L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels - la figure 1 donne un schéma bloc d'une carte de support selon la présente invention; - la figure 2 donne un schéma bloc d'un processeur multimédia selon la présente invention - la figure 3 donne un schéma bloc d'un processeur du train de bits qui fait partie du processeur de la figure 2 - les figures 4-6 sont des schémas blocs de systèmes d'ordinateurs selon la présente invention - la figure 7 illustre une architecture de microprogrammation dans le processeur de la figure 9 - les figures 8-9 montrent des topographies d'adresses pour le système de la figure 1 - la figure 10 donne un schéma bloc du noyau de DSP du processeur de la figure 2 - la figure 11 illustre un pipeline employé dans un processeur vectoriel qui fait partie du processeur de la figure 2 - la figure 12 est un schéma bloc fonctionnel du processeur vectoriel de la figure 11 ; - la figure 13 illustre des trajets de données d'exécution dans le processeur vectoriel de la figure 11; - la figure 14 illustre des trajets de données de charge et d'enregistrement dans le processeur vectoriel de la figure 11 ; - la figure 15 est un schéma bloc d'un système d'antémémoire du processeur de la figure 2 - la figure 16 illustre l'antémémoire des données d'instructions dans le système d'antémémoire de la figure 15 - la figure 17 illustre un pipeline du trajet de données dans une unité de contrôle d'antémémoire dans le processeur de la figure 2 - la figure 18 illustre des trajets de données pour un pipeline de traitement d'adresse dans une unité de contrôle d'antémémoire dans le système de la figure 2 - les figures 19-22 illustrent des machines d'état dans le processeur de la figure 2 - la figure 23 illustre des formats d'adresse utilisés dans le système d'antémémoire de la figure 15 - la figure 24 illustre un bus dans le processeur de la figure 2 - la figure 25 illustre une unité de contrôle d'arbitrage dans le processeur de la figure 2 - les figures 26-29 sont des diagrammes des temps pour le processeur de la figure 2 - les figures 30-32 montrent des signaux de demande de mémoire dans le processeur de la figure 2 - la figure 33 illustre une unité de contrôle d'arbitrage de bus dans le processeur de la figure 2 - les figures 34-36 sont des diagrammes des temps pour le processeur de la figure 2 - les figures 37-38 illustrent un ensemble de circuits d'interface de bus dans le processeur de la figure 2 - les figures 39-40 illustre une mémoire tampon de blocs virtuels (VFB) pour le système de la figure 1 - la figure 41 illustre un ensemble de circuits d'interface de bus pour le système de la figure 1 - les figures 42-43 illustrent un contrôleur de mémoire pour le système de la figure 1 - la figure 44 illustre un contrôleur d'adresse pour le système de la figure 1 - les figures 45 et 46 illustrent des formats utilisés dans le système de la figure 1 - la figure 47 illustre une machine d'état dans le système de la figure 1 - la figure 48 est un schéma bloc d'un contrôleur de données pour le système de la figure 1 - les figures 49-51 sont des diagrammes des temps pour le système de la figure 1 - les figures 52-53 illustrent un ensemble de circuits d'interface de dispositifs dans le processeur de la figure 2 - les figures 54-56 sont des schémas blocs de portions du système de la figure 1 - les figures 57-59 illustrent des registres dans le système de la figure 1 - la figure 60 illustre des tampons de blocs et des fenêtres vidéo dans le système de la figure 1 - la figure 61 est un diagramme des temps pour le système de la figure 1 - la figure 62 illustre un registre dans le système de la figure 1 - la figure 63 est un diagramme des temps pour le systeme de la figure 1 ; et - les figures 64-66 illustrent des tampons utilisés dans le système de la figure 1.