INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Un troisieme mode de réalisation de la tête d'impression d émission de champ selon la présente invention, est décri t ci-apres en se référant aux figures 9 à 11. La figure 9 represente des exemples de lignes de grille et des lignes cathodiques, lorsque le substrat de cathode I constituant la tête d'impression à émission de champ selon ce mode de realisation est observe à partir d'une position liante. La figure 10 est une vue en coupe partielle de la tête d'impression à émission de champ seion la présente invention et suivant la ligne VIII-VIII representée sur la figure 9.
la figure 11 est une vue en perspective de la tête d'impression à émission de champ selon la presente invention, dans laquelle les structures des lignes de grille, des lignes cathodiques et des lignes anodiques sont illustrées.
La tête d'impression a emission de champ selon la présente invention, comme representé sur 1 a figure 10, présente une pluralité de lignes cathodiques Cl, C2, C3, ..., Cn (seules trois lignes cathodiques C(n-2) C(n-l) et Cn sont lllustrees), sur une surface du substrat cathodique 1. Sur les lignes cathodiques C1, C2, C3, ..., Cn est formee une pluralité d'émetteur @ en forme de cone, pour former respectivement des matrices à émission de champ.Sur le substrat 1 est formée une couche isolante 2 constituée SiO2 et ainsi de suite. Sur la c our:he isolante 2, sont formees n lignes de grille GT11 a GT1n (seules trois lignes de grille GT1 (n-2), GT1 (n-2) et GT1n sont illustrées), et des grilles fictives GT21 et GT22 disposees des deux côtés des lignes de grille GT11 a Glîn.
Les lignes cathodiques Cl à Cn, les lignes de grille GT11 à GT1n et les émetteurs j constituent les matrices à émission de champ FE1 à En. La matrice a émission de champ FE1, FE3, ..., FE (n-1), est réalisée sous une forme de bande allongee, comme représenté sur la figure 3.
Le substrat d'anode 10 est disposé d l'opposé du substrat de cathode 1, tout en etant espace de ce dernier d'une distance prédéterminée. La partie d'anode est comme représente sur la figure 11 constituée d'une ligne anodique Ali disposée sensiblement perpendiculairement aux lignes de grille GT11 à GT1n est ayant une tente 14 en norme de bande, et deux anodes fictives A2î disposées des deux côtes de la ligne anodique Ail.
La ligne anodique A11 présente la fente 14 par laquelle sort une lumiere émise par l'organe fluorescent 13. Pour recouvrir la fente 14, un organe fluorescent 13 en torme de bande est appliqué. La ligne anodique A11 et l'anode fictive A21 sont constituées de minces films métalliques, par exemple d'aluminium.
L'organe fluorescent i J émet une lumière, lorsque des électrons emis par les cathodes à émission de champ FE1 à FEn heurtent l'organe fluorescent 13.
BREVE DESCRIPTION DES DESSINS La figure 1 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le premier mode de réalisation la figure 2 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le second mode de réalisation la figure 3 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le troisième mode de réalisation la figure 4 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le quatrième mode de réalisation la figure 5 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le cinquième mode de réalisation la figure 6 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le sixième mode de réalisation la figure 7 représente un circuit d'amplification différentielle et de décalage de sortie selon la présente invention selon le septième mode de réalisation ; et la figure 8 représente un circuit de l'art antérieur.
DESCRIPTION DES MODES DE REALISATION PARTICULIERS Par report maintenant aux dessins sur lesquels des index de référence identiques indiquent des parties identiques ou se correspondant pour plusieurs vues, des modes de réalisation particuliers de la présente invention sont décrits ci-après.
1. Premier mode de réalisation La figure 1 représente un circuit d'amplification différentielle et de décalage de sortie selon le premier mode de réalisation.
Dans ce circuit, un circuit de tampon d'entrée 20, un circuit d'amplification différentielle 30 et un circuit de décalage de niveau et de retour de mode commun 40, tous ces éléments présentant des structures symétriques, sont connectés en cascade et une paire de potentiels de source VAA et VBB qui correspondent à une paire de potentiels d'entrée Vaa et Vbb sont émis en sortie.
Le drain d'un MESFET de mode appauvrissement (D-FET) 21A dans le circuit de tampon d'entrée 20 est connecté à une ligne de tension de source VCC, sa source étant connectée à une ligne de tension de source VEE via une diode 22A pour un décalage de niveau et à un D-FET 23A, et un potentiel Vff est appliqué sur la grille du D-FET 21A. Le D-FET 23A est mis en court-circuit entre la grille et la source, il fonctionne dans une région de saturation et il fonctionne en tant que source de courant constant.
Un D-FET 21A présente une impédance d'entrée élevée et le potentiel Vff est établi dans une plage qui assure que le courant qui circule entre la grille et la source du D-FET 21A est approximativement à zéro. A ce niveau, la tension entre la grille et la source dans le D-FET 21A est approximativement à zéro. La tension entre les bornes de la diode 22A est approximativement à 0,65 V, indépendamment de la valeur du potentiel Vff, et le potentiel de cathode Vaa de la diode 22A est égal à Vff - 0,65 V.
Un D-FET 21B, une diode 22B et un D-FET 23B correspondent respectivement au D-FET 21A, à la diode 22A et au D-FET 23A et un potentiel Vgg est appliqué sur la grille du D FET 21B, le potentiel de cathode Vbb de la diode 22B étant égal à Vgg - 0,65 V.
Dans le circuit d'amplification différentielle 30, les potentiels Vbb et Vaa sont respectivement appliqués sur les grilles d'un MESFET de mode enrichissement (E-FET) 31A et d'un E-FET 31B, et les sources du E-FET 31A et du E-FET 31B sont connectées à la ligne de tension de source VEE via un E-FET 32.
Les drains du E-FET 31A et du E-FET 31B sont respectivement connectés à la ligne de tension de source VCC via un D-FET 33A et un D-FET 33B. Le D-FET 33A et le D-FET 33B sont tous deux mis en court-circuit entre leurs lignes et leurs sources et ce sont des FET de charge qui fonctionnent dans une région de non saturation. Avec les potentiels de drain du E-FET 31A et du E FET 31B assignés respectivement en tant que potentiels Vdd et Vee, Vdd - Vee = G (Vaa - Vbb) est vraie. Dans cette relation, G est une valeur constante dans la plage de par exemple 10 à 20.
Dans le circuit de décalage de niveau et de retour de mode commun 40, le drain d'un D-FET 41A est connecté à la ligne de tension de source VCC, sa source étant connectée à la ligne de tension de source VEE via des diodes 42A et 43A pour le décalage de niveau et à un E-FET 46A et le potentiel Vdd est appliqué sur la grille du D-FET 41A.Un D-FET 41B, des diodes 42B et 43B et un E-FET 46B correspondent respectivement au D FET 41A, aux diodes 42A et 43A et au E-FET 46A, et le potentiel Vee est appliqué sur la grille du D-FET 41 B. Entre la cathode de la diode 43A et la cathode de la diode 43B, une résistance 44A et une résistance 44B dont les valeurs de résistance sont égales l'une à l'autre sont connectées en série, et le point de connexion de la résistance 44A et de la résistance 44B est connecté à la ligne de tension de source VEE via la diode 45 pour un décalage de niveau et à un E-FET 46. Le E-FET 46 est mis en court-circuit entre sa grille et son drain et la grille du E-FET 46 est connectée aux grilles du E-FET 46A, du E-FET 46B et du E-FET 32 afin de constituer un circuit miroir de courant.Par conséquent, les courants de drain du E-FET 46A, du E-FET 46B et du E-FET 32 sont proportionnels au courant de drain du E-FET 46.
Le courant électrique et la tension entre les grilles et les sources dans le D-FET 41A et dans le D-FET 41B sont tous deux approximativement à zéro et la tension entre le potentiel de source VAA du D-FET 41A et le potentiel de cathode VBB de la diode 43B est exprimée comme suit VAA - VBB = Vdd - Vee + 1,3 V.
Et par conséquent VM - VBB = G (Vff - Vgg) + 1,3 V (1) Les potentiels de la paire de potentiels VAA et VBB sont appliqués sur un circuit analogique (non représenté), c'est-àdire un oscillateur commandé en tension par exemple, en tant que signal d'entrée et en tant que tension de source. Les potentiels d'entrée Vff et Vgg sont déterminés par l'intermédiaire de l'équation (1) mentionnée ci-avant, en fonction des potentiels de sortie VAA et VBB.
Les potentiels dans le circuit représenté sur la figure 1 en un point temporel donné peuvent être comme suit VCC = 3,2 V, VEE = 0,0 V Vff = Vgg = 2,2 V Vaa = Vbb = 1,6 V Vdd = Vee = 2,2 V VAA = 2,2 V, VBB = 0,9 V Puisque le circuit d'amplification différentielle 30 amplifie la tension entre le potentiel Vaa et le potentiel Vbb, le bruit de mode commun inclus dans le potentiel Vaa et le potentiel Vbb n'affecte pas la tension de sortie VAA - VBB.
Lorsque la tension de source VCC - VEE fluctue du fait du bruit, et que les potentiels de cathode VDD = VAA - 1,3 et VBB des diodes 46A et 43B fluctuent respectivement de AVDD et AVBB, le courant électrique Il qui circule au travers de la diode 45 fluctue de AIl = (AVDD+ aVBB)/R, R étant des valeurs de résistance des résistances 44A et 44B.
Lorsque la tension de source VCC - VEE croît et que A VDD + AVBB > 0, alors A > 0. Les courants de drain dans le E-FET 46A et le E-FET 46B augmentent tous deux, ce qui réduit les potentiels VAA et VBB et ce qui abaisse AVDD + AVBB. En outre, le courant de drain du E-FET 32 augmente également pour abaisser les potentiels Vdd et Vee et par conséquent, AVDD + AVBB est réduit.
Pareillement, lorsque la tension de source VCC - VEE est abaissée et que AVDD + AVBB < 0, alors AIl < 0. Les courants de drain du E-FET 46A et du E-FET 46B diminuent tous deux pour augmenter les potentiels VAA et VBB, ce qui conduit à une augmentation de AVDD + AVBB. Par ailleurs, le courant qui circule au travers du E-FET 32 devient réduit, afin d'augmenter les potentiels Vdd et Vee, et par conséquent, AVDD + AV B B augmente.
peuvent être cachées par une partie de carrosserie 50 du véhi-
cule comme dans le premier exemple de réalisation.
La figure 3 montre une coupe partielle du projec-
teur et de l'écran 238 selon un troisième exemple de réalisa-
tion. La structure de base du projecteur est inchangée par rapport à celle du premier exemple de réalisation. L'écran 138 est formé en une seule pièce avec la vitre de recouvrement 214 en constituant une paroi en saillie près du bord inférieur de
la vitre 214 et pénétrant dans la cavité 15 du boîtier 210.
L'écran 238 est prévu au-dessus du segment inférieur du bord
périphérique 226 de la vitre 214 et, partant de la zone princi-
pale 224 de la vitre 214, il arrive jusqu'à proximité du bord
avant 17 du réflecteur 16 dans la direction opposée à la direc-
tion de sortie de lumière 20. L'écran 238 est pratiquement opa-
que; il peut être muni d'un revêtement en couleur ou d'un vernis ou encore avoir une teinte appropriée dans la zone 238
de la vitre de recouvrement 214. L'écran 238 cache au moins partiellement la paroi inférieure 211 du boîtier 210 et le pro-
jecteur vu à travers la vitre 214 apparaît à la teinte de l'écran 238. L'écran 238 peut être également prévu dans des zo- nes latérales du bord et/ou dans la zone supérieure du bord de20 la vitre de recouvrement 214, à l'intérieur du bord périphéri-
que 226 pour que le côté intérieur sombre du boîtier 210
n'apparaisse pas mais au contraire l'écran en couleur 238.
MINERVA, Proceedings of the I.R.E., pp 156-164, Février 1960, - "Design and performance of microstrip balun for Archimedes Spiral antennas", D.E. BAKER, J.R. NORTIER, C.A. VAN DER NEUT, Transaction of the SA Institute of electrical Engineers, Décembre 1987.
Dans le cas de quatre dipôles, on peut tout d'abord utiliser les sorties des baluns 41 et 42, éventuellement via des étages de liaison 71 et 72, pour fournir sur des connecteurs 91 et 92 des voies A et B respectivement qui correspondent à deux polarisations linéaires croisées, comme horizontales et verticales.
En variante, comme illustré sur la figure 3, les deux voies sont appliquées à des subdiviseurs (coupleurs à 3 dB en inverse) 71 et 72. L'une des sorties de ceux-ci est appliquée à un déphaseur 0/90 degrés, 73 et 74, respectivement. La sortie de chaque déphaseur va vers un coupleur à 3dB, 75 et 76 situé sur l'autre voie, et recevant également l'autre sortie du coupleur 71 ou 72 de la même voie.
L'homme de l'art sait que le couplage ainsi réalisé permet d'obtenir sur les deux connecteurs de sortie des signaux de polarisation circulaire droite et gauche, respectivement.
Du fait des faibles dimensions de surface des deux paires de dipôles de base, le module selon l'invention peut être réalisé avec un faible encombrement latéral, la profondeur étant un peu plus grande, comme visible sur la figure 4.
Pour certaines applications, il est souhaitable de disposer d'un grand nombre de modules de ce genre, sous un volume aussi réduit que possible, et avec une fabrication aussi simple que possible.
On va maintenant décrire des réalisations particulièrement intéressantes à cet égard.
Les figures 5A à 5D concernent une réalisation où l'on ne s'intéresse qu'à l'une des voies, par exemple la polarisation horizontale définie par les secteurs llA et llB.
Les deux câbles coaxiaux 31A et 31B ont des âmes qui aboutissent respectivement à deux faces métallisées d'un autre substrat 41S. Ce substrat 41S peut être lui aussi en DUROID.
D'un côté, le substrat 41S porte une métallisation relativement étroite 41A, qui garde la même dimension transversale sur toute sa longueur (ou s'évase très légèrement), pour aboutir à l'âme d'un connecteur coaxial 91 disposé à l'autre extrémité.
La face inférieure du substrat 41S est munie d'une métallisation 41B qui, du côté de l'âme du câble coaxial 31B, possède pratiquement la même largeur que la métallisation 41A. Par contre, cette métallisation 41B s'élargit rapidement, pour, à l'arrivée, se trouver reliée à la masse du connecteur coaxial 91, avec une largeur beaucoup plus grande.
L'homme de l'art sait que ceci réalise la dé-symétrisation conformément au principe d'un balun.
L'intérêt de la réalisation ci-dessus est qu'elle permet, avec très peu de pièces, de passer directement des câbles coaxiaux reliant les dipôles au substrat 41S à un connecteur coaxial, fournissant immédiatement la sortie. L'ensemble peut être logé dans une cavité métallique 5, munie par exemple d'absorbeurs de mode 51A, 51B, 51C et 51D.
Ceci convient bien pour le cas des polarisations rectilignes transverses.
I1 est maintenant fait référence aux figures 6A à 6D, qui illustrent une variante encore plus intéressante, en particulier pour la polarisation circulaire.
Sur ces figures 6, on trouve deux substrats 41S et 42S, par exemple en DUROID. Ceux-ci se superposent au niveau d'une zone 49 qui est par exemple de forme générale rectangulaire.
Comme mentionné ci-avant, afin de bloquer complètement le champ magnétique fluctuant dans la couche supraconductrice 15 qui est produit par le courant circulant au travers des fils supraconducteurs lIa et îîb, I'amplitude du champ magnétique doit être égale ou inférieure au champ magnétique critique inférieur HÇ1 de la couche supraconductrice 15. S'il existe un quelconque moyen permettant de diminuer l'amplitude du champ magnétique, la couche supraconductrice 15 peut bloquer le champ magnétique même si une alimentation de courant est encore augmentée.
Ceci sera expliqué en détail.
La densité B du flux magnétique formé autour du fil supraconducteur par un courant qui circule au travers est exprimée par : B = ( 0/2#) # (I/r) ... (1) où ,uo est une perméabilité du vide ; I est un courant ; et r est une distance par rapport à un centre du fil supraconducteur 1.
Lorsqu'un rayon de la section en coupe circulaire du fil supraconducteur est défini en tant que R, une densité de flux magnétique est maximum pour r = R, c'est-à-dire au niveau de la périphérie externe du fil supraconducteur, comme il ressort de ia formule (1).
Par ailleurs, si un courant io circule par aire en coupe unitaire, le courant global I qui circule au travers de la totalité du fil supraconducteur est donné par I = io # #R . (2) où lo = densité de courant par aire eti coupe. Puis en substituant la formule (2) dans la formule (1), nous obtenons B = ( 0/2#) # i0 # #R . (3) II est trouvé, par déduction à partir de la formule (3), que la densité de flux magnétique devient plus faible lorsque le rayon R diminue ou lorsqu'un fil supraconducteur est séparé en un nombre plus important de fils minces.
La description est menée de manière davantage spécifique par report à un toron supraconducteur utilisé dans la pratique.
La figure 7A représente une vue en coupe d'un unique fil supraconducteur 21. La figure 7B est une vue en coupe d'un fil toronné primaire 23 formé en agençant six fils supraconducteurs 21 autour d'un fil de renforcement central présentant le même rayon que celui du fil 21. La figure 7C est une vue en coupe d'un fil toronné secondaire 25 formé en agençant six fils toronnés primaires 23 autour d'un fil de renforcement central 24 présentant le même rayon que celui du fil 23.
Dans le cas où le rayon r de l'unique fil est défini en tant que Ro, où le courant I qui circule au travers de l'unique fil 21 est défini en tant que lo, où la densité de flux magnétique B générée autour de la périphérie de l'unique fil 21 est définie en tant que Bo = (Cio/2r) (lo/R), chacune des valeurs des rayons r, des courants I et des densités de flux magnétique B des fils toronnés primaire et secondaire est présentée dans le tableau 1.
TABLEAU 1 Rayon r Courant total Densité de flux magnétique Fil simple Ro lo Bo Fil toronné 3Ro 61s 2Bo primaire Fil toronné 9Ro 3610 4Bo secondaire Dans le tableau 1, la densité de flux magnétique B vaut Bo dans l'unique fil ou fil simple 21. A l'opposé, la densité de flux magnétique vaut respectivement 2Bo et 4Bo, le courant total vaut respectivement 610 et 3610 dans le fil toronné primaire 23 et dans le fil toronné secondaire 25. Comme il ressort de ces résultats, la densité de flux magnétique B par courant total diminue selon l'ordre constitué par l'unique fil 21, le fil toronné primaire 23 et le fil toronné secondaire 25.En d'autres termes, le flux magnétique diminue lorsque le fil est séparé en un nombre plus important de fils minces.
Sur la base de cette découverte, selon le mode de réalisation représenté sur la figure 6, des parties d'extrémité des fils supraconducteurs 1 1 a et 1 1 b sont séparées en deux. Une partie séparée 26a est connectée à une partie séparée 27a sur la borne 13, d'où la formation d'une partie de contact 28a. De la même façon, des parties séparées 26b et 27b sont connectées l'une à l'autre sur la borne 13, d'où la formation d'une partie de contact 28b. La partie de contact 28b est disposée à une certaine distance de la partie de contact 28a.
Les champs magnétiques générés autour des parties d'extrémité séparées 26a, 26b, 27a et 27b sont inférieurs à ceux générés autour des fils supraconducteurs non séparés lîa et llb. En tant que résultat, un courant beaucoup plus élevé est nécessaire pour générer le champ magnétique à proximité du champ magnétique critique inférieur HÇ1 de la couche supraconductrice 15.
Afin d'appliquer un courant sur les parties de contact 28a et 28b, de manière égale, ces parties sont placées de manière géométrique de façon à être symétriques l'une par rapport à l'autre sur la borne 13. Au moyen de cet agencement, les circuits formés par les parties de contact 28a et 28b présentent des self-inductances et des mutuelles inductances égales les unes aux autres.
L'agencement symétrique des parties de contact 28a et 28b est efficace pour distribuer un courant également aux parties de contact 28a et 28b. L'avantage amené par la séparation des fils supraconducteurs lla et lîb en une pluralité de fils minces peut être assuré de manière davantage efficace au moyen de l'agencement géométriquement symétrique.
Ci-après, un procédé de connexion représenté sur la figure 6 est expliqué de manière davantage spécifique.
La borne utilisée ici est une borne en forme de plaque de cuivre plane comme représenté sur la figure 2, laquelle borne comprend une couche métallique normalement conductrice 14 (largeur 50 mm x longueur 100 mm x épaisseur 3 mm) et une couche supraconductrice 15 formée en plaquant un alliage Sn à 63 % de Pb sur la surface de la couche 14. Les parties d'extrémité des fils supraconducteurs 1 la et 1 lb sont respectivement séparées en deux sur la borne 13. La perte d'énergie due au courant de fuite est déterminée au moyen d'un procédé d'évaporation lorsqu'un courant est appliqué aux parties d'extrémité séparées des fils supraconducteurs îla et îîb. En tant que résultat, aucune perte n'est observée jusqu'à ce qu'un courant atteigne 190 A vqm.A l'opposé, dans le cas d'une borne classique, une perte de 0,22 W est déterminée à 190 A vqm. II a été par conséquent démontré que le procédé de connexion représenté sur la figure 6 est efficace.
Dans une tentative pour abaisser encore le champ magnétique en séparant le fil en un nombre plus important de fils minces, une borne 13d telle que représentée sur les figures 8A et 8B présentant une section en coupe circulaire est de préférence utilisée afin de faciliter l'agencement symétrique.
Le motif de tremblement de la figure 15 est un motif en zigzag utilisé pour modifier un seuil pour incrémenter un bit du fait d'une erreur. C'est-à-dire qu'une valeur A est additionnée à un seuil original ou en est soustraite. La valeur A est modifiée en fonction des bits à traiter.
Dans l'exemple de la figure 14, le signal d'entrée comporte huit bits et les données d'affichage mettent en jeu cinq bits. Le signal d'entrée est traité de façon interne sur 12 bits.
C'est-à-dire que les données d'erreur mettent en jeu sept bits (12 - 5 = 7). Lorsque sept bits E6 à EO des données d'erreur deviennent chacun égaux à 1, le bit F0 des données d'affichage est établi. C'est-à-dire que le bit F0 des données d'affichage est activé afin d'exprimer artificiellement une nuance. La valeur A de la figure 15 est dans la plage de 10 O à 17 et elle est additionnée aux bits G2, G1 et GO du signal d'entrée si GO = 1. Les bits G2, G1, GO correspondent respectivement aux bits E6, E5 et E4 des données d'erreur. Par conséquent, les bits G2 à GO peuvent varier entre + (0, 0, 0) et +(1, 1, 1). La valeur A est déterminée conformément aux cinq bits G7 à G3 du signal d'entrée.
Le générateur de motif de tremblement 13 (figure 10A) produit la valeur A, laquelle valeur est additionnée au signal d'entrée Din par l'additionneur 12. Ensuite, L'unité de distribution d'erreur 1 1 met en oeuvre la distribution d'erreur. Les données d'erreur de la figure 14 mettent en jeu sept bits afin d'exprimer des valeurs fractionnaires (après la virgule)et par conséquent, 1 1 ou 12 bits sont manipulés de façon interne au total. Afin d'exprimer des valeurs fractionnaires, des données de 2-1 à 2-4 ou 2-5 sont utilisées.
Des motifs de tremblement utilisés par la présente invention sont stockés à l'avance en tant que table dans une unité de stockage. Un motif optimum pris parmi. eux est sélectionné conformément à un signal d'entrée et est appliqué sur l'additionneur 12.
L'additionneur 12 additionne le motif de tremblement sélectionné au signal d'entrée afin de modifier de manière forcée le seuil des données d'erreur du signal d'entrée. Le seuil est habituellement de 8 et si la valeur A de la figure 15 est de 2, le motif de tremblement de la figure 15 présentera des seuils alternés 6 et 10.
Des motifs de tremblement utilisés par la présente invention peuvent présenter différents seuils qui vont dans une plage de 0 à 10. Chaque motif de tremblement n'est pas limité à une matrice 2 x 2 telle que celle représentée sur la figure 15 et n'importe quelle matrice peut être utilisée.