REVENDICATIONS 1/ - Convertisseur statique d'énergie électrique à semi-conducteurs, comprenant - une source de tension (E), - un premier interrupteur statique (K1) du type commandable à l'amorçage et au blocage, ayant deux électrodes de puissance et une électrode de commande, - un second interrupteur statique (K2) du type commandable à l'amorçage et au blocage, ayant deux électrodes de puissance et une électrode de commande, les deux interrupteurs étant connectés en série sur la source de tension (E) et possédant un point commun pour la connexion d'une charge (CH), - une première diode (D1) connectée en antiparallèle entre les électrodes de puissance du premier interrupteur (K1), - une seconde diode (D2) connectée en antiparallèle entre les électrodes de puissance du second interrupteur (K2), - un premier circuit d'adaptation (AD1) associé au premier interrupteur (K1) pour assurer une polarisation de son électrode de commande apte à déclencher les changements d'états de celui-ci, - un second circuit d'adaptation (AD2) associé au second interrupteur (K2) pour assurer une polarisation de son électrode de commande apte à déclencher les changements d'états de celui-ci, - une unité de pilotage (UP) adaptée pour délivrer des signaux logiques de pilotage complémentaires (pil, pil), ledit convertisseur statique étant caractérisé en ce qu'il comprend - un premier détecteur d'état (DKD1) associé à l'ensemble premier interrupteur (Kl)/première diode (D1) pour délivrer un signal d'état (sl) représentatif de l'état bloqué ou conducteur de l'ensemble premier interrupteur (Kl)/première diode (D1), l'état bloqué dudit ensemble étant défini comme l'état où l'interrupteur (K1) et la diode (D1) sont simultanément bloqués et l'état conducteur comme l'état où l'un au moins est passant, - un second détecteur d'état (DKD2) associé à l'ensemble second interrupteur (K2)/seconde diode (D2) pour délivrer un signal d'état (s2) représentatif de l'état bloqué ou conducteur de l'ensemble second interrupteur (K2)/seconde diode (D2), l'état bloqué dudit ensemble étant défini comme l'état où l'interrupteur (K2) et la diode (D2) sont simultanément bloqués et l'état conducteur comme l'état où l'un au moins est passant, - une première interface logique (LOG1) intercalée entre l'unité de pilotage (UP) et le premier circuit d'adaptation (AD1), et reliée au second détecteur d'état (DKD2), ladite première interface logique (LOG1) recevant un signal logique de pilotage (pil) issu de l'unité de pilotage et le signal d'état (s2) issu du second détecteur d'état et étant adaptée pour délivrer vers le premier circuit d'adaptation (AD1) un signal logique de commande (orl) porteur d'un ordre de conduction (orl = 1) si et seulement si le signal logique de pilotage (pil) issu de l'unité de pilotage (UP) correspond à une autorisation de conduction, ET le signal d'état (s2) issu du second détecteur d'état (DKD2) est représentatif de l'état bloqué de l'ensemble second interrupteur (K2)/seconde diode (D2), et porteur d'un ordre de blocage (orl = O) si le signal logique de pilotage (pil) correspond à un ordre de blocage, OU le signal d'état (s2) est représentatif de l'état conducteur de l'ensemble second interrupteur (K2)/seconde diode (D2), - une seconde interface logique (LOG2) intercalée entre l'unité de pilotage (UP) et le second circuit d'adaptation (AD2), et reliée au premier détecteur d'état (DKD1), ladite seconde interface logique (LOG2) recevant un signal logique de pilotage (pil) issu de l'unité de pilotage et le signal d'état (sl) issu du premier détecteur d'état, et étant adaptée pour délivrer vers le second circuit d'adaptation (AD2) un signal logique de conduction (or2) porteur d'un ordre de conduction (or2 = 1) si et seulement si le signal logique de pilotage (pil) issu de l'unité de pilotage (UP) correspond à une autorisation de conduction, ET le signal d'état (sl) issu du premier détecteur d'état (DKD1) est représentatif de l'état bloqué de l'ensemble premier interrupteur (Kl)/première diode (D1), et porteur d'un ordre de blocage (or2 = O) si le signal logique de pilotage (pil) correspond à un ordre de blocage, OU le signal d'état (sl) est représentatif de l'état conducteur de l'ensemble premier interrupteur (Kl)/première diode (D1). 2/ - Convertisseur selon la revendication 1, caractérisé en ce que : - un circuit retard (RET2) est intercalé entre la première interface logique (LOG1) et le second détecteur d'état (DKD2) en vue d'introduire un retard (r2) sur le signal d'état (s2) et de délivrer vers la première interface logique un signal d'état retardé - un circuit retard (RET1) est intercalé entre la seconde interface logique (LOG2) et le premier détecteur d'état (DKD1) en vue d'introduire un retard (rl) sur le signal d'état (sl) et de délivrer vers la seconde interface logique un signal d'état retardé 3/ - Convertisseur selon la revendication 2, caractérisé en ce que les deux circuits retards (RET1, RET2) sont adaptés pour introduire des retards (rl, r2) égaux sur les signaux d'état (sl, s2). 4/ - Convertisseur selon l'une des revendications 1, 2 ou 3, caractérisé en ce qu'il comprend - une première source de courant impulsionnelle (J1) associée au premier interrupteur (K1) pour forcer l'apparition d'une tension directe (vl) entre ses électrodes de puissance après polarisation de l'électrode de commande dudit interrupteur dans le sens du blocage, - une seconde source de commande impulsionnelle (J2) associée au second interrupteur (K2) pour forcer l'apparition d'une tension directe (v2) entre ses électrodes de puissance après polarisation de l'électrode de commande dudit interrupteur dans le sens du blocage. 5/ - Convertisseur selon la revendication 4, caractérisé en ce que chaque source de courant impulsionnelle (J1, J2) comprend une sortie de puissance connectée à la cathode de la diode correspondante (D1, D2) et une entrée de commande connectée à la sortie de l'interface logique correspondante (LOG1, LOG2) en vue d'engendrer une impulsion de courant (j1, j2) en présence d'un ordre de blocage (orl = O, or2 = 0) issu de ladite interface logique. 6/ - Convertisseur selon l'une des revendications 4 ou 5, caractérisé en ce qu'un circuit retard (TEMP1, TEMP2) est associé à chaque source de courant impulsionnelle (J1, J2) en vue de déclencher l'impulsion de courant avec un retard prédéterminé (bl, b2) après apparition d'un ordre de blocage (orl = O, or2 = O) à la sortie de l'interface logique correspondante (LOG1, LOG2), chaque source de courant étant du type source de courant limitée en tension. 7/ - Convertisseur selon la revendication 6, caractérisé en ce que les circuits retards (TEMP1, TEMP2) associés aux deux sources de courant impulsionnelles (J1, J2) sont adaptés pour introduire des retards (bl, b2) égaux sur les ordres de blocage issus des interfaces logiques (LOG1, LOG2). 8/ - Convertisseur selon l'une des revendications 1 à 7, dans lequel chaque détecteur d'état (DKD1, DKD2) comprend un comparateur de tension (COMP1, COMP2) agencé pour comparer la tension inverse (vl, v2) aux bornes de la diode correspondante (D1, D2) avec une tension de référence (vil, Vf2) supérieure à la tension de saturation des interrupteurs statiques, et inférieure à la tension (e) aux bornes de la source de tension (E), un inverseur (INV1, INV2) agencé pour recevoir le signal logique de commande issu de l'interface logique (LOG1, LOG2) en vue de délivrer un signal complémentaire, une porte ET logique (AND1, AND2) agencée pour recevoir le signal issu du comparateur (COMP1, COMP2) et le signal complémentaire issu de l'inverseur (INV1, INV2) en vue de délivrer le signal d'état (s1, s2).