REVENDICATIONS 1. Etage de sortie TTL contrôlé en courant, comportant un transistor MOS de type P et un transistor MOS de type N de sortie connectés en série entre une tension d'alimentation et une tension de référence, commandés par un signal d'entrée, le point commun drain-source entre les transistors MOS P, N constituant la borne de sortie de l'étage de sortie TTL, caractérisé en ce que ledit étage de sortie TTL comporte en outre - des moyens générateurs du courant image circulant dans le transistor MOS de type P respectivement de type N, lesdits moyens générateurs délivrant un signal positif respectivement négatif de commande de régulation du courant circulant dans lesdits transistors MOS P, N de sortie, - des moyens de commande desdits transistors MOS P, N de sortie recevant, d'une part, ledit signal d'entrée commun, et, d'autre part, le signal positif respectivement négatif de commande de régulation et délivrant audit transistor MOS P, N de sortie un signal d'entrée positif, respectivement négatif régulé, ce qui permet de réduire le courant de court-circuit et de contrôler le courant de commutation des transistors MOS P, N de sortie pour atténuer le bruit de commutation desdits transistors. 2. Etage de sortie TTL selon la revendication 1, caractérisé en ce que lesdits moyens générateurs du courant image comprennent un premier et un deuxième transistor MOS de même type P ou N que le transistor MOS de sortie dont le courant image doit être reproduit, lesdits premier et deuxième transistors MOS de même type étant interconnectés en série par un point commun drain-source et l'ensemble constitué par le premier et le deuxième transistor MOS de même type étant connecté en parallèle sur le transistor MOS de type P ou N de sortie correspondant, les grilles dudit premier transistor MOS de même type et dudit transistor MOS de type P ou N de sortie correspondant étant électriquement reliées pour recevoir ledit signal d'entrée régulé et la grille dudit deuxième transistor MOS de même type P ou N et le point commun drain-source de l'ensemble étant reliés électriquement pour délivrer ledit signal positif respectivement négatif de commande de régulation. 3. Etage de sortie TTL selon la revendication 1 ou 2, caractérisé en ce que lesdits moyens de commande desdits transistors MOS P, N de sortie comprennent - un premier arrangement de transistors MOS connectés en cascade par points communs successifs drain-source entre ladite tension d'alimentation et ladite tension de référence et comportant successivement un premier transistor MOS de type P, un deuxième transistor MOS de type N, un troisième transistor MOS de type N, un quatrième transistor MOS de type P et un cinquième transistor MOS de type N, lesdits premier transistor MOS de type P et cinquième transistor MOS de type N, dudit premier arrangement, recevant sur leur grille ledit signal d'entrée commun, les deuxième et troisième transistors recevant sur leur grille la tension d'alimentation, le quatrième transistor, la tension de référence, et - un deuxième arrangement de transistors MOS connectés en cascade par points communs drain-source successifs, entre ladite tension d'alimentation et ladite tension de référence, et comportant successivement un premier transistor MOS de type P, un deuxième et un troisième transistor MOS de type P, un quatrième transistor MOS de type N et un cinquième transistor MOS de type N, les points communs drain-source du premier respectivement du deuxième arrangement de transistors MOS étant électriquement reliés et les premier, deuxième, troisième, quatrième et cinquième transistors MOS desdits premier et deuxième arrangement de transistors MOS étant ainsi connectés en parallèle, la grille du premier transistor MOS de type P et du cinquième transistor MOS de type N dudit deuxième arrangement recevant ledit signal positif respectivement négatif de commande de régulation et le point commun drain source entre le premier et le deuxième transistor MOS respectivement le quatrième et le cinquième transistor MOS dudit deuxième arrangement délivrant ledit signal d'entrée positif respectivement négatif régulé, la grille du deuxième transistor MOS de type P recevant le signal négatif de commande de régulation, la grille du troisième transistor de type P recevant la tension de référence, et la grille du quatrième transistor MOS de type N recevant le signal positif de commande de régulation. 4. Etage de sortie TTL selon la revendication 3, caractérisé en ce que pour constituer un étage de sortie TTL à trois états comportant un troisième état haute impédance, celui-ci comprend en outre - une entrée de commande état haute impédance recevant un signal de commande haute impédance et reliée directement respectivement par l'intermédiaire d'un inverseur audit troisième transistor MOS du deuxième respectivement du premier arrangement, et permettant de séparer logiquement les étages P et N de sortie, - un premier et un cinquième transistor MOS auxiliaire de même type que le premier respectivement cinquième transistor MOS dudit deuxième arrangement et connecté respectivement en parallèle à ce dernier, la grille du premier et du cinquième transistor MOS auxiliaire étant reliée par l'intermédiaire dudit inverseur respectivement directement à ladite entrée de commande haute impédance, ce qui permet pour un niveau haut dudit signal de commande haute impédance, par blocage des troisièmes transistors MOS dudit premier et deuxième arrangement et saturation desdits premier et cinquième transistors auxiliaires, de bloquer les transistors MOS P, N de sortie. 5. Etage de sortie selon la revendication 3, caractérisé en ce que les troisièmes transistors des premier et deuxième arrangements sont, soit remplacés par des résistances, sont supprimés.