REVENDICATIONS : 1 - Procédé pour convertir des codes réguliers formés chacun par une combinaison de N bits de valeur 0 et/ou 1 en des codes irréguliers correspondants destinés à être transmis, caractérisé en ce qu'il consiste - pour les codes réguliers (Ri) formés par une combinaison de bits 0 et 1, à supprimer dans les codes réguliers, le ou les bit(s) consécutif(s) présentant la même valeur et placé(s), pour tous les codes, soit à leur tête, soit à leur queue, de manière à obtenir des codes irréguliers correspondants (IRi), - et à transmettre successivement en série les codes irréguliers en émettant un signal de fin de code en relation de la transmission du dernier bit de chaque code irrégulier. 2 - Procédé selon la revendication 1, caractérisé en ce qu'il consiste, pour les codes réguliers formés uniquement de bits de valeur 0 ou 1, à conserver les bits pour obtenir des codes irréguliers correspondants de taille N. 3 - Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il consiste à transmettre les codes irréguliers formés chacun par une combinaison de 1 à N bits, selon un mode donné de transmission déterminant l'instant de la transmission du signal de fin de code par rapport à celui de la transmission du dernier bit de chaque code irrégulier. 4 - Procédé selon la revendication 1 ou 3, caractérisé en ce qu'il consiste - pour les codes irréguliers appartenant à au moins une catégorie de codes de taille égale à N-J, avec J=1 à N-2 a à supprimer pour les codes d'une même catégorie, le ou les bits consécutifs présentant la même valeur et placés pour tous les codes, soit à leur tête, soit à leur queue, en vue d'obtenir des codes irréguliers correspondants, dits de rang ultérieur, à à définir un signal correspondant de fin de code, pour chaque rang de codes irréguliers, en vue de leur reconnaissance lors de leur transmission, - et pour les codes irréguliers, dits de rang ultérieur : a å recommencer éventuellement les opérations de suppression et celle de définition d'un signal de fin de code. 5 - Procédé selon la revendication 1 ou 3, caractérisé en ce qu'il consiste à transmettre les codes irréguliers en commençant, pour chacun d'eux, soit par le bit placé du côté de la tête du code, lors de la suppression du ou des bits de queue, soit par celui placé du côté de la queue du code, lors de la suppression du ou des bits de tête et en continuant, éventuellement, par le bit adjacent et ainsi de suite jusqu'au dernier bit non supprimé. 6 - Procédé selon la revendication 5, caractérisé en ce qu'il consiste, pour transmettre chaque code irrégulier présentant une taille comprise entre 1 et N-l, a) à placer le code régulier dans un registre à décalage (123) à N cellules, b) à décaler d'un bit le code placé dans le registre pour assurer la sortie et la transmission du premier bit à transmettre, correspondant, soit à celui placé du côté de la tête du code lors de la suppression du ou des bits de queue, soit à celui placé du côté de la queue du code lors de la suppression du ou des bits de tête, c) à introduire dans le registre, à l'opposé de sa sortie et après une opération de décalage, la valeur du dernier bit présenté par le code avant l'opération de décalage b), d) à continuer à réaliser les opérations de décalage b) et d'introduction c), pour chaque bit successif du code et tant que tous les bits du code placés dans le registre ne présentent pas une même valeur, e) à émettre un indicateur de fin de code (128), lorsque tous les bits du code placés dans le registre présentent une même valeur, cet indicateur étant destiné à être transformé en un signal de fin de code transmis selon le mode choisi de transmission, f) et à recommencer les opérations a) à e) pour chaque code irrégulier. 7 - Procédé selon la revendication 6, caractérisé en ce qu'il consiste, pour transmettre chaque code irrégulier : - à effectuer une détection pour déterminer si le code irrégulier doit être transmis avec une taille N, - à effectuer les étapes a) et b), - à introduire, pour les codes irréguliers devant être transmis avec une taille N, dans le registre à l'opposé de sa sortie et après une opération de décalage, le complément de la valeur du dernier bit présenté par le code avant l'opération de décalage, - à continuer, pour chaque bit successif du code et tant que tous les bits du code placés dans le registre ne présentent pas une même valeur, l'opération de décalage du registre et une opération d'introduction d'un bit dans le registre dont la valeur correspond à celle du dernier bit présenté par le code avant l'opération de décalage, - à effectuer l'étape e), - et à recommencer les opérations précédentes pour chaque code irrégulier suivant. 8 - Procédé selon la revendication 7, caractérisé en ce que la détection des codes irréguliers devant être transmis avec une taille N est réalisée, soit automatiquement par la reconnaissance des codes réguliers formés uniquement par des bits de valeur 0 ou 1, soit par une commande spécifique dans le cas où la transmission doit être compatible avec le mode de transmission du type asynchrone classique. 9 - Procédé selon la revendication 6 ou 7, caractérisé en ce que l'émission d'un indicateur de fin de code (128) entraÎne, après la transmission du dernier bit de chaque code irrégulier, la transmission d'un signal de fin de code destiné à être différencié de la codification des bits 0 et 1, selon une technique de codage propre au mode de transmission choisi. 10 - Procédé selon la revendication 9, caractérisé en ce qu'il consiste à transmettre un signal de fin de code (128) constitué par un bit-stop du type avec retour à zéro, afin de le différencier des bits de valeur 0 et 1. 11 - Procédé selon la revendication 6 ou 7, caractérisé en ce que l'émission d'un indicateur de fin de code (128) entraîne, simultanément à la transmission du dernier bit de chaque code irrégulier, la transmission d'un signal de fin de code sur une ligne parallèle à celle transmettant les bits des codes. 12 - Procédé de conversion, de transmission, de réception et de conversion inverse pour les codes réguliers, caractérisé en ce qu'il consiste : - à réaliser la conversion et la transmission des codes selon le procédé conforme à l'une des revendications 1 à 11, selon un mode donné de transmission, - à assurer la réception des codes bit par bit, dans un module de régénération de code 223 à N cellules de - ième mémoire, en plaçant la valeur du J bit reçu dans ième la J cellule et la valeur complémentaire dans les N-J cellules suivantes, - à détecter le signal de fin de code pour assurer, lors de sa présence, la prise en charge du code se trouvant dans le module (223) et correspondant au code régulier. 13 - Appareil pour convertir des codes réguliers formés chacun par une combinaison de N bits de valeur 0 et/ou i en des codes irréguliers correspondants et pour transmettre les codes irréguliers, caractérisé en ce qu'il comporte : - un circuit de contrôle (300) assurant l'émission d'ordres de commande et de synchronisation, - un circuit transmetteur (100) comportant .. un bloc tampon d'entrée (110) destiné à recevoir en parallèle les bits formant chaque code régulier, .. un bloc de conversion (120) de chaque code régulier reçu par le bloc tampon, en des codes irréguliers correspondants pour chacun desquels sont supprimés le ou les bits consécutifs placés pour tous les codes, soit à leur tête, soit à leur queue et présentant une même valeur mais différente du bit suivant du code considéré, .. un bloc de transmission (130) assurant la transmission en série des bits de chaque code irrégulier et l'émission d'un signal de fin de code en relation de la transmission du dernier bit de chaque code irrégulier. 14 - Appareil selon la revendication 13, caractérisé en ce que le bloc de conversion (120) comporte - un registre à décalage (123) à N cellules, relié en entrée au bloc tampon (110) et comprenant une entrée série, associé à un module (124) contenant le bit à introduire dans le registre, - et un module de contrôle des sorties (125) connecté aux sorties des N cellules du registre et assurant la sortie série des bits du registre après chaque opération de décalage qui survient à la suite d'un ordre de décalage émis par le bloc de transmission après la transmission de chaque bit, le module de contrôle (125) comportant des moyens pour détecter, lorsque toutes les valeurs des cellules du registre sont identiques, de manière à émettre un indicateur de fin de code vers le bloc de transmission. 15 - Appareil selon la revendication 14, caractérisé en ce que le bloc de conversion (120) comporte, également, un module de contrôle des entrées (121) interposé entre le bloc tampon (110) et le registre à décalage (123) et comportant des moyens pour détecter lorsque le code régulier est formé de bits uniquement d'une même valeur, de manière à introduire, dans le module (124) de l'entrée série du registre, le complément du type de bits composant le code. 16 - Appareil selon les revendications 13 et 14, caractérisé en ce que le circuit de contrôle (300) assure l'émission d'un ordre de commande en direction du module de l'entrée série (124) pour introduire dans ce module, après le chargement du code dans le registre (123), le complément de la valeur du dernier bit du code régulier de taille N à transmettre. 17 - Appareil selon la revendication 13, caractérisé en ce que le bloc de transmission (130) comporte - un module de commutation et de transmission (131) assurant la formation et la transmission série des bits selon un mode choisi de transmission, l'émission vers le registre à décalage du signal de décalage et l'envoi d'un signal pour piloter un module (112) d'indicateur d'état du bloc tampon (110), - un module de données (132) interposé entre le module de contrôle des sorties (125) et le module de transmission (131) et assurant la prise en compte de l'échantillon de chaque bit, - un module (133) générant des Start-bits suivant le mode de transmission choisi et piloté par un ordre de commande et de synchronisation, - et un module (134) générant les signaux de fin de code à la suite de l'émission des indicateurs de fin de code ou d'un signal de commande et de synchronisation. 18 - Appareil selon l'une des revendications 13 à 17, caractérisé en ce qu'il comprend, également, un circuit récepteur (200) comportant : - un bloc (210) assurant la réception série des bits et l'identification des bits, - un bloc de reconversion (220) assurant la mise en parallèle des bits reçus et la régénération des codes irréguliers en des codes réguliers correspondants, - et un bloc tampon de sortie (230) transmettant en parallèle chaque code régulier. 19 - Appareil selon la revendication 18, caractérisé en ce que le bloc de réception (210) comporte - un module (212) d'identification des bits de données formant les codes irréguliers, - un module (213) d'identification des Start-bits, - un module (214) d'identification des signaux de fin de code, -- et un module (211) d'échantillonnage et de comptage des bits formant les codes. 20 - Appareil selon les revendications 18 et 19, caractérisé en ce que le bloc (220) assurant la reconversion comprend - un registre à décalage (221) à N sorties, piloté par un signal de décalage émis par le module d'échantillonnage et de comptage (211), - un module de codage (222) comportant N codeurs dont l'activité en groupe variable est déterminée par le registre à décalage (221) et recevant l'ordre de codage donné par le module (211), pour placer dans le ième module (223) la valeur du J bit dans la cellule et la valeur complémentaire dans les N-J cellules suivantes, - et un module (223) de régénération du code régulier interposé entre le module de codage et le bloc tampon de sortie et constitué de N cellules de mémoire destinées à contenir les N bits du code régulier durant leur régénération.