INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
L'octet de synchronisation "XY" contient notamment les signaux "RF" et "LT". Il contient, de plus, des informations permettant d'indiquer le début et la fin des effacements ligne et trame notés "LBLK", "FBLK" ainsi qu'un bit appelé "moche film" transmis dans l'assistance digitale pour forcer le décodeur en mode 40 ms. Le bit de poids fort de cet octet est forcé dans l'état zéro de façon à exclure le code "FF". Un mode de codage possible de l'octet "XY" est représenté sllr la figure 1 (le symbole N. U dans le protocole signifiant non utilisé). Ensuite, comme représenté sur la figure 1, les octets 3 à 137 comportent les informations de décision de branche et de vecteurs de mouvement.Ces informations sont transmises selon une séquence de trois coups horloge. D'une manière plus spécifique, comme représentée sur la figure 1, on aura tout (l'abord un premier vecteur mouvement "MV1" dans l'octet .3, puis l'octet 4 comportera les informations de décision < le branche "BD1" et "BD2" avec le bit de poids fort forcé dans l'état zéro, les autres bits n'étant pas utilisés, puis l'octet 5 sera utilisé par l'information de mouvement "MV2". Cette séquence est répétée jusqu'à l'introduction des informations "BD90" et "MV90".
Dans le mode de réalisation représenté, l'octet 138 est occupé par la valeur particulière "FF" et I'octet 139 par un octet de synchronisation "XY". Dans ce cas, le bit "LBLK" est mis à 1 dans le premier octet "XY" et est mis à zéro dans le deuxième octet "XY". Ceci permet de séparer le signal vidéo utile des informations numériques de contrôle sans utiliser de signaux externes. Cette configuration spécifique permet aussi de simplifier l'électronique servant à générer les signaux "BD" et "MV" pendant la partie utile de la ligne qui est essentiellement constituée d'une mémoire de 90 mots de 10 bits comme cela sera expliqué de manière plus détaillée avec référence à la figure 2.
On décrira maintenant, avec référence aux figures 2 et 3, un mode de réalisation d'un circuit de décodage des informations numériques de contrôle transmises selon le procédé ci-dessus permettant d'obtenir pour chaque bloc les informations de décision de branche "BD" et de vecteur de mouvement "MV" ainsi que les informations de synchronisation. Comme représenté sur la figure 2, le circuit de décodage comporte un circuit NAND 1 à huit entrées qui reçoit sur ces huit entrées le signal de transmission "I" de manière à décoder les octets "FF". La sortie du circuit NAND 1 est envoyée sur un circuit à retard 2 commandé par un signal horloge "H" à la fréquence de transmission. La sortie du circuit retard 2 est envoyée sur un circuit OU 3 dont l'autre entrée est alimentée par le signal horloge "H".La sortie du circuit OU 3 commande un circuit "latch" 4 qui reçoit en entrée le signal de transmission "I".
Sur la sortie du "latch" 4, on obtient donc les signaux de contrôle "FBLK", "LBLK", "LT", "RF", "FM". D'autre part, le signal issu du "latch" 4 est envoyé sur IIT1 inverseur 5 dont la sortie est envoyée sur un circuit OU G. T,n sortie du circuit OU 6 est envoyée sur la remise à zéro ç n premier compteur synchrone 7 qui reçoit l'horloge "H". La sortie "Q1" du compteur 7 est envoyée en entrée du circuit OU 6. D'autre part, la sortie "QO" est envoyée sur un autres circuit OTT 9 qui reçoit sur son autre entrée le signal d'horloge "H". La sortie du circuit OU délivre un signal horloge/écriture "HE" qui est envoyé en entrée d'un circuit OU 10 qui reçoit sur son autre entrée le signal issu de l'inverseur 5. D'autre part, la sortie "QO" est aussi envoyée en entrée d'un circuit à retard 8 commandé par l'horloge "H" de manière à sortir un signal "S0" qui sera utilisé dans le décodeur de réduction de bande passante décrit ci-après. La sortie du circuit OU 10 est envoyée sur un multiplexeur 11 qui est commandé par le signal issu de l'inverseur 5. De plus, comme représenté sur la figure 3, le signal issu du "latch" 4 est envoyé comme remise à zéro d'un second compteur 12 commandé par l'horloge "H". Les sorties "QO" et "Qi" constituent des entrées inversées d'un circuit NAND 1.3 qui reçoit aussi sur une troisième entrée la sortie "Q2". La sortie d'un circuit NAND 13 et l'horloge "H" sont envoyées sur lln circuit OU 14 qui donne en sortie le signal horloge/lecture "fTL". Ce signal est envoyé sur le multiplexeur 11.La sortie du multiplexeur 11 est envoyée sur une mémoire 15 de manière à commander alternativement l'écriture et la lecture do cette mémoire 15.
Conformément à la présente invention, cette mémoire peut stocker 90 mots de 10 bits. Comme représenté sur la figure 3, cette mémoire reçoit en entrée un signal issu d'un circuit à retard 19 commandé par l'horloge "H" qui reçoit lui-même les signaux issus d'un multiplexeur "MV" 17 et d'un multiplexeur "BD" 18. De plus, le multiplexeur 17 est commandé par le signal "S0". I1 reçoit sur une première entrée notée "1" directement le signal de transmission "I" et sur son autre entrée notée "0" le signal de transmission "I" retardé dans le circuit à retard 16 commandé par l'horloge "H". De même le multiplexeur 18 reçoit sur son entrée zéro directement le signal < le transmission "I" et sur son entrée 1 le signal de transmission retardé de "T" issu du circuit 16.
On expliquera maintenant de manière plus détaillée, avec référence à la figure 3, le fonctionnement du circuit de la figure 2 permettant d'obtenir principalement le vecteur de mouvement "MV" et l'information de décision de branche "BD" associés à chaque bloc. En A, on obtient le signal de transmission représenté sur la figure 3 constitué par les octets "pu", "XY", "MV1", un octet contenant "BDI" et "BD2", l'octet "MV2", I'octet "MV3", un octet contenant "BD311 et "BD4" etc...
au niveau du 138e octet la valeur "FF", au niveau du 139e octet ltoctet "XY", puis 5 octets ne contenant pas d'information et ensuite le signal vidéo. Ces informations sont transmises à une fréquence de 27 Mhz, par exemple, comme représenté par le signal d'horloge "H" sur la figure 3. D'autre part, en "B", on obtient les mêmes informations qu'en "A" retardées d'une période d'horloge. En sortie du multiplexeur 17, on obtient les informations référencées "Mux MV" constituées par des informations "MV1", "MV2", "MV2" "MV3", "MV4", "MV4", "MV5" etc jusqu'a "MV90", "MV90".Le multiplexeur 17 étant commandé par le signal référencé ttS0" sur la figure 3 qui réalise un basculement du multiplexeur entre les entrées zéro et 1. De même, en sortie du multiplexeur 18, on obtient les informations référencées "Mux BDtt, à savoir "BD1", "BD2", "BD3", "BD4" etc... jusqu'à "BD90". Ces informations sont transmises avec un retard d'une période horloge dans la mémoire 15 dans laquelle sont écrites les informations 'tMVt' et "BD" sous-commande du signal d'horloge écriture "HE" issu du multiplexeur 11.Dans la mémoire, on stockera donc les informations "MV1", BD1", "MV2", "BD2" avec un interdiction d'écriture pour le second ensemble "MV2". "BD2", puis ttBD3t', "MV4", "BD4" avec une interdiction d'écriture pour le second ensemble ttMV4tt, "BD4" et ainsi de suite jusqu'à "MV90", "BD90". L'écriture dans la mémoire est réalisée pendant que le signal "LBLK" issu du circuit "latch" 4 se trouve au niveau "1" comme représenté sur la figure 3. Le signal horloge-écriture est issu du compteur 1 qui réalise le comptage représenté à la figure 3, à savoir zéro, 1, 2, zéro, 1, 2 de manière répétitive.
Comme représenté sur la figure 3, la lecture des informations "MV", "BD" stockées dans la mémoire 15 est réalisée pendant la transmission du signal vidéo, de manière à transmettre pour chaque bloc dtinformation vidéo les informations "MV" et "BD" correspondantes permettant de reconstituer les différentes trames. La mémoire est commandée par le signal horloge/lecture "HL" qui est issu du compteur 2. Dans ce cas, le compteur 2 compte sur 8 temps horloge de zéro à sept. De ce fait, on obtient sur une durée plus longue, à savoir à la fréquence bloc, respectivement les informations "MVI" et "BD1", "MV2" et "BD2", etc... représentées par le signal sortie sur la figure 3.
On décrira maintenant, avec référence aux figures 4 et 5, l'utilisation des informations numériques de contrôle transmises selon le procédé conforme à la présente invention ainsi que le circuit de décodage décrit ci-dessus dans un décodeur de réduction de bande passante et un circuit de traitement des informations d'assistance digitale utilisées dans la transmission du signal de luminance d'un signal HD-MAC.
Sur la figure 4, on a représenté la partie décodage des informations d'assistance digitale du décodeur de réduction de bande passante. Comme représenté sur la figure 4, la référence 20 représente un générateur des signaux d'assistance digitale. En fait, ce circuit est identique au circuit classique. Il ne sera donc pas décrit de manière plus détaillée.
Il reçoit en entrée les données "D", un signal d'horloge "H1" à 20,25 Mhz et un signal de validation "VAL" et il donne en sortie les informations de décision de branche "BD" et de vecteur-mouvement ttMVtt. Il est connecté aussi à un générateur de base de temps 22. Le générateur de base de temps 22, qui est lui aussi identique au circuit de l'art antérieur, permet de générer les signaux de synchronisation "I=r" et ttRFtt . I1 reçoit en entrée le signal de transmission ligne 625 lignes et deux horloges, à savoir l'horloge "H1" à 20,25 Mhz et l'horloge "H" à 27 Mhz, par exemple. Conformément à la présente invention, la partie décodage des informations d'assistance digitale ntest plus envoyée sur des mémoires permettant de retarder les informations de 20 ms, mais est envoyée sur un circuit 21 réalisant le formatage des signaux d'assistance digitale qui reçoit en entrée les informations "BD" et "MV" et sur un générateur de mots de synchronisation 23 qui reçoit outre les signaux de synchronisation "LT" et "RF", un signal mode film tel que décrit ci-dessus. Comme représenté sur la figure 4, les sorties des circuits 21 et 23 sont respectivement envoyées sur un multiplexeur 24 qui donne en sortie "n signal "S". Le multiplexeur 24 est commandé par un signal issu du générateur de base de temps.
On décrira maintenant avec référence à la figure 5 un décodeur de réduction de bande passante dans lequel ont été insérés des circuits de décodage des signal de contrôle "CSD", tels que décrits à la figure 2. Dans le < 'as de la présente invention, plusieurs "CSD" sont intégrés dans le décodeur de réduction de bande passante directement aux endroits où il est nécessaire d'avoir en sortie les signaux "BD1", "BD3, "BD4" ou les signaux de synchronisation, ce qui permet de supprimer les mémoires introduisant les retards de 20 ms nécessaires pour ces signaux.Ainsi, comme représenté sur la figure 5, le décodeur de réduction de bande passante permettant cle mettre en oeuvre l'algorithme proposé par les participants au projet EUREKA comporte cinq mémoires de trame 100, 101, 102, 103, 104. Ces mémoires sont connectées en séries et elles présentent chacune une capacité de 288 lignes x 720 points x Fs bits. D'autre part, comme représenté sur la figure 5, le décodeur de réduction de bande passante comporte un premier bloc référencé "IC1" qui permet de fournir en sortie des signaux correspondant aux structures d'échantillonnage de chaque voie même si le bloc d'image considéré a été transmis dans un autre mode.Comme représenté sur la figure 5, le circuit "IC1" comporte principalement un circuit de débrassage 105 qui reçoit en entrée le signal transmis, à savoir un signal ornposite constitué du signal vidéo, et pendant le retour ligne d'informations numériques de contrôle correspondant au signal vidéo de la ligne suivante. La sortie de ce circuit 105 est on vouée respectivement vers la première mémoire 100 ou vers t I n circuit 106 appelé convertisseur de structure de sous-échantillonnage et mentionné "SSPC".Le rôle du circuit 106 est de fournir sur des sorties "40A", "40C", "80i", "802", des échantillons correspondant aux structures d'échantillonnage utilisées dans les modes 40 ou 80 ms quelque soit le mode utilisé en transmission. En entrée du "SSPC" est aussi connecté un circuit décodeur des cas recevant des circuits "CDS" appropriés les informations "LT3", "RF3", "BD1", "BD3", "BD4" et fournissant un certain nombre dtinformations de contrôle.D'autre part' conformément à la présente invention, plusieurs circuits "CSDB ont été intégrés sur le bloc "IC1", en particulier au niveau du circuit 105 pour obtenir les informations "BD", "LT" et "RF" et en sortie des mémoires 100, 102, 103. Ces circuits ttCSD" permettent de décoder notamment les informations "BD1", "BD3", "BD4n et les informations "LT3" et "RF3" nécessaires â la synchronisation et au fonctionnement du circuit "107". D'autre part, le circuit "IC1" comporte un certain nombre de circuits à retard 109 et de multiplexeurs 108. Les connections de ces circuits ne seront pas décrites en détail.
Electrochem. Soc. 133, p. 301 à 304 (1986) ; Shigehara et ai, Synth. Met., 18, p. 721-724 (1984) ; et Hui rai et ai, Abst. n0 1418, Electrochem. Soc. Full Meeting, Honolulu (1987).
On a aussi préparé des matériaux mixtes de ce type par électrolyse d'une solution aqueuse contenant le monomère de base d'un polymère conducteur électronique et un ionomère comme électrolyte support, et aussi par voie chimique sur une face d'un film natif d'ionomère, comme il est décrit par Pierre Aldebert et ai dans J Chem. Soc., Chem. Commun., 1986, p 1636 à 1-638.
Ces procédés ne sont pas totalement satisfaisants. En effet, dans le premier cas, on dépose le polymère conducteur électronique sur L'une des faces de la membrane en polymère conducteur ionique et de ce fait, le film présente seulement une conductivité électronique de surface. Dans Le cas, ou L'on réaLise le matériau par dépôt électrolytique simultané du polymère et de L'ionomère, il est nécessaire d'utiliser des volumes importants de solution ; de plus, les matériaux obtenus ne présentent pas une tenue mécanique suffisante.
Dans les procédés par voie chimique, certains des- défauts précités se retrouvent occasionnellement et de plus seule une conductivité sur une face unique existe dans Les composites obtenus.
La présente invention a précisément pour objet un procédé de préparation de polymères conducteurs mixtes ioniques et électroniques, qui pallie les inconvénients des procédés décrits ci-dessus.
De plus, le procédé de l'invention permet d'insérer éventuellement d'autres constituants dans le polymère mixte, ce qui est intéressant pour différentes applications.
Selon L'invention, le procédé de preparation d'un polymère conducteur mixte ionique et électronique consiste à -former par électropolymérisation un polymère conducteur électronique dans un gel hydrophobe rigide d'un ionomère conducteur ionique, ledit gel comprenant le monomère de base du polymère conducteur électronique à former.
On précise que l'expression "gel rigide" telle qu'elle est utilisée ici, signifie que le gel ne peut s'écouler mais qu'il est encore mou ; il a une consistance semblable à la gélatine ou légèrement plus dure tout en conservant une certaine soupLesse.
Ce gel correspond à une structure moléculaire qui contient encore du solvant.
Selon un premier mode de mise en oeuvre du procédé de -l'invention,- on opère dans une cellule électrolytique comportant deux électrodes, on dispose au contact de l'une des électrodes le gel hydrophobe rigide comprenant le monomère, -on interpose un électro lyte aqueux entre le gel hydrophobe et l'autre électrode, et on applique une différence de potentiel entre les deux électrodes pour former par éLectropolymerisa- tion du monomère un polymère conducteur électronique dans le gel hydrophobe rigide.
Dans ces conditions, le poLymère conducteur électronique se forme tout d'abord dans le gel hydrophobe au contact de l'électrode et l'épaisseur de polymère dépend en particulier de La durée pendant laquelle on applique La différence de potentiel entre les électrodes. On obtient ainsi un élément composite.
Sur la partie du gel rigide qui était en contact avec l'électrode de dépôt, on a une incorporation du polymère conducteur électronique dans le polymère conducteur -ionique, ce qui ne pouvait être obtenu avec les procédés de l'art antérieur.
L'élément composite obtenu a de bonnes propriétés mécaniques, ce qui est probablement dû au caractère plus ordonné du processus d'électropolymérisation dans la structure rigide du gel hydrophobe constituant le milieu de polymérisation. De plus, l'utilisation de ce milieu induit probablement une compatibilité plus grande entre les deux réseaux de polymères du fait des Liens de complexation existants entre l'ionomère et le monomère de base du polymère conducteur électronique.
Bien que dans l'invention on puisse utiliser différents procédés pour préparer Le gel hydrophobe rigide, on utilise de préférence le procédé décrit dans le brevet français FR-A- 2 597 491. Dans ce cas, on part d'une solution obtenue par dissolution d'une poudre de L'ionomère dans le monomère de base du polymère conducteur électronique et dans au moins un solvant organique polaire avec éventuellement un électrolyte, on introduit cette solution dans La cellule électrolytique au contact de l'une des électrodes et on la solidifie dans la cellule par évaporation partielle du solvant.Ainsi, on prépare le gel hydrophobe rigide directement dans la cellule d'électrolyse, ce qui permet d'avoir un bon contact avec l'électrode de dépôt Selon un second mode de mise en oeuvre du procédé de L'invention, on opère dans une cellule électrolytique comportant deux électrodes, on dispose sur L'une des électrodes un film d'ionomère et un gel hydrophobe rigide d'ionomère contenant le monomère de base du polymère conducteur électronique à former, on interpose un électrolyt-e aqueux entre le gel et L'autre électrode, et on applique une différence de potentiel entre les deux électrodes pour former dans le film d'ionomère un polymère conducteur électronique par électropolymérisation.
De préférence, on prépare également le gel hydrophobe directement dans la cellule d'-électrolyse, ce qui permet d'imprégner le film d'ionomère de la solution utilisée pour la préparation du gel hydrophobe rigide. Ainsi, on peut obtenir un film d'ionomère dans le volume duquel est incorporé le polymère conducteur électronique.
Ce second mode de mise en oeuvre du procédé comprend avantageusement les étapes successives suivantes a) introduire dans ta cellule électrolytique au contact de L'une des électrodes une solution comprenant L'ionomère, le monomère de base du polymère conducteur électronique à former, et au moins un solvant organique, b) disposer le film d'ionomère dans la solution, c) laisser gonfler le film pour l'imprégner de la solution, d) appliquer le film imprégné sur l'électrode, e) évaporer partiellement le solvant pour former Le gel rigide hydrophobe, f) interposer un électrolyte aqueux entre le gel rigide hydrophobe et L'autre électrode, et g) appliquer une différence de potentiel entre les- deux électrodes pour former un polymère conducteur électronique dans le film d'ionomère par électropo lymérisation.
Les systèmes de fixation connus des armes, provoquent lors du tir, le recul des pièces qui les supportent et qui sont en général solidaires du corps de l'arme. Pour éviter la transmission de ce mouvement assez brutal à l'ensemble des équipements à travers leurs supports communsou à l'opérateur, quand il y en a un, divers systèmes anti-recul sont incorporés ou rajoutés à -l'arme : ils Sont, en général, mécaniques et utilisent la compression de ressort ; on peut citer par exemple, le brevet n 85 14 718 déposé le 4 Octobre 1988 par MM R. BERTIN et J.PIGOT sur "un support amortisseur anti-recul pour lunettes de visée d'armes à feu".
Par ailleurs, on connait différents systèmes amortisseurs qui sont développés essentiellement dans le domaine de la suspension des véhicules, et qui utilisent soit des ressorts et des glissières mécaniques, soit des vérins pneumatiques, soit des dispositifs hydrauliques, soit des combinaisons de ces techniques.Ces équipements se perfectionnent pour améliorer le confort des usagers de ces véhicules, et dans certaines applications, en particulier pour les aéronefs et pour les véhicules tout terrain, ils combinent des systèmes rétractables pour ajuster la hauteur dudit véhicule par rapport au soit. On note par exemple dans ce domaine, le brevet n 76/13 194 déposé le 26 Novembre 1976 au Pays Bas par la Société ITT Industries Incorporated sur un "amortisseur de chocs rétractables avec dispositif de prise d'air" qui décrit en fait, un piston hydraulicue à une seule tige autour de laquelle glisse librement un piston annulaire permettant d'absorber les variations de volume et de pression dues à un choc sur ladite tige et nécessitant ensuite une alimentation par une prise d'air extérieure.Un autre brevet N 82 12773 déposé le 22 Juillet 1982 par la Société MESSIER HISPANO BUGATTI sur un "amortisseur rétractable" décrit une combinaison de deux vérins montés l'un sur l'autre autour d'une tige télescopique dont une partie est reliée à un système amortisseur et l'autre à un système rétractable.
Divers autres systèmes utilisant des amortisseurs à trois ou plusieurs chambres sont bien connus et sont adaptés chacun à l'utilisation demandée qui est en général associée aux véhicules, que ce soit pour des trains d'atterrissage d'aéronefs ou des engins terrestres. Aucun de ces systèmes n'est cependant directement utilisable pour l'absorption du recul d'une arme, surtout quand celleci doit tirer à faible distance de sa cible et doit pouvoir s'escamoter pour libérer par exemple un espace de travail, en particulier l'extrémité de bras manipulateurs de robots télécommandés : en effet, il est nécessaire entre autre alors, que ledit système soit léger et peu encombrant et d'un effet amortisseur souple, les systèmes ci-dessus étant en général, très raides du fait des masses et des inerties concernés.
Le problème posé est de réaliser un dispositif amortisseur antirecul pouvant porter une arme légère devant s'escamoter après et avant le tir, pouvant étre monté sur le même support qu'une pince de préhension par exemple, et ont l'effet de recul doit être absorbé sans transmettre d'effort important au support.
Une solution au problème posé est un dispositif amortisseur anti-recul escamotable pouvant supporter une arme légère, nécessitant de tirer près d'une cible et, monté sur un support devant recevoir d'autres équipements d'intervention sur cette même cible, caractérise en ce qu'il comporte un vérin hydraulique de type connu ayant une tige creuse et assurant un déplacement télescopique de ladite arme à une distance connue grâce à une source extérieure hydraulique, et un système amortisseur connu de tout type ayant une raideur constante dont la valeur est inférieure à l'effort maximum supportable par ledit support, et une grande course correspondant à l'énergie de recul à absorber, lequel système amortisseur est placé à l'intérieur de ladite tige creuse et à l'extrémité cuquel est fixé par tout moyen le corps de l'arme.
Le résultat est un nouveau dispositif amortisseur anti-recul escamotable. Les avantages d'un tel dispositif est sa souplesse d'adaptation aux différentes configurations demandées et l'absence d'énergie importante de fonctionnement : en effet, le choix du vérin hydraulique est lié essentiellement au critère de distance télescopique nécessaire, et ne nécessite pas de source d'alimentation hydraulique à forte pression puisqu'il fonctionne sans effort sur sa tige 1 lorsque le tir est déclenché, ce vérin est bloqué en position sortie et ne doit supporter alors que l'effort maximum transmis par le système amortisseur mais sans contre pression active.