REVENDICATIONS 1 - Procédé de rattrapage d'erreur dans un convertisseur analogique-numérique à conversion parallèle composée comportant au moins deux étages de conversion parallèle, constitués chacun par une échelle thermométrique, n formée par des comparateurs qui définissent 2 intervalles de quantification de longueur q pour une conversion sur n bits, et par un endodeur qui recueille les valeurs logiques issues de ces intervalles pour former un nombre logique de n bits, ce procédé étant caractérisé en ce que, si un premier étage de conversion (12) fait une erreur sur la quantification d'une valeur analogique (xl) proche de la frontière entre deux intervalles de quantification successifs (i,i+1), cette erreur est rattrapée par un second étage de conversion (13) dont l'échelle thermométrique est étendue, et comporte au moins un intervalle suppémentaire (-1) en bas d'échelle et au moins un intervalle supplémentaire (2n) en haut d'échelle, le signal analogique (x2) issu du premier étage de conversion (12) étant adressé, s'il y a erreur de quantification au premier étage, à l'un de ces deux intervalles d'extension (-1,2n) du second étage. 2 - Procédé de rattrapage d'erreur selon la revendication 1, caractérisé en ce que les intervalles d'extension du second étage de conversion (13) fournissent - un 0 logique si le signal analogique (x2) issu du premier étage (12) est compris dans le domaine de tension (O,V) volts du second étage (13), la quantification du premier étage (12) étant correcte, - un 1 logique si le signal analogique (x2) issu du premier étage (12) est hors domaine de tension du second étage (13), la quantification du premier étage (12) étant fausse, le signe logique, O ou 1, fourni par lesdits intervalles d'extension fournissant un bit de retenue supplémentaire dans le nombre logique délivré par le second étage de conversion. 3 - Procédé de rattrapage d'erreur selon la revendication 2, caractérisé en ce que la sommation du nombre logique faux (b1) fourni par le premier étage de conversion (12) et du nombre logique 4 - Convertisseur analogique- numérique composé, à architecture parallèle-série, comportant une pluralité d'étages de conversion parallèle (12,13,17,18), dont chacun délivre un nombre logique partiel (b1, b2.. b1, bn), caractérisé en ce que au moins un étage (17) comprend une échelle thermométrique étendue d'au moins deux intervalles de quantification (-1,2") selon le procédé de le revendication 1. 5 - Convertisseur analogique numérique selon la revendication 4, caractérisé en ce que les nombres logiques (b1,b2. b1.. bn) issus des étages de conversion (12,13,17,18) sont adressés en parallèle à un additionneur (20) qui déllvre un nombre binaire exact. 6 - Convertisseur analogique-numérique composé, à architecture parallèle-rebouclée, comportant un seul étage de conversion sur n bits, caractérisé en ce que cet étage est étendu à au moins 2n+2 intervalles de quantification, selon le procédé de la revendication 1. 7 - Convertisseur analogique-numérique selon la revendication 6, caractérisé en ce que les nombres logiques b1, exprimé sur n bits, et b2...bn, exprimés sur (n+lj bits, sont adressés en série à un additionneur (20) qui délivre un nombre binaire exact. 8 - Convertisseur analogique-numérique selon l'une quelconque des revendications 4 ou 6, caractérisé en ce que l'encodeur qui coopère avec l'échelle thermométrique (12) de comparateurs, est étendu d'autant de bits supplémentaires que l'échelle thermométrique est étendue d'intervalles de quantification (-1,2n) supplémentaires.