L'objet de l'invention peut aussi être présenté sous les divers aspects suivants 1. Un dispositif de mémoire dynamique non volatile à semiconducteur, comprenant en combinaison (a) un substrat semiconducteur; (b) des lignes de bit parallèles prévues au-dessus dudit substrat;; (c) un ensemble de cellules de mémoire connectées auxdites lignes de bit, ledit ensemble de cellules de mémoire comprenant des blocs dits blocs cellules lAID constituant des cellules XO-ET, chaque bloc ayant un transistor de sélection connecté & une ligne de bit correspondante et un arrangement série de transistors de cellules de mémoire connecté, en son premier noeud, audit transistor de sélection et connecté, en son deuxième noeud, audit substrat, chacun desdits transistors de cellules de mémoire ayant une couche de stockage de porteurs et une grille de commande; (d > des lignes de mot parallèles prévues audessus dudit substrat et connectées aux grilles de commande desdits transistors de cellules de mémoire;; et (e) des moyens d'application de tension pour lire une donnée stockée dans un transistor de cellule de mémoire sélectionnée dans un certain bloc cellule lAID, cela dans un mode de lecture de données dudit dispositif, en rendant conducteur un transistor de sélection dudit bloc cellule lAID, pour connecter ainsi ce bloc cellule å une ligne de bit spécifique y associée, en appliquant une tension de niveau WLw å une ligne de mot connectée audit transistor de cellule de mémoire sélectionnée, et en appliquant un signal de tension impulsionnel ayant un niveau X aux lignes de mot restantes dans ledit bloc cellule MAID; 2.Un dispositif selon 1, dans lequel lesdits moyens d'application de tension comprennent des moyens de circuit pour générer. en tant que dit signal de tension impulsionnel, un signal de tension ayant un potentiel supérieur å une tension de source d'alirentation dudit dispositif; 3. Un dispositif selon 1, dans lequel lesdits moyens d'application de tension comprennent des moyens de circuit pour générer, en tant que dit signal de tension impulsionnel ayant le niveau "H", un signal de tension dont le potentiel est supérieur a la tension de source d'alimentation dudit dispositif et dont la largeur d'impulsion spécifique est plus courte qu'une période d'un cycle de lecture dudit dispositif; 4.Un dispositif selon 2, dans lequel le signal de tension possède un niveau de tension présélectionné supérieur à la tension de source d'alimentation et inférieur a une tension de niveau "H" utilisée dans les modes d'écriture et d'effacement dudit dispositif; 5. Un dispositif selon 3, dans lequel lesdits moyens de circuit génèrent le signal de tension de manière à avoir un niveau de tension présélectionné supérieur à la tension de source d'alimentation et inférieur à une tension de niveau "H" utilisée dans les modes d'écriture et d'effacement dudit dispositif; 6.Un dispositif selon 5, dans lequel lesdits moyens de circuit comprennent -des circuits survolteurs connectés auxdites lignes de mot, et un circuit temporisateur pour établir un temps d'application de tension correspondant à la largeur d'impulsion du signal de tension ayant le niveau de tension presélectionné; 7.Un dispositif de mémoire morte effaçable et programmable électriquement, dite EEPROX, comprenant en coolinaison (a > un substrat semiconducteur; (b) des lignes de bit parallèles prévues au-dessus dudit substrat; (c) des lignes de mot parallèles prévues au-dessus dudit substrat, pour former des intersections avec lesdites lignes de bit;; (d > des transistors à effet de champ, à deux grilles, prévus aux points d'intersection desdites lignes de bit et lignes de mot, pour servir de cellules de mémoire, lesdits transistors formant un arrangement de cellules qui comporte un circuit série de transistorscellules, pour constituer une structure de cellule ION-BT dite structure cellule lAID, chacun desdits transistors-cellules ayant une grille électriquement flottante et une grille de commande qui est connectée å une ligne de mot correspondante;; (e) un transistor & effet de champ ayant une couche-grille et prévu dans ledit arrangement de cellules pour faire office de premier transistor de sélection aux fins de connexion sélective dudit arrangement de cellules, en une extremite de celui-ci, à une ligne de bit correspondante; (f) un transistor à effet de champ ayant une couche formant grille et prévu dans ledit arrangement de cellules pour faire office de deuxième transistor de sélection aux fins de connexion sélective dudit arrangement de cellules, à l'autre extrémité de celui-ci, à un potentiel de masse; (g) une première et une deuxième ligne de commande de grille connectées auxdites couches-grilles dudit premier et dudit deuxième transistor de sélection; et (h) des moyens de lecture de données connectés auxdites lignes de mot et auxdites première et deuxième lignes de commande de grille afin d'effectuer, lorsqu'une cellule dey rez sélectionnée parmi lesdites cellules de mémoire dans ledit arrangement de cellules est soumise a une opération de lecture dans un mode de lecture de donnée, l'application auxdites première et deuxièMe lignes de commande de grille d'une première tension de niveau qEt suffisamment élevé pour rendre électriquement conducteurs lesdits premier et deuxième transistors de sélection et connecter ainsi ledit arrangement de cellules å une ligne de bit spécifique qui lui est associée et au potentiel de masse, et afin d'effectuer l'application d'une tension de niveau 'L a une ligne de mot sélectionnée connectée à ladite cellule désirée, et effectuer l'application d'une deuxième tension de niveau ZKt supérieure à ladite première tension de niveau "H"-aux lignes de sot non sélectionnées connectes aux cellules restantes dans ledit arrangement de cellules, ce par l'effet de quoi la donne désirée est lue dans ladite cellule désirée 8.Un dispositif selon 7, dans lequel c'est à l'intérieur d'une période présélectionnée plus..#urte qu'un cycle de lecture que lesdits moyens de lecture de données appliquent la deuxième tension de niveau CH" auxdites lignes de mot non sélectionnées; 9.Un dispositif selon 8, dans lequel lesdits layons de lecture de données appliquent la deuxième tension de niveau "H" auxdites lignes de not non sélectionnées, cela à l'intérieur de la période présélectionnée, au début dudit cycle de lecture, et appliquent la tension de niveau "L" auxdites première et deuxième lignes de commande de grille, a ladite ligne de not sélectionnée et auxdites lignes de sot non sélectionnées, pendant la période restante de chaque cycle de lecture; 10.Un dispositif selon 9, dans lequel la première tension de niveau "B' possède un potentiel sensiblement égal à celui de la tension de la source d'alimentation, tandis que la deuxième tension de niveau "H" possède un potentiel supérieur å celui de la source d'aîinentation; 11. Un dispositif selon 10, dans lequel la tension de niveau IL" possède un potentiel sensiblement égal å un potentiel de nasse dudit substrat.