REVENDICATIONS. 1) Unité d'interconnexion (1) entre circuits (1001, 1002, 1003), du type comprenant une pluralité de canaux de communication émetteurs (2e) et/ou récepteurs (2r) se croisant en des points de connexion (P) de canaux et réalisant des connexions entre lesdits circuits reliés à au moins un canal, une pluralité de moyens de commutation et de contrôle (11, 12) de l'état des points de connexion, unité caractérisée en ce que la commande des moyens de commutation et de contrôle (11, 12) de l'état desdits points de connexion (P) est distribuée entre les circuits (1001, 1002, 1003) accédant auxdits points de connexion (P) par un canal (2e), les moyens de commutation et de contrôle (11, 12) de l'état d'un point de connexion (P) étant au moins reliés au circuit accédant audit point de connexion par au moins ledit canal. 2) Unité d'interconnexion entre circuits, selon la revendication 1, caractérisée en ce que les moyens de commutation et de contrôle (11, 12) de l'état d'un point de connexion sont constitués d'au moins un moyen de mémorisation (12) de l'état dudit point de connexion (P), ledit moyen -de mémorisation (12) étant relié à une unité de gestion d'intersection (10) spécifique du point de connexion (P). 3) Unité d'interconnexion entre circuits, selon les revendications 1 ou 2, dans laquelle on affecte au moins une adresse logique à chaque point de connexion en vue d'une demande de connexion audit point de connexion, unité caractérisée en ce que l'unité de gestion d'intersection (10) comprend au moins : - un moyen de mémorisation (16) de l'adresse logique affectée audit point de connexion, - un moyen comparateur (15) d'au moins deux adresses logiques, - un moyen de mémorisation (17) d'une demande de connexion. 4) Unité d'interconnexion entre circuits, selon la revendication 3, caractérisée en ce qu'elle comprend en chaque point de connexion (P) un moyen de mémorisation (110) à au moins deux états pour la mémorisation des états différents d'une marque de priorité d'accès auxdits points de connexion, lesdits moyens de mémorisation (110) à au moins deux états, répartis aux points de connexion (P) d'un canal émetteur ou récepteur, étant reliés par une piste spécifique (100) pour la propagation d'une marque de priorité entre lesdits circuits de mémorisation (110). 5) Unité d'interconnexion entre circuits, selon la revendication 4, caractérisée en ce que ledit moyen de mémorisation (110) à au moins deux états est constitué d'un automate d'états finis. 6) Unité d'interconnexion entre circuits, selon l'une quelconque des revendications 1 à 5, dans laquelle les canaux émetteurs au moins sont représentés par des pistes nord-sud, unité dans laquelle lesdits circuits communiquent à l'unité d'interconnexion des messages de service destinés à celle-ci, caractérisée en ce que :: - chaque canal émetteur (2e) comprend un moyen de gestion de canal émetteur (20) pour au moins détecter les messages destinés à l'unité dtintercon- nexion, un moyen spécifique d'acquittement (40) de messages de service provenant d'un circuit émetteur, ledit moyen de gestion de canal émetteur (20) étant relié à l'extrémité sud dudit canal émetteur, ledit moyen spécifique d'acquittement (40) de messages de service étant relié à l'extrémité nord dudit canal émetteur (2e), - chaque canal récepteur (2r) comprend un moyen spécifique de gestion de canal récepteur (30), ledit moyen de gestion de canal récepteur étant relié auxdits circuits de gestion de la marque de priorité (110), associés audit canal récepteur, par une piste spécifique (169) de réquisition de canal. 7) Unité d'interconnexion entre circuits, selon la revendication 6, caractérisée en ce que ledit moyen de gestion de canal émetteur (20) associé à un canal émetteur est relié auxdites unités de gestion d'intersection (10) placées sur ledit canal, par une ligne spécifique (210). 8) Unité d'interconnexion entre circuits, selon la revendication 6, caractérisée en ce que ledit moyen de gestion de canal récepteur (30) associé à un canal récepteur est relié auxdits moyens de mémorisation d'une marque de priorité (110) placé sur ledit canal, par une ligne spécifique (169). 9) Unité d'interconnexion entre circuits, selon la revendication 2, caractérisée en ce qu'une partie au moins des unités de gestion d'intersection (10) comprend un moyen de mémorisation de messages transitant par l'intersection. 10) Procédé de mise en oeuvre d'une unité d'interconnexion entre circuits, selon les revendications 1 et 3, procédé caractérise en ce que pour initialiser l'unité d'interconnexion : - on transmet par chacun des canaux émetteurs (2e) l'adresse logique de chaque point de connexion placés sur ledit canal émetteur, - on mémorise successivement ladite adresse logique correspondant à chacun desdits points de connexion desdits canaux émetteurs dans ledit moyen de mémorisation (16) de l'adresse logique, pour établir une connexion entre au moins deux circuits, l'un des circuits étant émetteur, l'autre récepteur :: - on transmet sur le canal émetteur associé au circuit émetteur demandant la connexion, un message contenant au moins l'adresse logique du point de connexion correspondant à la demande de connexion, - on constate la demande de connexion en comparant l'adresse logique effective du point de connexion avec l'adresse logique demandée lorsque l'une des trois conditions suivantes est remplie i) si l'adresse logique demandée est identique à l'adresse logique effective, ii) si l'adresse logique demandée a une valeur signifiant "tout point de connexion situé sur ledit canal émetteur", iii) si l'adresse logique demandée et l'adresse logique effective sont identiques après masquage des valeurs binaires correspondant aux deux adresses par un même masque binaire variable, - on mémorise la demande de connexion constatée dans ledit moyen de mémorisation (17) d'une demande de connexion. 11) Procédé de mise en oeuvre d'une unité d'interconnexion entre circuits, selon la revendication 10, caractérisé en ce que l'on établit une connexion entre un canal émetteur et un canal récepteur lorsqu'il existe une demande de connexion et une marque de priorité d'accès attachés audit point de connexion du canal émetteur et du canal récepteur. 12) Procédé de mise en oeuvre d'une unité d'interconnexion entre circuits, selon la revendication 11, unité comprenant en chaque point de connexion d'au moins un canal récepteur un moyen de mémorisation (110) d'une marque de priorité, ledit moyen de mémorisation (lit) comprenant un automate d'états finis, lesdits états décrivant la position de la marque de priorité et étant au moins dans l'ordre - état 1 :"pas de marque", - état 2 : "demande de connexion", - état 3 : "marque active", - état 4 :"marque suspendue", - état 5 : "abandon de marque", procédé caractérisé en ce que - A l'initialisation, on positionne l'automate d'un moyen de mémorisation (110) dans l'état 3 et l'automate des autres moyens de mémorisation (110) dans l'état 1, - l'automate d'un moyen de mémorisation (110) passe dans l'état 3, à partir de l'état 1, si ledit moyen de mémorisation (110) reçoit un signal de forçage de marque (161), dans l'état 2 si ledit moyen de mémorisation (110) reçoit un signal de demande de connexion (168) et pas de signal de forçage de marque (161), et reste dans l'état 1 dans les #autres cas, - l'automate d'un moyen de mémorisation (110) passe dans l'état 3, à partir de l'état 2;; si ledit moyen de mémorisation (110) reçoit un signal de transfert de marque (160), et reste dans l'état 2 dans le cas contraire, - l'automate d'un moyen de mémorisation (110) passe dans l'état 5 à partir de l'état 3, si ledit moyen de mémorisation (110) reçoit un signal signifiant "pas de message ordinaire en cours" (164) et que le canal récepteur n'est pas réquisitionné, dans l'état 4 si ledit moyen de mémorisation reçoit un signal signifiant "pas de message ordinaire en cours" (164) et que le canal récepteur est réquisitionné, et reste dans l'état 3 dans les autres cas, - l'automate d'un moyen de mémorisation (110) passe dans l'état 5 à partir de l'état 4 si et seulement si le canal récepteur n'est pas réquisitionné, - l'automate d'un moyen de mémorisation (110) passe dans l'état 3 à partir de l'état 5 si ledit moyen de mémorisation (110) reçoit un signal de demande de connexion (168) et un signal de transfert de marque (160), et passe dans l'état 1 dans le cas contraire. 13) Utilisation d'une unité d'interconnexion (1) entre circuits selon la revendication 1, pour la gestion distribuée d'une mémoire virtuelle dans laquelle les données mémorisées sont constituées d'objets dont les adresses sont des identifiants logiques invariants aux modifications de valeur desdits objets, le décodage des identifiants logiques en adresse physique étant réalisé par une hiérarchie de tables, les circuits étant composés de processeurs de traitement de données et de processeurs de décodage d'adresses, caractérisé en ce que :: - les tables de décodage desdits identifiants logiques sont réparties par hachage sur l'identifiant entre une pluralité de processeurs de décodage reliés à ladite unité d'interconnexion, - le décodage de l'ensemble des identifiants étant organisé en étapes, au cours de chacune d'elle un processeur de traitement de données est connecté à un seul processeur de décodage d'adresses, - à la fin d'une étape, chaque processeur de traitement de données, connaissant l'adresse du processeur de décodage auqu#el il doit se connecter à l'étape suivante, demande la connexion avec ce dernier en parallèle avec les demandes des autres processeurs. 14) Utilisation d'une unité d'interconnexion (1) entre circuits selon la revendication 1, du type comprenant des canaux émetteurs et récepteurs parallèles suivant la direction Nord-Sud-et des paires de canaux de raccordements croisant lesdits canaux émetteurs et récepteurs, pour un réseau neuronal, caractérisé en ce qu'on dispose en chaque point de connexion de ladite unité d'interconnexion au moins une unité arithmétique et logique et des moyens de mémorisation de messages. 15) Utilisation d'une unité d'interconnexion (1) entre circuits selon la revendication 1, du type comprenant des canaux émetteurs et récepteurs parallèles suivant la direction Nord-Sud et des canaux de raccordement croisant lesdits canaux émetteurs et récepteurs, pour une matrice d'éléments processeurmémoire, caractérisé en ce que lesdits circuits sont placés aux points de connexion de ladite unité d'interconnexion.