INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Grâce à l'invention, il est possible de réaliser des panneaux de façade en verre à lame d'air ventilée, dans lesquels ledit air circule derrière la couche 6 de matière opacifiante qui empêche tout passage de poussière en direction de la face interne de la glace 1 et qui est hydrophobe, de sorte que de l'eau pénétrant éventuellement dans les canaux 7 et 8 ne peut pas migrer vers ladite face interne de la glace 1 et s'y condenser, ce qui a pour conséquence que tout risque de formation de coulures sur ladite face interne de la glace 1 est évité.
En outre, la constitution conforme à l'invention permet une montée en température de l'isolant mieux répartie du fait de l'augmentation de surfaces due aux canaux 7 et 8 et ainsi un comportement plus efficace en dilatation.
Enfin, la couche 6 de matière opacifiante recouvrant les canaux 7 et 8 permet la formation de cavités entraînant une amélioration sensible de l'isolation acoustique.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation décrits et représentés aux dessins annexés. Des modifications restent possibles, notamment du point de vue de la constitution des divers éléments ou par substitution d'équivalents techniques, sans sortir pour autant du domaine de protection de l'invention.
DISPOSITIF TUBULAIRE PERMETTANT D'AMORTIR LES EFFORTS DE TRACTION La présente invention se rapporte aux dispositifs tubulaires qui permettent d'amortir les efforts de traction lorsqu'ils sont insérés entre un véhicule de traction et un dispositif tracté. L'invention s'applique notamment au remorquage des antennes acoustiques linéaires utilisées par exemple en prospection sous-marine.
De telles antennes sont formées d'un chapelet de capteurs acoustiques placés dans un tuyau. La structure de ce tuyau doit lui permettre de supporter de nombreuses sollicitations tout en restant souple et perméable aux ondes acoustiques. On connait de nombreux exemples de telles structures, qui comportent plusieurs couches dont le nombre, la nature et les épaisseurs respectives varient selon les caractéristiques recherchées.
On connait plus particulièrement, des brevets américains 3 604 461 et 3 866 633, des structures de tuyaux qui comportent principalement quatre couches formées de câbles disposés en hélice. Pour obtenir un effet antitorsion, le sens de l'hélice est alterné d'une couche à l'autre.
Dans ce cas l'angle d'inclinaison des hélices de câbles par rapport à l'axe longitudinal du tuyau est compris entre 50 et 60 , la valeur préférée étant 55 . Un tel angle correspond à un compromis optimal entre la résistance à la traction et la souplesse du tuyau. Toutefois ces structures ne permettent pas d'amortir les vibrations longitudinales qui se produisent inévitablement lors du remorquage.
Pour amortir ces vibrations, on sait utiliser des amortisseurs qui présentent une structure tubulaire particulière. Ces amortisseurs ont la forme d'un manchon dont la paroi est constituée de cordes en matériau élastomère à pertes placées longitudinalement ou circonférentiellement et qui sont associées avec une armature textile permettant de résister aux efforts de traction. Cette structure est particulièrement difficile à fabriquer et on ne peut pas en outre utiliser pour cette fabrication les techniques employées pour les tuyaux.
Pour obtenir un tel amortissement l'invention propose, dans un tuyau comportant au moins quatre nappes de câbles disposées en hélices alternées d'une couche à l'autre, de modifier l'angle d'inclinaison de deux de ces nappes en lui donnant une valeur très inférieure à celle permettant l'équilibre mécanique, cette valeur permettant d'obtenir un objet d'amortissement avec une une fréquence de coupure déterminée. L'angle utilisé sera de préférence sensiblement égal à 400.
D'autres particularités et avantages de l'invention apparaîtront clairement dans la description suivante faite à titre exemple non limitatif en regard des figures annexées qui représentent - la figure 1 : une coupe transversale d'un amortisseur selon l'invention; - la figure 2 : une vue schématique de la disposition des nappes de câble ; et - la figure 3 : un diagramme d'amortissement.
On a représenté sur la figure 1, une vue en coupe transversale d'un amortisseur selon l'invention. Celui-ci comporte trois couches différentes qui adhèrent les unes sur les autres.
Une couche extérieure 1 forme l'enveloppe de l'amortisseur et est fabriquée en élastomère, par exemple en caoutchouc au néoprène.
Une couche intermédiaire composite 2 est formée de quatre nappes calandrées en fibres à haute résistance mécanique, par exemple en polyamide. Ces nappes sont enroulées en hélice et le sens de lthélice est alterné d'une couche à l'autre.
Une couche intérieure 3 en élastomère, par exemple en caoutchouc au nitrile, délimite un espace creux intérieur à l'amortisseur et isole la couche intermédiaire 2 du contenu de ce creux.
L'intérieur de la structure tubulaire ainsi obtenue est remplie d'un llqulde de densité inférieure 8.1, pour obtenir une densité globale de l'amortisseur proche de celle du liquide, généralement l'eau de mer, où il sera immergé.
(dans les interconnexions processeur-mémoire, cette piste sert aussi au retour des données vers les processeurs), - signal de demande acceptée ou refusée par l'intersection, éventuellement sur deux pistes ; pour tenir compte des délais de transmission et du fait que le signal peut provenir de plusieurs intersections sur le même canal récepteur, il est souhaitable de coder ce signal sur deux bits, par exemple 110111 = accepté et "10. = "refusé".
- signal de piste de réponse libre (ce signal provient du circuit de gestion de canal récepteur ; tant qu'il n'est pas positionné, l'acquittement du message de service ou de ses octets ne peut intervenir) - signal d'activation de colonne ; lorsqu'il n'est pas positionné, la colonne est désactivée.
Soit au total jusqu'à 7 signaux. Bien que certains d'entre eux puissent éventuellement être multiplexés, il est raisonnable de prévoir 7 pistes.
Avec un espacement de 7 À entre les pistes, l'intervalle utilisé par les pistes verticales est de 49 A ce qui ne modifie pas l'ordre de grandeur du pas horizontal. Par contre cette situation est très défavorable å la réalisation d'un crossbar en plusieurs composants, selon le principe de la figure 2. Nous verrons cidessous qu'il est cependant possible de réaliser un crossbar selon l'invention, de grande taille, par intégration au niveau de la tranche, avec un bon rendement de fabrication.
PISTES HORIZONTALES.
Comme il apparaîtra aux paragraphes suivants, le nombre de pistes horizontales devrait être également de 7, soit 5 pour la gestion de la marque de priorité, une pour la réquisition de piste et une pour la transmission des messages (compte non tenu des pistes d'alimentation, d'horloge et de contrôle commun à l'ensemble du crossbar).
La place nécessaire aux pistes dans le pas vertical est donc aussi de l'ordre de 50 PAS HORIZONTAL ET VERTICAL.
Il résulte des évaluations précédentes que le pas horizontal et vertical (intervalle entre le milieu de deux lignes ou de deux colonnes) est de l'ordre de 650 > au plus. Ce résultat nous servira pour estimer la taille d'un crossbar selon l'invention.
AUTRES CARACTERISTIOUES DIVERSES.
DELAI D'ACOUITTEMENT D'UN MESSAGE DE SERVICE.
Après un délai correspondant au plus au temps de transmission d'un message de taille maximum, le signal d'acquittement et l'octet d'acquittement sont transmis sur le canal de réception de même indice que le canal émetteur. Avec une taille maximum de message de 256 octets (plus deux octets de longueur et de type) et un débit de transmission de 100 Mégabits par seconde, le délai maximum d'acquittement est de l'ordre de 2,6 microsecondes. Avec un débit de 20 Méga-bits par seconde il serait de 13 microsecondes. Il est évidemment nécessaire que ce délai n'engendre pas un signal d'erreur dans le processeur.
De façon optionnelle, les bascules de réqui- sition sont remises à zéro au bout d'un certain temps.
Le mécanisme proposé est le suivant. La mémorisation s'effectue dans une première bascule. Lors d'un signal de remise à zéro de la bascule, la valeur est transmise à une deuxième bascule, suivant une approche comparable à celle des bascules D. La valeur de l'ensemble des deux bascules est un "OU LOGIQUE" des valeurs de chacune des deux bascules. Le délai entre deux tops de remise à zéro doit être supérieur au délai maximum d'acquittement.
Un autre délai important est le temps de latence entre messages, dans le cas où le même processeur demande à envoyer un nouveau message de données, et pour lequel aucun autre n'est demandeur de la ligne.
Le temps de latence est alors au moins égal au temps de propagation circulaire de la marque. Celui-ci est de l'ordre de : L = 2 nt, où n est le nombre de canaux émetteurs, et t le retard d'une porte. Soit pour n = 100 et t = 0,5 ns, L = 100 ns ; pour n = 1.000 et t = 0,5 ns, L = 1 microseconde. Ce temps de latence n'est pas perceptible s'il est inférieur au temps de transmission d'un message de service, soit par exemple à 100 Mhz et pour un message de 18 bits, 180 ns. Dans le cas de grands crossbars et de fréquences de transmission élevées, ce phénomène peut conduire à privilégier la transmission de messages suffisamment longs (quelques dizaines de mots).
GESTION DES PRIORITES.
Par référence à la fig. 6, -l'explication portera sur une opération de lecture de la cellule mémoire DT 111 dans Id chaine de mémoires SLlll. Pendant une opération de lecture, le signal de précharge PCEl et le signal d'effacement ERA sont tous deux au niveau bas. La ligne de mots WLll et l'adresse de sélection de colonnes Yl sélectionnée par des signaux d'adresses en entrée passe respectivement à un niveau bas et à un niveau haut. Au même moment, la tension d'alimentation Vcc de 5 volts est appliquée à la ligne de sélection de chaînes SSL1, aux lignes de mots non sélectionnées WL12 à WLla et à la ligne de sélection de terre GSL1, et l'amplificateur de lecture 80 est alors activé.Par suite, l'amplificateur de lecture 80 peut amplifier des données par un courant de lecture circulant sur la ligne de bits BL1 via le transistor MYI en conformité avec l'état de programmation ou d'effacement de la cellule sélectionnée DTlll.
En liaison avec la fig. 6, une opération d'effacement sera expliquée. L'effacement de toutes les cellules mémoire est normalement effectué avant la programmation.
Cette opération d'effacement peut être effectuée au moyen d'un effacement séquentiel pour chaque ligne de mots.
Bien entendu, toutes les cellules mémoire connectées à la ligne de mots choisie par l'utilisateur peuvent être également effacées.
En se référant aux chronogramme d'effacement représente à la fig. 9, l'explication portera sur une opération d'effacement des cellule mémoire sur la ligne de mots WL113. Au temps tl, les signaux d'adresses en entrée externe ADD sont reçus. Au temps t2, lorsque le signal de validation d'écriture externe WEx passe d'un niveau haut à un niveau bas, les signaux d'adresses de colonne Y1 à Y passent à un niveau haut, et ensuite la ligne de sélection de chaines SSL1, les lignes de mots non sélectionnées WLll, WL12 et WL14 à WL1n et le signal d'effacement ERA, tous passent à un niveau haut. Au même moment, la ligne de mots sélectionnée WL13 reçoit la tension d'effacement Ve. Pendant l'opération d'effacement, le signal de précharge PCH et la ligne de sélection de terre GSL1 conserve un potentiel de terre.
Par suite, les transistors 37 et MYI à MY# sont tous rendus passants en réponse au signal d'effacement ERA et aux signaux d'adresses de sélection de colonne Y1 à et ensuite les lignes de bits DLI à BL#sont toutes au potentiel de terre. En outre, tous les drains des cellules mémoire sélectionnées DT131 à DT13#sont mises à la terre par l'état passant des transistors de sélection de chaînes ST11 à ST1# et des cellules mémoire DT111 à DT11 et DT121 à DT12 @ , et la tension d'effacement Ve est appliquée aux grilles de commande des cellules mémoire DT131 à DT13 , au temps t3.Après le temps t3, toutes les cellules mémoire connectées à la ligne de mots WL13 sont devenues des transistors à enrichissement. Ce qui revient à dire que lesdites cellules sont toutes effacées dans des états bloqués normaux.
En se référant au chronogramme de la fig. 10, l'explication portera sur la programmation de la cellule mémoire DT113 dans la chaîne de mémoires LS11. Au temps tl, les signaux d'adresses externes ADD sélectionnant la cellule mémoire DT113 sont reçus. Le signal d'adresses de colonne Y1 sélectionné par les signaux d'adresses passe à un niveau haut et la tension d'alimentation Vcc de 5 volts est appliquée à la ligne de sélection de chaînes SSL1 et aux lignes de mots non sélectionnées WLll, WL12 et WL14 à WL1#. Au même moment, la ligne de mots sélectionnée WL13 et la ligne de sélection de terre GSL1 sont mises à la terre et le signal d'effacement ERA conserve un niveau bas (terre).Au temps t2, le signal de validation d'écriture externe WEx passe d'un niveau haut à un niveau bas et des données y sont reçues. Le signal de précharge PCH passe à un niveau haut par le signal WEx et les lignes de bits BL1 à BL# sont préchargées jusqu'à la tension de protection d'effacement Vei par l'état passant des transistors MP1 à MPi .A ce moment, seule la ligne de bits BL1 sélectionnée par le signal d'adresses de colonne sélectionné Yl est reliée au circuit de commande de programmation 90 via la ligne de données 57.
L'amplificateur de lecture demeure à un état flottant. Au temps t3, lorsque la tension haute Vpp est appliquée, le signal d'adresses de colonne sélectionné Y1 passe à la tension haute Vpp et la tension de passage Vp est appliquée à la ligne de sélection de chaines SSLI et aux lignes de mots non sélectionnées VLll et VL12 sur la ligne de mots sélectionnée VL13. Dans le circuit de commande de programmation 90, lorsque la donnée DONNEE est à un niveau bas, le transistor 91 et le transistor 92 sont respectivement rendus bloqués et passants.
Toutefois, le transistor 91 et le transistor 92 sont respectivement rendus passants et bloqués, lorsque la donnée DONNEE est à un niveau haut. Par suite, lorsque la donnée externe DONNEE (complément de DONNEE) entre un niveau bas ("0" binaire) afin de programmer la cellule mémoire DT113 en une donnée binaire "O", la tension de programmation Vpgm est appliquée à la ligne de bits BL1 via la ligne de données 57 et le tr:ansistor- Yî par l'état passant du transistor 91, programmant ainsi la cellule mémoire DT113. Au contraire, la donnée externe DONNEE entre un niveau haut pour amener la cellule mémoire DT113 à être programmée en un état d'effacement, et ensuite la tension de protection d'effacement Vei est appliquée à la ligne de bits BL1.
La fig. 11 est un schéma de circuit d'un autre mode de réalisation de la présente invention servant à empêcher le sureffacement provoqué par la répétition de l'effacement et de la programmation. Il conviendra de noter que, à la fig. ll, les mêmes parties ou éléments que ceux de la fig. 6 sont représentés par les mêmes symboles ou références numériques.Comparé à la fig. 6, l'ensemble de circuits de la fig. li ne comporte pas de circuit de mise à la terre de la ligne de bits 35, tandis qu'il comporte un circuit de maintien 40 connecté aux lignes de bits respectives BLI à BL#. Le circuit de maintien 40 est connecté aux lignes de bits respectives BL1 à BLQ pour maintenir les lignes de bits respectives à une tension prédéterminée en conformité avec un état d'effacement des cellules mémoire respectives connectées à la ligne de mots sélectionnée au cours de l'opération de détection des états des cellules qui est effectuée avant une opération d'effacement.Le circuit de maintien 40 comprend un transistor MOS à canal n 49 dont le chemin de drain-source est connecté entre chacune des lignes de bits et noeud 41, un inverseur 47 dont la borne d'entrée est connectée au noeud 41, et un inverseur 48 dont la borne d'entrée et la borne de sortie sont respectivementconnectées à la borne de sortie de l'inverseur 47 et au noeud 41. L'inverseur 47 comprend un transistor MOS à canal p 42 et un transistor MOS à canal n 43 et l'inverseur 48 comprend un transistor MOS à canal p 44 et un transistor MOS à canal n 45.
Par référence au chronogramme de la fig. 12, une opération d'effacement du dispositif de la fig. 11 sera expliquée. L'effacement des cellules mémoire sur la ligne de mots sélectionnée dans le réseau de cellules mémoire 10 est effectué en deux étapes constituées d'une période T1 de détection d'état de cellule T1 et d'une période d'effacement T2. La détection d'état de cellule est effectuée en de courtes périodes (tl à t3) d'environ 100ns. A des fins de convenance d'explication, on supposera que les cellules mémoire DT112 à DT1j2 sur la ligne de mots VL12 sont effacées, que la cellule mémoire DT112 sur la ligne de mots VL12 dans la chaine de mémoires VLMSll se trouvait en un état programmé dans transistor MOS à appauvrissement (état "O"), et que les cellules mémoire DT122 à DTLBL dans des chaines de mémoires MS12 à MS11 restantes se trouvaient toutes dans des états effacés en des transistors MOS à enrichissement (états "1").
Au temps tl, des signaux d'adresses en entrée externe sont reçus pour sélectionner des cellules sur la ligne de mots WL12. Au temps t2, la tension d'alimentation Vcc est de ce fait appliquée à la ligne de sélection de chaînes SSL1, à toutes les lignes de mots non sélectionnées WL11 et WL13 à WISn, et à la ligne de sélection de terre GSLI.
Au même moment, la ligne de mots sélectionnée WL12 et les signaux de sélection de colonne Y1 à Y1 passent au potentiel de terre. Après cela, lorsque le signal de validation d'écriture externe WEx passe d'un niveau haut (5 volts) à un niveau bas (0 volt), l'opération de détection d'état de cellule, qui consiste à lire la cellule sélectionnée par un changement du signal de précharge PCH d'un niveau bas à un niveau haut afin de rendre conducteur les transistors MP1 à MP. est pratiquement lancée.Par suite, du fait que la chaine de mémoires MSll devient état conductrice et que les chaines de mémoires MS12 à MS1t restantes passent à des états bloqués, la ligne de bits BL1 passe à l'état proche du potentiel de terre et les lignes de bits BL1 à BLA sont chargées jusqu'à la tension de protection d'effacement Vei. Au temps t3, le signal de maintien LCH passe au niveau haut et les transistors 49 sont rendus conducteurs. En outre, le signal PCH passe à un état bas, la ligne de sélection de terre GSLI passe à la terre et la ligne de mots sélectionnée WL12 passe à la tension d'effacement Ve.Par suite, la ligne de bits BLI passe a la terre et les lignes de bits BL2 à BLR conservent la tension de protection d'effacement Vei au moyen du circuit de maintien 40. Après achèvement de l'opération de détection de l'état de cellule, l'effacement de la cellule DT112 dans la chaîne de mémoires MSll commence par l'élévation de la ligne de mots sélectionnée WL12 à la tension d'effacement Ve. La période d'effacement de la cellule est d'environ 100 msec.Cependant, du fait que la tension de protection d'effacement Vei est transférée aux drains des cellules mémoire DT122 à DT1#2, chacune de ces cellules est protégée de l'injection d'électrons vers la grille flottante de celles-ci à l'aide de la reduction du champs électrique entre sa grille flottante et son canal étant ainsi apte à réaliser l'empêchement de surprogrammation apporté par la tension d'effacement élevée Ve.
Les opérations de programmation et de lecture du dispositif EEPROM de la fig. il sont pratiquement identiques à celles du dispositif de la fig. 6 du fait que le signal d'effacement ERA et le signal de maintien LCH passent au niveau bas pendant ces opérations.
La fig. 13 représente, un graphique dans lequel une opération d'effacement d'une cellule effacée pendant 100 sec dans le réseau de cellules mémoire de la présente invention est effectué, la variation de la tension de seuil Vte de la cellule effacée en conformité avec diverses tensions de précharge appliquées à la ligne de bits correspondante. Ainsi qu'on peut le voir à la fig.
13, il est possible de comprendre que la durée d'effacement peut être suffisamment établie par la tension de protection d'effacement de 4 volts appliquée à la ligne de bit.
encore "extrait 14" en raison d'un titre à 14 % en alcaloide expri-
mé en caféine dont la proportion d'addition conseillée est de
jusqu'à 1 %.
Le deuxième extrait consiste en le cola extrait fluide Lipa, encore dénommé "extrait Lipa" dont le titre en alcaloide
exprimé en caféine est inférieur ou égal à 0,5 %o.
Etant donné que l'extrait Lipa est pratiquement exempt d'alcaloide, et que la propriété amincissante était jusqu'à présent attribuée aux méthylxanthines, en particulier à la caféine, cet extrait Lipa est exclusivement préconisé pour la préparation de
compositions astringentes à raison d'une proportion jusqu'à 5 %.
Les recherches intensives qui ont été effectuées par les présents inventeurs ont permis de découvrir de manière totalement surprenante, que les extraits de cola sensiblement exempts de méthylxanthine, et en particulier l'extrait Lipa précité, étaient aussi actifs que l'extrait de cola contenant les méthylxanthines, en particulier l'extrait 14, sur la lypolyse évaluée d'après le
modèle d'a ipocytes en culture.
Airsi, les inventeurs travaillant à l'encontre du préjugé
admis dans l'art relativement à l'absence d'activité, ou l'ineffi-
cacité, dans le traitement des ceLlulites ou des adiposités locales de produits exempts de méthylxanthines, tels que les extraits de cola sensiblement exempts de méthylxanthines comme l'extrait Lipa, ont découvert que les extraits de cola sensiblement exempts de méthylxanthines sont au moins aussi actifs que les extraits de cola contenant des méthylxanthines, tels que
l'extrait 14.
En outre, également de manière totalement inattendue, les présents inventeurs, en étudiant l'action de ces deux extraits, respectivement l'extrait 14 et l'extrait Lipa, sur l'activité des adipocytes en culture, ont découvert que ces extraits, lorsqu'ils
étaient encapsulés en liposomes, présentaient une activité radica-
lement supérieure aux extraits libres, c'est-à-dire non encapsulés
Comme le montre plus en détail la figure 2, ce dispositif 3 comprend tout d'abord une enceinte, destinée -à renfermer un gaz et formée d'une embase 4a et d'un couvercle 4b rendus solidaires l'un de l'autre de façon revanche vis-å-vis de l'atmosphère, le couvercle 4b étant en revanche perméable aux particules neutres émises par la source 1, aux neutrons par exemple.
Le gaz contenu dans l'enceinte peut etre composé de tout mélange gazeux autorisant l'apparition d'une amplification électronique par ionisation stimulée, par exemple un mélange de 50 pourcent de gaz carbonique et de 50 pourcent d'une substance d'extinction (quencher), tel que l'isobutane, la pression du mélange étant typiquement de l'ordre de un à cinq bars.
A l'intérieur de l'enceinte, et parallèlement à l'embase 4a sont disposés: - un convertisseur solide sensiblement plan 5, propre, sous l'impact de ces particules neutres, à produire des charges électriques; - un réseau plan 6 de fils conducteurs tels que 6a, 6b, disposé à distance du convertisseur; - et une grille plane de fils conducteurs 7, elle-meme disposée à distance du réseau 6.
Le convertisseur 5 et la grille plane sont reliés à un potentiel électrique de référence, et sont par exemple portés à des potentiels voisins du potentiel de la terre regnant à l'extérieur de l'enceinte.
Les fils du réseau plan 6 sont en revanche relies à une source externe de potentiel électrique qui délivre un potentiel positif + V par rapport aux potentiels moyens du convertisseur 5 et de la grille 7, par exemple de l'ordre de 2000 à 7000 volts.
Le convertisseur 5 comprend une plaque isolante 8, mieux visible sur la figure 3, et une matrice bidimensionnelle de cellules, telles que 9a, 9b, 9c, disposées sur une face de la plaque 8.
Chacune des cellules, telles que 9a, est destinée à fournir un signal représentant un point d'une image bidimensionnelle de l'objet 2.
Chacune des cellules fonctionne donc indépendamment de ses voisines, et limage obtenue est constituée d'une matrice de points dont chacun correspond à l'une de ces cellules.