INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
L'oscillation libre amortie est interrompue.
Le courant ILO, maintenu presque constant par l'inductance ILO circule alors nécessairement dans la capacité et dans la lampe puisque l'autre branche du circuit oscillant ne peut plus laisser passer de courant (IC = -ILO).
Ce courant recharge alors la capacité C1 qui s'était déchargée par suite de l'amortissement dû à la lampe. On prépare ainsi le circuit oscillant pour une nouvelle oscillation libre, en lui refournissant l'énergie qui s'est perdue par amortissement dans la charge au cours de l'oscillation précédente.
L'instant t4 désigne l'instant auquel on redéclenche une oscillation libre par mise en conduction du transistor. De t3 à t4 on recharge la capacité Cl.
Et ainsi de suite : on déclenche une oscillation libre; cette oscillation permet une alimentation de la lampe pendant une période complète de l'oscillation; le circuit oscillant perd de son énergie au cours de l'oscillation; on interrompt l'oscillation et on redonne de l'énergie au circuit oscillant (par recharge de la capacité) pendant cette interruption; et on peut ensuite redéclencher une période d'oscillation.
La figure 4e représente le potentiel VC aux bornes de la capacité C. On suppose qu'on part d'un potentiel V2 à la fin d'une période de recharge de la capacité par le courant ILO. Le potentiel VC effectue une oscillation pseudo périodique amortie comme le courant IL1 mais avec un décalage de phase sensiblement égal à un quart de période.
Puisque l'oscillation dure une période complète, la charge de la capacité se trouve pratiquement à son maximum à l'instant t3 où l'oscillation est interrompue.
Mais ce maximum est une valeur V3 inférieure à V2 à cause de l'amortissement. La période d'interruption qui suit permet de faire repasser la tension VC de V3 à V2 sous l'effet du courant de charge ILO.
On comprend mieux alors la forme du courant ILO pendant l'intervalle de t3 à t4, ILO est un courant de charge d'une capacité : au fur et à mesure que la charge de la capacité augmente par transfert d'énergie de l'inductance LO dans la capacité Cl, le courant ILO diminue. Il augmente à nouveau au cours de l'oscillation libre pour revenir à sa valeur précédente.
On notera, pour compléter l'explication du fonctionnement, que les tensions V2 et V3 aux bornes du condensateur C1 sont nettement plus élevées que la tension aux bornes de la lampe : par exemple, pour une lampe fluorescente de tension d'arc 60 ou 80 volts, la tension aux bornes du condensateur peut très bien être de plusieurs centaines de volts (par exemple V2 = 600 volts et V3 = 400 volts). L'énergie stockée dans le circuit oscillant L1 C1 est alors très supérieure à l'énergie consommée à chaque période d'oscillation amortie.
Le transistor est de préférence commandé de manière que son blocage intervienne peu après une demi période d'oscillation libre du circuit oscillant. Sa mise en conduction intervient après une durée variable (et réglable) après une période complète d'oscillation libre.
Par "transistor de puissance" on entend non seulement les transistors bipolaires classiques, NPN ou PNP, mais aussi les transistors à effet de champ, les transistors à effet de champ à grille isolée, les transistors bipolaires à commande par grille isolée (IGBT, de l'anglais "insulated gate bipolar transistor), et d'une façon générale tous les composants blocables (M.C.T. - SIT etc...).
En parallèle sur le transistor, il y a en principe une diode antiparallèle qui assure le passage d'un courant de sens inverse du courant qui peut circuler en conduction normale dans le transistor.
Dans une première réalisation, le condensateur du circuit oscillant est en série avec la lampe dans une première branche du circuit oscillant, l'inductance secondaire étant en série avec le transistor dans une deuxième branche du circuit oscillant, les deux branches étant en parallèle et cet ensemble en parallèle étant placé en série avec l'inductance principale.
Dans une deuxième variante de réalisation, l'inductance secondaire et le condensateur sont en série dans une première branche, le transistor est dans une deuxième branche en parallèle avec la première, et cet ensemble en parallèle est en série avec l'inductance principale. Dans ce cas, on peut prévoir que l'inductance secondaire est constituée au moins pour partie par l'enroulement primaire d'un transformateur, la lampe étant connectée aux bornes de l'enroulement secondaire de ce transformateur.
Pour faciliter la conduction du transistor, on prévoit de préférence que sa base est alimentée en courant à travers un petit transformateur dont le primaire est parcouru par le courant collecteur du transistor On montrera comment le circuit selon l'invention permet d'amorcer des tubes de tension d'arc supérieure à la tension d'alimentation du réseau, sans qu'il soit nécessaire de faire intervenir des circuits auxiliaires d'élévation de tension. On montrera également qu'il est possible d'agir sur la forme du courant consommé par le circuit pour la rendre la plus sinusoïdale possible (à la fréquence du réseau). Enfin on verra comment le convertisseur peut travailler à fréquence très élevée (donc avec des inductances et capacités de faible valeur) grâce au fait qu'il n'y a pas de pertes à l'ouverture du transistor qui se bloque au moment où le courant qui le traverse est nul.
Ce circuit permet d'alimenter non seulement des tubes fluorescents mais aussi d'autres sortes de lampes telles que des lampes halogènes ou tout autre type de lampes.
Avec l'avènement des semiconducteurs de puissance comprenant sur le même substrat de circuit intégré un transistor de puissance et une électronique de commande associée, l'invention devient particulièrement intéressante puisqu'elle comporte un nombre très réduit d'éléments non intégrables ou difficilement intégrables tels que des condensateurs et inductances D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1 représente un circuit classique d'alimentation de lampes selon l'art antérieur; - la figure 2 représente un autre circuit de l'art antérieur; - la figure 3 représente un schéma de principe de convertisseur selon l'invention;; - la figure 4 (4a à 4g) représente des diagrammes de tension et courants expliquant le fonctionnement du circuit selon l'invention; - la figure 5 représente un circuit permettant de rendre sinusoïdale la consommation de courant du convertisseur; - la figure 6 représente un perfectionnement pour la commande de la base du transistor de puissance; - la figure 7 représente une variante de schéma de réalisation de l'invention.
Le schéma de principe du circuit selon l'invention est représenté à la figure 3.
Le circuit est destiné à être alimenté par le réseau alternatif de distribution publique d'énergie, par exemple un réseau à 220 volts ou 110 volts et 50 ou 60 hertz. La tension d'alimentation sinusoïdale est redressée par un pont redresseur double alternance RD.
La tension redressée V1 est utilisée pour alimenter en série un ensemble d'une inductance principale L0 et d'un circuit oscillant LC. Le circuit oscillant comporte principalement une inductance L1, qu'on appellera inductance secondaire, et un condensateur C1.
On peut également considérer comme faisant partie du circuit oscillant la lampe LMP à alimenter. La lampe constitue une charge pour le circuit oscillant, c'est- -dire qu'elle amortira les oscillations de ce circuit. Dans l'exemple décrit ici la lampe est un tube fluorescent.
Un transistor de puissance Q (transistor bipolaire ou transistor à effet de champ ou IGBT) est placé dans le circuit oscillant de manière à permettre soit une oscillation libre de celui-ci lorsque le transistor est rendu conducteur (fermeture du circuit oscillant sur lui-même) soit une interruption de l'oscillation lorsque le transistor est bloqué (ouverture du circuit oscillant).
Une diode D antiparallèle est placée entre le collecteur et l'émetteur du transistor Q. Elle assure la conduction d'un courant inverse dans l'inductance L1, le transistor ne pouvant laisser passer qu'un courant direct lorsqu'il est rendu conducteur. Par courant direct on entend un courant du collecteur vers l'émetteur pour un transistor NPN, le contraire pour un transistor PNP. La diode a donc son anode du côté émetteur pour un transistor NPN, et du côté collecteur pour un transistor PNP.
Le transistor a sa base (ou sa grille dans le cas d'un transistor à effet de champ ou un IGBT) commandée par un circuit de commande CMD. Ce circuit de commande définit les moments auxquels le transistor est rendu conducteur et les moments pendant lesquels il est maintenu bloqué.
Dans l'exemple de la figure 3, le circuit oscillant est organisé en deux branches parallèles entre deux noeuds de circuit A et B. La première branche comporte le condensateur C1 en série avec la lampe à alimenter.
Dans la suite on suppose que les valeurs entrées N et M sont telles que N/M est un entier et plus particulièrement sont des puissance de 2 telles que N = 2 et M = 2m, avec n = 6 et m = 4 selon l'exemple illustré à la figure 1.En pratique lorsque les sources vidéo sont en nombre maximum MS inférieur à une puissance de 2, le nombre d'accès M susceptibles de fonctionner en entrée est forcé à la puissance de 2 supérieure dudit nombre de sources MS, et le nombre maximum d'accès sélectionnés en sortie NAS est le complément de M à N, soit 2m-l la grille de ccmmutation vidéo comprend un groupe de N/M = 2n-m = 4 matrices élémentaires vidéo d'entrée carrées 20 à 23, un autre groupe de 2n-m = 4 matrices élémentaires vidéo de sorties carrées 30 à 33 et une unité de commande et gestion 4.Chacune des matrices élémentaires est une matrice de commutation vidéo carrée connue comprenant M = 16 entrées de ligne et M = 16 sorties de colonnes, et donc M2 = 256 commutateurs dits également points de commutation ou de couplage. Chaque commutateur est conçu sous la forme d'une porte de commutation analogique à transistor. les lignes et les colonnes d'une matrice élémentaire sont ainsi sélectionnées par des adresses respectives à m = 4 bits transmises dans deux bus à m = 4 conducteurs chacun. Toutefois, une matrice élémentaire peut elle-même être constituée par plusieurs sous-matrices carrées commercialisées ayant des nombres d'entré/sortie sous-multiples de 7m ce qui permet d'optimiser la taille de la grille en fonction du nombre d'accès N.
Comme montré à la figure 1, les entrées de ligne des matrices élémentaires 20 à 23 du premier groupe sont reliées respectivement aux bornes de sortie 1S0 à 1S15, 1S16 à 1S31, 32 à 1S47 et 1S48 à 1563 des interfaces d'entrée/sortie lo à 115, 116 à 131, 132 à 147 et 148 à 163. les sorties de colonne des matrices 30 à 33 dans le second groupe sont reliées respectivement aux bornes d'entrée lEo à 1E15, 16 à 1E31, 32 à 47 et 1E48 à 1E63 des interfaces lo à 115, 116 à 131, 132 à 147 et 148 à 163.Les sorties de colonne des matrices d'entrée 20 à 23 sont reliées aux entrées de ligne des matrices de sortie 30 à 33, à travers un bus unidirectionnel de transfert BU à M = 16 conducteurs ; plus précisément, les sorties de colonne dans les matrices d'entrée 20 à 23 ayant un rang donné p, avec l'entier p compris entre 0 et M = 16, sont reliées par un conducteur uniquement du bus BU aux entrées de ligne dans les matrices de sortie 30 à 33 ayant le même rang p.Ainsi d'après la configuration matricielle de la grille vidéo montrée à la figure 1, un accès en entrée du dispositif peut être relié à au plus M = 16 accès en sortie sélectionnés parmi N-1 = 63 accès ; au plus M = 16 accès en entrée peuvent être distribués vers N-M = 48 accès en sortie au maximum, soit en moyenne, à raison d'un accès en entrée vers 48/16 = 3 accès en sortie ; et au plus M = 16 accès en sortie transmettant des signaux vidéo différents ne peuvent être reliés respectivement qu'à M = 16 accès en entrée choisis parmi N-M = 48 accès.
L'unité de commande et gestion 4 est organisée autour d'un microprocesseur avec clavier, et de préférence, avec moyen d'affichage tel qu'imprimante ou écran. Ltunité 4 mémorise les paires d'adresses des commutateurs de la grille qui sont à fermer afin de relier des accès en entrée à des accès en sortie, suite à des adresses numérotées de ces commutateurs enregistrées au clavier.
L'unité 4 gère également l'adressage des commutateur de manière qu'au plus M =16 signaux vidéo reçus respectivement par M = 16 accès en entrée soient distribués vers les accès en sortie sélectionnées à raison d'un signal vidéo par conducteur du bus de transfert BU. Ainsi l'unité 4 offre en sortie - un bus à n-m=2 conducteurs 5ME pour sélectionner 1 'une des matrices d'entrée 20 à 23 au moyen d'une adresse à 2 bits gui est décodée dans un décodeur 6E ayant quatre sorties reliées respectivement à des entrées d'activation des matrices d'entrée; - un bus à m = 4 conducteurs 5LE relié aux ports d'adresse de ligne des matrices d'entrée 20 à 23 pour sélectionner une ligne de la matrice d'entrée sélectionnée, et par suite, programmer l'interface d'entrée/sortie reliée à la ligne adressée en interface d'entrée ;; - un bus à n-m=2 conducteurs 5MS pour sélectionner l'une des matrices de sortie 30 à 33 au moyen d'une adresse à 2 bits qui est décodée dans un décodeur 6S ayant quatre sorties reliées respectivement à des entrées d'activation des matrices de sortie - un bus à m = 4 conducteurs 5CS relié aux ports d'adresse de colonne des matrices de sortie 30 à 33 pour sélectionner une colonnne de la matrice de sortie sélectionnée, et par suite, programmer lgin- terface d'entrée/sortie reliée à la colonne adressée en interface de sortie ; et - un bus 5CL à m = 4 conducteurs relié aux ports d'adresse de colonne des matrices d'entrée 20 à 23 et aux ports d'adresse de ligne des matrices de sortie 30 à 33 pour sélectionner simultanément une colonne de la matrice d'entrée sélectionnée et une ligne de la matrice de sortie sélectionnée ayant toutes deux le même rang 1 à M, de manière à fermer et connecter les commutateurs correspondants aux deux croisements de ligne et colonne sélectionnées dans les matrices d'entrée et sortie sélectionnées, et ainsi relier l'interface en entrée correspondante à l'interface en sortie correspondante.
L'unité 4 gère ces différents adressages de sorte qu'au plus M = 16 interfaces soient programmées en interfaces d'entrée, ce qui revient à surveiller que 16 adresses à n = 6 bits dans les bus 5LE et 5ME soient seulement choisies par un opérateur. En pratique, l'opérateur indique lui-même, sous forme de nombres, au clavier de l'unité 4, les adresses (5LE, 5ME) et (5CS, 5MS) d'une interface "d'entrée" et d'une interface "de sortie" à relier, et l'unité 4 gère elle-même les adresses de colonne-ligne à m = 4 bits dans le bus SOL.
En effet, lorsqu 'une interface d'entrée est programmée en sélectionnant la ligne de la matrice d'entrée correspondante, l'unité 4 attribue l'un des conducteurs encore disponibles dans le bus de transfert BU à cette interface "d' entrée" et donc à la source vidéo qui lui est reliée. Ceci impose à toute interface "de sortie" à relier à ladite interface "d' entrée" d'être connectée par le commutateur dans la matrice de sortie correspondante placé sur la ligne ayant le même rang que le conducteur disponible attribué dans le bus BU.
Selon certaines variantes, la remise à l'état ouvert de tous les commutateurs s' effectue lors de la mise en service de la grille, ou bien, de préférence, ccmmutateur par commutateur, en fonction des modifications d'interconnexion entre sources et récepteurs vidéo.
Dans ce dernier cas, à chaque adressage, l'opérateur indique l'état ouvert ou fermé de la liaison choisie à deux commutateurs, ce qui se traduit par un changement d'état logique sur l'un de deux fils de commande d'ouverture et de fermeture 60 et 6F entre l'unité 4 et les 2N/M matrices élémentaires 20 à 23 et 30 à 33.
En référence à la figure 2, une interface de commutation d'en trée/sortie 1 comprend un circuit d'entrée unidirectionnel IN et un q circuit de sortie unidirectionnel OU ayant respectivement des bornes d'entrée et de sortie reliées à l'accès lAq En pratique, l'accès 1A constitue une entrée adaptée à l'impédance caractéristique Zc d'une ligne de transmission de signal analogique vidéo LT , ou une sortie adaptée à l'impédance Zc La ligne de transmission est typiquement un câble coaxial avec Zc = 75 fl. La composante continue superposée au signal vidéo est très faible.
te circuit d'entrée IN comprend un suiveur analogique tampon ST de gain unité, un condensateur CD interconnecté entre l'accès lAq' et l'entrée du suiveur ST, une première résistance R1 reliant 1' entrée de la porte Pr à une borne référencée à la masse du dispositif, et une résistance de sortie R2 reliant la sortie du suiveur tampon ST à la borne de sortie 15q de l'interface 1 et donc q aux entrées de M = 16 commutateurs alignés sur une ligne de la matrice élémentaire d'entrée correspondante, tels que le commutateur 21q montré à l'état ouvert dans la figure 2.
Le circuit de sortie OU comprend essentiellement un amplificateur opérationnel à large bande A0 non-inverseur et de gain déterminé G. L'entrée directe (+) de l'amplificateur A0 est reliée à la borne d'entrée lEq de l'interface 1q et donc aux sorties de M = 16 oemmuta- teurs alignées sur une colonne de la matrice élémentaire de sortie correspondante, tels que le commutateur 31q montré à l'état ouvert dans la figure 2. L'entrée directe (+) est reliée à la borne de masse par une résistance d'entrée R3. L'entrée inverse (-) de l'amplificateur A0 est reliée à la sortie de cet amplificateur par une résistance de contre-réaction R4 et à la borne de masse par une résistance R5. La sortie de l'amplificateur A0 est reliée à 1' accès lA à travers une résistance série R6.
q Lorsque l'accès 1q n'est utilisé ni en entrée, ni en sortie, les 2M = 32 commutateurs 21 et 31 demeurent à l'état initial q q ouvert.
Pour équilibrer les circuits d'entrée dans l'amplificateur A0, et ainsi fournir une tension de décalage, dit d'offset, aussi faible que possible en sortie de l'amplificateur, la valeur de la résistance R3 est définie par rapport à la valeur des résistances R4 et R5 considérées en parallèle. L' impédance de sortie de l'amplificateur A0 par rapport à la borne de masse est alors quasiment nulle, de l'ordre de 0,1 fl. L'adaptation d'impédance de l'interface 1q à la ligne de transmission LT est réalisée en choisissant la valeur de la résistance R6 égale à Zc Du côté du circuit d'entrée IN , l'impedance d'entrée est trèsélevée à travers le condensateur CD.
Quand 1' interface 1q est programmée en interface d'entrée et donc l'accès lAq est une entrée du dispositif reliée à une source vidéo, au moins l'un des M = 16 commutateurs 21q est fermé, et les M commutateurs 31 sont ouverts.
q La ligne coaxiale LTq est encore terminée sur l'imEedance caractéristique R6 = Zc. La capacité du condensateur CD est relativement élevée pour laisser toute la bande de fréquence utile du signal vidéo reçu sans différentiation et pour supprimer une quelconque composante continue indésirable.La résistance R1 est grande par rapport à l'impédance du condensateur oe pour ne pas affaiblir sélectivement les composantes fréquentielles du signal vidéo, et est également assez élevée pour ne pas désadapter la résistance de charge R6 = Zc Le suiveur tampon ST est un amplificateur opérationnel de gain unité, d'impédance d'entrée très grande et d'impédance de sortie très faible ; la tension de décalage du suiveur ST est faible, typiquement 2 mV environ.La résistance de sortie R2 est faible et isole la sortie du suiveur ST par rapport à la réactance des commutateurs 21q Quand l'interface 1q est programmée en interface de sortie et donc l'accès 1A est une sortie du dispositif reliée à un récepteur q vidéo, seulement l'un des M = 16 cczmutateurs 31 est fermé et relie, q à travers un commutateur adressé fermé dans l'une des matrices élémentaires d'entrée 20 à 23, une source vidéo audit récepteur. Tous les M commutateurs 21 relatifs à l'interface 1 sont ouverts.
q q La résistance R3 est alors en parallèle avec la ccmbinaison série de la résistance R2, de la résistance interne dudit commutateur adressé fermé de matrice d'entrée et de la résistance interne du ccmmutateur fermé de matrice de sortie 31q, l'impedanca de sortie du suiveur ST étant négligeable. tes résistas R4 et R5, gui sont de préférence égales, sont choisies par rapport à ladite combinaison série de résistances de manière à minimiser la tension de décalage de l'amplificateur opérationnel A0 superposé au signal vidéo sortant de l'interface 1q. L'amplificateur A0 a typiquement un gain égal à 2, correspondant à R4 = R5, de manière à obtenir le même niveau de tension de signal en mode d'accès en entrée et en mode d'accès en sortie chargé sur Zc = 75 n.
La deuxième branche comporte l'inductance L1 en série avec le transistor Q (la diode D étant en parallèle avec le transistor). En rendant conducteur le transistor Q on ferme la maille constituée par ces deux branches en parallèle et le circuit L1C1 peut osciller si l'on a stocké au préalable une énergie dans le condensateur. En bloquant le transistor, on ouvre cette maille et le circuit ne peut plus osciller.
Pour compléter la description de la figure 3, on notera que dans le cas de certaines lampes fluorescentes, un condensateur ou un bilame est placé en parallèle avec la lampe, pour faciliter le préchauffage des électrodes au moment de l'amorçage initial. Ce condensateur ou ce bilame ne joue pas de rôle spécifique dans la présente invention.
On va maintenant expliquer le fonctionnement du circuit en référence aux figures 4a à 4g qui représentent les formes d'onde de tension et courant en divers points du circuit.
Tout d'abord on précise que le circuit oscillant L1C1 possède une fréquence d'oscillation propre très élevée par rapport à la fréquence du réseau d'alimentation. L'intérêt d'une fréquence élevée est de réduire la taille de l'inductance L1 et la capacité C1.
Cette fréquence d'oscillation propre peut être de plusieurs dizaines de kilohertz, par exemple 30 kHz; dans ce cas on peut utiliser une inductance de l'ordre du millihenry pour une capacité de quelques nanofarads.
Ces valeurs numériques correspondent aux tubes les plus courants. Le circuit peut cependant être utilisé pour des puissances beaucoup plus importantes (tubes de quelques KW-tubes ou lampes en parallèle). La période d'oscillation libre est en effet donnée par la racine carrée du produit de l'inductance et de la capacité, multipliée par 2 Pi.
La figure 4 représente ce qui se passe à l'échelle des oscillations du circuit oscillant L1 C1 et non à l'échelle de la fréquence du réseau.
La figure 4a représente l'ordre de commande de mise en conduction appliqué au transistor Q. C'est un créneau de durée t renouvelé cycliquement avec une période T. On verra plus loin que la période T peut varier, et en particulier varier au cours d'une même période de la tension sinusoïdale du réseau d'alimentation. Pendant le créneau de durée t, le transistor est rendu conducteur; en dehors de ce créneau, il est bloqué.
le cycle de fonctionnement sera décrit en partant d'un instant tl correspondant au début d'un créneau de durée t.
La figure 4b représente le courant IL1 circulant dans l'inductance L1, du noeud A vers le noeud B. Dès la mise en conduction du transistor Q, le circuit oscillant commence son oscillation (oscillation amortie par la présence de la lampe et dont la pseudo-période est proportionnelle à la racine carrée du produit LlCl).
Cette oscillation résulte du fait que préalablement à l'instant tl la capacité C1 a été chargée à une tension qu'on appellera V2.
Le courant IL1 varie pseudo-sinusoïdalement, c'est-à-dire avec une forme sinusoïdale amortie exponentiellement, l'amplitude crête théorique de la sinusoïde non amortie étant égale au produit de la tension V2 par la racine carrée du rapport C/L.
IL1 passe par un maximum au bout d'un quart de la pseudo période d'oscillation libre, puis décroît, passe par zéro à un instant t2 (au bout d'une demi période) et devient ensuite négatif.