INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Un circuit de décision 104 détermine, par comparaison à un nombre préenregistré, à partir de quel nombre de blocs -et donc de longueurs déterminées- la mémoire 103 peut être lue. Ce circuit 104, qui est un comparateur, est placé en sortie du circuit de comptage de blocs 102 et délivre (connexion RD) un signal de commande de lecture de la mémoire 103 au moment où le contenu du circuit 102 (le nombre de blocs dont on a déterminé les longueurs) est égal au nombre préenregistré. Ce signal de commande de lecture est aussi renvoyé vers le circuit 102 pour sa remise à zéro (connexion RS2). Le nombre préenregistré est par exemple égal à 4, et la lecture de la mémoire 103 intervient alors lorsque quatre longueurs ont été déterminées et successivement mémorisées.
Ces quatre longueurs de blocs, qui représentent au maximum 40 bits d'information lorsque le circuit de comptage de bits 101 est un compteur 10 bits, sont fournies en séquence à un circuit de codage de longueurs 105. Ce circuit 105 est un codeur binaire linéaire systématique, dit codeur "en bloc" choisi pour son aptitude à corriger y erreurs pour x informations reçues : le nombre x de bits reçus fournis par la mémoire 103 au circuit de codage 105 étant, on l'a vu, au plus égal à 40, le nombre maximal d'erreurs que l'on veut corriger pour un tel nombre d'informations reçues est égal à 2, et le code binaire alors choisi est noté C(52, 40), 40 représentant le nombre maximal de bits reçus et les 12 bits restants étant des bits de parité.La sortie du circuit de codage 105 constitue celle de l'étage 100 de codage des longueurs de blocs.
L'étage 200 de protection sélective des blocs d'informations, représenté sur la figure 4, comprend tout d'abord une mémoire 201, constituant un circuit de classement de bits suivant la sensibilité de ces derniers aux erreurs provoquées par le canal de transmission. Pour les mots de code résultant d'un codage à longueur variable, cette sensibilité est déterminée à partir d'analyses statistiques préalables, dont les résultats sont groupés dans une table associée à la mémoire 201.Les bits délivrés par la chaîne 10 de codage à longueur variable sont stockés dans la mémoire 201 et ensuite relus suivant une séquence d'adresses contenues dans la table, en vue d'une remise en ordre de ces bits (en général par ordre de sensibilité décroissante), qui sont alors fournis à un circuit de codage sélectif en fonction dudit classement, tel qu'un codeur 202 dit Blokh-Zyablov, choisi pour son aptitude à permettre plusieurs niveaux de codage selon le classement de bits effectué.
Dans tous les cas, ce codeur 202 est capable de coder au plus K bits. Si la longueur L d'un bloc d'informations est inférieure à cette capacité de codage K, les (K-L) bits non utilisés donnent lieu à une mise à zéro dans la chaîne d'informations de longueur K traitée par le codeur Blokh-Zyablov 202. Si au contraire la longueur L est supérieure à la capacité K, seuls K bits sont codés. Les (L-K) bits restants ne sont pas codés et sont multiplexés avec les mots de code délivrés par le codeur Blokh-Zyablov, dans l'étage de multiplexage 300.
Dans le cas présent, on a choisi de disposer par exemple de quatre niveaux de codage, c'est-à-dire d'une protection sélective à quatre niveaux. Le codeur 202, représenté sur la figure 5, comprend alors, tout d'abord, un circuit de démultiplexage 210, puis, en parallèle, quatre circuits 211 à 214 de codage sélectif recevant chacun les bits qui lui sont affectés par le circuit 210. Dans l'exemple décrit, la capacité de codage K du codeur 202 est de 489 bits, et lesdits circuits de codage sélectif reçoivent respectivement, au plus, les signaux suivants, correspondant à chaque niveau de protection - circuit 211 : 113 bits (niveau 1 de protection), représentant les bits les plus importants dans chaque bloc - circuit 212 : 125 bits (niveau 2) - circuit 213 : 125 bits (niveau 3) - circuit 214 : 126 bits (niveau 4) représentant les bits les moins importants dans chaque bloc.Si la longueur d'un bloc est supérieure à 489 bits, les bits supplémentaires ne sont pas codés, ni protégés.
En sortie de ces quatre circuits de codage 211 à 214 est ensuite prévue une mémoire matricielle 215 de stockage des signaux codés de sortie de ces circuits, puis un circuit 216 de multiplication matricielle du contenu de la mémoire 215 par la matrice transposée Gt de la matrice G suivante
La mémoire matricielle 215 comprend 4 lignes, autant que de niveaux de protection sélective, et 127 colonnes. Ce format est également celui de la matrice, notée C, du résultat de ladite multiplication matricielle.
Les signaux EOB de fin de bloc déjà mentionnés assurent la commande d'écriture, puis de lecture de la mémoire 215. Des circuits à retard 217 et 218 sont intercalés dans les connexions de commande d'écriture et de lecture, respectivement WR et RD, de la mémoire 215 pour tenir compte de la durée des opérations de codage sélectif et synchroniser ces deux commandes par rapport aux signaux à mémoriser puis à lire.
La sortie du circuit 216, qui constitue celle du codeur 202, est fournie à un circuit de raccourcissement 203 permettant de supprimer, éventuellement, c'est-à-dire s'ils existent, les (K-L) bits mis à zéro, et la sortie de ce circuit 203t qui constitue celle de l'étage 200, est alors envoyée vers l'étage de multiplexage 300.
Le fonctionnement du codeur 202 est le suivant.
Soit ki le nombre de bits pour chacun des niveaux de codage, avec i = 1 à 4 dans le cas de quatre niveaux de codage. Les nombres k1, k2, k3, k4 étant associés respectivement à chacun des quatre niveaux, on ajoute alors à chacun des ki bits un nombre mi correspondant de bits de parité lié au degré de protection recherché pour chaque niveau.Dans l'exemple décrit, on a choisi m1 = 14, m2 = 2, m3 = 2, m4 = 1, le choix des couples (mi, ki) devant permettre le rangement des mots de code ainsi constitués dans la mémoire 215, avec une disposition qui est la suivante, en appelant M la matrice correspondant au contenu de cette mémoire
Pour le codeur ici décrit, à quatre niveaux de protection, les mots de code sont obtenus en multipliant par cette matrice M la transposée Gt de la matrice G ce qui donne
Comme on le constate, du fait de la structure de la matrice G qui ne diffère de la matrice unité que par le contenu de sa première colonne, le mot de code produit par bloc (constitué par la succession C1 à C4 des quatre lignes de la matrice C ci-dessus) est quasi-systématique puisque la multiplication matricielle effectuée a conduit, pour la ligne 1 non portée en détail par souci de simplification, à une combinaison linéaire de bits masquant une partie des bits initiaux et réalisant donc une perte de ces bits d'information. Cependant, on retrouve quand même une partie des bits d'information dans les lignes suivantes, ce qui facilite le processus de raccourcissement ultérieur dans le circuit de raccourcissement 203.
Dans le cas où les longueurs de bloc sont inférieures ou égales à la capacité de codage K, tous les bits reçus par le codeur 202 sont codés. Lorsqu'au contraire ces longueurs sont supérieures à K, l'étage 300 assure, on l'a vu, non seulement le multiplexage des signaux issus des étages de codage de longueurs et de protection sélective, mais aussi celui des (L-R) bits excédentaires qui n'ont pas pu être codés par le codeur 202. Le multiplexage est réalisé, dans l'un ou l'autre cas, par un multiplexeur 301, et ce dernier est suivi d'une mémoire-tampon 302 prévue pour assurer la régulation du débit des signaux de sortie du sous-ensemble de codage avec protection sélective. Bien entendu, il est possible de regrouper ces moyens de régulation de débit et le circuit de régulation de débit de la chaîne 10 de codage à longueur variable en un unique sous-ensemble de régulation de débit.
Le sous-ensemble de codage sans protection sélective, référencé 400 et prévu ensuite1 est en général différent selon que le canal de transmission a ou non une mémoire.
Lorsque ce canal a une mémoire, c'est-à-dire lorsque les erreurs surviennent par parquets, ce sous-ensemble de codage est, de préférence, un codeur de type Reed-Solomon, avec alors la présence éventuelle d'un entrelaceur par symbole, dans la chaîne de transmission, pour réaliser l'adaptation entre la longueur des paquets d'erreur et le nombre de bits constituant les symboles du code Reed-Solomon. Dans le cas où au contraire le canal est sans mémoire, le sous-ensemble de codage sans protection sélective est plutôt un codeur de type BCH binaire, mieux adapté à la correction d'erreurs dont les positions sont tout à fait aléatoires. Ces codes Reed-Solomon et BCH sont par exemple décrits dans l'ouvrage "Theory and practice of error control codes", R. Blahut, Addison-Wesley Publishing Company, mai 1984.
Lorsqu'un codage de signaux numériques a donc été effectué dans un ensemble de codage du type de celui qui a été détaillé dans la description précédente, les signaux numériques ainsi codés, puis transmis et/ou stockés, peuvent réciproquement être décodés, selon l'invention, dans un système de décodage tel que celui représenté par exemple sur la figure 6.
Ce système de décodage de la figure 6 comprend un décodeur de canal de transmission 40 suivi d'un décodeur de source 50. Le décodeur de canal 40 comprend lui-même, en série un sous-ensemble de décodage à protection non sélective, référencé 400, et un sous-ensemble de décodage à protection sélective. Le sous-ensemble de décodage avec protection sélective comprend ici, plus particulièrement, un étage 500 de démultiplexage pour l'aiguillage des signaux numériques codés reçus par le système de décodage, un étage 600 de décodage de lon gueursr pour le décodage de ceux de ces signaux codés reçus qui correspondent aux longueurs déterminées dans l'étage 100 du codeur de canal 20, et un étage 700 de décodage des autres signaux codés reçus.Le sous-ensemble de décodage sans protection sélective reçoit les signaux d'entrée du système1 c'est-à-dire, ici des signaux dont le multiplexage avait été effectué par l'étage 300 du codeur de canal 20, à savoir d'une part les signaux numériques constituant, après codage dans l'étage 100, les mots de code correspondant aux longueurs des parties variables des blocs, d'autre part les signaux numériques qui constituent les mots de code résultant de la protection sélective des blocs et provenant de l'étage 200. Ce sous-ensemble de décodage sans protection sélective comprend, comme précédemment pour le codage, des circuits différents selon le type de canal de transmission et peut autre, par exemple un décodeur de type Reed-Solomon ou un décodeur de type BCH binaire.
L'étage de démultiplexage 500 comprend d'une part des moyens de modification du débit des signaux reçus, consistant ici en une mémoire-tampon 501 qui reçoit les signaux de sortie du sous-ensemble de décodage sans protection sélective, et d'autre part des moyens de séparation de signaux, consistant ici en un démultiplexeur 502 assurant un aiguillage des signaux de sortie de cette mémoire soit vers l'étage de décodage 600, soit vers l'étage de décodage 700. Ces signaux reçus par l'étage 500 sont des signaux correspondant, après transmission et traversée du sous-ensemble 400, respectivement aux signaux codés de sortie de l'étage 100 de codage de longueurs et aux signaux codés de sortie de l'étage 200 de protection sélective.
L'étage de décodage de longueurs 600, représenté sur la figure 7, comprend des moyens de décodage des signaux codés correspondant à des longueurs et des moyens de cadencement dudit décodage. Plus précisément, il comprend ici tout d'abord, dans l'exemple de réalisation décrit, un circuit 601 de décodage de longueurs assurant les opérations inverses du circuit de codage 105, c'est-à-dire, en l'occurrence, le décodage de mots de code correspondant aux longueurs de quatre blocs. Les signaux ainsi décodés sont rangés dans une mémoire 602, dont la lecture intervient à chaque fin de décodage de l'étage de décodage 700, sur commande d'un signal EOD de fin de décodage de bloc fourni par ledit étage 700.Ce signal EOD est également fourni à un circuit de comptage de blocs 603 qui commande, après un décodage de quatre longueurs de blocus, la réinitialisation du processus en vue du décodage relatif aux quatre blocs suivants. Un comparateur 604 assure ici l'arrêt du comptage du nombre de blocs, et c'est la sortie de ce comparateur qui constitue le signal de commande de réinitialisation, envoyé vers l'étage de démultiplexage 500, ainsi que vers le circuit de comptage de blocs 603 pour sa remise à zéro (RAZ), et vers la mémoire 602 en tant que commande d'écriture (WR).
Le signal de sortie de la mémoire 602 lue à l'adresse ADR fournie par le circuit 603, qui constitue également le signal de sortie de l'étage de décodage 600 et qui est la longueur de chaque bloc, est fourni à l'étage 700 de décodage des autres signaux codés.
Cet étage 700, représenté sur la figure 8, comprend tout d'abord des moyens de démultiplexage consistant ici en un circuit de démultiplexage 701. En effet, on sait que, lorsque la longueur L d'un bloc d'informations, avant transmission, est supérieure à la capacité K de l'étage 200 de protection sélective, les (L-K) bits restants, non codés par cet étage, sont multiplexés avec les mots de code résultant du codage des K premiers bits et délivrés par ledit étage. L'opération inverse de démultiplexage doit alors être prévue, dans cette situation, et c'est le rôle du circuit 701. Lorsqu'au contraire la longueur L n'est pas supérieure à K, le circuit 701 n'a aucun démultiplexage à opérer et laisse passer la totalité des mots de code délivrés par l'étage 200 et ayant, ensuite, traversé le sous-ensemble 400 et l'étage 500.
Le circuit de démultiplexage 701 est suivi de moyens de raccourcissement inverse consistant ici en un circuit dit de remplissage 702 destiné à effectuer un traitement inverse de l'opération dite de raccourcissement réalisée à l'émission en sortie du codeur Blokh-Zyablov 202 (après la mise à zéro des (K-L) bits non utilisés r quand ils existent dans la chaîne d'informations de longueur K traitée par ce codeur 202). Le circuit 702 a pour fonction de compléter le nombre de bits manquant au mot de code regur après le codage effectué dans le codeur Blokh-Zyablov 202. Ce manque résulte, on peut le rappeler, du processus de raccourcissement effectué à l'émission lorsque la longueur L d'un bloc d'informations est inférieure à la capacité K de l'étage de protection sélective.Si le nombre de bits d'un bloc est inférieur au nombre de bits maximal du mot de code du codeur 202 (par exemple 508 bits, dans l'exemple décrit, pour ce nombre maximal), on ajoute le nombre de zéros nécessaire pour disposer d'un mot de code complet. Dans le cas contraire r le circuit 702 est transparent, il n'effectue aucun traitement. Ce circuit 702 est lui-même suivi de moyens de décodage sélectif quir dans l'exemple décrit, consistent en un décodeur à protection sélective tel qu'un décodeur 703 dit de Blokh-Zyablov. Ce décodeur 703 réalise les traitements inverses des opérations de codage effectuées à l'émission par le circuit de codage sélectif.Le décodeur 703, représenté sur la figure 9 et décrit de façon détaillée ci-dessous, est suivi de moyens de reclassement consistant ici en un circuit 704 de remise en ordre inverse de celle opérée par la mémoire 201 de classement de bits. Ces moyens de reclassement sont eux-mêmes suivis de moyens de mémorisation tels qu'une mémoire 705. La sortie de cette mémoire 705 constitue la sortie de l'étage de décodage 700, envoyée vers le décodeur de source 50. Le signal de sortie de la mémoire 602, qui est, comme on l'a vu, la longueur de chaque bloc, est fournir dans l'étage de décodage 700, au circuit de démultiplexage 701, au circuit de remplissage 702r au décodeur 703r et à la mémoire 705.
Dans le mode de réalisation de la figure 9, le décodeur Blokh-Zyablov 703 repose sur le principe de fonctionnement suivant. On appelle R le mot de code reçu : comme on l'a vu, ce mot de code a une forme matricielle à 4 lignes et 127 colonnes et est composé de la somme de deux matrices 4, 127 [R] = [C] + [E] où C est le mot de code réellement délivré par le codeur Blokh-Zyablov à l'émission et E l'erreur de transmission. Le principe de décodage de R consiste en une estimation successive des ki, les nombres de bits pour chacun des niveaux de codage sélectif (avec i = 1 à 4 dans le cas de 4 niveaux de codage) : le résultat de l'estimation des ki bits du niveau de protection i permet d'estimer les ki+1 bits suivants du niveau i+1. De fait, l'estimation des ki bits est faite en déterminant l'expression Ri = R - C (k1,...,ki1, 0,..., 0) dans laquelle C(kj < ..., ki-1, 0,...,O) est le mot de code obtenu lorsque tous les ki non encore décodés sont considérés comme égaux à zéro.
Le processus de décodage des ki bits estr plus précisément, le suivant (a) on calcule Ri = R - C(kl,...r ki-1r 0,. ..,0). Dans le cas où i = 1 à 4, cela revient à calculer successivement R1 = R-C (O, Or 0,..., ) R2 = R-C (k1r O, 0,..., 0) R3 = R-C (k1, k2r O,..., 0), etc.
(b) on détecte les éventuelles erreurs dans les colonnes de Ri. Cette détection est réalisée de la façon suivante. Soit la matrice G déjà nommée : à partir de ses quatre lignes, on définit les ensembles E1, E2, E3, E4 des mots formés respectivement par combinaison des quatres lignes 1000r 1100, 1010r 1001 de cette matrice G, par combinaison des trois dernières lignes de la matrice G, par combinaison des deux dernières lignes de la matrice G, et à partir de la dernière ligne de G. Ces ensembles E11 E2, E3, E4 contiennent donc respectivement 16, 8, 4r et 2 éléments. La détection d'erreurs est effectuée en comparant les colonnes de la matrice Ri avec chaque élément de l'ensemble Ei.Si l'une des colonnes est absente de cet ensemble, c'est dans cette colonne que se situe une erreur, et l'adresse de cette colonne associée à une détection d'erreur est stockée (cette adresse varie de 1 à 127 dans le cas où la matrice R est à 127 colonnes).
le début du mouvement de pivotement Ce mouvement pro-
voque un mouvement correspondant de la bague 16 car le bossage 31 était initialement appuyé sur l'extrémité 34 a de l'échancrure 34 Ainsi, le doigt 22 est ramené en ligne avec la glissière 23, la situation étant ensuite celle représentée sur la figure 9, dans laquelle le bossage 31 est appuyé sur les extrémités 33 a et 34 a des échancrures des bagues 15 et 16 toutes deux empêchées de tourner par la glissière 23 L'écrou 14, solidaire du bossage 31 est donc empêché de tourner, de sorte que la
rotation de la vis 3 dans le sens de l'ouverture pro-
voque un déplacement du chariot 11 dans le sens de
l'ouverture du vantail, dans le sens de la flèche repré-
sentée sur la figure 9.
Bien entendu, l'invention n'est pas limitée à l'exemple de réalisation que l'on vient de décrire, et on peut lui apporter de nombreuses modifications sans
sortir du cadre de cette invention.
Dans l'exemple, les moyens de transmission d'effort sont rotatifs par rapport à l'écrou Mais il pourrait également s'agir de moyens de translation, par exemple un jeu en translation entre l'écrou et la pièce
d'entraînement du vantail.
PALETTE DE MANUTENTION, NOTAMMENT DESTINEE A LA CULTURE ET LA MANUTENTION DE PRODUITS HORTICOLES EN MOTTES OU MINI-MOTTES.
L'invention concerne une palette de manutention notamment destinée à la culture et à la manutention de produits horticoles en mottes ou en minimottes.
La culture de plants en mini-mottes est réalisée chez les horticulteurs en utilisant des plaques de polystyrène trouées dont chacune des alvéoles est remplie avec du terreau ensemencé. Dans un premier temps, ces plaques alvéolées sont déposées dans une chambre de germination dans laquelle elles doivent être disposées de façon à permettre une circulation d'air chaud sous chaque plaque. Dans un deuxième temps, les plants sont cultivés dans des serres dans lesquelles les plaques sont disposées les unes à côté des autres, sur des supports permettant de ménager une circulation d'air entre le sol de la serre et ces plaques. Enfin, une fois les plants parvenus à maturation, les plaques sont livrées chez des revendeurs. A l'heure actuelle, à chacune des opérations de transfert de plaques correspond un coût de main d'oeuvre important.En outre, il n' existe aucun moyen rationnel pour supporter les plaques notamment dans les serres, et les solutions employées sont la plupart du temps très archalques, telles que pots de fleurs retournés, madriers disposés parallèlement...
La présente invention vise à pallier ces inconvénients et a pour principal objectif de fournir une palette de manutention permettant de rationaliser la culture des plants et procurant un gain de coût de main-d'oeuvre important.
(Pour faciliter la compréhension et simplifier la terminologie, la palette de manutention sera décrite ci-après en la supposant disposée sur le sol).
A cet effet l'invention vise une palette de manutention, notamment destinée à la culture et la manutention de produits horticoles en mottes ou mini-mottes, du type comprenant un plateau reposant sur des supports. Selon l'invention, les supports de cette palette sont au nombre de quatre ou d'un multiple de quatre, répartis latéralement le long de deux bords opposés du plateau, et comprennent, chacun, un pied présentant la forme d'un profil ouvert de section évasée vers le haut adaptée pour permettre l'emboîtement de deux pieds superposés, et un organe d'appui agencé sensiblement parallèlement au plateau, juxtaposé au pied vers l'extrémité haute de ce dernier, lesdits supports étant disposés de façon que deux palettes, dites supérieure et inférieure, puissent être superposées dans deux positions différentes par simple rotation relative de 1800 - une position, dite de culture, où les pieds de la palette supérieure reposent sur les organes d'appui de la palette inférieure de façon que les plateaux desdites palettes se trouvent à distance l'un au-dessus de l'autre, - une position, dite de stockage, ou les pieds de la palette supérieure sont emboités dans les pieds de la palette inférieure de façon que les plateaux reposent l'un sur l'autre.
La figure 6 représente une variante de réalisation de palette destinée à des plants en mottes cultivés en pots, et procurant pour ce type de culture les mêmes avantages que ceux de La palette précédemment décrite.
Cette palette 11 comprend comme la précédente un plateau comportant un cadre tubulaire périphérique 2 et quatre supports 6 répartis deux à deux le long de deux côtés opposés dudit plateau. (Ces éléments identiques sont repérés par les mêmes références que dans les figures 1 à 5).
Selon cette variante, le plateau comprend, en outre, une plaque 12 s'étendant dans le plan du plateau et solidarisée au cadre 2. Cette plaque 12, fixée sous le cadre périphérique 2, est dotée de perforations 13 espacées aptes à loqer chacune un pot renfermant une motte.
En outre, une entretoise de soutien 14 est disposée sous la plaque 12 et relie deux côtés opposés du cadre périphérique 2.
L'invention a pour objet un nouveau dérivé de la LHRH, i'hydroxyproline 9 LHRH [(Hyp 9) LHRH], son procédé d'obtention ainsi que son application comme médicament.
La LHRH (Luteinizing Hormone Releasing Hormone) appelée aussi GnRH (Mammalian Gonadotropin-Releasing Hormone) a été isolée pour la première fois à partir d'extraits hypothalamiques de porc (Matsuo et al. 1971, Biochem. Biophys. Res. Commun. 43, 1334-1339 ; Schally et al. 1971, Biochem. Biophys. Res. Commun. 43, 393-399) et d'ovin (Amoss et al. 1971, Biochem. Biophys. Res. Commun. 44, 205-210). De multiples formes moléculaires non associées avec des molécules précurseurs, mais correspondant à des substitutions d'amino-acides dans la séquence de la LHRH en position 3, 5, 6, 7 et 8, ont été décrites dans le cerveau d'espèces n'appartenant pas aux mammifères (Sherwood, 1987, Trends Neurosci. 10, 129-132). Dans ces espèces non-mammifères, au moins deux formes distinctes de LHRH peuvent coexister dans le cerveau.