REVENDICATIONS 1. Procédé de calcul du logarithme du module d'un signal vidéo fréquence à partir de ses composantes en quadrature dans lequel, ces composantes (I, Q), sont au préalable codées en numérique et leur valeur absolue calculée (|I|, IQI), caractérisé en ce qu'il est procédé aux étapes suivantes:: - calcul du logarithme (27, 28).de la valeur absolue de-ces compo santes, soit Log |I|, Log |Q|; - comparaison (29) de ces expressions obtenues précédemment permettant de déterminer quelle est la valeur maximale et la valeur minimale des expressions Log |I| et Log |Q|; - soustraction (32) desdites expressions; - multiplication par 2 du résultat de l'opération de soustraction; - transcodage (34) effectuant le calcul de l'expression Log (l+II [ 2/I#2)ouLog(l+IQI2/I1#2); - addition (35) du résultat du transcodage et de la valeur du logarithme ayant la valeur minimale après multiplication par 2 (35) de la dite valeur; - multiplication (37) du résultat de l'addition précédente par le coefficient 2. 2. Dispositif de mise en oeuvre du procédé de calcul de la revendication 1, comprenant pour chacune des composantes en quadrature (I et Q) un circuit de calcul (25-26) de la valeur absolue desdites composantes reçues sous la forme d'un mot binaire parallèle avec un bit de signe, caractérisé en ce qu'il comprend un circuit de transcodage (27-28) recevant le mot binaire représentatif de la valeur absolue de la composante considérée, à travers un commu tateur (38-39) commandé par le bit de signe associé, un comparateur (29) connecté aux circuits de transcodage et effectuant la comparaison arithmétique, des valeurs des expressions Log Il 1 et Log 1QI délivrées par les circuits de transcodage (27-28), un commutateur (30-31) connecté aux circuits de transcodage (27-28) choisissant, sous la commande du comparateur (29) respectivement la plus grande et la plus petite des valeurs des expressions Log |I| et Log Q #, un soustracteur (32) connecté en sortie des deux commutateurs effectuant la différence des logarithmes des valeurs abs# lues des composants I et Q, un circuit de décalage (33) effectuant la multiplication par deux de la différence précédente, un circuit de transcodage (34) connecté en sortie du circuit de décalage (33) effectuant le calcul de l'expression Log (1+|I|/ |Q|) ou Log (1 + Q I 2ijit 2) suivant le résultat de la comparaison effectuée dans le circuit (29) de comparaison, un additionneur (35) connecté d'une part au circuit de transcodage (34) et à la sortie du commutateur (31) ayant choisi le signal de valeur minimale, à travers un circuit de décodage (38) effectuant une multiplication par deux et un autre circuit de décalage (37) connecté à Padditionneeur (35) précédent et effectuant une multiplication par 2 du mot binaire délivré par ledit additionneur. 3. Dispositif selon la revendication 2, caractérisé en ce que les circuits de transcodage (27, 28, 34) sont des mémoires program mabres 4. Application du procédé ou du dispositif de calcul selon l'une des revendications 1 ou 2 à tout système électronique effectuant une démodulation cohérente de deux signaux 5. Radar à éliminatation d'écho fixe, caractérisé en ce qu'il procède au calcul du logarithme du module d'un signal vidéo fréquence suivant l'une des caractéristiques 1 ou 2.