INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Toutefois un inconvénient de cette technique en ce qui concerne les diodes Schottky est que la résistivité du TiW augmente considérablement et passe à des valeurs de l'ordre de 100 a 500 microhms-centimètres, ce qui augmente la valeur de la résistance série de la diode. La présente invention vise précisément à tirer parti de cet inconvénient en utilisant une couche de TiW-N plus résistive pour former un fusible comme cela est représenté dans la partie droite de la figure 1. En outre cette couche de TiW-N peut être plus mince que les couches de TiW classiques.On notera que la couche de TiW-N peut être gravée par attaque chimique avant le dépôt de la couche d'aluminium 4 mais, il est préféré selon la présente invention de déposer uniformément la couche de TiR 5 puis la couche d'aluminium 4, de graver ces deux couches ensemble pour former des bandes d'aluminium reposant sur du TiW et ensuite seulement de graver, aux emplacements 6 ou l'on souhaite former les fusibles, la couche d'aluminium au moyen d'un produit sélectif vis à vis de TiW et de Si02.
En vue de dessus la portion de fusible 6 pourra par exemple avoir une longueur de l'ordre de 2 microns pour une largeur de 1 micron, ctest-à-dire que les bandes d'aluminium et de TiW seront gravées à une largeur de tordre du micron et que les découpes dans l'aluminium seul auront les largeurs de l'ordre de 2 microns.
Les figures 2A à 2F representent des étapes successives de fabrication d'un mode particulier de réalisation de la présente invention #dans lequel on vise à fabriquer un circuit intégré monolithique comprenant sur l'une au moins de ses faces des zones où l'on établit un contact ohmique avec le semiconducteur, des zones où-l'on établit un contact Schottky avec ce semiconducteur, et des fusibles.
La figure 2A représente très schématiquement une portion de la surface supérieure d'un circuit intégré monolithique. A titre d'exemple, on a représenté une couche 10 de type N représentée dans la figure comme un substrat, mais correspondant généralement en fait à une couche épitaxiée formée sur un substrat de type P. Dans cette couche 10, on a forme des zones de type P 11 et 12, par exemple par diffusion. De façon classique, dans les circuits intégrés bipolaires, il est prévu des diffusions profondes 13 de type P+ destinées à rejoindre le substrat sur lequel est formée la couche épitaxiée pour former des murs d'isolement. La surface semiconductrice est recouverte d'une couche de silice (SiO2) 14 ouverte en certains emplacements 15.
-Comme le représente la figure 2B, on dépose ensuite sur la tranche en cours de traitement une couche de silicium polycristallin 16, qui repose sur la couche de SiO2 14 et vient en contact avec le semiconducteur aux emplacements 15 ou cette couche de SiO2 a été ouverte. La couche de silicium polycristallin est généralement recouverte d'une mince couche de silice 17 et est localisée par photogravure et attaque chimique ou tout autre moyen connu (lift off...). Cette couche de silicium polycristallin 16 peut être fortement dopée de type Nf et servir de source de dopant pour former dans la tranche semiconductrice des zones 18 de type au au niveau des ouvertures 15.
Comme le représente la figure 2C, on peut ensuite former en certains emplacements choisis, des contacts Schottky, par exemple en déposant et en alliant une couche de platine avec la surface semiconductrice. Dans le cas de la figure, cette couche de siliciure de platine 19 est formée à la limite entre une couche 12 de type P et la couche 10 de type N. On peut ainsi obtenir un contact ohmique avec une base et un contact Schottky avec un collec- teur, la couche 10 de type N étant faiblement dopée.
Lors des étapes dont le résultat est illustré en figure 2D, on enlève d'abord la couche de silice 17 formée sur la couche de silicium polycristallin 16 et lton dépose uniformément une couche de TiW 20. Comme cela a été exposé precedemment, cette couche peut être en fait du TiW-N qui présente de meilleures caractéristiques de couche d'arrêt dans les zones de diode Schottky et de meilleures caractéristiques de résistivité dans leszones où l'on souhaite que cette couche soit utilisée comme fusible. En outre, on dépose et on découpe une couche d'aluminium dont trois bandes 21, 22 et 23 sont représentées sur la figure.
Ensuite, comme le montre la figure 2E, on grave la couche 20 de TiW-N pour former notamment des emplacements rétrécis 25 au niveau desquels le fusible est susceptible de fondre. Dans la figure, cette zone de fusible 25 se trouve entre les bandes d'aluminium 21 et 22.
Enfin, dans une dernière étape illustrée en figure 2F, on grave le silicium polycristallin en utilisant comme masque la couche de TiW-N. Cette gravure est poursuivie suffisamment longtemps pour attaquer partiellement le silicium polycristallin sous les bords de la couche de TiW-N. Ainsi, au niveau du rétrécissement 25 de la couche 20 de TiW-N, le silicium polycristallin sousjacent est complètement enlevé. En conséquence, la zone rétrécie se trouve en l'air et forme un pont entre deux portions de silicium polycristallin 16.
Cette structure présente de nombreux avantages. D'une part, le fait que la partie rétrécie servant de fusible de la couche de Ti-N-W se trouve en l'air assure un meilleur isolement thermique de cette portion et favorise sa fusion quand cela est souhaite. D'autre part, aux autres emplacements, la couche de TiW-N repose sur une couche de silicium polycristallin et ainsi on profite pour l'amenée de courant vers la zone fusible de la conductibilité du silicium polycristallin qui est meilleure que celle du TiW-N, notamment si on tient compte des ordres de grandeur pratique des épaisseurs des couches qui sont de l'ordre de 2000 angströms pour la couche de silicium polycristallin, et de 1000 angströms pour la couche de TiW-N. La largeur de la zone rétrécie servant de fusible peut être de l'ordre de 1 à 2 microns.
Ainsi, le TiW-N joue un double rôle de couche d'arrêt et de fusible et, de même, le silicium polycristallin joue un triple rôle, à savoir de source de diffusion pour la formation des zones de type N+, de contact ohmique sur les zones vers lesquelles on souhaite un contact ohmique tel que la zone 18 de la figure 2F, et de couche de conduction pour amener le courant vers les zones fusible 25.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus ; elle en inclut les diverses variantes et generalisations comprises dans le domaine des revendications ci-après.
Par contre, les blocs suivants sont différents - LE BLOC DE DETECTION DE CARACTERE OU DES BITS ASSOCIES (60). Ce bloc (60) est un bloc qui assure le comptage des bits reçus. Les bits sont reçus sur l'entrée 1 qui est raccordée a la ligne de distribution (47). Dans le cas ou le bloc (60) recoit un caractère de données le fonctionnement est identique à celui qui a été décrit à l'occasion du bloc (43) de la figure 8. Dans le cas ou le caractère reçu est un noyau de code avec n bits associés, le compteur de bits est remis à zéro par la ligne (58) qui signale la détection d'un noyau de code. Ensuite, le compteur compte le nombre de bits correspondant au nombre de bits associés au noyau de code.
Une fois ce compte atteint, il envoie d'une part par la ligne (59) un signal d'alerte signalant qu'un noyau et ses bits associes ont été reçus et par la ligne (49) il commande le transfert des bits associés contenus dans le registre à décalage (42) dans le registre de sortie (45). Le signal envoyé sur la ligne (59) est désigné par l'appellation FPDR (abréviation de l'anglais FLAG NUCLEUS PLUS DATA RECEIVED).
Le compteur est remis à zéro dès que les bits associés au noyau de code ont été tous reçus et par conséquent le compteur se trouve prêt à compter les bits du caractère suivant.
- LE BLOC DE RECONNAISSANCE DE NOYAU (57). Ce bloc (57) reçoit sur son entrée 1 les bits distribués par la ligne de distribution (47). I1 effectue la reconnaissance des noyaux de code. Quand un noyau de code est reconnu, il envoie par la ligne (58) un signal de fin de noyau de code.
Les lignes différentes sont les suivantes.
- LA LIGNE (58) qui relie la sortie 2 du bloc de reconnaissance de noyau (57) avec l'entrée 4 du bloc détecteur de caractères et de bits associés au noyau de code (60). Cette ligne (58) indique au bloc détecteur (60) Je moment a un noyau de code se termine afin de remettre a zéro le compteur de bit du bloc détecteur (60) - LA LIGNE (59) D'ALERTE "CODE RECRU qui est alimentée par la sortie 6 du bloc détecteur (60) et qui fournit aux circuits d'èxploitation situés en aval le signal d'autorisation de prélever. les bits associés au code dans le registre de sortie (45). Le signal délivré est désigné par FPDR (abréviation de l'anglais FLAG NUCLEUS PLUS DATA RECEIVED).
La figure 10 représente schématiquement un système de réception mixte pouvant fonctionner suivant 2 modes : un mode de fonctionnement du type HDLC standard et un mode de fonctionnement du type HDLC avec codes de service étendu. Le changement de mode se fait par envoi d'un signal de commande sur une ligne appropriée (67) désignée par E.M. (abréviation de l'anglais EXTENDED MODE).
Cette figure se distingue des figures 8 et 9 par - LE MODULE (61) qui est un module complexe de détection de caractère de données ou de bits associés a un noyau. Ce module (61) peut soit détecter la fin d'un caractère uniquement soit détecter la fin d'un caractère ou la fin d'une configuration de bits associés. L'un ou I'autre des fonctionnements est choisi par- les commandes transmises par la liaison (68).Ce module comporte : une entrée 1 qui reçoit les signaux de la ligne de distribution (47) une entrée 4 qui reçoit par la ligne (68) l'indication du début de comptage c'est-a-díre I'indication'du début d'un caractère ou d'un début de bits associés une entrée 5 alimentée par la ligne (48) qui indique la présence de zéro retiré et donc a ne pas compter une sortie 2 qui alimente la ligne (49) avec un signal de commande de transfert du contenu du registre a décalage (42) dans le registre de sortie (45) une sortie 3 qui alimente la ligne (50) avec un signal d'autorisation de Prélèvement par les circuits situés en aval, du contenu du registre de sortie (45) une sortie 6 qui fournit sur la ligne (63) un signal d'indication de la réception d'un noyau de code - LE MODULE (62) de reconnaissance des codes de service ou des noyaux de code. Ce module (62) peut détecter et reconnattre soit l'arrivée d'un code de service, soit l'arrivée d'un noyau de code-. Ce module comportas :: une entrée 1 qui est alimentée par la ligne de distribution (47) une sortie 2 qui fournit sur la liaison (68) l'indication du début d'un caractère ou le début d'une configuration de bits associés une sortie 3 qui alimente la ligne (64) avec le signal d'indication de réception d'un code FANION si c'est le cas une sortie 4 qui alimente la ligne (65) avec le signal d'indication de réception d'un code ABANDON si c' est le cas une sortie 5 qui alimente la ligne (66) avec le signal d'indication de réception d'un code INACTIF Si c'est le cas. les lignes (50), (63), (64), (65), (66) qui sont destinées a informer les circuits utilisateurs situés en aval . la ligne (67) qui permet de définir le mode de fonctionnement du dispositif : mode HDLC standard ou mode HDLC a fonctions de service étendues ia ligne (68) qui permet au module (62) de reconnaissance des codes de service et des noyaux dé -code de définir au module (61) de détection de caractères ou de bits associés a un noyau slil doit compter un caractère ou compter des bits associés.
Le fonctionnement de ce système découle des explications qui ont été fournies a l'occasion des figures 8 et 9.
La figure 11 représente le schéma d'un dispositif d'émission, satisfaisant aux exigences du Standard HDLC. Ce dispositif sera appelé par la suite CONVERTISSEUR . PARALLELE-SERIE D'EMISSION POUR HDLC CONVENTIONNEL ou plus simplement CONVERTISSEUR HDLC -STANDARD. Ce schéma, comme les schémas suivants, utilise les symboles graphiques pour- scmas électriques définis dans la NORME FRANCISE NF C 03-108 Chapitre : OPERATEURS LOGIQUES BINAIRES (voir egalement PUBLICATION 117-15 de la COMMISSION ELECTROTECHNIQUE INTERNATIONALE : SYMBOLES GRAPHIQUES RECOMMANDES : OPERATEURS LOGIQUES BINAIRES). Par ailleurs, le signal astérisque (*) qui suit les appellations logiques signifie que les signaux correspondant sont des signaux complémentaires (inversion logique).
Le convertisseur HDLC standard comporte : - UNE BASCULE (100) qui est une bascule de type D. Cette bascule comporte : une entrée D qui reçoit le signal de commande ABID (abréviation de l'anglais (ABORT/IDLE) une entrée d'horloge qui reçoit le signal d'horloge TC (abréviation de l'anglais TRANSMITTER CLOCK) une sortie normale (sortie Q) qui délivre le signal AI qui est la mémorisation de l'échantillonnage du signal ABID par le signal d'horloge TC une sortie inverse (sortie Q*) qui délivre le signal AI* qui est le signal complémentaire du signal précédent - UNE BASCULE (101) qui est une bascule du type D.Cette bascule comporte une entrée D qui reçoit le signal de commande DAV (abréviation de l'anglais DATA AVAILABLE) . une entrée d'horloge qui reçoit le signal d'horloge TC une sortie normale (sortie Q) qui délivre le signal DAV1 qui est la mémorisation de l'échantillonnage du signal DAV par le signal d'horloge TC - UN CONDITIONNEUR (102) a deux entrées et une sortie normale une entrée qui reçoit le signal AI emis par la bascule (100) une entrée qui reçoit le signal ES émis par le conditionneur (112) . la sortie normale fournit le signal AIG abréviation de l'anglais ÀI GATED) - UN CONDITIONNEUR (103) à trois entrées et une sortie normale ne entrée qui reçoit le signal AI* émis par la bascule (100) une entrée qui reçoit le signal DAV1 émis par la bascule (101) une entrée qui reçoit le signal ES émis par le conditionneur (112) . la sortie normale fournit le signal DAVG (abréviation de l'anglais DAV GATED) - UN MELANGEUR (104) å trois entrées dont une condítionnée et une sortie normale une entrée conditionnée qui effectue le conditionnement entre Je signal DL (abréviatíon de l'anglais DATA LOADED) et le signal C3A* (abréviation de l'anglais COUNT OE 3 IN COUNTER A NOT).Le signal DL est issu de la bascule (105) et le signal C3A* est issu du convertisseur binaire octal (107) une entrée qui reçoit le signal AIG émis par la bascule (102) une entrée qui reçoit le signal DAVG émis par la bascule (103) . la sortie fournit le signal DL1 - UNE BASCULE (105) de type D. L'entree de cette bascule est alimentée par le signal DL1 délivré par le conditionneur (104). Le signal d'horlogeest le signal TC. La sortie de la bascule (105) est le signal DL (abréviation de l'anglais DATA LOADED).Ce signal DL est un signal d'acquittement destiné aux circuits situés en amont. I1 signifie pour ces circuits amont que le convertisseur a pris en compte l'octet qui était placé sur les entrées TD0, TD1, TD2, TD3, TD4, TD5, TDS et TD7 et que le caractère suivant peut y être placé à son tour.
- UN COMPTEUR BINAIRE CTRA (abréviation de -l'anglais COUNTER A) d'une capacité de huit (106). Ce compteur compte les signaux d'horloge TC a condition que le signal IZ* (abréviation de l'anglais INSERT ZERO *) soit haut. Ce signal IZ* est bas chaque fois que le convertisseur insère un zéro dans la chaîne des bits de données afin d'assurer la transparence des données vis-à-vis des codes de service. Il peut être donc être dit que ce compteur sert a repérer les bits transmis. I1 comporte trois cellules binaires de comptage désignés par 1, 2, 4. Les sorties de; ces cellules de comptage sont reliées respectivement aux 3 entres du convertisseur binaire-octal (107) - UN CONVERTISSEUR BINAIRE-OCTAL (107). Ce convertisseur (107) reçoit sur ses 3 entrées les poids 1, 2 et 4 du compteur CTRA (106) et délivre en sortie trois signaux le signal CZA (abréviation de l'anglais COUNT OF ZERO IN COUNTER A). Ce signal CZA indique que -le contenu du compteur CTRA (106) est égal à zéro le signal C3A* (abréviation de l'anglais COUNT OF 3 IN COUNTER A *). Ce signal C3A* indique, puisque c'est un signal complémentaire, les périodes où le contenu du compteur CTRA (106) n'est pas égal à 3~~ le signal C7A (abréviation de l'anglais COUNT OF 7 IN COUNTER A).Ce signal C7A indique que le contenu du compteur CTRA (106) est égal à 7 - UN MELANGEUR (108) comportant une entrée simple et une entre comd íonnee. Sur l'entrée simple arrive le signal-AIG délivré pawr le conditionneur (102) et le signal SA (abréviation de l'anglais STORED AIG) délivré par la bascule de type D (109). Ce mélangeur (108) comporte une sortie directe qui délivre le signal AIG1 (abréviation de l'anglais ABORT IDLE GATED 1) - UNE BASCULE DE TYPE D (109). Cette bascule (1O9) reçoit sur son entrée D le signal AIG1 émis par le conditionneur (108) et sur son entrée de synchronisation le signal d'horloge TC.Cette bascule (109) comporte deux sorties : une sortie directe SA (abréviation de l'anglais STORED AIG) qui mémorise l'apparition du signal AIG et une sortie inverse SA* qui a la signification complémentaire.
Ce registre- (116) a une sortie série désignée par SD (abréviation de l'anglais SERIAL DATA). Par cette sortie, les bits constituant l'octet de données sont transmis en série au fur et à mesure de l'arrivée des signaux de synchronisation TC et ceci sous réserve que le signal placé a l'entrée G1 (PE) ne soit pas actif c'est-à-dire ne demande pas un chargement parallèle comme il a été expliqué ci-dessus car le chargement en parallèle l'emporte sur la commande de décalage - UN COMPTEUR BINAIRE CTR.B (117) qui est un compteur à 2 cellules binaires (1 et 2) et qui contient son propre décodeur binaire-quaternaire. La remise a zéro des 2 cellules (1 et 2) est obtenue par l'action conjuguée du signal logique ZERO placée à leur entrée (désigné par L.O qui est l'abréviation de l'anglais LOGICAL 0) et du signal SD2* placé sur l'entrée PE (PARALLEL ENABLE) de la tête de contrôle du compteur (117). Le signalSD2* est issu du mélangeur (121j.
Les cellules comptent les signaux d'horloge TC quand l'entrée + 1 est validée par le signal DS. Le signal DS est émis par la bascule (114). Le compteur CTR.B (117) produit un signal de sortie C3B (abréviation de l'anglais COUNT OF 3 IN CO B) qui est haut quand le compteur a compté 3 signaux de synchronisation TC - UN CONDITIONNEUR (118) à 2 entrées et une sortie normale. Une des entrées reçoit le signai IZ2* qui est émis par la bascule (122) et l'autre entrée reçoit le signal'SD émis par la sortie du registre parallèle-série (116).La sortie du conditionneur (118) produit le signal SDI - UNE BASCULE (119) qui est une basculé de type D. Cette bascule (119) reçoit sur son entrée D le signal C3B qui est produit par le compteur CTR.B (117) et sur son entrée de synchronisation le signal d'horloge TC. Cette bascule (119) produit à sa sortie un signal C3BD qui est la mémorisation du signal C3B - UN CONDITIONNEUR (120) A 2 entrées et à 2 sorties (1 directe et 1 inverse). La première entrée reçoitWle signal C3BD issu de la bascule (119) et la deuxième entrée reçoit Je signal SD1 issu du conditionneur (118). Ce conditionneur (120) émet sur sa sortie directe le signal IZ1 (abréviation de l'anglais INSERT ZERO 1) qui indique la nécessité d'insérer un zéro en série dans les données pour assurer leur transparence et sur sa sortie inverse le signal complémentaire IZ1* - UN MELANGEUR (121) a 2 entrées conditionnées et à 2 sorties (1 directe et 1 inverse). La première entrée conditionnée reçoit les signaux DS et SD1. Le signal DS est issu de la bascule (114) et le signal SD1 provient du conditionneur (118). La deuxième entrée conditionnée reçoit les signaux FAI et DS*. Le signal FAI vient du conditionneur (lil) et le signal DS* émane de la bascule (114).Ce mélangeur (12t) produit le signal direct SD2 sur sa sortie directe et le signal SD2* sur sa sortie inverse - UNE BASCULE (122) de type D. Cette bascule (122) reçoit sur son entrée D le signal IZ1-issu du -conditionneur (120) et sur son entrée de synchronisation le signal d'horloge TC.
Cette bascule (122) a une seule sortie qui est une sortie inversée et qui délivre le signal IZ2* (abréviation de l'anglais INSERT ZERO 2 NOT). Ce signal est actif quand il n'y a pas d'opératjon d'insertion de zéro parmi les bits de données - UNE BASCULE (123) de type D. Cette bascule reçoit sur son entrée D le signal SD2 issu du mélangeur (121) et sur son entrée de synchronisation -le signal d t horloge TC. Cette bascule (123) a une seule sortie directe qui transmet le signal TSD < abréviation de l'anglais TRANSMITTED SERIAL DATA).
Avec cette structure, aucune tubulure ne peut se trouver asséchée car elles sont toutes interconnectées. D'autre partS on obtient une meilleure répartition de fluide échangeur et une meilleure évacuation de la chaleur en créant des échangeurs transversaux.
PROCEDE DE PREPARATION DE PATONS SURGELES, DESTINES EN PARTICULIER A LA FABRICATION DE PAINS L'invention concerne un procédé de préparation de pâtons surgelés ; elle s'applique tout particulièrement en boulangerie pour réaliser des pâtons permettant de fabriquer des produits de panification : pains,. pains viennois, pains complets, pains spéciaux... ; d'une façon plus générale, elle peut s'appliquer pour permettre la fabrication de produits à partir de toutes pâtes levées (viennoiserie croissants, brioches, pains chocolatés...).
Suite aux mutations des structures commerciales, à la disparition de nombreuses petites boulangeries, à la baisse de consommation, la distribution des produits de panification se développe à travers des dépotes et boulangeries froides.
Ce processus entrâine des frais de transports couteux. En allongeant le circuit du boulanger aux consommateurs, il peut parfois nuire à la fraîcheur du pain. La fraîcheur est définie (recueil des usages concernant les pains en France 4.6.5.) comme : '" un équilibre instable, éphémère, entre la Fiabilité de la crotte et la souplesse de la mie". Pour le pain de consommation courante, la notion de conservation der,aeu- re très relative (12 à 48 heures).
La précongélation des pâtons et leur cuisson sur les lieux de ventes équipés seulement de chambre froide de conservation, de chambre de pousse et de four, permet d'assurer aux consommateurs à toute heure du jour, un pain croustillant et frais.
On a proposé des procédés permettant de préparer les pâtons à l'avance en neutralisant ou retardant le phénomène de fermentation. Un procédé consiste à préparer les pâtons avec leurs divers ingrédients (farine, eau, agent-de fermentation, adjuvants éventuels) sans laisser reposer ni pointer la pâte, puis à surgeler lesdits pâtons et à les stocker dans des armoires réfrigérées. La préparation du pain consiste, au moment voulu, à réchauffer les pâtons, à les laisser fermenter et à les cuire.Toutefois, dans un tel procédé, la fermentation de la pâte s'amorce inévitablement lors de la fabrication des pâtons, notamment au cours des opérations de pétrissage,et la conservation ne peut être que de très courtes durées, sous peine de détérioration de la qualité de la pâte, entraînant ensuite un mauvais levage, une perte des qualités organoleptiques du pain, ainsi que l'apparition d'une teinte grisâtre de la mie et autres défauts bien connus de l'homme du métier.
Pour remédier à ces inconvénients, il a été proposé de modifier le procédé de base ci-dessus évoqué, en réalisant préalablement à la confection-des pâtons, une congélation d'un ou-de plusieurs ingrédients et en particulier de la levure, de sorte que cette dernière se trouve au cours de la préparation de la pâte à une température inférieure à la température d'amorçage de la fermentation (brevets US nO 3449131, 3375117, brevet FR nO 2442588).