INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
A la suite de l'acquittement, l'encodeur prioritaire ISH réeffectue le choix entre - les niveaux en attente d'exécution stockés dans le registre NAE et présentés sur ses entrées EI - les niveaux en cours d'exécution stockés dans le registre NCE III - Restauration du microprogramme suspendu.
Soit une demande de suspension de niveau 3 (003) mise en exécution à la fin d'une micro-instruction d'adresse 088 par exemple. La restauration du microprogramme suspendu s'obtient en faisant intervenir la mémoire pile selon le processus de transfert indiqué par l'organigramme représenté figure 12.
La colonne I indique les entrées adresse de la mémoire MC, la colonne Il les ordres de transfert venant du microprogramme et la colonne III les transfert automatiques. En même temps que le signal vas (figure 10) force 003 sur les entrées adresse de MC (colonne I figure 12), il force le transfert automatique de l'adresse déposée dans le bus BH (089) vers le compteur d'adresse mémoire séquentiel sans faire intervenir l'additionneur +1 (inhibition de AD par vas). Ainsi l'adresse 089 de la micro-instruction suspendue est chargée dans le compteur AMS à l'instant où débute la première micro-instruction d'adresse 003 du microprogramme "suspendeur" SPR.Les 2 premières microinstructions dudit microprogramme sont conçues pour exécuter les transferts suivants AMS RGP via RSP RGP ~~i? MP Les deux dernières micro-instructions permettent de restaurer l'adresse 089 du microprogramme principal en exécutant les transferts suivants MP RGP via RSP RGP ~ BUS BH et acquittement niveau 3 Le diagramme de la figure 13 met en évidence le rôle du module de suspensions MDS associé à la mémoire pile MP pour réaliser des enchatnements de suspensions hiérarchisées instaurant la substituion au microprogramme principal P d'un microprogramme "suspendeur" suspendu lui-même par un autre microprogramme "suspendeur" plus prioritaire. Les phases PHO à PH9 données à titre d'exemple montrent le mécanisme de succession des suspensions hiérarchisées. Supposons en phase 0, PHO, 3 niveaux de suspensions en attente, de hiérarchie décroissante n2a, n3a, n4a : - phase 1, PH1 : le niveau de suspension en attente n2a est prioritaire sur les 2 autres et passe en exécution, devenant ainsi n2e. Le niveau 2 en exécution est mémorisé dans le registre d'état des niveaux en exécution NCE.
n2e interrompt le traitement TP du microprogramme principal P et lui substitue le traitement Tn2 2 du microprogramme désigné par la suspension niveau 2.
Les segments en traits interrompus référencés STP correspondent aux suspensions de traitement du microprogramme principal P. L'adresse suspendue de P est sauvegardée en mémoire pile MP.
- PH2 : apparition d'un niveau 1 en attente (nia) donc de hiérarchie supérieure à la suspension de niveau 2 en cours d'exécution. nia étant prioritaire sur n2e par son niveau hiérarchique, passera en exécution (nie) dès le coup d'horloge suivant - PH3 : la suspension en exécution de niveau 1 nie d'une part interrompt le traitement Tn2 de la suspension n2e dont l'adresse de traitement suspendu est sauvegardée en mémoire pile et d'autre part, remplace le traitement suspendu de niveau 2 TSn2 au profit du traitement de niveau 1, Tn1 tandis que ledit niveau 1 en exécution nie est mémorisé dans le registre NCE qui garde également mémoire du niveau 2 dont 11 exécution du traitement est suspendue - PHII : la dernière micro-instruction du microprogramme de traitement Tn1 acquitte le niveau 1 en exécution (nie) et restaure via le registre pile et le bus BH, l'adresse du traitement suspendu de niveau 2 sauvegardée en mémoire pile (en effet l'adresse de n2e empilée après celle de P, est sortie la première). L'acquittement du niveau 1 efface ledit niveau dans le registre NCE qui garde mémoire du niveau 2 en exécution dont le traitement Tn2 reprend.
Les moyens de test 7 comportent également un circuit de détection de co1ncidence entre les signaux de sortie des circuits 21, 28, 29 et 32, constitué par une porte "ET" 33 à quatre entrées dont une reçoit le signal R1, une autre le signal R3 > une autre l'élément binaire eb22 et une autre l'élément binaire eb24, et qui fournit un signal rsp. Le~signal RSP de récupération de synchronisation pair est obtenu à la sortie d'une porte "ET" 34 à deux entrées dont l'une reçoit le signal rsp et l'autre le signal de perte de synchronisation PS.La porte 'gT" 34 a pour but de prendre en compte le signal rsp uniquement lorsqu'il y a eu une perte de synchronisation, c'est-adire lorsque le signal PS est actif (c'est- -dire encore ici lorsque le signal PS a un niveau logique haut), de manière a agir sur le circuit d'adressage 8 de la mémoire de trame 9 uniquement dans ce cas.
Les moyens de test 7 comportent également un circuit de détection de coincidence entre les signaux de sortie des circuits 26, 27, 30 et 31, constitué par une porte "ET" 36 à quatre entrées dont une reçoit le signal R2, une autre le signal P., une autre l'élément binaire eb21 et une autre l'élément binaire eb23 et qui fournit un signal rsi. Le signal RSI de récupération de synchronisation impair est obtenu à la sortie d'une porte "ET" 36 à deux entrées dont l'une reçoit la signal rsi et l'autre le signal PS.
Les moyens de test 7 comportent enfin une porte "OU" 37 à deux entrées dont l'une reçoit le signal RSP, l'autre le signal RSI et qui fournit le signal RS de récupération de synchronisation.
La figure 3 montre un deuxième exemple de réalisation du circuit de recherche de synchronisation. Sur cette figure, les moyens de restitution 6 sont identiques au circuit 16 de la figure 2 et comportent de la même façon un premier registre série-parallèle 11', une mémoire 12' de 256 mots de un élément binaire, un deuxième registre série-parallèle 14', une mémoire 15' de 512 mots de un élément binaire, un troisième registre série-parallèle 18', et un compteur 13'. Les moyens de restitution 6 sont identiques au circuit 16 de la figure.2 à ceci près que le compteur 13' est un compteur à neuf éléments binaires alors que le compteur 13 est un compteur à dix éléments binaires.
Le premier, le deuxième et le troisième octet fournis respectivement par les registres 11', 14' et 18' constituent les signaux d'entrée des moyens de test 7. Les moyens de test 7 comportent un circuit 21' de détection d'identité entre le premier octet et l'intervalle de temps de synchronisation pair identique au circuit 21 de la figure 2, qui reçoit de la même façon les éléments binaires eb21 à eb81 et qui fournit un signal R1. Les moyens de test 7 comportent également un circuit 27' de détection d'identité entre le deuxième octet et l'intervalle de temps de synchronisation pair, identique au circuit 27 de la figure 2, qui reçoit de la même façon les éléments binaires eb22 à eb82 et qui fournit un signal R2.
Les moyens de test 7 comportent également un circuit 29' de détection d'identité entre le troisième octet et l'intervalle de temps de synchronisation pair, identique au circuit 29 de la figure 2, qui reçoit de la même façon les éléments binaires eb23 à eb83 et qui fournit un signal R3.
Les moyens de test 7 comportent également un circuit de détection de coincidence entre les signaux R1, R2 et R3 > constitué par une porte "ET" 30' à trois entrées dont une reçoit le signal R1, une autre le signai R2 et une autre le signal R3, et dont la sortie fournit un signal rs. Le signal RS de récupération de synchronisation est obtenu à la sortie d'une porte "ET" 31' à deux entrées dont l'une reçoit le signal rs et l'autre le signal PS, la porte "ET" 31' ayant la même fonction que les portes "ET" 34 et 36 visibles sur la figure 2.
La figure 4 montre un troisième exemple de réalisation du circuit de recherche de synchronisation. Sur cette figure, les moyens de restitution 6 comportent un premier registre "série-parallèle" 38 à huit éléments binaires, dont l'entrée série est reliées la jonction entrante 4 et qui est activé par les transitions d'un premier sens du signal d'horloge distante HD. Le registre 38 fournit sur ses sorties parallèle les éléments binaires eb à eb81 qui constituent 1e premier octet OCT1.
Les moyens de restitution 6 comportent également une mémoire 39 de 512 mots de un élément binaire qui a son entrée de données reliée à la jonction entrante 4 et ses entrées d'adressage reliées aux sorties ad0 à ad8 d'un compteur 40 à neuf éléments binaires, "modulo 512", activé par les transitions d'un premier sens du signal HD. L'entrée de validation de lecture-écriture de la mémoire 39 reçoit le signal HD de sorte que cette mémoire est validée en lecture par les transitions d'un premier sens du signal HD et en écriture par les transitions d'un deuxième sens du signal HD.
Ainsi, pour une adresse donnée présente sur les entrées d'adressage de la mémoire 39 à un instant t, on lit l'élément binaire présent à cette adresse, c'est-à-dire l'élément binaire reçu sur la jonction entrante à l'instant t ~ adresse , avant d'écrire à cette adresse l'élément binaire reçu à l'instant t sur la jonction entrante. Les moyens de restitution 6 comportent enfin un troisième registre "série-parallèle" 41 , à huit éléments binaires, qui a son entrée série reliée à la sortie de données de la mémoire 39 et qui est activé par les transitions d'un premier sens du signal HD. Les sorties parallèle du registre 41 fournissent les éléments binaires eb13 à eb83 qui constituent le troisième octet OCT3.
A chaque transition d'un premier sens du signal d'horloge distante, les registres 38 et 41 fournissent respectivement un premier et un troisième octet de même rang appartenant respectivement à un premier et à un troisième groupe de-256 éléments binaires reçus sur la jonction entrante et distants de 256 éléments binaires. Les octets OCT1 et OCT3 constituent les signaux d'entrée des moyens de test 7.
Les moyens de test 7 comportent un circuit de détection d'identité entre le premier octet, le troisième octet et l'intervalle de temps de synchronisation pair comportant lui-même un circuit 42 de détection d'identité entre le premier octet et l'intervalle de temps de synchronisation pair, un circuit 43 de détection d'identité entre le troisième octet et l'intervalle de temps de synchronisation pair et une porte "ET" 44 entre les signaux R1 et R3 de sortie des circuits 42 et 43 Le circuit 42 est identique au circuit 21 et reçoit de la même façon les éléments binaires eb21 à eb81. Le circuit 43 est identique au circuit 21 et reçoit de la même façon les éléments binaires eb23 à eb83.Le signal de sortie de la porte '%T" 44, Z;, dit signal d'identité pair, a un niveau logique haut à conditicn que le premier et le troisième octet aient même configuratiou que l'interJalle de temps de synchronisation pair.
Les moyens de test comportent également un circuit de détection d'identité entre le premier octet, le troisième octet et l'intervalle de tempe de synchronisation impair, comportant lui-meme un circuit 45 de détection d'identité entre le premier octet et l'intervalle de temps de synchronisation impair, un circuit 46 de détection identité entre le troisième octet et l'intervalle de synchronisation impair et une porta "ET1, 47. Le circuit 45 est constitué par un fil relié à la sortie du registre 38 qui fournit ltélément binaire eb et le circuit 46 par un fil relié à la sortie du registre 41 qui fournit l'élément binaire eb23.La porte "ET" 47 est une porte "ET" à deux entrées dont l'une reçoit l'élément binaire eb21 > l'autre l'élément binaire eb23, et qui fournit un signal d'identité impair qui a un niveau logique haut à condition que le premier et le troisième octet aient la même configuration que l'intervalle de temps de synchronisation impair.
Les moyens de test 7 comportent également un circuit de mémorisation des signaux d'identité pair et impair, constitué par une mémoire 48 de 256 mots de un élément binaire, dite mémoire de signaux d'identité pairs, qui a son entrée de données reliée à la sortie de la porte 'BT" 44, et par une mémoire 49 de 256 mots de un élément binaire, dite mémoire de signaux d'identité impairs, qui a son entrée de données reliée à la sortie de la porte "ET" 47. Les entrées d'adressage des mémoires 48 et 49 reçoivent les signaux de poids les plus faibles ad0 à ad7 de sortie du compteur 40.
L'entrée de validation de lecture-écriture des mémoires 48 et 49 reçoit le signal HD de sorte que ces mémoires sont validées en lecture par les transitions d'un premier sens du signal HD et en écriture par les transitions d'un deuxième sens du signal HD.
Lorsque les circuits de détection d'identité fournissent un signal d'identité pair et un signal d'identité impair relatifs à un premier et à un troisième octet, les mémoires 48 et 49 fournissent un résultat d'identité pair et un résultat d'identité impair relatifs à un deuxième et à un quatrième octet, le premier, le deuxième, le troisième et le quatrième octet représentant quatre octets de même rang appartenant à quatre groupes de 256 éléments binaires reçus successivement sur la jonction entrante.
Pour simplifier le retour manuel à la position médiane de la tige de commande 2 et donc du commutateur 1, il est avantageux de prévoir un bouton supplémentaire 21 qui, lorsqu'il est enfoncé, agit simultanément sur les deux boutons-poussoirs 6 et 7. A cet effet, les deux boutonspoussoirs 6 et 7 comportent chacun, sur la face tournée vers l'autre bouton, une nervure 22, 23 située derrière le bouton 21. Ainsi, lors de l'enfoncement du bouton 21, ce dernier agit simultanément sur les deux nervures 22, 23 et entraîne les deux boutons-poussoirs 6 et 7 dans son mouvement jusqu'à rapprocher les deux leviers 19, 20 l'un de l'autre au vóisi- nage de la position médiane de la tige de commande 2. Le bouton 21 peut également être rappelé en position de repos par un ressort non représenté.
Dans le mode de réalisation suivant la fig. 2, les deux poussoirs 6 et 7 sont de nouveau superposés et sont enfoncés suivant des axes parallèles a l'axe non représenté de la colonne de direction sur laquelle le commutateur 1 est monté de manière que sa tige de commande 2 pivote dans un plan perpendiculaire à l'axe de la colonne de direction. Les deux boutons-poussoirs 6 et 7 comportent également chacun une barrette 13, 14, lesquelles sont cependant ici situées dans un même plan vertical et sont arrondies a leur extrémité libre. Les deux barrettes 13, 14 agissent, par leur extrémité libre, sur un levier basculeur double 24 comportant deux bras 25, 26 dont chacun est en regard de l'extrémité libre de l'une des deux barrettes 13, 14.Le basculeur 24 est solidaire d'un fourreau 27 monté en rotation sur un axe 28 s'étendant parallèlement a distance de la tige de commande 2 du commutateur 1 se trouvant en position médiane. Une fourchette 29 est solidaire du fourreau 27 dans une position telle que les deux branches 30 et 31 de la fourche recoivent entre elles la tige de commande 2, a faible distance de l'extrémité libre de cette dernière.
On reconnaît que lors de l'enfoncement, par exemple du bouton-poussoir 6, le levier basculeur 24 pivote dans le sens contraire des aiguilles d'une montre, de sorte que la fourchette 29 qui est solidaire du levier 24 entraîne la tige de commande 2 vers le haut pour l'amener a la position de signalisation correspondante.
Après relâchement du bouton-poussoir 6, ce dernier revient en position de repos par l'action de son ressort de rappel non représenté, tandis que le levier basculeur 24 et la fourchette 29, qui ne sont pas sollicités par un ressort de rappel, conservent leur position.
Du fait que les deux boutons-poussoirs 6 et 7 agissent sur un même levier basculeur 24, il est nécessaire de prévoir, dans la position de repos représentée, un intervalle entre les extrémités libres des barrettes 13, 14 et les bras 25, 26 du levier 24. Cet intervalle correspond au moins à la projection sur l'axe d'enfoncement d'un des boutonspoussoirs, du mouvement effectué par l'extrémité libre de l'un ou de l'autre bras 25, 26 du levier basculeur 24, lors de l'enfoncement de l'un ou de l'autre bouton-poussoir 6,7, jusqu'au verrouillage du commutateur en position de signalisation.
La fig. 3 illustre un mode de réalisation dans lequel deux boutons-poussoirs peuvent être enfoncés perpendiculairement à l'axe de la colonne de direction. Le commutateur 1 est de nouveau monté sur la colonne de direction de manière que le plan dans lequel pivote sa tige de commande 2 soit perpendiculaire à l'axe de la colonne de direction.
Les deux boutons-poussoirs 6 et 7 sont situés l'un audessus de l'autre dans un plan parallèle au plan de pivotement de la tige de commande 2 du commutateur 1.
Chaque bouton-poussoir 6, 7 qui peut être enfoncé à l'encontre d'un ressort de rappel non représenté se prolonge, en direction du commutateur 1, par un poussoir 32, 33 formant une rampe inclinée en direction de l'axe d'enfoncement de l'autre bouton-poussoir. Les deux poussoirs 32 et 33 se trouvent dans deux plans paralleles situés a faible distance l'un de l'autre, leur intersection se trouvant dans le prolongement de l'axe de la tige de commande 2 se trouvant en position neutre. La longueur des poussoirs 32 et 33 est telle que les extrémités libres des deux poussoirs se trouvent à une distance réciproque supérieure à la longueur de la corde de l'arc que l'extrémité libre de la tige de commande 2 décrit lors du passage du commutateur 1 de l'une des positions de signalisation à l'autre.
La tige de commande 2 porte, à son extrémité libre, un élément cylindrique 34 dont l'axe est perpendiculaire à l'axe de la tige de commande 2 et perpendiculaire au plan de pivotement de cette tige 2. La longueur de cet élément cylindrique 34 est choisie de manière que les plans contenant les deux poussoirs à rampe 32, 33 coupent l'élément 34.
Lors de l'enfoncement, par exemple du bouton-poussoir 6, le poussoir à rampe 32 correspondant est déplacé en direction du commutateur 2 jusqu'à ce qu'il entre en contact avec l'élément cylindrique 34 et déplace ensuite cet élément, et donc également la tige de commande 2, grâce à sa rampe inclinée, vers le haut sur la fig. 3 jusqu'à la position de signalisation indiquée en trait mixte. Dès qu'il est relâché, le bouton-poussoir 6 avec le poussoir à rampe 32 revient à sa position de repos sous l'action de son ressort de rappel non représenté.
Dans le mode de réalisation suivant la fig. 4, chaque bouton-poussoir 6, 7 est prolongé, en direction du commutateur 1, par un poussoir 35, 36 comprenant une partie 37, 38 qui correspond au poussoir à rampe inclinée 32, 33 du mode de réalisation de la fig. 3. La partie inclinée 37, 38 est prolongée par une partie 39, 40 s'étendant suivant l'axe d'enfoncement de l'autre bouton-poussoir 7, 6 en direction du commutateur 1. L'extrémité libre de la partie 39, 40 est arrondie.
Un basculeur 41 monté en rotation libre autour d'un axe 42 perpendiculaire au plan de pivotement de la tige de commande 2 du commutateur comporte deux bras 43, 44 diamétralement opposés, situés en face des extrémités libres des poussoirs 35, 36. Le basculeur 44 comporte, en outre, sur le c3té tourné vers le commutateur 1, perpendiculairement aux bras 43, 44, une fourchette 45 ouverte en direction du commutateur 1. La fourchette 45 reçoit, entre ses deux branches 46, 47, un élément cylindrique 43 disposé comme dans l'exemple de réalisation de la fig. 3, à l'extrémité de la tige de commande 2, perpendiculairement à l'axe de cette tige.
Les extrémités libres des poussoirs 35, 36 sont de nouveau séparées des bras 43, 44, en position de repos, d'une distance suffisante pour permettre au basculeur 41 de pivoter sous l'action de l'enfoncement de l'un des boutonspoussoirs sans que ce mouvement ne soit entravé par le poussoir de l'autre bouton.
Lors de l'enfoncement, par exemple du bouton-poussoir 6, l'extrémité libre de la partie 39 du poussoir 35 se déplace en direction du bras 43 et, lorsqu'elle a atteint ce dernier, fait pivoter le basculeur 41 dans le sens des aiguilles d'une montre. La fourchette 45 du basculeur 41 entraîne ainsi l'élément cylindrique 34 vers le haut jusqu'a ce que la tige de commande 2 du commutateur 1 occupe la position de signalisation supérieure, indiquée en trait mixte position, dans laquelle le commutateur est verrouillé.
Le bouton-poussoir 6 relâché revient à sa position de repos sous l'action de son ressort de rappel non représenté, tandis que le basculeur 41 qui est dépourvu de ressort de rappel conserve la position adcptée du fait que sa fourchette 45 reste en prise avec l'éléme cylindrique 34.
Le mode de réalisation suivant la fig. 5 qui comprend également un basculeur 41 pivotant autour d'un axe 42 et comportant deux bras 43, 44 opposés et une fourchette 45 se distingue principalement du mode de réalisation de la fig. 4 par le fait que le basculeur 41 est monté en position inversée, la fourchette 45 étant dirigée vers les deux boutonspoussoirs 6, 7.
Lorsque les contacts RIF occupent les positions référencées 9, 3, les ventilateurs 4 sont en parallèle et fonctionnent alors à pleine puissance pour refroidir les tubes 1 pendant l'utilisation.
le dispositif électronique représenté à la figure 2 comprend essentiellement les trois parties principales suivantes 1)- un système de commande d'allumage et de temporisation des tubes fluorescents 1, désigné par la référence générale 5. Ce système de commande est réalisé de façon à maintenir la puissance d'alimentation des tubes à la puissance d'allumage choisie pendant une durée prédéterminée et réglable, puis à abaisser la puissance à une valeur de veille qui est maintenue jusqu'à l'introduction dans la machine d'un document à reproduire.
2)- un capteur photosensible à l'introduction du document à reproduire, désigné par la référence générale 6, coopérant avec un circuit de commande capable de modifier automatiquement la puissance d'alimentation des tubes 1,afin de faire passer celle-ci de la puissance de veille à la puis sance d'utilisation dès le début du défilement du document devant le capteur. La puissance d'utilisation est supérieure à la puissance nominale, de sorte que les tubes 1 sont suralimentés pendant l'exposition du document original devant les tubes 1.
3)- un système de temporisation de la puissance d'utilisation des tubes 1, désigné dans son ensemble par la référence générale 7. Ce système électronique de temporisation est relié au capteur 6 et est déclenché par le circuit de commande du capteur 6 lors de la détection par ce dernier de la fin du document à reproduire ; il maintient la puissance d'alimentation des tubes 1 à sa valeur d'utilisation pendant laquelle ceux-ci sont suralimentés, et ce pendant la durée nécessaire à l'évacuation de la copie du document original.
Cette durée est fonction de la longueur du document original et de la vitesse de reproduction choisie, c' est-à-dire de la tension d'alimentation du du moteur d'entraînement (non repré- senté)de la machine reprographique.
On décrira maintenant plus en détail chacune de ces trois parties du dispositif électronique de commande et de temporisation de la machine.
Description du système de commande d'allumage des tubes et de temporisation.
Ce système comporte, pour chaque tube 1, les deux bobines 2, 3 mentionnées ci-dessus et représentées à la figure 1, ainsi que leurs contacts respeetifsRIL1 ,RLL6 et RT1, ceux-ci étant visibles sur le schéma de la figure 1. le système de commande 5 est relié à un transformateur 8 capable de ramener la tension -du secteur, par. exemple 220 V > à 24 V, et il est pourvu d'un condensateur C1 monté en parallèle aux bornes des relais RLL1, Roll6 et des bobines 2, avec interposition d'une résistance de charge, par exemple de 390X. Les bobines RLL1 et RLL6 sont alimentées par le transformateur 8 à travers le contact RT2 placé dans la position représentée en traits pleins à la figure 2, dans laquelle ce contact assure l'alimentation des relais précités par un courant de 24 V fourni par le transformateur 8.
le système de commande 5 comporte par ailleurs-deux transistors TR83 et TRS4 reliés selon le montage Darlington, et reliés, d'une part aux bornes du condensateur C1 , et d'autre part au relais RTl d'alimentation des bobines 3 fournissant la puissance de veille aux tubes 1.