La figure 3 donne une réalisation pratique dun dispositif de calcul mettant en oeuvre le procédé décrit à l'appui de la figure précédente, Les signaux vidéo relatifs aux composantes en quadrature I et Q sont codées, par exemple sous 10 bits plus 1 bit de signe. Le calcul de la valeur absolue des signaux I et Q est réalisée dans le circuit 25 pour I et dans le circuit 26 pour le signal Q. Si le signe est positif, pour I par exemple, sa valeur est conservée et dans le circuit 25, le mot binaire I est transmis tel que par le conducteur 250 à la borne 381 d'un commutateur 38. Si le signe est négatif, on prend le complément à 2 du mot binaire représentant I dans un circuit additionneur 251 dont la sortie aboutit à la deuxième borne 382 du commutateur 38 qui est commandé par le bit de signe transmis par le conducteur 252. A la sortie du commutateur on dispose de la sorte de la valeur absolue du signal I par exemple sous la forme d'un mot binaire de 10 bits dans l'exemple choisi. Pour la composante Q, le traitement est identique à celui qui vient d'être décrit pour la composante I. Le calcul de Log |I| et de Log ! Q se fait ensuite respectivement dans les circuits 27 et 28 qui sont des circuits de transcodage Lin/Log constitués généralement- par des mémoires programmables connues sous le nom de PROM.Suivant le nombre de bits dont on veut disposer pour l'information finale Log #I + Q, bits dont on veut disposer pour l'information finale Log # I + Q on choisit une formule de transcodage particulière. A titre d'exemple, si on pose I l12/1Q12 = Z on peut définir la formule: Y = 16 Log2 2Z, pour Z variant, puisqu'on a choisi un codage à 10 bits pour les composantes I et Q, de 1 à 1024. Dans ces conditions Y = 0 pour Z = O. Les valeurs de Log |I| et Log I QI obtenues à la sortie des PROM 27, 28 respectivement sont ainsi définies avec 8 bits. Ces valeurs sont appliquées ensuite à un comparateur 29 effectuant leur comparaison arithmétique.A la sortie de ce comparateur on dispose d'une part du mot binaire représentant le signal vidéo le plus grand et d'autre part du mot binaire représentant le signal vidéo le plus petit. Le choix de l'un ou l'autre de ces signaux se fait par l'intermédiaire de commutateurs 30, 31 recevant sur leurs bornes d'entrée 300-301, 310-331, respectivement les mots binaires issus des circuits de transcodage 27-28 ; les commutateurs 30, 31 sont commandés par le comparateur 29. Dans l'exemple décrit, le com- mutateur 30 choisit le mot de plus grande valeur tandis que le commutateur 31 choisit le mot de plus faible valeur. Un sous tracteur 32, connecté aux sorties des commutateurs 3031 reçoit ainsi sous la forme de mots de 8 bits le mot M1 de plus grande valeur et le mot M2 de plus faible valeur, qu'il soustrait l'un de l'autre.A la sortie de ce soustracteur 32, on recueille l'expression Log |I| - Log|Q| ou Log |Q| - Log|I| suivant que- Log il est plus grand ou plus petit que Log Q . Pour obtenir l'expression Log |I| / |Q| ou Log |Q| / |I| suivant le cas, un circuit 33 connecté au soustracteur 32 procède au décalage d'un bit vers la gauche, de l'expression qui lui est appliquée, pour le multiplier par deux, équivalent à l'élever à la puissance 2. L'expres- sion obtenue à la sortie du circuit de décalage 33 soit Log / d'un mot binaire à 9 bits est appliquée à une mémoire PROM 34 qui réalise l'opération Log l'hypothèse où Log|I| > le cas contraire où Log Q < Log I, c'est ltopération Log (1 + |Q|/ fil 2) qui serait réalisée dans la PROM 34.