INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Le canal 20 s'élargit brusquement en un point de sa longueur en direction de l'extrémité libre 7 pour former un épaulement 20a. Cet épaulement forme avec une tête 2a vissée dans I, extrémité libre de la tige-support 2 une seconde butée pour le déplacement axial des éléments 5, 8 et il.
Une matrice 12 est montée d'une telle manière (non représentée) dans le dispositif, qu'elle peut se déplacer axialement sur le mandrin 1. Elle définit une cavité intérieure 13, dont le contour correspond à celui prévu pour 1 'ébauche 6 après son élargissement. Dans la forme d'exécution représentée, ce contour est exactement celui d'un tronc de cône unique; mais il peut aussi être prévu un élargissement par paliers.
Des canaux radiaux 14 s'étendent de la face interne à la face externe de la matrice 12. Ils permettent à l'air emprisonné entre l'ébauche 6 et la matrice 12 lors de l'élargissement de s'échapper à l'extérieur. Un alésage axial 15 fait en outre communiquer la cavité intérieure 13 de la matrice 12 avec 1'ex- térieur en débouchant sur la face en bout de gauche (dans les figures) de cette dernière. Son diamètre est supérieur au plus grand diamètre du bouchon du tube.
Le dispositif qui vient d'être décrit fonctionne de la manière suivante: Le corps encore cylindrique 17 de l'ébauche de tube 6 à élargir est, dans un premier poste de travail de la tête-révolver, enfilé sur la partie 5 du mandrin. Cette première opération peut s'effectuer manuellement ou mécaniquement. Le bouchon 16 est, à ce moment-là, déjà vissé sur le goulot de l'ébauche.
La tête-révolver (si l'on en utilise une) effectue un déplacement angulaire qui amène le mandrin et l'ébauche à un nouveau poste de travail, où la matrice 12 est enfilée axialement sur l'ébauche 6. Au cours de ce mouvement, le bouchon 16 pénètre dans l'alésage 15 de la matrice 12, tandis que le fond de la cavité intérieure 13 de cette dernière vient en appui contre l'épaule 18 de l'ébauche. Cette position correspond à celle représerr tée à la fig. 1. Le ressort 9 repousse la partie 5 du mandrin vers la gauche de la figure jusqu'à ce que l'épaulement 20a du canal 20 vienne en appui contre la tête 2a de la tige-support 2.
Puis la matrice 12 poursuit son mouvement, entraînant avec elle l'ébauche 6, l'extrémité ouverte du corps 17 de celleci glissant sur la manchette il. Celle-ci peut parfaitement avoir un diamètre extérieur inférieur à celui de la zone adjacente de la partie 5 du mandrin. Ceci diminue l'usure par frottement lors du glissement du corps 17.
A la fig. 2, la matrice 12 et l'ébauche 6 se sont dé placoessuffisamment sur le mandrin pour que la face interne de 1' épaule 18 soit en appui contre l'extrémité 7 de la partie 5 du mandrin. Lorsque la matrice 12 et l'ébauchent 6 continuent leur déplacement vers la droite de la figure, la partie 5 du mandrin, la manchette il et la pièce intermédiaire 8 sont entrainées vers l'extrémité 3 de la tige-support, comprimant le ressort 9. On obtient ainsi un effet d'amortissement. A l'issue de ce déplacement, les éléments du dispositif se trouvent dans la position représentée à la fig. 3, dans laquelle l'extrémité libre de la jupe 3b se trouve en appui contre l'extrémité 2 de la tige-support 2.
Comme on le décrira plus en détail dans la suite, les commandes d'entrée-sortie mentionnées sur la figure 18 sont émises sur les lignes RDDT des deux bus de système A et B indépendamment du fait que le contrôleur 43C auquel la commande est envoyée est sur le bus de système A ou sur le bus de système B. Dans les c o la commande doit être envoyée à un seul bus de système, par exemple, en réponse à une demande DMA d'un contrôleur IOC sur le bus de système B, une seule ligne d'échantillonnage de commande (PIOCTA sur le bus A ou PIOCTB sur le bus B) est remise à ZERO binaire de sorte que seuls les contrôleurs IOC sur ce bus voient la commande d'entrée-sortie.Dans d'autres cas où le processeur CPU émet une commande d'entrée-sortie à un contrôleur IOC qui peut être sur l'autre bus, par exemple, en lançant une commande de processeur CPU (CPCMD)~à un contrôleur TOC, les deux lignes d'échantillonnage de commande (PIOCTA et PIOCTB) sont remises à ZERO binaire de sorte que tous les contrôleurs IOC voient la commande d'entrée-sortie.
On va maintenant décrire les moyens d'accès à la mémoire.
Tous les accès à la mémoire sont engendrés par la partie microprogrammée du processeur CPU. Il faut deux cycles de processeur CPU (1 microseconde au total) pour avoir accès à la mémoire. La figure 19 représente la séquence d'évènements et les signaux nécessaires pour transférer des données en direction/en provenance de la mémoire.
Pendant le premier cycle de processeur CPU (500 nanosecondes), les signaux d'écriture de multiplet sont engendrés (PWRTB1, PWRTBO). Le signal PWRTBO est un UN binaire si le multiplet de gauche (zéro) des données doit être écrit en mémoire. Le signal PWRTB1 est un UN binaire si le multiplet de droite (un) des données doit être écrit en mémoire.
Ces signaux peuvent provenir d'un contrôleur de DryA ou de la partie microprogrammée de processeur CPU. Dans chaque cas, ces signaux sont valides du temps principal un au temps principal quatre du cycle de processeur CPU initial. Ces signaux informent la mémoire qu'un mot doit être lu ou le (ou les) rtLiltiplet(s) associé(s) doit (vent) être écrit(s) . Au temps principal trois du premier cycle de processeur CPU, l'impulsion de parcours de mémoire (PMEMGO) est engendrée. En même temps que l'impulsion PMEMGO, l'adresse de mot (16 bits) est placée sur les lignes d'adressefdonnées (BUSBOO à BUSB 15) du bus de système B.
Cette adresse peut provenir d'un contrôleur de DMA ou du processeur CPU. Dans tous les cas, ce signal traverse le bus interne d'un bus de système (A ou B) à l'autre bus de système (B ou A). L'adresse (pendant le premier cycle) et les données (pendant le second cycle) sont placées sur les bus de système A et B par l'intermédiaire du bus interne.
La mise de l'adresse ou des données sur les deux bus de système est faite quand 1' dresse (ou les données) provient d'un contrôleur de DMA sur le bus de système B ou du processeur CPU selon ce qui convient pour permettre de contrôler les adresses ou données de chaque bus de système et autrement ce n'est pas nécessaire dans ces cas pour un fonctionnement correct du système. L'impulsion de parcours de mémoire permet à la mémoire d'accepter l'adresse et de lancer sa séquence d'accès. Si l'accès est du à une demande de contrôleur IOC de DMA, le processeur CPU examine l'adresse par rapport à l'adresse maximale permise par l'établissement de la composition de mémoire principale vis-à-vis du processeur CPU.Si l'adresse est supérieure à l'adresse maximale permise, il en résulte un forçage des signaux d'erreur de mémoire (PEMPAR et MEMPER) pour informer le contrôleur IOC concerné de la détection d'une adresse non existante.
Le contrôleur IOC met alors a un le'bit correct dans son registre d'état. Les demandes de mémoire lancées par le processeur CPU sont contrôlées pour vérifier qu'il n'y a pas d'adresses de mémoire non existantes avant de lancer une opération de parcours de mémoire et une interruption 15 en résulte.
Pendant le second cycle de processeur CPU, un transfert de données est réalisé. Si le processeur CPU ou un contrôleur IOC doit recevoir des données, le processeur CPU valide les émetteurs de données de plaquette de mémoire (PBSFMD) et au temps principal trois, la mémoire place les données sur le bus de système B et, par l'intermédiaire du bus interne de processeur CPU, sur le bus de système A. Si la mémoire était en train d'exécuter une lecture de mot complet et qu'elle détecte une erreur de parité, elle force le signal d'erreur de mémoire (MEMPER). Le processeur CPU transmet le signal d'erreur au bus de système A avec un signal d'erreur de contrôle de parité (PME3PAR). Si l'accès était dt a un contrôleur IOC en ayant fait la demande, le contrôleur IOC met un bit d'erreur à un dans son registre d'état.Une erreur de parité détectée pendant des demandes d'accès a. la mémoire principale faites par le processeur CPU provoque une interruption 17. Tous les signaux d'erreur de mémoire principale sont remis à zéro au cours de l'exploration de mémoire suivante pendant l'opération de mémoire principale suivante. Si des données doivent être écrites en mémoire, le processeur CPU ou un contrôleur TOC place les données sur le bus de système pendant le second cycle et la mémoire lit les données en fonction des signaux d'écriture de multiplet dans l'emplacement adressé au temps principal trois.
On va maintenant décrire l'opération de rafraichissement de mémoire.
Un cycle de rafraîchissement de mémoire principale se produit si le processeur CPU émet un signal de parcours de mémoire (PMEMGO) en même temps que le signal de rafraîchissement de mémoire (P{FRSH) sur le bus de système B.
Aucun autre dialogue de bus de système n'est nécessaire.
Le processeur CPU émet un signal de rafraîchissement de mémoire principale au moins toutes les 15 microsecondes. Si la partie microprogrammée du processeur CPU détermine que la mémoire principale n'est pas utilisée à ce moment, il peut émettre le signal de rafraîchissement de mémoire à n'importe quel moment, en empêchant ainsi l'interruption du fonctionnement de processeur CPU pour l'émission d'un rafraîchissement de mémoire.
On va maintenant décrire les moyens permettant d'envoyer un code de fonction à un contrôleur IOC.
Le processeur-CPU transfère des codes de fonction à un contrôleur 'TOC pendant l'exécution d'instructions de programme TO, IOH, IOLD, ce qui provoque le transfert vers ou à partir du contrôleur L3C d'un mot de 16 bits. La figure 20 représente la séquence d'événements et les signaux nécessaires pour exëcuter cette opération de bus de système.
La séquence est lancée par le processeur CPU qui émet une commande de processeur CPU (CPCMD) sur les lignes RDDT et place le numéro de canal et le code de fonction sur les lignes d'adresse/données (BUSXOO à BUSX15) des bus de système A et B. te processeur CPU attend un temps maximal de 1,2 milliseconde pour recevoir une réponse du contrôleur TOC identitié par le numéro de canal. Pendant ce temps, le processeur CPU est effectivement bloqué, aucune interruption de logiciel ne peut être honorée mais des demandes de transfert de données peuvent être prises en charge.Le blocage du processeur CPU résulte de ce que le traitement d'un microprogramme de processeur CPU se fait en tourault sur une boucle pendant l'exécution de l'instruction de programme (IO, IOH, TLD), ce qui a pour effet de faire émettre une comman- de par le processeur CPU en direction du contrôleur IOC.
Le groupement carbamate du noyau pyrrolidine peut être acyclique, et peut comprendré par exemple les radicaux carbamoyle, alkyl. inférieur-carbamoyle comme les radicaux méthylcarbamoyle, éthylcarbamoyle, propylcarbamoyle, isopropylcarbamoyle, di(alkyl inférïeur)carbamoyle comme les radicaux diméthylcarbamoyle, diéthylcarbamoyle, propargyle carbamoyle ou allylcarbamoyle. Il comprend également des groupements cycloalkylcarbamoyle comme les radicaux cyclopentylcarbamoyle, dicyclopentylcarbamoyle, cyclohexylcarbamoyle, dicyclohexylcarbamoyle, etc.En outre il comporte des groupements phényl- et phényl substitué-carbamoyle comme les radicaux phénylcarbamoyle, 4-chlorophénylcarbamoyle, 3éthylphénylcarbamoyle, 4-méthoxyphénylcarbamoyle, 4-(trifluoro méthyl)phénylcarbamoyle-, etc. De préférence un seul des radicaux RO et R1 est un radical cycloalkyle, phényle ou phényle substitué.
Le groupement peut également former un radical hétérocyclique à cinq chaînons ou à six chainons, du groupe comprenant la pyrrolidine, la pipéridine et la morpholine.
De préférence, un seul des radicaux RO et R1 est autre que l'hydrogène, excepté lorsque RO et R1 sont tous deux des radicaux alkyle rflfèrieur.
Les composés préférés de formule I sont ceux dans lesquels R est un atome d'hydrogène ou un radical alkyle inférieur ; un radical et R1 sont chacun indépendamment un radical alkyle inférieur en Cl-C4 ; R2 et R3 sont chacun un atome d'hydrogène ou un radical alkyle inférieur en C1-C4 ; R4 est un atome d'hydrogène ou bien RO alcanoyle inférieur ou benzoyle ; et n est égal à 0 ou 1. Le groupement carbamate occupe la position 3- ou la position 4- du noyau pyrrolidinet de préférence la position 4-.
On préfère tout particulièrement les composés de formule I dans lesquels R est un atome d'hydrogène ; RO et R1 sont chacun un radical alkyle inférieur en Cl-C4, et plus spécialement un radical alkyle inférieur en C1-C3 ; R2 est le radical méthyle ; R3 est l'hydrogène ; R4 est l'hydrogène n est égal à 1 ; et le groupement carbamate occupe la position 4-.
La methode préférée de synthèse des composés de formule I utilise comme produit de départ une hydroxyproline de formule
On commence par protéger l'atome d'azote, par exemple à l'aide d'un groupement protecteur d'azote du type communément utilisé dans la synthèse des peptides, par exemple un groupement carbobenzoxy, para-toluenesulfonyle, acétyle, ou un groupement similaire, pour obtenir un composé protégé tel que
dans lequel CBz est le groupement protecteur carbobenzoxy.
On estérifie ensuite le composé protéaé de formule III, par exemple en le faisant réagir avec un diazoalcane tel que le diazométhane, pour former un ester de formule
dans laquelle R est un radical alkyle inférieur tel que le radical méthyle ou isobutyle, dé préférence le radical méthyle.
On peut ensuite introduire le groupement carbamate où Ro est l'hydrogène et R1 est autre que l'hydrogène, en faisant réagir le composé de formule IV avec un isocyanate (Rl-NCO) dans un solvant organique inerte comme le benzène ou un solvant similaire, pour obtenir l'intermediaire suivant de formule
Pour la préparation de l'isomère cis, on mène la réaction précédente en présence d'une quantité catalytique d'une base telle que la pyridine ou la triéthylamine.
,Ou bien, on peut préparer l,es composés de formule V en faisant réagir le composé protégé de -formule IV avec le phosgène pour former un intermédiaire de formule (que l'on n'isole pas nécessairement), que l'on fait ensuite réagir avec l'amine appropriée de formule ou NH3 (où Rg et R1 sont tous deux I.'hydrogène) pour former le composé de formule V.
Quand Rg et R1 (dans la formule V) sont tous deux autres que l'hydrogène ou complètent ensemble un radical hétérocyclique, on fait alors réagir le composé protégé de formule IV avec l'halogénure'de carbamoyle de formule dans laquelle hal est un halogène, de préférence le chlore.
L'hydrolyse alcaline du composé de formule V à l'aide d'une base comme la soude, la baryte, la potasse ou une base similaire, donne l'acide de formule
On peut ensuite supprimer le groupement protecteur du composé de formule VIII, sous la forme de l'acide ou de l'ester, par exemple, par le mode opératoire classique de l'hydrogénation en présence de palladium sur charbon, pour obtenir le composé de formule
sont identiques à ceux du premier et il en va de même pour le fonc-
tionnement, sauf, bien entendu, que la pression P2 de la chambre supé-
rieure 33U du vérin hydraulique 33 est commandée en fonction de l'usure w de la lame 15, détectée par le capteur 67, et sur la base
de l'équation (6).
Le capteur d'usure 67 peut être choisi parmi des appa-
reils connus ou être conçu et réalisé facilement en fonction des besoins par l'homme de l'art pour qu'il détecte l'usure w de la lame 15 pendant une opération de sciage. Il peut être formé, par
exemple, comme représenté figure 6, par un capteur magnétique cons-
titué d'une armature magnétique 71 et d'une bobine 69 connectée à un circuit 73 de détermination de valeur moyenne et il peut être installé sur le parcours du brin supérieur de la lame 15, entre la
poulie motrice 7 et la poulie menée 9.
Dans le troisième exemple, le calculateur 55 est seu-
lement progammé avec le calcul d'une équation, l'équation (6), tandis
que le rendement de coupe désiré V et la constante de proportionna-
lité An de même que la fonction Bn(w) de l'équation (6) sont mémo-
risés au préalable dans sa mémoire. Le rendement désiré A' est pré-
déterminé pour divers matériaux à scier, exactement comme dans les premier et deuxième exemple, et la constante An et la fonction Bn(w) sont prédéterminées expérimentalement. Le calculateur 55 détermine la composante normale désirée RN' de la résistance à la coupe R sur la base de l'équation (6) et en fonction de l'usure w de la lame 15, transmise par le capteur d'usure 67, du rendement désiré YV, de la
constante An et dela fonction Bn(w) préalablement mémorisés. Le cal-
blement parallèle, un écran de recouvrement, qui est situé devant la lampe et qui possède un arrangement de zones transparentes, et une plaque intercalaire disposée entre la lampe et l'écran de recouvrement et formée par une feuille de matière transparente dont les faces sont moulées de façon à définir un arrangement de lentilles convergentes alignées chacune sur l'une des zones transparentes pour concentrer et faire passer par celle-ci un pinceau élémentaire formé par une partie
du faisceau parallèle.
Un agencement de ce genre est proposé dans le brevet allemand na 956 566. Ce brevet concerne un feu arrière avec réflecteur, dans
lequel un écran de recouvrement possède un arrangement de prismes rgflg-
chissants sur sa surface interne. Entre les prismes, la surface interne de l'écran de recouvrement possède un arrangement de zones planes ou convexes. Dans ce feu, l'écran intercalé est moulé sous la forme d'un arrangement de lentilles biconvexes concentrant chacune une partie du faisceau provenant du réflecteur et donnant un pinceau élémentaire qui traverse l'écran de recouvrement dans les zones comprises entre les prismes. Il y a lieu de s'attendre à ce que, dans un proche avenir, l'évolution du style des véhicules automobiles, particulièrement en ce qui concerne les lanternes ou feux comportant une ou plusieurs lampes, tels que feux latéraux, indicateurs de direction, feux de brouillard arrière et phares de recul, conduise à des produits que l'on pourra considérer comme cachés ou masqués, ou encore qui présentent une face
émettrice ayant la même couleur que la carrosserie, ou une couleur harmo-
nisée à celle-ci. On peut s'attendre à ce que la production de telles lanternes ou feux s'oriente vers l'obtention de surfaces noires opaques, suivant en cela le développement du style d'autres détails tels que parechocs, calandres, joncs de protection, etc. Un feu selon le brevet allemand 956 566 ne permet pas de satisfaire aux impératifs de style envisagés ci-dessus, puisque l'écran de recouvrement est en une matière transparente, colorée ou incolore, comme celles utilisées dans les feux ou lanternes traditionnels o dans
les réflecteurs ordinaires.
La présente invention a pour objet de parvenir à un feu du type mentionné au début, mais capable de satisfaire aux impératifs de style susmentionnés. Pour cela, l'invention prévoit un feu du type mentionné au début, caractérisé en ce que l'écran de recouvrement comporte une feuille formée par une couche externe de matière opaque et une couche intérieure de matière transparente, la couche externe comportant un arrangement de
trous traversants,remplis chacun par un relief de la matière transpa-
rente de la couche intérieure, chacun de ces trous définissant l'une
desdites zones transparentes.
L'invention permet d'obtenir un écran de recouvrement à surface opaque ayant n'importe quelle couleur désirée. Cette surface ne laissera apparaître qu'un simple arrangement de points correspondant aux trous traversants et aux reliefs. Si la concentration de la lumière s'effectue par pinceaux élémentaires très fins, les points de sortie de la lumière (c'est-à-dire de ces pinceaux élémentaires) à la surface externe de l'écran de recouvrement peuvent être assez petits pour être pratiquement
indécelables lorsque le feu est éteint.
D'autres caractéristiques et avantages de l'invention appa-
raîtront à la lecture de l'exemple non limitatif décrit ci-après en se référant aux dessins annexes sur lesquels:
Le septième emplacement mémorise l'adresse de compteur de programme (P) utilise pour revenir de la procédure de traitement d'interruption interne.
Le huitième emplacement mémorise le contenu du registre de base (B3) quand il se produit une interruption interne.
On va maintenant faire une description générale du déroulement de la partie microprogrammée.
La partie microprogrammée de processeur CPU comprend un groupe de sous-programmes fonctionnels qui se trouvent dans la mémoire morte (ROS) de 1024 mots par 48 bits (élément 238 sur la figure 9). Ces sous-programmes commandent différentes opérations du matériel en réponse à. des instructions de programme et à des conditions du matériel. Ces opérations sont: auto-déclenchement d'initialisation/ de mise sous tension d'alimentation, extraction d'instruction, exécution d'instruction, et interruptions (de matériel ou de logiciel).
Quand une phase ou pas de microprogramme est décodé, certaines opérations de matériel se produisent telles que l'addition faite arithmétiquement par l'unité ALU des contenus de deux registres et le chargement du contenu de registre à nouveau dans un des registres ou l'écriture de la demande dans la mémoire interprète.
La mise en séquence est exécutée par des microopérations de groupement dans les micro-instructions, et ensuite, par des micro-instructions de groupembnt. Une micro-instruction est exécutée pendant chaque pas de microprogramme (un cycle de processeur CPU) de 500 nanosecondes. Ces séquences de micro-instructions sont appelées micro-routines ou microprogrammes. Elles produisent une liaison entre une programmation de système commandée par logiciel et une opération de matériel.
Pendant une extraction d'instruction de programme de la mémoire principale qui est réalisée sous commande microprogrammée de processeur CPU, un branchement est réalisé, sur des interruptions de logiciel et le format de l'instruction de programme à exécuter, pour sélectionner une micro-routine particulière dans la mémoire ROS contenant la partie microprogrammée pour traiter une interruption de logiciel en attente ou l'instruction de programme qui vient juste d'être lue en mémoire principale. Quand chaque instruction de microprogramme (micro-instruction) de la micro-routine est décodée, elle valide à son tour les voies du matériel appropriées.
Après l'exécution de la micro-instruction spécifiée, la micro-instruction de microprogramme suivante est adressée et exécutée, ou une micro-instruction de branchement est exécutée. Dans certaines circonstances, un contrôle de branchement sur condition est exécuté pour déterminer l'adresse de micro-instruction suivante.
De cette façon, la partie microprogrammée de processeur CPU tourne sur une boucle de différentes séquences nécessaires pour terminer l'exécution de l'instruction de programme. Quand celle-ci est terminée, l'instruction de programme suivante est extraite de la mémoire principale et exécutée d'une manière semblable.
Le déroulement gen-ral de la partie microprogrammée est représenté sur la figure 33. Le système est initiale par une mise sous tension d'alimentation du système, dans le bloc 350, ou l'abaissement du bouton-poussoir CLEAR de remise à zéro sur le tableau de connexion, dans le bloc 352.