REvENDIcATIoNS 1. Système de traitement de données comprenant un ensemble d'unités reliées par un bus commun (202, 204) pour transférer des informations entre lesdites unités, caractérisé en ce qu'il comprend : (200) (206-1 > A. au moins une première, (200) une seconde (200-1) et une troisième unités, (208-1) la première unité (200) constituant une ressource pouvant être partagée par au moins lesdites seconde ('06-1) et troisième unités (208-1). (230,232,234) B. des premiers moyens/inclus dans ladite première unité' pour envoyer un signal de commande sur le bus commun à la seconde unité, ledit signal de commande indiquant que la première unité souhaite avoir accès à la seconde unité o (234,254) C. des seconds moyens,/incîus dans la première unité, pour recevoir un signal d'attente sur le bus commun en provenance de la seconde unité, ledit signal d'attente indiquant que la seconde unité qui démet ce signal d'attente souhaite que la première unité attende et relance un signal de commande ; et (230,232,236) D. des troisièmes moyens,/inclus dans la premire unité, pour relancer ledit signal de commande en direction de la seconde unité. 2. Système selon la revendication 1, caractérisé en ce qu'il comprend en outre : (250) A. des quatrièmes moyens, /inclus dans la première unité, pour recevoir un signal de demande de transfert de données sur le bus commun en provenance de la seconde ou de la troisième unité ; (248,252) Bç des cinquiemes movens, 'inclus dans la première unité, pour suspendre ladite opération d'attente de la première unité et traiter ladite demande de transfert de données, en réponse au signal de demande de transfert de données ; et (236,248,252) C. des sixièmes moyens,/inclus dans la première unité, pour poursuivre ladite opération d'attente et relancer ledit signal de commande en direction de la seconde unités en réponse à la fin de l'exécution de l'operation de transfert de données 3.Système selon la revendication 2, caractérisé en ce qutil corpend en outre : (251) A. des septièmes moyens," inclus dans la première unité, pour recevoir un signal de demande d'interruption de la seconde ou de la troisième unité ; B. des huitièmes moyens,/inclus dans la première unité, pour interrompre l'exécution d'une opération dans la première unité et répondre à la demande d'interruption en réponse au signal de demande d'interruption ; et (230,232,236 C. des neuvièmes moyens,/inclus dans la première unité, pour reprendre l'exécution de l'opération d'attente et relancer le signal de commande en direction de la seconde unité, en réponse à la fin de l'exécution de l'opération d'interruption. 4. Système selon l'une quelconque des revendi- cations 1 à 3, caractérisé en ce que ladite première unité est une unité centrale de traitement de-données (200). 5. Système selon la revendication 4, caractérisé en ce que ladite unité centrale de traitement est une unité centrale de traitement mircroprogrammée (239, 232,234,236) 6. Système selon la revendication 5 caractérisé en ce que, le bus commun étant un bus commun synchrone, ladite unité centrale de traitement comprend des moyens de synchronisation (281, 282, 286) pour engendrer des signaux de synchronisation sur le bus commun. 7. Système selon la revendication 62 caractérisé en ce qu'il comprend en outre : (214-1) A. Une mémoire principale ,/ reliée au bus commun, pour mémoriser un ensemble de mots de données et d'ins- tructions de programme ; et (230,232,234 260,26Q) B. des dixièmes moyens, (230, 232, 234, 260, 269) inclus dans la première unité, pour traiter le transfert d'informations entre ladite mémoire principale et la seconde ou la troisième unité, en réponse à ladite demande de transfert de données. 8. Système selon la revendication 7, caractérisé en ce qu'il comprend en outre : (230, 242, 244) A. des onzièmes moyens, /inclus dans a première unité, pour engendrer ledit signal de commande destiné à la seconde unité, en réponse à une des instructions de programme, et (248,257) B. des douzièmes moyens, 1 inclus dans les onzièmes moyens de la premier unité, pour interrompre lesdits onzièmes moyens en réponse à un signal de demande d'interruption reçue dudit bus commun. 9. Système selon la revendication 8, caractérisé en ce qu'il comprend en outre : (230,248,250,252) A. des treizièmes moyens,/incîus dans la première unité; pour répondre sous commande microprogrammée à ladite demande de transfert de données reçue dudit bus commun; et B. des quatorzièmes moyens,/inclus dans la première unité, pour revenir au traitement de ladite instruction de programme qui a donné lieu à une transmission du signal de commande à la seconde unité, ladite reprise de traitement étant faite à la fin du traitement' de la demande de transfert de données. 10. Système selon la revendication 9, caractérisé en ce qu'il comprend en outre des quinzièmes moyens,/inclus dans la première unité, pour établir une priorité entre les demandes de transfert de données et les demandes d'interruption provenant du bus commun et pour répondre aux demandes de transfert de données dans un ordre de priorité donné et pour répondre aux demandes d'interruption après le traitement de toutes les demandes de transfert de données. 11. Système selon la' revendication 10, caractérisé en ce que, ledit bus commun comprenant en outre un ensemble de bus communs synchrones,/ladite unité centrale (200) de traitement est connectée à chacun desdits bus communs, la seconde (206-1) et la troisième unités (208-1) sont connectées à un des bus communs (202) et la mémoire principale (214-1) est conectée à un des bus communs (204). 12. Système de traitement de données comprenant une unité centrale de traitement (CPU), (200) une mémoire pri'ncipaîe,/ Y4u'r > ensemble de contrôleurs d'entrée sortie (IOC) (218-1, 220-1) reliés par un bus commun (204) pour transférer des informations entre ladite mémoire principale et le processeur CPU et entre la mémoire principale et ledit ensemble de contrôleurs TOC, caractérisé en ce que ledit processeur CPU comprend un circuit logique d'opération d'attente incluant :: A. des premiers moyens, dans te processeur CPU, pour envoyer un signal de commande sur le bus commun a n'importe lequel des contrôleurs TOC; Bo des seconds moyens, (230, 232, 234, 254) inclus dans le pocesseur CPU, pour recevoir un signal d'attente d'un des controleurs TOC, ledit signal d'attente indiquant que ledit contrôleur TOC est provisoirement occupé et ne peut pas présentement répondre audit signal de commande; C. des troisièmes moyens, (230) inclus dans le processeur CPU, pour recevoir des signaux de demande de transfert de données sur le bus commun de n'importe lequel des contrôleurs TOC; et 257 D. des quatrièmes moyens,/incîs dans le processeur CPU, pour recevoir des signaux de demande d'interruption de n'importe lequel des contrôleurs TOC. 13. Système selon la revendication 12, caractérisé en ce qu'il comprend en outre A. des cinquièmes moyens, (230,232,257-1) inclus dans le processeur CPU pour traiter la demande d'interruption de priorité la plus grande, et des moyens qui permettent de terminer 1'exécution de l'opération d'interruption présente avant de lancer l'opération d'interruption suivante (230,232,Z50-2) B. des sixièmes moyens,/inclus dans le processeur CPU, pour traiter la demande de transfert de données de priorité la plus grande, et des moyens qui permettent' de terminer l'exécution d'une opération de transfert de données avant de lancer une demande de transfert de données suivante ; et (230,248,252) C. des septièmes m.oyens,/inclus dans le processeur CPU, pour permettre à ladite demande de transfert de données de suspendre le traitement d'une demande d'interruption et de reco,mnencer le traitement de la demande d'interruption à la fin de l'exécution de la demande de transfert de données. 14. Système selon la revendication 13 , caractérisé en ce qu'il comprend en outre des huitièmes moyens, (230,232,257-1) inclus dans le processeur CPU, pour suspendre le traitement d'une demande d'interruption par une demande d'interruption de priorité supérieure et pour permettre de terminer l'exécution de ladite demande d'interruption après la fin d'exécution du traitement de la demande d'interruption de priorité supérieure. 15. Système selon la revendication 14, caractérisé en ce qu'il comprend en outre : A. des neuvièmes moyens, (236) inclus dans le processeur CPU, pour indiquer la possibilité d'interruption du processeur CPU, et (230,232,234,236) B. des dixièmes moyens,/ inclus dans le processeur CPUJ pour valider le transfert d'informations de la seconde unité pendant n'importe quel cycle de transfert à n 'importe quel moment, Si la possibilité d'interruption du processeur CPU est supérieure à la possibilité d'interruption d'une desdites unités cherchant à transférer des informations avec le processeur CPU. 16. SYstème selon la revendication 15, caractérisé en ce qu'il comprend en outre A. des onzièmeys moyens, (236) inclus dans le processeur CPU, pour indiquer le niveau de possibilité d'interruption du processeur CPU; et ,(230,232 234,236) B. des treizièmes moyens, inclus dans le processeur CPU, pour invalider lesdits moyens pour interdire qui sont inclus dans le processeur CPU et pour valider le transfert d'informations avec le processeur CPU à n'importe quel moment, si le niveau d'interruption de ladite unité de laquelle des informations doivent être transférées est plus significatif que celui de possibilité d'interruption du processeur CPU. 17. Système de traitement de données, caractérisé en ce qu'il comprend A. un bus commun ,(204) B. une unité centrale de traitement de données microprogrammée (processeur CPU) (200) relié au bus commun; C. une mémoire principale,1 reliée au processeur CPU, pour la mémorisation d'un ensemble d'instructions de programme et de mots de données ; D. un ensemble d'appareils périphériques (221-1,221-2) E. un ensemble de contrôleurs d'entrée-sortie (TOC) reliés chacun à un ou plusieurs dudit ensemble d'appareils périphériques, pour transférer des informations entre lesdits appareils périphériques et la mémoire principale ; (230,232) F. des moyens,/inclus dans le processeur CPU, pour extraire certaines des instructions de programme de la mémoire principale et exécuter lesdites instructions de programme sous commande microprogrammée ; G. des moyens, (250) inclus dans le processeur CPU, pour recevoir des demandes de transfert de données desdits controleurs IOC; H. des moyens,/lnc s dans le processeur CPU, pour recevoir des signaux de demande d'interruption sur le bus commun en provenance desdits contrôleurs TOC ; I. des moyens, (250-2) inclus dans le processeur CPU, pour traiter la demande de transfert de données de priorité la plus grande (257-1) 3. des moyens,/incîus dans le processeur CPU, pour traiter lesdites demandes d'interruption sur la base des priorités ; (242,244) K. des moyens,/incîus dans le processeur CPU, pour décoder lesdites instructions de programme et pour envoyer un signal de commande sur le bus commun en direction des contrôleurs TOC en réponse à une instruction particulière desdites instructions de Programme J (248,254,550 5 8) L. des moyens,/inclus dans Ye processeur CPU, pour recevoir un signal d'attente d'un des contrôleurs TOC auquel ledit signal de commande était adressé M. des moyens, (230,232,250) inclus dans e processeur CPU, pour répondre audit signal d'attente en extrayant à nouveau ladite instruction de programme de la mémoire principale et en essayant à nouveau de l'exécuter ; ; N. des moyens,/incîus dans le processeur CPU, pour permettre auxdits moyens microprogrammes de traiter lesdites demandes de transfert de données tout en sus pendant la ré-exécution de ladite instruction' de programme particulière; et (230,232,257)1 O. des moyens,/inclus dans le processeur CPU, pour permettre au processeur CPU de traiter lesdits signaux de demande d'interruption sur la base des priorités tout en suspendant ledit nouvel essai d'exécution de ladite instruction de programme particulière.