REVENDICATIONS 1. Procédé de transmission de données du type HDLC caractérisé en ce que les codes de service FLAG, ABORT et IDLE sont remplacés par un nombre étendu de codes de service constitués dtun noyau de code (3) suivi d'un nombre défini supérieur à un, de bits associés à ce noyau de code. 2. Dispositif de transmission de données pour la mise en oeuvre du procédé suivant la revendication 1 comprenant un convertisseur parallèle-série à l'émission (6) et un convertisseur série-parallèle (9) à la réception caractérisé en ce que le convertisseur parallèle série comporte un bloc générateur de noyau de code (25) pour engendrer sur commande des noyaux de code et commander la transmission des bits "associés aux noyaux de code le convertisseur serie-parallèle comporte un bloc de reconnaissance des noyaux de code (60) pour détecter les noyaux de code et localiser les séquences de bits associés aux noyaux de code. 3. Dispositif selon la revendication 2 caractérisé en ce que le convertisseur parallèle série comporte un bloc générateur (28) pouvant, sur commande d'un signal de définition de mode, fonctionner soit suivant le mode HDLC standard pour engendrer des codes de service soit suivant le mode HDLC à codes de service étendus pour engendrer des noyaux de code et commander la transmission des bits associés aux noyaux de code le-convertisseur série parallèle comporte un bloc générateur (61); et (62) pouvant, sur commande d'un signal de définition de mode, fonctionner soit suivant le mode HDLC standard pour 6tecter les codes de service soit suivant le mode HDLC å codes de service étendus pour détecter les noyaux de code et localiser les séquences de bits associés aux noyaux de code. 4. Système de transmission de données utilisant le procédé de la revendication 1. 5. Systeme de transmission de données utilisant l'un des dispositifs de la revendication 2 ou de la revendication 3. SYMBOLES UTILISES DANS LES BLOCS NORMALISES SYMBOLE SIGNIFICATION BIN HEX BINARY TO HEXADECIMAL CONVERTER BIN OCT BINARY TO OCTAL CONVERTER CTR COUNTER C2 CLOCK INPUT D D INPUT INTO A FLIP FLOP FF FLIP FLOP G1 GATING INPUT PE PARALLEL ENABLE, OVERSIDES SE OR + 1 WHERE APPLICABLE REG REGISTER SE i SHIFT ENABLE & AND GATE = 1 J EXCLUSIVE OR GATE 1 OR GATE + 1 WHEN INPUT IS TRUE, INCREMENT OF 1 IN A COUNTER IS ENABLED ON I THE LEADING EDGE OF A CLOCK PULSE 1, 2D SHOWN IN A REGISTER CELL, MEANS THAT THE CELL IS A D FLIP FLOP CLOCKED BY C2 AND THAT THE CELL INPUT IS ENABLED BY G1 CONVERTISSEURS PARALLELE SERIE SYMBOLES UTILISES DANS LES SCHEMAS SYMBOLE SIGNIFICATION ABID ABORT/IDLE AI ABID RETIMED THROUGH A D FLIP FLOP AIG AI GATED CpA, CqA COUNT OF p, q IN A COUNTER CTR, A A COUNTER CTR, B B COUNTER CZA COUNT OF ZERO IN A COUNTER C3A, C7A COUNT OF 3, 7 IN A COUNTER C3B COUNT OF 3 IN B COUNTER C3BD C3B DELAYED BY ONE TC PERIOD DAV DATA AVAILABLE DAV1 DAV RETIMED THROUGH A D FLIP FLOP DAVG DAVl GATED DL DATA LOADED DS DATA SEQUENCE DSG DS GATED EM EXTENDED MODE ES END OF SEQUENCE FAI FLAG, ABORT, IDLE FD FPD RETIMED THROUGH A D FLIP FLOP FDG FD GATED FDS FLAG NUCLEUS PLUS DATA SEQUENCE FPD FLAG NUCLEUS PLUS DATA IZ1, IZ2 INSERT ZERO LB LOAD B COUNTER LIR LOAD TIR LO LOGICAL ZERO L1 LOGICAL ONE m NUMBER OF BITS IN A BYTE n NUMBER OF BITS APPENDED TO A FLAG NUCLEUS SA STORED AIG CONVERTISSEURS SERIE P.RALLELE SYMBOLES UTILISES DANS LES SCHEMAS SYMBOLE SIGNIFICATION ABT ABORT RECEIVED CTR,C C COUNTER CTR, D D COUNTER CbC, CfC, CgC COUNT OF b, f, g IN C COUNTER ChC,CiC,CjD,CkD COUNT OF h, i, j, k IN D COUNTER C5C, C6C, --C14C COUNT OF 5, 6, -- 14 IN C COUNTER C3D, C7D, C8D @ COUNT OF 3, 7, 8 IN D COUNTER DRC DATA RECEIVED DZ DELETE ZERO EM EXTENDED MODE FLG FLAG RECEIVED FNR FLAG NUCLEUS RECOGNIZED FPDR FLAG NUCLEUS PLUS DATA RECEIVED SAD SA DELAYED BY ONE TC PERIOD SD, SD1, SD2 SERIAL DATA SDS SET DS SFDS SET FDS SOD SEND OUT DATA TC TRANSMITTER CLOCK TDO, -- TD7 j PARALLEL DATA FOR TRANSMISSION TIR TRANSMITTER INPUT REGISTER TSD TRANSMITTED SERIAL DATA 8TA BINARY 8 TRUE IN A COUNTER * AN ASTERISK FOLLOWING A SYMBOL HAS THE MEANING OF A i LOGICAL NEGATION FP2 j FLAG NUCLEUS PLUS 2 TO 8 "ONES" RECEIVED FR/AB 6 ABBREVIATION FOR FDPR/ABT IDL j IDLE LO LOGICAL ZERO L1 LOGICAL ONE LD LOAD D COUNTER LOR LOAD OUTPUT REGISTER LORM LOAD OUTPUT REGISTER WITH m BITS LORN LOAD OUTPUT REGISTER WITH n BITS LRE LOR ENABLE OR LORM ENABLE m NUMBER OF BITS IN A BYTE n NUMBER OF BITS APPENDED TO A FLAG NUCLEUS OR OUTPUT REGISTER ORM OUTPUT REGISTER FOR m BITS ORN OUTPUT REGISTER FOR n BITS RC RECEIVED CLOCK RD RECEIVED DATA RDO, -- RD7 J PARALLEL OUTPUT OF RECEIVED DATA RIR j RECEIVER INPUT REGISTER RSD j RECEIVED SERIAL DATA SN STORED RECOGNITION OF A FLAG NUCLEUS SR SERIAL REGISTER 8TC BINARY 8 TRUE IN C COUNTER * AN ASTERISK FOLLOWING A SYMBOL HAS THE MEANING OF j A LOGICAL NEGATION