INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Afin de mieux rattraper les écarts dus aux tolérances, il est avantageux de ne pas utiliser toute la monture en tant qu'élément fournissant essentiellement la pression de contact tôtale, mais, selon une caractéristique de l'invention, de coincer la patte entre le culot et un élément élastique appartenant à la monture et prenant appui sur celle-ci Il s'est-avéré avantageux d'utiliser un ressort à lame qui
peut être facilement disposé dans la monture.
Une construction et un montage particulièrement simples sont obtenus si le ressort à lame est en matière plastique et est d'un seul tenant avec la monture sur laquelle il est formé par moulage D'autres
développements de l'invention se rapportent à des formes de réali-
sation appropriées qui concernent la façon dont, par une configuration et un agencement appropriés du ressort à lame en matière plastique, on
arrive-à ce que l'outil de moulage par injection soit simple.
Ainsi, chaque rail du chemin de roulement peut etre réglé pour etre strictement horizontal.
Le chemin de roulement proprement dit comporte deux rails 102 et 104 (figure 4). Chacun des deux rails est retenu sur le côté de la poutrelle correspondante 84 par des supports 106 vissés sur l'aile supérieure de la poutrelle 84. Comme indiqué précédemment, chaque rail est réglé séparément en hauteur par un boulon 100, et il est maintenu dans la position de réglage lorsque les écrous des boulons 82 sont bloqués. Par contre, le réglage latéral, c'est-a-dire dans un plan horizontal, est réalisé sixmiltanément pour les deux rails puisqu'ils sont tous deux portés par la norme plaque 76.
Les deux rails 102 et 104 sont destinés à supporter le chariot 42. Celui-ci comprend essentiellement une plaque horizontale dont la face inférieure porte des goussets 108 qui soutiennent des plaques latérales. La plaque latérale reprEsentée à gauche sur la figure 4 porte des galets lld pouvant tourillonner sur des axes 112 fixés sur la plaque latérale. Ces galets 110 ont une surface externe cylindrique et ils sont au nombre de trois. Leur disposition est alterné, c'est-8-dire que deux-galets sont placés sur le rail et un au-dessous. Grace à cette disposition, les galets 110 empêchent le soulèvement-.et l'abaissement du chariot mais permettent son déplacement selon une direction horizontale transversale par rapport aux rails.
L'autre rail 104 a une forme hexagonale dans le mode de réalisation considéré. La figure 8 représente clairement la disposition de galets 114 : deux sont placés au-dessus du rail 104 et un troisième au-dessous. Ces trois galets ont une section en V à 120 si bien qu'ils se cen- trent automatiquement sur les arêtes supérieure et inférieu- re du rail 104. Ce centrage est possible puisque les galets 110 peuvent se déplacer latéralement sur leur rail 102. En consEquence, le chariot ne peut ni se soulever ni s'abaisser, son seul déplacement possible étant une translation le long des rails 102 et 104.
Conne l'indique la figure 4, la face du rail 104 qui est opposée aux supports 106 porte une crémaillère 118 qui est en prise avec un pignon 120 porté par un axe 122 qui tourLUonne dans un palier 126 solidaire du chariot 42.
Une manivelle 124 permet l'entratnement en rotation de l'axe 122 et, en conséquence, le déplacement en translation du chariot sur les deux rails 102 et 104.
Le chariot 42 a, dans sa plaque supérieure, une découpe relativement large 128 destinée à la muse en place du guide 44. Celui-ci comporte un tube 132 de section rec tangulaire soudé à une plaque 130 qui est elle-même vissée sur le chariot 42. Les milieux des faces du tube 132 sont soudés à des plaques de renfort 134 afin que le guide 44 ait une grande rigidité. A ses deux extrémités, le guide porte des plaques 136 constituant des supports de chapes 138 portant des galets 140. La figure 7 représente en plan la disposition de ces galets. On note qu'ils ont une gorge en V à 90 . Ils sont destinés à coopérer chacun avec un angle du mat 46 de section carrée.
Le guide 44 porte un bottier 142 qui contient un pignon entrainé en rotation par une manivelle 144 . Ce pignon esL en prise avec une crémaillère (non représentée) disposée sur une partie de la longueur du mat 46.
Le mat 46 porte, à sa partie infErieure, une chape 48 formée par deux plaques latérales 146 et 148 supportant l'axe 52. Celui-ci, qui a des extrémités 150 de diamètre réduits est serré par des boulons 152 sur des man- chons 154 d'entretoise, vissés sur les plaques 146 et 148.
L'arbre est donc fixe par rapport à la chape.
La.glissière 50 peut pivoter autour de l'axe 52.
Elle comporte deux plaques latérales 158, maintenues à distance l'une de l'autre, autour de l'axe 52, par un manchon décrit dans la suites et elle porte, à sa partie inférieure, plusieurs axes 162 passant dans des trous formés dans des plaques de renfort 160 et supportant des galets 164 à gorge en V.
Conne représenté sur la figure 4, la glissière 50 comporte quatre axes 162 et quatre galets correspondants à sa partie inférieure. Ces galets sont alignés et sont destinés à supporter le sabre 54. Celui-ci a une partie in férieure tubulaire 166 et une aile 168 solidaire de la partie 166. Le tube 166 est destiné au transfert des informations fournies par le capteur qui est porté par le sabre 54.
Celui-ci comporte, en outre, un profilé 170 en U riveté sur l'aile 168. Ce profilé porte lui-meme les maillons 172 d'une chaine qui forme le bord supérieur et permet ltentratnement du sabre.
Le sabre peut donc glisser sur les galets 164 en direction horizontale, comme représenté sur la figure 4.
L'inclinaison de la glissière 50 par rapport au mat 46 est réglée à l'aide d'un ridoir 174 porté par la glissière 50 et ayant une première extrémité montée à l'extremité d'un axe 162 et une autre extrémité montée sur un boulon convenable fixé à la plaque latérale correspondante 148 de la chape.
Cette entrée PE reçoit le signal LD émis par le mélangeur (226) qui donc effectue la remise à zéro du compteur binaire CTRD (227). La deuxième entrée (+1) de la tête de commande est une entrée d'autorisation de comptage et reçoit le signal DZ*. La troisième entrée de la tête de comptage est une entrée de synchronisation et reçoit le signal-d'horloge RC.
Les trois cellules de comptage délivrent respectivement sur leur sortie les signaux 1TD, 2TD et 4TD qui indiquent l'état des cellules.
- un convertisseur binaire-octal (228) ayant 3 entres (1, 2, 4) et 1 sortie (7). Les trois entrées sont respectivement raccordées aux 3 sorties (1TD, 2TD et 4TD) du compteur binaire CTRD (227) et la sortie (7) délivre le signal C7D qui indique que le contenu du compteur binaire CTRD (227) est exactement égal à sept ce qui signifie qu'un caractère entrée peut avoir été reçu - une bascule de type D (229) dont l'entrée D reçoit le signal C6C délivré par le convertisseur binaire hexadécimal (225) et l'entre de synchronisation reçoit le signal d'horloge RC.La sortie normale de cette bascule (229) délivre le signal LORN (abréviation de l'anglais LOAD OUTPUT REGISTER, N) qui est la demande de transfert des deux bits associés au noyau de code, ces deux bits associés se trouvant respectivement dans la première cellule du registre série SR (222) et dans le registre-d'entree RIR (220) - un conditionneur (23 0) ayant trois entrées et une sortie normale. La première entrée reçoit le signal C6C* délivré par le convertisseur binaire hexadécimal (225), la deuxième entrée reçoit le signal C7D délivré par le convertisseur binaire octal (228) et la troisième entrée reçoit le signal DZ* délivré par le conditionneur (221).La sortie normale du conditionneur (230) délivre le signal LORM (abréviation de l'anglais LOAD OUTPUT REGISTER M) qui est un signal de demande de chargement du registre de sortie OR (223) à partir des sept cellules du registre série SR (222) et du registre d'entrée RIR (220) - un mélangeur (231) ayant deux entrées et une. sortie normale. La première entrée reçoit le signal LORN émis par la bascule (229) et la deuxième entrée reçoit le signal LORM émis par le conditionneur (230). La sortie normale de ce mélangeur (231) délivre le signal LOR (abréviation de l'anglais LOAD OUTPUT REGISTER) qui est le signal qui commande le transfert du contenu du registre de série SR (222) ainsi que celui du registre d'entrée RIR (220) dans les huit cellules du registre de sortie OR (223).
- une bascule de type D (232) qui reçoit sur son entrée .D le signal LORN émis par la bascule (229) et sur son entrée de synchronisation le signal d'horloge RC. La sortie normale de cette bascule (232) délivre le signal FPDR (abréviation de l'anglais FLAG NUCLEUS PLUS DATA RECEIVED) qui indique aux circuits placés en aval que les bits associés au noyau de code se trouvent dans les deux premiers étages du regístre de sortie OR (223).
- une bascule de type D (233) qui reçoit sur son entrée D le signal LORM émis par le conditionneur (230) et sur son entrée de synchronisation le signal d'horloge RC. Cette bascule (233) délivre -sur sa sortie normale le signal DRC (abréviation de l'anglais DATA RECEIVED) qui indique aux circuits placés en aval qu'un octet de données a été reçu et qu'il se trouve dans les huit cellules du registre de sortie OR (223).
Le convertisseur série parallèle de la figure 21 fonctionne de la façon suivante.
Les signaux série RSD reçus sur la liaison sont échantillonnés par le signal d'horloge RC -et viennent positionner la bascule d'entrée RIR (220). Cette bascule délivre un signal RD et son complément RD* qui représentent le signal série reçu. Le signal RD est placé à l'entrée du registre série SR (222) ainsi qu'à l'entrée du registre de sortie OR (223). Le registre série SR (222) sert à présente-r sous forme parallèle les signaux série RSD envoyés sur la liaison. Pour cela, le signal RD est inséré dans la cellule de poids fort (D6) du registre série SR (222). Au fur et à mesure du déroulement des cycles d'horloge RC, les différents bits issus de la bascule (220) sont décalés les uns à la suite des autres dans les cellules du registre série SR (222).Quand ce registre SR (222) contient soit les sept bits de poids faible (DO, D1, D2, D3, D4, D5 et D6) d'un octet de données ou le bit de poids faible associé à un noyau de code le signal LOR transfère le contenu du registre SR (222) ainsi que le contenu du registre d'entrée RIR (220) dans le registre de sortie OR (223). Ainsi l'octet de données ou les bits associés à un noyau de code se trouvent disponibles dans le registre de sortie OR (223).
Le signal RD* est égal à UN quand le bit reçu est égal à zéro. Ce signal est utilisé à deux fins. D'une part, il remet à zéro le compteur binaire CTRC (224). Ce compteur CTRC (224) compte les bits égaux à UN consécutifs : il est donc remis à zéro dès qu'un bit ZERO est reçu. Par ailleurs, le signal RD* est envoyé dans le conditionneur (221) ob il sert à définir la commande de retrait des zéros insérés (DZ*).Cette commande de retrait de zéro DZ* est produite soít- quand le compteur CTRC (224) a compté cinq bits consécutifs égaux à UN (signal CSC) soit quand ce même compteur a compté onze bits consécutifs égaux à UN (signal CllC). Dans le premier cas, le compteur CTRC (224) a reconnu un bit ZERO inséré dans les données pour éviter un noyau de code parasite et dans le deuxième cas le compteur CTRC (224) a reconnu un bit ZERO inséré pour éviter un noyau de code parasite créé par l'existence de 2 bits associés au noyau égaux à UN suivi de 3 bits de données également égaux à UN.La commande de retrait de zero DZ* d'une part interdit l'insertion du zéro retire dans le registre série (222) par fermeture de la porte SE, d'autre part empêche le comptage de la période d'horloge (RC) correspondant à ce zéro retiré par le compteur CTRD (227) par la fermeture de la porte {+1), troisièmement, invalide LORM, qui se trouve ainsi retardé d'une période d'horloge.
Le compteur CTRD (227) compte le nombre des bits reçus en série. Quand le contenu de ce compteur CTRD (227) atteint le chiffre 7, cela peut signifier que huit bits d'un octet de données ont été reçus ; les sept bits de poids faible (DO, D1, D2, D3, D4, D5 et D6) sont alors contenus dans le registre série SR (222) et le huitième bit (D7) est contenu dans le registre d'entrée RIR (220). Cette circonstance est signifiée par l'apparition du signal C7D. Quand ce signal C7D est égal à UN, que le compteur CTRC (224) n'a pas détecté un noyau de code (signal C6C*) il y a prise de décision dans le conditionneur (230) de charger le registre de sortie OR (223) à partir du registre série SR (222) et du registre d'entree RIR (220) : ceci se traduit par la montée du signal LORM.Ce signal LORM passe à travers le mélangeur (231) pour y produire le signal LOR qui -est le signal qui commande le transfert des huit bits de données dans le registre de sortie OR (223). Par ailleurs, le signal LORM commande la bascule (233) qui délivre le signal DRC qui indique aux circuits situés en aval qu'un octet de données a été reçu et qu'il se trouve -disponible dans le registre de sortie OR (223). La remise à zéro du compteur CTRD (227) constítuexla mise en synchronisme du convertisseur série-parallèle. Cette remise à zéro est effectuée par le signal LD émis par le mélangeur (226). Ce signal LD est le résultat du mélange C6C et du signal LORN.Le signal C6C signifie que le compteur CTRC (224) contient le nombre six, c' est-à-dire qu'un- noyau de code a été reçu. Le signal LORN est le résultat de la mémorisation de la bascule (229) du signal C6C.
Le compteur binaire CTRC (224) compte, comme il l'a été dit, le nombre des bits égaux à UN consécutifs. Ce comptage sert d'une part à retirer les zéros insérés comme il a été expliqué plus haut et d'autre part à reconnaître les noyaux de code de service. Un noyau de code est reconnu quand le contenu du compteur CTRC (224) est de six. Ceci se traduit par l'apparition du signal C6C. Ce signal C6C a deux actions.
D'une part, il traverse le mélangeur -(226) pour donner le signal LD qui vient remettre à zéro le compteur CTRD (227).
D'autre part, il positionne a bascule (229) qui produit le signal LORN qui est dérivé de C6C avec un retard d'une période de l'horloge RC. Ce signal LORN a trois actions.
D'une part, il traverse le mélangeur (226) pour maintenir, pendant deux périodes de l'horloge RC, le signal LD de remise à zéro du compteur CTRD (227). Cette remise à zéro du compteur CTRD (227) est fondamentale puisque c'est le noyau de code qui. assure la synchronisation de la liaison au niveau du caractère. La deuxième action du signal LORN est de traverser le mélangeur (231) pour produire le signal LORqui, comme expliqué plus haut, commande le transfert des bits associés dans le registre de sortie OR (223). La troisième action du signal LORN est le positionnement de la bascule (232) qui produit le signal FPDR qui indique aux circuits situés en aval qu'un noyau de code a été reçu et que les bits associés se trouvent contenus dans le registre de sortie OR (223).
La figure 22 représente schématiquement un convertisseur série parallèle conforme aux enseignements de l'invention dans le cas où le nombre de bits associés n est compris ente 3 et 8.
Ce convertisseur série-parallèle reçoit depuis la liaison série les signaux série RSD (abréviation de l'anglais RECEIVED SERIAL DATA) ainsi que les signaux d'échantillonnage RC (abréviation de l'anglais RECEIVER CLOCK) de ces signaux série RSD.
I1 délivre à sa sortie un ensemble de huit signaux (RDO, RD1, RD2, RD3, RD4, RD5, RD6 et RD7) (abréviation de l'anglais RECEIVED DATA) qui correspondent aux bits significatifs reçus en série. Ces huit signaux (RDO, RD1, RD2, RD3, RD4, RD5, RD6 et RD7) sont échantillonnés par les circuits avals soit par un signal de synchronisation DRC (abréviation de l'anglais DATA RECEIVED) si ces huit signaux correspondent à un octet de données soit. par un signal de synchronisation FPDR (abréviation de l'anglais FLAG NUCLEUS PLUS DATA RECEIVED) si les signaux RD6 et RD7 correspondent aux bits associés à un noyau de code.
Cette commande~provoque la génération en cascade des signaux AI puis AIG puis AIG1-qui, a son tour, donne le signal SA. Le chronologie du signal SA est représentée sur les figures 12 et 13. Le signal SA devint haut à la phase 0 (contenu du compteur CTRA = 0). Ce signal SA retombe à la phase 7 (contenu du compteur CTRA = 7) si les circuits amont demandent la génération d'un code abandon. Par contre si les circuits amont demandent la génération d'un code inactif le signal SA ne retombera qu'à la phase 7 qui suit la cessation du signal ABID. Le signal SAD est un signal identique au signal SA mais retarde d'une phase. L'intersection (SA . SAD) représente donc bien un code ABANDON dans le premier cas ou un code inactif dans le second cas.
Le signal FAI ainsi crée est placé sur la première voie de la deuxième entrée du mélangeur (121) et, en l'absence de chaine de donnée (DS* haut) produit les signaux SD2 et SD2* aux sorties dudit mélangeur (121). Le signal SD2 est appliqué sur l'entrée de la bascule (123) qui fournit le signal TSD de sortie du convertisseur parallèle-série. Le signal SD2* est appliqué sur la tête de commande et de contrôle du compteur octal CTRB (117) où il commande la remise à zéro dudit compteur CTRB.
Sur la figure 12 est représenté le chronogramme des signaux de génération du code de service ABANDON. Les différentes phases de fonctionnement sont repérées par le contenu du compteur CTRA (106). Les différentes signaux représentés sur cette figure 12 sont décrits dans les explications qui précèdent.
Il apparat clairement sur la ligne TSD que la séquence a transmis un bit ZERO suivi de 7 bits UN ce qui est bien le code de service ABANDON.
Pour transmettre un code de service INACTIF, les circuits situés en amont doivent maintenir la commande ABID pendant au moins la durée de 2 caractères. Dans ce cas, la séquence correspondant au premier caractère correspond à celle qui vient d'être décrite. La séquence correspondant au deuxième caractère correspond à l'envoi de 8 caractères UN parce que le signal FAI n'est pas retombé à la fin du premier caractère. Ceci est représenté sur la figure 13.
Dans le cas où ni le signal ABID, ni le signal DAV ne sont présents, - le convertisseur parallèle série transmet automatiquement le code de service FANION comme il est représenté sur la figure 14.
La figure 15 est une représentation schématique d'un convertisseur parallèle-série me-ttant en oeuvre les enseignements de l'invention. Ce convertisseur parallèle série sera appele par la suite CONVERTISSEUR PARALLELE-SERIE A CODES DE SERVICE ETENDUS AVEC m = 8 ET n = 2 à 8 ou plus simplement CONVERTISSEUR A CODES ETENDUS.
Ce convertisseur à code étendu (m = 8 et n = 2 à 8) est ainsi appelé parcequ'il traite des caractères d'une longueur m égal a 8 bits et que le nombre de bits associé au noyau de code n peut être choisi parmi les nombres allant de 2 à 8 bits. Bien entendu le nombre n peut être choisi- une fois pour toutes.
Le convertisseur à code étendu (m = 8 et n = 2 à 8) représenté sur la figure 15 comporte - UNE BASCULE (130) de type D. Cette bascule (130) comporte une entrée D qui reçoit,.depuis les circuits situés en amont, le signal de commande DAV (abréviation de l'anglais DATA AVAILABLE) qui est le signal qui informe le convertisseur à code étendu qu'un caractère à transmettre a été placé à l'entrée du registre d'entrée TIR (150).- Les signaux représentant ce caractère à transmettre sont désignés par TD0, TD1, TD2, TD3, TD4, TD5, TD6 et TD7'(abîr.éviation de l'anglais TRANSMITTER DATA) une entrée de synchronisation qui reçoit le signal d'horloge TC (abréviation de l'anglais TRANSMITTER CLOCK) une sortie normale (sortie Q) qui délivre le signal DAV1 qui est la mémorisation du signal DAV - UNE BASCULE (131) de type D. Cette bascule (131) comporte : une entrée D qui reçoit le signal de commande FPD (abréviation de l'anglais FLAG NUCLEUS PLUS DATA) émis par les circuits situés en amont. Ce signal FPD signifie que les circuits situés en amont demandent l'envoi d'un noyau de code suivi de n bits associés, ces n bits associes étant présents à l'entrée du registre d'entrée TIR (150) et étant désignés par TDO, TD1 ...TD(n-l) une entrée de synchronisation qui reçoit le signal d'horloge d'émission TC une sortie normale (sortie Q) qui émet le signal FD (abréviation de l'anglais FPD RETIMED THROUGH A D FLIP-FLOP) qui est la mémorisation du signal FPD.
une sortie complémentaire qui émet le signal FD* qui est le complément du signal FD.
- UN CONDITIONNEUR (132) qui comporte trois entrées et une sortie normale. La première entrée reçoit le signal DAV1 émis par la bascule (130). La deuxième entrée reçoit le signal FD* (signal inverse de FD) émis par la bascule (131). La troisième entrée reçoit le signal ES (abréviation de l'anglais END OF STRING) émis -par le mélangeur (139). La sortie normale du conditionneur (132) produit le signal SDS (abréviation de l'anglais SET DS) qui signifie que le convertisseur parallèle-série prend en compte l'envoi d'un caractère de données - UN CONDITIONNEUR (133 > qui comporte trois entées et une sortie normale. La première entrée reçoit le signal FD émis par la bascule (131). La deuxième entrée reçoit le signal DAV1 émis par la bascule (130).La troisième entrée reçoit le signal CpA- (abréviation de l'anglais COUNT OF p IN COUNTER A > . Ce signal CpA qui est émis par le convertisseur binaire hexodécimal (138) signifie que le contenu du compteur CTRA (137) a atteint un compte égal à p. La sortie normale de ce conditionneur (133) fournit un signal SFDS (abréviation de 1'anglais SET FDS) - UN MELANGEUR (134) qui comporte deux entrées et une sortie normale. La première entrée reçoit le signal SDS émis par le conditionneur (132). La deuxième entrée reçoit le signal SFDS émis par le conditionneur (133). La sortie normale de ce mélangeur (134) délivre le signal LIR (abréviation de l'anglais LOAD INPUT REGISTER).Ce signal LIR signifie que la dernière commande DAV ou FPD émise par les circuits amont a été prise en compte par le convertisseur et que par conséquent il y a lieu d'une part d'acquitter cette commande et d'autre part de charger le registre d'entée TIR (150) avec les bits TD - UN MELANGEUR (135)-à deux entrées et une sortie normale.
La prmière entrée est constituée par un conditionneur recevant dune part le signal C3A* (abréviation de l'anglais COUNT OF 3 IN COUNTER A *) et d'autre part le signal DL (abréviation de l'anglais DATA LOADED). Le signal C3A* est le complément du signal C3A qui signifie que le contenu du compter CTRA (137) est de 3, il est émis par le convertisseur binaire-hexadécimal (138). Le signal DL est le sîgnQX d'acquittement qui est envoyé vers les circuits situés en amont et qui signifie que les bits TD placets à l'entrée du registre d'entrée TIR (150) ont été chargés dans ce registre TIR (150). La deuxième entrée du mélangeur (135) reçoit le signal LIR qui est émis par le mélangeur (134).La sortie normale du mélangeur (135) émet un signal DL1 qui signifie qu'il y a lieu de transmettre le signal d'acquittement DL vers les circuits situés en amont - UNE BASCULE D (136) qui reçoit sur son entrée D le signal DL1 émis par le mélangeur (135) et sur son entrée de synchronisation le signal d'horloge TC. La sortie normale (Q) de cette bascule D (136) délivre le signal d'acquittement DL qui est envoyé vers les circuits amont - UN COMPTEUR BINAIRE CTRA (137) qui comporte une tête de commande et 4 cellules binaires de comptage (1, 2, 4, 8). La tête de commande comporte 3 entrées.La première entrée PE (abréviation de l'anglais PARALLEL ENABLE) de la tête de commande commande la chargement en parallèle dans les 4 cellules binaires de comptage (1, 2, 4, 8) des signaux placés à l'entrée de chacune des 4 cellules binaires de comptage.
Cette premiere entrée PE de la tête de commande reçoit le signal ES qui est émis par le mélangeur (139). Cette commande l'emporte sur toutes les commandes de la tête de commande. La deuxième entrée est une entrée de validation de comptage.