INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Ces montants se composent de quatre faces formant une section carrée dont deux au moins d'entre elles sont prolongées par un groupe 29 de lamelles parallèles entre elles suivant deux faces opposées pour un assemblage dans un même plan ou suivant deux faces successives pour un assemblage à angle droit.
Ces lamelles, au nombre de quatre, se composent, d'une part, de deux lamelles de maintien telles que 30 entre lesquelles s'enfichent les extrémités verticales des panneaux et, d'autre part, de deux lamelles d'étanchéité telles que 31 dont les bords libres viennent écraser la couche 28.
Ces structures permettent des liaisons simples, sans pont thermique et un assemblage rapide.
Les montants il comportent à leur intérieur creux les tiges 32 de tirants tels que 33 qui garantissent Lt cohésion verticale de l'ensemble. Quatre de ces tirants débouchant au niveau des palonniers assurent la transmission des efforts dus au poids propre de l'ensemble aulevage.
On se réfèrera à la figure 4.
Chaque montant comporte à ses extrémités une pièce de calage inférieure et supérieure 34 et 35 en U traversée par la tige du tirant à laquelle elle se trouve soudée permettant l'immobilisation du tirant.
A son extrémité inférieure, le tirant est fixé sur le profilé périphérique 7 et à son extrémité supérieure, il maintient l'extrémité des panneaux de toiture assemblée aux panneaux de mur 10.
Sur la figure 10d à laquelle on se référera, les détails de l'octet d'état 1003 ont été représentés. Un octet d'état est utilisé pour fournir des informations concernant le processus correspondant au bloc de commande de processus PCB 400. Le bit d'activité 1010 est mis à l'état binaire 2 lorsque le processus est ren#du actif. Le bit de suspension 1011 est mis à l'état binaire 1 lorsque le processus est suspendu.Le champ de sous-état 1012 est un champ de 2 bits et il définit les sous états ci-après du processus : (a) lorsque il est mis à l'état binaire 00, le processus est inactif; (b) lorsqu'il est mis à ltétat binaire 01, le processus est en attente dans la file d'attente des pro cessus prêts (Q/PR/RDY) ; (c) lorsqu'il est mis à J'état 10, le processus est en attente sur un sémaphore dans une file d'attente de sémaphores (Q/PR/S,; (d) lorsqulil est mis à I tlétat binaire 11, le processus est en cours d'exécution par le processeur.Le champ de mi-opération MOI 1013 est mis à l'état binai re 1 lorsqutune interruption se produit et est traitée au cours de ltexécution d'une instruction, ciest-àvdire avant l'achèvement du processus. Le bit de mode de décor étendu EXTD 1014 est mis à l'état 1 lorsque le processus fonc tionne dans un mode de décor étendu qui peit être un mode d'emuiation de ta machine. Les bits 1015 et 1016 sont mis à O.Le quatrième octet du mot princi-# pal de processus PMW0 contient le numéro de décor étendu DEXT et est utilisé lorsque le système est dans un mode diémulation, Le mot principal de processus PMW1 est stocké dans les octets 4 à 7 du bloc de commande de processus PCB. Les détails du mot PMW1 sont représentés sur la figure 10e. L'octet d'état 1016 est le premier octet du mot PMW1 et met en mémoire le contenu du registre d'état. L'octet multiprocesseur MP 1018 est significatif d'une architecture à processeurs multiples ; autrement, ce champ est égal à zéro. Les second et quatrième octets de mot principal de processus PMW1 sont respectivement les champs MBZ 1017 et 1019 qui doivent être zéro, pour le fonctionnement normal.
Le mot principal de processus PMW2 occupe les octets 8 à 11 du bloc de commande de processus et est représenté en plus de détails sur la figure 10f. Sur la figure 10f, le champ comprenant les bits 4 à 31 contient le nom local SEG, SRA 1021 du sémaphore auquel le bloc PCB est couplé lorsque le processus est soit à l'état d'attente, soit à l'état suspendu. Le champ de classe et de type d'exception 1023 contient la classe et le type de ltexcep- tion du genre interruption qui provoque l'entt ze du processus dans l'état suspendu après une exception. Le champ 1022 des bits 4 à 15 est sans utilité lorsque le processus est dans un état différent de ceux mentionnés ci-dessus.
Le mot principal de processus PMW3 occupe les octets 12 à 15 du bloc PCB 400 et désigne une table d'extension de décor. Sur la figure 10g, à laquelle on se référera, les détails du mot PMW3 ont été représentés ; le champ DETSZ (taille de la table de décor étendu) 1024 définit le nombre dien- trées de la table et si ce champ est égal à 0, aucune extension de décor niest permise au processus. Le champ DETA (adresse absolue de la table de décor étendu) 1025 est l'adresse absolue de la table de décor étendu en unités de 16 octets et n'est significatif que si le champ DETSZ n'est pas nul. La table de décor étendu est formée par les entrées de table DETSZ. Chaque entrée a une longueur d'un octet.La DEXTème entrée de la table définit la capacité du processus à fonctionner dans le mode de décor étendu DEXT. Lorsque la DEXTème octet est à 0 le numéro de décor étendu DEXT n'est pas accordé tandis que si la DEXTème octet est 1 le numéro de décor étendu est accordé. Des valeurs du numéro DEXT autres que 0 et 1 sont incorrectes (cf figure 10a numéro DEXT 1004).
Les octets 16 à 23 du bloc PCB 400 contiennent deux mots d'espace d'adresses, respectivement appelés ASWO et ASW1, et chaque mot ASW contient un pointeur désignant un tableau de mots de tables de segments. Les mots ASWO et AsW1 ont tous deux le même format représenté sur la figure 10h. La taille du tableau de mots de tables de segments est définie par le nombre de mots de tables de segments contenu dans un tableau et comprend typiquement six mots pour le mot ASWO et huit pour le mot ASWI, Le champ STWSZ 1026 indique la taille du tableau de mots de tables de segments, Le champ de tableau de mots de tables de segments STWA 1027 contient l'adresse absolue STWA du tableau en unités de 16 octets.. c'est-à-dire que adresse absolue du tableau est égal à 16 fois la valeur STWA en octets.
Les octets 24 à 27--du bloc PCB contiennent un mot d'exception EXW représenté sur la figure 10i en plus de détail, Le mot d'exception contient un pointeur (SEG, SRA) 1029 désignant une table de classes d'exceptions qui définit i faction qui doit être entreprise à la suite dtune exception du processus selon sa classe telle qu'elle est mise en mémoire dans le mot principal de processus PMW2 (cf figure 1 ouf). Le champ MBZ 1028 du mot EXW doit être zéro.
Le mot de pile SKW qui occupe les octets 28 à 31 du bloc PCB contient la valeur du sommet du registre T de la pile du processus lorsque le processus n'est pas en cours d'exécution et est représenté avec plus de dé~ tails sur la figure 10J. Sur la figure 10j, les bits 0 et 1 définissent le champ TAG 1030. Le champ TAG 1030 indique le type de descripteur par son contenu et doit être zéro pour le mot de pile SKW.Les bits 2 et 3 du mot SKW contiennent le champ RING 1031 qui contient le numéro d'anneau associé à liadres- se segmentée de la pile aux fins de protection et dans ce cas, ils doivent être zéro, Les bits 4 à 31 contiennent le numéro de segment SEG et l'adresse relative dans le segment SRA et constituent un champ qui identifie le segment décrit dans une table de segments et l'adresse relative SRA à l'intérieur du segment. Le mot de pile SKW est mis à jour chaque fois que le processus quitte l'état 'en cours" ou courant, Il est utilisé pour restaurer le contenu du registre T chaque fois que le processus passe en exécution. Dans ce dernier cas, les champs TAG 1030 et RING 1031 sont vérifiés pour contrôler qu'ils sont des zéros ; autrement, une exception de bloc PCB incorrecte se produit.
Les octets 32 à 35 du bloc PCB 400 contiennent le mot contenu dans le compteur d'instruction ICW qui peut être appelé également ICC Sur la figure 10k à laquelle on se référera, on a représenté ies détails du mot du compteur d'instruction ICW dans lequel le champ TAG 1033 doit contenir la valeur binaire 00 (c'est-à-dire des valeurs autres que zéro sont incorrectes dans le compteur d#instructions), Le champ d'anneau courant RING COURANT 1034 qui occupe les positions de bits 2 et 3 définit le numéro courant du processus qui doit être utilisé par la détermination des droits d'accès à la mémoire principale, Les bits 4 à 31 contiennent le numéro de segment et liadres- se relative dans le segment (SEG, SRA) 1035 qui définissent l'adresse de l'instruction suivante à exécuter.
Le champ MBZ des octets 36 à 39 doit êtr zéro, (On notera que le champ MBZ désigne toujours un champ qui doit être à zéro). Le mot MBZ est vérifié chaque fois que le bloc PCB est appelé à partir du nom J, P, siil n'est pas égal à zéro, une exception de "PCB incor rectil se produit.
Les mots de base de pile SBW0 à SBW2 occupent les octets 40 à 51 du bloc de commande de processus 400. Ces mots ont tous le même format qui est représenté en plus de détails sur la figure 101. Ils sont utilisés au cours d'opérations de pile et chaque fois qu'ils sont utilisés, leur champ TAG 1036 et leur champ RING 1037 doivent être zéro ; autrement, une exception de PCB incorrect se produit. Les bits 4 à 31 contiennent l'adresse segmentée (SEG, SRA) 1038 des premiers octets des segments de pile respectifs des anneaux 0, 1 et 2 Les octets 52 à 83 du bloc de commande des processus 400 sont un espace réservé à la zone de mémorisation des registres de base (8 mots). Les octets 84 à 147 constituent une zone de mémorisation qui est utilisée pour sauvegarder les valeurs de tous les registres généraux (16 mots).Les octets 148 176 constituent une zone de mémorisation qui est utilisée pour sauvegarder les registres scientifiques (8 mots) ; cette zone étant optionnelle.
Cinq mots doubles sont prévus dans le bloc PCB 400 au-dessus de Itadresse zéro du bloc PCB, aux fins de comptage du temps lorsque le bit de mode de comptage du mot PMWO est mis à l'état 1. Ces mots sont situés de ladresse PCB-8 à I liadresse PCB -40. Chaque mot contient un temps ou un intervalle de temps exprimé en microsecondes dans ses 52 premiers bits, les bits 52 à 63 étant remplis de zéro.Le mot double du temps d'exécution partiel RTO (les 8 premi ers octets négatifs au-dessus de zéro dans le bloc PCB) con tient la durée qui sera effectivement dépensée par le processeur pour le comp te du processus avant aucune exception de "temps expiré se produise. Le mot RT0 est mis à jour de la façon suivante : chaque fois que le processus sort de l'état en cours, la valeur du compteur de temps du processus est stockée dans le mot RT0. Chaque fois que le processeur entre dans llétat en cours, la valeur du compteur de temps du processus est chargée à partir du mot RTO.
Le mot double de comptage d'exécution totale RUA occupant les octets -9 à -16 est un compteur de temps qui spécifie la durée totale du temps du processeur pendant lequel un processus a été dans l'état en cours. Le temps compté est le temps effectivement dépensé par le processeur exclusive ment pour le compte du processus. Le mot RUA est mis à jour de la manière suivante chaque fois que le processus sort de l'état en cours, la valeur du compteur de temps du processus PT est lue. La différence entre le contenu du mot RT0 et celui du compteur PT est ajoutée au mot RUA (la valeur PT est ajoutée, consécutivement, au mot RT0). On notera que le temps pendant lequel le processus est suspendu niest pas calculé. Les mots RT0 et RUA sont mis à jour même si le bit de mode de comptage est mis à 0.Cependant les mots CET, RTA et WTA (qui seront décrits ci-après) ne sont prévus dans le bloc de commande de processus que si le bit de mode de comptage du mot principal -de processus PMW0 est mis à llétat 1. Ils ne sont mis à jour que dans ce cas.
Le mot de comptage de temps d'attente (WTA), aux octets -17 à -24, est un compteur de temps réel qui spécifie la durée de temps réel totale pen dant laquelle le processus a été à l'état d'attente. Le mot WTA est mis à jour de la manière suivante ; chaque fois que le processus sort de l'état attente, la valeur de l'horloge donnant l'heure du jour (non représentée) TOD est lue et la valeur de l'heure du jour TOD, moins la valeur du mot CET, est ajoutée au mot WTA.
Le mot de comptage du temps prêt RTA, qui occupe les octets -25 à -32 est un mot double qui est un compteur de temps réel qui spécifie la durée totale du temps réel pendant laquelle le processus a été à l'état prêt. Le mot RTA est mis à jour de la manière suivante : chaque fois que le processus quitte l'état prêt, la valeur de l'heure du jour TOD est lue et le contenu TOD moins le contenu du mot CET est ajouté au mot RTA.
Le mot double de l'heure de début courante CET qui occupe les octets -33 à -40 contient l'heure du jour à laquelle le processus est entré dans ilun des états ci-après . pr8t,prêt, en attente, en cours, suspendu.
STRUCTURES DE LA BASE DU SYSTEME Sur la figure 6 à laquelle on se référera, la configuration de la base du système 600 a été représentée. La base du système résidant dans la# mémoire principale, est engendrée par la microprogrammerie et est accessible par l'intermédiaire du registre d'adresse limite (BAR) qui peut être lu mais non modifié . Le registre d'adresse limite BAR est situé au-dessous d'une zone de la mémoire principale réservée au matériel et sépare cette zone de la mémoire réservée au matériel de la base du système 600. Sur la figure 6 à laquelle on se référera maintenant, la base du système 600 contient un certain nombre d'attributs du système parmi lesquels un numéro d'étape de travail et un numéro de groupe de processus (J, P) pour le processus en cour s d'exécution.A partir du nom logique J, P du Jrocessus, l'adresse absolue du bloc de commande de processus PCB correspondant est obtenue. La taille et l'adresse de la table J sont définies par le contenu du mot de table J (JTW).
Ce mot est situé à l'adresse définie par le registre BAR. Le format du mot JTW est représenté sur la figure lia. La taille JTSZ 1101 de la table J 1204 (Fig. 12) définit le nombre d'entrées (ou éléments) de la table J 1204 qui peut contenir jusqu'à 256 entrées. Le champ JTSZ 1101 est un nombre entier positif de 8 bits ou une exception "hors de la table J'l se produit si le numéro J est supérieur à la valeur JTSZ. L'adresse absolue de table J 1204 est obtenue en multipliant par 16 le pointeur de table J 1102. La table J 1204 contient des entrées de table J dont le format est représenté de façon plus détaillée sur la figure 1 lob. Chaque entrée de table J définit l'adresse absolue d'une table P 1205 qui est obtenue en multipliant par 16 le pointeur de table P 1104.
Un mot limite supérieure de la mémoire principale représenté figure 11m et implanté en BAR + 78 indique la limite supérieure de la mémoire principale 1139 en fournissant l'adresse absolue du dernier mot disponible en mémoire principale.
En BAR + 72 est implante un mot, représenté figure 11h, qui indique le numéro de canal (CN) 1140 du dispositif utilise pour le chargement initial du système ainsi que le numéro de canal (CN) 1141 du dispositif hardware.
Le type et le sous-type d'un dispositif utilise dans l'ordinateur sont indiqués par un mot type de dispositif hardware (figure lolo) zones 1143, et 1144, la zone RSU 1142 étant réservée au software. Ce mot est implante dans la base du système en BAR + 76. Un mot similaire ayant un type de format similaire et représenté figure Ilp, contient le type et le sous-type du dispositif utilisé lors du chargement initial du système. Ce mot est implanté en BAR + 80.
Lorsqu'on appuie sur la touche RELANCE d'un ordinateur, on simule l'execution d'une opération V sur un sémaphore et l'on passe à l'état prêt. Un pointeur orienté vers ce sémaphore et implanté en BAR + 84 de la base du système 600 est appelé mot de cellule de relance et son format est donnné figure llq. Ce format est similaire à celui de la cellule d'exception système décrite plus haut et contient le nom système G, D d'un sémaphore dans la zone G 1149 et la zone D 1150. La zone MBZ 1148 doit être à 0.
Lorsque l'ordinateur comporte plus d'un processeur, un mot est prévu en BAR + 78 dans la base du système 600 pour l'extension multiprocesseur. Le détail de ce mot est représenté figure loir.
Exemples d'utilisation de la base du système et du bloc PCB La figure 12 illustre la façon dont on peut utiliser la base du système conjointement avec le bloc de contrôle de processus pour réaliser l'adressage et l'accès d'un segment utilisateur, d'un segment système ou d'un segment de file de processus à l'état prêt Q/PR/RDY. La mémoire principale 1200 comporte une zone 1203 réservée à l'usage du hardware. Un registre d'adresse 1202 sépare la base du système 1215 de la partie mémoire 1203 réservée au hardware. Le registre BAR 1202 permet l'adressage des éléments de la base du système 1215 en ajoutant le contenu du registre au déplacement par tranches de 4 octets de l'élément recherché dans la base du système. Cette adresse désigne alors le premier octet de l'élément recherché dans la base du système.Figure 12, le registre BAR 1202 pointe vers le mot de table J (JTW). Le mot de table J, comme on l'a vu précédemment, possède un pointeur dirigé vers la table J 1204. Par indexation sur le numéro J représenté figure 5 on obtient un élément de table J 1216. L'élément de table J comporte un pointeur de table P qui renvoie sur l'adresse absolue de la table P 1205. Par indexation sur le numéro P (voir figure 5) de la table P 1205 on obtient l'adresse absolue du bloc de contrôle de processus 1206.
Comme on l'a déjà vu, le bloc de contrôle de processus PCB 1206 comporte 2 mots d'espace adresse ASW O et ASW 1. Les bits de poids fort de la zone numéro de table de segments STN du registre-de base 1201 permettent d'accéder à l'un de ces deux mots d'espace adresse, le mot ASW 1 dans le cas présent, qui possède un pointeur de tableau de motsdécrivant des tables de segments dirigé sur le tableau STWA 1208. Avec le numéro de table de segments STN du registre de base 1201, on accède à l'un des 8 mots de tables de segments en STWA 1208 qui pointe vers l'une des 8 tables de segments 1210. L'élément de table de segment STE du registre de base 1201 est alors utilise pour introduire l'un des 256 éléments dans la table de segments 1210 ou se trouve un descripteur de segments.Le descripteur de segment est alors utilise pour accéder à un segment utilisateur 1211. (Pour plus de détails se reporter à la demande N07317765 dépôt le 30. 11.73 pour "Développemeht dladressesegmentéeltdonx l'auteur est le même que celui de la présente invention et qui se trouve de ce fait incorporée par suite de sa mention dans le présent document).
Pour pouvoir accéder a un segment système 1214 qui est utilisé pour stocker les sémaphores, on a recours à un mot de table G (GTW) dans la base du système 1215. L'adresse du mot de la table G s'obtient en ajoutant le déplacement du mot de la table G dans la base du système au registre BAR 1202. (Voir figure 6). Le mot de table G (GTW) comprend un pointeur de table G qui désigne une table G 1212. En utilisant un numéro G à la disposition du système et par indexation dans la table G, on obtient un descripteur de segments G qui sert à l'adressage d'un segment systeme 1214.
Unité de contrôle Les figures 13a-13c donnent les détails de l'unité de contrôle. Bien qu'elle soit représentée à part, l'unité de contrôle est en fait incorporée au processeur central. Elle comprend une unité de commande de mémoire morte 1301, un adaptateur de contrôle de mémoire d'interface CIA 1302 et les sous unités annexes, le chargeur de mémoire morte CSL 1303 et l'unité de chargement et de contrôle CLU 1304.
L'unité de commande de mémoire morte CSU 1301 reçoit des micro-instructions provenant du chargeur de mémoire morte CSL 1303 par l'intermédiaire de l'unité de chargement et de contrôle 1304 et de l'adaptateur de contrôle de la mémoire d'interface CIA 1302. Normalement, les micro-programmes sont chargés de l'ex térieur pendant l'initialisation du système et constituent dès lors une fonction de contrôle permanente de la machine. Toutefois, l'unité de commande de mémoire morte CSU 1301 peut être rechargée et initialisée de façon à offrir plusieurs modes d'exploitation pour le processeur central CPU 1306. Sous contrôle de l'unité de commande de mémoire morte 1301, le processeur central peut utiliser les modes de fonctionnement suivants : (a) mode natif (b) mode émulé (c) mode natif et mode émulé simultanés (d) mode diagnostic. Ceci est possible car les micro-instructions résidant dans l'unité de commande CSU sont à l'origine de micro-opérations qui servent à contrôler le fonctionnement de toutes les autres unités fonctionnelles du processeur central telles que : l'unité d'émulation 1316, l'unité arithmétique et logique 1317, l'unité de pointage d'instruction 1318, l'unité de contrôle d'adresse 1319 et l'unité de gestion de données 1321. Figurent également dans le processeur central 1306 les registres décrits précédemment : registres généraux 1307, registres de base 1308, registres scientifiques 1309, régistre T 1310, registres d'état 1311, compteur d'instruction 1312 et registre de masque de contrôle hardware 1313.
L'unité de contrôle de commande de mémoire morte 1301 est une mémoire morte programmable (PROM) à circuits intégrés bipolaires de 9k associée à une memoire vive à accès direct (RAM). Elle a un cycle de lecture de 150 nanosecondes et un cycle d'écriture de 450 nanosecondes. Chaque emplacement de mémoire morte contient un mot micro-instruction de 84 bits (qui sera décrit plus en détail plus loin) et chaque mot micro-instruction commande un cycle du processeur central. A la lecture de chaque emplacement de la mémoire morte dans l'unité de commande de mémoire morte CSU 1301, le contenu est décodé par des décodeurs de micro-opérations qui envoient des signaux de commande de micro-opérations dont chacun provoque l'exécution d'une opération particulière dans le processeur central (sur laquelle nous reviendrons plus loin).
En procédant à un regroupement d'emplacements dans chaque mot micro-instruction, (qui sera décrit en détail plus loin) on obtient des séquences capables d'exécuter une opération ou une instruction spécifique dans le processeur central. Lorsque chaque instruction est lancée par le processeur central certains bits du code opération servent à déterminer la séquence de départ de la mémoire morte. Le test de certaines bascules (non représentées) qui sont po sitionnées ou restaurées par des fonctions de décodage d'instruction permet le branchement de la mémoire morte sur une séquence particulière si nécessaire.
L'adaptateur de contrôle de la mémoire d'interface CIA 1302 communique avec l'unité de commande de mémoire morte 1301, l'unité de gestion de données DMU 1321, l'unité de contrôle d'adresse ACU 1319 et l'unité arithmétique et logique ALU 1317 pour diriger le fonctionnement de la mémoire morte 1333 figure 13b.
L'adaptateur CIA 1302 comprend la logique nécessaire à la modification d'adresse en mémoire morte, aux tests, aux contrôles d'erreurs et à la génération d'adresse hardware. La génération d'adresse hardware sert généralement à developper l'adresse début de séquences d'erreurs ou à la séquence d'initialisation.
Lorsque leu7 est remplacé par un dérivé d'acide aminé avec un radical tertio-butyle labile en milieu acide, l'élimination du groupe nitro ou tosyle doit déjà être effectuée à l'étape du dipeptide.
Il en est de même pour le groupe protecteur intermédiaire de l'amide.
Comme groupes intermédiaires protecteurs de 1' 9t -amino convien- nent dans ce cas des groupes éliminables par hydrogénation, par exemple le radical benzyloxycarbonyle ou des groupes éliminables par des acides faibles, par exemple 2-(p-diphényl)-isopropyloxycarbonyle ou 2- (3, 5-diméthoxyphényl) -isopropyloxycarbonyle.
Dans la synthèse des composés contenant du soufre il faut éliminer les groupes protecteurs benzyloxycarbonyle par hydrogénation catalytique d'une manière connue en ajoutant une amine, par exemple la triéthylamine, la N-éthylmorpholine o la cyclohexylamine, parce que l'élimination hydrogénolytique du groupe protecteur en milieu neutre ou acide n'est pas avantageuse dans ce cas.