INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Lorsque la ligne de demande d'interruption 287 atteint le niveau d'interruption, le programme de commande dans la ROS 128 se branche immédiatement sur sa routine de traitement d'interruption d'émission. En particulier, le programme de commande se branche sur sa routine de traitement d'interruption, et il émet une instruction d'entrée (IN) afin de transférer l'élément d'information en suspens le plus ancien de la file d'attente d'interruption d'émission 104 dans l'empilage de registres du contrôleur de la figure 3. Pour simplifier notre explication à ce stade, nous supposerons que l'élément d'information en attente le plus ancien de la file d'attente d'interruption d'émission 104 est l'entrée relative à l'état et l'adresse de ligne correspondant à la ligne de communication 203.Cette entrée d'un multiplet a le format "SSS LLLLL" ou S représente un bit d'état et L un bit d'adresse de ligne. L'instruction d'entrée (IN) de contrôleur retire ce multiplet d'état/adresse de ligne de la file d'émission 104, et le transfère, via le bus de données d'entrée 44 du contrôleur aux registres RO et R1 de l'empilage 102 qui se trouvent "au niveau". Plus particulièrement, le multiplet de sortie de la file d'attente d'interruption est transféré au moyen du bus 44, et place dans les registres 148 et 150 . Les 4 bits se trouvant dans le registre 148 sont transférés au moyen de l'ALU 152 et placés dans le registre R1 de 4 bits du même empilage.
Ensuite, une instruction OUT (sortie) est délivrée afin de transférer la valeur d'adresse de ligne qui se trouve dans l'empilage de registres 192, dans le registre d'adresse de ligne de contrôleur (CLAR) 38(figure 2) et dans le registre d'adresse de ligne de l'analyseur (SLAR) 114 (figure 12B) par la sortie du bus de données du contrôleur (DBO) 46.
Plus particulièrement, le multiplet d'interruption de l'empilage de registres 102 est placé dans les registres 148 et 150; 4 bits sont places dans le registre 148, et les 4 autres bits dans le registre 150.
La valeur combinée des registres 148 et 150 est ensuite placée sur la sortie du bus de données (DBO) 46, et l'adresse du contrôleur, qui est la même pour le CLAR 38 et pour le SLAR 114, est placée sur la sortie du bus d'adresse du contrôleur (ABO) 41. En conséquence, la zone d'adresse de ligne de 5 bits sur le bus 46 est placée dans le registre CLAR 38 de 5 bits et dans le registre SLAR de 5 bits 114. La zone d'état de 3 bits n'est pas transmise au CLAR 38 ni au SLAR 114 parce qu'aucun câblage n'a été prévu entre le bus 46 et CLAR 38 et SLAR 114 pour ces bits.
Le positionnement de l'adresse de ligne correspond à la ligne de communication 203 dans le CLAR 38 (figure 2) permet l'adressage du bloc de commande de ligne de l'unité mémoire 132 concernant ladite ligne.
Plus particulièrement, le programme de commande contenu dans la ROS 128 émet une instruction de lecture, dont les quatre bits de rang inférieur adressent la zone LCB de l'unité mémoire 132. Ainsi donc, les bits d'adresse de ligne contenus dans la CLAR 38 ont pour effet de sélectionner le LCB particulier correspondant à la ligne de communication 203. Les bits d'adresse de rang inférieur qui se trouvent sur le bus d'adresse de mémoire 206, au même moment, sélectionnent le premier multiplet de la mémoire-tampon de données de 2 multiplets de ce LCB sélectionné. En conséquence, le premier multiplet de données précédemment mémorisé dans la mémoire-tampon de données LCB devient accessible, et il est placé dans les registres RO et R1, 4 bits faisant partie de l'empilage 100.
Cette opération est réalisée au moyen de l'omnibus de sortie de données de mémoire 157, du sélecteur 145, de l'omnibus d'assemblage 146, des registres 148 et 150 et de l'ALU 152.
3 ) Activité antiagrégante On a constaté par ailleurs que les composés selon l'invention présentent un effet bénéfique antiagrégant des plaquettes sanguines. Ainsi, le CRL 40 598 modifie l'agrégation plaquettaire sanguine selon le test è l'A.D.P. (adénosine diphosphate) à la dose de 30 mg/kg/jour pendant 4 jours chez le rat (inhibition moyenna de 44 %).
44) Essais cliniques Les essais cliniques entrepris avec les composés selon l'invention ont donné de bons résultats chez l'homme dans les traitements mëdiesux où l'on recherche une vasodilatation des vaisseaux sanguins.
Ainsi, le CRL 40 598, administré (i) sous forme de comprimés ou de gélules (renfermant chacun de 100 mg à 200 mg de CRL 40 598 ), à raison de 2 à 3 comprimés ou gélules par jour, a permis de traiter efficacement la maladie de Raynaud et (ii) par voie intraveineuse (ampoule injectable renfermant 50 mg à 100 mg de CRL 40 598), à raison de 2 à 3 injections par jour, a permis un traitement vasodilatateur cérébral.
TABLEAU I A-CO-(CH2)3 -B, HCl
Produit | NO de code | A | B | F.
Exemple 1 CRL 40598 ho H | pyrrolidino 2600C (a) -U OCU Exemple 2 CRL 40635 3 pyrrolidino 170oc (a > J Exemple 3 CRL 40624 ED 4 N(C2H ) ZiO'C (comparatif) fi 5 2 (b) OU OH U3 CO Exemple 4 CRL 40633 ou pyrrolidino 2700C (comparatif) (b) (c) ho 0CH3 HO OCH3 Exenrple 5 HOCH3 pyrroridino 1770C (comparatif) CRL 48634 OCH3 FONZYLAKE LL 1656 3 (Reférence) OCH3 l (a) 0oe3 Notes : (a) produit actif en tant que vasodilatateur périphérique (b) produit inactif en tant que vasodilatateur périphérique (c) ce produit dont la structure n'a pas été déterminée pourrait être un mélange des deux isomères (d) isomère du produit de l'exemple 2 TABLEAU II Variation des paramètres après administration intraveineuse chez le chien anesthésié
Produit Dose Variations en % mg/kg Pression Débit arté- Fréquence artérielle riel fémoral cardiaque CRL 40598 1,5 +9 +56 (a) +3 GRL 40635 1,5 +3 +38 (a) +2 CRL 40624 1,5 -5 +3 -5 CRL 40633 1,5 0 +5 +1 CRL 40634 1,5 +2 +10 O LL 1656 1,5 O +33 (b) +5 CRL 40598 3 + 10 +63 (a) 0 CRL 40635 3 +5 +40 (a) +1 CRL 40624 3 -7 +1 -6 CRL 40633 3 +1 +8 -2 CRL 40634 3 -1 +30 (c) O LL 1656 3 -2 +36 (b) +6 CRL 0598 6 44 +63 (a) +3 CRL 40635 6 +2 +44 Ca) +1 CRL 40624 6 -10 +26 (d) -8 CRL 40633 6 +2 +7 +1 CRL 40634 6 +1 +7 +2 LL 1656 6 -2 + 39 (b) 0 Notes (a) durée de l'effet : lO minutes (b) durée de l'effet : 5 minutes (c) durée de l'effet . 3 minutes (d) durée de iteffet : 1 minute TABLEAU III Variation des paramètres après administration intraduodénale chez le chien anesthésié
Produit Dose Variations en % mg/kg Pression Débit arté- Fréquence artérielle riel fémoral cardiaque LL 1656 7 +2 +44 +7 LL 1656 14 -3,5 +73 +4,5 LL 1656 28 -4,5 +100 +6 CRL 40598 20 -2 +60 -8 CRI, 40624 20 O Y2 +1 CRL 40633 20 +1 +3 +2 CRL 40634 20 -1 +5 -1
l'invention est relative à un bouclier pour le percement de galeries souterraines, en particulier de tunnels, en demisection supérieure; ctest-à-dire de galeries dont le profil en travers est défini par un arc supérieur (arc de cercle ou d'ellipse par exemple) et par une corde géométrique inférieure approximativement horizontale, ce bouclier comprenant une coque rigide de protection qui épouse au moins en partie la forme de l'arc supérieur et qui est ouverte vers le bas, des moyens d'appui par l'intermédiaire desquels cette coque peut reposer sur le sol de la galerie et une série de vérins, appelés ci-après "vérins de translation", qui sont liés à la coque pour pousser celle-ci vers le front d'attaque au fur et à mesure du percement de la galerie.
Ce bouclier est conçu pour travailler dans des terrains de moyenne ou de mauvaise tenue.
Comme on le sait, une tee coque est destinée à assurer la protection des travailleurs et de la machine de creusement tout en laissant libre une section transversale suffisante pour que cette machine ait la liberté nécessaire d'évolution et pour que les déblais puissent être évacués vers ltarrière sans difficulté.
L'invention a pour but de faciliter l'avancement du bouclier au fur et à mesure du percement de la galerie.
Pour atteindre ce but, le bouclier conforme à l'invention est essentiellement caractérisé en ce que la coque est munie, le long de chacun de ses bords inférieurs, d'un sabot latéral qui est relié au bord voisin par des vérins, appelés ci-après "vérins de sabot", capables alternativement de soulager les sabots du poids de la coque et d'exercer sur les bords de celle-ci une poussée de bas en haut en prenant appui sur le sol de la galerie par l'intermédiaire des sabots et en ce que le bouclier comprend, à une certaine distance latérale de chacun des bords longitudinaux de la coque, au moins un pied terminé vers le bas par une semelle par rapport à laquelle la coque est guidée par une glissière parallèle à.l'axe longitudinal de la galerie et qui est reliée verticalement à la couque par l'intermédiaire d'un vérin appelé ci-apres "vérin de pied". les susdits moyens d'appui par lesquels la coque peut reposer sur le sol de la galerie sont donc constitués par la combinaison des sabots latéraux-et des pieds à semelles, avec leurs vérins respectifs.
Pour faire avancer un tel bouclier, il suffit d'effectuer autant de fois qu'il est nécessaire le cycle d'opérations suivant : - manoeuvrer les vérins de pied pour faire reposer sur les pieds tout le poids du bouclier - manoeuvrer les vérins de sabot pour décharger les sabots latéraux - manoeuvrer les vérins de translation pour faire avancer la coque sur ses glissières, en appui sur les semelles des pieds - manoeuvrer les vérIns de sabot pour exercer sur les bords longitudinaux de la coque une poussée de bas en haut et pour reporteur ainsi le poids du bouclier sur les sabots ; et - manoeuvrer les vérins de pied pour décharger les pieds et pour permettre de faire avancer ceux-ci de la même distance que la coque.
Les sabots latéraux ont de préférence un profil trapézordal qui est en saillie vers l'extérieur par rapport à la ligne géométrique prolongeant vers le bas l'arc susvisé. Grâce à un tel profil (en travers) trapézoTdal, les charges exercées par le bouclier sont transmises au sol par les sabots dans les meilleures conditions.
De plus, l'espace dégagé vers l'arrière par les sabots à chaque avance du bouclier peut être occupé par des éléments d'appui préfabriqués dont la forme est optimale.
De la même façon, le système est indépendant du protocole de transmission.
La figure 1 est un organigramme du système de télécommunication (PCS) selon l'invention.
Les figures 2a et 2b réunies illustrent le système de connexion au réseau.
Les figures 3a et 3b réunies illustrent le schéma du contrôleur utilisé dans le PCS de la présente invention.
La figure 4 est une vue scheiatique et générale de l'analyseur du PCS de l'invention.
La figure 5 représente dans le détail certains des composants de la figure 4.
La figure 6 facilite la compréhension du fonctionnement du système Les figures 7A, 7B, 7C réunies illustrent de façon détaillée les composants de la figure 4.
Transfert de données du processeur au système de balayage La figure 1 illustre la façon dont les données sont transférées depuis la mémoire 220 d'une unité centrale de traitement de l'information 200 appelée encore processeur vers le dispositif de balayage (ou analyseur) 201 du système de télécommunications PCS au moyen du bus de données 202 et des circuits de raccordement de canal 205 sous la commande de l'unité de commande 204. Du dispositif de balayage 201, les données sont transmises à une des lignes telle que 203 ou 215, appartenant au groupe des 32 lignes susceptibles d'être connectées au dispositif de balayage 201. Cette opération de transmission des données est quelquefois appelée Emission; elle ne fera pas l'objet d'une description détaillée vu qu'elle l'est déjà dans le brevet des E.U.A. 4.038.642.A noter que, pour l'unité centrale 200, le système PCS apparait comme l'une des unités d'entrée/sortie, ou l'une des unités de commande indiquée dans ce brevet américain.
Lors de la description du mouvement des multiplets de données entre le processeur et le PCS, nous supposerons que le mode de communication en vol de cycle (CS) est utilise, et que précédemment une instruction d'opération d'entrée/sortie (opération E/S) a été délivrée dans le processeur, et aussi que la commande entrée/sortie appropriée et les informations de commande associées à cette instruction ont déjà été transférées au PCS. A titre d'exemple, nous supposerons que l'instruction d'opération E/S a été émise pour un dispositif d'entrée/sortie connecté à la ligne de communication de sortie de l'analyseur 203. Nous supposerons également que le processeur ainsi que le contrôleur 204 du PCS sont tous deux occupés initialement à d'autres tâches.
A un certain moment, l'analyseur 201 envoie une demande d'interruption au contrôleur 204 lui disant qu'il a besoin d'autres données pour les transmettre sur la ligne de communication 203. A la suite de cette demande d'interruption, la tâche en cours d'exécution par le microcode de commande dans la mémoire du contrôleur est interrompue, et le programme de commande se branche sur une routine de traitement d'interruption d'émission. Cette routine de traitement d'interruption provoque l'apparition de l'adresse de la ligne de communication à l'étage de sortie de la file d'attente d'interruption pour être transférée via le bus d'entrée de données du contrôleur (DBI) 44, les registres 148 et 150, et l'ALU 152, aux registres RO et R1 de l'empilage de registres 102 du contrôleur de la figure 3A.Cette adresse de ligne est, dans le cadre de la présente discussion, supposée être l'adresse de ligne correspondant à la ligne de communication 203. La routine d'interruption transfère alors cette valeur d'adresse de ligne depuis l'empilage de registres 102, et la place dans le registre d'adresse de ligne du contrôleur (CLAR) 38 (figure 2), puis dans le registre d'adresse de ligne d'analyseur (SLAR) 114 (figure 7B). Dans chaque cas, cette opération est réalisée au moyen d'un bus de sortie d'empilage 110, du sélecteur 145, des registres 148 et 150, et du bus de sortie de données du contrôleur (DBO) 46.
Lors de chaque positionnement, la même adresse de ligne de 5 bits est placée dans le CLAR 38 et dans le SLAR 114. Ainsi donc, théoriquement ces deux registres 38 et 114 pourraient être remplacés par un registre unique. Toutefois, il est plus économique, en ce qui concerne le coOt de l'équipement, de prévoir deux registres distincts pouvant être rapprochés des autres éléments d'équipement auxquels ils sont respectivement associés.
L'adresse de ligne contenue dans le CLAR 38 accomplit plusieurs opérations. D'une part, elle délivre des bits d'adresse via la ligne de sortie 39 du CLAR à l'unité mémoire du contrôleur 132 (figure 3), pour autoriser le programme de commande contenu dans la ROS 128 à adresser le bloc de commande de ligne approprie (LCB), en l'occurrence, le bloc de commande de ligne (LCB) qui correspond à la ligne de communications 203. A cet égard, des unités mémoire 128, 130 et 132 sont chacune subdivisées physiquement en quatre modules ayant chacun une capacité de 4096 multiplets.
Normalement, ces unités mémoire 128, 130 et 132 sont adressées par des bits d'adresse O à 15 sur le bus de mémoire 206. Les quatre bits de rang supérieur (bits O à 3) sélectionnent l'un des modules de 4096 multiplets. Cette sélection est accomplie au moyen de l'unité de sélection de mémoire 207. Les autres bits d'adresse de rang inférieur présents sur le bus d'adresse de mémoire 206, sont ensuite utilisés pour sélectionner le multiplet désiré dans le module sélectionné.
Les-blocs de commande de ligne (LCB) sont placés dans le module de 4096 multiplets le plus bas de la mémoire 132. Il y a 32 blocs de commande de ligne, à raison d'un par ligne de télécommunication. Chaque bloc de commande de ligne a une capacité de 128 multiplets. Chacun de ces blocs sert à mémoriser diverses informations de commande et d'état pour sa ligne de télécommunication particulière. Chaque bloc de commande de ligne comporte également une position de mémoire-tampon de deux multiplets, ou seront conservées provisoirement les données pendant leur transfert du processeur à l'analyseur de la figure 19 (unité 201 de la figure 1) ou inversement.
Le cabrage d'adresse correspondant à la portion de l'unité mémoire 132 qui contient les blocs de commande de ligne, est modifié de manière à permettre à l'adresse contenue dans le CLAR 38 de sélectionner directement le bloc de commande de ligne particulier qui sera utilisé à un moment donné. En particulier, les lignes d'adresses utilises pour définir les adresses de débuts des LCB, à savoir les lignes de bits d'adresse 4 à 8, sont déconnectées du bus d'adresse de mémoire normal 206; elles sont ensuite connectées ou câblées de façon à recevoir les cinq bits d'adresse de ligne en provenance du CLAR 38, cette connexion étant établie au moyen du bus de cinq bits 39. Ainsi donc, -le CLAR 38 fournira l'adresse de début correspondant au bloc de commande de ligne désiré.Le multiplet particulier du LCB de 128 multiplets sélectionné sera choisi par les autres bits de rang inférieur qui se trouvent sur le bus d'adresse de mémoire normal 206. Ainsi donc, le CLAR 38 sélectionne le LCB particulier qui doit être atteint, et le microcode à l'intérieur de la ROS 128 sélectionne (via SAR 0-3) le multiplet particulier à l'intérieur dudit LCB.
Le programme de commande contenu dans la ROS 128 du contrôleur de la figure 3 emet alors une instruction de sortie (OUT) pour transférer le multiplet de données depuis l'empilage de registres 100 du contrôleur, au registre de données 112 de l'analyseur. Cette opération est réalisée via le bus de sortie d'empilage 110, le sélecteur 145, l'omnibus d'assemblage 146, les registres 148 et 150 et le bus DBO 46. En outre, l'adresse du contrôleur placée sur la sortie de l'omnibus d'adresse (ABO) 41 pour cette instruction de sortie (OUT), est placée dans le registre de fonction 110 de l'analyseur, afin de fournir d'autres informations de commande à l'analyseur.
Le multiplet de données contenu dans le registre de données 112 de l'analyseur est alors placé dans la mérnoire-tanipon d'émission 115 de la mémoire de commande 102, à la position appropriée de cette mémoire tampon correspondant à la ligne de communication 203. Cet adressage de la position appropriée de la mémoire-tampon d'émission est assuré par l'adresse de ligne contenue dans le SLAR 114. Ensuite, ce multiplet de données correspondant à la ligne de communication 203 est transféré au registre de conversion série-parallèle, parallele-série; il est "sérialisé" et transmis sur la ligne de communication 203 de la façon décrite ici.
Lorsque l'analyseur aura besoin d'un autre bit de données pour la ligne 203 (lorsque la mémoire-tampon d'émission est vidée), ce bit sera prélevé dans le second multiplet de la mémoire-tampon de données de LCB du bloc de commande de la ligne 203, contenu dans la mémoire 132. Lorsque ce second multiplet de données est placé dans la mémoire-tampon d'émission 115 de l'analyseur une autre demande d'interruption est entrée dans la file d'attente d'interruptions d'émission 104 correspondant à la ligne de communications 203, mais, cette fois, la zone d'état de cette demande est codée pour indiquer que d'autres données doivent être prises dans le processeur, et placées dns le LCB du contrôleur.Lorsque cette nouvelle demande d'interruption a été satisfaite par le programme de commande du contrôleur ce dernier émet une autre demande de vol de cycle en direction du processeur, pour déclencher le transfert d'un autre mot de données de deux multiplets du processeur au contrôleur (via l'unité de raccordement de canal de la figure 2). Ce mot de données est placé dans la mémoire tampon de données du LCB de la ligne de communications 203 de la façon précédemmentdécrite.
Il ressort de ce qui précède que les données à transmettre sur la ligne de communications 203 sont transférées du processeur à la mémoiretampon de données du bloc de commande de ligne à raison de deux multiplets à la fois (en supposant des transferts de données de la longueur d'un mot). Les données sont alors transférées multiplet par multiplet de la mémoire de données du bloc de commande de ligne à la mémoiretampon d'émission de l'analyseur.Ce processus se poursuit jusqu'à ce que toutes les données de l'instruction d'opération E/S en question aient été transférées à l'analyseur, converties en série, et émises par la ligne de communications 203. Inutile d'ajouter que des opérations semblables peuvent se dérouler au même instant en mode multiplex pour une ou plusieurs autres lignes de communications.
TRANSFERT DE DONNEES DE L'ANALYSEUR AU PROCESSEUR Nous examinerons à présent comment les données sont transférées dans le sens opposé, c'est-à-dire de l'analyseur au processeur auquel l'appareil PCS est relié. Ces transferts sont appelés opérations de "réception" parce que les données transférées au processeur sont celles reçues sur une ou plusieurs lignes de communications. En général, après que l'analyseur ait achevé la conversion en parallèle de chaque multiplet de données reçu sur une ou plusieurs lignes de communications, ce multiplet de données est placé dans la file d'attente de réception 108 (figure 7C).
Chaque fois qu'un multiplet de données est placé dans la file d'attente de réception 108, un multiplet relatif à l'état et l'adresse de ligne de format "SSSLLLLL", est place également dans la file d'attente de réception 108, les cinq bits d'adresse de ligne "LLLLL" étant codés pour identifier la ligne de communications particulière sur laquelle le multiplet de données d'accompagnement a été reçu. La zone "SSS" est la zone d'état, et dans ce cas, elle est codée pour indiquer la présence sur la file d'attente de réception 108 d'un multiplet de données valide qui doit être traité.
Pour simplifier notre expose, nous expliquerons dans le détail le cas d'une ligne de communications particulière, par exemple, la ligne de télécommunications 215 qui est supposée recevoir des données d'un dispositif distant. Nous supposerons que les données sont transférées au processeur en mode de vol de cycle, et que plusieurs multiplets de données correspondant à cette ligne de télécommunications 215 ont déjà été transférés au processeur.
Cela étant, tandis que l'analyseur achève la conversion en parallèle d'un multiplet de données récemment arrive et concernant la ligne de communication 215, ce multiplet de données ainsi que l'adresse de ligne et la zone d'état correspondant a la ligne 215 sont placés dans la file d'attente de réception 108. A un certain moment, ce multiplet de données et son multiplet d'état d'adresse de ligne atteignent l'étage de sortie de la file d'attente de réception 108. Un moment plus tard, le programme d'ordonnancement des tâches du contrôleur achève les taches prioritaires éventuellement en attente, puis il examine la file de réception 108 pour déterminer la présence des taches à effectuer.Cette opération est réalisée en détectant la zone d'état "555" de l'étage de sortie de la file d'attente de réception 108, Comme le multiplet de données de la ligne de communications 215 se trouve à présent à l'étage de sortie, la zone "555" d'accompagnement indique qu'il y a des tâches à accomplir.
En conséquence, l'ordonnateur de tâches commence une opération de "réception". En d'autres termes, il demande au programme de commande qui se trouve dans la ROS 128 (figure 3) de se brancher sur la routine de microcode pour effectuer une opération de réception.
Au cours de la première phase importante de la routine de réception, la ROS 128 envoie une instruction IN (entrée) pour transférer le multiplet d'état/adresse qui se trouve à l'étage de sortie de la file d'attente de réception 108, aux registres de quatre bits RO et R1 de l'empilage de registres 100 du contrôleur. Cette opération est réalisée par le bus d'entrée de données (DBI) 44, les registres 148 et 150, et llALU 152.
L'instruction importante suivante de la routine de réception est une instruction de sortie (OUT) qui transfère la valeur d'adresse de ligne de 5 bits, de l'empilage de registres 100 dans le registre d'adresse de ligne du contrôleur (CLAR) 38 (figure 2) et dans le registre d'adresse de ligne d'analyseur (SLAR) 114 (figure 7B). Cette opération est réalisée au moyen du bus de sortie d'empilage 110, du sélecteur 145, des registres 148 et 150, et du bus de sortie de données (DBO) 46.