Aux dessins annexés donnés uniquement à titre d'exemples nullement limitatifs la fig. 1 est une vue en perspective d'un petit calculateur de poche dans lequel la pastille selon l'invention peut être utilisée, la fig. 2 est un diagramme synoptique de l'ensemble du calculateur de la fig. 1, la fig. 3 est un diagramme détaillé d'un dispositif électronique selon l'invention, plus particulièrement de la pastille de processeur numérique 15 de la fig. 2, la fig. 4 est un diagramme des temps des tensions en fonction du temps des signaux d'horloge utilisés dans le circuit de la fig. 3, la fig. 5 est un schéma électrique détaillé de la mémoire à accès direct 25, du décodeur 29de page de mémoire à accès direct et du circuit de commande d'écriture 70 de la mémoire à accès direct du circuit de la fig. 3, la fig. 6 est un schéma détaillé de ltadditionneur 50, du sélecteur 51 d'entrée d'additionneur, de l'accumulateur 52 et du registre Y 40 de la mémoire à accès direct de la fig. 3, la fig. 7 est un schéma logique détaillé de la matrice logique programmable 60 de la figure 3, la fig. 8 A est un schéma logique détaillé du circuit d'état 66 de la fig. 3, la fig. 8 B est un schéma~ électrique détaillé d'une porte complexe 66-A de la fig. 8 A, la fig. 9 est un schéma logique détaillé du compteur de programme 36 et du registre 43 de sous-programme du dispositif de la fig. 3, la fig. 10 est un schéma logique détaillé du registre 46 d'adresse de page et au tampon d'adresse 47 de la fig. 3, la fig. 11 est un schéma logique détaillé des circuits 48 de commande dtadresse et de entrée de clavier 75 du dispositif de la fig. 3, la fig. 12 A est un schéma logique détaillé du circuit CKB 56 de la fig. 3, la fig. 12 B est un schéma électrique détaillé de l'une des portes complexes 56-8 de la fig. 12 A, la fig. 13 est un schéma logique détaillé du registre 73 d'adresse de page de mémoire à accès direct de la fig. 3, la fig. 14 est un schéma électrique détaillé de la mémoire permanente 24 et du décodeur de page de mémoire permanente de la fig. 3, la fig. 15 est un schéma électrique détaillé du décodeur 27 d'adresse de mot de mémoire permanente et de mémoire à accès direct ainsi que du sélecteur de données 39 de la fig. 3, la fig. 16 est un schéma électrique détaillé du registre de sortie 84 et des tampons de sortie 86 de la fig.3, la fig. 17 est un schéma électrique détaillé du registre de sortie 62 et des tampons de sortie 65 de la fig. 3, la fig. 18 est un schéma logique détaillé du circuit 82 de mise au repos à la mise sous tension de la fig. 3, la fig. 19 est un schéma logique détaillé du circuit de réaction du compteur de programme 36 de la fig. 3, la fig. 20 est un diagramme synoptique du générateur d'horloge 80 de la fig. 3, la fig. 21 représente des schémas électriques détaillés des circuits logiques des fig. 5 à 20, la fig. 22 représente un mot d'instruction utilisé dans un calculateur selon l'invention, la fig. 23 est une table de Karnaugh des mots d'instruction géneralement utilisés dans les calculateurs selon l'invention, la fig. 24 est un diagramme des temps illustrant plusieurs cycles d'instruction dans le fonctionnement du calculateur des fig. 1 à 21, la fig. 25 représente schématiquement la synchronisation de différentes opérations dans les circuits des fig. 1 à 21, et la fig. 26 est une vue de dessus considérablement agrandie d'une pastille semi-conductrice MOS/LSI qui contient tous les circuits des fig. 3 et 5 à 21.