REVENDICATIONS 1. - Système de détermination des adresses physiques des données d'un système de traitement cyclique de 1'inrormation en lequel l'adresse physique d'une donnée se définit par la combinaison de son emplacement en mémoire générale et son emplacement temporel dans une trame formée de suites ordonnées de paramètres in dividuelieme;;it affectés aux données, suites distribuées en un nombre entier de cycles courts c.)nst tuayt ensemble le cycle long d'un travail, chaque paramètre apparaissant en cette trame avec une fréquence de récurrence et un rang qui lui sont propres de cycle court à cycle court, système caractérisé par la combinaison d'une mémoire de paramètres de capacité au plus égale à celle de la mémoire générale et de moyens de reconstitution programmée de la trame, cycle court par cycle court, à partir de la lecture cyclique de cette mémoire de paramètres. 2. - Système selon la revendication 1, caractérisée en ce que la mémoire des paramètres est organisée en correspondance directe des adresses de voies et platines des données de mémoire générale et des siennes propres des paramètres affectés à ces données, en ce que chaque paramètre y est écrit en deux codes dont le premier décrit le premier numéro de cycle court en lequel il apparait et le second décrit le rang qu'il occupe en tout cycle cout de la trame, en ce que la lecture de cette mémoire de paramètres est organisée en progression cyclique des adresses de voies avec incrémentation unité par unité de l'adresse de platine à chaque cycle de lecture des voies, et en ce que les moyens de reconstitution programmée de la trame sont organisés pour assurer, à chaque lecture de voie, la comparaison des deux codes lus en mémoire avec des codes fournis par le programme de reconstitution de la trame et, à chaque détection d'une concordance entre ces paires de codes, pour prélever comme adresse de donnée en mémoire générale, un code de concaténation de l'adresse de voie et de l'adresse de platine du paramètre ayant occasionné cette détection. 3. - Système selon la revendication 2, caractérisé en ce que, la mémoir e données étant, de plus, organisée en blocs, et donc la mémoire de paramètres, la lecture de la mémoire de paramètres est organisée pour lire simultanément les emplacements de paramb- tres de mêmes adresses de voies et de platines en tous les blocs et en ce que les moyens de reconstitution de la, trame ajoutent un code d'adresse de bloc au code de concaténation formant l'a- dresse de mémoire générale et régissent les prélèvements de ces codes selon une hiérarchie prédéterminée des blocs en cas de détection simultanée de concordance sur des paramètres lus en plusieurs blocs. 4. - Système selon la revendication 2 ou selon la revendication 3, caractérisé en ce que les moyens de reconstitution pro grammée de la trame incorporent une organisation de régie comprenant un compteur de numéros de cycles courts, une mémoire de configuration de trame délivrant, cycle court par cycle court, une séquence ordonnée de codes de rangs de paramètres et de nombres de paramètres de chaque rang, et un registre recevant séquentiellement ces codes de rangs et nombres de paramètres, et en ce que les moyens de comparaison reçoivent sur des entrées séparées les codes contenus en ce compteur et ce registre et commandent la substitution dudit registre d'un code d'un rang à un code d'un rang supérieur après avoir détecté un nombre de concordances de paires de codes lus en mémoire et contenus en ce compteur et ce registre égal au nombre de paramètres du rang désigné par ce registre, substitution entratriant une remise à zéro de l'adressage de voies et de platines de la mémoire de paramètres. 5. - Système selon la revendication 4, caractérisée en ce que les moyens de comparaison pour cette reconstitution programmée de la trame comprennent, par bloc de mémoire de paramètres, autant de circuits de disjonction logique qu'il existe de chiffres binaires dans le code de cycle court, chaque circuit recevant un chiffre de ce code provenant dudit compteur et un chiffre de code de premier numéro de cycle court du paramètre lu en mémoire, un circuit de formation d'un masque à partir du code de rang de paramètre lu en mémoire et des moyens d'application de ce masque aux sorties de ces circuits de disjonction, et des moyens de validation d'une identité des chiffres ainsi masqués à partir d'un signal de détection d'identité entre le code de rang de paramètre lu en mémoire et le code rang contenu en ce registre de régie et en ce que les moyens de prélèvement du code de concaténation d'adresses de voie, platine et bloc comportent, par sortie de comparaison un élément bistable activable sur validation d'un signal d'identité de cette sortie pour provoquer alors un arrêt de progression des adresses de voies et le transfert en un registre tampon d'un code de concaténation des adresses de voie, de platine et de bloc alors atteintes et définies par ladite sortie de comparaison, les sorties de ces éléments bistables étant réunies à travers des circuits-portes individuels montés en une organisation de hiérarchisation de tels transferts et étant individuellement ramenées avec retard sur les entrées de remise au repos desdits éléments bistables. 6. - Système selon la revendication 5, caractérisé en ce que des moyens comptent les activations successives de ces éléments bistables pour la commande de substitution de contenu du registre de régie, à la concordance entre ce nombre d'activations et le nombre de paramètres du rang défini en ce registre.