INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Chaque tampon de la mémoire RAM comprend des registres correspondant à des emplacements de mots comme suit : (a) l'adresse de la mémoire de mots PROM 1402 sélectionnée, par l'intermddiaire des lignes d'adresses 1414 et 1416, (b) les adresses de l'adaptateur de ligne LAU, auquel le mot sélectionné doit Autre transmis par le circuit logique de commande 1418 auquel les données de la sortie de la mémoire de commande RAM 1404 sont transmises par multiplexage pour chaque canal, par des multiplexeurs 1420, 1422, 1424 et 1426, (c) un accumulateur pour la progression dans un algorithme de décodage pour la mémoire de mots PROU, et, (d) un registre pour commander l'exécution de l'algorithme.
Les registres indiqués ci-dessus sont inclus dans les taMpons 1406 à 1412 et dans le circuit logique de commande 1418 et sont de conception classique, incluant des registres à 8 bits.
Le microprocesseur 1064 commande le fonctionnement de l'unité VGU par l'intermédiaire des lignes 1428, 1430, 1432, 1434, 1436 et 1438 en lui ordonnant de sortir un mot particulier vers un canal particulier. L 'unité VGU sélectionne un tel mot particulier à partir de la mémoire PROM 1402, en extrait les 8Kbits et les envoie par la ligne 1403 au circuit logique de commande 1418 dont le fonctionnement est illustré sur les figures (15(a) et 15(b). La sortie du circuit logique de coniinande 1418 est raccordée par la ligne 1168 à l'unité VDU 1164, lors de sa sélection par la ligne d'adresses à fréquence vocale 1440.
Le mot spécifique sélectionné décrit plus haut provenant de la mémoire PROM 1402 est décodé bit par bit avant la transmission de N bits à la fois en parallèle à l'unité VDU. Une durée typique requise pour l'exploration de chaque unité de dbmodulation de fréquence vocale dans chaque adaptateur de ligne est de quatre microsecondes par unité UDU. A cette cadence, l'unité VGU peut effectuer 8000 transferts par seconde à chaque unité VDU.Le processus d'exploration indiqué ci-dessus est mis en oeuvre au moyen d'un circuit logique de commande 1418, qui introduit avec multiplexage les adresses des unités UDU dans la mémoire de commande RAM par l'intermédiaire d'un multiplexeur 1442 de rapport 3 t 1, qui est exploré par un registre d'exploration 1444 qui est relié au multiplexeur par un additionneur 1446. Les signaux de cadence et de synchronisation partant du microprocesseur sont transmis de façon classique par l'intermédiaire des lignes 1430 à 1438 mentionnées précédemment.Par exemple, l'adresse de destination d'une unité VDU particulière est transmise par la ligne 1430 à 1 'unité VGU, dans laquelle elle est transmise par une porte 1448 à un multiplexeur 1450 de rapport 2 : 1 commandé par l'intermédiaire de la ligne 1452 à partir du circuit logique de commande 1418, la sortie de ce multiplexeur 1450 étant raccordée ainsi que la sortie du multiplexeur 1442 à la mémoire RAM de commande pour y délivrer l'adresse sélectionnée. D'autres portes ET 1454 et 1456 d'interface, un inverseur 1458 et des bascules bistables 1460, 1462 et 1464 sont raccordés au circuit logique de commande 1418, assurent des liaisons d'interface de manière classique, et ne sont pas décrits ici plus en détail.
Les transferts en parallèle des bits transmis à chaque unité VDU sont modulés en un mot de langage d'une durée allant d'une demi-seconde à deux tiers de seconde èt, comme mentionné plus haut, les unités VDU adaptent les fréquences et l'amplitude du mot parlé à la ligne téléphonique. A la fin de la transmission du mot parlé par l'unité VDU, cette dernière signale ce fait au microprocesseur par la bascule bistable 1460, et l'adresse de la mémoire PROM du mot suivant, devant être transmise à l'unité UDU spécifiée, est alors transférée du microprocesseur à l'unité VGU.On notera que l'unité VGU peut émettre des bits de mots décodés provenant d'une quelconque ou de toutes les mémoires PROM de mots (dont une seulement est représentée en 402) directement à la fois à l'une quelconque ou à toutes les unités UDU. Il est donc évident que, grâce au multiplexage à fréquence vocale, toute unité VDU peut produire tout mot de vocabulaire au moment même où toute autre unité VDU ou toutes les autres unités VDU produisent n'importe quel mot de vocabulaire.
La figure 14 représente les registres décrits plus haut correspondant à quatre emplacements d'une capacité de 8 bits dans la mémoire RAM de commande. On a représenté les quatre emplacements pour un canal unique, dans lequel les adresses de la mémoire PROH sont enregistrées en 1502 et 1504, le nombre est enregistré en 1506 et l'état/comsande est enregistré en 1508.
On a représenté la séquence de la mémoire RAM de commande sur la figure 15(b), sur laquelle chaque ensemble de quatre microsecondes utilisées est subdivisé en huit créneaux temporels de 500 nanosecondes, représentés par les créneaux temporels O à 7 pour une exploration unique d'une seule unité URDU. La séquence de multiplexage pour le fonctionnement avec entrée de données ou le fonctionnement avec sortie de données est représenté pour chaque créneau temporel avec l'opération particulière pour le "fonctionnement avec entrée des données", représenté dans la colonne 1510 et au cours duquel les données sont transmises à la mémoire de commande RAM par la ligne 1466, et pour le "fonctionnement avec sortie de données" représenté dans la colonne 1512 et au cours duquel les données sont extraites de la mémoire BAH 14Q4 de commande par l'intermédiaire de la ligne 1468.
La séquence de la mémoire de commande RAM de la figure 15(b) permet le partage des données enregistrées dans la mémoire PROM 1402, entre trente-deux canaux. L'organisation de la mémoire RAM de commande, représentée sur la figure 15(a), se compose de deux emplacements pour l'adresse habituelle de la mémoire PROM (PAL et FAN), à savoir un emplacement utilisé comme accumu lateur de données (nombre) et un emplacement spécifiant l'état de chaque canal (état/commande). La séquence de la mémoire RAM de commande de la figure 15(b) formée de huit créneaux temporels de 500 nanosecondes chacun, est subdivisée en une période d'écriture (entrée de données) de la mémoire RAM et en une période de lecture (sortie de données) de la mémoire RAL Les créneaux O - 3 enregistrent l'information dans des registres pour le canal considéré et extraient les données des emplacements correspondants pour le canal suivant et les introduisent dans les registres. Les créneaux 4-6 sont disponibles pour le traitement de cette information pour former les données à fréquence vocale extraites pendant le créneau 6 de la période de lecture.Le créneau 7 est affecté à l'accès du microprocesseur à la mémoire de commande RAM dans le canal spécifié par un signal d'adresse de périphérique (DEVAD), et est indépendant du numéro du canal indiqué par le circuit logique de la mémoire de commande RAM, Ainsi un registre d'exploration à accès, pour le canal identifié, à la mémoire de commande RAM, 128 par 8, contenant l'adresse de la mémoire PROM et l'information de commande, et qui est traitée en mEme temps que la sortie de la mémoire PROM pour former les données à fréquences vocales.
Le microprocesseur et son circuit logique associé, représentés en 1064 sous la forme d'un schéma synoptique sur la figure 16 et décrits précédemment, sont reliés à tous les adaptateurs de ligne et à tous les autres soussystèmes de processeur frontal assurant la commande d'initialisation, la synchronisation, le contrle, l'arrêt et la remise à l'état initial pour toutes les unités de ce genre et également comme mentionné plus haut, peuvent inclure un processeur Intel 8o8o en 1660.Le processeur 1108 de traitement au niveau des bits, l'unité MAU 1110, l'unité VGU 1166 et l'unité ClU U 1018 sont tous raccordées, par l'intermédiaire du bus 1170 d'entrée/sortie de multiplexeur, à ta multiplexeur d'entrée/sortie I/O 1602 du microprocesseur par des lignes d'entrée de données 1604, par des lignes de sortie de données 1608, par des lignes 1610 d'adresses d'unités, par des lignes 1612 de zones de contr8le et par des lignes 1628 d'adresses de périphériques.Les trente-deux adaptateurs de ligne sont raccordés au microprocesseur par l'intermédiaire du bus 1172 d'entrée/sortie E/S de sélection et par un dispositif 1614 d'entrée/sortie de sélection E/S, au moyen de plusieurs lignes 1616 à 1618 d'entrée et de sortie de données, respectivement, de lignes de commande 1620, et d'autres lignes 1622 et 1626 identifient l'adaptateur de ligne raccordé au dispositif 1172 d'entrée/sortie E/S de sélection, tandis que les lignes 1624 spécifient la commande a exercer dans l'adaptateur de ligne.Une horloge 1630 du système fournit a cadence pour le multiplexeur 1602 par la ligne 1632 et pour le dispositif d'entrée/sortie de sélection 1614 par la ligne 1634, et alimente également l'horloge du multiplexeur d'entréesortie située dans la ligne 1636 et l'horloge du sélecteur d'eatrée/sortie dans la ligne 1638 pour envoyer une cadence appropriée aux bus respectifs du multiplexeur et du sélecteur, transmettant les différentes données et instructions du système.Le relais 1162 d'opérateur d'interception du dispositif 1154 de mise en séquence, le convertisseur de niveau 1120 du dispositif d'accès de données, le détecteur de niveau de signal 1130 > le détecteur 1132 d'appels par boutons-poussoirs (Touch-Tone), le détecteur 1134 de tonalités de commande et le générateur 1194 de tonalités de commande sont tous reliés au microprocesseur par le bus 1172 du sélecteur d'entrée/sortie, dans chacun des trente-deux adaptateurs de ligne.
La cadence fournie par le générateur de signaux d'horloge 1630 du système et par un générateur de signaux d'horloge 1640 interne est telle que le microprocesseur 1064 explore séquentiellement chacun des trente-deux adaptateurs de ligne LAU pendant des durées de 500 microsecondes, avec une exploration complète de l'ensemble des trente-deux adaptateurs de ligne LAU en 16 millisecondes. Par conséquent, le microprocesseur explore chaque adaptateur de ligne LAU soixante fois par seconde. Il est donc évident que le microprocesseur, soixante fois par seconde, a) contr8le un changement d'état, b) provoque un changement d'état, et c) effectue des opérations d'entrée/sortie sur un caractère terminal de données produit.Une mémoire PROM 1642 à 6 r multiplets, contenant les progranunes de microprogriiaton pour commander les canaux et une mémoire RAM 1644 à 1 multiplet utilisée par tous les canaux, contient une mémoire tampon bloc-notes de lecture-écriture. La mémoire RAM 1645, qui peut autre éloignée du microprocesseur, est raccordée à ce dernier par un canal de mémoire 1646. Un signal d'horloge binaire provenant du générateur de signaux d'horloge-1640 est couplé à un rythmer d'interruptions 1648 qui interrompt le microprocesseur toutes les 500 microsecondes pour le relier en séquence au canal suivant par un tampon représenté globalement en 1650.Lors de la commande en séquence chaque canal est alors contré et est avancé dans sa propre séquence par le nicroprocesseur, avec un relevé simultané de toute erreur. La mémoire lecture-écriture RAM 1644 contient l'inòrmatiGn permettant au microprocesseur de mettre en oeuvre la commande du système.A tout instant, cette commande inclut, à titre d'exemple, ce qui suit a) Vitesse des messages de fac-similé, c'est-à-dire 2, 3, 4 ou 6 minutes, b) Code,.c'est-à-dire ASCII, Baudot et BBCDIC, c) Numéro de téléphone des terminaux de fac-similé, d) Démodulation, c'est-à-dire d'amplitude, de fréquence, e) Protocole de l'appareil de fac-similF, f) Tonalités de synchronisation (séquence et durée), g) Commande du dispositif d'accès des données (DAA), c'est-à-dire décrochage de l'indicateur d'appels, coupure du coupleur, h) Etat des tampons de la mémoire RAM de paquets, c'est-à-dire plein ou vide, i) Adresse de tampon pour chaque canal, j) Commandes, réponses du microprocesseur, paramètres des terminaux, conditions d'erreur, dépassements du temps imparti, etc ...
k) Registre d'états (situé dans la mémoire RAM) pour commander la séquence des opérations à exécuter par canal, 1) L'état instantané des différentes sous-unités du processeur frontal pour chaque canal du processeur frontal, Les données de commande indiquées ci-dessus, enregistrées dans la mémoire RAM 1645 du microprocesseur, sont obtenues par le microprocesseur basé pour le Intel 8080 ; c'est pourquoi l'agencement spécifique de la mémoire n'est pas ici décrit en détail. Pour la description, il suffit d'indiquer que le signal d'horloge binaire, mentionnée plus haut, du microprocesseur interrompt le microprocesseur toutes les 500 microsecondes, et à cet instant le microprocesseur passe de façon séquentielle au canal suivant du processeur frontal.Pendant chacun des intervalles de 500 microsecondes, le programme superviseur du microprocesseur enregistré dans la mémoire PROM 1642 sélectionne l'adresse de la nouvelle instruction à extraire de la mémoire RAM 1645 (en particulier hors du registre d'états qui s'y trouve contenu) et transmet cette adresse sélectionnée à un registre d'adresses d'instructions dans le microprocesseur 1064. Un dispositif 1652 de commande d'adresses d'index est relié à une ligne 1626 d'adresses de périphériques et à une ligne d'adresses 1654 au moyen de laquelle il est possible d'accéder à la mémoire d'criture-lecture 1644, sur la base du périphérique particulier identifié par l'adresse circulant dans la ligne 1626.Les différentes ligues 1654, 1656 et 1658 de transmissions de données d'adresses et de commande du sicroprocesseur, qui sont reliées avec multiplexage par le multiplexeur d'entrée/sortie 1602 au bus 1170 d'entrée sortie du multiplexeur, sont raccordées à la mémoire RAM 1645 par l'intermb- diaire du canal de mémoire 1646, comme représenté. La cadence pour les lignes de d < )rmees d'adresses et de commande partant de l'horloge binaire 1640 est envoyée à travers le multiprocesseur. Pour simpliìer la description, on a représenté le flot de données sur la figure 16 par des lignes simples, sur lesquelles on a tracé des petits traits obliques.Cependant, on notera que le nombre associé à chaque petit trait indique le nombre de lignes, ainsi il y a seize lignes, huit lignes de données, etc ... sortant du registre 1660.
L'amplification requise pour les lignes d'adresses est fournie par-des aeplifi- cateurs d'entralnement d'adresses 1662. Le contrdleur 1664 du bus de données du microprocesseur assure la synchronisation entre les données et le contrôleur d'interruption, et commande l'envoi des signaux au multiplexeur 1602, à la mémoire de lecture-écriture 1644, à la mémoire PROM 1642 et à la mémoire RAM 1645 par le canal de mémoire 1646. Comme cela ressort de la description précé dente, le programme superviseur et la mémoire PROM 1642 sélectionnent la nouvelle adresse d'instruction à partir de la mémoire RAM 1645 et commence à exécuter le programme de service correct.Ainsi le microprocesseur transmet en séquence les programmes sélectionnés pendant des incréments de 500 microsecondes, avant d'être arrenté par l'horloge binaire, et exécute des programmes courts de 500 microsecondes dans chacun des trente-deux canaux du processeur frontal, soixante fois par seconde. Ces programmes courts sont aisément édités pour mettre en oeuvre les différentes séquences décrites en liaison avec les figures 10 à 15, telles que le contrôle et la production des tonalités de synchronisation de commande et d'établissement de liaison et le déclenchement des transferts de l'unité VGU 1166 à l'unité VDU, telle que l'unité VDU 1164.
Les programmes de 500 microsecondes indiqués ci-dessus ne sont que des exemples, et i1 est évident que de nombreuses fonctions sont déclenchées, contrlées, détectées et commutées par ces programmes. Le microprocesseur et le circuit logique associé 1064 comportent également des sorties menant à différents dispositifs d'affichage, tels que des diodes électroluminescentes et différents commutateurs de commande dans le microprocesseur représenté en 1670, afin de permettre à un opérateur de contrSler optiquement les différentes opérations du microprocesseur.
On va donner une description plus détaillée du procédé de transmission à commutation par paquets utilisé ici, en se référant à un message de données de plusieurs "paquets de fac-similé" conformément à la présente invention. Un message de fac-similé total caractéristique contient entre 800.000 et 1 million de bits de données. Après une compression d'environ 5 t 1 conformément à un autre aspect du présent système, 150000 à 250000 bits requièrent encore la transmission sous un format en paquets.
La taille des paquets est souple et peut varier de, par exemple, 1024 bits à tus192 bits par paquet. Ainsi un message de fac-similé caractéristique contient vingt paquets ou plus, chaque paquet représentant un court segment subdivisé du message complet, Un paquet type contenant 1024 multiplets (8192 bits) d'un message de fac-similé est représenté sur la figure î8. Chaque paquet comprend un en-t & e, une zone d'information et une partie de contrôle d'erreur pour vérification cyclique de redondance (CRC). L'en-tête est constitué par un code identifiant l'origine du message, la destination du message et un identificateur de séquence de paquets.Ce dernier est un code qui permet le réassemblage du paquet, son lieu de destination, selon la séquence correcte avec d'autres paquets constituant l'ensemble du message de fac-similé, et permet aux différents processeurs de conserver la trace du paquet dans des buts de contrôle d'erreurs.
La présente invention concerne un procédé d'enregistrement d'une séquence d'informations préalablement enregistrée sur un support émetteur à une place prédéterminée sur un support récepteur. Elle concerne également un ensemble de circuit permettant de mettre en oeuvre le procédé de l'invention.
Dans la suite de la description, on considérera plus particulièrement le cas où la séquence d'informations est une séquence d'image vidéo enregistrée sur la bande magnétique d'un magnétoscope émetteur qui doit être transférée sur la bande magnétique d'un magnétoscope récepteur dans une zone prédéterdéterminée de celle-ci, par exemple à la suite d'une autre séquence déjà enregistrée sur la bande magnétique du magnétoscope récepteur. Toutefois, on comprendra aisément que l'invention s'applique également à d'autres séquences d'informations, telles que par exemple des séquences sonores enregistrées sur des bandes magnétiques de magnétophones.
L'expérience a montré que le montage de documents vidéo sur une seule bande à partir de deux magnétoscopes est une opération fastidieuse quand on désire raccorder avec précision deux séquences sélectionnées d'images. En effet actuellement, une fois le point de raccord choisi, on fait remonter les deux magnétoscopes d'une durée approximativement équivalente, mesurée sans précision, pour permettre, au cours de la lecture, aux images de se stabiliser.
On déclenche alors simultanément les deux magnétoscopes en mode de lecture, puis, au moment repéré du raccord, on commute le magnétoscope récepteur en mode d'enregistrement. Actuellement, pour évaluer les durées de rebobinage des magnétoscopes, on ne dispose couramment que des compteurs propres aux magnétoscopes, de chronomètres manuels, ou de marques apposées sur les bandes.
Les précisions de ces appareils sont insuffisantes pour réussir du premier coup un raccord pratiquement parfait.
Par ailleurs, on suppose connu les systèmes d'asservissement complexe qui réalise la condition de phase nécessaire pour que chaque image vidéo lue sur le magnétoscope émetteur- 'oit#correctement enregistrée sur le magnétoscope récepteur, en utilisant notamment les signaux de synchronisation des images vidéo. A titre d'indication, un système d'asservissement ou de synchro: nisation est décrit dans le brevet français 2 039 721. Dans la suite, on supposera que les magnétoscopes émetteur et récepteur sont synchronisés par un tel système et ils seront dits asservis.
Un objet de la présente invention consiste à prévoir un procédé permettant d'assembler automatiquement des séquences d'informations en utilisant des magnétoscopes émetteur et récepteur asservis et comportant des moyens de mesure de longueur de bande bobinée ou déroulée.
Suivant une caractéristique de l'invention, il est prévu un tel procédé dans lequel, à partir du point de raccord choisi, on rebobine la bande du magnétoscope émetteur d'une longueur Il et la bande du magnétoscope récepteur d'une longueur L2 différente de la longueur Li, avec Li supérieure (ou inférieure) à 12, puis on commute le magnétoscope émetteur (ou récepteur) en mode de lecture pour diminuer la différence Li - L2 (ou L2 - Li), puis, à l'instant détecté où la différence s'annule, on commute le magnétoscope récepteur (ou émetteur) en mode de lecture, et, quand les deux longueurs Il et L2 sont nulles, on commute le magnétoscope récepteur en mode d'enregistrement.
D'autres caractéristiques de l'invention apparaîtront plus clairement à la lecture de la description suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig. 1 est un shéma des liaisons entre les magnétoscop#es émetteur et récepteur, la Fig. 2 est un diagramme de phases de fonctionnement permettant d'illustrer le procédé de l'invention, la Fig. 3 est le schéma électrique d'un circuit permettant de mettre en oeuvre le procédé de l'invention, la Fig. 4 est le schéma électrique d'une variante du circuit de la Fig. 3, et la Fig. 5 montre un exemple de dispositif de mesure de longueur de bande utilisable avec les circuits des Figs. 3 et 4.
A la Fig. 1, on a représenté schématiquement un magnétoscope émetteur et un magnétoscope récepteur 2. La sortie vidéo 3 du magnétoscope 1 est reliée à l'entrée d'un récepteur d'images 4 qui comporte également une sortie vidéo 5 reliée à l'entrée vidéo du magnétoscope 2. La sortie vidéo 6 du magnétoscope 2 est reliée à l'entrée d'un second récepteur d'images 7. Les récepteurs d'images 4 et 7 sont munis d'écrans et servent de moniteurs de contrôle des images lues dans les magnétoscopes 1 et 2. Quand on transfère une séquence d'images de 1 à 2, les images transfrées sont visibles sur 4 et 7. Entre les magnétoscopes 1 et 2, il est prévu un système d'asservissement connu, non montré, afin de respecter les conditions de phases des images lues et enregistrées.
Le magnétoscope 1 comporte encore une sortie 8 transmettant un signal de marque pour chaque unité de longueur de bande rebobinée ou déroulée, laquelle est reliée à une première entrée d'un circuit de commande 9. Le magnétoscope 2 comporte aussi une sortie 10 transmettant des signaux de marques analogues à ceux de la sortie 8 et reliée à une seconde entrée du circuit de commande 9.
Le circuit de commande 9 comporte une sortie 11 couplée au circuit de commande de rebobinage du magnétoscope 1 et une sortie 12 couplée à son circuit de commande de mode-de lecture. Il comporte encore une sortie 13 couplée au circuit de commande de rebobinage du magnétoscope 2, une sortie 14 couplée à son circuit de commande de lecture et une sortie 15 couplée à son circuit de commande de mode enregistrement. Enfin, le circuit 9 comporte une entrée de commande reliée à la terre par l'intermédiaire d'un contact de bouton poussoir qui sert à déclencher la procédure d'assemblage des séquences d'images vidéo.
On va maintenant décrire le procédé d'assemblage, suivant l'invention, en se reportant aux Figs. 1 et 2. Tout d'abord lt circuit de commande 9 étant au repos, on commute les magnétoscopes 1 et 2 manuellement en mode lecture et on voit défiler sur les écrans de 4 et 7 les séquences d'images enregistrées.