INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
La Figure 12 est un schéma des systèmes d'adressaqe des segments utilisateurs et système employant la base du système et les structures du bloc de contrôle de processus.
La Figure 13 est un schéma de l'unité de contrôle.
Les Figures 14a a 14i représentent les schémas de fonctionnement du commutateur firmware.
La Figure 15 est un schéma des mécanismes d'exception utilisés dans l'invention.
La Figure 16 est un organigramme du mécanisme d'exception après intervention du mécanisme d'exception central.
La Figure 17 est un organigramme du mécanisme d'erreur machine avant transmission de la signalisation au mécanisme d'exception central.
La Figure 18 est une représentation schématique des messages utilisés par le mécanisme d'exception central.
DESCRIPTION DETAILLEE DE L'INVENTION La présente invention repose sur l'utilisation de l'équipement décrit ciaprès dont la coordination sera assurée par un système d'exploitation hardware/ firmware/software. Comme on peut le voir figure 1, les sous-systèmes sont le sous-système processeur 101, le sous-système de stockage 102, et un ou plusieurs (au maximum 32) sous-systèmes périphériques 103. Le sous-système processeur contient une unité centrale (CPU) 104 et jusqu'à quatre contrôleurs d'entree/sortie (IOC) 105. Chaque sous-système peripherique est constitue d'une unité de contrôle de périphériques (PCU) 106, d'un certain nombre d'adaptateurs de dispositifs (DA) 107 et d'un maximum de 256 périphériques d'entree/sortie 108.Le sous-systeme de stockage 102 est constitué de 1 à 4 modules de mémoire a semiconducteurs ayant une capacité unitaire comprise entre 32 et 512 kilooctets.
1 - SOUS SYSTEME PROCESSEUR Dans le sous-système processeur 101, l'unité centrale CPU 104 exécute les opérations de traitement de base pour le système et assure la liaison avec la mémoire 102. Le contrôleur IOC 15 contrôle tous les échanges d'informations entrele sous-systeme de stockage 102 et les périphériques 106.
Un circuit de commande 70 détermine quelles sont les données qui sont écrites ou mémorisées dans la mémoire à accès direct 25 par le circuit de commande d'entrée/sortie 31 et les conducteurs 30, et à quel moment. Le circuit de commande d'écriture 70 reçoit des signaux d'entrée provenant de l'accumulateur 52 par les conducteurs 53 ou du circuit logique CE 56 par les conducteurs 55, et ce circuit délivre une sortie sur les conducteurs 71 qui aboutissent au circuit d'entrée/sortie 31 de mémoire à accès direct. La sélection des données qui sont * écrites dans la mémoire à accès direct est faite par le mot d'instruction sur les conducteurs 33 par l'intermédiaire de la matrice logique programmable 60 et des conduèteurs de commande 61.Une caractéristique importante du calculateur est que des constantes ou des informations de clavier provenant du circuit logique CKB 56, ainsi que des sorties de l'additionneur par l'intermédiaire de l'accumulateur, peuvent être écrites dans la mémoire à accès direct par l'intermédiaire du circuit de commande d'écriture 70 et en outre, le circuit logique 56 peut être utilisé pour commander le passage à l'état " 1 n et n O n de bits dans la mémoire à accès direct par l'intermédiaire de ce même circuit de commande 70.
L'adresse de page de mémoire à accès direct dans laquelle les données sont écrites est déterminée par 2 bits du mot d'instruction sur les conducteurs 33 et elle est appliquée par les conducteurs 72 à un registre 73 d'adresse de page de mémoire à accès direct et par conséquent aux conducteurs 28 qui sélection nent la page. Le mot de mémoire à accès direct, ou adresse Y est bien entendu sélectionné par le contenu du registre Y 40, le circuit de sélection 3get le décodeur 27.
Les quatre entrées de clavier 16 apparaissent sur les conducteurs 75 aboutissant à une entrée du circuit logique CKB 56.
En fonctionnement normal, une entrée de clavier passe par le circuit CKB 56 à l'accumulateur 52 ou au registre Y 40, d'où il est examiné par logieiel ou par programmation de la mémoire permanente Au cours de la fabrication de la pastille, un mode d'essai est possible dans lequel l'entrée de clavier sur les conducteurs 75 peut être introduite directement dans le registre 46 d'adresse de tampon de page de mémoire permanente, comme cela sera expliqué par la suite. En outre, en utilisant l'entrée KC de mise au repos des circuits, les conducteurs K sont introduits dans le registre d'adresse de page, ou un conducteur E peut être utilisé comme une interruption, dans les applications autres qu'un calculateur.
La pastille 15 contient également un oscillateur et générateur d'horloge 80 qui produit intérieurement une fréquence d'horloge de base d'environ 500 kHz ou moins et à partir de là, 5 signaux d'horloge ~ 1 à pl 5 qui sont utilisés dans l'ensemble.
Un circuit 82 de mise au repos à la mise sous tension délivre des signaux de commande qui mettent au repos le calculateur lorsque l'alimentation est branchée. Ceci peut également se faire par l'entrée KC, avec un condensateur extérieur.
Les sorties 18 de la pastille 15, utilisées pour l'explo- ration de clavier et d'affichage, sont commandées à partir de l'adresse de mot de mémoire à accès direct sur les conducteurs 26, par un registre de sortie 84 qui est chargé à la commande des lignes 61 en fonction de l'adresse des conducteurs 26. La sortie du registre 84 est connectée par des conducteurs 82 à un ensemble de tampons de sortie 86. Seize sorties sont possibles mais éventuellement neuf à treize peuvent être prévues pour un calculateur courant ; par exemple 8 chiffres pour la mantisse, 2 pour les exposants et 2 pour des annotations telles qu'un signe négatif de mantisse et d'exposant.
Il importe que le registre 84 soit un registre à accès direct dans lequel tous les bits sont adressés séparément, indé pendamment et avec exclusion mutuelle. Dans ce mode de réalisation, le registre 84 ne comporte que 13 étages de sorte que les 13 premiers parmi les 16 conducteurs d'adresse 26 sont seuls utilisés. Quand l'un des douze bits du registre 84 est adressé par le décodeur 27, ce bit peut être t 1 " ou " O ", ce que déterminent les commandes 61 provenant de la matrice logique programmable de commande, c'est à dire du mot d'instruction en cours. Le bit reste à l'état " 1 " ou " O " jusqu'à ce qu'il soit à nouveau adressé spécifiquement et changé ; entre temps, tout ou partie des autres bits peuvent être adressés et être placés à lrétat " 1 " ou " O " dans n'importe quel ordre. Il est donc possible de disposer toute combinaison voulue de bits de registre D, soit " 1 n soit " O " ce qui offre 2 13ou 8192 combinaisons codées sur les conducteurs de sortie 18. Pendant la mise sous tension ou la mise au repos, tous les bits du registre 84 sont ramenés inconditionnellement à " O ".
De même que le registre 84, l'autre registre de sortie 62 est statique en ce que son contenu subsiste lorsqu'il a été mis en place, jusqu'à ce qu'il soit modifié intentionnellement. Le registre de sortie 62 se comporte comme un tampon de données de sortie tandis que l'accumulateur 52 et le registre d'état 66 sont manipulés jusqu'à la sortie suivante. Le registre de sortie 84 est un tampon similaire destiné à emettre le contenu du registre Y 40 mais il présente la caractéristique supplémentaire d'être entièrement à accès direct.Les sources de données du registre 40 sont les suivantes : une constante à 4 bits mémorisée dans la mémoire permanente 24 sous forme d'une partie d'un mot dtinsttuc- tion ; le contenu de l'accumulateur 52 transféré au registre 40 par le sélecteur 51 et l'additionneur 50 ; et des données provenant directement de la mémoire à accès direct 25. Quand les données se trouvent dans le registre Y 40, elles peuvent etre manipulées par d'autres instructions, par exemple subir un incrément ou un décrément.
La fig. 4 est un diagramme de temps des signaux d'horloge utilisés dans la pastille 15 de la fig. 3. Le cycle de base appelé également cycle d'instruction, est un intervalle 90 séparé en 6 intervalles 91 à 96, chacun d'une durée nominale de 2 microsecondes ou davantage, de sorte que le cycle de machine 90 dure 12 microsecondes ou plus. La phase ~ 1 est présente pendant les intervalles 92 et 93, # 2 pendant 95 et 96, # 3 pendant 93, 94,95 et # 5 pendant 94 comme le montre la figure. Le signal d'horloge de base # à partir duquel sont produits les signaux d'horloge -~ 1 à # 5 dans l'oscillateur d'horloge 80 est représenté comme référence.
La fig. 5 représente la mémoire à accès direct 25 et ses circuits de commande d'entrée/sortie. La mémoire 25 est constituée par une matrice de 256 cellules 100, chacune d'entre elles consistant en une cellule de mémoire à auto-régénération telle que celle décrite dans la demande de brevet des Etats-Unis d'Amérique n0 454 349. La matrice est organisée en 16 x 4 x 4 et 16 conducteurs d'adresse 26 remplissent la fonction d'adresse " Y " ; autrement dit, l'indication à 4 bits qui se trouve généralement dans le registre Y 40 est décodée dans le décodeur 27 afin de sélectionner l'un des 16 conducteurs 26. Ces conducteurs sont désignés par 26-0 à 26-15 et représentent les signaux DO à D15.La matrice de la mémoire 25 comporte également 16 conducteurs 101 d'entrée/sortie de données désignés par 101-1 à lol- 16 ; ils sont disposés en quatre groupes de 4,101-1 à 101-4 constituant l'un de ces groupes etc... . L'adresse X à 2 bits sur les conducteurs 28 sélectionne l'un parmi 4 des conducteurs 101-1 à 101-4, etc..., dans chaque groupe et provoque la connection des 4 conducteurs sélectionnés, un dans chaque groupe, aux 4 conducteurs d#entrée/sortie 30-1, 30-2, 30-4 et 30-8 qui correspondent aux conducteurs 1,2,4 et 8 d'un code décimal-codé-binaire à 4 bits.Il faut noter que pour simplifier, certaines seulement des cellules 100 et certains seulement des conducteurs d'entrée/sortie sont représentés sur la fig. 5 ; de plus, les conducteurs ~ 1 et ~ 5 nécessaires pour chaque cellule de la matrice ne sont pas représentés.
Le décodeur 29 de page de mémoire à accès direct consiste en 4 groupes identiques de transistors 102 qui reçoivent les signaux d'adresse X vrais et inversés provenant des conducteurs 28 et qui ferment des circuits de manière qu'un seul des conducteurs 101 de chaque groupe de 4 soit connecté à l'un correspondant des conducteurs 30. Si un code " 01 " est présent sur les conducteurs 28, les conducteurs 101-I, 101-5, 101-9 et 101-13 sont connectés respectivement aux conducteurs 30-1, 30-2, 30-4 et 30-8.
Un code " 11 " sélectionne les conducteurs 101-2, 101-14 etc...
Le circuit d'entrée/sortie 31 consiste en 4 groupes identiques 31-1... 31-8 qui commandent chacun la lecture ou l'écriture d'un bit. Chacun des conducteurs 30 est connecté à l'un des conducteurs d écriture 71 par l'intermédiaire de l'un de 4 transistors 103 en série qui sont commandés par ~ 3, de manière que les données atteignent les conducteurs 30 pour l'écriture pendant la période ~ 5, lorsqu'elles doivent être présentes sur le conducteur 101 sélectionné. La phase ~ 3 est plus longue que nécessaire pour cette raison, comme le montre la fig. 4.Les conducteurs 30 sont connectés à Vss pendant ~ 2 par des composants 104 qui sont commandés par ~ 2, de sorte que tous les conducteurs d'entrée/sortie 101 sont au potentiel Vss ou à ltétat logique " 1 " au début de chaque cycle. Les données sont lues dans 16 cellules 100 sélectionnées par les conducteurs 101 pendant ~ 1, puis 4 conducteurs sélectionnés 101 sont ensuite lus sur les 4 conducteurs 30-1... 30-8 à cet instant ~ 1. Pour la lecture, les données passent par les composants 105 qui sont commandés par ~ 4 pendant la période ~ 1, dans les grilles des transistors 106.Les transistors 107 chargent préalablement les conducteurs de sortie 32-1 à 32-8 pendant ~ 2 et les conducteurs de sortie sont déchargés inconditionnellement par les composants 106 pendant la période # 4 suivante ( p 1 ).
Ainsi, les données sélectionnées apparaissent sur les fils de lecture ou de rappel 32-1... 32-8, pendant l'intervalle ~ 4 ( # 1 ) 92. Les grilles des transistors 106 sont connectées à Vss par les composants 104 et 105 pendant l'intervalle 95 de ~ 4, lorsque p 2 est également présent.
Les conducteurs 101 sont connectés à Vss pendant ~ 2 par des composants 108, pendant les intervalles 95 et 96, car il est nécessaire que les conducteurs soient au potentiel de Vss avant la lecture qui se produit pendant 11 intervalle 92 du cycle suivant.
La mémoire M2 mémorise l'information de"présence contrainte" sous réserve que CV et CH soient activées en même temps (fonction ET2) . La fonction 3T1 permet de synchroniser la progression de l'exploration E avec l'horloge H.
La fonction OU1 permet - soit de remettre à zéro la mémoire Ml; - soit de la maintenir à zéro s'il y a contrainte par M (C).
Le fonctionnement dynamique de la cellule de scrutation est donné par le diagramme de vérité selon la FIG 62.
Une réalisation des compteurs de résidus CRH et CRV sera décrite en se référant à la figure 63o A chaque ligne de l'aire d'exploration AE correspond un élément de comptage des résidus CRUE, CRH2... CRHQ. De même à chaque colonne de 1'AE, correspond un élément de comptage des résidus CRV1, CRV2... CRVQ.
Chaque élément de comptage des résidus CRHi ou CRV3 possè de une fonction de décomptage au début de l'exploration B; une fonction de comptage à partir du moment,où l'une des case de LVG ou LHB est sensibilisée par le front d'onde. Cette sensibilisation des cases des lisières étant détectée par une liaison câblée Stop NE. Chaque CRVJ ou CRHj possède cinq entrées ou bornes 1 2, 3, 4, 5 et une sortie 6.
Les fonctions des bornes sont - la borne 1 reçoit le signal de début d'une exploration E du module de scrutation; - la borne 2 reçoit l'information de remise à zéro du conte nu de l'élément de comptage; - la borne 3 est la borne fonctionnelle qui reçoit le front d'onde de l'exploration E; - la borne 4 reçoit le signal d'arrêt du comptage lorsque la case. correspondante de la lisière est sens ib i- lisée; - la borne S reçoit l'autorisation de comptage des résidus (en nombre de pas E) à partir du moment où l'une des cases de lisière vient d'être sen sibilisée par le front d'onde; - la borne 6 est la borne fonctionnelle de sortie qui per met au front d'onde d'attaquer les mailles de l'aire d'exploration (AE).
Le front d'onde d'exploration NE (FIG 63) attaque en parallèle l'additionneur horizontal (adH), l'additionneur vertical (adV) et les deux fonctions logiques ETI et ET2 qui sont passantes au début d'exploration Puisque aucune des cases de lisière CHB et LVG n'est sensibilisée. Les fonctions ET3 et ET4 surveillent les activations sur STOP r. , Lorsque toutes es liaisons STOP Nr; d'une lisière sont activées, 3 ou ET4 (selon LHB ou LVG ) envoie un signal qui inhibe ET1 ou El? ce oui a pour effet de stopper l'émission d'onde E nar les comp- teurs de résidus.Cela signifie cue toute une lisière de l'AE est sensibilisée par le front d'onde.
Les fonctions OUI et OU2 émettent un signal dès que l'un des STOP NE est activé, ce qui entraîne le blocage de adV ou adh. Ce stade signifie qu'une case de lisière est sensibiliseé par le front E, par conséquent il faut arrêter le comptage NE dans les additionneurs (comptage qui représente la valeur comme le nombre de pas NE nécessaire pour sensibiliser toutes les cases de lisière, et enregistrer maintenant le nombre de pas résiduel à émettre pour sensibiliser chaque case de lisière.
Le signal émis en sortie de OU1 et OU2 autorise le compta- ge des résidus par tous les éléments de comptage horizontaux ou verticaux (selon le OU qui émet le signal).
Les sorties 6 des élément de comptage attaquent dire c- tement le réseau de l'aire d'exploration Q AE par l'intermédiaire d'une fonction ET (ET5, ET6, ET7, ET8, ET9, ET10 etc.) Le rôle de ces fonctions ET est d'empêcher le front d'onde de sens biliser les cases de l'AE tant qu'il reste des résidus à décompter dans le CRV correspondant. Fendant cette phase cependant les résidus décomptés sont comptabilisés par adh et ad, car ces additionneurs entrent en fonctionnement dès le début de NE.
Chaque élément CRVj ou CRhj peut être chargé en parallèle d'un certain contenus de meme un contenu de CR < Jj ou CRHj peut être lu en parallèle.
Chaque élément de comptage CRVj ou CRhj (FIG 64 et 65) fonctionne selon le principe d'un compteur binaire réversible adapté à la structure du module de scrutation.
Ce compteur binaire a un nombre P de stations tel que = q (dimension du Ms).
Ce compteur binaire réversible a une fonction décomptage qui existe si 1) le contenu du compteur n'est pas nul (détecté par ET1) ce qui se traduit par un zéro logique sur le HORS de M1; 2) le signal début NE existe ce qui se traduit par un 1 en sortie EN de -1. Ce 1 met HOpS la Mémoire M2 et il en résulte un signal 1 sur la ligne décomptage, tandis que i a ligne "comptage" n'est pas activée (O logique); )) l'émission du front d'onde Ct NE existe.
Ces trois conditions étant remplies, il se produit un fonctionnement en décomuteur jusqu' ce que le contenu soit zéro. Pendant tout le décomptage, la sortie 6 est à zéro.
Le compteur binaire réversible a une fonction passante: Si le- contenu du compteur est zéro, la mémoire Yil est mise HORS, ce cui se traduit par un 1 à l'entrée EN de M2. La ligne passante est activée à 1. la ligne décomptage est inactive (état 0). La liane comptage est toujours inactive car la sortie de OU1 est a zéro, ce qui entraîne une sortie à zéro pour ET2. STOP NE étant à zéro, la sortie de ED3 est à 1. Pendant- cette phase dite passante, le contenu de l'élément de comptage est nul, tandis cue le front E traverse pour sensib-iliser les cases de AE.
La première étape de l'invention consiste à adapter un nouveau chèque au principe même du procédé et, de plus, plus pratique pour les utilisateurs.
Le chéquier (i) sera constitué de chèques (2) avec talons à souches (3) suivant croquis Dig. 3.
Le chéquier comprendra 25 chèques ou plus (4) avec talons à souches de contrdle (3) pour permettre au titulaire une pus simple vérification avec le relevé mensuel de la Banque.
Le chéquier recevra une couverture de protection cartonnée (5) Fig. 3. Le format soit 15 cm de long (6) - 7,5 cm de large (B) plus 2,5 cm de large pour le talon à souches (7) - et 0,7 cm d'épaisseur (9) Fig. 2 - trouvera facilement sa place dans une poche intérieure d'une veste, sans avoir à dépasser et peut également trouver aisément sa place dans un sac à mains sans outre obligé de le plier (Fig 3).
IDENTIFICATIONS DU CHENUES ET PARTICULARITES - FIG 1 A) le numéro du chique (série) (10) B) B.P.F. = montant du chèque en chiffres et en lettres (11 et 12) C) LE nom de la Banque (Siège) (13) D) à l'ordre de ... (14) E) La date d'émission (15) F) Nom et adresse de l'Agence émettrice (16) G) Numéro de l'Agence émettrice (17) H) Numéro de compte + nom et prénom du titulaire (18) I) Emplacement pour la signature du titulaire (19) O) Différents numéros d'identifications du chèque avec une encre spéciale (20) K) Photo du titulaire (2t) L) Le talon à souches (3) Fig 3 - comprenant : le numéro du chèque (10) Fig 1 La date (ils) Fig 1 Ordre de ... (14) Fig 1 Objet (22) Fig 1 La position soit Solde (23) Fig 1 montant du chèque (il) Fig 1 Solde à reporter (24) Fig 1 La souche ainsi complétée permettra au titulaire de connaître sa position a chaque opération, sans avoir forcément besoin dattendre son relevé bancaire, quelquefois retardé en période de vacances ou en raison de grèves des employés de banques ou ceux des P & T.
Après cette énumération des différentes indications du chèque indispensables en cas de contrôle et pour éviter toutes contestations éventuelles et après la réalisation d'un chéquier plus pratique, il est important de passer a la phase du procédé essentiel permettant d'éviter les émissions et conséquences des "chèques sans provision".
I1 est incontestable que la présente invention d'intérêt National et international va permettre de rassurer définitivement l'opinion de chacun face au chèque. Il est également indispensable pour permettre aux Banques et aux Centres de Chèques Postaux de réaliser ce procédé nouveau et efficace dans les veilleurs délais, å très peu de frais et surtout sans avoir besoin de provoquer un boulversement dans leurs Services avec d'autres moyens compliqués qui nécéssiteraient une nouvelle initiation du personnel de se conformer aux directives suivants pour mener à bien la réalisation et l'exécution de la présente invention.
Le titulaire du chéquier remplira autant de chèques qu'il désire pour effectuer ses achats ou toutes transactions financières* corner- ciales et Industrielles ; connaissant d'avance la position de son compte, il aura donc a indiquer la somme sur chaque chèque, on chiffrss et en lettres et les signera.
Ces chèques seront établis en différentes coupures (20 fra 50 frs - 100 frs -) ainsi de suite, au gré du titulaire et en fonction de ses moyens et des achats qu'il désirs effectuer.
Exemple : il pourra a l'avenir disposer plus rapidement de son tdhicules sans attendre que le vendeur lui demande un délai, souvent plus long* en raison de 'incertitude du chèque qu'il doit encaisser d'avance pour être sûr que ce dernier est bien approvisionné.
Après avoir dament complété et signé ses chèques, le titulaire remplira un nouveau bordereau, fourni par les Banques ou les Centres de Chèques Postaux, intitulé Bordereau de débit" ou "bordereau de chèques débités" ou "bordereau de chèques bloqués" Fig 4.
Ce bordereau très simple de par sa conception comportera trois volets carbonnés. Chaque volet de différente couleur.
Exemple : le volet n 1 (blanc) mentionnera : destiné au cliente le volet n 2 (bleu ) mentionnera : copie pour l'Agence le volet n 3 (Jaune) mentionnera : ticket comptable Les volets n' 2 et 3 seront conservés par l'Agence bancaire, son Siège Social ou le bureau de Poste du titulaire.
Le préposé s'assurera que le total des chèques détaillés dans le préeet bordereau neNdépasse pas le solde créditeur du Client et, après cette simple vérification, il pourra apposer sur chaque chèque la Griffe de l'Etablissement Fig 1 bis avec une encre spéciale déjà utilisé par les Banques, centres de chèques postaux et Caisse d'Epargne.
Cette "griffe" qui co-portera le nom de la Banque ou son Sigle ou les deux ensemble colportera également la mention "chèque débité" ou "chèque bloqué avec éventuellement la date et sera apposée en oblique sur la chèque. La couleur de l'encre imprimante importe peu pourvu qu'elle soit bien visible sur le chèque qui reçoit ainsi une garantie de paiement incontestable.
Le bordersau de débit ou bordereau de chèques bloqués fig 4 sera bien distinct pour PARIS et PROVINCE en fonction de la doaiciliation bancaire du chèque.
Après'la constitution de ce message, la signalisation d'exception est rangée dans la pile du processus en cours dans l'espace paramètre. Elle est ensuite rangée dans la zone communications de la pile (voir figure 7) suivie de l'exé- cution d'une instruction ENTER simulée analogue à l'instruction ENTER (voir de mande de brevet intitulée "Appels de procédure et mécanisme de pile") qui effec tue un branchement sur le programme de traitement d'exception identifié dans l'élément de table PECT initial.
Si le mécanisme de déroutement traite une exception du type fonctionnel 5 comme l'indique sa classe et son numéro de type, il prendra en charge l'excep tion puis reviendra, par l'intermédiaire d'une instruction de sortie à l'ins truction suivante du processus qui se trouvait auparavant en cours d'exécution et qui initialement était suppose exécuté. Cependant, si l'exception est du type interdit, le mécanisme de déroutement préparera un message de liquidation et suspendra le processus en cours d'exécution, le message ci-dessus indiquant les raisons exactes de la liquidation du processus.