INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Lorsque des données sont codées suivant les règles de codage de la demande de brevet France 77 07949 des transitions en relation avec le 1 logique spécifiées sont supprimées. Si une transition en relation avec le 1 logique a été supprimée, il se produit une absence de transitions de donnée pendant un intervalle de plus d'un cycle et demi de 3 SC. Cet état de choses est détecté par un compteur modulo 4, 559, dont l'entrée de rythme est couplée de manière à recevoir des impulsions d'horloge 00 fournies par la porte NON-ET 553b et dont l'entrée de rétablissement est couplée avec la sortie de la porte OU exclusif détectrice de flanc 554a. La porte OU exclusif 554a engendre une impulsion de rétablissement pour remettre à zéro le compteur 559 chaque fois qu'une transition se produit dans les données codées par canal (figure 46E-(10)). La sortie du compteur modulo 4, 559 est couplée avec l'une des entrées d'une porte ET, 560 qui reçoit également à son autre entrée des impulsions d' horloge 0. Les deux entrées sont basses un demi-cycle de 3 SC après que le compteur modulo 4 a compté quatre impulsions d'horloge à 3 SC l sans être remis à zéro, ce qui correspond à une absence de transitions de donnée pendant un intervalle de deux cycles et demi de 3 SC (figure 46ET(11), (12) et (13)). Ordinairement, cela signifie qu un bit 1 logique a été supprimé dans les données codées par canal.Pour vérifier qu'aucune erreur n'a été introduite dans le flot de données, une porte NON-ET, 561 montée à la suite examine une sortie du verrou 558 au moment où la porte ET, 560 engendre le signal d'état bas représentant un bit 1 logique supprimé. Si la sortie examinée du verrou 558 est également basse, on est certain qu'un bit 1 logique a été supprimé et ce verrou sort des impulsions sur le conducteur 562 (figure 46E-(14)) qui est câblé en combinaison logique OU avec la sortie du verrou 557. La ligne (14) de la figure 46E représente l'état dans lequel se trouverait la porte NON-ET 561 si elle n'était pas câblée en combinaison logique OU avec la sortie du verrou 557.La seconde impulsion 563 engendrée par la porte NON-ET 561 apparaît à l'instant du rythme à 3 SC 01 et est verrouillée dans le verrou 558 par ce rythme. Cela empêche la sortie du verrou 558 d'être ramenée au niveau bas et d'insérer le bit L logique supprimé dans les données NRZ-L décodées (figure 45E (15)) apparaissant sur le conducteur 566. Sur le conducteur de bit de piste de données, les données décodées sont couplées par le conducteur 566 avec la jonction de piste de données 120 (figure 8). Le rythme de données décodées engendré par la bascule 534a sur le conducteur 573 et l'identificateur de ligne ou mot de synchronisation provenant du premier montage de registre à décalage et de détecteur de mots de synchronisation 572 sont également couplés avec la jonction de piste de données.
Si la phase du rythme de décodage à 3 SC engendré par la bascule 534a est incorrecte, un multivibrateur monostable 543b est déverrouillé par la coïncidence du rythme à 6 SC sur le conducteur 534 et d'une impulsion engendrée sur le conducteur 564. Cette impulsion est engendrée trois cycles de 3 SC avant la détection initiale de l'identificateur (ID) de ligne par la partie détecteur de mot de synchronisation du montage 572 et si le niveau des données décodées est bas à ce moment, c'est-à-dire incorrect. Un compteur 590 < figuresîSA et 46C) reçoit le rythme de données décodées à 3 SC et, comme décrit plus loin, assure une fin avancée de l'impulsion de compte à la fréquence H/2 sur le conducteur 591.En raison du profil binaire de données connu de l'intervalle de mot de synchronisation, intervalle qui apparaît ordinairement lorsque la fin avancée de 1' impulsion de compte est engendrée, le niveau des données décodées peut être examiné dans la partie registre à décalage du montage 572 pour déterminer si le décodage est correctement effectué. Le montage de conditionnement 592 émet une impulsion sur le conducteur 564 lorsque le niveau des données décodées examinées est bas, ce qui permet à llunivibrateur 534b d'appliquer un signal de rétablissement à l'entrée de rythme de la bascule 534a pendant un cycle de 6 SC.Il en résulte un décalage entre les phases respectives des rythmes 1 et 162 à raison d'un demi-cycle de 3 SC, ce qui établit la phase voulue pour le décodage correct des données NRZ-L codées par canal.
Au cours d'opérations de reproduction, chaque train de bits des données NRZ-L décodées par canal appliqué au conducteur de sortie 566 du montage décodeur 525 contient des erreurs de base de temps sous la forme d'erreurs de décalage temporel de bits, comme décrit précédemment. En outre, des erreurs de décalage temporel d' un conducteur de bit à l'autre ou erreurs d'obliquité sont présente tes dans les trains de neuf bits de donnée qui comprennent les huit bits en parallèle d'information vidéo convertie numériquement et un bit de parité s'il est inclus.Pour éliminer ces erreurs de décalage temporel de bits dans les données NRZ-L1 il est prévu dans chaque train de bits de donnée un correcteur de base de temps 565 qui assure la correction de telles erreurs en ajustant électroniquement un dispositif a retard variable à travers lequel on fait passer les données NRZ-L. Chaque correcteur de base de temps contient un montage qui traite les données reçues de telle manière que les débits de bits de donnée de tous les conducteurs de bits de donnée vidéo et de parité soient cohérents en fréquence et en phase par rapport à la référence de 3 SC engendrée par l'horloge de référence 98 pour le canal de reproduction 91.En outre, chacun des correcteurs de base de temps 565 aligne également les bits de donnée des conducteurs de bit de donnée par rapport à une référence de H/2 commune fournie par l'horloge de référence 98 du canal de reproduction. Il résulte de ces diverses fonctions combinées que toute erreur de decalage temporel relatif entre les bits de donnée des neuf conducteurs de bit est éliminée, c'est-à-dire que les erreurs d'un conducteur à l'autre ou erreurs d'obliquité sont corrigées ainsi que toute erreur de décalage temporel de bit dans un conducteur de bit connecté.
Le fonctionnement du correcteur de base de temps 565 inclus dans chaque conducteur de bit de donnée va maintenant être décrit en se référant au schéma symbolique de la figure 15A et aux diagram mes des temps des figures 15B et C. Un montage particulier qui peut être utilisé pour assurer le fonctionnement du correcteur de base de temps est représenté sur les figures 46B, 46C et 46D. La donnée décodée de chaque conducteur de bit de donnée reçue du décodeur 525 sur le conducteur 566 est corrigée au point de vue base de temps indépendamment des huit autres conducteurs de bit de donnée grâce à l'utilisation d'une référence temporelle à récurrence périodique commune à tous les conducteurs de bit de donnée et définie en fonction de la fréquence et de la phase d'un rythme plus rapide utilisé pour coder la donnée.Dans un appareil d'enregistrement et de reproduction vidéo tel que celui qui est décrit ici, des signaux H/2 en relation avec les lignes horizontales tirés des mots de synchronisation à récurrence périodique insérés de façon synchrone dans chaque train de bits de donnée au cours de l'intervalle de suppression horizontale du faisceau, comme décrit précédemment, sont défi- nis en fonction de la fréquence et de la phase de la composante de sous-porteuse couleur de fréquence plus élevée (455 fois H/2) du signal et du rythme de données à 3 SC (1365 fois H/2) et sont disponibles pour être utilisés comme référence de temporisation à récurrence périodique Pour effectuer la correction de base de temps des données reproduites et décodées par canal, les données de tous les conducteurs de bit de donnée sont retemporisées sur un rythme à 3 SC de référen ce commun en dirigeant la donnée décodée de chaque conducteur de bit à travers un dispositif de mise en phase dit ici "phaseur" 567.
Dans le mode de réalisation représenté, un registre à entrées multiples 568 effectue la retemporisation en assurant l'écriture de données à des adresses déterminées par le générateur d'adresse d' écriture 569 rythmé par le rythme de données à 3 SC décodé appliqué par le décodeur par canal 525 sur le conducteur 573. La donnée est extraite par lecture du registre 568 sous la commande du générateur d'adresse de lecture 570 rythmé par le rythme à 3 SC de référence appliqué sur le conducteur 571. En raison du fait que tous les générateurs d'adresse de lecture de phaseur incorporés aux neuf conducteurs de bit de donnée sont rythmés par le même rythme à 3 SC de référence, les données de tous les conducteurs de bit de donnée sont retemporisées au rythme de référence à 3 SC stable désiré qui, pour un signal de télévision du standard NTSC est de 10,7 SHz.
Les générateurs d'adresses d'écriture et de lecture 569 et 570 sont respectivement preregles et ramenés sur leurs adresses initia les, l'adresse d'écriture initiale étant en avance sur l'adresse de lecture initiale à raison de quatre adresses par le premier montage de registre à décalage et de détecteur de mot de synchronisation 572 chaque fois qu'un mot de synchronisation est détecté dans les données décodées reçues. Les données décodées entrent dans un registre à décalage à sept bits faisant partie du montage 572 et sont examinées par des circuits logiques formant la partie "détec- teur de mot de synchronisation" du montage 572. Après avoir traverse le registre à décalage, les données sont rythmées dans le registre a entrées multiples 568.Le registre 568 a une capacité de huit bits et est commandé initialement de manière à lire une adresse quatre cycles de 3 SC après l'écriture d'une donnée à cette adresse.
Du fait que le générateur d'adresse d'écriture 569 est rythmé par le rythme de données à 3 SC, et le générateur d'adresse de lecture 570 par le rythme à 3 SC de référence, des erreurs de décalage de bit de donnée dans les données reçues changent l'instant auquel une donnée est écrite à une adresse par rapport au temps auquel l'adresse est lue. Ce changement temporel entre l'écriture d'une donnée à une adresse et la lecture de cette donnée à ladite adresse a pour effet que la donnée reçue est retemporisée sur la référence à 3 SC stable.En outre, le phaseur 567 retemporise la donnée reçue sur la référence à 3 SC stable même si le mot de synchronisation n'est pas détecté par le premier détecteur de mot de synchronisation 572 tant qu'il ne se produit pas d'erreurs de décalage temporel importantes inattendues dépassant la capacité de stockage du registre 568.
Les detecteurs de mot de synchronisation 572 et 575 sont mis en service pour la détection des mots de synchronisation par le générateur d'impulsions de validation de mot de synchronisation 600.
Ce générateur est lui--même mis en service par un compteur 590 divisant par 1364 rythmé par le rythme de données à 3 SC. Le générateur 600 engendre sur le conducteur 601 (figure 15B--(3)) une impulsion d'autorisation de détection de mot de synchronisation qui est dé clenchée par l'impulsion de EOC avancée (figure 15B-(2)) émise par le compteur 590 trois comptes avant l'apparition d'un mot de synchronisation dans le montage détecteur 572 (figure 15B-(6)). La détection d'un mot de synchronisation par le détecteur 575 interrompt l'impulsion de validation sur le conducteur 601 lorsque le compteur 590 atteint un compte de 15 après avoir été remis à zéro par l'impulsion de retablissement de EOC du conducteur 602.La position de compte 15 du compteur 590 interrompt l'impulsion de validation si un mot de synchronisation n'est pas détecté par le détecteur 575 (figure 15B-(7)). Le registre à décalage 604 et le générateur d'impulsions 605 coopèrent pour permettre à l'impulsion de validation de mot de synchronisation de suivre les variations dans l'instant d'apparition de mots de synchronisation consécutives, variations qui sont de l'ordre de + 1 cycle de 3 SC. Si l'impulsion d'autorisation de rétablissement tirée d'un mot de synchronisation arrive un compte avant l'impulsion de rétablissement de EOC-automatique, le compteur 590 n'est pas remis à zéro (figure 15B-(4) et (8)). Si l'impulsion d'autorisatiqn de rétablissement arrive un compte après l'apparition de l'impulsion de rétablissement de EOC, le compteur 590 n'est pas non plus remis à zéro.Si un mot de synchronisation n'est pas détecté pendant l'intervalle de l'impulsion de validation de mot de synchronisation, le compteur 590 et le générateur 600 gardent, comme une mémoire, connaissance du moment où des impulsions de validation de mot de synchronisation doivent être engendrées par eux jusqu a ce qu'un motSde synchronisation soit détecté, moment où ils se rétablissent d'eux-mêmes par l'intermédiaire du registre à décalage 604 et du conducteur 610 (figure 15B-(5)).
Lorsqu'il n'est pas en coïncidence avec la forme d'onde de conditionnement positive (figure 15B-(4)) du générateur 605, 612 est déverrouillé pour permettre au mot de synchronisation d'être placé sur le conducteur6l3 pour remettre à zéro le compteur 590.
Le signal de suppression verticale du faisceau du conducteur 606 (figure 15B-(1)) est couplé de manière à mettre le générateur d'impulsions de validation de mot de synchronisation 600 à l'état déverrouillé pendant un intervalle de dix lignes horizontales en verrouillant la porte 611 qui couple les rythmes avec le générateur 600. Cela permet au montage enregistreur/correcteur de base d temps de s'accrocher sur les détecteurs de mot de synchronisation 571 et 575 pour être mis en service à l'instant du mot de synchronisation et de mettre le phaseur 568 et la porte d'erreur 582 en condition de fonctionnement convenable.
La donnée est extraite par lecture du registre à entrées multiples 568 et transférée par le rythme de référence à 3 SC dans la partie registre à décalage du second montage détecteur de mot de synchronisation 575. Cette partie registre à décalage a trois de ses conducteurs de sortie couplés avec l'entrée de données d'un convertisseur série-parallèle 577. Le rythme de multiplex appliqué au conducteur 578 par l'horloge de référence 98 est à la fréquence SC et verrouille les données contenues dans des blocs de trois cellules de bit de donnée à partir de la partie registre à décalage du montage 575 dans le convertisseur 577 pendant un intervalle d'un cycle de SC. Les trois conducteurs de sortie 580 du convertisseur 577 aboutissent à l'entrée d'une mémoire à accès direct (RAM) 579.
La correction de base de temps finale est effectuée dans la RAM 579, dont le générateur d'adresse d'écriture 614 est rythmé à la référence SC, étant donné que le fonctionnement de la RAM est à SC, mais que la donnée décodée est à 3 SC. Le générateur d'adresse de lecture 615 est également rythmé à la référence SC pour provoquer la lecture des adresses de RAM. Des signaux de mode lecture/écriture et des signaux d'autorisation d'écriture provenant de l'horloge de référence des figures 44A-D commandent la lecture et l'écriture des adresses de RAM de sorte qu'un cycle de lecture se produit pendant une partie déterminée d'un cycle de sous-porteuse et un cycle d' écriture à une partie du mot de synchronisation qui n'est pas la même que dans le cas du détecteur du mot de synchronisation d'enregistrement.Cela provoque le comptage par un compteur 615 de fréquence 3,58 MHz des signaux de fréquence SC obtenus en divisant la référence 3 SC au moyen du diviseur 583 jusqu'à ce que la référence H/2 termine le compte des signaux à la référence SC par le compteur 616 à la porte d'erreur 582. Lorsque la référence H/2 est reçue sur le conducteur 581 et que la porte d'erreur 582 est fermée, une im pulsion est engendrée par l'ensemble retardateur et conformateur d' impulsions 621 qui provoque le verrouillage du compte d'erreur dans le générateur d'adresse d'erreur de lecture 616. Ensuite, une impulsion de rétablissement est engendrée à partir de l'impulsion de verrou pour remettre à zéro le compteur binaire T 3, 583 et rétablir le générateur d'adresse d'erreur de lecture 616. Le compteur établit l'adresse de lecture en fonction de la différence de temporisation entre la référence H/2 et le mot de synchronisation détecté par le second détecteur de mot de synchronisation 575 mesurée en cycles de 3 SC divisés par trois et retranche cette valeur de l'adresse d' écriture pour engendrer l'adresse de lecture correcte. Du fait que les rythmes représentant une erreur sont divisés par trois, la RAM s'ajuste pour des erreurs s'élevant à un nombre entier de cycles de sous-porteuse. Un registre à décalage à trois bits 617, un verrou d'erreur 618 et des portes 619 assurent la correction de toute erreur résiduelle subsistant après le passage des données à travers la RAM 579 par fractions d'un cycle de 3 SC.Le convertisseur parallele-série 620 prévu à la sortie de la RAM reçoit le rythme de démultiplexage de l'horloge de référence 98 et reconvertit la fréquence des données à 3 SC à l'entrée du registre à décalage 617.
La figure 5C représente la correction type effectuée par le phaseur 67 et la correction de base de temps subséquente assurée par la RAM 579 et le registre à décalage 617.
MONTAGE DE TRANSFERT DE DONNEES Au cours de la reproduction, après le décodage des données et la correction de la base de temps par le montage décodeur de données et correcteur de base de temps íoo, les huit-conducteurs de bit de donnée vidéo plus l'unique conducteur de bit de parité ajouté, si une protection de parité est prévue, sont appliqués au montage de transfert de données 129.représenté sur le schéma symbolique de la figure 9A et le signal de sortie dudit montage de transfert de données est appliqué au montage de traitement de chrominance 101 dans le cas où un mode de reproduction normal est utilisé, ou bien au commutateur de codeur 126, dans le cas où une donnée est en train d'être transférée à une autre mémoire à unités de disques utilisant l'appareil sur le mode transfert.
Le montage de transfert de données effectue un contrôle de parité sur les données arrivant des correcteurs de base de temps et déclenche une fonction de masquage d'erreur dans le cas où des erreurs sont détectées au cours du contrôle de parité. Chaque donnée apparaît à une fréquence de 3 SC et chaque série de trois échantillons des données NRZ représente approximativement la même information vidéo. La partie masquage d'erreur du montage rythme les flots de données à travers une série de bascules qui constitue une mémoire à trois bits, de sorte que si le contrôle de parité détecte une erreur, le troisième mot précédent de données est réinséré à la position oùl'erreur a été détectée.La réinsertion du troisième mot précédent de données masque l'erreur, l'hypothèse étant que le troisième mot précédent de données est susceptible d'être plus représentatif de l'information vidéo correcte que le mot de données qui contient l'erreur. Un échantillon sur trois est réinséré aux lieu et place de l'échantillon d'erreur détecté, car l'échantillon à 0 (par exemple) provenant du cycle de 3 SC précédent est susceptible d'être plus précis qu'un échantillon prélevé, soit à 12001 soit à 2400, en supposant que le niveau du signal qui est échantil lonné contienne une information de chrominance qui reste épproxima tivement constante pendant une période de quelques échantillons.
L'invention comprend aussi les sels d'addition des dérivés de formule (I) ou (II) avec des acides minéraux ou organiques pharmaceutiquement acceptables.
L'invention a également pour objet un procédé de préparation des composés de formule (I) ou (II) caractérisé en ce qu'on cyclise par traitement avec un acide minéral fort respectivement des composés de formule (III) ou (IV) dans lesquelles R et R ont les significations précitées et R3 est un groupe alcoyle inférieur.
la cyclisation est effectuée par traitement avec un acide minéral fort, tel que l'acide chlorhydrique, à une température comprise entre 10 et 1000 C.
'les composés (III) et (IV) utilisés comme produits de départ peuvent-être préparés de différentes façons.
Par exemple les composés de formule (III) dans lesquels R = H peuvent être obtenus a) par N-alcoylation d'un aminométhyl-3- benzo [b J thiophène de formule (V) dans lequel R a-les significations précitées avec un halogènoacétaldéhyde dialcoylacétal de formule (VI) dans laquelle R3 a les significations précitées et X est un halogène, de préférence le chlore ou le brome, suivant le schéma réactionnel:: ou b) par réaction d'un formyl-3 benzo [b]thiophène de formule (VIT) dans laquelle R2 a les significations précitées, avec-un aminoacétal- déhyde dialcoylacétal de formule (VIII) dans laquelle R3 a les significations précitées, suivie d'une réduction de la base de Schiff intermédiaire par un hydrure complexe de métal alcalin, tel que le borohydrure de sodium, suivant le schéma réactionnel
(VII) (VIII) (IX) Les composés de formule (III) dans lesquels R #H peuvent être obtenus a) par N-alcoylation des dérivés (III) dans lesquels R1 = H décrits ci-dessus avec un halogénure de formule R1X dans laquelle R1 a les significations précitées et Y est un halogène, de préférence le chlore ou le brome; ou b) par condensation d'un halogénométhyl-3 benzo [b] thiophène de formule (X) dans laquelle R a les significations précitées et X est un halogène, de préférence le chlore ou-le brome, avec un aminoacétaldéhyde de formule (XI) dans laquelle R1 et R3 ont les significations précitées, suivant le schéma réactionnel
Les mêmes méthodes appliquées à des formyl-2, aminométhyl-2 ou halogénométhyl-2 benzo bJ thiophènes conduisent aux dérivés de formule (IT) correspondants.
Les composés de formule (I) et (II) dans lesquels R est différent de l'hydrogène peuvent aussi être obtenus par condensation des composés de formules (I) et (II) correspondants dans lesquels R est de l'hydrogène, avec un halogénure de formule R4I, dans laquelle R4 a les mêmes définitions que R dans la formule (I) ou (II) à l'exception de l'hydrogène et X est un halogène, de préférence le chlore ou le brome.
La réaction est effectuée dans un solvant inerte tel que l'étha- nol ou le diméthylformamide en présence d'une base telle que le carbonate de potassium. lorsque X est le chlore ou le brome, on peut avantageusement ajouter une quantité catalytique d'un iodure minéral tel que l'iodure de potassium. Les formyl-2 benzo [b] thipphènes peuvent être préparés selon : R.P. DICKINSON, B. IDDON et R.G. SOM MERVILIE, Int. J. Sulfur Chem., 1973; 8 (2), 233 ou R.M. ACHESON et D.R. HARRISON, J. Chem. Soc. C;, 1970, 1764.
Les formyl-3 benzo[b] thiophènes peuvent être préparés selon M.S. ES SHRNTA et R.M. SCROWSTON, J. Chem. Soc. C., 1967, 2084 ou A. SHAFIEE et A. RASHIDBAIGI, J. Het. Chem. 1976,13,i41.
'les halogénométhyl-2 benzo[b] thiophènes peuvent être préparés selon : S. AVAKIAN, J. MOSS et G.J. MARTIN, J. Âm. Chem. Soc., 1948, 70, 3075. 'les halogénométhyl-3 benzo [b] thiophènes peuvent être préparés selon : W.F. KING et F.F. NORD, J. Org.-Chem., 1948, 1T, 635 ou N.B. CHAPMANN. K.CLARKE et B. IDDON, J. Chem. Soc., 1965, 774 ou N.B. CHAPMANN, K.CLARKE, B. GPRE et S.N. SAWHNEY, J. Chem. Soc., 1968, 514. 'les aminométhyl-2 benzo [b] thiophènes peuvent être préparés selon : D.A. SHIRLEY et M.D. CAMERON, J. Am. Chem.Soc., 1952, 7i, 664. les aminométhyl-3 benzo [b] thiophènes peuvent être préparée selon :J.J.LEWIS, M. MARTIN-SMITH, T.C. MUIR. S.N. NANJAPPA et S.T. REID, J. Med. Chem., 1963, 6, 711.
'les exemples non limitatifs suivants illustrent l'invention.
Exemple 1 Préparation de la hydroxy-4 tétrahydro-1,2,3,4 benzo[b] thiéno [3,2-c] pyridine. (Formule. I : R=R=H) a) préparation de l'intermédiaire de formule III (R1=R2-H R3-C2H5) On chauffe à 800 C, sous atmosphère d'azote, pendant 6 heures, un mélange de 15,9 g (0,097 mole) d'aminométhyl-3 benzo [b] thiophène, 19,2 g (0,097 mole) de bromoacétaldéhyde diéthylacétal, 13,4 g (0,097 mole) de carbonate de potassium sec et 150 cm3 de diméthylformamide. Après refroidissement, on filtre les sels minéraux insolubles et on distille le solvant sous vide poussé. L'huile résiduelle est purifiée par chromatographie sur silice (éluant : benzèneacétate d'éthyle 1:1). Huile rendement : 54 %.