REVENDICATIONS 1. Mémoire pour l'emmagasinage temporaire de données qui sont échangées entre des systèmes de traitement de données indépendants les uns des autres avec des vitesses de traitement pouvant être différentes, dans laquelle on peut introduire des données provenant de différents systèmes de traitement de données par l'intermédiaire de différents conducteurs d'entrée et d'où l'on peut extraire des données destinées à différents systèmes de traitement de données par l'intermédiaire de différents conducteurs de sortie, et dans laquelle sont prévus des registres pour l'emmagasinage temporaire des données, caractérisée par le fait qu'elle comporte des registres branchés en parallèle par rapport aux conducteurs d'entrée-et de sortie, et un circuit de commande qui, lors de l'arrivée de données sur un des conducteurs d'entrée, relie les différents registres (R1 - RN) les uns après les autres, suivant une séquence déterminée par ledit circuit de commande, au conducteur d'entrée et qui, à la demande d'au moins un système de traitement de données, relie les uns après les autres les différents registres, suivant la séquence de la mise en mémoire, à au moins un conducteur de sortie. 2. Mémoire suivant la revendication 1, dans laquelle différents conducteurs comportant respectivement plusieurs canaux indépendants les uns des autres sent utilisés comme conducteurs d'entrée et de sortie, caractérisée par le fait que le nombre d'emplacements de mémoire de chacun des registres (R1 - RN) correspond au nombre de canaux par conducteur omnibus et que le circuit de commande relie simultanément chaque canal d'un conducteur omnibus à un des emplacements de mémoire d'un registre 3.Mémoire suivant l'une des revendications 1 ou 2, caractérisée par le fait que le circuit de commande comporte un compteur d'entrée (ZE) qui commande l'autorisation et le blocage des circuits de porte (GE) branchés entre les registres (R1 - RN) et le ou les conducteurs d'entrée, pour emmagasiner des informations suivant la séquence déterminée, un compteur de sortie (ZA) qui commande l'autorisation et le blocage des circuits de porte (GA) branchés entre le ou les conducteurs de sortie et les registres (R1 - RN) pour extraire des données suivant la séquence déterminée, et un circuit pour indiquer le remplissage de la mémoire et qui est relié au conducteur fournissant les impulsions de cadence d'entrée (TE), au conducteur fournissant les impulsions de cadence de sortie (TA) et aux sorties des compteurs d'entrée et de sortie. 4. Mémoire suivant la revendication 3, caractérisée par le fait que les compteurs d'entrée et de sortie sont des compteurs binaires qui commandent directement les circuits de porte par l'intermédiaire de circuits de décodage (DC), seuls les circuits de porte associes à un registre étant autorises. 5 Mémoire suivant la revendication 3, caractérise par le fait que les compteurs d'entrée et de sortie sont des compteurs binaires qui influencent la partie adresse des mots d'ordre de microprogrammes, seules les portes associées à un registre étant respectivement autorisées par l'intermédiaire des adresses. 6. Mémoire suivant la revendication 3, caractérisée par le fait qu'elle comporte un circuit pour indiquer le remplissage de la mémoire et constitué par un comparateur (VG) qui est relié aux compteurs d'entrée et de sortie, une bascule bistable (FF) dont l'entrée de mise à l'état excité est reliée au conducteur fournissant les impulsions de cadence d'entrée (TE) et dont l'entrée de mise à l'état de repos. est reliée au conducteur fournissant les impulsions de cadence de sortie (TA), et deux circuits ET (U1, U2) dont l'un est relié à une des sorties de la bascule bistable (FF) et à la sortie du comparateur (VG) et dont 11autre est relié à l'autre sortie de la bascule bistable (FF) et à la sortie du comparateur (VG).