FR 3156588 A1 20250613 FR 2313789 A 20231207 Procédé d’intégration multicouche de circuits électroniques Le procédé d’intégration de composants électroniques et de pistes conductrices sur un support comprenant un substrat (2’) équipé d’une piste conductrice (4’) et de composants électroniques (5’) permet de concevoir des circuits électroniques en trois dimensions et d’augmenter ainsi le potentiel d’intégration des équipements. Il comprend les étapes successives suivantes : étape 1 : dépôt d’une matière isolante (6) sur le support de manière à recouvrir l’ensemble du support, y compris le substrat et le circuit électronique, d’une couche externe de matière isolante, étape 2 : retrait sélectif d’une partie de la matière isolante de manière à former au moins un trou (7) débouchant à travers la couche externe de matière isolante, étape 3 : intégration d’un circuit électronique (3) sur la couche externe de matière isolante et dans au moins un trou, ledit circuit électronique comprenant au moins un composant électronique (5) et/ou une piste conductrice (4). Figure à publier avec l’abrégé : Figure 5 Procédé d’intégration multicouche de circuits électroniques DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui des circuits électroniques. La présente invention concerne un procédé d’intégration multicouche de composants électroniques et de pistes conductrices sur un support comportant un circuit électronique. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION La plastronique, connue également sous le terme anglais Molded Interconnect Device , est un procédé combinant la plasturgie et l'électronique et qui permet d'intégrer des circuits électroniques directement sur des pièces thermoplastiques, même lorsque les surfaces sur lesquelles les circuits électroniques sont intégrés ne sont pas des surfaces planes. Cette technologie permet d’augmenter le potentiel d’intégration des équipements, mais elle reste habituellement limitée à des circuits électroniques monocouches, c’est-à-dire à des circuits électroniques dans lesquels le routage et la disposition des composants électroniques sont bidimensionnels. Afin d’ajouter encore plus d’électronique sur des supports existants, il existe cependant un besoin pour une technologie qui permette notamment de superposer plusieurs composants électroniques et de générer un routage basé sur la superposition de plusieurs pistes conductrices pouvant posséder des potentiels électriques différents. Cette technologie doit en outre être adaptée au cas où les surfaces sur lesquelles les circuits électroniques sont intégrés ne sont pas des surfaces planes. L’invention offre une solution aux problèmes évoqués précédemment, en proposant une technologie permettant d'intégrer des circuits électroniques de façon tridimensionnelle, en permettant notamment de superposer plusieurs couches successives de composants électroniques et de pistes conductrices pour lesdits composants électroniques. Un aspect de l’invention concerne un procédé d’intégration de composants électroniques et de pistes conductrices sur un support, ledit support comprenant un substrat équipé d’un circuit électronique, lequel procédé comprend les étapes successives suivantes : étape 1 : dépôt d’une matière isolante sur le support de manière à recouvrir l’ensemble du support, y compris le substrat et le circuit électronique, d’une couche externe de matière isolante, étape 2 : retrait sélectif d’une partie de la matière isolante de manière à former au moins un trou débouchant à travers la couche externe de matière isolante, étape 3 : intégration d’un circuit électronique sur la couche externe de matière isolante et/ou dans au moins un trou. Ce procédé permet avantageusement de superposer des composants électroniques et/ou des pistes conductrices sur un circuit électronique, ce qui permet notamment de superposer plusieurs composants électroniques et plusieurs pistes conductrices, par exemple avec des potentiels électriques différents. Selon un aspect de l’invention, le dépôt de la matière isolante de l’étape 1 est effectué par un procédé de dépôt en phase vapeur, ce qui permet avantageusement de créer une couche isolante conforme et très fine, qui peut être déposée sur la totalité de la surface externe du support, même dans les recoins les plus inaccessibles et sur des surfaces qui ne sont pas planes. Selon autre un aspect de l’invention, le procédé de dépôt est un procédé de dépôt en phase vapeur sans réticulation de la matière isolante. La réticulation est un processus chimique ou physique qui consiste à former des liaisons covalentes ou des liaisons chimiques entre les chaînes moléculaires d'un matériau organique déposé. Cela peut se faire par chauffage, exposition à des radiations, ajout de réactifs chimiques, etc. La réticulation est un cas particulier de polymérisation qui implique la formation de liaisons entre les chaînes de polymères, créant ainsi un réseau tridimensionnel. La polymérisation est un terme plus général qui désigne la formation d’un polymère à partir de monomères, qu’il y ait ou non réticulation. Le dépôt de parylène n’est donc pas un procédé de réticulation. Le dépôt en phase vapeur (CVD, de l’anglais Chemical Vapor Deposition ) est une technique de revêtement qui consiste à vaporiser un matériau sous forme de gaz, puis à le condenser sur la surface cible pour former un film mince. Le dépôt en phase vapeur permet d'obtenir des revêtements conformes et uniformes sur des substrats complexes. Le film déposé est généralement très mince, ce qui le rend idéal pour des applications nécessitant une isolation électrique. Le dépôt en phase vapeur présente les avantages suivants : La conformité avec la surface permettant la réalisation de protections d’épaisseurs fines (entre 100 nm et 20 µm) et très homogènes que l’on peut venir graver facilement au laser ou au plasma pour créer une multitude d’ouvertures vers des contacts électriques et ce de manière industrielle. L’absence de solvant, de catalyseur et de polluants type brome, NaCl, etc. autorise un dépôt direct sur une puce en silicium par exemple, ce qui est plus délicat avec un matériau à réticuler qui comporte ce type de matériaux. Une excellente isolation électrique dans les épaisseurs citées, ce qui autorise notamment une utilisation dans le domaine de la puissance. De plus, le processus CVD est effectué à température ambiante, préservant ainsi les matériaux sensibles à la chaleur, ce qui n’est pas le cas de la réticulation et limite son emploi dans le domaine notamment visé par cette invention. Selon un aspect supplémentaire de l’invention, la matière isolante est du parylène, à savoir une matière choisie parmi les polymères issus du paraxylène, car il s’agit avantageusement d’un excellent isolant électrique, apte à être déposé en phase vapeur et à être retiré de manière sélective par différentes technologies. Selon un aspect de l’invention, la couche de matière isolante obtenue à l’étape 1 présente une épaisseur comprise entre 0,1 μm et 200 μm, préférentiellement comprise entre 0,5 μm et 75 μm et plus préférentiellement comprise entre 5 μm et 15 μm. Ces épaisseurs sont avantageusement compatibles avec des structures multicouches à la fois dans le domaine de l’électronique et dans le domaine de la microélectronique. Selon un autre aspect de l’invention, le retrait sélectif de l’étape 2 est effectué en utilisant une des technologies suivantes ou leur combinaison : gravure par laser à excimère, gravure par laser femtoseconde, gravure au plasma d’oxygène, gravure au plasma d’azote, gravure au plasma de gaz rare. Ces différentes techniques permettent avantageusement de retirer sélectivement et localement la matière isolante afin de créer des trous à travers lesquels les éléments situés sous la couche de matière isolante deviennent accessibles, par exemple pour les relier électriquement aux éléments qui seront intégrés sur ladite couche de matière isolante, ces éléments étant par exemple des composants électroniques ou des pistes conductrices. Elles sont également adaptées lorsque les surfaces sur lesquelles les circuits électroniques sont intégrés ne sont pas des surfaces planes. Selon un aspect supplémentaire de l’invention, au moins un trou débouchant obtenu à l’étape 2 présente une section de forme ronde, carrée ou rectangulaire. Ces formes ne sont que des exemples de formes de section qui sont avantageusement faciles à réaliser et qui sont adaptées pour relier les éléments situés sous la couche de matière isolante à ceux situés sur celle-ci. Selon un aspect de l’invention, le circuit électronique intégré à l’étape 3 comprend au moins un composant électronique et/ou une piste conductrice. Selon un aspect de l’invention, l’étape 3 comprend une étape de métallisation sélective d’au moins une partie de la couche externe de matière isolante et/ou d’au moins un trou de manière à y déposer une piste conductrice. Cette étape permet avantageusement de créer des pistes conductrices, pas nécessairement reliées les unes aux autres, sur la couche de matière isolante et de déposer une matière conductrice dans les trous afin de pouvoir relier électriquement les éléments situés sous la couche de matière isolante à ceux situés sur celle-ci. Selon un autre un aspect de l’invention, la piste conductrice déposée lors de l’étape 3 est une couche comprenant majoritairement de l’or, du palladium, du cuivre, de l’argent, du carbone ou un mélange de ceux-ci. Ces compositions ne sont que des exemples de compositions qui sont avantageusement d’excellents conducteurs et qui sont faciles à déposer par les techniques de métallisation sélective envisagées pour le procédé de l’invention. Selon un aspect supplémentaire de l’invention, le dépôt de la piste conductrice lors de l’étape 3 est effectué en utilisant une des technologies suivantes ou leur combinaison : impression par aérosol (AJP), impression par jet d’encre, structuration laser à activation chimique (LSCA). Ces différentes techniques permettent avantageusement de créer des pistes conductrices de très faible épaisseur et avec une très grande précision vis-à-vis de l’épaisseur et des autres dimensions des pistes conductrices. Elles sont également adaptées lorsque les surfaces sur lesquelles les circuits électroniques sont intégrés ne sont pas des surfaces planes. Les techniques les plus précises étant généralement plus onéreuses, elles sont préférentiellement réservées aux cas où le procédé de l’invention est appliqué à la microélectronique. Selon un aspect de l’invention, l’étape 3 comprend une étape de montage d’au moins un composant électronique sur la couche externe de matière isolante et dans au moins un trou. Cette étape permet avantageusement de connecter des composants électroniques soit avec d’autres éléments d’un circuit électronique situé sous ladite couche de matière isolante, soit avec d’autres éléments d’un circuit électronique situé sur la même couche que lesdits composants électroniques, soit avec d’autres éléments qui seront intégrés dans une autre couche supérieure de circuit électronique, située au-dessus de la couche où sont intégrés les composants électroniques. Dans ce dernier cas, la couche supérieure sera au moins partiellement isolée des composants électroniques intégrés lors de l’étape 3, cette couche supérieure étant obtenue en répétant les étapes 1 à 3 du procédé. Selon un autre aspect de l’invention, au moins un composant électronique comporte des contacts électriques et au moins un contact électrique est monté dans un trou. Ceci permet avantageusement de connecter électriquement un composant électronique avec un élément d’un circuit électronique situé sous ledit trou. Pour rappel, un tel élément est par exemple un composant électronique ou une piste conductrice. Selon un aspect supplémentaire de l’invention, le procédé comprend une étape de traitement de surface de la couche externe de matière isolante prévue avant l’étape 3 de manière à améliorer son adhérence avec la piste conductrice. Ce traitement est notamment avantageux lorsque la matière isolante présente un certain degré d’incompatibilité avec les techniques utilisées pour réaliser la métallisation de la matière isolante. Selon un aspect de l’invention, le traitement de surface est effectué en utilisant une des technologies suivantes ou leur combinaison : traitement de surface plasma, traitement de surface à la flamme, traitement de surface par décharge électrique à haute fréquence, traitement de surface aux UV. Ces différentes techniques permettent avantageusement de favoriser la métallisation de la matière isolante, notamment lorsque la surface de celle-ci n’est pas plane. Selon autre un aspect de l’invention, au moins un cache de protection amovible est disposé sur le support avant l’étape 1. Ceci permet avantageusement de prévoir des zones du support qui ne seront pas recouvertes de matière isolante. En effet, lors de l’étape 1 chaque cache de protection est recouvert de matière isolante, protégeant ainsi le support situé en dessous. Il suffit alors de retirer chaque cache pour faire apparaitre des zones du support qui ne sont pas recouvertes de matière isolante. Selon un aspect supplémentaire de l’invention, les étapes 1, 2 et 3 sont répétées dans l’ordre, au moins une fois. Ceci permet avantageusement de réaliser plusieurs couches successives de circuit électronique comportant chacune des composants électroniques et/ou des pistes conductrices, ces couches successives étant à chaque fois au moins partiellement isolées les unes des autres par une couche de matière isolante. Selon un aspect de l’invention, le circuit électronique obtenu lors des étapes 1, 2 et 3 est connecté électriquement avec au moins un autre circuit électronique d’une couche inférieure. Ceci permet avantageusement de connecter électriquement plusieurs couches successives de circuit électronique. Par « couche inférieure » on entend ici la couche située immédiatement en dessous de la couche comprenant de la matière isolante et le circuit électronique obtenus lors des étapes 1, 2 et 3, ou une autre couche située encore en dessous. Cette couche inférieure peut être une couche obtenue lors des étapes 1, 2 et 3. Il peut également s’agir du support sur lequel est déposée au moins une couche obtenue lors des étapes 1, 2 et 3. L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. Pour des raisons de clarté des figures, les épaisseurs de certaines couches sont considérablement exagérées. FIG. 1 est une vue schématique en coupe d’un support comprenant un substrat équipé d’un circuit électronique comprenant cinq composants électroniques intégrés sur une piste conductrice. FIG. 2 est une vue schématique en coupe du support de FIG. 1 sur lequel est déposée une couche de matière isolante selon l’étape 1 du procédé de l’invention. FIG. 3 est une vue schématique en coupe du support de FIG. 2 où des trous sont formés dans la couche de matière isolante (étape 2 du procédé). FIG. 4 est une vue schématique en coupe du support de FIG. 3 sur lequel deux composants électroniques et une piste conductrice sont intégrés sur la couche externe de matière isolante, la piste conductrice étant également intégrée dans deux trous (étape 3 du procédé). FIG. 5 est une vue schématique en coupe du support de FIG. 4 sur lequel une autre couche comprenant de la matière isolante et un circuit électronique est superposée en répétant une fois les étapes 1 à 3 du procédé de l’invention. FIG. 6 est un tableau donnant plusieurs variantes du parylène. DESCRIPTION DETAILLEE Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique. Par convention, dans la présente demande, les termes « conducteur/conductrice » signifient « conducteur/conductrice de l’électricité, ayant pour fonction de laisser passer un courant électrique », tandis que les termes « isolant/isolante » signifient « isolant/isolante électrique, ayant pour fonction d'empêcher le passage de tout courant électrique, par exemple entre deux parties conductrices soumises à une différence de potentiel électrique ». L’invention concerne un procédé d’intégration multicouche de composants électroniques 5 et de pistes conductrices 4 sur un support 1 comprenant un substrat 2’ équipé d’un circuit électronique 3’ comportant au moins une piste conductrice 4’ et/ou un composant électronique 5’, même lorsque les surfaces dudit support 1 sur lesquelles les composants électroniques 5 et les pistes conductrices 4 sont intégrés ne sont pas des surfaces planes. Le circuit électronique 3’ peut être un circuit électronique 3 obtenu par le procédé de l’invention ou un autre circuit électronique 3’ préexistant. Ainsi, le procédé de l’invention peut indifféremment être utilisé pour intégrer de l’électronique supplémentaire sur des substrats 2’ existants déjà équipés d’un ou plusieurs circuits électroniques 3’ ou pour intégrer de l’électronique multicouche sur un substrat 2’ initialement dépourvu de circuits électroniques, la première couche de circuit électronique 3’ pouvant alors être intégrée de façon classique. Le procédé de l’invention comprend trois étapes principales successives, qui peuvent être répétées individuellement ou dans l’ordre, l’ensemble de ces étapes permettant d’intégrer au moins un composant électronique 5 et/ou au moins une piste conductrice 4 sur un circuit électronique 3’ de sorte de former une couche supplémentaire de circuit électronique 3 de préférence reliée au moins partiellement à la couche de circuit électronique 3’ située en-dessous. Par circuit électronique 3, on entend un ensemble comprenant au moins un composant électronique 5 et/ou au moins une piste conductrice 4. A titre d’exemple, sur FIG. 1 est représenté un support 1 comprenant un circuit électronique 3’ comportant une piste conductrice 4’ sur laquelle sont intégrés cinq composants électroniques 5’. Les étapes de l’invention seront décrites en référence aux FIG. 2 - FIG. 4 qui illustrent l’intégration multicouche de circuits électroniques 3 comportant des pistes conductrices 4 et des composants électroniques 5 sur ce support 1. Le support 1 peut être une pièce quelconque comportant un substrat 2’ équipé d’un circuit électronique 3’. Le support 1 est par exemple une céramique, un support en plastique, une carte électronique comprenant un circuit imprimé, un substrat de plastronique, un substrat obtenu par métallisation sélective, ou tout autre support 1 intégrant des composants électroniques 5’ et des pistes conductrices 4’. Le circuit électronique 3’ peut également avoir été obtenu par le procédé selon l’invention. Le dépôt de la piste 4’ sur un substrat plastique peut notamment se faire par les procédés suivants : impression par aérosol (AJP), impression par jet d’encre, extrusion de pâte conductrice structuration directe par laser (LDS), imprimer et métalliser ( print - then -plate en anglais), bi-injection (two -shot molding en anglais), transfert de matière par échauffement laser ( laser induced forward transfer en anglais). Pour le cas où le substrat est une céramique, le dépôt de la piste 4’ peut notamment se faire par technologie de cuisson à haute température de composants céramiques (HTCC pour High Temperature Cofired Ceramic ), par cuisson simultanée à basse température de céramiques LTCC pour Low Temperature Cofired Ceramic ) ou par un procédé déjà utilisé sur les capteurs inertiels par exemple, notamment le dépôt en couche épaisse à base d’encre ( ceramic thick film en anglais). Lors d’une première étape, on recouvre la totalité du support 1 d’une couche de matière isolante 6 (cf. FIG. 2 ), c’est-à-dire qu’on recouvre toutes les surfaces externes du support 1 ainsi que tous les éléments montés sur celui-ci, notamment le substrat 2’ et le circuit électronique 3’. Dans le cas où des composants électroniques 5’ sont montés sur le support 1 à distance de la piste conductrice 4’, par exemple en étant montés par des pattes de fixation ou d’alimentation, la matière isolante 6 recouvre également la face externe desdites pattes, la sous-face desdits composants électroniques 5’ et la surface de la piste conductrice 4’ qui est dissimulée sous ces composants électroniques 5’. Ce dépôt d’une couche de matière isolante 6 est préférentiellement conforme. Par couche isolante on entend ici un film de matière d’étanchéité et de protection contre la corrosion, tandis que par couche conforme on entend un film de matière d’épaisseur faible, régulière et uniforme. Par couche isolante conforme on entend également une notion de quasi-herméticité, avec une pénétration de l’humidité qui est par exemple cent fois inférieure à l’époxy. Le dépôt d’une matière isolante 6 est préférentiellement effectué par une technique de dépôt en phase vapeur (CVD), qui permet à la matière isolante 6 de s’insinuer partout, de recouvrir toutes les surfaces externes du support 1, quelle que soit la forme de ce dernier, et de former une couche conforme très fine de matière isolante 6 dont on peut maîtriser l’épaisseur, par exemple avec une tolérance de dépôt d’environ 0,1 µm. Le dépôt est préférentiellement réalisé sans réticulation de la matière isolante 6. La couche de matière isolante 6 déposée lors de cette première étape présente préférentiellement une épaisseur comprise entre 0,1 μm et 200 μm, plus préférentiellement comprise entre 0,5 μm et 75 μm et encore plus préférentiellement comprise entre 5 μm et 15 μm. La matière isolante 6 utilisée est préférentiellement du parylène, qui est le nom d'une gamme de polymères issus du paraxylène, également connu sous le nom de polyparaxylylène, poly (p-xylylène), paraxylène, para-xylylène, p-xylylène ou p-quinodiméthane, et qui conviennent très bien aux besoins de l’invention Dans le motif de base du parylène, la substitution des hydrogènes aromatiques par des éléments ou des groupements en modifie les propriétés. Il existe ainsi de nombreuses variantes du parylène dans la gamme de polymères issus du paraxylène. Dans sa forme basique, constitué uniquement d'atomes d'hydrogène et de carbone, on parle de parylène N. Le tableau de FIG. 6 donne plusieurs variantes du parylène. Parmi ces variantes, les parylènes F et HT présentent une résistance satisfaisante à la température, alors que le parylène N présente une adhérence dégradée à 70°C. Cependant, la gravure plasma ou laser des parylènes F et HT présente un taux de gravure plus faible que pour les parylènes N et C. Aussi, dans les applications, le parylène utilisé est choisi en fonction des températures d’utilisation et de la vitesse de gravure souhaitée. On notera que le parylène est un polymère semi-cristallin non réticulé, avec un taux de cristallinité de l’ordre de 50 %, qui peut être augmenté par un traitement thermique. Il se distingue ainsi de l’époxy qui est un polymère tridimensionnel réticulé. Ainsi, bien que le parylène soit préféré, la matière isolante 6 est préférentiellement à base de tout type de molécule semi-cristalline solide présentant des propriétés d’isolation électrique. Selon un mode de réalisation préféré, le dépôt de parylène est un procédé de revêtement par dépôt chimique en phase vapeur (CVD) qui utilise un précurseur solide appelé dimère de p-xylylène ou p-cyclophane. Selon un mode de réalisation préféré, ce dimère est sublimé à haute température dans une chambre d’évaporation, puis craqué thermiquement dans une chambre de pyrolyse pour former des monomères gazeux de p-xylylène. Ces monomères se condensent ensuite sur la surface à revêtir dans une chambre de dépôt à basse pression et à température ambiante, formant ainsi un film polymère de parylène. On peut donc parler de polymérisation dans le sens où il y a formation d’un polymère à partir de monomères, mais il s’agit d’une polymérisation très particulière qui se fait sans catalyseur, sans solvant et sans élimination de sous-produit, donc très éloignée de ce qui se produit par exemple avec un époxy, un silicone ou tout autre matériau organique de ce type. A ce jour, le mécanisme exact de polymérisation du p-xylylène ne semble pas encore complètement élucidé, mais il impliquerait la formation de radicaux libres ou de diradicaux qui s’additionnent entre eux pour former des chaînes linéaires. Dans le cas où l’on souhaite éviter qu’une partie du support 1 ne soit recouverte de matière isolante 6, il est possible de positionner un cache de protection amovible sur le support 1 avant la première étape, cache qui est ensuite retiré avant de poursuivre avec les étapes suivantes du procédé. Lors d’une seconde étape, on réalise des trous 7 débouchants à travers la couche externe de matière isolante 6 (cf. FIG. 3 ). Ces trous 7, ou vias, sont obtenus en retirant une partie de la matière isolante 6 de manière sélective. Par débouchant, on entend le fait que là où un trou 7 est réalisé, toute la matière isolante 6 est retirée, permettant l’accès à ce qui est en dessous afin de les raccorder électriquement à des pistes conductrices 4 et/ou à des composants électroniques 5 déposés ultérieurement. Par retrait sélectif de matière isolante 6, on entend le fait que lors de cette étape, seule la matière isolante 6 est enlevée, sans dégrader les autres matériaux ni les éléments situés en-dessous de celle-ci, par exemple sans abîmer le support 1 ou le circuit électronique 3’ 3’ situé sous la matière isolante 6. Dans le cas où il y a une couche de matière isolante 6 préexistante sous la couche de matière isolante 6 dans laquelle on veut réaliser des trous, deux cas de figure se présentent : S’il n’y a pas de contact sur cette couche inférieure et qu’une gravure a déjà été engagée sur la couche superficielle, il est possible de poursuivre la gravure au travers de cette couche. S’il y a un contact sur cette couche inférieure, la gravure s’arrête du fait de la différence de sensibilité sur le contact. Les trous 7 réalisés lors de cette seconde étape sont connus en tant que « via » par l’homme du métier. Ils présentent par exemple une section de forme ronde, carrée ou rectangulaire. Ces trous 7 sont par exemple formés au-dessus de pistes conductrices 4’ ou de connecteur électrique d’un composant électronique 5’ de la couche inférieure afin de créer des zones de contact électrique avec les éléments de ladite couche inférieure. Plusieurs technologies peuvent être utilisées pour réaliser le retrait sélectif de matière isolante 6. Les technologies préférentiellement retenues sont la gravure par laser et la gravure au plasma. La gravure par laser, par exemple par laser à excimère ou par laser femtoseconde, permet notamment de retirer la matière isolante 6 de manière sélective en ajustant la longueur d’onde et la durée d’excitation dudit laser, avec un tracé de découpe très précis, pouvant être programmé, et elle ne nécessite pas l’utilisation de masque ou d’autre technique visant à protéger la surface dans laquelle des trous 7 sont formés. La gravure par laser à excimère retire la matière par combustion. C’est une technologie peu coûteuse, mais qui a tendance à déformer les flancs de gravure par chauffage. Les lasers excimère à fluorure d'argon sont préférés. La gravure par laser femtoseconde retire la matière par vaporisation. C’est une technologie encore plus précise que le laser à excimère et qui ne déforme pas les flancs de gravure, mais qui est plus coûteuse. Le laser femtoseconde a pour avantage de présenter un temps d’impulsion très court et pas de dégradation de la matière. La gravure au plasma, par exemple au plasma d’oxygène, au plasma d’azote ou au plasma de gaz rare permet notamment de retirer la matière isolante 6 de façon rapide et peu coûteuse. Généralement, cette gravure doit cependant être réalisée à travers un masque prévu pour protéger la matière isolante 6 dans laquelle aucun trou 7 n’est souhaité. Un tel masque, par exemple en métal, est préférentiellement une plaque de matière qui résiste mieux vis-à-vis du plasma utilisé que la matière isolante 6, et qui présente des découpes à travers lesquelles le plasma est projeté, et qui correspondent aux zones ou on souhaite réaliser des trous 7. La gravure au plasma d’oxygène permet de retirer la matière par attaque chimique lorsque la matière isolante 6 est un matériau contenant une quantité significative de carbone, comme le parylène. Elle n’attaque pas les métaux, ce qui permet notamment de ne pas attaquer les pistes conductrices 4’ et les autres éléments métalliques du circuit électronique 3, 3’ situé en dessous de la matière isolante 6. La gravure au plasma d'azote (ou plasma de nitrure) est une technique utilisée pour modifier ou enlever sélectivement des matériaux en présence d'azote gazeux activé dans un environnement à basse pression. Elle est principalement utilisée pour des applications de gravure sèche, de gravure réactive, ou de nettoyage de surface. Cependant, la gravure au plasma d'azote n'est généralement pas recommandée pour la modification ou la gravure du parylène, contrairement à la gravure au plasma d'oxygène (O 2 ) qui est plus couramment utilisée. En effet, le parylène est un polymère hautement inerte et résistant aux produits chimiques, il est par conséquent moins réactif à l'azote actif dans le plasma d'azote que les matériaux plus réactifs tels que d’autres polymères. En outre, le parylène a une résistance à l'érosion élevée, ce qui signifie qu'il est difficile à enlever par des méthodes de gravure conventionnelles et le plasma d'azote peut ne pas être suffisamment puissant pour retirer efficacement le parylène. Enfin, la gravure au plasma d'azote est susceptible d’endommager les composants électroniques sous-jacents ou d'autres matériaux présents dans parylène en plus du parylène. La gravure au plasma de gaz rare, par exemple la gravure au plasma d’argon, permet de retirer la matière par attaque mécanique. Cette technique, bien que moins coûteuse, est aussi moins sélective que la gravure au plasma d’oxygène. Il est possible de combiner différents plasmas. Par exemple, la gravure au plasma d’oxygène et d’argon est très avantageuse en ce qu’elle permet d’améliorer l’efficacité du nettoyage et la qualité de surface lors de la réalisation des trous 7. Lors d’une troisième étape, on intègre un circuit électronique 3 sur l’ensemble résultant des étapes précédentes (cf. FIG. 4 ). Ainsi, une ou plusieurs pistes conductrices 4 et un ou plusieurs composants électroniques 5 sont intégrés sur la couche externe de matière isolante 6 ou/et dans un trou 7. L’intégration d’une piste conductrice 4 est réalisée par métallisation sélective d’une ou plusieurs parties de la couche externe de matière isolante 6 et d’un ou plusieurs trous 7. Plusieurs pistes conductrices 4 peuvent ainsi être déposées, sans qu’elles soient nécessairement connectées électriquement les unes aux autres lors de leur dépôt. Elles peuvent être connectées ultérieurement. Les pistes conductrices 4 sont préférentiellement majoritairement à base d’or, de palladium, de cuivre, d’argent, de carbone ou d’un mélange de ceux-ci. Elles peuvent être déposées sous la forme d’une encre conductrice liquide ou en aérosol. Plusieurs technologies peuvent être utilisées pour le dépôt d’une piste conductrice 4. Parmi les technologies préférentiellement retenues, on peut citer l’impression par aérosol (connu sous l’acronyme AJP, de l’anglais Aerosol Jet Printing ), l’impression par jet d’encre ( jetting en anglais) et la structuration laser à activation chimique (connu sous l’acronyme LSCA, de l’anglais Laser Structuration Chemical Activation ). Le procédé LSCA, peu connu, combine une gravure laser et un dépôt métallique par voie non-électrolytique ( electroless en anglais). Un frittage, par exemple un frittage laser, permet également d’améliorer la conductivité électrique et thermique des pistes conductrices 4. De même, un traitement de surface de la couche externe de matière isolante 6 peut être prévu avant la troisième étape afin d’améliorer l’adhérence de cette couche avec la piste conductrice 4. Ce traitement est préférentiellement effectué par plasma, par flammage (également connu en tant que traitement à la flamme), par décharge électrique à haute fréquence (également connu en tant que traitement Corona) et/ou par traitement aux UV. L’intégration d’un composant électronique 5 sur la couche externe de matière isolante 6 et dans au moins un trou 7 est réalisée de manière classique. Les composants électroniques 5 sont préférentiellement montés en surface par brasage. Dans le cas où le composant électronique 5 comporte des contacts électriques, au moins un contact électrique peut être monté dans un trou 7 ou sur une piste conductrice 4. Pour des raisons de simplification des figures, ces contacts électriques ne sont pas représentés. Les trois étapes du procédé permettent d’intégrer une couche de pistes conductrices 4 et de composants électroniques 5 sur un support 1, et de connecter tout ou partie de ces pistes conductrices 4 et composants électroniques 5 avec des pistes conductrices 4’ et des composants électroniques 5’ préexistants sur le support 1. Ces étapes peuvent être répétées individuellement, par exemple afin de déposer la matière isolante 6, de former des trous 7 et/ou d’intégrer des composants électroniques 5 et de pistes conductrices 4 plusieurs fois, respectivement au cours de la première, de la seconde et de la troisième étape du procédé. Les trois étapes du procédé peuvent également être répétées dans l’ordre afin d’intégrer d’autres couches similaires en les superposant, offrant ainsi de très nombreuses possibilités de routage et d’agencement des composants électroniques 5, notamment la possibilité de prévoir plusieurs pistes conductrices 4 chacune à un potentiel électrique différent. Un support 1 comportant ainsi deux couches superposées selon le procédé de l’invention est représenté sur FIG. 5 , illustrant un exemple parmi les nombreuses possibilités d’intégration tridimensionnelle de l’invention. En effet, le procédé de l’invention permet de concevoir des circuits électroniques non seulement en deux dimensions, mais aussi en trois dimensions, ce qui permet notamment d’augmenter considérablement le potentiel d’intégration des équipements. Le procédé de l’invention permet de concevoir des circuits électroniques dont le routage et la disposition des composants électroniques peuvent être tridimensionnels. On notera également que l’invention, selon les technologies utilisées pour chaque étape, peut à la fois être utilisée dans le domaine de l’électronique et dans le domaine de la microélectronique. Bien que décrit à travers un certain nombre d'exemples, variantes et modes de réalisation, le procédé selon l’invention comprend diverses variantes, modifications et perfectionnements qui apparaîtront de façon évidente à l'homme du métier, étant entendu que ces variantes, modifications et perfectionnements font partie de la portée de l'invention. Procédé d’intégration de composants électroniques (5) et de pistes conductrices (4) sur un support (1), ledit support (1) comprenant un substrat (2’) équipé d’un circuit électronique (3’), caractérisé en ce qu’il comprend les étapes successives suivantes : étape 1 : dépôt d’une matière isolante (6) sur le support (1) de manière à recouvrir l’ensemble du support (1), y compris le substrat (2’) et le circuit électronique (3’), d’une couche externe de matière isolante (6), étape 2 : retrait sélectif d’une partie de la matière isolante (6) de manière à former au moins un trou (7) débouchant à travers la couche externe de matière isolante (6), étape 3 : intégration d’un circuit électronique (3) sur la couche externe de matière isolante (6) et/ou dans au moins un trou (7). Procédé selon la revendication 1, caractérisé en ce que le dépôt de la matière isolante (6) de l’étape 1 est effectué par un procédé de dépôt en phase vapeur. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la matière isolante (6) est du parylène, à savoir une matière choisie parmi les polymères issus du paraxylène. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que la couche de matière isolante (6) obtenue à l’étape 1 présente une épaisseur comprise entre 0,1 μm et 200 μm, préférentiellement comprise entre 0,5 μm et 75 μm et plus préférentiellement comprise entre 5 μm et 15 μm. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que le retrait sélectif de l’étape 2 est effectué en utilisant une des technologies suivantes ou leur combinaison : gravure par laser à excimère, gravure par laser femtoseconde, gravure au plasma d’oxygène, gravure au plasma d’azote, gravure au plasma de gaz rare. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que le circuit électronique (3) intégré à l’étape 3 comprend au moins un composant électronique (5) et/ou une piste conductrice (4). Procédé selon la revendication précédente, caractérisé en ce que l’étape 3 comprend une étape de métallisation sélective d’au moins une partie de la couche externe de matière isolante (6) et/ou d’au moins un trou (7) de manière à y déposer une piste conductrice (4). Procédé selon la revendication précédente, caractérisé en ce que le dépôt de la piste conductrice (4) lors de l’étape 3 est effectué en utilisant une des technologies suivantes ou leur combinaison : impression par aérosol (AJP), impression par jet d’encre, structuration laser à activation chimique (LSCA). Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que les étapes 1, 2 et 3 sont répétées dans l’ordre, au moins une fois. Procédé selon l’une quelconque des revendications précédentes, caractérisé en ce que le circuit électronique (3) obtenu lors des étapes 1, 2 et 3 est connecté électriquement avec au moins un autre circuit électronique (3, 3’) d’une couche inférieure.