FR 3161282 A1 20251017 FR 2403790 A 20240412 La présente invention a pour objet un circuit électronique (10) comportant un premier composant (12), un deuxième composant (14) et un bus (16) électronique apte à établir une communication entre le premier composant (12) et le deuxième composant (14), - le premier composant (12) comprenant : - des moyens d’émission (20) d’une tension, et - des moyens de mesure (22) d’une tension ; - le deuxième composant (14) comportant : - une impédance de référence (26), et - des moyens de commutation (28), le circuit électronique (10) comportant en outre d’un état nominal, un état de test dans lequel : - les moyens d’émission (20) sont configurés pour envoyer un signal de tension (30) prédéfini dans le bus, - les moyens de commutation (28) sont configurés dans l’état connecté, et - les moyens de mesure (22) sont configurés pour mesurer un signal de tension réfléchi (32) provenant du bus. Figure pour l'abrégé : 1 CIRCUIT ELECTRONIQUE PERMETTANT UNE VERIFICATION D’IMPEDANCE DE MANIERE EMBARQUEE ET PROCEDE DE VERIFICATION D’IMPEDANCE Domaine technique de l’invention La présente invention concerne le domaine de la vérification d’impédance de bus de communication au sein de circuits électroniques. L’invention concerne plus particulièrement un circuit électronique permettant une vérification d’impédance de manière embarquée et un procédé de vérification d’impédance dans un tel circuit électronique. Arrière-plan technique De nombreux circuits électroniques comportent au moins deux composants échangeant des informations au moyen d’un bus de communication. Certains bus rapides doivent être routés en impédance contrôlée. Lors de la conception d’un tel circuit électronique, l’impédance du bus est calculée de manière théorique ou simulée au moyen d’un outil de Conception Assistée par Ordinateur (CAO). Le circuit électronique est ensuite fabriqué avec des tolérances qui sont généralement de l’ordre de 10%. A l’issue du processus de fabrication, il est nécessaire de vérifier que l’impédance du bus respecte bien les spécifications et qu’elle est comprise dans la marge de tolérance. La méthode actuelle de mesure d’impédance d’un bus au sein notamment d’un circuit imprimé est très longue et fastidieuse. La méthode nécessite un circuit imprimé nu et ne peut pas être réalisée sur l’ensemble des circuits imprimés qui sortent de production. Par conséquent, la mesure d’impédance n’est représentative que d’un lot de fabrication du circuit imprimé. L’invention propose un circuit électronique comportant un premier composant, un deuxième composant et un bus électronique apte à établir une communication entre le premier composant et le deuxième composant, - le premier composant comprenant : - des moyens d’émission d’une tension, et - des moyens de mesure d’une tension ; - le deuxième composant comportant : - une impédance de référence égale à l’impédance théorique du bus, et - des moyens de commutation présentant un état connecté dans lequel l’impédance de référence est connectée au bus et un état déconnecté dans lequel l’impédance de référence est déconnectée du bus, le circuit électronique comportant en outre d’un état nominal, un état de test dans lequel : - les moyens d’émission sont configurés pour envoyer un signal de tension prédéfini dans le bus, - les moyens de commutation sont configurés dans l’état connecté, et - les moyens de mesure sont configurés pour mesurer un signal de tension réfléchi provenant du bus. Selon d’autres caractéristiques de l’invention : le premier composant est un microcontrôleur ; le deuxième composant est un émetteur-récepteur ou un commutateur réseau ; les moyens de mesure comportent un convertisseur analogique-numérique ou des moyens de comparaison analogiques. L’invention concerne également un procédé de vérification d’impédance mis en œuvre dans un circuit électronique comportant un premier composant, un deuxième composant et un bus électronique apte à établir une communication entre le premier composant et le deuxième composant, - le premier composant comprenant : - des moyens d’émission d’une tension, et - des moyens de mesure d’une tension ; - le deuxième composant comportant : - une impédance de référence égale à l’impédance théorique du bus, et - des moyens de commutation présentant un état connecté dans lequel l’impédance de référence est connectée au bus et un état déconnecté dans lequel l’impédance de référence est déconnectée du bus, le procédé comportant les étapes suivantes : - E1 : au sein du deuxième composant, mise dans l’état connecté des moyens de commutation de sorte à connecter l’impédance de référence au bus ; - E2 : envoi dans le bus d’un signal de tension par les moyens d’émission du premier composant, - E3 : mesure par les moyens de mesure du premier composant d’un signal de tension réfléchi provenant du bus. Selon d’autres caractéristiques de l’invention : le premier composant comportant en outre une mémoire, le procédé comporte en outre une étape E4 de mémorisation de la mesure dans la mémoire ; le procédé comporte en outre l’étape E5 : analyse de la mesure réalisée à l’étape E3 en fonction d’au moins un critère prédéfini afin de déterminer si l’impédance du bus est acceptable ou non ; le critère prédéfini comporte au moins une valeur seuil de tension pour la mesure ; dans l’étape E2, le signal de tension envoyé comporte un créneau long de tension suivi d’une impulsion courte de tension ; dans l’étape E2, le signal de tension envoyé comporte plusieurs impulsions courtes de tension présentant plusieurs raideurs de pente de montée en tension et le procédé comporte en outre une étape E6 : de détermination de la fréquence maximale de fonctionnement du bus en fonction de la raideur à partir de laquelle l’impédance est dégradée ; le procédé est mis en œuvre de manière automatisée par un système embarqué au sein du circuit électronique ; l’analyse réalisée à l’étape E5 ayant identifié une impédance du bus inférieure à l’impédance théorique du bus à une marge de tolérance près, le procédé comporte en outre l’étape E7 : connexion en série d’une impédance supplémentaire au sein du premier composant ; le procédé comporte en outre l’étape E8 : au sein du deuxième composant, connexion d’une impédance variable en parallèle de la résistance de référence et adaptation de l’impédance variable de manière à annuler l’onde réfléchie dans le bus. Brève description des figures D'autres caractéristiques et avantages de l'invention apparaitront au cours de la lecture de la description détaillée qui va suivre pour la compréhension de laquelle on se reportera aux dessins annexés dans lesquels : FIG. 1 est une représentation schématique d’un circuit électronique selon un premier mode de réalisation de l’invention ; FIG. 2 est un diagramme représentant le signal de tension mesuré lors de l’envoi d’un créneau de tension dans le bus du circuit électronique de la FIG. 1 ; FIG. 3 est un diagramme représentant le signal de tension mesuré lors de l’envoi d’une impulsion de tension dans le bus du circuit électronique de la FIG. 1 ; FIG. 4 est une représentation schématique d’un circuit imprimé selon un deuxième mode de réalisation de l’invention montrant des vias dans le bus du circuit imprimé ; FIG. 5 est un diagramme représentant le signal de tension mesuré lors de l’envoi d’un créneau de tension dans le bus du circuit imprimé de la FIG. 4 ; FIG. 6 est un diagramme représentant un signal de tension émis dans un bus d’un circuit électronique selon un troisième mode de réalisation de l’invention, le signal émis comportant un enchaînement d’impulsions de tension présentant des fronts avec des temps de montée différents. Description détaillée de l'invention Pour la description de l'invention et la compréhension des revendications, on adoptera à titre non limitatif et sans référence limitative à la gravité terrestre les orientations verticale, longitudinale et transversale selon le repère V, L, T indiqué aux figures dont les axes longitudinal L et transversal T s’étendent dans un plan horizontal. Par convention, l’axe longitudinal L est orienté de l’arrière vers l’avant. Dans la description qui va suivre, des éléments identiques, similaires ou analogues seront désignés par les mêmes chiffres de référence. La FIG. 1 illustre un circuit électronique 10 selon un mode de réalisation de l’invention. Le circuit électronique 10 comporte un premier composant 12, un deuxième composant 14 et un bus 16 électronique apte à établir une communication entre le premier composant 12 et le deuxième composant 14. Le premier composant 12 comprend un premier ensemble fonctionnel 18 qui est activé dans un mode test. Le premier ensemble fonctionnel 18 du premier composant 12 comporte : - des moyens d’émission 20 d’une tension, et - des moyens de mesure 22 d’une tension. Le deuxième composant 14 comporte un deuxième ensemble fonctionnel 24 qui est activé dans le mode test. Le deuxième ensemble fonctionnel 24 du deuxième composant 14 comporte : - une impédance de référence 26 égale à l’impédance théorique du bus16, et - des moyens de commutation 28 présentant un état connecté dans lequel l’impédance de référence 26 est connectée au bus 16 et un état déconnecté dans lequel l’impédance de référence 26 est déconnectée du bus 16. Lorsque le premier ensemble fonctionnel 18 et le deuxième ensemble fonctionnel 24 sont activés, le circuit électronique est dit en état de test. Dans l’état de test : - les moyens d’émission 20 sont configurés pour envoyer un signal de tension 30 prédéfini dans le bus 16, - les moyens de commutation 28 sont configurés dans l’état connecté, et - les moyens de mesure 22 sont configurés pour mesurer un signal de tension réfléchi 32 provenant du bus 16. Le premier composant 12 peut être par exemple : - un microcontrôleur, - un microprocesseur, - un commutateur réseau Ethernet, également appelé « switch » selon la terminologie anglosaxonne, - une carte d’extension telle qu’une carte graphique, - un disque statique à semi-conducteurs ou « solid-state drive » (SSD) selon la dénomination anglo-saxonne, c’est-à-dire un disque stockant des informations sur de la mémoire flash, - un disque dur, ou - une carte réseau comportant par exemple un bus d’extension selon le standard PCI Express, « Peripheral Component Interconnect Express » selon la dénomination anglosaxonne communément utilisée. Le deuxième composant 14 peut être par exemple : - un émetteur-récepteur, ou - un commutateur réseau Ethernet, également appelé « switch » selon la terminologie anglosaxonne. Les moyens de mesure 22 comportent par exemple : - un convertisseur analogique-numérique, ou - des moyens de comparaison analogiques. Afin de réaliser une vérification de l’impédance du bus 16 au sein du circuit électronique 10, le mode test est programmé dans une unité logique 34 du circuit électronique 10. L’unité logique 34 est par exemple comportée par le premier ensemble fonctionnel 18 du premier composant 12. L’unité logique 34 peut être couplée à une mémoire 36. Ainsi, le procédé de vérification d’impédance est embarqué dans une puce électronique et peut être déclenchée au moyen du mode test à tout moment par un opérateur ou de manière programmée ou automatisable et donner automatiquement des résultats de test en quelques millisecondes. Le procédé de vérification de l’impédance de l’invention repose sur l’application des principes de réflectométrie au circuit électronique 10 afin d’établir la relation suivante entre l’impédance de référence 26 et l’impédance du bus 16 : Où : - p est le coefficient de réflexion (rapport de l’onde réfléchi sur l’onde émise), - Zref est la valeur de l’impédance de référence 26, - Zbus est la valeur de l’impédance du bus 16. Selon la formule ci-dessus, le coefficient de réflexion p est nul, c’est-à-dire l’onde réfléchie est nulle, lorsque la valeur de l’impédance du bus 16 est égale à la valeur de l’impédance de référence 26 (Zbus = Zref). Dans la mesure où la valeur Zref de l’impédance de référence 26 est choisie pour être égale à la valeur souhaitée pour l’impédance Zbus du bus 16, le procédé de l’invention consiste donc à vérifier que le signal de tension réfléchi 32 est nul. Le mode test comprend la mise en œuvre d’un procédé de vérification d’impédance comportant les étapes suivantes : - E1 : mise dans l’état connecté des moyens de commutation 28 de sorte à connecter l’impédance de référence 26 au bus 16 ; - E2 : envoi dans le bus 16 d’un signal de tension 30 par les moyens d’émission 20 du premier composant 12, - E3 : mesure par les moyens de mesure 22 du premier composant 12 d’un signal de tension réfléchi 32 provenant du bus 16, - E4 : mémorisation de la mesure dans la mémoire 36, - E5 : analyse de la mesure réalisée à l’étape E3 en fonction d’au moins un critère prédéfini afin de déterminer si l’impédance du bus 16 est acceptable ou non. L’étape E1 correspond à la mise dans l’état de test du circuit électronique 10. Les étapes E2 et E3 sont réalisées à la manière d’un réflectomètre temporel ou TDR (« Time Domain Reflectometer » selon la terminologie anglosaxonne). Dans l’étape E2, les moyens d’émission 20 émettent une impulsion à temps de montée très rapide dans le bus 16. Le front, c’est-à-dire le temps de montée de l’impulsion, dépend de la fréquence fonctionnelle du bus 16. La mesure du signal de tension réfléchi 32 permet de calculer le coefficient de réflexion de la ligne (rapport de l’onde réfléchi sur l’onde émise). Grâce à la formule math.1, il est possible d’en déduire l’impédance du bus 16 à partir des valeurs de l’impédance de référence 26 et du coefficient de réflexion p. Dans le cas d’un bus 16 adapté en impédance, c’est-à-dire dans le cas d’un bus 16 d’impédance égale à l’impédance de référence 26, l'impulsion transmise sera entièrement absorbée en bout de ligne et aucun signal ne sera réfléchi vers les moyens de mesure 22. La valeur cible attendue pour l’impédance du bus est par exemple 50 Ω. En cas de discontinuité d'impédance une partie du signal de tension 30 incident sera renvoyé dans le bus vers les moyens de mesure 22. Si l’impédance du bus 16 est inférieure à l’impédance de référence 26, alors une réflexion qui s’oppose l'impulsion d'origine est générée. En revanche, si l’impédance du bus 16 est supérieure à l’impédance de référence 26, alors une réflexion qui renforce à l'impulsion originale est générée. La FIG. 2 montre le signal mesuré par les moyens de mesure 22 lors de l’envoi par les moyens d’émission 20 d’un créneau de tension. La mesure permettant de vérifier l’impédance est prise après un certain délai fixe matérialisé par la ligne pointillée verticale et correspondant au double du temps de propagation de l’onde électrique dans le bus 16. Le signal représenté en FIG. 2 représente : - une onde émise 38, - une première onde mesurée 40 en cas d’impédance du bus 16 supérieure à l’impédance de référence 26, - une deuxième onde mesurée 42 en cas d’impédance du bus 16 égale à l’impédance de référence 26, - une troisième onde mesurée 44 en cas d’impédance du bus 16 inférieure à l’impédance de référence 26. Dans le cas où le créneau est émis avec une tension pleine échelle par les moyens d’émission 20, toutes les tensions ou discontinuités au-dessus de la tension de pleine échelle et en particulier la première onde mesurée 40, peuvent être écrêtées par les moyens de mesure 22. Dans ce cas, il n’est pas possible de distinguer les deux situations suivantes : - une impédance du bus 16 supérieure à l’impédance de référence 26, - une impédance du bus 16 égale à l’impédance de référence 26. La FIG. 3 montre le signal mesuré par les moyens de mesure 22 lors de l’envoi par les moyens d’émission 20 d’une impulsion courte de tension. En particulier, l’impulsion de tension a une durée inférieure au double du temps de propagation de l’onde électrique dans le bus 16 de sorte que l’onde émise ne se superpose pas avec l’onde réfléchie. Il est alors possible de distinguer les deux situations suivantes qui étaient confondues dans l’exemple de la FIG. 2 : - une impédance du bus 16 supérieure à l’impédance de référence 26 : c’est le cas de la première onde mesurée 40 qui a une valeur de tension positive légèrement inférieure à la tension émise, - une impédance du bus 16 égale à l’impédance de référence 26 : c’est le cas de la deuxième onde mesurée 42 qui a une valeur de tension nulle. Cependant, dans l’exemple de la FIG. 3 , il n’est pas possible de distinguer les deux situations suivantes qui correspondent toutes deux à une onde mesurée de tension nulle : - une impédance du bus 16 inférieure à l’impédance de référence 26, - une impédance du bus 16 égale à l’impédance de référence 26. Pour permettre la vérification de l’impédance du bus 16 dans tous les cas de figure, c’est-à-dire pour : - une impédance du bus 16 inférieure à l’impédance de référence 26, - une impédance du bus 16 égale à l’impédance de référence 26, - une impédance du bus 16 supérieure à l’impédance de référence 26 ; une solution consiste à envoyer un signal comportant un créneau long de tension suivi d’une impulsion courte de tension. Ainsi, dans l’étape E2, le signal de tension envoyé comporte un créneau long de tension suivi d’une impulsion courte de tension. Le créneau long de tension permet de déterminer si l’impédance du bus 16 est inférieure à l’impédance de référence 26 et de calculer sa valeur dans ce cas. L’impulsion courte de tension permet de déterminer si l’impédance du bus 16 est supérieure ou égale à l’impédance de référence 26 et de calculer sa valeur dans ce cas. Dans l’étape E3, la mesure par les moyens de mesure 22 du premier composant 12 d’un signal de tension réfléchi 32 provenant du bus 16 correspond donc à une séquence composée d’une réponse au créneau de tension selon l’exemple de la FIG. 2 et une réponse à l’impulsion de tension selon l’exemple de la FIG. 3 . L’étape E4 de mémorisation de la mesure dans la mémoire 36 peut permettre une analyse plus poussée des mesures ou une analyse ultérieure des mesures. L’étape E5 d’analyse de la mesure afin de déterminer si l’impédance du bus 16 est acceptable ou non peut être réalisée de plusieurs manières. La manière la plus simple consiste à déterminer une valeur seuil de tension pour la mesure du signal réfléchi 32. Par exemple, le critère permettant de déterminer si l’impédance du bus 16 est acceptable peut être le suivant : - le signal de réponse au créneau de tension doit avoir une tension supérieure à une première tension seuil, et - le signal de réponse à l’impulsion de tension doit avoir une tension inférieure à une deuxième tension seuil. Si l’une des deux conditions ci-dessus n’est pas respectée, alors le bus 16 ou l’ensemble du circuit électronique est signalé comme ne respectant pas le critère. Par exemple, un diagnostic est remonté à l’opérateur ou à l’organe de contrôle dans une application embarquée. Une manière plus complexe de déterminer si l’impédance du bus 16 est acceptable consiste à calculer la valeur de l’impédance du bus 16 et à la comparer à une plage de valeurs d’impédance considérées comme acceptables. L’analyse de la mesure d’impédance permet également de détecter un comportement capacitif. Dans certains cas, la piste électronique correspondant au bus 16 ne présente pas la même caractéristique tout le long. En effet, dans un circuit imprimé par exemple, les pistes ne sont pas monotones notamment en raison des changements de couche. La FIG. 4 représente un tel circuit imprimé. Pour analyser plus finement le routage, il est possible d’enregistrer les discontinuités dans la mémoire 36 du premier composant 12. Dans ce cas, plusieurs points de mesure sont réalisés par exemple au moyen d’une acquisition du convertisseur analogique-numérique sur une plus longue période. La FIG. 5 montre un exemple de mesure de tension réalisée au sein du circuit imprimé de la FIG. 4 par les moyens de mesure 22. La mesure permet de détecter des ruptures d’impédance le long de la piste matérialisées par des discontinuités 46 dans la mesure de tension réalisée. Les ruptures d’impédance sont dues à des vias 48 le long de la piste du bus 16. Ainsi, la détection des ruptures d’impédance permet de déterminer que l’impédance du bus 16 n’est pas acceptable et d’écarter le circuit imprimé. De même qu’avec un seul point d’échantillonnage, on enchaine l’émission d’un créneau de tension long suivi de l’envoi d’une impulsion courte pour couvrir toutes les déviations possibles et avoir un meilleur diagnostic. Selon un perfectionnement de l’invention, le procédé comporte en outre une étape : - E6 : de détermination de la fréquence maximale de fonctionnement du bus en fonction de la pente du créneau ou de l’impulsion à partir de laquelle l’impédance est dégradée. En effet, en adaptant le temps de montée du créneau de tension ou de l’impulsion, il est également possible de déterminer à quelle fréquence, proche de la fréquence cible, le circuit électronique est le mieux adapté et ainsi de modifier la vitesse de fonctionnement du bus 16 en conséquence. L’étape E6 est pertinente en particulier dans le cadre de cartes réseau comportant par exemple un bus d’extension selon le standard PCI Express, « Peripheral Component Interconnect Express » selon la dénomination anglosaxonne communément utilisée. La FIG. 6 montre un exemple d’onde émise 38 dans le bus 16 comportant un enchaînement d’impulsions de tension 50 présentant des fronts 52 avec des temps de montée différents. Par exemple si une impulsion avec un temps de montée de 200ps donne de bons résultats en termes d’impédance et que l’impédance se dégrade en diminuant le temps de montée, alors la vitesse maximale du bus sera fixée à 1,75 GHz en vertu de la relation suivante reliant la fréquence F au temps de montée T : F= 0.35/ T. Dans le cas où l’analyse réalisée à l’étape E5 a permis d’identifier une impédance du bus inférieure à l’impédance théorique du bus, c’est-à-dire l’impédance cible, à une marge de tolérance près, le procédé de l’invention peut comporter en outre l’étape suivante : - E7 : connexion en série d’une impédance supplémentaire au sein du premier composant 12. Selon un perfectionnement, le procédé peut comporter en outre l’étape suivante : - E8 : au sein du deuxième composant 14, connexion d’une impédance variable en parallèle de la résistance de référence 26 et adaptation de l’impédance variable de manière à annuler l’onde réfléchie dans le bus 16. L’invention présente de nombreux avantages parmi lesquels : - une rapidité de diagnostic ; - une activation possible sur chaque circuit imprimé ; - une finesse de diagnostic. Légende : 10 circuit électronique 12 premier composant 14 deuxième composant 16 bus 18 premier ensemble fonctionnel 20 moyens d’émission 22 moyens de mesure 24 deuxième ensemble fonctionnel 26 impédance de référence 28 moyens de commutation 30 signal de tension 32 signal de tension réfléchi 34 unité logique 36 mémoire 38 onde émise 40 onde mesurée en cas d’impédance du bus inférieure à l’impédance de référence 42 onde mesurée en cas d’impédance du bus égale à l’impédance de référence 44 onde mesurée en cas d’impédance du bus supérieure à l’impédance de référence 46 discontinuité 48 vias 50 impulsion 52 front Circuit électronique (10) comportant un premier composant (12), un deuxième composant (14) et un bus (16) électronique apte à établir une communication entre le premier composant (12) et le deuxième composant (14), - le premier composant (12) comprenant : - des moyens d’émission (20) d’une tension, et - des moyens de mesure (22) d’une tension ; - le deuxième composant (14) comportant : - une impédance de référence (26) égale à l’impédance théorique du bus (16), et - des moyens de commutation (28) présentant un état connecté dans lequel l’impédance de référence (26) est connectée au bus (16) et un état déconnecté dans lequel l’impédance de référence (26) est déconnectée du bus (16), le circuit électronique (10) étant caractérisé en ce qu’il comporte en outre d’un état nominal, un état de test dans lequel : - les moyens d’émission (20) sont configurés pour envoyer un signal de tension (30) prédéfini dans le bus, - les moyens de commutation (28) sont configurés dans l’état connecté, et - les moyens de mesure (22) sont configurés pour mesurer un signal de tension réfléchi (32) provenant du bus. Circuit électronique (10) selon la revendication 1, caractérisé en ce que le premier composant (12) est un microcontrôleur. Circuit électronique (10) selon l’une quelconque des revendications 1 ou 2, caractérisé en ce que le deuxième composant (14) est un émetteur-récepteur ou un commutateur réseau. Circuit électronique (10) selon l’une quelconque des revendications 1 à 3, caractérisé en ce que les moyens de mesure (22) comportent un convertisseur analogique-numérique ou des moyens de comparaison analogiques. Procédé de vérification d’impédance mis en œuvre dans un circuit électronique (10) comportant un premier composant (12), un deuxième composant (14) et un bus (16) électronique apte à établir une communication entre le premier composant (12) et le deuxième composant (14), - le premier composant (12) comprenant : - des moyens d’émission (20) d’une tension, et - des moyens de mesure (22) d’une tension ; - le deuxième composant (14) comportant : - une impédance de référence (26) égale à l’impédance théorique du bus (16), et - des moyens de commutation (28) présentant un état connecté dans lequel l’impédance de référence (26) est connectée au bus (16) et un état déconnecté dans lequel l’impédance de référence (26) est déconnectée du bus (16), le procédé étant caractérisé en ce qu’il comporte les étapes suivantes : - E1 : au sein du deuxième composant (14), mise dans l’état connecté des moyens de commutation (28) de sorte à connecter l’impédance de référence (26) au bus (16) ; - E2 : envoi dans le bus (16) d’un signal de tension (30) par les moyens d’émission (20) du premier composant (12), - E3 : mesure par les moyens de mesure (22) du premier composant (12) d’un signal de tension réfléchi (32) provenant du bus (16). Procédé de vérification d’impédance selon la revendication 5, caractérisé en ce que, le premier composant (12) comportant en outre une mémoire (36), le procédé comporte en outre une étape E4 de mémorisation de la mesure dans la mémoire (36). Procédé de vérification d’impédance selon l’une quelconque des revendications 5 ou 6, caractérisé en ce qu’il comporte en outre l’étape suivante : - E5 : analyse de la mesure réalisée à l’étape E3 en fonction d’au moins un critère prédéfini afin de déterminer si l’impédance du bus est acceptable ou non. Procédé de vérification d’impédance selon la revendication 7, caractérisé en ce que le critère prédéfini comporte au moins une valeur seuil de tension pour la mesure. Procédé de vérification d’impédance selon l’une quelconque des revendications 5 à 8, caractérisé en ce que dans l’étape E2, le signal de tension (30) envoyé comporte un créneau long de tension suivi d’une impulsion courte de tension. Procédé de vérification d’impédance selon l’une quelconque des revendications 5 à 9, caractérisé en ce que dans l’étape E2, le signal de tension (30) envoyé comporte plusieurs impulsions courtes de tension présentant plusieurs raideurs de pente de montée en tension et en ce qu’il comporte en outre une étape : - E6 : de détermination de la fréquence maximale de fonctionnement du bus en fonction de la raideur à partir de laquelle l’impédance est dégradée. Procédé de vérification d’impédance selon l’une quelconque des revendications 5 à 10, caractérisé en ce qu’il est mis en œuvre de manière automatisée par un système embarqué au sein du circuit électronique (10). Procédé de vérification d’impédance selon la revendication 7, caractérisé en ce que, l’analyse réalisée à l’étape E5 ayant identifié une impédance du bus inférieure à l’impédance théorique du bus à une marge de tolérance près, il comporte en outre l’étape suivante : - E7 : connexion en série d’une impédance supplémentaire au sein du premier composant (12). Procédé de vérification d’impédance selon l’une quelconque des revendications 5 à 12, caractérisé en ce qu’il comporte en outre l’étape suivante : - E8 : au sein du deuxième composant (14), connexion d’une impédance variable en parallèle de la résistance de référence (26) et adaptation de l’impédance variable de manière à annuler l’onde réfléchie dans le bus (16).