FR 3163739 A1 20251226 FR 2406802 A 20240625 Selon un aspect, il est proposé un procédé de fabrication d’un guide d’ondes en arête (WG1) d’un circuit intégré optique (IC), le procédé comprenant : - une formation d’une structure initiale (STR) de guide d’ondes optique en arête à partir d’une couche de silicium (SOI) formée sur une couche d’isolant (ISO), puis - une formation d’un masque (MSK) présentant une ouverture (OPN) en regard d’une arête (RDG) de ladite structure initiale (STR), puis - une oxydation réalisée de manière à réduire l’épaisseur de l’arête (RDG) de ladite structure initiale située en regard de ladite ouverture (OPN) du masque (MSK), afin d’obtenir, à partir de ladite structure initiale (STR), un guide d’ondes optique (WG1) ayant une arête (RDG) d’épaisseur inférieure à l’épaisseur de l’arête de la structure initiale (STR), puis - un retrait du masque (MSK). Figure pour l’abrégé : Figure 1 PROCÉDÉ DE FABRICATION D’UN GUIDE D’ONDES OPTIQUE EN ARÊTE Des modes de réalisation et de mise en œuvre concernent les circuits intégrés configurés pour propager des ondes optiques. Les circuits intégrés optiques (en anglais "photonic integrated circuits"), sont des circuits configurés pour propager de la lumière. On connaît notamment des circuits intégrés optiques qui utilisent le silicium comme matériau de base pour la fabrication de composants optiques. Ces circuits intégrés optiques peuvent être désignés par l’expression « SiPho », de l’anglais « Silicon Photonics »). En particulier, les circuits intégrés de type « SiPho » exploitent la compatibilité du silicium avec les procédés de fabrication de semi-conducteurs pour créer des composants optiques. Cela permet une intégration efficace avec des circuits électroniques. Les circuits intégrés de type « SiPho » comprennent notamment des guides d’ondes optiques. Ces guides d'ondes optiques permettent de diriger et de manipuler la lumière à l'intérieur des circuits intégrés optiques. Ces guides d'onde optiques sont essentiellement des structures en silicium qui confinent et acheminent la lumière d'un point à un autre. On connaît notamment les guides d'ondes en arête (en anglais "ridge ou rib waveguides") qui sont des structures optiques particulièrement courantes dans les technologies basées sur des semi-conducteurs, tels que les dispositifs à base de matériaux III-V (matériaux composés d’un ou plusieurs éléments de la colonne III et de la colonne V du tableau périodique de Mendeleïev), comme l'arséniure de gallium (GaAs) ou le phosphure d'indium (InP). Les guides d'ondes en arête sont utilisés dans une variété d'applications, y compris les lasers à semi-conducteurs, les modulateurs optiques, les détecteurs photodiodes, et d'autres composants optiques intégrés. Ils sont particulièrement adaptés aux dispositifs nécessitant un confinement de la lumière dans une direction spécifique. Un guide d’ondes en arête comprend une couche en ruban (en anglais « slab »), une couche de gaine (cladding) et une arête (en anglais « ridge » ou « rib ») surmontant en saillie la couche en ruban, l’arête présentant une largeur inférieure à celle de la couche en ruban. Le guide d’ondes en arête peut être réalisé à partir d’une couche de silicium sur isolant. L’épaisseur de l’arête d’un guide d’onde en arête est définie par l’épaisseur initiale de la couche de silicium sur l’isolant. Or, pour certains circuits intégrés optiques, l’épaisseur optimale de l’arête d’un guide d’ondes en arête est différente de l’épaisseur initiale de la couche de silicium sur l’isolant. En particulier, l’épaisseur de l’arête impacte directement l’indice de propagation de l’arête. Par exemple, dans un laser hybride, le couplage entre une pile de matériaux « III-V » (matériaux composés d’un ou plusieurs éléments de la colonne III et de la colonne V du tableau périodique de Mendeleïev) et le silicium sur l’isolant requiert une épaisseur d’arête du 500 nanomètres. Dans une jonction PN d’un modulateur, la capacité est optimisée en utilisant une arête d’épaisseur comprise entre 150 nanomètres et 310 nanomètres. Dans un coupleur à réseau de fibres, l’efficacité optimale est obtenue en utilisant une arête d’épaisseur de l’ordre de 300 nanomètres. Ainsi, il est important de prévoir des solutions permettant de prévoir des arêtes de guides d’ondes optiques ayant des épaisseurs différentes dans une même plaquette semiconductrice afin d’intégrer dans un même circuit intégré des dispositifs requérant des épaisseurs d’arête différentes dans une même plaquette semiconductrice pour optimiser leurs performances. En particulier, un procédé connu de fabrication d’un guide d’ondes en arête comprend tout d’abord une étape initiale de gravure permettant de définir une nouvelle épaisseur de la couche de silicium sur isolant ainsi que des arêtes de guides d’ondes ayant une épaisseur supérieure à la nouvelle épaisseur de la couche de silicium. Ensuite, le procédé comprend une étape de photolithographie puis de gravure afin de réduire localement l’épaisseur de la couche en ruban et pour définir de nouvelles arêtes de guide d’ondes en arête ayant l’épaisseur de la couche de silicium sur isolant obtenue par l’étape initiale de gravure. Ensuite, le procédé de fabrication comprend une étape de dépôt d’une couche d’isolant, notamment de dioxyde de silicium jusqu’à la surface des arêtes présentant la plus grande épaisseur. Une telle solution présente l’inconvénient d’obtenir une rugosité importante en surface des arêtes, du fait que ces dernières sont définies par gravure. Une telle rugosité dégrade la propagation des ondes optiques dans le guide d’ondes. En outre, la gravure réalisée après la photolithographie a une faible résolution. Ainsi, les arêtes définies par cette gravure présentent une rugosité de bord de ligne importante, ce qui dégrade également la propagation des ondes optiques. Par ailleurs, l’épaisseur des arêtes définies par la gravure qui suit la photolithographie correspond à l’épaisseur de la couche de silicium sur isolant obtenue après l’étape initiale de gravure. Un tel procédé de fabrication ne permet pas d’avoir une épaisseur d’arête différente de l’épaisseur de la couche de silicium sur isolant obtenue après l’étape initiale de gravure. Selon un aspect, il est proposé un procédé de fabrication d’un guide d’ondes en arête d’un circuit intégré optique, le procédé comprenant : - une formation d’une structure initiale de guide d’ondes optiques en arête à partir d’une couche de silicium formée sur une couche d’isolant, puis - une formation d’un masque présentant une ouverture en regard d’une arête de ladite structure initiale, puis - une oxydation réalisée de manière à réduire l’épaisseur de l’arête de ladite structure initiale située en regard de ladite ouverture du masque, afin d’obtenir, à partir de ladite structure initiale, un guide d’ondes optiques ayant une arête d’épaisseur inférieure à l’épaisseur de l’arête de la structure initiale, puis - un retrait du masque. Dans un tel procédé de fabrication, la hauteur de l’arête du guide d’ondes en arête est définie après avoir formé une structure initiale de guide d’ondes en arête. En particulier, la hauteur de l’arête du guide d’ondes en arête est ajustée par oxydation après avoir formé ladite structure initiale de guide d’ondes en arête. Un tel procédé de fabrication présente l’avantage de maintenir une rugosité relativement faible en surface de l’arête d’un guide d’ondes en arête. Par exemple, la rugosité en surface de l’arête peut être inférieure à 2,5 nanomètres. En effet, la photolithographie réalisée présente une haute définition, ce qui permet d’obtenir une faible rugosité, et l’épaisseur de l’arête est réduite par oxydation, ce qui n’ajoute pas de rugosité en surface. En outre, un tel procédé de fabrication permet de réduire localement l’épaisseur d’une arête d’un guide d’ondes en arête de manière à conserver une épaisseur de silicium sur isolant plus grande pour d’autres composants du circuit intégré optique pour lesquels cette épaisseur plus grande permet d’obtenir de meilleures performances. Ainsi, un tel procédé permet de fabriquer un guide d’ondes en arrête d’épaisseur différente que l’épaisseur initial de silicium sur isolant. Dans un mode de mise en œuvre avantageux, la formation du masque est réalisée de sorte que le masque recouvre au moins une portion de transition de l’arête de la structure initiale et que l’ouverture du masque soit en regard d’une portion principale de l’arête de la structure initiale, ladite au moins une portion de transition prolongeant longitudinalement la portion principale. De la sorte, l’oxydation permet de réduire uniquement l’épaisseur de la portion principale de l’arête. Dans un tel mode de mise en œuvre, l’ajustement de l’épaisseur de la portion principale et la formation de ladite au moins une portion de transition d’un guide d’ondes en arête sont réalisés simultanément. Dans un mode de mise en œuvre avantageux, ladite au moins une portion de transition présente une largeur diminuant vers la portion principale de l’arête du guide d’ondes en arête. Avantageusement, ladite au moins une portion de transition présente une forme de pointe dirigée vers la portion principale de l’arête du guide d’ondes en arête. De préférence, la formation de la structure initiale comprend une photolithographie de la couche de silicium sur la couche d’isolant de manière à former : - une couche en ruban de la structure initiale, et - ladite arête sur ladite couche en ruban. Avantageusement, ladite photolithographie est réalisée de manière à définir une épaisseur finale de la couche en ruban pour ledit guide d’ondes en arête. Un tel mode de mise en œuvre présente l’avantage de permettre une définition indépendante de l’épaisseur de la couche en ruban et de l’épaisseur de l’arête. Dans un mode de mise en œuvre avantageux, le procédé comprend, avant la formation dudit masque, une formation d’un revêtement diélectrique sur ladite structure initiale, ledit revêtement diélectrique présentant une ouverture en regard de l’arête de ladite structure initiale. Avantageusement, le procédé comprend, avant la formation dudit masque, un polissage mécanochimique adapté pour réduire l’épaisseur du revêtement diélectrique. De préférence, le procédé comprend en outre un retrait de l’oxyde obtenu par ladite oxydation puis un dépôt d’un revêtement diélectrique sur l’arête du guide d’onde en arête avant le retrait du masque. Avantageusement, la couche en ruban est formée de manière à présenter une épaisseur comprise entre 50 nanomètres et 150 nanomètres. De préférence, l’oxydation est réalisée de sorte que l’arête du guide d’ondes en arête présente une épaisseur comprise entre 100 nanomètres et 230 nanomètres. Selon un autre aspect, il est proposé un circuit intégré comprenant un guide d’ondes optiques en arête obtenu par la mise en œuvre d’un procédé de fabrication tel que décrit précédemment. Ainsi, il est proposé un circuit intégré comprenant un guide d’ondes optiques en arête présentant une rugosité en surface de l’arête inférieure à 2,5 nanomètres. Avantageusement, le circuit intégré comprend en outre au moins un guide d’ondes optiques présentant une épaisseur différente par rapport à l’épaisseur de l’arête du guide d’ondes en arête. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : FIG. 1 FIG. 2 FIG. 3 FIG. 4 FIG. 5 FIG. 6 FIG. 7 illustrent des modes de réalisation et de mise en œuvre de l’invention. La FIG. 1 illustre une vue en coupe transversale d’un mode de réalisation d’un circuit intégré IC. Ce circuit intégré IC comprend une couche de substrat support SUB, une couche d’isolant ISO sur la couche de substrat support SUB, une couche de silicium SOI sur la couche d’isolant ISO, et un revêtement diélectrique DIEL. La couche de silicium SOI est utilisée pour former des guides d’onde optiques WG1, WG2, WG3 et d’autres composants électroniques (non représentés). La couche d’isolant ISO est formée d’un matériau diélectrique, par exemple en dioxyde de silicium. La couche d’isolant ISO présente classiquement une épaisseur comprise entre 700 nanomètres et 5 micromètres. La couche de silicium SOI sur l’isolant ISO est une couche pouvant être désignée par l’expression anglaise « Silicon on Insulator ». Les guides d’ondes optiques WG1, WG2, WG3 sont formés dans la couche de silicium SOI sur l’isolant ISO. Ces guides d’ondes WG1, WG2, WG3 peuvent être juxtaposés à d’autres guides d’ondes de sorte que la lumière puisse se propager entre ces guides d’ondes. La FIG. 2 illustre une vue tridimensionnelle d’un mode de réalisation d’une partie d’un guide d’ondes WG1. Le guide d’ondes optiques WG1 est un guide d’ondes en arête (en anglais « ridge waveguide » ou « rib waveguide »). Ce guide d’ondes optiques WG1 comprend donc une couche en ruban SLB (en anglais « slab »). La couche en ruban SLB correspond à une partie planaire du guide d’ondes en arête. La couche en ruban SLB présente une épaisseur E_SLB comprise entre 50 nanomètres et 150 nanomètres. L’épaisseur E_SLB de la couche en ruban SLB peut varier entre les différents guides d’ondes optiques WG1 et WG2. La couche en ruban SLB présente une largeur W_SLB suffisamment grande pour que le mode optique ne s’étende pas au-delà de ses extrémités et adaptée pour éviter des interactions avec d’autres guides d’ondes. Par exemple, la largeur W_SLB de la couche en ruban SLB est comprise entre 2µm et 5µm. Le guide d’ondes en arête WG1 comprend également une arête RDG (en anglais « ridge ») surmontant la couche en ruban SLB. Cette arête RDG est formée à partir de la même couche de silicium SOI que la couche en ruban SLB. Cette arête RDG s’étend longitudinalement sur la couche en ruban SLB. L’arête RDG peut présenter une portion principale RDG_P ainsi qu’au moins une portion de transition RDG_T s’étendant jusqu’à une extrémité longitudinale de l’arête. Ladite au moins une portion de transition RDG_T présente une forme adaptée pour améliorer la propagation des ondes entre ladite au moins une portion de transition RDG_T et la portion principale RDG_P. Ladite au moins une portion de transition RDG_T présente une forme de pointe dans la direction longitudinale de l’arête RDG, la pointe étant orientée vers ladite portion principale RDG_P. La portion de transition RDG_T présente donc une largeur qui décroit sur sa longueur jusqu’à la portion principale. La portion principale RDG_P de l’arête RDG présente une épaisseur E_RDG_P inférieure à l’épaisseur E_RDG_T de ladite au moins une portion de transition RDG_T. En particulier, la portion principale RDG_P présente une épaisseur E_RDG_P comprise entre 100 nanomètres et 230 nanomètres. La portion principale RDG_P présente une largeur W_RDG_P comprise entre 300 nanomètres et 2 micromètres, notamment entre 300 nanomètres et 800 nanomètres. La portion de transition RDG_T permet d’améliorer une propagation des ondes entre la portion principale RDG_P et d’autres guides d’ondes prolongeant ce guide d’onde en arête WG1 et présentant une épaisseur correspondant à l’épaisseur de ladite au moins une portion de transition RDG_T. La portion de transition RDG_T présente une longueur L_RDG_T comprise entre 500 nanomètres et 5 micromètres, par exemple de l’ordre 1 micromètre. L’arête RDG et la couche en ruban SLB du guide d’ondes en arête présentent une faible rugosité, notamment inférieure à 2,5 nanomètres. La FIG. 3 illustre un mode de mise en œuvre d’un procédé de fabrication d’un circuit intégré tel que celui illustré à la FIG. 1 . Le procédé comprend une étape 20 de formation d’un structure initiale STR de guide d’ondes en arête à partir d’une plaquette semiconductrice WFR (pouvant être désignée également par le terme « wafer »). Cette plaquette WFR comprend un substrat SUB, une couche d’isolant ISO sur le substrat SUB et une couche de silicium SOI sur la couche d’isolant ISO. La couche de silicium SOI peut présenter une épaisseur de 300 nanomètres par exemple. La structure initiale STR est utilisée pour obtenir ensuite un guide d’ondes en arrête WG1 tel que décrit précédemment. La structure initiale STR de guide d’ondes est formée à partir de la couche de silicium SOI en réalisant une photolithographie à haute résolution. Cela permet d’obtenir une faible rugosité de bord de ligne. La structure initiale STR comprend une couche en rubans SLB, une arête RDG et une couche de gaine (comportant notamment la couche d’isolant ISO et le revêtement diélectrique DIEL). L’arête RDG présente une épaisseur correspondant à l’épaisseur initiale de la couche de silicium SOI sur l’isolant ISO. Cette épaisseur est alors supérieure à une épaisseur souhaitée pour l’arête RDG. La formation de la structure initiale STR permet néanmoins de définir l’épaisseur souhaitée de la couche en rubans SLB du guide d’ondes en arête. Le procédé comprend également une étape 21 de dépôt d’un revêtement diélectrique DIEL sur la plaquette, notamment sur la structure initiale STR de guides d’ondes optique. Ce revêtement diélectrique DIEL est formé de manière à présenter une ouverture en regard de l’arête RDG de la structure initiale STR de guide d’ondes optiques pour laquelle une réduction de l’épaisseur de l’arête RDG est souhaitée. Ce revêtement diélectrique DIEL peut notamment être réalisé en dioxyde de silicium. Un mode de réalisation d’une telle structure initiale STR est illustré à la FIG. 4 . Le procédé comprend également une étape 22 de polissage mécanochimique permettant de réduire l’épaisseur du revêtement diélectrique DIEL de sorte que sa surface supérieure s’étende à une hauteur légèrement plus haute que la hauteur de l’arête RDG de la structure initiale STR de guide d’ondes en arête. Par exemple, la hauteur de la surface supérieure du revêtement diélectrique DIEL est supérieure à la hauteur de l’arête RDG d’une distance comprise entre 1 nanomètre et 20 nanomètres. Cette étape 22 de polissage mécanochimique permet d’ajuster l’épaisseur du revêtement diélectrique. Cette étape 22 de polissage mécanochimique permet également d’obtenir un revêtement électrique présentant une surface supérieure lisse de manière à simplifier l’application du masque dur MSK, comme décrit dans la suite. Une fois le polissage mécanochimique effectuée, une fine couche d’oxyde de silicium peut être conservée sur l’arête RDG afin d’éviter d’endommager le guide d’ondes. Le procédé comprend une étape 23 de formation d’un masque dur HMSK sur le revêtement en diélectrique DIEL. Un masque dur HMSK correspond à une couche fabriquée à partir d’un matériau robuste et durable, cette couche présentant une ouverture OPN de forme prédéfinie. Le masque dur HMSK peut notamment être réalisé en SiN. Le masque dur HMSK peut être obtenu par dépôt d’une couche de SiN suivi d’une photolithographie et d’une gravure pour obtenir l’ouverture OPN. En particulier, le masque dur HMSK est formé de manière à présenter une ouverture OPN en regard d’une portion principale RDG_P de l’arête RDG de la structure initiale STR de guide d’ondes en arête, pour laquelle une réduction de l’épaisseur de l’arête est souhaité. Le masque dur HSMSK est également formé de manière à recouvrir au moins une portion de transition RDG_T de l’arête de la structure initiale STR de guide d’ondes en arête. Plus particulièrement, l’ouverture du masque MSK présente une largeur supérieure à la largeur de l’arête RDG afin de compenser un mauvais alignement de lithographique et d’utiliser un masque à bas coût et à faible résolution. Les figures 5 (a) et 5(b) illustrent une structure initiale STR de guide d’ondes en arête et un masque dur HMSK pouvant être obtenus à l’issu de la formation du masque dur HMSK. En particulier, la FIG. 5 (b) est une vue de dessus du guide d’ondes en arête et la FIG. 5 (a) est une vue en coupe transversale selon le plan A-A illustré sur la FIG. 5 (b). Le procédé comprend en outre une étape 24 d’oxydation. L’oxydation permet de transformer en oxyde de silicium une partie du silicium en surface de l’arête RDG de la structure initiale STR. Cela permet donc de réduire l’épaisseur de l’arête RDG du guide d’ondes sur sa partie non recouverte par le masque HMSK. La durée de l’oxydation permet de définir l’épaisseur finale de l’arête RDG du guide d’ondes. L’étape d’oxydation permet d’obtenir un guide d’ondes en arête WG1 présentant une arête RDG ayant une portion principale RDG_P et au moins une portion de transition RDG_T, la portion principale RDG_P présentant une épaisseur inférieure à l’épaisseur de ladite au moins une portion de transition RDG_T. L’oxyde de silicium généré par l’oxydation peut ensuite être retiré ou non. Une épaisseur de diélectrique DIEL, notamment de dioxyde de silicium est également déposé pour remplir l’ouverture du revêtement au-dessus de l’arête du guide d’ondes en arête ayant subi ladite oxydation. Le procédé peut ensuite comprendre une étape de polissage mécanochimique. Les figures 6 (a) et 6(b) illustrent un guide d’ondes en arête WG1 et un masque dur HMSK pouvant être obtenus à l’issu du dépôt de l’épaisseur de diélectrique DIEL au-dessus de l’arête du guide d’ondes en arête. En particulier, la FIG. 6 (b) est une vue de dessus du guide d’ondes en arête et la FIG. 6 (a) est une vue en coupe transversale selon le plan A-A illustré sur la FIG. 6 (b). Le procédé comprend ensuite une étape 25 de retrait du masque HMSK. Les figures 7 (a), 7 (b) et 7 (c) illustrent un guide d’ondes en arête pouvant être obtenu à l’issu du retrait du masque dur HMSK. En particulier, la FIG. 6 (b) est une vue de dessus du guide d’ondes en arête, la FIG. 7 (a) est une vue en coupe transversale selon le plan A-A illustré sur la FIG. 7 (b), et la FIG. 7 (c) est une vue en coupe longitudinale selon le plan B-B illustré sur la FIG. 7 (b). Les étapes 23 à 25 peuvent être répétées pour définir des guides d’ondes ayant des arêtes d’épaisseurs différentes. Un tel procédé de fabrication peut être mis en œuvre pour fabriquer un circuit intégré tel que celui illustré à la FIG. 1 . Dans un tel procédé de fabrication, la hauteur des arêtes d’un guide d’ondes en arête est définie après avoir formé au préalable une structure initiale de guide d’ondes en arête. En particulier, la hauteur de l’arête du guide d’ondes en arête est ajustée par oxydation après avoir formé la structure initiale de guide d’ondes en arête. En outre, dans un tel procédé de fabrication l’ajustement de l’épaisseur de la portion principale et la formation de ladite au moins une portion de transition d’un guide d’ondes en arête sont réalisés simultanément. Un tel procédé de fabrication présente l’avantage de maintenir une rugosité relativement faible en surface des arêtes des guides d’ondes en arête. Par exemple, la rugosité en surface de l’arête peut être inférieure à 2,5 nanomètres. En effet, la photolithographie réalisée présente une haute définition, ce qui permet d’obtenir une faible rugosité, et l’épaisseur de l’arête est réduite par oxydation, ce qui n’ajoute pas de rugosité en surface. Un tel procédé de fabrication présente également l’avantage de permettre de définir indépendamment une épaisseur de la couche en ruban et une épaisseur de l’arête. Procédé de fabrication d’un guide d’ondes en arête (WG1) d’un circuit intégré optique (IC), le procédé comprenant : - une formation d’une structure initiale (STR) de guide d’ondes optique en arête à partir d’une couche de silicium (SOI) formée sur une couche d’isolant (ISO), puis - une formation d’un masque (HMSK) présentant une ouverture (OPN) en regard d’une arête (RDG) de ladite structure initiale (STR), puis - une oxydation réalisée de manière à réduire l’épaisseur de l’arête (RDG) de ladite structure initiale située en regard de ladite ouverture (OPN) du masque (HMSK), afin d’obtenir, à partir de ladite structure initiale (STR), un guide d’ondes optiques (WG1) ayant une arête (RDG) d’épaisseur inférieure à l’épaisseur de l’arête de la structure initiale (STR), puis - un retrait du masque (HMSK). Procédé selon la revendication 1, dans lequel la formation du masque (HMSK) est réalisée de sorte que le masque (HMSK) recouvre au moins une portion de transition (RDG_T) de l’arête (RDG) de la structure initiale (STR) et que l’ouverture (OPN) du masque (MSK) soit en regard d’une portion principale (RDG_P) de l’arête (RDG) de la structure initiale (STR), ladite au moins une portion de transition (RDG_T) prolongeant longitudinalement la portion principale (RDG_P). Procédé selon la revendication 2, dans lequel ladite au moins une portion de transition (RDG_T) présente une largeur diminuant vers la portion principale (RDG_P) de l’arête (RDG) du guide d’ondes en arête. Procédé selon la revendication 3, dans lequel ladite au moins une portion de transition (RDG_T) présente une forme de pointe dirigée vers la portion principale (RDG_P) de l’arête du guide d’ondes en arête. Procédé selon l’une des revendications 1 à 4, dans lequel la formation de la structure initiale comprend une photolithographie de la couche de silicium (SOI) sur la couche d’isolant (ISO) de manière à former : - une couche en ruban (SLB) de la structure initiale, et - ladite arête sur ladite couche en ruban (SLB). Procédé selon la revendication 5, dans lequel ladite photolithographie est réalisée de manière à définir une épaisseur finale de la couche en ruban (SLB) pour ledit guide d’ondes en arête (WG1). Procédé selon l’une des revendications 1 à 6, comprenant, avant la formation dudit masque (HMSK), une formation d’un revêtement diélectrique (DIEL) sur ladite structure initiale (STR), ledit revêtement diélectrique (DIEL) présentant une ouverture en regard de l’arête de ladite structure initiale (STR). Procédé selon la revendication 7, comprenant, avant la formation dudit masque (HMSK), un polissage mécanochimique adapté pour réduire l’épaisseur du revêtement diélectrique (DIEL). Procédé selon l’une des revendications 1 à 6, comprenant en outre un retrait de l’oxyde obtenu par ladite oxydation puis un dépôt d’un revêtement diélectrique sur l’arête (RDG) du guide d’onde en arrête avant le retrait du masque (HMSK). Procédé selon l’une des revendications 5 à 9, dans lequel la couche en ruban est formée de manière à présenter une épaisseur (E_SLB) comprise entre 50 nanomètres et 150 nanomètres. Procédé selon l’une des revendications 1 à 9, dans lequel l’oxydation est réalisée de sorte que l’arête du guide d’ondes en arête présente une épaisseur (E_RDG_P) comprise entre 100 nanomètres et 230 nanomètres. Procédé selon l’une des revendications 1 à 11, comprenant en outre une formation d’au moins un guide d’ondes optiques (WG2, WG3) présentant une épaisseur différente par rapport à l’épaisseur de l’arête du guide d’ondes en arête (WG1). Circuit intégré comprenant un guide d’ondes optiques en arête obtenu par la mise en œuvre d’un procédé de fabrication selon l’une des revendications 1 à 12. Circuit intégré selon la revendication 13, comprenant en outre au moins un guide d’ondes optiques (WG1, WG2) présentant une épaisseur différente par rapport à l’épaisseur de l’arête du guide d’ondes en arête (WG1).