FR 3155961 A1 20250530 FR 2313040 A 20231124 Un aspect de l’invention concerne une diode à avalanche à photon unique (3) comprenant : un substrat semi-conducteur (30) dopé d’un premier type de conductivité et présentant une première face (30a) et une deuxième face (30b) opposée à la première face ; une région semi-conductrice (31) dopée d’un deuxième type de conductivité opposé au premier type de conductivité, s’étendant dans le substrat semi-conducteur (30) depuis la première face (30a) en direction de la deuxième face (30b) ; et une structure de passivation par effet capacitif (32) disposée à l’intérieur d’une première tranchée (33) qui s’étend dans le substrat semi-conducteur (30) depuis la première face (30a) en direction de la deuxième face (30b), la structure de passivation par effet capacitif (32) s’étendant au contact de la région semi-conductrice (31) et étant configurée pour former une première couche d’accumulation de charges électriques dans la région semi-conductrice (31) à l’interface avec la première tranchée (33). Figure à publier avec l’abrégé : Figure 3 DIODE À AVALANCHE À PHOTON UNIQUE COMPRENANT UNE STRUCTURE DE PASSIVATION À EFFET CAPACITIF DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui des diodes à avalanche à photon unique, aussi appelées SPAD (pour « single photon avalanche diode » en anglais). ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Une diode à avalanche à photon unique (SPAD) est une photodiode comprenant une jonction PN polarisée en inverse à une tension supérieure à sa tension de claquage. Lorsqu'aucune charge électrique n'est présente dans la zone de déplétion (aussi appelée zone de charge d'espace) de la jonction PN, la photodiode est dans un état pseudo-stable, non conducteur. Lorsqu'une charge électrique générée par l’absorption d’un photon est injectée dans la zone de déplétion, si la vitesse de déplacement de cette charge dans la zone de déplétion est suffisamment élevée, c'est-à-dire si le champ électrique dans la zone de déplétion est suffisamment intense, la photodiode entre en avalanche. Un seul photon est ainsi capable de générer un signal électrique mesurable, et ce dans un laps de temps très court. Les SPAD présentent une grande sensibilité de détection et un temps de réponse très court qui font d’elles d’excellentes candidates pour la mesure du temps de vol dans des applications de télémétrie, de reconnaissance faciale et de LiDAR (« Light Detection And Ranging » en anglais). Elles permettent de détecter des rayonnements de très faible intensité et sont également utilisées pour la détection de photons uniques et le comptage de photons. La jonction PN est typiquement formée entre un substrat dopé d’un premier type de conductivité et une région localisée (dans le substrat) dopée d’un second type de conductivité opposé. Un problème qui se pose dans les SPAD à jonction PN horizontale (c’est-à-dire parallèle aux faces avant et arrière du substrat) est celui de la collecte des charges photogénérées en profondeur dans le substrat, à une distance éloignée de la zone d'avalanche de la photodiode (c'est-à-dire la partie de la zone de déplétion dans laquelle le champ électrique est suffisamment intense pour que l'avalanche puisse être déclenchée par une charge unique). En effet, au-delà d'une certaine distance de la jonction PN, le champ électrique résultant de la polarisation inverse de la jonction PN s'annule ou s'atténue fortement, et ne permet plus d'entraîner les charges photogénérées vers la zone d'avalanche. Seule la diffusion aléatoire dans le substrat est alors susceptible de conduire les charges photogénérées vers la zone d'avalanche, avec une probabilité non négligeable que les charges photogénérées n'atteignent jamais la zone d'avalanche ou l'atteignent avec un retard important. Ce problème se pose notamment lorsqu’on souhaite collecter des charges photogénérées sous l'effet d'un rayonnement de longueur d'onde élevée, par exemple un rayonnement de longueur d'onde comprise entre 750 et 1200 nm dans le silicium. La FIG. 1 est une vue en coupe schématique d’une photodiode 1 de type SPAD décrite dans la demande internationale WO2018/050996A1. La photodiode 1 comprend un substrat 10 en silicium dopé de type P et une région localisée 11 en silicium dopé de type N, s’étendant à travers le substrat 10, selon une direction sensiblement verticale, c’est-à-dire sensiblement perpendiculaire à la face supérieure 10a du substrat 10. La région localisée 11 est par exemple en forme de tube d’axe central sensiblement vertical. Le substrat 10 et la région localisée 11 forment respectivement l’anode et la cathode de la photodiode 1. Une zone d’avalanche de la photodiode 1 se situe à la jonction PN formée entre le substrat 10 et les surfaces latérales de la région localisée 11. Cette zone d’avalanche s'étend dans le substrat 10 selon une direction sensiblement verticale. Cette configuration permet de collecter efficacement des charges photogénérées en profondeur dans le substrat 10. La photodiode 1 comprend en outre : une couche faiblement dopée de type P 12 (dopage P - ), de niveau de dopage inférieur à celui du substrat 10, recouvrant la face inférieure 10b du substrat 10 ; une couche de support 13 dopée de type P, de niveau de dopage supérieur à celui de la couche faiblement dopée P 12, recouvrant la couche faiblement dopée P 12 ; et une région faiblement dopée de type N 14 (N - ), de niveau de dopage inférieur à celui de la région localisée 11, entourant latéralement la partie supérieure 11a de la région localisée 11. La couche faiblement dopée P 12 et la région faiblement dopée N 14 diminuent le champ électrique au niveau des parties supérieure et inférieure de la jonction PN (par leur niveau de dopage plus faible) et réduisent par conséquent le risque de déclenchement intempestif de l’avalanche dû aux charges générées par les défauts de surface du silicium. La région localisée 11 est formée en gravant une tranchée 15 depuis la face supérieure 10a du substrat 10, cette tranchée 15 traversant la région faiblement dopée N 14, le substrat 10 et s’interrompant dans la couche faiblement dopé P 12, puis en remplissant la tranchée 15 d’un silicium polycristallin dopé de type N. Cependant, les surfaces délimitant la tranchée 15 présentent de nombreux défauts causés par la gravure, qui génèrent un courant d’obscurité en présence d’un champ électrique. Par ailleurs, le brevet US11387379B2 décrit un photodétecteur à avalanche pour la détection de photons uniques dont le principe de détection ne repose pas sur une jonction PN. Ce photodétecteur est sensé ne pas souffrir des inconvénients des SPAD à jonction PN, comme le fort courant d’obscurité provoqué par les défauts du silicium. La FIG. 2 est une vue en coupe schématique du photodétecteur à avalanche 2 décrit dans ce brevet. Le photodétecteur 2 comprend un substrat semi-conducteur 20 dopé de type P et une structure périphérique 21 appelée CDTI (pour « Capacitive Deep Trench Isolation » en anglais), s’étendant à travers le substrat semi-conducteur 20 et entourant une région active du substrat semi-conducteur 20 destinée à l’absorption des photons. La structure périphérique CDTI 21 forme une structure de grille verticale. Elle est formée en gravant une tranchée 22 dans le substrat 20, en revêtant les parois latérales de la tranchée 22 d’une couche de matériau isolant 210 (tel qu’un oxyde thermique) puis en remplissant le reste de la tranchée 22 d’un matériau conducteur 211 (tel que du silicium polycristallin). La structure périphérique CDTI 21 permet la formation d’une couche d’accumulation d’électrons dans le substrat semi-conducteur 20 dopé P, à l’interface avec la couche de matériau isolant 210. Autrement dit, elle permet la formation d’une couche d’inversion du type de dopage, comme dans la région de canal d’un transistor MOS. Cette couche d’inversion est à l’origine d’un champ électrique E qui attire un électron (photogénéré par l’absorption d’un photon hv) vers l’interface entre la couche de matériau isolant 210 et le substrat semi-conducteur 20. Cet électron entre en collision avec les atomes du substrat semi-conducteur 20, ce qui libère d’autres électrons et provoque l’effet d’avalanche. La couche d’accumulation d’électrons, ou couche d’inversion du type de dopage, équivaut une fine couche fortement dopée N. Le champ électrique E près de l’interface est par conséquent élevé et abrupt, tellement qu’il provoque l’apparition d’un courant parasite par effet tunnel bande à bande. Or ce courant parasite par effet tunnel augmente considérable le courant d’obscurité du photodétecteur. Il existe donc un besoin de prévoir un dispositif pour la détection d’un photon unique qui présente un faible courant d’obscurité. Selon un premier aspect de l’invention, on tend à satisfaire ce besoin en prévoyant une diode à avalanche à photon unique comprenant : un substrat semi-conducteur dopé d’un premier type de conductivité et présentant une première face et une deuxième face opposée à la première face ; une région semi-conductrice dopée d’un deuxième type de conductivité opposé au premier type de conductivité, s’étendant dans le substrat semi-conducteur depuis la première face en direction de la deuxième face ; et une structure de passivation par effet capacitif disposée à l’intérieur d’une première tranchée qui s’étend dans le substrat semi-conducteur depuis la première face en direction de la deuxième face, la structure de passivation par effet capacitif s’étendant au contact de la région semi-conductrice et étant configurée pour former une première couche d’accumulation de charges électriques dans la région semi-conductrice à l’interface avec la première tranchée. La première couche d’accumulation de charges électriques formée dans la région semi-conductrice permet de passiver les défauts de surface créés par la gravure de la première tranchée et de supprimer tout champ électrique à l’interface avec la première tranchée. Ainsi, ces défauts ne génèrent pas de courant d’obscurité. De préférence, la structure de passivation par effet capacitif comprend une première couche diélectrique et une première couche chargée électriquement séparée de la région semi-conductrice par la première couche diélectrique. Alternativement, la structure de passivation par effet capacitif comprend une première couche diélectrique et une électrode séparée de la région semi-conductrice par la première couche diélectrique. Dans des premier et deuxième modes de réalisation, la diode comprend en outre une structure d’isolation périphérique délimitant une région active du substrat semi-conducteur, la structure d’isolation périphérique s’étendant dans le substrat semi-conducteur depuis la première face en direction de la deuxième face. Avantageusement, la structure d’isolation périphérique est disposée à l’intérieur d’une deuxième tranchée et configurée pour former une deuxième couche d’accumulation de charges électriques dans le substrat semi-conducteur à l’interface avec la deuxième tranchée. La structure d’isolation périphérique comprend de préférence une deuxième couche diélectrique et une deuxième couche chargée électriquement séparée de la région active du substrat semi-conducteur par la deuxième couche diélectrique. Elle peut comprendre en outre une couche de matériau opaque séparée de la région active du substrat semi-conducteur par la deuxième couche chargée électriquement et la deuxième couche diélectrique. Dans un troisième mode de réalisation, la structure de passivation par effet capacitif entoure la région semi-conductrice qui elle-même entoure une région active du substrat semi-conducteur. Selon un développement de ce troisième mode de réalisation, la structure de passivation par effet capacitif comprend une couche de matériau opaque. Outre les caractéristiques qui viennent d’être évoquées dans les paragraphes précédents, la diode selon le premier aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : la région semi-conductrice entoure la structure de passivation par effet capacitif ; la diode comprend en outre une zone de prise de contact de la région semiconductrice ; la zone de prise de contact est disposée sur la structure de passivation par effet capacitif dans la première tranchée ; la zone de prise de contact s’étend dans la région semiconductrice ; la diode comprend en outre un plot de contact relié électriquement à la région semiconductrice par la zone de prise de contact ; la diode comprend en outre une première couche de réduction du champ électrique disposée sur la première face du substrat semi-conducteur ; et la diode comprend en outre une deuxième couche de réduction du champ électrique disposée sur la deuxième face du substrat semi-conducteur. Un deuxième aspect de l’invention concerne un procédé de fabrication d’une diode à avalanche à photon unique, comprenant les étapes suivantes : graver une première tranchée dans un substrat semi-conducteur dopé d’un premier type de conductivité et présentant une première face et une deuxième face opposée à la première face, la première tranchée s’étendant depuis la première face en direction de la deuxième face ; former une région semi-conductrice dopée d’un deuxième type de conductivité opposé au premier type de conductivité, la région semi-conductrice étant délimitée en partie par la première tranchée et s’étendant dans le substrat semi-conducteur depuis la première face en direction de la deuxième face ; et former une structure de passivation par effet capacitif dans la première tranchée, la structure de passivation par effet capacitif étant configurée pour former une première couche d’accumulation de charges électriques dans la région semi-conductrice à l’interface avec la première tranchée. Dans un mode de mise en œuvre, la formation de la région semi-conductrice comprend les sous-étapes suivantes : former par épitaxie une couche semi-conductrice dopée sur une surface latérale de la première tranchée, la couche semi-conductrice dopée comprenant des impuretés dopantes ; et effectuer un recuit de diffusion pour faire diffuser latéralement les impuretés dopantes de la couche semi-conductrice dopée dans le substrat semi-conducteur. Dans une variante de mise en œuvre, la région semi-conductrice est formée par dopage par diffusion en phase gazeuse, depuis une surface latérale de la première tranchée. BREVE DESCRIPTION DES FIGURES D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées, parmi lesquelles : la FIG. 1 , précédemment décrite, représente schématiquement une diode à avalanche à photon unique selon l’art antérieur ; la FIG. 2 , précédemment décrite, représente schématiquement un photodétecteur à avalanche selon l’art antérieur ; la FIG. 3 est une vue en coupe schématique d’une diode à avalanche à photon unique selon un premier mode de réalisation de l’invention ; la FIG. 4 représente schématiquement le comportement de la diode de la FIG. 3 sous une polarisation inverse ; la FIG. 5 est une vue en coupe schématique d’une diode à avalanche à photon unique selon un deuxième mode de réalisation de l’invention ; la FIG. 6 est une vue en coupe schématique d’une diode à avalanche à photon unique selon un troisième mode de réalisation de l’invention ; la FIG. 7 est une vue de dessus schématique et partielle d’un photodétecteur comprend une pluralité de diodes à avalanche à photon unique ; les figures 8A à 8I représentent des étapes d’un procédé de fabrication de la diode à avalanche à photon unique selon la FIG. 3 . Pour plus de clarté, les éléments identiques ou similaires sont repérés par des signes de référence identiques sur l’ensemble des figures. DESCRIPTION DETAILLEE Dans la description qui suit, les termes « avant », « arrière », « supérieur », « inférieur », « dessus », « dessous », « horizontal », « vertical », « latéral », etc. utilisés pour qualifier la position ou l’orientation de certains éléments font référence à l’orientation des figures 3 à 6 et 8A-8I. Par ailleurs, sauf précision contraire, les expressions « approximativement », « sensiblement » et « de l'ordre de » signifient à 5 % près, ou, lorsqu'elles concernent des angles ou des orientations angulaires absolues ou relatives, à 5 degrés près. Les figures 3, 5 et 6 représentent en vue de coupe schématique différents modes de réalisation d’une diode à avalanche à photon unique 3. La diode à avalanche à photon unique 3 pourra être indifféremment appelée « diode 3 », « SPAD 3 » ou « photodiode 3 ». D’une manière commune à tous ces modes de réalisation, la diode 3 comprend : un substrat semi-conducteur 30 dopé d’un premier type de conductivité, présentant une première face 30a et une deuxième face 30b opposée à la première face 30a ; une région semi-conductrice 31 dopée d’un deuxième type de conductivité opposé au premier type de conductivité, s’étendant dans le substrat semi-conducteur 30 depuis la première face 30a en direction de la deuxième face 30b ; une structure de passivation par effet capacitif 32 s’étendant dans le substrat semi-conducteur 30 depuis la première face 30a en direction de la deuxième face 30b, au contact de la région semi-conductrice 31. Le substrat semi-conducteur 30 (désigné simplement « substrat 30 » ci-après) et la région semi-conductrice 31 sont de préférence formées du même matériau semi-conducteur, par exemple du silicium. Les première et deuxième faces 30a-30 du substrat 30 s’étendent selon des plans sensiblement parallèles. La première face 30a correspond (dans l’orientation des figures) à la face avant ou supérieure du substrat 30, tandis que la deuxième face 30b correspond à sa face arrière ou inférieure. L’épaisseur du substrat 30 peut être comprise entre 1 µm et 25 µm, de préférence entre 5 µm et 20 µm. La région semi-conductrice 31 s’étend de préférence selon une direction sensiblement perpendiculaire à la première face 30a. Elle traverse avantageusement le substrat 30 (autrement dit, elle s’étend sur toute l’épaisseur du substrat 30). La région semi-conductrice 31 est une région dite « localisée », car elle n’occupe qu’une partie du volume du substrat 30. Elle présente une surface latérale 31c dont une partie au moins est en contact avec le substrat 30, obtenant ainsi une jonction PN qui s’étend en profondeur dans le substrat. La jonction PN s’étend de préférence selon une direction sensiblement perpendiculaire à la première face 30a. Lorsque le substrat 30 est dopé de type P et la région semi-conductrice 31 est dopée de type N, le substrat 30 et la région semi-conductrice 31 forment respectivement l’anode et la cathode de la diode 3. A l’inverse, lorsque le substrat 30 est dopé de type N et la région semi-conductrice 31 est dopée de type P, le substrat 30 et la région semi-conductrice 31 forment respectivement la cathode et l’anode de la diode 3. La diode 3 comprend une zone de déplétion, aussi appelée zone de charge d’espace, qui s’étend latéralement de part et d’autre de la jonction PN. L’avalanche de la diode 3 se produit dans une partie dite active de cette zone de déplétion. La structure de passivation par effet capacitif 32 (désignée simplement « structure de passivation 62 » ci-après) est disposée à l’intérieur d’une première tranchée 33, qui délimite en partie la région semi-conductrice 31 et qui s’étend dans le substrat 30 depuis la première face 30a en direction de la deuxième face 30b. Comme décrit ultérieurement en référence aux figures 8C et 8D, la première tranchée 33 sert à former la région semi-conductrice 31. La structure de passivation 32 s’étend au contact de la région semi-conductrice 31, de préférence selon une direction sensiblement perpendiculaire à la première face 30a du substrat. Elle traverse avantageusement le substrat 30 (autrement dit, elle s’étend sur toute l’épaisseur du substrat 30). Comme décrit ci-après en relation avec la FIG. 4 , la structure de passivation par effet capacitif 32 est configurée pour former une première couche d’accumulation de charges électriques dans la région semi-conductrice 31 à l’interface avec la première tranchée 33. Dans les modes de réalisation illustrés, la diode 3 comprend en outre une première couche de réduction du champ électrique 34 disposée sur la première face 30a du substrat 30 (autrement dit en face avant) et/ou une deuxième couche de réduction du champ électrique 35 disposée sur la deuxième face 30b du substrat 30 (en face arrière). Les première et deuxième couches de réduction du champ électrique 34-35 sont chacune formées d’un matériau semi-conducteur dopé, de type N ou P, qui présente une concentration en impuretés dopantes (respectivement de type donneur ou accepteur) inférieure à la concentration en impuretés dopantes du substrat 30. Ce matériau semi-conducteur est de préférence du silicium. Préférentiellement, la première couche de réduction du champ électrique 34 (en face avant) présente le même type de conductivité que le substrat 30 (soit le premier type de conductivité) et la deuxième couche de réduction du champ électrique 35 (en face arrière) est du type de conductivité opposé (soit le deuxième type de conductivité). Chacune des première et deuxième couches de réduction du champ électrique 34-35 peut présenter une épaisseur comprise entre 50 nm et 1 µm, par exemple égale à 1 µm. La région semi-conductrice 31 peut s’étendre depuis la face supérieure de la première couche de réduction du champ électrique 34, traverser cette première couche 34 et le substrat 30, et s’interrompre sur la face supérieure de la deuxième couche de réduction du champ électrique 35 ou dans cette deuxième couche 35. De même, la première tranchée 33 peut s’étendre depuis la face supérieure de la première couche de réduction du champ électrique 34, traverser cette première couche 34 et le substrat 30, et s’interrompre sur la face supérieure de la deuxième couche de réduction du champ électrique 35 ou dans la deuxième couche 35. La diode 3 comprend en outre au moins un premier plot de contact 361 relié électriquement au substrat 30 et au moins un deuxième plot de contact 362 relié électriquement à la région semiconductrice 31. Ces plots de contact 361-362 permettent d’appliquer des potentiels électriques au substrat 30 et à la région conductrice 31, et donc de polariser la jonction PN de la diode 3. Ils sont par exemple en métal (on parle alors de métallisations de contact). La diode 3 peut comprendre plusieurs premiers plots de contact 361 répartis de manière à uniformiser le potentiel électrique appliqué au substrat 30 et la collecte des porteurs de charge, comme cela est illustré sur les vues en coupe des figures 3 à 5. Elle peut au contraire ne comporter qu’une seul deuxième plot de contact 362 (la région semi-conductrice 31 étant bien moins étendue que le substrat 30). Chaque premier plot de contact 361 est de préférence disposée sur et en contact avec la face supérieure de la première couche de réduction du champ électrique 34. Pour chaque premier plot de contact 361, une première zone de prise de contact du substrat 371, de préférence en un matériau semi-conducteur dopé du même type de conductivité que le substrat 30 mais présentant une concentration en impuretés dopantes supérieure, peut s’étendre depuis la face supérieure de la première couche de réduction du champ électrique 34 en direction du substrat 30, afin de minimiser la résistance de contact (entre le premier plot de contact 361 et le substrat 30). Le premier plot de contact 361 est alors relié électriquement au substrat 30 par la première zone de prise de contact 371. Il est avantageusement disposé sur et en contact avec cette première zone de prise de contact 371. Le deuxième plot de contact 362 est de préférence situé au même niveau que le(s) premier(s) plot(s) de contact 361, autrement dit au niveau de la face supérieure de la première couche de réduction du champ électrique 34 (qui coïncide ici avec la face supérieure de la région semi-conductrice 31). Une deuxième zone 372 de prise de contact de la région semi-conductrice, de préférence en un matériau semi-conducteur dopé du même type de conductivité que de la région semi-conductrice 31 mais présentant une concentration en impuretés dopantes supérieure, est avantageusement prévue pour diminuer la résistance de contact (entre le deuxième plot de contact 362 et la région semi-conductrice 31). Le deuxième plot de contact 362 est alors relié électriquement à la région semiconductrice 31 par la deuxième zone de prise de contact 372. Il est avantageusement disposé sur et en contact avec cette deuxième zone de prise de contact 372. La position de cette deuxième zone de prise de contact 372 (et donc du deuxième plot de contact 362) diffère selon les modes de réalisation de la diode 3. Dans le mode de réalisation de la FIG. 3 , la deuxième zone de prise de contact 372 se situe dans la première tranchée 33, sur la structure de passivation 32. La deuxième zone de prise de contact 372 et la structure de passivation 32 sont ainsi alignées. Autrement dit, la deuxième zone de prise de contact 372 ne s’étend pas, latéralement, au-delà de la structure de passivation 32. Elle est alors en contact avec la région semi-conductrice 31 par sa surface latérale uniquement. Dans les modes de réalisation des figures 5 et 6, la deuxième zone de prise de contact 372 s’étend dans la région semi-conductrice 31. Elle est alors en contact avec la région semi-conductrice 31 par sa surface latérale, mais également sa surface inférieure. Les première(s) et deuxième zones de prise de contact 371-372 sont de préférence constituées de silicium (dopé). En l’absence de la première couche de réduction du champ électrique 34, les premier(s) et deuxième(s) plots de contact 361-362 sont disposés au niveau de la face avant 30a du substrat 30 (plutôt qu’au niveau de la face supérieure de la première couche de réduction du champ électrique 34). En fonctionnement, la cathode de la diode 3 est polarisée à un potentiel positif V+ et l'anode de la photodiode est polarisée à un potentiel négatif V- (par l'intermédiaire des plots de contact 361-362), de façon que la tension cathode-anode de la diode soit supérieure à la tension d'avalanche (en valeur absolue). Lorsque la diode 3 est ainsi polarisée en inverse, un champ électrique apparaît au niveau de la jonction PN. Le fonctionnement de la diode 3 est décrit ci-après en relation avec la FIG. 4 . Cette figure montre la diode de la FIG. 3 sous une polarisation inverse, mais le fonctionnement décrit est commun à tous les modes de réalisation. Sur la FIG. 4 , les traits pointillés représentent des lignes équipotentielles dans la structure lorsque la diode 3 est polarisée en inverse. Dans cet exemple, le substrat 30 est dopé P et constitue l’anode, tandis que la région semi-conductrice 31 est dopée N et constitue la cathode. Plus les lignes équipotentielles sont proches les unes des autres, plus le champ électrique est fort. Comme cela apparaît sur la figure, du fait que le niveau de dopage (c.-à-d. la concentration en impuretés dopantes) des première et deuxième couches de réduction du champ électrique 34-35 est inférieur au niveau de dopage du substrat 30, les lignes équipotentielles sont moins resserrées au niveau des parties supérieure (à l'interface entre la première couche 34 et la partie supérieure de la région semi-conductrice 31) et inférieure (à l'interface entre la deuxième couche 35 et la partie inférieure de la région semi-conductrice 31) de la jonction PN qu'au niveau de la partie centrale (à l'interface entre le substrat 30 et la partie centrale de la région semi-conductrice 31) de la jonction PN. Il en résulte que le champ électrique généré au niveau des parties supérieure et inférieure de la jonction PN est moins intense que le champ électrique généré au niveau de la partie centrale de la jonction PN. Les concentrations en impuretés dopantes du substrat 30, de la région semi-conductrice 31 et des première et deuxième couches de réduction du champ électrique 34-35, ainsi que la tension de polarisation de la diode, sont de préférence choisies de sorte que le champ électrique au niveau de la partie centrale de la jonction PN soit suffisamment intense pour que l'avalanche puisse être déclenchée par une charge photogénérée unique, par exemple soit supérieur à 300 kV/cm sur une distance de 100 nm à 500 nm selon une direction orthogonale à la jonction PN, et de sorte que le champ électrique au niveau des parties supérieure et inférieure de la jonction PN soit suffisamment faible pour que l'avalanche ne puisse pas être déclenchée par une charge photogénérée unique, par exemple soit inférieur à 300 kV/cm. A titre d'exemple, la tension de claquage (ou tension d'avalanche) de la diode est comprise entre 10 V et 50 V (en valeur absolue), et la tension de polarisation en inverse de la photodiode est supérieure à sa tension de claquage d'une valeur comprise entre 0,5 et 10 V (en valeurs absolues). La concentration en impuretés dopantes du substrat 30 est par exemple comprise entre 5.10 16 cm -3 et 7.10 17 cm -3 . La concentration en impuretés dopantes de la région semi-conductrice 31 est par exemple comprise entre 10 17 cm -3 et 10 19 cm -3 . La concentration en impuretés dopantes des première et deuxième couches de réduction du champ électrique 34-35 est par exemple inférieure à 5.10 16 cm -3 . Les première et deuxième couches de réduction du champ électrique 34-35 réduisent le risque de déclenchement intempestif de l’avalanche aux extrémités de la jonction PN, ce risque étant lié aux effets de bord comme la présence de défauts en surface du matériau semi-conducteur. Ces couches sont toutefois facultatives, d'autres solutions pouvant être prévues pour contrôler le risque de déclenchement intempestif de l’avalanche lié aux effets de bord, par exemple en jouant sur la forme des extrémités supérieure et inférieure de la région semi-conductrice 31, ou en réduisant le niveau de dopage de la région semi-conductrice 31 à ses extrémités supérieure et inférieure. La structure de passivation 32 permet quant à elle de passiver les défauts causés par la gravure de la première tranchée 33, en formant une première couche d’accumulation de charges électriques dans la région semi-conductrice 31, à l’interface avec la première tranchée 33. Ces charges électriques ont une polarité correspondant au type de conductivité de la région semi-conductrice 31, soit le deuxième type de conductivité. Il s’agit donc d’une véritable couche d’accumulation, et non d’une couche d’inversion comme dans le photodétecteur à avalanche de l’art antérieur. Dans l’exemple illustré par la FIG. 4 , la région semi-conductrice 31 est dopée N et les charges accumulées sont donc des électrons. Les charges électriques proviennent du contact en surface. La couche d’accumulation permet une bonne continuité électrique entre le contact et le reste de la région semi-conductrice 31 pour assurer l’équilibre statique mais aussi dynamique pendant les phases d’avalanche. Les défauts sont rendus inactifs et le champ électrique au niveau de la première tranchée 33 est réduit. Le courant d’obscurité de la diode 3 est donc diminué par rapport à un diode dépourvue de structure de passivation par effet capacitif, comme celle de la FIG. 1 . La première tranchée 33 présente un fond et une surface latérale périphérique. Le fond de la première tranchée 33 est ici formé par la deuxième couche de réduction du champ électrique 35. La surface latérale périphérique de la première tranchée 33 est formée, au moins en partie, par la région semi-conductrice 31. Toutefois, dans les modes de réalisation des figures 3, 5 et 6, la région semi-conductrice 31 et la première tranchée 33 sont agencées de sorte que la surface latérale périphérique de la première tranchée 33 soit entièrement constituée par la région semi-conductrice 31. La surface latérale périphérique de la première tranchée 33 est ainsi passivée, au moins en partie, grâce à la première couche d’accumulation de charges. Outre le fait de diminuer le courant d’obscurité, cette passivation permet de rapprocher la jonction PN de la première tranchée 33 (sans risque d’activer les défauts) et donc, d’une manière plus générale, de réduire les dimensions latérales de la diode 3. Cette réduction de la taille de la diode 3 s’avère particulièrement intéressant dans l’optique de former un photodétecteur comprenant une matrice de diodes. La structure de passivation 32 peut occuper l’intégralité de la première tranchée 33, comme dans les modes de réalisation des figures 5 et 6, ou une partie seulement de la première tranchée 33, comme dans le mode de réalisation de la FIG. 3 (où la deuxième zone de prise de contact 372 occupe la partie supérieure de la première tranchée 33). La structure de passivation 32 peut adopter différentes configurations. Dans le mode de réalisation de la FIG. 3 , la structure de passivation 32 comprend une première couche diélectrique 321 et une première couche chargée électriquement 322 séparée de la région semi-conductrice 31 par la première couche diélectrique 321. La première couche diélectrique 321 recouvre la surface latérale périphérique de la première tranchée 33 et, avantageusement, le fond de la première tranchée 33. Elle est de préférence formée d’un oxyde, par exemple le dioxyde de silicium (SiO 2 ). La première couche chargée 322 contient des charges électriques de polarité opposée à celles souhaitées dans la région semi-conductrice 31. Elle est de préférence formée d’un matériau diélectrique, par exemple le nitrure de silicium (Si 3 N 4 ) dans le cas d’une couche chargée positivement, l’alumine (Al 2 O 3 ) ou le pentoxyde de tantale (Ta 2 O 5 ) dans le cas d’une couche chargée négativement. La densité surfacique de charges électriques de la première couche chargée 322 à l’interface avec la première couche diélectrique 321 est de préférence supérieure à 10 12 cm -2 . La première couche chargée 322 occupe avantageusement la partie restante de la première tranchée 33. Elle constitue ainsi le cœur de la structure de passivation 32, alors que la première couche diélectrique 321 constitue l’enveloppe de la structure de passivation 32. Un avantage de ce mode de réalisation est que la structure de passivation 32 ne requiert pas de contact électrique en face avant du substrat 30, ce qui permet de former à la place le deuxième plot de contact 362 et la deuxième zone de prise de contact 372 (cf. FIG. 3 ). La diode 3 peut présenter alors une configuration symétrique par rapport à la structure de passivation 32. Former la deuxième zone de prise de contact 372 dans la première tranchée 33 limite l’emprise des contacts sur la surface utile de la diode 3, ce qui tend à éviter les pics de champ électrique et donc les déclenchements intempestifs de l’avalanche en surface. Dans le mode de réalisation de la FIG. 5 , la structure de passivation 32 comprend la première couche diélectrique 321 décrite précédemment et une électrode 322’ séparée de la région semi-conductrice 31 par la première couche diélectrique 321, à la manière d’une structure de grille MOS (métal-oxyde-semi-conducteur). L’électrode 322’ est une couche conductrice électriquement, par exemple en silicium polycristallin dopé ou en métal. De façon analogue au mode de réalisation de la FIG. 3 , la première couche diélectrique 321 et l’électrode 322’ peuvent constituer respectivement l’enveloppe et le cœur de la structure de passivation 32. Lors du fonctionnement de la diode 3, une tension est appliquée entre l’électrode 322’ et la région semi-conductrice 31 (en plus de la tension de polarisation de la jonction PN) afin de former la première couche d’accumulation de charges. Pour ce faire, la diode 3 comprend un troisième plot de contact 363 relié électriquement à l’électrode 322’ de la structure de passivation 32. Ce troisième plot de contact 363 est de préférence disposé sur et contact avec la face supérieure de l’électrode 322’. Il se situe avantageusement au même niveau que les premier(s) et deuxième(s) plots de contact 361-362. D’une manière commune aux modes de réalisation des figures 3 et 5, la région semi-conductrice 31 est en forme d’anneau (ou de tube) et la structure de passivation 32 occupe l’espace intérieur de cet anneau. Autrement dit, la région semi-conductrice 31 entoure la structure de passivation 32. La surface latérale intérieure de la région semi-conductrice 31, en contact avec la structure de passivation 32, est donc périphérique. L’anneau formé par la région semi-conductrice 31 présente de préférence une section rectangulaire (dans le plan de coupe des figures) et un axe central sensiblement perpendiculaire à la première face 30a. En outre, la région semi-conductrice 31 et la structure de passivation 32 sont elles-mêmes entourées par une région 30’ dite active du substrat 30. La surface latérale 31c de la région semi-conductrice 31, extérieure et en contact avec la région active 30’ du substrat 30, est donc périphérique. La région active 30’ du substrat 30 est destinée à l’absorption des photons. La région semi-conductrice 31 et la structure de passivation 32 sont avantageusement disposées au centre de la région active 30’ du substrat 30. Par ailleurs, la diode 3 comprend avantageusement une structure d’isolation périphérique 38 délimitant la région active 30’ du substrat 30. La structure d’isolation périphérique 38 s’étend dans le substrat 30 depuis la première face 30a en direction de la deuxième face 30b, de préférence selon une direction sensiblement perpendiculaire à la première face 30a. Elle traverse avantageusement le substrat 30. La structure d’isolation périphérique 38 peut également s’étendre à travers la première couche de réduction du champ électrique 34 et/ou la deuxième couche de réduction du champ électrique 35, comme cela est illustré sur les figures. La structure d’isolation périphérique 38 est avantageusement disposée à l’intérieur d’une deuxième tranchée 39 et configurée pour former, par effet capacitif, une deuxième couche d’accumulation de charges électriques dans le substrat 30, à l’interface avec cette deuxième tranchée 39. Ainsi, les défauts générés par la gravure de la deuxième tranchée 39, à des fins d’isolation électrique et/ou optique de la diode 3, sont passivés. Dans l’exemple illustré par la FIG. 4 , le substrat 30 est dopé P, les charges accumulées sont donc des trous. Une telle structure d’isolation périphérique 38 peut être appelée structure d’isolation par tranchée profonde capacitive ou structure CDTI (pour « capacitive deep trench isolation » en anglais). De façon analogue à la structure de passivation 32, la structure d’isolation périphérique 38 peut comprendre : une deuxième couche diélectrique 381 (de préférence en un oxyde tel que SiO 2 ) ; et une deuxième couche chargée électriquement 382 (de préférence en un diélectrique tel que Si 3 N 4 , Al 2 O 3 ou Ta 2 O 5 ) ou une deuxième électrode 382’ (en métal ou polysilicium dopé) séparée de la région active 30’ du substrat 30 par la deuxième couche diélectrique 381. La deuxième tranchée 39 présente une forme annulaire (pour entourer la région active 30’ et la région semi-conductrice 31). La deuxième couche diélectrique 381 recouvre une surface latérale périphérique de la deuxième tranchée 39, formée par la région active 30’ du substrat 30. La deuxième couche chargée électriquement ou la deuxième électrode occupe tout ou partie du reste de la deuxième tranchée 39. La structure d’isolation périphérique 38 peut comprendre en outre une couche de matériau opaque 383 séparée de la région active 30’ par la deuxième couche chargée électriquement 382 ou la deuxième électrode 382’ et la deuxième couche diélectrique 381. Cette couche de matériau opaque 383, de préférence en métal, permet de rendre opaque la structure d’isolation périphérique 38, empêchant ainsi que des photons émis dans la zone d’avalanche de la diode 3 se propagent à une ou plusieurs diodes 3 voisines et y déclenche une avalanche. Ainsi, la structure d’isolation périphérique 38 est configurée pour réduire la diaphonie optique, en plus de limiter les fuites de charges électriques (isolation électrique). Une couche de matériau opaque désigne une couche dont le facteur de transmission est inférieur à 20 % pour des longueurs d’onde comprises entre 400 nm et 1100 nm. De façon alternative, la structure d’isolation périphérique 38 peut être une structure d’isolation par tranchée profondes, ou structure DTI (pour « deep trench isolation » en anglais), autrement dit une structure dépourvue des fonctions de passivation des flancs de la diode 3 par effet capacitif et de limitation de la diaphonie optique. La FIG. 6 représente un mode de réalisation de la diode 3 dans lequel la structure de passivation par effet capacitif 32 (disposée à l’intérieur de la première tranchée 33) et la région semi-conductrice 31 ont toutes les deux une forme annulaire (ou tubulaire). La structure de passivation 32 entoure la région semi-conductrice 31 qui elle-même entoure la région active 30’ du substrat 30. Autrement dit, la structure de passivation 32 n’est pas située au centre de la diode 3, mais à sa périphérie. La structure de passivation 32 est alors qualifiée de périphérique. La structure de passivation 32 périphérique peut comprendre, de façon analogue au mode de réalisation de la FIG. 3 , la première couche diélectrique 321 et la première couche électriquement chargée 322 (séparée de la région semi-conductrice 31 par la première couche diélectrique 321). De manière avantageuse, elle comprend en outre une couche de matériau opaque 323 séparée de la région semi-conductrice 31 par la première couche électriquement chargée 322 et la première couche diélectrique 321, pour réduire la diaphonie optique avec une ou plusieurs diodes voisines. La structure de passivation 32 périphérique peut alternativement comprendre la première couche diélectrique 321 et la première électrode 322’, comme dans le mode de réalisation de la FIG. 5 . La diaphonie optique entre les diodes voisines est alors diminuée en choisissant un matériau (conducteur) opaque (tel qu’un métal) pour former la première électrode 322’. Dans les deux cas, la structure de passivation 32 périphérique remplit alors la fonction d’isolation électrique de la structure d’isolation périphérique 38 décrite en relation avec les figures 3 et 5 et, avantageusement, la fonction de limitation de la diaphonie optique (en présence d’une couche de matériau opaque). Ce mode de réalisation présente l’avantage de n’avoir à former qu’une seule tranchée (annulaire), au lieu de deux. La diode 3 peut ne comporter ici qu’un seul premier plot de contact 361 relié électriquement au substrat 30, de préférence par l’intermédiaire d’une première zone de prise de contact 371. Ce premier plot de contact 361 est avantageusement situé au centre de la face supérieure de la diode 3 (face supérieure de la première couche de réduction du champ électrique 34 ou face supérieure de la portion active du substrat 30). Plusieurs diodes 3 selon l’un quelconque des modes de réalisation décrits ci-dessus peuvent être réunies dans un photodétecteur, sous la forme d’une matrice. Chaque diode 3 forme alors un pixel de la matrice, appelé pixel SPAD. Les différentes diodes 3 partagent un même substrat 30. Chaque diode 3 comprend une région active 30’ du substrat 30, une région semi-conductrice 31 en contact avec cette région active 30’ (formant ainsi la jonction PN) et une structure de passivation par effet capacitif 32. La région active 30’ du substrat 30 est délimitée soit par la structure d’isolation périphérique 38 des figures 3 et 5, soit par la structure de passivation 32 périphérique de la FIG. 6 . Deux pixels voisins (dans une ligne ou une colonne de la matrice) peuvent partager une portion de la couche de matériau opaque 323, 383 remplissant la fonction d’isolant optique. La FIG. 7 représente, en vue de dessus, un exemple de photodétecteur comprenant une matrice de diodes 3 ou pixels SPAD, ici au nombre de 4. Les diodes 3 sont dans cet exemple dans la configuration décrite en relation avec la FIG. 3 . La région active 30’ a de préférence une forme carrée en vue de dessus et mesure par exemple entre 2 µm et 6 µm de côté. Chaque diode 3 comprend quatre premières zones semiconductrices 731 (et quatre premiers plot de contact) situées dans les quatre angles de la région active 30’, afin d’uniformiser le champ électrique et la collecte des charges. Outre la matrice de diodes 3, le photodétecteur peut comprendre un circuit de polarisation des diodes 3 (à une tension supérieure à leur tension d'avalanche), un circuit de lecture configuré pour détecter l’avalanche d’une ou plusieurs diodes 3 (et notamment une impulsion de tension générée en sortie de la diode), ainsi qu'un circuit d'extinction (« quenching circuit » en anglais) ayant pour fonction d'interrompre l'avalanche de la (ou des) diode(s) une fois celle-ci déclenchée. Ces circuits annexes n'ont pas été représentés sur les figures et ne seront pas détaillés, les modes de réalisation de la diode décrits ci-dessus étant compatibles avec les circuits annexes équipant les photodétecteurs SPAD connus. Pour des diodes 3 selon la FIG. 3 ou la FIG. 5 , le circuit de lecture et le circuit d'extinction sont avantageusement reliés électriquement au deuxième plot de contact 362 (ou à la deuxième zone de prise de contact 372) de chaque diode 3, et donc à la région semi-conductrice 31, car la région semi-conductrice 31 constitue l’électrode qui présente la plus faible capacité, du fait de sa plus faible surface en regard des autres zones d’électrodes ou de dopage de la diode. Pour des diodes 3 selon la FIG. 6 , le circuit de lecture et le circuit d'extinction sont avantageusement reliés électriquement au premier plot de contact 361 (ou à la première zone de prise de contact 371) de chaque diode 3. Les circuits annexes du photodétecteur peuvent être rassemblés dans un circuit intégré en technologie CMOS (pour « complementary metal oxide semiconductor » en anglais). Ce circuit intégré est avantageusement collé à la matrice de diodes 3, de préférence en face avant du substrat 30 (pour une illumination des diodes en face arrière). Un procédé de fabrication de la diode 3 va maintenant être décrit. Les figures 8A à 8I représentent schématiquement en vue de coupe des étapes S1 à S9 d’un mode de mise en œuvre préférentiel du procédé de fabrication permettant d’obtenir la diode 3 de la FIG. 3 . La FIG. 8 représente une étape S1 de gravure de la première tranchée 33 dans le substrat 30, au travers d’un masque de gravure 80. La première tranchée 33 présente par exemple un diamètre compris entre 250 nm et 1 µm et une profondeur comprise entre 5 µm et 25 µm. Le masque de gravure 80 est de préférence un masque dur, par exemple en oxyde. La première tranchée 33 est de préférence gravée depuis la face supérieure d’un empilement comprenant la première couche de réduction du champ électrique 34, le substrat 30 et la deuxième couche de réduction du champ électrique 35 (non représentée). L’empilement peut comprendre également une couche/substrat de support (non représentée), à partir de laquelle ont être formées, par exemple par épitaxie, les autres couches 34, 30, 35. La première tranchée 33 traverse la première couche de réduction du champ électrique 34, le substrat 30 et s’interrompt sur ou dans la deuxième couche de réduction du champ électrique 35. Les étapes S2 et S3 des figures 8B et 8C sont relatives à la formation de la région semi-conductrice 31, à partir de la première tranchée 33. A l’étape S2 de la FIG. 8 , une couche semi-conductrice dopée 81 (du deuxième type de conductivité) est formée par épitaxie sur une partie au moins de la surface latérale périphérique de la première tranchée 33, et de préférence sur toute la surface latérale périphérique de la première tranchée 33. Avantageusement, le masque de gravure 80 est conservé à cette étape pour empêcher la croissance de la couche conductrice dopée 81 sur la face supérieure de l’empilement (on parle alors d’épitaxie sélective). La couche semi-conductrice dopée 81 présente par exemple une épaisseur comprise entre 50 nm et 200 nm. Sa concentration en impuretés dopantes est avantageusement inférieure à 5.10 19 cm -3 pour éviter d’obtenir un trop fort champ électrique dans la jonction PN. Puis, à l’étape S3 de la FIG. 8 , un recuit de diffusion est accompli pour faire diffuser les impuretés dopantes de la couche semi-conductrice dopée 81 latéralement dans le substrat 30, obtenant ainsi la région semi-conductrice 31. De préférence, les impuretés dopantes sont diffusées sur une distance d comprise entre 100 nm et 1 µm, cette distance étant mesurée depuis la surface latérale périphérique de la première tranchée 33. Ainsi, lorsque la couche semi-conductrice dopée 81 recouvre toute la surface latérale périphérique de la première tranchée 33, la région semi-conductrice 31 est en forme d’anneau autour de la première tranchée 33 (cet anneau présentant une section de largeur l=d comprise entre 100 nm et 1 µm). Le recuit de diffusion est de préférence accompli à une température comprise entre 800 °C et 1100 °C. Sa durée peut être comprise entre 10 s et 90 min. Le recuit de diffusion a pour effet de lisser le dopage de la région semi-conductrice 31 pour adoucir le champ électrique (évitant ainsi l’effet tunnel bande à bande) et d’éloigner la zone de déplétion de la jonction PN de la zone de gravure de la première tranchée 33. Dans une variante de mise en œuvre des étapes S2 et S3, la région semi-conductrice 31 est formée par dopage par diffusion en phase gazeuse, depuis la surface latérale de la première tranchée 33. La FIG. 8 représente une étape optionnelle S4 du procédé de fabrication, consistant à former, à l’interface entre la région-semiconductrice 31 et la première tranchée 33, une couche semi-conductrice dopée additionnelle 82 (appelée couche d’interface), afin de renforcer la passivation des défauts causés par la gravure de la première tranchée 33 (ladite passivation étant obtenue par la première couche d’accumulation de charges formée grâce à la structure de passivation 32). La couche conductrice dopée additionnelle 82 présente par exemple une épaisseur comprise entre 25 nm et 200 nm. Sa concentration en impuretés dopantes est avantageusement supérieure ou égale à 5.10 18 cm -3 . Les étapes S5 et S6 des figures 8E et 8F sont relatives à la formation de la structure de passivation à effet capacitif 32. A l’étape S5 de la FIG. 8 , la première couche diélectrique 321 est formée sur ladite partie au moins de la surface latérale périphérique de la première tranchée 33, et de préférence sur toute la surface latérale périphérique de la première tranchée 33. La première couche diélectrique 321 est de préférence formée par oxydation thermique du matériau de la région semi-conductrice 31. Son épaisseur est par exemple comprise entre 1 nm et 5 nm. Ensuite, en S6 (cf. FIG. 8 ), la partie restante (le cœur) de la première tranchée 33 est remplie d’un matériau chargée électriquement pour former la première couche chargée 322. La technique utilisée peut être le dépôt de couches atomiques (ou ALD, pour « atomic layer deposition » en anglais), qui est une technique de dépôt conforme. Après retrait du masque de gravure 80, la structure de passivation 32 est terminée et peut être utilisée telle quelle. Le procédé comprend alors ultérieurement une étape de formation de la deuxième zone de prise de contact 372 dans la région semi-conductrice 31. Il est cependant possible d’aller plus loin dans l’intégration pour minimiser la surface occupée en surface de la diode, en formant la deuxième zone de prise de contact 372 dans la première tranchée 33. Les étapes S7 à S9 des figures 8G à 8I sont ainsi relatives à la formation de la deuxième zone de prise de contact 372 au sommet de la première tranchée 33. Après l’étape S6 de remplissage de la première tranchée 33 par le matériau chargé électriquement, le procédé comprend une étape S7 représentée par la FIG. 8 et consistant à graver une portion supérieure de la première couche chargée 322 (on parle de retrait partiel, ou « recess » en anglais). La portion gravée de la première couche chargée 322 peut présenter une épaisseur comprise entre 50 nm et 200 nm. La gravure de la première couche chargée 322 est de préférence sélective par rapport à la première couche diélectrique 321. Puis, en S8 (cf. FIG. 8 ), la première couche diélectrique 321 est gravée dans la partie supérieure de la première tranchée 33, jusqu’à exposer (une partie de) la surface latérale de la région semi-conductrice 31. La gravure de la première couche diélectrique 321 est de préférence sélective par rapport à la région semi-conductrice 31. Avantageusement, le masque dur 80 est retiré simultanément (la première couche diélectrique 321 et le masque dur 80 peuvent notamment être tous les deux en un oxyde, tel que le SiO 2 ). Enfin, en S9 (cf. FIG. 8 ), un matériau semi-conducteur dopé (tel que du silicium polycristallin dopé) est déposé dans la partie supérieure de la première tranchée 33 (vidée du matériau chargé électriquement), de manière à boucher la première tranchée 33 et former la deuxième zone de prise de contact 372. Le matériau semi-conducteur dopé peut être déposé de manière à former une surface plane avec la face supérieure de l’empilement (ou la face supérieure du substrat, en l’absence de la première couche de réduction du champ électrique 34). Alternativement, le dépôt peut former une surépaisseur sur la face supérieure de l’empilement, auquel cas une opération de planarisation (par exemple par polissage mécano-chimique) est mise en œuvre pour obtenir une surface plane avec la face supérieure de l’empilement. La diode 3 de la FIG. 5 peut être fabriquée en remplaçant le matériau électriquement chargé par un matériau électriquement conducteur (ex. métal, polysilicium dopé) afin de former l’électrode 322’ à l’étape S6 de la FIG. 8 et en omettant les étapes S7-S9 ultérieures. En remplacement, le procédé comprendra une étape de formation de la deuxième zone de prise de contact 372 dans la région semi-conductrice 31, par exemple par implantation d’impuretés dopantes. La région semi-conductrice 31 et la structure de passivation par effet capacitif 32 (obtenues selon l’une quelconques des méthodes décrites ci-dessus) forment ensemble une structure qualifiée de tranchée profonde capacitive diffusée ou CDTC (pour « diffused capacitive deep trench » en anglais). Diode à avalanche à photon unique (3) comprenant : un substrat semi-conducteur (30) dopé d’un premier type de conductivité et présentant une première face (30a) et une deuxième face (30b) opposée à la première face ; une région semi-conductrice (31) dopée d’un deuxième type de conductivité opposé au premier type de conductivité, s’étendant dans le substrat semi-conducteur (30) depuis la première face (30a) en direction de la deuxième face (30b) ; et une structure de passivation par effet capacitif (32) disposée à l’intérieur d’une première tranchée (33) qui s’étend dans le substrat semi-conducteur (30) depuis la première face (30a) en direction de la deuxième face (30b), la structure de passivation par effet capacitif (32) s’étendant au contact de la région semi-conductrice (31) et étant configurée pour former une première couche d’accumulation de charges électriques dans la région semi-conductrice (31) à l’interface avec la première tranchée (33). Diode (3) selon la revendication 1, dans laquelle la structure de passivation par effet capacitif (32) comprend une première couche diélectrique (321) et une première couche chargée électriquement (322) séparée de la région semi-conductrice (31) par la première couche diélectrique (321). Diode (3) selon la revendication 1, dans laquelle la structure de passivation par effet capacitif (32) comprend une première couche diélectrique (321) et une électrode (322’) séparée de la région semi-conductrice (31) par la première couche diélectrique (321). Diode (3) selon l’une quelconque des revendications 1 à 3, comprenant en outre une structure d’isolation périphérique (38) délimitant une région active (30’) du substrat semi-conducteur (30), la structure d’isolation périphérique (38) s’étendant dans le substrat semi-conducteur (30) depuis la première face (30a) en direction de la deuxième face (30b). Diode (3) selon la revendication 4, dans laquelle la structure d’isolation périphérique (38) est disposée à l’intérieur d’une deuxième tranchée (39) et configurée pour former une deuxième couche d’accumulation de charges électriques dans le substrat semi-conducteur (30) à l’interface avec la deuxième tranchée (39). Diode (3) selon la revendication 5, dans laquelle la structure d’isolation périphérique (38) comprend une deuxième couche diélectrique (381) et une deuxième couche chargée électriquement (382) séparée de la région active (30’) du substrat semi-conducteur (30) par la deuxième couche diélectrique (381). Diode (3) selon la revendication 6, dans laquelle la structure d’isolation périphérique (38) comprend en outre une couche de matériau opaque (383) séparée de la région active (30’) du substrat semi-conducteur (30) par la deuxième couche chargée électriquement (382) et la deuxième couche diélectrique (381). Diode (3) selon l’une quelconque des revendications 1 à 7, dans laquelle la région semi-conductrice (31) entoure la structure de passivation par effet capacitif (32). Diode (3) selon l’une quelconque des revendications 1 à 3, dans laquelle la structure de passivation par effet capacitif (32) entoure la région semi-conductrice (31) qui elle-même entoure une région active (30’) du substrat semi-conducteur (30). Diode (3) selon la revendication 9, dans laquelle la structure de passivation par effet capacitif (32) comprend une couche de matériau opaque (323). Diode (3) selon l’une quelconque des revendications 1 à 10, comprenant en outre une zone de prise de contact (372) de la région semiconductrice (31), la zone de prise de contact (372) étant disposée sur la structure de passivation par effet capacitif (32) dans la première tranchée (33). Procédé de fabrication d’une diode à avalanche à photon unique (3), comprenant les étapes suivantes : graver une première tranchée (33) dans un substrat semi-conducteur (30) dopé d’un premier type de conductivité et présentant une première face (30a) et une deuxième face (30b) opposée à la première face, la première tranchée s’étendant depuis la première face en direction de la deuxième face ; former une région semi-conductrice (31) dopée d’un deuxième type de conductivité opposé au premier type de conductivité, la région semi-conductrice (31) étant délimitée en partie par la première tranchée (33) et s’étendant dans le substrat semi-conducteur (30) depuis la première face (30a) en direction de la deuxième face (30b) ; former une structure de passivation par effet capacitif (32) dans la première tranchée (33), la structure de passivation par effet capacitif (32) étant configurée pour former une première couche d’accumulation de charges électriques dans la région semi-conductrice (31) à l’interface avec la première tranchée (33). Procédé selon la revendication 12, dans lequel la formation de la région semi-conductrice (31) comprend les sous-étapes suivantes : former par épitaxie une couche semi-conductrice dopée (81) sur une surface latérale de la première tranchée (33), la couche semi-conductrice dopée (81) comprenant des impuretés dopantes ; et effectuer un recuit de diffusion pour faire diffuser latéralement les impuretés dopantes de la couche semi-conductrice dopée (81) dans le substrat semi-conducteur (30). Procédé selon la revendication 12, dans lequel la région semi-conductrice (31) est formée par dopage par diffusion en phase gazeuse, depuis une surface latérale de la première tranchée (33).