FR 3161305 A1 20251017 FR 2403824 A 20240412 Transistor bipolaire La présente description concerne un procédé de fabrication d’un transistor bipolaire comprenant les étapes successives suivantes : a) déposer, sur une face (101T) d’un substrat semiconducteur (101), un empilement comprenant une première couche isolante (103) revêtant le substrat semiconducteur et une deuxième couche isolante (201) revêtant la première couche isolante ; b) former une tranchée (301) s’étendant à travers toute l’épaisseur de l’empilement ; c) former, dans une première partie de la tranchée (301) délimitée latéralement par la première couche isolante, une région de collecteur (303) du transistor ; d) élargir une deuxième partie de la tranchée délimitée latéralement par la deuxième couche isolante ; et e) former, dans la deuxième partie de la tranchée, une région de base du transistor. Figure pour l’abrégé : Fig. 4 Transistor bipolaire La présente description concerne de façon générale les dispositifs électroniques, et en particulier les transistors bipolaires et leurs procédés de fabrication. Des transistors bipolaires ont été proposés. Les transistors bipolaires existants présentent toutefois divers inconvénients. Il existe un besoin de pallier tout ou partie des inconvénients des transistors bipolaires connus. Il serait en particulier souhaitable de disposer de transistors bipolaires présentant des fréquences maximales d’oscillation supérieures à celles des transistors bipolaires existants. Pour cela, un mode de réalisation prévoit un procédé de fabrication d’un transistor bipolaire comprenant les étapes successives suivantes : a) déposer, sur une face d’un substrat semiconducteur, un empilement comprenant une première couche isolante revêtant le substrat semiconducteur et une deuxième couche isolante revêtant la première couche isolante ; b) former une tranchée s’étendant à travers toute l’épaisseur de l’empilement ; c) former, dans une première partie de la tranchée délimitée latéralement par la première couche isolante, une région de collecteur du transistor ; d) élargir une deuxième partie de la tranchée délimitée latéralement par la deuxième couche isolante ; et e) former, dans la deuxième partie de la tranchée, une région de base du transistor. Selon un mode de réalisation, la région de collecteur est formée par croissance épitaxiale depuis ladite face du substrat semiconducteur. Selon un mode de réalisation, l’empilement comprend en outre une troisième couche isolante revêtant la deuxième couche isolante, une quatrième couche isolante revêtant la troisième couche isolante et une cinquième couche isolante revêtant la quatrième couche isolante. Selon un mode de réalisation : – les première, troisième et cinquième couches sont en un même premier matériau ; et – les deuxième et quatrième couches sont en un même deuxième matériau, différent du premier matériau. Selon un mode de réalisation, le premier matériau est un oxyde, de préférence un oxyde de silicium, plus préférentiellement l’orthosilicate de tétraéthyle. Selon un mode de réalisation, le deuxième matériau est un nitrure, de préférence un nitrure de silicium. Selon un mode de réalisation, à l’étape d), une troisième partie de la tranchée délimitée latéralement par la quatrième couche isolante est en outre élargie. Selon un mode de réalisation, le procédé comprend en outre, postérieurement à l’étape d), une étape de retrait de parties de la troisième couche isolante formant saillie à l’intérieur de la tranchée. Selon un mode de réalisation, à l’étape e), la région de base est formée par croissance épitaxiale depuis une face de la région de collecteur opposée au substrat semiconducteur. Selon un mode de réalisation, à l’étape d), la tranchée est élargie par une gravure isotrope, de préférence une gravure humide. Un mode de réalisation prévoit un transistor bipolaire comprenant : – sur une face d’un substrat semiconducteur, un empilement comprenant une première couche isolante revêtant le substrat semiconducteur et une deuxième couche isolante revêtant la première couche isolante ; – une région de collecteur du transistor délimitée latéralement par la première couche isolante ; et – sur la région de collecteur, une région de base du transistor présentant des flancs sensiblement verticaux et délimitée latéralement par la deuxième couche isolante, la région de base présentant, en vue de dessus, des dimensions latérales strictement supérieures à celles de la région de collecteur. Selon un mode de réalisation, le transistor comprend en outre une région d’émetteur présentant, en vue de dessus, des dimensions latérales strictement inférieures à celles de la région de collecteur. Ces caractéristiques et avantages, ainsi que d’autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 , la FIG. 2 , la FIG. 3 , la FIG. 4 , la FIG. 5 , la FIG. 6 , la FIG. 7 , la FIG. 8 , la FIG. 9 , la FIG. 10 , la FIG. 11 , la FIG. 12 et la FIG. 13 illustrent, par des vues de côté et en coupe, schématiques et partielles, des structures obtenues à l’issue d’étapes successives d’un procédé de fabrication d’un transistor bipolaire selon un mode de réalisation. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers dispositifs électroniques susceptibles de comporter les transistors bipolaires de la présente description n’ont pas été détaillés. Par ailleurs, les diverses applications des transistors bipolaires n’ont pas été détaillées, les modes de réalisation décrits étant compatibles avec toutes ou la plupart des applications utilisant des transistors bipolaires, moyennant éventuellement des adaptations à la portée de la personne du métier à la lecture de la présente description. Sauf précision contraire, lorsque l’on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l’on fait référence à deux éléments reliés (en anglais « coupled ») entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l’intermédiaire d’un ou plusieurs autres éléments. Dans la description qui suit, lorsque l’on fait référence à des qualificatifs de position absolue, tels que les termes « avant », « arrière », « haut », « bas », « gauche », « droite », etc., ou relative, tels que les termes « dessus », « dessous », « supérieur », « inférieur », etc., ou à des qualificatifs d’orientation, tels que les termes « horizontal », « vertical », etc., il est fait référence, sauf précision contraire, à l’orientation des figures. Sauf précision contraire, les expressions « environ », « approximativement », « sensiblement », et « de l’ordre de » signifient à 10 % ou à 10° près, de préférence à 5 % ou à 5° près. Dans la description qui suit, les qualificatifs « isolant » et « conducteur » signifient respectivement, sauf précision contraire, électriquement isolant et électriquement conducteur. La FIG. 1 , la FIG. 2 , la FIG. 3 , la FIG. 4 , la FIG. 5 , la FIG. 6 , la FIG. 7 , la FIG. 8 , la FIG. 9 , la FIG. 10 , la FIG. 11 , la FIG. 12 et la FIG. 13 illustrent, par des vues de côté et en coupe, schématiques et partielles, des structures obtenues à l’issue d’étapes successives d’un procédé de fabrication d’un transistor bipolaire 100 selon un mode de réalisation. Dans l’exemple représenté, le transistor bipolaire 100 est formé dans et sur un substrat semiconducteur 101. Le substrat semiconducteur 101 est par exemple une plaquette ou un morceau de plaquette en un matériau semiconducteur, par exemple le silicium. Le substrat semiconducteur 101 est par exemple dopé d’un premier type de conductivité, par exemple le type N. À titre d’exemple, le substrat semiconducteur 101 est dopé par implantation ionique, par exemple en utilisant des ions phosphore dans le cas où le substrat semiconducteur 101 est en silicium dopé de type N. La FIG. 1 illustre une structure obtenue à l’issue d’étapes successives de dépôt d’une couche isolante 103 sur le substrat semiconducteur 101, de dépôt d’une couche semiconductrice 105 sur la couche isolante 103, et de formation d’une ouverture 107 dans la couche semiconductrice 105. L’étape de dépôt de la couche isolante 103 est par exemple précédée d’une étape de formation d’une tranchée 109 dans le substrat semiconducteur 101. Dans l’exemple illustré, la tranchée 109 s’étend verticalement, dans l’épaisseur du substrat semiconducteur 101, depuis une face supérieure 101T du substrat 101 jusqu’à une profondeur strictement inférieure à l’épaisseur du substrat 101. Par ailleurs, la tranchée 109 s’étend par exemple latéralement le long d’une direction principale sensiblement horizontale et orthogonale à une direction de conduction du transistor bipolaire 100. Dans cet exemple, la direction de conduction du transistor bipolaire 100 est sensiblement horizontale et orthogonale au plan de coupe des figures 1 à 13. À titre d’exemple, la tranchée 109 présente une profondeur de l’ordre de quelques dizaines de nanomètres, par exemple égale à environ 50 nm. L’étape de dépôt de la couche isolante 103 est par exemple précédée en outre d’une étape de nettoyage de la face supérieure 101T du substrat semiconducteur 101, par exemple un nettoyage par voie humide en utilisant une solution d’acide chlorhydrique. La couche isolante 103 est ensuite déposée du côté de la face supérieure 101T du substrat semiconducteur 101, par exemple sur et en contact avec la face 101T. Dans l’exemple représenté, la couche isolante 103 est plus précisément située sur et en contact avec les flancs et le fond de la tranchée 109, et s’étend latéralement sur et en contact avec des parties de la face supérieure 101T du substrat semiconducteur 101 situées de part et d’autre de la tranchée 109. Dans l’exemple représenté, la couche isolante 103 comble, c’est-à-dire remplit totalement, la tranchée 109. Une partie de la couche isolante 103 située à l’intérieur de la tranchée 109 constitue par exemple une tranchée d’isolation, par exemple une tranchée d’isolation très peu profonde (« Super Shallow Trench Isolation » - SSTI, en anglais). La couche isolante 103 est par exemple en un oxyde, par exemple un oxyde de silicium. À titre d’exemple, la couche isolante 103 est en orthosilicate de tétraéthyle (TEOS). La couche isolante 103 présente par exemple, à l’aplomb des parties de la face supérieure 101T du substrat semiconducteur 101 situées de part et d’autre de la tranchée 109, une épaisseur comprise entre 10 et 30 nm, par exemple égale à environ 20 nm. La couche semiconductrice 105 est ensuite déposée du côté de la face supérieure 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche semiconductrice 105 revêt la couche isolante 103. Dans l’exemple représenté, la couche semiconductrice 105 est plus précisément située sur et en contact avec une face de la couche isolante 103 opposée au substrat semiconducteur 101 (la face supérieure de la couche 103, dans l’orientation de la FIG. 1 ). La couche semiconductrice 105 est par exemple en le même matériau que le substrat semiconducteur 101, par exemple en silicium. À titre d’exemple, la couche semiconductrice 105 présente une structure amorphe, tandis que le substrat semiconducteur 101 présente une structure cristalline, par exemple monocristalline. La couche semiconductrice 105 est par exemple dopée d’un deuxième type de conductivité — le type P, dans cet exemple — opposé au premier type de conductivité. Dans le cas où la couche semiconductrice 105 est en silicium dopé de type P, le dopage provient par exemple de la présence de bore dans la couche semiconductrice 105. À titre d’exemple, la couche semiconductrice 105 présente une épaisseur comprise entre 5 et 20 nm, par exemple égale à environ 10 nm. Une étape de recuit thermique est par exemple ensuite mise en œuvre. À l’issue du recuit, la couche semiconductrice 105 présente par exemple une structure polycristalline. La couche semiconductrice 105 est par exemple, après recuit, en silicium polycristallin. L’étape de recuit est par exemple précédée d’une étape de nettoyage de la couche semiconductrice 105, par exemple un nettoyage par voie humide en utilisant une solution d’acide chlorhydrique. L’ouverture 107 est ensuite formée dans la couche semiconductrice 105, par exemple par photolithographie puis gravure. Dans l’exemple illustré, l’ouverture 107 est située à l’aplomb de la tranchée 109. L’ouverture 107 s’étend verticalement, depuis une face de la couche semiconductrice 105 opposée au substrat semiconducteur 101 (la face supérieure de la couche 105, dans l’orientation de la FIG. 1 ), à travers toute l’épaisseur de la couche 105. Dans cet exemple, l’ouverture 107 sépare latéralement deux parties de la couche semiconductrice 105. L’ouverture 107 s’étend par exemple latéralement le long d’une direction principale sensiblement parallèle à celle de la tranchée 109. Dans l’exemple illustré, l’ouverture 107 présente, en vue de dessus, une largeur strictement inférieure à celle de la tranchée 109. La largeur de l’ouverture 107, ou de la tranchée 109, correspond à une dimension latérale de l’ouverture, ou de la tranchée, mesurée le long d’une direction sensiblement horizontale et orthogonale à la direction de conduction du transistor bipolaire 100 (parallèle au plan de coupe de la FIG. 1 ). L’ouverture 107 présente par exemple une profondeur sensiblement égale à l’épaisseur de la couche semiconductrice 105. Bien que cela n’ait pas été détaillé en FIG. 1 , la formation de l’ouverture 107 peut, en pratique, conduire à un retrait partiel de la couche isolante 103 au fond de l’ouverture 107. Dans ce cas, l’ouverture 107 présente une profondeur strictement supérieure à l’épaisseur de la couche semiconductrice 105. La FIG. 2 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de dépôt de couches isolantes 201, 203, 205 et 207 du côté de la face supérieure de la structure de la FIG. 1 , de dépôt d’une couche de résine photosensible 209 sur la couche isolante 207, et de formation d’une ouverture 211 dans la couche de résine photosensible 209. L’étape de dépôt de la couche isolante 201 est par exemple précédée d’une étape de nettoyage de la face supérieure de la structure, par exemple un nettoyage par voie humide en utilisant une solution d’acide chlorhydrique. La couche isolante 201 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 201 revêt les flancs et le fond de l’ouverture 107, et revêt les parties de la couche semiconductrice 105. Dans l’exemple représenté, la couche isolante 201 est plus précisément située sur et en contact avec une partie d’une face de la couche isolante 103 exposée au fond de l’ouverture 107 (une partie de la face supérieure de la couche 103, dans l’orientation de la FIG. 2 ), et sur et en contact avec les faces latérales et supérieures des parties de la couche semiconductrice 105. Dans l’exemple représenté, la couche isolante 201 comble, c’est-à-dire remplit totalement, l’ouverture 107. La couche isolante 201 est par exemple en un nitrure, par exemple un nitrure de silicium. À titre d’exemple, la couche isolante 201 présente une épaisseur de l’ordre de plusieurs dizaines de nanomètres, par exemple égale à environ 60 nm. La couche isolante 203 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 203 revêt la couche isolante 201. Dans l’exemple représenté, la couche isolante 203 est plus précisément située sur et en contact avec une face de la couche isolante 201 opposée au substrat semiconducteur 101 (la face supérieure de la couche 201, dans l’orientation de la FIG. 2 ). La couche isolante 203 est par exemple en le même matériau que la couche isolante 103. La couche isolante 203 est par exemple en un oxyde, par exemple un oxyde de silicium, par exemple en orthosilicate de tétraéthyle. À titre d’exemple, la couche isolante 203 présente une épaisseur comprise entre 10 et 20 nm, par exemple égale à environ 12 nm. L’étape de dépôt de la couche isolante 203 est par exemple précédée d’une étape de nettoyage de la face supérieure de la structure, par exemple un nettoyage par voie humide en utilisant une solution d’acide chlorhydrique. La couche isolante 205 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 205 revêt la couche isolante 203. Dans l’exemple représenté, la couche isolante 205 est plus précisément située sur et en contact avec une face de la couche isolante 203 opposée au substrat semiconducteur 101 (la face supérieure de la couche 203, dans l’orientation de la FIG. 2 ). La couche isolante 205 est par exemple en le même matériau que la couche isolante 201. La couche isolante 205 est par exemple en un nitrure, par exemple un nitrure de silicium. À titre d’exemple, la couche isolante 205 présente une épaisseur de l’ordre de plusieurs dizaines de nanomètres, par exemple égale à environ 45 nm. La couche isolante 207 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 207 revêt la couche isolante 205. Dans l’exemple représenté, la couche isolante 207 est plus précisément située sur et en contact avec une face de la couche isolante 205 opposée au substrat semiconducteur 101 (la face supérieure de la couche 205, dans l’orientation de la FIG. 2 ). La couche isolante 207 est par exemple en le même matériau que la couche isolante 203. La couche isolante 207 est par exemple en un oxyde, par exemple un oxyde de silicium, par exemple en orthosilicate de tétraéthyle. À titre d’exemple, la couche isolante 207 présente une épaisseur comprise entre 10 et 20 nm, par exemple égale à environ 12 nm. La couche de résine photosensible 209 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche de résine photosensible 209 revêt la couche isolante 207. Dans l’exemple représenté, la couche de résine photosensible 209 est plus précisément située sur et en contact avec une face de la couche isolante 207 opposée au substrat semiconducteur 101 (la face supérieure de la couche 207, dans l’orientation de la FIG. 2 ). Bien que cela n’ait pas été détaillé en FIG. 2 , la couche de résine photosensible 209 peut présenter une structure multicouche, résultant par exemple de dépôts successifs de couches de résine photosensible présentant des compositions chimiques différentes. L’ouverture 211 est ensuite formée dans la couche de résine photosensible 209, par exemple par photolithographie puis gravure. Dans l’exemple illustré, l’ouverture 211 est située à l’aplomb de la tranchée 109. L’ouverture 211 s’étend verticalement, depuis une face de la couche de résine photosensible 209 opposée au substrat semiconducteur 101 (la face supérieure de la couche 209, dans l’orientation de la FIG. 2 ), à travers toute l’épaisseur de la couche 209. Dans cet exemple, l’ouverture 211 sépare latéralement deux parties de la couche de résine photosensible 209. L’ouverture 211 s’étend par exemple latéralement le long d’une direction principale sensiblement parallèle à celle de la tranchée 109. Dans l’exemple illustré, l’ouverture 211 présente, en vue de dessus, une largeur strictement inférieure à celles de la tranchée 109 et de l’ouverture 107. L’ouverture 211 présente par exemple une profondeur sensiblement égale à l’épaisseur de la couche de résine photosensible 209. La FIG. 3 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de formation d’une tranchée 301 dans le prolongement de l’ouverture 211, de retrait de la couche de résine photosensible 209 et de la couche isolante 207, et de formation d’une région de collecteur 303 du transistor bipolaire 100 dans une partie de la tranchée 301 délimitée latéralement par la couche isolante 103. La tranchée 301 est formée à l’aplomb de l’ouverture 211, les flancs de la tranchée 301 étant par exemple situés sensiblement dans le prolongement des flancs de l’ouverture 211. La tranchée 301 est par exemple formée par gravure plasma, par exemple en utilisant un plasma à base d’oxygène. La tranchée 301 s’étend par exemple verticalement, depuis une face de la couche isolante 207 opposée au substrat semiconducteur 101 (la face supérieure de la couche 207, dans l’orientation de la FIG. 3 ), à travers toute l’épaisseur des couches isolantes 207, 205, 203, 201 et 103. Dans cet exemple, la tranchée 301 sépare latéralement deux parties d’un empilement comprenant les couches isolantes 103, 201, 203, 205 et 207. À l’issue de cette étape, une partie de la face 101T du substrat semiconducteur 101 située dans la tranchée 109 est exposée au fond de la tranchée 301. La tranchée 301 s’étend par exemple latéralement le long d’une direction principale sensiblement parallèle à celle de l’ouverture 211. Dans l’exemple illustré, la tranchée 301 présente, en vue de dessus, des dimensions latérales sensiblement égales à celles de l’ouverture 211. La tranchée 301 présente par exemple une profondeur sensiblement égale à l’épaisseur de l’empilement des couches isolantes 103, 201, 203, 205 et 207. À titre d’exemple, la tranchée 301 présente une profondeur de l’ordre d’une ou plusieurs centaines de nanomètres, par exemple égale à environ 200 nm, et une largeur de l’ordre d’une ou plusieurs centaines de nanomètres, par exemple égale à environ 200 nm. La largeur de la tranchée 301 correspond à une dimension latérale de la tranchée mesurée le long d’une direction sensiblement horizontale et orthogonale à la direction de conduction du transistor bipolaire 100 (parallèle au plan de coupe de la FIG. 3 ). La couche de résine photosensible 209 et la couche isolante 207 sont ensuite retirées, par exemple simultanément. La région de collecteur 303 du transistor 100 est ensuite formée, par exemple par croissance épitaxiale depuis la partie de la face 101T du substrat semiconducteur 101 exposée au fond de la tranchée 301. Dans l’exemple représenté, la région de collecteur est située sur et en contact avec la partie de la face 101T du substrat semiconducteur 101 exposée au fond de la tranchée 301, et sur et en contact avec au moins une partie des flancs de la couche isolante 103 à l’intérieur de la tranchée 301. La région de collecteur 303 du transistor 100 est en un matériau semiconducteur, par exemple le même matériau que le substrat semiconducteur 101, par exemple le silicium. La région de collecteur 303 est dopée du même type de conductivité que le substrat semiconducteur 101 — le type N, dans cet exemple. La région de collecteur 303 présente par exemple un niveau de dopage strictement inférieur à celui du substrat semiconducteur 101. À titre d’exemple, les espèces dopantes du substrat semiconducteur 101 — par exemple le phosphore, dans le cas où le substrat semiconducteur 101 est en silicium dopé de type N — diffusent dans la région de collecteur 303. La région de collecteur 303 est par exemple formée en exposant la structure à un précurseur gazeux du matériau semiconducteur de la région de collecteur 303, par exemple du dichlorosilane. Cela permet par exemple de réaliser une croissance sélective depuis les régions en silicium (depuis la partie de la face supérieure du substrat semiconducteur 101 exposée au fond de la tranchée 301, dans l’exemple représenté) et non depuis les régions isolantes (depuis les parties de la couche 205, dans l’exemple représenté). La région de collecteur 303 présente par exemple une épaisseur sensiblement égale à celle de la couche isolante 103. À titre d’exemple, la région de collecteur 303 présente une épaisseur égale à environ 70 nm. La FIG. 3 illustre un exemple dans lequel la région de collecteur 303 présente une épaisseur égale à celle de la couche isolante 103. Dans ce cas, la région de collecteur 303 affleure une face de la couche isolante 103 opposée au substrat semiconducteur 101 (la face supérieure de la couche 103, dans l’orientation de la FIG. 3 ). Toutefois, cet exemple n’est pas limitatif et la région de collecteur 303 peut, à titre de variante, présenter une épaisseur strictement inférieure à celle de la couche isolante 103. L’étape de formation de la région de collecteur 303 est par exemple précédée d’une étape de nettoyage de la face supérieure de la structure, par exemple un nettoyage par voie humide en utilisant une solution d’acide chlorhydrique. La région 303 constitue par exemple plus précisément une région de collecteur intrinsèque du transistor bipolaire 100. Dans l’exemple représenté, la région de collecteur 303 présente des flancs sensiblement verticaux. La FIG. 4 illustre une structure obtenue à l’issue d’une étape d’élargissement d’une partie de la tranchée 301 délimitée latéralement par la couche isolante 201 et d’une partie de la tranchée 301 délimitée latéralement par la couche isolante 205. En FIG. 4 , des traits verticaux en pointillé symbolisent la position des flancs de la tranchée 301 avant l’étape d’élargissement. À l’issue de l’étape d’élargissement de la tranchée 301, la partie de la tranchée 301 délimitée latéralement par les flancs de la couche isolante 201 présente une largeur strictement supérieure à celle de la région de collecteur 303. Par ailleurs, dans l’exemple représenté, la partie de la tranchée 301 délimitée latéralement par les flancs de la couche isolante 205 présente une largeur strictement supérieure à celle de la région de collecteur 303. L’élargissement de la tranchée 301 est par exemple réalisé par gravure des flancs des couches isolantes 201 et 205 situés à l’intérieur de la tranchée 301. La gravure est par exemple une gravure isotrope, par exemple une gravure humide permettant de graver sélectivement le matériau des couches isolantes 201 et 205. L’étape d’élargissement de la tranchée 301 est par exemple interrompue avant que les parties de la couche semiconductrice 105 ne soient exposées à l’intérieur de la tranchée 301. En d’autres termes, l’étape d’élargissement de la tranchée 301 est contrôlée de sorte que les parties de la tranchée 301 délimitées latéralement par les flancs des couches 201 et 205 présentent, après élargissement, une largeur strictement inférieure à celle de l’ouverture 107. Après élargissement, les flancs de la tranchée 301 sont chacun séparés latéralement de la partie de la couche semiconductrice 105 située en vis-à-vis par une partie de la couche isolante 201. La FIG. 5 illustre une structure obtenue à l’issue d’une étape optionnelle d’élargissement d’une partie de la tranchée 301 délimitée latéralement par la couche isolante 203. À l’issue de cette étape, la partie de la tranchée 301 délimitée latéralement par les flancs de la couche isolante 203 présente une largeur strictement supérieure à celle de la région de collecteur 303. L’élargissement de la tranchée 301 est par exemple réalisé par gravure des parties de la couche isolante 203 formant saillie à l’intérieur de la tranchée 301. La gravure est par exemple une gravure isotrope, par exemple une gravure humide permettant de graver sélectivement le matériau de la couche isolante 203. L’élargissement de la partie de la tranchée 301 délimitée latéralement par la couche isolante 203 est par exemple interrompu lorsque les flancs de la couche isolante 203 situés à l’intérieur de la tranchée 301 sont sensiblement alignés verticalement par rapport aux flancs des couches isolantes 201 et 205. La FIG. 6 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de formation d’une région de base 601 du transistor bipolaire 100 dans une partie de la tranchée 301 délimitée latéralement par la couche isolante 201, de formation optionnelle d’une région semiconductrice 603 sur la région de base 601, et de dépôt de couches isolantes 605 et 607. La région de base 601 du transistor 100 est par exemple formée par croissance épitaxiale depuis la face supérieure de la région de collecteur 303. Dans l’exemple représenté, la région de base 601 est située sur et en contact avec la face supérieure de la région de collecteur 303 et sur et en contact avec des parties de la face supérieure de la couche isolante 103 exposées au fond de la tranchée 301. La région de base 601 du transistor 100 est en un matériau semiconducteur, par exemple le même matériau que le substrat semiconducteur 101, par exemple le silicium. La région de base 601 est dopée du deuxième type de conductivité — le type P, dans cet exemple. À titre d’exemple, la région de base 601 est dopée par du germanium dans le cas où la région de base 601 est en silicium dopé de type P. La région de base 601 est par exemple formée en exposant la structure à un précurseur gazeux du matériau semiconducteur de la région de base 601, comprenant par exemple du dichlorosilane dans le cas où la région de base 601 est en silicium. Cela permet par exemple de réaliser une croissance sélective depuis les régions en silicium (depuis la face supérieure de la région de collecteur 303, dans l’exemple représenté) et non depuis les régions isolantes (depuis les parties de la couche 205, dans l’exemple représenté). Grâce à l’élargissement préalable de la tranchée 301, la croissance depuis la région de collecteur 303 s’effectue en outre latéralement jusqu’à atteindre les flancs de la tranchée 301. La région de base 601 présente par exemple une épaisseur strictement inférieure à celle de la couche isolante 201. La région 601 constitue par exemple plus précisément une région de base intrinsèque du transistor bipolaire 100. La région semiconductrice optionnelle 603 est par exemple ensuite formée par croissance épitaxiale depuis la face supérieure de la région de base 601. Dans l’exemple représenté, la région semiconductrice 603 est située sur et en contact avec la face supérieure de la région de base 601. La région semiconductrice 603 est par exemple en le même matériau que le substrat semiconducteur 101, par exemple le silicium. La région semiconductrice 603 est par exemple non dopée. La région semiconductrice 603 est par exemple une couche tampon entre la région de base 601 et une région semiconductrice présentant un dopage de type opposé à celui de la région de base 601 et ultérieurement formée sur et en contact avec la région semiconductrice 603. La région semiconductrice 603 sert à régler une jonction PN entre ces deux régions semiconductrices. La couche isolante 605 est ensuite déposée du côté de la face supérieure 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 605 revêt les flancs et le fond de la tranchée 301 et la couche isolante 205. Dans l’exemple représenté, la couche isolante 605 est plus précisément située sur et en contact avec des flancs des couches isolantes 201, 203 et 205 à l’intérieur de la tranchée 301, et sur et en contact avec des faces (les faces supérieures, dans l’orientation de la FIG. 6 ) des parties de la couche isolante 205 situées de part et d’autre de la tranchée 301. La couche isolante 605 est par exemple en le même matériau que la couche isolante 103. La couche isolante 605 est par exemple en un oxyde, par exemple un oxyde de silicium, par exemple en orthosilicate de tétraéthyle. La couche isolante 607 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 607 revêt la couche isolante 605. Dans l’exemple représenté, la couche isolante 607 est plus précisément située sur et en contact avec une face de la couche isolante 605 opposée au substrat semiconducteur 101 (la face supérieure de la couche 605, dans l’orientation de la FIG. 6 ). La couche isolante 607 est par exemple en le même matériau que la couche isolante 201. La couche isolante 607 est par exemple en un nitrure, par exemple un nitrure de silicium. Dans l’exemple représenté, l’empilement constitué par les couches isolantes 605 et 607 ne comble pas, c’est-à-dire ne remplit pas totalement, la tranchée 301. La FIG. 7 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de gravure des couches isolantes 607 et 605. La couche isolante 607 est par exemple gravée de sorte à retirer des parties de la couche 607 situées sur les parties de la couche isolante 205 et sur une partie centrale du fond de la tranchée 301. À l’issue de la gravure, il subsiste par exemple, à l’intérieur de la tranchée 301, deux parties disjointes de la couche isolante 607 revêtant respectivement des flancs opposés de la tranchée 301. Dans l’exemple représenté, les parties de la couche 607 affleurent la face supérieure de la couche isolante 205. La couche isolante 605 est par exemple ensuite gravée de sorte à retirer des parties de la couche 605 non revêtues par les parties de la couche isolante 607. Dans l’exemple représenté, il subsiste deux parties disjointes de la couche isolante 605 revêtant respectivement des flancs opposés de la tranchée 301. Les parties de la couche isolante 605 présentent par exemple, en vue de côté, une forme en L comprenant chacune une portion horizontale située sur et en contact avec la région semiconductrice 603 et une portion verticale, sensiblement orthogonale à la partie horizontale, située sur et en contact avec les flancs des couches isolantes 201, 203 et 205 à l’intérieur de l’ouverture 301. Les parties des couches isolantes 605 et 607 forment par exemple des espaceurs. À titre d’exemple, l’épaisseur de la couche isolante 201 est choisie de telle sorte que les portions horizontales des parties de la couche isolante 605 affleurent la face supérieure de la couche isolante 203. Cela permet de faciliter des étapes ultérieures de gravure des parties de la couche isolante 605. La FIG. 8 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de retrait des couches isolantes 607 et 205, et de retrait, au moins partiel, des portions verticales des L formés par les parties de la couche isolante 605. Dans l’exemple représenté, les couches isolantes 205 et 607 sont intégralement retirées, par exemple par gravure. Par ailleurs, dans cet exemple, les portions verticales des L formés par les parties de la couche isolante 605 sont gravées de sorte que les parties de la couche isolante 605 affleurent la face supérieure de la couche isolante 203. Cet exemple n’est toutefois pas limitatif, les parties de la couche isolante 605 pouvant, à titre de variante, former saillie depuis la face supérieure de la couche isolante 203. La FIG. 9 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de dépôt d’une couche semiconductrice 901 et d’une couche isolante 903. La couche semiconductrice 901 est déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche semiconductrice 901 revêt la couche isolante 203, les parties de la couche isolante 605 et une partie de la région semiconductrice 603 non revêtue par les parties de la couche isolante 605. Dans l’exemple représenté, la couche semiconductrice 901 est plus précisément située sur et en contact avec la face supérieure de la couche isolante 203, sur et en contact avec les faces supérieures et les flancs des parties de la couche isolante 605, et sur et en contact avec la partie de la face supérieure de la région semiconductrice 603 non revêtue par les parties de la couche isolante 605. Dans l’exemple représenté, la couche semiconductrice 901 comble, c’est-à-dire remplit totalement, la tranchée 301. La couche semiconductrice 901 est par exemple en le même matériau que le substrat semiconducteur 101, par exemple en silicium. À l’issue de son dépôt, la couche semiconductrice 901 présente par exemple une structure polycristalline au-dessus des régions isolantes et une structure monocristalline au-dessus de la région semiconductrice 603. La couche semiconductrice 901 est par exemple dopée du premier type de conductivité — le type N, dans cet exemple. La couche isolante 903 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 903 revêt la couche semiconductrice 901. Dans l’exemple représenté, la couche isolante 903 est plus précisément située sur et en contact avec une face de la couche semiconductrice 901 opposée au substrat semiconducteur 101 (la face supérieure de la couche 901, dans l’orientation de la FIG. 9 ). La couche isolante 903 est par exemple en le même matériau que la couche isolante 103. La couche isolante 903 est par exemple en un oxyde, par exemple un oxyde de silicium, par exemple en orthosilicate de tétraéthyle. À des fins de simplification, les faces supérieures de la couche semiconductrice 901 et de la couche isolante 903 ont été représentées, en FIG. 9 , comme étant sensiblement planes. Cet exemple n’est toutefois pas limitatif, les faces supérieures des couches 901 et 903 pouvant, en pratique, être non planes, par exemple du fait que les couches 901 et 903 suivent le relief de la face supérieure de la structure sur laquelle elles sont déposées. La FIG. 10 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de structuration de la couche isolante 903 et de la couche semiconductrice 901, de retrait de la couche isolante 203, de dépôt d’une couche isolante 1001, et de structuration de la couche isolante 1001. Dans l’exemple représenté, la couche isolante 903 est structurée, par exemple par photolithographie puis gravure, de sorte à ne conserver qu’une partie de la couche isolante 903 située à l’aplomb des régions de collecteur 303 et de base 601 du transistor bipolaire 100. Dans cet exemple, la partie de la couche isolante 903 subsistant à l’issue de la structuration présente, en vue de dessus, des dimensions latérales strictement inférieures à celles de la région de collecteur 303. La couche semiconductrice 901 est par exemple ensuite structurée, par exemple par gravure en utilisant la partie de la couche isolante 903 comme masque dur, de sorte à conserver uniquement une partie de la couche semiconductrice 901 située sensiblement à l’aplomb de la partie de la couche isolante 903. La partie de la couche semiconductrice 901 subsistant à l’issue de la structuration constitue une région d’émetteur, par exemple une région d’émetteur intrinsèque, du transistor bipolaire 100. Dans l’exemple représenté, la région d’émetteur présente, en vue de dessus, des dimensions latérales strictement inférieures à celles de la région de collecteur 303 du transistor bipolaire 100. La couche isolante 203 est par exemple ensuite retirée, par exemple par gravure. Au cours de cette étape, des parties de la couche isolante 605 non revêtues de la partie de la couche semiconductrice 901 sont par exemple en outre retirées. La couche isolante 1001 est ensuite déposée du côté de la face 101T du substrat semiconducteur 101, par exemple sur toute la face supérieure de la structure. La couche isolante 1001 revêt la couche isolante 201, la région semiconductrice 603, la partie de la couche semiconductrice 901 et la partie de la couche isolante 903. Dans l’exemple représenté, la couche isolante 1001 est plus précisément située sur et en contact avec une face de la couche isolante 201 opposée au substrat semiconducteur 101 (la face supérieure de la couche 201, dans l’orientation de la FIG. 10 ), avec des parties de la région semiconductrice 603 non revêtues par la couche isolante 605 ou par la couche semiconductrice 901, avec les flancs de la partie de la couche semiconductrice 901 et avec les flancs et la face supérieure de la partie de la couche isolante 903. La couche isolante 1001 est par exemple en le même matériau que la couche isolante 103. La couche isolante 1001 est par exemple en un oxyde, par exemple un oxyde de silicium, par exemple en orthosilicate de tétraéthyle. La couche isolante 1001 est ensuite structurée, par exemple par photolithographie puis gravure, de sorte à conserver uniquement des parties de la couche isolante 1001 revêtant les flancs des parties de la couche semiconductrice 901 et de la couche isolante 903. Les parties des couches isolantes 903 et 1001 assurent par exemple une fonction d’encapsulation de la partie de la couche semiconductrice 901. La FIG. 11 illustre une structure ultérieurement obtenue à l’issue d’étapes successives de retrait de la couche isolante 201 et de formation d’une couche semiconductrice 1101. La couche semiconductrice 1101 est par exemple formée par croissance cristalline depuis les parties de la couche semiconductrice 105 et depuis des flancs exposés de la région de base 601 et de la région semiconductrice 603. Dans cet exemple, la couche semiconductrice 1101 ne croît pas sur les parties des couches isolantes 1001 et 903. La couche semiconductrice 1101 est par exemple en le même matériau que le substrat semiconducteur 101, par exemple en silicium. La couche semiconductrice 1101 est par exemple dopée du deuxième type de conductivité — le type P, dans cet exemple. La FIG. 12 illustre une structure ultérieurement obtenue à l’issue d’une étape de structuration de la couche semiconductrice 1101, de la couche semiconductrice 105 et de la couche isolante 103. Des parties de la couche semiconductrice 1101, de la couche semiconductrice 105 et de la couche isolante 103 situées au voisinage des flancs de la tranchée 109 sont retirées, par exemple par photolithographie puis gravure. Au cours de cette étape, des parties de la couche semiconductrice 1101 revêtant la région semiconductrice 603 sont par exemple en outre retirées. Dans l’exemple représenté, les parties de la couche semiconductrice 1101 ne sont pas en contact avec les parties de la couche isolante 1001. Les parties de la couche semiconductrice 1101 forment par exemple une région de base extrinsèque du transistor 100. La FIG. 13 illustre une structure ultérieurement obtenue à l’issue d’une étape de formation d’espaceurs 1301 interposés latéralement entre les parties de la couche semiconductrice 1101 et les parties de la couche isolante 1001. Chaque espaceur 1301 comprend une région isolante 1303 revêtant la région semiconductrice 603. La région isolante 1303 est par exemple en le même matériau que la couche isolante 103. La région isolante 1303 est par exemple en un oxyde, par exemple un oxyde de silicium, par exemple en orthosilicate de tétraéthyle. Chaque espaceur 1301 comprend en outre une région isolante 1305 revêtant la région isolante 1303 et l’une des parties de la couche isolante 1001. La région isolante 1305 est par exemple en le même matériau que la couche isolante 201. La région isolante 1305 est par exemple en un nitrure, par exemple un nitrure de silicium. Dans l’exemple représenté, la région isolante 1303 est plus précisément située sur et en contact avec la face supérieure de la région semiconductrice 603, et la région isolante 1305 est plus précisément située sur et en contact avec la face supérieure de la région isolante 1303 et sur et en contact avec la partie de la couche isolante 1001. La réalisation des espaceurs 1301 est à la portée de la personne du métier à partir des indications de la présente description. Bien que cela n’ait pas été détaillé, d’autres étapes, par exemple des étapes de réalisation d’éléments de reprise de contact du transistor 100, peuvent ultérieurement être mises en œuvre. Des électrodes de collecteur sont par exemple formées sur et en contact avec des parties de la face supérieure 101T du substrat semiconducteur 101 exposées à l’issue de l’étape précédemment décrite en relation avec la FIG. 13 . Par ailleurs, des électrodes de base sont par exemple réalisées sur et en contact avec les faces supérieures des parties de la couche semiconductrice 1101, et une électrode d’émetteur est par exemple formée sur et en contact avec la face supérieure de la région semiconductrice 901, par exemple après retrait de la région isolante 903 afin d’exposer la face supérieure de la région semiconductrice 901. À titre d’exemple, les électrodes du transistor 100 sont formées par siliciuration. Dans le transistor bipolaire 100, la connexion entre la base intrinsèque 601 et la base extrinsèque, formée par les parties de la couche semiconductrice 1101 est située dans une zone du transistor 100 distante d’une jonction PN entre la région de base 601 et la région de collecteur 303. Cela permet avantageusement de réduire une capacité C BC entre la base et le collecteur du transistor 100 sans augmenter une résistance R Bx de base. Le transistor bipolaire 100 présente ainsi une fréquence de commutation plus importante que celle de transistors présentant une structure analogue mais dont la région de base 601 ne présente pas des dimensions latérales supérieures à celle de la région de collecteur 303. De nombreuses applications sont susceptibles de tirer profit des avantages procurés par le transistor bipolaire 100, le transistor 100 pouvant ainsi être intégré dans divers types de dispositifs. À titre d’exemple, le transistor 100 peut être intégré dans un dispositif destiné à l’industrie automobile. L’électrification des véhicules automobiles cause une forte augmentation du nombre de composants électroniques présents dans les véhicules. Le dispositif comprend par exemple des thyristors, des redresseurs, des diodes de suppression de tensions transitoires, des modules, etc. destinés à être incorporés dans lesdits véhicules. Par ailleurs, l’aide à la conduite et l’automatisation de la conduite sont à l’origine d’une augmentation du nombre de composants électroniques dans les véhicules. Le dispositif comprend par exemple des diodes de suppression de tensions transitoires, une protection contre les décharges électrostatiques et des filtres de mode commun permettant de protéger le dispositif contre des risques électriques. Le transistor 100 peut par exemple être plus particulièrement intégré dans un module radar permettant de mettre en œuvre des fonctions de régulation de vitesse adaptative et/ou de freinage d’urgence d’un véhicule. À titre d’exemple, le transistor 100 peut être intégré dans un dispositif destiné à l’industrie. En particulier, le dispositif est par exemple utilisé pour le développement des énergies vertes ou pour l’électrification d’infrastructures, par exemple pour des bornes de recharge ou pour la collecte d’énergie solaire. Le dispositif peut également être utilisé dans le domaine de l’internet des objets ou dans le domaine des maisons connectées. Le dispositif peut également être utilisé pour la mise en œuvre de systèmes d’informatique dans le nuage, de réseaux de communication radiofréquence 5G, de centres de données et de serveurs. Le dispositif comprend par exemple des matériaux à large bande interdite. À titre d’exemple, le transistor 100 peut être intégré dans un dispositif destiné à être utilisé dans l’électronique personnelle, par exemple dans le but d’augmenter un volume d’informations échangées par communication radiofréquence, dans des systèmes de communication 5G, ou plus généralement dans tout dispositif connecté. Le dispositif est par exemple un téléphone mobile, ou smartphone, ou fait partie d’un réseau de l’internet des objets. Le dispositif est par exemple connecté par 5G, par WiFi ou par communication large bande. Le dispositif comprend par exemple des interfaces à haut débit, par exemple avec un filtrage avancé et une protection contre les décharges électrostatiques. À titre d’exemple, le transistor 100 peut être intégré dans un dispositif destiné à être utilisé dans des équipements de communication, ou dans des ordinateurs et des périphériques. Le dispositif est par exemple utilisé dans des infrastructures 5G et des centres de données dédiés. Le dispositif comprend par exemple des diodes en carbure de silicium, des transistors de puissance Schottky, des protections contre les décharges électrostatiques et des diodes de suppression des tensions transitoires. Le dispositif peut également être utilisé dans des satellites comprenant par exemple des dispositifs passifs intégrés pour des applications radiofréquence. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, la personne du métier est capable, à partir des indications de la présente description, d’adapter le procédé de fabrication du transistor bipolaire 100 au cas où la région optionnelle 603 est omise. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples particuliers de matériaux et de dimensions mentionnés dans la présente description. Procédé de fabrication d’un transistor bipolaire (100) comprenant les étapes successives suivantes : a) déposer, sur une face (101T) d’un substrat semiconducteur (101), un empilement comprenant une première couche isolante (103) revêtant le substrat semiconducteur et une deuxième couche isolante (201) revêtant la première couche isolante ; b) former une tranchée (301) s’étendant à travers toute l’épaisseur de l’empilement ; c) former, dans une première partie de la tranchée (301) délimitée latéralement par la première couche isolante, une région de collecteur (303) du transistor ; d) élargir une deuxième partie de la tranchée délimitée latéralement par la deuxième couche isolante ; et e) former, dans la deuxième partie de la tranchée, une région de base (601) du transistor. Procédé selon la revendication 1, dans lequel, à l’étape c), la région de collecteur (303) est formée par croissance épitaxiale depuis ladite face (101T) du substrat semiconducteur (101). Procédé selon la revendication 1 ou 2, dans lequel, à l’étape a), l’empilement comprend en outre une troisième couche isolante (203) revêtant la deuxième couche isolante (201), une quatrième couche isolante (205) revêtant la troisième couche isolante et une cinquième couche isolante (207) revêtant la quatrième couche isolante. Procédé selon la revendication 3, dans lequel : – les première (103), troisième (203) et cinquième (207) couches sont en un même premier matériau ; et – les deuxième (201) et quatrième (205) couches sont en un même deuxième matériau, différent du premier matériau. Procédé selon la revendication 4, dans lequel le premier matériau est un oxyde, de préférence un oxyde de silicium, plus préférentiellement l’orthosilicate de tétraéthyle. Procédé selon la revendication 4 ou 5, dans lequel le deuxième matériau est un nitrure, de préférence un nitrure de silicium. Procédé selon l’une quelconque des revendications 3 à 6, dans lequel, à l’étape d), une troisième partie de la tranchée (301) délimitée latéralement par la quatrième couche isolante (205) est en outre élargie. Procédé selon l’une quelconque des revendications 3 à 7, comprenant en outre, postérieurement à l’étape d), une étape de retrait de parties de la troisième couche isolante (203) formant saillie à l’intérieur de la tranchée (301). Procédé selon l’une quelconque des revendications 1 à 8, dans lequel, à l’étape e), la région de base (601) est formée par croissance épitaxiale depuis une face de la région de collecteur (303) opposée au substrat semiconducteur (101). Procédé selon l’une quelconque des revendications 1 à 9, dans lequel, à l’étape d), la tranchée (301) est élargie par une gravure isotrope, de préférence une gravure humide. Transistor bipolaire (100) comprenant : – sur une face (101T) d’un substrat semiconducteur (101), un empilement comprenant une première couche isolante (103) revêtant le substrat semiconducteur et une deuxième couche isolante (201) revêtant la première couche isolante ; – une région de collecteur (303) du transistor délimitée latéralement par la première couche isolante ; et – sur la région de collecteur, une région de base (601) du transistor présentant des flancs sensiblement verticaux et délimitée latéralement par la deuxième couche isolante, la région de base présentant, en vue de dessus, des dimensions latérales strictement supérieures à celles de la région de collecteur. Transistor (100) selon la revendication 11, comprenant en outre une région d’émetteur (901) présentant, en vue de dessus, des dimensions latérales strictement inférieures à celles de la région de collecteur (303).