FR 3157668 A1 20250627 FR 2315156 A 20231222 Dispositif électronique quantique doté : - d’un premier ensemble de régions semi-conductrices (102L, 104L) comprenant une première région semi-conductrice inférieure (102L) et une première région semi-conducteur supérieure (104L), superposée à, et séparée de, la première région semi-conductrice inférieure par le biais d’une première zone de séparation » (ZS1) diélectrique, - d’un deuxième ensemble de régions semi-conductrices (102R, 104R) comprenant une deuxième région semi-conductrice inférieure (102R) et une deuxième région semi-conducteur supérieure (104R), superposée à, et séparée de, la première région semi-conductrice inférieure par le biais d’une deuxième zone de séparation » (ZS2) diélectrique, le premier ensemble de régions semi-conductrices (102L, 104L) étant disposé en vis-à-vis du deuxième ensemble de régions semi-conductrices (102R, 104R), au moins une région diélectrique (RD) séparant le premier ensemble de régions semi-conductrices (102R, 104R) du deuxième ensemble de régions semi-conductrices (102R, 104R). Figure pour l’abrégé : 1 Dispositif quantique à qubits empilés DOMAINE TECHNIQUE ET É TAT DE LA TECHNIQUE ANT É RIEURE La présente demande se rapporte au domaine des dispositifs quantiques dans lesquelles au moins une informatique quantique basée sur un état quantique donné parmi au moins deux niveaux mesurables est utilisée comme vecteur d’information. Cet état quantique est appelé qubit ou bit quantique ou encore « quantum bit » en anglais. Un type particulier de qubit est le qubit de spin lorsqu’on utilise le degré de liberté intrinsèque du spin d’électrons individuels pour coder l’information quantique. Les qubits peuvent être formés dans un matériau semi-conducteur au sein de structures de confinement de tailles nanométriques et définies de manière électrostatique et ou physique. Ces structures de confinement sont typiquement appelées « boites quantiques » (« quantum dots » en anglais). Une boîte quantique se comporte comme un puits de potentiel confinant une ou plusieurs charges élémentaires (électrons ou trous) dans une région de semi-conducteur. Pour mesurer l’état d’un qubit, il est connu de procéder à une conversion spin/charge qui permet de convertir l’état de spin des particules chargées en un état de charge des boites quantiques contenant lesdites particules. Il est alors nécessaire de mesurer cet état de charge afin d’en déduire l’état de spin des particules chargées avant conversion. Pour cela, un moyen de mesure de l’état de charge est en général disposé en regard ou à proximité de chaque boite quantique. La lecture d’un qubit peut être en particulier réalisée en utilisant une autre boîte quantique appelée « ilot de lecture » ou « ilot de détection » couplée à celle du qubit destiné à être lu. Ces deux éléments forment deux puits de potentiel séparés par une barrière de potentiel. Des dispositifs dans lesquels les ilots de détection et boites quantiques sont disposées en regard et dans un même plan parallèle au plan principal d’un substrat sur lequel les boites quantiques et les ilots de détection sont formées, sont connus. Le document de R Pillarisetty “High Volume Electrical Characterization of Semiconductor Qubits”, 2019 IEEE International Electron Devices Meeting (IEDM) propose par exemple un dispositif avec des boites quantiques formées dans un premier bloc semi-conducteur de forme allongée (« fin » selon la terminologie anglo-saxonne ») et des ilots de détection formées dans un deuxième bloc semi-conducteur de forme allongée et parallèle au premier bloc. Il se pose le problème de réaliser un nouveau dispositif quantique et qui soit de préférence amélioré en termes de densité d’intégration tout en conservant une bonne sensibilité de détection. Selon un aspect, la présente invention concerne un dispositif électronique quantique doté d’un substrat, le substrat étant revêtu : - d’un premier ensemble de régions semi-conductrices comprenant au moins une première région semi-conductrice inférieure et au moins une première région semi-conducteur supérieure, superposée à, et séparée de, la première région semi-conductrice inférieure par le biais d’une première zone dite « de séparation », en matériau diélectrique, - d’un deuxième ensemble de régions semi-conductrices comprenant au moins une deuxième région semi-conductrice inférieure et au moins une deuxième région semi-conducteur supérieure, superposée à, et séparée de, la première région semi-conductrice inférieure par le biais d’une deuxième zone dite « de séparation » en matériau diélectrique, le premier ensemble de régions semi-conductrices étant disposé en vis-à-vis du deuxième ensemble de régions semi-conductrices de sorte que la première région semi-conductrice inférieure est disposée en regard de la deuxième région semi-conductrice inférieure et de sorte que la première région semi-conductrice supérieure est disposée en regard de la deuxième région semi-conductrice supérieure, - au moins une région diélectrique séparant le premier ensemble de régions semi-conductrices du deuxième ensemble de régions semi-conductrices. La région diélectrique peut être prévue de sorte à permettre un couplage électrostatique entre la première région semi-conductrice inférieure et la deuxième région semi-conductrice inférieure, et de sorte à permettre un couplage électrostatique entre la première région semi-conductrice supérieure et la deuxième région semi-conductrice supérieure, En variante ou en combinaison, les zones de séparation peuvent être également prévues de sorte à permettre un couplage électrostatique entre la première région semi-conductrice inférieure et la première région semi-conductrice supérieure, et de sorte à permettre un couplage électrostatique entre la deuxième région semi-conductrice inférieure et la deuxième région semi-conductrice supérieure. Avec un tel dispositif on obtient une densité de qubits améliorée tout en permettant de préserver une proximité entre boite quantique et ilot de détection permettant de conserver une bonne sensibilité de détection. Avantageusement, le dispositif peut comprendre en outre : - un premier groupe de grilles superposées comprenant au moins une première grille inférieure et une première grille supérieure superposée à, et séparée de la première grille inférieure par le biais d’une première zone d’isolation, la première grille inférieure et la première grille supérieure étant disposées contre, et en regard, respectivement de la première région semi-conductrice inférieure et de la première région semi-conductrice supérieure de sorte à exercer respectivement un contrôle électrostatique de la première région semi-conductrice inférieure et de la première région semi-conductrice supérieure, - un deuxième groupe de grilles superposées comprenant au moins une deuxième grille inférieure séparée d’une deuxième grille supérieure superposée à, et séparée de la deuxième grille inférieure par le biais d’une deuxième zone d’isolation, la deuxième grille inférieure et la deuxième grille supérieure étant disposées contre, et en regard, respectivement de la deuxième région semi-conductrice inférieure et de la deuxième région semi-conductrice supérieure de sorte à exercer respectivement un contrôle électrostatique de la deuxième région semi-conductrice inférieure et de la deuxième région semi-conductrice supérieure, le premier groupe de grilles superposées et le deuxième groupe de grille superposées étant disposés de part et d’autre du premier ensemble de régions semi-conductrices et du deuxième ensemble de régions semi-conductrices. Avantageusement, la première région semi-conductrice inférieure et la première région semi-conductrice supérieure sont des régions respectivement d’un barreau semi-conducteur inférieur et d’un barreau semi-conducteur supérieur, le barreau semi-conducteur inférieur et le barreau semi-conducteur supérieur s’étendant parallèlement à une première direction parallèle à un plan principal du substrat, le dispositif étant doté d’un troisième groupe de grilles superposées juxtaposé audit premier groupe de grilles superposées et dédiées au contrôle électrostatique d’une troisième région semi-conductrice inférieure du barreau semi-conducteur inférieur et d’une troisième région semi-conductrice supérieure du barreau semi-conducteur supérieur. Selon une possibilité de mise en œuvre, ledit barreau semi-conducteur inférieur et ledit barreau semi-conducteur supérieur, sont respectivement un premier barreau semi-conducteur inférieur et un premier barreau semi-conducteur supérieur, la deuxième région semi-conductrice inférieure et la deuxième région semi-conductrice supérieure étant des régions respectivement d’un deuxième barreau semi-conducteur inférieur et d’un deuxième barreau semi-conducteur supérieur, lesdits deuxièmes barreau semi-conducteur inférieur et supérieur s’étendant parallèlement respectivement auxdits premier barreau semi-conducteur inférieur et supérieur, le dispositif étant doté d’un quatrième groupe de grilles superposées juxtaposé audit deuxième groupe de grilles superposées pour le contrôle électrostatique d’une quatrième région semi-conductrice du deuxième barreau semi-conducteur inférieur et d’une quatrième région semi-conductrice supérieure du deuxième barreau semi-conducteur supérieur, le premier barreau semi-conducteur inférieur et le deuxième barreau semi-conducteur inférieur étant situés dans un même premier plan parallèle à un plan principal du substrat, le premier barreau semi-conducteur supérieur et le deuxième barreau semi-conducteur supérieur étant situés dans un même deuxième plan parallèle à un plan principal du substrat, la troisième région semi-conductrice inférieure étant disposée en regard de la quatrième région inférieure, la troisième région semi-conductrice supérieure étant disposée en regard de la quatrième région semi-conductrice supérieure. Selon une possibilité de mise en œuvre, le dispositif peut comprendre en outre, dans une direction parallèle à la première direction, entre ledit premier groupe de grilles et ledit troisième groupe de grille : - au moins une électrode d’échange ou, - des électrodes d’échanges superposées et séparées l’une de l’autre par une couche de séparation isolante, - une zone d’au moins un matériau isolant. Selon un mode de réalisation avantageux, le dispositif peut comprendre en outre : - un bloc semi-conducteur dopé, formant un premier réservoir de dopants, le bloc semi-conducteur dopé étant agencé à une première extrémité du premier barreau semi-conducteur supérieur, du premier barreau semi-conducteur inférieur, du deuxième barreau semi-conducteur supérieur, du deuxième barreau semi-conducteur inférieur, - un autre bloc semi-conducteur dopé, formant un deuxième réservoir de dopants, l’autre bloc semi-conducteur dopé étant agencé à une deuxième extrémité du premier barreau semi-conducteur supérieur, du premier barreau semi-conducteur inférieur, du deuxième barreau semi-conducteur supérieur, du deuxième barreau semi-conducteur inférieur, et qui est opposée à la première extrémité. Selon un mode de réalisation particulier, la région diélectrique entre le premier ensemble de régions semi-conductrices et le deuxième ensemble de régions semi-conductrices est prévue avec une composition diélectrique hétérogène de sorte que dans une portion centrale située entre la première région semi-conductrice inférieure et la deuxième région semi-conductrice supérieure et entre la première région semi-conductrice supérieure et la deuxième région semi-conductrice inférieure, la région diélectrique a une première composition et une première permittivité diélectrique relative, et que dans une autre portion située entre la première région semi-conductrice inférieure et la deuxième région semi-conductrice inférieure ou entre la première région semi-conductrice supérieure et la deuxième région semi-conductrice supérieure, la région diélectrique a une deuxième composition et une deuxième permittivité diélectrique relative plus élevée que la première permittivité diélectrique relative. Selon une première possibilité d’agencement de ce mode de réalisation particulier, la région diélectrique à composition diélectrique hétérogène entre le premier ensemble et le deuxième ensemble de régions semi-conductrices peut être formée : - de ladite portion centrale en un premier matériau diélectrique ayant une première constante diélectrique, - d’une portion inférieure située entre la première région semi-conductrice inférieure et la deuxième région semi-conductrice inférieure en un deuxième matériau diélectrique ayant une deuxième constante diélectrique inférieure à la première constante diélectrique, - d’une portion supérieure située entre la première région semi-conductrice supérieure et la deuxième région semi-conductrice supérieure en un deuxième matériau diélectrique ayant une deuxième constante diélectrique inférieure à la première constante diélectrique, la portion inférieure, la portion centrale et la portion supérieure étant superposées. Selon une deuxième possibilité d’agencement de ce mode de réalisation particulier, la région diélectrique à composition isolante hétérogène entre le premier ensemble et le deuxième ensemble de régions semi-conductrices est formée : - d’au moins un matériau diélectrique ayant un constante diélectrique k2 enrobant chacune des premières et deuxièmes régions semi-conductrices inférieure et supérieure, de sorte à former des bosses isolantes inférieures contre les premières et deuxièmes régions semi-conductrices inférieure et des bosses supérieures contre les premières et deuxièmes régions semi-conductrices supérieures, et des parties creuses chacune entre une bosse isolante supérieure située sur la première ou deuxième région semi-conductrice supérieure une bosse isolante inférieure située sur la première ou deuxième région semi-conductrice inférieure. - d’un espace isolant agencé formé entre les bosses isolantes et par les parties creuses, ledit espace isolant étant comblé par un autre matériau diélectrique ayant un constante diélectrique k1, telle que k1 Selon un autre aspect, la présente invention concerne un procédé de réalisation d’un dispositif électronique quantique et en particulier d’un dispositif quantique tel que défini plus haut. Un mode de réalisation prévoit un procédé de fabrication d’un dispositif quantique tel que défini plus haut et dans lequel la formation du premier ensemble de régions semi-conductrices et dudit deuxième ensemble de régions semi-conductrices comprend des étapes de : - réalisation sur ledit substrat d’une structure formé d’une superposition de couches composée d’une alternance de couches à base d’un premier matériau donné, et de couches à base d’un deuxième matériau, le deuxième matériau étant semi-conducteur, ledit premier matériau donné étant apte à être gravé sélectivement vis-à-vis dudit deuxième matériau donné, - réalisation d’une tranchée de séparation s’étendant principalement dans une direction parallèle à la première direction par gravure de ladite superposition de couches de sorte à de sorte à diviser ladite structure en une première portion et une deuxième portion, la première portion et la deuxième portion s’étendant parallèlement à la première direction, les régions semi-conductrices dudit premier ensemble étant des régions semi-conductrices de la première portion et formées à base dudit deuxième matériau donné, les régions semi-conductrices dudit deuxième ensemble étant des régions semi-conductrices de la deuxième portion et formées à base dudit deuxième matériau donné. Avantageusement, après la réalisation de ladite tranchée, le procédé peut comprendre la formation de ladite région diélectrique par dépôt de matériau diélectrique entre ladite première portion et ladite deuxième portion de ladite structure. Selon une possibilité de mise en œuvre, après réalisation de la tranchée de séparation et préalablement à la formation de ladite région diélectrique, le procédé peut comprendre des étapes de : - gravure au moins partielle dudit premier matériau donné et sélective vis-à-vis du deuxième matériau dans la première portion et ladite deuxième portion de sorte à libérer des espaces, - remplissage desdits espaces par un matériau diélectrique de sorte à former la première zone « de séparation » et la deuxième zone « de séparation ». Selon un mode de réalisation, après avoir rempli lesdits espaces par un matériau diélectrique donné, le procédé peut comprendre des étapes de : - gravure anisotrope du matériau diélectrique de sorte à libérer un espace formant une tranchée réduite entre lesdites portions de zone active, - remplissage de la tranchée réduite au moyen d’au moins un autre matériau diélectrique différent dudit matériau diélectrique donné. Avantageusement, le procédé de fabrication du dispositif quantique peut comprendre en outre, après formation de ladite structure et préalablement à la formation de ladite tranchée de séparation dans cette structure, des étapes de : - formation de motifs de grille en matériau de grille de part et d’autre de la structure, - formation d’une encapsulation isolante autour des motifs de grille, - retrait partiel du matériau de grille de sorte à conserver un bloc inférieur (GI) de matériau de grille et réaliser des cavités au-dessus de ce bloc inférieur de matériau de grille et entourées par l’encapsulation, - remplir les cavités d’au moins une couche isolante de sorte à former une zone d’isolation sur le bloc inférieur de matériau de grille puis, - remplir les cavités d’au moins une couche de matériau de grille, de sorte à former un bloc supérieur de matériau de grille sur la zone d’isolation. De manière avantageuse, le procédé de fabrication peut comprendre en outre, après formation de ladite structure et préalablement à la formation de ladite tranchée de séparation dans cette structure, une formation de réservoirs de dopants à des extrémités de ladite structure, la formation desdits réservoirs de dopants comprenant : - réaliser une gravure sélective partielle du premier matériau vis-à-vis du deuxième matériau afin de créer des renfoncements au niveau desdites extrémités de ladite structure, - combler lesdits renfoncements par un matériau isolant afin de former des bouchons isolants dans lesdits renfoncements, - réaliser une épitaxie de matériau semi-conducteur à partir d’extrémités dévoilées des couches à base du deuxième matériau, tandis que les couches à base du premier matériau sont protégées par les bouchons isolants. La présente invention sera mieux comprise à la lecture de la description d’exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : FIG. 1 illustre un exemple de dispositif quantique suivant l’invention à plusieurs niveaux de régions semi-conductrices superposées. FIG. 2 illustre un exemple de réalisation dans lequel le dispositif quantique est doté de plusieurs paires de grille superposées et réparties le long de barreaux semi-conducteurs superposés. FIG. 2 illustre une superposition de barreaux semi-conducteur dans le dispositif quantique. FIG. 3 FIG. 4 illustrent un exemple réalisation du dispositif quantique dans lequel un espace isolant est prévu entre des groupes de grilles voisins et répartis le long de barreaux semi-conducteurs superposés. FIG. 5 FIG. 6 FIG. 6 illustrent un exemple de réalisation d’une structure semi-conductrice de zone active pour dispositif quantique à deux ensembles de régions semi-conductrices superposées. FIG. 7 FIG. 8 FIG. 9 illustrent un exemple de réalisation de motifs de grilles. FIG. 10 FIG. 11 FIG. 12 FIG. 13 illustrent un exemple de réalisation de réservoirs de dopants. FIG. 14 FIG. 15 FIG. 16 FIG. 17 FIG. 18 FIG. 19 FIG. 19 illustrent un exemple de réalisation de grilles superposées à partir des motifs de grille. FIG. 20 FIG. 20 illustrent un exemple de réalisation d’une tranchée de séparation pour séparer une structure semi-conductrice de zone active en portions distinctes et agencées face à face l’une de l’autre et comportant des régions semi-conductrices superposées. FIG. 21 FIG. 22 illustrent un exemple de réalisation de zones de séparation diélectriques intercalées entre des régions semi-conductrices superposées des portions de la structure de zone active. FIG. 23 FIG. 23 illustrent un exemple de réalisation d’une région diélectrique intermédiaire entre une première portion et une deuxième portion de structure de zone active. FIG. 24 illustre un premier mode de réalisation particulier du dispositif quantique dans lequel la région diélectrique intermédiaire a une composition hétérogène afin de permettre un couplage électrostatique entre régions semi-conductrices de la première portion et de la deuxième portion situées dans un même niveau tout en empêchant un couplage électrostatique entre d’une part des régions semi-conductrices de la première portion et d’autre part des régions semi-conductrices de la deuxième portion situées dans des niveaux différents. FIG. 25 FIG. 26 FIG. 27 FIG. 28 FIG. 29 illustrent un exemple de procédé de fabrication du premier mode de réalisation particulier de dispositif quantique. FIG. 30 FIG. 31 FIG. 35 FIG. 39 FIG. 40 illustrent un deuxième mode de réalisation particulier du dispositif quantique. FIG. 32 FIG. 33 FIG. 34 illustrent un premier exemple de procédé de fabrication du deuxième exemple de réalisation particulier de dispositif quantique. FIG. 36 FIG. 37 FIG. 38 FIG. 39 illustrent un exemple de procédé de fabrication du deuxième mode de réalisation particulier du dispositif quantique. FIG. 41 FIG. 42 illustrent un exemple de réalisation de grilles d’échange. Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. En outre, dans la description ci-après, des termes qui dépendent de l'orientation de la structure tels que « dessus », « dessous », « inférieur », « supérieur », « juxtaposé », « superposé » s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS On se réfère tout d’abord à la FIG. 1 qui donne un exemple de réalisation d’un dispositif quantique. Le dispositif est agencé sur un substrat 5 qui peut être par exemple de type semi-conducteur sur isolant, en particulier de type SOI (SOI pour « Silicon On Insulator » ou silicium sur isolant) ou bien de type massif (« bulk » selon la terminologie anglosaxonne), par exemple en silicium. Le dispositif est doté ici de boites quantiques BQ1, BQ2 formées dans un premier ensemble de régions semi-conductrices superposées 102L, 104L, par exemple en silicium ou en germanium. Une boite quantique BQ1 est ainsi réalisée dans une première région semi-conductrice 102L dite « inférieure » tandis qu’une autre boite quantique BQ2 disposée au-dessus de la première région semi-conductrice inférieure, est formée dans une première région semi-conductrice dite « supérieure » 104L. Les boites quantiques BQ1, BQ2 assurent chacune le confinement d’au moins une charge élémentaire (électron(s) ou trou(s)). De préférence, chaque boite quantique BQ1, BQ2 comporte ici une seule charge élémentaire. Le spin de cette charge, en particulier un électron, peut être prévu pour coder l’information quantique. Dans ce cas, les qubits associés aux boites quantiques BQ1, BQ2 sont des qubit de spin. Pour permettre de détecter un état quantique également appelé « état de charge » des boites quantique BQ1, BQ2, une structure de détection de charge est prévue à proximité et dans cet exemple en face des boites quantiques BQ1, BQ2. Cette structure de détection comprend des ilots de détection ID1, ID2 formés dans un deuxième ensemble de régions semi-conductrices superposées 102R, 104R, typiquement à base d’un même matériau semi-conducteur que les régions 102L, 104L. Un ilot de détection ID1 est ainsi réalisé dans une deuxième région semi-conductrice inférieure 102R qui fait face à la première région semi-conductrice inférieure 102L tandis qu’un autre ilot de détection ID2 est formé dans une deuxième région semi-conductrice supérieure 104R disposée au-dessus de la deuxième région semi-conductrice inférieure 102R et fait face à la première région semi-conductrice supérieure 104L. Les premières régions semi-conductrices 102L, 104L sont ainsi ici prévues pour former chacune un qubit, tandis que les deuxièmes régions semi-conductrices 102R, 104R sont ici dédiées à la lecture des qubits. Dans l’exemple de réalisation particulier illustré les régions semi-conductrices inférieures 102L, 102R sont agencées dans un même premier plan P1, tandis que les régions semi-conductrices supérieures 104L, 104R sont agencées dans un même deuxième plan P2, les premier et deuxième plans P1 et P2 étant parallèles à un plan principal du substrat 5 (i.e. un plan défini tout au long de la description comme un plan passant par le substrat 5 et qui est parallèle au plan [0 ;x ;y] du repère orthogonal [0 ;x ;y ;°z]). Le dispositif est pourvu également d’au moins une région diélectrique RD à base d’au moins un matériau diélectrique située entre d’une part la superposition de boites quantiques BQ1, BQ2 et d’autre part la superposition d’ilots ID1, ID2. Dans cet exemple de réalisation, le fonctionnement du dispositif repose sur un couplage capacitif également appelé « couplage électrostatique » entre chaque boite quantique BQ1, BQ2 et un ilot de détection ID1, ID2 agencé en face de la boite quantique BQ1, BQ2. On choisit dans ce cas le ou les matériau(x) diélectrique(s) de la région diélectrique RD en particulier en termes de permittivité relative ou de constante diélectrique et les dimensions D1, D2 (correspondant respectivement à la distance entre régions semi-conductrices supérieure et à la distance entre régions semi-conductrices inférieures) de cette région diélectrique RD pour permettre d’obtenir un tel couplage électrostatique. Un tel couplage peut se traduire par signal utile mesurable supérieur à un signal parasite et qui peut être de l'ordre de plusieurs fF (femto Farad). Par exemple, pour permettre d’obtenir un couplage électrostatique entre une boite quantique et un ilot en face de cette boite, la région diélectrique RD peut être formée à base de SiO 2 , SiN, Al 2 O 3 , HfO 2 , et des dimensions D1, D2 comprises par exemple entre 10 nm et 60 nm, avantageusement entre 20 nm et 40 nm. Pour permettre de réaliser un contrôle électrostatique des boites quantiques et ilots de détection, on prévoit des grilles formées d’un bloc conducteur ou semi-conducteur en matériau 22 de grille, par exemple du polysilicium, contre une couche diélectrique 21 de grille disposée entre le bloc de grille et les régions semi-conductrices. L’agencement proposé sur la FIG. 1 a ici pour particularité de prévoir une même couche de diélectrique 21 de grille commune aux deux grilles GI1, GS1 et régions semi-conductrices 102L, 104L superposées. Les boites quantiques BQ1, BQ2, sont contrôlées par un premier groupe de grilles GI1, GS1 superposées, chaque grille GI1, GS1 étant ici disposée contre un boite quantique BQ1, BQ2. Une première grille dite « inférieure » GI1 pour le contrôle électrostatique de la première région semi-conductrice inférieure 102L est située dans le premier plan P1, tandis qu’une première grille dite « supérieure » GS1 pour le contrôle électrostatique de la première région semi-conductrice supérieure 104L est située dans le deuxième plan P2. La première grille supérieure GS1 est superposée à, et séparée de la première grille inférieure GI1 par le biais d’une première zone d’isolation ZI1. Cette première zone d’isolation ZI1 des grilles inférieure GI1 et supérieure GS1 entre elles est typiquement en matériau isolant et de préférence d’épaisseur e 0 suffisante pour isoler électriquement les grilles GI1, GS1 l’une de l’autre. Par exemple, la première zone d’isolation ZI1 est formée à base de SiO 2 et a une épaisseur e 0 qui peut être comprise par exemple entre 5 nm et 20 nm. Pour permettre de réaliser un contrôle électrostatique des régions semi-conductrices 102R, 104R, un deuxième groupe de grilles GI2, GS2 superposées est prévu, chaque grille GI2, GS2 étant ici juxtaposée contre une région semi-conductrice 124a, 124b. Une deuxième grille inférieure GI2 est située dans le premier plan P1, tandis qu’une deuxième grille supérieure GS2 est située dans le deuxième plan P2 et isolée de la grille inférieure GS2 par le biais d’une zone d’isolation ZI2. Cette deuxième zone d’isolation ZI2 des grilles inférieure GI2 et supérieure GS2 est avantageusement prévue avec une épaisseur et un matériau semblables à celle de la première zone d’isolation ZI1. Dans cet exemple de réalisation, on a ainsi avantageusement un alignement des grilles GS1, GR1 inférieures et des régions semi-conductrices inférieures 102L, 102R dans un même plan P1 et un alignement des grilles GS2, GR2 supérieures et des régions semi-conductrices supérieures 104L, 104R dans un même plan P2 supérieur distinct du plan P1. Selon une possibilité de mise en œuvre du dispositif, on peut prévoir que chaque étage de qubit est indépendant des autres étages et prévoir ainsi d’empêcher un couplage électrostatique entre la première région semi-conductrice inférieure 102L et la première région semi-conductrice supérieure 104L. Un couplage électrostatique entre la deuxième région semi-conductrice inférieure 102R et la deuxième région semi-conductrice supérieure 104R est alors également typiquement empêché. Dans ce cas, on favorise uniquement des interactions horizontales (autrement dit dans des directions parallèles au plan principal du substrat) entre boite quantiques BQ1, BQ2 et ilots de détections ID1, ID2. Pour permettre d’isoler l’étage inférieur de l’étage supérieur des zones dites « de séparation » ZS1, ZS2 agencées respectivement entre les premières région semi-conductrices inférieure et supérieure 102L et 104L et entre les deuxièmes région semi-conductrices inférieure et supérieure 102R et 104R sont prévues, ici de préférence en matériau diélectrique, par exemple du SiO 2 et avec une épaisseur (également appelée hauteur) H1, H2 suffisante, par exemple d’au moins 30 nm, et typiquement comprise entre 30 nm et 100 nm. On peut prévoit d’intégrer plusieurs autres boites quantiques dans l’étage inférieur N 1 dans lequel se situe la boite quantique BQ1 et plusieurs autres boites quantiques dans l’étage supérieur N 2 dans lequel se situe la boite quantique BQ2. Dans ce cas, la première région semi-conductrice inférieure 102L peut être une région d’un bloc semi-conducteur typiquement sous forme d’un barreau (vu en coupe sur la FIG. 1 ), par exemple de forme parallélépipédique ou sensiblement parallélépipédique et appelé premier barreau semi-conducteur inférieur, dans lequel d’autres régions semi-conductrices formant d’autres boites quantiques contrôlées chacune par une grille sont agencées. De même, la première région semi-conductrice supérieure 104L peut être formée dans un autre barreau semi-conducteur dit premier barreau semi-conducteur supérieur dans lequel d’autres régions semi-conductrices forment d’autres boites quantiques contrôlées chacune par une grille sont agencées. La deuxième région semi-conductrice inférieure 102R peut être une région d’un deuxième barreau semi-conducteur inférieur situé dans le même premier plan P1 que le premier barreau semi-conducteur inférieur et dans lequel d’autres régions semi-conductrices formant d’autres ilots de détection contrôlés chacun par une grille sont agencées. De même, la deuxième région semi-conductrice supérieure 104R peut être formée dans un deuxième barreau semi-conducteur supérieur dans lequel d’autres régions semi-conductrices forment d’autres ilots de détection contrôlés chacune par une grille sont disposées. Une vue en perspective partielle donnée sur la FIG. 2 sert à illustrer une superposition de barreaux 104’, 104’’ dans lesquels sont formées respectivement la deuxième région semi-conductrice supérieure 104R et la deuxième région semi-conductrice inférieure 102R. Les premiers et deuxième barreaux semi-conducteurs inférieur et supérieur s’étendent tous dans une première direction (direction orthogonale au plan de la FIG. 1 et parallèle à l’axe y du repère orthogonal [0 ;x ;y ;°z]). Comme on peut le voir dans l’exemple de réalisation illustré sur la FIG. 2 (où la région diélectrique RD n’est pas représentée pour plus de lisibilité et où seul le deuxième barreau supérieur 104’’ est visible) d’autres groupes de grilles superposées peuvent être prévues pour contrôler une rangée inférieure et supérieure de boites quantiques ainsi qu’une rangée inférieure et supérieure d’ilots de détection. Les différents groupes de grilles sont répartis dans la première direction le long des barreaux et les grilles s’étendent typiquement dans une deuxième direction orthogonale à la première direction (et parallèle à l’axe x du repère orthogonal [0 ;x ;y ;°z]). Des grilles GI3, GS3, d’un troisième groupe de grilles superposées, juxtaposé au premier groupe de grilles superposées GI1, GS1 ( FIG. 2 ) sont ainsi dédiées au contrôle électrostatique respectivement, d’une troisième région semi-conductrice inférieure du premier barreau semi-conducteur inférieur et, d’une troisième région semi-conductrice supérieure du premier barreau semi-conducteur supérieur. Un quatrième groupe de grilles superposées GI4, GS4 juxtaposé au deuxième groupe de grilles superposées GI2, GS2 est ici également prévu, pour contrôler respectivement une quatrième région semi-conductrice inférieure du deuxième barreau semi-conducteur inférieur et une quatrième région semi-conductrice supérieure du deuxième barreau semi-conducteur supérieur. De manière avantageuse, le dispositif peut être muni en outre de réservoirs de dopants DT1 et DT2 aux extrémités des rangées inférieure et supérieure de boites quantiques et d’ilots de détection. Ces réservoirs de dopants peuvent être sous forme de blocs, typiquement en matériau semi-conducteur dopé, par exemple du silicium dopé au Phosphore ou du silicium germanium dopé au Bore. Dans l’exemple de réalisation particulier illustré, chaque bloc formant un réservoir dopant DT1, DT2 est relié à une extrémité de l’ensemble des barreaux semi-conducteurs. De manière avantageuse, des électrodes d’échange GE11, GE12, GE22 également appelées « grilles d’échange » peuvent être prévues dans des espaces inter-grilles. Dans l’exemple de réalisation particulier de la FIG. 2 , plutôt qu’une seule électrode d’échange dans un même espace inter-grille on prévoit avantageusement une paire d’électrodes d’échange GE11, GE12 superposées dans un même espace inter-grille. Les électrodes d’échange GE11, GE12 s’étendent principalement dans une direction parallèle à celle dans laquelle les grilles GI1, GS1, GI3, GS3 s’étendent et qui est de préférence orthogonale à la première direction (la première direction étant parallèle à l’axe y) autrement dit à la direction dans laquelle les barreaux semi-conducteur d’accueil des ilots de détection et des boites quantique s’étendent. Chaque électrode d’échange est typiquement séparée des grilles adjacentes par le biais d’une couche isolante d’espaceur 33. L’agencement des électrodes d’échange GE11, GE12 peut être semblable à celui des grilles GS3, GI3 ou GS1, GI1, de sorte qu’une électrode d’échange supérieure GE12 est disposée au-dessus d’une électrode d’échange inférieure GE11 et isolée de cette électrode d’échange inférieure GE11 par la couche isolante une couche de séparation isolante CSI. Les électrodes d’échanges permettent de réaliser des échanges de charges entre boites quantiques voisines ou entre ilots de détection voisins et répartis le long d’un même barreau semi-conducteur. Ainsi l’électrode d’échange GE11 permet un échange de charges entre une première région semi-conductrice inférieure contrôlée par la grille GI1 et une région semi-conductrice inférieure contrôlée par la grille GI3 et située sur un même barreau semi-conducteur que la première région semi-conductrice inférieure. La mise en œuvre d’électrodes d’échange est optionnelle, en particulier lorsque le pas Δ de répartition des grilles (« pitch selon la terminologie anglo-saxonne ») est faible et par exemple inférieur à 40 nm. Dans ce cas, ce sont certaines des grilles qui peuvent-être utilisées pour contrôler l’échange entre des boites quantiques ou ilots de détection adjacents d’une même portion semi-conductrice. Ainsi, dans une variante de réalisation illustrée sur les figures 3 et 4, les espaces inter-grilles sont dépourvus d’électrode d’échange. Sur la FIG. 4 donnant une vue en coupe transversale des grilles GI1, GS1, GI3, GS3 (autrement dit selon un plan de coupe orthogonal à la direction dans laquelle les grilles s’étendent) les espaces inter-grilles sont remplis de matériau isolant 53. Dans l’un ou l’autre des exemples de réalisation qui viennent d’être donnés, le dispositif comprend deux niveaux ou étages N1, N2 de boites quantiques et d’ilots de détection. Toutefois, le dispositif quantique n’est pas limité à ce nombre et peut intégrer un nombre k (avec k>2) d’étages supérieur. Ainsi, plus généralement, un dispositif quantique tel que mis en œuvre suivant l’invention peut comprendre un nombre d’étages de régions semi-conductrices superposées supérieur à deux. En variante de l’un ou l’autre des exemples de réalisation décrits précédemment et dans lesquels on met en œuvre des interactions horizontales entre boite quantique BQ1, (respectivement BQ2) et ilot de détection ID1, (respectivement ID2), on peut prévoir un dispositif avec des interactions à la fois horizontales mais également verticales entre différents niveaux de régions semi-conductrices. Dans ce cas, on peut prévoir en particulier les zones de séparation ZS1, ZS2 illustrées sur la FIG. 1 avec des hauteurs H1, H2 prévues suffisamment faibles et à base d’un matériau diélectrique de constante diélectrique suffisamment élevée pour permettre un couplage électrostatique entre la première région semi-conductrice inférieure 102L et la première région semi-conductrice supérieure 104L ainsi qu’entre la deuxième région semi-conductrice supérieure 102R et la seconde région semi-conductrice supérieure 104R. Par exemple, pour permettre d’obtenir un couplage électrostatique entre une région semi-conductrice 104L, 104R supérieure et une région semi-conductrice inférieure 102L, 102R, en dessous, les zones de séparation ZS1, ZS2 peuvent être formées à base de matériau high-k (autrement dit à constant diélectrique k élevée), par exemple du HfO 2 , avec une hauteur H1, H2 comprise par exemple entre 10 nm et 30 nm, avantageusement entre 10 nm et 20nm. La capacité, qui est une valeur mesurable, entre 104L et 102L est supérieure à la capacité mesurée entre 104L et 104R. Un dispositif quantique tel que décrit précédemment peut s’adapter à différents types de circuits de lecture. Par exemple il s’adapte à un circuit de lecture en transport où l’on lit l’état quantique d’une boite quantique par mesure du courant dans l’ilot de détection associé. Il s’adapte également à un circuit de lecture fonctionnant par réflectométrie où l’on émet un signal RF en direction de l’ilot de détection puis l’on détecte un signal RF réfléchi pour en déduire l’état de charge d’une boite quantique associée à cet ilot de détection. Un dispositif quantique tel que prévu selon l’un ou les modes précédemment décrits peut être mis en œuvre à l’aide d’un procédé de fabrication microélectronique en couches minces. On se réfère tout d’abord à la FIG. 5 qui donne un exemple de structure de départ possible pour la réalisation d’un dispositif quantique suivant l’invention et qui comporte ici un substrat 5 qui peut être de type semi-conducteur sur isolant, par exemple SOI, ou de type massif et par exemple en silicium. Un empilement de couches formé d’une alternance de couches 10 1 , 10 3 , 10 5 en un premier matériau 12 et de couches 10 2 , 10 4 , en un deuxième matériau 14 est réalisé sur le substrat 5. Les matériaux 12, 14 sont typiquement des matériaux semi-conducteurs différents l’un de l’autre, le premier matériau 12 étant apte à être gravé de manière sélective vis-à-vis du second matériau 14. L’exemple de réalisation particulier illustré sur la FIG. 5 prévoit un nombre impair de couches, en particulier cinq couches, mais le procédé peut être effectué avec un nombre de couches différent et en particulier supérieur. Les couches 10 1 , 10 3 , 10 5 à base du premier matériau 12 peuvent être réalisées avantageusement avec une épaisseur supérieure à celle des couches 10 2 , 10 4 , à base du deuxième matériau 14, et qui peut être par exemple plus de deux fois supérieure à celle des couches 10 2 , 10 4 . Les couches 10 1 , 10 3 , 10 5 à base du premier matériau 12 peuvent avoir une épaisseur e 1 comprise par exemple, entre 10nm et 50nm, tandis que les couches 10 2 , 10 4 , ont une épaisseur e 2 comprise par exemple entre 5nm et 20nm. Par exemple, le premier matériau 12 est en silicium tandis que le deuxième matériau 14 est en Si 1-x Ge x , avec x > 0, x étant par exemple de l’ordre de 30%. Les couches 10 1 , 10 3 , 10 5 , 10 2 , 10 4 , peuvent être réalisées par épitaxies successives. Lorsque la première couche 10 1 est en SiGe, on peut éventuellement former cette couche à partir d’une couche superficielle de silicium d’un substrat SOI par une méthode d’enrichissement en Germanium connue de l’Homme du métier et qui consiste à réaliser une épitaxie de silicium puis effectuer une oxydation afin de faire diffuser le germanium. Une gravure est ensuite réalisée de manière à retirer l’oxyde formé. Ensuite (figures 6A et 6B), on définit par gravure de l’empilement de couches 10 1 , 10 2 , 10 3 , 10 4, 10 5 , une structure 16 de zone active, ici sous forme d’un bloc, typiquement de forme oblongue, par exemple parallélépipédique, et qui s’étend principalement dans une première direction (direction orthogonale au plan de la FIG. 1 et parallèle à l’axe y du repère orthogonal [0 ;x ;y ;°z]). Cela peut être réalisé par photolithographie et gravure de l’empilement. Une gravure sèche utilisant une chimie fluorocarbonnée à travers un masque de lithographie (non représenté) peut être pour cela effectuée. On forme ensuite des motifs 25 de grille en matériau 22 de grille de part et d’autre de la structure 16. Pour cela, on dépose tout d’abord au moins une couche 21 d’au moins diélectrique de grille, par exemple d’oxyde de silicium (SiO 2 ) ou formée d’un empilement d’oxyde de silicium et d’un matériau high-k tel que par exemple du HfO 2 . Ce dépôt est suivi de celui d’au moins une couche de matériau 22 de grille, conducteur, tel que du polysilicium dopé ( FIG. 7 ). De préférence, après dépôt et une éventuelle planarisation par CMP on laisse une épaisseur e’ non-nulle et par exemple de l’ordre de 50 nm de matériau conducteur 22 dépasser au-dessus de la structure 16 de zone active. Des masques durs 31, typiquement diélectriques et par exemple formés d’un empilement de SiN et de SiO 2 sont ensuite réalisés ( FIG. 8 ). On effectue ensuite ( FIG. 9 donnant une vue en coupe selon premier plan de coupe parallèle au repère [0 ;y ;°z]) une lithographie et une gravure de l’empilement de grille pour former un réseau de motifs 25 de grilles parallèles. Les motifs 25 de grille peuvent être répartis selon un pas Pg faible, par exemple de l’ordre de 100 nm, voire plus faible, par exemple de 40 nm, pour former un réseau dense de motifs 25. Après la formation des motifs 25 de grille, on peut avantageusement former des réservoirs de dopants DT1, DT2 (figures 10 à 13). Selon une méthode, on dépose tout d’abord de manière conforme une fine couche isolante d’espaceur 33 sur les motifs 25 de grille ( FIG. 10 donnant une vue en coupe selon deuxième plan de coupe parallèle au repère [0 ;y ;°z] et distinct du premier plan de coupe de la FIG. 9 ), par exemple en nitrure de silicium et d’épaisseur qui peut être comprise par exemple entre 5 nm et 10 nm. La fine couche isolante d’espaceur 33 est agencée sur et entre les motifs 25 de grille, par exemple par une technique de type ALD (pour « Atomic Layer Deposition » ou « dépôt de couche atomique ») afin de remplir les espaces inter motifs-grilles sans création de défaut de remplissage. On effectue ensuite une lithographie de sorte à retirer des portions de la fine couche isolante d’espaceur 33 et prolonger cette gravure dans des parties de la structure 16 de zone active situées autour d’une autre partie 161 à l’aplomb de l’ensemble des motifs 25 de grilles ( FIG. 10 donnant une vue en coupe selon deuxième plan de coupe parallèle au repère [0 ;y ;°z] et différent du premier plan de coupe). Pour former les réservoirs de dopants en contact avec les couches 10 2 , 10 4 semi-conductrices dans lesquelles on prévoit de former les boites quantique et ilots de détection sans mettre en contact ces réservoirs avec les autres couches 10 1 , 10 3 , 10 5 , de la structure, on peut avantageusement réaliser une gravure sélective partielle du premier matériau 12 vis-à-vis du deuxième matériau 14 afin de créer des renfoncements 41 ( FIG. 11 ) au niveau de flancs de la structure 16. Par exemple lorsque le premier matériau 12 est en SiGe, cette gravure est effectuée par exemple réalisée par gravure chimique humide, ou à l’aide de HCl ou d’un mélange HF:H2O2:CH3COOH. Un retrait par exemple d’au moins 5nm peut être prévu pour réaliser ces renfoncements 41. Les renfoncements 41 sont ensuite comblés par des bouchons isolants 43 encore appelés « espaceurs internes » ( FIG. 12 ). Cela peut être réalisé par exemple au moyen d’un dépôt conforme de matériau diélectrique, par exemple de SiN ou SiO 2 . Ce dépôt est typiquement suivi d’une gravure sèche ou d’une combinaison de gravure sèche et humide du diélectrique déposé, de manière à former des bouchons isolants 43 bloquant l’accès aux couches 10 1 , 10 3 , 10 5 à base du premier matériau 12. Une fois les bouchons 43 réalisés, on peut réaliser une épitaxie sélective de matériau semi-conducteur 48 à partir des extrémités dévoilées des couches 10 2 , 10 4 , à base du second matériau 14. L’épitaxie peut prévoir un dopage in situ. Par exemple des réservoirs de dopants DT1, DT2 en Si:P ou en SiGe:B peuvent être formés par épitaxie à partir d’extrémités de couches de silicium. L’épitaxie formée peut suivre ou non des orientations cristallines préférentielles, et les fronts d’épitaxie issus des différentes couches de Si peuvent éventuellement se rejoindre comme dans l’exemple de réalisation représenté sur la FIG. 13 pour former des blocs ou amas 49 semi-conducteurs. On peut ensuite former des grilles superposées. Pour cela, une méthode consiste tour d’abord à réaliser une encapsulation 52 isolante autour des motifs de grille. L’encapsulation isolante 52 peut être réalisée par exemple par dépôt d’un matériau de type PMD (pour « Pre Metal Dielectric ») tel que par exemple du SiO 2 sur l’ensemble de la structure suivi d’une étape de planarisation CMP. Cette étape est effectuée de préférence de manière à ce que le front de polissage s’arrête au sommet de la structure 16 de zone active. Cela permet de dévoiler le matériau 22 des motifs de grilles, typiquement un matériau de grille conducteur tel que du polysilicium. On réalise ensuite ( FIG. 15 ) une gravure partielle du matériau 22 des motifs de grilles. Le retrait partiel du matériau 22 de grille est réalisé de sorte à conserver un bloc 24 inférieur de matériau de grille et réaliser des cavités 54 entourées par l’encapsulation 52 et disposées au-dessus de ce bloc inférieur 24 de matériau de grille. Une gravure sèche ou bien une gravure chimique, en particulier une gravure humide à l’aide de TMAH (« Tetramethylammonium hydroxide ») est en particulier mise en œuvre lorsque le matériau 22 est du polySi. La gravure est réalisée de sorte à contrôler la hauteur du bloc 24 inférieur de matériau de grille par rapport à celle des couches semi-conductrices de la structure 16 de zone active. On met en œuvre un retrait partiel de sorte à ce que ce bloc 24 destiné à former une grille inférieure GI ne soit en regard que d’une seule couche 10 2 à base du deuxième matériau 14, en particulier que de la couche semi-conductrice de niveau inférieure destinée à accueillir des boites quantiques ou qubits. On remplit ensuite ( FIG. 16 ) ces cavités 54 d’au moins une couche de matériau isolant 56, par exemple du SiO 2 . Ce dépôt est éventuellement suivi d’une planarisation et d’une gravure pour retirer partiellement le matériau isolant 56 déposé ( FIG. 17 ). Le matériau isolant 56 sert à former une zone d’isolation ZI permettant d’isoler entre eux les étages de grilles superposées. Une nouvelle couche de matériau conducteur, avantageusement à base du même matériau conducteur 22 que la grille inférieure GI, par exemple du polysilicium, est ensuite déposée ( FIG. 18 ) de manière à combler les cavités 54. On effectue ensuite typiquement une planarisation par CMP (figures 19A, 19B) pour former ainsi une grille supérieure GS. On réalise ensuite (figures 20A, 20B) une tranchée 65 de séparation afin de diviser la structure 16 de zone active en deux portions 16R, 16L distinctes. La tranchée 65 est réalisée typiquement jusqu’à atteindre le substrat 5 à travers l’ouverture 63 d’un masquage 61. La tranchée 65 s’étend principalement dans une direction parallèle à l’axe y donné sur les figures 20A et 20B correspondant également à la direction principale dans laquelle la première portion 16A et la deuxième portion 16B s’étendent. Le masquage 61 est par exemple formé à base d’un empilement de résine lithograhique comprenant typiquement une résine photo-sensible formée sur une couche anti-refléchissante elle-même formée sur une couche dite « planarisante », typiquement organique et par exemple de type SOC (pour « Spin-On-Carbon »). La gravure de la tranchée est typiquement anisotrope, par exemple effectuée à l’aide un plasma fluorocarbonné. Selon un exemple particulier de réalisation, la largeur D (dimension mesurée parallèlement à l’axe x sur la FIG. 20 ) de la tranchée 65 correspondant à la distance entre les portions 16R, 16L a une dimension comprise entre 30nm et 60 nm, par exemple de l’ordre de 50nm. Cette tranchée 65 conduit à l’obtention de deux portions 16R, 16L qui se font face, chacune formée d’une même alternance de couches en un premier matériau et en un deuxième matériau, par exemple de SiGe et de Si. Dans l’exemple de réalisation particulier où, plutôt qu’à base d’un matériau isolant, on utilise un premier matériau 12 semi-conducteur pour les couches 10 1 , 10 3 , 10 5 de l’empilement à base duquel les portions 16R, 16L sont chacune formées, on peut prévoir de remplacer ce matériau 12 semi-conducteur par un matériau diélectrique afin de former des zones de séparation entre les différents niveaux de couches 10 2 , 10 4 à base du deuxième matériau 14. Ainsi, dans ce cas, on effectue tout d’abord ( FIG. 21 ) un retrait des couches 10 1 , 10 3 , 10 5 à base du premier matériau 12 par gravure sélective vis-à-vis du deuxième matériau 14. Dans le cas où le premier matériau 12 est en SiGe et le deuxième matériau 14 en silicium, ce retrait sélectif du SiGe afin d’effectuer une libération du silicium peut être réalisée par gravure isotrope et sélective des couches de SiGe par exemple par voir chimique humide et à base de HCl ou de HF:H2O2:CH3COOH. On libère ainsi des espaces 71 entre régions à base du deuxième matériau 14. Les réservoirs de dopants (non visibles sur la FIG. 21 ) peuvent alors participer au maintien des régions semi-conductrices à base du deuxième matériau 14. On vient ensuite combler par un matériau diélectrique 73 de sorte à former des zones « de séparation » isolante ZS1, ZS2. Le choix du matériau diélectrique des zones isolantes ZS1, ZS2 effectué en particulier en termes de permittivité ou de constante diélectrique de ce matériau dépend de si l’on souhaite ou non favoriser un couplage dans la direction verticale (direction parallèle à l’axe z) entre étages semi-conducteurs successifs de matériau 14 dans les portions 16A, 16B. On réalise typiquement les zones isolantes ZS1, ZS2 par un dépôt conforme de matériau diélectrique 73 puis une gravure anisotrope ou une combinaison de gravure(s) anisotrope(s)/isotrope(s) de ce matériau diélectrique 73 de sorte à ne conserver ce matériau diélectrique 73 que dans des espaces situés à l’aplomb des régions restantes des couches semiconducteurs 10 2 , 10 4 à base du deuxième matériau 14 ( FIG. 22 ). Un volume vide non rempli restant formant une tranchée réduite 75 est ainsi réalisé entre les deux portions 16R, 16L de structure 16 de zone active. On forme ensuite (figures 23A et 23B) la région diélectrique RD de séparation entre la première portion 16R dotée d’un premier ensemble de régions semi-conductrices à base du deuxième matériau 14 entre la deuxième portion 16L dotée d’un premier ensemble de régions semi-conductrices à base du deuxième matériau 14. On réalise pour cela typiquement un dépôt conforme de matériau diélectrique 85 puis une planarisation CMP de ce matériau diélectrique 85 de manière à remplir le volume vide restant formant une tranchée réduite 75 séparant les deux portions 16R, 16L. Deux ensemble de régions semiconductrices se faisant face-à-face sont alors séparés par ce matériau diélectrique 85. Là encore, le diélectrique et sa permittivité sont choisis de manière à favoriser ou non le couplage dans la direction horizontale (direction parallèle à l’axe x) entre les deux réseaux de régions semiconductrices se faisant face-à-face. Dans l’exemple de procédé de réalisation qui vient d’être donné, pour la mise en œuvre des grilles superposées GI, GS, on prévoit des grilles inférieures GI formées à base d’un même matériau 22 que les grilles supérieures GS. Il est en variante toutefois possible de prévoir des matériaux différents entre les grilles inférieures GI d’une part et les grilles supérieures GS d’autre part. De même, dans l’exemple de réalisation qui vient d’être donné, les grilles formées contre la portion 16R de zone active dédiée par exemple à l’accueil des boites quantiques sont à base d’un même matériau que celles situées contre la portion 16L de zone active qui lui fait face et qui est dédiée par exemple à l’accueil des ilots de détection. Il est en variante toutefois possible de prévoir des matériaux différents entre d’une part les grilles situées contre la portion 16R et d’autre part les grilles situées contre la portion 16L. Une telle variante peut être réalisée pour obtenir des travaux de sortie et par conséquent des régimes de fonctionnement différents entre par exemple des grilles contrôlant les boites quantiques et des contrôlant grilles contrôlant les ilots de détection. Pour réaliser une telle variante, on peut prévoir d’ajouter une ou plusieurs étapes de lithographie et une ou plusieurs étapes de dépôt supplémentaires. En variante de l’exemple de procédé de réalisation qui vient d’être donné la mise en œuvre des grilles superposées GI, GS, qui décrit une approche de type communément appelée « gate-last » (grille en dernier) où l’on effectue un remplacement au moins partiel de motifs par un empilement avec des grilles séparées d’une zone d’isolation, on peut prévoir de réaliser directement cet empilement. Ainsi, selon une variante de réalisation des grilles, une approche de type appelée « gate-first » (grille en premier) peut être prévue. Dans ce cas, directement après l’étape de formation de la structure 16 de zone active décrite précédemment en lien avec les figures 6A-6B, on peut prévoir la réalisation d’un empilement de couches pour former la grille inférieure, la zone d’isolation, puis la grille supérieure. Les épaisseurs des couches conductrices ou semi-conductrices de matériau(x) de grille et de la couche isolante intercalée sont alors ajustées de préférence en fonction de celles des couches de premier matériau 12 et de deuxième matériau 14 de la structure 16 afin que chaque couche de matériau de grille soit disposée en vis-à-vis et dans un même plan parallèle au plan principal du substrat qu’une couche à base du deuxième matériau semi-conducteur 14 et dans lequel des boites quantiques ou ilots de détection sont prévus. Dans l’un ou l’autre des exemples de réalisation qui viennent d’être décrits, la prise de contact sur des niveaux de grilles différents ainsi que sur des niveaux de couches semi-conductrices différentes, peut être réalisée par exemple en prévoyant, aux extrémités des structures de grilles ou des portions de zone active, une forme en escalier. Dans un dispositif quantique tel que décrit précédemment, où l’on favorise des interactions horizontales (autrement dit dans des directions parallèles au plan principal du substrat) entre une d’une part une boite quantique BQ1 (respectivement BQ2) et d’autre part un ilot de détection ID1 (respectivement ID2) situé dans un même plan horizontal que cette boite quantique BQ1 (resp. BQ2), on peut vouloir en outre éviter un couplage dit « diagonal » dans une direction diagonale DIAG1 (resp. DIAG2) entre une boite quantique BQ1 (resp. BQ2) et un ilot de détection ID2 (respectivement ID1) situé dans un autre plan que cette boite quantique BQ1 (resp. BQ2). Ainsi dans un exemple de réalisation illustré sur la FIG. 24 , on prévoit pour cela une région diélectrique RD entre l’ensemble de régions semi-conductrices 102R, 104R et l’ensemble de régions semi-conductrices 102L, 104L avec ici une composition hétérogène. Une portion centrale 244 située entre une première région semi-conductrice inférieure 102R et une deuxième région semi-conductrice supérieure 104L et entre la première région semi-conductrice supérieure 104R et la deuxième région semi-conductrice inférieure 102L est à base d’un matériau diélectrique ayant une composition et une première permittivité diélectrique relative. Une autre portion 242, de la région diélectrique RD située entre la première région semi-conductrice inférieure 102R et la deuxième région semi-conductrice inférieure 102L est prévue à base d’un autre matériau diélectrique ayant une composition et une permittivité diélectrique relative différente et plus élevée que celle du matériau de la portion centrale 244. Une portion 246, de la région diélectrique RD située cette fois entre la première région semi-conductrice supérieure 104R et la deuxième région semi-conductrice supérieure 102L est également prévue à base d’un matériau diélectrique ayant une composition et une permittivité diélectrique relative plus élevée que celle du matériau de la portion centrale 244. Un exemple de procédé pour réaliser un tel type de dispositif est illustré sur les figures 25 à 28. On peut partir d’une structure telle que décrite en liaison avec la FIG. 22 . Puis ( FIG. 25 ) on dépose un matériau diélectrique 241, de manière à remplir l’espace séparant les deux portions 16R, 16L. Ce matériau diélectrique 241 peut être ensuite planarisé, par exemple par CMP (« Chemical mechanical planarization », i.e. « polissage mécanochimique »). Le matériau diélectrique 241, par exemple tel que du SiN ou HfO 2 , est ensuite retiré partiellement ( FIG. 26 ) typiquement par gravure humide à l’aide de H 3 PO 4 dans le cas SiN ou plasma CH 2 F 2 , SF 6 dans le cas SiN, CF 4 /Ar dans le cas HfO 2 afin de former la portion 242 inférieure de la région d’isolation. On dépose ensuite un autre matériau diélectrique 243 typiquement de permittivité diélectrique plus faible que la permittivité diélectrique du matériau diélectrique 241 ( FIG. 27 ). L’autre matériau diélectrique 243 peut être par exemple du SiO 2 et former la portion centrale 244 de la région diélectrique RD. Une éventuelle planarisation par CMP de cet autre matériau 243, est alors réalisée. Dans l’exemple de réalisation particulier illustré sur la FIG. 28 , on effectue ensuite un retrait partiel typiquement par gravure humide à l’aide de HF ou plasma CF 4 de cet autre matériau 243 afin de former la portion centrale 244 de la région diélectrique RD. On peut ensuite déposer à nouveau le matériau diélectrique 241 afin de former une portion supérieure 246 de la région diélectrique RD ( FIG. 29 ) qui, dans cet exemple, a une composition identique à celle de la portion inférieure 242. Ce matériau diélectrique 241 peut être ensuite planarisé, par exemple par CMP. En variante, la portion supérieure 246 peut être formée à base d’un troisième matériau diélectrique différent de celui des portions 242, 244 mais avec une permittivité diélectrique plus importante que la permittivité diélectrique du matériau diélectrique 243 de la portion centrale 244. Un autre exemple de réalisation d’une région diélectrique RD hétérogène en termes de composition de matériau diélectrique est donné sur la FIG. 30 . La région diélectrique RD est ici formée d’un matériau diélectrique 305 ayant un constante diélectrique k1 enrobant chacune des premières et deuxièmes régions semi-conductrices inférieure et supérieure 102R, 102L, 104R, 104L, de sorte à former des bosses isolantes inférieures 308R, 308L contre les premières et deuxièmes régions semi-conductrices inférieure 102R, 102L et des bosses isolantes supérieures 309R, 309L contre les premières et deuxièmes régions semi-conductrices supérieures 102R, 104R. Un espace isolant formé entre les bosses isolantes 308R, 308L 309R, 309L est ici comblé par un matériau diélectrique 303 ayant un deuxième constante diélectrique k2 plus faible que la constante diélectrique k1 du matériau diélectrique 305. Une portion 344 centrale de matériau diélectrique 303 est ainsi prévue pour empêcher le couplage « diagonal » entre les régions semi-conductrices 102L et 104R, et entre les régions semi-conductrices 102R, 104L. Un exemple de procédé pour réaliser un tel type de dispositif est illustré sur les figures 31 à 34. On peut partir d’une structure telle que décrite en liaison avec la FIG. 21 obtenue après gravure sélective du premier matériau 12 afin de libérer les régions 102R, 102L, 104R, 104L à base du premier matériau 14. On forme tout d’abord ( FIG. 31 ) une enveloppe semi-conductrice 301 par épitaxie sur les régions 102R, 102L, 104R, 104L à base d’un matériau semi-conducteur sacrificiel 312. On choisit de faire croitre, de préférence de manière isotrope, un matériau semi-conducteur 312 qui peut être gravé sélectivement vis-à-vis du deuxième matériau 14. Dans l’exemple particulier illustré sur la FIG. 31 , cette enveloppe semi-conductrice sacrificielle 301 peut être identique au premier matériau 12, par exemple du SiGe lorsque le matériau 14 des régions 102R, 102L, 104R, 104L est en silicium. La croissance est réalisée de préférence de sorte à former des bosses semi-conductrices et à préserver un espace 302 entre des bosses semi-conductrices formée sur la première portion 16A de la structure de zone active et la deuxième portion 16B située en face et séparée de la première portion 16A. On comble ensuite cet espace 302 par un matériau diélectrique donné 303 ayant de constante diélectrique k2 donnée, par exemple du SiO 2 ( FIG. 32 ). Cela peut être réalisé par dépôt puis planarisation CMP. On effectue ensuite un retrait sélectif de l’enveloppe semi-conductrice 301 à base du matériau sacrificiel 312 ( FIG. 33 ). Une gravure sélective du SiGe par rapport au silicium peut être en particulier mise en œuvre. Une telle gravure conduit à la formation de galeries 304A, 304B autour des régions semi-conductrices 102R, 102L, 104R, 104L à base du premier matériau 14. On comble ensuite les galeries 304A, 304B par le biais d’un matériau diélectrique 305 de constante diélectrique k1, par exemple du SiN ou HfO 2 ou Al 2 O 3 . Un procédé de dépôt ALD (ALD pour « Atomic Layer Deposition ») peut être en particulier mis en œuvre afin d’éviter tout défaut de remplissage ( FIG. 34 ). Selon une variante de réalisation, on peut prévoir à la place du matériau diélectrique 303 de constante diélectrique k2 de réaliser une région diélectrique RD séparant les deux portions 16A, 16B de la structure de zone active, avec un espace vide ou rempli d’air 313 dans une portion centrale 344 de la région diélectrique RD et située entre les bosses isolantes à base du matériau diélectrique 305 de constante diélectrique k1. Cela peut permettre de limiter davantage les possibilités de couplage diagonal entre régions semi-conductrices 102L, 104R et 104L, 102R. Pour mettre en œuvre une telle variante, on peut partir d’une structure telle qu’obtenue précédemment et décrite en liaison avec la FIG. 34 , puis réaliser un retrait sélectif du matériau diélectrique 303 de constante diélectrique k2 vis-à-vis du matériau diélectrique 305 de constante diélectrique k1. Un tel retrait sélectif est par exemple effectué à l’aide de H 3 PO 4 lorsque le matériau diélectrique 303 et le matériau diélectrique 305 sont respectivement du SiN et du HfO 2 . Un autre exemple de procédé de réalisation de la région diélectrique RD entre les deux portions 16A, 16B de zone active est illustré sur les figures 36 à 41. On peut partir cette fois d’une structure du type de celle décrite en liaison avec la FIG. 22 pour obtenir les zones de séparation ZS1, ZS2 en matériau isolant 73. On forme alors tout d’abord ( FIG. 36 ) l’enveloppe semi-conductrice sacrificielle 301 par épitaxie sur les régions 102R, 102L, 104R, 104L semi-conductrices. On dépose ensuite le matériau diélectrique 303 de constante diélectrique k2, par exemple du SiO 2 ( FIG. 37 ). On effectue ensuite le retrait sélectif de l’enveloppe semi-conductrice sacrificielle 301 à base du premier matériau 12 ( FIG. 38 ) de manière à former les galeries 304A, 304B autour des régions semi-conductrices 102R, 102L, 104R, 104L à base du premier matériau 14. On comble ensuite les galeries 304A, 304B à l’aide du matériau diélectrique 305 de constante diélectrique k1, par exemple du SiN ou HfO 2 ou Al 2 O 3 , avantageusement en procédé de dépôt de type ALD afin d’éviter un défaut de remplissage ( FIG. 39 ) pour former la région diélectrique RI de composition hétérogène. Comme pour l’exemple de réalisation décrit précédemment, on peut, là encore, de manière optionnelle, retirer ensuite sélectivement le matériau diélectrique 303 de constante diélectrique k2 ( FIG. 40 ). En variante de l’un ou l’autre des exemples de procédé qui viennent d’être décrits, on peut prévoir de réaliser des électrodes d’échange dans des espaces inter-grilles. Pour cela, une méthode illustrée sur les figures 41 et 42 consiste à partir d’une structure telle qu’obtenue à l’issue de la réalisation des grilles et décrite par exemple précédemment en liaison avec les figures 19A-19B. On réalise ensuite un masquage 410, typiquement en résine photosensible, dans une zone située au-dessus de l’ensemble blocs de grilles et qui comporte des ouvertures 412 en regard d’espaces inter-grilles ( FIG. 41 ). On grave ensuite de manière sélective le matériau d’encapsulation 52, par exemple du SiO2, situé dans les espaces inter-grilles sélectivement par rapport à la fine couche d’espaceur 33, par exemple en SiN, afin de former des trous 414. Un procédé de gravure sèche fluorocarbonnée peut être en particulier utilisé. Après retrait du masquage 410, un dépôt de matériau conducteur 416, par exemple un empilement de type TiN/W est réalisé pour remplir les trous 414 ainsi définis ( FIG. 42 ). Ce dépôt est typiquement suivi d’une étape de planarisation CMP. L’arrêt de la planarisation est effectué de préférence lorsque l’on atteint le sommet de la structure de zone active (non visible sur les figures 41 et 42). Dans cet exemple de réalisation on réalise une seule électrode d’échange GE par espace inter-grille. Toutefois, il est en variante possible de former des grilles d’échange superposées et qui suivent un agencement semblable à celui des électrodes de grilles entre lesquelles ces grilles d’échange sont inter-callées. On peut ainsi former dans chaque espace inter-grille des paires de grilles d’échange superposées et séparées entre elle d’un isolant. Pour cela, on peut suivre un procédé semblable à celui utilisé pour réaliser les grilles et décrit précédemment en liaison avec les figures 15 à 19A-19B. Dispositif électronique quantique doté d’un substrat (5), le substrat étant revêtu : - d’un premier ensemble de régions semi-conductrices (102L, 104L) comprenant au moins une première région semi-conductrice inférieure (102L) et au moins une première région semi-conducteur supérieure (104L), superposée à, et séparée de, la première région semi-conductrice inférieure par le biais d’une première zone dite « de séparation » (ZS1), en matériau diélectrique, - d’un deuxième ensemble de régions semi-conductrices (102R, 104R) comprenant au moins une deuxième région semi-conductrice inférieure (102R) et au moins une deuxième région semi-conducteur supérieure (104R), superposée à, et séparée de, la première région semi-conductrice inférieure par le biais d’une deuxième zone dite « de séparation » (ZS2) en matériau diélectrique, le premier ensemble de régions semi-conductrices (102L, 104L) étant disposé en vis-à-vis du deuxième ensemble de régions semi-conductrices (102R, 104R) de sorte que la première région semi-conductrice inférieure (102L) est disposée en regard de la deuxième région semi-conductrice inférieure (102R) et de sorte que la première région semi-conductrice supérieure (104L) est disposée en regard de la deuxième région semi-conductrice supérieure (104R), - au moins une région diélectrique (RD) séparant le premier ensemble de régions semi-conductrices (102R, 104R) du deuxième ensemble de régions semi-conductrices (102R, 104R). Dispositif électronique quantique selon la revendication 1, ladite région diélectrique (RD) étant prévue de sorte à permettre un couplage électrostatique entre la première région semi-conductrice inférieure (102L) et la deuxième région semi-conductrice inférieure (102R), et de sorte à permettre un couplage électrostatique entre la première région semi-conductrice supérieure (104L) et la deuxième région semi-conductrice supérieure (104R). et/ou lesdites zones de séparation (ZS1, ZS2) étant prévues de sorte à permettre un couplage électrostatique entre la première région semi-conductrice inférieure (102L) et la première région semi-conductrice supérieure (104L), et de sorte à permettre un couplage électrostatique entre la deuxième région semi-conductrice inférieure (102R) et la deuxième région semi-conductrice supérieure (102L). Dispositif électronique quantique selon la revendication 1 ou 2 : comprenant en outre : - un premier groupe de grilles (GI1, GS1) superposées comprenant au moins une première grille inférieure (GI1) et une première grille supérieure (GS1) superposée à, et séparée de la première grille inférieure par une première zone d’isolation (ZI1), la première grille inférieure (GI1) et la première grille supérieure (GS1) étant disposées contre, et en regard, respectivement de la première région semi-conductrice inférieure (102L) et de la première région semi-conductrice supérieure (104L) de sorte à exercer respectivement un contrôle électrostatique de la première région semi-conductrice inférieure et de la première région semi-conductrice supérieure, - un deuxième groupe de grilles (GI2, GS2) superposées comprenant au moins une deuxième grille inférieure (GI2) séparée d’une deuxième grille supérieure (GS2) superposée à, et séparée de la deuxième grille inférieure par une deuxième zone d’isolation (ZI2) , la deuxième grille inférieure (GI2) et la deuxième grille supérieure (GS2) étant disposées contre, et en regard, respectivement de la deuxième région semi-conductrice inférieure (102R) et de la deuxième région semi-conductrice supérieure (104R) de sorte à exercer respectivement un contrôle électrostatique de la deuxième région semi-conductrice inférieure (102R) et de la deuxième région semi-conductrice supérieure (104R), le premier groupe de grilles superposées et le deuxième groupe de grille superposées étant disposés de part et d’autre du premier ensemble de régions semi-conductrices et du deuxième ensemble de régions semi-conductrices. Dispositif électronique quantique selon la revendication 3, dans lequel la première région semi-conductrice inférieure (102L) et la première région semi-conductrice supérieure (104L) sont des régions respectivement d’un barreau semi-conducteur inférieur (102) et d’un barreau semi-conducteur supérieur (104), le barreau semi-conducteur inférieur et le barreau semi-conducteur supérieur s’étendant parallèlement à une première direction (y) parallèle à un plan principal du substrat, le dispositif étant doté d’un troisième groupe de grilles superposées (GI3, GS3) juxtaposé audit premier groupe de grilles (GI1, GS1) et où le troisième groupe de grilles (GI3, GS3) superposées comprend au moins une troisième grille inférieure (GI3) séparée d’une troisième grille supérieure (GS3) superposée à, et séparée de la troisième grille inférieure par une troisième zone d’isolation, la troisième grille inférieure (GI3) et la troisième grille supérieure (GS3) étant disposées contre, et en regard, respectivement d’une troisième région semi-conductrice inférieure (102L2) du barreau semi-conducteur inférieur (102) et d’une troisième région semi-conductrice supérieure (104L2) du barreau semi-conducteur supérieur (104) pour les contrôler électro-statiquement. Dispositif électronique quantique selon la revendication 4, dans lequel ledit barreau semi-conducteur inférieur (102) et ledit barreau semi-conducteur supérieur (104), sont respectivement un premier barreau semi-conducteur inférieur et un premier barreau semi-conducteur supérieur, la deuxième région semi-conductrice inférieure (102R) et la deuxième région semi-conductrice supérieure (104R) étant des régions respectivement d’un deuxième barreau semi-conducteur inférieur et d’un deuxième barreau semi-conducteur supérieur, lesdits deuxièmes barreau semi-conducteur inférieur et supérieur s’étendant parallèlement respectivement auxdits premier barreau semi-conducteur inférieur (102) et supérieur (104), le dispositif étant doté d’un quatrième groupe (GI4, GS4) de grilles superposées juxtaposé audit deuxième groupe de grilles superposées pour le contrôle électrostatique d’une quatrième région semi-conductrice du deuxième barreau semi-conducteur inférieur (102) et d’une quatrième région semi-conductrice supérieure du deuxième barreau semi-conducteur supérieur (104), le premier barreau semi-conducteur inférieur (102)et le deuxième barreau semi-conducteur inférieur (102’) étant situés dans un même premier plan (P1) parallèle à un plan principal du substrat, le premier barreau semi-conducteur supérieur et le deuxième barreau semi-conducteur supérieur étant situés dans un même deuxième plan (P2) parallèle à un plan principal du substrat, la troisième région semi-conductrice inférieure étant disposée en regard de la quatrième région inférieure, la troisième région semi-conductrice supérieure étant disposée en regard de la quatrième région semi-conductrice supérieure. Dispositif selon la revendication 5, comprenant en outre, dans une direction parallèle à la première direction (y), entre ledit premier groupe de grilles (GI1, GS1) et ledit troisième groupe de grilles (GI3, GS3) : - au moins une électrode d’échange (GE) ou - des électrodes d’échanges superposées (GE11, GE12) et séparées l’une de l’autre par une couche de séparation isolante (CSI), - une zone d’au moins un matériau isolant (53). Dispositif selon l’une des revendications 1 à 6, dans lequel le dispositif comprenant en outre : - un bloc semi-conducteur dopé, formant un premier réservoir de dopants (DT1), le bloc semi-conducteur dopé étant agencé à une première extrémité du premier barreau semi-conducteur supérieur, du premier barreau semi-conducteur inférieur, du deuxième barreau semi-conducteur supérieur, et du deuxième barreau semi-conducteur inférieur, - un autre bloc semi-conducteur dopé, formant un deuxième réservoir de dopants (DT2), l’autre bloc semi-conducteur dopé étant agencé à une deuxième extrémité du premier barreau semi-conducteur supérieur, du premier barreau semi-conducteur inférieur, du deuxième barreau semi-conducteur supérieur, du deuxième barreau semi-conducteur inférieur, et qui est opposée à la première extrémité. Dispositif selon l’une des revendications 1 à 7, dans lequel la région diélectrique (RD) entre le premier ensemble de régions semi-conductrices (102L, 104L) et le deuxième ensemble de régions semi-conductrices (102R, 104R) est prévue avec une composition diélectrique hétérogène de sorte que dans une portion centrale (244, 303) située entre la première région semi-conductrice inférieure et la deuxième région semi-conductrice supérieure et entre la première région semi-conductrice supérieure et la deuxième région semi-conductrice inférieure, la région diélectrique (RD) a une première composition et une première permittivité diélectrique relative, et que dans une autre portion (242, 246) située entre la première région semi-conductrice inférieure et la deuxième région semi-conductrice inférieure ou entre la première région semi-conductrice supérieure et la deuxième région semi-conductrice supérieure, la région diélectrique (RD) a une deuxième composition et une deuxième permittivité diélectrique relative plus élevée que la première permittivité diélectrique relative. Procédé de fabrication d’un dispositif quantique selon l’une des revendications 1 à 8, dans lequel la formation du premier ensemble de régions semi-conductrices (102L, 104L) et dudit deuxième ensemble (102R, 104R) de régions semi-conductrices comprend des étapes de : - réalisation sur ledit substrat (10) d’une structure (16) formé d’une superposition de couches (10 1 , 10 2 , 10 3 , 10 4 , 10 5 ) composée d’une alternance de couches (10 1 , 10 3 , 10 5 ) à base d’un premier matériau (12) donné, et de couches (10 2 , 10 4 ) à base d’un deuxième matériau, le deuxième matériau étant semi-conducteur, ledit premier matériau donné étant apte à être gravé sélectivement vis-à-vis dudit deuxième matériau donné, - réalisation d’une tranchée (65) de séparation s’étendant principalement dans une direction parallèle à la première direction par gravure de ladite superposition de couches de sorte à de sorte à diviser ladite structure en une première portion (16A) et une deuxième portion (16B), la première portion (16A) et la deuxième portion (16B) s’étendant parallèlement à la première direction, les régions semi-conductrices dudit premier ensemble étant des régions semi-conductrices de la première portion et formées à base dudit deuxième matériau donné, les régions semi-conductrices dudit deuxième ensemble étant des régions semi-conductrices de la deuxième portion et formées à base dudit deuxième matériau donné. Procédé de fabrication d’un dispositif quantique selon la revendication 9, comprenant en outre, après réalisation de ladite tranchée (65), la formation de ladite région diélectrique (RD) par dépôt d’un ou plusieurs matériau diélectriques (85) entre ladite première portion (16A) et ladite deuxième portion (16B) de ladite structure (16). Procédé de fabrication d’un dispositif quantique selon la revendication 9 ou 10, comprenant en outre après réalisation de la tranchée de séparation et préalablement à la formation de ladite région diélectrique (RD), des étapes de : - gravure au moins partielle dudit premier matériau (12) donné et sélective vis-à-vis du deuxième matériau (14) dans la première portion (16A) et ladite deuxième portion (16B) de sorte à libérer des espaces (71), - remplissage desdits espaces (71) par un matériau diélectrique (73) de sorte à former la première zone « de séparation » (ZS1) et la deuxième zone « de séparation » (ZS2). Procédé selon la revendication 11, comprenant en outre, après avoir rempli lesdits espaces (71) par un matériau diélectrique (73) donné, des étapes de : - gravure anisotrope du matériau diélectrique de sorte à libérer un espace formant une tranchée réduite (75) entre lesdites portions (16A, 16B) de zone active, - remplissage de la tranchée réduite (75) au moyen d’au moins un autre matériau diélectrique différent dudit matériau diélectrique donné. Procédé selon l’une des revendications 9 à 12, comprenant en outre, après formation de ladite structure (16) et préalablement à la formation de ladite tranchée de séparation dans cette structure (16), des étapes de : - formation de motifs de grille en matériau de grille de part et d’autre de la structure, - formation d’une encapsulation (52) isolante autour des motifs de grille, - retrait partiel du matériau de grille de sorte à conserver un bloc inférieur (GI) de matériau de grille et réaliser des cavités (54) au-dessus de ce bloc inférieur de matériau de grille et entourées par l’encapsulation (52), - remplir les cavités d’au moins une couche isolante de sorte à former une zone d’isolation (ZI) sur le bloc inférieur de matériau de grille puis, - remplir les cavités d’au moins une couche de matériau de grille, de sorte à former un bloc supérieur (GS) de matériau de grille sur la zone d’isolation (ZI). Procédé de fabrication d’un dispositif quantique selon l’une des revendications 12 ou 13, comprenant en outre, après formation de ladite structure (16) et préalablement à la formation de ladite tranchée (65) de séparation dans cette structure, une formation de réservoirs de dopants à des extrémités de ladite structure, la formation desdits réservoirs de dopants comprenant : - réaliser une gravure sélective partielle du premier matériau (12) vis-à-vis du deuxième matériau (14) afin de créer des renfoncements (41) au niveau desdites extrémités de ladite structure (16), - combler lesdits renfoncements (41) par un matériau isolant afin de former des bouchons isolants (43) dans lesdits renfoncements, - réaliser une épitaxie de matériau semi-conducteur (48) à partir d’extrémités dévoilées des couches (10 2 , 10 4 ) à base du deuxième matériau (14), tandis que les couches (10 2 , 10 4 ) à base du premier matériau (12) sont protégées par les bouchons isolants (43).