FR 3161796 A1 20251031 FR 2404502 A 20240430 Tranchée isolante La présente description concerne une tranchée isolante (150) formée à partir d'une première face (102) d'un substrat semiconducteur (101) comprenant sur toute ses parois latérales une couche semiconductrice (152) dopée de type P et formée par croissance par épitaxie. Figure pour l'abrégé : Fig. 1 Tranchée isolante La présente description concerne de façon générale les systèmes et circuits électroniques, et leurs procédés de fabrication. La présente description concerne plus particulièrement, l'isolation de composant électronique, et l'utilisation de tranchées isolantes à cette fin. Le bon fonctionnement de dispositifs électronique comprenant un ou plusieurs composants électroniques peut nécessiter de manière générale l'isolation électrique de ce ou ces composants par rapport à d'autres composants et/ou à l'environnement extérieur. L'utilisation de tranchées isolantes est un moyen d'isolation électrique connu. Il serait souhaitable de pouvoir améliorer, au moins en partie, certains aspects des dispositifs électroniques et de leurs procédés de fabrication. Il existe un besoin pour des dispositifs électroniques comprenant des composants électroniques isolés électriquement, et qui présentent des fuites de courant. Il existe un besoin pour des dispositifs électroniques comprenant des pixels isolés électriquement, et qui présentent des fuites de courant. Il existe un besoin des dispositifs électroniques comprenant des composants électroniques isolés électriquement latéralement en utilisant des tranchées isolantes permettant de limiter des fuites de courant. Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs électroniques connus comprenant des composants électroniques isolés électriquement permettant de limiter des fuites de courant. Un mode de réalisation prévoit d'isoler électriquement un composant électronique en utilisant au moins une tranchée isolante. Un mode de réalisation prévoit d'isoler électriquement un composant électronique en utilisant au moins une tranchée isolante dont les parois sont couvertes par une couche semiconductrice dopée fortement de type P. Un mode de réalisation prévoir de former cette couche semiconductrice par croissance épitaxiale. Un mode de réalisation prévoit une tranchée isolante formée à partir d'une première face d'un substrat semiconducteur comprenant sur toute ses parois latérales une couche semiconductrice dopée de type P et formée par croissance par épitaxie. Selon un mode de réalisation, la tranchée a une profondeur supérieure à 3 µm. Selon un mode de réalisation, ladite couche semiconductrice a une concentration en éléments dopants de type P supérieure à 1x1017 atomes.cm-3. Selon un mode de réalisation, ladite couche semiconductrice a une épaisseur supérieure à 5 nm. Selon un mode de réalisation, la tranchée comprend un coeur en un matériau isolant électriquement. Selon un mode de réalisation, ledit coeur comprend de l'oxyde de silicium. Un autre mode de réalisation prévoit un dispositif électronique comprenant un composant électronique étant isolé électriquement et latéralement par au moins une tranchée isolante décrite précédemment. Selon un mode de réalisation, ledit composant est un pixel. Un autre mode de réalisation prévoit un procédé de fabrication d'une tranchée isolante comprenant les étapes successives suivantes : a) graver une première cavité à partir d'une première face d'un substrat semiconducteur ; b) faire croître par épitaxie un matériau semiconducteur dopée de type P sur les parois de ladite première cavité ; c) remplir ladite première cavité avec un matériau isolant électriquement. Selon un mode de réalisation, le procédé comprend, entre les étapes b) et c), les étapes successives suivantes : d) meuler ledit substrat semiconducteur à partir d'une deuxième face opposée à la première face jusqu'à atteindre le fond de ladite première cavité ; e) former une deuxième cavité à partir de ladite deuxième face dudit substrat semiconducteur, ladite deuxième cavité ayant une largeur inférieure à une largeur de ladite première cavité. Un autre mode de réalisation prévoit un procédé de fabrication d'un dispositif décrit précédemment comprenant le procédé de fabrication d'une tranchée isolante décrit précédemment. Selon un mode de réalisation, ledit composant est formé à partir de ladite première face dudit substrat semiconducteur. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente une vue en coupe d'un dispositif électronique selon un mode de réalisation ; la FIG. 2 représente deux graphiques illustrant l'avantage du mode de réalisation de la FIG. 1 ; la FIG. 3 représente une vue en coupe d'une étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 4 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 5 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 6 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 7 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 8 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 9 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 10 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 11 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 12 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; la FIG. 13 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 ; et la FIG. 14 représente une vue en coupe d'une autre étape d'un procédé de fabrication du mode de réalisation de la FIG. 1 . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Les modes de réalisation décrits ci-après concernent l'isolation de composants électroniques formés dans et sur un substrat semiconducteur. L'utilisation de tranchées isolantes est courante pour isoler électriquement et latéralement des composants électroniques. Il est connu qu'un composant électronique puisse présenter des courants de fuite même en étant entouré de tranchées isolantes. Les inventeurs ont découverts qu'introduire une couche dopée fortement de type P au niveau de la paroi des tranchées isolantes permet de limiter ces courants de fuite. Une telle tranchée isolante est décrite en relation avec les figures 1 et 2. Deux procédés de fabrication d'une telle tranchée isolante sont décrits en relation avec les figures 3 à 6 et 7 à 14. De plus, les modes de réalisation décrits ci-après sont tout particulièrement adaptés à l'isolation de composants électroniques de type composants d'imageur, comme des pixels. De plus, les modes de réalisation décrits ci-dessus sont particulièrement adaptés pour être utilisés dans tout type de marchés industriels où une isolation électrique de composants électroniques est nécessaire. Plus particulièrement, une telle tranchée isolante peut être destiné à : - l'industrie automobile, par exemple dans le domaine de l'électrification automobile ou dans le domaine des systèmes avancés d'aide à la conduite (Advanced Driver Assistance Systems - ADAS) ; - le domaine industrielle, par exemple dans le domaine de l'énergie verte, dans le domaine de l'électrification des infrastructures, de l'internet des objets (Internet of Things - IoT) et des maisons intelligentes (SmartHome), où la consommation d'électricité et d'énergie et l'échange de données sont des éléments clés ; - l'industrie de l'électronique personnelle, par exemple dans le domaine de la téléphonie mobile et de l'internet des objets (Internet of Things - IoT), ainsi que dans le domaine des interfaces haut débit ; et - l'industrie des équipements de communication, des ordinateurs et des périphériques, par exemple dans le domaine des infrastructures et des centres de données (Data Centers), et dans le domaine des satellites en orbite terrestre basse (Low Earth Orbit - LEO). La FIG. 1 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 100 comprenant un mode de réalisation d'une tranchée isolante 150. Le dispositif 100 est formé à partir d'un substrat semiconducteur 101 comprenant une face supérieure 102 et une face inférieure 103, opposée à la face supérieure 102. Selon un exemple, le substrat 101 est en un matériau semiconducteur, c'est-à-dire en un matériau comprenant au moins un élément chimique de la colonne IV de la table périodique des éléments, comme le silicium (Si) ou le germanium (Ge). Selon un mode de réalisation, le substrat 101 est en silicium. Selon un exemple, le substrat 101 peut reposer sur un support 104, comme un autre substrat par exemple. Dans ce cas, la face inférieure 103 du substrat est en contact avec le support 104. Le dispositif 100 comprend un composant électronique 110 qui est isolé latéralement par une ou plusieurs tranchées isolantes 150. Selon un exemple, le composant électronique 110 est formé dans et/ou sur le substrat 101 à partir de sa face supérieure 102. Le composant électronique 110 peut être un composant électronique unique ou un circuit comprenant plusieurs composants électroniques. Selon un mode de réalisation préféré illustré en FIG. 1 , le composant 110 est un pixel pouvant être utilisé dans un circuit imageur, comme un écran. Selon le mode de réalisation préféré, le composant 110 comprend une photodiode 111 formé dans le substrat 101 et une couche 112 s'étendant entre la face supérieure 102 du substrat 101 et la photodiode 111. Selon un exemple, la couche 112 est d’une couche surfacique, dopée fortement de type P, et réalisée par implantation pour fabriquer une diode pincée. Selon un exemple, le composant 110 peut comprendre des niveaux de métallisations 113 reposant sur la couche supérieure 102 du substrat 101. Selon un mode de réalisation, la ou les tranchées isolantes 150 s'étendent depuis la face supérieure 102 du substrat 101. En FIG. 1 , deux tranchées 150 sont représentées. La ou les tranchées isolantes 150 sont formés d'un coeur isolant 151 et d'un couche semiconductrice 152, aussi appelé liner 152. Le coeur isolant représente la partie interne de la tranchée isolante 150, et est fait d'un matériau isolant, comme par exemple de l'oxyde de silicium. Selon un mode de réalisation, la couche semiconductrice 152 est dopée de type P, de préférence, dopée fortement de type P, et recouvre les parois latérales et le fond de la tranchées isolante 150. Selon un mode de réalisation, la couche 152 est obtenue par croissance épitaxiale, ce qui permet d'obtenir un dopage uniforme de la couche 152, et une interface entre le coeur 151 et la couche 152 propre. Des modes de mise en oeuvre de procédé de fabrication d'un dispositif du type du dispositif 100 sont décrits en relation avec les figures 3 à 14. Selon un exemple, la ou les tranchées 150 ont une profondeur supérieure à 3 µm, de préférence, supérieure à 6 µm. La ou les tranchées 150 ont une largeur comprise entre 100 et 500 nm, par exemple de l'ordre de 200 nm. Selon un mode de réalisation, la concentration en éléments dopants de type P de la couche 150 est supérieure à 1x10 17 atomes.cm -3 . Selon un exemple, les éléments dopants utilisés pour doper la couche 150 comprennent un ou plusieurs éléments de la colonne III de la table périodique des éléments, comme le Bore. Selon un exemple, la couche 150 a une épaisseur supérieure à 5 nm, par exemple de l'ordre de 10 nm. Un avantage d'utiliser une couche du type de la couche 151 est décrit en relation avec la FIG. 2 . La FIG. 2 comprend deux graphiques (A) et (B). Le graphique (A) illustre, par des niveaux de gris, la concentration en éléments dopants dans une région comprise entre deux tranchées isolantes du type des tranchées 150 décrites en relation avec la FIG. 1 . Le graphique (B) illustre, par des lignes et des niveaux de gris, le potentiel électrostatique et des lignes de courants associées dans une région comprise entre deux tranchées isolantes du type des tranchées 150 décrites en relation avec la FIG. 1 . Les graphiques (A) et (B) montrent qu'utiliser un liner dopé fortement de type P permet d'empêcher une conduction électrique parasite le long des tranchées isolantes qui entraine des courants de fuite. En effet, le graphique (A) montre que l'implantation d'élément dopants dans cette région est empêchée au niveau de la jonction entre ladite région et les tranchées isolantes. Le graphique (B) montre, quant à lui, que les lignes de courants restent confinées dans cette région. Les figures 3 à 6 illustrent des étapes d'un premier mode de mise en oeuvre d'un procédé de fabrication d'un dispositif du type du dispositif 100 décrit en relation avec la FIG. 1 . Le procédé de fabrication des figures 3 à 6 concerne un procédé de fabrication de tranchée isolante du type des tranchées isolantes 150 décrite en relation avec la FIG. 1 . Plus particulièrement, ce procédé est un procédé de fabrication par la face avant d'un substrat semiconducteur. A l'étape initiale de la FIG. 3 , il est considéré un substrat semiconducteur 301 reposant sur un support 302 du type des substrat 101 et support 104 décrits en relation avec la FIG. 1 . Un masque permettant de préparer une opération de gravure prochaine est installée sur une face supérieure 301Sup du substrat 301. Ce masque est composé d'un empilement 303 de protection, et d'une couche de masque 304 comprenant des ouvertures 305. L'empilement 303 comprend : - une couche isolante 303A, par exemple en oxyde de silicium, reposant la face 301Sup du substrat 301 ; - une couche 303B, par exemple en nitrate, reposant sur la couche 303A ; et - une couche isolante 303C, par exemple en oxyde de silicium, reposant sur la couche 303B. La couche de masque 304 est, par exemple, une couche de résine restant après le procédé de photolithographie. Les ouvertures 305 désignent le future emplacement des tranchées isolantes. A l'étape de la FIG. 4 , une opération de gravure de cavité 306 est exécutée. Les cavités 306 ont les dimensions des dimensions des tranchées isolantes souhaitées. Selon un exemple, les cavités 306 ont une profondeur supérieure à 3 µm, de préférence, supérieure à 6 µm. les cavités 306 ont une largeur comprise entre 100 et 500 nm, par exemple de l'ordre de 200 nm. A l'étape de la FIG. 5 , une couche semiconductrice 307 dopée fortement de type P du type du liner 152 décrit en relation avec la FIG. 1 , est formée. Selon un exemple, la couche 307 est formée par croissance épitaxiale et recouvre les parois latérales et le fond des cavités 306. A l'étape de la FIG. 6 , la cavité 306 est remplie d'un matériau isolant 310 pour former une tranchée isolante 311. Le matériau isolant 310 forme le coeur de la tranchée isolante. Selon un exemple, le matériau 310 est de l'oxyde de silicium. La tranchée isolante 311 est donc du même type que la tranche 150 décrite en relation avec la FIG. 1 . L'étape de la FIG. 6 peut ensuite être suivie par des étapes de fabrication d'un composant électronique entre les tranchées 311. Selon une variante, ces étapes peuvent être exécutées avant les étapes décrites en relation avec les figures 3 à 6. Les figures 7 à 14 illustrent des étapes d'un deuxième mode de mise en oeuvre d'un procédé de fabrication d'un dispositif du type du dispositif 100 décrit en relation avec la FIG. 1 . Le procédé de fabrication des figures 7 à 14 concerne un procédé de fabrication de tranchée isolante du type des tranchées isolantes 150 décrite en relation avec la FIG. 1 . Plus particulièrement, ce procédé est un procédé de fabrication par la face arrière d'un substrat semiconducteur. A l'étape initiale de la FIG. 7 , similaire à l'étape de la FIG. 4 , il est considéré un substrat semiconducteur 701 reposant sur un support 702 du type des substrat 101 et support 104 décrits en relation avec la FIG. 1 . Un empilement 703 de protection est formé sur une face supérieure 701Sup du substrat 701. L'empilement 703 comprend : - une couche isolante 703A, par exemple en oxyde de silicium, reposant la face 701Sup du substrat 701 ; - une couche 703B, par exemple en nitrate, reposant sur la couche 703A ; et - une couche isolante 703C, par exemple en oxyde de silicium, reposant sur la couche 703B. Des cavités 704 sont gravées dans le substrat 701 de la même manière que celles décrites en relation avec les figures 3 et 4. Les cavités 704 ont les dimensions des dimensions des tranchées isolantes souhaitées. Selon un exemple, les cavités 704 ont une profondeur supérieure à 3 µm, de préférence, supérieure à 6 µm. les cavités 704 ont une largeur comprise entre 100 et 500 nm, par exemple de l'ordre de 200 nm. A l'étape de la FIG. 8 , un matériau semiconducteur 705 dopé fortement de type P est formée dans les cavités. Selon un exemple, le matériau est formé par croissance épitaxiale et rempli entièrement les cavités 705. A l'étape de la FIG. 9 , une opération de gravure est mise en oeuvre pour aplatir la face supérieure de la structure obtenue en fin de l'étape de la FIG. 8 . Pendant cette étape, des excès de matériau 705 dépassant de la face 701Sup du substrat 701, et les couches 703A et 703B sont retirés. A l'étape de la FIG. 10 , des étapes de fabrication d'un composant électronique disposé entre les tranchées isolantes peuvent être mises en oeuvre. Dans l'exemple illustré en FIG. 10 , un composant de type pixel, similaire au composant 110 décrit en relation avec la FIG. 1 , comprend une photodiode 706 et une couche d'isolation optique 707. Selon un exemple, la photodiode 706 est formée dans le substrat 701. Selon un exemple, la couche d'isolation optique est placée entre la photodiode 706 et la face supérieure 701Sup du substrat 701. A l'étape de la FIG. 11 , des éventuelles niveaux de métallisation 708 sont formés sur la couche 703C restante de l'empilement. Selon un exemple, les niveaux de métallisation 708 sont connectés au composant formé à l'étape 10. A l'étape de la FIG. 12 , la structure obtenue à l'étape de la FIG. 11 est retournée pour avoir accès à la face arrière 701Inf, ou face inférieure 701Inf, du substrat 701. La face inférieure 701Inf est opposée à la face supérieure 701Sup. A l'étape de la FIG. 13 , le support 702 est retiré et une opération de meulage de la face arrière 701Inf du substrat 701 est mise en oeuvre. Le meulage est arrêté lorsque le fond des cavités 704 apparaît, c'est-à-dire lorsque le matériau 705 est mis à jour. A l'étape de la FIG. 14 , une opération de gravure du matériau 705 est mise en oeuvre pour former une cavité 710 dans le matériau 705. Cette étape a pour but de former le coeur de la tranchée isolante. L'étape de gravure permet d'amincir le matériau 705 jusqu'à ce qu'il ne forme qu'une couche recouvrant les parois latérales de la cavité 704 initiale. Autrement dit, l'étape de gravure permet de former une cavité 710 ayant une largeur inférieure à une largeur de ladite cavité 704. Ainsi, le matériau 705 est transformé en une couche du type de la couche 152 décrite en relation avec la FIG. 1 . Une fois la cavité 710 formée, elle est remplie partiellement ou entièrement par un matériau isolant électriquement, par exemple de l'oxyde de silicium. Une tranchée isolante 711 du type de la tranchée 150 décrite en relation avec la FIG. 1 est ainsi formée. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Procédé de fabrication d'une tranchée isolante (150 ; 311 ; 711) comprenant les étapes successives suivantes : a) graver une première cavité (306 ; 704) à partir d'une première face (301Sup ; 701Sup) d'un substrat semiconducteur (301 ; 701) ; b) faire croître par épitaxie un matériau semiconducteur (307 ; 705) dopée de type P sur les parois de ladite première cavité (306 ; 704) ; c) remplir ladite première cavité (310 ; 709) avec un matériau isolant électriquement. Procédé selon la revendication 1, comprenant, entre les étapes b) et c), les étapes successives suivantes : d) meuler ledit substrat semiconducteur (701) à partir d'une deuxième face (701Inf) opposée à la première face (701Sup) jusqu'à atteindre le fond de ladite première cavité (306 ; 704) ; e) former une deuxième cavité (710) à partir de ladite deuxième face (701Inf) dudit substrat semiconducteur (701), ladite deuxième cavité (710) ayant une largeur inférieure à une largeur de ladite première cavité (704). Procédé selon la revendication 1 ou 2, dans laquelle ladite première cavité ayant une profondeur supérieure à 3 µm. Procédé selon l'une quelconque des revendications 1 à 3, dans laquelle ladite couche semiconductrice (152 ; 307 ; 705) a une concentration en éléments dopants de type P supérieure à 1x10 17 atomes.cm -3 . Procédé selon l'une quelconque des revendications 1 à 4, dans laquelle ladite couche semiconductrice (152 ; 307 ; 705) a une épaisseur supérieure à 5 nm. Tranchée isolante (150 ; 311 ; 711) obtenue par le procédé de fabrication selon l'une quelconque des revendications 1 à 5. Tranchée selon la revendication 6, comprenant un coeur (151 ; 310 ; 709) en un matériau isolant électriquement. Tranchée selon la revendication 7, dans laquelle ledit coeur (151 ; 310 ; 709) comprend de l'oxyde de silicium. Dispositif électronique (100) comprenant un composant électronique (110) étant isolé électriquement et latéralement par au moins une tranchée isolante (150) selon l'une quelconque des revendications 6 à 8. Dispositif selon la revendication 9, dans lequel ledit composant est un pixel (110). Procédé de fabrication d'un dispositif (100) selon la revendication 9 ou 10 comprenant le procédé selon l'une quelconque des revendications 1 à 5. Procédé selon la revendication 11, dans lequel ledit composant (110) est formé à partir de ladite première face (102) dudit substrat semiconducteur (101).