FR 3155362 A1 20250516 FR 2312174 A 20231109 Titre : Dispositif microélectronique à courants de fuite réduits L’invention concerne un transistor à effet de champ comprenant une grille à base d’un premier matériau, une source et un drain, la grille, la source et le drain étant disposés sur un substrat présentant une face inférieure s’étendant dans un plan transversal. La grille présente en projection dans le plan transversal un contour interne formant un contour fermé autour de l’un parmi la source et le drain, l’autre parmi la source et le drain se trouvant à l’extérieur du contour interne en projection dans le plan transversal. Le premier matériau présente un système cristallin hexagonal. Le contour interne de la grille est constitué d’une pluralité de portions, chaque portion du contour interne s’étendant, en projection dans le plan transversal, selon une direction d’orientation, les directions d’orientation de deux portions adjacentes du contour interne de la grille formant un angle de 60°. Figure pour l’abrégé : Fig.2 Dispositif microélectronique à courants de fuite réduits La présente invention concerne le domaine des dispositifs microélectroniques, notamment les transistors latéraux. Elle trouve par exemple pour application particulièrement avantageuse le domaine de l’électronique de puissance. ETAT DE LA TECHNIQUE Un des enjeux principaux dans l’optimisation des performances des transistors latéraux ou planaires concerne la réduction des courants de fuite pouvant survenir entre le drain et la source du transistor d’une part et entre le drain et la grille d’autre part. Plusieurs solutions ont été développées pour réduire ces courants de fuite. Une première solution illustrée à la FIG. 1 consiste en l’implantation de régions sous-jacentes 1400 aux extrémités de la grille 1000. Ces régions 1400 s’étendent de préférence sur toute la dimension latérale du transistor, dimension s’étendant sur la figure selon la direction Y. Dans le cas typique de transistors formés entre autres par une couche active de GaN et une couche barrière d’AlGaN, une telle implantation permet d’empêcher la conduction du gaz 2D à l’interface GaN/AlGaN. Par ailleurs, l’implantation induit la création de défauts dans la couche active (typiquement le GaN) qui eux-mêmes engendrent des pièges bénéfiques car rendant la couche isolante plus résistive. Cette méthode s’est avérée efficace pour des transistors ayant des applications à températures ambiantes. Cependant, au-delà de certaines températures, les espèces implantées n’assurent plus suffisamment l’isolation. Par ailleurs, plus la température augmente, moins les pièges créés par l’implantation sont efficaces. Les flèches représentées sur la FIG. 1 illustrent les courants de fuite résiduels présents entre la grille 1100, la source 1200 et le drain 1300 malgré l’isolation par implantation. Ainsi, à des valeurs de températures élevées des plages de fonctionnement des composants standards, par exemple au-delà de 150°C voire même en dessous de ce seuil, si l’on souhaite que les courants de fuite restent très faibles, l’isolation par implantation n’est plus satisfaisante. Par conséquent, cette solution n’est pas utilisée pour des transistors ayant des applications à haute température. En outre, l’implantation peut engendrer des défauts dans des régions de la couche active où ceux-ci ne sont pas souhaitables car néfastes au cours du fonctionnement du dispositif. Ainsi, cette première solution n’est pas optimale. Une autre solution a été développée pour réduire les courants de fuite au sein d’un transistor latéral. Cette solution est notamment présentée dans le document US 2014/0327011 A1, dont une figure a été reproduite en FIG. 1 . Elle consiste en la formation de la grille 2100 du transistor selon un contour fermé autour de la source 2200. Cette solution présente notamment l’avantage d’éloigner la zone d’isolation des zones actives du transistor. Cependant, il est apparu que les procédés de gravure utilisés pour former la grille 2100 enveloppant la source ne permettaient pas d’obtenir une qualité homogène du flanc 2101 de la grille 2100 se trouvant en regard de la source 2200. Ces différences de qualité de l’état de surface de la grille 2100 entraînent des capacités d’isolation différentes d’une zone à l’autre de la grille 2100 ainsi que des effets de transistors parasites. Ainsi, cette deuxième solution n’est pas optimale non plus. Un objectif de la présente invention est donc de proposer une solution permettant d’améliorer les performances d’un transistor latéral. Cette solution permettra avantageusement de réduire les courants de fuite entre le drain et la source d’un transistor latéral. De préférence, cette réduction des courants de fuite sera effective à des valeurs de températures élevées des plages de fonctionnement des composants standards. RESUME Pour atteindre cet objectif, selon un mode de réalisation on prévoit un transistor à effet de champ comprenant une grille à base d’un premier matériau, une source et un drain, la grille, la source et le drain étant disposés sur un substrat présentant une face inférieure s’étendant principalement dans un plan transversal, la grille présentant en projection dans le plan transversal un contour interne en regard de la source, le contour interne formant un contour fermé autour de l’un parmi la source et le drain, l’autre parmi la source et le drain se trouvant à l’extérieur du contour interne en projection dans le plan transversal, le premier matériau présentant un système cristallin hexagonal. Le contour interne de la grille est constitué d’une pluralité de portions, chaque portion du contour interne de la grille s’étendant principalement, en projection dans le plan transversal, selon une direction d’orientation, les directions d’orientation de deux portions adjacentes du contour interne de la grille formant ensemble un angle sensiblement égal à 60°. Le fait que la grille entoure entièrement la source permet d’isoler cette dernière du drain. Par ailleurs, la forme particulière de la grille permet, que sur tout le pourtour de la grille, son contour interne soit dirigé selon un plan cristallin du premier matériau. Ainsi, l’état de surface de son flanc interne est bon et sensiblement le même sur tout le pourtour de la grille. Il apparaît que dans l’art antérieur, et notamment dans le document US 2014/0327011 A1, la gravure permettant de former la grille ne se fait pas selon les plans cristallins du matériau composant la grille. Le contour interne de la grille formé par cette gravure ne suit donc pas ces plans et présente des différences d’orientation cristallines. Ces différences d’orientation cristallines créent une forte rugosité du flanc interne. Il s’est avéré que cette rugosité limite de manière significative les performances du transistor. La forme particulière de la grille proposée dans l’invention permet de réduire voire d’éviter ces différences d’orientation cristalline et donc cette rugosité. De cette façon, les propriétés d’isolation de la grille sont plus homogènes, voire similaires sur tout le pourtour de la grille. Les courants de fuite entre le drain et la source et entre la grille et le drain sont ainsi réduits voire supprimés. On limite également ainsi les phénomènes de transistors parasites. Les performances du transistor s’en retrouvent améliorées. Grâce à l’invention, on évite par ailleurs de devoir mettre en œuvre des optimisations de procédé supplémentaires pour que la grille soit conforme dans toutes les directions cristallines du premier matériau. Le cout d’obtention du transistor est ainsi réduit. Par ailleurs, l’isolation garantie par la grille selon l’invention permet de ne pas avoir à mettre en œuvre une autre solution d’isolation, comme cela est envisagé dans le document US 2014/0327011 A1, pour pallier les défauts d’isolation au niveau des zones incurvées de la grille. En effet pour assurer une isolation entre la source et le drain dans toutes les directions du plan transversal, il est envisageable de réaliser une implantation telle que définie en partie introductive sous les zones incurvées de la grille. Cependant, une telle implantation s’accompagne des inconvénients exposés plus haut, notamment une très mauvaise tenue en température. Par ailleurs, une telle implantation génère des états d’interfaces disponibles pour le passage de porteurs par effet tunnel au travers la grille, ce qui augmente les courants de fuite entre le drain et la grille et entre la source et le drain. Il pourrait sembler envisageable, en s’inspirant de technique parfois utilisées dans l’industrie des technologies de transistors à base de silicium, de réaliser, par gravure puis remplissage, des tranchées d’isolation sous les zones incurvées de la grille pour assurer l’isolation entre la source et le drain. Cependant l’intégration d’étapes de lithographie, gravure et remplissage pour former ces tranchées, non seulement s’avérerait complexe mais également engendrerait des coûts supplémentaires importants. Ainsi, la présente invention propose une solution permettant une réduction importante des courants de fuite au sein d’un transistor latéral. Le transistor selon l’invention présente ainsi des performances améliorées par rapport aux transistors de l’art antérieur. Par ailleurs, contrairement aux transistors dans lesquels l’isolation est assurée par implantation, le transistor selon l’invention peut être utilisé à haute température. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels : FIG. 1 La FIG. 1 est une vue de dessus, schématique, d’un premier exemple de transistor latéral selon l’art antérieur. FIG. 1 La FIG. 1 illustre un deuxième exemple de transistor latéral selon l’art antérieur. FIG. 2 Les figures 2 à 5 sont des vues de dessus, schématiques, du transistor latéral selon l’invention. Les figures 2 à 4 illustrent des modes de réalisation dans lesquels l’isolation entre le drain et la source est assurée par la forme de la grille, sans isolation complémentaire sous-jacente à la grille. Les figures 2, 3A et 3B illustrent des exemples dans lesquels le contour interne de la grille présente six portions. FIG. 3 Les figures 3A et 3B illustrent des modes de réalisation incluant des plaques à effet de champ autour de la grille et de la source. FIG. 3 FIG. 4 La FIG. 4 illustre un exemple dans lequel le contour interne de la grille présente dix portions. FIG. 5 La FIG. 5 illustre un mode de réalisation dans lequel l’isolation entre le drain et la source est complétée par une isolation sous-jacente à la grille. FIG. 6 La FIG. 6 illustre deux vues en coupe du transistor selon l’invention. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les dimensions ne sont pas représentatives de la réalité. DESCRIPTION DÉTAILLÉE Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement : Selon un mode de réalisation préféré, le transistor comprend en outre une région isolante, la région isolante se trouvant, en projection dans le plan transversal, à une distance dmin de la grille avec dmin>0 et de préférence dmin≥ 100nm. Cette région d’isolation permet notamment d’isoler électriquement le transistor d’un transistor voisin fabriqué sur le même substrat support. Selon un exemple, dmin≤1000nm. Selon un exemple avantageux, celui parmi la source et le drain étant entouré par le contour interne de la grille présente deux flancs principaux se trouvant chacune en regard d’au moins une portion du contour interne, chaque flanc principal de la source étant parallèle à l’au moins une portion du contour interne de laquelle elle se trouve en regard. Cela permet d’améliorer les performances du transistor, notamment à l’état passant. Selon un exemple, chaque flanc principal se trouve en regard d’une unique portion du contour interne de la grille. Selon un exemple, le contour interne de la grille présente au moins six portions. Selon un exemple, le contour interne de la grille présente uniquement six portions. Selon un exemple, le contour interne de la grille présente au moins dix portions et de préférence exactement dix portions. Selon un mode de réalisation, le transistor comprend en outre une région isolante, la région isolante se trouvant au moins partiellement, selon une troisième direction perpendiculaire au plan transversal, sous la grille. Selon un exemple, la région isolante est une zone implantée à base d’un matériau semi-conducteur comprenant des implantations d’un matériau isolant. Selon un exemple, la région isolante est à base d’un matériau électriquement isolant. Ce mode de réalisation trouve notamment une application pour des applications à basse température. Selon un exemple, le premier matériau est l’un parmi : le GaN, l’AlN, l’AlGaN, le GaO, le SiC hexagonal (H-SiC), le BN hexagonal (h-BN). Il est précisé que, dans le cadre de la présente invention, les termes « sur », « surmonte », « recouvre », « sous-jacent », en « vis-à-vis » et leurs équivalents ne signifient pas forcément « au contact de ». Ainsi par exemple, le dépôt, le report, le collage, l’assemblage ou l’application d’une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais signifie que la première couche recouvre au moins partiellement la deuxième couche en étant, soit directement à son contact, soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément. Une couche peut par ailleurs être composée de plusieurs sous-couches d’un même matériau ou de matériaux différents. On entend par un substrat, une couche, un dispositif, « à base » d’un matériau M, un substrat, une couche, un dispositif comprenant ce matériau M uniquement ou ce matériau M et éventuellement d’autres matériaux, par exemple des éléments d’alliage, des impuretés ou des éléments dopants. Ainsi un matériau à base d’un matériau III-V peut comprendre un matériau III-V additionné de dopants. De même, une couche à base de GaN comprend typiquement du GaN et des alliages d’AlGaN ou d’InGaN. Le terme « matériau III-V » fait référence à un semi-conducteur composé d’un ou plusieurs éléments de la colonne III et de la colonne V du tableau périodique de Mendeleïev. On compte parmi les éléments de la colonne III le bore, le gallium, l’aluminium ou encore l’indium. La colonne V contient par exemple l’azote, l’arsenic, l’antimoine et le phosphore. Un repère, de préférence orthonormé, comprenant les axes X, Y, Z est représenté en figures 2A à 6. Ce repère est applicable par extension aux autres figures. Dans la présente demande de brevet, on parlera préférentiellement d’épaisseur pour une couche et de hauteur pour une structure ou un dispositif. La hauteur est prise perpendiculairement au plan transversal XY. L’épaisseur est prise selon une direction normale au plan d’extension principal de la couche. Ainsi, une couche présente typiquement une épaisseur selon Z, lorsqu’elle s’étend principalement le long du plan transversal XY, et un élément en saillie, par exemple une tranchée d’isolation, présente une hauteur selon Z. Les termes relatifs « sur », « sous », « sous-jacent » se réfèrent préférentiellement à des positions prises selon la troisième direction Z. Les termes « sensiblement », « environ », « de l'ordre de » signifient « à 10% près, de préférence à 5% près ». Le dispositif selon différents modes de réalisation de l’invention va maintenant être décrit en référence aux figures 2 à 6. Le transistor 1 selon l’invention comprend une grille 100, une source 200 et un drain 300. Le transistor 1 est typiquement formé dans et/ou sur un substrat 10 pouvant notamment comprendre, empilés selon une direction dite troisième direction Z : un substrat support (non représenté), une couche active 20, une couche barrière 30 et une couche de passivation 40. Le substrat 10 présente une face inférieure 12 s’étendant principalement dans un plan dit plan transversal XY, défini par une première direction X et une deuxième direction Y. Le plan transversal XY est perpendiculaire à la troisième direction Z. Le substrat 10 présente également une face supérieure 11 dont au moins certaines portions s’étendent principalement dans le plan transversal XY. Le transistor 1 est de type transistor latéral ou planaire. Ainsi, la grille 100, la source 200 et le drain 300 sont situés sur ou au regard d’une même face de la couche active 20 de l’empilement. Les porteurs de charge se déplacent au sein de la couche active 20 essentiellement dans un plan parallèle à une face inférieure de la couche active 20. Ainsi, les porteurs de charge se déplacent essentiellement parallèlement au plan transversal XY. Ils ne traversent pas la couche active 20 dans son épaisseur, c’est-à-dire selon la troisième direction Z. Le substrat support peut par exemple être à base de silicium, de saphir, de SiC ou encore de poly-SiC. La couche active 20 est typiquement à base d’un matériau semiconducteur, par exemple un matériau III-V, de préférence un matériau III-N, par exemple du GaN ou un matériau du type Al 1-x Ga x N (avec x variant de 0 à 1). La couche barrière 30 peut par exemple être à base d’un matériau du type Al 1-x Ga x N (avec x variant de 0 à 1). La couche de passivation 40 peut par exemple être à base de SiN, de SiO, ou plus généralement de SiO x N y . Par ailleurs, une couche diélectrique 50, dite également diélectrique de grille 50, peut être intercalée entre la grille 100 et l’empilement 10. Cette couche 50 est à base d’un diélectrique pouvant être pris parmi le SiO 2 , l’AlN, l’Al 2 O 3 , le Si 3 N 4 et le HfO 2 . De manière générale, cette couche 50 peut être à base d’un alliage de type AlSiON ou AlSiHfON, ou être composée d’empilement de couches à base d’un tel alliage. La grille 100 est à base d’un premier matériau présentant un système cristallin hexagonal. Un système cristallin hexagonal est un système dont la maille élémentaire est un prisme droit à base losange. Ce losange présente deux angles opposés de 120° et deux angles opposés de 60°. De préférence, le premier matériau présente une structure wurtzite, qui fait partie du système cristallin hexagonal. Le premier matériau est avantageusement du GaN. Il peut également s’agir de l’un parmi les matériaux suivants : AlN, AlGaN, H-SiC, GaO, h-BN (nitrure de bore hexagonal). La grille 100, la source 200 et le drain 300 peuvent être à base du même matériau. Le transistor 1 comprend par ailleurs de préférence une région isolante 400. Cette région isolante 400 peut être une région de l’empilement 10 ayant subi une implantation ionique de façon à la rendre isolante électriquement. Alternativement, la région isolante 400 peut être à base d’un matériau isolant tel qu’un oxyde, par exemple le SiO 2 , l’AlN, l’Al 2 O 3 , le Si 3 N 4 ou des alliages ou des multicouches composés à base de AlSiON. Comme il sera décrit plus avant, cette région se trouve de préférence à distance de la grille 100 en projection dans le plan transversal XY (figures 2, 3A, 3B, 4) mais il est également envisageable qu’elle soit sous-jacente à la grille 100 selon la troisième direction Z ( FIG. 5 ). Géométrie de la grille et de la source du transistor La géométrie de la grille 100 va maintenant être décrite en référence aux figures 2 à 6. Il est à noter que la couche barrière 30 et la couche de passivation 40 n’ont pas été représentées sur les figures 2 à 5 afin notamment de pouvoir mieux visualiser la position de la région isolante 400 en fonction des modes de réalisation. En projection dans le plan transversal XY, la grille 100 entoure soit la source 200, soit le drain 300. Seul le mode de réalisation dans lequel la grille 100 entoure la source 200 est illustré sur les figures, mais il est entendu que les deux modes de réalisation sont parfaitement envisageables. La suite de la description se réfère principalement au mode de réalisation dans lequel la grille 100 entoure la source 200 sans entourer le drain 300, mais toutes les caractéristiques décrites s’appliquent mutatis mutandis au mode de réalisation dans lequel la grille 100 entoure le drain 300 sans entourer la source 200. Plus précisément, la grille 100 présente un flanc interne 101 se trouvant en regard de la source 200 ou du drain 300, selon le mode de réalisation. Le flanc interne 101 de la grille 100 peut être incliné par rapport à la troisième direction Z ou bien parallèle à la troisième direction Z. En projection dans le plan transversal XY, la grille 100 présente un contour interne 100a se trouvant en regard de la source 200 (ou du drain 300). Si le flanc interne 101 de la grille 100 est parallèle à la troisième direction Z, alors le projeté du flanc interne 101 correspond à ce contour interne 100a. Si en revanche, comme cela est typiquement le cas (voir FIG. 6 ), le flanc interne 101 est incliné, alors le contour interne 100a correspond au bord interne de la projection du flanc interne 101 dans le plan transversal XY. Lorsque la grille 100 entoure la source 200, on peut donc trouver, alignés dans l’ordre suivant, par exemple selon la deuxième direction Y : le drain 300, une partie de la grille 100, la source 200, une autre partie de la grille 100, et éventuellement un second drain 300’. En effet on peut trouver successivement sur le substrat 10 plusieurs transistors selon l’invention, deux transistors adjacents partageant le même drain 300, 300’. Lorsque la grille entoure le drain 300, on peut trouver, alignés dans l’ordre suivant, par exemple selon la deuxième direction Y : la source 200, une partie de la grille 100, le drain 300, une autre partie de la grille 100, et éventuellement une seconde grille. En effet on peut trouver successivement sur le substrat 10 plusieurs transistors selon l’invention, deux transistors adjacents partageant la même source. Le contour interne 100a présente une pluralité de portions ou sections 110a, 120a, 130a, 140a, 150a, 160a. Ces portions sont rectilignes. Elles sont juxtaposées les unes aux autres pour former un contour continu. Elles forment ensemble le contour fermé défini par le contour interne 100a. Chacune des portions 110a, 120a, 130a, 140a, 150a, 160a du contour interne 100a s’étend principalement selon une direction d’orientation 110b, 120b, 130b, 140b, 150b, 160b. Les directions d’orientation de deux portions adjacentes du contour interne 100a forment ensemble un angle de 60°. Cette condition est respectée sur tout le pourtour du contour interne 100a, c’est-à-dire pour toutes les portions de ce contour 100a. Cet angle formé par les directions d’orientation ne correspond pas nécessairement à l’angle formé par les portions adjacentes considérées se trouvant en regard de la source 200 (lorsque la source 200 est entourée par la grille 100) : il peut être son supplémentaire. Les angles internes du polygone défini par le contour interne 100a de la grille 100 peuvent ainsi valoir sensiblement 60°, 120°, 240° ou 300°. On privilégiera des angles internes de 120° ou 240°. Dans tous les cas, les directions d’orientation de portions adjacentes considérées forment un angle de 60° (ainsi qu’un angle supplémentaire de 120°). En considérant uniquement les angles internes du polygone défini par le contour interne 100a, les directions d’orientation de deux portions adjacentes de ce contour 100a forment ensemble un angle sensiblement égal à 60°*N, N étant pris parmi les valeurs 1, 2, 4 ou 5. De préférence, N est pris parmi les valeurs 2 et 4. Cette forme particulière de la grille 100 est calquée sur la forme de la maille élémentaire d’un matériau appartenant au système cristallin hexagonal. En s’assurant que le contour interne 100a ne forme que des angles multiples de 60°, on limite voire on évite que, lors de la gravure de structuration de la grille 100, des mailles élémentaires soient coupées. Le flanc interne 101 de la grille 100 présente ainsi une faible rugosité, ce qui permet d’améliorer l’isolation assurée par la grille entre la source 200 et le drain 300. Cela réduit les courants de fuite entre la source 200 et le drain 300 dans une mesure inattendue. Il est à noter que l’orientation du réseau cristallin du matériau constituant un substrat est toujours connue grâce à un ou deux méplat(s) formés lors de leur fabrication. La précision de cette indication sur l’angle réel de la maille est excellente ( Sur la FIG. 2 , les portions adjacentes deux à deux sont repérées par les références : 110a et 120a, 120a et 130a, 130a et 140a, 140a et 150a, 150a et 160a, 160a et 110a. Sur la FIG. 4 , les portions adjacentes deux à deux sont repérées par les références : 110a et 120a, 120a et 130a, 130a et 170a, 170a et 180a, 180a et 140a, 140a et 190a, 190a et 195a, 195a et 150a, 150a et 160a, 160a et 110a. La grille 100 présente typiquement une pluralité de portions 110, 120, 130, 140, 150, 160 en continuité les unes avec les autres. Chacune de ces portions 110, 120, 130, 140, 150, 160 s’étend depuis une portion du flanc 101 de la grille 100 définissant, en projection dans le plan transversal XY, une portion 110a, 120a, 130a, 140a, 150a, 160a du contour interne 100a. Ces portions sont délimitées par ailleurs par un flanc externe 102 de la grille 100, opposé à son flanc interne 101. Le flanc externe 102 est typiquement incliné par rapport à la troisième direction Z. La grille 100 présente ainsi typiquement une forme évasée, avec une largeur augmentant en s’approchant de la face supérieure 11 du substrat 10. La largeur de la grille 100 peut être mesurée, dans tout plan perpendiculaire à la troisième direction Z, entre le flanc interne 101 et le flancs externe 102, perpendiculairement à une direction tangente à la grille 100. De préférence, pour tout plan perpendiculaire à la troisième direction Z, la largeur prise dans ce plan par la grille 100 est la même dans toutes les portions 110, 120, 130, 140, 150, 160. On définit la largeur maximale Lg de la grille 100 dans chacune de ces portions 110, 120, 130, 140, 150, 160. Cette largeur maximale Lg correspond à la valeur maximale prise le long de la troisième direction Z par la largeur de la portion de la grille considérée. Typiquement, la largeur maximale Lg de la grille 100 est la même dans toutes ses portions 110, 120, 130, 140, 150, 160. Ainsi, de préférence, le contour externe 102 présente la même forme que le contour interne 101. En particulier, les portions du contour externe définissent un contour fermé et deux portions adjacentes du contour externe 101 forment ensemble un angle sensiblement égal à 60°*N, N étant pris parmi les valeurs 1, 2, 4 ou 5. Typiquement cette largeur maximale Lg est supérieure ou égale à 0,1µm, et de préférence Lg ≥ 0,3µm Selon un exemple Lg ≤ 5µm, et de préférence Lg ≤ 3 µm La source 200 présente deux flancs principaux 201, 202, avantageusement parallèles entre eux. De préférence, ces flancs principaux 201, 202 correspondent aux bords longs d’un rectangle formé par projeté de la source 200 dans le plan transversal XY. Ces flancs principaux 201, 202 de la source sont avantageusement chacun parallèle à une portion 110a, 140a du contour interne 100a. Ces portions 110a, 140a peuvent être désignées portions principales 110a, 140a. Le fait que les flancs principaux 201, 202 et les portions principales 110a, 140a soient parallèles permet de maximiser les performances du transistor 1, notamment à l’état passant. De préférence, les portions principales 110a, 140a s’étendent au-delà des flancs principaux 201, 202 selon la direction selon laquelle ces éléments 110a, 140a, 201, 202 s’étendent (ici la première direction X). Ainsi, selon la direction X, les portions principales 110a, 140a de la grille 100 sont plus longues que les flancs principaux 201, 202 de la source 200. Avantageusement, cela est le cas de part et d’autre des flancs principaux 201, 202. Selon un mode de réalisation illustré à la FIG. 2 , le contour interne 100a présente six portions 110a, 120a, 130a, 140a, 150a, 160a. Les angles internes définis par l’hexagone formé par le contour interne 100a sont alors tous sensiblement égaux à 120°. Les portions du contour fermé 100a sont de préférence parallèles deux à deux : 110a et 140a, 120a et 150a, 130a et 160a. Selon un mode de réalisation illustré à la FIG. 4 , le contour interne 100a présente dix portions 110a, 120a, 130a, 170a, 180a, 140a, 190a, 195a, 150a, 160a. Les angles internes définis par le décagone formé par le contour interne 100a sont pour certains sensiblement égaux à 120° et pour d’autres sensiblement égaux à 240°. Avantageusement, en parcourant le contour interne 100a de la grille 100, les angles internes du décagone formés par les directions d’orientation des portions successives prennent les valeurs suivantes, dans l’ordre suivant : 120° (formé en partie par la direction d’orientation 110b, 140b d’une des portions principales 110a ou 140a), 120°, 240°, 120°, 120°, 120°, 120°, 240°, 120°, 120°. Le décagone ainsi formé présente un encombrement optimisé. Comme illustré sur la FIG. 4 , un angle de 60° est formé par les directions d’orientation de toutes les portions deux à deux voisines. Ce mode de réalisation est particulièrement avantageux lorsque la source 200 présente des dimensions importantes, par exemple une dimension caractéristique supérieure à 2 µm, pouvant aller par exemple jusqu’à 10 µm. Comme illustré sur la FIG. 4 , la source 200 peut par exemple présenter en projection dans le plan transversal XY la forme d’un carré ou d’un rectangle dont les bords courts sont définis par la projection des flancs principaux 201, 202 de la source 200. La dimension caractéristique de la source 200 correspond à la dimension de ses bords longs dans le cas d’une source 200 de forme rectangulaire, ou de son côté dans le cas d’une source 200 de forme carrée. Les deux retours vers la source 200 formés d’une part par les portions référencées 130 et 170 et d’autre part par les portions référencées 150 et 195 permettent de minimiser l’encombrement du transistor 1. Avantageusement, l’ensemble constitué de la source 200 et du contour interne 100a admet en projection dans le plan transversal XY au moins un axe de symétrie, et de préférence deux axes de symétrie. Ceci peut être appliqué à tous les modes de réalisation précédemment décrits. Dans les exemples illustrés aux figures 2 à 5, cet ensemble admet un axe de symétrie parallèle à la première direction X et un axe de symétrie parallèle à la deuxième direction Y, ce qui est particulièrement avantageux. De préférence, cela est également le cas pour l’ensemble constitué de la source 200 et de la grille 100. Plaques à effet de champ Comme cela est illustré aux figures 3A, 3B et 6, il est possible d’intégrer au transistor 1 une ou plusieurs plaques de champ 100’, 200’. Notamment, on prévoit avantageusement que le transistor 1 comporte une première plaque de champ 100’ adjacente à la grille 100 dans le plan transversal XY. Cette première plaque 100’ s’étend alors de préférence depuis la grille 100, comme illustré en FIG. 6 . Avantageusement, elle s’étend de part et d’autre de la grille 100, c’est-à-dire d’une part depuis son flanc interne 101 et d’autre part depuis son flanc externe 102. Elle peut être formée dans le même matériau que la grille 100. Cette première plaque de champ 100’ a pour effet de réduire les champs électriques dans la couche barrière 30 et dans la couche de passivation 40. La couche diélectrique 50 se prolonge de préférence entre l’empilement 10 et la première plaque de champ 100’. Le transistor 1 comprend également de préférence une deuxième plaque de champ 200’ entourant la source 200. Les figures 3A et 3B illustrent deux exemples de formes pouvant être données à la première plaque de champ 100’. La première plaque de champ 100’ présente de préférence un contour externe 102’ et un contour interne 101’ se trouvant part et d’autre de la grille 100, le contour interne 101’ de la première plaque de champ 100’ se trouvant en regard de la source 200. Selon un premier exemple illustré à la FIG. 3 , le contour externe 102’ de la première la plaque de champ 100’ peut présenter une forme similaire et agrandie par rapport à la projection dans le plan transversal XY du flanc externe 102 de la grille 100. Avantageusement, le contour interne 101’ de la première la plaque de champ 100’ présente une forme similaire et rétrécie par rapport au contour interne 100a de la grille 100. Dans cet exemple, on note Lfpg la largeur de la portion de la première plaque de champ 100’ s’étendant de l’autre côté de la grille par rapport à la source 200. Cette largeur Lfpg est mesurée entre le flanc externe 102 de la grille 100 et le contour externe 102’ de la première plaque de champ 100’, perpendiculairement à ce contour externe 102’. Cette largeur Lfpg est de préférence constante sur tout le pourtour de la première plaque de champ 100’. De préférence, Lg et Lfpg sont sensiblement égales. Selon un deuxième exemple illustré à la FIG. 3 , le contour externe 102’ de la première plaque de champ 100’ peut présenter être de forme rectangulaire en projection dans le plan transversal XY. Il peut en être de même pour son contour interne 101’. Il est entendu que ces deux exemples sont donnés à titre indicatif et que d’autres dimensionnements de la première plaque de champ 100’ sont possibles. Région isolante Comme indiqué précédemment, le transistor 1 comprend avantageusement une région isolante 400. Comme illustré sur les figures 2, 3A, 3B et 4, cette région isolante 400 se trouve de préférence à distance de la grille 100 en projection dans le plan transversal XY. Avantageusement, la grille 100, la source 200 et le drain 300 s’étendent intégralement entre deux portions 401, 402 de la région isolante 400. Dans ce mode de réalisation, on note dmin la distance minimale dans le plan transversal XY entre la région isolante 400 et la grille 100. dmin est supérieure ou égale à 0 nm, de préférence strictement supérieure à 0 nm, de préférence supérieure ou égale à 100 nm. Typiquement, afin de limiter l’encombrement induit par le transistor 1, dmin est inférieure ou égale à 3 µm. dmin est illustrée en FIG. 2 . La région isolante 400 permet dans ce mode de réalisation d’isoler le transistor 1 de transistors voisins fabriqués sur le même substrat. Par ailleurs, lors de la singularisation du transistor 1 de ces transistors voisins, la découpe se fait typiquement au niveau de la région isolante 400. La forme particulière de la grille 100 confère au transistor 1 une très bonne isolation entre le drain 300 et la source 200. Cette isolation est suffisamment satisfaisante pour qu’il ne soit pas nécessaire de mettre en œuvre une autre méthode d’isolation entre ces deux éléments. Les modes de réalisation illustrés aux figures 2, 3A, 3B et 4 sont donc parfaitement fonctionnels et très avantageux du point de vue de l’isolation entre la source 200 et le drain 300. Il est cependant envisageable que la région isolante 400 s’étende partiellement sous la grille 100, comme illustré en FIG. 5 . Cela peut être intéressant pour minimiser les effets de pointes lorsque le contour 100a présente des angles internes de 60° ou 300°. Au vu des différents modes de réalisation précédemment décrits, l’invention propose une solution efficace pour réduire les courants de fuite entre le drain et la source d’un transistor latéral. Les performances de ce transistor s’en retrouvent ainsi améliorées. L’invention n’est pas limitée aux modes de réalisations précédemment décrits et s’étend à tous les modes de réalisation couverts par l’invention. Transistor à effet de champ (1) comprenant une grille (100) à base d’un premier matériau, une source (200) et un drain (300), la grille (100), la source (200) et le drain (300) étant disposés sur un substrat (10) présentant une face inférieure (12) s’étendant principalement dans un plan transversal (XY), la grille (100) présentant en projection dans le plan transversal (XY) un contour interne (100a) en regard de la source (200), le contour interne (100a) formant un contour fermé autour de l’un parmi la source (200) et le drain (300), l’autre parmi la source (200) et le drain (300) se trouvant à l’extérieur du contour interne (100a) en projection dans le plan transversal (XY), le premier matériau présentant un système cristallin hexagonal, caractérisé en ce que le contour interne (100a) de la grille (100) est constitué d’une pluralité de portions (110a, 120a, 130a, 140a, 150a, 160a), chaque portion (110a, 120a, 130a, 140a, 150a, 160a) du contour interne (100a) de la grille (100) s’étendant principalement, en projection dans le plan transversal (XY), selon une direction d’orientation (110b, 120b, 130b, 140b, 150b, 160b), les directions d’orientation de deux portions adjacentes du contour interne (100a) de la grille (100) formant ensemble un angle sensiblement égal à 60°. Transistor (1) selon la revendication précédente comprenant en outre une région isolante (400), la région isolante (400) se trouvant, en projection dans le plan transversal (XY), à une distance dmin de la grille (100) avec dmin>0 et de préférence dmin≥ 100nm. Transistor (1) selon la revendication précédente dans lequel dmin≤1000nm. Transistor (1) selon l’une quelconque des revendications précédentes dans lequel celui parmi la source (200) et le drain (300) étant entouré par le contour interne (100a) de la grille (100) présente deux flancs principaux (201, 202) se trouvant chacun en regard d’au moins une portion (110a, 140a) du contour interne (100a), chaque flanc principal (201, 202) de la source (200) étant parallèle à l’au moins une portion (110a, 140a) du contour interne (100a) de laquelle elle se trouve en regard. Transistor (1) selon la revendication précédente dans lequel chaque flanc principal (201, 202) se trouve en regard d’une unique portion (110a, 140a) du contour interne (100a) de la grille (100). Transistor (1) selon l’une quelconque des revendications précédentes dans lequel le contour interne (100a) de la grille (100) présente au moins six portions (110a, 120a, 130a, 140a, 150a, 160a). Transistor (1) selon la revendication précédente dans lequel le contour interne (100a) de la grille (100) présente uniquement six portions (110a, 120a, 130a, 140a, 150a, 160a). Transistor (1) selon l’une quelconque des revendications 1 à 6 dans lequel le contour interne (100a) de la grille (100) présente au moins dix portions (110a, 120a, 130a, 140a, 150a, 160a, 170a, 180a, 190a, 195a) et de préférence exactement dix portions (110a, 120a, 130a, 140a, 150a, 160a, 170a, 180a, 190a, 195a). Transistor selon l’une quelconque des revendications 1 et 4 à 8 comprenant en outre une région isolante (400), la région isolante (400) se trouvant au moins partiellement, selon une troisième direction (Z) perpendiculaire au plan transversal (XY), sous la grille (100). Transistor selon l’une quelconque des revendications 2 à 9 dans lequel la région isolante (400) est une à base d’un matériau semi-conducteur comprenant des implantations d’un matériau isolant. Transistor selon l’une quelconque des revendications 2 à 9 dans lequel la région isolante (400) est à base d’un matériau électriquement isolant. Transistor (1) selon l’une quelconque des revendications précédentes dans lequel le premier matériau est l’un parmi : le GaN, l’AlN, l’AlGaN, le H-SiC, le GaO, le BN hexagonal (h-BN).