FR 3161826 A1 20251031 FR 2404374 A 20240426 Commutateur radiofréquence La présente description concerne un commutateur radiofréquence (250) comprenant un circuit de commande (206) configuré pour : - dans un mode d’émission de signaux radiofréquence, commander un circuit de commutation (204) avec un premier état issu d’une sortie d’un circuit de pompe de charge (314, 320) ; et - dans un mode de réception de signaux radiofréquence, désactiver ledit circuit de pompe de charge (314,320) et commander le circuit de commutation (204) avec un deuxième état issu d’une tension de référence (GND, VDD). Figure pour l'abrégé : Fig. 3 Commutateur radiofréquence La présente description concerne de façon générale les commutateurs radiofréquence et les procédés de fonctionnement de ces commutateurs. Les systèmes radiofréquences utilisent, dans certaines architectures à alternat (half-duplex en anglais), des commutateurs radiofréquence pour relier alternativement une même antenne à un circuit d’émission de signaux radiofréquence puis à un circuit de réception de signaux radiofréquence. Dans le cas où ces commutateurs radiofréquence sont réalisés avec une technologie de type silicium sur isolant (Silicon On Insulator, SOI, en anglais), les signaux qui les contrôlent peuvent générer des parasites lors de l’utilisation du circuit de réception. Il existe un besoin de fournir un commutateur radiofréquence ne générant pas de signaux parasites dans le circuit de réception. Un mode de réalisation pallie tout ou partie des inconvénients des commutateurs connus. Un mode de réalisation prévoit un commutateur radiofréquence comprenant un circuit de commande configuré pour : - dans un mode d’émission de signaux radiofréquence, commander un circuit de commutation avec un premier état issu d’une sortie d’un circuit de pompe de charge ; et - dans un mode de réception de signaux radiofréquence, désactiver ledit circuit de pompe de charge et commander le circuit de commutation avec un deuxième état issu d’une tension de référence. Un mode de réalisation prévoit un procédé de fonctionnement d’un commutateur radiofréquence comprenant un circuit de commande, le procédé comprenant : dans un mode d’émission de signaux radiofréquence, la commande d’un circuit de commutation avec un premier état issu d’une sortie d’un circuit de pompe de charge ; dans un mode de réception de signaux radiofréquence, la désactivation dudit circuit de pompe de charge et la commande du circuit de commutation avec un deuxième état issu d’une tension de référence. Selon un mode de réalisation, le circuit de commande comprend : un premier nœud configuré pour recevoir un signal d’activation du mode d’émission ; et un bloc inverseur reliant le premier nœud à un nœud de commande d’un premier transistor dont un premier nœud de conduction est configuré pour recevoir la tension de référence. Selon un mode de réalisation, un nœud de sortie du circuit de pompe de charge est relié à un nœud de commande du circuit de commutation. Selon un mode de réalisation, un deuxième nœud de conduction du premier transistor est relié au nœud de sortie du circuit de pompe de charge. Selon un mode de réalisation, le circuit de commande comprend un oscillateur reliant le premier nœud à un nœud d’entrée du circuit de pompe de charge. Selon un mode de réalisation, la tension de référence est la masse. Selon un mode de réalisation, le premier transistor est un transistor NMOS. Selon un mode de réalisation, le circuit de pompe de charge est configuré pour fournir une tension négative sur son nœud de sortie lorsqu’il reçoit un signal alternatif. Selon un mode de réalisation, le bloc inverseur comprend un premier et un deuxième inverseurs; le premier inverseur étant configuré pour recevoir une autre tension de référence sur un premier nœud d’alimentation et la masse sur le deuxième nœud d’alimentation, le premier inverseur comprenant en outre un nœud d’entrée relié au premier nœud et un nœud de sortie relié à un premier nœud d’alimentation du deuxième inverseur ; le deuxième inverseur comprenant un nœud d’entrée configuré pour être relié à la masse, un nœud de sortie relié au nœud de commande du premier transistor et un deuxième nœud d’alimentation relié au nœud de sortie du circuit de pompe de charge. Selon un mode de réalisation, la tension de référence est VDD. Selon un mode de réalisation, le premier transistor est un transistor PMOS. Selon un mode de réalisation, le circuit de pompe de charge est configuré pour fournir une tension positive supérieure à VDD sur son nœud de sortie lorsqu’il reçoit un signal alternatif. Selon un mode de réalisation, le bloc inverseur comprend un circuit inverseur ayant : un nœud d’entrée configuré pour recevoir la tension de référence, un premier nœud d’alimentation relié au nœud de sortie du circuit de pompe de charge et un deuxième nœud d’alimentation relié au premier nœud ; et un nœud de sortie relié au nœud de commande du premier transistor. Selon un mode de réalisation, le circuit de commutation comprend des transistors de type silicium sur isolant. Selon un mode de réalisation, le nœud de sortie du circuit de pompe de charge est relié au circuit de commutation par l’intermédiaire d’un circuit de décalage de niveau de tension reconfigurable en fonction de la mise en oeuvre du circuit de pompe de charge. Selon un mode de réalisation, le commutateur comprend un premier circuit de pompe de charge et un deuxième circuit de pompe de charge comme décrits ci-dessus ; les nœud de sortie respectifs des premiers et deuxièmes circuits de pompe de charge étant reliés au circuit de commutation par l’intermédiaire d’un circuit de décalage de niveau de tension reconfigurable en fonction de la mise en oeuvre du premier ou du deuxième circuits de pompe de charge. Selon un mode de réalisation, le circuit de commutation comprend : N deuxièmes transistors reliant un nœud de sortie de circuit d’émission à un nœud d’antenne ; N troisièmes transistors reliant le nœud d’antenne à un nœud d’entrée de circuit de réception ; N quatrièmes transistors reliant la masse au nœud de sortie de circuit d’émission ; et N cinquièmes transistors reliant la masse au nœud d’entrée de circuit de réception ; le circuit de commande étant configuré pour commander les Nième deuxièmes et Nième cinquièmes transistors avec un Nième premier signal respectif issu du circuit de décalage de niveau de tension et commander les Nième troisièmes et Nième quatrièmes transistors avec un Nième deuxième signal complémentaire du Nième premier signal ; N étant un entier supérieur ou égal à 1. Selon un mode de réalisation, N est égal à 1, le circuit de commutation comprenant: un deuxième transistor reliant un nœud de sortie de circuit d’émission à un nœud d’antenne ; un troisième transistor reliant le nœud d’antenne à un nœud d’entrée de circuit de réception ; un quatrième transistor reliant la masse au nœud de sortie de circuit d’émission ; et un cinquième transistor reliant la masse au nœud d’entrée de circuit de réception ; le circuit de commande étant configuré pour commander les deuxièmes et cinquièmes transistors avec un premier signal issu du circuit de décalage de niveau de tension et commander les troisièmes et quatrièmes transistors avec un deuxième signal complémentaire du premier signal. Un mode de réalisation prévoit un système radiofréquence comprenant un commutateur tel que décrit ci-dessus et une antenne reliée au nœud d’antenne. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente, de façon très schématique et sous forme de blocs, un exemple de système radiofréquence du type auquel s'appliquent les modes de réalisation décrits ; la FIG. 2 représente, de façon très schématique, un circuit du système de la FIG. 1 ; la FIG. 3 représente un circuit de la FIG. 2 selon un mode de réalisation ; la FIG. 4 représente un circuit de la FIG. 3 selon un mode de réalisation ; la FIG. 5 représente un circuit de la FIG. 4 selon un autre mode de fonctionnement ; la FIG. 6 représente le circuit de la FIG. 4 ou 5 selon un mode de réalisation ; la FIG. 7 représente un circuit de la FIG. 3 selon un mode de réalisation ; la FIG. 8 représente un circuit de la FIG. 7 selon un mode de réalisation la FIG. 9 représente un circuit de la FIG. 7 selon un mode de réalisation la FIG. 10 représente un circuit de la FIG. 7 selon un mode de réalisation ; la FIG. 11 représente un circuit de la FIG. 7 selon un mode de réalisation ; la FIG. 12 représente un circuit de la FIG. 7 selon un mode de réalisation ; la FIG. 13 représente un circuit de la FIG. 7 selon un mode de réalisation ; la FIG. 14 représente un chronogramme de fonctionnement d’un circuit la FIG. 7 ; et La FIG. 15 représente un circuit de la FIG. 3 selon un mode de réalisation. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La FIG. 1 représente, de façon très schématique et sous forme de blocs, un exemple de système radiofréquence 100 du type auquel s'appliquent les modes de réalisation décrits. Le système 100 comprend une mémoire, par exemple non-volatile 104 (MEM), par exemple de type mémoire FLASH ou à changement de phase (Phase change memory, PCM, en anglais), capable de communiquer, via un bus de communication 114, avec une interface de mémoire 106 (MEM INTERFACE) configurée pour écrire ou lire des données dans et depuis la mémoire 104. Le système 100 comprend en outre, par exemple, une unité de traitement 110 (CPU) comprenant un ou plusieurs processeurs sous contrôle d’instructions stockées dans une mémoire d’instructions 112 (INSTR MEM). La mémoire d’instruction 112 est par exemple une mémoire volatile de type à accès aléatoire (en anglais Random Access Memory, RAM). L’unité de traitement 110 et la mémoire 112 communiquent, par exemple, via un bus système 140 (de données, d’adresses et de commande). La mémoire non volatile 104 est reliée au bus système 140 par l’intermédiaire de l’interface de mémoire non-volatile 106 et par l’intermédiaire du bus 114. Le système 100 comprend en outre une interface d’entrée/sortie 108 (I/O interface) reliée au bus système 140 pour communiquer avec l’extérieur. Le système 100 peut intégrer d'autres circuits mettant en œuvre d'autres fonctions (par exemple, une ou plusieurs mémoires volatiles et/ou non-volatiles, ou d'autres unités de traitement), symbolisées par un bloc 116 (FCT) en FIG. 1 . Parmi ces autres circuits, le système 100 comporte par exemple un circuit 118 (RF) de gestion de signaux radiofréquences relié à un circuit d’antenne 120 (ANTENNA). Le circuit 118 a pour fonction par exemple la génération, la réception, l’aiguillage et l’adaptation de signaux radiofréquences. Dans un exemple, le système 100 fait partie d’un ensemble traitant de l’internet des objets (IOT, Internet of Things en anglais), des réseaux WLAN (Wireless Local Area Network en anglais), ou encore des réseaux WIFI. La FIG. 2 représente, de façon très schématique, un circuit du système de la FIG. 1 . Plus particulièrement, la figure représente un exemple du circuit 118. Dans l’exemple représenté, le circuit 118 comprend un circuit d’émission 210 (TX) de signaux radiofréquence et un circuit de réception 220 (RX) de signaux radiofréquence. Le circuit 210 est relié à un nœud Na. Le nœud Na est relié à un nœud NRF_out par l’intermédiaire d’un interrupteur 208. Le nœud NRF_out est lui-même relié, préférablement connecté, au circuit d’antenne 120. Le circuit 220 est relié à un nœud Nb. Le nœud Nb est relié au nœud NRF_out par l’intermédiaire d’un interrupteur 212. Le nœud Na est relié à la masse par l’intermédiaire d’un interrupteur 222. Le nœud Nb est relié à la masse par l’intermédiaire d’un interrupteur 224. L’ensemble des interrupteurs 208, 212, 222 et 224 forment un circuit de commutation 204. Le circuit de commutation 204 est commandé par le circuit de commande 206 pour former un commutateur 250. Dans un exemple non représenté, le circuit 204 comprend plusieurs circuits similaires au circuit formé par les transistors 208, 222 ou 212, 224. En fonctionnement, dans un mode de réception de signaux radiofréquences, le circuit de commande 206 applique des signaux de commande complémentaires VCTRL_TRX et VCTRLn_TRX respectivement aux transistors 212, 222 et 208,224 de sorte que les interrupteurs 212 et 222 soient fermés, c’est-à-dire qu’ils soient conducteurs, et de sorte que les interrupteurs 208 et 224 soient ouverts c’est-à-dire non conducteurs. Dans un mode d’émission, le circuit de commande 206 applique les signaux VCTRL_TRX et VCTRLn_TRX de sorte que les interrupteurs 212 et 222 soient ouverts, c’est-à-dire qu’ils soient non-conducteurs, et de sorte que les interrupteurs 208 et 224 soient fermés c’est-à-dire conducteurs. Une architecture à alternat (half-duplex en anglais) est ainsi formée dans laquelle l’antenne 120 est alternativement reliée au circuit d’émission 210 via le nœud Na puis au circuit de réception 220 via le nœud Nb. Dans le mode de réception, les tensions à travers les transistors 208 et 224 sont faibles et les tensions à travers les transistors 212 et 222 sont quasi nulles tandis que, dans le mode d’émission, les tensions à travers les transistors 212 et 222 sont élevées (par exemple plusieurs volts ou dizaine de volts) et les tensions à travers les transistors 208 et 224 sont quasi nulles. Dans un exemple, les interrupteurs 208, 212, 222 et 224 sont des transistors formés dans une technologie de silicium sur isolant (SOI, silicon on insulator en anglais). Dans un exemple, ces transistors sont formés dans une technologie de silicium déplété, ou complétement déplété, sur isolant (FDSOI, Fully depleted silicon on insulator). Dans ce cas, afin de pouvoir tenir les tensions élevées du mode d’émission appliquées aux transistors 212 et 222, il est nécessaire d’appliquer une tension négative (cas de transistors NMOS) ou positive (cas de transistors PMOS) importante (par exemple respectivement inférieure à -VDD ou supérieure à + VDD) sur les grilles des transistors 212 et 222 pour maintenir leurs performances ainsi qu’assurer leur caractère non passant à l’état ouvert. Cette tension importante est souvent obtenue en utilisant par exemple des pompes de charges alimentées par un signal alternatif comme un signal d’horloge formé à base de créneaux. Les tensions générées par les pompes de charges sont susceptibles de contenir des signaux parasites présents dans le spectre radiofréquence (spurs en anglais). Ces signaux parasites dégradent la sensibilité en réception des systèmes radiofréquences. Afin de palier à ces inconvénients, les modes de réalisation décrits proposent d’utiliser le commutateur radiofréquence comprenant le circuit de commande 206 configuré pour : - dans le mode d’émission, commander le circuit de commutation 204 avec un premier état issu d’une sortie d’un circuit de pompe de charge ; et - dans le mode de réception, désactiver ledit circuit de pompe de charge et commander le circuit de commutation 204 avec un deuxième état issu d’une tension de référence. Par le terme « état » on entend de façon similaire le terme « signal » ou « tension à la valeur de tension grille-source du transistor prés». Cela permet d’éteindre le circuit de pompe de charges pendant le mode de réception là où la sensibilité doit être maximale. Les signaux parasites issus du fonctionnement du circuit de pompe de charge ne sont ainsi pas générés pendant le mode de réception là où la sensibilité doit être importante. La tension de référence, appliquée au circuit de commutation pendant que le circuit de pompe de charge est éteint, permet de maintenir la fonctionnalité du système. Bien que la tension de référence puisse être plus basse (en valeur absolue) que la tension fournie par le circuit de pompe de charge, lors du mode de réception la puissance nécessaire est bien plus faible que pendant le mode d’émission. Lorsqu’un circuit de pompe de charge est désactivé, son impédance de sortie devient haute ce qui permet de créer une isolation avec le circuit de commutation. L’avantage de désactiver le circuit de pompe de charge tient également en une plus faible consommation et dans le fait qu’un circuit de pompe de charge a une impédance haute lorsqu’il n’est pas activé. Un autre avantage de cette solution est qu’elle évite l’utilisation de filtres fréquentiels à base de résistances et de capacités qui occupent une place importante et sont onéreux. La FIG. 3 représente un circuit de la FIG. 2 selon un mode de réalisation. Plus particulièrement, la FIG. 3 représente un exemple du circuit 206 relié, préférablement connecté, au circuit 204. Dans l’exemple de la FIG. 3 , un bloc 350 fournit un signal TX Enable sur un nœud N1 relié, préférablement connecté, à une entrée du circuit 206. Le signal TX Enable est à l’état haut quand le mode d’émission est activé. Dans l’exemple représenté, le circuit 206 comprend deux circuits de pompes de charge 314 (CP(2*VDD)), 320 (CP(-2*VDD) reliés tous les deux à un rail de tension d’alimentation VDD ainsi qu’à la masse. Les deux circuits de pompes de charge 314 et 320 sont reliés en entrée à un nœud N3 recevant un signal alternatif, par exemple un signal d’horloge, issu d’un circuit 316 reliant le nœud N1 et le nœud N3. Les deux circuits de pompes de charge 314 et 320 sont reliés, préférablement connectés, au nœud N1 de sorte à recevoir, sur une entrée d’activation, le signal TX_Enable. Le circuit 314 permet par exemple de générer une tension de +2*VDD sur un nœud N2 à partir de la tension d’alimentation VDD. Le circuit 320 permet par exemple de générer une tension de -2*VDD sur un nœud N4 à partir de la tension VDD. Les circuits 314 et 320 sont mis en oeuvre suivant l’application, c’est-à-dire que soit l’un, soit l’autre, est utilisé. Dans un autre exemple non illustré, un seul des deux circuits de pompe de charge est implémenté en fonction de l’application. Dans l’exemple représenté, le nœud N2 est relié au rail de tension VDD par l’intermédiaire d’un interrupteur 322. L’interrupteur 322 est commandé par un signal issu d’un circuit inverseur 318 qui est relié, préférablement connecté, au nœud N1. Dans cet exemple, le nœud N4 est relié à la masse par l’intermédiaire d’un interrupteur 310. L’interrupteur 310 est commandé par un signal issu d’un circuit inverseur 312 qui est relié, préférablement connecté, au nœud N1. Dans l’exemple représenté, le circuit 206 comprend en outre un circuit 330 ayant un ou des circuits de pilotage reconfigurables. Le circuit 330 comprend une entrée reliée, préférablement connectée, au nœud N2, N entrées recevant chacune un signal respectif EN_sw , une entrée recevant le signal TX Enable et une entrée reliée, préférentiellement connectée, au nœud N4. Le circuit 330 comprend par exemple deux sorties sur lesquelles sont générées les signaux VCTRL_TRX et VCTRLn_TRX pilotant les transistors du circuit 204. Les signaux respectifs EN_sw pilotent l’actionnement des transistors du circuit 204. Ils sont par exemple émis par une unité de traitement (CPU) ou sont générés par le circuit 206. Dans l’exemple non représenté où le circuit 204 comprend plusieurs circuits similaires au circuit formé par les transistors 208, 222 ou 212, 224 chacun de ces circuits recevant de façon idoine les signaux VCTRL_TRX et VCTRLn_TRX. L’interrupteur 310 est par exemple implémenté par un transistor de type NMOS qui constitue un transistor à tirage vers le bas (pull down en anglais) avec le substrat du transistor lié à la sortie du circuit de pompe de charge 320. L’interrupteur 322 est par exemple formé par un transistor de type PMOS. Ce transistor est référencé 322 car il a la même fonction que l’interrupteur 322. L’inverseur 318 a un premier nœud d’alimentation configuré pour recevoir le signal TX Enable et un deuxième nœud d’alimentation relié, préférablement connecté, au nœud N2. L’inverseur 318 est configuré pour recevoir, sur un nœud d’entrée, la tension VDD. L’inverseur 318 a un nœud de sortie relié à un nœud de commande du transistor 322. Un nœud de conduction du transistor 322, ainsi que son nœud de substrat, sont reliés, préférablement connectés, au nœud N2. Un autre nœud de conduction du transistor 322 est relié, préférablement connecté, à un rail de tension configuré pour recevoir la tension VDD. Le transistor 322 constitue un transistor à tirage vers le haut (pull up en anglais). Le substrat du transistor est relié à la sortie du circuit de pompe de charge 314 par le nœud N2. Cela implique d’obtenir la plus haute tension en mode d’émission ou en mode de réception, la tension Vgs=0V en mode d’émission puisque les sources et grilles sont liées à la sortie du circuit de pompe de charge 314 et Vgs=-VDD dans le mode de réception. Le signal au niveau du nœud N2 est appelé VDD_sw et le signal au niveau du nœud N4 est noté VSS_sw. En fonctionnement, dans le cas où le circuit 320 est implémenté : - dans le mode d’émission, le signal TX Enable est à l’état haut (par exemple VDD) ce qui applique le signal VSS_sw sur le nœud de commande du transistor 310. Le signal VSS_sw est alors à une tension nulle ou négative, par exemple -VDD ou -2*VDD issu de la sortie du circuit de pompe de charge 320, ce qui rend le transistor 310 non conducteur ; et - dans le mode de réception, le signal TX Enable est à l’état bas (par exemple 0V) ce qui applique la tension VDD au nœud de commande du transistor 310 qui rend le transistor 310 conducteur. Le circuit de pompe de charge 320 est également désactivé et le signal VSS_sw correspond donc à la masse. Dans le cas où le circuit 314 est implémenté : - dans le mode d’émission, le signal TX Enable est à l’état haut (par exemple VDD) ce qui applique le signal VDD_sw sur le nœud de commande du transistor 322. Le signal VDD_sw est alors à une tension supérieure ou égale à VDD, par exemple 2*VDD qui est issu de la sortie du circuit de pompe de charge 314, ce qui rend le transistor 322 non conducteur ; et - dans le mode de réception, le signal TX Enable est à l’état bas (par exemple 0V) ce qui applique une tension nulle au nœud de commande du transistor 322 qui rend le transistor 322 conducteur. Le circuit de pompe de charge 314 est également désactivé. Il s’en suit que le signal VDD_sw est VDD. La FIG. 4 représente un circuit de la FIG. 3 selon un mode de réalisation. Plus particulièrement, la FIG. 4 représente un exemple d’implémentation du circuit 330. La FIG. 4 illustre plus précisément le fonctionnement du circuit 330 lorsque le circuit 320 ou 314 est activé, avec les pompes de charges actives, c’est-à-dire en mode d’émission. Dans l’exemple représenté, le circuit 330 comprend un inverseur 440 ayant un premier nœud d’alimentation relié, préférablement connecté, à une sortie d’un inverseur 410 pour recevoir une tension appelée V1 et un deuxième nœud d’alimentation relié, préférablement connecté, à un nœud de sortie d’un inverseur 430 où la tension est appelée V5. Un nœud d’entrée de l’inverseur 440 est relié, préférablement connecté, à un nœud de sortie d’un inverseur 420 où la tension est appelée V3. Le signal VCTRL_TRX se retrouve sur un nœud de sortie de l’inverseur 440. Un nœud d’alimentation de l’inverseur 410 est relié, préférablement connecté, au nœud N2. Un nœud d’alimentation de l’inverseur 430 est relié, préférablement connecté, au nœud N4. Un nœud d’entrée de l’inverseur 420 est configuré pour soit recevoir l’un des signaux EN_sw , soit être relié, préférablement connecté, au rail d’alimentation principale du circuit VDD. Dans un exemple, le circuit 330 comprend N circuits tels que celui formé par les inverseurs 410,420,430 et 440 avec le nœud d’entrée de l’inverseur 420 configuré pour soit recevoir l’un des signaux EN_sw , soit être relié, préférablement connecté, au rail d’alimentation principale du circuit VDD.. Les signaux EN_sw servent de commande au circuit 330 pour que soient appliquées les tensions idoines VTRL_TRX/VTRLn_TRX idoines en sortie du circuit 330. Dans le mode d’émission : - l’inverseur 410 a un nœud d’alimentation configuré pour recevoir le signal VDD_sw, un autre nœud d’alimentation à 0V et son nœud d’entrée à 0V (dans le cas où le signal EN_SW est à l’état bas) ou VDD_sw (dans le cas où le signal EN_SW est à l’état haut) ; - l’inverseur 420 a un nœud d’alimentation configuré pour recevoir le signal VDD_sw et un autre nœud d’alimentation à 0V et son nœud d’entrée à VDD ; et - l’inverseur 430 a un nœud d’alimentation à 0V et un autre nœud d’alimentation configuré pour recevoir le signal VSS_sw en tant que référence et son nœud d’entrée configuré pour recevoir le signal VSS_sw (dans le cas où le signal EN_SW est à l’état bas) ou 0V (dans le cas où le signal EN_SW est à l’état haut). Ainsi, la tension présente en sortie de l’inverseur 440, c’est-à-dire VCTRL_TRX, est VSS_sw (dans le cas où le signal EN_SW est à l’état bas) ou VDD_sw (dans le cas où le signal EN_SW est à l’état haut). La FIG. 5 représente un circuit de la FIG. 3 selon un autre mode de fonctionnement. La FIG. 5 illustre plus précisément le fonctionnement du circuit 330 de la FIG. 3 lorsque le circuit 320 ou 314 est désactivé, c’est-à-dire en mode de réception. Dans cet exemple, le nœud d’entrée de l’inverseur 420 est configuré pour recevoir l’un des signaux EN_sw . Dans le mode de réception : - l’inverseur 410 a un nœud d’alimentation configuré pour recevoir VDD, un autre nœud d’alimentation est à 0V et son nœud d’entrée à 0V; - l’inverseur 420 a un nœud d’alimentation configuré pour recevoir VDD, un autre nœud d’alimentation est à 0V et son nœud d’entrée est à 0V (dans le cas où le signal EN_SW est à l’état bas) ou VDD (dans le cas où le signal EN_SW est à l’état haut) ; et - l’inverseur 430 a un nœud d’alimentation à VDD, un autre nœud d’alimentation à 0V en tant que référence et son nœud d’entrée configuré pour recevoir le signal VDD. Ainsi, la tension présente en sortie de l’inverseur 440, c’est-à-dire VCTRL_TRX, est 0V (dans le cas où le signal EN_SW est à l’état bas) ou VDD (dans le cas où le signal EN_SW est à l’état haut). L’avantage du circuit 330 des figures 4 et 5 est qu’il permet d’adresser les deux modes de fonctionnement de réception et d’émission, que ce soit avec un circuit de charge de pompe 314 donnant une tension positive ou un circuit de charge de pompe 320 donnant une tension de sortie négative ou les deux. La FIG. 6 représente le circuit de la FIG. 4 ou 5 selon un mode de réalisation. La FIG. 6 comprend une partie supérieure 602 qui représente la génération de la tension VCTRL_TRX et une partie inférieure 604 qui représente la génération de la tension VCTRLn_TRX et qui est similaire à la partie supérieure. Seule la partie supérieure est décrite en détail ci-après. Dans la partie 602, un abaisseur de niveau 612 relie un nœud N5 à un nœud d’entrée d’une porte logique 633 configurée pour réaliser une fonction logique de type NON-ET (NAND en anglais) à partir du signal présent sur ce nœud d’entrée et de la masse. L’abaisseur de niveau 612 est configuré pour, dans le mode de réception, être désactivé, c’est-à-dire que ces nœuds d’alimentation sont à la masse, et dans le mode d’émission, translater le domaine de tension présent au niveau du nœud N5 (par exemple VDD/GND) vers un domaine de tension plus faible, par exemple GND/VSS). Un nœud de sortie de la porte 633 est relié, préférablement connecté, à un nœud d’entrée d’un inverseur 637. L’inverseur 637 et la porte 633 ont un nœud d’alimentation relié, préférablement connecté, à un nœud de sortie d’un inverseur 640 ayant un nœud d’entrée relié, préférablement connecté, au nœud N1, ainsi qu’un autre nœud d’alimentation mis à VSS comme référence. L’inverseur 640 comprend un nœud d’alimentation configuré pour être relié, préférablement connecté, à VDD et un autre nœud d’alimentation configuré pour être relié, préférablement connecté, à la masse (GND). Dans la partie 602, une porte logique 631 est configurée pour réaliser une fonction NON-OU (NOR) entre le signal TX Enable présent sur le nœud N1 et celui présent sur le nœud N5. La porte 631 a un nœud d’alimentation à VDD et un autre nœud d’alimentation à la masse. La partie 602 comprend en outre une porte logique 622 configurée pour réaliser une fonction NON-OU (NOR) entre le signal présent sur un de ses nœuds d’entrée relié, préférablement connecté, au nœud N5 et le signal présent sur un autre nœud d’entrée qui est relié, préférablement connecté, à un nœud de sortie d’un inverseur 642. L’inverseur 642 a un nœud d’alimentation relié, préférablement connecté, à VDD et un autre nœud d’alimentation relié, préférablement connecté, à la masse. L’inverseur 642 a un nœud d’entrée relié, préférablement connecté, au nœud N1. Un nœud de sortie de la porte 622 est relié, préférablement connecté, à un inverseur 624 ayant un nœud d’alimentation relié, préférablement connecté, à VDD et un autre nœud d’alimentation relié, préférablement connecté, à la masse. Dans la partie 628, un transistor NMOS 623 et un transistor PMOS 626 ont un nœud de conduction N7 en commun. Un autre nœud de conduction du transistor 626 est relié, préférablement connecté, au nœud de sortie de l’inverseur 624 et un autre nœud de conduction du transistor 623 est relié, préférablement connecté, au nœud de sortie de l’inverseur 637. Les nœuds de commande des transistors 623 et 626 sont reliés, préférablement connectés ensemble et au nœud de sortie de la porte 631. Dans l’exemple de la FIG. 6 , un nœud N3 est configuré pour recevoir le signal EN_sw . Le nœud N3 est relié, préférablement connecté, à une première branche comprenant deux inverseurs 606, 618 en série entre le nœud N3 et le nœud N5. Le nœud N3 est relié, préférablement connecté, à une deuxième branche comprenant un inverseur 610 reliant le nœud N3 à la partie 604. Les inverseurs 606, 610 et 618 ont un nœud d’alimentation relié, préférablement connecté, à VDD et un autre nœud d’alimentation relié, préférablement connecté, à la masse. La tension V5 se lit sur le nœud de sortie de l’inverseur 637, la tension V3 se lit sur un nœud de sortie de la porte logique 631, la tension V1 se lit sur un nœud de sortie de l’inverseur 624 et le signal VCTRL_TRX se lit sur le nœud N7. Le signal VCTRLn_TRX se lit sur un nœud N6 de la partie 604 équivalent au nœud N7. L’ensemble formé par les inverseurs 624, 642 et la porte 622 a pour fonction de forcer V1 à VDD dans le mode de réception et de permettre de faire basculer V1 de VDD à la masse en mode d’émission. L’ensemble formé par les inverseurs 640, 637 et la porte 633 force V5 à la masse en mode de réception et permet de faire basculer V5 de la masse vers VSS en mode d’émission. En fonctionnement, le signal TX Enable est à l’état bas pendant le mode de réception, VDD est alors, par exemple, à 1,5V et VSS à 0V. Le signal TX Enable est à l’état haut pendant le mode d’émission, VDD est alors augmenté par exemple à 2,5V et VSS est abaissé par exemple à -2,5V. En mode réception le circuit 612 est désactivé et: - dans le cas où le signal EN_sw est à 0, la masse (autrement dit 0V) se retrouve appliquée sur le nœud N5 et sur le nœud N1. V1 et V3 sont alors à VDD et V5 à la masse. VCTRL_TRX est alors la masse. - dans le cas où le signal EN_sw est à 1, le nœud N5 est à VDD et le nœud N1 toujours à la masse. V1 est alors à VDD, tandis que V3 et V5 sont à la masse. VCTRL_TRX est alors VDD. En mode d’émission, le circuit 612 est activé et : - dans le cas où le signal EN_sw est à 0, la masse se retrouve appliquée sur le nœud N5 et le nœud N1 est à VDD. V1 et V3 sont alors à la masse et V5 à VSS. VCTRL_TRX est alors à VSS. - dans le cas où le signal EN_sw est à 1, le nœud N5 et le nœud N1 sont à VDD. V1 est alors à VDD, tandis que V3 et V5 sont à la masse. VCTRL_TRX est alors VDD. Lorsque les valeurs des tensions qui contrôlent les interrupteurs 208, 212, 222 et 224 sont changées, les temps de commutation des interrupteurs sont impactés. En effet, la constante de temps de la charge des grilles des transistors est constante ainsi que leur tension de seuil. Néanmoins, la valeur finale de la charge est différente et les courbes de charge et décharge des grilles des transistors diffèrent en fonction de la valeur de la tension de commande. Si la valeur de commande est proche de la tension de seuil, alors de par la constante de temps inchangée de la grille des transistors, la tension de grille atteint le seuil plus tard sur la courbe de charge. Il serait donc avantageux de pouvoir limiter ces changements dans le temps de commutation ou minimiser le temps de réaction à partir du changement d’état des signaux de pilotage EN_sw . Les exemples des figures 4, 5 et 6 mettent ainsi en oeuvre un circuit tampon numérique, matérialisé par deux inverseurs en série, lorsque l’un des circuits de pompe de charge est désactivé. Le comportement du circuit de la FIG. 6 qui agit comme un modificateur de niveau (level shifter en anglais) est conditionné par le bit numérique EN_sw qui est le même que celui qui conditionne l’activation ou la désactivation des circuits de pompe de charge. La FIG. 7 représente un circuit de la FIG. 3 selon un mode de réalisation. Plus précisément la FIG. 7 illustre un mode de réalisation du circuit 350. La FIG. 7 propose une solution pour limiter les changements dans le temps de commutation des transistors. Dans l’exemple représenté, des circuits de détection de changement d’état 701,702,703 et 704 comprennent un nœud d’entrée configuré pour recevoir respectivement les signaux de pilotage des EN_sw , EN_sw , EN_sw et EN_sw . Chaque circuit 701, 702, 703 et 704 comprend une bascule 741 ayant une entrée de donnée D reliée, préférablement connectée, à une porte logique 742 de type OU exclusif (XOR) et recevant le signal respectif EN_sw , EN_sw , EN_sw ou EN_sw . Chaque bascule a sa sortie Q reliée, préférablement connectée, à un nœud d’entrée de la porte XOR 742 respective. Les entrées de commande G des bascules 741 de chacun des circuits 701, 702, 703 et 704 sont reliées, préférablement connectées, ensembles et au nœud N1. Le signal de sortie respectif de chaque circuit 701,702,703,704 est appelé State_change. Chaque sortie des circuits 701, 702, 703 et 704 est reliée, préférablement connectée, à un nœud d’entrée respectif d’une porte logique NON-OU (NOR) 710. Le signal en sortie de la porte 710 est appelé State_change_n. Le nœud de sortie de la porte 710 est relié, préférablement connecté, à un nœud d’entrée d’une porte logique de type NON-OU (NOR) 720. Un autre nœud d’entrée de la porte logique 720 est configuré pour recevoir un signal Tx_state_n qui pilote l’activation du signal d’émission du circuit 204. L’indice « n » de Tx_state_n signifie qu’il s’agit d’un signal actif à l’état bas. Le signal Tx_state_n est commun à tous les chemins d’émission et de réception. Un nœud de sortie N9 de la porte 720 est relié, préférablement connecté, à un bloc de retard 730. Le signal au nœud N9 est appelé EN_TX. Le bloc 730 a pour fonction de retarder les fronts descendants seulement. Un nœud de sortie du bloc 730 est relié, préférablement connecté, au nœud N1 pour générer le signal TX_enable. En fonctionnement, l’état précédent des signaux EN_sw est sauvegardé sur l’entrée D des bascules et est propagé sur les sorties Q. Lors d’un changement d’état d’un des signaux EN_sw , la porte 742 respective compare le nouvel état au précédent et modifie sa sortie à un état digital haut (=1) si le nouvel état est différent de l’état précédent. Il s’en suit que le signal State_change_n est modifié à 0 par la porte 710 puis il est combiné avec le signal Tx_state_n pour générer le signal TX_enable qui active le ou les circuits de pompe de charge. Dans un exemple, les pompes de charges sont toutes activées ensemble ce qui permet d’accélérer la commutation. Dans un autre exemple, les pompes de charges sont toutes éteintes pour assurer l’absence de parasites (appelés « spurs » en anglais). L’activation du signal TX_enable active les grilles de commande G des bascules ce qui provoque la mise à jour de leur sortie et force les sorties de toutes les portes 742 à retomber à 0. Cela va ainsi désactiver le circuit de pompe de charge (lorsque le mode de réception est activé) mais, puisqu’un retard est introduit sur les fronts descendant du signal EN_TX, le circuit de pompe de charge reste actif pour quelques µs ce qui est assez long pour permettre aux grilles des transistors du circuit 204 pour se charger ou décharger une fois la tension de seuil passée. Les figures 8 à 13 représentent un circuit de la FIG. 7 selon différents modes de réalisation. Plus précisément, les figures 8 à 13 représentent différents modes de réalisation du circuit de retard 730. Le circuit de retard 730 de la FIG. 8 comprend un transistor PMOS 810 et un transistor NMOS 820 ayant chacun un nœud de conduction relié, préférablement connecté, à un nœud N8, et leurs nœuds de commande respectifs reliés, préférablement connectés, ensemble. Un autre nœud de conduction du transistor 810 est relié, préférablement connecté, à un rail de tension configuré pour recevoir la tension VDD par exemple et un autre nœud de conduction du transistor 820 est relié, préférablement connecté, à la masse. Le nœud N8 est relié à la masse par l’intermédiaire d’une capacité 830 et relié au nœud N1 par l’intermédiaire d’un circuit inverseur 840. Dans un exemple, le rapport largeur sur longueur de grille du transistor 810 est très inférieur au rapport largeur sur longueur de grille du transistor 820. Cela permet de d’avoir une résistance de canal bien supérieure pour le transistor 810 comparativement au transistor 820. Ainsi, la constante de temps formée par la résistance de canal et la capacité 830 sont bien plus importantes lorsque le transistor 810 est actif que lorsque le transistor 820 est actif. Ceci fait que le nœud N8 met plus longtemps à se charger (i.e. atteindre VDD) qu’à se décharger (i.e. descendre à la masse GND) et donc à atteindre le seuil de basculement de l’inverseur 840. Ceci se traduit par un retard en sortie de l’inverseur 840 lorsque celui-ci passe à l’état bas. Le circuit de retard 730 de la FIG. 9 est similaire à celui de la FIG. 8 sauf que le circuit 840 est remplacé par une bascule 940 de type bascule (trigger en anglais) de Schmitt. L’avantage du circuit de la FIG. 9 par rapport à celui de la FIG. 8 est d’obtenir une sensibilité au bruit réduite, et un retard induit plus important. Le circuit de retard 730 de la FIG. 10 est similaire à celui de la FIG. 8 sauf qu’une résistance 1010 relie le nœud de conduction du transistor 810 qui n’est pas connecté à VDD au nœud N8. Le circuit de la FIG. 10 permet d’obtenir une constante de temps (et donc un retard) important avec une capacité de taille raisonnable. En effet, le rapport largeur sur longueur de la grille du transistor est limité pour une technologie donnée, et donc la résistance de canal maximale d’un transistor aussi. Si l’on souhaite augmenter la valeur de la résistance au-delà de la limite technologique, il faut soit ajouter une résistance en série avec le transistor 810 ce qui est le cas de l’exemple de la FIG. 10 , soit mettre plusieurs transistors en série. Le circuit de retard 730 de la FIG. 11 est similaire à celui de la FIG. 10 sauf que le circuit 840 est remplacé par une bascule 940 de type bascule (trigger en anglais) de Schmitt. L’avantage du circuit de la FIG. 11 par rapport à celui de la FIG. 10 est qu’il permet d’obtenir une sensibilité au bruit réduite, et un retard induit plus important. Par rapport à l’exemple de la FIG. 9 , il permet d’obtenir une constante de temps (et donc un retard) important avec une capacité de taille raisonnable. Le circuit de retard 730 de la FIG. 12 est similaire à celui de la FIG. 8 sauf que le transistor 810 est relié au rail de tension recevant VDD par l’intermédiaire de quatre transistors PMOS 1210,1220,1230,1240 en série et ayant leurs nœuds de commande respectifs connectés tous ensembles au nœud N7. Le fait de rajouter les transistors PMOS 1210,1220,1230,1240 permet d’augmenter la résistance de canal et donc la constante de temps ainsi que le retard de la porte. Le circuit de retard 730 de la FIG. 13 est similaire à celui de la FIG. 12 sauf que l’inverseur 840 est remplacé par une bascule de Schmitt 940. Dans les figures 8 à 13, le signal au nœud N8 est appelé EN_TXn. La FIG. 14 représente un chronogramme de fonctionnement du circuit de la FIG. 7 . Plus précisément, la FIG. 14 représente les signaux TX Enable, EN_TXn, EN_TX, State_change_n, State_change, EN_sw(N-1) et un des signaux EN_sw . Dans l’exemple représenté, avant un temps t0, le signal TX Enable est au niveau bas, le signal EN_TXn est au niveau haut, le signal EN_TX est au niveau bas, le signal State_change_n est au niveau haut, le signal State_change est au niveau bas, le signal EN_sw est au niveau haut et EN_sw est au niveau haut. Au temps t0, le signal EN_sw passe à un niveau bas ce qui entraîne le passage à l’état haut du signal State_change, ensuite le passage à l’état bas du signal State_change_n puis le passage à l’état haut du signal EN_TX et le passage à l’état bas du signal EN_TXn et le passage à l’état haut du signal TX_Enable. A un temps t1, postérieur à t0 et qui correspond au temps de l’activation, par le signal TX_Enable, de la grille G des bascules 741, le signal EN_sw(n-1) qui correspond à l’état précédent des entrées D, passe à l’état bas et reste ensuite à l’état bas. Cela entraîne le passage du signal State_change correspondant vers un niveau bas puis la remontée à l’état haut du signal State_change_n. La porte 720 fait ensuite passer le signal EN_TX à l’état bas. Le circuit 730 fait ensuite remonter lentement le signal EN_TXn jusqu’à ce que le niveau de EN_TXn soit assez haut pour déclencher le passage du signal TX_Enable à un état bas à un temps t2. Les différents signaux de la FIG. 14 restent ensuite par exemple stables jusqu’au prochain changement d’état d’un signal de commande. La fenêtre temporelle entre les temps t1 et t2 défini le délai ou retard permettant une commutation rapide des transistors du circuit 204. La FIG. 15 représente un circuit de la FIG. 3 selon un mode de réalisation. Plus particulièrement, la FIG. 15 représente une mise en oeuvre du circuit de pompe de charge 320, du circuit 312 et de l’interrupteur 310. Dans l’exemple représenté, le bloc inverseur 312 est implémenté avec un premier et un deuxième inverseurs 1508, 1510 et l’interrupteur 310 est implémenté sous la forme d’un transistor NMOS. Le premier inverseur 1508 a un premier nœud d’alimentation relié, préférablement connecté, à un rail de tension recevant la tension VDD et un deuxième nœud d’alimentation relié, préférablement connecté, à la masse. Le premier inverseur 1508 comprend en outre un nœud d’entrée relié, préférablement connecté, au nœud N1 et un nœud de sortie relié, préférablement connecté, à un premier nœud d’alimentation du deuxième inverseur 1510. Le deuxième inverseur 1510 comprend un nœud d’entrée configuré pour être relié à la masse, un nœud de sortie relié au nœud de commande du transistor 310 et un deuxième nœud d’alimentation relié au nœud de sortie N4 du circuit de pompe de charge 320. Un nœud de conduction du transistor 310, ainsi que son nœud de substrat, sont reliés, préférablement connectés, au nœud N4. Un autre nœud de conduction du transistor 310 est relié, préférablement connecté, à la masse. Cela permet d’obtenir la plus basse tension en mode d’émission ou en mode de réception sur le noeud de substrat, assurant que la diode entre le substrat et la source reste polarisée en inverse. La tension Vgs du transistor, en mode d’émission, est à 0V puisque les sources et grilles sont liées à la sortie du circuit de pompe de charge 320. Dans le mode de réception, Vgs=VDD. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, l’usage du circuit 350 n’est pas obligatoire pour le fonctionnement du circuit de la FIG. 3 . La personne du métier pourra mettre en oeuvre un seul des deux circuits de pompe de charge en fonction des besoins des transistors à piloter. De même, seule une des deux parties 602 ou 604 du circuit de la FIG. 6 peut être mise en oeuvre et l’éventuel signal complémentaire pourra être généré par tout circuit selon les connaissances de la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, les interrupteurs 310 ou 322 et les inverseurs respectifs 312 et 318 pourront être réalisés d’une autre façon que celle présentée sur la FIG. 6 . De même, le circuit de retard 730 pourra être mis en oeuvre selon d’autres manières que celle présentées aux figures 8 à 13 du moment que cela permet d’obtenir une fenêtre temporelle où le signal TX_Enable passe temporairement de l’état bas à l’état haut avant de redescendre à l’état bas pour définir une fenêtre temporelle permettant une commutation rapide des transistors du circuit 204. Même si deux chemins radiofréquence RX,TX exclusifs l’un de l’autre ont été décrits, la personne de l’art pourra envisager d’implémenter N chemins de type RX et N chemins de type TX respectivement exclusifs. Dans ce cas, le circuit de commutation 204 comprend : N deuxièmes transistors 208 reliant un nœud de sortie de circuit d’émission (Na) au nœud d’antenne NRF_out ; N troisièmes transistors 212 reliant le nœud d’antenne (NRF_out) au nœud d’entrée de circuit de réception Nb ; N quatrièmes transistors 222 reliant la masse au nœud de sortie de circuit d’émission Na ; et N cinquièmes transistors 224 reliant la masse au nœud d’entrée de circuit de réception Nb, N étant un entier supérieur ou égal à 1. Dans ce cas, le circuit de commande 206 commande les Nième deuxièmes et Nième cinquièmes transistors 208, 224 avec un Nième premier signal respectif VCTRL_TRX issu du circuit de décalage de niveau de tension 330 et commande également les Nième troisièmes et Nième quatrièmes transistors 212,222 avec un Nième deuxième signal VCTRLn_TRX complémentaire du Nième premier signal VCTRL_TRX . Commutateur radiofréquence (250) comprenant un circuit de commande (206) configuré pour : - dans un mode d’émission de signaux radiofréquence, commander un circuit de commutation (204) avec un premier état issu d’une sortie d’un circuit de pompe de charge (314, 320) ; et - dans un mode de réception de signaux radiofréquence, désactiver ledit circuit de pompe de charge (314,320) et commander le circuit de commutation (204) avec un deuxième état issu d’une tension de référence (GND, VDD). Procédé de fonctionnement d’un commutateur radiofréquence comprenant un circuit de commande, le procédé comprenant : dans un mode d’émission de signaux radiofréquence, la commande d’un circuit de commutation (204) avec un premier état issu d’une sortie d’un circuit de pompe de charge (314,320) ; dans un mode de réception de signaux radiofréquence, la désactivation dudit circuit de pompe de charge (314,30) et la commande du circuit de commutation (204) avec un deuxième état issu d’une tension de référence (GND, VDD). Commutateur selon la revendication 1 ou procédé selon la revendication 2, dans lequel le circuit de commande (206) comprend : un premier nœud (N1) configuré pour recevoir un signal d’activation du mode d’émission (TX Enable) ; et un bloc inverseur (312, 318) reliant le premier nœud à un nœud de commande d’un premier transistor (310, 322) dont un premier nœud de conduction est configuré pour recevoir la tension de référence (GND, VDD). Commutateur selon la revendication 1 ou 3, ou procédé selon la revendication 2 ou 3, dans lequel un nœud de sortie (N2, N4) du circuit de pompe de charge est relié à un nœud de commande du circuit de commutation. Commutateur ou procédé selon la revendication 3 ou 4, dans lequel un deuxième nœud de conduction du premier transistor est relié au nœud de sortie (N2, N4) du circuit de pompe de charge. Commutateur ou procédé selon l’une quelconque des revendications 3 à 5, dans lequel le circuit de commande (206) comprend un oscillateur (316) reliant le premier nœud (N1) à un nœud d’entrée (N3) du circuit de pompe de charge. Commutateur selon l’une quelconque des revendications 1 ou 3 à 6 ou procédé selon l’une quelconque des revendications 2 à 6, dans lequel la tension de référence est la masse. Commutateur ou procédé selon la revendication 7 dans sa dépendance à la revendication 3, dans lequel le premier transistor (310) est un transistor NMOS. Commutateur ou procédé selon la revendication 8, dans lequel le circuit de pompe de charge (320) est configuré pour fournir une tension négative sur son nœud de sortie (N4) lorsqu’il reçoit un signal alternatif. Commutateur ou procédé selon les revendications 8 ou 9 dans leurs dépendance à la revendication 3, dans lequel le bloc inverseur (312) comprend un premier et un deuxième inverseurs; le premier inverseur étant configuré pour recevoir une autre tension de référence (VDD) sur un premier nœud d’alimentation et la masse sur le deuxième nœud d’alimentation, le premier inverseur comprenant en outre un nœud d’entrée relié au premier nœud (N1) et un nœud de sortie relié à un premier nœud d’alimentation du deuxième inverseur ; le deuxième inverseur comprenant un nœud d’entrée configuré pour être relié à la masse, un nœud de sortie relié au nœud de commande du premier transistor (310) et un deuxième nœud d’alimentation relié au nœud de sortie (N4) du circuit de pompe de charge (320). Commutateur selon l’une quelconque des revendications 1 ou 3 à 6 ou procédé selon l’une quelconque des revendications 2 à 6, dans lequel la tension de référence est VDD. Commutateur ou procédé selon la revendication 11 dans sa dépendance à la revendication 3, dans lequel le premier transistor (322) est un transistor PMOS. Commutateur ou procédé selon la revendication 12, dans lequel le circuit de pompe de charge (314) est configuré pour fournir une tension positive supérieure à VDD sur son nœud de sortie (N2) lorsqu’il reçoit un signal alternatif. Commutateur ou procédé selon les revendications 12 ou 13 dans leur dépendance à la revendication 3, dans lequel le bloc inverseur (318) comprend un circuit inverseur ayant : un nœud d’entrée configuré pour recevoir la tension de référence (VDD), un premier nœud d’alimentation relié au nœud de sortie (N2) du circuit de pompe de charge (314) et un deuxième nœud d’alimentation relié au premier nœud (N1) ; et un nœud de sortie relié au nœud de commande du premier transistor (322). Commutateur selon l’une quelconque des revendications 1 ou 3 à 14, ou procédé selon l’une quelconque des revendications 2 à 14, dans lequel le circuit de commutation (204) comprend des transistors (212,208,222,224) de type silicium sur isolant. Commutateur selon l’une quelconque des revendications 1 ou 3 à 15, ou procédé selon l’une quelconque des revendications 2 à 15, dans lequel le nœud de sortie (N2, N4) du circuit de pompe de charge est relié au circuit de commutation (204) par l’intermédiaire d’un circuit de décalage de niveau de tension (330) reconfigurable en fonction de la mise en oeuvre du circuit de pompe de charge. Commutateur selon l’une quelconque des revendications 1 ou 3 à 16, ou procédé selon l’une quelconque des revendications 2 à 16, comprenant un premier circuit de pompe de charge (314) selon la revendication 9 et un deuxième circuit de pompe de charge (320) selon la revendication 13 ; les nœud de sortie (N2, N4) respectifs des premiers et deuxièmes circuits de pompe de charge étant reliés au circuit de commutation (204) par l’intermédiaire d’un circuit de décalage de niveau de tension (330) reconfigurable en fonction de la mise en oeuvre du premier ou du deuxième circuits de pompe de charge. Commutateur ou procédé ou dispositif selon la revendication 17, dans lequel le circuit de commutation (204) comprend : N deuxièmes transistors (208) reliant un nœud de sortie de circuit d’émission (Na) à un nœud d’antenne (NRF_out) ; N troisièmes transistors (212) reliant le nœud d’antenne (NRF_out) à un nœud d’entrée de circuit de réception (Nb) ; N quatrièmes transistors (222) reliant la masse au nœud de sortie de circuit d’émission (Na) ; et N cinquièmes transistors (224) reliant la masse au nœud d’entrée de circuit de réception (Nb) ; le circuit de commande (206) étant configuré pour commander les Nième deuxièmes et Nième cinquièmes transistors (208, 224) avec un Nième premier signal respectif (VCTRL_TRX ) issu du circuit de décalage de niveau de tension (330) et commander les Nième troisièmes et Nième quatrièmes transistors (212,222) avec un Nième deuxième signal (VCTRLn_TRX ) complémentaire du Nième premier signal (VCTRL_TRX ) ; N étant un entier supérieur ou égal à 1. Commutateur ou procédé ou dispositif selon la revendication 18, dans lequel N est égal à 1, le circuit de commutation (204) comprenant: un deuxième transistor (208) reliant un nœud de sortie de circuit d’émission (Na) à un nœud d’antenne (NRF_out) ; un troisième transistor (212) reliant le nœud d’antenne (NRF_out) à un nœud d’entrée de circuit de réception (Nb) ; un quatrième transistor (222) reliant la masse au nœud de sortie de circuit d’émission (Na) ; et un cinquième transistor (224) reliant la masse au nœud d’entrée de circuit de réception (Nb) ; le circuit de commande (206) étant configuré pour commander les deuxièmes et cinquièmes transistors (208, 224) avec un premier signal (VCTRL_TRX) issu du circuit de décalage de niveau de tension (330) et commander les troisièmes et quatrièmes transistors (212,222) avec un deuxième signal (VCTRLn_TRX) complémentaire du premier signal (VCTRL_TRX). Système radiofréquence comprenant un commutateur selon la revendication 18 ou 19 et une antenne (120) reliée au nœud d’antenne (NRF_out).