FR 3147658 A1 20241011 FR 2303426 A 20230406 Circuit mémoire La présente description concerne un circuit mémoire comprenant une pluralité de cellules élémentaires comportant chacune un élément résistif de résistance variable, ledit élément comprenant des première et deuxième électrodes séparées par une couche d’un matériau ferroélectrique, et un circuit de commande configuré pour mettre en œuvre des opérations de lecture (303-1, 303-2, 303-p) et/ou des opérations d’écriture (301-1, 301-2, 301-n), le circuit de commande étant en outre configuré pour, après chaque opération d’écriture d’une cellule élémentaire et avant l’opération d’écriture suivante de ladite cellule élémentaire, appliquer à la cellule une séquence de rafraîchissement (305-1, 305-2, 305-n) comprenant l’application, entre les première et deuxième électrodes de l’élément résistif de la cellule, d’une succession d’impulsions de tension (V) de polarités alternées. Figure pour l’abrégé : Fig. 3 Circuit mémoire La présente description concerne de façon générale les dispositifs électroniques, plus particulièrement les circuits mémoire comprenant plusieurs cellules mémoire élémentaires comportant chacune un élément résistif de résistance variable. Des circuits mémoire comprenant plusieurs cellules mémoire élémentaires comportant chacune un élément résistif de résistance variable ont été proposés. Dans ces circuits mémoire, l’élément résistif de chaque cellule comprend par exemple une jonction tunnel ferroélectrique (« Ferroelectric Tunnel Junction » - FTJ, en anglais) comportant une couche de matériau ferroélectrique interposée entre deux électrodes. Chaque cellule mémoire élémentaire est typiquement capable d’alterner entre au moins deux niveaux de résistance différents, correspondant respectivement à des polarisations opposées de la couche de matériau ferroélectrique. Lors d’une phase d’écriture dans une cellule mémoire, la transition entre les deux niveaux de résistance s’obtient par exemple par l’application d’une tension entre les deux électrodes situées de part et d’autre de la couche. Les circuits mémoire existants comprenant des cellules mémoire élémentaires comportant chacune un élément résistif de résistance variable souffrent toutefois de divers inconvénients. Des problèmes de fiabilité sont en particulier observés lors de l’utilisation des circuits mémoire existants, ces problèmes se traduisant notamment par des dérives des différents niveaux de résistance après plusieurs opérations de programmation successives. Ces problèmes peuvent en outre affecter les opérations de lecture. Il existe un besoin d’améliorer les circuits mémoire existants comprenant des cellules mémoire élémentaires comportant chacune un élément résistif de résistance variable. Il serait en particulier souhaitable d’accroître la fiabilité des opérations de programmation et/ou de lecture de ces circuits mémoire. Pour cela, un mode de réalisation prévoit un circuit mémoire comprenant une pluralité de cellules élémentaires comportant chacune un élément résistif de résistance variable, ledit élément comprenant des première et deuxième électrodes séparées par une couche d’un matériau ferroélectrique, et un circuit de commande configuré pour mettre en œuvre des opérations de lecture et/ou des opérations d’écriture, le circuit de commande étant en outre configuré pour, après chaque opération d’écriture d’une cellule élémentaire et avant l’opération d’écriture suivante de ladite cellule élémentaire, appliquer à la cellule une séquence de rafraîchissement comprenant l’application, entre les première et deuxième électrodes de l’élément résistif de la cellule, d’une succession d’impulsions de tension de polarités alternées. Selon un mode de réalisation, la première électrode est connectée à une première piste conductrice et la deuxième électrode est reliée ou connectée à une deuxième piste conductrice. Selon un mode de réalisation, la deuxième électrode est reliée, au moyen d’un sélecteur ou d’un transistor de sélection, à la deuxième piste conductrice. Selon un mode de réalisation, le circuit de commande est en outre configuré pour, lors de chaque séquence de rafraîchissement, appliquer en alternance un potentiel positif sur la première piste conductrice et sur la deuxième piste conductrice. Selon un mode de réalisation, le circuit mémoire comprend en outre des circuits de polarisation connectés aux premières pistes conductrices, chaque circuit de polarisation comprenant au moins une première pompe de charges destinée à fournir un potentiel positif et au moins une deuxième pompe de charge destinée à fournir un potentiel négatif. Selon un mode de réalisation, le circuit de commande est configuré pour, lors de chaque séquence de rafraîchissement, appliquer en alternance les potentiels positif et négatif sur la première piste conductrice. Selon un mode de réalisation, le circuit mémoire comprend en outre un circuit de filtrage connecté à la première piste conductrice, le circuit de filtrage comportant un élément capacitif et un commutateur associés en parallèle entre des premier et deuxième nœuds, le deuxième nœud étant connecté à la première piste conductrice. Selon un mode de réalisation, le circuit de commande est en outre configuré pour, lors de chaque séquence de rafraîchissement, appliquer un signal de tension présentant des alternances de même signe sur le deuxième nœud du circuit de filtrage. Selon un mode de réalisation, chaque séquence de rafraîchissement comprend entre dix et cent impulsions de tension. Selon un mode de réalisation, les impulsions de tension lors de chaque séquence de rafraîchissement présentent une amplitude égale, en valeur absolue, environ au double d’une tension telle qu’un champ électrique appliqué à la couche soit égal au champ coercitif du matériau ferroélectrique. Selon un mode de réalisation, chaque séquence de rafraîchissement débute par une première impulsion de tension et s’achève par une dernière impulsion de tension, les première et dernière impulsions de tension présentant respectivement des polarités opposées et identiques à celles d’une impulsion de tension appliquée par le circuit de commande, entre les première et deuxième électrodes de l’élément résistif de la cellule, lors de l’opération d’écriture précédente. Selon un mode de réalisation, les impulsions de tension appliquées lors de chaque séquence de rafraîchissement présentent, en valeur absolue, une amplitude strictement supérieure à celle des impulsions de tension appliquées lors des opérations d’écriture. Selon un mode de réalisation, le matériau ferroélectrique de la couche est à base d’oxyde d’hafnium dopé, d’un oxyde d’hafnium et de zirconium, de nitrure d’aluminium et de scandium, ou de tellurure de germanium. Selon un mode de réalisation, le matériau ferroélectrique de la couche est à base d’oxyde d’hafnium dopé ou d’un oxyde d’hafnium et de zirconium et est cristallisé au moins partiellement dans un système orthorhombique. Selon un mode de réalisation, ledit élément résistif de résistance variable comprend en outre une couche diélectrique interposée entre la couche du matériau ferroélectrique et la première électrode. Un mode de réalisation prévoit un procédé de commande d’un circuit mémoire comprenant une pluralité de cellules élémentaires comportant chacune un élément résistif de résistance variable, ledit élément comprenant des première et deuxième électrodes séparées par une couche d’un matériau ferroélectrique, et un circuit de commande configuré pour mettre en œuvre des opérations de lecture et des opérations d’écriture, le procédé comprenant les étapes suivantes : a) effectuer, au moyen du circuit de commande, au moins une opération d’écriture d’une cellule élémentaire ; et b) après chaque opération d’écriture et avant l’opération d’écriture suivante de ladite cellule élémentaire, appliquer à la cellule, au moyen du circuit de commande, une séquence de rafraîchissement comprenant l’application, entre les première et deuxième électrodes de l’élément résistif de la cellule, d’une succession d’impulsions de tension de polarités alternées. Ces caractéristiques et avantages, ainsi que d’autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la est une vue en coupe, schématique et partielle, d’un exemple de cellule mémoire du type auquel s’appliquent, à titre d’exemple, des modes de réalisation décrits ; la est un exemple de cycle d’hystérésis illustrant des variations de polarisation d’une couche de matériau ferroélectrique en fonction d’un champ électrique appliqué à la couche ; la est un chronogramme illustrant, de façon schématique et partielle, un exemple d’évolution, en fonction du temps, d’une tension appliquée entre des électrodes d’un élément résistif d’une cellule mémoire élémentaire selon un mode de réalisation ; la est une vue de dessus, schématique et partielle, illustrant un circuit mémoire selon un mode de réalisation ; et la est une vue de dessus, schématique et partielle, illustrant un circuit mémoire selon un mode de réalisation. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les circuits de commande des circuits mémoire et les applications dans lesquelles peuvent être prévus de tels circuits mémoire n’ont pas été détaillés, les modes de réalisation et variantes décrits étant compatibles avec les circuits de commande des circuits mémoire usuels et avec les applications usuelles mettant en œuvre des circuits mémoire. Sauf précision contraire, lorsque l’on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l’on fait référence à deux éléments reliés (en anglais « coupled ») entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l’intermédiaire d’un ou plusieurs autres éléments. Dans la description qui suit, lorsque l’on fait référence à des qualificatifs de position absolue, tels que les termes « avant », « arrière », « haut », « bas », « gauche », « droite », etc., ou relative, tels que les termes « dessus », « dessous », « supérieur », « inférieur », etc., ou à des qualificatifs d’orientation, tels que les termes « horizontal », « vertical », etc., il est fait référence, sauf précision contraire, à l’orientation des figures. Sauf précision contraire, les expressions « environ », « approximativement », « sensiblement », et « de l’ordre de » signifient à 10 % près, de préférence à 5 % près. Dans la description qui suit, les qualificatifs « isolant » et « conducteur » signifient respectivement, sauf précision contraire, électriquement isolant et électriquement conducteur. La est une vue en coupe, schématique et partielle, d’un exemple de cellule mémoire 100 du type auquel s’appliquent, à titre d’exemple, des modes de réalisation décrits. Dans l’exemple représenté, la cellule mémoire 100 comprend une couche de matériau ferroélectrique 101, ou couche ferroélectrique 101, interposée entre deux électrodes 103A et 103B. Plus précisément, dans l’exemple illustré, l’électrode 103B revêt une face de la couche ferroélectrique 101 (la face inférieure de la couche 101, dans l’orientation de la ). Par ailleurs, dans cet exemple, une couche diélectrique 105 revêt une face de la couche ferroélectrique 101 opposée à l’électrode 103B (la face supérieure de la couche 101, dans l’orientation de la ), l’électrode 103A revêtant une face de la couche diélectrique 105 opposée à la couche ferroélectrique 101 (la face supérieure de la couche 105, dans l’orientation de la ). À titre d’exemple, la couche ferroélectrique 101 est à base de dioxyde d’hafnium (HfO 2 ), par exemple dopé par des atomes de silicium ou d’aluminium, à base d’un oxyde d’hafnium et de zirconium (HZO), par exemple de type Hf x Zr (1- x) O 2 où x est égal à environ 0,5, ou à base de tellurure de germanium (GeTe). Le matériau de la couche ferroélectrique 101 est par exemple cristallisé, au moins partiellement, dans un système non centrosymétrique, par exemple le système orthorhombique. À titre de variante, le matériau de la couche 101 peut être à base de nitrure d’aluminium et de scandium (AlScN), par exemple cristallisé au moins partiellement dans une phase hexagonale. À titre d’exemple, la couche 101 présente une épaisseur égale à environ 10 nm. La couche diélectrique 105 est par exemple en un matériau et présente une épaisseur tels qu’un courant puisse circuler entre la couche ferroélectrique 101 et l’électrode 103B, par effet tunnel à travers la couche 105, lorsqu’une tension de l’ordre de quelques volts est appliquée entre les électrodes 103A et 103B. À titre d’exemple, la couche diélectrique 105 est en alumine (Al 2 O 3 ) ou en dioxyde de silicium (SiO 2 ) et présente une épaisseur comprise entre 0,5 et 3,5 nm. Les électrodes 103A et 103B peuvent être en un même matériau. Les électrodes 103A et 103B sont en un matériau conducteur, par exemple un matériau à base d’un métal, d’un alliage métallique ou d’un matériau semiconducteur dopé. À titre d’exemple, chaque électrode 103A, 103B est en tungstène ou en nitrure de titane. À titre de variante, la couche diélectrique 105 peut être omise. Dans ce cas, l’électrode 103B est en un matériau différent de celui de l’électrode 103A, de sorte qu’il existe une différence de travail de sortie entre les électrodes 103A et 103B. Par ailleurs, la couche ferroélectrique 101 est par exemple plus mince que dans le cas illustré en où la cellule mémoire 100 comprend la couche 105 interposée entre la couche ferroélectrique 101 et l’électrode 103A. Dans le cas où la cellule mémoire 100 est dépourvue de la couche diélectrique 105, la couche ferroélectrique 101 présente par exemple une épaisseur égale à environ 5 nm. La est un exemple de cycle d’hystérésis 200 illustrant des variations de polarisation P d’une couche de matériau ferroélectrique, par exemple la couche 101 de la cellule mémoire 100 de la , en fonction d’un champ électrique E appliqué à la couche ferroélectrique. Dans un cas où le matériau de la couche ferroélectrique 101 est cristallisé dans une phase non centrosymétrique, la couche 101 comprend une pluralité de dipôles électriques formés chacun par une maille élémentaire du réseau cristallin. Chaque dipôle électrique de la couche 101 présente une polarisation sensiblement verticale et orientée soit depuis l’électrode 103A vers l’électrode 103B, la charge négative du dipôle étant alors plus proche de l’électrode 103A que ne l’est sa charge positive, soit depuis l’électrode 103B vers l’électrode 103A, la charge positive du dipôle étant alors plus proche de l’électrode 103A que ne l’est sa charge négative. Par l’application d’une tension entre les électrodes 103A et 103B de la cellule mémoire 100, il est possible de modifier, dans la couche ferroélectrique 101, les proportions de dipôles orientés depuis l’électrode 103A vers l’électrode 103B, présentant une polarisation notée Pdown, et de dipôles orientés depuis l’électrode 103B vers l’électrode 103A, présentant une polarisation notée Pup. Cela permet ainsi d’obtenir au moins deux états de polarisation opposés de la couche de matériau ferroélectrique 101, correspondant respectivement à deux niveaux de résistance différents : – un niveau fortement résistif, correspondant à un cas dans lequel les dipôles de la couche 101 sont majoritairement dans l’état de polarisation Pdown ; et – un niveau faiblement résistif, présentant par exemple une résistance électrique inférieure, par exemple entre dix et dix mille fois inférieure, à celle du niveau fortement résistif, correspondant à un cas dans lequel les dipôles de la couche 101 sont majoritairement dans l’état de polarisation Pup. À un instant initial, par exemple postérieur à des opérations de fabrication de la cellule mémoire 100 et antérieur à toute opération d’écriture dans la cellule mémoire 100, les dipôles électriques de la couche 101 sont par exemple majoritairement dans l’état de polarisation Pup (point 201). Une tension Vbias est par exemple ensuite appliquée entre l’électrode 103A et l’électrode 103B de la cellule mémoire 100. La tension Vbias est par exemple positive et présente une valeur strictement supérieure à une tension Vc telle que le champ électrique E appliqué à la couche ferroélectrique 101 soit égal à un champ coercitif Ec du matériau. Le champ coercitif Ec correspond à la valeur minimale du champ E à appliquer à la couche 101 pour que sa polarisation P change de sens et s’oppose à la polarisation P de la couche 101 préalablement à l’application du champ E. Dit autrement, le champ coercitif Ec correspond au champ E à appliquer pour que la polarisation P de la couche ferroélectrique 101 soit nulle, c’est-à-dire pour que la couche 101 comprenne environ autant de dipôles dans l’état de polarisation Pup que de dipôles dans l’état de polarisation Pdown. L’application de la tension Vbias provoque une transition (flèche 203) de la couche 101 vers le niveau fortement résistif (point 205), dans lequel les dipôles électriques de la couche 101 sont majoritairement dans l’état de polarisation Pdown. Après avoir cessé d’appliquer la tension Vbias (flèche 207), la polarisation P de la couche 101 est égale à une polarisation rémanente Pr (point 209). Une tension -Vbias est par exemple ensuite appliquée entre l’électrode 103A et l’électrode 103B de la cellule mémoire 100. La tension -Vbias est par exemple négative et présente une valeur strictement inférieure à une tension -Vc telle que le champ électrique E appliqué à la couche ferroélectrique 101 soit égal à un champ coercitif -Ec du matériau. À titre d’exemple, la tension -Vbias et le champ coercitif -Ec sont sensiblement égaux, en valeur absolue, à la tension Vbias et au champ coercitif Ec, respectivement. En pratique, le champ coercitif -Ec peut être différent du champ coercitif Ec, l’écart entre les champs Ec et -Ec correspondant à un champ de compensation (« offset », en anglais). L’application de la tension -Vbias provoque une transition (flèche 211) de la couche 101 vers le niveau faiblement résistif (point 213), dans lequel les dipôles électriques de la couche 101 sont majoritairement dans l’état de polarisation Pup. Après avoir cessé d’appliquer la tension -Vbias (flèche 215), la polarisation P de la couche 101 est égale à une polarisation rémanente -Pr (point 201). La polarisation -Pr est par exemple sensiblement égale, en valeur absolue, à la polarisation Pr. À des fins de simplification, la illustre un exemple dans lequel la polarisation P de la couche 101 est, au point 205, sensiblement égale Pr et, au point 213, sensiblement égale à -Pr. Cet exemple n’est toutefois pas limitatif, la polarisation P pouvant, en pratique, être égale, au point 205, à une polarisation de saturation Psat supérieure à Pr et, au point 213, à une polarisation de saturation -Psat inférieure à -Pr. Les tensions de polarisation Vbias et -Vbias sont par exemple appliquées chacune sous la forme d’une impulsion de tension d’une durée de l’ordre de quelques nanosecondes, par exemple supérieure ou égale à 10 ns. À titre d’exemple, chaque tension Vbias, -Vbias est, en valeur absolue, inférieure à 5 V, par exemple égale à environ 2,5 V, dans un cas où la couche ferroélectrique 101 présente une épaisseur de l’ordre de 10 nm. À un instant ultérieur, la tension Vbias est par exemple à nouveau appliquée entre les électrodes 103A et 103B de la cellule mémoire 100. L’application de la tension Vbias provoque alors une transition (flèche 203) de la couche 101 vers le niveau fortement résistif (point 205), dans lequel les dipôles électriques de la couche 101 sont majoritairement dans l’état de polarisation Pdown. Après avoir cessé d’appliquer la tension Vbias (flèche 207), la polarisation P de la couche 101 est à nouveau égale à la polarisation rémanente Pr (point 209). Dans l’exemple représenté, l’application de la tension positive Vbias entre les électrodes 103A et 103B correspond à une opération d’écriture d’un premier état de résistance, par exemple un état de haute résistance ou état fortement résistif, dans la cellule mémoire 100, tandis que l’application de la tension négative -Vbias entre les électrodes 103A et 103B correspond à une opération d’écriture d’un deuxième état de résistance différent du premier état de résistance, par exemple un état de faible résistance ou état faiblement résistif, présentant une résistance inférieure à celle du premier état de résistance, dans la cellule mémoire 100. Bien que cela ne soit pas détaillé dans la présente description, d’autres états de résistance intermédiaires peuvent en outre être obtenus, par exemple en agissant sur la durée d’application des tensions de polarisation Vbias et -Vbias et/ou sur les valeurs de ces tensions. La est un chronogramme 300 illustrant, de façon schématique et partielle, un exemple d’évolution, en fonction du temps t, d’une tension V appliquée entre des électrodes d’un élément résistif d’une cellule mémoire élémentaire, par exemple entre les électrodes 103A et 103B de la cellule 100, selon un mode de réalisation. Dans l’exemple représenté, une opération d’écriture 301-1 est d’abord mise en œuvre. L’opération d’écriture 301-1 comprend l’application de la tension négative -Vbias entre les électrodes 103A et 103B. Cela conduit par exemple à la mémorisation de l’état fortement résistif dans la cellule mémoire 100. Dans cet exemple, une opération de lecture 303-1, consécutive à l’opération d’écriture 301-1, est ensuite mise en œuvre. L’opération de lecture 303-1 comprend l’application d’une tension de lecture Vr entre les électrodes 103A et 103B de la cellule mémoire 100. Dans l’exemple illustré, la tension de lecture Vr est négative et par exemple comprise entre -1 et -2 V, par exemple égale à environ -1,5 V. À titre de variante, dans le cas d’un empilement différent de celui de la cellule 100 précédemment décrite en relation avec la , la tension de lecture Vr peut être positive. Dans l’exemple illustré en , une séquence de rafraîchissement 305-1 comprenant l’application, entre les électrodes 103A et 103B, d’une succession d’impulsions de tension V de polarités alternées, est ensuite mise en œuvre. La séquence de rafraîchissement 305-1 est, dans cet exemple, mise en œuvre postérieurement à l’opération d’écriture 301-1 et préalablement à toute opération d’écriture ultérieure. Dans l’exemple représenté, une opération d’écriture 301-2, par exemple analogue à l’opération d’écriture 301-1, est mise en œuvre après la séquence de rafraîchissement 305-1. L’opération d’écriture 301-2 diffère par exemple de l’opération d’écriture 301-1 en ce que l’opération d’écriture 301-2 comprend l’application de la tension positive Vbias entre les électrodes 103A et 103B. Cela conduit par exemple à la mémorisation de l’état faiblement résistif dans la cellule mémoire 100. Dans cet exemple, une opération de lecture 303-2, consécutive à l’opération d’écriture 301-2 et analogue ou identique à l’opération de lecture 303-1, est ensuite mise en œuvre. Dans l’exemple illustré, l’opération de lecture 303-2 comprend l’application de la tension de lecture -Vr entre les électrodes 103A et 103B de la cellule mémoire 100. La illustre un exemple dans lequel chaque opération d’écriture 301-1, 301-2 est suivie d’une opération de lecture 303-1, 303-2 précédant l’opération d’écriture suivante. Cet exemple n’est toutefois pas limitatif, au moins une des opérations de lecture pouvant, à titre de variante, être omise. Dans l’exemple illustré en , une séquence de rafraîchissement 305-2 analogue à la séquence de rafraichissement 305-1 et comprenant l’application, entre les électrodes 103A et 103B, d’une succession d’impulsions de tension V de polarités alternées, est mise en œuvre après l’opération de lecture 303-2. Par la suite, d’autres opérations d’écriture et/ou d’autres opérations de lecture (non détaillées), par exemple des opérations analogues ou identiques respectivement aux opérations d’écriture 301-1 et 301-2 et aux opérations de lecture 303-1 et 303-2, peuvent être mises en œuvre, une séquence de rafraîchissement analogue ou identique à la séquence de rafraîchissement 305-1 ou 305-2 étant appliquée après chaque opération d’écriture et avant l’opération d’écriture suivante dans la cellule 100. Dans l’exemple illustré en , une n-ième opération d’écriture 301-n, par exemple identique à l’opération d’écriture 301-1, est ensuite mise en œuvre, suivie d’une p-ième opération d’écriture 303-p, avec p inférieur ou égal à n, et d’une n-ième séquence de rafraîchissement 305-n. Dans l’exemple représenté, chaque séquence de rafraîchissement 305-1, 305-2, … 305-n débute par une impulsion de tension V de polarité opposée à la tension appliquée durant l’opération d’écriture 301-1, 301-2, … 301-n précédente et se termine par une impulsion de même polarité que la tension appliquée durant l’opération d’écriture 301-1, 301-2, … 301-n précédente. Ainsi, dans un cas où la séquence de rafraîchissement succède à une opération d’écriture durant laquelle est appliquée la tension positive Vbias entre les électrodes 103A et 103B de la cellule 100, par exemple la séquence de rafraîchissement 305-2 succédant à l’opération d’écriture 301-2, la séquence de rafraîchissement débute par une impulsion négative et s’achève par une impulsion positive. Dans le cas contraire, c’est-à-dire si la séquence de rafraîchissement succède à une opération d’écriture durant laquelle est appliquée la tension négative -Vbias entre les électrodes 103A et 103B de la cellule 100, par exemple les séquences de rafraîchissement 305-1 et 305-n succédant respectivement aux opérations d’écriture 301-1 et 301-n, la séquence de rafraîchissement débute par une impulsion positive et s’achève par une impulsion négative. Dans l’exemple illustré, durant les séquences de rafraîchissement 305-1, 305-2, … 305-n, les impulsions de tension V appliquées entre les électrodes 103A et 103B atteignent des valeurs extrémales (minimales et maximales) strictement supérieures, en valeur absolue, aux valeurs extrémales Vbias et -Vbias des impulsions de tension appliquées entre les électrodes 103A et 103B lors des opérations d’écriture 301-1, 301-2, … 301-n. Dit autrement, les signaux de tension V appliqués entre les électrodes 103A et 103B de la cellule mémoire 100 lors des séquences de rafraîchissement 305-1, 305-2, … 305-n présentent une amplitude supérieure à celle des signaux appliqués entre ces électrodes lors des opérations de lecture 301-1, 301-2, … 301-n. Les valeurs extrémales atteintes par les impulsions de tension V lors des séquences de rafraîchissement 305-1, 305-2, … 305-n sont par exemple égales, en valeur absolue, à environ deux fois la tension Vc correspondant au champ coercitif Ec de la couche 101. À titre d’exemple, les valeurs extrémales de la tension V sont égales, en valeur absolue, à environ 6 V. À titre d’exemple, chaque séquence de rafraîchissement 305-1, 305-2, … 305-n comprend entre dix et cent impulsions de tension V, par exemple environ cent impulsions de tension V. La fréquence des impulsions est par exemple de l’ordre de 100 kHz. La illustre un cas dans lequel le signal de tension V appliqué entre les électrodes 103A et 103B pendant chaque séquence de rafraîchissement 305-1, 305-2, … 305-n présente une forme triangulaire. Cet exemple n’est toutefois pas limitatif, le signal de tension V appliqué pendant chaque séquence de rafraîchissement 305-1, 305-2, … 305-n pouvant, à titre de variante, présenter une forme quelconque, par exemple une forme trapézoïdale, une forme créneau, etc. L’application des séquences de rafraîchissement 305-1, 305-2, … 305-n à la cellule mémoire 100 permet d’éviter que la résistance de la couche ferroélectrique 101 ne dérive, par exemple n’augmente, après plusieurs opérations d’écriture 301-1, 301-2, … 301-n successives, par exemple lorsque le nombre n d’écritures successives est de l’ordre de plusieurs dizaines, par exemple égal à environ 50. L’application des séquences de rafraîchissement 305-1, 305-2, … 305-n permet ainsi avantageusement d’obtenir des états mémoire fiables et répétables, ce qui tend à accroître la durée de vie de la cellule mémoire 100. Par ailleurs, ces avantages ne se limitent pas au cas de deux états mémoire, par exemple les états fortement et faiblement résistifs décrits précédemment, mais sont également obtenus quel que soit le nombre d’états mémoire, par exemple dans le cas où la cellule 100 comprend au moins un état de résistance intermédiaire compris entre les états fortement et faiblement résistifs. La est une vue de dessus, schématique et partielle, illustrant un circuit mémoire 400 selon un mode de réalisation. Dans l’exemple représenté, le circuit mémoire 400 comprend une pluralité de cellules mémoire élémentaires 100 dont l’une des électrodes, par exemple l’électrode 103A, est connectée à une piste conductrice 401 (SL) et dont l’autre électrode, l’électrode 103B dans cet exemple, est reliée, par l’intermédiaire d’un transistor de sélection T, ou sélecteur T, à une autre piste conductrice 403 (BL). Dans l’exemple représenté, chaque cellule mémoire 100 est connectée à une première borne de conduction (source ou drain) du transistor T, l’autre borne de conduction du transistor T étant connectée à la piste conductrice 403. Par ailleurs, dans cet exemple, chaque transistor T comporte une borne de commande (grille) connectée à une autre piste conductrice 405 (WL). À titre de variante, les transistors T peuvent être omis, chaque cellule mémoire élémentaire 100 reliant la piste conductrice 401 à la piste conductrice 403. Dans ce cas, les électrodes 103A et 103B de chaque cellule 100 sont par exemple respectivement connectées aux piste conductrices 401 et 403. À titre d’exemple, les pistes conductrices 401, 403 et 405 correspondent respectivement à des lignes de source, à des lignes de bit et à des lignes de mot du circuit mémoire 400. Dans l’exemple illustré en , le circuit mémoire 400 comporte en outre un circuit de commande 407 (CMD), comprenant par exemple un microcontrôleur. Le circuit de commande 407 est par exemple configuré pour mettre en œuvre les opérations de lecture, les opérations d’écriture et les séquences de rafraîchissement pour chaque cellule mémoire élémentaire 100 du circuit mémoire 400 comme exposé précédemment en relation avec la . Les liaisons entre le circuit de commande 407 et les pistes conductrices 401, 403 et 405 n’ont pas été représentées en afin de ne pas surcharger le dessin. À titre de variante, plusieurs circuits peuvent être prévus pour mettre en œuvre les opérations de lecture, d’écriture et de rafraîchissement. À titre d’exemple, les opérations d’écriture sont mises en œuvre en appliquant, entre la piste conductrice 401 et la piste conductrice 403, la tension Vbias, pour l’écriture d’un état fortement résistif, ou -Vbias, pour l’écriture d’un état faiblement résistif, comme exposé précédemment. En pratique, pour l’écriture d’un état fortement résistif dans une cellule mémoire 100, la piste 401 est par exemple portée à un potentiel positif V1 référencé à un potentiel de référence Vref, par exemple la masse, appliqué à la piste 403, la tension Vbias entre les électrodes 103A et 103B de la cellule mémoire 100 étant dans ce cas égale à la différence de potentiel V1-Vref. Les polarités sont par exemple inversées pour l’écriture d’un état faiblement résistif, c’est-à-dire que la piste 401 est portée au potentiel de référence Vref tandis que la piste 403 est portée au potentiel V1, la tension -Vbias entre les électrodes 103A et 103B de la cellule mémoire 100 étant dans ce cas égale à la différence de potentiel Vref-V1. Les séquences de rafraîchissement sont par exemple mises en œuvre, par le circuit de commande 407, de façon analogue aux opérations d’écriture. Plus précisément, lors d’une séquence de rafraîchissement d’une cellule mémoire 100, un signal de tension V triangulaire ou trapézoïdal est par exemple appliqué à la cellule mémoire 100 en alternant entre des phases d’application d’un potentiel V2 sur la piste 401, la piste 403 étant alors par exemple mise à la masse, et des phases d’application du potentiel V2 sur la piste 403, la piste 401 étant alors par exemple mise à la masse. Le potentiel V2 est par exemple strictement supérieur au potentiel V1. À titre de variante, le circuit mémoire 400 comprend en outre des circuits de polarisation 409 (CP), par exemple autant de circuits 409 que de pistes conductrices 401, chaque circuit 409 étant connecté à une piste 401 différente de celles auxquelles sont connectés les autres circuits 409. À titre d’exemple, chaque circuit 409 comprend au moins une pompe de charges, par exemple deux étages de pompes de charges, destinée à fournir un potentiel positif, par exemple le potentiel V2, et au moins une autre pompe de charges, par exemple deux autres étages de pompes de charges, destinée à fournir un potentiel négatif, par exemple un potentiel égal à environ -V2. Dans cette variante, chaque séquence de rafraîchissement est par exemple mise en œuvre en alternant entre des phases d’application du potentiel V2 et des phases d’application du potentiel -V2 sur la piste 401, la piste 403 étant alors par exemple maintenue au potentiel Vref lors de ces phases. Lors des opérations d’écriture, des opérations de lecture et des séquences de rafraîchissement dans la cellule mémoire 100, le transistor de sélection T correspondant est commandé à l’état passant par une tension de commande appliquée, par exemple par le circuit de commande 407, sur la piste conductrice 405 à laquelle est connectée la borne de commande du transistor T. La commande des transistors T est à la portée de la personne du métier à partir des indications de la présente description. La est une vue de dessus, schématique et partielle, illustrant un circuit mémoire 500 selon un mode de réalisation. Le circuit mémoire 500 de la comprend des éléments communs avec le circuit mémoire 400 de la . Ces éléments communs ne seront pas détaillés à nouveau ci-après. Le circuit mémoire 500 de la diffère du circuit mémoire 400 de la en ce que le circuit mémoire 500 comprend en outre des circuits de filtrage 501 comprenant chacun un élément capacitif 503 et un commutateur 505 associés en parallèle entre des nœuds 507 et 509. Dans l’exemple représenté, le circuit mémoire 500 comprend autant de circuits 501 que de pistes 401 (SL), chaque circuit 501 étant connecté, par son nœud 507, à une piste 401 différente de celles auxquelles sont connectés les autres circuits 501. Le commutateur 505 de chaque circuit 501 est par exemple piloté par un signal de commande SIG, par exemple un signal présentant deux états permettant respectivement de commander l’ouverture et la fermeture du commutateur 505. Le signal SIG est par exemple généré par le circuit de commande 407. Les éléments capacitifs 503 sont par exemple réalisés en technologie CMOS (de l’anglais « Complementary Metal-Oxide-Semiconductor » - métal-oxyde-semiconducteur complémentaire). À titre d’exemple, l’élément capacitif 503 de chaque circuit 501 présente une capacité de l’ordre du picofarad, par exemple comprise entre 0,1 et 10 pF. Le commutateur 505 est par exemple un transistor, par exemple un transistor MOS (de l’anglais « Metal-Oxide-Semiconductor » - métal-oxyde-semiconducteur) sur la grille duquel est appliqué le signal SIG. Le circuit mémoire 500 de la tire profit du fait que la jonction tunnel de chaque cellule mémoire 100 présente une résistance élevée, par exemple de l’ordre de 10 GΩ, et du fait que cette résistance varie en fonction de la valeur absolue de la tension V appliquée à ses bornes. Chaque circuit 501 permet en effet de former un filtre passe-haut de type « CR », dont l’élément résistif R est constitué majoritairement de la jonction tunnel de la cellule mémoire 100 et dont l’élément capacitif C est constitué majoritairement de l’élément capacitif 503. Ce filtre passe-haut permet avantageusement, lorsque le commutateur 505 est ouvert, de supprimer la composante continue d’un signal monoalternance c’est-à-dire un signal présentant des alternances de même signe, par exemple un signal à alternances positives uniquement, par exemple appliqué au nœud 509 du circuit 501 par le circuit 407, pour le transformer en un signal double alternance comprenant des alternances positives et négatives. Ainsi, lors des séquences de rafraîchissement, un signal de tension V à alternances positives et de valeur maximale égale environ au double de la tension V2 est par exemple appliqué au nœud 509, conduisant ainsi à l’application, sur la piste 401, d’un signal de tension V à alternances positives et négatives dont les valeurs extrémales sont égales, en valeur absolue, à environ V2. Dit autrement, le signal monoalternance appliqué au nœud 509 présente une amplitude sensiblement égale au double de celle du signal double alternance présent au nœud 507. À titre d’exemple, le commutateur 505 est fermé en dehors des séquences de rafraîchissement. Un avantage du circuit mémoire 500 tient au fait qu’il permet de mettre en œuvre les séquences de rafraîchissement à partir d’un signal à alternances positives uniquement, permettant de générer un signal à alternances positives et négatives sur une même piste 401, la piste 403 étant par exemple portée au potentiel de référence Vref durant les séquences. Cela permet de réduire la complexité de pilotage et la consommation électrique du circuit mémoire, par exemple par rapport au circuit mémoire 400 de la dans lequel les séquences de rafraîchissement sont mises en œuvre par la logique de pilotage ou au moyen des pompes de charges des circuits 409. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, la personne du métier est capable de déterminer la capacité des éléments capacitifs 503 des circuits 501 et le nombre d’alternances d’impulsions de tension appliquées à chaque séquence de rafraîchissement en fonction de l’application. Circuit mémoire (400 ; 500) comprenant une pluralité de cellules élémentaires (100) comportant chacune un élément résistif de résistance variable, ledit élément comprenant des première et deuxième électrodes (103A, 103B) séparées par une couche d’un matériau ferroélectrique (101), et un circuit de commande (407) configuré pour mettre en œuvre des opérations de lecture (303-1, 303-2, 303-p) et/ou des opérations d’écriture (301-1, 301-2, 301-n), le circuit de commande étant en outre configuré pour, après chaque opération d’écriture d’une cellule élémentaire et avant l’opération d’écriture suivante de ladite cellule élémentaire, appliquer à la cellule une séquence de rafraîchissement (305-1, 305-2, 305-n) comprenant l’application, entre les première et deuxième électrodes de l’élément résistif de la cellule, d’une succession d’impulsions de tension (V) de polarités alternées. Circuit mémoire (400 ; 500) selon la revendication 1, dans lequel la première électrode (103A) est connectée à une première piste conductrice (401) et la deuxième électrode (103B) est reliée ou connectée à une deuxième piste conductrice (403). Circuit mémoire (400 ; 500) selon la revendication 2, dans lequel la deuxième électrode (103B) est reliée, au moyen d’un sélecteur ou d’un transistor de sélection (T), à la deuxième piste conductrice. Circuit mémoire (400) selon la revendication 2 ou 3, dans lequel le circuit de commande (407) est en outre configuré pour, lors de chaque séquence de rafraîchissement (305-1, 305-2, 305-n), appliquer en alternance un potentiel positif sur la première piste conductrice (401) et sur la deuxième piste conductrice (403). Circuit mémoire (400) selon la revendication 2 ou 3, comprenant en outre des circuits de polarisation (409) connectés aux premières pistes conductrices (401), chaque circuit de polarisation comprenant au moins une première pompe de charges destinée à fournir un potentiel positif et au moins une deuxième pompe de charge destinée à fournir un potentiel négatif. Circuit mémoire (400) selon la revendication 5, dans lequel le circuit de commande (407) est configuré pour, lors de chaque séquence de rafraîchissement (305-1, 305-2, 305-n), appliquer en alternance les potentiels positif et négatif sur la première piste conductrice (401). Circuit mémoire (500) selon la revendication 2 ou 3, comprenant en outre un circuit de filtrage (501) connecté à la première piste conductrice (401), le circuit de filtrage comportant un élément capacitif (503) et un commutateur (505) associés en parallèle entre des premier et deuxième nœuds (507, 509), le deuxième nœud étant connecté à la première piste conductrice. Circuit mémoire (500) selon la revendication 7, dans lequel le circuit de commande (407) est en outre configuré pour, lors de chaque séquence de rafraîchissement (305-1, 305-2, 305-n), appliquer un signal de tension présentant des alternances de même signe sur le deuxième nœud (509) du circuit de filtrage (501). Circuit mémoire (400 ; 500) selon l’une quelconque des revendications 1 à 8, dans lequel chaque séquence de rafraîchissement (305-1, 305-2, 305-n) comprend entre dix et cent impulsions de tension. Circuit mémoire (400 ; 500) selon l’une quelconque des revendications 1 à 9, dans lequel les impulsions de tension (V) lors de chaque séquence de rafraîchissement (305-1, 305-2, 305-n) présentent une amplitude égale, en valeur absolue, environ au double d’une tension telle qu’un champ électrique (E) appliqué à la couche (101) soit égal au champ coercitif (Ec) du matériau ferroélectrique. Circuit mémoire (400 ; 500) selon l’une quelconque des revendications 1 à 10, dans lequel chaque séquence de rafraîchissement (305-1, 305-2, 305-n) débute par une première impulsion de tension (V) et s’achève par une dernière impulsion de tension, les première et dernière impulsions de tension présentant respectivement des polarités opposées et identiques à celles d’une impulsion de tension appliquée par le circuit de commande (407), entre les première et deuxième électrodes (103A, 103B) de l’élément résistif de la cellule (100), lors de l’opération d’écriture précédente (301-1, 301-2, 301-n). Circuit mémoire (400 ; 500) selon l’une quelconque des revendications 1 à 11, dans lequel les impulsions de tension appliquées lors de chaque séquence de rafraîchissement (305-1, 305-2, 305-n) présentent, en valeur absolue, une amplitude strictement supérieure à celle des impulsions de tension appliquées lors des opérations d’écriture (301-1, 301-2, 301-n). Circuit mémoire (400 ; 500) selon l’une quelconque des revendications 1 à 12, dans lequel le matériau ferroélectrique de la couche (101) est à base d’oxyde d’hafnium dopé, d’un oxyde d’hafnium et de zirconium, de nitrure d’aluminium et de scandium, ou de tellurure de germanium. Circuit mémoire (400 ; 500) selon la revendication 13, dans lequel le matériau ferroélectrique de la couche (101) est à base d’oxyde d’hafnium dopé ou d’un oxyde d’hafnium et de zirconium et est cristallisé au moins partiellement dans un système orthorhombique. Circuit mémoire selon l’une quelconque des revendications 1 à 14, dans lequel ledit élément résistif de résistance variable comprend en outre une couche diélectrique (105) interposée entre la couche du matériau ferroélectrique (101) et la première électrode (103A). Procédé de commande d’un circuit mémoire (400 ; 500) comprenant une pluralité de cellules élémentaires (100) comportant chacune un élément résistif de résistance variable, ledit élément comprenant des première et deuxième électrodes (103A, 103B) séparées par une couche d’un matériau ferroélectrique (101), et un circuit de commande (407) configuré pour mettre en œuvre des opérations de lecture (303-1, 303-2, 303-p) et des opérations d’écriture (301-1, 301-2, 301-n), le procédé comprenant les étapes suivantes : a) effectuer, au moyen du circuit de commande (407), au moins une opération d’écriture (301-1, 301-2, 301-n) d’une cellule élémentaire ; et b) après chaque opération d’écriture et avant l’opération d’écriture suivante de ladite cellule élémentaire, appliquer à la cellule, au moyen du circuit de commande (407), une séquence de rafraîchissement (305-1, 305-2, 305-n) comprenant l’application, entre les première et deuxième électrodes de l’élément résistif de la cellule, d’une succession d’impulsions de tension (V) de polarités alternées.