FR 3153893 A1 20250411 FR 2310834 A 20231010 Circuit électronique La présente description concerne un circuit électronique (400) comprenant un premier circuit (410) configuré pour générer, à partir d'un premier signal (Vxo) analogique périodique, plusieurs deuxièmes signaux (Vref, Vlow, Vhigh) décalés en niveau de tension ; un deuxième circuit (420) configuré pour générer des troisièmes signaux périodiques digitaux (Voutref, Voutlow, Vouthigh) en fonction du franchissement, par lesdits deuxièmes signaux (Vref, Vlow, Vhigh), d’au moins un seuil (Vhyst_l, Vhyst_h) ; et un troisième circuit (430) configuré pour déterminer une plage d’amplitude dans laquelle se trouve le premier signal (Vxo), en fonction du nombre de troisièmes signaux (Voutref, Voutlow, Vouthigh) présents. Figure pour l'abrégé : Fig. 4 Circuit électronique La présente description concerne de façon générale les circuits électroniques et leurs procédés de fonctionnement. Les circuits électroniques, notamment les microcontrôleurs, utilisent des signaux périodiques. Ces signaux périodiques peuvent par exemple provenir d’oscillateurs, notamment d’oscillateurs à cristaux. La mesure et le contrôle de l’amplitude des oscillations sont importants pour garantir une uniformité de fonctionnement d’un circuit à l’autre. Les circuits actuels utilisent une surface de puce élevée pour réaliser cette opération. Il existe un besoin d’obtenir des circuits électroniques permettant de mesurer et contrôler l’amplitude des oscillations de signaux périodiques tout en réduisant la surface de puce utilisée. Un mode de réalisation pallie tout ou partie des inconvénients des circuits électroniques connus. Un mode de réalisation prévoit un circuit électronique comprenant : - un premier circuit configuré pour générer, à partir d'un premier signal analogique périodique, plusieurs deuxièmes signaux décalés en niveau de tension ; - un deuxième circuit configuré pour générer des troisièmes signaux périodiques digitaux en fonction du franchissement, par lesdits deuxièmes signaux, d’au moins un seuil ; et - un troisième circuit configuré pour déterminer une plage d’amplitude dans laquelle se trouve le premier signal, en fonction du nombre de troisièmes signaux présents. Un mode de réalisation prévoit un procédé de fonctionnement d’un circuit électronique comprenant : - générer, par un premier circuit du circuit électronique, à partir d'un premier signal analogique périodique, plusieurs deuxièmes signaux décalés en niveau de tension ; - générer, avec un deuxième circuit, des troisièmes signaux périodiques digitaux en fonction du franchissement, par lesdits deuxièmes signaux, d’au moins un seuil ; et - déterminer, avec un troisième circuit, une plage d’amplitude dans laquelle se trouve le premier signal, en fonction du nombre de troisièmes signaux présents. Dans un mode de réalisation, chaque troisième signal est généré lorsque le deuxième signal correspondant franchit deux seuils. Dans un mode de réalisation, le circuit électronique comprend un quatrième circuit configuré pour permettre l’ajustement de l’amplitude du premier signal en fonction de la détermination de ladite plage d’amplitude. Dans un mode de réalisation, le troisième circuit comprend trois branches comprenant chacune plusieurs bascules en série, chaque branche étant configurée pour recevoir respectivement un des troisièmes signaux sur l’entrée d’horloge desdites bascules de cette branche. Dans un mode de réalisation, chaque branche comprend au moins deux bascules de type D en série. Dans un mode de réalisation, le troisième circuit comprend un premier bloc logique configuré pour réaliser une fonction ET à partir d’une sortie de la série de bascules d’une première branche parmi lesdites branches et à partir d’une sortie de la série de bascules d’une deuxième branche parmi lesdites branches. Dans un mode de réalisation, le troisième circuit comprend un deuxième bloc logique configuré pour réaliser une fonction ET à partir de la sortie de la série de bascules de la deuxième branche et à partir d’une sortie de la série de bascules d’une troisième branche parmi lesdites branches. Dans un mode de réalisation, le troisième circuit est configuré pour générer un pulse sur une première voie lorsque les états des sorties de la première et de la deuxième branche sont identiques à un état logique haut. Dans un mode de réalisation, le troisième circuit est configuré pour générer un pulse sur une deuxième voie lorsque les états des sorties de la deuxième branche et de la troisième branche sont identiques à un état logique haut. Dans un mode de réalisation, les pulses sont générés lorsque l’état du signal en sortie de la deuxième branche est à un état haut. Dans un mode de réalisation, le quatrième circuit est configuré pour générer une commande permettant de modifier l’amplitude du premier signal en fonction de la présence ou de l’absence de pulses sur les premières et deuxièmes voies. Dans un mode de réalisation, chaque troisième signal est généré par un comparateur de tension à seuils de déclenchements respectif ayant lesdits deux seuils comme seuils de déclenchements. Dans un mode de réalisation, chaque comparateur de tension est de type bascule de Schmitt. Dans un mode de réalisation, chaque comparateur de tension a un nœud d’entrée relié à un premier nœud, destiné à recevoir le signal à analyser, par l’intermédiaire d’une capacité respective ; chaque nœud d’entrée de chaque comparateur étant destiné à recevoir respectivement un des deuxième signaux. Dans un mode de réalisation, le premier circuit comprend des résistances en série entre un nœud d’alimentation destiné à recevoir une tension d’alimentation et la masse, chacun des deuxièmes signaux étant généré à partir de la tension présente sur un nœud différent correspondant à un point milieu de deux résistances adjacentes de ladite série de résistances. Dans un mode de réalisation, le premier circuit comprend un transistor PMOS et un transistor NMOS ayant chacun un nœud de conduction connecté à un nœud de référence, les nœuds de commande desdits transistors PMOS et NMOS étant connectés audit nœud de référence, un autre nœud de conduction du transistor PMOS étant connecté au nœud d’alimentation et un autre nœud de conduction du transistor NMOS étant connecté à la masse. Dans un mode de réalisation, le nœud de référence est relié à la masse par l’intermédiaire d’une desdites résistances de la série de résistance. Dans un mode de réalisation, chaque comparateur comprend un circuit double inverseur reliant le nœud d’alimentation et la masse, ledit circuit double inverseur comprenant deux transistors PMOS et deux transistors NMOS en série ; un nœud de commande, commun auxdits transistors PMOS et NMOS dudit double inverseur, étant relié audit nœud de référence. Dans un mode de réalisation, le premier signal provient d’un oscillateur à cristal. Un mode de réalisation prévoit un microcontrôleur NFC comprenant un circuit tel que décrit ci-dessus . Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 illustre de façon très schématique et sous forme de blocs, un exemple de circuit électronique du type auquel s'appliquent les modes de réalisation décrits ; la FIG. 2 représente un circuit d’un bloc de la FIG. 1 selon un exemple ; la FIG. 3 représente un graphe de fonctionnement du circuit de la FIG. 2 ; la FIG. 4 représente de façon très schématique un circuit d’un bloc de la FIG. 1 selon un mode de réalisation ; la FIG. 5 représente un circuit de la FIG. 4 selon un mode de réalisation ; la FIG. 6 représente un circuit de la FIG. 4 selon un mode de réalisation ; la FIG. 7 représente un circuit de la FIG. 4 selon un mode de réalisation ; la FIG. 8 représente un chronogramme de fonctionnement du circuit de la FIG. 4 ; et la FIG. 9 représente un chronogramme de fonctionnement du circuit de la FIG. 4 . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La FIG. 1 illustre de façon très schématique et sous forme de blocs, un exemple de dispositif électronique 100 du type auquel s'appliquent les modes de réalisation décrits. Le dispositif 100, qui est par exemple un microcontrôleur, intègre par exemple une unité de traitement 104 (CTRL) comprenant un ou plusieurs processeurs par exemple sous contrôle d’instructions stockées dans une mémoire d’instructions (non illustrée). Le dispositif 100 comprend en outre un module 106 (REF) ayant un bloc de génération de signal périodique comprenant un ou des oscillateurs. Les signaux générés servent par exemple à la génération de signaux de référence comme des signaux d’horloge. Le bloc 106 comprend par exemple un ou des oscillateurs à cristal (XO) ou des oscillateurs commandés en tension (VCO, Voltage Controlled Oscillator en anglais). Le bloc 106 comprend par exemple un circuit de mesure de l’enveloppe des signaux périodiques générés pour vérifier l’amplitude des signaux générés et si besoin rétroagir sur ceux-ci pour les conserver dans une plage d’amplitude souhaitée. Le dispositif 100 peut en outre intégrer un circuit d’antenne 110 (ANTENNA) comprenant par exemple une antenne et un circuit d’adaptation d’impédance. Le dispositif 100 est par exemple compatible avec le protocole de communication en champ proche NFC (Near Field Communication). Le dispositif 100 peut intégrer d'autres circuits mettant en œuvre d'autres fonctions (par exemple, une ou plusieurs mémoires volatiles et/ou non-volatiles, d'autres unités de traitement, une interface d’entrée/sortie I/O), symbolisées par un bloc 102 (FCT) en FIG. 1 . Les blocs 102, 104, 106 et 110 sont par exemple reliés entre eux et/ou au reste du dispositif 100 par l’intermédiaire d’un bus 108 véhiculant les signaux requis. La présente description concerne plus particulièrement le module 106 dont les signaux périodiques générés sont par exemple utilisés dans les processus mis en oeuvre par les autres blocs 102, 104 et 110. La FIG. 2 représente un circuit du bloc 106 de la FIG. 1 selon un exemple. Plus particulièrement, la FIG. 2 représente un circuit 206 configuré pour mesurer l’enveloppe d’un signal Vxo généré par un des oscillateurs du bloc 106. Le circuit 206 représenté comprend une diode D reliée à la masse par l’intermédiaire d’une capacité C et d’une résistance R associées en parallèle. Une tension Vxo_out correspondant à l’amplitude d’oscillation du signal Vxo est mesurée entre la cathode de la diode D et la masse. La FIG. 3 représente un graphe de fonctionnement du circuit de la FIG. 2 . Plus particulièrement, la FIG. 3 illustre la tension Vxo_out. A chaque oscillation du signal Vxo, la capacité C se charge sur la partie montante puis se décharge lentement sur la partie descendante lorsque la diode ne conduit plus et ce jusqu’à la prochaine partie montante de l’oscillation ce qui donne une tension rectifiée avec une variation périodique résiduelle (ripple en anglais). La tension Vxo_out est ensuite estimée plus précisément à l’aide d’un ou plusieurs comparateurs différentiels (non-illustrés ici) dont l’une des entrées sera le niveau de tension continue de comparaison pour donner un résultat stable malgré la variation périodique résiduelle. Dans cet exemple, il convient de mettre en oeuvre autant de comparateurs que de niveaux de tensions continues à comparer. Avec la miniaturisation des circuits, la surface de puce nécessaire pour implémenter les composants du circuit 206, ainsi que pour les comparateurs différentiels, doit être réduite. Pour ce faire, les modes de réalisation décrits proposent un circuit électronique comprenant : - un premier circuit configuré pour générer, à partir d'un premier signal analogique périodique, plusieurs deuxièmes signaux décalés en niveau de tension continue ; - un deuxième circuit configuré pour générer des troisièmes signaux périodiques digitaux en fonction du franchissement, par lesdits deuxièmes signaux, d’au moins un seuil ; et - un troisième circuit configuré pour déterminer une plage d’amplitudes dans laquelle se trouve le premier signal, en fonction du nombre de troisièmes signaux présents. Cela permet une simplification de conception ainsi qu’une baisse de la surface de puce nécessaire d’un facteur supérieur à deux. La FIG. 4 représente de façon très schématique un circuit d’un bloc de la FIG. 1 selon un mode de réalisation. Plus particulièrement, la FIG. 4 illustre un mode de réalisation d’un circuit électronique 400 du bloc 106. Le circuit 400 comprend un premier circuit 410 configuré pour générer, à partir d'un premier signal analogique périodique Vxo issu d’un oscillateur 404 (XO) du bloc 106, plusieurs deuxièmes signaux Vhigh, Vlow, et Vref, décalés en niveau de tension, respectivement sur des nœuds N2, N3 et N4. Dans l’exemple représenté, le circuit 410 comprend trois capacités 401,403,405 reliant respectivement les nœuds N2, N3 et N4 à un nœud N1 sur lequel arrive le signal Vxo. Le circuit 410 comprend une résistance 407 reliant le nœud N2 et un nœud N2a par l’intermédiaire d’un premier interrupteur 415 facultatif. La résistance 407 relie en outre facultativement le nœud N2 et un nœud N2b par l’intermédiaire d’un deuxième interrupteur 413. Des signaux de commande sel_vhigh des premiers et deuxièmes interrupteurs sont inversés entre les deux interrupteurs. L’utilisation des interrupteurs facultatifs 413 et 415 permet de conditionner la mise en route de la rétroaction sur l’oscillateur mise en oeuvre par le circuit 440 à partir d’un seuil différent de la tension cible finale. Le circuit 410 comprend également une résistance 409 reliant le nœud N3 et un nœud N3a ainsi qu’une résistance 411 reliant le nœud N4 et un nœud N4a. Dans l’exemple représenté, les nœuds N2a, N2b, N3a et N4a sont reliés à un circuit 412 configuré pour générer des tensions décalées les unes par rapport aux autres. Les capacités 401, 403, 405 permettent de couper le niveau de tension continue du signal d’oscillation Vxo et les résistances 407, 409 et 411 permettent d’appliquer le décalage respectif des tensions présentes sur les nœuds N2a, N2b, N3a et N4a au signal Vxo dénué de tension continue. Les tensions Vhigh, Vlow, et Vref, sont donc les images du signal Vxo décalées en tension comme le sont les tensions présentes sur les nœuds N2a ou N2b, N3a et N4a. Dans l’exemple illustré, le circuit 400 comprend également un deuxième circuit 420 configuré pour générer des troisièmes signaux périodiques digitaux Vouthigh, Voutlow et Voutref en fonction du franchissement, par les deuxièmes signaux Vhigh, Vlow, et Vref, d’au moins un seuil, préférentiellement deux seuils. Le circuit 420 comprend une entrée, une entrée reliée au nœud N3, et une autre entrée reliée au nœud N4. Le circuit 420 comprend un premier comparateur de tension 421 reliant le nœud N2 à une première entrée d’un troisième circuit 430 ; un deuxième comparateur de tension 422 reliant le nœud N3 à une deuxième entrée du circuit 430 ; et un troisième comparateur de tension 423 reliant le nœud N4 à une troisième entrée du circuit 430. Dans un exemple, chacun des comparateurs de tension a deux seuils de déclenchement Vhyst_l, Vhyst_h et est par exemple de type bascule de Schmitt (Schmitt trigger en anglais). En fonctionnement, chaque troisième signal est généré indépendamment des autres à partir du moment où le deuxième signal correspondant franchit les deux seuils Vhyst_l, Vhyst_h. Chaque troisième signal Vouthigh, Voutlow et Voutref, consiste en un signal de type créneau, périodique, alternant entre un état haut et un état bas formant ainsi un signal numérique avec des rapports cycliques différents (duty cycle en anglais). Dans l’exemple représenté, le circuit 400 comprend un troisième circuit 430 configuré pour déterminer une plage d’amplitudes dans laquelle se trouve le premier signal Vxo, en fonction du nombre de troisièmes signaux présents. Dans un exemple, le circuit 430 est configuré pour vérifier, de façon synchrone avec un signal de référence (cal clk) issu de Voutref, lequel des troisièmes signaux est présent. Ainsi, une impulsion est générée sur une première voie (Status low) lorsque le troisième signal Voutlow est établi périodiquement à la même fréquence que celle du signal cal clk. De même, une impulsion est générée sur une deuxième voie (Status high) lorsque le troisième signal Vouthigh est établi périodiquement à la même fréquence que celle du signal cal clk est à l’état haut. Si seul le troisième signal Voutref est généré périodiquement mais que les troisièmes signaux Voutlow et Vouthigh ne sont pas générés périodiquement, cela veut dire que l’amplitude du signal Vxo est située dans une première plage d’amplitude inférieure à 2*(Vlow-Vref)+Vhyst_l. Dans un autre exemple, si seuls les troisièmes signaux Voutref et Voutlow sont générés périodiquement mais que le troisième signal Vouthigh n’est pas généré périodiquement, cela veut dire que l’amplitude du signal Vxo est située dans une deuxième plage d’amplitude comprise entre 2*(Vhigh-Vref)+Vhyst_l et 2*(Vlow-Vref)+Vhyst_l. Dans un autre exemple, si les troisièmes signaux Vouthigh, Voutref et Voutlow sont générés périodiquement, cela veut dire que l’amplitude du signal Vxo est située dans une troisième plage d’amplitude supérieure à 2*(Vhigh-Vref)+Vhyst_l. Dans l’exemple représenté, le circuit 400 comprend un quatrième circuit 440 configuré pour permettre l’ajustement de l’amplitude du signal Vxo en fonction de la détermination de la plage d’amplitude de ce signal Vxo. Le quatrième circuit reçoit en entrée les premières et deuxièmes voies ainsi que le signal cal clk. En sortie il est relié, préférablement connecté, à l’oscillateur 404. Dans un exemple, le quatrième circuit 440 génère une commande permettant de modifier l’amplitude du signal Vxo en fonction de la présence ou de l’absence d’impulsions sur les premières et deuxièmes voies (respectivement Status low, Status high) de façon synchrone avec le signal cal clk. Dans un exemple, si une impulsion est présente en même temps sur cal clk, sur la première voie (Status low) et sur la deuxième voie (Status high), cela signifie que l’amplitude du signal Vxo est située dans la troisième plage d’amplitude et qu’il convient par exemple de diminuer la commande en courant d’alimentation de l’oscillateur pour diminuer l’amplitude d’oscillation. Si une impulsion est présente en même temps sur cal clk et sur la première voie (Status low) mais pas sur la deuxième voie (Status high), cela signifie que l’amplitude du signal Vxo est située dans la deuxième plage d’amplitude et qu’il n’est pas nécessaire de modifier le courant d’alimentation de l’oscillateur. Si une impulsion est présente en même temps sur cal clk, mais pas sur la première voie (Status low) ni sur la deuxième voie (Status high), cela signifie que l’amplitude du signal Vxo est située dans la première plage d’amplitude et qu’il convient de rétroagir sur l’oscillateur par exemple en augmentant le courant de polarisation de l’oscillateur 404. Dans un exemple, afin d’améliorer la robustesse du circuit 106, et par exemple de s’affranchir de la possibilité de la présence d’impulsions parasites sur les troisièmes signaux, il est possible de vérifier la présence des troisièmes signaux sur un temps de plusieurs périodes consécutives du signal Voutref par exemple. La surface de puce nécessaire à l’implémentation du circuit 400 est au moins deux fois inférieure à celle d’un détecteur d’enveloppe tel que présenté à la FIG. 2 . La FIG. 5 représente un circuit de la FIG. 4 selon un mode de réalisation. Plus particulièrement, la figure illustre un mode de réalisation du circuit 430. Dans l’exemple représenté, le circuit 430 comprend une première branche 512 ayant par exemple quatre bascules 536, en série, avec leurs entrées d’horloges reliées entre elles et à un nœud NVouthigh configuré pour recevoir le troisième signal Vouthigh. Les termes « bascules en série » signifient que l’entrée d’une des bascules est reliée à la sortie de la précédente. La dernière bascule de la série de bascules 536 est reliée, préférentiellement connectée, à un nœud N5. Le circuit 430 comprend par exemple une deuxième branche 514 avec par exemple quatre bascules 534 en série, avec leurs entrées d’horloges reliées entre elles et à un nœud NVoutref configuré pour recevoir le troisième signal Voutref. La dernière bascule de la série de bascules 534 est reliée, préférentiellement connectée, à un nœud N6. Dans un exemple, la deuxième branche 514 comprend en outre deux autres bascules 547, 548 en série avec la série de bascules 534, leurs entrées d’horloges étant reliées entre elles et au nœud NVoutref. L’entrée de donnée de la bascule 548 est par exemple connectée au nœud N6. Le signal en sortie de la bascule 548 est par exemple le signal cal clk. Le circuit 430 comprend par exemple une troisième branche 516 avec par exemple quatre bascules 532 en série avec leurs entrées d’horloges reliées entre elles et à un nœud NVoutlow, configuré pour recevoir le signal Voutlow. La dernière bascule de la série de bascules 532 est reliée, préférentiellement connectée, à un nœud N7. Dans l’exemple présenté, le nombre de bascules en série doit être identique dans chacune des branches 512, 514 et 516 pour les groupes 532, 534 et 536. Dans un exemple, les entrées de réinitialisation des bascules d’une série d’une même branche sont connectées ensemble. Dans un autre exemple, un inverseur 522 est par exemple connecté en série avec l’entrée de donnée de la première bascule de la série de bascules 534 de la deuxième branche 514. Dans ce cas, les entrées de données des premières bascules des séries 532 et 536 sont reliées ensemble à un niveau logique haut tandis que l’entrée de réinitialisation des bascules des séries 532 et 536 est également reliée à l’entrée de l’inverseur 522. Dans l’exemple représenté, le circuit 430 comprend en outre une première fonction logique formée par une porte logique NAND 542 en série avec un inverseur 543 et une deuxième fonction logique constituée d’une porte logique formée par une porte logique NAND 544 en série avec un inverseur 545. L’association des circuits 542 et 543 forme une fonction ET (AND en anglais) à partir des signaux présents sur les nœuds N5 et N6. L’association des circuits 544 et 545 est configurée pour réaliser une fonction ET à partir des signaux présents sur les nœuds N6 et N7. La personne du métier pourra mettre en oeuvre d’autres portes logiques qu’une porte NAND en série avec une inverseur pour obtenir une fonction logique ET. Les signaux générés définiront respectivement la présence simultanée de signaux synchrones sur les nœuds NVoutref et NVoutlow et sur NVoutref et NVouthigh. Dans l’exemple représenté, le circuit 430 comprend en outre des bascules 546, 551 et 552. La bascule 552 a son entrée d’horloge reliée à la sortie de la fonction logique formée par les portes logiques 542,543 et sa sortie reliée à un nœud N12. La bascule 551 a son entrée de donnée reliée à la sortie de la fonction logique assurée par l’association des circuits 544 et 545 et son entrée d’horloge reliée au nœud N6. Le signal Status low se retrouve à la sortie de la bascule 551. La bascule 546 a son entrée d’horloge reliée au nœud N6. Le signal Status high se retrouve à la sortie de la bascule 546. Dans l’exemple représenté, le circuit 430 comprend en outre un circuit 530 diviseur de fréquence reliant le nœud NVoutref à un nœud N9. Le circuit 530 consiste en des bascules connectées entre elles de sorte que la sortie d’une bascule est connectée à l’entrée d’horloge de la bascule suivante. Cela permet une division de la fréquence du signal présent sur l’entrée d’horloge de la première bascule et ce autant de fois qu’il y a de bascules dans le circuit 530. Dans l’exemple représenté, le circuit 530 comprend douze bascules et la fréquence présente sur l’entrée de la première bascule (à gauche) du circuit 530 est divisée par 2^12. Le circuit 530 permet de définir la période entre chaque impulsion du signal cal clk. Dans l’exemple représenté, le circuit 430 comprend en outre un circuit 526 configuré pour générer une fenêtre temporelle. Le circuit 526 comprend une bascule 550 dont l’entrée d’horloge est reliée au nœud N9 et dont l’entrée de données est connectée à un niveau logique haut. Une sortie de la bascule 550 est reliée à une ou plusieurs (par exemple trois) cellules de décalage temporel associées en une série 540. La sortie de la dernière cellule de décalage temporel est reliée à une entrée de réinitialisation de la bascule 550 par l’intermédiaire d’un inverseur 549. La sortie de la bascule 550 est reliée aux entrées de réinitialisation des bascules 546, 547, 548 et 551 Dans un exemple, les bascules du circuit 430 de la FIG. 5 sont de type D. En fonctionnement, le circuit 526 définit une longueur temporelle de fenêtre d’observation des résultats de présences de signaux simultanés et synchrones sur NVoutref et NVoutlow et sur NVoutref et NVouthigh. En d’autres termes, le circuit 526 définit, à chaque période de calibration, la génération des impulsions Status high, Status low et cal clk sur une durée d’impulsion t pendant laquelle il est transmis également une impulsion sur le signal cal clk. En fonctionnement, le circuit 526 définit la réinitialisation à zéro des signaux Status high, Status low et cal clk après la fenêtre temporelle définie par le circuit 526 par l’intermédiaire de l’inverseur 549. La réinitialisation des bascules des séries 536 et 532 est donnée par le résultat de la branche 534. Cela permet un contrôle fréquentiel d’une manière continue, tous les quatre fronts montants du signal Voutref grâce à l’inverseur 522 mais dont le résultat sera vérifié à chaque période de calibration pendant une longueur temporelle t. La FIG. 6 représente un circuit de la FIG. 4 selon un mode de réalisation. Plus particulièrement, la figure illustre un des comparateurs de tension 421, 422 ou 423 de la FIG. 4 . Dans l’exemple illustré, il est décrit un des comparateurs de tension 421,422,423. Les autres comparateurs de tension 421,422,423 sont par exemple similaires avec des dimensions et une architecture la plus proche possible les uns des autres. Dans la FIG. 6 , le comparateur de tension illustré comprend un circuit double inverseur reliant un nœud d’alimentation N8 (VDD) et la masse (GND). Le circuit double inverseur comprend deux transistors PMOS 610, 612 et deux transistors NMOS 614, 616 en série. Les transistors PMOS et NMOS du double inverseur comprennent un nœud de commande commun connecté au nœud d’entrée N2, N3 ou N4 du comparateur respectif. Dans l’exemple représenté, le comparateur de tension comprend en outre un transistor PMOS 620 dont un nœud de conduction est relié, préférablement connecté, au nœud d’alimentation N8, un nœud de commande est relié, préférablement connecté, au nœud NVouthigh, NVoutlow, NVoutref respectif, et un autre nœud de conduction est relié, préférablement connecté, à un nœud de conduction commun aux transistors 610 et 612. Le comparateur de tension illustré comprend également un transistor NMOS 618 dont un nœud de conduction est relié, préférablement connecté, à la masse, un nœud de commande est relié, préférablement connecté, au nœud NVouthigh, NVoutlow, NVoutref respectif, et un autre nœud de conduction est relié, préférablement connecté, à un nœud de conduction commun aux transistors 614 et 616. Dans l’exemple représenté, le comparateur de tension comprend en outre un transistor PMOS 622 et un transistor NMOS 624 dont un nœud de conduction commun aux deux transistors 622,624 est relié, préférablement connecté, au nœud NVouthigh, NVoutlow, NVoutref respectif. Un autre nœud de conduction du transistor 622 est relié, préférablement connecté, au nœud N8 et autre nœud de conduction du transistor 624 est relié, préférablement connecté, à la masse. Les nœuds de commande des transistors 622,624 sont reliés entre eux et à un nœud de conduction commun aux transistors 612 et 614. Dans l’exemple illustré, les nœuds de substrat des transistors 610,612 et 620 sont reliés entre eux et connectés à VDD. Les nœuds de substrat des transistors 614,616 et 618 sont reliés à la masse. Dans un exemple, les transistors des comparateurs de tension 421,422,423 ont des dimensions et une architecture les plus similaires possible entre eux. Notamment, les transistors 610, 620 ; 612, 614 ; et 616, 618 ont préférentiellement des dimensions et une architecture les plus similaires possibles d’un comparateur à l’autre. La FIG. 7 représente un circuit de la FIG. 4 selon un mode de réalisation. Plus particulièrement, la FIG. 7 illustre un exemple du circuit 412. Dans l’exemple représenté, le circuit 412 comprend une dizaine de résistances connectées en série entre un nœud d’alimentation, qui peut être le nœud N8, configuré pour être connecté à un rail d’alimentation d’une tension VDD, et la masse. Le nœud N2a correspond au point milieu entre la quatrième et la cinquième résistances 719, 718 de la série. Le nœud N2b correspond au point milieu entre la cinquième et la sixième résistances 718, 717 de la série. Le nœud N3a correspond au point milieu entre la huitième et la neuvième résistance 721, 722 de la série. Le nœud N4a correspond au point milieu entre la neuvième et la dixième résistances 722, 723 de la série. L’échelle de résistance obtenue permet de créer des tensions différentes au niveau des nœuds N2a, N2b, N3a, N4a. Dans l’exemple représenté, le circuit 412 comprend en outre un circuit comprenant un transistor PMOS 725 et un transistor NMOS 726. Le transistor 725 a un nœud de conduction connecté au nœud d’alimentation N8, un autre nœud de conduction connecté au nœud N4a, un nœud de substrat connecté au nœud N8 et un nœud de commande connecté au nœud N4a. Le transistor 726 a un nœud de conduction connecté au nœud N4a, un autre nœud de conduction connecté à la masse, un nœud de substrat connecté à la masse et un nœud de commande connecté au nœud N4a. En court-circuitant les nœud de conduction des transistors 726 et 725 correspondants au drain de ces transistors avec leur nœud de commande, cela positionne la tension présente sur le nœud N4a comme étant au milieu des seuils Vhyst_h et Vhyst_l. Cela permet d’obtenir un rapport cyclique très proche de 50% en sortie du comparateur 423 si les transistors 725 et 726 sont de dimensions et d’architectures similaires aux transistors respectifs 612 et 614 du comparateur de la FIG. 6 . Cette tension au nœud N4a est imposée à l’échelle de résistances et permet de définir les tensions présentes sur les nœuds N3a, N2a et N2b en fonction de leur positionnement sur l’échelle de résistance. Les nœuds N3a, N2b et N2a peuvent être placés à d’autres points de l’échelle résistive en fonction des niveaux de tensions à utiliser en référence de comparaison. La FIG. 8 représente un chronogramme de fonctionnement du circuit de la FIG. 4 . Plus particulièrement, la FIG. 8 illustre les tensions Vhigh, Vlow et Vref par rapport aux seuils Vhyst_l et Vhyst_h en fonction du temps. Avant un temps t1, le signal Vref est centré sur 0,6V par exemple et Vhyst_l et Vhyst_h sont situés de part et d’autre de 0,6V. A un temps t1, seul le signal Vref engendre un signal en sortie d’un des comparateurs de tension. Ce signal a un rapport cyclique de 50% par exemple si le circuit 412 tel qu’illustré en FIG. 7 est utilisé. Aucun des signaux Vhigh et Vlow n’a franchi les deux seuils Vhyst_l et Vhyst_h. Entre le temps t1 et un temps t2 ultérieur, le signal Vxo, issu de l’oscillateur, augmente en amplitude jusqu’à ce que le seuil Vhyst_l soit franchi par le signal Vlow. Le comparateur de tension correspondant 422 génère alors le signal carré Voutlow. L’amplitude du signal Vxo est à ce moment-là supérieure à 2*(Vlow-Vref)+Vhyst_l. L’amplitude du signal Vxo est bien établie au-dessus de Vlow lorsque le signal Voutlow a la même fréquence que le signal Voutref. Au temps t3, Vhigh a franchi les seuils Vhyst_h et Vhyst_l ce qui signifie que l’amplitude Vxo devient supérieure à 2*(Vhigh-Vref)+Vhyst_l. Il devient alors nécessaire, si l’on souhaite réguler l’amplitude de Vxo entre 2*(Vlow-Vref)+Vhyst_l et 2*(Vhigh-Vref)+Vhyst_l, de diminuer par exemple le courant d’alimentation de l’oscillateur. La FIG. 9 représente un chronogramme de fonctionnement du circuit de la FIG. 4 . Plus particulièrement, la FIG. 9 illustre les impulsions sur les signaux Status high, Status low et cal clk en fonction du temps. Le signal cal clk est le signal de référence avec des impulsions ayant lieu de façon périodique aux temps t4, t5, t6, t7 et t8 avec une période Tcal qui est définie par le circuit 530. Dans un exemple, pour une fréquence d’oscillateur à 54,24MHz, Tcal est de 75µs. Au temps t4, qui correspond par exemple au temps t1 de la FIG. 8 , il n’y a pas d’impulsions sur les signaux Status low et Status high. Au temps t5, qui correspond par exemple au temps t2 de la FIG. 8 , une impulsion est présente sur le signal Status low. Cela signifie que l’amplitude de Vxo est entre 2*(Vlow-Vref)+Vhyst_l et 2*(Vhigh-Vref)+Vhyst_l et qu’il n’est par exemple pas nécessaire de réguler le courant d’alimentation de l’oscillateur. Au temps t6, qui correspond par exemple au temps t3 de la FIG. 8 , une impulsion est présente sur les signaux Status low et Status high. L’amplitude de Vxo est donc supérieure à 2*(Vhigh-Vref)+Vhyst_l. Si l’on souhaite réguler l’amplitude de Vxo entre 2*(Vlow-Vref)+Vhyst_l et 2*(Vhigh-Vref)+Vhyst_l, il est possible de diminuer le courant d’alimentation de l’oscillateur par exemple d’un facteur 2. Au temps t7, une impulsion est toujours présente sur les signaux Status low et Status high. L’amplitude de Vxo est donc toujours supérieure à 2*(Vhigh-Vref)+Vhyst_l. Si l’on souhaite réguler l’amplitude de Vxo entre 2*(Vlow-Vref)+Vhyst_l et 2*(Vhigh-Vref)+Vhyst_l, il est possible de diminuer le courant d’alimentation de l’oscillateur par exemple cette fois d’un facteur 4 par rapport au courant au temps t5. Au temps t8, une impulsion est toujours présente sur les signaux Status low et Status high. L’amplitude de Vxo est donc toujours supérieure à 2*(Vhigh-Vref)+Vhyst_l. Si l’on souhaite réguler l’amplitude de Vxo entre 2*(Vlow-Vref)+Vhyst_l et 2*(Vhigh-Vref)+Vhyst_l, il est possible de diminuer le courant d’alimentation de l’oscillateur par exemple cette fois d’un facteur 8 par rapport au courant au temps t5. La même opération est répétée jusqu’à ce que l’amplitude de Vxo revienne entre 2*(Vlow-Vref)+Vhyst_l et 2*(Vhigh-Vref)+Vhyst_l c’est-à-dire qu’il n’y ait plus d’impulsion sur Status high. Le fait de moduler de façon dichotomique l’intensité du courant d’alimentation de l’oscillateur permet de faire converger sans heurts l’amplitude de Vxo vers la plage de tension voulue. D’autres types de contre-réaction sont possibles. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, le nombre de bascules en série dans les premières, deuxièmes et troisièmes branches 512,514,516 du circuit 430 est par exemple compris entre zéro et plus de quatre. Plus il y a demande bascules dans ces branches plus il y a de robustesse vis-à-vis d’impulsions parasites. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, pour ce qui est de la génération des tensions Vhigh, Vlow et Vref, la personne de l’art pourra mettre en oeuvre ses connaissances pour délivrer des signaux décalés en tension à partir du signal Vxo. Même si le mode de réalisation de la FIG. 7 permet de générer un signal Voutref ayant un rapport cyclique de 50% quasi parfait, il est possible de générer Vref suivant d’autres façons à la portée de la personne de l’art de sorte qu’il n’est pas nécessaire que Vref soit générée pour donner en sortie du comparateur 423 un signal Voutref qui ait un rapport cyclique de 50%. Le circuit 440 n’est pas décrit en détail mais la personne du métier saura mettre en oeuvre ses connaissances pour réaliser un circuit apte à vérifier si des impulsions sont présentes en même temps sur cal clk, Status low et Status high et moduler en conséquence un paramètre de l’oscillateur pour modifier son amplitude. La personne du métier pourra mettre en oeuvre ses connaissances pour la commande de rétroaction agissant sur l'amplitude d'oscillation de l’oscillateur 404. Dans un exemple, la personne du métier pourra mettre en oeuvre un oscillateur 404 de topologie Colpitts utilisant une résistance négative appelée Rneg proportionnelle au courant. Une commande en courant fait donc varier la résistance négative. Il est cependant également possible de varier la résistance négative Rneg du montage de type Colpitts en jouant sur des valeurs des capacités. La personne du métier pourra mettre en oeuvre d’autre types de montages pour la rétroaction de commande de l’oscillateur comme des montages commandés en tension. Circuit électronique (400) comprenant : - un premier circuit (410) configuré pour générer, à partir d'un premier signal (Vxo) analogique périodique, plusieurs deuxièmes signaux (Vref, Vlow, Vhigh) décalés en niveau de tension ; - un deuxième circuit (420) configuré pour générer des troisièmes signaux périodiques digitaux (Voutref, Voutlow, Vouthigh) en fonction du franchissement, par lesdits deuxièmes signaux (Vref, Vlow, Vhigh), d’au moins un seuil (Vhyst_l, Vhyst_h) ; et - un troisième circuit (430) configuré pour déterminer une plage d’amplitude dans laquelle se trouve le premier signal (Vxo), en fonction du nombre de troisièmes signaux (Voutref, Voutlow, Vouthigh) présents. Procédé de fonctionnement d’un circuit électronique (400) comprenant : - générer, par un premier circuit (410) du circuit électronique, à partir d'un premier signal (Vxo) analogique périodique, plusieurs deuxièmes signaux (Vref, Vlow, Vhigh) décalés en niveau de tension ; - générer, avec un deuxième circuit (420), des troisièmes signaux périodiques digitaux (Voutref, Voutlow, Vouthigh) en fonction du franchissement, par lesdits deuxièmes signaux (Vref, Vlow, Vhigh), d’au moins un seuil (Vhyst_l, Vhyst_h) ; et - déterminer, avec un troisième circuit (430), une plage d’amplitude dans laquelle se trouve le premier signal (Vxo), en fonction du nombre de troisièmes signaux (Voutref, Voutlow, Vouthigh) présents. Circuit selon la revendication 1, ou procédé selon la revendication 2, dans lequel chaque troisième signal (Voutref, Voutlow, Vouthigh) est généré lorsque le deuxième signal correspondant franchit deux seuils (Vhyst_l, Vhyst_h). Circuit selon la revendication 1 ou 3, ou procédé selon la revendication 2 ou 3, dans lequel le circuit électronique comprend un quatrième circuit (440) configuré pour permettre l’ajustement de l’amplitude du premier signal (Vxo) en fonction de la détermination de ladite plage d’amplitude. Circuit selon la revendication 1 ou 3 ou 4, ou procédé selon l’une quelconque des revendications 2 à 4, dans lequel le troisième circuit (430) comprend trois branches (512,514,516) comprenant chacune plusieurs bascules en série, chaque branche étant configurée pour recevoir respectivement un des troisièmes signaux (Voutref, Voutlow, Vouthigh) sur l’entrée d’horloge desdites bascules de cette branche. Circuit ou procédé selon la revendication 5, dans lequel chaque branche (512,514,516) comprend au moins deux bascules de type D en série. Circuit ou procédé selon la revendication 6, dans lequel le troisième circuit comprend un premier bloc logique (542,543) configuré pour réaliser une fonction ET à partir d’une sortie (N5) de la série de bascules d’une première branche (512) parmi lesdites branches (152,154,156) et à partir d’une sortie (N6) de la série de bascules d’une deuxième branche (514) parmi lesdites branches (512,514,516). Circuit ou procédé selon la revendication 7, dans lequel le troisième circuit (430) comprend un deuxième bloc logique (544,545) configuré pour réaliser une fonction ET à partir de la sortie (N6) de la série de bascules de la deuxième branche (514) et à partir d’une sortie (N7) de la série de bascules d’une troisième branche (516) parmi lesdites branches (512,514,516). Circuit ou procédé selon la revendication 7 ou 8, dans lequel le troisième circuit (430) est configuré pour générer un pulse sur une première voie lorsque les états des sorties (N5,N6) de la première (512) et de la deuxième branche (516) sont identiques à un état logique haut. Circuit ou procédé selon la revendication 9, dans lequel le troisième circuit est configuré pour générer un pulse sur une deuxième voie lorsque les états des sorties (N6,N7) de la deuxième branche (514) et de la troisième branche (516) sont identiques à un état logique haut. Circuit ou procédé selon la revendication 10, dans lequel les pulses sont générés lorsque l’état du signal en sortie de la deuxième branche (514) est à un état haut. Circuit selon la revendication 11, dans lequel le quatrième circuit (440) est configuré pour générer une commande permettant de modifier l’amplitude du premier signal (Vxo) en fonction de la présence ou de l’absence de pulses sur les premières et deuxièmes voies. Circuit ou procédé selon l’une quelconque des revendications 3 à 12, dans lequel chaque troisième signal (Voutref, Voutlow, Vouthigh) est généré par un comparateur de tension à seuils de déclenchements (421,422,423) respectif ayant lesdits deux seuils (Vhyst_l, Vhyst_h) comme seuils de déclenchements. Circuit ou procédé selon la revendication 13, dans lequel chaque comparateur de tension est de type bascule de Schmitt. Circuit ou procédé selon l’une quelconque des revendications 13 ou 14, dans lequel chaque comparateur de tension (421,422,423) a un nœud d’entrée (N2,N3,N4) relié à un premier nœud (N1), destiné à recevoir le signal à analyser, par l’intermédiaire d’une capacité respective (401,403,405) ; chaque nœud d’entrée (N2,N3,N4) de chaque comparateur (421,422,423) étant destiné à recevoir respectivement un des deuxième signaux (Vhigh,Vlow,Vref). Circuit ou procédé selon la revendication 15, dans lequel le premier circuit (410) comprend des résistances en série entre un nœud d’alimentation (N8) destiné à recevoir une tension d’alimentation (VDD) et la masse, chacun des deuxièmes signaux (Vref, Vlow, Vhigh) étant généré à partir de la tension présente sur un nœud différent (N2a,N3a,N4a) correspondant à un point milieu de deux résistances adjacentes de ladite série de résistances. Circuit ou procédé selon la revendication 16, dans lequel le premier circuit (410) comprend un transistor PMOS (616) et un transistor NMOS (614) ayant chacun un nœud de conduction connecté à un nœud de référence (N4a), les nœuds de commande desdits transistors PMOS et NMOS (614,616) étant connectés audit nœud de référence (N4a), un autre nœud de conduction du transistor PMOS étant connecté au nœud d’alimentation (N8) et un autre nœud de conduction du transistor NMOS étant connecté à la masse. Circuit ou procédé selon la revendication 17, dans lequel le nœud de référence (N4a) est relié à la masse par l’intermédiaire d’une desdites résistances (723) de la série de résistance. Circuit ou procédé selon la revendication 18, dans lequel chaque comparateur (421,422,423) comprend un circuit double inverseur reliant le nœud d’alimentation (N8) et la masse, ledit circuit double inverseur comprenant deux transistors PMOS (610,612) et deux transistors NMOS (614,616) en série ; un nœud de commande, commun auxdits transistors PMOS et NMOS (610,612,614,616) dudit double inverseur, étant relié audit nœud de référence (N4a). Circuit selon l’une quelconque des revendications 1 ou 3 à 19 ou procédé selon l’une quelconque des revendications 2 à 19, dans lequel ledit premier signal provient d’un oscillateur à cristal. Microcontrôleur NFC comprenant un circuit (400) selon l’une quelconque des revendications 1 ou 3 à 20.