FR 3146558 A1 20240913 FR 2302255 A 20230310 Procédé de calibration d'un convertisseur à découpage La présente description concerne un procédé de calibration d'un convertisseur à découpage abaisseur fonctionnant en modulation de fréquence d'impulsion. Le procédé comprend une alternance des premières et deuxièmes phases. Chaque première phase (P1) comprenant le maintien constant d'une durée d'état passant (TLS) d'un interrupteur de côté bas, et, à chaque impulsion de courant dans une inductance, la détermination (502) du signe d'une valeur (Iv) du courant à la fin de la durée d'état passant (TLS) de l'interrupteur de côté bas et la modification (506) d'une durée d'état passant (THS) d'un interrupteur de côté haut sur la base du signe. Chaque deuxième phase (P2) comprend le maintien constant de la durée d'état passant (THS) de l'interrupteur de côté haut, et, pour une impulsion de courant (IL), la comparaison (504) d'une valeur (Ip) du courant à la fin de la durée d'état passant (THS) de l'interrupteur de côté haut à une valeur cible (Iref) et la modification (510) de la durée d'état passant (TLS) de l'interrupteur de côté bas sur la base de cette comparaison. Figure pour l'abrégé : Fig. 5 Procédé de calibration d'un convertisseur à découpage La présente description concerne de façon générale les circuits électroniques, et, plus particulièrement, les convertisseurs à découpage. Les convertisseurs à découpage abaisseurs configurés pour fournir, à partir d'une tension continue (DC de l'anglais "Direct-Current") d'alimentation, une tension continue de sortie à une valeur plus faible que celle de la tension d'alimentation sont connus. Les convertisseurs abaisseurs ("buck" en anglais) fonctionnant en modulation de fréquence d'impulsion (PFM de l'anglais "Pulse Frequency Modulation") sont un type particulier de convertisseurs à découpage abaisseur. Les convertisseurs à découpage abaisseurs fonctionnant en modulation de fréquence d'impulsion connus présentent des inconvénients. Il existe un besoin de pallier tout ou partie des inconvénients des convertisseurs à découpage abaisseurs fonctionnant en modulation de fréquence d'impulsion connus. En particulier, il existe un besoin d'un procédé de calibration d'un convertisseur à découpage abaisseur fonctionnant en modulation de fréquence d'impulsion qui permette de pallier tout ou partie des inconvénients des convertisseurs connus de ce type. Un mode de réalisation prévoit un procédé de calibration d'un convertisseur à découpage abaisseur fonctionnant en modulation de fréquence d'impulsion, le procédé comprenant une alternance des premières et deuxièmes phases de calibration, chaque première phase comprenant : - maintenir constante une durée d'état passant d'un interrupteur de côté bas pendant toute la première phase, et - à chaque impulsion de courant dans une inductance du convertisseur pendant la première phase, déterminer un signe d'une valeur du courant à la fin de la durée d'état passant de l'interrupteur de côté bas et modifier une durée d'état passant d'un interrupteur de côté haut de l'impulsion de courant suivante sur la base du signe déterminé ; et chaque deuxième phase comprenant : - maintenir constante la durée d'état passant de l'interrupteur de côté haut pendant toute la deuxième phase, - pour une impulsion de courant pendant ladite deuxième phase, comparer une valeur du courant à la fin de la durée d'état passant de l'interrupteur de côté haut à une valeur cible, et - modifier la durée d'état passant de l'interrupteur de côté bas sur la base de ladite comparaison pour l'impulsion de courant suivante. Selon un mode de réalisation, lors d'une première phase initiale, la durée d'état passant de l'interrupteur de côté bas est maintenue constante et égale à une valeur initiale, et, lors de chaque première phase suivante, la durée d'état passant de l'interrupteur de côté bas est maintenue constante et égale à la durée d'état passant de l'interrupteur de côté bas modifiée lors de la deuxième phase précédant ladite première phase. Selon un mode de réalisation, à chaque première phase, la durée d'état passant de l'interrupteur de côté haut de l'impulsion de courant suivante est augmentée si le signe déterminé est négatif, et est diminuée si le signe déterminé est positif. Selon un mode de réalisation, à chaque deuxième phase, la durée d'état passant de l'interrupteur de côté bas est augmentée si la comparaison indique que la valeur du courant à la fin de la durée d'état passant de l'interrupteur de côté haut est inférieure à la valeur cible et est diminuée si la comparaison indique que la valeur du courant à la fin de la durée d'état passant de l'interrupteur de côté haut est supérieure à la valeur cible. Selon un mode de réalisation, la comparaison à la valeur cible comprend : fournir un signal indiquant la valeur instantanée du courant avec un capteur de courant ; comparer ledit signal avec un signal indiquant la valeur cible avec un comparateur ; et mémoriser un signal indiquant le résultat de la comparaison avec une bascule synchrone commandée sur la base d'un signal de commande de l'interrupteur de côté haut. Selon un mode de réalisation, la détermination du signe de la valeur du courant à la fin de la durée d'état passant de l'interrupteur de côté bas comprend : déterminer le signe du courant dans l'inductance avec un circuit, par exemple sur la base d'une tension sur un noeud de connexion des interrupteurs et d'une tension de sortie du convertisseur ; et mémoriser le signe déterminé avec une bascule synchrone commandée sur la base d'un signal de commande de l'interrupteur de côté bas. Un mode de réalisation prévoit un convertisseur à découpage abaisseur configuré pour fonctionner en modulation de fréquence d'impulsion et pour mettre en œuvre le procédé ci-dessus. Un mode de réalisation prévoit une unité de gestion d'alimentation comprenant le convertisseur ci-dessus. Un mode de réalisation prévoit un microcontrôleur comprenant l'unité de gestion d'alimentation ci-dessus. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, de façon schématique et sous la forme de blocs, un exemple d'un convertisseur à découpage abaisseur fonctionnant en modulation de fréquence d'impulsion ; la représente par un chronogramme, un fonctionnement attendu du convertisseur de la ; la représente par un chronogramme, un fonctionnement non souhaité du convertisseur de la ; la représente par un chronogramme, un fonctionnement non souhaité du convertisseur de la ; la illustre par un organigramme un exemple d'un mode de mise en œuvre d'un procédé de calibration dans un convertisseur à découpage du type de celui de la ; la représente, de manière schématique et sous la forme de blocs, un exemple de mode de réalisation d'un convertisseur adapté à mettre en œuvre le procédé de la ; la représente, de manière plus détaillée, un exemple de mode de réalisation d'un circuit du convertisseur de la ; la représente, de manière plus détaillée, un exemple de mode de réalisation d'un autre circuit du convertisseur de la ; et la représente, de manière plus détaillée, un exemple de mode de réalisation de deux circuits du convertisseur de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les circuits et applications usuels dans lesquels un convertisseur à découpage abaisseur fonctionnant en modulation de fréquence d'impulsion peut être mis en œuvre n'ont pas été détaillés, les modes de réalisation et variantes décrits étant compatibles avec ces circuits et applications usuels. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente, de façon schématique et sous la forme de blocs, un exemple d'un convertisseur 1. Le convertisseur 1 est un convertisseur à découpage. Le convertisseur 1 est convertisseur DC-DC ("Direct Current-Direct Current" en anglais ou continu-continu en français). Plus particulièrement, le convertisseur 1 est configuré pour recevoir une tension continue Vin et pour fournir une tension continue Vout ayant une valeur plus faible que celle de la tension Vin. Dit autrement, le convertisseur 1 est de type abaisseur ("buck" en anglais). Le convertisseur 1 est configuré pour que la tension Vout ait une valeur égale à une valeur de consigne. Par exemple, le convertisseur 1 reçoit une tension Vref indiquant la valeur de la consigne pour la tension Vout. Par exemple, le convertisseur 1 est configuré pour que la tension Vout soit égale à la tension Vref. Le convertisseur 1 est configuré pour fonctionner en modulation de fréquence d'impulsion (PFM de l'anglais "Pulse Frequency Modulation"), donc en mode de conduction discontinu (DCM de l'anglais "Discontinuous Conduction Mode"). A titre d'exemple, le convertisseur 1 peut également être configuré pour fonctionner en modulation de largeur d'impulsion (PWM de l'anglais "Pulse Width Modulation"), donc en mode de conduction continue (CCM de l'anglais "Continuous Conduction Mode"), le convertisseur 1 alternant alors entre des phases de fonctionnement en PFM et des phases de fonctionnement en PWM, par exemple en fonction de la puissance tirée par une charge connectée en sortie du convertisseur 1. Le convertisseur 1 comprend un interrupteur de côté haut HS ("High Side Switch" en anglais) et un interrupteur de côté bas LS ("Low Side Switch" en anglais). Les interrupteurs HS et LS sont connectés en série entre un noeud 100 configuré pour recevoir la tension Vin, et un noeud 102 configuré pour recevoir un potentiel de référence GND, par exemple la masse. Le potentiel Vin sur le noeud 100 est, par exemple, positif par rapport au potentiel GND. L'interrupteur HS est connecté du côté du noeud 100, l'interrupteur LS étant connecté du côté du noeud 102. Les interrupteurs HS et LS sont couplés, de préférence connectés, l'un avec l'autre par un noeud de connexion 104. Plus particulièrement, l'interrupteur HS couple le noeud 100 au noeud 104, et l'interrupteur LS couple le noeud 104 au noeud 102. A titre d'exemple, l'interrupteur HS est mis en œuvre par un transistor MOS (de l'anglais "Metal Oxide Semiconductor" – métal oxyde semiconducteur) et l'interrupteur LS est mis en oeuvre par un autre transistor MOS. Le transistor HS est par exemple à canal P et a par exemple sa source couplée, de préférence connectée, au noeud 100 et son drain couplé, de préférence connecté, au noeud 104. Le transistor LS est par exemple à canal N et a par exemple sa source couplée, de préférence connectée, au noeud 102 et son drain couplé, de préférence connecté, au noeud 104. Une inductance L couple le noeud 104 à la sortie 106 du convertisseur 1 sur laquelle est disponible la tension Vout. Bien que cela ne soit pas représenté, une capacité de lissage peut être connectée entre la sortie 106 et le noeud 102. Le convertisseur 1 comprend en outre un circuit 108 de commande des interrupteurs HS et LS. Le circuit 108 est configuré pour fournir un signal de commande S6 à l'interrupteur HS, par exemple à la grille du transistor HS, et un signal de commande S7 à l'interrupteur LS, par exemple à la grille du transistor LS. Le circuit 108 reçoit la tension Vout et la tension Vref, et génère les signaux S6 et S7 pour maintenir la tension Vout à sa valeur de consigne, par exemple pour maintenir la tension Vout égale à la tension Vref. Par exemple, le circuit 108 comprend un circuit COMP configuré pour comparer la valeur de la tension Vout à sa valeur de consigne, par exemple pour comparer la tension Vout à la tension Vref. Le circuit 108 est configuré pour fournir un signal S5 indiquant le résultat de cette comparaison à un circuit CTRL du circuit 108. Le circuit CTRL est configuré pour fournir les signaux S6 et S7. En modulation de fréquence d'impulsion, le circuit 108 est configuré, lorsque la tension Vout devient inférieure à sa valeur de consigne pour produire une impulsion de courant IL dans l'inductance L, c'est-à-dire pour mettre en œuvre un cycle de fonctionnement, chaque cycle de fonctionnement correspondant à une impulsion et inversement. Lors de chaque cycle de fonctionnement, alors que les interrupteurs HS et LS sont initialement à l'état bloqué et que le courant IL dans l'inductance L est nul, le circuit 108 commande l'état passant du transistor HS pendant une durée THS, l'interrupteur LS étant maintenu bloqué pendant cette durée THS. Pendant la durée THS d'état passant de l'interrupteur HS, le courant IL dans l'inductance L croît jusqu'à atteindre une valeur maximale ou pic Ip à la fin de la durée THS. Puis, toujours dans le même cycle de fonctionnement, à la fin de la durée THS, le circuit 108 commute l'interrupteur HS à l'état bloqué et commute l'interrupteur LS à l'état passant. Le circuit 108 commande l'état passant de l'interrupteur LS pendant une durée TLS, l'interrupteur HS étant maintenu bloqué pendant toute la durée TLS. Pendant la durée TLS d'état passant de l'interrupteur LS, le courant IL dans l'inductance L décroît jusqu'à une valeur minimale ou vallée Iv atteinte à la fin de la durée TLS. Pendant la durée TLS, de l'énergie emmagasinée dans l'inductance L pendant la durée THS est restituée à une charge (non représentée en ) connectée à la sortie 106 du convertisseur 1. En pratique, les durées THS et TLS du dispositif 1 sont déterminées pour être constantes pour une tension Vin donnée et, par exemple, une température de fonctionnement donnée. . Par exemple, la durée THS est déterminée par une valeur moyenne maximale de courant que le convertisseur 1 doit pouvoir fournir à la charge. En effet, la durée THS détermine la valeur Ip du courant IL dans l'inductance L et la valeur moyenne maximale de courant que le convertisseur 1 peut fournir est alors égale à Ip/2. Par exemple, la durée TLS est déterminée de sorte que, à la fin de la durée TLS, le courant IL, ou, dit autrement, la valeur Iv du courant IL à la fin de la durée TLS, soit nulle. A titre d'exemple, le circuit 108 comprend un circuit GENH. Le circuit GENH est par exemple configuré, à chaque cycle de fonctionnement, pour recevoir une indication du début du cycle, donc une indication de début de la durée THS correspondante, et pour fournir une indication de la fin de cette durée THS. Par exemple, le circuit GENH est configuré pour recevoir un signal S2 lui indiquant le début de chaque cycle de fonctionnement, donc de chaque durée THS, et pour fournir, en réponse à chaque début d'une durée THS, un signal binaire S1 qui commute à la fin de cette durée THS. Le signal S2 est par exemple fourni par le circuit CTRL au circuit GENH, le circuit CTRL fournissant le signal S2 par exemple sur la base du signal S5. Le signal S1 est par exemple fourni au circuit CTRL, le signal S6 étant par exemple fourni sur la base du signal S1. De manière similaire, le circuit 108 comprend par exemple un circuit GENL. Le circuit GENL est par exemple configuré, à chaque cycle de fonctionnement, pour recevoir une indication de la fin de la durée THS de ce cycle, donc une indication du début de la durée TLS correspondante, et pour fournir une indication de la fin de cette durée TLS. Par exemple, le circuit GENL est configuré pour recevoir un signal S4 lui indiquant, pour chaque cycle de fonctionnement, donc pour chaque durée TLS, la fin de la durée THS correspondante et donc le début de cette durée TLS, et pour fournir, en réponse à chaque début d'une durée TLS, un signal binaire S3 qui commute à la fin de durée TLS. Le signal S4 est par exemple fourni par le circuit CTRL au circuit GENL, le circuit CTRL fournissant le signal S4 par exemple sur la base du signal S1. Le signal S3 est par exemple fourni au circuit CTRL, le signal S7 étant par exemple fourni sur la base du signal S3. A titre d'exemple, le circuit GENH, respectivement GENL, comprend un générateur de rampe et un circuit comparant la rampe à une valeur de consigne déterminée par la durée THS, respectivement TLS, souhaitée. Par exemple, lorsque le circuit GENH, respectivement GENL, reçoit une indication que la durée THS, respectivement TLS, débute, son générateur de rampe fournit une rampe de tension débutant au début de la durée THS, respectivement TLS, et cette rampe est comparée à une tension représentative d'une durée souhaitée THS, respectivement TLS, par le comparateur du circuit GENH, respectivement GENL. Par exemple, lorsque le signal S2 commute pour indiquer le début d'une durée THS au circuit GENH, la rampe du circuit GENH débute et la commutation suivante de la sortie du comparateur du circuit GENH, qui intervient lorsque la rampe croise la valeur de consigne, indique la fin de la durée THS au circuit CTRL, la sortie du comparateur correspondant par exemple au signal S1. De manière similaire, à titre d'exemple, lorsque le signal S3 commute pour indiquer le début d'une durée TLS au circuit GENL, la rampe du circuit GENL débute et la commutation suivante de la sortie du comparateur du circuit GENL, qui intervient lorsque la rampe croise la valeur de consigne, indique la fin de la durée TLS au circuit CTRL, la sortie du comparateur correspondant par exemple au signal S3. La représente par un chronogramme, un fonctionnement attendu du convertisseur de la . Plus particulièrement, la illustre l'évolution du courant IL dans l'inductance L lors d'un cycle de fonctionnement du convertisseur 1. Dit autrement, la illustre une impulsion de courant IL dans l'inductance L du convertisseur 1 lors d'un cycle de fonctionnement du convertisseur. Dans cet exemple, au début de la durée THS de ce cycle, le courant IL dans l'inductance L est nul. Pendant toute la durée THS (HS passant, LS bloqué), le courant IL dans l'inductance L augmente, jusqu'à atteindre la valeur pic Ip à la fin de la durée THS. Dans cet exemple où le convertisseur 1 fonctionne de manière attendue, la valeur Ip est égale à une valeur cible Iref. La valeur Iref détermine le courant moyen maximale que le convertisseur 1 peut fournir à une charge sans perdre la régulation de la tension Vout à sa valeur de consigne. A la fin de la durée THS débute la durée TLS. Pendant toute la durée TLS (HS bloqué, LS passant), le courant IL dans l'inductance L décroit, jusqu'à atteindre la valeur de vallée Iv à la fin de la durée TLS. Dans cet exemple où le convertisseur 1 fonctionne de manière attendue, la valeur Iv est nulle. Dit autrement, à la fin du cycle de fonctionnement (ou de l'impulsion de courant IL dans l'inductance L), le courant IL dans l'inductance L est nul. Ainsi, si cela est nécessaire, par exemple si la tension Vout est toujours inférieure à sa valeur cible à la fin de l'impulsion de courant, un nouveau cycle de fonctionnement, donc une nouvelle impulsion de courant IL dans l'inductance L, peut directement commencer. Dans le convertisseur 1, la valeur Ip du courant IL à la fin de la durée THS est, par exemple, déterminée par l'équation suivante : avec Lval la valeur d'inductance de l'inductance L et Rpar la valeur de résistance des résistances parasites, par exemple de la résistance parasite de l'inductance L, de la résistance parasite des plots d'accès au circuit intégré comprenant le convertisseur 1 et sur lesquels sont appliqués le potentiel GND et la tension Vin, et de la résistance à l'état passant des interrupteurs HS et LS. De manière similaire, la valeur Iv du courant IL à la fin de la durée TLS est, par exemple, déterminée par l'équation suivante : Ainsi, on voit que les valeurs Ip et Iv dépendent de la valeur Rpar et de la valeur Lval. Il en résulte que, même en déterminant les durées THS et TLS pour que Ip soit égale à Iref et que Iv soit nulle, les variations des valeurs Rpar et Lval avec, par exemple, la température et/ou les dispersions de fabrication, les valeurs Ip et Iv effectivement obtenues soient différentes de Iref et zéro respectivement. En outre, en pratique, les circuits GENH et GENL comprennent des comparateurs, par exemple des amplificateurs opérationnels montés en comparateurs, qui ont des temps de basculement qui peuvent varier avec la température et/ou les dispersions de fabrication, et qui peuvent donc fausser les valeurs des durées THS et TLS. La représente, par un chronogramme, un fonctionnement non souhaité du convertisseur de la . Plus particulièrement, la illustre l'évolution du courant IL dans l'inductance L lors d'un cycle de fonctionnement du convertisseur 1. Dans cet exemple, comme dans celui de la , au début de la durée THS le courant IL dans l'inductance L est nul. Pendant toute la durée THS (HS passant, LS bloqué), le courant IL dans l'inductance L augmente, jusqu'à atteindre la valeur pic Ip à la fin de la durée THS. Toutefois, dans cet exemple, à la différence de l'exemple de la , la valeur Ip est supérieure à la valeur cible Iref. Cela résulte par exemple de variations des temps de basculement des comparateurs utilisés pour fournir les signaux S1 et S3 indiquant les durées respectives THS et TLS. A la fin de la durée THS débute la durée TLS. Pendant toute la durée TLS (HS bloqué, LS passant), le courant IL dans l'inductance L décroit, jusqu'à atteindre la valeur de vallée Iv à la fin de la durée TLS. Dans cet exemple, en partie parce qu'au début de la durée TLS le courant IL est égal à une valeur Ip supérieure à Iref, la valeur Iv est positive, et non pas nulle comme dans l'exemple de la . Il en résulte qu'il faut alors attendre une durée T1 pour que le courant IL redevienne nul, par exemple car le courant IL continue à circuler par la diode de corps ("body diode" en anglais) du transistor LS, avant qu'un nouveau cycle de fonctionnement puisse débuter. En outre, la conduction du courant IL dans la diode de corps du transistor LS présente des pertes plus élevées que lorsque le courant IL passe dans le transistor LS à l'état passant, ce qui dégrade le rendement du convertisseur 1. Un fonctionnement du convertisseur 1 où la valeur Iv est positive à la fin d'un cycle de fonctionnement n'est pas souhaitable. Un fonctionnement du convertisseur 1 où la valeur Ip est supérieure à la valeur Iref n'est pas souhaitable. Par exemple, il en résulte de plus grandes variations de la tension Vout autours de sa valeur de consigne. La représente par un chronogramme, un autre fonctionnement non souhaité du convertisseur 1 de la . Plus particulièrement, la illustre l'évolution du courant IL dans l'inductance L lors d'un cycle de fonctionnement du convertisseur 1. Dans cet exemple, comme dans celui de la , au début de la durée THS le courant IL dans l'inductance L est nul. Pendant toute la durée THS (HS passant, LS bloqué), le courant IL dans l'inductance L augmente, jusqu'à atteindre la valeur pic Ip à la fin de la durée THS. Toutefois, dans cet exemple, à la différence de l'exemple de la , la valeur Ip est inférieure à la valeur cible Iref. A la fin de la durée THS débute la durée TLS. Pendant toute la durée TLS (HS bloqué, LS passant), le courant IL dans l'inductance L décroit, jusqu'à atteindre la valeur de vallée Iv à la fin de la durée TLS. Dans cet exemple, en partie parce qu'au début de la durée TLS le courant IL est égal à une valeur Ip inférieure à Iref, la valeur Iv est négative, et non pas nulle comme dans l'exemple de la . Il en résulte qu'il faut alors attendre une durée T2 pour que le courant IL redevienne nul, par exemple car le courant IL continue à circuler par la diode de corps ("body diode" en anglais) du transistor HS, avant qu'un nouveau cycle de fonctionnement puisse débuter. Un fonctionnement du convertisseur 1 où la valeur Iv est négative à la fin d'un cycle de fonctionnement n'est pas souhaitable. Par exemple, cela induit une surconsommation du fait de la circulation du courant IL pendant la durée T2. En outre, un fonctionnement du convertisseur 1 où la valeur Ip est inférieure à la valeur Iref n'est pas souhaitable. Par exemple, il en résulte que le convertisseur 1 n'est plus en mesure de fournir un courant moyen maximal égal à Iref/2. Pour éviter les comportements non souhaités illustrés par les figures 2 et 3 décrites ci-dessus, il a été proposé diverses solutions. Toutefois, ces solutions ne permettent pas à la fois d'assurer que Ip soit égale à Iref et que Iv soit nulle et/ou sont complexes à mettre en œuvre et/ou provoquent des temps morts entre deux cycles de fonctionnement successifs. Il est ici proposé un procédé de calibration des durées THS et TLS dans un convertisseur du type de celui de la , qui permet d'éviter que la valeur Ip soit différente de Iref et que la valeur Iv soit non nulle. Pour cela, le procédé comprend une alternance de premières et deuxièmes phases de calibration. Dans chaque première phase, en pratique une phase de calibration de la durée THS, la durée TLS n'est pas modifiée, ou, dit autrement, est maintenue à sa valeur courante. En outre, dans chaque première phase, la durée THS est adaptée, à chaque impulsion de courant IL, au moins en fonction du signe de la valeur Iv, de sorte à ramener Iv à une valeur nulle (ou considérée comme nulle) pour des impulsions suivantes. Toutefois, la modification de la durée THS par la mise en œuvre d'une première phase, peut conduire la valeur Ip à s'écarter de la valeur de consigne Iref. Cela est alors compensé par la mise en œuvre d'une ou plusieurs deuxièmes phases. Chaque deuxième phase correspond en pratique à une phase de calibration de la durée TLS alors que la durée THS n'est pas modifiée, ou, dit autrement, est maintenue à sa valeur courante. Dans chaque deuxième phase, la valeur Ip d'une impulsion de courant IL ayant lieu pendant cette deuxième phase est comparée à la valeur Iref et la durée TLS est adaptée en fonction du résultat de cette comparaison, c'est-à-dire au moins en fonction du signe d'une différence entre les valeurs Iref et Ip. Il en résulte que la valeur Iv de l'impulsion suivante ne sera plus nulle et que la mise en œuvre d'une nouvelle première phase pour ramener la valeur Iv à zéro va modifier la valeur Ip. De préférence, chaque deuxième phase ne correspond, ou ne comprend, qu'un cycle de fonctionnement, c'est-à-dire qu'une impulsion de courant IL. Alterner les premières et les deuxièmes phases revient donc à alterner des ajustements de la durée THS à TLS constant et des ajustements de la durée TLS à THS constant jusqu'à ce que Ip soit égal (ou considérée égal) à Iref et Iv soit nul (ou considérée nul). La illustre par un organigramme un exemple d'un mode de mise en œuvre d'un procédé de calibration tel que décrit ci-dessus, dans un convertisseur à découpage du type de celui de la . A une étape 500 (bloc "START" en ), les durées THS et TLS sont constantes, et par exemple égales chacune à une valeur initiale prédéfinie. A une étape 502 suivante (bloc "Iv=0?" en ), une première phase P1 commence. L'étape 502 consiste, pour le cycle de fonctionnement en cours, donc pour l'impulsion courante de courant IL dans l'inductance L, à déterminer si la valeur Iv du courant à la fin de la durée TLS est nulle (ou considérée comme nulle) ou non, à partir au moins du signe de cette valeur Iv. Si la valeur Iv est nulle ou considérée comme nulle (sortie Y du bloc 502), cela signifie que le courant IL dans l'inductance est nul ou considéré comme nul à la fin de la durée TLS, et qu'il n'y a donc pas besoin de modifier la durée THS en maintenant la durée TLS constante et égale à sa valeur courante. Le procédé se poursuit alors à une étape 504 (bloc "Ip=Iref?"). Cela marque la fin de la première phase P1 en cours, et le début d'une deuxième phase P2 suivante. A l'inverse, si la valeur Iv n'est pas nulle ou considérée comme nulle (sortie N du bloc 502), cela signifie que le courant IL dans l'inductance n'est pas nul ou considéré comme nul à la fin de la durée TLS. Il faut donc modifier la durée THS en maintenant la durée TLS constante et égale à sa valeur courante, de sorte à ramener la valeur Iv à une valeur nulle pour les impulsions suivantes. Le procédé se poursuit alors à une étape 506 (bloc "CHANGE THS"). A cette étape, la durée TLS est maintenue constante et égale à sa valeur courante, et la durée THS est modifiée. La durée THS est modifiée sur la base du signe de la valeur Iv déterminé à l'étape 502 précédente. Plus particulièrement, si cette valeur Iv est négative, la durée THS est augmentée. Il en résulte que, comme la durée n'est pas modifiée, lors de l'impulsion de courant IL suivante (ou cycle suivant), la valeur Iv de cette impulsion suivante sera plus grande, par exemple plus proche de zéro ou supérieure à zéro, que la valeur Iv mesurée pour lors de la dernière impulsion, c'est-à-dire à l'étape 502 précédente. De manière symétrique, si la valeur Iv de l'étape 502 précédente est positive, la durée THS est diminuée. Il en résulte que, comme la durée n'est pas modifiée, lors de l'impulsion de courant IL suivante (ou cycle suivant), la valeur Iv de cette impulsion suivante sera plus petite, par exemple plus proche de zéro ou inférieure à zéro, que la valeur Iv mesurée pour lors de la dernière impulsion, c'est-à-dire à l'étape 502 précédente. Une fois la durée THS modifiée à l'étape 506, le procédé se poursuit à l'étape 502. Dit autrement la première phase P1 se poursuit. Ainsi, tant que l'on reste dans cette première phase P1, à chaque impulsion de courant IL dans l'inductance L, les deux étapes 502 et 506 sont mises en œuvre. La première phase P1 prend fin avec une impulsion de courant pour laquelle la valeur Iv est nulle ou considérée comme nulle. A l'étape 504, qui correspond au début d'une deuxième étape P2, la valeur Iv est nulle du fait de la mise en œuvre de l'étape P1 précédente. L'étape 504 consiste à déterminer si la valeur Ip d'une impulsion de courant IL ayant lieu pendant la deuxième phase P2, de préférence la valeur Ip de la seule impulsion de courant IL ayant lieu pendant cette phase P2, est égale, ou considérée égale, à la valeur Iref, au moins à partir du résultat d'une comparaison de cette valeur Ip à la valeur Iref, c'est-à-dire au moins à partir du signe d'une différence entre les valeurs Iref et Ip. De préférence, à l'étape 504, uniquement la valeur Ip de la première impulsion de courant ayant lieu après le début de la phase P2 est comparée à la valeur Iref. Si la valeur Ip est égale, ou considérée égale, à Iref (sortie Y du bloc 504), la deuxième phase P2 et la calibration des durées THS et TLS sont terminées, et le procédé se termine à une étape 508 (bloc "END") . A l'inverse, si la valeur Ip est différente de Iref (sortie N du bloc 504), c'est-à-dire si Ip n'est ni égale, ni considérée égale, à Iref, le procédé se poursuit à une étape 510 (bloc "CHANGE TLS"). A cette étape 510, la durée THS est maintenue constante et égale à sa valeur courante, c'est-à-dire la valeur obtenue à la fin de la première phase P1 précédente, et la durée TLS est modifiée. La durée TLS est modifiée sur la base du résultat de la comparaison de la valeur Ip à la valeur Iref, et, plus particulièrement à partir du fait que la valeur Ip est soit supérieure, soit inférieure à la valeur Iref. Une fois cette étape 510 mise en œuvre, la deuxième phase P2 se termine, et le procédé se poursuit à l'étape 502, ou, dit autrement, une nouvelle phase P1 est mise en œuvre. Plus particulièrement, à l'étape 510, si cette valeur Ip est supérieure à la valeur Iref, la durée TLS est diminuée. Il en résulte que, comme la durée THS n'est pas modifiée, lors de l'impulsion de courant IL suivante (ou cycle suivant), la valeur Iv de cette impulsion suivante sera supérieure à zéro. Ainsi, lors de la prochaine phase P1, la durée THS sera diminuée pour rapprocher la valeur Iv de zéro, ce qui diminuera la valeur Ip et la rapprochera de la valeur Iref. A l'inverse, à l'étape 510, si la valeur Ip est inférieure à la valeur Iref, la durée TLS est augmentée. Il en résulte que, comme la durée THS n'est pas modifiée, lors de l'impulsion de courant IL suivante (ou cycle suivant), la valeur Iv de cette impulsion suivante sera inférieure à zéro. Ainsi, lors de la prochaine phase P1, la durée THS sera augmentée pour rapprocher la valeur Iv de zéro, ce qui augmentera la valeur Ip et la rapprochera de la valeur Iref. Ainsi, en alternant les premières et les deuxièmes phases de calibration, les valeurs Ip et Iv convergent vers respectivement vers la valeur Iref et vers une valeur nulle. Selon un mode de réalisation, le procédé de la est mis en œuvre de manière périodique. En variante, lorsqu'à l'étape 504, la valeur Ip est égale à (ou considérée égale à) Iref, plutôt que de mettre fin au procédé de calibration à l'étape 508, le procédé se poursuit à l'étape 502, de sorte que, si l'une et/ou l'autre des valeurs Iv et Ip varie, par exemple en raison d'un changement de température, cela est immédiatement détecté et les durées THS et TLS sont recalibrées en conséquence. Selon une autre variante, lorsqu'à l'étape 504, la valeur Ip est égale à (ou considérée égale à) Iref, plutôt que de mettre fin au procédé de calibration à l'étape 508, le procédé se poursuit à une première étape supplémentaire similaire à l'étape 502, cette première étape supplémentaire étant rebouclée sur elle-même tant que Iv est nulle, et étant suivie par une deuxième étape supplémentaire similaire à l'étape 506 dès que la valeur Iv n'est plus nulle, cette deuxième étape supplémentaire étant par exemple suivie de la première étape supplémentaire. Dit autrement, dans cette autre variante, une fois que les durées THS et TLS ont été adaptées pour que Iv soit nulle (ou considérée comme nulle) et Ip soit égale à Iref (ou considérée égale à Iref), le procédé se poursuit en ne mettant en œuvre que des phases P1. Cette autre variante tire parti du fait que, d'un convertisseur 2 à un autre, et en l'absence de mise en œuvre du procédé de la , la variation de la valeur Ip entre ces deux convertisseurs résulte essentiellement des dispersions de fabrication sur la valeur des inductances L des convertisseurs. Ainsi, une fois que les durées TLS e THS ont été adaptées pour que Ip soit égale à (ou considérée égale à) Iref, c'est à dire pour tenir compte des dispersions de fabrication de l'inductance L, même en ne modifiant que la durée THS pour maintenir Iv à une valeur nulle (ou considéré nulle), les modifications de la valeur Ip sont négligeables, et la valeur Ip reste considérée égale à Iref. De préférence, dans le procédé décrit ci-dessus, à chaque augmentation, respectivement diminution, de la durée THS, la durée THS est augmentée, respectivement diminuée, d'une même quantité (ou pas de réglage). De la même manière, de préférence, dans le procédé décrit ci-dessus, à chaque augmentation, respectivement diminution, de la durée TLS, la durée TLS est augmentée, respectivement diminuée, d'une même quantité (ou pas de réglage). De préférence, le pas de réglage de la valeur Ip est supérieur au pas de régalage de la valeur Iv, par exemple lorsque l'étape 508 du procédé ci-dessus est remplacée par une mise en œuvre de phases P1 uniquement. Selon un mode de réalisation, lors de chaque étape 502, un signal indique directement si la valeur Iv est nulle (ou considérée comme nulle) ou non. Dans une variante de réalisation, lors de chaque étape 502, aucun signal n'indique directement si la valeur Iv est nulle (ou considérée comme nulle) ou non. Dans une telle variante, lors de l'étape 502 d'une phase P1, la détermination que la valeur Iv de l'impulsion courante est nulle (ou considérée comme nulle) ou non est faite à partir du signe de la valeur Iv. Par exemple, la valeur Iv est considérée comme nulle si le signe de la valeur Iv de l'impulsion courante a changé par rapport à celui de l'impulsion de courant IL précédente de cette phase P1. A titre d'exemple alternatif, la valeur Iv est considérée comme nulle si l'impulsion courante est la dernière d'une série d'impulsions de courant IL successives de cette phase P1 et que le signe de la valeur Iv change à chacune des impulsions de cette série d'impulsions de courant IL. Le nombre d'impulsions de courant dans chaque série d'impulsions est, par exemple, le même pour toutes les séries d'impulsions, et est, par exemple, un paramètre de configuration du procédé. A titre d'autre d'exemple alternatif, la valeur Iv est considérée comme nulle si l'impulsion courante est la dernière d'une série d'impulsions de courant IL successives de cette phase P1 et que, en moyenne, pour cette série d'impulsion, le signe de la valeur Iv est autant de fois d'un premier type, par exemple positif, que d'un deuxième type, par exemple négatif, à une tolérance près permettant de couvrir le bruit de mesure. Le nombre d'impulsions de courant dans chaque série d'impulsions et/ou la tolérance sur l'égalité entre le nombre de fois où le signe de la valeur Iv est du premier type et le nombre de fois où le signe Iv est du deuxième type sont, par exemple, identiques pour toutes les séries d'impulsions, et sont, par exemple, des paramètres de configuration du procédé. Dans encore une autre variante de réalisation, comme dans la variante de réalisation précédente, lors de chaque étape 502, aucun signal n'indique directement si la valeur Iv est nulle (ou considérée comme nulle) ou non. Dans cette autre variante, lors de l'étape 502 d'une phase P1, la détermination que la valeur Iv de l'impulsion courante est nulle (ou considérée comme nulle) ou non est faite à partir de l'évolution d'une valeur de consigne de la durée THS lors de plusieurs impulsions de courant IL de cette phase P1. Selon un mode de réalisation, lors de chaque étape 504, un signal indique directement si la valeur Ip est égale (ou considérée égale) à Iref, ou non. Dans une variante de réalisation, lors de chaque étape 504, aucun signal n'indique directement si la valeur Ip est égale (ou considérée égale) à Iref ou non. Dans une telle variante, lors de l'étape 504 d'une phase P2, la détermination que la valeur Ip de l'impulsion de courant de cette phase P2 est égale (ou considérée égale) à Iref ou non est faite à partir du signe de la différence (ou écart) entre les valeurs Iref et Ip. Par exemple, la valeur Ip est considérée comme égale à Iref si le signe de l'écart entre ces valeurs pour l'impulsion courante a changé par rapport à celui de l'écart entre les valeurs Ip et Iref de l'impulsion de courant IL de la phase P2 précédente. A titre d'exemple alternatif, la valeur Ip est considérée comme égale à Iref si l'impulsion de courant de la phase P2 est la dernière d'une pluralité d'impulsions correspondant chacune à une phase P2 d'une série de phase P2 successives, et que le signe de l'écart entre les valeurs Ip et Iref a changé à chacune des impulsions de cette pluralité d'impulsion, c'est à dire à chaque phase P2 de la série de phase P2 successives. Le nombre de phase P2 dans chaque série d'impulsions est, par exemple, le même pour toutes les séries de phases P2 successives, et est, par exemple, un paramètre de configuration du procédé. A titre d'autre d'exemple alternatif, la valeur Ip est considérée comme égale à Iref si l'impulsion courante est la dernière d'une pluralité d'impulsions correspondant chacune à une phase P2 d'une série de phase P2 successives et que, en moyenne, pour cette série d'impulsion, le signe de l'écart entre les valeurs Ip et Iref est autant de fois d'un premier type, par exemple positif, que d'un deuxième type, par exemple négatif, à une tolérance près permettant de couvrir le bruit de mesure. Le nombre de phase P2 dans chaque série d'impulsions et/ou la tolérance sur l'égalité entre le nombre de fois où le signe de l'écart entre les valeurs Ip et Iref est du premier type et le nombre de fois où le signe Iv est du deuxième type sont, par exemple, identiques pour toutes les séries d'impulsions, et sont, par exemple, des paramètres de configuration du procédé. Dans encore une autre variante de réalisation, comme dans la variante de réalisation précédente, lors de chaque étape 504, aucun signal n'indique directement si la valeur Ip est égale (ou considérée égale) à Iref ou non. Dans cette autre variante, lors de l'étape 504 d'une phase P2, la détermination que la valeur Ip de l'impulsion correspondante est égale (ou considérée comme égale) à Iref ou non est faite à partir de l'évolution d'une valeur de consigne de la durée TLS lors de plusieurs phases P2 successives. La représente, de manière schématique et sous la forme de blocs, un exemple de mode de réalisation d'un convertisseur 6 adapté à mettre en œuvre le procédé de la . Le convertisseur 6 comprend de nombreux éléments en commun avec le convertisseur 1, et seules les différences entre ces deux convertisseurs sont ici détaillées. En particulier, sauf indication contraire, tous ce qui a été indiqué pour le convertisseur 1 s'applique au convertisseur 6. Le convertisseur 6 diffère du convertisseur 1 décrit précédemment en ce qu'il comprend un circuit supplémentaire CIRC 1. Le circuit CIRC 1 est configuré pour déterminer le signe de la valeur Iv de chaque impulsion pendant la mise en œuvre des premières phases P1. Le circuit CIRC 1 fournit un signal de sortie S8 indiquant au moins le signe de la valeur Iv. Selon un mode de réalisation, le circuit CIRC 1 est en outre configuré pour indiquer lorsque la valeur Iv est nulle, ou considérée comme nulle. Le signal de sortie S8, par exemple sur plusieurs bits, indique alors également si la valeur Iv est nulle (ou considérée comme nulle) ou non. Dans cet exemple, le circuit CIRC 1 reçoit la tension sur le noeud 204 et la tension Vout, et détermine le signe de la valeur Iv à la fin de la durée TLS grâce à ces deux tensions. De préférence, pour connaître la fin de la durée TLS de chaque impulsion de courant IL, le circuit CIRC 1 reçoit également un signal indiquant quand une durée TLS se termine, par exemple le signal S7 dans l'exemple de la . Lorsque le circuit CIRC 1 reçoit un signal pour lui indiquer la fin de la durée TLS, le circuit CIRC 1 peut comprendre un élément mémorisant, par exemple une bascule D ("D flip-flop" en anglais), configuré pour mémoriser le signe de la valeur Iv à la fin de chaque durée TLS pendant chaque première phase P1. A titre d'exemple, le circuit CIRC 1 comprend le circuit de la ou au circuit de la de la demande de brevet français FR 3102900 (A1) ou de la demande de brevet chinois CN 112787508 (A) ou de la demande de brevet américaine US 2021135574 (A1). Dans ces circuits, l'état des noeuds 551 et 552 indiquent si le courant IL à la fin de la durée TLS est positif, négatif ou nul. Le comparateur 6 comprend en outre un circuit CIRC 2. Le circuit CIRC 2 est configuré pour déterminer si la valeur Ip de chaque impulsion pendant la mise en œuvre des deuxièmes phases P2 est supérieure ou inférieure à Iref. Le circuit CIRC 2 fournit un signal de sortie S9 indiquant au moins si la valeur Ip est supérieure ou inférieure à Iref. A titre d'exemple, le circuit CIRC 2 comprend un circuit, ou capteur de courant, configuré pour fournir un signal représentatif de la valeur du courant IL dans l'inductance à la fin de la durée THS de chaque impulsion de courant pendant la mise en œuvre des phases P2. Par exemple, ce capteur de courant reçoit la tension aux bornes de l'interrupteur HS. Le circuit CIRC 2 comprend en outre, par exemple, un comparateur recevant le signal de sortie du capteur de courant et configuré pour comparer la valeur du courant IL à la valeur Iref. Selon un mode de réalisation, le circuit CIRC 2 est en outre configuré pour déterminer si la valeur Ip de chaque impulsion pendant la mise en œuvre des deuxièmes phases P2 est égale, ou considérée égale, à Iref. Le signal de sortie S9 indique alors également si la valeur Ip est égale (ou considérée égale) à Iref ou non, ce signal S9 pouvant être sur plusieurs bits. A titre d'exemple, le circuit CIRC 2 comprend un circuit, ou capteur de courant, configuré pour fournir un signal représentatif de la valeur du courant IL dans l'inductance à la fin de la durée THS de chaque impulsion de courant pendant la mise en œuvre des phases P2. Par exemple, ce capteur de courant reçoit la tension aux bornes de l'interrupteur HS. Le circuit CIRC 2 comprend alors, par exemple, un premier comparateur recevant le signal de sortie du capteur de courant et configuré pour comparer la valeur du courant à une borne haute d'une plage de valeurs dans laquelle IL est considéré égal à Iref, et un deuxième comparateur recevant le signal de sortie du capteur de courant et configuré pour comparer la valeur du courant à une borne basse de la plage de valeurs dans laquelle IL est considéré égal à Iref. De préférence, pour connaître la fin de la durée THS de chaque impulsion de courant IL, le circuit CIRC 2 reçoit également un signal indiquant quand une durée THS se termine, par exemple le signal S6 dans l'exemple de la . Lorsque le circuit CIRC 2 reçoit un signal pour lui indiquer la fin de la durée THS, le circuit CIRC 2 peut comprendre un élément mémorisant, par exemple une bascule D ("D flip-flop" en anglais), configuré pour mémoriser le résultat de la comparaison de la valeur Ip à la valeur Iref à la fin de chaque durée THS pendant chaque deuxième phase P2. Le convertisseur 9 comprend en outre un circuit commande CMD, de préférence un circuit numérique, configuré pour recevoir les signaux S8 et S9. A partir des signaux S8 et S9, le circuit CMD est configuré pour mettre en œuvre les étapes 502, 506, 504 et 510 du procédé décrit en relation avec la . En particulier, le circuit CMD est configuré pour fournir, à partir du signal S8, un signal S10 indiquant si la durée THS doit être laissée inchangée, augmentée, ou diminuée, et, à partir du signal S9, un signal S11 indiquant si la durée TLS doit être laissée inchangée, augmentée, ou diminuée. Ainsi, à partir du signal S8, c'est-à-dire à partir au moins du signe de la valeur Iv, le circuit CMD est configuré, pour chaque impulsion de courant IL dans l'inductance L pendant la mise en œuvre des premières phases P1, pour déterminer si la durée THS doit être modifiée ou non, et, lorsqu'elle doit être modifiée, pour déterminer si cette durée doit être augmentée ou diminuée. A titre d'exemple, le circuit CMD comprend un intégrateur numérique configuré pour intégrer le signal S8, et le signal S10 est déterminé par un signal de sortie de l'intégrateur numérique. Selon un mode de réalisation où le signal S8 de sortie du circuit CIRC 1 n'indique pas si la valeur Iv est nulle (ou considérée comme nulle) ou non, le circuit CMD est configuré pour déterminer, à chaque impulsion de courant IL pendant chaque phase P1, si la valeur Iv est considérée comme nulle ou non, à partir du signe de la valeur Iv de plusieurs impulsions de courant IL successives. Par exemple, comme cela a été mentionné en relation avec la , le circuit CMD considère que la valeur Iv de l'impulsion courante de courant IL d'une phase P1 est nulle si son signe a changé par rapport à celui de la valeur Iv de l'impulsion de courant IL précédente de cette phase P1. A titre d'exemple alternatif, comme cela a été mentionné en relation avec la , le circuit CMD considère que la valeur Iv de l'impulsion courante de courant IL est nulle si cette impulsion de courant IL est la dernière d'un nombre donné d'impulsions de courant IL successives d'une phase P1 pour lesquelles le signe de la valeur Iv change à chaque impulsion, c'est-à-dire oscille lors de ces impulsions successives. En outre, à partir du signal S9, c'est-à-dire à partir au moins du résultat de la comparaison de la valeur Ip à la valeur Iref, ou, dit autrement, du signe de la différence entre les valeurs Ip et Iref, le circuit CMD est configuré, à chaque impulsion de courant IL dans l'inductance L pendant la mise en œuvre des deuxièmes phases P2, pour déterminer si la durée TLS doit être modifiée ou non, et, lorsqu'elle doit être modifiée, pour déterminer si la durée TLS doit être augmentée ou réduite. A titre d'exemple, le circuit CMD comprend un intégrateur numérique configuré pour intégrer le signal S9, et le signal S11 est déterminé par un signal de sortie de l'intégrateur numérique. Selon un mode de réalisation où le signal S9 de sortie du circuit CIRC 2 n'indique pas si la valeur Ip est égale à Iref (ou considérée comme égale à Iref) ou non, le circuit CMD est configuré pour déterminer, à chaque impulsion de courant IL pendant chaque phase P2, si la valeur Ip est considérée comme égale à Iref ou non, à partir du signe d'une différence entre les valeurs Ip et Iref des impulsions de courant IL correspondant à plusieurs phases P2 successives. Par exemple, comme cela a été mentionné en relation avec la , lors d'une phase P2 courante, le circuit CMD considère que la valeur Ip de l'impulsion de courant IL de cette phase P2 est égale à Iref si le signe de l'écart entre les valeurs Ip et Iref pour cette impulsion a changé par rapport à celui de l'écart entre les valeurs Ip et Iref de l'impulsion de courant IL correspondant à la phase P2 précédente. A titre d'exemple alternatif, comme cela a été mentionné en relation avec la , lors d'une phase P2 courante correspondant à une dernière phase P2 d'une série de plusieurs phases P2, le circuit CMD considère que la valeur Ip de l'impulsion courante est égale à Iref si le signe de l'écart entre les valeurs Ip et Iref change à chacune des impulsions de courant IL correspondant aux plusieurs phases P2 de la série, c'est-à-dire si le signe de cette différence entre les valeurs Ip et Iref oscille lors des impulsions de courant IL correspondant aux plusieurs phases P2 de la série. Par rapport au convertisseur 1, pour pouvoir faire varier les durées THS et TLS, les circuits GENH et GENL sont commandables. En particulier, le circuit GENH est alors configuré, lorsqu'il reçoit un signal lui indiquant le début d'une durée THS, pour indiquer la fin de cette durée THS, par exemple en commutant le signal S1 à la fin de la durée THS, et la valeur de cette durée THS est commandée par un signal S12, le signal S12 indiquant la valeur de consigne de la durée THS. Dit autrement, le circuit GENH est configuré pour fournir un signal S1 représentatif d'une durée THS et pour recevoir un signal S12 indiquant la valeur de consigne de cette durée THS. De manière similaire, le circuit GENL est alors configuré, lorsqu'il reçoit un signal lui indiquant le début d'une durée TLS, pour indiquer la fin de cette durée TLS, par exemple en commutant le signal S2 à la fin de la durée TLS, et la valeur de cette durée TLS est commandée par un signal S13, le signal S13 indiquant la valeur de consigne de la durée TLS. Dit autrement, le circuit GENL est configuré pour fournir un signal S2 représentatif d'une durée TLS et pour recevoir un signal S13 indiquant la valeur de consigne de cette durée TLS. Le convertisseur 6 comprend en outre, un circuit THS ADAPT configuré pour recevoir le signal S10 et pour fournir le signal S12 à partir du signal S10, c'est-à-dire pour mettre à jour la valeur de consigne de la durée THS à partir du signal S10. A titre de variante, le circuit THS ADAPT fait partie du circuit CMD qui fournit alors directement le signal S12. De manière similaire, le convertisseur 6 comprend un circuit TLS ADAPT configuré pour recevoir le signal S11 et pour fournir le signal S13 à partir du signal S11, c'est-à-dire pour mettre à jour la valeur de consigne de la durée TLS à partir du signal S13. A titre de variante, le circuit TLS ADAPT fait partie du circuit CMD qui fournit alors directement le signal S13. La mise en œuvre des circuit GENH, GENL, THS ADAPT, TLS ADAPT, CMD, CIRC 1 et CIRC 2 pour que le convertisseur 6 mette en œuvre le procédé de la est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. La représente, de manière plus détaillée, un exemple de mode de réalisation du circuit CIRC 2 du convertisseur 6 de la . En , le transistor HS du convertisseur 6 est également représenté bien qu'il ne fasse pas partie du circuit CIRC 2. Selon un mode de réalisation, comme cela est illustré en , le circuit CIRC 2 comprend un circuit CURRENT SENSOR configuré pour mesurer la valeur du courant IL dans le transistor HS pendant la durée THS. Ainsi, le circuit CURRENT SENSOR est connecté aux deux bornes de conduction principales de l'interrupteur HS, pour recevoir la tension aux bornes de l'interrupteur HS. Le circuit CURRENT SENSOR est également configuré pour fournir, à partir de la tension aux bornes de l'interrupteur HS, un signal ILmeas dont la valeur indique la valeur du courant IL dans l'interrupteur HS pendant chaque durée THS. En variante non illustrée, le circuit CIRC 2 comprend un circuit CURRENT SENSOR configuré pour fournir le signal ILmeas indiquant la valeur du courant IL dans l'inductance L à partir d'une autre grandeur que la tension aux bornes de l'interrupteur HS, ce circuit CIRC 2 pouvant alors ne pas être connecté aux bornes de l'interrupteur HS, mais par exemple aux bornes de l'inductance L. Selon un mode de réalisation, comme cela est illustré en , le circuit CIRC 2 comprend un circuit 700, par exemple un comparateur mis en œuvre par un amplificateur opérationnel, configuré pour comparer la valeur du courant IL à la valeur Iref. Le circuit 700 reçoit alors un signal indiquant la valeur du courant IL, dans cet exemple le signal ILmeas, et un signal indiquant la valeur Iref, dans cet exemple un signal sigIref. Dans l'exemple de la , les signaux ILmeas et sigIref sont fournis aux entrées d'un amplificateur opérationnel configuré en comparateur. Le circuit 700 fournit un signal binaire 702 indiquant si le courant IL est supérieur ou inférieur à Iref. Selon un mode de réalisation, comme cela est illustré en , le circuit CIRC 2 comprend un élément mémorisant 704, par exemple une bascule D, configurée pour mémoriser l'état du signal 702 à chaque fin de durée THS. Pour connaître la fin de chaque durée THS, à titre d'exemple, la bascule 704 reçoit le signal S6 sur son entrée de synchronisation CK. L'élément mémorisant 704 fournit le signal S9. En variante, la mémorisation du signal 702 pour obtenir le signal S9 est omise, et le signal S9 correspond alors au signal 702. La mémorisation de l'état du signal S9 à la fin de chaque durée THS peut alors être mise en œuvre dans le circuit CMD. Dans ce mode de réalisation où le circuit CIRC 2 ne comprend qu'un comparateur 700, le signal S9 n'indique pas si la valeur Ip courante est ou non égale à Iref. Dans ce cas, le circuit CMD ( ) est configuré pour déterminer si le courant Ip est considéré égal à Iref à une étape 504 ( ) courante, à partir du signe de la différence entre les valeurs Ip et Iref de plusieurs impulsions de courant IL correspondant à plusieurs phases P2 successives. En variante, le circuit CIRC 2 comprend deux comparateurs 700, l'un configuré pour comparer la valeur du courant IL à une valeur Iref+, la valeur Iref+ étant supérieure à Iref, et l'autre configuré pour comparer la valeur du courant IL à une valeur Iref-, la valeur Iref- étant inférieure à Iref. Ainsi, les sorties des deux comparateurs permettent de savoir si la valeur du courant IL est inférieure à Iref-, et donc inférieure à Iref, si la valeur du courant IL est supérieure à Iref+, donc supérieure à Iref, ou si la valeur du courant IL est comprise entre Iref+ et Iref- et est alors considérée, dans une telle variante, comme égale à Iref. Dans une telle variante, le signal S9 est déterminé à partir des sorties des deux comparateurs, et est, par exemple, un signal sur deux bits. Dans une telle variante, le circuit CIRC 2 peut comprendre deux éléments mémorisant configurés pour mémoriser les sorties des deux comparateurs à la fin de chaque durée THS. La , représente, de manière plus détaillée, un exemple de mode de réalisation du circuit CIRC 1 du convertisseur 6 de la . En , l'inductance L et les noeuds 104 et 106 sont également représentés. Selon un mode de réalisation, comme cela est illustré en , le circuit CIRC 1 comprend un circuit SIGN DETECTOR. Le circuit SIGN DETECTOR est configuré, à partir de la tension du noeud 104 et de la tension Vout du noeud 106, pour fournir deux signaux binaires indiquant, au moment où l'interrupteur LS commute à l'état ouvert, c'est-à-dire à la fin de chaque durée TLS, si le courant IL est positif, négatif ou nul. Dans cet exemple, le circuit SIGN DETECTOR est similaire au circuit de la des demandes de brevets mentionnées précédemment. Plus particulièrement, le circuit SIGN DETECTOR comprend deux transistors MOS MOS1 et MOS2 reliés en série entre les noeuds 100 et 102. Le circuit SIGN DETECTOR est configuré pour que la tension du noeud 104 détermine l'état passant ou bloqué de chacun des transistors MOS1 et MOS2. Par exemple, les deux transistors MOS1 et MOS2 sont tous les deux dans un même état, l'état bloqué dans ce mode de réalisation, quand la tension du noeud 104 est égale à la tension Vout du noeud 106, les transistors MOS1 et MOS2 sont respectivement passant et bloqué lorsque les deux interrupteurs HS et LS sont bloqués et le courant IL est non nul et positif, d'où il résulte que la tension du noeud 104 est égale à -Vdiode, avec Vdiode la tension (en valeur absolue) aux bornes du transistor LS, et les transistors MOS1 et MOS2 sont respectivement bloqué et passant lorsque les deux interrupteurs HS et LS sont bloqués et le courant IL est négatif, d'où il résulte que la tension du noeud 104 est alors égale à Vin+Vdiode, avec la tension (en valeur absolue) aux bornes du transistor HS. Par exemple, le transistor MOS1 est un transistor NMOS ayant sa source connectée à un noeud interne 800 configuré pour recevoir la tension du noeud 104, son drain connecté à une noeud 802 couplé au noeud 100 par une résistance R1 et sa grille configurée pour recevoir la tension Vout, le transistor MOS2 étant un transistor PMOS ayant sa source connectée au noeud 800, son drain connecté à un noeud 804 couplé au noeud 102 par une résistance R2, et sa grille configurée pour recevoir la tension Vout. Les résistances R1 et R2 sont choisies pour avoir le comportement suivant. Lorsque le courant IL est nul, les deux transistors MOS1 et MOS2 sont bloqués, la tension du noeud 802 est égale à Vin (état haut) et la tension du noeud 804 est nulle (état bas). En outre, lorsque le courant IL est négatif et les interrupteurs HS et LS sont bloqués, le transistor MOS1 est bloqué et le transistor MOS2 est passant d'où il résulte que la tension du noeud 802 est égale à Vin (état haut) et la tension du noeud 804 est plus proche de Vin que de zéro (état haut). A l'inverse, lorsque le courant IL est positif et les interrupteurs HS et LS sont bloqués, le transistor MOS1 est passant et le transistor MOS2 est bloqué d'où il résulte que la tension du noeud 802 est plus proche de zéro que de Vin (état bas) et la tension du noeud 802 est nulle (état bas). Ainsi, en fonction de l'état haut ou bas des noeuds 802 et 804 lorsque les deux interrupteurs HS et LS sont bloqués, il est possible de déterminer si le courant IL est nul, positif ou négatif. Par exemple, le noeud 802 est connecté à l'entrée d'un circuit tampon ("buffer" en anglais) BUFF du circuit SIGN DETECTOR, et le noeud 804 est connecté à l'entrée d'un circuit inverseur INV du circuit SIGN DETECTOR. Le circuit BUFF fournit un bit b1, et le circuit INV fournit un bit b2, l'état des bits b1 et b2 étant déterminé à partir des niveaux de tension sur les noeuds respectifs 802 et 804. Selon un mode de réalisation, comme cela est illustré en , le circuit CIRC 1 comprend un élément mémorisant 806, par exemple une bascule D, configurée pour mémoriser l'état du bit b1 à la fin de chaque durée TLS. Pour connaître la fin de chaque durée TLS, à titre d'exemple, la bascule 806 reçoit le signal S7 ou le signal S7 retardé sur son entrée de synchronisation CK, le retard appliqué au signal S7 permettant d'assurer que la mémorisation du bit b1 s'effectue bien à un instant où les interrupteurs HS et LS sont bloqués et le bit b1 est représentatif du signe du courant IL. De manière similaire le circuit CIRC 1 comprend un élément mémorisant 808, par exemple une bascule D, configurée pour mémoriser l'état du bit b2 à la fin de chaque durée TLS. Pour connaître la fin de chaque durée TLS, à titre d'exemple, la bascule 808 reçoit, comme la bascule 806, le signal S7 ou le signal S7 retardé sur son entrée de synchronisation CK, le retard appliqué au signal S7 permettant d'assurer que la mémorisation du bit b2 s'effectue bien à un instant où les interrupteurs HS et LS sont bloqués et le bit b1 est représentatif du signe du courant IL. Le signal S9 est alors déterminé par les sorties des deux éléments mémorisant 806 et 808, et correspond par exemple à la concaténation de ces deux sorties. En variante, les éléments 806 et 808 sont omis du circuit CIRC 1 et peuvent faire partie du circuit CMD, le signal S9 étant alors déterminé par les bits b1 et b2, et correspondant par exemple à la concaténation de ces deux bits. Dans l'exemple de mode de réalisation décrit ci-dessus, le signal S8 n'indique pas si la valeur Iv courante est nulle (ou considérée comme nulle). Dans ce cas, lors d'une phase P1 courante, le circuit CMD ( ) est configuré pour déterminer si la valeur Iv est considérée comme nulle à partir du signe de la valeur Iv de plusieurs impulsions de courant IL de cette phase P1. La représente, de manière plus détaillée, un exemple de mode de réalisation des deux circuits GENH et GENL du convertisseur 6 de la . Dans cet exemple de mode de réalisation, les deux circuits GENH et GENL sont mis en œuvre par un même circuit référencé GENHL en . Le circuit GENHL comprend un générateur de rampe RAMP H configuré pour recevoir une indication du début de chaque durée THS, par exemple pour recevoir le signal S2, et pour générer une nouvelle rampe de tension Ramp1 à chaque fois qu'il reçoit une indication du début d'une durée THS. De manière similaire, le circuit GENHL comprend un générateur de rampe RAMP L configuré pour recevoir une indication du début de chaque durée TLS, par exemple pour recevoir le signal S4, et pour générer une nouvelle rampe de tension Ramp2 à chaque fois qu'il reçoit une indication du début d'une durée TLS. Dans cet exemple, les sorties des circuits RAMP H et RAMP L fournissant les rampes Ramp1 et Ramp2 sont fournies à deux entrées d'un circuit de sélection MUX1 commandé par un signal H/L, par exemple fournit par le circuit CTRL ( ). Le signal H/L est dans un premier état binaire pendant chaque durée THS, et dans un deuxième état binaire pendant chaque durée TLS, le circuit MUX1 étant configuré pour fournir la sortie du circuit RAMP H sur sa sortie quand le signal H/L est au premier état binaire, et pour fournir la sortie du circuit RAMP L sur sa sortie quand le signal H/L est au deuxième état binaire. Le circuit GENHL reçoit les signaux S12 et S13, c'est-à-dire les signaux de consigne des valeurs des durées THS et TLS. Dans cet exemple, les signaux S12 et S13 sont fournis à deux entrées d'un circuit de sélection MUX2 commandé par le signal H/L. Le circuit MUX2 est configuré pour fournir le signal S12 sur sa sortie quand le signal H/L est au premier état binaire, et pour fournir le signal S13 sur sa sortie quand le signal H/L est au deuxième état binaire. Dans cet exemple, les sorties des circuits MUX1 et MUX2 sont couplées aux deux entrées d'un comparateur 902. Ainsi, le comparateur 902 fournit le signal S1 lorsque le signal H/L est au premier état binaire, et le signal S3 lorsque le signal H/L est au deuxième état binaire. De manière optionnelle, comme cela est illustré en , les sorties des circuits MUX1 et MUX2 sont couplées aux entrées respectives du comparateur 902 par un circuit 900 commandé par un signal binaire SW, par exemple fourni par le circuit CTRL ( ). Lorsque le signal SW est dans un premier état binaire, la sortie du circuit MUX1 est transmise par le circuit 902 à une première des deux entrées du comparateur 902 et la sortie du circuit MUX2 est transmise par le circuit 902 à la deuxième des deux entrées du comparateur 902. A l'inverse, lorsque le signal SW est dans un deuxième état binaire, la sortie du circuit MUX1 est transmise par le circuit 902 à la deuxième des deux entrées du comparateur 902 et la sortie du circuit MUX2 est transmise par le circuit 902 à la première des deux entrées du comparateur 902. Ainsi, en alternant périodiquement les premier et deuxième état binaire du signal SW, cela permet de lisser l'effet du décalage d'entrée ("input offset" en anglais) entre les deux entrées du comparateur 900. Dans l'exemple de la , les circuits MUX1 et MUX2 permettent de fournir les signaux S12 et S13 avec un seul comparateur 902. Dans d'autres exemples non illustrés, le circuit GEN H comprend le circuit RAMP H et le comparateur 902 reçoit la sortie du circuit RAMP H et le signal S12 sur ses entrées, directement ou de manière optionnelle par l'intermédiaire du circuit 900, le circuit GEN L comprenant alors le circuit RAMP L et un autre comparateur 902 recevant la sortie du circuit RAMP H et le signal S12 sur ses entrées, directement ou de manière optionnelle par l'intermédiaire d'un autre circuit 900. Dans ce cas, le comparateur 902 recevant la sortie du circuit GEN H et le signal S12 fournit le signal S1, et l'autre comparateur 902 recevant la sortie du circuit GEN L et le signal S13 fournit le signal S2. Le procédé décrit en relation avec la , lorsqu'il est mis en œuvre dans un convertisseur à découpage abaisseur fonctionnant en PFM, par exemple dans le convertisseur 6, permet d'assurer que les valeurs Iv et Ip du courant IL lors des impulsions de courant dans l'inductance soient respectivement nulle et égale à Iref. Selon un mode de réalisation, un convertisseur à découpage abaisseur fonctionnant en PFM et configuré pour mettre en œuvre le procédé décrit, par exemple le convertisseur 6, fait partie d'une unité de gestion d'alimentation ("Power Management Unit" en anglais), c'est-à-dire un circuit intégré faisant partie d'une puce de circuit intégré et étant configuré pour recevoir un ou plusieurs tension d'alimentation de la puce, et pour fournir une ou plusieurs tensions d'alimentation à des circuits de la puce. Selon un mode de réalisation, l'unité de gestion d'alimentation comprenant un tel convertisseur fait partie d'un microcontrôleur. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, le procédé de la peut être mis en œuvre dans des convertisseurs à découpage abaisseur fonctionnant en PFM du type de celui décrit en relation avec la mais présentant des différences avec le convertisseur 6. Par exemple, dans un convertisseur du type de celui de la , la mise en œuvre du circuit CIRC 1 ne se limite pas à la mise en œuvre décrite en relation avec la et/ou la mise en œuvre du circuit CIRC 2 ne se limite pas à la mise en œuvre décrite en relation avec la et/ou la mise en œuvre des circuits GEN H et GEN L ne se limite pas à la mise en œuvre décrite en relation avec la . Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Procédé de calibration d'un convertisseur (6) à découpage abaisseur fonctionnant en modulation de fréquence d'impulsion, le procédé comprenant une alternance des premières et deuxièmes phases de calibration, chaque première phase (P1) comprenant : - maintenir constante une durée d'état passant (TLS) d'un interrupteur de côté bas (LS) pendant toute la première phase, et - à chaque impulsion de courant (IL) dans une inductance (L) du convertisseur pendant la première phase, déterminer (502) un signe d'une valeur (Iv) du courant (IL) à la fin de la durée d'état passant (TLS) de l'interrupteur de côté bas (LS) et modifier (506) une durée d'état passant (THS) d'un interrupteur de côté haut (HS) de l'impulsion de courant suivante sur la base du signe déterminé ; et chaque deuxième phase (P2) comprenant : - maintenir constante la durée d'état passant (THS) de l'interrupteur de côté haut (HS) pendant toute la deuxième phase, - pour une impulsion de courant (IL) pendant ladite deuxième phase, comparer (504) une valeur (Ip) du courant (IL) à la fin de la durée d'état passant (THS) de l'interrupteur de côté haut (HS) à une valeur cible (Iref), et - modifier (510) la durée d'état passant (TLS) de l'interrupteur de côté bas (LS) sur la base de ladite comparaison pour l'impulsion de courant suivante. Procédé selon la revendication 1, dans lequel, lors d'une première phase (P1) initiale, la durée d'état passant (TLS) de l'interrupteur de côté bas (LS) est maintenue constante et égale à une valeur initiale, et, lors de chaque première phase (P1) suivante, la durée d'état passant (TLS) de l'interrupteur de côté bas est maintenue constante et égale à la durée d'état passant (TLS) de l'interrupteur de côté bas (LS) modifiée lors de la deuxième phase (P2) précédant ladite première phase. Procédé selon la revendication 1 ou 2, dans lequel, à chaque première phase (P1), la durée d'état passant (THS) de l'interrupteur de côté haut (HS) de l'impulsion de courant suivante est augmentée (506) si le signe déterminé est négatif, et est diminuée (506) si le signe déterminé est positif. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel, à chaque deuxième phase (P2), la durée d'état passant (TLS) de l'interrupteur de côté bas (LS) est augmentée (510) si la comparaison indique que la valeur (Ip) du courant à la fin de la durée d'état passant (THS) de l'interrupteur de côté haut (HS) est inférieure à la valeur cible (Iref) et est diminuée (510) si la comparaison indique que la valeur (Iv) du courant à la fin de la durée d'état passant (THS) de l'interrupteur de côté haut (HS) est supérieure à la valeur cible (Iref). Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la comparaison (504) à la valeur cible (Iref) comprend : fournir un signal (ILmeas) indiquant la valeur instantanée du courant (IL) avec un capteur de courant (CURRENT SENSOR) ; comparer ledit signal (ILmeas) avec un signal (sigIref) indiquant la valeur cible (sigIref) avec un comparateur (700) ; et mémoriser un signal (702) indiquant le résultat de la comparaison avec une bascule synchrone (704) commandée sur la base d'un signal de commande (S6) de l'interrupteur de côté haut (HS). Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la détermination du signe de la valeur (Iv) du courant (IL) à la fin de la durée d'état passant (TLS) de l'interrupteur de côté bas (LS) comprend : déterminer le signe du courant (IL) dans l'inductance avec un circuit (SIGN SENSOR), par exemple sur la base d'une tension sur un noeud (104) de connexion des interrupteurs (HS, LS) et d'une tension de sortie (Vout) du convertisseur (6) ; et mémoriser le signe déterminé avec une bascule synchrone (806, 808) commandée sur la base d'un signal de commande (S7) de l'interrupteur de côté bas (LS). Convertisseur à découpage abaisseur (6) configuré pour fonctionner en modulation de fréquence d'impulsion et pour mettre en œuvre le procédé selon l'une quelconque des revendications 1 à 6. Unité de gestion d'alimentation comprenant un convertisseur selon la revendication 7. Microcontrôleur comprenant une unité de gestion d'alimentation selon la revendication 8.