FR 3153952 A1 20250411 FR 2410720 A 20241004 L’invention concerne un alternateur et son redresseur (200). Le redresseur (200) comporte un transistor (TD1) et un circuit de commande de tension de grille (210). Une extrémité de commande du transistor (TD1) reçoit une tension de grille (VG). Le circuit de commande de tension de grille (210) génère la tension de grille (VG) en fonction d’une différence de tension (VDS) entre une tension d’entrée (VS) et une tension redressée (VD). Le circuit de commande de tension de grille (210) détecte un premier moment temporel lorsque la différence de tension (VDS) est inférieure à une première tension de seuil préétablie, fournit la tension de grille (VG) pendant un premier intervalle de temps après le premier moment temporel pour mettre le transistor (TD1) à l’état passant, et établit la différence de tension (VDS) à une première tension de référence. Le circuit de commande de tension de grille (210) régule la tension de grille (VG) pour établir la différence de tension (VDS) à une deuxième tension de référence pendant un deuxième intervalle de temps après le premier intervalle de temps. Le premier intervalle de temps est indépendant d’un cycle de la tension d’entrée (VS). Figure de l’abrégé : Figure 2 ALTERNATEUR ET SON REDRESSEUR La divulgation concerne un redresseur, en particulier un redresseur capable d’empêcher une tension inverse. ETAT DE LA TECHNIQUE Dans un générateur de courant alternatif, un redresseur est souvent adapté pour redresser la tension d’entrée alternative afin de générer une tension redressée qui peut être considérée comme une tension continue. Classiquement, des diodes ou des transistors sont souvent adaptés pour redresser la tension d’entrée. Idéalement, pendant le demi-cycle négatif de la tension redressée, la valeur de tension reste égale à la tension de référence (par exemple, 0 volt). Cependant, dans des situations réelles telles que la tension redressée classiquement connue montrée dans le diagramme de forme d’onde de la FIG. 1 , la valeur de tension de la tension d’entrée de la tension redressée ayant une tension VP comme valeur de crête est inférieure à la tension de référence V0 dans sa demi-onde négative TN. En d’autres termes, une perte de puissance est subie dans le demi-cycle négatif TN de la tension redressée, ce qui diminue l’efficacité opérationnelle du système. PRESENTATION DE L’INVENTION Problème technique Classiquement, le redresseur peut être mis en œuvre en employant un transistor, et le redressement peut être effectué en rendant activement le transistor passant et bloqué. Cependant, si les moments temporels de mise à l’état passant et bloqué du transistor ne sont pas bien établis, un courant inverse peut se produire, ce qui entraîne une diminution des performances du système. Solution au problème La divulgation propose un alternateur et son redresseur, capable d’empêcher l’apparition d’un courant inverse. Le redresseur comprend un transistor et un circuit de commande de tension de grille. Le transistor a une première extrémité recevant une tension d’entrée alternative, une seconde extrémité générant une tension redressée, et une extrémité de commande recevant une tension de grille. Le circuit de commande de tension de grille est couplé au transistor et génère la tension de grille en fonction de la différence de tension entre la tension d’entrée et la tension redressée. Le circuit de commande de tension de grille détecte un premier moment temporel lorsque la différence de tension est inférieure à une première tension de seuil préétablie, fournit la tension de grille pendant un premier intervalle de temps après le premier moment temporel pour mettre le transistor à l’état passant, et établit la différence de tension pour qu’elle soit sensiblement égale à une première tension de référence. Le circuit de commande de tension de grille régule la tension de grille pour établir la différence de tension sensiblement à une deuxième tension de référence pendant un deuxième intervalle de temps après le premier intervalle de temps. Le premier intervalle de temps est indépendant d’un cycle de la tension d’entrée. L’alternateur de la présente divulgation comporte un rotor, un stator et des redresseurs multiples tels que décrits ci-dessus. Le stator est couplé au rotor. Chacun des redresseurs reçoit respectivement la tension d’entrée correspondante. Les redresseurs génèrent ensemble la tension redressée. Effets de l’invention À la lumière de ce qui précède, le circuit de commande de tension de grille de la présente divulgation met rapidement le transistor à l’état passant lorsque la différence de tension entre les deux extrémités du transistor est inférieure à la première tension de seuil préétablie, et maintient l’état conducteur pendant un premier intervalle de temps fixe. En régulant le mécanisme de conduction du transistor, le redresseur de la présente divulgation empêche le courant inverse généré pendant le redressement. PRESENTATION DES FIGURES La FIG. 1 est une forme d’onde de la tension redressée telle qu’elle est classiquement connue. La FIG. 2 est une vue schématique d’un redresseur selon un mode de réalisation de la présente divulgation. La FIG. 3 illustre une forme d’onde lorsqu’un redresseur selon un mode de réalisation de la présente divulgation fonctionne. La FIG. 4 est une vue schématique d’une mise en œuvre d’un circuit de commande de tension de grille selon un mode de réalisation de la présente invention. La FIG. 5 est une vue schématique d’une autre partie du circuit du circuit de commande de tension de grille selon un mode de réalisation de la présente divulgation. La FIG. 6 illustre une forme d’onde lorsqu’un redresseur selon un autre mode de réalisation de la présente divulgation fonctionne. La FIG. 7 est une vue schématique d’une mise en œuvre d’un circuit de commande de tension de grille selon un autre mode de réalisation de la présente divulgation. La FIG. 8 est une vue schématique d’une autre partie du circuit du circuit de commande de tension de grille selon un mode de réalisation de la présente divulgation. La FIG. 9 est une vue schématique d’une forme d’onde d’une différence de tension redressée selon un mode de réalisation de la présente divulgation. La FIG. 10 est une vue schématique d’un alternateur selon un mode de réalisation de la présente divulgation. DESCRIPTION DETAILLEE DE L’INVENTION La FIG. 2 est une vue schématique d’un redresseur selon un mode de réalisation de la présente divulgation. Un redresseur 200 comporte un transistor TD1 et un circuit de commande de tension de grille 210. Le transistor TD1 a une première extrémité recevant une tension d’entrée VS, une seconde extrémité générant une tension redressée VD, et une extrémité de commande recevant une tension de grille VG. Dans ce mode de réalisation, le fonctionnement du transistor TD1 est équivalent à une diode via la tension de grille VG, dans lequel la première extrémité du transistor TD1 est équivalente à la cathode de la diode, et la seconde extrémité du transistor TD1 est équivalente à l’anode de la diode. Le circuit de commande de tension de grille 210 est couplé au transistor TD1 et est adapté pour fournir la tension de grille VG. Le circuit de commande de tension de grille 210 reçoit une différence de tension VDS entre la tension d’entrée VS et la tension redressée VD, et génère la tension de grille VG en fonction de la différence de tension VDS. Pour décrire la tension de grille VG plus en détail, veuillez vous référer à la FIG. 2 et à la FIG. 3 en même temps, dans lesquelles la FIG. 3 illustre une forme d’onde lorsqu’un redresseur selon un mode de réalisation de la présente divulgation fonctionne. Sur la FIG. 3 , la différence de tension VDS a une valeur de crête qui est une tension VP, et a une tension de référence V0. Le demi-cycle positif de la différence de tension VDS se situe entre un moment temporel t0 et un moment temporel t1, tandis que le demi-cycle négatif de la différence de tension VDS se situe entre le moment temporel t1 et un moment temporel t2. Après le moment temporel t1, le circuit de commande de tension de grille 210 détecte si la différence de tension VDS est inférieure à une première tension de seuil préétablie VDS_ON, et établit un premier moment temporel TP1 lorsque la différence de tension VDS est inférieure à la première tension de seuil préétablie VDS_ON. Lorsque le premier moment temporel TP1 est détecté, le circuit de commande de tension de grille 210 peut fournir en continu la tension de grille VG pendant un premier intervalle de temps TZ1 à partir du premier moment temporel TP1 pour mettre le transistor TD1 à l’état passant. En mettant le transistor TD1 à l’état passant, la différence de tension VDS peut être sensiblement égale à une première tension de référence VDS_SW2. Ici, la première tension de référence VDS_SW2 peut être le produit de la résistance à l’état passant du transistor TD1 et du courant circulant à travers le transistor TD1. Ensuite, pendant un deuxième intervalle de temps TZ2 après la fin du premier intervalle de temps TZ1, le circuit de commande de tension de grille 210 conserve la différence de tension VDS à une deuxième tension de référence VDS_REG en régulant la tension de grille VG. Dans ce mode de réalisation, la deuxième tension de référence VDS_REG peut être inférieure à la première tension de référence VDS_SW2. Dans d’autres modes de réalisation de la présente divulgation, la deuxième tension de référence VDS_REG peut être égale ou supérieure à la première tension de référence VDS_SW2, et la présente divulgation n’y est pas limitée. On notera ici que la longueur du premier intervalle de temps TZ1 est fixe. Il peut être illustré en outre que le premier intervalle de temps TZ1 et le cycle de la tension d’entrée VS sont indépendants et non liés l’un à l’autre. La longueur du premier intervalle de temps TZ1 peut être décidée par le concepteur. Et lorsque le cycle de la tension d’entrée VS change, le premier intervalle de temps TZ1 ne change pas en conséquence. À ce propos, dans certains modes de réalisation de la présente divulgation, la longueur du premier intervalle de temps TZ1 peut être de 0 seconde. Pendant un troisième intervalle de temps T3 après le deuxième intervalle de temps TZ2, étant donné que le courant circulant à travers le transistor TD1 diminue rapidement, ce qui s’accompagne de la régulation de la tension de grille VG, la différence de tension VDS commence à augmenter. Le circuit de commande de tension de grille 210 détecte alors le deuxième moment temporel TP2 lorsque la différence de tension VDS augmente jusqu’à atteindre la seconde tension de seuil préétablie VDS_OFF. Après le deuxième moment temporel TP2, le circuit de commande de tension de grille 210 régule la tension de grille VG pour mettre le transistor TD1 à l’état bloqué. Dans le présent mode de réalisation, la seconde tension de seuil préétablie VDS_OFF est supérieure à la première tension de référence VDS_SW2. De surcroît, la première tension de référence VDS_SW2 et la deuxième tension de référence VDS_REG dans le présent mode de réalisation peuvent toutes deux être inférieures à 0 volt, ce qui permet d’obtenir l’effet d’un niveau de protection de courant à une valeur négative. Concernant l’architecture matérielle du circuit de commande de tension de grille 210, veuillez vous référer à la FIG. 4 , qui est une vue schématique d’une mise en œuvre d’un circuit de commande de tension de grille selon un mode de réalisation de la présente divulgation. Un circuit de commande de tension de grille 400 comporte un amplificateur opérationnel OP1, un commutateur SW1, et un commutateur SW2. L’amplificateur opérationnel OP1 reçoit une différence de tension VDS et une tension régulée en tant que deuxième tension de référence VDS_REG, et génère une tension de grille VG au niveau d’une borne de sortie OT en fonction d’un signal de commande EN_OPA. De plus, l’amplificateur opérationnel OP1 reçoit une alimentation VA en tant qu’alimentation opérationnelle, et reçoit une tension de masse VGND en tant que tension de masse de référence. Le commutateur SW2 est connecté en série entre une troisième tension de référence VH et une borne de sortie OT. Le commutateur SW2 est mis à l’état passant ou à l’état bloqué en fonction d’un signal de commande EN_SW2. Le commutateur SW1 est connecté en série entre la tension de masse VGND et la borne de sortie OT. Le commutateur SW1 est mis à l’état passant ou à l’état bloqué en fonction d’un signal de commande EN_SW1. Les bornes d’entrée positive et négative de l’amplificateur opérationnel OP1 reçoivent respectivement la deuxième tension de référence (c’est-à-dire la tension régulée) VDS_REG et la différence de tension VDS. Comme dans le mode de réalisation de la FIG. 3 , lorsque le circuit de commande de tension de grille 400 détecte le premier moment temporel TP1, c’est-à-dire lorsque la différence de tension VDS est inférieure à la première tension de seuil préétablie VDS_ON, il génère le signal de commande EN_SW2 pour conserver le commutateur SW2 à l’état passant pendant le premier intervalle de temps TZ1. En même temps, le commutateur SW1 est mis à l’état bloqué en fonction du signal de commande EN_SW1, et l’amplificateur opérationnel OP1 arrête son fonctionnement (hors service) en fonction du signal de commande EN_OPA. La tension de grille VG à la borne de sortie OT du circuit de commande de tension de grille 400 est égale à la troisième tension de référence VH, le commutateur SW2 étant passant, et la valeur de la troisième tension de référence VH est supérieure à la tension du transistor TD1 passant. À cet instant, la tension de grille VG entraîne la mise à l’état passant du transistor TD1 (par exemple, pour être complètement passant), et la différence de tension VDS est limitée pour être égale à la première tension de référence VDS_SW2. Après le premier intervalle de temps TZ1 qui est maintenu pendant une durée fixe, pendant le deuxième intervalle de temps TZ2, le circuit de commande de tension de grille 400 met les commutateurs SW1 et SW2 à l’état bloqué respectivement par les signaux de commande générés EN_SW1 et EN_SW2, et active (met en service) l’amplificateur opérationnel OP1 par le signal de commande EN_OPA. À cet instant, la tension de grille VG est dominée par l’amplificateur opérationnel OP1. L’amplificateur opérationnel OP1 régule la différence de tension VDS en fonction de la deuxième tension de référence VDS_REG, de sorte que la différence de tension VDS puisse être égale à la deuxième tension de référence VDS_REG. Dans l’intervalle de temps TZ3, lorsque le courant circulant à travers le transistor TD1 diminue et la tension de grille VG générée par l’amplificateur opérationnel OP1 agit, la différence de tension VDS augmente progressivement. Après le deuxième moment temporel TP2, lorsque la différence de tension VDS augmente jusqu’à la seconde tension de seuil préétablie VDS_OFF, le circuit de commande de tension de grille 400 met le commutateur SW2 à l’état bloqué via le signal de commande EN_SW2, et arrête le fonctionnement de l’amplificateur opérationnel OP1 via le signal de commande EN_OPA ; et le commutateur SW1 est mis à l’état passant via le signal de commande EN_SW1. À cet instant, la tension de grille VG est abaissée jusqu’à la tension de masse VGND via le commutateur SW1 passant. Le transistor TD1 est mis à l’état bloqué selon la tension de grille VG à la tension de masse VGND. Le circuit de l’amplificateur opérationnel OP1 dans ce mode de réalisation peut être mis en œuvre en utilisant un amplificateur différentiel familier à la personne du métier. Et les commutateurs SW1 et SW2 dans ce mode de réalisation peuvent être configurés en utilisant des composants électroniques bien connus dans le domaine des semi-conducteurs (tels que des transistors). La divulgation n’a aucune restriction spécifique à cet égard. Veuillez vous référer aux figures 3 à 5 en même temps. La FIG. 5 est une vue schématique d’une autre partie du circuit du circuit de commande de tension de grille selon un mode de réalisation de la présente divulgation. Le circuit de commande de tension de grille 400 comporte en outre un comparateur 510 et un compteur 520. Le comparateur 510 reçoit la différence de tension VDS, la première tension de seuil préétablie VDS_ON, et la seconde tension de seuil préétablie VDS_OFF. La première tension de seuil préétablie VDS_ON et la seconde tension de seuil préétablie VDS_OFF peuvent toutes deux être des valeurs de tension préétablies. Le comparateur 510 peut comparer la différence de tension VDS avec la première tension de seuil préétablie VDS_ON pour générer un résultat de comparaison CM1, et comparer la différence de tension VDS avec la seconde tension de seuil préétablie VDS_OFF pour générer un résultat de comparaison CM2. Le résultat de comparaison CM1 peut être configuré pour déterminer le premier moment temporel TP1, et le résultat de comparaison CM2 peut être configuré pour déterminer le deuxième moment temporel TP2. Et le compteur 520 effectue une opération de comptage sur la base d’un signal d’horloge. Le compteur 520 peut lancer l’opération de comptage en fonction du résultat de comparaison CM1. Lorsque le résultat de la comparaison CM1 indique la détection du premier moment temporel TP1, le compteur 520 lance son opération de comptage. Le compteur 520 peut avoir une valeur cible de comptage préétablie, et lorsque le résultat de comptage du compteur 520 est égal à la valeur cible de comptage, l’opération de comptage s’arrête. La durée pendant laquelle le compteur 520 effectue l’opération de comptage peut être configurée pour définir le premier intervalle de temps TZ1. On notera que la valeur cible de comptage mentionnée ci-dessus est une valeur fixe indépendante du cycle de la tension d’entrée VS. À ce propos, le circuit de commande de tension de grille 400 peut générer le signal de commande EN_SW2 en fonction du premier intervalle de temps TZ1 compté par le compteur 520 pour conserver le commutateur SW2 à l’état passant pendant le premier intervalle de temps TZ1. Le circuit de commande de tension de grille 400 peut générer un signal de commande EN_SW1 pour mettre le commutateur SW1 à l’état passant en fonction du résultat de comparaison CM2. Le circuit de commande de tension de grille 400 peut générer le signal de commande EN_OPA en fonction des résultats de comparaison CM1 et CM2, et conserver l’amplificateur opérationnel OP1 activé pendant le deuxième intervalle de temps TZ2 (c’est-à-dire l’intervalle de temps entre la fin du premier intervalle de temps TZ1 et le deuxième moment temporel TP2). Veuillez vous référer à la FIG. 2 et à la FIG. 6 en même temps. La FIG. 6 illustre une forme d’onde lorsqu’un redresseur selon un mode de réalisation de la présente divulgation fonctionne. Sur la FIG. 6 , le circuit de commande de tension de grille 210 détermine le premier moment temporel TP1 lorsque la différence de tension VDS chute à la première tension de seuil préétablie VDS_ON, et fournit la tension de grille VG pendant le premier intervalle de temps TZ1 pour conserver le transistor TD1 à l’état passant. Pendant le premier intervalle de temps TZ1, la différence de tension VDS peut être régulée pour être sensiblement égale à la première tension de référence VDS_SW2. Dans ce mode de réalisation, le premier intervalle de temps TZ1 peut être maintenu pendant une durée fixe, et la durée fixe est indépendante et non liée au cycle de la tension d’entrée VS. Après la fin du premier intervalle de temps TZ1, pendant le deuxième intervalle de temps TZ2, le circuit de commande de tension de grille 210 établit la tension de grille VG à la deuxième tension de référence VDS_REG, et commande le transistor TD1 de sorte que la différence de tension VDS en régime permanent soit égale à la deuxième tension de référence VDS_REG. Pendant le troisième intervalle de temps TZ3, en fonction du courant décroissant circulant à travers le transistor TD1, et accompagné de l’action de la tension de grille VG, la différence de tension VDS augmente progressivement. Le circuit de commande de tension de grille 210 détecte le deuxième moment temporel TP2 lorsque la différence de tension VDS augmente pour être égale à une première tension de blocage VDS_CLP. Après le deuxième moment temporel TP2, le circuit de commande de tension de grille 210 entre dans un quatrième intervalle de temps TZ4. Pendant le quatrième intervalle de temps TZ4, le circuit de commande de tension de grille 210 établit la tension de grille VG à une seconde tension de blocage VG_CLP. À cet instant, le transistor TD1 a une impédance relativement élevée en fonction de la tension de grille VG qui est égale à la seconde tension de blocage VG_CLP, ne permettant qu’à une petite quantité de courant de circuler. À cet instant, le transistor TD1 peut fonctionner dans une région sous-critique ou de saturation. Puisque le transistor TD1 ne permet qu’à une petite quantité de courant de circuler, la différence de tension VDS à cet instant est proche de et légèrement inférieure à la deuxième tension de référence VDS_REG. Dans d’autres modes de réalisation de la présente divulgation, la différence de tension VDS à cet instant peut également être légèrement supérieure à la deuxième tension de référence VDS_REG, ce à quoi la présente divulgation n’est pas limitée. On notera ici que le quatrième intervalle de temps TZ4 peut être maintenu pendant une durée fixe préétablie. La durée du quatrième intervalle de temps TZ4 peut être décidée par le concepteur, sans qu’il y ait de limite certaine. Après la fin du quatrième intervalle de temps TZ4, pendant un cinquième intervalle de temps TZ5, le circuit de commande de tension de grille 210 peut fournir la tension de grille VG en fonction de la différence entre la deuxième tension de référence VDS_REG et la différence de tension VDS, et établir la différence de tension VDS en régime permanent pour qu’elle soit égale à la deuxième tension de référence VDS_REG. Ensuite, dans un sixième intervalle de temps TZ6, la différence de tension VDS peut augmenter rapidement. Lorsque le circuit de commande de tension de grille 210 détecte le troisième moment temporel TP3 auquel la différence de tension VDS augmente jusqu’à la seconde tension de seuil préétablie VDS_OFF, le circuit de commande de tension de grille 210 peut abaisser la valeur de tension de la tension de grille VG et mettre le transistor TD1 à l’état bloqué. Veuillez vous référer à la FIG. 6 et à la FIG. 7 en même temps. La FIG. 7 est une vue schématique d’une mise en œuvre d’un circuit de commande de tension de grille selon un autre mode de réalisation de la présente divulgation. Un circuit de commande de tension de grille 700 comporte un amplificateur opérationnel OP1, un commutateur SW1, un commutateur SW2, et un commutateur SW3. L’amplificateur opérationnel OP1 reçoit une différence de tension VDS et une tension régulée en tant que deuxième tension de référence VDS_REG, et génère une tension de grille VG à une borne de sortie OT en fonction d’un signal de commande EN_OPA. De plus, l’amplificateur opérationnel OP1 reçoit une alimentation VA en tant qu’alimentation opérationnelle, et reçoit une tension de masse VGND en tant que tension de masse de référence. Le commutateur SW2 est connecté en série entre une troisième tension de référence VH et une borne de sortie OT. Le commutateur SW2 est mis à l’état passant ou à l’état bloqué en fonction d’un signal de commande EN_SW2. Le commutateur SW1 est connecté en série entre la tension de masse VGND et la borne de sortie OT. Le commutateur SW1 est mis à l’état passant ou à l’état bloqué en fonction d’un signal de commande EN_SW1. Le commutateur SW3 est couplé entre la borne de sortie OT et la seconde tension de blocage VG_CLP, et est mis à l’état passant ou à l’état bloqué en fonction du signal de commande EN_SW3. Les bornes d’entrée positive et négative de l’amplificateur opérationnel OP1 reçoivent respectivement la deuxième tension de référence (c’est-à-dire la tension régulée) VDS_REG et la différence de tension VDS. Comme dans la forme d’onde de la FIG. 6 , lorsque le premier moment temporel TP1 est détecté, dans le premier intervalle de temps TZ1, le circuit de commande de tension de grille 700 met le commutateur SW2 à l’état passant via le signal de commande EN_SW2, et met le commutateur SW1 à l’état bloqué via le signal de commande EN_SW1 ; et l’amplificateur opérationnel OP1 est mis hors service via le signal de commande EN_OPA. À cet instant, la tension de grille VG est égale à la troisième tension de référence VH et a une valeur de tension suffisamment élevée pour mettre le transistor TD1 à l’état passant. Pendant le deuxième intervalle de temps TZ2 après la fin du premier intervalle de temps TZ1, le circuit de commande de tension de grille 700 met les commutateurs SW1, SW2 et SW3 à l’état bloqué respectivement via les signaux de commande EN_SW1, EN_SW2 et EN_SW3, et active l’amplificateur opérationnel OP1 via le signal de commande EN_OPA. Pendant le deuxième intervalle de temps TZ2, l’amplificateur opérationnel OP1 génère la tension de grille VG en fonction de la différence entre la deuxième tension de référence VDS_REG et la différence de tension VDS, et commande le transistor TD1 pour établir la différence de tension VDS en régime permanent à la deuxième tension de référence VDS_REG. Pendant le troisième intervalle de temps TZ3, la différence de tension VDS augmente progressivement en fonction du courant décroissant circulant à travers le transistor TD1. Le circuit de commande de tension de grille 700 détecte alors le deuxième moment temporel TP2 lorsque la différence de tension VDS est égale à la première tension de blocage VDS_CLP. Le circuit de commande de tension de grille 700 met ensuite le commutateur SW3 à l’état passant (les commutateurs SW1 et SW2 sont mis à l’état bloqué, et l’amplificateur opérationnel OP1 est mis hors service) via le signal de commande EN_SW3 pendant le quatrième intervalle de temps TZ4 qui est après le deuxième moment temporel TP2. La tension de grille VG est établie pour être égale à la seconde tension de blocage VG_CLP via le commutateur SW3 passant. Pendant le cinquième intervalle de temps TZ5 qui est après le quatrième intervalle de temps TZ4, les commutateurs SW1 à SW3 sont tous mis à l’état bloqué, tandis que l’amplificateur opérationnel OP1 est activé. Pendant le cinquième intervalle de temps TZ5, via la tension de grille VG, la différence de tension VDS entre les deux extrémités du transistor TD1 peut être égale à la deuxième tension de référence VDS_REG. Pendant le sixième intervalle de temps TZ6, la différence de tension VDS augmente progressivement en fonction du courant décroissant circulant à travers le transistor TD1. Le circuit de commande de tension de grille 700 détecte le troisième moment temporel TP3 lorsque la différence de tension VDS augmente jusqu’à atteindre la seconde tension de seuil préétablie VDS_OFF, et génère le signal de commande EN_SW1 en fonction du troisième moment temporel TP3, de sorte que le commutateur SW1 soit mis à l’état passant. Dans le même temps, les commutateurs SW2 et SW3 sont mis à l’état bloqué et l’amplificateur opérationnel OP1 est mis hors service. De cette façon, le transistor TD1 est mis à l’état bloqué de manière correspondante. Veuillez vous référer à la FIG. 6 , à la FIG. 7 et à la FIG. 8 en même temps. La FIG. 8 est une vue schématique d’une autre partie du circuit du circuit de commande de tension de grille selon un mode de réalisation de la présente divulgation. Sur la FIG. 8 , le circuit de commande de tension de grille 700 comporte en outre un comparateur 810 et un compteur 820. Le comparateur 810 reçoit la première tension de seuil préétablie VDS_ON, la seconde tension de seuil préétablie VDS_OFF, la première tension de blocage VDS_CLP et la différence de tension VDS. Le comparateur 810 compare la différence de tension VDS avec la première tension de seuil préétablie VDS_ON, la seconde tension de seuil préétablie VDS_OFF et la première tension de blocage VDS_CLP qui sont déterminées au préalable, et génère les résultats de comparaison CM1, CM3 et CM2, respectivement. Les résultats de comparaison CM1, CM3 et CM2 peuvent être adaptés pour déterminer respectivement le premier moment temporel TP1, le troisième moment temporel TP3 et le deuxième moment temporel TP2. Le compteur 820 reçoit les résultats de comparaison CM1 et CM2, et effectue l’opération de comptage pendant le premier intervalle de temps TZ1 après le premier moment temporel TP1, et effectue l’opération de comptage pendant le quatrième intervalle de temps TZ4 après le deuxième moment temporel TP2. De plus, le circuit de commande de tension de grille 700 peut générer les signaux de commande EN_SW1, EN_SW2, EN_SW3 et EN_OPA en fonction du premier intervalle de temps TZ1, le quatrième intervalle de temps TZ4 et le résultat de comparaison CM3. De même, le circuit de l’amplificateur opérationnel OP1 dans ce mode de réalisation peut être mis en œuvre en utilisant un amplificateur différentiel connu de la personne du métier. Et les commutateurs SW1, SW2, et SW3 dans ce mode de réalisation peuvent être configurés en utilisant des composants électroniques bien connus dans le domaine des semi-conducteurs (tels que des transistors). La divulgation n’a aucune restriction spécifique à cet égard. La FIG. 9 est une vue schématique d’une forme d’onde d’une différence de tension redressée selon un mode de réalisation de la présente divulgation. Dans ce mode de réalisation, le redresseur conserve la différence de tension VDS redressée à une valeur de tension inférieure à 0 volt pendant le demi-cycle négatif. Spécifiquement, en prenant la forme d’onde de la FIG. 3 comme exemple, la valeur de tension de la différence de tension VDS peut être une tension négative pendant le premier intervalle de temps TZ1 et le deuxième intervalle de temps TZ2. De cette façon, l’effet de niveau de protection de courant négatif peut être obtenu. La FIG. 10 est une vue schématique d’un alternateur selon un mode de réalisation de la présente divulgation. L’alternateur 1000 comporte un rotor RT, un stator ST, et une pluralité de redresseurs 1011 à 1032. Dans ce mode de réalisation, le stator ST génère une pluralité de tensions de phase VU, VV et VW. Les tensions de phase VU, VV et VW sont respectivement fournies à une pluralité de circuits redresseurs 1010, 1020 et 1030 de phases différentes. Le circuit redresseur 1010 comporte des redresseurs 1011 et 1012 couplés en série. Le circuit redresseur 1020 comporte des redresseurs 1021 et 1022 couplés en série. Et le circuit redresseur 1030 comporte des redresseurs 1031 et 1032 couplés en série. Dans ce mode de réalisation, l’alternateur 1000 comporte également un résistor R1 (une charge équivalente ou une résistance équivalente d’une batterie rechargeable) couplé en parallèle et un condensateur C1 qui est un condensateur de charge équivalent pour générer une tension de sortie redressée proche d’une tension continue. Les redresseurs 1011 à 1032 dans ce mode de réalisation peuvent être mis en œuvre en employant l’un quelconque des redresseurs 200, 400 et 700 des modes de réalisation précédents. Des détails pertinents ont été décrits dans les modes de réalisation et mises en œuvre susmentionnés, qui ne seront pas répétés ci-après. En résumé, le redresseur de la présente divulgation met rapidement le transistor à l’état passant et le conserve dans l’état conducteur pendant un premier intervalle de temps fixe après le premier moment temporel lorsque la différence de tension est inférieure à la première tension de seuil préétablie, ce qui empêche la mauvaise efficacité de mise à l’état passant trop lente du transistor. De plus, dans un autre mode de réalisation de la présente divulgation, le redresseur compare en outre la différence de tension avec la première tension de blocage, et ralentit ainsi le moment temporel de mise à l’état bloqué du transistor, ce qui empêche efficacement le courant inverse généré par la mise à l’état bloqué trop lente du transistor. À la lumière de ce qui précède, la présente divulgation régule efficacement les moments temporels de mise à l’état passant et à l’état bloqué du transistor, et empêche le courant inverse généré pendant le redressement, en maintenant les performances du système. Bien que la divulgation ait été présentée par les modes de réalisation ci-dessus, ils ne sont pas destinés à limiter la divulgation. Pour toute personne du métier, des modifications et des améliorations des modes de réalisation divulgués peuvent être réalisées sans s’écarter de l’esprit et de la portée de la divulgation. En conséquence, la portée de la divulgation est définie par les revendications jointes ci-dessous et leurs équivalents. Applicabilité industrielle L’alternateur et le redresseur de la présente divulgation peuvent être appliqués à la prévention de courant inverse. Liste des références numériques 1000 : alternateur 1010, 1020, 1030 : circuit redresseur 1011~1032 : redresseur 200 : redresseur 210, 400, 700 : circuit de commande de tension de grille 810, 510 : comparateur 820, 520 : compteur C1 : condensateur CM1~CM3 : résultat de comparaison EN_OPA, EN_SW1, EN_SW2, EN_SW3 : signal de commande OP1 : amplificateur opérationnel OT : borne de sortie RT : rotor ST : stator SW1, SW2, SW3 : commutateur t1, t2, t3, TP1~TP3 : moment temporel TD1 : transistor TN : demi-cycle négatif TZ1~TZ6 : intervalle de temps V0 : tension de référence VA : alimentation VD : tension redressée VDS : différence de tension VDS_CLP, VG_CLP : tension de blocage VDS_ON, VDS_OFF : tension de seuil préétablie VDS_SW2, VDS_REG, VH : tension de référence VG : tension de grille VGND, VP : tension VS : tension d’entrée VU, VV, VW : tension de phase Redresseur (200, 1011, 1012, 1021, 1022, 1031, 1032), comprenant : un transistor (TD1), comprenant une première extrémité recevant une tension d’entrée (VS) alternative, une seconde extrémité générant une tension redressée (VD), et une extrémité de commande recevant une tension de grille (VG) ; et un circuit de commande de tension de grille (210, 400, 700), couplé au transistor (TD1), et générant la tension de grille (VG) en fonction d’une différence de tension (VDS) entre la tension d’entrée (VS) et la tension redressée (VD), dans lequel : le circuit de commande de tension de grille (210, 400, 700) détecte un premier moment temporel (TP1) lorsque la différence de tension (VDS) est inférieure à une première tension de seuil préétablie (VDS_ON), fournit la tension de grille (VG) pendant un premier intervalle de temps (TZ1) après le premier moment temporel (TP1) pour mettre le transistor (TD1) à l’état passant, et établit la différence de tension (VDS) pour qu’elle soit sensiblement égale à une première tension de référence (VDS_SW2) ; et le circuit de commande de tension de grille (210, 400, 700) régule la tension de grille (VG) pour établir la différence de tension (VDS) sensiblement à une deuxième tension de référence (VDS_REG) pendant un deuxième intervalle de temps (TZ2) après le premier intervalle de temps (TZ1), dans lequel le premier intervalle de temps (TZ1) est indépendant d’un cycle de la tension d’entrée (VS), le redresseur étant configuré de sorte que, pendant un troisième intervalle de temps (TZ3) après le deuxième intervalle de temps (TZ2), le circuit de commande de tension de grille (210, 400, 700) détecte un deuxième moment temporel (TP2) lorsque la différence de tension (VDS) augmente de la deuxième tension de référence (VDS_REG) à une seconde tension de seuil préétablie (VDS_OFF), et régule la tension de grille (VG) de sorte que le transistor (TD1) soit mis hors tension après le deuxième moment temporel (TP2). Redresseur (200, 1011, 1012, 1021, 1022, 1031, 1032) selon la revendication 1, dans lequel la première tension de référence (VDS_SW2) est inférieure à 0 volt. Redresseur (200, 1011, 1012, 1021, 1022, 1031, 1032) selon l’une des revendications précédentes, dans lequel le circuit de commande de tension de grille (210, 400, 700) comprend : un amplificateur opérationnel (OP1), recevant la différence de tension (VDS) et une tension régulée, activé pendant le deuxième intervalle de temps (TZ2), et générant la tension de grille (VG) en fonction de la différence de tension (VDS) et la tension régulée ; un premier commutateur (SW1), connecté en série entre une tension de masse (VGND) et la borne de sortie (OT), et mis à l’état passant pendant le troisième intervalle de temps (TZ3) ; et un deuxième commutateur (SW2), connecté en série entre une troisième tension de référence (VH) et la borne de sortie (OT), et mis à l’état passant pendant le premier intervalle de temps (TZ1), dans lequel la tension régulée est égale à la deuxième tension de référence (VDS_REG). Redresseur (200, 1011, 1012, 1021, 1022, 1031, 1032) selon la revendication 3, comprenant en outre : un comparateur de tension (810, 510), comparant la différence de tension (VDS) avec la première tension de seuil préétablie (VDS_ON) et la seconde tension de seuil préétablie (VDS_OFF), et générant le premier moment temporel (TP1) et le deuxième moment temporel (TP2) ; et un compteur (820, 520), comptant le premier intervalle de temps (TZ1). Alternateur (1000), comprenant : un rotor (RT) ; un stator (ST), couplé au rotor (RT) ; et les redresseurs (200, 1011, 1012, 1021, 1022, 1031, 1032) selon la revendication 1, dans lesquels chacun des redresseurs (200, 1011, 1012, 1021, 1022, 1031, 1032) reçoit la tension d’entrée (VS) alternative correspondante comme tension d’entrée (VS), et les redresseurs (200, 1011, 1012, 1021, 1022, 1031, 1032) génèrent ensemble la tension redressée (VD).