FR 3152098 A1 20250214 FR 2308606 A 20230809 Générateur de rampe de tension La présente description concerne un circuit, ou un procédé dans un circuit, comprenant : un premier réseau de capacités (3) comprenant n éléments capacitifs nominalement égaux (Ci) ayant chacun une première électrode reliée, par l'intermédiaire de commutateurs respectifs (Ki), soit à une tension de référence (VREF), soit à la masse ; un amplificateur différentiel ayant une première entrée (-) reliée à une sortie (21) dudit premier convertisseur, une deuxième entrée (+) mise à la masse, et une sortie (28) fournissant une rampe de tension (VRAMP) ; un circuit de rétroaction capacitif reliant la sortie dudit amplificateur différentiel à ladite première entrée ; et un deuxième réseau de capacités (4) dont une sortie est reliée à la première entrée (-) de l'amplificateur différentiel (25), les éléments capacitifs étant organisés en ensembles et le procédé comprenant en outre le couplage commandé, ensemble par ensemble, de deuxièmes électrodes des éléments capacitifs à ladite première entrée de l'amplificateur. Figure abstraite : Fig. 3 Générateur de rampe de tension La présente description concerne de façon générale des générateurs de rampe de tension et des procédés correspondants et, plus particulièrement, des générateurs de rampe utilisés dans des convertisseurs analogique-numérique (ADC). La présente description s'applique plus particulièrement à des capteurs d'images. Les générateurs de rampe de tension, en particulier ceux qui alimentent les convertisseurs analogique-numérique de type rampe dans les capteurs d'images, sont soumis à des spécifications strictes, en particulier en termes de bruit, en termes de taux de réjection en tension d'alimentation, ou encore en termes de non-linéarité par rapport à une rampe idéale. Par exemple, il est souhaitable d'obtenir un rapport signal sur bruit (SNR) relativement élevé. Il existe un besoin pour un générateur de rampe ayant de meilleures performances que les solutions existantes en termes de bruit. Un mode de réalisation pallie tout ou partie des inconvénients des générateurs de rampe connus pour les convertisseurs numérique-analogique. Un mode de réalisation prévoit un circuit comprenant : un premier réseau de capacités comprenant n éléments capacitifs nominalement égaux ayant chacun une première électrode reliée, par l'intermédiaire de commutateurs respectifs, soit à une tension de référence, soit à la masse ; un amplificateur différentiel ayant une première entrée reliée à une sortie dudit premier réseau de capacités, une deuxième entrée mise à la masse, et une sortie fournissant une rampe de tension ; et un circuit de rétroaction capacitif reliant la sortie dudit amplificateur différentiel à ladite première entrée ; et un circuit de rétroaction capacitif reliant la sortie de l'amplificateur différentiel à ladite première entrée ; et un deuxième réseau de capacités dont une sortie est reliée à la première entrée de l'amplificateur différentiel, dans lequel les éléments capacitifs d'entrée sont organisés en ensembles et des deuxièmes électrodes des éléments capacitifs d'entrée sont interconnectées, ensemble par ensemble, et reliées de façon commandable à ladite entrée de l'amplificateur. Un mode de réalisation prévoit un procédé comprenant : dans un circuit comprenant : un premier réseau de capacités comprenant n éléments capacitifs nominalement égaux ayant chacun une première électrode reliée, par l'intermédiaire de commutateurs respectifs, soit à une tension de référence, soit à la masse ; un amplificateur différentiel ayant une première entrée reliée à une sortie dudit premier convertisseur, une deuxième entrée mise à la masse et une sortie fournissant une rampe de tension ; un circuit de rétroaction capacitif reliant la sortie dudit l'amplificateur différentiel à ladite première entrée ; et un deuxième réseau de capacités dont une sortie est reliée à la première entrée de l'amplificateur différentiel (25), les éléments capacitifs étant organisés en ensembles et le procédé comprenant en outre le couplage de façon commandable, ensemble par ensemble, de deuxièmes électrodes des éléments capacitifs à ladite première entrée de l'amplificateur. Selon un mode de réalisation, les éléments capacitifs sont organisés en m ensembles de n/(2^j) éléments capacitifs, j allant de 1 à m, plus un ensemble de n/(2^m) éléments capacitifs, où 2^m représente un gain de conversion maximal. Selon un mode de réalisation, la commutation des éléments capacitifs est effectuée à une fréquence donnée pour définir des paliers de tension dans le signal de sortie de l'amplificateur différentiel, la durée des paliers du premier réseau de capacités correspondant à la durée des paliers du deuxième réseau de capacités multipliée par un gain de conversion. Selon un mode de réalisation, le gain conditionne le nombre d'ensembles reliés à la première entrée de l'amplificateur. Selon un mode de réalisation, le deuxième réseau de capacités fournit des pas ayant une amplitude correspondant au DAC principal, divisé par le gain de conversion. Selon un mode de réalisation, les ensembles d'éléments capacitifs du premier réseau de capacités sont en parallèle, m commutateurs reliant individuellement chacun des m premiers ensembles à la première entrée de l'amplificateur et ledit ensemble de n/(2^m) éléments capacitifs est connecté de façon permanente à ladite première entrée. Selon un mode de réalisation, chacun des m premiers ensembles d'éléments capacitifs du premier réseau de capacités est relié à l'ensemble d'éléments capacitifs de rang supérieur j par un commutateur et ledit ensemble de n/(2^m) éléments capacitifs est connecté de façon permanente à ladite première entrée. Selon un mode de réalisation, la fréquence des pas de sortie reste la même pour tous les gains de conversion. Un mode de réalisation prévoit un générateur de rampe de tension comprenant un circuit tel que décrit. Un mode de réalisation prévoit un convertisseur numérique-analogique comprenant un générateur de rampe de tension tel que décrit. Un mode de réalisation prévoit un capteur d'image comprenant au moins un convertisseur numérique-analogique tel que décrit. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente schématiquement un dispositif électronique, par exemple un capteur d'images ; la représente schématiquement un mode de réalisation d'un générateur de rampe à capacités commutées ; la représente, très schématiquement, un mode de réalisation d'un générateur de rampe de tension ; la représente le fonctionnement du générateur de rampe de la ; les figures 5A et 5B représentent deux détails équivalents du générateur de rampe de la ; la représente le fonctionnement du générateur de rampe dans le mode de réalisation des figures 5A et 5B ; les figures 7A et 7B représentent deux détails équivalents du générateur de rampe de la , selon une approche binaire et selon une approche thermométrique, respectivement ; la représente le fonctionnement du générateur de rampe dans le mode de réalisation des figures 7A et 7B ; et la représente schématiquement une variante de mode de réalisation d'un générateur de rampe de tension. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente schématiquement un dispositif électronique, par exemple un capteur d'images 1. Le capteur d'image 1 comprend, entre autres, une matrice de pixels 12 et un convertisseur numérique-analogique 14, la matrice de pixels 12 étant reliée à une sortie du convertisseur 14 fournissant une rampe de tension VRAMP. La rampe de tension est, par exemple, utilisée par des convertisseurs analogique-numérique à pente unique (non représentés) de la matrice de pixels 12, configurés pour convertir les niveaux de tension analogiques des pixels en valeurs numériques. Dans d'autres modes de réalisation, lorsque le dispositif 1 n'est pas un capteur d'images, l'élément portant la référence numérique 12 est une charge à alimenter avec une rampe de tension ou un circuit utilisant une rampe de tension, et comprenant ou non des convertisseurs analogique-numérique de type rampe. Le convertisseur numérique-analogique 14 comprend un générateur de rampe de tension 2 (RAMP GEN) qui fournit la rampe de tension VRAMP, commandé par un contrôleur 142 (CTRL). Le générateur de rampe 2 est un générateur de rampe à capacités commutées et le contrôleur 142 est configuré pour fournir des signaux de commande au générateur de rampe 2 sur la base de : un signal d'horloge CK fourni par un générateur d'horloge 144 (CK GEN) ; une valeur numérique CONFIG fixant l'amplitude, la pente, la synchronisation, le décalage de la rampe, etc., de la rampe de tension VRAMP ; et une tension VREF qui conditionne, avec d'autres paramètres, la pente de la rampe. La représente schématiquement un mode de réalisation d'un générateur de rampe à capacités commutées 2. Le générateur de rampe 2 comprend une pluralité d'éléments capacitifs Ci, c'est-à-dire n éléments capacitifs Ci, avec i allant de 1 à n, ayant des premières électrodes respectives 22i reliées, par l'intermédiaire de commutateurs respectifs Ki, soit à un nœud 23, soit à un nœud 24, et une deuxième électrode commune, ou leurs deuxièmes électrodes respectives, connectée(s) à un nœud commun 21. Le nœud 23 est configuré pour recevoir une tension continue, par exemple une tension positive VREF, en provenance du circuit de commande 142. Le nœud 24 est configuré, dans cet exemple, pour être mis à la masse. Selon une variante, le nœud 24 reçoit également une tension fournie par le circuit de commande 142. Le nœud commun 21 est connecté à une entrée inverseuse (-) d'un amplificateur différentiel 25. Une entrée non inverseuse (+) de l'amplificateur 25 est reliée, de préférence connectée, à la masse. L'amplificateur 25 est associé à un circuit de rétroaction capacitif 26. Le circuit de rétroaction 26 comprend, dans cet exemple, un élément capacitif variable CFB reliant un nœud de sortie 28 de l'amplificateur 25 à son entrée inverseuse (-). Le nœud de sortie 28 de l'amplificateur 25 est de préférence relié à la masse par l'intermédiaire d'un condensateur de filtrage CL. Une rampe de tension est générée en commutant successivement les commutateurs Ki de la masse à VREF pour, à chaque étape, transférer une charge supplémentaire au condensateur de rétroaction CFB afin de diminuer ou d'augmenter progressivement la tension de sortie de l'amplificateur. L'élément capacitif CL filtre la rampe à pas pour obtenir une rampe linéaire approximative VRAMP. En supposant que tous les éléments capacitifs Ci ont la même valeur Cin, la variation maximale (en valeur absolue) de la rampe de tension VRAMP correspond à |VREF*n*Cin/CFB|. Le contrôleur 142 comporte, par exemple, une machine d'états finis qui fonctionne en tant que registre à décalage pour commander successivement les commutateurs Ki, chaque opération de commutation transférant une charge de VREF*Cin à l'élément capacitif CFB. Dans la description qui précède et qui suit, lorsqu'il est fait référence à la valeur de l'amplitude des pas, cela signifie la valeur absolue de cette amplitude. Une réinitialisation de la rampe peut être effectuée, par exemple, en court-circuitant, par l'intermédiaire d'un commutateur 27, l'élément capacitif CFB et en mettant à la masse tous les éléments capacitifs Ci par l'intermédiaire de leurs commutateurs Ki respectifs. Un changement de signe de la pente de la rampe peut être obtenu avec le même circuit en permutant l'ordre de commutation de la masse à la tension de référence VREF ou inversement. Le circuit ci-dessus est décrit plus en détail dans la demande de brevet français numéro FR2204819, déposée le 20 mai 2022 (B21465 - 21-GR2-0238). Dans certaines applications et en particulier dans les capteurs d'images, il est souhaitable de modifier le gain de conversion de la rampe, c'est-à-dire sa pente (le gain de conversion est inversement proportionnel à la pente moyenne), par exemple, en tenant compte du niveau de luminosité de la scène afin d'ajuster la plage complète du capteur. Le gain de conversion de 1 correspond à la pente maximale de la rampe nécessaire pour convertir l'amplitude maximale du signal de lecture provenant de l'ensemble de la matrice de pixels. Si l'amplitude maximale du signal de l'image est G fois plus petite que l'amplitude maximale définie ci-dessus, l'amplitude de la rampe, et donc sa pente, peut être divisée par G, de sorte qu'après la conversion analogique-numérique, la distribution des codes numériques atteigne toujours la valeur maximale du code. Dans ce cas, le gain de conversion est G. Les principales valeurs des gains de conversion sont des puissances de 2, mais des valeurs intermédiaires peuvent également exister. Un tel ajustement peut être effectué en modifiant la valeur du condensateur de rétroaction CFB, comme cela est décrit dans la demande FR2204819 mentionnée ci-dessus, ou en modifiant la valeur de la tension de référence VREF fournie par le contrôleur 142 au nœud 23 et/ou au nœud 24. Le bruit de la rampe contribue au bruit connu sous le nom de "bruit de ligne" dans les capteurs d'images, qui est un paramètre critique pour la qualité de l'image. Les modes de réalisation décrits fournissent une nouvelle approche visant à réduire le bruit, et donc à réduire le bruit de ligne dans des CIS (de l'anglais "CMOS Image Sensors", capteurs d'image CMOS), tout en conservant la possibilité d'ajuster le gain de conversion ou la pente de la rampe, pour un gain de conversion supérieur à 1. Le bruit RMS du générateur de rampe 2 correspond à la racine carrée de K*(1 + Cin_total/CFB), où K est un facteur qui dépend principalement des caractéristiques de l'amplificateur 25 et de la capacité de l'élément capacitif CL. Selon la présente description, lorsque le gain de conversion de la rampe doit être augmenté (la pente doit être inversement diminuée), le nombre d'éléments capacitifs d'entrée Ci utilisés pour générer la rampe est réduit. Ainsi, la capacité totale Cin_total, observée au niveau de l'entrée de l'amplificateur 25, peut être réduite en déconnectant la capacité inutilisée, ce qui contribue à réduire le bruit. Par exemple, pour faire passer le gain de conversion de 1 à 2, seule la moitié des éléments capacitifs Ci est nécessaire pour produire l'oscillation de sortie attendue. Les éléments capacitifs qui ne sont pas utilisés sont déconnectés, c'est-à-dire que l'autre moitié des éléments capacitifs Ci est déconnectée de l'entrée de l'amplificateur 25. L'amplitude de la rampe est donc réduite de VREF*n*Cin/CFB à VREF*(n/2)*Cin/CFB. La capacité totale observée au niveau de l'entrée de l'amplificateur 25 est divisée par 2, ce qui réduit le bruit de sortie. Cependant, le nombre de pas est également divisé par 2, ce qui a un impact sur la fréquence de la rampe, étant donné que la durée de la rampe doit rester la même. Si le gain de conversion est modifié, seule la pente de la rampe devrait changer, et le nombre de paliers, donc la fréquence, devrait rester le même. Cependant, par défaut, si l'on n'utilise par exemple que la moitié des éléments capacitifs, le nombre de paliers est divisé par deux car à un palier correspond un élément capacitif. Afin de conserver le même nombre de palier que pour un gain de conversion nominal utilisant tous les éléments capacitifs, un palier intermédiaire est ajouté. En d'autres termes, un demi-palier d'amplitude VREF/2*Cin/CFB est ajouté à chaque palier de la rampe générée par les n/2 éléments capacitifs. La fréquence des demi-paliers pour un gain de conversion de deux correspond à la fréquence des paliers pour un gain de conversion de 1. Plus généralement, pour augmenter le gain de conversion d'un facteur G, des éléments capacitifs n/G sont utilisés pour générer une rampe. L'amplitude de la rampe est donc VREF*(n/G)*in/CFB et G paliers intermédiaires (en considérant que le 1 er de ces pas intermédiaires est nul) sont ajoutés à chaque palier généré par les n/G éléments capacitifs. La fréquence des paliers intermédiaires correspond à la fréquence des paliers pour un gain de conversion de 1. Cela correspond à l'utilisation d'un convertisseur numérique-analogique capacitif "principal" (DAC principal) pour générer une première rampe de n/G pas et pour additionner cette première rampe à une deuxième rampe de G pas générée par un convertisseur numérique-analogique capacitif "secondaire" (DAC secondaire), la fréquence du premier convertisseur principal étant G fois inférieure à la fréquence du convertisseur secondaire. La représente, très schématiquement, un mode de réalisation d'un générateur de rampe de tension. Le mode de réalisation de la représente un réseau commutable 3 adapté pour fonctionner avec quatre gains de conversion, respectivement un gain de conversion nominal ou unitaire 1, et des gains de conversion 2, 4 et 8 conduisant à des pentes réduites par rapport au gain de conversion unitaire. Le gain de conversion nominal correspond au gain de conversion du générateur de rampe 2 basé sur la tension de référence VREF et sur les n éléments capacitifs Ci. Comme dans le mode de réalisation de la , une première électrode 22i de chaque élément capacitif Ci est reliée par un commutateur Ki au nœud 23 ou au nœud 24. Le nœud 23 est configuré pour recevoir la tension VREF. Le nœud 24 est configuré pour être mis à la masse. Toujours comme dans le mode de réalisation de la , une sortie 21 du réseau de capacités 3 est reliée, de préférence connectée, à l'entrée inverseuse (-) de l'amplificateur différentiel 25. L'amplificateur différentiel 25 a sa sortie 28 qui fournit la rampe de tension VRAMP reliée à son entrée inverseuse par le condensateur de rétroaction CFB (de préférence variable) et par le commutateur de réinitialisation 27 en parallèle, et son entrée non inverseuse (+) mise à la masse. Selon le mode de réalisation de la , le réseau 3 (ou réseau principal) de n condensateurs est divisé en 4 ensembles de respectivement et approximativement n/2, n/4, n/8 et n/8 éléments capacitifs Ci, les deuxièmes électrodes des éléments capacitifs Ci de chacun des trois premiers ensembles (n/2, n/4, n/8 éléments capacitifs) étant interconnectées à un commutateur respectif SW1, SW2, SW3 pour être reliées au nœud 21 (ou sortie du réseau 3), c'est-à-dire à l'entrée inverseuse de l'amplificateur 25, les n/8 éléments capacitifs du quatrième ensemble ayant leurs deuxièmes électrodes respectives interconnectées de préférence directement au nœud 21. Les commutateurs SW1, SW2 et SW3 sont commandés par le circuit 142 en fonction du gain de conversion souhaité. En plus du réseau 3, un autre réseau 4 d'éléments capacitifs est prévu pour générer une deuxième rampe secondaire au niveau du nœud 21, à ajouter à la rampe générée par le réseau 3. Ce deuxième réseau 4 peut être considéré comme un DAC secondaire destiné à diviser chaque pas du DAC principal 3 en G pas secondaire (le 1 er pas secondaire étant nul), où G représente le gain de conversion. Dans le mode de réalisation représenté en , le DAC secondaire reçoit en provenance du circuit 142 des tensions de référence intermédiaires VREF/2, VREF/4 et VREF/8. Selon un autre mode de réalisation, ces tensions intermédiaires sont générées en interne sur la base de la référence de tension VREF. Des exemples de modes de réalisation du DAC secondaire 4 seront décrits ultérieurement en relation avec les figures 5 à 8. Pour générer une rampe avec un gain de conversion de 1, tous les commutateurs SW1, SW2 et SW3 sont fermés et tous les commutateurs Ki, c'est-à-dire tous les éléments capacitifs Ci, sont utilisés et participent à la rampe. Le DAC secondaire ne fonctionne pas, c'est-à-dire que l'amplitude et la période des pas respectifs générées par le réseau principal 3 ou le DAC principal ne sont pas divisées. Cela correspond au fonctionnement décrit en relation avec la . Pour générer une rampe avec un gain de conversion de 2, le commutateur SW1 est, par exemple, ouvert et les commutateurs SW2 et SW3 sont fermés. Le nombre d'éléments capacitifs impliqués dans la génération de la rampe principale est donc n/2. Le réseau secondaire 4 ou DAC secondaire génère un signal périodique alternant des périodes d'amplitude 0 et des périodes d'amplitude VREF/2*Cin/CFB. Cela correspond à la génération d'une rampe (rampe secondaire) d'amplitude VREF/2*Cin/CFB par pas d'amplitudes 0 et VREF/2*Cin/CFB. La fréquence de la rampe secondaire correspond à la fréquence nominale du générateur de rampe, c'est-à-dire la fréquence du signal d'horloge utilisé pour un gain de conversion de 1. La fréquence du signal d'horloge utilisé pour la rampe principale, qui conditionne la durée des paliers de la rampe principale, est divisée par 2. La représente le fonctionnement du générateur de rampe de la pour un gain de conversion de 2. La représente : - un exemple d'un aspect 42 de la rampe générée par le réseau 3, en utilisant la moitié des éléments capacitifs et une fréquence de contrôle divisée par deux par rapport à la fréquence (nominale) conduisant à la durée de pas attendue (2*T) pour la première rampe RAMP ; - un exemple d'un aspect 44 du signal fourni par le réseau 4, correspondant à un train d'impulsions d'amplitude |Cin*VREF/2| et de fréquence correspondant à la fréquence conduisant à la durée de pas attendue T ; et - la rampe de tension résultante 46 obtenue en additionnant les contributions respectives des réseaux 3 et 4 au nœud 21. L'amplitude de chaque pas de la rampe 42 correspond à Cin*VREF. En additionnant les rampes 42 et 44, on obtient une rampe 46 dont chaque pas a une amplitude de Cin*VREF/2. Un avantage du mode de réalisation décrit est que la pente S de la rampe a été divisée par deux par rapport à un fonctionnement avec un gain de conversion de 1, mais le nombre de pas a été conservé. En outre, comme seulement la moitié des éléments capacitifs a été utilisée, la capacité totale vue par l'amplificateur est nominalement divisée par deux, ce qui contribue à la réduction du bruit et de l'impédance de sortie. Pour générer une rampe avec un gain de conversion de 4, c'est-à-dire avec une pente divisée par 4 par rapport à une rampe générée par le circuit de la , les commutateurs SW1 et SW2 sont ouverts et le commutateur SW3 est fermé. Le réseau secondaire 4 génère une rampe de quatre pas ayant chacun une amplitude de VREF/4 (le 1 er pas étant nul). La fréquence de l'horloge commandant les n/4 commutateurs restants Ki du réseau 3 est divisée par 4 par rapport à la fréquence nominale et la fréquence utilisée pour commander le réseau secondaire DAC 4 correspond à la fréquence nominale. Pour générer une rampe avec un gain de conversion de 8, tous les commutateurs SW1, SW2 et SW3 sont ouverts et le DAC secondaire 4 génère une rampe de huit pas ayant chacune une amplitude de VREF/8. Plus généralement, le réseau principal 3 de n éléments capacitifs Ci du DAC principal est réparti en m+1 ensembles d'éléments capacitifs Ci, où 2^m représente le gain de conversion maximal du générateur de rampe, à savoir m ensembles de n/(2^j) éléments capacitifs, j allant de 1 à m, connectables par l'intermédiaire des commutateurs SWj au nœud 21, plus un ensemble supplémentaire m+1 de n/(2^m) éléments capacitifs de préférence connectés de façon permanente au nœud 21. Le DAC secondaire 4 peut être configuré pour générer une rampe secondaire de 2^j pas et est donc capable de générer m rampes secondaires. La durée des paliers générés par le DAC secondaire 4 est indépendante du gain de conversion et correspond à la fréquence nominale f, conduisant à une rampe VRAMP constituée de pas ayant une durée de T. La durée des paliers du DAC principal 3 correspond à G*T, où G = 2^m. Les figures 5A et 5B représentent deux modes de réalisation équivalents pour générer une rampe secondaire pour un gain de conversion de 2, c'est-à-dire à associer à une rampe principale utilisant la moitié des éléments capacitifs Ci du réseau principal 3. Dans le mode de réalisation de la , le DAC secondaire 4 reçoit, en plus de la masse, une tension correspondant à la moitié (1/2).VREF de la tension de référence VREF. Un commutateur 51, commandé par un signal binaire b0, relie une première électrode d'un élément capacitif 52 ayant une capacité Cin soit à un nœud à VREF/2, soit à la masse. La deuxième électrode de l'élément capacitif 52 est reliée, de préférence connectée, au nœud 21. Dans le mode de réalisation de la , le DAC secondaire reçoit, en plus de la masse, la tension VREF. Un commutateur 53, commandé par un signal binaire b0, relie une première électrode d'un élément capacitif 54 ayant une capacité Cin/2 soit à un nœud à VREF, soit à la masse. La deuxième électrode de l'élément capacitif 51 est reliée, de préférence connectée, au nœud 21. Lorsque le gain de conversion souhaité du générateur de rampe est de 1, la position du commutateur 51 ou 53 n'a pas d'incidence, à condition qu'elle reste la même pour la génération de la rampe fournie par le DAC principal. La représente le fonctionnement du DAC secondaire de la ou 5B et la rampe résultante une fois ajoutée à la rampe générée par le DAC principal 3. Cette figure représente un exemple du signal de commande b0 (aspect 61), le signal correspondant fourni par le DAC secondaire 4 (aspect 65) avec une amplitude de VREF/2, le signal fourni par le DAC principal 3 avec des paliers ayant une amplitude de VREF et une durée de 2T, et le signal résultant 67 avec des paliers d'amplitude VREF/2 et de durée T. Les figures 7A et 7B représentent deux modes de réalisation équivalents pour générer une rampe secondaire pour un gain de conversion de 4, c'est-à-dire à associer à une rampe principale en utilisant un quart des éléments capacitifs Ci du réseau principal 3. Dans le mode de réalisation de la , le DAC secondaire 4 reçoit, en plus de la masse, deux tensions correspondant respectivement à la moitié (1/2).VREF de la tension de référence VREF et au quart (1/4).VREF de la tension de référence VREF. Un commutateur 71, commandé par un signal binaire b1 (ou le bit le plus significatif d'un signal de 2 bits), relie une première électrode d'un élément capacitif 72 ayant une capacité Cin soit au noeud à VREF/2, soit à la masse. Un commutateur 73, commandé par un signal binaire b0 (ou le bit le moins significatif d'un signal de 2 bits), relie une première électrode d'un élément capacitif 74 ayant une capacité Cin soit au nœud à VREF/4, soit à la masse. Les deuxièmes électrodes des éléments capacitifs 72 et 74 sont interconnectées au nœud 21. Dans le mode de réalisation de la , le DAC secondaire 4 reçoit, en plus de la masse, trois tensions ayant respectivement les amplitudes (1/4).VREF, (1/2).VREF et (3/4).VREF. Les quatre tensions (0, VREF/4, VREF/2, 3VREF/4) sont reliées individuellement par l'intermédiaire d'un réseau 75 de quatre commutateurs à une première électrode d'un élément capacitif unique 76 ayant une capacité Cin. Le réseau 75 est commandé par un signal décodé de 2 bits. La deuxième électrode de l'élément capacitif 76 est reliée, de préférence connectée, au nœud 21. Le mode de réalisation de la correspond à un DAC dit binaire et le mode de réalisation de la à un DAC dit thermométrique. Lorsque le gain de conversion souhaité du générateur de rampe est de 1, la position du commutateur 71 ou 73, ou des commutateurs du réseau 75, n'a pas d'incidence à condition qu'elle reste la même pendant la génération de la rampe fournie par le DAC principal. Lorsque le gain de conversion souhaité du générateur de rampe est de 2, seul le commutateur 71, ou les positions VREF/2 et masse du réseau 75, sont utilisés, et le commutateur 73 (ou les positions 3VREF/4 et VREF/4 du réseau 75 restent dans une position fixe. La représente le fonctionnement du DAC secondaire de la ou 7B et la rampe résultante une fois ajoutée à la rampe générée par le DAC principal 3. Cette figure représente un exemple de signal de commande décodé 81, du signal correspondant 83 fourni par le DAC secondaire 4, du signal 85 fourni par le DAC principal 3 avec des paliers d'une durée de 4T, et le signal résultant 87 avec des paliers d'amplitude VREF/4 et d'une durée T. Les modes de réalisation décrits en relation avec les figures 7A et 7B peuvent être étendus à un nombre quelconque de bits en fonction du gain de conversion souhaité pour le générateur de rampe. La représente une variante de la dans laquelle les sorties des éléments capacitifs Ci du réseau principal 3 sont connectées en série par l'intermédiaire des commutateurs SW1, SW2 et SW3 au lieu d'être connectées en parallèle comme dans la . Le fonctionnement du mode de réalisation de la est identique au fonctionnement du mode de réalisation de la , tous les commutateurs SW1, SW2 et SW3 étant fermés pour un gain de conversion de 1, le commutateur SW1 étant ouvert pour un gain de conversion de 2, les commutateurs SW1 et SW2 étant ouverts pour un gain de conversion de 4 et tous les commutateurs SW1, SW2 et SW3 étant ouverts pour un gain de conversion de 8. Le principe décrit ci-dessus peut être appliqué à un nombre différent d'éléments capacitifs afin de s'adapter aux différents rapports et conditions de fonctionnement. En outre, la solution décrite peut être combinée à la solution consistant à utiliser plusieurs valeurs pour la capacité de rétroaction, telle que décrite dans le document FR2204819 déjà mentionné. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, l'adaptation du contrôleur 142 pour générer les signaux de commande appropriés des différents commutateurs est à la portée de la personne du métier, sur la base de la description ci-dessus. Circuit comprenant : un premier réseau de capacités (3) comprenant n éléments capacitifs nominalement égaux (Ci) ayant chacun une première électrode reliée, par l'intermédiaire de commutateurs respectifs (Ki), soit à une tension de référence (VREF) soit à la masse ; un amplificateur différentiel (25) ayant une première entrée (-) reliée à une sortie (21) dudit premier réseau de capacités, une deuxième entrée (+) mise à la masse, et une sortie (28) fournissant une rampe de tension (VRAMP) ; et un circuit de rétroaction capacitif (26) reliant la sortie dudit amplificateur différentiel à ladite première entrée ; et un deuxième réseau de capacités (4) dont une sortie est reliée à la première entrée (-) de l'amplificateur différentiel (25), dans lequel les éléments capacitifs d'entrée sont organisés en ensembles et les deuxièmes électrodes des éléments capacitifs d'entrée sont interconnectées, ensemble par ensemble, et reliées de façon commandable à ladite entrée de l'amplificateur. Circuit selon la revendication 1, dans lequel les éléments capacitifs sont organisés en m ensembles de n/(2^j) éléments capacitifs, j allant de 1 à m, plus un ensemble de n/(2^m) éléments capacitifs, où 2^m représente un gain de conversion maximal. Circuit selon la revendication 1, dans lequel la commutation des éléments capacitifs est effectuée à une fréquence donnée pour définir des paliers de tension dans le signal de sortie de l'amplificateur différentiel, la durée des paliers du premier réseau de capacités (3) correspond à la durée (T) des paliers du deuxième réseau de capacités (4) multipliée par un gain de conversion (G). Circuit selon la revendication 2 ou 3, dans lequel le gain (G) conditionne le nombre d'ensembles reliés à la première entrée de l'amplificateur (25). Circuit selon l'une quelconque des revendications 1 à 4, dans lequel le deuxième réseau de capacités (4) fournit des pas ayant une amplitude correspondant au DAC principal, divisée par le gain de conversion (G). Circuit selon l'une quelconque des revendications à 5, dans lequel les ensembles d'éléments capacitifs (Ci) du premier réseau de capacités (3) sont en parallèle, m commutateurs (SWj) reliant individuellement chacun des m premiers ensembles à la première entrée (-) de l'amplificateur (25) et ledit ensemble de n/(2^m) éléments capacitifs est connecté de façon permanente à ladite première entrée. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel chacun des m premiers ensembles d'éléments capacitifs (Ci) du premier réseau de capacités (3) est relié à l'ensemble d'éléments capacitifs de rang supérieur j par un commutateur (SWj) et ledit ensemble de n/(2^m) éléments capacitifs est connecté de façon permanente à ladite première entrée. Circuit selon l'une quelconque des revendications 1 à 7, dans lequel la fréquence des pas de sortie reste la même pour tous les gains de conversion. Procédé de commande d'un circuit selon l'une quelconque des revendications 1 à 8. Générateur de rampe de tension comprenant un circuit selon l'une des revendications 1 à 8. Convertisseur numérique-analogique comprenant un générateur de rampe de tension selon la revendication 10. Capteur d'image comprenant au moins un convertisseur numérique-analogique selon la revendication 11.