FR 3152917 A1 20250314 FR 2309484 A 20230908 Dispositif électronique La présente description concerne un dispositif comprenant un pixel (10), le pixel comprenant une première région (16, 24) dopée d'un premier type de conductivité et une deuxième région (26) dopée d'un deuxième type de conductivité, la première région comprenant des première (16) et deuxième (24) couches formant une hétérojonction, la première couche (16) étant en un matériau semiconducteur et la deuxième couche (24) comprenant des boites quantiques, la deuxième région (26) étant en contact avec la deuxième couche (24), la première couche (16) étant latéralement entourée par un mur conducteur isolé (18), la concentration de dopants de la première couche (16) étant supérieure à celle de la deuxième couche (24). Figure pour l'abrégé : Fig. 1 Dispositif électronique La présente description concerne de façon générale les dispositifs électroniques et plus précisément les dispositif optoélectroniques comprenant des photodiodes. Une photodiode est un composant semi-conducteur ayant la capacité de capter un rayonnement du domaine optique et de le transformer en signal électrique. Dans un type de photodiodes commun, la zone de charge d'espace est située dans un matériau semiconducteur, généralement du silicium. Cependant, le silicium est peu réactif aux longueurs d'onde de l'infrarouge proche (NIR – Near Infra Red) et l'infrarouge court (SWIR - Short-Wave Infrared). Un mode de réalisation prévoit un dispositif comprenant un pixel, le pixel comprenant une première région dopée d'un premier type de conductivité et une deuxième région dopée d'un deuxième type de conductivité, la première région comprenant des première et deuxième couches formant une hétérojonction, la première couche étant en un matériau semiconducteur et la deuxième couche comprenant des boites quantiques, la deuxième région étant en contact avec la deuxième couche, la première couche étant latéralement entourée par un mur conducteur isolé, la concentration de dopants de la première couche étant supérieure à celle de la deuxième couche. Un autre mode de réalisation prévoit un procédé de commande d'un dispositif comprenant un pixel, le pixel comprenant une première région dopée d'un premier type de conductivité et une deuxième région dopée d'un deuxième type de conductivité, la première région comprenant des première et deuxième couches formant une hétérojonction, la première couche étant en un matériau semiconducteur et la deuxième couche comprenant des boites quantiques, la deuxième région étant en contact avec la deuxième couche, la première couche étant latéralement entourée par un mur conducteur isolé, la concentration de dopants de la première couche étant supérieure à celle de la deuxième couche, le procédé comprenant la polarisation du mur à une tension négative. Selon un mode de réalisation, le premier type de conductivité est le type N et le deuxième type de conductivité est le type P. Selon un mode de réalisation, la première couche affleure une première face d'un substrat semiconducteur, un réseau d'interconnexion recouvrant une deuxième face du substrat. Selon un mode de réalisation, l'interface entre la première couche et la deuxième couche est traitée de manière à permettre de passage de charges. Selon un mode de réalisation, la deuxième région recouvre la deuxième couche, la deuxième couche séparant la première couche et la deuxième région. Selon un mode de réalisation, le pixel comprend au moins deux premières couches, l'interface entre chaque première couche et la deuxième couche étant entourée par une troisième couche conductrice. Selon un mode de réalisation, chaque troisième couche conductrice est séparée de la première couche correspondante par une quatrième couche isolante comprenant une ouverture au niveau de chaque interface. Selon un mode de réalisation, le pixel comprend quatre premières couches, chaque première couche étant entourée par le mur. Selon un mode de réalisation, le procédé comprend une répétition d'un cycle d'étapes, le cycle comprenant autant d'étape que de premières couches dans le pixel, dans chaque étape, une des troisièmes couches étant polarisée par une première tension, les autres troisièmes couches étant polarisées à une tension nulle, la troisième couche polarisée étant différente à chaque étape d'un cycle. Selon un mode de réalisation, la première tension est une tension négative. Selon un mode de réalisation, la deuxième région entoure latéralement la première couche. Selon un mode de réalisation, la deuxième région est entre la première couche et le mur. Selon un mode de réalisation, le dispositif comprend deux pixels ayant une deuxième région et une deuxième couche en commun, la deuxième région étant située entre les murs entourant les première couches des deux pixels. Dispositif de mesure de temps de vol comprenant le dispositif tel que décrit précédemment. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la FIG. 1 représente un mode de réalisation d'un pixel ; la FIG. 2 illustre le fonctionnement du pixel de la FIG. 1 ; la FIG. 3 représente un autre mode de réalisation d'un pixel ; la FIG. 4 illustre le fonctionnement du pixel de la FIG. 3 ; la FIG. 5 représente un autre mode de réalisation d'un pixel ; la FIG. 6 représente une vue en coupe d'un autre mode de réalisation d'un pixel ; la FIG. 7 représente une vue en coupe selon un plan A-A du pixel de la FIG. 6 ; la FIG. 8 représente une vue en coupe selon un plan B-B du pixel de la FIG. 6 ; et la FIG. 9 illustre le fonctionnement du pixel des figures 6, 7 et 8. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La FIG. 1 représente un mode de réalisation d'un pixel 10, d'un dispositif optoélectronique. Le dispositif est par exemple un capteur, par exemple un capteur de temps de vol. Le dispositif comprend au moins un pixel, par exemple au moins cent pixels, par exemple au moins un millier de pixels. Le pixel 10 est situé dans et sur un substrat 12. Le substrat 12 est en un matériau semiconducteur, par exemple en silicium. Le substrat 12 comprend une première face 12a, ou face inférieure, et une deuxième face 12b, ou face supérieure, opposée à la première face 12a. Des composants électroniques sont situés dans et sur le substrat 12 du côté de la première face 12a. Ainsi, des transistors 14 sont représentés en FIG. 1 . Les transistors 14 sont chacun représentés par une région de source et une région de drain affleurant la face 12a et une grille située sur la face 12a. Un réseau d'interconnexion non représenté, c'est-à-dire un empilement de couches isolantes comprenant des pistes conductrices et des vias conducteurs de manière à permettre des connexions électriques, est par exemple situé sur la face 12a du substrat. Le pixel 10 comprend une photodiode. La photodiode comprend une région 16 du substrat. Plus précisément, la région 16 correspond à un caisson dopé du substrat 12. Le caisson 16 est située du côté de la face 12b. De préférence, le caisson 16 affleure la face 12b du substrat 12. Le caisson 16 est en un matériau semiconducteur, par exemple en le même matériau que le substrat 12, par exemple en silicium. Le caisson 16 est dopé de type N et forme une portion de la cathode de la photodiode. Le caisson 16 est par exemple en un seul matériau, par exemple homogène. La concentration de dopants dans le caisson 16 est par exemple sensiblement égal à 10 16 dopants par cm -3 . Le pixel comprend un mur 18. Le mur 18 est conducteur et isolé. Autrement dit, le mur 18 comprend un cœur conducteur, par exemple en métal, et une gaine extérieure isolante entourant au moins latéralement le cœur conducteur. Le mur 18 entoure latéralement le caisson 16. Les parois latérales du caisson 16 sont par exemple en contact avec les parois latérales de la gaine du mur 18. Le mur 18 s'étend au moins sur la hauteur du caisson 16. Autrement dit, le mur 18 s'étend au moins le long des parois latérales du caisson 16. De préférence, le mur 18 s'étend sur toute la hauteur du substrat 12. Les composants électroniques situés dans la région du substrat 12 entourée par le mur 18 sont par exemple des composants associés au pixel, par exemple les composants formant le circuit de commande du pixel ou des composants du circuit de traitement de l'information obtenue par le pixel. Le cœur conducteur du mur 18 est configuré pour recevoir une tension. Le cœur du mur 18 est par exemple relié à un noeud d'application de ladite tension par des pistes conductrices et des vias conducteurs du réseau d'interconnexion non représenté. Le pixel comprend par exemple une couche isolante 20. La couche 20 recouvre par exemple la face 12b. La couche 20 comprend alors une ouverture 22 en regard du caisson 16. L'ouverture 22 est par exemple située uniquement en regard du caisson 16. L'ouverture 22 a de préférence des dimensions horizontales inférieures aux dimensions de la face supérieure du caisson 16. Ainsi, une portion, de préférence une portion centrale, de la face supérieure du caisson 16 n'est pas recouverte par la couche 20. De préférence, une portion périphérique de la face supérieure est recouverte par la couche 20. De préférence, le mur 18 est recouvert par la couche 20. L'ouverture 22 correspond par exemple à la fenêtre d'illumination du pixel. Le pixel 10 comprend en outre une couche 24. La couche 24 recouvre la face supérieure du substrat 12. Plus précisément, la couche 24 recouvre au moins la portion du caisson 16 découverte par l'ouverture 22. La couche 24 recouvre de préférence la couche isolante 20. La couche 24 est de préférence en contact avec le caisson 16, plus précisément avec la portion de la face supérieure du caisson découverte par l'ouverture 22. La couche 24 constitue une autre partie de la cathode de la photodiode du pixel. La couche 24 comprend des boites quantiques du même type de conductivité que le caisson 16, par exemple de type N. La couche 24 constitue la couche photosensible de la photodiode. Une boîte quantique ou nanoparticule semiconductrice est une structure à matériau nanoscopique qui produit des paires électron-trou en présence de l'incidence de photons sur la structure à matériau nanoscopique. Une boîte quantique comprend un cœur semiconducteur. Une boîte quantique peut également comprendre une enveloppe, de préférence en un matériau semiconducteur, entourant le cœur afin de protéger et de passiver le cœur. Une boîte quantique comprend en outre des ligands, des composés aliphatiques organiques, des molécules organométalliques ou inorganiques qui s'étendent depuis l'enveloppe et passivent, protègent, et fonctionnalisent la surface semiconductrice. La composition d'une boîte quantique peut être choisie parmi les matériaux suivants. Le cœur est, par exemple, constitué d'un matériau parmi les matériaux suivants ou parmi un alliage des matériaux suivants : CdSe, CdS, CdTe, CdSeS, CdTeSe, AgS, ZnO, ZnS, ZnSe, CuInS, CuInSe, CuInGaS, CuInGaSe, PbS, PbSe, PbSeS, PbTe, InAsSb, InAs, InSb, InGaAs, InP, InGaP, InAlP, InGaAlP, InZnS, InZnSe, InZnSeS, HgTe, HgSe, HgSeTe, Ge, Si. L'enveloppe est, par exemple, constituée d'un matériau parmi les matériaux suivants ou parmi un alliage des matériaux suivants : CdSe, CdS, CdTe, CdSeS, CdTeSe, AgS, ZnO, ZnS, ZnSe, CuInS, CuInSe, CuInGaS, CuInGaSe, PbS, PbSe, PbSeS, PbTe, InAsSb, InAs, InSb, InGaAs, InP, InGaP, InAlP, InGaAlP, InZnS, InZnSe, InZnSeS, HgTe, HgSe, HgSeTe, Ge, Si. De préférence, toutes les dimensions du cœur sont inférieures à 20 nm, par exemple dans la plage allant de 2 à 15 nm. En particulier, le diamètre de chaque boîte quantique est de préférence dans la plage allant de 2 à 15 nm. Par diamètre, on entend le diamètre de la plus petite sphère dans laquelle la boîte quantique peut être inscrite. Il est possible de choisir une taille et une dimension de boîtes quantiques capables d'absorber, avec une absorption significative, une quelconque longueur d'onde dans une large plage de longueurs d'onde. Par exemple, il est possible de trouver une taille et une dimension des boîtes quantiques ayant une longueur d'onde de fonctionnement supérieure à 300 nm, comprise par exemple entre 300 nm et 3000 nm, qui inclut le visible, l'infra-rouge l'infrarouge proche et l'infrarouge court. Par exemple, la couche 24 comprend des boites quantiques en sulfure de plomb, par exemple des boites quantiques ayant un rayon inférieur à 10 nm, pour obtenir un pic d'absorption lié au confinement quantique dans l'infrarouge, tout en autorisant l'absorption de longueurs d'onde dans le visible. La couche 24 a par exemple une épaisseur comprise entre 100 nm et 500 nm. Le caisson 16 a par exemple une épaisseur comprise entre 2 µm et 10 µm. Le dopage de la couche 24, par exemple compris entre 10 15 dopants par cm -3 et 10 16 dopants par cm -3 , est inférieur au dopage du caisson 16, c’est-à-dire à la concentration de dopants dans le caisson 16, de manière à permettre à la couche 24 d'être entièrement déplétée par la couche 16 et la tension appliquée à la couche 28. L'interface entre le caisson 16 et la couche 24 forme une hétérojonction. De préférence, la face supérieure du caisson 16 est traitée, par exemple avant la formation de la couche 24, de manière à assurer la formation de l'hétérojonction. La face supérieure du caisson 16 est par exemple traité avec une monocouche auto-assemblée (Self Assembled Monolayer – SAM), par exemple en Ch3I ou en un ou plusieurs autres composés halogénés. La monocouche est par exemple remplacée par une fine couche d'oxyde métallique, par exemple en ZnO. La face supérieure du caisson 16 est par exemple traité avec un traitement halogène. Le pixel 10 comprend en outre une couche 26. La couche 26 est une couche d'extraction de trous. La couche 26 est du type de conductivité opposé au type de conductivité du caisson 16 et de la couche 24, par exemple de type P. La couche 26 est par exemple en un oxyde métallique dopé de type P ou comprend par exemple des boites quantiques se comportant comme un matériau de type P du fait de la position de son niveau de Fermi par rapport au niveau de Fermi du matériau de la couche 24. La couche 26 correspond à l'anode de la photodiode. La couche 26 est transparente aux longueurs d'onde de fonctionnement du pixel. La couche 26 recouvre la face supérieure de la couche 24. De préférence, la couche 26 recouvre au moins la portion de la couche 24 située en regard du caisson 16. La couche 26 est de préférence en contact avec la couche 24, par exemple au moins avec la portion de la couche 24 située en regard du caisson 16. L'interface entre la couche 24 et la couche 26 en regard du caisson 16 correspond à une jonction PN de la photodiode permettant d’extraire les porteurs photo générés non stockés dans le caisson 16, les porteurs photo générés étant des trous dans le cas d’un caisson 16 dopé N. Le pixel 10 comprend en outre une couche 28. La couche 28 est une couche conductrice, par exemple en oxyde métallique. La couche 28 est transparente aux longueurs d'onde de fonctionnement du pixel. La couche 28 est par exemple en MoO3, ITO, Va2O5, NiO, CuO, WO3 sous-stoechiometrique. La couche 28 fait partie de l’anode de la photodiode dans le cas où elle sert à collecter les trous. La couche 28 recouvre la face supérieure de la couche 26. De préférence, la couche 28 recouvre au moins la portion de la couche 26 située en regard du caisson 16. La couche 28 est de préférence en contact avec la couche 26, par exemple au moins avec la portion de la couche 26 située en regard du caisson 16. La FIG. 2 illustre le fonctionnement du pixel 10 de la FIG. 1 . Plus précisément, la FIG. 2 illustre le fonctionnement de deux pixels 10 du dispositif. Dans l'exemple de la FIG. 2 , les pixels 10 adjacents ont une portion de mur 18 commune. Ainsi, les caissons 16 de deux pixels 10 voisins ne sont séparés que par un mur 18. Les cœurs des murs 18 sont alors polarisés à la même tension. Alternativement, les murs 18 de deux pixels voisins peuvent être séparés l'un de l'autre par une région de substrat ou une région isolante. Pendant le fonctionnement du dispositif, et durant le fonctionnement des pixels 10, des tensions négatives sont appliquées aux cœurs des murs 18 et à la couche 28. Les cœurs des murs 18 sont de préférence polarisés à une même tension. Les cœurs des murs 18 et la couche 28 sont par exemple polarisés à des tensions négatives différentes. Par exemple, les cœurs des murs 18 sont polarisés à une tension comprise entre -1 V et -3V. Par exemple, la couche 28 est polarisée à une tension comprise entre -2 V et -5 V. Lorsqu'un rayon lumineux (représenté par une flèche 30) atteint un pixel, la partie du rayonnement ayant des longueurs d'onde comprises dans les longueurs d'onde de fonctionnement du pixel traversent les couches 26 et 28. Lorsque ladite partie du rayonnement atteint la couche 24, les photons sont absorbés dans la couche photosensible 24. Des pairs d'électrons (-) et de trous (+) sont ainsi générés dans la couche 24. La tension négative appliquée aux cœurs des murs 18 permet de dépléter les caissons 16, ce qui permet d'attirer les électrons. Les électrons sont ainsi déplacés et stockés dans le caisson 16. La tension négative appliquée à la couche 28 permet d'attirer les trous dans la couche 28 d'extraction de trous. Les trous sont ainsi extraits par la couche 26. La polarisation des murs 18 permet en outre de limiter le déplacement d'électrons d'un caisson 16 à un autre et d'une portion de la couche 24 correspondant à un pixel à une autre portion de la couche 24 correspondant à un autre pixel. La FIG. 3 représente un autre mode de réalisation d'un pixel 32, d'un dispositif optoélectronique. Le dispositif est par exemple un capteur, par exemple un capteur de temps de vol. Le dispositif comprend au moins un pixel, par exemple au moins cent pixels, par exemple au moins un millier de pixels. Comme dans le pixel 10 de la FIG. 1 , le pixel 32 est formé dans le substrat 12. Le pixel 32 comprend le caisson 16, le mur 18, la couche 24 et le réseau d'interconnexion non représenté. Le caisson 16 et la couche 24 forme une hétérojonction, comme dans le pixel 10 de la FIG. 1 . Le pixel 32 diffère du pixel 10 en ce que le pixel 32 ne comprend pas les couches 26 et 28. Le pixel 32 comprend une couche 34. La couche 34 est une couche isolante, par exemple une couche de passivation. La couche 34 est transparente aux longueurs d'onde de fonctionnement du pixel. La couche 34 est par exemple en Si3N4 ou SiO2. La couche 34 n'a pas de fonction électrique. La couche 34 recouvre la face supérieure de la couche 24. De préférence, la couche 34 recouvre au moins la portion de la couche 24 située en regard du caisson 16. La couche 34 est de préférence en contact avec la couche 24, par exemple au moins avec la portion de la couche 24 située en regard du caisson 16. Le pixel 32 comprend en outre un caisson 36. Le caisson 36 est situé dans le substrat 12. Le caisson 36 entoure de préférence latéralement le caisson 16. La face supérieure du caisson 36 affleure la face supérieure du substrat 12 et est ainsi coplanaire avec la face supérieure du caisson 16. Ainsi, la face supérieure du caisson 16 est entourée par la face supérieure du caisson 36. La couche 24 est ainsi en contact avec les caissons 16 et 36. Le caisson 36 s'étend par exemple au moins sur la hauteur du caisson 16. Ainsi, le caisson 36 s'étend de préférence tout le long du caisson 16. Par exemple, le caisson 36 s'étend sur toute la hauteur du substrat 12. Le caisson 36 s'étend par exemple de la face 12a à la face 12b du substrat 12. Le caisson 36 est situé entre le caisson 16 et le mur 18. De préférence, le caisson 36 est en contact latéral avec le mur 18, plus précisément avec les parois latérales de la gaine isolante du mur 18, et avec les parois latérales du caisson 16. Le caisson 16 est ainsi séparé du mur 18 par, par exemple uniquement par, le caisson 36. Dans un dispositif comprenant plus d'un pixel 32, chaque caisson 16 est par exemple séparé du caisson 16 voisin par deux caisson 36 et au moins un mur 18, par exemple uniquement deux caissons 36 et un mur 18. Le caisson 36 est par exemple en le matériau du substrat 12, par exemple en silicium. Le caisson 36 est dopé du type de conductivité opposé au type de conductivité du caisson 16, par exemple de type P. Le caisson 36 constitue la région d'extraction de trous. La concentration de dopants du caisson 36 est par exemple comprise entre 10 17 et 10 18 dopants par cm -3 . Le pixel 32 comprend par exemple une région 38, en contact avec le caisson 16 et affleurant la face 12a du substrat. La région 38 est par exemple en le même matériau que le substrat 12, par exemple en silicium, par exemple dopé du même type de conductivité que le caisson 16. La concentration de dopants du caisson 16 est inférieure à la concentration de dopants de la région 38. La région 38 est par exemple séparée du reste du substrat 12 par des murs 40, par exemple des murs conducteurs isolés. La région 38 permet par exemple de collecter les électrons. La région 38 est de préférence reliée au réseau d'interconnexion non représenté. La FIG. 4 illustre le fonctionnement du pixel de la FIG. 3 . Plus précisément, la FIG. 4 illustre le fonctionnement de deux pixels 32 du dispositif. Dans l'exemple de la FIG. 4 , les pixels 32 adjacents ont une portion de mur 18 commune. Ainsi, les caissons 16 de deux pixels 32 voisins ne sont séparés que par un mur 18 et deux caissons 36. Les cœurs des murs 18 sont alors polarisés à la même tension. Alternativement, les murs 18 de deux pixels voisins peuvent être séparés l'un de l'autre par une région de substrat ou une région isolante. Pendant le fonctionnement du dispositif, et durant le fonctionnement des pixels 32, des tensions négatives sont appliquées aux cœurs des murs 18. Les cœurs des murs 18 sont de préférence polarisés à une même tension négative. Par exemple, les cœurs des murs 18 sont polarisés à une tension comprise entre -1 V et -3 V. Lorsqu'un rayon lumineux (représenté par une flèche 42) atteint un pixel, la partie du rayonnement ayant des longueurs d'onde comprises dans les longueurs d'onde de fonctionnement du pixel traversent la couche 34. Lorsque ladite partie du rayonnement atteint la couche 24, les photons sont absorbés dans la couche photosensible 24. Des pairs d'électrons et de trous sont ainsi générés dans la couche 24. La tension négative appliquée aux cœurs des murs 18 permet de dépléter les caissons 16, ce qui permet d'attirer les électrons. Les électrons sont ainsi déplacés et stockés dans le caisson 16. Les trous sont extraits par le caisson 36. La polarisation des murs 18 permet en outre de limiter le déplacement d'électrons d'un caisson 16 à un autre et d'une portion de la couche 24 correspondant à un pixel à une autre portion de la couche 24 correspondant à un autre pixel. La FIG. 5 représente un autre mode de réalisation de pixels 44, d'un dispositif optoélectronique. Le dispositif est par exemple un capteur, par exemple un capteur de temps de vol. Le dispositif comprend au moins deux pixels, par exemple au moins cent pixels, par exemple au moins un millier de pixels. Comme dans le pixel 32 de la FIG. 3 , le pixel 44 est formé dans le substrat 12. Le pixel 44 comprend le caisson 16, le mur 18, la couche 24, la couche 34, le caisson 36 et le réseau d'interconnexion non représenté. Le caisson 16 et la couche 24 forme une hétérojonction, comme dans le pixel 32 de la FIG. 3 . Les pixels 44 diffère du pixel 32 de la FIG. 3 en ce que le caisson 36 n'est pas situé à l'intérieur du mur 18 d'un pixel. Dans le mode de réalisation de la FIG. 5 , les pixels adjacents ne comprennent pas un mur 18 commun. Autrement dit, les murs 18 de différents pixels sont séparés les uns des autres. Plus précisément, les murs 18 de deux pixels 44 voisins sont séparés l'un de l'autre par le caisson 36. Ainsi, les caissons 16 de deux pixels voisins sont séparés par deux portions de murs 18 et un caisson 36. Chaque mur 18 est par exemple entouré par le caisson 36. Le caisson 36 est ainsi commun à plusieurs pixels 44, par exemple à tous les pixels 44. Le caisson 36 est de préférence en contact latéral avec les parois latérales des murs 18, c'est-à-dire avec les parois latérales des gaines isolantes des murs 18. Le caisson 36 s'étend de préférence sur toute la hauteur du substrat 36, de manière à pourvoir être relié au réseau d'interconnexion non représenté. De plus, une face supérieure du caisson 36 affleure la face 12b du substrat et est donc coplanaire avec la face supérieure du caisson 16. La couche 24 est ainsi en contact avec les faces supérieures des caissons 16 et 36. Le fonctionnement des pixels 44 de la FIG. 5 diffère du fonctionnement des pixels 32 de la FIG. 4 en ce que les trous sont extrait par le caisson 36 situé hors des murs 18. Les figures 6 à 8 représentent un mode de réalisation de pixels 46, d'un dispositif optoélectronique. Le dispositif est par exemple un capteur, par exemple un capteur de temps de vol. Le dispositif comprend au moins un pixel, par exemple au moins cent pixels, par exemple au moins un millier de pixels. Plus précisément, la FIG. 6 représente une vue en coupe du pixel 46 selon un plan C-C des figures 7 et 8. La FIG. 7 représente une vue en coupe selon un plan A-A du pixel de la FIG. 6 . La FIG. 8 représente une vue en coupe selon un plan B-B du pixel de la FIG. 6 . Le pixel 46 comprend des éléments communs au pixel 10 des figures 1 et 2. Ces éléments ne seront pas décrits de nouveau en détail. Ainsi, le pixel 46, située dans le substrat 12, comprend la couche 20, la couche 24, la couche 26, la couche 28 et le réseau d'interconnexion non représenté. En outre, le pixel 46 comprend au moins deux caissons 16. Dans l'exemple des figures 6, 7, 8, le pixel 46 comprend quatre caissons 16a, 16b, 16c et 16d. Les quatre caissons sont agencés en matrice, c'est-à-dire en deux lignes et en deux colonnes. Chaque caisson 16a, 16b, 16c et 16d comprend par exemple, comme en FIG. 3 , une région 38 entourée par un mur 40. Comme en figures 1 et 2, les caissons 16a, 16b, 16c et 16d sont entourés par un mur 18, comprenant, comme en FIG. 1 et 2, un cœur conducteur et une gaine isolante. De préférence, les caissons 16a, 16b, 16c et 16d sont entouré par un même mur 18. Le mur 18 s'étend ainsi entre les caissons 16a, 16b, 16c et 16d et autour des caissons 16a, 16b, 16c et 16d. Le couche 28 est par exemple recouverte d'une couche 47. La couche 47 est de préférence en contact avec la couche 28. La couche 47 comprend une ouverture 48. L'ouverture 48 s'étend de préférence au moins partiellement en regard de chaque caisson 16a, 16b, 16c et 16d. De préférence, la couche 47 s'étend en regard d'une partie des caissons 16a, 16b, 16c et 16d. La couche 47 est en un matériau opaque aux longueurs d'onde de fonctionnement du pixel 46. L'ouverture 48 définie ainsi la fenêtre d'illumination 50 du pixel 46, c’est-à-dire la portion des couches 24, 26, 28 atteintes par les rayons lumineux. La portion de la couche 24 située dans la fenêtre 50, c’est-à-dire située en regard de l'ouverture 48, correspond à l'emplacement de génération des pairs d'électrons-trous. La couche 20 recouvre, comme dans les modes de réalisation des figures 1 et 2, partiellement les caissons 16a, 16b, 16c et 16d. De préférence, la couche 20 recouvre les portions des caissons 16a, 16b, 16c et 16d situées en regard de l'ouverture 48. La couche 20 recouvre, en outre le mur 18. La couche 20 comprend une ouverture 52a, 52b, 52c, 52d en regard de chaque caisson 16a, 16b, 16c et 16d. Plus précisément, l'ouverture 52a, respectivement 52b, respectivement 52c, respectivement 52d, est située en regard du caisson 16a, respectivement 16b, respectivement 16c, respectivement 16d. Ainsi, les portions des caissons 16a, 16b, 16c et 16d découvertes par les ouvertures 52a, 52b, 52c, 52d reliées, par exemple en contact, avec la couche 24. Les ouvertures 52a, 52b, 52c, 52d constituent les chemins des électrons se dirigeant vers les caissons. Le pixel 46 comprend, pour chaque caisson 16a, 16b, 16c et 16d, une couche conductrice 54a, 54b, 54c, 54d. La couche 54a, respectivement 54b, respectivement 54c, respectivement 54d entoure l'ouverture 52a, respectivement 52b, respectivement 52c, respectivement 52d. Chaque couche 54a, 54b, 54c, 54d repose sur la couche 20. Ainsi, les portions des couches 54a, 54b, 54c, 54d située en regard des caissons 16a, 16b, 16c et 16d sont séparées des caissons 16a, 16b, 16c et 16d par la couche 20. Les couches 54a, 54b, 54c, 54d sont par exemple en contact avec la couche 24. Les différentes couches 54a, 54b, 54c, 54d ne sont pas en contact les unes avec les autres. Les couches 54a, 54b, 54c, 54d sont configurées pour être polarisées à des tensions de commande, de préférence des tensions différentes. Ainsi, chaque couche 54a, 54b, 54c, 54d est par exemple relié au réseau d'interconnexion non représenté par un via conducteur isolé 56. Le pixel 46 comprend ainsi autant de vias 56 que de couches 54a, 54b, 54c, 54d, c’est-à-dire quatre vias 56 dans le mode de réalisation des figures 6 à 8. Chaque via 56 comprend un cœur conducteur 56a et une gaine isolante 56b. Le coeur conducteur 56a de chaque via 56 est relié, par une extrémité à une des couches 54a, 54b, 54c, 54d et par une autre extrémité à des vias ou pistes conductrices du réseau d'interconnexion de manière à être reliée à une source d'application d'une tension de commande. Chaque via 56 traverse ainsi de préférence entièrement le substrat 12, c’est-à-dire s'étend de la face 12a à la face 12b. Chaque via 56 est par exemple séparé du mur 18 par une portion 58 de substrat 12. Chaque via 56 est par exemple séparé des caissons par une portion 58 et par le mur 18. La FIG. 9 illustre le fonctionnement des pixels 46 des figures 6, 7 et 8. La FIG. 9 comprend deux vues 9A et 9B chacune représentant une étape de fonctionnement du pixel 46. Le fonctionnement du pixel 46 comprend par exemple autant d'étape que de caissons 16. Ainsi, le fonctionnement du pixel 46 tel que décrit en relation avec les figures 6 à 8 comprend quatre étapes. En FIG. 9 , seules deux des quatre étapes sont représentées. Plus précisément, la vue 9A représente une étape de mémorisation dans le caisson 16a et la vue 9B représente une étape de mémorisation dans le caisson 16b. Le pixel 46 est par exemple configuré pour effectuer une démodulation du signal généré par la lumière reçue. Par exemple le pixel 46 est présent dans un dispositif de mesure de temps de vol. Au cours de l'étape de la vue 9A du fonctionnement du pixel 46, des tensions négatives sont appliquées au cœur du mur 18 et à la couche 28. Par exemple, le cœur du mur 18 est polarisé à une tension comprise entre -1 V et -3 V. Par exemple, la couche 28 est polarisée à une tension comprise entre -2 V et -5 V. Lorsqu'un rayon lumineux (représenté par une flèche 60) atteint un pixel 46, plus précisément atteint la fenêtre 50, la partie du rayonnement ayant des longueurs d'onde comprises dans les longueurs d'onde de fonctionnement du pixel traversent les couches 26 et 28. Lorsque ladite partie du rayonnement atteint la couche 24, les photons sont absorbés dans la couche photosensible 24. Des pairs d'électrons (-) et de trous (+) sont ainsi générés dans la couche 24. La couche 54a est polarisée à une tension négative et les couches 54b, 54c et 54d sont polarisées à des tensions nulles. Ladite tension négative est par exemple comprise entre -1 V et -4V. La tension négative appliquée aux cœurs des murs 18 permet de dépléter les caissons 16. Les tensions des couches 54a, 54b, 54c et 54d permettent d'assurer qu'une majeure partie, par exemple plus de 75 %, des électrons générés sont ainsi déplacés et stockés dans le caisson 16a. La tension négative appliquée à la couche 26 permet d'attirer les trous dans la couche 26 d'extraction de trous. Les trous sont ainsi extraits par la couche 26. L'étape de la vue 9B est similaire à l'étape de la vue 9A. L'étape de la vue 9B diffère de l'étape de la vue 9A en ce que les électrons sont majoritairement, par exemple au moins à 75 %, stockées dans le caisson 16b. Pour ce faire, la couche 54b est polarisée à une tension négative et les couches 54a, 54c et 54d sont polarisées à des tensions nulles. Ladite tension négative est par exemple comprise entre -1 V et -4 V. Autrement dit, le pixel 46 comprend autant d'étape que de caissons 16 et comprend, pour chaque étape, la polarisation de la couche 54 correspondant à un des caissons à une tension négative et la polarisation des autres couches 54 à une tension nulle, le cœur du mur 18 et la couche 26 étant polarisé à des tensions négatives. Lors du fonctionnement de pixels 46, par exemple dans un dispositif de mesure de temps de vol, les différentes étapes sont effectuées alternativement, durant des durées de préférence égales. Ainsi, le fonctionnement des pixels comprend la répétition d'un cycle comprenant les quatre étapes effectuées de préférence durant une même durée. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Par exemple, le mode de réalisation des figures 1 et 2 peut comprendre la région 38 et les murs 40. En outre, les charges (électrons et trous) peuvent être échangées. Ainsi, selon d'autre mode de réalisation, les type de conductivité peuvent être échangés, la couche 26 étant alors une couche d'extraction d'électrons. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Dispositif comprenant un pixel (10, 44, 46), le pixel comprenant une première région (16, 16a, 16b, 16c, 16d, 24) dopée d'un premier type de conductivité et une deuxième région (26, 36) dopée d'un deuxième type de conductivité, la première région comprenant des première (16, 16a, 16b, 16c, 16d) et deuxième (24) couches formant une hétérojonction, la première couche (16, 16a, 16b, 16c, 16d) étant en un matériau semiconducteur et la deuxième couche (24) comprenant des boites quantiques, la deuxième région (26, 36) étant en contact avec la deuxième couche (24), la première couche (16, 16a, 16b, 16c, 16d) étant latéralement entourée par un mur conducteur isolé (18), la concentration de dopants de la première couche (16, 16a, 16b, 16c, 16d) étant supérieure à celle de la deuxième couche (24). Dispositif selon la revendication 1, dans lequel le premier type de conductivité est le type N et le deuxième type de conductivité est le type P. Dispositif selon la revendication 1 ou 2, dans lequel la première couche (16, 16a, 16b, 16c, 16d) affleure une première face (12b) d'un substrat semiconducteur (12), un réseau d'interconnexion recouvrant une deuxième face (12a) du substrat. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel l'interface entre la première couche (16, 16a, 16b, 16c, 16d) et la deuxième couche (24) est traitée de manière à permettre de passage de charges. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel la deuxième région (26) recouvre la deuxième couche (24), la deuxième couche (24) séparant la première couche (16, 16a, 16b, 16c, 16d) et la deuxième région (26). Dispositif selon la revendication 5, dans lequel le pixel comprend au moins deux premières couches (16a, 16b, 16c, 16d), l'interface entre chaque première couche (16a, 16b, 16c, 16d) et la deuxième couche (24) étant entourée par une troisième couche conductrice (54a, 54b,54c, 54d). Dispositif selon la revendication 6, dans lequel chaque troisième couche conductrice (54a, 54b,54c, 54d) est séparée de la première couche (16a, 16b, 16c, 16d) correspondante par une quatrième couche isolante (20) comprenant une ouverture au niveau de chaque interface. Dispositif selon la revendication 6 ou 7, dans lequel le pixel comprend quatre premières couches (16a, 16b, 16c, 16d), chaque première couche (16a, 16b, 16c, 16d) étant entourée par le mur (18). Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel la deuxième région (36) entoure latéralement la première couche (16). Dispositif selon la revendication 10, dans lequel la deuxième région (36) est entre la première couche (16) et le mur (18). Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel le dispositif comprend deux pixels (44) ayant une deuxième région (36) et une deuxième couche (24) en commun, la deuxième région (36) étant située entre les murs entourant les première couches (16) des deux pixels (44). Dispositif de mesure de temps de vol comprenant le dispositif selon l'une quelconque des revendications 1 à 12. Procédé de commande d'un dispositif comprenant un pixel (10, 44, 46), le pixel comprenant une première région (16, 16a, 16b, 16c, 16d, 24) dopée d'un premier type de conductivité et une deuxième région (26, 36) dopée d'un deuxième type de conductivité, la première région comprenant des première (16, 16a, 16b, 16c, 16d) et deuxième (24) couches formant une hétérojonction, la première couche (16, 16a, 16b, 16c, 16d) étant en un matériau semiconducteur et la deuxième couche (24) comprenant des boites quantiques, la deuxième région (26, 36) étant en contact avec la deuxième couche (24), la première couche (16, 16a, 16b, 16c, 16d) étant latéralement entourée par un mur conducteur isolé (18), la concentration de dopants de la première couche (16, 16a, 16b, 16c, 16d) étant supérieure à celle de la deuxième couche (24), le procédé comprenant la polarisation du mur à une tension négative. Procédé selon la revendication 13 appliqué à la formation d'un dispositif selon l'une quelconque des revendications 1 à 12. Procédé selon la revendication 14, dans son rattachement à la revendication 8, dans lequel le procédé comprend une répétition d'un cycle d'étapes, le cycle comprenant autant d'étape que de premières couches (16a, 16b, 16c, 16d) dans le pixel (46), dans chaque étape, une des troisièmes couches (54a, 54b,54c, 54d) étant polarisée par une première tension, les autres troisièmes couches étant polarisées à une tension nulle, la troisième couche polarisée étant différente à chaque étape d'un cycle. Procédé selon la revendications 15, dans son rattachement à la revendication 2, dans lequel la première tension est une tension négative.