FR 3150040 A1 20241220 FR 2306015 A 20230613 Pixel d'affichage comprenant des diodes électroluminescentes pour un écran d'affichage La présente description concerne un pixel d'affichage pour un écran d'affichage, comprenant au moins un dispositif électroluminescent, un circuit pilote pour piloter le dispositif électroluminescent, le pixel d'affichage recevant une première tension (Vcc) et un premier signal binaire, le dispositif électroluminescent étant alimenté par la première tension. Le pixel d'affichage comprend en outre un circuit d'alimentation (60) fournissant une tension d'alimentation (Vdd), inférieure à la première tension, pour alimenter le circuit pilote. Le circuit d'alimentation comprend un premier condensateur (C1) chargé avec une tension d'alimentation de référence (Vdd_Ref) à partir du premier signal binaire. Le circuit d'alimentation comprend en outre un circuit suiveur de tension (OAmp) fournissant la tension d'alimentation au niveau de sa sortie, le circuit suiveur de tension étant alimenté par la première tension, relié au premier condensateur, et maintenant la tension d'alimentation égale à la tension d'alimentation de référence. Figure pour l'abrégé : Fig. 5. Pixel d'affichage comprenant des diodes électroluminescentes pour un écran d'affichage La présente description concerne de façon générale des pixels d'affichage comprenant des diodes électroluminescentes pour un écran d'affichage. Un pixel d'image correspond à l'élément unitaire de l'image affichée par un écran d'affichage. Pour l'affichage d'images couleur, un écran d'affichage comprend généralement, pour l'affichage de chaque pixel de l'image, au moins trois composants, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux sensiblement dans une seule couleur (par exemple rouge, vert et bleu). La superposition des rayonnements émis par les trois sous-pixels d'affichage fournit à l'observateur la sensation colorée correspondant au pixel de l'image affichée. Dans ce cas, l'assemblage formé par les trois sous-pixels d'affichage utilisés pour l'affichage d'un pixel d'une image est appelé pixel d'affichage de l'écran d'affichage. Chaque sous-pixel d'affichage peut comprendre une source de lumière, en particulier une diode électroluminescente. Les pixels d'affichage peuvent être répartis en matrice, chaque pixel d'affichage étant situé à l'intersection d'une rangée (ou ligne) et d'une colonne de la matrice. Généralement, chaque rangée de pixels d'affichage est sélectionnée successivement et les pixels d'affichage de la rangée sélectionnée sont programmés pour afficher les pixels d'image souhaités. Une matrice active est une architecture de commande d'écran permettant de maintenir toutes les rangées de pixels actives pendant toute la durée d'une image, contrairement à des matrices dites passives, dans lesquelles chaque rangée est active seulement pendant un temps T = Tframe/N (où Tframe est la durée de l'image et N est le nombre de rangées de l'écran). Cela permet d'accroître la luminosité de l'écran d'affichage. En outre, il est possible d'envoyer de faibles niveaux de courant ou de tension sur les lignes de commande de la matrice, ce qui permet d'afficher des flux de données plus importants. Dans le contexte d'un écran basé sur des diodes électroluminescentes de dimensions dans la plage du micromètre formées sur des circuits électroniques, la taille du circuit de diode électroluminescente est généralement plus petite que la taille du pixel d'image en raison de la luminosité intrinsèquement élevée des diodes électroluminescentes. Une des solutions utilisée est donc de déposer ces diodes électroluminescentes unitaires sur un support (également appelé tranche) contenant les circuits électroniques de commande. Une autre solution comprend l'utilisation de pixels d'affichage comprenant des diodes électroluminescentes et un circuit destiné à commander les diodes électroluminescentes. On parle alors de pixels intelligents. Cela permet en particulier de simplifier la formation d'une matrice active, car le circuit électronique de commande des diodes électroluminescentes du pixel d'affichage est, pour la plus grande partie, intégré dans le pixel d'affichage. Le document WO 2018/185433 décrit un exemple d'un pixel intelligent. Pour un pixel intelligent, le nombre de plots conducteurs de liaison utilisés pour la connexion électrique du pixel intelligent au support, impose les dimensions du pixel intelligent, en particulier à cause de la taille minimale de ces plots et de l'espace minimal à prévoir entre ces plots. Pour limiter le nombre de plots conducteurs de liaison, il est connu de fournir une seule tension d'alimentation électrique aux pixels d'affichage, et chaque pixel d'affichage génère, de façon interne, une ou une pluralité de tensions d'alimentation électrique, en particulier pour polariser des composants du circuit électronique. La consommation électrique statique d'un pixel d'affichage correspond à la puissance électrique consommée par le pixel d'affichage lorsque ce dernier n'émet pas de lumière. Elle peut être constituée de courants de fuite de composants ou de courants nécessaires au fonctionnement interne du circuit de commande de pixel d'affichage. Dans le contexte de pixels intelligents, une partie significative de la consommation électrique statique provient de tensions d'alimentation électrique internes au pixel intelligent. On peut envisager de prévoir un plot conducteur supplémentaire, sur chaque pixel intelligent, pour alimenter le pixel intelligent avec la tension d'alimentation électrique réduite de sorte qu'elle n'est pas générée dans le pixel intelligent. Toutefois, cela peut provoquer une augmentation des dimensions du pixel intelligent, ce qui n'est pas souhaitable. La tendance est à augmenter le nombre de pixels d'affichage de l'écran d'affichage. La consommation électrique statique des pixels d'affichage peut alors devenir un facteur critique. En effet, pour un écran d'affichage dit 4K ayant une résolution de 2 160 par 3 840 pixels d'affichage, la consommation électrique statique de l'écran d'affichage peut être supérieure à 150 W. Il existe un besoin de diminuer la consommation électrique statique de l'écran d'affichage. Un objet d'un mode de réalisation est de prévoir un écran d'affichage comprenant des diodes électroluminescentes qui pallie tout ou partie des inconvénients des écrans d'affichage comprenant des diodes électroluminescentes existants. Un autre objet d'un mode de réalisation est de prévoir des pixels d'affichage ayant des dimensions plus petites que 200 µm, ce qui limite le nombre de plots entre le pixel d'affichage et le support des pixels d'affichage. Un mode de réalisation prévoit un pixel d'affichage pour un écran d'affichage, comprenant au moins un dispositif électroluminescent, par exemple une diode électroluminescente, un circuit pilote pour piloter le dispositif électroluminescent, le pixel d'affichage étant configuré pour recevoir une première tension et un premier signal binaire, le dispositif électroluminescent étant alimenté avec la première tension, le pixel d'affichage comprenant en outre un circuit d'alimentation configuré pour fournir une tension d'alimentation, inférieure à la première tension, pour alimenter le circuit pilote, le circuit d'alimentation comprenant un premier condensateur configuré pour être chargé avec une tension d'alimentation de référence à partir du premier signal binaire, ledit circuit d'alimentation comprenant en outre un circuit suiveur de tension fournissant la tension d'alimentation au niveau de sa sortie, le circuit suiveur de tension étant alimenté par la première tension, étant relié au premier condensateur, et étant configuré pour maintenir la tension d'alimentation égale à la tension d'alimentation de référence. Une charge du premier condensateur se produit lorsque le premier signal binaire est dans un état logique "1". Par conséquent, la tension diminuée de référence est générée lorsque le premier signal binaire est à l'état haut "1". Par conséquent, la tension diminuée de référence peut être obtenue avec précision car elle est générée à partir du premier signal binaire qui est fourni avec précision. L'amplificateur opérationnel fournit la tension diminuée et alimente les composants électroniques du circuit pilote relié à la sortie de l'amplificateur opérationnel avec un courant qui est avantageusement tiré depuis la source du potentiel de référence élevé et pas depuis le plot recevant le premier signal binaire. La tension diminuée de référence est utilisée seulement en tant que tension de comparaison pour la génération de la tension diminuée. Par conséquent, la décharge du premier condensateur survient essentiellement par des courants de fuites très faibles mais pas par la consommation électrique de composants du circuit pilote. Selon un mode de réalisation, le pixel d'affichage comprend au moins des premier, deuxième et troisième plots de liaison électriquement conducteurs, le premier signal binaire étant reçu sur le troisième plot de liaison électriquement conducteur, les premiers signaux binaires alternant entre une deuxième tension, plus faible que la première tension, et une troisième tension, plus faible que la deuxième tension, le circuit pilote étant configuré pour piloter le dispositif électroluminescent à partir du premier signal binaire reçu sur le troisième plot de liaison électriquement conducteur. La charge du premier condensateur est effectuée uniquement par des courants tirés à partir du troisième plot de liaison électriquement conducteur. Selon un mode de réalisation, le circuit d'alimentation comprend une première branche reliant le troisième plot de liaison électriquement conducteur et le premier condensateur, la première branche comprenant seulement une ou plusieurs diodes Schottky, des diodes et/ou des transistors. Le composant sur la première branche empêche avantageusement une décharge du premier condensateur à travers le troisième plot de liaison électriquement conducteur lorsque le premier signal binaire est dans un état logique "0". Selon un mode de réalisation, le circuit d'alimentation comprend en outre un deuxième condensateur, le circuit suiveur de tension étant configuré pour charger le deuxième condensateur avec la tension d'alimentation. Le deuxième condensateur permet d'obtenir une meilleure stabilisation de la tension d'alimentation, en particulier lorsqu’un courant élevé est tiré par les composants du circuit pilote alimenté avec la tension d'alimentation. Selon un mode de réalisation, le circuit suiveur de tension est alimenté par la première tension à travers un commutateur et le circuit d'alimentation comprend en outre un circuit de déclenchement configuré pour commander le commutateur, de préférence sur la base du premier signal binaire. Le circuit suiveur de tension peut être activé, en fermant le commutateur, seulement lorsque de forts courants d'appel apparaissent. Cela permet avantageusement de réduire la consommation électrique du circuit suiveur de tension. Selon un mode de réalisation, le circuit de déclenchement est configuré pour fermer le commutateur, pendant une durée donnée, après chaque front montant et/ou chaque front descendant du premier signal binaire. Selon un mode de réalisation, le deuxième condensateur et configuré pour être chargé par le premier signal binaire. Une charge du deuxième condensateur se produisant lorsque le premier signal binaire est dans un état logique "1". La charge du deuxième condensateur est également avantageusement effectuée au moyen du premier signal binaire. Selon un mode de réalisation, le circuit d'alimentation comprend une deuxième branche reliant le troisième plot de liaison électriquement conducteur et le deuxième condensateur, la deuxième branche comprenant seulement une ou plusieurs diodes Schottky, diodes et/ou transistors. Le composant sur la deuxième branche empêche avantageusement une décharge du deuxième condensateur à travers le troisième plot de liaison électriquement conducteur lorsque le premier signal binaire est dans un état logique "0". Selon un mode de réalisation, le pixel d'affichage est destiné à recevoir un deuxième signal binaire, et le premier condensateur est configuré pour être chargé avec la tension d'alimentation de référence à partir du premier signal binaire et du deuxième signal binaire. La charge du premier condensateur est avantageusement améliorée car elle est effectuée par à la fois le premier signal binaire et le deuxième signal binaire. Selon un mode de réalisation, le pixel d'affichage comprend au moins un quatrième plot de liaison électriquement conducteur, le deuxième signal binaire étant reçu sur le quatrième plot de liaison électriquement conducteur, le circuit pilote étant configuré pour piloter le dispositif électroluminescent à partir du premier signal binaire reçu sur le troisième plot de liaison électriquement conducteur et du deuxième signal binaire reçu sur le quatrième plot de liaison électriquement conducteur, le deuxième signal binaire alternant entre la deuxième tension et la troisième tension. Selon un mode de réalisation, le circuit d'alimentation comprend une troisième branche reliant le quatrième plot de liaison électriquement conducteur et le premier condensateur, la troisième branche comprenant seulement une ou plusieurs diodes Schottky, diodes et/ou transistors. Le composant sur la troisième branche empêche avantageusement une décharge du premier condensateur à travers le quatrième plot de liaison électriquement conducteur lorsque le deuxième signal binaire est dans un état logique "0". Selon un mode de réalisation, le deuxième condensateur est également configuré pour être chargé par le deuxième signal binaire. La charge du deuxième condensateur est avantageusement améliorée car elle est également effectuée par le deuxième signal binaire. Selon un mode de réalisation, le circuit d'alimentation comprend une quatrième branche reliant le quatrième plot de liaison électriquement conducteur et le deuxième condensateur, la quatrième branche comprenant seulement une ou plusieurs diodes Schottky, diodes et/ou transistors. Le composant sur la quatrième branche empêche avantageusement une décharge du deuxième condensateur à travers le quatrième plot de liaison électriquement conducteur lorsque le deuxième signal binaire est dans un état logique "0". Selon un mode de réalisation, le circuit suiveur de tension comprend un amplificateur opérationnel ayant une entrée non inverseuse, une entrée inverseuse, et une sortie, l'entrée non inverse de l'amplificateur opérationnel étant reliée au premier condensateur, la sortie de l'amplificateur opérationnel fournissant la tension d'alimentation, et l'entrée inverseuse de l'amplificateur opérationnel étant connectée à la sortie de l'amplificateur opérationnel. Selon un mode de réalisation, chacun des premiers condensateurs et des deuxièmes condensateurs comprend une électrode connectée au deuxième plot de liaison électriquement conducteur. Selon un mode de réalisation, le circuit pilote est configuré pour déterminer un signal numérique à partir de valeurs du deuxième signal binaire reçu par rapport aux premières impulsions du premier signal binaire et pour commander le dispositif électroluminescent sur la base du signal numérique. Selon un mode de réalisation, le circuit pilote est configuré pour commander le dispositif électroluminescent en modulation de largeur d'impulsions sur la base du signal numérique. Selon un mode de réalisation, le circuit pilote est configuré pour allumer ou éteindre le dispositif électroluminescent à la fréquence des deuxièmes impulsions du premier signal binaire à la deuxième tension ou à la troisième tension. Selon un mode de réalisation, le pixel d'affichage comprend seulement les premier, deuxième et troisième plots de liaison électriquement conducteurs. Selon un mode de réalisation, le premier signal binaire est une première tension binaire et le deuxième signal binaire est une deuxième tension binaire. Un mode de réalisation prévoit également un écran d'affichage comprenant une matrice de pixels d'affichage tels que définis précédemment, l'écran d'affichage comprenant en outre des circuits pour fournir, pour chaque pixel d'affichage, la première tension entre les premier et deuxième plots de liaison électriquement conducteurs, le premier signal binaire sur le troisième plot de liaison électriquement conducteur et le deuxième signal binaire sur le quatrième plot de liaison électriquement conducteur. Un mode de réalisation prévoit également un procédé de commande d'un écran d'affichage comprenant une matrice de pixels d'affichage tels que définis précédemment, le procédé comprenant la fourniture, pour chaque pixel d'affichage, de la première tension entre les premier et deuxième plots de liaison électriquement conducteurs, la fourniture du premier signal binaire sur le troisième plot de liaison électriquement conducteur et la fourniture du deuxième signal binaire sur le quatrième plot de liaison électriquement conducteur. Selon un mode de réalisation, le procédé comprend la fourniture du premier signal binaire et du deuxième signal binaire de sorte que, en fonctionnement, le rapport de la durée moyenne pendant laquelle au moins un parmi le premier signal binaire et le deuxième signal binaire est à la deuxième tension sur la somme de la durée moyenne pendant laquelle le premier signal binaire et le deuxième signal binaire sont à la troisième tension et de la durée moyenne pendant laquelle au moins un parmi le premier signal binaire et le deuxième signal binaire est à la deuxième tension est supérieur à 75 %. Selon un mode de réalisation, le procédé comprend la fourniture du premier signal binaire et du deuxième signal binaire de sorte que, à tout moment du fonctionnement, au moins un parmi le premier signal binaire et le deuxième signal binaire est à la deuxième tension. Selon un mode de réalisation, la tension d'alimentation de référence est inférieure à la deuxième tension de moins de 10 % et dans lequel la tension d'alimentation est inférieure à la deuxième tension de moins de 10 %. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente partiellement et schématiquement un exemple d'un écran d'affichage ; la est une vue en coupe transversale très simplifiée d'un exemple de pixel d'affichage ; la est une vue de dessous du pixel d'affichage de la ; la représente un schéma-blocs d'un mode de réalisation selon l'invention d'un pixel d'affichage de l'écran d'affichage de la ; la représente un schéma-blocs d'un mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente un schéma-blocs d'un autre mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente un schéma-blocs d'un autre mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente des exemples de chronogrammes de signaux du pixel d'affichage de la selon un mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage ; la représente un schéma-blocs d'un autre mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente un schéma-blocs d'un autre mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente un schéma-blocs d'un autre mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente un schéma-blocs d'un autre mode de réalisation d'un circuit de charge d'un condensateur du pixel d'affichage de la ; la représente un schéma électrique d'un mode de réalisation d'une partie du circuit de charge du condensateur de la , 9, 11 ou 12 ; la représente un schéma électrique d'un mode de réalisation d'une autre partie du circuit de charge du condensateur de la , 9, 11 ou 12 ; la représente un schéma-blocs plus détaillé d'un mode de réalisation selon l'invention du pixel d'affichage de la ; la représente des exemples de chronogrammes de signaux du pixel d'affichage de la selon un mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage ; la représente des exemples de chronogrammes de signaux du pixel d'affichage de la selon un autre mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage ; la représente un schéma électrique d'un mode de réalisation de la source de courant du pixel d'affichage de la ; et la représente un schéma électrique d'un autre mode de réalisation de la source de courant du pixel d'affichage de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. En outre, un signal qui alterne entre un premier état constant, par exemple un état logique bas, noté "0", et un deuxième état constant, par exemple un état logique haut, noté "1", est appelé "signal binaire". Les états haut et bas de différents signaux binaires d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. En outre, dans la description suivante, on appelle "bornes de puissance" d'un transistor à effet de champ à grille isolée, ou transistor MOS, la source et le drain du transistor MOS. En outre, sauf indication contraire, lorsqu'on parle d'une tension au niveau d'un plot conducteur, on considère la différence entre le potentiel au niveau dudit plot conducteur et un potentiel de référence, par exemple, la masse, supposée égale à 0 V. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. En outre, l'expression "sensiblement constant" signifie qui varie de moins de 10 % dans le temps par rapport à une valeur de référence. Dans la description qui suit, des modes de réalisation sont décrits pour un écran d'affichage couleur comprenant des pixels d'affichage couleur, chaque pixel d'affichage comprenant des diodes électroluminescentes adaptées à émettre des rayonnements de couleurs différentes. Toutefois, ces modes de réalisation s'appliquent également à un écran d'affichage monochrome comprenant des pixels d'affichage monochromes, chaque pixel d'affichage monochrome comprenant une diode électroluminescente ou seulement des diodes électroluminescentes adaptées à émettre un rayonnement d'une seule couleur. La représente partiellement et schématiquement un exemple connu d'un écran d'affichage 10. L'écran d'affichage 10 comprend des pixels d'affichage 12 i,j , par exemple agencés en M rangées et N colonnes, M étant un entier variant de 1 à 8 000 et N étant un entier variant de 1 à 16 000, i étant un entier variant de 1 à M et j étant un entier variant de 1 à N. A titre d'exemple, en , M et N sont égaux à 6. Chaque pixel d'affichage 12 i,j est relié à une source de potentiel de référence bas Gnd, par exemple, la masse, par l'intermédiaire d'une électrode 14 i et à une source de potentiel de référence haut Vcc par l'intermédiaire d'une électrode 16 j . A titre d'exemple, les électrodes 14 i sont représentées comme étant alignées le long des rangées en et les électrodes 16 j sont représentées comme étant alignées le long des colonnes en , la structure inverse étant possible. La tension d'alimentation de l'écran d'affichage 10 correspond à la tension entre le potentiel de référence haut Vcc et le potentiel de référence bas Gnd et est notée Vcc comme le potentiel de référence haut. La tension d'alimentation Vcc dépend en particulier de la structure des diodes électroluminescentes et de la technologie selon laquelle les diodes électroluminescentes sont fabriquées. A titre d'exemple, la tension d'alimentation Vcc peut être de l'ordre de 3,5 V à 5,5 V. Pour chaque rangée, les pixels d'affichage 12 i,j dans la rangée sont reliés à une électrode de rangée 18 i . Pour chaque colonne, les pixels d'affichage 12 i,j dans la colonne sont reliés à une électrode de colonne 20 j . L'écran d'affichage 10 comprend un circuit de sélection 22 relié aux électrodes de rangée 18 i et adapté à fournir un signal de sélection et de synchronisation Com i sur chaque électrode de rangée 18 i . L'écran d'affichage 10 comprend un circuit de fourniture de données 24 relié aux électrodes de colonne 20 j et adapté à fournir un signal de données Data j sur chaque électrode de colonne 20 j . Le circuit de sélection 22 et le circuit de commande 24 sont commandés par un circuit 26, comprenant par exemple un processeur. La est une vue en coupe transversale très simplifiée d'un exemple connu de pixel d'affichage 12 i,j et la est une vue d'en-dessous du pixel d'affichage 12 i,j . Chaque pixel d'affichage 12 i,j comprend un circuit de commande 30 recouvert d'un circuit d'affichage 32. Le circuit d'affichage 32 comprend au moins une diode électroluminescente, LED, de préférence au moins trois diodes électroluminescentes LED. Le pixel d'affichage comprend une surface inférieure 34 et une surface supérieure 35 à l'opposé de la surface inférieure 34, les surfaces 34 et 35 étant de préférence planes et parallèles. Le circuit de commande 30 comprend en outre des plots conducteurs de liaison P_Gnd, P_Vcc, P_Col, P_Row sur la surface inférieure 34. Le circuit de commande 30 peut correspondre à un circuit intégré comprenant des composants électroniques en particulier des transistors à effet de champ à grille isolée, également appelés transistors MOS, ou des transistors à couches minces, également appelés TFT. De préférence, le circuit d'affichage 32 comprend uniquement des diodes électroluminescentes LED et les éléments conducteurs de ces diodes électroluminescentes LED et le circuit de commande 30 comprend tous les composants électroniques nécessaires à la commande des diodes électroluminescentes LED du circuit d'affichage 32. A titre de variante, le circuit d'affichage 32 peut comprendre d'autres composants électroniques en plus des diodes électroluminescentes LED. Les diodes électroluminescentes LED peuvent être des diodes électroluminescentes 2D, également appelées diodes électroluminescentes planes, comprenant un empilement des couches planes, ou des diodes électroluminescentes 3D, comprenant chacune un élément semiconducteur tridimensionnel recouvert d'une zone active. En , les diodes électroluminescentes LED sont représentées comme étant connectées à une anode commune. Il peut toutefois être souhaitable d'agencer les diodes électroluminescentes LED selon une autre configuration. A titre d'exemple, les diodes électroluminescentes LED peuvent être connectées à une cathode commune, ou être connectées indépendamment les unes des autres. Selon un mode de réalisation, le pixel d'affichage 12 i,j comprend trois sources lumineuses émettant de la lumière à des première, deuxième et troisième longueurs d'onde. Selon un mode de réalisation, la première longueur d'onde correspond à une lumière bleue et est dans la plage allant de 430 nm à 490 nm. Selon un mode de réalisation, la deuxième longueur d'onde correspond à une lumière verte et est dans la plage allant de 510 nm à 570 nm. Selon un mode de réalisation, la troisième longueur d'onde correspond à une lumière rouge et est dans la plage allant de 600 nm à 700 nm. Chaque plot conducteur P_Gnd, P_Vcc, P_Col, P_Row est destiné à être connecté à une des électrodes 14 i , 16 j , 18 i , 20 j représentées schématiquement en . Le premier plot conducteur P_Vcc est relié aux électrodes 14 i et reçoit le potentiel de référence haut Vcc. Le deuxième plot conducteur P_Gnd est relié aux électrodes 16 j et reçoit le potentiel de référence bas Gnd. Le troisième plot conducteur P_Col est relié aux électrodes de colonnes 20 j et reçoit le signal de données Data j . Le quatrième plot conducteur P_Row est relié aux électrodes de rangée 18 i et reçoit le signal de sélection et synchronisation Com i . Les dimensions des plots conducteurs P_Gnd, P_Vcc, P_Col, P_Row et la structure des plots conducteurs P_Gnd, P_Vcc, P_Col, P_Row sur la surface 34 sont notamment imposées par les règles de dessin du pixel d'affichage 12 i,j et par le procédé d'assemblage de pixels d'affichage 12 i,j dans l'écran d'affichage 10. Selon un mode de réalisation, dans la vue de dessous, le pixel d'affichage 12 i,j a des dimensions inférieures à 200 µm. La représente un exemple d'un schéma-blocs d'un pixel d'affichage 12 i,j de l'écran d'affichage 10. Selon un exemple, le pixel d'affichage 12 i,j comprend au moins trois diodes électroluminescentes, une seule diode électroluminescente LED étant représentée en . Chaque diode électroluminescente LED est reliée en série à une source de courant commandable CS. Dans le présent exemple, pour chaque diode électroluminescente LED, l'anode de la diode électroluminescente LED est par exemple reliée au plot conducteur P_Vcc recevant le potentiel de référence haut Vcc et la cathode de la diode électroluminescente LED est par exemple reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS étant reliée au plot conducteur P_Gnd recevant le potentiel de référence bas Gnd. Selon une variante, pour chaque diode électroluminescente LED, la cathode de la diode électroluminescente LED est par exemple reliée au plot conducteur P_Gnd recevant le potentiel de référence bas Gnd et l'anode la diode électroluminescente LED est reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS étant reliée au plot conducteur P_Vcc recevant le potentiel de référence Vcc. Le pixel d'affichage 12 i,j comprend en outre un circuit 40 destiné à piloter la source de courant commandable CS. Le circuit pilote 40 peut comprendre en particulier des composants électroniques tels que des transistors MOS ou des TFT. Le circuit pilote 40 peut être formé, en totalité ou en partie, dans le circuit de commande 30. Le circuit pilote 40 peut correspondre principalement à un circuit logique. Il peut être souhaitable d'utiliser une tension d'alimentation diminuée Vdd, inférieure à la tension d'alimentation Vcc, par exemple inférieure à 4 V, en particulier, de l'ordre de 1 V ou de 1,8 V, pour alimenter les composants électroniques du circuit pilote 40, cette tension d'alimentation diminuée correspondant par exemple à la tension susceptible d'être appliquée entre les bornes de puissance des transistors MOS. Pour ce faire, le pixel d'affichage 12 i,j comprend un circuit d'alimentation 60 qui fournit la tension d'alimentation diminuée Vdd. Le circuit d'alimentation 60 reçoit le potentiel de référence haut Vcc, et au moins un parmi le signal de sélection Com i et le signal de données Data j et fournit la tension d'alimentation diminuée Vdd. A titre d'exemple, en , le circuit d'alimentation est représenté recevant le potentiel de référence haut Vcc, le signal de sélection Com i et le signal de données Data j . Selon un mode de réalisation, le signal de sélection et de synchronisation Com i , reçu au niveau du plot conducteur P_Row de chaque pixel d'affichage 12 i,j , est un signal binaire alternant entre un état bas "0" et un état haut "1", l'état bas correspondant au potentiel de référence bas Gnd et l'état haut "1" correspondant à une tension basse, sensiblement égale à la tension d'alimentation diminuée Vdd. Le signal de données Data j est un signal binaire alternant entre un état bas "0" et un état haut "1", l'état bas correspondant au potentiel de référence bas Gnd et l'état haut "1" correspondant à une tension basse, sensiblement égale à la tension d'alimentation diminuée Vdd. La représente un schéma-blocs d'un mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 comprend un premier condensateur C1 et une première diode D1 reliant, à une première électrode du condensateur C1, un plot conducteur du pixel d'affichage 12 i,j recevant un signal qui ne correspond pas à une tension constante. Dans le présent mode de réalisation, la diode D1 relie le plot conducteur P_Row recevant le signal binaire Com i à la première électrode du condensateur C1. Selon une variante, la diode D1 peut relier le plot conducteur P_col recevant le signal binaire Data j à la première électrode du condensateur C1. Dans le présent mode de réalisation, l'anode de la diode D1 est connectée au plot conducteur P_Row et la cathode de la diode D1 est connectée à la première électrode du condensateur C1. Le condensateur C1 a une deuxième électrode recevant le potentiel de référence bas Gnd. La tension aux bornes du condensateur C1 correspond à une tension d'alimentation diminuée de référence Vdd_ref. La diode D1 peut correspondre à une diode Schottky, une diode commune ou un transistor MOS monté en diode. Le circuit d'alimentation 60 comprend en outre un amplificateur opérationnel OAmp ayant une entrée non inverseuse (+), une entrée inverseuse (-) et une sortie. L'amplificateur opérationnel OAmp est connecté comme circuit suiveur de tension. L'entrée non inverseuse (+) est reliée, de préférence connectée, à la première électrode du condensateur C1. L'entrée inverseuse (-) de l'amplificateur opérationnel Oamp est reliée, de préférence connectée, à la sortie de l'amplificateur opérationnel Oamp. La sortie de l'amplificateur opérationnel Oamp fournit la tension diminuée Vdd. L'alimentation électrique de l'amplificateur opérationnel Oamp est obtenue en reliant l'amplificateur opérationnel Oamp à la tension de référence haute Vcc et la tension de référence basse Gnd. La tension diminuée Vdd est utilisée pour l'alimentation électrique des composants électriques du circuit pilote 40, en particulier des transistors MOS. Une charge du condensateur C1 s'effectue lorsque le signal de sélection et de synchronisation Com i est à un état logique "1". La diode D1 empêche la décharge du condensateur C1 à travers le plot P_Row lorsque le signal de sélection et de synchronisation Com i est à un état logique "0". La charge du condensateur C1 est effectuée seulement par des courants tirés depuis le plot P_Row à travers la diode D1. Par conséquent la tension d'alimentation diminuée de référence Vdd_ref est générée lorsque le signal de synchronisation Com i est égal à l'état haut "1". Par conséquent, la tension d'alimentation diminuée de référence Vdd_ref peut être obtenue avec précision car elle est générée à partir du signal de sélection et de synchronisation Com i qui est fourni avec précision par le circuit de sélection 22. L'amplificateur opérationnel OAmp maintient égale la tension à son entrée non inverseuse (+) et la tension à son entrée inverseuse (-), c'est-à-dire les tensions Vdd_ref et Vdd. Par conséquent l'amplificateur opérationnel Oamp fournit une tension diminuée Vdd et alimente les composants électroniques du circuit pilote 40 relié à la sortie de l'amplificateur opérationnel Oamp avec un courant tiré depuis le plot P_Vcc recevant le potentiel de référence haut et non depuis le plot P_Row recevant le signal de sélection et de synchronisation Com i . La tension diminuée de référence Vdd_ref est utilisée seulement comme tension de comparaison pour la génération de la tension diminuée Vdd. Par conséquent, la décharge du condensateur C1 s'effectue essentiellement par des courants de fuite extrêmement faibles mais pas par la consommation électrique des composants du circuit pilote 40. La représente un schéma-blocs d'un autre mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 représenté en comprend tous les éléments du circuit d'alimentation 60 représenté en et comprend en outre un condensateur C2 ayant une première électrode reliée, de préférence connectée, à la sortie de l'amplificateur opérationnel Oamp. Le condensateur C2 peut avoir une deuxième électrode recevant le potentiel de référence bas Gnd. La tension aux bornes du condensateur C2 correspond à la tension d'alimentation diminuée Vdd. Le condensateur C2 permet d'obtenir une meilleure stabilisation de la tension d'alimentation Vdd, en particulier lorsqu'un courant élevé est tiré par les composants du circuit pilote 40 alimenté avec la tension d'alimentation Vdd. La représente un schéma-blocs d'un autre mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 représenté en comprend tous les éléments du circuit d'alimentation 60 représenté en et comprend en outre un commutateur commandable SW. L'amplificateur opérationnel OAmp est relié, de préférence connecté, au plot conducteur P_Vcc recevant la tension de référence haute Vcc au moyen du commutateur contrôlable SW. Le circuit d'alimentation 60 comprend en outre un circuit de déclenchement 62 configuré pour fournir un signal binaire Ctrl commandant le commutateur SW. Lorsque le commutateur SW est fermé, l'amplificateur opérationnel OAmp est alimenté par la tension d'alimentation Vcc. L'amplificateur opérationnel OAmp maintient donc égale la tension à son entrée non inverseuse (+) et la tension à son entrée inverseuse (-), c'est-à-dire les tensions Vdd_Ref et Vdd. Par conséquent, une charge du condensateur C2 peut se faire au moyen de l'amplificateur opérationnel OAmp, c'est-à-dire par un courant tiré depuis le plot P_Vcc recevant le potentiel de référence haut Vcc. Lorsque le commutateur SW est ouvert, l'amplificateur opérationnel OAmp n'est pas alimenté par la tension d'alimentation Vcc et ne charge pas le condensateur C2. La charge du condensateur C2 est effectuée grâce à un courant tiré depuis le plot P_Row ou grâce à un courant tiré depuis le plot P_Vcc. Les inventeurs ont noté que les courants d'appel les plus élevés tirés par les composants du circuit pilote 40 surviennent juste après un front montant et/ou descendant du signal qui synchronise le fonctionnement du circuit pilote 40, en particulier la commutation entre des états passant et bloqué des transistors du circuit pilote 40. Selon un mode de réalisation, le fonctionnement du circuit pilote 40 est synchronisé par le signal de sélection et de synchronisation Com i . Les inventeurs ont noté que les courants d'appel les plus élevés tirés par les composants du circuit pilote 40 surviennent juste après un front du signal binaire de sélection et de synchronisation Com i . Dans ce mode de réalisation, le circuit de déclenchement 62 est relié, de préférence connecté, au plot P_Row recevant le signal binaire de sélection et de synchronisation Com i et fournit le signal de déclenchement Ctrl sur la base du signal de sélection et de synchronisation Com i de sorte que le commutateur SW soit fermé pendant chaque appel de courant du circuit pilote 40. Par conséquent, le courant, pendant chaque appel de courant du circuit pilote 40, est tiré depuis le plot P_Vcc recevant la tension de référence haute Vcc et non depuis le plot P_Row recevant le signal de sélection et de synchronisation Com i et le plot P_Col recevant le signal de données Data j . Cela est avantageux car, en particulier pour l'écran d'affichage 10 comprenant un nombre élevé de pixels d'affichage 12 i,j , par exemple plus de 100 pixels d'affichage 12 i,j par rangée, il peut être nécessaire de prévoir une résistance d'amortissement sur chaque électrode de rangée 18 i et/ou sur chaque électrode de colonne 20 j afin d'empêcher des oscillations des tensions sur ces électrodes. Si le courant pendant un appel de courant du circuit pilote 40 est tiré depuis le plot P_Row recevant le signal de sélection et de synchronisation Com i et/ou le plot P_Col recevant le signal de données Data j , cela pourrait conduire à une importante chute de tension aux bornes de la résistance d'amortissement de sorte que le niveau de tension du signal de sélection et de synchronisation Com i et/ou du signal de données Data j , atteignant certains pixels d'affichage 12 i,j , pourrait être trop faible. La représente des exemples, pour les pixels d'affichage 12 i,j de la et pour le circuit d'alimentation 60 de la , de chronogrammes du signal de sélection et de synchronisation Com i reçu par le pixel d'affichage 12 i,j , du courant IL tiré par le circuit pilote 40 en raison de la consommation d'énergie du circuit pilote 40 et du signal Ctrl fourni par le circuit de déclenchement 62 selon un mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage 10. Selon un mode de réalisation, les courants d'appel les plus importants tirés par les composants du circuit pilote 40 surviennent juste après chaque front montant du signal binaire de sélection et de synchronisation Com i . Le courant IL comprend un pic Pk juste après chaque front montant du signal binaire de sélection et de synchronisation Com i . Selon un mode de réalisation, lorsque le signal binaire de déclenchement Ctrl est au niveau logique "0", le commutateur SW est ouvert et lorsque le signal binaire de déclenchement Ctrl est au niveau logique "1", le commutateur SW est fermé. Le circuit de déclenchement 62 fixe le signal de déclenchement Ctrl à la valeur logique "1" pendant une durée D au moment de la détection d'un front montant du signal de sélection et de synchronisation Com i . Selon un mode de réalisation, la durée D est dans la plage allant de 10 ns à 30 ns. Selon un mode de réalisation, le circuit de déclenchement 62 comprend des portes logiques. La représente un schéma-blocs d'un autre mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 représenté en comprend tous les éléments du circuit d'alimentation 60 représenté en et comprend en outre une deuxième diode D2 reliant le plot conducteur P_Row à la première électrode du condensateur C2. L'anode de la diode D2 est connectée au plot conducteur P_Row et la cathode de la diode D2 est connectée à la première électrode du condensateur C2. La diode D2 peut correspondre à une diode Schottky, une diode commune, ou un transistor MOS monté en diode. Une charge du condensateur C1 et du condensateur C2 survient lorsque le signal de synchronisation Com i est au niveau logique "1". La diode D1 empêche une décharge du condensateur C1 à travers le plot P_Row lorsque le signal de sélection et de synchronisation Com i est au niveau logique "0" et la diode D2 empêche une décharge du condensateur C2 à travers le plot P_Row lorsque le signal de sélection et de synchronisation Com i est au niveau logique "0". Lorsque le commutateur SW est fermé, l'amplificateur opérationnel OAmp est alimenté par la tension d'alimentation Vcc. L'amplificateur opérationnel OAmp maintient ensuite égale la tension au niveau de son entrée non inverseuse (+) et la tension au niveau de son entrée inverseuse (-), c'est-à-dire les tensions Vdd_ref et Vdd. Par conséquent, une charge du condensateur C2 peut se produire au moyen de l'amplificateur opérationnel OAmp, c'est-à-dire par un courant tiré depuis le plot P_Vcc recevant le potentiel de référence haut Vcc. Lorsque le commutateur SW est ouvert, l'amplificateur opérationnel OAmp n'est pas alimenté par la tension d'alimentation Vcc et ne participe pas à la charge du condensateur C2. La charge du condensateur C2 est ensuite effectuée au moyen d'un courant tiré depuis le plot P_Row. La représente un schéma-blocs d'un autre mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 représenté en comprend tous les éléments du circuit d'alimentation 60 représenté en et comprend en outre une troisième diode D3 reliant le plot conducteur P_Col à la première électrode du condensateur C1. L'anode de la diode D3 est connectée au plot conducteur P_Col et la cathode de la diode D3 est connectée à la première électrode du condensateur C1. La diode D3 peut correspondre à une diode Schottky, une diode commune, ou un transistor MOS monté en diode. Une charge du condensateur C1 survient lorsqu’au moins un parmi le signal de sélection et de synchronisation Com i et le signal de données Data j est à l'état logique "1". La diode D1 empêche une décharge du condensateur C1 à travers le plot P_Row lorsque le signal de sélection et de synchronisation Com i est à l'état logique "0" et la diode D3 empêche une décharge du condensateur C1 à travers le plot P_Col lorsque le signal de données Data j est à l'état logique "0". La charge du condensateur C1 n’est effectuée que par des courants tirés depuis le plot P_Row à travers la diode D1 et/ou depuis le plot P_Col à travers la diode D3. Par conséquent, la tension diminuée de référence Vdd_ref est générée lorsque le signal de synchronisation Com i et/ou le signal de données Data j sont à l'état logique "1". Par conséquent, la tension diminuée de référence Vdd_ref peut être obtenue avec précision car elle est générée à partir du signal de sélection et de synchronisation Com i et du signal de données Data j qui sont fournis avec précision par le circuit de sélection 22 et le circuit de fourniture de données 24. La représente un schéma-blocs d'un autre mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 représenté en comprend tous les éléments du circuit d'alimentation 60 représenté en et comprend en outre la troisième diode D3 reliant le plot conducteur P_Col à la première électrode du condensateur C1, comme cela est représenté en . La représente un schéma-blocs d'un autre mode de réalisation du circuit d'alimentation 60. Le circuit d'alimentation 60 représenté en comprend tous les éléments du circuit d'alimentation 60 représenté en et comprend en outre la diode D2 reliant le plot conducteur P_Row à la première électrode du condensateur C1, comme cela est représenté en , et une quatrième diode D4 reliant le plot conducteur P_Col à la première électrode du condensateur C2. L'anode de la diode D4 est connectée au plot conducteur P_Col et la cathode de la diode D4 est connectée à la première électrode du condensateur C2. La diode D4 peut correspondre à une diode Schottky, une diode commune, ou un transistor MOS monté en diode. Une charge du condensateur C1 et du condensateur C2 survient lorsque au moins un parmi le signal de sélection et de synchronisation Com i et le signal de données Data j est à l'état logique "1". La diode D1 empêche une décharge du condensateur C1 à travers le plot P_Row lorsque le signal de sélection et de synchronisation Com i est à l'état logique "0" et la diode D2 empêche une décharge du condensateur C2 à travers le plot P_Row lorsque le signal de sélection et de synchronisation Com i est à l'état "0". La diode D3 empêche une décharge du condensateur C1 à travers le plot P_Col lorsque le signal de données Data j est à l'état "0" et la diode D4 empêche une décharge du condensateurs C2 à travers le plot P_Col lorsque le signal de données Data j est à l'état "0". La représente un schéma électrique d'un mode de réalisation de l'amplificateur opérationnel OAmp des figures 5 à 7 et 9 à 12 et du commutateur SW du circuit d'alimentation 60 de la , 9, 11 ou 12. L'amplificateur opérationnel OAmp comprend une paire différentielle comprenant un transistor MOS T1, par exemple un transistor N-MOS, et un transistor MOS T2, par exemple un transistor N-MOS. La grille du transistor T1 correspond à l'entrée non inverseuse de l'amplificateur opérationnel OAmp et reçoit la tension Vdd_ref. La grille du transistor T2 correspond à l'entrée inverseuse de l'amplificateur opérationnel OAmp et reçoit la tension Vdd. L'amplificateur opérationnel OAmp comprend en outre un miroir de courant comprenant un transistor MOS T3, par exemple un transistor P-MOS, et un transistor MOS T4, par exemple un transistor P-MOS. La grille du transistor T3 est reliée, de préférence connectée, à la grille du transistor T4 et au drain du transistor T3. La source du transistor T3 et la source du transistor T4 sont reliées, de préférence connectées, à un nœud N. Le drain du transistor T3 est relié, de préférence connecté, au drain du transistor T1. Le drain du transistor T4 est relié, de préférence connecté, au drain du transistor T2. L'amplificateur opérationnel OAmp comprend en outre un transistor T5, par exemple un transistor N-MOS. La grille du transistor T5 est reliée, de préférence connectée, au nœud N. Le drain du transistor T5 est relié, de préférence connecté, aux sources des transistors T1 et T2. La source du transistor T5 reçoit la tension de référence basse Gnd. L'amplificateur opérationnel OAmp comprend en outre un transistor T6, par exemple un transistor N-MOS, et un transistor MOS T7, par exemple un transistor N-MOS. Le drain du transistor T6 est relié, de préférence connecté, au noeud N. La grille du transistor T6 est reliée, de préférence connectée, au drain du transistor T2. La source du transistor T7 reçoit la tension de référence basse Gnd. La source du transistor T6 est reliée, de préférence connectée, au drain du transistor T7. La grille du transistor T7 est reliée, de préférence connectée, à la grille du transistor T5. La source du transistor T6 correspond à la sortie de l'amplificateur opérationnel OAmp. Le commutateur SW du circuit d'alimentation 60 comprend un transistor MOS T8, par exemple un transistor P-MOS, un transistor MOS T9, par exemple un transistor N-MOS, et un transistor MOS T10, par exemple un transistor N-MOS. La grille de chaque transistor T8, T9 et T10 reçoit un signal /Ctrl qui est l'opposé du signal Ctrl fourni par le circuit de déclenchement 62. La source du transistor T8 reçoit le potentiel de référence haut Vcc. La source du transistor T9 reçoit le potentiel de référence bas Gnd. Le drain du transistor T8 et le drain du transistor T9 sont reliés, de préférence connectés, au nœud N. La source du transistor T10 reçoit le potentiel de référence bas Gnd. Le drain du transistor T10 est couplé, de préférence connecté, au drain du transistor T2. Lorsque le signal Ctrl est une valeur logique "0", les transistors T9 et T10 sont dans un état passant et le transistor T8 est dans un état bloqué. Le nœud N est sensiblement à la tension de référence basse Gnd et le drain du transistor T2 est sensiblement à la tension de référence basse Gnd. L'amplificateur opérationnel OAmp n'est pas alimenté électriquement et ne fonctionne pas. Lorsque le signal Ctrl est une valeur logique "1", les transistors T9 et T10 sont dans un état bloqué et le transistor T8 est dans un état passant. Le nœud N est sensiblement à la tension de référence haute Vcc et le drain du transistor T2 peut monter depuis la tension de référence basse Gnd. L'amplificateur opérationnel OAmp est alimenté électriquement par la tension d’alimentation Vcc et peut fonctionner. La représente un schéma électrique d'un mode de réalisation du circuit de déclenchement 62 du circuit d'alimentation 60 de la , 9, 11 ou 12. Le circuit de déclenchement 62 comprend un circuit retard DEL recevant le signal de sélection et de synchronisation Com i et fournissant un signal DCom correspondant au signal de sélection et de synchronisation Com i décalé dans le temps de la durée D. Le circuit de déclenchement 62 comprend en outre un inverseur INV et une porte logique ET, AND. L'entrée de l'inverseur INV est reliée, de préférence connectée, à la sortie du circuit de retard DEL. L'inverseur INV reçoit le signal DCom et fournit un signal /DCom, qui est l'opposé du signal DCom. Une première entrée de la porte logique AND est reliée, de préférence connectée, à la sortie de l'inverseur INV. La première entrée de la porte logique AND reçoit le signal /DCom et une deuxième entrée de la porte logique AND reçoit le signal de sélection et de synchronisation Com i . La sortie de la porte logique AND fournit le signal de déclenchement Ctrl. Lorsque le signal de sélection et de synchronisation Com i reste à la valeur logique "0" ou "1", le signal /DCom a la valeur opposée du signal de sélection et de synchronisation Com i de sorte que le signal Ctrl est à la valeur logique "0". Lorsque signal de sélection et de synchronisation Com i passe de la valeur logique "0" à la valeur logique "1", c'est-à-dire pour un front montant du signal de sélection et de synchronisation Com i , le signal /DCOM reste pendant une durée D à la valeur précédente du signal Com i , c’est-à-dire "0". Par conséquent, les deux entrées de la porte logique AND sont à la valeur logique "1" et le signal Ctrl est à la valeur logique "1". Lorsque le signal de sélection et de synchronisation Com i passe de la valeur logique "1" à la valeur logique "0", c'est-à-dire pour un front descendant du signal de sélection et de synchronisation Com i , le signal /DCom reste pendant une durée D à la valeur précédente du signal Com i , qui est "1". Par conséquent, les deux entrées de la porte logique AND sont à la valeur logique "0" et le signal Ctrl est à la valeur logique "0". La représente un schéma-blocs plus détaillé d'un mode de réalisation du circuit pilote 40 du pixel d'affichage 12 i,j de la configuré pour piloter les diodes électroluminescentes LED en modulation de largeur d'impulsions (PWM). Le circuit pilote 40 comprend un circuit 46 (Mode selection) relié au plot conducteur P_Col qui reçoit le signal de données Data j et relié au plot conducteur P_Row qui reçoit le signal de sélection et de synchronisation Com i , et configuré pour fournir un signal d'horloge Clk et des données Data à un circuit de stockage 48 (Color Data registers) ou pour fournir un signal PWM pour mettre en œuvre une modulation de largeur d'impulsions à un circuit 50 (LED driver) pour commander la source de courant commandable CS associée à chaque diode électroluminescente LED. Le circuit de stockage 48 est configuré pour stocker des signaux de couleur R, G, B représentatifs du pixel d'image à afficher. Le circuit 50 est configuré pour commander les sources de courant commandables CS reliées aux diodes électroluminescentes LED avec des signaux I_red, I_green et I_blue, obtenus à partir des signaux de couleur R, G, B et à partir du signal PWM. Dans le présent mode de réalisation, les données Data peuvent correspondre au signal de données Data j et le signal d'horloge Clk est obtenu à partir du signal de sélection et de synchronisation Com i . A titre de variante, les signaux de données Data j permettent à la fois la détermination, par chaque pixel d'affichage 12 i,j , d'un signal d'horloge et des signaux de couleur R, G, B représentatifs des intensités lumineuses voulues pour les rayonnements aux première, deuxième et troisième longueurs d'onde. Dans ce cas, le circuit pilote 40 comprend en outre un circuit relié au plot conducteur P_Col qui reçoit le signal de données Data j et fournit, sur la base du signal de données Data j , le signal d'horloge Clk et les données Data. Le circuit 46 (Mode selection) reçoit les signaux Clk et Data, et est relié au plot conducteur P_Row recevant le signal de sélection et de synchronisation Com i , et est configuré pour fournir les signaux Clk et Data au circuit de stockage 48 ou pour fournir le signal PWM au circuit 50. La représente un chronogramme de signaux reçus par le pixel d'affichage 12 i,j ayant la structure représentée en pour un mode de réalisation d'un procédé d'affichage d'une image sur l'écran d'affichage 10. Les potentiels Vcc et Gnd sont sensiblement constants. Les pixels d'image d'une nouvelle image à afficher sont affichés successivement à partir de la rangée de rang 1 jusqu'à la rangée de rang M. On désigne par durée de trame T la durée séparant deux sélections successives de la même rangée de l'écran d'affichage 10. Des chronogrammes des signaux Com 1 et Data 1 seront détaillés pour la rangée de rang 1, sachant que les chronogrammes des signaux Com i sont similaires au chronogramme du signal Com 1 , bien que décalé dans le temps. Le signal de données Data 1 contient une succession de bits ayant la même durée et à l'état "1" ou "0", représentée par des rectangles contenant une croix en . L'affichage d'un nouveau pixel par un pixel d'affichage 12 1,j , où j varie de 1 à N depuis la rangée de rang 1 comprenant une première phase P1 suivi d'une deuxième phase P2. Pendant la phase P1, des signaux de données Data j sont transmis à chaque pixel d'affichage 12 1,j de la rangée de rang 1, seul le signal Data j étant représenté en . Pendant la deuxième phase P2, les diodes électroluminescentes de chaque pixel d'affichage 12 1,j sont commandées à partir des signaux de couleur R, G, B déterminés sur la base des signaux de données Data j . Pendant la première phase P1, le signal de sélection et de synchronisation Com 1 comprend des impulsions successives régulièrement espacées à l'état "1". La succession des impulsions à l'état "1" du signal Com 1 est détectée par le circuit 46 de chaque pixel d'affichage 12 1,j de la rangée de rang 1 et permet ainsi de sélectionner les pixels d'affichage 12 1,j de cette rangée, alors que les pixels d'affichage des autres rangées ne sont pas sélectionnés. Pendant la première phase P1, les signaux de données Data j sont transmis sur les électrodes de colonne 20 j . Pour chaque pixel d'affichage 12 1,j , le circuit 44 détermine le signal d'horloge Clk sur la base des impulsions du signal de sélection et de synchronisation Com i et des données Data sur la base du signal de données Data j . Le circuit 46 de chaque pixel d'affichage 121,j de la rangée sélectionnée, fournit, à la fréquence du signal d'horloge Clk, les données Data qui sont stockées dans le circuit 50 sous forme des signaux numériques R, G, B qui ont leurs bits fournis par les valeurs successives du signal Data. La fin de la première période P1 pour une rangée correspond au début de la première période P1 pour la rangée suivante. A titre de variante, pendant la première phase P1, le signal de sélection et de synchronisation Com 1 est fixé à l'état "0" et le signal d'horloge Clk et de données Data sont déterminés sur la base du signal de données Data j . A titre d'exemple, chaque impulsion du signal de données Data j peut avoir une première durée ou une deuxième durée, plus longue que la première durée. Le signal Clk peut correspondre à une séquence d'impulsions de mêmes durées dont les fronts montants coïncident, avec un possible décalage constant, avec les fronts montants des impulsions du signal de données Data j . Les données Data peuvent correspondre à un signal binaire à l'état "0" lorsque l'impulsion du signal Data j a la première durée, et à l'état "1" lorsque l'impulsion du signal Data j a la deuxième durée. Le circuit 46, sélectionné par le signal Com1 à l'état "0", fournit, à la fréquence du signal d'horloge Clk, les données Data qui sont stockées dans le circuit 50 sous forme des signaux numériques R, G, B ayant leurs bits fournis par les valeurs successives du signal Data. La fin de la première période P1 pour une rangée correspond au début de la première période P1 pour la rangée suivante. Selon un mode de réalisation, les diodes électroluminescentes du pixel d'affichage 12 1,j sont commandées en modulation de largeur d'impulsions ou commande PWM. Pour ce faire, pendant la deuxième phase P2, le signal de sélection et de synchronisation Com 1 présente la répétition d'une succession d'impulsions à l'état "1" qui sont transmis par le circuit 46 de chaque pixel d'affichage 12 1,j de la rangée de rang 1 au circuit 50 (PWM signal) pour synchroniser le fonctionnement du circuit 50 pour la commande des diodes électroluminescentes LED en modulation de largeur d'impulsions. Le nombre d'impulsions dans la succession correspond au nombre de bits de chaque signal numérique R, G, B. A titre d'exemple, lorsque la source de courant commandable CS comprend un transistor MOS en série avec une source de courant, ce transistor est passant ou bloqué, à la fréquence des impulsions PWM, en fonction de la valeur "0" ou "1" de chaque bit du signal de couleur R, G ou B, en partant du bit le plus significatif, ce transistor étant maintenu passant ou bloqué jusqu'à l'impulsion suivante du signal Com 1 . La durée entre deux impulsions successives du signal Com 1 est divisée à chaque fois par deux, de sorte que la durée totale pendant laquelle la diode électroluminescente est passante dépend de la valeur du signal de couleur R, G ou B. La succession d'impulsions du signal Com 1 est répétée jusqu'à la première phase suivante P1 de la rangée de rang 1, une seule répétition étant représentée à titre d'exemple en . A titre de variante, le transistor de la source de courant commandable CS est rendu passant ou bloqué à la fréquence des impulsions PWM, en fonction de la valeur "0" ou "1" de chaque bit du signal R, G ou B, en commençant par le bit le plus significatif, ce transistor étant maintenu passant ou bloqué jusqu'à l'impulsion suivante du signal Com 1 . La durée entre deux impulsions successives du signal Com 1 est ensuite multipliée à chaque fois par deux, de sorte que la durée totale pendant laquelle la diode électroluminescente est passante dépende de la valeur du signal de couleur R, G ou B. Dans le présent mode de réalisation, le signal de sélection et de synchronisation Com i est la plupart du temps à l'état "1". Cela permet avantageusement d'obtenir une recharge plus fréquente des condensateurs C1 ou C2 du circuit 60 four fournir la tension diminuée Vdd, et pour ainsi diminuer encore la capacité des condensateurs C1 et C2. A titre de variante, le signal de sélection et de synchronisation Com i peut être inversé par rapport à ce qui est représenté en . De façon générale, selon un mode de réalisation, le rapport de la durée moyenne pendant laquelle au moins un parmi le signal Com i et le signal Data j est à la tension diminuée Vdd sur la somme de la durée moyenne pendant laquelle le signal Com i et le signal Data j sont au potentiel de référence bas Gnd et de la durée moyenne pendant laquelle au moins un parmi le signal Com i et le signal Data j est à la tension Vdd est supérieur à 75 %, de préférence supérieur à 85 %, plus préférentiellement supérieur à 95 %. La représente un chronogramme de signaux reçus par le pixel d'affichage 12 i,j ayant la structure représentée en selon un autre mode de réalisation d'un procédé d'affichage d'une image sur l'écran d'affichage 10. Dans la , les chronogrammes des signaux Com 1 , Com 2 , Com 3 et Data 1 pour les rangées de rang 1, 2 et 3 et la colonne de rang 1 sont représentés, sachant que les chronogrammes des autres signaux Com i sont similaires au chronogramme du signal Com 1 bien que décalé dans le temps. Les chronogrammes des signaux Vcc, Gnd, non représentés et des signaux Com i du mode de réalisation représenté en peut être identique à ceux représentés en . Les chronogrammes des signaux Com i et des signaux de données Data j du mode de réalisation représenté en sont identiques à ceux représentés en avec la différence que chaque phase P1 comprend deux phases successives P1.1 et P1.2. Pendant la phase P1.1, chaque signal de données Data j , j variant de 1 à N, est maintenu à l'état "1" lorsqu’un des signaux Com i , i variant de 1 à N, est à l'état "0" pour une longue durée pendant la sélection de la rangée de rang i. Pendant la phase P1.2 qui suit la phase P1.1, les signaux de données Data j sont transmis sur les électrodes de colonne 20 j et sont acquis par les pixels d'affichage 12 i,j de la rangée de rang i. Ce mode de réalisation est avantageux car, à tout moment, pour chaque pixel d'affichage 12 i,j , au moins un des signaux Com i et Data j reçus par le pixel d'affichage 12 i,j est à l'état "1". Dans les modes de réalisation décrits précédemment, les diodes électroluminescentes LED du pixel d’affichage 121,j sont commandées en modulation de largeur d’impulsion. Toutefois, la commande des diodes électroluminescentes LED du pixel d’affichage 121,j peut être différente d’une commande en modulation de largeur d’impulsion. Selon un mode de réalisation, la commande de diodes électroluminescentes LED est une commande du niveau de courant. La représente un mode de réalisation de la source de courant CS, dans lequel la source de courant CS comprend N sources élémentaires commandables CS1 à CSN, où N est un entier supérieur ou égal à 2. De préférence, N est égal au nombre de bits du signal couleur numérique R, G ou B. Dans le présent mode de réalisation, les sources de courant élémentaire CSj, j allant de 1 à N, sont assemblées en parallèle entre un nœud A1 et un nœud A2. Lorsque les diodes électroluminescentes LED sont montées en anode commune, comme cela est représenté en , pour chaque couleur, le nœud A1 est relié, de préférence connecté, à la cathode de la diode électroluminescente LED correspondant à la couleur considérée, et le nœud A2 est replié, de préférence connecté, au plot conducteur P_Gnd relié à la source de faible potentiel de référence Gnd. Lorsque les diodes électroluminescentes LED sont assemblées avec une cathode commune, le nœud A1 est relié, de préférence connecté, à un plot conducteur P_Vcc replié à la source de potentiel de référence élevé Vcc et, pour chaque couleur, le nœud A2 est couplé, de préférence connecté, à l’anode de la diode électroluminescente LED correspondant à la couleur considérée. Chaque source de courant élémentaire CSj est activée ou désactivée par le circuit 50 au moyen d’un signal de commande Cj. Par exemple, le signal de commande Cj est un signal binaire correspondant au bit de rang j du signal couleur numérique R, G ou B. La source de courant élémentaire CSj est désactivée lorsque le signal Cj est dans un premier état, par exemple, l’état bas, et la source de courant CSj est activée lorsque le signal Cj est dans un deuxième état, par exemple, l’état haut. Plus le nombre de sources de courant CSj activées est élevé, plus l’intensité du courant ICS est élevée. Selon un mode de réalisation, la source de courant CS est capable d’alimenter un courant ICS ayant une intensité à un niveau parmi une pluralité de niveaux constants et ayant son niveau dépendant du nombre de diodes électroluminescentes générales qui sont conductrices. Les courants fournis par les sources de courant élémentaire CSj de la source de courant CS peuvent être identiques ou différents. Selon un mode de réalisation, chaque source de courant élémentaire CSj est capable de fournir un courant d’intensité I*2j-1. La source de courant CS est alors adaptée pour fournir un courant ayant une intensité ICS qui peut, selon les signaux de commande Cj, prendre n’importe quelle valeur k*I, avec k variant de 0 à 2M-1. Selon un mode de réalisation, la commande des diodes électroluminescentes LED est une commande analogique. La représente un mode de réalisation de source de courant CS, dans lequel la source de courant comprend un transistor MOS T monté en série avec une résistance Rs entre les nœuds A1 et A2, les nœuds A1 et A2 étant définis comme précédemment en relation avec la 8. La source de courant CS comprend en outre un convertisseur DAC numérique-analogique recevant le signal couleur numérique R, G ou B et un amplificateur opérationnel OA dont l’entrée inverseuse (-) est couplée, de préférence connectée, au point médian entre la résistance Rs et le transistor MOS et dont l’entrée non inverseuse (+) reçoit le signal analogique fourni par le convertisseur numérique-analogique DAC. Le transistor T est rendu plus ou moins conducteur en fonction du signal couleur numérique R, G ou B transmis au convertisseur numérique-analogique DAC. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes peuvent être combinées, et que d’autres variantes apparaîtront à l’homme du métier. En particulier, la modulation PWM peut être générée en interne dans le circuit de commande 30 de l’écran pixel 12i,j pour éviter d’utiliser le signal Comi pour le générer. D’autres modes de réalisation peuvent également ne pas utiliser une modulation PWM mais une commande linéaire des diodes électroluminescentes LED. D’autres modes de réalisation peuvent également utiliser d’autres composants électro-optiques tels que des diodes électroluminescentes organiques. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Pixel d'affichage (12 i,j ) pour un écran d'affichage (10), comprenant au moins un dispositif électroluminescent (LED), un circuit pilote (40) pour piloter le dispositif électroluminescent (LED), le pixel d'affichage (12 i,j ) étant configuré pour recevoir une première tension (Vcc) et un premier signal binaire (Com i ), le dispositif électroluminescent étant alimenté avec la première tension (Vcc), le pixel d'affichage comprenant en outre un circuit d'alimentation (60) configuré pour fournir une tension d'alimentation (Vdd), inférieure à la première tension (Vcc), pour alimenter le circuit pilote (40), le circuit d'alimentation (60) comprenant un premier condensateur (C1) configuré pour être chargé avec une tension d'alimentation de référence (Vdd_Ref) à partir du premier signal binaire (Com i ), ledit circuit d'alimentation (60) comprenant en outre un circuit suiveur de tension (OAmp) fournissant la tension d'alimentation (Vdd) au niveau de sa sortie, le circuit suiveur de tension (OAmp) étant alimenté par la première tension (Vcc), étant relié au premier condensateur (C1), et étant configuré pour maintenir la tension d'alimentation (Vdd) égale à la tension d'alimentation de référence (Vdd_Ref). Pixel d'affichage (12 i,j ) selon la revendication 1, comprenant au moins des premier, deuxième et troisième plots de liaison électriquement conducteurs (P_Vcc, P_Gnd, P_Row), la première tension (Vcc) étant reçue entre les premier et deuxième plots de liaison électriquement conducteurs (P_Vcc, P_Gnd), le premier signal binaire (Com i ) étant reçu sur le troisième plot de liaison électriquement conducteur (P_Row), les premiers signaux binaires alternant entre une deuxième tension, plus faible que la première tension (Vcc), et une troisième tension (Gnd), plus faible que la deuxième tension, le circuit pilote (40) étant configuré pour piloter le dispositif électroluminescent (LED) à partir du premier signal binaire (Com i ) reçu sur le troisième plot de liaison électriquement conducteur (P_Row). Pixel d'affichage (12 i,j ) selon la revendication 2, dans lequel le circuit d'alimentation (60) comprend une première branche reliant le troisième plot de liaison électriquement conducteur (P_Row) et le premier condensateur (C1), la première branche comprenant seulement une ou plusieurs diodes Schottky, des diodes et/ou des transistors. Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 1 à 3, dans lequel le circuit d'alimentation (60) comprend en outre un deuxième condensateur (C2), le circuit suiveur de tension (OAmp) étant configuré pour charger le deuxième condensateur (C2) avec la tension d'alimentation (Vdd). Pixel d'affichage (12 i,j ) selon la revendication 4, dans lequel le circuit suiveur de tension (OAmp) est alimenté par la première tension (Vcc) à travers un commutateur (SW) et dans lequel le circuit d'alimentation (60) comprend en outre un circuit de déclenchement (62) configuré pour commander le commutateur (SW). Pixel d'affichage (12 i,j ) selon la revendication 5, dans lequel le circuit de déclenchement (62) est configuré pour commander le commutateur (SW) sur la base du premier signal binaire (Com i ). Pixel d'affichage (12 i,j ) selon la revendication 6, dans lequel le circuit de déclenchement (62) est configuré pour fermer le commutateur (SW), pendant une durée donnée (D), après chaque front montant et/ou chaque front descendant du premier signal binaire (Com i ). Pixel d'affichage (12 i,j ) selon la revendication 4 ou 5, dans lequel le deuxième condensateur (C2) est également configuré pour être chargé par le premier signal binaire (Com i ). Pixel d'affichage (12 i,j ) selon les revendications 2 et 8, dans lequel le circuit d'alimentation (60) comprend une deuxième branche reliant le troisième plot de liaison électriquement conducteur (P_Row) et le deuxième condensateur (C2), la deuxième branche comprenant seulement une ou plusieurs diodes Schottky, diodes et/ou transistors. Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 4 à 9, dans lequel chacun des premier condensateur (C1) et deuxième condensateur (C2) comprend une électrode connectée au deuxième plot de liaison électriquement conducteur (P_Gnd). Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 1 à 10, dans lequel le pixel d'affichage (12 i,j ) est destiné à recevoir un deuxième signal binaire (Data j ), et dans lequel le premier condensateur (C1) est configuré pour être chargé avec la tension d'alimentation de référence (Vdd_Ref) à partir du premier signal binaire (Com i ) et du deuxième signal binaire (Data j ). Pixel d'affichage (12 i,j ) selon les revendications 2 et 11, comprenant au moins au moins un quatrième plot de liaison électriquement conducteur (P_Col), le deuxième signal binaire (Data j ) étant reçu sur le quatrième plot de liaison électriquement conducteur (P_Col), le circuit pilote (40) étant configuré pour piloter le dispositif électroluminescent (LED) à partir du premier signal binaire (Com i ) reçu sur le troisième plot de liaison électriquement conducteur (P_Row) et du deuxième signal binaire (Data j ) reçu sur le quatrième plot de liaison électriquement conducteur (P_Col), le deuxième signal binaire (Data j ) alternant entre la deuxième tension et la troisième tension (Gnd). Pixel d'affichage (12 i,j ) selon la revendication 12, dans lequel le circuit d'alimentation (60) comprend une troisième branche reliant le quatrième plot de liaison électriquement conducteur (P_Col) et le premier condensateur (C1), la troisième branche comprenant seulement une ou plusieurs diodes Schottky, diodes et/ou transistors. Pixel d'affichage (12 i,j ) selon les revendications 4 et 11, dans lequel le deuxième condensateur (C2) est également configuré pour être chargé par le deuxième signal binaire (Data j ). Pixel d'affichage (12 i,j ) selon les revendications 12 et 14, dans lequel le circuit d'alimentation (60) comprend une quatrième branche reliant le quatrième plot de liaison électriquement conducteur (P_Col) et le deuxième condensateur (C2), la quatrième branche comprenant seulement une ou plusieurs diodes Schottky, diodes et/ou transistors. Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 11 à 15, dans lequel le circuit pilote (40) est configuré pour déterminer un signal numérique (R, G, B) à partir de valeurs du deuxième signal binaire (Data j ) reçu par rapport aux premières impulsions du premier signal binaire (Com i ) et pour commander le dispositif électroluminescent (LED) sur la base du signal numérique. Pixel d'affichage (12 i,j ) selon la revendication 16, dans lequel le circuit pilote (40) est configuré pour commander le dispositif électroluminescent (LED) en modulation de largeur d'impulsions sur la base du signal numérique (R, G, B). Pixel d'affichage (12 i,j ) selon la revendication 17, dans lequel le circuit pilote (40) est configuré pour éteindre ou allumer le dispositif électroluminescent (LED) à la fréquence des deuxièmes impulsions du premier signal binaire (Com i ) à la deuxième tension (Vdd) ou à la troisième tension (Gnd). Pixel d'affichage (12 i,j ) selon la revendication 12 ou 13, comprenant seulement les premier, deuxième, troisième et quatrième plots de liaison électriquement conducteurs (36). Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 11 à 19, dans lequel le premier signal binaire (Com i ) est une première tension binaire et dans lequel le deuxième signal binaire (Data j ) est une deuxième tension binaire. Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 1 à 20, dans lequel le circuit suiveur de tension (OAmp) comprend un amplificateur opérationnel (OAmp) ayant une entrée non inverseuse (+), une entrée inverseuse (-), et une sortie, l'entrée non inverseuse (+) de l'amplificateur opérationnel (OAmp) étant reliée au premier condensateur (C1), la sortie de l'amplificateur opérationnel (OAmp) fournissant la tension d'alimentation (Vdd), et l'entrée inverseuse (-) de l'amplificateur opérationnel (OAmp) étant connectée à la sortie de l'amplificateur opérationnel (OAmp). Écran d'affichage (10) comprenant une matrice de pixels d'affichage (12 i,j ) selon la revendication 12 ou 13, l'écran d'affichage comprenant en outre des circuits (22, 24) pour fournir, pour chaque pixel d'affichage, la première tension (Vcc) entre les premier et deuxième plots de liaison électriquement conducteurs (P_Vcc, P_Gnd), le premier signal binaire (Com i ) sur le troisième plot de liaison électriquement conducteur (P_Row) et le deuxième signal binaire (Data j ) sur le quatrième plot de liaison électriquement conducteur (P_Col). Procédé de commande d'un écran d'affichage (10) comprenant une matrice de pixels d'affichage (12 i,j ) selon la revendication 12 ou 13, le procédé comprenant la fourniture, pour chaque pixel d'affichage (12 i,j ), de la première tension (Vcc) entre les premier et deuxième plots de liaison électriquement conducteurs (P_Vcc, P_Gnd), la fourniture du premier signal binaire (Com i ) sur le troisième plot de liaison électriquement conducteur (P_Row) et la fourniture du deuxième signal binaire (Data j ) sur le quatrième plot de liaison électriquement conducteur (P_Col). Procédé selon la revendication 23, comprenant la fourniture du premier signal binaire (Com i ) et du deuxième signal binaire (Data j ) de sorte que, en fonctionnement, le rapport de la durée moyenne pendant laquelle au moins un parmi le premier signal binaire (Com i ) et le deuxième signal binaire (Data j ) est à la deuxième tension (Vdd) sur la somme de la durée moyenne pendant laquelle le premier signal binaire (Com i ) et le deuxième signal binaire (Data j ) sont à la troisième tension (Gnd) et de la durée moyenne pendant laquelle au moins un parmi le premier signal binaire (Com i ) et le deuxième signal binaire (Data j ) est à la deuxième tension (Vdd) est supérieur à 75 %. Procédé selon la revendication 24, comprenant la fourniture du premier signal binaire (Com i ) et du deuxième signal binaire (Data j ) de sorte que, à tout moment du fonctionnement, au moins un parmi le premier signal binaire (Com i ) et le deuxième signal binaire (Data j ) soit à la deuxième tension (Vdd). Procédé selon l'une quelconque des revendications 23 à 24, dans lequel la tension d'alimentation de référence (Vdd_Ref) est inférieure à la deuxième tension (Gnd) de moins de 10 % et dans lequel la tension d'alimentation (Vdd) est inférieure à la deuxième tension (Gnd) de moins de 10 %.