FR 3152913 A1 20250314 FR 2309552 A 20230911 Titre : Procédé de réalisation de transistors MOSFET intégrant des cavités d’air pour la réduction du couplage capacitif en régime radiofréquence L’invention concerne un procédé de fabrication d’un dispositif microélectronique (100) à cavité (20) comprenant au moins transistor (11a), ledit procédé comprenant au moins l’étape suivante : Retirer les matériaux d’un empilement de couches diélectriques (1) du dispositif microélectronique (100), sélectivement par rapport aux matériaux d’un ensemble de lignes d’interconnexion (2) et d’une couverture (3) d’une zone active par une gravure par HF en phase vapeur, formant ainsi la cavité (20) s’étendant latéralement suivant une direction x au moins jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion (2) en regard du premier transistor (11a), et suivant une direction z perpendiculaire à la direction x jusqu’à l’exposition d’une face supérieure de la couverture (3) de la zone active. Figure pour l’abrégé : Fig. 4 Procédé de réalisation de transistors MOSFET intégrant des cavités d’air pour la réduction du couplage capacitif en régime radiofréquence La présente invention se rapporte au domaine des technologies de la microélectronique. Elle trouve pour application particulièrement avantageuse la fabrication de commutateurs RF (« Radiofréquence ») à transistors MOS («Métal-Oxyde-Semiconducteur») et à cavités. ETAT DE LA TECHNIQUE Pour répondre à l’évolution continue des standards de communication, la multiplicité des commutateurs RF est une nécessité. L’existence de plusieurs standards de communication exige la réduction de pertes d’insertion dans le commutateur RF. Pour ce faire, les transistors qui le composent doivent présenter une résistance aussi faible que possible en mode de fonctionnement linéaire. Un levier technologique permettant de réduire la résistance d’un transistor R ON , consiste à réduire la longueur de son canal et donc de sa grille. En contrepartie, cette réduction de grille conduit à une augmentation substantielle de la capacité à l’état bloqué C OFF dont l’ampleur peut mener à une dégradation de la constante de temps R ON C OFF . Les variations de R ON et C OFF suivent en général des tendances antagonistes, car toute variation de procédé tendant à améliorer un des deux paramètres, se solde par une dégradation simultanée de l’autre. Une solution qui permet de découpler en partie l’interdépendance entre R ON et C OFF , consiste à remplacer les couches diélectriques entre les lignes métalliques du réseau d’interconnexion du dispositif, par un autre matériau de permittivité diélectrique plus faible tel que l’air, permettant ainsi la réduction de la capacité C OFF indépendamment de R ON . Cela peut être réalisé en retirant partiellement les couches diélectriques entre les lignes de connexion métalliques en mode post-procédé après complétion du procédé de fabrication des commutateurs RF, donnant ainsi naissance à des cavités au-dessus des transistors. Le document US 10707120 B1 divulgue un procédé de réalisation de cavités d’air au-dessus des grilles de transistors dans les couches diélectriques entre les lignes de connexion métalliques. Ces cavités d’air sont réalisées par plusieurs gravures sèches successives, une première gravure anisotrope permettant la formation de trous dans une première couche diélectrique, et une deuxième gravure sèche isotrope permettant la formation d’une cavité d’air réduite dans une deuxième couche diélectrique au-dessus des transistors. Cependant, cette gravure n’est pas sélective, et le niveau d’isotropie et la géométrie de la gravure dans la deuxième couche diélectrique dépendent fortement de la taille des ouvertures dans la première couche et des paramètres de la gravure, ce qui limite l’extension latérale de la cavité d’air, et par conséquent le retrait des couches diélectriques. Le document EP 3859777 A1 divulgue un dispositif à cavités d’air réalisées par plusieurs gravures successives, une première gravure sèche anisotrope et non sélective permet la formation d’une tranchée traversant plusieurs couches diélectriques entre les lignes de connexion métalliques et s’arrêtant dans une couche diélectrique au-dessus du transistor sans exposer une couche d’arrêt de gravure couvrant le transistor, et une deuxième gravure humide isotrope par acide HF («Hydrofluoric » en anglais ou Fluorure d’Hydrogène) permet la formation d’une cavité qui s’étend également de manière réduite dans une couche diélectrique entre des interconnexions métalliques. Le document US 10211146 B2 divulgue un autre procédé de réalisation de cavités d’air au-dessus des transistors par deux gravures successives. Une première gravure sèche anisotrope et non sélective permet la formation d’une première cavité d’air droite traversant les différentes couches diélectriques entre les lignes de connexion métalliques. Une deuxième gravure humide isotrope par acide HF, permet l’extension latérale de la cavité. La présente invention propose de pallier au moins en partie les inconvénients des procédés connus. En particulier, un objectif de la présente invention est de proposer un procédé de réalisation de cavités, notamment dans un commutateur RF, qui permet de réduire efficacement la constante de temps R ON C OFF du ou des transistors. RESUME Pour atteindre cet objectif, selon un mode de réalisation on prévoit un procédé de fabrication d’un dispositif microélectronique à cavité comprenant au moins un premier transistor, ledit premier transistor comprenant un premier canal surmonté d’une première grille s’étendant latéralement suivant une direction y, une première source et un premier drain, ledit procédé comprenant les étapes suivantes : Fournir sur un substrat : Une zone active présentant une couche active comprenant le premier canal, la première source et le premier drain du premier transistor, et la première grille au-dessus de la couche active surmontant le premier canal, Une couverture de la zone active comprenant au moins une couche de contrainte mécanique couvrant la couche active et la première grille, Un empilement de couches diélectriques au-dessus de la couverture de la zone active comprenant au moins une première couche diélectrique et une deuxième couche diélectrique superposées suivant une direction z perpendiculaire à la direction y, Un ensemble d’au moins deux lignes d’interconnexion traversant suivant la direction z l’empilement de couches diélectriques et la couverture de la zone active jusqu’à, respectivement, la première source et le premier drain de sorte à former un contact électrique, respectivement, avec la première source et le premier drain, chaque ligne dudit ensemble de lignes d’interconnexion comprenant au moins un premier contact s’étendant suivant la direction z à travers la première couche diélectrique et la couverture de la zone active, et une première interconnexion métallique s’étendant latéralement dans la deuxième couche diélectrique suivant la direction y, ledit premier contact étant en contact avec une face inférieure de la première interconnexion métallique et avec une face supérieure, respectivement, de la première source et du premier drain, Une couche de passivation couvrant l’empilement de couches diélectriques et l’ensemble de lignes d’interconnexion, Former dans la couche de passivation des ouvertures par gravure sèche exposant l’empilement de couches diélectriques, Retirer, à travers les ouvertures, les matériaux de l’empilement de couches diélectriques sélectivement par rapport aux matériaux de l’ensemble de lignes d’interconnexion et de la couverture de la zone active par une gravure par HF en phase vapeur, formant ainsi une cavité s’étendant latéralement suivant une direction x perpendiculaire aux directions y et z au moins jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion en regard du premier transistor, et suivant la direction z jusqu’à l’exposition d’une face supérieure de la couverture de la zone active. Un principe du procédé selon l’invention consiste à graver le matériau diélectrique par HF en phase vapeur. Le matériau diélectrique formant l’empilement des couches diélectriques et le matériau métallique formant l’ensemble de lignes d’interconnexion, sont choisis de façon à ce que l’un soit gravé sélectivement par rapport à l’autre par le HF en phase vapeur. Cette sélectivité ainsi que le caractère isotrope de la gravure par HF en phase vapeur, permettent un retrait complet du matériau diélectrique et par conséquent, la réduction substantielle de la capacité C OFF indépendamment de la résistance R ON du transistor, notamment la réduction de la contribution de la capacité parasite induite par le volume de la zone comprenant les interconnexions, à la capacité totale C OFF du dispositif microélectronique. Alors que l’état de la technique reflète un préjugé constant selon lequel la création d’une cavité dans les parties diélectriques obéit à des limites d’extension latérale pour éviter la dégradation des éléments de raccordement métallique, le procédé ici propose le recours à une gravure spécifique offrant une grande sélectivité entre les matériaux en jeu. Un autre aspect de l’invention concerne un dispositif microélectronique, comprenant : Un substrat et une couche active au-dessus du substrat, Au moins un premier transistor, comprenant un premier canal surmonté d’une première grille, une première source et un premier drain, le premier canal, la première source et le premier drain étant dans la couche active, la première grille s’étendant latéralement suivant la direction y au-dessus de la couche active, le premier transistor et la couche active formant une zone active, Une couverture de la zone active comprenant au moins une couche de contrainte mécanique couvrant la couche active et la première grille, Un ensemble d’au moins deux lignes d’interconnexion traversant suivant la direction z la couverture de la zone active jusqu’à, respectivement, la première source et le premier drain de sorte à former un contact électrique, respectivement, avec la première source et le premier drain, chaque ligne dudit ensemble de lignes d’interconnexion comprenant au moins un premier contact s’étendant suivant la direction z, et une première interconnexion métallique s’étendant latéralement suivant la direction y, ledit premier contact étant en contact avec une face inférieure de la première interconnexion métallique et avec une face supérieure, respectivement, de la première source et du premier drain, Une couche de passivation couvrant l’ensemble de lignes d’interconnexion, Une cavité au-dessus de la zone active, le dispositif étant caractérisé en ce que la cavité s’étend latéralement suivant la direction x de sorte à exposer des parois de l’ensemble des lignes d’interconnexion en regard du premier transistor, et suivant la direction z de sorte à exposer une face supérieure de la couverture de la zone active. Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels : FIG. 1 La FIG. 1 illustre schématiquement une vue de dessus dans un plan xy d’un commutateur RF réalisé selon la présente invention. FIG. 2 FIG. 3 FIG. 4 FIG. 5 FIG. 6 Les figures 2 à 6 illustrent schématiquement selon une coupe transverse dans un plan xz les différentes étapes de fabrication d’un commutateur RF à cavités selon la présente invention. Un repère de préférence orthonormé, comprenant les axes x, y, z est représenté sur ces figures. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, sur les schémas de principe, les épaisseurs et/ou les dimensions des différentes couches, motifs et reliefs ne sont pas strictement représentatives de la réalité. DESCRIPTION DÉTAILLÉE Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement : Selon un exemple, le dispositif microélectronique à cavité comprend au moins un premier transistor. Ledit premier transistor comprend un premier canal surmonté d’une première grille s’étendant latéralement suivant une direction y, une première source et un premier drain. Ledit procédé comprend les étapes suivantes : Fournir sur un substrat : Une zone active présentant une couche active comprenant le premier canal, la première source et le premier drain du premier transistor, et la première grille au-dessus de la couche active surmontant le premier canal, Une couverture de la zone active comprenant au moins une couche de contrainte mécanique couvrant la couche active et la première grille, Un empilement de couches diélectriques au-dessus de la couverture de la zone active comprenant au moins une première couche diélectrique et une deuxième couche diélectrique superposées suivant une direction z perpendiculaire à la direction y, Un ensemble d’au moins deux lignes d’interconnexion traversant suivant la direction z l’empilement de couches diélectriques et la couverture de la zone active jusqu’à, respectivement, la première source et le premier drain de sorte à former un contact électrique, respectivement, avec la première source et le premier drain, chaque ligne dudit ensemble de lignes d’interconnexion comprenant au moins un premier contact s’étendant suivant la direction z à travers la première couche diélectrique et la couverture de la zone active, et une première interconnexion métallique s’étendant latéralement dans la deuxième couche diélectrique suivant la direction y, ledit premier contact étant en contact avec une face inférieure de la première interconnexion métallique et avec une face supérieure, respectivement, de la première source et du premier drain, Une couche de passivation couvrant l’empilement de couches diélectriques et l’ensemble de lignes d’interconnexion, Former dans la couche de passivation des ouvertures par gravure sèche exposant l’empilement de couches diélectriques, Retirer à travers les ouvertures les matériaux de l’empilement de couches diélectriques sélectivement par rapport aux matériaux de l’ensemble de lignes d’interconnexion et de la couverture de la zone active par une gravure par HF en phase vapeur, formant ainsi une cavité s’étendant latéralement suivant une direction x perpendiculaire aux directions y et z au moins jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion en regard du premier transistor, et suivant la direction z jusqu’à l’exposition d’une face supérieure de la couverture de la zone active. Selon un exemple, le procédé comprend en outre les étapes suivantes : Avant la gravure par HF en phase vapeur, déposer une première couche barrière sur la couche de passivation, Former dans la première couche barrière des ouvertures au droit des ouvertures de la couche de passivation. Selon un exemple, la largeur des premières interconnexions métalliques s’étend latéralement suivant la direction x au-delà de la largeur des premiers contacts, de sorte à ce que la cavité gravée par HF en phase vapeur expose en outre au moins la partie de la face inférieure des premières interconnexions métalliques s’étendant au-delà de la largeur des premiers contacts. Selon un exemple, les matériaux de l’empilement de couches diélectriques présentent une permittivité diélectrique inférieure ou égale à 2, et sont de préférence à base d’oxydes SiO x . Selon un exemple, les matériaux de l’ensemble des lignes d’interconnexion sont à base de métaux comme l’aluminium, le cuivre ou le Tungstène enrobé d'une couche de nitrure de Titane. Selon un exemple, les premières interconnexions métalliques sont à base d’aluminium ou de cuivre. Selon un exemple, les premiers contacts sont à base de Tungstène (W) enrobé d'une couche de nitrure de Titane (TiN). Selon un exemple, les matériaux de l’empilement de couches diélectriques présentent un rapport de sélectivité S D:M supérieur à 100 par rapport aux matériaux de l’ensemble des lignes d’interconnexion. Selon un exemple, la couverture de la zone active comprend en outre une deuxième couche barrière couvrant la couche de contrainte. Selon un exemple, une couche barrière de passivation est déposée à travers les ouvertures dans la cavité de sorte à couvrir au moins une face supérieure de la couche de contrainte mécanique et les parois exposées de l’ensemble de lignes d’interconnexion. Selon un exemple, l’empilement de couches diélectriques comprend en outre une troisième couche diélectrique et une quatrième couche diélectrique au-dessus de la troisième couche diélectrique, en superposition avec la première couche diélectrique et la deuxième couche diélectrique suivant la direction z. Selon un exemple, chaque ligne de l’ensemble de lignes d’interconnexions métalliques comprend en outre un via s’étendant à travers la troisième couche diélectrique suivant la direction z, et une deuxième interconnexion métallique s’étendant latéralement dans la quatrième couche diélectrique suivant la direction y, ledit via étant en contact avec une face supérieure de la première interconnexion métallique et une face inférieure de la deuxième interconnexion métallique. Selon un exemple, les deuxièmes interconnexions métalliques sont à base d’aluminium ou de cuivre. Selon un exemple, les vias sont à base de cuivre lorsque les deuxièmes interconnexions métalliques sont à base de cuivre. Selon un exemple, les vias sont à base de Tungstène (W) enrobé d'une couche de nitrure de Titane (TiN) lorsque les deuxièmes interconnexions métalliques sont à base d’aluminium. Selon un exemple, les premiers contacts de l’ensemble des lignes d’interconnexion sont en forme de piliers. Selon un exemple, le dispositif microélectronique comprend en outre au moins un deuxième transistor adjacent au premier transistor suivant la direction x, comprenant un deuxième canal surmonté d’une deuxième grille s’étendant latéralement suivant la direction y, une deuxième source et un deuxième drain. Selon un exemple, la cavité est rempli d’air ou d’un gaz présentant une permittivité diélectrique inférieure à 2. Il est précisé que, dans le cadre de la présente invention, les termes « sur », « surmonte », « recouvre », « sous-jacent », en « vis-à-vis » et leurs équivalents ne signifient pas forcément « au contact de ». Ainsi par exemple, le dépôt ou l’application d’une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact, soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément. Une couche peut par ailleurs être composée de plusieurs sous-couches d’un même matériau ou de matériaux différents. On entend par un substrat, un film, une couche, « à base » d’un matériau A, un substrat, un film, une couche comprenant ce matériau A uniquement ou ce matériau A et éventuellement d’autres matériaux, par exemple des éléments dopants ou des éléments d’alliage. Ainsi, un espaceur à base de nitrure de silicium Si x N y peut par exemple comprendre du nitrure de silicium non stœchiométrique (SiN), ou du nitrure de silicium stœchiométrique (Si 3 N 4 ), ou encore un oxy-nitrure de silicium (SiON). Le mot « diélectrique » qualifie un matériau dont la conductivité électrique est suffisamment faible dans l’application donnée pour servir d’isolant. Plusieurs modes de réalisation de l’invention mettant en œuvre des étapes successives du procédé de fabrication sont décrits ci-après. Sauf mention explicite, l’adjectif « successif » n’implique pas nécessairement, même si cela est généralement préféré, que les étapes se suivent immédiatement, des étapes intermédiaires pouvant les séparer. Par ailleurs, le terme « étape » s’entend de la réalisation d’une partie du procédé, et peut désigner un ensemble de sous-étapes. Par ailleurs, le terme « étape » ne signifie pas obligatoirement que les actions menées durant une étape soient simultanées ou immédiatement successives. Certaines actions d’une première étape peuvent notamment être suivies d’actions liées à une étape différente, et d’autres actions de la première étape peuvent être reprises ensuite. Ainsi, le terme étape ne s’entend pas forcément d’actions unitaires et inséparables dans le temps et dans l’enchaînement des phases du procédé. On entend par « gravure sélective vis-à-vis de » ou « gravure présentant une sélectivité vis-à-vis de » une gravure configurée pour enlever un matériau A ou une couche A vis-à-vis d’un matériau B ou d’une couche B, et présentant une vitesse de gravure du matériau A supérieure à la vitesse de gravure du matériau B. La sélectivité est le rapport entre la vitesse de gravure du matériau A sur la vitesse de gravure du matériau B. Elle est notée S A:B . Une sélectivité S A:B de 10:1 signifie que la vitesse de gravure du matériau A est 10 fois supérieure à la vitesse de gravure du matériau B. Un repère de préférence orthonormé, comprenant les axes x, y, z est représenté sur les figures annexées. Les termes relatifs « sur », « surmonte », « sous », « sous-jacent » se réfèrent à des positions prises selon la direction z. Une dimension « latérale » correspond à une dimension selon une direction du plan xy. On entend par une extension « latérale » ou « latéralement », une extension selon une ou des directions du plan xy. Un élément situé « à l’aplomb » ou « au droit d’ » un autre élément signifie que ces deux éléments sont situés tous deux sur une même ligne perpendiculaire à un plan dans lequel s’étend principalement une face inférieure ou supérieure d’un substrat, c’est-à-dire sur une même ligne orientée verticalement sur les figures en coupe transverse. Les termes « sensiblement », « environ », « de l’ordre de » signifient à 10% près, et de préférence à 5% près. Par ailleurs, les termes « compris entre … et … » et équivalents signifient que les bornes sont incluses, sauf mention contraire. La description qui suit présente un exemple de mise en œuvre du procédé selon l’invention dans un contexte d’élaboration d’un dispositif 3D complexe. Le cadre de cette description n’est évidemment pas limitatif de l’invention. La FIG. 1 illustre schématiquement une vue de dessus dans un plan xy d’un commutateur RF. Ledit commutateur RF représente une application du procédé de fabrication détaillé ci-dessous. Il comprend plusieurs transistors MOS (« Métal-Oxyde-Semiconducteur ») T1, T2, T3, agencés en parallèle suivant une direction x, et deux niveaux d’interconnexions métalliques M1, M2. Les interconnexions métalliques M1, M2 servent à connecter les sources et les drains des transistors T1, T2, T3 et à contrôler la commutation des transistors T1, T2, T3. Un commutateur RF présentant une configuration en peigne comme celle illustrée à la FIG. 1 , comprend en outre deux autres niveaux métalliques M3, M4 non illustrés. Les figures 2 à 6 illustrent schématiquement les différentes étapes du procédé de fabrication d’un commutateur RF à cavités selon la présente invention. Par mesure de simplification, les figures 2 à 6 représentent une coupe transverse dans un plan xz d’un dispositif microélectronique 100 à chaque étape du procédé de fabrication. Le dispositif microélectronique 100 ne correspond pas exactement au dispositif illustré à la FIG. 1 pour des raisons de simplification. L’homme du métier adaptera sans difficultés les figures 2 à 6 pour visualiser les différentes étapes du procédé de fabrication d’un dispositif tel qu’illustré dans la FIG. 1 . Chaque étape du procédé de fabrication d’un commutateur RF à cavités selon la présente invention, sera détaillée ci-après. Comme illustré à la FIG. 2 , une première étape consiste à fournir un dispositif microélectronique 100 fabriqué par un procédé bien connu de l’homme du métier. Le dispositif microélectronique 100 comprend au moins un, mais de préférence une pluralité de transistors MOS 11a, 11b. Chaque transistor 11a, 11b comprend respectivement un canal 12a, 12b, une source 13a, 13b, un drain 14a, 14b et une grille 15a, 15b. Chaque grille 15a, 15b est séparée du canal 12a, 12b respectivement, par une fine couche diélectrique non illustrée. Cette fine couche qualifiée de diélectrique de grille, est de préférence à base d’un matériau choisi de préférence parmi les matériaux : SiO x , Si x O y N z ou un oxyde d’hafnium. Une couche active 10 fabriquée au-dessus d’un substrat S, comprend les canaux 12a, 12b, les sources 13a, 13b et les drains 14a, 14b des transistors 11a, 11b. Chaque grille 15a, 15b surmonte le canal 12a, 12b du transistor 11a, 11b correspondant, et s’étend latéralement au-dessus de la couche active 10 suivant une direction y perpendiculaire à la direction x. Des espaceurs 16 bordent les flancs des grilles 15a, 15b, formant une bague continue dans un plan xy autour de chaque grille 15a, 15b, avec un contour fermé. La couche active 10 et les grilles 15a, 15b des transistors 11a, 11b sont comprises dans une zone active du dispositif microélectronique 100 dite FEOL (« Front-End-Of-Line » en anglais, ou début de ligne). Le substrat S peut être un substrat de type SOI (Silicium-sur-Isolant). Ces substrats connus, comprennent, selon la terminologie courante pour l’homme du métier, un substrat silicium porteur « Si bulk » (ou silicium massif) et une couche d’oxyde de silicium dite « BOX » (Buried Oxide, ou oxide enterré). Les transistors MOS sur substrat SOI sont particulièrement bien adaptés à la fonction de commutation RF car ils bénéficient d’une isolation par l’oxyde enterré. Cette isolation permet d’atténuer les effets de propagation parasite du signal RF (diaphonie) par le substrat S. Le dispositif microélectronique 100 comprend en outre une couverture 3 de la zone active comprenant au moins une couche de contrainte mécanique 70, couvrant la couche active 10, les espaceurs 16 et les grilles 15a, 15b. La couverture 3 de la zone active peut comprendre en outre une couche de siliciuration non illustrée, au-dessous de la couche de contrainte mécanique 70. La couche de siliciuration couvre la couche active 10, les espaceurs 16 et les grilles 15a, 15b. Elle est de préférence à base de siliciure de Cobalt (CoSi 2 ), de siliciure de Nickel ( e.g. , NiSi) ou d’un alliage équivalent. La couche de contrainte mécanique 70 connue sous le terme anglais CESL (« Contact Etch-Stop Layer », ou couche d’arrêt de gravure), couramment utilisée comme barrière lors d’un processus de gravure, sert en outre à augmenter la mobilité des porteurs (électrons ou trous) dans les canaux 12a, 12b des transistors 11a, 11b en appliquant une contrainte mécanique qui modifie la taille de maille du réseau cristallin du canal 12a, 12b. La couche de contrainte mécanique 70 est de préférence à base de nitrures Si y N z . La couverture 3 de la zone active peut comprendre une pluralité de couches. Le dispositif microélectronique 100 comprend en outre, une zone dite BEOL (« Back-End-Of-Line » en anglais, ou fin de ligne), comprenant un empilement de couches diélectriques 1 superposé avec la couverture 3 de la zone active suivant une direction z perpendiculaire au plan xy, et un ensemble de lignes d’interconnexion 2 traversant suivant la direction z l’empilement de couches diélectriques 1 et la couverture 3 de la zone active jusqu’aux sources 13a, 13b et drains 14a, 14b. Les lignes d’interconnexion 2 forment des contacts électriques avec les sources 13a, 13b et les drains 14a, 14b respectivement, et comprennent chacune au moins deux niveaux d’interconnexions métalliques M1, M2 alternés avec un premier contact 31 et un via 32. Les interconnexions métalliques M1, M2, sont à base de matériaux métalliques M, de préférence à base d’aluminium (Al) ou de cuivre (Cu). L’empilement de couches diélectriques 1 comprend une alternance de couches diélectriques 41, 42 alternées avec des couches diélectriques 51, 52 suivant la direction z. Les interconnexions métalliques M1, M2, s’étendent latéralement suivant la direction y à travers les couches diélectriques 51, 52, respectivement. Les couches diélectriques 41, 42 et les couches diélectrique 51, 52 sont à base de matériaux diélectriques D, de préférence à base d’oxydes SiO x . Ces matériaux sont caractérisés par des permittivités diélectriques relatives typiquement de l’ordre de 4. Les matériaux diélectriques de l’empilement de couches diélectriques 1 sont destinés à être remplacés par un autre matériau de permittivité diélectrique , comme l’air par exemple ( ). Ce remplacement peut être réalisé en retirant sélectivement les matériaux de l’empilement de couches diélectriques 1 par rapport aux matériaux métalliques de l’ensemble de lignes d’interconnexion 2 par une étape de gravure par HF en phase vapeur. D’une façon générale, les matériaux de l’empilement de couches diélectriques 1 et les matériaux métalliques de l’ensemble de lignes d’interconnexion 2 sont choisis de façon à ce que l’un puisse être gravé sélectivement par rapport à l’autre par le HF en phase vapeur. Dans le cas de SiO x et d’aluminium par exemple, le rapport de sélectivité S SiOx:Al est supérieur à 100. Les premiers contacts 31 sont en forme de piliers qui s’étendent suivant la direction z à travers la première couche diélectrique 41 et la couverture 3 de la zone active. Les premiers contacts 31 sont en contact avec des faces inférieures des premières interconnexions métalliques M1 et en contact avec des faces supérieures des sources 13a, 13b et des drains 14a, 14b respectivement. Les premiers contacts 31 sont à base d’un matériau métallique M, de préférence à base de Tungstène (W) enrobé d'une couche de nitrure de Titane (TiN). Les vias 32 sont de forme cylindrique, rempli d’un matériau métallique M, de préférence à base de cuivre lorsque les deuxièmes interconnexions métalliques M2 sont à base de cuivre, ou à base de Tungstène (W) enrobé d'une couche de nitrure de Titane (TiN) lorsque les deuxièmes interconnexions métalliques M2 sont à base d’aluminium. Les vias 32 s’étendent à travers la troisième couche diélectrique 42 suivant la direction z. Les vias 32 sont en contact avec des faces supérieures des premières interconnexions métalliques M1 et des faces inférieures des deuxièmes interconnexions métallique M2. Les premières interconnexions métalliques M1 et les deuxièmes interconnexions métalliques M2 peuvent avoir la même largeur suivant la direction x, ou des largeurs différentes. Les premiers contacts 31 et les vias 32 peuvent également avoir la même largeur ou des largeurs différents suivant la direction x. En outre, la largeur des premières interconnexions métalliques M1 et des deuxièmes interconnexions métalliques M2 s’étend latéralement suivant la direction x au-delà de la largeur des premiers contacts 31 et des vias 32. Le dispositif microélectronique 100 comprend en outre une couche de passivation 60, couvrant l’empilement de couches diélectriques 1 et l’ensemble de lignes d’interconnexion 2. La couche de passivation 60 est de préférence à base d’oxyde (SiO x ) et de nitrures Si y N z . Une première couche barrière 80 fine et conforme est avantageusement déposée sur la couche de passivation 60, et sert à protéger la surface du dispositif microélectronique 100 lors de l’étape de gravure par HF en phase vapeur. La première couche barrière 80 présente une épaisseur de préférence comprise entre 10 nm et 150 nm, et est à base d’un matériau choisi de préférence parmi les matériaux diélectriques : Al 2 O 3 , AlN ou SiN x riche en Si. Une couche de Al 2 O 3 par exemple, ayant une épaisseur comprise entre 40 nm et 150 nm constitue une barrière efficace à la diffusion du HF en phase vapeur. La première couche barrière 80 est de préférence réalisée par dépôt en couche atomique ALD (acronyme de « Atomic Layer Deposition »). Comme illustré à la FIG. 3 , des ouvertures 101 sont ensuite réalisées à travers la couche de passivation 60 et la première couche barrière 80 par une gravure sèche. Les ouvertures 101 sont de préférence réalisées en deux temps. Des premières ouvertures 101 dans la couche de passivation 60 sont définies par une première gravure sèche en un premier temps avant le dépôt de la première couche barrière 80. Des deuxièmes ouvertures sont ensuite définies par une deuxième gravure sèche dans la première couche barrière 80 au droit des ouvertures 101 de la couche de passivation 60 en un deuxième temps, suite au dépôt de la première couche barrière 80. Les ouvertures 101 traversant la couche de passivation 60 et la première couche barrière 80 peuvent en outre être réalisées en un seul temps par une gravure sèche. Comme illustré à la FIG. 4 , le matériau diélectrique D de l’empilement de couches diélectriques 1 est ensuite retiré sélectivement à travers les ouvertures 101 par gravure par HF en phase vapeur, par rapport aux matériaux M de l’ensemble des lignes d’interconnexion 2, et par rapport aux matériaux de la couverture 3 de la zone active, de la couche de passivation 60 et de la première couche barrière 80, créant ainsi des cavités 20 au-dessus des transistors 11a, 11b. La gravure par HF en phase vapeur étant isotrope et sélective au matériau diélectrique D de l’empilement de couches diélectriques 1, permet aux cavités 20 de s’étendre latéralement suivant la direction x au moins jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion 2 en regard du premier transistor 11a ainsi que la partie de la largeur des interconnexions métalliques M1, M2 s’étendant au-delà de la largeur des premiers contacts 31 et des vias 32. Les cavités 20 s’étendent également suivant la direction z jusqu’à l’exposition d’une face supérieure de la couverture 3 de la zone active. Le retrait du matériau diélectrique D de l’empilement des couches diélectriques 1 jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion 2, permet la réduction de la capacité C OFF indépendamment de la résistance R ON des transistors 11a, 11b, notamment la réduction de la contribution de la capacité de la zone BEOL à la capacité totale C OFF du dispositif microélectronique 100. Suite à la gravure par HF à phase vapeur, la face supérieure de la couverture 3 de la zone active est exposée à l’air présent au sein des cavités 20, ce qui peut altérer les propriétés de la zone active FEOL du dispositif microélectronique 100 en cas de présence d’humidité dans l’air remplissant les cavités 20. Pour pallier ce problème, deux modes de réalisation de la présente invention sont possibles. Les deux modes de réalisation sont illustrés schématiquement à la FIG. 5 et la FIG. 6 respectivement. Comme illustré à la FIG. 5 , selon le premier mode de réalisation de la présente invention, la couverture 3 de la zone active comprend en outre une deuxième couche barrière 90 couvrant la couche de contrainte mécanique 70. Cette deuxième couche barrière 90 est déposée sur la couche de contrainte mécanique 70 en cours de fabrication du dispositif microélectronique 100, avant la réalisation de l’empilement de couches diélectriques 1 et préalablement à la formation des cavités 20. La deuxième couche barrière 90 est à base d’un matériau choisi de préférence parmi les matériaux diélectriques : Al 2 O 3 , AlN ou SiN x riche en Si. La deuxième couche barrière 90 sert à protéger la zone active FEOL du dispositif microélectronique 100 afin d’éviter toute pénétration d’humidité ou d’autres éléments pouvant altérer ou dégrader les propriétés des transistors 11a, 11b. De plus, le choix d’un matériau à forte conductivité thermique tel que l’AlN par exemple, permet à la deuxième couche barrière 90 de diriger les flux de chaleur dans la zone active FEOL vers l’ensemble de lignes d’interconnexion 2. Selon une autre variante de la présente invention, la deuxième couche barrière 90 peut être déposée entre deux couches diélectriques dans la zone BEOL du dispositif microélectronique 100. Comme illustré à la FIG. 6 , selon le deuxième mode de réalisation de la présente invention, suite à la formation des cavités 20, une couche barrière de passivation 95 est déposée à travers les ouvertures 101 dans les cavités 20. La couche barrière de passivation 95 sert à couvrir notamment la face supérieure de la couverture 3 de la zone active ainsi que les parties exposées de l’ensemble de lignes d’interconnexions 2 et les flancs des ouvertures 101. La couche barrière de passivation 95 est à base d’un matériau choisi de préférence parmi les matériaux diélectriques : Al 2 O 3 , AlN ou SiN x riche en Si. La couche barrière de passivation 95 peut en outre être à base du même matériau que celui de la première couche barrière 80 de sorte à former une couche continue avec la première couche barrière 80. La couche barrière de passivation 95 sert à protéger la zone active FEOL du dispositif microélectronique 100 afin d’éviter toute pénétration d’humidité ou d’autres éléments pouvant altérer ou dégrader les propriétés des transistors 11a, 11b. La couche barrière de passivation 95 sert également à protéger l’ensemble de lignes d’interconnexion 2. Une variante avantageuse peut être mise en œuvre en combinant simultanément les deux modes de réalisation de la présente invention détaillés ci-dessus. Au vu de la description qui précède, il apparaît clairement que le procédé proposé offre une solution particulièrement efficace pour retirer les matériaux diélectriques de la zone BEOL d’un commutateur RF. Cette solution est en outre avantageusement compatible avec les procédés standards de la microélectronique. L’invention n’est cependant pas limitée aux modes de réalisations précédemment décrits. Procédé de fabrication d’un dispositif microélectronique (100) à cavité (20) comprenant au moins un premier transistor (11a), ledit premier transistor (11a) comprenant un premier canal (12a) surmonté d’une première grille (15a) s’étendant latéralement suivant une direction y, une première source (13a) et un premier drain (14a), ledit procédé comprenant les étapes suivantes : Fournir sur un substrat (S) : Une zone active présentant une couche active (10) comprenant le premier canal (12a), la première source (13a) et le premier drain (14a) du premier transistor (11a), et la première grille (15a) au-dessus de la couche active (10) surmontant le premier canal (11a), Une couverture (3) de la zone active comprenant au moins une couche de contrainte mécanique (70) couvrant la couche active (10) et la première grille (15a), Un empilement de couches diélectriques (1) au-dessus de la couverture (3) de la zone active comprenant au moins une première couche diélectrique (41) et une deuxième couche diélectrique (51) superposées suivant une direction z perpendiculaire à la direction y, Un ensemble d’au moins deux lignes d’interconnexion (2) traversant suivant la direction z l’empilement de couches diélectriques (1) et la couverture (3) de la zone active jusqu’à, respectivement, la première source (13a) et le premier drain (13b) de sorte à former un contact électrique, respectivement, avec la première source (13a) et le premier drain (14a), chaque ligne dudit ensemble de lignes d’interconnexion (2) comprenant au moins un premier contact (31) s’étendant suivant la direction z à travers la première couche diélectrique (41) et la couverture (3) de la zone active, et une première interconnexion métallique (M1) s’étendant latéralement dans la deuxième couche diélectrique (51) suivant la direction y, ledit premier contact (31) étant en contact avec une face inférieure de la première interconnexion métallique (M1) et avec une face supérieure, respectivement, de la première source (13a) et du premier drain (14a), Une couche de passivation (60) couvrant l’empilement de couches diélectriques (1) et l’ensemble de lignes d’interconnexion (2), Former dans la couche de passivation (60) des ouvertures (101) par gravure sèche exposant l’empilement de couches diélectriques (1), Retirer à travers les ouvertures (101) les matériaux de l’empilement de couches diélectriques (1) sélectivement par rapport aux matériaux de l’ensemble de lignes d’interconnexion (2) et de la couverture (3) de la zone active par une gravure par HF en phase vapeur, formant ainsi une cavité (20) s’étendant latéralement suivant une direction x perpendiculaire aux directions y et z au moins jusqu’à l’exposition des parois de l’ensemble des lignes d’interconnexion (2) en regard du premier transistor (11a), et suivant la direction z jusqu’à l’exposition d’une face supérieure de la couverture (3) de la zone active. Procédé de fabrication d’un dispositif microélectronique (100) selon la revendication précédente, comprenant en outre les étapes suivantes : Avant la gravure par HF en phase vapeur, déposer une première couche barrière (80) sur la couche de passivation (60), Former dans la première couche barrière (80) des ouvertures au droit des ouvertures (101) de la couche de passivation (60). Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel la largeur des premières interconnexions métalliques (M1) s’étend latéralement suivant la direction x au-delà de la largeur des premiers contacts (31), de sorte à ce que la cavité (20) gravée par HF en phase vapeur expose en outre au moins la partie de la face inférieure des premières interconnexions métalliques (M1) s’étendant au-delà de la largeur des premiers contacts (31). Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel les matériaux de l’empilement de couches diélectriques (1) présentent une permittivité diélectrique inférieure ou égale à 2, et sont de préférence à base d’oxydes SiO x . Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel les matériaux de l’ensemble des lignes d’interconnexion (2) sont à base de métaux comme l’aluminium, le cuivre ou le Tungstène enrobé d'une couche de nitrure de Titane. Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel les matériaux de l’empilement de couches diélectriques (1) présentent un rapport de sélectivité S D:M supérieur à 100 par rapport aux matériaux de l’ensemble des lignes d’interconnexion (2). Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel la couverture (3) de la zone active comprend en outre une deuxième couche barrière (90) couvrant la couche de contrainte mécanique (70). Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications 1 à 6, dans lequel une couche barrière de passivation (95) est déposée à travers les ouvertures (101) dans la cavité (20) de sorte à couvrir au moins une face supérieure de la couche de contrainte mécanique (70) et les parois exposées de l’ensemble de lignes d’interconnexion (2). Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel l’empilement de couches diélectriques (1) comprend en outre une troisième couche diélectrique (42) et une quatrième couche diélectrique (52) au-dessus de la troisième couche diélectrique (42), en superposition avec la première couche diélectrique (41) et la deuxième couche diélectrique (51) suivant la direction z. Procédé de fabrication d’un dispositif microélectronique (100) selon la revendication précédente, dans lequel chaque ligne de l’ensemble de lignes d’interconnexions métalliques (2) comprend en outre un via (32) s’étendant à travers la troisième couche diélectrique (42) suivant la direction z, et une deuxième interconnexion métallique (M2) s’étendant latéralement dans la quatrième couche diélectrique (52) suivant la direction y, ledit via (32) étant en contact avec une face supérieure de la première interconnexion métallique (M1) et une face inférieure de la deuxième interconnexion métallique (M2). Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel les premiers contacts (31) de l’ensemble des lignes d’interconnexion (2) sont en forme de piliers. Procédé de fabrication d’un dispositif microélectronique (100) selon l’une quelconque des revendications précédentes, dans lequel le dispositif microélectronique (100) comprend en outre au moins un deuxième transistor (11b) adjacent au premier transistor (11a) suivant la direction x, comprenant un deuxième canal (12b) surmonté d’une deuxième grille (15b) s’étendant latéralement suivant la direction y, une deuxième source (13b) et un deuxième drain (14b). Dispositif microélectronique (100), comprenant : Un substrat (S) et une couche active (10) au-dessus du substrat (S), Au moins un premier transistor (11a), comprenant un premier canal (12a) surmonté d’une première grille (15a), une première source (13a) et un premier drain (14a), le premier canal (12a), la première source (13a) et le premier drain (14a) étant dans la couche active (10), la première grille (15a) s’étendant latéralement suivant la direction y au-dessus de la couche active (10), le premier transistor (11a) et la couche active (10) formant une zone active, Une couverture (3) de la zone active comprenant au moins une couche de contrainte mécanique (70) couvrant la couche active (10) et la première grille (15a), Un ensemble d’au moins deux lignes d’interconnexion (2) traversant suivant la direction z, la couverture (3) de la zone active jusqu’à, respectivement, la première source (13a) et le premier drain (13b) de sorte à former un contact électrique, respectivement, avec la première source (13a) et le premier drain (14a), chaque ligne dudit ensemble de lignes d’interconnexion (2) comprenant au moins un premier contact (31) s’étendant suivant la direction z, et une première interconnexion métallique (M1) s’étendant latéralement suivant la direction y, ledit premier contact (31) étant en contact avec une face inférieure de la première interconnexion métallique (M1) et avec une face supérieure, respectivement, de la première source (13a) et du premier drain (14a), Une couche de passivation (60) couvrant l’ensemble de lignes d’interconnexion (2), Une cavité (20) au-dessus de la zone active, le dispositif (100) étant caractérisé en ce que la cavité (20) s’étend latéralement suivant la direction x de sorte à exposer des parois de l’ensemble des lignes d’interconnexion (2) en regard du premier transistor (11a), et suivant la direction z de sorte à exposer une face supérieure de la couverture (3) de la zone active. Dispositif microélectronique (100) selon la revendication précédente, dans lequel la largeur des premières interconnexions métalliques (M1) s’étend latéralement suivant la direction x au-delà de la largeur des premiers contacts (31), et la cavité (20) expose en outre au moins la partie de la face inférieure des premières interconnexions métalliques (M1) s’étendant au-delà de la largeur des premiers contacts (31). Dispositif microélectronique (100) selon l’une quelconque des revendications 13 et 14, dans lequel la cavité (20) est rempli d’air ou d’un gaz présentant une permittivité diélectrique inférieure à 2.