FR 3147000 A1 20240927 FR 2302835 A 20230324 Circuit de mesure d'une dérivée La présente description concerne un circuit (DER) de mesure d'une dérivée. Le circuit met en œuvre des cycles successifs correspondant chacun à une succession de première, deuxième et troisième périodes d'un signal d'horloge (clk). A chaque première période, une tension d'entrée (Vin) est mémorisée sur une première capacité (C1) et le circuit fournit une tension (V3) indiquant une différence entre une tension sur une deuxième capacité et une tension sur une troisième capacité. A chaque deuxième période, la tension d'entrée est mémorisée sur la deuxième capacité (C2) et le circuit fournit une tension (V3) indiquant une différence entre une tension sur la première capacité et la tension sur la troisième capacité. A chaque troisième période, la tension d'entrée est mémorisée sur la troisième capacité (C3) et le circuit fournit une tension indiquant une différence entre la tension sur la deuxième capacité et la tension sur la première capacité. Figure pour l'abrégé : Fig. 2 Circuit de mesure d'une dérivée La présente description concerne de façon générale les circuits électroniques, par exemple les circuits intégrés, et, plus particulièrement, un circuit de mesure d'une dérivée et un dispositif comprenant un tel circuit de mesure. De nombreuses applications connues et dispositifs connus mettent en œuvre une mesure (ou calcul) d'une dérivée, par exemple de la dérivée d'une tension indiquant une valeur d'une grandeur physique telle qu'un courant ou une température. Pour obtenir une mesure de la dérivée d'une tension, c'est-à-dire une valeur de la dérivée de la tension, une solution consiste à utiliser un amplificateur opérationnel monté en dérivateur de tension. Toutefois, cette solution présente divers inconvénients. En particulier, cette solution n'est pas adaptée pour des larges gammes de fréquence du signal d'entrée de l'amplificateur opérationnel. En outre, cette solution requiert un amplificateur opérationnel ayant une bande passante supérieure à la gamme de fréquence du signal d'entrée. Une autre solution consiste à utiliser un convertisseur analogique numérique (ADC de l'anglais "Analog to Digital Converter") pour numériser la tension sur laquelle la dérivée va être calculée, et un microprocesseur qui lit la sortie de l'ADC et calcule la dérivée de la tension d'entrée de l'ADC. Toutefois, cette solution est complexe du fait qu'elle nécessite un ADC et un microprocesseur. En outre, le temps de conversion de l'ADC auquel s'ajoute le temps de calcul du microprocesseur peut être trop long, par exemple lorsque des contremesures doivent être mises en œuvre dès que la dérivée dépasse un seuil. Il existe encore d'autres solutions connues pour mesurer, c'est-à-dire calculer, la dérivée d'une tension, mais, ces solutions connues souffrent elles aussi d'inconvénients. Il existe donc un besoin de pallier tout ou partie des inconvénients des circuits connus de mesure d'une dérivée. Un mode de réalisation pallie tout ou partie des inconvénients des circuits connus de mesure d'une dérivée. Un mode de réalisation prévoit un circuit de mesure d'une dérivée comprenant : des premier, deuxième et troisième éléments capacitifs ayant chacun une première borne connectée à une première entrée du circuit de mesure configurée pour recevoir un potentiel de référence ; des premiers interrupteurs couplant une deuxième borne de chacun desdits éléments à un premier noeud configuré pour recevoir une première tension déterminée par une deuxième tension sur une deuxième entrée du circuit de mesure à laquelle le premier noeud est couplé ; un premier circuit configuré pour fournir, à une première sortie du circuit de mesure, une troisième tension indiquant une valeur d'une différence de tension entre des première et deuxième entrées du premier circuit ; des deuxièmes interrupteurs couplant la deuxième borne de chacun desdits éléments aux entrées du premier circuit ; et un circuit de commande configuré pour : - recevoir un premier signal d'horloge disponible sur une troisième entrée du circuit de mesure ; - mettre en œuvre des cycles successifs correspondant chacun à une succession de première, deuxième et troisième périodes d'un deuxième signal d'horloge déterminé par le premier signal d'horloge ; et - commander les interrupteurs pour que : à chaque première période, la première tension soit mémorisée sur le premier élément et les première et deuxième entrées du premier circuit reçoivent des tensions des troisième et deuxième éléments respectivement, à chaque deuxième période, la première tension soit mémorisée sur le deuxième élément et les première et deuxième entrées du premier circuit reçoivent des tensions des premier et troisième éléments respectivement, et à chaque troisième période, la première tension soit mémorisée sur le troisième élément et les première et deuxième entrées du premier circuit reçoivent des tensions des deuxième et premier éléments respectivement. Selon un mode de réalisation, on prévoit un dispositif comprenant une puce de circuit intégré comprenant le circuit de mesure ci-dessus, une résistance commandable externe à la puce et ayant une entrée de commande configurée pour recevoir un signal de commande déterminé au moins en partie par la première sortie du circuit de mesure, et un deuxième circuit connecté à la résistance commandable et configuré pour fournir, à la deuxième entrée du circuit de mesure, la deuxième tension indiquant une valeur du courant dans la résistance commandable, le deuxième circuit faisant par exemple partie de la puce. Selon un mode de réalisation, les premiers interrupteurs comprennent un premier premier interrupteur couplant la deuxième borne du premier élément au premier noeud, un deuxième premier interrupteur couplant la deuxième borne du deuxième élément au premier noeud et un troisième premier interrupteur couplant la deuxième borne du troisième élément au premier noeud. Selon un mode de réalisation, le circuit de commande est configuré pour : à chaque première période, maintenir ouvert les deuxième et troisième premiers interrupteurs et commuter le premier premier interrupteur à l'état passant ; à chaque deuxième période, maintenir ouvert les troisième et premier premiers interrupteurs et commuter le deuxième premier interrupteur à l'état passant ; et à chaque troisième période, maintenir ouvert les deuxième et premier premiers interrupteurs et commuter le troisième premier interrupteur à l'état passant. Selon un mode de réalisation, chaque mémorisation de la première tension sur un élément capacitif a une même durée, par exemple inférieure ou égale à une période du deuxième signal d'horloge, de préférence égale à une demi-période du deuxième signal d'horloge. Selon un mode de réalisation, ladite même durée est la durée d'état passant des premier, deuxième et troisième premiers interrupteurs pendant chacune des première, deuxième et troisième périodes respectivement. Selon un mode de réalisation, les deuxièmes interrupteurs comprennent : des premier et deuxième deuxièmes interrupteurs couplant la deuxième borne du premier élément respectivement aux première et deuxième entrées du premier circuit ; des troisième et quatrième deuxièmes interrupteurs couplant la deuxième borne du deuxième élément respectivement aux première et deuxième entrées du premier circuit ; et des cinquième et sixième deuxièmes interrupteurs couplant la deuxième borne du troisième élément respectivement aux première et deuxième entrées du premier circuit. Selon un mode de réalisation, le circuit de commande est configuré pour : à chaque première période, commuter les cinquième et quatrième deuxièmes interrupteurs à l'état passant et maintenir les autres deuxièmes interrupteurs ouverts ; à chaque deuxième période, commuter les premier et sixième deuxièmes interrupteurs à l'état passant et maintenir les autres deuxièmes interrupteurs ouverts ; et à chaque troisième période, commuter les troisième et deuxième deuxièmes interrupteurs à l'état passant et maintenir les autres deuxièmes interrupteurs ouverts. Selon un mode de réalisation, le circuit de mesure comprend un élément capacitif de lissage connecté entre la première entrée du premier circuit et la première entrée du circuit de mesure et un élément capacitif de lissage connecté entre la deuxième entrée du premier circuit et la première entrée du circuit de mesure. Selon un mode de réalisation, le circuit de mesure comprend en outre un troisième circuit couplant la deuxième entrée du circuit de mesure au premier noeud, le troisième circuit étant un circuit tampon configuré pour fournir recevoir la deuxième tension et fournir la première tension. Selon un mode de réalisation, le circuit de mesure comprend en outre un quatrième circuit couplé, de préférence connecté, aux première et deuxième entrées du premier circuit, le quatrième circuit étant configuré pour fournir, à une deuxième sortie du circuit de mesure, un signal indiquant laquelle des tensions des première et deuxième entrées du premier circuit est supérieure à l'autre. Selon un mode de réalisation, le circuit de mesure comprend en outre un cinquième circuit configuré pour comparer la troisième tension à un premier seuil et pour fournir, à une troisième sortie du circuit de mesure, un signal indiquant un résultat de la comparaison. Selon un mode de réalisation : la résistance commandable comprend plusieurs premières résistances en série et des interrupteurs commandés par le signal de commande de la résistance commandable et configurés chacun pour court-circuiter un nombre donné des premières résistances ; le deuxième circuit est configuré pour comparer, pour chacune des premières résistances, une tension aux bornes de cette première résistance à au moins un seuil correspondant ; et le dispositif comprend en outre un sixième circuit configuré pour fournir le signal de commande de la résistance à partir des résultats desdites comparaisons et de la deuxième sortie du circuit de mesure, le sixième circuit faisant, par exemple, partie de la puce. Selon un mode de réalisation, le dispositif comprend un circuit de traitement, par exemple un microprocesseur, couplé aux première et troisième sorties du circuit de mesure et configuré pour recevoir la deuxième tension. Selon un mode de réalisation, le dispositif comprend un quatrième élément capacitif connecté en parallèle du premier élément capacitif, un cinquième élément capacitif connecté en parallèle du deuxième élément capacitif, un sixième élément capacitif connecté en parallèle du troisième élément capacitif, les quatrième, cinquième et sixième éléments capacitifs étant externes à la puce comprenant le circuit de mesure. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, sous la forme de blocs, un exemple d'un dispositif de mesure d'un courant ; la représente un exemple de mode de réalisation d'un circuit de mesure d'une dérivée ; et la représente, sous la forme de blocs, un exemple de mode de réalisation d'un dispositif de mesure d'un courant comprenant un circuit de mesure d'une dérivée tel que décrit en relation avec la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, bien que l'intérêt des modes de réalisation et variantes de réalisation du circuit de mesure de dérivée décrits ici soit illustré pour un dispositif de mesure d'un courant, ces modes de réalisation et variantes sont compatibles avec les applications et dispositifs usuels dans lesquels une dérivée d'une tension est calculée, en particulier, même lorsque cette tension n'est pas représentative d'un courant mais d'une autre grandeur physique comme par exemple la température. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente, sous la forme de bloc, un exemple d'un dispositif 1 de mesure d'un courant I. Le dispositif 1 comprend un circuit CS et une résistance commandable R. La résistance R comprend une entrée 100 pour recevoir un signal de commande sig. Le signal sig commande la valeur de la résistance R. La résistance R comprend deux bornes 102 et 104 connectées à des entrées respectives 106 et 108 du circuit CS. Le circuit CS est configuré pour fournir une tension V2, par exemple disponible sur une sortie 110 du circuit CS, indiquant la valeur du courant I circulant dans la résistance R. A titre d'exemple, le dispositif 1 comprend un circuit de traitement µC, par exemple un microcontrôleur, configuré pour recevoir la tension V2, par exemple sur une entrée 112 du circuit µC. A titre d'exemple, le dispositif 1 comprend en outre une batterie BAT ayant une borne supérieure 114 configuré pour fournir une tension Vbat, et une borne inférieure 115 connectée à un noeud 116 mis à un potentiel de référence GND, par exemple la masse. A titre d'exemple, le dispositif 1 comprend en outre une source d'alimentation 118. La source d'alimentation 118 a une borne haute 120 délivrant une tension d'alimentation Vcc, et une borne basse 122. A titre d'exemple, la résistance R est connectée entre le noeud 116 et la borne basse 122 de la source de tension 118. A titre d'exemple, le circuit µC reçoit le potentiel GND, par exemple sur une entrée 124 du circuit µC connectée au noeud 116. A titre d'exemple, le circuit µC reçoit la tension Vcc, par exemple sur une entrée 126 du circuit µC. A titre d'exemple, le circuit CS reçoit le potentiel GND, par exemple sur une entrée 128 du circuit CS connectée au noeud 116. A titre d'exemple, le circuit CS reçoit la tension Vcc, par exemple sur une entrée 130 du circuit CS. La résistance R comprend N résistances Ri en série, avec i un indice entier allant de 1 à N et N un entier supérieur ou égal à 2, par exemple égal à trois en (R1, R2 et R3) entre les bornes 102 et 104 de la résistance R. Les résistances Ri sont connectées par ordre d'indice i croissant à partir d'une des bornes 102 et 104, par exemple la borne 104 en . Par exemple, la résistance R1 est connectée entre la borne 104 et un noeud 132, la résistance R2 est connectée entre le noeud 132 et un noeud 134, et la résistance R3 est connectée entre le noeud 134 et la borne 102. La résistance R comprend en outre N-1 interrupteurs ITi, avec i indice entier allant de 1 à N-1. Dans l'exemple de la , la résistance R comprend donc deux interrupteurs IT1 et IT2. Chaque interrupteur ITi est configuré pour court-circuiter, lorsqu'il est passant, les résistances Ri d'indice i allant de 1 à i. Ainsi, dans l'exemple de la , l'interrupteur IT1 est configuré pour court-circuiter, lorsqu'il est passant, la résistance R1 et l'interrupteur IT2 est configuré pour court-circuiter, lorsqu'il est passant, les résistances R1 et R2. Le circuit CS est configuré pour comparer, pour chaque résistance Ri de la résistance R, une tension aux bornes de cette résistance Ri à au moins un seuil correspondant. Par exemple, le circuit CS comprend, en plus de ses entrées 108 et 106 connectées aux bornes respectives 104 et 102, et pour chaque noeud 132, 134 de connexion de deux résistances internes R1 à R3 de la résistance R, une entrée correspondante connectée à ce noeud. Par exemple, le circuit CS comprend une entrée 136 connectée au noeud 132, et une entrée 138 connectée au noeud 134. Le circuit CS est configuré pour adapter, ou commander, la valeur de la résistance commandable R en fonction de la valeur du courant I qui y circule. En effet, lorsque le courant I dans la résistance R augmente, par exemple lors d'un pic de courant transitoire ou surintensité ("Over Current" en anglais), si la valeur de la résistance R n'est pas modifiée, de préférence diminuée, la puissance dissipée dans la résistance R peut atteindre des valeurs conduisant à une destruction de la résistance R. Le circuit CS détermine comment commander chaque interrupteur ITi de la résistance R à partir des comparaisons des tensions aux bornes de chaque résistance Ri à au moins un seuil correspondant à cette résistance. Par exemple, lorsque la tension aux bornes d'une résistance Ri atteint ou dépasse un premier seuil qui lui correspond, le circuit CS commande la résistance commandable pour que cette résistance soit court-circuitée, c'est à dire commande la fermeture de l'interrupteur ITi associé cette résistance Ri, ce qui permet de réduire la valeur de la résistance R, et donc de la puissance qu'elle dissipe. Par exemple, pour chaque interrupteur ITi, une fois que l'interrupteur ITi a été commuté à l'état passant, cet interrupteur commute à l'état bloqué si la tension aux bornes de la résistance Ri+1 passe en dessous d'un deuxième seuil associé à cette résistance. En reprenant l'exemple de la , si le courant I augmente et que la tension aux bornes de la résistance R1 dépasse le premier seuil associé à cette résistance R1, le circuit CS commande la fermeture de l'interrupteur IT1. Si le courant I continu d'augmenter et que la tension aux bornes de la résistance R2 dépasse le premier seuil associé à cette résistance R2, le circuit CS commande la fermeture de l'interrupteur IT2. Si, alors que les deux interrupteurs IT1 et IT2 sont passants, le courant I décroit et que la tension aux bornes de la résistance R3 passe en-dessous du deuxième seuil associé à cette résistance R3, le circuit CS commande l'ouverture de l'interrupteur IT2. Si le courant puis si le courant I continu de décroître et que la tension aux bornes de la résistance R2 passe sous le deuxième seuil associé à cette résistance R2, le circuit CS commande la fermeture de l'interrupteur IT1. Ainsi, dans l'exemple de fonctionnement ci-dessus, chaque résistance Ri à l'exception de la résistance R1 et de la résistance RN est associé à un premier seuil pour commander la fermeture de l'interrupteur ITi qui lui ai associé, et à un deuxième seuil pour commander l'ouverture de l'interrupteur ITi-1. La résistance R1 est associé uniquement à un premier seuil pour commander la fermeture de l'interrupteur IT1 associé, la résistance RN n'étant associé qu'à un deuxième seuil pour commander l'ouverture de l'interrupteur RN-1. Bien entendu, d'autre mode de commande de la résistance R pour adapter sa valeur de résistance en fonction du courant I qui y circule peuvent être envisagés, de même que le positionnement des interrupteurs permettant de court-circuiter des résistances internes de la résistance R peut être modifié. Le circuit CS fournit un signal de commande sig à l'entrée de commande 100 de la résistance R, ce signal sig étant, par exemple, disponible sur une sortie 140 du circuit CS. Le signal sig est déterminée par les résultats des comparaisons des tensions aux bornes des résistances internes R1 à R3 de la résistance R à des seuils correspondants. Le signal sig commande les interrupteurs IT1, IT2 de la résistance R. Dans cet exemple, le signal sig est constitué d'un signal OCP1 et d'un signal OCP2. Le signal OCP1 indique si la tension aux bornes la résistance R1 est supérieure ou non au seuil qui lui correspond et commande l'interrupteur IT1, le signal OCP2 indiquant si la tension aux bornes la résistance R2 est supérieure ou non au seuil qui lui correspond et commandant l'interrupteur IT2. A titre d'exemple, le circuit µC reçoit le signal sig sur une entrée 142 du circuit µC. Par exemple, le signal sig comprend le signal OCP1 et le signal OCP2. Le dispositif 1 comprend une protection contre les surintensités du courant I. Toutefois, les comparaisons des tensions aux bornes des résistances respectives R1 et R2 à des seuils correspondants sont mises en œuvre par des comparateurs ayant des temps de propagation non nuls. Il en résulte que, lors d'une augmentation du courant I, la diminution de la valeur de la résistance R peut intervenir trop tard, c'est-à-dire alors que le courant I a déjà atteint des valeurs pour lesquelles la puissance dissipée dans la résistance R est trop élevée et conduit à une destruction de la résistance R. Afin d'éviter cela, il serait souhaitable que le dispositif 1 comprennent un circuit de mesure de la dérivée de la tension V2, donc de la dérivée du courant I, et qu'une protection contre les surintensités du courant I soit mise en œuvre lorsque cette dérivée atteint un seuil. Dit autrement, il serait souhaitable de mesurer la dérivée de la tension V2 pour diminuer la valeur de la résistance R avant que la tension aux bornes de la résistance R1 ou la tension aux bornes de la résistance R2 atteigne son seuil correspondant lorsque le courant I augmente rapidement, c'est-à-dire lorsque la dérivée de la tension V2 atteint un seuil. Un mode de réalisation d'un circuit de mesure d'une dérivée, par exemple d'une dérivée d'une tension représentative d'une grandeur physique, va maintenant être décrit en relation avec la . Bien que ce circuit puisse être utilisé dans un dispositif 3 similaire au dispositif 1, comme cela sera décrit en relation avec la , ce circuit de mesure permet de mesurer la dérivée de n'importe quelle tension représentative d'une grandeur physique, par exemple la température, cette dérivée mesurée n'étant pas nécessairement utilisée pour mettre en œuvre des protections contre des surintensités d'un courant. La représente un exemple de mode de réalisation d'un circuit DER de mesure d'une dérivée, par exemple d'une dérivée d'une tension représentative d'une grandeur physique. Le circuit DER comprend trois éléments capacitifs C1, C2 et C3, de préférence identiques. Chacun des éléments C1, C2 et C3 à une première borne connectée à une entrée 200 du circuit DER, l'entrée 200 étant configurée pour recevoir un potentiel de référence GND. Le circuit DER comprend en outre une entrée 220 configurée pour recevoir une tension d'alimentation du circuit DER et des circuits qu'il comprend. Le circuit DER comprend en outre des premiers interrupteurs IT11, IT12 et IT13 couplant une deuxième borne de chacun des éléments respectifs C1, C2 et C3 à un noeud 202 du circuit DER. Par exemple, l'interrupteur IT11 est connecté entre la deuxième borne de l'élément C1 et le noeud, l'interrupteur IT12 est connecté entre la deuxième borne de l'élément capacitif C2 et le noeud 202 et l'interrupteur IT13 est connecté entre la deuxième borne de l'élément C3 et le noeud 202. Le noeud 202 est configuré pour recevoir une tension V1. La tension V1 est déterminée par une tension disponible sur une entrée 204 du circuit DER, le noeud 202 étant couplé à l'entrée 204. Dans cet exemple, le circuit DER reçoit la tension V2 décrite en relation avec la , ou, dit autrement, une tension V2 indiquant la valeur d'un courant. Selon un mode de réalisation, le circuit DER comprend un circuit AMP couplant l'entrée 204 au noeud 202. Par exemple, le circuit AMP a une entrée connectée à l'entrée 204 pour recevoir la tension V2, et une sortie connectée au noeud 202 pour fournir la tension V1. Le circuit AMP est un circuit tampon ("buffer" en anglais), c'est-à-dire que la tension V1 est égale à la tension V2. Le circuit AMP permet de reporter des appels de charges des éléments capacitifs C1 à C3 sur l'alimentation du circuit DER plutôt que sur la tension V2. En variante, le noeud 202 est connecté à l'entrée 204 et la tension V1 est égale à la tension V2. Le circuit DER est configuré pour mesurer, ou calculer, la dérivée de la tension V2, c'est-à-dire pour fournir une tension V3 indiquant une valeur, à un facteur multiplicatif près, de la dérivée de la tension V2. Pour cela, le circuit DER comprend un circuit DIFF. Le circuit DIFF comprend deux entrées 208 et 210 et une sortie configurée pour fournir la tension V3. La sortie du circuit DIFF est, par exemple, connectée à la sortie 206 du circuit DER. Le circuit DIFF est configuré pour que la tension V3 indique une valeur d'une différence de tension entre les entrées 210 et 208, par exemple une valeur de la tension sur l'entrée 208 moins la tension sur l'entrée 210. A titre d'exemple, le circuit DIFF comprend un amplificateur opérationnel, par exemple monté en amplificateur différentiel. A titre d'exemple, bien que cela ne soit pas illustré en , le circuit DIFF est connectée aux entrées 200 et 220 pour être alimenté. En outre, le circuit DER comprend des deuxièmes interrupteurs IT21, T22, IT23, IT24, IT25, IT26 couplant la deuxième borne de chacun des éléments C1 à C3 aux entrées 208 et 210 du circuit DIFF. Par exemple, chacun des éléments C1 à C3 à sa deuxième borne couplée à l'entrée par un des deuxièmes interrupteurs et à l'entrée 210 par un autre des deuxièmes interrupteurs. Par exemple, l'interrupteur IT21 est connecté entre la deuxième borne de l'élément C1 et l'entrée 208 du circuit DIFF, l'interrupteur IT22 est connecté entre la deuxième borne de l'élément C1 et l'entrée 210 du circuit DIFF, l'interrupteur IT23 est connecté entre la deuxième borne de l'élément C2 et l'entrée 208 du circuit DIFF, l'interrupteur IT24 est connecté entre la deuxième borne de l'élément C2 et l'entrée 210 du circuit DIFF, l'interrupteur IT25 est connecté entre la deuxième borne de l'élément C3 et l'entrée 208 du circuit DIFF et l'interrupteur IT26 est connecté entre la deuxième borne de l'élément C3 et l'entrée 210 du circuit DIFF. Le circuit DER comprend un circuit CTRL. Le circuit CTRL est un circuit de commande des premiers interrupteurs (IT11 à IT13) et des deuxièmes interrupteurs (IT21 à IT26). A titre d'exemple, bien que cela ne soit pas illustré en , le circuit CTRL est connecté aux entrées 200 et 220 pour être alimenté. Le circuit CTRL fournit les signaux de commande des premiers et deuxièmes interrupteurs, par exemple sur une sortie 222 du circuit CTRL. En , ces signaux de commande ne sont pas représentés pour ne pas surcharger la . A titre d'exemple, le circuit CTRL fournit un signal de commande comprenant un bit de commande distinct pour chacun des premiers et deuxièmes interrupteurs. Le circuit CTRL est configuré pour mettre en œuvre des cycles successifs de fonctionnement, chaque cycle de fonctionnement correspondant à une succession de trois périodes d'un signal d'horloge interne du dispositif. Ainsi, chaque cycle de fonctionnement comprend une première période du signal d'horloge interne, suivie d'une deuxième période du signal d'horloge interne, elle-même suivie d'une troisième période du signal d'horloge interne. Les cycles de fonctionnement successifs ne se chevauche pas, ou, dit autrement, aucune des trois périodes d'un cycle de fonctionnement ne correspond à l'une des trois périodes d'un autre cycle de fonctionnement. Le signal d'horloge interne est déterminé par un signal d'horloge clk. Le circuit CTRL reçoit le signal clk sur une entrée 218 du circuit CTRL. Le signal clk est reçu par le circuit DER sur une entrée 212 du circuit DER. Par exemple, le circuit CTRL a son entrée 218 connectée à l'entrée 212. Selon un mode de réalisation, le signal d'horloge interne est identique au signal d'horloge clk. A titre de variante, le signal d'horloge interne est obtenu à partir du signal clk, par exemple par une division de la fréquence du signal clk. De préférence, les signaux de commande des premiers et deuxièmes interrupteurs sont synchronisés avec le signal d'horloge interne, par exemple avec les fronts montants et descendants du signal d'horloge interne. Le circuit CTRL commande les premiers et deuxièmes interrupteurs pour que, à chaque première période d'un cycle de fonctionnement, la tension V1 soit mémorisée sur l'élément capacitif C1, et, en outre, les entrées 208 et 210 du circuit DIFF reçoivent les tensions des éléments respectifs C3 et C2. Plus particulièrement, à chaque première période, le circuit CTRL commande les premiers interrupteurs pour que la tension V1 soit mémorisée entre les bornes de l'élément capacitif C1, et les deuxièmes interrupteurs pour que la deuxième borne de l'élément C3 soit couplée à l'entrée 208 du circuit DIFF et que la deuxième borne de l'élément C2 soit couplée à l'entrée 210. Dit autrement, à chaque première période, le circuit CTRL maintien ouvert les interrupteurs IT12 et IT13 et commute, pendant tout ou partie de cette première période, par exemple pendant la première moitié de cette première période, l'interrupteur IT11 à l'état passant. Pendant que l'interrupteur IT11 est passant, l'élément capacitif C1 se charge (ou se décharge) de sorte que la tension sur la deuxième borne de l'élément C1 devient égale à la tension V1. Lorsque l'interrupteur IT11 est de nouveau commuté à l'état bloqué, cela mémorise, sur l'élément capacitif C1, la tension présente entre ses bornes, cette tension étant égale à la tension V1 au moment de la commutation à l'état bloqué de l'interrupteur IT11. En outre, à chaque première période, le circuit CTRL commute, pendant tout ou partie de la première période, par exemple pendant la première moitié de la première période, les interrupteurs IT24 et IT25 à l'état passant alors que les autres deuxièmes interrupteurs sont maintenus ouverts. De cette manière, la deuxième borne de l'élément C3 est couplée à l'entrée 208 du circuit DIFF par l'interrupteur IT25 à l'état passant, l'entrée 208 recevant donc la tension aux bornes de l'élément C3, et la deuxième borne de l'élément C2 est couplée à l'entrée 210 du circuit DIFF par l'interrupteur IT24 à l'état passant, l'entrée 210 recevant donc la tension aux bornes de l'élément C2. La fenêtre temporelle pendant laquelle, pour chaque première période, le circuit CTRL couple avec les interrupteurs IT24 et IT25 les éléments C2 et C3 aux entrées respectives 210 et 208 peut débuter pendant la troisième période précédant cette première période. Par exemple, cette fenêtre temporelle peut commencer à la moitié de la troisième période précédente et se terminer à la moitié de la première période courante. Le circuit CTRL commande les premiers et deuxièmes interrupteurs pour que, à chaque deuxième période d'un cycle de fonctionnement, la tension V1 soit mémorisée sur l'élément capacitif C2, et, en outre, les entrées 208 et 210 du circuit DIFF reçoivent les tensions des éléments respectifs C1 et C3. Plus particulièrement, à chaque deuxième période, le circuit CTRL commande les premiers interrupteurs pour que la tension V1 soit mémorisée entre les bornes de l'élément capacitif C2, et les deuxièmes interrupteurs pour que la deuxième borne de l'élément C1 soit couplée à l'entrée 208 du circuit DIFF et que la deuxième borne de l'élément C3 soit couplée à l'entrée 210. Dit autrement, à chaque deuxième période, le circuit CTRL maintien ouvert les interrupteurs IT11 et IT13 et commute, pendant tout ou partie de cette deuxième période, par exemple pendant la première moitié de cette deuxième période, l'interrupteur IT12 à l'état passant. Pendant que l'interrupteur IT12 est passant, l'élément capacitif C2 se charge (ou se décharge) de sorte que la tension sur la deuxième borne de l'élément C2 devient égale à la tension V1. Lorsque l'interrupteur IT12 est de nouveau commuté à l'état bloqué, cela mémorise, sur l'élément capacitif C2, la tension présente entre ses bornes, cette tension étant égale à la tension V1 au moment de la commutation à l'état bloqué de l'interrupteur IT12. En outre, à chaque deuxième période, le circuit CTRL commute, pendant tout ou partie de la deuxième période, par exemple pendant la première moitié de la deuxième période, les interrupteurs IT21 et IT26 à l'état passant alors que les autres deuxièmes interrupteurs sont maintenus ouverts. De cette manière, la deuxième borne de l'élément C1 est couplée à l'entrée 208 du circuit DIFF par l'interrupteur IT25 à l'état passant, l'entrée 208 recevant donc la tension aux bornes de l'élément C1, et la deuxième borne de l'élément C3 est couplée à l'entrée 210 du circuit DIFF par l'interrupteur IT24 à l'état passant, l'entrée 210 recevant donc la tension aux bornes de l'élément C3. La fenêtre temporelle pendant laquelle, pour chaque deuxième période, le circuit CTRL couple avec les interrupteurs IT21 et IT26 les éléments C1 et C3 aux entrées respectives 208 et 210 peut débuter pendant la première période précédant cette deuxième période. Par exemple, cette fenêtre temporelle peut commencer à la moitié de la première période précédente et se terminer à la moitié de la deuxième période courante. Le circuit CTRL commande les premiers et deuxièmes interrupteurs pour que, à chaque troisième période d'un cycle de fonctionnement, la tension V3 soit mémorisée sur l'élément capacitif C3, et, en outre, les entrées 208 et 210 du circuit DIFF reçoivent les tensions des éléments respectifs C2 et C1. Plus particulièrement, à chaque troisième période, le circuit CTRL commande les premiers interrupteurs pour que la tension V1 soit mémorisée entre les bornes de l'élément capacitif C3, et les deuxièmes interrupteurs pour que la deuxième borne de l'élément C2 soit couplée à l'entrée 208 du circuit DIFF et que la deuxième borne de l'élément C1 soit couplée à l'entrée 210. Dit autrement, à chaque troisième période, le circuit CTRL maintien ouvert les interrupteurs IT11 et IT12 et commute, pendant tout ou partie de cette troisième période, par exemple pendant la première moitié de cette troisième période, l'interrupteur IT13 à l'état passant. Pendant que l'interrupteur IT13 est passant, l'élément capacitif C3 se charge (ou se décharge) de sorte que la tension sur la deuxième borne de l'élément capacitif C3 devient égale à la tension V1. Lorsque l'interrupteur IT13 est de nouveau commuté à l'état bloqué, cela mémorise, sur l'élément capacitif C3, la tension présente entre ses bornes, cette tension étant égale à la tension V1 au moment de la commutation à l'état bloqué de l'interrupteur IT13. En outre, à chaque troisième période, le circuit CTRL commute, pendant tout ou partie de la troisième période, par exemple pendant la première moitié de la troisième période, les interrupteurs IT22 et IT23 à l'état passant alors que les autres deuxièmes interrupteurs sont maintenus ouverts. De cette manière, la deuxième borne de l'élément C2 est couplée à l'entrée 208 du circuit DIFF par l'interrupteur IT23 à l'état passant, l'entrée 208 recevant donc la tension aux bornes de l'élément C2, et la deuxième borne de l'élément C1 est couplée à l'entrée 210 du circuit DIFF par l'interrupteur IT22 à l'état passant, l'entrée 210 recevant donc la tension aux bornes de l'élément C1. La fenêtre temporelle pendant laquelle, pour chaque troisième période, le circuit CTRL couple avec les interrupteurs IT22 et IT23 les éléments C1 et C2 aux entrées respectives 210 et 208 peut débuter pendant la deuxième précédant cette troisième période. Par exemple, cette fenêtre temporelle peut commencer à la moitié de la deuxième période précédente et se terminer à la moitié de la troisième période courante. Selon un mode de réalisation, chaque mémorisation de la tension V1 sur un élément capacitif C1, C2, C3 a une même durée, c'est-à-dire que la fenêtre temporelle pendant laquelle le premier interrupteur IT11, IT12, IT13 correspondant est passant pour mettre en œuvre cette mémorisation à la même durée pour chacune des premières, deuxièmes et troisièmes périodes du signal d'horloge interne. Cette durée est, par exemple, inférieure ou égale à la durée d'une période du signal d'horloge interne, par exemple égale à une demi-période du signal d'horloge interne. En outre, la durée Ton séparant deux mémorisations successives, c'est-à-dire la durée Ton séparant la fin de deux mémorisations successives, ou, dit autrement, la durée Ton entre la mise à l'état bloqué de l'interrupteur IT11 et celle de l'interrupteur IT12, entre la mise à l'état bloqué de l'interrupteur IT12 et celle de l'interrupteur IT13, et entre la mise à l'état bloqué de l'interrupteur IT13 et celle de l'interrupteur IT11, est constante et est égale à une période du signal horloge d'interne. Pour illustrer le fonctionnement du circuit DER décrit ci-dessus, on considère un premier cycle et un deuxième cycle de fonctionnement successifs dans lesquels : la tension V1 est mémorisée sur l'élément C1 à un instant t0 de la première période du premier cycle, d'où il résulte que, à la fin de la mémorisation, une tension Vc1 aux bornes de l'élément C1 est égale à V1(t0) (la tension V1 à l'instant t0) ; la tension V1 est mémorisée sur l'élément C2 à un instant t0 + Ton de la deuxième période du premier cycle, d'où il résulte que, à la fin de la mémorisation, une tension Vc2 aux bornes de l'élément C2 est égale à V1(t0+Ton) ; la tension V1 est mémorisée sur l'élément C3 à un instant t0 + 2.Ton de la troisième période du premier cycle, d'où il résulte que, à la fin de la mémorisation, une tension Vc3 aux bornes de l'élément C3 est égale à V1(t0+2.Ton) ; la tension V1 est mémorisée sur l'élément C1 à un instant t0 + 3.Ton de la première période du deuxième cycle, d'où il résulte que, à la fin de la mémorisation, la tension Vc1 aux bornes de l'élément C1 est égale à V1(t0+3.Ton) ; la tension V1 est mémorisée sur l'élément C2 à un instant t0 + 4.Ton de la deuxième période du deuxième cycle, d'où il résulte que, à la fin de la mémorisation, la tension Vc2 aux bornes de l'élément C2 est égale à V1(t0+4.Ton) ; et la tension V1 est mémorisée sur l'élément C3 à un instant t0 + 5.Ton de la troisième période du deuxième cycle, d'où il résulte que, à la fin de la mémorisation, une tension Vc3 aux bornes de l'élément C3 est égale à V1(t0+5.Ton). Ainsi, dans cet exemple, lors de la première période du deuxième cycle, lorsque les éléments C3 et C2 sont couplés aux entrées du circuit DIFF, la tension V3 est alors à une valeur déterminée par la différence entre la tension Vc3 aux bornes de l'élément C3 qui est égale à V1(t0+2.Ton) et la tension Vc2 aux bornes de l'élément C2 qui est égale à V1(t0+Ton), la tension V3 étant alors par exemple égale à A.(V1(t0+2.Ton)-V1(t0+Ton)), donc à A.(V1(t1+Ton)-V1(t1)), avec t1 égal à t0+Ton et A un facteur multiplicatif déterminé au moins en partie par le gain du circuit DIFF. Comme la tension V1 est égale à la tension V2, il en résulte que la tension V3 est égale à K.(V2(t1+Ton)-V2(t1))/Ton, donc à K fois la dérivée de la tension V2 à l'instant t1, avec K égal à A. Ton. De manière similaire, lors de la deuxième période du deuxième cycle, lorsque les éléments C1 et C3 sont couplés aux entrées du circuit DIFF, la tension V3 est alors à une valeur déterminée par la différence entre la tension Vc1 aux bornes de l'élément C3 qui est égale à V1(t0+3.Ton) et la tension Vc2 aux bornes de l'élément C2 qui est égale à V1(t0+2.Ton), la tension V3 étant alors par exemple égale à A.(V1(t0+3.Ton)-V1(t0+2.Ton)), donc à A.(V1(t2+Ton)-V1(t2)), avec t2 égal à t0+2.Ton. Comme précédemment, la tension V3 est égale à K.(V2(t2+Ton)-V2(t2))/Ton, donc à K fois la dérivée de la tension V2 à l'instant t2. En outre, lors de la troisième période du deuxième cycle de fonctionnement, lorsque les éléments C1 et C2 sont couplés aux entrées du circuit DIFF, la tension V3 est alors à une valeur déterminée par la différence entre la tension Vc2 aux bornes de l'élément C2 qui est égale à V1(t0+4.Ton) et la tension Vc1 aux bornes de l'élément C3 qui est égale à V1(t0+3.Ton), la tension V3 étant alors par exemple égale à A.(V1(t0+4.Ton)-V1(t0+3.Ton)), donc à A.(V1(t3+Ton)-V1(t3)), avec t3 égal à t0+3.Ton. Comme précédemment, la tension V3 est égale à K.(V2(t3+Ton)-V2(t3))/Ton, donc à K fois la dérivée de la tension V2 à l'instant t3. Le circuit DER ci-dessus permet donc de fournir, à chaque période du signal d'horloge, une tension V3 indiquant la valeur de la dérivée de la tension V2, la valeur de cette tension V3 étant mise à jour à chaque période du signal d'horloge interne. Plus particulièrement, le circuit DER ci-dessus permet, à chaque période du signal d'horloge interne d'échantillonner une valeur de la tension V1 sur l'un des éléments capacitifs C1 à C3, et, dans le même cycle, de fournir une valeur de la dérivée de la tension V1 en utilisant les valeurs de tension V1 échantillonnées sur les deux autres éléments capacitifs. Ainsi, il n'y a pas de cycle où aucune valeur de la tension V1 n'est échantillonnée, ni de cycle où aucune valeur de dérivée n'est fournie. De manière avantageuse, le circuit DER ne comprend pas d'amplificateur opérationnel monté en dérivateur, ni de convertisseur analogique numérique et de de microprocesseur. Selon un mode de réalisation, le circuit CTRL est configuré pour modifier la fréquence du signal d'horloge interne, donc de la durée Ton. Par exemple, lorsque le circuit DER est dans un mode de fonctionnement à basse consommation, la fréquence du signal d'horloge interne peut être réduite pour diminuer la consommation. A titre d'exemple complémentaire ou alternatif, la fréquence du signal d'horloge interne peut être choisie en fonction de l'application dans laquelle est mis en œuvre le circuit DER. En pratique, la valeur des éléments capacitifs C1 à C3 est déterminée par la fréquence du signal d'horloge interne, de sorte que la tension aux bornes de chacun de ces éléments n'évolue pas, ou alors de manière négligeable par rapport à une précision de mesure visée, entre un instant où la tension V1 est mémorisée sur cet élément capacitif et les instants où cette tension mémorisée est fournie en entrée du circuit DIFF. Par exemple, plus la fréquence est faible, plus la valeur de capacité des éléments C1 à C3 est grande. Toutefois, cette fréquence peut différer d'une application à une autre dans lesquelles le circuit DER est mis en œuvre, et il est alors souhaitable de ne pas dimensionner les valeurs de capacité des éléments différemment pour chacune de ces applications. Cela est en particulier le cas lorsque le circuit DER fait partie d'une puce de circuit intégré. En outre, lorsque le circuit DER est un circuit intégré d'une puce de circuit intégré, il est souhaitable d'avoir des valeurs de capacité faibles pour les éléments C1 à C3, de sorte à limité la surface occupée par le circuit DER. Ainsi, selon un mode de réalisation, lorsque le circuit DER est un circuit intégré d'une puce de circuit intégré, un dispositif comprenant le circuit DER comprend en outre, comme cela est illustré en , des éléments capacitifs C1', C2', C3' connectés en parallèle des éléments capacitifs respectifs C1, C2 et C3, et ces éléments C1', C2' et C3' sont disposés à l'extérieur de la puce comprenant le circuit DER. De cette façon, la valeur de capacité entre l'interrupteur IT11 et le noeud 200, entre l'interrupteur IT12 et le noeud 200 et entre l'interrupteur IT13 et le noeud 200 peut être augmentée et/ou ajustée sans modifier la valeur de capacité des éléments C1 à C3. De préférence, les éléments C1' à C3' ont tous une même valeur de capacité. A titre d'exemple, l'élément C1' a une première borne connectée à l'entrée 200 du circuit DER qui est elle-même connectée à la première borne de l'élément C1, et une deuxième borne connectée à une entrée 224 du circuit DER qui est elle-même connectée à la deuxième borne de l'élément C1. A titre d'exemple, l'élément C2' a une première borne connectée à l'entrée 200 du circuit DER qui est elle-même connectée à la première borne de l'élément C2, et une deuxième borne connectée à une entrée 226 du circuit DER qui est elle-même connectée à la deuxième borne de l'élément C2. A titre d'exemple, l'élément C3' a une première borne connectée à l'entrée 200 du circuit DER qui est elle-même connectée à la première borne de l'élément C3, et une deuxième borne connectée à une entrée 228 du circuit DER qui est elle-même connectée à la deuxième borne de l'élément C3. Selon un mode de réalisation, le circuit CTRL est configuré pour commander le gain du circuit DIFF, c'est-à-dire la valeur du coefficient A décrit ci-dessus. Selon un mode de réalisation, comme cela est illustré en , le circuit DER comprend un élément capacitif Cp connecté entre l'entrée 208 du circuit DIFF et l'entrée 200 du circuit DER, et un élément capacitif Cm connecté entre l'entrée 210 du circuit DIFF et l'entrée 200 du circuit DER. Ces éléments Cp et Cm ont la même valeur de capacité. Ces éléments Cp et Cm sont des éléments capacitifs de lissage (ou filtrage passe-bas). Dit autrement, les éléments Cp et Cm permettent d'estomper l'effets des injections de charges sur les entrées du circuit DER lors des commutations des interrupteurs IT21 à IT26. Dans une variante de réalisation, ces éléments Cp et Cm sont toutefois omis. Selon un mode de réalisation, il peut être souhaitable que le circuit DER indique lorsque la dérivée de la tension V2 dépasse un seuil Th, par exemple lorsque le circuit DER est destiné à une utilisation dans un dispositif du type du dispositif 1 décrit en relation avec la . Dans ce cas, le circuit DER comprend un circuit, ou comparateur, COMP2, par exemple un amplificateur opérationnel monté, ou configuré, en comparateur de tension. Le circuit COMP2 est configuré pour comparer la tension V3 de sortie du circuit DIFF à une tension Vref, la tension V3 indiquant une valeur de la dérivée de la tension V2 et la tension Vref indiquant une valeur du seuil Th, et pour fournir un signal ODP indiquant le résultat de cette comparaison. Le signal ODP indiquant le résultat de la comparaison de la tension V3 à la tension Vref, c'est-à-dire de la comparaison de la dérivée de la tension V2 au seuil Vth, est fourni par le circuit COMP2, par exemple par une sortie du circuit COMP2, à une sortie 216 du circuit DER. A titre d'exemple, le circuit COMP2 a une entrée connectée à la sortie du circuit DIFF pour recevoir la tension V3, et une entrée configurée pour recevoir la tension Vref, et sa sortie connectée à la sortie 216 du circuit DER. A titre d'exemple, la tension Vref est fournie par le circuit CTRL. A titre d'exemple, lorsque le circuit CTRL est configuré pour modifier la fréquence du signal d'horloge interne (donc la durée Ton) et/ou le gain du circuit DIFF, pour une valeur de seuil Th donné, le circuit CTRL est configuré pour adapter la valeur de la tension Vref pour tenir compte des variations de la fréquence du signal d'horloge interne et/ou du gain du circuit DIFF. Selon un mode de réalisation, il est souhaitable que le circuit DER fournisse également une indication du sens de variation de la valeur de la tension V2, c'est-à-dire du signe de la dérivée. Dans ce cas, le circuit DER comprend un circuit, ou comparateur, COMP1, par exemple un amplificateur opérationnel monté, ou configuré, en comparateur de tension. Le circuit COMP1 est configuré pour comparer entre elles les tensions appliquées aux entrées du circuit DIFF, et pour fournir un signal I/D indiquant le résultat de cette comparaison. Le signal I/D indiquant le résultat de la comparaison est fourni par le circuit COMP1, par exemple par une sortie du circuit COMP1, à une sortie 214 du circuit DER. A titre d'exemple, le circuit COMP1 a une entrée connectée à l'entrée 208 du circuit DIFF, une entrée connectée à l'entrée 210 du circuit DIFF, et sa sortie connectée à la sortie 214 du circuit DER. La représente, sous la forme de blocs, un exemple de mode de réalisation d'un dispositif de mesure d'un courant comprenant un circuit DER de mesure d'une dérivée tel que décrit en relation avec la . Le dispositif 3 est similaire au dispositif 1 et seules les différences entre ces deux dispositifs sont ici détaillées. Le dispositif 3 de la comprend, comme le dispositif 1 de la , le circuit CS et la résistance commandable R. Toutefois, dans cet exemple, le signal sig de commande de la résistance R n'est pas fourni par le circuit CS. En revanche, la sortie 140 du circuit CS fournit un signal sig' déterminé par les résultats des comparaisons des tensions aux bornes des résistances internes R1 à R3 de la résistance R à des seuils correspondants. Plus particulièrement, le signal sig' est, par exemple, identique au signal sig décrit en relation avec la . Ainsi, le signal sig' est, par exemple constitué d'un signal OCP1 et d'un signal OCP2. Le signal OCP1 commande l'interrupteur IT1, le signal OCP2 commandant l'interrupteur IT2. A titre d'exemple, le dispositif 3 comprend en outre, comme le dispositif 1, la source d'alimentation 118. A titre d'exemple, le dispositif 3 comprend, comme le dispositif 1, la batterie BAT. A titre d'exemple, le dispositif 3 comprend, comme le dispositif 1, le circuit de traitement µC, ce circuit µC étant par exemple un microprocesseur. A titre d'exemple, le circuit µC reçoit le signal sig' sur son entrée 142. Le dispositif 3 comprend en outre, le circuit DER et un circuit de commande des interrupteurs CMD. Le circuit DER est, de préférence, mis en œuvre sur une puce de circuit intégré. Le circuit DER a son entrée 220 qui est par exemple connectée à la borne 120 de la source de tension 118 pour recevoir la tension Vcc, et son entrée 200 qui est connecté au noeud 116 pour recevoir le potentiel de référence GND. Le circuit DER a son entrée 204 connectée à la sortie 110 du circuit CS pour recevoir la tension V2. Le circuit DER reçoit le signal clk sur son entrée 212, ce signal clk étant, par exemple, fourni par le circuit µC, par exemple par une sortie 310 du circuit µC. A titre d'exemple, la tension V3 indiquant la valeur de la dérivée de la tension V2, donc la valeur de la dérivée du courant I, est fournie par le circuit DER au circuit µC. Par exemple, le circuit µC a une entrée 306 couplée, de préférence connectée, à la sortie 206 du circuit DER pour recevoir la tension V3. Le signal CMD est configuré pour fournir le signal sig de commande de la résistance R, ce signal sig étant ici différent de celui décrit en relation avec la . En effet, dans ce mode de réalisation, le signal sig est au moins en partie déterminé par la comparaison de la tension V3 au seuil Th qui est mise en œuvre dans le circuit DER, et, donc, plus largement, le signal sig est au moins en partie déterminé par la tension V3 de la sortie 206 du circuit DER. Dans ce mode de réalisation, le circuit DER comprend le circuit COMP2 (non représenté en ) et la sortie 216. La sortie 216 du circuit DER est couplée, de préférence connectée, au circuit CMD, par exemple à une entrée 300 du circuit CMD. A titre d'exemple, le signal ODP est également fourni au circuit µC, par exemple à une entrée 308 du circuit µC. Plus particulier, le circuit CMD reçoit également, du circuit CS, le signal sig' indiquant la valeur de consigne de la résistance R en fonction de l'évolution du courant I dans cette dernière, par exemple sur une entrée 302 du circuit CMD. Le signal sig est alors déterminé à partir du signal ODP et du signal sig', c'est-à-dire à partir du signal ODP et des signaux OCP1 et OCP2 dans cet exemple. A titre d'exemple, le signal sig est un signal sur un nombre de bits égal au nombre d'interrupteurs de la résistance R, par exemple deux bits b1 et b2 dans cet exemple, chaque bit du signal sig commandant un interrupteur différent de la résistance R. Par exemple, le bit b1 commande l'interrupteur IT1 et le bit b2 commande l'interrupteur IT2. Le circuit CMD reçoit donc non seulement le signal sig' lui indiquant quelle valeur la résistance R devrait prendre au vu du courant I qui y circule, mais aussi le signal ODP indiquant lorsque la dérivée de la tension V2 dépasse le seuil Th. Ainsi, le circuit CMD fournit un signal sig de commande de la résistance qui, par exemple, force la résistance à une valeur plus faible que celle indiquée par le signal sig' lorsque la dérivée de la tension V2 dépasse le seuil Th, c'est à dire lorsque le courant I varie rapidement ce qui pourrait conduire à une destruction de la résistance R avant que le signal sig n'indique au circuit CMD que la valeur de la résistance R doit être réduite. Par exemple, le signal sig indique, par son bit b1, que l'interrupteur IT1 doit être commuté à l'état passant si le signal OCP1 indique que cet interrupteur IT1 doit être commuté à l'état passant et/ou si le signal ODP indique que la dérivée de la tension V2 a dépassé le seuil, le signal sig indiquant en outre, par son bit b2, que l'interrupteur IT2 doit être commuté à l'état passant si le signal OCP2 indique que cet interrupteur IT2 doit être commuté à l'état passant et/ou si le signal ODP indique que la dérivée de la tension V2 a dépassé le seuil. A titre d'exemple, le circuit DER comprend la sortie 214 et le circuit COMP1 (non représenté en ) qui fournit le signal I/D à cette sortie 214. A titre d'exemple, ce signal I/D est fourni au circuit µC. Par exemple, le circuit µC a une entrée 312 couplée, de préférence connectée, à la sortie 214 du circuit DER. Bien que dans cet exemple le dispositif 3 ne comprennent pas les éléments capacitifs C1', C2' et C3', cela peut être le cas dans d'autres exemples non illustrés. Dans le dispositif 3 ci-dessus, le circuit DER et le circuit CMD sont représentés comme des circuits externes aux circuit CS. Toutefois, dans d'autres exemples non illustrés, les circuits CS, DER et CMD peuvent être mis en œuvre dans un même circuit global, par exemple un circuit d'une puce de circuit intégré. Dans ce cas, la connexion des circuits CMD, DER et CS à l'intérieur de ce circuit global est similaire à ce qui a été décrit précédemment. En outre, chaque entrée, respectivement sortie, des circuits CMD, CS et DER couplée ou connectée à un élément extérieur à ce circuit global constitue alors également une entrée, respectivement une sortie, du circuit global, étant entendu que lorsque au moins deux des circuits CMD, DER et CS ont des entrées, respectivement des sorties, couplées ou connectées à un même élément extérieur au circuit global, ce dernier ne comprend qu'une entrée, respectivement sortie, correspondante. A titre d'exemple, en reprenant l'exemple de dispositif 3 tel qu'il est illustré en , et en considérant que les circuits CMD, DER et CS font partie d'un même circuit global, ce circuit global aura des entrées correspondant aux entrées 106, 108, 136, 118 et 130 du circuit CS et à l'entrée 212 du circuit DER, et des sorties correspondant aux sorties 206, 214, 216 du circuit DER, à la sortie 304 du circuit CMD, et aux sorties 110 et 140 du circuit CS. Dans l'exemple de dispositif 3 décrit ci-dessus, la résistance R comprend trois résistances en série. Toutefois, la personne du métier sera en mesure d'adapter la description faite ci-dessus au cas où la résistance R comprend uniquement deux résistances en série, ou, à l'inverse, quatre résistances en série ou plus. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, comme cela a déjà été indiqué précédemment, l'utilisation du circuit DER ne se limite pas à une mise en œuvre dans le dispositif 3, et, plus largement, à la mesure de la dérivée d''une tension V3 représentative de la valeur d'un courant I. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Circuit (DER) de mesure d'une dérivée comprenant : des premier, deuxième et troisième éléments capacitifs (C1, C2, C3) ayant chacun une première borne connectée à une première entrée (200) du circuit de mesure configurée pour recevoir un potentiel de référence (GND) ; des premiers interrupteurs (IT11, IT12, IT13) couplant une deuxième borne de chacun desdits éléments à un premier noeud (202) configuré pour recevoir une première tension (V1) déterminée par une deuxième tension (V2) sur une deuxième entrée (204) du circuit de mesure à laquelle le premier noeud est couplé ; un premier circuit (DIFF) configuré pour fournir, à une première sortie (206) du circuit de mesure, une troisième tension (V3) indiquant une valeur d'une différence de tension entre des première et deuxième entrées (208, 210) du premier circuit ; des deuxièmes interrupteurs (IT21, IT22, IT23, IT24, IT25, IT26) couplant la deuxième borne de chacun desdits éléments aux entrées du premier circuit ; et un circuit de commande (CTRL) configuré pour : - recevoir un premier signal d'horloge (clk) disponible sur une troisième entrée (212) du circuit de mesure ; - mettre en œuvre des cycles successifs correspondant chacun à une succession de première, deuxième et troisième périodes d'un deuxième signal d'horloge déterminé par le premier signal d'horloge ; et - commander les interrupteurs pour que : à chaque première période, la première tension (V1) soit mémorisée sur le premier élément (C1) et les première et deuxième entrées (208, 210) du premier circuit reçoivent des tensions des troisième et deuxième éléments (C3, C2) respectivement, à chaque deuxième période, la première tension (V1) soit mémorisée sur le deuxième élément (C2) et les première et deuxième entrées (208, 210) du premier circuit reçoivent des tensions des premier et troisième éléments (C1, C3) respectivement, et à chaque troisième période, la première tension (V1) soit mémorisée sur le troisième élément (C3) et les première et deuxième entrées (208, 210) du premier circuit reçoivent des tensions des deuxième et premier éléments (C2, C1) respectivement. Dispositif (3) comprenant : une puce de circuit intégré comprenant le circuit de mesure selon la revendication 1 ; une résistance commandable (R) externe à la puce et ayant une entrée de commande (100) configurée pour recevoir un signal de commande (sig) déterminé au moins en partie par la première sortie (206) du circuit de mesure (DER) ; et un deuxième circuit (CS) connecté à la résistance commandable (R) et configuré pour fournir, à la deuxième entrée du circuit de mesure (204), la deuxième tension (V2) indiquant une valeur du courant (I) dans la résistance commandable, le deuxième circuit faisant par exemple partie de la puce. Circuit selon la revendication 1 ou dispositif selon la revendication 2, dans lequel les premiers interrupteurs comprennent un premier premier interrupteur (IT11) couplant la deuxième borne du premier élément (C1) au premier noeud (202), un deuxième premier interrupteur (IT12) couplant la deuxième borne du deuxième élément (C2) au premier noeud (202) et un troisième premier interrupteur (IT13) couplant la deuxième borne du troisième élément (C3) au premier noeud (202). Circuit selon la revendication 1 ou 3 ou dispositif selon la revendication 2 ou 3, dans lequel le circuit de commande est configuré pour : à chaque première période, maintenir ouvert les deuxième et troisième premiers interrupteurs (IT12, IT13) et commuter le premier premier interrupteur (IT11) à l'état passant ; à chaque deuxième période, maintenir ouvert les troisième et premier premiers interrupteurs (IT11, IT13) et commuter le deuxième premier interrupteur (IT12) à l'état passant ; et à chaque troisième période, maintenir ouvert les deuxième et premier premiers interrupteurs (IT12, IT11) et commuter le troisième premier interrupteur (IT13) à l'état passant. Circuit selon l'une quelconque des revendications 1, 3 et 4 ou dispositif selon l'une quelconque des revendication 2 à 4, dans lequel chaque mémorisation de la première tension (V1) sur un élément capacitif a une même durée, par exemple inférieure ou égale à une période du deuxième signal d'horloge, de préférence égale à une demi-période du deuxième signal d'horloge. Circuit ou dispositif selon la revendication 5 prise dans sa dépendance à la revendication 4, dans lequel ladite même durée est la durée d'état passant des premier, deuxième et troisième premiers interrupteurs (IT11, IT12, IT13) pendant chacune des première, deuxième et troisième périodes respectivement. Circuit selon l'une quelconque des revendications 1 et 3 à 6 ou dispositif selon l'une quelconque des revendications 2 à 6, dans lequel les deuxièmes interrupteurs comprennent : des premier et deuxième deuxièmes interrupteurs (IT21, IT22) couplant la deuxième borne du premier élément (C1) respectivement aux première et deuxième entrées (208, 210) du premier circuit (DIFF) ; des troisième et quatrième deuxièmes interrupteurs (IT23, IT24) couplant la deuxième borne du deuxième élément (C2) respectivement aux première et deuxième entrées (208, 210) du premier circuit (DIFF) ; et des cinquième et sixième deuxièmes interrupteurs (IT25, IT26) couplant la deuxième borne du troisième élément (C3) respectivement aux première et deuxième entrées (208, 210) du premier circuit. Circuit ou dispositif selon la revendication 7, dans lequel le circuit de commande (CTRL) est configuré pour : à chaque première période, commuter les cinquième et quatrième deuxièmes interrupteurs (IT25, IT24) à l'état passant et maintenir les autres deuxièmes interrupteurs ouverts ; à chaque deuxième période, commuter les premier et sixième deuxièmes interrupteurs (IT21, IT26) à l'état passant et maintenir les autres deuxièmes interrupteurs ouverts ; et à chaque troisième période, commuter les troisième et deuxième deuxièmes interrupteurs (IT23, IT22) à l'état passant et maintenir les autres deuxièmes interrupteurs ouverts. Circuit selon l'une quelconque des revendications 1 et 3 à 8 ou dispositif selon l'une quelconque des revendications 2 à 8, dans lequel le circuit de mesure comprend un élément capacitif de lissage (Cp) connecté entre la première entrée (208) du premier circuit (DIFF) et la première entrée (200) du circuit de mesure (DER) et un élément capacitif de lissage (Cm) connecté entre la deuxième entrée (210) du premier circuit (DIFF) et la première entrée (200) du circuit de mesure (DER). Circuit selon l'une quelconque des revendications 1 et 3 à 9 ou dispositif selon l'une quelconque des revendications 2 à 9, dans lequel le circuit de mesure (DER) comprend en outre un troisième circuit (AMP) couplant la deuxième entrée (204) du circuit de mesure (DER) au premier noeud (202), le troisième circuit (AMP) étant un circuit tampon configuré pour fournir recevoir la deuxième tension (V2) et fournir la première tension (V1). Circuit selon l'une quelconque des revendications 1 et 3 à 10 ou dispositif selon l'une quelconque des revendications 2 à 10, dans lequel le circuit de mesure (DER) comprend en outre un quatrième circuit (COMP1) couplé, de préférence connecté, aux première et deuxième entrées (208, 210) du premier circuit (DIFF), le quatrième circuit étant configuré pour fournir, à une deuxième sortie (214) du circuit de mesure, un signal (I/D) indiquant laquelle des tensions des première et deuxième entrées du premier circuit (DIFF) est supérieure à l'autre. Circuit selon l'une quelconque des revendications 1 et 3 à 11 ou dispositif selon l'une quelconques des revendications 2 à 11, dans lequel le circuit de mesure (DER) comprend en outre un cinquième circuit (COMP2) configuré pour comparer la troisième tension (V3) à un premier seuil (Vref) et pour fournir, à une troisième sortie (216) du circuit de mesure (DER), un signal (ODP) indiquant un résultat de la comparaison. Dispositif selon la revendication 12 prise dans sa dépendance à la revendication 11, dans lequel : la résistance commandable (R) comprend plusieurs premières résistances (R1, R2, R3) en série et des interrupteurs (IT1, IT2) commandés par le signal de commande de la résistance commandable et configurés chacun pour court-circuiter un nombre donné des premières résistances ; le deuxième circuit (CS) est configuré pour comparer, pour chacune des premières résistances, une tension aux bornes de cette première résistance à au moins un seuil correspondant ; et le dispositif (3) comprend en outre un sixième circuit (CMD) configuré pour fournir le signal de commande (sig') de la résistance à partir des résultats (OCP1, OCP2) desdites comparaisons et de la deuxième sortie (214) du circuit de mesure (DER), le sixième circuit faisant, par exemple, partie de la puce. Dispositif selon l'une quelconque des revendications 11 à 13, dans lequel le dispositif (3) comprend un circuit de traitement (µC), par exemple un microprocesseur, couplé aux première et troisième sorties (206, 214) du circuit de mesure (DER) et configuré pour recevoir la deuxième tension (V2). Dispositif selon l'une quelconque des revendications 2 à 14, dans lequel le dispositif (3) comprend un quatrième élément capacitif (C4) connecté en parallèle du premier élément capacitif (C1), un cinquième élément capacitif (C5) connecté en parallèle du deuxième élément capacitif (C2), un sixième élément capacitif (C6) connecté en parallèle du troisième élément capacitif (C3), les quatrième, cinquième et sixième éléments capacitifs étant externes à la puce comprenant le circuit de mesure (DER).