FR 3143198 A1 20240614 FR 2213149 A 20221212 Dispositif semi-conducteur comprenant un empilement capacitif et un pilier et son procédé de fabrication L’invention concerne un dispositif semi-conducteur comprenant: • un substrat comprenant au moins une cavité, et • une structure tridimensionnelle formée dans le substrat comprenant : - un condensateur tridimensionnel comprenant un empilement capacitif, l’empilement capacitif étant au moins partiellement logé dans l’au moins une cavité du substrat, - un pilier s’étendant suivant l’épaisseur du substrat à partir de la face supérieure dudit substrat, Caractérisé en ce que la au moins une cavité s’étend suivant l’épaisseur du substrat à partir de la face supérieure dudit substrat, et le condensateur est configuré pour délimiter, sur la face supérieure du substrat, un contour d’une portion inscrite, le pilier étant agencé dans la portion inscrite du substrat. L’invention trouvera son application plus particulièrement dans le domaine des composants de stockage capacitifs, en particulier les super capacités solides intégrées. Figure pour l’abrégé : Fig.2 Dispositif semi-conducteur comprenant un empilement capacitif et un pilier et son procédé de fabrication La présente invention concerne le domaine de l'intégration de composants microélectroniques, plus particulièrement, pour les produits électroniques, les produits semi-conducteurs apparentés, et leurs procédés de fabrication. L’invention trouvera son application plus particulièrement dans le domaine des composants de stockage capacitifs, en particulier les super capacités solides intégrés. ETAT DE LA TECHNIQUE Les condensateurs sont des éléments importants des circuits intégrés (IC) et des dispositifs semi-conducteurs, par exemple pour être utilisés comme cellules de stockage d'informations dans les dispositifs de mémoire, ou d'énergie. Ils sont présents dans de nombreuses fonctions électroniques, telles que le traitement de signaux analogiques et les convertisseurs d’énergie. Qu’ils soient intégrés sur la puce Silicium ou à l’extérieur par des composants discrets, ils contribuent de façon non négligeable à la taille du système. Comme la densité de capacité disponible sur des technologies silicium est limitée à quelques nF/mm2, les circuits électroniques utilisent souvent des composants externes à la puce pour implémenter les besoins de capacité dans la puce. Les condensateurs sur puce Silicium peuvent avoir différentes architectures. Par exemple, les capacités MIM (Métal/Isolant/Métal), largement utilisées dans les circuits intégrés, comprennent deux plaques métalliques avec un isolant entre les plaques. Actuellement, les condensateurs MIM sont normalement fabriqués dans le niveau de fin de ligne d’interconnexions, généralement dénommée en anglais « back-end-of-line » (BEOL). L'espace pour l’intégration des condensateurs notamment est souvent limité et superposé à la surface du circuit pour limiter l’empreinte supplémentaire de ces capacités. Étant donné que la capacité d'un condensateur est linéairement proportionnelle à la surface du condensateur, le manque d'espace d'implantation au niveau de la BEOL limite le nombre de condensateurs MIM classiques placés à cet endroit, ce qui entraîne une densité de puissance insuffisante lorsque les condensateurs sont utilisés comme dispositifs de stockage d'énergie. Dans la recherche de solutions de stockage d'énergie intégrées sur puce à hautes performances, l'augmentation de la surface spécifique de la structure capacitive en utilisant une architecture tridimensionnelle (3D) s'est avérée être une excellente approche qui augmente significativement la densité de capacité tout en permettant la réduction de la surface de puce. L’intérêt technologique des capacités 3D réside dans le fait que les capacités sont empilables et comportent une surface développée dans le plan (x ;y) du substrat, mais également sur la hauteur/épaisseur z, permettant un gain de place important et une surface développée de la capacité plus grande qu’une capacité planaire. Dans la poursuite de la loi de Moore, les processeurs actuels deviennent de plus en plus rapides et de plus en plus gourmands en énergie. Par exemple, avec l'avènement de la technologie 5G et de l'intégration en trois dimensions pour les processeurs d'intelligence artificielle et d'apprentissage automatique, la densité de puissance reste un défi majeur pour les condensateurs utilisés comme stockage d'énergie. Des défis similaires en termes de capacité existent lorsque les condensateurs sont utilisés comme dispositifs de stockage d'information. On connait par exemple le document US 20210305358 A1 qui propose une nouvelle approche d’optimisation pour répondre aux spécifications des nouvelles applications de développement. Ce document divulgue de mettre à profit le niveau des interconnexions pour ajouter une fonctionnalité capacitive. Des interconnexions sont souvent perpendiculaires à la surface silicium utile et représentent effectivement une place non négligeable. Ce document propose d’utiliser la surface d’interconnexion comme l’une des électrodes de la capacité. À l’image d’un coaxial, la deuxième électrode de la capacité se trouve enroulée autour des interconnexions. Le bénéfice est donc de densifier la valeur de capacité par unité surfacique du Silicium utile (dans le plan horizontal) tout en bénéficiant de la réduction de coût, car certaines étapes de fabrication de la capacité peuvent être mutualisées avec la fabrication des interconnexions. Toutefois, cette solution présente des limitations et notamment le couplage électrique entre l’interconnexion et la première électrode de la capacité permettant certes d’améliorer son utilisation locale, en filtrage de stockage en lien avec le signal traversant les interconnexions, mais réduit les possibilités d’utilisation indépendante de la capacité et de l’interconnexion. Il existe donc le besoin de proposer une solution d’intégration de capacité ionique solide permettant de répondre aux besoins nouveaux en densité de capacité élevée qui s’affranchit au moins en partie des limitations de l’état de la technique. RESUME Pour atteindre cet objectif, selon un mode de réalisation on prévoit un dispositif semi-conducteur comprenant un substrat comprenant au moins une cavité, et une structure tridimensionnelle formée dans le substrat comprenant : un condensateur tridimensionnel comprenant un empilement capacitif, l’empilement capacitif étant au moins partiellement logé dans l’au moins une cavité du substrat , un pilier s’étendant suivant l’épaisseur du substrat à partir de la face supérieure dudit substrat, Caractérisé en ce que la au moins une cavité s’étend suivant l’épaisseur du substrat à partir de la face supérieure dudit substrat, et le condensateur tridimensionnel est configuré pour délimiter, sur la face supérieure du substrat, un contour d’une portion inscrite, le pilier étant agencé dans la portion inscrite du substrat. L’avantage du dispositif selon l’invention est de densifier la valeur de capacité par unité surfacique du Silicium utile (dans le plan horizontal) tout en bénéficiant de la réduction de coût, car certaines étapes de fabrication du condensateur tridimensionnel peuvent être mutualisées avec la fabrication du pilier tout en conservant les fonctionnalités indépendantes du condensateur et du pilier. L’invention permet de bénéficier des surfaces autour des piliers pouvant jouer des rôles divers tels qu’électrique, thermique ou mécanique et en même temps s’affranchir des limitations des solutions proposées dans l’art antérieur. L’absence de couplage électrique entre le condensateur tridimensionnel et le pilier tout en ayant des étapes de fabrication mutualisées permet de réduire les coûts de fabrication. Le condensateur est dit tridimensionnel en ce qu’il présente une structuration tridimensionnelle permettant d’augmenter la surface développée sans augmenter la surface horizontale de silicium et par conséquent augmenter la capacité de stockage associé. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels : La représente une vue du dessus d’un dispositif semi-conducteur selon un premier mode de réalisation de l’invention. La représente une vue selon la coupe AA de la . La représente une vue selon la coupe BB de la . La représente une vue du dessus d’un dispositif semi-conducteur selon un deuxième mode de réalisation de l’invention. La représente une vue selon la coupe CC de la La représente une vue selon la coupe DD de la . La représente une vue selon la coupe EE de la . la représente une vue en coupe du dispositif semi-conducteur dans un empilement complet. les figures 9 à 15 représentent les étapes d’un procédé de fabrication d’un dispositif semi-conducteur selon l’invention. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les couches et les rapports de taille du pilier et des cavités ne sont pas représentatifs de la réalité. DESCRIPTION DÉTAILLÉE Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement : – A titre d’exemple, le pilier 400 est agencé au centre de la portion inscrite 202 ; – A titre d’exemple, la structure tridimensionnelle 200 comprend une première couche conforme comprenant une première partie formant la première couche d’électrode 501 de l’empilement capacitif 500 et une deuxième partie 404 conforme agencée dans le pilier 400, la première partie 501 et la deuxième partie 404 étant déconnectées électriquement l’une de l’autre. Cette disposition permet de mutualiser des étapes de fabrication entre le pilier et l’empilement capacitif sans pour autant lier leur fonctionnement électrique ; – A titre d’exemple, la distance transversale 104 à l’épaisseur 103 du substrat 100 entre le centre d’une cavité et le centre du pilier 400 est inférieure ou égale à 100µm ; – A titre d’exemple, la distance transversale 104 à l’épaisseur 103 du substrat 100 entre le centre d’une cavité et le centre du pilier 400 est inférieure ou égale à 5µm ; – A titre d’exemple, au moins une cavité du condensateur 300 est une tranchée 301 ; – A titre d’exemple, la tranchée 301 est circulaire et agencée sous forme de cercle autour du pilier 400 ; – A titre d’exemple, le condensateur 300 comprend au moins deux tranchées 301 circulaires et concentriques ; – A titre d’exemple, au moins une cavité du condensateur est une colonne 302 ; – A titre d’exemple, le condensateur 300 comprend une pluralité de colonnes 302, – A titre d’exemple, la pluralité de colonnes 302 est disposée de manière circulaire autour du pilier 400 ; – A titre d’exemple, la largeur 401 d’un pilier est 20 fois supérieure à la largeur 303 d’une cavité du condensateur tridimensionnel 300, les largeurs 401,303 étant prises transversalement à l’épaisseur 103 du substrat 100 ; – A titre d’exemple, le condensateur tridimensionnel 300 comprend de 2 à 20 cavités. – A titre d’exemple, le pilier 400 comprend un matériau métallique de sorte à remplir le pilier 400 à niveau de la face supérieure 100 du substrat 100 ; – A titre d’exemple, la cavité est débouchante uniquement en face supérieure 101 du substrat 100 ; – A titre d’exemple, le pilier 400 est débouchant uniquement en face supérieure 101 du substrat 100 ; – A titre d’exemple, le dispositif semi-conducteur comprend une couche sous- adjacente et une couche suradjacente au substrat ; – A titre d’exemple, la structure tridimensionnelle est destinée à être agencée en fin de ligne d’interconnexions (BEOL) ; – A titre d’exemple, la structure tridimensionnelle est située au niveau d’interconnexions couplées à un processeur, ou à l'arrière d'un processeur, – A titre d’exemple, l’empilement capacitif 500 comprend une première couche d’électrode 501, une couche intermédiaire 502 et une deuxième couche d’électrode 503. Selon un autre aspect le procédé de fabrication d’un dispositif semi-conducteur comprenant les étapes suivantes de: formation d’au moins une cavité du condensateur (300) dans le substrat (100) et s’étendant suivant l’épaisseur (103) du substrat (100) depuis la face supérieure (101) du substrat (100), formation d’un pilier (400) dans le substrat (100) et s’étendant suivant l’épaisseur (103) du substrat (100) à partir de la face supérieure (101) dudit substrat (100), caractérisé en ce que le condensateur (300) est configuré pour délimiter sur la face supérieure (101) du substrat (100) un contour (201) d’une portion inscrite (202), le pilier (400) étant agencé dans la portion inscrite (202) du substrat (100). A titre d’exemple, le procédé comprend les étapes suivantes de : dépôt conforme d’une première couche à la surface de la structure tridimensionnelle (200) de sorte qu’une première partie de la première couche forme une première couche (501) de l’empilement capacitif (500) du condensateur (300) et qu’une deuxième partie (404) de la première couche soit formée dans le pilier (400) et, le retrait d’une partie de la première couche (500) sur la face supérieure (101) du substrat (100) entre le pilier (400) et l’empilement capacitif (500) de sorte que le pilier (400) et l’empilement capacitif (500) ne soient pas connectés électriquement. Par composant microélectronique, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS…), On entend par vertical ce qui est dirigé selon l’épaisseur de l’empilement ou du substrat, c’est-à-dire selon la direction principale d’extension de l’empilement ou du substrat, et horizontal ce qui est perpendiculaire à la verticale. Le haut et le bas étant opposés verticalement. On entend par transversale, une direction perpendiculaire à une direction longitudinale. La direction longitudinale s’entend comme l’épaisseur de l’empilement ou du substrat. Une coupe transversale est une coupe perpendiculaire à l’axe longitudinal. Une coupe transversale est une coupe perpendiculaire à l’épaisseur de l’empilement du substrat. La largeur d’une cavité ou d’un pilier est définie comme la dimension de la cavité ou du pilier transversale à l’épaisseur. Le terme « supérieur » employé en particulier pour qualifier une face du substrat ne sert ici qu’à désigner une première des deux faces du substrat (l’autre étant la face inférieure), sans pour autant faire de quelconque hypothèse sur la position relative des faces, suivant une direction verticale. La face supérieure aurait pu ainsi être aussi nommée face avant, en opposition à une face arrière. Les formes ou dimensions données pour certains composants de la présente invention ne sont toujours qu’indicatives et s’entendent comme incluant des formes et dimensions sensiblement équivalentes. On entend par un paramètre "sensiblement égal/supérieur/inférieur à" ou "de l'ordre de" une valeur donnée, que ce paramètre est égal/supérieur/inférieur à la valeur donnée, à plus ou moins 10 % près, voire à plus ou moins 5 % près, de cette valeur. Il est précisé que dans le cadre de la présente invention, le terme « sur », « surmonte », « recouvre », « au-dessus » ou « sous-jacent » ou « en dessous » ou leurs équivalents ne signifient pas forcément « au contact de ». Par exemple, le dépôt d’une première couche sur une deuxième couche ne signifie pas obligatoirement que les deux couches sont directement au contact l’une de l’autre, mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche soit en étant directement à son contact, soit en étant séparée d’elle par au moins une autre couche ou au moins un autre élément. On entend par un substrat, un film, une couche, une puce ou une protubérance « à base » d’un matériau A, un substrat, un film, une couche, une puce ou une protubérance comprenant ce matériau A et éventuellement d’autres matériaux, par exemple des éléments dopants. Le terme « revêtement » correspond à une couche qui est formée, en particulier par modification de la couche sous-jacente ou par un dépôt sur cette couche sous-jacente. On entend par « conforme » une géométrie de couche qui présente, aux tolérances de fabrication près, une épaisseur identique malgré les changements de direction de couche, par exemple au niveau de flancs de protubérance. Le mot « diélectrique » correspond à un matériau dont la conductivité électrique est suffisamment faible dans l’application donnée pour servir d’isolant. L'usage de l'article indéfini " un " ou " une " pour un élément ou une étape n'exclut pas, sauf mention contraire, la présence d'une pluralité de tels éléments ou étapes. Les termes "premier", "deuxième" et "troisième", etc. sont utilisés simplement comme des étiquettes, et ne sont pas destinés à imposer des exigences numériques sur leurs objets. Par « couplé », on entend que deux ou plusieurs éléments sont en contact physique ou électrique direct. L’invention concerne un dispositif semi-conducteur comprenant une structure tridimensionnelle 200 formée dans un substrat 100. Les structures basiques de capacités sont essentiellement des empilements de couches selon une direction, l’épaisseur 103 du substrat. En ce sens, leur forme est monotone dans cette direction. La forme 3D s’entend ici d’une géométrie plus complexe qu’un empilement de couche selon une seule direction ; il peut s’agir de formes définies par une ou plusieurs cavités ou tranchées dans lesquelles des couches sont présentes avec un empilement qui s’étend selon plusieurs directions, selon la surface de la cavité ou de la tranchée qui est couverte. Les structures 3D couvrent aussi des structures à plusieurs cavités ou tranchées fonctionnellement reliées, typiquement pour former des parties d’un même condensateur 300. Le dispositif semi-conducteur comprend un substrat 100. La structure tridimensionnelle 200 peut être mise en œuvre ou réalisée dans un substrat 100, tel qu'un substrat semi-conducteur. Dans un mode de réalisation, le substrat 100 semi-conducteur peut être un substrat cristallin formé en utilisant un silicium massif ou une sous-structure silicium sur isolant. Dans d'autres mises en œuvre, le substrat 100 semi-conducteur peut être formé en utilisant des matériaux alternatifs, qui peuvent être combinés ou non avec du silicium, qui comprennent, mais sans s'y limiter, le germanium, l'antimoniure d'indium, le tellurure de plomb, l'arséniure d'indium, le phosphure d'indium, l'arséniure de gallium, l'arséniure d'indium et de gallium, l'antimoniure de gallium, ou d'autres combinaisons de matériaux du groupe III-V ou du groupe IV. Bien que quelques exemples de matériaux à partir desquels le substrat 100 peut être formé soient décrits ici, tout matériau qui peut servir de fondation sur laquelle un dispositif semi-conducteur peut être construit tombe dans l'esprit et la portée de la présente divulgation. La structure tridimensionnelle 200 est formée dans le substrat 100 plus particulièrement dans une partie du substrat. Il est défini pour la suite de la description que le substrat comprend une face supérieure 101 opposée à une face inférieure 102. La structure tridimensionnelle 200 comprend au moins un pilier 400. Préférentiellement, la structure tridimensionnelle comprend un pilier 400, mais peut comprendre plusieurs piliers 400. Le pilier 400 s’étend suivant l’épaisseur 103 du substrat 100. Le pilier 400 est débouchant au niveau de la face supérieure 101 du substrat 100. Le pilier 400 peut être ou non débouchant au niveau de la face inférieure 102 du substrat 100. Selon des modes de réalisation différents, le pilier 400 est une structure verticale pouvant avoir différentes fonctions que ce soit électrique, thermique ou de packaging. À titre d’exemple, le pilier 400 peut-être une interconnexion, un via ou via traversant (TSV pour « Through Silicon Via » c’est-à-dire via au travers de silicium ; on peut aussi rencontrer des via au travers de verre dit « TGV »), une structure verticale de dissipation thermique, une structure verticale d’encapsulation. Un exemple de mise en œuvre est illustré à la où l’on retrouve un assemblage tridimensionnel 600 comprenant deux puces électroniques, par exemple deux processeurs 610, et un interposeur passif 620 qui permet leur interconnexion, et leur connexion vers un autre niveau à travers des piliers en cuivre 630, réalisant ainsi un niveau de redistribution des signaux. Avantageusement, la structure tridimensionnelle 200 selon l’invention est agencée au niveau de l’interposeur passif 620. Le pilier 400 présentant une profondeur 402 s’étendant suivant l’épaisseur 103 du substrat 100 et une largeur 401 s’étendant transversalement à l’épaisseur 103 du substrat 100. À titre d’exemple, la largeur 401 du pilier 400 est supérieure ou égale à 2µm. Le pilier 400 présente des parois latérales 403 possédant une composante principale verticale. Préférentiellement, les parois latérales 403 du pilier 400 sont verticales, c’est-à-dire s’étendant suivant l’épaisseur 103 du substrat 100. Selon un mode de réalisation préféré, le pilier 400 présente une section transversale à l’épaisseur du substrat de forme circulaire. D’autres formes de pilier 400 peuvent être envisagées telles que par exemple polygonale, parallélépipédique, ovale. Le pilier 400 est débouchant en face supérieure 101 du substrat 100 et peut être débouchant ou non en face inférieure 102 du substrat 100. Selon les modes de réalisation illustrés sur les figures, les piliers 400 ne sont pas débouchants en face inférieure 102 du substrat 100. Des étapes ultérieures de fabrication du dispositif semi-conducteur peuvent toutefois comprendre l’ajout d’une couche sous-jacente en face inférieure 102 du substrat 100 impliquant que le pilier 400 soit débouchant en face inférieure 102 du substrat 100. Le dispositif semi-conducteur selon l’invention comprend une structure tridimensionnelle 200. La structure tridimensionnelle 200 est formée dans une partie du substrat 100 et comprend un condensateur tridimensionnel 300. Le condensateur tridimensionnel 300 comprend un empilement capacitif 500 au moins partiellement logé dans une cavité formée dans le substrat 100. Le condensateur tridimensionnel 300 présente ainsi une structuration tridimensionnelle permettant d’augmenter la surface développée et la capacité de stockage associée. Avantageusement, selon l’invention, le substrat 100 comprend au moins une cavité. Le substrat 100, plus spécifiquement la structure tridimensionnelle 200, peut comprendre jusqu’à 20 cavités, plus spécifiquement de 2 à 10 cavités. Avantageusement, dans le cas où le substrat comprend plusieurs cavités, les cavités comprennent un même empilement capacitif 500 de sorte à optimiser la capacité du condenseur 300. La description qui suit est faite en référence à une cavité, mais s’applique à l’ensemble des cavités lorsque la structure tridimensionnelle 200 comprend plus d’une cavité. La cavité s’étend suivant l’épaisseur 103 du substrat 100 à partir de la face supérieure 101 dudit substrat 100. La cavité pénètre ainsi dans le substrat 100. Avantageusement, la cavité et le pilier 400 s’étendent suivant une même direction principale parallèle à l’épaisseur 103 du substrat 100. La cavité est débouchante en face supérieure 101 du substrat 100 et avantageusement non débouchante en face inférieure 102 du substrat 100 de sorte à permettre l’agencement de l’empilement capacitif 500 sur une surface de substrat la plus importante possible. Dans la suite de la description, le condensateur tridimensionnel 300 peut être simplement appelé condensateur 300. Selon l’invention, le condensateur 300 est configuré pour délimiter sur la face supérieure 101 du substrat 100, un contour 201 d’une portion inscrite 202. Le contour 201 peut-être de formes diverses telles que par exemple circulaire, ovoïde, parallélépipédique, polygonale. Avantageusement, selon l’invention la portion inscrite 202 comprend au moins un pilier 400. Préférentiellement, le pilier 400 est agencé dans la portion inscrite 202 définie par le condensateur 300. Selon un mode de réalisation préféré, le pilier 400 est agencé au centre de la portion inscrite 202. Plus spécifiquement, le centre du pilier 400 correspond au centre de la portion inscrite 202. Avantageusement, la structure tridimensionnelle 200 comprend une première couche conforme comprenant une première partie formant la première couche d’électrode 501 de l’empilement capacitif 500 et une deuxième partie 404 agencée dans le pilier 400 plus spécifiquement recouvrant les parois latérales 403 du pilier 400. La première couche d’électrode 501 et la deuxième partie 404 sont avantageusement identiques notamment puisqu’elles sont formées préférentiellement en même temps par un seul dépôt d’une première couche. Préférentiellement, la première partie formant la première couche d'électrode 501 et la deuxième partie 404 agencée dans le pilier 400 sont déconnectées électriquement l’une de l’autre. La déconnexion électrique de la première partie formant la première couche d'électrode 501 et de la deuxième partie 404 agencée dans le pilier 400 se fait avantageusement par retrait partiel 504 de la première couche, notamment sur la face supérieure 101 du substrat 100. L’agencement du condensateur tridimensionnel 300 dans une structure tridimensionnelle 200 comprenant un pilier 400 permet un gain de place en utilisant une partie de substrat 100 classiquement utilisée tout en permettant une mutualisation des étapes notamment le dépôt de la première couche sans pour autant impliquer un lien fonctionnel entre le condensateur 300 et le pilier 400. Selon un mode de réalisation préféré, la largeur 401 du pilier 400 est au moins 20 fois supérieure à la largeur 303 d’une cavité, préférentiellement 50 fois supérieure à la largeur 303 d’une cavité. Selon un premier mode de réalisation, la cavité du condensateur 300 est une tranchée 301. On entend par tranchée 301, une cavité dans le substrat 100 présentant une longueur de dimension supérieure à sa largeur 303. La longueur étant comprise comme la direction transversale à l’épaisseur et à la largeur. Préférentiellement, le rapport entre la longueur et la largeur est supérieur ou égal à 2, préférentiellement supérieure ou égale à 20. A titre d’exemple, la tranchée 301 présente une profondeur, c’est-à-dire une dimension s’étendant suivant une direction parallèle à l’épaisseur 103 de l’ordre de 20µm. Selon ce premier mode de réalisation, la tranchée 301 est rectiligne ou courbée. La tranchée 301 rectiligne peut être une droite s’étendant suivant une seule direction ou bien s’étendant suivant plusieurs directions et formant ainsi une ligne brisée. La tranchée 301 courbe peut-être une courbe continue suivant une seule direction ou bien s’étendant suivant plusieurs directions et formant ainsi une ligne courbée. Selon une possibilité préférée de ce premier mode de réalisation, le condensateur 300 peut comprendre une tranchée 301 définissant à elle seule le contour 201 de la portion inscrite 202. La tranchée 301 est ainsi refermée sur elle-même, les extrémités de la tranchée 302 se rejoignent. Selon la forme de la tranchée 301, la portion inscrite 202 peut-être de forme variable et quelconque. Préférentiellement, la tranchée 301 est par exemple circulaire ou encore polygonale ou parallélépipédique. Dans cette possibilité, le pilier 400 est au centre de la portion inscrite 202 et la tranchée 301 forme le contour 200 de la portion inscrite 202. Le condensateur 300 peut comprendre plusieurs cavités et en particulier plusieurs tranchées 301. Selon la possibilité préférée, le condensateur 300 comprend plusieurs tranchées 301 refermées sur elle-même et concentriques. Préférentiellement, les tranchées 301 sont circulaires comme illustré aux figures 1 et 3. Les tranchées 301 comprennent avantageusement un même empilement capacitif 500 de sorte à augmenter la surface de la capacité du condensateur 300. Selon un deuxième mode de réalisation, la cavité du condensateur 300 est une colonne 302. On entend par colonne une cavité dans le substrat 100 présentant une longueur de dimension sensiblement équivalente à sa largeur. Préférentiellement, le rapport entre la longueur et la largeur est de l’ordre de 1. A titre d’exemple, la longueur et la largeur sont de 10µm et la profondeur est de l’ordre de 20µm. Chaque colonne 302 présente une section transversale à l’épaisseur circulaire, ovoïde, parallélépipédique, polygonale. Toutes les colonnes 302 peuvent ou non avoir une même forme de section transversale. Avantageusement, dans ce deuxième mode de réalisation, le condensateur 300 comprend au moins trois colonnes 302. Les colonnes 302 sont ainsi avantageusement agencées de sorte à définir un contour 201 d’une portion inscrite 202. Avantageusement, le contour 201 de la portion inscrite 202 est formalisé par l’ensemble des lignes 203 reliant des colonnes 302 successives l’une à l’autre. Préférentiellement, le contour 201 est formé par l’ensemble des lignes 203 reliant les colonnes 302 les plus proches du pilier 400. Les colonnes 302 sont avantageusement agencées autour du pilier 400 de sorte à former un contour 201 avantageusement circulaire tel qu’illustré à la . À titre d’exemple préféré, la distance transversale 104 à l’épaisseur 103 séparant le centre du pilier 400 du centre d’une cavité est inférieure ou égale à 100µm. À titre d’exemple préféré, la distance transversale 104 à l’épaisseur 103 séparant le centre du pilier 400 du centre d’une cavité est supérieure ou égale à 5µm. Selon un troisième mode de réalisation, le premier mode de réalisation et le deuxième mode de réalisation sont combinés. Le condensateur 300 comprend au moins une tranchée 301 et au moins une colonne 302. Quel que soit le mode de réalisation décrit ci-dessus, le condensateur 300 comprend un empilement capacitif 500 comprenant une première couche d’électrode 501 avantageusement formée au moins par la première partie d’une première couche 501, une couche intermédiaire 502 et une deuxième couche d’électrode 503. Préférentiellement, la première couche d’électrode 501 recouvre les parois latérales d’au moins une cavité préférentiellement de l’ensemble des cavités de la structure tridimensionnelle 200 et de la face supérieure 101 du substrat 100 exposée entre les cavités. À titre d’exemple préféré, la première couche d’électrode 501 est choisie parmi des matériaux TiN, TaN, W, Ni, Pt, Ru. Préférentiellement, la couche intermédiaire 502 est un matériau ionique diélectrique et recouvre la première couche d’électrode 501. La couche intermédiaire 502 peut-être un électrolyte à l’état solide. À titre d’exemple préféré, le diélectrique est un conducteur ionique. A titre d’exemple le conducteur ionique présente une conductivité ionique élevée à température ambiante, au moins 1 µS.cm-1, et qui présente également une faible énergie d’activation associée, généralement inférieur à 0.6eV. La couche intermédiaire 502 peut comprendre Al2O3, HfO2, ZrO2, TiO2, Nb2O5, Ta2O5, SrTiOx, BaTiOx, Ga2O3, Y2O3, un oxyde de terre rare, un électrolyte à l'état solide, un électrolyte en verre, un électrolyte céramique, LiPON, une antiperovskite ionique, Li3ClO, une Li(3−2x)DxClO dopée où D est un dopant cationique divalent, du silicate d'hafnium, du silicate de zirconium, du dioxyde d'hafnium, du zirconate d'hafnium, du dioxyde de zirconium, de l'oxyde d'aluminium, de l'oxyde de titane, du nitrure de silicium, du nitrure de silicium dopé au carbone, du carbure de silicium et du silicate d'hafnium de nitrure, un matériau diélectrique à k élevé, ou un alliage de ceux-ci. Préférentiellement, la deuxième couche d’électrode 503 recouvre la couche intermédiaire 502. À titre d’exemple préféré, la deuxième couche d’électrode 503 est TiN, TaN, W, Ni, Pt, Ru. La première couche d’électrode 501, la deuxième couche d’électrode 503, et la deuxième partie 404 peuvent comprendre W, Mo, Ti, Ta, Al, TaN, TiN, TiC, WN, MoN, MoC, Co, Ni, Cu, Ru, Pd, Pt, Ir, IrOx, du graphène, MnO2, Li, RuOx, ITO, SrRuOx, un oxyde métallique, du carbone graphitique, un métal alcalin, un métal à basse fonction de travail, un oxyde de métal de transition, un oxyde de Co, LiCoO2, NaCoO2, un dichalcogénure de métal de transition, un oxyde de spinelle, LiMn2O4, LiNiMnO4, un polymère conducteur ou un métal conducteur. Avantageusement, la première couche d’électrode 501 est débordante à ses extrémités sur la face supérieure 101 relativement à la couche intermédiaire 502 est à la deuxième couche d’électrode 503 de sorte à permettre la connexion de la première couche d’électrode 501 et de la deuxième couche d’électrode 503 séparément. Selon une possibilité, l’une ou l’autre ou les deux parmi la première couche d'électrode 501 et la deuxième couche d’électrode 503 est une électrode d’intercalation des ions. Dans le cas où la première couche d’électrode 501 et la deuxième couche d’électrode 503 sont toutes les deux des électrodes d’intercalation le dispositif semi-conducteur comprend une micro-batterie. Avantageusement, le pilier 400 comprend la deuxième partie 404 de la première couche conforme recouvrant les parois latérales 403. Selon une possibilité, le pilier 400 comprend un matériau métallique 405 remplissant l’ensemble du volume restant et assurant une mise à niveau avec la face supérieure 101 du substrat 100. La présence de la deuxième partie 404 de la première couche conforme dans le pilier 400 peut avoir un intérêt en tant que barrière d’interdiffusion entre le substrat 100 et le matériau métallique 405, ou également une barrière de diffusion des ions depuis le matériau métallique 405 vers le substrat 100. La deuxième partie 404 de la première couche conforme fait office de barrière à la diffusion entre substrat 100 et le matériau métallique 405, ou également à une barrière chimique supplémentaire pour améliorer l’encapsulation des composants. Selon une possibilité, le pilier 400 comprend une partie de la deuxième couche d’électrode 503. Une partie de la deuxième couche d’électrode 503 est agencée sur le matériau métallique 405 de sorte à au moins partiellement recouvrir le matériau métallique 405. Cette partie de la deuxième couche d’électrode 503 permet de faciliter/optimiser le contact électrique, thermique ou mécanique entre le matériau métallique 405 et les niveaux suivants. A titre d’exemple, cette partie de la deuxième couche métallique 503 est identique à la deuxième couche métallique 503 décrit en ci-dessus en référence à l’empilement capacitif. On entend par « inscrit » que le condensateur 300 présente une forme tridimensionnelle qui s’étend à la face supérieure 101 du substrat en délimitant pour cette face supérieure 101 deux parties de surfaces : une partie intérieure au condensateur 300 qui est celle inscrite, et une partie extérieure. La forme du condensateur 300 lui procure un bord intérieur (c’est le cas pour une tranchée 301 circulaire), ou une bordure de placements des cavités (c’est le cas si le condensateur 300 est formé avec plusieurs cavités par exemple de type colonne 302 qui entoure une partie intérieure selon un profil, régulier ou non, de délimitation de cette surface). En joignant les bords de ces cavités espacées autour de la surface inscrite, on révèle la forme de cette bordure. Les cavités sont alors telles des poteaux délimitant une surface du sol, des barrières joignant les poteaux révélant la forme de cette surface qui est la surface inscrite. Le contour de cette surface, formé par le condensateur, peut donc être continu (comme dans le cas d’une tranchée au contour fermé, par exemple circulaire) ou discret comme dans le cas de cavités en forme de via. Selon une possibilité, le dispositif semi-conducteur selon l’invention est réalisé en face arrière d’une technologie CMOS. Selon une possibilité, le dispositif semi-conducteur comprend une couche sous-jacente telle que par exemple un substrat comprenant un transistor et/ou une couche sur jacente. Selon une possibilité, le dispositif semi-conducteur est réalisé en fin de ligne d’interconnexions également dénommées en anglais Back end of Line (BEOL). Un exemple d’intégration d’un dispositif semi-conducteur selon l’invention est illustré à la . Selon un autre aspect, l’invention concerne un procédé de fabrication d’un dispositif semi-conducteur tel que décrit ci-dessus. Les différentes étapes du procédé sont illustrées aux figures 9 à 15. Le procédé de fabrication débute comme illustré à la par la présence en substrat 100. Le procédé de fabrication comprend avantageusement une étape a) comprenant la réalisation d’au moins une cavité et d’au moins un pilier 400 dans un substrat 100. Cette première étape de réalisation est réalisée par une étape de gravure de type plasma, plus communément appelée gravure réactive ionique profonde ou DRIE et connue par l’homme du métier. Avantageusement, la disposition de l’au moins une cavité et du pilier 400 est définie de sorte que la cavité définisse un contour d’une portion inscrite avec le pilier agencé dans la portion inscrite. Le dispositif semi-conducteur obtenu à l’issue de l’étape a) est illustré à la . Suite à l’étape a), le procédé comprend une étape b) comprenant le dépôt conforme d’une première couche sur la structure tridimensionnelle 200, c’est-à-dire dans la cavité et dans le pilier ainsi que sur la face supérieure 101 du substrat 100. Le dépôt conforme est réalisé par les méthodes classiques connues de l’homme du métier telles que : dépôt en phase chimique vapeur (CVD), ou atomique (ALD). Le dispositif semi-conducteur obtenu à l’issue de l’étape b) est illustré à la . Préférentiellement, le procédé comprend ensuite une étape c) de remplissage du pilier 400. Le remplissage est réalisé par les méthodes classiques connues de l’homme du métier telles que : dépôt électrochimique ou dépôt électroless. Le dispositif semi-conducteur obtenu à l’issue de l’étape c) est illustré à la . Préférentiellement, le procédé comprend une étape d) de retrait 504 avantageusement partiel de la première couche de sorte à déconnectées électriquement une première partie de la première couche 501 et une deuxième partie 404 de la première couche. Préférentiellement, le retrait de la première couche est réalisé au niveau de la face supérieure 101 du substrat 100, préférentiellement entre la cavité et le pilier 400. Le retrait est réalisé par les méthodes classiques connues de l’homme du métier telles que : gravure chimique ou gravure plasma, toutes les deux couplées à de la photolithographie pour la définition des motifs . Le dispositif semi-conducteur obtenu à l’issue de l’étape d) est illustré à la . Cette étape d) peut être réalisée avant ou après l’étape c). Préférentiellement, le procédé comprend ensuite les étapes successives pour réaliser la suite de l’empilement capacitif 500. Le procédé comprend le dépôt conforme de la couche intermédiaire 502 puis le dépôt conforme de la deuxième couche d’électrode 503. La réalisation de l’empilement capacitif 500 est réalisée par les méthodes classiques connues de l’homme du métier telles que : dépôt atomique ou ALD . Selon une possibilité, le dépôt conforme de la couche intermédiaire 502 est réalisé uniquement tel qu’illustré à la ou le dépôt conforme de la couche intermédiaire 502 est réalisé sur l’ensemble de la structure tridimensionnelle 200 et le procédé comprend une étape de retrait de la couche intermédiaire 502 en dehors du condensateur 300. De la même manière, le dépôt conforme de la deuxième couche d’électrode 503 est réalisé uniquement tel qu’illustré à la ou bien le dépôt conforme de la deuxième couche d’électrode 503 est réalisé sur l’ensemble de la structure tridimensionnelle 200 et le procédé comprend une étape de retrait de la deuxième couche d’électrode 503 en dehors du condensateur 300 et avantageusement du pilier 400 formant une première partie de deuxième couche 503 participant à l’empilement capacitif et une deuxième partie de deuxième couche 503 sur le pilier 400. La première partie et la deuxième partie sont déconnectées électriquement l’une de l’autre. L’invention n’est pas limitée aux modes de réalisations précédemment décrits et s’étend à tous les modes de réalisation couverts par l’invention. Liste des références 100. Substrat 101. Face supérieure 102. Face inférieure 103. Épaisseur 104. Distance transversale 200. Structure tridimensionnelle 201. Contour 202. Portion inscrite 203. Ligne 300. Condensateur tridimensionnel 301. Tranchée 302. Colonnes 303. Largeur de la cavité 400. Pilier 401. Largeur du pilier 402. Profondeur du pilier 403. Parois latérales 404. Deuxième partie de la première couche 405. Métal 500. Empilement capacitif 501. Première couche d’électrode 502. Couche intermédiaire 503. Deuxième couche 600. Assemblage tridimensionnel 610. Processeur 620. Interposeur passif 630. Piliers en cuivre Dispositif semi-conducteur comprenant: un substrat (100) comprenant au moins une cavité, et une structure tridimensionnelle (200) formée dans le substrat (100) comprenant : un condensateur tridimensionnel (300) comprenant un empilement capacitif (500), l’empilement capacitif (500) étant au moins partiellement logé dans l’au moins une cavité du substrat (100), un pilier (400) s’étendant suivant l’épaisseur (103) du substrat (100) à partir de la face supérieure (101) dudit substrat (100), Caractérisé en ce que la au moins une cavité s’étend suivant l’épaisseur (103) du substrat (100) à partir de la face supérieure (101) dudit substrat (100), et le condensateur tridimensionnel (300) est configuré pour délimiter, sur la face supérieure (101) du substrat (100), un contour (201) d’une portion inscrite (202), le pilier (400) étant agencé dans la portion inscrite (202) du substrat (100). Dispositif semi-conducteur selon la revendication précédente dans lequel le pilier (400) est agencé au centre de la portion inscrite (202). Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel la structure tridimensionnelle (200) comprend une première couche conforme comprenant une première partie formant la première couche d’électrode (501) de l’empilement capacitif (500) et une deuxième partie (404) conforme agencée dans le pilier (400), la première partie (501) et la deuxième partie (404) étant déconnectées électriquement l’une de l’autre. Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel la distance transversale (104) à l’épaisseur (103) du substrat (100) entre le centre d’une cavité et le centre du pilier (400) est inférieure ou égale à 100µm. Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel la distance transversale (104) à l’épaisseur (103) du substrat (100) entre le centre d’une cavité et le centre du pilier (400) est inférieure ou égale à 5µm. Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel au moins une cavité du condensateur (300) est une tranchée (301). Dispositif semi-conducteur selon la revendication précédente dans lequel la tranchée (301) est circulaire et agencée sous forme de cercle autour du pilier (400). Dispositif semi-conducteur selon l’une quelconque des deux revendications précédentes dans lequel le condensateur (300) comprend au moins deux tranchées (301) circulaires et concentriques. Dispositif semi-conducteur selon l’une quelconque des revendications 1 à 5 dans lequel au moins une cavité du condensateur est une colonne (302). Dispositif semi-conducteur selon la revendication précédente le condensateur (300) comprend une pluralité de colonnes (302). Dispositif semi-conducteur selon la revendication précédente dans lequel la pluralité de colonnes (302) est disposée de manière circulaire autour du pilier (400). Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel le pilier (400) comprend un matériau métallique de sorte à remplir le pilier (400) à niveau de la face supérieure (100) du substrat (100). Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel l’empilement capacitif (500) comprend une première couche d’électrode (501), une couche intermédiaire (502) et une deuxième couche d’électrode (503). Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel la structure tridimensionnelle est destinée à être agencée en fin de ligne d’interconnexions (BEOL). Dispositif semi-conducteur selon l’une quelconque des revendications précédentes dans lequel la structure tridimensionnelle est située au niveau d’interconnexions couplées à un processeur, ou à l'arrière d'un processeur.