FR 3143194 A1 20240614 FR 2213210 A 20221213 Capteur de lumière La présente description concerne des pixels arrangés en lignes et en colonnes et un circuit de commande des pixels. Chaque pixel (Pix1, Pix2) comprend une photodiode (PD1, PD2) et un noeud de détection (SN1, SN2) couplé entre eux, et un transistor d'initialisation (RST1, RST2) connecté au noeud de détection. N pixels successifs (Pix1, Pix2) sont associés. Le transistor d'initialisation (RST1) d'un premier pixel (Pix1) disposé à une extrémité des N pixels est connecté entre le noeud de détection (SN1) du premier pixel (RST1) et un potentiel d'initialisation (Vrst). Pour chaque deux pixels successifs (RST2, RST1), le transistor d'initialisation (RST2) de celui des deux pixels (Pix4 ; Pix3 ; Pix2) le plus éloigné de l'extrémité est connecté entre les noeuds de détection (SN2, SN1) des deux pixels. Le circuit de commande, pour chaque phase d'initiation d'un noeud de détection, le maintient passant simultanément des transistors d'initialisation couplant ce noeud de détection au potentiel d'initialisation (100). Figure pour l'abrégé : Fig. 1 Capteur de lumière La présente description concerne de façon générale les circuits intégrés, et, plus particulièrement, les capteurs de lumière. Des capteurs de lumière comprenant une matrice de pixels arrangés en lignes ("row" en anglais) et en colonnes ("column" en anglais) sont connus. Dans ces capteurs de lumière connus, chaque pixel comprend une photodiode pour convertir la lumière reçue en charges photogénérées, un noeud de détection ("sens node" en anglais) couplé à la photodiode et vers lequel sont transférés des charges photogénérées afin d'y être lues lors d'une phase de lecture du noeud de détection, un transistor d'initialisation connecté entre le noeud de détection et un noeud d'application d'un potentiel d'initialisation. En particulier, dans chaque pixel, chaque initialisation du potentiel sur le noeud de détection du pixel, ou, dit autrement, chaque initialisation du noeud de détection, comprend une mise à l'état passant du transistor d'initialisation du pixel. Dans certain de ces capteurs connus, des ensembles de pixels sont définis, chaque ensemble comprenant par exemple plusieurs pixels successifs d'une même ligne ou d'une même colonne. Dans chaque ensemble de pixels, les noeuds de détection des pixels sont couplés deux à deux par des transistors de moyennage de charges ("binning" en anglais). Dit autrement, dans un ensemble donné de pixels, chaque pixel a son noeud de détection couplé au noeud de détection de chacun des ses pixels voisins de l'ensemble par un transistor de moyennage de charges respectif. De cette manière, ces capteurs permettent sélectivement deux modes de fonctionnement. Dans un mode de fonctionnement, par exemple appelé fonctionnement à pleine résolution, les transistors de moyennage de charges sont à l'état bloqué. Ainsi, dans chaque pixel d'un ensemble donné, les charges photogénérées par la photodiode du pixel et transférées sur le noeud de détection du pixel ne s'ajoutent pas, ou ne se moyennent pas, à des charges photogénérées par la photodiode d'un pixel voisin de l'ensemble et transférées vers le noeud de détection de ce pixel voisin. Dans un autre mode de fonctionnement, par exemple appelé fonctionnement en dynamique augmentée, le transistor de moyennage de charges connecté entre deux pixels voisins d'un ensemble donné de pixels est mis à l'état passant, par exemple pendant une phase de lecture des noeuds de détection de ces deux pixels. De cette façon, les charges photogénérées par la photodiode d'un premier de ces deux pixels voisins et transférées vers le noeud de détection de ce premier pixel s'ajoutent, ou se moyennent avec les charges photogénérées par la photodiode d'un deuxième de ces deux pixels voisins et transférées vers le noeud de détection de ce deuxième pixel, du fait du couplage entre les ces deux noeuds de détection par l'état passant du transistor de moyennage. Toutefois, ces capteurs de lumière connus permettant les deux modes de fonctionnement décrits ci-dessus présentent divers inconvénients. Par exemple, ces pixels sont encombrants. Il existe un besoin de pallier tout ou partie des inconvénients des capteurs de lumière connus permettant les deux modes de fonctionnement décrits ci-dessus. Par exemple, il existe un besoin de réduire l'encombrement de ces capteurs connus, par exemple de chaque pixel de ces capteurs connus. Un mode de réalisation pallie tout ou partie des inconvénients des capteurs de lumière connus, par exemple des capteurs connus permettant les deux modes de fonctionnement décrits ci-dessus. Un mode de réalisation prévoit un capteur de lumière comprenant une matrice de pixels arrangés en lignes et en colonnes et un circuit de commande des pixels, dans lequel : - chaque pixel comprend une photodiode, un noeud de détection couplé à la photodiode et un transistor d'initialisation connecté au noeud de détection ; - N pixels successifs d'une colonne ou d'une ligne sont associés, avec N entier supérieur ou égal 2 ; - le transistor d'initialisation d'un premier des N pixels disposé à une extrémité de l'association des N pixels est connecté entre le noeud de détection du premier pixel et un noeud d'application d'un potentiel d'initialisation ; - pour chaque deux pixels successifs parmi les N pixels, le transistor d'initialisation de celui des deux pixels qui est le plus éloigné de ladite extrémité est connecté entre les noeuds de détection desdits deux pixels ; et - le circuit de commande est configuré pour mettre en œuvre des phases d'initialisation des noeuds de détection des N pixels, et, pour chaque phase d'initiation du noeud de détection de chacun desdits N pixels, pour maintenir à l'état passant simultanément les transistors d'initialisation couplant ledit noeud de détection au noeud d'application du potentiel d'initialisation. Selon un mode de réalisation, le circuit de commande est configuré, dans un premier mode de fonctionnement où les N pixels sont répartis dans au moins un groupe d'au moins deux pixels successifs parmi les N pixels, et pour chaque groupe, pour maintenir à l'état passant le transistor d'initialisation connecté entre les noeuds de détection de chaque deux pixels successifs dudit groupe. Selon un mode de réalisation, le circuit de commande est configuré, dans le premier mode de fonctionnement comprenant en outre, pour chaque groupe des premières phases de transfert de charges photogénérées vers les noeuds de détection des pixels du groupe, et pour chaque groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation, pendant chaque première phase de transfert de charges photogénérées vers les noeuds de détection des pixels dudit groupe. Selon un mode de réalisation, chaque pixel comprend en outre une grille de transfert couplant le noeud de détection du pixel à la photodiode du pixel, et le circuit de commande est configuré pour commander, pour chaque groupe et simultanément pour chaque pixel dudit groupe, une seule commutation à l'état passant de la grille de transfert dudit pixel à chaque première phase de transfert de charges vers les noeuds de détection des pixels dudit groupe. Selon un mode de réalisation, chaque pixel comprend en outre une grille de transfert couplant le noeud de détection du pixel à la photodiode du pixel, et le circuit de commande est configuré, pour chaque groupe et simultanément pour chaque pixel dudit groupe, pour commander plusieurs commutations successives à l'état passant de la grille de transfert dudit pixel à chaque première phase de transfert de charges vers les noeuds de détection des pixels dudit groupe. Selon un mode de réalisation, le circuit de commande est configuré, dans le premier mode de fonctionnement comprenant en outre, pour chaque groupe, des premières phases de lecture des noeuds de détection des pixels du dudit groupe, et, pour chaque groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation pendant chaque première phase de lecture des noeuds de détection des pixels du groupe. Selon un mode de réalisation, le circuit de commande est configuré, dans le premier mode de fonctionnement, pour chaque groupe et pour chaque lecture d'un niveau de signal dudit groupe comprenant successivement une première phase de transfert de charges photogénérées vers les noeuds de détection des pixels du groupe et une première phase de lecture des noeuds de détection des pixels du groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation, de ladite première phase de transfert jusqu'à ladite première phase de lecture. Selon un mode de réalisation, le circuit de commande est configuré, dans le premier mode de fonctionnement, pour chaque groupe et pour chaque lecture d'un niveau d'initialisation dudit groupe comprenant successivement une phase d'initialisation simultanée dans tous les pixels dudit groupe et une première phase de lecture des noeuds de détection des pixels du groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation, de ladite phase d'initialisation jusqu'à ladite première phase de lecture. Selon un mode de réalisation, le circuit de commande est configuré, pour chaque phase d'initialisation simultanée dans les pixels de deux groupes successifs, pour : - mettre fin à la phase d'initialisation des pixels de celui des deux groupes le plus éloigné du noeud d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation de celui des pixels dudit groupe qui est le plus proche du noeud d'application du potentiel d'initialisation, - puis mettre fin à la phase d'initialisation des pixels de celui des deux groupes qui est le plus proche du noeud d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation de celui des pixels dudit groupe qui est le plus proche du noeud d'application du potentiel d'initialisation. Selon un mode de réalisation, le circuit de commande est configuré, dans un deuxième mode de fonctionnement comprenant des deuxièmes phases de transfert de charges photogénérées vers les noeuds de détection desdits N pixels, et pour chacun desdits N pixels, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté au noeud de détection dudit pixel pendant chaque deuxième phase de transfert de charges vers le noeud de détection dudit pixel. Selon un mode de réalisation, le circuit de commande est configuré, pour chacun desdits N pixels, pour commander une seule commutation à l'état passant de la grille de transfert dudit pixel à chaque deuxième phase de transfert de charges vers le noeud de détection dudit pixel. Selon un mode de réalisation, le circuit de commande est configuré, pour chacun desdits N pixels, pour commander une plusieurs commutations à l'état passant de la grille de transfert dudit pixel à chaque deuxième phase de transfert de charges vers le noeud de détection dudit pixel. Selon un mode de réalisation, le circuit de commande est configuré, dans le deuxième mode de fonctionnement comprenant en outre des deuxièmes phases de lecture des noeuds de détection desdits N pixels, et pour chacun desdits N pixels, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté au noeud de détection dudit pixel pendant chaque deuxième phase de lecture du noeud de détection dudit pixel. Selon un mode de réalisation, le circuit de commande est configuré, dans le deuxième mode de fonctionnement, pour chacun desdits N pixels et pour chaque lecture d'un niveau de signal dudit pixel comprenant successivement une deuxième phase de transfert de charges photogénérées vers le noeud de détection dudit pixel et une deuxième phase de lecture du noeud de détection SN1, SN2, SN3, SN4) dudit pixel, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté audit noeud de détection, de ladite deuxième phase de transfert jusqu'à ladite deuxième phase de lecture. Selon un mode de réalisation, le circuit de commande est configuré, dans le deuxième mode de fonctionnement, pour chacun desdits N pixels et pour chaque lecture d'un niveau de signal dudit pixel comprenant successivement une phase d'initialisation du noeud de détection dudit pixel et une deuxième phase de lecture du noeud de détection dudit pixel, pour maintenir à l'état bloqué chaque transistor d'initialisation connecté audit noeud de détection, de ladite deuxième phase de transfert jusqu'à ladite deuxième phase de lecture. Selon un mode de réalisation, le circuit de commande est configuré, pour chaque deuxième phase d'initialisation simultanée dans deux pixels successifs parmi lesdits N pixels, pour : - mettre fin à la deuxième phase d'initialisation de celui des deux pixels le plus éloigné du noeud d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation dudit pixel, - puis mettre fin à la deuxième phase d'initialisation de celui des deux pixels le plus proche du noeud d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation dudit pixel. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente schématiquement deux pixels d'un capteur de lumière selon un mode de réalisation ; la représente des chronogrammes illustrant un exemple d'un mode de fonctionnement des pixels de la ; la représente des chronogrammes illustrant un exemple d'un autre mode de fonctionnement des pixels de la ; la représente schématiquement quatre pixels d'un capteur de lumière selon un mode de réalisation ; la représente des chronogrammes illustrant un exemple d'un mode de fonctionnement des pixels de la ; la représente des chronogrammes illustrant un exemple d'un autre mode de fonctionnement des pixels de la ; la représente des chronogrammes illustrant un autre exemple du mode de fonctionnement de la ; la représente des chronogrammes illustrant un exemple d'encore un autre mode de fonctionnement des pixels de la ; la représente des chronogrammes illustrant un exemple d'encore un autre mode de fonctionnement des pixels de la ; la représente des chronogrammes illustrant un autre exemple du mode de fonctionnement de la ; la représente schématiquement un pixel d'un capteur de lumière selon encore un autre mode de réalisation ; la représente des chronogrammes illustrant un exemple d'un mode de fonctionnement de plusieurs pixels de la ; la représente des chronogrammes illustrant un exemple d'un autre mode de fonctionnement de plusieurs pixels de la ; et la représente des chronogrammes illustrant un autre exemple du mode de fonctionnement de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers circuits ou applications connus dans lesquels peuvent être prévus un capteur de lumière n'ont pas été détaillés, les modes de réalisation et variantes décrits étant compatibles avec ces circuits ou applications connus. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Le capteur de lumière proposé ici comprend des pixels organisés en une matrice de lignes de pixels de colonne de pixels. Dans ce capteur, des pixels successifs d'une même colonne, ou, en alternative, d'une même ligne, comprennent chacun une photodiode, un noeud de détection couplé à la photodiode, par exemple par une grille de transfert du pixel, et un transistor ayant une première borne de conduction connecté au noeud de détection du pixel. Parmi ces pixels successifs, un des pixels a la deuxième borne de conduction de son transistor connectée à un potentiel d'initialisation, et chacun des autres pixels a la deuxième borne de conduction de son transistor connectée au noeud de détection d'un pixel voisin faisant parti des pixels successifs. Comme cela sera décrit plus en détail dans la suite, ces transistors permettent d'initialiser chacun des noeuds de détection des pixels successifs. Ces transistors permettent, en outre, que les pixels successifs puissent sélectivement fonctionner dans un mode à pleine résolution ou dans un mode à dynamique augmentée. Dit autrement, dans chacun de ces pixels successifs, un même et unique transistor permet l'initialisation du noeud de détection du pixel et, de manière sélective, de coupler électriquement le noeud de détection du pixel au noeud de détection du pixel voisin auquel ce transistor est connecté. Des exemples de modes de réalisation et de variantes vont maintenant être décrits pour des capteurs à obturateur déroulant ("rolling shutter" en anglais), pour des capteurs à obturateur global ("global shutter" en anglais) et pour des capteurs de temps de vol indirect ("indirect Time of Flight" en anglais), ou capteurs iToF. La représente schématiquement des pixels d'un capteur de lumière selon un mode de réalisation. Bien que le capteur ne soit pas entièrement représenté en , le capteur comprend une matrice de pixels organisés en lignes et en colonnes. De préférence, les colonnes sont toutes identiques et les lignes sont toutes identiques. En outre, le capteur comprend un circuit de commande des pixels non représenté en . La représente plus particulièrement une association de N pixels Pixi successifs d'une même colonne du capteur, avec N entier supérieur ou égal à 2 et i un indice entier allant de 1 à N. Dans l'exemple de la , N est égal à 2. Bien que cela ne soit pas illustré en , chaque colonne du capteur peut comprendre exactement une association de N pixels Pixi connectés entre eux de la manière illustrée en , ou alors plusieurs associations successives de N pixels Pixi dans chacune desquelles les N pixels sont connectés entre eux de la manière illustrée en . Chacun des N pixels Pixi (Pix1 et Pix2 en ) comprend une photodiode PDi (PD1 et PD2 en ). Chacun des N pixels Pixi comprend en outre un noeud de détection SNi (SN1 et SN2 en ). Dans chacun des N pixels Pixi, le noeud SNi est couplé à la photodiode PDi. Plus particulièrement, dans l'exemple de la , chacun des N pixels Pixi comprend une grille de transfert TGi (TG1 et TG2 en ) connectée entre le noeud SNi du pixel et une borne de la photodiode PDi du pixel, par exemple sa cathode en , l'autre borne de la photodiode PDi, par exemple son anode en , étant par exemple connectée à un noeud d'application d'un potentiel de référence, par exemple la masse GND. Dans chacun des N pixels Pixi, la grille TGi reçoit un signal de commande VTGi (VTG1 et VTG2 en ), ce signal de commande étant, par exemple, fourni par le circuit de commande des pixels du capteur. Dans l'exemple de la où chacun des N pixels Pixi comprend une grille de transfert TGi, la photodiode PDi de chacun des pixels Pixi est par exemple une photodiode pincée ("pinned photodiode" en anglais). Par exemple, chacun des N pixels Pixi comprend en outre un circuit de lecture OUTi (OUT1 et OUT2 en ) du noeud SNi du pixel. Dans chacun des N pixels Pixi, le circuit OUTi est connecté au noeud SNi. A titre d'exemple, lorsque les N pixels appartiennent à une même colonne comme c'est le cas dans l'exemple de la , dans chacun des N pixels Pixi, le circuit OUTi couple le noeud SNi du pixel à une ligne conductrice Vx commune à tous les pixels de la colonne, cette ligne Vx ayant, par exemple, une extrémité connectée à un circuit de lecture des pixels de la colonne. Chacun des N pixels Pixi comprend en outre un transistor RSTi (RST1 et RST2 en ) connecté au noeud SNi du pixel. Plus particulièrement, dans chacun des N pixels Pixi, le transistor RSTi a une première borne de conduction connectée au noeud SNi. Dans chacun des N pixels, le transistor RSTi est, par exemple, un transistor MOS (de l'anglais "Metal Oxide Semiconductor" – Métal Oxide Semiconducteur). L'un des N pixels Pixi disposé à une extrémité de l'association des N pixels Pixi successifs de la colonne a son transistor RSTi qui est connecté entre le noeud SNi du pixel et un noeud 100 d'application d'un potentiel d'initialisation Vrst. Dans l'exemple, de la , le pixel Pix1 a son transistor RST1 connecté entre le noeud SN1 et le noeud 100. Plus particulièrement, le transistor RST1 a sa deuxième borne de conduction connectée au noeud 100. Les autres des N pixels Pixi, c'est à dire tous les pixels Pixi à l'exception de celui qui a son transistor RSTi connecté au noeud 100, ont chacun leur transistor RSTi qui est connecté entre le noeud SNi du pixel et le noeud SNi-1 du pixel Pixi-1 voisin, ou, dit autrement, ont chacun la deuxième borne de conduction de leur transistor RSTi qui est connectée au noeud SNi-1 du pixel voisin. Dans l'exemple de la , cela signifie que le pixel Pix2 a son transistor RST2 connecté entre les noeuds SN2 et SN1. Dit autrement, pour chaque deux pixels Pixi successifs parmi les N pixels celui des deux pixels qui est le plus éloigné de l'extrémité de l'association des N pixels successifs où est disposé le pixel Pixi ayant son transistor RSTi connecté au noeud 100, c'est à dire celui des deux pixels Pixi successifs qui est le plus éloigné du noeud 100, a son transistor RSTi connecté entre les noeuds SNi de ces deux pixels. Dans l'exemple de la , parmi les deux pixels successifs Pix1 et Pix2, le pixel Pix2 est le plus éloigné du noeud 100 et a donc son transistor RST2 connecté entre les noeuds SN1 et SN2 des deux pixels respectifs Pix1 et Pix2. A titre d'exemple, le potentiel Vrst référencé à la masse GND est positif, et chaque transistor RSTi est à canal N, a sa première borne qui correspond à sa source et a sa deuxième borne qui correspond à son drain. La représente des chronogrammes illustrant un exemple d'un mode de fonctionnement des pixels Pix1 et Pix2 de la . Dans cet exemple, le capteur comprenant les pixels Pix1 et Pix2 fonctionne en obturation déroulante. En outre, le mode de fonctionnement de la correspond à un mode de fonctionnement appelé, par exemple, mode de fonctionnement à pleine résolution. Ainsi, dans ce mode de fonctionnement, les transistors RST1 et RST2 des N pixels respectifs Pix1 et Pix2 ne sont pas utilisés pour moyenner ou sommer des charges du noeud SN1 avec celle du noeud SN2, mais au contraire pour isoler électriquement les noeuds SN1 et SN2 lorsque des charges sont transférées vers ces noeuds et lorsque ces noeuds sont lus. Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante et en pleine résolution, pour chacun des N pixels Pixi, à chaque phase d'initialisation INITSNi du noeud SNi du pixel Pixi, le circuit de commande des pixels est configuré pour que tous les transistors RSTi qui couplent le noeud SNi du pixel Pixi au noeud 100 soient maintenus à l'état passant simultanément. Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante, selon un mode de réalisation le mode de fonctionnement à pleine résolution comprend des phases TRi de transfert de charges photogénérées vers les noeuds SNi des pixels N pixels Pixi. Le circuit de commande des pixels est alors configuré, pour chacun des N pixels Pixi, pour maintenir à l'état bloqué chaque transistor RSTi connecté au noeud SNi du pixel Pixi pendant chaque phase TRi de transfert de charges photogénérées dans la photodiode PDi du pixel Pixi vers le noeud SNi de ce pixel Pixi. Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante et à pleine résolution, selon un mode de réalisation, chaque phase TRi de transfert de charges photogénérées dans la photodiode PDi du pixel Pixi vers le noeud SNi de ce pixel Pixi comprend un unique transfert de charge. Selon un mode de réalisation, lorsque, dans chacun des N pixels Pixi, le noeud SNi et la photodiode PDi sont couplés par une grille TGi comme décrit en relation avec la et que chaque phase TRi comprend un unique transfert de charges, le circuit de commande des pixels est configuré, pour chacun des N pixels Pixi, pour commander une seule mise à l'état passant de la grille TGi du pixel par phase TRi mise en œuvre pour ce pixel Pixi, comme cela est illustré par l'exemple de la . Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante et à pleine résolution, selon un mode de réalisation le mode de fonctionnement à pleine résolution comprend des phases de lecture RDi des noeuds SNi des N pixels. Le circuit de commande des pixels est alors configuré, pour chacun des N pixels Pixi, pour maintenir à l'état bloqué chaque transistor RSTi connecté au noeud SNi du pixel Pixi pendant chaque phase RDi de lecture du noeud SNi de ce pixel Pixi. Lorsque le capteur fonctionne en obturation déroulante et à pleine résolution, et que, dans chacun des pixels Pixi, le noeud SNi et la photodiode PDi sont couplés par une grille TGi comme décrit en relation avec la , la grille TGi est, de préférence, maintenue bloquée pendant chaque phase de lecture RDi du pixel Pixi. Dans l'exemple de la , chaque transistor RSTi est à l'état passant, respectivement bloqué, lorsque le signal VRSTi correspondant est à l'état haut, respectivement bas, et, en outre, chaque grille de transfert TGi est passante, respectivement bloquée, lorsque le signal VTGi correspondant est à l'état haut, respectivement bas. A un instant t0, une phase d'initialisation INITPD2 de la photodiode PD2 du pixel Pix2 est mise en œuvre pour vider la photodiode PD2 des charges photogénérées qui s'y trouvent. Pour cela, dans cet exemple où chaque pixel Pixi ( ) ne comprend pas de transistor d'initialisation de photodiode couplant sa photodiode PDi à un potentiel d'initialisation de photodiode, la phase INITPD2 comprend la une mise à l'état passant de la grille TG2 au moyen d'une impulsion du signal VTG2, pendant une phase d'initialisation INITSN2 du noeud SN2. Pendant cette phase INITSN2, les transistors RST2 et RST1 qui couplent le noeud SN2 au noeud 100 sont simultanément maintenus à l'état passant, dans cet exemple par l'état haut des signaux VRST1 et VRST2. La mise à l'état passant de la grille TG2 pendant cette phase INITSN2 permet d'initialiser la photodiode PD2. La fin de la phase INITPD2, c'est à dire la fin de l'impulsion correspondante du signal VTG2 dans cet exemple, marque le début d'une phase d'intégration INT2 par le pixel Pix2. A un instant t1 suivant, une phase d'initialisation INITPD1 de la photodiode PD1 du pixel Pix1 est mise en œuvre. Pour cela, dans cet exemple où chaque pixel Pixi ( ) ne comprend pas de transistor d'initialisation de photodiode couplant sa photodiode PDi à un potentiel d'initialisation de photodiode, la phase INITPD1 comprend la une mise à l'état passant de la grille TG1 au moyen d'une impulsion du signal VTG1, pendant une phase d'initialisation INITSN1 du noeud SN1. Plus généralement, dans un mode de fonctionnement à obturation déroulante et à pleine résolution, pour chaque pixel Pixi, chaque phase INITPDi de la photodiodes PDi du pixel Pixi est mise en œuvre pendant une phase INITSNi correspondante, en mettant la grille TGi du pixel Pixi à l'état passant. Pendant cette phase INITSN1, le transistor RST1 qui couple le noeud SN1 au noeud 100 est maintenu à l'état passant, dans cet exemple par l'état haut du signal VRST1. La mise à l'état passant de la grille TG1 pendant cette phase INITSN1 permet d'initialiser la photodiode PD1. A titre d'exemple, comme cela est illustré en , pendant cette phase INITSN1, le transistor RST2 peut également être à l'état passant, bien que cela ne soit pas indispensable. La fin de la phase INITPD1, c'est à dire la fin de l'impulsion correspondante du signal VTG1 dans cet exemple, marque le début d'une phase d'intégration INT1 par le pixel Pix1. La fin de la période d'intégration INT2 comprend, à un instant t3 suivant, une phase de transfert de charges TR2 marquant la fin de la période INT2 et comprenant un unique transfert de charges. Dans cet exemple, cette phase TR2 comprend donc une unique mise à l'état passant de la grille TG2, et, en outre, le transistor RST2 du pixel Pix2 qui est le seul transistor d'initialisation RSTi connecté au noeud SN2 est maintenu à l'état bloqué pendant cette phase TR2. Après cette phase TR2 de l'instant t3, à un instant t4 suivant, le noeud SN2 est lu pendant une phase de lecture RD2 correspondante, par exemple au moyen du circuit OUT2. La phase de lecture RD2 de l'instant t3 correspond à une phase de lecture d'un niveau de signal du noeud SN2, ou, dit autrement, d'un niveau de signal du pixel Pix2. Dans cet exemple, le transistor RST2 du pixel Pix2 qui est le seul transistor d'initialisation RSTi connecté au noeud SN2 est maintenu à l'état bloqué pendant cette phase RD2. En outre, dans cet exemple, la grille TG2 est maintenue à l'état bloquée pendant la phase de lecture RD2. Pour ne pas modifier l'état du noeud SN2 entre la fin de la phase TR2 précédente et la phase de lecture noeud SN2 à l'instant t3, le seul transistor RSTi qui est connecté au noeud SN2 du pixel Pix2, à savoir le transistor RST2 dans cet exemple, est maintenu bloqué de la fin de la phase de transfert TR2 de l'instant t2 jusqu'au début de la phase de lecture RD2 de l'instant t3. Plus généralement, dans un fonctionnement en obturation déroulant et en pleine résolution, selon un mode de réalisation, chaque lecture d'un niveau de signal d'un pixel Pixi comprend la succession d'une phase de transfert TRi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté au noeud SNi du pixel Pixi de la fin de cette phase TRi jusqu'au début de la phase RDi. De préférence, selon un mode de réalisation, le capteur est configuré pour mettre en œuvre un double échantillonnage corrélé (CDS de l'anglais "Correlated Double Sampling"). Dans ce cas, pour chaque phase d'intégration INTi dans un pixel Pixi correspondant, en plus d'une lecture d'un niveau de signal du noeud SNi du pixel Pixi, le capteur est configuré pour mettre en œuvre une phase de lecture RDi du noeud SNi après une phase d'initialisation INITSNi, de sorte à lire un niveau d'initialisation du noeud SNi, ou, dit autrement, un niveau d'initialisation du pixel Pixi. A titre d'exemple, un double échantillonnage corrélé est mis en œuvre dans l'exemple de la . Par exemple, pour la phase d'intégration INT2 allant de la fin de la phase INITPD2 de l'instant t0 jusqu'à la phase de transfert TR2 de l'instant t3, ce double échantillonnage corrélé comprend une phase de lecture RD2 du noeud SN2 à un instant t5 avant la phase de transfert TR2 de l'instant t3 et après une phase d'initialisation INITSN2 mise en œuvre à un instant t6. La phase INITSN2 de l'instant t6 comprend le maintien à l'état passant des transistors RST2 et RST1 qui couplent le noeud SN2 au noeud 100. Pour ne pas modifier l'état du noeud SN2 entre la fin de la phase INITSN2 de l'instant t6 et la phase de lecture RD2 à l'instant t5, le seul transistor RSTi qui est connecté au noeud SN2 du pixel Pix2, à savoir le transistor RST2 dans cet exemple, est maintenu bloqué de la fin de la phase de transfert INITSN2 de l'instant t6 jusqu'au début de la phase de lecture RD2 de l'instant t5. Pendant cette période, bien que cela ne soit pas indispensable, le transistor RST1 est également maintenu à l'état bloqué dans cet exemple. Plus généralement, dans un fonctionnement en obturation déroulante et en pleine résolution, selon un mode de réalisation, chaque lecture d'un niveau d'initialisation d'un pixel Pixi comprend la succession d'une phase d'initialisation INITSNi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté au noeud SNi du pixel Pixi de la fin de cette phase INITSNi jusqu'au début de cette phase RDi. Dans cet exemple, les deux transistors RST1 et RST2 sont maintenus bloqué entre la phase RD2 de l'instant t5 et le début de la phase TR2 de l'instant t3. Après, la phase de lecture RD2 de l'instant t4, une nouvelle phase INITPD2 est mise en œuvre à un instant t7 de sorte à démarrer une nouvelle phase d'intégration INT2 à la fin de cette phase INITPD2. De manière similaire à ce qui vient d'être décrit pour le pixel Pix2, la fin de la période INT1 du pixel Pix1 ayant débutée à la fin de la phase INITPD1 de l'instant t1 est marquée par une phase de transfert TR1 à un instant t8, postérieur à l'instant t4, et, dans cet exemple, postérieur à l'instant t7. Pendant cette phase TR1, les transistors RST1 et RST2 qui sont connectés au noeud SN1 sont maintenus à l'état bloqué et, dans cet exemple où la phase TR1 comprend un unique transfert de charges, la phase TR1 comprend une unique mise à l'état passant de la grille TG1. Après cette phase TR1 de l'instant t8, à un instant t9 suivant, le noeud SN1 est lu pendant une phase de lecture RD1 correspondante, par exemple au moyen du circuit OUT1. La phase de lecture RD1 de l'instant t8 correspond à une phase de lecture d'un niveau de signal du noeud SN1. Dans cet exemple, les deux transistors RST1 et RST2 qui sont connectés au noeud SN1 sont maintenus à l'état bloqué pendant la phase RD1 de l'instant t9. En outre, les deux transistors RST1 et RST2 qui sont connectés au noeud SN1 sont maintenus bloqués entre la fin de la phase TR1 de l'instant t8 et la phase de lecture noeud SN1 à l'instant t9 pour ne pas modifier l'état du noeud SN1. Dans l'exemple de la , un double échantillonnage corrélé est mis en œuvre, ce double échantillonnage corrélé comprenant une phase de lecture RD1 du niveau d'initialisation du noeud SN1, par exemple à un instant t10 avant la phase de transfert TR1 de l'instant t8 et après une phase d'initialisation INITSN1, par exemple mise en œuvre à l'instant t7. La phase INITSN1 de l'instant t7 comprend le maintien à l'état passant des transistors RST2 et RST1, et la phase de lecture RD1 de l'instant t10 comprend le maintien à l'état bloqué des transistors RST2 et RST1. Entre la fin de la phase INITSN1 de l'instant t7 et la phase de lecture RD1 à l'instant t10, les deux transistors RST1 et RST2 connectés au noeud SN1 sont maintenus à l'état bloqué pour ne pas modifier l'état du noeud SN1. Après, la phase de lecture RD1 de l'instant t9, une nouvelle phase INITPD1 est mise en œuvre à un instant t11, de sorte à démarrer une nouvelle phase d'intégration INT1 à la fin de cette phase INITPD1. La représente des chronogrammes illustrant un exemple d'un autre mode de fonctionnement des pixels Pix1 et Pix2 de la . Dans cet exemple, le capteur comprenant les pixels Pix1 et Pix2 fonctionne en obturation déroulante. En outre, le mode de fonctionnement de la correspond à un mode de fonctionnement appelé, par exemple, mode de fonctionnement à dynamique augmentée. Dans ce mode de fonctionnement, les transistors RST1 et RST2 des N pixels respectifs Pix1 et Pix2 sont utilisés pour moyenner ou sommer des charges du noeud SN1 avec celle du noeud SN2 lorsque des charges sont transférées vers ces noeuds et lorsque ces noeuds sont lus. Plus généralement, dans un fonctionnement à dynamique augmentée, les N pixels Pixi sont répartis dans K groupes Gj, avec K un entier supérieur ou égal à 1 et j un indice allant de 1 à K. Chacun des K groupes comprend M pixels successifs parmi les N pixels avec M entier supérieur ou égal à 2. Chacun des N pixels n'appartient qu'à un seul groupe Gj. Dans l'exemple de la , N est égal à 2 ( ), K est égal à 1 et M est égal à 2, ou, dit autrement, les deux pixels Pix1 et Pix2 ( ) appartiennent à un même et unique groupe G1. Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante et en dynamique augmentée, pour chacun des N pixels Pixi, à chaque phase d'initialisation INITSNi du noeud SNi du pixel Pixi, le circuit de commande des pixels est configuré pour que tous les transistors RSTi qui couplent le noeud SNi du pixel Pixi au noeud 100 soient maintenus à l'état passant. Ainsi, pour chaque groupe Gj, et chaque phase d'initialisation bINITSNj des noeuds SNi des pixels Pixi du groupe, le circuit de commande des pixels est configuré pour que tous les transistors RSTi qui couplent le noeud SNi de chaque pixel Pixi du groupe Gj au noeud 100 soient maintenus à l'état passant Selon un mode de réalisation, comme cela est illustré par l'exemple de la , dans un fonctionnement en obturation déroulante et en dynamique augmentée, dans chaque groupe Gj, le transistor RSTi connecté entre les noeuds de détection SNi de chaque deux pixels Pixi du groupe Gj est maintenu passant par le circuit de commande. Dans l'exemple de la , cela signifie que le transistor RST2 est maintenu passant. Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante et en dynamique augmentée, selon un mode de réalisation le mode de fonctionnement en dynamique augmentée comprend, pour chaque groupe Gj, des phases bTRj de transfert de charges photogénérées vers les noeuds SNi des pixels du groupe Gj. Dans ce cas, le circuit de commande des pixels est configuré, pour chaque groupe Gj, pour maintenir à l'état bloqué chaque transistor RSTi connecté entre le noeud SNi d'un pixel du groupe et, soit le noeud SNi d'un autre pixel du groupe, soit le noeud 100, pendant chaque phase de transfert bTRj de charges photogénérées vers les noeuds SNi des pixels du groupe. Ainsi, dans l'exemple de la , pendant chaque phase de transfert bTR1 de charges photogénérées vers les noeuds SN1 et SN2 des pixels Pix1 et Pix2 du groupe G1, le transistor RST1 connecté entre les noeuds SN1 et 100 est maintenu à l'état bloqué. Dans l'exemple de la , et, plus généralement dans un fonctionnement en obturation déroulante et en dynamique augmentée, selon un mode de réalisation, chaque phase bTRi comprend un unique transfert de charges depuis les photodiodes PDi des pixels Pixi du groupe Gj, jusqu'aux noeuds SNi des pixels Pixi du groupe Gj. Selon un mode de réalisation, où, dans chacun des N pixels Pixi, le noeud SNi et la photodiode PDi sont couplés par une grille TGi comme décrit en relation avec la et que chaque phase bTRi comprend un unique transfert de charges, le circuit de commande des pixels est configuré, pour chacun des M pixels Pixi du groupe Gj, pour commander une seule mise à l'état passant de la grille TGi du pixel par phase bTRj mise en œuvre pour ce pixel Pixi, comme cela est illustré par l'exemple de la . Dans l'exemple de la , et, plus généralement, dans un fonctionnement en obturation déroulante, selon un mode de réalisation, le mode de fonctionnement à dynamique augmentée comprend, pour chaque groupe Gj, des phases de lecture bRDj des noeuds SNi des pixels du groupe. Le circuit de commande des pixels est alors configuré, pour chaque groupe Gj, pour maintenir à l'état bloqué chaque transistor RSTi connecté entre le noeud de détection d'un pixel du groupe et soit le noeud de détection d'un pixel d'un autre groupe Gj, soit le noeud 100, pendant chaque phase bRDj de lecture des noeuds de détection des pixels du groupe. Lorsque le capteur fonctionne en obturation déroulante et en dynamique augmentée, et que, dans chacun des pixels Pixi, le noeud SNi et la photodiode PDi sont couplés par une grille TGi comme décrit en relation avec la , pour chaque groupe Gj, la grille TGi de chaque pixel du groupe Gj est, de préférence, maintenue bloquée pendant chaque phase de lecture bRDj de ce groupe. Dans l'exemple de la , chaque transistor RSTi est à l'état passant, respectivement bloqué, lorsque le signal VRSTi correspondant est à l'état haut, respectivement bas, et, en outre, chaque grille de transfert TGi est passante, respectivement bloquée, lorsque le signal VTGi correspondant est à l'état haut, respectivement bas. En , à un instant t0, une phase d'initialisation bINITPD1 des photodiodes PD1 et PD2 des pixels Pix1 et Pix2 du groupe G1 est mise en œuvre. Pour cela, dans cet exemple où chaque pixel Pixi ( ) ne comprend pas de transistor d'initialisation de photodiode couplant sa photodiode PDi à un potentiel d'initialisation de photodiode, la phase bINITPD1 comprend la une mise à l'état passant des grilles TG1 et TG2, pendant une phase d'initialisation bINITSN1 des noeuds SN1 et SN2. Pendant cette phase bINITSN1, les transistors RST2 et RST1 qui couplent le noeud SN2 au noeud 100 sont simultanément maintenus à l'état passant. La mise à l'état passant, de préférence simultanément, des grilles TG1 et TG2, dans cet exemple par une impulsion à l'état haut de chacun des signaux VTG1 et VTG2, pendant cette phase bINITSN1 permet d'initialiser les photodiodes PD1 et PD2. Plus généralement, dans un mode de fonctionnement à obturation déroulante et à dynamique augmentée, pour chaque groupe Gj, chaque phase bINITPDj des photodiodes PDi des pixels Pixi du groupe Gj est mise en œuvre pendant une phase bINITSNj correspondante, en mettant les grille TGi des pixels du groupe Gj à l'état passant. La fin de la phase bINITPD1, c'est à dire la fin des impulsions correspondantes des signaux VTG1 et VTG2 dans cet exemple, marque le début d'une phase d'intégration bINT1 par les pixels Pix1 et Pix2 du groupe G1. La fin de la période d'intégration bINT1 comprend, à un instant t1 suivant, une phase de transfert de charges bTR1 marquant la fin de la période bINT1 et comprenant, pour chaque pixel Pix1, Pix2 du groupe G1, un unique transfert de charges depuis la photodiode du pixel jusqu'au noeud de détection du pixel. Dans cet exemple, cette phase bTR1 comprend donc une unique mise à l'état passant, par exemple simultanée, de la grille TG1 et de la grille TG2. En outre, pendant cette phase bTR1, comme le transistor RST1 du pixel Pix1 du groupe G1 est connecté au noeud 100, il est maintenu à l'état bloqué pendant cette phase bTR1. Après cette phase bTR1 de l'instant t1, à un instant t2 suivant, les noeuds SN1 et SN2 sont lus pendant une phase de lecture bRD1 correspondante. Pendant cette phase de lecture bRD1, le transistor RST1 du pixel Pix1 qui est connecté au noeud 100 est maintenu à l'état bloqué. En outre, comme le transistor RST2 est à l'état passant, les noeuds SN1 et SN2 sont couplés électriquement, et la lecture de ces noeuds peut être mise en œuvre par le circuit OUT1 et/ou le circuit OUT2. La phase de lecture bRD1 de l'instant t3 correspond à une phase de lecture d'un niveau de signal des noeuds SN1 et SN2, ou dit autrement, d'un niveau de signal du groupe G1. De préférence, les grilles TG1 et TG2 sont maintenues à l'état bloquée pendant la phase de lecture bRD1. Pour ne pas modifier l'état des noeuds SN1 et SN2 entre la fin de la phase bTR1 précédente et la phase de lecture bRD1 de l'instant t3, le transistor RSTi du pixel Pixi qui est connecté au noeud 100 dans le groupe G1, à savoir le transistor RST1 dans cet exemple, est maintenu bloqué de la fin de la phase bTR1 jusqu'au début de la phase bRD1 de l'instant t3. Plus généralement, dans un fonctionnement en obturation déroulant et en dynamique augmentée, selon un mode de réalisation, chaque lecture d'un niveau de signal d'un groupe Gj comprend la succession d'une phase de transfert bTRj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bTRj jusqu'au début de cette phase bRDj. De préférence, selon un mode de réalisation, le capteur est configuré pour mettre en œuvre un double échantillonnage corrélé. Dans ce cas, pour chaque phase d'intégration bINTj par un groupe Gj correspondant de pixels Pixi, en plus d'une phase de lecture bRDj d'un niveau de signal des noeuds SNi des pixels Pixi du groupe Gj, le capteur est configuré pour mettre en œuvre une phase de lecture bRDi de ces noeuds SNi après une phase d'initialisation bINITSNi, de sorte à lire un niveau d'initialisation de ces noeuds SNi, ou, dit autrement, un niveau d'initialisation du groupe Gj. A titre d'exemple, un double échantillonnage corrélé est mis en œuvre dans l'exemple de la . Par exemple, pour la phase d'intégration bINT1 allant de la fin de la phase bINITPD1 de l'instant t0 jusqu'à la phase de transfert bTR1 de l'instant t1, ce double échantillonnage corrélé comprend une phase de lecture bRD1 des noeuds SN1 et SN2 à un instant t3 avant la phase de transfert bTR1 de l'instant t1 et après la fin d'une la phase d'initialisation bINITSN1, par exemple la fin de la phase bINITSN1 comprenant la phase bINITPD1. Pour ne pas modifier l'état des noeuds SN1 et SN2 entre la fin de cette phase bINITSN1 et la phase de lecture bRD1 à l'instant t3, le transistor RST1, qui est le seul transistor du groupe G1 connecté au noeud 100 ou au noeud SNi d'un pixel Pixi d'un autre groupe, est maintenu bloqué de la fin de la phase de transfert bINITSN1 jusqu'au début de la phase de lecture bRD1 de l'instant t3. Plus généralement, dans un fonctionnement en obturation déroulant et en dynamique augmentée, selon un mode de réalisation, chaque lecture d'un niveau d'initialisation d'un groupe Gj comprend la succession d'une phase bINITSNj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bNIITSNj jusqu'au début de cette phase bRDj. Dans cet exemple, le transistor RST1 est également maintenu bloqué entre la phase bRD1 de l'instant t3 et le début de la phase bTR1 de l'instant t1. Après, la phase de lecture bRD1 de l'instant t2, une nouvelle phase bINITPD1 est mise en œuvre à un instant t4 de sorte à démarrer une nouvelle phase d'intégration bINT1. Ainsi, une nouvelle phase d'initialisation bINITSN1 débute après l'instant t2 et la nouvelle phase bINITPD1 est mise en œuvre pendant cette nouvelle phase d'initialisation bINITSN1. On a décrit ci-dessus le cas N égal à 2 ( ), pour un capteur fonctionnant en obturation déroulante sélectivement en mode à pleine résolution ( ) ou en mode à dynamique augmentée ( ). Ce qui a été indiqué précédemment s'applique à des cas N différent de 2. La représente schématiquement des pixels d'un capteur de lumière selon mode de réalisation décrit en relation avec la , à la différence que, dans l'exemple de la , N est égal à 4. Dit autrement, la illustre une association de N pixels Pixi successifs d'une même colonne du capteur, dans un exemple où N est égal. Seules les différences entre l'exemple de la et celui de la sont ici mises en exergue, et, sauf indication contraire, tous ce qui a été décrit en relation avec la s'applique à la . Ainsi, par rapport à la , les N pixels de la comprennent en outre un pixel Pix3 et un pixel Pix4. De manière similaire aux pixels Pix1 et Pix2, le pixel Pix3, respectivement Pix4, comprend une photodiode PD3, respectivement PD4, un noeud de détection SN3, respectivement SN4, couplé à la photodiode PD3, respectivement PD4, dans cet exemple par une grille de transfert TG3, respectivement TG4, recevant un signal de commande VTG3, respectivement VTG4. Les signaux VTG3 et VTG4 sont, par exemple, fournis par le circuit de commande des pixels du capteur, ce circuit n'étant pas représenté en . Par exemple, le pixel Pix3, respectivement Pix4, comprend en outre un circuit de lecture OUT3, respectivement OUT4, du noeud SN3, respectivement SN4. Le pixel Pix3, respectivement Pix4, comprend en outre un transistor RST3, respectivement RST4 en , connecté au noeud SN3, respectivement SN4. Comme en , le transistor RST1 du pixel Pix1 est connecté au noeud 100. Ainsi, le pixel Pix3 a son transistor RST3 connecté entre les noeuds SN3 et SN2, et le pixel Pix4 a son transistor RST4 connecté entre les noeuds SN4 et SN3. La représente des chronogrammes illustrant un exemple d'un mode de fonctionnement des pixels Pix1, Pix2, Pix3 et Pix4 de la . Plus particulièrement, la illustre, comme la , un exemple de fonctionnement en obturation déroulante et en pleine résolution, à la différence que, en , N est égal à 4. Dit autrement, la illustre ce qui a été décrit pour N égal 2 en relation avec la , lorsque cela est adapté au cas N égal 4. Ainsi, sauf indication contraire, tous ce qui a été décrit en relation avec la s'applique à la . Dans cet exemple, pour chaque pixel Pixi, le capteur met en œuvre successivement : une phase INITPDi d'initialisation de la photodiode PDi du pixel, pendant une phase INITSNi du noeud SNi de ce pixel ; une phase d'intégration INTi débutant à la fin de la phase INITPDi ; une phase de transfert de charges TRi mise en œuvre à la fin de l'intégration INTi ; un phase de lecture RDi mise en œuvre après cette phase de transfert TRi, de sorte à lire un niveau de signal du noeud SNi ; et après cette phase de lecture RDi du niveau de signal du noeud SNi, une répétition des phases ci-dessus. Dans cet exemple, chaque lecture d'un niveau de signal d'un pixel Pixi comprend la succession d'une phase de transfert TRi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté au noeud SNi du pixel Pixi de la fin de cette phase TRi jusqu'au début de la phase RDi. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration INTi de chaque pixel Pixi, il y a une deuxième phase de lecture RDi pour lire un niveau d'initialisation du noued SNi du pixel Pixi. Cette deuxième phase RDi est mise en œuvre après une phase d'initialisation INITSNi du noeud SNi de ce pixel, et, dans l'exemple de la , avant la phase de transfert TRi marquant la fin de la phase d'intégration INTi. Dans cet exemple, chaque lecture d'un niveau d'initialisation d'un pixel Pixi comprend la succession d'une phase d'initialisation INITSNi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté au noeud SNi du pixel Pixi de la fin de cette phase INITSNi jusqu'au début de cette phase RDi. Dans l'exemple de la , chaque phase d'intégration INT4 commence avant une phase INT3, elle-même commençant avant une phase INT2 qui commence avant une phase INT1. Dans l'exemple de la , comme dans celui de la , chaque transistor RSTi est à l'état passant, respectivement bloqué, lorsque le signal VRSTi correspondant est à l'état haut, respectivement bas, et, en outre, chaque grille de transfert TGi est passante, respectivement bloquée, lorsque le signal VTGi correspondant est à l'état haut, respectivement bas. Dans l'exemple de la , pour le pixel Pix4 : - pendant chaque phase INITSN4, les transistors RST1, RTS2, RST3 et RST4 qui couplent le noeud SN4 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase INITPD4, alors qu'une phase INITSN4 correspondante est mise en œuvre, la grille TG4 est mise à l'état passant ; - pendant chaque phase TR4, le transistor RST4 est maintenu bloqués ; - dans cet exemple, pendant chaque phase TR4, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG4 ; - pendant chaque phase RD4, le transistor RST4 est maintenu bloqués ; - entre chaque phase TR4 et la phase RD4 suivante où le niveau de signal SN4 est lu, le transistor RST4 est maintenu bloqué ; - de la fin de chaque phase INITSN4 précédant une phase RD4 correspondante de lecture d'un niveau d'initialisation du noeud SN4, jusqu'au début de cette phase RD4, le transistor RST4 est maintenu bloqué ; et - dans cet exemple, entre chaque phase RD4 de lecture d'un niveau d'initialisation du noeud SN4 et la phase TR4 suivante, le transistor RST4 est maintenu bloqué. De manière similaire pour le pixel Pix3, comme cela est illustré en : - pendant chaque phase INITSN3, les transistors RST1, RTS2 et RST3 qui couplent le noeud SN3 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase INITPD3, alors qu'une phase INITSN3 est mise en œuvre, la grille TG3 est mise à l'état passant ; - pendant chaque phase TR3, les transistors RST3 et RST4 sont maintenus bloqués ; - dans cet exemple, pendant chaque phase TR3, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG3 ; - pendant chaque phase RD3, les transistors RST3 et RST4 sont maintenus bloqués ; - entre chaque phase TR3 et la phase RD3 suivante où le niveau de signal SN3 est lu, les transistors RST3 et RST4 sont maintenus bloqués ; - de la fin de chaque phase INITSN3 précédant une phase RD3 correspondante de lecture d'un niveau d'initialisation du noeud SN3, jusqu’au début de cette phase RD3, les transistors RST3 et RST4 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase RD3 de lecture d'un niveau d'initialisation du noeud SN3 et la phase TR3 suivante, les transistors RST3 et RST4 sont maintenus bloqués. De manière similaire pour le pixel Pix2, comme cela est illustré en : - pendant chaque phase INITSN2, les transistors RST1 et RTS2 qui couplent le noeud SN2 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase INITPD2, alors qu'une phase INITSN2 est mise en œuvre, la grille TG2 est mise à l'état passant ; - pendant chaque phase TR2, les transistors RST2 et RST3 dans sont maintenus bloqués ; - dans cet exemple, pendant chaque phase TR2, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG2 ; - pendant chaque phase RD2 les transistors RST2 et RST3 sont maintenus bloqués ; - entre chaque phase TR2 et la phase RD2 suivante où le niveau de signal SN2 est lu, les transistors RST2 et RST3 sont maintenus bloqués ; - de la fin de chaque phase INITSN2 précédant une phase RD2 correspondante de lecture d'un niveau d'initialisation du noeud SN2, jusqu'au début de cette phase RD2, les transistors RST2 et RST3 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase RD2 de lecture d'un niveau d'initialisation du noeud SN2 et la phase TR2 suivante, les transistors RST2 et RST3 sont maintenus bloqués. De manière similaire pour le pixel Pix1, comme cela est illustré en : - pendant chaque phase INITSN1, le transistor RST1 qui couple le noeud SN1 au noeud 100 est maintenu à l'état passant ; - pendant chaque phase INITPD1, alors qu'une phase INITSN1 est mise en œuvre, la grille TG1 est mise à l'état passant ; - pendant chaque phase TR1, les transistors RST1 et RST2 dans sont maintenus bloqués ; - dans cet exemple, pendant chaque phase TR1, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG1 ; - pendant chaque phase RD1, les transistors RST1 et RST2 sont maintenus bloqués ; - entre chaque phase TR1 et la phase RD1 suivante où le niveau de signal SN1 est lu, les transistors RST1 et RST2 sont maintenus bloqués ; - de la fin de chaque phase INITSN1 précédant une phase RD1 correspondante de lecture d'un niveau d'initialisation du noeud SN1, jusqu'au début de cette phase RD1, les transistors RST1 et RST2 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase RD1 de lecture d'un niveau d'initialisation du noeud SN1 et la phase TR1 suivante les transistors RST1 et RST2 dans cet exemple, sont maintenus bloqués. La représente des chronogrammes illustrant un exemple d'un autre mode de fonctionnement des pixels Pix1, Pix2, Pix3 et Pix4 de la . Plus particulièrement, la illustre, comme la , un exemple de fonctionnement en obturation déroulante et en dynamique augmentée, à la différence que, en , N est égal à 4, K est égal à 2 et M est donc égal à 2. Dit autrement, la illustre ce qui a été décrit pour N égal 2 en relation avec la , lorsque cela est adapté au cas N égal 4 avec deux groupes G1 et G2 de 2 pixels. Ainsi, sauf indication contraire, tous ce qui a été décrit en relation avec la s'applique à la . Dans cet exemple, le groupe G1 comprend les pixels Pix1 et Pix2 successifs, et le groupe G2 comprend les pixels Pix3 et Pix4 successifs. Ainsi, en reprenant ce qui a déjà été indiqué en relation avec la , à savoir que, dans chaque groupe Gj, chaque transistor RSTi connectant les noeuds SNi de deux pixels Pixi du groupe est maintenu passant, et en l'appliquant à l'exemple de la , alors les transistors RST2 et RST4 sont maintenus passant. Dans cet exemple, pour chaque groupe Gj, le capteur met en œuvre successivement : une phase bINITPDj d'initialisation des photodiodes PDi des pixels Pixi de ce groupe, pendant une phase bINITSNj des noeuds SNi des pixels Pixi de ce groupe ; une phase d'intégration bINTj débutant à la fin de la phase bINITPDj ; une phase de transfert bTRj des charges photogénérées dans les photodiodes PDi des pixels Pixi du groupe Gj vers les noeuds SNi de ces pixels mise en œuvre à la fin de l'intégration bINTj ; une première phase de lecture bRDj des noeuds SNi des pixels Pixi du groupe Gj mise en œuvre après cette phase de transfert bTRj, de sorte à lire un niveau de signal de ces noeuds SNj ; et après cette phase de lecture RDj du niveau de signal des noeuds SNi des pixels du groupes Gj, une répétition des phases ci-dessus. Dans cet exemple, chaque lecture d'un niveau de signal d'un groupe Gj comprend la succession d'une phase de transfert bTRj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bTRj jusqu'au début de cette phase bRDj. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration bINTj de chaque groupe Gj, il y a une deuxième phase de lecture bRDj pour lire un niveau d'initialisation des noeuds SNi des pixels Pixi du groupe. Cette deuxième phase bRDj est mise en œuvre après une phase d'initialisation bINITSNj correspondante, et, dans l'exemple de la , avant la phase de transfert bTRj marquant la fin de la phase d'intégration bINTj. Dans cet exemple, chaque lecture d'un niveau d'initialisation d'un groupe Gj comprend la succession d'une phase bINITSNj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bNIITSNj jusqu'au début de cette phase bRDj. Dans l'exemple de la , chaque phase d'intégration bINT2 commence avant une phase bINT1. Dans l'exemple de la , comme dans celui de la , chaque transistor RSTi est à l'état passant, respectivement bloqué, lorsque le signal VRSTi correspondant est à l'état haut, respectivement bas, et, en outre, chaque grille de transfert TGi est passante, respectivement bloquée, lorsque le signal VTGi correspondant est à l'état haut, respectivement bas. Dans l'exemple de la , pour le groupe G2 : - pendant chaque phase bINITSN2, les transistors RST1, RTS2, RST3 et RST4 qui couplent les noeuds SN3 et SN4 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase bINITPD2, alors qu'une phase bINITSN2 est mise en œuvre, les grilles TG3 et TG4 sont mises à l'état passant ; - pendant chaque phase bTR2, le transistor RST3 qui est connecté entre le noeud SN3 du pixel Pix3 du groupe G2 et le noeud SN2 du pixel Pix2 du groupe G1 est maintenu bloqué ; - dans cet exemple, pendant chaque phase bTR2, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant, de préférence simultanée, de chacune des grilles TG3 et TG4 des pixels Pix3 et Pix4 du groupe G2 ; - pendant chaque phase bRD2, le transistor RST3 qui est connecté entre le noeud SN3 du pixel Pix3 du groupe G2 et le noeud SN2 du pixel Pix2 du groupe G1 est maintenu bloqué ; - entre chaque phase bTR2 et la phase bRD2 suivante où le niveau de signal des noeuds SN3 et SN4 est lu, le transistor RST3 qui est connecté entre le noeud SN3 du pixel Pix3 du groupe G2 et le noeud SN2 du pixel Pix2 du groupe G1 est maintenu bloqué ; - de la fin de chaque phase bINITSN2 précédant une phase bRD2 correspondante de lecture d'un niveau d'initialisation des noeuds SN3 et SN4 des pixels Pix3 et Pix4 du groupe, jusqu'au début de cette phase bRD2, le transistor RST3 qui est connecté entre le noeud SN3 du pixel Pix3 du groupe G2 et le noeud SN2 du pixel Pix2 du groupe G1 est maintenu bloqué ; et - dans cet exemple, entre chaque phase bRD2 de lecture d'un niveau d'initialisation des noeud SN3 et SN4 et la phase bTR2 suivante, le transistor RST3 qui est connecté entre le noeud SN3 du pixel Pix3 du groupe G2 et le noeud SN2 du pixel Pix2 du groupe G1 est maintenu bloqué. De manière similaire, comme cela est illustré en pour le groupe G1 : - pendant chaque phase bINITSN1, les transistors RST1 et RTS2, qui couplent les noeuds SN2 et SN1 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase bINITPD1, alors qu'une phase bINITSN1 est mise en œuvre, les grilles TG1 et TG2 sont mises à l'état passant, de préférence simultanément ; - pendant chaque phase bTR1, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 du groupe G1 et le noeud 100, et le transistor RST3 qui est connecté entre le noeud SN2 du pixel Pix2 du groupe G1 et le noeud SN3 du pixel Pix3 de l'autre groupe G2 sont maintenus bloqués ; - dans cet exemple, pendant chaque phase bTR1, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant, de préférence simultanée, de chacune des grilles TG2 et TG1 des pixels Pix2 et Pix1 du groupe G1 ; - pendant chaque phase bRD1, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 du groupe G1 et le noeud 100, et le transistor RST3 qui est connecté entre le noeud SN2 du pixel Pix2 du groupe G1 et le noeud SN3 du pixel Pix3 de l'autre groupe G2 sont maintenus bloqués ; - entre chaque phase bTR2 et la phase bRD2 suivante où le niveau de signal des noeuds SN3 et SN4 est lu, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 du groupe G1 et le noeud 100, et le transistor RST3 qui est connecté entre le noeud SN2 du pixel Pix2 du groupe G1 et le noeud SN3 du pixel Pix3 de l'autre groupe G2 sont maintenus bloqués ; - de la fin de chaque phase bINITSN1 précédant une phase bRD1 correspondante de lecture d'un niveau d'initialisation des noeuds SN2 et SN1 des pixels Pix2 et Pix1 du groupe G1, jusqu'au début de cette phase bRD1, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 du groupe G1 et le noeud 100, et le transistor RST3 qui est connecté entre le noeud SN2 du pixel Pix2 du groupe G1 et le noeud SN3 du pixel Pix3 de l'autre groupe G2 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase bRD1 de lecture d'un niveau d'initialisation des noeud SN1 et SN2 et la phase bTR1 suivante, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 du groupe G1 et le noeud 100, et le transistor RST3 qui est connecté entre le noeud SN2 du pixel Pix2 du groupe G1 et le noeud SN3 du pixel Pix3 de l'autre groupe G2 sont maintenus bloqués. La représente des chronogrammes illustrant un autre exemple du mode de fonctionnement décrit en relation avec la . Plus particulièrement, la illustre, comme la , un exemple de fonctionnement en obturation déroulante et en dynamique augmentée, à la différence que, en , N est égal à 4, K est égal à 1 et M est donc égal à 4. Dit autrement, la illustre ce qui a été décrit pour N égal 4 en relation avec la , lorsque cela est adapté au cas d'un seul groupe G1 de 4 pixels. Ainsi, sauf indication contraire, tous ce qui a été décrit en relation avec la s'applique à la . Dans cet exemple, en reprenant ce qui a déjà été indiqué en relation avec les figures 3 et 6, à savoir que, dans chaque groupe Gj, chaque transistor RSTi connectant les noeuds SNi de deux pixels Pixi du groupe est maintenu passant, et en l'appliquant à l'exemple de la , alors les transistors RST2, RST3 et RST4 sont maintenus passant. Dans cet exemple, chaque lecture d'un niveau de signal d'un groupe Gj comprend la succession d'une phase de transfert bTRj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bTRj jusqu'au début de cette phase bRDj. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration bINTj de chaque groupe Gj, en plus d'une première phase de lecture bRDj pour lire un niveau de signal des noeuds SNi des pixels Pixi du groupe, il y a une deuxième phase de lecture bRDj pour lire un niveau d'initialisation des noeuds SNi des pixels Pixi du groupe. Cette deuxième phase bRDj est mise en œuvre après une phase d'initialisation bINITSNj correspondante, et, dans l'exemple de la , avant la phase de transfert bTRj marquant la fin de la phase d'intégration bINTj. Dans cet exemple, chaque lecture d'un niveau d'initialisation d'un groupe Gj comprend la succession d'une phase bINITSNj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bNIITSNj jusqu'au début de cette phase bRDj. Ainsi, dans l'exemple de la : - pendant chaque phase bINITSN1, les transistors RST1, RTS2, RST3 et RST4 qui couplent les noeuds SN1, SN2, SN3 et SN4 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase bINITPD1, alors qu'une phase bINITSN1 est mise en œuvre, les grilles TG1, TG2, TG3 et TG4 sont mises à l'état passant, de préférence simultanément ; - pendant chaque phase bTR1, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 et le noeud 100 est maintenu bloqué ; - dans cet exemple, pendant chaque phase bTR1, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant, de préférence simultanée, de chacune des grilles TG1, TG2, TG3 et TG4 des pixels du groupe G1 ; - pendant chaque phase bRD1, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 et le noeud 100 est maintenu bloqué ; - entre chaque phase bTR1 et la phase bRD1 suivante où le niveau de signal des noeuds SN1, SN2, SN3 et SN4 est lu, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 et le noeud 100 est maintenu bloqué ; - de la fin de chaque phase bINITSN1 précédant une phase bRD1 correspondante de lecture d'un niveau d'initialisation des noeuds SN1, SN2, SN3 et SN4 des pixels du groupe, jusqu'au début de cette phase bRD1, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 et le noeud 100 est maintenu bloqué ; et - dans cet exemple, entre chaque phase bRD1 de lecture d'un niveau d'initialisation des noeuds SN1, SN2, SN3 et SN4 et la phase bTR1 suivante, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 et le noeud 100 est maintenu bloqué. On a décrit ci-dessus des exemples de modes de réalisation et de variantes dans lesquelles le capteur décrit en relation avec la ou 4 fonctionne en obturation déroulante, et, sélectivement, en pleine résolution ou en dynamique augmentée. Le capteur décrit en relation les figures 1 et 4 peut également, dans d'autre modes de réalisation, fonctionner en obturation globale et, sélectivement, en pleine résolution ou en dynamique augmentée comme cela va maintenant être décrit en relation avec les figures 8, 9 et 10. En pratique, en fonctionnement à pleine résolution, les phases INITPDi, INITSNi, TRi, RDi et INTi décrites pour chaque pixels Pixi pour un fonctionnement en obturation déroulante (figures 2 et 5) s'appliquent pour un fonctionnement en obturation globale, à la différence que les phases INITSNi, INITPDi, TRi, RDi et INTi sont mises en œuvre simultanément dans tous les pixels Pixi d'une association de N pixels successifs du capteur, comme cela va maintenant être illustré en relation avec la . La représente des chronogrammes illustrant un exemple d'un mode de fonctionnement des pixels de la , dans le cas où le capteur fonctionne en obturation globale et en pleine résolution. Ainsi, dans cet exemple, N est égal à 4. Dans cet exemple, simultanément pour chaque pixel Pixi, le capteur met en œuvre successivement : une phase INITPDi d'initialisation de la photodiode PDi du pixel, pendant une phase INITSNi du noeud SNi de ce pixel ; une phase d'intégration INTi débutant à la fin de la phase INITPDi ; une phase de transfert de charges TRi mise en œuvre à la fin de l'intégration INTi ; un phase de lecture RDi mise en œuvre après cette phase de transfert TRi, de sorte à lire un niveau de signal du noeud SNi ; et après cette phase de lecture RDi du niveau de signal du noeud SNi, une répétition des phases ci-dessus. Dans cet exemple, chaque lecture d'un niveau de signal d'un pixel Pixi comprend la succession d'une phase de transfert TRi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté au noeud SNi du pixel Pixi de la fin de cette phase TRi jusqu'au début de la phase RDi. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration INTi de chaque pixel Pixi, il y a une deuxième phase de lecture RDi pour lire un niveau d'initialisation du noued SNi du pixel Pixi. Cette deuxième phase RDi est mise en œuvre après une phase d'initialisation INITSNi du noeud SNi de ce pixel, et, dans l'exemple de la , avant la phase de transfert TRi marquant la fin de la phase d'intégration INTi. Dans cet exemple, chaque lecture d'un niveau d'initialisation d'un pixel Pixi comprend la succession d'une phase d'initialisation INITSNi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté au noeud SNi du pixel Pixi de la fin de cette phase INITSNi jusqu'au début de cette phase RDi. Dans l'exemple de la , chaque transistor RSTi est à l'état passant, respectivement bloqué, lorsque le signal VRSTi correspondant est à l'état haut, respectivement bas, et, en outre, chaque grille de transfert TGi est passante, respectivement bloquée, lorsque le signal VTGi correspondant est à l'état haut, respectivement bas. Ainsi, dans l'exemple de la , pour le pixel Pix4 : - pendant chaque phase INITSN4, les transistors RST1, RTS2, RST3 et RST4 qui couplent le noeud SN4 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase INITPD4, alors qu'une phase INITSN4 est mise en œuvre, la grille TG4 est mise à l'état passant ; - pendant chaque phase TR4, le transistor RST4 est maintenu bloqué ; - dans cet exemple, pendant chaque phase TR4, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG4 ; - pendant chaque phase RD4, le transistor RST4 est maintenu bloqué ; - entre chaque phase TR4 et la phase RD4 suivante où le niveau de signal SN4 est lu, le transistor RST4 est maintenu bloqué ; - de la fin de chaque phase INITSN4 précédant une phase RD4 correspondante de lecture d'un niveau d'initialisation du noeud SN4, jusqu'au début de cette phase RD4, le transistor RST4 est maintenu bloqué ; et - dans cet exemple, entre chaque phase RD4 de lecture d'un niveau d'initialisation du noeud SN4 et la phase TR4 suivante, les transistors RSTi qui sont connectés au noeud SN4, c'est à dire seulement le transistor RST4 dans cet exemple, sont maintenus bloqués. De manière similaire, pour le pixel Pix3 : - pendant chaque phase INITSN3, les transistors RST1, RTS2 et RST3 qui couplent le noeud SN3 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase INITPD3, alors qu'une phase INITSN3 est mise en œuvre, la grille TG3 est mise à l'état passant ; - pendant chaque phase TR3, les transistors RST3 et RST4 sont maintenus bloqués ; - dans cet exemple, pendant chaque phase TR3, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG3 ; - pendant chaque phase RD3, les transistors RST3 et RST4 sont maintenus bloqués ; - entre chaque phase TR3 et la phase RD3 suivante où le niveau de signal SN3 est lu, les transistors RST3 et RST4 sont maintenus bloqués ; - de la fin de chaque phase INITSN3 précédant une phase RD3 correspondante de lecture d'un niveau d'initialisation du noeud SN3, jusqu'au début de cette phase RD3, les transistors RST3 et RST4 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase RD3 de lecture d'un niveau d'initialisation du noeud SN3 et la phase TR3 suivante, les transistors RSTi qui sont connectés au noeud SN3, c'est à dire les transistors RST3 et RST4 dans cet exemple, sont maintenus bloqués. De manière similaire, pour le pixel Pix2 : - pendant chaque phase INITSN2, les transistors RST1 et RTS2 qui couplent le noeud SN2 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase INITPD2, alors qu'une phase INITSN2 est mise en œuvre, la grille TG2 est mise à l'état passant ; - pendant chaque phase TR2, les transistors RSTi qui sont connectés au noeud SN2, c'est à dire les transistors RST2 et RST3 dans cet exemple, sont maintenus bloqués ; - dans cet exemple, pendant chaque phase TR2, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG2 ; - pendant chaque phase RD2, les transistors RST2 et RST3 sont maintenus bloqués ; - entre chaque phase TR2 et la phase RD2 suivante où le niveau de signal SN2 est lu, les transistors RST2 et RST3 sont maintenus bloqués ; - de la fin de chaque phase INITSN3 précédant une phase RD3 correspondante de lecture d'un niveau d'initialisation du noeud SN3, jusqu'au début de cette phase RD3, les transistors RST2 et RST3 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase RD2 de lecture d'un niveau d'initialisation du noeud SN2 et la phase TR2 suivante, les transistors RSTi qui sont connectés au noeud SN2, c'est à dire les transistors RST2 et RST3 dans cet exemple, sont maintenus bloqués. De manière similaire, pour le pixel Pix1 : - pendant chaque phase INITSN1, le transistor RST1 qui couple le noeud SN1 au noeud 100 est maintenu à l'état passant ; - pendant chaque phase INITPD1, alors qu'une phase INITSN1 est mise en œuvre, la grille TG1 est mise à l'état passant ; - pendant chaque phase TR1, les transistors RST1 et RST2 sont maintenus bloqués ; - dans cet exemple, pendant chaque phase TR1, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant de la grille TG1 ; - pendant chaque phase RD1, les transistors RST1 et RST2 sont maintenus bloqués ; - entre chaque phase TR1 et la phase RD1 suivante où le niveau de signal SN1 est lu, les transistors RST1 et RST2 sont maintenus bloqués ; - de la fin de chaque phase INITSN1 précédant une phase RD1 correspondante de lecture d'un niveau d'initialisation du noeud SN1, jusqu'au début de cette phase RD1, les transistors RST1 et RST2 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase RD1 de lecture d'un niveau d'initialisation du noeud SN1 et la phase TR1 suivante, les transistors RSTi qui sont connectés au noeud SN1, c'est à dire les transistors RST1 et RST2 dans cet exemple, sont maintenus bloqués. Selon un mode de réalisation où le capteur fonctionne en pleine résolution, comme cela est illustré en , pour que chaque noeud SNi voit, à la fin de chaque phase d'initialisation INITSNi de ce noeud, la même injection de charges résultant de la mise à l'état bloqué des transistors RSTi qui couplent ce noeud SNi au noeud 100, le premier des transistors RSTi qui couple ce noeud SNi a être mis à l'état bloqué est celui du pixel Pixi comprenant ce noeud SNi. Dit autrement, lorsqu'une phase d'initialisation est mise en œuvre simultanément dans deux pixels Pixi successifs, il est d'abord mis fin à la phase d'initialisation de celui des deux pixels Pixi qui est le plus éloigné du noeud 100 en commutant à l'état bloqué son transistor RSTi, puis il est mis fin à la phase d'initialisation de celui des pixels qui est le plus proche du noeud 100 en commutant à l'état bloqué son transistor RSTi. Ce mode de réalisation peut s'appliquer à tous les modes de réalisation décrits dans la présente demande où le capteur fonctionne en pleine résolution. Par exemple, en , chaque phase d'initialisation INITSN4 du noeud SN4 du pixel Pix4 est mise en œuvre simultanément à une phase d'initialisation INITSN3 du noeud SN3. Du fait que, entre les pixels Pix3 et Pix4, c'est le pixel Pix3 qui est le plus proche du noeud 100 et le pixel Pix4 qui est le plus éloigné de ce noeud 100, la phase d'initialisation INITSN4 se termine en commutant à l'état bloqué le transistor RST4, puis la phase d'initialisation INITSN3 se termine en commutant à l'état bloqué le transistor RST3. Ainsi, l'injection de charges sur le noeud SN4 résultant de la fin de la phase INITSN4 est la même que l'injection de charges sur le noeud SN3 résultant de la fin de la phase INITSN3. De manière similaire, en , chaque phase INITSN3 se termine avant la fin d'une phase INITSN2 correspondante, et chaque phase INITSN2 se termine avant la fin d'une phase INITSN1 correspondante. Par ailleurs, dans un mode de fonctionnement à obturation globale, comme cela est connu de la personne du métier, chaque phase de lecture RDi d'un noeud SNi peut comprendre une mémorisation, par le circuit OUTi, du niveau d'initialisation ou de signal lu sur ce noeud SNi, le ou les niveaux mémorisés étant ensuite lu lors d'une phase de lecture du pixel Pixi, par exemple quand les pixels du capteur sont lus en lisant tous les pixels d'une ligne simultanément, une ligne après l'autre. Cela peut également s'appliquer à un mode de fonctionnement en obturation déroulante. En pratique, en fonctionnement en dynamique augmentée, les phases bINITPDj, bINITSNj, bTRj, bRDj et bINTj décrites pour chaque groupe Gj de pixels Pixi pour un fonctionnement en obturation déroulante (figures 3, 6 et 7) s'appliquent en fonctionnement en obturation globale, à la différence que les phases INITSNi, INITPDi, TRi, RDi et INTi sont mises en œuvre simultanément dans tous les pixels Pixi d'une association de N pixels successifs du capteur, comme cela va maintenant être illustré en relation avec les figures 9 et 10. La représente des chronogrammes illustrant un exemple d'un mode de fonctionnement des pixels de la , dans le cas où le capteur fonctionne en obturation globale et en dynamique augmentée. Plus particulièrement, la illustre un exemple de fonctionnement en obturation globale et en dynamique augmentée où N est égal à 4, K est égal à 2 et M est donc égal à 2. Dans cet exemple, le groupe G1 comprend les pixels Pix1 et Pix2 successifs, et le groupe G2 comprend les pixels Pix3 et Pix4 successifs. Ainsi, en reprenant ce qui a déjà été indiqué en relation avec les figures 3, 6 et 7, à savoir que, dans chaque groupe Gj, chaque transistor RSTi connectant les noeuds SNi de deux pixels Pixi du groupe est maintenu passant, et en l'appliquant à l'exemple de la , alors les transistors RST2 et RST4 sont maintenus passant. Dans cet exemple, pour chaque groupe Gj, le capteur met en œuvre successivement : une phase bINITPDj d'initialisation des photodiodes PDi des pixels Pixi de ce groupe, pendant une phase bINITSNj des noeuds SNi des pixels Pixi de ce groupe ; une phase d'intégration bINTj débutant à la fin de la phase bINITPDj ; une phase de transfert bTRj des charges photogénérées dans les photodiodes PDi des pixels Pixi du groupe Gj vers les noeuds SNi de ces pixels mise en œuvre à la fin de l'intégration bINTj ; une première phase de lecture bRDj des noeuds SNi des pixels Pixi du groupe Gj mise en œuvre après cette phase de transfert bTRj, de sorte à lire un niveau de signal de ces noeuds SNj ; et après cette phase de lecture RDj du niveau de signal des noeuds SNi des pixels du groupes Gj, une répétition des phases ci-dessus. Dans cet exemple, chaque lecture d'un niveau de signal d'un groupe Gj comprend la succession d'une phase de transfert bTRj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bTRj jusqu'au début de cette phase bRDj. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration bINTj de chaque groupe Gj, il y a une deuxième phase de lecture bRDj pour lire un niveau d'initialisation des noeuds SNi des pixels Pixi du groupe. Cette deuxième phase bRDj est mise en œuvre après une phase d'initialisation bINITSNj correspondante, et, dans l'exemple de la figure ç, avant la phase de transfert bTRj marquant la fin de la phase d'intégration bINTj. Dans cet exemple, chaque lecture d'un niveau d'initialisation d'un groupe Gj comprend la succession d'une phase bINITSNj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bNIITSNj jusqu'au début de cette phase bRDj. Dans l'exemple de la , comme dans les exemples précédant, chaque transistor RSTi est à l'état passant, respectivement bloqué, lorsque le signal VRSTi correspondant est à l'état haut, respectivement bas, et, en outre, chaque grille de transfert TGi est passante, respectivement bloquée, lorsque le signal VTGi correspondant est à l'état haut, respectivement bas. Dans l'exemple de la , pour le groupe G2 : - pendant chaque phase bINITSN2, les transistors RST1, RTS2, RST3 et RST4 sont maintenus simultanément à l'état passant ; - pendant chaque phase bINITPD2, alors qu'une phase bINITSN2 est mise en œuvre, les grilles TG3 et TG4 sont mises à l'état passant ; - pendant chaque phase bTR2, le transistor RST3 est maintenu bloqué ; - dans cet exemple, pendant chaque phase bTR2, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant, de préférence simultanée, de chacune des grilles TG3 et TG4 des pixels Pix3 et Pix4 du groupe G2 ; - pendant chaque phase bRD2, le transistor RST3 est maintenu bloqué ; - entre chaque phase bTR2 et la phase bRD2 suivante où le niveau de signal des noeuds SN3 et SN4 est lu, le transistor RST3 est maintenu bloqué ; - de la fin de chaque phase bINITSN2 précédant une phase bRD2 correspondante de lecture d'un niveau d'initialisation des noeuds SN3 et SN4 des pixels Pix3 et Pix4 du groupe, jusqu'au début de cette phase bRD2, le transistor RST3 est maintenu bloqué ; et - dans cet exemple, entre chaque phase bRD2 de lecture d'un niveau d'initialisation des noeud SN3 et SN4 et la phase bTR2 suivante, le transistor RST3 qui est connecté entre le noeud SN3 du pixel Pix3 du groupe G2 et le noeud SN2 du pixel Pix2 du groupe G1 est maintenu bloqué. De manière similaire, pour le groupe G1 : - pendant chaque phase bINITSN1, les transistors RST1 et RTS2, qui couplent les noeuds SN2 et SN1 au noeud 100 sont maintenus simultanément à l'état passant ; - pendant chaque phase bINITPD1, alors qu'une phase bINITSN1 est mise en œuvre, les grilles TG1 et TG2 sont mises à l'état passant, de préférence simultanément ; - pendant chaque phase bTR1, les transistors RST1 et RST3 sont maintenus bloqués ; - dans cet exemple, pendant chaque phase bTR1, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant, de préférence simultanée, de chacune des grilles TG2 et TG1 des pixels Pix2 et Pix1 du groupe G1 ; - pendant chaque phase bRD1, les transistors RST1 et RST3 sont maintenus bloqués ; - entre chaque phase bTR1 et la phase bRD1 suivante où le niveau de signal des noeuds SN1 et SN2 est lu, les transistors RST1 et RST3 sont maintenus bloqués ; - de la fin de chaque phase bINITSN1 précédant une phase bRD1 correspondante de lecture d'un niveau d'initialisation des noeuds SN2 et SN1 des pixels Pix2 et Pix1 du groupe G1, jusqu'à cette phase de lecture bRD1, les transistors RST1 et RST3 sont maintenus bloqués ; et - dans cet exemple, entre chaque phase bRD1 de lecture d'un niveau d'initialisation des noeud SN1 et SN2 et la phase bTR1 suivante, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 du groupe G1 et le noeud 100, et le transistor RST3 qui est connecté entre le noeud SN2 du pixel Pix2 du groupe G1 et le noeud SN3 du pixel Pix3 de l'autre groupe G2 sont maintenus bloqués. Selon un mode de réalisation où le capteur fonctionne en dynamique augmentée, comme cela est illustré en , pour que, chaque groupe Gj, les noeuds de chaque groupe voient, à la fin de chaque phase d'initialisation bINITSNj des noeuds de ce groupe, la même injection de charges résultant de la mise à l'état bloqué de chaque transistor RSTi connecté entre un noeud SNi d'un pixel d'un groupe Gj et le noeud 100 ou un noeud SNi d'un pixel d'un autre groupe Gj. Pour cela, le circuit de commande est configuré, pour chaque phase bINITSNj simultanée dans deux groupes successifs, pour : - puis mettre fin à la phase bINITSNj de celui des deux groupes Gj qui est le plus éloignée du noeud 100, en commutant à l'état bloqué le transistor RSTi du pixel Pixi qui est le plus proche du noeud 100 dans ce groupe Gj, - puis mettre fin à la phase bINITSNj de celui des deux groupes Gj qui est le plus proche du noeud 100, en commutant à l'état bloqué le transistor RSTi du pixel Pixi qui est le plus proche du noeud 100 dans ce groupe Gj. Ce mode de réalisation peut s'appliquer à tous les modes de réalisation décrits dans la présente demande où le capteur fonctionne en dynamique augmentée. Par exemple, en , chaque phase d'initialisation bINITSN2 du groupe G2 est mise en œuvre simultanément à une phase bINITSN1 du groupe G1. Du fait que, entre les groupes G1 et G2, c'est le G1 qui est le plus proche du noeud 100 et le groupe G2 qui est le plus éloigné de ce noeud 100, la phase d'initialisation bINITSN2 se termine en commutant à l'état bloqué le transistor RST3 du pixel Pix3 qui est le plus proche du noeud 100 dans le groupe G2, puis la phase d'initialisation bINITSN1 se termine en commutant à l'état bloqué le transistor RST1 du pixel Pix1 qui est le plus proche du noeud 100 dans le groupe G1. Ainsi, l'injection de charges sur les noeuds SN4 et SN3 du groupe G1 à la fin de la phase bINITSN1 est la même que l'injection de charges sur les noeuds SN2 et SN1 du groupe G2 à la fin de la phase bINITSN2. La représente des chronogrammes illustrant un autre exemple du mode de fonctionnement décrit en relation avec la . Plus particulièrement, la illustre, comme la , un exemple de fonctionnement en obturation globale et en dynamique augmentée, à la différence que, en , N est égal à 4, K est égal à 1 et M est donc égal à 4. Dit autrement, la illustre ce qui a été décrit pour N égal 4 en relation avec la , lorsque cela est adapté au cas d'un seul groupe G1 de 4 pixels. Ainsi, sauf indication contraire, tous ce qui a été décrit en relation avec la s'applique à la . Dans cet exemple, en reprenant ce qui a déjà été indiqué en relation avec les figures 3, 6, 7 et 9, à savoir que, dans chaque groupe Gj, chaque transistor RSTi connectant les noeuds SNi de deux pixels Pixi du groupe est maintenu passant, et en l'appliquant à l'exemple de la , alors les transistors RST2, RST3 et RST4 sont maintenus passant. Dans cet exemple, chaque lecture d'un niveau de signal d'un groupe Gj comprend la succession d'une phase de transfert bTRj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bTRj jusqu'au début de cette phase bRDj. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration bINTj de chaque groupe Gj, en plus d'une première phase de lecture bRDj pour lire un niveau de signal des noeuds SNi des pixels Pixi du groupe, il y a une deuxième phase de lecture bRDj pour lire un niveau d'initialisation des noeuds SNi des pixels Pixi du groupe. Cette deuxième phase bRDj est mise en œuvre après une phase d'initialisation bINITSNj correspondante, et, dans l'exemple de la , avant la phase de transfert bTRj marquant la fin de la phase d'intégration bINTj. Dans cet exemple, chaque lecture d'un niveau d'initialisation d'un groupe Gj comprend la succession d'une phase bINITSNj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bNIITSNj jusqu'au début de cette phase bRDj. Ainsi, dans l'exemple de la : - pendant chaque phase bINITSN1, les transistors RST1, RTS2, RST3 et RST4 sont maintenus simultanément à l'état passant ; - pendant chaque phase bINITPD1, alors qu'une phase bINITSN1 est mise en œuvre, les grilles TG1, TG2, TG3 et TG4 sont mises à l'état passant, de préférence simultanément ; - pendant chaque phase bTR1, le transistor RST1 qui est connecté entre les noeuds SN1 et 100 est maintenu bloqué ; - dans cet exemple, pendant chaque phase bTR1, un seul transfert de charges est mis en œuvre au moyen d'une unique mise à l'état passant, de préférence simultanée, de chacune des grilles TG1, TG2, TG3 et TG4 des pixels du groupe G1 ; - pendant chaque phase bRD1, le transistor RST1 est maintenu bloqué ; - entre chaque phase bTR1 et la phase bRD1 suivante où le niveau de signal des noeuds SN1, SN2, SN3 et SN4 est lu, le transistor RST1 est maintenu bloqué ; - entre la fin de chaque phase bINITSN1 précédant une phase bRD1 correspondante de lecture d'un niveau d'initialisation des noeuds SN1, SN2, SN3 et SN4 des pixels du groupe, le transistor RST1 est maintenu bloqué ; et - dans cet exemple, entre chaque phase bRD1 de lecture d'un niveau d'initialisation des noeuds SN1, SN2, SN3 et SN4 et la phase bTR1 suivante, le transistor RST1 qui est connecté entre le noeud SN1 du pixel Pix1 et le noeud 100 est maintenu bloqué. On a décrit ci-dessus des exemples de modes de réalisation et de variantes dans lesquelles le capteur décrit en relation avec la ou 4 fonctionne en obturation déroulante ou en obturation globale, et, sélectivement, en pleine résolution ou en dynamique augmentée. Le capteur décrit en relation les figures 1 et 4 peut également, dans d'autre modes de réalisation, fonctionner en capture indirecte de temps de vol, et, sélectivement, en pleine résolution ou en dynamique augmentée comme cela va maintenant être décrit en relation avec les figures 11, 12, 13 et 14. A titre d'exemple, dans un capteur de temps de vol indirect, un signal lumineux modulé à une fréquence donnée est émis par le capteur en direction d'une scène à imager, et les pixels du capteur reçoivent un signal lumineux réfléchi par la scène. Les pixels du capteur sont alors configurés pour acquérir des échantillons du signal lumineux réfléchi, par exemple au moins échantillons par période du signal lumineux correspondant chacun à un déphasage différent par rapport au signal lumineux réfléchi. A partir de ces échantillons acquis par les pixels du capteur, il est possible de déterminer, pour chaque point de la scène à imager, un déphasage entre le signal lumineux émis et le signal lumineux correspondant réfléchi par ce point de la scène. A partir de ce déphasage, il est possible de déterminer une distance entre ce point de la scène et le capteur. Dans un tel capteur, chaque pixel est, par exemple, configuré pour acquérir plusieurs échantillons pour un, deux, trois ou quatre déphasages différents par rapport au signal émis. Par exemple, chaque pixel Pixi décrit précédemment en relation avec les figures 1 et 4 peut permettre d'acquérir des échantillons avec un seul déphasage par rapport au signal émis en ajoutant, dans chaque pixel Pixi, un transistor d'initialisation de la photodiode PDi du pixel. Ce transistor d'initialisation de photodiode est alors connecté entre la photodiode et un potentiel d'initialisation de la photodiode PDi, par exemple le potentiel Vrst. Lors d'une phase de transfert, correspondant ici à une phase d'intégration, plusieurs transferts successifs de charges photogénérées sont mis en œuvre vers le noeud SNi du pixel Pixi par l'intermédiaire de la grille TGi, et, entre deux transferts vers le noeud SNi, les charges de la photodiode sont évacuées vers le potentiel d'initialisation de photodiode par l'intermédiaire du transistor supplémentaire d'initialisation de photodiode. La illustre un pixel d'un capteur iToF selon un autre exemple d'un mode de réalisation. Plus particulièrement, la illustre un pixel Pixi d'une association de N pixels Pixi successifs d'une même colonne du capteur. Bien que le capteur ne soit pas entièrement représenté en , le capteur comprend une matrice de pixels organisés en lignes et en colonnes. De préférence, les colonnes sont toutes identiques et les lignes sont toutes identiques. En outre, le capteur comprend un circuit de commande des pixels non représenté en . Bien que cela ne soit pas illustré en , chaque colonne du capteur peut comprendre exactement une association de N pixels Pixi connectés entre eux de la manière illustrée en , ou alors plusieurs associations successives de N pixels Pixi dans chacune desquelles les N pixels sont connectés entre eux de la manière illustrée en . Le pixel Pixi de la comprend de nombreux éléments en commun avec les pixels Pixi décrits précédemment en relation avec les figures 1 et 4, et seules les différences entre le pixel Pixi de la et les pixels Pix décrits précédemment sont ici mises en exergue. Par rapport aux pixels Pixi précédents, le pixel Pixi de la comprend un deuxième noeud de détection SNbi couplé à la photodiode PDi, dans cet exemple par une deuxième grille de transfert TGbi, par exemple, connectée entre la photodiode PDi et le noeud SNbi. Par exemple, la grille TGbi est connectée à la même électrode de la photodiode PDi que la grille TGi. Par exemple, la grille TGbi reçoit un signal de commande VTGbi, par exemple fourni par le circuit de commande des pixels. Ainsi, chaque deux transferts de charges vers le noeud SNi du pixel est alterné avec un transfert de charges vers le noeud SNbi. Par exemple, le Pixi comprend en outre un circuit de lecture OUTbi du noeud SNbi du pixel. Le circuit OUTbi est connecté au noeud SNbi. A titre d'exemple, lorsque les N pixels Pixi appartiennent à une même colonne, dans chacun des N pixels Pixi, comme cela est illustré en pour un pixel Pixi, le circuit OUTbi couple le noeud SNbi du pixel à une ligne conductrice Vbx commune à tous les pixels de la colonne, cette ligne Vxb ayant, par exemple, une extrémité connectée à un circuit de lecture des pixels de la colonne. En variante, le circuit OUTi du pixel Pix est également connecté au noeud SNbi et permet la lecture des deux noeuds SNi et SNbi du pixel. Comme cela est illustré pour un pixel Pixi en , chacun des N pixels Pixi comprend en outre un transistor RSbTi connecté au noeud SNbi du pixel. Plus particulièrement, dans chacun des N pixels Pixi, le transistor RSTbi, respectivement RSTi, a une première borne de conduction connectée au noeud SNbi, respectivement SNi. Dans chacun des N pixels, le transistor RSTbi est, par exemple, identique au transistor RSTi. A titre d'exemple, le transistor RSTbi et le transistor RSTi sont commandés de manière identique dans chaque pixel Pixi. Bien que cela ne soit pas illustré en , de manière similaire à ce qui a été indiqué en relation avec la ou la , l'un des N pixels Pixi disposé à une extrémité de l'association des N pixels Pixi successifs de la colonne a son transistor RSTi, respectivement RSTbi, qui est connecté entre le noeud SNi, respectivement SNbi, du pixel et le noeud 100 d'application d'un potentiel d'initialisation Vrst. A titre d'exemple, le pixel Pix1 a son transistor RST1, respectivement RSTb1, connecté entre le noeud SN1, respectivement SNb1, et le noeud 100. Plus particulièrement, le transistor RST1 a sa deuxième borne de conduction connectée au noeud 100. Par exemple, comme c'était déjà le cas en figures 1 et 4, l'indice i des N pixels successifs augmente en s'éloignant du noeud 100. Les autres des N pixels Pixi, c'est à dire tous les pixels Pixi à l'exception de celui qui a son transistor RSTi, respectivement RSTbi, connecté au noeud 100, ont chacun leur transistor RSTi, respectivement RSTbi, qui est connecté entre le noeud SNi, respectivement SNbi, du pixel et le noeud SNi-1, respectivement SNBi-1, du pixel Pixi-1 voisin. Dit autrement, chaque pixel Pixi a la deuxième borne de conduction de son transistor RSTi, respectivement RSTbi, qui est connectée au noeud SNi-1, respectivement SNbi-1, du pixel Pix-1 voisin. Dit autrement, pour chaque deux pixels Pixi successifs parmi les N pixels celui des deux pixels qui est le plus éloigné du noeud 100 a son transistor RSTi, respectivement RSTbi, connecté entre les noeuds SNi, respectivement SNbi, de ces deux pixels. Par ailleurs, dans l'exemple de la , le pixel Pixi comprend un transistor AB connectée entre la photodiode PDi et un noeud 1100 d'application d'un potentiel Vab. Le transistor AB est commandé par un signal VAB appliqué sur sa grille, par exemple par le circuit de commande des pixels. Ce transistor AB est par exemple le transistor d'initialisation de la photodiode PDi du pixel Pixi, qui est mis à l'état passant pour initialiser la photodiode PDi. Ce transistor AB peut également être utilisé pour mettre en œuvre une fonction anti-éblouissement, par exemple en adaptant la valeur du niveau du signal VAB lorsque cette fonction anti-éblouissement est mise en œuvre. Le pixel Pixi de la permet de capturer (ou transférer) sur le noeud SNi des échantillons avec un premier déphasage par rapport au signal émis, par exemple en rendant passant, à chaque période du signal émis, la grille TGi pendant une fraction de la période du signal émis. Le pixel Pixi de la permet également de capturer (ou transférer) sur le noeud SNbi des échantillons avec un deuxième déphasage par rapport au signal émis, par exemple en rendant passant, à chaque période du signal émis, la grille TGbi pendant une fraction de la période du signal émis. La personne du métier sera en mesure d'adapter la description faite ci-dessus en relation avec la au cas d'un pixel Pixi configuré pour acquérir des échantillons avec trois déphasages différents, par exemple en connectant à la photodiode PDi un troisième ensemble d'une grille de transfert, d'un noeud de détection, d'un transistor d'initialisation du noeud de transfert et, par exemple, d'un circuit de lecture connecté, par exemple, à une ligne de lecture correspondante. La personne du métier sera également en mesure d'adapter la description faite ci-dessus en relation avec la au cas d'un pixel Pixi configuré pour acquérir des échantillons avec quatre déphasages différents, par exemple en connectant à la photodiode PDi, en plus du troisième ensemble introduit ci-dessus, un quatrième ensemble d'une grille de transfert, d'un noeud de détection, d'un transistor d'initialisation du noeud de transfert et, par exemple, d'un circuit de lecture connecté, par exemple, à une ligne de lecture correspondante. Dans un capteur comprenant des pixels Pixi fonctionnant en capture de temps de vol indirect, pour N pixels Pixi successifs d'une même colonne, par exemple N pixels Pix tels que décrits en relation avec la , le fonctionnement des pixels Pixi est similaire au fonctionnement en obturation globale, à la différence que chaque phase de transfert de charges photogénérées vers un noeud de détection du pixel comprend plusieurs transferts de charges successifs. Par exemple, une phase de transfert de charges photogénérées dans la photodiode PDi vers le noeud SNi d'un pixel Pixi comprend plusieurs transferts successifs comprenant chacun une mise à l'état passant de la grille TGi correspondante, chaque deux transferts successifs étant séparés l'un de l'autre par une mise à l'état bloqué de cette grille TGi. Plus généralement, en fonctionnement à pleine résolution, les phases INITPDi, INITSNi, TRi, RDi et INTi décrites pour chaque pixels Pixi pour un fonctionnement en obturation déroulante (figures 2 et 5) ou en obturation globale ( ) s'appliquent pour un fonctionnement en capture de temps de vol indirect, à la différence que les phases TRi comprennent chacune plusieurs transferts successifs vers chaque noeud de détection du pixel Pixi comme cela va maintenant être illustré en relation avec la . Dans un fonctionnement en capture de temps de vol indirect, comme pour un fonctionnement en obturation globale, les phases INITSNi, INITPDi, TRi, RDi et INTi sont mises en œuvre simultanément dans tous les pixels Pixi d'une association de N pixels successifs du capteur. La représente des chronogrammes illustrant un exemple d'un mode de fonctionnement du pixel Pixi de la , dans le cas où le capteur fonctionne en capture de temps de vol indirect et en pleine résolution. L'exemple de la correspond plus particulièrement à l'exemple de la dans le cas où chaque pixel Pixi de la est remplacé par un pixel Pixi tel que décrit en relation avec la . Ainsi, sauf indication contraire, ce qui a été décrit en relation avec la s'applique à la . Dans l'exemple de la , les signaux VTGi de commande des grilles de transfert TGi ont été représentés mais les signaux VTGbi des grilles de transfert TGbi n'ont pas été représentés. En effet, la forme de ces signaux VTGbi est à la portée de la personne du métier à partir de la présente description et de ses connaissances générales dans le domaine des capteurs de temps de vol indirect. En outre, dans l'exemple de la , les signaux VRSTbi de commande des transistors RSTbi n'ont pas été représenté. En effet, dans cet exemple, dans chaque pixel Pixi, les transistors RSTi et RSTbi sont commandés de la même manière, et les signaux VRSTi et VRSTbi sont donc identiques. Dans l'exemple de la , simultanément pour chaque pixel Pixi, le capteur met en œuvre : une phase d'initialisation INITSNi (INITSN1, INITSN2, INITSN3, INITSN4 en ) de chaque noeud de détection SNi et SNbi du pixel ; une phase INITPDi (INITPD1, INITPD2, INITPD3, INITPD4 en ) d'initialisation de la photodiode PDi du pixel, correspondant dans cet exemple à un état passant du transistor AB du pixel ; une phase d'intégration INTi (INT1, INT2, INT3 et INT4 en ) débutant à la fin de la phase INITPDi qui correspond dans cet exemple à une commutation à l'état bloqué du transistor AB du pixel ; une phase de transfert de charges TRi (TR1, TR2, TR3 et TR4 en ) correspondant à la phase d''intégration INTi, et comprenant ici plusieurs transferts successifs et alternés vers chacun des noeuds de détection SNi et SNbi du pixel Pixi ; une phase de lecture RDi (RD1, RD2, RD3 et RD4 en ) mise en œuvre après cette phase de transfert TRi, de sorte à lire un niveau de signal de chacun des noeuds de détection SNi et SNbi du pixel ; et après cette phase de lecture RDi du niveau de signal de chaque noeud de détection SNi, SNbi du pixel, une répétition des phases ci-dessus. Dans l'exemple de la , chaque phase INITPDi est représenté de manière très schématique par une durée correspondant à la mise en œuvre de cette phase INITPDi. Dans cet exemple, chaque phase INITPDi correspond à un l'état passant du transistor AB et peut donc ne pas être mise en œuvre, en tout ou partie, pendant une phase INITSNi correspondante. En outre, la fin de chaque phase INITPDi correspond à la mise à l'état bloqué du transistor AB. Dans cet exemple, chaque lecture des niveaux de signal du noeud SNi d'un pixel Pixi comprend la succession d'une phase de transfert TRi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation RSTi connecté au noeud SNi du pixel Pixi de la fin de cette phase TRi jusqu'au début de la phase RDi. En outre, dans cet exemple, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration INTi de chaque pixel Pixi, il y a une deuxième phase de lecture RDi (RD1, RD2, RD3 et RD4 en ) pour lire un niveau d'initialisation de chaque noeud de détection du pixel Pixi. Cette deuxième phase RDi est mise en œuvre après une phase d'initialisation INITSNi des noeuds de détection du pixel, et, dans l'exemple de la , avant la phase de transfert TRi suivant cette phase INITSNi. Dans cet exemple, chaque lecture d'un niveau d'initialisation du noeud SNi d'un pixel Pixi comprend la succession d'une phase d'initialisation INITSNi et d'une phase de lecture RDi, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation RSTi connecté au noeud SNi du pixel Pixi de la fin de cette phase INITSNi jusqu'au début de cette phase RDi. A titre d'exemple, en , chaque phase INITPDi se termine après la lecture d'un niveau d'initialisation des noeuds de détection du pixel Pixi. Ainsi, la est similaire à la , à la différence que : chaque phase d'intégration INTi est confondue avec, ou correspond à, une phase de transfert TRi ; chaque phase TRi comprend plusieurs transferts successifs, correspondant chacun à une mise à l'état passant d'une grille de transfert du pixel Pixi ; et chaque phase d'initialisation INITPDi est, dans cet exemple, mise en œuvre par une mise à l'état passant du transistor AB, le signal VAB n'étant pas illustré en . Comme cela a déjà été indiqué pour un fonctionnement en obturation globale, chaque phase de lecture d'un noeud de détection peut comprendre une mémorisation, par le circuit de lecture connecté à ce noeud de détection, du niveau d'initialisation ou de signal lu sur ce noeud de détection, le ou les niveaux mémorisés étant ensuite lus depuis ce circuit de lecture, lors d'une phase de lecture du pixel Pixi, par exemple quand les pixels du capteur sont lus une ligne après l'autre et simultanément dans chaque ligne. Dans l'exemple de la , la fin des phases INITSNi s'effectue successivement en partant du pixel Pixi le plus éloigné du noeud 100, de sorte que chaque noeud de détection voit la même injection de charge à la fin de la phase INITSNi qui le concerne. On a illustré ci-dessus que les phases INITPDi, INITSNi, TRi, RDi et INTi décrites pour chaque pixels Pixi pour un fonctionnement en obturation déroulante (figures 3 et 5) ou en obturation globale ( ) s'appliquent pour un fonctionnement en capture de temps de vol indirect, à la différence que les phases TRi comprennent chacune plusieurs transferts successifs vers chaque noeud de détection du pixel Pixi et, par exemple, que chaque phase INITPDi est mise en œuvre avec le transistor AB du pixel Pixi concerné, et pas nécessairement en même temps qu'une phase d'initialisation INITSNi. De manière similaire, les phases bINITPDj, bINITSNj, bTRi, RDj et bINTj décrites pour chaque pixels Pixi pour un fonctionnement en dynamique augmentée et en obturation déroulante (figures 4, 6 et 7) ou en obturation globale ( et 10) s'appliquent pour un fonctionnement en capture de temps de vol indirect, à la différence que les phases bTRj comprennent chacune plusieurs transferts successifs vers les noeud de détection des pixels Pixi du groupe Gj et, par exemple, que chaque phase bINITPDj est mise en œuvre avec le transistor AB du pixel Pixi concerné, et pas nécessairement en même temps qu'une phase d'initialisation bINITSNj, comme cela va maintenant être illustré en relation avec les figures 13 et 14. Dans un fonctionnement en capture de temps de vol indirect, comme pour un fonctionnement en obturation globale, les phases bINITSNj, bINITPDj, bTRj, bRDj et bINTj sont mises en œuvre simultanément dans tous les pixels Pixi d'une association de N pixels successifs du capteur. Les figures 13 et 14 représentent chacune des chronogrammes illustrant un exemple d'un mode de fonctionnement du pixel Pixi de la , dans le cas où le capteur fonctionne en capture de temps de vol indirect et en dynamique augmentée. L'exemple de la correspond plus particulièrement à l'exemple de la dans le cas où chaque pixel Pixi de la est remplacé par un pixel Pixi tel que décrit en relation avec la , et où les pixels fonctionnent en capture de temps de vol indirect plutôt qu'en obturation globale. En particulier, en , N est égal à 4, K est égal à 2 et M est égal à 2, le groupe G1 comprend les pixels Pix1 et Pix2 successifs, et le groupe G2 comprend les pixels Pix3 et Pix4 successifs. Ainsi, sauf indication contraire, ce qui a été décrit en relation avec la s'applique à la . L'exemple de la correspond plus particulièrement à l'exemple de la dans le cas où chaque pixel Pixi de la est remplacé par un pixel Pixi tel que décrit en relation avec la , et où les pixels fonctionnent en capture de temps de vol indirect plutôt qu'en obturation globale. En particulier, en , N est égal à 4, K est égal à 1, M est égal à 4 et le groupe G1 comprend les pixels successifs Pix1, Pix2, Pix3 et Pix4. Ainsi, sauf indication contraire, ce qui a été décrit en relation avec la s'applique à la . Dans les figures 13 et 14, les signaux VTGi de commande des grilles de transfert TGi ont été représentés mais les signaux VTGbi des grilles de transfert TGbi n'ont pas été représentés. En effet, la forme de ces signaux VTGbi est à la portée de la personne du métier à partir de la présente description et de ses connaissances générales dans le domaine des capteurs de temps de vol indirect. En outre, dans les figures 13 et 14, les signaux VRSTbi de commande des transistors RSTbi n'ont pas été représenté. En effet, dans ces exemple, dans chaque pixel Pixi, les transistors RSTi et RSTbi sont commandés de la même manière, et les signaux VRSTi et VRSTbi sont donc identiques. Dans les exemples de figures 13 et 14, simultanément pour chaque groupe Gj de pixels Pixi, le capteur met en œuvre : une phase d'initialisation bINITSNj (bINITSN1 et bINITSN2 en 3, bINITSN1 en ) de chaque noeud de détection SNi et SNbi des pixels du groupe Gj (G1 et G2 en , G1 en ) ; une phase bINITPDj (bINITPD1 et bINITPD2 en , bINITPD1 en 4) d'initialisation de la photodiode PDi de chaque pixel Pixi du groupe, correspondant dans cet exemple à un état passant du transistor AB de chaque pixel Pixi du groupe ; une phase d'intégration bINTj (bINT1 et bINT2 en , bINT1 en 4) débutant à la fin de la phase bINITPDj qui correspond, dans cet exemple, à la commutation à l'état bloqué du transistor AB de chaque pixel Pixi du groupe ; une phase de transfert de charges bTRj (bTR1 et bTR2 en , bTR1 en ) correspondant à la phase d'intégration bINTj, et comprenant ici plusieurs transferts successifs vers les noeuds de détection SNi des pixels Pixi du groupe et plusieurs transferts successifs vers les noeuds de détection SNbi des pixels Pixi du groupe, les transferts vers les noeuds SNi et les transferts vers les noeuds SNbi étant alternés ; une phase de lecture bRDj (bRD1 et bRD2 en , bRD1 en 4) mise en œuvre après cette phase de transfert bTRj, de sorte à lire un niveau de signal des noeuds de détection SNi des pixels du groupe et, par exemple simultanément, un niveau de signal des noeuds de détection SNbi des pixels du groupe ; et après cette phase de lecture bRDj des niveaux de signal des noeuds SNi, SNbi du groupe, une répétition des phases ci-dessus. Dans l'exemple des figures 13 et 14, les signaux VAB de commande des transistors AB des pixels Pixi ne sont pas représentés, et chaque phase bINITPDj est représentée de manière très schématique par une durée correspondant à sa mise en œuvre. Dans cet exemple où chaque phase bINITPDj correspond à l'état passant des transistors AB des pixels du groupe Gj, chaque phase bINITDj peut donc ne pas être mise en œuvre, en tout ou partie, pendant une phase bINITSNj correspondante comme cela est représenté dans les figures 13 et 14. Dans ces exemples, chaque lecture d'un niveau de signal des noeuds SNi des pixels Pixi d'un groupe Gj comprend la succession d'une phase de transfert bTRj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bTRj jusqu'au début de cette phase bRDj. En outre, dans ces exemples, un double échantillonnage corrélé est mis en œuvre. Ainsi, pour chaque phase d'intégration bINTj de chaque groupe Gj, il y a une deuxième phase de lecture bRDj pour lire un niveau d'initialisation des noeuds SNi des pixels Pixi du groupe. Cette deuxième phase bRDj est mise en œuvre après une phase d'initialisation bINITSNj correspondante, et, dans ces exemples, avant le début de la phase bTRj (ou bINTj) suivante. Dans ces exemples, chaque lecture d'un niveau d'initialisation des noeuds SNi des pixels Pixi d'un groupe Gj comprend la succession d'une phase bINITSNj et d'une phase de lecture RDj, et le circuit de commande est configuré pour maintenir bloqué chaque transistor d'initialisation connecté entre le noeud SNi d'un pixel Pixi dudit groupe Gj et soit le noeud SNi d'un pixel Pixi d'un autre groupe Gj, soit le noeud 100, de la fin de cette phase bNIITSNj jusqu'au début de cette phase bRDj. A titre d'exemple, en figures 13 et 14, chaque phase bINITPDj se termine après la lecture d'un niveau d'initialisation des noeuds de détection des pixels Pixi du groupe Gj. Ainsi, la 3 est similaire à la , et la est similaire à la , à la différence que : chaque phase d'intégration bINTj est confondue avec, ou correspond à, une phase de transfert bTRj ; chaque phase bTRj comprend plusieurs transferts successifs vers les noeuds SNi des pixels du groupe Gj, chaque transfert vers les noeuds SNi correspondant à une mise à l'état passant des grilles de transfert des pixels Pixi du groupe; et chaque phase d'initialisation bINITPDj est, dans cet exemple, mise en œuvre par une mise à l'état passant du transistor AB, le signal VAB n'étant pas illustré en 3. Comme cela a déjà été indiqué pour un fonctionnement en obturation globale, chaque phase de lecture d'un noeud de détection peut comprendre une mémorisation, par le circuit de lecture connecté à ce noeud de détection, du niveau d'initialisation ou de signal lu sur ce noeud de détection, le ou les niveaux mémorisés étant ensuite lus depuis ce circuit de lecture, lors d'une phase de lecture du pixel Pixi, par exemple quand les pixels du capteur sont lus une ligne après l'autre et simultanément dans chaque ligne. Dans l'exemple de la , le capteur fonctionne en dynamique augmentée et dans chaque groupe Gj, les noeuds de chaque groupe voient, à la fin de chaque phase d'initialisation bINITSNj des noeuds de ce groupe, la même injection de charges résultant de la mise à l'état bloqué de chaque transistor RSTi connecté entre un noeud SNi d'un pixel d'un groupe Gj et le noeud 100 ou un noeud SNi d'un pixel d'un autre groupe Gj. Cela est mis en œuvre de la même façon qu'indiqué en relation avec la , en décalant la fin des phases bINITSNj. Dans les exemples de modes de réalisation décrits ci-dessus en relation avec les figures 1 à 10, chaque phase INITPDi ou bINITPDj comprend une mise à l'état passant, pendant une phase INITSNi ou bINITPDj correspondante, de la grille TGi connectée à chaque photodiode PDi concernée par cette phase, alors que, dans les exemples de modes de réalisation décrits en relation avec les figures 10 à 14, INITPDi ou bINITPDj comprend une mise à l'état passant, pendant une phase INITSNi ou bINITPDj correspondante, du transistor d'intialisation de photodiode connecté chaque photodiode PDi concernée par cette phase. La personne du métier sera en mesure de prévoir que les pixels Pixi des figures 1 et 4 comprennent chacun un transistor supplémentaire d'initialisation de photodiode, et d'adapter en conséquence les phases INITPDi décrites en relation avec les figures 2, 5 et 8 et les phases bINITPDj décrites en relation avec les figures 3, 6, 7, 9 et 10. De manière similaire, la personne du métier sera en mesure d'adapter les phases INITPDi décrites en relation avec la et les phases bINITPDj décrites en relation avec les figures 13 et 14, au cas où chacune de ces phases INITPDi, respectivement bINITPDj, est mise en œuvre pendant une phase correspondante INITSNi, respectivement bINITSNj, et comprend une mise à l'état passant des grilles de transfert de pixels Pixi concernés. Dans les exemples de modes de réalisation décrits ci-dessus en relation avec les figures 1 à 14, les N pixels successifs sont pris dans une même colonne. La personne du métier sera en mesure d'adapter la description faite de ces modes de réalisation au cas où les N pixels successifs font partie d'une même ligne comprenant une ou plusieurs associations de N pixels successifs. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Capteur de lumière comprenant une matrice de pixels arrangés en lignes et en colonnes et un circuit de commande des pixels, dans lequel : - chaque pixel (Pix1, Pix2, Pix3, Pix4) comprend une photodiode (PDi ; PD1, PD2, PD3, PD4), un noeud de détection (SN1, SN2, SN3, SN4) couplé à la photodiode et un transistor d'initialisation (RST1, RST2, RST3, RST4) connecté au noeud de détection ; - N pixels successifs (Pix1, Pix2, Pix3, Pix4) d'une colonne ou d'une ligne sont associés, avec N entier supérieur ou égal 2 ; - le transistor d'initialisation (RST1) d'un premier des N pixels (Pix1, Pix2, Pix3, Pix4) disposé à une extrémité de l'association des N pixels est connecté entre le noeud de détection (SN1) du premier pixel (RST1) et un noeud (100) d'application d'un potentiel d'initialisation (Vrst) ; - pour chaque deux pixels successifs (RST4, RST3 ; RST3, RST2; RST2, RST1) parmi les N pixels, le transistor d'initialisation (RST4 ; RST3 ; RST2) de celui des deux pixels (Pix4 ; Pix3 ; Pix2) qui est le plus éloigné de ladite extrémité est connecté entre les noeuds de détection (SN4, SN3 ; SN3, SN2 ; SN2, SN1) desdits deux pixels ; et - le circuit de commande est configuré pour mettre en œuvre des phases d'initialisation (INITSN1, INITSN2, INITSN3, INITSN4 ; bINITSN1, bINITSN2) des noeuds de détection (SN1, SN2, SN3, SN4) des N pixels, et, pour chaque phase d'initiation du noeud de détection de chacun desdits N pixels, pour maintenir à l'état passant simultanément les transistors d'initialisation couplant ledit noeud de détection au noeud d'application du potentiel d'initialisation (100). Capteur selon la revendication 1, dans lequel le circuit de commande est configuré, dans un premier mode de fonctionnement où les N pixels (Pix1, Pix2, Pix3, Pix4) sont répartis dans au moins un groupe (G1 ; G2) d'au moins deux pixels successifs (Pix1, Pix2 ; Pix3, Pix4) parmi les N pixels, et pour chaque groupe, pour maintenir à l'état passant le transistor d'initialisation (RST4 ; RST2) connecté entre les noeuds de détection (SN4, SN3 ; SN2, SN1) de chaque deux pixels successifs (Pix1, Pix2 ; Pix3, Pix4) dudit groupe. Capteur selon la revendication 2, dans lequel le circuit de commande est configuré, dans le premier mode de fonctionnement comprenant en outre, pour chaque groupe (G1 ; G2) des premières phases (bTR1 ; bTR2) de transfert de charges photogénérées vers les noeuds de détection (SN1, SN2 ; SN3, SN4) des pixels du groupe, et pour chaque groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1 ; RST3) connecté entre le noeud de détection (SN1 ; SN3) d'un pixel (Pix1 ; Pix3) dudit groupe (G1 ; G2) et le noeud de détection (SN2) d'un pixel (Pix2) d'un autre (G1) desdits groupes ou le noeud (100) d'application du potentiel d'initialisation (Vrst), pendant chaque première phase de transfert de charges photogénérées vers les noeuds de détection des pixels dudit groupe. Capteur selon la revendication 3, dans lequel chaque pixel comprend en outre une grille de transfert (TG1, TG2, TG3, TG4) couplant le noeud de détection (SN1, SN2, SN3, SN4) du pixel à la photodiode du pixel, et le circuit de commande est configuré pour commander, pour chaque groupe et simultanément pour chaque pixel dudit groupe, une seule commutation à l'état passant de la grille de transfert dudit pixel à chaque première phase (bTR1, bTR2, bTR3, bTR4) de transfert de charges vers les noeuds de détection des pixels dudit groupe. Capteur selon la revendication 3, dans lequel chaque pixel comprend en outre une grille de transfert couplant le noeud de détection du pixel à la photodiode du pixel, et le circuit de commande est configuré, pour chaque groupe et simultanément pour chaque pixel dudit groupe, pour commander plusieurs commutations successives à l'état passant de la grille de transfert dudit pixel à chaque première phase de transfert de charges vers les noeuds de détection des pixels dudit groupe. Capteur selon l'une quelconque des revendications 3 à 5, dans lequel le circuit de commande est configuré, dans le premier mode de fonctionnement comprenant en outre, pour chaque groupe (G1 ; G2), des premières phases de lecture (bRD1 ; bRD2) des noeuds de détection (SN1, SN2 ; SN3, SN4) des pixels du dudit groupe, et, pour chaque groupe (G1 ; G2), pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1 ; RST3) connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation pendant chaque première phase de lecture des noeuds de détection des pixels du groupe. Capteur selon la revendication 6, dans lequel le circuit de commande est configuré, dans le premier mode de fonctionnement, pour chaque groupe (G1 ; G2) et pour chaque lecture d'un niveau de signal dudit groupe comprenant successivement une première phase de transfert de charges photogénérées (bTR1 ; bTR2) vers les noeuds de détection (SN1, SN2 ; SN3, SN4) des pixels du groupe et une première phase de lecture (bRD1 ; bRD2) des noeuds de détection des pixels du groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1 ; RST3) connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation, de ladite première phase de transfert jusqu'à ladite première phase de lecture. Capteur selon la revendication 6 ou 7, dans lequel le circuit de commande est configuré, dans le premier mode de fonctionnement, pour chaque groupe (G1 ; G2) et pour chaque lecture d'un niveau d'initialisation dudit groupe comprenant successivement une phase (bINITSN1 ; bINITSN2) d'initialisation simultanée dans tous les pixels dudit groupe et une première phase de lecture (bRD1 ; bRD2) des noeuds de détection des pixels du groupe, pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1 ; RST3) connecté entre le noeud de détection d'un pixel dudit groupe et le noeud de détection d'un pixel d'un autre desdits groupes ou le noeud d'application du potentiel d'initialisation, de ladite phase d'initialisation (bINITSN1 ; bINITSN2) jusqu'à ladite première phase de lecture (bRD1 ; bRD2). Capteur selon l'une quelconque des revendications 2 à 8, dans lequel, le circuit de commande est configuré, pour chaque phase d'initialisation simultanée (bINITSN1 ; bINITSN2) dans les pixels de deux groupes (G1 ; G2) successifs, pour : - mettre fin à la phase d'initialisation (bINITSN2) des pixels de celui des deux groupes (G2) le plus éloigné du noeud (100) d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation (RST3) de celui des pixels (Pix3) dudit groupe (G2) qui est le plus proche du noeud (100) d'application du potentiel d'initialisation, - puis mettre fin à la phase d'initialisation (bINISN1) des pixels de celui des deux groupes (G1) qui est le plus proche du noeud (100) d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation (RST1) de celui des pixels (Pix1) dudit groupe (G1) qui est le plus proche du noeud (100) d'application du potentiel d'initialisation. Capteur selon l'une quelconque des revendications 2 à 9, dans lequel le circuit de commande est configuré, dans un deuxième mode de fonctionnement comprenant des deuxièmes phases (TR1, TR2, TR3, TR4) de transfert de charges photogénérées vers les noeuds de détection (SN1, SN2, SN3, SN4) desdits N pixels (Pix1, Pix2, Pix3, Pix4), et pour chacun desdits N pixels, pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1, RST2, RST3, RST4) connecté au noeud de détection (SN1, SN2, SN3, SN4) dudit pixel (Pix1, Pix2, Pix3, Pix4) pendant chaque deuxième phase (TR1, TR2, TR3, TR4) de transfert de charges vers le noeud de détection dudit pixel. Capteur selon la revendication 10 prise dans sa dépendance à la revendication 4 ou 5, dans lequel le circuit de commande est configuré, pour chacun desdits N pixels, pour commander une seule commutation à l'état passant de la grille de transfert (TG1) dudit pixel (Pix1) à chaque deuxième phase (TR1) de transfert de charges vers le noeud de détection (SN1) dudit pixel (Pix1). Capteur selon la revendication 10 prise dans sa dépendance à la revendication 4 ou 5, dans lequel le circuit de commande est configuré, pour chacun desdits N pixels, pour commander une plusieurs commutations à l'état passant de la grille de transfert (TG1) dudit pixel (Pix1) à chaque deuxième phase (TR1) de transfert de charges vers le noeud de détection (SN1) dudit pixel (Pix1). Capteur selon l'une quelconque des revendication 10 à 12, dans lequel le circuit de commande est configuré, dans le deuxième mode de fonctionnement comprenant en outre des deuxièmes phases de lecture (RD1, RD2, RD3, RD4) des noeuds de détection desdits N pixels (Pix1, Pix2, Pix3, Pix4) , et pour chacun desdits N pixels, pour maintenir à l'état bloqué chaque transistor (RST1, RST2, RST3, RST4) d'initialisation connecté au noeud de détection dudit pixel pendant chaque deuxième phase de lecture (RD1, RD2, RD3, RD4) du noeud de détection dudit pixel. Capteur selon la revendication 13, dans lequel le circuit de commande est configuré, dans le deuxième mode de fonctionnement, pour chacun desdits N pixels (Pix1, Pix2, Pix3, Pix4) et pour chaque lecture d'un niveau de signal dudit pixel comprenant successivement une deuxième phase de transfert (TR1, TR2, TR3, TR4) de charges photogénérées vers le noeud de détection dudit pixel et une deuxième phase de lecture (RD1, RD2, RD3, RD4) du noeud de détection SN1, SN2, SN3, SN4) dudit pixel, pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1, RST2, RST3, RST4) connecté audit noeud de détection, de ladite deuxième phase de transfert jusqu'à ladite deuxième phase de lecture. Capteur selon la revendication 13, dans lequel le circuit de commande est configuré, dans le deuxième mode de fonctionnement, pour chacun desdits N pixels et pour chaque lecture d'un niveau de signal dudit pixel comprenant successivement une phase d'initialisation (INITSN1) du noeud de détection (SN1) dudit pixel (Pix1) et une deuxième phase de lecture (RD1) du noeud de détection (SN1) dudit pixel, pour maintenir à l'état bloqué chaque transistor d'initialisation (RST1, RST2) connecté audit noeud de détection (SN1), de ladite deuxième phase de transfert (TR1) jusqu'à ladite deuxième phase de lecture (RD1). Capteur selon l'une quelconque des revendications 9 à 15, dans lequel, le circuit de commande est configuré, pour chaque deuxième phase d'initialisation (INITSN1, INTSN2) simultanée dans deux pixels successifs (Pix1, Pix2) parmi lesdits N pixels (Pix1, Pix2, Pix3, Pix4), pour : - mettre fin à la deuxième phase d'initialisation (INITSN2) de celui des deux pixels (Pix2) le plus éloigné du noeud (100) d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation (RST2) dudit pixel, - puis mettre fin à la deuxième phase d'initialisation (INITSN1) de celui des deux pixels (Pix1) le plus proche du noeud (100) d'application du potentiel d'initialisation en commutant à l'état bloqué le transistor d'initialisation (RST1) dudit pixel (Pix1).