FR 3142636 A1 20240531 FR 2212535 A 20221130 L’invention concerne un procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique comprenant au moins un premier transistor (T1) et un second transistor (T2), le premier transistor (T1) et le second transistor (T2) étant couplés en parallèle, ledit procédé comprenant : une première étape E1) consistant à commander le premier transistor (T1) de sorte qu’il passe dans un état circuit fermé, et à mesurer un premier délai de fermeture du premier transistor (Df_T1) suite à la commande dans l’état circuit fermé dudit premier transistor (T1), une deuxième étape E2) consistant à commander le second transistor (T2) de sorte qu’il passe dans un état circuit fermé, la commande du second transistor (T2) dans un état circuit fermé intervenant après une première durée déterminée TM1, une troisième étape E3) consistant à commander le premier transistor (T1) de sorte qu’il passe dans un état circuit ouvert, et à mesurer un premier délai d’ouverture du premier transistor (Do_T1) suite à la commande dans un état circuit ouvert dudit premier transistor (T1), une quatrième étape E4) consistant à commander le second transistor (T2) de sorte qu’il passe dans un état circuit ouvert, la commande du second transistor (T2) dans un état circuit ouvert intervenant après une seconde durée déterminée TM2, Figure pour l’abrégé : Fig 3 Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique L’invention concerne le domaine du véhicule automobile électrique et plus précisément un procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique. Un véhicule électrique comprend de façon générale au moins une machine électrique, par exemple un moteur électrique asynchrone, adaptée pour faire tourner au moins une roue du véhicule électrique. Il comprend également au moins une batterie haute tension, par exemple une batterie de 800 Volts, adaptée pour fournir de l’énergie électrique en vue de l’alimentation de la machine électrique. Pour permettre l’alimentation en énergie électrique du moteur électrique par la batterie haute tension, le véhicule électrique comprend également un chargeur embarqué, plus connu sous l’appellation OBC pour « On Board Charger » en langue anglaise, connecté d’une part à la batterie haute tension et d’autre part à un réseau électrique d’alimentation. Le chargeur embarqué permet la conversion d’une tension alternative, fournie par le réseau électrique d’alimentation, en une tension continue pour charger la batterie. Un chargeur embarqué comprend principalement un circuit correcteur de facteur de puissance, connu sous l’appellation « PFC » pour « Power Factor Corrector » en langue anglaise, un convertisseur de tension continue-continue, communément appelé « convertisseur DC/DC », et un microcontrôleur apte à commander le circuit correcteur de facteur de puissance. Dans le cas de la charge de la batterie haute tension, le circuit correcteur de facteur de puissance est l’élément du chargeur embarqué qui réalise la conversion de la tension alternative, fournie par le réseau électrique d’alimentation, en une tension continue. Par exemple, dans le cas où le réseau électrique d’alimentation est un réseau de type tension alternative triphasée, le circuit correcteur de facteur de puissance comprend trois branches. Chaque branche souvent nommée cellule, comprend deux transistors couplés en série et chaque cellule est couplée à une phase de la tension alternative. Comme mentionné plus haut dans la description, le rôle du circuit correcteur de facteur de puissance est de transformer la tension alternative en une tension continue. Pour ce faire, les interrupteurs ou transistors d’une cellule sont commandés de sorte à commuter dans un ordre déterminé ; les cellules sont elles aussi commandées dans un ordre déterminé afin de redresser le signal d’entrée pour créer un signal continu en sortie du PFC. La puissance à transférer étant relativement importante, chaque interrupteur ou transistor, lors d’un changement d’état, subit des pertes dites « par commutation » qui peuvent, lorsqu’elles sont répétées et non maîtrisées, engendrer une chauffe importante des interrupteurs et diminuer grandement la durée de vie. Le document FR2114069 propose tout d’abord pour diminuer la puissance transférée par les transistors, de positionner un autre transistor en parallèle. Ainsi, un tel montage permet astucieusement de diminuer la puissance par transistor. Afin de limiter les pertes par commutation, le document FR2114069 propose également une stratégie de commande originale pour commander les transistors en parallèles d’une cellule. Ce procédé a pour objectif de faire commuter tout d’abord un premier transistor des deux transistors couplés en parallèles et attendre une durée déterminée avant de commander le second transistor. Ainsi, il est possible de diminuer les pertes par commutation lors de la commutation du second transistor. En effet, le premier transistor étant déjà commuté il n’y a pas de perte par commutation pour le second transistor. Grâce à cette solution, il est possible de maîtriser les pertes par conduction d’une cellule de commutation comprenant deux transistors couplés en parallèles. Cependant, la durée fixe de commutation et plus particulièrement de la temporisation avant la commutation du second transistor n’est pas optimale en ce qui concerne les pertes par conduction du premier transistor pouvant engendrer une dérive du temps de commutation représentative d’une potentielle usure dudit transistor. L’invention concerne un procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique comprenant au moins un premier transistor et un second transistor, le premier transistor et le second transistor étant couplés en parallèle ; Ledit procédé présente une première étape E1) consistant à commander le premier transistor de sorte qu’il passe dans un état circuit fermé, et à mesurer un premier délai de fermeture du premier transistor suite à la commande dans l’état circuit fermé dudit premier transistor, une deuxième étape E2) consistant à commander le second transistor de sorte qu’il passe dans un état circuit fermé, la commande du second transistor dans un état circuit fermé intervenant après une première durée déterminée TM1, une troisième étape E3) consistant à commander le premier transistor de sorte qu’il passe dans un état circuit ouvert, et à mesurer un premier délai d’ouverture du premier transistor suite à la commande dans un état circuit ouvert dudit premier transistor, une quatrième étape E4) consistant à commander le second transistor de sorte qu’il passe dans un état circuit ouvert, la commande du second transistor dans un état circuit ouvert intervenant après une seconde durée déterminée TM2, une cinquième étape E5) consistant à commander le second transistor de sorte qu’il passe dans un état circuit fermé, et à mesurer un premier délai de fermeture du second transistor suite à la commande dans l’état circuit fermé dudit second transistor, une sixième étape E6) consistant à commander le premier transistor de sorte qu’il passe dans un état circuit fermé, la commande du premier transistor dans un état circuit fermé intervenant après une troisième durée déterminée TM3, une septième étape E7) consistant à commander le second transistor de sorte qu’il passe dans un état circuit ouvert, et à mesurer un premier délai d’ouverture du second transistor suite à la commande dans un état circuit ouvert dudit second transistor, une huitième étape E8) consistant à commander le premier transistor de sorte qu’il passe dans un état circuit ouvert, la commande du premier transistor dans un état circuit ouvert intervenant après une quatrième durée déterminée TM4, une neuvième étape E9) consistant à stocker dans une mémoire les valeurs du premier délai de fermeture du premier transistor, du premier délai d’ouverture du premier transistor, du premier délai de fermeture du second transistor, et du premier délai d’ouverture du second transistor, une dixième étape E10) consistant à exécuter les étapes E1) à E9) au moins n fois, et une onzième étape E11) consistant à effectuer une moyenne des n mesures du premier délai de fermeture du premier transistor, une moyenne des n mesures du premier délai d’ouverture du premier transistor, une moyenne des n mesures du premier délai de fermeture du second transistor, et une moyenne des n mesures du premier délai d’ouverture du second transistor, une douzième étape E12) consistant à effectuer m fois les étapes E1) à E11), et une treizième étape E13) consistant à comparer les m valeurs des n valeurs moyennées respectives. Grâce à l’invention et à son procédé il est possible de détecter une dérive du temps de commutation d’au moins un transistor. Dans un exemple de réalisation lorsque au moins un résultat de la comparaison des m valeurs dérivent de p% de la valeur moyenne alors il est généré une alerte logicielle. En variante, lorsque un résultat de la comparaison des m valeurs des n valeurs moyennées du premier délai de fermeture du premier transistor, ou les m valeurs des n valeurs moyennées du premier délai d’ouverture du premier transistor, ou les m valeurs moyennées des n valeurs du premier délai de fermeture du second transistor, ou les m valeurs moyennées des n valeurs du premier délai d’ouverture du second transistor dérive de p% alors n’activer le transistor correspondant à la valeur ayant dérivée qu’après l’autre transistor. Par exemple, si la dérive constatée des m valeurs des n valeurs moyennées dudit transistor activé uniquement en second continue une dérive semblable à celle constatée, par exemple supérieure à p% alors le procédé propose d’activer une alerte logicielle. Avantageusement, si la dérive des m valeurs des n valeurs moyennées dudit transistor activé uniquement en second présente une dérive inférieure à p% alors le procédé propose d’activer ledit transistor correspondant de nouveau en premier. Par exemple, la valeur de p% est égale à 10%. Dans un exemple de réalisation, si la dérive des m valeurs des n valeurs moyennées dudit transistor activé uniquement en second présente une dérive supérieure à p% alors le procédé désactive ledit transistor. Par exemple, la fonction utilise une méthode mathématique des trois sigmas. Par exemple, au moins un des deux transistors est un transistor IGBT. Par exemple, au moins un des deux transistors est un transistor SiC/GaN. D’autres caractéristiques et avantages de l’invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels : La est une illustration d’un chargeur selon l’invention, La présente un schéma électronique d’un circuit correcteur de facteur de puissance d’un chargeur selon la , La présente une illustration du procédé selon l’invention, La présente la variation, en fonction du temps, des états ouverts ou fermés d’un ensemble d’interrupteurs du circuit correcteur de facteur de puissance. L’invention sera présentée dans le cas d’une implémentation dans un véhicule électrique comprenant au moins une machine électrique apte à convertir de l’énergie électrique en énergie mécanique afin d’entraîner en rotation au moins une roue du véhicule électrique. En référence à la , le véhicule électrique comprend une batterie d’alimentation électrique 10 et un système électrique comprenant un chargeur embarqué 20 et un microcontrôleur 30. La batterie d’alimentation électrique 10 est notamment apte à fonctionner selon un mode de décharge, dans lequel la batterie d’alimentation électrique 10 alimente en énergie électrique des équipements montés dans le véhicule électrique. La batterie d’alimentation électrique 10 est également apte à fonctionner selon un mode de charge, dans lequel elle est apte à se charger à partir de l’énergie électrique fournie par un réseau électrique. Par exemple, la tension de la batterie d’alimentation électrique 10 peut être de 400 V ou 800 V. Par exemple, le réseau électrique est apte à délivrer une tension de 220 Volts en alternatif ou 380 Volts. Le chargeur embarqué 20, plus connu sous l’appellation OBC pour « On Board Charger » en langue anglaise, est connecté à la batterie d’alimentation électrique 10, à au moins un équipement monté dans le véhicule électrique et au réseau électrique via des moyens de connexion. Dans un exemple de réalisation, le chargeur embarqué 20 est dit « bidirectionnel ». Ainsi, lorsque le chargeur embarqué 20 est connecté au réseau électrique et que la batterie d’alimentation électrique 10 nécessite une recharge, le chargeur embarqué 20 est apte à convertir la tension alternative fournie par le réseau électrique en une tension continue apte à charger la batterie d’alimentation électrique 10. De façon plus précise, le chargeur embarqué 20 comprend un circuit correcteur de facteur de puissance 21 et un convertisseur de tension continue-continue 22 aussi nommé convertisseur DC-DC 22. Le convertisseur DC-DC 22 est connecté électriquement au circuit correcteur de facteur de puissance 21 via un couplage filaire adapté. De plus, le convertisseur DC-DC 22 est adapté pour être relié électriquement à la batterie d’alimentation électrique 10 et le circuit correcteur de facteur de puissance 21 est adapté pour être relié électriquement à un équipement du véhicule ou extérieur au véhicule ou au réseau électrique via les moyens de connexion non représentés. Toujours en référence à la , le circuit correcteur de facteur de 21 est apte à convertir une tension alternative V AC en une tension continue V DC et inversement. Il est donc bidirectionnel. Le convertisseur de tension continue-continue 22 est apte à convertir la tension continue V DC en une autre tension continue V 10 . Par exemple, lorsque la batterie d’alimentation électrique 10 fonctionne selon le mode charge, le circuit correcteur de facteur de puissance 21 est relié à un réseau électrique et ainsi, le circuit correcteur de facteur de puissance 21 transforme la tension alternative V AC , fournie par le réseau électrique, en une tension continue V DC d’une valeur par exemple de 650 Volts. Enfin, le convertisseur de tension continue-continue 22 transforme la tension continue V DC en une tension continue V 10 adaptée pour recharger la batterie d’alimentation électrique 10. Par exemple, la tension continue présente une valeur de 400 Volts ou 800 Volts. A l’inverse, lorsque la batterie d’alimentation électrique 10 fonctionne selon le mode de décharge, signifiant que le circuit correcteur de facteur de puissance 21 est relié à un équipement électronique pour alimenter par exemple une console de jeux installée dans le véhicule, le convertisseur de tension continue-continue 22 transforme alors la tension continue V 10 , fournie par la batterie d’alimentation électrique 10, en une autre tension continue V DC . Par exemple, l’autre tension continue présente une valeur d’environ 650 Volts. Enfin, le circuit correcteur de facteur de puissance 21 transforme la tension continue V DC définie sensiblement à 650 Volts en une tension alternative V AC apte à alimenter en énergie électrique l’équipement relié audit circuit correcteur de facteur de puissance 21, en l’espèce comme mentionné plus haut la console de jeux. En référence à la , il va maintenant être présenté la structure électronique détaillée du circuit correcteur de facteur de puissance 21 dans le cas où le réseau électrique est un réseau triphasé. Le réseau électrique comporte donc trois bornes de connexion, et facultativement une borne neutre. Dans un autre exemple de réalisation de l’invention, dans le cas où le réseau électrique est du monophasé i.e. 220 V alors le circuit présente uniquement deux bornes de connexion. Dans le cas présent, le circuit correcteur de facteur de puissance 21 comprend une première branche B1 ou cellule, une deuxième branche B2, et une troisième branche B3. Une première bobine L1 est connectée électriquement à une première borne de connexion BC1 du réseau électrique. La première borne de connexion BC1 peut être la phase d’une des trois phases du réseau triphasé. La première branche B1 comprend un premier ensemble d’s et un deuxième ensemble de transistors. Chaque ensemble de transistors comprend au moins deux transistors connectés en parallèle. Afin de simplifier la description, le premier et le deuxième ensemble de transistors comprennent chacun deux transistors connectés en parallèle. Ainsi, le premier ensemble de la première branche B1 comprend un premier transistor T1 et un deuxième transistor T2 connectés en parallèle entre un point haut PH et un premier point milieu PM1. Le deuxième ensemble comprend un troisième transistor T3 et un quatrième transistor T4 connectés en parallèle entre un point bas PB et le premier point milieu PM1. Le premier point milieu PM1 est connecté électriquement à la première borne de connexion du réseau électrique BC1 ou de l’équipement électrique relié au chargeur 20 via la première bobine L1. Le circuit correcteur de facteur de puissance 21 comprend également une deuxième branche B2 dont la structure est semblable à celle de la première branche B1. Ainsi la deuxième branche B2 comprend un cinquième transistor T5 et au moins un sixième transistor T6 connectés en parallèle entre le point haut PH et un deuxième point milieu PM2, la deuxième branche B2 comprenant un septième transistor T7 et au moins un huitième transistor T8 connectés en parallèle entre le point bas PB et le deuxième point milieu PM2. Le deuxième point milieu PM2 est connecté électriquement à une deuxième borne de connexion du réseau électrique BC2 à travers une deuxième bobine L2. Le circuit correcteur de facteur de puissance 21 comprend enfin une troisième branche B3 dont la structure est semblable à celle de la première branche B1. Ainsi la troisième branche B3 comprend un neuvième transistor T9 et au moins un dixième transistor T10 connectés en parallèle entre le point haut PH et un troisième point milieu PM3, la troisième branche B3 comprenant un onzième transistor T11 et au moins un douzième transistor T12 connectés en parallèle entre le point bas PB et le troisième point milieu PM3. Le troisième point milieu PM3 est connecté électriquement à une troisième borne de connexion du réseau électrique BC3 à travers une troisième bobine L3. Une première capacité C1 et une seconde capacité C2 sont couplées en série entre le point haut PH et le point bas PB. Facultativement, une quatrième borne BC4 est reliée à un quatrième point milieu PM4 disposé entre la première capacité C1 et la seconde capacité C2. Avantageusement, chacune des branches B1, B2, B3 comprend au moins deux transistors ou transistors couplés en parallèles, permettant ainsi de répartir les pertes. La première branche B1, la deuxième branche B2 et la troisième branche B3 constituent respectivement un demi-pont électronique. Le microcontrôleur 30 est apte à commander l’ouverture et la fermeture de chaque transistor T1, T2, T3, T4, T5, T6, T7, T8, T9, T10, T11, T12 du circuit correcteur de facteur de puissance 21. Pour cela, le microcontrôleur 30 est apte à émettre pour chaque transistor un signal de commande apte à faire varier le rapport cyclique ainsi que la fréquence de commutation i.e. ouverture et fermeture de chaque transistor. Le microcontrôleur 30 est, par exemple, un processeur apte à mettre en œuvre un ensemble d’instructions permettant de réaliser ces fonctions. Comme mentionné plus haut, un transistor présente un temps de commutation nécessaire au passage par exemple d’un niveau haut (circuit ouvert), à un niveau bas (circuit fermé). Ce temps de commutation est différent d’un transistor à un autre transistor et, en outre, il est susceptible d’évoluer en fonction de la température mais aussi du vieillissement dudit transistor. Également, le temps de commutation d’un niveau haut vers un niveau bas n’est pas forcément identique à un temps de commutation d’un niveau bas vers un niveau haut. En référence aux figures 3, 4 et 5, il va maintenant être présenté une forme de réalisation du procédé, mis en œuvre par le microcontrôleur 30. Le procédé est décrit ici dans le cas où il est nécessaire de commander la fermeture et l’ouverture du premier interrupteur T1 et du deuxième interrupteur T2 montés en parallèle. Cependant, le procédé tel que décrit ci-dessous peut également être appliqué à n’importe quel ensemble de au moins deux interrupteurs montés en parallèle dans le circuit correcteur de facteur de puissance 21. En outre, tout autre type de circuit électronique comprenant au moins deux transistors montés en parallèle peut aussi être commandé par le procédé de l’invention. Afin de simplifier la description, le procédé sera décrit pour un ensemble de deux interrupteurs tels que le premier transistor T1 et le deuxième transistor T2 de la première cellule B1. Le procédé comprend une première étape de fermeture E1 ( ) consistant à commander le premier interrupteur T1. Pour ce faire, par exemple, le microcontrôleur 30 génère un premier signal de commande Vgs1 ( ) de fermeture du premier interrupteur T1 à un premier instant t 1 . Le premier interrupteur T1 se ferme alors dans un délai qui sera nommé premier délai de fermeture du premier interrupteur Df1_T1 qui est intrinsèque au premier transistor T1 et qui correspond au temps de commutation dudit transistor, c’est-à-dire le temps de fermeture de l’interrupteur (ou commutation du transistor) à compter de l’ordre de fermeture reçu (voir ). Ainsi, une fois le premier transistor T1 fermé le point milieu PM1 est couplé au point haut PH. Avantageusement, après une première durée TM1 supérieure au premier délai de fermeture du premier interrupteur Df1_T1, en l’espèce 100ns, il est réalisé une deuxième étape de fermeture E2 du deuxième interrupteur T2, qui pour rappel est monté en parallèle du premier interrupteur T1 ; le premier interrupteur T1 étant fermé au moment de l’exécution de la deuxième étape de fermeture E2. Autrement dit, selon ce premier mode de réalisation, la deuxième étape de fermeture E2 concerne la fermeture du deuxième interrupteur T2 monté en parallèle avec le premier interrupteur T1, dans laquelle le microcontrôleur 30 émet un deuxième signal de commande Vgs2 de fermeture du deuxième interrupteur T2 à un deuxième instant t 2 . Le deuxième instant t2 intervenant après la fin du premier délai de fermeture du premier interrupteur Df1_T1. Avantageusement, puisque le premier point milieu PM1 est déjà au potentiel électrique du point haut PH, du fait de la fermeture du premier interrupteur T1, le deuxième interrupteur T2 ne subit pas de perte de commutation. Le procédé selon la présente invention propose ensuite une troisième étape d’ouverture E3 du premier interrupteur T1 qui est fermé (voir ). Ainsi, le microcontrôleur 30 émet un troisième signal de commande d’ouverture du premier interrupteur T1 à un troisième instant t 3. Le premier interrupteur T1 s’ouvre alors dans un délai qui sera nommé premier délai d’ouverture du premier interrupteur Do1_T1 qui est intrinsèque au premier transistor T1 et qui correspond au temps de commutation i.e. temps d’ouverture de l’interrupteur à compter de l’ordre d’ouverture reçu. Le deuxième interrupteur T2 étant toujours fermé au moment où le premier interrupteur T1 s’ouvre, la tension au premier point milieu PM1 est toujours égale à la tension définie au point haut PH et le premier interrupteur T1 ne subit pas de perte de commutation. Après un premier délai d’ouverture du premier interrupteur Do1_T1 qui sera détaillé ultérieurement à partir de l’émission du premier signal de commande d’ouverture, une quatrième étape d’ouverture E4 du deuxième interrupteur T2 est réalisée. Pour ce faire, le microcontrôleur 30 émet un deuxième signal de commande d’ouverture du deuxième interrupteur T2 à un quatrième instant t 4 . Afin d’optimiser le temps où uniquement un seul des deux transistors conduit, le procédé de l’invention propose de mesurer le temps de commutation réel du premier transistor T1 afin de lancer la commutation du deuxième transistor T2 dans un délai optimum afin de mieux répartir la puissance électrique transmise entre les deux transistors T1 et T2. Pour ce faire, l’invention propose dans un exemple de réalisation, un procédé de mesure du temps de commutation réel du premier transistor T1 à chaque changement de commande ou de changement d’état dudit premier transistor T1. La connectique pour la mesure du temps de commutation réel d’un transistor est dans un exemple de réalisation, une connectique déjà existante dans le microcontrôleur 30. Comme illustré à la , le procédé de mesure du temps de commutation réel du premier transistor T1 consiste en une première étape M1 consistant à attendre une fin de changement d’état du premier transistor T1 suite à un signal de commande de changement d’état. Pour ce faire, par exemple, il est proposé de scruter le signal sur la source du premier transistor T1 et de détecter son passage à un niveau de seuil bas pour le passage d’un état ouvert à un état fermé ou de détecter son passage à un niveau de seuil haut pour une commutation inverse. Le seuil bas et le seuil haut sont fixés et déterminés selon les niveaux des tensions du montage électrique dans lequel les deux transistors sont disposés. Une fois le changement d’état réel détecté, le procédé consiste en une deuxième étape M2 durant laquelle il est mesuré le temps réel de commutation du premier transistor T1. Pour ce faire, il est durant la deuxième étape M2 mesuré le délai entre la variation d’état du premier signal de commande de fermeture du premier interrupteur T1 correspondant au premier instant t 1 et la valeur correspondant au premier délai de fermeture du premier interrupteur T1 i.e. Df1_T1. Par exemple, durant la deuxième étape M2, il est effectué la soustraction entre la valeur correspondant à Df1_T1 et la valeur correspondant au premier instant t 1 . La valeur ainsi calculée est lors d’une troisième étape M3 stockée dans une zone mémoire du microcalculateur. Avantageusement, le procédé de mesure du temps de commutation réel du premier transistor T1 tel que discuté plus haut est également utilisé lors de la commutation du premier transistor T1 d’un état fermé vers un état ouvert. Pour ce faire, le procédé selon l’invention propose de mesurer le temps de commutation réel du premier transistor T1 durant une quatrième étape M4 consistant à attendre une fin de changement d’état du premier transistor T1 par suite d’un signal de commande de changement d’état. Pour ce faire, par exemple il est proposé de scruter le signal sur la source du premier transistor T1 et de détecter son passage à un niveau de seuil haut pour le passage d’un état fermé à un état ouvert. Une fois le changement d’état réel détecté, le procédé réalise lors d’une cinquième étape M5 une mesure du temps réel de commutation pour le premier transistor T1. Pour ce faire, il est durant la cinquième étape M5 mesuré le délai entre la variation d’état du premier signal de commande d’ouverture du premier interrupteur T1 correspondant au troisième instant t 3 et la valeur correspondant au premier délai d’ouverture du premier interrupteur T1 Do1_T1. Par exemple, durant la cinquième étape M5 il est effectué la soustraction entre la valeur correspondant à Do1_T1 et la valeur correspondant au troisième instant t3. La valeur ainsi calculée est lors d’une sixième étape M6 stockée dans une zone mémoire du microcalculateur dédiée. Ainsi, grâce à l’invention il est possible de connaître avec précision la durée du temps de commutation réel du premier transistor T1 lors de passage de l’état ouvert à l’état fermée et réciproquement à la suite de la réception d’un signal de changement d’état. Avantageusement, le procédé de l’invention propose pour contrôler de façon optimum le temps où le premier transistor T1 est commuté seul, de déterminer le temps de commutation réel du premier transistor T1 de l’état ouvert vers l’état fermé et également de l’état fermé à l’état ouvert en effectuant de telles mesures sur n commutations. Par exemple, le procédé de l’invention propose dans un exemple de réalisation d’effectuer cent mesures du temps réel de commutation pour le passage de l’état haut à l’état bas et cent mesures pour la mesure du temps réel de commutation pour le passage de bas à l’état haut. Les méthodes et techniques pour effectuer de telles mesures sont aisées pour l’homme de l’art. Le procédé de l’invention propose d’utiliser la valeur moyenne du temps réel de commutation de l’état haut vers l’état bas et la valeur moyenne de l’état bas vers l’état haut comme valeurs respectives pour générer le signal de changement d’état pour le deuxième transistor T2, correspondant à t2. Ainsi, avantageusement, le deuxième transistor T2 sera commuté de façon optimum. Avantageusement, l’invention propose également dans un exemple de réalisation d’effectuer les cent mesures toutes les M minutes. Par exemple, M est égal à une minute. Ainsi, le procédé de l’invention réalisera cent mesures du temps réel de commutation du premier transistor T1 lors de son passage de l’état haut vers l’état bas et il réalisera cent mesures du temps réel de commutation du premier transistor T1 lors de son passage de l’état bas vers l’état haut. Les valeurs ainsi obtenues seront utilisées pour les valeurs de t2 et t4 pour les séquences de commutations suivantes. Ainsi, il est possible de maîtriser la commutation des transistors et donc de maîtriser les pertes par conduction du premier transistor T1. Le procédé tel que décrit précédemment engendre, dans le cas où le temps réel de commutation du premier transistor T1 est plus grand que la valeur moyenne calculée sur le cycle précédent, des pertes par conduction liées à la commutation du deuxième transistor T2 alors que le premier transistor T1 n’est pas encore entièrement commuté. Pour diminuer les pertes par conduction dans le cas stipulé ci-dessus, il est proposé dans un autre exemple de réalisation de l’invention de remplacer l’étape de moyennage des n valeurs relevées par une étape de procédé consistant à utiliser sur les n échantillons une technique statistique des 3 sigmas. Cette technique est bien connue de l’homme de l’art et ne sera pas détaillée ici. Avantageusement, avec cette méthode, l’ordre de commutation t2 (et t4) sur le deuxième transistor T2 n’interviendra qu’a un temps correspondant à la valeur statistiquement la plus longue du temps de commutation réelle du premier transistor T1 mesurée sur n commutations lors du cycle précédent. Ainsi, avec cette méthode, il est avantageusement évité de lancer l’ordre de commutation du deuxième transistor T2 avant que le premier transistor T1 ne soit réellement commuté. Avantageusement, avec cette variante du procédé de l’invention, les pertes par commutation n’interviennent que sur le premier transistor T1, permettant au second transistor T2 de commuter sans perte par commutation car le point milieu PM1 est déjà au potentiel PH par la commutation du premier transistor T1. En variante, le procédé de l’invention est effectué uniquement sur le deuxième transistor T2, ce dernier commutant toujours en premier tant d’un passage de l’état haut vers l’état bas et d’un passage de l’état bas vers l’état haut. L’invention propose dans un autre exemple de réalisation, de réaliser dans l’ordre suivant la commutation du premier transistor T1 et du deuxième transistor T2 : le premier transistor T1 est commuté en premier lors du passage d’un état ouvert à un état fermé, et le deuxième transistor T2 est commuté en premier lors d’un état fermé vers un état ouvert. Ainsi, grâce à l’invention, les deux transistors subissent des pertes par commutation à tour de rôle permettant une uniformité du vieillissement des transistor sur une même cellule. Dans une autre variante de réalisation du procédé de l’invention, en remplacement de la première étape de fermeture E1, de la deuxième étape de fermeture E2, de la troisième étape d’ouverture E3 et de la quatrième étape d’ouverture E4 il est effectué tout d’abord durant une cinquième étape E5 une première série de n_1 mesures du temps de commutation réel du premier transistor T1 lors du passage d’un état haut vers un état bas. Le premier transistor T1 étant le premier des deux transistors à commuter. La valeur n_1 étant par exemple 100 échantillons. La stratégie de mesure est identique à celle discutée précédemment. L’invention propose ensuite durant une sixième étape E6, la réalisation d’une deuxième série de n_2 de mesures du temps de commutation réel du premier transistor T1 lors du passage d’un état bas vers un état haut, le deuxième transistor T2 étant dans un état fermé à chaque mesure du temps de commutation réel du premier transistor T1. Le procédé de l’invention propose ensuite durant une septième étape E7 une première série de p_1 mesures du temps de commutation réel du deuxième transistor T2 lors du passage d’un état haut vers un état bas. Le deuxième transistor T2 étant le premier des deux transistors à commuter. La valeur p_1 étant par exemple 100 échantillons. La stratégie de mesure est identique à celle discutée précédemment. L’invention propose ensuite durant une huitième étape E8 la réalisation d’une deuxième série de p_2 de mesures du temps de commutation réel du deuxième transistor T2 lors du passage d’un état bas vers un état haut, le premier transistor T1 étant dans un état fermé à chaque mesure du temps de commutation réel du deuxième transistor T2. Durant une neuvième étape E9) le procédé consiste à stocker dans une mémoire les valeurs du premier délai de fermeture du premier transistor (Df_T1), du premier délai d’ouverture du premier transistor (Do_T1), du premier délai de fermeture du second transistor (Df_T2), et du premier délai d’ouverture du second transistor (Do_T2). En variante, n valeurs sont stockées. En variante, uniquement les valeurs moyennes sont stockées. Lors d’une dixième étape E10) toutes les étapes de E1) à E9) sont effectuées un nombre déterminé de fois, par exemple 100 fois. Le procédé propose ensuite lors d’une onzième étape E11) et une douzième étape E12) d’effectuer un nombre déterminé de fois par exemple 100 fois toutes les étapes de E1) à E10) permettant de dégager une représentation relativement fiable d’une dérive potentielle d’un des transistor (T1) ou (T2). Astucieusement, grâce à l’invention il est proposé et possible de suivre les dérives des transistors T1, T2, T3, T4, T5, T6, T7, T8, T9, T10, T11, T12 du circuit correcteur de facteur de puissance 21 pour surveiller le vieillissement desdits transistors. Pour cela, l’invention propose de réaliser par exemple à chaque démarrage du véhicule ledit procédé permettant de suivre l’évolution des transistors durant la vie du véhicule. Astucieusement, l’invention propose de stocker les valeurs moyennes du temps de commutation réel pour les transistors et de suivre et traiter les valeurs ainsi calculées. La méthode de traitement des valeurs pourrait être par exemple une déduction d’une dérive de la valeur moyenne du temps de commutation réel pour au moins un transistor par exemple le transistor T1 lors de passage d’un état ouvert vers un état fermé significatif d’un vieillissement présumé dudit transistor. L’invention propose dans le cas d’espèce de générer un signal d’alerte au conducteur permettant d’anticiper une panne. En variante, l’invention propose par exemple dans le cas où une dérive du temps de commutation réel du premier transistor T1 par exemple est constatée de ne plus faire commuter en premier ledit premier transistor T1 afin de le préserver des pertes par commutation. Ainsi, par exemple dans un tel cas de figure, le deuxième transistor T2 est commuté en premier et le premier transistor T1 est commuté en second permettant, selon la stratégie présentée précédemment, de limiter au maximum les pertes par conduction lors de la commutation du premier transistor T1. Astucieusement, les tests de temps de commutations peuvent être réalisé une seule fois à chaque démarrage du véhicule électrique 10, ou toutes les M minutes par exemple toutes les 10 minutes. Avantageusement, dans le cas où malgré la modification de l’ordre de commutation des transistors ledit premier transistor continue une dérive alors le procédé propose de ne plus activer ledit transistor d’effectuer et de générer un signal d’alerte informant l’utilisateur du véhicule d’une disfonctionnement notable. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique comprenant au moins un premier transistor (T1) et un second transistor (T2), le premier transistor (T1) et le second transistor (T2) étant couplés en parallèle, ledit procédé comprenant : une première étape E1) consistant à commander le premier transistor (T1) de sorte qu’il passe dans un état circuit fermé, et à mesurer un premier délai de fermeture du premier transistor (Df_T1) suite à la commande dans l’état circuit fermé dudit premier transistor (T1), une deuxième étape E2) consistant à commander le second transistor (T2) de sorte qu’il passe dans un état circuit fermé, la commande du second transistor (T2) dans un état circuit fermé intervenant après une première durée déterminée TM1, une troisième étape E3) consistant à commander le premier transistor (T1) de sorte qu’il passe dans un état circuit ouvert, et à mesurer un premier délai d’ouverture du premier transistor (Do_T1) suite à la commande dans un état circuit ouvert dudit premier transistor (T1), une quatrième étape E4) consistant à commander le second transistor (T2) de sorte qu’il passe dans un état circuit ouvert, la commande du second transistor (T2) dans un état circuit ouvert intervenant après une seconde durée déterminée TM2, une cinquième étape E5) consistant à commander le second transistor (T2) de sorte qu’il passe dans un état circuit fermé, et à mesurer un premier délai de fermeture du second transistor (Df_T2) suite à la commande dans l’état circuit fermé dudit second transistor (T2), une sixième étape E6) consistant à commander le premier transistor (T1) de sorte qu’il passe dans un état circuit fermé, la commande du premier transistor (T1) dans un état circuit fermé intervenant après une troisième durée déterminée TM3, une septième étape E7) consistant à commander le second transistor (T2) de sorte qu’il passe dans un état circuit ouvert, et à mesurer un premier délai d’ouverture du second transistor (Do_T2) suite à la commande dans un état circuit ouvert dudit second transistor (T2), une huitième étape E8) consistant à commander le premier transistor (T1) de sorte qu’il passe dans un état circuit ouvert, la commande du premier transistor (T1) dans un état circuit ouvert intervenant après une quatrième durée déterminée TM4, une neuvième étape E9) consistant à stocker dans une mémoire les valeurs du premier délai de fermeture du premier transistor (Df_T1), du premier délai d’ouverture du premier transistor (Do_T1), du premier délai de fermeture du second transistor (Df_T2), et du premier délai d’ouverture du second transistor (Do_T2), une dixième étape E10) consistant à exécuter les étapes E1) à E9) au moins n fois, et une onzième étape E11) consistant à effectuer une moyenne des n mesures du premier délai de fermeture du premier transistor (Df_T1), une moyenne des n mesures du premier délai d’ouverture du premier transistor (Do_T1), une moyenne des n mesures du premier délai de fermeture du second transistor (Df_T2), et une moyenne des n mesures du premier délai d’ouverture du second transistor (Do_T2), une douzième étape E12) consistant à effectuer m fois les étapes E1) à E11), et une treizième étape E13) consistant à comparer les m valeurs des n valeurs moyennées respectives, dans lequel lorsque au moins un résultat de la comparaison des m valeurs dérivent de p% de la valeur moyenne alors générer une alerte logicielle et dans lequel, lorsque un résultat de la comparaison des m valeurs des n valeurs moyennées du premier délai de fermeture du premier transistor (Df_T1), ou les m valeurs des n valeurs moyennées du premier délai d’ouverture du premier transistor (Do_T1), ou les m valeurs moyennées des n valeurs du premier délai de fermeture du second transistor (Df_T2), ou les m valeurs moyennées des n valeurs du premier délai d’ouverture du second transistor (Do_T2) dérive de p% alors n’activer le transistor correspondant à la valeur ayant dérivée qu’après l’autre transistor. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon la revendication 1dans lequel si la dérive constatée des m valeurs des n valeurs moyennées dudit transistor activé uniquement en second continue une dérive semblable à celle constatée, par exemple supérieure à p% alors activer une alerte logicielle. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon la revendication 2 dans lequel si la dérive des m valeurs des n valeurs moyennées dudit transistor activé uniquement en second présente une dérive inférieure à p% alors activer ledit transistor correspondant de nouveau en premier. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon l’une quelconque des revendications 1 à 3, dans lequel la valeur de p% est égale à 10%. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon la revendication 4 dans lequel si la dérive des m valeurs des n valeurs moyennées dudit transistor activé uniquement en second présente une dérive supérieure à p% alors désactiver ledit transistor. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon l’une quelconque des revendications 1 à 5 dans lequel la fonction de traitement utilisée est une méthode mathématique des trois sigmas. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon l’une quelconque des revendications 1 à 6 dans lequel au moins un des deux transistors est un transistor IGBT. Procédé de surveillance et de gestion des pertes par conduction d’un circuit électronique selon l’une quelconque des revendications 1 à 7 dans lequel au moins un des deux transistors est un transistor SiC/GaN.