FR 3140471 A1 20240405 FR 2209863 A 20220929 Dispositif optoélectronique La présente description concerne un pixel comprenant : - un élément émetteur de lumière (32) et un premier transistor (36) reliés en série entre un nœud de référence (40) et un nœud d'alimentation (52) ; et un premier circuit (106) comprenant une première borne reliée à la borne de commande du premier transistor (36), une deuxième borne reliée au nœud de référence (40), le premier circuit étant configuré pour générer une tension de commande (VGS) sur la première borne, le premier circuit (106) comprenant un diviseur de tension variable (108, 110, 112, 120) configuré pour fournir la tension de commande (VGS) sur la première borne ; et - un premier commutateur (114) relié entre la première borne du premier circuit et une borne de conduction du premier transistor (36). Figure pour l'abrégé : Fig. 3 Dispositif optoélectronique La présente description concerne de façon générale les dispositifs optoélectroniques et, plus particulièrement, des dispositifs comprenant des pixels et leurs pilotes. Un pixel d'une image correspond à l'élément unitaire de l'image affichée par un écran d'affichage. Pour l'affichage d'images en couleur, l'écran d'affichage comprend généralement, pour l'affichage de chaque pixel de l'image, au moins trois composants, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux, appelé composante couleur de pixel d'image essentiellement sous forme d'une seule couleur (par exemple, rouge, vert et bleu). La superposition des composantes couleur de pixel d'image émises par les trois sous-pixels d'affichage fournit à l'observateur la sensation de couleur correspondant au pixel de l'image affichée. Dans ce cas, l'ensemble constitué des trois sous-pixels d'affichage utilisé pour l'affichage d'un pixel d'une image est appelé pixel d'affichage de l'écran d'affichage. Chaque sous-pixel d'affichage peut comprendre une source de lumière, en particulier une diode électroluminescente. Les pixels d'affichage peuvent être distribués dans une matrice, chaque pixel d'affichage étant situé à l'intersection d'une rangée (également appelée ligne) et d'une colonne de la matrice. Chaque pixel d'affichage comprend par exemple un élément émetteur de lumière et des circuits électroniques associés, par exemple un pilote. Des électrodes sont prévues le long des rangées et des colonnes pour connecter chaque pixel d'affichage à des circuits de commande. De façon générale, chaque rangée de pixels d'affichage est successivement sélectionnée par un signal ROW transmis le long des électrodes de rangée et les pixels d'affichage de la rangée sélectionnée sont programmés pour afficher les pixels d'image désirés par des signaux COL transmis le long des électrodes de colonne. Chaque génération d'écran comprend plus de pixels d'affichage afin de proposer une image plus détaillée. Toutefois, le nombre accru de pixels d'affichage et, par conséquent, le nombre accru de circuits électroniques associés créent un courant statique important et une consommation accrue d'énergie. Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs optoélectroniques connus. Il y a un besoin d'un dispositif optoélectronique générant moins de courant statique. Il y a un besoin d'un pilote de pixel plus compact. Il y a un besoin d'optimiser la tension de commande de transistors dans des pixels. Un mode de réalisation prévoit un pixel comprenant : un élément émetteur de lumière et un premier transistor reliés en série entre un nœud de référence et un nœud d'alimentation ; et un premier circuit comprenant une première borne reliée à la borne de commande du premier transistor, une deuxième borne reliée au nœud de référence, le premier circuit étant configuré pour générer une tension de commande sur la première borne, le premier circuit comprenant un diviseur de tension variable configuré pour fournir la tension de commande sur la première borne ; et un premier commutateur relié entre la première borne du premier circuit et une borne de conduction du premier transistor. Une telle structure permet de diminuer le courant statique et de diminuer la taille des pixels. Selon un mode de réalisation, le diviseur de tension comprend un premier condensateur relié entre les première et deuxième bornes du premier circuit. Selon un mode de réalisation, le premier circuit comprend une troisième borne reliée à un nœud d'application d'un signal de données. Selon un mode de réalisation, le diviseur de tension comprend un deuxième condensateur relié entre la première borne du premier circuit et la troisième borne du premier circuit. Selon un mode de réalisation, le pixel comprend un deuxième commutateur relié entre la deuxième borne du premier circuit et un troisième commutateur relié entre le deuxième condensateur et la troisième borne du premier circuit. Selon un mode de réalisation, le diviseur de tension comprend au moins un troisième condensateur, le troisième condensateur étant configuré pour être relié entre la première borne et soit la deuxième, soit la troisième borne, en fonction d'une tension de commande. Selon un mode de réalisation, chaque au moins un troisième condensateur est relié en série à un quatrième commutateur, une borne du deuxième condensateur étant reliée à la première borne du premier circuit, la deuxième borne du deuxième condensateur étant reliée à une première borne du quatrième commutateur, le quatrième commutateur comprenant une deuxième borne reliée à la deuxième borne du premier circuit et le quatrième commutateur comprenant une troisième borne reliée à la troisième borne du premier circuit. Selon un mode de réalisation, le premier circuit comprend au moins deux ensembles d'un deuxième condensateur relié en série à un quatrième commutateur, les quatrièmes commutateurs étant commandés par des tensions de commande différentes. Selon un mode de réalisation, le premier transistor et l'élément sont reliés en série à un cinquième commutateur. Selon un mode de réalisation, le premier circuit comprend un sixième commutateur relié en série entre la borne de commande du transistor et un nœud d'application d'une tension de réinitialisation. Un autre mode de réalisation prévoit un écran d'affichage comprenant une pluralité de pixels tels que décrits précédemment. Selon un mode de réalisation, les pixels sont disposés dans une matrice et la troisième borne de chaque premier circuit est configurée pour recevoir une tension commune à tous les pixels d'une même rangée. Selon un mode de réalisation, les éléments émetteurs de lumière sont reliés à une cathode commune, les éléments de chaque pixel étant reliés entre le premier transistor dudit pixel et le nœud de référence. Un autre mode de réalisation, prévoit un procédé de commande d'un pixel tel que décrit précédemment, comprenant : une première phase pendant laquelle le premier commutateur est fermé et les condensateurs des diviseurs de tension reliés entre les première et deuxième bornes du premier circuit sont chargés, et une deuxième phase pendant laquelle le premier commutateur est ouvert. Selon un mode de réalisation, le procédé comprend une alternance des premières et deuxièmes phases. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un exemple d'un dispositif optoélectronique ; la représente schématiquement un exemple d'un pixel ; la représente plus en détail une partie du pixel de la selon un mode de réalisation ; la représente plus en détail une partie du pixel de la selon le mode de réalisation de la ; la représente un fonctionnement du mode de réalisation de la ; la représente un autre fonctionnement du mode de réalisation de la ; la représente un autre fonctionnement du mode de réalisation de la ; la représente plus en détail les différents fonctionnements du mode de réalisation de la ; la représente plus en détail une partie du dispositif de la selon un autre mode de réalisation ; la représente plus en détail une partie du pixel de la selon le mode de réalisation de la ; la représente un fonctionnement du mode de réalisation de la ; la représente un autre fonctionnement du mode de réalisation de la ; la représente un autre fonctionnement du mode de réalisation de la ; et la représente les fonctionnements du mode de réalisation de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente un exemple d'un dispositif optoélectronique 10. Le dispositif 10 comprend un écran 12. L'écran 12 est par exemple configuré pour projeter de la lumière, des images ou des vidéos. L'écran comprend une matrice de pixels 14. L'écran 12 comprend par exemple au moins un million de pixels, par exemple au moins deux millions de pixels, par exemple au moins huit millions de pixels. L'écran comprend des rangées 16 de pixels 14 et des colonnes 18 de pixels 14. Le dispositif 10 comprend en outre un circuit de commande de rangées, ou pilote, 20 et un circuit de commande de colonnes, ou pilote, 22. Le circuit 20 est configuré pour fournir des tensions de ligne ROW, en d'autres termes pour fournir des tensions de commande communes à tous les pixels d'une même rangée. De façon similaire, le circuit 22 est configuré pour fournir des tensions de colonne COL, en d'autres termes pour fournir des tensions de commande communes à tous les pixels d'une même colonne. Par exemple, la tension ROW correspond à la sélection d'une ligne et au signal d'horloge en mode d'éclairage, par exemple en mode de modulation de largeur d'impulsion (PWM). Par exemple, la tension COL correspond aux données d'éclairage, par exemple à des données vidéos. Le dispositif 10 comprend par exemple un contrôleur 24 configuré pour fournir aux circuits 20 et 22 les données pour générer les tensions ROW et COL. Le contrôleur 24 peut également fournir le signal d'horloge aux circuits 20 et 22 et éventuellement aux pixels 14. Le contrôleur 24 est par exemple un contrôleur de synchronisation. La représente schématiquement un mode de réalisation d'un pixel 14. Le pixel 14 comprend une région 26 et une région 30. La région 26 comprend au moins un élément émetteur de lumière. Par exemple, l'élément émetteur de lumière est, dans le reste de la description, une diode électroluminescente. Toutefois, l'élément émetteur de lumière peut être un quelconque type de composant émetteur de lumière. La région 26 comprend par exemple trois diodes électroluminescentes, une diode configurée pour fournir une lumière bleue, une diode configurée pour fournir une lumière verte, une diode configurée pour fournir une lumière rouge. La région 30 est par exemple le pilote de pixel. La région 30 comprend des circuits analogiques et numériques. La région 30 comprend des circuits périphériques. La région 30 comprend par exemple un circuit d'alimentation, configuré pour fournir les tensions d'alimentation des pixels. La région 30 comprend par exemple une logique de commande. Par exemple, chaque pixel comprend seulement quatre plots d'entrée, non représentés. En d'autres termes, chaque pixel reçoit seulement quatre tensions externes : une tension d'alimentation, une tension de référence, par exemple la masse GND, un signal ROW transmis le long des électrodes de rangées et un signal COL transmis le long des électrodes de colonne. La représente plus en détail une partie du pixel 14 de la selon un mode de réalisation. Dans l'exemple de la , le pixel est configuré pour être relié à d'autres pixels par une anode commune. Le pixel 14 comprend une diode électroluminescente 32. La diode 32 est reliée en série à un transistor 36 et un commutateur 38 entre un nœud 52 d'application d'une tension d'alimentation VCC du pixel et un nœud 40 d'application d'une tension de référence, par exemple la masse GND. Le transistor 36 est par exemple un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET), par exemple un transistor à canal P. Le transistor 36 comprend une borne de commande, par exemple une grille, et deux bornes de conduction, par exemple un drain et une source. Le commutateur 38 comprend deux bornes 48 et 50. La diode 32, le commutateur 38 et le transistor 36 sont reliés en série entre le nœud 52 et le nœud 40. La diode 32, le transistor 36 et le commutateur 38 sont reliés de sorte que les diodes de différents pixels puissent être reliées à une anode commune. La diode 32 est reliée entre le nœud 52 et le commutateur 38. En d'autres termes, l'anode de la diode 32 est reliée, de préférence connectée, au nœud 52 et la cathode de la diode 32 est reliée, de préférence connectée, à la borne 48 du commutateur 38. La borne 50 du commutateur 38 est reliée au nœud 40 par le transistor 36. En d'autres termes, la borne 50 du commutateur 38 est reliée, de préférence connectée, à un nœud 105, le nœud 105 étant relié, de préférence connecté, à une borne de conduction, par exemple le drain, du transistor 36 et l'autre borne de conduction, par exemple la source, du transistor 36 est reliée, de préférence connectée, au nœud 40. La borne de commande du transistor 36 est reliée, de préférence connectée, à un circuit 106 configuré pour générer la tension VGS. Le circuit 106 comprend un diviseur de tension variable. En d'autres termes, le circuit 106 comprend un diviseur de tension dans lequel la proportion entre les deux branches capacitives est variable. Le diviseur de tension et, par conséquent, le circuit 106 comprend un condensateur 108. La capacité du condensateur 108 est de préférence fixe. Le condensateur 108 est relié entre la borne de commande du transistor 36 et le nœud 40. Une première borne du condensateur 108 est reliée, de préférence connectée, à un nœud 109, le nœud 109 étant relié, de préférence connecté, à la borne de commande du transistor 36. Une deuxième borne du condensateur 108 est reliée, de préférence connectée, au nœud 40. La borne de commande du transistor 36 est en outre reliée à un nœud 118 d'application d'une tension ROW1 générée à partir de la tension ROW. La borne de commande du transistor 36 est reliée au nœud 118 par un condensateur 120. La capacité du condensateur 120 est de préférence fixe. Plus précisément, la borne de commande du transistor 36 est reliée, de préférence connectée, à une borne du condensateur 120. En d'autres termes, ladite borne du condensateur 120 est reliée, de préférence connectée, au nœud 109. Une autre borne du condensateur 120 est reliée, de préférence connectée, au nœud 118. Le diviseur de tension comprend également au moins un condensateur 110 relié en parallèle soit au condensateur 108, soit au condensateur 120, en fonction d'un signal de commande. Les capacités des condensateurs 110 sont par exemple fixes. Les capacités des condensateurs 110 sont par exemple sensiblement égales. Dans l'exemple de la , le diviseur comprend trois condensateurs 110, référencés 110a, 110b et 110c. En général, le nombre de condensateurs 110 dépend de l'application. Chaque condensateur 110 est relié en série à un commutateur 112. En d'autres termes, le condensateur 110a est relié en série à un commutateur 112a, le condensateur 110b est relié en série à un commutateur 112b et le condensateur 110c est relié en série à un commutateur 112c. Une borne de chaque condensateur 110 est reliée, de préférence connectée, au nœud 109. Une autre borne de chaque condensateur 110 est reliée, de préférence connectée, à une borne d'entrée du commutateur correspondant 112. Chaque commutateur 112 comprend une première borne de sortie reliée, de préférence connectée, au nœud 40 et une deuxième borne de sortie reliée, de préférence connectée, au nœud 118. Chaque commutateur 112 est configuré pour connecter le condensateur correspondant 110 soit au nœud 40, soit au nœud 118 en fonction d'une tension de commande. Chaque commutateur 112 est de préférence commandé par sa propre tension de commande, par exemple indépendante des tensions de commande des autres commutateurs 112. La valeur de la tension VGS est par conséquent déterminée par les tensions de commande des commutateurs 112, ce qui détermine le quotient de capacité des deux branches du diviseur de tension. Le circuit 106 comprend en outre un commutateur 114 relié entre le nœud 109 et le nœud 105. Le circuit 106 comprend en outre un commutateur 115 relié entre le nœud 109 et un nœud d'application d'une tension de réinitialisation VRS. Le commutateur 115 comprend une borne de commande, par exemple reliée, de préférence connectée, à un nœud d'application d'une tension de commande SW1. Le commutateur 115 est configuré pour être utilisé pour réinitialiser le diviseur de tension. Le commutateur 114 comprend une borne de commande, par exemple reliée, de préférence connectée, à un nœud d'application d'une tension de commande SW2. La borne de commande du commutateur 38 est par exemple reliée, de préférence connectée, à un nœud d'application d'une tension de commande SW3. Le circuit de la comprend par exemple une étape d'étalonnage, pendant laquelle des valeurs connues de capacité sont fournies aux branches du diviseur de tension. Les condensateurs reliés entre les nœuds 109 et 40 sont chargés, une tension CTL, non représentée en , ayant la première valeur. La tension CTL prend ensuite la deuxième valeur et la tension VGS déterminée par le diviseur capacitif est appliquée au transistor 36. La diode est ensuite éclairée par des données connues. La luminosité de la diode est mesurée et comparée à la luminosité voulue. Les valeurs des tensions de commande des commutateurs 112 sont modifiées en fonction de la différence entre la luminosité voulue et la luminosité mesurée. La luminosité de la diode est de nouveau mesurée. L'étape d'étalonnage peut par exemple être appliquée de nouveau afin de corriger encore la valeur de la luminosité de la diode. La représente plus en détail un exemple de mise en œuvre d'une partie du pixel de la selon le mode de réalisation de la . Plus précisément, la représente un circuit 200 de génération des tensions de commande SW1, SW2 et SW3. Les tensions de commande SW1, SW2 et SW3 sont obtenues à partir du signal ROW, de la tension CTL et d'une tension PWM-D. La tension CTL indique que le pilote est dans le mode PWM. En d'autres termes, la tension CTL est par exemple une valeur binaire et prend une première valeur lorsque le pilote est dans le mode PWM et une autre valeur lorsque le pilote est dans un mode d'écriture de données vidéos. La tension PWM-D correspond par exemple à un signal binaire. La tension PWM-D correspond aux données pour le mode PWM. Le circuit 200 comprend un nœud d'entrée 202, configuré pour recevoir le signal ROW, un nœud d'entrée 204, configuré pour recevoir la tension CTL, et un nœud d'entrée 206, configuré pour recevoir le signal PWM-D. Le circuit 200 comprend un nœud de sortie 208, sur lequel est appliquée la tension SW1, un nœud de sortie 210, sur lequel est appliquée la tension SW2, et un nœud de sortie 212, sur lequel est appliquée la tension SW3. Le circuit 200 comprend une porte logique NON-ET 214. Une première entrée de la porte 214 est reliée, de préférence connectée, au nœud 204. Une deuxième entrée de la porte 214 est reliée au nœud 202 par un inverseur 216. En d'autres termes, l'entrée de l'inverseur 216 est reliée, de préférence connectée, au nœud 202 et la sortie de l'inverseur 216 est reliée, de préférence connectée, à la deuxième entrée de la porte 214. Le circuit 200 comprend une porte logique ET 218. Une sortie de la porte 218 est reliée, de préférence connectée, au nœud 212. Une première entrée de la porte 218 est reliée, de préférence connectée, au nœud 206. Une deuxième entrée de la porte 218 est reliée, de préférence connectée, à une sortie de la porte logique 214. Le circuit 200 comprend une porte logique NON-OU 220. Une sortie de la porte 220 est reliée, de préférence connectée, au nœud 210. Une première entrée de la porte 220 est reliée, de préférence connectée, à la sortie de la porte logique 214. Une deuxième entrée de la porte 220 est reliée à un nœud 222. Le nœud 222 est relié à la sortie de la porte logique 214 par un circuit de retard 224. En d'autres termes, une borne du circuit de retard 224 est reliée, de préférence connectée, à la sortie de la porte 214 et l'autre borne du circuit de retard 224 est reliée, de préférence connectée, au nœud 222. Le circuit 200 comprend une porte logique NON-OU 226. Une sortie de la porte logique 226 est reliée, de préférence connectée, au nœud 208. Une première entrée de la porte 226 est reliée, de préférence connectée, à la sortie de la porte logique 214. Une deuxième entrée de la porte 226 est reliée au nœud 222 par un inverseur 228. En d'autres termes, l'entrée de l'inverseur 228 est reliée, de préférence connectée, au nœud 222 et la sortie de l'inverseur 228 est reliée, de préférence connectée, à la deuxième entrée de la porte 206. Les figures 5, 6 et 7 représentent des étapes successives du fonctionnement du pixel. Les figures 5 et 6 représentent le rafraîchissement du pilote. La représente le mode PWM. Le rafraîchissement est de préférence appliqué de façon régulière pendant la commande PWM du pixel, par exemple avant la transmission de toutes les données. La représente un fonctionnement du mode de réalisation de la . Plus précisément, la représente une étape de réinitialisation. Pendant cette étape, les tensions de commande SW1, SW2 et SW3 sont telles que le commutateur 115 est fermé, que le commutateur 114 est ouvert et que le commutateur 38 est ouvert. La tension sur la grille du transistor 36 est par conséquent sensiblement égale à la valeur de réinitialisation VRS. La représente un autre fonctionnement du mode de réalisation de la . La représente une étape de programmation. Pendant cette étape, les tensions de commande SW1, SW2 et SW3 sont telles que le commutateur 115 est ouvert, que le commutateur 114 est fermé et que le commutateur 38 est ouvert. La tension sur la grille du transistor 36 est par conséquent sensiblement égale à la valeur seuil Vth du transistor 36. La représente un autre fonctionnement du mode de réalisation de la . Ce fonctionnement correspond au mode PWM. Pendant cette étape, les tensions de commande SW1, SW2 et SW3 sont telles que le commutateur 115 est ouvert, que le commutateur 114 est ouvert. Le commutateur 38 est ouvert ou fermé en fonction des données PWM. La tension sur la grille du transistor 36 dépend du signal ROW1. La représente plus en détails les différents fonctionnements du mode de réalisation de la . Plus précisément, la représente le signal ROW1, la tension CTL, la tension de commande SW1, la tension de commande SW2 et la tension de commande SW3 pendant le mode PWM (A) et pendant le mode d'écriture de données vidéos (B). Pendant le mode d'écriture de données vidéos (B), la tension CTL prend une valeur basse, indiquant, dans cet exemple, que le pixel n'est pas dans le mode PWM. En outre, les tensions SW1, SW2 et SW3 ont respectivement une valeur haute, une valeur haute et une valeur basse. Les commutateurs 115, 114 et 38 sont ouverts. Le signal ROW1 correspond à un signal d'horloge pour l'écriture des données, reçues sur le signal COL. Le mode PWM (A) comprend une alternance de périodes (C) et (D). Pendant chaque période (D), l'élément émetteur de lumière 32 est éclairé conformément à au moins une donnée, par exemple à une seule donnée. Chaque période (D) correspond à l'étape de la . Par conséquent, les tensions SW1, SW2 ont toutes deux une valeur haute, correspondant à un état ouvert. La tension SW3 est telle que le commutateur 38 est ouvert ou fermé en fonction de l'éclairage programmé du pixel. La tension CTL a une valeur haute indiquant le mode PWM. Le signal ROW1 a une valeur haute. Les périodes (C) correspondent au rafraîchissement du pilote, en d'autres termes aux étapes successives des figures 5 et 6. Pendant le début de la période (C), en d'autres termes pendant l'étape de la , le signal ROW1 a une valeur basse, la tension CTL a une valeur haute, la tension SW1 a une valeur basse, la tension SW2 a une valeur haute et la tension SW3 a une valeur basse. Pendant le reste de la période (C), en d'autres termes pendant l'étape de la , le signal ROW1 a une valeur basse, la tension CTL a une valeur haute, la tension SW1 a une valeur haute, la tension SW2 a une valeur basse et la tension SW3 a une valeur basse. De préférence, les périodes C ont une durée identique. Les périodes D ont par exemple une durée identique. Selon une variante, les périodes D sont des périodes à poids binaires. En d'autres termes, certaines durées des périodes D sont égales à 1/(2^n) fois la valeur maximale de la durée de la période D, n étant une valeur entière positive. Selon une variante, les périodes (C) surviennent par exemple périodiquement dans le mode PWM (A). La représente plus en détail une partie du dispositif de la selon un autre mode de réalisation. Le mode de réalisation de la diffère du mode de réalisation de la en ce que le mode de réalisation de la comprend un commutateur 230 et un commutateur 232. Le commutateur 230 est relié en série au condensateur 120 entre le nœud 109 et le nœud 118. En d'autres termes, une borne du condensateur 120 est reliée, de préférence connectée, au nœud 109 et l'autre borne du condensateur 120 est reliée, de préférence connectée, à un nœud 234. Une borne du commutateur 230 est reliée, de préférence connectée, au nœud 234 et l'autre borne du commutateur 230 est reliée, de préférence connectée, au nœud 118. Le commutateur 232 est relié entre les nœuds 40 et 234. En d'autres termes, une borne du commutateur 232 est reliée, de préférence connectée, au nœud 234 et l'autre borne du commutateur 232 est reliée, de préférence connectée, au nœud 40. Les commutateurs 230 et 232 sont configurés pour avoir des états opposés. En d'autres termes, lorsqu'un des commutateurs 230 et 232 est ouvert, l'autre est fermé. Le commutateur 230 comprend une borne de commande configurée pour recevoir une tension de commande SW4. Le commutateur 232 comprend une borne de commande configurée pour recevoir une tension de commande SW4'. Les tensions de commande SW4 et SW4' sont par exemple des tensions binaires complémentaires. La tension SW4 est par exemple égale à la tension CTL. La représente plus en détail une partie du pixel de la selon le mode de réalisation de la . Plus précisément, la représente un circuit 200 de génération des tensions de commande SW1, SW2 et SW3. Les tensions de commande SW1, SW2 et SW3 sont obtenues à partir du signal ROW, d'une tension CTL et d'une tension PWM-D. Le circuit 200 comprend un nœud d'entrée 202', configuré pour recevoir le signal ROW, un nœud d'entrée 204', configuré pour recevoir la tension CTL, et un nœud d'entrée 206', configuré pour recevoir le signal PWM-D. Le circuit 200 comprend un nœud de sortie 208', sur lequel est appliquée la tension SW1, un nœud de sortie 210', sur lequel est appliquée la tension SW2, et un nœud de sortie 212', sur lequel est appliquée la tension SW3. Le circuit 200 comprend une porte logique NON-ET 214'. Une première entrée de la porte 214' est reliée, de préférence connectée, au nœud 204'. Une deuxième entrée de la porte 214' est reliée au nœud 202' par un inverseur 216'. En d'autres termes, l'entrée de l'inverseur 216' est reliée, de préférence connectée, au nœud 202' et la sortie de l'inverseur 216' est reliée, de préférence connectée, à la deuxième entrée de la porte 214'. Le circuit 200 comprend une porte logique ET 218'. Une sortie de la porte 218' est reliée, de préférence connectée, au nœud 212'. Une première entrée de la porte 218' est reliée, de préférence connectée, au nœud 206'. Une deuxième entrée de la porte 214' est reliée, de préférence connectée, à une sortie de la porte logique 214'. Le circuit 200 comprend une porte logique NON-OU 220'. Une sortie de la porte logique 220' est reliée, de préférence connectée, au nœud 210'. Une première entrée de la porte 220' est reliée, de préférence connectée, au nœud 204'. Une deuxième entrée de la porte 220' est reliée à un nœud 222'. Le nœud 222' est relié au nœud 204' par un circuit de retard 224'. En d'autres termes, une borne du circuit de retard 224' est reliée, de préférence connectée, au nœud 204' et l'autre borne du circuit de retard 224' est reliée, de préférence connectée, au nœud 222'. Le circuit 200 comprend une porte logique NON-OU 226'. Une sortie de la porte logique 226' est reliée, de préférence connectée, au nœud 208'. Une première entrée de la porte 226' est reliée, de préférence connectée, au nœud 204'. Une deuxième entrée de la porte 226' est reliée au nœud 222' par un inverseur 228'. En d'autres termes, l'entrée de l'inverseur 228' est reliée, de préférence connectée, au nœud 222' et la sortie de l'inverseur 228' est reliée, de préférence connectée, à la deuxième entrée de la porte 226'. Les figures 11, 12 et 13 représentent des étapes successives du fonctionnement du pixel. La représente un fonctionnement du mode de réalisation de la . Plus particulièrement, la représente une étape de réinitialisation. Pendant cette étape, les tensions de commande SW1, SW2, SW3 et SW4 sont telles que les commutateurs 38, 114 et 230 sont ouverts et que les commutateurs 115 et 232 sont fermés. La tension sur la grille du transistor 36 est par conséquent sensiblement égale à la valeur de réinitialisation VRS. La représente un autre fonctionnement du mode de réalisation de la . La représente une étape de programmation. Pendant cette étape, les tensions de commande SW1, SW2, SW3 et SW4 sont telles que les commutateurs 38, 115 et 230 sont ouverts et que les commutateurs 114 et 232 sont fermés. La tension sur la grille du transistor 36 est par conséquent sensiblement égale à la valeur Vth du transistor 36. La représente un autre fonctionnement du mode de réalisation de la . Ce fonctionnement correspond au mode PWM. Pendant cette étape, les tensions de commande SW1, SW2, SW3 et SW4 sont telles que les commutateurs 114, 115 et 232 sont ouverts et que le commutateur 230 est fermé. Le commutateur 38 est ouvert ou fermé en fonction des données PWM. La tension sur la grille du transistor 36 dépend du signal ROW1. La représente les fonctionnements du mode de réalisation de la . Plus précisément, la représente le signal ROW1, la tension CTL, en d'autres termes la tension de commande SW4, la tension de commande SW1, la tension de commande SW2 et la tension de commande SW3, pendant le mode PWM (A) et pendant le mode d'écriture de données vidéos (B). Pendant le mode PWM, les tensions de commande SW1 et SW2 sont maintenues à une valeur haute. En d'autres termes, les commutateurs 115 et 114 sont tous deux maintenus fermés. La tension CTL, en d'autres termes la tension SW4 est maintenue à une valeur haute. Par conséquent, les commutateurs 230 et 232 sont maintenus respectivement fermés et ouverts pendant le mode PWM. Le signal ROW est maintenu, pendant des périodes (C), à une valeur basse et, pendant des périodes (D), à une valeur haute. Les périodes (C) surviennent par exemple périodiquement pendant le mode PWM (A). Pendant les périodes (C), la tension SW3 est maintenue à une valeur basse, correspondant à un état ouvert pour le commutateur 38. Pendant les périodes (D), la tension SW3 alterne entre des valeurs haute et basse en fonction de l'éclairage voulu du pixel. Le mode PWM (A) comprend une alternance de périodes (C) et (D). Le fonctionnement du pixel comprend une alternance du mode PWM (A) et du mode d'écriture de données (B). Le mode d'écriture de données comprend une première période (E) suivie d'une deuxième période (F). La première période (E) correspond au début du mode d'écriture de données. Pendant la première période (E), le signal ROW, la tension CTL et les tensions SW1 et SW3 sont maintenus à une valeur basse. La tension SW2 est maintenue à une valeur haute. Pendant la deuxième période (F), la tension CTL prend une valeur basse, indiquant, dans cet exemple, que le pixel n'est pas dans le mode PWM. En outre, les tensions SW1, SW2 et SW3 ont respectivement une valeur haute, une valeur haute et une valeur basse. Les commutateurs 115 et 38 sont ouverts. Le commutateur 114 est fermé. Le signal ROW1 correspond à un signal d'horloge pour l'écriture des données, reçu sur le signal COL. Un avantage des modes de réalisation décrits est que le circuit de commande du transistor 36 est simplifié, ce qui le rend moins coûteux et plus petit. En particulier, la partie analogique de chaque pixel est réduite. Un autre avantage des modes de réalisation décrits est que le circuit de commande est un dispositif passif, ce qui diminue le courant statique. Un autre avantage des modes de réalisation décrits est que la tension VGS est générée sur la base des tensions ROW et COL. Un autre avantage des modes de réalisation décrits est qu'il est possible d'optimiser simplement la tension VGS et par conséquent d'étalonner chaque pixel indépendamment. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Pixel comprenant : un élément émetteur de lumière (32) et un premier transistor (36) reliés en série entre un nœud de référence (40) et un nœud d'alimentation (52) ; et un premier circuit (106) comprenant une première borne reliée à la borne de commande du premier transistor (36), une deuxième borne reliée au nœud de référence (40), le premier circuit étant configuré pour générer une tension de commande (VGS) sur la première borne, le premier circuit (106) comprenant un diviseur de tension variable (108, 110, 112, 120) configuré pour fournir la tension de commande (VGS) sur la première borne ; et un premier commutateur (114) relié entre la première borne du premier circuit et une borne de conduction du premier transistor (36). Pixel selon la revendication 1, dans lequel le diviseur de tension comprend un premier condensateur (108) relié entre les première et deuxième bornes du premier circuit (106). Pixel selon la revendication 1 ou 2, dans lequel le premier circuit comprend une troisième borne (118) reliée à un nœud d'application d'un signal de données (ROW). Pixel selon la revendication 3, dans lequel le diviseur de tension comprend un deuxième condensateur (120) relié entre la première borne du premier circuit (106) et la troisième borne (118) du premier circuit. Pixel selon la revendication 4, comprenant un deuxième commutateur (232) relié entre la deuxième borne du premier circuit et un troisième commutateur (230) relié entre le deuxième condensateur et la troisième borne du premier circuit. Pixel selon l'une quelconque des revendications 3 à 5, dans lequel le diviseur de tension comprend au moins un troisième condensateur (110a, 110b, 110c), le troisième condensateur étant configuré pour être relié entre la première borne et soit la deuxième, soit la troisième borne, en fonction d'une tension de commande (CTL). Pixel selon la revendication 6 dans son rattachement à la revendication 4, dans lequel chaque au moins un troisième condensateur est relié en série à un quatrième commutateur (112a, 112b, 112c), une borne du deuxième condensateur étant reliée à la première borne du premier circuit, la deuxième borne du deuxième condensateur étant reliée à une première borne du quatrième commutateur, le quatrième commutateur comprenant une deuxième borne reliée à la deuxième borne du premier circuit et le quatrième commutateur comprenant une troisième borne reliée à la troisième borne du premier circuit. Pixel selon la revendication 7, dans lequel le premier circuit comprend au moins deux ensembles d'un deuxième condensateur relié en série à un quatrième commutateur, les quatrièmes commutateurs étant commandés par des tensions de commande différentes. Pixel selon l'une quelconque des revendications 1 à 8, dans lequel le premier transistor (36) et l'élément (32) sont reliés en série à un cinquième commutateur (38). Pixel selon l'une quelconque des revendications 1 à 9, dans lequel le premier circuit comprend un sixième commutateur (115) relié entre la borne de commande du transistor (36) et un nœud d'application d'une tension de réinitialisation. Écran d'affichage comprenant une pluralité de pixels selon l'une quelconque des revendications 1 à 10. Écran d'affichage selon la revendication 11 dans son rattachement à la revendication 3, dans lequel les pixels sont disposés dans une matrice et la troisième borne (118) de chaque premier circuit est configurée pour recevoir une tension commune à tous les pixels d'une même rangée. Écran d'affichage selon la revendication 11 ou 12, dans lequel les éléments émetteurs de lumière sont reliés à une cathode commune, les éléments (32) de chaque pixel étant reliés entre le premier transistor (36) dudit pixel et le nœud de référence (40). Procédé de commande d'un pixel selon l'une quelconque des revendications 1 à 10 dans son rattachement à la revendication 2, comprenant : une première phase pendant laquelle le premier commutateur (114) est fermé et les condensateurs des diviseurs de tension reliés entre les première et deuxième bornes du premier circuit sont chargés, et une deuxième phase pendant laquelle le premier commutateur (120) est ouvert. Procédé selon la revendication 14, comprenant une alternance des premières et deuxièmes phases.