FR 3132380 A1 20230804 FR 2200849 A 20220131 L’invention concerne un procédé de fabrication d’une structure de type double semi-conducteur sur isolant comportant les étapes : - fourniture d’un premier substrat donneur et d’un substrat support (1), - formation d’une zone de fragilisation dans ledit substrat donneur de sorte à délimiter une première couche semi-conductrice à transférer (2b), - collage du premier substrat donneur sur le substrat support (1), une première couche électriquement isolante (2a) étant à l’interface, et détachement au niveau de la zone de fragilisation, - traitement de la surface de la première couche semi-conductrice transférée (2b) comprenant : (E1) un recuit thermique rapide, (E2) une oxydation thermique suivie d’une désoxydation, (E3) un traitement thermique de lissage à une température supérieure à 1000 °C en atmosphère non oxydante, (E4) un polissage mécano-chimique, - fourniture d’un second substrat donneur d’une deuxième couche semi-conductrice à transférer (3b), - transfert de ladite couche (3b), une deuxième couche électriquement isolante (3a) étant à l’interface. Figure pour l’abrégé : Figure 5 Procédé de fabrication d’une structure de type double semi-conducteur sur isolant L’invention concerne un procédé de fabrication d’une structure de type double semi-conducteur sur isolant. ETAT DE LA TECHNIQUE Les structures de type semi-conducteur sur isolant sont des structures multicouches comprenant un substrat support qui est généralement en un matériau semi-conducteur tel que du silicium, une couche électriquement isolante agencée sur le substrat support, qui est généralement une couche d’oxyde telle qu’une couche d’oxyde de silicium, et une couche semi-conductrice agencée sur la couche isolante, qui est généralement une couche de silicium. De telles structures sont dites structures « Semiconductor on Insulator » en anglais, en particulier « Silicon on Insulator » (SOI) lorsque le matériau semi-conducteur est du silicium. La couche d’oxyde se trouve entre le substrat et la couche semi-conductrice. La couche d’oxyde est alors dite « enterrée », et est appelée « BOX » pour « Buried Oxide » en anglais. Dans la suite du texte, on emploiera le terme « SOI » pour désigner d’une manière générale les structures de type semi-conducteur sur isolant. Outre les structures SOI comprenant une couche de BOX et une couche semi-conductrice agencée sur la couche de BOX, des structures « double SOI » ont été réalisées. Les structures « double SOI » comprennent un substrat support (« handle substrate » en anglais), une première couche d’oxyde ou couche d’oxyde enterrée inférieure agencée sur le substrat support, une première couche semi-conductrice ou couche semi-conductrice inférieure agencée sur la première couche d’oxyde, une seconde couche d’oxyde ou couche d’oxyde enterrée supérieure agencée sur la première couche semi-conductrice et une seconde couche semi-conductrice ou couche semi-conductrice supérieure agencée sur la seconde couche d’oxyde. Dans cette structure de double SOI, la première couche d’oxyde et la première couche semi-conductrice constituent le premier SOI, agencé dans une partie inférieure de la structure, tandis que la seconde couche d’oxyde et la seconde couche semi-conductrice constituent le second SOI, agencé dans une partie supérieure de la structure. Un procédé connu pour la fabrication d’une structure SOI est le procédé dit Smart Cut™. Le procédé Smart Cut™ comprend l’implantation d’espèces atomiques, telles que de l’hydrogène (H) et/ou de l’hélium (He), afin de créer une zone de fragilisation au sein d’un substrat donneur, le collage du substrat donneur sur le substrat receveur par l’intermédiaire d’une couche électriquement isolante puis le détachement du substrat donneur au niveau de la zone de fragilisation de sorte à transférer une couche mince du substrat donneur sur le substrat receveur. Le substrat donneur et le substrat receveur se présentent de préférence sous la forme de plaques de 300 mm de diamètre d’un matériau semi-conducteur. La couche électriquement isolante peut être formée sur le substrat donneur ou sur le substrat receveur. Une solution proposée pour l’obtention d’un double SOI est de mettre en œuvre deux procédés Smart Cut™ successifs. Lors du deuxième procédé Smart Cut™, le SOI obtenu suite au premier procédé Smart Cut™ est utilisé en guise de second substrat receveur sur lequel on colle un second substrat donneur par l’intermédiaire d’une deuxième couche électriquement isolante. L’efficacité du collage lors du second procédé Smart Cut™ est conditionnée par la qualité de la surface du premier SOI servant de substrat receveur. En particulier, elle dépend de la rugosité et de la défectivité de ladite surface après le détachement du premier substrat donneur le long de la zone de fragilisation lors du premier procédé Smart Cut™. En effet, lors du collage au cours du second procédé Smart Cut™, défauts et autres irrégularités de surface induisent la formation de trous entre le substrat receveur et le second substrat donneur au sein du double SOI final. Lesdits trous nuisent le plus souvent aux performances électriques de la structure et à la tenue mécanique de l’assemblage. Des traitements de surface peuvent être mis en œuvre afin de diminuer la rugosité et la défectivité de la surface du premier SOI suite au détachement du premier substrat donneur. Parmi les traitements de surface usuellement utilisés, on trouve des traitements thermiques comme le recuit thermique rapide ou le recuit en four. Il est également possible de mettre en œuvre un polissage mécano-chimique. Enfin, des traitements chimiques induisant séquentiellement l’oxydation puis la désoxydation de la surface d’intérêt peuvent être appliqués. Toutefois, l’application de ces techniques ne permet pas d’atteindre une qualité de surface suffisante pour permettre un collage de bonne qualité d’un second substrat donneur sur ladite surface au cours d’une nouvelle étape de transfert de couche. BREVE DESCRIPTION DE L’INVENTION Un but de l’invention est de proposer un procédé de fabrication d’une structure de type double semi-conducteur sur isolant qui garantit un bon collage du substrat donneur de la deuxième couche semi-conductrice sur un substrat receveur issu d’un premier procédé Smart Cut™. A cet effet, l’invention propose un procédé de fabrication d’une structure de type double semi-conducteur sur isolant comportant les étapes suivantes : - fourniture d’un premier substrat donneur et d’un substrat support, - formation d’une zone de fragilisation dans ledit premier substrat donneur de sorte à délimiter une première couche semi-conductrice à transférer, - collage du premier substrat donneur sur le substrat support, une première couche électriquement isolante étant à l’interface entre le substrat support et le premier substrat donneur, et détachement du premier substrat donneur au niveau de la zone de fragilisation, de sorte à obtenir une structure de type semi-conducteur sur isolant comprenant, de la face arrière vers la face avant, le substrat support, la première couche électriquement isolante et la première couche semi-conductrice transférée, - traitement de la surface libre de la première couche semi-conductrice transférée, - fourniture d’un second substrat donneur d’une deuxième couche semi-conductrice à transférer, - transfert de ladite deuxième couche semi-conductrice sur la face avant de la structure de type semi-conducteur sur isolant, une deuxième couche électriquement isolante étant à l’interface entre la première couche semi-conductrice transférée et le second substrat donneur, dans lequel le traitement de la surface de la première couche semi-conductrice transférée comprend les étapes successives suivantes : E1 : un recuit thermique rapide, E2 : une séquence incluant une oxydation thermique suivie d’une désoxydation, E3 : un traitement thermique de lissage à une température supérieure à 1000 °C dans une atmosphère non oxydante, E4 : un polissage mécano-chimique. La surface libre de la première couche semi-conductrice est issue du détachement du premier substrat donneur selon la zone de fragilisation. Le procédé de traitement de ladite surface est optimisé pour en diminuer la rugosité et la défectivité. Ledit procédé permet également de réduire la largeur de la couronne sur le bord extérieur du deuxième substrat receveur. La diminution conjointe de la défectivité, de la rugosité, de la largeur de la couronne et de l’irrégularité de la couronne (phénomène connu sous le terme « jagged edge » en anglais) sur le bord extérieur des plaques limite le nombre de trous formés lors du collage du substrat donneur de la deuxième couche semi-conductrice. Selon d’autres caractéristiques optionnelles de l’invention prises seules ou en combinaison lorsque cela est techniquement possible : - l’étape E3 de traitement thermique de lissage est un recuit thermique de longue durée réalisé à une température comprise entre 1050 °C et 1250 °C pendant quelques minutes à quelques heures sous une atmosphère d’Argon ou d’Hydrogène pur ou en mélange ; - l’étape E3 de traitement thermique est un recuit thermique rapide ; - l’étape E3 de recuit thermique rapide est réalisée à une température comprise entre 1100°C et 1250°C pendant quelques secondes à une centaine de secondes, sous une atmosphère comprenant de l’Argon ou de l’Hydrogène pur ou en mélange ; - l’étape E1 de recuit thermique rapide est réalisée à une température comprise entre 1100°C et 1250°C pendant quelques secondes à une centaine de secondes, sous une atmosphère comprenant de l’Argon ou de l’Hydrogène pur ou en mélange ; - l’opération d’oxydation thermique de l’étape E2 est menée à une température comprise entre 800°C et 1100°C sous atmosphère comprenant de l’oxygène ou de la vapeur d’eau pendant quelques minutes à quelques heures ; - l’opération de désoxydation de l’étape E2 est menée en en exposant la surface à traiter à une solution d’acide fluorhydrique ; - le substrat support et chaque substrat donneur se présente sous la forme d’une plaque de 300 mm de diamètre ; - la zone de fragilisation dans le premier substrat donneur est formée par implantation d’atomes d’hydrogène ; - le transfert de ladite deuxième couche semi-conductrice comprend : - la formation d’une zone de fragilisation dans le deuxième substrat donneur de sorte à délimiter une deuxième couche semi-conductrice à transférer, - le collage du deuxième substrat donneur sur la face avant de la structure de type semi-conducteur sur isolant, une deuxième couche électriquement isolante étant à l’interface entre la face avant de la structure de type semi-conducteur sur isolant et le premier substrat donneur, - le détachement du deuxième substrat donneur au niveau de la zone de fragilisation, de sorte à obtenir une structure de type double semi-conducteur sur isolant comprenant, de la face arrière vers la face avant, le substrat support, la première couche électriquement isolante, la première couche semi-conductrice transférée, la deuxième couche électriquement isolante et la deuxième couche semi-conductrice transférée ; - la zone de fragilisation dans le deuxième substrat donneur est formée par implantation d’atomes d’hydrogène ; - la deuxième couche électriquement isolante est formée par oxydation de la face avant de la première couche semi-conductrice transférée, de sorte que, lors du transfert de la deuxième couche semi-conductrice, ladite première couche électriquement isolante s’intercale entre la première couche semi-conductrice et la deuxième couche semi-conductrice, ladite étape supplémentaire d’oxydation étant mise en œuvre après le traitement de la surface libre de la première couche semi-conductrice ; - la deuxième couche électriquement isolante est formée par oxydation d’une partie du second substrat donneur, de sorte que, lors du transfert de la deuxième couche semi-conductrice, ladite première couche électriquement isolante soit également transférée et s’intercale entre la première couche semi-conductrice et ladite deuxième couche semi-conductrice ; - la première couche électriquement isolante est formée par oxydation de la face avant du substrat support préalablement au collage du premier substrat donneur sur le substrat support de sorte que ladite première couche électriquement isolante s’intercale entre le substrat support et la première couche semi-conductrice transférée ; - la première couche électriquement isolante est formée par oxydation d’une partie du premier substrat donneur préalablement au collage dudit premier substrat donneur sur le substrat support par sa face oxydée de sorte que ladite première couche électriquement isolante s’intercale entre le substrat support et la première couche semi-conductrice transférée. BREVE DESCRIPTION DES FIGURES D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels : - la représente une vue en coupe de la structure intermédiaire de type semi-conducteur sur isolant obtenue suite au premier transfert de couche, - la représente une vue en coupe d’un premier transfert de couche par un premier substrat donneur sur la face avant du substrat support, la première couche électriquement isolante étant formée à la surface du premier substrat donneur, - la représente une vue en coupe d’un premier transfert de couche par un premier substrat donneur sur la face avant du substrat support, la première couche électriquement isolante étant formée à la surface du substrat support, - la est un schéma représentant l’enchaînement des étapes de traitement selon le procédé de l’invention, - la représente la structure finale de type double semi-conducteur sur isolant obtenue suite au deuxième transfert de couche, - la représente une vue en coupe d’un deuxième transfert de couche semi-conductrice monocristalline par un deuxième substrat donneur, la deuxième couche électriquement isolante étant formée sur le deuxième substrat donneur, - la représente une vue en coupe d’un deuxième transfert de couche semi-conductrice monocristalline par un deuxième substrat donneur, la deuxième couche électriquement isolante étant formée sur la structure de la . Pour des raisons de lisibilité, les dessins ne sont pas nécessairement réalisés à l’échelle. DESCRIPTION DETAILLEE DE MODES DE REALISATION Une structure de type double substrat semi-conducteur sur isolant comporte, de la face arrière vers la face avant, un substrat support, une première couche d’oxyde enterrée correspondant à une première couche électriquement isolante, une première couche semi-conductrice monocristalline, une deuxième couche d’oxyde enterrée correspondant à une deuxième couche électriquement isolante et une deuxième couche semi-conductrice monocristalline. La première couche électriquement isolante et la première couche semi-conductrice monocristalline forment ensemble une première structure de type semi-conducteur sur isolant appelée structure SOI inférieure. La deuxième couche électriquement isolante et la deuxième couche semi-conductrice monocristalline forment ensemble une deuxième structure de type semi-conducteur sur isolant appelée structure SOI supérieure. L’invention concerne un procédé de préparation d’une structure de type double semi-conducteur sur isolant comprenant notamment : la préparation de la structure SOI inférieure par un premier transfert d’une première couche semi-conductrice monocristalline selon un procédé SmartCut TM , un procédé de traitement de surface intermédiaire, la préparation de la structure SOI supérieure par un deuxième transfert d’une couche semi-conductrice monocristalline. L’invention concerne plus particulièrement le procédé de traitement de surface intermédiaire mis en œuvre suite au procédé SmartCut TM pour le transfert de la première couche semi-conductrice monocristalline, le procédé SmartCut TM et d’autres procédés de transfert de couche étant connus par ailleurs. Le procédé de traitement de surface de l’invention a été optimisé de façon à minimiser la rugosité et la défectivité d’une surface formée suite à la mise en œuvre dudit premier procédé SmartCut TM de façon à améliorer la qualité du collage lors du deuxième transfert de couche. Dans la suite, on entend par rugosité l'amplitude maximale crête-à-creux (« peak-to-valley » en anglais) mesurée par microscopie à force atomique (AFM) sur des profils de surfaces comprises entre 1x1 µm 2 et 30x30 µm 2 . Quant à la défectivité, elle se définit comme étant le nombre de particules déposées sur la surface libre de la plaque, et/ou le nombre de défauts structurels comme des trous ou rayures présents à la surface de la plaque. Ces défauts sont de tailles variées, par exemple comprises entre 60 nm et plusieurs microns. Les défauts peuvent provenir d’impuretés créés par le détachement local du bord irrégulier de la couronne (« jagged edge ») ou encore d’une contamination. On mesure la défectivité à l’aide d’un équipement utilisant une technique de diffusion de la lumière tel que l’équipement SP2 de la société KLA Tencor. Le procédé vise également à élargir la zone de collage efficace de la deuxième couche transférée de sorte à réduire la largeur de la couronne périphérique du second substrat SOI. On appelle couronne la région périphérique d’un substrat SOI où le transfert de la couche semi-conductrice monocristalline n’a pas eu lieu. Cette couronne est due au fait que les substrats présentent classiquement un chanfrein périphérique de quelques millimètres de largeur, au niveau duquel un collage du substrat donneur sur le substrat receveur ne peut être assuré. Lors du procédé Smart Cut™, la couche semi-conductrice monocristalline du substrat donneur n’est donc transférée sur le substrat receveur que dans la zone centrale où le collage a eu lieu. Dans certains cas, il peut néanmoins se produire un transfert de zones isolées du substrat donneur dans la couronne. La couronne ne présente alors pas une forme parfaitement circulaire, mais un bord dentelé irrégulier (« jagged edge » selon la dénomination anglaise). Dans le cas d’une structure double SOI, le problème de couronne irrégulière se produit donc à deux reprises : lors de la fabrication du premier substrat SOI puis lors de la fabrication du second substrat SOI, et a donc une incidence significative sur la largeur utile de la couche semi-conductrice supérieure. Ainsi, si la largeur de la couronne à l’issue du premier transfert de couche est typiquement comprise entre 0,7 mm et 1,5 mm, la largeur de la « double couronne » à l’issue du second transfert de couche est comprise entre 3 mm et 4 mm. Le procédé de traitement de surface conforme à l’invention est caractérisé en ce qu’il comprend quatre étapes successives, chaque étape étant un traitement de surface connu par ailleurs permettant d’agir sur l’un ou l’autre des paramètres définis ci-dessous. Toutefois, chacune de ses étapes prises individuellement ne permet pas d’atteindre les performances attendues pour un collage efficace, de bonne qualité de sorte qu’il soit exempt de défauts tels que des trous à l’interface de collage et des couronnes excessivement larges, dans le cadre de la fabrication d’une structure double SOI. Dans la suite, les différentes étapes du procédé de traitement de surface intermédiaire et leur impact sur la qualité de la surface traitée sont décrites en détails. À titre informatif, des modes de réalisation pour la préparation des structures SOI inférieure et supérieure sont également décrits. Préparation de la structure SOI inférieure En premier lieu, on prépare la première structure de type semi-conducteur sur isolant ou structure SOI inférieure par un premier transfert d’une couche semi-conductrice monocristalline. Ladite structure est représentée sur la . Ledit premier transfert est réalisé par un procédé Smart Cut TM qui comprend les étapes suivantes : - fourniture d’un premier substrat donneur d’une première couche semi-conductrice monocristalline 2b et d’un substrat support 1, - formation d’une zone de fragilisation dans ledit premier substrat donneur de sorte à délimiter la première couche semi-conductrice 2b à transférer, - collage du premier substrat donneur sur le substrat support 1, une première couche électriquement isolante 2a étant à l’interface entre le substrat support 1 et le premier substrat donneur, et - détachement du premier substrat donneur au niveau de la zone de fragilisation. Le substrat support 1 se présente sous la forme d’une plaque circulaire d’un matériau semi-conducteur, préférentiellement une plaque de 300 mm de diamètre. Le substrat support est par exemple une plaque de silicium. Le substrat support est préférentiellement une plaque de silicium ultra-plate, qui présente un chanfrein moins large et plus abrupt que sur les plaques conventionnelles On peut évaluer la largeur du chanfrein de bord des plaques à l’aide de la caractéristique ZDD148 qui correspond à la dérivée seconde du profil de bord de plaque à 2 mm du bord de la plaque, autrement dit à l'inverse du rayon de courbure de ce bord de plaque. Classiquement, le ZDD148 des plaques de silicium de 300 mm de diamètre est compris entre -20 et -200nm/mm². La mesure du ZDD148 est faite à l’aide de l'équipement WAFERSIGHT de la marque KLA TENCOR. Une plaque de silicium dite ultra-plate présente une caractéristique ZDD148 comprise entre 0 à -20nm/mm². L’utilisation d’une plaque de silicium ultra-plate permet de réduire la largeur de la couronne périphérique. Le premier substrat donneur est un substrat semi-conducteur monocristallin, par exemple un substrat de silicium monocristallin. Le premier substrat donneur se présente sous la forme d’une plaque qui est généralement de même diamètre que le substrat support. La zone de fragilisation peut être créée par co-implantation d’atomes d’hélium et d’atomes d’hydrogène dans le premier substrat donneur de la première couche semi-conductrice. L’hélium et l’hydrogène sont implantés avec des énergies comprises entre 10 keV et 100 keV et les doses implantées sont comprises entre 10 15 atomes par cm 2 et 10 17 atomes par cm 2 . Alternativement, la zone de fragilisation est créée préférentiellement par implantation d’atomes d’hydrogène. La co-implantation d’atomes d’hydrogène et d’hélium présente l’avantage de permettre une fracture plus franche du substrat donneur le long de la zone de fragilisation, qui se traduit par une rugosité plus faible de la couche semi-conductrice transférée, de l’ordre de 50.10 -10 m RMS ou 60. 10 -10 m RMS (soit 50 ou 60 Å RMS) lorsqu’elle est mesurée par AFM 30x30µm², mais également par l’apparition du phénomène de « jagged edge ». Ce phénomène est d’autant plus important que la couche semi-conductrice transférée est épaisse. L’implantation d’atomes d’hydrogène seul présente l’avantage de s’affranchir du phénomène de « jagged edge » mais procure en revanche une rugosité plus importante de la couche semi-conductrice transférée. La rugosité mesurée par AFM 30x30µm² est dans ce cas de l’ordre de 80. 10 -10 m RMS (soit 80 Å RMS). Cependant, le traitement décrit plus bas permet d’obtenir une surface finale de la première couche semi-conductrice transférée suffisamment lisse pour permettre la formation du second substrat SOI. Par conséquent, au vu de l’avantage présenté en termes de limitation du « jagged edge », l’implantation d’atomes d’hydrogène seul sera préférée à la co-implantation d’atomes d’hydrogène et d’hélium. Le détachement le long de la zone de fragilisation peut être déclenché par une action mécanique, un apport d’énergie thermique, éventuellement en combinaison, ou tout autre moyen adapté. Selon un mode de réalisation représenté sur la , la première couche électriquement isolante 2a est formée sur le premier substrat donneur préalablement à la formation de la zone de fragilisation au sein du premier substrat donneur par implantation d’atomes à travers la première couche électriquement isolante 2a. Le collage du premier substrat donneur sur le substrat support 1 est réalisé par la face électriquement isolante dudit premier substrat donneur de sorte que ladite première couche électriquement isolante 2a soit transférée en même temps que la première couche semi-conductrice 2b et s’intercale entre le substrat support 1 et la première couche semi-conductrice 2b transférée. La première couche électriquement isolante 2a est formée par exemple par oxydation de la face avant du premier substrat donneur, de sorte que si le premier substrat donneur est un substrat de silicium, la première couche électriquement isolante 2a est une couche d’oxyde de silicium. Selon un mode de réalisation alternatif représenté sur la , la première couche électriquement isolante 2a est formée sur la face avant du substrat support 1 préalablement au collage du premier substrat donneur sur ledit substrat support de sorte que ladite première couche électriquement isolante 2a s’intercale entre le substrat support 1 et la première couche semi-conductrice transférée 2b. La première couche électriquement isolante 2a est formée par exemple par oxydation de la face avant du substrat support 1, de sorte que si le substrat support 1 est un substrat de silicium, la première couche électriquement isolante 2a est une couche d’oxyde de silicium. La face avant de la structure SOI inférieure formée lors du détachement du premier substrat donneur le long de la zone de fragilisation présente une rugosité et une défectivité qui sont liées à la qualité d’implantation des espèces atomiques au sein du premier substrat donneur lors de la mise en œuvre du premier procédé Smart Cut TM . Comme évoqué ci-dessus, ladite rugosité peut être relativement importante, de l’ordre de 50. 10 -10 m RMS à 80. 10 -10 m RMS (soit de 50 Å RMS à 80Å RMS) selon les espèces implantées. Lors du second transfert de couche pour la préparation de la structure SOI supérieure, la défectivité particulaire et la rugosité de surface peuvent conduire, au moment du collage du deuxième substrat donneur, à la formation de trous ou de défauts. A titre d’exemples, une rugosité supérieure à 5. 10 -10 m RMS (soit 5Å RMS) génère une densité de trous de l’ordre de plusieurs trous par cm². Les trous peuvent engendrer un dysfonctionnement des dispositifs qui seront fabriqués à partir du substrat SOI présentant lesdits trous. En outre, les trous sont distribués de manière non homogène sur le substrat. Cette inhomogénéité des défauts induit une forte variabilité de comportement entre les différents dispositifs issus d’un même substrat. Ainsi, les dispositifs réalisés sur des portions du substrat comportant une densité de trous importante ne seront pas opérationnels ou ils possèderont une variabilité de comportement importante, ce qui n’est pas acceptable pour un fabricant de dispositifs microélectroniques, notamment de dispositifs photoniques. En outre, la plaque du substrat support 1 et la plaque du premier substrat donneur n'ont pas un bord perpendiculaire à la surface mais présentent un chanfrein ou « Edge Roll Off ». Le collage du premier substrat donneur sur le substrat support ne se fait donc pas sur toute la surface des substrats jusqu’à leur bord mais uniquement jusqu’au chanfrein, de sorte que la partie transférée du substrat donneur ne s'étend pas sur toute la surface du substrat support. La couronne périphérique est délimitée du côté extérieur par le bord du substrat receveur et du côté intérieur par le bord de la couche transférée. Pour une plaque de 300 mm, la couronne périphérique CP a typiquement une largeur comprise entre 0,7 mm et 1,5 mm par rapport au bord de la plaque. En réalité, comme cela a été évoqué auparavant, la couronne a souvent une forme irrégulière (le « jagged edge » en anglais) du fait d’une zone transitoire où le collage n’a pas eu lieu correctement. La zone transitoire représente une source potentielle de défectivité : des parties de ladite zone peuvent en effet se détacher et venir se déposer sur la surface du SOI. Lors du second transfert de couche pour la préparation de la structure SOI supérieure, un tel état de surface peut également conduire à la formation d’un nombre important de trous ou défauts et à une largeur de la double couronne beaucoup plus importante que celle de la couronne issue du premier transfert de couche, de l’ordre de 3 à 4 mm. De telles largeurs ne sont pas acceptables, notamment pour une application en photonique qui nécessite de pouvoir fabriquer des puces jusqu’à 3 mm du bord des plaques de silicium. Dans la suite, on décrit le procédé permettant d’atteindre les performances attendues. Traitement de surface préalablement au second transfert de couche La face avant de la première couche semi-conductrice est formée lors du détachement du premier substrat donneur le long de la zone de fragilisation à du procédé Smart Cut TM . L’invention porte sur un procédé de traitement de ladite surface. Le procédé de traitement conforme à l’invention vise non seulement à réduire la rugosité et la défectivité de ladite surface, mais également à réduire la largeur de la couronne périphérique, améliorant ainsi la qualité de collage du second substrat donneur. Le traitement de la surface libre de la première couche semi-conductrice 2b, et/ou de la deuxième couche semi-conductrice selon l’invention implique la mise en œuvre successive des étapes suivantes représentées sur le schéma de la : (E1) un recuit thermique rapide, (E2) une séquence d’oxydation / désoxydation, (E3) un recuit thermique de longue durée, connu par l’homme du métier sous sa dénomination anglaise « batch anneal », (E4) un polissage mécano-chimique. Alternativement, l’étape (E3) de recuit thermique de longue durée peut être remplacée par une étape (E3’) de recuit thermique rapide. Par « recuit thermique rapide », on entend un recuit pendant une durée de quelques secondes ou quelques dizaines de secondes, sous atmosphère contrôlée. Un tel recuit est communément désigné par l’appellation de recuit RTA pour « Rapid Thermal Annealing » en anglais. Le recuit thermique rapide (E1) est réalisé à une température comprise entre 1100°C et 1250°C pendant 1 s à 90 s. Le recuit thermique rapide (E1) est réalisé sous une atmosphère comprenant un mélange d’argon et d’hydrogène ou une atmosphère d’argon pur. Le recuit thermique rapide permet de renforcer l’interface de collage entre le substrat support et la couche semi-conductrice transférée. Il permet également de lisser la surface de la couche semi-conductrice transférée, en provoquant une réorganisation des atomes présents à la surface, et permet également de restaurer le réseau cristallin qui a pu être perturbé par l’implantation. Toutefois, il n’est pas suffisant pour atteindre le niveau de rugosité requis pour permettre le collage du second substrat donneur puis le transfert d’une couche semi-conductrice du second substrat donneur sur le premier SOI. L’étape (E2) suivante d’oxydation / désoxydation doit être comprise comme une séquence comprenant la succession des opérations suivantes : une opération d’oxydation thermique (E2a), une opération de désoxydation chimique (E2b). L’opération d’oxydation (E2a) peut par exemple être menée en chauffant la structure à une température comprise entre 800°C et 1100°C pendant quelques minutes à quelques heures sous atmosphère oxydante, par exemple de la vapeur d’eau (oxydation humide) ou de l’oxygène seul (oxydation sèche). Lors de cette oxydation, les deux faces du premier SOI s’oxydent. L’opération de désoxydation (E2b) peut par exemple être menée en exposant la face avant de la structure à une solution d’acide fluorhydrique (HF) pendant quelques secondes à quelques minutes pour retirer la couche d’oxyde formée sur la face avant, sans retirer la couche d’oxyde présente sur la face arrière de la structure. Cette étape d’oxydation / désoxydation consomme, par oxydation puis élimination, une portion superficielle de silicium. La consommation de silicium superficiel permet non seulement d’ajuster l’épaisseur de la couche semi-conductrice mais également d’éliminer des défauts apparus suite au transfert de couche par Smart Cut ™, à la surface de la couche transférée. Le recuit thermique de longue durée, dit « batch anneal » en anglais, correspond à un recuit thermique d’une durée de l’ordre de quelques minutes à quelques heures, généralement supérieure à 15 min, avantageusement réalisée dans un four. L’utilisation du four permet de traiter une pluralité de substrats en même temps. Le recuit thermique (E3) est réalisé à une température comprise entre 1050°C et 1250°C pendant quelques minutes à quelques heures sous atmosphère inerte, par exemple sous une atmosphère d’Argon ou d’hydrogène pur ou en mélange. Le recuit thermique (E3) permet de lisser la surface de la couche semi-conductrice transférée et donc d’en diminuer la rugosité. Le procédé de traitement de surface conforme à l’invention comprend enfin une dernière étape (E4) de polissage mécano-chimique. Au cours du polissage mécano-chimique, ou CMP selon l’acronyme de l’expression anglaise « Chemical-Mechanical Polishing », on modifie la surface à polir à l’aide d’un agent chimique, par exemple une suspension de particules de silice colloïdale dans une base liquide, et on enlève par abrasion mécanique la surface modifiée. La vitesse de rotation et la pression utilisées lors de l’étape (E4) de CMP sont optimisées de sorte à retirer de manière uniforme de la matière en surface de la couche semi-conductrice transférée ou de la deuxième couche électriquement isolante, sans pour autant dégrader l’état de ladite surface, notamment sans en augmenter la rugosité. Ce polissage mécano-chimique permet en effet de retirer les particules de surface. Par ailleurs, dans la mesure où ce polissage est effectué jusqu’au bord du substrat, il permet également de réduire progressivement les irrégularités d’épaisseur du premier SOI jusqu’en bord de plaque au niveau de la couronne du premier SOI, ce qui permet un second collage plus proche du bord de plaque. Ainsi, on réduit la largeur de la couronne issue du second transfert par Smart Cut ™. Alternativement, le recuit thermique rapide (E3’) est réalisé à une température comprise entre 1100 °C et 1250 °C pendant quelques secondes à une centaine de secondes, par exemple sous une atmosphère comprenant de l’argon ou de l’hydrogène, seuls ou en mélange. Préparation de la structure SOI supérieure En référence à la , la deuxième structure de type semi-conducteur sur isolant ou structure SOI supérieure est formée sur la structure SOI inférieure par un second transfert d’une deuxième couche semi-conductrice monocristalline 3b issue d’un second substrat donneur, sur la face avant de la première structure de type semi-conducteur sur isolant, une deuxième couche électriquement isolante 3a étant à l’interface entre la première couche semi-conductrice transférée et le second substrat donneur. Le second substrat donneur est un substrat semi-conducteur monocristallin, par exemple un substrat de silicium monocristallin. Le second substrat donneur se présente sous la forme d’une plaque circulaire généralement de même diamètre que le substrat support. Selon un mode de réalisation, on fait le second transfert de couche selon un deuxième procédé Smart Cut™ comprenant : - la formation d’une zone de fragilisation dans le deuxième substrat donneur de sorte à délimiter une deuxième couche semi-conductrice à transférer 3b, - le collage du deuxième substrat donneur sur la face avant de la structure de type semi-conducteur sur isolant, une deuxième couche électriquement isolante 3a étant à l’interface entre la face avant de la structure de type semi-conducteur sur isolant et le premier substrat donneur, - le détachement du deuxième substrat donneur au niveau de la zone de fragilisation, de sorte à obtenir une structure de type double semi-conducteur sur isolant telle que représentée sur la . Comme pour le premier substrat donneur, la zone de fragilisation au sein du second substrat donneur peut être créée par co-implantation d’atomes d’hélium et d’atomes d’hydrogène dans le second substrat donneur de la deuxième couche semi-conductrice. Alternativement, la zone de fragilisation est créée par implantation d’atomes d’hydrogène. De manière alternative au procédé Smart Cut TM , le second transfert de couche peut être réalisé en amincissant le second substrat donneur par sa face opposée à la face collée sur la deuxième couche électriquement isolante jusqu’à l’obtention de l’épaisseur souhaitée pour la deuxième couche semi-conductrice 3b. Selon un mode de réalisation représenté sur la , la deuxième couche électriquement isolante 3a est formée sur le second substrat donneur, de sorte que, lors du transfert de la deuxième couche semi-conductrice 3b, ladite deuxième couche électriquement isolante 3a soit également transférée et s’intercale entre la première couche semi-conductrice 2b et ladite deuxième couche semi-conductrice 3b. La deuxième couche électriquement isolante 3a est préparée par exemple par oxydation du second substrat donneur, de sorte que si le second substrat donneur est un substrat de silicium, la deuxième couche électriquement isolante 3a est une couche d’oxyde de silicium. Dans le mode de réalisation où le second transfert de couche est réalisé selon un second procédé Smart Cut™, la deuxième couche électriquement isolante 3a est préférentiellement formée sur le second substrat donneur préalablement à la formation de la zone de fragilisation au sein du second substrat donneur par implantation d’atomes à travers la deuxième couche électriquement isolante 3a. Selon un mode de réalisation alternatif représenté sur la , la deuxième couche électriquement isolante 3a est formée sur la première couche semi-conductrice 2b de sorte que, lors du transfert de la deuxième couche semi-conductrice 3b, ladite deuxième couche électriquement isolante 3a s’intercale entre la première couche semi-conductrice 2b et la deuxième couche semi-conductrice 3b. La deuxième couche électriquement isolante 3a est par exemple préparée par oxydation de la face avant de la première couche semi-conductrice transférée 2b, de sorte que si le premier substrat donneur est un substrat de silicium, la deuxième couche électriquement isolante 3a est une couche d’oxyde de silicium. Ladite étape supplémentaire de formation de la deuxième couche électriquement isolante 3a est mise en œuvre après le traitement de la surface libre de la première couche semi-conductrice 2b. Alternativement, les étapes (E1), (E2) et (E3) dudit procédé sont mises en œuvre sur la surface libre de la première couche semi-conductrice transférée 2b avant l’étape de formation de la deuxième couche électriquement isolante 3a et l’étape (E4) peut être mise en œuvre avant et après ladite étape de formation de la deuxième couche électriquement isolante 3a, respectivement sur la surface de la première couche semi-conductrice transférée 2b et sur la surface de la deuxième couche électriquement isolante 3a. On peut avantageusement mettre en œuvre un ou plusieurs nettoyages de la surface libre de la deuxième couche électriquement isolante 3a préalablement au second transfert d’une deuxième couche semi-conductrice monocristalline 3b. A titre d’exemple, la mise en œuvre du procédé de traitement de surface conforme à l’invention, qui combine notamment des lissages thermiques et une étape de CMP, couplé à l’utilisation d’un substrat support « ultra-plat » permet d’obtenir une structure SOI qui présente une quantité de trous très faible voire nulle et une largeur de double couronne inférieure à 3 mm. De manière optionnelle, on peut également procéder à un traitement de la surface libre de la deuxième couche semi-conductrice 3b afin de réduire les défauts dans cette couche et en lisser la surface pour obtenir les propriétés requises pour les applications ultérieures de ladite couche (fabrication de composants électroniques, épitaxie, etc.). Ces traitements sont connus de l’homme du métier et incluent par exemple un recuit thermique rapide. Procédé de fabrication d’une structure de type double semi-conducteur sur isolant comportant les étapes suivantes : - fourniture d’un premier substrat donneur et d’un substrat support (1), - formation d’une zone de fragilisation dans ledit premier substrat donneur de sorte à délimiter une première couche semi-conductrice à transférer (2b), - collage du premier substrat donneur sur le substrat support (1), une première couche électriquement isolante (2a) étant à l’interface entre le substrat support (1) et le premier substrat donneur, et détachement du premier substrat donneur au niveau de la zone de fragilisation, de sorte à obtenir une structure de type semi-conducteur sur isolant comprenant, de la face arrière vers la face avant, le substrat support (1), la première couche électriquement isolante (2a) et la première couche semi-conductrice transférée (2b), - traitement de la surface libre de la première couche semi-conductrice transférée (2b), - fourniture d’un second substrat donneur d’une deuxième couche semi-conductrice à transférer (3b), - transfert de ladite deuxième couche semi-conductrice (3b) sur la face avant de la structure de type semi-conducteur sur isolant, une deuxième couche électriquement isolante (3a) étant à l’interface entre la première couche semi-conductrice transférée (2b) et le second substrat donneur, dans lequel le traitement de la surface de la première couche semi-conductrice transférée (2b) comprend les étapes successives suivantes : (E1) un recuit thermique rapide, (E2) une séquence incluant une oxydation thermique suivie d’une désoxydation, (E3) un traitement thermique de lissage à une température supérieure à 1000 °C dans une atmosphère non oxydante, (E4) un polissage mécano-chimique. Procédé selon la revendication 1, caractérisé en ce que l’étape (E3) de traitement thermique de lissage est un recuit thermique de longue durée réalisé à une température comprise entre 1050 °C et 1250 °C pendant quelques minutes à quelques heures sous une atmosphère d’Argon ou d’Hydrogène pur ou en mélange. Procédé selon la revendication 1, caractérisé en ce que l’étape (E3) de traitement thermique est un recuit thermique rapide. Procédé selon la revendication précédente, caractérisé en ce que l’étape (E3) de recuit thermique rapide est réalisée à une température comprise entre 1100°C et 1250°C pendant quelques secondes à une centaine de secondes, sous une atmosphère comprenant de l’Argon ou de l’Hydrogène pur ou en mélange. Procédé selon l’une des revendications 1 à 4 caractérisé en ce que l’étape (E1) de recuit thermique rapide est réalisée à une température comprise entre 1100°C et 1250°C pendant quelques secondes à une centaine de secondes, sous une atmosphère comprenant de l’Argon ou de l’Hydrogène pur ou en mélange. Procédé selon l’une des revendications 1 à 5 caractérisé en ce que l’opération d’oxydation thermique de l’étape (E2) est menée à une température comprise entre 800°C et 1100°C sous atmosphère comprenant de l’oxygène ou de la vapeur d’eau pendant quelques minutes à quelques heures. Procédé selon l’une des revendications 1 à 6 caractérisé en ce que l’opération de désoxydation de l’étape (E2) est menée en exposant la surface à traiter à une solution d’acide fluorhydrique. Procédé selon l’une des revendications 1 à 7 caractérisé en ce que le substrat support (1) et chaque substrat donneur se présente sous la forme d’une plaque de 300 mm de diamètre. Procédé selon l’une des revendications 1 à 8 caractérisé en ce que la zone de fragilisation dans le premier substrat donneur est formée par implantation d’atomes d’hydrogène. Procédé selon l’une des revendications 1 à 9 caractérisé en ce que le transfert de ladite deuxième couche semi-conductrice (3b) comprend : - la formation d’une zone de fragilisation dans le deuxième substrat donneur de sorte à délimiter une deuxième couche semi-conductrice à transférer (3b), - le collage du deuxième substrat donneur sur la face avant de la structure de type semi-conducteur sur isolant, une deuxième couche électriquement isolante (3a) étant à l’interface entre la face avant de la structure de type semi-conducteur sur isolant et le premier substrat donneur, - le détachement du deuxième substrat donneur au niveau de la zone de fragilisation, de sorte à obtenir une structure de type double semi-conducteur sur isolant comprenant, de la face arrière vers la face avant, le substrat support (1), la première couche électriquement isolante (2a), la première couche semi-conductrice transférée (2b), la deuxième couche électriquement isolante (3a) et la deuxième couche semi-conductrice transférée (3b). Procédé selon la revendication 10, caractérisé en ce que la zone de fragilisation dans le deuxième substrat donneur est formée par implantation d’atomes d’hydrogène. Procédé selon l’une des revendications 1 à 11, caractérisé en ce que la deuxième couche électriquement isolante (3a) est formée par oxydation de la face avant de la première couche semi-conductrice transférée (2b), de sorte que, lors du transfert de la deuxième couche semi-conductrice (3b), ladite première couche électriquement isolante (3a) s’intercale entre la première couche semi-conductrice (2b) et la deuxième couche semi-conductrice (3b), ladite étape supplémentaire d’oxydation étant mise en œuvre après le traitement de la surface libre de la première couche semi-conductrice (2b). Procédé selon l’une des revendications 1 à 11, caractérisé en ce que la deuxième couche électriquement isolante (3a) est formée par oxydation d’une partie du second substrat donneur, de sorte que, lors du transfert de la deuxième couche semi-conductrice (3b), ladite première couche électriquement isolante (3a) soit également transférée et s’intercale entre la première couche semi-conductrice (2b) et ladite deuxième couche semi-conductrice (3b). Procédé selon l’une des revendications 1 à 13, caractérisé en ce que la première couche électriquement isolante (2a) est formée par oxydation de la face avant du substrat support (1) préalablement au collage du premier substrat donneur sur le substrat support de sorte que ladite première couche électriquement isolante (2a) s’intercale entre le substrat support (1) et la première couche semi-conductrice transférée (2a). Procédé selon l’une des revendications 1 à 13 caractérisé en ce que la première couche électriquement isolante (2a) est formée par oxydation d’une partie du premier substrat donneur préalablement au collage dudit premier substrat donneur sur le substrat support (1) par sa face oxydée de sorte que ladite première couche électriquement isolante (2a) s’intercale entre le substrat support (1) et la première couche semi-conductrice transférée (2b).