FR 3132979 A1 20230825 FR 2201567 A 20220222 Capteur de lumière ambiante La présente description concerne un capteur de lumière ambiante (1) comprenant une pluralité de pixels (P1) comportant chacun un caisson isolé dopé d'un premier type, une photodiode pincée dans le caisson, une région (212) dopée d'un deuxième type et disposée dans le caisson, une grille de transfert couplant la photodiode à ladite région (212), et un premier circuit appliquant un premier ou deuxième potentiel au caisson. Un convertisseur analogique-numérique à approximations successives (100) du capteur comprend un noeud (SN1) connecté auxdites régions (212) des pixels (P1), un interrupteur (IT1) appliquant un troisième potentiel (V3) audit noeud (SN1), un comparateur (104) couplé audit noeud (SN1), et un deuxième circuit (SAR) recevant une sortie (COMP) du comparateur et commandant les premiers circuits. Un circuit de commande (CTRL) du capteur commande les grilles et le premier interrupteur (IT1). Figure pour l'abrégé : Fig. 1 Capteur de lumière ambiante La présente description concerne de façon générale les circuits ou dispositifs électroniques, et, plus particulièrement, les capteurs de lumière ambiante. Les capteurs connus de lumière ambiante comprennent plusieurs pixels, chaque pixel comprenant un élément de photoconversion tel qu'une photodiode. Dans un tel capteur, lors de la phase d'intégration d'une capture de lumière ambiante, des charges sont photogénérées dans les éléments de photoconversion du capteur et s'y accumulent. Lors de la phase de lecture de la capture de lumière ambiante, un signal analogique (AC) représentatif de la quantité de charges photogénérées accumulées dans les éléments de photoconversion du capteur est obtenu. Ce signal est ensuite converti en un signal numérique correspondant, par exemple pour que ce signal numérique puisse être traité par un circuit de traitement numérique. Il existe un besoin de pallier tout ou partie des inconvénients des capteurs connus de lumière ambiante. Par exemple, il existe un besoin de pallier tout ou partie des inconvénients des capteurs connus de lumière qui sont liés à l'étape de conversion analogique numérique décrite précédemment. Un mode de réalisation pallie tout ou partie des inconvénients des capteurs connus de lumière ambiante, par exemple tout ou partie des inconvénients qui sont liés à l'étape de conversion analogique numérique décrite ci-dessus. Un mode de réalisation prévoit un capteur de lumière ambiante comprenant une pluralité de pixels. Chaque pixel de la pluralité de pixels comprend : un premier caisson isolé dopé d'un premier type de conductivité, une photodiode pincée disposée dans le premier caisson, une première région dopée d'un deuxième type de conductivité disposée dans le premier caisson, une première grille de transfert couplant la photodiode à la première région, et un premier circuit configuré pour appliquer sélectivement un premier potentiel ou un deuxième potentiel au premier caisson. Le capteur comprend en outre un convertisseur analogique-numérique à approximations successives comprenant un premier noeud connecté aux premières régions de tous les pixels de la pluralité de pixels, un premier interrupteur configuré pour appliquer sélectivement un troisième potentiel au premier noeud, un comparateur ayant une première entrée couplée au premier noeud, et un deuxième circuit configuré pour recevoir une sortie du comparateur et pour commander les premiers circuits. De plus, le capteur comprend un circuit de commande configuré pour commander les premières grilles de transfert et le premier interrupteur. Selon un mode de réalisation, une deuxième entrée du comparateur est couplée à un potentiel de comparaison. Selon un mode de réalisation, le potentiel de comparaison est déterminé, au moins en partie, par le troisième potentiel. Selon un mode de réalisation, chaque pixel de la pluralité de pixels comprend en outre un deuxième caisson isolé dopé du premier type de conductivité et configuré pour recevoir le premier potentiel, une deuxième région dopée du deuxième type de conductivité disposée dans le deuxième caisson, et une deuxième grille de transfert couplée à la deuxième région semiconductrice. Le convertisseur comprend en outre un deuxième noeud connecté aux deuxièmes régions de tous les pixels de la pluralité de pixels, et un deuxième interrupteur configuré pour appliquer sélectivement le troisième potentiel au deuxième noeud. Le deuxième noeud est couplé à la deuxième entrée du comparateur. Selon un mode de réalisation, le convertisseur comprend en outre un premier tampon analogique ayant une entrée connectée au premier noeud et une sortie couplée à la première entrée du comparateur, et un deuxième tampon analogique ayant une entrée connectée au deuxième noeud et une sortie couplée à la deuxième entrée du comparateur. Les premier et deuxième tampons analogiques sont de préférence identiques. Selon un mode de réalisation, le circuit de commande est en outre configuré pour commander le deuxième interrupteur de manière identique au premier interrupteur. Selon un mode de réalisation, le circuit de commande est en outre configuré pour : commander les deuxièmes grilles de transfert ; et maintenir les deuxièmes grilles de transfert à l'état bloqué pendant toute la durée de chaque phase de capture de lumière ambiante par le capteur. Selon un mode de réalisation, pendant chaque phase de conversion analogique-numérique d'un potentiel du premier noeud, le deuxième circuit est configuré pour commander les premiers circuits sur la base de la sortie du comparateur. Selon un mode de réalisation, pendant chaque phase de conversion analogique-numérique d'un potentiel du premier noeud, le circuit de commande est configuré pour maintenir ouvert le premier interrupteur. Selon un mode de réalisation : les pixels de la pluralité de pixels sont répartis en plusieurs groupes de pixels ; chaque pixel de la pluralité de pixels appartient à un unique groupe parmi lesdits plusieurs groupes de pixels ; et le deuxième circuit est configuré, pendant chaque phase de conversion analogique-numérique d'un potentiel du premier noeud et pour chaque groupe de pixels, pour commander de manière identique les premiers circuits des pixels dudit groupe. Selon un mode de réalisation, le deuxième circuit est configuré, à chacune des approximations successives du convertisseur, pour commuter le potentiel appliqué aux premiers caissons des pixels d'au moins un groupe par les premiers circuits correspondants. Selon un mode de réalisation, pendant chaque phase d'initialisation des photodiodes, le circuit de commande est configuré pour commuter à l'état passant les premières grilles de transfert de tous les pixels de la pluralité de pixels et commander une fermeture du premier interrupteur. Selon un mode de réalisation, pendant chaque phase d'intégration, le circuit de commande est configuré pour maintenir à l'état bloqué les premières grilles de transfert de tous les pixels de la pluralité de pixels pendant toute la durée de la phase d'intégration, et, de préférence, pour maintenir le premier interrupteur à l'état passant. Selon un mode de réalisation, pendant chaque phase de lecture : le circuit de commande est configuré pour commuter à l'état passant les premières grilles de transfert d'au moins certains pixels de la pluralité de pixels, un nombre desdits au moins certains pixels déterminant, par exemple, un gain du capteur ; et le circuit de commande est configuré pour maintenir ouvert le premier interrupteur pendant toute la durée de la phase de lecture. Selon un mode de réalisation, pendant toute la durée de chaque phase d'initialisation des photodiodes, chaque phase d'intégration et chaque phase de lecture, le deuxième circuit est configuré pour que les premiers circuits appliquent le premier potentiel aux premiers caissons de tous les pixels de la pluralité de pixels. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente de manière schématique un mode de réalisation d'un capteur de lumière ambiante ; la illustre, par une vue en coupe, un mode de réalisation d'un pixel du capteur de la ; la représente de manière schématique un circuit équivalent au capteur de la ; et la représente un chronogramme illustrant un mode de mise en œuvre du fonctionnement du capteur de la . Capteur de lumière ambiante (1) comprenant : une pluralité de pixels (P1) comportant chacun : - un premier caisson isolé (200) dopé d'un premier type de conductivité, - une photodiode pincée (PD) disposée dans le premier caisson (200), - une première région (212) dopée d'un deuxième type de conductivité disposée dans le premier caisson (200), - une première grille de transfert (214) couplant la photodiode (PD) à la première région (212), et - un premier circuit (216) configuré pour appliquer sélectivement un premier potentiel (V1) ou un deuxième potentiel (V2) au premier caisson (200) ; un convertisseur analogique-numérique à approximations successives (100) comprenant : - un premier noeud (SN1) connecté aux premières régions (212) de tous les pixels de la pluralité de pixels (P1), - un premier interrupteur (IT1) configuré pour appliquer sélectivement un troisième potentiel (V3) au premier noeud (SN1), - un comparateur (104) ayant une première entrée (106) couplée au premier noeud (SN1), et - un deuxième circuit (SAR) configuré pour recevoir une sortie (COMP) du comparateur (104) et pour commander les premiers circuits (216) ; et un circuit de commande (CTRL) configuré pour commander les premières grilles de transfert (214) et le premier interrupteur (IT1). Capteur selon la revendication 1, dans lequel une deuxième entrée (108) du comparateur (104) est couplée à un potentiel de comparaison. Capteur selon la revendication 2, dans lequel le potentiel de comparaison est déterminé, au moins en partie, par le troisième potentiel (V3). Capteur selon la revendication 2 ou 3, dans lequel : chaque pixel (P1) de la pluralité de pixels comprend en outre : - un deuxième caisson isolé (224) dopé du premier type de conductivité et configuré pour recevoir le premier potentiel (V1), - une deuxième région (230) dopée du deuxième type de conductivité disposée dans le deuxième caisson (224), et - une deuxième grille de transfert (232) couplée à la deuxième région semiconductrice (230) ; le convertisseur (100) comprend en outre : - un deuxième noeud (SN1init) connecté aux deuxièmes régions (230) de tous les pixels de la pluralité de pixels (P1), et - un deuxième interrupteur (IT2) configuré pour appliquer sélectivement le troisième potentiel (V3) au deuxième noeud (SN1init) ; et le deuxième noeud (SN1init) est couplé à la deuxième entrée (108) du comparateur (104). Capteur selon la revendication 4, dans lequel le convertisseur (100) comprend en outre un premier tampon analogique (107) ayant une entrée connectée au premier noeud (SN1) et une sortie couplée à la première entrée (106) du comparateur (104), et un deuxième tampon analogique (110) ayant une entrée connectée au deuxième noeud (SN1init) et une sortie couplée à la deuxième entrée (108) du comparateur (104), les premier et deuxième tampons analogiques (107, 110) étant de préférence identiques. Capteur selon la revendication 4 ou 5, dans lequel le circuit de commande (CTRL) est en outre configuré pour commander le deuxième interrupteur (IT2) de manière identique au premier interrupteur (IT1). Capteur selon l'une quelconque des revendications 4 à 6, dans lequel le circuit de commande (CTRL) est en outre configuré pour : commander les deuxièmes grilles de transfert (232) ; et maintenir les deuxièmes grilles de transfert (232) à l'état bloqué pendant toute la durée de chaque phase de capture (CAP) de lumière ambiante par le capteur (1). Capteur selon l'une quelconque des revendications 1 à 7, dans lequel, pendant chaque phase de conversion analogique-numérique (CONV) d'un potentiel du premier noeud (SN1), le deuxième circuit (SAR) est configuré pour commander les premiers circuits (216) sur la base de la sortie (COMP) du comparateur (104). Capteur selon l'une quelconque des revendications 1 à 8, dans lequel, pendant chaque phase de conversion analogique-numérique (CONV) d'un potentiel du premier noeud (SN1), le circuit de commande (CTRL) est configuré pour maintenir ouvert le premier interrupteur (IT1). Capteur selon l'une quelconque des revendications 1 à 9, dans lequel : les pixels de la pluralité de pixels (P1) sont répartis en plusieurs groupes (G0, G1, G2, G3, G4, G5) de pixels ; chaque pixel de la pluralité de pixels (P1) appartient à un unique groupe parmi lesdits plusieurs groupes de pixels ; et le deuxième circuit (SAR) est configuré, pendant chaque phase de conversion analogique-numérique (CONV) d'un potentiel du premier noeud (SN1) et pour chaque groupe de pixels (P1), pour commander de manière identique les premiers circuits (216) des pixels dudit groupe. Capteur selon la revendication 10, dans lequel le deuxième circuit (SAR) est configuré, à chacune des approximations successives du convertisseur (100), pour commuter le potentiel (V1, V2) appliqué aux premiers caissons (200) des pixels (P1) d'au moins un groupe (G0, G1, G2, G3, G4, G5) par les premiers circuits (216) correspondants. Capteur selon l'une quelconque des revendications 1 à 11, dans lequel, pendant chaque phase d'initialisation (RST) des photodiodes, le circuit de commande (CTRL) est configuré pour commuter à l'état passant les premières grilles de transfert (214) de tous les pixels de la pluralité de pixels (P1) et commander une fermeture du premier interrupteur (IT1). Capteur selon l'une quelconque des revendications 1 à 12, dans lequel, pendant chaque phase d'intégration (INT), le circuit de commande (CTRL) est configuré pour maintenir à l'état bloqué les premières grilles de transfert (214) de tous les pixels de la pluralité de pixels (P1) pendant toute la durée de la phase d'intégration (INT), et, de préférence, pour maintenir le premier interrupteur (IT1) à l'état passant. Capteur selon l'une quelconque des revendications 1 à 13, dans lequel, pendant chaque phase de lecture (LECT) : le circuit de commande (CTRL) est configuré pour commuter à l'état passant les premières grilles de transfert (214) d'au moins certains pixels de la pluralité de pixels (P1), un nombre desdits au moins certains pixels (P1) déterminant, par exemple, un gain du capteur (1) ; et le circuit de commande (CTRL) est configuré pour maintenir ouvert le premier interrupteur (IT1) pendant toute la durée de la phase de lecture (LECT). Capteur selon l'une quelconque des revendications 1 à 14, dans lequel, pendant toute la durée de chaque phase d'initialisation (RST) des photodiodes (PD), chaque phase d'intégration (INT) et chaque phase de lecture (LECT), le deuxième circuit (SAR) est configuré pour que les premiers circuits (216) appliquent le premier potentiel (V1) aux premiers caissons (200) de tous les pixels de la pluralité de pixels (P1).