FR 3137484 A1 20240105 FR 2206567 A 20220629 Pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage ayant de tels pixels d'affichage La présente description concerne un pixel d'affichage comprenant au moins une diode électroluminescente et un circuit électronique comprenant un circuit de stockage pour stocker au moins un signal numérique et un circuit de commande configuré pour commander ladite diode électroluminescente par modulation de largeur d'impulsion, dans un premier mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant des premières durées différentes (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ) en fonction des états logiques des bits du signal numérique ou, dans un deuxième mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant des deuxièmes durées différentes (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ), au moins partiellement différentes des premières durées, en fonction des états logiques des bits du signal numérique. Figure pour l'abrégé : Fig. 6 Pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage ayant de tels pixels d'affichage La présente description concerne un pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage ayant de tels pixels d'affichage. Un pixel d'une image correspond à l'élément unitaire de l'image affichée par un écran d'affichage. Pour l'affichage d'images en couleur, l'écran d'affichage comprend généralement, pour l'affichage de chaque pixel de l'image, au moins trois composants, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux, appelé composante couleur de pixel d'image essentiellement sous forme d'une seule couleur (par exemple, rouge, vert et bleu). La superposition des composantes couleur de pixel d'image émises par les trois sous-pixels d'affichage fournit à l'observateur la sensation de couleur correspondant au pixel de l'image affichée. Dans ce cas, l'ensemble constitué des trois sous-pixels d'affichage utilisé pour l'affichage d'un pixel d'une image est appelé pixel d'affichage de l'écran d'affichage. Chaque sous-pixel d'affichage peut comprendre une source de lumière, en particulier une diode électroluminescente. Les pixels d'affichage peuvent être distribués dans un réseau, chaque pixel d'affichage étant situé à l'intersection d'une rangée (également appelée ligne) et d'une colonne du réseau. Des électrodes sont prévues le long des rangées et des colonnes pour connecter chaque pixel d'affichage à des circuits de commande. De façon générale, chaque rangée de pixels d'affichage est successivement sélectionnée par un signal transmis le long des électrodes de rangée et les pixels d'affichage de la rangée sélectionnée sont programmés pour afficher les pixels d'image désirés par des signaux transmis le long des électrodes de colonne. Les yeux humains sont beaucoup plus sensibles aux modifications de tons sombres qu'ils ne le sont à des modifications similaires de tons clairs. Un photo-détecteur fournit habituellement un signal de pixel d'image électrique analogique qui a une relation sensiblement linéaire avec le nombre de photons frappant le détecteur. Si le système d'affichage a fonctionné avec un procédé de commande numérique tel qu'un fonctionnement de modulation de largeur d'impulsion, un nombre élevé de bits serait nécessaire pour que les signaux de pixel d'image numériques décrivent les tons sombres avec une précision suffisante. Une numérisation avec un petit nombre de bits provoque une postérisation de l'image affichée pour les tons sombres. Pour optimiser l'utilisation des bits pendant le codage d'une image et/ou pour optimiser la bande passante utilisée pour transporter une image, une opération non linéaire, généralement appelé codage gamma ou compression gamma, est appliquée au signal de pixel d'image fourni par le photo-détecteur pour redistribuer les niveaux de ton de capteur d'image natifs en des niveaux qui sont plus uniformes en termes de perception pour les yeux humains. Le codage gamma est par exemple défini par l'expression de loi de puissance suivante : Vout = Vin γ où la valeur d'entrée réelle non négative Vin est élevée à la puissance γ pour obtenir la valeur de sortie Vout, avec, par exemple, Vin et Vout dans la plage allant de 0 à 1. L'exposant γ est habituellement égal à 1/2,2. Pour afficher le pixel d'image, l'opération non linéaire inverse, appelée décodage gamma ou expansion gamma, est appliquée au signal de pixel d'image pour le rétro-convertir efficacement en lumière de la scène d'origine. La représente un exemple d'une fonction de décodage gamma idéale Igam correspondant à une expression de loi de puissance avec un exposant égal à 2,2 et, à titre de comparaison, une fonction linéaire Lin. En , l'axe y indique le nombre de niveaux de la sortie et le nombre de niveaux de la luminosité L du pixel d'image est indiqué sur l'axe x. Pour faire apparaitre les tons doux et continus dans une image, il est habituellement suffisant de pouvoir coder au moins 256 niveaux différents pour la luminosité L, ce qui devrait théoriquement requérir seulement 8 bits. Toutefois, pendant l'utilisation d'un codage gamma et d'un décodage gamma, une postérisation peut toujours apparaître sur l'image affichée pour des tons très sombres lorsque le système d'affichage fonctionne avec un procédé de commande numérique tel qu'un fonctionnement à modulation de largeur d'impulsion. La représente une vue agrandie de la fonction de décodage gamma idéale Igam de la et de la fonction de décodage gamma Rgam10 réellement obtenue avec un codage sur 10 bits. Comme cela apparaît en , la courbe Rgam10 est une courbe en paliers. Cela signifie par exemple qu'un pixel d'image avec une luminosité idéale L dans la plage 0-8 provoque l'affichage d'un pixel d'image ayant une luminosité réelle L égale à 0, ou qu'un pixel d'image avec une luminosité idéale L dans la plage 9-13 provoque l'affichage d'un pixel d'image ayant une luminosité réelle L d'une valeur constante. Un codage sur au moins 16 bits devrait être utilisé pour que les tons sombres soient affichés correctement même en utilisant un codage gamma et un décodage gamma. Toutefois, l'augmentation du nombre de bits des signaux de pixel d'image numérique requiert une interface à plus grande bande passante pour des données vidéo, ce qui n'est pas souhaitable. Un objet d'un mode de réalisation est de proposer un pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage comprenant de tels pixels d'affichage palliant tout ou partie des inconvénients des pixels d'affichage connus comprenant des diodes électroluminescentes et des écrans d'affichage comprenant de tels pixels d'affichage. Un autre objet est de réduire, même de supprimer, la postérisation d'une image affichée pour les tons sombres. Un autre objet est que le nombre de bits des signaux de pixel d'image numérique demeure faible. Un mode de réalisation prévoit un pixel d'affichage comprenant au moins une diode électroluminescente et un circuit électronique comprenant un circuit de stockage pour stocker au moins un signal numérique et un circuit de commande configuré pour commander ladite diode électroluminescente par modulation de largeur d'impulsion dans un premier mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant des premières durées différentes en fonction des états logiques des bits du signal numérique ou, dans un deuxième mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant des deuxièmes durées différentes, au moins partiellement différentes des premières durées, en fonction des états logiques des bits du signal numérique. Cela permet d'accroître le nombre de durées différentes pour commander la diode électroluminescente par modulation de largeur d'impulsion sans augmenter le nombre de bits du signal numérique, par conséquent sans augmenter l'interface de bande-passante pour des données vidéo. Selon un mode de réalisation, le circuit électronique est configuré pour commuter entre les premier et deuxième modes de fonctionnement en fonction de l'état logique d'un premier signal binaire. Cela permet d'augmenter la précision du codage de l'image de pixel seulement pour des tons sombres pour lesquels les yeux humains sont les plus sensibles. Selon un mode de réalisation, le circuit électronique est configuré pour recevoir le premier signal binaire depuis l'extérieur du pixel d'affichage. Les premiers signaux binaires peuvent être avantageusement déterminés par le circuit d'affichage d'un écran d'affichage comprenant les pixels d'affichage. Selon un mode de réalisation, le signal numérique comprend NB bits b i , i étant dans la plage allant de 1 à NB, le bit b NB étant le bit le plus significatif et le bit b 1 étant le bit le moins significatif, les premières durées comprenant NB premières durées TA i de valeurs croissantes, les deuxièmes durées comprenant NB deuxièmes durées TB i de valeurs croissantes, le circuit de commande étant configuré pour commander ladite diode électroluminescente par modulation de largeur d'impulsion dans le premier mode de fonctionnement en allumant ou éteignant ladite diode électroluminescente pendant les NB premières durées TA i , ladite diode électroluminescente étant allumée pendant la première durée TA i lorsque le bit b i est à un premier état logique et étant éteinte pendant la première durée TA i lorsque le bit b i est à un deuxième état logique, différent du premier état logique, et le circuit de commande étant configuré pour commander ladite diode électroluminescente par modulation de largeur d'impulsion pendant les NB deuxièmes durées TB i , ladite diode électroluminescente étant allumée pendant la deuxièmes durée TB i lorsque le bit b i est au premier état logique et étant éteinte pendant la deuxième durée TB i lorsque le bit b i est au deuxième état logique. Selon un mode de réalisation, au moins une des deuxièmes durées dure aussi longtemps qu'une des premières durées. Selon un mode de réalisation, au moins la deuxième durée la plus longue dure aussi longtemps qu'une des premières durées. Selon un mode de réalisation, au moins un premier plot conducteur est destiné à recevoir un deuxième signal binaire comprenant des impulsions et connecté audit circuit électronique, certaines desdites impulsions étant espacées des premières durées et certaines desdites impulsions étant espacées des deuxièmes durées, ledit circuit électronique étant configuré pour allumer ou éteindre ladite diode électroluminescente pendant les premières durées ou les deuxièmes durées sur la base desdites impulsions. Le circuit électronique de chaque pixel d'affichage peut avantageusement générer un signal de commande à modulation de largeur d'impulsion dans le premier mode de fonctionnement et dans le deuxième mode de fonctionnement sur la base des impulsions. Selon un mode de réalisation, les impulsions comprennent des premières impulsions, les premières impulsions étant espacées des premières durées et comprennent en outre des deuxièmes impulsions, chaque première impulsion étant suivie d'une deuxième impulsion, les premières impulsions et les deuxièmes impulsions qui suivent étant espacées des deuxièmes durées. La durée d'un cycle dans une commande de modulation de largeur d'impulsion dans le premier mode de fonctionnement ou dans le deuxième mode de fonctionnement n'est avantageusement pas accrue par rapport à une commande de modulation de largeur d'impulsion dans un seul mode de fonctionnement. Selon un mode de réalisation, le circuit électronique est configuré pour générer un troisième signal binaire à partir du deuxième signal numérique avec un état logique qui est modifié à chaque première impulsion et à chaque deuxième impulsion. Le troisième signal binaire peut par conséquent être fixé au niveau logique "1" pendant les deuxièmes durées. Selon un mode de réalisation, le circuit de stockage comprend un registre à décalage dans lequel est stocké le signal numérique et qui est configuré pour fournir les bits successifs du signal numérique stocké par le troisième signal binaire. Selon un mode de réalisation, le pixel d'affichage comprend une source de courant commandable alimentant ladite diode électroluminescente et commandée par un quatrième signal binaire. Selon un mode de réalisation, le circuit électronique comprend une première porte logique du type NON-OU ayant une première entrée recevant le troisième signal binaire et ayant une deuxième entrée recevant le premier signal binaire et une deuxième porte logique du type NON-OU ayant une première entrée recevant le complément logique du bit b i et ayant une deuxième entrée connectée à la sortie de la première porte logique et fournissant le quatrième signal binaire. Selon un mode de réalisation, au moins un deuxième plot conducteur est destiné à recevoir un cinquième signal binaire et est connecté audit circuit électronique, ledit circuit électronique étant configuré pour mettre à jour ledit signal numérique stocké dans le circuit de stockage à partir du deuxième signal. Un autre mode de réalisation prévoit un écran d'affichage comprenant : - des pixels d'affichage tels que décrits précédemment agencés en rangées et en colonnes ; - des premières pistes électriquement conductrices s'étendant le long des rangées et connectées aux circuits électroniques des pixels d'affichage ; - des deuxièmes pistes électriquement conductrices s'étendant le long des colonnes et connectées aux circuits électroniques des pixels d'affichage ; et - un circuit de commande connecté aux premières pistes électriquement conductrices et aux deuxièmes pistes électriquement conductrices. Selon un mode de réalisation, le circuit électronique de chaque pixel d'affichage est configuré pour commuter entre les premier et deuxième modes de fonctionnement en fonction de l'état logique d'un premier signal binaire. Le circuit de commande est configuré pour déterminer le premier signal binaire pour chaque signal numérique et pour fournir les premiers signaux binaires aux pixels d'affichage. Selon un mode de réalisation, le circuit d'affichage est configuré pour fournir un signal de synchronisation sur chaque première piste électriquement conductrice et le circuit électronique de chaque pixel d'affichage est configuré pour générer à partir dudit signal de synchronisation un signal de commande pour commander ladite diode électroluminescente par modulation de largeur d'impulsion, dans un premier mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant les premières différentes durées ou, dans un deuxième mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant les deuxièmes différentes durées. La génération des premières et deuxièmes durées par chaque pixel d'affichage est effectuée à partir du signal de synchronisation. La structure du circuit électronique peut avantageusement être simple. Selon un mode de réalisation, le circuit d'affichage est configuré pour fournir le signal de synchronisation sur chaque première piste électriquement conductrice égal à un deuxième signal binaire comprenant au moins des premières impulsions, les premières impulsions étant espacées des premières durées et des deuxièmes impulsions, chaque première impulsion étant suivie d'une deuxième impulsion, les premières impulsions et les deuxièmes impulsions qui suivent étant espacées des deuxièmes durées. Un seul signal de synchronisation est avantageusement utilisé par le pixel d'affichage pour obtenir les premières et deuxièmes durées. Cela permet avantageusement de réduire le nombre de plots conducteurs du pixel d'affichage. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la , déjà décrite, représente un exemple d'une fonction de décodage gamma idéale ; la , déjà décrite, représente une vue agrandie de la fonction de décodage gamma idéale de la et d'une fonction de décodage gamma réelle avec un codage à 10 bits ; la représente partiellement et schématiquement un mode de réalisation d'un écran d'affichage ; la représente un schéma-blocs d'un mode de réalisation d'un pixel d'affichage de l'écran d'affichage de la ; la représente des chronogrammes de signaux utilisés par le pixel d'affichage de la pour commander une diode électroluminescente selon un procédé de modulation de largeur d'impulsion connu ; la représente des chronogrammes de signaux utilisés par le pixel d'affichage de la pour commander une diode électroluminescente selon un mode de réalisation d'un procédé de modulation de largeur d'impulsion ; la représente un schéma-blocs d'un mode de réalisation d'une partie du pixel d'affichage de la ; la représente un schéma-blocs d'une partie du circuit de la ; la représente une vue agrandie de la fonction de décodage gamma idéale de la et d'une fonction de décodage gamma réelle avec un codage à 9 bits avec un procédé connu pour afficher une image ; la représente une vue agrandie de la fonction de décodage gamma idéale de la et d'une fonction de décodage gamma réelle obtenue avec le mode de réalisation du procédé pour afficher une image ; la est une vue transversale très simplifiée d'un pixel d'affichage ; et la est une vue de dessous du pixel d'affichage de la . De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. En outre, un signal qui alterne entre un premier état stable, par exemple un état bas, noté "0", et un deuxième état stable, par exemple un état haut, noté "1", sera appelé "signal binaire". Les états haut et bas de différents signaux binaires d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement stables à l'état haut ou bas. En outre, dans la description suivante, la source et le drain d'un transistor MOS sont appelés "bornes de puissance" du transistor à effet de champ à grille isolée, ou transistor MOS. En outre, sauf précision contraire, lorsqu'on parle d'une tension au niveau d'un plot conducteur, on considère la différence entre le potentiel au niveau dudit plot conducteur et un potentiel de référence, par exemple, la masse, prise comme étant égale à 0 V. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. En outre, l'expression "sensiblement stable" signifie qui varie de moins de 10 % dans le temps par rapport à une valeur de référence. Dans la description suivante, des modes de réalisation sont décrits pour un écran d'affichage couleur comprenant des pixels d'affichage couleur, chaque pixel d'affichage comprenant des diodes électroluminescentes adaptées pour émettre des rayonnements de différentes couleurs. Toutefois, ces modes de réalisation s'appliquent également à un écran d'affichage monochrome comprenant des pixels d'affichage monochrome, chaque pixel d'affichage monochrome comprenant une diode électroluminescente ou des diodes électroluminescentes adaptées pour émettre un rayonnement d'une seule couleur. La représente partiellement et schématiquement un mode de réalisation d'un écran d'affichage 10. L'écran d'affichage 10 comprend des pixels d'affichage 12 i,j , par exemple, agencés en M rangées et N colonnes, M étant un entier variant de 1 à 8 000 et N étant un entier variant de 1 à 16 000, i étant un entier variant de 1 à M et j étant un entier variant de 1 à N. A titre d'exemple, en , M et N sont égaux à 6. Chaque pixel d'affichage 12 i,j est relié à une source d'un potentiel de référence bas Gnd, par exemple, la masse, par l'intermédiaire d'une électrode 14 i et à une source d'un potentiel de référence haut Vcc par l'intermédiaire d'une électrode 16 j . A titre d'exemple, les électrodes 14 i sont représentées comme étant alignées le long des rangées en et les électrodes 16 j sont représentées comme étant alignées le long des colonnes en , la structure inverse étant possible. La tension d'alimentation de l'écran d'affichage correspond à la tension entre le potentiel de référence haut Vcc et le potentiel de référence bas Gnd. La tension d'alimentation dépend en particulier de l'agencement des diodes électroluminescentes et de la technologie selon laquelle les diodes électroluminescentes sont fabriquées. A titre d'exemple, la tension d'alimentation peut être de l'ordre de 4 V à 5 V. Pour chaque rangée, les pixels d'affichage 12 i,j de la rangée sont reliés à au moins une électrode de rangée 18 i . Pour chaque colonne, les pixels d'affichage 12 i,j de la colonne sont reliés à au moins une électrode de colonne 20 j . L'écran d'affichage 10 comprend un circuit de synchronisation 22 relié aux électrodes de rangée 18 i et adapté pour fournir un signal de synchronisation Com i sur chaque électrode de rangée 18 i . L'écran d'affichage 10 comprend un circuit de fourniture de données 24 relié aux électrodes de colonne 20 j et adapté pour fournir un signal de données Data j sur chaque électrode de colonne 20 j . Le circuit de synchronisation 22 et le circuit de fourniture de données 24 sont commandés par un circuit 26, par exemple comprenant un microprocesseur. En particulier, le circuit 26 reçoit les données vidéo à afficher par des pixels d'affichage 12 i,j . De façon générale, chaque rangée de pixels d'affichage est sélectionnée successivement et les pixels d'affichage de la rangée sélectionnée sont programmés pour afficher les pixels d'image désirés. Dans un procédé connu de sélection de pixels d'affichage, le circuit de synchronisation 22 est adapté pour délivrer les signaux de synchronisation Com i sur les électrodes de rangée 18 i pour sélectionner successivement chaque rangée de pixels d'affichage 12 i,j et le circuit de fourniture de données 24 est adapté pour fournir des signaux de données Data j sur chaque électrode de colonne 20 j représentatifs de données numériques de couleur qui sont stockées dans les pixels d'affichage sélectionnés 12 i,j . La représente un schéma-blocs d'un mode de réalisation d'un pixel d'affichage 12 i,j de l'écran d'affichage 10. Pour un écran d'affichage couleur, le pixel d'affichage 12 i,j comprend au moins trois diodes électroluminescentes émettant des rayonnements de différentes couleurs, une seule diode électroluminescente LED étant représentée en . Chaque diode électroluminescente LED est reliée en série à une source de courant commandable CS, comprenant par exemple un transistor MOS. Dans le présent exemple, pour chaque diode électroluminescente LED, l'anode de la diode électroluminescente LED reçoit un potentiel de référence haut Vcc, reçu au niveau d'un plot conducteur P_Vcc du pixel d'affichage 12 i,j et la cathode de la diode électroluminescente LED est par exemple reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS recevant le potentiel de référence bas Gnd, reçu au niveau d'un plot conducteur P_Gnd du pixel d'affichage 12 i,j . A titre de variante, la cathode de la diode électroluminescente LED reçoit le potentiel de référence bas Gnd et l'anode de la diode électroluminescente LED est reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS recevant le potentiel de référence haut Vcc. Le pixel d'affichage 12 i,j comprend en outre un circuit 40 pour commander une source de courant commandable CS. Le circuit de commande 40 peut en particulier comprendre des composants électroniques tels que des transistors MOS. Il peut être souhaitable d'utiliser une tension d'alimentation réduite, inférieure à 4 V, par exemple de l'ordre de 1 V ou de 1,8 V, pour alimenter les composants électroniques du circuit de commande 40, cette tension d'alimentation réduite correspondant par exemple à la tension susceptible d'être appliquée entre les bornes de puissance des transistors MOS. Pour ce faire, le pixel d'affichage 12 i,j peut comprendre un circuit 42 (Génération de Vdd) pour fournir, à partir de la tension d'alimentation Vcc, une tension d'alimentation réduite Vdd utilisée en particulier pour alimenter le circuit de commande 40. Le circuit 42 comprend par exemple un diviseur de tension. Selon un mode de réalisation, le signal de synchronisation Com i , reçu au niveau d'un plot conducteur P_Row de chaque pixel d'affichage 12 i,j , est un signal binaire alternant entre un état logique bas "0" et un état logique haut "1", l'état logique bas correspondant au potentiel de référence bas Gnd et l'état logique haut "1" correspondant à une tension basse, par exemple d'approximativement 1 V, inférieure à la tension d'alimentation réduite Vdd. Le signal de données Data j , reçu au niveau d'un plot conducteur P_Col de chaque pixel d'affichage 12 i,j , est un signal binaire alternant entre un état logique bas "0" et un état logique haut "1", l'état logique bas correspondant au potentiel de référence bas Gnd et l'état logique haut "1" correspondant à une tension basse, par exemple d'approximativement 1 V, inférieure à la tension d'alimentation réduite Vdd. Le circuit de commande 40 comprend un circuit 46 (Sélection de Mode) relié au plot conducteur P_COL recevant le signal de données Data j et relié au plot conducteur P_Row recevant le signal de synchronisation Com i et configuré pour fournir un signal d'horloge Clk à partir du signal de synchronisation Com i ou du signal de données Data j et un signal de données Data à partir du signal de données Data j à un circuit de stockage 48 (Registres de données de couleur) ou pour fournir un signal de modulation de largeur d'impulsion PWM à partir du signal de synchronisation Com i à un circuit 50 (Commande LED) pour commander la source de courant commandable CS associée à chaque diode électroluminescente LED. Le signal de synchronisation de modulation PWM peut être égal au signal de synchronisation Com i pendant une phase d'affichage. Le signal d'horloge Clk peut être égal au signal de synchronisation Com i pendant une phase de programmation. Le circuit de stockage 48 est configuré, lorsqu'il est synchronisé par le signal d'horloge Clk, pour stocker des signaux de couleur numériques R, G, B sur la base de données numériques reçues Data. Les signaux de couleur numériques R, G, B sont représentatifs des composantes couleurs de pixel à afficher. Chaque signal de couleur numériques R, G, B comprend NB bits appelés bit j , j étant dans la plage allant de 1 à NB, le bit bit NB étant le bit le plus significatif et le bit bit 1 étant le bit le moins significatif. Le circuit 50 (LED driver) est configuré pour commander les sources de courant commandables CS reliées aux diodes électroluminescentes LED avec des signaux binaires I_red, I_green et I_blue, obtenus à partir des signaux de couleur numériques R, G, B et à partir du signal de synchronisation de modulation PWM. Un procédé connu de commande de la diode électroluminescente LED d'un pixel d'affichage 12 i,j est une commande par modulation de largeur d'impulsion dans laquelle chaque diode électroluminescente LED d'un pixel d'affichage 12 i,j reçoit des impulsions d'un courant ayant une intensité constante, les durées des impulsions dépendant des signaux de couleur numériques stockés R, G, B. La représente des chronogrammes du signal de synchronisation de modulation PWM et de signaux I_red_1, I_red_2, I_red_3 et I_red_4, correspondant au signal I_red fourni par le circuit 50 du pixel d'affichage 12 i,j de la pour afficher quatre signaux différents de couleur numériques R, en utilisant une commande connue par modulation de largeur d'impulsion. Pour ce faire, pendant une phase d'affichage, le signal de synchronisation PWM présente une succession d'impulsions PA à l'état logique "1" qui cadence le fonctionnement du circuit 50 pour la commande de chaque diode électroluminescente LED par modulation de largeur d'impulsion. Le nombre d'impulsions PA dans la succession d'impulsions peut être égal à NB+1. A titre d'exemple, lorsque la source de courant CS correspond à un transistor MOS, ce transistor est passant ou est bloqué, à la fréquence des impulsions du signal de synchronisation de modulation PWM, en fonction de la valeur logique "0" ou "1" de chaque bit du signal de couleur R, en commençant par le bit le plus significatif du signal de couleur R, ce transistor étant maintenu passant ou bloqué jusqu'à l'impulsion qui suit du signal de synchronisation de modulation PWM. La durée TA i , i étant dans la plage allant de 1 à NB, entre deux impulsions successives PA du signal de synchronisation de modulation PWM est divisée à chaque fois par deux, de sorte que la durée totale pendant laquelle la diode électroluminescente est allumée dépende de la valeur du signal de couleur numérique R. La succession d'impulsions PA du signal de synchronisation de modulation PWM peut être répétée jusqu'à l'affichage d'un autre pixel d'image. Dans ce cas, la succession d'impulsions PA du signal de synchronisation de modulation PWM depuis le bit le plus significatif du signal de couleur R jusqu'au bit le moins significatif du signal de couleur R constitue un cycle d'affichage et la phase d'affichage comprend plus d'un cycle d'affichage. En , à titre d'exemple, le nombre d'impulsions PA dans un cycle d'affichage du signal de synchronisation de modulation PWM est égal à 8 et un seul cycle d'affichage est représenté. Le signal I_red_1 est obtenu pour l'affichage d'une composante couleur de pixel d'image correspondant au signal de couleur numérique R égal à "1010101". Le signal I_red_2 est obtenu pour l'affichage d'une composante couleur de pixel d'image correspondant au signal de couleur numérique R égal à "0101010". Le signal I_red_3 est obtenu pour l'affichage d'une composante couleur de pixel d'image correspondant au signal de couleur numérique R égal à "1111111". Le signal I_red_4 est obtenu pour l'affichage d'une composante couleur de pixel d'image correspondant au signal de couleur numérique R égal à "0000000". Selon un mode de réalisation, le signal de synchronisation de modulation PWM est modifié par rapport à un signal connu de synchronisation de modulation PWM de sorte que plus de NT différentes durées pour allumer/éteindre les diodes électroluminescentes soient disponibles, où NT est un entier strictement supérieur à NB, de préférence supérieur à NB+1, plus préférablement à NB+2. Le procédé d'affichage selon le présent mode de réalisation avec le signal de synchronisation de modulation modifié PWM fournissant NT différentes durées et un signal de couleur numérique comprenant NB bits est équivalent à un procédé d'affichage dans lequel le signal connu de synchronisation de modulation PWM fournirait NT différentes durées et un signal de couleur numérique comprendrait NB bits. La représente un chronogramme de signaux PWM, PWM2, I_red_W et I_red_B selon un mode de réalisation d'un procédé de commande des diodes électroluminescentes LED du pixel d'affichage 12 i,j de la pour lequel les diodes électroluminescentes LED sont commandées par modulation de largeur d'impulsion. Les signaux I_red_W et I_red_B correspondent au signal I_red fourni par le circuit 50 du pixel d'affichage 12 i,j de la pour l'affichage de deux signaux de couleur numériques différents R. Le signal PWM2 est un signal généré par le circuit 40 du pixel d'affichage 12 i,j de la . En , le signal de couleur numérique R comprend 5 bits, bit 1 à bit 5 , bit 5 étant le bit le plus significatif et bit 1 étant le bit le moins significatif. Selon un mode de réalisation, le signal de synchronisation de modulation PWM comprend, pour un cycle d'affichage, des premières et deuxièmes impulsions alternées, chaque première impulsion PA étant suivie d'une deuxième impulsion PB. Les premières impulsions PA correspondent aux impulsions PA du signal de synchronisation de modulation décrit précédemment en relation avec la , c'est-à-dire que la durée TA i , i étant dans la plage allant de NB à 1, entre deux impulsions successives PA du signal de synchronisation de modulation PWM dans un cycle d'affichage est divisée à chaque fois par deux. La durée TB j , j étant dans la plage allant de NB à 1, entre une première impulsion PA et la deuxième impulsion qui suit PB du signal de synchronisation de modulation PWM est divisée par deux par rapport à la durée entre la précédente succession d'une première impulsion PA et d'une deuxième impulsion PB. Le signal PWM2 comprend un front montant à chaque première impulsion PA et un front descendant à chaque deuxième impulsion PB. Par conséquent, les impulsions du signal PWM2 ont les durées TB NB à TB 1 . Selon un mode de réalisation, un cycle comprend NB+1 premières impulsions PA et NB+1 deuxièmes impulsions PB. Par conséquent, il y a NB durées décroissantes TA i , i étant dans la plage allant de NB à 1, entre des couples de premières impulsions successives PA, et il y a NB durées décroissantes TB i , i étant dans la plage allant de NB à 1, entre des couples de première et deuxième impulsions successives PA, PB. Plus généralement, le signal de synchronisation PWM comprend des impulsions, certaines desdites impulsions étant espacées des premières durées TA i , i étant dans la plage allant de 1 à NB, et certaines desdites impulsions étant espacées des deuxièmes durées TB i , i étant dans la plage allant de 1 à NB. Par exemple, les impulsions utilisées pour déterminer les premières durées TA i pourraient précéder ou suivre les impulsions utilisées pour déterminer les deuxièmes durées TB i . Toutefois, le mode de réalisation décrit précédemment dans lequel des premières et deuxièmes impulsions PA, PB sont alternées permet avantageusement de ne pas augmenter la durée du cycle d'affichage par rapport à un cas où seulement les premières durées TA i seraient utilisées. Selon un mode de réalisation, dans un cycle d'affichage, une ou plusieurs des, mais pas toutes les, durées TB 1 à TB NB durent aussi longtemps qu'au moins une des durées TA NB à TA 1 . Selon un mode de réalisation, la durée TB NB entre la première impulsion PA et la deuxième impulsion qui suit PB au tout début du cycle d'affichage dure aussi longtemps que la durée TA NB à TA 1 entre deux premières impulsions successives PA à proximité de la fin du cycle d'affichage, par exemple la durée entre l'avant-dernière première impulsion et la dernière première impulsion du cycle d'affichage, ou la durée entre l'antépénultième première impulsion et l'avant-dernière première impulsion du cycle d'affichage. Il y a NT durées de différentes valeurs dans le groupe comprenant toutes les durées TA NB à TA 1 et TB NB à TB 1 , avec NT strictement supérieur à NB et strictement inférieur à 2*NB. En , le signal de synchronisation de modulation PWM comprend 6 premières impulsions PA qui sont alternés avec 6 deuxièmes impulsions PB. La durée TB NB entre la première succession d'une première et d'une deuxième impulsions PA et PB depuis le début du cycle d'affichage dure aussi longtemps que la durée TA 2 entre l'antépénultième première impulsion et l'avant-dernière première impulsion du cycle d'affichage, et la durée TB NB-1 entre la deuxième succession d'une première et d'une deuxième impulsions PA et PB depuis le début du cycle d'affichage dure aussi longtemps que la durée TA 1 entre l'avant-dernière première impulsion et la dernière première impulsion du cycle d'affichage. La dernière deuxième impulsion PB, représentée en , qui suit la dernière première impulsion PA n'est pas utilisée de sorte qu'elle pourrait être absente, même si, en pratique, il puisse être plus facile de générer une deuxième impulsion PB après chaque première impulsion PA pour simplifier la génération du signal PWM2. Selon un mode de réalisation, un index IB est associé à chaque valeur du signal de couleur numérique R, G, B. L'index IB peut être une valeur binaire. Pendant une opération d'affichage, en fonction de l'état logique de l'index IB, soit des durées TA NB à TA 1 , soit des durées TB NB à TB 1 sont utilisées pour commander la diode électroluminescente LED. Selon un mode de réalisation, l'index IB est déterminé par le circuit 26 pour chaque signal de couleur numérique initial déterminé par le circuit 26 correspondant à un pixel d'image à afficher par le pixel d'affichage 12 i,j et est ensuite envoyé au pixel d'affichage 12 i,j . L'index IB reçu par le pixel d'affichage 12 i,j peut être stocké dans une mémoire du pixel d'affichage 12 i,j . Selon un mode de réalisation, l'index IB peut être déterminé par le circuit 26 sur la base d'un bit ou de plusieurs bits parmi bit 1 à bit NB du signal de couleur numérique initial R, G ou B déterminé par le circuit 26, par exemple au moins un parmi le bit le plus significatif bit NB , le deuxième bit le plus significatif bit NB-1 et le troisième bit le plus significatif bit NB-2 du signal de couleur numérique initial R, G ou B déterminé par le circuit 26. L'index IB peut être déterminé par le circuit 26 en utilisant des portes logiques. Selon un mode de réalisation, l'index IB est à un premier état logique, par exemple l'état logique "1", pour un pixel d'image ayant un ton clair et un index IB est à un deuxième état logique, par exemple l'état logique "0", pour un pixel d'image ayant un ton sombre. Selon un mode de réalisation, l'index IB peut être fixé à l'état logique "0" si tous les bits b NB à b NB -NIB du signal de couleur numérique initial R, G ou B, NIB étant un entier, par exemple égal à 0, 1 ou 2, déterminé par le circuit 26 sont à l'état logique "0" et l'index IB peut être fixé à l'état logique "1" si au moins un des bits b NB à b NB -NIB du signal de couleur numérique initial R, G ou B, NIB étant un entier, par exemple égal à 0, 1 ou 2, déterminé par le circuit 26 est à l'état logique "1". Selon un mode de réalisation, en fonction de l'index IB déterminé sur la base d'un signal de couleur numérique initial R, G ou B, le circuit 26 peut calculer un nouveau signal de couleur numérique R, G ou B et des signaux de données Data j envoyé au pixel 12 i,j correspondent ensuite au nouveau signal de couleur numérique R, G ou B. Selon un mode de réalisation, un nouveau signal de couleur numérique R, G ou B est déterminé lorsque l'index IB correspond à un pixel d'image ayant un ton sombre et aucun nouveau signal de couleur numérique R, G ou B n'est déterminé lorsque l'index IB correspond à un pixel d'image ayant un ton clair. Lorsqu'aucun nouveau signal de couleur numérique R, G ou B n'est déterminé, les signaux de données Data j envoyés au pixel d'affichage 12 i,j correspondent alors au signal de couleur numérique initial R, G ou B. Selon un mode de réalisation, un nouveau signal de couleur numérique R, G ou B est déterminé lorsque l'index IB correspond à un pixel d'image ayant un ton sombre sur la base du signal de couleur numérique initial R, G ou B. A titre d'exemple, lorsque l'index IB correspond à un pixel d'image ayant un ton sombre, un nouveau signal de couleur numérique R, G ou B est déterminé par le circuit 26 de sorte que le contenu en informations du pixel d'image est codé sur tous les bits NB du signal de couleur numérique R, G ou B. Selon un mode de réalisation, l'index IB est envoyé au pixel d'affichage 12 i,j en utilisant le signal de données Data j en plus des bits du signal de couleur numérique initial ou nouveau R, G, B. A titre d'exemple, lorsqu'un signal de couleur numérique R, G, B est codé sur NB bits et que l'index IB est codé sur un bit, le signal de données Data j est utilisé pour envoyer NB+1 bits au pixel d'affichage 12 i,j pour chaque signal de couleur numérique R, G, B. Selon un autre mode de réalisation, l'index IB est envoyé au pixel d'affichage 12 i,j en utilisant à la fois le signal de données Data j et le signal de synchronisation Com i , par exemple en fournissant simultanément des motifs spécifiques simultanés pour le signal de données Data j et le signal de synchronisation Com i . Selon un autre mode de réalisation, l'index IB est envoyé au pixel d'affichage 12 i,j en utilisant le signal de données Data j par une détermination spécifique d'un ou de plusieurs bits du signal de couleur numérique R, G, B en fonction d'une logique déterminée, par exemple un parmi le bit le moins significatif bit 1 , l'avant-dernier bit le moins significatif bit 2 ou l'antépénultième bit le moins significatif bit 3 du signal de couleur numérique R, G, B. Le pixel d'affichage 12 i,j est ensuite adapté pour extraire l'index IB du signal de couleur numérique stocké R, G, B. Selon un mode de réalisation, l'index IB est au niveau logique "1" pour un pixel d'image ayant un ton clair et un index IB est à l'état logique "0" pour un pixel d'image ayant un ton sombre. Plus précisément, dans un premier mode de fonctionnement, pour afficher un pixel d'image ayant un ton clair (index IB au niveau logique "1"), les durées TA NB à TA 1 sont utilisées pour commander la diode électroluminescente LED, la source de courant CS alimentant la diode électroluminescente LED qui est allumée ou éteinte pendant les durées successives TA NB à TA 1 en fonction de la valeur logique "0" ou "1" de chaque bit b NB à b 1 du signal de couleur numérique R, G ou B en commençant par le bit le plus significatif b NB du signal de couleur numérique R, G ou B et, dans un deuxième mode de réalisation, pour afficher un pixel d'image ayant un ton sombre (index IB au niveau logique "0"), les durées TB NB à TB 1 sont utilisées pour commander la diode électroluminescente LED, la source de courant CS alimentant la diode électroluminescente LED qui est allumée ou éteinte pendant les durées successives TB NB à TB 1 en fonction de la valeur logique "0" ou "1" de chaque bit b NB à b 1 du signal de couleur numérique R, G ou B en commençant par le bit le plus significatif b NB du signal de couleur numérique R, et étant éteinte entre deux durées successives TB NB à TB 1 . A titre d'exemple, en , le signal I_red_W est obtenu en utilisant les durées TA NB à TA 1 et le signal I_red_B est obtenu en utilisant les durées TB NB à TB 1 . A titre de variante, lorsque la source de courant CS correspond à un transistor MOS, ce transistor peut être rendu passant ou bloqué, pendant les durées TA i ou TB j , en fonction de la valeur logique "0" ou "1" de chaque bit du signal de couleur R, G ou B en partant du bit le moins significatif jusqu'au bit le plus significatif du signal de couleur R, G ou B. Dans ce cas, la durée TA i , i étant dans la plage allant de NB à 1, entre deux premières impulsions successives PA du signal de synchronisation de modulation PWM dans un cycle d'affichage est multipliée à chaque fois par deux, et la durée TB j , j étant dans la plage allant de NB à 1, entre une première impulsion PA et la deuxième impulsion qui suit PB du signal de synchronisation de modulation PWM est multipliée par deux par rapport à la durée entre la succession précédente d'une première impulsion PA et d'une deuxième impulsion PB. Le procédé d'affichage selon le présent mode de réalisation avec le signal de synchronisation de modulation PWM comprenant des première et deuxième impulsions PA et PB et un signal de couleur numérique comprenant NB bits est équivalent à un procédé d'affichage dans lequel le signal de synchronisation de modulation PWM comprend seulement des premières impulsions et un signal de couleur numérique comprenant NT bits b j ', j étant dans la plage allant de 1 à NT. Par conséquent, une profondeur de couleur de NT bits est avantageusement obtenue avec une image numérique en couleurs codé sur NB bits. En , la correspondance entre le bit bi, i étant dans la plage allant de 1 à 5, et le bit b j ', j étant dans la plage allant de 1 à 8, est indiquée. La représente un schéma-blocs d'un mode de réalisation d'une partie du circuit 40 de la . Le circuit 40 comprend : - un circuit 60 configuré pour recevoir le signal de synchronisation de modulation PWM et pour fournir le signal PWM2 ; - un circuit de stockage 48 comprenant un registre à décalage synchronisé par un signal PWM2, dans lequel est stocké un signal de couleur numérique initial R, G ou B et fournissant un signal binaire /b j au niveau de sa sortie QB ; - un circuit 62 configuré pour fournir l'index binaire IB ; et - un circuit logique 64 configuré pour recevoir les signaux /b i , IB et PWM2 et pour fournir un signal binaire de commande I_red, I_green ou I_blue. Le signal binaire /b i est le complément logique du bit binaire b i du signal de couleur numérique R, G ou B. Lorsqu'il est synchronisé par le signal PWM2, le registre à décalage 48 fournit successivement au niveau de sa sortie QB le bit /b i , qui est le complément logique du bit b i , i étant dans la plage de NB à 1, en partant du complément du bit le plus significatif b NB . Le circuit 60 est destiné à fournir un signal PWM2 comprenant un front montant à chaque première impulsion PA et un front descendant à chaque deuxième impulsion PB. Selon un mode de réalisation, le circuit 62 comprend une mémoire dans laquelle l'index IB est stocké lorsqu'il est reçu par le pixel d'affichage 12 i,j . Selon un mode de réalisation, l'index IB est stocké dans le registre à décalage 48 et est utilisé pour la commande de la diode électroluminescente LED par modulation de largeur d'impulsion avec la plus courte des durées TA 1 ou TB 1 de sorte qu'il n'ait sensiblement aucun effet sur la durée d'éclairage totale de la diode électroluminescente LED. A titre d'exemple, lorsque l'index IB est égal à l'état logique "1" pour les tons clairs et est stocké dans le registre à décalage 48, la commande de la diode électroluminescente LED par modulation de largeur d'impulsion avec la plus courte durée TA 1 associée à l'index IB égal à "1" n'aurait sensiblement aucun effet sur la durée totale pendant laquelle la diode électroluminescente LED est allumée. La plus courte durée TA 1 est avantageusement fixée la plus courte possible. La représente un schéma-blocs d'un mode de réalisation du circuit logique 64 de la . Le circuit logique 64 comprend : - une première porte logique NOR1 du type NON-OU ayant une première entrée recevant le signal binaire PWM2 et ayant une deuxième entrée recevant un index binaire IB ; et - une deuxième porte logique NOR2 du type NON-OU ayant une première entrée recevant le signal binaire /b i et ayant une deuxième entrée recevant le signal binaire fourni au niveau de la sortie de la première porte logique NOR1 et fournissant un signal de commande binaire I_red (ou I_green ou I_blue). Dans le présent mode de réalisation, dans le premier mode de fonctionnement, pour des tons clairs, l'index binaire IB est fixé à la valeur logique "1". Par conséquent, la sortie de la première porte logique NOR1 reste à la valeur logique "0" pendant tout le cycle d'affichage et la sortie I_red (ou I_green ou I_blue) de la deuxième porte logique NOR2 est égale au complément logique binaire du signal binaire /b i , c'est-à-dire au bit b i . Comme le registre à décalage 48 est synchronisé par le signal PWM2, le circuit logique 64 fournit successivement les NB bits du signal de couleur numérique R synchronisé par le signal PWM2, de préférence à chaque front montant du signal PWM2. Les fronts montants du signal PWM2 sont simultanés avec les fronts montants des premières impulsions PA du signal de synchronisation de modulation PWM. Ensuite, une modulation de largeur d'impulsion est obtenue dans le premier mode de fonctionnement avec les durées TA NB à TA 1 . Dans le présent mode de réalisation, dans le deuxième mode de fonctionnement, pour des tons sombres, l'index binaire IB est fixé à la valeur logique "0". Par conséquent, la sortie de la première porte logique NOR1 est égale au complément logique du signal binaire PWM2. Lorsque le signal PWM2 est à l'état logique "0", la sortie de la première porte logique NOR1 est égale à l'état logique "1" et la sortie I_red de la deuxième porte logique NOR2 est égale à l'état logique "0". La diode électroluminescente LED est ensuite éteinte. Lorsque le signal PWM2 est à l'état logique "1", c'est-à-dire entre chaque première impulsion PA et la deuxième impulsion qui suit PB, la sortie de la première porte logique NOR1 est fixée à la valeur logique "0" et la sortie I_red de la deuxième porte logique NOR2 est égale au complément logique du signal binaire /b i , c'est-à-dire égale au bit b i du signal de couleur numérique R stocké dans le registre à décalage 48. Ensuite, une modulation de largeur d'impulsion est obtenue avec le deuxième mode de fonctionnement avec des durées TB NB à TB 1 . A titre d'exemple, le tableau 1 ci-dessous comprend : - dans la première colonne intitulée "Échelle de gris (8 bits)", les 256 valeurs de niveaux de gris en notation décimale qui peuvent être codées avec 8 bits ; - dans la deuxième colonne intitulée "Linéaire idéal (9 bits)", les valeurs obtenues idéales correspondantes en notation décimale après une conversion linéaire ; - dans la troisième colonne intitulée "Idéal 2,2 (9 bits)", les valeurs obtenues idéales correspondantes en notation décimale après une conversion gamma avec γ égal à 2,2 ; - dans la quatrième colonne intitulée "Réel (9 bits)", les valeurs réelles correspondantes en notation décimale après une conversion gamma avec γ égal à 2,2 qui peuvent être codées avec 9 bits ; - dans la cinquième colonne intitulée "Réel (9 bits) binaire sans modification", les mêmes valeurs que dans la quatrième colonne en notation binaire ; - dans la sixième colonne intitulée "Index IB", la valeur d'index IB associée correspondant à la valeur de la cinquième colonne ; - dans la septième colonne intitulée "Réel (9 bits) binaire sans modification", le signal de couleur numérique à 9 bits envoyé au pixel d'affichage 12 i,j ; et - dans la huitième colonne intitulée "Réel (9+1 bits)", les valeurs obtenues réelles en notation décimale correspondant au signal de couleur numérique à 9 bits de la septième colonne. Pour le tableau 1, l'index IB est fixé à l'état logique "0" si tous les bits b NB à b NB-2 du signal de couleur numérique R, G ou B, sont à l'état logique "0" et l'index IB est fixé à l'état logique "1" si au moins un des bits b NB à b NB-2 du signal de couleur numérique R, G ou B, est à l'état logique "1". Le nouveau signal de couleur numérique R, G ou B est déterminé lorsque l'index IB est fixé à l'état logique "0" et le signal de couleur numérique R, G ou B est inchangé lorsque l'index IB est fixé à l'état logique "0". Le nouveau signal de couleur numérique R, G ou B est déterminé lorsque l'index IB est fixé à l'état logique "0" en codant le contenu en informations du pixel d'image sur tous les 9 bits du signal de couleur numérique R, G ou B c'est-à-dire en utilisant également les bits b NB à b NB-2 du signal de couleur numérique R, G ou B, qui devraient originellement être égaux à l'état logique "0", pour générer plus de valeur sur les tons sombres. A titre d'exemple, lorsque les deuxièmes durées TB i correspondent aux premières durées TA i divisées par 8, le nouveau signal de couleur numérique R, G ou B est déterminé en augmentant 8 fois la valeur de pixel d'image originale. Échelle de gris (8 bits) Linéaire (9 bits) Idéal 2,2 (9 bits) Réel (9 bits) Réel (9 bits) Binaire sans modification Index IB Réel (9 bits) Binaire avec modification Réel (9+1 bits) 0 0 0,00 0 000000000 0 000000000 0 1 3 0,01 0 000000000 0 000000000 0 2 5 0,02 0 000000000 0 000000000 0 3 7 0,04 0 000000000 0 000000000 0 4 9 0,07 0 000000000 0 000000001 0,125 5 11 0,11 0 000000000 0 000000001 0,125 6 13 0,16 0 000000000 0 000000001 0,125 7 15 0,22 0 000000000 0 000000010 0,25 8 17 0,29 0 000000000 0 000000010 0,25 9 19 0,37 0 000000000 0 000000011 0,375 10 21 0,46 0 000000000 0 000000100 0,5 11 23 0,56 1 000000001 0 000000100 0,5 12 25 0,67 1 000000001 0 000000101 0,625 13 27 0,79 1 000000001 0 000000110 0,75 14 29 0,93 1 000000001 0 000000111 0,875 15 31 1,07 1 000000001 0 000001001 1,125 16 33 1,23 1 000000001 0 000001010 1,25 17 35 1,40 1 000000001 0 000001011 1,375 18 37 1,58 2 000000010 0 000001101 1,625 19 39 1,78 2 000000010 0 000001110 1,75 20 41 1,99 2 000000010 0 000010000 2 21 43 2,21 2 000000010 0 000010010 2,25 22 45 2,44 2 000000010 0 000010100 2,5 23 47 2,68 3 000000011 0 000010101 2,625 24 49 2,94 3 000000011 0 000011000 3 25 51 3,21 3 000000011 0 000011010 3,25 26 53 3,49 3 000000011 0 000011100 3,5 27 55 3,79 4 000000100 0 000011110 3,75 28 57 4,10 4 000000100 0 000100001 4,125 29 59 4,42 4 000000100 0 000100011 4,375 30 61 4,76 5 000000101 0 000100110 4,75 31 63 5,11 5 000000101 0 000101001 5,125 32 65 5,47 5 000000101 0 000101100 5,5 33 67 5,85 6 000000110 0 000101111 5,875 34 69 6,24 6 000000110 0 000110010 6,25 35 71 6,65 7 000000111 0 000110101 6,625 36 73 7,07 7 000000111 0 000111001 7,125 37 75 7,50 7 000000111 0 000111100 7,5 38 77 7,95 8 000001000 0 001000000 8 39 79 8,41 8 000001000 0 001000011 8,375 40 81 8,88 9 000001001 0 001000111 8,875 41 83 9,37 9 000001001 0 001001011 9,375 42 85 9,88 10 000001010 0 001001111 9,875 43 87 10,40 10 000001010 0 001010011 10,375 44 89 10,93 11 000001011 0 001010111 10,875 45 91 11,48 11 000001011 0 001011100 11,5 46 93 12,04 12 000001100 0 001100000 12 47 95 12,61 13 000001101 0 001100101 12,625 48 97 13,21 13 000001101 0 001101010 13,25 49 99 13,81 14 000001110 0 001101111 13,875 50 101 14,43 14 000001110 0 001110011 14,375 51 103 15,07 15 000001111 0 001111001 15,125 52 105 15,72 16 000010000 0 001111110 15,75 53 107 16,39 16 000010000 0 010000011 16,375 54 109 17,07 17 000010001 0 010001001 17,125 55 111 17,77 18 000010010 0 010001110 17,75 56 113 18,48 18 000010010 0 010010100 18,5 57 115 19,21 19 000010011 0 010011010 19,25 58 117 19,95 20 000010100 0 010100000 20 59 119 20,71 21 000010101 0 010100110 20,75 60 121 21,48 21 000010101 0 010101100 21,5 61 123 22,27 22 000010110 0 010110010 22,25 62 125 23,07 23 000010111 0 010111001 23,125 63 127 23,89 24 000011000 0 010111111 23,875 64 129 24,73 25 000011001 0 011000110 24,75 65 131 25,58 26 000011010 0 011001101 25,625 66 133 26,45 26 000011010 0 011010100 26,5 67 135 27,33 27 000011011 0 011011011 27,375 68 137 28,23 28 000011100 0 011100010 28,25 69 139 29,14 29 000011101 0 011101001 29,125 70 141 30,07 30 000011110 0 011110001 30,125 71 143 31,02 31 000011111 0 011111000 31 72 145 31,98 32 000100000 0 100000000 32 73 147 32,96 33 000100001 0 100001000 33 74 149 33,96 34 000100010 0 100010000 34 75 151 34,97 35 000100011 0 100011000 35 76 153 35,99 36 000100100 0 100100000 36 77 155 37,04 37 000100101 0 100101000 37 78 157 38,10 38 000100110 0 100110001 38,125 79 159 39,17 39 000100111 0 100111001 39,125 80 161 40,26 40 000101000 0 101000010 40,25 81 163 41,37 41 000101001 0 101001011 41,375 82 165 42,50 42 000101010 0 101010100 42,5 83 167 43,64 44 000101100 0 101011101 43,625 84 169 44,80 45 000101101 0 101100110 44,75 85 171 45,97 46 000101110 0 101110000 46 86 173 47,16 47 000101111 0 101111001 47,125 87 175 48,37 48 000110000 0 110000011 48,375 88 177 49,59 50 000110010 0 110001101 49,625 89 179 50,84 51 000110011 0 110010111 50,875 90 181 52,09 52 000110100 0 110100001 52,125 91 183 53,37 53 000110101 0 110101011 53,375 92 185 54,66 55 000110111 0 110110101 54,625 93 187 55,97 56 000111000 0 111000000 56 94 189 57,29 57 000111001 0 111001010 57,25 95 191 58,64 59 000111011 0 111010101 58,625 96 193 60,00 60 000111100 0 111100000 60 97 195 61,37 61 000111101 0 111101011 61,375 98 197 62,77 63 000111111 0 111110110 62,75 99 199 64,18 64 001000000 1 001000000 64 100 201 65,60 66 001000010 1 001000010 66 101 203 67,05 67 001000011 1 001000011 67 102 205 68,51 69 001000101 1 001000101 69 103 207 69,99 70 001000110 1 001000110 70 104 209 71,49 71 001000111 1 001000111 71 105 211 73,00 73 001001001 1 001001001 73 106 213 74,53 75 001001011 1 001001011 75 107 215 76,08 76 001001100 1 001001100 76 108 217 77,64 78 001001110 1 001001110 78 109 219 79,23 79 001001111 1 001001111 79 110 221 80,83 81 001010001 1 001010001 81 111 223 82,45 82 001010010 1 001010010 82 112 225 84,08 84 001010100 1 001010100 84 113 227 85,73 86 001010110 1 001010110 86 114 229 87,40 87 001010111 1 001010111 87 115 231 89,09 89 001011001 1 001011001 89 116 233 90,80 91 001011011 1 001011011 91 117 235 92,52 93 001011101 1 001011101 93 118 237 94,26 94 001011110 1 001011110 94 119 239 96,02 96 001100000 1 001100000 96 120 241 97,80 98 001100010 1 001100010 98 121 243 99,59 100 001100100 1 001100100 100 122 245 101,41 101 001100101 1 001100101 101 123 247 103,24 103 001100111 1 001100111 103 124 249 105,08 105 001101001 1 001101001 105 125 251 106,95 107 001101011 1 001101011 107 126 253 108,83 109 001101101 1 001101101 109 127 255 110,73 111 001101111 1 001101111 111 128 257 112,65 113 001110001 1 001110001 113 129 259 114,59 115 001110011 1 001110011 115 130 261 116,55 117 001110101 1 001110101 117 131 263 118,52 119 001110111 1 001110111 119 132 265 120,51 121 001111001 1 001111001 121 133 267 122,52 123 001111011 1 001111011 123 134 269 124,55 125 001111101 1 001111101 125 135 271 126,60 127 001111111 1 001111111 127 136 273 128,66 129 010000001 1 010000001 129 137 275 130,75 131 010000011 1 010000011 131 138 277 132,85 133 010000101 1 010000101 133 139 279 134,97 135 010000111 1 010000111 135 140 281 137,10 137 010001001 1 010001001 137 141 283 139,26 139 010001011 1 010001011 139 142 285 141,43 141 010001101 1 010001101 141 143 287 143,63 144 010010000 1 010010000 144 144 289 145,84 146 010010010 1 010010010 146 145 291 148,07 148 010010100 1 010010100 148 146 293 150,32 150 010010110 1 010010110 150 147 295 152,58 153 010011001 1 010011001 153 148 297 154,87 155 010011011 1 010011011 155 149 299 157,17 157 010011101 1 010011101 157 150 301 159,49 159 010011111 1 010011111 159 151 303 161,83 162 010100010 1 010100010 162 152 305 164,19 164 010100100 1 010100100 164 153 307 166,57 167 010100111 1 010100111 167 154 309 168,97 169 010101001 1 010101001 169 155 311 171,38 171 010101011 1 010101011 171 156 313 173,82 174 010101110 1 010101110 174 157 315 176,27 176 010110000 1 010110000 176 158 317 178,74 179 010110011 1 010110011 179 159 319 181,23 181 010110101 1 010110101 181 160 321 183,74 184 010111000 1 010111000 184 161 323 186,27 186 010111010 1 010111010 186 162 325 188,82 189 010111101 1 010111101 189 163 327 191,38 191 010111111 1 010111111 191 164 329 193,97 194 011000010 1 011000010 194 165 331 196,57 197 011000101 1 011000101 197 166 333 199,19 199 011000111 1 011000111 199 167 335 201,83 202 011001010 1 011001010 202 168 337 204,49 204 011001100 1 011001100 204 169 339 207,17 207 011001111 1 011001111 207 170 341 209,87 210 011010010 1 011010010 210 171 343 212,59 213 011010101 1 011010101 213 172 345 215,33 215 011010111 1 011010111 215 173 347 218,08 218 011011010 1 011011010 218 174 349 220,86 221 011011101 1 011011101 221 175 351 223,65 224 011100000 1 011100000 224 176 353 226,46 226 011100010 1 011100010 226 177 355 229,30 229 011100101 1 011100101 229 178 357 232,15 232 011101000 1 011101000 232 179 359 235,02 235 011101011 1 011101011 235 180 361 237,91 238 011101110 1 011101110 238 181 363 240,82 241 011110001 1 011110001 241 182 365 243,75 244 011110100 1 011110100 244 183 367 246,69 247 011110111 1 011110111 247 184 369 249,66 250 011111010 1 011111010 250 185 371 252,65 253 011111101 1 011111101 253 186 373 255,66 256 100000000 1 100000000 256 187 375 258,68 259 100000011 1 100000011 259 188 377 261,73 262 100000110 1 100000110 262 189 379 264,79 265 100001001 1 100001001 265 190 381 267,87 268 100001100 1 100001100 268 191 383 270,98 271 100001111 1 100001111 271 192 385 274,10 274 100010010 1 100010010 274 193 387 277,24 277 100010101 1 100010101 277 194 389 280,40 280 100011000 1 100011000 280 195 391 283,59 284 100011100 1 100011100 284 196 393 286,79 287 100011111 1 100011111 287 197 395 290,01 290 100100010 1 100100010 290 198 397 293,25 293 100100101 1 100100101 293 199 399 296,51 297 100101001 1 100101001 297 200 401 299,79 300 100101100 1 100101100 300 201 403 303,09 303 100101111 1 100101111 303 202 405 306,41 306 100110010 1 100110010 306 203 407 309,74 310 100110110 1 100110110 310 204 409 313,10 313 100111001 1 100111001 313 205 411 316,48 316 100111100 1 100111100 316 206 413 319,88 320 101000000 1 101000000 320 207 415 323,30 323 101000011 1 101000011 323 208 417 326,73 327 101000111 1 101000111 327 209 419 330,19 330 101001010 1 101001010 330 210 421 333,67 334 101001110 1 101001110 334 211 423 337,17 337 101010001 1 101010001 337 212 425 340,68 341 101010101 1 101010101 341 213 427 344,22 344 101011000 1 101011000 344 214 429 347,78 348 101011100 1 101011100 348 215 431 351,35 351 101011111 1 101011111 351 216 433 354,95 355 101100011 1 101100011 355 217 435 358,57 359 101100111 1 101100111 359 218 437 362,20 362 101101010 1 101101010 362 219 439 365,86 366 101101110 1 101101110 366 220 441 369,54 370 101110010 1 101110010 370 221 443 373,24 373 101110101 1 101110101 373 222 445 376,95 377 101111001 1 101111001 377 223 447 380,69 381 101111101 1 101111101 381 224 449 384,45 384 110000000 1 110000000 384 225 451 388,22 388 110000100 1 110000100 388 226 453 392,02 392 110001000 1 110001000 392 227 455 395,84 396 110001100 1 110001100 396 228 457 399,68 400 110010000 1 110010000 400 229 459 403,54 404 110010100 1 110010100 404 230 461 407,41 407 110010111 1 110010111 407 231 463 411,31 411 110011011 1 110011011 411 232 465 415,23 415 110011111 1 110011111 415 233 467 419,17 419 110100011 1 110100011 419 234 469 423,13 423 110100111 1 110100111 423 235 471 427,11 427 110101011 1 110101011 427 236 473 431,11 431 110101111 1 110101111 431 237 475 435,13 435 110110011 1 110110011 435 238 477 439,17 439 110110111 1 110110111 439 239 479 443,23 443 110111011 1 110111011 443 240 481 447,32 447 110111111 1 110111111 447 241 483 451,42 451 111000011 1 111000011 451 242 485 455,54 456 111001000 1 111001000 456 243 487 459,68 460 111001100 1 111001100 460 244 489 463,85 464 111010000 1 111010000 464 245 491 468,03 468 111010100 1 111010100 468 246 493 472,23 472 111011000 1 111011000 472 247 495 476,46 476 111011100 1 111011100 476 248 497 480,71 481 111100001 1 111100001 481 249 499 484,97 485 111100101 1 111100101 485 250 501 489,26 489 111101001 1 111101001 489 251 503 493,57 494 111101110 1 111101110 494 252 505 497,89 498 111110010 1 111110010 498 253 507 502,24 502 111110110 1 111110110 502 254 509 506,61 507 111111011 1 111111011 507 255 511 511,00 511 111111111 1 111111111 511 La est une figure similaire à la et représente une vue agrandie de la fonction de décodage gamma idéale Igam de la et de la fonction de décodage gamma réelle Rgam9 réellement obtenue avec un codage à 9 bits. La représente une vue agrandie de la fonction de décodage gamma idéale Igam de la et une fonction de décodage gamma Rgam9+1 réellement obtenue avec le mode de réalisation du procédé pour afficher le pixel d'image décrit précédemment en relation avec la et correspondant au tableau 1. La courbe Rgam9+1 suit plus précisément la courbe Igam que ne le font la courbe Rgam9 et également que la courbe Rgam10 représentées en . Selon un mode de réalisation de l'écran d'affichage 10 représenté en , pour chaque rangée, les pixels d'affichage 12 i,j dans la rangée sont reliés à une seule électrode de rangée 18i. Pour chaque colonne, les pixels d'affichage 12 i,j dans la colonne sont reliés à une seule électrode de colonne 20 j . La est une vue transversale très simplifiée d'un pixel d'affichage 12 i,j et la est une vue de dessous du pixel d'affichage 12 i,j . Chaque pixel d'affichage 12 i,j comprend un circuit de commande 30 recouvert d'un circuit d'affichage 32. Le circuit d'affichage 32 comprend au moins une diode électroluminescente LED, de préférence au moins trois diodes électroluminescentes LED. Le pixel d'affichage comprend une surface inférieure 34 et une surface supérieure 35 opposée à la surface inférieure 34, les surfaces 34 et 35 étant de préférence planes et parallèles. Le circuit de commande 30 comprend en outre des plots conducteurs P_Gnd, P_Vcc, P_Col, P_Row sur la surface inférieure 34. Le circuit de commande 30 peut correspondre à un circuit intégré comprenant des composants électroniques, en particulier des transistors à effet de champ à grille isolée, également appelés transistors MOS, ou des transistors à films minces, également appelés TFT. De préférence, le circuit d'affichage 32 comprend seulement des diodes électroluminescentes LED et les éléments conducteurs de ces diodes électroluminescentes LED, et le circuit de commande 30 comprend tous les composants électroniques nécessaires à la commande des diodes électroluminescentes LED du circuit d'affichage 32. A titre de variante, le circuit d'affichage 32 peut également comprendre d'autres composants électroniques en plus des diodes électroluminescentes LED. Les diodes électroluminescentes LED peuvent être des diodes électroluminescentes 2D, également appelées diodes électroluminescentes planar, comprenant un empilement de couches planar, ou des diodes électroluminescentes 3D, comprenant chacune un élément semiconducteur à trois dimensions recouvert d'une région active. En , les diodes électroluminescentes sont représentées comme étant connectées à une anode commune. Il peut toutefois être souhaitable d'agencer les diodes électroluminescentes LED conformément à une autre configuration. A titre d'exemple, les diodes électroluminescentes peuvent être connectées à une cathode commune ou être connectées indépendamment les unes des autres. Selon un mode de réalisation, le pixel d'affichage 12 i,j comprend trois sous-pixels d'affichage émettant de la lumière à des première, deuxième et troisième longueurs d'onde. Selon un mode de réalisation, la première longueur d'onde correspond à une lumière bleue et est dans la plage allant de 430 nm à 490 nm. Selon un mode de réalisation, la deuxième longueur d'onde correspond à une lumière verte et est dans la plage allant de 510 nm à 570 nm. Selon un mode de réalisation, la troisième longueur d'onde correspond à une lumière rouge et est dans la plage allant de 600 nm à 720 nm. A titre de variante, le pixel d'affichage 12 i,j peut comprendre une seule source de lumière émettant de la lumière à la première, la deuxième ou la troisième longueur d'onde ou seulement deux sources de lumière émettant de la lumière à deux longueurs d'onde parmi les première, deuxième et troisième longueurs d'onde. Chaque plot conducteur P_Gnd, P_Vcc, P_Col, P_Row est destiné à être connecté à une parmi les électrodes 14 i , 16 j , 18 i , 20 j représentées schématiquement en . Le premier plot conducteur P_Gnd est relié à la source du potentiel de référence bas Gnd. Le deuxième plot conducteur P_Vcc est relié à la source du potentiel de référence haut Vcc. Le troisième plot conducteur P_Row est relié à l'électrode de rangée 18 i et reçoit le signal de synchronisation Com i . Le quatrième plot conducteur P_Col est relié à l'électrode de colonne 20 j et reçoit le signal de données Data j . Les dimensions des plots conducteurs P_Gnd, P_Vcc, P_Col, P_Row et la structure des plots conducteurs P_Gnd, P_Vcc, P_Col, P_Row sur la surface 34 sont imposées en particulier par les règles de conception du pixel d'affichage 12 i,j et par le procédé d'assemblage des pixels d'affichage 12 i,j dans l'écran d'affichage 10. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Pixel d'affichage (12 i,j ) comprenant au moins une diode électroluminescente (LED) et un circuit électronique (40) comprenant un circuit de stockage (48) pour stocker au moins un signal numérique (R, G, B) et un circuit de commande (50) configuré pour commander ladite diode électroluminescente par modulation de largeur d'impulsion, dans un premier mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant des premières durées différentes (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ) en fonction des états logiques des bits du signal numérique ou, dans un deuxième mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant des deuxièmes durées différentes (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ), au moins partiellement différentes des premières durées, en fonction des états logiques des bits du signal numérique. Pixel d'affichage selon la revendication 1, dans lequel le circuit électronique (40) est configuré pour commuter entre les premier et deuxième modes de fonctionnement en fonction de l'état logique d'un premier signal binaire (IB). Pixel d'affichage selon la revendication 2, dans lequel le circuit électronique (40) est configuré pour recevoir le premier signal binaire (IB) provenant de l'extérieur du pixel d'affichage. Pixel d'affichage selon l'une quelconque des revendications 1 à 3, dans lequel le signal numérique (R, G, B) comprend NB bits b i , i étant dans la plage allant de 1 à NB, le bit b NB étant le bit le plus significatif et le bit b 1 étant le bit le moins significatif, dans lequel les premières durées comprennent NB premières durées TA i (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ) de valeurs croissantes, dans lequel les deuxièmes durées comprennent NB deuxièmes durées TB i (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ) de valeurs croissantes, dans lequel le circuit de commande (50) est configuré pour commander ladite diode électroluminescente (LED) par modulation de largeur d'impulsion dans le premier mode de fonctionnement en allumant ou éteignant ladite diode électroluminescente pendant les NB premières durées TA i (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ), ladite diode électroluminescente étant allumée pendant la première durée TA i lorsque le bit b i est à un premier état logique et étant éteinte pendant la première durée TA i lorsque le bit b i est à un deuxième état logique, différent du premier état logique, et dans lequel le circuit de commande (50) est configuré pour commander ladite diode électroluminescente par modulation de largeur d'impulsion dans le deuxième mode de fonctionnement en allumant ou éteignant ladite diode électroluminescente pendant les NB deuxièmes durées TB i (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ), ladite diode électroluminescente étant allumée pendant la deuxième durée TB i lorsque le bit b i est au premier état logique et étant éteinte pendant la deuxième durée TB i lorsque le bit b i est au deuxième état logique. Pixel d'affichage selon l'une quelconque des revendications 1 à 4, dans lequel au moins une des deuxièmes durées (TB 5 , TB 4 ) dure aussi longtemps qu'une des premières durées (TA 2 , TA 1 ). Pixel d'affichage selon la revendication 5, dans lequel au moins la deuxième durée la plus longue (TB 5 ) dure aussi longtemps qu'une des premières durées (TA 2 ). Pixel d'affichage selon l'une quelconque des revendications 1 à 6, comprenant au moins un premier plot conducteur (P_Row) destiné à recevoir un deuxième signal binaire (Com i ) comprenant des impulsions (PA, PB) et connecté audit circuit électronique (40), certaines desdites impulsions étant espacées des premières durées (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ) et certaines desdites impulsions étant espacées des deuxièmes durées (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ), ledit circuit électronique étant configuré pour allumer ou éteindre ladite diode électroluminescente (LED) pendant les premières durées ou les deuxièmes durées sur la base desdites impulsions. Pixel d'affichage selon la revendication 7, dans lequel les impulsions comprennent des premières impulsions (PA), les premières impulsions étant espacées des premières durées (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ) et comprennent en outre des deuxièmes impulsions (PB), chaque première impulsion (PA) étant suivie d'une deuxième impulsion (PB), les premières impulsions et les deuxièmes impulsions qui suivent étant espacées des deuxièmes durées (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ). Pixel d'affichage selon la revendication 8, dans lequel le circuit électronique (40) est configuré pour générer un troisième signal binaire (PWM2) à partir du deuxième signal binaire (Com i ) avec un état logique qui est modifié à chaque première impulsion (PA) et à chaque deuxième impulsion (PB). Pixel d'affichage selon la revendication 9, dans lequel le circuit de stockage (48) comprend un registre à décalage dans lequel est stocké le signal numérique (R, G, B) et configuré pour fournir les bits successifs du signal numérique stocké synchronisé par le troisième signal binaire (PWM2). Pixel d'affichage selon l'une quelconque des revendications 1 à 10, comprenant une source de courant commandable (CS) alimentant ladite diode électroluminescente (LED) et commandée par un quatrième signal binaire (I_red, I_green, I_blue). Pixel d'affichage selon les revendications 2, 4 et 11, dans lequel le circuit électronique (40) comprend une première porte logique (NOR1) du type NON-OU ayant une première entrée recevant le troisième signal binaire (PWM2) et ayant une deuxième entrée recevant le premier signal binaire (IB) et une deuxième porte logique (NOR2) du type NON-OU ayant une première entrée recevant le complément logique du bit bi (/bi) et ayant une deuxième entrée connectée à la sortie de la première porte logique (NOR1) et fournissant le quatrième signal binaire (I_red, I_green, I_blue). Pixel d'affichage (12 i,j ) selon l'une quelconque des revendications 1 à 12, comprenant au moins un deuxième plot conducteur (P_Col) destiné à recevoir un cinquième signal binaire (Data j ) et connecté audit circuit électronique (40), ledit circuit électronique étant configuré pour mettre à jour ledit signal numérique stocké (R, G, B) dans le circuit de stockage (48) à partir du deuxième signal. Écran d'affichage (10) comprenant : - des pixels d'affichage (12 i,j ) selon l'une quelconque des revendications 1 à 13, agencés en rangées et en colonnes ; - des premières pistes électriquement conductrices (18i) s'étendant le long des rangées et connectées aux circuits électroniques (40) des pixels d'affichage ; - des deuxièmes pistes électriquement conductrices (20i) s'étendant le long des colonnes et connectées aux circuits électroniques (40) des pixels d'affichage ; et - un circuit de commande (22, 24, 26) connecté aux premières pistes électriquement conductrices (18i) et aux deuxièmes pistes électriquement conductrices (20i). Écran d'affichage selon la revendication 14, dans lequel le circuit électronique (40) de chaque pixel d'affichage (12 i,j ) est configuré pour commuter entre les premier et deuxième modes de fonctionnement en fonction de l'état logique d'un premier signal binaire (IB), et dans lequel le circuit de commande (22, 24, 26) est configuré pour déterminer le premier signal binaire (IB) pour chaque signal numérique (R, G, B) et pour fournir les premiers signaux binaires aux pixels d'affichage (12 i,j ). Écran d'affichage selon la revendication 14 ou 15, dans lequel le circuit d'affichage (22, 24, 26) est configuré pour fournir un signal de synchronisation (Com i ) sur chaque première piste électriquement conductrice (18i) et dans lequel le circuit électronique (40) de chaque pixel d'affichage (12 i,j ) est configuré pour générer à partir dudit signal de synchronisation un signal de commande (I_red, I_green, I_blue) pour commander ladite diode électroluminescente (LED) par modulation de largeur d'impulsion, dans un premier mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant les premières différentes durées (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ) ou, dans un deuxième mode de fonctionnement, en allumant ou éteignant ladite diode électroluminescente pendant les deuxièmes différentes durées (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ). Écran d'affichage selon la revendication 16, dans lequel le circuit d'affichage (22, 24, 26) est configuré pour fournir le signal de synchronisation (Com i ) sur chaque première piste électriquement conductrice (18i) égal à un deuxième signal binaire (Com i ) comprenant au moins des premières impulsions (PA), les premières impulsions étant espacées des premières durées (TA 5 , TA 4 , TA 3 , TA 2 , TA 1 ), et des deuxièmes impulsions (PB), chaque première impulsion (PA) étant suivie d'une deuxième impulsion (PB), les premières impulsions et les deuxièmes impulsions qui suivent étant espacées des deuxièmes durées (TB 5 , TB 4 , TB 3 , TB 2 , TB 1 ).