FR 3129772 A1 20230602 FR 2112738 A 20211130 Structure d’intégration destinée à connecter une pluralité de dispositifs semi-conducteurs, procédés, assemblage et système associés Un aspect de l’invention concerne une structure d’intégration destinée à connecter une pluralité de dispositifs semi-conducteurs, la structure d’intégration comprenant un substrat, une première face et une deuxième face destinées à recevoir les dispositifs semi-conducteurs, la structure d’intégration comprenant, au niveau de la première surface (S1), au moins un niveau de routage, le ou les niveaux de routage comprenant : au moins une piste de routage conductrice non supraconductrice dans un matériau conducteur ; et au moins une piste de routage supraconductrice dans un matériau supraconducteur ; la structure d’intégration comprenant, au niveau de la deuxième face, au moins un niveau de routage, le ou les niveaux de routage comprenant : au moins une piste de routage conductrice non supraconductrice dans un matériau conducteur ; et au moins une piste de routage supraconductrice dans un matériau supraconducteur ; la structure d’intégration comprenant au moins un via conducteur non supraconducteur reliant une piste de routage conductrice non supraconductrice de la première face à une piste conductrice non supraconductrice de la seconde face et/ou au moins un via supraconducteur reliant une piste de routage supraconductrice de la première face à une piste supraconductrice de la seconde face. Structure d’intégration destinée à connecter une pluralité de dispositifs semi-conducteurs, procédés, assemblage et système associés DOMAINE TECHNIQUE DE L’INVENTION Le domaine technique de l’invention est celui des micro et nano systèmes et de leur assemblage dans le cadre de l’informatique quantique. La présente invention concerne une structure d’intégration destinée à accueillir des puces de contrôle et des puces fonctionnelles et en particulier une structure d’intégration comprenant un routage bifonctionnel : thermique et électrique. ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION Pour les applications relatives à l’informatique quantique, les micro ou nano systèmes fonctionnent généralement à des très basses températures (de l’ordre de quelques Kelvin (K) voire quelques mK) qui sont obtenues grâce à des cryostats à dilution. La gestion thermique des éléments qui composent ces systèmes ou bien encore leur packaging diffère complétement de ce qui se fait à température ambiante, c’est-à-dire aux alentours de 300 K. En effet, la contribution des phonons à la conduction thermique s’atténuant en T 3 où T est la température considérée, la thermalisation à ces très basses températures se fait majoritairement par la conductivité thermique électronique. De manière générale, les structures d’intégration de l’état de la technique ne tirent pas avantage de cette particularité afin d’isoler thermiquement les différents éléments d’un assemblage. Par exemple, dans le document US2019/0273197 A1, les différentes puces de l’assemblage sont connectées entre elles aux moyens de pistes conductrices de sorte qu’il existe un couplage thermique entre les différentes puces. Ce couplage thermique peut être particulièrement problématique lorsqu’une ou plusieurs puces sont sensibles à l’échauffement. Un autre exemple est donné dans le document WO2018/052399 A1 dans lequel la connexion entre les puces et la structure d’intégration peut se faire au travers d’une bille (ou bump en anglais) de connexion supraconductrice. Si une telle configuration permet effectivement d’isoler thermiquement les puces entres-elles, les puces se retrouvent également isolées du cryostat ce qui ne permet pas une bonne thermalisation de ces dernières. Il existe donc un besoin d’une structure d’intégration qui permette une bonne thermalisation des puces tout en assurant une bonne isolation thermique des puces entres-elles. L’invention offre une solution aux problèmes évoqués précédemment, en proposant une structure d’intégration avec un routage bifonctionnel en trois dimensions (c’est-à-dire dans le plan de chaque surface de la structure d’intégration mais également hors de ces plans) : certaines pistes de routage et certains vias assurant une fonction thermique et électrique (les pistes de routage conductrices et les vias conducteurs) et certaines pistes et certains vias n’assurant qu’une fonction électrique (les pistes de routage supraconductrices et les vias supraconducteurs). On entend par « fonction thermique » le fait de permettre une thermalisation ou garantir un maintien de la température cryogénique ciblée de l’objet à thermaliser. On entend par « fonction électrique » le fait de transmettre des signaux électriques entre les différents éléments de la structure d’intégration. Un premier aspect de l’invention concerne une structure d’intégration destinée à connecter une pluralité de dispositifs semi-conducteurs, la structure d’intégration comprenant un substrat, une première face et une deuxième face destinées à recevoir les dispositifs semi-conducteurs, la structure d’intégration comprenant, au niveau de la première surface, au moins un niveau de routage, le ou les niveaux de routage comprenant : au moins une piste de routage conductrice non supraconductrice dans un matériau conducteur ; et au moins une piste de routage supraconductrice dans un matériau supraconducteur. De plus, la structure d’intégration comprend, au niveau de la deuxième surface, au moins un niveau de routage, le ou les niveaux de routage comprenant : au moins une piste de routage conductrice non supraconductrice dans un matériau conducteur ; et au moins une piste de routage supraconductrice dans un matériau supraconducteur. En outre, la structure d’intégration comprend au moins un via conducteur non supraconducteur reliant une piste de routage conductrice non supraconductrice de la première face à une piste conductrice non supraconductrice de la seconde face et/ou au moins un via supraconducteur reliant une piste de routage supraconductrice de la première face à une piste supraconductrice de la seconde face. On entend par « le ou les niveaux de routage comprenant » que lorsqu’un seul niveau de routage est présent, il comprend au moins une première piste de routage conductrice et au moins une première piste de routage supraconductrice ; mais lorsque plusieurs niveaux de routage sont présents, la première piste de routage conductrice peut se trouver sur un premier niveau de routage tandis que la première piste de routage supraconductrice peut se trouver sur un deuxième niveau de routage. Grâce à l’invention, il devient possible de réaliser des assemblages multi-puces en trois dimensions avec un routage bifonctionnel. Ce routage bifonctionnel permet de mettre en place une isolation thermique entre les différentes puces connectées à la structure d’intégration, la communication électrique entre puces pouvant se faire par l’intermédiaire des pistes de routage supraconductrices et/ou des vias supraconducteur et la thermalisation pouvant se faire par l’intermédiaire des pistes de routage conductrices et/ou des vias conducteurs, par exemple pour créer des cages thermiques individuelles au niveau de chaque puce de sorte à les isoler thermiquement les unes des autres. De plus, s’agissant d’un routage bifonctionnel en trois dimensions, la structure d’intégration peut servir à isoler thermiquement un dispositif situé sur sa première face d’un dispositif situé sur sa deuxième face. Plus généralement, le routage bifonctionnel en trois dimensions permet une mise en place plus compacte des dispositifs semi-conducteurs, la troisième dimension (perpendiculaire à la surface de la structure d’intégration) étant également utilisée. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, la structure d’intégration selon un premier aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, la structure d’intégration comprend une pluralité de niveaux de routage au niveau de la première face et/ou de la deuxième face, les niveaux de routage de la pluralité de niveaux de routage étant connectés, entre pistes de routage de même type, au moyen de vias inter-niveaux de même type. Dans un mode de réalisation, le niveau de routage le plus proche de la première surface et/ou de la deuxième surface ne comprend qu’une ou plusieurs pistes de routage supraconductrices. Dans un mode de réalisation, la structure d’intégration comprend, sur la première face et/ou sur la deuxième face, au moins un composant passif, de préférence une pluralité de composants passifs (par exemple une ou plusieurs inductances, et/ou une ou plusieurs capacités, et/ou une ou plusieurs résistances, et/ou un ou plusieurs résonateurs), lesdits composants étant de préférence réalisés à l’aide des pistes de routage conductrices non supraconductrices et/ou supraconductrices associées à la face considérée. Un deuxième aspect de l’invention concerne un procédé de fabrication d’une structure d’intégration à partir d’un substrat comprenant une première face et une deuxième face et comprenant : une étape de formation, dans le substrat, d’au moins un via non traversant conducteur non supraconducteur et d’au moins un via non traversant supraconducteur, les vias comprenant une extrémité exposée au niveau de la première face ; une étape de formation d’au moins un niveau de routage au niveau de la première face, le niveau de routage comprenant au moins une piste conductrice non supraconductrice reliée à un via conducteur non supraconducteur et au moins une piste supraconductrice reliée à un via supraconducteur ; une étape de collage temporaire du substrat à une poignée de manipulation au niveau de sa première face ; une étape d’amincissement du substrat au niveau de sa deuxième face de sorte à exposer les vias conducteurs non supraconducteurs et les vias supraconducteurs les rendant traversants ; une étape de formation d’au moins un niveau de routage au niveau de la deuxième face, le niveau de routage comprenant au moins une piste conductrice non supraconductrice reliée à un via conducteur non supraconducteur et au moins une piste supraconductrice reliée à un via supraconducteur ; une étape de retrait de la poignée de manipulation. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le procédé selon un deuxième aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, le procédé comprend, après l’étape de formation d’au moins un niveau de routage au niveau de la première face : une étape de formation, au niveau de la première face, de métallisations sous billes conductrices au niveau d’une partie au moins des pistes conductrices et de métallisations sous bille supraconductrices au niveau d’une partie au moins des pistes supraconductrices ; une étape de formation de billes d’un type choisi parmi les billes supraconductrices et les billes conductrices non supraconductrices, les billes d’un type donné étant formée au niveau des métallisation sous billes du même type au niveau de la première face ; Dans un mode de réalisation, le procédé comprend, après l’étape de formation d’au moins un niveau de routage au niveau de la deuxième face : une étape de formation, au niveau de la deuxième face, de métallisations sous billes conductrices au niveau d’une partie au moins des pistes conductrices et de métallisations sous billes supraconductrices au niveau d’une partie au moins des pistes supraconductrices ; une étape de formation de billes d’un type choisi parmi les billes supraconductrices et les billes conductrices non supraconductrices, les billes d’un type donné étant formées au niveau des métallisations sous billes du même type au niveau de la deuxième face. Dans un mode de réalisation alternatif, le procédé comprend, après l’étape de formation d’au moins un niveau de routage de la première face : Une étape de formation, au niveau de la première face, de plots conducteurs non supraconducteurs au niveau d’une partie au moins des pistes conductrices non supraconductrices, chaque plot conducteur non supraconducteur comprenant de préférence une couche conductrice en contact avec une piste conductrice non supraconductrice et une couche supraconductrice sur la couche conductrice ; Une étape de formation, au niveau de la première face, de plots supraconducteurs au niveau d’une partie au moins des pistes supraconductrices, chaque plot supraconducteur comprenant de préférence une couche supraconductrice. Dans un mode de réalisation alternatif, le procédé comprend, après l’étape de formation d’au moins un niveau de routage au niveau de la deuxième face : une étape de formation, au niveau de la deuxième face, de plots conducteurs non supraconducteurs au niveau d’une partie au moins des pistes conductrices non supraconductrices, chaque plot conducteur non supraconducteur comprenant de préférence une couche conductrice en contact avec une piste conductrice non supraconductrice et une couche supraconductrice sur la couche conductrice ; une étape de formation, au niveau de la deuxième face, de plots supraconducteurs au niveau d’une partie au moins des pistes supraconductrices, chaque plot supraconducteur comprenant de préférence une couche supraconductrice. Dans un mode de réalisation, l’étape de formation, dans le substrat, d’au moins un via non traversant conducteur non supraconducteur et d’au moins un via non traversant supraconducteur comprend : une étape de formation, dans le substrat, d’au moins un via non traversant conducteur non supraconducteur, le ou les vias comprenant une extrémité exposée au niveau de la première face ; une étape de formation, dans le substrat, d’au moins un via non traversant supraconducteur, le ou les vias comprenant une extrémité exposée au niveau de la première face. Dans un mode de réalisation alternatif, lors de l’étape de formation d’au moins un via non traversant conducteur non supraconducteur et d’au moins un via non traversant supraconducteur, les deux types de vias sont formés simultanément. Un troisième aspect de l’invention concerne un procédé de fabrication d’une structure d’intégration à partir d’un substrat comprenant une première face et une deuxième face et comprenant : une étape de formation, dans le substrat, d’au moins un via non traversant supraconducteur ou d’au moins un via non traversant conducteur non supraconducteur, le ou les vias comprenant une extrémité exposée au niveau de la première face ; une étape de formation d’au moins un niveau de routage au niveau de la première face, le niveau de routage comprenant au moins une piste conductrice non supraconductrice reliée à un via conducteur lorsqu’un tel via a été formé lors de l’étape précédente et au moins une piste supraconductrice reliée à un via supraconducteur lorsqu’un tel via a été formé lors de l’étape précédente ; une étape de collage temporaire du substrat à une poignée de manipulation au niveau de sa première face ; une étape d’amincissement du substrat au niveau de sa deuxième face de sorte à exposer les vias traversants conducteurs non supraconducteurs ou les vias traversants supraconducteurs formés lors de la première étape ; une étape de formation, dans le substrat au niveau de la deuxième face, d’au moins un via traversant conducteur non supraconducteur si au moins un via supraconducteur a été formé précédemment ou au moins un via traversant supraconducteur si au moins un via conducteur non supraconducteur a été formé précédemment, le ou les vias comprenant une extrémité au niveau de la première face en contact avec au moins une piste du même type de cette première face, et une extrémité exposée au niveau de la deuxième face ; une étape de formation d’au moins un niveau de routage au niveau de la deuxième face, le niveau de routage comprenant au moins une piste conductrice non supraconductrice reliée à un via conducteur non supraconducteur et au moins une piste supraconductrice reliée à un via supraconducteur ; une étape de retrait de la poignée de manipulation. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le procédé selon un troisième aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, le procédé comprend, après l’étape de formation d’au moins un niveau de routage au niveau de la première face : une étape de formation, au niveau de la première surface, de métallisations sous billes conductrices au niveau d’une partie au moins des pistes conductrices et de métallisations sous billes supraconductrices au niveau d’une partie au moins des pistes supraconductrices ; une étape de formation de billes d’un type choisi parmi les billes supraconductrices et les billes conductrices non supraconductrices, les billes d’un type donné étant formées au niveau des métallisations sous billes du même type au niveau de la première face. Dans un mode de réalisation, le procédé comprend, après l’étape de formation d’au moins un niveau de routage au niveau de la deuxième face : une étape de formation, au niveau de la deuxième face, de métallisations sous billes conductrices au niveau d’une partie au moins des pistes conductrices et de métallisations sous billes supraconductrices au niveau d’une partie au moins des pistes supraconductrices ; une étape de formation de billes d’un type choisi parmi les billes supraconductrices et les billes conductrices non supraconductrices, les billes d’un type donné étant formées au niveau des métallisations sous billes du même type au niveau de la deuxième face. Dans un mode de réalisation alternatif, le procédé comprend, après l’étape de formation d’au moins un niveau de routage de la première face : Une étape de formation, au niveau de la première face, de plots conducteurs non supraconducteurs au niveau d’une partie au moins des pistes conductrices non supraconductrices, chaque plot conducteur non supraconducteur comprenant de préférence une couche conductrice en contact avec une piste conductrice non supraconductrice et une couche supraconductrice sur la couche conductrice ; Une étape de formation, au niveau de la première face, de plots supraconducteurs au niveau d’une partie au moins des pistes supraconductrices, chaque plot supraconducteur comprenant de préférence une couche supraconductrice. Dans un mode de réalisation alternatif, le procédé comprend, après l’étape de formation d’au moins un niveau de routage au niveau de la deuxième face : une étape de formation, au niveau de la deuxième face, de plots conducteurs non supraconducteurs au niveau d’une partie au moins des pistes conductrices non supraconductrices, chaque plot conducteur non supraconducteur comprenant de préférence une couche conductrice en contact avec une piste conductrice non supraconductrice et une couche supraconductrice sur la couche conductrice ; une étape de formation, au niveau de la deuxième face, de plots supraconducteurs au niveau d’une partie au moins des pistes supraconductrices, chaque plot supraconducteur comprenant de préférence une couche supraconductrice. Un quatrième aspect de l’invention concerne un assemblage comprenant une structure d’intégration selon un premier aspect de l’invention, un premier dispositif semi-conducteur, dit puce fonctionnelle et un deuxième dispositif semi-conducteur, dit puce de contrôle, la puce fonctionnelle étant connectée à la structure d’intégration au niveau de la première face et la puce de contrôle étant connectée à la structure d’intégration au niveau de la deuxième face. Un cinquième aspect de l’invention concerne un système comprenant un support de packaging et un assemblage, selon la revendication précédente, connectés électriquement entre eux. Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le système selon un cinquième aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles. Dans un mode de réalisation, la puce de contrôle comprend une première face et une deuxième face et l’assemblage est connecté thermiquement au support de packaging par l’intermédiaire de la deuxième face de la puce de contrôle, ladite puce de contrôle étant connectée électriquement par sa première face à la deuxième face de la structure d’intégration, de préférence via des billes. Dans un mode de réalisation, l’assemblage est connecté électriquement au support de packaging par l’intermédiaire de la deuxième face de la structure d’intégration, de préférence via des billes. Dans un mode de réalisation, la structure d’intégration SI comportent des composant passifs comprenant une inductance et/ou une capacité et/ou une résonateur et/ou une résistance, ladite inductance et/ou ladite capacitance et/ou ledit résonateur étant connectés électriquement, à l’aide d’une ou plusieurs pistes de routage, de préférence des pistes de routage supraconductrices, à la puce de contrôle et/ou à la puce fonctionnelle, et ladite résistance étant connectée par une liaison conductrice non supraconductrice au support de packaging. L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent. BREVE DESCRIPTION DES FIGURES Les figures sont présentées à titre indicatif et nullement limitatif de l’invention. Les et montrent une représentation schématique d’une structure d’intégration selon deux modes de réalisation différents de l’invention. Les à montrent une représentation schématique d’un procédé selon un deuxième aspect de l’invention. Les à montrent une représentation schématique d’un procédé selon un troisième aspect de l’invention. Les et montrent une variante de réalisation d’un procédé selon un deuxième aspect de l’invention. Les à montrent une représentation schématique de trois modes de réalisation différents d’un assemblage et d’un système selon l’invention. Structure (SI) d’intégration destinée à connecter une pluralité de dispositifs semi-conducteurs (DS), la structure d’intégration comprenant un substrat (SB), une première face (S1) et une deuxième face (S2) destinées à recevoir les dispositifs semi-conducteurs (DS), la structure (SI) d’intégration comprenant, au niveau de la première surface (S1), au moins un niveau (S1NR1) de routage, le ou les niveaux (S1NR1) de routage comprenant : au moins une piste de routage conductrice (PC) non supraconductrice dans un matériau conducteur non supraconducteur ; et au moins une piste de routage supraconductrice (PS) dans un matériau supraconducteur ; la structure (SI) d’intégration comprenant, au niveau de la deuxième surface (S2), au moins un niveau de routage (S2NR1), le ou les niveaux de routage (S2NR1) comprenant : au moins une piste de routage conductrice (PC) non supraconductrice dans un matériau conducteur non supraconducteur ; et au moins une piste de routage supraconductrice (PS) dans un matériau supraconducteur ; la structure (SI) d’intégration comprenant au moins un via conducteur (VC) non supraconducteur reliant une piste de routage conductrice (PC) non supraconductrice de la première face (S1) à une piste conductrice (PC) non supraconductrice de la seconde face (S2) et/ou au moins un via supraconducteur (VS) reliant une piste de routage supraconductrice (PS) de la première face (S1) à une piste supraconductrice (PS) de la seconde face (S2). Structure (SI) d’intégration selon la revendication précédente comprenant une pluralité de niveaux de routage au niveau de la première face (S1) et/ou de la deuxième face (S2), les niveaux de routage de la pluralité de niveaux de routage étant connectés, entre pistes de routage de même type, au moyen de vias inter-niveaux (VIS/VIC) de même type. Structure (SI) d’intégration selon la revendication précédente dans laquelle le niveau de routage (S1NR1/S2NR1) le plus proche de la première surface (S1) et/ou de la deuxième surface (S2) ne comprend qu’une ou plusieurs pistes de routage supraconductrices (PS). Structure d’intégration (SI) selon l’une des revendications précédentes comprenant, sur la première face S1 et/ou sur la deuxième face S2, au moins un composant passif. Procédé de fabrication d’une structure d’intégration (SI) à partir d’un substrat (SB) comprenant une première face (S1) et une deuxième face (S2), le procédé comprenant : une étape de formation, dans le substrat (SB), d’au moins un via non traversant conducteur (VC) non supraconducteur et d’au moins un via non traversant supraconducteur (VS), les vias (VC/VS) comprenant une extrémité exposée au niveau de la première face (S1) ; une étape de formation d’au moins un niveau de routage (S1NR1) au niveau de la première face (S1), le niveau de routage (S1NR1) comprenant au moins une piste conductrice (PC) non supraconductrice reliée à un via conducteur (VC) non supraconducteur et au moins une piste supraconductrice (PS) reliée à un via supraconducteur (VS) ; une étape de collage temporaire du substrat (SB) à une poignée de manipulation (PM) au niveau de sa première face (S1) ; une étape d’amincissement du substrat (SB) au niveau de sa deuxième face (S2) de sorte à exposer les vias conducteurs (VC) non supraconducteurs et les vias supraconducteurs (VS) les rendant traversants ; une étape de formation d’au moins un niveau de routage (S2NR1) au niveau de la deuxième face (S2), le niveau de routage (S2NR1) comprenant au moins une piste conductrice (PC) non supraconductrice reliée à un via conducteur (VC) non supraconducteur et au moins une piste supraconductrice (PS) reliée à un via supraconducteur (VS) ; une étape de retrait de la poignée de manipulation (PM). Procédé selon la revendication précédente dans lequel l’étape de formation, dans le substrat (SB), d’au moins un via non traversant conducteur (VC) non supraconducteur et d’au moins un via non traversant supraconducteur (VS) comprend : une étape de formation, dans le substrat (SB), d’au moins un via non traversant conducteur (VC) non supraconducteur, le ou les vias (VC) comprenant une extrémité exposée au niveau de la première face (S1) ; une étape de formation, dans le substrat (SB), d’au moins un via non traversant supraconducteur (VS), le ou les vias (VS) comprenant une extrémité exposée au niveau de la première face (S1). Procédé selon la revendication 5 dans lequel, lors de l’étape de formation d’au moins un via non traversant conducteur (VC) non supraconducteur et d’au moins un via non traversant supraconducteur (VS), les deux types de vias sont formés simultanément. Procédé de fabrication d’une structure d’intégration (SI) à partir d’un substrat (SB) comprenant une première face (S1) et une deuxième face (S2) et comprenant : une étape de formation, dans le substrat (SB), d’au moins un via non traversant supraconducteur (VS) ou d’au moins un via non traversant conducteur (VC) non supraconducteur, le ou les vias (VS/VC) comprenant une extrémité exposée au niveau de la première face (S1) ; une étape de formation d’au moins un niveau de routage (S1NR1) au niveau de la première face (S1), le niveau de routage (S1NR1) comprenant au moins une piste conductrice (PC) non supraconductrice reliée à un via conducteur (VC) lorsqu’un tel via a été formé lors de l’étape précédente et au moins une piste supraconductrice reliée à un via supraconducteur (VS) lorsqu’un tel via a été formé lors de l’étape précédente ; une étape de collage temporaire du substrat (SB) à une poignée de manipulation (PM) au niveau de sa première face (S1) ; une étape d’amincissement du substrat (SB) au niveau de sa deuxième face (S2) de sorte à exposer les vias traversants conducteurs non supraconducteurs ou les vias traversants supraconducteurs (VS) formés lors de la première ; une étape de formation, dans le substrat (SB) au niveau de la deuxième face (S2), d’au moins un via traversant conducteur (VC) non supraconducteur si au moins un via supraconducteur (VS) a été formé précédemment ou au moins un via traversant supraconducteur (VS) si au moins un via conducteur (VC) non supraconducteur a été formé précédemment, le ou les vias (VC/VS) comprenant une extrémité au niveau de la première face (S1) en contact avec au moins une piste du même type (PC/PS) de cette première face (S1), et une extrémité exposée au niveau de la deuxième face (S2) ; une étape de formation d’au moins un niveau de routage (S2NR1) au niveau de la deuxième face (S2), le niveau de routage (S2NR1) comprenant au moins une piste conductrice (PC) non supraconductrice reliée à un via conducteur (VC) non supraconducteur et au moins une piste supraconductrice (PS) reliée à un via supraconducteur (VS) ; une étape de retrait de la poignée de manipulation (PM). Procédé selon l’une des revendications 5 à 8 comprenant, après l’étape de formation d’au moins un niveau de routage (S1NR1) au niveau de la première face (S1) : une étape de formation, au niveau de la première face (S1), de métallisations sous billes conductrices (UBMC) au niveau d’une partie au moins des pistes conductrices (PC) et de métallisations sous billes supraconductrices (UBMS) au niveau d’une partie au moins des pistes supraconductrices (PS) ; une étape de formation de billes d’un type choisi parmi les billes supraconductrices (BIS) et les billes conductrices (BIC) non supraconductrices, les billes (BIS/BIC) d’un type donné étant formées au niveau des métallisations sous billes (UMBS/UBMC) du même type au niveau de la première face (S1). Procédé selon l’une des revendications 5 à 9 comprenant, après l’étape de formation d’au moins un niveau de routage (S2NR1) au niveau de la deuxième face (S2) : une étape de formation, au niveau de la deuxième face (S2), de métallisations sous billes conductrices (UBMC) au niveau d’une partie au moins des pistes conductrices (PC) et de métallisations sous billes supraconductrices (UBMS) au niveau d’une partie au moins des pistes supraconductrices (PS) ; une étape de formation de billes d’un type choisi parmi les billes supraconductrices (BIS) et les billes conductrices (BIC) non supraconductrices, les billes (BIS/BIC) d’un type donné étant formées au niveau des métallisation sous billes (UBMS/UBMC) du même type au niveau de la deuxième face (S2). Assemblage comprenant une structure d’intégration (SI) selon l’une des revendications 1 à 4, un premier dispositif semi-conducteur, dit puce fonctionnelle (PF) et un deuxième dispositif semi-conducteur, dit puce de contrôle (PC), la puce fonctionnelle (PF) étant connectée à la structure d’intégration (SI) au niveau de la première face (S1) et la puce de contrôle (PC) étant connectée à la structure d’intégration (SI) au niveau de la deuxième face (S2). Système (SYS) comprenant un support de packaging (SP) et un assemblage selon la revendication précédente connecté électriquement au support de packaging (SP). Système (SYS) selon la revendication précédente dans lequel la puce de contrôle (PC) comprend une première face et une deuxième face et dans lequel l’assemblage est connecté thermiquement au support de packaging (SP) par l’intermédiaire de la deuxième face de la puce de contrôle (PC), ladite puce de contrôle (PC) étant connectée électriquement par sa première face à la deuxième face (S2) de la structure d’intégration (SI). Système (SYS) selon la revendication 12 dans lequel l’assemblage est connecté électriquement au support de packaging (SP) par l’intermédiaire de la deuxième face (S2) de la structure d’intégration (SI). Système (SYS) selon l’une des revendications 12 à 14 comprenant une structure d’intégration (SI) selon la revendication 4 et dans lequel les composant passifs comprennent une inductance et/ou une capacité et/ou une résonateur et/ou une résistance, ladite inductance et/ou ladite capacitance et/ou ledit résonateur étant connectés électriquement, à l’aide d’une ou plusieurs pistes de routage à la puce de contrôle (PC) et/ou à la puce fonctionnelle (PF), et ladite résistance étant connectée par une liaison conductrice non supraconductrice au support de packaging (SP).