FR 3135346 A1 20231110 FR 2204258 A 20220505 Titre : Procédé de formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé L’invention concerne un procédé de formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé, le procédé comprenant au moins les étapes suivantes : Fournir au moins une couche à base d’un matériau III-V, de préférence III-N, dite couche III-V (100), présentant une face avant (101), Graver au moins une partie de la couche III-V (100) à partir de la face avant (101) de sorte à exposer une surface de la couche III-V dite surface gravée (103), Exposer au moins la surface gravée (103) à un traitement plasma de O2 ou de N2, cette étape étant réalisée à une température Ttraitement avec Ttraitement Déposer une couche à base d’un matériau diélectrique, dite couche diélectrique (200), au moins sur la surface gravée. Figure pour l’abrégé : Fig.1E Procédé de formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé La présente invention concerne la formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé, tel que du GaN gravé. Elle s’inscrit ainsi dans la fabrication de dispositifs comprenant une interface entre un matériau III-N et un matériau diélectrique. Elle trouve par exemple pour application particulièrement avantageuse le domaine de l’électronique de puissance tels que des transistors intégrant une ou plusieurs couches de matériaux III-N. ETAT DE LA TECHNIQUE La chasse au gaspillage énergétique et l'augmentation des besoins poussent les fabricants de dispositifs microélectroniques à améliorer les rendements et les performances de leurs systèmes de conversion de l'énergie électrique. Actuellement, les circuits de conversion sont fabriqués à base de silicium et de nombreuses recherches ont été menées pour faire évoluer les architectures dans le but de gagner en rendement et en conductivité. Néanmoins, ces dispositifs connus arrivent aux limites théoriques du silicium et de nouvelles solutions sont envisagées. Ces solutions se basent sur l’utilisation de matériaux III-V tel que le GaN. Tel est le cas, des transistors à électron à haute mobilité, connus sous le terme anglais de « High Electron Mobility Transistor » (HEMT). La fabrication de ce type de dispositifs nécessite la réalisation de nombreuses étapes de gravure dans des matériaux III-V suivies de dépôts de couches diélectriques sur les zones gravées. Or, les étapes de gravure peuvent fortement dégrader les propriétés chimiques et électriques des matériaux gravés. Il s’ensuit que l’interface réalisée entre le matériau III-V et le diélectrique présente souvent des propriétés électroniques dégradées. Par exemple, les gravures par plasma induisent des défauts structurels altérant la qualité des interfaces entre la couche gravée et la couche diélectrique. Les propriétés électriques de ces interfaces et, par voie de conséquence, des composants électroniques, s’en retrouvent dégradées. Il est connu de l’état de la technique de recourir à des procédés de gravure intrinsèquement moins dommageables pour la qualité de la couche gravée. Les techniques par gravure cycliques, notamment les techniques connues sous le terme anglais de « Atomic Layer Etching » ou ALE (en français « gravure de couche atomique »), permettent d’obtenir des couches gravées très peu endommagées et présentant de bonnes propriétés électriques. Cependant, les techniques actuelles ALE sont très chronophages et impactent fortement la productivité. De plus, elles sont parfois délicates à mettre en œuvre car il est nécessaire de se placer dans la plage d’énergies, souvent étroite, permettant un retrait à la fois sélectif et complet de la couche que l’on souhaite graver. Il existe donc un besoin consistant à fournir une solution pour améliorer la productivité de la formation d’une couche diélectrique sur une couche de matériau III-V gravé et sans pour autant impacter la qualité de l’interface réalisée. RESUME Pour atteindre cet objectif, selon un mode de réalisation on prévoit un procédé de formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé. Le procédé comprend au moins les étapes suivantes : Fournir au moins une couche à base d’un matériau III-V, de préférence III-N, dite couche III-V, présentant une face avant, Graver au moins une partie de la couche III-V à partir de la face avant de sorte à exposer une surface de la couche III-V dite surface gravée, Exposer au moins la surface gravée à un traitement plasma de O 2 , de N 2 , ou d’un mélange de O 2 et de N 2 , cette étape étant réalisée à une température T traitement avec T traitement Déposer une couche à base d’un matériau diélectrique, dite couche diélectrique, au moins sur la surface gravée. L’étape de traitement plasma mise en œuvre dans le procédé selon l’invention permet d’améliorer fortement la qualité de la couche de matériau III-V, typiquement de GaN gravé. Le travail à basse température permet notamment d’obtenir une couche de GaN gravé fortement stabilisée, permettant ainsi de faciliter et d’accélérer la manipulation des échantillons, ce qui résulte en un gain de productivité. Les échantillons doivent en effet être déplacés d’un réacteur à un autre, par exemple du réacteur où a eu lieu le traitement plasma au réacteur où a lieu le dépôt de la couche diélectrique en Al 2 O 3 par exemple. Dans le cadre du développement de la présente invention il a été remarqué qu’avec des températures plus élevées, la couche de matériau III-N est moins stable, ce qui pose des problèmes en termes de robustesse du procédé. En outre dans le cadre du développement de la présente invention il a été observé de manière inattendue que cet abaissement de la température conduit à une qualité d’interface entre le matériau III-N gravé et le matériau diélectrique bien meilleure que ce qui était prévisible. Bien au contraire, dans ce contexte l'homme du métier aurait été incité à appliquer des températures élevées pour recristalliser le matériau III-V se trouvant en surface et qui est altéré par la gravure. L’amélioration de la qualité de la couche de GaN gravé induit elle-même une forte amélioration de la qualité de l’interface GaN gravé/diélectrique, notamment du point de vue de ses propriétés électriques. Le procédé selon l’invention permet ainsi d’améliorer considérablement la productivité par rapport à une solution de type ALE, tout en offrant une qualité d’interface très satisfaisante. Il est cependant possible que le procédé selon l’invention soit utilisé conjointement à une gravure de type ALE. Il est à noter que les traitements subséquents à une étape de dépôt de GaN épitaxié non gravé ne sont pas adaptés au traitement d’une couche de GaN gravé, ou sont du moins beaucoup moins efficaces. En effet, la surface d’une couche de GaN épitaxié non gravé est relativement stable car la couche a généralement passé un temps important, souvent de quelques heures à quelques mois, à l’air. La stœchiométrie de la couche de GaN épitaxié s’en retrouve stabilisée, ce qui rend peu réactive la surface de la couche, contrairement à la surface d’une couche de GaN gravé. Ainsi, la stratégie d’application d’un traitement plasma proposée dans la présente demande pour modifier chimiquement la surface du GaN et améliorer ainsi la qualité de l’interface avec le diélectrique aura peu d’effets sur les surfaces de GaN épitaxiées. Sur les surfaces épitaxiées non gravées, les traitements plasma constituent plutôt des stratégies de nettoyage et ne permettent pas la reconstruction structurelle que permet le procédé selon l’invention utilisé sur une couche de GaN gravé. On prévoit en outre un procédé de réalisation d’un dispositif microélectronique comprenant la formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé en mettant en œuvre le procédé de formation mentionné ci-dessus, le dispositif microélectronique étant pris parmi un transistor et une LED. On prévoit de plus un procédé de réalisation d’un dispositif microélectronique selon le procédé de réalisation mentionné ci-dessus dans lequel : le dispositif microélectronique est un transistor, la gravure de la couche III-V est effectuée de sorte à réaliser une tranchée dans le matériau III-V gravé, le dépôt de la couche à base d’un matériau diélectrique est effectué sur au moins sur une partie de la surface gravée de la tranchée de sorte à former un diélectrique de grille, et comprenant, après la formation de la couche diélectrique, l’étape suivante : remplir la tranchée pour définir au moins une grille du transistor. Par dispositif microélectronique, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS…) ainsi que des dispositifs optiques ou optoélectroniques (LED, MOEMS…). Il peut s’agir d’un dispositif destiné à assurer une fonction électronique, optique, mécanique etc. Il peut aussi s’agir d’un produit intermédiaire uniquement destiné à la réalisation d’un autre dispositif microélectronique. On prévoit également un procédé de réalisation d’un transistor, le procédé comprenant les étapes suivantes : former une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé en mettant en œuvre le procédé de formation mentionné ci-dessus. La gravure de la couche III-V est effectuée de sorte à réaliser une tranchée dans le matériau III-V gravé. Le dépôt de la couche à base d’un matériau diélectrique est effectué sur au moins sur une partie de la surface gravée de la tranchée de sorte à former un diélectrique de grille. remplir la tranchée pour définir au moins une grille du transistor. On prévoit également un procédé de réalisation d’un transistor comprenant les étapes suivantes : Fournir au moins une couche à base d’un matériau III-V, de préférence III-N, dite couche III-V, présentant une face avant, Graver au moins une tranchée dans la couche III-V à partir de la face avant et à travers le masque de sorte à exposer une surface de la couche III-V dite surface gravée, Exposer au moins la surface gravée à un traitement plasma de O2 ou de N2, cette étape étant réalisée à une température T traitement avec T traitement Déposer une couche à base d’un matériau diélectrique, dite couche diélectrique, au moins sur une partie de la surface gravée de la tranchée de sorte à former un diélectrique de grille, Remplir la tranchée pour définir au moins une grille du transistor. Ce type de transistor présente une interface améliorée entre la couche III-V et la couche diélectrique. Ainsi, ce procédé présente une productivité améliorée tout en permettant au transistor d’atteindre des performances élevées. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels : Les figures 1A à 1G illustrent les étapes d’un procédé selon l’un des modes de réalisation de l’invention. La illustre la fourniture d’une couche à base d’un matériau III-V appelée couche III-V. La illustre le dépôt d’une éventuelle couche de masquage surmontant la couche III-V. La représente la formation d’ouvertures dans la couche de masquage afin de constituer un masque de gravure sur la couche III-V. La illustre une étape de gravure de la couche III-V permettant de mettre à jour une surface dite surface gravée de la couche III-V. La illustre une étape d’exposition de la surface gravée à un traitement plasma, figuré par un ensemble de flèches orientées vers la surface gravée. La représente le dépôt d’une couche diélectrique sur la surface gravée. La illustre le retrait de l’éventuel masque. La représente une caractéristique capacité-tension (caractéristique C-V ou encore profilage C-V) d’une capacité MOS (de l’anglais « Metal Oxide Semiconductor », pouvant être traduit par « Métal Oxyde Semi-conducteur ») fabriquée selon un procédé connu de l’art antérieur. La représente une caractéristique C-V d’une capacité MOS fabriquée selon un mode de réalisation du procédé selon l’invention. La synthétise les différentes étapes d’un exemple de procédé de formation selon l’invention. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les épaisseurs des différentes couches ne sont pas représentatives de la réalité. Procédé de formation d’une couche à base d’un matériau diélectrique sur une couche à base d’un matériau III-V gravé, le procédé comprenant au moins les étapes suivantes : Fournir au moins une couche à base d’un matériau III-V, de préférence III-N, dite couche III-V (100), présentant une face avant (101), Graver au moins une partie de la couche III-V (100) à partir de la face avant (101) de sorte à exposer une surface de la couche III-V dite surface gravée (103), Exposer au moins la surface gravée (103) à un traitement plasma de O 2 , de N 2 ou d’un mélange de O 2 et de N 2 , cette étape étant réalisée à une température T traitement avec T traitement Déposer une couche à base d’un matériau diélectrique, dite couche diélectrique (200), au moins sur la surface gravée. Procédé selon la revendication précédente dans lequel l’étape de gravure et l’étape de traitement plasma sont effectuées dans un même réacteur. Procédé selon l’une quelconque des revendications précédentes dans lequel T traitement Procédé selon l’une quelconque des revendications précédentes dans lequel T traitement >40°C. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de traitement plasma a une durée t traitement , avec t traitement traitement Procédé selon l’une quelconque des revendications précédentes comprenant en outre, avant l’étape de dépôt de la couche diélectrique, une étape de nettoyage humide. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de dépôt de la couche diélectrique est effectuée sous vide. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de gravure comprend une gravure par plasma chloré. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de gravure comprend au moins un cycle de gravure de type ALE. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de traitement plasma est réalisée sous une tension de polarisation V bias nulle. Procédé selon l’une quelconque des revendications précédentes dans lequel la gravure est effectuée de sorte à graver une épaisseur de matériau III-V supérieure à 100 nm (10 -9 mètres), de préférence supérieure à 500 nm, de préférence supérieure à 1 µm (10 -6 mètres), de préférence supérieure à 3 µm. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de traitement plasma est réalisée en injectant un flux de O 2 , de N 2 ou d’un mélange de O 2 et de N 2 , présentant un débit massique D flux compris entre 50sccm et 1000sccm, de préférence entre 100sccm et 500sccm. Procédé selon l’une quelconque des revendications précédentes dans lequel l’étape de traitement plasma est réalisée en injectant un flux de O 2 , de N 2 ou d’un mélange de O 2 et de N 2 généré par une source de puissance P source comprise entre 100W et 4000W, de préférence entre 300W et 1000W. Procédé selon l’une quelconque des revendications précédentes dans lequel le matériau III-V est l’un parmi le GaN et l’AlGaN. Procédé selon l’une quelconque des revendications précédentes dans lequel le matériau diélectrique est l’un parmi l’AlN, l’Al 2 O 3 et l’HfO 2 . Procédé de réalisation d’un dispositif microélectronique comprenant la formation d’une couche à base d’un matériau diélectrique (200) sur une couche (100) à base d’un matériau III-V gravé en mettant en œuvre le procédé selon l’une quelconque des revendications précédentes, le dispositif microélectronique étant pris parmi un transistor et une LED. Procédé de réalisation d’un dispositif microélectronique selon la revendication précédente dans lequel : le dispositif microélectronique est un transistor, la gravure de la couche III-V (100) est effectuée de sorte à réaliser une tranchée dans le matériau III-V gravé, le dépôt de la couche à base d’un matériau diélectrique (200) est effectué sur au moins sur une partie de la surface gravée de la tranchée de sorte à former un diélectrique de grille, le procédé comprenant, après la formation de la couche diélectrique (200), l’étape suivante : remplir la tranchée pour définir au moins une grille du transistor.