FR 3133720 A1 20230922 FR 2202421 A 20220318 Génération sécurisée de clefs d’appairage La présente description concerne un procédé comprenant : - la réception, par un premier circuit et en provenance d’un deuxième circuit, d’un premier identificateur (SAFEID) du deuxième circuit ; - la génération, et le stockage dans une mémoire, d’au moins une clef (PAIRING KEY) par le premier circuit, sur la base : du premier identificateur ; d’un deuxième identificateur (ID) du premier circuit ; et d’une première clef (DHUK) ; - la transmission par le premier circuit de ladite au moins une clef au deuxième circuit ; - la suppression de la mémoire de ladite au moins une clef dans le premier circuit ; - une nouvelle génération de ladite au moins une clef par le premier circuit en réponse à une demande de communication avec le deuxième circuit ; et - l’exécution, par le premier circuit, d’une ou plusieurs opérations cryptographiques, sur la base de ladite moins une clef. Figure pour l'abrégé : Fig. 3 Génération sécurisée de clefs d’appairage La présente description concerne de façon générale la génération et la gestion de clefs d’appairage entre deux composants électroniques. L’appairage entre deux éléments électroniques d’un dispositif électronique est réalisé à l’aide de clefs d’appairage. Les clefs d’appairage sont généralement générées lors de la fabrication du dispositif, puis injectées et stockées de manière sécurisée dans le dispositif. Cependant, il existe un problème technique pour garder les clefs d’appairage secrètes durant la vie du dispositif. Il existe un besoin récurrent d’améliorer la sécurité de la gestion de telles clefs d’appairage. Un mode de réalisation prévoit un procédé comprenant : - la réception, par un premier circuit d’un dispositif et en provenance d’un deuxième circuit, d’un premier identificateur du deuxième circuit ; - la génération, et le stockage dans une mémoire du dispositif, d’au moins une clef par le premier circuit, sur la base : du premier identificateur ; d’un deuxième identificateur du premier circuit ; et d’une première clef ; - la transmission par le premier circuit de ladite au moins une clef au deuxième circuit ; - la suppression de la mémoire de ladite au moins une clef dans le premier circuit ; - une nouvelle génération de ladite au moins une clef par le premier circuit en réponse à une demande de communication avec le deuxième circuit ; et - l’exécution, par le premier circuit, d’une ou plusieurs opérations cryptographiques, sur la base de ladite moins une clef. Selon un mode de réalisation, la génération de ladite au moins une clef comprend : - la génération, par le premier circuit, d’une deuxième clef, sur la base de la première clef et du premier identificateur ; et - la génération, par le premier circuit, de ladite au moins une clef, sur la base de la deuxième clef et d’une première valeur de donnée. Selon un mode de réalisation, la génération de la deuxième clef est effectuée par un premier processeur cryptographique du premier circuit et dans lequel la génération de ladite au moins une clef est effectuée par un deuxième processeur cryptographique du premier circuit. Selon un mode de réalisation, la valeur de la deuxième clef est transmise par le premier processeur cryptographique au deuxième processeur cryptographique par l’intermédiaire d’un bus dédié reliant ensemble les premier et deuxième processeurs cryptographiques. Selon un mode de réalisation, la deuxième clef est une clef dépendante du matériel du premier circuit. Selon un mode de réalisation, la deuxième clef est une clef dérivée d’une troisième clef, la troisième clef étant une clef dépendante du matériel du premier circuit. Selon un mode de réalisation, le procédé ci-dessus comprend en outre la génération de la première valeur de donnée, par le premier circuit, sur la base du premier identificateur et du deuxième identificateur et d’une valeur d’index. Selon un mode de réalisation, la génération de la première valeur de donnée est réalisée par application d’un algorithme de hachage sur le premier identificateur et sur le deuxième identificateur et sur la valeur d’index. Selon un mode de réalisation, ladite au moins une clef comprend une clef symétrique. Un mode de réalisation prévoit un dispositif électronique comprenant un premier circuit configuré pour : - recevoir, en provenance d’un deuxième circuit, un premier identificateur du deuxième circuit ; - générer et stocker, dans une mémoire du dispositif, au moins une clef, la génération étant effectuée sur la base : du premier identificateur ; d’un deuxième identificateur du premier circuit ; et d’une première clef ; - transmettre ladite au moins une clef au deuxième circuit ; - supprimer de la mémoire ladite au moins une clef ; - générer à nouveau ladite au moins une clef par le premier circuit en réponse d’une demande de communication avec le deuxième circuit ; et - exécuter une ou plusieurs opérations cryptographiques, sur la base de ladite au moins une clef. Selon un mode de réalisation, le dispositif ci-dessus comprend : - un premier processeur cryptographique configuré pour générer une deuxième clef, sur la base de la première clef et du premier identificateur ; et - un deuxième processeur cryptographique configuré pour générer ladite au moins une clef, sur la base de la deuxième clef et d’une première valeur de donnée, le premier et le deuxième processeurs cryptographiques étant reliés par un bus dédié. Un mode de réalisation prévoit un système comprenant : - le dispositif électronique ci-dessus ; et - le deuxième circuit, les premier et deuxième circuits étant configurés pour la mise en œuvre du procédé ci-dessus. Selon un mode de réalisation, le deuxième circuit comprend une mémoire programmable une seule fois configurée pour stocker l’au moins une clef générée par le premier circuit. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, de façon schématique et sous forme de blocs, un dispositif électronique selon un mode de réalisation de la présente description ; la représente, de façon schématique et sous forme de blocs, une unité de traitement configurée pour la génération de clefs d’appairage, selon un mode de réalisation de la présente description ; la illustre un procédé de génération de clefs d’appairage selon un mode de réalisation de la présente description ; et la est un organigramme d’un procédé de génération de clefs d’appairage selon un mode de réalisation de la présente description. Procédé comprenant : - la réception, par un premier circuit (104) d’un dispositif (100) et en provenance d’un deuxième circuit (106), d’un premier identificateur (SAFEID) du deuxième circuit ; - la génération, et le stockage dans une mémoire (110) du dispositif, d’au moins une clef (PAIRING KEY) par le premier circuit, sur la base : du premier identificateur ; d’un deuxième identificateur (ID) du premier circuit ; et d’une première clef (DHUK) ; - la transmission par le premier circuit de ladite au moins une clef au deuxième circuit ; - la suppression de la mémoire de ladite au moins une clef dans le premier circuit ; - une nouvelle génération de ladite au moins une clef par le premier circuit en réponse à une demande de communication avec le deuxième circuit ; et - l’exécution, par le premier circuit, d’une ou plusieurs opérations cryptographiques, sur la base de ladite moins une clef. Procédé selon la revendication 1, dans lequel la génération de ladite au moins une clef (PAIRING KEY) comprend : - la génération, par le premier circuit (104), d’une deuxième clef (SECRET KEY), sur la base de la première clef (DHUK) et du premier identificateur (SAFEID) ; et - la génération, par le premier circuit, de ladite au moins une clef, sur la base de la deuxième clef et d’une première valeur de donnée (SEED). Procédé selon la revendication 2, dans lequel la génération de la deuxième clef (SECRET KEY) est effectuée par un premier processeur cryptographique (116) du premier circuit (104) et dans lequel la génération de ladite au moins une clef (PAIRING KEYS) est effectuée par un deuxième processeur cryptographique (118) du premier circuit. Procédé selon la revendication 3, dans lequel la valeur de la deuxième clef (SECRET KEY) est transmise par le premier processeur cryptographique (116) au deuxième processeur cryptographique (118) par l’intermédiaire d’un bus dédié reliant ensemble les premier et deuxième processeurs cryptographiques. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la première clef (DHUK) est une clef dépendante du matériel du premier circuit (104). Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la première clef (DHUK) est une clef dérivée d’une troisième clef (ROOT HUK), la troisième clef étant une clef dépendante du matériel du premier circuit (104). Procédé selon l’une quelconque des revendications 2 à 6, comprenant en outre la génération de la première valeur de donnée (SEED), par le premier circuit (104), sur la base du premier identificateur (SAFEID) et du deuxième identificateur (ID) et d’une valeur d’index. Procédé selon la revendication 7, dans lequel la génération de la première valeur de donnée (SEED) est réalisée par application d’un algorithme de hachage sur le premier identificateur (SAFEID) et sur le deuxième identificateur (ID) et sur la valeur d’index. Procédé selon l’une quelconque des revendications 1 à 8, dans lequel ladite au moins une clef (PAIRING KEYS) comprend une paire de clefs asymétriques. Procédé selon l’une quelconque des revendications 1 à 9, dans lequel ladite au moins une clef (PAIRING KEY) comprend une clef symétrique. Dispositif électronique (100) comprenant un premier circuit (104) configuré pour : - recevoir, en provenance d’un deuxième circuit (106), un premier identificateur (SAFEID) du deuxième circuit ; - générer et stocker, dans une mémoire (110) du dispositif, au moins une clef (PAIRING KEY), la génération étant effectuée sur la base : du premier identificateur ; d’un deuxième identificateur (ID) du premier circuit ; et d’une première clef (DHUK) ; - transmettre ladite au moins une clef au deuxième circuit ; - supprimer de la mémoire ladite au moins une clef ; - générer à nouveau ladite au moins une clef par le premier circuit en réponse d’une demande de communication avec le deuxième circuit ; et - exécuter une ou plusieurs opérations cryptographiques, sur la base de ladite au moins une clef. Dispositif selon la revendication 11 comprenant : - un premier processeur cryptographique (116) configuré pour générer une deuxième clef (SECRET KEY), sur la base de la première clef (DHUK) et du premier identificateur (SAFEID) ; et - un deuxième processeur cryptographique (118) configuré pour générer ladite au moins une clef (PAIRING KEYS), sur la base de la deuxième clef et d’une première valeur de donnée (SEED), le premier et le deuxième processeurs cryptographiques étant reliés par un bus dédié. Système comprenant : - le dispositif électronique (100) selon la revendication 11 ou 12 ; et - le deuxième circuit (106), les premier et deuxième circuits étant configurés pour la mise en œuvre du procédé selon l’une quelconque des revendications 1 à 10. Système selon la revendication 13, dans lequel le deuxième circuit (106) comprend une mémoire (120) programmable une seule fois configurée pour stocker l’au moins une clef (PAIRING KEY) générée par le premier circuit (104).