FR 3133503 A1 20230915 FR 2202126 A 20220311 Amplificateurs à transimpédance La présente description concerne un dispositif (1) comprenant un premier amplificateur à transimpédance (TIA1) comprenant un premier étage d'amplification (S1) ayant un premier transistor MOS (T1), un deuxième amplificateur à transimpédance (TIA2) comprenant un deuxième étage d'amplification (S2) ayant un deuxième transistor MOS (T2), et une source de courant (100) connectée en série avec les premier et deuxième étages d'amplification (S1, S2), la source de courant (100) ayant une première borne reliée au drain du premier transistor MOS (T1) et une deuxième borne reliée au drain du deuxième transistor MOS (T2). Figure pour l'abrégé : Fig. 1 Amplificateurs à transimpédance La présente description concerne de façon générale des dispositifs et circuits électroniques et, plus particulièrement, des amplificateurs à transimpédance. De nombreuses applications utilisent des amplificateurs à transimpédance. C'est par exemple le cas dans des circuits électroniques destinés à une communication optique dans lesquels un courant fourni par une photodiode est lu par un amplificateur à transimpédance correspondant. Des amplificateurs à transimpédance connus comprennent un premier étage, également appelé étage d'entrée, ayant une source de courant et un seul étage d'amplification polarisé par la source de courant. L'étage d'amplification a une entrée qui reçoit une entrée de l'amplificateur à transimpédance et une sortie reliée à la sortie de l'amplificateur à transimpédance, directement ou, par exemple, par au moins un autre étage de l'amplificateur à transimpédance. L'étage d'amplification est, par exemple, un transistor MOS (de l'anglais "Metal Oxide Semiconductor", métal oxyde semiconducteur) polarisé par la source de courant, le transistor MOS ayant sa grille qui reçoit l'entrée de l'amplificateur à transimpédance et un drain relié à la sortie de l'amplificateur à transimpédance. Toutefois, de tels amplificateurs à transimpédance connus souffrent de différents inconvénients tels que, par exemple, une consommation élevée d'énergie et/ou un bruit élevé et/ou une limitation de bande-passante. Il existe un besoin de pallier tout ou partie des inconvénients des amplificateurs à transimpédance connus, par exemple des amplificateurs à transimpédance connus du type décrit précédemment. Un mode de réalisation pallie tout ou partie des inconvénients des amplificateurs à transimpédance connus, par exemple des amplificateurs à transimpédance connus du type décrit précédemment. Un mode de réalisation prévoit un dispositif comprenant : un premier amplificateur à transimpédance comprenant un premier étage d'amplification ayant un premier transistor MOS, le premier transistor MOS ayant une source connectée à un premier nœud configuré pour recevoir un premier potentiel d'alimentation, un drain relié à une sortie du premier amplificateur à transimpédance et une grille connectée à une entrée du premier amplificateur à transimpédance ; un deuxième amplificateur à transimpédance comprenant un deuxième étage d'amplification ayant un deuxième transistor MOS, le deuxième transistor MOS ayant une source connectée à un deuxième nœud configuré pour recevoir un deuxième potentiel d'alimentation, un drain relié à une sortie du deuxième amplificateur à transimpédance et une grille connectée à une entrée du deuxième amplificateur à transimpédance ; et une source de courant connectée en série avec les premier et deuxième étages d'amplification entre les premier et deuxième nœuds, la source de courant ayant une première borne reliée au drain du premier transistor MOS et une deuxième borne reliée au drain du deuxième transistor MOS. Selon un mode de réalisation, la source de courant est partagée par les premier et deuxième amplificateurs à transimpédance. Selon un mode de réalisation, la source de courant est configurée pour fournir un courant de polarisation aux premier et deuxième transistors MOS. Selon un mode de réalisation, aucune paire différentielle ne comprend le premier ou deuxième transistor MOS. Selon un mode de réalisation : le premier amplificateur à transimpédance comprend en outre une première impédance de rétroaction ayant une première borne connectée à l'entrée du premier amplificateur à transimpédance et une deuxième borne connectée à la sortie du premier amplificateur à transimpédance ; et le deuxième amplificateur à transimpédance comprend en outre une deuxième impédance de rétroaction ayant une première borne connectée à l'entrée du deuxième amplificateur à transimpédance et une deuxième borne connectée à la sortie du deuxième amplificateur à transimpédance. Selon un mode de réalisation : le premier étage d'amplification, par exemple le drain du premier transistor, est connecté à la sortie du premier amplificateur à transimpédance par une première capacité ; et le deuxième étage d'amplification, par exemple le drain du deuxième transistor, est connecté à la sortie du deuxième amplificateur à transimpédance. Selon un mode de réalisation : le premier étage d'amplification, par exemple le drain du premier transistor, est relié à la sortie du premier amplificateur à transimpédance par un premier étage de gain ; et le deuxième étage d'amplification, par exemple le drain du deuxième transistor, est relié à la sortie du deuxième amplificateur à transimpédance par un deuxième étage de gain. Selon un mode de réalisation, le premier potentiel d'alimentation est supérieur au deuxième potentiel d'alimentation. Selon un mode de réalisation, le premier transistor MOS est un transistor PMOS et le deuxième transistor MOS est un transistor NMOS. Selon un mode de réalisation, le dispositif comprend en outre : une première photodiode connectée à l'entrée du premier amplificateur à transimpédance ; et une deuxième photodiode connectée à l'entrée du deuxième amplificateur à transimpédance. Selon un mode de réalisation, les première et deuxième photodiodes sont configurées pour recevoir une lumière ayant une même longueur d'onde mais différents angles d'incidence. Selon un mode de réalisation, les première et deuxième photodiodes sont configurées pour appartenir à différents canaux optiques. Selon un mode de réalisation, le dispositif comprend en outre : une photodiode connectée à l'entrée du premier amplificateur à transimpédance et à l'entrée du deuxième amplificateur à transimpédance ; et un élément capacitif connecté entre l'entrée du premier amplificateur à transimpédance et le premier nœud ou entre l'entrée du deuxième amplificateur à transimpédance et le deuxième nœud. Selon un mode de réalisation, le dispositif comprend en outre un amplificateur différentiel ayant une première entrée différentielle reliée à la sortie du premier amplificateur à transimpédance et une deuxième entrée différentielle reliée à la sortie du deuxième amplificateur à transimpédance. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un mode de réalisation d'un dispositif comprenant des amplificateurs à transimpédance ; la représente une variante de mode de réalisation du dispositif de la ; et la représente un mode de réalisation d'un dispositif comprenant des amplificateurs à transimpédance. Dispositif (1 ; 2) comprenant : un premier amplificateur à transimpédance (TIA1) comprenant un premier étage d'amplification (S1) ayant un premier transistor MOS (T1), le premier transistor MOS (T1) ayant une source connectée à un premier nœud (102) configuré pour recevoir un premier potentiel d'alimentation (VDD), un drain relié à une sortie (OUT1) du premier amplificateur à transimpédance (TIA1) et une grille connectée à une entrée (IN1) du premier amplificateur à transimpédance (TIA1) ; un deuxième amplificateur à transimpédance (TIA2) comprenant un deuxième étage d'amplification (S2) ayant un deuxième transistor MOS (T2), le deuxième transistor MOS (T2) ayant une source connectée à un deuxième nœud (104) configuré pour recevoir un deuxième potentiel d'alimentation (GND), un drain relié à une sortie (OUT2) du deuxième amplificateur à transimpédance (TIA2) et une grille connectée à une entrée (IN2) du deuxième amplificateur à transimpédance (TIA2) ; et une source de courant (100) connectée en série avec les premier et deuxième étages d'amplification (S1, S2) entre les premier et deuxième nœuds (102, 104), la source de courant (100) ayant une première borne reliée au drain du premier transistor MOS (T1) et une deuxième borne reliée au drain du deuxième transistor MOS (T2). Dispositif (1 ; 2) selon la revendication 1, dans lequel la source de courant (100) est partagée par les premier et deuxième amplificateurs à transimpédance (TIA1, TIA2). Dispositif (1 ; 2) selon la revendication 1 ou 2, dans lequel la source de courant (100) est configurée pour fournir un courant de polarisation (I1) aux premier et deuxième transistors MOS (T1, T2). Dispositif (1 ; 2) selon l'une quelconque des revendications 1 à 3, dans lequel aucune paire différentielle ne comprend le premier ou le deuxième transistor MOS (T1, T2). Dispositif (1 ; 2) selon l'une quelconque des revendications 1 à 4, dans lequel : le premier amplificateur à transimpédance (TIA1) comprend en outre une première impédance de rétroaction (Z1) ayant une première borne connectée à l'entrée (IN1) du premier amplificateur à transimpédance (TIA1) et une deuxième borne connectée à la sortie (OUT1) du premier amplificateur à transimpédance (TIA1) ; et le deuxième amplificateur à transimpédance (TIA2) comprend en outre une deuxième impédance de rétroaction (Z2) ayant une première borne connectée à l'entrée (IN2) du deuxième amplificateur à transimpédance (TIA2) et une deuxième borne connectée à la sortie (OUT2) du deuxième amplificateur à transimpédance (TIA2). Dispositif (1 ; 2) selon l'une quelconque des revendications 1 à 5, dans lequel : le premier étage d'amplification (S1), par exemple le drain du premier transistor (T1), est connecté à la sortie (OUT1) du premier amplificateur à transimpédance (TIA1) ; et le deuxième étage d'amplification (S2), par exemple le drain du deuxième transistor (T2), est connecté à la sortie (OUT2) du deuxième amplificateur à transimpédance (TIA2). Dispositif (1) selon l'une quelconque des revendications 1 à 5, dans lequel : le premier étage d'amplification (S1), par exemple le drain du premier transistor (T1), est relié à la sortie (OUT1) du premier amplificateur à transimpédance (TIA1) par un premier étage de gain (G1) ; et le deuxième étage d'amplification (S2), par exemple le drain du deuxième transistor (T2), est relié à la sortie (OUT2) du deuxième amplificateur à transimpédance (TIA2) par un deuxième étage de gain (G2). Dispositif (1 ; 2) selon l'une quelconque des revendications 1 à 7, dans lequel le premier potentiel d'alimentation (VDD) est supérieur au deuxième potentiel d'alimentation (GND). Dispositif (1 ; 2) selon la revendication 8, dans lequel le premier transistor MOS (T1) est un transistor PMOS et le deuxième transistor MOS (T2) est un transistor NMOS. Dispositif (2) selon l'une quelconque des revendications 1 à 9, comprenant en outre : une première photodiode (PD1) connectée à l'entrée (IN1) du premier amplificateur à transimpédance (TIA1) ; et une deuxième photodiode (PD2) connectée à l'entrée (IN2) du deuxième amplificateur à transimpédance (TIA2). Dispositif (2) selon la revendication 10, dans lequel les première et deuxième photodiodes (PD1, PD2) sont configurées pour recevoir une lumière ayant une même longueur d'onde mais avec des angles d'incidence différents. Dispositif (2) selon la revendication 10, dans lequel les première et deuxième photodiodes (PD1, PD2) sont configurées pour appartenir à différents canaux optiques. Dispositif (1) selon l'une quelconque des revendications 1 à 9, comprenant en outre : une photodiode (PD) connectée entre l'entrée (IN1) du premier amplificateur à transimpédance (TIA1) et l'entrée (IN2) du deuxième amplificateur à transimpédance (TIA2) ; et un élément capacitif (Ccm) connecté entre l'entrée (IN1) du premier amplificateur à transimpédance (TIA1) et le premier nœud (102) ou entre l'entrée (IN2) du deuxième amplificateur à transimpédance (TIA2) et le deuxième nœud (104). Dispositif (1) selon la revendication 13, comprenant en outre un amplificateur différentiel (OP) ayant une première entrée différentielle (110) reliée à la sortie (OUT1) du premier amplificateur à transimpédance (TIA1) et une deuxième entrée différentielle (112) reliée à la sortie (OUT2) du deuxième amplificateur à transimpédance (TIA2).