FR 3134228 A1 20231006 FR 2202858 A 20220330 Procédé de fabrication d’une plaque en SiC polycristallin par dépôt chimique en phase vapeur sur une surface en graphite, dans lequel on introduit dans une enceinte chauffée un mélange de gaz de manière à créer une phase gazeuse comprenant : - au moins un précurseur gazeux de silicium et/ou de carbone, - au moins un gaz dopant comprenant au moins un atome d’azote, - un gaz porteur, ledit mélange de gaz se décomposant sur la surface en graphite pour former une couche de SiC polycristallin, et ledit procédé étant caractérisé en ce que la température dans le réacteur est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 350 mbar. Ladite plaque est caractérisée en ce que : (i) son coefficient de texture C 422 est inférieur à 30 %, et (ii.a) son coefficient de texture C 220 est supérieur à 60 %, ou (ii.b) la somme des coefficients de texture C 111 +C 222 +C 511 est supérieure à 70 %. PROCEDE DE FABRICATION DE CARBURE DE SILICIUM POLYCRISTALLIN UTILISABLE POUR LA FABRICATION DE SUBSTRATS DE CIRCUITS INTEGRES, ET CARBURE DE SILICIUM AINSI OBTENU L’invention relève du domaine de la science des matériaux, et plus particulièrement du domaine des matériaux utilisables pour la fabrication de substrats pour des circuits intégrés, et des procédés permettant d’élaborer ces matériaux. Elle concerne plus précisément le carbure de silicium polycristallin. Ce matériau, comme tous les matériaux pour substrats microélectroniques, est mis en œuvre sous la forme de tranches minces (pour lesquelles l’homme du métier utilise, en français, souvent le terme anglais « wafer »), typiquement circulaires. Le SiC se prête particulièrement à la fabrication de substrats pour utilisation dans des composants électronique de puissance. Les tranches de SiC doivent répondent à un cahier de charges très strict pour ce qui concerne leur planéité, l’homogénéité de leurs propriétés, l’absence de défauts. La présente invention présente un nouveau type de tranches en SiC polycristallin utilisables pour la fabrication de substrats de circuits intégrés ; ces tranches présentent des caractéristiques cristallographiques particulières. Sachant que les circuits intégrés sont déposés en règle générale sur des surfaces d’un semi-conducteur monocristallin, dans le cas d’une tranche de carbure de silicium polycristallin, la surface électroniquement active (i.e. la surface sur laquelle on dépose les circuits intégrés) doit être spécialement préparée par le transfert d’une couche de SiC monocristalline. Ce procédé de préparation par transfert d’une couche de SiC monocristalline ne fait pas partie de la présente invention. La présente invention concerne également un nouveau procédé de fabrication d’une telle tranche de carbure de silicium polycristallin susceptible de recevoir, dans une étape de fabrication ultérieure, le transfert d’une couche de SiC monocristallin. Etat de la technique Depuis le début de la microélectronique, la très grande majorité des circuits microélectroniques est fabriquée sur un substrat monocristallin de silicium. Pour certaines applications spécifiques, le silicium semi-conducteur n’est pas le substrat idéal, mais il est utilisé faute de mieux. Le carbure de silicium (abrégé SiC), quant à lui, est un matériau semi-conducteur remarquable. Il possède une large bande interdite, un champ de claquage élevé, une grande mobilité des porteurs de charge à saturation et une forte conductivité thermique. Cette combinaison de propriétés physiques exceptionnelles lui donne une excellente tenue en tension, ainsi qu’au passage de très fortes densités de courant, même à haute température. L’article « Composants de puissance en SiC – Technologie » par D. Tournier, paru en 2007 comme partie D-3120 dans la collection Techniques de l’Ingénieur, donne une introduction au sujet. Le SiC est donc un matériau parfaitement adapté pour la fabrication de composants de puissance nécessaires à la conversion efficace d’énergie électrique dans des applications telles que la distribution de puissance électrique, les énergies renouvelables, le véhicule électrique. L’utilisation du SiC permet de remplacer avantageusement les transistors à base de silicium tel les IGBT par des composants de puissance tels que les transistors MOSFET avec une tenue en tension de l’ordre du kilo-Volt et des pertes énergétiques bien plus faibles en commutation. Dans ces composants de puissance, la tenue en tension et la tenue en température peuvent devenir des facteurs limitants lors de la conception des composants électroniques et des cartes électroniques sur lesquelles ces composants sont implantés. Le développement récent du véhicule électrique bénéficierait fortement de l’utilisation de tels composants de puissance en SiC pour améliorer l’efficacité énergétique lors de la conversion du courant continu des batteries en courant alternatif utilisable par le moteur. Le coût et la disponibilité de ces composants restent néanmoins des freins à l’adoption de cette technologie, et pour cette raison le silicium est encore largement utilisé comme substrat dans des applications spécifiques pour lesquelles le SiC présenterait des avantages techniques. Selon l’état de la technique, les substrats de carbure de silicium destinés à recevoir le dépôt de circuits microélectroniques se présentent comme des plaquettes (« wafers ») de forme généralement circulaires. Ils sont fabriqués de manière industrielle grâce au procédé PVT (Physical Vapor Transfer), qui consiste à sublimer à haute température (> 2200°C) une poudre de SiC et d’en condenser les vapeurs sur un germe pour obtenir un lingot ou « boule » de SiC monocristallin. De ce lingot monocristal sont alors tranchés des substrats (wafers) monocristallins de SiC. Une couche de SiC cristalline est déposée par épitaxie sur l’une des faces de ce substrat, afin d’obtenir un cristal avec le moins de défauts possible. Après épitaxie, ces wafers seront prêts pour accueillir la fabrication de composants électroniques. L’amélioration du procédé industriel PVT au cours des 30 dernières années a réduit fortement la densité des principaux défauts cristallins dans ces substrats, comme les dislocations et les micro-pipes qui impactaient fortement la fiabilité des composants en SiC. En outre, elle a permis d’augmenter la taille des substrats (wafers) jusqu’à un diamètre de 150 mm en standard, évoluant très prochainement vers 200 mm. Malgré les efforts industriels, le procédé PVT demeure complexe à maîtriser, peu productif et consommant une quantité d’énergie importante car il exige de maintenir un four à très haute température pendant une centaine d’heures. En outre, pour les composants de puissance, une résistance R on la plus faible possible en mode passant est un critère déterminant pour améliorer l’efficacité énergétique du système en limitant l’échauffement par effet joule lors du passage du courant. Dans ces applications, le SiC monocristallin est dopé à la fois pour permettre de fabriquer les jonctions P/N du composant et pour réduire sa résistivité au contact du drain. L’ajout d’azote permet de doper le substrat pendant la croissance du cristal. En standard, les wafers dopés « n » ont une résistivité de l’ordre de 20 mOhm.cm. Il devient très difficile de réduire la résistivité en dessous de ce seuil sans dégrader la qualité du cristal, car un dopage trop important crée des contraintes favorisant des dislocations supplémentaires du cristal. Une nouvelle technologie en cours de développement permettrait de combiner l’utilisation d’un substrat (wafer) SiC à bas coût aux performances électriques améliorées et d’une couche mince de SiC monocristallin de haute qualité dans laquelle serait fabriqué le composant microélectronique. La couche de SiC monocristallin est rapportée sur le substrat par un procédé de collage moléculaire tel que décrit dans WO 01/18873 (Commissariat à l‘Energie Atomique), permettant en outre de garantir une résistance de contact minimale entre le substrat et la couche monocristalline rapportée. Le document EP 3 018 696 A1 décrit un mode de réalisation d’un tel procédé, qui aboutit à une couche de SiC monocristallin rapportée sur un substrat de SiC polycristallin (noté ici « P-SiC » ou « Wafer P-SiC »). Ces substrats de P-SiC doivent répondre à des exigences strictes de résistance électrique, conductivité thermique et planéité. On trouve aujourd’hui sur le marché des produits prototypes « Dummy wafers » vendus par des entreprises, comme par exemple la société Ferrotec. Ces wafers de diamètre 150 mm et d’épaisseur 750 µm en standard servent à équilibrer une charge complète de wafers SiC monocristallins dans certains procédés pour en améliorer l’uniformité. Selon l’état de la technique on obtient des wafers P-SiC en déposant du SiC polycristallin par CVD sur un substrat de graphite de forme cylindrique. Après avoir éliminé par usinage la couche de SiC déposée sur le pourtour du cylindre jusqu’à accéder au graphite, on peut séparer deux disques de SiC à partir des deux faces du cylindre par oxydation sous air du graphite. Cela est décrit dans les demandes de brevet JP 1994 340994 et JP 1997 296361. Néanmoins, il est vite apparu que les disques (wafers) ainsi obtenus présentaient une déformation (Bow et Warp) inacceptable pour l’application visée. Le paramètres Bow et Warp représentent la planéité d’un wafer destiné à l’industrie des semi-conducteurs et sont connus de l’homme du métier des substrats semi-conducteurs pour microélectronique (on n’utilise que les mots anglais pour ces paramètres, que nous écrivons ici avec une lettre majuscule) ; ils seront décrits en plus grand détail ci-dessous et peuvent être mesurés selon la norme SEMI MF1390. Les procédés décrits dans les deux documents japonais cités ci-dessus trouvent une solution au problème, grâce à la répétition de plusieurs étapes de dépôt de faibles épaisseurs inférieures à 100 µm. En effet, pour un dépôt suffisamment épais, l’accroissement du diamètre des grains génère une contrainte interne de compression. Les grains de forme conique se repoussent les uns, les autres, au fur et à mesure de la croissance. Ce mécanisme physique est démontré par P. Chaudhari dans la publication « Grain growth and Stress relief in thin films » , parue dans Journal of Vacuum Science and Technology 9, 520 (1972), qui est un document de base pour tout spécialiste du dépôt de couches à partir d’une phase vapeur. Le procédé décrit dans JP 1994 340994 et JP 1997 296361 permet d’obtenir des couches épaisses de P-SiC de plusieurs centaines de microns en limitant l’accroissement des contraintes internes de compression et donc permet d’en limiter les déformations une fois détachées du graphite. Le brevet japonais JP 3648 112 B2 décrit un procédé similaire qui permet d’alterner le dépôt de couches présentant des contraintes en tension et compression, afin d’annuler le moment des contraintes intégré sur toute l’épaisseur du dépôt. Ce moment mécanique est en effet à l’origine de la déformation observée quand le disque de P-SiC est retiré de son substrat en graphite. Il est cependant important de noter que les procédés tels que décrits ci-dessus ne sont pas favorables pour atteindre une faible résistivité et une bonne conductivité thermique au travers de l’épaisseur du wafer à cause des multiples interfaces séparant les couches dans son épaisseur. La recherche d’une solution monocouche au problème serait plus favorable. Le brevet US 10,934,634 B2 décrit l’obtention d’un wafer P-SiC avec une excellente planéité à partir d’une monocouche de SiC déposée par CVD sur un substrat en graphite. Un dépôt suffisamment épais, typiquement 2 mm, présente une partie supérieure où la variation du diamètre des grains est stabilisée. La contrainte de compression n’évoluant plus dans cette partie (comme démontré dans la publication citée de Chaudhari), il est alors possible d’en extraire par usinage une tranche d’une épaisseur de 350 µm qui présente un gradient de contrainte quasi nul à l’instar des tailles de grains dans l’épaisseur et donc d’intégrer sur l’épaisseur un moment mécanique quasi nul. L’effet attendu est une très faible déformation du wafer. Cependant, le coût et l’énergie dépensé par un tel procédé est probablement défavorable, puisqu’il faut éliminer par rectification et polissage environ 1,65 mm de la couche de 2 mm déposée par CVD pour obtenir le wafer à l’épaisseur souhaitée 350 µm avec la planéité souhaitée. Pour réduire les coûts de fabrication, il serait optimal de faire croître par CVD à vitesse élevée une couche de P-SiC d’épaisseur la plus proche possible de l’épaisseur finale avec une taille de grains très rapidement stabilisée après le début de la croissance de la couche, pour éviter toute surépaisseur inutile qui deviendrait nécessaire pour réduire ou éliminer le gradient de taille de grains. Lors de la conférence Transducers & Eurosensors 2007, X.A. Fu et al. ont publié un article intitulé « Nitrogen doped polycristalline 3C-SiC films deposited by LPCVD for MEMS applications » . Dans cet article, les auteurs étudient le dépôt de SiC pour des niveaux de gaz dopants (NH 3 ) variant de 2% à 12% en fraction molaire du précurseur de silicium (Dichlorosilane). Pour obtenir une résistivité en dessous de 20 mohm.cm dans ces conditions, le taux de dopant doit dépasser 5%. Un taux de dopant plus élevé entraine une hausse de la contrainte résiduelle sans pour autant accroitre le gradient de contrainte. Dans cette étude, le dépôt est réalisé à basse température 900°C et basse pression favorisant une croissance cristalline exclusivement selon l’axe (111), mais avec une vitesse de dépôt extrêmement lente de 0,6 µm/h. Un dopage important ne semble pas modifier dans ces conditions l’orientation cristalline de la couche mince déposée, mesurée par analyse de la diffraction de rayons X (DRX). Dans la publication de H.K.E. Latha et al parue en 2014 dans la revue Mater. Res. Express 1 015902, on étudie les effets d’un fort dopage du 3C-SiC obtenu par CVD en utilisant le méthyltrichlorosilane (MTCS) comme précurseur de silicium et de carbone, et le NH 3 comme agent dopant. Les conditions de dépôt sont de 1040°C à basse pression. La vitesse de croissance du dépôt atteint 5 µm/h environ, bien supérieure au cas précédent, mais toujours très insuffisante pour produire de fortes épaisseurs (plusieurs centaines de microns) de manière économiquement viable. Une influence du niveau dopage sur l’orientation cristalline et la taille de grains est observée dans ces conditions. Un fort niveau de dopage s’accompagne d’un grossissement de la taille des grains et leur axe d’orientation cristalline est modifiée selon l’analyse de diffraction de rayons X (DRX). La demande de brevet WO 2021/060515 (Tokai Carbon) propose un procédé pour obtenir un substrat P-SiC d’épaisseur comprise entre 500 µm et 6 mm, à une température de dépôt élevée proche de 1500°C. Le temps de dépôt se situe entre 5 h à 15 h, soit des vitesses de dépôt au-delà de 100 µm/h, particulièrement adaptées à une production industrielle. Le dopage du P-SiC est obtenu en ajoutant du diazote dans le mélange. Pour obtenir un substrat suffisamment plan, le brevet propose un procédé qui fait varier la concentration de précurseur de SiC au cours du dépôt, afin de réduire le gradient de taille de grain trop prononcé dans le dépôt. Ce procédé est proposé pour des concentrations massiques d’azote comprises entre 200 ppm (2.8 x 10 19 atm/cm 3 ) et 1000 ppm (1.38 x 10 20 atm/cm 3 ). Au-delà de 1000 ppm, il est noté qu’une concentration excessive d’azote dans le P-SiC génèrerait des défauts importants dans les cristaux et une déformation du substrat. Ainsi, une concentration importante de dopant azote dans le matériau P-SiC est potentiellement un facteur limitant pour obtenir une bonne planéité, mais elle est souhaitable pour obtenir une faible résistivité électrique. Il faut prendre en compte ces tendances contradictoires lorsque l’on cherche à fabriquer un substrat brut P-SiC par CVD avec une résistivité faible (par exemple Selon l’état de la technique industrielle, l’épaisseur nominale du wafer P-SiC fini est 350 µm pour un diamètre nominal de 150 mm. Un produit brut (ébauche brute) plus épais est fabriqué à partir d’un procédé de dépôt CVD sur un substrat de graphite. Pour des raisons économiques, une fois décollée du graphite, l’ébauche en P-SiC ne doit pas dépasser une épaisseur de 1 mm ; on vise typiquement 750 µm et préférentiellement 600 µm, afin d’obtenir un temps du dépôt CVD raisonnable et de réduire l’épaisseur devant être éliminée en rectification et polissage, à respectivement un maximum de 650 µm, typiquement 400 µm, préférentiellement 250 µm. Le Warp d’un wafer d’épaisseur 350 µm de diamètre six pouces doit être inférieur à 50 µm après rectification et polissage pour être conforme aux standards de la microélectronique. Pour atteindre cet objectif, il faut d’abord préparer par rectification à partir de l’ébauche brute décollée du graphite une ébauche intermédiaire, qui servira ensuite comme point de départ pour préparer, par rectification fine suivie d’un polissage, le wafer de P-SiC sur lequel sera ensuite transférée une couche monocristalline de SiC. La différence entre l’épaisseur initiale de l’ébauche brute et la déformation mesurée sur ladite ébauche brute ne doit pas être inférieure à l’épaisseur de l’ébauche intermédiaire. Cela signifie que le volume de l’ébauche (cylindrique) intermédiaire rectifiée doit être inclus dans le volume de l’ébauche brute (voir ). Dans la présente invention, les inventeurs ont cherché à optimiser la fabrication d’un substrat SiC brut présentant un fort taux de dopant N typiquement supérieur à 5 x 10 19 atomes/cm 3 , préférentiellement supérieur à 10 20 atomes/cm 3 , pour atteindre typiquement une résistivité du matériau inférieure à 15 mOhm.cm et préférentiellement inférieure à 10 mOhm.cm. La conductivité thermique du matériau devrait être typiquement supérieure à 200 W/mK, mais on préfère une valeur supérieure à 250 W/m/K, malgré un fort taux de dopant N qui peut affecter la conductivité thermique en générant des défauts cristallins supplémentaires nuisibles à la propagation des phonons. On cherche également un substrat qui présente en surface une excellente homogénéité de sa taille de grains, et de préférence un grain fin. Objets de l’invention Il résulte des travaux menés par les inventeurs de la présente demande qu’une plaque massive de SiC polycristallin (noté ici « P-SiC ») peut être obtenu par un dépôt chimique en phase vapeur (CVD) opérant dans une plage de température allant d’environ 1300 K à environ 1800 K sur un substrat comprenant une surface en graphite. Dans ce procédé, qui forme le premier objet de la présente invention, on introduit dans une enceinte chauffée un mélange de gaz de manière à créer une phase gazeuse comprenant au moins un précurseur gazeux de silicium et/ou de carbone, au moins un gaz dopant comprenant au moins un atome d’azote, et un gaz porteur, ledit mélange de gaz se décomposant sur la surface dudit substrat en graphite pour former une couche de SiC polycristallin sur ladite surface en graphite dudit substrat, et ledit procédé étant caractérisé en ce que la température dans le réacteur est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 350 mbar, et de préférence inférieure à 300 mbar. Ce dépôt se fait sur la surface en graphite d’un substrat comprenant une surface en graphite ; ledit substrat peut être une plaque en graphite. Ce substrat, et plus particulièrement cette plaque en graphite, est avantageusement circulaire, de manière à permettre l’obtention directe d’un disque circulaire en SiC. Selon un mode de réalisation avantageux, ladite phase gazeuse comprend du trichlorométhylsilane au titre de précurseur de silicium et de carbone, et de préférence ne comprend pas d’autres précurseurs de silicium et/ou de carbone. Ledit gaz dopant est avantageusement sélectionné dans le groupe formé par : NH 3 , N 2 H 4 , N 2 , H 2 NCH 3 . Ce produit permet de déposer une couche de carbure de silicium polycristallin (P-SiC) qui peut ensuite être séparé de la surface en graphite sur laquelle est a été formée ; on obtient ainsi un disque en P-SiC dont l’épaisseur peut être réduite par rectification, puis polissage des deux faces. Ainsi on peut produire une plaque en SiC polycristallin, qui représente un autre objet de la présente invention. Cette plaque peut être une ébauche brute, qui peut ensuite subir des étapes de rectification pour devenir une ébauche intermédiaire pour la fabrication d’un substrat en SiC polycristallin apte à recevoir un transfert d’une couche de SiC monocristallin pour former un wafer utilisable pour la fabrication d’un substrat pour le dépôt de circuits intégrés. Ladite plaque, ladite ébauche brute et ladite ébauche intermédiaire représentent d’autres objets de la présente invention, comme cela sera expliqué par la suite. Elles présentent avantageusement une microstructure et une texture cristallographique particulières, comme cela sera expliqué ci-dessous. Ladite plaque en SiC polycristallin présente une texture cristallographique particulière, qui peut être obtenue pour des caractéristiques de dopage et de conductivité particulières. Ainsi, un deuxième objet de l’invention est une plaque en SiC polycristallin, caractérisée en ce que : (i) son coefficient de texture C 422 est inférieur à 30%, et (ii.a) son coefficient de texture C 220 est supérieur à 60% et de préférence supérieur à 80 %, ou (ii.b) la somme des coefficients de texture C 111 +C 222 +C 511 est supérieure à 70 % ; et de préférence supérieure à 80 %. Avantageusement son coefficient de texture C 422 est inférieur 20 %, de préférence inférieur à 15 %, et de préférence inférieur à 10 %. Avantageusement, la résistivité électrique de cette plaque en SiC polycristallin est inférieure à 20 mOhm.cm, de préférence inférieure à 15 mOhm.cm, et encore plus préférentiellement inférieure à 10 mOhm.cm, et/ou son taux d’azote est supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférentiellement supérieur à 1.5 x 10 20 atomes/cm 3 . De manière habituelle dans le domaine des substrats pour microélectronique, le taux de dopage (en l’occurrence le taux d’azote) peut être déterminé par spectrométrie de masse des ions secondaires (Secondary Ion Mass Spectroscopie, SIMS). Un mode de réalisation particulièrement préféré de ce deuxième objet de l’invention est une plaque en SiC polycristallin, dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , ladite plaque présentant une résistivité électrique inférieure à 15 mOhm.cm et une orientation cristalline préférentielle, ladite plaque étant caractérisée en ce que : (i) son coefficient de texture C 422 est inférieur à 20%, et (ii.a) son coefficient de texture C 220 est supérieur à 80%, ou (ii.b) la somme des coefficients de texture C 111 +C 222 +C 511 est supérieur à 80 %. Ladite plaque en SiC polycristallin possède typiquement la forme d’un disque circulaire. Elle est caractérisée par une bonne planéité, et présente avantageusement soit un diamètre compris entre 140 mm et 165 mm soit un diamètre compris entre 185 mm et 210 mm ; ces deux plages de diamètre comprennent les tailles actuellement habituelles en industrie des semi-conducteurs, à savoir 6 pouces et 8 pouces. Ladite plaque en SiC polycristallin peut être une ébauche brute issue d’un procédé de dépôt par phase vapeur. Il peut aussi s’agir d’une ébauche intermédiaire pour la fabrication d’un wafer obtenue par rectification d’une telle ébauche brute. Dans un mode de réalisation, la plaque en SiC polycristallin selon l’invention présente une épaisseur inférieure à 550 µm, de préférence inférieure à 500 µm, plus préférentiellement inférieure à 450 µm, et encore plus préférentiellement comprise entre 355 µm et 420 µm ; ce mode de réalisation convient particulièrement pour les plaques d’un diamètre compris entre 140 mm et 165 mm. Dans un autre mode de réalisation, la plaque en SiC polycristallin selon l’invention présente une épaisseur inférieure à 850 µm, de préférence inférieure à 800 µm, plus préférentiellement inférieure à 750 µm, et encore plus préférentiellement comprise entre 510 µm et 650 µm ; ce mode de réalisation convient particulièrement pour des plaques d’un diamètre compris entre185 mm et 210 mm. Dans un autre mode de réalisation, la plaque en SiC polycristallin selon l’invention présente un diamètre compris entre 140 mm et 165 mm, une épaisseur comprise entre 350 µm et 450 µm et une déformation caractérisée par un Warp inférieur à 50 µm, de préférence inférieur à 40 µm et encore plus préférentiellement inférieur à 30 µm. Son épaisseur est de préférence comprise entre 350 µm et 400 µm. A titre d’exemple, ladite plaque peut présenter une épaisseur comprise entre 350 µm et 400 µm et un Warp inférieur à 40 (et de préférence inférieur à 30 µm), ou son épaisseur peut être comprise entre 400 µm et 450 µm et son Warp peut alors être inférieur à 50 µm (et de préférence inférieur à 40 µm). Dans encore un autre mode de réalisation, la plaque en SiC polycristallin selon l’invention présente un diamètre compris entre 185 mm et 210 mm, une épaisseur comprise entre 500 µm et 650 µm et une déformation caractérisée par un Warp inférieur à 70 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 40 µm. Son épaisseur est de préférence comprise entre 500 µm et 600 µm. A titre d’exemple, ladite plaque peut présenter une épaisseur comprise entre 500 µm et 600 µm et un Warp inférieur à 50 (et de préférence inférieur à 40 µm), ou son épaisseur peut être comprise entre 600 µm et 650 µm et son Warp peut alors être inférieur à 70 µm (et de préférence inférieur à 50 µm). Figures Les figures 1 à 12 illustrent différents aspects de l’invention. montre de manière schématique la mesure du paramètre appelé « Warp » qui exprime un aspect particulier du défaut de planéité d’un wafer semi-conducteur. montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une couche de P-SiC obtenue par un procédé selon l’exemple 1. montre une image obtenue par microscopie électronique à balayage en mode direct, d’une section transversale d’une couche de P-SiC similaire à l’exemple 1. montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une couche de P-SiC obtenue par un procédé selon l’exemple 2. montre une image obtenue par microscopie électronique à balayage en mode direct, d’une section transversale d’une couche de P-SiC similaire à l’exemple 2. montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une couche de P-SiC obtenue par un procédé selon l’exemple 3. montre une image obtenue par microscopie électronique à balayage en mode direct, d’une section transversale d’une couche de P-SiC similaire à l’exemple 3. montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une couche de P-SiC obtenue par un procédé selon l’exemple 4. montre une image obtenue par microscopie électronique à balayage en mode direct, d’une section transversale d’une couche de P-SiC similaire à l’exemple 4. montre une image obtenue par microscopie électronique à balayage des électrons rétrodiffusés d’une section transversale d’une couche de P-SiC obtenue par un procédé selon l’exemple 5. montre une image obtenue par microscopie électronique à balayage en mode direct, d’une section transversale d’une couche de P-SiC similaire à l’exemple 5. montre de manière schématique et simplifiée une coupe transversale verticale à travers un réacteur selon l’invention qui permet de fabriquer une ébauche pour un substrat en SiC polycristallin selon l’invention. Les repères numériques suivants sont utilisés sur la et dans la description : 1 : Réacteur selon l’invention 2 : Enceinte 3 : Espace réactionnel 4 : Espace de chauffe 5 : Espace d’évacuation 6 : Elément de chauffage 7 : Suscepteur en graphite 8 : Entrée gaz précurseurs 9 : Sortie gaz réactionnels 10 : Embout de sortie 11 : Injecteur 12 : Disques graphite (substrats) Plaque en SiC polycristallin présentant une orientation cristalline préférentielle, ladite plaque étant caractérisée en ce que : (i) son coefficient de texture C 422 est inférieur à 30 %, et (ii.a) son coefficient de texture C 220 est supérieur à 60 %, et de préférence supérieur à 80 %, ou (ii.b) la somme des coefficients de texture C 111 +C 222 +C 511 est supérieure à 70 %, et de préférence supérieure à 80 %. Plaque en SiC polycristallin selon la revendication 1, caractérisée en ce que sa résistivité électrique est inférieure à 20 mOhm.cm, de préférence inférieure à 15 mOhm.cm, et encore plus préférentiellement inférieure à 10 mOhm.cm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 2, caractérisée en ce qu’elle est dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , de préférence supérieur à 1 x 10 20 atomes/cm 3 , et encore plus préférenciellement supérieur à 1,5 x 10 20 atomes/cm 3 . Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 3, caractérisée en ce que son coefficient de texture C 422 est inférieur à 20 %, de préférence inférieure à 15 %, et encore plus préférentiellement inférieur à 10 %. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 4, dopée à l’azote avec un taux d’azote, mesuré par spectroscopie de masse des ions secondaires, supérieur à 5 x 10 19 atomes/cm 3 , ladite plaque présentant une résistivité électrique inférieure à 15 mOhm.cm et une orientation cristalline préférentielle, et ladite plaque étant caractérisée en ce que : (i) son coefficient de texture C 422 est inférieur à 20 %, et (ii.a) son coefficient de texture C 220 est supérieur à 60 %, et de préférence supérieur à 80 %, ou (ii.b) la somme des coefficients de texture C 111 +C 222 +C 511 est supérieure à 80 %. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 5, caractérisée en ce qu’il s’agit d’une ébauche brute issue d’un procédé de dépôt par phase vapeur. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 5, caractérisée en ce qu’il s’agit d’une ébauche intermédiaire pour la fabrication d’un wafer obtenue par rectification d’une ébauche brute selon la revendication 6. Plaque en SiC polycristallin selon la revendication 7, caractérisée en ce que son épaisseur est inférieure à 550 µm, de préférence inférieure à 500 µm, plus préférentiellement inférieure à 450 µm, et encore plus préférentiellement comprise entre 355 µm et 420 µm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 8, caractérisée en ce qu’elle présente un diamètre compris entre 140 mm et 165 mm, une épaisseur comprise entre 350 µm et 450 µm et une déformation caractérisée par un Warp inférieur à 50 µm, de préférence inférieur à 40 µm et encore plus préférentiellement inférieur à 30 µm. Plaque en SiC polycristallin selon la revendication 9, caractérisée en ce qu’elle présente une épaisseur comprise entre 350 µm et 400 µm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 7, caractérisée en ce qu’elle présente un diamètre compris entre 185 mm et 210 mm, une épaisseur comprise entre 500 µm et 650 µm et une déformation caractérisée par un Warp inférieur à 70 µm, de préférence inférieur à 50 µm et encore plus préférentiellement inférieur à 40 µm. Plaque en SiC polycristallin selon la revendication 11, caractérisée en ce qu’elle présente une épaisseur comprise entre 500 µm et 600 µm. Plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 13, caractérisée en ce qu’elle a été obtenue par un procédé de CVD. Procédé de fabrication d’une plaque en SiC polycristallin selon l’une quelconque des revendications 1 à 13 comprenant une étape de dépôt chimique en phase vapeur d’une couche de SiC polycristallin sur la surface en graphite d’un substrat (12) comprenant une surface en graphite, dans lequel on introduit dans une enceinte (2) chauffée un mélange de gaz de manière à créer une phase gazeuse comprenant : - au moins un précurseur gazeux de silicium et/ou de carbone, - au moins un gaz dopant comprenant au moins un atome d’azote, - un gaz porteur, ledit mélange de gaz se décomposant sur la surface dudit substrat (12) en graphite pour former une couche de SiC polycristallin sur ladite surface en graphite dudit substrat, et ledit procédé étant caractérisé en ce que la température dans ladite enceinte chauffée (2) est comprise entre 1450 K et 1650 K et la pression partielle totale desdits précurseurs gazeux est inférieure à 350 mbar, et de préférence inférieure à 300 mbar. Procédé selon la revendication 14, caractérisé en ce que ladite phase gazeuse comprend du trichlorométhylsilane, et de préférence ne comprend pas d’autres précurseurs de silicium et/ou de carbone. Procédé selon l’une quelconque des revendications 14 et 15, caractérisé en ce que ledit gaz dopant est sélectionné dans le groupe formé par : NH 3 , N 2 H 4 , N 2 , H 2 NCH 3 .