FR 3137486 A1 20240105 FR 2206664 A 20220630 La puce (100) électronique comprend un premier circuit (101) associé à une fonction électronique et un deuxième circuit (102) associé à une fonction électronique différente de la fonction électronique du premier circuit (101). La puce (100) électronique comprend des bornes (103) de connexion externes, le premier circuit (101) comprend des premières bornes (104) de connexion et le deuxième circuit (102) comprend des deuxièmes bornes (105) de connexion. La puce électronique comprend des commutateurs (106) reliés électriquement chacun à l’une des bornes de connexion (103) externes, à l’une des premières bornes (104) de connexion et à l’une des deuxièmes bornes (105) de connexion. Figure à publier avec l’abrégé : Fig. 1 Puce électronique à plusieurs fonctions Domaine technique de l’invention Le domaine technique de l’invention concerne une puce électronique intégrant plusieurs fonctions et plus particulièrement, dans un mode de réalisation particulier, une puce électronique pour afficheur. Etat de la technique antérieure Il est connu, par exemple pour un afficheur de type écran à cristaux liquides aussi connu sous le sigle LCD (pour « Liquid Crystal Display » en langue anglaise) ou de type à diodes électroluminescentes organiques (aussi connu sous le sigle OLED pour « Organic Light-Emitting Diodes » en langue anglaise), d’utiliser des puces électroniques différentes associées chacune à une fonction prédéterminée. Par exemple, pour commander l’affichage via des pixels de l’afficheur agencés en colonnes et en lignes, il est connu d’utiliser une puce contrôleur connectée à une puce de commande de lignes de pixels et à une puce de commande de colonnes de pixels. La puce de commande de lignes de pixels permet de commander le fonctionnement de lignes de pixels connectées à cette puce de commande de lignes de pixels et la puce de commande de colonnes de pixels permet de commander, i.e. envoyer, les données à afficher par les pixels des colonnes de pixels connectées à cette puce de commande de colonnes de pixels. Cette solution nécessite de gérer différentes versions de puces électroniques ce qui peut poser des problèmes d’approvisionnement, ainsi que des problèmes d’encombrement en périphérie de l’afficheur. En outre, cette solution nécessite aussi que la puce contrôleur, la puce de commande de lignes de pixels et la puce de commande de colonnes de pixels choisies soient compatibles entre elles en termes de protocoles de communication, ce qui complexifie cette solution. Pour répondre à la problématique de l’approvisionnement, il est connu, par exemple, d’utiliser des puces électroniques intégrant plusieurs fonctions. Pour une puce électronique à plusieurs fonctions, chaque fonction est apte à être mise en œuvre par un circuit dédié intégré à la puce électronique correspondante. Typiquement, une puce électronique destinée à être intégrée à un afficheur peut comprendre un circuit de commande de lignes de pixels pour assurer la fonction de la puce de commande de lignes de pixels évoquée ci-dessus, un circuit de commande de colonnes de pixels pour assurer la fonction de la puce de commande de colonnes de pixels évoquée ci-dessus et un circuit de contrôle (assurant la fonction de la puce de contrôle) permettant de contrôler n’importe lequel du circuit de commande de lignes de pixels et du circuit de commande de colonnes de pixels au sein de la puce électronique correspondante. Cela permet en outre de s’affranchir du problème de compatibilité puisque la puce électronique comprend tous les moyens nécessaires pour réaliser les communications entre les circuits qu’elle intègre. Bien qu’une telle intégration soit potentiellement satisfaisante car limitant le nombre de références de composants distincts à utiliser pour fabriquer un afficheur, elle induit la présence, au sein de chaque puce électronique, de nombreuses bornes de connexion externes, dans le cas présent majoritairement des bornes de sortie, à relier par exemple chacune à une broche correspondante d’un boîtier pour puce électronique à monter par exemple sur l’afficheur ou sur une carte logique de l’afficheur. Chaque borne de connexion externe occupe une certaine surface de la puce électronique et, selon la puce électronique, la somme des surfaces nécessaires pour réaliser les bornes de connexion externes associées à une fonction particulière de la puce électronique peut être supérieure à la surface d’implantation logique de ladite fonction au sein de la puce électronique : il en résulte que la surface de la puce électronique peut être majoritairement définie par ses bornes de connexion externes (en langue anglaise ce phénomène est appelé « pad limited ») ; ceci est d’autant plus problématique lorsque la puce électronique intègre plusieurs fonctions, sa taille peut alors être démesurée compte tenu des fonctions, ce qui peut poser des problèmes lors de l’intégration du boîtier contenant cette puce électronique dans un afficheur. Lorsqu’une telle puce électronique logée dans son boîtier est montée au sein de l’afficheur, seules les broches utiles pour la fonction souhaitée seront connectées de manière effective au sein de l’afficheur, par exemple sur la carte logique. Un inconvénient d’une telle puce électronique à plusieurs fonctions intégrées réside dans sa souplesse d’utilisation en particulier dans le sens où : la surface de la puce électronique est importante et donc l’encombrement général du boîtier intégrant la puce électronique correspondante est lui aussi important : il est donc plus difficile de connecter cette puce électronique sur une carte logique du fait de son encombrement ; dans le cadre d’un branchement de la puce électronique sur une carte logique, les broches de son boîtier peuvent impliquer une complexification des pistes imprimées sur la carte logique pour relier ladite puce électronique à d’autres composants assemblés sur la carte logique. Par ailleurs, l’augmentation significative de la surface de la puce électronique intégrant plusieurs fonctions augmente son coût pour des fonctions qui peuvent n’être qu’en partie utilisées. Objet de l’invention L’invention a pour but une puce électronique présentant une souplesse d’utilisation satisfaisante. A cet effet, l’invention est relative à une puce électronique comprenant un premier circuit associé à une fonction électronique et un deuxième circuit associé à une fonction électronique différente de la fonction électronique du premier circuit, la puce électronique comprenant des bornes de connexion externes, le premier circuit comprenant des premières bornes de connexion et le deuxième circuit comprenant des deuxièmes bornes de connexion. Cette puce électronique comprend des commutateurs reliés électriquement chacun à l’une des bornes de connexion externes, à l’une des premières bornes de connexion et à l’une des deuxièmes bornes de connexion, chaque commutateur étant configuré pour adopter sélectivement : un premier état d’où il résulte qu’un lien électrique est formé entre la borne de connexion externe à laquelle ledit commutateur est relié électriquement et la première borne de connexion à laquelle ledit commutateur est relié électriquement ; un deuxième état d’où il résulte qu’un lien électrique est formé entre la borne de connexion externe à laquelle ledit commutateur est relié électriquement et la deuxième borne de connexion à laquelle ledit commutateur est relié électriquement. Ceci permet une grande souplesse d’utilisation de la puce électronique par exemple en choisissant lequel des premier et deuxième circuits est à utiliser ou encore en choisissant vers quelles bornes de connexion externes router les premières et deuxièmes bornes de connexion en vue de faciliter l’intégration de la puce électronique dans un environnement particulier tel qu’une carte logique. La puce électronique peut comprendre en outre une ou plusieurs des caractéristiques suivantes. Selon une caractéristique de la puce électronique, elle est configurée pour présenter : une première configuration dans laquelle le premier circuit est actif tandis que le deuxième circuit est inactif ; une deuxième configuration dans laquelle le deuxième circuit est actif tandis que le premier circuit est inactif. Le choix de la configuration permet avantageusement de limiter les références de composants dans le cadre de la fabrication de dispositifs utilisant une ou plusieurs puces électroniques et donc d’améliorer la gestion de la chaîne d’approvisionnement en composants. Selon une caractéristique de la puce électronique le nombre de bornes de connexion externes est strictement inférieur à la somme du nombre de premières bornes de connexion et du nombre de deuxièmes bornes de connexion. Ceci permet de limiter le nombre de bornes externes lorsqu’elles sont destinées à être utilisées pour être branchées soit au premier circuit soit au deuxième circuit. Selon une caractéristique de la puce électronique, elle comprend un circuit de contrôle relié électriquement au premier circuit et au deuxième circuit, le circuit de contrôle étant configuré pour commander n’importe lequel des premier et deuxième circuits. Ceci présente l’avantage, lorsque les premier et deuxième circuits doivent être associés à un circuit de contrôle, que la fonction du circuit de contrôle soit directement intégrée au sein de la puce électronique, facilitant ainsi son utilisation sans avoir à se soucier d’y adjoindre une puce de contrôle, intégrant le circuit de contrôle, compatible. Selon une caractéristique de la puce électronique, elle est telle que : au moins une partie des bornes de connexion externes sont destinées à être reliées électriquement chacune à un circuit de commande d’un pixel d’un afficheur ; le premier circuit est un circuit de commande de lignes de pixels de l’afficheur ; le deuxième circuit est un circuit de commande de colonnes de pixels de l’afficheur. Ainsi, la puce électronique a l’avantage de présenter deux fonctions pour permettre le contrôle de pixels respectivement soit en lignes soit en colonnes tout en limitant le nombre de bornes de connexion externes. Selon une caractéristique de la puce électronique, la puce électronique comprend des moyens pour permettre la configuration des commutateurs. Ceci présente l’avantage d’autoriser un choix aisé de l’état de chacun des commutateurs qui peut alors être figé ou redéfini à chaque démarrage d’un dispositif utilisant la puce électronique. Selon une caractéristique de la puce électronique, les moyens pour permettre la configuration des commutateurs comprennent une entrée de configuration reliée électriquement à chacun des commutateurs de sorte à permettre la propagation, depuis l’entrée de configuration, d’un signal de configuration des commutateurs. Ceci permet à un même signal de configuration de simultanément configurer tous les commutateurs de la puce électronique. Selon une caractéristique de la puce électronique, en alternative au signal de configuration, les moyens pour permettre la configuration des commutateurs comprennent des cellules mémoires associées chacune à l’un des commutateurs pour permettre de configurer le fonctionnement dudit commutateur, chaque cellule mémoire étant configurable, de préférence de manière définitive, par une fonction de configuration implémentée dans le circuit de contrôle. Selon une caractéristique de la puce électronique, les premier et deuxième circuits sont des circuits numériques, les premières bornes de connexion et les deuxièmes bornes de connexion supportant toutes une même tension de niveau bas et une même tension de niveau haut. Ceci présente l’avantage que les bornes de connexion externes, les premières et deuxièmes bornes de connexion peuvent être dimensionnées de manière similaire et au plus juste pour ne pas avoir à supporter des amplitudes de tension différentes dépendantes de la fonction choisie à mettre en œuvre parmi la fonction électronique du premier circuit et la fonction électronique du deuxième circuit. Selon une caractéristique de la puce électronique, la puce électronique comprend une sortie de chaînage destinée à être reliée électriquement à une autre puce électronique. La sortie de chaînage permet de relier électriquement plusieurs puces électroniques en série pour, par exemple s’adapter au nombre de lignes de pixels ou au nombre de colonnes de pixels d’un afficheur. Selon une caractéristique de la puce électronique, la sortie de chaînage est constituée par l’une des bornes de connexion externes et : lorsqu’il est actif, le premier circuit est configuré pour émettre par l’une de ses premières bornes de connexion un signal de chaînage seulement après avoir envoyé un signal sur chacune des bornes de connexion externes reliée électriquement à une ligne de pixels correspondante de l’afficheur ; lorsqu’il est actif, le deuxième circuit est configuré pour émettre par l’une de ses deuxièmes bornes de connexion le signal de chaînage seulement après avoir envoyé un signal sur chacune des bornes de connexion externes reliée électriquement à une colonne de pixels correspondante de l’afficheur ; dans le premier état du commutateur relié électriquement à la sortie de chaînage, la première borne de connexion destinée à émettre le signal de chaînage est reliée électriquement audit commutateur ; dans le deuxième état du commutateur relié électriquement à la sortie de chaînage, la deuxième borne de connexion destinée à émettre le signal de chaînage est reliée électriquement audit commutateur. Ceci permet de faire fonctionner des premiers ou deuxièmes circuits de puces électroniques distinctes les uns à la suite des autres sans avoir besoin de les synchroniser par un signal externe par exemple dans un mode balayage d’écran de l’afficheur. Selon une caractéristique de la puce électronique, le circuit de contrôle peut être configuré pour envoyer des signaux de commande verticaux au premier circuit et pour envoyer des signaux de commande horizontaux et des données à afficher au deuxième circuit. Ceci étant adapté pour l’affichage d’images. L’invention est aussi relative à un afficheur comprenant une matrice de pixels et au moins une puce électronique telle que décrite pour commander l’affichage des pixels de la matrice de pixels Px. En particulier, l’afficheur peut comprendre plusieurs puces électroniques telles que décrites Un tel afficheur présente l’avantage qu’il peut être fabriqué avec un nombre limité de références de composants et que la place occupée par de tels composants, notamment en périphérie de la matrice de pixels peut être limitée. D’autres avantages et caractéristiques pourront ressortir de la description détaillée qui suit. L’invention sera mieux comprise à la lecture de la description détaillée qui suit, donnée uniquement à titre d’exemple non limitatif et faite en se référant aux dessins annexés et listés ci-dessous. La illustre schématiquement une puce électronique selon un mode de réalisation particulier de la présente invention. La illustre schématiquement la puce électronique selon un mode de réalisation particulier de la présente invention. La illustre schématiquement la puce électronique selon un mode de réalisation particulier de la présente invention. La illustre schématiquement la puce électronique selon un mode de réalisation particulier de la présente invention. La illustre schématiquement la puce électronique intégrée dans un boîtier. La illustre schématiquement un afficheur comprenant des puces électroniques selon la présente invention pour commander des pixels agencés sous la forme d’une matrice à lignes et colonnes. La illustre schématiquement un ensemble de puces électroniques chaînées. Sur ces figures, les mêmes références sont utilisées pour désigner les mêmes éléments. Les éléments représentés sur les différentes figures ne sont pas nécessairement réalisés à l’échelle afin de faciliter la compréhension des figures. Description détaillée Dans la présente description, lorsqu’il est évoqué deux éléments reliés électriquement, il est entendu la présence d’un lien physique, comme par exemple une piste électriquement conductrice, qui permet la propagation d’un signal électrique entre ces deux éléments. Un élément peut par exemple être une borne de connexion, un circuit, une entrée, une sortie ou un commutateur comme cela sera vu par la suite. Par « circuit associé à une fonction électronique », il est entendu que cette fonction électronique est celle à laquelle le circuit correspondant est dédié, cette fonction électronique étant mise en œuvre à l’aide des composants électroniques intégrés dans ledit circuit. Il est évoqué ci-après un environnement de fonctionnement pour une puce électronique, cet environnement peut notamment être une carte logique sur laquelle la puce électronique est branchée/connectée. L’invention est relative à une puce 100 électronique dont des réalisations sont illustrées schématiquement en figures 1 à 4. La puce 100 électronique comprend un premier circuit 101 associé à une fonction électronique et un deuxième circuit 102 associé à une fonction électronique différente de la fonction électronique du premier circuit 101. La puce électronique 100 comprend des bornes 103 de connexion externes. Le premier circuit 101 comprend des premières bornes 104 de connexion et le deuxième circuit 102 comprend des deuxièmes bornes 105 de connexion. La puce 100 électronique comprend des commutateurs 106 reliés électriquement chacun à l’une des bornes 103 de connexion externes, à l’une des premières bornes 104 de connexion et à l’une des deuxièmes bornes 105 de connexion, chaque commutateur 106 étant configuré pour adopter sélectivement : un premier état d’où il résulte qu’un lien électrique est formé entre la borne 103 de connexion externe à laquelle ledit commutateur 106 est relié électriquement et la première borne 104 de connexion à laquelle ledit commutateur 106 est relié électriquement ; un deuxième état d’où il résulte qu’un lien électrique est formé entre la borne 103 de connexion externe à laquelle ledit commutateur 106 est relié électriquement et la deuxième borne 105 de connexion à laquelle ledit commutateur 106 est relié électriquement. Ainsi, il est compris que pour chaque commutateur 106 : dans le premier état dudit commutateur 106, la borne 103 de connexion externe, à laquelle ledit commutateur 106 est relié électriquement, est isolé électriquement de la deuxième borne 105 de connexion à laquelle ledit commutateur 106 est relié électriquement ; dans le deuxième état dudit commutateur 106, la borne 103 de connexion externe, à laquelle ledit commutateur 106 est relié électriquement, est isolé électriquement de la première borne 104 de connexion à laquelle ledit commutateur 106 est relié électriquement. De manière générale, l’avantage d’une telle puce 100 électronique réside dans sa souplesse d’utilisation dans le sens où son fonctionnement peut être paramétré par le choix de l’état de fonctionnement des commutateurs 106, cet état de fonctionnement étant notamment sélectionné, pour chacun des commutateurs 106, parmi le premier état et le deuxième état. Un avantage particulier d’une telle puce 100 électronique est qu’elle permet, si cela est souhaité, de limiter le nombre de bornes 103 de connexion externes en fonction de la destination d’utilisation de la puce 100 électronique qui peut alors être utilisée pour mettre en œuvre la fonction électronique du premier circuit 101 ou la fonction électronique du deuxième circuit 102. La limitation du nombre de bornes 103 de connexion externes de la puce 100 électronique permet de limiter la surface nécessaire, par exemple sur un substrat support comme un substrat de silicium, pour former la puce 100 électronique et ses bornes 103 de connexion externes quelle que soit la fonction électronique (par exemple choisie entre la fonction électronique du premier circuit 101 et la fonction électronique du deuxième circuit 102) de la puce 100 électronique devant être activée. En outre, la puce 100 électronique telle que décrite peut, le cas échéant, permettre de limiter le nombre de bornes 103 de connexion externes inutilisées lorsque la puce 100 électronique est connectée de manière fonctionnelle dans son environnement de fonctionnement. Dans les exemples illustrés en figures 1 à 4, en prenant en exemple le fait que : le nombre de première bornes 104 de connexion est égal au nombre de deuxièmes bornes 105 de connexion ; en cas de fonctionnement du premier circuit 101 toutes ses premières bornes 104 de connexion sont utilisées ; en cas de fonctionnement du deuxième circuit 102 toutes ses deuxièmes bornes 105 de connexion sont utilisées ; cela permet in fine, que le premier circuit 101 soit activé ou que le deuxième circuit 102 soit activé, de diviser par deux le nombre de bornes 103 de connexion externes en comparaison à une solution connue où le nombre de bornes de connexion externes serait égal à la somme du nombre de premières bornes 104 de connexion et du nombre de deuxièmes bornes 105 de connexion. Dans le cas où les premier et deuxième circuits 101, 102 seraient tous deux fonctionnels lors de l’utilisation de la puce 100 électronique, un autre avantage particulier de la puce 100 électronique telle que décrite est qu’elle permet, par exemple, de choisir de manière souple, via les commutateurs 106, quelles bornes 103 de connexion externes doivent être reliées électriquement au premier circuit 101 et quelles bornes 103 de connexion externes doivent être reliées électriquement au deuxième circuit 102 pour adapter la puce 100 électronique à l’environnement de fonctionnement dans lequel elle sera utilisée. On peut alors comprendre ici que toutes les premières bornes 104 de connexion et que toutes les deuxièmes bornes 105 de connexion ne sont pas nécessaires au fonctionnement respectivement du premier circuit 101 et du deuxième circuit 102. Ceci permet de présenter une modularité autorisant, par exemple, d’adapter la puce 100 électronique dans l’environnement de fonctionnement où elle sera branchée, par exemple en répartissant toutes les bornes 103 de connexion externes sur toute la périphérie d’une face de la puce 100 électronique (non représenté). Ainsi, les bornes 103 de connexion externes peuvent être configurées à la demande. Par « commutateur 106 », il est entendu dans la présente description tout système permettant, par exemple, de mettre en œuvre au choix : un lien électrique entre la borne 103 de connexion externe correspondante et la première borne 104 de connexion correspondante ; et un lien électrique entre la borne 103 de connexion externe correspondante et la deuxième borne 105 de connexion correspondante. Dès lors, le commutateur 106 peut être un interrupteur, par exemple formé par un ensemble de transistors à effet de champ se comportant comme un interrupteur commandé par un signal logique variant par exemple de 0 à 1 et inversement de 1 à 0. De préférence : chaque commutateur 106 est relié électriquement à une seule des bornes 103 de connexion externes, à une seule des premières bornes 104 de connexion, et à une seule des deuxièmes bornes 105 de connexion ; chaque première borne 104 de connexion est reliée électriquement à un seul des commutateurs 106 ; chaque deuxième borne 105 de connexion est reliée électriquement à un seul des commutateurs 106 ; chaque borne 103 de connexion externe est reliée électriquement à un seul des commutateurs 106. Ceci permet d’assurer efficacement une souplesse de la gestion des connexions internes à la puce 100 électronique. De préférence, chacune des bornes 103 de connexion externes est destinée à être reliée électriquement à un organe 201 de connexion externe, aussi appelé « broche » ou « patte », d’un boîtier 200 de logement de la puce 100 électronique (ce boîtier n’étant pas représenté en figures 1 à 4 mais visible en de manière schématisée avec la puce 100 électronique représentée en pointillé). Le boîtier 200 permet notamment de brancher la puce 100 électronique dans son environnement de fonctionnement. Dans le cas où les bornes 103 de connexion externes sont destinées à être reliées électriquement aux organes 201 de connexion du boîtier 200 de logement de la puce 100 électronique pour laquelle toutes les fonctions électroniques ne sont pas à activer, cela permet aussi de diminuer le nombre d’organes 201 de connexion et donc l’encombrement du boîtier 200 tout en permettant diverses utilisations du boîtier 200 dans le sens où il pourra être utilisé de différentes manières selon la fonction électronique choisie au sein de la puce 100 électronique (i.e. le premier circuit 101 ou le deuxième circuit 102) à connecter aux bornes 103 de connexion externes. Selon une application particulière, notamment dans le domaine de l’affichage qui sera décrit plus en détail ci-après, les bornes 103 de connexion externes sont des bornes de sortie de la puce 100 électronique. En particulier, le premier circuit 101 et le deuxième circuit 102 sont chacun à étages, c’est-à-dire qu’ils intègrent par exemple chacun des registres à décalage. Dès lors, chaque étage du premier circuit 101 peut être connecté à une seule des premières bornes 104 de connexion de ce premier circuit 101 et chaque étage du deuxième circuit 102 peut être connecté à une seule des deuxièmes bornes 105 de connexion de ce deuxième circuit 102. Ceci présente l’avantage d’ordonnancer le traitement au sein des premier et deuxième circuits 101, 102 dans le sens où : au sein du premier circuit 101, tout ou partie des premières bornes 104 de connexion recevront de manière séquentielle un signal à transmettre fonction de l’ordre de traitement dans le premier circuit 101 ; au sein du deuxième circuit 102 tout ou partie des deuxièmes bornes 105 de connexion recevront de manière séquentielle un signal à transmettre fonction de l’ordre de traitement dans le deuxième circuit 102. Notamment, l’invention est aussi relative à un afficheur 1000 comprenant une matrice de pixels Px et au moins une puce 100a, 100b électronique telle que décrite pour commander l’affichage des pixels Px de la matrice de pixels Px. En particulier, l’afficheur 1000 peut comprendre plusieurs puces 100a, 100b électroniques pour commander l’affichage des pixels Px de la matrice de pixels Px. Un tel afficheur 1000, dont un exemple de réalisation est illustré en présente l’avantage qu’il peut être fabriqué avec un nombre limité de références de puces 100a, 100b électroniques et que la place occupée par de telles puces 100a, 100b électroniques, notamment en périphérie de la matrice de pixels encadrée en pointillé en , peut être limitée. En cas de présence d’une seule puce 100 électronique telle que décrite dans l’afficheur 1000, il est compris que ses premier et deuxième circuits 101, 102 sont fonctionnels. Dans un cas particulier, la puce 100 électronique peut être configurée pour présenter : une première configuration dans laquelle le premier circuit 101 est actif tandis que le deuxième circuit 102 est inactif ( ) ; une deuxième configuration dans laquelle le deuxième circuit 102 est actif tandis que le premier circuit 101 est inactif ( ). Le choix de la configuration permet ici de limiter les références de puces 100 électroniques dans le cadre de la fabrication de dispositifs utilisant une ou plusieurs puces 100 électroniques, comme par exemple l’afficheur 1000 décrit ci-avant, et donc d’améliorer la gestion de la chaîne d’approvisionnement en puces 100 électroniques. Bien entendu, il résulte de ce qui a été décrit précédemment que ce choix permet aussi de limiter grandement le nombre de bornes 103 de connexion externes, par exemple en le divisant par deux par rapport à une puce électronique conventionnelle qui présenterait un nombre de bornes de connexion externes égal à la somme du nombre de premières bornes de connexion et du nombre de deuxièmes bornes de connexion. Dès lors, la puce 100 électronique permet de présenter un encombrement réduit et un coût satisfaisant, notamment lorsqu’elle est de type « pad limited ». Dans la première configuration, les commutateurs 106 sont notamment tous dans leur premier état. Dans la deuxième configuration, les commutateurs 106 sont notamment tous dans leur deuxième état. Le premier circuit 101 peut être considéré comme actif lorsque au moins une (ou plusieurs ou l’intégralité) de ses premières bornes 104 de connexion est reliée électriquement à l’une des bornes 103 de connexion externes à l’aide d’un des commutateurs 106 correspondant dans son premier état. Le premier circuit 101 peut être considéré comme inactif lorsque aucune de ses premières bornes 104 de connexion n’est reliée électriquement à l’une quelconque des bornes 103 de connexion externes de la puce 100 électronique. Le deuxième circuit 102 peut être considéré comme actif lorsque au moins une (ou plusieurs ou l’intégralité) de ses deuxièmes bornes 105 de connexion est reliée électriquement à l’une des bornes 103 de connexion externes à l’aide d’un des commutateurs 106 correspondant dans son deuxième état. Le deuxième circuit 102 peut être considéré comme inactif lorsque aucune de ses deuxièmes bornes 105 de connexion n’est reliée électriquement à l’une quelconque des bornes 103 de connexion externes de la puce 100 électronique. Lorsque le premier circuit 101, ou le deuxième circuit 102, est inactif et que la puce 100 électronique est en fonctionnement dans l’afficheur 1000, le premier circuit 101 ou le deuxième circuit 102 inactif peut être éteint, i.e. non alimenté en énergie pour limiter la consommation globale en énergie de la puce 100 électronique. Bien entendu, lorsque le premier circuit 101, ou le deuxième circuit 102, est actif et que la puce 100 électronique est en fonctionnement dans l’afficheur 1000, ce premier ou deuxième circuit 101, 102 actif peut être alimenté en énergie pour assurer sa fonction électronique. Notamment, le nombre de bornes 103 de connexion externes peut être tel que : dans la première configuration, chaque première borne 104 de connexion est reliée électriquement à une seule des bornes 103 de connexion externes et aucune des deuxièmes bornes 105 de connexion n’est reliée électriquement à l’une quelconque des bornes 103 de connexion externes ; dans la deuxième configuration, chaque deuxième borne 105 de connexion est reliée électriquement à une seule des bornes 103 de connexion externes et aucune des premières bornes 104 de connexion n’est reliée électriquement à l’une quelconque des bornes 103 de connexion externes. Ceci est bien entendu assuré par les états des commutateurs 106. Ainsi, le nombre de bornes 103 de connexion externes peut être adapté à la conception de la puce 100 électronique en fonction des circuits (au moins les premier et deuxième circuits 101, 102) qu’elle intègre afin de permettre d’assurer la fonction électronique choisie ; soit par choix d’utiliser la puce 100 électronique pour mettre en œuvre la fonction électronique du premier circuit 101, soit par choix d’utiliser la puce 100 électronique pour mettre en œuvre la fonction électronique du deuxième circuit 102. Il est possible que tous les commutateurs 106 soient dans un même état comme par exemple dans le cas d’un afficheur 1000 à cent lignes de pixels et d’une puce 100 telle que décrite comprenant cent commutateurs 106 impliquant que les cent commutateurs 106 sont dans leur premier état permettant de relier une à une, via les bornes 103 de connexion externes, les cents lignes de l’afficheur 1000 à cent premières bornes 104 de connexion du premier circuit 101 qui est alors un circuit « driver de ligne », i.e. un circuit permettant de commander les lignes de pixels de l’afficheur 1000. Dans un autre exemple, si l’afficheur 1000 comprend plus de cent lignes de pixels, alors une puce 100 électronique telle que décrite à cent commutateurs 106 peut être telle que quatre-vingt-dix-neuf de ses commutateurs 106 permettent (via leur premier état) de relier quatre-vingt-dix-neuf lignes de pixels de l’afficheur 1000, via quatre-vingt-dix-neuf bornes 103 de connexion externes de la puce 100, à quatre-vingt-dix-neuf première bornes 104 de connexion du premier circuit 101 qui est alors un circuit « driver de ligne », et le commutateur 106 restant (i.e. le centième) permet d’assurer le chaînage à une autre puce électronique qui relie d’autres lignes de pixels à commander de l’afficheur 1000. Ce qui est décrit dans le présent paragraphe peut aussi s’appliquer pour relier des colonnes de pixels de l’afficheur 1000, et dans ce cas les commutateurs 106 sont dans leur deuxième état de sorte que le deuxième circuit 102 est actif et sert de circuit « driver de colonne », i.e. un circuit permettant de commander les colonnes de pixels de l’afficheur 1000. En particulier, le nombre de bornes de connexion 103 externes peut être strictement inférieur à la somme du nombre de premières bornes 104 de connexion et du nombre de deuxièmes bornes 105 de connexion. Ceci permet de limiter le nombre de bornes 103 de connexion externes lorsqu’elles sont destinées à être utilisées pour être branchées soit au premier circuit 101 soit au deuxième circuit 102. Ainsi, la surface de la puce 100 électronique peut être limitée, ce qui est notamment avantageux lorsqu’elle est de type « Pad Limited ». De préférence, le nombre de bornes de connexion 103 externes peut être égal au plus grand des nombres choisis parmi le nombre de premières bornes 104 de connexion et le nombre de deuxièmes bornes 105 de connexion afin d’assurer que les connexions nécessaires puissent être réalisées par les commutateurs 106 en fonction de leur état choisi parmi le premier état et le deuxième état. Bien entendu, l’homme du métier comprendra que ceci peut aussi s’appliquer pour N circuits (incluant au moins le premier circuit 101 et le deuxième circuit 102) formés sur la puce 100 électronique et pouvant chacun être activé tandis que les autres N-1 circuits restent à l’état inactif ; dans ce cas, le nombre de bornes 103 de connexion externes peut être : strictement inférieur à la somme du nombre de bornes de connexion, des N circuits, connectables via les commutateurs 106 aux bornes 103 de connexion externes ; et par exemple égal au nombre de bornes de connexion du circuit, choisi dans le groupe des N circuits, présentant le plus grand nombre de bornes de connexion connectables aux bornes 103 de connexion externes via les commutateurs 106. Ici N est un entier positif supérieur ou égal à 3 et les commutateurs 106 peuvent comprendre N états afin d’assurer, au choix, l’établissement des liens électriques souhaités. La puce 100 électronique peut comprendre un circuit 107 de contrôle, aussi appelé contrôleur, relié électriquement au premier circuit 101 et au deuxième circuit 102 comme le montrent à titre d’exemple les figures 1 à 4. Dans ce cas, le circuit 107 de contrôle est configuré pour commander n’importe lequel des premier et deuxième circuits 101, 102. Par « commander », il est ici notamment entendu piloter le fonctionnement par exemple en lui transmettant des données adéquates à traiter et, le cas échéant, des signaux destinés au cadencement de son fonctionnement (e.g. des signaux classiquement utilisés dans le domaine de l’affichage comme un signal de synchronisation, un signal d’horloge, un signal d’activation de sortie, un signal de sens de balayage). Le signal d’activation de sortie peut, par exemple dans le cas d’un registre à décalage du circuit correspondant (le cas échéant le premier circuit 101 ou le deuxième circuit 102), valider quand une donnée est autorisée en sortie du registre à décalage pour des raisons de synchronisation de fronts. Ainsi, la puce 100 électronique peut en outre intégrer une fonction de contrôle permettant de commander n’importe lequel des premier et deuxième circuits 101, 102 par exemple en fonction de celui qui est in fine actif. L’intégration d’une fonction de contrôle (i.e. le circuit 107 de contrôle), lorsque cette fonction de contrôle est nécessaire, des premier et deuxième circuits 101, 102 permet à la puce 100 électronique de ne pas nécessiter une puce externe pour la commander. Par exemple, dans le domaine d’application des afficheurs 1000 devant afficher une vidéo, la puce 100 électronique peut comprendre une entrée de signal vertical, une entrée de signal horizontal et une entrée de signal d’horloge reliées au circuit 107 de contrôle qui détermine ensuite, en fonction du signal d’horloge et de l’un ou l’autre des signaux vertical et horizontal, au sein de la puce 100 électronique les signaux nécessaires au fonctionnement, le cas échéant, du premier circuit 101 ou du deuxième circuit 102. En outre, cette intégration permet aussi de simplifier les interfaces électroniques dans le sens où la communication entre le circuit 107 de contrôle et les premier et deuxième circuits 101, 102 sera directement prévue au sein de la puce 100 électronique. Bien qu’il soit préféré d’intégrer le circuit 107 de contrôle à la puce 100 électronique pour les raisons évoquées ci-dessus, il est bien entendu possible de ne pas le faire et donc de déporter le circuit 107 de contrôle au sein d’une puce électronique de contrôle, externe à la puce 100 électronique, qui sera reliée électriquement à ladite puce 100 électronique. De manière générale, le circuit 107 de contrôle est configuré pour organiser le fonctionnement, le cas échéant, du premier circuit 101 ou du deuxième circuit 102 en lui fournissant des signaux électriques de contrôle et de configuration. En particulier, le premier circuit 101 est configuré pour traiter des premières données afin d’assurer sa fonction et le deuxième circuit 102 est configuré pour traiter des deuxièmes données afin d’assurer sa fonction, les premières données et les deuxièmes données étant différentes. Ces premières ou deuxièmes données peuvent être envoyées au premier circuit 101 ou au deuxième circuit 102 correspondant par l’intermédiaire du circuit 107 de contrôle. Il a été évoqué précédemment l’afficheur 1000, aussi appelé panneau d’affichage, pouvant avantageusement intégrer plusieurs puces 100 électroniques. Les pixels Px de la matrice de pixels Px de l’afficheur 1000 sont notamment aptes à être commandés pour produire un affichage, par exemple d’images et notamment sous la forme d’un flux vidéo. Chaque pixel Px peut comprendre des diodes électroluminescentes (non représentées), comme des LED (sigle de « Light-Emitting Diodes » en langue anglaise) ou des OLED, pour permettre au pixel d’émettre à une longueur d’onde souhaitée. Classiquement, les pixels Px de la matrice de pixels Px sont ordonnés en colonnes et lignes de sorte à former une dalle 1001 d’affichage ( ). Ces pixels Px peuvent être commandés à l’aide d’un ou de plusieurs circuits de commande de lignes de pixels et d’un ou de plusieurs circuits de commande de colonnes de pixels qui sont, pris indépendamment, des circuits standards bien connus de l’homme du métier. Dans le cas présent, il est avantageusement proposé d’utiliser des puces 100 électroniques telles que décrites pour commander les lignes de pixels (e.g. fonction électronique du premier circuit 101) et les colonnes de pixels Px (e.g. fonction électronique du deuxième circuit 102). A cet effet, l’afficheur 1000 peut comprendre au moins une première puce 100a électronique, et notamment des premières puces 100a électroniques, la ou chaque première puce 100a électronique correspondant à la puce 100 électronique telle que décrite pour laquelle le premier circuit 101 est actif et forme un circuit de commande de lignes de pixels de l’afficheur 1000, et au moins une deuxième puce 100b électronique, et notamment des deuxièmes puces 100b électroniques, la ou chaque deuxième puce 100b électronique correspondant à la puce 100 électronique pour laquelle le deuxième circuit 102 est actif et forme un circuit de commande de colonnes de pixels de l’afficheur 1000. En , le nombre de premières puces 100a électroniques est égal à deux et le nombre de deuxièmes puces 100b électroniques est égal à deux ; ceci n’étant qu’illustratif dans le sens où le nombre de puces 100a, 100b électroniques au sein de l’afficheur 1000 dépend notamment de la résolution de l’afficheur 1000 en terme de nombre de pixels Px et des capacités des puces 100a, 100b électroniques utilisées en terme de nombre de lignes de pixels ou de nombre de colonnes de pixels qu'elles sont chacune en mesure de commander. Par exemple, l’utilisation de plusieurs puces 100 électroniques pour commander les lignes de pixels et/ou les colonnes de pixels peut être imposée par le fait que : la matrice de pixels Px comprend n colonnes de pixels Px et p lignes, avec n>q où q est le nombre de deuxièmes bornes 105 de connexion dans les puces 100 électroniques et/ou avec p>r où r est le nombre de premières bornes 104 de connexion dans les puces électroniques ; plusieurs puces 100a électroniques avec le premier circuit 101 actif sont utilisées si p>r ; plusieurs puces 100b électroniques avec le deuxième circuit 102 actif sont utilisées si n>q ; en cas de plusieurs puces 100a électroniques avec le premier circuit 101 actif utilisées elles peuvent être chaînées ; en cas de plusieurs puces 100b électroniques avec le deuxième circuit 102 actif utilisées elles peuvent être chaînées. Ainsi, pour satisfaire le besoin d’être utilisée dans le cadre de l’afficheur 1000 par exemple tel que celui décrit au paragraphe précédent, la puce 100 électronique peut être telle que : au moins une partie des bornes 103 de connexion externes (i.e. tout ou partie des bornes 103 de connexion externes) sont destinées à être reliées électriquement chacune à un circuit de commande d’un pixel de l’afficheur 1000 ; le premier circuit 101 est un circuit de commande de lignes de pixels de l’afficheur 1000 ; le deuxième circuit 102 est un circuit de commande de colonnes de pixels de l’afficheur 1000. Par « circuit de commande d’un pixel de l’afficheur » il est entendu que le circuit de commande du pixel (notamment intégré à Px en qui comprend aussi le pixel à commander) commande l’émission de photons par le pixel en fonction des informations reçues par l’intermédiaire d’une puce électronique dont le premier circuit 101 est actif et d’une puce électronique dont le deuxième circuit 102 est actif connectées audit circuit de commande du pixel au sein de l’afficheur 1000 par une des lignes de pixels et une des colonnes de pixels respectivement pour adresser le circuit de commande du pixel en fonction de la ligne de pixels qui le comprend et de la colonne de pixels qui le comprend. Par exemple, chaque ligne de pixels de l’afficheur 1000 est reliée à un des étages d’un premier circuit 101 d’une puce 100 électronique correspondante et chaque colonne de pixels de l’afficheur 1000 est reliée à un des étages du deuxième circuit 102 d’une puce 100 électronique correspondante. Dans le cadre de l’afficheur 1000 et dans le cas où la puce 100 électronique intégrée à cet afficheur 1000 présente le premier circuit 101 actif et le deuxième circuit 102 inactif, le premier circuit 101 est relié, via tout ou partie des bornes 103 de connexion externes de ladite puce 100 électronique, à des lignes de pixels, avec une borne 103 de connexion externe reliée électriquement à une seule desdites lignes de pixels, d’où il résulte la connexion des circuits de commande des pixels de chacune desdites lignes de pixels par exemple à un étage dudit premier circuit 101. Dans le cadre de l’afficheur 1000 et dans le cas où la puce 100 électronique intégrée à cet afficheur 1000 présente le premier circuit 101 inactif et le deuxième circuit 102 actif, le deuxième circuit 102 est relié, via tout ou partie des bornes 103 de connexion externes de ladite puce 100 électronique, à des colonnes de pixels, avec une borne 103 de connexion externe reliée électriquement à une seule desdites colonne de pixels, d’où il résulte la connexion des circuits de commande des pixels de chacune desdites colonnes de pixels par exemple à un étage dudit deuxième circuit 102. Dès lors, en utilisant au moins deux puces 100 électroniques, chaque pixel Px connecté à ces deux puces 100 électroniques peut être adressé en fonction de sa position dans la matrice de pixels donnée par la ligne de pixels à laquelle il est connecté (i.e. à la ligne de pixels qui le comprend) et la colonne de pixels à laquelle il est connecté (i.e. à la colonne de pixels qui le comprend). En particulier, les premier et deuxième circuits 101, 102 permettent, en étant utilisés en synergie à l’aide de deux puces 100 électroniques dont l’une a son premier circuit 101 actif et l’autre a son deuxième circuit 102 actif, de stocker une information numérique dans des pixels de l’afficheur 1000 et de commander l’émission lumineuse par exemple de diodes électroluminescentes des pixels en fonction des valeurs des informations numériques stockées dans les pixels. Ainsi, une telle puce 100 électronique a l’avantage de présenter deux fonctions électroniques respectivement pour permettre le contrôle/la commande de pixels Px soit en lignes soit en colonnes tout en bénéficiant d’un nombre réduit de bornes 103 de connexion externes en limitant ou évitant par exemple d’avoir des bornes 103 de connexion externes non utilisées de la puce 100 électronique lorsque l’une des deux fonctions électroniques (i.e. du premier circuit 101 ou du deuxième circuit 102) sera active tandis que l’autre des deux fonctions électroniques sera inactive. Des puces 100 électroniques peuvent ainsi être fabriquées de sorte à proposer les deux fonctions électroniques de commande de lignes de pixels et de commande de colonnes de pixels, l’activation de l’une des fonctions électroniques pouvant alors se faire ultérieurement au sein de l’afficheur 1000. Autrement dit, il est par exemple possible de choisir la manière dont la puce 100 électronique est utilisée dans l’afficheur 1000 : soit le premier circuit 101 est actif (comme pour les puces 100a électroniques représentées en ) et les commutateurs 106 sont alors dans leur premier état, soit le deuxième circuit 102 est actif (comme pour les puces 100b électroniques représentées en ) et les commutateurs 106 sont dans leur deuxième état. Si le premier circuit 101 est actif alors ses premières bornes 104 de connexion sont reliées électriquement à tout ou partie des bornes 103 de connexion externes qui sont-elles même chacune reliées électriquement à une ligne de pixels Px de l’afficheur 1000. En particulier, tous les pixels d’une même ligne de pixels de l’afficheur 1000 ont au moins une électrode commune (i.e. que ces pixels sont reliés électriquement entre eux) pour l’application d’un potentiel VCC. Si le deuxième circuit 102 est actif alors ses deuxièmes bornes 105 de connexion sont reliées électriquement à tout ou partie des bornes 103 de connexion externes qui sont-elles même reliées électriquement chacune à une colonne de pixels Px de l’afficheur 1000. Selon une réalisation particulière, la puce 100 électronique peut comprendre un mode d’écriture et un mode de lecture. Le circuit de commande de lignes de pixels, i.e. le premier circuit 101, permet, dans le mode d’écriture, de commander la sélection d’une ligne de pixels complète de l’afficheur 1000. Ainsi, le cas échéant, les premières données peuvent être utilisées par le premier circuit 101 pour déterminer la ligne de pixels Px à sélectionner. Le circuit de commande de colonnes de pixels, i.e. le deuxième circuit 102, permet, dans le mode d’écriture de charger des données numériques, le cas échéant issues des deuxièmes données, dans les pixels auquel le deuxième circuit 102 est relié et appartenant à une ligne de pixels sélectionnée par le premier circuit 101 d’une autre puce 100 électronique. Le circuit de commande de lignes de pixels permet, dans le mode de lecture et pour chaque ligne de pixels Px reliée électriquement audit circuit de commande de lignes de pixels, de commander l’émission de chaque pixel Px de ladite ligne de pixels et l’émission lumineuse dudit pixel commandée par modulation de largeur d’impulsion de manière synchronisée sur la ligne de pixels par le circuit de commande de lignes de pixels ; les informations nécessaires à la commande de l’émission des pixels sont contenues dans les premières données. Il a été décrit ci-avant des commutateurs 106 dont l’état, notamment choisi parmi le premier état et le deuxième état, permet de définir à quoi sont connectées électriquement, via les liens électriques, les bornes 103 de connexion externes au sein de la puce 100 électronique. Ceci étant, il existe un besoin de permettre de mettre en œuvre un choix aisé de l’état de chacun des commutateurs 106. Pour répondre à ce besoin, la puce 100 électronique peut comprendre des moyens 108 pour permettre la configuration des commutateurs 106 ; i.e. permettre de configurer l’état dans lequel ils se trouvent chacun choisi parmi le premier état et le deuxième état. Différentes réalisations de ces moyens sont illustrées en figures 1 à 4. Selon une réalisation, ces moyens 108 pour permettre la configuration des commutateurs 106 comprennent une entrée 109 de configuration reliée électriquement à chacun des commutateurs 106 de sorte à permettre la propagation, depuis l’entrée 109 de configuration, d’un signal de configuration des commutateurs 106. Cette réalisation est notamment celle illustrée en figures 1 et 2 et peut être mise en œuvre en utilisant des commutateurs 106 formés par des transistors NMOS (transistors « Metal Oxide Semiconductor » de type N pour transistors à grille isolée de type N) connectés chacun à l’entrée 109 de configuration pour déterminer l’état du commutateur 106 correspondant. Par exemple, un commutateur 106 peut être formé par un premier transistor NMOS relié électriquement à la première borne 104 de connexion correspondante et à la borne 103 de connexion externe et un deuxième transistor NMOS relié électriquement à la deuxième borne 105 de connexion correspondante et à ladite borne103 de connexion externe. Les premier et deuxième transistors NMOS sont commandés par un signal S (correspondant au signal logique évoqué ci-avant), le signal S se propageant selon un exemple directement à une électrode de grille du premier transistor NMOS et, selon cet exemple, par l’intermédiaire d’un inverseur à une électrode de grille du deuxième transistor NMOS de sorte que lorsque le premier transistor NMOS est passant le deuxième transistor NMOS est bloquant (i.e. la première borne 104 de connexion est reliée électriquement à la borne 103 de connexion externe tandis que la deuxième borne 105 de connexion est isolée électriquement de la borne 103 de connexion externe) et inversement lorsque le deuxième transistor NMOS est passant le premier transistor NMOS est bloquant (i.e. la deuxième borne 105 de connexion est reliée électriquement à la borne 103 de connexion externe tandis que la première borne 104 de connexion est isolée électriquement de la borne 103 de connexion externe). Ainsi, un même signal de configuration (e.g. le signal S) permet de simultanément configurer tous les commutateurs 106 de la puce 100 électronique. En outre, l’utilisation d’un même signal de configuration présente l’avantage que la puce 100 électronique concernée peut être configurée dans une application externe à la puce 100 électronique d’où il résulte que la puce 100 électronique n’a pas besoin d’être programmable : la propagation du signal de configuration généré par l’application externe et appliqué sur l’entrée 109 de configuration au sein de la puce 100 (notamment via un câblage directement réalisé au sein d’un circuit imprimé de la puce 100 électronique) suffit. Bien entendu, les moyens 108 pour permettre la configuration des commutateurs 106 peuvent aussi comprendre une piste 110 connectant l’entrée 109 de configuration aux commutateurs 106 pour permettre la propagation du signal de configuration. Alternativement à la solution décrite au précédent paragraphe pour répondre au besoin de choisir l’état de chacun des commutateurs 106, les moyens 108 pour permettre la configuration des commutateurs 106 peuvent comprendre, comme par exemple illustré en figures 3 et 4, des cellules 111 mémoires, par exemple de 1 bit chacune, associées chacune à l’un des commutateurs 106 pour permettre de configurer le fonctionnement dudit commutateur 106 et donc permettre de choisir l’état de ce dernier au moins parmi le premier état et le deuxième état. Notamment, il faut ici une cellule mémoire statique ou fixe programmable pour chaque couple d’étages du premier circuit 101 et du deuxième circuit 102 dont les étages sont chacun apte à être reliés électriquement de manière sélective à un même commutateur 106 correspondant. Chaque cellule mémoire peut être configurable par une fonction de configuration implémentée dans le circuit 107 de contrôle, par exemple dans des registres de configuration (qui peuvent être de simples registres à décalage) du circuit 107 de contrôle de ladite puce 100 électronique. En outre, ceci est avantageux lorsque le nombre de rangées de pixels ou le nombre de colonnes de pixels n’est pas un multiple entier du nombre d’étages du premier circuit 101 ou du deuxième circuit 102 : il peut alors être envisagé de partager le fonctionnement de la puce 100 électronique pour que les deux fonctions électroniques soient actives (i.e. que les premier et deuxième circuits 101, 102 soient actifs), cela permet une optimisation du nombre de circuits et donc du coût de l’afficheur 1000. Par exemple, il est possible de configurer chaque cellule mémoire par la fonction de configuration implémentée dans le circuit 107 de contrôle de la manière suivante. Au démarrage de l’afficheur 1000 ou de tout dispositif comprenant la ou les puces 100 électroniques, le circuit 107 de contrôle de chaque puce 100 électronique va lire l’état que doit présenter chacun de ses commutateurs 106 dans une mémoire d’installation et au travers d’un bus 117 de contrôle des cellules 111 mémoires permettant de commander les cellules 111 mémoires (le bus 117 de contrôle permettant de configurer les commutateurs 106 est visible en figures 3 et 4), le circuit 107 de contrôle vient écrire l’état de chacun des commutateurs 106 dans chaque cellule 111 mémoire. De préférence, chaque cellule 111 mémoire est configurable de manière définitive (dans ce cas chaque cellule 111 mémoire peut être de type ROM sigle de « read only memory » pour mémoire à lecture seule). Dans ce cas, lorsqu’une puce 100 électronique a été activée par choix du fonctionnement de son premier circuit 101 ou de son deuxième circuit 102, il n’est plus possible de changer ce fonctionnement. Dès lors, un circuit correspondant (i.e. le premier circuit 101 ou le deuxième circuit 102) au sein de l’afficheur 1000 est connecté soit à une ligne de pixels soit à une colonne de pixels de l’afficheur 1000 de façon définitive : tout changement de fonction électronique induit que l’afficheur 1000 ne fonctionne plus correctement car cela reviendrait à placer un signal pour une ligne de pixels sur une colonne de pixels et inversement un signal pour une colonne de pixels sur une ligne de pixels. Selon une réalisation, les premier et deuxième circuits 101, 102 sont préférentiellement des circuits numériques, dès lors les premières bornes 104 de connexion et les deuxièmes bornes 105 de connexion supportent toutes une même tension de niveau bas et une même tension de niveau haut, notamment ces tensions sont aussi supportées par les bornes 103 de connexion externes. Ceci présente l’avantage que les premières et deuxièmes bornes 104, 105 de connexion, et notamment les bornes 103 de connexion externes peuvent être dimensionnées de manière similaire et au plus juste pour ne pas avoir à supporter des amplitudes de tension différentes dépendantes de la fonction électronique choisie à mettre en œuvre parmi la fonction électronique du premier circuit 101 et la fonction électronique du deuxième circuit 102. Notamment, par « les premier et deuxième circuits 101, 102 sont des circuits numériques », il est entendu que ces derniers sont entièrement numériques, c’est-à-dire qu’ils n’implémentent pas de fonction analogique. Bien entendu les premier et deuxième circuits 101, 102 pourraient aussi être hybrides, i.e. présenter des fonctions numériques et analogiques. Un avantage d’utiliser des circuits numériques est que cela permet de rationaliser l’utilisation des puces 100 électroniques au sein de l’afficheur 1000. En effet, dans les afficheurs de type LCD ou OLED, les circuits de commande de lignes de pixels et de colonnes de pixels analogiques sont généralement différents et difficilement combinables au sein d’une même puce électronique, sauf à sur-dimensionner ses liaisons électriques internes, car les tensions nécessaires aux bornes de connexion externes sont très différentes selon la fonction électronique. Par exemple, pour un afficheur LCD, la tension sur les lignes de pixels peut aller jusqu’à 45 V et la tension sur les colonnes de pixels peut aller jusqu’à 13V avec une précision de 5mV dans la conversion numérique vers analogique. Par exemple, pour un afficheur OLED, la tension sur les lignes de pixels peut aller jusqu’à 25 V et la tension sur les colonnes de pixels peut aller jusqu’à 10V avec une précision de 5mV dans la conversion numérique vers analogique. Proposer des circuits de commande de lignes de pixels et de colonnes de pixels numériques permet de bénéficier d’une opportunité pour intégrer les fonctions électroniques correspondantes en utilisant des bornes 103 de connexions externes compatibles pour les deux fonctions électroniques puisque les niveaux de tension seront alors identiques pour les deux fonctions électroniques. Bien entendu, il convient alors que les pixels Px de l’afficheur 1000 soient numériques et, en particulier, soient en commande numérique en ligne et en colonne. Dans le cadre de l’afficheur 1000, il a été évoqué ci-dessus la possibilité que plusieurs puces 100 électroniques soient nécessaires pour le bon fonctionnement de l’affichage des pixels Px de la dalle 1001 d’affichage ; ces puces électroniques étant alors réparties selon une ou plusieurs premières puces 100a électroniques et une ou plusieurs deuxièmes puces 100b électroniques. Dès lors, l’afficheur 1000 peut notamment être tel qu’il va comprendre un ensemble de premières puces 100a électroniques connectées à un même premier bus 1006 de données et chaînées en série pour commander les pixels Px selon leur ligne et un ensemble de deuxièmes puces 100b électroniques connectées à un même deuxième bus 1007 de données et chaînées en série pour commander les pixels Px selon leur colonne. Dès lors, il existe un besoin de permettre le chaînage de puces 100 électroniques, aussi appelée connexion en cascade, au sein de l’afficheur 1000. A cet effet, la puce 100 électronique peut comprendre une sortie 112 de chaînage (comme illustrée par exemple en figures 1 et 4) destinée à être à reliée électriquement à une autre puce 100 électronique ; cette sortie 112 de chaînage permet notamment de synchroniser le traitement de données reçues par les puces 100 électroniques chaînées entre elles (par exemple ces données correspondent aux premières données reçues par les puces 100 électroniques connectées au premier bus 1006 de données ou aux deuxièmes données reçues par les puces 100 électroniques connectées au deuxième bus 1007 de données) dans le sens où la sortie 112 de chaînage permet d’envoyer un signal de chaînage à une autre puce 100 électronique pour lui indiquer la fin de la séquence de traitement par la puce 100 électronique qui la précède et qui lui a envoyé ledit signal de chaînage afin d’autoriser ladite autre puce 100 électronique à débuter sa propre séquence de traitement des données qu’elle a reçu le cas échéant par le premier bus 1006 de données ou par le deuxième bus 1007 de données. Dès lors, la sortie 112 de chaînage participe à former, le cas échéant, l’ensemble de premières puces 100a électroniques ou l’ensemble de deuxièmes puces 100b électroniques dans le cadre de l’afficheur 1000 et de séquencer de manière adaptée le traitement de données à réaliser par chacune des puces 100 électroniques (le cas échéant, les premières puces 100a électroniques ou les deuxièmes puces 100b électroniques). Bien entendu, la puce 100 électronique peut comprendre une entrée 113 de réception de données (visible notamment en figures 1 à 4). C’est sur cette entrée 113 de réception de données que, le cas échéant, le premier bus 1006 de données ou le deuxième bus 1007 de données est connecté dans le cadre de l’afficheur 1000. Les données se présentant sur l’entrée 113 de réception de données lors du fonctionnement de la puce 100 électronique sont destinées à être traitées par la puce 100 électronique par exemple en tout ou partie par le premier circuit 101 ou par le deuxième circuit 102 et, le cas échéant, par le circuit de contrôle 107 de la puce 100 électronique. Par exemple, le circuit de contrôle 107 est relié électriquement à l’entrée 113 de réception de données comme le montrent les figures 1 à 4, ce qui lui permet ensuite, en fonctionnement, de contrôler/commander de manière adaptée le premier circuit 101 ou le deuxième circuit 102 en exploitant les données reçues via l’entrée 113 de réception de données. Notamment, lorsque la puce 100 électronique concernée voit son premier circuit 101 actif au sein de l’afficheur 1000, son entrée 113 de réception de données est telle que les données reçues sont préférentiellement des signaux de synchronisation notamment pour synchroniser le fonctionnement des pixels. Notamment, lorsque la puce 100 électronique concernée voit son deuxième circuit 101 actif au sein de l’afficheur 1000, son entrée 113 de réception de données est telle que les données reçues sont préférentiellement des données d’affichage à afficher par l’afficheur 1000. Comme évoqué ci-avant, les entrées 113 de réception de données de plusieurs puces 100 électroniques peuvent être reliées à un même bus de données (premier bus 1006 de données ou deuxième bus 1007 de données) de sorte que les puces 100 électroniques reçoivent des données qu’elles pourront en tout ou partie traiter de manière séquencée, par exemple à l’aide de la propagation du signal de chaînage de manière séquentielle aux puces 100 électroniques destinées à commander des lignes de pixels ou des colonnes de pixels de l’afficheur 1000. La puce 100 électronique peut en outre comprendre une entrée 115 de chaînage comme par exemple visible en figures 1, 4 et 7. Cette entrée 115 de chaînage peut être reliée au premier circuit 101 et au deuxième circuit 102. Cette entrée 115 de chaînage, de la puce 100 électronique dite courante, est destinée à être reliée, le cas échéant, à la sortie 112 de chaînage d’une puce 100 électronique précédente. Dans ce cas, tant que la puce 100 électronique précédente n’émet pas le signal de chaînage, le fonctionnement du premier circuit 101 actif ou du deuxième circuit 102 actif de la puce 100 électronique courante est inhibé pour satisfaire les besoins de synchronisation. Bien entendu, lorsque la puce 100 électronique concernée ne présente pas de puce 100 électronique précédente le fonctionnement du premier circuit 101 ou du deuxième circuit 102 n’est pas inhibé et dans ce cas le signal de chaînage peut provenir directement d’un contrôleur externe qui permet d’assurer une synchronisation verticale ou horizontale d’une vidéo correspondante. En fait, le contrôleur externe appartient à l’afficheur 1000 et est notamment configuré pour cadencer l’écriture d’information vidéo (images) dans les pixels de l’afficheur 1000 ; les images sont alors présentées séquentiellement pour leur écriture dans lesdits pixels, et les signaux de synchronisation horizontale et verticale déclenchent ou cadencent l’écriture de chaque image dans lesdits pixels, donc définissent quand et comment l’image doit être écrite dans lesdits pixels. Dès lors, les entrées 113 de réception de données, la ou les sorties 112 de chaînage et la ou les entrées 115 de chaînage de plusieurs puces 100 électroniques permettent de former l’ensemble de premières puces 100a électroniques ou l’ensemble de deuxièmes puces 100b électroniques dans le cadre de l’afficheur 1000 dont le fonctionnement peut alors être séquencé de manière adaptée. Dans le cadre de l’afficheur 1000, le chaînage des puces 100 électroniques permet de garantir l’écriture de la nouvelle image à chaque trame d’une vidéo à afficher sur l’afficheur 1000 Selon un exemple particulier, la sortie 112 de chaînage est constituée par l’une des bornes 103 de connexion externes, comme par exemple visible en figures 1 et 4. Dans cet exemple particulier : lorsqu’il est actif, le premier circuit 101 est configuré pour émettre par l’une de ses premières bornes 104 de connexion le signal de chaînage seulement après avoir envoyé un signal sur chacune des bornes 103 de connexion externes reliée électriquement à une ligne de pixels correspondante de l’afficheur 1000, ceci peut avantageusement être assuré lorsque le premier circuit 101 est à succession d’étages dont certains étages sont reliés électriquement aux lignes de pixels, le dernier étage de la succession d’étages du premier circuit 101 est alors relié électriquement à ladite une de ses premières bornes 104 de connexion et est configuré pour assurer la propagation du signal de chaînage ; lorsqu’il est actif, le deuxième circuit 102 est configuré pour émettre par l’une de ses deuxièmes bornes 105 de connexion le signal de chaînage seulement après avoir envoyé un signal sur chacune des bornes 103 de connexion externes reliée électriquement à une colonne de pixels correspondante de l’afficheur 1000, ceci peut avantageusement être assuré lorsque le deuxième circuit 102 est à succession d’étages dont certains étages sont reliés électriquement aux colonnes de pixels, le dernier étage de la succession d’étages du deuxième circuit 102 est alors relié électriquement à ladite une de ses deuxièmes bornes 105 de connexion et est configuré pour assurer la propagation du signal de chaînage ; dans le premier état du commutateur 106 relié électriquement à la sortie 112 de chaînage, la première borne 104 de connexion destinée à émettre le signal de chaînage est reliée électriquement audit commutateur 106 ; dans le deuxième état du commutateur 106 relié électriquement à la sortie 112 de chaînage, la deuxième borne 105 de connexion destinée à émettre le signal de chaînage est reliée électriquement audit commutateur 106. Ceci permet de s’assurer pour deux puces 100 électroniques consécutives que la puce 100 électronique suivante ne commence son traitement via son premier ou deuxième circuit 101, 102 que lorsque la puce 100 électronique qui la précède a terminé son traitement via son premier ou deuxième circuit 101, 102. Ainsi, il résulte que l’une des premières bornes 104 de connexion du premier circuit 101 et l’une des deuxièmes bornes 105 de connexion du deuxième circuit 102 sont réservées, le cas échéant, pour assurer le chaînage de puces 100 électroniques. De préférence, il s’agit de la première borne 104 du premier circuit 101 et de la deuxième borne 105 du deuxième circuit 102 qui sont généralement utilisées en dernier dans le cadre des traitements effectués par le circuit correspondant par exemple sur une image donnée d’un flux vidéo à afficher par l’afficheur 1000. Il résulte du présent paragraphe que, au sein de l’afficheur 1000 et ceci étant notamment valable pour chaque puce 100 électronique de l’afficheur 100 présentant sa sortie 112 de chaînage reliée électriquement à l’entrée 115 de chaînage d’une autre des puces électroniques de l’afficheur 1000, la borne 103 de connexion externe de ladite puce 100 électronique dédiée au chaînage n’est ni reliée électriquement à une ligne de pixels de l’afficheur 1000 ni reliée électriquement à une colonne de pixels de l’afficheur 1000. La présente d’étages au sein du premier circuit 101 et du deuxième circuit 102 permet d’induire une temporalité de traitement des données et d’assurer que le dernier étage actif (i.e. au sens temporel) de la succession d’étages correspondante soit, selon le cas, relié à une ligne de pixels, une colonne de pixels ou à la sortie 112 de chaînage pour être relié à un circuit, le cas échéant le premier circuit 101 ou le deuxième circuit 102, d’une autre puce 100 électronique. Autrement dit, la fonction de chaînage que comprend le premier circuit 101 et/ou le deuxième circuit 102 peut être assurée par un registre à décalage interne au premier circuit 101 dont le dernier étage est connecté à la sortie 112 de chaînage via la première borne 104 de connexion correspondante lorsque le commutateur 106 associé est dans son premier état et/ou par un registre à décalage interne au deuxième circuit 102 dont le dernier étage est connecté à la sortie 112 de chaînage via la deuxième borne 105 de connexion correspondante lorsque le commutateur 106 associé est dans son deuxième état. Ceci permettant au signal de chaînage d’être automatiquement transmis sur la sortie 112 de chaînage quand le traitement à effectuer par le premier circuit 101, ou le deuxième circuit 102, est terminé. Le signal de chaînage envoyé sur la sortie 112 de chaînage peut aussi être issu d’un dernier étage d’un registre à décalage, intégré à la puce 100 électronique, qui piloterait le chargement de données sur des registres mémoires associés, le cas échéant, aux lignes de pixels de l’afficheur 1000 ou aux colonnes de pixels de l’afficheur 1000. Dans ce qui suit, il est fait référence à un ensemble de puces 100 électroniques chaînées. Ce qui est décrit en lien avec cet ensemble de puces 100 électroniques peut notamment s’appliquer indifféremment à l’ensemble de premières puces 100a électroniques et à l’ensemble de deuxièmes puces 100b électroniques. Notamment, l’ensemble de puces électroniques chainées comprend (voir la en exemple) une puce 100e électronique primaire et une dernière puce 100g électronique entre lesquelles est/sont agencée(s) une ou plusieurs puces 100f électroniques intermédiaires (une puce 107f électronique intermédiaire dans l’exemple). La puce 100e électronique primaire, la ou les puces 100f électroniques intermédiaires et la dernière puce 100g électronique sont notamment toutes identiques physiquement, ce qui permet de limiter les références de puces 100 électroniques à utiliser dans ledit ensemble de puces 100 électroniques ; en particulier, les puces 100 électroniques de l’ensemble de premières puces 100a électroniques et les puces 100 électroniques de l’ensemble de deuxièmes puces 100b électroniques sont aussi identiques physiquement dans le sens où elles peuvent être interchangées de sorte que, par exemple, seul le câblage externe aux puces 100 électroniques notamment via les bornes 103 externes des puces 100 électroniques a une influence sur leur fonctionnement, i.e. les puces électroniques sont notamment toutes issues du même processus de fabrication. De préférence, au sein de l’afficheur 1000, la puce 100e électronique primaire, la ou les puces 100f électroniques intermédiaires et la dernière puce 100g électronique reçoivent chacune sur leur entrée 113 de réception de données des données (les premières données ou les deuxièmes données selon le cas) du fait de la connexion de ces puces 100e, 100f, 100g, via leur entée 113 de réception, à un bus 116 de données (soit le premier bus 1006 de données évoqué ci-avant soit le deuxième bus 1007 de données évoqué ci-avant) permettant de traiter les pixels Px de l’afficheur 1000 soit selon leur ligne soit selon leur colonne. La sortie 112 de chaînage de la puce 100e électronique primaire est reliée électriquement à l’entrée 115 de chaînage de la ou d’une des puce(s) 100f électronique(s) intermédiaire(s) de l’ensemble de puces électroniques et ainsi de suite jusqu’à ce que la sortie 112 de chaînage de l’une des puces électroniques (la puce 100f électronique intermédiaire dans l’exemple illustrée en ) soit reliée électriquement à l’entrée 115 de chaînage de la dernière puce 100g électronique des puces électroniques de l’ensemble de puces électroniques. Autrement dit, pour toute puce 100f électronique intermédiaire de l’ensemble de puces électroniques et située entre la puce 100e électronique primaire de cet ensemble de puces 100 électroniques et la dernière puce 100g électronique de cet ensemble de puces 100 électroniques, sa sortie 112 de chaînage est reliée électriquement à l’entrée 115 de chaînage de l’une des puces électroniques de l’ensemble de puces électroniques et son entrée 115 de chaînage est reliée électriquement à la sortie 112 de chaînage d’une autre des puces électroniques de l’ensemble de puces électroniques. Ceci permet à la puce 100e électronique primaire, à la ou les puces 100f électroniques intermédiaires et à la dernière puce 100g électronique de traiter les données de manière séquentielle ; i.e. une puce électronique ayant une sortie 112 de chaînage d’une puce électronique précédente reliée à son entrée 115 de chaînage attend de recevoir sur son entrée 115 de chaînage le signal de chaînage issu de la puce électronique précédente pour traiter les données reçues à son entrée 113 de réception de données. Notamment, en , des éléments 114a, 114b de liaison montrent le chaînage des premières puces 100a électroniques et des deuxièmes puces 100b électroniques. Selon une réalisation non représentée, les circuits 107 de contrôle peuvent avoir un rôle à jouer dans le chaînage des puces 100e, 100f, 100g électroniques de l’ensemble de puces électroniques. Par exemple, comme évoqué ci-avant, chaque circuit 107 de contrôle peut décider quand envoyer un signal de chaînage sur la sortie 112 de chaînage de la puce 100e, 100f, 100g électronique qui le comprend. Bien que cette réalisation soit possible, c’est en général le premier circuit 101 actif ou le deuxième circuit 102 actif qui active la propagation du signal de chaînage au moment souhaité pour assurer la synchronisation d’une série de puce 100 électroniques chaînées entre elles et reliées à un même bus 116 de données via leur entrée 113 de réception de données. Selon une réalisation, le circuit 107 de contrôle de la puce 100e électronique primaire de l’ensemble de puces électroniques peut être un circuit maître et il permet de synchroniser les opérations de tous les circuits 107 de contrôle, alors appelés circuits de contrôles esclaves, des autres puces électroniques de l’ensemble de puces électroniques (i.e. la ou les puces électroniques intermédiaires et la dernière puce électronique de la série correspondante) dans le sens où les circuits 107 de contrôles des autres puces électroniques peuvent être reliés électriquement en série depuis le circuit 107 de contrôle de la puce 100e électronique primaire. Selon cette réalisation, pour chaque puce 100 électronique, son entrée 115 de chaînage est reliée à son circuit 107 de contrôle et sa sortie 112 de chaînage est reliée à son circuit de contrôle qui permet alors d’assurer la synchronisation souhaitée. En fait, le circuit 107 de contrôle de la puce 100e électronique primaire de l’ensemble de puces électroniques est considéré comme étant le circuit maître car il le seul à recevoir les informations de synchronisation globale pour l’ensemble de puces électroniques correspondant et qu’il initie le balayage, i.e. que le déclenchement du fonctionnement de la puce 100e électronique primaire va induire la propagation séquentielle du traitement des données reçues par les autres puces électroniques dudit ensemble de puces électroniques chaînées en série depuis la puce 100e électronique primaire. Dans ce cas, il est possible de faire transiter, au sein d’un même ensemble de puces électroniques et d’une manière résultante du fonctionnement du circuit 107 de contrôle de la puce 100e électronique primaire de cet ensemble de puces électroniques d’un signal de chaînage dont la fonction est de synchroniser les puces électroniques de l’ensemble de puces électroniques. En particulier, dès qu’une puce 100e, 100f, 100g électronique de l’ensemble de puces électroniques a fini son travail et lorsqu’une puce électronique suivante dans la série est présente, elle envoie, de préférence automatiquement, le signal de chaînage. Il est noté que si les puces 100 électroniques sont chacune telles que l’entrée 115 de chaînage est directement reliée aux premier et deuxième circuits 101, 102 et que la sortie 112 de chaînage est directement reliée aux premier et deuxième circuits 101, 102, les circuits 107 de contrôle sont alors, hors le circuit 107 de contrôle de la puces 100e électronique primaire sont quasiment inactifs, c’est-à-dire qu’ils présentent chacun une fonctionnalité réduite par rapport au circuit 107 de contrôle de la puces 100e électronique primaire. En fonction des besoins, l’entrée 115 de chaînage peut être reliée électriquement au circuit 107 de contrôle et aux premier et deuxième circuits 101, 102 (non représenté). Alternativement, le circuit maître peut envoyer directement le signal de chaînage qui contrôle/commande les tâches des circuits esclaves. Dans ce cas le circuit maître indique par un changement d’état du signal de chaînage que la puce électronique concernée doit commencer à travailler. Dès lors, pour un ensemble de puces électroniques donné, la puce électronique qui comprend le circuit maître est reliée à toutes les autres puces électroniques dudit ensemble de puces électroniques afin de commander de manière adaptée la synchronisation desdites autres puces électroniques par l’envoi d’un signal de synchronisation spécifique pour chacune desdites autres puces électroniques. Afin de changer l’état du signal de manière appropriée, le circuit maître peut compter le nombre de coups d’horloge correspondant au nombre d’étages activés dans chaque puce électronique de l’ensemble de puces électroniques. Concernant l’afficheur 1000, il peut comprendre une puce 1002 de traitement d’images configurée pour : envoyer des premiers signaux 1003 de commande, via le premier bus 1006 de données de l’afficheur 1000, aux puces 100a électroniques dont les premiers circuits 101 sont actifs, ces premiers signaux 1003 de commande incluant au moins des données de synchronisation verticales générées par la puce 1002 de traitement d’image ; envoyer des deuxièmes signaux 1004 de commande, via le deuxième bus 1007 de données de l’afficheur 1000, aux puces 100b électroniques dont les deuxièmes circuits 102 sont actifs, ces deuxièmes signaux de commande incluant au moins des données de synchronisation horizontale générées par la puce 1002 de traitement d’image ; envoyer des données 1005 d’affichage, via le deuxième bus 1007 de données de l’afficheur 1000, aux puces 100b électroniques dont les deuxièmes circuits 102 sont actifs. En fait, la synchronisation verticale déclenche l’activation successive des lignes de pixels (ou balayage vertical) cadencées par une horloge de ligne et la synchronisation horizontale déclenche le transfert des données sur les colonnes de pixels (balayage horizontal). Notamment, les premières données évoquées ci-avant incluent, ou sont constituées par, les premiers signaux de contrôle, et les deuxièmes données évoquées ci-avant incluent, ou sont constituées par, les données d’affichage et les deuxièmes signaux de contrôle. Ceci permet d’écrire dans l’afficheur 1000 les informations d’une vidéo à afficher selon un balayage ligne par ligne de pixels. Dès lors, de manière générale le circuit 107 de contrôle peut être configuré pour : envoyer des signaux de commande verticaux (i.e. les premier signaux 1003) au premier circuit 101 ; envoyer des signaux de commande horizontaux et des données à afficher (i.e. les deuxièmes signaux 1004 et les données 1005 d’affichage) au deuxième circuit 102. Ceci est adapté pour l’affichage d’images. La puce 100 électronique telle que décrite trouve une application industrielle dans le domaine des puces 100 électroniques à plusieurs fonctions intégrées pouvant être en partie ou entièrement activées. Par exemple, une telle puce 100 électronique peut être utilisée, comme évoqué ci-avant, en tant que puce d’affichage intégrée comprenant au moins un circuit de commande de lignes de pixels et un circuit de commande de colonnes de pixels dans laquelle n’importe lequel du circuit de commande de lignes de pixels et du circuit de commande de colonnes de pixels peut être activé soit de manière logicielle soit de manière matérielle. En résumé et selon ses caractéristiques, la puce 100 électronique telle que décrite présente les avantages suivants : elle présente une taille réduite ; elle présente un coût réduit de fabrication en terme de surface de substrat nécessaire pour former les bornes de connexion externes, permettant ainsi par exemple de limiter le silicium utilisé pour une puce électronique considérée (une puce électronique multifonction à connexion interne configurable de circuits – i.e. les premier et deuxième circuits 101, 102 – aux bornes 103 de connexion externes permet de réduire la surface de silicium utilisée en comparaison à une puce électroniques dont chacun des circuits serait relié de manière définitive à des bornes de connexion externes); elle peut être aisément intégrée au sein d’un afficheur 1000 ; elle permet de réduire le nombre d’organes de connexion du boîtier devant intégrer ladite puce 100 électronique. Puce (100) électronique comprenant un premier circuit (101) associé à une fonction électronique et un deuxième circuit (102) associé à une fonction électronique différente de la fonction électronique du premier circuit (101), la puce (100) électronique comprenant des bornes (103) de connexion externes, le premier circuit (101) comprenant des premières bornes (104) de connexion et le deuxième circuit (102) comprenant des deuxièmes bornes (105) de connexion, caractérisée en ce que la puce électronique comprend des commutateurs (106) reliés électriquement chacun à l’une des bornes de connexion (103) externes, à l’une des premières bornes (104) de connexion et à l’une des deuxièmes bornes (105) de connexion, chaque commutateur (106) étant configuré pour adopter sélectivement : un premier état d’où il résulte qu’un lien électrique est formé entre la borne (103) de connexion externe à laquelle ledit commutateur (106) est relié électriquement et la première borne (104) de connexion à laquelle ledit commutateur (106) est relié électriquement ; un deuxième état d’où il résulte qu’un lien électrique est formé entre la borne (103) de connexion externe à laquelle ledit commutateur (106) est relié électriquement et la deuxième borne (105) de connexion à laquelle ledit commutateur (106) est relié électriquement. Puce (100) électronique selon la revendication 1, caractérisée en ce qu’elle est configurée pour présenter : une première configuration dans laquelle le premier circuit (104) est actif tandis que le deuxième circuit (105) est inactif ; une deuxième configuration dans laquelle le deuxième circuit (105) est actif tandis que le premier circuit (104) est inactif. Puce (100) électronique selon la revendication 2, caractérisée en ce que le nombre de bornes de connexion (103) externes est strictement inférieur à la somme du nombre de premières bornes (104) de connexion et du nombre de deuxièmes bornes (105) de connexion. Puce (100) électronique selon l’une quelconque des revendications 1 à 3, caractérisée en ce qu’elle comprend un circuit (107) de contrôle relié électriquement au premier circuit (101) et au deuxième circuit (102), le circuit (107) de contrôle étant configuré pour commander n’importe lequel des premier et deuxième circuits (101, 102). Puce (100) électronique selon l’une quelconque des revendications 1 à 4, caractérisée en ce que : au moins une partie des bornes (103) de connexion externes sont destinées à être reliées électriquement chacune à un circuit de commande d’un pixel d’un afficheur ; le premier circuit (101) est un circuit de commande de lignes de pixels de l’afficheur (1000) ; le deuxième circuit (102) est un circuit de commande de colonnes de pixels de l’afficheur (1000). Puce (100) électronique selon la revendication 5, caractérisée en ce qu’elle comprend une sortie (112) de chaînage destinée à être reliée électriquement à une autre puce (100) électronique. Puce (100) électronique selon la revendication 6, caractérisée en ce que la sortie (112) de chaînage est constituée par l’une des bornes (103) de connexion externes et en ce que : lorsqu’il est actif, le premier circuit (101) est configuré pour émettre par l’une de ses premières bornes (104) de connexion un signal de chaînage seulement après avoir envoyé un signal sur chacune des bornes (103) de connexion externes reliée à une ligne de pixels correspondante de l’afficheur (1000) ; lorsqu’il est actif, le deuxième circuit (102) est configuré pour émettre par l’une de ses deuxièmes bornes (105) de connexion le signal de chaînage seulement après avoir envoyé un signal sur chacune des bornes (103) de connexion externes reliée à une colonne de pixels correspondante de l’afficheur (1000) ; dans le premier état du commutateur (106) relié électriquement à la sortie (112) de chaînage, la première borne (104) de connexion destinée à émettre le signal de chaînage est reliée électriquement audit commutateur (106) ; dans le deuxième état du commutateur (106) relié électriquement à la sortie (112) de chaînage, la deuxième borne (105) de connexion destinée à émettre le signal de chaînage est reliée électriquement audit commutateur (106). Puce (100) électronique selon la revendication 4 et l’une quelconque des revendications 5 à 7, caractérisée en ce que le circuit (107) de contrôle est configuré pour : envoyer des signaux de commande verticaux au premier circuit (101) ; envoyer des signaux de commande horizontaux et des données à afficher au deuxième circuit (102). Puce (100) électronique selon l’une quelconque des revendications 1 à 8, caractérisée en ce qu’elle comprend des moyens (108) pour permettre la configuration des commutateurs (106). Puce (100) électronique selon la revendication 9, caractérisée en ce que les moyens (108) pour permettre la configuration des commutateurs (106) comprennent une entrée (109) de configuration reliée électriquement à chacun des commutateurs (106) de sorte à permettre la propagation, depuis l’entrée (109) de configuration, d’un signal de configuration des commutateurs (106). Puce (100) électronique selon la revendication 4 et la revendication 9, caractérisée en ce que les moyens (108) pour permettre la configuration des commutateurs (106) comprennent des cellules (111) mémoire associées chacune à l’un des commutateurs (106) pour permettre de configurer le fonctionnement dudit commutateur (106), chaque cellule (111) mémoire étant configurable, de préférence de manière définitive, par une fonction de configuration implémentée dans le circuit (107) de contrôle. Puce (100) électronique selon l’une quelconque des revendications précédentes, caractérisée en ce que les premier et deuxième circuits (101, 102) sont des circuits numériques, les premières bornes (104) de connexion et les deuxièmes bornes (105) de connexion supportant toutes une même tension de niveau bas et une même tension de niveau haut. Afficheur (1000) comprenant une matrice de pixels (Px) et au moins une puce (100a, 100b) électronique selon l’une quelconque des revendications 1 à 12 pour commander l’affichage des pixels (Px).