FR 3135348 A1 20231110 FR 2204245 A 20220504 Une structure semi-conductrice comprend : - une tranche semi-conductrice comprenant un ou plusieurs dispositifs semi-conducteurs ; - une inductance fixée à une surface supérieure de ladite tranche semi-conductrice ; et - une couche de redistribution connectant électriquement l’inductance à au moins un desdits un ou plusieurs dispositifs semi-conducteurs. Fig. 1 Inductances sur puce Domaine technique La présente invention concerne les inductances sur puce, et en particulier les inductances qui sont imprimées par transfert d’un substrat natif sur une tranche cible. Contexte Les inductances de haute qualité sont importantes pour de nombreuses applications RF telles que les amplificateurs à faible bruit (LNA) pour obtenir un faible bruit et les amplificateurs de puissance (PA) pour obtenir une efficacité de puissance ajoutée (PAE) élevée. De telles inductances sont souvent pourvues au niveau de la carte de circuit imprimé (PCB), car ces dispositifs montés en surface (SMD) ont traditionnellement été capables d’offrir un facteur de qualité (Q) significativement plus élevé par rapport aux inductances intégrées (sur puce). Résumé Conformément à un premier aspect de l’invention, il est prévu une structure semi-conductrice comprenant : une tranche semi-conductrice comprenant un ou plusieurs dispositifs semi-conducteurs ; une inductance fixée à ladite tranche semi-conductrice ; et une couche de redistribution connectant électriquement l’inductance à au moins un desdits un ou plusieurs dispositifs semi-conducteurs. Dans un développement du premier aspect, ladite inductance comprend un noyau métallique et une couche diélectrique recouvrant au moins partiellement ledit noyau métallique. Dans un autre développement du premier aspect, ladite couche diélectrique comprend des nanoparticules de cobalt. Dans un autre développement du premier aspect, ladite couche diélectrique est un film de nanocomposite de polystyrène au cobalt revêtu de carbone (Co/C-PS). Dans un autre développement du premier aspect, ladite couche diélectrique comprend une couche de SiON sur un côté dudit noyau métallique faisant face à ladite tranche semi-conductrice. Dans un autre développement du premier aspect, au moins une partie de ladite couche diélectrique est configurée pour avoir une perméabilité magnétique relative de 3. Dans un autre développement du premier aspect, ladite inductance contient une seule spire de bobine. Dans un autre développement du premier aspect, ladite inductance comprend plusieurs spires de bobine. Dans un autre développement du premier aspect, ladite tranche semi-conductrice est une tranche de silicium sur isolant (SOI). Dans un autre développement du premier aspect, ladite structure semi-conductrice comprend en outre une couche adhésive entre ladite inductance et ladite tranche semi-conductrice. Dans un autre développement du premier aspect, ladite couche adhésive comprend au moins un élément parmi le benzocyclobutène (BCB) et un matériau photoélectrique. Conformément à un deuxième aspect de l’invention, il est prévu un amplificateur à faible bruit, LNA, comprenant une structure semi-conductrice selon les différents modes de réalisation de l’invention, où ladite inductance est une inductance d’entrée dudit amplificateur à faible bruit et au moins l’un desdits dispositifs semi-conducteurs est un transistor connecté à ladite inductance. Conformément à un troisième aspect de l’invention, il est prévu un amplificateur de puissance, PA, comprenant une structure semi-conductrice selon les différents modes de réalisation de l’invention, où ladite inductance est une inductance de sortie dudit amplificateur de puissance et au moins un desdits dispositifs semi-conducteurs est un transistor connecté à ladite inductance. Conformément à un quatrième aspect de l’invention, il est prévu un procédé de formation d’une structure semi-conductrice, le procédé comprenant : la formation d’une inductance sur un substrat ; la formation d’un ou plusieurs dispositifs semi-conducteurs dans une tranche semi-conductrice ; et le transfert de ladite inductance dudit substrat sur ladite tranche semi-conductrice ; et la formation d’une couche de redistribution connectant électriquement ladite inductance à au moins un desdits un ou plusieurs dispositifs semi-conducteurs. Dans un développement du quatrième aspect, ladite étape de formation de ladite inductance comprend la fourniture d’un noyau métallique et la fourniture d’une couche diélectrique recouvrant au moins partiellement ledit noyau métallique. Dans un développement du quatrième aspect, ledit procédé comprend en outre la fourniture de nanoparticules de cobalt dans ladite couche diélectrique. Dans un développement du quatrième aspect, ledit procédé comprend en outre la fourniture d’une couche adhésive sur ladite tranche semi-conductrice avant ladite étape de transfert. Dans un développement du quatrième aspect, ladite étape de transfert comprend l’impression par micro transfert, µTP. Des modes de réalisation sont décrits ci-après en référence aux dessins annexés. Brève description des dessins [La ] représente une coupe transversale schématique d’une structure semi-conductrice avec une inductance µTP sur une tranche de SOI selon un mode de réalisation ; [La ] représente une vue de dessus schématique d’une structure semi-conductrice comprenant une inductance avec une seule spire de bobine selon un mode de réalisation ; [La ] représente une vue de dessus schématique d’une structure semi-conductrice comprenant une inductance avec plusieurs spires de bobine selon un mode de réalisation ; [La ] représente un diagramme schématique illustrant un procédé de formation d’une structure semi-conductrice selon un mode de réalisation ; [La ] représente un diagramme schématique illustrant un procédé de formation d’une structure semi-conductrice selon un autre mode de réalisation ; [La ] représente un tracé représentant le facteur de qualité de différentes inductances en fonction de la fréquence ; [La ] représente un tracé représentant le facteur de qualité maximal en fonction de la densité d’inductance ; [La ] représente un diagramme de circuit d’un amplificateur à faible bruit ; et [La ] représente un diagramme de circuit d’un amplificateur de puissance. Description détaillée La représente une coupe transversale d’une structure semi-conductrice 2 selon un mode de réalisation. La structure comprend une inductance 4 imprimée par micro-transfert (µTP). L’inductance 4 comprend un noyau métallique 6, typiquement en cuivre, entouré d’une couche diélectrique 8 à haute perméabilité comprenant des nanoparticules de cobalt. La couche diélectrique 8 contenant du cobalt est typiquement recouverte d’une couche diélectrique mince 9 (par exemple, de l’oxyde de silicium) prévue dans le cadre du processus d’impression par micro-transfert avant de soulever l’inductance 4 du substrat natif. L’inductance 4 est fixée à une tranche cible 10 qui est une tranche de SOI comprenant des couches métalliques et une couche de silicium active 12 comprenant des dispositifs semi-conducteurs tels que des transistors et des diodes formés par des régions dopées dans la couche de silicium active 12. La tranche comprend une couche d’oxyde enterrée (BOX) 14 séparant la couche supérieure 12 du silicium non épitaxié sous-jacent à haute résistivité 16. L’inductance 4 est connectée à la technologie SOI par une couche de redistribution supérieure (RDL) 18 par l’intermédiaire d’une couche métallique supérieure 20 de la tranche de SOI. Une couche de passivation 22 recouvre la structure semi-conductrice 2. Typiquement, l’inductance 4 est fixée sur le dessus de l’empilement BEOL (back end of line – extrémité de fin de ligne) 23 de la tranche de SOI. L’empilement BEOL 23 comprend des couches métalliques (par exemple quatre ou six couches métalliques incluant une couche métallique supérieure) séparées par des couches diélectriques interstitielles et connectées par des trous de liaison. Les nanoparticules de cobalt dans la couche diélectrique 8 augmentent la perméabilité magnétique relative (µ r ), ce qui peut augmenter le facteur de qualité de l’inductance 4. Cependant, étant donné que la couche diélectrique 8 serait affectée par les températures de traitement requises pour former des dispositifs semi-conducteurs dans la couche de silicium active, la formation de l’inductance directement sur la tranche 10 ne fournirait pas les mêmes propriétés avantageuses du dispositif. Par conséquent, l’inductance 4 est formée séparément sur un autre substrat (le substrat natif), puis imprimée par transfert sur la tranche cible 10, qui a déjà été préparée. Par exemple, la couche de silicium active 12 peut être remplie de dispositifs semi-conducteurs dans un procédé CMOS et l’inductance 4 peut être imprimée par transfert après achèvement du procédé BEOL (back end of line). La représente une vue de dessus d’une structure semi-conductrice selon un mode de réalisation, qui peut être le même mode de réalisation que celui illustré à la . Les mêmes numéros de référence sont utilisés dans les différentes figures pour désigner des caractéristiques similaires ou équivalentes afin de faciliter la compréhension et ne sont pas destinés à limiter les modes de réalisation illustrés. La structure 2 comprend une inductance 4 contenant une seule spire de bobine 24. L’inductance 4 est reliée à une RDL 18, qui relie électriquement l’inductance 4 à la couche métallique 20 de la tranche cible. La représente une vue de dessus d’une structure semi-conductrice 2 selon un autre mode de réalisation, qui peut être le même mode de réalisation que celui illustré à la . La structure 2 comprend une inductance 4 comprenant trois spires de bobine 24. L’inductance 4 est reliée à la RDL 18, qui relie électriquement l’inductance 4 à la couche métallique 20 de la tranche cible. La RDL 18 assure les interconnexions entre les différentes spires 24 de l’inductance 4. La représente un diagramme schématique du procédé de transfert de l’inductance 4 du substrat natif (non représenté) vers la tranche cible 10. L’inductance 4 comprend un noyau métallique 6 comprenant du cuivre et recouvert d’une couche diélectrique 8 comprenant des nanoparticules de cobalt. La couche diélectrique 8 est configurée, par la densité de nanoparticules de cobalt, pour présenter une permittivité relative d’environ trois (µ r ≈ 3). Une couche diélectrique µTP 9 recouvre la couche diélectrique 8 de cobalt. La tranche cible 10 étant une tranche de SOI comprend trois couches étant la couche de silicium active 12 au sommet, la couche d’oxyde enterrée 14 au milieu et la couche sous-jacente de silicium non épitaxié 16. Des dispositifs semi-conducteurs, tels que des transistors, des diodes, des résistances de puits, etc. ont déjà été formés dans la couche de silicium active 12 avant le processus de transfert. Ceci peut résoudre l’incompatibilité de processus de la formation de l’inductance intégrée 4 et de la tranche de SOI. Une couche d’adhésif (colle) 17 peut être appliquée sur la tranche cible 10 ou sur l’inductance 4 pour fixer l’inductance 4 à la tranche 10. Après avoir fixé l’inductance 4, une RDL (non représentée) peut être formée pour connecter électriquement l’inductance 4 à la tranche cible 10. La tranche de SOI 10 comprend une couche d’oxyde 23 (et éventuellement une ou plusieurs couches métalliques, par exemple dans un empilement BEOL) sur la couche active 12. Quatre inductances différentes, dont une selon un mode de réalisation, ont été simulées et comparées. Les résultats sont résumés dans le tableau 1. Inductance Spécification L (pH) R (Ω) Q Qmax SRF (GHz) Spires OD (µm) 1 µTP avec Cobalt (mode de réalisation) 925 0,549 21,2 55,8 61 1 320 2 µTP sans cobalt (mode de réalisation) 754 0,532 17,8 49,8 67 1 320 3 BEOL Cu 2 spires 918 0,943 12,23 34 32 2 185 4 BEOL Cu 1 spire 738 0,69 13,2 48 59,6 1 320 En comparant les inductances 1 et 2, le diélectrique au cobalt augmente la valeur de l’inductance pour une résistance parasite donnée et fournit un Q (à 2 GHz) et un Qmax supérieurs. Si l’on compare les inductances 1 et 3, pour une valeur d’inductance sensiblement identique, la résistance parasite du modèle est presque réduite de moitié tandis que la fréquence d’auto-résonance (SRF) est presque deux fois plus élevée. La SRF fournit un seuil supérieur pour la plage de fréquences de l’inductance, au-delà duquel l’inductance ne se comporte plus comme une inductance. Si l’on compare les inductances 1 et 4, les inductances ont les mêmes dimensions et offrent des performances comparables, mais l’inductance 1 offre une valeur d’inductance plus élevée (d’environ +25 %). Dans l’ensemble, l’inductance imprimée par micro-transfert avec une couche diélectrique comprenant du cobalt fournit les meilleures performances. La illustre un autre procédé, dans lequel l’inductance 4 comprend une couche diélectrique 8 comprenant du SiON (sans cobalt) sur un côté du noyau métallique 6, qui est fixé à la tranche cible 10. En n’entourant pas l’ensemble du noyau métallique 6 de l’inductance avec un diélectrique comprenant du cobalt, l’étape de formation de l’inductance sur la tranche native peut être simplifiée. Par exemple, le cuivre du noyau métallique 6 peut être déposé sur une couche de SiON, ce qui est suivi d’un dépôt ou d’un revêtement du cuivre avec un matériau diélectrique comprenant des nanoparticules de cobalt. La couche de SiON peut être fixée à la tranche cible 10 par une couche adhésive 17 sur la tranche 10. Une couche diélectrique µTP 9 recouvre l’inductance 4. La représente un graphique comparant le facteur de qualité des quatre inductances du tableau 1. Le tracé 28 correspond à l’inductance 1 (µTP avec cobalt) du tableau 1, le tracé 30 correspond à l’inductance 2 (µTP sans cobalt), le tracé 32 correspond à l’inductance 4 (MIMJ 1 spire), et le tracé 34 correspond à l’inductance 3 (MIMJ 2 spires). Comme on peut le voir sur le graphique, le facteur de qualité de l’inductance 28 imprimée par transfert avec une couche diélectrique comprenant du cobalt présente un facteur de qualité plus élevé sur l’ensemble du spectre de fréquences. A 2 GHz, qui est une fréquence d’intérêt pour de nombreuses applications, le facteur de qualité du mode de réalisation est de 21,2, tandis que l’autre inductance la plus proche a un facteur de qualité de 17,8. La représente un graphique qui compare le Qmax de différentes inductances et la fréquence à laquelle le Qmax se produit. En particulier, les Qmax de trois inductances µTP avec cobalt sont montrés et comparés aux Qmax de cinq différents dispositifs montés en surface de Murata®. Comme on peut le voir, les inductances µTP au cobalt ont une fréquence de travail plus élevée pour une densité d’inductance donnée par rapport aux dispositifs montés en surface. De même, le graphique montre que les inductances µTP au cobalt ont un facteur de qualité maximal plus élevé que les autres inductances intégrées. La représente un diagramme de circuit d’un amplificateur à faible bruit (LNA) 36 comprenant une inductance 38 selon un mode de réalisation. Le LNA 36 comprend une structure cascode 40 comprenant deux transistors. La résistance parasite de l’inductance d’entrée 38 ajoute directement du bruit à l’ensemble du LNA 36. Par conséquent, le facteur de bruit (NF) de l’inductance d’entrée ~ perte de l’inductance. L’inductance µTP 38 a un facteur Q très élevé. Pour un L donné, la résistance parasite de l’inductance µTP est inférieure à celle d’une inductance intégrée classique. Par conséquent, le bruit d’inductance ajouté peut être significativement plus faible pour l’inductance µTP à Q élevé 38. La représente un diagramme de circuit d’un amplificateur de puissance (PA) 42 comprenant une inductance 38 selon un mode de réalisation. La résistance parasite de l’inductance d’adaptation de sortie 38 dégrade directement l’efficacité de puissance ajoutée (PAE) de l’ensemble du PA. 0,1 dB de perte dans le réseau d’adaptation de sortie entraîne 1 point de PAE. Plus la perte de l’inductance est importante, plus RFout est faible. L’inductance µTP 38 peut avoir un facteur Q très élevé. Pour un L donné, la résistance parasite peut être plus faible pour l’inductance µTP 38 par rapport à une inductance intégrée classique. Par conséquent, la perte du PA peut être significativement plus faible pour l’inductance µTP à Q élevé 38. En général, les modes de réalisation divulgués ici fournissent une structure semi-conductrice (typiquement une puce ou une partie de puce) comprenant une tranche semi-conductrice comprenant un ou plusieurs dispositifs semi-conducteurs (par exemple des transistors et des diodes formés par des régions dopées dans la tranche), une inductance fixée à ladite tranche semi-conductrice (typiquement fixée à l’empilement BEOL de la tranche cible), et une couche de redistribution connectant électriquement l’inductance à au moins un desdits un ou plusieurs dispositifs semi-conducteurs. Typiquement, la RDL est formée de lignes de cuivre reliant l’inductance à la tranche ou, plus précisément, à l’empilement BEOL (back end of line) de la tranche. Par exemple, l’empilement BEOL de la tranche peut comprendre une couche métallique supérieure connectée à un ou plusieurs dispositifs dans une couche active de la tranche, et la RDL peut connecter l’inductance à ladite couche métallique. Une couche de passivation peut recouvrir la RDL et peut comprendre des ouvertures pour former d’autres connexions hors puce. L’inductance est une inductance intégrée, directement fixée à la tranche semi-conductrice, et non un dispositif appelé dispositif monté en surface (SMD), qui peut être connecté à une puce par des connexions externes (par exemple des fils soudés) à une carte de circuit imprimé (PCB). La structure semi-conductrice peut permettre des inductances à facteur de qualité élevé au niveau de la puce (c’est-à-dire des inductances intégrées plutôt que des SMD). Les modes de réalisation décrits peuvent permettre d’améliorer les performances du dispositif, par exemple, par des interconnexions plus courtes (fournies par la RDL) avec un facteur de qualité similaire par rapport à la technologie SMD. Les modes de réalisation peuvent également permettre une meilleure intégration, car il n’est pas nécessaire d’avoir des inductances SMD (externes) au niveau de la PCB. L’inductance comprend typiquement un noyau métallique (par exemple en cuivre) et une couche diélectrique recouvrant au moins partiellement ledit noyau métallique. La couche diélectrique peut être située sur toute la longueur de la bobine de l’inductance. La couche diélectrique peut avoir une épaisseur comprise entre 2 µm et 40 µm. De préférence, la couche diélectrique comprend des nanoparticules de cobalt, qui peuvent augmenter la perméabilité magnétique relative de la couche diélectrique et ainsi l’induction de l’inductance. Par exemple, la densité/quantité de cobalt peut être configurée pour fournir une perméabilité magnétique relative d’environ 3. La couche diélectrique peut comprendre un film nanocomposite de polystyrène au cobalt revêtu de carbone (Co/C-PS). La couche diélectrique peut comprendre une couche de SiON sur un côté dudit noyau métallique faisant face à ladite tranche semi-conductrice. Lors de la formation de l’inductance, le noyau métallique peut être formé sur une couche de SiON, qui est soulevée sur la tranche cible lors du transfert de l’inductance depuis le substrat natif. Dans ce mode de réalisation, et si le noyau métallique présente une coupe transversale sensiblement rectangulaire (perpendiculaire à la direction du flux de courant), le matériau diélectrique contenant du cobalt peut couvrir trois côtés (gauche, supérieur et droit) tandis que le SiON (sans cobalt) peut couvrir le quatrième côté (inférieur), qui est fixé à la tranche semi-conductrice. L’inductance peut contenir une seule spire de bobine, qui fournit une valeur d’inductance inférieure à celle d’une bobine à plusieurs spires, mais qui peut simplifier le processus de fabrication et fournir une solution peu complexe. Une seule spire peut également fournir une SRF plus élevée par rapport aux spires multiples, car la capacité parasite entre les spires multiples peut diminuer de manière significative la SRF. En variante, l’inductance peut comprendre plusieurs spires de bobine (par exemple, 2, 3 ou 4 spires). Dans le cas de spires multiples, une deuxième RDL peut être utilisée pour connecter les spires sans court-circuit. La tranche semi-conductrice peut être une tranche de silicium sur isolant (SOI). Par exemple, la tranche peut comprendre une couche supérieure qui est une couche de silicium active comprenant lesdits dispositifs semi-conducteurs. Les dispositifs semi-conducteurs peuvent être formés en dopant la tranche de SOI avant de fixer l’inductance. La tranche peut comprendre une pluralité de couches métalliques connectées aux dispositifs semi-conducteurs. La RDL peut alors être connectée à la couche métallique supérieure de la pluralité de couches métalliques. La structure semi-conductrice peut en outre comprendre une couche adhésive entre ladite inductance et ladite tranche semi-conductrice. La couche adhésive fixe l’inductance à la tranche après le transfert de l’inductance depuis son substrat d’origine. La couche adhésive peut comprendre au moins un élément parmi le benzocyclobutène (BCB) et un matériau photo-électrique tel que l’InterVia TM . D’autres modes de réalisation fournissent un amplificateur à faible bruit (LNA) comprenant une structure semi-conductrice telle que décrite ici, où l’inductance est une inductance d’entrée du LNA et au moins un des dispositifs semi-conducteurs de la tranche cible est un transistor connecté à l’inductance. Par exemple, le LNA peut comprendre une structure cascode avec un émetteur (ou une source) commun(e) et une base/grille commune, où l’inductance est connectée à la base/grille de l’émetteur ou de la source commun(e). Un autre mode de réalisation fournit un amplificateur de puissance (PA) comprenant une structure semi-conductrice telle que décrite ici, où l’inductance est un inductance de sortie du PA et au moins un des dispositifs semi-conducteurs est un transistor connecté à l’inductance. Il est également divulgué ici un procédé de formation d’une structure semi-conductrice, telle que la structure semi-conductrice décrite ci-dessus. Le procédé comprend la formation d’une inductance sur un substrat (le substrat natif), la formation d’un ou plusieurs dispositifs semi-conducteurs dans une tranche (la tranche cible, par exemple une tranche de SOI), et le transfert de ladite inductance dudit substrat sur ladite tranche (typiquement sur l’empilement BEOL de la tranche cible). Le procédé comprend en outre la formation d’une couche de redistribution connectant électriquement ladite inductance à au moins un desdits un ou plusieurs dispositifs semi-conducteurs (par exemple par l’intermédiaire du métal supérieur de l’empilement BEOL). L’étape de formation de l’inductance peut comprendre la fourniture d’un noyau métallique et la fourniture d’une couche diélectrique recouvrant au moins partiellement ledit noyau métallique. Par exemple, du cuivre peut être déposé sur la tranche cible, puis recouvert d’un matériau diélectrique avec des nanoparticules de cobalt en suspension. Le procédé peut en outre comprendre la fourniture d’une couche adhésive sur l’inductance ou sur la tranche cible avant le transfert. L’étape de transfert peut comprendre l’impression par micro-transfert, µTP. Structure semi-conductrice (2) comprenant : - une tranche semi-conductrice (10) comprenant un ou plusieurs dispositifs semi-conducteurs ; - une inductance (4) fixée à ladite tranche semi-conductrice ; et - une couche de redistribution (18) connectant électriquement l’inductance (4) à au moins un desdits un ou plusieurs dispositifs semi-conducteurs. Structure semi-conductrice (2) selon la revendication 1, dans laquelle ladite inductance comprend un noyau métallique (6) et une couche diélectrique (8) recouvrant au moins partiellement ledit noyau métallique. Structure semi-conductrice (2) selon la revendication 2, dans laquelle ladite couche diélectrique (8) comprend des nanoparticules de cobalt. Structure semi-conductrice (2) selon la revendication 2 ou la revendication 3, dans laquelle ladite couche diélectrique (8) est un film nanocomposite de polystyrène au cobalt revêtu de carbone (Co/C-PS). Structure semi-conductrice (2) selon l’une quelconque des revendications 2 à 4, dans laquelle ladite couche diélectrique (8) comprend une couche de SiON sur un côté dudit noyau métallique (6) faisant face à ladite tranche semi-conductrice (10). Structure semi-conductrice (2) selon l’une quelconque des revendications 2 à 5, dans laquelle au moins une partie de ladite couche diélectrique (8) est configurée pour avoir une perméabilité magnétique relative de 3. Structure semi-conductrice (2) selon l’une quelconque des revendications précédentes, dans laquelle ladite inductance (4) contient une seule spire de bobine. Structure semi-conductrice (2) selon l’une quelconque des revendications 1 à 6, dans laquelle ladite inductance (4) comprend plusieurs spires de bobine. Structure semi-conductrice (2) selon l’une quelconque des revendications précédentes, dans laquelle ladite tranche semi-conductrice (10) est une tranche de silicium sur isolant, SOI. Structure semi-conductrice (2) selon l’une quelconque des revendications précédentes, comprenant en outre une couche adhésive (17) entre ladite inductance (4) et ladite tranche semi-conductrice (10). Structure semi-conductrice (2) selon la revendication 10, dans laquelle ladite couche adhésive (17) comprend au moins un élément parmi le benzocyclobutène (BCB) et un matériau photodiélectrique. Amplificateur à faible bruit (36) comprenant une structure semi-conductrice (2) selon l’une quelconque des revendications précédentes, dans lequel ladite inductance (38) est une inductance d’entrée dudit amplificateur à faible bruit (36) et au moins un desdits dispositifs semi-conducteurs est un transistor (40) connecté à ladite inductance (38). Amplificateur de puissance (42) comprenant une structure semi-conductrice (2) selon l’une quelconque des revendications 1 à 11, dans lequel ladite inductance (38) est une inductance de sortie dudit amplificateur de puissance (42) et au moins l’un desdits dispositifs semi-conducteurs est un transistor connecté à ladite inductance. Procédé de formation d’une structure semi-conductrice, le procédé comprenant : - la formation d’une inductance (4) sur un substrat ; - la formation d’un ou plusieurs dispositifs semi-conducteurs dans une tranche semi-conductrice (10) ; et - le transfert de ladite inductance dudit substrat sur ladite tranche semi-conductrice (10) ; et - la formation d’une couche de redistribution (18) connectant électriquement ladite inductance (4) à au moins un desdits un ou plusieurs dispositifs semi-conducteurs. Procédé selon la revendication 14, dans lequel ladite étape de formation de ladite inductance (4) comprend la fourniture d’un noyau métallique (6) et la fourniture d’une couche diélectrique (8) recouvrant au moins partiellement ledit noyau métallique. Procédé selon la revendication 15, comprenant en outre la fourniture de nanoparticules de cobalt dans ladite couche diélectrique (8). Procédé selon l’une quelconque des revendications 14 à 16, comprenant en outre la fourniture d’une couche adhésive (17) sur ladite tranche semi-conductrice avant ladite étape de transfert. Procédé selon l’une quelconque des revendications 14 et 17, dans lequel ladite étape de transfert comprend une impression par micro-transfert (µTP).