FR 3134487 A1 20231013 FR 2203131 A 20220406 Dispositif de copie d'un courant La présente description concerne un dispositif (1041 ; 1061) comprenant un nœud d'entrée (1041i ; 1061i) recevant un premier courant (I1 ; I2) un nœud de sortie (1041o ; 1061o) fournissant un deuxième courant (I3 ; I4), une première résistance (RA) connectée entre le nœud d'entrée et un premier nœud (108) recevant une tension d'alimentation (VSS), un transistor MOS (M2) ayant une source connectée au premier nœud (108) et un drain relié au nœud de sortie (1041o ; 1061o), une deuxième résistance (RS) ayant une première borne connectée à une grille du transistor MOS (M2), un circuit de polarisation (200) fournissant une tension de polarisation sur une deuxième borne de la deuxième résistance (RS), et un condensateur (C) connecté entre le nœud d'entrée (1041i ; 1061i) et la grille du premier transistor MOS (M2). Figure pour l'abrégé : Fig. 2 Dispositif de copie d'un courant La présente description concerne de façon générale des circuits électroniques et des dispositifs électroniques et, plus particulièrement, des circuits et dispositifs électroniques de copie d'un courant. Des dispositifs de copie du courant, tels que des miroirs de courant mis en œuvre à l'aide de transistors MOS (de l'anglais "Metal Oxide Semiconductor transistors", transistors métal oxyde semiconducteur), sont connus. Ces dispositifs connus reçoivent un courant d'entrée sur un nœud d'entrée et fournissent un courant de sortie sur un nœud de sortie, de sorte que le courant de sortie soit une image du courant d'entrée. En d'autres mots, le courant de sortie est déterminé par le courant d'entrée. Par exemple, le courant de sortie est proportionnel, par exemple égal, au courant d'entrée. Dans ces dispositifs connus, une modification de la valeur du courant d'entrée provoque une modification correspondante de la valeur du courant de sortie. Il existe un besoin de pallier tout ou partie des inconvénients des dispositifs connus de copie d'un courant. Par exemple, dans des dispositifs connus de copie d'un courant, lorsque le courant de sortie est utilisé pour charger ou décharger un élément capacitif, lorsqu'une modification de la valeur du courant d'entrée apparaît, une modification correspondante de la valeur du courant de sortie peut être retardée par rapport à la modification de la valeur du courant d'entrée. Il serait préférable, par exemple, de réduire le retard entre la modification du courant d'entrée et la modification correspondante du courant de sortie. Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs connus de copie d'un courant. Un mode de réalisation propose un dispositif comprenant : un nœud d'entrée configuré pour recevoir un premier courant ; un nœud de sortie configuré pour fournir un deuxième courant déterminé par le premier courant ; une première résistance ayant une première borne connectée au nœud d'entrée et une deuxième borne reliée à un premier nœud configuré pour recevoir une première tension d'alimentation ; un premier transistor MOS ayant une source connectée au premier nœud et un drain relié au nœud de sortie du dispositif ; une deuxième résistance ayant une première borne connectée à une grille du premier transistor MOS ; un circuit de polarisation configuré pour fournir une tension de polarisation sur une deuxième borne de la deuxième résistance ; et un premier condensateur connecté entre le nœud d'entrée et la grille du premier transistor MOS. Selon un mode de réalisation, le drain du premier transistor est connecté au nœud de sortie. Selon un mode de réalisation, le dispositif comprend en outre un deuxième transistor MOS ayant un canal du même type que le canal du premier transistor MOS, le deuxième transistor MOS reliant le drain du premier transistor MOS au nœud de sortie et étant connecté en série avec le premier transistor MOS. Selon un mode de réalisation, le circuit de polarisation comprend un troisième transistor MOS ayant un canal du même type que le canal du premier transistor MOS, le troisième transistor MOS ayant un drain et une grille connectés l'un à l'autre et une source connectée au premier nœud, la grille du troisième transistor MOS étant connectée à la deuxième borne de la deuxième résistance. Selon un mode de réalisation, le troisième transistor MOS est connecté en série avec la première résistance. Selon un mode de réalisation, le troisième transistor MOS a son drain connecté à la deuxième borne de la première résistance. Selon un mode de réalisation, le circuit de polarisation comprend en outre une source de courant connectée en série avec le troisième transistor MOS. Selon un mode de réalisation, la deuxième borne de la première résistance est connectée au premier nœud. Selon un mode de réalisation, le circuit de polarisation comprend en outre un deuxième condensateur connecté entre la grille du troisième transistor MOS et le premier nœud. Un mode de réalisation propose un amplificateur, par exemple un amplificateur à transconductance, comprenant : un premier dispositif tel que décrit précédemment ; un deuxième dispositif tel que décrit précédemment, le nœud de sortie du deuxième dispositif étant relié, de préférence connecté, à un nœud de sortie de l'amplificateur ; une paire différentielle comprenant : - un premier transistor MOS ayant un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée du premier dispositif et une grille connectée à une première entrée de l'amplificateur, et - un deuxième transistor MOS ayant un canal du même type que le canal du premier transistor MOS de la paire différentielle, un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée du deuxième dispositif et une grille connectée à une deuxième entrée de l'amplificateur ; et une source de courant pour polariser la paire différentielle, la source de courant ayant une borne reliée, de préférence connectée, à une deuxième borne de conduction de chacun des premier et deuxième transistors MOS de la paire différentielle et une autre borne reliée, de préférence connectée, à un nœud configuré pour recevoir un deuxième potentiel d'alimentation. Un mode de réalisation propose un amplificateur, comprenant : un premier dispositif tel que décrit précédemment ; un deuxième dispositif tel que décrit précédemment, le nœud de sortie du deuxième dispositif étant relié, de préférence connecté, à un nœud de sortie de l'amplificateur ; une paire différentielle comprenant : - un premier transistor MOS ayant un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée du premier dispositif et une grille connectée à une première entrée de l'amplificateur, et - un deuxième transistor MOS ayant un canal du même type que le canal du premier transistor MOS de la paire différentielle, un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée du deuxième dispositif et une grille connectée à une deuxième entrée de l'amplificateur ; et une source de courant pour polariser la paire différentielle, la source de courant ayant une borne reliée, de préférence connectée, à une deuxième borne de conduction de chacun des premier et deuxième transistors MOS de la paire différentielle et une autre borne reliée, de préférence connectée, à un nœud configuré pour recevoir un deuxième potentiel d'alimentation. Selon un mode de réalisation, l'amplificateur comprend en outre un amplificateur supplémentaire, par exemple un amplificateur à transconductance supplémentaire, ayant une première entrée reliée, de préférence connectée, à la grille du premier transistor MOS de la paire différentielle, une deuxième entrée reliée, de préférence connectée, à la grille du deuxième transistor de la paire différentielle, et une sortie reliée, de préférence connectée, au nœud de sortie de l'amplificateur. Selon un mode de réalisation, le circuit de polarisation du premier dispositif est également le circuit de polarisation du deuxième dispositif. Selon un mode de réalisation, l'amplificateur comprend en outre un premier circuit relié au nœud de sortie du premier dispositif, au nœud de sortie de l'amplificateur et au nœud configuré pour recevoir le deuxième potentiel d'alimentation, dans lequel le premier circuit est configuré pour recevoir le deuxième courant du premier dispositif et pour fournir un courant proportionnel à ce deuxième courant au nœud de sortie de l'amplificateur. Selon un mode de réalisation, l'amplificateur est adapté pour mettre en œuvre une fonction de transimpédance entre ses entrées et son nœud de sortie. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un circuit d'un exemple d'un amplificateur à transconductance comprenant des dispositifs connus de copie d'un courant ; la représente un circuit d'un amplificateur à transconductance comprenant des dispositifs de copie d'un courant selon un mode de réalisation ; la illustre avec des chronogrammes un fonctionnement de l'amplificateur de la selon un mode de réalisation ; la représente une variante de mode de réalisation d'un dispositif de copie d'un courant ; la représente une autre variante de mode de réalisation d'un dispositif de copie d'un courant ; et la représente un circuit d'un amplificateur à transconductance similaire à celui de la comprenant des dispositifs de copie d'un courant selon encore une autre variante de mode de réalisation. Dispositif de copie d'un courant (1041 ; 1061) comprenant : un nœud d'entrée (1041i ; 1061i) configuré pour recevoir un premier courant (I1 ; I2) ; un nœud de sortie (1041o ; 1061o) configuré pour fournir un deuxième courant (I3 ; I4) déterminé par le premier courant ; une première résistance (RA) ayant une première borne connectée au nœud d'entrée et une deuxième borne reliée à un premier nœud (108) configuré pour recevoir une première tension d'alimentation (VSS) ; un premier transistor MOS (M2) ayant une source connectée au premier nœud (108) et un drain relié au nœud de sortie (1041o ; 1061o) du dispositif ; une deuxième résistance (RS) ayant une première borne connectée à une grille du premier transistor MOS (M2) ; un circuit de polarisation (200 ; 201) configuré pour fournir une tension de polarisation sur une deuxième borne de la deuxième résistance (RS) ; et un premier condensateur (C) connecté entre le nœud d'entrée (1041i ; 1061i) et la grille du premier transistor MOS (M2). Dispositif selon la revendication 1, dans lequel le drain du premier transistor (M2) est connecté au nœud de sortie (1041o ; 1061o). Dispositif selon la revendication 1, comprenant en outre un deuxième transistor MOS (M2b) ayant un canal du même type que le canal du premier transistor MOS (M2), le deuxième transistor MOS (M2b) reliant le drain du premier transistor MOS (M2) au nœud de sortie (1041o ; 1061o) et étant connecté en série avec le premier transistor MOS (M2). Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel le circuit de polarisation (200 ; 201) comprend un troisième transistor MOS (M1) ayant un canal du même type que le canal du premier transistor MOS (M2), le troisième transistor MOS (M1) ayant un drain et une grille connectés l'un à l'autre et une source connectée au premier nœud (108), la grille du troisième transistor MOS (M1) étant connectée à la deuxième borne de la deuxième résistance (RS). Dispositif selon la revendication 4, dans lequel le troisième transistor MOS (M1) est connecté en série avec la première résistance (RA). Dispositif selon la revendication 4 ou 5, dans lequel le troisième transistor MOS (M1) a son drain connecté à la deuxième borne de la première résistance (RA). Dispositif selon la revendication 4, dans lequel le circuit de polarisation (201) comprend en outre une source de courant (600) connectée en série avec le troisième transistor MOS (M1). Dispositif selon la revendication 7, dans lequel la deuxième borne de la première résistance (RA) est connectée au premier nœud (108). Dispositif selon la revendication 7 ou 8, dans lequel le circuit de polarisation (201) comprend en outre un deuxième condensateur (C1) connecté entre la grille du troisième transistor MOS (M1) et le premier nœud (108). Amplificateur (AMP1), comprenant : un premier dispositif (1041) selon l'une quelconque des revendications 1 à 6 ; un deuxième dispositif (1061) selon l'une quelconque des revendications 1 à 6, le nœud de sortie (1061o) du deuxième dispositif (1061) étant relié, de préférence connecté, à un nœud de sortie (OUT) de l'amplificateur (AMP1) ; une paire différentielle (Diff) comprenant : - un premier transistor MOS (D1) ayant un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée (1041i) du premier dispositif (1041) et une grille connectée à une première entrée (IN1) de l'amplificateur (AMP1), et - un deuxième transistor MOS (D2) ayant un canal du même type que le canal du premier transistor MOS (D1) de la paire différentielle (Diff), un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée (1061i) du deuxième dispositif (1061) et une grille connectée à une deuxième entrée (IN2) de l'amplificateur (AMP1) ; et une source de courant (100) pour polariser la paire différentielle (Diff), la source de courant ayant une borne reliée, de préférence connectée, à une deuxième borne de conduction de chacun des premier et deuxième transistors MOS (D1, D2) de la paire différentielle (Diff) et une autre borne reliée, de préférence connectée, à un nœud (102) configuré pour recevoir un deuxième potentiel d'alimentation (VDD). Amplificateur, comprenant : un premier dispositif (1041) selon l'une quelconque des revendications 7 à 9 ; un deuxième dispositif (1061) selon l'une quelconque des revendications 7 à 9, le nœud de sortie (1061o) du deuxième dispositif (1061) étant relié, de préférence connecté, à un nœud de sortie (OUT) de l'amplificateur (AMP1) ; une paire différentielle (Diff) comprenant : - un premier transistor MOS (D1) ayant un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée (1041i) du premier dispositif (1041) et une grille connectée à une première entrée (IN1) de l'amplificateur (AMP1), et - un deuxième transistor MOS (D2) ayant un canal du même type que le canal du premier transistor MOS (D1) de la paire différentielle (Diff), un premier nœud de conduction relié, de préférence connecté, au nœud d'entrée (1061i) du deuxième dispositif (1061) et une grille connectée à une deuxième entrée (IN2) de l'amplificateur (AMP1) ; et une source de courant (100) pour polariser la paire différentielle (Diff), la source de courant ayant une borne reliée, de préférence connectée, à une deuxième borne de conduction de chacun des premier et deuxième transistors MOS (D1, D2) de la paire différentielle (Diff) et une autre borne reliée, de préférence connectée, à un nœud (102) configuré pour recevoir un deuxième potentiel d'alimentation (VDD). Amplificateur selon la revendication 11, comprenant en outre un amplificateur supplémentaire (AMP3) ayant une première entrée reliée, de préférence connectée, à la grille du premier transistor MOS (D1) de la paire différentielle (Diff), une deuxième entrée reliée, de préférence connectée, à la grille du deuxième transistor (D2) de la paire différentielle (Diff), et une sortie reliée, de préférence connectée, au nœud de sortie (OUT) de l'amplificateur (AMP1). Amplificateur selon la revendication 11 ou 12, dans lequel le circuit de polarisation (201) du premier dispositif (1041) est également le circuit de polarisation du deuxième dispositif (1061). Amplificateur selon l'une quelconque des revendications 10 à 13, comprenant en outre un premier circuit (114) relié au nœud de sortie (1041o) du premier dispositif (1041), au nœud de sortie (OUT) de l'amplificateur (AMP1) et au nœud (102) configuré pour recevoir le deuxième potentiel d'alimentation (VDD), dans lequel le premier circuit (114) est configuré pour recevoir le deuxième courant (I3) du premier dispositif (1041) et pour fournir un courant (I5) proportionnel à ce deuxième courant (I3) au nœud de sortie (OUT) de l'amplificateur (AMP). Amplificateur selon l'une quelconque des revendications 10 à 14, adapté pour mettre en œuvre une fonction de transimpédance entre ses entrées (IN1, IN2) et son nœud de sortie (OUT).