FR 3132789 A1 20230818 FR 2201326 A 20220215 Contact pour composant électronique La présente description concerne un procédé de fabrication d’un contact (250) sur une région semiconductrice (124, 126) d’un composant électronique (200), ledit procédé comprenant : - une étape de formation d’un empilement de couches adaptées à être électriquement conductrices sur les parois latérales et au fond d’un orifice (251) traversant une région diélectrique (142) du composant électronique, à partir d’une première surface (142A) de ladite région diélectrique, le fond de l’orifice débouchant au droit de la région semiconductrice, ladite étape de formation comprenant la formation d’une couche (253) de polysilicium et d’une couche d’un premier métal en contact avec la couche de polysilicium, ledit premier métal étant choisi dans le groupe des terres rares, et étant adapté à former avec le polysilicium un siliciure de métal ; puis - une étape de recuit thermique adaptée à faire réagir le premier métal et le polysilicium, conduisant à la formation d’une couche (256) de siliciure de métal comprenant au moins une portion s’étendant dans la direction longitudinale de l’orifice. Figure pour l'abrégé : Fig. 2G Contact pour composant électronique La présente description concerne de façon générale les dispositifs électroniques, et plus particulièrement les composants électroniques à base de semiconducteur. Dans un dispositif électronique tel qu'un circuit intégré, des composants électroniques sont généralement connectés à un premier niveau de métal d’une partie d'interconnexion (connue par la personne du métier sous l'acronyme anglo-saxon "BEOL", Back End Of Line). En particulier, certains composants électroniques tels que des transistors, des diodes, etc., comprennent des régions semiconductrices connectées électriquement au premier niveau de métal. Typiquement, un transistor, par exemple de type MOS, comprend de telles régions semiconductrices de drain, source et/ou de grille. Pour ces régions semiconductrices, la connexion électrique est généralement assurée par un plot électriquement conducteur, ou contact, en contact direct d’une part avec la région semiconductrice et d’autre part avec le premier niveau de métal. Il est généralement recherché une résistance la plus faible possible du contact électrique entre la région semiconductrice et le premier niveau de métal. Ceci peut être recherché pour des applications dans lesquelles on cherche à minimiser la résistance d’un transistor en tension, connue sous la dénomination "Ron", sans que cela impacte d’autres facteurs de performance du transistor, par exemple la capacité hors tension, connue sous la dénomination "Coff" que l’on peut également chercher à minimiser. En particulier, ceci peut être recherché lorsqu’il devient difficile d’agir sur les paramètres d’un transistor, par exemple sur le canal ou la grille pour minimiser à la fois le Ron et le Coff. La minimisation du Ron et du Coff est par exemple recherchée pour des composants électroniques utilisés dans des applications de communication RF (radiofréquence), par exemple pour les technologies de commutation de signaux RF (RF switch) et/ou les modules frontaux d’antennes radio (FEM, Front-End Modules). Il existe un besoin d’un contact électrique entre une région semiconductrice d’un composant électronique et un premier niveau de métal d’une partie d'interconnexion, dont la résistance soit la plus faible possible. Un mode de réalisation pallie tout ou partie des inconvénients des contacts de composant électronique connus. Un mode de réalisation prévoit un procédé de fabrication d’un contact sur une région semiconductrice d’un composant électronique, ledit procédé comprenant : - une étape de formation d’un empilement de couches adaptées à être électriquement conductrices sur les parois latérales et au fond d’un orifice traversant une région diélectrique du composant électronique selon une direction longitudinale, le fond de l’orifice débouchant au droit de la région semiconductrice, ladite étape de formation étant réalisée à partir d’une première surface de ladite région diélectrique et comprenant la formation d’une couche de polysilicium et d’une couche d’un premier métal en contact avec la couche de polysilicium, ledit premier métal étant choisi dans le groupe des terres rares, et étant adapté à former avec le polysilicium un siliciure de métal ; puis - une étape de recuit thermique adaptée à faire réagir le premier métal et le polysilicium, conduisant à la formation d’une couche de siliciure de métal comprenant au moins une portion s’étendant dans la direction longitudinale de l’orifice. Selon un mode de réalisation, le composant électronique comprend une couche d’interface de siliciure destinée à former une interface entre ladite région semiconductrice et le contact, le fond de l’orifice débouchant sur ladite couche d’interface de siliciure. Selon un mode de réalisation, l’étape de recuit est réalisée à une température comprise entre 500°C et 850°C, par exemple entre 675°C et 850°C, et/ou pendant une durée comprise entre 30 secondes et 5 minutes. Selon un mode de réalisation, la couche de polysilicium est formée sur les parois latérales et au fond de l’orifice, et la couche du premier métal est formée sur la couche de polysilicium. Selon un mode de réalisation particulier, l’étape de formation comprend en outre la formation d’une couche de barrière de diffusion, après la formation de la couche du premier métal, et sur ladite couche du premier métal. Selon un mode de réalisation particulier, l’étape de formation comprend en outre une étape de remplissage de l’orifice conduisant à la formation d’une couche de remplissage en un deuxième métal, ladite étape de remplissage étant après la formation de la couche du premier métal, par exemple après la formation de la couche de barrière de diffusion. Selon un mode de réalisation, la couche du premier métal est formée sur les parois latérales et au fond de l’orifice, avant la couche de polysilicium. Selon un mode de réalisation particulier, l’étape de formation comprend en outre la formation d’une couche de barrière de diffusion avant la couche du premier métal, et en contact avec ladite couche du premier métal. Selon un mode de réalisation particulier, l’étape de formation comprend en outre la formation d’une couche d’accroche sur les parois latérales et au fond de l’orifice, avant la couche du premier métal, et en contact avec ladite couche du premier métal, ou avant la couche de barrière de diffusion, et en contact avec ladite couche barrière. Selon un mode de réalisation particulier, l’étape de formation comprend une étape de gravure, au moins au fond de l’orifice, d’une portion de la couche de barrière de diffusion et/ou d’une portion de la couche d’accroche, l’étape de gravure étant avant la formation de la couche du premier métal. Selon un mode de réalisation particulier, la formation de la couche de polysilicium correspond à un comblement de l’orifice. Selon un mode de réalisation, le procédé comprend en outre une étape de planarisation des couches de l’empilement, adaptée à faire affleurer le contact à la première surface de la région diélectrique, l’étape de planarisation comprenant par exemple un polissage mécano-chimique. Un mode de réalisation prévoit un composant électronique comprenant au moins un contact sur au moins une région semiconductrice d’un composant électronique, le contact étant disposé dans un orifice traversant une région diélectrique du composant électronique selon une direction longitudinale à partir d’une première surface de ladite région diélectrique, le fond de l’orifice débouchant au droit de la région semiconductrice, ledit contact comprenant une couche de siliciure de métal comprenant au moins une portion s’étendant dans la direction longitudinale de l’orifice. Selon un mode de réalisation, le composant électronique comprend une couche d’interface de siliciure entre la région semiconductrice et le contact, le fond de l’orifice débouchant sur ladite couche d’interface de siliciure. Selon un mode de réalisation, la couche de siliciure de métal présente une forme de U, comprenant des première et deuxième portions s’étendant dans la direction longitudinale de l’orifice, reliées par une troisième portion au niveau du fond de l’orifice. Selon un mode de réalisation, une portion de la couche de siliciure de métal, par exemple la troisième portion, est en contact direct avec la région semiconductrice ou la couche d’interface de siliciure. Selon un mode de réalisation, le composant électronique comprend, par exemple est, un transistor de type MOS disposé dans et sur un substrat, le transistor comprenant une région semiconductrice de grille recouvrant une région de canal située entre une région semiconductrice dopée de drain et une région semiconductrice dopée de source, au moins un contact étant disposé sur la région semiconductrice de drain, la région semiconductrice de source et/ou la région semiconductrice de grille, une couche d’interface de siliciure étant par exemple intercalée entre ladite région semiconductrice et le contact. Selon un mode de réalisation : - le premier métal est choisi parmi : le titane, le cobalt, le platine, le nickel, le tungstène ; - le deuxième métal est le tungstène ou le cuivre ; - le siliciure de métal est un siliciure de titane, un siliciure de cobalt, ou un siliciure de nickel ; - le troisième métal est du titane, du cobalt ou du nickel ; et/ou - la couche de barrière de diffusion comprend du nitrure de titane et/ou une bicouche tantale/nitrure de tantale. Un mode de réalisation prévoit un dispositif électronique comprenant au moins un composant électronique selon un mode de réalisation. Selon un mode de réalisation, ledit dispositif est un commutateur de signaux radiofréquences. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la est une vue en coupe d’un exemple de composant électronique ; la représente schématiquement un détail en coupe d’un contact d’un composant électronique similaire au composant de la ; la , la , la , la , la , et la sont des vues en coupe représentant des étapes d’un procédé de fabrication d’un contact selon un mode de réalisation ; la représente un composant électronique en coupe comprenant deux contacts obtenus par le procédé de fabrication des figures 2A à 2F ; la , la , la , la , la et la sont des vues en coupe représentant des étapes d’un procédé de fabrication d’un contact selon un autre mode de réalisation ; la , la , la et la sont des vues en coupe représentant des étapes d’un procédé de fabrication d’un contact selon un autre mode de réalisation ; et la représente un composant électronique en coupe comprenant deux contacts obtenus par le procédé de fabrication des figures 4A à 4D. Procédé de fabrication d’un contact (250 ; 350 ; 450) sur une région semiconductrice (124, 126) d’un composant électronique (200 ; 300 ; 400), ledit procédé comprenant : - une étape de formation d’un empilement de couches adaptées à être électriquement conductrices sur les parois latérales (251C ; 351C ; 451C) et au fond (251B ; 351B ; 451B) d’un orifice (251 ; 351 ; 451) traversant une région diélectrique (142) du composant électronique selon une direction longitudinale, le fond de l’orifice débouchant au droit de la région semiconductrice (124, 126), ladite étape de formation étant réalisée à partir d’une première surface (142A) de ladite région diélectrique et comprenant la formation d’une couche (253 ; 353 ; 453) de polysilicium et d’une couche (254 ; 354 ; 454) d’un premier métal en contact avec la couche de polysilicium, ledit premier métal étant choisi dans le groupe des terres rares, et étant adapté à former avec le polysilicium un siliciure de métal ; puis - une étape de recuit thermique adaptée à faire réagir le premier métal et le polysilicium, conduisant à la formation d’une couche (256 ; 356 ; 456) de siliciure de métal comprenant au moins une portion (256A, 256B ; 356A, 356B ; 456A, 456B) s’étendant dans la direction longitudinale de l’orifice. Procédé selon la revendication 1, dans lequel le composant électronique comprend une couche d’interface de siliciure (140) destinée à former une interface entre ladite région semiconductrice et le contact (250 ; 350 ; 450), le fond (251B ; 351B ; 451B) de l’orifice (251 ; 351 ; 451) débouchant sur ladite couche d’interface de siliciure. Procédé selon la revendication 1 ou 2, dans lequel l’étape de recuit est réalisée à une température comprise entre 500°C et 850°C, par exemple entre 675°C et 850°C, et/ou pendant une durée comprise entre 30 secondes et 5 minutes. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la couche (253) de polysilicium est formée sur les parois latérales (251C) et au fond (251B) de l’orifice (251), et la couche (254) du premier métal est formée sur la couche (253) de polysilicium. Procédé selon la revendication 4, dans lequel l’étape de formation comprend en outre la formation d’une couche de barrière de diffusion (255), après la formation de la couche (254) du premier métal, et sur ladite couche du premier métal. Procédé selon la revendication 4 ou 5, dans lequel l’étape de formation comprend en outre une étape de remplissage de l’orifice (251) conduisant à la formation d’une couche de remplissage (257) en un deuxième métal, ladite étape de remplissage étant après la formation de la couche (254) du premier métal, par exemple après la formation de la couche de barrière de diffusion (255). Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la couche (354 ; 454) du premier métal est formée sur les parois latérales (351C ; 451C) et au fond (351B ; 451B) de l’orifice (351 ; 451), avant la couche (353 ; 453) de polysilicium. Procédé selon la revendication 7, dans lequel l’étape de formation comprend en outre la formation d’une couche de barrière de diffusion (355 ; 455) avant la couche (354 ; 454) du premier métal, et en contact avec ladite couche du premier métal. Procédé selon la revendication 7 ou 8, dans lequel l’étape de formation comprend en outre la formation d’une couche d’accroche (352 ; 452) sur les parois latérales (351C ; 451C) et au fond (351B ; 451B) de l’orifice (351 ; 451), avant la couche (354 ; 454) du premier métal, et en contact avec ladite couche du premier métal, ou avant la couche de barrière de diffusion (355 ; 455), et en contact avec ladite couche barrière. Procédé selon la revendication 8 ou 9, dans lequel l’étape de formation comprend une étape de gravure, au moins au fond (451B) de l’orifice (451), d’une portion de la couche de barrière de diffusion (455) et/ou d’une portion de la couche d’accroche (452), l’étape de gravure étant avant la formation de la couche (454) du premier métal. Procédé selon l’une quelconque des revendications 7 à 10, dans lequel la formation de la couche (353 ; 453) de polysilicium correspond à un comblement de l’orifice (351 ; 451). Procédé selon l’une quelconque des revendications 1 à 11, comprenant en outre une étape de planarisation des couches de l’empilement, adaptée à faire affleurer le contact (250 ; 350 ; 450) à la première surface (142A) de la région diélectrique (142), l’étape de planarisation comprenant par exemple un polissage mécano-chimique. Composant électronique (200 ; 300 ; 400) comprenant au moins un contact (250 ; 350 ; 450) sur au moins une région semiconductrice (124, 126) d’un composant électronique (200 ; 300 ; 400), le contact étant disposé dans un orifice (251 ; 351 ; 451) traversant une région diélectrique (142) du composant électronique selon une direction longitudinale à partir d’une première surface (142A) de ladite région diélectrique, le fond (251B ; 351B ; 451B) de l’orifice débouchant au droit de la région semiconductrice (124, 126), ledit contact comprenant une couche (256 ; 356 ; 456) de siliciure de métal comprenant au moins une portion (256A, 256B ; 356A, 356B ; 456A, 456B) s’étendant dans la direction longitudinale de l’orifice. Composant électronique (200 ; 300 ; 400) selon la revendication 13, comprenant une couche d’interface de siliciure (140) entre la région semiconductrice (124, 126) et le contact (250 ; 350 ; 450), le fond (251B ; 351B ; 451B) de l’orifice (251 ; 351 ; 451) débouchant sur ladite couche d’interface de siliciure. Composant électronique (400) selon la revendication 14, dans lequel une portion (456C) de la couche de siliciure de métal (456), est en contact direct avec la couche d’interface de siliciure (140). Composant électronique (200 ; 300 ; 400) selon l’une quelconque des revendications 13 à 15, dans lequel la couche de siliciure de métal (256 ; 356 ; 456) présente une forme de U, comprenant des première (256A ; 356A ; 456A) et deuxième (256B ; 356B ; 456B) portions s’étendant dans la direction longitudinale de l’orifice, reliées par une troisième portion (256C ; 356C ; 456C) au niveau du fond (251B ; 351B ; 451B) de l’orifice. Composant électronique (200 ; 300 ; 400) selon l’une quelconque des revendications 13 à 16, ledit composant électronique comprenant, par exemple étant, un transistor de type MOS disposé dans et sur un substrat (120), le transistor comprenant une région semiconductrice de grille (132) recouvrant une région de canal (122) située entre une région semiconductrice dopée de drain (124) et une région semiconductrice dopée de source (126), au moins un contact (250 ; 350 ; 450) étant disposé sur la région semiconductrice de drain, la région semiconductrice de source et/ou la région semiconductrice de grille, une couche d’interface de siliciure (140) étant par exemple intercalée entre ladite région semiconductrice et le contact. Procédé selon l’une quelconque des revendications 1 à 12, dans lequel : - le premier métal est choisi parmi : le titane, le cobalt, le platine, le nickel, le tungstène ; et - le siliciure de métal est un siliciure de titane, un siliciure de cobalt, ou un siliciure de nickel ; . Dispositif électronique comprenant au moins un composant électronique (200 ; 300 ; 400) selon l’une quelconque des revendications 13 à 18. Dispositif selon la revendication 19, ledit dispositif étant un commutateur de signaux radiofréquences.