FR 3134477 A1 20231013 FR 2203158 A 20220406 Substrat comprenant des vias et procédés de fabrication associés L’invention concerne un substrat (3) comprenant une première couche (30) à base d’un matériau semi-conducteur, et une deuxième couche (31) surmontant la première couche. Le substrat (3) comprend une pluralité de vias (32) enterrés s’étendant depuis la deuxième couche (31) sur une portion de la première couche (30), chaque via (32) étant délimité par une paroi latérale (320), une paroi de fond (321), et une paroi supérieure (322) opposée à la paroi de fond (321) , et en ce qu’au moins un ensemble (32a) de la pluralité de vias (32) forme un motif (32b) se répétant le long d’au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches. Le substrat (3) forme ainsi un substrat générique permettant de faciliter l’utilisation des vias pour la fabrication d’un dispositif microélectronique. Figure pour l’abrégé : Fig. 3A Substrat comprenant des vias et procédés de fabrication associés La présente invention concerne le domaine des substrats destinés à fabriquer des dispositifs électroniques et plus particulièrement des dispositifs microélectroniques. Ces substrats peuvent permettre in fine un raccordement électrique et mécanique d’éléments électriques de composants. L’invention trouve pour application avantageuse, mais non limitative, la fabrication de dispositifs microélectroniques. ETAT DE LA TECHNIQUE Il existe un intérêt pour fabriquer des dispositifs microélectroniques en utilisant des vias s’étendant perpendiculairement au plan d’extension principale du substrat. Cela peut être particulièrement intéressant pour la fabrication de microsystèmes électromécaniques (abrégé MEMS, de l’anglais MicroElectroMechanical Systems ). Cela peut en outre être particulièrement intéressant pour la fabrication d’assemblages de composants sur des substrats comprenant des vias pour former des contacts traversants afin de pouvoir interconnecter ces composants en face avant et en face arrière d’un substrat, pour obtenir un dispositif microélectronique. Les composants peuvent ainsi être connectés à un circuit imprimé par exemple par le biais d’un boîtier. Ces substrats peuvent notamment être des substrats semi-conducteurs, par exemple de type semi-conducteur sur isolant, et notamment silicium-sur-isolant SOI (abrégé de l’anglais Silicon-On-Insulator ). La gravure et le remplissage de ces vias (communément désignés TSV, abrégé de l’anglais Through-Silicon-Via pour les substrats à base de silicium) par un matériau électriquement conducteur ou semi-conducteur, sont des étapes de procédé assez spécifiques et souvent réalisées chez les assembleurs (communément désignés OSAT, de l’anglais Outsourced Semi-conductor Assembly and Test) et non les fondeurs. On distingue deux types de vias selon leur moment de fabrication dans la chaîne de fabrication d’un dispositif microélectronique. Les vias dit « TSV-middle » sont généralement fabriqués en milieu de procédé, après la fabrication des motifs d’un composant lors du Front-end-of-line (abrégé FEOL, que l’on peut traduire par début de ligne de fabrication) mais avant le dépôt des couches métalliques du Back-end-of-line (abrégé BEOL, que l’on peut traduire par fin de ligne de fabrication). Cela demande généralement un transfert du substrat et des composants du fondeur à l’assembleur pour la fabrication des vias, ensuite un retour au fondeur pour les étapes du BEOL, et enfin encore un transfert à l’assembleur pour finaliser le procédé. Ces étapes de fabrication sont très contraintes en termes de planéité, de contamination, ce qui est peu compatible avec ces allers-retours entre fondeur et assembleur. Les vias « TSV-last » peuvent être fabriqués en fin de procédé, après les étapes du FEOL et du BEOL. Cela demande généralement un seul transfert du fondeur à l’assembleur, après les étapes du BEOL. Toutefois, les géométries de vias ainsi réalisables sont limitées. Notamment, la densité de vias pouvant être obtenue est limitée. Il existe donc un besoin pour obtenir ces structures sans dépendre des autres étapes de fabrication de la chaîne. Un objet de la présente invention est donc de faciliter la fabrication de vias dans un dispositif microélectronique. Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés. RESUME Pour atteindre cet objectif, selon un premier aspect on prévoit un substrat, notamment pour dispositif microélectronique, comprenant : une première couche à base, et de préférence faite, d’un matériau semi-conducteur, une deuxième couche surmontant la première couche. Le substrat comprend une pluralité de vias enterrés s’étendant depuis la deuxième couche sur une portion de la première couche, chaque via étant délimité par une paroi latérale, une paroi de fond, et une paroi supérieure opposée à la paroi de fond, et au moins un ensemble de la pluralité de vias forme un motif se répétant le long d’au moins une direction du plan d’extension principale des première et deuxième couches. Ainsi, le substrat est générique et comprend des vias non-débouchants préalablement remplis ou configurés pour le remplissage par un organe conducteur électriquement ou semi-conducteur ultérieur. Ceci permet de fournir les vias indépendamment des autres étapes de réalisation d’un dispositif microélectronique. Le substrat comprenant les vias enterrés peut être utilisé pour réaliser le dépôt de couches, par exemple du FEOL et du BEOL, puis les vias peuvent être utilisés pour réaliser l’organe électriquement conducteur ou semi-conducteur désiré, par exemple des interconnexions électriques. En outre, les vias étant fabriqués au préalable, les géométries des vias ne sont pas limitées. Le substrat comporte une matrice de vias qu’il est possible de sélectionner en totalité ou en partie afin de réaliser les organes électriquement conducteurs ou semi-conducteurs désirés au plus adapté de la géométrie voulue. Le substrat générique comprenant ces vias permet donc de faciliter la fabrication des vias et de l’organe conducteur ou semi-conducteur, en pouvant notamment s’adapter à différents dispositifs microélectroniques. On comprend donc que la fabrication des vias est facilitée, notamment au regard des autres étapes de fabrication d’un dispositif microélectronique, en permettant de s’adapter à différents dispositifs microélectroniques avec un même substrat générique. La fabrication des vias remplis par l’organe électriquement conducteur ou semi-conducteur, est plus particulièrement facilitée. Un deuxième aspect concerne un procédé de fabrication du substrat, comprenant : une fourniture d’un sous-substrat support comprenant au moins une première couche à base d’un matériau semi-conducteur, le sous-substrat support présentant une surface exposée, la formation d’une pluralité de vias de sorte que les vias s’étendent depuis la surface exposée sur une portion de la première couche, chaque via étant délimité par une paroi latérale et une paroi de fond, au moins un ensemble de vias formant un motif se répétant le long d’au moins une direction du plan d’extension principale des première et deuxième couches, une fourniture d’un sous-substrat donneur comprenant une couche superficielle présentant une surface exposée, un assemblage du sous-substrat support et du sous-substrat donneur par leurs surfaces exposées, de façon à recouvrir les vias, chaque via étant alors délimité par la paroi latérale, la paroi de fond, et une paroi supérieure opposée à la paroi de fond. Ce procédé permet ainsi la fabrication de la matrice de vias enterrés sur le substrat. Ce procédé présente les effets et avantages décrits relativement au premier aspect. Un troisième aspect concerne un procédé de fabrication d’un dispositif microélectronique comprenant : une fourniture d’un substrat selon le premier aspect et/ou d’un substrat fabriqué par le procédé selon le deuxième aspect, présentant une surface exposée avant et une surface exposée arrière, une formation d’au moins une portion de couche du dispositif par un dépôt de ladite portion, sur au moins l’une parmi les surfaces exposées avant ou arrière du substrat, par exemple une première surface exposée, et par exemple la surface exposée avant, et/ou une gravure d’au moins l’une parmi les surfaces exposées avant ou arrière du substrat, par exemple la première surface exposée, et par exemple la surface exposée avant, configurée de façon à former ladite portion, au niveau d’au moins un via, une gravure par l’une parmi les surfaces exposées avant ou arrière du substrat, par exemple une deuxième surface exposée distincte de la première, et par exemple la surface exposée arrière, jusqu’à atteindre le via, et : poursuivre la gravure pour atteindre l’au moins une portion de couche du dispositif, ou au niveau de l’au moins un via, une gravure par l’autre parmi les surfaces exposées avant ou arrière du substrat, par exemple par la première surface exposée, et par exemple la surface exposée avant, jusqu’à atteindre le via, le dépôt d’au moins un organe électriquement conducteur ou semi-conducteur de façon à mettre en continuité électrique au moins le via et la portion de couche de dispositif, par exemple en outre avec la surface avant et/ou arrière du substrat. Ainsi, le substrat fourni permet la formation d’un dispositif microélectronique, puis l’ouverture de vias enterrés pour réaliser l’organe électriquement conducteur ou semi-conducteur voulu. Cela peut être réalisé de façon facilitée par rapport aux solutions existantes. BREVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels : Les figures 1A et 1B représentent respectivement des vues en coupe transversale et en coupe dans le plan d’extension principale des première et deuxième couches, du substrat selon un exemple de réalisation. Les figures 2A à 2C représentent des vues en coupe de différentes configurations de vias. Les figures 3A et 3B représentent respectivement des vues en coupe transversale et en coupe dans le plan d’extension principale des première et deuxième couches, du substrat selon un autre exemple de réalisation. Les figures 4A à 4E représentent des vues en coupe transversale des étapes du procédé de fabrication du substrat selon un exemple de réalisation. Les figures 5A à 5D représentent des vues en coupe transversale des étapes du procédé de fabrication du substrat selon un autre exemple de réalisation. Les figures 6A à 6D représentent des vues en coupe transversale des étapes du procédé de fabrication du dispositif microélectronique selon un exemple de réalisation. Les figures 7 et 8A à 8D représentent des vues en coupe transversale des étapes du procédé de fabrication du dispositif microélectronique selon deux autres exemples de réalisation. Les figures 9A à 9C représentent des vues en coupe transversale des étapes du procédé de fabrication du dispositif microélectronique selon un exemple dans lequel un via comprend plusieurs portions présentant chacune une configuration différente. Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier les dimensions relatives des sous-substrats et substrat, des couches, des vias et des parois ne sont pas représentatives de la réalité. Substrat (3) comprenant : une première couche (30) à base d’un matériau semi-conducteur, une deuxième couche (31) couche surmontant la première couche (30). caractérisé en ce que le substrat (3) comprend une pluralité de vias (32) enterrés s’étendant depuis la deuxième couche (31) sur une portion de la première couche (30), chaque via (32) étant délimité par une paroi latérale (320), une paroi de fond (321), et une paroi supérieure (322) opposée à la paroi de fond (321) , et en ce qu’au moins un ensemble (32a) de la pluralité de vias (32) forme un motif (32b) se répétant le long d’au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches. Substrat (3) selon la revendication précédente, dans lequel chaque via (32) présente au moins une dimension transversale comprise entre 1 µm et 30 µm. Substrat (3) selon l’une quelconque des revendications précédentes, dans lequel au moins une partie des vias (32) présente un rapport de forme supérieur ou égal à 10, de dimensions la plus longue orientée suivant une dimension en épaisseur des première (30) et deuxième (31) couches. Substrat (3) selon l’une quelconque des revendications précédentes, dans lequel, au sein d’un ensemble (32a) de vias (32), deux motifs (32b) de vias (32) se répétant successivement sont séparés par un pas constant suivant au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches, le pas étant compris entre 50 µm et 300 µm. Substrat (3) selon l’une quelconque des revendications précédentes, dans lequel le substrat (3) comprend plusieurs ensembles (32a, 32a’, 32a’’) de vias (32) formant chacun un motif (32b, 32b’, 32b’’) se répétant le long d’au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches. Substrat (3) selon l’une quelconque des revendications précédentes, dans lequel au moins un via (32) présente au moins une configuration de via parmi les suivantes : la paroi latérale (320) du via (32) est faite d’un matériau diélectrique, et le via (32) est rempli d’un matériau électriquement conducteur ou semi-conducteur ou le via (32) est creux, la paroi latérale (320) du via (32) est faite d’un matériau diélectrique, et le via (32) est rempli du matériau de la première couche (30), la paroi latérale (320) du via (32) est faite du matériau de la première couche (30) et le via est creux. Substrat (3) selon la revendication précédente, dans lequel au moins un via (32) présente une première configuration de via sur une première portion (32c), et une deuxième configuration de via distincte de la première configuration de via sur une deuxième portion (32d), les première (32c) et deuxième (32d) portions s’étendant successivement suivant une dimension en épaisseur des première (30) et deuxième (31) couches. Substrat (3) selon l’une quelconque des deux revendications précédentes, dans lequel, le substrat (3) comprenant plusieurs ensembles (32a, 32a’, 32a’’) de vias (32) formant chacun un motif (32b, 32b’, 32b’’) se répétant le long d’au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches, au moins un ensemble (32a, 32a’, 32a’’présente au moins une configuration de via distincte d’un autre ensemble (32a, 32a’, 32a’’). Procédé de fabrication du substrat (3) selon l’une quelconque des revendications précédentes, comprenant : une fourniture d’un sous-substrat support (1) comprenant au moins une première couche (10) à base d’un matériau semi-conducteur, le sous-substrat support (1) présentant une surface exposée (1a), la formation d’une pluralité de vias (32) de sorte que les vias (32) s’étendent depuis la surface exposée (1a) sur une portion de la première couche (10), chaque via étant délimité par une paroi latérale (320) et une paroi de fond (321), au moins un ensemble (32a) de vias (32) formant un motif (32b) se répétant le long d’au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches, une fourniture d’un sous-substrat donneur (2) comprenant une couche superficielle (20, 21) présentant une surface exposée (2a), un assemblage du sous-substrat support (1) et du sous-substrat donneur (2) par leurs surfaces exposées (1a, 2a), de façon à recouvrir les vias (32), chaque via étant alors délimité par la paroi latérale (320), la paroi de fond (321), et une paroi supérieure (322) opposée à la paroi de fond (321). Procédé selon la revendication précédente dans lequel la formation de la pluralité de vias (32) comprend, pour au moins un ensemble de vias (32a) et sur au moins une première portion (32c) desdits vias (32), une gravure d’au moins un pourtour du via (32). Procédé selon la revendication précédente, dans lequel la formation de la pluralité de vias (32) comprend, suite à la gravure au moins du pourtour du via (32), une formation d’un matériau diélectrique sur au moins le pourtour gravé du via (32) de façon à former la paroi latérale (320) du via (32) en matériau diélectrique. Procédé selon la revendication précédente, dans lequel lors de la gravure d’au moins le pourtour du via (32), le via (32) est gravé sur sensiblement tout son volume, et la formation de la pluralité de vias (32) comprend, suite à la formation d’un matériau diélectrique sur au moins le pourtour gravé du via (32) de façon à former la paroi latérale (320) du via (32) en matériau diélectrique, un dépôt d’un matériau électriquement conducteur ou semi-conducteur (323) de façon à remplir au moins en partie le via. Procédé selon l’une quelconque des quatre revendications précédentes, la formation de la pluralité de vias (32) comprend la formation de plusieurs ensembles (32a, 32a’, 32a’’) de vias (32) formant chacun un motif (32b, 32b’, 32b’’) se répétant le long d’au moins une direction du plan d’extension principale des première (30) et deuxième (31) couches, Procédé de fabrication d’un dispositif microélectronique (4) comprenant : une fourniture d’un substrat (3) selon l’une quelconque des revendications 1 à 8 et/ou d’un substrat (3) fabriqué par le procédé selon l’une quelconque des revendications 9 à 13, présentant une surface exposée avant (3a) et une surface exposée arrière (3b), une formation d’au moins une portion de couche (40) du dispositif (4) par un dépôt, sur au moins l’une parmi les surfaces exposées avant (3a) ou arrière (3b) du substrat (3), de ladite portion, et/ou une gravure d’au moins l’une parmi les surfaces exposées avant (3a) ou arrière (3b) du substrat (3), configurée de façon à former ladite portion (40), au niveau d’au moins un via, une gravure par l’une parmi les surfaces exposées avant (3a) ou arrière (3b) du substrat (3), jusqu’à atteindre le via, et : poursuivre la gravure pour atteindre l’au moins une portion de couche (40) du dispositif (4), ou au niveau de l’au moins un via, une gravure par l’autre parmi les surfaces exposées avant (3a) ou arrière (3b) du substrat (3), jusqu’à atteindre le via, le dépôt d’au moins un organe électriquement conducteur ou semi-conducteur (45) de façon à mettre en continuité électrique au moins le via (32) et la portion de couche de dispositif (40). Procédé selon la revendication précédente, dans lequel le procédé comprend, une sélection d’au moins un via à graver (32’) parmi la pluralité de vias (32), uniquement une partie de la pluralité de vias (32) étant sélectionnée comme via à graver (32’). Procédé selon la revendication précédente, dans lequel la sélection de l’au moins un via à graver (32’) comprend l’application, sur ladite surface exposée avant (3a) ou arrière (3b) du substrat (3), d’un masque (42) comprenant des ouvertures (420) situées à l’aplomb de l’au moins un via à graver (32’), suivie de la gravure de façon à atteindre l’au moins un via à graver (32’). Procédé selon l’une quelconque des deux revendications précédentes, dans lequel, lorsque le procédé met en œuvre la gravure par l’autre parmi les surfaces exposées avant (3a) ou arrière (3b) du substrat (3), jusqu’à atteindre le via, la sélection de l’au moins un via à graver (32’) parmi la pluralité de vias (32) comprend l’application, sur ladite autre surface exposée avant (3a) ou arrière (3b) du substrat (3), d’un masque (42) comprenant des ouvertures (420) situées à l’aplomb de l’au moins un via à graver (32’), et le procédé comprend en outre une gravure de façon à atteindre l’au moins un via à graver (32’). Procédé selon l’une quelconque des quatre revendications précédentes, dans lequel, le dépôt de l’organe électriquement conducteur ou semi-conducteur (45) est configuré de façon à en outre recouvrir par une couche électriquement conductrice ou semi-conductrice (46) au moins une portion de la surface exposée avant (3a) et/ou arrière (3b) du substrat (3).