FR 3121522 A1 20221007 FR 2103307 A 20210331 Circuit à bande interdite La présente description concerne un circuit (1) à bande interdite de génération d'un signal de référence comprenant un premier transistor bipolaire (100) et un deuxième transistor bipolaire (102) d'un même type parmi les types PNP et NPN, les premier et deuxième transistors étant configurés pour générer un courant variant de manière proportionnel avec la température, dans lequel un premier composant capacitif (C1) est connecté entre une base (100b) et un émetteur (100e) du premier transistor. Figure pour l'abrégé : Fig. 1 Circuit à bande interdite La présente description concerne de façon générale les circuits électroniques, et plus particulièrement les circuits à bande interdite ("bandgap circuits" en anglais). Des circuits à bande interdite de génération d'un signal de référence ("bandgap signal reference " en anglais), par exemple un courant ou une tension, ayant une valeur qui ne change pas quand la température du circuit change, sont connus. Parmi ces circuits à bande interdite connus, des circuits utilisant au moins deux transistors bipolaires de même type parmi les types PNP et NPN pour générer le signal de référence sont connus. Dans ces circuits, une différence entre une tension base-émetteur, c’est-à-dire la tension entre la base et l'émetteur, d'un premier des deux transistors bipolaires et une tension base-émetteur d'un deuxième des deux transistors bipolaires, lorsqu'ils fonctionnent avec des densités de courant différentes dans leurs jonctions base-émetteur, est utilisée pour générer une tension (ou un courant) variant de manière proportionnelle avec la température, c’est-à-dire une tension (ou un courant) qui augmente lorsque la température augmente, et qui diminue quand la température diminue. En outre, la tension base-émetteur d'un transistor bipolaire, par exemple l'un des deux transistors bipolaires du circuit à bande interdite ou un transistor bipolaire supplémentaire de ce circuit, varie de manière inversement proportionnelle avec la température, c’est-à-dire qu'elle diminue quand la température augmente et qu'elle augmente quand la température diminue. La tension (ou le courant) proportionnelle à la température et la tension (ou le courant) inversement proportionnelle à la température sont ensuite utilisées pour générer une tension (ou un courant) de référence qui ne varie pas avec la température. Toutefois, lorsqu'un tel circuit à bande interdite est soumis à des perturbations électromagnétiques, ou interférences électromagnétiques ("Electro-Magnetic Interference" – EMI), par exemple car le circuit est disposé à proximité d'une antenne d'émission d'un signal électromagnétique, par exemple un signal radiofréquence, cela impact le fonctionnement du circuit et la valeur de la tension (ou du courant) de référence est modifiée par les perturbations électromagnétiques. Lorsque la valeur du signal de référence fourni par un circuit à bande interdite est modifiée par des perturbations électromagnétiques du circuit, cela impact le fonctionnement d'un système électronique comprenant le circuit. Par exemple, si le signal de référence est un courant utilisé dans un oscillateur en anneau à courant de référence fournissant un signal périodique, une modification de la valeur du courant de référence entraîne une modification de la fréquence du signal périodique. Il existe un besoin de pallier tout ou partie des inconvénients des circuits à bande interdite de génération d'un signal de référence connus dont le fonctionnement est basé sur la variation de la tension base-émetteur des transistors bipolaires avec la température. Par exemple, il existe un besoin de réduire, voire supprimer, l'influence de perturbations électromagnétiques sur la valeur du signal de référence fourni par de tels circuits. Un mode de réalisation pallie tout ou partie des inconvénients des circuits à bande interdite de génération d'un signal de référence connus dont le fonctionnement est basé sur la variation de la tension base-émetteur des transistors bipolaires avec la température. Par exemple, un mode de réalisation réduit, voire supprime, l'influence de perturbations électromagnétiques sur la valeur du signal de référence fourni par de tels circuits. Un mode de réalisation prévoit un circuit à bande interdite de génération d'un signal de référence comprenant un premier transistor bipolaire et un deuxième transistor bipolaire d'un même type parmi les types PNP et NPN, les premier et deuxième transistors étant configurés pour générer un courant variant de manière proportionnel avec la température, dans lequel un premier composant capacitif est connecté entre une base et un émetteur du premier transistor. Selon un mode de réalisation, une valeur de capacité du premier composant capacitif est au moins cinq fois, de préférence au moins dix fois, plus grande qu'une valeur de capacité d'une capacité intrinsèque d'une jonction base-émetteur du premier transistor. Selon un mode de réalisation, le premier transistor a une plus grande surface d'émetteur que le deuxième transistor. Selon un mode de réalisation, un deuxième composant capacitif est connecté entre une base et un émetteur du deuxième transistor. Selon un mode de réalisation, une valeur de capacité du deuxième composant capacitif est au moins cinq fois, de préférence au moins dix fois, plus grande qu'une valeur de capacité d'une capacité intrinsèque d'une jonction base-émetteur du deuxième transistor. Selon un mode de réalisation, les premier et deuxième transistors sont de type NPN. Selon un mode de réalisation, le circuit est de type Brokaw. Selon un mode de réalisation : la base du premier transistor est connectée à la base du deuxième transistor ; l'émetteur du premier transistor est connecté à une première borne d'une première résistance, une deuxième borne de la première résistance étant connectée à un premier noeud ; une première borne d'une deuxième résistance est connectée au premier noeud, une deuxième borne de la deuxième résistance étant connectée à un deuxième noeud configuré pour recevoir un potentiel de référence ; l'émetteur du deuxième transistor est connecté au premier noeud ; et un circuit configuré pour qu'un courant de collecteur du premier transistor soit égal à un courant de collecteur du deuxième transistor couple le collecteur du premier transistor et le collecteur du deuxième transistor à un troisième noeud configuré pour recevoir un potentiel d'alimentation positif par rapport au potentiel de référence. Selon un mode de réalisation : un miroir de courant, de préférence à transistor MOS, est connecté à un premier noeud configuré pour recevoir un potentiel d'alimentation positif par rapport à un potentiel de référence, le miroir de courant étant connecté au collecteur du premier transistor et au collecteur du deuxième transistor et étant configuré pour qu'un courant de collecteur du premier transistor soit égal à un courant de collecteur du deuxième transistor ; un amplificateur suiveur a une entrée connectée au collecteur du premier transistor et une sortie connectée à la base du deuxième transistor ; une première résistance est connectée entre la base du deuxième transistor et la base du premier transistor ; une deuxième résistance est connectée entre la base du premier transistor et un deuxième noeud configuré pour recevoir le potentiel de référence ; et une troisième résistance est connectée entre l'émetteur du deuxième transistor et le deuxième noeud. Selon un mode de réalisation, les premier et deuxième transistors sont de type PNP. Selon un mode de réalisation, le circuit est de type Brokaw. Selon un mode de réalisation : la base et le collecteur du premier transistor et du deuxième transistor sont connectés à un premier noeud configuré pour recevoir un potentiel de référence ; une première résistance est connectée entre l'émetteur du deuxième transistor et un deuxième noeud ; et un circuit connecté à l'émetteur du premier transistor et au deuxième noeud est configuré pour égaliser un potentiel de l'émetteur du premier transistor et un potentiel du deuxième noeud, et pour égaliser un courant de collecteur du premier transistor avec un courant de collecteur du deuxième transistor. Un mode de réalisation prévoit un circuit de réinitialisation à la mise sous tension comprenant un circuit à bande interdite tel que décrit. Selon un mode de réalisation : le circuit à bande interdite est configuré pour générée une tension de référence ; et un comparateur de tension est configuré pour recevoir la tension de référence et une tension d'alimentation, et pour fournir un signal binaire dont l'état est représentatif d'une comparaison de la tension d'alimentation avec la tension de référence. Un mode de réalisation prévoit un procédé de fabrication comprenant : simuler des perturbations électromagnétique dans un circuit à bande interdite de génération d'un signal de référence, le circuit comprenant un premier transistor bipolaire et un deuxième transistor bipolaires d'un même type parmi les types PNP et NPN, les premier et deuxième transistor étant configurés pour générer un courant variant de manière proportionnel avec la température ; identifier, sur la base des résultats de simulation, celui des premier et deuxième transistors provoquant le plus de variations du signal de référence lorsque le circuit est soumis aux perturbations électromagnétiques ; et fabriquer le circuit en ajoutant un composant capacitif connecté entre la base et l'émetteur du transistor identifié. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un mode de réalisation d'un circuit à bande interdite de génération d'un signal de référence ; la représente un mode de réalisation d'un autre circuit à bande interdite de génération d'un signal de référence ; la représente un mode de réalisation d'encore un autre circuit à bande interdite de génération d'un signal de référence ; et la représente, de manière très schématique et sous la forme de blocs, un circuit comprenant un circuit à bande interdite de génération d'un signal de référence selon un mode de réalisation. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les circuits à bande interdite de génération d'un signal de référence usuels n'ont pas tous été détaillés, de même que le fonctionnement usuel de ces circuits usuels, les modes de réalisation et variantes décrits étant compatibles avec ces circuits usuels et leurs fonctionnements usuels. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La présente description propose de réduire, voire supprimer l'influence de perturbations électromagnétiques sur la valeur d'un signal de référence généré par un circuit à bande interdite soumis à ces perturbations. Pour cela, un composant capacitif ("capacitor" en anglais) est connecté entre la base et l'émetteur d'au moins un des deux transistors bipolaires du circuit qui sont configurés pour générer le signal (tension ou courant) variant proportionnellement avec la température. Dit autrement, la présente description propose d'ajouter un composant capacitif connecté entre la base et l'émetteur d'au moins un des deux transistors bipolaires qui sont configurés pour que la différence entre la tension base-émetteur de l'un des deux transistors et la tension base-émetteur de l'autre des deux transistors varie proportionnellement avec la température. L'ajout de ce composant capacitif est basé sur la constatation que, dans un circuit à bande interdite de génération d'un signal référence basé sur des transistors bipolaires, les variations de la valeur du signal de référence résultant d'interférences électromagnétiques (EMI) du circuit sont majoritairement dues aux variations induites par les perturbations sur la courant radiofréquence (RF) base-émetteur des deux transistors bipolaires qui sont configurés pour générer le signal proportionnel à la température. La prévision de ce ou ces composants capacitifs permet d'éviter le recours à un bouclier contre les perturbations électromagnétique pour le circuit à bande interdite. En effet, de tels boucliers sont encombrants et ne sont pas toujours efficaces. La prévision de ce ou ces composants capacitifs est en outre plus efficace que la prévision de filtres disposés sur un réseau d'alimentation d'un circuit ou système électronique intégré comprenant le circuit à bande interdite, et/ou sur les plots de connexion ("pads" en anglais) du circuit ou système intégré. Par exemple, il a été constaté qu'un circuit à bande interdite tel que décrit ci-dessus permet de fournir un signal de référence dont la valeur varie de moins de 1% en présence de champs magnétiques radiofréquences ayant une amplitude allant jusqu'à vingt ampères par mètre. Dans la présente description, un composant capacitif est dit connecté entre la base et l'émetteur d'un transistor bipolaire, par exemple, lorsqu'une première électrode du composant capacitif est connectée à la base du transistor, et qu'une deuxième électrode du composant capacitif est connectée à l'émetteur du transistor. Dans la présente description, les perturbations électromagnétiques sont, par exemple, des perturbations radiofréquences ayant des fréquences comprises entre 30 MHz et 30 GHz, par exemple entre environ 700 MHz et environ 6 GHz. Dans la suite de la description, une valeur X varie de manière proportionnelle avec la température T, par exemple, s'il y a un coefficient de proportionnalité positif non nul A tel que X = A*T + B, avec B une valeur constante. Dit autrement, la valeur X varie de manière proportionnelle avec la température T si la dérivée de la valeur X par rapport à la température T est positive et non nulle. Dans ce cas, une augmentation, respectivement une diminution, de la température entraine une augmentation, respectivement une diminution, de la valeur X. De manière similaire, dans la suite de la description, la valeur X varie de manière inversement proportionnelle avec la température T, par exemple, s'il y a un coefficient de proportionnalité négatif non nul C tel que X = C*T + D, avec D une valeur constante. Dit autrement, la valeur X varie de manière inversement proportionnelle avec la température T si la dérivée de la valeur X par rapport à la température T est négative et non nulle. Dans ce cas, une augmentation, respectivement une diminution, de la température entraine une diminution, respectivement une augmentation, de la valeur X. Selon un mode de réalisation, un premier composant capacitif est connecté entre la base et l'émetteur du premier des deux transistors bipolaires mentionnés ci-dessus et un deuxième composant capacitif est connecté entre la base et l'émetteur du deuxième de ces deux transistors bipolaires. Cela permet de bloquer les variations de tension base-émetteur induites par des perturbations électromagnétiques pour chacun des deux transistors. Selon un autre mode de réalisation, un premier composant capacitif est connecté entre la base et l'émetteur du premier des deux transistors bipolaires mentionnés ci-dessus et aucun composant capacitif n'est connecté entre la base et l'émetteur du deuxième de ces deux transistors bipolaires. Cela permet de bloquer les variations de tension base-émetteur induites par des perturbations électromagnétiques seulement pour le premier transistor. Dans un tel mode de réalisation, de préférence, le premier transistor bipolaire est celui des deux transistors bipolaires qui fonctionne avec la plus faible densité de courant dans sa jonction PN base-émetteur, ou, dit autrement, celui qui a la plus grande surface d'émetteur. En effet, l'impact des variations de la tension base-émetteur sur la valeur du signal stable en température généré par les deux transistors bipolaires, et donc sur la valeur du signal de référence fourni par le circuit, est plus important dans ce premier transistor. La personne du métier est en mesure de choisir la valeur de capacité du composant capacitif connecté entre la base et l'émetteur du premier ou deuxième transistor de manière que la capacité filtre les variations de tension base-émetteur induites par les perturbations électromagnétiques du circuit. Par exemple, une valeur de capacité du composant capacitif au moins cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la capacité intrinsèque de la jonction PN entre la base et l'émetteur auxquels est connecté ce composant capacitif est suffisante. Des exemples particuliers de mode de réalisation vont maintenant être décrits en relation avec les figures 1 à 3, étant entendu que la présente description ne se limite pas à ces modes de réalisation spécifiques. La représente un mode de réalisation d'un circuit à bande interdite de génération d'un signal de référence, le circuit étant référencé 1 en . Le circuit 1 comprend un premier transistor bipolaire 100 et un deuxième transistor bipolaire 102. En les transistors 100 et 102 sont de type NPN. Les transistors 100 et 102 sont configurés pour que la différence entre la tension base-émetteur Vbe1 du transistor 100 et la tension base-émetteur Vbe2 du transistor 102 varie proportionnellement avec la température du circuit 1. Dit autrement, les transistors 100 et 102 sont configurés pour générer un courant variant de manière proportionnel avec la température. Un composant capacitif C1 est connecté entre la base 100b et l'émetteur 100e du transistor 100, et, de manière optionnelle mais préférable, un composant capacitif C2 est connecté entre la base 102b et l'émetteur 102e du transistor 102. A titre d'exemple, la valeur de capacité du composant C1 est au moins cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la jonction base-émetteur du transistor 100. A titre d'exemple, la valeur de capacité du composant C2 est cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la jonction base-émetteur du transistor 102. De préférence, le transistor 100 a une plus grande surface d'émetteur que le transistor 102. Ainsi, lorsqu'un même courant de collecteur est fourni à chacun des transistors 100 et 102, la densité de courant dans la jonction base-émetteur du transistor 100 est plus faible que celle dans la jonction base-émetteur du transistor 102. Le circuit 1 est un circuit à bande interdite de Brokaw, ou, dit autrement, est de type Brokaw. Le collecteur 100c du transistor 100 est connecté à une borne d'une résistance R1 du circuit 1, l'autre borne de la résistance R1 étant connectée à un noeud 104. Le noeud 104 est configuré pour recevoir un potentiel d'alimentation Vdd. Le potentiel Vdd est positif et référencé par rapport à un potentiel GND, par exemple le potentiel de masse. L'émetteur 100e du transistor 100 est connecté à une borne d'une résistance R2 du circuit 1, l'autre borne de la résistance R2 étant connectée à un noeud 106. Une résistance R3 du circuit 1 relie le noeud 106 à un noeud 108 configuré pour recevoir le potentiel GND. Dit autrement, une borne de la résistance R3 est connectée au noeud 106, l'autre borne de la résistance R3 étant connectée au noeud 108. Le collecteur 102c du transistor 102 est couplé au noeud 104 par une résistance R4 du circuit 1. Dit autrement, une borne de la résistance R4 est connecté au collecteur 102c, l'autre borne de la résistance R4 étant connectée au noeud 104. L'émetteur 102e du transistor 102 est, pour sa part, connecté au noeud 106. Dans l'exemple de la , le circuit 1 comprend en outre un amplificateur opérationnel 110. Une première entrée de l'amplificateur 110, de préférence l'entrée non-inverseuse (+), est connectée au collecteur 100c du transistor 100. Une deuxième entrée de l'amplificateur 110, de préférence l'entrée inverseuse (-), est connectée au collecteur 102c du transistor 102. Une sortie de l'amplificateur 110 est couplée à la base 100b et 102b des transistors respectifs 100 et 102. Les bases 100b et 102b des transistors 100 et 102 sont connectées l'une à l'autre. A titre d'exemple, la sortie de l'amplificateur 110 est couplée aux bases 100b et 102b par l'intermédiaire d'un pont diviseur résistif non représenté, ou, en variante, est directement connectée aux bases 100b et 102b. Dans le circuit 1, l'amplificateur 110 force les potentiels des collecteurs 100c et 102c à la même valeur. En outre, la valeur de résistance des résistances R1 et R4 est identique, ce qui implique que le courant I1 dans la résistance R1 est identique au courant I4 dans la résistance R4, donc que les collecteurs 100c et 102c reçoivent le même courant, ou dit autrement, deux courants respectifs mais à la même valeur. Du fait que la surface d'émetteur du transistor 100 est supérieure à celle du transistor 102, la tension Vbe1 est plus petite que la tension Vbe2, et une tension positive V2 est présente aux bornes de la résistance R2. Cette tension V2, qui correspond à la différence entre les tensions Vbe1 et Vbe2, est proportionnelle au logarithme népérien du rapport des surfaces d'émetteurs des transistors 100 et 102, et à la température du circuit 1. Ainsi, le courant dans la résistance R2 est proportionnel à la température, tout comme la tension V2. En négligeant les courants de base des transistors 100 et 102, le courant dans la résistance R3 est égal à deux fois le courant I1, et la tension en sortie de l'amplificateur 110 est alors égale à Vbe2 + 2*I1*R3. Or la tension Vbe2 varie de manière inversement proportionnelle à la température. Ainsi, en sélectionnant un rapport de surfaces d'émetteur des transistors 100 et 102 approprié et des valeurs des résistances R2 et R3 appropriées, la tension de sortie de l'amplificateur 110 est indépendante de la température. La tension de sortie de l'amplificateur 110 est alors, par exemple, la tension de référence fournie par le circuit 1. La détermination du rapport de surfaces d'émetteur des transistors 100 et 102 et des valeurs des résistances R2 et R3 pour obtenir une tension de référence indépendante de la température est à la portée de la personne du métier. Bien que l'on ait décrit ici l'exemple d'un amplificateur opérationnel 110 et de deux résistances R1 et R4 de mêmes valeurs, la personne du métier est en mesure de remplacer ces trois éléments 110, R1 et R4 par tout circuit configuré pour que le courant I1 reçu par le collecteur 100c soit égal au courant I4 reçu par le collecteur 102c, ce circuit couplant alors les collecteurs 100c et 102c au noeud 104. On a décrit en relation avec la le cas d'un circuit 1 de Brokaw dans le cas où les transistors bipolaires 100 et 102 sont de type NPN. Toutefois, il est également possible de prévoir un composant capacitif entre la base et l'émetteur d'un des transistors bipolaires configurés pour générer un courant proportionnel à la température dans un circuit de Brokaw, dans le cas où ces deux transistors sont de type PNP, comme cela va maintenant être décrit en relation avec la . La représente un mode de réalisation d'un autre circuit à bande interdite de génération d'un signal de référence, le circuit étant référencé 2 en . Comme le circuit 1 de la , le circuit 2 de la est de type Brokaw. Toutefois, dans le circuit 2, les deux transistors NPN 100 et 102 sont remplacés par deux transistors bipolaires PNP 200 et 202. Les transistors 200 et 202 sont configurés pour que la différence entre la tension base-émetteur Vbe3 du transistor 200 et la tension base-émetteur Vbe4 du transistor 202 varie proportionnellement avec la température du circuit 2. Dit autrement, les transistors 200 et 202 sont configurés pour générer un courant variant de manière proportionnel avec la température. De préférence, le transistor 202 a une plus grande surface d'émetteur que le transistor 200. Un composant capacitif C4 est connecté entre la base 202b et l'émetteur 202e du transistor 202, et, de manière optionnelle mais préférable, un composant capacitif C3 est connecté entre la base 200b et l'émetteur 200e du transistor 200. A titre d'exemple, la valeur de capacité du composant C3 est au moins cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la jonction base-émetteur du transistor 200. A titre d'exemple, la valeur de capacité du composant C4 est au moins cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la jonction base-émetteur du transistor 202. La base 200b et le collecteur 200c du transistor 200 sont connectés à un noeud 204 configuré pour recevoir un potentiel de référence GND, par exemple le potentiel de masse. De manière similaire, la base 202b et le collecteur 202c sont connectés au noeud 204. Dit autrement, les deux bases 200b et 202b des transistor 200 et 202 sont connectées entre elles et au noeud 204. En outre, l'émetteur 200e du transistor 200 est relié à un noeud 206 par une résistance R5. Dit autrement, une borne de la résistance R5 est connectée à l'émetteur 200e, l'autre borne de la résistance R5 étant connectée au noeud 206. Le circuit 2 comprend en outre un circuit 207 configuré pour qu'un courant I6 de collecteur du transistor 202 soit égal à un courant I7 de collecteur du transistor 200. Par exemple, le courant de collecteur du transistor 202, respectivement 200, est considéré égal au courant d'émetteur de ce transistor 202, respectivement 200, ou, dit autrement, le courant de base du transistor 202, respectivement 200, est négligé devant les courants d'émetteur et de collecteur de ce transistor. Ce circuit 207 est en outre configuré pour que le potentiel d'émetteur 202e du transistor 202 soit égal au potentiel du noeud 206. De cette façon, la tension V5 aux bornes de la résistance R5, qui correspond à la différence entre les tensions Vbe3 et Vbe4, varie de manière proportionnelle avec la température. En outre, du fait que la tension Vbe3 varie de manière inversement proportionnelle avec la température, la tension du noeud 206 est la somme de la tension V5 proportionnelle à la température et de la tension Vbe3 inversement proportionnelle à la température. Comme précédemment, la personne du métier est en mesure de déterminer le rapport de surfaces d'émetteur des transistors 200 et 202 et la valeur de la résistance R5 pour que la tension du noeud 206 soit constante avec la température. Cette tension est, par exemple, la tension de référence fournie par le circuit 2, ou peut servir de base pour générer la tension de référence fournie par le circuit 2. Dans l'exemple de la , le circuit 207 comprend une résistance R6 reliant l'émetteur 202e à un noeud 208 configuré pour recevoir un potentiel positif par rapport potentiel de référence GND. Dit autrement, la résistance R6 a une borne connectée à l'émetteur 202e et une autre borne connectée au noeud 208. En outre, le circuit 207 comprend une résistance R7 reliant le noeud 206 au noeud 208. Dit autrement, une borne de la résistance R7 est connectée au noeud 206, l'autre borne de la résistance R7 étant connectée au noeud 208. Le circuit 207 comprend en outre un circuit 210 configuré pour que le potentiel du noeud 206 soit égal au potentiel de l'émetteur 202e. Le circuit 210 est, par exemple, un amplificateur opérationnel ayant une première entrée, par exemple l'entrée inverseuse (-), connectée au noeud 206, et une deuxième entrée, par exemple l'entrée non-inverseuse (+), connectée à l'émetteur 202e. La sortie du circuit ou amplificateur 210 est couplée, par exemple connectée, au noeud 208. Les résistances R6 et R7 ont la même valeur de résistance, ce qui force les courants I6 et I7 à être égaux. La tension de référence fournie par le circuit 2 est, par exemple, disponible sur la sortie de l'amplificateur 210. La personne du métier est en mesure de remplacer le circuit 207 par un autre circuit ayant les mêmes fonctions, à savoir égaliser le potentiel du noeud 206 et celui de l'émetteur 202e, et égaliser les courants I6 et I7 de collecteur des transistors respectifs 202 et 200. La représente un mode de réalisation d'encore un autre circuit à bande interdite de génération d'un signal de référence, le circuit étant référencé 3 en . Le circuit 3 comprend un premier transistor bipolaire 300 et un deuxième transistor bipolaire 302. En les transistors 300 et 302 sont de type NPN. Les transistors 300 et 302 sont configurés pour que la différence entre la tension base-émetteur Vbe5 du transistor 300 et la tension base-émetteur Vbe6 du transistor 302 varie proportionnellement avec la température du circuit 3. Dit autrement, les transistors 300 et 302 sont configurés pour générer un courant variant de manière proportionnel avec la température. Un composant capacitif C5 est connecté entre la base 300b et l'émetteur 300e du transistor 300, et, de manière optionnelle mais préférable, un composant capacitif C6 est connecté entre la base 302b et l'émetteur 302e du transistor 302. De préférence, le transistor 300 a une plus grande surface d'émetteur que le transistor 302. A titre d'exemple, la valeur de capacité du composant C5 est au moins cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la jonction base-émetteur du transistor 300. A titre d'exemple, la valeur de capacité du composant C6 est au moins cinq fois, de préférence au moins dix fois, plus grande que la valeur de capacité de la jonction base-émetteur du transistor 302. Le circuit 3 comprend un miroir de courant, de préférence à transistor MOS, connecté à un noeud 304 configuré pour recevoir un potentiel d'alimentation Vdd. Le potentiel Vdd est positif par rapport à un potentiel de référence GND, par exemple le potentiel de masse. Le miroir de courant est configuré pour que le courant I8 de collecteur du transistor 300 soit égal au courant I9 de collecteur du transistor 302. A titre d'exemple, le miroir de courant comprend un transistor MOS à canal P T1 connecté entre le noeud 304 et le collecteur 300c, et un transistor MOS à canal P T2 connecté entre le noeud 304 et le collecteur 302c du transistor 302, les grilles des transistors T1 et T2 étant connectées entre elles, le drain du transistor T2 étant connecté à la grille du transistor T1, et les sources des transistors T1 et T2 étant connectées au noeud 304. Le circuit 3 comprend en outre un amplificateur suiveur 306 dont l'entrée est connectée au collecteur 300c du transistor 300, et dont la sortie est connectée à la base 302b du transistor 302. L'amplificateur 306 est configuré pour que la tension sur la base 302b du transistor 302 suive la tension sur le collecteur 300c du transistor 300. A titre d'exemple, l'amplificateur 306 est un amplificateur opérationnel ou un transistor bipolaire monté en émetteur suiveur ("emitor follower" en anglais). Une résistance R8 relie la base 302b du transistor 302 à la base 300b du transistor 300. Par exemple, une borne de la résistance R8 est connectée à la base 302b, l'autre borne de la résistance R8 étant connectée à la base 300b. Une résistance R9 relie la base 300b du transistor 300 à un noeud 308 d'application du potentiel GND. Par exemple, une borne de la résistance R9 est connectée à la base 300b, l'autre borne de la résistance R9 étant connectée noeud 308. En outre, une résistance R10 relie l'émetteur 302e du transistor 302 au noeud 308. Par exemple, une borne de la résistance R10 est connectée à l'émetteur 302e, l'autre borne de la résistance R10 étant connectée noeud 308. La tension sur la base 302b du transistor 302 est égale à la somme de la tension Vbe5, qui varie de manière inversement proportionnelle avec la température, et d'une tension V8 aux bornes de la résistance R8, qui varie de manière proportionnelle avec la température. En effet, la tension V8 est déterminée par la différence entre les tensions Vbe6 et Vbe5, qui est proportionnelle à la température. Ainsi, avec des valeurs de résistance appropriées des résistances R8, R9 et R10 et un rapport de surfaces d'émetteur des transistors 300 et 302 approprié, la tension sur la base 302b est indépendante de la température. La sélection d'un rapport de surfaces et de valeurs de résistances pour obtenir cette tension de référence indépendante de la température est à la portée de la personne du métier. Bien que les transistors 300 et 302 du circuit 3 soient de type NPN, la personne du métier est en mesure de prévoir un circuit fonctionnellement équivalent au circuit 3 mais dans lequel les transistors 300 et 302 permettant la génération d'un signal (courant ou tension) variant proportionnellement avec la température sont des transistors PNP. Plus généralement, la personne du métier est en mesure de prévoir un composant capacitif entre la base et l'émetteur d'au moins un des deux transistors bipolaires d'autres circuits connus à bande interdite de génération d'un signal de référence, par exemple un circuit de Widlar, dans lesquels ces deux transistors bipolaires sont de même type et sont configurés pour générer un courant (ou une tension) proportionnel à la température. Pour cela, la personne du métier peut mettre en œuvre le procédé de fabrication suivant. A une première étape du procédé, un circuit à bande interdite de génération d'un signal de référence connu, qui comprend un premier transistor bipolaire et un deuxième transistor bipolaire d'un même type parmi les types PNP et NPN, et dans lequel ces deux transistors sont configurés pour générer un courant variant de manière proportionnelle avec la température, est sélectionné. Puis, des perturbations électromagnétiques du circuit sélectionné sont simulées. Dit autrement, une simulation du circuit sélectionné soumis à des perturbations électromagnétiques est mise en œuvre. A titre d'exemple, cette simulation consiste à simuler le fonctionnement du circuit en ajoutant une tension alternative radiofréquence entre la base et l'émetteur du premier transistor seulement, puis entre la base et l'émetteur du deuxième transistor seulement, cette tension simulant l'effet d'une perturbation électromagnétique. A une étape suivante du procédé, à partir des résultats de la simulation, celui des premier et deuxième transistors qui provoque le plus de variation de la valeur du signal de référence fournit par le circuit, lorsque le circuit est soumis à des perturbations électromagnétiques, est identifié. En reprenant l'exemple décrit en relation avec la première étape du procédé, cela revient, par exemple, à identifier sur lequel des premier et deuxième transistors l'application de la tension alternative radiofréquence entraîne le plus de variation sur la valeur du signal de référence fourni par le circuit. C'est, par exemple, celui des premier et deuxième transistors qui a la plus grande surface d'émetteur. A une étape suivante, le circuit est fabriqué en ajoutant un composant capacitif connecté entre la base et l'émetteur de celui des premier et deuxième transistors identifié à l'étape précédente. De préférence, le circuit est fabriqué en ajoutant, en outre, un autre composant capacitif connecté entre la base et l'émetteur de l'autre des premier et deuxième transistors. A titre d'exemple, dans les modes de réalisation décrits précédemment, les composants capacitifs connectés entre la base et l'émetteur des transistors bipolaires sont des composants capacitifs de type métal-isolant-métal (MIM), mis en œuvre dans une structure d'interconnexion de fin de ligne ("Back End of Line" en anglais – BEOL) du circuit intégré de génération du signal de référence. Les modes de réalisation décrits de circuits à bande interdite de génération d'un signal de référence comprenant deux transistors bipolaires configurés pour générer un courant proportionnel à la température peuvent être utilisés dans de très nombreux systèmes, ou circuits, électroniques, par exemple dans un circuit de réinitialisation à la mise sous tension ("Power-On-Reset" en anglais – POR). La représente, de manière très schématique et sous la forme de blocs, un circuit 4 comprenant un circuit à bande interdite de génération d'un signal de référence selon un mode de réalisation. Le circuit 4 est un circuit de réinitialisation à la mise sous tension. En , le circuit de génération d'un signal de référence est référencé 400 (bloc "BG") et est du type de ceux décrits précédemment. Dit autrement, le circuit 400 comprend deux transistors bipolaires de même type, configurés pour générer un signal proportionnel à la température. A titre d'exemple, le circuit 400 est l'un des circuits 1, 2 et 3 décrit précédemment. Le circuit 400 fournit une tension de référence Vref stable en température, ou, dit autrement, dont la valeur est indépendante de la température. Le circuit 400 comprend en outre un comparateur de tension 402 (bloc "COMP"). Le comparateur 402 est configuré pour recevoir la tension de référence Vref et une tension d'alimentation Vsupply. Le comparateur 402 est en outre configuré pour fournir un signal binaire ctrl-reset dont l'état est représentatif d'une comparaison de la tension Vsupply avec la tension Vref. A titre d'exemple, lorsque le signal ctrl-reset commute à un état binaire indiquant que la tension Vsupply est inférieure à la tension Vref, le circuit 4 déclenche une remise à zéro, ou réinitialisation, de circuits (non représentés) qui sont alimentés par la tension Vsupply. Selon un mode de réalisation non illustré, un circuit à bande interdite ou un circuit de réinitialisation à la mise sous tension tel que décrit précédemment est prévu dans un téléphone intelligent ("smartphone" en anglais). En effet, dans un téléphone intelligent, les divers composants électroniques sont généralement disposés proches les uns des autres. Ainsi, le circuit à bande interdite, lorsqu'il est disposé à proximité d'une antenne du téléphone, est soumis à des perturbations électromagnétiques résultant des signaux reçus par l'antenne. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Circuit (1 ; 2 ; 3) à bande interdite de génération d'un signal de référence comprenant un premier transistor bipolaire (100 ; 202 ; 300) et un deuxième transistor bipolaire (102 ; 200 ; 302) d'un même type parmi les types PNP et NPN, les premier et deuxième transistors étant configurés pour générer un courant variant de manière proportionnel avec la température, dans lequel un premier composant capacitif (C1 ; C4 ; C5) est connecté entre une base (100b ; 202b ; 300b) et un émetteur (100e ; 202e ; 300e) du premier transistor. Circuit selon la revendication 1, dans lequel une valeur de capacité du premier composant capacitif (C1 ; C4 ; C5) est au moins cinq fois, de préférence au moins dix fois, plus grande qu'une valeur de capacité d'une capacité intrinsèque d'une jonction base-émetteur du premier transistor (100 ; 202 ; 300). Circuit selon la revendication 1 ou 2, dans lequel le premier transistor (100 ; 202 ; 300) a une plus grande surface d'émetteur que le deuxième transistor (102 ; 200 ; 302). Circuit selon l'une quelconque des revendications 1 à 3, dans lequel un deuxième composant capacitif (C2 ; C3 ; C6) est connecté entre une base (102b ; 200b ; 302b) et un émetteur (102e ; 200e ; 302e) du deuxième transistor (102 ; 200 ; 302). Circuit selon la revendication 4, dans lequel une valeur de capacité du deuxième composant capacitif (C2 ; C3 ; C6) est au moins cinq fois, de préférence au moins dix fois, plus grande qu'une valeur de capacité d'une capacité intrinsèque d'une jonction base-émetteur du deuxième transistor (102 ; 200 ; 302). Circuit (1 ; 3) selon l'une quelconque des revendications 1 à 5, dans lequel les premier (100 ; 300) et deuxième (102 ; 302) transistors sont de type NPN. Circuit selon la revendication 6, dans lequel le circuit (1) est de type Brokaw. Circuit (1) selon la revendication 6 ou 7, dans lequel : la base (100b) du premier transistor (100) est connectée à la base (102b) du deuxième transistor (102) ; l'émetteur (100e) du premier transistor (100) est connecté à une première borne d'une première résistance (R2), une deuxième borne de la première résistance (R2) étant connectée à un premier noeud (106) ; une première borne d'une deuxième résistance (R3) est connectée au premier noeud (106), une deuxième borne de la deuxième résistance (R3) étant connectée à un deuxième noeud (108) configuré pour recevoir un potentiel de référence (GND) ; l'émetteur (102e) du deuxième transistor (102) est connecté au premier noeud (108) ; et un circuit (R1, R4, 110) configuré pour qu'un courant de collecteur (I1) du premier transistor (100) soit égal à un courant de collecteur (I4) du deuxième transistor (102) couple le collecteur (100c) du premier transistor (100) et le collecteur (102c) du deuxième transistor (102) à un troisième noeud (104) configuré pour recevoir un potentiel d'alimentation (Vdd) positif par rapport au potentiel de référence (GND). Circuit (3) selon la revendication 6, dans lequel : un miroir de courant (T1, T2), de préférence à transistor MOS, est connecté à un premier noeud (304) configuré pour recevoir un potentiel d'alimentation (Vdd) positif par rapport à un potentiel de référence (GND), le miroir de courant étant connecté au collecteur (300c) du premier transistor (300) et au collecteur (302c) du deuxième transistor (302) et étant configuré pour qu'un courant de collecteur (I8) du premier transistor (300) soit égal à un courant de collecteur (I9) du deuxième transistor (302) ; un amplificateur suiveur (306) a une entrée connectée au collecteur (300c) du premier transistor (300) et une sortie connectée à la base (302b) du deuxième transistor (302) ; une première résistance (R8) est connectée entre la base (302b) du deuxième transistor (302) et la base (300b) du premier transistor (300) ; une deuxième résistance (R9) est connectée entre la base (300b) du premier transistor (300) et un deuxième noeud (308) configuré pour recevoir le potentiel de référence (GND) ; et une troisième résistance (R10) est connectée entre l'émetteur (302e) du deuxième transistor (302) et le deuxième noeud (308). Circuit (2) selon l'une quelconque des revendications 1 à 5, dans lequel les premier (202) et deuxième (200) transistors sont de type PNP. Circuit selon la revendication 10, dans lequel le circuit (2) est de type Brokaw. Circuit (2) selon la revendication 10 ou 11, dans lequel : la base (202b, 200b) et le collecteur (202c, 200c) du premier transistor (202) et du deuxième transistor (200) sont connectés à un premier noeud (204) configuré pour recevoir un potentiel de référence (GND) ; une première résistance (R5) est connectée entre l'émetteur (200e) du deuxième transistor (200) et un deuxième noeud (206) ; et un circuit (207 ; R6, R7, 210) connecté à l'émetteur (202e) du premier transistor (202) et au deuxième noeud (206) est configuré pour égaliser un potentiel de l'émetteur (202e) du premier transistor (202) et un potentiel du deuxième noeud (206), et pour égaliser un courant de collecteur (I6) du premier transistor (202) avec un courant de collecteur (I7) du deuxième transistor (200). Circuit de réinitialisation à la mise sous tension (4) comprenant un circuit (400) à bande interdite selon l'une quelconque des revendications 1 à 12. Circuit de réinitialisation à la mise sous tension selon la revendication 13, dans lequel : le circuit (400) à bande interdite est configuré pour générée une tension de référence (Vref) ; et un comparateur de tension (402) est configuré pour recevoir la tension de référence (Vref) et une tension d'alimentation (Vsupply), et pour fournir un signal binaire (ctrl-reset) dont l'état est représentatif d'une comparaison de la tension d'alimentation (Vsupply) avec la tension de référence (Vref). Procédé de fabrication comprenant : simuler des perturbations électromagnétique dans un circuit à bande interdite de génération d'un signal de référence, le circuit comprenant un premier transistor bipolaire et un deuxième transistor bipolaires d'un même type parmi les types PNP et NPN, les premier et deuxième transistor étant configurés pour générer un courant variant de manière proportionnel avec la température ; identifier, sur la base des résultats de simulation, celui des premier et deuxième transistors provoquant le plus de variations du signal de référence lorsque le circuit est soumis aux perturbations électromagnétiques ; et fabriquer le circuit en ajoutant un composant capacitif connecté entre la base et l'émetteur du transistor identifié.