FR 3128312 A1 20230421 FR 2111151 A 20211020 Dispositif électronique comprenant des transistors La présente description concerne un dispositif électronique (100) comprenant un substrat semiconducteur (102) et des transistors dont les grilles (120) sont contenues dans des tranchées (110) s'étendant dans le substrat semiconducteur, chaque transistor comprenant un caisson semiconducteur (130) dopé d'un premier type de conductivité, le caisson étant enterré dans le substrat semiconducteur et au contact de deux tranchées adjacentes parmi lesdites tranchées, une première région semiconductrice (152) dopée d'un deuxième type de conductivité, recouvrant le caisson, au contact du caisson, et au contact des deux tranchées adjacentes, une deuxième région semiconductrice (150) dopée du deuxième type de conductivité plus fortement dopée que la première région semiconductrice, s'étendant dans la première région semiconductrice, et une troisième région semiconductrice (132) dopée du premier type de conductivité, plus fortement dopée que le caisson, recouvrant le caisson, au contact de la première région, et s'étendant dans le substrat semiconducteur au contact du caisson. Figure pour l'abrégé : Fig. 2 Dispositif électronique comprenant des transistors La présente description concerne de façon générale les dispositifs électroniques, et plus particulièrement les dispositifs électroniques comprenant des transistors. Dans certains dispositifs électroniques, des transistors à effet de champ sont utilisés à un état non passant pour bloquer des tensions élevées, typiquement supérieures à 10 V, par exemple de l'ordre de 40 V, voire supérieures à 100 V. De tels transistors à effet de champ sont généralement adaptés pour bloquer une tension drain–source élevée seulement lorsque la tension drain–source est positive. Pour obtenir un blocage d'une tension pouvant être positive ou négative, il peut être nécessaire de disposer deux transistors à effet de champ en antiparallèle. Ceci peut présenter un encombrement important et un coût élevé. Un objet d'un mode de réalisation est de prévoir un dispositif électronique comprenant des transistors palliant tout ou partie des inconvénients des dispositifs électroniques à transistors existants. Selon un objet d'un mode de réalisation, la surface occupée par les transistors à effet de champ est réduite. Selon un objet d'un mode de réalisation, le coût de fabrication des transistors à effet de champ est réduit. Un mode de réalisation prévoit un dispositif électronique comprenant un substrat semiconducteur ayant une première face et des transistors dont les grilles sont contenues dans des tranchées s'étendant dans le substrat semiconducteur, chaque transistor comprenant, dans le substrat semiconducteur, un caisson semiconducteur dopé d'un premier type de conductivité, dans lequel se forme en fonctionnement le canal du transistor, le caisson étant enterré dans le substrat semiconducteur et au contact de deux tranchées adjacentes parmi lesdites tranchées, une première région semiconductrice dopée d'un deuxième type de conductivité, opposé au premier type de conductivité, recouvrant le caisson, au contact du caisson, et au contact des deux tranchées adjacentes, une deuxième région semiconductrice dopée du deuxième type de conductivité plus fortement dopée que la première région semiconductrice, s'étendant dans la première région semiconductrice et exposée sur la première face, et une troisième région semiconductrice dopée du premier type de conductivité, plus fortement dopée que le caisson, recouvrant le caisson, exposée sur la première face, au contact de la première région, et s'étendant dans le substrat semiconducteur au contact du caisson. Selon un mode de réalisation, la deuxième région semiconductrice est au contact des deux tranchées adjacentes. Selon un mode de réalisation, la troisième région semiconductrice est au contact des deux tranchées adjacentes. Selon un mode de réalisation, la première région semiconductrice comprend une première sous-région semiconductrice contenant la deuxième région semiconductrice et au moins une deuxième sous-région semiconductrice exposée sur la première face et reliant la première sous-région semiconductrice à la troisième région semiconductrice, la profondeur maximale de la première sous-région semiconductrice étant supérieure à la profondeur maximale de la deuxième sous-région semiconductrice. Selon un mode de réalisation, chaque transistor comprend, dans la tranchée contenant la grille du transistor : - une première couche isolante électriquement entre la grille du transistor et le caisson semiconducteur et formant l'isolant de grille du transistor ; - un élément conducteur électriquement situé dans la tranchée ; - une deuxième couche isolante électriquement entre l'élément conducteur électriquement et le substrat semiconducteur ; et - une troisième couche isolante électriquement entre l'élément conducteur électriquement et la grille. Selon un mode de réalisation, les deuxièmes régions semiconductrices des transistors sont connectées électriquement ensemble et les troisièmes régions semiconductrices des transistors sont connectées électriquement ensemble. Selon un mode de réalisation, le substrat semiconducteur comprend une deuxième face opposée à la première face, chaque transistor comprenant en outre, dans le substrat semiconducteur, une quatrième région semiconductrice dopée du deuxième type de conductivité, recouverte par le caisson, au contact du caisson, et une cinquième région semiconductrice dopée du deuxième type de conductivité, plus fortement dopée que la quatrième région semiconductrice, et exposée sur la deuxième face. Selon un mode de réalisation, le dispositif électronique comprend plusieurs transistors pour chaque paire de tranchées adjacentes, au moins certaines des troisièmes régions semiconductrices des transistors étant alternés avec les deuxièmes régions semiconductrices des transistors. Selon un mode de réalisation, les caissons de deux transistors adjacents sont jointifs. Un mode de réalisation prévoit également un procédé de fabrication du dispositif électronique tel que défini précédemment, dans lequel la formation de la première région semiconductrice comprend une étape de formation, par épitaxie, d'une couche semiconductrice dopée du deuxième type de conductivité, et une étape d'implantation de dopants du deuxième type de conductivité dans la couche semiconductrice. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la est une vue en coupe latérale, partielle et schématique, d'un mode de réalisation d'un dispositif électronique comprenant des transistors ; la est autre vue en coupe latérale, partielle et schématique, du dispositif de la ; la est autre vue en coupe latérale, partielle et schématique, du dispositif de la ; la est une vue de dessus, partielle et schématique, du dispositif de la ; la est une vue en perspective avec coupe, partielle et schématique, du dispositif des figures 1A à 1D ; la est une vue en coupe latérale, partielle et schématique, analogue à la illustrant un mode de réalisation des connexions des sources et des caissons des transistors ; la est autre vue en coupe latérale, partielle et schématique, analogue à la illustrant un mode de réalisation des connexions des grilles des transistors ; la est une vue de dessus, partielle et schématique, illustrant un mode de réalisation des connexions des transistors ; la est une vue de dessus, partielle et schématique, illustrant un autre mode de réalisation des connexions des transistors ; la illustre une étape d'un mode de réalisation d'un procédé de fabrication du dispositif représenté sur les figures 1A à 1D et 2 ; la illustre une autre étape du procédé ; la illustre une autre étape du procédé ; la illustre une autre étape du procédé ; la illustre une autre étape du procédé ; la illustre une autre étape du procédé ; la illustre, par trois vues, une autre étape du procédé ; la illustre, par trois vues, une autre étape du procédé ; la illustre, par trois vues, une autre étape du procédé ; la est une vue en perspective avec coupe du dispositif représenté sur les figures 1A à 1D illustrant un exemple d'évolution de la concentration de dopants ; la est une vue analogue à la selon une autre direction ; la représente des courbes d'évolution de concentrations de dopants obtenues aux étapes de fabrication mises en oeuvre pour obtenir les concentrations de dopants illustrées sur les figures 15 et 16 ; la représente une courbe d'évolution de la résistance à l'état passant Ron d'un transistor du dispositif représenté sur les figures 1A à 1D ; la est une vue en coupe du dispositif représenté sur les figures 1A à 1D illustrant l'évolution de la densité de courant dans une première configuration d'utilisation ; la est une vue en perspective avec coupe du dispositif représenté sur les figures 1A à 1D illustrant l'évolution de la densité de courant dans la première configuration d'utilisation ; la est une vue analogue à la dans une deuxième configuration d'utilisation ; la est une vue analogue à la dans la deuxième configuration d'utilisation ; la est une vue analogue à la dans une troisième configuration d'utilisation ; et la est une vue analogue à la dans la troisième configuration d'utilisation. Dispositif électronique (100) comprenant un substrat semiconducteur (102) ayant une première face (104) et des transistors (T) dont les grilles (120) sont contenues dans des tranchées (110) s'étendant dans le substrat semiconducteur, chaque transistor comprenant, dans le substrat semiconducteur, un caisson semiconducteur (130) dopé d'un premier type de conductivité, dans lequel se forme en fonctionnement le canal du transistor, le caisson étant enterré dans le substrat semiconducteur et au contact de deux tranchées adjacentes parmi lesdites tranchées, une première région semiconductrice (152) dopée d'un deuxième type de conductivité, opposé au premier type de conductivité, recouvrant le caisson, au contact du caisson, et au contact des deux tranchées adjacentes, une deuxième région semiconductrice (150) dopée du deuxième type de conductivité plus fortement dopée que la première région semiconductrice, s'étendant dans la première région semiconductrice et exposée sur la première face, et une troisième région semiconductrice (132) dopée du premier type de conductivité, plus fortement dopée que le caisson, recouvrant le caisson, exposée sur la première face, au contact de la première région, et s'étendant dans le substrat semiconducteur au contact du caisson. Dispositif électronique selon la revendication 1, dans lequel la deuxième région semiconductrice (150) est au contact des deux tranchées adjacentes. Dispositif électronique selon la revendication 1 ou 2, dans lequel la troisième région semiconductrice (132) est au contact des deux tranchées adjacentes. Dispositif électronique selon l'une quelconque des revendications 1 à 3, dans lequel la première région semiconductrice (152) comprend une première sous-région semiconductrice (154) contenant la deuxième région semiconductrice (150) et au moins une deuxième sous-région semiconductrice (156) exposée sur la première face (104) et reliant la première sous-région semiconductrice à la troisième région semiconductrice (132), la profondeur maximale de la première sous-région semiconductrice étant supérieure à la profondeur maximale de la deuxième sous-région semiconductrice. Dispositif électronique selon l'une quelconque des revendications 1 à 4, dans lequel chaque transistor (T) comprend, dans la tranchée (110) contenant la grille (120) du transistor : - une première couche isolante électriquement (124) entre la grille (120) du transistor et le caisson semiconducteur (130) et formant l'isolant de grille du transistor ; - un élément conducteur électriquement (180) situé dans la tranchée (110) ; - une deuxième couche isolante électriquement (184) entre l'élément conducteur électriquement et le substrat semiconducteur ; et - une troisième couche isolante électriquement (186) entre l'élément conducteur électriquement et la grille. Dispositif électronique selon l'une quelconque des revendications 1 à 5, dans lequel les deuxièmes régions semiconductrices (150) des transistors (T) sont connectées électriquement ensemble et dans lequel les troisièmes régions semiconductrices (132) des transistors (T) sont connectées électriquement ensemble. Dispositif électronique selon l'une quelconque des revendications 1 à 6, dans lequel le substrat semiconducteur (102) comprend une deuxième face (106) opposée à la première face (104), chaque transistor comprenant en outre, dans le substrat semiconducteur, une quatrième région semiconductrice (142) dopée du deuxième type de conductivité, recouverte par le caisson (130), au contact du caisson, et une cinquième région semiconductrice (150) dopée du deuxième type de conductivité, plus fortement dopée que la quatrième région semiconductrice, et exposée sur la deuxième face. Dispositif électronique selon l'une quelconque des revendications 1 à 7, comprenant plusieurs transistors (T) pour chaque paire de tranchées (110) adjacentes, au moins certaines des troisièmes régions semiconductrices (132) des transistors étant alternés avec les deuxièmes régions semiconductrices (150) des transistors. Dispositif électronique selon la revendication 8, dans lequel les caissons (130) de deux transistors (T) adjacents sont jointifs. Procédé de fabrication du dispositif électronique (100) selon l'une quelconque des revendications 1 à 9, dans lequel la formation de la première région semiconductrice (152) comprend une étape de formation, par épitaxie, d'une couche semiconductrice (210) dopée du deuxième type de conductivité, et une étape d'implantation de dopants du deuxième type de conductivité dans la couche semiconductrice.