FR 3127599 A1 20230331 FR 2110247 A 20210929 Selon un aspect, il est proposé un circuit intégré comportant une mémoire non-volatile comprenant : - une pluralité de cellules mémoire (BC) chaque cellule mémoire est configurée pour stocker une information pouvant prendre plus de deux valeurs, chaque cellule mémoire étant configurée pour faire circuler un courant de lecture ayant une intensité dépendant de la valeur stockée dans la cellule mémoire, - un amplificateur de détection (SA) comportant : ○ un amplificateur (CM) configuré pour amplifier le courant de lecture de chaque cellules mémoire, ○ des moyens de détermination comprenant : ● un générateur d’oscillations (RO) configuré pour générer à partir du signal amplifié un signal présentant des oscillations, ● un compteur (CPT) configuré pour compter les oscillations du signal généré par le générateur d’oscillations, ● un circuit de traitement numérique (DB) configuré pour déterminer une valeur représentée par le signal amplifié à partir de la valeur comptée. Figure pour l’abrégé : Figure 1 CIRCUIT INTÉGRÉ COMPRENANT UNE MÉMOIRE NON VOLATILE Des modes de réalisation et de mise en œuvre concernent les circuits intégrés, et plus particulièrement ceux comportant une mémoire non volatile. Les mémoires non volatiles sont utilisés pour stocker des informations. En particulier, les mémoires non volatiles classiques comprennent une pluralité de cellules mémoire. Une cellule mémoire constitue un bloc fondamental de la mémoire. En particulier, une cellule mémoire est un circuit électronique configuré pour stocker classiquement une information binaire nommée bit, c’est-à-dire une information pouvant être codées sur deux niveaux de sorte que cette information peut avoir comme valeur ‘0’ ou ‘1’. Les cellules mémoire d’une mémoire sont arrangées en colonnes et en lignes. Plus particulièrement, une cellule mémoire peut comprendre un transistor de mémorisation présentant une grille flottante configurée pour stocker des charges électriques correspondant à une information binaire. Afin de lire une information enregistrée dans une cellule mémoire, chaque colonne de cellules de mémoire est dotée d’un amplificateur de détection (connu également par l’expression anglo-saxonne « sense amplifier »). Cet amplificateur est utilisé pour détecter et amplifier des signaux de faible puissance représentatifs des bits stockés dans les cellules mémoire de la colonne. Ces signaux sont amplifiés à un niveau permettant leur utilisation par des circuits hors de la mémoire. Certaines mémoires non volatiles sont quant à elles capables de stocker des informations sur plus de deux niveaux. Ces mémoires comprennent ainsi des cellules multi-niveaux (en anglais « multi-level cell »). En d’autres termes, une telle cellule mémoire est configurée pour stocker une information pouvant prendre plus de deux valeurs, et pas seulement ‘0’ ou ‘1’. En particulier, chaque cellule mémoire est adaptée pour stocker plus d’un bit d’information en discriminant le nombre de charges pouvant être stocké sur une grille flottante du transistor de stockage. Par exemple, une cellule mémoire peut permettre de stocker quatre niveaux d’information correspondant ainsi à deux bits. L’utilisation de cellules mémoire multi-niveaux permet de réduire les dimensions de la mémoire et son coût de fabrication. Néanmoins, les solutions connues ne permettent pas d’assurer une lecture de l’information stockée en mémoire suffisamment fiable. En outre, les cellules mémoire à plusieurs niveaux sont généralement sensibles aux variations de température et aux variations de mises en œuvre de la mémoire. Ces sensibilités aux variations de température et aux variations de mises en œuvre de la mémoire peuvent entraîner des erreurs dans la lecture de l’information stockée en mémoire, de sorte que la fiabilité de telles cellules mémoire est d’autant plus réduite. Par ailleurs, les données stockées en mémoire sont généralement traitées par un processeur. Ce processeur est donc configuré pour effectuer des calculs en manipulant ces données. Néanmoins, cela implique un temps de traitement des données relativement long. Afin de réduire le temps de traitement des données, certaines mémoires non volatiles sont adaptées pour effectuer directement des calculs sur ses données mémorisées (cette méthode est également connue sous l’expression anglosaxonne « in-memory computing »). L’exécution des calculs directement dans la mémoire permet d’éviter de perdre du temps pour le transfert des données entre la mémoire et le processeur. De telles mémoires non volatiles sont particulièrement avantageuses pour certaines applications, comme l’exécution de réseaux de neurones artificiels. Toutefois, de telles mémoires sont généralement complexes à fabriquer. Il existe donc un besoin de proposer une mémoire non volatile simple permettant de stocker dans une même cellule mémoire des informations pouvant prendre plus de deux valeurs. Selon un aspect, il est proposé un circuit intégré comportant une mémoire non-volatile comprenant : - une pluralité de cellules mémoire, chaque cellule mémoire est configurée pour stocker une information pouvant prendre plus de deux valeurs, chaque cellule mémoire étant configurée pour faire circuler un courant de lecture ayant une intensité dépendant de la valeur stockée dans la cellule mémoire lorsque cette cellule mémoire est sélectionnée en lecture, - un amplificateur de détection comportant : ○ un amplificateur configuré pour amplifier le courant de lecture de chaque cellule mémoire sélectionnée en lecture, ○ des moyens de détermination comprenant : ● un générateur d’oscillations configuré pour générer à partir du signal amplifié un signal présentant des oscillations selon une fréquence dépendant de l’intensité du courant du signal amplifié, ● un compteur configuré pour compter les oscillations du signal généré par le générateur d’oscillations sur au moins une période de temps donnée, ● un circuit de traitement numérique configuré pour déterminer une valeur représentée par le signal amplifié à partir de la valeur comptée pendant ladite au moins une période de temps donnée à l’aide d’une table de correspondance entre des valeurs pouvant être comptées par le compteur et des valeurs pouvant représenter le signal amplifié. Chaque cellule mémoire de la mémoire est donc une cellule multi-niveaux permettant de densifier la mémoire. Les moyens de détermination de l’amplificateur de détection permettent de déterminer de façon simple et fiable la valeur stockée dans la cellule mémoire. De préférence, l’amplificateur de détection est configuré pour additionner des valeurs d’informations stockées dans plusieurs cellules mémoire en sélectionnant en lecture ces différentes cellules mémoire et en sommant les courants de lecture délivrés par ces cellules mémoire sélectionnées avant de délivrer le courant sommé à l’amplificateur de l’amplificateur de détection. De la sorte, le courant sommé amplifié est transmis au générateur d’oscillations. Le nombre d’oscillations comptées par le compteur est alors proportionnel à la somme des valeurs des informations des cellules mémoire sélectionnées en lecture. Ainsi, la mémoire est adaptée pour effectuer directement en son sein des additions entre des valeurs d’informations stockées dans plusieurs cellules mémoire de manière simple et rapide. En particulier, les additions peuvent donc être effectuées directement dans la mémoire et non pas par un processeur. Cela permet de ne pas perdre du temps pour transmettre les valeurs à additionner au processeur à partir de la mémoire. Dans un mode de réalisation avantageux, l’amplificateur de détection est configuré pour appliquer un poids à une valeur d’une information stockée dans une cellule mémoire en sélectionnant en lecture cette cellule pendant plusieurs périodes de temps données. Le poids appliqué à la valeur de l’information stockée dans la cellule mémoire correspond donc alors au nombre de périodes de temps données pendant lesquelles la cellule mémoire est sélectionnée en lecture. Ainsi, la mémoire est adaptée pour effectuer directement en son sein des pondérations sur une valeur d’une information stockée dans une cellule mémoire de manière simple et rapide. En particulier, les pondérations peuvent donc être effectuées directement dans la mémoire et non pas par un processeur. Cela permet de ne pas perdre du temps pour transmettre les valeurs à pondérer au processeur à partir de la mémoire. De préférence, l’amplificateur de détection comprend en outre des moyens de compensation de température comportant un capteur de température configuré pour mesurer une température de la mémoire, les moyens de compensation de température étant configurés pour adapter un contrôle des cellules mémoire de façon à adapter le courant de lecture généré par la cellule mémoire en fonction d’une température mesurée par le capteur de température. Les moyens de compensation de température permettent de réduire, voire d’éliminer, des erreurs dans la détermination de la valeur correspondant au signal amplifié pouvant résulter de variations de température de la mémoire. Dans un mode de réalisation avantageux, l’amplificateur de détection comprend en outre des moyens de calibration configurés pour : - définir un courant de base en entrée de l’amplificateur de détection lorsqu’aucune cellule mémoire n’est sélectionnée de façon à définir une valeur minimale souhaitée pouvant être comptée par le compteur, et - adapter un gain de l’amplificateur pour obtenir une valeur maximale souhaitée pouvant être comptée par le compteur. De la sorte, les moyens de calibration permettent de calibrer automatiquement l’amplificateur de détection de façon à réduire, voire d’éliminer, les erreurs dans la détermination de la valeur correspondant au signal amplifié qui peuvent résulter de variations dans la mise en œuvre de la mémoire. Avantageusement, le compteur est sur huit bits. D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention. La illustre un circuit intégré CI selon un mode de réalisation de l’invention. Le circuit intégré CI comprend une mémoire MEM comportant plusieurs cellules mémoire BC. Chaque cellule mémoire BC est une cellule multi-niveaux. Chaque cellule mémoire est donc configurée pour stocker une information sur plus de deux niveaux. Ainsi, l’information stockée dans une cellule mémoire peut prendre plus de deux valeurs. Chaque cellule mémoire BC comprend une sortie configurée pour délivrer un signal électrique présentant une intensité représentative de la valeur stockée par cette cellule mémoire BC. Comme illustré à la , une cellule mémoire BC peut comprendre un transistor de mémorisation TM et un transistor de sélection TS. Le transistor de mémorisation TM est configuré pour pouvoir stocker une information sur plus de deux niveaux. En particulier, le transistor de mémorisation TM comprend une source S1 reliée à un drain D2 du transistor de sélection TS. Le transistor de mémorisation TM comprend un drain D1 formant une sortie de la cellule mémoire BC. Cette sortie est reliée à une ligne de bit BL. Le transistor de mémorisation TM comprend en outre une grille G1 et une grille flottante FG1. La grille G1 est configurée pour recevoir un signal CG permettant de contrôler la grille G1 du transistor de mémorisation afin d’effectuer une écriture d’une information dans le transistor de mémorisation TM ou bien une lecture d’une information stockée par le transistor de mémorisation TM. En particulier, la grille flottante FG1 est configurée pour stocker des charges électriques en fonction du courant appliqué sur la grille G1. La quantité de charges électriques stockées correspond à une information stockée par le transistor de mémorisation TM. Le transistor de mémorisation TM est configuré pour stocker différentes quantités de charges électriques. Un courant de lecture est généré lorsqu’une lecture de l’information stockée dans le transistor de mémorisation est effectuée. Ce courant de lecture dépend de la quantité de charges électriques stockées par la grille flottante FG1. Par exemple, la illustre une répartition des courants de lecture correspondant à une information pouvant prendre quatre valeurs. Ainsi, un premier niveau N0 de courant de lecture ayant un écart type σ0 correspond à une valeur ‘0’, un deuxième niveau N1 de courant de lecture ayant un écart type σ1 correspond à une valeur ‘1’, un troisième niveau N2 de courant de lecture ayant un écart type σ2 correspond à une valeur ‘2’ et un quatrième niveau N3 de courant de lecture ayant un écart type σ3 correspond à une valeur ‘3’. La valeur de l’information stockée par le transistor de mémorisation TM peut donc être représentée sur deux bits. Le transistor de sélection TS comprend une source S2 connectée à une ligne de source SL reliée à un point froid, notamment à une masse GND. Le transistor de sélection TS comprend une grille G2 configurée pour recevoir un signal WL. Le signal WL permet de sélectionner la cellule mémoire BC pour une lecture ou une écriture d’une information dans le transistor de mémorisation TM. Les cellules mémoire BC de la mémoire peuvent être séparées en différents groupes. Par exemple, un groupe de quatre cellules mémoire BC1, BC2, BC3 et BC4 est représenté à la . La mémoire MEM comprend en outre pour chaque groupe de cellules mémoire BC un amplificateur de détection SA. Cet amplificateur de détection SA est adapté pour lire les informations stockées dans les cellules mémoire d’un même groupe. L’amplificateur de détection SA est également adapté pour effectuer des calculs sur les informations stockées dans les cellules mémoire d’un même groupe. En particulier, l’amplificateur de détection SA est relié à la sortie de chaque cellule mémoire BC de façon à pouvoir recevoir des courants électriques représentatifs de l’information stockée dans les cellules mémoire BC. L’amplificateur de détection SA comprend des moyens de pondération WM permettant d’appliquer un poids aux informations stockées en mémoire. L’amplificateur de détection SA comprend également des moyens d’addition AM permettant d’additionner les informations pondérées ou non. L’amplificateur de détection SA comprend également des moyens de détection DM configurés pour déterminer la valeur pondérée ou non des informations stockées dans les cellules mémoire BC ou pour déterminer la valeur calculée par les moyens d’addition AM à partir des valeurs des informations stockées dans les cellules mémoire BC. La valeur déterminée par les moyens de détection DM est alors indiquée dans le signal numérique Sout. Les moyens de détection DM comprennent en particulier un générateur d’oscillations RO (en anglais « ring oscillator »), un compteur CPT ainsi qu’un circuit de traitement numérique DB. Ces moyens de détection DM sont détaillés ci-dessous. La mémoire prévoit également des courants de référence CR. Ces courants de référence sont utilisés par des moyens de compensation de température TCM et par des moyens de calibration CAM décrits dans la suite. La illustre un mode de réalisation d’un amplificateur de détection SA. L’amplificateur de détection SA présente une entrée connectée à une ligne de bit BL (en anglais « bit line ») configurée pour recevoir des courants de lecture issus de cellules mémoire d’un même groupe qui sont connectées à cette ligne de bit BL. Le signal sur la ligne de bit BL présente donc une intensité égale à la somme de l’intensité des courants de lecture issus des cellules mémoire BC sélectionnées en lecture. Ainsi, comme l’intensité d’un courant de lecture issu d’une cellule mémoire dépend de la valeur de l’information stockée dans cette cellule mémoire, l’intensité du signal sur la ligne de bit BL dépend de la somme des valeurs stockées dans les cellules mémoire BC sélectionnées. En particulier, l’amplificateur de détection SA comprend un amplificateur opérationnel AOP configuré pour polariser la ligne de bit BL de façon à obtenir un courant de lecture qui circule dans les cellules mémoire BC qui soit lisible par l’amplificateur de détection SA. L’amplificateur opération AOP est configuré pour recevoir le signal de la ligne de bit BL et un signal BG et pour délivrer un signal VBIAS permettant de polariser la ligne de bit via un élément capacitif CAP. Le signal VBIAS est généré à partir du signal BG utilisé pour polariser la ligne de bit BL. L’amplificateur de détection SA comprend en outre un amplificateur CM permettant d’amplifier le signal sur la ligne de bit BL. L’amplificateur CM peut être un miroir de courant. L’amplificateur CM présente une entrée reliée à la ligne de bit BL de façon à recevoir le signal circulant sur la ligne de bit BL. L’amplificateur CM présente également une entrée configurée pour recevoir le signal VBIAS généré par l’amplificateur opérationnel AOP pour activer l’amplificateur de détection SA. L’amplificateur CM présente également une sortie configurée pour délivrer un signal amplifié SGA à partir du signal circulant sur la ligne de bit BL. L’amplificateur CM permet d’amplifier le signal sur la ligne de bit BL pour que ce dernier présente une amplitude suffisante pour le fonctionnement du générateur d’oscillations RO. En particulier, le générateur d’oscillations RO comprend une entrée configurée pour recevoir le signal amplifié SGA délivré par l’amplificateur CM. Le générateur d’oscillations RO présente également une sortie configurée pour délivrer un signal de sortie SGO présentant une succession régulière d’oscillations, notamment de créneaux. La fréquence des oscillations dans le signal de sortie dépend de l’intensité du signal amplifié reçu en entrée du générateur d’oscillations. En particulier, plus l’intensité du signal amplifié SGA est grande plus la fréquence des oscillations dans le signal de sortie SGO est élevée. La fréquence des oscillations dépend donc directement de l’intensité des courants délivrés par les cellules mémoire BC sélectionnées en lecture. Le compteur CPT comprend une entrée configurée pour recevoir le signal SGO délivré en sortie du générateur d’oscillations RO. Le compteur CPT est configuré pour compter le nombre CNT d’oscillations dans le signal SGO pendant au moins une période de temps donnée. Ainsi, plus la fréquence des oscillations dans le signal SGO est élevée plus la valeur CNT comptée du compteur sur ladite période de temps est grande. La relation entre les valeurs comptées CNT et le courant sur la ligne de bit BL est alors une fonction de transfert linéaire. De préférence, le compteur CPT est sur 8bits. Le circuit de traitement numérique DB est configuré pour déterminer une valeur correspondant au signal sur la ligne de bit BL en fonction de la valeur CNT comptée par le compteur CPT. En particulier, le circuit de traitement numérique DB peut utiliser une table de correspondance faisant correspondre des valeurs CNT pouvant être comptées par le compteur à des valeurs représentatives de la somme des valeurs stockées dans les cellules mémoire BC sélectionnées en lecture. De la sorte, la mémoire peut déterminer simplement la valeur des informations stockées dans les cellules mémoire. Par ailleurs, l’amplificateur de détection SA est configuré pour appliquer un poids aux valeurs des informations stockées dans les cellules mémoire BC. L’application d’un poids sur ces valeurs est effectuée en modifiant la sélection des cellules mémoire BC au cours du temps. En particulier, le poids appliqué à une valeur stockée dans une cellule mémoire BC correspond au nombre de périodes de temps pendant lesquelles cette cellule mémoire BC est sélectionnée. Le poids à appliquer à une valeur d’une information stockée dans une cellule mémoire BC est donc défini simplement, en contrôlant un temps de sélection de cette cellule mémoire BC. Par ailleurs, le circuit de traitement numérique DB est également configuré pour effectuer des soustractions entre les valeurs des informations stockées dans les cellules mémoire BC à partir d’une lecture des valeurs formant un diminuende de la soustraction et d’une lecture des valeurs formant un diminuteur de la soustraction. En particulier, les valeurs formant un diminuende de la soustraction sont additionnées lors d’une première lecture et les valeurs formant un diminuteur de la soustraction sont additionnées lors d’une deuxième lecture, avant d’effectuer la soustraction à l’aide du circuit de traitement numérique DB. Ainsi, la mémoire MEM est configurée pour effectuer des calculs en son sein de manière simple et rapide. Il n’est donc pas nécessaire de transmettre les valeurs des informations stockées dans les cellules mémoire à un processeur pour effectuer ces calculs. L’amplificateur de détection SA comprend en outre des moyens de compensation de température TCM configurés pour compenser des erreurs pouvant résulter de variations de température de la mémoire MEM. Les moyens de compensation de température TCM peuvent comprendre un capteur de température adapté pour capter la température de la mémoire. Les moyens de compensation de température TCM peuvent également comprendre une valeur de référence stockée dans une cellule mémoire BC de la mémoire, et permettant de délivrer un courant de référence CR. Lorsque le capteur détecte une variation de température, le circuit de traitement numérique DB est alors configuré pour adapter la tension du signal délivré à la grille flottante du transistor de mémorisation en fonction d’une comparaison entre la valeur lue à partir de la cellule mémoire BC stockant la valeur de référence et la valeur de référence enregistrée. L’amplificateur de détection SA comprend en outre des moyens de calibration CAM configurés pour pouvoir calibrer automatiquement l’amplificateur de détection SA. La calibration permet de compenser des variations de mise en œuvre de la mémoire. En particulier, les moyens de calibration CAM permettent de calibrer la fonction de transfert linéaire entre les valeurs comptées par le compteur et le courant sur la ligne de bit. Les moyens de calibration CAM sont donc configurés pour adapter un rapport entre les valeurs comptées par le compteur et le courant sur la ligne de bit. Les moyens de calibration CAM peuvent être activés par le circuit de traitement numérique. En particulier, les moyens de calibration CAM comprennent un premier circuit CAM1 configuré pour définir un courant de base sur la ligne de bit lorsqu’aucune cellule mémoire BC n’est sélectionnée de façon à définir une valeur minimale souhaitée pouvant être comptée par le compteur. Les moyens de calibration comprennent également un deuxième circuit CAM2 configuré pour adapter le gain de l’amplificateur pour obtenir une valeur maximale souhaitée pouvant être comptée par le compteur lorsque le courant est élevé sur la ligne de bit (c’est-à-dire lorsque l’ensemble des cellules mémoires BC1, BC2, BC3 et BC4 sont sélectionnées). La calibration effectuée par les moyens de calibration CAM peut être effectuée en utilisant des courants de référence CR. La illustre un exemple de mise en œuvre du circuit intégré permettant de calculer une valeur Sout correspondant à la formule suivante : , où B1, B2, B3 et B4 sont les valeurs stockées respectivement dans les cellules mémoire BC1, BC2, BC3, BC4, et où W1, W2, W3, W4 sont des poids à appliquer respectivement aux valeurs B1, B2, B3 et B4. Ici, les valeurs B1, B2, B3 et B4 sont égales à trois. La valeur W1 est égale à un, W2 est égale à deux, W3 est égale à trois et W4 est égale à quatre. Les signaux WL1, WL2, WL3, WL4 représentent respectivement les signaux de sélection en lecture des cellules mémoire BC1, BC2, BC3, BC4. La courbe I_TOT représente l’intensité du courant reçu en entrée du générateur d’oscillations RO. La courbe ROF représente la fréquence du générateur d’oscillation RO. La courbe CNT représente la valeur comptée par le compteur CPT. Comme la valeur du poids maximum est égale à quatre, le calcul de la valeur Sout s’effectue sur quatre périodes de temps T1 à T4. Chaque période de temps est de 40 nanosecondes. Lors de la première période de temps T1, les cellules mémoire BC1, BC2, BC3 et BC4 sont toutes sélectionnées. L’intensité du courant sur la ligne de bit est alors d’environ 40 microampères. La fréquence du signal en sortie du générateur d’oscillations est alors de 750MHz. Ainsi, à la fin de la première période de temps la valeur du compteur est égale à 96. Cette valeur correspond à la valeur . Ensuite, lors de la deuxième période de temps T2, seules les cellules mémoire BC2, BC3 et BC4 sont sélectionnées. La cellule mémoire BC1 n’est donc pas sélectionnée. L’intensité du courant sur la ligne de bit est alors d’environ 30 microampères. La fréquence du signal en sortie du générateur d’oscillations est alors de 570MHz. Ainsi, à la fin de la deuxième période de temps la valeur du compteur est égale à 144. Cette valeur correspond à la valeur . Puis, lors de la troisième période de temps T3, seules les cellules mémoire BC3 et BC4 sont sélectionnées. Les cellules mémoire BC1 et BC2 ne sont donc pas sélectionnées. L’intensité du courant sur la ligne de bit est alors d’environ 20 microampères. La fréquence du signal en sortie du générateur d’oscillations est alors de 380MHz. Ainsi, à la fin de la deuxième période de temps la valeur du compteur est égale à 168. Cette valeur correspond à la valeur . Enfin, lors de la quatrième période de temps T4, seules la cellule mémoire BC4 est sélectionnées. Les cellules mémoire BC1, BC2 et BC3 ne sont donc pas sélectionnées. L’intensité du courant sur la ligne de bit est alors d’environ 10 microampères. La fréquence du signal en sortie du générateur d’oscillations est alors de 190MHz. Ainsi, à la fin de la deuxième période de temps la valeur du compteur est égale à 180. Cette valeur correspond à la valeur . Circuit intégré comportant une mémoire non-volatile comprenant : - une pluralité de cellules mémoire (BC, BC1, BC2, BC3, BC4) chaque cellule mémoire est configurée pour stocker une information pouvant prendre plus de deux valeurs, chaque cellule mémoire étant configurée pour faire circuler un courant de lecture ayant une intensité dépendant de la valeur stockée dans la cellule mémoire lorsque cette cellule mémoire est sélectionnée en lecture, - un amplificateur de détection (SA) comportant : ○ un amplificateur (CM) configuré pour amplifier le courant de lecture de chaque cellules mémoire sélectionnée en lecture, ○ des moyens de détermination comprenant : ● un générateur d’oscillations (RO) configuré pour générer à partir du signal amplifié un signal présentant des oscillations selon une fréquence dépendant de l’intensité du courant du signal amplifié, ● un compteur (CPT) configuré pour compter les oscillations du signal généré par le générateur d’oscillations sur au moins une période de temps donnée, ● un circuit de traitement numérique (DB) configuré pour déterminer une valeur représentée par le signal amplifié à partir de la valeur comptée pendant ladite au moins une période de temps donnée à l’aide d’une table de correspondance entre des valeurs pouvant être comptées par le compteur (CPT) et des valeurs pouvant représenter le signal amplifié. Circuit intégré selon la revendication 1, dans lequel l’amplificateur de détection (SA) est configuré pour additionner des valeurs d’informations stockées dans plusieurs cellules mémoire en sélectionnant en lecture ces différentes cellules mémoire et en sommant les courants de lecture délivrés par ces cellules mémoire sélectionnées avant de délivrer le courant sommé à l’amplificateur de l’amplificateur de détection. Circuit intégré selon l’une quelconque des revendications 1 ou 2, dans lequel l’amplificateur de détection (SA) est configuré pour appliquer un poids à une valeur d’une information stockée dans une cellule mémoire en sélectionnant en lecture cette cellule pendant plusieurs périodes de temps données. Circuit intégré selon l’une des revendications 1 à 3, dans lequel l’amplificateur de détection (SA) comprend en outre des moyens de compensation de température (TCM) comportant un capteur de température configuré pour mesurer une température de la mémoire, les moyens de compensation de température étant configurés pour adapter un contrôle des cellules mémoire de façon à adapter le courant de lecture généré par la cellule mémoire en fonction d’une température mesurée par le capteur de température. Circuit intégré selon l’une des revendications 1 à 4, dans lequel l’amplificateur de détection (SA) comprend en outre des moyens de calibration (CAM) configurés pour : - définir un courant de base en entrée de l’amplificateur de détection lorsqu’aucune cellule mémoire n’est sélectionnée de façon à définir une valeur minimale souhaitée pouvant être comptée par le compteur, et - adapter un gain de l’amplificateur (CM) pour obtenir une valeur maximale souhaitée pouvant être comptée par le compteur. Circuit intégré selon l’une des revendications 1 à 5, dans lequel le compteur (CPT) est sur huit bits.