FR 3126541 A1 20230303 FR 2109178 A 20210902 PROCÉDÉ DE FABRICATION D’UNE STRUCTURE MULTICOUCHE Un aspect de l’invention concerne un procédé de fabrication d’une structure multicouche (100), comprenant les étapes suivantes : fournir un empilement comprenant un substrat (31) et une couche diélectrique (32) disposée sur le substrat, le substrat (31) étant formé d’un matériau semiconducteur présentant une résistivité supérieure ou égale à 500 Ω.cm ; graver des tranchées (40) s’étendant à travers la couche diélectrique (32) et débouchant sur le substrat (31) ; graver le substrat (31) de manière isotrope et sélective par rapport à la couche diélectrique (32) pour former des premières cavités (50) dans le substrat (31) ; et déposer (S4) une couche de piégeage des charges électriques mobiles (60) sur des parois des premières cavités (50) et sur des parois latérales des tranchées (40), de manière à boucher les tranchées (40) dans la couche diélectrique (32), fermant ainsi les premières cavités (50) dans le substrat (31). Figure à publier avec l’abrégé : Figure 3D PROCÉDÉ DE FABRICATION D’UNE STRUCTURE MULTICOUCHE La présente invention est relative aux substrats semi-conducteurs utilisés pour fabriquer des circuits intégrés, et plus particulièrement des circuits radiofréquences (RF). ÉTAT DE LA TECHNIQUE Différents types de substrat peuvent être utilisés pour fabriquer des circuits intégrés. Le substrat est généralement choisi en fonction du type de circuit à fabriquer : circuits radiofréquences (RF), circuits logiques à base de transistors MOS, capteurs d’images… Parmi les substrats d’intérêt, on peut citer la structure multicouche silicium sur isolant ou SOI (pour « Silicon On Insulator » en anglais). La structure multicouche SOI comprend successivement une couche de support en silicium, une couche électriquement isolante, généralement une couche d’oxyde dite enterrée (ou couche BOX, pour « buried oxide layer » en anglais), et un film mince en silicium monocristallin, aussi appelé couche active. La couche active est ainsi nommée car elle est destinée à recevoir des composants actifs, typiquement des transistors MOS (acronyme de « Metal Oxide Semiconductor »). Le canal de conduction des transistors MOS est formé dans la couche active. La structure SOI offre notamment la possibilité de fabriquer des transistors complètement déplétés (ou FDSOI, pour « Fully Depleted SOI ») ou partiellement déplétés (ou PDSOI « Partially Depleted SOI »). La montre une autre structure multicouche 10, dérivée de la structure SOI et couramment utilisée pour la fabrication de circuits intégrés RF, tels que les modules d’émission-réception de signaux RF intégrés dans les téléphones portables (modules dits « front-end »). Cette structure multicouche 10, appelée « TR-SOI », comprend successivement une couche de support 11 en silicium de haute résistivité, une couche riche en pièges (« trap-rich layer ») 12, une couche d’oxyde enterrée 13 et une couche active 14 en silicium monocristallin. La couche riche en pièges 12 empêche le phénomène de conduction parasite à l’interface entre la couche de support 11 et la couche d’oxyde enterrée 13, ce phénomène étant habituellement causé par des électrons libres qui s’accumulent à l’interface sous l’effet des charges positives fixes contenues dans la couche d’oxyde enterrée 13. Grâce à la couche riche en pièges 12, les électrons sont piégés et ne peuvent plus circuler. La résistivité effective de la couche de support 11 est ainsi augmentée par rapport à une structure multicouche dépourvue de couche riche en pièges (structure appelée « HR-SOI »). La couche riche en pièges 12 peut être constituée de silicium polycristallin. Les pièges sont situés aux joins de grain du silicium polycristallin. La structure TR-SOI 10 améliore grandement les performances RF des circuits intégrés fabriqués à partir de cette structure, notamment en termes de linéarité et de diaphonie. Les éléments passifs (inductances, capacités…) formés au-dessus de la couche active 14 bénéficient quant à eux d’un meilleur facteur de qualité. La représente en vue de coupe schématique une autre structure multicouche 20 adaptée pour des applications radiofréquences et décrite dans le document WO2017/212160A1. Cette structure multicouche 20 comprend successivement un substrat support 21 en silicium de haute résistivité, une couche diélectrique 22 en dioxyde de silicium disposée sur le substrat support 21, une couche active 23 en silicium monocristallin disposée sur la couche diélectrique 22 et des tranchées 24 s’étendant dans le substrat support 21 depuis l’interface entre le substrat support 21 et la couche diélectrique 22. Les parois des tranchées 24 sont tapissées d’un matériau 25 présentant des propriétés de piégeage des charges électriques mobiles. La partie restante des tranchées 24 est remplie par un gaz ou un mélange gazeux, par exemple d’air. Les tranchées sont ainsi conservées à l’état de cavités. Grâce à ces cavités, la résistivité effective du substrat support 21 est encore augmentée. La fabrication de la structure multicouche 20 comporte une étape de report de la couche diélectrique 22 et de la couche active 23 sur le substrat support 21. Ce report peut être accompli grâce à une technique de collage (direct ou par adhésion moléculaire) telle que le procédé Smart Cut TM . Il reste toutefois complexe à mettre en œuvre, car l’interface de collage n’est pas entièrement constituée de silicium. Plus particulièrement, le collage est rendu difficile par la présence des tranchées 24. Il existe donc un besoin de prévoir un procédé de fabrication d’une structure multicouche munie de cavités qui soit plus simple à mettre en œuvre. Selon un premier aspect de l’invention, on tend vers à satisfaire ce besoin en prévoyant un procédé de fabrication comprenant les étapes suivantes : fournir un empilement comprenant un substrat et une couche diélectrique disposée sur le substrat, le substrat étant formé d’un matériau semiconducteur présentant une résistivité supérieure ou égale à 500 Ω.cm ; graver des tranchées s’étendant à travers la couche diélectrique et débouchant sur le substrat ; graver le substrat de manière isotrope et sélective par rapport à la couche diélectrique pour former des premières cavités dans le substrat ; et déposer une couche de piégeage des charges électriques mobiles sur des parois des premières cavités et sur des parois latérales des tranchées, de manière à boucher les tranchées dans la couche diélectrique, fermant ainsi les premières cavités dans le substrat. Dans un mode de mise en œuvre préférentiel du procédé de fabrication, l’empilement fourni comprend en outre une couche active disposée sur la couche diélectrique et une couche de protection disposée sur la couche active, la gravure des tranchées s’étendant en outre dans la couche active et dans la couche de protection. Selon un développement de ce mode de mise en œuvre préférentiel, des deuxièmes cavités sont formées dans la couche active en même temps que les premières cavités dans le substrat, par gravure de la couche active de manière isotrope et sélective par rapport à la couche diélectrique et à la couche de protection, et dans lequel les deuxièmes cavités sont remplies par la couche de piégeage des charges électriques mobiles. Le procédé selon le premier aspect de l’invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles : l’étape de fourniture de l’empilement comprend une opération d’oxydation thermique d’une surface du substrat, une opération de nitruration de la surface du substrat ou une opération de dépôt de la couche diélectrique sur le substrat ; le procédé comprend en outre une étape de retrait d’une portion de la couche de piégeage des charges électriques mobiles déposée sur la couche diélectrique ; les tranchées s’étendent en outre dans une partie du substrat ; chaque tranchée présente une largeur comprise entre 20 nm et 100 nm ; chaque tranchée présente une longueur comprise entre 50 µm et 2000 µm ; chaque tranchée présente une profondeur comprise entre 50 nm et 300 nm ; les tranchées sont de dimensions identiques ; les tranchées sont disjointes et s’étendent dans la couche diélectrique selon des plans parallèles entre eux et perpendiculaires à une face principale du substrat ; les tranchées sont espacées deux à deux d’une distance telle que les premières cavités fusionnent en une plus grande cavité lors de l’étape de gravure du substrat ; les tranchées sont espacées deux à deux d’une distance comprise entre 300 nm et 5000 nm ; les tranchées communiquent entre elles et forment un maillage dans la couche diélectrique ; les tranchées présentent un premier pas de répétition compris entre 100 nm et 5000 nm dans une première direction et un deuxième pas de répétition compris entre 100 nm et 5000 nm dans une deuxième direction sécante à la première direction ; chaque première cavité présente une largeur comprise entre 200 nm et 5000 nm ; chaque première cavité présente une longueur comprise entre 50 µm et 2000 µm ; et chaque première cavité présente une profondeur comprise entre 100 nm et 2500 nm ; les premières cavités sont de dimensions identiques. Un deuxième aspect de l’invention concerne un procédé de fabrication d’un circuit intégré, comprenant les étapes suivantes : fabriquer une structure multicouche en accomplissant un procédé selon le premier aspect de l’invention ; former des composants passifs sur la structure multicouche, à la verticale des premières cavités. Le procédé selon le deuxième aspect de l’invention peut également comprendre une ou plusieurs des étapes ci-dessous, considérées individuellement ou selon toutes les combinaisons techniquement possibles : une étape de formation de tranchées d’isolation électrique avant l’étape de gravure des tranchées ; une étape de formation de composants actifs dans une première zone de la structure multicouche, la première zone étant dépourvue de premières cavités, les composants passifs étant formés dans une deuxième zone de la structure multicouche, distincte de la première zone et munie des premières cavités ; une étape de retrait total de la couche diélectrique avant l’étape de formation des composants actifs ; une étape de formation d’au moins un niveau d’interconnexion électrique reliant les composants actifs, les composants passifs étant formés sur ledit au moins un niveau d’interconnexion électrique. Un troisième aspect de l’invention concerne une structure multicouche comprenant : un substrat ; une couche diélectrique disposée sur le substrat ; des tranchées s’étendant à travers la couche diélectrique jusqu’au substrat ; des premières cavités s’étendant dans le substrat, depuis l’interface entre le substrat et la couche diélectrique ; une couche de piégeage des charge électriques mobiles remplissant entièrement les tranchées dans la couche diélectrique et tapissant des parois des premières cavités aménagées dans le substrat. Dans un mode de réalisation préférentiel, la structure multicouche comprend en outre : une couche active disposée sur la couche diélectrique ; des deuxièmes cavités aménagées dans la couche active et remplies au moins partiellement par la couche de piégeage des charge électriques mobiles. BRÈVE DESCRIPTION DES FIGURES D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures suivantes : la , précédemment décrite, représente une structure multicouche selon l’art antérieur, pouvant être utilisée comme substrat de départ pour la fabrication de circuits intégrés radiofréquences ; la , précédemment décrite, représente une autre structure multicouche selon l’art antérieur, adaptée également aux applications radiofréquences ; les figures 3A à 3E représentent un premier mode de mise en œuvre du procédé de fabrication de structure multicouche selon le premier aspect de l’invention ; les figures 4A à 4E représentent un deuxième mode de mise en œuvre du procédé de fabrication de structure multicouche ; la est une vue en 3D de la structure multicouche obtenue à l’issue du procédé des figures 4A à 4E ; les figures 6A à 6D représentent une variante de mise en œuvre du procédé de fabrication de structure multicouche selon les figures 4A à 4E ; la est une vue en 3D de la structure multicouche obtenue à l’issue du procédé des figures 6A à 6D ; et la représente une étape du procédé de fabrication de circuit intégré selon le deuxième aspect de l’invention. Pour plus de clarté, les éléments identiques ou similaires sont repérés par des signes de référence identiques sur l’ensemble des figures. Procédé de fabrication d’une structure multicouche (100, 200, 300), comprenant les étapes suivantes : fournir (S1) un empilement (30) comprenant un substrat (31) et une couche diélectrique (32) disposée sur le substrat, le substrat (31) étant formé d’un matériau semiconducteur présentant une résistivité supérieure ou égale à 500 Ω.cm ; graver (S2) des tranchées (40) s’étendant à travers la couche diélectrique (32) et débouchant sur le substrat (31) ; graver (S3) le substrat (31) de manière isotrope et sélective par rapport à la couche diélectrique (32) pour former des premières cavités (50) dans le substrat (31) ; et déposer (S4) une couche de piégeage des charges électriques mobiles (60) sur des parois des premières cavités (50) et sur des parois latérales des tranchées (40), de manière à boucher les tranchées (40) dans la couche diélectrique (32), fermant ainsi les premières cavités (50) dans le substrat (31). Procédé selon la revendication 1, comprenant en outre une étape (S5) de retrait d’une portion de la couche de piégeage des charges électriques mobiles (60) déposée sur la couche diélectrique (32). Procédé selon l’une des revendications 1 et 2, dans lequel l’empilement (30) fourni comprend une couche active (33) disposée sur la couche diélectrique (32) et une couche de protection (34) disposée sur la couche active (33), la gravure des tranchées (40) s’étendant en outre dans la couche active (33) et dans la couche de protection (34). Procédé selon la revendication 3, dans lequel des deuxièmes cavités (70) sont formées dans la couche active (33) en même temps que les premières cavités (50) dans le substrat (31), par gravure de la couche active (33) de manière isotrope et sélective par rapport à la couche diélectrique (32) et à la couche de protection (34), et dans lequel les deuxièmes cavités (70) sont remplies par la couche de piégeage des charges électriques mobiles (60). Procédé selon l’une quelconque des revendications 1 à 4, dans lequel les tranchées (40) sont disjointes et s’étendent dans la couche diélectrique (32) selon des plans parallèles entre eux et perpendiculaires à une face principale du substrat (31). Procédé selon la revendication 5, dans lequel les tranchées (40) sont espacées deux à deux d’une distance (d) telle que les premières cavités (50) fusionnent en une plus grande cavité (50’) lors de l’étape (S3) de gravure du substrat (31). Procédé selon l’une quelconque des revendications 1 à 4, dans lequel les tranchées (40) communiquent entre elles et forment un maillage dans la couche diélectrique (32). Procédé selon la revendication 7, dans lequel les tranchées présentent un premier pas de répétition (P X ) compris entre 100 nm et 5000 nm dans une première direction (X) et un deuxième pas de répétition (P Y ) compris entre 100 nm et 5000 nm dans une deuxième direction (Y) sécante à la première direction (X). Procédé de fabrication d’un circuit intégré (400) comprenant les étapes suivantes : fabriquer une structure multicouche (100, 200, 300) en accomplissant un procédé selon l’une quelconque des revendications 1 à 8 ; former des composants passifs (90) sur la structure multicouche (100, 200, 300), à la verticale des premières cavités (50). Procédé selon la revendication 9, comprenant en outre une étape de formation de tranchées d’isolation électrique (80) avant l’étape (S2) de gravure des tranchées (40). Procédé selon l’une des revendications 9 et 10, comprenant en outre une étape de formation de composants actifs (91) dans une première zone (Z1) de la structure multicouche (100, 200, 300), la première zone (Z1) étant dépourvue de premières cavités (50), les composants passifs (90) étant formés dans une deuxième zone (Z2) de la structure multicouche, distincte de la première zone (Z1) et munie des premières cavités (50). Procédé selon la revendication 11, comprenant en outre une étape de formation d’au moins un niveau d’interconnexion électrique (92) reliant les composants actifs (91), les composants passifs (90) étant formés sur ledit au moins un niveau d’interconnexion électrique (92). Structure multicouche (100, 200, 300) comprenant : un substrat (31) formé d’un matériau semiconducteur présentant une résistivité supérieure ou égale à 500 Ω.cm ; une couche diélectrique (32) disposée sur le substrat (31) ; des tranchées (40) s’étendant à travers la couche diélectrique (32) jusqu’au substrat (31) ; des premières cavités (50) s’étendant dans le substrat (31), depuis l’interface entre le substrat (31) et la couche diélectrique (32) ; une couche de piégeage des charge électriques mobiles (60) tapissant des parois des premières cavités (50) aménagées dans le substrat (31) et remplissant entièrement les tranchées (40) dans la couche diélectrique (32), fermant ainsi les premières cavités (50) dans le substrat (31). Structure multicouche (200, 300) selon la revendication 13, comprenant en outre : une couche active (33) disposée sur la couche diélectrique (32) ; des deuxièmes cavités (70) aménagées dans la couche active (33) et remplies au moins partiellement par la couche de piégeage des charge électriques mobiles (60).