FR 3125357 A1 20230120 FR 2107694 A 20210716 Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques comprenant : a) le dépôt d'une couche de résine (19) électriquement isolante du côté d'une première face d'un substrat semiconducteur (11), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés (13), le substrat semiconducteur portant sur une deuxième face, opposée à la première face, des plots de reprise de contact (17) ; et b) la formation, du côté de la deuxième face du substrat semiconducteur (11), de premières tranchées (21), séparant électriquement les circuits intégrés (13) les uns des autres, les premières tranchées s'étendant verticalement dans le substrat semiconducteur et débouchant dans ou sur la couche de résine (19). Figure pour l'abrégé : Fig. 3 Procédé de fabrication de puces électroniques La présente description concerne de façon générale la fabrication de puces électroniques semiconductrices. De façon classique, un procédé de fabrication de puces électroniques peut comprendre une étape de test électrique final, au cours de laquelle on vient appliquer des signaux électriques de test sur des métallisations de connexion des puces, au moyen de pointes métalliques de test connectées électriquement à un dispositif électronique de test. Il serait souhaitable d'améliorer au moins en partie certains aspects des procédés connus de fabrication de puces électroniques. Pour cela, un mode de réalisation prévoit un procédé de fabrication de puces électroniques comprenant : une étape a) de dépôt d'une couche de résine électriquement isolante du côté d'une première face d'un substrat semiconducteur, dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés, le substrat semiconducteur portant sur une deuxième face, opposée à la première face, des plots de reprise de contact ; et une étape b) de formation, du côté de la deuxième face du substrat semiconducteur, de premières tranchées, séparant électriquement les circuits intégrés les uns des autres, les premières tranchées s'étendant verticalement dans le substrat semiconducteur et débouchant dans ou sur la couche de résine. Selon un mode de réalisation, l'étape b) est suivie par une étape c) d'individualisation des puces électroniques. Selon un mode de réalisation, l'individualisation de l'étape c) est réalisée par la formation de deuxièmes tranchées dans les premières tranchées. Selon un mode de réalisation, l'individualisation de l'étape c) est réalisée par l'amincissement de la couche de résine isolante. Selon un mode de réalisation, le procédé comprend, entre les étapes b) et c), une étape d) de test électrique des circuits intégrés. Selon un mode de réalisation, les premières tranchées s'étendent dans toute l'épaisseur du substrat. Selon un mode de réalisation, le procédé comprend, entre l'étape a) et l'étape b), une étape de formation de troisièmes tranchées s'étendant, entre les circuits intégrés, de la première face du substrat semiconducteur sur une partie de l'épaisseur du substrat semiconducteur. Selon un mode de réalisation, les troisièmes tranchées s'étendent dans le substrat semiconducteur sur une profondeur comprise entre 30 % et 75 % de l'épaisseur du substrat semiconducteur. Selon un mode de réalisation, les troisièmes tranchées ont une largeur supérieure à la largeur des premières tranchées. Selon un mode de réalisation, lors de l'étape a), l'épaisseur du substrat semiconducteur est comprise entre 50 µm et 500 µm, de préférence entre 50 µm et 130 µm. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la illustre, par une vue en coupe, une étape d'un exemple de procédé de fabrication d'une puce électronique selon un premier mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un premier mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un premier mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un premier mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un premier mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un premier mode de réalisation ; la illustre, par une vue en coupe, une étape d'un exemple de procédé de fabrication d'une puce électronique selon un deuxième mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un deuxième mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un deuxième mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un deuxième mode de réalisation ; la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un deuxième mode de réalisation ; et la illustre, par une vue en coupe, une autre étape d'un exemple de procédé de fabrication d'une puce électronique selon un deuxième mode de réalisation. Procédé de fabrication de puces électroniques comprenant : a) le dépôt d'une couche de résine (19 ; 33) électriquement isolante du côté d'une première face d'un substrat semiconducteur (11), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés (13), le substrat semiconducteur portant sur une deuxième face, opposée à la première face, des plots de reprise de contact (17) ; et b) la formation, du côté de la deuxième face du substrat semiconducteur (11), de premières tranchées (21 ; 35), séparant électriquement les circuits intégrés (13) les uns des autres, les premières tranchées s'étendant verticalement dans le substrat semiconducteur et débouchant dans ou sur la couche de résine (19 ; 33). Procédé selon la revendication 1, dans lequel l'étape b) est suivie par une étape c) d'individualisation des puces électroniques. Procédé selon la revendication 2, dans lequel l'individualisation de l'étape c) est réalisée par la formation de deuxièmes tranchées (25 ; 37) dans les premières tranchées (21 ; 35). Procédé selon la revendication 2, dans lequel l'individualisation de l'étape c) est réalisée par l'amincissement de la couche de résine isolante (19). Procédé selon l'une quelconque des revendications 2 à 4, comprenant, entre les étapes b) et c), une étape d) de test électrique des circuits intégrés (13). Procédé selon l'une quelconque des revendications 1 à 5, dans lequel les premières tranchées (21) s'étendent dans toute l'épaisseur du substrat (11). Procédé selon l'une quelconque des revendications 1 à 6, comprenant, entre l'étape a) et l'étape b), une étape de formation de troisièmes tranchées (31) s'étendant entre les circuits intégrés (13), depuis la première face du substrat semiconducteur (11), sur une partie de l'épaisseur du substrat semiconducteur. Procédé selon la revendication 7, dans lequel les troisièmes tranchées (31) s'étendent dans le substrat semiconducteur (11) sur une profondeur (H1) comprise entre 30 % et 75 % de l'épaisseur du substrat semiconducteur. Procédé selon la revendication 7 ou 8, dans lequel les troisièmes tranchées (31) ont une largeur (L3) supérieure à la largeur (L5) des premières tranchées (37). Procédé selon l'une quelconque des revendications 1 à 9, dans lequel lors de l'étape a), l'épaisseur du substrat semiconducteur (11) est comprise entre 50 µm et 500 µm, de préférence entre 50 µm et 130 µm.