FR 3121559 A1 20221007 FR 2103305 A 20210331 Convertisseur analogique-numérique par approximations successives multicanaux La présente description concerne un convertisseur analogique-numérique par approximations successives (20) comprenant : - un convertisseur numérique-analogique (22) configuré pour recevoir un signal numérique (D out ), comprenant des premières unités de conversion (A 1 , A 2 , A 3 , A 4 , A 5 ), chacune étant configurée pour échantillonner un signal analogique (V IN_1 , V IN_2 , V IN_3 , V IN_4 , V IN_5 ) par l'intermédiaire d'un premier commutateur et pour fournir un premier niveau de tension (V n1 ) par l'intermédiaire d'un deuxième commutateur (SWAO 1 , SWAO 2 , SWAO 3 , SWAO 4 , SWAO 5 ), ledit convertisseur comprenant en outre une seule deuxième unité de conversion (B) configurée pour fournir un deuxième niveau de tension (V n2 ), chaque première unité de conversion comprenant un premier réseau de condensateurs (18A) et un premier réseau de commutateurs (19A) commandés par le signal numérique, la deuxième unité de conversion comprenant un deuxième réseau de condensateurs (18B) et un deuxième réseau de commutateurs (19B) ; et - un circuit de commande (13) configuré pour fermer simultanément les premiers commutateurs et pour fermer successivement les deuxièmes commutateurs pour convertir chaque signal analogique échantillonné. Figure pour l'abrégé : Fig. 3 Convertisseur analogique-numérique par approximations successives multicanaux La présente description concerne de façon générale des dispositifs électroniques et, plus particulièrement, des convertisseurs analogique-numérique par approximations successives multicanaux. Des convertisseurs analogique-numérique par approximations successives multicanaux (SA-ADC) sont souvent utilisés pour générer des codes numériques représentant des échantillons correspondants d'un signal analogique reçu en tant qu'entrée. Des SA-DAC utilisent le principe d'approximations successives (SAP) pour générer les codes numériques. Des approximations du signal analogique sont générées et comparées au signal analogique jusqu'à ce que les codes numériques représentant les approximations atteignent la fiabilité d'un nombre de bits disponible dans le SA-ADC pour représenter un échantillon du signal numérique. Pour certaines applications, plusieurs signaux analogiques doivent être convertis en signaux numériques. Il peut ne pas être possible d'utiliser un seul SA-ADC pour convertir chaque signal analogique lorsque les signaux analogiques ont été échantillonnés simultanément. Toutefois, l'utilisation de plusieurs SA-ADC pour effectuer simultanément les conversions peut conduire à un SA-ADC multicanaux coûteux. Un mode de réalisation pallie tout ou partie des inconvénients des convertisseurs AC/DC par approximations successives connus. Un mode de réalisation prévoit un convertisseur AC/DC par approximations successives comprenant : un convertisseur numérique-analogique configuré pour recevoir un signal numérique, ledit convertisseur numérique-analogique comprenant des premières unités de conversion, chaque première unité de conversion étant configurée pour échantillonner un signal analogique par l'intermédiaire d'un premier commutateur et pour fournir un premier niveau de tension par l'intermédiaire d'un deuxième commutateur, ledit convertisseur numérique-analogique comprenant en outre une seule deuxième unité de conversion configurée pour fournir un deuxième niveau de tension, chaque première unité de conversion comprenant un premier réseau de condensateurs et un premier réseau de commutateurs commandé par le signal numérique, la deuxième unité de conversion comprenant un deuxième réseau de condensateurs et un deuxième réseau de commutateurs ; un comparateur configuré pour recevoir un des premiers niveaux de tension un par un et pour recevoir le deuxième niveau de tension et pour fournir un signal de comparaison sur la base de la comparaison entre ledit un des premiers niveaux de tension et le deuxième niveau de tension ; un circuit logique à approximations successives configuré pour fournir le signal numérique sur la base du signal de comparaison ; et un circuit de commande configuré pour fermer simultanément les premiers commutateurs et pour fermer successivement les deuxièmes commutateurs pour convertir chaque signal analogique échantillonné. Un autre mode de réalisation prévoit un procédé de conversion analogique-numérique par approximations successives comprenant : la fourniture d'un convertisseur numérique-analogique recevant un signal numérique, ledit convertisseur numérique-analogique comprenant des premières unités de conversion, chaque première unité de conversion échantillonnant un signal analogique par l'intermédiaire d'un premier commutateur et fournissant un premier niveau de tension par l'intermédiaire d'un deuxième commutateur, ledit convertisseur numérique-analogique comprenant en outre une unique deuxième unité de conversion fournissant un deuxième niveau de tension, chaque première unité de conversion comprenant un premier réseau de condensateurs et un premier réseau de commutateurs commandés par le signal numérique, la deuxième unité de conversion comprenant un deuxième réseau de condensateurs et un deuxième réseau de commutateurs ; la comparaison par un comparateur d'un des premiers niveaux de tension à la fois et du deuxième niveau de tension et la fourniture d'un signal de comparaison sur la base de la comparaison entre ledit un des premiers niveaux de tension et le deuxième niveau de tension ; la fourniture, par un circuit logique à approximations successives, du signal numérique sur la base du signal de comparaison ; et la fermeture par un circuit de commande des premiers commutateurs simultanément et des deuxièmes commutateurs successivement pour convertir chaque signal analogique échantillonné. Selon un mode de réalisation, la deuxième unité de conversion comprend un troisième commutateur recevant une première tension de référence, le circuit de commande étant configuré pour échantillonner la première tension de référence pour chaque conversion des signaux analogiques échantillonnés. Selon un mode de réalisation, pour chaque première unité de conversion, le premier réseau de condensateurs comprend des premiers condensateurs, ayant chacun une première électrode connectée au deuxième commutateur et une deuxième électrode connectée au premier commutateur, et le premier réseau de commutateurs comprend, pour chaque premier condensateur, un quatrième commutateur connectant la deuxième électrode du premier condensateur à la première tension de référence et un cinquième commutateur connectant la deuxième électrode du premier condensateur à une deuxième tension de référence. Selon un mode de réalisation, chaque première unité de conversion comprend un sixième commutateur connectant la première électrode de chaque premier condensateur à la première tension de référence. Selon un mode de réalisation, le deuxième réseau de condensateurs comprend des deuxièmes condensateurs, ayant chacun une première électrode reliée au comparateur et une deuxième électrode connectée au troisième commutateur, et le deuxième réseau de condensateurs comprend, pour chaque deuxième condensateur, un septième commutateur connectant la deuxième électrode du deuxième condensateur à la première tension de référence et un huitième commutateur connectant la deuxième électrode du deuxième condensateur à la deuxième tension de référence. Selon un mode de réalisation, la deuxième unité de conversion comprend un neuvième commutateur connectant la première électrode de chaque deuxième condensateur à la première tension de référence. Selon un mode de réalisation, le sixième commutateur et/ou le neuvième commutateur comprend : un premier transistor MOS, le drain du premier transistor MOS recevant la première tension de référence, et la source du premier transistor MOS recevant le premier niveau de tension ou le deuxième niveau de tension ; un deuxième transistor MOS, la source du deuxième transistor MOS recevant une troisième tension de référence, le drain du deuxième transistor MOS étant connecté à la grille du premier transistor MOS, et la grille du deuxième transistor MOS recevant un signal de commande ; un troisième condensateur ayant une première électrode connectée à la grille du premier transistor MOS ; et un inverseur ayant sa sortie connectée à la deuxième électrode du troisième condensateur et recevant le signal de commande. Un autre mode de réalisation prévoit un dispositif de détection comprenant un capteur fournissant des signaux analogiques non mis en forme, un processeur analogique recevant les signaux analogiques non mis en forme et fournissant des signaux analogiques mis en forme, un convertisseur analogique-numérique par approximations successives tel que défini précédemment recevant les signaux analogiques mis en forme et fournissant, pour chaque signal analogique mis en forme, un signal numérique correspondant à la conversion analogique-numérique du signal analogique mis en forme, et une unité de traitement recevant les signaux numériques. Selon un mode de réalisation, le capteur comprend des photodétecteurs. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente un schéma-bloc d'un SA-ADC ; la représente partiellement et schématiquement un mode de réalisation d'un circuit DAC du SA-ADC de la ; la représente un schéma-bloc d'un mode de réalisation d'un SA-ADC multicanaux ; la représente partiellement et schématiquement un mode de réalisation d'un circuit DAC du SA-ADC de la ; la représente des chronogrammes de signaux pendant le fonctionnement du SA-ADC multicanaux de la ; la représente partiellement et schématiquement un mode de réalisation d'un commutateur du SA-ADC de la ; la représente un schéma-bloc d'un système de détection incluant le SA-ADC multicanaux de la . Convertisseur analogique-numérique par approximations successives (20) comprenant : un convertisseur numérique-analogique (22) configuré pour recevoir un signal numérique (D out ), ledit convertisseur numérique-analogique (22) comprenant des premières unités de conversion (A 1 , A 2 , A 3 , A 4 , A 5 ), chaque première unité de conversion étant configurée pour échantillonner un signal analogique (V IN_1 , V IN_2 , V IN_3 , V IN_4 , V IN_5 ) par l'intermédiaire d'un premier commutateur et pour fournir un premier niveau de tension (V n1 ) par l'intermédiaire d'un deuxième commutateur (SWAO 1 , SWAO 2 , SWAO 3 , SWAO 4 , SWAO 5 ), ledit convertisseur numérique-analogique comprenant en outre une seule deuxième unité de conversion (B) configurée pour fournir un deuxième niveau de tension (V n2 ), chaque première unité de conversion comprenant un premier réseau de condensateurs (18A) et un premier réseau de commutateurs (19A) commandés par le signal numérique, la deuxième unité de conversion comprenant un deuxième réseau de condensateurs (18B) et un deuxième réseau de commutateurs (19B) ; un comparateur (12) configuré pour recevoir un seul des premiers niveaux de tension à la fois et pour recevoir le deuxième niveau de tension et pour fournir un signal de comparaison sur la base de la comparaison entre ledit un des premiers niveaux de tension et le deuxième niveau de tension ; un circuit logique à approximations successives (13) configuré pour fournir le signal numérique (D out ) sur la base du signal de comparaison ; et un circuit de commande (13) configuré pour fermer simultanément les premiers commutateurs et pour fermer successivement les deuxièmes commutateurs pour convertir chaque signal analogique échantillonné. Convertisseur selon la revendication 1, dans lequel la deuxième unité de conversion (B) comprend un troisième commutateur (SWB) recevant une première tension de référence (Gnd), le circuit de commande (13) étant configuré pour échantillonner la première tension de référence pour chaque conversion des signaux analogiques échantillonnés (V IN_1 , V IN_2 , V IN_3 , V IN_4 , V IN_5 ). Convertisseur ou procédé selon la revendication 2, dans lequel, pour chaque première unité de conversion (A 1 , A 2 , A 3 , A 4 , A 5 ), le premier réseau de condensateurs (18A) comprend des premiers condensateurs (C 11 , C 12 , C 1n ), ayant chacun une première électrode connectée au deuxième commutateur (SWAO 1 , SWAO 2 , SWAO 3 , SWAO 4 , SWAO 5 ) et une deuxième électrode connectée au premier commutateur, et dans lequel le premier réseau de commutateurs (19A) comprend, pour chaque premier condensateur, un quatrième commutateur (S 11 , S 12 , S 1n ) connectant la deuxième électrode du premier condensateur à la première tension de référence (Gnd) et un cinquième commutateur (S 11 , S 12 , S 1n ) connectant la deuxième électrode du premier condensateur à une deuxième tension de référence (V ref ). Convertisseur selon la revendication 3, dans lequel chaque première unité de conversion (A 1 , A 2 , A 3 , A 4 , A 5 ) comprend un sixième commutateur (SA CM ) connectant la première électrode de chaque premier condensateur (C 11 , C 12 , C 1n ) à la première tension de référence (Gnd). Convertisseur selon la revendication 3 ou 4, dans lequel le deuxième réseau de condensateurs (18B) comprend des deuxièmes condensateurs (C 21 , C 22 , C 2n ), ayant chacun une première électrode reliée au comparateur (12) et une deuxième électrode connectée au troisième commutateur (SWB), et dans lequel le deuxième réseau de condensateurs (19B) comprend, pour chaque deuxième condensateur, un septième commutateur (S 21 , S 22 , S 2n ) connectant la deuxième électrode du deuxième condensateur à la première tension de référence (Gnd) et un huitième commutateur (S 21 , S 22 , S 2n ) connectant la deuxième électrode du deuxième condensateur à la deuxième tension de référence (V ref ). Convertisseur selon la revendication 5, dans lequel la deuxième unité de conversion (B) comprend un neuvième commutateur (SB CM ) connectant la première électrode de chaque deuxième condensateur (C 21 , C 22 , C 2n ) à la première tension de référence (Gnd). Convertisseur selon la revendication 4 ou 6, dans lequel le sixième commutateur (SA CM ) et/ou le neuvième commutateur (SB CM ) comprend : un premier transistor MOS (T1), le drain du premier transistor MOS recevant la première tension de référence (Gnd), et la source du premier transistor MOS recevant le premier niveau de tension (V n1 ) ou le deuxième niveau de tension (V n2 ) ; un deuxième transistor MOS (T2), la source du deuxième transistor MOS recevant une troisième tension de référence (V CM ), le drain du deuxième transistor MOS étant connecté à la grille du premier transistor MOS, et la grille du deuxième transistor MOS recevant un signal de commande (PHI) ; un troisième condensateur (C) ayant une première électrode connectée à la grille du premier transistor MOS ; et un inverseur (INV) ayant sa sortie connectée à la deuxième électrode du troisième condensateur et recevant le signal de commande. Dispositif de détection (500) comprenant un capteur (501) fournissant des signaux analogiques non mis en forme, un processeur analogique (520) recevant les signaux analogiques non mis en forme et fournissant des signaux analogiques mis en forme, un convertisseur analogique-numérique par approximations successives (550) selon l'une quelconque des revendications 1 à 7 recevant les signaux analogiques mis en forme et fournissant, pour chaque signal analogique mis en forme, un signal numérique correspondant à la conversion analogique-numérique du signal analogique mis en forme, et une unité de traitement (590) recevant les signaux numériques. Dispositif de détection (500) selon la revendication 8, dans lequel le capteur (501) comprend des photodétecteurs. Procédé de conversion analogique-numérique par approximations successives comprenant : la fourniture d'un convertisseur numérique-analogique (22) recevant un signal numérique (D out ), ledit convertisseur numérique-analogique comprenant des premières unités de conversion (A 1 , A 2 , A 3 , A 4 , A 5 ), chaque première unité de conversion échantillonnant un signal analogique (V IN_1 , V IN_2 , V IN_3 , V IN_4 , V IN_5 ) par l'intermédiaire d'un premier commutateur et fournissant un premier niveau de tension (V n1 ) par l'intermédiaire d'un deuxième commutateur (SWAO 1 , SWAO 2 , SWAO 3 , SWAO 4 , SWAO 5 ), ledit convertisseur numérique-analogique comprenant en outre une unique deuxième unité de conversion (B) fournissant un deuxième niveau de tension (V n2 ), chaque première unité de conversion comprenant un premier réseau de condensateurs (18A) et un premier réseau de commutateurs (19A) commandés par le signal numérique, la deuxième unité de conversion comprenant un deuxième réseau de condensateurs (18B) et un deuxième réseau de commutateurs (19B) ; la comparaison par un comparateur (12) d'un seul niveau parmi les premiers niveaux de tension à la fois et du deuxième niveau de tension et la fourniture d'un signal de comparaison sur la base de la comparaison entre ledit un des premiers niveaux de tension et le deuxième niveau de tension ; la fourniture, par un circuit logique à approximations successives (13), du signal numérique (D out ) sur la base du signal de comparaison ; et la fermeture par un circuit de commande (13) des premiers commutateurs simultanément et des deuxièmes commutateurs successivement pour convertir chaque signal analogique échantillonné