FR 3128555 A1 20230428 FR 2111208 A 20211021 Selon un aspect, il est proposé un système informatique comprenant : - au moins un module maître (MM), - une mémoire d’image (MEMI) configurée pour mémoriser des valeurs de composantes de couleur de pixels d’image, - une unité de gestion de mémoire (MMU) configurée pour : - accéder en lecture à la mémoire d’image pour lire un pixel sur P bits, puis modifier le format du pixel lu en lui ajoutant Q bits de façon à formater le pixel sur N bits avant de transmettre le pixel au module maître, - accéder en écriture à la mémoire d’image en modifiant le format du pixel sur N bits en un format sur P bits avant d’enregistrer le pixel dans la mémoire d’image. Figure pour l’abrégé : Fig 1 SYSTEME INFORMATIQUE POUR TRAITER DES DONNEES DE PIXELS D’UNE IMAGE Des modes de réalisation et de mise en œuvre concernent la gestion d’une mémoire d’image configurée pour contenir un ensemble de pixels formant une image numérique. Une image numérique est formée d’un ensemble de pixels. Chaque pixel est associé à une couleur décomposée en trois composantes de couleur : rouge, vert et bleu. Chaque composante de couleur d’un pixel est associée à une valeur quantifiée généralement sur un octet (huit bits). Ainsi, un pixel est généralement codé sur 24 bits (trois fois huit bits, c’est-à-dire trois octets, un octet par couleur). Un système informatique n’est généralement pas optimisé pour manipuler des données en 24 bits. En particulier, un système informatique comprend généralement un processeur configuré pour effectuer des opérations sur 16 bits ou 32 bits ou 64 bits. En outre, le système informatique utilise souvent des bus de données configurés pour transporter des données sur 32 bits ou 64 bits. Néanmoins, un système informatique peut comprendre des afficheurs adaptés pour traiter des données de 24 bits et de 32 bits. Un système informatique comprend en outre généralement une mémoire d’image (connue également sous l’expression anglosaxonne « framebuffer ») permettant de stocker des valeurs des composantes de couleur des pixels d’une image finale à afficher sur un écran. Les mémoires d’image présentent généralement une résolution de 32 bits. Ainsi, les accès à de telles mémoires peuvent être effectués par mots de 32 bits, 16 bits ou 8 bits. En particulier, l'accès par mots de 32 bits permet de réduire le nombre d'accès à la mémoire. Toutefois, la mémoire supporte également des écritures en 8 ou 16 bits pour pouvoir écrire des composantes d'un pixel sans corrompre le reste d’un mot en mémoire. Par ailleurs, il est possible d’enregistrer les valeurs des composantes de couleur des pixels dans la mémoire d’image selon deux méthodes différentes. Une première méthode consiste à ajouter pour chaque pixel un octet de sorte que le pixel occupe 32 bits. Cette méthode présente l’inconvénient de perdre un octet pour chaque pixel dans la mémoire mais permet d’obtenir facilement l’ensemble des valeurs des composantes de couleur de chaque pixel car la taille du pixel est adaptée à la résolution de la mémoire d’image. Une deuxième méthode consiste à enregistrer les pixels les uns à la suite des autres afin de maximiser l’occupation de la mémoire. Cette méthode présente l’inconvénient d’avoir des pixels enregistrés sur plusieurs mots, du fait que la taille des pixels (24 bits) est inférieure à la taille des mots (32 bits). Cela implique une complexification des accès à la mémoire. En effet, la lecture ou l’écriture de pixels dans la mémoire peut nécessiter plusieurs accès à la mémoire. En particulier, la lecture d’un pixel enregistré sur deux mots en mémoire nécessite une lecture de ces deux mots pour lire l’ensemble des valeurs des composantes de couleur du pixel. En outre, des modules maîtres du système informatique, tels qu’un processeur graphique, peut ne pas supporter le traitement des pixels en 24 bits enregistrés en mémoire selon cette méthode. En outre, l’écriture des pixels sur deux mots en mémoire est complexe car il est important d’éviter de corrompre les valeurs de composantes de couleur des pixels qui partagent les mêmes mots. Il convient donc de proposer une solution permettant de simplifier la gestion des pixels dans un système informatique. Selon un aspect, il est proposé un système informatique comprenant : - au moins un module maître adapté pour traiter des données ayant un nombre N de bits –notamment trente-deux bits–, - une mémoire d’image configurée pour mémoriser des valeurs de composantes de couleur de pixels d’image, la mémoire d’image ayant une résolution de N bits, chaque pixel étant codé sur un nombre P de bits –notamment vingt-quatre bits, la valeur de chaque composante de couleur étant codée sur huit bits– dans la mémoire d’image, les pixels étant stockés les uns à la suite des autres dans la mémoire d’image, - une unité de gestion de mémoire configurée pour contrôler des accès mémoire dudit au moins un module maître à la mémoire d’image, l’unité de gestion de mémoire étant également configurée pour : - recevoir des demandes d’accès mémoire en lecture dudit au moins un module maître, puis lire au moins un pixel dans la mémoire d’image enregistré sur P bits, puis modifier le format dudit au moins un pixel lu en lui ajoutant un nombre Q de bits additionnels égal à une différence entre N et P –notamment huit bits, soit un octet additionnel– de façon à formater ledit au moins un pixel sur N bits avant de transmettre ledit au moins un pixel audit au moins un module maître, - recevoir des demandes d’accès mémoire en écriture d’au moins un pixel ayant un format sur N bits comportant les valeurs des composantes de couleur dudit au moins un pixel ainsi qu’un nombre Q de bits additionnels égal à une différence entre N et P –notamment huit bits, soit un octet additionnel–, puis modifier le format dudit au moins un pixel en supprimant lesdits Q bits additionnels de façon à formater ledit au moins un pixel sur P bits avant d’enregistrer ledit au moins un pixel dans la mémoire d’image. Un tel système est alors adapté pour mettre à disposition d’un module maître des pixels présentant un même format sur N bits à partir d’un format en P bits enregistré dans la mémoire d’image de résolution N bits. Le format en N bits des pixels est alors adaptés pour être traité par le module maître. En effet, les pixels en format sur N bits peuvent être manipulés plus simplement par le module maître. En outre, le fait d’enregistrer les pixels en format P bits dans la mémoire d’image les uns à la suite des autres permet d’optimiser l’occupation de la mémoire d’image. En outre, si le système comprend plusieurs modules maîtres, l’ensemble des modules maître ont accès à un même format de pixels. Cela permet également de simplifier la manipulation des pixels par les différents modules maîtres. De préférence, N est égal à trente-deux, P est égal à vingt-quatre, la valeur de chaque composante de couleur de chaque pixel étant codée sur huit bits, de sorte que Q est égal à huit. Dans un mode de réalisation avantageux, chaque demande d’accès mémoire précise une adresse virtuelle correspondant à une adresse physique à accéder de la mémoire d’image. L’unité de gestion de mémoire est alors configurée pour convertir cette adresse virtuelle en ladite adresse physique correspondante de la mémoire d’image. On entend par adresse virtuelle une adresse d’une mémoire tampon virtuelle vue par ledit au moins un module maître. L’unité de gestion de mémoire est donc configurée pour traduire, c’est-à-dire faire correspondre, les adresses de cette mémoire tampon virtuelle en une adresse physique de la mémoire d’image. De préférence, l’unité de gestion de mémoire comprend au moins une mémoire tampon configurée pour mémoriser les pixels reçus depuis le module maître lors d’un accès en écriture et les pixels reçus depuis la mémoire d’image lors d’un accès en lecture. Cette mémoire tampon est utilisée pour enregistrer des pixels lors d’accès mémoire par salve de données. Avantageusement, le système comprend en outre une mémoire cache configurée pour mémoriser le dernier pixel lu dans la mémoire d’image. Cette mémoire cache peut être utilisée pour réduire le nombre d’accès en lecture à la mémoire à effectuer pour écrire un pixel dans la mémoire d’image. Selon un autre aspect, il est proposé un procédé de lecture d’au moins un pixel dans une mémoire d’image à partir d’une demande d’accès en lecture émise par un module maître, le module maître étant adapté pour traiter des données ayant un nombre N de bits –notamment trente-deux bits–, et la mémoire d’image étant configurée pour mémoriser des valeurs de composantes de couleur de pixels d’une image, la mémoire d’image ayant une résolution de N bits, chaque pixel étant codé sur un nombre P de bits –notamment vingt-quatre bits, la valeur de chaque composante de couleur étant codée sur huit bits– dans la mémoire d’image, les pixels étant stockés les uns à la suite des autres dans la mémoire d’image, procédé comprenant : - une réception de la demande d’accès mémoire en lecture par une unité de gestion de mémoire configurée pour contrôler des accès mémoire du module maître à la mémoire d’image, - une lecture par l’unité de gestion de mémoire dudit au moins un pixel dans la mémoire d’image enregistré sur P bits, puis - une modification par l’unité de gestion de mémoire du format dudit au moins un pixel lu en lui ajoutant un nombre Q de bits additionnels égal à une différence entre N et P –notamment huit bits, soit un octet additionnel– de façon à formater ledit au moins un pixel sur N bits, puis - une transmission dudit au moins un pixel sur N bits par l’unité de gestion de mémoire au module maître. Selon un autre aspect, il est proposé un procédé d’écriture d’au moins un pixel dans une mémoire d’image à partir d’une demande d’accès en écriture émise par un module maître, le module maître étant adapté pour traiter des données ayant un nombre N de bits –notamment trente-deux bits–, et la mémoire d’image étant configurée pour mémoriser des valeurs de composantes de couleur de pixels d’une image, la mémoire d’image ayant une résolution de N bits, chaque pixel étant codé sur un nombre P de bits –notamment vingt-quatre bits, la valeur de chaque composante de couleur étant codée sur huit bits– dans la mémoire d’image, les pixels étant stockés les uns à la suite des autres dans la mémoire d’image, procédé comprenant : - une réception de la demande d’accès mémoire en écriture par une unité de gestion de mémoire configurée pour contrôler des accès mémoire du module maître à la mémoire d’image, la demande d’accès en écriture précisant au moins un pixel à écrire ayant un format sur N bits comportant les valeurs des composantes de couleur dudit au moins un pixel sur P bits ainsi qu’un nombre Q de bits additionnels égal à une différence entre N et P –notamment huit bits, soit un octet additionnel–, - une modification par l’unité de gestion de mémoire du format dudit au moins un pixel en supprimant lesdits Q bits additionnels de façon à formater ledit au moins un pixel sur P bits, puis - un enregistrement par l’unité de gestion de mémoire dudit au moins un pixel sur P bits dans la mémoire d’image. D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention. La illustre un mode de réalisation d’un système informatique SYS. Le système informatique SYS comprend plusieurs modules maîtres MM, une mémoire d’image MEMI (connue également sous l’expression anglophone « framebuffer »), et une unité de gestion de mémoire MMU (en anglais « memory management unit ») disposée entre les modules maîtres MM et la mémoire d’image MEMI. En particulier, le système informatique SYS comprend un premier bus BS1 reliant électriquement les modules maître à l’unité de gestion de mémoire MMU afin de permettre une communication entre les modules maîtres et l’unité de gestion de mémoire MMU. Le système informatique SYS comprend également un deuxième bus BS2 reliant électriquement la mémoire d’image MEMI à l’unité de gestion de mémoire MMU afin de permettre une communication entre cette mémoire d’image MEMI et l’unité de gestion de mémoire MMU. En variante, le premier bus BS1 et le deuxième bus BS2 peuvent former qu’un seul et même bus. Comme module maître MM, le système informatique SYS comprend un processeur CPU (c’est-à-dire une unité centrale de traitement), un processeur graphique GPU et un afficheur DSPL. Les modules maîtres MM sont adaptés pour traiter des données dans un format sur 32 bits. Par ailleurs, la mémoire d’image MEMI est une mémoire tampon physique. La mémoire d’image MEMI est configurée pour mémoriser les pixels d’une image finale à afficher sur l’écran DSPL. Chaque pixel est représenté par trois composantes de couleur : rouge, vert et bleu. Chaque composante est quantifiée sur 8 bits. Ainsi, un pixel est formé de 24 bits. Par exemple, la illustre une zone PB0 permettant de stocker un pixel à partir d’une adresse physique de début PB0_ADDR0. En outre, les pixels de 24 bits sont enregistrés dans la mémoire d’image MEMI de manière compacte. Ainsi, chaque mot de 32 bits de la mémoire permet de stocker quatre valeurs de composantes de couleur. Chaque mot permet de stocker des composantes de couleur de deux pixels. Par exemple, un mot peut stocker une composante de couleur d’un premier pixel et trois composantes de couleur d’un deuxième pixel. En variante, un mot peut stocker deux composantes de couleur d’un premier pixel et deux autres composantes de couleur d’un deuxième pixel. La mémoire d’image MEMI est configurée pour pouvoir être accédée en lecture et en écriture. Les modules maîtres MM sont configurés pour émettre des demandes d’accès mémoire à destination de la mémoire d’image MEMI. Néanmoins, la mémoire d’image MEMI ne peut pas être accédée directement par les modules maîtres MM. Ces demandes d’accès mémoire émises par les modules maître MM sont ainsi transmises à l’unité de gestion de mémoire qui est configurée pour gérer les demandes d’accès mémoire. Les demandes d’accès mémoire peuvent être des demandes d’accès en lecture ou en écriture à la mémoire d’image MEMI. Les demandes d’accès en lecture à la mémoire d’image sont utilisées pour lire des composantes de couleur des pixels stockées dans la mémoire d’image MEMI. Les demandes d’accès en écriture à la mémoire d’image sont utilisées pour écrire des composantes de couleur de pixel dans la mémoire d’image MEMI. Les modules maîtres MM sont configurées pour traiter des données ayant un format différent par rapport à celui des données enregistrées dans la mémoire d’images. En effet, comme vu précédemment, les modules maîtres MM sont adaptés pour traiter des données en 32 bits alors que les pixels dans la mémoire d’image MEMI sont formatés sur 24 bits. L’unité de gestion de mémoire MMU est adaptée pour simplifier les transactions entre la mémoire d’image MEMI et les modules maîtres MM. En particulier, l’unité de gestion de mémoire est configurée pour convertir les formats des données qui transitent entre les modules maître MM et la mémoire d’image MEMI en des formats adaptés pour ces derniers. Pour ce faire, une mémoire tampon virtuelle est utilisée par l’unité de gestion de mémoire MMU. L’unité de gestion de mémoire est configurée pour traduire les adresses de la mémoire tampon virtuelle en adresses physique de la mémoire d’image. Seule la mémoire tampon virtuelle est vue par les modules maîtres. Ainsi, pour chaque demande d’accès à la mémoire d’image, les modules maître précisent une adresse virtuelle à accéder (c’est-à-dire une adresse de la mémoire tampon virtuelle) à l’unité de gestion de mémoire. La mémoire tampon virtuelle présente une résolution de 32 bits. Ainsi, quatre octets (32 bits) de la mémoire tampon virtuelle correspondent à trois octets (24 bits) de la mémoire d’image. Par exemple, la illustre deux zones VB0 et VB1 permettant chacune de stocker un pixel à partir des adresses virtuelles de début VB0_ADDR0 et VB1_ADDR0 respectivement. La illustre un mode de réalisation de l’unité de gestion de mémoire MMU. L’unité de gestion de mémoire MMU comprend un canal ADDR_CHNL configuré pour convertir les adresses virtuelles VB_ADDR de la mémoire tampon virtuelle en adresse physique PB_ADDR de la mémoire d’image. L’unité de gestion de mémoire MMU comprend également un canal W_CHNL permettant, dans le cadre d’un accès en écriture, de modifier le format 32 bits des pixels transmis par le module maître MM en un format 24 bits adapté pour la mémoire d’image MEMI. L’unité de gestion de mémoire MMU comprend également un canal R_CHNL permettant, dans le cadre d’un accès en lecture, de modifier le format 24 bits des pixels enregistrés dans la mémoire d’image en un format 32 bits adapté pour le module maître MM ayant émis la demande d’accès. En particulier, lorsque l’unité de gestion de mémoire autorise une lecture de pixels stockés dans la mémoire d’image MEMI, l’unité de gestion de mémoire MMU est configurée pour modifier le format des pixels à lire enregistrés en mémoire en un format adapté au module maître MM. Plus particulièrement, l’unité de gestion de mémoire MMU est configurée pour ajouter un octet (8 bits) à chaque pixel en format 24 bits lu dans la mémoire. Ainsi, le module maître MM reçoit le pixel lu dans un format sur 32 bits comprenant les trois composantes du pixel sur 24 bits ainsi que l’octet ajouté. La valeur de l’octet ajouté peut être programmée de façon arbitraire. Par exemple, comme illustré à la , le canal R_CHNL reçoit en entrée les pixels P0, P1. Le pixel P0 est stocké en mémoire et est codé sur 24 bits et comprend trois composantes de couleur R0, G0 et B0. De même, le pixel P1 est stocké en mémoire à la suite du pixel P0 et comprend trois composantes de couleur R1, G1 et B1. Dans le canal R_CHNL, l’unité de gestion de mémoire ajoute un octet X0 au pixel P0 et un octet X1 au pixel P1. De la sorte, les pixels P0 et P1 qui sont délivrés au module maître MM ayant émis la demande d’accès en lecture sont sur 32 bits. Le pixel P0 délivré au module maître comprend donc les composantes R0, G0, B0 ainsi que l’octet additionnel X0, et le pixel P1 délivré au module maître comprend donc les composantes R1, G1, B1 ainsi que l’octet additionnel X1. En outre, lorsque l’unité de gestion de mémoire MMU autorise une écriture d’un pixel dans la mémoire d’image MEMI, le module maître fournit le pixel dans un format adapté de 32 bits à l’unité de gestion de mémoire. Comme indiqué précédemment, dans ce format adapté, le format du pixel prévoit 24 bits pour les trois composantes du pixel (8 bits pour chaque composante) et un octet additionnel. L’unité de gestion de mémoire MMU est alors configurée pour modifier le format du pixel en un format sur 24 bits adapté pour la mémoire d’image MEMI. L’unité de gestion de mémoire MMU est ainsi configurée pour supprimer l’octet additionnel du pixel, pour garder uniquement les trois composantes de couleur du pixel. Par exemple, comme illustré à la , le canal W_CHNL reçoit en entrée les pixels P0, P1 délivrés par un module maître MM. Ces pixels P0, P1 sont sur 32 bits. Le pixel P0 comprend trois composantes de couleur R0, G0 et B0 ainsi qu’un octet additionnel X0. De même, le pixel P1 comprend trois composantes de couleur R1, G1 et B1 ainsi qu’un octet additionnel X1. Dans le canal R_CHNL, l’unité de gestion de mémoire supprime l’octet X0 au pixel P0 et l’octet X1 au pixel P1. De la sorte, les pixels P0 et P1 qui sont stockés dans la mémoire d’image sont sur 24 bits. En particulier, le pixel P0 enregistré dans la mémoire d’image comprend uniquement les composantes R0, G0, B0 ainsi que l’octet additionnel X0, et le pixel P1 enregistré dans la mémoire d’image comprend uniquement les composantes R1, G1, B1. Les pixels P0 et P1 sont alors stockés l’un à la suite de l’autre dans la mémoire d’image MEMI. Comme vu précédemment, les demandes d’accès mémoire émises par les modules maîtres MM précisent une adresse virtuelle VB_ADDR. L’unité de gestion de mémoire MMU est configurée pour traduire cette adresse virtuelle VB_ADDR en une adresse physique PB_ADDR dans le canal ADDR_CHNL. Pour ce faire, l’unité de gestion de mémoire MMU comprend des moyens OFFST_EXT configurés pour extraire un décalage (« offset ») de l’adresse virtuelle VB_ADDR d’une composante de couleur d’un pixel par rapport à une adresse virtuelle de début de ce pixel. Ensuite, l’unité de gestion de mémoire MMU comprend en outre des moyens ADDR0_TSL configurés pour convertir l’adresse virtuelle de début du pixel en une adresse physique de début de ce pixel dans la mémoire d’image. En particulier, les moyens ADDR0_TSL sont configurés pour multiplier l’adresse virtuelle de début de ce pixel par ¾ pour obtenir l’adresse physique de début de ce pixel dans la mémoire d’image. L’unité de gestion de mémoire comprend également des moyens ADD configurés pour ajouter le décalage précédemment extrait à l’adresse physique de début et à une adresse physique initiale PB_ADDR0 de la mémoire d’image afin obtenir l’adresse physique PB_ADDR d’une composante de couleur de ce pixel. Par exemple, pour un pixel RGB (rouge, vert, bleu), afin obtenir l’adresse de la composante verte G il convient de faire un décalage d’un octet par rapport à l’adresse de début du pixel. Afin obtenir l’adresse de la composante rouge R il convient de faire un décalage de deux octets par rapport à l’adresse de début du pixel. L’adresse de la composante bleue B correspond à l’adresse de début du pixel. Ainsi, si une adresse virtuelle de la composante verte G d’un pixel est 0x2019, alors l’adresse virtuelle de début du pixel est 0x2018. L’adresse physique de début du pixel dans la mémoire d’image est donc 0x1812 (0x2018*3/4), si l’adresse physique initiale PB_ADDR0 est 0x0000. L’adresse physique de la composante verte de ce pixel est donc 0x1813 (0x1812+1). Par ailleurs, comme indiqué précédemment, les valeurs des composantes de couleur d’un pixel peuvent être stockées séparément dans deux mots de la mémoire d’image MEMI. De ce fait, pour lire ou écrire un tel pixel, l’unité de gestion de mémoire MMU effectue au moins deux accès mémoire. Afin d’optimiser les transactions entre chaque module maître MM et la mémoire d’image MEMI, l’unité de gestion de mémoire MMU peut être configurée pour gérer des accès mémoire par salves de données (en anglais « data burst »). Pour ce faire, comme illustré à la , l’unité de gestion de mémoire MMU peut comprendre au moins une mémoire tampon BUF (buffer) permettant de mémoriser des composantes de couleur de plusieurs pixels. Cette mémoire tampon BUF permet de mémoriser un flux de pixels W_PX_FLW ou R_PX_FLW comme représenté à la . Par ailleurs, afin de réduire les accès individuels à la mémoire d’image MEMI, l’unité de gestion de mémoire MMU peut comprendre une mémoire cache CCH. Cette mémoire cache CCH est alors configurée pour mémoriser le ou les dernier(s) mot(s) lu(s) par l’unité de gestion de mémoire MMU. Cette mémoire cache permet ainsi de limiter le nombre d’accès en lecture à la mémoire d’image pour effectuer des transactions sur un pixel. En variante, la mémoire cache CCH peut être placée entre l’unité de gestion de mémoire MMU et les modules maîtres MM. Un tel système est alors adapté pour mettre à disposition des modules maîtres MM des pixels présentant un même format sur 32 bits à partir d’un format en 24 bits enregistré dans la mémoire d’image MEMI de résolution 32 bits. Le format en 32 bits des pixels est alors adaptés pour être traité par les modules maîtres MM. En effet, les pixels en format sur 32 bits peuvent être manipulés plus simplement par les module maître MM. En outre, le fait d’enregistrer les pixels en format 24 bits dans la mémoire d’image les uns à la suite des autres permet d’optimiser l’occupation de la mémoire d’image MEMI. La illustre un procédé de lecture d’au moins un pixel dans une mémoire d’image pouvant être mis en œuvre par le système informatique SYS décrit précédemment. Le procédé comprend une émission 301 par un module maître MM d’une demande d’accès en lecture à la mémoire d’image. Cette demande d’accès en lecture est transmise à l’unité de gestion de mémoire MMU via le premier bus BS1. Cette demande d’accès en lecture précise une adresse virtuelle à accéder. Ainsi, le procédé comprend une réception 302 de la demande d’accès en lecture par l’unité de gestion de mémoire MMU. L’unité de gestion de mémoire MMU contrôle alors la demande d’accès en lecture afin d’autoriser ou non l’accès en lecture à la mémoire d’image MEMI. Si la demande d’accès mémoire en lecture est acceptée par l’unité de gestion de mémoire MMU, le procédé comprend ensuite une lecture 303 par l’unité de gestion de mémoire MMU dudit au moins un pixel enregistré dans la mémoire d’image MEMI, via le bus BS2. Pour ce faire, l’unité de gestion de mémoire MMU traduit tout d’abord l’adresse virtuelle précisée dans la demande d’accès mémoire en une adresse physique de la mémoire d’image MEMI. Le procédé comprend ensuite une modification 304 par l’unité de gestion de mémoire MMU du format dudit au moins un pixel lu en lui ajoutant un octet de façon à formater ledit au moins un pixel sur trente-deux bits. Puis, le procédé comprend une transmission 305 dudit au moins un pixel sur trente-deux bits par l’unité de gestion de mémoire MMU au module maître MM. La illustre un procédé d’écriture d’au moins un pixel dans une mémoire d’image pouvant être mis en œuvre par le système informatique SYS décrit précédemment. Le procédé comprend une émission 401 par un module maître MM d’une demande d’accès en écriture à la mémoire d’image. Cette demande d’accès en écriture est transmise à l’unité de gestion de mémoire MMU via le premier bus BS1. Cette demande d’accès en lecture indique la valeur des composantes d’un pixel à écrire dans la mémoire d’image MEMI. Le pixel présente alors un format sur 32 bits comprenant les trois composantes de couleur du pixel, codées chacune sur 8 bits, ainsi qu’un octet additionnel. La demande d’accès peut également être effectuée pour plusieurs écriture pour différents pixels. La demande d’accès en lecture précise également une adresse virtuelle à accéder. Ainsi, le procédé comprend une réception 402 de la demande d’accès en lecture par l’unité de gestion de mémoire MMU. L’unité de gestion de mémoire MMU contrôle alors la demande d’accès en écriture afin d’autoriser ou non l’accès en écriture à la mémoire d’image MEMI. Si la demande d’accès mémoire en écriture est acceptée par l’unité de gestion de mémoire MMU, le procédé comprend ensuite une modification 403 par l’unité de gestion de mémoire MMU du format dudit au moins un pixel en supprimant ledit octet additionnel de façon à formater ledit au moins un pixel sur vingt-quatre bits. En outre, l’unité de gestion de mémoire traduit également l’adresse virtuelle précisée dans la demande d’accès mémoire en une adresse physique de la mémoire d’image Puis, le procédé comprend un enregistrement 404 par l’unité de gestion de mémoire MMU dudit au moins un pixel sur vingt-quatre bits dans la mémoire d’image MEMI à l’adresse physique de la mémoire calculée, via le deuxième bus BS2. Système informatique comprenant : - au moins un module maître (MM) adapté pour traiter des données ayant un nombre N de bits, - une mémoire d’image (MEMI) configurée pour mémoriser des valeurs de composantes de couleur de pixels d’image, la mémoire d’image ayant une résolution de N bits, chaque pixel étant codé sur un nombre P de bits dans la mémoire d’image, les pixels étant stockés les uns à la suite des autres dans la mémoire d’image, - une unité de gestion de mémoire (MMU) configurée pour contrôler des accès mémoire dudit au moins un module maître à la mémoire d’image, l’unité de gestion de mémoire étant également configurée pour : - recevoir des demandes d’accès mémoire en lecture dudit au moins un module maître, puis lire au moins un pixel dans la mémoire d’image enregistré sur P bits, puis modifier le format dudit au moins un pixel lu en lui ajoutant un nombre Q de bits additionnels égal à une différence entre N et P de façon à formater ledit au moins un pixel sur N bits avant de transmettre ledit au moins un pixel audit au moins un module maître, - recevoir des demandes d’accès mémoire en écriture d’au moins un pixel ayant un format sur N bits comportant les valeurs des composantes de couleur dudit au moins un pixel ainsi qu’un nombre Q de bits additionnels égal à une différence entre N et P, puis modifier le format dudit au moins un pixel en supprimant lesdits Q bits additionnels de façon à formater ledit au moins un pixel sur P bits avant d’enregistrer ledit au moins un pixel dans la mémoire d’image. Système selon la revendication 1 dans lequel N est égal à trente-deux, P est égal à vingt-quatre, la valeur de chaque composante de couleur de chaque pixel étant codée sur huit bits, de sorte que Q est égal à huit. Système selon l’une des revendications 1 ou 2, dans lequel chaque demande d’accès mémoire précise une adresse virtuelle (VB_ADDR) correspondant à une adresse physique (PB_ADDR) à accéder de la mémoire d’image, et dans lequel l’unité de gestion de mémoire est configurée pour convertir cette adresse virtuelle (VB_ADDR) en ladite adresse physique (PB_ADDR) correspondante de la mémoire d’image (MEMI). Système selon l’une des revendications 1 à 3, dans lequel l’unité de gestion de mémoire (MMU) comprend au moins une mémoire tampon (BUF) configurée pour mémoriser les pixels reçus depuis le module maître lors d’un accès en écriture et les pixels reçus depuis la mémoire d’image lors d’un accès en lecture. Système selon l’une des revendications 1 à 4, comprenant en outre une mémoire cache (CCH) configurée pour mémoriser le dernier pixel lu dans la mémoire d’image. Procédé de lecture d’au moins un pixel dans une mémoire d’image (MEMI) à partir d’une demande d’accès en lecture émise par un module maître (MM), le module maître (MM) étant adapté pour traiter des données ayant un nombre N de bits, et la mémoire d’image (MEMI) étant configurée pour mémoriser des valeurs de composantes de couleur de pixels d’une image, la mémoire d’image (MEMI) ayant une résolution de N bits, chaque pixel étant codé sur un nombre P de bits dans la mémoire d’image, les pixels étant stockés les uns à la suite des autres dans la mémoire d’image, procédé comprenant : - une réception de la demande d’accès mémoire en lecture par une unité de gestion de mémoire (MMU) configurée pour contrôler des accès mémoire du module maître (MM) à la mémoire d’image, - une lecture (303) par l’unité de gestion de mémoire (MMU) dudit au moins un pixel dans la mémoire d’image enregistré sur P bits, puis - une modification (304) par l’unité de gestion de mémoire (MMU) du format dudit au moins un pixel lu en lui ajoutant un nombre Q de bits additionnels égal à une différence entre N et P de façon à formater ledit au moins un pixel sur N bits, puis - une transmission (305) dudit au moins un pixel sur N bits par l’unité de gestion de mémoire (MMU) au module maître (MM). Procédé d’écriture d’au moins un pixel dans une mémoire d’image (MEMI) à partir d’une demande d’accès en écriture émise par un module maître (MM), le module maître (MM) étant adapté pour traiter des données ayant un nombre N de bits, et la mémoire d’image (MEMI) étant configurée pour mémoriser des valeurs de composantes de couleur de pixels d’une image, la mémoire d’image (MEMI) ayant une résolution de N bits, chaque pixel étant codé sur un nombre P de bits dans la mémoire d’image, les pixels étant stockés les uns à la suite des autres dans la mémoire d’image, procédé comprenant : - une réception (402) de la demande d’accès mémoire en écriture par une unité de gestion de mémoire (MMU) configurée pour contrôler des accès mémoire du module maître à la mémoire d’image, la demande d’accès en écriture précisant au moins un pixel à écrire ayant un format sur N bits comportant les valeurs des composantes de couleur dudit au moins un pixel sur P bits ainsi qu’un nombre Q de bits additionnels égal à une différence entre N et P, - une modification (403) par l’unité de gestion de mémoire (MMU) du format dudit au moins un pixel en supprimant lesdits Q bits additionnels de façon à formater ledit au moins un pixel sur P bits, puis - un enregistrement (404) par l’unité de gestion de mémoire (MMU) dudit au moins un pixel sur P bits dans la mémoire d’image (MEMI).