FR 3117232 A1 20220610 FR 2012873 A 20201208 Brouillage de la signature en courant d'un circuit intégré La présente description concerne un circuit intégré comprenant, entre des première et deuxième bornes (12, 14) entre lesquelles est appliquée une première tension (Vcc), une charge (16) configurée pour exécuter des traitements, un circuit (32) de fourniture d'un signal numérique (Jam_bit) à au moins deux bits à partir d'un signal binaire (jam_binary) et un convertisseur numérique-analogique (34) à sortie de courant commandé par le signal numérique et couplé entre les première et deuxième bornes en parallèle de la charge. Figure pour l'abrégé : Fig. 5 Brouillage de la signature en courant d'un circuit intégré La présente description concerne de façon générale les circuits intégrés et, plus particulièrement, la protection d'algorithmes et/ou de données numériques manipulés par un circuit intégré contre d'éventuelles attaques par analyse de la consommation du circuit. Un exemple d'application de la présente description est le domaine des cartes à puce et autres étiquettes électroniques avec ou sans contacts. La consommation d'un circuit électronique, notamment d'un circuit de traitement de données, varie en fonction de l'activité de ce circuit et plus particulièrement des calculs exécutés. Lorsqu'un circuit exécute une activité qui doit rester secrète ou manipule des données ou quantités secrètes, on cherche généralement à éviter un piratage par analyse de la consommation du circuit. Un tel piratage fait appel à des attaques dites SPA (Simple Power Analysis) ou DPA (Differential Power Analysis) qui examinent la signature en courant du circuit pour en découvrir le fonctionnement ou les données secrètes. Il existe des procédés visant à empêcher un piratage par analyse de la consommation du circuit. Une catégorie de ces procédés consistent à perturber la signature en courant du circuit pour rendre son examen plus difficile. Un exemple de procédé consiste à lisser le courant consommé par le circuit. Un exemple de procédé consiste à ajouter au courant consommé par le circuit un courant qui varie de façon aléatoire. Toutefois, de tels procédés peuvent dans certains cas ne pas fournir une protection suffisante contre un piratage par analyse de la consommation du circuit. Ainsi, un objet d'un mode de réalisation est de pallier tout ou partie des inconvénients des circuits intégrés décrits précédemment. Un autre objet d'un mode de réalisation est que le circuit intégré soit configuré pour empêcher un piratage par analyse de la consommation du circuit. Dans ce but, un mode de réalisation prévoit un circuit intégré comprenant, entre des première et deuxième bornes entre lesquelles est appliquée une première tension, une charge configurée pour exécuter des traitements, un circuit de fourniture d'un signal numérique à au moins deux bits à partir d'un signal binaire et un convertisseur numérique-analogique à sortie de courant commandé par le signal numérique. Selon un mode de réalisation, le convertisseur numérique-analogique est couplé entre les première et deuxième bornes en parallèle de la charge. Selon un mode de réalisation, le circuit intégré comprend en outre, entre les première et deuxième bornes, un régulateur configuré pour fournir une deuxième tension pour l'alimentation de la charge à partir de la première tension, le convertisseur numérique-analogique étant couplé entre les première et deuxième bornes en parallèle de la charge et du régulateur. Selon un mode de réalisation, le signal numérique comprend au moins trois bits. Selon un mode de réalisation, la charge est configurée pour fournir le signal binaire. Selon un mode de réalisation, le signal binaire est un signal aléatoire. Selon un mode de réalisation, le circuit de fourniture du signal numérique comprend une succession de bascules cadencées par un signal d'horloge, l'entrée de la première bascule de la succession recevant le signal binaire, les sorties de bascules de la succession fournissant les bits du signal numérique. Selon un mode de réalisation, la succession comprend un nombre de bascules supérieur strictement au nombre de bits du signal numérique. Selon un mode de réalisation, le circuit intégré comprend, en outre, un circuit configuré pour lisser le courant consommé par la charge. Un mode de réalisation prévoit également une carte à puce avec contacts ou sans contact comprenant le circuit intégré tel que défini précédemment. Un mode de réalisation prévoit également un procédé de brouillage de la signature en courant d'une charge exécutant des traitement numériques située entre des première et deuxième bornes entre lesquelles est appliquée une première tension, le procédé comprenant la fourniture d'un signal numérique à au moins deux bits à partir d'un signal binaire et la fourniture à la première borne d'un courant par un convertisseur numérique-analogique à sortie de courant commandé par le signal numérique. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la est un schéma électrique d'un exemple de puce électronique ; la représente des chronogrammes de signaux de la puce électronique de la pour une première tension Vcc ; la représente des chronogrammes de signaux de la puce électronique de la pour une deuxième tension Vcc ; la représente des distributions de variations de signaux de chronographes des figures 2 et 3 ; la est un schéma électrique d'un mode de réalisation de puce électronique ; la est un schéma électrique d'une partie du circuit de la ; la représente des chronogrammes de signaux de la puce électronique de la pour une première tension Vcc ; la représente des chronogrammes de signaux de la puce électronique de la pour une deuxième tension Vcc ; la représente des distributions de variations de signaux de chronographes des figures 7 et 8 ; la représente, de façon très schématique, une carte à puce à contacts ; et la représente, de façon très schématique, une carte à puce sans contact. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les circuits de régulation de tension et les circuits de lissage de courant sont bien connus de la personne du métier et n'ont pas été décrits en détail par la suite. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. De plus, on appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. En outre, on appelle signal numérique un signal comprenant au moins deux signaux binaires. La représente un schéma électrique d'un circuit intégré 10, également appelé puce électronique. La puce électronique 10 peut correspondre à une puce de carte à puce à contacts ou une puce de carte à puces sans contact. Le circuit intégré 10 comprend des bornes 12 et 14 entre lesquelles est appliquée une tension Vcc. La tension Vcc est fournie par un système, par exemple un lecteur de cartes, couplé au circuit intégré. La tensions Vcc peut être une tension fournie directement par un système connecté aux bornes 12 et 14. A titre de variante, le circuit intégré 10 peut faire partie d'un dispositif électronique, par exemple une carte à puce sans contact, et la tension Vcc peut être fournie à partir d'un signal reçu par le dispositif électronique lorsqu'il est couplé au système. Par exemple, la tension Vcc peut être une tension sensiblement constante obtenue à partir d'un signal oscillant. De façon générale, la tension Vcc peut varier selon le type de système couplé au circuit intégré. A titre d'exemple, la tensions Vcc peut varier entre 1 V et 5 V. Le circuit intégré 10 comprend une charge 16 entre les bornes 12 et 14. La charge 16 comprend par exemple un microprocesseur ou un microcontrôleur, et est appelée microprocesseur par la suite. Le circuit intégré comprend en outre un circuit de régulation 18 pour fournir, à partir de la tension Vcc, une tension d'alimentation Vdd adaptée au fonctionnement du microprocesseur 16. Le circuit de régulation 18 peut être un circuit de régulation linéaire, notamment un circuit de régulation du type série ou un circuit de régulation du type shunt. Pour brouiller la signature en courant du circuit intégré 10, le circuit intégré 10 peut comprendre un circuit de lissage 20 configuré pour lisser le courant Idd consommé par le microprocesseur 16. En , les circuits 16, 18, et 20 sont représentés montés en série entre les bornes 12 et 14. Toutefois, il est clair que le montage des circuits 16, 18 et 20 entre les bornes 12 et 14 dépend de la structure des circuits 18 et 20. Un exemple de circuit de régulation 18 et de circuit de lissage 20 est décrit dans les brevets US9678525. Pour brouiller la signature en courant du circuit intégré 10, le circuit intégré 10 peut en outre comprendre un circuit de brouillage 22. Le circuit de brouillage 22 peut être relié entre les bornes 12 et 14, en parallèle du microprocesseur 16, du circuit de régulation 18, et du circuit de lissage 20. A titre d'exemple, le circuit de brouillage 22 correspond à une source de courant commandée par un signal Jam_binary fourni par le microprocesseur 16. Le courant Icc circulant entre les bornes 12 et 14 est la somme du courant Idd alimentant le microprocesseur 16 et le courant Ijam fourni par la source de courant 22. Le signal Jam_binary peut être un signal binaire commandant la source de courant 22 en tout ou rien. A titre d'exemple, lorsque le signal Jam_binary est à "0", le courant Ijam fourni par la source de courant 22 est nul, et lorsque le signal Jam_binary est à "1", le courant Ijam est égal à une valeur maximale Imax sensiblement constante. Selon un mode de réalisation, de nouvelles valeurs du signal binaire Jam_bit sont fournies à la cadence d'un signal d'horloge non représenté en . De préférence, le signal Jam_binary est un signal aléatoire ou pseudo-aléatoire. Les figures 2 et 3 représentent chacune des chronogrammes, obtenus par simulation, Ch_Jam_binary, Ch_Icc_0_A, Ch_Icc_1_A, Ch_Icc_2_A, Ch_Icc_3_A, Ch_Icc_0'_A, Ch_Icc_0"_A, Ch_Icc_1'_A, Ch_Icc_2'_A, et Ch_Icc_3'_A de signaux du circuit intégré 10. Le microprocesseur 16 est actif entre les instants t1 et t2. Pour la , la tension Vcc est égale à 2,2 V, tandis que, pour la , la tension Vcc est égale à 5 V. Sur les figures 2 et 3, le chronogramme Ch_Jam_binary est un chronogramme du signal Jam_binary utilisé pour toutes les simulations, et les autres chronogrammes sont des chronogrammes du courant Icc à la borne 12. Pour la , pour le chronogramme Ch_Icc_0_A, le circuit de lissage 20 est présent mais le circuit de brouillage 22 n'est pas présent. Pour les chronogrammes Ch_Icc_1_A, Ch_Icc_2_A, et Ch_Icc_3_A, le circuit de lissage 20 est présent et le circuit de brouillage 22 fournit un courant Imax respectivement égal à 0,75 mA, 1,5 mA, et 2,5 mA. Pour la , pour le chronogramme Ch_Icc_0"_A, le circuit de lissage 20 et le circuit de brouillage 22 ne sont pas présents. Pour le chronogramme Ch_Icc_0'_A, le circuit de lissage 20 est présent mais le circuit de brouillage 22 n'est pas présent. Pour les chronogrammes Ch_Icc_1'_A, Ch_Icc_2'_A, et Ch_Icc_3'_A, le circuit de lissage 20 est présent et le circuit de brouillage 22 fournit un courant Imax respectivement égal à 0,75 mA, 1,5 mA, et 2,5 mA. La représente des distributions D_Icc_0_A, D_Icc_1_A, D_Icc_2_A, D_Icc_3_A, D_Icc_0'_A, D_Icc_1'_A, D_Icc_2'_A, et D_Icc_3'_A de la variation ΔI de l'intensité du courant Icc par rapport au courant moyen consommé, obtenues respectivement pour les chronogrammes Ch_Icc_0_A, Ch_Icc_1_A, Ch_Icc_2_A, Ch_Icc_3_A, Ch_Icc_0'_A, Ch_Icc_1'_A, Ch_Icc_2'_A, et Ch_Icc_3'_A. Une distribution sensiblement constante du courant Icc traduit un brouillage efficace rendant difficile l'extraction d'information d'une analyse de la consommation du circuit. Comme cela apparaît sur la , lorsque la tension Vcc est égale à 2,2 V, un courant Imax égal à 0,75 mA est trop faible de sorte que le chronogramme Ch_Icc_1_A du courant Icc obtenu, alors que le circuit de brouillage 22 est actif, reste proche du chronogramme Ch_Icc_0_A du courant Icc en l'absence du circuit de brouillage 22. Par contre, pour les chronogrammes Ch_Icc_2_A et Ch_Icc_3_A de la , un brouillage convenable est obtenu avec les courants Imax respectivement de 1,5 mA et 2,5 mA. Toutefois, comme cela apparaît sur la , lorsque la tension Vcc est égale à 5 V, les valeurs du courant Imax de 1,5 mA et 2,5 mA sont trop importantes de sorte que la perturbation apportée par le circuit de brouillage 22 apparaît nettement sur les chronogrammes Ch_Icc_1'_A, Ch_Icc_2'_A et Ch_Icc_3'_A et un traitement permettrait sans difficulté excessive de soustraire cette perturbation. Cela apparaît également sur la , dans la mesure où les distributions D_Icc_1'_A, D_Icc_2'_A et D_Icc_3'_A présentent deux parties distinctes séparées une zone intermédiaire à valeurs nulles, ce qui n'est pas le cas des distributions D_Icc_2_A et D_Icc_3_A. De ce fait, la détermination de la valeur du courant Imax peut être difficile pour obtenir un brouillage efficace pour une plage étendue de tension Vcc. La est un schéma électrique d'un mode de réalisation d'un circuit intégré 30. Le circuit intégré comprend l'ensemble des éléments du circuit intégré 10 représenté en à la différence que la source de courant 22 est remplacée par un circuit 32 recevant le signal binaire Jam_binary et fournissant un signal numérique Jam_bit et un convertisseur numérique/analogique 34 à sortie en courant, commandé par le signal numérique Jam_bit. Le signal numérique Jam_bit comprend N bits, N étant un entier naturel supérieur ou égal à deux, et de préférence supérieur ou égal à 3. Selon un mode de réalisation, chaque bit du signal numérique Jam_bit varie de façon aléatoire à la cadence d'un signal d'horloge non représenté en . Selon un mode de réalisation, le convertisseur numérique/analogique 34 est connecté entre les bornes 12 et 14 et fournit le courant Ijam. Le convertisseur numérique/analogique 34 est configuré pour fournir 2N valeurs différentes pour le courant Ijam. Le courant Ijam prend ainsi 2N valeurs différentes dans le temps avec une probabilité pour chaque valeur qui dépend du signal numérique Jam_bit. Selon un mode de réalisation, chaque bit du signal numérique Jam_bit varie de façon aléatoire ou pseudo-aléatoire à la cadence du signal d'horloge. Le courant Ijam prend ainsi 2N valeurs différentes dans le temps avec, de façon avantageuse, une probabilité uniforme pour chaque valeur. La fonction de brouillage est ainsi améliorée. Selon un mode de réalisation, le circuit 32 et le convertisseur numérique/analogique 34 sont activés dès que le microprocesseur 16 est actif. La est un schéma électrique d'un mode de réalisation du circuit 32 dans le cas où N est égal à 3. Dans le présent mode de réalisation, le circuit 32 comprend une succession de bascules de type D 36 (FF), 7 bascules de type D 36 étant représentées à titre d'exemple en . La première bascule 36 de la succession reçoit le signal binaire Jam_binary à son entrée de données. Pour chaque autre bascule 36 de la succession de bascules 36, l'entrée de la bascule est reliée à la sortie de la bascule précédente dans la succession de bascules. Chaque bascule 36 est cadencée par un signal d'horloge CLK. A titre d'exemple, pour chaque bascule 36, la valeur à l'entrée de la bascule 36 est recopiée sur la sortie de la bascule 36 à chaque front montant du signal d'horloge CLK. Chacun des bits du signal numérique Jam_bit correspond à la sortie de l'une des bascules 36. A titre d'exemple, en , le bit de poids le plus faible Jam_bit correspond à la sortie de la première bascule, le deuxième bit Jam_bit correspond à la sortie de la troisième bascule, et le bit de poids le plus fort Jam_bit correspond à la sortie de la dernière bascule. Dans le présent mode de réalisation, le nombre de bascules 36 de la succession de bascules est égal ou supérieur à N. Des simulations ont été réalisés avec le circuit intégré 30 représenté en . Les figures 7 et 8 représentent chacune des chronogrammes, obtenus par simulation, Ch_max_1, Ch_max_2, Ch_max_3, Ch_max_4, Ch_Icc_0_B, Ch_Icc_0'_B, Ch_Icc_1_B, Ch_Icc_2_B, Ch_Icc_3_B, Ch_Icc_4_B, Ch_Icc_1'_B, Ch_Icc_2'_B, Ch_Icc_3'_B, et Ch_Icc_4'_B de signaux du circuit intégré 30. Le microprocesseur 16 est actif entre les instants t1 et t2. Pour la , la tension Vcc est égale à 2,2 V, tandis que, pour la , la tension Vcc est égale à 5 V. Sur les figures 7 et 8, les chronogrammes Ch_max_1, Ch_max_2, Ch_max_3, Ch_max_4 sont des chronogrammes du courant Ijam obtenus pour quatre valeurs croissantes du courant maximum pouvant être fourni par le convertisseur numérique-analogique 34, et sont utilisés pour toutes les simulations, et les autres chronogrammes sont des chronogrammes du courant Icc à la borne 12. Pour les figures 7 et 8, pour le chronogramme Ch_Icc_0"_B, le circuit de lissage 20 et le circuit de brouillage 30 ne sont pas présents. Pour la , pour le chronogramme Ch_Icc_0_B, le circuit de lissage 20 est présent mais le circuit de brouillage 32 n'est pas présent. Pour les chronogrammes Ch_Icc_1_B, Ch_Icc_2_B, Ch_Icc_3_B, et Ch_Icc_4_B, le circuit de lissage 20 est présent et le circuit de brouillage 30 fournit un courant maximal Imax respectivement égal à 0,805 mA, 1,330 mA, 2,030 mA, et 3,045 mA. Pour la , pour le chronogramme Ch_Icc_0'_B, le circuit de lissage 20 est présent mais le circuit de brouillage 30 n'est pas présent. Pour les chronogrammes Ch_Icc_1'_B, Ch_Icc_2'_B, Ch_Icc_3'_B, et Ch_Icc_4'_B, le circuit de lissage 20 est présent et le circuit de brouillage 30 fournit un courant maximal Imax respectivement égal à 0,805 mA, 1,330 mA, 2,030 mA, et 3,045 mA. La représente des distributions D_Icc_0_B, D_Icc_1_B, D_Icc_2_B, D_Icc_3_B, D_Icc_4_B, D_Icc_0'_B, D_Icc_1'_B, D_Icc_2'_B, D_Icc_3'_B, et D_Icc_4'_B du courant Icc, obtenues respectivement pour les chronogrammes Ch_Icc_0_B, Ch_Icc_1_B, Ch_Icc_2_B, Ch_Icc_3_B, Ch_Icc_4_B, Ch_Icc_0'_B, Ch_Icc_1'_B, Ch_Icc_2'_B, Ch_Icc_3'_B, et Ch_Icc_3'_B. Comme cela apparaît sur les figures 7 à 9, un brouillage efficace est obtenu, pour la tension Vcc égale à 2,2 V ou 5 V, quelle que soit la valeur du courant maximal Imax. De ce fait, la sélection de la valeur du courant Imax lors de l'étalonnage du circuit intégré 30 est facilitée. Sur une plage étendue de la tension Vcc, le signal de brouillage fourni par le circuit de brouillage 30 est difficile à séparer de la signature du courant du microprocesseur 16. Cela réduit le risque de l'identification de la signature du courant du microprocesseur 16 par une analyse de la consommation du circuit. Cela améliore donc la sécurité du circuit intégré 30. Le circuit de brouillage 30 offre une flexibilité supplémentaire et simplifie le choix de l'intensité de courant maximal Imax car il atténue la nécessité de maintenir les performances de lissage indépendantes de la tension d'alimentation Vcc, des conditions de processus et de la variation de température. Le circuit de brouillage 30 a une structure simple et ne nécessite sensiblement pas de zone de silicium supplémentaire par rapport au circuit intégré 10. La représente, de façon très schématique, une carte 40 à puce 42 à contacts, la puce 42 pouvant comprendre le circuit intégré 30 décrit précédemment. La carte 40 est constituée d'une plaque généralement en matière plastique sur laquelle est rapportée une puce 42 de circuit intégré accessible depuis l'extérieur par des contacts électriques parmi lesquels au moins deux contacts 44 et 46 d'application d'une tension d'alimentation lorsque la carte est introduite dans un lecteur. La représente un deuxième exemple de carte 50 à puce 52, la puce 52 pouvant comprendre le circuit intégré 30 décrit précédemment. Il s'agit d'une carte sans contact généralement appelée transpondeur électromagnétique. La carte 50 comporte une puce 52 de circuit intégré dont deux bornes d'entrée 54 et 56 sont reliées aux deux extrémités respectives d'une piste conductrice 58, portée par la carte 50 et formant antenne. Cette antenne 58 fait partie d'un circuit résonant du transpondeur 50 pour capter non seulement des informations mais également une énergie de téléalimentation lorsque la carte se trouve à proximité d'un terminal générant un champ électromagnétique. Les deux systèmes avec et sans contacts peuvent être présents sur une même carte, voire sur une même puce. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. Circuit intégré comprenant, entre des première et deuxième bornes (12, 14) entre lesquelles est appliquée une première tension (Vcc), une charge (16) configurée pour exécuter des traitements, un circuit (32) de fourniture d'un signal numérique (Jam_bit) à au moins deux bits (Jam_bit , Jam_bit ) à partir d'un signal binaire (jam_binary) et un convertisseur numérique-analogique (34) à sortie de courant commandé par le signal numérique. Circuit intégré selon la revendication 1, dans lequel le convertisseur numérique-analogique (34) est couplé entre les première et deuxième bornes en parallèle de la charge (16). Circuit intégré selon la revendication 1 ou 2, comprenant en outre, entre les première et deuxième bornes (12, 14), un régulateur (18) configuré pour fournir une deuxième tension (Vdd) pour l'alimentation de la charge (16) à partir de la première tension (Vcc), le convertisseur numérique-analogique (34) étant couplé entre les première et deuxième bornes en parallèle de la charge et du régulateur. Circuit intégré selon l'une quelconque des revendications 1 à 3, dans lequel le signal numérique (Jam_bit) comprend au moins trois bits (Jam_bit , Jam_bit , Jam_bit ). Circuit intégré selon l'une quelconque des revendications 1 à 4, dans lequel la charge (16) est configurée pour fournir le signal binaire (Jam_bit). Circuit intégré selon la revendication 5, dans lequel le signal binaire (Jam_bit) est un signal aléatoire. Circuit intégré selon l'une quelconque des revendications 1 à 6, dans lequel le circuit (32) de fourniture du signal numérique (Jam_bit) comprend une succession de bascules (36) cadencées par un signal d'horloge (CLK), l'entrée de la première bascule de la succession recevant le signal binaire (jam_binary), les sorties de bascules de la succession fournissant les bits (Jam_bit , Jam_bit , Jam_bit ) du signal numérique (Jam_bit). Circuit intégré selon la revendication 7, dans lequel la succession comprend un nombre de bascules (36) supérieur strictement au nombre de bits (Jam_bit , Jam_bit , Jam_bit ) du signal numérique (Jam_bit). Circuit intégré selon l'une quelconque des revendications 1 ou 8, comprenant, en outre, un circuit (20) configuré pour lisser le courant consommé par la charge (16). Carte à puce (40 ; 50) avec contacts ou sans contact comprenant le circuit intégré selon l'une quelconque des revendications 1 à 9. Procédé de brouillage de la signature en courant d'une charge (16) exécutant des traitement située entre des première et deuxième bornes (12, 14) entre lesquelles est appliquée une première tension (Vcc), le procédé comprenant la fourniture d'un signal numérique (Jam_bit) à au moins deux bits (Jam_bit , Jam_bit , Jam_bit ) à partir d'un signal binaire (jam_binary) et la fourniture à la première borne d'un courant par un convertisseur numérique-analogique (34) à sortie de courant commandé par le signal numérique.