FR 3116679 A1 20220527 FR 2011958 A 20201120 Gestion d'un mode basse consommation La présente description concerne un procédé, un dispositif et un produit programme de gestion d'un mode basse consommation d'un dispositif électronique comportant une première horloge (LSC) de séquencement d'un premier compteur (9) et une deuxième horloge (HSC) de séquencement d'un deuxième compteur (3), plus rapide que la première, comportant les étapes de : lors d'une première requête (31) de passage en mode basse consommation, sauvegarder des valeurs des premier et deuxième compteurs sur un premier front (t2) de la première horloge ; et lors d'une deuxième requête (37) de sortie du mode basse consommation : calculer le nombre de périodes de la deuxième horloge comprises entre un deuxième front (t3) de la première horloge, postérieur à ladite deuxième requête, et le premier front ; et mettre à jour (41) la valeur du deuxième compteur à la valeur calculée. Figure pour l'abrégé : Fig. 3 Gestion d'un mode basse consommation La présente description concerne de façon générale les circuits et dispositifs électroniques et, plus particulièrement, la gestion de différents modes de consommation dans un dispositif ou système électronique. Les systèmes et dispositifs électroniques actuels sont de plus en plus configurés pour disposer de plusieurs niveaux de consommation énergétique. En particulier, on prévoit désormais généralement un mode basse consommation (Low Power) afin de réduire la consommation énergétique. Il existe un besoin d'amélioration des mécanismes de gestion des modes basse consommation des systèmes et dispositifs électroniques. Un mode de réalisation pallie tout ou partie des inconvénients des mécanismes de gestion de mode basse consommation connus, et plus particulièrement de gestion des bases de temps en mode basse consommation. Un mode de réalisation prévoit un procédé de gestion d'un mode basse consommation d'un dispositif électronique comportant une première horloge de séquencement d'un premier compteur et une deuxième horloge de séquencement d'un deuxième compteur, plus rapide que la première, comportant les étapes de : lors d'une première requête de passage en mode basse consommation, sauvegarder des valeurs des premier et deuxième compteurs sur un premier front de la première horloge ; et lors d'une deuxième requête de sortie du mode basse consommation : calculer le nombre de périodes de la deuxième horloge comprises entre un deuxième front de la première horloge, postérieur à ladite deuxième requête, et le premier front ; et mettre à jour la valeur du deuxième compteur à la valeur calculée. Un mode de réalisation prévoit un dispositif électronique comportant une première horloge de séquencement d'un premier compteur et une deuxième horloge de séquencement d'un deuxième compteur, plus rapide que la première, configuré pour : lors d'une première requête de passage en mode basse consommation, sauvegarder des valeurs des premier et deuxième compteurs sur un premier front de la première horloge ; lors d'une deuxième requête de sortie du mode basse consommation : calculer le nombre de périodes de la deuxième horloge comprises entre un deuxième front de la première horloge, postérieur à ladite deuxième requête, et le premier front ; et mettre à jour la valeur du deuxième compteur à la valeur calculée. Un mode de réalisation prévoit un produit programme d'ordinateur comportant des instructions qui, lorsqu'elles sont mises en oeuvre par un dispositif électronique comportant une première horloge de séquencement d'un premier compteur et une deuxième horloge de séquencement d'un deuxième compteur, plus rapide que la première, provoquent : lors d'une première requête de passage en mode basse consommation, une sauvegarde des valeurs des premier et deuxième compteurs sur un premier front de la première horloge ; et lors d'une deuxième requête de sortie du mode basse consommation : un calcul du nombre de périodes de la deuxième horloge comprises entre un deuxième front de la première horloge, postérieur à ladite deuxième requête, et le premier front ; et la mise à jour de la valeur du deuxième compteur à la valeur calculée. Selon un mode de réalisation, la mise à jour de la valeur du deuxième compteur est effectuée sur un front de la première horloge. Selon un mode de réalisation, le premier compteur représente une horloge temps réel. Selon un mode de réalisation, dans lequel le deuxième compteur représente un temps système utilisé par un processeur actif hors mode de basse consommation. Selon un mode de réalisation, la première horloge reste active y compris en mode de basse consommation, la deuxième horloge étant désactivée en mode de basse consommation. Selon un mode de réalisation, une fonction de sauvegarde ou de restauration de la valeur du deuxième compteur est mise en œuvre. Selon un mode de réalisation, un contrôleur de mode de basse consommation est actif y compris en mode de basse consommation. Selon un mode de réalisation, le calcul du nombre de périodes de la deuxième horloge comprises entre ledit deuxième front et ledit premier front tient compte d'un temps de traitement des valeurs des compteurs pour leur sauvegarde et restauration. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la représente, de façon très schématique et sous forme de blocs fonctionnels, un mode de réalisation d'un dispositif électronique auquel s'appliquent les modes de réalisation décrits ; la représente, de façon très schématique et sous forme de blocs, un mode de mise en œuvre d'un procédé de gestion de mode basse consommation ; et la illustre, par des chronogrammes, le fonctionnement des modes de mise en œuvre et de réalisation décrits. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les constituants d'un système ou dispositif électronique adapté à la mise en œuvre des solutions décrites n'ont pas été détaillés autrement que pour les besoins de la présente description, les modes de réalisation décrits étant compatibles avec tout système ou dispositif électronique présentant un mode de veille ou basse consommation. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La représente, de façon très schématique et sous forme de blocs fonctionnels, un mode de réalisation d'un dispositif électronique auquel s'appliquent les modes de réalisation décrits. Un dispositif électronique du type auquel s'appliquent les modes de mise en œuvre et de réalisation décrits comporte au moins un processeur 1 (CPU) adapté à mettre en œuvre au moins un système d'exploitation pour exploiter diverses fonctions FCT qui dépendent de l'application du dispositif. Pour son cadencement ou séquencement, le processeur 1 utilise une horloge de plusieurs centaines de MHz à quelques GHz généralement dérivée (typiquement via une boucle à verrouillage de phase ou Phase-Locked Loop – PLL) d'une horloge système ou rapide HSC (High Speed Clock). L'horloge HSC cadence un registre ou compteur 3 (ST – System Time) fournissant le temps système ou base de temps système. L'horloge HSC est généralement fournie par un oscillateur 5 (OSC) à partir d'un quartz 7. Dans les dispositifs visés par la présente description, une horloge LSC (Low Speed Clock), lente par rapport à l'horloge HSC, cadence l'incrémentation d' un registre ou compteur 9 (RTC - Real Time Clock) et fournit une base de temps ou horloge temps réel, plus lente que le temps système. Cette horloge lente est également basée sur un oscillateur 11 (OSC) à quartz 13. L'horloge temps réel RTC a généralement pour rôle de fournir un compte du temps en unités humaines (heures, minutes, secondes, etc.) et se différencie ainsi du temps système de séquencement des opérations exécutées par le dispositif ou système. Pour simplifier, seules les horloges système et temps réel ont été illustrées en et l'on n'a pas représenté les circuits de génération des signaux d'horloge de séquencement des différents circuits, notamment du ou des processeurs, ni ces signaux d'horloge. L'horloge LSC est nettement plus lente que l'horloge HSC (dans un rapport d'au moins 100, typiquement de l'ordre de 1000). Par exemple, l'horloge LSC séquençant l'horloge temps réel RTC a une période de l'ordre de quelques dizaines de microsecondes alors que l'horloge HSC séquençant le temps système a une période de l'ordre de la centaine de nanosecondes. Pour des raisons de réduction de consommation, des circuits du dispositif sont mis en veille ou cessent d'être alimentés dans un mode basse puissance (Low Power) ou basse consommation. Pour cela, le dispositif comporte généralement un contrôleur 15 (LPC – Low Power Controller), dédié au mode basse puissance. Ce contrôleur a pour fonction de rester opérationnel en mode basse consommation et de contrôler, au rythme de l'horloge temps réel, l'exécution des tâches restant actives en mode basse consommation. Dans les dispositifs visés par la présente description, les circuits sont alimentés par l'un ou l'autre de deux domaines différents selon qu'ils sont censés rester actifs en mode basse consommation ou non. Ainsi, de façon simplifiée, on peut considérer que, parmi les éléments décrits ci-dessus, l'oscillateur 11, le compteur 9 d'horloge temps réel RTC et le contrôleur 15 sont alimentés par une tension PVcc considérée permanente tandis que l'oscillateur 5, le compteur 3 d'horloge système, l'unité de traitement principale 1 sont alimentés par une tension CVcc commandable. Bien entendu, en pratique, la tension PVcc est également commandable car elle est fournie par des circuits d'alimentation. Toutefois, pour les besoins de la présente description, on considère qu'elle est permanente en ce sens qu'elle continue à être présente en mode basse consommation. D'autres circuits (mémoires, capteurs, actionneurs, interfaces, émetteurs-récepteurs, périphériques, etc.), non représentés, sont présents dans le dispositif ou système en fonction de son application et sont, selon leur mode de fonctionnement, alimentés par l'une et/ou l'autre des tensions PVcc et CVcc. Dans la plupart des systèmes usuels, dès que le système est équipé d'un système d'exploitation requérant un temps système précis, l'oscillateur 5 et l'horloge HSC restent alimentés afin de pouvoir conserver la valeur du temps système (la valeur du compteur 3) et plus précisément de retrouver, au réveil (sortie du mode basse consommation), sa valeur comme si le système n'était pas passé en mode basse consommation. Pour cela, on coupe toutes les fonctions non essentielles du dispositif, mais l'on conserve, y compris pendant les périodes de veille, le temps système actif. Toutefois, pour réduire encore la consommation, il pourrait être intéressant de pouvoir couper l'oscillateur 5 en mode basse consommation et couper ainsi également le processeur 1. Pour ce faire, on prévoit d'équiper le dispositif d'un mécanisme de sauvegarde et restauration du temps système (bloc 20, System Time Save & Restore). Ainsi, lors d'un passage en mode basse consommation, déclenché par le système d'exploitation, donc par le temps système, on sauvegarde la valeur du compteur 3 dans une mémoire associée au contrôleur 15 (incluse dans celui-ci ou externe). Cette mémoire peut être une mémoire volatile ou non. Dans le cas d'une mémoire volatile, elle reste cependant alimentée par le domaine PVcc. On sauvegarde également la date (valeur du compteur 9) du passage en mode basse consommation. Puis, au réveil (sortie du mode basse consommation), on calcule la différence entre la date courante et la date mémorisée et l'on multiplie le nombre obtenu par le rapport entre les horloges HSC et LSC. On ajoute alors la valeur obtenue à la valeur sauvegardée du compteur 3 pour retrouver le temps système comme s'il ne s'était pas arrêté. Un tel mécanisme peut fonctionner de façon acceptable si les passages en mode basse consommation ne sont pas trop fréquents, par exemple toutes les heures ou toutes les quelques minutes, ou si le système est régulièrement réinitialisé. En effet, lors d'une réinitialisation, le temps système est également réinitialisé (pas l'horloge temps réel dont l'oscillateur 11, le compteur 9 et le quartz 13 sont généralement alimentés par pile même si la tension PVcc disparaît). Toutefois, dans les systèmes récents, on cherche à placer le dispositif en mode basse consommation le plus souvent possible afin de minimiser la consommation. On souhaiterait par exemple pouvoir placer le système en mode basse consommation jusqu'à plusieurs centaines de fois par seconde. Le mécanisme ci-dessus devient alors incompatible avec la préservation du temps système. En effet, la mise à jour du temps système en sortie de mode basse consommation ne peut s'effectuer que par multiples de périodes de l'horloge lente (seul le compteur temps réel est resté actif). Cela introduit une imprécision sur le temps système pouvant atteindre plusieurs périodes de l'horloge HSC à chaque sortie du mode basse consommation. Une telle tolérance ou imprécision peut être considérée comme négligeable lorsque les passages en mode basse consommation ne sont pas trop fréquents, mais ne l'est plus pour des passages en mode basse consommation fréquents. Selon la présente description, on prévoit néanmoins d'arrêter l'horloge rapide HSC en mode basse consommation, mais de synchroniser la restauration du temps système sur un front de l'horloge lente ou temps réel. Généralement, un passage en mode basse consommation est déclenché par le système d'exploitation, donc par le temps système. Ainsi, on prévoit non seulement de synchroniser la restauration du temps système sur l'horloge temps réel, mais également de synchroniser l'arrêt du temps système (la valeur du compteur 3 mémorisée) sur l'horloge temps réel (sur un front de l'horloge LSC). L'écart entre les instants d'arrêt et de redémarrage correspond alors à un multiple entier du compteur temps réel 9, ce qui permet de conserver la précision du temps système. On pourrait penser préjudiciable de retarder la mémorisation du temps système, donc l'arrêt de l'horloge rapide jusqu'au front suivant ou un front ultérieur de l'horloge lente, et de retarder la restauration du temps système également jusqu'au front suivant ou un front ultérieur de l'horloge lente. Toutefois, cela s'avère un effet négligeable devant le gain en termes de consommation et de précision conservée du temps système. Selon les modes de réalisation décrits, le bloc 20 est : - configuré par le processeur 1 ; - peut obtenir et fixer le temps système (lire et écrire le compteur 3) ; - peut obtenir le temps réel (la valeur du compteur 9) ; - est déclenché par le contrôleur 15 ; et - reçoit l'horloge lente LSC pour synchroniser les opérations. En ont été représentées certaines liaisons fonctionnelles et d'alimentation entre les blocs et circuits. Ainsi, les circuits 1, 3, 5 et 7 sont alimentés par la tension CVcc et les circuits et blocs 9, 11, 13, 15 et 20 sont alimentés par la tension PVcc. L'horloge lente LSC, fournie par l'oscillateur 11, séquence les circuits et blocs 9, 15 et 20 tandis que l'horloge rapide HSC, fournie par l'oscillateur 5, séquence les circuits 1 et 3. L'horloge temps réel (valeur du compteur 9) est accessible au processeur 1, au contrôleur 15 et au bloc 20 de gestion des horloges. Le temps système (valeur du compteur 3) est accessible au processeur 1 et au bloc 20. La fonction de sauvegarde et restauration du temps système est par exemple mise en oeuvre de façon logicielle par un programme exécuté par le contrôleur 15. En variante, on pourra prévoir une exécution matérielle, par exemple par une machine d'état en logique câblée. La représente, de façon très schématique et sous forme de blocs, un mode de mise en œuvre d'un procédé de gestion de mode basse consommation. Plus particulièrement, la illustre des étapes mises en œuvre par le dispositif lors d'un passage en mode basse consommation et de sortie du mode basse consommation. La illustre, par des chronogrammes, le fonctionnement des modes de mise en œuvre et de réalisation décrits. Plus précisément, la illustre des exemples d'allures du signal d'horloge rapide HSC, de valeurs de temps système ST, du signal d'horloge lente LSC, de valeurs du compteur d'horloge temps réel RTC et d'un signal LPR (Low Power Request) de demande de passage en mode basse consommation et de sortie de ce mode. De façon arbitraire, on considère que les compteurs ST et RTC sont incrémentés sur fronts montants de leurs signaux de séquencement respectifs HSC et LSC. Il s'agit toutefois d'une pure convention et l'inverse est bien entendu possible que ce soit sur le caractère croissant ou décroissant ou sur l'incrémentation/décrémentation sur front montant ou descendant. De façon similaire, on suppose arbitrairement qu'une demande de passage en mode basse consommation correspond à un passage à l'état haut (1) du signal LPR et qu'une demande de sortie du mode basse consommation correspond à un passage à l'état bas (0) du signal LPR. On suppose qu'à un instant t1 ( ), le processeur 1 demande un passage en mode basse consommation (bloc 31, LPM Request, ). Cela se traduit par un front montant du signal LPR, activant la fonction 20. La fonction 20 provoque la mémorisation des valeurs des compteurs ST et RTC. Toutefois, cette mémorisation (bloc 33, SAVE RTC AND ST, ) n'est pas immédiate, mais est retardée au front montant suivant (instant t2, ) de l'horloge LSC. Ainsi, dans l'exemple représenté, on suppose que les valeurs sauvegardées des compteurs 3 et 9 sont "4" et "2". On a pris pour simplifier des valeurs relativement faibles des compteurs mais, en pratique, les valeurs des compteurs sont sur plusieurs dizaines de bits et les nombres représentés sont nettement plus importants. De même, pour simplifier, on a pris en un exemple de rapport relativement faible entre les horloges HSC et LSC alors que le rapport est en pratique de plusieurs centaines, voire plusieurs milliers. En particulier, les représentations des signaux HSC et LSC de la ne sont pas à l'échelle pour ce qui est du rapport entre ces deux signaux. A l'instant t2 où les valeurs sont sauvegardées, la mise à jour du compteur de temps système s'arrête en raison de l'arrêt de l'horloges HSC. Cela correspond à la mise en mode basse consommation du dispositif (bloc 35, LPM ON, ). A partir de l'instant t2, seules les fonctions de basse consommation sont alimentées et seule l'horloge temps réel RTC est mise à jour. On suppose qu'à un instant t3 ( ), le contrôleur 15 reçoit une demande de réveil ou de sortie du mode basse consommation (bloc 37, WAKE-UP Request, ). L'instant t3 n'est pas synchronisé avec l'horloge LSC et intervient à un moment quelconque dans sa période. A l'instant t3, le contrôleur 15 provoque le redémarrage de l'horloge rapide HSC. A partir de l'instant t3, la fonction 20 lit les valeurs mémorisées des compteurs 3 et 9 et calcule l'écart entre la valeur sauvegardée de l'horloge temps réel et la prochaine valeur attendue ("6" dans l'exemple de la ). La fonction 20, mise en oeuvre par exemple par le contrôleur 15, calcule alors l'écart entre les deux valeurs de l'horloge temps réel pour en déduire le nombre de périodes de l'horloge HSC, donc le nombre d'incréments du temps système qui se sont écoulés depuis l'instant t2 (bloc 39, ST COMPUTE, ). Au front montant suivant (instant t4, ) de l'horloge LSC, la fonction 20 restaure (bloc 41, RESTAURE ST, ) ou force la valeur du compteur 3, donc du temps système. Dans l'exemple représenté, on suppose un rapport de 4 entre les horloges HSC et LSC et la valeur restaurée du temps système est donc "20". A partir de l'instant t4, le dispositif a redémarré et reste dans cet état jusqu'au passage en mode basse consommation suivent. Selon un mode de réalisation, les horloges HSC et LSC ne sont pas synchronisées. Il peut alors exister un léger décalage entre la valeur du temps système restauré et la valeur qu'il aurait eu si l'horloge HSC n'avait pas été arrêtée. Toutefois, ce décalage est négligeable par rapport au décalage qui existerait sans cette synchronisation. Selon un autre mode de réalisation, un mécanisme (circuit) matériel synchronise les horloges HSC et LSC afin qu'elles présentent un décalage nul. Selon un mode de réalisation, la mise en œuvre de la fonction 20 est logicielle. Dans ce cas, le programme exécuté tient compte de l'horloge HSC pour sauvegarder les valeurs exactes (instant t2) des compteurs 3 et 9 d'entrée en mode basse consommation et effectuer une restauration du compteur de l'horloge rapide HSC en sortie de la séquence de basse consommation. Selon un autre mode de mise en œuvre, on prévoit une réalisation matérielle (en tout ou partie) et une synchronisation matérielle des horloges LSC et HSC programmée de façon logicielle. Par exemple, le programme lance une commande de déclenchement de l'acquisition de la valeur du compteur 3 lors du prochain front de l'horloge LSC et confirme l'acquisition de l'état du compteur par un bit de statut. La valeur sauvegardée est utilisée de façon logicielle pour calculer l'écart et restaurer le compteur 3 sur front de l'horloge LSC. Quel que soit le mode de mise en œuvre choisi, on tient préférentiellement compte des temps d'accès de stockage et de lecture des différents compteurs pour restaurer le temps système. Selon un mode de réalisation préféré, on tient en outre compte du temps des chemins de calcul pour déterminer la période de l'horloge LSC à laquelle déclencher le redémarrage du temps système et pour évaluer cette valeur de temps système à restaurer. Ainsi, en tenant compte des différents temps de calcul, on optimise la précision qui peut être réduite à moins d'une période de l'horloge HSC, ce qui est parfaitement négligeable sur le fonctionnement du système. Ainsi, les fronts (instants t2 et t4) de basculement vers et hors le mode basse consommation peuvent ne pas correspondre aux fronts directement suivant les instants t1 et t3, mais peuvent être ultérieurs selon les temps de traitement pris en compte. Il est néanmoins aisé d'évaluer ce temps de traitement, qu'il se limite aux temps d'accès entre les compteurs et les mémoires ou qu'il prenne également en compte les chemins de calcul. En effet, ce temps de traitement reste le même dans la mesure où les opérations sont à chaque fois identiques. Un avantage des modes de réalisation décrits est qu'ils réduisent encore la consommation en mode basse puissance par rapport aux dispositifs et systèmes usuels. Un autre avantage des modes de réalisation décrits est qu'ils améliorent la précision dans laquelle un temps système peut être récupéré en sortie de mode basse consommation. Un autre avantage des modes de réalisation décrits est que leur mise en œuvre est possible de façon logicielle dans des dispositifs existants. Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, le choix entre une mise œuvre purement logicielle, mixte ou purement matérielle dépend de l'application et des ressources disponibles dans celle-ci. Procédé de gestion d'un mode basse consommation d'un dispositif électronique comportant une première horloge (LSC) de séquencement d'un premier compteur (9) et une deuxième horloge (HSC) de séquencement d'un deuxième compteur (3), plus rapide que la première, comportant les étapes de : lors d'une première requête (31) de passage en mode basse consommation, sauvegarder des valeurs des premier et deuxième compteurs sur un premier front (t2) de la première horloge ; et lors d'une deuxième requête (37) de sortie du mode basse consommation : calculer le nombre de périodes de la deuxième horloge comprises entre un deuxième front (t3) de la première horloge, postérieur à ladite deuxième requête, et le premier front ; et mettre à jour (41) la valeur du deuxième compteur à la valeur calculée. Procédé selon la revendication 1, dans lequel la mise à jour de la valeur du deuxième compteur est effectuée sur un front de la première horloge. Procédé selon la revendication 1 ou 2, dans lequel le premier compteur (9) représente une horloge temps réel (RTC). Procédé selon l'une quelconque des revendications 1 à 3, dans lequel le deuxième compteur (3) représente un temps système (ST) utilisé par un processeur (1) actif hors mode de basse consommation. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le première horloge (LSC) reste active y compris en mode de basse consommation, la deuxième horloge (HSC) étant désactivée en mode de basse consommation. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel une fonction (20) de sauvegarde ou de restauration de la valeur du deuxième compteur (3) est mise en œuvre. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel un contrôleur (15) de mode de basse consommation est actif y compris en mode de basse consommation. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel le calcul du nombre de périodes de la deuxième horloge comprises entre ledit deuxième front (t3) et ledit premier front (t2) tient compte d'un temps de traitement des valeurs des compteurs (3, 9) pour leur sauvegarde et restauration. Dispositif électronique comportant une première horloge (LSC) de séquencement d'un premier compteur (9) et une deuxième horloge (HSC) de séquencement d'un deuxième compteur (3), plus rapide que la première, configuré pour la mise en œuvre du procédé selon l'une quelconque des revendications 1 à 8. Produit programme d'ordinateur comportant des instructions qui, lorsque le programme est exécuté par un dispositif électronique, conduisent celui-ci à mettre en œuvre le procédé selon l'une quelconque des revendications 1 à 8.