FR 3118510 A1 20220701 FR 2014252 A 20201230 Procédé et module électronique de calcul d’une quantité cryptographique avec multiplications sans retenue, procédé et dispositif électronique de traitement d’une donnée et programme d’ordinateur associés Ce procédé de calcul d’une quantité cryptographique (S) relative à une donnée (D), est mis en œuvre par un module électronique de calcul et comprend le calcul (110) de la quantité cryptographique relative à la donnée via un algorithme cryptographique comportant la mise en œuvre d’une fonction produit de deux termes sur un corps fini de Galois. Ladite mise en œuvre comporte une première multiplication sans retenue des deux termes ; un décalage de bit(s) pour une partie de poids fort du produit de la première multiplication ; une deuxième multiplication sans retenue du résultat dudit décalage avec un premier terme ; une troisième multiplication sans retenue d’une partie de poids fort du produit de la deuxième multiplication avec un deuxième terme; et un OU exclusif entre une partie de poids faible du produit de la première multiplication et une partie de poids faible du produit de la troisième multiplication. Figure pour l'abrégé : Figure 3 Procédé et module électronique de calcul d’une quantité cryptographique avec multiplications sans retenue, procédé et dispositif électronique de traitement d’une donnée et programme d’ordinateur associés La présente invention concerne un procédé de calcul d’une quantité cryptographique relative à une donnée, le procédé étant mis en œuvre par un module électronique de calcul. Le procédé de calcul comprend le calcul d’une quantité cryptographique relative à la donnée via un algorithme cryptographique, l’algorithme cryptographique comportant la mise en œuvre d’une fonction produit configurée pour effectuer le produit de deux termes sur un corps fini de Galois à 2 T éléments via des multiplications sans retenue successives, T étant un nombre entier supérieur ou égal à 8. La présente invention concerne également un procédé de traitement d’une donnée, le procédé étant mis en œuvre par un dispositif électronique de traitement. Le procédé de traitement comprend l’acquisition de la donnée ; le calcul d’une quantité cryptographique relative à la donnée via un tel procédé de calcul ; et la transmission, à destination d’un dispositif électronique récepteur, de la quantité cryptographique calculée. La présente invention concerne aussi un programme d’ordinateur comportant des instructions logicielles qui, lorsqu’elles sont exécutées par un ordinateur, mettent en œuvre un tel procédé de calcul et/ou un tel procédé de traitement. La présente invention concerne également un module électronique de calcul d’une quantité cryptographique relative à une donnée et un dispositif électronique de traitement d’une donnée comprenant un tel module de calcul. La présente invention concerne le domaine de la cryptographie, notamment celui de la cryptographie symétrique, en particulier pour mieux résister contre une attaque par analyse différentielle de consommation, également appelée attaque DPA (de l’anglais D ifferential P ower A nalysis ). Les attaques DPA sont une classe d’attaques physiques sur des composants cryptographiques qui cherchent à en extraire la clé à partir de corrélation de mesures de consommation et d’hypothèses de clé sur des données d’entrée. L’article « All the AES you need on Cortex-M3 and M4 » de Schwabe et al décrit alors différents algorithmes AES-128, AES-192, AES-256 optimisés, avec des implémentations pour les microprocesseurs embarqués ARM Cortex M3 et M4. Ces implémentations sont plus rapides que celles préexistantes, et sont en outre en temps constant et masquées pour mieux résister contre différentes attaques, notamment des attaques par analyse de consommation. Toutefois, ces implémentations imposent de découper les données en tranches de bits (de l’anglais bitslice ), ce qui réduit le débit, et sont en outre relativement complexes à mettre en œuvre. D’autres techniques sans découpage des données en tranches de bits utilisent une tabulation pour opérer une réduction modulaire, ce qui est coûteux et en temps non-constant. On connait aussi du document EP 2 009 543 B1 un procédé mettant en œuvre des calculs en mode compteur de Galois, également noté GCM (de l’anglais G alois C ounter M ode ), où des opérations correspondant à la vérification d'une donnée cryptée sont effectuées via des multiplications sans retenue successives. Cependant, un tel procédé est également relativement coûteux en termes de temps de calcul. Le but de l’invention est alors de proposer un procédé et un module de calcul d’une quantité cryptographique relative à une donnée, qui soient plus efficaces, notamment en proposant une multiplication optimisée. A cet effet, l’invention a pour objet un procédé de calcul d’une quantité cryptographique relative à une donnée, le procédé étant mis en œuvre par un module électronique de calcul et comprenant : - le calcul de la quantité cryptographique relative à la donnée via un algorithme cryptographique, l’algorithme cryptographique comportant une mise en œuvre d’une fonction produit configurée pour effectuer le produit de deux termes sur un corps fini de Galois à 2 T éléments via des multiplications sans retenue successives, T étant un nombre entier supérieur ou égal à 8, la mise en œuvre de la fonction produit comportant : + première multiplication sans retenue des deux termes, + décalage de bit(s) pour une partie de poids fort du produit de la première multiplication sans retenue, + deuxième multiplication sans retenue du résultat dudit décalage avec un premier terme prédéfini, le premier terme prédéfini dépendant d’un polynôme irréductible de degré T associé au corps fini de Galois, + troisième multiplication sans retenue d’une partie de poids fort du produit de la deuxième multiplication sans retenue avec un deuxième terme prédéfini, le deuxième terme prédéfini dépendant du polynôme irréductible de degré T associé au corps fini de Galois, et + obtention du produit des deux termes via l’application de l’opérateur OU exclusif entre une partie de poids faible du produit de la première multiplication sans retenue et une partie de poids faible du produit de la troisième multiplication sans retenue. Avec le procédé de calcul selon l’invention, l’algorithme cryptographique permet alors d’obtenir la quantité cryptographique de manière efficace, de par la mise en œuvre de la fonction produit comportant seulement des multiplications sans retenue, un décalage de bit(s) et une opération OU exclusif. Une telle fonction produit est alors efficace en termes d’opération à effectuer et de temps de calcul, notamment pour la mise en œuvre en outre d’une technique de masquage contre une attaque DPA, telle que la technique de Trichina ou la technique d’Ishai. En outre, les multiplications sans retenue sont typiquement effectuées en utilisant directement des instructions dédiées d’un processeur, telles que l’instruction CLMUL d’un jeu d’instructions Intel® 64 bits ou encore l’instruction PLMUL d’un jeu d’instructions ARM 64 bits. Suivant d’autres aspects avantageux de l’invention, le procédé de calcul comprend une ou plusieurs des caractéristiques suivantes, prises isolément ou suivant toutes les combinaisons techniquement possibles : - chaque terme à multiplier par la fonction produit est la concaténation de K sous-termes, K étant un nombre entier supérieur ou égal à 2, les deux termes à multiplier s’écrivant de la façon suivante : où A et B représentent les deux termes à multiplier, A i et B i représentent les sous-termes respectifs de ces deux termes, et θ i représentent des coefficients prédéfinis, avec i indice entier compris entre 1 et K, avec θ 1 = 0, θ i+1 = 2. θ i + 2 ; les produits A i .B i des sous-termes A i , B i vérifiant alors : où R représente le résultat de l’application de l’opérateur OU exclusif entre la partie de poids faible du produit de la première multiplication sans retenue et la partie de poids faible du produit de la troisième multiplication sans retenue, suite à la mise en œuvre de la fonction produit pour les deux termes à multiplier, div représente l’opérateur division sur le corps fini de Galois, et mod représente l’opérateur modulo sur le corps fini de Galois. - le polynôme irréductible de degré T associé au corps fini de Galois s’écrit de la manière suivante : avec a j ∈ {0 ; 1} pour j ∈ [0 ; T-1], a T = 1 ; un polynôme complémentaire (P*) s’écrit de la manière suivante : un polynôme complémentaire inverse (T) de degré T-2 et représentant l’inverse du polynôme complémentaire (P*) modulo X T-1 s’écrit de la manière suivante : avec b j ∈ {0 ; 1} pour j ∈ [0 ; T-2] et le premier terme prédéfini vérifie alors : - le polynôme irréductible de degré T associé au corps fini de Galois s’écrit de la manière suivante : avec a j ∈ {0 ; 1} pour j ∈ [0 ; T-1], a T = 1 ; et le deuxième terme prédéfini vérifie alors : - le décalage de bit(s) pour la partie de poids fort du produit de la première multiplication sans retenue est un décalage d’un bit à gauche ; - l’algorithme cryptographique comporte l’application d’une fonction d’exponentiation d’ordre N à une variable, N étant un nombre entier supérieur ou égal à 2, via la ou les mises en œuvre successives de la fonction produit, chaque terme à multiplier dépendant alors de la variable ou du résultat d’une mise en œuvre précédente de la fonction produit ; l’algorithme cryptographique étant de préférence l’algorithme AES ; et - l’algorithme cryptographique comporte la mise en œuvre d’une technique de masquage contre une attaque par analyse différentielle de consommation, la technique de masquage incluant une décomposition en multiples sous-termes de chacun de deux termes respectifs à multiplier, puis des multiplications terme à terme desdits sous-termes, au moins une multiplication terme à terme étant effectuée via la mise en œuvre de la fonction produit ; chaque multiplication terme à terme étant de préférence effectuée via la mise en œuvre de la fonction produit ; la technique de masquage étant de préférence encore la technique de Trichina ou la technique d’Ishai. L’invention a également pour objet un procédé de traitement d’une donnée, le procédé étant mis en œuvre par un dispositif électronique de traitement et comprenant : - l’acquisition de la donnée ; - le calcul d’une quantité cryptographique relative à la donnée acquise via un procédé de calcul tel que défini ci-dessus ; et - la transmission, à destination d’un dispositif électronique récepteur, de la quantité cryptographique calculée. Suivant un autre aspect avantageux de l’invention, le procédé de traitement comprend la caractéristique suivante : - la quantité cryptographique calculée est une signature électronique de la donnée ou le chiffré de la donnée. L’invention a également pour objet un programme d’ordinateur comportant des instructions logicielles qui, lorsqu’elles sont exécutées par un ordinateur, mettent en œuvre un procédé de calcul tel que défini ci-dessus et/ou un procédé de traitement tel que défini ci-dessus. L’invention a également pour objet un module électronique de calcul d’une quantité cryptographique relative à une donnée, le module électronique de calcul étant configuré pour calculer la quantité cryptographique relative à la donnée via un algorithme cryptographique, l’algorithme cryptographique comportant la mise en œuvre d’une fonction produit configurée pour effectuer le produit de deux termes sur un corps fini de Galois à 2 T éléments via des multiplications sans retenue successives, T étant un nombre entier supérieur ou égal à 8, la mise en œuvre de la fonction produit comportant : + première multiplication sans retenue des deux termes, + décalage de bit(s) pour une partie de poids fort du produit de la première multiplication sans retenue, + deuxième multiplication sans retenue du résultat dudit décalage avec un premier terme prédéfini, le premier terme prédéfini dépendant d’un polynôme irréductible de degré T associé au corps fini de Galois, + troisième multiplication sans retenue d’une partie de poids fort du produit de la deuxième multiplication sans retenue avec un deuxième terme prédéfini, le deuxième terme prédéfini dépendant du polynôme irréductible de degré T associé au corps fini de Galois, et + obtention du produit des deux termes via l’application de l’opérateur OU exclusif entre une partie de poids faible du produit de la première multiplication sans retenue et une partie de poids faible du produit de la troisième multiplication sans retenue. L’invention a également pour objet un dispositif électronique de traitement d’une donnée, le dispositif comprenant : - un module d’acquisition configuré pour acquérir une donnée ; - un module de calcul configuré pour calculer une quantité cryptographique relative à la donnée acquise, le module de calcul étant tel que défini ci-dessus ; et - un module de transmission configuré pour transmettre, à destination d’un dispositif électronique récepteur, la quantité cryptographique calculée. Ces caractéristiques et avantages de l’invention apparaîtront plus clairement à la lecture de la description qui va suivre, donnée uniquement à titre d’exemple non limitatif, et faite en référence aux dessins annexés, sur lesquels : la est une représentation schématique d’un dispositif électronique, selon l’invention, de traitement d’une donnée, le dispositif comprenant un module d’acquisition d’une donnée, un module de calcul d’une quantité cryptographique relative à la donnée acquise, et un module de transmission de la quantité cryptographique calculée à destination d’un dispositif électronique récepteur ; la illustre une multiplication particulière de termes A, B, préalablement décomposés chacun en K sous-termes Ai, Bi, pour K égal à 3 ; et la est un organigramme d’un procédé, selon l’invention, de traitement de la donnée, le procédé étant mis en œuvre par le dispositif électronique de traitement de la . Dans la suite de la description, le terme « inférieur(e) à » s’entend comme une inégalité stricte, c’est-à-dire comme strictement inférieur(e) à ; une inégalité non-stricte étant alors précisée par l’expression « inférieur(e) ou égal(e) à ». De même, le terme « supérieur(e) à » s’entend comme une inégalité stricte, c’est-à-dire comme strictement supérieur(e) à ; une inégalité non-stricte étant alors précisée par l’expression « supérieur(e) ou égal(e) à ». Sur la , un dispositif électronique de traitement 10 est configuré pour traiter une donnée D, et comprend un module d’acquisition 12 configuré pour acquérir la donnée D, un module de calcul 14 configuré pour calculer une quantité cryptographique S relative à la donnée acquise D, et un module de transmission 16 configuré pour transmettre, à destination d’un dispositif électronique récepteur, non représenté, la quantité cryptographique calculée S. La donnée D est par exemple un message, typiquement exprimé sous forme d’une chaine de bits. Dans l’exemple de la , le dispositif électronique de traitement 10 comprend une unité de traitement d’informations 20 formée par exemple d’une mémoire 22 et d’un processeur 24 associé à la mémoire 22. Il comprend en outre dans cet exemple des moyens d’entrée/sortie 26 et éventuellement un écran d’affichage 28. Dans l’exemple de la , le module d’acquisition 12, le module de calcul 14 et le module de transmission 16 sont réalisés chacun sous forme d’un logiciel, ou d’une brique logicielle, exécutable par le processeur 24. La mémoire 22 de l’unité de traitement d’informations 20 est alors apte à stocker un logiciel d’acquisition configuré pour acquérir la donnée D, un logiciel de calcul configuré pour calculer la quantité cryptographique S relative à la donnée acquise D et un logiciel de transmission configuré pour transmettre, à destination du dispositif électronique récepteur, la quantité cryptographique calculée S. Le processeur 24 de l’unité de traitement d’informations 20 est alors apte à exécuter le logiciel d’acquisition, le logiciel de calcul et le logiciel de transmission. En variante non représentée, le module d’acquisition, le module de calcul et le module de transmission sont réalisés chacun sous forme d’un composant logique programmable, tel qu’un FPGA (de l’anglais Field Programmable Gate Array ), ou encore sous forme d’un circuit intégré dédié, tel qu’un ASIC (de l’anglais Application Specific Integrated Circuit ). Lorsque le dispositif électronique de traitement 10 est réalisé sous forme d’un ou plusieurs logiciels, c’est-à-dire sous forme d’un programme d’ordinateur, il est en outre apte à être enregistré sur un support, non représenté, lisible par ordinateur. Le support lisible par ordinateur est par exemple, un médium apte à mémoriser des instructions électroniques et à être couplé à un bus d’un système informatique. A titre d’exemple, le support lisible est un disque optique, un disque magnéto-optique, une mémoire ROM, une mémoire RAM, tout type de mémoire non volatile (par exemple EPROM, EEPROM, FLASH, NVRAM), une carte magnétique ou une carte optique. Sur le support lisible est alors mémorisé un programme d’ordinateur comprenant des instructions logicielles. Le module d’acquisition 12 est configuré pour acquérir la donnée D, et est par exemple configuré pour recevoir la donnée D de la part des moyens d’entrée/sortie 26. Les moyens d’entrée/sortie 26 comportent par exemple un clavier ou encore un lecteur de support informatique. En variante, le module d’acquisition 12 est configuré pour acquérir la donnée D via un récepteur de données, apte à recevoir la donnée D de la part d’un autre équipement électronique, non représenté. Le module électronique de calcul 14 est configuré pour calculer la quantité cryptographique S relative à la donnée D via un algorithme cryptographique, l’algorithme cryptographique comportant la mise en œuvre d’une fonction produit PROD configurée pour effectuer le produit de deux termes A, B sur un corps fini de Galois à 2 T éléments via des multiplications sans retenue successives, T étant un nombre entier supérieur ou égal à 8. L’algorithme cryptographique comporte de préférence l’application d’une fonction d’exponentiation d’ordre N à une variable Y, N étant un nombre entier, avec N ≥ 2. L’algorithme cryptographique est typiquement un algorithme de chiffrement par blocs, tel que l’algorithme AES, l’algorithme 3-Way, l’algorithme Kalyna, l’algorithme Kuznyechik, PRESENT, l’algorithme SAFER, l’algorithme SHARK et l’algorithme Square. La fonction d’exponentiation d’ordre N est alors typiquement utilisée au sein d’une boite de substitution, également appelée boite S (de l’anglais S-box pour Subsitution-box ), destinée à être appliquée à la variable Y. Lorsque l’algorithme cryptographique est un algorithme de chiffrement par blocs, la variable Y correspond typiquement à un bloc respectif de la donnée acquise D, c’est-à-dire à une partie de taille prédéfinie de ladite donnée D. La taille de chaque bloc, i.e. de chaque partie, est typiquement un multiple de 8 bits. Autrement dit, chaque bloc correspond à un ou plusieurs octets. En complément facultatif, la fonction d’exponentiation d’ordre N appliquée à la variable Y est au moins partiellement, et de préférence totalement, réalisée via la ou les mises en œuvre successives de la fonction produit PROD, chaque terme à multiplier dépendant alors de la variable Y ou du résultat d’une mise en œuvre précédente de la fonction produit PROD. Selon ce complément facultatif, une fonction SQUA associant à la variable Y le carré de cette variable Y, i.e. cette variable à la puissance 2, est alors calculée de la manière suivante : où PROD représente la fonction produit, et SQUA représente le carré, i.e. exponentiation à la puissance 2, de la variable Y. Selon ce complément facultatif, l’exponentiation à la puissance 4 de la variable Y est alors typiquement calculée de la manière suivante : Selon ce complément facultatif, l’exponentiation à la puissance 254 de la variable Y est par exemple calculée de la manière suivante : où l’exponentiation à la puissance 4 de la variable Y, notée Y 4 , est typiquement calculée à l’aide de l’équation (2) précédente. La mise en œuvre de la fonction produit PROD comporte une première multiplication sans retenue des deux termes A, B. La première multiplication sans retenue des deux termes A, B vérifie typiquement l’équation suivante : où A et B représentent les deux termes, chacun des termes A, B étant défini sur le corps fini de Galois à 2 T éléments, T étant un nombre entier supérieur ou égal à 8, T étant typiquement un multiple de 8, * représente l’opération de multiplication sans retenue, A*B représente le produit de la première multiplication sans retenue, C 0 représente une partie de poids faible du produit A*B de la première multiplication sans retenue, et C 1 représente une partie de poids fort du produit A*B de la première multiplication sans retenue. L’homme du métier comprendra que le nombre T correspond typiquement à la taille du bloc utilisé dans l’algorithme de chiffrement par blocs. Les deux termes A, B s’écrivent typiquement sous forme de polynômes de degré inférieur à T, vérifiant alors les équations suivantes : avec α j ∈ {0 ; 1} pour j ∈ [0 ; T-1] avec β j ∈ {0 ; 1} pour j ∈ [0 ; T-1]. L’ensemble des coefficients α j du polynôme représentant le terme A correspond alors à un mot de T bits, et de manière analogue l’ensemble des coefficients β j du polynôme représentant le terme B correspond alors à un mot de T bits. L’homme du métier observera alors que le produit A*B de la première multiplication sans retenue est un polynôme de degré au plus égal à (2T-2), que la partie de poids faible C 0 du produit A*B est un polynôme de degré inférieur à T, et que la partie de poids fort C 1 du produit A*B est un polynôme de degré inférieur à (T-1). La mise en œuvre de la fonction produit PROD comporte ensuite un décalage de bit(s) pour la partie de poids fort C 1 du produit A*B de la première multiplication sans retenue. Le décalage de bit(s) pour la partie de poids fort C 1 du produit A*B de la première multiplication sans retenue est par exemple un décalage d’un bit à gauche. L’homme du métier comprendra alors que ce décalage d’un bit à gauche correspond à une multiplication par X du polynôme représentant la partie de poids fort C 1 du produit A*B de la première multiplication sans retenue. La mise en œuvre de la fonction produit PROD comporte ensuite une deuxième multiplication sans retenue d’un résultat C dudit décalage avec un premier terme prédéfini U, le premier terme prédéfini U dépendant d’un polynôme irréductible P de degré T associé au corps fini de Galois. La deuxième multiplication sans retenue du résultat C et du premier terme prédéfini U vérifie typiquement l’équation suivante : où C représente le résultat du décalage de bit(s) pour la partie de poids fort C 1 du produit A*B de la première multiplication sans retenue, U représente le premier terme prédéfini, * représente l’opération de multiplication sans retenue, C*U représente le produit de la deuxième multiplication sans retenue, Q 0 représente une partie de poids faible du produit C*U de la deuxième multiplication sans retenue, et Q 1 représente une partie de poids fort du produit C*U de la deuxième multiplication sans retenue. L’homme du métier observera alors également que le produit C*U de la deuxième multiplication sans retenue est un polynôme de degré au plus égal à (2T-2), que la partie de poids faible Q 0 du produit C*U est un polynôme de degré inférieur à T, et que la partie de poids fort Q 1 du produit C*U est un polynôme de degré inférieur à (T-1). La mise en œuvre de la fonction produit PROD comporte ensuite une troisième multiplication sans retenue de la partie de poids fort Q 1 du produit C*U de la deuxième multiplication sans retenue avec un deuxième terme prédéfini M, le deuxième terme prédéfini M dépendant d’un polynôme irréductible P de degré T associé au corps fini de Galois. La troisième multiplication sans retenue de la partie de poids fort Q 1 du produit C*U de la deuxième multiplication sans retenue et du deuxième terme prédéfini M vérifie typiquement l’équation suivante : où Q 1 représente la partie de poids fort du produit C*U de la deuxième multiplication sans retenue, M représente le deuxième terme prédéfini, * représente l’opération de multiplication sans retenue, Q 1 *M représente le produit de la troisième multiplication sans retenue, V 0 représente une partie de poids faible du produit Q 1 *M de la troisième multiplication sans retenue, et V 1 représente une partie de poids fort du produit Q 1 *M de la troisième multiplication sans retenue. L’homme du métier observera alors aussi que le produit Q 1 *M de la troisième multiplication sans retenue est un polynôme de degré au plus égal à (2T-2), que la partie de poids faible V 0 du produit Q 1 *M est un polynôme de degré inférieur à T, et que la partie de poids fort V 1 du produit Q 1 *M est un polynôme de degré inférieur à (T-1). Un produit R des deux termes A, B résultant de la mise en œuvre de la fonction produit PROD est alors obtenu en appliquant l’opérateur OU exclusif, également appelé XOR (de l’anglais eXclusive OR ), entre la partie de poids faible C 0 du produit A*B de la première multiplication sans retenue et la partie de poids faible V 0 du produit Q 1 *M de la troisième multiplication sans retenue. Le produit R des deux termes A, B, suite à la mise en œuvre de la fonction produit PROD, vérifie alors typiquement l’équation suivante : où R représente le résultat de la fonction produit PROD appliquée aux termes A, B, C 0 représente la partie de poids faible du produit A*B de la première multiplication sans retenue, V 0 représente la partie de poids faible du produit Q 1 *M de la troisième multiplication sans retenue, et représente l’opérateur OU exclusif. Le produit R est alors un polynôme de degré inférieur à T, et représente un mot de T bits. Chacune des première, deuxième et troisième multiplications sans retenue est représentée de manière générale par le symbole « * ». Chacune des première, deuxième et troisième multiplications sans retenue est typiquement effectuée en utilisant directement une instruction dédiée d’un processeur, telle que l’instruction CLMUL d’un jeu d’instructions Intel® 64 bits ou encore l’instruction PLMUL d’un jeu d’instructions ARM 64 bits. Lorsque le décalage de bit(s) pour la partie de poids fort C 1 du produit A*B de la première multiplication sans retenue est un décalage d’un bit à gauche, le premier terme prédéfini U est par exemple déterminé en fonction de coefficients d’un polynôme complémentaire inverse T de degré T-2 qui représente l’inverse d’un polynôme complémentaire P* modulo X T-1 , le polynôme complémentaire P* étant le complémentaire du polynôme irréductible P de degré T. Dans cet exemple, en écrivant le polynôme irréductible P de degré T associé au corps fini de Galois de la manière suivante : avec a j ∈ {0 ; 1} pour j ∈ [0 ; T-1], a T = 1 ; le polynôme complémentaire P* s’écrit de la manière suivante : Dans cet exemple, en écrivant le polynôme complémentaire inverse T de degré T-2 représentant l’inverse modulo X T-1 du polynôme complémentaire P* de la manière suivante : avec b j ∈ {0 ; 1} pour j ∈ [0 ; T-2] ; le premier terme prédéfini U vérifie alors par exemple l’équation suivante : avec b T-j-1 ∈ {0 ; 1} pour j ∈ [1 ; T-1]. Lorsque le décalage de bit(s) pour la partie de poids fort C 1 du produit A*B de la première multiplication sans retenue est un décalage d’un bit à gauche, le deuxième terme prédéfini M est par exemple déterminé en fonction des coefficients de degré 0 à (T-1) du polynôme irréductible P de degré T. Dans cet exemple, en écrivant le polynôme irréductible P de degré T selon l’équation (10) précédente, le deuxième terme prédéfini M vérifie alors par exemple l’équation suivante : avec a j ∈ {0 ; 1} pour j ∈ [0 ; T-1]. En complément facultatif, chaque terme A, B à multiplier par la fonction produit PROD est la concaténation de K sous-termes, K étant un nombre entier supérieur ou égal à 2. Selon ce complément facultatif, les deux termes à multiplier A, B s’écrivent typiquement de la façon suivante : où A et B représentent les deux termes à multiplier, A i et B i représentent les sous-termes respectifs de ces deux termes, et θ i représentent des coefficients prédéfinis, avec θ 1 = 0, θ i+1 = 2. θ i + 2, et i indice entier compris entre 1 et K. La fonction produit PROD s’applique alors de la même façon aux termes A, B, via par exemple la mise en œuvre des équations (4), (7) et (8) précédentes, et le produit R des deux termes A, B vérifie alors typiquement l’équation (9) précédente. Selon ce complément facultatif, chacun des produits A i .B i de sous-termes A i , B i vérifie alors par exemple l’équation suivante : où R i représente le produit A i .B i des sous-termes A i , B i ; R représente le résultat de l’application de l’opérateur OU exclusif entre la partie de poids faible C 0 du produit A*B de la première multiplication sans retenue et la partie de poids faible V 0 du produit Q 1 *M de la troisième multiplication sans retenue, suite à la mise en œuvre de la fonction produit PROD pour les deux termes à multiplier A, B ; i.e. R vérifie l’équation (9) précédente ; div représente l’opérateur division sur le corps fini de Galois ; et mod représente l’opérateur modulo sur le corps fini de Galois. Cette multiplication des termes A, B décomposés en K sous-termes A i , B i est représentée à la pour K égal à 3 et T égal à 8, étant observé que les sous-termes A i , B i sont notés Ai, Bi sur la et que le produit A i .B i de 2 sous-termes A i , B i est noté Ci sur cette , ceci par simplification des dessins. Autrement dit, chaque élément Ci de la correspond au terme R i de l’équation (17) précédente. En complément facultatif encore, l’algorithme cryptographique comporte la mise en œuvre d’une technique de masquage contre une attaque par analyse différentielle de consommation, également appelée attaque DPA (de l’anglais Differential Power Analysis ). La technique de masquage est par exemple la technique de Trichina ou la technique d’Ishai, chacune étant connue en soi. La technique de masquage inclut une décomposition de chacun des deux termes A, B respectifs à multiplier, en plusieurs sous-termes notés A Ma_i et B Ma_i . L’homme du métier observera que la notation utilisée pour les sous-termes A Ma_i , B Ma_i respectifs des deux termes A, B dans le contexte de la technique de masquage diffère de celle utilisée pour la concaténation du complément facultatif précédent, les décompositions des termes A, B en sous-termes respectifs n’étant pas nécessairement identiques pour la technique de masquage et pour ladite concaténation. Ces décompositions des termes A, B en sous-termes respectifs sont d’ailleurs généralement différentes entre la technique de masquage et ladite concaténation. Selon ce complément facultatif encore, les deux termes à multiplier A, B s’écrivent typiquement de la façon suivante : où A et B représentent les deux termes à multiplier, A Ma_i et B Ma_i représentent les sous-termes respectifs de ces deux termes, et L représente le nombre de sous-termes, L étant typiquement égal à 2. La technique de masquage inclut ensuite des multiplications terme à terme desdits sous-termes A Ma_i , B Ma_i , les termes A et B étant par exemple multipliés entre eux selon l’équation suivante : où C 2 représente le résultat de cette multiplication des termes A, B, et Rand représente un aléa, et les termes A et B sont décomposés selon les équations (18) et (19) précédentes. L’homme du métier observera alors que l’équation (20) s’écrit aussi de la manière suivante, étant donné que 2 fois Rand est égal à 0 sur le corps fini de Galois à 2 T éléments : Selon ce complément facultatif, au moins une multiplication terme à terme est alors effectuée via la mise en œuvre de la fonction produit PROD. Chaque multiplication terme à terme desdits sous-termes A Ma_i , B Ma_i est de préférence effectuée via la mise en œuvre de la fonction produit PROD. Selon ce complément facultatif, les termes A et B sont alors par exemple calculés de la manière suivante : où Rand représente l’aléa, et PROD représente la fonction produit. Selon ce complément facultatif, la fonction SQUA de la variable Y, i.e. l’exponentiation à la puissance 2 de cette variable Y, est alors calculée à l’aide de l’équation (22) où chacun des termes A, B est égal à la variable Y. Selon ce complément facultatif et plus généralement, l’exponentiation de la variable Y à n’importe quelle puissance est calculée à l’aide de l’équation (22) où chacun des termes A, B est égal à la variable Y ou bien au résultat d’une exponentiation précédente de puissance inférieure. Après le calcul de la quantité cryptographique calculée S par le module de calcul 14, le module de transmission 16 est configuré pour transmettre la quantité cryptographique calculée S à destination du dispositif électronique récepteur, non représenté. Le module de transmission 16 est par exemple relié à un émetteur, tel qu’un émetteur radioélectrique, aux fins de cette transmission. Le fonctionnement du dispositif électronique de traitement 10 selon l’invention va désormais être expliqué à l’aide de la représentant un organigramme d’un procédé, selon l’invention, de traitement de la donnée D. Lors d’une étape initiale 100, le dispositif de traitement 10 acquiert, via son module d’acquisition 12, la donnée D, qui a été par exemple préalablement reçue via les moyens d’entrée/sortie 26. Le dispositif de traitement 10 calcule ensuite, lors de l’étape 110 et via son module de calcul 14, la quantité cryptographique S relative à la donnée acquise D. La quantité cryptographique calculée S est une signature électronique de la donnée D ou bien le chiffré de ladite donnée D. Le calcul de la quantité cryptographique S relative à la donnée D est effectué via l’application de l’algorithme cryptographique, tel que décrit précédemment, notamment via la mise en œuvre de la fonction produit PROD. Le dispositif de traitement 10 transmet enfin, lors de l’étape 120 et via son module de transmission 16, la quantité cryptographique S calculée lors de l’étape 110, au dispositif électronique récepteur, non représenté. Ainsi, le module électronique de calcul 14 et le procédé de calcul selon l’invention permettent alors d’obtenir efficacement la quantité cryptographique S via la mise en œuvre de la fonction produit PROD qui est effectuée uniquement avec des multiplications sans retenue, un décalage de bit(s) et une opération OU exclusif. La fonction produit PROD est alors avantageuse en termes d’opération à effectuer et de temps de calcul, notamment pour la mise en œuvre en outre de la technique de masquage contre des attaques DPA. En outre, les multiplications sans retenue de la fonction produit PROD sont typiquement effectuées en utilisant directement des instructions dédiées d’un processeur, telles que l’instruction CLMUL d’un jeu d’instructions Intel® 64 bits ou encore l’instruction PLMUL d’un jeu d’instructions ARM 64 bits. On conçoit ainsi que le dispositif de traitement 10 et le procédé de traitement selon l’invention permettent alors, de par le module de calcul 14 et le procédé associé de calcul de la quantité cryptographique S, d’être plus efficaces, notamment en proposant une multiplication optimisée avec la fonction produit PROD. L’homme du métier comprendra également que l’invention est particulièrement utile dans le domaine des systèmes de communication sécurisés, tels que les systèmes de radio-transmission sécurisés, les systèmes de téléphonie sécurisés, ou encore les systèmes de communication par satellite. Procédé de calcul d’une quantité cryptographique (S) relative à une donnée (D), le procédé étant mis en œuvre par un module électronique de calcul (14) et comprenant : - le calcul (110) de la quantité cryptographique (S) relative à la donnée (D) via un algorithme cryptographique, l’algorithme cryptographique comportant la mise en œuvre d’une fonction produit (PROD) configurée pour effectuer le produit de deux termes (A, B) sur un corps fini de Galois à 2 T éléments via des multiplications sans retenue successives, T étant un nombre entier supérieur ou égal à 8, caractérisé en ce que la mise en œuvre de la fonction produit (PROD) comporte : + première multiplication sans retenue des deux termes (A, B), + décalage de bit(s) pour une partie de poids fort (C 1 ) du produit (A*B) de la première multiplication sans retenue, + deuxième multiplication sans retenue du résultat (C) dudit décalage avec un premier terme prédéfini (U), le premier terme prédéfini (U) dépendant d’un polynôme irréductible (P) de degré T associé au corps fini de Galois, + troisième multiplication sans retenue d’une partie de poids fort (Q 1 ) du produit (C*U) de la deuxième multiplication sans retenue avec un deuxième terme prédéfini (M), le deuxième terme prédéfini (M) dépendant du polynôme irréductible (P) de degré T associé au corps fini de Galois, et + obtention du produit des deux termes (A, B) via l’application de l’opérateur OU exclusif entre une partie de poids faible (C 0 ) du produit (A*B) de la première multiplication sans retenue et une partie de poids faible (V 0 ) du produit (Q 1 *M) de la troisième multiplication sans retenue. Procédé de calcul selon la revendication 1, dans lequel chaque terme (A, B) à multiplier par la fonction produit (PROD) est la concaténation de K sous-termes, K étant un nombre entier supérieur ou égal à 2, les deux termes à multiplier (A, B) s’écrivant de la façon suivante : où A et B représentent les deux termes à multiplier, A i et B i représentent les sous-termes respectifs de ces deux termes, et θ i représentent des coefficients prédéfinis, avec i indice entier compris entre 1 et K, avec θ 1 = 0, θ i+1 = 2. θ i + 2 ; les produits (A i .B i ) des sous-termes (A i , B i ) vérifiant alors : où R représente le résultat de l’application de l’opérateur OU exclusif entre la partie de poids faible (C 0 ) du produit (A*B) de la première multiplication sans retenue et la partie de poids faible (V 0 ) du produit (Q 1 *M) de la troisième multiplication sans retenue, suite à la mise en œuvre de la fonction produit (PROD) pour les deux termes à multiplier (A, B), div représente l’opérateur division sur le corps fini de Galois, et mod représente l’opérateur modulo sur le corps fini de Galois. Procédé de calcul selon la revendication 1 ou 2, dans lequel le polynôme irréductible (P) de degré T associé au corps fini de Galois s’écrit de la manière suivante : avec a j ∈ {0 ; 1} pour j ∈ [0 ; T-1], a T = 1 ; un polynôme complémentaire (P*) s’écrit de la manière suivante : un polynôme complémentaire inverse (T) de degré T-2 et représentant l’inverse du polynôme complémentaire (P*) modulo X T-1 s’écrit de la manière suivante : avec b j ∈ {0 ; 1} pour j ∈ [0 ; T-2] et le premier terme prédéfini (U) vérifie alors : Procédé de calcul selon l’une quelconque des revendications précédentes, dans lequel le polynôme irréductible (P) de degré T associé au corps fini de Galois s’écrit de la manière suivante : avec a j ∈ {0 ; 1} pour j ∈ [0 ; T-1], a T = 1 ; et le deuxième terme prédéfini (M) vérifie alors : Procédé de calcul selon l’une quelconque des revendications précédentes, dans lequel le décalage de bit(s) pour la partie de poids fort (C 1 ) du produit (A*B) de la première multiplication sans retenue est un décalage d’un bit à gauche. Procédé de calcul selon l’une quelconque des revendications précédentes, dans lequel l’algorithme cryptographique comporte l’application d’une fonction d’exponentiation d’ordre N à une variable (Y), N étant un nombre entier supérieur ou égal à 2, via la ou les mises en œuvre successives de la fonction produit (PROD), chaque terme à multiplier dépendant alors de la variable (Y) ou du résultat d’une mise en œuvre précédente de la fonction produit (PROD) ; l’algorithme cryptographique étant de préférence l’algorithme AES. Procédé de calcul selon l’une quelconque des revendications précédentes, dans lequel l’algorithme cryptographique comporte la mise en œuvre d’une technique de masquage contre une attaque par analyse différentielle de consommation (DPA), la technique de masquage incluant une décomposition en multiples sous-termes de chacun de deux termes (A, B) respectifs à multiplier, puis des multiplications terme à terme desdits sous-termes, au moins une multiplication terme à terme étant effectuée via la mise en œuvre de la fonction produit (PROD) ; chaque multiplication terme à terme étant de préférence effectuée via la mise en œuvre de la fonction produit (PROD) ; la technique de masquage étant de préférence encore la technique de Trichina ou la technique d’Ishai. Procédé de traitement d’une donnée (D), le procédé étant mis en œuvre par un dispositif électronique de traitement (10) et comprenant : - l’acquisition (100) de la donnée (D) ; - le calcul (110) d’une quantité cryptographique (S) relative à la donnée acquise (D) via un procédé de calcul selon l’une quelconque des revendications précédentes ; et - la transmission (120), à destination d’un dispositif électronique récepteur, de la quantité cryptographique calculée (S). Programme d’ordinateur comportant des instructions logicielles qui, lorsqu’elles sont exécutées par un ordinateur, mettent en œuvre un procédé selon l’une quelconque des revendications précédentes. Module électronique (14) de calcul d’une quantité cryptographique (S) relative à une donnée (D), le module électronique de calcul (14) étant configuré pour calculer la quantité cryptographique (S) relative à la donnée (D) via un algorithme cryptographique, l’algorithme cryptographique comportant la mise en œuvre d’une fonction produit (PROD) configurée pour effectuer le produit de deux termes (A, B) sur un corps fini de Galois à 2 T éléments via des multiplications sans retenue successives, T étant un nombre entier supérieur ou égal à 8, caractérisé en ce que la mise en œuvre de la fonction produit (PROD) comporte : + première multiplication sans retenue des deux termes (A, B), + décalage de bit(s) pour une partie de poids fort (C 1 ) du produit (A*B) de la première multiplication sans retenue, + deuxième multiplication sans retenue du résultat (C) dudit décalage avec un premier terme prédéfini (U), le premier terme prédéfini (U) dépendant d’un polynôme irréductible (P) de degré T associé au corps fini de Galois, + troisième multiplication sans retenue d’une partie de poids fort (Q 1 ) du produit (C*U) de la deuxième multiplication sans retenue avec un deuxième terme prédéfini (M), le deuxième terme prédéfini (M) dépendant du polynôme irréductible (P) de degré T associé au corps fini de Galois, et + obtention du produit des deux termes (A, B) via l’application de l’opérateur OU exclusif entre une partie de poids faible (C 0 ) du produit (A*B) de la première multiplication sans retenue et une partie de poids faible (V 0 ) du produit (Q 1 *M) de la troisième multiplication sans retenue. Dispositif électronique (10) de traitement d’une donnée (D), le dispositif (10) comprenant : - un module d’acquisition (12) configuré pour acquérir une donnée (D) ; - un module de calcul (14) configuré pour calculer une quantité cryptographique (S) relative à la donnée acquise (D) ; - un module de transmission (16) configuré pour transmettre, à destination d’un dispositif électronique récepteur, la quantité cryptographique calculée (S), caractérisé en ce que le module de calcul (14) est selon la revendication précédente.