FR 3117264 A1 20220610 FR 2012761 A 20201207 Ce système d’interrupteur (100) comporte : - des transistors (Q1, Q2, Q3) en parallèle, chaque transistor (Q1, Q2, Q3) étant muni d’une grille isolée (g1, g2, g3) et d’une source (s1, s2, s3) et commandable via une tension de commande (Vgs1, Vgs2, Vgs3) entre la grille isolée (g1, g2, g3) et la source (s1, s2, s3), une capacité (Cgs1, Cgs2, Cgs3) étant présente entre la grille isolée (g1, g2, g3) et la source (s1, s2, s3) ; et - pour chaque transistor (Q1, Q2, Q3), une première branche (102 1 , 102 2 , 102 3 ) et une deuxième branche (104 1 , 104 2 , 104 3 ) connectées respectivement à la grille isolée (g1, g2, g3) et à la source (s1, s2, s3) et conçues pour être connectées à un circuit de commande de grille (110). Au moins une des première et deuxième branches de chaque transistor (Q1, Q2, Q3) comporte une résistance (R1, R2, R3) et une capacité (C1, C2, C3) en parallèle l’une de l’autre, de sorte que cette branche présente une résistance diminuant avec une fréquence d’un courant (i1, i2, i3) la parcourant. Figure pour l’abrégé : Fig. 1 SYSTÈME D’INTERRUPTEUR, CONVERTISSEUR ÉLECTRIQUE ET AÉRONEF Domaine technique de l’invention La présente invention concerne un système d’interrupteur, un convertisseur électrique comportant un tel système d’interrupteur et un aéronef comportant un tel système d’interrupteur ou bien un tel convertisseur électrique. Arrière-plan technologique On connait de l’état de la technique un système d’interrupteur du type comportant : des transistors en parallèle, chaque transistor étant muni d’une grille isolée et d’une source et commandable via une tension de commande entre la grille isolée et la source, une capacité étant présente entre la grille isolée et la source ; et pour chaque transistor, une première branche et une deuxième branche connectées respectivement à la grille isolée et à la source et conçues pour être connectées à un circuit de commande de grille. Chaque première branche comporte généralement une résistance permettant de définir une durée de commutation de l’interrupteur. Il peut être souhaité de prévoir un système d’interrupteur qui permette de réduire le risque de détérioration des transistors. Il est donc proposé un système d’interrupteur du type précité, caractérisé en ce qu’au moins une des première et deuxième branches de chaque transistor comporte une résistance et une capacité en parallèle l’une de l’autre, de sorte que cette branche présente une résistance diminuant avec une fréquence d’un courant la parcourant. En effet, un circuit résonant comportant les premières et deuxièmes branches peut apparaître entre des inductances parasites et les capacités des transistors. Ce circuit résonant implique alors des oscillations des tensions de commande, ce qui pourrait endommager les transistors. Ceci est particulièrement vrai lorsque les transistors sont réalisés suivant la technologie GaN (« Gallium nitride ») ou bien SiC (« Silicon Carbide »). En effet, avec ces technologies, les capacités sont de faible valeur et les commutations peuvent être très rapides. Grâce à l’invention, lorsque la tension de pilotage fournie par le circuit de commande de grille change de valeur, cela entraîne un courant variant à haute fréquence dans la branche et cette dernière présente alors une faible résistance permettant une commutation rapide. Lorsque la tension de pilotage se stabilise, la branche présente une résistance plus élevée permettant d’amortir les oscillations des tensions de commande et donc de protéger les transistors. De préférence, la capacité et la résistance sont prévues sur la première branche connectée à la grille isolée. De préférence également, le système d’interrupteur comporte en outre une autre résistance en série avec la capacité. De préférence également, les premières branches sont connectées entre elle à une première borne globale et les deuxième branches sont connectées entre elle à une deuxième borne globale, les première et deuxième bornes globales étant destinées à être connectées au circuit de commande de grille. De préférence également, le système d’interrupteur comporte en outre un boîtier entourant les transistors et leurs première et deuxième branches associées, les premières et deuxième bornes globales étant accessibles au travers du boîtier pour être connectées au circuit de commande de grille. De préférence également, le boîtier comporte un surmoulage des transistors et de leurs première et deuxième branches associées. De préférence également, chaque transistor est un transistor à effet de champ à grille isolée et la commande est appliquée entre la grille isolée et la source. Il est également proposé un convertisseur électrique, tel qu’un onduleur, comportant au moins un système d’interrupteur selon l’invention. Il est également proposé un aéronef comportant un système d’interrupteur selon l’invention ou bien un convertisseur électrique selon l’invention. Brève description des figures L’invention sera mieux comprise à l’aide de la description qui va suivre, donnée uniquement à titre d’exemple et faite en se référant aux dessins annexés dans lesquels : la est un diagramme électrique d’un exemple de système d’interrupteur selon l’invention, la est un graphique illustrant la réponse à un échelon de tension du circuit de la , la est un graphique illustrant la réponse à un échelon de tension du circuit de la , sans la capacité et la deuxième résistance et avec une première résistance de valeur élevée, la est un graphique illustrant la réponse à un échelon de tension du circuit de la , sans la capacité et la deuxième résistance et avec une première résistance de valeur faible, la est un diagramme électrique d’un autre exemple de système d’interrupteur selon l’invention, la est un diagramme électrique d’un autre exemple de système d’interrupteur selon l’invention, et la est un diagramme électrique d’un autre exemple de système d’interrupteur selon l’invention. Description détaillée de l’invention En référence à la , un exemple de système d’interrupteur 100 selon l’invention va à présent être décrit. Un tel système d’interrupteur 100 peut par exemple être utilisé dans un dispositif électrique, tel qu’un onduleur à commutation, agencé dans un aéronef. Le système d’interrupteur 100 comporte tout d’abord plusieurs transistors Q1, Q2, Q3. Chaque transistor Q1, Q2, Q3 est par exemple un transistor à effet de champ à grille isolée (de l’anglais « Metal Oxide Semiconductor Field Effect Transistor » ou MOSFET) ou bien un transistor bipolaire à grille isolée (de l’anglais « Insulated Gate Bipolar Transistor » ou IGBT). Chaque transistor Q1, Q2, Q3 comporte des première et deuxième bornes principales d1, d2, d3 et s1, s2, s3, ainsi qu’une grille isolée g1, g2, g3. Par exemple, dans le cas d’un IGBT, les première et deuxième bornes sont respectivement un collecteur et un émetteur. Dans l’exemple décrit, les transistors Q1, Q2, Q3 sont des MOSFETs, de sorte que les première et deuxième bornes sont respectivement un drain et une source de ce transistor. Dans la suite de la description, les première et deuxième bornes principales seront ainsi appelées respectivement drain et source. Les transistors Q1, Q2, Q3 sont montés en parallèle, de sorte que, dans l’exemple décrit, leurs drains d1, d2, d3 sont connectés entre eux à une borne globale de drain D et leurs sources s1, s2, s3 sont connectées entre elles à une borne globale de source S. Les bornes globales D, S sont par exemple conçues pour le passage d’un courant de valeur élevée, pour les applications de puissance. Chaque transistor Q1, Q2, Q3 présente une capacité parasite Cgs1, Cgs2, Cgs3 entre sa grille g1, g2, g3 et sa source s1, s2, s3. Chaque transistor Q1, Q2, Q3 est commandable via une tension de commande Vgs1, Vgs2, Vgs3 entre sa grille g1, g2, g3 et sa source s1, s2, s3, en particulier pour sélectivement ouvrir le transistor Q1, Q2, Q3 (courant principal sensiblement nul entre son drain d1, d2, d3 et sa source s1, s2, s3) et fermer le transistor Q1, Q2, Q3 (courant principal non nul entre son drain d1, d2, d3 et sa source s1, s2, s3). Plus précisément, dans l’exemple décrit, lorsque sa tension de commande Vgs1, Vgs2, Vgs3 est sensiblement nulle ou bien négative (par exemple comprises entre -4 V et -10 V), chaque transistor Q1, Q2, Q3 est à l’état bloqué, tandis que lorsque sa tension de commande Vgs1, Vgs2, Vgs3 est positive et suffisamment élevée (par exemple comprise entre 15 V et 20 V), le transistor Q1, Q2, Q3 est à l’état passant. Le système 100 comporte en outre, pour chaque transistor Q1, Q2, Q3, une branche locale de grille 102 1 , 102 2 , 102 3 dont une extrémité est connectée à la grille g1, g2, g3 du transistor Q1, Q2, Q3 considéré. Les autres extrémités des branches locales de grille 102 1 -3 sont connectées entre elles à une borne globale de grille G. De même, le système 100 comporte, pour chaque transistor Q1, Q2, Q3, une branche locale de source 104 1 , 104 2 , 104 3 dont une extrémité est connectée à la source s1, s2, s3 du transistor Q1, Q2, Q3 considéré. Les autres extrémités des branches locales de source 104 1 , 104 2 , 104 3 sont connectées entre elles à une borne globale de source dite Kelvin Sk dans l’exemple décrit, distincte de la borne globale de source S. Dans l’exemple décrit, les transistors Q1, Q2, Q3 sont encapsulés ou intégrés dans un module de puissance électrique 106, avec leurs branches locales 102 1 -3 , 104 1 -3 . Ainsi, le module 106 comporte un boîtier 108 entourant ces éléments. Les bornes globales D, S, G, Sk sont accessibles au travers du boîtier 108 pour être connectées à d’autres dispositifs. En particulier, les bornes globales G, Sk sont accessibles au travers du boîtier 108 pour être connectées à un circuit de commande de grille 110 (généralement appelé « driver » en anglais) du système d’interrupteur 100. Par exemple, le boîtier 108 comporte un surmoulage époxy commun (non représenté), dans lequel les transistors Q1, Q2, Q3 et leurs branches locales 102 1 -3 , 104 1-3 sont noyés. Les bornes globales D, S, Sk et G dépassent alors par exemple du surmoulage. D’autres façons de réaliser le boîtier 108 sont également possibles. Le circuit de commande de grille 110 présente une borne de pilotage PG et une borne de référence PSk et est conçu pour recevoir une commande CMD, généralement de basse tension (par exemple alternant entre 0 V et 5 V) et pour l’amplifier afin de fournir une tension de pilotage Vp entre les ses bornes PG, PSk d’une valeur suffisante (par exemple, alternant entre -4V/-10V et 15V/20V comme indiqué précédemment). Le circuit de commande de grille 110 comporte en outre, sur sa borne de pilotage PG, un résistance RG destinée à définir la vitesse de commutation. Ainsi, lorsque la tension de pilotage Vp passe de sa valeur négative ou nulle à sa valeur positive, un courant i est fourni à la borne globale de grille G du module 106, qui se divise en courants i1, i2, i3 dans les branches locales de grille 102 1 -3 , ces courants s’écoulant respectivement en direction des transistors Q1, Q2, Q3 pour faire augmenter leurs tensions de commande Vgs1, Vgs2, Vgs3 . De même, lorsque la tension de pilotage Vp passe de sa valeur positive à sa valeur négative ou nulle, les courants i1, i2, i3 s’écoulent globalement en direction du circuit de commande de grille 110 pour faire baisser les tensions de commande Vgs1, Vgs2, Vgs3. Or, des inductances parasites L1, L2, L3, Ls1, Ls2, Ls3 sont généralement présentes sur les branches locales 102 1 - 3 , 104 1-3 (ainsi que sur la borne de pilotage PG – repérée par la référence LG). Ainsi, du fait de la présence des inductances L1, L2, L3, Ls1, Ls2, Ls3 et des capacités Cgs1, Cgs2, Cgs3, des oscillations peuvent se produire dans des boucles fermées locales comportant les branches locales 102 1-3 , 104 1-3 , comme la boucle fermée locale comportant : la branche locale de grille 102 1 , la capacité parasite Cgs1, la branche locale de source 104 1 , la branche locale de source 104 2 , la capacité parasite Cgs2 et la branche locale de grille 102 2 . L’augmentation de la résistance globale RG n’aurait pas d’effet sur les oscillations dans les boucles fermées locales. Ainsi, les branches locale 102 1 - 3 sont respectivement munies de dispositifs d’amortissement d’oscillation. Chacun de ces dispositifs présente une résistance permettant d’amortir les oscillations. Afin que ces dispositifs ne ralentissent pas trop la commutation, leur résistance diminue avec une fréquence du courant i1, i2, i3 qui les traverse. En effet, lorsque la tension de pilotage commute entre sa valeur nulle et sa valeur non-nulle, les courants i1, i2, i3 varient rapidement et les dispositifs d’amortissement d’oscillation présentent chacun une résistance faible, et donc également les branches locales de grille 102 1-3 qui les comportent. Ainsi, une oscillation forte se produit permettant aux tensions de commande Vgs1, Vgs2, Vgs3 de varier rapidement. En revanche, lorsque la tension de pilotage Vp a atteint sa valeur finale et reste constante, les courants i1, i2, i3 varient peu de sorte que les dispositifs d’amortissement d’oscillation présentent chacun une résistance élevée, et donc également les branches locales de grille 102 1-3 qui les comportent, venant fortement amortir les oscillations. Dans l’exemple décrit, chaque dispositif d’amortissement d’oscillation comporte une résistance R1, R2, R3 et une capacité C1, C2, C3 en parallèle l’une de l’autre. En outre, toujours dans l’exemple décrit, chaque dispositif d’amortissement d’oscillation comporte une autre résistance R1’, R2’, R3’ en série avec la capacité C1, C2, C3. Les résistances R1’, R2’, R3’ permettent de limiter la surtension des tensions de commande Vgs1, Vgs2, Vgs3 et peuvent être omises dans certains modes de réalisation de l’invention. Ainsi, au moment du changement de la tension de pilotage Vp, les capacités C1, C2, C3 présentent chacune une impédance sensiblement nulle de sorte que les résistance R1, R2, R3 sont court-circuités par les résistances R1’, R2’, R3’. Ainsi, les branches locales de grille 102 1-3 présentent une résistance équivalente égale à ces deux résistances en parallèle (respectivement R1 et R1’, R2 et R2’, R3 et R3’). En revanche, une fois la commutation réalisée, les capacités C1, C2, C3 présentent chacune une impédance très élevée, de sorte que la résistance équivalente de chacune des branches locales de grille 102 1-3 est sensiblement égale à, respectivement, la résistance R1, R2, R3 seule. La illustre la réponse de la tension de commande Vgs1 à un échelon de la tension de pilotage Vp. La illustre la réponse à ce même échelon en l’absence des capacités C1, C2, C3 et des résistances R’1, R’2, R’3 et avec des résistances R1, R2, R3 élevées, tandis que la illustre la réponse à ce même échelon en l’absence des capacités C1, C2, C3 et des résistances R’1, R’2, R’3 et avec des résistances R1, R2, R3 faibles (mêmes valeurs que pour la ). Par rapport à un circuit fortement amorti (résistances R1, R3, R3 élevées), la surtension ST1 est sensiblement la même que la surtension ST2, de sorte que la fiabilité et la durée de vie de l’interrupteur est conservée. Cependant, le temps de réponse TR1 est réduit d’environ 25% par rapport au temps de réponse TR2, de sorte qu’un gain d’environ 25% sur les pertes par commutation est obtenu. Par rapport à un circuit non amorti (résistances R1, R2, R3 faibles), le temps de réponse TR1 est sensiblement identique au temps de réponse TR3 de sorte que les pertes par commutation sont sensiblement identiques. Cependant, la surtension ST1 de la tension de commande Vgs1 est réduite par rapport à la tension ST3 (elle passe d’environ 60% pour la à environ 17% pour la ), ce qui est compatible avec un fonctionnement fiable de l’interrupteur. Des résultats similaires sont obtenus pour les tensions de commande Vgs2 et Vgs3. En référence à la , dans un autre mode de réalisation, le circuit de commande de grille 110 comporte deux bornes de pilotage PG-A, PG-B, respectivement dédiées à la charge (« amorçage ») et à la décharge des transistors Q1, Q2, Q3. Ainsi, deux branches locales de grille sont prévues pour chaque transistor Q1, Q2, Q3, respectivement connectées aux deux bornes de pilotage PG-A, PG-B. Sur la , seules les branches locales de grille du transistor Q1 sont représentées. Pour chaque transistor Q1, Q2, Q3, chacune des deux branches locales de grille 112 1 -A, 1121-B comporte, dans l’exemple décrit, un dispositif d’amortissement d’oscillation similaire à ceux de la . Ainsi, lorsque le circuit de commande de grille 110 fournit, par sa borne de pilotage PG-A, un courant vers les transistors Q1, Q2, Q3, ce courant passe par l’une des deux branches locales de grille (la branche locale de grille 112 1 -A pour le transistor Q1). En revanche, lorsque le circuit de commande de grille 110 draine, par sa borne de pilotage PG-B, un courant depuis les transistors Q1, Q2, Q3, ce courant passe par l’autre des deux branches locales de grille (la branche locale de grille 112 1 -B pour le transistor Q1). Ainsi, il est possible d’avoir des résistances différentes, et donc des temps de commutation différents, pour l’ouverture et la fermeture des transistors Q1, Q2, Q3. De fait que cette solution requiert plus de place qu’avec une unique branche locale de grille par transistor, elle est plutôt adaptée pour la mise en parallèle de transistors discrets hors encapsulation, par exemple sur une carte électronique ou PCB (de l’anglais « Printed Circuit Board »). En référence à la , le dédoublement des branches locales de grille de la figure précédente peut également être appliqué lorsque le circuit de commande de grille 110 présente une unique borne de pilotage PG. Pour chaque transistor Q1, Q2, Q3, la branche locale de grille comporte alors deux sous-branches locales de grille 112 1 -A, 112 1 -B qui se rejoignent alors du côté du circuit de commande de grille 110 en un même point connecté à la borne de pilotage PG (seul le cas du transistor Q1 est illustré). Les sous-branches locales de grille 112 1 -A, 112 1 -B comportent en outre respectivement des diodes DA, DB, montées en sens inverse pour forcer le courant dans la branche locale de grille 112 1 -A pour charger le transistor Q1, et dans la branche locale de grille 112 1 -B pour décharger le transistor Q1. Comme précédemment, cette solution est plutôt adaptée pour la mise en parallèle de transistors discrets hors encapsulation, par exemple sur une carte électronique ou PCB. En référence à la , dans un autre mode de réalisation, la sous-branche locale de grille 1121-B comporte une résistance R1-B, sans diode, et la résistance locale de grille 1121-A comporte, en série, une diode D, une résistance R1-A et l’ensemble d’une capacité C1-A et d’une résistance R’1-A en parallèle l’une de l’autre. En outre, de préférence, R’1-A est supérieure à R’1-A >>R1-A, par exemple au moins 10 fois supérieure, tandis que R1-A est supérieure à R1-B, par exemple au moins 3 fois supérieures. Ainsi, lorsque le circuit de commande de grille 110 fournit, par sa borne de pilotage PG, un courant vers les transistors Q1, Q2, Q3, ce courant passe par les deux branches locales de grille (112 1 -A, 112 1 -B pour le transistor Q1). Ainsi, la branche locale de grille 112 1 présente une résistance équivalente égale sensiblement à R1-A à haute fréquence, et sensiblement à R1-B à basse fréquence. En revanche, lorsque le circuit de commande de grille 110 draine, par sa borne de pilotage PG, un courant depuis les transistors Q1, Q2, Q3, ce courant passe seulement par l’une des sous-branches locales de grille (la sous-branche locale de grille 112 1 -B pour le transistor Q1), de sorte que la branche locale de grille 112 1 présente une résistance équivalente égale sensiblement à R1-B. La résistance R’1-A a pour but de décharger la capacité C1-A avant la prochaine commande d’amorçage. En effet, la diode D empêche cette décharge. Comme précédemment, cette solution est plutôt adaptée pour la mise en parallèle de transistors discrets hors encapsulation, par exemple sur une carte électronique ou PCB. En conclusion, il apparaît clairement qu’un système d’interrupteur tel que ceux décrits précédemment permet de réduire les oscillations tout en gardant une durée de commutation courte. On notera par ailleurs que l’invention n’est pas limitée aux modes de réalisation décrits précédemment. Il apparaîtra en effet à l'homme de l'art que diverses modifications peuvent être apportées aux modes de réalisation décrits ci-dessus, à la lumière de l'enseignement qui vient de lui être divulgué. Dans la présentation détaillée de l’invention qui est faite précédemment, les termes utilisés ne doivent pas être interprétés comme limitant l’invention aux modes de réalisation exposés dans la présente description, mais doivent être interprétés pour y inclure tous les équivalents dont la prévision est à la portée de l'homme de l'art en appliquant ses connaissances générales à la mise en œuvre de l'enseignement qui vient de lui être divulgué. Système d’interrupteur (100) comportant : des transistors (Q1, Q2, Q3) en parallèle, chaque transistor (Q1, Q2, Q3) étant muni d’une grille isolée (g1, g2, g3) et d’une source (s1, s2, s3) et commandable via une tension de commande (Vgs1, Vgs2, Vgs3) entre la grille isolée (g1, g2, g3) et la source (s1, s2, s3), une capacité (Cgs1, Cgs2, Cgs3) étant présente entre la grille isolée (g1, g2, g3) et la source (s1, s2, s3) ; et pour chaque transistor (Q1, Q2, Q3), une première branche (102 1 , 102 2 , 102 3 ) et une deuxième branche (104 1 , 104 2 , 104 3 ) connectées respectivement à la grille isolée (g1, g2, g3) et à la source (s1, s2, s3) et conçues pour être connectées à un circuit de commande de grille (110) ; caractérisé en ce qu’au moins une des première et deuxième branches de chaque transistor (Q1, Q2, Q3) comporte une résistance (R1, R2, R3 ; R’1-A) et une capacité (C1, C2, C3 ; C1-A) en parallèle l’une de l’autre, de sorte que cette branche présente une résistance diminuant avec une fréquence d’un courant (i1, i2, i3) la parcourant. Système d’interrupteur (100) selon la revendication 1, dans lequel la capacité et la résistance sont prévues sur la première branche connectée à la grille isolée (g1, g2, g3). Système d’interrupteur (100) selon la revendication 1 ou 2, comportant en outre une autre résistance (R’1, R’2, R’3) en série avec la capacité (C1, C2, C3). Système d’interrupteur (100) selon l’une quelconque des revendications 1 à 3, dans lequel les premières branches (102 1 , 102 2 , 102 3 ) sont connectées entre elle à une première borne globale (G) et dans lequel les deuxième branches (104 1 , 104 2 , 104 3 ) sont connectées entre elle à une deuxième borne globale (Sk), les première et deuxième bornes globales (G, Sk) étant destinées à être connectées au circuit de commande de grille (110). Système d’interrupteur (100) selon la revendication 4, comportant en outre un boîtier (108) entourant les transistors et leurs première et deuxième branches associées, les premières et deuxième bornes globales (G, Sk) étant accessibles au travers du boîtier (108) pour être connectées au circuit de commande de grille (110). Système d’interrupteur (100) selon la revendication 5, dans lequel le boîtier (108) comporte un surmoulage des transistors et de leurs première et deuxième branches associées. Système d’interrupteur (100) selon l’une quelconque des revendications 1 à 6, dans lequel chaque transistor (Q1, Q2, Q3) est un transistor à effet de champ à grille isolée (g1, g2, g3) et dans lequel la commande est appliquée entre la grille isolée et la source (s1, s2, s3). Convertisseur électrique, tel qu’un onduleur, comportant au moins un système d’interrupteur (100) selon l’une quelconque des revendications 1 à 7. Aéronef comportant un système d’interrupteur (100) selon l’une quelconque des revendications 1 à 7. Aéronef comportant un convertisseur électrique selon la revendication 8.