FR 3117604 A1 20220617 FR 2013284 A 20201215 Circuit électronique (12) relié à un capteur à excitation variable (24) et comportant : un détecteur d’enveloppe numérique (20) agencé pour acquérir un signal de mesure produit par le capteur en réponse à un signal d’excitation, et comprenant : un convertisseur analogique-numérique (22) agencé pour échantillonner le signal de mesure de manière à produire des points d’échantillon au cours de fenêtres d’observation successives de durée T qui comprennent un nombre de points d’échantillon N S , les points d’échantillon étant espacés d’une période d’échantillonnage T S , la période d’échantillonnage T S et la durée T étant telles que T S = N P .T 0 + (N T /N S ).T 0 et T = N S .T S , où T 0 est une période d’excitation du signal d’excitation, où N P , N T et N S sont des entiers naturels non nuls et où N T n’est pas un multiple de N S ; FIGURE DE L’ABREGE : Fig.3 Procédé de mesure comprenant un sous-échantillonnage synchrone L’invention concerne le domaine des procédés de mesure utilisant des capteurs à excitation variable. ARRIERE PLAN DE L’INVENTION La fonction d’antipatinage (ou anti-skid , en anglais), classiquement mise en œuvre dans le système de freinage d’un aéronef, nécessite de mesurer la vitesse des roues dites « freinées » de l’aéronef (c’est-à-dire des roues équipées d’un frein). En référence aux figures 1 et 2, on envisage pour cela d’équiper chaque roue freinée d’un nouveau type de tachymètre utilisant le couplage électromagnétique d’un premier circuit imprimé 1 et d’un deuxième circuit imprimé 2 montés en regard l’un de l’autre, l’un solidaire de l’essieu 3 portant la roue 4 et l’autre solidaire de la roue 4. Le premier circuit imprimé 1 et le deuxième circuit imprimé 2 sont de forme circulaire et sont centrés sur l’axe de rotation X de la roue 4. Le premier circuit imprimé 1 comprend des premières pistes définissant au moins un enroulement d’émission 6 et au moins un enroulement de mesure 7 (ici un enroulement d’émission 6 et six enroulements de mesure 7). Le deuxième circuit imprimé 2 comprend des deuxièmes pistes définissant au moins un enroulement de réception 8 et au moins un enroulement cible 9 (ici un enroulement de réception 8 et trois enroulements cibles 9). L’enroulement d’émission 6 et les enroulements de mesure 7 sont reliés à une unité électronique 10 qui est ici intégrée dans l’essieu 3. L’unité électronique 10 est un concentrateur de données appelé WRDC pour « Wheel Remote Data Concentrator ». L’unité électronique 10 génère un signal d’excitation et l’applique sur l’enroulement d’émission 6. Lorsque l’enroulement d’émission 6 est excité par le signal d’excitation, un signal induit est engendré dans l’enroulement de réception 8 puis est émis par les enroulements cibles 9 pour générer, dans chaque enroulement de mesure 7, un signal de mesure représentatif d’une position angulaire des enroulements cibles 9, et donc du deuxième circuit imprimé 2 et de la roue 4. La position angulaire du deuxième circuit imprimé 2 est déterminée à partir des niveaux de tension Va et Vb des signaux de mesure récupérés par l’unité électronique 10 aux bornes des deux enroulements de mesure 7 actifs dans le secteur angulaire concerné. Ces signaux de mesure sont idéalement des sinusoïdes non distordues (signal fondamental pur) formant la réponse du tachymètre à une excitation sinusoïdale pure. Il est possible, pour obtenir les niveaux de tension Va et Vb des signaux de mesure, d’utiliser un détecteur d’enveloppe analogique ou un détecteur d’enveloppe numérique. Le détecteur d’enveloppe analogique utilise par exemple un redresseur à double alternance ou un démodulateur à découpage. Dans les deux cas, les performances du détecteur sont totalement dépendantes du taux de distorsion et de l’ offset introduits par les composants actifs de la chaîne d’amplification, et il est difficile d’atteindre la précision requise avec cette solution. Le démodulateur à découpage est en plus sensible à la phase du signal de découpage et ne constitue donc pas une solution appropriée. Le détecteur d’enveloppe numérique peut mettre en œuvre un démodulateur synchrone, et notamment un démodulateur quadratique synchrone. Dans ce cas, il est possible de s’affranchir totalement de l’influence de l’ offset et des harmoniques de la fréquence d’excitation pour atteindre les performances requises pour la fonction d’antipatinage (0,01° sur la position angulaire de la roue). Il convient toutefois cependant de respecter le théorème de Shannon sur les harmoniques que l’on veut supprimer : si la fréquence d’excitation du signal d’excitation est égale à 1 MHz (fondamental du signal de mesure), il faut échantillonner le signal de mesure à 4 MHz pour supprimer l’harmonique de rang 2, à 6 MHz pour supprimer également l’harmonique de rang 3, etc. Pour obtenir le niveau de performance désiré, il est donc pratiqué un fort suréchantillonnage dans le but d’augmenter la résolution du convertisseur analogique- numérique. Dans le cas où la fréquence d’excitation est basse, par exemple inférieure à 10 kHz, cette méthode est parfaitement appropriée. On produit par exemple 72 points par période pour une excitation à 3 kHz. Le suréchantillonnage conduit donc à une acquisition à 216 ksps (« sps » pour samples per second ) pour une fréquence d’excitation à 3 kHz, ce qui laisse un large choix de références compatibles de convertisseur analogique-numérique 12 bits et plus. Cependant, la nécessité d’augmenter la fréquence d’excitation pour augmenter le niveau du signal utile et la volonté de se prémunir d’harmoniques de rangs encore plus élevés conduisent rapidement à des fréquences d’échantillonnage pouvant atteindre quelques dizaines de MHz, et ainsi à une électronique coûteuse associée à une puissance de traitement élevée. Pour bénéficier des avantages du démodulateur numérique avec un signal d’excitation à 1 MHz, un convertisseur analogique-numérique capable d’échantillonner au minimum à 32 Msps est nécessaire. Or, de tels composants sont rares et surtout très coûteux, et ce, d’autant que l’application de tachymètre présentée ici nécessite d’échantillonner simultanément six voies de sortie du capteur (les six enroulements de mesure 7). Une difficulté supplémentaire est la volumétrie de traitement à absorber en conséquence : le traitement de six échantillons de 14 bits à 32 Msps impose l’utilisation d’un FPGA pour absorber un flux de données de 2,7 Gbit/s. L’électronique associée est alors forcément complexe et coûteuse. La démodulation analogique semble donc être la seule solution réalisable pour les fréquences d’excitation supérieures à quelques centaines de kHz. Comme on l’a vu, cette solution induit des contraintes fortes sur l’ offset et la distorsion générés par la chaîne d’amplification. OBJET DE L’INVENTION L’invention a pour objet d’augmenter la fréquence d’excitation d’un capteur à excitation variable, sans augmenter le coût ni la complexité du traitement des mesures et sans réduire la précision desdites mesures. En vue de la réalisation de ce but, on propose un circuit électronique, agencé pour être relié à un capteur à excitation variable destiné à mesurer un paramètre, et comprenant : des composants synthétiseurs agencés pour produire, à partir d’un même signal d’horloge, une fréquence d’excitation et une fréquence d’échantillonnage, ainsi qu’un signal d’excitation ayant pour fréquence la fréquence d’excitation, le signal d’excitation étant appliqué en entrée du capteur ; un détecteur d’enveloppe numérique en entrée duquel est appliqué un signal de mesure produit par le capteur en réponse au signal d’excitation, et comprenant : un convertisseur analogique-numérique agencé pour échantillonner à la fréquence d’échantillonnage le signal de mesure de manière à produire des points d’échantillon au cours de fenêtres d’observation successives, chaque fenêtre d’observation ayant une durée T et comprenant un nombre de points d’échantillon N S , les points d’échantillon étant espacés d’une période d’échantillonnage T S , la période d’échantillonnage T S et la durée T étant telles que T S = N P .T 0 + (N T /N S ).T 0 et T = N S .T S , où T 0 est une période d’excitation du signal d’excitation, où N P , N T et N S sont des entiers naturels non nuls et où N T n’est pas un multiple de N S ; au moins un composant de traitement agencé pour mettre en œuvre un démodulateur synchrone agencé pour produire, pour chaque fenêtre d’observation, une valeur de signal de sortie à partir de laquelle est estimé le paramètre. La fréquence d’excitation et la fréquence d’échantillonnage sont générées à partir du même signal d’horloge et sont donc synchronisées. Le détecteur d’enveloppe numérique met donc en œuvre un sous-échantillonnage synchrone du signal de mesure produit par le capteur en réponse au signal d’excitation. Les critères appliqués sur la période d’échantillonnage et sur la durée T permettent, en choisissant astucieusement la valeur de N S , d’augmenter la fréquence d’excitation et de gérer la problématique du repliement de spectre tout en conservant un temps de traitement acceptable pour chaque point d’échantillon. Il n’est donc pas nécessaire d’utiliser un convertisseur analogique-numérique très rapide et de disposer d’une importante capacité de traitement pour bénéficier d’une précision élevée. Le circuit électronique selon l’invention bénéficie donc des avantages d’un détecteur d’enveloppe numérique sans augmenter le coût ni la complexité du traitement des mesures. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel le nombre de points d’échantillon N S est défini de manière à maximiser une suppression d’harmoniques de la fréquence d’excitation et une réduction de bruit dans le détecteur d’enveloppe numérique, tout en conservant un temps de traitement alloué à chaque point d’échantillon acceptable vis-à-vis de performances du convertisseur analogique-numérique et du ou des composants de traitement. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel N T = 1. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel N T ≠ 1. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel le signal d’excitation est un signal sinusoïdal. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel le signal d’excitation est un signal carré. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel le détecteur d’enveloppe numérique comporte deux composants de traitement comprenant un FPGA agencé pour réaliser des opérations de multiplication-accumulation mises en œuvre dans le démodulateur synchrone, et un microcontrôleur agencé pour réaliser les autres opérations mises en œuvre dans le démodulateur synchrone. On propose aussi un circuit électronique tel que précédemment décrit, comprenant en outre un amplificateur positionné en amont du convertisseur analogique-numérique, l’amplificateur comprenant des résistances appartenant à un réseau de résistances. On propose aussi un circuit électronique tel que précédemment décrit, dans lequel le capteur comprend plusieurs voies de sortie, et dans lequel le convertisseur analogique-numérique comprend un nombre d’échantillonneurs-bloqueurs égal au nombre de voies de sortie du capteur, et un unique bloc de conversion. On propose aussi une unité électronique comprenant un circuit électronique tel que précédemment décrit. On propose aussi un dispositif comprenant une unité électronique telle que précédemment décrite et un capteur à excitation variable. On propose aussi un dispositif tel que précédemment décrit, le capteur à excitation variable étant un tachymètre agencé pour mesurer une position angulaire et/ou une vitesse angulaire d’une roue, et comprenant un premier circuit imprimé et un deuxième circuit imprimé adaptés à être montés en regard l’un de l’autre, le premier circuit imprimé étant adapté à être monté solidaire d’un essieu portant la roue, le deuxième circuit imprimé étant adapté à être monté solidaire de la roue, le premier circuit imprimé comprenant des premières pistes définissant au moins un enroulement d’émission et au moins un enroulement de mesure, le deuxième circuit imprimé comprenant des deuxièmes pistes définissant au moins un enroulement de réception et au moins un enroulement cible, le circuit électronique étant agencé pour appliquer le signal d’excitation sur l’enroulement d’émission et pour acquérir le signal de mesure sur l’enroulement de mesure. On propose aussi un système de freinage d’aéronef comprenant une roue équipée d’un frein et un dispositif tel que précédemment décrit. On propose aussi un aéronef comprenant un système de freinage tel que précédemment décrit. L’invention sera mieux comprise à la lumière de la description qui suit d’un mode de mise en œuvre particulier non limitatif de l’invention. Il sera fait référence aux dessins annexés, parmi lesquels : la représente une vue simplifiée d’une roue d’aéronef, d’un tachymètre et d’une unité électronique (WRDC) ; la représente un premier circuit imprimé et un deuxième circuit imprimé du tachymètre ; la représente le circuit électronique de l’invention ; la représente un démodulateur quadratique synchrone ; la est un graphique comprenant une courbe d’une fonction triangulaire illustrant le phénomène du repliement de spectre ; la est un tableau qui liste des valeurs de NS, ainsi que les fréquences d’échantillonnage associées et les rangs des harmoniques filtrés ; la est un graphique comprenant des courbes de fonctions triangulaires illustrant le phénomène du repliement de spectre pour le fondamental et les harmoniques des rangs 2 à 5, dans le cas où Ns ∈ [32 ; 39] ; la est un graphique comprenant des échantillons de sinusoïdes de référence en quadrature du démodulateur quadratique synchrone de la , pour NS = 19 et NT = 1 ; la est un graphique comprenant des échantillons des sinusoïdes de référence en quadrature pour NS = 57 et NT = 1 ; la est un graphique comprenant des échantillons des sinusoïdes de référence en quadrature pour NS = 33 et NT = 4 ; la est un graphique comprenant des échantillons des sinusoïdes de référence en quadrature pour NS = 65 et NT = 10 ; la est un graphique comprenant des courbes de l’écart type du bruit de quantification en sortie du démodulateur quadratique synchrone en fonction de NS, pour des signaux utiles d’amplitudes différentes. DESCRIPTION DETAILLEE DE L’INVENTION L’invention est ici mise en œuvre dans le système de freinage d’un aéronef. L’aéronef comporte des atterrisseurs qui comprennent chacun une pluralité de roues dites « freinées ». La vitesse de chaque roue freinée est mesurée grâce à un tachymètre semblable à celui représenté sur les figures 1 et 2, et grâce à une unité électronique 10 (ou WRDC) positionnée comme sur la . L’unité électronique 10 comporte une carte électronique sur laquelle sont montés des composants formant le circuit électronique 12 de la . Le circuit électronique 12 comporte un composant d’horloge 14, des composants synthétiseurs comprenant un premier synthétiseur 15 (de fréquence) et un deuxième synthétiseur 16 (de signal), un premier amplificateur 17, un deuxième amplificateur 18 et un détecteur d’enveloppe numérique 20. Le composant d’horloge 14 est un oscillateur local. Le premier amplificateur 17 est un amplificateur de puissance, à une voie. Le deuxième amplificateur 18 est un amplificateur petits signaux de gain G, à six voies. Le détecteur d’enveloppe numérique 20 comprend un filtre d’entrée 21, un convertisseur analogique-numérique 22 à six voies et un module de traitement du signal 23. On note que le filtre d’entrée 21 est optionnel, car la bande passante intrinsèque du deuxième amplificateur 18 peut suffire à tenir les performances. Le deuxième amplificateur 18 peut être un amplificateur inverseur, non inverseur, différentiel ou un amplificateur d’instrumentation. Le module de traitement du signal 23 comprend un ou plusieurs composants de traitement, qui sont adaptés à exécuter des instructions d’un programme pour mettre en œuvre un démodulateur quadratique synchrone. Le programme est stocké dans une ou des mémoires reliées ou intégrées dans le ou les composants de traitement. Le ou les composants de traitement comprennent par exemple un processeur, un DSP (pour Digital Signal Processor ), un microcontrôleur, ou bien un circuit logique programmable tel qu’un FPGA (pour Field Programmable Gate Arrays ) ou un ASIC (pour Application Specific Integrated Circuit ). Le circuit électronique 12 est relié au tachymètre 24. Le premier synthétiseur 15 acquiert un signal d’horloge produit par l’oscillateur local 14 et génère à partir du signal d’horloge une fréquence pilote f P multiple de la fréquence d’excitation f 0 et une fréquence d’échantillonnage f S . Le deuxième synthétiseur 15 acquiert la fréquence pilote f P, génère la fréquence d’excitation f 0 à partir de la fréquence pilote f P , et génère un signal d’excitation ayant pour fréquence la fréquence d’excitation f 0 . Le signal d’excitation est ici un signal sinusoïdal et la fréquence d’excitation f 0 est ici égale à 1 MHz. Le signal d’excitation est amplifié par le premier amplificateur 17 puis est appliqué en entrée du tachymètre 24, sur l’enroulement d’émission 6 du premier circuit imprimé 1. Le circuit électronique 12 acquiert alors des signaux de mesure en sortie du tachymètre 24. La position angulaire θ du deuxième circuit imprimé 2, à partir de laquelle sont déterminées la position angulaire et la vitesse angulaire de la roue 4, obéit à l’équation : où A et B sont respectivement les niveaux de tension des signaux de mesure Va et Vb récupérés en sortie des deux enroulements de mesure 7 actifs du premier circuit imprimé 1 dans le secteur angulaire concerné et où O est l’ouverture angulaire des enroulements de mesure 7. Les niveaux de tension des signaux de mesure Va et Vb sont obtenus grâce au détecteur d’enveloppe numérique 20 qui comprend le démodulateur quadratique synchrone. Chaque signal de mesure est appliqué en entrée d’une voie du deuxième amplificateur 18 et est amplifié, puis est appliqué en entrée du détecteur d’enveloppe numérique 20 et est filtré par le filtre d’entrée 21. Chaque signal de mesure filtré est alors numérisé par l’une des voies du convertisseur analogique-numérique 22, qui produit des points d’échantillon. Le signal de mesure numérisé est appliqué en entrée du démodulateur quadratique synchrone qui génère un signal de sortie. La position angulaire du deuxième circuit imprimé 2 est estimée à partir des signaux de sortie. Les points d’échantillon appartiennent à des fenêtres d’observation successives de durée T comportant chacune un certain nombre de points d’échantillon. Le démodulateur quadratique synchrone produit une valeur de signal de sortie par fenêtre d’observation à partir des points d’échantillon de ladite fenêtre d’observation. La représente un démodulateur quadratique synchrone 25. Dans une première branche, le signal de mesure v(t), constitué des points d’échantillon qui viennent d’être évoqués, est multiplié par un premier signal de référence de la forme cos(ω0t), pour obtenir un premier signal intermédiaire X qui est élevé au carré pour obtenir un premier signal résultant Z1. Dans une deuxième branche, le signal de mesure v(t) est multiplié par un deuxième signal de référence de la forme sin(ω0t), pour obtenir un deuxième signal intermédiaire Y qui est élevé au carré pour obtenir un deuxième signal résultant Z2. Le premier signal résultant Z1 et le deuxième signal résultant Z2 sont sommés pour obtenir un signal additionné Z, et une racine carrée du signal additionné Z est calculée pour obtenir, pour chaque fenêtre d’observation, une valeur du signal de sortie S. Le signal de mesure v(t), en entrée du démodulateur quadratique synchrone 25, est un signal de la forme v(t)= ∑ V n .cos(nω0t+φ), où n est le rang de l’harmonique considéré. L’ offset du premier signal intermédiaire X est nul, le fondamental du premier signal intermédiaire X est égal à 0,5.cos(φ).V 1 , et les harmoniques du premier signal intermédiaire X sont nuls à partir du rang 2 (inclus). De même, l’ offset du deuxième signal intermédiaire Y est nul, le fondamental du deuxième signal intermédiaire Y est égal à -0,5.sin(φ).V 1 , et les harmoniques du deuxième signal intermédiaire Y sont nuls à partir du rang 2 (inclus). L’ offset du signal de sortie S est nul, le fondamental du signal de sortie S est égal à 0,5. V 1 , et les harmoniques du signal de sortie S sont nuls à partir du rang 2 (inclus). Le filtre d’entrée 21, positionné en amont du convertisseur analogique-numérique 22 (c’est-à-dire du côté de l’entrée du signal de mesure), présente une réponse en fréquence qui doit être la plus plate possible dans la bande utile, de manière à limiter au maximum l’influence des dérives en température des composants sur l’amplitude du signal de mesure qui est transmis après sa numérisation au démodulateur quadratique synchrone 25.Le filtre d’entrée 21 est par exemple un filtre de Butterworth . On s’intéresse maintenant plus particulièrement à l’échantillonnage du signal de mesure. L’échantillonnage du signal de mesure est réalisé à la fréquence d’échantillonnage f S , c’est-à-dire que le fonctionnement du convertisseur analogique-numérique 22 est cadencé par la fréquence d’échantillonnage f S . L’échantillonnage est ici un sous-échantillonnage, c’est à dire que la condition du théorème de Shannon n’est pas respectée. Le sous-échantillonnage est synchrone avec la fréquence d’excitation f 0 du signal d’excitation : le même oscillateur est utilisé pour générer la fréquence d’excitation f 0 et la fréquence d’échantillonnage f S . L’échantillonnage de toutes les voies nécessaires à la mesure doit être simultané ou quasi-simultané relativement à la bande passante du phénomène physique observé (la rotation de la roue 4). Le convertisseur analogique-numérique 22 comprend ici un nombre d’échantillonneurs-bloqueurs égal au nombre de voies de sortie du capteur (c’est-à-dire ici au nombre d’enroulements de mesure 7 du premier circuit imprimé 1, égal à six) et un unique bloc de conversion, ce qui permet de maximiser les performances de conversion. Le sous-échantillonnage provoque un repliement de spectre, qui est illustré sur la . On voit que la fréquence apparente f U d’un signal échantillonné en fonction de la fréquence d’échantillonnage est telle que : L’utilisation d’une fréquence d’échantillonnage élevée par rapport à la fréquence du signal de mesure est généralement privilégiée pour éviter le repliement de spectre. Cependant, comme cela a déjà été évoqué, les démodulateurs numériques classiques requièrent pour être efficaces une fréquence d’échantillonnage très supérieure à celle du signal de mesure. Ainsi, pour les applications de haute précision, on considère généralement qu’il faut au moins 32 points d’échantillon à l’intérieur d’une période du signal de mesure pour atteindre une efficacité suffisante. Pour un signal à 1MHz, cela conduit à une fréquence d’échantillonnage de 32MHz. Une telle fréquence d’échantillonnage permet en outre d’éliminer les harmoniques jusqu’au rang 8, mais l’électronique associée est alors coûteuse à réaliser car elle nécessite des convertisseurs analogiques-numériques rapides et une importante capacité de traitement. Le sous-échantillonnage synchrone de la génération du signal d’excitation, qui est ici mis en œuvre, permet de pallier cet inconvénient. Chaque signal de mesure est échantillonné à la fréquence d’échantillonnage au cours de fenêtres d’observation successives. Chaque fenêtre d’observation a une durée T et comprend un nombre d’échantillons N S . Les échantillons sont espacés d’une période d’échantillonnage T S . La période d’échantillonnage T S (T S = 1/f S ) et la durée T sont ici telles que : où T 0 est la période d’excitation du signal d’excitation (T 0 = 1/f 0 ) et où N P , N T et N S sont des entiers naturels non nuls et où N T n’est pas un multiple de N S . N T représente un facteur d’échelle. Ici, chaque point d’échantillonnage est ainsi décalé d’un nombre entier N P de périodes du signal d’excitation plus une fraction de celui-ci selon une périodicité de N S correspondant au nombre de points définis pour l’intégration sur chaque fenêtre d’observation de durée T. De cette approche découle que : où P est un entier naturel non nul tel que : . On a alors : On peut alors calculer les valeurs possibles de N P et de N T : . Les valeurs de N S impliquant N T nul ou multiples de N S sont exclues. Elles correspondent en effet à un repliement sur la fréquence nulle. Le signal de sortie S du démodulateur quadratique synchrone, dont une valeur est calculée à chaque fenêtre d’observation de durée T, est tel que : Dans cette formule, i est l’indice des points d’échantillon, représente le temps dans la fenêtre d’observation et, comme on l’a vu plus tôt, N s est le nombre de points d’échantillon par fenêtre d’observation. L’instant 0 est pris comme l’instant du premier échantillonnage parmi N S dans la fenêtre d’observation. On s’intéresse maintenant plus particulièrement à la manière dont est définie la valeur de N S . La durée T de la fenêtre d’observation est tout d’abord définie. Cette durée dépend de l’application dans laquelle est mise en œuvre l’invention et, plus particulièrement, du temps de rafraîchissement du paramètre mesuré requis dans l’application. Ici, le fonctionnement de la boucle d’antipatinage est basé sur la fourniture d’une nouvelle donnée de vitesse toutes les 400 μs. La durée T de la fenêtre d’observation doit être synchronisée avec la fourniture de la donnée de vitesse, et la durée T doit donc être égale au maximum à 400 μs. Si la durée T est choisie inférieure à 400 μs, elle doit être de préférence un sous-multiple de 400 μs pour rester cohérente avec la cadence de mesure. La durée T est ici choisie égale à 400 μs. Comme la fréquence d’excitation f 0 est égale à 1MHz, on a alors : P = 400. Le nombre de points d’échantillon N S est défini de manière à maximiser la suppression d’harmoniques de la fréquence d’excitation f 0 et la réduction de bruit dans le détecteur d’enveloppe numérique 20, tout en conservant un temps de traitement par point d’échantillon acceptable vis-à-vis des performances du convertisseur analogique-numérique 22 et du module de traitement 23. On s’intéresse tout d’abord au filtrage des harmoniques. Le tableau de la liste les valeurs de NS acceptables en matière de performance relative aux harmoniques, c’est-à-dire les valeurs de NS qui permettent de conserver les propriétés de suppression de l’offset et de filtrage des harmoniques (au moins jusqu’au deuxième harmonique inclus) dans le détecteur d’enveloppe numérique 20. Le tableau indique aussi, pour chaque valeur de N S , la fréquence d’échantillonnage associée et le rang de l’harmonique (inclus) jusqu’auquel la valeur de N S permet de filtrer le signal de mesure. La illustre le repliement de spectre en fonction de la fréquence d’échantillonnage dans l’intervalle NS ∈ [32 ; 39]. La courbe C1 illustre le repliement de spectre pour le fondamental. La courbe C2 illustre le repliement de spectre pour l’harmonique de rang 2. La courbe C3 illustre le repliement de spectre pour l’harmonique de rang 3. La courbe C4 illustre le repliement de spectre pour l’harmonique de rang 4. La courbe C5 illustre le repliement de spectre pour l’harmonique de rang 5. Un choix astucieux de N S permet de gérer la problématique du repliement de spectre et peut conduire à sélectionner des fréquences d’échantillonnage non évidentes a priori. Certaines valeurs de N S donnent N T =1 et permettent de produire des points d’échantillonnage tels que le premier signal intermédiaire X de la première branche du démodulateur quadratique synchrone 25 et le deuxième signal intermédiaire Y de la deuxième branche (voie sinus) comprennent des points d’échantillons qui se succèdent temporellement de manière à former deux sinusoïdes en quadrature. Par exemple, les points d’échantillon des deux sinusoïdes de référence en quadrature cos(ω0t) et sin(ω0t) sont visibles sur la pour NS = 19 et NT = 1. Les points d’échantillon des deux sinusoïdes de référence en quadrature cos(ω0t) et sin(ω0t) sont visibles sur la pour NS = 57 et NT = 1. Dans les autres cas, les deux sinusoïdes de référence en quadrature comprennent des points d’échantillon qui prennent bien leurs valeurs sur une sinusoïde mais qui ne s’enchaînent pas de façon à former deux signaux sinusoïdaux en quadrature et qui semblent se succéder aléatoirement. Les points d’échantillon des deux sinusoïdes de référence en quadrature cos(ω0t) et sin(ω0t) sont visibles sur la pour NS = 33 et NT = 4. Les points d’échantillon des deux sinusoïdes de référence en quadrature cos(ω0t) et sin(ω0t) sont visibles sur la pour NS = 65 et NT = 10. On s’intéresse maintenant à la précision de mesure et au bruit dans le détecteur d’enveloppe numérique 20. On s’intéresse tout d’abord à l’erreur liée au bruit thermique apporté par la chaîne d’acquisition. C’est une erreur de type aléatoire. En sortie du démodulateur quadratique synchrone 25, on retrouve une composante utile relative à l’amplitude du fondamental : et une composante de bruit dont la valeur efficace (racine carrée du moment d’ordre 2) est : qui suit une loi demi-normale, avec , où N E est la densité spectrale de bruit exprimée en V/Hz½ et ENB E est la bande de bruit effective du filtre d’entrée répondant à la définition : . Il vient alors si on considère une application tachymètre l’erreur de mesure sur l’angle suivante : où M est le niveau de signal qui est obtenu en sortie du détecteur lorsque l’enroulement de mesure 7 concerné du premier circuit imprimé 1 (stator) est aligné avec l’enroulement cible 9 du deuxième circuit imprimé 2 (rotor).. Pour la configuration du tachymètre illustrée par la pour laquelle on a une ouverture O de 40°, en considérant une densité spectrale de bruit de 6 nV/Hz½, un filtre passe-bas Butterworth d’ordre 1 de bande passante 1 MHz, une intégration sur 33 échantillons et un signal utile d’amplitude 500 mV (M=250mV), on obtient une erreur de mesure de 0,0002° rms, qui est de deux ordres de grandeur meilleure que la performance requise. La fréquence de coupure du filtre d’entrée 21 est donc un degré de liberté sur lequel on peut facilement jouer (jusqu’à supprimer le filtre) pour diminuer la sensibilité aux erreurs de mesure déterministes. On s’intéresse maintenant à l’erreur liée au bruit de quantification. C’est une erreur de type pseudo-aléatoire. En considérant une résolution infinie pour la sinusoïde de référence, l’introduction d’une quantification (selon N bits de codage ainsi qu’un bit de signe) sur le signal utile se traduit sur le calcul de S par : On voit sur la l’écart type du bruit de quantification en sortie du démodulateur quadratique synchrone en fonction de NS, pour des signaux utiles d’amplitudes différentes : la courbe C6 correspond à un signal de mesure qui est un sinus d’amplitude égale à 100% de la pleine échelle (ou FS, pour Full-Scale en anglais) du convertisseur analogique-numérique 22, la courbe C7 correspond à un signal de mesure qui est un sinus d’amplitude égale à 75% de la pleine échelle, la courbe C8 correspond à un signal de mesure qui est un sinus d’amplitude égale à 50% de la pleine échelle, la courbe C9 correspond à un signal de mesure qui est un sinus d’amplitude égale à 25% de la pleine échelle, la courbe C10 correspond à un signal de mesure qui est un sinus d’amplitude égale à 12,5% de la pleine échelle. On trouve conformément à l’attendu théorique une valeur efficace du bruit qui s’établit approximativement à : La valeur efficace du bruit est indépendante de l’amplitude du signal utile, et est égale à environ 24.10-6 FS rms pour N S = 33 et un convertisseur analogique-numérique fonctionnant sur 11 bits de codage plus un bit de signe (±FS). Il vient alors, si on considère une application tachymètre, l’erreur de mesure sur l’angle suivante : où M doit être exprimé en FS. Pour la configuration du tachymètre illustrée par la pour laquelle on a une ouverture O de 40°, si on considère le bruit de quantification pour un convertisseur analogique-numérique fonctionnant sur 11 bits de codage plus un bit de signe, pour lequel FS = 2 M, l’erreur de mesure liée à la quantification s’établit à 0,002° rms. La nature pseudo-aléatoire de l’erreur est illustrée par le caractère non monotone de la courbe de la qui montre que, si la courbe est globalement décroissante, certaines valeurs de NS sont localement plus favorables que d’autres. On s’intéresse maintenant à l’erreur liée à l’imprécision des composants de la chaîne d’acquisition. C’est une erreur de type déterministe qui est proportionnelle au signal utile. La dérivation de l’expression de l’angle θ permet de relier l’erreur de position dθ aux erreurs de mesure relatives en sortie du détecteur et : dθ est maximal pour θ = 0° et et prend alors la valeur : La valeur O = 40° conduit à une précision de mesure relative sur A et B meilleure que 5.10 -4 pour tenir la performance requise de 0,01°. L’erreur de mesure déterministe est tout d’abord liée au déséquilibre de gain entre les deux amplificateurs utilisés pour la mesure de A et de B. Cette erreur dépend du type d’amplificateur utilisé : amplificateur inverseur, amplificateur non-inverseur, amplificateur d’instrumentation, etc. Il est possible de réduire l’erreur en maîtrisant parfaitement la précision des résistances sur les deux voies utilisées pour la mesure ratiométrique. Il est donc avantageux d’utiliser des résistances appartenant à un réseau de résistances. L’erreur de mesure déterministe est aussi liée au filtre d’entrée utilisé. L’erreur de mesure dépend notamment de l’ordre du filtre. Le filtre d’entrée comprend des résistances et des condensateurs. A nouveau, il est avantageux d’utiliser des résistances appartenant à un réseau de résistances et des condensateurs appartenant à un réseau de condensateurs. La dispersion entre les composants étant plus importante pour un réseau de condensateurs que pour un réseau de résistance, il est avantageux de paramétrer la solution décrite de façon à repousser la fréquence de coupure du filtre très au-dessus de la fréquence de travail f 0 , voire de façon à supprimer ce filtre en ayant recours uniquement à la bande passante intrinsèque de la chaîne d’acquisition (amplificateur 18 plus convertisseur analogique-numérique 22) Il est donc logiquement préférable de choisir N S le plus élevé possible pour réduire le bruit dans le détecteur d’enveloppe numérique 20 et pour améliorer la précision des mesures. Il sera avantageux de choisir astucieusement une valeur de N S donnant un minimum local du bruit de quantification selon la . Cependant, plus N S est élevé, plus le temps de traitement alloué à chaque point d’échantillon est court. Par exemple, pour N S = 33, le circuit électronique 12 dispose de 12µs (N P = 12 et f 0 = 1 MHz) pour réaliser l’acquisition des six voies du tachymètre, ainsi que les deux opérations de multiplication-accumulation mises en œuvre dans le démodulateur quadratique synchrone 25 et nécessaires pour chacune des voies (soit environ 1µs par multiplication-accumulation). Pour N S = 57, le circuit électronique ne dispose que de 7µs pour réaliser l’acquisition et le traitement des signaux (soit environ 500 ns par multiplication-accumulation). La valeur de N S sélectionnée résulte donc d’un compromis permettant de maximiser la suppression d’harmoniques de la fréquence d’excitation et une réduction de bruit dans le détecteur d’enveloppe numérique 20, sans pour autant diminuer de manière trop importante un temps de traitement alloué à chaque point d’échantillon. Plusieurs solutions techniques permettent de mettre en œuvre le démodulateur quadratique synchrone 25. Le module de traitement 23 peut par exemple comporter un FPGA qui réalise les opérations de multiplication-accumulation mises en œuvre dans le démodulateur quadratique synchrone 25, et un microcontrôleur pour réaliser les autres opérations mises en œuvre dans le démodulateur quadratique synchrone 25 (et notamment pour le calcul final. Il est aussi possible d’utiliser un seul microcontrôleur ou un microprocesseur (aux ressources de calcul plus importantes) pour l’ensemble des opérations mises en œuvre dans le démodulateur quadratique synchrone 25. La deuxième solution est à l’heure actuelle plus facilement certifiable dans le cas de l’application d’un tachymètre utilisé pour la fonction d’antipatinage d’un système de freinage d’aéronef. Dans le cas de la configuration avec N S = 33, T = 400µs et f 0 = 1 MHz, le débit de données entre le convertisseur analogique-numérique 21 et le module de traitement 23 est de 6 fois 16 bits, soit 96 bits, à transférer toutes les 12 µs, ce qui donne un débit moyen de 8 Mbps qui est accessible sur un bus SPI. La cadence d’échantillonnage s’établit alors à 82,5 ksps ce qui reste dans les capacités d’un grand nombre de convertisseurs analogiques-numériques multicanaux à échantillonnage simultané. La contrainte essentielle reste la bande passante petits signaux que l’on recherche supérieure à 10 MHz. Si on considère un débit maximal de 20 Mbps sur un bus SPI, le nombre maximal d’échantillons N S possible s’établit à 79. Bien entendu, l’invention n’est pas limitée au mode de réalisation décrit. On a décrit ici un signal d’excitation sinusoïdal, mais cela n’est bien sûr pas obligatoire. Le signal d’excitation peut par exemple être un signal carré, qui requiert des ressources de calcul moins importantes. L’unité électronique n’est pas nécessairement reliée à un seul tachymètre. Il est par exemple possible de prévoir une architecture dans laquelle chaque atterrisseur comprenant des roues freinées comporte un ou deux WRDC reliés aux tachymètres de toutes les roues dudit atterrisseur. Le capteur utilisé n’est bien sûr pas nécessairement un tachymètre. L’invention peut être mise en œuvre avec tout type de capteur à excitation variable, et par exemple avec un RVDT (pour Rotary Variable Differential Transformer ), un résolveur, un proximètre, etc. Circuit électronique (12), agencé pour être relié à un capteur à excitation variable (24) destiné à mesurer un paramètre, et comprenant : des composants synthétiseurs (15, 16) agencés pour produire, à partir d’un même signal d’horloge, une fréquence d’excitation (f 0 ) et une fréquence d’échantillonnage (f S ), ainsi qu’un signal d’excitation ayant pour fréquence la fréquence d’excitation, le signal d’excitation étant appliqué en entrée du capteur (24) ; un détecteur d’enveloppe numérique (20) en entrée duquel est appliqué un signal de mesure produit par le capteur en réponse au signal d’excitation, et comprenant : un convertisseur analogique-numérique (22) agencé pour échantillonner à la fréquence d’échantillonnage le signal de mesure de manière à produire des points d’échantillon au cours de fenêtres d’observation successives, chaque fenêtre d’observation ayant une durée T et comprenant un nombre de points d’échantillon N S , les points d’échantillon étant espacés d’une période d’échantillonnage T S , la période d’échantillonnage T S et la durée T étant telles que T S = N P .T 0 + (N T /N S ).T 0 et T = N S .T S , où T 0 est une période d’excitation du signal d’excitation, où N P , N T et N S sont des entiers naturels non nuls et où N T n’est pas un multiple de N S ; au moins un composant de traitement (23) agencé pour mettre en œuvre un démodulateur synchrone (25) agencé pour produire, pour chaque fenêtre d’observation, une valeur de signal de sortie à partir de laquelle est estimé le paramètre. Circuit électronique selon la revendication 1, dans lequel le nombre de points d’échantillon N S est défini de manière à maximiser une suppression d’harmoniques de la fréquence d’excitation (f 0 ) et une réduction de bruit dans le détecteur d’enveloppe numérique (20), tout en conservant un temps de traitement alloué à chaque point d’échantillon acceptable vis-à-vis de performances du convertisseur analogique-numérique (22) et du ou des composants de traitement (23). Circuit électronique selon l’une des revendications 1 ou 2, dans lequel N T = 1. Circuit électronique selon l’une des revendications 1 ou 2, dans lequel N T ≠ 1. Circuit électronique selon l’une des revendications précédentes, dans lequel le signal d’excitation est un signal sinusoïdal. Circuit électronique selon l’une des revendications 1 à 4, dans lequel le signal d’excitation est un signal carré. Circuit électronique selon l’une des revendications précédentes, dans lequel le détecteur d’enveloppe numérique (20) comporte deux composants de traitement comprenant un FPGA agencé pour réaliser des opérations de multiplication-accumulation mises en œuvre dans le démodulateur synchrone (25), et un microcontrôleur agencé pour réaliser les autres opérations mises en œuvre dans le démodulateur synchrone (25). Circuit électronique selon l’une des revendications précédentes, comprenant en outre un amplificateur (18) positionné en amont du convertisseur analogique-numérique (22), l’amplificateur comprenant des résistances appartenant à un réseau de résistances. Circuit électronique selon l’une des revendications précédentes, dans lequel le capteur (24) comprend plusieurs voies de sortie, et dans lequel le convertisseur analogique-numérique (22) comprend un nombre d’échantillonneurs-bloqueurs égal au nombre de voies de sortie du capteur, et un unique bloc de conversion. Unité électronique (10) comprenant un circuit électronique (12) selon l’une des revendications 1 à 9. Dispositif comprenant une unité électronique (10) selon la revendication 10 et un capteur à excitation variable. Dispositif selon la revendication 11, le capteur à excitation variable (24) étant un tachymètre agencé pour mesurer une position angulaire et/ou une vitesse angulaire d’une roue (4), et comprenant un premier circuit imprimé (1) et un deuxième circuit imprimé (2) adaptés à être montés en regard l’un de l’autre, le premier circuit imprimé (1) étant adapté à être monté solidaire d’un essieu (3) portant la roue (4), le deuxième circuit imprimé (2) étant adapté à être monté solidaire de la roue (4), le premier circuit imprimé comprenant des premières pistes définissant au moins un enroulement d’émission (6) et au moins un enroulement de mesure (7), le deuxième circuit imprimé (2) comprenant des deuxièmes pistes définissant au moins un enroulement de réception (8) et au moins un enroulement cible (9), le circuit électronique étant agencé pour appliquer le signal d’excitation sur l’enroulement d’émission et pour acquérir le signal de mesure sur l’enroulement de mesure. Système de freinage d’aéronef comprenant une roue (4) équipée d’un frein et un dispositif selon la revendication 12. Aéronef comprenant un système de freinage selon la revendication 13.