FR 3113949 A1 20220311 FR 2009047 A 20200907 Dispositif de détection de courant d’un transistor de puissance (10), en particulier de type HEMT au GaN, ledit dispositif de détection étant apte à indiquer lorsque le courant détecté est positif et/ou négatif et comprenant : - une portion de circuit (20) de conversion courant-tension dotée d’un nœud (N 1 ) de détection couplé audit transistor de puissance et configurée pour produire audit nœud (N 1 ) de mesure un potentiel (V sense ) de mesure image d’une fraction dudit courant délivré par ledit transistor de puissance (10), - un premier circuit de détection (30) couplé audit nœud (N 1 ) de détection, ledit au moins circuit de détection (30) à transistor(s) étant pourvu d’au moins un étage d’amplification comprenant au moins un transistor d’amplification dont la tension grille source dépend dudit potentiel (V sense ) de mesure, ledit circuit de détection (30, 30’, 50, 50’, 70) étant configuré produire en sortie un signal de détection binaire indicateur de lorsque ledit courant détecté atteint ledit premier niveau donné de courant. Figure pour l’abrégé : figure 1. DÉTECTEUR DE COURANT INTÉGRÉ POUR TRANSISTOR DE PUISSANCE HEMT en GaN La présente invention a trait au domaine des circuits électroniques de détection de courant. Elle vise notamment un dispositif de détection de courant permettant d’indiquer la polarité du courant délivré par un transistor de puissance tel qu’un transistor HEMT (« High Electron Mobility Transistor »). ÉTAT DE LA TECHNIQUE ANTÉRIEURE Les transistors de puissance à hétérojonction tels que par exemple les transistors HEMT en GaN ont pour avantage notamment de présenter une faible résistance électrique à l’état passant, de supporter de grandes densités de courant ainsi que fortes tensions à l’état bloqué. Ils trouvent des applications notamment dans le domaine des convertisseurs d’énergie électrique, les convertisseurs DC/DC, les convertisseurs AC/DC à base d’interrupteurs bidirectionnels, les alimentations USB-PD (pour « Universal Serial Bus Power Delivery »). Pour certaines applications, il est souhaitable de détecter si un courant traversant le transistor de puissance dépasse un seuil donné et en particulier de savoir si ce courant est ou non positif. Le document « Fully Protected H-Bridge IR3220S », Architecture and Typical Application, Application Note AN-1032, Xavier de Frutos, 2001 propose par exemple un circuit de détection de courant positif délivré par un transistor de puissance et qui utilise la résistance du transistor à l’état passant. Le circuit de détection présenté dans ce document est sensible aux variations de résistance en fonction de la température. Pour réaliser une détection de même type, le document « Current Sensing Power MOSFETs Semiconductor » Application Note AND8093/D, 2002, Semiconductor Components Industries, LLC, 2002 prévoit quant à lui, de dériver une infime partie du courant de cellules formant un transistor de puissance vers un circuit de détection formé d’amplificateurs opérationnels. Un tel circuit de détection pose des problèmes d’encombrement. Par ailleurs, les amplificateurs opérationnels sont associés à un circuit de polarisation délivrant des tensions négatives, ce qui nécessite d’intégrer des portions circuits supplémentaires pour assurer ce type de polarisation. Il se pose le problème de trouver un nouveau dispositif de détection de courant issu d’un transistor de puissance et qui soit amélioré en particulier vis-à-vis d’au moins un des inconvénients donnés ci-dessus. Selon un aspect, la présente demande concerne un dispositif de détection de courant issu d’un transistor de puissance, ledit dispositif de détection de courant étant apte à indiquer lorsque le courant détecté atteint ou non au moins un premier niveau donné de courant, le dispositif de détection comprenant : - une portion de circuit comprenant un nœud dit « de détection » couplé audit transistor de puissance et configurée pour produire audit nœud de détection une tension dite « de mesure » image d’une fraction dudit courant traversant ledit transistor de puissance, - au moins un circuit de détection à transistor(s), couplé audit nœud de détection, ledit au moins un circuit de détection étant pourvu d’un ou plusieurs étages amplificateur(s), au moins un desdits étages amplificateurs comprenant un transistor dit « comparateur » ayant une tension grille source qui dépend de ladite tension de mesure, ledit circuit de détection étant configuré pour comparer ladite tension de mesure à un seuil déterminé et produire en sortie un signal de détection à deux états indicateur de lorsque ledit courant détecté atteint ledit premier niveau donné de courant, ledit signal de détection adoptant un premier état lorsque ladite tension de mesure est au-dessous du seuil déterminé et adoptant un deuxième état lorsque ledit potentiel de mesure est au-dessus du seuil déterminé. Selon une possibilité de mise en œuvre du dispositif, le transistor de puissance est un transistor HEMT doté d’une structure de canal à base de GaN. Dans ce cas, de manière avantageuse, le ou les transistors dudit au moins un circuit de détection peuvent être également des transistors HEMT dotés d’une structure de canal réalisée dans au moins une couche GaN. Une mise en œuvre du transistor de puissance et du circuit de détection dans une même telle technologie peut permettre notamment une co-intégration dans une même puce et de gagner ainsi en compacité. Selon une possibilité de mise en œuvre, le transistor de puissance, la portion de circuit dotée du nœud de détection, et ledit ou lesdits circuit(s) de détection peuvent être intégrés sur un même substrat. Typiquement, le circuit de détection comprend un transistor dit « de sortie » ayant un drain couplé à ladite sortie, ledit transistor de sortie ayant une grille couplée au drain dudit transistor comparateur. Un tel transistor de sortie peut servir à la mise en forme du signal résultant de la détection et à l’obtention d’un signal carré. Avantageusement, le transistor de sortie et ledit transistor comparateur dudit circuit de détection sont de type normalement bloqué (« normally off »). Selon une mise en œuvre particulière du dispositif, le nœud de détection peut être couplé à la source d’un transistor dit « d’entrée » dudit circuit de détection. Une telle configuration peut permettre d’obtenir une chaine d’amplification avec une faible impédance d’entrée. Un premier mode de réalisation du dispositif de détection prévoit que le premier niveau donné de courant est un niveau de courant positif. Le circuit de détection produit dans ce cas sur ladite sortie un signal de détection indicateur de détection de courant positif. Les étages amplificateur(s) forment typiquement une chaine d’amplification à gain positif. Selon une mise en particulière de ce premier mode de réalisation, le nœud de détection est couplé à la source d’un transistor dit « d’entrée » dudit circuit de détection, ledit transistor d’entrée étant monté en grille commune, ledit transistor d’entrée étant doté d’une électrode de drain couplée à la grille dudit transistor comparateur, ledit transistor comparateur ayant une source mise à un potentiel fixe. Le transistor d’entrée peut être avantageusement monté en diode. De manière avantageuse, le transistor d’entrée peut être un transistor de type normalement bloqué, ce qui peut permettre de rendre plus aisé le réglage du seuil de détection. Un deuxième mode de réalisation prévoit que le premier niveau donné de courant est un niveau de courant négatif, ledit circuit de détection produisant alors en sortie un signal de détection indicateur d’une détection de courant négatif. Les étages amplificateur(s) peuvent dans ce cas former une chaine d’amplification à gain négatif. Selon une possibilité de mise en œuvre de ce deuxième mode, le nœud de détection est couplé à la source du transistor comparateur, ledit transistor comparateur étant monté en grille commune. La grille du transistor comparateur peut être alors couplée à un transistor monté en diode. Selon une autre possibilité de mise en œuvre de ce deuxième mode, le nœud de détection peut être est couplé à la grille d’un transistor dit « d’entrée » dudit circuit de détection, le transistor d’entrée ayant un drain couplé à la grille dudit transistor comparateur. Selon un troisième mode de réalisation du dispositif de détection, le circuit de détection est doté d’un transistor dit « d’entrée » dont soit l’électrode de source soit l’électrode de grille peut être couplée au nœud de détection. Le choix de l’électrode sur laquelle la tension de mesure est injectée dépend alors de si l’on souhaite détecter un niveau de courant positif ou bien négatif. Avantageusement, pour ce troisième mode, ledit transistor d’entrée peut être doté d’une électrode de drain couplée à la grille dudit transistor comparateur et à un transistor formant une charge active. Selon une autre possibilité de mise en œuvre, le premier niveau donné de courant dudit courant détecté peut être un niveau de courant positif, ledit circuit de détection produisant alors un signal de détection indicateur d’une détection de courant positif. Dans ce cas, le dispositif peut être doté en outre d’au moins un deuxième circuit de détection, ledit deuxième circuit de détection à transistor(s) étant pourvu d’au moins un étage d’amplification comprenant au moins un transistor de comparaison dont la tension grille source dépend de ladite tension de mesure, ledit deuxième circuit de détection étant configuré pour produire en sortie un autre signal de détection à deux états, ledit autre signal de détection étant un signal à deux états apte à indiquer lorsque ledit courant détecté est négatif. Le circuit de détection comprend typiquement un circuit de polarisation des transistors. Avantageusement, ce circuit de polarisation est alimenté uniquement par une tension d’alimentation positive, ce qui permet là encore de gagner en compacité. De même, de manière avantageuse, le circuit de détection peut être configuré de sorte que ledit premier état et ledit deuxième état correspondent à des niveaux de tension positifs dudit signal de détection. Un tel signal a pour avantage de pouvoir être aisément exploité en aval, en particulier par un circuit numérique de traitement. La présente invention sera mieux comprise sur la base de la description qui va suivre et des dessins en annexe sur lesquels : sert à illustrer un dispositif de détection de courant tel que mis en œuvre suivant un mode de réalisation de la présente invention et muni d’un circuit à transistors formant une chaine d’amplification permettant de détecter lorsque le courant traversant le transistor de puissance est positif°; sert à illustrer différents signaux mis en œuvre au sein du dispositif de détection de la ; sert à illustrer un autre mode de réalisation du dispositif de détection de courant muni cette fois d’un circuit de détection pour détecter lorsque le courant traversant un transistor de puissance est négatif°; sert à illustrer des signaux de sortie du circuit de détection de courant positif et du circuit de détection de courant négatif, pour différentes performances des transistors de la chaine d’amplification ; sert à illustrer un dispositif de détection de courant muni à la fois d’un circuit de détection de courant négatif et d’un circuit de détection de courant positif ; sert à illustrer différents signaux mis en œuvre au sein d’un dispositif de détection de courant avec détection de courant négatif et de courant positif ; sert à illustrer une variante de réalisation du circuit de détection permettant la détection d’un courant positif°; sert à illustrer une variante de réalisation du circuit de détection permettant la détection d’un courant négatif°; sert à illustrer une variante de réalisation de circuit de détection de courant pouvant s’adapter soit à la détection de courant négatifs soit à la détection de courant positif°; sert à illustrer un dispositif de détection de courant muni de deux circuits de détection tel qu’illustré sur la , un premier étant adapté à la détection de courant négatif, un deuxième étant adapté à la détection de courant positif°; Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un dispositif, tel que mis en œuvre suivant un mode de réalisation de la présente invention, de détection d’un niveau de courant d’un transistor de puissance, va à présent être décrit. La détection est réalisée à partir d’une tension de mesure image d’une fraction du courant traversant le transistor de puissance. On met en particulier en œuvre une détection de la polarité du courant en détectant un passage d’un seuil de cette tension de mesure, en particulier un passage à zéro, en utilisant un circuit formant au moins un amplificateur, de préférence à grand gain, et qui est muni typiquement d’au moins un transistor monté en source commune ou en grille commune et qui reçoit la tension de mesure ou une tension qui dépend de la tension de mesure. Le dispositif de détection est de préférence configuré pour délivrer un signal de sortie de type tout ou rien, autrement dit un signal binaire ou à deux états, en fonction de la détection ou non d’un niveau de courant donné délivré par le transistor de puissance. Le signal de sortie est ainsi exploitable par un circuit numérique. Ce signal de sortie adopte un état, autrement dit un niveau de tension lorsque le courant est inférieur à un niveau de courant donné, et adopte un autre état, autrement dit un autre niveau de tension, lorsque le courant dépasse le niveau de courant donné. Le transistor de puissance peut être en particulier un transistor de type N et susceptible de délivrer un courant bidirectionnel, autrement dit qui peut être positif ou négatif. Le transistor de puissance est avantageusement un transistor à effet de champ à hétéro-structure, typiquement un transistor à haute mobilité électronique (HEMT) dont la structure comporte deux matériaux semi-conducteurs de bande interdite différente. Dans l’exemple de réalisation illustré sur la , le transistor de puissance 10 considéré est un transistor HEMT en GaN c’est-à-dire doté d’une structure de canal au moins en partie réalisée dans une couche de GaN. Ce transistor 10 peut être formé d’une pluralité de cellules en parallèle représentées sous forme d’une pluralité de transistors 121, …,1221 agencés en parallèle et partageant une électrode de drain commune et une électrode de source commune. Le document de L. Di Cioccio et al., "From epitaxy to converters topologies what issues for 200 mm GaN/Si?," 2015 IEEE International Electron Devices Meeting (IEDM), Washington, DC, 2015, pp. 16.5.1-16.5.4, doi: 10.1109/IEDM.2015.7409712, présente une réalisation technologique d’un tel type de transistor. Une fraction du courant de drain issue du transistor 10 est convertie par le biais d’un étage 20 de conversion courant-tension. Cet étage 20 est ici doté d’un élément résistif 24 qui est placé en série avec un transistor 22, typiquement de même type que les transistors 12 1 , …,12 22 . Une partie de courant de drain du transistor de puissance 10 est ainsi dérivée et retourne sur un nœud commun aux transistors 12 1 , …,12 22 . Un nœud dit « de détection » N 1 , couplé à la source du transistor 22 et situé entre le transistor 22 et la résistance 24, permet de produire une tension dite « de mesure » V sense qui est l’image de cette fraction du courant dont on souhaite détecter la polarité ou dont souhaite vérifier s’il dépasse ou non un niveau donné. La tension de mesure V sense image d’une partie du courant à détecter est appliquée en entrée d’un circuit 30 de détection à transistors M 36 , M 37 , M 38 formant un amplificateur à plusieurs étages ou une chaine d’amplificateurs. A titre d’exemple, le niveau de la tension de mesure V sense peut être inférieur à 100 mV pour un courant maximal traversant le transistor de puissance de l’ordre de 1A. On choisit ici de préférence une résistance 24 de valeur rsens importante, par exemple d’au moins 10 à 100 fois celle de la résistance R ON_mes à l’état passant du transistor 22, afin de dériver une faible quantité de courant émanant du transistor de puissance. Par exemple, dans le cas où la résistance R ON_mes à l’état passant du transistor 22 est de l’ordre de 10 ohms, on peut prévoir la résistance 24 comprise entre 100 ohms et 1 kΩ. Typiquement, la résistance équivalente Ron à l’état passant des transistors 12 1 , …,12 22 connectés en parallèle est inférieure à 10 Ohms afin d’assurer un rendement élevé du convertisseur de puissance. Le circuit 30 de détection est ici particulièrement adapté à une gamme importante de tension de mesure V sense laquelle gamme peut dépendre des variations du procédé de fabrication du transistor de puissance 10 utilisé. Le circuit 30 de détection, est ici un circuit dit « de détection de tension positive », et fonctionne en boucle ouverte. Dans cet exemple de réalisation, le circuit 30 de détection de tension positive permet de détecter un courant positif en détectant un passage au-dessus de zéro de la tension de mesure V sense . La chaine d’amplificateurs a ainsi un gain global positif. Le circuit 30 de détection est en particulier pourvu d’un premier transistor M 36 , appelé « transistor d’entrée » recevant le signal de mesure Vsense, suivi d’un deuxième transistor M 37 monté en source commune, suivi d’un troisième transistor M 38 appelé « transistor de sortie », qui produit un signal OUT p à deux états, susceptible d’alterner entre une tension, par exemple de l’ordre de 0 Volt, et une autre tension par exemple de l’ordre d’au moins 3 Volts. Les transistors M 3 6 , M 3 7 , M 3 8 sont de préférence du même type que le transistor 10 de puissance, en particulier des transistors HEMT, typiquement avec une structure de canal à base de GaN. Les transistors M 3 6 , M 3 7 , M 3 8 peuvent être ainsi intégrés sur un même substrat et réalisés dans un même empilement technologique que le transistor de puissance 10. Le transistor 10 de puissance et son circuit 30 de détection associé peuvent être ainsi avantageusement co-intégrés dans une même puce afin de gagner en compacité. Les transistors M 3 7 , M 3 8 sont typiquement des transistors normalement bloqués (« normally off » ou « n-off » selon la terminologie anglo-saxonne) ou à enrichissement, c’est-à-dire avec une tension de seuil positive et qui sont bloqués lorsque leur tension grille source est nulle. L’utilisation d’un tel type de transistor permet d’assurer un niveau de polarisation de grille adéquat pour pouvoir délivrer une tension de sortie de niveau suffisant. Les transistors M 37 , M 38 supportent dans cet exemple une tension de grille de l’ordre de la tension de drain du transistor M 36 , soit une tension de l’ordre de 1.5V. Le circuit de polarisation des transistors M 3 6 , M 3 7 , M 3 8 est ici doté d’une tension d’alimentation VDC positive, par exemple de l’ordre de 6 volts, et de résistances R 32 , R 33 , R 34 , R 35 , R 36 . Ce circuit de polarisation est prévu de préférence de manière à faire fonctionner les transistors M 36 , M 37 , M 38 en saturation, en particulier en réalisant un choix adéquat des résistances R 32 , R 34 , R 36 . Les Résistances R 33 et R 35 permettent de rendre le circuit moins sensible aux variations technologiques. Ces résistances sont optionnelles et on peut s’en passer en particulier lorsqu’on cherche à privilégier le gain global du montage. Les branches 31, 32 de circuit, contenant respectivement le transistor M 36 , et le transistor M 37 sont ici prévues avec des résistances R 32 , R 34 identiques R 32 =R 34 =R L par exemple de l’ordre de 10 kΩ à 40 kΩ de sorte à réaliser une polarisation des transistors M 36 , M 37 en saturation, de manière à obtenir un gain maximal et un seuil de détection de courant faible. A titre d’exemple, on peut prévoir des résistances R 36 , R 33 , R 35 , respectivement de 7.5 kΩ, 50 Ω et 100 Ω. les résistances R 32 et R 34 ne sont pas nécessairement identiques. En pratique, on recherche un gain maximal pour chaque étage, et on polarise ainsi dans l’exemple illustré chaque branche de la même façon, l’optimum étant le même pour tous les étages. La tension de mesure V sense image d’une partie du courant à détecter est appliquée à la branche 31 et en particulier au transistor d’entrée. Les variations de la tension de mesure V sense viennent introduire un déséquilibre entre les branches 31, 32 et en particulier entre les potentiels GGbias et VDtect dont on se sert pour réaliser la détection. La tension de mesure V sense est, dans cet exemple, appliquée à la source du transistor M 3 6 d’entrée par l’intermédiaire de la résistance R 33 , ce qui permet d’obtenir une chaine d’amplification à faible impédance d’entrée. On peut se passer de la résistance R33 lorsqu’on souhaite augmenter le gain du système et donc sa sensibilité, et diminuer (en valeur absolue) le seuil de détection de courant. Dans l’exemple de réalisation particulier illustré sur la , le transistor d’entrée M36 est également un transistor normalement bloqué (« normally off »), ce qui permet de faciliter le réglage du seuil de détection du circuit, ce seuil dépendant des différents points de polarisation imposés aux transistors. Le transistor d’entrée M 36 est monté en diode avec une électrode de grille reliée à son drain et produit, au niveau de l’électrode de drain, un potentiel GGbias qui dépend de la tension de mesure V sense . Ce potentiel GGbias est appliqué à la grille du transistor M 3 7 nommé « transistor comparateur ». Le transistor M 3 7 comparateur a ici une source couplée à la masse via la résistance R 35 et ainsi reliée à un potentiel fixe ou sensiblement fixe. Sa tension grille source qui détermine son état de conduction, passant ou bloqué, dépend ainsi de l’évolution de la tension de mesure V sense . Le transistor M 3 7 comparateur produit un potentiel VDtect sur son drain, lui-même couplé à la grille d’un transistor M 3 8 , dit « de sortie », le drain du transistor M 3 8 produisant le signal de sortie OUTp. Le transistor M 3 8 de sortie permet de produire un signal OUTp carré ou binaire indicateur, en fonction de son état, d’une polarité positive du courant du transistor de puissance 10. Le signal OUTp délivré en sortie est ici une tension positive qui est comprise entre GND et VDC, le signal étant ici à GND, par exemple 0 volt, lorsque le seuil de détection n’est pas atteint et ici à VDC, typiquement supérieur à 3 volts, lorsque le seuil de détection est atteint. La sert à illustrer le fonctionnement du circuit de détection 30 précédemment décrit lorsque l’on applique un signal de test VAC sinusoïdal alternant entre des valeurs négatives et des valeurs positives au transistor 10 de puissance en utilisant un pilote de grille (non représenté) qui accepte un signal de faible puissance et produit une entrée de commande GateCTRL de puissance plus importante pour commander la grille du transistor 10. On provoque ainsi un passage de courant alternativement négatif et positif dans le transistor 10 de puissance. Les courbes C 2 0 , C 2 1 , C 2 2 , C 2 3 sont représentatives respectivement du signal de test VAC, du courant I(R 1 ) traversant le transistor de puissance 10, du potentiel V(Dect) du nœud Dtect produit par le transistor M 37 et délivré à la grille du transistor M 3 8 de sortie, du signal OUTp tout ou rien de sortie du circuit de détection 30. A un instant t 1 , le niveau de courant est négatif et par conséquent inférieur au niveau de courant que l’on souhaite détecter. La tension grille source du transistor M 3 7 comparateur est telle que ce transistor M 37 se trouve dans un état proche de l’état bloqué, de sorte que la grille du transistor M 3 8 de sortie est portée à une tension proche de la tension d’alimentation V DC supérieure et mise ainsi à une tension supérieure à la tension de seuil de ce transistor M 3 8 . Le transistor M 38 a, par conséquent, une tension grille source le plaçant dans un état de conduction donné, ici un état passant, de sorte que le signal OUTp en sortie du circuit 30 se trouve à un premier niveau de tension, ici à la masse GND, correspondant à un premier état, indicateur que le courant détecté est en dessous du niveau de détection. Lorsque, à un instant t 2 , le courant passe au-dessus du niveau de détection, en particulier change de signe et passe ici à un niveau de courant positif, la tension mesurée Vmes change également de signe et devient positive, ce qui vient modifier la tension grille source du transistor M 3 7 comparateur et vient modifier son état de conduction lorsque le seuil de détection est dépassé (instant t 3 ) , ce seuil de détection n’est donc ici pas placé à 0A, mais à un niveau de courant légèrement supérieur. Le transistor M 3 7 bascule dans un autre état, ici passant, ce qui modifie le potentiel de drain du transistor M 3 7 comparateur appliqué à la grille du transistor M 3 8 de sortie et le fait diminuer et entraine une modification de la tension grille source du transistor M 38 de sortie de sorte à modifier l’état de conduction du transistor M 3 8 . Le transistor M 3 8 de sortie bascule vers un autre état de conduction, ici bloqué. La sortie OUTp est alors couplée à la tension d’alimentation VDC, le signal OUTp de sortie étant alors à un deuxième niveau de tension correspondant par exemple à un niveau logique ‘1’ indicateur que le courant détecté est au-dessus du niveau de détection et en particulier positif. Une variante de circuit de détection de courant, est donnée sur la . Le circuit 50, ici appelé circuit de détection de tension négative, est également avantageusement doté de transistors M 5 4 , M 5 5 , M 5 3 , formant une chaine d’amplificateurs. Dans cet exemple de réalisation, le circuit 50 est à gain global négatif et permet dans ce cas de détecter un courant négatif traversant le transistor de puissance 10. Les transistors M 5 4 , M 5 5 , M 5 3 sont également de préférence du même type que le transistor 10 de puissance, en particulier des transistors HEMT à base de GaN, et peuvent, là encore, être avantageusement intégrés sur un même substrat et réalisés dans un même empilement technologique que le transistor de puissance 10. Dans cet exemple de réalisation particulier, les transistors M 54 , M 55 , M 53 sont de type normalement bloqué (« normally off»). Le circuit 50 a ici pour particularité d’être doté d’un circuit de polarisation des transistors M 5 4 , M 5 5 , M 5 3 , fonctionnant uniquement avec une tension d’alimentation VDC positive, par exemple de l’ordre de 6 volts, sans donc que l’on ait besoin d’élément(s) de circuit supplémentaire(s). Le circuit de polarisation, dans cet exemple doté de résistances R54, R56, R58, R57, R59 est configuré de manière à polariser les transistors M 55 , M 53 en régime de saturation. De même que dans l’exemple de réalisation précédemment décrit, les résistances R57 et R59 sont optionnelles et l’on peut s’en passer si l’on souhaite privilégier le gain du montage. Avantageusement, afin d’assurer un même niveau de courant I O dans chacune des branches 51, 52, 53 de polarisation des transistors M 54 , M 5 5 , M 5 3 , tout en ayant la meilleure sensibilité en courant on peut prévoir des résistances R54, R56, R58, identiques avec R54=R56=R58=RL. Le nœud de détection N 1 est couplé cette fois à la source d’un transistor M 5 5 comparateur dont la grille est mise à un potentiel fixe ou constant VGGbias. Le transistor M 55 est monté en grille commune et a une tension grille source, qui dépend là encore du signal de mesure Vsense, et en particulier de son signe. Pour polariser la grille du transistor M 55 comparateur, on prévoit ici un transistor M 54 monté en diode, ce qui permet d’abaisser la tension grille source à laquelle le transistor M 55 bascule. Un transistor M 53 de sortie, dont la grille est couplée au drain du transistor M 55 , produit le signal de sortie OUTn binaire dont l’état indique si le courant détecté est ou non négatif. On cherche de préférence à obtenir un rapport maximal, entre le gain du montage en grille commune et Ids le courant délivré par le transistor M 55 comparateur. Pour déterminer les conditions de polarisation adéquates, on peut déterminer le rapport gain courant du transistor M 55 en fonction de sa tension de grille, pour différentes géométries. On en déduit une valeur de courant I0 qui maximise ce rapport, et donc une tension grille-source Vgs au-delà de laquelle le transistor change d’état de conduction et une valeur RL de résistance. Le circuit 50 peut fonctionner de la manière suivante : lorsque, le niveau de courant du transistor de puissance est positif, la tension grille source du transistor M 55 comparateur du circuit 50 de détection de tension négative est telle que ce transistor M 55 se trouve dans un état de conduction donné, dans le cas présent bloqué. La grille du transistor M 5 3 de sortie est alors couplée à l’alimentation V DC , ce transistor M 5 3 de sortie ayant par conséquent une tension grille source le plaçant dans un état de conduction donné, ici un état passant. Un signal OUTn en sortie du circuit 50 se trouve à un premier niveau de tension, ici à la masse GND correspondant à un premier état, caractérisant par exemple un niveau logique ‘0’. Le signal OUTn indique alors qu’un courant négatif n’a pas été détecté. Le courant traversant le transistor 10 de puissance change de signe et devient négatif, ce qui entraine un changement de signe de la tension de mesure V sense , qui vient modifier la tension grille source du transistor M 55 comparateur et modifier son état de conduction. Le transistor M 55 passe ici dans un état passant, de sorte que la grille du transistor M 53 de sortie est couplée à l’entrée et dépend du niveau de la tension de mesure V sense . Cela vient modifier la tension grille source du transistor M 53 de sortie et donc son état de conduction, le transistor M 53 devenant bloqué, de sorte que le signal OUTn en sortie est tiré vers la tension d’alimentation VDC, le signal OUTn étant alors dans un deuxième état, par exemple caractérisant un niveau logique ‘1’. L’un ou l’autre des circuits de détection décrits précédemment sont robustes aux dispersions de fabrication, comme le montre la . Cette figure donne en effet des résultats de simulations du fonctionnement des circuits 30, 50 décrits précédemment, pour différentes performances de transistors TT (pour “typical-typical”, i.e. typique-typique), FF (pour « fast-fast », i.e. rapide-rapide), SS (pour “slow-slow”, i.e. lent-lent) représentatives de variations potentielles de procédé de fabrication (« process-corners » selon la terminologie anglo-saxonne), où les courbes C 41 , C’ 41 , C’’ 41, sont représentatives respectivement du courant I(R 1 ) traversant le transistor de puissance, les courbes C 43 , C’ 43 , C’’ 4 3 , sont représentatives du signal OUTp délivré par le circuit de détection de tension positive, les courbes C 45 , C’ 45 , C’’ 45 , du signal OUTn délivré par le circuit de détection de tension négative. Le dimensionnement des transistors a été ici optimisé afin de réduire la consommation. La consommation globale sous une tension de 6 Volts est par exemple de 660 μA pour les transistors TT, de 900 μA pour les transistors FF, et de 500 μA pour les transistors SS. Le circuit 50 de détection de tension négative peut être utilisé en combinaison avec le circuit 30 de détection de tension positive décrit précédemment. Ainsi, sur le dispositif illustré sur la , les circuits 30, 50 sont co-intégrés dans un même dispositif de détection de courant, et avantageusement réalisés sur un même substrat que le circuit 30 de détection de tension positive et le cas échéant que le transistor de puissance 10. Une co-intégration du transistor de puissance 10 et des circuits de détection 30, 50 est ainsi prévue pour réaliser un dispositif capable à la fois détecter lorsque le courant traversant le transistor de puissance 10 a une intensité négative et lorsqu’il a une intensité positive. Un autre résultat de simulation du fonctionnement d’un dispositif comportant les deux circuits 30, 50 décrits précédemment co-intégrés est donné sur la , où les courbes C61, C62, C63, C65 sont représentatives respectivement du courant I(R1) traversant le transistor de puissance, du potentiel V(Dtect) émis à la grille du transistor de sortie M38, du signal OUTp en sortie du circuit de détection 30 de tension positive, et du signal OUTn en sortie du circuit de détection 50 de tension négative. La illustre cette fois un mode de réalisation particulier pour lequel les deux circuits 30, 50 sont utilisés concomitamment avec une plage dite « zone morte » de détection correspondant à des valeurs de courants autour de la valeur zéro, par exemple entre 0.7A et -2.7A, qui ne sont pas détectées. Cette zone morte peut s’avérer utile dans certains systèmes de commande, et peut permettre, par exemple, d’empêcher la mise en conduction simultanée de deux dispositifs qui seraient commandés respectivement par la sortie OUTp et la sortie OUTn des circuits détecteurs 30, 50. Une telle zone morte peut être réglée en modulant les dimensions respectives des transistors et/ou les valeurs de résistances du circuit de polarisation des transistors, en particulier les résistances R 33 , R 35 du circuit de détection 30 ou R 57 , R 59 de l’autre circuit de détection. Une variante de réalisation d’un circuit de détection 30’ adapté à la détection de courant positif, est donnée sur la . Le circuit de détection 30’ est doté de transistors M’36, M’37, M’38 qui forment ici également une chaine d’amplification à gain globalement positif. Le circuit 30’ de détection diffère de celui décrit précédemment en liaison avec la , notamment de par son transistor d’entrée M’36, monté en grille commune, et qui, dans cet exemple, est de type normalement passant (« normally on » ou « n-on » selon la terminologie anglo-saxonne), c’est-à-dire passant lorsque sa tension grille source est nulle. Les transistors M’37, M’38 peuvent être quant à eux de type normalement bloqués (« normally off »). Le transistor d’entrée M’ 36 qui reçoit la tension de mesure est polarisé de sorte à être mis dans un régime en saturation, et produit un courant Ids sensiblement constant qui ne dépend que de la géométrie du transistor. Pour pouvoir maintenir ce régime, une résistance RL de la branche du circuit de polarisation auquel le drain du transistor M’ 36 est relié est choisie de préférence pour remplir la condition suivante : RL ≤ ( VDD − Vds ) / Ids avec V DD , la valeur de la tension d’alimentation du circuit de polarisation, Ids le courant drain source du transistor et Vds sa tension drain-source. Le gain en petit signal Avo de l’étage d’amplification en grille commune est de l’ordre de gm*R L avec gm, la transconductance du transistor M’ 36 et R L la résistance. On peut montrer que Av0 = (gm/I ds ) * (V dd -V ds ) à condition que la condition suivante soit respectée : V ds ≥V dssat , où V dssat est un paramètre technologique du transistor qui dépend de sa polarisation et de sa géométrie, et que lon peut obtenir par exemple par simulation. Les branches du circuit de polarisation auxquelles les drains respectifs des transistors M’ 37 , M’ 38 sont reliées peuvent être prévues avec une résistance RL 2 différente de la résistance R L dans la mesure où leur tension drain source VDssat en mode saturé diffère de celle du transistor de type normally on. Pour maximiser le gain, on cherche à maximiser le facteur gm/Ids et choisir Vds égal à V dssat pour conserver le transistor M’ 36 en saturation. Une variante de réalisation cette fois du circuit de détection adapté à la détection de courant négatif, est donnée sur la . Le circuit de détection 50’ comprend des transistors M’ 54 , M’ 55 , M’ 53 , qui forment ici une chaine d’amplification à gain globalement négatif. Le circuit 50’ de détection est doté d’un transistor d’entrée M’ 54 cette fois monté en source commune. Ce transistor M’ 54 reçoit ainsi la tension V sense de mesure sur sa grille. L’étage d’amplification muni de ce transistor M’ 54 a ici un gain d’amplification Avo, négatif de l’ordre de –gm*R L . Le transistor d’entrée M’ 54 est de type normalement passant (« normally on » ou « n-on » selon la terminologie anglo-saxonne), c’est-à-dire qui est passant lorsque sa tension grille source est nulle. Le transistor M’ 55 et le transistor de sortie M’ 53 sont des transistors normalement bloqués également montés en source commune et ayant un agencement semblable à celui des transistors M 55 , M 53 . Un autre exemple de circuit de détection 70 est donné sur la , avec un transistor M73 de sortie et un transistor comparateur M72 reprenant un agencement tel que dans l’exemple décrit précédemment et avantageusement de type normalement bloqué (« normally off »). Le circuit de détection 70 comporte ici un transistor d’entrée M71, ici de type normalement passant (« normally on ») recevant le signal de mesure Vsense, soit sur sa grille soit sur sa source correspondant respectivement à une première entrée INp, et à une deuxième entrée INn du circuit. Parmi les entrées, INn, INp celle qui n’est pas utilisée et ne reçoit donc pas le signal de mesure Vsense peut être mise à un potentiel de référence, ici à la masse GND. Lorsque l’on souhaite détecter un courant positif, la première entrée INp est couplée au nœud N 1 de détection, tandis que la deuxième entrée INn est couplée au nœud N 1 de détection lorsque l’on souhaite détecter un courant négatif. Afin d’obtenir une amplification à gain élevé, le circuit de détection 70 est dans cet exemple doté en outre d’un transistor M 74 monté en source de courant et formant une charge active couplée à la grille du transistor comparateur M 72 . Afin de pouvoir à la fois détecter un courant positif et un courant négatif, on peut prévoir de dupliquer le circuit de détection 70 tel que décrit précédemment. Dans l’exemple illustré sur la , le dispositif de détection comporte ainsi, un premier circuit de détection 701 du type de celui illustré sur la associé à un deuxième circuit de détection 702 du type de celui illustré sur la . Le premier circuit de détection 701 a une entrée INp qui reçoit le signal de mesure Vsense et délivre en sortie un signal OUT1 à deux états permettant d’indiquer lorsqu’un courant positif est détecté. Le deuxième circuit de détection 702 a une entrée INn qui reçoit le signal de mesure Vsense et délivre en sortie un signal OUT2 à deux états permettant d’indiquer lorsqu’un courant négatif est détecté. Dispositif de détection de courant issu d’un transistor de puissance (10), en particulier un transistor HEMT doté d’un canal à base de GaN, ledit dispositif de détection de courant étant apte à indiquer lorsque le courant détecté atteint ou non au moins un premier niveau donné de courant, le dispositif de détection comprenant : - une portion de circuit (20) dotée d’un nœud (N 1 ) dit « de détection » couplé audit transistor de puissance et configurée pour produire audit nœud de détection une tension (V sense ) dite « de mesure » image d’une fraction dudit courant traversant ledit transistor de puissance, - au moins un circuit de détection (30, 30’, 50, 50’, 70, 70 1 , 70 2 , 90) à transistor(s), couplé audit nœud (N 1 ) de détection, ledit au moins un circuit de détection étant pourvu d’un ou plusieurs étages amplificateur(s), au moins un desdits étages amplificateurs comprenant un transistor (M 37 , M 55 , M’ 37 , M’ 55 , M 72 ) dit « comparateur » ayant une tension grille source qui dépend de ladite tension (V sense ) de mesure, ledit circuit de détection étant configuré pour comparer ledit potentiel (V sense ) de mesure à un seuil déterminé et produire en sortie un signal de détection (OUTn, OUTp, OUT 1 , OUT 2 ) binaire indicateur de lorsque ledit courant détecté atteint ledit premier niveau donné de courant, ledit signal de détection adoptant un premier état lorsque ladite tension (V sense ) de mesure est au-dessous du seuil déterminé et adoptant un deuxième état lorsque ladite tension (V sense ) de mesure est au-dessus du seuil déterminé. Dispositif de détection selon la revendication 1, dans lequel le circuit de détection comprend un transistor (M 38 , M 5 3 , M’ 38 , M’ 53 , M 73 ) dit « de sortie » ayant un drain couplé à ladite sortie, ledit transistor de sortie ayant une grille couplée au drain dudit transistor (M 37 , M 55 , M’ 37 , M’ 55 , M 72 ) comparateur. Dispositif de détection selon la revendication 2, dans lequel ledit transistor de sortie (M 38 , M 53 , M’ 38 , M’ 53, M 73 ) et ledit transistor comparateur (M 37 , M 55, M’ 37 , M’ 55, M 72 ) dudit circuit de détection sont de type normalement bloqué. Dispositif de détection selon l’une des revendications 1 à 3, dans lequel ledit nœud (N 1 ) de détection est couplé à la source d’un transistor (M 36 , M 54 , M’ 36 , M’ 54 ) dit « d’entrée » dudit circuit de détection (30, 50). Dispositif de détection selon l’une des revendications 1 à 4, dans lequel le premier niveau donné de courant est un niveau de courant positif, ledit circuit de détection (30, 30’) produisant sur ladite sortie (OUTp) un signal de détection indicateur de détection de courant positif, lesdits étages amplificateur(s) formant une chaine d’amplification à gain positif. Dispositif de détection selon la revendication 5, dans lequel ledit nœud (N 1 ) de détection est couplé à la source d’un transistor (M 36 , M’ 36 ) dit « d’entrée » dudit circuit de détection (30, 30’), ledit transistor d’entrée (M 36, M’ 36 ) étant monté en grille commune, ledit transistor d’entrée étant doté d’une électrode de drain couplée à la grille dudit transistor comparateur (M 37 ), ledit transistor comparateur (M 37 ) ayant une source mise à un potentiel fixe (GND). Dispositif de détection selon la revendication 6, ledit transistor d’entrée (M 36 ) étant monté en diode. Dispositif de détection selon l’une des revendications 6 ou 7, ledit transistor d’entrée (M 36 ) étant un transistor de type normalement bloqué. Dispositif de détection selon l’une des revendications 1 à 4, dans lequel le premier niveau donné de courant est un niveau de courant négatif, ledit circuit de détection (50, 50’) produisant en sortie (OUTn) un signal de détection indicateur d’une détection de courant négatif, lesdits étages amplificateur(s) formant une chaine d’amplification à gain négatif. Dispositif de détection selon la revendication 9, dans lequel ledit nœud (N 1 ) de détection est couplé à la source du transistor (M 5 5 ) comparateur, ledit transistor (M 5 5 ) comparateur étant monté en grille commune. Dispositif de détection selon la revendication 10, dans lequel la grille du transistor comparateur (M 5 5 ) est couplée à un transistor (M 54 ) monté en diode. Dispositif de détection selon la revendication 9, dans lequel ledit nœud (N 1 ) de détection est couplé à la grille d’un transistor (M’ 54 ) dit « d’entrée » dudit circuit de détection (50’), le transistor d’entrée ayant un drain couplé à la grille dudit transistor (M’ 55 ) comparateur. Dispositif de détection selon la revendication 3, dans lequel ledit nœud (N 1 ) de détection est couplé à une électrode de source ou de grille d’un transistor (M 71 ) dit « d’entrée » dudit circuit de détection (70), ledit transistor d’entrée étant doté d’une électrode de drain couplée à la grille dudit transistor comparateur (M 72 ) et à un transistor (M 74 ) formant une charge active. Dispositif de détection selon l’une des revendications 1 à 8, dans lequel le premier niveau donné de courant dudit courant détecté est un niveau de courant positif, ledit circuit de détection (30, 70 1 ) produisant un signal de détection indicateur (OUT p ) d’une détection de courant positif, ledit dispositif étant doté d’au moins un deuxième circuit de détection (50, 70 2 ), ledit deuxième circuit de détection à transistor(s) étant pourvu d’au moins un étage d’amplification comprenant au moins un transistor (M 55 ) de comparaison dont la tension grille source dépend de ladite tension (V sense ) de mesure, ledit deuxième circuit de détection (30, 50) étant configuré pour comparer ladite tension (V sense ) de mesure à un deuxième seuil prédéterminé et produire en sortie un autre signal de détection (OUT n )) à deux états, ledit autre signal de détection (OUT n ) étant un signal à deux états apte à indiquer lorsque ledit courant détecté est négatif. Dispositif de détection selon l’une des revendications 1 à 14, comprenant en outre un circuit de polarisation des transistors dudit circuit de détection, ledit circuit de polarisation étant alimenté par une tension d’alimentation (VDC) positive. Dispositif de détection selon l’une des revendications 1 à 15, dans lequel le transistor de puissance (10) est un transistor HEMT doté d’une structure de canal à base de GaN, le ou les transistors (M 36 , M 37 , M 38 , M 54 , M 55 , M 53 ) dudit au moins un circuit de détection (30, 30’, 50, 50’, 70) étant également des transistors HEMT dotés d’une structure de canal formée dans une couche en GaN. Dispositif de détection selon l’une des revendications 1 à 16, comprenant en outre ledit le transistor de puissance (10), ledit transistor de puissance, ladite portion de circuit (20), et ledit au moins un circuit de détection (30, 50, 30’, 50’, 70, 90) étant intégrés sur un même substrat.