FR 3119250 A1 20220729 FR 2100622 A 20210122 Selon un aspect, il est proposé un circuit intégré de pilote côté bas pour une diode laser comprenant : - un transistor de référence (M48), -un transistor de sortie (M49) présentant une grille reliée à une grille du transistor de référence, - un transistor (M44) présentant une grille configurée pour recevoir un signal pulsé (SPUL), un drain relié à un drain du transistor de sortie et une source reliée à une masse, - un transistor, (M45) configuré pour obtenir un potentiel de source du transistor de sortie (M49) égal au potentiel de source du transistor de référence (M48), - des premiers moyens d’asservissement (MA1) configurés pour appliquer un potentiel de drain du transistor de sortie sur le drain du transistor de référence (M48), - des deuxièmes moyens d’asservissement (MA2) configurés pour appliquer une tension de référence statique (VREF) sur la source du transistor de référence (M48). Figure pour l’abrégé : Fig 1 PILOTE CÔTÉ BAS POUR DIODE LASER Des modes de réalisation concernent les diodes lasers, et plus particulièrement les circuits intégrés de pilote côté bas (en anglais « low side driver ») pour une diode laser. Les diodes lasers sont configurées pour émettre un rayonnement lumineux lorsqu’un courant électrique les traverse. Les diodes lasers peuvent être utilisées comme émetteur dans des capteurs temps de vol. Le rayonnement pouvant être émis par la diode laser peut-être réfléchi par un objet puis capté par un récepteur du capteur temps de vol. De façon à pouvoir illuminer une pièce entière au travers d’un élément optique diffractif, il peut être nécessaire pour la diode laser d’émettre un rayonnement ayant une puissance élevée. Il est alors important de maintenir au moins sensiblement constant un courant drainé (en anglais « sink current » ) par le pilote côté bas car la puissance optique émise par une diode laser est directement proportionnelle au courant qui la traverse. Les pilotes côté bas pour diode laser connus ne permettent pas de garantir la valeur des courants drainés par ces pilotes côté bas lorsque le potentiel de cathode de la diode laser est faible. En effet, lorsque la tension en sortie d’un pilote côté bas connu est en dessous d’un certain seuil, le courant drainé chute. Il convient donc d’opérer les pilotes coté bas avec une tension de sortie supérieure à ce seuil afin de garantir un courant drainé précis. En particulier, afin de garantir un courant drainé par un pilote côté bas précis au travers d’une diode, il est possible d’augmenter la valeur du potentiel d’anode de la diode pour augmenter par la même occasion le potentiel de cathode de celle-ci. Néanmoins, une telle solution nécessite de dissiper une quantité de puissance plus importante. Le pilote de diode laser peut alors chauffer et l’autonomie du capteur temps de vol alimenté par une batterie peut être réduite. Afin d’éviter cet inconvénient, il convient de proposer une solution permettant de garantir un courant drainé précis pour des potentiels de cathode faible de la diode laser et ainsi réduire la puissance consommée par le pilote de diode laser. Il existe donc un besoin de proposer un circuit intégré de pilote côté bas pour une diode laser permettant de piloter une diode laser avec une tension de cathode minimale afin de diminuer la puissance consommée par le pilote de diode laser. Selon un aspect, il est proposé un circuit intégré de pilote côté bas pour une diode laser comprenant : - un transistor de référence, -un transistor de sortie présentant un drain configuré pour être connecté à une diode laser, et une grille reliée à une grille du transistor de référence, - un transistor de commutation présentant une grille configurée pour recevoir un signal pulsé, un drain relié à une source du transistor de sortie, et une source reliée à un point froid, par exemple une masse, - un transistor, dit transistor de correspondance, présentant un drain relié à une source du transistor de référence et une source reliée au point froid, ce transistor de correspondance étant configuré pour obtenir sur son drain un potentiel de source du transistor de référence égal à un potentiel de source du transistor de sortie, - des premiers moyens d’asservissement configurés pour appliquer un potentiel de drain du transistor de sortie sur un drain du transistor de référence, - des deuxièmes moyens d’asservissement configurés pour appliquer une tension de référence statique sur la source du transistor de référence. Un tel pilote côté bas permet de moduler le courant traversant la diode laser. Un tel pilote côté bas permet d’obtenir une tension drain-source du transistor de sortie égale à une tension drain-source du transistor de référence, c’est-à-dire à la tension de cathode moins la tension de référence statique. En outre, un tel pilote côté bas permet d’obtenir une tension grille-source du transistor de sortie égale à une tension grille-source du transistor de référence. Cela permet de garantir que le courant circulant dans le transistor de sortie est équivalent au courant circulant au travers du transistor de référence, au ratio près des tailles respectivement des transistors de sortie et de commutation et des transistors de référence et de correspondance. Cela permet de diminuer une valeur seuil minimale de la tension au niveau du drain du transistor de sortie pour laquelle le courant drainé peut chuter grâce aux deuxièmes moyens d’asservissement ajustant la tension grille-source du transistor de référence. Cela permet d’obtenir un courant drainé par le transistor de sortie constant lorsque la diode laser est alimentée. Un tel circuit de pilote côté bas permet ainsi de réduire la puissance consommée par le pilote de diode laser. Le courant drainé au travers de la diode laser est donc précis au moins jusqu’à une saturation des moyens d’asservissement. De préférence, le transistor de correspondance présente des dimensions adaptées de sorte que le rapport entre des dimensions du transistor de correspondance et des dimensions du transistor de commutation soit le même que le rapport entre des dimensions du transistor de référence et des dimensions du transistor de sortie. Dans un mode de réalisation avantageux, les premiers moyens d’asservissement comprennent un premier suiveur de tension configuré pour appliquer un potentiel de drain du transistor de sortie sur le drain du transistor de référence. Dans un mode de réalisation avantageux, le premier suiveur de tension comprend : - un transistor présentant un drain relié à une source de tension et une source reliée au drain du transistor de référence, - un premier amplificateur opérationnel présentant une première entrée reliée au drain du transistor de sortie (potentiellement par l’intermédiaire d’un circuit échantillonneur-bloqueur) et une deuxième entrée reliée au drain du transistor de référence et une sortie reliée à une grille du transistor de ce premier suiveur de tension. Dans un mode de réalisation avantageux, les premiers moyens d’asservissement comprennent en outre un circuit échantillonneur-bloqueur présentant une entrée reliée au drain du transistor de sortie et une sortie reliée à la première entrée du premier amplificateur opérationnel. Le circuit échantillonneur-bloqueur permet de mesurer le potentiel de drain du transistor de sortie uniquement lorsque celui-ci est allumé et de sauvegarder la valeur du potentiel mesurée en entrée de l’amplificateur lorsque le transistor de sortie est éteint. Ce potentiel est appliqué sur le drain du transistor de référence via le premier suiveur de tension. Dans un mode de réalisation avantageux, le circuit échantillonneur-bloqueur comprend : - un interrupteur présentant une première borne reliée à l’entrée du circuit échantillonneur-bloqueur, l’interrupteur étant configuré pour être commandé selon le signal pulsé, - une résistance présentant une première borne reliée à un deuxième borne de l’interrupteur, et une deuxième borne reliée à la sortie du circuit échantillonneur-bloqueur, - un condensateur présentant une première borne reliée au point froid et une deuxième borne reliée à la sortie du circuit échantillonneur-bloqueur. Dans un mode de réalisation avantageux, le circuit intégré comprend une source de courant de référence, notamment un dispositif de référence de courant, et un transistor présentant une grille reliée à une grille du transistor de correspondance et polarisée au même potentiel que la grille du transistor de commutation lorsque ce dernier est passant, un drain relié à la source de courant et une source reliée au point froid, la tension de référence statique étant la tension au drain du transistor relié à la source de courant. Avantageusement, la grille du transistor reliée à la source de courant est polarisée de sorte que ces deux transistors soient passant. De préférence, le transistor relié à la source de courant est identique au transistor de correspondance, ou présente des dimensions permettant d’obtenir un rapport entre les dimensions de ce transistor relié à la source de courant et les dimensions du transistor de correspondance égal à un rapport entre les courants circulant dans ce transistor relié à la source de courant et dans le transistor de correspondance. Dans un mode de réalisation avantageux, les deuxièmes moyens d’asservissement comprennent un deuxième suiveur de tension configuré pour polariser la grille du transistor de référence et la grille du transistor de sortie, le deuxième suiveur de tension étant configuré pour appliquer la tension de référence statique sur le potentiel de source du transistor de référence. Dans un mode de réalisation avantageux, le deuxième suiveur de tension comprend un deuxième amplificateur opérationnel présentant : - une première entrée reliée à la source de courant et au drain du transistor relié à la source de courant, - une deuxième entrée reliée à la source du transistor de référence et au drain du transistor de correspondance, - une sortie reliée à la grille du transistor de référence et à la grille du transistor de sortie. Dans un mode de réalisation avantageux, le deuxième suiveur de tension comprend en outre : - un condensateur présentant une première borne reliée au point froid et une deuxième borne reliée à la deuxième entrée du deuxième amplificateur opérationnel, et - une résistance présentant une première borne reliée à la deuxième borne du condensateur, et une deuxième borne reliée à la source du transistor de référence et au drain du transistor de correspondance. Dans un mode de réalisation avantageux, le circuit intégré comprend en outre un condensateur de découplage présentant une première borne reliée au point froid et une deuxième borne reliée à la grille du transistor de référence et à la grille du transistor de sortie. Dans un mode de réalisation avantageux, le transistor de référence, le transistor de sortie, le transistor de commutation, le transistor de correspondance, le transistor relié à la source de courant et le transistor du premier suiveur de tension sont des transistors de type MOSFET. Selon un autre aspect, il est proposé un capteur temps de vol comprenant un circuit intégré de pilote côté bas tel que décrit précédemment, et une diode laser connectée à ce circuit intégré. Selon un autre aspect, il est proposé un procédé de commande d’une diode laser, comprenant : - une connexion à la diode laser, d’un drain d’un transistor de sortie d’un circuit intégré de pilote côté bas, le circuit intégré comportant en outre : ○ un transistor de référence ayant une grille reliée à la grille du transistor de sortie, ○ un transistor de commutation présentant un drain relié à une source du transistor de sortie, et une source reliée à un point froid, par exemple une masse, ○ un transistor, dit transistor de correspondance, présentant un drain relié à une source du transistor de référence et une source reliée au point froid, ○ des premiers moyens d’asservissement, et ○ des deuxièmes moyens d’asservissement, le procédé comprenant en outre : - une délivrance d’un signal pulsé sur la grille du transistor de commutation, et procédé dans lequel en présence de ce signal pulsé : -le transistor de correspondance délivre sur son drain un potentiel de source du transistor de référence égal à un potentiel de source du transistor de sortie, - les premiers moyens d’asservissement appliquent un potentiel de drain du transistor de sortie sur un drain du transistor de référence, - les deuxièmes moyens d’asservissement appliquent une tension de référence statique sur la source du transistor de référence, et -le drain du transistor de sortie draine un courant depuis la diode laser pour l’émission d’un rayonnement lumineux par cette diode laser. D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée du mode de réalisation, nullement limitatif, et du dessin annexé sur lequel : illustre schématiquement un mode de réalisation de l’invention. La illustre un circuit intégré CI de pilote côté bas. Le circuit intégré CI comprend une sortie OUT configurée pour être connectée à une diode laser DL. Le circuit intégré CI comprend un transistor de sortie M49 et un transistor de référence M48. Le transistor de sortie M49 et le transistor de référence M48 sont tous deux des transistors MOSFET (acronyme de l’anglais « Metal Oxide Semiconductor Field Effect Transistor » ). Le transistor de sortie M49 présente une source SM49, un drain DM49 et une grille GM49. Le transistor de référence M48 présente une source SM48, un drain DM48 et une grille GM48. Le drain DM49 du transistor de sortie M49 est relié à la sortie OUT du circuit intégré. La grille GM49 du transistor de sortie M49 est reliée à la grille GM48 du transistor de référence M48. Le transistor de sortie M49 présente avantageusement de plus grandes dimensions que le transistor de référence M48. Le circuit intégré CI comprend également un condensateur de découplage C15 connecté à la grille GM48 du transistor de référence M48 et à la grille GM49 du transistor de sortie M49. Plus particulièrement, le condensateur de découplage C15 présente une première borne reliée à la grille GM49 du transistor de sortie M49 et à la grille GM48 du transistor de référence M48, et une deuxième borne reliée à une masse GND. Le circuit intégré comprend en outre un transistor de commutation M44. De préférence, le transistor de commutation M44 est également un transistor MOSFET. Le transistor de commutation M44 présente une source SM44, un drain DM44 et une grille GM44. La source SM44 du transistor de commutation M44 est relié à la masse GND. Le drain DM44 du transistor de commutation M44 est relié à la source SM49 du transistor de sortie M49. Le circuit intégré CI comprend en outre un buffer BUF présentant une entrée configurée pour recevoir un signal pulsé SPUL et une sortie reliée à la grille GM44 du transistor de commutation M44. Le circuit intégré CI comprend en outre un transistor de correspondance M45. De préférence, le transistor de correspondance M45 est également un transistor MOSFET. Le transistor de correspondance M45 présente une source SM45, un drain DM45 et une grille GM45. La source SM45 du transistor de correspondance M45 est reliée à la masse GND. Le drain DM45 du transistor correspondance M45 est relié à la source SM48 du transistor de référence M48. Les dimensions du transistor de correspondance M45 sont adaptées de sorte que le rapport entre les dimensions du transistor de correspondance M45 et celles du transistor de commutation M44 soit le même que le rapport entre les dimensions transistor de référence M48 et celles du transistor de sortie M49. Par ailleurs, le circuit intégré CI comprend des premiers moyens d’asservissement MA1 configurés pour appliquer un potentiel de drain DM49 du transistor de sortie M49 sur un drain DM48 du transistor de référence M48. Les premiers moyens d’asservissement MA1 comprennent un circuit échantillonneur-bloqueur CEB présentant une entrée CEBIN reliée au drain du transistor de sortie M49. En particulier, le circuit échantillonneur-bloqueur CEB comprend un interrupteur INT commandé par le signal pulsé SPUL. L’interrupteur INT présente une première borne reliée à l’entrée du circuit échantillonneur-bloqueur CEBIN. L’interrupteur INT présente une deuxième borne reliée à une première borne d’une résistance C14 du circuit échantillonneur-bloqueur. La résistance C14 présente une deuxième borne reliée à une sortie CEBOUT du circuit échantillonneur-bloqueur CEB. Le circuit échantillonneur-bloqueur CEB comprend en outre un condensateur C13 présentant une première borne reliée à la masse GND et une deuxième borne reliée à la sortie CEBOUT du circuit échantillonneur-bloqueur CEB et à la deuxième borne de la résistance C14. Les premiers moyens d’asservissement MA1 comprennent en outre un premier suiveur de tension ST1. Le premier suiveur de tension ST1 comprend également un premier amplificateur opérationnel AOP1 présentant une première entrée AIN11 reliée à la sortie CEBOUT du circuit échantillonneur-bloqueur CEB et une deuxième entrée AIN12 reliée au drain DM48 du transistor de référence M48. De préférence, la première entrée AIN11 est une entrée non inverseuse et la deuxième entrée AIN12 est une entrée inverseuse. L’amplificateur opérationnel AOP1 comprend une sortie AOUT1. Le premier suiveur de tension ST1 comprend en outre un transistor M51. De préférence, le transistor M51 est un transistor MOSFET. Le transistor M51 comprend une source SM51, un drain DM51 et une grille GM51. La source SM51 du transistor M51 est reliée au drain DM48 du transistor de référence M48 et à la deuxième entrée AIN12 de l’amplificateur opérationnel AOP1. Le drain DM51 du transistor M51 est relié à une source de tension VAL. La source de tension VAL peut être supérieure à une tension d’alimentation VDD en étant générée par un circuit élévateur de tension, par exemple un convertisseur à pompe de charge (en anglais « charge pump »). La grille GM51 du transistor M51 est reliée à la sortie AOUT1 de l’amplificateur opérationnel AOP1. Le circuit intégré CI comprend en outre un dispositif de référence de courant SC recevant une tension d’alimentation VDD. Le circuit intégré CI comprend en outre un transistor M43. De préférence, le transistor M43 est également un transistor MOSFET. Le transistor M43 est identique au transistor M45 ou bien de dimensions respectant un même rapport entre les dimensions des transistors M43 et M45 et les courant circulant au travers de ces derniers. Le transistor M43 présente une source SM43, un drain DM43 et une grille GM43. La source SM43 du transistor M43 est reliée à la masse GND. Le drain DM43 du transistor M43 est relié au dispositif de référence de courant SC. La grille GM43 du transistor M43 est reliée à la grille GM45 du transistor de correspondance M45 et est polarisée de telle manière à ce que les deux transistors soient passants. Le potentiel de drain du transistor M43 définit une tension de référence statique VREF. Le circuit intégré comprend en outre des deuxièmes moyens d’asservissement MA2 configurés pour appliquer la tension de référence statique VREF sur la source SM48 du transistor de référence M48 ainsi que sur le drain du transistor de correspondance DM45. Les deuxièmes moyens d’asservissement MA2 comprennent un deuxième suiveur de tension ST2. Le deuxième suiveur de tension ST2 comprend un deuxième amplificateur opérationnel AOP2. L’amplificateur opérationnel AOP2 présente une première entrée AIN21 reliée au dispositif de référence de courant SC et au drain DM43 du transistor M43. L’amplificateur opérationnel AOP2 présente également une deuxième entrée AIN22 reliée à la source SM48 du transistor de référence M48 et au drain DM45 du transistor de correspondance M45 par l’intermédiaire d’un circuit RC. De préférence, la première entrée AIN21 de l’amplificateur opérationnel AOP2 est une entrée non inverseuse et la deuxième entrée AIN22 de l’amplificateur est une entrée inverseuse. Le circuit RC comprend une résistance Rg présentant une première borne reliée à la deuxième entrée AIN22 de l’amplificateur opérationnel AOP2 et une deuxième borne reliée à la source SM48 du transistor de référence M48 et au drain DM45 du transistor de correspondance M45. Le circuit RC comprend également un condensateur C1B présentant une première borne reliée à la masse GND et une deuxième borne reliée à la première borne de la résistance Rg et à la deuxième entrée AIN22 de l’amplificateur opérationnel AOP2. L’amplificateur opérationnel AOP2 comprend en outre une sortie AOUT2 reliée à la grille GM48 du transistor de référence M48 et à la grille GM49 du transistor de sortie M49. Ainsi, la grille GM48 du transistor de référence M48 est polarisée par l’amplificateur opérationnel AOP2. Le deuxième amplificateur opérationnel AOP2 permet d’asservir le potentiel de source SM48 du transistor M48, et donc le potentiel de drain du transistor M45, au potentiel de drain du transistor M43, c’est-à-dire à tension de référence statique VREF. De la sorte, le courant de drain du transistor de correspondance M45 est égal au courant de drain du transistor M43 (ou alors leur rapport est le même que celui des dimensions des transistors M43 et M45), du fait que ces deux transistors M43 et M45 sont identiques (ou de dimensions respectant un même rapport) et présentent une même tension drain-source et une même tension grille-source. Ainsi, le courant de drain du transistor de référence M48 est également égal au courant de drain du transistor de correspondance M45, et donc égal au courant de drain du transistor M43, ou respecte un rapport égal au rapport entre les dimensions des transistors M43 et M45. Par ailleurs, la grille GM48 du transistor de référence M48 étant reliée à la grille GM49 transistor de sortie M49, le potentiel de grille du transistor de référence M49 est égal au potentiel de grille du transistor de référence M48. En outre, du fait de l’égalité entre le rapport de dimensions entre le transistor de référence M48 et le transistor de sortie M49 et le rapport de dimensions entre le transistor de correspondance M45 et le transistor de commutation M44, ainsi que du fait que les grilles du transistor de référence M48 et du transistor de sortie M49 soient au même potentiel, et du fait que les moyens d’asservissement MA1 garantissent que le potentiel de drain du transistor de référence M48 soit égal au potentiel de drain du transistor de sortie M49, et du fait que le transistor M44 reçoit sur sa grille un potentiel égal au potentiel de grille des transistors M43 et M45 lorsque ce transistor M44 est passant, le potentiel de source du transistor de sortie M49 est égal au potentiel de source du transistor de référence M48. Par ailleurs, le circuit échantillonneur-bloqueur CEB permet de mesurer le potentiel de drain du transistor M49. Ce potentiel est appliqué sur le drain du transistor de référence M48 via l’amplificateur opérationnel AOP1 et le transistor M51 du premier suiveur de tension ST1. Ainsi, le potentiel de drain du transistor de sortie M49 est égal au potentiel de drain du transistor de référence M48. La tension drain-source du transistor de sortie M49 est donc égale à la tension drain-source du transistor de référence M48. De même la tension grille-source du transistor de sortie M49 est égale à la tension grille-source du transistor de référence M48. Aussi, les tensions grille-source et drain-source des transistors M44 et M45 sont égales. Cela permet d’obtenir un courant de drain du transistor de sortie M49 correspondant au courant de référence circulant dans le transistor de référence M48 et amplifié par le rapport entre les dimensions entre les transistors M48 et M49 et les transistors M45 et M44. De la sorte, le circuit intégré de pilote côté bas permet d’obtenir une alimentation précise d’une diode laser. Un tel circuit de pilote côté bas permet ainsi de réduire la puissance consommée par le pilote de diode laser. Le circuit intégré de pilote côté bas peut être utilisé dans un capteur temps de vol comprenant une diode laser DL présentant une cathode connectée au drain du transistor de sortie du circuit intégré de pilote côté bas. La diode laser DL présente alors une anode recevant une tension VAN. Dans un procédé de commande d’une émission d’un rayonnement lumineux d’une diode laser DL selon un mode de mise en œuvre de l’invention, on utilise le circuit intégré de pilote côté bas décrit précédemment en relation avec la . Dans un tel procédé, l’émission d’un rayonnement lumineux est commandée à partir du signal pulsé SPUL délivré sur la grille GM44 du transistor de commutation M44 par l’intermédiaire du buffer BUF. Lorsque le signal pulsé SPUL est dans un état haut, le transistor de commutation M44 devient passant. La diode laser est alors traversée par un courant électrique. Cela permet à la diode laser DL d’émettre un rayonnement lumineux. Ce courant électrique est drainé par le circuit intégré de pilote côté bas. Comme indiqué précédemment, ce courant drainé est précis et permet donc une émission précise d’un rayonnement lumineux par la diode laser DL. Circuit intégré de pilote côté bas pour une diode laser comprenant : - un transistor de référence (M48), -un transistor de sortie (M49) présentant un drain configuré pour être connecté à une diode laser, et une grille reliée à une grille du transistor de référence, - un transistor de commutation (M44) présentant une grille configurée pour recevoir un signal pulsé (SPUL), un drain relié à une source du transistor de sortie, et une source reliée à un point froid (GND), - un transistor, dit transistor de correspondance (M45), présentant un drain relié à une source du transistor de référence et une source reliée au point froid, ce transistor de correspondance (M45) étant configuré pour obtenir sur son drain un potentiel de source du transistor de référence (M48) égal à un potentiel de source du transistor de sortie (M49), - des premiers moyens d’asservissement (MA1) configurés pour appliquer un potentiel de drain du transistor de sortie sur un drain du transistor de référence (M48), - des deuxièmes moyens d’asservissement (MA2) configurés pour appliquer une tension de référence statique (VREF) sur la source du transistor de référence (M48). Circuit intégré selon la revendication 1, dans lequel le transistor de correspondance (M45) présente des dimensions adaptées de sorte que le rapport entre des dimensions du transistor de correspondance (M45) et des dimensions du transistor de commutation (M44) soit le même que le rapport entre des dimensions transistor de référence (M48) et des dimensions du transistor de sortie (M49). Circuit intégré selon l’une quelconque des revendications 1 ou 2, dans lequel les premiers moyens d’asservissement (MA1) comprennent un premier suiveur de tension (ST1) configuré pour appliquer un potentiel de drain du transistor de sortie (M49) sur le drain du transistor de référence (M48). Circuit intégré selon la revendication 3 dans lequel le premier suiveur de tension (ST1) comprend : - un transistor (M51) présentant un drain relié à une source de tension (VAL) et une source reliée au drain du transistor de référence (M48), - un premier amplificateur opérationnel (AOP1) présentant une première entrée reliée au drain du transistor de sortie (M49) et une deuxième entrée reliée au drain du transistor de référence (M48) et une sortie reliée à une grille du transistor (M51) de ce premier suiveur de tension. Circuit intégré selon la revendication 4, dans lequel les premiers moyens d’asservissement (MA1) comprennent en outre un circuit échantillonneur-bloqueur (CEB) présentant une entrée reliée au drain du transistor de sortie (M49) et une sortie reliée à la première entrée du premier amplificateur opérationnel (AOP1). Circuit intégré selon la revendication 5, dans lequel le circuit échantillonneur-bloqueur (CEB) comprend : - un interrupteur (INT) présentant une première borne reliée à l’entrée du circuit échantillonneur-bloqueur, l’interrupteur étant configuré pour être commandé selon le signal pulsé (SPUL), - une résistance (C14) présentant une première borne reliée à une deuxième borne de l’interrupteur, et une deuxième borne reliée à la sortie du circuit échantillonneur-bloqueur (CEB), - un condensateur (C13) présentant une première borne reliée au point froid et une deuxième borne reliée à la sortie du circuit échantillonneur-bloqueur (CEB). Circuit intégré selon l’une des revendications 1 à 6, comprenant une source de courant de référence (SC) et un transistor (M43) présentant une grille reliée à une grille du transistor de correspondance (M45) et polarisée au même potentiel que la grille (GM44) du transistor de commutation (M44) lorsque ce dernier est passant, un drain relié à la source de courant et une source reliée au point froid, la tension de référence statique étant la tension au drain du transistor (M43) relié à la source de courant (SC), la grille du transistor (M43) reliée à la source de courant étant polarisée de sorte que ces deux transistors (M43, M45) soient passant, et dans lequel le transistor (M43) relié à la source de courant est identique au transistor de correspondance (M45), ou présente des dimensions permettant d’obtenir un rapport entre les dimensions de ce transistor (M43) relié à la source de courant et les dimensions du transistor de correspondance (M45) égal à un rapport entre les courants circulant dans ce transistor (M43) relié à la source de courant et dans le transistor de correspondance (M45). Circuit intégré selon l’une des revendications 1 à 7, dans lequel les deuxièmes moyens d’asservissement (MA2) comprennent un deuxième suiveur de tension (ST2) configuré pour polariser la grille du transistor de référence (M48) et la grille du transistor de sortie (M49), le deuxième suiveur de tension (ST2) étant configuré pour appliquer la tension de référence statique sur le potentiel de source du transistor de référence (M48). Circuit intégré selon la revendication 8, dans lequel le deuxième suiveur de tension (ST2) comprend un deuxième amplificateur opérationnel (AOP2) présentant : - une première entrée reliée à la source de courant (SC) et au drain du transistor (M43) relié à la source de courant, - une deuxième entrée reliée à la source du transistor de référence (M48) et au drain du transistor de correspondance(M45), - une sortie reliée à la grille du transistor de référence (M48) et à la grille du transistor de sortie (M49). Circuit intégré selon la revendication 9, dans lequel le deuxième suiveur de tension (ST2) comprend en outre : - un condensateur (C1B) présentant une première borne reliée au point froid (GND) et une deuxième borne reliée à la deuxième entrée du deuxième amplificateur opérationnel (AOP2), et - une résistance (Rg) présentant une première borne reliée à la deuxième borne du condensateur (C1B), et une deuxième borne reliée à la source du transistor de référence (M48) et au drain du transistor de correspondance(M45). Circuit intégré selon l’une des revendications 1 à 10 comprenant en outre un condensateur de découplage (C15) présentant une première borne reliée au point froid et une deuxième borne reliée à la grille du transistor de référence (M48) et à la grille du transistor de sortie (M49). Circuit intégré selon l’une des revendications 7 à 11 dans lequel le transistor de référence (M48), le transistor de sortie (M49), le transistor de commutation (M44), le transistor de correspondance (M45), le transistor (M43) relié à la source de courant et le transistor (M51) du premier suiveur de tension sont des transistors de type MOSFET. Capteur temps de vol comprenant un circuit intégré selon l’une des revendications 1 à 12, et une diode laser connectée à ce circuit intégré. Procédé de commande d’une diode laser (DL), comprenant : - une connexion à la diode laser, d’un drain d’un transistor de sortie d’un circuit intégré de pilote côté bas, le circuit intégré comportant en outre : ○ un transistor de référence (M48) ayant une grille reliée à la grille du transistor de sortie (M49), ○ un transistor de commutation (M44) présentant un drain relié à une source du transistor de sortie, et une source reliée à un point froid (GND), ○ un transistor, dit transistor de correspondance (M45), présentant un drain relié à une source du transistor de référence et une source reliée au point froid, ○ des premiers moyens d’asservissement (MA1), et ○ des deuxièmes moyens d’asservissement (MA2), le procédé comprenant en outre : - une délivrance d’un signal pulsé (SPUL) sur la grille du transistor de commutation (M44), et procédé dans lequel en présence de ce signal pulsé : -le transistor de correspondance (M45) délivre sur son drain un potentiel de source du transistor de référence (M48) égal à un potentiel de source du transistor de sortie (M49), - les premiers moyens d’asservissement (MA1) appliquent un potentiel de drain du transistor de sortie sur un drain du transistor de référence (M48), - les deuxièmes moyens d’asservissement (MA2) appliquent une tension de référence statique (VREF) sur la source du transistor de référence (M48), et -le drain du transistor de sortie draine un courant depuis la diode laser (DL) pour l’émission d’un rayonnement lumineux par cette diode laser (DL).