FR 3117267 A1 20220610 FR 2012697 A 20201204 Puce électronique comprenant un premier circuit intégré (101-a), un deuxième circuit intégré (101-b), une première liaison (102-a) reliant le premier circuit intégré (101-a) et le deuxième circuit intégré (101-b), une deuxième liaison (102-b) reliant le premier circuit intégré (101-a) et le deuxième circuit intégré (101-b), un composant monté en surface (104), le composant (104) étant configuré et placé pour limiter une perturbation électromagnétique de la première liaison (102-a) sur la deuxième liaison (102-b). Figure pour l’abrégé : Fig. 1-a Puce électronique DOMAINE DE L'INVENTION L'invention concerne, de façon générale, les puces électroniques comportant plusieurs circuits intégrés reliés par des liaisons électriques. Plus particulièrement elle concerne les puces dans lesquelles une isolation électromagnétique est réalisée entre ces liaisons. ETAT DE LA TECHNIQUE On connait des puces électroniques comprenant plusieurs circuits intégrés reliés ensemble par des liaisons. Ces puces sont utilisées, par exemple, dans les systèmes de télécommunications pour réaliser une formation de faisceaux ( Beamforming en anglais). Ces systèmes de télécommunications peuvent, par exemple, suivre la norme 3GPP 5G. Ces systèmes comprennent des émetteurs et des récepteurs qui présentent des puces électroniques comprenant plusieurs circuits intégrés dédiés à différentes fonctions ou à différentes voies. Les différentes liaisons doivent généralement être isolées entre elles, afin que les signaux transmis sur une liaison ne perturbent pas, par rayonnement électromagnétique, l’une des autres liaisons. Cependant, les possibilités d’isolation sont limitées par la surface des circuits intégrés, le volume du boitier de la puce et d’autres contraintes. On connait pour réaliser cette isolation l’utilisation d’une plaque métallique placée entre les liaisons électriques devant être isolées. Cette plaque permet de limiter les perturbations électromagnétiques, en particulier le champ magnétique, de l’une des liaisons sur les autres liaisons. Cependant, le montage d’une plaque métallique est compliqué à réaliser, en particulier car cette plaque ne doit pas bouger durant l’injection de résine servant à réaliser le boitier. Ceci implique l’ajout d’étapes durant la réalisation du boitier et augmente son coût. Il y a donc un besoin pour un nouveau type de puce électronique comprenant un dispositif d’isolation entre des liaisons reliant deux circuits intégrés qui ne présente pas la complexité de réalisation des dispositifs actuels. A cet effet, on prévoit selon l'invention une puce électronique. Cette puce électronique comprend un premier circuit intégré, un deuxième circuit intégré, une première liaison reliant le premier circuit intégré et le deuxième circuit intégré, une deuxième liaison reliant le premier circuit intégré et le deuxième circuit intégré. La puce électronique comprend un composant monté en surface, le composant étant configuré et placé pour limiter une perturbation électromagnétique de la première liaison sur la deuxième liaison. Dans cette puce électronique, les liaisons entre les deux circuits intégrés sont isolées l’une de l’autre sans nécessiter la présence d’une plaque métallique. Cette isolation est réalisée par le composant monté en surface, qui présente deux faces recouvertes d’une couche métallique et donc permet l’isolation entre les deux liaisons. De plus, ce composant monté en surface est plus stable qu’une plaque métallique et facilite donc l’étape d’injection de résine. En effet de par sa forme géométrique, son volume et son empreinte sur le support, le composant monté en surface peut supporter une pression supérieure en la répartissant sur les différentes faces de son volume. Dans un mode de réalisation, le premier circuit intégré, le deuxième circuit intégré et le composant sont fixés sur une même face d’un même support plat. Le composant est fixé sur une zone du support plat délimitée par la première liaison, la deuxième liaison, un bord du premier circuit intégré et un bord du deuxième circuit intégré. Dans un mode de réalisation, la première liaison est formée par au moins un premier fil électrique et la deuxième liaison est formée par au moins un deuxième fil électrique. Dans un mode de réalisation, le composant est plus épais que le premier circuit intégré et que le deuxième circuit intégré. Dans un mode de réalisation, une distance entre le sommet du composant et le support plat est supérieure à une distance entre le sommet du premier circuit intégré et le support plat et une distance entre le sommet du deuxième circuit intégré et le support plat. Dans un mode de réalisation, la première liaison et la deuxième liaison sont contenues dans un volume compris entre le support plat et un plan s’étendant depuis une face du composant, la face est parallèle au support plat et est la face la plus éloignée du support plat. Dans un mode de réalisation, le composant comprend une première couche superficielle métallique en regard de la première liaison, une deuxième couche superficielle métallique en regard de la deuxième liaison et une couche isolante placée entre la première couche superficielle métallique et la deuxième couche superficielle métallique. Dans un mode de réalisation, le composant est un premier composant monté en surface, la puce électronique comprend un deuxième composant monté en surface placé sur le premier composant. Le premier composant et le deuxième composant sont configurés pour coopérer afin de limiter la perturbation électromagnétique. Dans un mode de réalisation, le deuxième composant comprend une première couche superficielle métallique en regard de la première liaison, une deuxième couche superficielle métallique en regard de la deuxième liaison et une couche isolante placée entre la première couche superficielle métallique du deuxième composant et la deuxième couche superficielle métallique du deuxième composant. Dans un mode de réalisation, la première couche superficielle métallique du premier composant est coplanaire avec la première couche superficielle métallique du deuxième composant et la deuxième couche superficielle métallique du premier composant est coplanaire avec la deuxième couche superficielle métallique du deuxième composant. DESCRIPTION DES FIGURES D’autres caractéristiques, buts et avantages de l’invention ressortiront de la description qui suit, qui est purement illustrative et non limitative et qui doit être lue en regard des dessins annexés sur lesquels : Les figures 1-a à 1-c représentent une puce électronique de l’invention. Les figures 2-a et 2-b représentent une puce électronique de l’invention. DESCRIPTION DETAILLEE DE L'INVENTION Les figures 1-a à 1-c représentent une partie d’une puce électronique. Cette puce comprend un premier circuit intégré 101-a et un deuxième circuit intégré 101-b. Ces deux circuits 101-a et 101-b sont reliés par une première liaison électrique 102-a et une deuxième liaison électrique 102-b. La puce comprend également un composant de type monté en surface 104 (SMD Surface Mounted Device en anglais). Ce composant 104 est de forme parallélépipédique. Il comprend un sandwich d’une couche de matériau isolant électrique 104-1, par exemple de la céramique, entourée d’une première couche superficielle métallique 104-2 et d’une deuxième couche superficielle métallique 104-3, par exemple du cuivre. L’une des couches superficielles métalliques est en regard de l’une des liaisons et l’autre est en regard de l’autre liaison. Le premier circuit 101-a, le deuxième circuit 101-b et le composant 104 sont montés et fixés sur une même face d’un même support plat 105 ( slug en anglais). Le composant 104 est, par exemple, brasé ou soudé sur le support 105. Le composant 104 est fixé sur une zone rectangulaire du support plat 105 délimitée par la première liaison 102-a, la deuxième liaison 102-b, un bord 106-a du premier circuit 101-a et un bord 106-b du deuxième circuit 101-b. Le composant 104 est configuré et placé pour limiter une perturbation électromagnétique générée par un signal transmis via la première liaison 102-a sur la deuxième liaison 102-b. Pour ce faire le composant 104 est placé entre la première liaison 102-a et la deuxième liaison 102-b. Pour ce faire, le composant peut être configuré et placé pour que l’une ou les deux couches superficielles métalliques 104-2 ou 104-3 soient placées en coupure entre la première liaison 102-a et la deuxième liaison 102-b. Pour ce faire, le composant 104 peut être plus épais que le premier circuit 101-a et que le deuxième circuit 101-b. Pour ce faire, le composant 104 peut être configuré pour qu’une distance entre le support 105 et le sommet du composant 104 soit supérieure à une distance entre le support 105 et le sommet du premier circuit 101-a et à une distance entre le support 105 et le sommet du deuxième circuit 101-b. Pour ce faire, le composant 104 peut être configuré pour que la première liaison 102-a et la deuxième liaison 102-b soient contenues dans un volume compris entre le support 105 et un plan s’étendant depuis la face 104-F du composant 104 parallèle au support 105 et la plus éloignée du support 105. Différents types de composants montés en surface peuvent être utilisés. Cependant il est avantageux d’utiliser une capacité car elle se comporte comme un circuit ouvert vis-à-vis d’un courant continu, ou DC pour direct Current en anglais. La première liaison 102-a et la deuxième liaison 101-b peuvent être formées par des fils électriques ( Wire Bonding en anglais). Les figures 2-a et 2-b représentent un autre mode de réalisation dans lequel un premier composant monté en surface 104-a et un deuxième premier composant monté en surface 104-b sont placés l’un sur l’autre. Ce mode de réalisation permet de doubler l’épaisseur et de permettre ainsi une limitation plus importante des perturbations électromagnétiques d’une des liaisons sur une autre liaison. On considère dans la suite que le premier composant 104-a est placé sur le support 105 et que le deuxième composant 104-b est placé sur le premier composant 104-a. Pour ce faire, la combinaison des deux composants 104-a et 104-b peut être plus épaisse que le premier circuit 101-a et que le deuxième circuit 101-b. Pour ce faire, la combinaison des deux composants 104-a et 104-b peut être configurée pour qu’une distance entre le support plat 105 et le sommet de la combinaison soit supérieure à une distance entre le support plat 105 et le sommet du premier circuit 101-a et à une distance entre le support plat 105 et le sommet du deuxième circuit 101-b. Pour ce faire, la combinaison des deux composants 104-a et 104-b peut être configurée pour que la première liaison 102-a et la deuxième liaison 102-b soient contenues dans un volume compris entre le support plat 105 et un plan s’étendant depuis la face 104-b-F du deuxième composant 104-b parallèle au support plat 105 et la plus éloignée du support plat 105. Le deuxième composant 104-b comprend également une couche de matériau isolant 104-b-1 entourée d’une première couche superficielle métallique 104-b-2 et d’une deuxième couche superficielle métallique 104-b-3 Dans ce mode de réalisation la première couche superficielle métallique 104-a-2 du premier composant 104-a est dans la continuité de et coplanaire avec la première couche superficielle métallique 104-b-2 du deuxième composant 104-b. De même la deuxième couche superficielle métallique 104-a-3 du premier composant 104-a est dans la continuité de et coplanaire avec la deuxième couche superficielle métallique 104-b-3 du deuxième composant 104-b. Puce électronique comprenant : - un premier circuit intégré (101-a), - un deuxième circuit intégré (101-b), - une première liaison (102-a) reliant le premier circuit intégré (101-a) et le deuxième circuit intégré (101-b), - une deuxième liaison (102-b) reliant le premier circuit intégré (101-a) et le deuxième circuit intégré (101-b), - un composant monté en surface (104), le composant (104) étant configuré et placé pour limiter une perturbation électromagnétique de la première liaison (102-a) sur la deuxième liaison (102-b). Puce électronique selon la revendication 1, le premier circuit intégré (101-a), le deuxième circuit intégré (101-b) et le composant (104) étant fixés sur une même face d’un même support plat (105), le composant (104) étant fixé sur une zone du support plat (105) délimitée par la première liaison (102-a), la deuxième liaison (102-b), un bord (106-a) du premier circuit intégré (101-a) et un bord (106-b) du deuxième circuit intégré (101-b). Puce électronique selon la revendication 1 ou 2, la première liaison (102-a) étant formée par au moins un premier fil électrique et la deuxième liaison (102-b) étant formée par au moins un deuxième fil électrique. Puce électronique selon l’une des revendications 1 à 3, le composant (104) étant plus épais que le premier circuit intégré (101-a) et que le deuxième circuit intégré (101-b). Puce électronique selon l’une des revendications 2 à 3, une distance entre le sommet du composant (104) et le support plat (105) étant supérieure à : - une distance entre le sommet du premier circuit intégré (101-a) et le support plat (105) et - une distance entre le sommet du deuxième circuit intégré (101-b) et le support plat (105). Puce électronique selon l’une des revendications 2 à 3, la première liaison (102-a) et la deuxième liaison (102-b) étant contenues dans un volume compris entre le support plat (105) et un plan s’étendant depuis une face (104-F) du composant (104), la face (104-F) étant parallèle au support plat (105) et étant la face (104-F) la plus éloignée du support plat (105). Puce électronique selon l’une des revendications 1 à 6, le composant (104) comprenant : - une première couche superficielle métallique (104-2) en regard de la première liaison (102-a), - une deuxième couche superficielle métallique (104-3) en regard de la deuxième liaison (102-b) et - une couche isolante (104-1) placée entre la première couche superficielle métallique (104-2) et la deuxième couche superficielle métallique (104-3). Puce électronique selon l’une des revendications 1 à 3, le composant (104) étant un premier composant monté en surface (104-a), la puce électronique comprenant un deuxième composant monté en surface (104-b) placé sur le premier composant (104-a), le premier composant (104-a) et le deuxième composant (104-b) étant configurés pour coopérer afin de limiter la perturbation électromagnétique. Puce électronique selon les revendications 7 et 8, le deuxième composant (104-b) comprenant : - une première couche superficielle métallique (104-b-2) en regard de la première liaison (102-a), - une deuxième couche superficielle métallique (104-b-3) en regard de la deuxième liaison (102-b) et - une couche isolante (104-b-1) placée entre la première couche superficielle métallique (104-b-2) du deuxième composant (104-b) et la deuxième couche superficielle métallique (104-b-3) du deuxième composant (104-b). Puce électronique selon la revendication 9, la première couche superficielle métallique (104-a-2) du premier composant (104-a) étant coplanaire avec la première couche superficielle métallique (104-b-2) du deuxième composant (104-b) et la deuxième couche superficielle métallique (104-a-3) du premier composant (104-a) étant coplanaire avec la deuxième couche superficielle métallique (104-b-3) du deuxième composant (104-b).