FR 3103581 A1 20210528 FR 1913077 A 20191122 Pompe de charge La présente description concerne un dispositif (4) comprenant : une pompe de charge (1) ; un premier circuit (2) configuré pour fournir un signal modulé en largeur d'impulsion (PWM-sig) en fonction d'un écart entre une tension de sortie (Vout) de la pompe de charge et une tension de consigne (Vref) ; et un deuxième circuit (3) configuré pour recevoir un signal périodique (clk) et pour conditionner la fourniture du signal périodique (clk) à une entrée de commande (E4) de la pompe de charge (1) en fonction de l'état du signal modulé en largeur d'impulsion (PWM-sig). Figure pour l'abrégé : Fig. 3 Pompe de charge La présente description concerne de façon générale les circuits électroniques, et plus particulièrement les circuits ou dispositifs électroniques comprenant une pompe de charge configurée pour fournir, à partir d'une tension d'alimentation, une tension de sortie ayant une valeur différente de celle de la tension de l'alimentation, par exemple une valeur plus élevée. Les pompes de charge connues comprennent généralement un ou plusieurs circuits ou étages de pompe de charge. Chaque étage comprend une capacité et des interrupteurs reliant des bornes de la capacité à des entrées et des sorties de l'étage. Chaque étage, couramment appelé circuit de pompe de charge à capacité commutée, est configuré pour que des charges soient fournies à la capacité lors d'une première phase de fonctionnement, et pour que des charges soient retirées de la capacité, par exemple pour être fournies à une sortie de l'étage, lors d'une deuxième phase de fonctionnement. Pour cela, les interrupteurs de l'étage sont séparés, ou répartis, en deux ensembles, les interrupteurs d'un de ces deux ensembles et de l'autre de ces deux ensembles étant respectivement fermés et ouverts lors de la première phase de fonctionnement, et respectivement ouverts et fermés lors de la deuxième phase de fonctionnement. En pratique, plusieurs premières et deuxièmes phases sont mises en oeuvre successivement, en alternant les premières et deuxièmes phases, sous le contrôle d'un signal de commande de la pompe de charge. Les pompes de charge connues et les dispositifs comprenant de telles pompes de charge présentent divers inconvénients. Il existe un besoin de pallier tout ou partie des inconvénients des dispositifs connus à pompe de charge. En particulier, il est souhaitable de pouvoir commander une valeur d'une tension de sortie de la pompe de charge. Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs à pompe de charge connus, notamment les inconvénients liés à la commande de la pompe de charge permettant de réguler une valeur d'une tension de sortie de la pompe de charge. Un mode de réalisation prévoit un dispositif comprenant : une pompe de charge ; un premier circuit configuré pour fournir un signal modulé en largeur d'impulsion en fonction d'un écart entre une tension de sortie de la pompe de charge et une tension de consigne ; et un deuxième circuit configuré pour recevoir un signal périodique et pour conditionner la fourniture du signal périodique à une entrée de commande de la pompe de charge en fonction de l'état du signal modulé en largeur d'impulsion. Selon un mode de réalisation, le deuxième circuit est configuré pour fournir uniquement des périodes complètes du signal périodique à l'entrée de commande de la pompe de charge. Selon un mode de réalisation, le deuxième circuit comprend une bascule D dont une entrée de synchronisation est configurée pour recevoir le signal périodique, dont une entrée de donnée est configurée pour recevoir le signal modulé en largueur d'impulsion et dont une sortie est configurée pour fournir un signal d'activation conditionnant la fourniture du signal périodique à l'entrée de commande de la pompe de charge. Selon un mode de réalisation, le deuxième circuit comprend en outre une porte logique dont une première entrée est configurée pour recevoir le signal d'activation, dont une deuxième entrée est configurée pour recevoir le signal périodique, et dont une sortie est reliée à l'entrée de commande de la pompe de charge, ladite porte logique étant configurée pour recopier le signal périodique sur la sortie de la porte logique uniquement quand le signal d'activation est dans un premier état. Selon un mode de réalisation, ladite porte logique est une porte ET. Selon un mode de réalisation, le premier circuit comprend : un amplificateur d'erreur configuré pour fournir un signal d'erreur représentatif de l'écart entre la tension de sortie et la tension de consigne ; un générateur de rampes périodiques ; et un comparateur dont une entrée est configurée pour recevoir le signal d'erreur, dont une autre entrée est configurée pour recevoir les rampes périodiques, et dont une sortie est configurée pour fournir le signal modulé en largeur d'impulsion. Selon un mode de réalisation, l'amplificateur d'erreur est un amplificateur proportionnel intégral dérivé. Selon un mode de réalisation, une fréquence du signal modulé en largueur d'impulsion est inférieure à une fréquence du signal périodique. Selon un mode de réalisation, la fréquence du signal modulé en largueur d'impulsion est au moins 10 fois plus faible, de préférence au moins 50 fois plus faible, que la fréquence du signal périodique. Selon un mode de réalisation, une période du signal périodique est inférieure à 1 µs. Selon un mode de réalisation, la pompe de charge est configurée pour recevoir un potentiel d'alimentation et un potentiel de référence, la pompe de charge comprenant au moins un circuit de pompe de charge comportant : une capacité ; deux ensembles d'interrupteurs configurés pour être commandés à partir d'un signal disponible sur l'entrée de commande de sorte qu'un premier des deux ensembles soit commandé en opposition de phase par rapport au deuxième des deux ensembles ; une première entrée configurée pour recevoir un premier potentiel ; et une sortie configurée pour fournir un deuxième potentiel, de préférence égal à la somme du premier potentiel et du potentiel d'alimentation. Selon un mode de réalisation, ledit au moins un circuit de pompe de charge comporte en outre : une deuxième entrée configurée pour recevoir le potentiel de référence ; et une troisième entrée configurée pour recevoir le potentiel d'alimentation. Selon un mode de réalisation, ledit au moins un circuit de pompe de charge comporte : un premier interrupteur du premier ensemble reliant la première entrée du circuit de pompe de charge à une première borne de la capacité ; un deuxième interrupteur du premier ensemble reliant la deuxième entrée du circuit de pompe de charge à une deuxième borne de la capacité ; un troisième interrupteur du deuxième ensemble reliant la première borne de la capacité à la sortie du circuit de pompe de charge ; et un quatrième interrupteur du deuxième ensemble reliant la deuxième borne de la capacité à la troisième entrée du circuit de pompe de charge. Selon un mode de réalisation, la pompe de charge comprend plusieurs circuits de pompe de charge connectés en série, les uns à la suite des autres. Selon un mode de réalisation, la première entrée d'un premier desdits circuits de pompe de charge est configurée pour recevoir le potentiel d'alimentation et la sortie d'un dernier desdits circuits de pompe de charge est configurée pour fournir la tension de sortie, chacun des circuits de pompe de charge entre le premier circuit de pompe de charge et le dernier circuit de pompe de charge ayant sa première entrée connectée à la sortie du circuit de pompe de charge précédant et sa sortie connectée à la première entrée du circuit de pompe de charge suivant. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente, sous la forme d'un circuit, un exemple d'une pompe de charge du type auquel s'appliquent les modes de réalisation décrits ; la figure 2 représente, sous la forme d'un circuit, un autre exemple d'une pompe de charge du type auquel s'appliquent les modes de réalisation décrits ; la figure 3 représente, de manière schématique et sous la forme de blocs, un mode de réalisation d'un dispositif à pompe de charge ; la figure 4 représente des chronogrammes illustrant le fonctionnement du dispositif de la figure 3 selon un mode de mise en oeuvre ; et la figure 5 représente un mode de réalisation plus détaillé du dispositif de la figure 3. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les systèmes, circuits et dispositifs à pompe de charge connus n'ont pas été détaillés, les modes de réalisation décrits étant compatibles avec ces systèmes, circuits et dispositifs connus. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. On appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. La figure 1 représente, sous la forme d'un circuit, un exemple d'une pompe de charge 1 du type auquel s'appliquent les modes de réalisation décrits. La pompe de charge 1 comprend une entrée E1 configurée pour recevoir un potentiel d'alimentation Vdd et une entrée E2 configurée pour recevoir un potentiel de référence, typiquement la masse GND. Le potentiel Vdd est référencé par rapport à la masse GND. Plus particulièrement, l'entrée E1 est connectée à un noeud ou un rail conducteur 11 mis au potentiel Vdd, l'entrée E2 étant connectée à un noeud ou un rail conducteur 13 mis au potentiel GND. La pompe de charge 1 comprend en outre une sortie S1 configurée pour fournir un potentiel Vout de sortie référencé par rapport à la masse GND. Plus particulièrement, la sortie S1 est connectée à une borne d'une capacité Cout dont l'autre borne est connectée à la masse GND. Dans cet exemple, le potentiel Vout est, en régime statique ou stationnaire, égal à plus d'une fois le potentiel d'alimentation. La pompe de charge 1 comprend en outre une entrée E4 de commande configurée pour recevoir un signal de commande cmd. Dans cet exemple, la pompe de charge 1 comprend un unique circuit élémentaire de pompe de charge CP. Le circuit CP comprend une entrée e1 configurée pour recevoir un premier potentiel, et une sortie s1 configurée pour fournir un deuxième potentiel égal, en régime statique, à un multiple du premier potentiel, et, plus particulièrement ici, égal à deux fois le premier potentiel, les premier et deuxième potentiels étant référencés par rapport à la masse GND. Dans cet exemple, l'entrée e1 du circuit CP est connectée à l'entrée E1 de la pompe de charge 1, la sortie s1 du circuit CP étant connectée à la sortie S1 de la pompe de charge. Le circuit CP comprend une entrée e2 configurée pour recevoir le potentiel de référence, ici la masse GND, de la pompe de charge 1. Dans cet exemple, l'entrée e2 est connectée à l'entrée E2 de la pompe de charge 1 et reçoit le potentiel de masse GND. Le circuit CP comprend en outre une entrée e4 configurée pour recevoir un signal de commande du circuit CP. Dans cet exemple, l'entrée e4 est connectée à l'entrée E4 de la pompe de charge 1 et reçoit le signal cmd. Le circuit CP comprend aussi une entrée e3 configurée pour recevoir le potentiel d'alimentation Vdd de la pompe de charge 1, l'entrée e3 du circuit CP étant connectée à l'entrée E1 de la pompe de charge 1, bien que cette connexion ne soit pas représentée en figure 1. Dans cet exemple, le circuit CP comprend une capacité C. Le circuit CP comprend en outre un premier ensemble de deux interrupteurs IT11 et IT12, et un deuxième ensemble de deux interrupteurs IT21 et IT22. L'interrupteur IT11 relie une première borne 15 de la capacité C à l'entrée e1. L'interrupteur IT12 relie une deuxième borne 17 de la capacité C à l'entrée e2. L'interrupteur IT21 relie la borne 15 de la capacité C à la sortie s1. L'interrupteur IT22 relie la borne 17 de la capacité C à l'entrée e3. Les interrupteurs IT11, IT12, IT21 et IT22 sont commandés à partir du signal reçu par l'entrée e4 du circuit CP, dans cet exemple le signal cmd, de sorte que les interrupteurs IT11 et IT12 du premier ensemble soient commandés en opposition de phase par rapport aux interrupteurs IT21 et IT22 du deuxième ensemble. Dit autrement, lorsque le signal binaire sur l'entrée e4 est dans un premier état binaire, par exemple lors de chaque première phase de fonctionnement du circuit CP, les deux interrupteurs IT11 et IT12 sont fermés et les deux interrupteurs IT21 et IT22 sont ouverts. La capacité C reçoit alors le potentiel Vdd sur sa borne 15 et le potentiel GND sur sa borne 17. Lorsque le signal sur l'entrée e4 est dans un deuxième état binaire, par exemple lors de chaque deuxième phase de fonctionnement du circuit CP, les deux les deux interrupteurs IT11 et IT12 sont ouverts et les deux interrupteurs IT21 et IT22 sont fermés. La capacité C reçoit alors le potentiel Vdd sur sa borne 17. Il en résulte que, en régime statique, le potentiel sur la borne 15 de la capacité C, donc sur la sortie s1 du circuit CP, est égal à deux fois le potentiel Vdd. La pompe de charge 1 de l'exemple de la figure 1 permet donc de fournir, en régime statique, un potentiel Vout égal à deux fois le potentiel Vdd, ou, dit autrement, égal à la somme du potentiel Vdd reçue par son entrée E1 et du potentiel Vdd d'alimentation. On peut prévoir que la pompe de charge 1 comprenne plusieurs étages CP reliés en parallèle et/ou en série, de manière que la pompe de charge 1 fournisse, en régime statique, un potentiel Vout plus grand que deux fois le potentiel Vdd. La figure 2 représente, sous la forme d'un circuit, un autre exemple d'une pompe de charge 1 du type auquel s'appliquent les modes de réalisation décrits. Plus exactement, la pompe de charge 1 de la figure 2 est similaire à la pompe de charge 1 de la figure 1, à la différence qu'elle comprend N étages CP tel que décrit en figure 1, les étages CP étant ici référencés CPi (CP1, CP2, ..., CPN-1, CPN) avec i entier allant de 1 à N. Dans cet exemple, les étages CPi sont connectés en série. Plus particulièrement, la pompe de charge 1 comprend un premier étage CP1 dont l'entrée e1 est connectée à l'entrée E1 de la pompe de charge, et un dernier étage CPN dont la sortie s1 est connectée à la sortie S1 de la pompe de charge 1. Chaque étage CPi entre le premier étage CP1 et le dernier étage CPN a son entrée e1 connectée à la sortie s1 de l'étage précédant, et sa sortie s1 connectée à l'entrée e1 de l'étage suivant. Dit autrement, pour i compris entre 2 et N-1, un étage CPi donné a son entrée e1 connectée à la sortie s1 de l'étage CPi-1, et sa sortie s1 connectée à l'entrée e1 de l'étage CPi+1. En outre, tous les étages CPi ont leurs entrées e3 connectées à l'entrée E1 de la pompe de charge 1, et leurs entrées e2 connectées à l'entrée E2 de la pompe de charge 1. Par ailleurs, les étages sont commandés à partir du signal cmd. Plus particulièrement, dans cet exemple, les étages sont commandés de manière que deux étages successifs soient commandés en opposition de phase. Dit autrement, lorsque qu'un étage CPi donné est dans sa première phase de fonctionnement où ses deux interrupteurs IT11 et IT12 sont fermés et ses deux interrupteurs IT21 et IT22 sont ouverts, l'étage CPi+1 suivant, s'il y en a un, et l'étage CPi-1 précédant, s'il y en a un, sont dans leur deuxième phase de fonctionnement où leurs deux interrupteurs IT11 et IT12 sont ouverts et leurs deux interrupteurs IT21 et IT22 sont fermés. De manière réciproque, lorsqu'un étage CPi donné est dans sa deuxième phase de fonctionnement où ses deux interrupteurs IT11 et IT12 sont ouverts et ses deux interrupteurs IT21 et IT22 sont fermés, l'étage CPi+1 suivant, s'il y en a un, et l'étage CPi-1 précédant, s'il y en a un, sont dans leur première phase de fonctionnement où leurs deux interrupteurs IT11 et IT12 sont fermés et leurs deux interrupteurs IT21 et IT22 sont ouverts. Dans cet exemple où les étages CPi sont connectés en série et où l'entrée E1 de la pompe de charge 1 reçoit le même potentiel Vdd que celui reçu par les entrées e3 des étages CPi, la sortie S1 de la pompe de charge 1 est configurée pour fournir, en régime statique, un potentiel Vout égal à N+1 fois le potentiel Vdd. Dans l'exemple représenté en figure 2, pour que deux étages successifs donnés CPi et CPi+1 soient commandés en opposition de phase, l'étage CPi reçoit le signal cmd et l'étage CPi+1 reçoit un signal ncmd complémentaire du signal cmd. Dit autrement, quand le signal cmd reçu par l'entrée e4 de l'étage CPi est dans son premier état binaire et que l'étage CPi est dans sa première phase de fonctionnement, le signal ncmd reçu par l'entrée e4 de l'étage CPi+1 est dans son deuxième état binaire et l'étage CPi+1 est dans sa deuxième phase de fonctionnement. De manière complémentaire, quand le signal cmd reçu par l'entrée e4 de l'étage CPi est dans son deuxième état binaire et que l'étage CPi est dans sa deuxième phase de fonctionnement, le signal ncmd reçu par l'entrée e4 de l'étage CPi+1 est dans son premier état binaire et l'étage CPi+1 est dans sa première phase de fonctionnement. Il serait souhaitable de pouvoir contrôler la valeur du potentiel Vout. En effet, dans un système électronique donné, le potentiel Vdd a généralement une valeur constante, cette valeur constante pouvant varier dans le temps, notamment lorsque le potentiel Vdd est fourni par une batterie. En outre, les composants destinés à recevoir le potentiel Vout peuvent nécessiter une valeur spécifique du potentiel Vout pour fonctionner correctement, qui peut être différente de N+1 fois la valeur du potentiel Vdd. Par ailleurs, la valeur du potentiel Vout peut nécessiter d'être modifiée, ou ajustée, pendant le fonctionnement d'un système électronique comprenant la pompe de charge 1. Pour contrôler la valeur du potentiel Vout, on pourrait penser à ajouter un régulateur de tension entre le noeud 11 et l'entrée E1 de la pompe de charge pour contrôler la valeur du potentiel sur l'entrée E1, donc la valeur du potentiel Vout. Par exemple, un tel régulateur comprendrait un transistor MOS entre le noeud 11 et l'entrée E1, commandé par la sortie d'un amplificateur opérationnel dont une entrée inverseuse (-) serait connectée à la sortie S1 de la pompe de charge 1, et dont une entrée non inverseuse (+) serait connectée à un noeud d'application d'un signal de consigne. Toutefois, la prévision d'un tel transistor MOS entrainerait une chute de tension entre le noeud 11 et l'entrée E1, qui serait au minimum égale au produit de la résistance minimale à l'état passant du transistor par le courant Iin d'entrée sur la borne E1, le courant Iin étant égal à N+1 fois le courant Iout de sortie sur la borne S1. Ainsi, même avec un courant Iout relativement faible, par exemple de l'ordre d'une dizaine de milliampères, la chute de tension aux bornes du transistor pourrait être relativement élevée, par exemple de l'ordre d'un ou plusieurs dixièmes de volt. Ainsi, pour une valeur du potentiel Vdd donnée, la tension Vout maximale que la pompe de charge 1 serait en mesure de fournir serait réduite par rapport au cas où l'entrée E1 est directement connectée au noeud 11 comme cela est représenté en figures 1 et 2. Par ailleurs, en pratique, chaque étage CPi a une impédance de sortie Zout égale à l'inverse du produit de la capacité C par la fréquence fs de commutation du signal cmd, ce signal cmd étant de préférence commuté entre ses deux états binaires de manière périodique. Ainsi, le potentiel Vout disponible sur la sortie S1 de la pompe de charge 1 n'est pas égal à N+1 fois le potentiel Vdd, mais à N+1 fois le potentiel Vdd moins N fois le produit du courant Iout par l'impédance Zout. Ainsi, en diminuant l'impédance Zout, il est possible d'augmenter la valeur maximale du potentiel Vout que la pompe de charge 1 est en mesure de délivrer pour une valeur donnée du potentiel d'alimentation Vdd. L'impédance de sortie Zout de chaque étage CPi peut être réduite en augmentant la valeur de la capacité C et/ou la fréquence fs du signal cmd. Toutefois, augmenter la valeur de la capacité C entrainerait une augmentation de la surface occupée par la pompe de charge 1, ce qui n'est pas souhaitable. Ainsi, il est préférable d'avoir une fréquence fs aussi élevée que possible. De manière réciproque, pour un couple donné de valeurs des potentiels Vdd et Vout, donc pour une valeur donnée de l'impédance de sortie Zout des étages, augmenter la fréquence fs du signal cmd permet de réduire la capacité C, donc de diminuer la surface occupée par la pompe de charge. Ce qui précède s'applique à la pompe de charge 1 de la figure 1 pour laquelle N est égal à 1. Plus généralement, ce qui précède s'applique à n'importe quelle pompe de charge ayant un ou plusieurs étages de pompe de charge à capacité commutée, connectés en série et/ou en parallèle, que la pompe de charge soit configurée pour fournir un potentiel Vout plus élevé ou plus faible, en valeur absolue, que le potentiel d'alimentation qu'elle reçoit, le signe du potentiel Vout étant éventuellement opposé à celui du potentiel d'alimentation, par exemple dans le cas où la pompe de charge est configurée pour délivrer un potentiel Vout négatif à partir d'un potentiel d'alimentation positif. L'inventeur propose ici de conditionner la fourniture d'un signal périodique de commande à l'entrée E4 de la pompe de charge 1 en fonction de l'état d'un signal modulé en largeur d'impulsion sur la base d'un écart entre la valeur du potentiel Vout et une valeur de consigne du potentiel Vout. La fréquence du signal de commande fourni à l'entrée E4 est alors supérieure à la fréquence du signal modulé en largeur d'impulsion. De cette manière, la fréquence du signal périodique peut être choisie relativement élevée, par exemple supérieure à 10 MHz, voire à 50 MHz ou 100 MHz, ce qui permet par exemple de conserver une impédance Zout relativement faible. A titre d'exemple, la fréquence du signal périodique est supérieure à au moins dix fois la fréquence du signal modulé en largeur d'impulsion. En outre, le signal périodique a un rapport cyclique constant, par exemple égal à un demi, et, selon un mode de réalisation, l'inventeur prévoit que seules des périodes complètes du signal périodique soient fournies à l'entrée E4. De cette façon, la fréquence du bruit lié à la génération du signal modulé en largeur d'impulsion, et surtout les fréquences du bruit de commutation lié aux ouvertures et fermetures des interrupteurs de la pompe de charge 1 en synchronisme avec le signal périodique sont connues et peuvent être choisies pour ne pas perturber le fonctionnement d'un système électronique comprenant la pompe de charge 1. La figure 3 représente, de manière très schématique et sous la forme de blocs, un mode de réalisation d'un dispositif 4 à pompe de charge dans lequel la fourniture d'un signal périodique de commande à la pompe de charge est conditionnée par un signal modulé en largeur d'impulsion. Dans cet exemple, la pompe de charge du dispositif 4 est une pompe de charge 1 telle qu'illustrée par la figure 1 ou 2. Le dispositif 4 comporte un circuit 2 configuré pour fournir un signal PWM-sig modulé en largeur d'impulsion, sur la base de l'écart entre le potentiel Vout de sortie de la pompe de charge 1 et un potentiel Vref représentatif d'une valeur de consigne du potentiel Vout, le potentiel Vref étant référencé à la masse. Plus particulièrement, le circuit 2 comprend une entrée 21 configurée pour recevoir le potentiel Vout, l'entrée 21 étant connectée à la sortie S1 de la pompe de charge 1. Le circuit 2 comprend en outre une entrée 23 configurée pour recevoir le potentiel Vref, l'entrée 23 étant connectée à un noeud 25 d'application du potentiel Vref. Le circuit 2 comprend une sortie 27 configurée pour fournir le signal binaire PWM-sig. Le dispositif 4 comporte en outre un circuit 3 configuré pour conditionner, en fonction de l'état du signal PWM-sig, la fourniture d'un signal binaire périodique clk de rapport cyclique constant, par exemple égal à un demi, à l'entrée E4 de commande de la pompe de charge. Par exemple, le circuit 3 est configuré pour que le signal cmd reçu par l'entrée E4 de la pompe de charge soit identique au signal clk quand le signal PWM-sig est dans son premier état binaire, par exemple l'état haut, et pour que le signal cmd soit maintenu dans un état binaire donné, par exemple à l'état bas, quand le signal PWM-sig est dans son deuxième état binaire, par exemple l'état bas. Plus particulièrement, le circuit 3 comprend une entrée 31 reliée à la sortie 27 du circuit 2 de manière à recevoir un signal représentatif du signal PWM-sig, de préférence l'entrée 31 étant connectée à la sortie 27 pour recevoir le signal PWM-sig. Le circuit 3 comprend en outre une entrée 33 configurée pour recevoir le signal périodique, ou signal d'horloge, clk. Le circuit 3 comprend une sortie 35 connectée à l'entrée E4, configurée pour fournir le signal cmd à partir des signaux PWM-sig et clk. Selon un mode de réalisation, le circuit 3 est configuré pour ne fournir que des périodes entières du signal clk à l'entrée E4 de la pompe de charge. Dit autrement, le circuit 3 est configuré pour que, lorsque le signal PWM-sig commute de son deuxième état binaire à son premier état binaire, le signal cmd soit maintenu à son deuxième état binaire jusqu'au début d'une période suivante du signal clk, le signal cmd étant ensuite égal au signal clk jusqu'à ce que le signal PWM-sig commute de son premier état binaire à son deuxième état binaire. De manière similaire, le circuit 3 est configuré pour que, lorsque le signal PWM-sig commute de son premier état binaire à son deuxième état binaire, le signal cmd soit égal au signal clk jusqu'à la fin de la période courante du signal clk, le signal cmd étant ensuite maintenu à son deuxième état binaire jusqu'à ce que le signal PWM-sig commute de son deuxième état binaire à son premier état binaire. Du fait que le signal cmd ne comprend que des périodes entières du signal clk, toutes les fréquences du bruit lié à la commutation des interrupteurs de la pompe de charge 1 sont connues. Cela permet, par exemple, de sélectionner la fréquence fs du signal clk de sorte que ces fréquences du bruit de commutation ne perturbent pas d'autres dispositifs d'un système électronique comprenant le dispositif 4. La figure 4 représente des chronogrammes illustrant le fonctionnement du dispositif 4 de la figure 3 selon un mode de mise en oeuvre. Plus particulièrement, la figure 4 représente un chronogramme du signal clk de période Ts et de rapport cyclique un demi (en haut en figure 4), un chronogramme du signal PWM-sig de période T (au milieu en figure 4) et un chronogramme du signal cmd (en bas en figure 4). Dans ce mode de mise en oeuvre, le circuit 3 est configuré pour ne transmettre que des périodes complètes du signal clk. A un instant t0, le signal PWM-sig est dans son premier état binaire, dans cet exemple l'état haut. Le signal PWM-sig commute à son deuxième état binaire, dans cet exemple l'état bas, à un instant t1 postérieur à l'instant t0, au milieu d'une période Ts du signal clk se terminant à un instant t2 postérieur à l'instant t1. Ainsi, entre les instants t0 et t2, le signal cmd est identique au signal clk. Après l'instant t2, le signal cmd est maintenu à son deuxième état binaire, dans cet exemple l'état bas, au moins jusqu'à la commutation suivante du signal PWM-sig à son premier état binaire à un instant t3 postérieur à l'instant t2. A l'instant t3, la commutation du signal PWM-sig intervient au milieu d'une période Ts du signal clk. Le signal cmd est alors maintenu à son deuxième état binaire jusqu'au début de la période Ts suivante du signal clk, à un instant t4 postérieur à l'instant t3. A un instant t5 postérieur à l'instant t4, le signal PWM-sig commute à son deuxième état binaire, au milieu d'une période Ts du signal clk se terminant à un instant t6 postérieur à l'instant t5. Ainsi, entre les instants t4 et t6, le signal cmd est identique au signal clk. Après l'instant t6, le signal cmd est maintenu à son deuxième état binaire, au moins jusqu'à la commutation suivante du signal PWM-sig à son premier état binaire, à un instant t7 postérieur à l'instant t6. A l'instant t7, la commutation du signal PWM-sig intervient au milieu d'une période Ts du signal clk. Le signal cmd est alors maintenu à son deuxième état jusqu'au début de la période Ts suivante du signal clk, à un instant t8 postérieur à l'instant t7. A un instant t9 postérieur à l'instant t8, le signal PWM-sig commute à son deuxième état binaire, au milieu d'une période Ts du signal clk se terminant à un instant t10 postérieur à l'instant t9. Ainsi, entre les instants t8 et t10, le signal cmd est identique au signal clk. Après l'instant t10, le signal cmd est maintenu à son deuxième état binaire, au moins jusqu'à la commutation suivante du signal PWM-sig à son premier état binaire, à un instant t11 postérieur à l'instant t10. A l'instant t11, la commutation du signal PWM-sig intervient au milieu d'une période Ts du signal clk. Le signal cmd est alors maintenu à son deuxième état jusqu'au début de la période Ts suivante du signal clk, à un instant t12 postérieur à l'instant t11. A partir de l'instant t12, le signal cmd est identique au signal clk. Dans une variante (non illustrée) de mise en oeuvre où le circuit 3 est configuré pour fournir le signal clk à l'entrée E4 de la pompe de charge 1 uniquement quand le signal PWM-sig est dans son premier état binaire, le signal cmd est identique au signal clk entre les instants t0 et t1, entre les instants t3 et t5, entre les instants t7 et t9, et à partir de l'instant t11, le signal cmd étant en outre maintenu à son deuxième état binaire entre les instants t1 et t3, entre les instants t5 et t7, et entre les instants t9 et t11. La figure 5 illustre un mode de réalisation plus détaillé du dispositif 4 de la figure 3, dans le cas où le circuit 3 est configuré pour ne fournir que des périodes complètes du signal clk à l'entrée E4 de la pompe de charge. Dans le mode de réalisation de la figure 5, le circuit 2 comprend un amplificateur d'erreur 50, un générateur GENR de rampes périodiques R, et un comparateur 51. L'amplificateur d'erreur 50 est configuré pour fournir un signal error représentatif de l'écart entre le potentiel Vout et sa valeur de consigne. Ainsi, l'amplificateur d'erreur 50 comprend une première entrée reliée à l'entrée 21 du circuit 2, une deuxième entrée connectée à l'entrée 23, et une sortie fournissant le signal error. A titre d'exemple, la valeur du signal error augmente quand le potentiel Vout diminue par rapport à sa valeur de consigne. Bien que cela ne soit pas représenté en figure 5, un circuit configuré pour fournir, à la première entrée de l'amplificateur 50, un potentiel représentatif du potentiel Vout mais dont les valeurs sont compatibles avec le fonctionnement de l'amplificateur d'erreur 50 peut être prévu dans le circuit 2. Ce circuit, par exemple un pont diviseur résistif, relie alors l'entrée 21 du circuit 2 à la première entrée de l'amplificateur d'erreur 50. En variante, ce circuit d'adaptation du niveau du potentiel Vout peut être externe au circuit 2, et relie alors la sortie de la pompe de charge 1 à l'entrée 21 du circuit 2. La mise en oeuvre de l'amplificateur d'erreur 50, par exemple avec un amplificateur de type PID (proportionnel intégral dérivé), et, le cas échéant, d'un circuit d'adaptation du niveau du potentiel Vout, est à la portée de l'homme du métier. Le circuit GENR est configuré pour fournir des rampes R de potentiel périodiques, la période des rampes R étant égale à la période T du signal PWM-sig. A titre d'exemple, les rampes R sont des rampes croissantes de potentiel référencé par rapport à la masse, par exemple des rampes de potentiel allant d'une valeur nulle à une valeur égale à Vdd. La mise en oeuvre du générateur GENR de rampes R est à la portée de l'homme du métier. Le comparateur 51 comprend une entrée, par exemple inverseuse (-), configurée pour recevoir le signal R et connectée à la sortie du générateur GENR sur laquelle sont disponibles les rampes R de potentiel. Le comparateur 51 comprend une autre entrée, par exemple non inverseuse (+), configurée pour recevoir le signal error et connectée à la sortie du circuit 50. Le signal PWM-sig est disponible sur la sortie du comparateur 51 qui est reliée, de préférence connectée, à la sortie 27 du circuit 2. Ainsi, tant que le signal R est inférieur au signal error, le signal PWM-sig est dans son premier état binaire, dans cet exemple l'état haut, et dès que le signal R devient supérieur au signal error, le signal PWM-sig commute à son deuxième état binaire, dans cet exemple l'état bas. Ainsi, dans cet exemple, plus le potentiel Vout est bas par rapport à sa valeur de consigne, plus le signal error a une valeur élevée, et plus le signal PWM-sig reste longtemps à son premier état pour une période donnée du signal PWM-sig. Par ailleurs, dans le mode de réalisation de la figure 5, le circuit 3 comprend une bascule D ou flip-flop 53 et une porte logique 54. Une entrée D de donnée de la bascule 53 est configurée pour recevoir le signal PWM-sig et est connectée à l'entrée 31 du circuit 3. Une entrée de synchronisation de la bascule 53 est configurée pour recevoir le signal clk et est connectée à l'entrée 33 du circuit 3. Une sortie Q de la bascule 53 fourni un signal d'activation en. La porte logique 54, dans cet exemple une porte ET, est configurée pour recopier le signal clk sur sa sortie uniquement quand le signal d'activation en est dans un premier état binaire, dans cet exemple l'état haut. Plus particulièrement, une première entrée de la porte logique 54 est reliée, de préférence connectée, à la sortie Q de la bascule 53, une deuxième entrée de la porte 54 est reliée, de préférence connectée, à l'entrée 33 du circuit 3 de manière à recevoir le signal clk, et la sortie de porte 54 est reliée, de préférence connectée, à la sortie 35 du circuit 3. Le signal cmd est disponible sur la sortie de la porte 54. Ainsi, lors de chaque front montant du signal clk, l'état binaire du signal PWM-sig est recopié sur la sortie Q de la bascule 53, et est maintenu jusqu'au front montant suivant du signal clk. En outre, tant que le signal en est dans un état binaire correspondant au premier état binaire du signal PWM-sig, le signal clk est transmis sur la sortie de la porte 54, donc sur l'entrée E4 de la pompe de charge 1. Dans une variante (non illustrée) de mise en oeuvre où le circuit 3 est configuré pour fournir le signal clk à l'entrée E4 de la pompe de charge 1 uniquement quand le signal PWM-sig est dans son premier état binaire, la bascule 53 est omise et les entrées de la porte 54 sont reliées aux entrées respectives 31 et 33 du circuit 3. L'inventeur a constaté qu'avec un dispositif 4 du type de celui décrit en relation avec la figure 3 ou 5, la bande passante de la boucle comprenant les circuits 2 et 3 est par exemple égale à un dixième de la fréquence du signal PWM-sig. Par exemple, avec une fréquence du signal clk égale à 40 MHz, et une fréquence du signal PWM-sig 40 fois plus faible que la fréquence du signal clk, la bande passante de la boucle comprenant les circuits 2 et 3 est égale à 100 KHz, et le dispositif 4 peut donc réagir à un changement de la valeur du potentiel Vout ou du potentiel Vref en quelques dizaines de microsecondes, par exemple en moins de 100 µs. Bien que l'on ait décrit une pompe de charge 1 comprenant des étages CPi en série, l'homme du métier est en mesure de prévoir un dispositif 4 dans lequel les étages CPi de la pompe de charge 1 sont associés en parallèle et éventuellement en série. Par exemple, la pompe de charge 1 peut comprendre plusieurs ensembles comportant chacun plusieurs étages en parallèle, les ensembles étant connectés en série. Plus généralement, l'homme du métier est en mesure de prévoir un dispositif 4 dans lequel la pompe de charge 1 comprend un ou plusieurs étages de pompe de charge différents de ceux décrits en relation avec les figures 1 et 2, ces étages comprenant chacun au moins une capacité et des interrupteurs commandés à partir du signal cmd. Le cas échéant, l'homme du métier sera également en mesure d'adapter la façon dont ces étages sont commandés à partir du signal cmd reçu par la pompe de charge et décrit précédemment. Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. En particulier, pour chacun des signaux PWM-sig, clk et cmd, les états haut et bas indiqués à titre d'exemple pour ce signal peuvent être inversés, l'homme du métier étant en mesure d'adapter le dispositif 4 en conséquence. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus. En particulier, l'homme du métier est en mesure de prévoir d'autres mises en oeuvre des circuits 2 et 3 que celles décrites en relation avec la figure 5. Dispositif (4) comprenant : une pompe de charge (1) ; un premier circuit (2) configuré pour fournir un signal modulé en largeur d'impulsion (PWM-sig) en fonction d'un écart entre une tension de sortie (Vout) de la pompe de charge et une tension de consigne (Vref) ; et un deuxième circuit (3) configuré pour recevoir un signal périodique (clk) et pour conditionner la fourniture du signal périodique (clk) à une entrée de commande (E4) de la pompe de charge (1) en fonction de l'état du signal modulé en largeur d'impulsion (PWM-sig). Dispositif selon la revendication 1, dans lequel le deuxième circuit (3) est configuré pour fournir uniquement des périodes complètes du signal périodique (clk) à l'entrée de commande (E4) de la pompe de charge (1). Dispositif selon la revendication 1 ou 2, dans lequel le deuxième circuit (3) comprend une bascule D (53) dont une entrée de synchronisation est configurée pour recevoir le signal périodique (clk), dont une entrée de donnée (D) est configurée pour recevoir le signal modulé en largueur d'impulsion (PWM-sig) et dont une sortie (Q) est configurée pour fournir un signal d'activation (en) conditionnant la fourniture du signal périodique (clk) à l'entrée de commande (E4) de la pompe de charge (1). Dispositif selon la revendication 3, dans lequel le deuxième circuit (3) comprend en outre une porte logique (54) dont une première entrée est configurée pour recevoir le signal d'activation (en), dont une deuxième entrée est configurée pour recevoir le signal périodique (clk), et dont une sortie (cmd) est reliée à l'entrée de commande (E4) de la pompe de charge (1), ladite porte logique étant configurée pour recopier le signal périodique (clk) sur la sortie (cmd) de la porte logique (54) uniquement quand le signal d'activation (en) est dans un premier état. Dispositif selon la revendication 4, dans lequel ladite porte logique (54) est une porte ET. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel le premier circuit (2) comprend : un amplificateur d'erreur (50) configuré pour fournir un signal d'erreur (error) représentatif de l'écart entre la tension de sortie (Vout) et la tension de consigne (Vref) ; un générateur (GENR) de rampes périodiques (R) ; et un comparateur (51) dont une entrée est configurée pour recevoir le signal d'erreur (error), dont une autre entrée est configurée pour recevoir les rampes périodiques (R), et dont une sortie est configurée pour fournir le signal modulé en largeur d'impulsion (PWM-sig). Dispositif selon la revendication 6, dans lequel l'amplificateur d'erreur (50) est un amplificateur proportionnel intégral dérivé. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel une fréquence du signal modulé en largueur d'impulsion (PWM-sig) est inférieure à une fréquence du signal périodique (clk). Dispositif selon la revendication 8, dans lequel la fréquence du signal modulé en largueur d'impulsion (PWM-sig) est au moins 10 fois plus faible, de préférence au moins 50 fois plus faible, que la fréquence du signal périodique (clk). Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel une période (Ts) du signal périodique (clk) est inférieure à 1 µs. Dispositif selon l'une quelconque des revendications 1 à 10, dans lequel la pompe de charge (1) est configurée pour recevoir un potentiel d'alimentation (Vdd) et un potentiel de référence (GND), la pompe de charge (1) comprenant au moins un circuit de pompe de charge (CP, CP1, CP2, CPN-1, CPN) comportant : une capacité (C) ; deux ensembles d'interrupteurs (IT11, IT12, IT21, IT22) configurés pour être commandés à partir d'un signal (cmd) disponible sur l'entrée de commande (E4) de sorte qu'un premier (IT11, IT12) des deux ensembles soit commandé en opposition de phase par rapport au deuxième (IT21, IT22) des deux ensembles ; une première entrée (e1) configurée pour recevoir un premier potentiel ; et une sortie (s1) configurée pour fournir un deuxième potentiel, de préférence égal à la somme du premier potentiel et du potentiel d'alimentation (Vdd). Dispositif selon la revendication 11, dans lequel ledit au moins un circuit de pompe de charge (CP, CP1, CP2, CPN-1, CPN) comporte en outre : une deuxième entrée (e2) configurée pour recevoir le potentiel de référence (GND) ; et une troisième entrée (e3) configurée pour recevoir le potentiel d'alimentation (Vdd). Dispositif selon la revendication 12, dans lequel ledit au moins un circuit de pompe de charge (CP, CP1, CP2, CPN-1, CPN) comporte : un premier interrupteur (IT11) du premier ensemble reliant la première entrée (e1) du circuit de pompe de charge à une première borne (15) de la capacité (C) ; un deuxième interrupteur (IT12) du premier ensemble reliant la deuxième entrée (e2) du circuit de pompe de charge à une deuxième borne (17) de la capacité (C) ; un troisième interrupteur (IT21) du deuxième ensemble reliant la première borne (15) de la capacité (C) à la sortie (s1) du circuit de pompe de charge ; et un quatrième interrupteur (IT22) du deuxième ensemble reliant la deuxième borne (17) de la capacité à la troisième entrée (e3) du circuit de pompe de charge. Dispositif selon l'une quelconque des revendications 11 à 13, dans lequel la pompe de charge (1) comprend plusieurs circuits de pompe de charge connectés en série, les uns à la suite des autres. Dispositif selon les revendication 14, dans lequel la première entrée (e1) d'un premier (CP1) desdits circuits de pompe de charge est configurée pour recevoir le potentiel d'alimentation (Vdd) et la sortie (s1) d'un dernier (CPN) desdits circuits de pompe de charge est configurée pour fournir la tension de sortie (Vout), chacun des circuits de pompe de charge (CP2, CPN-1) entre le premier (CP1) circuit de pompe de charge et le dernier (CPN) circuit de pompe de charge ayant sa première entrée (e1) connectée à la sortie (s1) du circuit de pompe de charge précédant et sa sortie (s1) connectée à la première entrée (e1) du circuit de pompe de charge suivant.