FR 3106019 A1 20210709 FR 2000098 A 20200107 PROCEDE DE FABRICATION D’UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT POUR APPLICATIONS RADIOFRÉQUENCES L’invention se rapport à un procédé de fabrication d’une structure de type semi-conducteur sur isolant (10), comprenant les étapes suivantes : - fourniture d’un substrat de type FD-SOI (1) comprenant successivement, depuis sa base vers son sommet : un substrat monocristallin (2) présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et présentant un dopage d’un premier type P ou N, une couche électriquement isolante (3) présentant une épaisseur comprise entre 20 nm et 400 nm, une couche monocristalline (4) comprenant un dopage du premier type, - traitement thermique du substrat de type FD-SOI (1) à une température supérieure ou égale à 1175°C pendant un temps supérieur ou égal à 1h, afin de former une jonction P-N (5) dans le substrat. L’invention se rapporte également à une telle structure de type semi-conducteur sur isolant. Figure pour l’abrégé : Fig. 2 PROCEDE DE FABRICATION D’UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT POUR APPLICATIONS RADIOFRÉQUENCES DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne un procédé de fabrication d’une structure de type semi-conducteur sur isolant, notamment pour des applications radiofréquences. L’invention se rapporte également à une structure de type semi-conducteur sur isolant obtenue par la mise en œuvre de ce procédé. ETAT DE LA TECHNIQUE Les structures de type semi-conducteur sur isolant sont des structures multicouches comprenant un substrat qui est généralement en silicium, une couche électriquement isolante agencée sur le substrat, qui est généralement une couche d’oxyde telle qu’une couche d’oxyde de silicium, et une couche semi-conductrice agencée sur la couche isolante, qui est généralement une couche de silicium. De telles structures sont dites structures « Semiconductor on Insulator » (acronyme SeOI) en anglais, en particulier « Silicon on Insulator » (SOI) lorsque le matériau semi-conducteur est du silicium. Parmi les structures SOI existantes, les structures dites « Fully-Depleted Silicon on Insulator » en anglais (acronyme FD-SOI) sont couramment utilisées pour des applications digitales. Les structures FD-SOI se caractérisent par la présence d’une couche mince d’oxyde, agencée sur un substrat support en silicium, et d’une couche semi-conductrice très mince agencée sur la couche d’oxyde, dite couche SOI. La couche d’oxyde se trouve entre le substrat et la couche SOI. La couche d’oxyde est alors dite « enterrée », et est appelée « BOX » pour « Buried OXide » en anglais. La couche SOI permet d’implémenter le canal de conduction de la structure FD-SOI. Du fait de la faible épaisseur et de l’uniformité de la couche de BOX et de la couche SOI, il n’est pas nécessaire de doper le canal de conduction, d’où le fait que la structure puisse fonctionner selon un mode totalement déplété. Les structures FD-SOI présentent des caractéristiques électrostatiques améliorées par rapport aux structures sans couche de BOX. La couche de BOX diminue la capacité électrique parasite entre la source et le drain, et permet également de réduire considérablement les fuites d’électrons depuis le canal de conduction vers le substrat en confinant le flux d’électrons dans le canal de conduction, réduisant ainsi les pertes de courant électrique et améliorant les performances de la structure. Les structures FD-SOI peuvent être compatibles avec des applications radiofréquences (RF), mais pâtissent cependant de l’apparition de pertes électriques dans ledit substrat. Pour pallier ces pertes électriques et améliorer les performances RF, il est connu d’utiliser un substrat, notamment de type SOI, présentant une haute résistivité électrique, ce type de substrat étant communément appelé « substrat HR » pour substrat à haute résistivité. Ce dernier est avantageusement combiné avec une couche de piégeage de charges (« trap-rich layer » en anglais). Cependant, ce type de substrat n’est pas compatible avec une utilisation de transistors dont la tension de seuil doit être contrôlée par une grille en face arrière (« back bias voltage » en anglais »). En effet, la présence de cette couche comportant des charges piégées gêne la polarisation en face arrière (application d’une différence de potentiel au niveau de la face arrière). La publication scientifique “Low loss Si-substrates enhanced using buried PN junctions for RF applications” (M. Rack, L. Nyssens, and J-P. Raskin, IEEE Electron device letters, vol. 40, Issue 5) décrit la formation de jonctions P-N agencées latéralement sous la couche électriquement isolante d’un substrat destiné à des applications radiofréquences. Par latéralement, on entend que deux régions respectivement dopées P et N sont agencées à une même profondeur du substrat, la jonction entre lesdites régions étant sensiblement perpendiculaire à la surface principale du substrat. Une telle jonction est obtenue par implantation de phosphore sur l’ensemble du substrat pour un dopage de type N suivie d’une implantation localisée de bore au travers d’un masque pour former des régions dopées P, puis d’un traitement thermique d’activation des dopants. Alors qu'un semi-conducteur dopé est un bon conducteur, la jonction ne laisse quasiment pas passer le courant électrique, empêchant ainsi la propagation de champs électriques parasites. Un inconvénient résultant d’un agencement latéral de la jonction P-N comme décrit dans la publication scientifique est qu’il nécessite une étape de lithographie pour la formation du masque et deux étapes d’implantation, ce qui représente un surcoût important. BREVE DESCRIPTION DE L'INVENTION Un but de l’invention est de proposer un procédé de fabrication d’une structure de type semi-conducteur sur isolant permettant de surmonter les inconvénients mentionnés précédemment. L’invention vise à proposer un tel procédé de fabrication permettant de fabriquer une structure de type FD-SOI présentant de bonnes performances radiofréquences. A cette fin, l’invention propose un procédé de fabrication d’une structure de type semi-conducteur sur isolant, comprenant les étapes suivantes : fourniture d’un substrat de type FD-SOI comprenant successivement, depuis sa base vers son sommet : un substrat semi-conducteur monocristallin présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel comprise entre 20 et 40 old ppma, et présentant un dopage d’un premier type P ou N, une couche électriquement isolante présentant une épaisseur comprise entre 20 nm et 400 nm, une couche semi-conductrice monocristalline présentant un dopage du premier type, traitement thermique du substrat de type FD-SOI à une température supérieure ou égale à 1175°C pendant un temps supérieur ou égal à 1h, afin de former une jonction P-N dans le substrat semi-conducteur monocristallin à une profondeur déterminée par rapport à la couche électriquement isolante, par inversion du type de dopage dans une région de l’épaisseur dudit substrat qui s’étend depuis sa base jusqu’à la jonction P-N, dite première région, par la formation dans ledit substrat de donneurs thermiques par précipitation de l’oxygène interstitiel, et par la diffusion de dopants du premier type depuis la couche semi-conductrice monocristalline au travers de la couche électriquement isolante dans ledit substrat, pour former la première région du substrat de dopage d’un second type inverse du premier type et une deuxième région dopée du premier type située entre la première région et la couche électriquement isolante. La principale technique de mesure de l’oxygène interstitiel dans le silicium d’un substrat semi-conducteur est l’absorption infrarouge par spectrométrie infrarouge à transformée de Fourier (acronyme FTIR des termes anglo-saxons Fourier Transform InfraRed spectrometry). Cette mesure FTIR fournit une valeur d’un coefficient d’absorption α OX dû à l’oxygène interstitiel. La concentration en oxygène interstitiel est calculée à partir de ce coefficient d’absorption α OX , selon la méthode décrite notamment dans le document, « A Study of Oxygen Precipitation in Heavily Doped Silicon » (1989), Graupner, Robert Kurt, Dissertations and Theses, Paper 1218. Selon cette méthode, la concentration en oxygène en atome par cm 3 (at/cm 3 ) ou en tant que fraction de la quantité totale d’atomes présents en partie pour million (ppma) est obtenue en multipliant le coefficient d’absorption α OX par un facteur de conversion. La concentration en oxygène dont il est question dans l’invention (old ppma) est obtenue en utilisant le premier des quatre facteurs de conversion présentés dans la liste suivante, dit « old ASTM » (acronyme des termes anglo-saxons « American Society for Testing »), exprimé en ppma : Selon d’autres aspects, le procédé de fabrication de l’invention présente les différentes caractéristiques suivantes prises seules ou selon leurs combinaisons techniquement possibles : le substrat monocristallin est en silicium et/ou la couche monocristalline est une couche de silicium ; le substrat de type FD-SOI est obtenu par transfert d’une couche d’un substrat donneur sur un substrat receveur, selon les étapes suivantes : fourniture du substrat donneur comprenant une couche semi-conductrice monocristalline présentant un dopage de type P ou N, et une zone de fragilisation située dans la couche de silicium monocristallin délimitant la couche à transférer, et du substrat receveur semi-conducteur monocristallin, présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel comprise entre 20 et 40 old ppma, et un dopage de même type que celui de la couche de silicium monocristallin du substrat donneur, collage du substrat donneur sur le substrat receveur par l’intermédiaire d’une couche électriquement isolante présentant une épaisseur comprise entre 20 nm et 400 nm, détachement du substrat donneur le long de la zone de fragilisation, pour former le substrat de type FD-SOI ; le substrat de type FD-SOI est obtenu par transfert d’une couche d’un substrat donneur sur un substrat receveur, selon les étapes suivantes : fourniture du substrat donneur comprenant une couche semi-conductrice monocristalline présentant un dopage de type P ou N, et du substrat receveur semi-conducteur monocristallin, présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel comprise entre 20 et 40 old ppma, et un dopage de même type que celui de la couche semi-conductrice monocristalline du substrat donneur, collage du substrat donneur sur le substrat receveur par l’intermédiaire d’une couche électriquement isolante présentant une épaisseur comprise entre 20 et 400nm, amincissement du substrat donneur depuis la surface opposée au substrat receveur pour former la couche transférée, afin d’obtenir le substrat de type FD-SOI ; la zone de fragilisation est formée par implantation d’espèces atomiques dans le substrat donneur, afin de délimiter la couche à transférer ; le substrat receveur et la couche monocristalline du substrat donneur sont dopés P avec du bore ; la jonction P-N est formée à une profondeur comprise entre 1 µm et 5 µm à partir de la couche électriquement isolante ; la couche électriquement isolante comprend une couche d’oxyde de silicium. L’invention se rapporte également à une structure de type semi-conducteur sur isolant obtenue directement par la mise en œuvre du procédé de fabrication décrit précédemment, ladite structure de type semi-conducteur sur isolant comprenant successivement, depuis sa base vers son sommet : un substrat semi-conducteur monocristallin présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel comprise entre 20 et 40 old ppma, et comprenant : une première région comprenant un dopage de type P ou N, une deuxième région agencée sur la première région, comprenant un dopage de type inverse de celui de la première région, la deuxième région étant séparée de la première région par une jonction P-N, une couche électriquement isolante, une couche semi-conductrice monocristalline comprenant un dopage de type inverse de celui de la première région du substrat monocristallin. Selon d’autres aspects, la structure de l’invention présente les différentes caractéristiques suivantes prises seules ou selon leurs combinaisons techniquement possibles : la couche semi-conductrice monocristalline est dopée P avec du bore, et la première région du substrat est dopée N ; la jonction P-N est située à une profondeur comprise entre 1 µm et 5 µm à partir de la couche électriquement isolante ; la couche électriquement isolante comprend une couche d’oxyde de silicium ; le substrat monocristallin est en silicium et/ou la couche monocristalline est une couche de silicium. DESCRIPTION DES FIGURES D’autres avantages et caractéristiques de l’invention apparaîtront à la lecture de la description suivante donnée à titre d’exemple illustratif et non limitatif, en référence aux figures annexées suivantes : est un schéma d’un substrat de type FD-SOI ; est un schéma d’une structure de type semi-conducteur sur isolant comprenant une jonction P-N, conformément à l’invention ; est un schéma qui illustre l’inversion du dopage d’une portion du substrat monocristallin à haute résistivité électrique ; est un schéma qui illustre la diffusion du dopant de la couche monocristalline au travers de la couche électriquement isolante sous-jacente ; est un schéma qui illustre la formation d’une zone de fragilisation par implantation d’espèces atomiques dans un substrat donneur, selon un premier mode de réalisation ; est un schéma qui illustre le collage du substrat donneur sur un substrat receveur selon le premier mode de réalisation ; est un schéma qui illustre le décollement du substrat donneur le long de la zone de fragilisation, et le transfert d’une couche depuis le substrat donneur sur le substrat receveur, selon le premier mode de réalisation ; est un schéma qui illustre le collage du substrat donneur sur un substrat receveur selon un deuxième mode de réalisation ; est un schéma qui illustre l’amincissement du substrat donneur depuis la surface opposée au substrat receveur pour former la couche transférée ; est un graphe qui illustre le gain HD2 pour une structure de type semi-conducteur sur isolant avec ou sans jonction P-N dans le substrat à haute résistivité électrique, est un graphe qui illustre le gain S21 pour une structure de type semi-conducteur sur isolant avec ou sans jonction P-N dans le substrat à haute résistivité électrique ; est un graphe qui illustre la résistivité d’une structure de type semi-conducteur sur isolant avec ou sans jonction P-N dans le substrat à haute résistivité électrique. DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L’INVENTION L’invention concerne un procédé de fabrication d’une structure de type semi-conducteur sur isolant, ainsi qu’une telle structure. Le procédé de fabrication de l’invention permet de fabriquer des structures de type semi-conducteur sur isolant comprenant une jonction P-N conférant à ladite structure de bonnes propriétés radiofréquences, et ce de manière simple et peu coûteuse. On fournit initialement un substrat de type FD-SOI, représenté schématiquement sur la figure 1 sous la référence 1, qui comprend successivement, depuis sa base vers son sommet, un substrat semi-conducteur monocristallin 2, une couche électriquement isolante 3, et une couche semi-conductrice monocristalline 4. Le substrat monocristallin 2 est un substrat à haute résistivité électrique, et présente ainsi une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm. De plus, le substrat monocristallin 2 est un substrat présentant une quantité élevée en oxygène, et présente ainsi une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma. L’oxygène est emprisonné dans la structure du substrat monocristallin, plus précisément dans les interstices situés entre les grains du matériau constitutif du substrat monocristallin, et est donc appelé « oxygène interstitiel ». Le substrat monocristallin à haute résistivité électrique et quantité élevée en oxygène interstitiel est également désigné en tant que substrat HR HiOi (réunion des acronymes des termes anglo-saxons « High Resistivity » et « High Oxygen »). De préférence, le substrat monocristallin est en silicium. Le substrat monocristallin présente un dopage d’un premier type P ou N. Dans le cas d’un dopage de type N, le substrat monocristallin 2 est de préférence dopé par du phosphore, et de manière davantage préférée, le substrat monocristallin est en silicium dopé par du phosphore. Dans le cas d’un dopage de type P, le substrat monocristallin 2 est de préférence dopé par du bore, et de manière davantage préférée, le substrat monocristallin est en silicium dopé par du bore. La couche électriquement isolante 3, également désignée en tant que couche BOX, en ce qu’elle est agencée entre le substrat monocristallin 2 sous-jacent et la couche monocristalline 4 sus-jacente, présente une épaisseur comprise entre 20 nm et 400 nm. De préférence, la couche électriquement isolante 3 comprend une couche d’oxyde de silicium. La couche monocristalline 3 présente un dopage du premier type. En d’autres termes, si le substrat monocristallin est dopé P, alors la couche monocristalline est également dopée P. Et si le substrat monocristallin est dopé N, alors la couche monocristalline est également dopée N. De préférence, la couche monocristalline est une couche de silicium. Selon le procédé de l’invention, on applique un traitement thermique au substrat de type FD-SOI à une température supérieure ou égale à 1175°C, pendant un temps supérieur ou égal à 1h. Pendant ledit traitement thermique, il se forme une jonction P-N, référencée 5, dans le substrat monocristallin 2 à une profondeur déterminée par rapport à la couche électriquement isolante 3, comme l’illustre la figure 2. Plus précisément, le traitement thermique provoque l’inversion du type de dopage dans une région de l’épaisseur du substrat monocristallin 2. Cette région 6, dite première région, s’étend depuis la base du substrat monocristallin jusqu’à la jonction P-N. La jonction P-N marque alors la frontière entre la première région 6, et la région restante 7 du substrat monocristallin, dite deuxième région, qui s’étend depuis la jonction P-N jusqu’à la couche électriquement isolante 3. Tandis que le dopage de la première région 6 du substrat monocristallin est inversé, le dopage de la deuxième région 7 reste quant à lui le même qu’avant le traitement thermique. Plus en détails, lorsque le substrat monocristallin 2 est dopé P, alors à l’issue du traitement thermique, la première région 6 est dopée N (dopage inversé) et la deuxième région 7 est dopée P (dopage conservé). Lorsque le substrat monocristallin 2 est dopé N, alors à l’issue du traitement thermique, la première région 6 est dopée P (dopage inversé) et la deuxième région 7 est dopée N (dopage conservé). L’inversion du dopage de la première région, aboutissant à la formation de la jonction P-N est rendue possible par les trois caractéristiques suivantes : le dopage N ou P de la couche monocristalline 4, la concentration élevée en oxygène interstitiel du substrat monocristallin 2, la température du traitement thermique supérieure ou égale à 1175°C, pendant un temps supérieur ou égal à 1 heure. La présence de la jonction P-N associée à la haute résistivité électrique du substrat cristallin 2, comprise entre 500 Ω.cm et 30 kΩ.cm, permet d’obtenir une structure présentant de très bonnes propriétés radiofréquences. Ces propriétés seront illustrées dans la suite du présent texte. L’ajustement de ces trois caractéristiques permet de contrôler la formation de la jonction P-N, et en particulier sa profondeur dans le substrat monocristallin 2 depuis la couche électriquement isolante 3. Les paramètres du procédé, tels que par exemple les trois caractéristiques mentionnées précédemment, sont ajustés de manière à former la jonction P-N à une profondeur comprise entre 1 µm et 5 µm à partir de la couche électriquement isolante. Le traitement thermique fait précipiter l’oxygène interstitiel présent dans le substrat monocristallin 2, ce qui forme des donneurs thermiques de type oxydes de soufre S x O y dotés de charges excédentaires venant doper le matériau du substrat monocristallin, et ainsi inverser le dopage de ce dernier. Ce premier phénomène est représenté schématiquement sur la figure 3, sur laquelle le dopage du matériau du substrat monocristallin par les donneurs thermiques est représenté par les flèches verticales ascendantes 8. Par ailleurs, le traitement thermique provoque la diffusion des dopants de la couche monocristalline 4, tels que le bore ou le phosphore, au travers de la couche électriquement isolante 3 qui est suffisamment fine, jusque dans le substrat monocristallin 2. Ces dopants peuvent également être utilisés pour contrôler la formation de la jonction P-N, et en particulier sa profondeur dans le substrat monocristallin depuis la couche électriquement isolante. Ce deuxième phénomène est représenté schématiquement sur la figure 4, sur laquelle la diffusion des dopants au travers de la couche électriquement isolante est représenté par les flèches verticales descendantes 9. Ce premier et ce deuxième phénomène conduisent à la formation de la première région du substrat de dopage d’un second type inverse du premier type, et à la formation de la deuxième région dopée du premier type, située entre la première région et la couche électriquement isolante, visibles sur la structure 10 de type semi-conducteur sur isolant de la figure 2. Le procédé de l’invention offre l’avantage de permettre à ces deux phénomènes de se produire grâce aux trois caractéristiques listées précédemment, sans nécessité d’étapes de traitement supplémentaires. En particulier, contrairement à la jonction P-N latérale décrite dans l’article de M. Rack et al précité, la formation de la jonction P-N dans l’épaisseur du substrat dans la présente invention ne nécessite aucune implantation localisée de dopants ni aucun dépôt de masque sur le substrat. Selon un mode de réalisation préféré, le substrat de type FD-SOI est obtenu par transfert d’une couche d’un substrat donneur sur un substrat receveur. Selon une première alternative de ce mode de réalisation illustré sur les figures 5A, 5B, et 5C, on fournit un substrat donneur 20 comprenant une couche monocristalline 21, de préférence une couche de silicium, présentant un dopage de type P ou N, et une zone de fragilisation 23 située dans la couche monocristalline délimitant la couche à transférer 24, telle qu’illustrée sur la figure 5A. La couche monocristalline 24 à transférer est de préférence une couche de silicium. On fournit également un substrat receveur monocristallin 30, de préférence en silicium, présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et un dopage de même type que celui de la couche de silicium monocristallin du substrat donneur. En référence à la figure 5B, on réalise alors le collage du substrat donneur 20 sur le substrat receveur 30 par l’intermédiaire d’une couche électriquement isolante 22 présentant une épaisseur comprise entre 20 nm et 400 nm. La couche électriquement isolante 22 se trouve alors entre le substrat donneur 20 et le substrat receveur 30. La couche électriquement isolante 22 peut provenir du substrat donneur ou du substrat receveur, c’est-à-dire qu’elle peut se trouver initialement sur le substrat donneur ou sur le substrat receveur avant collage. En référence à la figure 5C, on procède alors au détachement du substrat donneur 20 le long de la zone de fragilisation 23, pour obtenir le substrat de type FD-SOI. De préférence, le transfert de la couche 24 du substrat donneur 20 vers le substrat receveur 30 est réalisée conformément au procédé Smart Cut™, dans lequel la zone de fragilisation 23 est formée par implantation d’espèces atomiques, telles que par exemple des atomes d’hydrogène et/ou d’hélium, dans le substrat donneur, puis le substrat donneur est détaché le long de ladite zone de fragilisation. Selon une deuxième alternative de ce mode de réalisation illustré sur les figures 6A et 6B, on fournit un substrat donneur 20 comprenant une couche semi-conductrice monocristalline 21, de préférence une couche de silicium, présentant un dopage de type P ou N. La couche monocristalline 21 est de préférence une couche de silicium. On fournit également un substrat receveur monocristallin 30, de préférence en silicium, présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et un dopage de même type que celui de la couche de silicium monocristallin du substrat donneur. En référence à la figure 6A, on réalise alors le collage du substrat donneur 20 sur le substrat receveur 30 par l’intermédiaire d’une couche électriquement isolante 22 présentant une épaisseur comprise entre 20 nm et 400 nm. La couche électriquement isolante 22 se trouve alors entre le substrat donneur 20 et le substrat receveur 30. La couche électriquement isolante 22 peut provenir du substrat donneur ou du substrat receveur, c’est-à-dire qu’elle peut se trouver initialement sur le substrat donneur ou sur le substrat receveur avant collage. En référence à la figure 6B, on procède alors à un amincissement du substrat donneur 20 depuis la surface opposée au substrat receveur pour former la couche transférée 24, afin d’obtenir le substrat 1 de type FD-SOI. Les bonnes propriétés radiofréquences de la structure de type semi-conducteur sur isolant obtenue par le procédé décrit précédemment sont illustrées à l’aides des figures 7, 8, et 9. La figure 7 est un graphe qui illustre le gain HD2 (dBm) pour une structure de type semi-conducteur sur isolant avec ou sans jonction P-N dans le substrat à haute résistivité électrique. Le gain HD2 correspond au second harmonique, mesuré à une fréquence de 900 Mhz. Plus précisément, HD2 est l’harmonique généré par le substrat pouvant parasiter le fonctionnement d’un dispositif radiofréquence comprenant la structure selon l’invention. Plus le HD2 est faible, plus le substrat est isolant. Le HD2 est mesuré à travers une ligne coplanaire avec un point d’entrée et un point de sortie. Au point d’entrée, on impose une puissance P in (dBm), et en sortie on mesure la puissance P out qui se décompose en plusieurs harmoniques dont en particulier HD1 qui correspond à la puissance mesurée en sortie approximativement égale à la puissance d’entrée, et HD2 qui correspond à l’harmonique généré par le substrat. D’après le graphe de la figure 7, le gain HD2 obtenu pour la structure comprenant une jonction P-N (courbe C1) est inférieur à celui obtenu pour une structure sans jonction P-N (courbe C2). Ce décalage vers le bas de la courbe C2 par rapport à la courbe C1 correspond à une perte d’environ 10 dBm. Dès lors, le substrat à haute résistivité de la structure à jonction P-N est plus isolant électriquement que celui de la structure sans jonction P-N. La figure 8 est un graphe qui illustre le gain S21 (dB) pour une structure de type semi-conducteur sur isolant avec ou sans jonction P-N, en fonction de la fréquence (Hz). Le gain S21 correspond à une mesure de diaphonie ou bruit (appelé « cross-talk » en anglo-saxon) qui traduit la capacité de composants par rapport à d’autres de communiquer à travers le substrat, représentant ainsi la performance d’isolation du substrat. D’après le graphe de la figure 8, on observe une baisse du gain S21 obtenu pour la structure comprenant une jonction P-N (courbe C3) par rapport à celui obtenu pour une structure sans jonction P-N (courbe C4), entre 1e+3 Hz et 1e+8 Hz. Cette baisse de la courbe C4 par rapport à la courbe C3 correspond à un bruit réduit. La figure 9 est un graphe qui illustre la résistivité R (ohm.cm) d’une structure de type semi-conducteur sur isolant avec ou sans jonction P-N dans le substrat à haute résistivité électrique, en fonction de la fréquence (Hz). D’après le graphe de la figure 9, la résistivité obtenue pour la structure comprenant une jonction P-N (courbe C5) est supérieure à celle obtenue pour une structure sans jonction P-N (courbe C6). Ce décalage vers le bas de la courbe C5 par rapport à la courbe C6 correspond à une perte d’environ 1200 ohm.cm. Ceci confirme le fait que le substrat à haute résistivité de la structure à jonction P-N est plus isolant électriquement que celui de la structure sans jonction P-N. Les graphes des figures 7, 8, et 9 montrent ainsi que les performances radiofréquences de la structure de type semi-conducteur sur isolant de l’invention, comprenant une jonction P-N, sont fortement améliorées par rapport à celles d’une structure sans jonction P-N. Procédé de fabrication d’une structure de type semi-conducteur sur isolant (10), comprenant les étapes suivantes : - fourniture d’un substrat de type FD-SOI (1) comprenant successivement, depuis sa base vers son sommet : un substrat semi-conducteur monocristallin (2) présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et présentant un dopage d’un premier type P ou N, une couche électriquement isolante (3) présentant une épaisseur comprise entre 20 nm et 400 nm, une couche semi-conductrice monocristalline (4) présentant un dopage du premier type, - traitement thermique du substrat de type FD-SOI (1) à une température supérieure ou égale à 1175°C pendant un temps supérieur ou égal à 1h, afin de former une jonction P-N (5) dans le substrat semi-conducteur monocristallin (2) à une profondeur déterminée par rapport à la couche électriquement isolante (3), par inversion du type de dopage dans une région (6) de l’épaisseur dudit substrat qui s’étend depuis sa base jusqu’à la jonction P-N, dite première région, par la formation dans ledit substrat (2) de donneurs thermiques par précipitation de l’oxygène interstitiel, et par la diffusion de dopants du premier type depuis la couche semi-conductrice monocristalline (4) au travers de la couche électriquement isolante (3) dans ledit substrat (2), pour former la première région (6) du substrat de dopage d’un second type inverse du premier type et une deuxième région (7) dopée du premier type située entre la première région (6) et la couche électriquement isolante (3). Procédé de fabrication selon la revendication 1, dans lequel le substrat monocristallin (2) est en silicium et/ou la couche monocristalline (4) est une couche de silicium. Procédé de fabrication selon la revendication 1 ou la revendication 2, dans lequel le substrat de type FD-SOI (1) est obtenu par transfert d’une couche (24) d’un substrat donneur (20) sur un substrat receveur (30), selon les étapes suivantes : - fourniture du substrat donneur (20) comprenant une couche semi-conductrice monocristalline (21) présentant un dopage de type P ou N, et une zone de fragilisation (23) située dans la couche de silicium monocristallin (21) délimitant la couche à transférer (24), et du substrat receveur semi-conducteur monocristallin (30), présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et un dopage de même type que celui de la couche de silicium monocristallin (21) du substrat donneur (20), - collage du substrat donneur (20) sur le substrat receveur (30) par l’intermédiaire d’une couche électriquement isolante (22) présentant une épaisseur comprise entre 20 nm et 400 nm, - détachement du substrat donneur (20) le long de la zone de fragilisation (23), pour former le substrat de type FD-SOI (1). Procédé de fabrication selon la revendication 1 ou la revendication 2, dans lequel le substrat de type FD-SOI (1) est obtenu par transfert d’une couche (24) d’un substrat donneur (20) sur un substrat receveur (30), selon les étapes suivantes : - fourniture : du substrat donneur (20) comprenant une couche semi-conductrice monocristalline (21) présentant un dopage de type P ou N, et du substrat receveur semi-conducteur monocristallin (30), présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et un dopage de même type que celui de la couche semi-conductrice monocristalline (21) du substrat donneur (20), - collage du substrat donneur (20) sur le substrat receveur (30) par l’intermédiaire d’une couche électriquement isolante (22) présentant une épaisseur comprise entre 20 et 400nm, - amincissement du substrat donneur (20) depuis la surface opposée au substrat receveur (30) pour former la couche transférée (24), afin d’obtenir le substrat de type FD-SOI (1). Procédé selon la revendication 3, dans lequel la zone de fragilisation (24) est formée par implantation d’espèces atomiques dans le substrat donneur (20), afin de délimiter la couche à transférer (24). Procédé selon l’une quelconque des revendications 3 à 5, dans lequel le substrat receveur (30) et la couche monocristalline (21) du substrat donneur sont dopés P avec du bore. Procédé selon l’une quelconque des revendications précédentes, dans lequel la jonction P-N (5) est formée à une profondeur comprise entre 1 µm et 5 µm à partir de la couche électriquement isolante (3). Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche électriquement isolante (3) comprend une couche d’oxyde de silicium. Structure de type semi-conducteur sur isolant (10) obtenue directement par la mise en œuvre du procédé de fabrication selon l’une quelconque des revendications précédentes, ladite structure de type semi-conducteur sur isolant (10) comprenant successivement, depuis sa base vers son sommet : - un substrat semi-conducteur monocristallin (2) présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et comprenant : une première région (6) comprenant un dopage de type P ou N, une deuxième région (7) agencée sur la première région, comprenant un dopage de type inverse de celui de la première région (6), la deuxième région (7) étant séparée de la première région (6) par une jonction P-N (5), - une couche électriquement isolante (3), - une couche semi-conductrice monocristalline (4) comprenant un dopage de type inverse de celui de la première région (6) du substrat monocristallin. Structure de type semi-conducteur sur isolant (10) selon la revendication 9, dans laquelle la couche semi-conductrice monocristalline (4) est dopée P avec du bore, et la première région (6) du substrat est dopée N. Structure de type semi-conducteur sur isolant (10) selon la revendication 9 ou la revendication 10, dans laquelle la jonction P-N (5) est située à une profondeur comprise entre 1 µm et 5 µm à partir de la couche électriquement isolante (3). Structure de type semi-conducteur sur isolant (10) selon l’une quelconque des revendications 9 à 11, dans laquelle la couche électriquement isolante (3) comprend une couche d’oxyde de silicium. Structure de type semi-conducteur sur isolant (10) selon l’une quelconque des revendications 9 à 12, dans laquelle le substrat monocristallin (2) est en silicium et/ou la couche monocristalline (4) est une couche de silicium.