FR 3107410 A1 20210820 FR 2101442 A 20210215 Selon un aspect, il est proposé un circuit intégré comprenant un amplificateur de puissance comportant: - une succession d’au moins deux étages amplificateurs (DS, PS) comportant un premier étage amplificateur (DS) configuré pour recevoir en entrée un signal radiofréquence et un dernier étage amplificateur (PS) configuré pour délivrer en sortie un signal radiofréquence amplifié, - un circuit de sûreté comprenant: ○ des moyens de contrôle (CM) configurés pour comparer une tension du signal radiofréquence amplifié (RFAMP) à une tension seuil (VTH), ○ des moyens de réduction (GRM) de gain configurés pour réduire une tension de polarisation d’un étage amplificateur en amont (DS) du dernier étage (PS) lorsque la tension du signal radiofréquence amplifié (RFAMP) est supérieure à la tension seuil (VTH). Figure pour l’abrégé: Fig 1 AMPLIFICATEUR DE PUISSANCE RADIOFREQUENCE Des modes de réalisation et de mise en œuvre concernent les amplificateurs de puissance radiofréquence, notamment les amplificateurs de puissance à plusieurs étages amplificateurs. Un amplificateur de puissance radiofréquence est généralement utilisé pour amplifier un signal radiofréquence avant de le délivrer à une antenne radioélectrique. Les amplificateurs de puissance à plusieurs étages (en anglais «multi-stage amplifiers») sont généralement utilisés pour obtenir un gain élevé entre un signal arrivant en entrée de l’amplificateur de puissance et un signal en sortie de l’amplificateur de puissance. En particulier, un amplificateur de puissance à plusieurs étages peut comprendre un étage d’attaque (en anglais «driver stage») et un étage de puissance (en anglais «power stage»). Le dernier étage amplificateur, en particulier l’étage de puissance, comprend une sortie reliée à une antenne radiofréquence. Les amplificateurs à plusieurs étages peuvent être utilisés dans des dispositifs destinés à l’Internet des Objets (connu également par l’acronyme IOT de l’anglais «Internet of Things»). Chaque étage amplificateur peut être un amplificateur CMOS (acronyme de l’anglais («Complementary Metal Oxide Semiconductor»). L’antenne radioélectrique présente une impédance qui peut varier selon l’environnement dans lequel l’antenne radioélectrique est placée. En particulier, dans certains environnements, notamment lorsque l’antenne radioélectrique se trouve à proximité d’un élément métallique, son impédance peut varier de sorte que l’antenne ne soit plus adaptée par rapport à l’amplificateur de puissance. En d’autres termes, l’antenne présente un rapport d’ondes stationnaires élevé. Ces variations d’impédances peuvent entraîner des surtensions en sortie de l’amplificateur de puissance par rapport à un fonctionnement nominale de l’antenne. Or, le dernier étage amplificateur de l’amplificateur de puissance n’est pas toujours configuré pour subir de telles surtensions. En particulier, le dernier étage amplificateur peut comprendre des transistors ayant une plage de fonctionnement sécurisé en-dessous de ces surtensions. Ainsi, les surtensions peuvent endommager le dernier étage amplificateur de l’amplificateur de puissance. Afin de résoudre cet inconvénient, le dernier étage amplificateur de certains amplificateurs de puissance comprend un composant haute tension dédié, comme par exemple des transistors LDMOS ou des transistors MOS avec un oxyde épais. Un tel composant haute tension dédié présente notamment une tension de claquage supérieure à 15V. Néanmoins, de tels composants haute fréquence sont moins performants en hautes fréquences, et leur fabrication est plus coûteuse. Il existe aussi des transistors performants comme des transistors GaAs, mais ces transistors performants ont un coût de fabrication plus élevé. En variante, il est possible d’augmenter le nombre de transistors en cascade du dernier étage amplificateur. Une telle solution présente l’inconvénient d’augmenter l’espace nécessaire pour le dernier étage amplificateur. Par ailleurs, il est possible de mettre en œuvre un écrêtage permettant de limiter les surtensions en sortie du dernier étage amplificateur. Néanmoins, cette solution peut dégrader les performances de l’amplificateur. Il existe donc un besoin de proposer un amplificateur de puissance protégé contre les surtensions pouvant survenir en sortie de son dernier étage amplificateur et présentant de bonnes performances tout en étant peu coûteux. Selon un aspect, il est proposé un circuit intégré comprenant un amplificateur de puissance comportant: - une succession d’au moins deux étages amplificateurs comportant un premier étage amplificateur configuré pour recevoir en entrée un signal radiofréquence et un dernier étage amplificateur configuré pour délivrer en sortie un signal radiofréquence amplifié, - un circuit de sûreté comprenant: ○ des moyens de contrôle configurés pour comparer une tension du signal radiofréquence amplifié à une tension seuil, ○ des moyens de réduction de gain configurés pour réduire une tension de polarisation d’un étage amplificateur en amont du dernier étage amplificateur lorsque la tension du signal radiofréquence amplifié est supérieure à la tension seuil. Les étages amplificateurs permettent d’amplifier un signal radiofréquence reçu par le premier étage. La tension en sortie du dernier étage peut être égale à la somme d’une tension continue au drain du dernier étage amplificateur et de l’excursion de la tension du signal radiofréquence amplifié (en anglais «voltage swing»). Seul le dernier étage amplificateur peut être relié à une antenne radioélectrique. Ainsi, il convient de protéger seulement le dernier étage amplificateur des surtensions. Les moyens de contrôle sont configurés pour mesurer le signal radiofréquence amplifié en sortie du dernier étage amplificateur puis pour comparer ce signal radiofréquence amplifié à la tension seuil. Les moyens de contrôle permettent de contrôler la tension du signal amplifié en sortie du dernier étage amplificateur en la comparant à une tension seuil. Par ailleurs, les moyens de réduction de gain permettent de réduire le gain d’un étage amplificateur en amont du dernier étage amplificateur lorsque la tension en sortie du dernier étage amplificateur dépasse la tension seuil. En particulier, lorsque l’amplificateur de puissance comporte seulement deux étages amplificateurs, les moyens de réduction de gain permettent de réduire le gain du premier étage amplificateur. Néanmoins, lorsque l’amplificateur de puissance comporte plus de deux étages amplificateurs, les moyens de réduction de gain peuvent permettre de réduire le gain du premier étage amplificateur ou bien le gain d’un étage amplificateur intermédiaire entre le premier étage amplificateur et le dernier étage amplificateur. De préférence, la tension seuil est choisie pour être inférieure à une tension minimale pouvant endommager le dernier étage amplificateur. En réduisant le gain d’un étage amplificateur en amont, l’excursion de tension du signal radiofréquence amplifiée est réduite également. Ainsi, en réduisant le gain d’un étage amplificateur en amont, la tension maximale du signal radiofréquence amplifié diminue pour être en-dessous de la tension seuil. Cela permet de maintenir la tension du signal radiofréquence amplifié en dessous d’une tension pouvant endommager le dernier étage amplificateur. Ainsi, le circuit de sûreté permet de protéger le dernier étage amplificateur. En outre, le circuit de sûreté ne perturbe pas les performances de l’amplificateur de puissance. En effet, les moyens de réduction de gain n’interviennent pas lors d’un fonctionnement nominal de l’antenne. En outre, le fait de réduire le gain, non pas du dernier étage amplificateur, mais d’un étage en amont du dernier étage amplificateur permet d’obtenir une réduction de la tension du signal amplifié rapide. Le circuit de sûreté permet l’utilisation d’étages amplificateurs simples et peu coûteux. En outre, ce circuit de sûreté est également peu coûteux à fabriquer. Dans un mode de réalisation avantageux, les moyens de contrôle comprennent un générateur de tension seuil. Avantageusement, le générateur de tension seuil comprend une source de courant et une résistance. De préférence, cette source de courant et/ou cette résistance sont modifiables de façon à pouvoir ajuster la tension seuil. De préférence, les moyens de contrôle comprennent en outre: - un redresseur configuré pour redresser la tension du signal radiofréquence amplifié, - un comparateur configuré pour comparer la tension redressée du signal radiofréquence amplifié à la tension seuil et pour générer en sortie un signal lorsque la tension redressée du signal radiofréquence amplifiée est supérieure à la tension seuil, - un filtre configuré pour supprimer les fréquences radio du signal en sortie du comparateur. Dans un mode de réalisation avantageux, les moyens de réduction de gain sont configurés pour réduire le gain de l’étage amplificateur en amont en diminuant la tension de polarisation de cet étage amplificateur. De préférence, les moyens de réduction de gain comprennent des moyens d’amplification configurés pour amplifier le signal en sortie du filtre des moyens de contrôle et pour délivrer ce signal amplifié à l’entrée dudit étage amplificateur en amont afin de réduire la tension de grille d’un transistor d’entrée dudit étage amplificateur en amont. Dans un mode de réalisation avantageux, l’amplificateur de puissance comprend uniquement deux étages amplificateurs, le premier étage amplificateur étant un étage d’attaque et le dernier étage amplificateur étant un étage de puissance, les moyens de réduction de gain étant configurés pour réduire une tension de polarisation de l’étage d’attaque lorsque la tension du signal radiofréquence amplifié est supérieure à la tension seuil. En variante, l’amplificateur de puissance peut par exemple comprendre trois étages amplificateurs. Un premier étage amplificateur peut être un étage de pré-attaque, un deuxième étage amplificateur peut-être un étage d’attaque, et un troisième étage peut être un étage de puissance. Dans ce cas, les moyens de réduction de gain peuvent être configurés pour réduire le gain de l’étage de pré-attaque ou celui de l’étage d’attaque. Selon un autre aspect, il est proposé un objet comprenant: - une antenne radioélectrique, - un circuit intégré tel que décrit précédemment, l’amplificateur de puissance étant relié à l’antenne radioélectrique de façon à pouvoir délivrer à l’antenne radioélectrique un signal radiofréquence amplifié à partir d’un signal radiofréquence reçu en entrée de cet amplificateur de puissance. D'autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels: illustrent schématiquement des modes de réalisation et de mise en œuvre de l’invention. La illustre un circuit intégré selon un mode de réalisation de l’invention. Le circuit intégré comprend un amplificateur de puissance AMP. L’amplificateur de puissance AMP est configuré pour amplifier un signal radiofréquence RF reçu en entrée DSIN et délivrer le signal radiofréquence amplifié en sortie PSOUT. Ce signal radiofréquence amplifié peut être délivré à une antenne radioélectrique (non représentée). Un tel amplificateur de puissance AMP peut notamment être intégré dans un objet comprenant une antenne radioélectrique, notamment de façon à pouvoir être utilisé dans le cadre de l’Internet des objets. Dans le mode de réalisation représenté, l’amplificateur de puissance AMP comporte deux étages amplificateurs DS, PS. Un premier étage amplificateur est un étage d’attaque DS. Le deuxième amplificateur est un étage de puissance PS. Le premier étage amplificateur, l’étage d’attaque DS, est placé en amont du deuxième étage amplificateur, l’étage de puissance PS. En particulier, l’étage d’attaque DS est configuré pour recevoir en entrée DSIN le signal radiofréquence RF, et l’étage de puissance PS est configuré pour délivrer le signal radiofréquence amplifié RFAMP. L’étage d’attaque DS et l’étage de puissance PS comprennent chacun deux transistors en cascade pour amplifier le signal qu’ils reçoivent en entrée. L’étage d’attaque DS est configuré pour recevoir une tension de polarisation sur la grille d’un transistor d’entrée de cet étage d’attaque. En fonctionnement nominal, la tension de polarisation est définie par une source de tension continu VGDS0 et par une résistance R1. La résistance R1 peut être de l’ordre de 1kΩ. L’amplificateur de puissance AMP comprend également un circuit de sûreté SFTC. Le circuit de sûreté SFTC comprend des moyens de contrôle CM et des moyens de réduction de gain GRM. Ces moyens CM, GRM sont configurés pour réguler le gain de l’amplificateur de puissance AMP en fonction de la tension du signal radiofréquence amplifié RFAMP en sortie PSOUT de l’étage de puissance PS. En particulier, les moyens de contrôle CM sont configurés pour détecter une surtension du signal radiofréquence amplifié RFAMP. Les moyens de contrôle CM comprennent un redresseur RDS configuré pour recevoir le signal radiofréquence amplifié RFAMP et pour délivrer un signal continu à partir de ce signal radiofréquence amplifié RFAMP. Les moyens de contrôle CM comprennent également un générateur de tension seuil GVTH. Le générateur de tension seuil GVTH est configuré pour pouvoir générer une tension seuil VTH. En particulier, le générateur de tension seuil GVTH comprend une source de courant SCG et une résistance R0 en série. En particulier, la résistance R0 présente une première borne reliée à la source de courant et une deuxième borne reliée à la masse GND. Comme représenté à la , la grille du deuxième transistor T0 est reliée à la source de courant SCG et à la première borne de la résistance R0 de façon à recevoir la tension de seuil VTH. En particulier, la source de courant est configurée pour délivrer un courant égal à Vbg/Rbg, où Vbg et Rbg sont des paramètres de tension et de résistance de la source de courant. Ainsi, la tension seuil VTH pouvant être reçue par la grille du deuxième transistor est égale à Vbg/Rbg*R0. De préférence, la tension de seuil VTH peut être ajustée à l’aide d’un convertisseur numérique-analogique DAC permettant de régler le courant délivré par la source de courant SCG et/ou la valeur de la résistance R0. Dans le mode de réalisation représenté à la , le convertisseur numérique-analogique DAC permet de régler le courant délivré par la source de courant SCG. En particulier, la tension de seuil est choisie pour être inférieure à une tension en sortie PSOUT de l’étage de puissance PS pouvant endommager ce dernier. Par exemple, la tension de seuil peut être de l’ordre du volt. En outre, les moyens de contrôle CM comprennent également un comparateur COMP configuré pour comparer le signal continu issu du signal radiofréquence amplifié à la tension seuil VTH. Comme représenté à la , le comparateur peut être réalisé à partir de deux transistors T1, T0, notamment des transistor NMOS. Les transistors T1, T0 présentent chacun une source connectée à la source de l’autre transistor. Un premier transistor T1 présente une grille configurée pour recevoir le signal radiofréquence amplifié RFAMP. Plus particulièrement, un diviseur capacitif DCP peut être prévu en amont de la grille du premier transistor T1 afin de réduire la tension du signal radiofréquence amplifié RFAMP afin de l’adapter au premier transistor T1. Ce diviseur capacitif DCP comprend deux condensateurs en série Ct, Cb. Un premier condensateur Ct présente une première borne reliée à la sortie de l’étage de puissance DS, notamment à un drain d’un transistor de sortie de l’étage de puissance. Ainsi, ce premier condensateur Ct est configuré pour recevoir une tension VDRAIN de la sortie de l’étage de puissance. Le premier condensateur Ct présente également une deuxième borne reliée à une première borne d’un deuxième condensateur Cb du diviseur capacitif DCP. Le deuxième condensateur Cb présente une deuxième borne reliée à une masse GND. La grille du premier transistor T1 est reliée à la deuxième borne du condensateur Ct et à la première borne du condensateur Cb. En outre, une résistance Rb présente une première borne reliée à la grille du premier transistor, à la deuxième borne du condensateur Ct et à la première borne du condensateur Cb. Par ailleurs, le deuxième transistor T0 du comparateur présente une grille configurée pour recevoir la tension seuil VTH. Par ailleurs, la source du premier transistor T1 et la source du deuxième transistor T0 sont reliées à une source de courant SC0 et à un condensateur CP0 montés en parallèle. La source de courant SC0 peut par exemple délivrer un courant de l’ordre de 10µA. Le condensateur CP0 peut présenter une capacité de l’ordre de quelques picofarads. Par ailleurs, le deuxième transistor T0 présente un drain relié à une source de tension VDD et le premier transistor T1 présente un drain formant une sortie du comparateur. Ainsi, lorsque la tension divisée du signal radiofréquence amplifié RFAMP reçu par la grille du premier transistor est supérieure à la tension de seuil VTH, un courant I1 traverse le premier transistor T1. Ce courant I1 permet donc d’indiquer que la tension du signal radiofréquence RFAMP est trop élevée. Afin d’éliminer certaines fréquences du courant I1, les moyens de contrôle MC comprennent un filtre FT, représenté sur la . Le filtre FT est ainsi relié à la sortie du comparateur COMP. Ce filtre FT peut être réalisé à l’aide d’un condensateur CFT présentant une première borne reliée au drain du premier transistor T1 du comparateur COMP, et une deuxième borne reliée à la masse GND. Par ailleurs, les moyens de réduction de gain GRM comprennent des moyens d’amplification AM du courant I1 délivré par le filtre. Ces moyens d’amplification AM comprennent deux miroirs de courant CM1, CM2. Un premier miroir de courant CM1 comprend deux transistor PMOS T2 et T3. En particulier, le transistor T2 présente un drain relié à la sortie filtre FT, c’est-à-dire à la première borne du condensateur CFT. Le transistor T2 présente également une grille reliée à une grille du transistor T3 et au drain du transistor T2. Le transistor T2 et le transistor T3 présentent chacun une source reliée à la source de tension VDD. Un deuxième miroir de courant CM2 comprend deux transistor NMOS T4 et T5. En particulier, le transistor T4 présente un drain relié à un drain du transistor T3 et une source reliée à la masse GND. Le transistor T4 présente une grille reliée à une grille du transistor T5 et au drain du transistor T4. Le transistor T5 présente un drain relié à la grille du transistor d’entrée de l’étage d’attaque et une source reliée à la masse. Ainsi, le drain du transistor T5 est relié à la première borne de la résistance R1. Les deux miroirs de courant CM1, CM2 permettent de multiplier le courant en sortie du filtre par les rapports entre les transistors T2, T3 et entre les transistors T4 et T5. Ces deux miroirs de courant CM1, CM2 permettent ainsi de générer un courant IVGDS au niveau du drain du transistor T5. Ce courant IVGDS permet de réduire la tension de polarisation de la grille du transistor d’entrée de l’étage d’attaque. Ce courant IVGDS sera proportionnel au courant I1 sortant du filtre et à un ratio k égal à un produit des rapports entre les transistors T2, T3 et entre les transistors T4 et T5. Le courant IVGDS au travers de la résistance R1 permet d’obtenir une chute de tension égale à (-k*I1*R1). Ainsi, la tension de grille de l’étage d’attaque égale à (VGDS0-k*I1*R1) est réduite. Cela permet de réduire le gain de cet étage d’attaque. La réduction du gain de l’étage d’attaque permet de réduire l’excursion de la tension du signal radiofréquence amplifié (en anglais «voltage swing»). Ainsi, lorsque la tension du signal radiofréquence amplifié est suffisamment réduite, la tension du signal radiofréquence amplifié au niveau du comparateur, c’est-à-dire au niveau de la grille du premier transistor T1, devient inférieure à la tension seuil VTH. Dès lors, le courant I1 n’est plus généré de sorte que le courant de polarisation est celui défini par la source de tension VGDS0 et par la résistance R1. Le circuit de sûreté permet ainsi de limiter la tension du signal radiofréquence amplifié en dessous d’une tension pouvant endommager l’étage de puissance. Par ailleurs, un miroir de courant CM3 comprenant le transistor T2 et un transistor T6 est prévu pour créer un courant opposé IVGDS_N par rapport au courant IVGDS. Le transistor T6 est un transistor PMOS. Ce transistor T6 présente une grille reliée à la grille du transistor T2, un drain relié à la deuxième borne de la résistance R1 et à la source de tension reliée à la source de tension VGDS0. Le transistor T6 présente également une source reliée à la source de tension VDD. Le courant opposé IVGDS_N est donc généré au niveau du drain du transistor et délivré en sortie de la source de tension VGDS0. De la sorte, le courant VGDS0 sera toujours proche de 0mA sans aucune perturbation de la source de tension VGDS0. Comme vu précédemment, le circuit de sûreté SFTC permet de protéger le dernier étage amplificateur. En outre, le circuit de sûreté SFTC ne perturbe pas les performances de l’amplificateur de puissance. En effet, les moyens de réduction de gain n’interviennent pas lors d’un fonctionnement nominal de l’antenne. En outre, le fait de réduire le gain, non pas du dernier étage amplificateur, mais d’un étage en amont du dernier étage amplificateur permet d’obtenir une réduction de la tension du signal amplifié rapide. Le circuit de sûreté permet l’utilisation d’étages amplificateurs simples et peu coûteux. En outre, ce circuit de sûreté est également peu coûteux à fabriquer. Circuit intégré comprenant un amplificateur de puissance comportant: - une succession d’au moins deux étages amplificateurs (DS, PS) comportant un premier étage amplificateur (DS) configuré pour recevoir en entrée un signal radiofréquence et un dernier étage amplificateur (PS) configuré pour délivrer en sortie un signal radiofréquence amplifié, - un circuit de sûreté comprenant: ○ des moyens de contrôle (CM) configurés pour comparer une tension du signal radiofréquence amplifié (RFAMP) à une tension seuil (VTH), ○ des moyens de réduction (GRM) de gain configurés pour réduire une tension de polarisation d’un étage amplificateur en amont (DS) du dernier étage amplificateur (PS) lorsque la tension du signal radiofréquence amplifié (RFAMP) est supérieure à la tension seuil (VTH). Circuit intégré selon la revendication 1, dans lequel les moyens de contrôle (CM) comprennent un générateur de tension seuil (GVTH). Circuit intégré selon la revendication 2, dans lequel le générateur de tension seuil (GVTH) comprend une source de courant (SCG) et une résistance (R0), cette source de courant (SCG) et/ou cette résistance (R0) étant modifiables de façon à pouvoir ajuster la tension seuil. Circuit intégré selon l’une quelconque des revendications 2 ou 3, dans lequel les moyens de contrôle (CM) comprennent en outre: - un redresseur (RDS) configuré pour redresser la tension du signal radiofréquence amplifié, - un comparateur (COMP) configuré pour comparer la tension redressée du signal radiofréquence amplifié (RFAMP) à la tension seuil (VTH) et pour générer en sortie un signal lorsque la tension redressée du signal radiofréquence amplifiée est supérieure à la tension seuil, - un filtre (FT) configuré pour supprimer les fréquences radio du signal en sortie du comparateur. Circuit intégré selon la revendication 4, dans lequel les moyens de réduction de gain comprennent des moyens d’amplification (AM) configurés pour amplifier le signal en sortie du filtre (FT) des moyens de contrôle (MC) et pour délivrer ce signal amplifié à l’entrée dudit étage amplificateur en amont afin de réduire la tension de grille d’un transistor d’entrée dudit étage amplificateur en amont. Circuit intégré selon l’une des revendications 1 à 5, dans lequel l’amplificateur de puissance comprend uniquement deux étages amplificateurs, le premier étage amplificateur étant un étage d’attaque (DS) et le dernier étage amplificateur étant un étage de puissance (PS), les moyens de réduction de gain étant configurés pour réduire une tension de polarisation de l’étage d’attaque (DS) lorsque la tension du signal radiofréquence amplifié (RFAMP) est supérieure à la tension seuil (VTH). Objet comprenant: - une antenne radioélectrique, - un circuit intégré selon l’une des revendications 1 à 6, l’amplificateur de puissance étant relié à l’antenne radioélectrique de façon à pouvoir délivrer à l’antenne radioélectrique un signal radiofréquence amplifié à partir d’un signal radiofréquence reçu en entrée de cet amplificateur de puissance.