FR 3103919 A1 20210604 FR 1913615 A 20191203 L’invention porte sur un dispositif pour le calcul d’une transformée de Fourier rapide sur N points d’un signal dont les échantillons (201) sont fournis en série. Il comprend K étages successifs (401, 402, 403, 404) d’opérateurs TFD réalisant une transformée de Fourier discrète, K étant supérieur à 1. Les opérateurs TFD d’un étage k donné sont d’ordre N k , le produit pour k allant de 1 à K des N k étant égal à N . Chaque étage d’opérateurs TFD, à l’exception du dernier, est suivi par un étage (471, 472, 473) d’application d’un coefficient multiplicatif aux sorties des opérateurs TFD. Chaque opérateur TFD est configuré pour prendre des échantillons en série sur une entrée (452), et pour délivrer des échantillons en parallèle sur N k sorties (455, 456). L’invention porte également sur un dispositif pour le calcul d’une transformée de Fourier rapide inverse, ainsi qu’un dispositif pour la réalisation d’un calcul dans le domaine fréquentiel. Figure pour l’abrégé : Fig. 4 Transformée de Fourier rapide à multiplexage/démultiplexage progressif pour un signal série L’invention se situe dans le domaine des traitements par transformation de Fourier discrète de signaux, et plus particulièrement de signaux analogiques. Les domaines applicatifs concernent les moyens d’implémentation physique de tels traitements dans les radars, la contremesure et les communications. Les transformées de Fourier discrètes de signaux sont implémentées efficacement par des algorithmes de transformée de Fourier rapides (TFR, ou FFT en Anglais pour Fast Fourier Transform ). La plupart des TFR sont réalisées sur des signaux numérisés, cependant il existe également des TFR réalisées sur des signaux analogiques échantillonnés qui s’affranchissent des latences de conversions et de calculs propres au traitement numérique. L’invention porte sur ces transformées de Fourier rapides de signaux analogiques échantillonnés, et vise en particulier à résoudre les problèmes de linéarité et de ressources physiques requises inhérents à leur traitement analogique. La réalisation d’une transformée de Fourier rapide consiste en une succession d’opérations d’additions, de soustractions, de multiplications, de mémorisations et d’adressage d’opérateurs. Afin d’en optimiser le temps de traitements, la TFR est communément implémentée suivant l’algorithme de Cooley-Tuckey. Ce dernier ré-exprime une TFR en N = N 1 * N 2 points en terme de N 1 transformées de Fourier rapides de N 2 points, donc de tailles inférieures à la TFR de base. Généralement, mais pas nécessairement, N est une puissance de deux. Les figures 1a, 1b et 1c représentent les principes de la transformée de Fourier rapide. Comme représenté à la figure 1a, une transformée de Fourier rapide sur N points 101 prend en entrée N échantillons x 102, et délivre en sortie N échantillons X 103, tels que: [Math. 1] , avec m l’indice de l’échantillon de sortie considéré. Par la suite, les explications données se rapportent au cas de la transformée de Fourier rapide, mais s’appliqueraient de manière équivalente pour une transformée de Fourier rapide inverse (TFRI, ou IFFT en anglais pour Inverse Fast Fourier Transform ). Selon l’algorithme de Cooley-Tukey, et tel que représenté à la figure 1b, la transformée de Fourier rapide 101 peut être réalisée par une succession d’étages 111, 112, 113 et 114 réalisant des transformées de Fourier discrètes (TFD) d’ordre k , k étant la taille de la transformée de Fourier discrète. Entre chacun de ces étages figure un étage 121, 122 et 123 d’application de coefficients multiplicatifs aux sorties des TFD, plus connus sous le terme anglais de Twiddle Factors . Par exemple, une transformée de Fourier rapide sur N = 16 points peut être réalisée efficacement en 4 étages de transformées de Fourier discrètes sur deux points (TFD2). Chaque étage comprend alors 8 opérateurs réalisant des transformées de Fourier discrètes sur deux points. Une autre décomposition possible consiste à décomposer la transformée de Fourier en 2 étages de transformées de Fourier discrètes sur quatre points (TFD4), ou en 1 étage de transformées de Fourier discrètes sur 4 points associé à deux étages de transformées de Fourier discrètes sur 2 points. L’algorithme de Cooley-Tukey a cela d’avantageux qu’il est plus simple et plus efficace d’implémenter plusieurs transformées de Fourier discrètes de petites tailles qu’une transformée de Fourier de grande taille. Par exemple, une transformée de Fourier discrète sur deux points se résume au calcul de la somme et de la différence entre deux échantillons. Les valeurs des coefficients multiplicatifs (twiddle factors) appliqués entre deux étages de TFD dépendent du nombre de points de la transformée de Fourier rapide initiale, de la décomposition en transformées de Fourier de tailles inférieures choisie, de l’étage considéré et de la position de l’échantillon au sein de cet étage. Le calcul de ces coefficients multiplicatifs est bien connu de l’homme du métier, et ne sera pas abordé plus en détails ici. La figure 1c représente plus en détails la structure d’un algorithme de Cooley-Tukey mis en œuvre sur une transformée de Fourier rapide à 16 points. Il présente quatre étages successifs 131, 132, 133 et 134 réalisant chacun quatre TFD sur deux points, et des étages intermédiaires 141, 142 et 143 d’application d’un coefficient multiplicatif aux sorties des TFD. Cette représentation est une représentation logique de l’algorithme de Cooley-Tukey, qui ne préjuge en rien de la manière dont la transformée est réellement implémentée dans le matériel. En particulier, si cette représentation logique s’applique directement à un signal numérisé pour lequel les échantillons sont stockés en mémoire et peuvent être traités en parallèle, ce n’est pas le cas pour un signal analogique, en particulier lorsqu’il est délivré par un lien série, où la mémorisation des échantillons nécessite la mise en œuvre de composants matériels tels que des capacités et des résistances, pouvant être sources de distorsion des signaux. Deux grandes familles d’implémentations d’une transformée de Fourier rapide selon un algorithme de Cooley-Tukey sont connues : l’architecture parallèle et l’architecture série. La figure 2 représente les principes d’une architecture parallèle utilisée pour réaliser une transformée de Fourier rapide selon un algorithme de Cooley-Tukey sur un signal fourni par un lien série. Les échantillons du signal analogique ou numérique série d’entrée 201 sont traités par un démultiplexeur 202 configuré pour appliquer différents retards aux échantillons afin de les restituer simultanément. Le traitement inverse est fait après le calcul de la transformée de Fourier rapide 203 : un multiplexeur 204 applique des retards à des échantillons et les restitue en série 205. Une telle architecture présente l’avantage que chaque échantillon et combinaison d’échantillons traverse le même nombre d’opérateurs, nombre réduit à son minimum de par la nature de l’algorithme. Cependant, un grand nombre de ressources physiques est utilisé puisque chaque étage comprend des opérateurs TFD positionnés en parallèle, soit 8 opérateurs TFD2 pour chaque étage dans le cas de la figure 1c. En outre, un grand nombre de ressources physiques est nécessaire pour assurer la conversion série/parallèle/série des échantillons, ces ressources physiques pouvant également être à l’origine de distorsions du signal. Les figures 3a et 3b représentent deux modes de réalisation d’un étage d’une architecture série utilisée pour réaliser une transformée de Fourier rapide selon un algorithme de Cooley-Tukey. Dans cette architecture, les transformées de Fourier rapides de chaque étage sont assurées par un unique opérateur TFD2. Le mode de réalisation représenté en figure 3a réalise un étage de transformées de Fourier discrètes à deux points en utilisant un unique opérateur TFD2 comprenant une mémoire rebouclée. Pour ceci, les échantillons série d’entrée 201 adressent à la fois un sommateur 301, un soustracteur 302 et un multiplexeur 303. La sortie du soustracteur 302 adresse également le multiplexeur 303. Un signal de commande 304 permet de sélectionner une parmi les deux entrées du multiplexeur 303. La sortie du multiplexeur est retardée par une mémoire ou ligne à retard 305, dont la taille dépend de l’emplacement de l’étage considéré. La sortie mémoire sert d’entrée au soustracteur 302, à l’additionneur 301 et au multiplexeur 306. La sortie de l’additionneur 301 sert également d’entrée au multiplexeur 306. Le signal de commande 304 permet de sélectionner une parmi les deux entrées du multiplexeur 306. La table 1 ci-dessous décrit le flot d’entrées et de sorties des échantillons traités par un étage d’opérateurs TFD2 implémenté tel que représenté en figure 3a, correspondant à la sortie de la transformée de Fourier discrète 111 de la figure 1b pour N = 16. Le mode de réalisation représenté en figure 3b réalise un étage de transformées de Fourier discrètes à deux points en utilisant un unique opérateur TFD2 comprenant une mémoire d’entrée et une mémoire de sortie. Les échantillons série d’entrée 201 adressent un commutateur 310 qui les transmet vers une mémoire 311 dont les sorties adressent en parallèle un additionneur 312 et un soustracteur 313, ou vers l’additionneur 312 et le soustracteur 313. Une mémoire de sortie ou ligne à retard 314 est positionnée sur la sortie du soustracteur. Les sorties de l’additionneur 312 et de la mémoire 314 entrent dans un multiplexeur 315 qui sélectionne les échantillons à présenter sur la voie de sortie série 205. Le flot des entrées et sorties des échantillons traités par un étage d’opérateurs TFD2 implémenté tel que représenté en figure 3b correspond à celui de la table 1. Les modes de réalisation des figures 3a et 3b peuvent donc être décrits comme l’utilisation en série d’un opérateur TFD2 comprenant un additionneur et un soustracteur, et d’une ou plusieurs mémoires. Si le mode de réalisation de la figure 3a permet de mutualiser l’opération de stockage (une seule mémoire), et donc de simplifier l’implémentation, les échantillons calculés par l’additionneur et ceux calculés par le soustracteur traversent des chemins de longueurs inégales, ce qui peut également être source de distorsions. Le mode de réalisation présenté en figure 3b présente donc une plus faible distorsion, mais a le défaut de doubler le nombre de ressources de stockage requises. Comparée à l’architecture parallèle, l’architecture série présente l’avantage que les ressources opératrices sont mutualisées (un étage de transformées de Fourier discrètes pour l’architecture série ne comprend qu’un opérateur TFD), et est donc plus efficace à implémenter. Cependant, le nombre d’opérateurs traversés (mémoires, multiplexeurs, ..) augmente, et avec eux la distorsion des signaux. Un objet de l’invention est donc de proposer une structure de transformée de Fourier rapide selon l’algorithme de Cooley-Tukey mise en œuvre sur un signal série, présentant une moindre distorsion que les architectures série de l’état de l’art et une meilleure utilisation des ressources de calcul que les architectures parallèle de l’état de l’art. A cet effet, la présente invention décrit un dispositif pour le calcul d’une transformée de Fourier rapide sur N points d’un signal dont les échantillons sont fournis en série. Le dispositif comprend K étages successifs d’opérateurs réalisant chacun une transformée de Fourier discrète (TFD), avec K supérieur à 1. Les opérateurs TFD d’un étage k donné sont d’ordre N k , le produit pour k allant de 1 à K des N k étant égal à N . Chaque étage d’opérateurs TFD, à l’exception du dernier, est suivi par un étage d’application d’un coefficient multiplicatif aux sorties des opérateurs TFD. Chaque opérateur TFD est configuré pour prendre des échantillons en série sur une entrée, et pour délivrer des échantillons en parallèle sur N k sorties. Selon un mode de réalisation, les opérateurs TFD d’ordre N k comprennent chacun ( N k -1) mémoires configurées pour appliquer chacune un retard compris entre 1 et N k -1 fois la durée d’un échantillon aux échantillons d’entrée, et sont configurés pour délivrer sur chacune de leurs N k sorties des échantillons correspondant à un somme pondérée entre un échantillon d’entrée et ( N k -1) échantillons d’entrée retardés par lesdites mémoires. Selon un mode de réalisation, les échantillons fournis par les sorties d’un opérateur TFD pour un étage k donné, après traitement par l’étage d’application d’un coefficient multiplicatif, servent d’entrée à N k opérateurs TFD de l’étage k +1. Selon un mode de réalisation, le premier étage d’opérateurs TFD comprend un seul opérateur TFD d’ordre N 1 , et l’étage i , avec i compris entre 2 et K, comprend un nombre d’opérateurs TFD égal au nombre d’opérateurs TFD de l’étage i-1 multiplié par N k-1 . Avantageusement, le dispositif comprend en outre un multiplexeur configuré pour mettre en série les échantillons délivrés par le dernier étage d’opérateurs TFD de la transformée de Fourier. Le dispositif selon l’invention s’applique avantageusement à un signal analogique. L’invention décrit également un dispositif pour le calcul d’une transformée de Fourier rapide inverse sur N points délivrant des échantillons en série. Ce dispositif comprend K étages successifs d’opérateurs TFD, avec K supérieur à 1. Les opérateurs TFD d’un étage k donné sont d’ordre N k , le produit pour k allant de 1 à K des N k étant égal à N . Chaque étage d’opérateurs TFD, à l’exception du dernier, est suivi d’un étage d’application d’un coefficient multiplicatif aux sorties des opérateurs TFD. Chaque opérateur TFD du dispositif est configuré pour prendre des échantillons en parallèle sur N k entrées, et pour délivrer des échantillons en série sur une sortie. Enfin, l’invention décrit un dispositif pour la réalisation d’un calcul dans le domaine fréquentiel. Ce dispositif comprend des moyens de mise en œuvre du calcul dans le domaine fréquentiel. En outre, ces moyens de calcul dans le domaine fréquentiel sont entourés d’une part par un dispositif pour le calcul d’une transformée de Fourier rapide sur N points tel que décrit précédemment, permettant de transposer un signal dans le domaine fréquentiel, et d’autre part par un dispositif pour le calcul d’une transformée de Fourier rapide inverse sur N points permettant de ramener le résultat du calcul dans le domaine temporel. L’invention sera mieux comprise et d’autres caractéristiques, détails et avantages apparaîtront mieux à la lecture de la description qui suit, donnée à titre non limitatif, et grâce aux figures annexées qui suivent, données à titre d’illustration. La figure 1a représente les grands principes d’une transformée de Fourier rapide. La figure 1b représente la décomposition d’une transformée de Fourier rapide sur 16 points selon un mode de réalisation de l’algorithme de Cooley-Tukey. La figure 1c représente plus en détails la décomposition de la figure 1b. La figure 2 représente une architecture parallèle utilisée pour implémenter une transformée de Fourier rapide décomposée selon l’algorithme de Cooley-Tukey. La figure 3a représente un mode de réalisation d’une architecture série utilisée pour implémenter un étage d’une transformée de Fourier rapide décomposée selon l’algorithme de Cooley-Tukey. La figure 3b représente un autre mode de réalisation d’une architecture série utilisée pour implémenter un étage d’une transformée de Fourier rapide décomposée selon l’algorithme de Cooley-Tukey. La figure 4 représente un mode de réalisation d’une transformée de Fourier rapide selon l’invention. La figure 5 représente les flots de sorties d’échantillons d’un étage d’opérateurs TFD-2 d’une transformée de Fourier rapide implémentée respectivement avec une architecture série et avec une architecture selon l’invention. La figure 6a représente la décomposition d’une transformée de Fourier rapide sur 16 points selon un mode de réalisation de l’algorithme de Cooley-Tukey. La figure 6b représente un opérateur TFD-4 utilisé pour mettre en œuvre un étage de transformée de Fourier rapide selon un mode de réalisation de l’invention. La figure 7 représente un mode de réalisation d’une transformée de Fourier rapide inverse selon l’invention. La figure 8 représente un dispositif configuré pour réaliser des traitements dans le domaine fréquentiel comprenant une transformée de Fourier directe et inverse selon un mode de réalisation de l’invention. La figure 9 représente un filtre polyphase comprenant une transformée de Fourier directe et inverse selon un mode de réalisation de l’invention. Lorsque des mêmes références sont utilisées dans des figures différentes, elles désignent les mêmes éléments. Afin de répondre aux problèmes posés par la technique antérieure, l’invention propose une architecture originale de transformée de Fourier rapide adapté au traitement d’un signal série. Cette architecture repose sur le principe d’un démultiplexage progressif des étages, afin de combiner le meilleur des architectures série et parallèle. Le dispositif décrit suit l’algorithme de Cooley-Tukey, et peut être appliqué à des signaux analogiques comme numériques. Il présente cependant plusieurs avantages, tels que simplicité d’implémentation, égalité de longueur des chemins de traitement et nombre minimal d’opérateurs traversés, qui le rendent particulièrement avantageux pour le traitement en temps réel d’un signal analogique série. La figure 4 représente un mode de réalisation d’un dispositif pour le calcul d’une transformée de Fourier rapide selon l’invention, représenté dans l’exemple pour une transformée de Fourier rapide sur N = 16 points décomposée en quatre étages 401, 402, 403 et 404 de transformées de Fourier discrètes sur 2 points, correspondant en cela à la représentation de la figure 1b. Par un principe de démultiplexage progressif, les transformées de Fourier discrètes de chaque étage sont réalisées par un ou plusieurs opérateurs TFD-2 comprenant chacun une entrée série et 2 sorties parallèles. Les sorties respectives des opérateurs TFD de chaque étage sont les entrées d’opérateurs TFD différents sur l’étage suivant, après traitement par les étages 471, 472 et 473 d’application d’un coefficient multiplicatif correspondant aux Twiddle Factors de la décomposition de Cooley-Tukey. De ce fait, le nombre d’opérateurs TFD présent à chaque étage augmente proportionnellement à l’ordre des opérateurs TFD implémentés à l’étage précédent. Dans l’exemple de la figure 4, le premier étage 401 comprend un unique opérateur TFD-2 421, le deuxième étage 402 comprend deux opérateurs TFD-2 421 et 422, le troisième étage 403 comprend quatre opérateurs TFD-2 431 à 434 et le quatrième étage 404 comprend huit opérateurs TFD-2 441 à 448. Chaque opérateur TFD-2 comprend une mémoire 451 configurée pour stocker un échantillon d’entrée série 452. La sortie de la mémoire 451 et l’échantillon d’entrée série 452 adressent tous les deux un additionneur 453 et un soustracteur 454. Les sorties 455 et 456 de l’additionneur et du soustracteur sont ensuite fournies comme entrées séries de deux opérateurs TFD-2 différents pour l’étage suivant de la transformée de Fourier rapide, après application d’un coefficient multiplicatif (ou twiddle factor ) le cas échéant. Bien entendu, lorsque ce coefficient multiplicatif vaut 1, il n’est pas physiquement implémenté. Enfin, lorsque les sorties de la transformée de Fourier rapide sont attendues sous la forme d’un lien série, les sorties des opérateurs TFD-2 du dernier étage 404 de la TFR adressent un multiplexeur 460 configuré pour positionner successivement chacune des sorties des opérateurs TFD-2 sur la sortie série 205. Par rapport au mode de réalisation représenté en figure 3b, l’architecture proposée à la figure 4 s’affranchit d’une mémoire de sortie et d’un multiplexeur de sortie pour chaque opérateur TFD (mémoire 314 et multiplexeur 315 sur la figure 3b), réduisant ainsi les distorsions générées sur le signal et le coût d’implémentation du dispositif. Au lieu de ces éléments, la sortie du sommateur 453 et la sortie du soustracteur 454 sont simultanément distribuées sur deux opérateurs TFD distincts de l’étage suivant. Ce procédé de démultiplexage progressif est répété d’étage en étage, en suivant la structure de l’algorithme de Cooley-Tukey. La table 2 ci-dessous décrit le flot d’entrées et de sorties des échantillons traités par le premier étage d’opérateurs TFD-2 411 de la figure 4. La figure 5 compare en (a) le flot de sortie des échantillons traités par un étage d’opérateurs TFD-2 dans une architecture série telle que présentée aux figures 3a et 3b et décrite à la table 1, et en (b) le flot de sortie des échantillons traités par un étage d’opérateurs TFD-2 dans le mode de réalisation présenté à la figure 4 et décrite à la table 2. Les cases grisées correspondent aux échantillons de sortie utiles. On y observe que pour l’architecture classique (a), passé un temps d’attente incompressible de 8 échantillons, les 8 sorties 501 de l’additionneur 301 ou 312 sont délivrées successivement, suivies par les 8 sorties 502 du soustracteur 302 ou 313, contrairement à l’invention (b) où les 8 sorties de l’additionneur 453 de la TFR 411 sont délivrées en 503, en même temps que les 8 sorties du soustracteur 454. Ainsi, le principe de démultiplexage progressif présenté à la figure 4 présente l’avantage que deux fois moins de blocs de calculs sont traversés par rapport à l’architecture série, diminuant ainsi les distorsions générées, le coût et la surface d’implémentation, tout en étant plus rapide. En particulier, le commutateur 310 et les multiplexeurs 303, 306 et 315 de l’architecture série sont supprimés. Il présente également l’avantage de diviser par deux le nombre de ressources utilisées par rapport à l’architecture parallèle. L’invention apporte donc bien une solution aux problèmes de linéarité et de ressources physiques des transformées de Fourier rapides échantillonnées. Le principe de démultiplexage a été représenté à la figure 4 pour une TFR sur 16 points décomposée en quatre étages d’opérateurs TFD-2, mais s’applique de manière plus large quel que soit la taille de la TFR et quel que soit l’ordre des TFR de plus petites tailles utilisées pour la décomposition de Cooley-Tukey. Ainsi, l’homme du métier pourrait l’appliquer à une TFR de taille N =16 décomposée en deux étages de TFR d’ordre 4, tel que représenté en figure 6a. La figure 6b représente un opérateur TFD-4 utilisé pour mettre en œuvre un mode de réalisation d’une architecture de TFR selon l’invention. Cet opérateur comprend une entrée série 601 et quatre sorties parallèles 631 à 634. Les échantillons reçus sur l’entrée série 601 adressent simultanément trois mémoires 611 à 613, pendant des durées comprises entre une et ( N k - 1 ) fois une durée unitaire égale à la période des échantillons traités par la TFD, c’est-à-dire dans ce cas respectivement une fois, deux fois et trois fois une durée dépendant de l’étage auquel est mis en œuvre la transformée de Fourier discrète. L’échantillon d’entrée ainsi que les échantillons de sorties des trois mémoires adressent chacun les entrées de quatre sommateurs 621 à 624, réalisant une somme pondérée de leurs entrées. Les facteurs de pondération sont donnés par l’équation [Math. 1] et sont bien connus de l’homme du métier. Chacune des sorties de l’opérateur TFD-4 implémenté conformément à la figure 6b pour le premier étage d’une TFR sur 16 points sert ensuite d’entrée série à un opérateur TFD-4 particulier parmi quatre opérateurs du deuxième étage de la TFR 16 points, après traitement par les étages d’application d’un coefficient multiplicatif correspondant aux Twiddle Factors de la décomposition de Cooley-Tukey. L’architecture de la TFR selon l’invention peut également mixer des étages de TFR d’ordres différents. Par exemple, une TFR sur 16 points peut être décomposée par un étage de TFR sur 4 points et deux étages de TFR sur 2 points. Enfin, l’architecture de la TFR selon l’invention peut être implémentée de manière récursive : une TFR sur N = 16 points peut être décomposée en deux TFR de taille N = 4 points, chacune de ces TFR de taille N = 4 points pouvant elle-même être décomposée en deux TFR de taille N = 2 points selon l’invention. Le principe de démultiplexage progressif peut être repris à l’inverse pour la réalisation d’une transformée de Fourier rapide inverse. L’architecture selon l’invention réalise alors un multiplexage progressif des échantillons. La figure 7 représente une transformée de Fourier rapide inverse selon un mode de réalisation de l’invention, pour laquelle N = 16. Lorsque les échantillons d’entrée sont délivrés par un lien série 201, le dispositif comprend alors un démultiplexeur 701 configuré pour transmettre simultanément sur N sorties les échantillons successifs reçus du lien série. La présence du démultiplexeur 701 n’est pas requise lorsque les échantillons du signal d’entrée sont délivrés en parallèle. Dans le cas de la figure 7 où la transformée de Fourier inverse est réalisée sous la forme de 4 étages 721, 722, 723 et 724 de transformées de Fourier discrètes inverses (TFDI) sur 2 points selon la décomposition de Cooley-Tukey, chaque étage de la transformée de Fourier rapide inverse est assuré par un ou plusieurs opérateurs TFDI 702 comprenant deux entrées parallèles 711 et 712, et une sortie série 717. Le nombre d’opérateurs TFDI diminue donc entre chaque étage en proportion de l’ordre des opérateurs TFDI de l’étage précédent, et le dernier étage comprend un unique opérateur TFDI présentant une sortie série sur laquelle sont envoyées les échantillons de sortie 205 correspondant à la transformée de Fourier rapide inverse du signal d’entrée 201. Des étages intermédiaires d’application d’un coefficient multiplicatif 703, 704 et 705 correspondant à la décomposition de Cooley-Tukey sont appliqués entre chaque étage 721, 722, 723 et 724 de transformées de Fourier discrètes inverses. Le ou les opérateurs TFD réalisant les étages de transformées de Fourier discrètes inverses tels que l’opérateur TFDI 702 comprennent, lorsqu’ils sont d’ordre 2, un additionneur 713 et un soustracteur 714 prenant comme entrées les échantillons reçus sur chacune des entrées de l’opérateur TFDI. Les sorties du soustracteur sont ensuite retardées par une mémoire ou ligne à retard 715, puis un commutateur 716 sélectionne alternativement l’une ou l’autre parmi la sortie de la mémoire 715 et la sortie de l’additionneur 714. Le même principe s’applique pour des opérateurs TFDI d’ordre supérieur à 2, en augmentant le nombre de d’entrées, en pondérant les sommes en fonction de la taille de la TFDI, et en ajoutant des mémoires supplémentaires, de manière comparable à ce qui a été présenté en figure 6b pour un opérateur TFD d’ordre 4. Parmi les applications potentielles pouvant être mises en œuvre en utilisant une architecture de calcul d’une transformée de Fourier rapide selon l’invention, inverse ou non, figurent par exemple la réalisation de traitements sur des signaux dans le domaine fréquentiel. Ce peut être le cas par exemple pour les applications radar, où des traitements doivent être réalisés en temps réel, de nombreux algorithmes de caractérisation des signaux reçus pouvant avantageusement être réalisés dans le domaine fréquentiel. La figure 8 représente les composants d’un dispositif selon l’invention configuré pour réaliser des calculs dans le domaine fréquentiel sur un signal série. Ce dispositif comprend une transformée de Fourier rapide 801 mise en œuvre selon l’un des modes de réalisation de l’invention, tel que par exemple celui représenté à la figure 4. La TFR est positionnée avant les moyens de mise en œuvre 802 du traitement dans le domaine fréquentiel. En sortie de la transformée de Fourier rapide 801 figurent N échantillons en parallèle pouvant être directement exploités par les moyens de calcul 802. Dans le cas où les traitements réalisés par les moyens de calcul 802 prennent en entrée un signal série, la transformée de Fourier rapide 801 peut comprendre un multiplexeur tel que le multiplexeur 460 de la figure 4. Le dispositif comprend en outre une transformée de Fourier rapide inverse 803 mise en œuvre selon l’un des modes de réalisation de l’invention, tel que par exemple celui représenté à la figure 7. La TFRI est positionnée après les moyens de mise en œuvre 802 du traitement dans le domaine fréquentiel. L’entrée de la transformée de Fourier rapide inverse 803 comprend N échantillons reçus en parallèle transmis par les moyens de calcul 802. Dans le cas où les traitements réalisés par les moyens de calcul 802 délivrent en sortie un signal série, la transformée de Fourier rapide inverse 803 peut comprendre un démultiplexeur tel que le démultiplexeur 701 de la figure 7. L’implémentation de transformées de Fourier rapides selon l’invention pour la mise en œuvre de traitements dans le domaine fréquentiel présente alors plusieurs avantages : - elle ne nécessite pas de conversion série-parallèle du signal d’entrée série et la conversion parallèle-série du signal traité, contrairement aux architectures parallèles de l’état de l’art, ces convertisseurs étant sources de distorsions et complexifiant la mise en œuvre, - elle requiert moins d’opérateurs que les architectures parallèles, opérateurs pouvant introduire des distorsions, - tous les chemins de données sont de longueurs égales, réduisant ainsi les distorsions générées par une architecture série telle que celle de la figure 3b, - elle nécessite également moins d’opérateurs que les architectures séries, les opérateurs pouvant introduire des distorsions, - le temps de traitement est réduit par rapport aux architectures série, ce qui est avantageux pour une implémentation temps réel. Les transformées de Fourier rapides directes ou inverses selon l’invention peuvent également être utilisées dans de nombreuses autres applications, comme par exemple la réalisation d’un filtre polyphase. Pour ceci, comme représenté en figure 9, une transformée de Fourier rapide 901 peut être suivie par un filtre à réponse impulsionnelle finie à temps variant 902, dont les coefficients changent à chaque coup d’horloge afin de filtrer chacun des canaux du signal transposé dans le domaine fréquentiel, l’ensemble réalisant ainsi les fonctions d’un filtre polyphase. Dispositif pour le calcul d’une transformée de Fourier rapide sur N points (101) d’un signal analogique dont les échantillons (201) sont fournis en série, le dispositif comprenant K étages successifs (401, 402, 403, 404) d’opérateurs réalisant des transformées de Fourier discrètes, ou TFD, avec K supérieur à 1, les opérateurs TFD d’un étage k donné étant d’ordre N k , le produit pour k allant de 1 à K des N k étant égal à N , chaque étage d’opérateurs TFD à l’exception du dernier étant suivi par un étage (471, 472, 473) d’application d’un coefficient multiplicatif aux sorties des opérateurs TFD, le dispositif étant caractérisé en ce que chaque opérateur TFD est configuré pour prendre des échantillons en série sur une entrée (452), et pour délivrer des échantillons en parallèle sur N k sorties (455, 456). Dispositif pour le calcul d’une transformée de Fourier rapide sur N points d’un signal analogique selon la revendication 1, dans lequel les opérateurs TFD d’ordre N k comprennent chacun ( N k -1) mémoires (451, 611, 612, 613) configurées pour appliquer chacune un retard compris entre 1 et N k -1 fois la durée d’un échantillon aux échantillons d’entrée, et sont configurés pour délivrer sur chacune de leurs N k sorties des échantillons correspondant à un somme pondérée (453, 454, 621, 622, 623, 624) entre un échantillon d’entrée et ( N k -1) échantillons d’entrée retardés par lesdites mémoires. Dispositif pour le calcul d’une transformée de Fourier rapide sur N points d’un signal analogique selon l’une des revendications précédentes, dans lequel les échantillons fournis par les sorties d’un opérateur TFD (411) pour un étage k donné, après traitement par l’étage d’application d’un coefficient multiplicatif (471), servent d’entrée à N k opérateurs TFD (421, 422) de l’étage k +1. Dispositif pour le calcul d’une transformée de Fourier rapide sur N points d’un signal analogique selon l’une des revendications précédentes, dans lequel le premier étage d’opérateurs TFD comprend un seul opérateur TFD d’ordre N 1 (411), et dans lequel l’étage i , avec i compris entre 2 et K , comprend un nombre d’opérateurs TFD égal au nombre d’opérateurs TFD de l’étage i-1 multiplié par N k-1 . Dispositif pour le calcul d’une transformée de Fourier rapide sur N points d’un signal analogique selon l’une des revendications précédentes, comprenant en outre un multiplexeur (460) configuré pour mettre en série les échantillons délivrés par le dernier étage d’opérateurs TFD de la transformée de Fourier rapide. Dispositif pour le calcul d’une transformée de Fourier rapide inverse sur N points délivrant des échantillons en série (205) à partir d’un signal analogique, le dispositif comprenant K étages successifs (721, 722, 723, 724) d’opérateurs réalisant une transformée de Fourier discrète, avec K supérieur à 1, les opérateurs TFD d’un étage k donné étant d’ordre N k , le produit pour k allant de 1 à K des N k étant égal à N , chaque étage d’opérateurs TFD à l’exception du dernier étant suivi d’un étage (703, 704, 705) d’application d’un coefficient multiplicatif aux sorties des opérateurs TFD, le dispositif étant caractérisé en ce que chaque opérateur TFD (702) est configuré pour prendre des échantillons en parallèle sur N k entrées (711, 712), et pour délivrer des échantillons en série sur une sortie (717). Dispositif pour la réalisation d’un calcul dans le domaine fréquentiel, comprenant des moyens de mise en œuvre du calcul dans le domaine fréquentiel, et caractérisé en ce qu’il comprend en outre un dispositif selon l’une des revendication 1 à 5 positionné avant les moyens de mise en œuvre du calcul dans le domaine fréquentiel, et un dispositif selon la revendication 6 positionné après les moyens de mise en œuvre du calcul dans le domaine fréquentiel.