FR 3108783 A1 20211001 FR 2002838 A 20200324 Dispositif d'acquisition d'une image 2D et d'une image de profondeur d'une scène La présente description concerne un dispositif d'acquisition d'une image 2D et d'une image de profondeur, comprenant : un premier capteur (C1) formé dans et sur un premier substrat semiconducteur (100) comportant une face avant et une face arrière, le premier capteur (C1) comprenant une pluralité de pixels d'image 2D (P1) et une pluralité de fenêtres transmissives (F), chaque fenêtre transmissive (F) comprenant une portion (100F) du premier substrat et une région en silicium amorphe (50) en contact avec la face arrière de ladite portion (100F) du premier substrat (100) ; et accolé au premier capteur (C1) du côté de la face arrière du premier substrat, un deuxième capteur (C2) formé dans et sur un deuxième substrat semiconducteur (130) et comprenant une pluralité de pixels de profondeur (P2) disposés en regard des fenêtres transmissives (F) du premier capteur (C1). Figure pour l'abrégé : Fig. 1 Dispositif d'acquisition d'une image 2D et d'une image de profondeur d'une scène La présente demande concerne le domaine des dispositifs d'acquisition d'images, et, plus particulièrement, des dispositifs d'acquisition d'images adaptés à acquérir une image 2D et une image de profondeur d'une scène Des dispositifs d'acquisition d'images aptes à acquérir des informations de profondeur ont été proposés. Par exemple, des détecteurs de temps de vol (ToF) agissent pour émettre un signal lumineux vers une scène, puis pour détecter le signal lumineux en retour réfléchi par des objets de la scène. Par le calcul du temps de vol du signal lumineux, on peut estimer la distance entre le dispositif d'acquisition et des objets de la scène. A titre d’exemple, les pixels d’un tel capteur peuvent utiliser des photodiodes de type SPAD (de l'anglais "Single Photon Avalanche Diode" - diode à avalanche à photon unique). Dans certaines applications, il serait souhaitable de pouvoir capter à la fois une image 2D d’une scène et une image de profondeur correspondante de la scène. Alors qu’une solution pour atteindre cet objectif serait d’utiliser des capteurs d’images séparés pour capter l’image 2D et l’image de profondeur, une telle solution n’est pas optimale en raison du fait que ces capteurs auront des points de vue différents de la scène, ce qui conduit à un défaut d’alignement entre les pixels des images correspondantes. En outre, l’utilisation de deux capteurs augmenterait l’encombrement et le coût du dispositif. Une autre solution serait d’intégrer les pixels de l’image 2D et les pixels de profondeur dans un même réseau de détecteurs. Toutefois, un problème est que les pixels de profondeur ont généralement des dimensions notablement plus grandes que les pixels d'image 2D et/ou des tensions d'alimentation notablement plus élevées que les pixels d'image 2D, ce qui rend une telle intégration complexe. La demande de brevet EP3503192 précédemment déposée par le demandeur décrit un dispositif d'acquisition d'une image 2D et d'une image de profondeur d'une scène, ce dispositif comportant des premier et deuxième capteurs superposés, le premier capteur comportant une pluralité de pixels 2D et une pluralité de fenêtres transmissives, et le deuxième capteur comportant une pluralité de pixels de profondeur disposés respectivement en regard des fenêtres transmissives du premier capteur. Il serait souhaitable de pouvoir disposer d'un dispositif d'acquisition d'une image 2D et d'une image de profondeur d'une scène, ce dispositif palliant au moins partiellement un ou plusieurs des inconvénients des dispositifs connus. Pour cela, un mode de réalisation prévoit un dispositif d'acquisition d'une image 2D et d'une image de profondeur, comprenant : un premier capteur formé dans et sur un premier substrat semiconducteur comportant une face avant et une face arrière, le premier capteur comprenant une pluralité de pixels d'image 2D et une pluralité de fenêtres transmissives, chaque fenêtre transmissive comprenant une portion du premier substrat et une région en silicium amorphe en contact avec la face arrière de ladite portion du premier substrat ; et accolé au premier capteur du côté de la face arrière du premier substrat, un deuxième capteur formé dans et sur un deuxième substrat semiconducteur et comprenant une pluralité de pixels de profondeur disposés en regard des fenêtres transmissives du premier capteur. Selon un mode de réalisation, le premier capteur comprend, du côté de la face arrière du premier substrat, un empilement d'interconnexion dans lequel sont formées des pistes et/ou bornes de connexion électrique. Selon un mode de réalisation, dans chaque fenêtre transmissive du premier capteur, la région en silicium amorphe est disposée dans une ouverture traversant l'empilement d'interconnexion du premier capteur. Selon un mode de réalisation, dans chaque fenêtre transmissive du premier capteur, la région en silicium amorphe s'étend sur une épaisseur sensiblement égale à celle de l'empilement d'interconnexion du premier capteur et affleure au niveau de la face de l'empilement d'interconnexion du premier capteur opposée au premier substrat semiconducteur. Selon un mode de réalisation, dans chaque fenêtre transmissive du premier capteur, la région de silicium amorphe est délimitée latéralement, sur toute sa périphérie et sur toute sa hauteur, par un matériau diélectrique d'indice de réfraction inférieur à celui du silicium amorphe. Selon un mode de réalisation, dans chaque fenêtre transmissive du premier capteur, la portion du premier substrat est délimitée latéralement, sur toute sa périphérie et sur toute sa hauteur, par un mur en un matériau diélectrique d'indice de réfraction inférieur à celui du premier substrat semiconducteur. Selon un mode de réalisation, dans chaque fenêtre transmissive du premier capteur, la portion du premier substrat semiconducteur et la région de silicium amorphe ont, en vue de dessus, sensiblement la même surface. Selon un mode de réalisation, le dispositif comprend en outre, entre chaque fenêtre transmissive du premier capteur et le pixel de profondeur correspondant du deuxième capteur, une alternance de couches diélectriques d'indices de réfraction distincts, formant un empilement antireflet pour des rayons lumineux traversant ladite fenêtre transmissive en direction dudit pixel de profondeur. Selon un mode de réalisation, le deuxième capteur comprend, du côté de la face arrière du deuxième substrat semiconducteur, un empilement d'interconnexion dans lequel sont formées des pistes et/ou bornes de connexion électrique. Selon un mode de réalisation, chaque pixel de profondeur du deuxième capteur comprend une photodiode de type SPAD. Selon un mode de réalisation, chaque pixel de profondeur du deuxième capteur comprend plusieurs zones mémoire couplées à une même zone de détection, et permet de mesurer un déphasage entre un signal lumineux modulé en amplitude, émis par une source lumineuse du dispositif, et un signal lumineux reçu par la zone de photodétection du pixel, après réflexion sur une scène dont on souhaite acquérir une image. Selon un mode de réalisation, le premier substrat semiconducteur est en silicium monocristallin. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 une vue en coupe illustrant de façon schématique et partielle un exemple d'un mode de réalisation d'un dispositif d'acquisition d'une image 2D et d'une image de profondeur ; les figures 2A à 2J sont des vues en coupe illustrant de façon schématique des étapes d'un exemple d'un procédé de fabrication d'un dispositif d'acquisition d'une image 2D et d'une image de profondeur du type décrit en relation avec la figure 1. De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la réalisation des photodiodes et des circuits de commande des pixels d'image 2D et des pixels de profondeur n'a pas été détaillée, la réalisation de tels pixels étant à la portée de la personne du métier à partir des indications de la présente description. Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. La figure 1 est une vue en coupe illustrant de façon schématique et partielle un exemple d'un mode de réalisation d'un dispositif d'acquisition d'une image 2D et d'une image de profondeur d'une scène. Le dispositif de la figure 1 comprend : un premier capteur C1 formé dans et sur un premier substrat semiconducteur 100, par exemple un substrat en silicium monocristallin, le capteur C1 comprenant une pluralité de pixels d'images 2D P1 et une pluralité de fenêtres F répartis sur la surface du capteur ; et un deuxième capteur C2 formé dans et sur un deuxième substrat semiconducteur 130, par exemple un substrat en silicium monocristallin, le capteur C2 étant accolé à la face arrière du capteur C1 et comprenant une pluralité de pixels de profondeur P2 disposés respectivement en regard des fenêtres F du capteur C1, chaque pixel de profondeur P2 comprenant une photodiode de type SPAD. On notera que dans la présente description, on entend respectivement par face avant et face arrière d'un élément, la face de l'élément destinée à être tournée vers la scène dont on souhaite acquérir une image, et la face de l'élément opposée à sa face avant. Dans l'exemple de la figure 1, les faces avant et arrière du dispositif d'acquisition sont respectivement sa face supérieure et sa face inférieure. En pratique, le dispositif de la figure 1 est destiné à être utilisé en combinaison avec une source lumineuse, par exemple une source laser, émettant de la lumière à une longueur d'onde déterminée ou dans une gamme de longueurs d'ondes déterminée, de préférence une gamme de longueurs d'ondes étroite, par exemple une gamme de largeur à mi-hauteur inférieure à 3 nm, par exemple une source de longueur d'onde centrale d'émission de l'ordre de 940 nm. A titre d'exemple, la gamme de longueurs d'ondes d'émission de la source lumineuse est située en dehors du domaine visible, par exemple dans le proche infrarouge, par exemple dans la plage de 700 à 1000 µm. En fonctionnement, le signal lumineux produit par la source lumineuse est émis vers la scène (par exemple par l'intermédiaire d'une ou plusieurs lentilles), sous la forme d'impulsions lumineuses, par exemple des impulsions périodiques. Le signal lumineux retour réfléchi par la scène est capté par les pixels de profondeur P2 du capteur C2, de façon à mesurer le temps de vol du signal lumineux en différents points de la scène et en déduire la distance au dispositif d'acquisition en différents points de la scène. Les pixels P1 du capteur C1 sont quant à eux aptes à capter de la lumière visible émise par la scène pour former une image 2D de la scène. Les fenêtres F du capteur C1 sont transmissives dans la gamme d'émission de la source lumineuse de façon à permettre la détection du signal lumineux retour par les pixels de profondeur P2 du capteur C2. A titre d'exemple, le coefficient de transmission des fenêtres F du capteur C1 dans la gamme de longueurs d'ondes d'émission de la source lumineuse est supérieur à 50 %. Dans l'exemple représenté, chaque pixel P1 du capteur C1 comprend une photodiode 101 comprenant une ou plusieurs régions implantées localisées formées dans le substrat semiconducteur 100. Dans cet exemple, la ou les régions implantées de la photodiode 101 sont disposées du côté de la face arrière du substrat 100. Chaque pixel P1 peut en outre comprendre un ou plusieurs composants supplémentaires (non représentés), par exemple des transistors de contrôle, formés du côté de la face arrière du substrat 100, par exemple dans le substrat 100 et sur la face arrière du substrat 100. Le capteur C1 comprend en outre un empilement d'interconnexion 110, constitué de couches diélectriques et conductrices alternées revêtant la face arrière du substrat 100, dans lequel sont formées des pistes et/ou bornes de connexion électrique 111 connectant les pixels P1 du capteur à un circuit périphérique de commande et d'alimentation, non représenté. Dans l'exemple représenté, le capteur C1 comprend des murs d'isolation verticaux 103 traversant le substrat 100 sur toute son épaisseur et délimitant des portions 100F de substrat correspondant respectivement aux différentes fenêtres F du capteur C1. Les murs d'isolation verticaux 103 ont notamment une fonction d'isolation optique, et peuvent en outre avoir une fonction d'isolation électrique. A titre d'exemple, les murs d'isolation verticaux 103 sont en un matériau diélectrique, par exemple de l'oxyde de silicium. Des murs d'isolation similaires peuvent en outre être prévus entre les pixels P1 du capteur C1. Dans l'exemple représenté, le substrat 100 du capteur C1 ne comprend pas de région implantée localisée dans les portions de substrat 100F des fenêtres F du capteur C1, de façon à maximiser la transparence du substrat dans les fenêtres F. Selon un aspect du mode de réalisation de la figure 1, chaque fenêtre transmissive F comprend en outre, du côté de la face arrière du substrat 130, une région en silicium amorphe 50 située en vis-à-vis de de la portion de substrat 100F de la fenêtre F. La région 50 est en contact, par sa face avant, avec la face arrière de la portion de substrat 100F, et s'étend sur sensiblement toute la surface de la fenêtre F. Dans cet exemple, l'empilement d'interconnexion 110 est interrompu en vis-à-vis de chaque fenêtre transmissive F. La région de silicium amorphe 50 est située dans la zone d'interruption de l'empilement d'interconnexion 110. La région de silicium amorphe 50 s'étend par exemple sur sensiblement toute l'épaisseur de l'empilement d'interconnexion 110. L'épaisseur de la région de silicium amorphe 50 est par exemple sensiblement identique à celle de l'empilement d'interconnexion 110, par exemple comprise entre 3 et 15 µm, par exemple entre 5 et 10 µm. De préférence, la région de silicium amorphe 50 est en contact, sur toute sa périphérie et sur sensiblement toute sa hauteur, avec un matériau d'indice de réfraction plus faible que celui du silicium amorphe, par exemple de l'oxyde de silicium. Ainsi, la lumière en provenance de la portion de substrat 100F de la fenêtre F est guidée verticalement vers le pixel P2 sous-jacent. L'épaisseur du substrat 100 est par exemple comprise entre 2 et 10 µm, par exemple entre 3 et 5 µm. Chaque fenêtre F a par exemple, en vue de dessus, des dimensions sensiblement identiques aux dimensions des pixels P1 du capteur C1. A titre d'exemple, en vue de dessus, la plus grande dimension de chaque pixel P1 ou fenêtre F du capteur C1 est inférieure à 10 µm, par exemple inférieure à 5 µm, par exemple inférieure à 2 µm, par exemple de l'ordre de 1 µm. Dans l'exemple représenté, la face avant du substrat 100 est revêtue d'une couche de passivation 115, par exemple une couche d'oxyde de silicium, une couche de HfO 2 , une couche d'Al 2 O 3 , ou un empilement de plusieurs couches de matériaux différents pouvant avoir d'autres fonctions que la seule fonction de passivation (antireflet, filtrage, collage, etc.), s'étendant sur sensiblement toute la surface du capteur. A titre d'exemple, la couche 115 est disposée sur et en contact avec la face avant du substrat 100. Dans l'exemple de la figure 1, le capteur C1 est un capteur d'image 2D couleur, c'est-à-dire qu'il comprend des pixels P1 de différents types, adaptés à mesurer des intensités lumineuses dans des gammes de longueurs d'ondes visibles distinctes. Pour cela, chaque pixel P1 comprend un filtre couleur 118, par exemple une couche de résine colorée, disposé du côté de la face avant du substrat 100. A titre d'exemple, le capteur C1 comprend trois types de pixels P1, des premiers pixels P1 appelés pixels bleus, comprenant un filtre couleur 118 transmettant préférentiellement de la lumière bleue, des deuxièmes pixels P1 appelés pixels rouges, comprenant un filtre couleur 118 transmettant préférentiellement de la lumière rouge, et des troisièmes pixels P1 appelés pixels verts, comprenant un filtre couleur 118 transmettant préférentiellement de la lumière verte. Sur la figure 1, les différents types de pixels P1 ne sont pas différenciés. Dans l'exemple de la figure 1, chaque pixel P1 comprend en outre un filtre coupe-bande infrarouge 120, par exemple un filtre interférentiel. Le filtre 120 est par exemple adapté à transmettre la lumière à toutes les longueurs d'ondes à l'exception d'une gamme de longueurs d'ondes centrée sur la gamme de longueurs d'ondes d'émission de la source lumineuse. Dans cet exemple, le filtre 120 est disposé du côté de la face avant du substrat 100, par exemple sur et en contact avec la face avant de la couche de passivation 115, et s'étend sur sensiblement toute la surface de chaque pixel P1. Le filtre couleur 118 est par exemple disposé sur et en contact avec la face avant du filtre 120. Le filtre 120 permet d'éviter que la lumière en provenance de la source lumineuse et réfléchie par la scène ne soit détectée par les pixels P1 et ne viennent dégrader la qualité de l'image 2D acquise par les pixels P1. Le filtre 120 permet plus généralement de bloquer les rayonnements infrarouge pour améliorer le rendu des couleurs de l'image 2D. A titre de variante, le capteur C1 peut être un capteur d'image 2D monochromatique, auquel cas les filtres 118 peuvent être omis. Dans l'exemple représenté, chaque fenêtre F du capteur C1 comprend un filtre 121, par exemple un filtre en résine et/ou un filtre interférentiel, adapté à transmettre la lumière dans la gamme de longueurs d'ondes d'émission de la source lumineuse. De préférence, le filtre 121 est adapté à transmettre la lumière uniquement dans une bande de longueurs d'ondes relativement étroite centrée sur la gamme de longueurs d'ondes d'émission de la source lumineuse du système, par exemple une gamme de longueurs d'ondes de largeur à mi-hauteur inférieure à 30 nm, par exemple inférieure à 20 nm, par exemple inférieure à 10 nm. Dans cet exemple, le filtre 121 est disposé du côté de la face avant du substrat 100, par exemple sur et en contact avec la face avant de la couche de passivation 115, et s'étend sur sensiblement toute la surface de la fenêtre F. Le filtre 121 permet d'éviter des déclenchements indésirables de la photodiode du pixel P2 sous-jacent sous l'effet d'un rayonnement lumineux ne provenant pas de la source lumineuse du système. Dans l'exemple de la figure 1, le filtre 121 est localisé au niveau des seules fenêtres F du capteur. Chaque pixel P1 du capteur C1 peut en outre comprendre une microlentille 122 disposée du côté de la face avant du substrat 100, par exemple sur et en contact avec le filtre couleur 118 du pixel, adaptée à focaliser la lumière incidente sur la photodiode 101 du pixel. De plus, chaque fenêtre F du capteur C1 peut comprendre une microlentille 122, disposée du côté de la face avant du substrat 100, par exemple sur et en contact avec le filtre 120 de la fenêtre. Dans cet exemple, la face arrière du capteur C1 est collée à la face avant du capteur C2 par collage moléculaire. Pour cela, le capteur C1 comprend une couche 126a, par exemple en oxyde de silicium, revêtant sa face arrière. De plus, le capteur C2 comprend une couche 126b de même nature que la couche 126a, par exemple en oxyde de silicium, revêtant sa face avant. La face arrière de la couche 126a est mise en contact avec la face avant de la couche 126b de façon à réaliser un collage moléculaire du capteur C2 au capteur C1. A titre d'exemple, la couche 126a, respectivement 126b, s'étend de façon continue sur sensiblement toute la surface du capteur C1, respectivement C2. Dans l'exemple représenté, le capteur C1 comprend en outre, du côté de sa face arrière, entre l'empilement d'interconnexion 110 et la couche 126a, une couche 128 d'un matériau d'indice de réfraction différent de celui des couches 126a et 126b, par exemple un matériau d'indice de réfraction supérieur à celui des couches 126a et 126b, par exemple du nitrure de silicium. A titre d'exemple, la couche 128 s'étend de façon continue sur sensiblement toute la surface du capteur C1. La couche 126a est par exemple en contact, par sa face avant, avec la face arrière de la couche 128. De plus, dans cet exemple, le capteur C2 comprend en outre, du côté de sa face avant, entre le substrat 130 et la couche 126b, une couche 132 d'un matériau d'indice de réfraction différent de celui des couches 126a et 126b, par exemple une couche en le même matériau que la couche 128, par exemple du nitrure de silicium. A titre d'exemple, la couche 132 s'étend de façon continue sur sensiblement toute la surface du capteur C2. La couche 126b est par exemple en contact, par sa face arrière, avec la face avant de la couche 132. Dans cet exemple, l'empilement des couches 128-126a-126b-132 forme un empilement antireflet favorisant le passage de la lumière de chaque fenêtre transmissive F du capteur C1 vers la région photosensible du pixel P2 sous-jacent. L'épaisseur des couches 128, 126a, 126b, 132 peut être choisie en fonction de la longueur d'onde d'émission de la source lumineuse, de façon à favoriser la fonction anti-reflet de l'empilement à la longueur d'onde d'émission de la source lumineuse, par exemple de façon que le coefficient de réflexion de l'empilement à la longueur d'onde d'émission de la source lumineuse soit inférieur à 6%. A titre d'exemple non limitatif, pour une longueur d'onde de fonctionnement de la source lumineuse de 940 nm et dans le cas où les couches 128 et 132 sont en nitrure de silicium, et les couches 126a et 126b sont en oxyde de silicium, les couches 128 et 132 peuvent avoir chacune une épaisseur de l'ordre de 119 nm, et la somme des épaisseurs des couches 126a et 126b peut être de l'ordre de 200 nm. Chaque pixel P2 du capteur C2 comprend une photodiode de type SPAD 133 formée dans le substrat 130, en vis-à-vis de la fenêtre F correspondante du capteur C1. La photodiode 133 comprend une ou plusieurs régions semiconductrices localisées formées dans le substrat semiconducteur 130. Chaque pixel P2 peut en outre comprendre un ou plusieurs composants supplémentaires (non représentés), par exemple des transistors de contrôle, formés du côté de la face arrière du substrat 130, par exemple dans le substrat 130 et sur la face arrière du substrat 130. Le capteur C2 comprend en outre un empilement d'interconnexion 140, constitué de couches diélectriques et conductrices alternées revêtant la face arrière du substrat 130, dans lequel sont formées des pistes et/ou bornes de connexion électrique 141 connectant les pixels P2 du capteur à un circuit périphérique de commande et d'alimentation, non représenté. Par photodiode de type SPAD, on entend ici une photodiode constituée par une jonction PN polarisée en inverse à une tension supérieure ou égale à son seuil d'avalanche. Lorsqu'aucune charge électrique n'est présente dans la zone de déplétion ou zone de charge d'espace de la jonction PN, la photodiode est dans un état pseudo-stable, non conducteur. Lorsqu'une charge électrique photogénérée est injectée dans la zone de déplétion, si la vitesse de déplacement de cette charge dans la zone de déplétion est suffisamment élevée, c'est-à-dire si le champ électrique dans la zone de déplétion est suffisamment intense, la photodiode est susceptible d'entrer en avalanche. Un seul photon est ainsi capable de générer un signal électrique mesurable, et ce avec un temps de réponse très court, ce qui est tout particulièrement adapté aux mesures de temps de vol que l'on cherche à réaliser. La plupart des structures connues de photodiodes SPAD peuvent être utilisées dans le capteur C2 de la figure 1, par exemple des structures à jonction PN planaire surfacique, des structures à jonction PN planaire enterrée, ou encore des structures à jonction PN verticale, par exemple telles que décrites dans la demande de brevet français N°16/58513 déposée le 13 septembre 2016 et dans la demande de brevet PCT correspondante N°PCT/FR2017/052406 déposée le 11 septembre 2017 (B15154/DD17140). La prévision de photodiodes SPAD à jonctions PN verticales, par exemple telles que décrites dans les demandes de brevet français et PCT susmentionnées, permet avantageusement de limiter la surface active de détection des pixels P2. Ceci permet que les dimensions, en vue de dessus, des pixels P2, et par conséquent des fenêtres F, soient relativement faibles, par exemple du même ordre que les dimensions des pixels P1, et ainsi de limiter la perte de résolution dans l'image 2D résultant de la présence des fenêtres F. Dans l'exemple représenté, dans chaque pixel P2 du capteur C2, la photodiode 133 du pixel est entièrement entourée par un mur d'isolation vertical 135 traversant le substrat 130 sur toute son épaisseur. Le mur 135 a notamment une fonction d'isolation optique, et peut en outre avoir une fonction d'isolation électrique. A titre d'exemple, le mur d'isolation vertical 135 est en un matériau diélectrique, par exemple de l'oxyde de silicium. A titre de variante, le mur d'isolation vertical 135 est un mur multicouche comprenant une couche intérieure en un matériau diélectrique, par exemple de l'oxyde de silicium, une ou plusieurs couches intermédiaires comprenant au moins une couche métallique, et une couche extérieure en un matériau diélectrique, par exemple de l'oxyde de silicium. Dans l'exemple représenté, les dimensions latérales des zones de détection des pixels P2 (délimitées par les murs 135) sont supérieures aux dimensions latérales des fenêtres transmissives F, ce qui permet de relâcher les contraintes d'alignement lors de l'assemblage des capteurs C1 et C2. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, les dimensions latérales des régions photosensibles des zones de détection des pixels P2 sont sensiblement identiques à celles des fenêtres transmissives F. Dans ce cas, le mur d'isolation vertical 135 peut être situé sensiblement à l'aplomb du mur d'isolation vertical 103 entourant la portion de substrat 100 de la fenêtre F correspondante du capteur C1. Les murs 103 et 135, ainsi que le guidage vertical à travers la région de silicium amorphe 50, permettent de limiter le risque que des rayons lumineux reçus par un pixel P1 voisin de la fenêtre F ne viennent activer la photodiode SPAD du pixel P2 correspondant, ce qui pourrait conduire à une mesure de profondeur erronée. On notera qu'une photodiode de type SPAD est généralement associée à des circuits annexes, notamment un circuit de polarisation de sa jonction PN à une tension supérieure à son seuil d'avalanche, un circuit de lecture adapté à détecter un déclenchement d'une avalanche de la photodiode, ainsi qu'un circuit d'extinction ("quenching circuit" en anglais) ayant pour fonction d'interrompre l'avalanche de la photodiode une fois celle-ci déclenchée. Ces circuits annexes n'ont pas été représentés sur les figures et ne seront pas détaillés, les modes de réalisation décrits étant compatibles avec les circuits annexes équipant les photodiodes SPAD connues. Ces circuits annexes peuvent par exemple être disposés, au moins en partie, dans et sur la face arrière des portions du substrat 130 situées à l'extérieur des murs d'isolation verticaux 135 des pixels. Bien que non représenté sur la figure 1, le capteur C2 peut en outre, à titre de variante, comporter un écran métallique revêtant sensiblement toute la face avant du substrat 130, à l'exception des portions de substrat 130 situées à l'intérieur des murs 135 (correspondant aux zones de photodétection des pixels P2). L'écran métallique est par exemple disposé entre le substrat 130 et la couche diélectrique 132. Là encore, la fonction de l'écran métallique est une fonction d'isolation optique, visant à éviter que des rayons lumineux reçus par un pixel P1 voisin de la fenêtre F ne viennent activer la photodiode SPAD du pixel P2 correspondant. A titre de variante, l'écran métallique n'est pas continu mais est constitué d'une pluralité de couronnes disjointes entourant respectivement, en vue de dessus, les zones de photodétection des différents pixels P2 du capteur. Un avantage est que ceci permet de limiter les réflexions parasites de lumière par l'écran métallique en direction des pixels P1 du capteur C1. L'épaisseur du substrat 130 est par exemple comprise entre 5 et 50 µm, par exemple entre 8 et 20 µm. On notera que l'agencement des capteurs C1 et C2 du dispositif de la figure 1 est avantageux en ce que l'empilement d'interconnexion 140 du capteur C2 est situé du côté du substrat 130 du capteur opposé au capteur C1. En effet, une difficulté rencontrée lorsque l'on cherche à co-intégrer des pixels à photodiode classique et des pixels à photodiode SPAD est que les niveaux de tension d'alimentation requis par les deux types de pixels sont très différents, ce qui nécessite de prévoir des éléments d'isolation électrique relativement encombrants entre des pixels voisins de types différents. Dans l'exemple de la figure 1, les capteurs C1 et C2 sont naturellement isolés électriquement au niveau de leurs matrices de pixels respectives, ainsi qu'au niveau de leurs circuits de commande/lecture respectifs. Du fait de la disposition de l'empilement d'interconnexion 140 du capteur C2 du côté du substrat 130 opposé au capteur C1, les risques de claquage et/ou de couplage parasite liés à la différence de potentiel entre les pistes conductrices d'alimentation des pixels du capteur C1 et les pistes conductrices d'alimentation des pixels du capteur C2 sont évités. A titre d'exemple, dans le dispositif de la figure 1, la tension d'alimentation des pixels P2 du capteur C2 est au moins cinq fois, voire dix fois supérieure à la tension d'alimentation des pixels P1 du capteur C1. Dans l'exemple représenté, le capteur C2 est fixé, par sa face arrière, sur un substrat de support 150, par exemple un substrat en silicium. A titre de variante, le substrat de support peut être remplacé par un circuit supplémentaire de contrôle et de traitement (non représenté) formé dans et sur un troisième substrat semiconducteur, par exemple tel que décrit en relation avec la figure 1 de la demande de brevet EP3503192 susmentionnée. Les figures 2A à 2J sont des vues en coupe illustrant des étapes d'un exemple d'un procédé de fabrication du dispositif de la figure 1. La figure 2A illustre un exemple de réalisation du capteur d'image 2D C1 du dispositif de la figure 1. Pour réaliser ce capteur, on part d'un substrat semiconducteur 100 relativement épais, par exemple de plusieurs centaines de micromètres d'épaisseur. Les régions implantées des photodiodes 101 et des éventuels composants de contrôle des pixels P1 du capteur sont formés à partir d'une première face du substrat, à savoir sa face supérieure dans l'orientation de la figure 2A. Les murs d'isolation verticaux 103 délimitant, en vue de dessus, les fenêtres F du capteur, sont en outre formés depuis la face supérieure du substrat 100. L'empilement d'interconnexion 110 du capteur C1 est ensuite formé sur la face supérieure du substrat 100. Dans cet exemple, comme illustré sur la figure 2A, les couches métalliques de l'empilement d'interconnexion 110 ne s'étendent pas en vis-à-vis des fenêtres transmissives F du capteur C1. Dans cet exemple, une couche d'arrêt de gravure 201, par exemple en nitrure de silicium, est en outre déposée sur la face supérieure de l'empilement d'interconnexion 110. La figure 2B illustre une étape ultérieure de formation, depuis la face supérieure de la structure, d'une ouverture 203 traversant verticalement la couche 201 et l'empilement d'interconnexion 110, et débouchant sur la face supérieure du substrat semiconducteur 100. L'ouverture s'étend sur toute la surface de la fenêtre transmissive F du capteur C1. L'ouverture 203 est par exemple réalisée par photolithographie et gravure. Les figures 2C, 2D et 2E illustrent des étapes optionnelles de formation d'un revêtement diélectrique, par exemple en oxyde de silicium, sur les parois latérales de l'ouverture 203. La figure 2C illustre plus particulièrement une étape de dépôt d'une couche d'oxyde de silicium 205 d'épaisseur supérieure à la hauteur de l'ouverture 203, venant entièrement combler l'ouverture 203. La figure 2D illustre une étape ultérieure de planarisation, par exemple par CMP (de l'anglais "Chemical-Mechanical Polishing" – polissage mécano-chimique), de la face supérieure de la couche 205. La planarisation est interrompue au niveau de la couche d'arrêt 201. Ainsi, à l'issue de cette étape, la couche 205 est retirée partout sauf en vis-à-vis des fenêtres transmissives F, les portions de couche 205 conservées dans les fenêtres transmissives affleurant au niveau de la face supérieure de la couche d'arrêt 201. La figure 2E illustre une étape de retrait, au niveau de chaque fenêtre transmissive F, d'une partie centrale de la portion de couche 205 située à l'intérieur de l'ouverture 203. A l'issue de cette étape, seule est conservée une région périphérique de la couche 205 revêtant les parois latérales de l'ouverture 203. A titre d'exemple, la portion de couche 205 conservée à cette étape revêt les parois latérales de l'ouverture 203 sur sensiblement toute la périphérie et sur sensiblement toute la hauteur de l'ouverture 203. Le retrait de la partie centrale des portions de couche 205 est par exemple réalisé par photolithographie et gravure. Lors de cette étape, on libère l'accès à la face supérieure du substrat semiconducteur 100 en vis-à-vis des fenêtres transmissives F. La portion de couche 205 conservée sur les flancs de l'ouverture 203 est destinée à former un mur vertical de guidage optique de la lumière traversant la région de silicium amorphe 50 (non visible sur la figure 2D) de la fenêtre transmissive F. Ce mur de guidage 205 est par exemple situé à l'aplomb du mur vertical 103 délimitant la portion de substrat 100F de la fenêtre F. A titre d'exemple, dans chaque fenêtre transmissive F, le mur de guidage 205 est en contact, par sa face inférieure, avec la face supérieure du mur 103. On notera que les étapes des figures 2C, 2D et 2G peuvent, à titre de variante, être omises. Dans ce cas, le guidage de la lumière traversant verticalement la région de silicium amorphe 50 de chaque fenêtre transmissive est assuré, au niveau de la périphérie de la région de silicium amorphe 50, par le ou les matériaux diélectriques constituant l'empilement d'interconnexion 50. Dans une autre variante, le mur de guidage vertical peut comporter un empilement de plusieurs couches pouvant inclure une ou plusieurs couches métalliques. La réalisation d'un tel mur peut comprendre une ou plusieurs étapes de dépôt conforme desdites couches sur les parois latérales et sur le fond de l'ouverture 203, et une ou plusieurs étapes de gravure anisotrope verticale visant à conserver lesdites couches uniquement sur les parois latérales de l'ouverture 203. La figure 2F illustre une étape ultérieure de dépôt d'une couche de silicium amorphe 50 d'épaisseur supérieure à la hauteur des ouvertures 203, venant entièrement combler les ouvertures 203. La figure 2G illustre une étape ultérieure de planarisation, par exemple par CMP, de la face supérieure de la couche 50. La planarisation est interrompue après le retrait de la couche d'arrêt 201. Ainsi, à l'issue de cette étape, la couche 50 est retirée partout sauf en vis-à-vis des fenêtres transmissives F, les portions de couche 50 conservées dans les fenêtres transmissives affleurant au niveau de la face supérieure de l'empilement d'interconnexion 110. La figure 2H illustre une étape ultérieure de dépôt de la couche diélectrique 128, suivie d'une étape de dépôt de la couche de collage 126a du capteur C1, du côté de la face supérieure de l'empilement d'interconnexion 110. Dans cet exemple, chacune des couches 128 et 126a s'étend de façon continue sur toute la surface du capteur C1. Plus particulièrement, dans cet exemple, la couche 128 est en contact, par sa face inférieure, avec la face supérieure de l'empilement d'interconnexion 110, des murs de guidage verticaux 205, et des régions de silicium amorphe 50. La couche 126a est quant à elle en contact, par sa face inférieure, avec la face supérieure de la couche 128. La figure 2I illustre une étape parallèle de réalisation du capteur C2 du dispositif. Pour réaliser ce capteur, on part d'un substrat semiconducteur 130 relativement épais, par exemple de plusieurs centaines de micromètres d'épaisseur. Les régions implantées des photodiodes 133 et des éventuels composants de contrôle des pixels P2 du capteur sont formés à partir d'une première face du substrat, à savoir sa face supérieure dans l'orientation de la figure 2I. Les murs d'isolation verticaux 135 délimitant latéralement les pixels P2 sont en outre formés depuis la face supérieure du substrat 130. Les photodiodes SPAD peuvent par exemple être réalisées tel que détaillé en relation avec la figure 3 de la demande de brevet EP3503192 susmentionnée, ainsi que dans les demandes de brevet français N°16/58513 et PCT N°PCT/FR2017/052406. L'empilement d'interconnexion 140 du capteur C2 est ensuite formé sur la face supérieure du substrat 130. La figure 2J illustre une étape ultérieure d'amincissement du substrat 130 du capteur C2, par sa face opposée à l'empilement d'interconnexion 140. Pour cela, un substrat de support 150 est fixé sur la face de l'empilement d'interconnexion 140 opposée au substrat 130. Le substrat 130 est ensuite aminci, par exemple par meulage et/ou CMP, par sa face opposée à l'empilement d'interconnexion 140, en se servant du substrat de support 150 comme poignée. On notera que, sur la figure 2J, l'orientation du capteur C2 est inversée par rapport à la figure 2I. L'amincissement est interrompu au niveau de la face des murs d'isolation verticaux 135 opposée à l'empilement d'interconnexion 140. Dans cet exemple, à l'issue de l'étape d'amincissement, les murs 135 affleurent au niveau de la face du substrat 130 opposée à l'empilement d'interconnexion 140, à savoir la face supérieure du substrat 130 dans l'orientation de la figure 2J. La figure 2J illustre en outre une étape ultérieure de dépôt de la couche diélectrique 132, suivie d'une étape de dépôt de la couche de collage 126b du capteur C2, sur la face supérieure du substrat 130 aminci. Dans cet exemple, chacune des couches 132 et 126b s'étend de façon continue sur toute la surface du capteur C2. Plus particulièrement, dans cet exemple, la couche 132 est en contact, par sa face inférieure, avec la face supérieure du substrat 130 aminci et des murs d'isolation verticaux 135. La couche 126b est quant à elle en contact, par sa face inférieure, avec la face supérieure de la couche 132. Les étapes suivantes du procédé de fabrication du dispositif n'ont pas été représentées, ces étapes étant à la portée de la personne du métier à partir des indications de la présente description. Le capteur C1 peut être retourné et fixé sur la face supérieure du capteur C2, par collage direct ou collage moléculaire de la face de la couche 126a opposée au substrat 100 sur la face de la couche 126b opposée au substrat 130. Le substrat 100 du capteur C1 peut ensuite être aminci par sa face opposée à l'empilement d'interconnexion 110, par exemple par meulage et/ou CMP, en se servant du substrat de support 150 comme poignée. L'amincissement est par exemple interrompu au niveau de la face des murs d'isolation verticaux 103 opposée à l'empilement d'interconnexion 110, de sorte que, à l'issue de l'étape d'amincissement, les murs 103 affleurent au niveau de la face du substrat 100 opposée à l'empilement d'interconnexion 110. Les éléments supérieurs du dispositif de la figure 1, notamment la couche 115, les filtres 120, 118 et 121, et les microlentilles 122, peuvent ensuite être formés du côté de la face du substrat 100 opposée à l'empilement d'interconnexion 110. En vue de dessus, l'agencement des pixels 2D P1 et des pixels de profondeur P1 est par exemple identique ou similaire à ce qui a été décrit en relation avec la figure 4 de la demande de brevet EP3503192 susmentionnée. Dans le dispositif de la figure 1, les pixels P2 de profondeur peuvent être commandés individuellement de façon à produire une image de profondeur de résolution égale au nombre de pixels P2 du capteur C2. A titre de variante, les pixels P2 peuvent être couplés par blocs de plusieurs pixels voisins, par exemple des blocs de trois par trois pixels P2 voisins de façon à réaliser un photo-multiplieur, par exemple de type SIPM. On prévoit alors de ne retenir que les évènements corrélés au sein de chaque bloc. Autrement dit, seuls les évènements détectés simultanément par plusieurs pixels du bloc seront retenus pour construire l'image de profondeur. La résolution de l'image de profondeur est alors inférieure au nombre de pixels P2 du capteur C2, mais l'immunité au bruit du capteur d'image de profondeur s'en trouve améliorée. Les capteurs C1 et C2 peuvent être commandés séparément. En particulier, selon l'application considérée, la cadence d'acquisition des images 2D par le capteur C1 peut être différente de la cadence d'acquisition des images de profondeur par le capteur C2. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on a décrit ci-dessus des exemples de réalisation dans lesquels chaque pixel de profondeur P2 du capteur C2 comprend une photodiode de type SPAD. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, le pixel de profondeur peut être réalisé dans toute autre technologie adaptée à la mise en oeuvre d'une mesure de temps de vol d'un signal lumineux émis par une source lumineuse et réfléchi par la scène. A titre d'exemple, le pixel de profondeur peut être un pixel de type lock-in, tel que décrit dans les demandes de brevet français N°16/62341 et N°16/62340 précédemment déposées par la demanderesse, c'est-à-dire un pixel comprenant plusieurs zones mémoire couplées à une même zone de détection, et permettant de mesurer un déphasage entre un signal lumineux modulé en amplitude, émis par la source lumineuse, et un signal lumineux reçu par la zone de photodétection du pixel, après réflexion sur la scène. Par ailleurs, la personne du métier saura adapter la solution proposée aux différents exemples de dispositifs décrits dans la demande de brevet EP3503192 susmentionnée, en remplaçant les éléments optiques 124, 124' ou 124'' de ce document par la région de silicium amorphe 50. Dispositif d'acquisition d'une image 2D et d'une image de profondeur, comprenant : un premier capteur (C1) formé dans et sur un premier substrat semiconducteur (100) comportant une face avant et une face arrière, le premier capteur (C1) comprenant une pluralité de pixels d'image 2D (P1) et une pluralité de fenêtres transmissives (F), chaque fenêtre transmissive (F) comprenant une portion (100F) du premier substrat et une région en silicium amorphe (50) en contact avec la face arrière de ladite portion (100F) du premier substrat (100) ; et accolé au premier capteur (C1) du côté de la face arrière du premier substrat, un deuxième capteur (C2) formé dans et sur un deuxième substrat semiconducteur (130) et comprenant une pluralité de pixels de profondeur (P2) disposés en regard des fenêtres transmissives (F) du premier capteur (C1). Dispositif selon la revendication 1, dans lequel le premier capteur (C1) comprend, du côté de la face arrière du premier substrat (100), un empilement d'interconnexion (110) dans lequel sont formées des pistes et/ou bornes de connexion électrique (111). Dispositif selon la revendication 2, dans lequel, dans chaque fenêtre transmissive (F) du premier capteur (C1), ladite région en silicium amorphe (50) est disposée dans une ouverture traversant l'empilement d'interconnexion (110) du premier capteur (C1). Dispositif selon la revendication 3, dans lequel, dans chaque fenêtre transmissive (F) du premier capteur (C1), ladite région en silicium amorphe (50) s'étend sur une épaisseur sensiblement égale à celle de l'empilement d'interconnexion (110) du premier capteur (C1) et affleure au niveau de la face de l'empilement d'interconnexion (110) du premier capteur (C1) opposée au premier substrat semiconducteur (100). Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel, dans chaque fenêtre transmissive (F) du premier capteur (C1), la région de silicium amorphe (50) est délimitée latéralement, sur toute sa périphérie et sur toute sa hauteur, par un matériau diélectrique d'indice de réfraction inférieur à celui du silicium amorphe. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel, dans chaque fenêtre transmissive (F) du premier capteur (C1), la portion (100F) du premier substrat est délimitée latéralement, sur toute sa périphérie et sur toute sa hauteur, par un mur (103) en un matériau diélectrique d'indice de réfraction inférieur à celui du premier substrat semiconducteur (100). Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel, dans chaque fenêtre transmissive (F) du premier capteur, ladite portion (100F) du premier substrat semiconducteur (100) et ladite région de silicium amorphe (50) ont, en vue de dessus, sensiblement la même surface. Dispositif selon l'une quelconque des revendications 1 à 7, comprenant en outre, entre chaque fenêtre transmissive (F) du premier capteur (C1) et le pixel de profondeur (P2) correspondant du deuxième capteur (C2), une alternance de couches diélectriques (128, 126a-126b, 132) d'indices de réfraction distincts, formant un empilement antireflet pour des rayons lumineux traversant ladite fenêtre transmissive (F) en direction dudit pixel de profondeur (P2). Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel le deuxième capteur (C2) comprend, du côté de la face arrière du deuxième substrat semiconducteur (130), un empilement d'interconnexion (140) dans lequel sont formées des pistes et/ou bornes de connexion électrique (141). Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel chaque pixel de profondeur (P2) du deuxième capteur (C2) comprend une photodiode de type SPAD (133). Dispositif selon l'une quelconque desla revendications 1 à 9, dans lequel chaque pixel de profondeur (P2) du deuxième capteur (C2) comprend plusieurs zones mémoire couplées à une même zone de détection, et permet de mesurer un déphasage entre un signal lumineux modulé en amplitude, émis par une source lumineuse du dispositif, et un signal lumineux reçu par la zone de photodétection du pixel, après réflexion sur une scène dont on souhaite acquérir une image. Dispositif selon l'une quelconque des revendications 1 à 10, dans lequel le premier substrat semiconducteur (100F) est en silicium monocristallin.