FR 3110718 A1 20211126 FR 2005283 A 20200520 Le circuit intégré (CI) comporte un premier nœud (N1) destiné à être polarisé à une première tension (V1), un deuxième nœud (N2) destiné à être polarisé à une deuxième tension (V2) et présentant un couplage capacitif non-négligeable (Cp) avec le premier nœud (N1). Un dispositif de gestion d’alimentation (PWM) comprend un élévateur de tension (ELV) configuré pour élever une tension d’alimentation (ALM) et comprenant des étages élévateurs (STG1-STG5) configurés pour générer des tensions intermédiaires (V3, V4) sur des nœuds intermédiaires (N3, N4). Un circuit de détection de compatibilité (CMPTB) est configuré pour détecter une compatibilité entre la deuxième tension (V2) et l’une des tensions intermédiaires (V3, V4), et, si la deuxième tension (V2) est compatible avec une tension intermédiaire (V3), pour coupler (SW3) ledit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) compatible. Figure de l’abrégé : figure 1 Procédé de gestion d’une alimentation de circuit intégré, et circuit intégré correspondant Des modes de mise en œuvre et de réalisation concernent les circuits intégrés, plus particulièrement la gestion d’une alimentation de circuit intégré. Certains nœuds des circuits intégrés peuvent être portés à des tensions élevées, par exemple supérieures à 10V (volts), tandis que d’autre nœuds sont maintenus à des tensions constantes plus basse. Or, ces nœuds peuvent présenter un couplage capacitif important, de sorte qu’un courant parasite est injecté dans le nœud à tension basse constante, par effet capacitif, lorsque la tension augmente dans le nœud qui est porté à une tension élevée. Typiquement le courant parasite est simplement déchargé à la masse, et est donc perdu. Ce type de courant parasite est particulièrement susceptible d’apparaitre dans les grandes structures en réseau, telles que des plans mémoires ou des matrices de pixels, dans lesquelles les nœuds pouvant être portés à des tensions élevée ou maintenus à une tension constante plus basse peuvent être nombreux et variables selon l’utilisation du circuit. Adapter structurellement les architectures des circuits intégrés afin de limiter le couplage capacitif entre des nœuds est typiquement très contraignant, par exemple en matière d’encombrement. D’une manière générale il est souhaitable d’éviter les pertes d’énergie, telles que les fuites de courant capacitif parasite mentionnées ci-dessus, d’autant plus dans des dispositifs à faible consommation d'énergie, par exemple les dispositifs du type « sans contact » tels que des dispositifs utilisant les technologies RFID (« Radio Frequency Identification ») ou NFC (« Near Field Communication ») associées à des normes bien connue de l’homme du métier. Selon un aspect, il est proposé un procédé de gestion d’une alimentation de circuit intégré, comprenant une distribution d’une première tension sur au moins un premier nœud, une distribution d’une deuxième tension sur au moins un deuxième nœud présentant un couplage capacitif avec ledit au moins un premier nœud, et une élévation d’une tension d’alimentation utilisant des étages élévateurs présentant des tensions intermédiaires sur des nœuds intermédiaires. Le procédé comprend en outre une détection d’une compatibilité entre la deuxième tension et au moins l’une des tensions intermédiaires, et, si la deuxième tension est compatible avec au moins l’une des tensions intermédiaires, un couplage dudit au moins un deuxième nœud sur le nœud intermédiaire présentant la tension intermédiaire compatible. Par exemple, la deuxième tension compatible avec une tension intermédiaire signifie que la deuxième tension a une valeur égale, ou proche à 5% près, à la valeur de la tension intermédiaire. Plus largement, la deuxième tension et la tension intermédiaire peuvent être considérées comme compatibles si une éventuelle différence entre elles n’est nuisible ni pour le fonctionnement du circuit sur le deuxième nœud, ni pour le fonctionnement du circuit sur le nœud intermédiaire. En d’autres termes, il est proposé de réintroduire un courant capacitif parasite dans un circuit élévateur de tension, pour alimenter le circuit élévateur, en cas d’écoulement d’un courant capacitif parasite d’un premier nœud vers un deuxième nœud. D’une part la détection de la compatibilité des tensions sur le deuxième nœud et sur l’un des nœuds intermédiaires permet de bénéficier d’une flexibilité sur le choix du deuxième nœud dans l’architecture du circuit intégré et également sur le choix du nœud intermédiaire dans les étages d’élévation de tension. La récupération d’énergie par réintroduction du courant capacitif parasite dans le circuit élévateur peut ainsi être optimisée, tant dans la quantité d’événements produisant un courant parasite capacitif à réintroduire, que dans l’efficacité de la récupération d’énergie. En effet, le choix du deuxième nœud peut permettre de multiplier lesdites réintroductions de courant de parasite, et le choix du nœud intermédiaire permet d’optimiser le niveau de l’étage intermédiaire. L’élévation de la tension d’alimentation étant typiquement mise en œuvre par un circuit élévateur du type pompe de charge, plus le niveau de l’étage intermédiaire est élevé, plus le gain énergétique sur l’alimentation est important. Le circuit élévateur peut être configuré pour élever la tension d’alimentation, par exemple comprise entre 1V et 3V (volts), au niveau de la première tension, par exemple supérieure à 10V. Selon un mode de mise en œuvre, la distribution de la deuxième tension comprend une régulation de la deuxième tension par un deuxième circuit régulateur, et, si la deuxième tension est compatible avec au moins l’une des tensions intermédiaires, le procédé comprend une déconnexion entre ledit au moins un deuxième nœud et le deuxième circuit régulateur. Cela permet notamment d’éviter un conflit pour écouler le courant parasite entre une borne de masse du circuit régulateur et le nœud intermédiaire. Selon un mode de mise en œuvre, ledit couplage dudit au moins un deuxième nœud sur le nœud intermédiaire est effectué avant une phase de charge du premier nœud comprenant une augmentation de la tension sur le premier nœud jusqu’au niveau de la première tension. Selon un mode de mise en œuvre, ladite détection de compatibilité est effectuée sur des signaux numériques de commande commandant la valeur de la deuxième tension et la valeur de ladite au moins une tension intermédiaire. En effet, il est possible de programmer la détection de compatibilité afin de détecter, sur des signaux numériques de commande, un paramétrage du circuit intégré dans lequel la valeur de la deuxième tension sera compatible avec au moins l’une des tensions intermédiaires, par exemple de façon spécifique à l'architecture du circuit intégré et aux opérations de son fonctionnement. Par exemple, la distribution de la première tension comprend une première régulation, la distribution de la deuxième tension comprend une deuxième régulation et lesdits signaux numériques de commande comprennent au moins l’un des signaux suivants : un signal commandant ladite élévation de tension ; un signal commandant la première régulation ; un signal commandant la deuxième régulation. Avantageusement, ledit couplage dudit au moins un deuxième nœud sur le nœud intermédiaire est retardé d’un délai permettant la charge dudit au moins un deuxième nœud à la deuxième tension, à partir de la détection de ladite compatibilité. En effet, les tensions générées par des dispositifs analogiques, tels que des régulateurs et des élévateurs de tension, présentent typiquement un temps de réaction par rapport à leurs commandes numériques. Ainsi, le délai ajouté avant le couplage effectif du deuxième nœud avec le nœud intermédiaire permet de ne pas imposer une chute de tension brusque sur le nœud intermédiaire causé par une tension transitoire sur le deuxième nœud, d’un niveau inférieur au niveau de la tension intermédiaire. Selon un autre mode de mise en œuvre, ladite détection de compatibilité comprend une comparaison analogique de mesures instantanées des tensions présentes sur des nœuds du circuit intégré. Ce mode de mise en œuvre présente l’avantage de mesurer des signaux réels et donc d’être très fiable, en contrepartie d’une conception analogique, généralement plus encombrante que les conceptions numériques. Par exemple, lesdites mesures instantanées comprennent au moins l’une des tensions suivantes : la tension présente sur ledit au moins un nœud intermédiaire ; la tension présente sur ledit au moins un premier nœud ; la tension présente sur ledit au moins un deuxième nœud. Selon un autre aspect, il est proposé un circuit intégré comportant au moins un premier nœud destiné à être polarisé à une première tension, et au moins un deuxième nœud destiné à être polarisé à une deuxième tension et présentant un couplage capacitif avec ledit au moins un premier nœud, et un dispositif de gestion de l’alimentation comprenant un circuit élévateur de tension configuré pour élever une tension d’alimentation et comprenant des étages élévateurs configurés pour générer des tensions intermédiaires sur des nœuds intermédiaires. Le dispositif de gestion de l’alimentation comprend en outre un circuit de détection de compatibilité configuré pour détecter une compatibilité entre la deuxième tension et au moins l’une des tensions intermédiaires, et, si la deuxième tension est compatible avec au moins l’une des tensions intermédiaires, pour coupler ledit au moins un deuxième nœud sur le nœud intermédiaire présentant la tension intermédiaire compatible. Selon un mode de réalisation, le circuit intégré comprend un deuxième circuit régulateur configuré pour réguler la deuxième tension, et, si la deuxième tension est compatible avec au moins l’une des tensions intermédiaires, dispositif de gestion d’alimentation est configuré pour déconnecter ledit au moins un deuxième nœud et le circuit régulateur. Selon un mode de réalisation, le dispositif de gestion d’alimentation est configuré pour coupler ledit au moins un deuxième nœud sur le nœud intermédiaire avant une phase de charge du premier nœud comprenant une augmentation de la tension sur le premier nœud jusqu’au niveau de la première tension. Selon un mode de réalisation, le dispositif de gestion d’alimentation est configuré pour détecter ladite compatibilité sur des signaux numériques de commande commandant la valeur de la deuxième tension et de ladite au moins une tension intermédiaire. Par exemple, lesdits signaux numériques de commande comprennent au moins l’un des signaux suivants : un signal commandant ledit circuit élévateur de tension ; un signal commandant un premier circuit régulateur configuré pour réguler la première tension ; un signal commandant un deuxième circuit régulateur configuré pour réguler la deuxième tension. Avantageusement, le dispositif de gestion d’alimentation est configuré pour coupler ledit au moins un deuxième nœud sur le nœud intermédiaire après un délai permettant la charge dudit au moins un deuxième nœud à la deuxième tension, à partir de la détection de ladite compatibilité. Selon un mode de réalisation, le dispositif de gestion d’alimentation est configuré pour détecter une compatibilité entre la deuxième tension et au moins l’une des tensions intermédiaires en mesurant des valeurs instantanées des tensions présentes sur des nœuds du circuit intégré et en comparant lesdites valeurs mesurées. Par exemple, le dispositif de gestion d’alimentation est configuré pour mesurer les valeurs instantanées d’au moins l’une des tensions suivantes : la tension présente sur ledit au moins un nœud intermédiaire ; la tension présente sur ledit au moins un premier nœud ; la tension présente sur ledit au moins un deuxième nœud. D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de mode de réalisation et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : illustrent des modes de réalisation et de mise en œuvre de l’invention. Les figures 1 et 2 illustre un circuit intégré CI comportant notamment un élévateur de tension ELV et un circuit de détection de compatibilité CMPTB configuré pour réintroduire, dans le circuit élévateur de tension ELV, un courant capacitif parasite Ip s’écoulant d’un premier nœud N1 vers un deuxième nœud N2. La figure 3 représente un graphique G1, G2, G3 illustrant l’évolution des tensions V1, V2 sur le premier et le deuxième nœud N1, N2 et du courant parasite Ip, en fonction du temps t, et en particulier vis-à-vis d’instants t0, t1, t2 définis ci-après. La figure 1 illustre le circuit intégré CI dans un mode initial (ou mode conventionnel), entre les instants t0 et t1, tandis que la figure 2 illustre le circuit intégré CI dans un mode de récupération d’énergie, entre les instants t1 et t2. Les figures 1, 2 et 3 notamment seront décrites en relation les unes aux autres de manière à illustrer un procédé de gestion d’une alimentation du circuit intégré CI, dans lequel un courant capacitif parasite Ip s’écoulant d’un premier nœud N1 vers un deuxième nœud N2 est réintroduit dans le circuit élévateur de tension ELV. La réintroduction du courant parasite Ip dans le circuit élévateur ELV permet de réduire la consommation énergétique du circuit intégré CI, ce qui est avantageux en soi. Cela permet en particulier de soulager un étage d’alimentation ALM du circuit intégré CI, pouvant avoir des ressources énergétiques limitées, par exemple dans le cas d’un circuit intégré alimenté « sans contact », tel que par exemple défini dans les normes associées aux technologies appelées RFID et NFC (respectivement pour « Radio Frequency Identification » et « Near Field Communication », de normes associées bien connues de l’homme de l’art). Le premier nœud N1 et le deuxième nœud N2 du circuit intégré CI appartiennent par exemple à un dispositif comportant un réseau matriciel de relativement grande taille ARY, tel que typiquement un plan-mémoire d’une mémoire non-volatile, ou une matrice de pixels photosensibles ou photoémetteurs. En effet, ce type de dispositif en réseau matriciel ARY présente typiquement des couplage capacitifs parasites entre des nœuds du circuit, par ailleurs difficilement évitables sur le plan de l’architecture structurelle. Le premier nœud N1 et le deuxième nœud N2 sont choisis pour présenter un couplage capacitif Cp par exemple non-nul. Avantageusement, le premier nœud N1 et le deuxième nœud N2 sont choisis pour présenter un couplage capacitif non-négligeable Cp, c’est-à-dire un couplage capacitif Cp pouvant résulter (vis-à-vis des valeurs de la première tension V1 et de la deuxième tension V2 appartenant aux conditions normales d’utilisation du circuit intégré CI) à des fuites de courant significatives par rapport au courant de sortie du circuit élévateur de tension ELV. Par « significatif », on entend par exemple « au moins du même ordre de grandeur ». Le circuit élévateur ELV est configuré pour élever une tension d’alimentation fournie par une alimentation ALM, à un niveau dit de haute tension HV, plus élevé. Par exemple l’alimentation ALM fournit une faible tension d’alimentation par exemple entre 1V et 3V (volt), tandis que le circuit élévateur ELV fournit une haute tension HV par exemple de l’ordre de 10V. Le circuit élévateur ELV est par exemple du type pompe de charge, et comporte des étages élévateurs STG1, STG2, STG3, STG4, STG5 en série, chacun configuré pour élever d’un niveau élémentaire une tension d’entrée. Les sorties de chaque étage STG1-STG5 sont ainsi à des tensions intermédiaires respectives, sur des nœuds intermédiaires respectifs, notamment une tension intermédiaire V3 sur nœud N3 en sortie de l’étage STG3. Chaque étage élévateur STG1-STG5 ne peut pas créer de puissance, et le courant d'entrée I2 (pour l’étage STG3) est nécessairement plus élevé que le courant de sortie I3 (pour l’étage STG3). Selon un principe de fonctionnement simplifié, si chaque étage élévateur STGk (1≤k≤5) est capable de fournir en sortie un courant Ik égal à la moitié du courant reçu en entrée Ik-1, alors le courant I0-I5 décroît de manière quadratique sur le nombre d’étages élévateurs. Les courants entrant et sortant I0, I1, I2, I3, I4 de chaque étage élévateur a été schématiquement représentés par une flèche dont la taille serait proportionnelle à l’intensité du courant respectif. Par exemple, le budget du courant I0 fourni par l’alimentation ALM pour le circuit élévateur de tension ELV est de 0,9mA. La première tension V1 est distribuée sur le premier nœud N1 par exemple via un premier circuit régulateur REG1 configuré pour réguler la haute tension HV sortant du circuit élévateur ELV. La première tension V1 sortant du régulateur REG1 est par exemple régulée au même niveau que la haute tension HV, par exemple à 10V. La deuxième tension V2 est distribuée sur le deuxième N2 par exemple via un deuxième circuit régulateur REG2 configuré pour réguler la haute tension HV sortant du circuit élévateur ELV. La deuxième tension V2 sortant du régulateur REG2 est régulée à un niveau inférieur au niveau de la première tension V1, par exemple à un niveau compris entre 5V et 7V. Eventuellement, la deuxième tension V2 pourrait être distribuée par le deuxième circuit régulateur REG2, à partir d’autres nœuds que la sortie HV du circuit élévateur ELV, par exemple des nœuds intermédiaires du circuit élévateur de tension ou le premier nœud N1. Dans le mode initial t0-t1 représenté par la figure 1, le deuxième nœud N2 est couplé à la sortie du régulateur REG2, par un commutateur SW2 commandé pour être passant (c’est-à-dire fermé) par le circuit de détection de compatibilité CMPTB. Et, dans le mode initial t0-t1, un autre commutateur SW3, connecté entre le deuxième nœud N2 et un nœud intermédiaire N3 du circuit élévateur ELV est commandé pour être bloqué (c’est-à-dire ouvert) par le circuit de détection de compatibilité CMPTB. On se réfère à la figure 3 avec la figure 1. A un instant t0 du fonctionnement du circuit intégré, une distribution de la première tension V1 à un niveau HV et de la deuxième tension V2 à un niveau LV est commandée. La commande provient d’un circuit de commande classique, tel qu’un microcontrôleur ou un automate usuellement appelé machine d’état. La première tension V1 et la deuxième tension V2 ne montent pas instantanément aux niveaux stables respectifs HV, LV, mais présentent un temps de charge au cours duquel les tensions V1, V2 évoluent suivant rampe croissante avant d’atteindre le niveau commandé HV, LV. La deuxième tension V2, représentée sur le graphique G2, atteint le niveau LV à l’instant t1 ; tandis que la première tension V1, représentée sur le graphique G1, atteint le niveau HV à l’instant t2, ultérieur à t1. Les temps de charge de la première tension V1 (t2-t0) et de la deuxième tension V2 (t1-t0), dépendent notamment des fonctionnements analogiques du circuit élévateur ELV et des circuits régulateurs REG1, REG2. Dans cet exemple, l’allure de la rampe de la première tension V1 et de la deuxième tensions V2 est la même entre les instants t0 et t1, notamment du fait que le première tension V1 et la deuxième tension V2 sont issues de régulateurs REG1, REG2 alimentés par la même tension HV sortant de l’étage élévateur ELV. L’allure des rampes de la première tension V1 et de la deuxième tension V2 peuvent aussi résulter du fait que la sortie du circuit élévateur ELV est limitée en courant. La différence ΔV entre la première tension V1 et la deuxième tension V2, ΔV=V1-V2, représenté par le graphique G3, est en conséquence nulle entre les instants t0 et t1. Ainsi, le courant parasite Ip, suivant l’équation Ip=C*dV/dt (avec C la valeur capacitive de la capacité parasite Cp et dV/dt la variation de ΔV), est nul entre les instants t0 et t1. Par contre, de l’instant t1 à l’instant t2, la deuxième tension V2 est stable au niveau LV, tandis que la première tension V1 continue d’augmenter en rampe jusqu’au niveau HV. La différence ΔV suit une variation linéaire et un courant capacitif parasite Ip constant est écoulé du premier nœud N1 vers le deuxième nœud N2, entre les instants t1 et t2. Après l’instant t2, la première tension V1 reste constante au niveau commandé HV, la différence ΔV reste elle aussi constante, et le courant parasite Ip est nul. Lorsque le courant parasite Ip est écoulé, c’est-à-dire entre les instants t1 et t2, si le dispositif de gestion de l’alimentation PWM restait dans le mode illustré par la figure 1, alors le courant parasite Ip serait évacué vers la masse GND du circuit intégré par le deuxième régulateur REG2. Or, comme mentionné précédemment, le circuit de détection de compatibilité CMPTB est configuré pour réintroduire le courant capacitif parasite Ip dans le circuit élévateur de tension ELV. On se réfère à cet égard à la figure 2 avec la figure 3. La figure 2 illustre le circuit intégré CI dans un mode de récupération d’énergie, entre les instants t1 et t2, c’est-à-dire lorsque le courant capacitif parasite Ip est généré entre des nœuds N1, N2 du circuit intégré CI. Le circuit de détection de compatibilité CMPTB est configuré pour détecter une compatibilité entre la deuxième tension V2 et au moins l’une des tensions intermédiaires du circuit élévateur ELV. On prendra l’exemple d’une seule tension intermédiaire V3 sortant de l’antépénultième (précédent l’avant-dernier) étage élévateur STG3 sur le nœud intermédiaire N3. Et, si la valeur courante de la deuxième tension V2 est détectée compatible avec ladite tension intermédiaire V3, le circuit de détection de compatibilité CMPTB est configuré pour coupler ledit au moins un deuxième nœud N2 sur le nœud intermédiaire N3. Avantageusement, le circuit de détection de compatibilité CMPTB est configuré pour déconnecter simultanément le deuxième nœud N2 de la sortie du régulateur REG2. Le circuit de détection de compatibilité CMPTB commande à cet égard le commutateur SW3 pour être passant (fermé) et, avantageusement, le commutateur SW2 pour être bloqué (ouvert). Pour être compatible avec la tension intermédiaire V3, la deuxième tension V2, stabilisée au niveau commandé LV, doit être similaire à la tension intermédiaire V3, c’est-à-dire sensiblement égale, par exemple égale à 5% près. Bien entendu le seuil de similarité entre la deuxième tension et la tension intermédiaire dépendra, au cas par cas, de l’architecture du circuit intégré et des fonctionnements des signaux sur les nœuds N2, N3. L’homme du métier saura déterminer en conséquence ce seuil de similarité. En effet, il faut d’une part que la deuxième tension V2 ne perturbe pas le fonctionnement du circuit élévateur ELV, par exemple une deuxième tension V2 trop faible causerait une chute de tension sur le nœud intermédiaire N3, et d’autre part que la tension intermédiaire V3 ne perturbe pas non-plus le fonctionnement du circuit ARY incorporant le deuxième nœud N2. Ainsi, le choix du deuxième nœud N2 tiendra avantageusement compte de ce paramètre, c’est-à-dire une compatibilité avec au moins l’un des nœuds intermédiaires N3 du circuit élévateur. Dans l’exemple des figures 1 et 2 le circuit de détection de compatibilité CMPTB comporte une première entrée analogique IANA2 couplée au nœud (N2) de sortie du régulateur REG2, et une deuxième entrée analogique IANA3 couplée au nœud intermédiaire N3. Dans cet exemple de réalisation et de mise en œuvre, pour évaluer la compatibilité entre la deuxième tension V2 et la tension intermédiaire V3, le circuit de détection de compatibilité CMPTB est configuré pour mesurer les valeurs instantanées des tensions présentes sur des nœuds du circuit intégré CI, en particulier la deuxième tension V2 présente sur le deuxième nœud N2, et la tension intermédiaire V3 présente sur le nœud intermédiaire N3, et éventuellement la première tension V1 présente sur le premier nœud N1. Le circuit de détection de compatibilité CMPTB est configuré pour comparer les valeurs mesurées, afin d’identifier une égalité, ou une similarité des valeurs des tensions. Dans cet exemple, le circuit de détection de compatibilité CMPTB comporte un circuit comparateur, par exemple typiquement du type amplificateur opérationnel, configuré pour effectuer une comparaison du type tout-ou-rien sur le niveau de la deuxième tension V2 sur l’entrée IANA2, par rapport au le niveau de la tension intermédiaire V3 sur l’entrée IANA3. Le signal numérique de sortie du comparateur peut ainsi commander les commutateurs SW2, SW3, inversement l’un à l’autre. En alternative, le circuit de détection de compatibilité CMPTB peut comporter un circuit de comparateur dynamique, de fonctionnement classique basé sur un échantillonnage de comparaisons, plus économe en énergie. Les techniques de comparateurs analogiques, bien que classiquement relativement énergivores, présentent l’avantage d’être fiables, puisque basées sur une mesure des tensions concrètement présentes sur les nœuds du circuit intégré CI. Le circuit de détection de compatibilité CMPTB est ainsi capable de détecter l’instant t1 à partir duquel la deuxième tension V2 est compatible avec la tension intermédiaire V3 du circuit élévateur ELV, et ainsi placer le dispositif de gestion de l’alimentation PWM dans le mode de récupération d’énergie t1-t2. Dans le mode de récupération d’énergie t1-t2, le courant capacitif parasite Ip est injecté sur le nœud intermédiaire N3, via le commutateur SW3 à l’état passant, tel qu’illustré par la figure 2. Et, là encore les courants I0, I1, I2, I3, I4, Ip présents dans le circuit élévateur ELV ont été schématiquement représentés par une flèche dont la taille serait proportionnelle à l’intensité du courant respectif. Le courant Ip ainsi injecté sur le nœud intermédiaire N3 s’additionne au courant I3b sortant de l’étage STG3, et l’étage supérieur STG4 bénéficie d’un courant d’intensité I3b+Ip. Par conséquent l’étage STG3 fournit un courant I3b inférieur au courant I3 (I3b=I3-Ip) du mode conventionnel, illustré par la figure 1. L’étage STG3 consomme de ce fait un courant I2b plus faible sur son entrée qu’en mode conventionnel (I2b Chaque réduction du courant I3b-I1b sur la sortie de chaque étage élévateur STG3-STG1 est amplifiée d’un gain sur l’entrée, en raison de la décroissance quadratique de la consommation de courant expliquée précédemment. En d’autres termes, la différence entre le courant I2b et le courant conventionnel I2 est plus grande que la différence I3b-I3, I2b-I2>I3b-I3, et de même, I1b-I1>I2b-I2, et ainsi I0b-I0>I1b-I1. Ainsi le gain sur le courant I0b fournit par l’alimentation ALM est beaucoup plus grand que l’intensité brute du courant parasite Ip réinjecté dans le circuit élévateur ELV (I0b-I0>>Ip). Par exemple, pour un courant parasite Ip de sensiblement 13µA (microampère) réinjecté sur la sortie du deuxième étage d’un circuit élévateur de trois étages, répercute un gain sur l’alimentation ALM de 150µA. Pour un budget de 0,9mA, le gain 150µA représente plus de 15% du budget. Plus le nœud intermédiaire N3 sur lequel est réinjecté le courant parasite Ip est élevé dans la série d’étages élévateurs STG1-STG5, plus le gain sur l’alimentation ALM sera élevé. Ainsi, le choix du deuxième nœud tiendra avantageusement compte de ce paramètre, c’est-à-dire être susceptible d’avoir un niveau de tension correspondant à un nœud intermédiaire élevé du circuit élévateur de tension ELV. Globalement, le ou les deuxièmes nœuds N2 seront choisis en tenant compte des différents paramètres mentionnés ci-avant, c’est-à-dire pour présenter un couplage capacitif avec un premier susceptible de générer un courant parasite d’intérêt, et une compatibilité avec au moins l’un des nœuds intermédiaires N3 du circuit élévateur, et avantageusement le plus élevé possible. On se réfère à la figure 4. La figure 4 illustre un mode de réalisation correspondant au circuit intégré décrit précédemment en relation avec les figures 1 et 2, dans lequel le circuit de détection de compatibilité CMPTB est capable de sélectionner un nœud intermédiaire compatible avec la deuxième tension V2, parmi plusieurs nœuds intermédiaires N3, N4 du circuit élévateur ELV. Dans l’exemple de la figure 4, deux nœuds intermédiaires peuvent être sélectionnés, l’un étant le nœud N3 sur la sortie du pénultième (avant-dernier) étage élévateur STG4, l’autre étant le nœud N4 sur la sortie de l’antépénultième (précédent l’avant-dernier) étage élévateur STG4. Dans un autre exemple, d’autres nœuds intermédiaires pourraient être sélectionnés, par exemple tous les nœuds intermédiaire du circuit élévateur ELV. Cela permet de multiplier les cas de figures dans lesquels un courant parasite Ip est généré, selon différents niveaux de la deuxième tension V2, pouvant ainsi être réinjecté dans différents nœud intermédiaires N3, N4 du circuit élévateur ELV. Dans ce mode de réalisation, le circuit de détection de compatibilité CMPTB comporte une entrée analogique IANA4 additionnelle, couplée sur le nœud intermédiaire N4 additionnel, dans cet exemple en sortie de l’avant-dernier étage élévateur STG4. Un commutateur SW4 additionnel, connecté entre le deuxième N2 et le nœud intermédiaire N4 additionnel est commandé à l’état passant ou bloqué selon une détection ou non de compatibilité entre la deuxième tension V2 et la tension sur le nœud intermédiaire N4 additionnel. Dans cet exemple, la détection de compatibilité est faite par une comparaison analogique telle que décrite précédemment en relation avec les figures 1 et 2. Bien entendu, dans le cas où d’autres nœuds intermédiaires (autres que les nœuds N3 et N4 illustré) peuvent être sélectionnés, le circuit de détection de compatibilité CMPTB est capable de coupler un autre nœud intermédiaire compatible avec la deuxième tension V2, au moyen d’autres commutateurs additionnels couplés entre les autres nœuds intermédiaires respectifs et le deuxième nœud N2. Multiplier le nombre d’entrée analogiques IANA3, IANA4 et le nombre de circuits comparateurs analogiques au sein du circuit de détection de compatibilité CMPTB pourra être encombrant et consommateur d’énergie. Ainsi, il sera avantageusement choisi un nombre limité de nœuds intermédiaires, les plus hauts possibles dans la série d’étages élévateurs du circuit élévateur ELV (tels que les nœuds de sortie des pénultième et antépénultième étages élévateurs SGT4, SGT3). La figure 5 illustre un mode de réalisation préférentielle dans lequel le circuit de détection de compatibilité CMPTB est configuré pour lire des signaux numériques de commande DC1, DC11-DC15, DC2 afin de détecter une compatibilité entre la deuxième tension V2 et au moins l’une des tensions intermédiaires V3, V4 du circuit élévateur ELV. Excepté le fonctionnement du circuit de détection de compatibilité CMPTB, le circuit intégré CI présente l’exemple d’architecture décrit précédemment en relation avec les figures 1 à 3, les mêmes éléments supportant les mêmes références et n’étant pas à nouveau détaillés ici. Le circuit de détection de compatibilité CMPTB est par exemple incorporé dans un circuit de commande et de gestion du dispositif ARY, tel qu’une machine d’état ou un microcontrôleur tel qu’un programmateur. Le premier régulateur REG1 reçoit un premier signal de commande numérique DC1 définissant par exemple le niveau stable HV de la première tension V1, le deuxième régulateur REG2 reçoit un deuxième signal de commande numérique DC2 définissant par exemple le niveau stable LV de la deuxième tension V2. Par ailleurs, on considère dans cet exemple que le premier signal de commande numérique DC1 est également reçu par le circuit élévateur de tension ELV afin de définir le niveau de la haute tension HV. Les étages élévateurs STG1-STG5 sont typiquement chacun muni d’une boucle de régulation interne, desquelles peuvent être ressortis des signaux numériques de régulation internes DC11-DC15 représentatifs des niveaux de tension sur les nœuds intermédiaires respectifs (notamment N3, N4). En effet, lorsque le circuit élévateur ELV comporte des nœuds intermédiaires N3, N4 régulés, on considère qu’il existe de manière générale un signal numérique DC13, DC14 commandant le niveau de la tension intermédiaire régulée sur lesdits nœuds intermédiaires N3, N4. Par exemple les signaux numériques de régulation interne DC11-DC15 sont du type « on/off », c’est-à-dire quand la tension cible est atteinte par le nœud de sortie de l’étage de l’élévateur de tension STG1-STG5, l’étage en question arrête de pomper (on lui coupe son horloge interne). L’étage ne se remet à pomper que quand la tension de sortie descend en dessous d’un seuil. Et, en connaissance du fonctionnement des routines du circuit intégré CI et des commandes (ou paramétrages) du circuit élévateur de tension ELV et des régulateurs REG1, REG2, il est possible de savoir quand le deuxième nœud N2 et l’un des nœuds intermédiaires N3, N4 sont égaux, sans faire de mesure analogique. Dans cet exemple, on sait que le régulateur REG2 contrôle la deuxième tension V2 avec les conditions suivante (en référence à la figure 3) : Condition 1 : V2 = V1 lorsque V1 Condition 2 : V2 = LV (~ V3) lorsque V1 > LV Il est possible de détecter la condition 2 en observant simplement les signaux de commande numériques DC1, DC2 des régulateurs REG1, REG2, et les signaux numériques de régulation interne DC11-DC15 des étages STG1-STG5 du circuit élévateur de tension ELV. Dans cet exemple, le circuit de détection de compatibilité CMPTB comprend à cet égard une première entrée INUM1 recevant le signal numérique de commande DC1 ainsi que les signaux numériques de régulation interne DC11-DC15, et une deuxième entrée INUM2 recevant le signal numérique de commande DC2 du deuxième régulateur REG2. En effet, si la commande numérique DC1 du premier régulateur REG1 commande une première tension V1 supérieure à la tension intermédiaire LV sur le nœud intermédiaire N3 (commandée par le signal numérique de régulation interne DC13), alors la condition 2 est reconnue. Le circuit de détection de compatibilité CMPTB peut alors connecter le deuxième nœud N2 sur le nœud intermédiaire correspondant N3, et déconnecter le deuxième nœud N2 de la sortie du deuxième régulateur REG2. Bien entendu, dans le cadre d’une routine différente dans le fonctionnement du circuit intégré, ou d’un deuxième nœud N2 choisi à une autre position du dispositif ARY, le dispositif de détection de compatibilité CMPTB est configuré pour connecter le deuxième nœud N2 avec un autre nœud intermédiaire N4, dont la tension intermédiaire est détectée compatible avec la deuxième tension V2 notamment au moyen du signal numérique de régulation interne DC14 correspondant. Cela étant, étant donné que les circuits analogiques tels que les régulateurs et les élévateurs de tension peuvent avoir besoin de temps pour réagir aux commandes numériques, un délai peut être ajouté entre la détection d’une condition faite sur les signaux numériques, et la connexion effective du deuxième nœud N2 sur le nœud intermédiaire N3, N4 dont la tension est compatible avec la deuxième tension V2. Ainsi, le circuit de détection de compatibilité CMPTB est avantageusement configuré pour connecter le deuxième nœud N2 sur le nœud intermédiaire N3 compatible, après un délai t1-t0 (figure 3) à partir de ladite détection des conditions de compatibilité t0. Le délai t1-t0, est déterminé afin de permettre la charge dudit au moins un deuxième nœud N2 à la deuxième tension V2 au niveau stable (LV). En outre, et de manière générale applicable aux modes de réalisations et de mise en œuvre décrits en relation avec les figures 1 à 4 et la figure 5, le circuit de détection de compatibilité CMPTB est configuré pour coupler le deuxième nœud N2 sur le nœud intermédiaire N3 détecté compatible, à l’instant t1 marquant le début d’une phase de charge t2-t1 du premier nœud N1. La phase de charge du premier nœud N1 comprend une augmentation de la tension sur le premier nœud N1 jusqu’au niveau de la première tension V1 (HV), tandis que la deuxième tension V2 est stable (LV). C’est en effet pendant la phase de charge t2-t1 que la différence de potentiel ΔV entre le premier nœud N1 et le deuxième nœud N2 varie, et génère en conséquence un courant capacitif parasite Ip. En résumé, les modes de réalisation et de mise en œuvre décrits ci-avant concernent avantageusement les circuits intégrés alimentés dans des basse tension (par exemple inférieures à 3V) alors que certaines fonctions internes telles que les mémoires non volatiles ou les capteurs d'images nécessitent des tensions internes élevées. Pour générer les tensions internes élevées, des circuits élévateurs de tension divisées en plusieurs étages, tels que des pompes de charge, sont utilisés. Cependant, ces circuits pouvant consommer une grande quantité de courant, peuvent poser un problème pour les applications de faible énergie comme les produits sans contact, les produits de l’internet des objets, ou autres. Dans les applications comprenant un réseau de mémoire ou un capteur d'images, les nœuds commandés pour réaliser la fonction visée par le réseau présentent souvent un couplage parasite important en raison de la taille du réseau. Les modes de réalisation et de mise en œuvre décrits ci-avant permettent de tirer parti des courants induits par le couplage parasite pour économiser l'énergie. Ce courant capacitif parasite est réinjecté dans un étage intermédiaire du circuit élévateur approprié lorsque cela est possible et lorsque cela est utile, par le circuit de détection de compatibilité. Par conséquent, les étages inférieurs du circuit élévateur de tension nécessitent moins de courant d'entrée pour maintenir la tension de l'étage intermédiaire supérieur, ce qui réduit la consommation d'énergie globale. Procédé de gestion d’une alimentation (PWM) de circuit intégré (CI), comprenant une distribution d’une première tension (V1) sur au moins un premier nœud (N1), une distribution d’une deuxième tension (V2) sur au moins un deuxième nœud (N2) présentant un couplage capacitif (Cp) avec ledit au moins un premier nœud (N1), une élévation (ELV) d’une tension d’alimentation (ALM) utilisant des étages élévateurs (STG1-STG5) présentant des tensions intermédiaires (V3, V4) sur des nœuds intermédiaires (N3, N4), et une détection d’une compatibilité (CMPTB) entre la deuxième tension (V2) et au moins l’une des tensions intermédiaires (V3, V4), et, si la deuxième tension (V2) est compatible avec au moins l’une des tensions intermédiaires (V3), un couplage (SW3) dudit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) présentant la tension intermédiaire compatible (V3). Procédé selon la revendication 1, dans lequel la distribution de la deuxième tension (V2) comprend une régulation de la deuxième tension par un deuxième circuit régulateur (REG2), et, si la deuxième tension est compatible avec au moins l’une des tensions intermédiaires, le procédé comprend une déconnexion (SW2) entre ledit au moins un deuxième nœud (N2) et le deuxième circuit régulateur (REG2). Procédé selon l’une des revendications 1 ou 2, dans lequel ledit couplage (SW3) dudit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) est effectué avant une phase de charge (t2-t1) du premier nœud (N1) comprenant une augmentation de la tension sur le premier nœud (N1) jusqu’au niveau de la première tension (V1). Procédé selon l’une des revendications 1 à 3, dans lequel ladite détection de compatibilité (CMPTB) est effectuée sur des signaux numériques de commande (DC11-DC15, DC2) commandant la valeur de la deuxième tension V2, et la valeur de ladite au moins une tension intermédiaire V3. Procédé selon la revendication 4, dans lequel la distribution de la première tension comprend une première régulation (REG1), la distribution de la deuxième tension comprend une deuxième régulation (REG2) et lesdits signaux numériques de commande comprennent au moins l’un des signaux suivants : un signal (DC1, DC11-DC15) commandant ladite élévation de tension (ELV) ; un signal (DC1) commandant la première régulation (REG1) ; un signal (DC2) commandant la deuxième régulation (REG2). Procédé selon l’une des revendications 4 ou 5, dans lequel ledit couplage (SW3) dudit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) est retardé d’un délai (t1-t0) permettant la charge dudit au moins un deuxième nœud à la deuxième tension, à partir de la détection de ladite compatibilité (t0). Procédé selon l’une des revendications 1 à 3, dans lequel ladite détection de compatibilité (CMPTB) comprend une comparaison analogique de mesures instantanées des tensions présentes (V2, V3) sur des nœuds (N2, N3) du circuit intégré (CI). Procédé selon la revendication 7, dans lequel lesdites mesures instantanées comprennent au moins l’une des tensions suivantes : la tension (V3) présente sur ledit au moins un nœud intermédiaire (N3) ; la tension (V1) présente sur ledit au moins un premier nœud (N1) ; la tension (V2) présente sur ledit au moins un deuxième nœud (N2). Circuit intégré (CI) comportant au moins un premier nœud (N1) destiné à être polarisé à une première tension (V1), au moins un deuxième nœud (N2) destiné à être polarisé à une deuxième tension (V2) et présentant un couplage capacitif (Cp) avec ledit au moins un premier nœud (N1), et un dispositif de gestion d’alimentation (PWM) comprenant un circuit élévateur de tension (ELV) configuré pour élever une tension d’alimentation (ALM) et comprenant des étages élévateurs (STG1-STG5) configurés pour générer des tensions intermédiaires (V3, V4) sur des nœuds intermédiaires (N3, N4), et un circuit de détection de compatibilité (CMPTB) configuré pour détecter une compatibilité entre la deuxième tension (V2) et au moins l’une des tensions intermédiaires (V3, V4), et, si la deuxième tension (V2) est compatible avec au moins l’une des tensions intermédiaires (V3), pour coupler (SW3) ledit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) présentant la tension intermédiaire compatible (V3). Circuit intégré selon la revendication 9, comprenant un deuxième circuit régulateur (REG2) configuré pour réguler la deuxième tension (V2), dans lequel, si la deuxième tension (V2) est compatible avec au moins l’une des tensions intermédiaires (V3), le circuit de détection de compatibilité (CMPTB) est configuré pour déconnecter (SW2) ledit au moins un deuxième nœud (N2) et le circuit régulateur (REG2). Circuit intégré selon l’une des revendications 9 ou 10, dans lequel le circuit de détection de compatibilité (CMPTB) est configuré pour coupler ledit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) avant une phase de charge (t2-t1) du premier nœud (N1) comprenant une augmentation de la tension sur le premier nœud (N1) jusqu’au niveau de la première tension (V1). Circuit intégré selon l’une des revendications 9 à 11, dans lequel le circuit de détection de compatibilité (CMPTB) est configuré pour détecter ladite compatibilité (CMPTB)sur des signaux numériques de commande (DC11-DC15, DC2) commandant la valeur de la deuxième tension (V2) et la valeur de ladite au moins une tension intermédiaire (V3). Circuit intégré selon la revendication 12, dans lequel lesdits signaux numériques de commande comprennent au moins l’un des signaux suivants : un signal (DC1, DC11-DC15) commandant ledit circuit élévateur de tension ; un signal (DC1) commandant un premier circuit régulateur (REG1) configuré pour réguler la première tension (V1) ; un signal (DC2) commandant un deuxième circuit régulateur (REG2) configuré pour réguler la deuxième tension (V2). Circuit intégré selon l’une des revendications 12 ou 13, dans lequel le circuit de détection de compatibilité (CMPTB) est configuré pour coupler (SW3) ledit au moins un deuxième nœud (N2) sur le nœud intermédiaire (N3) après un délai (t1-t0) permettant la charge dudit au moins un deuxième nœud (N2) à la deuxième tension (V2), à partir de la détection de ladite compatibilité (t0). Circuit intégré selon l’une des revendications 9 à 11, dans lequel le circuit de détection de compatibilité (CMPTB) est configuré pour détecter une compatibilité entre la deuxième tension (V2) et au moins l’une des tensions intermédiaires (V3) en mesurant des valeurs instantanées des tensions (V2, V3) présentes sur des nœuds (N2, N3) du circuit intégré (CI) et en comparant lesdites valeurs mesurées. Circuit intégré selon la revendication 15, dans lequel le circuit de détection de compatibilité (CMPTB) est configuré pour mesurer les valeurs instantanées d’au moins l’une des tensions suivantes : la tension (V3) présente sur ledit au moins un nœud intermédiaire (N3) ; la tension (V1) présente sur ledit au moins un premier nœud (N1) ; la tension (V2) présente sur ledit au moins un deuxième nœud (N2).