FR 3105659 A1 20210625 FR 1914704 A 20191218 Procédé, mis en œuvre par ordinateur, de codage d’un signal numérique destiné à être traité par un système de calcul numérique, le procédé comprenant les étapes de : Recevoir (101) un échantillon du signal numérique quantifié sur un nombre N d de bits, Décomposer (102) l’échantillon en une pluralité de mots binaires de taille N p bits paramétrable, Coder (103) l’échantillon par une pluralité de couples de valeurs, chaque couple comprenant l’un des mots binaires et une adresse correspondant à la position du mot binaire dans l’échantillon, Transmettre (104) les couples de valeurs à une unité d’intégration pour réaliser une opération MAC entre l’échantillon et un coefficient de pondération. Figure 1 Procédé et dispositif de codage binaire de signaux pour implémenter des opérations MAC numériques à précision dynamique L’invention concerne le domaine des architectures de calcul pour les modèles d’apprentissage automatique ou « machine learning », en particulier les réseaux de neurones artificiels et porte sur un procédé et un dispositif de codage et intégration de signaux numériques à précision dynamique adapté aux signaux propagés dans un réseau de neurones artificiels. Plus généralement, l’invention est applicable à toute architecture de calcul implémentant des opérations de type multiplication puis accumulation (MAC). Les réseaux de neurones artificiels constituent des modèles de calculs imitant le fonctionnement des réseaux de neurones biologiques. Les réseaux de neurones artificiels comprennent des neurones interconnectés entre eux par des synapses, qui sont classiquement implémentées par des mémoires numériques. Les synapses peuvent être également implémentées par des composants résistifs dont la conductance varie en fonction de la tension appliquée à leurs bornes. Les réseaux de neurones artificiels sont utilisés dans différents domaines de traitement du signal (visuel, sonore, ou autre) comme par exemple dans le domaine de la classification d’image ou de la reconnaissance d’image. Un problème général pour les architectures de calculateurs implémentant un réseau de neurones artificiels concerne la consommation globale d’énergie du circuit réalisant le réseau. L’opération de base mise en œuvre par un neurone artificiel est une opération de multiplication puis accumulation MAC. Selon le nombre de neurones par couche et de couches de neurones que comporte le réseau, le nombre d’opérations MAC par unité de temps nécessaire pour un fonctionnement temps réel devient contraignant. Il existe donc un besoin pour développer des architectures de calcul optimisées pour les réseaux de neurones qui permettent de limiter le nombre d’opérations MAC sans dégrader ni les performances des algorithmes mis en œuvre par le réseau ni la précision des calculs. La demande internationale WO 2016/050595 du Demandeur décrit une méthode de codage de signaux permettant de simplifier l’implémentation de l’opérateur MAC. Un inconvénient de cette méthode est qu’elle ne permet pas de prendre en compte la nature des signaux propagés dans le réseau de neurones. En particulier, lorsque la densité de valeurs à 0 dans les signaux numériques propagés dans le réseau est importante, des opérations inutiles sont effectuées si le codage des signaux ne prend pas en compte cette particularité. L’invention propose une méthode de codage à précision dynamique qui permet de prendre en compte la nature des signaux à coder, en particulier la densité de valeurs à 0. De par son aspect dynamique, l’invention permet d’optimiser le codage des signaux propagés dans un réseau de neurones de manière à limiter le nombre d’opérations MAC réalisées et ainsi limiter la consommation d’énergie du circuit réalisant le réseau. L’invention a pour objet un procédé, mis en œuvre par ordinateur, de codage d’un signal numérique destiné à être traité par un système de calcul numérique, le procédé comprenant les étapes de : Recevoir un échantillon du signal numérique quantifié sur un nombre N d de bits, Décomposer l’échantillon en une pluralité de mots binaires de taille N p bits paramétrable, Coder l’échantillon par une pluralité de couples de valeurs, chaque couple comprenant l’un des mots binaires et une adresse correspondant à la position du mot binaire dans l’échantillon, Transmettre les couples de valeurs à une unité d’intégration pour réaliser une opération MAC entre l’échantillon et un coefficient de pondération. Selon un aspect particulier de l’invention, seuls les couples de valeurs comprenant des mots binaires non nuls sont transmis. Selon un aspect particulier de l’invention, les mots binaires nuls sont supprimés avant de réaliser l’opération MAC. Selon un aspect particulier de l’invention, une même adresse correspondant à des mots binaires codés à partir de différents échantillons n’est transmise qu’une seule fois. Dans une variante de réalisation, le procédé selon l’invention comprend une étape de détermination de la taille N p d’un mot binaire en fonction de la distribution statistique des valeurs à 0 des bits du signal numérique. Selon un aspect particulier de l’invention, la taille N p d’un mot binaire est paramétrée de manière à minimiser la consommation d’énergie d’un système de calcul numérique dans lequel les signaux traités sont codés au moyen dudit procédé de codage. Selon un aspect particulier de l’invention, la consommation d’énergie est estimée par simulation ou à partir d’un modèle empirique. Selon un aspect particulier de l’invention, le système de calcul numérique implémente un réseau de neurones artificiels. Selon un aspect particulier de l’invention, la taille N p des mots binaires est paramétrée de façon indépendante pour chaque couche du réseau de neurones artificiel. L’invention a aussi pour objet un dispositif de codage comprenant un codeur configuré pour exécuter le procédé de codage selon l’invention. L’invention a aussi pour objet un dispositif d’intégration configuré pour réaliser une opération de multiplication puis accumulation MAC entre un premier nombre codé au moyen du procédé de codage selon l’invention et un coefficient de pondération, le dispositif comprenant un multiplieur pour multiplier le coefficient de pondération avec le mot binaire du premier nombre, un registre à décalage configuré pour décaler le signal de sortie du multiplieur de la valeur de l’adresse dudit mot binaire, un additionneur et un registre d’accumulation pour accumuler le signal de sortie du registre à décalage. L’invention a aussi pour objet un neurone artificiel, mis en œuvre par un système de calcul numérique, comprenant un dispositif d’intégration selon l’invention pour réaliser une opération de multiplication puis accumulation MAC entre un signal reçu et un coefficient synaptique, et un dispositif de codage selon l’invention pour coder le signal de sortie du dispositif d’intégration, le neurone artificiel étant configuré pour propager le signal codé vers un autre neurone artificiel. L’invention a aussi pour objet un neurone artificiel, mis en œuvre par un calculateur, comprenant un dispositif d’intégration selon l’invention pour réaliser une opération de multiplication puis accumulation MAC entre un signal d’erreur reçu depuis un autre neurone artificiel et un coefficient synaptique, un module de calcul d’erreur locale configuré pour calculer un signal d’erreur locale à partir du signal de sortie du dispositif d’intégration et un dispositif de codage selon l’invention pour coder le signal d’erreur locale, le neurone artificiel étant configuré pour rétro-propager le signal d’erreur locale vers un autre neurone artificiel. L’invention a aussi pour objet un réseau de neurones artificiels comprenant une pluralité de neurones artificiels selon l’invention. D’autres caractéristiques et avantages de la présente invention apparaîtront mieux à la lecture de la description qui suit en relation aux dessins annexés suivants. la figure 1 représente un organigramme illustrant les étapes de mise en œuvre du procédé de codage selon l’invention, la figure 2 représente un schéma d’un codeur selon un mode de réalisation de l’invention, la figure 3 représente un schéma d’un module d’intégration pour réaliser une opération de type MAC pour des nombres quantifiés via la méthode de codage de la figure 1, la figure 4 représente un schéma fonctionnel d’un exemple de neurone artificiel comprenant un module d’intégration du type de la figure 3 pour un fonctionnement lors d’une phase de propagation de données, la figure 5 représente un schéma fonctionnel d’un exemple de neurone artificiel comprenant un module d’intégration du type de la figure 3 pour un fonctionnement lors d’une phase de rétro-propagation de données. La figure 1 représente, sur un organigramme, les étapes de mise en œuvre d’un procédé de codage selon un mode de réalisation de l’invention. Un objectif du procédé est de coder un nombre quantifié sur N d bits en un groupe de valeurs codées qui peuvent être transmises (ou propagées) indépendamment sous forme d’évènements. A cet effet, la première étape 101 du procédé consiste à recevoir un nombre y quantifié sur N d bits, N d étant un nombre entier. Le nombre y est, typiquement, un échantillon quantifié d’un signal, par exemple un signal d’image, un signal audio ou un signal de données comprenant intrinsèquement une information. Dans une deuxième étape 102, le nombre y est décomposé en plusieurs mots binaires de tailles respectives égales à N p . Le nombre de mots binaires est égal à N d / N p avec la contrainte que N d mod N p = 0, mod désignant la fonction modulo. Par exemple, si y=50={00110010}, ce nombre de N d =8 bits peut être décomposé en quatre mots de 2 bits {00},{11},{00},{10}. Dans une troisième étape 103, le nombre y est codé par un ensemble de couples de valeurs, chaque couple comprenant l’un des mots binaires non nul et une adresse correspondant à la position du mot binaire dans le nombre y. En reprenant l’exemple précédent, le nombre y=50 est codé par les couples (2,{11}) et (0,{10}). Les mots binaires nuls {00} sont supprimés car ils n’apportent pas d’information et peuvent être omis dans le cas où les valeurs codées sont des signaux propagés dans un réseau de neurones comme cela sera détaillé par la suite. Le nombre de bits utilisé pour coder les adresses (ou positions) de chaque mot binaire est égal à N @ =ceil(log 2 (N d /N p )), où ceil() désigne la fonction partie entière supérieure. Dans une dernière étape 104, les signaux codés sont transmis, par exemple via un bus de données de taille appropriée vers un opérateur MAC en vue de réaliser une opération de multiplication puis accumulation. Dans une variante de réalisation, les couples de valeurs associées aux mots binaires nuls sont transmis mais ne sont pas exploités lorsqu’ils sont reçus. Dans une autre variante de réalisation, lorsque la même adresse est utilisée pour des valeurs codées appartenant à des échantillons différents, cette adresse est transmise une seule fois. Dans ce cas, tous les mots binaires ayant la même adresse et appartenant à différents échantillons sont transmis de façon groupée (soit simultanément soit successivement) en ne transmettant l’adresse qu’une seule fois. La figure 2 représente, sous forme schématique, un exemple de codeur 200 configuré pour coder une valeur y d’entrée en appliquant le procédé décrit à la figure 1. Sur la figure 2, on a repris l’exemple numérique non limitatif pour y=50. Le couple de valeurs ({10},0) est transmis à un instant t 0 . Le couple de valeurs ({11},2) est transmis à un instant suivant t 0 +1. L’ordre de transmission des valeurs est un paramètre de l’invention. Un avantage de la méthode de codage proposée est qu’elle permet de limiter la taille des données codées transmises en supprimant les valeurs à 0. Un autre avantage réside dans son aspect dynamique car le paramètre N p peut être adapté selon la nature des données à coder ou en fonction des contraintes de dimensionnement des opérateurs utilisés pour réaliser des calculs sur les données codées. La figure 3 représente schématiquement un module d’intégration 300 configuré pour réaliser une opération de type multiplication puis addition ou opération MAC. Le module d’intégration 300 décrit à la figure 3 est optimisé pour traiter des données codées via la méthode selon l’invention. Typiquement, le module d’intégration 300 implémente une opération MAC entre une donnée d’entrée p codée via la méthode de codage selon l’invention et un coefficient de pondération w qui correspond à un paramètre appris par un modèle d’apprentissage automatique. Le coefficient w correspond par exemple à un poids synaptique dans un réseau de neurones artificiels. Un module d’intégration 300 du type décrit à la figure 3 peut être dupliqué pour réaliser en parallèle des opérations MAC entre plusieurs valeurs d’entrée p et plusieurs coefficients w. Alternativement, un seul et même module d’intégration peut être activé séquentiellement pour réaliser plusieurs opérations MAC successives. Le module d’intégration 300 comprend un multiplieur MUL, un registre à décalage REG, un additionneur ADD et un registre d’accumulation RAC. Lorsque le module d’intégration 300 reçoit une donnée codée sous la forme (@,p), il effectue le produit de p avec un coefficient de pondération w, puis le résultat en sortie du multiplieur MUL est décalé vers la gauche de la valeur de l’adresse @ multiplié par . L’opération de décalage binaire correspond à une multiplication du résultat par la valeur . Le résultat INC en sortie du registre à décalage REG est ensuite additionné au résultat en mémoire dans le registre d’accumulation RAC. La valeur en mémoire dans le registre RAC est transmise et le registre RAC est remis à zéro lorsque le module d’intégration 300 reçoit une nouvelle donnée avec une adresse @ à 0. Ainsi, le module d’intégration 300 est configuré pour réaliser l’opération : La taille du registre RAC doit être supérieure à la somme des tailles maximales des valeurs w et p. Typiquement, il sera de la taille , qui est la taille maximale d’une opération MAC entre des mots de tailles et . Dans le cas particulier où N p =1, p prend toujours la valeur 1 ou 0. Dans ce cas, il suffit de propager uniquement l’adresse @, la valeur de p associée étant forcément égale à 1 (puisque les valeurs 0 ne sont pas propagées). Ainsi, le module d’intégration 300 réalise une opération MAC avec une complexité réduite puisque l’opération de multiplication est réalisée pour des nombres de taille plus réduite, par rapport à une implémentation classique. Dans la variante de réalisation où tous les mots binaires appartenant à différents échantillons et ayant la même adresse sont transmis ensemble, l’intégration de chaque échantillon peut être réalisée en parallèle via plusieurs modules d’intégration du type décrit à la figure 3. Dans une variante de réalisation, lorsque les nombres sont représentés en notation signée, un module de gestion du signe (non représenté en détail sur la figure 3) est aussi nécessaire. Dans une autre variante de réalisation, afin de limiter encore le nombre d’opérations, seuls une partie des bits les plus significatifs peuvent être transmis une fois le nombre codé. En reprenant l’exemple précédent pour y= 50={00110010}, ce nombre peut être codé par les évènements {2,11} puis {0,10}. Pour alléger encore le nombre d’opérations, on peut décider de ne propager que le premier évènement correspondant aux bits les plus significatifs, à savoir {2,11} dans cet exemple. Cette variante est adaptée aux applications qui sont moins contraintes en termes de précision car elle induit un bruit de quantification plus important. Le module d’intégration 300 selon l’invention peut être avantageusement utilisé pour implémenter un réseau de neurones artificiels comme illustré aux figures 4 et 5. La figure 4 représente schématiquement un circuit ou processeur ou plus généralement un calculateur configuré pour réaliser une fonction d’apprentissage automatique, par exemple sous la forme d’un neurone artificiel. Typiquement, la fonction implémentée par un modèle d’apprentissage automatique consiste en une intégration des signaux reçus en entrée et pondérés par des coefficients. Dans le cas particulier d’un réseau de neurones artificiels, les coefficients sont appelés poids synaptiques et la somme pondérée est suivi par l’application d’une fonction d’activation a qui, en fonction du résultat de l’intégration, génère un signal à propager en sortie du neurone. Ainsi, le neurone artificiel N comprend un premier module d’intégration 401 du type de la figure 3 pour réaliser le produit y l-1 .w, avec y l-1 une valeur codée via la méthode selon l’invention sous forme de plusieurs évènements successivement propagés entre deux neurones et w la valeur d’un poids synaptique. Un second module d’intégration 402 classique est ensuite utilisé pour intégrer les produits y l-1 .w dans le temps. Sans sortir du cadre de l’invention, un neurone artificiel N peut comprendre plusieurs modules d’intégration pour réaliser des opérations MAC en parallèle pour plusieurs données d’entrée et coefficients de pondération. La fonction d’activation a est, par exemple, définie par la génération d’un signal lorsque l’intégration des signaux reçus est terminée. Le signal d’activation est ensuite codé via un codeur 403 selon l’invention (tel que décrit à la figure 2) qui code la valeur en plusieurs évènements qui sont propagés successivement vers un ou plusieurs autre(s) neurone(s). Plus généralement la valeur de sortie de la fonction d’activation a l d’un neurone d’une couche d’indice l est donnée par la relation suivante : est la valeur de sortie du second module d’intégration 402. représente une valeur de biais qui est la valeur initiale de l’accumulateur dans le second module d’intégration 402, représente un coefficient synaptique. La valeur de sortie est ensuite encodée via un codeur 403 selon l’invention (tel que décrit à la figure 2) qui code la valeur en plusieurs évènements qui sont propagés successivement vers un ou plusieurs autre(s) neurone(s). Les différentes opérations mises en œuvre successivement dans un neurone N peuvent être réalisées à des rythmes différents, c'est-à-dire avec des échelles de temps ou horloges différentes. Typiquement, le premier dispositif d’intégration 401 fonctionne à un rythme plus rapide que le second dispositif d’intégration 402 qui fonctionne lui-même à un rythme plus rapide que l’opérateur réalisant la fonction d’activation. Dans le cas où les deux dispositifs d’intégration 401,402 fonctionnent au même rythme, un seul dispositif d’intégration est utilisé au lieu de deux. De façon générale, selon l’implémentation matérielle choisie, le nombre d’accumulateurs utilisé varie. De façon similaire à ce qui a été décrit ci-dessus, les signaux d’erreur rétro-propagés durant la phase de rétro-propagation (phase backward) peuvent aussi être codés au moyen de la méthode de codage selon l’invention. Dans ce cas, un module d’intégration selon l’invention est implémenté dans chaque neurone pour réaliser la pondération des signaux d’erreurs codés reçus avec des coefficients synaptiques comme illustré sur la figure 5 qui représente un neurone artificiel configuré pour traiter et rétro-propager des signaux d’erreurs d’une couche l+1 vers une couche l. Dans la phase de rétropropagation, le calcul d’erreur est implémenté selon l’équation suivante : est la valeur de la dérivée de la fonction d’activation. Le neurone décrit à la figure 5 comprend un premier module d’intégration 501 du type de la figure 3 pour réaliser le calcul du produit , avec le signal d’erreur reçu depuis un neurone de la couche l+1 et codé au moyen de la méthode de codage selon l’invention et la valeur d’un coefficient synaptique. Un second module d’intégration 502 classique est ensuite utilisé pour réaliser l’intégration des résultats du premier module 501 dans le temps. Le neurone N comprend d’autres opérateurs spécifiques nécessaires pour calculer une erreur locale qui est ensuite codée via un codeur 503 selon l’invention qui code l’erreur sous la forme de plusieurs évènements qui sont ensuite rétro-propagés vers la couche précédente l-1. Le neurone N comprend aussi, par ailleurs, un module de mise à jour des poids synaptiques 504 en fonction de l’erreur locale calculée. Les différents opérateurs du neurone peuvent fonctionner à des rythmes ou échelles de temps différents. En particulier, le premier module d’intégration 501 fonctionne au rythme le plus rapide. Le second module d’intégration 502 fonctionne à un rythme plus lent que le premier module 501. Les opérateurs utilisés pour calculer l’erreur locale fonctionnent à un rythme plus lent que le second module 502. Dans le cas où les deux modules d’intégration 501,502 fonctionnent au même rythme, un seul module d’intégration est utilisé au lieu de deux. De façon générale, selon l’implémentation matérielle choisie, le nombre d’accumulateurs utilisé varie. L’invention propose un moyen d’adapter les opérateurs de calculs d’une architecture de calcul numérique en fonction des données reçues. Elle est particulièrement avantageuse pour les architectures implémentant des modèles d’apprentissage automatique, dans lesquelles la distribution des données à traiter varie beaucoup selon les entrées reçues. L’invention présente notamment des avantages lorsque les valeurs à coder sont faibles et/ou lorsqu’elles contiennent beaucoup de bits à 0. En effet, les mots binaires nuls ne sont pas transmis après codage ce qui permet de diminuer le nombre d’opérations réalisées par le modèle d’apprentissage automatique. Statistiquement, seulement 50% des bits sont nuls lorsqu’on considère des données binaires aléatoires. Par contre, les données propagées au sein d’un modèle d’apprentissage automatique. présentent un grand nombre de valeurs faibles ce qui implique un grand nombre de bits à 0 lorsque les valeurs sont toutes représentées avec le même nombre de bits. Cette propriété s’explique notamment du fait que les données propagées par un modèle d’apprentissage automatique avec plusieurs couches de traitement, tel qu’un réseau de neurones, véhiculent de l’information qui se concentre, progressivement au cours de la propagation, vers un nombre réduit de neurones. De ce fait, les valeurs propagées vers les autres neurones sont proches de 0 ou de façon générale, faibles. Une approche classique pour prendre en compte cette propriété particulière des signaux consiste à coder toutes les valeurs sur un nombre de bits faibles (par exemple 8 bits). Cependant, cette approche présente l’inconvénient d’être très impactante pour les valeurs qui dépassent la valeur maximale de quantification (par exemple 2 8 -1). En effet, ces valeurs sont écrêtées à la valeur maximale ce qui entraine des pertes de précision pour les valeurs qui véhiculent le plus d’information. Cette approche n’est donc pas adaptée à ces types de modèles d’apprentissage automatique. Une autre approche consiste toujours à coder les valeurs sur un nombre de bits fixe mais en réglant la dynamique de sorte à ne pas écrêter les valeurs maximales. Cette seconde approche présente l’inconvénient de modifier la valeur des données de valeur faibles qui sont très nombreuses. Ainsi, la méthode de codage selon l’invention est particulièrement adaptée au profil statistique des valeurs propagées dans un modèle d’apprentissage automatique. car elle permet de prendre en compte toute la dynamique des valeurs sans pour autant utiliser un nombre de bits élevé fixe pour quantifier l’ensemble des valeurs. Ainsi, il n’y a pas de perte de précision due à la quantification des données mais les opérateurs utilisés pour l’implémentation d’un opérateur MAC peuvent être dimensionnés pour traiter des données de taille plus faible. Un des avantages de l’invention est que le nombre de mots binaires et leur taille N p sont des paramètres de la méthode de codage. Ces paramètres, en particulier la taille N p , peuvent être optimisés en fonction des propriétés statistiques des données à coder. Cela permet d’optimiser le codage de sorte à optimiser la consommation d’énergie globale du calculateur ou circuit réalisant le modèle d’apprentissage automatique. En effet, les paramètres de codage influent sur les valeurs qui sont propagées dans le modèle d’apprentissage automatique et donc sur la taille des opérateurs réalisant les opérations MAC. En appliquant l’invention, il est possible de paramétrer le codage de manière à minimiser le nombre d’opérations binaires réalisées ou plus généralement à minimiser ou optimiser la consommation d’énergie qui en découle. Une première approche pour optimiser les paramètres de codage consiste à simuler le comportement d’un modèle d’apprentissage automatique pour un ensemble de données d’apprentissage et à simuler sa consommation d’énergie en fonction du nombre et de la taille des opérations réalisées. En faisant varier les paramètres de codage pour le même ensemble de données, on recherche les paramètres qui permettent de minimiser la consommation d’énergie. Une seconde approche consiste à déterminer un modèle mathématique pour exprimer l’énergie consommée par le modèle d’apprentissage automatique ou plus généralement le calculateur visé, en fonction des paramètres de codage, en particulier N p . Dans le cas d’application d’un réseau de neurones, les paramètres de codage peuvent être différents selon la couche du réseau. En effet, les propriétés statistiques des valeurs propagées peuvent dépendre de la couche du réseau. Plus on avance dans les couches, plus l’information a tendance à se concentrer vers quelques neurones particuliers. Au contraire, dans les premières couches, la distribution de l’information dépend des données d’entrée du neurone, elle peut être plus aléatoire. Un exemple de modèle mathématique pour un réseau de neurones est proposé par la suite. L’énergie consommée E l par une couche d’un réseau dépend de l’énergie consommée par l’intégration d’un évènement (une valeur reçue) par un neurone et de l’énergie consommée par l’encodage de cet évènement par la couche précédente. Ainsi, un modèle de l’énergie consommée par une couche peut être formulé à l’aide de la relation suivante : est le nombre de neurones de la couche l est le nombre d’évènements (mots binaires codés) transmis par la couche l-1. Ce nombre dépend du paramètre de codage et de la distribution des données. A partir du modèle donné par la relation (3), on recherche la valeur de qui permet de minimiser l’énergie consommée pour chaque couche E l . Les fonctions et peuvent être déterminées à partir de modèles ou de fonctions empiriques au moyen de simulations ou à partir de mesures réelles. Un avantage de l’invention est qu’elle permet de paramétrer la valeur de indépendamment pour chaque couche l du réseau, ce qui permet de prendre en compte finement le profil statistique des données propagées pour chaque couche. L’invention peut être appliquée également pour optimiser le codage des valeurs d’erreurs rétropropagées lors d’une phase de rétro-propagation du gradient. Les paramètres de codage peuvent être optimisés indépendamment pour la phase de propagation et la phase de rétro-propagation. Dans une variante de réalisation de l’invention, les valeurs des activations dans le réseau de neurones peuvent être contraintes de sorte à favoriser une distribution plus importante de valeurs faibles. Cette propriété peut être obtenue en agissant sur la fonction de coût mise en œuvre dans la dernière couche du réseau. En ajoutant un terme à cette fonction de coût qui dépend des valeurs des signaux propagés, on peut pénaliser les valeurs larges dans la fonction de cout et ainsi contraindre les activations dans le réseau à des valeurs plus faibles. Cette propriété permet de modifier la distribution statistique des activations et ainsi d’améliorer l’efficacité de la méthode de codage. La méthode de codage selon l’invention peut être avantageusement appliquée au codage de données propagées dans un calculateur mettant en œuvre une fonction d’apprentissage automatique, par exemple une fonction de réseau de neurones artificiels pour classifier des données selon une fonction d’apprentissage. La méthode de codage selon l’invention peut aussi être appliquée aux données d’entrées du réseau de neurones, autrement dit les données produites en entrée de la première couche du réseau. Dans ce cas, le profil statistique des données est exploité pour coder au mieux l’information. Par exemple, lorsqu’il s’agit d’images, les données à encoder peuvent correspondre à des pixels de l’image ou des groupes de pixels ou aussi à des différences entre pixels de deux images consécutives dans une séquence d’images (vidéo). Le calculateur selon l’invention peut être implémenté à l’aide de composants matériels et/ou logiciels. Les éléments logiciels peuvent être disponibles en tant que produit programme d’ordinateur sur un support lisible par ordinateur, support qui peut être électronique, magnétique, optique ou électromagnétique. Les éléments matériels peuvent être disponibles tous ou en partie, notamment en tant que circuits intégrés dédiés (ASIC) et/ou circuits intégrés configurables (FPGA) et/ou en tant que circuits neuronaux selon l’invention ou en tant que processeur de signal numérique DSP et/ou en tant que processeur graphique GPU, et/ou en tant que microcontrôleur et/ou en tant que processeur général par exemple. Le calculateur CONV comprend également une ou plusieurs mémoires qui peuvent être des registres, registres à décalage, mémoire RAM, mémoire ROM ou tout autre type de mémoire adapté à la mise en œuvre de l’invention. Procédé, mis en œuvre par ordinateur, de codage d’un signal numérique destiné à être traité par un système de calcul numérique, le procédé comprenant les étapes de : Recevoir (101) un échantillon du signal numérique quantifié sur un nombre N d de bits, Décomposer (102) l’échantillon en une pluralité de mots binaires de taille N p bits paramétrable, Coder (103) l’échantillon par une pluralité de couples de valeurs, chaque couple comprenant l’un des mots binaires et une adresse correspondant à la position du mot binaire dans l’échantillon, Transmettre (104) les couples de valeurs à une unité d’intégration pour réaliser une opération MAC entre l’échantillon et un coefficient de pondération. Procédé de codage selon la revendication 1 dans lequel seuls les couples de valeurs comprenant des mots binaires non nuls sont transmis. Procédé de codage selon la revendication 1 comprenant une étape de supprimer les mots binaires nuls avant de réaliser l’opération MAC. Procédé de codage selon l’une des revendications précédentes dans lequel une même adresse correspondant à des mots binaires codés à partir de différents échantillons n’est transmise qu’une seule fois. Procédé de codage selon l’une des revendications précédentes comprenant une étape de détermination de la taille N p d’un mot binaire en fonction de la distribution statistique des valeurs à 0 des bits du signal numérique. Procédé de codage selon la revendication 5 dans lequel la taille N p d’un mot binaire est paramétrée de manière à minimiser la consommation d’énergie d’un système de calcul numérique dans lequel les signaux traités sont codés au moyen dudit procédé de codage. Procédé de codage selon la revendication 6 dans lequel la consommation d’énergie est estimée par simulation ou à partir d’un modèle empirique. Procédé de codage selon l’une des revendications précédentes dans lequel le système de calcul numérique implémente un réseau de neurones artificiels. Procédé de codage selon la revendication 8 dans lequel la taille N p des mots binaires est paramétrée de façon indépendante pour chaque couche du réseau de neurones artificiel. Dispositif de codage (200) comprenant un codeur configuré pour exécuter le procédé de codage selon l’une des revendications précédentes. Dispositif d’intégration (300) configuré pour réaliser une opération de multiplication puis accumulation MAC entre un premier nombre codé au moyen du procédé de codage selon l’une des revendications 1 à 9 et un coefficient de pondération, le dispositif comprenant un multiplieur (MUL) pour multiplier le coefficient de pondération avec le mot binaire du premier nombre, un registre à décalage (REG) configuré pour décaler le signal de sortie du multiplieur (MUL) de la valeur de l’adresse dudit mot binaire, un additionneur (ADD) et un registre d’accumulation (RAC) pour accumuler le signal de sortie du registre à décalage (REG). Neurone artificiel (N), mis en œuvre par un système de calcul numérique, comprenant un dispositif d’intégration (300,401) selon la revendication 11 pour réaliser une opération de multiplication puis accumulation MAC entre un signal reçu et un coefficient synaptique, et un dispositif de codage (200,403) selon la revendication 10 pour coder le signal de sortie du dispositif d’intégration (300,401), le neurone artificiel (N) étant configuré pour propager le signal codé vers un autre neurone artificiel. Neurone artificiel (N), mis en œuvre par un calculateur, comprenant un dispositif d’intégration (300,501) selon la revendication 11 pour réaliser une opération de multiplication puis accumulation MAC entre un signal d’erreur reçu depuis un autre neurone artificiel et un coefficient synaptique, un module de calcul d’erreur locale configuré pour calculer un signal d’erreur locale à partir du signal de sortie du dispositif d’intégration (300,501) et un dispositif de codage (200,503) selon la revendication 10 pour coder le signal d’erreur locale, le neurone artificiel (N) étant configuré pour rétro-propager le signal d’erreur locale vers un autre neurone artificiel. Réseau de neurones artificiels comprenant une pluralité de neurones artificiels selon l’une quelconque des revendications 12 ou 13.