FR 3098978 A1 20210122 FR 1908173 A 20190718 Description Titre de l'invention : procédé de fabrication de transistors Domaine technique [0001] La présente invention concerne le domaine de la fabrication de composants micro- électroniques. Elle trouvera pour application la fabrication de transistors, ces composants permettant par exemple de former des circuits CMOS (pour Complementary Metal Oxide Semiconductor). Elle peut notamment s'appliquer à des transistors formés sur des substrats avec la technologie FDSOI (en anglais Fully Depleted Silicon On Insulator) qui correspond à un support du type couche superficielle de silicium sur isolant totalement déplétée. Technique antérieure [0002] Dans le domaine considéré ci-dessus, une pluralité d'étapes sont mises en oeuvre pour réaliser la grille de chaque transistor, des espaccurs entourant la grille et des zones de source et de drain autour de la grille. [0003] Dans ce contexte, la figure 1 présente une vue en coupe d'un exemple de cc type de transistor. On y retrouve les zones de source et de drain 5 (qui sont de types complémentaires dans la technologie CMOS). La grille 2 est classiquement constituée d'un empilement de couches dont une grande partie est constituée de silicium polycristallin. La formation des zones de source et drain 5 se fait typiquement par implantation ionique de dopants, la grille 2 servant de masque, empêchant ainsi le dopage de la zone du transistor dans laquelle, en fonction des tensions appliquées sur la grille 2, va pouvoir se développer le canal de conduction entre source et drain. [0004] Une technique utilisée actuellement consiste à fabriquer les circuits intégrés en partant de substrats élaborés de type silicium sur isolant, désignés par leur acronyme SOI, de l'anglais « silicon on insulator ». Le substrat élaboré SOI est caractérisé par la présence d'une couche superficielle 13, typiquement faite de silicium monocristallin, de Germanium ou de Silicium-Germanium, reposant sur une couche continue isolante d'oxyde 12 en particulier de silicium, dit oxyde enterré ou encore BOX acronyme de l'anglais « buried oxidc layer ». La couche 12 repose sur la couche 11 qui constitue le corps du substrat SOI, souvent qualifié du vocable anglais de « bulle» pour indiquer que le substrat de départ est très généralement fait de silicium massif. Des tranchées d'isolation électrique 14 sont présentes de part et d'autre des zones de source et de drain 5, pour isoler des transistors successivement organisés sur le substrat ; ces tranchées sont typiquement connues sous l'acronyme STI pour Shallow Trench Isolation. [0005] La couche superficielle 13, souvent en silicium monocristallin, peut être contrôlée 2 précisément en épaisseur et en dopage. En particulier, il est avantageux pour les performances des transistors que le canal puisse être complétement déserté de porteurs, c'est-à-dire « fully deplcted » (FD), vocable anglais qui est généralement utilisé pour désigner cet état. Ceci est obtenu en réalisant les transistors à partir de substrats SOI dont la couche superficielle 13 est très mince, par exemple moins de 15nm. C'est cc type de transistor qui est ainsi désigné par l'acronyme FDSOI. [0006] Un perfectionnement de la technique de hase d'auto-alignement qui a été univer- sellement adopté consiste en la formation d'espaceurs 3 sur les flancs de la grille 2. Les espaceurs, typiquement faits de nitrure de silicium (SiN), vont permettre en particulier la mise en oeuvre d'une technique dite de « Source et Drain surélevés » dont un résultat est visible en figure 1. Il est devenu courant que l'on pratique ces opérations deux fois de suite afin d'obtenir le résultat final qui est illustré en figure 1 où l'on peut distinguer deux niveaux d'espaceurs 3, 4 ainsi que les deux niveaux correspondants de surélévation des zones de source et drain 5. Pour pouvoir maintenir de faibles résistances électriques d'accès aux électrodes dc source et de drain, en dépit dc la réduction de taille des transistors, il a fallu en effet augmenter leur section. Ceci est obtenu par épitaxie sélective des zones source/drain 5. Au cours de cette opération on va faire croître localement la couche surfacique 13 initiale de silicium monocristallin ou d'autres matériaux, tels que du SiGe sur SOI, ou du SiGe sur SIGe0I. [0007] Pour parvenir au résultat de la figure 1, on opère conventionnement une succession d'étapes nombreuses, dont la formation d'une première couche de nitrure de silicium (SiN). Cette couche est ensuite soumise à une gravure qui supprime les parties de la couche situées sur la couche surfacique 13 (qui sont généralement horizontales, c'est-à-dire orientées perpendiculairement à l'épaisseur du substrat) tout en préservant, au moins en partie, le nitrure sur les parties non horizontales et particulièrement sur les parties formant les flancs de la grille. [0008] On obtient ainsi un premier niveau d'espaceurs 3 constitués par les parties résiduelles faites de nitrure couvrant les flancs 21 de la grille 2. [0009] On procède alors à une première étape de croissance des sources et drains par épitaxie sur la base de la couche de matériau semi-conducteur, autour de la grille protégée par le premier niveau d'espaceurs. [0010] On réalise alors des espaceurs de deuxième niveau. À cet effet, une nouvelle couche de nitrure est déposée, de façon similaire au premier niveau d'espaceurs, puis une gravure permet d'obtenir des espaceurs de deuxième niveau 4 en recouvrant les espaceurs déjà formés. Globalement, ces étapes conduisent à des espaceurs dont les pieds présentent un retrait formant une structure en escalier. [0011] Une nouvelle phase d'épitaxie est alors produite de sorte que les zones de source/ drain croissent autour de la grille, celle-ci étant protégée par les espaceurs. Des im- 3 plantations ioniques appropriées aux zones de source ou de drain s'ensuivent et le résultat est un transistor à double niveau d'espaceurs et à zones de source/drain surélevées et en escalier, tel que visible sur la figure 1. [0012] La technologie ainsi décrite se révèle complexe, surtout par le nombre d'étapes mises en oeuvre. La mise en oeuvre de deux phases de croissance épitaxialc augmente fortement la complexité, niais aussi les défauts d'interface entre ces deux portions crues successivement. [0013] Pour apporter une solution à la complexité des techniques actuelles conventionnelles révélées par le résultat de la figure 1, il a été proposé, dans le document FR3025938, un procédé de fabrication d'espaceurs impliquant un nombre moindre d'étapes de fabrication, et notamment permettant une phase de croissance épitaxialc unique après formation de deux espaccurs de premier niveau. [0014] Dans ce procédé, on permet une certaine maîtrise de la forme du pied des cspaccurs, par le dépôt d'une couche d'espaccur puis par son oxydation partielle permettant d'en protéger les parties verticales, tout en réalisant une attaque latérale de formation du pied de l'espaccur. Néanmoins, cette technologie s'adresse à des transistors dotés d'un seul niveau d'espaceurs et implique un contrôle précis de la gravure latérale, contrôle difficile compte tenu de la faible épaisseur de la couche résiduelle de formation d'espaccurs à attaquer latéralement. [0015] Il existe par conséquent un besoin d'améliorer les techniques de fabrication des transistors. [0016] La présente invention a notamment pour objet un procédé de réalisation de transistors avec un bon contrôle dimensionnel et un nombre d'étapes optimisé, et ce, même en obtenant des structures de transistors complexes, à savoir à deux niveaux d'espaceurs et à zones de source/drain surélevées. [0017] RÉSUMÉ [0018] Un aspect concerne un procédé de réalisation d'au moins un transistor comprenant une grille située au-dessus d'une couche d'un matériau semi-conducteur, des espaceurs de premier niveau contre les flancs de la grille, et des espaceurs de deuxième niveau recouvrant au moins en partie latéralement chacun les espaceurs de premier niveau (notamment chacun au moins en partie sur l'un différent des espaceurs de premier niveau), le procédé comprenant successivement : une formation d'une première couche d'espaceur en un premier matériau d'espaceur qui recouvre les flancs de la grille et au moins une zone périphérique de la couche de matériau semi-conducteur entourant la grille, une formation d'une deuxième couche d'espaceur en un deuxième matériau d'espaceur, différant du premier matériau d'espaceur, recouvrant la première couche d'espaceur, et présentant une première portion présentant une orientation principale dirigée selon les flancs et une deuxième portion présentant une orientation principale dirigée selon la couche de matériau semi-conducteur, une réalisation d'une gravure anisotrope de la deuxième couche d'espaccur et de la première couche d'espaccur, configurée pour enlever complètement la deuxième portion et conserver au moins une partie de l'épaisseur de la première portion formant les espaccurs de deuxième niveau, et configurée pour ne conserver de la première couche d'espaccur qu'une portion résiduelle protégée de la gravure anisotrope par les espaceurs de deuxième niveau et comprenant une zone de pied au contact de la couche de matériau semiconducteur et dont la tranche est située dans le prolongement des espaceurs de deuxième niveau, une réalisation d'une gravure de la zone de pied, sélective par rapport au deuxième matériau d'espaceur et par rapport au matériau semi-conducteur, et configurée pour enlever seulement une partie de la zone de pied à partir de la tranche de sorte à former, dans la portion résiduelle, les espaccurs de premier niveau avec un retrait sous les espaceurs de deuxième niveau, une réalisation de zones de source et de drain. [0019] Ainsi, deux couches servant à former les deux niveaux d'espaccurs sont toutes deux réalisées avant d'être mises en forme, dans la perspective de produire les espaccurs. La gravure anisotrope assume cieux fonctions : la définition du deuxième niveau d'espaceur et la préservation d'une partie sous-jacente de la première couche d'espaceur, le reste des couches étant avantageusement alors enlevé et libérant la surface exposée de la couche de matériau semi-conducteur pour l'épitaxie unique à suivre. [0020] La partie résiduelle de la première couche d'espaceur dispose alors d'une zone de base, ou zone de pied, bien définie après cette seule gravure. Dans un mode de réalisation préféré mais non limitatif, la première couche est conforme si bien que son épaisseur sur les parties verticales et sur les parties horizontales est identique. Sur cette base, la gravure isotrope sélective finalise la forme des premiers espaceurs, et elle est par nature bien contrôlable. [0021] On peut aisément mettre en correspondance les matériaux des couches d'espaceur et les conditions de gravure de la zone de pied pour contrôler la formation du retrait, de sorte que la forme finale des premiers espaceurs est bien définie. [0022] On notera que les espaceurs sont intégralement définis avant épitaxie, si bien qu'une seule épitaxie peut suivre, limitant les phases de fabrication et évitant les inconvénients intrinsèques des deux phases distinctes d'épitaxie des procédés conventionnels. [0023] L'invention concerne aussi des transistors obtenus par les aspects décrits du procédé de l'invention. Brève description des dessins [0024] Des buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels : [0025] [fig.11 La figure 1 illustre schématiquement la structure d'un transistor à deux niveaux d'espaceurs et à zones de source et drain surélevées selon l'état. la technique. [0026] [fig.21 La figure 2 illustre une étape du procédé selon un mode de réalisation. [0027] [fig.31 La figure 3 illustre une étape de gravure anisotrope du procédé. [0028] [fig.41 La figure 4 illustre une étape de gravure d'une zone de pied. ]0029] ]fig.5] La figure 5 illustre une possibilité de lissage des formes des espaceurs. ]0030] ]fig.6] La figure 6 illustre le résultat d'une épitaxie. ]0031] ]fig.7] La figure 7 illustre un exemple de transistors obtenus après une implantation permettant un dopage des zones de source / drain. ]0032] Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l'invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, les épaisseurs relatives des différentes couches ne sont pas représentatives de la réalité. Description des modes de réalisation 100331 Avant d'entamer une revue détaillée de modes de réalisation de l'invention, il est indiqué que l'invention peut comprendre notamment les caractéristiques optionnelles ci-après pouvant être utilisées en association ou alternativement : la réalisation des zones de source et drain peut comprendre une croissance, de préférence unique, par épitaxie sur la couche de matériau semi-conducteur ; et préférentiellement un dopage desdites zones, autour des espaceurs de premier niveau et des espaceurs de deuxième niveau. la formation de la première couche d'espaceur 31 comprend un dépôt du premier matériau d'espaceur et la formation de la deuxième couche d'espaceur 41 comprend un dépôt du deuxième matériau d'espaceur. le dépôt du premier matériau d'espaceur est conforme. le premier matériau d'espaceur est à hase d'un oxyde de matériau semiconducteur. le deuxième matériau d'espaceur est un matériau Low-k. après la gravure de la zone de pied 312 et avant la réalisation des zones de source et de drain 5, une attaque des espaceurs 4 de deuxième niveau, configurée pour arrondir une portion d'angle des espaceurs 4 de deuxième 6 niveau bordant le retrait 313. Cette attaque peut aussi optionnellemcnt impacter les espaceurs 3 de premier niveau pour les arrondir dans la portion d'angle bordant le retrait 313. l'attaque est opérée avec une solution d'acide fluorhydrique diluée à moins de 1% et durant une durée inférieure ou égale à 1 minute. le dopage comprend un dopage in-situ des zones de source et de drain 5 lors de la croissance par épitaxie. la gravure de la zone de pied 312 est opérée par voie humide. on utilise comme couche d'un matériau semi-conducteur 13 une couche superficielle d'une plaque de silicium sur isolant totalement déplétée (FD-SOI). [0034] TI est précisé que dans le cadre de la présente invention, les termes « sur », « surmonte », « recouvre » ou « sous-jacent » ou leurs équivalents ne signifient pas forcément « au contact de ». Ainsi par exemple, le dépôt d'une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l'une de l'autre, mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact soit en étant séparée d'elle par au moins une autre couche ou au moins un autre élément. [0035] Une couche peut par ailleurs être composée de plusieurs sous-couches d'un même matériau ou de matériaux différents. [0036] On entend par un substrat, une couche, un dispositif, « à base » d'un matériau M, un substrat, une couche, un dispositif comprenant ce matériau M uniquement ou ce matériau M et éventuellement d'autres matériaux, par exemple des éléments d'alliage, des impuretés ou des éléments dopants. Ainsi, un espaceur à base de nitrure de silicium SiN peut par exemple comprendre du nitrure de silicium non stoechiométrique (SiN), ou du nitrure de silicium stoechiométrique (Si3N4), ou encore un oxy-nitrure de silicium (SiON). [0037] Par composant, dispositif ou élément de dispositif microélectronique, on entend tout type d'élément réalisé avec les moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS...) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS...). [0038] Plusieurs modes de réalisation de l'invention mettant en oeuvre des étapes suc- cessives du procédé de fabrication sont décrits ci-après. Sauf mention explicite, l'adjectif « successif » n'implique pas nécessairement, même si cela est généralement préféré, que les étapes se suivent immédiatement, des étapes intermédiaires pouvant les séparer. Par ailleurs, le terme « étape » s'entend de la réalisation d'une partie du procédé, et peut désigner un ensemble de sous-étapes. 7 [0039] Dans ce qui suit, on entend par gravure sélective l'enlèvement par gravure d'un matériau donné en préservant au moins en partie, par la sélectivité du procédé employé, d'autres matériaux au contact de la solution ou du plasma de gravure. Le différentiel de vitesse de gravure entre le matériau à enlever et ceux l'entourant à préserver peut être supérieur à 10. [0040] On entend par « conforme » une géométrie de couche qui présente une même épaisseur, aux tolérances de fabrication près, une épaisseur identique malgré les changements de direction de couche, par exemple au niveau de flancs de motif de grille. [0041] Le mot « diélectrique » qualifie un matériau dont la conductivité électrique est suf- fisamment faible dans l'application donnée pour servir d'isolant. Dans la présente invention, un matériau diélectrique présente de préférence une constante diélectrique inférieure à 7. Les espaccurs sont typiquement formés en un matériau diélectrique. [0042] L'invention n'exclut pas qu'au moins une couche d'un matériau soit interposée entre la grille et les premiers espaccurs (mais il est préféré que la grille soit au contact des premiers espaccurs) et/ou entre les premiers espaccurs et les deuxièmes espaccurs. On notera que, d'une manière générale, les niveaux d'espaccurs se juxtaposent, étant en recouvrement suivant une extension latérale. En général, mais non limitativement, un niveau d'espaccur forme une bague autour de la grille, avec un contour fermé ; on pourrait donc parler d'un espaccur de premier niveau et d'un espaccur de deuxième niveau ; cependant, les représentation en coupe, et les directions privilégiées des grilles font que l'on parle aussi de paires d'espaceurs, pour un niveau d'espaceurs donné. [0043] On parlera préférentiellement d'épaisseur pour une couche, de hauteur pour un dispositif (transistor ou grille par exemple) et de profondeur pour une cavité ou une gravure. L'épaisseur est prise selon une direction normale au plan d'extension principal de la couche, la hauteur et la profondeur sont prises selon une direction normale au plan de base du substrat. [0044] Les termes « sensiblement », « environ », « de l'ordre de » signifient « à 10% près » ou, lorsqu'il s'agit d'une orientation angulaire, « à 10° près ». Ainsi, une direction sensiblement normale à un plan signifie une direction présentant un angle de 90±10° par rapport au plan. [0045] Pour déterminer la géométrie des transistors et la disposition des différentes couches, on peut procéder à des analyses de microscopie électronique, en particulier de Microscopie Electronique à Balayage (MEB) ou de Microscopie Electronique en Transmission (MET ou TEM). [0046] Les compositions chimiques des différentes couches ou régions peuvent être dé- terminées à l'aide de la méthode bien connue EDX ou X-EDS, acronyme de «energy dispersive x-ray spectroscopy» qui signifie «analyse dispersive en énergie de photons 8 X», ou bien EELS (acronyme de «clectron energy loss spcctroscopy») pour spectroscopie des pertes d'énergie électroniques, adaptée pour les éléments au numéro atomique faible. [0047] Cette méthode est bien adaptée pour analyser la composition de portions de faibles dimensions telles que la forme et les cotes des parties de hase des espaccurs et la présence ou l'absence d'interfaces entre deux portions de croissance épitaxialc. [0048] Ces modes de détermination peuvent donc être un indice de la mise en oeuvre du procédé selon l'invention. [0049] Le procédé de fabrication de transistors va maintenant être décrit en détail au travers du mode de réalisation indicatif des figures 2 à 7. [0050] Le substrat peut comprendre une partie dite massive ou «hulk» selon la terminologie anglo-saxonne, avec des zones actives dans une couche en matériau semiconducteur. [0051] Le substrat 1 peut également, comme représenté à la figure 2, être de type semi- conducteur sur isolant, par exemple un substrat silicium sur isolant SOI (acronyme de l'anglais «sil icon on insulator») ou un substrat germanium sur isolant GeOI (acronyme de l'anglais «germanium on insulator») ou silicium-germanium SiGeOL Il peut être du type décrit en référence à la figure 1. La couche de matériau semi-conducteur 13 peut par exemple être du silicium. Son épaisseur peut notamment être inférieure à 10 ou à 15 nm pour le cas du FDSOT et supérieure ou égale à 5 nm pour le SOI. [0052] Le procédé s'applique après que les grilles des transistors ont été formées. [0053] La grille 2 est classiquement constituée d'un empilement de couches dont une grande partie est avantageusement constituée de silicium polycristallin. Cette partie principale est généralement basée sur une ou plusieurs couches qui constituent l'oxyde de grille à l'interface avec la couche de matériau semi-conducteur 13. La couche 22, à l'extrémité opposée de la grille 2, est un masque dur servant à protéger, à ce stade de réalisation, l'empilement des couches de grille sous-jacentes. Il peut s'agir de nitrure de silicium. [0054] La figure 2 illustre une étape du procédé permettant la formation d'un empilement de deux couches de matériaux différents. Une première couche 31 recouvre les surfaces exposées du support précédemment décrit. Une deuxième couche 41 recouvre la première couche 31. [0055] La première couche 31 est destinée, dans une partie qui subsistera, à former un premier niveau d'espaceurs. Il s'agit d'un matériau diélectrique. Dans un mode de réalisation, on utilise pour cette couche un premier matériau qui est un oxyde de matériau semi-conducteur, par exemple du SiO2. [0056] La deuxième couche 41 est destinée, dans une partie qui subsistera, à former un deuxième niveau d'espaceurs. Il s'agit aussi d'un matériau diélectrique. On pourra utiliser du SiN comme c'est fréquemment le cas pour les espaceurs. Alternativement au SiN, un matériau diélectrique de type Low-k (de constante diélectrique k REVENDICATIONS[Revendication 1] Procédé de réalisation d'au moins un transistor comprenant : - une grille (2) située au-dessus d'une couche d'un matériau semi-conducteur (13), - des cspaccurs (3) de premier niveau contre des flancs (21) de la grille (2), et - des espaccurs (4) de deuxième niveau recouvrant au moins en partie latéralement les espaceurs (3) de premier niveau, le procédé comprenant successivement: - une formation d'une première couche d'espaceur (31) en un premier matériau d'espaceur qui recouvre les flancs (21) de la grille (2) et au moins une zone périphérique de la couche de matériau semi-conducteur (13) entourant la grille (2), une formation d'une deuxième couche d'espaceur (41) en un deuxième matériau d'espaceur, différant du premier matériau d'espaceur, recouvrant la première couche d'espaceur (31), et présentant une première portion (411) présentant une orientation principale dirigée selon les flancs (21) et une deuxième portion (412) présentant une orientation principale dirigée selon la couche de matériau semi-conducteur (13), une réalisation d'une gravure anisotrope de la deuxième couche d'espaceur (41) et de la première couche d'espaceur (31), configurée pour enlever complètement la deuxième portion (412) et conserver au moins une partie de l'épaisseur de la première portion (411) formant les espaceurs (4) de deuxième niveau, et configurée pour ne conserver de la première couche d'espaceur (31) qu'une portion résiduelle (311) protégée de la gravure anisotrope par les espaceurs (4) de deuxième niveau et comprenant une zone de pied (312) au contact de la couche de matériau semi-conducteur (13) et dont la tranche est située dans le prolongement des espaceurs (4) de deuxième niveau, une réalisation d'une gravure de la zone de pied (312), sélective par rapport au deuxième matériau d'espaceur et par rapport au matériau semi-conducteur, et configurée pour enlever seulement une partie de la zone de pied (312) à partir de la tranche de sorte à former, dans la portion résiduelle 14 (311), les cspaccurs (3) de premier niveau avec un retrait (313) sous les espaceurs (4) de deuxième niveau, une réalisation de zones de source et de drain (5). [Revendication 2] Procédé selon la revendication précédente, dans lequel la réalisation des zones de source et de drain (5) comprend une unique croissance par épitaxic sur la couche de matériau semi-conducteur (13). [Revendication 3] Procédé selon l'une quelconque des revendications précédentes, dans lequel la formation de la première couche d'espaceur (31) comprend un dépôt du premier matériau d'espaceur et la formation de la deuxième couche d'espaceur (41) comprend un dépôt du deuxième matériau d'espaceur. [Revendication 4] Procédé selon la revendication précédente, dans lequel le dépôt du premier matériau d'espaceur est conforme. [Revendication 5] Procédé selon l'une quelconque des revendications précédentes, dans lequel le premier matériau d'espaceur est à base d'un oxyde de matériau semi-conducteur. [Revendication 6] Procédé selon l'une quelconque des revendications précédentes, dans lequel le deuxième matériau d'espaceur est un matériau Low-k. [Revendication 7] Procédé selon l'une des revendications précédentes, comprenant, après la gravure de la zone de pied (312) et avant la réalisation des zones de source et de drain (5), une attaque au moins des espaceurs (4) de deuxième niveau, configurée pour arrondir une portion d'angle des espaceurs (4) de deuxième niveau bordant le retrait (313), et de préférence pour arrondir aussi les espaceurs (3) de premier niveau. [Revendication 8] Procédé selon la revendication précédente, dans lequel l'attaque est opérée avec une solution d'acide fluorhydrique diluée à moins de 1% et durant une durée inférieure ou égale à 1 minute. [Revendication 9] Procédé selon l'une des revendications précédentes, dans lequel la réa- lisation des zones de source et de drain (5) comprend un dopage desdites zones de source et. de drain (5) autour des espaceurs (3) de premier niveau et des espaceurs (4) de deuxième niveau. [Revendication 10] Procédé selon la revendication précédente, dans lequel le dopage comprend un dopage in-situ des zones de source et de drain (5) lors de la croissance par épitaxie. [Revendication 11] Procédé selon l'une quelconque des revendications précédentes, dans lequel la gravure de la zone de pied (312) est. opérée par voie humide. 15 [Revendication 12] Procédé selon l'une des revendications précédentes, dans lequel on utilise comme couche d'un matériau semi-conducteur (13) une couche superficielle d'une plaque de silicium sur isolant totalement déplétée (FD-SOT).