FR 3097076 A1 20201211 FR 1905958 A 20190605 Description Titre de l'invention : Prises de contact pour composant électronique Domaine technique [0001] La présente description concerne de façon générale les dispositifs électroniques, et plus particulièrement les composants électroniques à hase de semiconducteur. Technique antérieure [0002] un dispositif électronique tel qu'un circuit intégré, des composants électroniques sont connectés entre eux par des liaisons électriquement conductrices et forment ainsi des circuits électroniques. En particulier, certains composants tels que des transistors, des diodes, etc., comprennent des régions semiconductrices connectées électriquement aux liaisons conductrices. Typiquement, un transistor, par exemple de type MOS, comprend dc telles régions semiconductrices de drain/source. Pour chacune de ces régions semiconductrices, la connexion électrique est assurée par une zone de contact, ou prise de contact, c'est-à-dire une région électriquement conductrice en contact direct avec la région semiconductrice. Résumé de l'invention [0003] Un mode de réalisation pallie tout ou partie des inconvénients des prises de contact connues. [0004] Un mode de réalisation pallie tout ou partie des inconvénients des procédés connus de réalisation de prises de contact avec des régions semiconductrices. 100051 Un mode de réalisation prévoit un procédé permettant d'obtenir une prise de contact d'épaisseur plus uniforme qu'avec les procédés connus. 100061 Un mode de réalisation prévoit un procédé comprenant : a) l'implantation, dans une région semiconductrice, d'atomes à une concentration plus élevée dans une partie périphérique que dans une partie centrale ; h) la formation d'une région métallique recouvrant la région semiconductrice ; et c) la formation d'une région intermétallique à partir de la région métallique et de la région semiconductrice. 100071 Selon un mode de réalisation, à l'étape a), l'implantation est effectuée de manière à provoquer une amorphisation au moins partielle d'au moins la partie périphérique. 100081 Selon un mode de réalisation, à l'étape a), ladite région semiconductrice est située dans et/ou sur un substrat, du côté d'une face du substrat, la région semiconductrice ayant une partie de flanc accessible aux atomes implantés à l'étape a). 100091 Selon un mode de réalisation, l'implantation est effectuée selon au moins une direction oblique présentant un angle d'incidence par rapport audit flanc inférieur à un angle d'incidence par rapport à ladite face. 100101 Selon un mode de réalisation, l'implantation est effectuée selon au moins une 2 direction oblique présentant un angle d'incidence par rapport à ladite face, supérieur ou égal à 450, de préférence supérieur à 50°. [0011] Selon un mode dc réalisation, à l'étape a), l'implantation est effectuée selon deux di- rections obliques symétriques par rapport à une direction orthogonale à ladite face. [0012] Selon un mode dc réalisation, le procédé comprend, avant l'étape a), la formation d'une tranchée remplie d'un isolant délimitant la région semiconductrice, et d'un fossé à la surface de l'isolant contre la région semiconductrice de sorte que ladite partie de flanc dépasse de l'isolant. [0013] Selon un mode dc réalisation, l'étape a) est effectuée en présence d'une couche temporaire recouvrant la région semiconductrice. [0014] Selon un mode dc réalisation, lesdits atomes sont adaptés à ralentir la formation du matériau de ladite région intermétallique à l'étape c). [0015] Selon un mode dc réalisation, le procédé comprend, à l'étape c), un traitement thermique. [0016] Selon un mode dc réalisation, la région semiconductrice est dopée. [0017] Selon un mode dc réalisation, la région semiconductrice repose sur une autre région, isolante ou semiconductrice. [0018] Un mode de réalisation prévoit un procédé de fabrication d'un transistor comprenant la mise en oeuvre d'un procédé tel que décrit. [0019] Selon un mode dc réalisation, à l'étape a), l'implantation est effectuée selon une direction située dans un plan orthogonal à ladite face du substrat et parallèle à une direction de longueur du transistor. [0020] Un mode de réalisation prévoit un dispositif comprenant l'empilement d'une région semiconductrice et d'une région intermétallique, le dispositif présentant par unité de surface plus d'atomes implantés dans une partie périphérique de l'empilement que dans une partie centrale de l'empilement. Brève description des dessins [0021] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0022] [fig.1] la figure 1 est une vue de dessus représentant schématiquement un exemple de composant électronique auquel s'appliquent les modes de réalisation décrits ; [0023] [fig.2] la figure 2 est une vue schématique en coupe représentant une étape d'un mode de réalisation d'un procédé de formation d'une prise de contact ; [0024] [fig.3] la figure 3 est une vue schématique en coupe représentant une autre étape du procédé ; [0025] [fig.4] la figure 4 est une vue schématique en coupe représentant une variante de 3 l'étape de la fleure 3 ; [0026] [fig.5] la figure 5 est une vue schématique en coupe représentant une autre variante de l'étape de la figure 3 ; [0027] [fig.6] la figure 6 est une vue schématique en coupe représentant une autre étape du procédé ; [0028] [fig.7] la figure 7 est une vue schématique en coupe représentant une autre étape du procédé ; et [0029] [fig.8] la figure 8 est une vue schématique en coupe représentant une autre étape du procédé. Description des modes de réalisation [0030] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0031] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. [0032] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent âtre connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. [0033] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des vues en coupe. [0034] Sauf précision contraire, les expressions "environ", "approximativement", "sen- siblement", et "de l'ordre de" signifient à 10% près, de préférence à 5 % près. [0035] La figure 1 est une vue de dessus représentant schématiquement un exemple de composant électronique auquel s'appliquent les modes de réalisation décrits. Plus particulièrement, le composant électronique est un transistor 100, mais ceci n'est pas limitatif, les modes de réalisation décrits pouvant s'appliquer à tout dispositif comprenant une région semiconductrice destinée à être connectée électriquement par l'intermédiaire d'une zone de contact. [0036] Le composant électronique est situé dans et sur un substrat 110. De préférence, le substrat 110 est semiconducteur, par exemple en silicium-germanium ou en germanium, ou préférentiellement en silicium. Le substrat 110 est par exemple une portion de tranche semiconductrice. En variante, le substrat 110 est une couche semiconductrice recouvrant un support. Le substrat et le composant électronique constituent typiquement une partie d'une puce électronique de circuit intégré. Une telle puce est définie par le substrat et des éléments, incluant des circuits électroniques, situés dans et sur le substrat. Typiquement, les circuits électroniques sont situés du côté d'une face avant du substrat (face supérieure dans les vues en coupe des figures suivantes). [0037] Dans l'exemple du transistor 100, le transistor comprend une grille 120 recouvrant une région de formation de canal 130 située entre des régions semiconductrices dopées de drain/source 140. Les régions semiconductrices 140 sont en contact avec des zones de contact 142 (représentées de manière très schématique). Plus précisément, les régions semiconductrices 140 sont situées, selon une direction de longueur du transistor L, de part et d'autre de la région de formation de canal 130. Typiquement, la grille 120 s'étend dans la direction de largeur W du transistor 100 sur une largeur supérieure à celle, prise dans la même direction, des régions semiconductrices 140. De préférence, les régions semiconductrices 140 ont des formes rectangulaires dont les bords sont parallèles aux directions de largeur et de longueur. Cette forme rectangulaire n'est pas limitée à l'exemple du transistor. En outre, bien que l'on ait ici représenté deux régions semiconductrices destinées à être connectées, le composant électronique peut comprendre une seule ou plus de deux régions semiconductrices, de préférence dopées, en contact avec des zones de contact. [0038] Les régions semiconductrices 140 sont de préférence délimitées par des tranchées d'isolement 150, typiquement des tranchées de type tranchée d'isolation superficielle STI ("Shallow Trench Isolation"). De telles tranchées résultent d'une gravure délimitant la ou les régions semiconductrices et d'un remplissage, par un isolant électrique, des parties gravées. L'isolant est par exemple un oxyde tel qu'un oxyde de silicium. [0039] Les figures 2 à 8 sont des vues schématiques en coupe représentant des étapes d'un mode de réalisation d'un procédé de formation d'une prise de contact. Plus précisément, le procédé est mis en oeuvre au cours de la réalisation d'un composant électronique tel que celui de la figure 1. Les figures 2 à 8 ont pour plan de coupe un plan A-A, représenté en figure 1, passant par une région semiconductrice 140 du composant électronique. Dans le cas particulier du transistor 100 représenté, le plan de coupe est parallèle à la direction de largeur du transistor. La grille 120, bien que de préférence formée avant les étapes des figures 2 à 8, n'est pas représentée en figures 2 à 8. [0040] Bien que le procédé soit décrit ici pour une seule région semiconductrice 140, le procédé peut être mis en oeuvre pour réaliser simultanément des prises de contact sur plusieurs régions semiconductrices de composants électroniques d'un dispositif tel qu'une puce électronique. [0041] Les étapes décrites ici permettent la formation d'une zone de contact intermétallique, c'est-à-dire une région en un matériau intermétallique. Un tel matériau intermétallique, dit encore composé intermétallique, ou intermétallique, est défini par l'association d'un ou plusieurs éléments chimiques métalliques et d'un ou plusieurs éléments chimiques, typiquement métalloïdes, pouvant entrer dans la composition d'un semiconducteur. De préférence, les atomes non métalliques du composé intermétallique sont du même élément chimique que la région semiconductrice 140. [0042] Les étapes de formation des éléments du composant électronique autres que la prise de contact, tels que la grille, ne sont pas détaillés, les modes de réalisation décrits et leurs variantes étant compatibles avec les procédés usuels de fabrication de composants électroniques. [0043] A l'étape de la figure 2, la région semiconductrice 140 a été formée préalablement. De préférence, la région semiconductrice 140 est en silicium. A titre d'exemple, la région semiconductrice 140 est dopée avant l'étape de la figure 2. En variante, un dopage de la région semiconductrice est effectué à une étape ultérieure. De préférence, la région semicondutrice 140 repose sur une autre région (région 200). La région 200 est de préférence une région semiconductrice. Plus préférentiellement, la région 200 est d'un type de conductivité, ou type de dopage parmi les types N et P, différent de celui de la région semiconductrice 140. En variante, la région 200 est une région isolante, par exemple constituée par une portion de couche isolante d'une structure de type semiconducteur sur isolant SOI ("Semiconductor On hisulator"). Une telle structure est définie par l'empilement d'un substrat de support, d'une couche isolante et d'une couche semiconductrice recouvrant la couche isolante. La région semiconductrice 140 est alors une portion de la couche semiconductrice de la structure SOI. A titre d'exemple, l'épaisseur de la région semiconductrice 140 est comprise entre 5 nm et 50 nm [0044] De préférence, la région semiconductrice 140 présente une face supérieure plane 220. Le plan de la face 220 est préférentiellement parallèle au plan de la face avant du substrat 110 (figure 1), c'est-à-dire, dans le cas d'une puce électronique, au plan moyen comprenant les composants de la puce électronique. Dans un exemple, ce plan moyen est parallèle aux faces principales opposées de la portion de tranche semiconductrice ou de la couche constituant le substrat 110. [0045] De préférence, préalablement à l'étape de la figure 2, on a en outre formé les tranchées d'isolement 150. Dans l'exemple représenté, deux tranchées 150 sont situées de part et d'autre de la région semiconductrice 140. [0046] A l'étape de la figure 2, on a préalablement effectué un ou plusieurs nettoyages et/ou décapages d'éléments résiduels tels que des oxydes, non représentés, recouvrant la région semiconductrice 140, et en particulier sa face 220. Ces nettoyages ou décapages 6 ont typiquement lieu au cours d'étapes précédentes de formation de divers éléments du composant électronique. Par exemple, ces nettoyages et/ou décapages sont mis en oeuvre à des étapes usuelles de fabrications des régions de drain/source et de la grille d'un transistor. Une partie de l'isolant des tranchées 150 est ainsi gravée en même temps que les éléments résiduels éliminés au cours de ces nettoyages ou décapages. On forme ainsi des cuvettes 230, ou fossés (généralement appelés "divot" en anglais), à la surface de l'isolant des tranchées 150. Les fossés 230 résultent de la gravure par une solution chimique de gravure, et sont dus à des vitesses de gravure de l'isolant de la tranchée 150 plus rapides près de la région semiconductrice 140 que loin de la région semiconductrice 140. Cette différence de vitesse de gravure est duc à divers phénomènes tels que des variations locales de concentration de la solution chimique en cours de gravure. Un nettoyage et/ou un décapage provoquant la formation des fossés 230 est plus facile à réaliser qu'un nettoyage et/ou un décapage ne formant pas de fossés. [0047] La région semiconductrice 140 présente des flancs 240 chacun constitué par une partie supérieure d'une paroi d'une tranchée 150. L'exemple de plusieurs flancs n'est pas limitatif, et, selon le type de composant, la région semiconductrice peut être délimitée par une tranchée sur un seul côté et présenter un seul flanc 240 constitué par une paroi d'une tranchée 150. [0048] Des parties supérieures 242L, 242R des flancs 240 dépassent de la surface de l'isolant des tranchées 150. Autrement dit, les parties supérieures 242L, 242R des flancs 240 de la région semiconductrice 140 sont accessibles, c'est-à-dire dégagées ou exposées ou non recouvertes. Dans le présent mode de réalisation, ces parties des flancs ont été rendues accessibles du fait de la présence des cuvettes 230 dans l'isolant des tranchées, l'isolant des tranchées 150 ayant par exemple, en dehors des cuvettes 230, un niveau au-dessus de celui de la face 220. Ce mode de réalisation n'est pas limitatif, les modes de réalisation décrits étant compatibles avec toute région semiconductrice 140 dont les flancs, à l'étape de la figure 2, dépassent de la surface supérieure d'un isolant des tranchées ou dépassent de n'importe quel élément situé contre la région semiconductrice 140. [0049] A l'étape de la figure 3, on effectue une implantation (flèches 300) d'atomes dans la région semiconductrice. Les atomes sont de préférence implantés sous forme ionique, autrement dit par implantation ionique. [0050] Ainsi, après l'implantation, la région semiconductrice 140 contient des atomes implantés, c'est-à-dire des atomes présents dans la région semiconductrice après avoir traversé une partie de la région semiconductrice. La présence de ces atomes et leur traversée d'une partie de la région semiconductrice provoquent des désordres dans le réseau cristallin de la région semiconductrice. De préférence, l'énergie des atomes 7 implantés est choisie en fonction de la niasse des atonies implantés et de l'épaisseur de la future région intermétallique de sorte que la profondeur d'implantation dans la région semiconductrice soit inférieure à 120 % de l'épaisseur de la future région intermétallique. De préférence, les atonies sont implantés avec une énergie comprise entre 1 keV et 40 keV. [0051] De préférence, les atonies implantés et leur énergie d'implantation sont choisis en fonction du matériau intermétallique de la future région intermétallique de sorte que, au cours des étapes suivantes du procédé, les atonies implantés ralentissent la formation du matériau intermétallique. [0052] A titre d'exemple, pour un composé intermétallique comprenant, ou constitué par, du siliciure de nickel NiSi, les atomes implantés peuvent être des atonies de carbone. Dans un autre exemple, le composé intermétallique comprend, ou est constitué par, un siliciure de nickel et de platine. Dans un tel composé, de préférence, entre 5 et 15 % des atomes métalliques sont des atonies de platine, par exemple le composé est Ni0,9Pt 0.1Si. Pour ce composé, les atomes implantés sont par exemple en l'un ou plusieurs parmi le carbone, le silicium, l'argon, le gallium, le germanium, l'arsenic, l'indium, et le xenon . Dans encore un autre exemple, le composé intermétallique comprend, ou est constitué par, du siliciure de cobalt CoSin et les atomes implantés sont en l'un ou plusieurs parmi le carbone, le silicium, l'argon, le gallium, le germanium, l'arsenic, l'indium, et le xcnon. Dans encore un autre exemple, le composé intermétallique comprend, ou est constitué par, du siliciure de titane TiSi2 et les atomes implantés sont en l'un ou plusieurs parmi le carbone, le silicium, l'argon, le gallium, le germanium, l'arsenic, le sélénium, l'étain, et l'antimoine. [0053] Ces exemples particuliers ne sont pas limitatifs. En particulier, les modes de réa- lisation décrits sont compatibles avec tout intermétallique dont les atomes non métalliques entrent dans la composition de la région semiconductrice 140. De plus, les modes de réalisation décrits sont compatibles avec tout élément chimique dont l'implantation ralentit la formation du matériau intermétallique, cet élément chimique étant un élément chimique usuel ou pouvant être obtenu par des essais de routine. [0054] L'implantation est effectuée selon une direction oblique, c'est-à-dire présentant un angle d'incidence A220 par rapport à la face 220. Autrement dit, l'implantation est effectuée avec un angle d'incidence par rapport à la face avant du substrat. Un angle d'incidence pat- rapport à une face est défini par l'angle entre la direction orthogonale à la face concernée (c'est-à-dire ici la direction 222 orthogonale à la face 220 et à la face avant du substrat) et la direction de provenance des atomes implantés. L'angle d'incidence A220 est supérieur ou égal à 450, de préférence strictement supérieur à 45°, plus préférentiellement entre 50° et 70°, encore plus préférentiellement d'environ 60°, par exemple 60°. 8 [0055] De préférence, la direction d'implantation présente par rapport à la partie supérieure de l'un des flancs 240, par exemple la partie 242R, un angle d'incidence A242 inférieur à l'angle d'incidence A220. L'angle d'incidence A242 est l'angle entre une direction 244 orthogonale à une partie rectiligne de la surface de la partie de flanc 242R, et la direction d'implantation. Par exemple, l'angle d'incidence A242 par rapport à la partie de flanc 242R est deux fois plus faible que l'angle d'incidence A220 par rapport à la face supérieure 220. [0056] Avec une telle implantation oblique, le nombre d'atomes implantés par unité de surface est plus élevé sur la partie de flanc 242R que sur la face supérieure 220. Le nombre d'atomes implantés par unité de surface de la face supérieure 220 correspond au nombre d'atonies implantés par unité de surface de la face avant du dispositif, et est inférieur au nombre d'atomes par unité d'une surface orthogonale à la direction d'implantation. A titre d'exemple, pour chaque cm, de surface de la face avant du dispositif, on implante entre 2.1014et 2.1016atomes. [0057] On a ainsi obtenu, dans une partie périphérique 310 de la région semiconductrice 140, une concentration d'atomes implantés plus élevée que dans la partie centrale 320 de la région semiconductrice 140. Plus précisément, le nombre d'atomes implantés dans la partie périphérique 310 par unité de surface du flanc 240 est plus élevé que le nombre d'atomes implantés dans la partie centrale 320 par unité de surface de la face supérieure 220. En conséquence, le nombre d'atonies implantés par unité de surface de la face avant du dispositif (c'est-à-dire la surface en vue de dessus) est plus élevé dans la partie périphérique 310 que dans la partie centrale 320. [0058] Du fait de la concentration plus élevée d'atomes implantés dans la partie périphérique 310 que dans la région centrale 320, la partie périphérique 310 présente un niveau de désordre cristallin supérieur à celui de la partie centrale 320. Ainsi, la partie périphérique est au moins en partie amorphisée, par exemple plus de 10 %, de préférence plus de 30 % de son matériau est amorphisé, un matériau étant dit amorphisé lorsque plus de 25 ek, de préférence plus de 33 % de son ordre cristallin est perdu. [0059] L'angle d'incidence A220 est choisi suffisamment faible, de préférence inférieur à 80°, pour éviter des effets d'ombrage dus à' la partie supérieure de l'isolant des tranchées 150, ou à des éléments, non représentés, plus hauts que la région semiconductrice 140, ou encore à d'éventuelles irrégularités de la face 220 de la région semiconductrice. De préférence, dans le cas où le composant électronique est un transistor et où plusieurs transistors de même direction de longueur sont fabriqués simultanément, la direction d'implantation est située dans un plan orthogonal à la face avant (c'est-à-dire un plan vertical) et parallèle à la direction de longueur des transistors. Un tel plan est parallèle au plan de coupe des figures 2 à 8. On évite ainsi les effets d'ombrage dus aux grilles des transistors. En outre, ce plan est orthogonal au flanc 240 9 concerné, ce qui permet une concentration d'atomes implantés dans la partie 310 plus élevée que si l'implantation était effectuée parallèlement à un autre plan. [0060] L'étape de la figure 4 illustre une variante de l'étape de la figure 3. Dans cette variante, avant l'implantation, on prévoit de former une couche temporaire 400 recouvrant la face supérieure 220 de la région semiconductrice 140. Par exemple, la couche temporaire 400 recouvre l'ensemble de la structure de la figure 2. Dans une autre variante, on omet une des étapes de nettoyage décrites en relation avec la figure 2, et la couche 400 est alors une couche résiduelle résultant dc la fabrication d'autres éléments du composant électronique. [0061] De préférence, la couche temporaire 400 est gravable sélectivement par rapport à la région semiconductrice 140, afin de pouvoir être retirée sans endommager la région semiconductrice 140. L'épaisseur dc la couche temporaire 400 est suffisamment mince pour que la face 220 et les parties de flanc 242L et 242R restent accessibles aux atomes implantés. Pour cela, l'épaisseur de la couche temporaire 400 est par exemple inférieure à 5 nm, de préférence inférieure à 3 nm. De préférence, la couche temporaire est une couche conforme, par exemple d'oxyde de silicium ou de nitrure de silicium. [0062] L'implantation est ensuite effectuée de la manière décrite en relation avec la figure 3. Du fait que l'angle d'incidence A242 (figure 3) par rapport à la partie de flanc 242R est inférieur à l'angle d'incidence A220 (figure 3) par rapport à la face supérieure 220, le chemin des particules implantées dans la couche temporaire 400 est plus long sur la face supérieure 220 que sur la partie de flanc 242R. Pm- rapport à une implantation effectuée sans couche temporaire, ceci permet d'augmenter la différence entre les concentrations d'atomes implantés dans la partie périphérique 310 et dans la partie centrale 320. En variante, la couche temporaire est une couche non-conforme, et la couche temporaire est située seulement sur la face supérieure 220 de la région 140, ou est moins épaisse sur ledit flanc que sur la face supérieure 220, ce qui permet, là aussi, d'augmenter la différence entre les concentrations d'atomes implantés dans la partie périphérique et la partie centrale. [0063] L'étape de la figure 5 est une autre variante de l'étape de la figure 3. Cette variante est compatible avec la présence de la couche temporaire 400 de la variante de la figure 4. [0064] Dans cette variante, on effectue deux implantations 300R et 300L, chacune similaire ou identique à l'implantation 300 de la figure 3. De préférence, les implantations 300R et 300L sont de même espèce chimique, de même énergie de même nombre d'atomes par unité de surface, de même angle d'incidence A220 par rapport à la face avant du dispositif, et ont des directions d'implantation symétriques par rapport à la direction 222 orthogonale à la face avant du dispositif. Ceci permet de former, du côté de chacun des flancs 242L, 242L opposés de la région semiconductrice 140, une partie périphérique 310 à concentration d'atomes implantés plus élevée que celle de la partie centrale 320. L'angle d'incidence A220 est alors, de préférence, supérieur à une valeur pour laquelle le nombre d'atomes incident par unité de surface est, pour chaque implantation, plus de deux fois plus élevé sur le flanc concerné que sur la face avant. A titre d'exemple, pour des flancs 240 orthogonaux à la face avant (c'est à dire verticaux), l'angle d'incidence est supérieur à 64'. Ainsi, après les deux implantations, le nombre total de particules implantées par unité de surface est plus élevé sur les deux parties de flancs 242L et 242L que sur la face supérieure 220. [0065] Les étapes et variantes décrites ci-dessus pour obtenir une concentration d'atomes implantés plus élevée dans la partie périphérique 310 que dans la partie centrale 320 ne sont pas limitatives. Dans une variante, la couche temporaire 400 est présente uniquement sur la partie centrale 320. L'angle d'incidence peut alors prendre toute valeur, par exemple la valeur nulle. Cependant, par rapport à cette variante, la couche temporaire recouvrant intégralement la région semiconductrice, ou l'absence de couche temporaire, présentent l'avantage d'un auto-alignement des parties 310 et 320 avec la région semiconductrice 140. [0066] A l'étape de la figure 6, on forme une région métallique 600 recouvrant la région se- miconductrice 140 de la structure obtenue à l'issue d'une des étapes et variantes décrites en relation avec les figures 3, 4, et 5. Avant formation de la région 600, on a préalablement retiré l'éventuelle couche temporaire 400. A titre d'exemple, la région 600 est une partie d'une couche conforme que l'on forme sur l'ensemble de la structure. Les modes de réalisation décrits sont compatibles avec les procédés usuels de formation d'une région métallique. [0067] Le matériau de la région métallique 600 est constituée d'atomes métalliques du même élément chimique métallique que les atomes métalliques du futur composé intermétallique. De préférence, l'épaisseur de la couche métallique est comprise entre 5 et 30 nm. [0068] A l'étape de la figure 7, on forme une région intermétallique 700 à partir de la région métallique 600 et de la région semiconductrice 140. Plus précisément, pour cela, on fait réagir la totalité ou une partie de la région métallique 600 avec la région semiconductrice 140. Cette réaction est de préférence obtenue par un traitement thermique. [0069] Plus précisément, au cours de la réaction, une partie ou la totalité de la région mé- tallique et une partie de la région semiconductrice sont transformées en la région intermétallique 700. A titre d'exemple, des atomes de la région métallique 600 diffusent dans les parties de la région semiconductrice 140 en contact avec la région métallique 600. A titre d'exemple, les atomes de la région semiconductrice 140 diffusent vers la région métallique 600. [0070] De préférence, on prévoit qu'une partie de la région métallique 600 ne soit pas située sur la région 140 et ne réagisse donc pas au cours de l'étape de la figure 7. La région 11 métallique 600 est ainsi plus facile à réaliser qu'une région métallique qui serait localisée seulement sur la région semiconductrice 140. [0071] A l'étape de la figure 8, on retire sélectivement, par exemple par gravure chimique, les parties de la région métallique 600, par exemple situées sur les tranchées 150, qui n'ont pas réagi à l'étape de la figure 7. [0072] De préférence, on prévoit, à l'étape de la figure 8, un traitement thermique supplé- mentaire afin de finaliser la formation de l'intermétallique. De préférence, les paramètres, tels que la température et/ou la durée du traitement thermique et de l'éventuel traitement thermique supplémentaire, sont choisis pour que les atonies métalliques et non métalliques de la région intermétallique soient dans des proportions permettant une conductivité électrique maximale, par exemple NiSi ou CoSi,. Par exemple, la résisivité électrique est proche de 15 FlOhm.cm dans le cas des intermétalliques NiSi ou CoSi2. [0073] Les étapes des figures 7 et 8 sont décrites à titre d'exemple, les modes de réalisation décrits étant compatibles avec les étapes usuelles d'obtention d'un intermétallique à partir d'un empilement de régions semiconductrice et métallique en contact l'une avec l'autre. En particulier, les modes de réalisation sont compatibles avec les températures, les durées, et les éventuels gaz et pressions des traitements thermiques usuels de formation d'une région intermétallique. [0074] Dans le dispositif obtenu, l'empilement de la région semiconductrice 140 et de la région intermétallique 700 présente, par unité de surface de la face avant, plus d'atomes implantés dans une partie périphérique de l'empilement que dans une partie centrale de l'empilement. [0075] On aurait pu penser réaliser une région intermétallique sans prévoir d'implantation, ou sans prévoir une concentration d'atomes implantés plus élevée dans une partie périphérique que dans une partie centrale. La région intermétallique aurait alors présenté une épaisseur largement supérieure, par exemple plus de 2 fois supérieure, près des flancs de la région semiconductrice que dans la partie centrale. Ceci aurait posé divers problèmes, tels que des problèmes de court-circuit avec la région 200 lorsque la région 200 est semiconductrice. Dans le cas où la région 200 est isolante, ceci aurait posé en fonctionnement divers problèmes de répartition du courant dans la région 140, conduisant, par exemple, à une réduction de la largeur effective du transitor. [0076] Par comparaison, du fait de la concentration plus importante d'atomes implantés dans la partie périphérique de la région 140, la formation de l'intermétallique est ralentie dans la partie périphérique. Il en résulte que la région intermétallique 700 présente moins de variations d'épaisseur qu'une région intermétallique formée sans prévoir une concentration d'atomes implantés plus élevée en périphérie qu'en partie centrale. De préférence, l'épaisseur de la région intermétallique obtenue reste comprise entre 10 nm 12 et 40 nm, et plus préférentiellement inférieure à 30 nm, sur l'ensemble de la région semiconductrice 140. [0077] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaitront à l'homme de l'art. [0078] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. 13 REVENDICATIONS[Revendication 1] Procédé comprenant : a) l'implantation (300; 300R, 300L), dans une région semiconductrice (140), d'atomes à une concentration plus élevée dans une partie périphérique (310) que dans une partie centrale (320) ; b) la formation d'une région métallique (600) recouvrant la région semiconductrice (140) ; et c) la formation d'une région intermétallique (700) à partir de la région métallique (600) et de la région semiconductrice (140). [Revendication 2] Procédé selon la revendication 1, dans lequel, à l'étape a), l'implantation (300; 300R, 300L) est effectuée de manière à provoquer une amorphisation au moins partielle d'au moins la partie périphérique (310). [Revendication 3] Procédé selon la revendication 1 ou 2, dans lequel, à l'étape a), ladite région semiconductrice (140) est située dans et/ou sur un substrat (110), du côté d'une face du substrat, la région semiconductrice (140) ayant une partie de flanc (242R) accessible aux atomes implantés à l'étape a). [Revendication 4] Procédé selon la revendication 3, dans lequel l'implantation (300) est effectuée selon au moins une direction oblique présentant un angle d'incidence (A242) par rapport audit flanc inférieur à un angle d'incidence (A220) par rapport à ladite face. [Revendication 5] Procédé selon la revendication 3, dans lequel l'implantation est effectuée selon au moins une direction oblique présentant un angle d'incidence (A220) par rapport à ladite face supérieur ou égal à 45°, de préférence supérieur à 50°. [Revendication 6] Procédé selon la revendication 4 ou 5, dans lequel, à l'étape a), l'implantation (300R, 300H) est effectuée selon deux directions obliques symétriques par rapport à une direction orthogonale (222) à ladite face. [Revendication 7] Procédé selon l'une quelconque des revendications 3 à 6, comprenant, avant l'étape a), la formation d'une tranchée (150) remplie d'un isolant délimitant la région semiconductrice (140), et d'un fossé (230) à la surface de l'isolant contre la région semiconductrice (140) de sorte que ladite partie de flanc (242R) dépasse de l'isolant. [Revendication 8] Procédé selon l'une quelconque des revendications 1 à 7, dans lequel l'étape a) est effectuée en présence d'une couche temporaire (400) recouvrant la région semiconductrice (140). [Revendication 9] Procédé selon l'une quelconque des revendications 1 à 8, dans lequel lesdits atomes sont adaptés à ralentir la formation du matériau de ladite 14 [Revendication 10] [Revendication 11] [Revendication 12] [Revendication 13] [Revendication 14] [Revendication 15] région intermétallique (700) à l'étape c). Procédé selon l'une quelconque des revendications 1 à 9, comprenant à l'étape c), un traitement thermique. Procédé selon l'une quelconque des revendications 1 à 10, dans lequel la région semiconductrice (140) est dopée. Procédé selon l'une quelconque des revendications 1 à 11, dans lequel la région semiconductrice (140) repose sur une autre région (200), isolante ou semiconductrice. Procédé de fabrication d'un transistor (100) comprenant la mise en oeuvre d'un procédé selon l'une quelconque des revendications 1 à 12. Procédé selon la revendication 12 dans sa dépendance à la revendication 3, dans lequel, à l'étape a), l'implantation (300 ; 300R, 300H) est effectuée selon une direction située dans un plan orthogonal à ladite face du substrat et parallèle à une direction de longueur (L) du transistor (100). Dispositif comprenant l'empilement dune région semiconductrice (140) et d'une région intermétallique (700), le dispositif présentant par unité de surface plus d'atomes implantés dans une partie périphérique de l'empilement que dans une partie centrale de l'empilement.