FR 3101448 A1 20210402 FR 1910708 A 20190927 Procédé de détection d'erreurs La présente description concerne un procédé de détection d'erreurs comprenant la comparaison d'au moins deux dispositifs électroniques (100A, 100B) identiques comprenant au moins une chaîne (103A, 103B) de données de test (A1 à AM, B1 à BM), comprenant les étapes suivantes : (a) les données de test en dernière position dans ladite chaîne (103A, 103B) des deux dispositifs (100A, 100B) sont comparées ; (b) les autres données de test sont avancées d'une position dans leur chaîne de données ; (c) les données de test de l'étape (a) sont écrites en première position dans leur chaîne initiale (103A, 103B), les étapes (a), (b), et (c) sont répétées jusqu'à ce que toutes les données de test (A1 à AM, B1 à BM) reprennent leur place initiale. Figure pour l'abrégé : Fig. 2 Procédé de détection d'erreurs La présente description concerne de façon générale la détection d'erreurs dans un dispositif électronique, et plus particulièrement la détection d'erreurs par comparaison de dispositifs électroniques. La présente description concerne, de plus, un dispositif permettant de mettre en oeuvre un tel procédé de détection d'erreurs dans un dispositif électronique. L'utilisation, dans un système électronique, de dispositifs électroniques, comme des processeurs, des microprocesseurs, des systèmes intégrés, etc., est de plus en plus soumise à des contraintes de performances et de fiabilité. Pour satisfaire à certaines normes et/ou charte de qualité, ces dispositifs sont généralement couplés à des dispositifs de détection et/ou de correction d'erreurs. En effet, des erreurs de fonctionnement peuvent se présenter lors de l'exécution d'un de ces dispositifs et perturber leurs fonctionnements et/ou le fonctionnement global d'un système électronique les comprenant. Plusieurs types d'erreurs, ou fautes, peuvent se produire au sein d'un dispositif électronique. A titre d'exemple, certaines erreurs (SPF, Single Point Fault) produisent directement, ou rapidement, un effet sur le fonctionnement du dispositif électronique et/ou sur le fonctionnement global d'un système électronique le comprenant. Ces erreurs sont facilement reconnaissables par observation du dispositif et/ou du système. D'autres erreurs (LFM, Latent Fault Metric), dites erreurs latentes, ne produisent pas instantanément de dysfonctionnement, mais peuvent en produire, par exemple ultérieurement, ou lorsqu'elles sont combinées à d'autres erreurs. Ce sont des erreurs plus difficiles à détecter car une simple observation du fonctionnement du dispositif ou du système n'est généralement pas suffisante. Il existe donc un besoin pour des procédés de détection d'erreurs dans les dispositifs électroniques, et des dispositifs adaptés à mettre en oeuvre ces procédés, plus performants. Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente, de façon schématique et sous forme de blocs, un dispositif électronique ; la figure 2 représente, de façon schématique et sous forme de blocs, un mode de réalisation d'un dispositif de détection d'erreurs dans un dispositif électronique du type du dispositif de la figure 1 ; la figure 3 illustre la mise en oeuvre du dispositif de la figure 2 ; la figure 4 illustre la mise en oeuvre du dispositif de la figure 2 ; la figure 5 représente, de façon schématique et sous forme de blocs, un autre mode de réalisation d'un dispositif de détection d'erreurs dans un dispositif électronique du type du dispositif de la figure 1 ; la figure 6 représente un circuit logique d'un comparateur d'un mode de réalisation d'un dispositif de détection d'erreurs ; la figure 7 représente un circuit logique d'un comparateur d'un mode de réalisation d'un dispositif de détection d'erreurs. Procédé de détection d'erreurs comprenant la comparaison d'au moins deux dispositifs électroniques (100A, 100B ; 100C, 100D) identiques comprenant au moins une chaîne (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2) de données de test (A1 à AM, B1 à BM), comprenant les étapes suivantes : (a) les données de test en dernière position dans ladite chaîne (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2) des deux dispositifs (100A, 100B ; 100C, 100D) sont comparées ; (b) les autres données de test sont avancées d'une position dans leur chaîne de données ; (c) les données de test de l'étape (a) sont écrites en première position dans leur chaîne initiale (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2), les étapes (a), (b), et (c) sont répétées jusqu'à ce que toutes les données de test (A1 à AM, B1 à BM) reprennent leur place initiale. Procédé selon la revendication 1, dans lequel chaque donnée de test (A1 à AM, B1 à BM) est stockée dans un point de test (101A, 101B ; 101C, 101D). Procédé ou dispositif selon la revendication 2, dans lequel les points de test (101A, 101B ; 101C, 101D) sont des registres ou des bascules. Procédé selon la revendication 1 ou 2, dans lequel les données de test (A1 à AM, B1 à BM) sont des mots binaires. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel les données de test (A1 à AM, B1 à BM) sont des mots binaires de un bit. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel les dispositifs électroniques comprennent deux ou plus de deux chaînes (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2) de données de test. Procédé selon l'une quelconque des revendications 1 à 6, de comparaison de plus de deux dispositifs électroniques identiques. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel le résultat de la comparaison de l'étape (a) est fourni dans un signal (ERROR). Dispositif de comparaison adapté à mettre en oeuvre le procédé selon l'une quelconque des revendications 1 à 8. Dispositif selon la revendication 9, adapté à comparer au moins deux dispositifs électroniques (100A, 100B ; 100C, 100D) identiques comprenant au moins une chaîne de données de test (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2), comprenant : - un circuit comparateur (220 ; 320) ; et - au moins deux boucles de rétroaction (210A, 210B ; 210C, 210D) reliant chacune une entrée et une sortie d'une desdites chaînes (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2). Dispositif selon la revendication 10, dans lequel chaque boucle de rétroaction (210A, 210B ; 210C, 210D) relie l'entrée et la sortie d'une desdites chaînes (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2) par l'intermédiaire d'un multiplexeur (215A, 215B ; 215C, 215D). Dispositif selon l'une quelconque des revendications 9 à 11, dans lequel le circuit comparateur (220 ; 320 ; 400 ; 500) comprend une porte logique OU exclusif. Système électronique comprenant : - au moins deux dispositifs électroniques (100A, 100B ; 100C, 100D) identiques comprenant au moins une chaîne (103A, 103B ; 103C-1, 103C-2, 103D-1, 103C-2) de données de test (A1 à AM, B1 à BM) ; et - un dispositif de comparaison selon l'une quelconque des revendications 9 à 12.