FR 3098059 A1 20210101 FR 2006191 A 20200615 Description Titre de l'invention : ALTERNATEUR ET REDRESSEUR COR- RESPONDANT [0001] ARRIÈRE-PLAN Domaine technique [0002] L'invention concerne un alternateur et un redresseur, et plus particulièrement un al- ternateur et un redresseur qui peuvent réduire une perte de puissance. [0003] Description de l'état de la technique [0004] Dans un alternateur, un dispositif redresseur est souvent utilisé pour redresser la tension d'entrée AC (courant alternatif) et générer une tension redressée qui peut être considérée comme une tension DC (courant continu). Selon la technologie conventionnelle de ce champ, l'opération de redressement de la tension d'entrée est souvent effectuée en contrôlant l'ouverture et la fermeture d'une diode ou d'un transistor. Dans un état idéal, dans le demi-cycle négatif, la valeur de tension de la tension redressée devrait être maintenue à une tension de référence (par exemple, 0 volts). Cependant, dans les cas réels, comme représenté dans le diagramme de forme d'onde conventionnel de la tension redressée tel que représenté sur la figure 1, la valeur de crête est la tension redressée de la tension VP, et dans son demi-cycle négatif TN, la valeur de tension de la tension redressée est inférieure à sa tension de référence VO. De plus, dans le cas d'un courant redressé important, au moment où le demi-cycle négatif TN est surie point de se finir, la tension redressée est localement hors de contrôle et une impulsion négative importante est générée. C'est-à-dire que dans le demi-cycle négatif TN de la tension redressée, une perte de puissance se produit, qui réduit l'efficacité de fonctionnement du système. 100051 RÉSUMÉ 100061 L'invention concerne un alternateur et un redresseur qui peuvent réduire une perte de puissance. 100071 Un redresseur selon un mode de réalisation de l'invention comprend un transistor de redressement, un circuit de commande de grille et un circuit de verrouillage de tension. Le transistor de redressement comprend une première borne qui reçoit une tension d'entrée. Une seconde borne du transistor de redressement génère une tension redressée, et une borne de commande du transistor de redressement reçoit une tension de grille. Le circuit de commande de grille est couplé au transistor de redressement, et génère la tension de grille en fonction d'une différence de tension entre la tension redressée et la tension d'entrée. Le circuit de commande de grille rend la différence de tension quasiment égale à une première tension de référence dans un premier intervalle 2 temporel, et rend la différence de tension quasiment égale à une deuxième tension de référence dans un deuxième intervalle temporel après le premier intervalle temporel. Le circuit de verrouillage de tension est couplé au circuit de commande de grille et au transistor de redressement. Le circuit de verrouillage de tension prévoit un trajet de calage de tension en comparant la différence de tension à une troisième tension de référence et en comparant la tension de grille à une quatrième tension de référence dans le deuxième intervalle temporel pour caler la tension de grille sur la première tension calée. [0008] L'alternateur de l'invention comprend un rotor, un stator et une pluralité de re- dresseurs comme décrit ci-dessus. Chacun des redresseurs reçoit une tension d'entrée AC correspondante en tant que tension d'entrée, et les redresseurs génèrent collectivement la tension redressée. [0009] Sur la hase de ce qui précède, le redresseur de l'invention maintient la différence de tension entre les deux extrémités du transistor pour qu'elle soit égale à la première tension de référence dans le premier intervalle temporel du demi-cyle négatif et égale à la deuxième tension de référence dans le deuxième intervalle temporel. De plus, le circuit de verrouillage de tension du redresseur peut fournir un trajet de calage de tension en comparant la différence de tension à une troisième tension de référence et en comparant la tension de grille à une quatrième tension de référence pour caler la tension de grille à la première tension calée. De cette façon, on peut réduire la perte de puissance dans le redresseur, et améliorer l'efficacité de fonctionnement. [0010] Afin de faciliter la compréhension de ce qui précède et d'autres objectifs et avantages de l'invention, des modes de réalisation accompagnés de figures sont décrits en détail ci-dessous. Brève description des dessins [0011] [fig.1] : la figure 1 représente une forme d'onde conventionnelle d'une tension redressée. [0012] [fig.2] : la figure 2 représente un diagramme schématique d'un redresseur selon un mode de réalisation de l'invention. [0013] [fig.3A] : la figure 3A représente un diagramme de forme d'onde schématique d'une différence de tension selon un mode de réalisation de l'invention. [0014] [fig.313] : la figure 3B représente un diagramme de forme d'onde schématique d'un courant de transistor, d'une différence de tension et d'une tension de grille selon un mode de réalisation de l'invention. [0015] [fig.3C] : la figure 3C est un diagramme schématique partiel élargi de la figure 3B. [0016] [fig.4A] : la figure 4A représente un diagramme schématique de forme d'onde d'une différence de tension selon un autre mode de réalisation de l'invention. 3 100171 Ifie.4B I : la figure 4B représente un diagramme schématique de forme d'onde d'une différence de tension selon un autre mode de réalisation de l'invention. [0018] [fig.4C] : la figure 4C est un diagramme schématique partiel élargi de la figure 4B. [0019] [fig.5] : la figure 5 représente un diagramme schématique partiel d'un redresseur selon un mode de réalisation de l'invention. [0020] [fig.6] : la figure 6 représente un diagramme schématique d'un circuit de verrouillage de tension selon un mode de réalisation de l'invention. [0021] [fig.7] : la figure 7 représente un diagramme schématique d'un générateur de signal de commande selon un mode de réalisation de l'invention. [0022] [fig.8] : la figure 8 représente un diagramme schématique d'un générateur de tension selon un mode de réalisation de l'invention. [0023] [fig.9] : la figure 9 représente un diagramme schématique d'un redresseur selon un mode de réalisation de l'invention. [0024] [fig.10] : la figure 10 représente un diagramme schématique d'un alternateur selon un mode de réalisation de l'invention. Description des modes de réalisation [0025] En se référant à la figure 2, la figure 2 représente un diagramme schématique d'un re- dresseur selon un mode de réalisation de l'invention. Le redresseur 200 inclut un transistor TD1, un circuit de commande de grille 210 et un circuit de verrouillage de tension 220 (« clampin circuit » en anglais). Le transistor TD1 possède une première borne qui reçoit une tension d'entrée VI. Une seconde borne du transistor TD1 génère une tension redressée VD, et une borne de commande du transistor TD1 reçoit une tension de grille VG. Dans le présent mode de réalisation, à travers la tension de grille VG, le fonctionnement du transistor TD1 est équivalent à une diode, la première borne du transistor TD1 peut être équivalente à une anode de la diode, et la seconde borne du transistor TD1 peut être équivalente à une cathode de la diode. [0026] Le circuit de commande de grille 210 est couplé au transistor TD1 et configure pour prévoir la tension de grille VG. Le circuit de commande de grille 210 reçoit la différence de tension VDS entre la tension redressée VD et la tension d'entrée VI, et génère la tension de grille VG en fonction de la différence de tension VDS. Concernant les détails de la génération de la tension de grille VG, le circuit de commande de grille 210 détecte un changement dans la différence de tension VDS. Le circuit de commande de grille 210 détecte un point temporel initial au niveau duquel la différence de tension VDS est inférieure à la première tension de seuil prédéterminée VDS_ON, et fournit la tension de grille VG dans un premier intervalle temporel après le point temporel initial pour allumer le transistor TD1. De plus, à condition que le transistor TD1 soit allumé en fonction de la tension de grille VG, la différence de tension VDS peut être égale à la première tension de référence. [0027] Ensuite, le circuit de commande de grille 210 règle la valeur de résistance équivalente fournie par le transistor TDI en réglant la tension de grille VG dans un deuxième intervalle temporel après le premier intervalle temporel, de sorte que la différence de tension VDS peut être égale à la deuxième tension de référence VDS REG. De plus, la première tension de référence peut être supérieure, inférieure ou égale à la deuxième tension de référence VDS REG. [0028] Le circuit de verrouillage de tension 220 est couplé au circuit de commande de grille 210 et au transistor de redressement TDI. Le circuit de verrouillage de tension 220 sert à prévoir un trajet de calage de tension. Le circuit de verrouillage de tension 220 peut être utilisé pour caler la tension de grille VO du transistor de redressement TDI sur une tension prédéterminée. Les détails de la mise en oeuvre du circuit de verrouillage de tension 220 seront décrits plus tard. Les détails de la mise en oeuvre du circuit de commande de grille 210 seront d'abord décrits ci-dessous. [0029] En se référant à la figure 2 et à la figure 3A, la figure 3A représente un diagramme schématique de forme d'onde d'une différence de tension en fonction d'un mode de réalisation de l'invention. La différence de tension VDS possède une valeur de crête d'une tension VP et possède une tension de référence VO. Le demi-cycle positif de la différence de tension VDS se situe entre les points temporels tO et tl, et le demi-cycle négatif de la différence de tension VDS se situe entre les points temporels tl et t2. Après le point temporel tl, le circuit de commande de grille 210 détecte si la différence de tension VDS est inférieure à la première tension de seuil prédéterminée VDS_ON, et règle un point temporel initial TP1 lorsque la différence de tension VDS est inférieure à la première tension de seuil prédéterminée VDS_ON. [0030] Dans le premier intervalle temporel TZ1 après le point temporel initial TPI, le circuit de commande de grille 210 peut allumer le transistor TDI en fournissant la tension de grille VO, et maintenir la différence de tension VDS pour qu'elle soit quasiment égale à la première tension de référence VDS_SW2. Ici, la première tension de référence VDS_SW2 est le produit de la résistance à l'état passant du transistor et du courant circulant à travers le transistor. Dans le premier intervalle temporel TZ1, en prenant le transistor TD1 comme transistor de type N en exemple, le circuit de commande de grille 210 peut fournir une tension de grille VU qui est une tension relativement élevée à la borne de commande du transistor TD1 et allumer totalement le transistor TD1. Dans ce cas, la première tension de référence VDS_SW2 décrite ci-dessus peut être égale au produit de la résistance à l'état passant du transistor TDI qui est totalement allumé ou pas totalement allumé et du courant circulant à travers le transistor TDI. Si le transistor TDI se trouve dans un état totalement allumé, la résistance à l'état passant du transistor TD1 est extrêmement faible, de sorte que la différence de tension VDS peut être maintenue pour être égale à la première tension de référence VDS SW2 qui est proche de 0 volt. [0031] Ensuite, le circuit de commande de grille 210 peut régler la tension de grille VO dans le deuxième intervalle temporel TZ2 après le premier intervalle temporel TZ1, de sorte que la différence de tension VDS est quasiment égale à la deuxième tension de référence VDS REG. Dans le deuxième intervalle temporel, le circuit de commande de grille 210 peut faire baisser la valeur de tension de la tension de grille VO et augmenter la résistance du transistor TD1 dans l'état allumé. À ce moment, la tension de grille VO prévue par le circuit de commande de grille 210 peut faire en sorte que la différence de tension VDS devienne la deuxième tension de référence VDS REG supérieure à la première tension de référence VDS SW2. Dans un mode de réalisation, la deuxième tension de référence VDS REG peut être approximativement égale à -70 millivolts (mV). [0032] Cependant, en fonctionnement réel, le produit de la valeur de courant du courant redressé circulant à travers le transistor TD1 et de la valeur de résistance équivalente du transistor TD1 devient supérieur lorsque le courant redressé augmente, de sorte que la différence de tension VDS devient graduellement supérieure dans le deuxième intervalle temporel TZ2. Le circuit de verrouillage de tension 220 peut caler la différence de tension VDS sur une tension prédéterminée (c'est-à-dire, la tension calée VDS CLPV) lorsque la différence de tension VDS atteint la troisième tension de référence VDS_CLP (inférieure à la seconde tension de seuil prédéterminée VDS_OFF). De cette façon, on peut empêcher la situation étant que dans le deuxième intervalle temporel TZ2, lorsque le circuit de commande de grille 210 détecte que la différence de tension VDS est supérieure à la seconde tension de seuil prédéterminée VDS_OFF, le transistor TD1 est éteint en réglant la tension de grille VU, ce qui entraîne la circulation d'un courant à travers la diode de corps du transistor TDI et conduit à une perte de puissance inutile. [0033] Dans le présent mode de réalisation, l'intervalle temporel TZ2 peut être divisé en in- tervalles temporels consécutifs TZ2A, TZ2B et TZ2C. Dans l'intervalle temporel TZ2A, la tension de grille VU est commandée par le circuit de commande de grille 210, et la différence de tension VDS augmente graduellement avec le courant redressé. Dans l'intervalle temporel TZ2B, la tension de grille VU est commandée par le circuit de verrouillage de tension 220, et le circuit de verrouillage de tension 220 fournit un trajet de calage pour caler la différence de tension VDS sur la tension calée VDS_CLPV. Dans l'intervalle temporel TZ2C, le circuit de ven-ouillage de tension 220 coupe le trajet de calage, et la tension de grille VU est commandée de nouveau par le circuit de commande de grille 210. [0034] Dans le troisième intervalle temporel TZ3 après le deuxième intervalle temporel 6 TZ2, la différence de tension VDS commence à augmenter lorsque le courant circulant à travers le transistor TD1 diminue et que la tension de grille VG est réglée. De plus, le circuit de commande de grille 210 peut détecter si la différence de tension VDS est supérieure à la seconde tension de seuil prédéterminée VDS OFF, et régler un second point temporel TP2 lorsque la différence de tension VDS est supérieure à la seconde tension de seuil prédéterminée VDS OFF. Le circuit de commande de grille 210 règle la tension de grille VO après le second point temporel TP2 de sorte que le transistor TD1 est éteint. [0035] D'autre part, le circuit de commande de grille 210 détermine le point temporel initial en détectant si la différence de tension VDS est inférieure à la première tension de seuil prédéterminée VDS ON. Dans le mode de réalisation de l'invention, la première tension de seuil prédéterminée VDS ON peut être inférieure à la première tension de référence VDS_SW2 et à la deuxième tension de référence VDS REG. Lorsque la différence de tension VDS baisse sous la première tension de seuil prédéterminée VDS ON, le circuit de commande de grille 210 peut déterminer le point temporel initial et initier un mécanisme de réglage de la tension de grille VO. Dans un mode de réalisation, la première tension de seuil prédéterminée VDS ON peut être égale à -300 [0036] Comme on peut le voir à partir de la description ci-dessus, dans le redresseur 200 du mode de réalisation de l'invention, en réglant la tension de grille VO par le circuit de commande de grille 210, il est possible de commander une plage de valeurs de tension inférieures à 0 V dans la différence de tension VDS, ce qui permet de réduire efficacement une perte de puissance inutile. De plus, la tension de grille VO est calée par le circuit de verrouillage de tension 220, et une perte de puissance inutile peut également être évitée. [0037] Dans le présent mode de réalisation, la seconde tension de seuil prédéterminée VDS_OFF est supérieure à la première tension de référence VDS_SW2, la première tension de référence VDS_SW2 est inférieure à la deuxième tension de référence VDS_REG, et la deuxième tension de référence VDS_REG est supérieure à la première tension de seuil prédéterminée VDS_ON. [0038] En se référant à la figure 3B et à la figure 3C, la figure 3B représente un diagramme schématique de forme d'onde d'un courant de transistor, une différence de tension et une tension de grille selon un mode de réalisation de l'invention, et la figure 3C est un diagramme schématique partiel élargi de la figure 3B. En se référant au bloc UV de la figure 3B et de la figure 3C, lorsque le circuit de verrouillage de tension 220 n'est pas prévu, la courbe de la foime d'onde de la différence de tension VDS est la courbe VCI, et la courbe de la forme d'onde de la tension de grille VO est la courbe VC3. Lorsque le circuit de verrouillage de tension 220 est prévu, la courbe de la forme 7 d'onde de la différence dc tension VDS est la courbe VC2, et la courbe de la forme d'onde de la tension de grille VO est la courbe VC4. Comme on peut le voir à partir de la courbe VC1, la différence de tension VDS a une impulsion négative à un point temporel TP2X au niveau duquel le demi-cycle négatif de la tension d'entrée est sur le point de se finir. En revanche, comme on peut le voir à partir de la courbe VC2, au niveau du point temporel TC avant le point temporel TP2X, la différence de tension VDS est calée au niveau de la tension calée VDS CLPV et maintenue pendant un intervalle temporel prédéterminé. Après cela, la différence de tension VDS augmente graduellement et augmente nettement après le point temporel TP2. Par conséquent, la différence de tension calée VDS peut éviter une perte de puissance. De plus, comme on peut le voir à partir de la courbe VC3, la tension de grille VO chute à un faible potentiel logique au niveau du point temporel TP2X, de sorte que le transistor TD1 est éteint. Comme on peut le voir à partir de la courbe VC4, la tension de grille VO chute à une tension prédéterminée avant le point temporel TP2X et est maintenue pendant un intervalle temporel prédéterminé. Après cela, la tension de grille VO diminue graduellement et chute au faible potentiel logique au niveau du point temporel TP2 de sorte que le transistor TD1 est éteint. [0039] En se référant à la figure 4A, la figure 4A représente un diagramme schématique de forme d'onde d'une différence de tension selon un autre mode de réalisation de l'invention. La différence entre les modes de réalisation de la figure 4A et de la figure 3A repose seulement sur le fait que la première tension de référence VDS_SW2 est supérieure à la deuxième tension de référence VDS_REG. De la même façon que dans le mode de réalisation de la figure 3A, le circuit de verrouillage de tension 220 peut caler la différence de tension VDS sur la tension calée VDS_CLPV pendant un intervalle temporel prédéterminé lorsque la différence de tension VDS atteint la troisième tension de référence VDS_CLP. [0040] En se référant à la figure 4B et à la figure 4C, la figure 4B représente un diagramme schématique de forme d'onde d'une différence de tension selon un autre mode de réalisation de l'invention, et la figure 4C est un diagramme schématique partiel élargi de la figure 4B. La différence entre les modes de réalisation de la figure 4B et de la figure 3B repose seulement sur le fait que la première tension de référence VDS_SW2 est supérieure à la deuxième tension de référence VDS_REG. En se référant au bloc UV' de la figure 4B et de la figure 4C, lorsque le circuit de verrouillage de tension 220 n'est pas prévu, la courbe de la forme d'onde de la différence de tension VDS est la courbe VCI, et la courbe de la forme d'onde de la tension de grille VO est la courbe VC3. Lorsque le circuit de verrouillage de tension 220 est prévu, la courbe de la forme d'onde de la différence de tension VDS est la courbe VC2, et la courbe de la forme d'onde de la tension de grille VO est la courbe VC4. De la même façon que dans le 8 mode de réalisation de la figure 3B, la courbe VC1 montre que la différence de tension VDS au point temporel TP2X au niveau duquel le demi-cycle négatif de la tension d'entrée est sur le point de se finir a une impulsion négative. En revanche, la courbe VC2 montre qu'au niveau du point temporel TC avant le point temporel TP2X, la différence de tension VDS est calée sur la tension calée VDS CLPV et maintenue pendant un intervalle temporel prédéterminé, cc qui permet d'éviter une perte de puissance. De plus, dans la figure 4B, la courbe VC3 montre que la tension de grille VO chute à un faible potentiel logique au niveau du point temporel TP2X de sorte que le transistor TD1 est éteint. En revanche, la courbe VC4 montre que la tension de grille VO chute à une tension prédéterminée avant le point temporel TP2X et est maintenue pendant un intervalle temporel prédéterminé. Après cela, la tension de grille VO diminue graduellement et chute au faible potentiel logique au niveau du point temporel TP2 de sorte que le transistor TD1 est éteint. [0041] En se référant à la figure 5, la figure 5 montre un diagramme schématique de circuit partiel d'un redresseur selon un mode de réalisation de l'invention. Le redresseur 500 inclut un circuit de commande de grille 510 et un circuit de verrouillage de tension 520. Le circuit de commande de grille 510 comprend un amplificateur opérationnel OP1, un commutateur SW1 et un commutateur SW2. L'amplificateur opérationnel OP1 reçoit la différence de tension VDS et la tension de réglage en tant que la deuxième tension de référence VDS REG, et génère la tension de grille VO au niveau de la borne de sortie OT en fonction d'un signal de commande EN_OPAX. De plus, l'amplificateur opérationnel OP1 reçoit une source de puissance VA en tant que source de puissance opérationnelle et reçoit la tension de mise à la terre de référence VS en tant que tension de mise à la terre de référence (ci-après appelée tension de mise à la terre de référence VS). Le commutateur SW2 est connecté en série entre la tension VH et la borne de sortie OT. Le commutateur SW2 est allumé ou éteint en fonction d'un signal de commande EN_SW2. Le commutateur SW1 est connecté en série entre la tension de mise à la terre de référence VS et la borne de sortie OT. Le commutateur SW1 est allumé ou éteint en fonction d'un signal de commande EN_SWI. [0042] En termes de détails opérationnels, le circuit de commande de grille 510 désactive l'amplificateur opérationnel OP1 à travers le signal de commande EN_OPAX après le point temporel initial (dans le premier intervalle temporel) au niveau duquel la différence de tension VDS est inférieure à la première tension de seuil prédéterminée, et allume le commutateur 5W2 à travers le signal de commande EN_SW2 pour tirer la tension de grille VO vers le haut jusqu'à la tension VH. En même temps, le commutateur SW1 est éteint en fonction du signal de commande EN_SW1. Ensuite, dans le deuxième intervalle temporel après le premier intervalle temporel, le circuit de commande de grille 510 fait en sorte que les commutateurs SW2 et SW1 sont éteints 9 respectivement à travers les signaux de commande EN_SW2 et EN SW1, et fait en sorte que l'amplificateur opérationnel OP1 est activé à travers le signal de commande EN OPAX. Dans le deuxième intervalle temporel, l'amplificateur opérationnel OP1 prévoit la tension de grille VG au niveau de la borne de sortie OT en commandant la différence de tension VDS pour qu'elle soit égale à la deuxième tension de référence VDS REG. Ensuite, dans le troisième intervalle temporel, le circuit de commande de grille 510 fait en sorte que le commutateur SW2 est éteint respectivement à travers les signaux de commande EN_SW2 et EN OPAX, et désactive l'amplificateur opérationnel OP1. En outre, dans le troisième intervalle temporel, le circuit de commande de grille 510 fait en sorte que le commutateur SW1 est allumé à travers le signal de commande EN SW1. À travers le commutateur allumé SW1, la tension de grille VG est tirée vers le bas pour être égale à la tension de mise à la terre de référence VS, et le transistor TD1 est éteint. [0043] Toujours en référence à la figure 5, le circuit de verrouillage de tension 520 reçoit un signal de commande EN OPA, le signal de commande EN SW2, la troisième tension de référence VDS_CLP et la quatrième tension de référence Vref4. Le circuit de verrouillage de tension 520 est couplé au circuit de commande de grille 510 et à la borne de commande du transistor TD1. Le circuit de verrouillage de tension 520 est configure pour désactiver l'amplificateur opérationnel OP1 du circuit de commande de grille 510 en générant un signal de commande de faible potentiel logique EN OPAX lorsque le commutateur SW2 est commandé pour être éteint par le signal de commande EN_SW2 (par exemple, le signal de commande EN_SW2 a un faible potentiel logique), la différence de tension VDS est supérieure à la troisième tension de référence VDS_CLP et la tension de grille VG est supérieure à la quatrième tension de référence Vref4. Dans un autre aspect, le circuit de verrouillage de tension 520 prévoit un trajet de calage de tension pour caler la différence de tension VDS de sorte que la différence de tension VDS est égale à la tension calée VDS_CLPV. Le circuit de verrouillage de tension 520 coupe le trajet de calage de tension après que la différence de tension calée VDS est maintenue pendant un intervalle temporel prédéterminé, et génère ensuite un signal de commande de haut potentiel logique EN_OPAX pour activer l'amplificateur opérationnel OPI. L'amplificateur opérationnel OPI effectue une opération de commande de la tension de grille VG. Dans le présent mode de réalisation, la quatrième tension de référence Vref4 peut être égale à la source de puissance de fonctionnement VHH soustraite par la troisième tension de référence VDS_CLP. [0044] En se référant à la figure 6, la figure 6 montre un diagramme schématique d'un circuit de verrouillage de tension en fonction d'un mode de réalisation de l'invention. En se référant à la figure 6, le circuit de verrouillage de tension 520 comprend un circuit de comparaison 521, un circuit de verrouillage 522 et un circuit logique 523. Le circuit de comparaison 521 comprend un comparateur CMP1 et un comparateur CMP2. Le comparateur CMP1 compare la tension de grille VO à la quatrième tension de référence Vref4 pour générer un résultat de comparaison CS1. Le comparateur CMP2 compare la différence de tension VDS à la troisième tension de référence VDS CLP pour générer un résultat de comparaison CS2. Plus spécifiquement, le comparateur CMP1 délivre un résultat de comparaison de haut potentiel logique CS1 lorsque la tension de grille VG est supérieure à la quatrième tension de référence, et le comparateur CMP2 délivre un résultat de comparaison de haut potentiel logique CS2 lorsque la différence de tension VDS est supérieure à la troisième tension de référence. [0045] Le circuit de verrouillage 522 est couplé entre la tension de grille VO et la tension de mise à la terre de référence VS. Le circuit de verrouillage 522 comprend un troisième commutateur SW3, et le troisième commutateur SW3 est allumé ou éteint en fonction d'un signal de commande EN SW3. Le circuit de verrouillage 522 fournit un trajet de calage de tension lorsque le troisième commutateur SW3 est allumé, et coupe le trajet de calage de tension lorsque le troisième commutateur SW3 est éteint. Le circuit logique 523 est couplé au circuit de comparaison 521 et au circuit de verrouillage 522. Le circuit logique 523 génère le signal de commande EN_SW3 en fonction du résultat de la comparaison CS1, du résultat de la comparaison CS2 et du signal de commande EN SW2. Plus particulièrement, le circuit logique 523 allume le commutateur SW3 en fonction du signal de commande EN_SW3 lorsque la tension de grille VO est supérieure à la quatrième tension de référence, la différence de tension VDS est supérieure à la troisième tension de référence et le deuxième commutateur SW2 est éteint en fonction du signal de commande EN_SW3. [0046] Le circuit de venouillage 522 peut comprendre N diodes, un commutateur SW3 et une source de courant Ii, où N peut être un nombre entier positif supérieur ou égal à 1. Dans le présent mode de réalisation, les N diodes comprennent les diodes Ni et NX sous la forme de transistors, qui sont couplés en série les uns avec les autres entre la tension de grille VU et la première borne du commutateur SW3. Le commutateur SW3 est couplé entre la diode Ni et la source de courant II et est commandé par le signal de commande EN_SW3. La source de courant II est couplée entre la seconde borne du commutateur SW3 et la tension de mise à la terre de référence VS pour extraire le courant de la seconde borne du commutateur SW3. [0047] De plus, le circuit de verrouillage 522 peut comprendre en outre un transistor Pl, une résistance Ri et un organe de protection de limitation de tension ZI. La première borne du transistor PI est couplée à la tension de grille VU, et la seconde borne du transistor Pl est couplée à la tension de mise à la terre de référence VS. Dans le présent mode de réalisation, le transistor PI est un transistor de type P. Une première borne de la ré- 11 sistance R1 est couplée à la tension de grille VO, et une seconde borne de la résistance R1 est couplée au premier terminal de la diode NX et à la borne de commande du transistor PI. Une première borne de l'organe de protection de limitation de tension Z1 est couplée à la première borne du transistor Pl, et une seconde borne de l'organe de protection de limitation de tension Z1 est couplée à la borne de commande du transistor PI. [0048] Lorsque le commutateur SW3 est allumé, le circuit de verrouillage 522 prévoit un trajet de calage composé de la source de courant il , de la diode N1, de la diode NX et du transistor PI. À ce moment, la tension de grille VO est égale à la somme de la tension VOS Pl, de la tension VOS _NX et de la tension VOS Nl. [0049] Lorsque le commutateur 5W3 est éteint, le trajet de calage est coupé. La résistance R1 peut élever le potentiel de la borne de commande du transistor Pl pour garantir que le transistor P1 est éteint. L'organe de protection de limitation de tension Z1 est couplé entre la borne source et la borne de grille du transistor Pl pour exécuter une fonction de protection de limitation de tension. L'organe de protection de limitation de tension Z1 peut être une diode Zener ou un autre type d'organe de protection de limitation de tension, qui n'est pas limité par l'invention. [0050] Dans le présent mode de réalisation, le circuit logique 523 peut exécuter une opération ET sur le résultat de la comparaison CSE le résultat de la comparaison CS2 et le signal de commande inversé EN SW2, et générer un signal de commande EN_SW3 en fonction du résultat de l'opération ET d'allumer ou d'éteindre le commutateur SW3. En outre, le circuit logique 523 exécute une opération ET sur le signal de commande EN_OPA et le signal de commande inversé EN_SW3, et l'amplificateur opérationnel OP1 active ou désactive le résultat commandé par l'opération ET. [0051] Plus spécifiquement, le circuit logique 523 peut inclure une porte ET AGI, une porte ET AG2, un inverseur IN1, un inverseur IN2 et un générateur d'onde d'impulsion W. L'inverseur IN1 reçoit le signal de commande EN_SW2 et délivre le signal de commande inversé EN_SW2. La porte ET AGI reçoit le résultat de la comparaison CS1, le résultat de la comparaison CS2 et le signal de commande inversé EN_SW2. La sortie de la porte ET AGI est faible lorsque l'un quelconque du résultat de la comparaison CS1, du résultat de la comparaison CS2 et du signal de commande inversé EN_SW2 est un faible potentiel logique. Lorsque le résultat de la comparaison CSI, le résultat de la comparaison CS2 et le signal de commande inversé EN_SW2 sont tous des hauts potentiels logiques, le potentiel logique de la tension de sortie de la porte ET AGI est passé de faible à élevé. Le générateur d'onde d'impulsion IP peut être un circuit monostable. Lorsque le potentiel logique de la tension de sortie de la porte ET AGI est passé de faible à élevé, le circuit monostable est déclenché pour faire en sorte que le circuit monostable délivre une onde d'impulsion de haut potentiel logique. La 12 largeur de l'onde d'impulsion est prédéfinie, et la largeur de l'onde d'impulsion est petite comparée à la longueur de la période d'onde d'impulsion. Le réglage de la largeur d'onde d'impulsion peut dépendre de la vitesse de réponse du circuit de verrouillage de tension 522 et du temps requis pour que l'amplificateur opérationnel (non représenté) du circuit de commande de porte exécute l'opération de désactivation. Le circuit rnonostable est déclenché pour générer une onde d'impulsion (c'est-à-dire, le signal de commande EN_SW3) afin d'allumer le commutateur SW3 du circuit de verrouillage de tension 522 dans un intervalle temporel défini de sorte que la tension de grille VG est calée. Ensuite le commutateur SW3 est éteint, le trajet de calage est coupé. [0052] L'inverseur 1N2 du circuit logique 523 reçoit le signal de commande EN_SW3 et émet le signal de commande inversé EN SW3. C'est-à-dire que lorsque le signal de commande EN_SW3 est à un haut potentiel logique, la sortie de l'inverseur IN2 est à un faible potentiel logique. La porte ET A02 reçoit le signal de commande inversé EN_SW3 et le signal de commande EN OPA. Lorsque le signal de commande inversé EN_SW3 est à un faible potentiel logique et que le signal de commande EN_OPA est à un haut potentiel logique, le signal de commande EN OPAX émis à partir de la porte ET AG2 est à un faible potentiel logique, de sorte que l'amplificateur opérationnel OP1 du circuit de commande de grille est désactivé. Lorsque la tension de sortie du circuit rnonostable IP revient à l'état stable (c'est-à-dire que le signal de commande EN_SW3 revient au faible potentiel logique), le commutateur SW3 est éteint et le trajet de calage est coupé, de sorte que la sortie EN_OPAX de la porte ET A02 est à un haut potentiel logique. À ce moment, l'amplificateur opérationnel OP1 du circuit de commande de grille est activé de nouveau. [0053] 11 convient de noter que, lorsque la tension de grille VU n'est pas supérieure à la quatrième tension de référence Vref4 et que la différence de tension VDS n'est pas supérieure à la troisième tension de référence VDS_CLP, si le signal de commande EN_SW2 est à un haut potentiel logique, le signal de commande EN_SW3 est maintenu à un faible potentiel logique, de sorte qu'une entrée de la porte ET correspondante A02 est maintenue à un haut potentiel logique. Par conséquent, dans ce cas, la désactivation et l'activation de l'amplificateur opérationnel OPI du circuit de commande de grille 510 dépendent complètement du signal de commande EN_OPA. Inversement, lorsque la tension de grille VU est supérieure à la quatrième tension de référence Vref4 et que la différence de tension VDS est supérieure à la troisième tension de référence VDS_CLP, si le signal de commande EN_SW2 est à un faible potentiel logique, le signal de commande EN_SW3 est passé à un haut potentiel logique, de sorte qu'une entrée de la porte ET correspondante AG2 est passée à un faible potentiel logique. Dans ce cas, quel que soit le signal de commande EN_OPA, 13 l'amplificateur opérationnel OP1 du circuit de commande de grille 510 est désactivé en raison du faible potentiel logique du signal de commande EN OPAX. [0054] En résumé, le circuit de verrouillage de tension décrit ci-dessus peut désactiver l'amplificateur opérationnel OP1 du circuit de commande de grille 510 lorsque le commutateur SW2 est éteint, la différence de tension VDS est supérieure à la troisième tension de référence VDS CLP et la tension de grille VO est supérieure à la quatrième tension de référence Vref4, et prévoit un trajet de calage de tension pour caler la tension de grille VO pendant un intervalle temporel prédéterminé. De cette façon, le circuit de verrouillage de tension peut empêcher la différence de tension VDS d'avoir une impulsion négative importante lorsque le demi-cycle négatif est sur le point de se finir, ce qui permet d'éviter une perte de puissance. [0055] Concernant le mode de réalisation ci-dessus, les signaux de commande EN OPA, EN SW1 et EN SW2 peuvent être générés en prévoyant un générateur de signal de commande dans le circuit de commande de grille. Un exemple de la mise en oeuvre du générateur de signal de commande est représenté dans la figure 7. La figure 7 représente un diagramme schématique d'un générateur de signal de commande selon un mode de réalisation de l'invention. Dans la figure 7, le générateur de signal de commande 700 inclut un sélecteur 710, un comparateur CMP3 et un compteur 720. Le sélecteur 710 reçoit la première tension de seuil prédéterminée VDS_ON et la seconde tension de seuil prédéterminée VDS OFF, et est configure pour sélectionner la première tension de seuil prédéterminée VDS_ON ou la seconde tension de seuil prédéterminée VDS_OFF à fournir au comparateur CMP3. Le comparateur CMP3 est couplé au sélecteur 710 et compare la différence de tension VDS à une de la première tension de seuil prédéterminée VDS_ON et de la seconde tension de seuil prédéterminée VDS_OFF pour générer un résultat de comparaison VCMP. Il convient de noter que le résultat de la comparaison VCMP peut être renvoyé au sélecteur 710, de sorte que le sélecteur 710 peut sélectionner une de la première tension de seuil prédéterminée VDS_ON et de la seconde tension de seuil prédéterminée VDS_OFF en fonction du résultat de la comparaison VCMP à délivrer. [0056] En détail, dans l'état initial, le sélecteur 710 sélectionne la première tension de seuil prédéterminée VDS_ON à délivrer au comparateur CMP3. Le comparateur CMP1 compare la différence de tension VDS à la première tension de seuil prédéterminée VDS_ON, et, lorsque la différence de tension VDS est inférieure à la première tension de seuil prédéterminée VDS_ON (point temporel initial), règle le résultat de la comparaison VCMP de sorte que le sélecteur 710 sélectionne la seconde tension de seuil prédéterminée VDS_OFF à délivrer au comparateur CMP3. [0057] Selon le mode de réalisation ci-dessus, ensuite, le comparateur CMP3 compare la différence de tension VDS à la seconde tension de seuil prédéterminée VDS_OFF, et, 14 lorsque la différence de tension VDS est supérieure à la seconde tension de seuil prédéterminée VDS_OFF (second point temporel), règle le résultat de la comparaison VCMP pour modifier le sélecteur 710 afin qu'il sélectionne de nouveau la première tension de seuil prédéterminée VDS_ON à délivrer au comparateur CMP3. [0058] Le compteur 720 est couplé au comparateur CMP3, et le compteur 720 reçoit la source de puissance VC, et effectue une opération de comptage en fonction du résultat de la comparaison VCMP. L'opération de comptage du compteur 720 démarre au point temporel initial TRI et se termine au second point temporel TP2. L'opération de comptage du compteur 720 peut produire une valeur de comptage variant graduellement (croissante ou décroissante). En prenant en exemple l'opération de comptage croissante, le compteur 120 peut régler le circuit de commande de grille pour qu'il fonctionne dans le premier intervalle temporel TZ1 lorsque la valeur de comptage est inférieure à une valeur de référence, et régler le circuit de commande de grille pour qu'il fonctionne dans le deuxième intervalle temporel TZ2 ou le troisième intervalle temporel TZ3 lorsque la valeur de comptage se trouve entre la valeur de référence REFV et la valeur de comptage maximum. De plus, le compteur 720 peut générer des signaux de commande correspondants EN OPA, EN SW1 et EN SW2 en fonction du circuit de commande de grille 510 fonctionnant dans le premier intervalle temporel TZ1, le deuxième intervalle temporel TZ2 ou le troisième intervalle temporel TZ3. [0059] D'autre part, dans le mode de réalisation de la figure 5 décrit ci-dessus, la tension VH, la deuxième tension de référence VDS_REG, la troisième tension de référence VDS_CLP, la quatrième tension de référence Vref4, la première tension de seuil prédéterminée VDS_ON, la seconde tension de seuil prédéterminée VDS_OFF, la source de puissance VA et la source de puissance VC peuvent être générées en prévoyant un générateur de tension dans le circuit de commande de grille. Un exemple de la mise en oeuvre du générateur de tension est représenté sur la figure 8. La figure 8 représente un diagramme schématique d'un générateur de tension selon un mode de réalisation de l'invention. Sur la figure 8, le générateur de tension 800 comprend un régulateur de tension 810 et un générateur de tension de référence 820. Le régulateur de tension 810 reçoit la source de puissance de fonctionnement VHH et exécute une opération de réglage de tension en fonction de la source de puissance de fonctionnement VHH pour générer la tension VH, la source de puissance VA et la source de puissance VC. Le générateur de tension de référence 820 reçoit la source de puissance de fonctionnement VHH et génère la deuxième tension de référence VDS_REG, la troisième tension de référence VDS_CLP, la quatrième tension de référence Vref4, la première tension de seuil prédéterminée VDS_ON et la seconde tension de seuil prédéterminée VDS_OFF. [0060] L'architecture matérielle du régulateur de tension 810 et du générateur de tension de référence 820 peut être élaborée en utilisant n'importe quel circuit de génération de tension bien connu de l'homme du métier, et sans limitation particulière. [0061] En se référant à la figure 9, la figure 9 représente un diagramme schématique d'un re- dresseur selon un mode de réalisation de l'invention. Le redresseur 900 comprend un transistor TD1, un circuit de commande de grille 910, un circuit de verrouillage de tension 920, une diode DP et un condensateur CP. Le circuit de commande de grille 910 et le circuit de verrouillage de tension 920 peuvent être mis en oeuvre en appliquant le circuit de commande de grille 510 et le circuit de verrouillage de tension 520 décrits ci-dessus. L'anode de la diode DP est couplée à la seconde borne du transistor TD1, et la cathode de la diode DP est couplée à la borne du circuit de commande de grille 910 qui reçoit la source de puissance de fonctionnement VHH. Le condensateur CP est couplé entre la cathode de la diode DP et la première borne du transistor TD1. Pendant la période au cours de laquelle le transistor TD1 ne fonctionne pas, le condensateur CP est chargé sur la source de puissance de fonctionnement VHH par le biais de la diode DP pour fournir la source de puissance du transistor TD1 pendant le fonctionnement. [0062] En se référant à la figure 10, la figure 10 représente un diagramme schématique d'un alternateur selon un mode de réalisation de l'invention. L'alternateur 1000 inclut un rotor RT, un stator ST et une pluralité de redresseurs 1011 à 1032. Dans le présent mode de réalisation, le stator ST génère une pluralité de tensions de phase VU, VV et VW. Les tensions de phase VU. VV et VW sont fournies respectivement à une pluralité de circuits de redresseurs 1010, 1020 et 1030 de différentes phases. Le circuit de redresseurs 1010 inclut les redresseurs 1011 et 1012 couplés en série. Le circuit de redresseurs 1020 inclut les redresseurs 1021 et 1022 couplés en série. Le circuit de redresseurs 1030 inclut les redresseurs 1031 et 1032 couplés en série. Dans le présent mode de réalisation, l'alternateur 1000 inclut une résistance RI (qui est une charge équivalente ou une résistance équivalente d'une batterie rechargeable) et un condensateur Cl (qui est un condensateur de chargement équivalent) qui sont couplés en parallèle, et est configuré pour générer une tension de sortie redressée proche du courant continu. [0063] Sur la base de ce qui précède, dans l'invention, la tension de grille est générée par le circuit de commande de grille, et la valeur de tension de la différence de tension est commandée par la tension de grille dans le demi-cycle négatif de la différence de tension entre deux extrémités du transistor. De plus, dans l'invention, la tension de grille peut être calée en outre par le circuit de verrouillage de tension de sorte que la tension de grille est commandée en continu pendant le demi-cycle négatif de la tension d'entrée. De cette façon, on peut réduire la perte de puissance que le redresseur peut éventuellement générer, et améliorer l'efficacité de fonctionnement. 16 [Revendication 1] [Revendication 2] REVENDICATIONSRedresseur (200, 500, 900, 1011 à 1032), comprenant : un transistor de redressement (TD1), comprenant une première home qui reçoit une tension d'entrée (VI), dans lequel une seconde borne du transistor de redressement (TD1) génère une tension redressée (VD), et une borne de commande du transistor de redressement (TD1) reçoit une tension de grille (GV) ; un circuit de commande de grille (210, 510, 910), couplé au transistor de redressement (TD1), et générant la tension de grille (GV) en fonction d'une différence de tension (VDS) entre la tension redressée (VD) et la tension d'entrée (VI), dans lequel le circuit de commande de grille (210, 510, 910) rend la différence de tension (VDS) sensiblement égale à une première tension de référence (VDS_SW2) dans un premier intervalle temporel (TZ1), et rend la différence de tension (VDS) sensiblement égale à une deuxième tension de référence (VDS_REG) dans un deuxième intervalle temporel (TZ2) après le premier intervalle temporel (TZ1) ; et un circuit de verrouillage de tension (220, 520, 920), couplé au circuit de commande de grille (210, 510, 910) et au transistor de redressement (TD1), dans lequel le circuit de verrouillage de tension (220, 520, 920) prévoit un trajet de calage de tension en comparant la différence de tension (VDS) à une troisième tension de référence (VDS_CLP) et en comparant la tension de grille (GV) à une quatrième tension de référence (Vref4) dans le deuxième intervalle temporel (TZ2) pour caler la tension de grille (GV) sur une première tension calée (VDS_CLPV). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 1, dans lequel le circuit de commande de grille (210, 510, 910) est configuré pour : détecter un point temporel initial au niveau duquel la différence de tension (VDS) est inférieure à une première tension de seuil prédéterminée (VDS ON), et fournir la tension de grille (GV) dans le premier intervalle temporel (TZ1) après que le point temporel initial a allumé le transistor de redressement (TD1), de sorte que la différence de tension (VDS) est quasiment égale à la première tension de référence (VDS SW2) ; régler la tension de grille (GV) dans le deuxième intervalle temporel (TZ2) de sorte que la différence de tension (VDS) est quasiment égale 17 [Revendication 3] [Revendication 4] la deuxième tension de référence (VDS REG) et détecter un second point temporel au niveau duquel la différence de tension (VDS) augmente de la deuxième tension de référence (VDS REG) à une seconde tension de seuil prédéterminée (VDS OFF) dans un troisième intervalle temporel après le deuxième intervalle temporel (TZ2), et régler la tension de grille (CV) après le second point temporel de sorte que le transistor (TDI) est éteint, dans lequel la première tension dc référence (VDS SW2) est supérieure, inférieure ou égale à la deuxième tension de référence (VDS REG). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 2, dans lequel le circuit de commande de grille (210, 510, 910) comprend : un amplificateur opérationnel (0P1), recevant la différence de tension (VDS) et une tension de réglage pour générer la tension dc grille (CV) au niveau d'une borne de sortie (OT) en fonction d'un premier signal dc commande (EN OPA) ; un premier commutateur (SW1), connecté en série entre une tension de mise à la terre de référence (VS) et la borne de sortie (0T) à allumer ou éteindre en fonction d'un deuxième signal de commande (EN SW1) ; et un deuxième commutateur (SW2), connecté en série entre une première tension (VH) et la borne de sortie (0T) à allumer ou éteindre en fonction d'un troisième signal de commande (EN_SW2), dans lequel la tension de réglage est égale à la deuxième tension de référence (VDS_REG). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 3, dans lequel le circuit de verrouillage de tension (220, 520, 920) comprend : un circuit de comparaison (521), comprenant un premier comparateur (CMP1) et un second comparateur (CMP2), dans lequel le premier comparateur (CMPI) est configuré pour comparer la tension de grille (GV) à la quatrième tension de référence (Vref4) pour générer un premier résultat de comparaison (CSI), et le second comparateur (CMP2) est configuré pour comparer la différence de tension (VDS) à la troisième tension de référence (VDS_CLP) pour générer un second résultat de comparaison (CS2) ; un circuit de verrouillage (522), couplé entre la borne de commande du transistor de redressement (TDI) et la tension de mise à la terre de référence (VS), dans lequel le circuit de verrouillage (522) comprend un troisième commutateur (SW3), le troisième commutateur (SW3) est allumé ou éteint en fonction d'un quatrième signal de commande 18 [Revendication 5] [Revendication 6] (EN SW3), et le circuit de verrouillage (522) est configure pour fournir le trajet de calage de tension lorsque le troisième commutateur (SW3) est allumé ; et un circuit logique (523), couplé au circuit de comparaison (521) et au circuit de verrouillage (522), et générant le quatrième signal de commande (EN SW3) en fonction du premier résultat de comparaison (CS1), du second résultat de comparaison (CS2) et du troisième signal de commande (EN SW2), dans lequel le circuit logique (523) est configure pour allumer le troisième commutateur (SW3) en fonction du quatrième signal de commande (EN SW3) lorsque la tension de grille (CV) est supérieure à la quatrième tension de référence (Vref4), la différence de tension (VDS) est supérieure à la troisième tension de référence (VDS CLP) et le deuxième commutateur (SW2) est éteint en fonction du troisième signal de commande (EN SW2). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 4, dans lequel le circuit de verrouillage (522) comprend en outre : N diodes (DP), couplées en série les unes avec les autres entre la home de commande du transistor de redressement (TD1) et une première borne du troisième commutateur (SW3), dans lequel N est un nombre entier positif ; et une source de courant (I1), fournissant du courant à une seconde borne du troisième commutateur (SW3). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 5, dans lequel le circuit de verrouillage (522) comprend en outre : un premier transistor (P1), dans lequel une première borne du premier transistor (PI) est couplée à la borne de commande du transistor de redressement (TD1), et une seconde borne du premier transistor (P1) est couplée à la tension de mise à la terre de référence (VS) ; une première résistance (RI), dans laquelle une première borne de la première résistance (RI) est couplée à la borne de commande du transistor de redressement (TD1), et une seconde borne de la première résistance (Ri) est couplée à une première borne des N diodes (DP) et à une borne de commande du premier transistor (PI) ; et un organe de protection de limitation de tension (Z1), dans lequel une première borne de l'organe de protection de limitation de tension (Z1) est couplée à la première borne du premier transistor (P1), et une seconde borne de l'organe de protection de limitation de tension (Z1) est couplée à la borne de commande du premier transistor (PI). 19 [Revendication 7] [Revendication 8] [Revendication 9] [Revendication 10] [Revendication 11] Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 4, dans lequel le circuit logique (523) est configuré en outre pour : exécuter une opération ET sur le premier résultat de la comparaison (CS1), le second résultat de la comparaison (CS2) et un troisième signal de commande inversé (EN SW2), et générer le quatrième signal de commande (EN_SW3) en fonction d'un résultat de l'opération ET pour allumer ou éteindre le troisième commutateur (SW3), et exécuter l'opération ET sur le premier signal de commande (EN OPA) et un quatrième signal de commande inversé (EN_SW3) pour générer un signal de désactivation afin de désactiver l'amplificateur opérationnel (0P1). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 7, dans lequel le circuit logique (523) comprend : une première porte ET (AGI), exécutant l'opération ET sur le premier résultat de la comparaison (CS1), le second résultat de la comparaison (CS2) et le troisième signal de commande inversé (EN SW2) ; un générateur d'onde d'impulsion (IP), configuré pour générer le quatrième signal de commande (EN_SW3) en fonction du résultat de l'opération ET ; et une seconde porte ET (A02), exécutant l'opération ET sur le premier signal de commande (EN_OPA) et le quatrième signal de commande inversé (EN_SW3) pour générer le signal de désactivation. Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 4, dans lequel le quatrième signal de commande (EN_SW3) possède une onde d'impulsion, et le troisième commutateur (SW3) est éteint après la disparition de l'onde d'impulsion, de sorte que le trajet de calage est coupé et que l'amplificateur opérationnel (OP1) est désactivé. Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 3, dans lequel le circuit de commande de grille (210, 510, 910) comprend en outre : un générateur de tension (800), configuré pour générer la première tension (VH), la tension de réglage, la première tension de seuil prédéterminée (VDS_ON), la seconde tension de seuil prédéterminée (VDS_OFF) et la troisième tension de référence (VDS_CLP) en fonction d'une source de puissance de fonctionnement (VHH). Redresseur (200, 500, 900, 1011 à 1032) selon la revendication 10, dans lequel le générateur de tension (800) comprend : un régulateur de tension (810), configuré pour générer une première 20 [Revendication 12] source de puissance (VA) et une seconde source de puissance (VC) de l'amplificateur opérationnel (OP1) et un compteur en fonction de la source de puissance de fonctionnement (VHH) ; et un générateur de tension de référence (820), configure pour générer la première tension dc seuil prédéterminée (VDS ON), la seconde tension de seuil prédéterminée (VDS OFF), la tension de réglage et la troisième tension de référence (VDS CLP) en fonction de la source de puissance de fonctionnement (VHH), dans lequel la quatrième tension de référence (Vref4) est une différence de tension entre la source de puissance de fonctionnement (VHH) et la troisième tension de référence (VDS CLP). Alternateur (1000), comprenant : un rotor (RT) ; un stator (ST), couplé au rotor (RT), et générant une pluralité de tensions d'entrée AC ; et une pluralité de redresseurs (200, 500, 900, 1011 à 1032) selon la revendication 1, dans lequel chacun des redresseurs (200, 500, 900, 1011 à 1032) reçoit une tension d'entrée AC correspondante en tant que la tension d'entrée (VI), et les redresseurs (200, 500, 900, 1011 à 1032) génèrent collectivement la tension redressée (VD).