FR 3091929 A1 20200724 FR 1900530 A 20190122 Description Titre de l'invention : Détermination de la dispersion d'un composant électronique Domaine technique [0001] La présente description concerne de façon générale un procédé de détermination de la dispersion d'une caractéristique de composants électroniques. Technique antérieure [0002] Lors de la fabrication de composants électroniques, des variations dans la valeur de certaines caractéristiques peuvent apparaître. Plus précisément, certaines valeurs de caractéristiques peuvent varier sur l'ensemble des composants. Il peut être utile de déterminer des grandeurs statistiques permettant de caractériser l'imprécision engendrée. Résumé de l'invention 100031 Un mode de réalisation prévoit un dispositif de détermination d'une valeur repré- sentative de la dispersion d'un délai de propagation d'ensembles de composants électroniques, le dispositif comprenant : au moins une structure de test de composants, chaque structure de test comprenant des étages de composants et un circuit logique connectés en anneau, chaque étage comprenant deux ensembles de composants similaires par lesquels peut passer un signal ; et un dispositif de test configuré pour obtenir des valeurs de la au moins une barrette et pour effectuer des opérations sur ces valeurs. [0004] Selon un mode de réalisation, le dispositif comprend une plaquette de puces élec- troniques, chaque puce comprenant au moins une des structures de test. [0005] Selon un mode de réalisation, chaque structure de test comprend quatre bornes de connexion avec le dispositif de test et deux bornes d'alimentation. [0006] Selon un mode de réalisation, chaque étage comprend un comparateur, un circuit mémoire configure pour mémoriser une donnée, et un multiplexeur. [0007] Selon un mode de réalisation, le comparateur est formé à partir des composants des ensembles. [0008] Selon un mode de réalisation, au moins une partie du multiplexeur est formée à partir des composants des ensembles. [0009] Un autre mode de réalisation prévoit un procédé de détermination d'une valeur repré- sentative de la dispersion d'un délai de propagation d'ensembles de composants électroniques comprenant le calcul de la différence entre la somme des délais de propagation les plus grands de chaque couple parmi des couples d'ensembles de composants et la somme des délais de propagation les plus petits dans chaque couple parmi les couples d'ensembles de composants. 2 [0010] Selon un mode de réalisation, le procédé est mis en oeuvre par un dispositif tel que précédemment décrit, chaque couple d'ensembles étant les deux ensembles de composants d'un étage. [0011] Selon un mode de réalisation, la valeur représentative de la dispersion est obtenue par la formule suivante : [Math.1] = xr1 (Y I\ ai bi) [0012] où N est égal au nombre d'étages, et où les valeurs ai et bi sont, pour un couple d'ensembles de composants i, les délais de propagation des ensembles de composants, la valeur ai étant supérieure à la valeur N. [0013] Selon un mode de réalisation, le procédé comprend une étape au cours de laquelle un signal est envoyé dans les étages, le comparateur de chaque étage déterminant le chemin dans lequel le signal se propage le plus vite et mémorise cette information dans le circuit mémoire. 100141 Selon un mode de réalisation, le procédé comprend: la génération d'un signal pé- riodique traversant les étages, le multiplexeur de chaque étage étant confieuré pour laisser passer le signal dans un parmi l'ensemble ayant le délai de propagation le plus élevé et l'ensemble ayant le délai de propagation le plus faible, le signal ayant une première valeur de période d'oscillation après un passage dans tous les étages ; et la génération d'un signal périodique traversant les étages, le multiplexeur de chaque étage étant configuré pour laisser passer le signal dans l'autre parmi l'ensemble ayant le délai de propagation le plus élevé et l'ensemble ayant le délai de propagation le plus faible, le signal ayant une deuxième valeur de période d'oscillation après un passage dans tous les étages. 100151 Selon un mode de réalisation, le dispositif de test calcule la valeur représentative de la dispersion du délai de propagation à partir des première et deuxième valeurs. 100161 Selon un mode de réalisation, chaque ensemble de composants fait partie d'un seul couple d'ensembles. 10017] Selon un mode de réalisation, une partie des opérations de calcul de la valeur repré- sentative de la dispersion est effectuée par les composants. 10018] Selon un mode de réalisation, la valeur représentative de la dispersion est obtenue par la formule suivante : [Math.2] D = b -) [0019] où N est égal au nombre de couple d'ensembles de composants, et où les valeurs ai et bi sont, pour un couple d'ensembles de composants i, les délais de propagation des 3 ensembles de composants, la valeur ai étant supérieure à la valeur bi. Brève description des dessins [0020] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0021] [fig.11 la figure 1 représente un mode de réalisation d'une plaquette de puces électroniques ; [0022] [fig.21 la figure 2 illustre un mode de réalisation d'un dispositif de détermination de la dispersion ; [0023] [fig.3] la figure 3 illustre de manière plus détaillée une partie du dispositif de la figure 2 ; [0024] [fig.4] la figure 4 illustre un mode de réalisation d'un procédé de détermination de la dispersion pouvant être appliqué au dispositif de la figure 2 ; [0025] [fig.51 la figure 5 illustre un signal de commande et des signaux de sortie d'éléments du dispositif de la figure 2, en fonction du temps, lors d'une étape du procédé de la figure 4 ; et [0026] [fig.6] la figure 6 illustre de manière plus détaillée une partie du dispositif de la figure 3. Description des modes de réalisation 100271 De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. 100281 Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les applications des puces et des composants situés sur les puces ne sont pas décrites. 100291 Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments. 100301 Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. [0031] Sauf précision contraire, les expressions "environ", "approximativement", "sen- siblement", et "de l'ordre de" signifient à 10% près, de préférence à 5 % près. [0032] La figure 1 représente un mode de réalisation d'une plaquette 100 de puces élec- troniques 102. Les puces électroniques comprennent des composants électroniques, par exemple des transistors. [0033] Lors de la fabrication de la plaquette, et donc des puces, une variation de certaines caractéristiques peut apparaître. Par exemple, certaines caractéristiques peuvent avoir une valeur différente dans la périphérie de la plaquette et au centre de la plaquette. On peut donc vouloir quantifier cette variation, par exemple en calculant des grandeurs statistiques représentatives de la variation. [0034] Il est par exemple possible de mesurer une caractéristique d'un ou plusieurs composants électroniques à plusieurs endroits d'une plaquette et de calculer une moyenne des valeurs de cette caractéristique. Cependant, il peut aussi être utile d'avoir une valeur représentative de la dispersion des valeurs de la caractéristique. La caractéristique est par exemple le délai de propagation. [0035] Des grandeurs représentatives de la dispersion d'une valeur incluent par exemple l'écart type et la différence moyenne de Gini. [0036] L'écart type o est défini par la formule suivante, dans lequel xi est le délai de pro- pagation d'un ensemble de composants, M est le nombre total d'ensembles de composants et mx est la moyenne des valeurs des délais de propagation : [Math.3] o= -T (X1/ M - 11192 / = 1 100371 La différence moyenne de Gini MD est défini par la formule suivante, dans laquelle M est le nombre d'ensembles de composants électroniques considérés et xi est le délai de propagation de l'ensemble i: [Math.4] MD= -kji 1 xi - xi M- /=1 = [0038] De manière à limiter les calculs tout en obtenant une valeur représentative de la dispersion, on prévoit de calculer une valeur D par la formule suivante, dans laquelle M est le nombre d'ensembles de composants électroniques considérés et xi est le délai de propagation de l'ensemble i: [Math.5] 21 X21 1 I [0039] La valeur D correspond à la somme des différences entre des couples de valeurs xi, c'est-à-dire entre les délais de propagation de couples d'ensembles de composants, divisée par le nombre de couples. Chaque ensemble de composants ne fait partie que d'un seul couple d'ensembles. [0040] La valeur D peut aussi être calculée par la formule suivante, dans laquelle M est le nombre d'ensembles de composants, et, pour chaque couple d'ensembles de composants, ai est la valeur la plus élevée des deux délais de propagation des ensembles du couple, et bi est la valeur la plus basse des deux délais de propagation des ensembles du couple : [Math.6] 2 (.z. 2 /2bi\ D= m i=1ar- = 1 ) 100411 Pour chaque couple d'ensembles, la valeur ai est supérieure à la valeur bi. Ainsi, soustraire la valeur bi de la valeur ai génère toujours une valeur positive. Cela permet d'éviter le calcul de la valeur absolue présente dans la formule Math 5. 100421 Chaque puce électronique 102 de la plaquette 100 comprend une ou plusieurs structures de test 104. Chaque structure de test est associée à une partie des composants électroniques élémentaires de la puce. Dans l'exemple de la figure 1, les structures de test sont des barrettes situées dans les chemins de découpes 105 de la plaquette 100. Ils seront donc retirés, ou détruits, lors de la découpe des puces 102. 100431 A titre de variante, les structures de test pourraient être des composants situés à l'intérieur de la puce. Ces composants pourraient alors être présents dans la puce finale, en fin de fabrication. 100441 Chaque structure de test, c'est-à-cire chaque barrette, comprend des composants élec- troniques servant, par exemple uniquement, à tester les composants fabriqués sur la plaquette 100. On considère que le comportement des composants électroniques de la barrette 104 est représentatif du comportement de tous les composants électroniques de la puce 102. [0045] Dans l'exemple de la figure 1, deux barrettes sont représentées dans les chemins de découpe autour d'une des puces 102. Le nombre et les dimensions des structures dc test peuvent cependant varier. [0046] La barrette 104 de la puce 102 comprend, de plus, quatre bornes de connexion 106, une seule borne de connexion étant représentée, permettant la connexion de la barrette à un ou plusieurs éléments externes à la barrette, par exemple externes à la puce. De préférence, la barrette comprend uniquement quatre bornes de connexion. Les bornes de connexion permettent par exemple la connexion de la barrette avec un dispositif de test non représenté. Chaque structure de test 104 comprend de plus deux bornes d'alimentation. 6 [0047] Le dispositif de test non représenté peut fournir, par les bornes de connexion, des signaux de commande à la puce. Le dispositif est, de plus, capable d'obtenir des valeurs fournies par la puce par une borne de connexion. Le dispositif de test est de plus configure pour effectuer des opérations à partir des valeurs obtenues. [0048] La figure 2 illustre schématiquement un mode de réalisation d'un dispositif de déter- mination de la dispersion. Plus précisément, la figure 2 illustre une barrette 104. La barrette 104 est configuree pour pouvoir mettre en oeuvre un procédé de détermination de la dispersion et plus particulièrement pour pouvoir mettre en oeuvre au moins une partie du calcul de la formule Math 6. [0049] La barrette 104 comprend un circuit logique 200 utilisé pour mettre en oeuvre le procédé de détermination de la dispersion. La barrette 104 comprend, de plus, des étages 202 (STAGE 1, STAGE 2, STAGE i, STAGE N) de composants. Dans l'exemple de la figure 2, la barrette 104 comprend N étages, l'étage i représentant ici un étage quelconque entre l'étage STAGE 2 et l'étage STAGE N. [0050] Le circuit logique 200 et les étages STAGE 1 à STAGE N sont reliés de manière à former un anneau. En particulier, une sortie 204 du circuit logique 200 est reliée à une entrée 206 du premier étage, l'étage STAGE 1, et une entrée 206 du circuit logique 200 est reliée à une sortie 204 du dernier étage, l'étage STAGE N. De plus, une sortie 204 de chaque étage entre le premier étage STAGE 1 et l'avant dernier étage STAGE N-1 (non représenté) est reliée à une entrée 206 de l'étage suivant. [0051] La plaquette 100 (figure 1) comprend par exemple entre cinquante et cent puces 102, par exemple quatre-vingt puces. La barrette 104 de chaque puce 102 comprend par exemple entre cinquante et cinq cent étages (N compris entre 50 et 500), par exemple quatre cent (N = 400). [0052] Le circuit logique 200 et chacun des étages 202 reçoit sur une entrée 208 une ou plusieurs données venant du dispositif de test relié aux bornes de connexion 106 (figure 1). Les entrées 208 des étages 202 sont par exemple reliées de manière à recevoir les mêmes données. [0053] La figure 3 illustre de manière plus détaillée et sous forme de blocs une partie du dispositif de la figure 2. En particulier, la figure 3 représente de manière plus détaillée un étage 202 quelconque parmi les étages STAGE 1 à STAGE N, ici nommé l'étage STAGE i. [0054] L'étage 202 comprend un premier chemin 300 (PATH I) et un deuxième chemin 302 (PATH2). Chacun des premier et deuxième chemins comprend des composants électroniques, par exemple des portes logiques formées par des transistors. Les premier et deuxième chemins sont similaires, c'est-à-dire qu'ils comprennent les mêmes composants électroniques reliés de la même manière. Cependant, les premier et deuxième chemins peuvent avoir des caractéristiques différentes, causées par exemple 7 par le procédé de fabrication. En particulier, les premier et deuxième chemins en-trament un retard différent lorsqu'un signal traverse l'étage STAGE i. [0055] Une entrée de chacun des premier et deuxième chemins est reliée, de préférence connectée, à l'entrée 206 de l'étage STAGE i. Une sortie de chacun des premier et deuxième chemins est reliée, de préférence connectée, à une entrée d'un multiplexeur 304 (MUX). Une sortie du multiplexeur est reliée, de préférence connectée, à la sortie 204 de l'étage STAGE i. [0056] L'étage 202 comprend un comparateur 306 (COMPARATOR), par exemple relié, de préférence connecté, aux sorties des premier et deuxième chemins. Le comparateur 306 est configure pour déterminer lequel des chemins cause le plus de retard à un signal traversant l'étage, comme cela sera décrit plus en détail en relation avec la figure 4. [0057] L'étage 202 comprend de plus un circuit mémoire 308 (LATCH) pouvant stocker une donnée. Le circuit mémoire 308 est apte à stocker une donnée indiquant quel chemin est le plus lent, c'est-à-dire quel chemin cause le plus de retard lors de la transmission d'un signal. [0058] L'étage 202 comprend de plus un circuit 310 (XOR) relié au circuit 308. Une sortie du circuit 310 est connectée à l'entrée de sélection du multiplexeur 304. Le circuit 310 est par exemple une porte logique, par exemple une porte OU exclusif. Le circuit 310 permet de déterminer quel signal d'entrée du multiplexeur 304 doit être transmis, à partir de la donnée contenue dans le circuit 308 et d'une donnée SELPATH fournie par l'intermédiaire de l'entrée 208, par exemple par le dispositif de test non représenté ou par le circuit logique 200 (figure 2). [0059] La figure 4 illustre un mode de réalisation d'un procédé de détermination de la dispersion pouvant être appliqué au dispositif de la figure 2. Plus précisément, le procédé décrit peut être effectué séquentiellement sur toutes les barrettes des puces 102 de la plaquette 100. [0060] Au cours d'une étape 400 (START), un dispositif de test est relié aux bornes de connexion 106 (figure 1). [0061] Au cours d'une étape 402 (SORT), un signal d'activation de comparaison est fourni par le dispositif de test à la structure de test, par l'intermédiaire d'une première borne 106 (figure 1), par exemple au comparateur 306 (figure 3) de chaque étage. Ce signal d'activation de comparaison permet d'activer le comparateur. [0062] Au cours d'une étape 404 (FRONT), un signal comprenant par exemple un front unique, par exemple un front montant, est envoyé à partir du circuit 200 (figure 2) dans les étages 202. Le signal est par exemple généré par le circuit 200 lorsque tous les comparateurs ont été activés. Le front montant traverse les différents étages 202 les uns après les autres, en commençant par l'étage STAGE 1 et en finissant par l'étage 8 STAGE N. Pour chaque étage, le signal comprenant le front montant passe par les premier et deuxième chemins 300 et 302. [0063] Au cours d'une étape 406 (COMPARE), le comparateur 306, ayant par exemple reçu le signal SORT, compare les signaux sortant des premier et deuxième chemins et détermine lequel arrive le premier. Ainsi, le comparateur détermine quel chemin génère le retard de propagation le plus élevé. Cette information est stockée dans le circuit 308 (LATCH). Le circuit 308 stocke par exemple une donnée binaire, par exemple une unique donnée binaire. Par exemple, la valeur de cette donnée binaire vaut une valeur haute (par exemple 1) lorsque le front est détecté en premier sur le chemin 300 et vaut une valeur basse (par exemple 0) lorsque le front est détecté en premier sur le chemin 302. [0064] Au cours d'une étape 408 (SELECT PATH), un signal SELPATH, par exemple un signal binaire, est fourni à la structure de test, par exemple par le dispositif de test par l'intermédiaire d'une deuxième home 106. Le signal est transmis à chaque étage 202, par exemple au circuit 310 de chaque étage. [0065] On considère dans cet exemple que le circuit 310 de chaque étage configure le mul- tiplexeur 304 pour laisser passer le chemin cntrainant le délai de propagation le plus important, en fonction du signal SELPATH (qui est alors par exemple égal à 0) et de la donnée contenue dans le circuit 308. Alternativement, le circuit 310 de chaque étage pourrait configurer lors de l'étape 408 le multiplexeur 304 pour laisser passer le chemin entrainant le délai de propagation le moins important. [0066] Au cours d'une étape 410 (START OSCILLATION), un signal START OSCILLATION, par exemple un front montant, est transmis au circuit 200, par exemple par l'intermédiaire d'une troisième borne 106. Ce signal entraine la génération d'une impulsion par le circuit 200. Cette impulsion est ensuite fournie en entrée de l'étage STAGE 1 et traverse tous les étages avant de revenir au circuit 200, qui génère une nouvelle impulsion, par exemple similaire à l'impulsion précédente. Un signal oscillant est ainsi créé. [0067] La figure 5 illustre le signal START OSCILLATION, la sortie OUT200 du circuit 200 et les sorties OUT1, OUT2, OUT3 et OUTN des étages STAGE 1, STAGE 2, STAGE 3 et STAGE N, en fonction du temps, lors de l'étape 410. [0068] A un instant tl, le signal START OSCILLATION prend une valeur haute (front montant). Le circuit 200 envoie en sortie un signal comprenant un motif, par exemple carré, ou en créneaux. Ce signal traverse ensuite tous les étages 202 et le circuit 200 de manière à former un signal périodique de période d'oscillation Tl. [0069] Le signal comprenant un motif arrête de traverser le circuit 200, et arrête donc son oscillation, lorsque le signal START OSCILLATION reprend une valeur basse (instant t2). 9 [0070] La durée 510 entre le front montant du motif de la sortie OUTN et le front montant du motif suivant de la sortie OUT200 correspond au délai de propagation T200 causé par le circuit 200. De même, la durée entre le front montant d'un motif de la sortie d'un premier étage 202 et le front montant du motif de la sortie d'un deuxième étage, suivant le premier étage, correspond au délai de propagation causé par le deuxième étage. Ainsi, la période d'oscillation Tl correspond à la somme des délais de propagation causés par le circuit 200 et les étages 202. [0071] Au cours d'une étape 412 (OBTAIN DELAY) de la figure 4, le dispositif de test récupère, par l'intermédiaire d'une quatrième borne 106, le signal ayant traversé tous les étages et étant revenu au circuit 200. Le dispositif de test récupère donc une première valeur Tl, correspondant à la période d'oscillation du signal, obtenue par la formule suivante : [Math.7] Tl- T200+ TSMi) 100721 Dans la formule Math 7, la valeur T200 est égale au délai de propagation causé par le circuit 200. Pour un étage i, la valeur TSi est égale à la valeur du délai de propagation le plus important parmi les délais de propagation causés par des chemins 300 et 302, et la valeur TSMi est égale à la valeur du délai de propagation causé par le multiplexeur 304 en passant par Ventrée connectée au chemin 300 ou 302 considéré. 100731 Des étapes 414 (SELECTION OTHER PATH), 416 (START OSCILLATION) et 418 (OBTAIN DELAY) sont ensuite mises en oeuvre. Les étapes 414,416 et 418 correspondent respectivement aux étapes 408, 410 et 412 dans le cas où le multiplexeur de chaque étage est configuré pour transmettre le signal de l'autre chemin, ici le chemin entrainant le délai de propagation le moins élevé. Ainsi, le dispositif de test reçoit une deuxième valeur T2 obtenue par la formule suivante : Math.81 T2= T200 + t (TH + TFMi) [0074] Dans la formule Math 8, la valeur T200 est égale au délai de propagation causé par le circuit 200. Cette valeur T200 est égale à la valeur T200 de la formule Math 7. Pour un étage i, la valeur TFi est égale à la valeur du délai de propagation le plus faible parmi les délais de propagation causés par les chemins 300 et 302 et la valeur TEMi est égale à la valeur du délai de propagation causé par le multiplexeur 304 en passant par l'entrée connectée au chemin 300 ou 302 considéré. [0075] Au cours d'une étape 420, le dispositif de test soustrait le délai de propagation obtenu pour les chemins entrainant les délais de propagation les moins élevés au délai de propagation obtenu pour les chemins entrainant les délais de propagation les plus élevés. Le dispositif de test peut aussi diviser la valeur obtenue par la soustraction par le nombre de couples d'ensembles de composants N. Les opérations effectuées par le dispositif de test correspondent à la formule suivante : [Math.9] D = - 12) = T 2 0 + 7= ( TS - ISM/)) - ( /200 + ( Tri + TFMO ) [0076] Cette formule peut aussi être écrite de la manière suivante : [Math.10] D -AT (17 - _(TSi -TFi)) + ( TS14) TTMli) ) = [0077] La première somme correspond à la formule Math 6. La deuxième somme est considérée nulle par approximation, le multiplexeur étant configure pour que les deux entrées génèrent sensiblement le même délai de propagation. [0078] Le dispositif de test obtient donc la valeur D représentative de la dispersion. A titre de variante, le dispositif de test peut ne pas effectuer la division par N. [0079] A l'exception de la soustraction et, éventuellement de la division, l'ensemble des calculs est effectué dans les étages eux-mêmes lors du passage du signal périodique. En effet, la liaison en série des étages entraine le calcul de la somme des délais de propagation. [0080] Un avantage des modes de réalisation décrits est qu'ils ne comprennent que deux mesures de valeurs pour chaque structure de test, et uniquement la présence de quatre bornes de connexion par structure de test. On aurait pu calculer l'écart type. Cependant, le calcul de l'écart type requiert le calcul d'un carré et d'une racine carrée, qui sont difficile à implémenter. Le calcul aurait donc dû être effectué de manière numérique. Chaque valeur xi aurait donc dû être mesurée puis transmise au dispositif de test pour que le dispositif de test fasse les calculs de manière numérique. Cela impliquerait la présence de bornes de connexion pour chaque ensemble de composants, ce qui couterait du temps et de la suiface de substrat pour la mesure de chaque valeur. [0081] De la même manière, le calcul de la différence moyenne de Gini impliquerait la mise de chaque valeur de délai de propagation pour pouvoir obtenir la valeur absolue de la différence entre les valeurs des délais de propagation de chaque couple d'ensembles de composants. [0082] La figure 6 illustre de manière plus détaillée une partie du dispositif de la figure 3. Plus précisément, la figure 6 illustre un exemple d'implémentation, pour un étage, du circuit formé par les chemins 300 et 302, le comparateur 306 et le multiplexeur 304. [0083] Le circuit comprend deux branches parallèles connectées entre elles à l'entrée 206 et à la sortie 204. [0084] Chacune des branches comprend ici des portes logiques, par exemple des portes NON ET. Chaque branche comprend une première porte 500, dont une entrée est 11 connectée à l'entrée 206 et dont une sortie est connectée à une entrée d'une deuxième porte 502. Une troisième porte 504 est connectée, par une entrée, à une sortie de la deuxième porte 502 et, par une sortie, à une entrée d'une quatrième porte 506. Une sortie de la quatrième porte 506 est connectée à la sortie 204. Une autre entrée de la porte 504 est connectée à une autre entrée de la porte 506 et à une autre entrée de la porte 500 de l'autre branche. [0085] Dans cet exemple, les portes 504 des deux branches constituent le comparateur 306 et les portes 500 et 506 des deux branches constituent le multiplexeur. Pour chaque branche, les portes 500, 502 et 504 constituent le chemin 300 ou 302. [0086] De préférence, dans le cas où les portes logiques sont des portes NON ET, chaque branche comprend un nombre pair de portes logiques. Ainsi, le signal de sortie est le même signal que celui fourni en entrée, et non un signal inversé. [0087] Une autre solution aurait été d'ajouter des comparateurs et des multiplexeurs formés par des composants, par exemple des portes logiques, ne faisant pas partie des chemins 300 et 302. Cependant, de tels composants auraient ajouté des délais de propagation et des risques d'erreurs. De plus, il aurait alors fallu fabriquer plus de composants, ce qui aurait été plus cher et aurait pris plus d'espace dans la structure. [0088] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaitront à l'homme de l'art. [0089] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes déctits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. 12 [Revendication 1]