FR 3091116 A1 20200626 FR 1873375 A 20181219 Description Titre de l'invention : Procédé et architecture de lecture de capteur d'images Domaine technique [0001] La présente invention concerne le domaine des capteurs d'images et en particulier un circuit de lecture pour une matrice de pixels d'un capteur d'images. Technique antérieure [0002] Les capteurs d' images CMOS se basent sur des matrices de pixels comprenant chacun une photodiode qui collecte une charge pendant une période d'intégration et stocke la charge au niveau d'un noeud de lecture. La tension au noeud de lecture peut alors être lue au moyen d'un circuit de lecture, généralement positionné au bas des colonnes de la matrice de pixels. La dynamique et le gain de conversion du pixel sont partiellement déterminés par la taille de la capacité présente au noeud de lecture. En effet, le pixel sature lorsque la quantité de charge collectée pendant la période d'intégration dépasse la capacité de stockage de charge du noeud de lecture. [0003] Pour améliorer les performances des capteurs d'images en basse luminosité, on peut augmenter le gain de conversion de chaque pixel. Ceci peut par exemple être réalisé en réduisant la capacité au niveau du noeud de lecture de chaque pixel. Toutefois, ceci a pour conséquence immédiate une plus faible charge maximale, et donc un plus faible rapport signal sur bruit (SNR). [0004] On a également proposé des pixels présentant deux gains de conversion différents, un gain élevé pour les conditions de faible luminosité et un gain faible pour disposer des meilleurs rapports signal sur bruit dans les tons moyens. Il y a cependant toujours un compromis à effectuer entre la capture d'une image de rapport signal sur bruit élevé et la capture d'une image de bonnes performances lumineuses. [0005] Il existe donc dans la technique le besoin d'une nouvelle architecture permettant la capture d'images présentant à la fois un rapport signal sur bruit relativement élevé et de relativement bonnes performances lumineuses. Résumé de l'invention [0006] Un objet de modes de réalisation de la présente description est de répondre au moins partiellement à un ou plusieurs problèmes de fart antérieur. [0007] Selon un aspect, la présente invention prévoit un circuit de lecture d'une matrice de pixels, comprenant : un premier convertisseur analogique-numérique relié à une première ligne de colonne de la matrice de pixels et configuré pour convertir un niveau de tension de référence et un niveau de tension capturé d'un premier pixel à partir d'un premier gain de conversion du premier pixel; et un second convertisseur analogique- 2 numérique relié à la première ligne de colonne de la matrice de pixels et configuré pour convertir un niveau de tension de référence et un niveau de tension capturé du premier pixel à partir d'un second gain de conversion du premier pixel, les premier et second gains de conversion étant différents l'un de l'autre. [0008] Selon un mode de réalisation, le premier convertisseur analogique-numérique est relié au premier pixel par l'intermédiaire d'un multiplexeur et d'une première ligne de colonne et le second convertisseur analogique-numérique est relié au premier pixel par l'intermédiaire dudit multiplexeur et de la première ligne de colonne. [0009] Selon un mode de réalisation, les premier et second convertisseurs analogique- numérique sont des convertisseurs à rampe, le circuit de lecture comprenant en outre un circuit de commande configure pour délivrer un premier signal de rampe au premier convertisseur analogique-numérique et un second signal de rampe au second convertisseur analogique-numérique. [0010] Selon un mode de réalisation, le signal de commande est par ailleurs configuré pour fournir un signal d'autozéro au premier convertisseur analogique-numérique et un second signal d'autozéro au second convertisseur analogique-numérique. [0011] Selon un mode de réalisation, le circuit de lecture est configuré pour convertir à la fois le niveau de tension de référence et le niveau de tension capturé du premier pixel à partir du second gain de conversion entre la conversion du niveau de tension de référence du premier pixel à partir du premier gain de conversion et la conversion du niveau de tension capturé du premier pixel à partir du premier gain de conversion. [0012] Selon un mode de réalisation, au moins l'un du premier et du second convertisseurs analogique-numérique comprend des premier et second compteurs. [0013] Selon un autre aspect, la présente invention prévoit un capteur d'images comprenant : une matrice de pixels comprenant ledit premier pixel ; et le circuit de lecture ci-dessus. [0014] Selon un mode de réalisation, le premier pixel est configuré pour transférer la charge accumulée vers un premier noeud présentant une première capacité pour fournir ledit premier gain de conversion et pour transférer ladite charge accumulée à un deuxième noeud ou à la fois au premier et au deuxième noeuds pour fournir le second gain de conversion. [0015] Selon un mode de réalisation, le premier pixel comprend un premier noeud de lecture relié à une première photodiode par l'intermédiaire d'une première grille de transfert et un noeud de stockage supplémentaire relié au premier noeud de lecture par un premier transistor. [0016] Selon un mode de réalisation, le premier pixel est adapté à produire un premier niveau de tension capturé résultant d'une première durée d'exposition de la première photodiode et à produire un second niveau de tension capturé résultant d'une seconde 3 durée d'exposition de la première photodiode. [0017] Selon un mode de réalisation, le premier pixel comprend un deuxième noeud de lecture relié à la première photodiode par l'intermédiaire d'une seconde grille de transfert, dans lequel les première et seconde grilles de transfert sont commandées par des signaux impulsionnels pour transférer la charge depuis la première photodiode pendant plusieurs périodes de transfert. [0018] Selon un mode de réalisation, le premier pixel comprend en outre une seconde photodiode de dimensions différentes de celles de la première photodiode. [0019] Selon un autre aspect, la présente invention prévoit un procédé de lecture d'une matrice de pixels comprenant : la conversion, par un premier convertisseur analogique-numérique relié à une première ligne de colonne de la matrice de pixels, d'un niveau de tension de référence et d'un niveau de tension capturé d'un premier pixel à partir d'un premier gain de conversion du premier pixel; et la conversion, par un second convertisseur analogique-numérique relié à la première ligne de colonne de la matrice de pixels, d'un niveau de tension de référence et d'un niveau de tension capturé du premier pixel à partir d'un second gain de conversion du premier pixel, les premier et second gains de conversion étant différents l'un de l'autre. [0020] Selon un mode de réalisation, les premier et second convertisseurs analogique- numérique sont des convertisseurs à rampe, le procédé comprenant en outre la fourniture, par un circuit de commande, d'un premier signal de rampe au premier convertisseur analogique-numérique et d'un second signal de rampe au second convertisseur analogique-numérique. [0021] Selon un mode de réalisation, la conversion des niveaux de tension de référence et capturé comprend, successivement : la conversion du niveau de tension de référence du premier pixel à partir du premier gain de conversion ; la conversion du niveau de tension de référence du premier pixel à partir du second gain de conversion ; la conversion du niveau de tension capturé du premier pixel à partir du second gain de conversion ; et la conversion du niveau de tension capturé du premier pixel à partir du premier gain de conversion. [0022] Selon un mode de réalisation, le procédé comprend en outre, alors que le premier convertisseur analogique-numérique effectue les conversions des niveaux de tension de référence et capturé du premier pixel reçus par l'intermédiaire d'une première ligne de colonne, la conversion, par le second convertisseur analogique-numérique à partir du second gain de conversion, d'un niveau de tension de référence supplémentaire et d'un niveau de tension capturé supplémentaire d'un second pixel reçus par l'intermédiaire d'une seconde ligne de colonne. [0023] Selon un mode de réalisation, les premier et second pixels comprennent chacun un premier noeud de stockage présentant une première capacité et un deuxième noeud de stockage présentant une deuxième capacité, dans lequel les niveaux de tension de référence et capturé du premier pixel sont lus sur le premier noeud de stockage du premier pixel et les niveaux de tension de référence et capturé supplémentaires du second pixel sont lus sur le deuxième noeud de stockage du second pixel. [0024] Selon un mode de réalisation, les premier et second pixels comprennent en outre un troisième noeud de stockage présentant une troisième capacité, le procédé comprenant en outre, alors que le second convertisseur analogique-numérique effectue les conversions des niveaux de tension de référence et capturé du premier pixel reçus par l'intermédiaire d'une première ligne dc colonne, la conversion, par le premier convertisseur analogique-numérique à partir du premier gain de conversion, d'un niveau de tension de référence supplémentaire et d'un niveau de tension capturé supplémentaire du second pixel reçus par l'intermédiaire d'une seconde ligne de colonne et lus sur le troisième noeud de stockage du second pixel. [0025] Selon un autre aspect, la présente invention prévoit un circuit de lecture d'une matrice de pixels comprenant un convertisseur analogique-numérique, comprenant : un premier condensateur relié à une première ligne de colonne de la matrice dc pixels par l'intermédiaire d'un premier interrupteur et configuré pour stocker un niveau de tension de référence d'un premier pixel à partir d'un premier gain de conversion du premier pixel ; et un deuxième condensateur relié à la première ligne de colonne de la matrice de pixels par l'intermédiaire d'un deuxième interrupteur et configuré pour stocker un niveau de tension de référence du premier pixel à partir d'un second gain de conversion du premier pixel, les premier et second gains de conversion étant différents l'un de l'autre. [0026] Selon un mode de réalisation, les premier et deuxième condensateurs sont reliés l'un à l'autre par un troisième interrupteur. [0027] Selon un mode de réalisation, les premier et deuxième condensateurs sont reliés l'un à l'autre par un troisième interrupteur et un tampon. [0028] Selon un mode de réalisation, le troisième interrupteur est configuré pour relier le deuxième condensateur à la première ligne de colonne pendant une première phase et pour relier le deuxième condensateur au premier condensateur et au tampon pendant une seconde phase. [0029] Selon un mode de réalisation, le circuit de lecture comprend en outre un circuit de commande configuré pour : commander le premier interrupteur de manière à relier le premier condensateur à la première ligne de colonne pour stocker le niveau de tension de référence du premier pixel à partir du premier gain de conversion ; commander le deuxième interrupteur de manière à relier le deuxième condensateur à la première ligne de colonne ; commander le convertisseur analogique-numérique pour convertir, en une première valeur numérique, le niveau de tension de référence du premier pixel à partir du second gain de conversion ; commander le convertisseur analogique-numérique pour convertir, en une deuxième valeur numérique, le niveau de tension capturé du premier pixel à partir du second gain de conversion ; commander le convertisseur analogique-numérique pour convertir, en une troisième valeur numérique, le niveau de tension de référence du premier pixel à partir du premier gain de conversion ; commander le premier interrupteur de manière à relier le premier condensateur à la première ligne dc colonne ; et commander le convertisseur analogique-numérique pour convertir, en une quatrième valeur numérique, le niveau de tension capturé du premier pixel à partir du premier gain dc conversion. [0030] Selon un mode de réalisation, le convertisseur analogique-numérique est un convertisseur à rampe comprenant : un amplificateur différentiel comprenant : une première entrée reliée au deuxième condensateur et à un troisième condensateur recevant un signal de rampe ; et une seconde entrée reliée à une tension de référence. [0031] Selon un mode de réalisation, l'amplificateur différentiel comprend en outre une sortie reliée à la première entrée par l'intermédiaire d'un interrupteur supplémentaire. [0032] Selon un mode de réalisation, le circuit de lecture comprend en outre un circuit de commande configuré pour fournir le signal de rampe au troisième condensateur et un signal d'autozéro à l'interrupteur supplémentaire. [0033] Selon un autre aspect, la présente invention prévoit un capteur d'images comprenant : une matrice dc pixels comprenant ledit premier pixel ; et le circuit de lecture ci-dessus. [0034] Selon un mode de réalisation, le premier pixel est configuré pour transférer la charge accumulée à un premier noeud présentant une première capacité pour fournir ledit premier gain de conversion et pour transférer ladite charge accumulée à un second noeud ou à la fois au premier et au second noeuds pour fournir le second gain de conversion. [0035] Selon un autre aspect, la présente invention prévoit un procédé de lecture d'une matrice de pixels utilisant un circuit de lecture, ce procédé comprenant les étapes consistant à : commander le premier interrupteur d'un convertisseur analogique-numérique du circuit de lecture de manière à relier un premier condensateur à une première ligne de colonne de la matrice de pixels pour stocker un niveau de tension de référence d'un premier pixel à partir d'un premier gain de conversion du premier pixel ; et commander un deuxième interrupteur du convertisseur analogique-numérique de manière à relier un deuxième condensateur à la première ligne de colonne de la matrice de pixels pour stocker un niveau de tension de référence du premier pixel à partir d'un second gain de conversion du premier pixel, les premier et second gains de conversion étant différent l'un de l'autre. [0036] Selon un mode de réalisation, le procédé comprend en outre les étapes consistant à : 6 commander le convertisseur analogique-numérique pour convertir, en une première valeur numérique, le niveau de tension de référence du premier pixel à partir du second gain de conversion ; commander le convertisseur analogique-numérique pour convertir, en une deuxième valeur numérique, le niveau de tension capturé du premier pixel à partir du second gain de conversion ; commander le convertisseur analogique-numérique pour convertir, en une troisième valeur numérique, le niveau de tension de référence du premier pixel à partir du premier gain de conversion ; commander le premier interrupteur de manière à relier le premier condensateur à la première ligne de colonne ; et commander le convertisseur analogique-numérique pour convertir, en une quatrième valeur numérique, le niveau de tension capturé du premier pixel à partir du premier gain de conversion Brève description des dessins [0037] Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0038] [fig.1] la figure 1 illustre schématiquement une partie d'une matrice de pixels et d'un circuit de lecture selon un exemple de réalisation de la présente invention ; [0039] [fig.2] la figure 2 illustre schématiquement un convertisseur analogique-numérique de la figure 1, plus en détail, selon un exemple de réalisation ; [0040] [fig.3] la figure 3 illustre schématiquement des pixels de la matrice de pixels de la figure 1, plus en détail, selon un exemple de réalisation ; [0041] [fig.4] la figure 4 est un chronogramme illustrant un exemple de signaux dans le circuit des figures 1, 2 et 3 selon un exemple de la présente invention ; [0042] [fig.5] la figure 5 illustre schématiquement une partie d'une matrice de pixels et d'un circuit de lecture selon un autre exemple de réalisation de la présente invention ; [0043] [fig.6] la figure 6 illustre schématiquement un pixel de la matrice de pixels de la figure 5 plus en détail selon un exemple de réalisation ; [0044] [fig.7] la figure 7 est un chronogramme illustrant un exemple de signaux dans le pixel de la figure 6 pendant une phase d'intégration selon un exemple de réalisation ; [0045] [fig.8] la figure 8 est un chronogramme illustrant un exemple de signaux dans le circuit des figures 5 et 6 pendant une phase de lecture selon un exemple de réalisation ; [0046] [fig.9] la figure 9 est un chronogramme illustrant un exemple de signaux dans le circuit de la figure 3 selon un exemple de réalisation ; [0047] [fig.10] la figure 10 illustre schématiquement un pixel de la matrice de pixels de la figure 5 plus en détail selon un autre exemple de réalisation ; [0048] [fig.11] la figure 11 illustre schématiquement une partie d'une matrice de pixels et d'un circuit de lecture selon un encore autre exemple de réalisation de la présente 7 invention ; [0049] [fig.12] la figure 12 illustre schématiquement un convertisseur analogique-numérique de la figure 11 plus en détail selon un exemple de réalisation ; [0050] [fig.13] la figure 13 est un chronogramme illustrant un exemple de signaux dans le circuit des figures 11 et 12 selon un exemple de réalisation ; [0051] [fig.14] la figure 14 est un graphique représentant les signaux de lecture d'un pixel d'une matrice de pixels en fonction de la luminosité ; [0052] [fig.15] la figure 15 est un graphique illustrant un exemple du rapport signal sur bruit SNR en fonction de la luminosité pour un circuit de lecture standard ; et [0053] [fig.16] la figure 16 est un graphique illustrant un autre exemple du rapport signal sur bruit SNR en fonction de la luminosité pour le circuit de lecture de la présente invention. Description des modes de réalisation [0054] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. [0055] Dans la description qui suit, sauf indication contraire, lorsque l'on se réfère à des qualificatifs de position absolue tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc. ou à des qualificatifs de position relative tels que les termes "au-dessus", "au-dessous", "supérieur", "inférieur", etc. ou à des qualificatifs d'orientation tels qu'"horizontal", "vertical", etc., on se réfère à l'orientation représentée dans les figures, ou à un dispositif de capture d'images tel qu'orienté en utilisation normale. [0056] Sauf précision contraire, les expressions "environ", "approximativement", "sen- siblement" et "de l'ordre de" signifient à 10% près, de préférence à 5% près. [0057] Dans la présente description, on utilise le ternie "connecté" pour désigner une connexion électrique directe entre éléments de circuit, tandis que Von utilise le terme "relié" ou "couplé" pour désigner une connexion électrique entre éléments de circuit qui peut être directe ou s'effectuer par l'intermédiaire d'un ou plusieurs éléments tels que des résistances, des condensateurs, des transistors ou des tampons. Sauf indication contraire, quand on utilise le terme "relié" ou "couplé", la connexion peut être mise en oeuvre par une connexion indirecte ou directe. [0058] La figure 1 illustre schématiquement une partie d'une matrice de pixels 102 et une partie d'un circuit de lecture 104 d'un dispositif de capture d'images selon un exemple de réalisation. Le dispositif de capture d'images fait par exemple partie d'un dispositif électronique tel qu'un téléphone mobile ou un téléphone intelligent, un appareil photo numérique, un ordinateur portable, une webcam, etc. 8 [0059] La figure 1 représente les pixels PTXI et PIX2 d'une colonne COLI et les pixels PIX1' et PIX2' d'une autre colonne COL2 de la matrice de pixels 102. Bien entendu, en pratique, la matrice de pixels 102 peut comprendre des centaines ou des milliers de rangées et de colonnes de pixels. Le circuit de lecture 104 comprend, associée à chaque colonne de pixels de la matrice de pixels 102, un couple de convertisseurs analogique-numérique (ADC1, ADC2) 106, 108. [0060] A l'exemple de la figure 1, chaque colonne COLT, COL2 comprend un couple de lignes de colonne VX1, VX2, et des pixels alternés de chaque colonne COLT, COL2 sont reliés à la ligne de colonne VXI, les autres pixels de chaque colonne COLI, COL2 étant reliés à la ligne de colonne VX2. Les lignes de colonne VXI et VX2 sont couplées aux entrées des convertisseurs analogique-numérique 106 et 108 par l'intermédiaire d'un multiplexeur 110 de chaque colonne, permettant à chaque ligne de colonne VX1, VX2 d'être reliée à l'un ou l'autre des convertisseurs analogique-numérique 106, 108. Toutefois, dans des variantes de réalisation, on omet le multiplexeur 110 et la ligne de colonne VX1 de chaque colonne est reliée à chacun des pixels de la colonne et à l'entrée du convertisseur analogique-numérique 106, et la ligne de colonne VX2 de chaque colonne est reliée à chacun des pixels de la colonne et à l'entrée du convertisseur analogique-numérique 108. [0061] Chaque convertisseur analogique-numérique 106, 108 comprend par exemple un convertisseur à rampe comprenant un comparateur 114 et un compteur (COUNTER) 116. Une entrée du comparateur 114 de chaque convertisseur analogique-numérique 106, 108 est reliée à l'une des lignes de colonne VX1, VX2 par l'intermédiaire du multiplexeur 110 et l'autre entrée du comparateur 114 de chaque convertisseur analogique-numérique 106, 108 reçoit un signal de rampe correspondant RAMP_ADC1, RAMP_ADC2. En outre, le comparateur 114 de chaque convertisseur analogique-numérique 106, 108 reçoit un signal d' autozéro correspondant AZ_ADCI, AZ_ADC2. Les signaux de rampe RAMP_ADC1, RAMP_ADC2 et les signaux d' autozéro AZ_ADCI, AZ_ADC2 sont par exemple produits par un circuit de commande (CTRL) 118. [0062] La figure 2 représente schématiquement le convertisseur analogique-numérique 106 de la figure 1 plus en détail selon un example de réalisation. Le convertisseur analogique-numérique 108 est par exemple réalisé par un circuit semblable. [0063] La ligne de colonne VX1 ou VX2, qui est reliée par l'intermédiaire du multiplexeur 110 à l'entrée du convertisseur analogique-numérique 106, est par exemple reliée, par l'intermédiaire d'un condensateur d'entrée 120, à une entrée négative d'un amplificateur différentiel 122, qui est par exemple un amplificateur opérationnel. La sortie de l'amplificateur 122 est reliée par l'intermédiaire d'une ligne de rétroaction à l'entrée négative de l'amplificateur 122, la ligne de rétroaction comprenant un interrupteur 124 9 commandé par le signal d'autozéro AZ ADC1. L'entrée négative de l'amplificateur 122 est également reliée par l'intermédiaire d'un condensateur 126 à l'entrée du convertisseur analogique-numérique 106 recevant le signal de rampe RAMP ADC1. L'entrée positive de l'amplificateur 122 est reliée à un niveau de référence VREF, qui est par exemple un potentiel de masse du circuit. La sortie de l'amplificateur 122 est reliée par l'intermédiaire d'un inverseur 128 à une entrée de validation EN du compteur (CNTR) 116, qui est cadencée par un signal d'horloge CLK, et fournit une valeur de sortie OUT correspondant à la sortie numérique du circuit de lecture. [0064] La figure 3 illustre schématiquement un exemple des circuits constituant les pixels PIX1, PIX2 de la figure 1. [0065] Le pixel PIX1 comprend par exemple une photodiode pincée PPD1 dont l'anode est reliée à la masse et dont la cathode est reliée, par l'intermédiaire d'une grille de transfert 132, à un noeud de lecture SN1. Le noeud de lecture SNI a sa capacité représentée par un condensateur FD1 relié entre le noeud de lecture SN1 et la masse. Cette capacité est par exemple le résultat de capacités parasites des transistors environnants et peut également être mise en oeuvre par un ou plusieurs condensateurs. Le noeud de lecture SNI est également relié à un noeud de stockage supplémentaire STN1 par l'intermédiaire d'un transistor 134. Le noeud de stockage supplémentaire STNI a sa capacité représentée par un condensateur Cl couplé entre le noeud STN1 et la masse. Cette capacité est par exemple supérieure à la capacité au niveau du noeud de lecture SN1 et est par exemple au moins partiellement mise en oeuvre par un condensateur. Le noeud de stockage supplémentaire STNI est également relié à un rail de tension de réinitialisation VRESET1 par l'intermédiaire d'un transistor supplémentaire 136. Le noeud de lecture SNI est par ailleurs relié à la grille d'un transistor à source suiveuse SFI dont l'un des noeuds de conduction principaux est relié à un rail de tension d'alimentation VDD et dont l'autre des noeuds de conduction principaux est relié à la ligne de colonne VXI par l'intermédiaire d'un transistor de lecture 138. La grille de transfert 132 est commandée par un signal TG1 et les transistors 134, 136 et 138 sont respectivement commandés par les signaux SWRSTI, RESETI et READI. Le gain de conversion appliqué par le pixel est par exemple une fonction de la capacité utilisée pour stocker la valeur de pixel et à partir de laquelle elle est délivrée sur la ligne de colonne. Ainsi, dans le pixel PIX1, la capacité du noeud de lecture SNI et la capacité combinée du noeud de stockage STN1 et du noeud de lecture SNI fournissent deux gains de conversion différents. [0066] De même, le pixel PIX2 comprend par exemple une photodiode pincée PPD2 dont l'anode est reliée à la masse et dont la cathode est reliée, par l'intermédiaire d'une grille de transfert 132', à un noeud de lecture SN2. Le noeud de lecture SN2 a sa capacité représentée par un condensateur FD2 relié entre le noeud de lecture SN2 et la niasse. Cette capacité est par exemple le résultat de capacités parasites des transistors environnants et peut également être mise en oeuvre par un ou plusieurs condensateurs. Le noeud de lecture SN2 est également relié à un noeud de stockage supplémentaire STN2 par l'intermédiaire d'un transistor 134'. Le noeud de stockage supplémentaire STN2 a sa capacité représentée par un condensateur C2 relié entre le noeud de lecture STN2 et la niasse. Cette capacité est par exemple supérieure à la capacité au niveau du noeud de lecture SN2 et est par exemple au moins partiellement mise en oeuvre par un condensateur. Le noeud de stockage supplémentaire STN2 est également relié à un rail de tension de réinitialisation VRESET2 par l'intermédiaire d'un transistor supplémentaire 136'. Le noeud de lecture SN2 est également relié à la grille d'un transistor à source suiveuse SF2 dont l'un des noeuds de conduction principaux est relié à un rail de tension d'alimentation VDD et dont l'autre des noeuds de conduction principaux est relié à la ligne de colonne VX2 par l'intermédiaire d'un transistor de lecture 138'. La grille de transfert 132' est commandée par un signal TG2 et les transistors 134', 136' et 138' sont respectivement commandés par les signaux SWRST2, RESET2 et READ2. [0067] On va à présent décrire plus en détail le fonctionnement des circuits 1 des figures 1, 2 et 3 en référence à la figure 4. [0068] La figure 4 est un chronogramme illustrant des exemples des signaux READ1, RESET1, SWRST1, TG1, AZ ADC1, AZ ADC2, RAMP ADC1 et RAMP ADC2, pendant la lecture du pixel PIX1 de la figure 3. On suppose dans cc chronogramme que les multiplexeurs 110 sont commandés de manière à connecter la ligne de colonne VX I aux deux convertisseurs analogique-numérique 106, 108 de chaque colonne. [0069] Initialement, le signal SWRST I est par exemple activé, de manière à ce que le noeud de stockage supplémentaire STN1 soit relié au noeud de lecture SNI. Le signal de réinitialisation RESET1 est également activé de manière à ce que le noeud de stockage supplémentaire STN1 soit relié au rail de tension de réinitialisation VRESET1. [0070] A un instant tO, le signal READ1 est activé pour commencer l'opération de lecture en reliant le pixel PIX1 à la ligne de colonne VX1. [0071] A l'instant tl, le signal RESETI est porté à l'état bas pour isoler le noeud de stockage supplémentaire STN1 du rail de tension de réinitialisation VRESET1. [0072] A un instant t2, le signal AZ_ADC1 est activé, réinitialisant la tension à la sortie de l'amplificateur 122 du convertisseur analogique-numérique 106 à la tension de référence VREF. [0073] A un instant t3, on applique une rampe au signal de rampe RAMP_ADC1, de manière à ce que le niveau de référence au niveau du noeud de source SNI et du noeud de stockage supplémentaire STN1 soit converti en une valeur de comptage numérique. [0074] A un instant t4, le signal SWRSTI est porté à l'état bas, isolant le noeud de stockage supplémentaire STN1 du noeud de lecture SNI. 11 [0075] A un instant t5, le signal AZ ADC2 est activé, réinitialisant la sortie de l'amplificateur 122 de l'amplificateur analogique-numérique 108 à la tension de référence VREF. [0076] A un instant t6, on applique une rampe au signal de rampe RAMP ADC2, de manière à ce que le niveau de référence au niveau du noeud de source SNI soit converti en une valeur de comptage numérique. [0077] A un instant t7, le signal TG1 est activé pour transférer la charge accumulée par la photodiode PPDI au noeud de lecture SN1. [0078] A un instant t8, on applique une rampe au signal de rampe RAMP ADC2, de manière que le niveau de tension au niveau du noeud de lecture SNI soit converti en une valeur de comptage numérique. Cc niveau de tension correspond à la tension résultant de la charge capturée pendant la période d'intégration et transférée de la photodiode au noeud de lecture et sera appelé ici "niveau de tension capturé". [0079] A un instant t9, le signal SWRSTI est activé, reliant le noeud de stockage supplé- mentaire STNI au noeud de lecture SN1. [0080] A un instant t10, le signal TG1 est activé pour effectuer un transfert supplémentaire de la charge accumulée par la photodiode PPDI et susceptible de ne pas avoir été complètement transférée à l'instant t7, vers le noeud de lecture SN1 et le noeud de stockage supplémentaire STNI. [0081] A un instant tl 1, on applique une rampe au signal de rampe RAMP ADC1, de manière à ce que le niveau de tension capturé présent au niveau du noeud de lecture SNI et du noeud de stockage supplémentaire STNI soit converti en une valeur de comptage numérique. [0082] A un instant t12, on applique le signal de réinitialisation RESETI, puis à l'instant t13, le signal READI est porté à l'état bas, mettant fin à l'opération de lecture. [0083] Bien que cela ne soit pas illustré à la figure 4, le pixel PIX2 peut être lu en utilisant une séquence analogue à celle de la figure 4, les signaux READ1, RESETI, SWRSTI et TG1 étant remplacés par les signaux READ2, RESET2, SWRST2 et TG2, respectivement. [0084] Ainsi, au moyen du circuit de lecture 104 de la figure 1 comprenant un couple de convertisseurs analogique-numérique par colonne de la matrice de pixels, il est possible de lire deux valeurs de pixel présentant deux gains de conversion différents à partir de chaque pixel d'une rangée de pixels de la matrice de pixels. On observe que chaque valeur de pixel est produite à partir de périodes d'intégration pratiquement identiques. A l'exemple de la figure 4, les périodes d'intégration des conversions de gain faible et élevé débutent à la réinitialisation de la photodiode et se terminent respectivement en t7 et tIO, qui poun-ait être plus espacés dans le temps. [0085] En outre, on utilise chaque convertisseur analogique-numérique 106, 108 pour 12 détecter le niveau de référence et le niveau de tension capturé d'une même valeur de pixel, ce qui signifie qu'une seule opération d'autozéro peut être appliquée à chaque convertisseur analogique-numérique avant de la capture des niveaux de tension de référence et capturé, ce qui entraîne un faible bruit. Une fois que les valeurs de pixel à gain élevé et à faible gain ont été lues dans chaque pixel, une image peut être formée en choisissant, pour chaque pixel, la valeur de gain élevée ou faible, ou une combinaison des deux, en fonction des niveaux lumineux présents au niveau de chaque pixel. [0086] Les principes décrits ci-dessus en référence aux figures 1 à 4 pourraient être appliqués à d'autres types de pixels, comme on va à présent le décrire plus en détail. En particulier, un exemple basé sur un pixel sans scintillement, prévoyant trois temps d'exposition (long, moyen et court), va à présent être décrit en référence aux figures 5, 6. 7 et 8. [0087] La figure 5 illustre schématiquement une partie de la matrice de pixels 102 et du circuit de lecture 104 selon un autre exemple de réalisation. Le circuit de la figure 5 est semblable à celui de la figure 1, et de mêmes éléments ont été désignés par de mêmes références et ne seront pas décrits à nouveau. A l'exemple de la figure 5, chaque second convertisseur analogique-numérique comprend un couple de compteurs, le compteur 116 et un autre compteur 302. Chaque compteur 116, 302 des convertisseurs analogique-numérique 106 reçoit un signal de commande correspondant ADC1A_TRANSF et ADC1B_TRANSF en provenance du circuit 118, commandant l'instant de délivrance de sa valeur de comptage. Par ailleurs, le compteur 116 de chaque convertisseur analogique-numérique 108 reçoit un signal de commande ADC2_TRANSF, commandant l'instant de délivrance de sa valeur de comptage. Les convertisseurs analogique-numérique 108 reçoivent par exemple un signal de commande de gain ADC2_GAIN en provenance du circuit de commande 118. [0088] La figure 6 représente schématiquement le pixel PIX1 de la figure 5 plus en détail selon un example de réalisation. Les autres pixels de la matrice de pixels 102 de la figure 5 sont par exemple réalisés par des circuits identiques ou analogues. A l'exemple de la figure 6, le pixel comprend deux photodiodes PPD_L et PPD_S, et la photodiode PPD_L a par exemple des dimensions supérieures à celles de la photodiode PPD_S, en d'autres termes, elle accumule sa charge à une vitesse plus élevée pour une luminance donnée reçue par le pixel. [0089] La photodiode PPD_L est reliée par l'intermédiaire de la grille de transfert 132, du transistor à source suiveuse SF et du transistor de lecture 138 à la ligne de colonne de sortie VX1 de façon semblable à la photodiode PPDI de la figure 3. Le noeud de lecture SNI est noté SN_LONG à la figure 6, et est relié à un noeud de lecture supplémentaire STN par l'intermédiaire du transistor 134. Le noeud de lecture supplémentaire 13 STN est également relié à un niveau de réinitialisation VRESET par l'intermédiaire du transistor 136. Les transistors 132, 134, 136 et 138 à la figure 6 sont respectivement commandés par les signaux TG LONG, TX LONG, RESET et READ. [0090] La photodiode PPD_S est reliée au noeud de lecture supplémentaire STN par deux chemins. Un chemin comprend une grille de transfert 304 reliant la cathode de la photodiode PPD_S à un noeud de lecture supplémentaire SN MED, qui est à son tour relié à la masse par l'intermédiaire d'une capacité MEM_MED qui stocke par exemple un information de temps d'intégration moyen. Le noeud de lecture SN_MED est également relié au noeud de stockage STN par l'intermédiaire d'un transistor 306. L'autre chemin comprend une grille de transfert 308 reliant la cathode de la photodiode PPD_S à un noeud de lecture supplémentaire SN SHORT, qui est à son tour relié à la masse par l'intermédiaire d'un condensateur MEM_SHORT qui stocke par exemple une information de temps d'intégration court. Le noeud de lecture SN_SHORT est également relié au noeud de stockage STN par l'intermédiaire d'un transistor 310. La cathode de la photodiode PPD_S est par ailleurs reliée par un transistor 312 au rail de tension de réinitialisation VRESET, les transistors 304, 306, 308, 310 et 312 étant respectivement commandés par les signaux TG MED, TX MED, TG SHORT, TX SHORT et AB. [0091] En fonctionnement, le pixel de la figure 6 est adapté à réaliser une opération de capture à haute sensibilité et exposition longue au moyen de la photodiode PPD_L et à produire la lecture en utilisant l'un de deux gains de conversion, en utilisant uniquement le noeud de lecture SN_LONG (gain élevé) ou en utilisant le noeud de lecture SN_LONG et le noeud de stockage supplémentaire STN (gain faible). En outre, au moyen de la photodiode PPD_S, il est possible de capturer des expositions de moyenne ou courte durée, la charge étant stockée dans les condensateurs MEM_MED et MEM_SHORT, qui peuvent être lus au moyen du même transistor à source suiveuse SF que la photodiode PPD_L. Un anti-éblouissement est par exemple réalisé sur la photodiode PPD_S pendant la période d'intégration au moyen du transistor 312. L'anti-éblouissement est par exemple réalisé sur la photodiode PPD_L au moyen des transistors 132, 134 et 136, en gardant les signaux RESET et TX_LONG activés pendant toute la période d'intégration. Par ailleurs, un anti-scintillement peut être réalisé en hachant le fonctionnement des grilles de transfert 304 et 308 comme on va à présent le décrire en référence à la figure 7. [0092] La figure 7 est un chronogramme illustrant les signaux aux bornes de la photodiode PPD_S pendant une phase d'intégration de signal, le signal AB, et les signaux TG_MED et TG_SHORT dans le circuit de la figure 6 selon un exemple de réalisation. [0093] A un instant tO, les signaux AB, TG_MED et TG_SHORT sont par exemple activés pour réinitialiser la photodiode PPD_S et les tensions au niveau des noeuds de lecture 14 SN_MED et SN SHORT. [0094] A un instant tl, l'opération de réinitialisation se termine et une période d'intégration de la photodiode PPD_S commence, divisée en plusieurs intervalles SL1 à SLn, dont les intervalles SUI à SL10 sont illustrés à la figure 7. Dans certains modes de réalisation, n est égal à au moins 10 et par exemple à plusieurs centaines, et les intervalles sont étalés de façon régulière sur une période d'environ 10 ps. [0095] Chaque intervalle SU à SLn comprend une première partie de la période d'intégration, suivie de périodes de transfert de charge séparées pour transférer respectivement une charge aux condensateurs MEM_MED et MEM_SHORT. Une réinitialisation de la photodiode PPD_S est alors effectuée, sans réinitialiser les tensions aux noeuds SN_MED et SN SHORT. [0096] Par exemple, l'intervalle SL1 comprend, à un instant t2, un transfert de charge vers le condensateur MEM_MED mis en oeuvre par une impulsion 402 du signal TG MED, suivi d'un transfert de charge vers le condensateur MEM_SHORT mis en oeuvre par une impulsion 404 du signal TG SHORT. La photodiode PPD_S est alors réinitialisée à un instant t3 par l'activation du signal AB. [0097] A un instant t4, l'opération de réinitialisation se termine, faisant commencer l'intervalle SL2. [0098] En divisant la période d'intégration en intervalles de la façon représentée à la figure 7, on peut réduire le scintillement dans la scène image. En effet, quand la scène image comprend une ou plusieurs sources fonctionnant à certaines fréquences, de façon caractéristique autour de 100 à 1,000 Hz, la qualité d'image peut être impactée en fonction du minutage de la période d'intégration par rapport à la phase de la source lumineuse. En divisant la période d'intégration en intervalles de la façon représentée à la figure 7, on peut réduire le scintillement en moyennant l'effet des sources lumineuse sur plusieurs parties de la période d'intégration. [0099] On va à présente décrire plus en détail une opération de lecture utilisant les circuits des figures 5 et 6 en référence à la figure 8. [0100] La figure 8 est un chronogramme illustrant des exemples : - des signaux READ_PIX1, RESET_PIXI, TX_LONG_PIX1 et TG_LONG_PDCI appliqués au pixel PIX I de la figure 5, à partir desquels sont lues, dans cet exemple, les valeurs de pixel capturées au moyen de la photodiode PPD_L ; - des signaux READ_PIX2, RESET_PIX2, TX_MED_PIX2 et TX_SHORT_PIX2 appliqués au pixel PIX2 de la figure 5, à partir desquels sont lues, dans cet exemple, les valeurs de pixel capturées au moyen de la photodiode PPD_S ; - des signaux ADCI_SEL_PIXI, ADCI_SEL_PIX2, AZ_ADC1, RAMP_ADC1, ADCIA_TRANSF et ADC1B_TRANSF de commande du convertisseur analogique-numérique 106 de la colonne COLT de la figure 5 ; et - des signaux ADC2 GAIN, AZ ADC2, RAMP_ADC2 et ADC2_TRANSF de commande du convertisseur analogique-numérique 108 de la colonne COL1 de la figure 5. [0101] A l'exemple de la figure 8, la lecture de deux pixels PDC et PIX2 est effectuée sur trois périodes successives Pl, P2 et P3. [0102] Pendant la période Pl, on effectue une opération 502 dans laquelle un niveau de référence au noeud de lecture SN_LONG est délivré par le pixel PIX1 sur la ligne de colonne VX1, et l'on effectue une opération 504 dans laquelle le niveau de référence est converti en valeur numérique par le convertisseur analogique-numérique 106. Le niveau de référence est converti en mode de conversion à faible gain, en d'autres termes, alors que le transistor 134 est activé de manière à ce que le noeud de stockage supplémentaire STN soit relié au noeud de lecture SN LONG. Ainsi, les signaux RESET et TX LONG sont initialement à l'état haut pour le pixel PTXI, et le signal ADC1 SEL PIX1 est par exemple à l'état haut et le signal ADC1 SEL PIX2 est à l'état bas, de manière à relier la ligne VX1 au convertisseur analogique-numérique 106. Le signal TG LONG reste à l'état bas pendant la période Pl. Le signal READ passe à l'état haut à l'instant tO pour fournir la tension en sortie du noeud de lecture SN_LONG sur la ligne de colonne VX1. Le signal RESET PIX1 passe à l'état bas à l'instant tl, mettant fin à la réinitialisation du noeud de lecture. Le signal d'autozéro AZ ADC1 passe par exemple à l'état haut à l'instant t2, réinitialisant la tension à la sortie du comparateur 114 du convertisseur analogique-numérique 106. Le signal de rampe RAMP_ADC1 est ensuite appliqué pour détecter le niveau de référence au niveau du noeud de lecture SN_LONG du pixel PIXI. La valeur de comptage est par exemple stockée par le compteur 116. A l'instant t4, le signal TX_LONG_PDU passe par exemple à l'état bas, découplant le noeud de stockage supplémentaire STN du noeud de lecture SN_LONG. [0103] Egalement pendant la période PI, on réalise par exemple une opération 506 im- pliquant la lecture d'une valeur de référence sur le noeud de lecture SN_SHORT d'un autre pixel de la colonne COL1, autre que les pixels PIM et PIX2. Ceci implique par exemple l'application d'une rampe au signal de rampe RAMP_ADC2 puis l'activation, à l'instant t5, du signal ADC2_TRANSF pour délivrer la valeur de sortie du compteur 116 au convertisseur analogique-numérique 108, ce compteur étant par exemple ré-initialisé. [0104] Pendant la période P2, les opérations 508 et 510 sont par exemple réalisées en faisant intervenir une lecture à gain de conversion élevé du niveau de référence et du niveau de tension capturé du noeud de lecture SN_LONG du pixel PIXI. Ceci implique l'application du signal d'autozéro AZ_ADC2 à un instant t6 et l'application d'un gain de convertisseur analogique-numérique élevé, en réglant par exemple le signal 16 ADC2 GAIN à une valeur de 8. Ce niveau de gain de convertisseur analogique-numérique assure une sensibilité encore plus grande et réduit le bruit de lecture référencé par rapport à l'entrée, par exemple, à un minimum. On applique alors une rampe au signal de rampe RAMP ADC2 pour convertir le niveau de référence. A un instant t7, le signal TG LONG PIX1 est alors activé pour transférer le signal de la photodiode PPD_L au noeud de lecture SN LONG, et l'on applique une rampe au signal de rampe RAMP ADC2 pour convertir le niveau de tension capturé en utilisant le gain de conversion élevé. A un instant t8, le signal ADC2 TRANSF est activé pour délivrer la valeur de comptage détenue par le compteur 116 du convertisseur analogique-numérique 108, ce compteur étant par exemple réinitialisé. [0105] Egalement pendant la période P2, on effectue des opérations 512 et 514, impliquant la lecture d'un niveau de tension capturé et d'un niveau de référence au niveau du noeud SN_MED du pixel PIX2. Le signal READ PIXEL2 est par exemple activé, le signal RESET PIX2 est par exemple porté à l'état bas, et le signal TX MED PIX2 est par exemple activé, entre les périodes P1 et P2. Le signal TX LONG PIX2 est également activé pour relier le noeud de lecture SN_LONG au noeud de stockage supplémentaire STN. On applique une rampe au signal de rampe RAMP_ADC1 pour convertir le niveau de tension capturé au niveau du noeud SN_LONG du pixel PIX2, et l'on utilise le compteur 302 du convertisseur analogique-numérique 106 pour réaliser la conversion. A un instant t9, le signal RESET PIX2 est par exemple activé pour ré-initialiser la tension au noeud de lecture SN_LONG et une rampe est appliquée au signal de rampe RAMP_ADC1 pour convertir le niveau de référence du noeud SN_MED du pixel PIX2. A un instant t10, le signal ADCIA_TRANSF est activé pour délivrer la valeur de comptage en provenance du compteur 302 et ce compteur est par exemple réinitialisé. [0106] Pendant la période P3, les opérations 516 et 518 font intervenir la lecture du signal de la photodiode PPD_L au moyen du convertisseur analogique-numérique 106 Entre les périodes P2 et P3, les signaux ADCI_SEL_PIX1 et ADC1_SEL_PIX2 sont inversés pour relier la ligne de colonne VX1 au convertisseur analogique-numérique 106. A un instant tll, le signal TX_LONG_PIX1 est activé, puis, à l'instant t12, le signal TG_LONG_PDCI est activé pour transférer la charge restante, accumulée par la photodiode PPD_L et non transférée à l'instant t7, vers le noeud de lecture SN_LONG du pixel PIX1. On applique alors une rampe au signal RAMP_ADC1 pour lire et convertir, au moyen du compteur 116 du convertisseur analogique-numérique 106, le niveau de tension capturé. A un instant t13, le signal ADCIB_TRANSF est activé pour délivrer la valeur de comptage en provenance du compteur 116 du convertisseur analogique-numérique 106 et ce compteur est pal- exemple réinitialisé. Le signal de réinitialisation RESET_PDU passe par exemple à l'état haut à un instant t14 et le signal 17 de lecture READ PIX1 passe à l'état bas à l'instant tl 5 pour mettre fin à la phase de lecture du pixel PIX1. [0107] Egalement pendant la période P3, on réalise des opérations 520 et 522 impliquant la lecture du signal transféré au noeud SN_SHORT du pixel PTX2. Entre les périodes P2 et P3, le signal TX MED PIX2 est par exemple porté à l'état bas et le signal RESET PIXEL2 est par exemple activé pour réinitial iscr la tension au niveau du noeud de lecture SN LONG. A un instant t16, le signal TX SHORT PIX2 est activé pour relier le noeud de lecture SN_SHORT au noeud de stockage supplémentaire STN dans le pixel PTX2, tandis que le signal TX LONG PIX2 reste activé pour relier le noeud de lecture SN_LONG au noeud de stockage supplémentaire STN. Puis, à l'instant t17, le signal d' autozéro AZ ADC2 est activé pour réinitialiser la tension à la sortie du comparateur 114 du convertisseur analogique-numérique 108, et l'on applique une rampe au signal de rampe RAMP ADC2 pour convertir le signal au noeud de lecture SN_LONG du pixel PIX2. Le signal de réinitialisation RESET_PIX2 est ensuite par exemple appliqué à l'instant tl 8 et le niveau de référence au noeud de lecture SN_LONG est lu pour le pixel PTX2 pendant une opération suivante (non illustrée à la figure 8) analogue à l'opération 506 décrite ci-dessus. [0108] Ainsi, la séquence de lecture de la figure 8 permet la lecture de quatre valeurs de pixel différentes à partir de deux pixels : une valeur de pixel capturée par la photodiode PPD L d'un pixel en utilisant un temps d'exposition relativement long et en utilisant des gains de conversion faible et élevé ; et une valeur de pixel capturée par la photodiode PPD_S de l'autre pixel au moyen de la capacité à temps d'intégration moyen MEM_MED et au moyen de la capacité à temps d'intégration court MEM_SHORT. L'utilisation de trois compteurs au bas de chaque couple de colonnes permet d'utiliser un même convertisseur analogique-numérique pour capturer les niveaux de tension de référence et capturé de chaque valeur de pixel. [0109] Au lieu de mettre réaliser les pixels de la matrice de pixels 102 de la figure 5 avec le pixel de la figure 6, on pourrait les mettre réaliser avec les pixels de la figure 3, comme on va à présent le décrire en référence à la figure 9. [0110] La figure 9 est un chronogramme illustrant un exemple des signaux d'horloge du circuit de la figure 5 pour le cas où les pixels sont mis en oeuvre avec ceux de la figure 3. Les séquences d'horloge sont très semblables à celles de la figure 8 et ne seront pas décrites à nouveau en détail. Toutefois, dans le cas de la figure 9, les signaux READ_PDCI, RESET_PIX1, TX_LONG_PIX1, TG_LONG_PIX1, READ_PIX2, RESET_PIX2, TX_MED_PIX2 et TX_SHORT_PIX2 sont respectivement renommés en READ1, RESETI, SWRSTI, TGI, READ2, RESET2, SWRST2 et TG2, pour correspondre aux signaux dans les pixels de la figure 3. Cette séquence d'horloge permet par exemple de lire chacun des pixels PIXI et PIX2 avec un gain de conversion faible 18 et élevé. Dans certains modes de réalisation, le pixel PIX2 présente un temps d'exposition plus court que le pixel PIX1 utilisé dans des conditions de forte luminosité, du fait du manque d'autozéro appliqué avant la lecture de la valeur de pixel du pixel PIX2. [0111] Les pixels de la matrice de pixels 102 de la figure 5 pourraient à titre de variante être réalisés par d'autres types de pixels, dont on décrira un exemple en référence à la figure 10. [0112] La figure 10 illustre schématiquement le pixel PIXI selon un autre exemple de réa- lisation. Les autres pixels de la matrice de pixels 102 de la figure 5 sont par exemple réalisés par des circuits identiques ou analogues. Le circuit de la figure 10 est semblable au circuit de la figure 6, et de mêmes éléments ont été désignés par de mêmes références et ne seront pas décrits à nouveau. Par rapport au pixel de la figure 6, le pixel de la figure 10 omet les transistors 304 et 306 ainsi que le condensateur MEM MED. [0113] En fonctionnement, on peut utiliser une séquence de lecture analogue à celle décrite en relation avec la figure 8 pour le pixel de la figure 10, mais la simplification du pixel signifie que l'un des convertisseurs analogique-numérique de la figure 5 ne sera pas occupé pendant une partie du temps. [0114] La figure 11 illustre schématiquement une partie d'une matrice de pixels 1102 et du circuit de lecture 1104 selon un autre exemple de réalisation. Les circuits de la figure 11 sont semblables à celui de la figure 1, et de mêmes éléments ont été désignés par de mêmes références et ne seront pas décrits à nouveau. A l'exemple de la figure 11, les multiplexeurs 110 sont omis et les convertisseurs analogique-numérique 106 et 108 de chaque colonne sont remplacés par un seul convertisseur analogique-numérique 802 présentant un seul compteur (COUNTER) 804. Un comparateur 806 de chaque convertisseur analogique-numérique 802 reçoit des signaux RAMP et AZ, et commute également les signaux de commande Si, S2 et S3, produits par le circuit de commande (CTRL) 118. [0115] Chacun des pixels de la matrice de pixels 1102 de la figure 11 est par exemple réalisé par un circuit analogue à celui de la figure 3. [0116] La figure 12 représente schématiquement le convertisseur analogique-numérique 802 de la figure 11 plus en détail selon un example de réalisation. Certains éléments du convertisseur analogique-numérique 802 sont les mêmes que ceux du convertisseur analogique-numérique 106 de la figure 2 et ces éléments on été désignés par les mêmes références à la figure 12 et ne seront pas décrits à nouveau en détail. Le compteur 116 est remplacé à la figure 12 par un compteur (CNTR) 804. Le convertisseur analogique-numérique 802 comprend en outre un circuit d'entrée 808 reliant la ligne de colonne VX au condensateur d'entrée 120. 19 [0117] Le circuit d'entrée 808 comprend par exemple un interrupteur 810 reliant la ligne de colonne VX à un noeud 812, un interrupteur 814 reliant la ligne de colonne VX à un noeud 816, un condensateur 818 relié entre le noeud 816 et la masse, et un tampon 820 reliant le noeud 816 à un noeud supplémentaire 822. Un interrupteur bidirectionnel 824 permet de relier l'un ou l'autre des noeuds 812 et 822 au condensateur d'entrée 120 du convertisseur analogique-numérique. [0118] On va à présent décrire plus en détail le fonctionnement du circuit de la figure 11 et du convertisseur analogique-numérique 802 de la figure 12 en référence à la figure 13. [0119] La figure 13 est un chronogramme illustrant des exemples des signaux READ1, RESET1, SWRST1, TG1, AZ, SI, S2, S3 et RAMP des figures 11 et 12. [0120] Initialement, le signal SWRSTI est par exemple activé, de manière à cc que le noeud de stockage supplémentaire STN1 soit relié au noeud de lecture SNI . Le signal de réinitialisation RESET1 est également activé de manière à cc que le noeud de stockage supplémentaire STN1 soit relié au rail de tension de réinitialisation VRESET1. [0121] A un instant tO, le signal READ1 est activé pour commencer l'opération de lecture en reliant le pixel PIX1 à la ligne de colonne VX1. [0122] A un instant tl, le signal RESETI est porté à l'état bas pour isoler le noeud de stockage supplémentaire STN1 du rail de tension de réinitialisation VRESET1. [0123] A un instant t2, le signal de commande S1 passe par exemple à l'état haut, entraînant le couplage de la ligne de colonne VX au noeud 816 du convertisseur analogique-numérique 802. Le niveau de référence au noeud de lecture SNI et au noeud de stockage supplémentaire STNI du pixel PIX1 est ainsi échantillonné vers le condensateur 818. [0124] A un instant t3, le signal SI passe par exemple à l'état bas de façon que le condensateur 818 conserve le signal échantillonné jusqu'à ce qu'il soit utilisé ultérieurement. [0125] A un instant t4, le signal SWRSTI est poilé à l'état bas, isolant le noeud de stockage supplémentaire STN1 du noeud de lecture SNI. [0126] A un instant t5, les signaux AZ et S2 sont par exemple activés, entraînant le couplage de la ligne de colonne VX au condensateur d'entrée 120 par l'intermédiaire des interrupteurs 810 et 824 et entraînant la réinitialisation de la tension de sortie de l'amplificateur 122 à la tension de référence VREF. [0127] A un instant t6, on applique une rampe au signal de rampe RAMP, de manière à ce que le niveau de référence au niveau du noeud de source SNI soit converti en une valeur de comptage numérique. [0128] A un instant t7, le signal TG1 est activé pour transférer la charge accumulée par la photodiode PPDI au noeud de lecture SNI. [0129] A un instant t8, on applique une rampe au signal de rampe RAMP, de manière à ce que le niveau de tension capturé au niveau du noeud de lecture SNI soit converti en une valeur de comptage numérique. Cette valeur de comptage est ensuite délivrée en sortie du compteur 804 et le compteur est par exemple réinitialisé. [0130] A un instant t9, le signal S2 est porté à l'état bas et à un instant t10, le signal S3 est activé pour relier le noeud 816 au condensateur d'entrée 120 par l'intermédiaire du tampon 820 et de l'interrupteur S3. [0131] A un instant tl 1, on applique une rampe au signal de rampe RAMP, de manière à cc que le niveau de référence précédemment stocké par le condensateur 818 soit converti en une valeur de comptage numérique. [0132] A un instant t12, le signal SWRSTI est activé, reliant le noeud de stockage supplé- mentaire STN1 au noeud de lecture SNI . [0133] A un instant t13, le signal TG1 est activé pour effectuer un transfert supplémentaire de la charge accumulée par la photodiode PPDI et non transférée à l'instant t7, vers le noeud de lecture SNI et le noeud de stockage supplémentaire STN1. [0134] A un instant t14, le signal 51 est activé pour relier la ligne de colonne VX au condensateur d'entrée 120 par l'intermédiaire de l'interrupteur SI, le tampon 820 et l'interrupteur S3. [0135] A un instant t15, on applique une rampe au signal de rampe RAMP, de manière à cc que le niveau de tension capturé présent au niveau du noeud de lecture SNI et du noeud de stockage supplémentaire STNI soit converti en une valeur de comptage numérique. [0136] A un instant t16, les signaux SI et S3 repassent à l'état bas et l'on applique le signal de réinitialisation RESET', après quoi, à l'instant t17, le signal READ1 est porté à l'état bas, mettant fin à l'opération de lecture. [0137] Bien que cela ne soit pas illustré à la figure 13, le pixel PIX2 peut être lu en utilisant une séquence analogue à celle de la figure 13, les signaux READ1, RESETI, SWRSTI et TG1 étant remplacés par les signaux READ2, RESET2, SWRST2 et TG2, respectivement. [0138] Ainsi, au moyen du seul convertisseur analogique-numérique 802, il est possible de lire deux valeurs de pixel présentant deux gains de conversion différents à partir de chaque pixel d'une rangée de pixels de la matrice de pixels. En outre, on utilise un même condensateur du convertisseur analogique-numérique 802 pour détecter le niveau de référence et le niveau de tension capturé d'une même valeur de pixel, ce qui signifie qu'une seule opération d' autozéro peut être appliquée à chaque convertisseur analogique-numérique avant de capturer les niveaux de tension de référence et capturé. Une fois que les valeurs de pixel à gain élevé et à faible gain ont été lues dans chaque pixel, une image peut être formée en choisissant, pour chaque pixel, la valeur de gain élevée ou faible, ou une combinaison des deux, en fonction des niveaux lumineux présents au niveau de chaque pixel, comme on va à présent le décrire en référence à la 21 figure 14. [0139] La figure 14 est un graphique illustrant la valeur de pixel P en fonction de la luminance E, en lux, reçue par le pixel en provenance de la scène image. La valeur de pixel P correspond par exemple à la différence entre le niveau de tension de référence et le niveau de tension capturé détectés par les convertisseurs analogique-numérique 106/108 des figures 1 et 5 ou 802 de la figure 11. [0140] Une courbe 1002 à la figure 14 représente le signal de sortie à gain de conversion élevé. On observe que la capacité pour le gain de conversion élevé sature rapidement après que la luminance atteint un seuil El. Une courbe 1004 représente le signal de sortie à faible gain de conversion. La capacité plus élevée pour le faible gain de conversion ne sature qu'après que la luminance a dépassé un seuil E2, qui est plus élevé que le seuil El. Le gain de conversion à utiliser pour chaque valeur de pixel est par exemple choisi pixel par pixel. Par exemple, on utilise le gain de conversion élevé quand la valeur de pixel résultante est inférieure à un seuil P1 correspondant à la luminance de El et l'on utilise sinon le faible gain de conversion. [0141] Un avantage des circuits de lecture décrits ici est qu'ils permettent d'obtenir un rapport signal sur bruit relativement élevé sur une large plage de niveaux lumineux, comme on va à présent le décrire en référence aux figures 15 et 16. [0142] La figure 15 est un graphique représentant le rapport signal sur bruit en fonction de la luminance E en lux (échelle logarithmique) pour un faible gain de conversion (courbe en traits pleins) et un gain de conversion élevé (courbe en traits tiretés) à partir d'un pixel présentant trois durées d'exposition, tel que le pixel de la figure 6, mais en utilisant un circuit de lecture standard produisant une image en utilisant entièrement un faible gain de conversion ou en utilisant entièrement un gain de conversion élevé. On observe que le rapport signal sur bruit est relativement faible quand on utilise le faible gain de conversion pour les pixels à de faibles niveaux de luminosité, et qu'il est également relativement faible quand on utilise le gain de conversion élevé. [0143] La figure 16 est un graphique analogue à celui de la figure 15 mais illustrant le rapport signal sur bruit quand on utilise le circuit de lecture de la présente invention. On observe que le rapport signal sur bruit correspond au meilleur cas de la figure 15 pour chaque niveau de luminance, dans la mesure où il devient possible de choisir le gain de conversion pixel par pixel. [0144] Au moins un mode de réalisation a été décrit à titre d'illustration, mais de nombreuses variantes et modifications apparaîtront à l'homme de l'art. Par exemple, bien que l'on ait décrit plusieurs architectures de pixel permettant différents gains de conversion, il apparaîtra à l'homme de l'art que les principes décrits ici pourraient être appliqués à d'autres types d'architectures de pixels permettant l'application d'une pluralité de gains de conversion. [0145] En outre, il apparaîtra à l'homme de l'art que les diverses caractéristiques décrites en relation avec les divers modes de réalisation peuvent être combinées, dans des variantes de réalisation, selon n'importe quelle combinaison. Par exemple, le convertisseur analogique-numérique 802 de la figure 12 pourrait être utilisé dans le circuit de lecture de la figure 6. 23 [Revendication 1] [Revendication 2] [Revendication 3] [Revendication 4] [Revendication 5]