FR 3094156 A1 20200925 FR 1902737 A 20190318 Description Titre de l'invention : Convertisseur de tension continue Domaine technique [0001] L'invention concerne le domaine de l'électronique et plus particulièrement celui des convertisseurs de tension continue. Technique antérieure [0002] 11 est connu pour convertir une tension continue d'utiliser un module à découpage. De manière connue un tel module à découpage est apte à augmenter ou à réduire la tension de sortie. L'augmentation, respectivement la réduction, est déteiminée par un signal d'erreur indiquant si la tension de sortie est inférieure, respectivement supérieure, à une tension de référence ou de consigne souhaitée. Le signal d'erreur est échantillonné à une fréquence élevé/période très courte, nommée fréquence/période de découpage. Une fréquence de découpage est typiquement comprise entre 10 et 1000 kHz, par exemple 400 kHz. [0003] Il est encore connu, pour des intensités et/ou puissances importantes, afin d'optimiser la dissipation thermique, d'utiliser plusieurs tels modules à découpage et de les disposer en parallèle. [0004] Le problème est que chaque module à découpage fonctionne indépendamment des autres. Ceci conduit à des oscillations potentiellement dommageables de la tension de sortie. [0005] 11 est encore connu d'entrelacer les temps de fonctionnement des modules à découpage, mais cela ne suffit pas à réduire suffisamment les oscillations de la tension de sortie. Exposé de l'invention 100061 11 convient d'améliorer la synchronisation des différents modules à découpage, afin qu'ils fonctionnent de concert et que leurs efforts s'équilibrent, pour produire une tension de sortie la plus étale possible. 100071 Le principe de l'invention consiste à asservir, sur chaque période de découpage, les différents modules à découpage sur un même signal d'erreur, en mémorisant ledit signal d'erreur sur la période de découpage et à les synchroniser, préférentiellement de manière entrelacée. 100081 Pour cela -l'invention a pour objet un convertisseur de tension continue, comprenant au moins deux modules à découpage, disposés en parallèle, et un module d'erreur, chaque module à découpage étant piloté par un signal d'erreur, déterminé par le module d'erreur, indicatif d'une erreur entre une tension de sortie, commune à tous les modules à découpage, et une tension de référence, où le convertisseur comprend 2 encore un module de mémorisation apte, pour chaque période de découpage, mémoriser le signal d'erreur et à transmettre un signal d'erreur mémorisé identique à tous les modules à découpage en lieu et place du signal d'erreur et un module de synchronisation apte à produire, pour chaque période de découpage, un signal de synchronisation par module à découpage autorisant le pilotage respectif d'un module à découpage de manière entrelacée. [0009] Des caractéristiques ou des modes de réalisation particuliers, utilisables seuls ou en combinaison, sont : [0010] - le module de synchronisation est encore apte à produire, à chaque période de découpage, un signal de mémorisation commandant la mémorisation du module dc mémorisation, [0011] - chaque module à découpage comprend un demi pont à transistors associé à une in- ductance, apte à réaliser le découpage d'une tension d'entrée dc manière à produire un courant dans ladite inductance, un module comparateur comparant une image du courant avec le signal d'erreur mémorisé, pour produire un signal de comparaison, un moyen de commande produisant un signal de commande du demi pont en fonction du signal de comparaison et d'un signal de synchronisation issu du module de synchronisation, [0012] - un moyen de commande comprend pour produire le signal de commande, une fonction logique ET entre le signal de synchronisation et le signal de comparaison et une fonction bascule RS activée par la sortie de la fonction logique ET et désactivée par le signal de comparaison inversé, [0013] - un signal de synchronisation est à l'état haut sensiblement en permanence et présente une impulsion à l'état bas une fois par période de découpage, les impulsions des différents signaux de synchronisation étant entrelacées, préférentiellement de manière régulière, [0014] - le signal de mémorisation comprend une impulsion par période de découpage, [0015] - le convertisseur comprend encore un module de pilotage du demi pont apte à commander de manière exclusive l'un des transistors du demi pont lorsque le signal de commande est dans un état et à commander de manière exclusive l'autre des transistors du demi pont lorsque le signal de commande est dans l'autre état. Brève description des dessins [0016] D'autres caractéristiques, avantages et détails de l'invention seront mieux compris à la lecture du complément de description qui va suivre de modes de réalisation donnés à titre d'exemple non limitatifs en relation avec des dessins sur lesquels : [0017] [fig.1] représente un schéma de principe d'un convertisseur selon l'invention, et [0018] [fig.2] représente, sur un diagramme temporel comparatif, différents signaux in- 3 dicatifs du fonctionnement du convertisseur. [0019] DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION [0020] En référence à la Figure 1, le convertisseur 1 de tension continue selon l'invention reçoit une tension d'entrée VE, ici par exemple 48 V et fournit une tension de sortie VS, qui doit rester sensiblement égale à une tension de consigne ou de référence VRef, ici par exemple 13,6 V. et ce malgré des variations de la demande en courant. [0021] Pour cela, de manière connue, le convertisseur 1 comprend un module à découpage Pl. De manière connue un tel module à découpage Pl comprend un demi pont comprenant deux moyens de commutation HS1. LS1, tels des transistors, montés en série entre la tension d'entrée VE et la masse. La tension de sortie VS est prise entre les deux transistors HS1, LS1. Un transistor « haut » HS1 disposé entre la tension d'entrée VE et la tension de sortie VS est piloté lorsque le courant il dans le module à découpage Pl doit être augmenté. L'autre transistor « bas » LS1 disposé entre la tension de sortie VS et la masse est piloté lorsque le courant Ti dans le module à découpage Pl doit être réduit. De manière connue, un module de pilotage 11 pilote de manière exclusive les deux transistors HS1, LS1. Ce module de pilotage 11 est commandé par un signal de commande CD1. [0022] De manière connue, un module d'erreur EF compare, au moyen d'un comparateur 2, la tension de sortie VS avec une tension de consigne VRef et produit un signal d'erreur Er indicatif de la différence entre la tension de sortie VS et la tension de référence VRef souhaitée. [0023] De manière connue, un module comparateur ICI compare, au moyen d'un com- parateur 14, un courant de consigne, produit par un générateur de courant 15 piloté par un signal d'erreur MEr issu du module d'en-eur EF, avec le courant II circulant dans le module à découpage PI. Cette comparaison produit un signal de comparaison CP1. [0024] Entre parenthèses, un module à découpage selon l'art antérieur fonctionne ainsi de manière autonome et asservie. Le module TC1 de commande et le module de mémorisation ME, ajoutés par l'invention, sont absents. Le signal MEr est égal au signal d'erreur Er et pilote le module comparateur ICI. Le signal de commande CD1 est égal au signal de comparaison CP1 : le module de pilotage 11 pilote le transistor HSI de manière à augmenter le courant Il lorsque CP1 est à l'état haut, indicatif d'un courant Il inférieur à la consigne, et au contraire le module de pilotage 11 pilote le transistor LS1 de manière à réduire le courant II lorsque CP1 est à l'état bas, indicatif d'un courant II supérieur à la consigne. [0025] En plus du module à découpage Pl, le convertisseur 1 selon l'invention comprend encore au moins un deuxième module à découpage P2. Le nombre de modules à découpage peut être quelconque. Les modules à découpage sont disposés en parallèle : ils reçoivent la même tension d'entrée VE et contribuent tous à la tension de sortie VS. Tous les modules à découpage sont en tous points identiques. [0026] La figure 1 illustre un convertisseur 1 avec deux tels modules à découpage Pl, P2. Pour les signes de référence littéraux, l'indice 1 se rapporte au premier module à découpage Pl et l'indice 2 se rapporte au deuxième module à découpage P2. Pour les signes de référence numériques, un signe Ix désigne, dans le premier module à découpage Pl, le même composant 2x dans le deuxième module à découpage P2. [0027] Le convertisseur 1 selon r invention comprend encore, de manière caractéristique, un module de mémorisation ME. Ce module de mémorisation ME est commun à tous les modules à découpage. Il est apte, pour chaque période de découpage T, à mémoriser le signal d'erreur Er. Ceci est figuré par un échantillonneur 3, commandé par un signal ES, et un bloqueur/moyen de stockage 4 qui mémorise la valeur du signal d'erreur Er, lors d'une commande de l'échantillonneur 3. Le signal mémorisé est nommé MEr. Il est ainsi identique au signal d'erreur Er à l'instant de la mémorisation et reste sensiblement égal à cette valeur durant une période de découpage T. Cc signal mémorisé MEr est transmis à tous les modules à découpage PI, P2, et remplace, relativement à l'art antérieur, le signal d'erreur Er. [0028] Il convient de noter une caractéristique importante de l'invention : au cours d'une période de découpage T, tous les modules de découpage PI, P2 sont asservis sur une valeur identique mémorisée MEr du signal d'erreur Er. Ceci contribue à l'obtention d'une grande stabilité de la tension de sortie Vs, en ce que tous les modules à découpages sont asservis sur une même consigne. [0029] Du fait de la présence de plusieurs modules à découpage PI, P2, le convertisseur 1 selon l'invention, comprend encore un module de synchronisation PS. Ce module de synchronisation PS est apte à produire, pour chaque période de découpage T, un signal de synchronisation PIS, P25 respectif par module à découpage PI, P2. Chaque tel signal de synchronisation PIS, P2S autorise sélectivement le module à découpage Pl, P2 associé à réaliser le pilotage pour corriger le courant II, 12 correspondant. Avantageusement les signaux de synchronisation PIS, P2S sont entrelacés. [0030] La mémorisation réalisée par le module de mémorisation ME est pilotée par un signal de mémorisation ES. Ce signal de mémorisation ES est une horloge de période égale à la période de découpage T. Elle est produite par un module, par exemple le module de synchronisation PS. [0031] Afin d'être sûr que le signal d'erreur mémorisé MEr soit établi lors de son utilisation pour l'asservissement de l'un des modules à découpage PI, P2, l'impulsion de mémorisation du signal de mémorisation ES est avantageusement décalée afin de ne pas coïncider avec l'une quelconque impulsion d'un des signaux de synchronisation PIS, P2S. [0032] Comme décrit précédemment, chaque module à découpage Pl. P2 comprend un demi pont à transistors, comprenant chacun un transistor « haut » HS1, HS2, un transistor « bas » LS1, LS2 et un module de pilotage 11, 21 associé à une inductance 16, 26, apte à réaliser le découpage de la tension d'entrée VE de manière à produire un courant T], 12 dans ladite inductance 16, 26, et un moyen comparateur ICI, IC2 comparant une image du courant 11, 12 avec le signal d'erreur mémorisé MEr pour produire un signal de comparaison CP1, CP2. [0033] Le convertisseur 1 selon l'invention comprend encore, de manière caractéristique, un module de commande TC1, TC2 produisant un signal de commande CD1, CD2 du demi pont HS1, LS1, 11, HS2, LS2, 21 en fonction du signal de comparaison CP1, CP2 et d'un signal de synchronisation PIS, P2S issu du module de synchronisation PS. Un tel module de commande TC1, TC2 est respectivement ajouté par l'invention dans chacun des modules à découpage Pl, P2. [0034] Un module de commande TC1. TC2 a pour fonction de modifier le signal de com- paraison CP1, CP2, en l'interrompant en fonction du signal de synchronisation PIS, P2S, pour produire le signal de commande CD1, CD2, qui pilote effectivement le demi pont de transistors. [0035] Le principe d'un module de commande TC1, TC2 est de produire un signal de commande CD1, CD2 qui reproduit le signal de comparaison CP1, CP2 suite à une indication du signal de synchronisation PIS, P2S, mais repasse à l'état bas lorsque le signal de comparaison indique que le courant Il, 12 a atteint sa valeur de consigne MEr. Il s'ensuit qu'un module à découpage PI, P2 est piloté comme s'il était seul, en fonction de la comparaison du courant Il, 12 avec la consigne MEr, mais uniquement entre la réception du signal de synchronisation PIS, P2S et un instant où le courant II, 12 atteint et/ou dépasse ladite consigne MEr. Ensuite l'asservissement est stoppé jusqu'à la prochaine indication du signal de synchronisation PIS, P2S. L'entrelacement permet alors aux autres modules à découpages d'intervenir de manière temporellement décalée et de contribuer à la production de la tension de sortie Vs. [0036] Pour cela, selon un mode de réalisation possible, un module de commande TCI, TC2 comprend, pour produire le signal de commande CDI, CD2, une fonction logique ET 12, 22 et une fonction bascule RS 13, 23. La fonction logique ET 12, 22 est disposé entre le signal de synchronisation PIS, P2S et le signal de comparaison CP1, CP2. [0037] Une bascule RS, de manière connue, assure une fonction de mémorisation temporelle. Elle possède une entrée d'activation SET et une entrée de réinitialisation/ désactivation RESET. Elle fournit en sortie un signal maintenu à l'état haut si le dernier signal à l'état haut a été vu sur l'entrée SET et un signal maintenu à l'état bas si le dernier signal à l'état haut a été vu sur l'entrée RESET, y compris si le signal qui a produit un changement d'état est depuis repassé à l'état bas. 6 [0038] La sortie de la fonction logique ET 12, 22 est connectée à l'entrée d'activation SET de ladite fonction bascule RS 13, 23. Le signal de comparaison CP1, CP2 inversé est connecté à l'entrée de désactivation RESET. L'entrée SET n'est sensible qu'à un front montant. [0039] Ainsi, un front montant du signal de synchronisation PIS, P2S combiné par la fonction logique « ET » avec un état haut du signal de comparaison CP1, CP2 active la bascule RS et place le signal de commande CD1, CD2 à l'état haut. Au contraire un état bas, du fait de la présence d'un inverseur, du signal de comparaison CP1, CP2 désactive la bascule RS et place le signal de commande CD1, CD2 à l'état bas. Du fait de l'effet mémoire assuré par la bascule « RS », ledit état bas du signal de commande CD1, CD2 est ainsi obligatoirement maintenu jusqu'au prochain front montant du signal de synchronisation PIS, P2S. [0040] Dans un signal de synchronisation PIS, P2S, le front montant est le phénomène important, du fait de la sensibilité exclusive dc la bascule RS à un front montant. Aussi, un signal de synchronisation PIS, P2S est avantageusement à l'état haut sensiblement en permanence et présente une impulsion à l'état bas une fois par période de découpage T, afin de pouvoir présenter un front montant. [0041] Les impulsions des différents signaux de synchronisation PIS, P2S sont entrelacées. Cet entrelacement est de préférence régulier : la période de découpage T est régulièrement découpée par lesdites impulsions en autant de parties égales qu'il y a de modules à découpage Pl, P2. [0042] Afin que tous les modules à découpage Pl, P2 soient, pour chaque période de découpage T, asservis sur un même signal d'erreur mémorisé MEr, la mémorisation est réalisée périodiquement selon une période égale à la période de découpage T. Aussi le signal de mémorisation ES comprend une impulsion par période de découpage T. [0043] Le module de pilotage 11, 21 d'un demi pont est apte à commander de manière exclusive l'un des transistors HS1, H52 du demi pont lorsque le signal de commande CD1, CD2 est dans un état et à commander de manière exclusive l'autre des transistors LS1, LS2 du demi pont lorsque le signal de commande CD1, CD2 est dans l'autre état. [0044] En référence à la figure 2, afin de compléter la description, va maintenant être décrit le fonctionnement temporel du convertisseur 1 selon l'invention. La figure 2 présente des courbes figurées sur des diagrammes partageant tous, à fin de comparaison, la même échelle de temps en abscisses. [0045] De haut en bas, la première courbe représente le signal de mémorisation ES qui permet de synchroniser la mémorisation MEr du signal d'erreur Er par le module de mémorisation ME. Le signal de mémorisation ES est majoritairement à l'état bas, il monte un bref instant à l'état haut de manière à fermer l'échantillonneur 3 et redescend à l'état bas selon une impulsion périodique de période égale la période de découpage 7 T. La nouvelle valeur du signal d'erreur mémorisé MEr est disponible à partir de ce front descendant. [0046] Les deuxième et troisième courbes figurent les signaux de synchronisation PIS, P2S respectifs des modules à découpages Pl, P2. Il convient d'avoir autant de signaux de synchronisation que de modules à découpage, ici par exemple 2. Un signal de synchronisation PIS, P2S est rnajoritairement à l'état haut, il descend un bref instant à l'état bas de manière à pouvoir remonter à l'état haut selon une impulsion périodique de période égale la période de découpage T. Les impulsions respectives des différents signaux de synchronisation sont entrelacées, avantageusement régulièrement. Le front montant est l'événement utile en ce qu'il pilote le module de commande TC1, TC2 et autorise l'asservissement. [0047] Les quatrième et cinquième courbes, représentées sur le même diagramme, présentent respectivement le signal d'erreur Er et le signal d'erreur mémorisé MEr,ce dernier est constant par paliers. Le signal d'erreur Er évolue. Le signal d'erreur mémorisé MEr fige sa valeur, tel que souligné par les pointillés, lors d'un front descendant du signal de mémorisation ES. Cette valeur est sensiblement maintenue, pendant une période T, jusqu'à la prochaine mémorisation. [0048] Les sixième et septième courbes, représentées sur un même diagramme, figurent res- pectivement à nouveau le signal d'erreur mémorisé MEr et le courant il dans le premier module à découpage Pl, à fin de comparaison, telle que celle réalisée par le module de comparaison IC1. [0049] La huitième courbe figure le signal de comparaison CP1 produit par le module de comparaison TC1. Il peut être vérifié que le signal de comparaison CP1 est à l'état bas lorsque Il est supérieur au signal d'erreur mémorisé MEr et à l'état haut dans le cas contraire. Un état haut du signal de comparaison CP1 indique que le courant Il est trop faible et qu'il conviendrait de commander le transistor haut HS1 du demi pont pour coniger cela en augmentant le courant Il. Il peut être noté qu'une commande du transistor bas LS1, ou ce qui est équivalent une absence de commande du transistor haut HS1, entraîne une baisse du courant Il. [0050] La neuvième courbe figure le signal de commande CD1, issu de la transformation du signal de comparaison CP1 par le module de commande TC1. Le signal de commande CD1 est initialement à l'état bas. Il passe à l'état haut, tel que souligné par un trait pointillé, sur un front montant du signal de synchronisation PIS, alors que le signal de comparaison CP1 est simultanément à l'état haut, cette combinaison de signaux PIS ET CP1 étant à l'entrée d'activation SET de la bascule 13. Du fait de la mémorisation réalisée par la bascule 13, cet état haut est maintenu indépendamment de l'état des signaux (CP1, PIS) présents à ladite entrée d'activation SET. [0051] Ainsi le transistor haut HS1 du demi pont est commandé à partir du moment où 8 l'impulsion du signal de synchronisation P1S (front montant) est reçue, si et seulement si le courant -11 est inférieur au signal d'erreur mémorisé MEr, cc qui est figuré par CP1 à l'état haut. Ainsi le pilotage du module de découpage Pl n'est autorisé que suite à réception de l'impulsion du signal de synchronisation PIS, si un tel pilotage est nécessaire : le courant Il est inférieur au signal d'erreur mémorisé MEr, et seulement tant que cc pilotage est nécessaire : dès que le courant il rattrape le signal d'erreur mémorisé MEr, le pilotage est stoppé et est interdit pour le reste de la période de découpage T du signal de synchronisation en cours. [0052] Le signal de commande CD1 repasse à l'état bas, tel que souligné par un trait pointillé, lorsque le signal de comparaison CP1 repasse à l'état bas, puisque CP1 inversé est connecté à l'entrée de désactivation RESET de la bascule 13. Du fait de la mémorisation réalisée par la bascule 13, cet état bas est maintenu indépendamment de l'état du signal (NOT(CP1)) présent à ladite entrée de désactivation RESET. Ceci se maintient jusqu'à la prochaine impulsion du signal de synchronisation P1S. [0053] Ainsi le transistor haut HS1 du demi pont n'est plus commandé à partir du moment où le signal de comparaison CP1 s'annule, indicatif du fait que le courant il a rejoint ou dépassé le signal d'erreur mémorisé MEr. [0054] Les dixième et onzième courbes figurent respectivement les signaux HS1 et LS1 de pilotage des transistors HS1, LS1 produits par le module de pilotage 11 à partir du signal de commande CD1. La fonction est ici simple : le signal HS1 recopie le signal de commande CDI, HS1 = CD1 et le signal LS1 inverse le signal de commande LS1 = NOT(CDI). Il peut être vérifié que les deux transistors HSI, LS1 sont pilotés en disjonction. [0055] Les courbes 12, CP2, CD2, HS2, LS2, non représentées, présentent des allures si- milaires, en étant cependant synchronisées sur le signal de synchronisation P2S, soit ici décalées d'une demi-période de découpage T/2. 9