FR 3088780 A1 20200522 FR 1860573 A 20181116 La présente invention se rapporte de manière générale à la configuration et à la gestion d'un bus de communication. Elle concerne plus particulièrement, un procédé de configuration automatique d'un niveau de tension du bus de communication. L'invention trouve des applications, en particulier, dans le domaine 5 automobile. Les véhicules automobiles emportent de plus en plus d'électronique embarquée permettant de gérer par exemple l'habitacle, le contrôle moteur ou encore le freinage. Avec la multiplication des fonctions électroniques, il est nécessaire de faire communiquer les composants électroniques dans le calculateur entre eux. Pour ce faire, il 10 est généralement utilisé pour la communication entre au moins deux composants un bus de communication comme par exemple un bus de communication de type SPI de l'acronyme Anglais « Synchronous Peripheral Interface ». Un bus de communication de type SPI comporte généralement quatre broches et donc quatre signaux avec par exemple un signal nommé « SDO » pour 15 « Serial Data Out » ou en Français donnée série de sortie, un signal nommé « SDI » pour «Serial Data In » ou en Français donnée série d'entrée, un signal nommé « SCK » pour « Serial Clock » ou en Français horloge série et un signal nommé « CS » pour « Chip Select » ou en Français sélection du composant. Le bus de communication de type SPI est très intéressant car il peut 20 fonctionner à différentes vitesses de transfert pouvant être dans une gamme de 1bit/seconde à 100M bits/seconde et a été conçu pour des distances assez faibles. Plusieurs composants électroniques peuvent être couplés audit bus de communication de type SPI sous condition d'un circuit électronique maître et de circuit(s) électronique(s) esclave(s). 25 En outre, un autre avantage du bus de communication de type SPI est qu'il peut recevoir des données pendant qu'il en émet, aussi nommé « full duplex » par l'homme de l'art. Cependant, ce type de bus de communications de type SPI présente un inconvénient majeur, il ne réalise pas la mise à niveau des tensions des signaux transitant 30 sur ledit bus de communication comme d'autre bus de communication par exemple un bus 12C pour « Inter-Integrated Circuit » en anglais, ce qui oblige à imposer et bien vérifier que les niveaux de tensions transitant sur les broches du bus de communication de type SPI soient compatibles entre le circuit électronique maître et le(s) circuit(s) électronique(s) esclave(s). Il est donc nécessaire que le circuit électronique maître et le circuit 35 électronique esclave soient configurés pour un même niveau de tension sous peine de dégrader au moins une entrée dudit circuit non adapté à recevoir ledit niveau de tension. 2 Afin de rendre compatible les niveaux de tensions circulant sur le bus de communication de type SPI il est, généralement utilisé, lors de la conception du dispositif électronique (couplage d'un circuit maître à un circuit esclave), une mise à niveau électronique. Généralement, il est, lorsque le circuit électronique maître fonctionne avec 5 par exemple des niveaux de tension à 5V et que le circuit électronique esclave fonctionne avec des niveaux de tension à 3.3V, utilisé un diviseur de tension pour réduire la tension des broches de sortie du circuit électronique maître et le rendre par la même compatible avec le circuit électronique esclave. Ce type d'adaptation de niveau de tension est fiable et efficace mais pas adaptatif. En effet, il oblige l'utilisateur à rester avec les niveaux de 10 tensions imposés et donc, il n'est pas possible, sauf nouvelle conception, de modifier les niveaux de tensions des signaux transitant sur le bus de communication de type SPI en temps réel. La présente invention propose un procédé permettant de pallier à une partie des inconvénients de l'art antérieur précité. 15 L'invention propose un procédé de configuration automatique d'un niveau de tension d'un bus de communication de type SPI couplé entre un premier circuit électronique maître et un second circuit électronique esclave, ledit premier circuit électronique maître comportant entre autre une cinquième broche de circuit maître couplée à une cinquième broche de circuit esclave, ladite cinquième broche de circuit 20 maître étant adaptée pour générer un quatrième signal présentant un premier niveau de tension déterminé, une troisième broche de circuit maître couplée à une troisième broche de circuit esclave cette dernière étant adaptée pour générer un deuxième signal présentant un second niveau de tension déterminé, ledit procédé comportant les étapes suivantes : 25 a) désactiver la troisième broche de circuit esclave, b) déterminer le premier niveau de tension du quatrième signal généré par le premier circuit électronique maître et appliqué sur la cinquième broche de circuit esclave, c) fixer le second niveau de tension du deuxième signal en fonction du premier niveau de tension du quatrième signal, 30 d) activer la troisième broche de circuit esclave et y appliquer le deuxième signal avec le second niveau de tension déterminé. L'invention propose par exemple qu'a l'étape c) le second niveau de tension du deuxième signal fixé en fonction du premier niveau de tension du quatrième signal peut prendre N valeurs prédéterminées en fonction d'une première alimentation électrique 35 VIO_pc du premier circuit électronique maître. Il est aussi proposé par exemple qu'a l'étape b), le premier niveau de tension du quatrième signal généré par le premier circuit électronique maître est déterminé en 3 fonction de quatre seuils de tension prédéterminés avec un premier seuil de tension prédéterminé Vseuil_1, un deuxième seuil de tension prédéterminé Vseuil_2, un troisième seuil de tension prédéterminé Vseuil_3 et un quatrième seuil de tension prédéterminé Vseuil_4, et avec en outre Vseuil_1 Pour fixer le niveau de tension, astucieusement, le procédé de l'invention propose par exemple que lorsque le premier niveau de tension du quatrième signal présente une valeur inférieure au premier seuil de tension prédéterminé Vseuil_1 alors, fixer le second niveau de tension du deuxième signal à 0 ; lorsque le premier niveau de tension du quatrième signal présente une valeur supérieure au premier seuil de tension prédéterminé Vseuil_1 mais inférieure au deuxième seuil de tension prédéterminé Vseuil_2 alors, fixer le second niveau de tension du deuxième signal à 1,8V, lorsque le premier niveau de tension du quatrième signal présente une valeur supérieure au deuxième seuil de tension prédéterminé Vseuil_2 mais inférieure au troisième seuil de tension prédéterminé Vseuil_3 alors, fixer le second niveau de tension du deuxième signal à 2,5V, lorsque le premier niveau de tension du quatrième signal présente une valeur supérieure au troisième seuil de tension prédéterminé Vseuil_3 mais inférieure au quatrième seuil de tension prédéterminé Vseuil_4 alors, fixer le second niveau de tension du deuxième signal à 3,3V,et lorsque le premier niveau de tension du quatrième signal présente une valeur supérieure au quatrième seuil de tension prédéterminé Vseuil_4 alors, fixer le second niveau de tension du deuxième signal à 5V. Dans un souci d'amélioration de la détection des niveaux de tensions, en variante il est proposé que les quatre seuils de tension prédéterminés présentent chacun une valeur d'écart supérieur et une valeur d'écart inférieur autour dudit seuil prédéterminé. Par exemple, il est proposé qu'a l'étape b), le premier niveau de tension du quatrième signal généré par le premier circuit électronique maître est considéré que si celui-ci est présent sur la cinquième broche de circuit esclave durant X fronts d'horloge consécutifs d'un signal d'horloge. En variante de réalisation du procédé de l'invention, il est proposé que le premier niveau de tension du quatrième signal généré par le premier circuit électronique maître n'est présent sur la cinquième broche de circuit esclave que durant X fronts d'horloge non consécutifs du signal d'horloge alors la troisième broche de circuit esclave n'est pas activée. Il est aussi proposé par exemple que si le premier niveau de tension du 35 quatrième signal généré par le premier circuit électronique maître n'est présent sur la cinquième broche de circuit esclave durant X fronts d'horloge non consécutifs du signal 4 d'horloge alors la troisième broche de circuit esclave est activée avec un second niveau de tension présentant une valeur égale à 1,8V. Pour améliorer la détection d'un niveau de tension, il est par exemple proposé que la valeur X de fronts d'horloge présente une valeur égale à 5. 5 En variante, par exemple le signal d'horloge présente une fréquence supérieure à une fréquence interne du bus de communication de type SPI. D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés dans lesquels : 10 - La figure 1 illustre un exemple de réalisation de l'invention, - La figure 2 illustre un exemple de signaux utilisé par l'invention, et - La figure 3 illustre un algorigramme du procédé de l'invention. La figure 1 illustre un exemple de réalisation de l'invention. Il y est représenté d'une part un circuit électronique maître 10 et un circuit électronique esclave 20 ; par 15 exemple le circuit électronique maître 10 est un microcontrôleur et le circuit électronique esclave 20 est un ASIC de l'acronyme Anglais « Application-Specific Integrated Circuit ". Le circuit électronique maître 10 présente une première broche de circuit maître 10_1 couplée à une première alimentation électrique VIO_ktc. La première alimention électrique VIO_pc présente par exemple une valeur de 5V (V pour Volt). 20 Comme le sait l'homme de l'art, la première alimentation électrique VIO_pc et plus spécialement la valeur de la première alimention électrique VIO_pc dudit circuit électronique maître 10 conditionne généralement l'amplitude ou les niveaux des tensions des signaux générés par ledit circuit électronique maître 10. Le circuit électronique maître 10 présente en outre, une deuxième broche de 25 circuit maître 10_2, une troisième broche de circuit maître 10_3, une quatrième broche de circuit maître 10_4, et une cinquième broche de circuit maître 10_5. Le circuit électronique esclave 20 comporte une première broche de circuit esclave 20_1 couplée à une seconde alimentation électrique Vdds. La première alimention électrique VIO_pc et la seconde alimentation électrique Vdds ne présentent 30 pas obligatoirement les mêmes valeurs. Par exemple, la seconde alimentation électrique Vdds présente une valeur de 3,3V. En outre, le circuit électronique esclave 20 présente, une deuxième broche de circuit esclave 20_2, une troisième broche de circuit esclave 20_3, une quatrième broche de circuit esclave 20_4, et une cinquième broche de circuit esclave 20_5. Dans un exemple de réalisation préféré de l'invention, la deuxième broche de circuit maître 10_2 est couplée à la deuxième broche de circuit esclave 20_2, la troisième broche de circuit maître 10_3 est couplée à la troisième broche de circuit esclave 20_3, la 5 quatrième broche de circuit maître 10_4 est couplée à la quatrième broche de circuit esclave 20_4, et la cinquième broche de circuit maître 10_5 est couplée à la cinquième broche de circuit esclave 20_5 ; le couplage de ces broches formant un bus de communication 30 de type SPI pour « Synchronous Peripheral Interface » en Anglais. 5 Ainsi, dans cet exemple de réalisation de bus de communication 30 de type SPI, un premier signal nommé « SDI » pour « Serial Data Input » transitera entre la deuxième broche de circuit maître 10_2 et la deuxième broche de circuit esclave 20_2 ; il sera généré par le circuit électronique maître 10. Un deuxième signal nommé « SDO » pour « Serial Data output » transitera entre la troisième broche de circuit maître 10_3 et la 10 troisième broche de circuit esclave 20_3 ; il sera généré par le circuit esclave 20. Un troisième signal nommé « SCK » pour « Serial dock » transitera entre la quatrième broche de circuit maître 10_4 et la quatrième broche de circuit esclave 20_4 ; il sera généré par le circuit maître 10. Enfin, un quatrième signal nommé « CS » pour « Chie Select » qui comme le sait l'homme de l'art est un signal actif à l'état bas ou « 0 » et 15 transitera entre la cinquième broche de circuit maître 10_5 et la cinquième broche de circuit esclave 20_5 ; il sera généré par le circuit électronique maître 10. En variante de réalisation d'autres broches peuvent aussi être utilisées pour le transfert des données du bus de communication 30 de type SPI. Le circuit électronique maître 10 présente par exemple, une sixième broche 20 de circuit maître 10_6 adaptée pour générer un signal à largeur d'impulsion variable nommé aussi « PWM » pour « Pulse VVidht Modulation » en Anglais. La sixième broche de circuit maître 10_6 est en outre, couplée à une sixième broche de circuit esclave 20_6 qui est adaptée pour recevoir ledit signal « PWM Le circuit électronique maître 10 présente en outre une septième broche de 25 circuit maître 10_7 adaptée pour générer un signal nommé « DIA » pour « Directional » en Anglais. La septième broche de circuit maître 10_7 est en outre, couplée à une septième broche de circuit esclave 20_7 et est adaptée pour recevoir ledit signal « DIA ». Les signaux « PWM » et « Dl R » sont des signaux de contrôle. Le circuit électronique esclave 20 comporte des moyens d'horloges 100 30 comprenant une première sortie de moyens d'horloge 100_1 adaptée pour générer un signal d'horloge nommé CLK_100 avec une fréquence et une amplitude programmables et réglables. Le circuit électronique esclave 20 comporte des premiers moyens de comparaison 40 présentant une première entrée de moyens de comparaison 40_1 35 couplée à la cinquième broche de circuit esclave 20_5 et adaptée pour recevoir le quatrième signal « CS ». Les premiers moyens de comparaison 40 comportent en outre, 6 une seconde entrée de moyens de comparaison 40_2 couplée à la première sortie de moyens d'horloge 100_1 et adaptée pour recevoir le signal d'horloge CLK_100. Les premiers moyens de comparaison 40 comportent également. une première sortie de moyens de comparaison 40_3 adaptée pour délivrer un premier signal 5 de comparaison Vcomp, et une seconde sortie de moyens de comparaison 40_4 adaptée pour délivrer un second signal de comparaison EN_10. Les premiers moyens de comparaison 40 comportent un ensemble de circuits électroniques et/ou logiques comme par exemple des comparateurs, des résistances, des capacités et/ou autres bascules afin de réaliser lesdits moyens de comparaison 40. 10 Le circuit électronique esclave 20 comporte également, des deuxièmes moyens de régulation 50 présentant une première entrée de moyens de régulation 50_1 couplée à la première sortie de moyens de comparaison 40_3 et adaptée pour recevoir le premier signal de comparaison Vcomp, une deuxième entrée de moyens de régulation 50_2 couplée à la première broche de circuit esclave 20_1 et adaptée pour 15 recevoir la seconde alimentation électrique Vdds. Les moyens de régulation 50 comportent également une première sortie de moyens de régulation 50_3 couplée à une première entrée de moyens d'activation 70_1 de quatrièmes moyens d'activation 70. La première sortie de moyens de régulation 50_3 est adaptée pour générer un premier signal de régulation nommé VIO. 20 Le circuit électronique esclave 20 comporte des troisièmes moyens de sélection 60 présentant une première entrée de moyens de sélection 60_1 couplée à la seconde sortie de moyens de comparaison 40_4 et adaptée pour recevoir le second signal de comparaison EN_10. Ils comportent aussi, une première sortie de moyens de sélection 60_2 couplée à une seconde entrée de moyens d'activation 70_2. La première 25 sortie de moyens de sélection 60_2 est adaptée pour générer un premier signal de sélection Vselect. Les premiers moyens de comparaison 40 sont adaptés pour comparer un niveau de tension du quatrième signal « CS » provenant de la quatrième broche de circuit maître 10_4 à des seuils de tension prédéterminés. Ainsi, dans un exemple de réalisation, 30 les premiers moyens de comparaison 40 sont adaptés pour comparer le niveau de tension du quatrième signal « CS » à quatre seuils de tension prédéterminés ; avec un premier seuil de tension prédéterminé nommé Vseuil_1, un deuxième seuil de tension prédéterminé nommé Vseuil_2, un troisième seuil de tension prédéterminé nommé Vseuil 3 et enfin un quatrième seuil de tension prédéterminé nommé Vseuil 4. 35 Préférentiellement, Vseuil_1 . Il est ensuite exécuté une quatrième étape e4 consistant en une initialisation de variables de filtrage. Astucieusement, il est utilisé autant de variables de filtrage que 5 d'intervalles de niveaux de tensions possibles. Dans un exemple de réalisation préféré, il est utilisé, une première variable de filtrage 00MPTi_0, une deuxième variable de filtrage COMPTi_1, une troisième variable de filtrage COMPTi_2, une quatrième variable de filtrage COMPTi_3, et une cinquième variable de filtrage COMPTi_4. Il est aussi utilisé une sixième variable de filtrage COMPTo_0, une septième variable de filtrage 10 COMPTo_1, une huitième variable de filtrage COMPTo_2, une neuvième variable de filtrage COMPTo_3, une dixième variable de filtrage COMPTo_4. Par la suite est exécuté une cinquième étape e5 consistant à scruter l'apparition d'un front montant sur le signal d'horloge CLK_100. Par exemple, les premiers moyens de comparaison 40 réalisent la scrutation du signal d'horloge CLK_100. 15 Lorsqu'un front montant est détecté par les premiers moyens de comparaison 40, il est alors exécuté une sixième étape e6. La sixième étape e6 consiste à déterminer un niveau de tension du quatrième signal CS appliqué sur la première entrée de moyens de comparaison 40_1. En d'autres termes, cette étapes e6 a pour but de déterminer le niveau de tension des signaux 20 générés par le circuit électronique maître 10. Pour ce faire, les premiers moyens de comparaison 40 réalisent tout d'abord par exemple une mesure ou une série de mesures du quatrième signal CS. Ce niveau de tension du quatrième signal CS est par la suite comparé à un premier seuil S1 correspondant au premier seuil de tension prédéterminé Vseuil_1 moins epsilon c S3 alors le procédé de l'invention propose le passage à une quatorzième étape e14. Lors de la treizième étape e13, la deuxième variable de filtrage COMPTi_1 est 10 incrémentée de « 1 » avant le passage à une quinzième étape e15. Lors de la quinzième étape e15, la première variable de filtrage COMPTi_0, la troisième variable de filtrage COMPTi_2, la quatrième variable de filtrage COMPTi_3, et la cinquième variable de filtrage COMPTi_4 sont remises à zéro avant le passage à une seizième étape e16. 15 La seizième étape e16 consiste en une comparaison entre la valeur de la deuxième variable de filtrage 00MPTi_1 et la valeur seuil N qui, pour mémoire est égale à 5. Dans le cas où, la valeur de la deuxième variable de filtrage COMPTi_1 est inférieure à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention propose le passage à la cinquième étape e5. Dans le cas où, la valeur de la deuxième variable de filtrage 20 COMPTi _1 est égale à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention passe à une dix-septième étape e17. Ainsi, grâce à l'invention, il est nécessaire d'avoir sur la première entrée de moyens de comparaison 40_1 le quatrième signal OS avec un même niveau de tension durant au moins cinq fronts d'horloge du signal CLK_100. Durant la dix-septième étape e17, la première variable Vthi est initialisée avec 25 la valeur du premier seuil de tension prédéterminé Vseuil_1, c'est-à-dire 1,8V avant le passage à une dix-huitième étape e18. Astucieusement, la dix-septième étape el 7 permet la détermination du seuil de tension de la troisième broche de circuit esclave 20_3 compatible avec un niveau de tension acceptable par le circuit électronique maître 10. La dix-huitième étape e18 consiste en une initialisation à «0 » de la deuxième 30 variable de filtrage 00MPTi_1 avant le passage à la trente-cinquième étape e35. Dans le cas où le quatrième signal OS présente un niveau de tension supérieur au troisième seuil S3 alors durant la quatorzième étape e14, le procédé de l'invention réalise une comparaison dudit niveau de tension du quatrième signal OS mesuré à d'une part un quatrième seuil 54 qui est égal à la valeur du deuxième seuil de 35 tension prédéterminé Vseuil_2 r et d'autre part à un cinquième seuil 55 qui est égal à un troisième seuil de tension prédéterminé Vseuil_3 - e. La valeur du troisième seuil de tension prédéterminé Vseuil_3 est dans un exemple de réalisation de 3,3V. Dans le cas 13 où le niveau de tension du quatrième signal OS est compris entre le quatrième seuil S4 et le cinquième seuil S5, c'est-à-dire S4 OS 55 alors le procédé propose le passage à une dix-neuvième étape e19, et dans le cas où le niveau de tension du quatrième signal OS présente une valeur supérieure au cinquième seuil 55, c'est-à-dire OS > 55 alors le 5 procédé de l'invention propose le passage à une vingt-quatrième étape e24. Lors de la dix-neuvième étape e19, la troisième variable de filtrage COMPTi_2 est incrémentée avant le passage à une vingtième étape e20. Lors de la vingtième étape e20, la première variable de filtrage COMPTi_0, la deuxième variable de filtrage COMPTi_1, la quatrième variable de filtrage COMPTi_3, et 10 la cinquième variable de filtrage COMPTi_4 sont initialisées, c'est-à-dire mises à cc 0 » avant le passage à une vingt-et-unième étape e21. Ainsi, grâce à l'invention, les variations détectées du quatrième signal OS ne sont pas comptabilisées ; en d'autres termes, il est nécessaire que le quatrième signal OS ait été dans la même gamme de niveau de tension durant 5 fronts consécutifs d'horloge du signal CLK_100. 15 La vingt-et-unième étape e21 consiste en une comparaison entre la valeur de la troisième variable de filtrage COMPTi_2 et la valeur seuil N. Dans le cas où la valeur de la troisième variable de filtrage 00MPTi_2 est inférieure à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention propose le passage à la cinquième étape e5. Dans le cas où, la valeur de la troisième variable de filtrage COMPTi_2 est égale à la valeur seuil N, 20 c'est-à-dire 5, alors le procédé de l'invention passe à une vingt-deuxième étape e22. Durant la vingt-deuxième étape e22 la première variable Vthi est initialisée avec la valeur du deuxième seuil de tension prédéterminé Vseuil_2, c'est-à-dire 2,5V avant le passage à une vingt-troisième étape e23. Astucieusement, la vingt-deuxième étape e22 permet la détermination du seuil de tension de la troisième broche de circuit 25 esclave 20_3 compatible avec un niveau de tension acceptable par le circuit électronique maître 10. La vingt-troisième étape e23 consiste en une initialisation à « 0 » de la troisième variable de filtrage COMPTi_2 avant le passage à la trente-cinquième étape e35. 30 Durant la vingt-quatrième étape e24, le procédé de l'invention réalise une comparaison du niveau de tension du quatrième signal OS mesuré à d'une part un sixième seuil S6 qui est égal à la valeur du troisième seuil de tension prédéterminé Vseuil 3 + c et, d'autre part, à un septième seuil 57 qui est égal à un quatrième seuil de tension prédéterminé Vseuil_4 - E. La valeur du quatrième seuil de tension prédéterminé 35 Vseuil_4 est dans un exemple de réalisation de 5V. Dans le cas où, le niveau de tension du quatrième signal OS est compris entre le sixième seuil S6 et le septième seuil S7, c'est-à-dire 56 OS 57 alors le procédé propose le passage à une vingt-cinquième 14 étape e25, et dans le cas où le niveau de tension du quatrième signal CS présente une valeur supérieure au septième seuil S7, c'est-à-dire CS> S7 alors le procédé de l'invention propose le passage à une trentième étape e30. Lors de la vingt-cinquième étape e25, la quatrième variable de filtrage 5 COMPTi_3 est incrémentée avant le passage à une vingt-sixième étape e26. Lors de la vingt-sixième étape e26, la première variable de filtrage COMPTi_0, la deuxième variable de filtrage COMPTi_1, la troisième variable de filtrage COMPTi_2, et la cinquième variable de filtrage COMPTi_4 sont initialisées, c'est-à-dire mises à cc 0 » avant le passage à une vingt-septième étape e27. 10 La vingt-septième étape e27consiste en une comparaison entre la valeur de la quatrième variable de filtrage COMPTi_3 et la valeur seuil N. Dans le cas où, la valeur de la quatrième variable de filtrage COMPTi_3 est inférieure à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention propose le passage à la cinquième étape e5. Dans le cas où, la valeur de la quatrième variable de filtrage COMPTi_3 est égale à la valeur 15 seuil N, alors le procédé de l'invention passe à une vingt-huitième étape e28. Durant la vingt-huitième étape e28, la première variable Vthi est initialisée avec la valeur du troisième seuil de tension prédéterminé Vseuil_3, c'est-à-dire 3,3V avant le passage à une vingt-neuvième étape e29. La vingt-neuvième étape e29 consiste en une initialisation à « 0 » de la 20 quatrième variable de filtrage COMPTi_3 avant le passage à une trente-cinquième étape e35. Durant la trentième étape e30, la cinquième variable de filtrage COMPTi_4 est incrémentée avant le passage à une trente-et-unième étape e31. Lors de la trente-et-unième étape e31, la première variable de filtrage 25 00MPTi_0, la deuxième variable de filtrage COMPTi_1, la troisième variable de filtrage COMPTi_2, et la quatrième variable de filtrage COMPTi_3 sont initialisées, c'est-à-dire mises à 53 alors le procédé de l'invention propose le passage à une cinquante-et-unième étape e51. 35 Lors de quarante-sixième étape e46, la septième variable de filtrage COMPTo_1, est incrémentée avant le passage à une quarante-septième étape e47. 17 Lors de la quarante-septième étape e47, la sixième variable de filtrage COMPTo_0, la huitième variable de filtrage COMPTo_2, la neuvième variable de filtrage COMPTo_3, la dixième variable de filtrage COMPTo_4 sont initialisées, c'est-à-dire remise à « 0 » avant le passage à une quarante-huitième étape e48. 5 La quarante-huitième étape e48 consiste en une comparaison entre la valeur de la septième variable de filtrage COMPT0_1 et la valeur seuil N (égale à 5). Dans le cas où la valeur de la septième variable de filtrage COMPTo_1 est inférieure à la valeur seuil N alors le procédé de l'invention propose le passage à la cinquième étape e5. Dans le cas où, la valeur de la septième variable de filtrage COMPTo_1 est égale à la valeur seuil N, 10 alors le procédé de l'invention passe à une quarante-neuvième étape e49. Durant la quarante-neuvième étape e49, la seconde variable Vtho est initialisée avec la valeur du premier seuil de tension prédéterminé Vseuil_1, c'est-à-dire 1,8V avant le passage à une cinquantième étape e50. La cinquantième étape e50 consiste en une initialisation à « 0 » de septième 15 variable de filtrage COMPTo_1 avant le passage à une soixante huitième étape e68. Durant la cinquante-et-unième étape e51, le procédé de l'invention réalise une comparaison du niveau de tension du quatrième signal CS mesuré à d'une part le quatrième seuil S4 qui est égal à la valeur du deuxième seuil de tension prédéterminé Vseuil_2 + c et d'autre part au cinquième seuil S5 qui est égal à un troisième seuil de 20 tension prédéterminé Vseuil_3 - a La valeur du troisième seuil de tension prédéterminé Vseuil_3 est dans un exemple de réalisation de 3,3V. Dans le cas où le niveau de tension du quatrième signal OS est compris entre le quatrième seuil S4 et le cinquième seuil S5, c'est-à-dire S4 5 OS É S5 alors le procédé propose le passage à une cinquante-deuxième étape e52, et dans le cas où le niveau de tension du quatrième signal OS présente une 25 valeur supérieure au cinquième seuil S5, c'est-à-dire OS> S5 alors le procédé de l'invention propose le passage à une cinquante-septième étape e57. Lors de la cinquante-deuxième étape e52, la huitième variable de filtrage COMPTo_2 est incrémentée avant le passage à une cinquante-troisième étape e53. Lors de la cinquante-troisième étape e53, la sixième variable de filtrage 30 COMPTo_0, la septième variable de filtrage COMPTo_1 la neuvième variable de filtrage COMPTo_3, la dixième variable de filtrage COMPTo_4 sont initialisées, c'est-à-dire remise à « 0 » avant le passage à une cinquante-quatrième étape e54. La cinquante-quatrième étape e54 consiste en une comparaison entre la valeur de la huitième variable de filtrage COMPTo_2 et la valeur seuil N. Dans le cas où 35 la valeur de la huitième variable de filtrage COMPTo_2 est inférieure à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention propose le passage à la cinquième étape e5. Dans le cas où, la valeur de la huitième variable de filtrage COMPTo_2 est égale à la 18 valeur seuil N, alors le procédé de l'invention passe à une cinquante-cinquième étape e55. Durant la cinquante-cinquième étape e55, la seconde variable Vtho est initialisée avec la valeur du deuxième seuil de tension prédéterminé Vseuil_2, c'est-à5 dire 2,5V avant le passage à une cinquante-sixième étape e56. La cinquante-sixième étape e56, consiste en une initialisation à « 0 » de la huitième variable de filtrage COMPTo_2 avant le passage à la soixante-huitième étape e68. Durant la cinquante-septième étape e57, le procédé de l'invention réalise une 10 comparaison du niveau de tension du quatrième signal OS mesuré à d'une part au sixième seuil S6 qui est égal à la valeur du troisième seuil de tension prédéterminé Vseuil_3 + e et d'autre part au septième seuil S7 qui est égal à un quatrième seuil de tension prédéterminé Vseuil_4 - e. La valeur du quatrième seuil de tension prédéterminé Vseuil_4 est dans un exemple de réalisation de 5V. Dans le cas où, le niveau de tension 15 du quatrième signal OS est compris entre le sixième seuil S6 et le septième seuil S7, c'est-à-dire S6 OS 5 57 alors le procédé exécute une cinquante-huitième étape e58, et dans le cas où le niveau de tension du quatrième signal OS présente une valeur supérieure au septième seuil S7, c'est-à-dire OS> S7 alors le procédé de l'invention propose le passage à une soixante-troisième étape e63. 20 Lors de la cinquante-huitième étape e58, la neuvième variable de filtrage COMPTo_3 est incrémentée avant le passage à une cinquante-neuvième étape e59. Lors de la cinquante-neuvième étape e59, la sixième variable de filtrage COMPTo_0, la septième variable de filtrage COMPTo_l , la huitième variable de filtrage COMPTo_2, la dixième variable de filtrage COMPTo_4, sont initialisées, c'est-à-dire 25 mises à « 0 » avant le passage à une soixantième étape e60. La soixantième étape e60 consiste en une comparaison entre la valeur de la neuvième variable de filtrage COMPTo_3 et la valeur seuil N qui pour mémoire est égale à 5. Dans le cas où la valeur de la neuvième variable de filtrage COMPTo_3 est inférieure à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention propose le passage à la 30 cinquième étape e5. Dans le cas où, la valeur de la neuvième variable de filtrage COMPTo_3 est égale à la valeur seuil N, c'est-à-dire 5, alors le procédé de l'invention passe à une soixante et unième étape e61. Durant la soixante et-unième étape e61, la seconde variable Vtho est initialisée avec la valeur du troisième seuil de tension prédéterminé Vseuil_3, c'est-à35 dire 3,3V avant le passage à une soixante deuxième étape e62. 19 La soixante deuxième étape e62 consiste en une initialisation à c >. Ainsi, la valeur du premier signal de régulation nommé VIO et plus particulièrement sont niveau de tension est activé et présent sur la troisième broche de circuit esclave 20_3 correspondant à un niveau de 10 tension le plus faible et donc adéquat et admissible pour le premier circuit maître 10. Grâce à l'invention, il est possible de contrôler le niveau de tension sur la troisième broche de circuit esclave correspondant au deuxième signal nommé « SDO » du bus de communication de type SPI permettant une auto-configuration du niveau de tension en fonction du niveau de tension acceptable par le premier circuit électronique 15 maître en temps réel et de façon continue. Bien entendu, la présente invention ne se limite pas au mode de réalisation préféré décrit ci-dessus et illustré sur le dessin et aux variantes de réalisation évoquées mais s'étend à toutes les variantes à la portée de l'homme REVENDICATIONS1. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI couplé entre un premier circuit électronique maître (10) et un second circuit électronique esclave (20), ledit premier circuit électronique maître (10) comportant entre autre une cinquième broche de circuit maître (10_5) couplée à une 5 cinquième broche de circuit esclave (20_5), ladite cinquième broche de circuit maître (10_5) étant adaptée pour générer un quatrième signal (OS) présentant un premier niveau de tension déterminé, une troisième broche de circuit maître (10_3) couplée à une troisième broche de circuit esclave (20_3) cette dernière étant adaptée pour générer un deuxième signal (SDO) présentant un second niveau de tension déterminé, ledit procédé 10 comportant les étapes suivantes : a) désactiver la troisième broche de circuit esclave (20_3), b) déterminer le premier niveau de tension du quatrième signal (OS) généré par le premier circuit électronique maître (10) et appliqué sur la cinquième broche de circuit esclave (20 5), 15 c) fixer le second niveau de tension du deuxième signal (SDO) en fonction du premier niveau de tension du quatrième signal (OS), d) activer la troisième broche de circuit esclave (20_3) et y appliquer le deuxième signal (SDO) avec le second niveau de tension déterminé. 2. Procédé de configuration automatique d'un niveau de tension d'un bus de 20 communication (30) de type SPI selon la revendication 1 dans lequel au c) le second niveau de tension du deuxième signal (SDO) fixé en fonction du premier niveau de tension du quatrième signal (OS) peut prendre N valeurs prédéterminées en fonction d'une première alimentation électrique VIO_pc du premier circuit électronique maître (10). 3. Procédé de configuration automatique d'un niveau de tension d'un bus de 25 communication (30) de type SPI selon la revendication 1 dans lequel au b), le premier niveau de tension du quatrième signal (OS) généré par le premier circuit électronique maître (10) est déterminé en fonction de quatre seuils de tension prédéterminés avec un premier seuil de tension prédéterminé Vseuil_1, un deuxième seuil de tension prédéterminé Vseuil_2, un troisième seuil de tension prédéterminé Vseuil_3 et un 30 quatrième seuil de tension prédéterminé Vseuil_4, et avec en outre Vseuil_1 4. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon la revendication 3 dans lequel : 22 - lorsque le premier niveau de tension du quatrième signal (OS) présente une valeur inférieure au premier seuil de tension prédéterminé Vseuil_1 alors, fixer le second niveau de tension du deuxième signal (SDO) à 0, - lorsque le premier niveau de tension du quatrième signal (OS) présente une valeur supérieure au premier seuil de tension prédéterminé Vseuil_1 mais inférieure au deuxième seuil de tension prédéterminé Vseuil_2 alors, fixer le second niveau de tension du deuxième signal (SDO) à 1,8V, - lorsque le premier niveau de tension du quatrième signal (OS) présente une valeur supérieure au deuxième seuil de tension prédéterminé Vseuil_2 mais inférieure au troisième seuil de tension prédéterminé Vseuil_3 alors, fixer le second niveau de tension du deuxième signal (SDO) à 2,5V, - lorsque le premier niveau de tension du quatrième signal (OS) présente une valeur supérieure au troisième seuil de tension prédéterminé Vseuil_3 mais inférieure au quatrième seuil de tension prédéterminé Vseuil_4 alors, fixer le second niveau de tension du deuxième signal (SDO) à 3,3V,et - lorsque le premier niveau de tension du quatrième signal (OS) présente une valeur supérieure au quatrième seuil de tension prédéterminé Vseuil_4 alors, fixer le second niveau de tension du deuxième signal (SDO) à 5V. 5. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon la revendication 4 dans lequel les quatre seuils de tension prédéterminés présentent chacun une valeur d'écart (+E) supérieur et une valeur d'écart (-E) inférieur autour dudit seuil prédéterminé. 6. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon la revendication 1 dans lequel au b), le premier niveau de tension du quatrième signal (OS) généré par le premier circuit électronique maître (10) est considéré que si celui-ci est présent sur la cinquième broche de circuit esclave (20_5) durant X fronts d'horloge consécutifs d'un signal d'horloge (CLK_100). 7. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon la revendication 6 dans lequel si le premier niveau de tension du quatrième signal (CS) généré par le premier circuit électronique maître (10) n'est présent sur la cinquième broche de circuit esclave (20_5) que durant X fronts d'horloge non consécutifs du signal d'horloge (CLK_100) alors la troisième broche de circuit esclave (20_3) n'est pas activée. 23 8. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon la revendication 6 dans lequel si le premier niveau de tension du quatrième signal (CS) généré par le premier circuit électronique maître (10) n'est présent sur la cinquième broche de circuit esclave (20_5) durant X fronts d'horloge 5 non consécutifs du signal d'horloge (CLK_100) alors la troisième broche de circuit esclave (20_3) est activée avec un second niveau de tension présentant une valeur égale à 1,8V. 9. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon la revendication 6 ou 7 dans lequel la valeur X de /0 fronts d'horloge présente une valeur égale à 5. 10. Procédé de configuration automatique d'un niveau de tension d'un bus de communication (30) de type SPI selon l'une quelconque des revendications 6 à 9 dans lequel le signal d'horloge (CLK_100) présente une fréquence supérieure à une fréquence interne du bus de communication (30) de type SPI.