FR 3092699 A1 20200814 FR 1901379 A 20190212 Description Titre de l'invention : Dispositif semiconducteur de thyristor et procédé de fabrication correspondant [0001] Des modes de réalisation et mise en oeuvre concernent les dispositifs semicon- ducteurs de thyristor, et les procédés de fabrication de tels dispositifs. [0002] Un thyristor est un dispositif semiconducteur comprenant typiquement quatre régions semiconductrices, alternativement dopées N et P. Le thyristor est parfois dénommé redresseur silicium commandé » ou SCR pour « Silicon Controlled Rectifier » selon la terminologie anglaise usuelle. [0003] Des thyristors peuvent être utilisés comme élément de protection contre des décharges électrostatiques dans les circuits intégrés. Des décharges électrostatiques peuvent se produire sur des terminaux de connexion des circuits intégrés, tels que des plaques de soudure ou des broches, lors d'une fabrication ou d'une manutention des circuits intégrés. [0004] La protection contre les décharges électrostatiques nécessite typiquement une grande capacité d'écoulement de courant afin d'assurer une bonne protection des circuits intégrés. Cela sc traduit par une empreinte surfacique importante des conceptions classiques de structure de protection contre les décharges électrostatiques. [0005] 11 est souhaitable d'utiliser des dispositifs efficaces pour la protection contre les décharges électrostatiques et ayant une empreinte surfacique minimale. [0006] Selon un aspect il est proposé un circuit intégré comprenant un substrat ayant und face avant et au moins un dispositif semiconducteur de thyristor situé dans et sur le substrat et comportant une région d'anode, und première région de base et une deuxième région de base ayant des types de conductivité opposés, et une région de cathode, toutes superposées le long d'un axe perpendiculaire à ladite face avant. [0007] La superposition des quatre régions semiconductrices du thyristor le long d'un unique axe perpendiculaire à la face avant permet d'éviter l'usage d'une zone latérale pour y loger l'une de ces régions. Lc dispositif selon cet aspect permet ainsi de réduire la surface utilisée par un thyristor, sans pour autant perdre en performance, notamment pour la protection contre les décharges électrostatiques. [0008] Cela est d'une part avantageux en matière de coûts. [0009] La réduction de la taille du dispositif semiconducteur permet également de limiter les fuites de courant en régime bloqué, et ainsi réduire la consommation d'énergie. [0010] En outre, la structure verticale du dispositif semiconducteur permet de localiser les régions actives du thyristor et ainsi de réduire sa capacité parasite. Ainsi, le dispositif peut être connecté à des noeuds sensibles aux effets capacitifs parasites, tels que des 2 noeuds acheminant des signaux radiofréquences. [0011] Selon un mode de réalisation, la première région de hase est située entre la région d'anode et la face avant du substrat. [0012] Ainsi, la première région de hase est naturellement isolée d'un substrat semi- conducteur ou d'un caisson semiconducteur et permet d'éviter des déclenchements intempestifs du thyristor. En effet, la région de hase permet de moduler le déclenchement à l'état passant du thyristor, ainsi, des polarisations parasites, provenant par exemple du substrat ou du caisson, peuvent causer des déclenchements intempestifs sont évitées. [0013] Par exemple, la première région de hase est isolée latéralement de la région d'anode par une région diélectrique, telle que par exemple une région d'isolation latérale du type tranchée d'isolation peu profonde, ayant par exemple une forme d'anneau. [0014] Selon un mode de réalisation, la deuxième région de hase et la région de cathode sont situées au-dessus de la face avant du substrat, la deuxième région de hase étant située entre la première région de hase et la région de cathode. [0015] Selon un mode de réalisation, la région d'anode et la deuxième région de hase comportent du silicium dopé de type P, la première région de hase et la région de cathode comportent du silicium dopé de type N. [0016] Selon un mode de réalisation, le circuit intégré comporte en outre un circuit-coeur configuré pour exécuter des tâches fonctionnelles du circuit intégré, et des terminaux de connexion reliés au circuit-coeur tels que des lignes de métal, au moins un premier terminal de connexion étant destiné à recevoir une tension d'alimentation lors du fonctionnement du circuit intégré et au moins un deuxième terminal de connexion étant destiné à recevoir une tension de référence lors du fonctionnement du circuit intégré, et comporte respectivement au moins un montage comportant un dispositif semiconducteur de thyristor, chaque montage étant couplé entre ledit au moins un premier terminal de connexion et ledit au moins un deuxième terminal de connexion, et chaque montage étant configuré pour protéger le circuit-coeur contre des décharges électrostatiques sur lesdits terminaux de connexion. [0017] Le circuit intégré peut aussi comprendre en outre au moins un troisième terminal de connexion destiné à acheminer des signaux d'entrée-sortie lors du fonctionnement du circuit intégré, et respectivement au moins un autre montage comportant un dispositif semiconducteur de thyristor, chaque autre montage étant couplé entre ledit au moins un troisième terminal de connexion et ledit au moins un premier terminal de connexion ou ledit au moins un deuxième terminal de connexion, et chaque autre montage étant configuré pour protéger le circuit-coeur contre des décharges électrostatiques sur lesdits terminaux de connexion. [0018] Par exemple, et comme mentionné précédemment, des terminaux de connexion 3 destinés à acheminer des signaux sensibles tels que des signaux radiofréquences peuvent être protégés contre les décharges électrostatiques par un tel dispositif de thyristor, sans dégrader les performances du circuit intégré. [0019] Selon un autre aspect, il est proposé un procédé de fabrication d'un circuit intégré comprenant une formation d'un dispositif semiconducteur de thyristor dans et sur un substrat du circuit intégré ayant une face avant, la formation du dispositif semiconducteur de thyristor comprenant une formation d'une région d'anode, une formation d'une première région de hase, une formation d'une deuxième région de hase, la première région de base et la deuxième région de hase ayant des types de conductivité opposés, et une formation d'une région de cathode, arrangées de sorte que la région d'anode, la première région de hase, la deuxième région de hase, et la région de cathode sont toutes superposées le long d'un axe perpendiculaire à la face avant. [0020] Selon un mode de mise en oeuvre, la formation de la première région de hase comprend une implantation de dopants dans une partie de la région d'anode située entre le reste de la région d'anode et la face avant. [0021] Selon un mode de mise en oeuvre, la formation de la première région de hase comprend en outre une formation d'une région diélectrique isolant latéralement ladite première région de hase de ladite région d'anode. [0022] Selon un mode de mise en oeuvre, la formation de la deuxième région de hase comprend une formation d'une couche semiconductrice au-dessus de la face avant, par exemple par épitaxie, et la formation de la région de cathode comprend une formation d'une autre couche semiconductrice au-dessus de couche semiconductrice de la deuxième région de base, par exemple par épitaxie également. [0023] Selon un mode de mise en oeuvre, la formation de la région d'anode et la formation de la deuxième région de base comprennent chacune une formation de silicium dopé de type P, et dans lequel la formation de la première région de base et la formation de la région de cathode comprennent chacune une formation de silicium dopé de type N. [0024] Selon un mode de mise en oeuvre, le procédé peut comprendre en outre une fa- brication de transistors bipolaires du type npn et du type pnp, dans lequel : - ladite formation de la région d'anode est inclue à une étape de formation d'une région de collecteur de la fabrication des transistors bipolaires du type pnp, - ladite formation de la première région de base est inclue à une étape de formation d'une région de base de la fabrication des transistors bipolaires du type pnp, - ladite formation de la deuxième région de base est inclue à une étape de formation d'une région d'émetteur de la fabrication des transistors bipolaires du type pnp, ou bien à une étape de formation d'une région de base de la fabrication des transistors bipolaires du type npn, et - ladite formation de la région de cathode est inclue à une étape de formation d'une région d'émetteur de la fabrication des transistors bipolaires du type npn. [0025] Cc mode de mise en oeuvre permet de fabriquer « gratuitement » le dispositif de thyristor, en parallèle d'une fabrication de transistors bipolaires de type pnp et de type npn, par exemple déjà prévue dans le cadre d'une technologie bipolaire ou d'une technologie bipolaire et complémentaire « BiCMOS ». [0026] Selon un mode de mise en oeuvre, le procédé comprend en outre une fabrication d'un circuit-coeur destiné à exécuter des tâches fonctionnelles du circuit intégré, et une formation de terminaux de connexion reliés au circuit-coeur, tels que des lignes de métal, comprenant au moins un premier terminal de connexion destiné à recevoir une tension d'alimentation lors du fonctionnement du circuit intégré et au moins un deuxième terminal de connexion destiné à recevoir une tension de référence lors du fonctionnement du circuit intégré, et ladite formation d'au moins un dispositif semiconducteur de thyristor comprend une formation de respectivement au moins un couplage d'un dispositif semiconducteur de thyristor entre ledit au moins un premier terminal de connexion et ledit au moins un deuxième terminal de connexion, pour protéger le circuit-coeur contre des décharges électrostatiques sur lesdits terminaux de connexion. [0027] La formation des terminaux de connexion peut aussi comprendre une formation d'au moins un troisième terminal de connexion destiné à acheminer des signaux d'entrée-sortie lors du fonctionnement du circuit intégré, et ladite formation d'au moins un dispositif semiconducteur de thyristor peut comprendre une formation de respectivement au moins un autre couplage d'un dispositif semiconducteur de thyristor entre ledit au moins un troisième terminal de connexion et ledit au moins un premier terminal de connexion ou ledit au moins un deuxième terminal de connexion, pour protéger le circuit-coeur contre des décharges électrostatiques sur lesdits terminaux de connexion. [0028] D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : [0029] [fig.1] représente un exemple de réalisation de l'invention ; [0030] [fig.2] représente un exemple de réalisation de l'invention ; [0031] [fig.3] représente un exemple de réalisation de l'invention ; [0032] [fig.4] représente un exemple de mise en oeuvre de l'invention. [0033] La figure 1 représente un dispositif semiconducteur de thyristor THY comportant une borne d'anode AN, un borne de cathode CA, ainsi qu'une borne de base NB de type N et une borne de base PB de type P. [0034] Les bornes de bases NB, PB sont typiquement appelées « gâchettes » en relation avec l'effet de commande du déclenchement du régime passant en fonction de la pola- risation des homes de hases NB, PG. [0035] La figure 2 représente une vue en coupe d'un circuit intégré CI comportant un exemple de réalisation d'un dispositif semiconducteur de thyristor THY, formé dans une partie du circuit intégré communément désigné par l'homme du métier par l'acronyme anglosaxon « FEOL » (pour « Front End Of Line »). [0036] Le dispositif semiconducteur de thyristor THY est formé dans et sur un substrat se- miconducteur PSUB qui comporte une face avant FA. [0037] Chacune des homes AN, NB, PB, CA du thyristor THY comporte par exemple un contact métallique destiné à des interconnexions, électriquement couplé à une région semiconductrice respective par exemple via une pellicule de siliciure de métal. [0038] Ainsi, la borne d'anode AN est couplée à une région semiconductrice d'anode Pl, dopée de type P, la borne de hase NB est couplée à une première région de hase N1, dopée de type N, la borne de base PB est couplée à une deuxième région de hase P2, dopée de type P, et la borne de cathode CA est couplée à une région de cathode N2 semiconductrice, dopée de type N. [0039] Ainsi, la région d'anode Pl , la première région de hase N1, la deuxième région de hase P2, et la région de cathode N2 sont toutes superposées le long d'un axe Zi perpendiculaire à la face avant FA. [0040] Ci-après on désignera un axe perpendiculaire à la face avant FA par les termes d'axe vertical ou de droite verticale. Les termes relatifs du sens vertical, tels que dessus, sur, et dessous, sous, font tous référence à une orientation dans laquelle le volume du substrat PSUB est situé en dessous de la face avant FA, et l'extérieur du substrat PSUB le long de l'axe vertical Zi est situé au-dessus de la face avant FA. [0041] Les régions semiconductrices sont bien entendu superposées une-à-une sur une surface respective, et il existe au moins une portion de chaque surface superposée (le long d'un axe vertical) avec au moins une portion de chacune des autres surfaces. [0042] Ainsi le dispositif semiconducteur de thyristor THY comporte, de la borne d'anode AN à la borne de cathode CA, une première jonction pn en la région d'anode Pl et la première région de base NI, une deuxième jonction pn entre la première région de base Ni et la deuxième région de base P2, et une troisième jonction pn entre la deuxième région de base P2 et la région de cathode N2. Chaque jonction pn est, au moins en partie, superposée à toutes les autres jonctions pn le long d'un axe vertical Zi. [0043] La région d'anode PI peut être formée dans une partie supérieure du substrat PSUB, au niveau de la face avant FA, par une implantation de dopants. [0044] Par exemple, la première région de base Ni est située dans un espace inclus dans une partie supérieure de la région d'anode PI, par implantation de dopants d'un type de conductivité opposée (type N) au type de conductivité de la région d'anode (type P). La première région de base NI est ainsi située entre la région d'anode Pl et la face 6 avant FA du substrat. [0045] La première région de hase NI est avantageusement isolée latéralement de la région d'anode PI par une région diélectrique Sn La région diélectrique peut ainsi avoir une forme d'anneau (vu du dessus) encadrant la première région de hase N1 . La région diélectrique STI peut être formée classiquement par un procédé de tranchées d'isolation peu profondes. [0046] La deuxième région de hase P2 comprend une couche reposant sur une portion de la surface de la première région de hase Ni située au niveau de la face avant FA, à l'intérieur de la délimitation de la région diélectrique STI. Lc reste de la surface de la première région de hase NI permet d'y former le contact de la home de hase respective NB. [0047] La région de cathode N2 comprend une couche reposant sur une portion de la surface supérieure de la deuxième région de hase P2. Le reste de la surface de la deuxième région de hase P2 permet d'y former le contact de la home de hase respective PB. [0048] La deuxième région de hase P2 et la région de cathode N2 sont ainsi situées au- dessus de la face avant FA du substrat PSUB, la deuxième région de hase P2 étant située entre la face avant FA et la région de cathode N2. [0049] Des éléments d'isolation électriques, tels que des espaccurs, sont formés sur les flancs des couches formées au-dessus de la face avant FA (P2, N2) pour assurer une isolation électrique des différentes homes (non-représentés). [0050] Des couches diélectriques peuvent être disposées entre lesdites régions semicon- ductrices superposées le long d'un axe vertical Zi, afin de par exemple définir des ouvertures des jonctions pn, et/ou dans le cadre d'une réutilisation d'étapes de procédé déjà prévue pour la foimation d'autres dispositifs semiconducteurs, tels que des transistors bipolaires de type pnp et npn. On se référera à cet égard à la suite en relation avec la figure 4. [0051] Par ailleurs, le dispositif semiconducteur de thyristor THY est formé dans une partie du substrat PSUB (type P) comportant un caisson NW de conductivité opposée (type N) afin d'assurer une isolation électrique avec le reste du substrat PSUB. Le caisson NW peut comporter une borne de polarisation IS, par exemple destinée à recevoir un potentiel positif, pour améliorer l'effet d'isolation électrique. [0052] La structure verticale du dispositif semiconducteur de thyristor THY permet de réduire l'encombrement surfacique du dispositif [0053] En outre, on remarquera que la structure verticale de thyristor THY permet de séparer les régions de bases Ni, P2 du substrat PSUB, et dans cet exemple, du caisson NW. En effet, la jonction pn entre le caisson NW et la région d'anode AN isole électriquement la première région de base NI du caisson NW. La deuxième région de base PB est de même écartée du caisson NW et en est électriquement isolée. Ainsi, 7 d'éventuelles perturbations provenant du substrat PSUB ou du caisson NW sont hors d'atteinte des régions de hases NB, PB, contrairement aux conceptions classiques dans lesquelles typiquement au moins une région semiconductrice est située latéralement à l'écart des autres. [0054] La réduction de la taille du dispositif, outre l'avantage en matière d'encombrement, permet notamment de limiter les fuites de courant en régime bloqué et ainsi de réduire la consommation d'énergie, et d'introduire une capacité parasite minime aux bornes du dispositif. [0055] La figure 3 représente circuit intégré CI comportant des terminaux de connexion Vddl, Vdd2, 101, 102, Vssl Vss2. Par exemple lesdits terminaux de connexion sont des plaques de soudure ou des broches pour connecter le circuit intégré CI avec l'extérieur. [0056] Le circuit intégré CI comporte également un coeur CO, ou circuit-coeur, relié aux terminaux, et permettant l'exécution de tâches mettant en oeuvre la ou les fonction(s) du circuit intégré CI. [0057] Par exemple, les terminaux de connexion peuvent comprendre des premiers terminaux de connexion Vddl. Vdd2 destinés à recevoir des tensions d'alimentations lors d'une mise en fonctionnement du circuit intégré CI. [0058] De même, des deuxièmes terminaux de connexion Vssl, Vss2 sont destinés à recevoir des tensions de référence, typiquement la masse, lors d'une mise en fonctionnement du circuit intégré CI. [0059] En outre, des troisièmes terminaux de connexion I01, 102 sont destinés à acheminer des signaux d'entrée-sortie lors du fonctionnement du circuit intégré CI. [0060] Par exemple les signaux d'entrée-sortie peuvent être des signaux destinés à une com- munication sur un bus de circuit intégré ou bien à des communications radiofréquences. [0061] Le circuit intégré CI comprend en outre des montages ESD configurés pour protéger le circuit-coeur CO contre des décharges électrostatiques sur chaque terminal de connexion. [0062] Les montages de protection contre les décharges électrostatiques ESD comportent chacun un dispositif semiconducteur de thyristor THY tel que décrits précédemment en relation avec les figures 1 et 2. [0063] Par exemple, un montage de protection contre les décharges électrostatiques ESD peut comporter un dispositif semiconducteur de thyristor THY. L'effet bidirectionnel de la protection peut être obtenu, par exemple mais non limitativement, en connectant une diode en parallèle au dispositif semiconducteur de thyristor THY. [0064] Les montages de protection contre les décharges électrostatiques ESD peuvent par exemple être connectés entre les terminaux destinés à recevoir une tension 8 d'alimentation Vddl, Vdd2 et les terminaux destinés à recevoir une tension de référence Vssl, Vss2, ainsi qu'entre les terminaux destinés à acheminer des signaux d'entrée-sortie 101,102 et les terminaux destinés à recevoir une tension d'alimentation Vddl, Vdd2 ou une tension de référence Vssl, Vss2. [0065] Du fait de la faible capacité parasite des dispositifs de thyristors THY mentionnée précédemment, les terminaux destinés à acheminer des signaux d'entrée-sortie 101, 102 peuvent être destinés à acheminer des signaux sensibles tels que des signaux radiofréquences, sans que la présence des thyristors THY ne dégrade les performances du circuit intégré Cl. [0066] Du fait de la petite taille des dispositifs semiconducteurs de thyristor THY incorporé au circuit intégré Cl, la taille globale du circuit intégré peut être réduite, ou l'espace disponible pour la réalisation du circuit-coeur CO peut être augmentée. [0067] Les bornes de bases NB, PB peuvent éventuellement être polarisées, par exemple via des montages résistifs, pour ajuster la tension de déclenchement des thyristors THY à une valeur souhaitée. [0068] La figure 4 illustre un exemple de mise en oeuvre d'un circuit intégré Cl comprenant une formation d'au moins un dispositif semiconducteur de thyristor THY, du type de celui décrit précédemment en relation avec les figures 1 à 3, dans et sur un substrat PSUB du circuit intégré ayant une face avant FA. [0069] L'exemple illustré par la figure 4 est avantageusement mis en oeuvre simultanément avec des étapes de formations de transistors bipolaires du type pnp BTpnp et du type npn BTnpn formés sur un même substrat semiconducteur PSUB. Les transistors bipolaires BTpnp et BTnpn peuvent être indifféremment des transistors bipolaires à hétérojonction ou à homojonction. [0070] Lors d'une étape initiale 400, des formations de caissons tels que le caisson NW décrit précédemment en relation avec la figure 2, ainsi que par exemple la fabrication de régions d'isolation latérale (par exemple du type tranchées d'isolation peu profondes) peuvent être faites. Par exemple, une région diélectrique (STI) délimitant latéralement la future première région de base N1 de la future région d'anode Pl peut être formée pendant l'étape de fabrication de régions d'isolation latérale. [0071] La fabrication du (au moins un) thyristor THY peut ainsi comprendre : [0072] - Une formation 401 de la région d'anode Pl inclue à une étape de formation 411 d'une région de collecteur Cpnp de la fabrication des transistors BTpnp. Les formations 401,411 comprennent par exemple des implantations de dopants de type P dans un caisson NW. La région d'anode Pl et la région de collecteur Cpnp peuvent éventuellement être formées directement par le substrat PSUB en tant que tel. [0073] - Une formation 403 de la première région de base Ni inclue à une étape de formation 413 d'une région de base Bpnp de la fabrication des transistors BTpnp. Les 9 formations 403, 413 comprennent par exemple une implantation de dopants, dans un espace inclus dans une partie supérieure de la région d'anode Pl ou respectivement du collecteur Cpnp. [0074] - Une formation 405 de la deuxième région de hase P2 inclue à une étape de formation 415 d'une région de hase Bnpn de la fabrication des transistors BTnpn ou inclue à une étape de formation 425 d'une région d'émetteur Epnp de la fabrication des transistors BTpnp. Les formations 405, 415, 425 peuvent comprendre une épitaxie de silicium intrinsèque et un dépôt de silicium extrinsèque (c'est-à-dire du silicium dopé), suivi d'une gravure des parties non-utiles du silicium déposé. [0075] - Une formation 407 de la région de cathode N2 inclue à une étape de formation 427 d'une région d'émetteur Enpn de la fabrication des transistors BTnpn. Les formations 407, 427 peuvent comprendre une épitaxic de silicium extrinsèque, suivie d'un retrait par gravure des parties non-utiles du silicium déposé. [0076] Bien entendu, les formations 401, 403, 405, 407 des différentes régions semicon- ductrices du thyristor THY sont arrangées de sorte que la région d'anode Pl, la première région de hase NE la deuxième région de hase P2, et la région de cathode N2 sont toutes superposées le long d'un axe (Zi) perpendiculaire à la face avant (FA). [0077] Ensuite, des étapes suivantes et de finalisation 450 peuvent comprendre notamment les formations des contacts sur les régions semiconductrices respectives du thyristor THY ainsi qu'une fabrication de terminaux de connexion du circuit intégré CT, tels que des plaques de soudure ou des broches. Le contact d'anode (AN) peut être couplé à un terminal de connexion et le contact de cathode (CA) à un autre terminal de connexion. [0078] En outre, on considère que les étapes suivantes 450 peuvent également comprendre une fabrication d'un circuit-coeur (CO), pouvant éventuellement comporter les transistors bipolaires BTpnp et BTnpn obtenus aux étapes 419 et 429, et éventuellement des technologies logiques du type CMOS, clans un contexte d'intégration dite bipolaire-complémentaire BiCMOS. [0079] Les terminaux de connexion sont reliés au circuit-coeur et permettent son fonc- tionnement. [0080] En outre, le procédé peut avantageusement être configuré pour que ladite formation (401-409) d'au moins un dispositif semiconducteur de thyristor THY comprennent une formation de montages ESD de protection contre les décharges électrostatiques, entre certains au moins (lesdits terminaux de connexion. [0081] Par exemple, les formations des montages ESD comprennent chacune une formation d'un dispositif semiconducteur de thyristor THY, éventuellement en parallèle avec une diode classique.. [0082] Par ailleurs, l'invention n'est pas limitée à ces exemples de réalisation et de mise en oeuvre mais en embrasse toutes les variantes, par exemple, les étapes de fabrication 401-409 peuvent être mises en oeuvre de façon indépendante pour réaliser un dispositif de thyristor seul. Seulement certaines étapes de fahrication du thyristor peuvent être mises en oeuvre simultanément avec un procédé déjà prévu, et les autres étapes de façon dédiée à la fahrication du thyristor. D'autre part, les étapes de fahrication décrites ici sont volontairement simplifiées et la structure verticale du dispositif semiconducteur de thyristor selon l'invention peut être compatible avec d'autres procédés de fabrication d'éléments semiconducteurs. 11