FR 3084520 A1 20200131 FR 1856886 A 20180725 PROCEDE DE PROTECTION D'UN CIRCUIT INTEGRE, ET DISPOSITIF CORRESPONDANT Des modes de réalisation et de mise en oeuvre de l'invention concernent les circuits intégrés, notamment leur protection et plus particulièrement la détection d'une éventuelle atteinte à l'intégrité du circuit intégré, par exemple par une attaque mettant en oeuvre une projection d'un faisceau de particules électriquement chargées. Les particules projetées peuvent être chargées positivement, telles que des ions positifs dans une sonde ionique focalisée (FIB pour « Focused Ion Beam » selon le terme usuel anglais) ou négativement, telles que des électrons dans le cadre d'une microscopie électronique à balayage (SEM pour « Scanning Electron Microscopy » selon le terme usuel anglais). Les circuits intégrés, en particulier ceux équipés de mémoires contenant des informations sensibles, doivent être autant que possible protégés contre les attaques, notamment les attaques visant à découvrir des données stockées. Parmi les attaques possibles pour extraire des données confidentielles d'une mémoire d'un circuit intégré, par exemple une mémoire protégée d'une carte à puce, on peut citer des attaques dites par modification locale du circuit à l'aide d'une sonde ionique focalisée Ces attaques peuvent par exemple être effectuées par des faisceaux d'électrons focalisés (FIB). Des solutions permettent de détecter l'ouverture du circuit intégré basée sur des variations de courants de fuite de transistors. Or, ce type de solution est difficile à mettre en oeuvre. Il existe donc un besoin de proposer une nouvelle méthode permettant de protéger les circuits intégrés notamment contre ce type d' attaques. Selon des modes de mise en oeuvre et de réalisation, il est proposé de répondre à ce besoin avec une solution simple à mettre en 2 oeuvre basée notamment sur des variations de résistance, permettant d'éviter toute ambiguïté. Selon un aspect, il est proposé un procédé de protection d'un circuit intégré comprenant une réalisation dans le circuit intégré d'un 5 corps électriquement conducteur à potentiel flottant ayant une quantité initiale de charges électriques, une détection d'une quantité de charges électriques sur ledit corps, et l'exécution d'une action de protection si la quantité de charges détectée est différente de la quantité initiale. Un corps électriquement conducteur à potentiel flottant permet 10 de récupérer des charges électriques lors d'une attaque, par exemple par faisceaux d'électrons, et donc de détecter l'atteinte à l'intégrité du circuit intégré par la détection d'une quantité de charges électriques sur ledit corps, par rapport à un état de charges initial dudit corps. Bien que l'état initial de charges puisse être quelconque, il est 15 plus simple que la quantité de charges initiale soit nulle. A cet égard, selon un mode de mise en oeuvre, la réalisation du corps à potentiel flottant comprend une mise à la masse dudit corps par l'intermédiaire d'un élément de liaison pendant la réalisation du circuit intégré puis un sectionnement de l'élément de liaison de façon 20 à conférer une quantité initiale de charges nulles audit corps. Le corps à potentiel flottant est ainsi mis à la masse pendant la réalisation du circuit intégré pour évacuer les charges et lui garantir un état initial non chargé avant toute attaque potentielle. Selon un mode de mise en oeuvre, le procédé comprend un 25 couplage électriquement conducteur d'une borne de contrôle d'une résistance variable audit corps, ladite résistance étant configurée pour avoir sa valeur résistive modifiée en fonction de la tension appliquée à ladite borne de contrôle et résultant de ladite quantité de charges, et la détection de ladite quantité de charges comprend une détection d'une 30 grandeur physique reliée à la valeur résistive de la résistance variable. Si on applique une tension à la résistance variable résultant d'une accumulation de charges sur ledit corps, la valeur de la résistance est modifiée. Ainsi, pour détecter ladite accumulation, il est avantageux de mesurer une grandeur physique, telle qu'une tension ou un courant aux bornes de ladite résistance qui sera représentative de la quantité de charges reçues. Selon un mode de mise en oeuvre, on effectue ladite action de protection si la valeur de la grandeur physique reliée à la valeur 5 résistive de la résistance variable se situe par exemple en dehors d'une plage de valeurs de référence. Selon un autre mode de mise en oeuvre possible, le procédé comprend un couplage électriquement conducteur d'une électrode de commande d'un transistor NMOS audit corps, ledit transistor étant 10 configuré pour être dans un état bloqué en présence de ladite quantité initiale de charges et dans un état passant en présence d'une tension induite par une quantité de charges positives détectées. Si l'attaquant utilise par exemple un faisceau d'ions positifs, la tension sur la grille du transistor augmente et la tension grille-source 15 devient supérieure à la tension de seuil du transistor. Le transistor devient passant. En variante, le procédé peut comprendre un couplage électriquement conducteur audit corps d'une borne de contrôle d'une résistance variable d'un module, dans lequel la détection de ladite 20 quantité de charges comprend une application d'une tension sur ladite borne de contrôle, et l'exécution de ladite action de protection peut comprendre une modification d'une fonction dudit module. En d'autres termes, ladite résistance variable peut également être implémentée dans un module ayant une fonction déterminée, par 25 exemple une fonction de filtrage. Ainsi, lors de l'application d'une tension à la borne de contrôle, la valeur résistive de la résistance variable se trouvant modifiée, la fonction dudit module se retrouve également modifiée (modification de la fréquence de coupure du filtre par exemple) conduisant à un dysfonctionnement dudit circuit intégré. 30 On réalise ainsi une contre-mesure à ladite attaque. En variante, lorsqu'on effectue un couplage électriquement conducteur dudit corps d'une électrode de commande d'un transistor NMOS d'un module, dans lequel la détection de ladite quantité de charges positives comprend une application d'une tension sur ladite 4 électrode de commande, et l'exécution de ladite action de protection peut comprendre également une modification d'une fonction dudit module résultant du passage du transistor dans son état passant. Ledit transistor peut être aussi par exemple implémenté en 5 parallèle sur un composant dudit module ayant une fonction déterminée. Ainsi, lors de l'application d'une tension sur ladite l'électrode de commande, le transistor devient passant, court-circuite le composant. La fonction dudit module se retrouve donc modifiée conduisant par exemple à un dysfonctionnement dudit circuit intégré. 10 Selon un mode de mise en oeuvre, le procédé peut aussi comprendre un couplage électriquement conducteur d'une borne d'un condensateur audit corps, et une détection d'une mise à la masse dudit corps comprenant une détection à ladite borne d'une grandeur physique dont la valeur se situe en dehors d'une plage de valeurs de 15 référence. Ceci permet avantageusement de détecter si lors d'une attaque du type FIB par exemple l'attaquant met le corps à la masse pour éviter la détection de l'accumulation de charges sur le corps. En d'autres termes, on peut aussi détecter une manipulation sur 20 ledit corps lors d'une attaque et générer par exemple un signal d'alarme permettant par exemple de déclencher une action de protection. Selon un autre aspect, il est également proposé un circuit intégré comprenant des moyens de protection dudit circuit intégré 25 comportant un corps électriquement conducteur à potentiel flottant situé dans le circuit intégré et ayant une quantité initiale de charges électriques, des moyens de détection configurés pour détecter une quantité de charges électriques sur ledit corps différente de la quantité initiale de charges, et des moyens de commande configurés pour 30 déclencher une action de protection si la quantité de charges détectée est différente de la quantité initiale. Selon un mode de réalisation, le corps est configuré pour présenter une quantité initiale de charge nulle. 5 Selon un mode de réalisation, le circuit intégré comprend un élément de liaison électriquement conducteur ayant une première extrémité connectée audit corps et une deuxième extrémité libre située à l'extérieur du circuit intégré. 5 Selon un mode de réalisation, le circuit intégré comprend au moins un anneau d'étanchéité, et ledit élément de liaison traverse ledit au moins un anneau d'étanchéité, l'extrémité libre de l'élément de liaison étant située à l'extérieur dudit au moins un anneau d' étanchéité 10 Selon un mode de réalisation, les moyens de détection comprennent - une résistance variable ayant une borne de contrôle électriquement couplée audit corps, ladite résistance étant configurée pour avoir sa valeur résistive modifiée en fonction de la tension 15 appliquée à ladite borne de contrôle et résultant de ladite quantité de charges, et - un bloc de détection configuré pour détecter une grandeur physique reliée à la valeur résistive de la résistance variable. Selon un mode de réalisation, les moyens de commande sont 20 configurés pour déclencher l'action de protection si la valeur de la grandeur physique reliée à la valeur résistive de la résistance variable se situe en dehors d'une plage de valeurs de référence. Selon un mode de réalisation, les moyens de détection comprennent 25 - un transistor NMOS ayant une électrode de commande électriquement couplée audit corps, ledit transistor étant configuré pour être dans un état bloqué en présence de ladite quantité initiale de charges et pour être dans un état passant en présence d'une tension induite par une quantité de charges positives détectées, et 30 - un bloc de détection configuré pour détecter ledit état passant du transistor. Selon un mode de réalisation, le circuit intégré comprend un module comportant une résistance variable ayant une borne de contrôle électriquement couplée audit corps, et les moyens de détection sont 6 configurés pour appliquer une tension sur ladite borne de contrôle en fonction de la quantité de charges présentes sur ledit corps, et les moyens de commande sont configurés pour déclencher l'action de protection en modifiant une fonction dudit module. 5 Selon un mode de réalisation, le circuit intégré comprend un module comportant un transistor NMOS ayant une électrode de commande électriquement couplée audit corps, et les moyens de détection sont configurés pour appliquer une tension sur ladite électrode de commande en présence de charges positives de façon à 10 rendre passant le transistor, et les moyens de commande sont configurés pour déclencher l'action de protection en modifiant une fonction dudit module résultant du passage du transistor dans son état passant. Selon un mode de réalisation, le circuit intégré comprend un 15 condensateur ayant une borne électriquement couplée audit corps, et les moyens de détection sont configurés pour détecter une mise à la masse dudit corps en effectuant une mesure à ladite borne d'une grandeur physique dont la valeur se situe en dehors d'une plage de valeurs de référence. 20 Selon un mode de réalisation, le corps comprend une plaque électriquement conductrice. La plaque électriquement conductrice permet d'occuper une plus grande surface et de recevoir des faisceaux d'électrons à plusieurs endroits et ainsi mieux les détecter. 25 11 est également proposé un dispositif électronique, tel qu'une carte à puce, comportant un circuit intégré tel que décrit précédemm ent D' autres avantages et caractéristiques de 1' invention apparaîtront à l'examen de la description détaillée de modes de mise 30 en oeuvre et de réalisation de l'invention, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 A, 1B, 2 à 5, 6A, 6B, 7 et 8 illustrent schématiquement différents modes de mise en oeuvre et de réalisation de l'invention. 7 La figure 1A représente une résistance variable RV intégrée formée sur une couche isolante 6 par exemple une couche d'oxyde de silicium ou une couche d'oxyde - nitrure - oxyde connu par l'homme du métier sous l'acronyme ONO, située au-dessus d'un substrat S. Une 5 résistance de ce type est décrite dans le brevet français publié sous le n°2978867. On en rappelle ici certaines caractéristiques. Une première couche de silicium polycristallin POLYI est recouverte d'un empilement de couches isolantes 4 par exemple des couche d'oxyde de silicium ou une couche d'oxyde - nitrure - oxyde. 10 L'empilement de couches isolantes 4 est recouvert d'une deuxième couche de silicium polycristallin POLY2. La première couche de silicium polycristallin POLYI est fortement dopée de type N, par exemple avec une concentration en éléments dopants de l'ordre de 5.10" à 5.1019 atomes/cm'. L'épaisseur de la première couche de 15 silicium polycristallin POLYI est par exemple comprise entre 50 et 150 nm, par exemple de l'ordre de 90 nm, et l'épaisseur de la deuxième couche de silicium polycristallin POLY2 est par exemple comprise entre 150 et 250 nm, par exemple de l'ordre de 190 nm. De chaque côté de l'empilement desdites couches isolantes 4 et 20 à distance de celui-ci, deux vias conducteurs V2 et V3 permettent d'accéder aux bornes de la résistance sur la première couche de silicium polycristallin POLY1. Un autre via V1, formant une borne de contrôle V1, permet d'accéder à une prise de contact sur la deuxième couche de silicium polycristallin POLY2. La borne de contrôle VI 25 permet d'appliquer une tension sur la deuxième couche de silicium polycristallin POLY2. Si on applique une tension à la deuxième couche de silicium polycristallin POLY2, par la borne de contrôle V1, la valeur de la résistance de la première couche de silicium polycristallin POLYI 30 entre les bornes V2 et V3 est modifiée. La figure 1B représente la résistance variable RV de manière simplifiée et fonctionnelle. La première couche de silicium polycristallin POLYI est représentée sous forme de résistance entre les bornes V2 et V3. La deuxième couche de silicium polycristallin 8 POLY2 comprend la borne de contrôle V1, par laquelle on applique une tension VO. La figure 2 représente un exemple de circuit intégré Cl situé dans une première zone Z1 d'une plaquette semiconductrice (« wafer » 5 en anglais) et séparé d'une deuxième zone Z2 de la plaquette, par un chemin de découpe LD. Le substrat S de la plaquette et du circuit intégré comprend des régions isolantes 10, par exemple des tranchées d'isolation peu profondes (STI pour « Shallow Trench Ioslation » en anglais), ou un 10 oxyde local (LOCOS pour « Local Oxydation of Silicon » selon le terme usuel anglosaxon) Le circuit CI comprend sur sa périphérie extérieure un anneau d'étanchéité AT. Cette structure est avantageuse car elle permet d'assurer l'étanchéité et donc de protéger le circuit intégré CI contre 15 la propagation éventuelle d'écailles et d'éclats, lors de la découpe de la plaquette permettant d'individualiser les circuits intégrés. Bien entendu, le circuit intégré CI peut comprendre sur sa périphérie plusieurs anneaux d'étanchéité AT disposés côte à côte pour renforcer l'étanchéité et ainsi mieux protéger le circuit intégré Cl. 20 L'anneau d'étanchéité AT comprend ici un contact 7 formant un mur et une première piste métallique PST située à un premier niveau de métallisation Ml d'une partie d'interconnexion (connue par l'homme du métier sous l'acronyme anglo-saxon « BEOL » : Back End Of Line) du circuit intégré Cl. 25 Sur cette même piste métallique PST située au premier niveau de métallisation N41 repose un mur de via 9 surmonté par une deuxième piste métallique PST située à un deuxième niveau de métallisation. L'anneau d'étanchéité AT s'appuie sur un premier barreau de 30 polysilicium 5 lui-même sur une première couche diélectrique 20, par exemple une couche d'oxyde de silicium ou une couche d'oxyde nitrure - oxyde. La couche diélectrique 20 sépare le premier barreau de polysilicium 5 d'un deuxième barreau de polysilicium 3 lui-même 9 séparé du substrat S par une deuxième couche diélectrique 30, par exemple une couche d'oxyde de silicium ou une couche d'oxyde nitrure - oxyde. Cet empilement de barreaux de polysilicium et de couches 5 d'oxyde traverse le mur de contact 7 et s'étend à la périphérie du circuit intégré CI. Cette partie traversante TRA constitue une partie d'un élément de liaison électriquement conducteur LI qui s'étend donc à l'extérieur du circuit intégré CI. 10 L'élément de liaison électriquement conducteur LI s'étend entre un premier endroit El à l'intérieur du circuit intégré CI, et un deuxième endroit E2 situé à l'extérieur du circuit intégré CI, ici un endroit du substrat situé en zone Z2 de la plaquette au-delà de la ligne de découpe LD. 15 L'élément de liaison LI comprend également une partie chevauchante PST2 qui va chevaucher ladite ligne de découpe LD. La partie chevauchante est située au premier niveau de métallisation Bien entendu, il serait possible qu'elle s'étende à un niveau de métallisation supérieur. 20 La partie chevauchante PST2 est reliée au deuxième endroit E2 par un contact 73 disposé sur une première couche de siliciure métallique 81. La partie chevauchante PST2 est reliée au deuxième barreau de silicium polycristallin 3 par le contact 72 disposé sur une deuxième couche de siliciure métallique 82. 25 Le premier endroit El est relié à un corps électriquement PC par un via 71 reposant sur une troisième couche de siliciure métallique 83 Le corps PC est situé ici au niveau de métallisation M1 mais il pourrait avantageusement être situé à un niveau de métallisation supérieur. 30 Le corps électriquement conducteur PC est couplé à ladite résistance variable RV par le via ou la borne de contrôle V1 Le corps électriquement conducteur PC peut comprendre une plaque électriquement conductrice 10 Le deuxième endroit E2 ainsi connecté au substrat S par la première couche de siliciure métallique 81, permet, si le substrat S est maintenu à la masse, de maintenir à la masse le premier endroit El et par conséquent le corps électriquement conducteur PC. 5 En effet, cela est particulièrement avantageux pour évacuer les charges électriques qui pourraient s'accumuler sur la plaque PC pendant la réalisation du circuit intégré. La partie chevauchante PST2 de l'élément de liaison LI sera par la suite sectionnée conférant ainsi un état non chargé audit corps 10 PC. Le corps PC devient un corps électriquement conducteur à potentiel flottant ayant ici une quantité initiale de charges électriques nulle. L'exemple d'un élément de liaison traversant l'anneau d'étanchéité est particulièrement avantageux car cela permet de 15 maintenir à la masse le corps conducteur PC tout en protégeant le circuit intégré contre l'intrusion d'éléments extérieurs polluants. Cela étant, d'autres moyens sont possibles pour maintenir à la masse le corps pendant la réalisation du circuit intégré puis de le rendre flottant ensuite 20 Par exemple, lors de la réalisation du circuit intégré, on peut relier ledit corps PC au substrat S, maintenu à la masse, par des lignes métalliques. Puis, après la réalisation du circuit intégré, on réalise un orifice au-dessus des lignes métalliques que l'on sectionne par laser. La figure 3 représente ledit circuit intégré CI de façon 25 simplifiée après le sectionnement SC de la partie chevauchante PST2. La partie chevauchante PST2 étant sectionnée, l'élément de liaison LI comprend désormais une extrémité libre EXT située à l'extérieur dudit anneau d'étanchéité AT. Par « extrémité libre », on entend qu'il n'y a plus de contact 30 entre le circuit intégré CI et un élément extérieur. Le circuit intégré CI comprend donc ledit corps électriquement conducteur à potentiel flottant PC couplé à ladite résistance variable RV par la borne de contrôle Vl. 11 Le circuit intégré Cl comprend des moyens de détection MD configurés pour détecter une quantité de charges électriques AC sur le corps PC différente d'une quantité initiale de charges qui est ici nulle puisque le corps PC a été mis à la masse pendant la réalisation du 5 circuit intégré. Les moyens de détection MD comprennent la résistance variable RV ainsi qu'un bloc de détection MD1 configuré pour détecter la quantité de charges électriques AC sur ledit corps PC. Le bloc de détection MD1 est dans cet exemple connecté aux 10 bornes V2 et V3 de la première couche de silicium polycristallin POLY1 pour mesurer une grandeur physique reliée à la valeur résistive de ladite résistance variable RV lors de l'application de ladite tension VO par ladite borne de contrôle V1 La borne de contrôle VI étant reliée audit corps électriquement 15 conducteur PC, ladite tension VO peut uniquement provenir d'une quantité de charges AC transférées audit corps électriquement conducteur PC. Ainsi, la détection d'une attaque comprenant l'utilisation de faisceaux d'électrons focalisés (Ebeam « Electron Beam » selon l'acronyme anglo-saxon usuel) ou l'utilisation de 20 faisceaux d'ions (FIB pour « Focused Ion Beam »), comprend la détection de l'accumulation de charges électriques AC au niveau dudit corps électriquement conducteur à potentiel flottant PC. La détection de l'accumulation de charges AC s'effectue, comme dit plus haut, par la mesure d'une grandeur physique reliée à la 25 valeur résistive de ladite résistance variable RV. Par « grandeur physique », on entend la mesure aux bornes V2 et V3 de la valeur résistive de la première couche de silicium polycristallin POLYI ou de la tension au niveau de la deuxième couche de silicium polycristallin POLY2 30 La figure 4 illustre schématiquement les moyens de détection MD et plus précisément un exemple de circuit permettant de réaliser la mesure de ladite grandeur physique. Dans cet exemple, ladite plaque PC produit la tension VO aux bornes de la résistance variable RV. Le bloc de détection MD1 12 comporte un générateur de courant constant GEN2 qui génère un courant à travers la résistance variable RV produisant une tension V10 aux bornes de cette résistance. Le bloc de détection MDI comprend également un premier 5 comparateur COMPI et un deuxième comparateur COMP2 configurés pour comparer la tension V10 avec deux tensions de référence REFI et REF2. A cet égard, la tension V10 est envoyée sur une première entrée (-) du premier comparateur COMPI et également envoyée sur une 10 première entrée (+) du deuxième comparateur COMP2. La deuxième entrée (+) du premier comparateur COMPI est configurée pour recevoir la tension REFI. La valeur RVO de la résistance RV avant toute attaque, c'est-à-dire en l'absence de charges AC, est connue. 15 La tension de référence REFI est la tension aux bornes d'une première résistance de référence RV+ ayant une valeur résistive par exemple supérieure de 10% à la valeur RVO, lorsque cette résistance RV+ est parcourue par un courant généré par un générateur GEN1 couplé à ladite résistance RV+. 20 La deuxième entrée (-) du deuxième comparateur COMP2 est configurée pour recevoir la tension REF2 La tension de référence REF2 est la tension aux bornes d'une deuxième résistance de référence RV- ayant une valeur résistive par exemple inférieure de 10% à la valeur RVO, lorsque cette résistance RV- est parcourue par un courant 25 généré par un générateur GEN3 couplé à ladite résistance RV-. Il est à noter que les trois générateurs GEN1, GEN2 et GEN3 produisent un courant ayant une même intensité. Par exemple, pour un courant ayant une intensité entre 1 et 10 RA, la valeur RVO est comprise entre 50 kOhm et 500 kOhm à laquelle 30 on rajoute 10% pour obtenir la valeur résistive de la résistance RV+ et à laquelle on enlève 10% pour obtenir la valeur résistive de la résistance RV- Si la tension V10 est supérieure à la première tension de référence REFI, le comparateur COMPI est configuré pour délivrer 13 par exemple un « 1 », sinon un « 0 » à des moyens de commande MCMD. Si la tension V10 est inférieure à la deuxième tension de référence REF2, le comparateur COMP2 est configuré pour délivrer 5 par exemple un « 1 », sinon un « 0 » aux moyens de commande MCMD. Ainsi si la tension V10 est en dehors de l'intervalle [REF2, REFI], un signal d'alarme sera généré, ce qui permet par exemple aux moyens de commande MCMD de déclencher une action de protection 10 du circuit intégré, par exemple une réinitialisation avec blocage du fonctionnement. Bien sûr, la génération d'une telle action de protection n'est qu'un exemple. On peut très bien implémenter d'autres actions de protection. 15 La figure 5 illustre schématiquement une variante d'un mode de réalisation de l'invention. La résistance variable RV peut être remplacée par un transistor NMOS TR ayant sa grille (électrode de commande) G couplée au corps PC par un via V6. 20 Le drain D dudit transistor TR est couplé à une résistance R elle-même couplée à la tension d'alimentation Vdd. Quant à la source du transistor TR, elle est reliée à la masse. Avant toute attaque, la tension grille-source du transistor est supérieure à la tension de seuil du transistor TR. Le transistor TR est 25 bloqué et un bloc de détection MD2 ne détecte rien. Si l'attaquant utilise par exemple un faisceau d'ions positifs, la tension sur la grille du transistor augmente et la tension grille-source devient supérieure à la tension de seuil du transistor. Le transistor TR devient passant. Un courant de drain circule alors et est détecté par le 30 bloc de détection MD2 qui, dans ce cas, détecte l'état passant du transistor TR. La figure 6A illustre schématiquement un mode de réalisation de l'invention et plus précisément un exemple de circuit intégré 14 permettant de réaliser une contre-mesure. La figure GB illustre un mode de mise en oeuvre de cette contre-mesure. Le circuit intégré Cl comprend dans cet exemple le corps électriquement conducteur PC à potentiel flottant et un module MO 5 comprenant ladite résistance variable RV et un condensateur C réalisant ainsi une fonction de filtre. Ladite résistance variable RV, comme illustré précédemment, comprend ladite borne de contrôle V1 électriquement couplée audit corps PC. Ainsi, lors de l'application d'une tension VO sur ladite 10 borne de contrôle V1 issue de la détection des charges électriques AC (étape 100 - figure 6B), la valeur résistive de la résistance variable RV se retrouve modifiée (étape 101 - figure 6B), modifiant ainsi (étape 102 - figure 6B) la fréquence de coupure dudit filtre compris dans le module MO. 15 Ladite modification de la fréquence de coupure modifie ainsi la fonction dudit module MO, ce qui correspondant à la réalisation d'une contre-mesure contrecarrant l'attaque réalisée sur le circuit intégré. La modification de la fonction du module MO peut aussi être effectuée en utilisant le transistor TR. Ce transistor TR peut par 20 exemple être connecté en parallèle sur un composant de ce module. Aussi, dans l'état bloqué, le transistor TR n'a pas d'influence sur ce composant tandis qu'il le court-circuite dans son état passant. Plus précisément, comme illustré sur la figure 7, lors de l'application de ladite tension VO sur ladite électrode de commande 25 (grille) (étape 700), le transistor TR passe de l'état bloqué à l'état passant (étape 701) court-circuitant le composant. Ceci conduit à une modification de la fonction dudit module MO (étape 702) et donc à la réalisation d'une contre-mesure. La figure 8 illustre schématiquement un exemple de circuit 30 permettant de détecter la mise à la masse GND du corps PC lors d'une attaque. Le circuit intégré CI comprend un condensateur Cl dont une première borne BC1 est électriquement couplée audit corps PC. Une 15 deuxième borne du condensateur Cl est couplée à un circuit 20 configure pour augmenter la tension aux bornes du condensateur Cl Si un attaquant remet le corps électriquement conducteur à potentiel flottant PC à la masse afin de ne plus envoyer de charges à la 5 résistance variable RV et éviter que le bloc de détection MD 1 précédemment décrit ne détecte une variation de la valeur résistive de la résistance variable RV, la tension à la borne BC1 ne peut pas monter lorsque le circuit 20 augmente la tension, et reste par conséquent nulle 10 Le bloc de détection MD1 configuré pour mesurer la tension V10 aux bornes de la résistance variable RV, mesure alors une tension inférieure à la tension de référence REF2 signifiant que l'attaquant a mis à la masse le corps électriquement conducteur PC. Dans ce cas, un signal d'alarme peut être également généré par 15 les moyens de commande MCMD, REVENDICATIONS1. Procédé de protection d'un circuit intégré (CI) comprenant une réalisation dans le circuit intégré (CI) d'un corps électriquement conducteur à potentiel flottant (PC) ayant une quantité initiale de charges électriques, une détection d'une quantité de charges électriques (AC) sur ledit corps (PC), et l'exécution d'une action de protection si la quantité de charges détectée (AC) est différente de la quantité initiale. 2. Procédé selon la revendication 1, dans lequel la réalisation du corps à potentiel flottant (PC) comprend une mise à la masse dudit corps (PC) par l'intermédiaire d'un élément de liaison (LI) pendant la réalisation du circuit intégré (CI) puis un sectionnement (SC) de l'élément de liaison (LI) de façon à conférer une quantité initiale de charges nulles audit corps (PC). 3. Procédé selon la revendication 1 ou 2, comprenant un couplage électriquement conducteur d'une borne de contrôle (V1) d'une résistance variable (RV) audit corps (PC), ladite résistance (RV) étant configurée pour avoir sa valeur résistive modifiée en fonction de la tension appliquée (VO) à ladite borne de contrôle (V1) et résultant de ladite quantité de charges (AC), et la détection de ladite quantité de charges (AC) comprend une détection d'une grandeur physique reliée à la valeur résistive de la résistance variable (RV). 4. Procédé selon la revendication 3, dans lequel on effectue ladite action de protection si la valeur de la grandeur physique reliée à la valeur résistive de la résistance variable (RV) se situe en dehors d'une plage de valeurs de référence (REF1, REF2). 5. Procédé selon l'une des revendications 1 ou 2, comprenant un couplage électriquement conducteur d'une électrode de commande (G) d'un transistor NMOS (TR) audit corps (PC), ledit transistor (TR) étant configuré pour être dans un état bloqué en présence de ladite quantité initiale de charges et dans un état passant en présence d'une tension induite par une quantité de charges positives détectées (AC). 17 6. Procédé selon la revendication 1 ou 2, comprenant un couplage électriquement conducteur audit corps (PC) d'une borne de contrôle (V1) d'une résistance variable (RV) d'un module (MO), dans lequel la détection de ladite quantité de charges (AC) comprend une 5 application d'une tension (VO) sur ladite borne de contrôle (VI), et l'exécution de ladite action de protection comprend une modification d'une fonction dudit module (MO). 7. Procédé selon la revendication 1 ou 2, comprenant un couplage électriquement conducteur dudit corps (PC) d'une électrode 10 de commande (G) d'un transistor NMOS (TR) d'un module (MO), dans lequel la détection de ladite quantité de charges positives (AC) comprend une application d'une tension (VO) sur ladite électrode de commande (G) de façon à rendre passant le transistor, et l'exécution de ladite action de protection comprend une modification d'une 15 fonction dudit module (MO) résultant du passage du transistor dans son état passant. 8. Procédé selon l'une des revendications 1 à 4, comprenant un couplage électriquement conducteur d'une borne (BC1) d'un condensateur (Cl) audit corps (PC), et une détection d'une mise à la 20 masse dudit corps comprenant une détection à ladite borne d'une grandeur physique dont la valeur se situe en dehors d'une plage de valeurs de référence. 9. Circuit intégré (CI) comprenant des moyens de protection dudit circuit intégré (CI) comportant un corps électriquement 25 conducteur à potentiel flottant (PC) situé dans le circuit intégré (CI) et ayant une quantité initiale de charges électriques, des moyens de détection (MD) configurés pour détecter une quantité de charges électriques (AC) sur ledit corps (PC) différente de la quantité initiale de charges, et des moyens de commande (MCMD) configurés pour 30 déclencher une action de protection si la quantité de charges détectée (AC) est différente de la quantité initiale. 10. Circuit intégré (CI) selon la revendication 9 dans lequel le corps (PC) est configure pour présenter une quantité initiale de charge nulle. 18 11. Circuit intégré (CI) selon la revendication 10, comprenant un élément de liaison électriquement conducteur (LI) ayant une première extrémité (El) connectée audit corps (PC) et une deuxième extrémité libre (EXT) située à l'extérieur du circuit intégré (CI). 5 12. Circuit intégré (CI) selon la revendication 11, dans lequel le circuit intégré (CI) comprend au moins un anneau d'étanchéité (AT), et ledit élément de liaison (LI) traverse ledit au moins un anneau d'étanchéité (AT), l'extrémité libre (EXT) de l'élément de liaison (LI) étant située à l'extérieur dudit au moins un anneau d'étanchéité (AT). 10 13. Circuit intégré (CI) selon l'une des revendications 9 à 12, dans lequel les moyens de détection (MD) comprennent - une résistance variable (RV) ayant une borne de contrôle (V1) électriquement couplée audit corps (PC), ladite résistance (RV) étant configurée pour avoir sa valeur résistive modifiée 15 en fonction de la tension appliquée (VO) à ladite borne de contrôle (V1) et résultant de ladite quantité de charges (AC), et - un bloc de détection (MD1) configuré pour détecter une grandeur physique reliée à la valeur résistive de la résistance variable (RV). 20 14. Circuit intégré (CI) selon la revendication 13, dans lequel les moyens de commande (MCMD) sont configurés pour déclencher l'action de protection si la valeur de la grandeur physique reliée à la valeur résistive de la résistance variable (RV) se situe en dehors d'une plage de valeurs de référence (REFI, REF2). 25 15. Circuit intégré (CI) selon l'une des revendications 9 à 12, dans lequel les moyens de détection (MD) comprennent - un transistor NMOS (TR) ayant une électrode de commande (G) électriquement couplée audit corps (PC), ledit transistor (TR) étant configuré pour être dans un état bloqué en 30 présence de ladite quantité initiale de charges et pour être dans un état passant en présence d'une tension induite par une quantité de charges positives détectées (AC), - un bloc de détection (MD2) configuré pour détecter ledit état passant du transistor (TR). 19 16. Circuit intégré (CI) selon l'une des revendications 9 à 12, comprenant un module (MO) comportant une résistance variable (RV) ayant une borne de contrôle (V1) électriquement couplée audit corps (PC), dans lequel les moyens de détection (MD) sont configurés pour 5 appliquer une tension (VO) sur ladite borne de contrôle (V1) en fonction de la quantité de charges présentes sur ledit corps, et les moyens de commande (MCMD) sont configurés pour déclencher l'action de protection en modifiant une fonction dudit module (MO). 17. Circuit intégré (CI) selon l'une des revendications 9 à 12, 10 comprenant un module (MO) comportant un transistor NMOS (TR) ayant une électrode de commande (G) électriquement couplée audit corps (PC), et dans lequel les moyens de détection (MD) sont configurés pour appliquer une tension (VO) sur ladite électrode de commande en présence de charges positives de façon à rendre passant 15 le transistor, et les moyens de commande (MCMD) sont configurés pour déclencher l'action de protection en modifiant une fonction dudit module (MO) résultant du passage du transistor dans son état passant. 18. Circuit intégré (CI) selon l'une des revendications 9 à 14, comprenant un condensateur (C 1 ) ayant une borne (BC1) 20 électriquement couplée audit corps (PC), et dans lequel les moyens de détection (MD) sont configurés pour détecter une mise à la masse dudit corps en effectuant une mesure à ladite borne d'une grandeur physique dont la valeur se situe en dehors d'une plage de valeurs de référence. 25 19. Circuit intégré (CI) selon l'une des revendications 9 à 18, dans lequel le corps (PC) comprend une plaque électriquement conductrice. 20. Dispositif électronique, tel qu'une carte à puce, comportant un circuit intégré (CI) selon l'une des revendications 9 à 19. 30