FR 3077677 A1 20190809 FR 1850969 A 20180206 Procédé de précharge d'une alimentation de circuit intégré, et circuit intégré correspondant Des modes de réalisation et de mise en oeuvre concernent les circuits intégrés, par exemple les circuits intégrés de microcontrôleurs, en particulier les circuits intégrés ayant un mode d'alimentation secondaire et un dispositif de précharge y relatif. Des circuits intégrés comportant une mémoire volatile, par exemple les circuits intégrés de microcontrôleur, sont généralement équipés d'une source d'alimentation principale et d'une source d'alimentation secondaire. La source d'alimentation principale est utilisée pour un fonctionnement principal du circuit intégré, et l'alimentation secondaire pour un fonctionnement secondaire, par exemple de veille (« standby » selon le terme anglosaxon usuel) ou de secours en cas d'interruption inopinée de l'alimentation principale (« back-up », selon le terme anglosaxon usuel). Dans une mémoire volatile, le fonctionnement principal correspond par exemple à des opérations d'écriture et de lecture de données, tandis que le fonctionnement secondaire vise à éviter l'extinction des données d'au moins une partie de la mémoire volatile. Que le mode de fonctionnement secondaire soit un mode de veille ou de secours, le mode de fonctionnement secondaire aspire typiquement à l'économie d'énergie. Ainsi il est souhaitable de limiter autant que possible la consommation d'énergie dans les modes de fonctionnement dits secondaires. D' autre part, des chutes de la tension d' alimentation apparaissent lors des transitions du mode d'alimentation principal vers le mode d'alimentation secondaire, en raison d'un courant dit d'usage du circuit intégré, brutalement tiré sur la source d'alimentation secondaire au moment de la transition. Dans l'exemple d'une mémoire volatile, le courant d'usage peut provenir de fuites de courant des composants de la mémoire. 2 Des dispositifs de précharge classiques, tels qu'un élément résistif dimensionné pour écouler un courant résistif de précharge ou un montage de transistors dimensionné pour écouler un courant de précharge donné, sont destinés à préparer la source d'alimentation 5 secondaire en y écoulant un courant avant la transition de mode. Ces dispositifs ont typiquement un comportement variable en matière d'aléas locaux et globaux de procédés de fabrication, en matière de comportement relatif à la température et de comportement relatif au niveau effectif de la tension d'alimentation. 10 Or, si le courant de précharge est inférieur au courant d'usage, une chute de tension transitoire se produit sur l'alimentation, ce qui est un problème en matière de rétention des données. A l'inverse, si le courant de précharge est plus élevé que le courant d'usage, une surtension transitoire se produit sur 15 l'alimentation, ce qui est un problème en matière de contraintes subies par les composants du circuit intégré. Ainsi il est souhaitable d'optimiser les dispositifs de précharge d'alimentation secondaire de circuits intégrés, notamment dans une optique de diminution d' énergie, en particulier d'un mode 20 d'alimentation secondaire. A cet égard, il est proposé selon un aspect un circuit intégré comportant un étage d'alimentation principal destiné à délivrer une tension d'alimentation principale sur un noeud d'alimentation principal, un étage d'alimentation secondaire destiné à délivrer une 25 tension d'alimentation secondaire sur un noeud d'alimentation secondaire, un circuit de commutation d'alimentation, un circuit de précharge, et un circuit de mémoire volatile, le circuit de commutation étant configuré pour coupler une alimentation du circuit de mémoire soit avec le noeud d' alimentation principal dans un mode 30 d'alimentation principal, soit avec le noeud d'alimentation secondaire dans un mode d'alimentation secondaire, l'étage d'alimentation secondaire étant configuré pour alimenter le noeud d'alimentation secondaire à la tension d'alimentation secondaire pendant le mode d'alimentation principal, dans lequel le circuit de précharge comporte 3 un circuit-réplique ayant la même configuration qu'au moins une partie du circuit de mémoire et destiné à écouler un courant de réplique, le circuit de précharge étant configuré pour, dans le mode d'alimentation principal, élaborer, à partir du courant de réplique, un 5 courant de précharge représentatif d'un courant écoulé par le circuit de mémoire dans le mode d'alimentation secondaire, et faire circuler le courant de précharge sur le noeud d'alimentation secondaire. Un tel circuit de précharge, comportant un circuit réplique, permet d'écouler un courant de précharge reproduisant fidèlement le 10 courant écoulé par le circuit de mémoire dans le mode d'alimentation secondaire. Cela permet notamment de limiter, voire éliminer, les chutes de tension et les surtensions transitoires sur l'étage d'alimentation secondaire, et ainsi de pouvoir abaisser la valeur de la tension d'alimentation secondaire. 15 Selon un mode de réalisation, le circuit de précharge comporte un circuit amplificateur de courant configuré pour amplifier un courant de réplique écoulé par le circuit-réplique en un courant amplifié, et le circuit de précharge est configuré pour écouler le courant de précharge comprenant la somme du courant de réplique et du courant amplifié. 20 Cela permet notamment de limiter l'encombrement du circuit- réplique en ne perdant que très peu de précision du circuit de précharge. Selon un mode de réalisation dans lequel le circuit de mémoire comporte un plan-mémoire comprenant des cellules-mémoires, le 25 circuit-réplique comprend des cellules-mémoire appariées aux cellules-mémoires du plan-mémoire. Par « cellules-mémoires appariées » on entend que les cellules-mémoires du circuit réplique sont identiques à celles du plan-mémoire en matière de procédé de fabrication, de type de composants, d'orientation, d'environnement et 30 de configuration. La seule différence que l'on peut potentiellement rencontrer serait due à la distance pouvant séparer lesdites cellules-mémoires. Selon un mode de réalisation dans lequel le circuit de mémoire comporte des éléments de commande et d'accès, le circuit réplique 4 comporte des éléments de commande et d'accès appariés aux éléments de commande et d'accès du circuit de mémoire. Selon un mode de réalisation, le circuit amplificateur de courant comporte au moins un montage miroir de courant comprenant 5 un transistor d'entrée couplé entre le noeud d'alimentation secondaire et le circuit-réplique, et est configuré pour amplifier le courant de réplique selon un gain tenant compte d'une différence de potentiel entre les bornes de conduction du transistor d'entrée. Selon un mode de réalisation dans lequel le circuit de mémoire 10 volatile est configuré pour retenir des données en mémoire à une tension d'alimentation supérieure à une tension minimale de rétention de données, l'étage d'alimentation secondaire est destiné à délivrer une tension d'alimentation secondaire ayant une valeur comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de 15 données. En effet, le circuit de précharge évitant les chutes de tension à la transition des modes d'alimentation, la tension d'alimentation secondaire peut être abaissée à la valeur minimale de rétention de données, sans risquer de perdre des données en mémoire. 20 Par exemple, le circuit intégré incorpore une unité de calculs telle qu'un processeur ou un contrôleur. Il est également proposé un appareil électronique, tel qu'un téléphone portable ou un ordinateur personnel, comportant un circuit intégré tel que défini ci-avant. 25 Selon un autre aspect, il est proposé un procédé d'alimentation de circuit intégré comportant un circuit de mémoire volatile, comprenant un mode d'alimentation principal dans lequel on fournit une tension d'alimentation principale au circuit de mémoire et un mode d'alimentation secondaire dans lequel on fournit une tension 30 d'alimentation secondaire au circuit de mémoire, dans lequel, dans le mode d'alimentation principal, on fournit la tension d'alimentation secondaire sur un noeud d'alimentation secondaire, le procédé comprenant, pendant le mode d'alimentation principal, une phase de précharge au cours de laquelle on fait circuler un courant de réplique 5 dans un circuit-réplique connecté au noeud d'alimentation secondaire et ayant la même configuration qu'au moins une partie du circuit de mémoire, on élabore, à partir du courant de réplique, un courant de précharge représentatif d'un courant écoulé par le circuit de mémoire 5 dans le mode d'alimentation secondaire, et on fait circuler le courant de précharge dans le noeud d'alimentation secondaire. Selon un mode de mise en oeuvre, ladite élaboration du courant de précharge comprend une amplification du courant de réplique en un courant amplifié, et la somme du courant de réplique et du courant 10 amplifié. Selon un mode de mise en oeuvre, l'amplification du courant de réplique est dimensionnée pour compenser une différence de potentiel, introduite par ladite amplification, entre le circuit-réplique et un noeud d'alimentation secondaire sur lequel est fournie la tension 15 d'alimentation secondaire. Selon un mode de mise en oeuvre dans lequel le circuit de mémoire volatile est configuré pour retenir des données en mémoire à une tension d'alimentation supérieure à une tension minimale de rétention de données, la tension d'alimentation secondaire a une valeur 20 comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de données. En d'autres termes, les modes de réalisation et de mise en oeuvre proposés permettent de fortement limiter voire supprimer les chutes de tension lors d'une transition de mode d'alimentation et 25 d'optimiser la consommation du circuit intégré dans le mode d'alimentation secondaire. En effet, le mode d'alimentation secondaire peut ainsi présenter une très faible consommation énergétique par minimisation de la tension d'alimentation secondaire, tout en garantissant la rétention des données en mémoire. En outre, les modes 30 de réalisation et de mise en oeuvre proposés permettent d'augmenter la taille d'une mémoire pouvant être alimentée par une source de tension d'alimentation secondaire donnée. D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de 6 réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 6 illustrent schématiquement différents modes de réalisation et de mise en oeuvre de l'invention. 5 Les figures 1 et 2 représentent un exemple de circuit intégré CI comportant un circuit de mémoire volatile RAM, pouvant fonctionner selon un mode d'alimentation principal MA1mP ou un mode d'alimentation secondaire MAlmS. La figure 1 illustre le circuit intégré CI dans le mode 10 d'alimentation principal MA1mP. La figure 2 illustre le circuit intégré CI dans un mode d'alimentation secondaire MAlmS. Par exemple le mode d'alimentation principal correspond à une alimentation puissante, c' est-à-dire par exemple issue d'un 15 branchement au secteur ou d'une batterie de forte charge. Le mode d'alimentation secondaire provient par exemple d'une source à préserver énergétiquement, par exemple dans un fonctionnement de veille aspirant à restreindre la consommation d'énergie, ou dans un fonctionnement de secours alimenté par une pile dédiée. 20 Le circuit intégré CI illustré par la figure 2 est dans un mode d'alimentation secondaire du type fonctionnement de secours (« backup supply » selon le vocable anglais usuel). Dans le cas d'une mémoire volatile RAM, le fonctionnement principal permet des opérations d'écriture et de lecture de données, 25 tandis que le fonctionnement secondaire permet d'éviter l'extinction des données retenues dans au moins une partie de la mémoire volatile RAM. Le circuit intégré CI comporte un étage d'alimentation principal AlmP destiné à délivrer une tension d'alimentation principale 30 VregP sur un noeud d'alimentation principal NP, ainsi qu'un étage d'alimentation secondaire AlmS destiné à délivrer une tension d'alimentation secondaire VregS sur un noeud d'alimentation secondaire NS. 7 Dans cet exemple, l'étage d'alimentation principal AlmP comporte un régulateur principal RegP connecté en entrée à une borne de tension principale SCT fournissant une tension principale, par exemple issue d'une prise secteur ou d'une batterie chargée. Le 5 régulateur principal RegP comporte une sortie formant le noeud d'alimentation principal NP, et est configuré pour y réguler une tension d'alimentation principale VregP de façon optimale pour la mémoire volatile RAM en fonctionnement principal. Dans cet exemple, l'étage d'alimentation secondaire AlmS 10 comporte un régulateur secondaire RegS pouvant être connecté en entrée à la borne de tension principale SCT ou à une borne de tension secondaire BAT fournissant une tension secondaire. La tension secondaire est par exemple issue d'une pile ou d'une source pour laquelle il est visé de minimiser la consommation. Le régulateur 15 secondaire RegS comporte une sortie formant le noeud d'alimentation secondaire NS, et est configuré pour y réguler une tension d'alimentation secondaire VregS de façon optimale pour la mémoire volatile RAM en fonctionnement secondaire. Un circuit de commutation d'alimentation est configuré pour 20 coupler une alimentation VddRAM du circuit de mémoire volatile RAM soit avec le noeud d'alimentation principal NP dans le mode d'alimentation principal MA1mP, soit avec le noeud d'alimentation secondaire NS dans le mode d'alimentation secondaire MAlmS. Dans certaines réalisations, la borne d'alimentation VddRAM 25 peut être une alimentation dédiée au coeur (MEM) du circuit de mémoire RAM, parmi d'autres alimentations du circuit de mémoire dédiées par exemple aux éléments périphériques. Dans cet exemple, le circuit de commutation d'alimentation comporte cinq commutateurs SWi, avec i E 1;2;3;4;51, et un circuit de 30 commande CMD configuré pour commander les commutateurs SWi. La commande des commutateurs SWi permet de placer le circuit soit dans le mode d'alimentation principal MA1mP pour fournir à la mémoire volatile RAM la tension d'alimentation principale VregP, soit dans le 8 mode d'alimentation secondaire MAlmS pour fournir à la mémoire volatile RAM la tension d'alimentation secondaire VregS. Dans cet exemple, un premier commutateur SW1 permet de connecter ou déconnecter l'entrée du régulateur secondaire RegS à la 5 borne de tension principale SCT ; un deuxième commutateur SW2 permet de connecter ou déconnecter l'entrée du régulateur secondaire RegS à la borne de tension secondaire BAT ; un troisième commutateur SW3 permet de connecter ou déconnecter la sortie NP du régulateur principal RegP à l'alimentation VddRAM du circuit de 10 mémoire volatile RAM ; un quatrième commutateur SW4 permet de connecter ou déconnecter la sortie NS du régulateur secondaire RegS à l'alimentation VddRAM du circuit de mémoire volatile RAM ; un cinquième commutateur 5W5 permet de connecter ou déconnecter la sortie NS du régulateur secondaire RegS à un circuit de précharge 15 CPrch. Dans cet exemple, le circuit de commande CMD place le circuit intégré dans le mode d'alimentation principal MA1mP en commandant fermés le premier commutateur SW1, le troisième commutateur SW3 et le cinquième commutateur 5W5, et en commandant ouverts le 20 deuxième commutateur SW2 et le quatrième commutateur SW4. Ainsi, dans le mode d'alimentation principal MA1mP, le régulateur principal RegP fournit une tension d'alimentation principale VregP au circuit de mémoire volatile RAM, permettant par exemple d'y réaliser des opérations de lecture et d'écriture. Le régulateur 25 secondaire RegS génère une tension d'alimentation secondaire VregS sur le noeud d'alimentation secondaire NS pendant le mode d'alimentation principal MA1mP, à partir de la tension principale (SCT), et le circuit de précharge CPrch est connecté au noeud d'alimentation secondaire NS. 30 En d'autres termes, l'étage d'alimentation secondaire AlmS est configuré pour alimenter le noeud d'alimentation secondaire NS à la tension d'alimentation secondaire VregS pendant le mode d'alimentation principal MA1mP. 9 Le circuit de précharge CPrch comporte un circuit-réplique RAM-R ayant la même configuration qu'au moins une partie du circuit de mémoire RAM et destiné à écouler un courant de réplique IRAMR. Le circuit de précharge CPrch est configuré pour, dans le mode 5 d'alimentation principal MA1mP, élaborer, à partir du courant de réplique IRAMR, un courant de précharge Iprch représentatif d'un courant Is écoulé par le circuit de mémoire RAM dans le mode d'alimentation secondaire MAlmS, et faire circuler le courant de précharge Iprch sur le noeud d'alimentation secondaire NS. 10 A l'inverse, le circuit de commande CMD place le circuit intégré dans le mode d'alimentation secondaire MAlmS en commandant ouverts le premier commutateur SW1, le troisième commutateur SW3 et le cinquième commutateur SW5, et en commandant fermés le deuxième commutateur SW2 et le quatrième 15 commutateur SW4. Le mode d'alimentation secondaire MAlmS, tel qu'illustré par la figure 2 dans cet exemple, correspond à une alimentation dite de secours (« back-up »). Or il existe, notamment dans les microcontrôleurs ou les 20 microprocesseurs, un autre mode secondaire, dit de veille (« standby » selon le vocable anglais usuel). Dans un mode d'alimentation secondaire de veille selon cet exemple, le circuit de commande CMD commande ouverts le deuxième commutateur SW2, le troisième commutateur SW3 et le cinquième commutateur SW5, et commande 25 fermés le premier commutateur SW1 et le quatrième commutateur SW4. Le régulateur secondaire RegS est ainsi alimenté par la borne de tension principale SCT. Le régulateur primaire RegP est éteint dans le mode secondaire de veille. Dans les deux cas, dans le mode d'alimentation secondaire 30 MAlmS, le régulateur secondaire RegS fournit une tension d'alimentation secondaire VregS au circuit de mémoire volatile RAM, permettant par exemple d'éviter l'extinction des données en mémoire. La tension minimale de rétention des données, en-dessous de laquelle 10 se produit l'extinction des données en mémoire est par exemple égale à 0,7V. Ici, le régulateur secondaire génère la tension d'alimentation secondaire VregS à partir de la tension secondaire (BAT), et le circuit 5 de précharge CPrch est déconnecté du noeud d'alimentation secondaire NS. Par exemple, la tension principale (SCT) est de 3,3V, ou est comprise entre 1,6V et 3,6V, et la tension d'alimentation principale VregP est régulée à 1,2V. Par exemple, la tension secondaire (BAT) 10 est de 3,3V, ou est comprise entre 1,2V et 3,6V, et la tension d'alimentation secondaire VregS est régulée à minimum 0,7V, préférablement à une valeur supérieure mais proche d'une tension minimale de rétention de données de la mémoire volatile RAM, par exemple comprise entre 1,0 et 1,15 fois ladite tension minimale de 15 rétention de données. Dans le mode d'alimentation principal MA1mP, lorsque le circuit de mémoire volatile RAM reçoit sur son alimentation VddRAM la tension d'alimentation principale VregP générée par le régulateur principal RegP sur le noeud d'alimentation principal NP, le circuit de 20 mémoire RAM consomme un courant Ip non-négligeable, qui est ainsi « tiré » sur le noeud d'alimentation principal NP. De même, dans le mode d'alimentation secondaire MAlmS, recevant la tension d'alimentation secondaire VregS sur son alimentation VddRAM, le circuit de mémoire RAM consomme un 25 courant Is non-négligeable, qui est ainsi « tiré » sur le noeud d'alimentation secondaire NS. En effet, le circuit de mémoire RAM comporte un plan-mémoire MEM muni de cellules-mémoires Cel, telles que représentées par la figure 3. Le circuit de mémoire RAM comporte en outre des 30 éléments de commande et d'accès, permettant classiquement d'accéder aux cellules-mémoires Cel pour y mettre en oeuvre notamment des écritures et des lectures. La figure 3 représente un exemple classique de cellule-mémoire Cel d'un circuit de mémoire volatile RAM. 11 La cellule-mémoire Cel comporte une entrée Wd, deux terminaux BLa et BLb de type entrée/sortie, deux inverseurs INV et deux transistors d'accès commandés par le signal Wd. Les deux inverseurs INV sont connectés tête-bêche, la sortie de 5 l'un rebouclant sur l'entrée de l'autre, et sont alimentés par une tension d'alimentation VddRAM d'une part et connectés à la masse gnda d'autre part. Ils permettent la mémorisation d'une donnée. L'entrée Wd commande les deux transistors d'accès dont la commutation permet d'accéder ou non à la donnée mémorisée dans les 10 deux inverseurs INV. Les terminaux BLa et BLb correspondent respectivement à la donnée et à la donnée inversée. Lorsque l'entrée Wd est portée à une valeur de tension haute, les transistors d'accès sont fermés et les données sur BLa et BLb peuvent soit être lues en mode lecture, soit écrites en mode écriture. Lorsque l'entrée Wd est 15 portée à une valeur de tension basse, les transistors d'accès sont ouverts et les données précédemment présentes sur Bla et BLb restent mémorisées dans la boucle des deux inverseurs INV. La tension d'alimentation VddRAM susmentionnée correspond a la tension d' alimentation principale VregP dans le mode 20 d'alimentation principal MA1mP, et à la tension d'alimentation secondaire VregS dans le mode d'alimentation secondaire MAlmS. Bien qu'étant réalisés avantageusement dans des technologies dédiées à la limitation des fuites de courant, les transistors incorporant les inverseurs INV ainsi que les transistors d'accès commandés par le 25 signal Wd fuitent légèrement. Or, le circuit de mémoire volatile RAM comportant un grand nombre de cellules-mémoires Cel, par exemple 4096, la somme des légères fuites de courant devient non-négligeable sur l'ensemble du circuit de mémoire RAM. 30 Par conséquent, lors d'une transition du mode d'alimentation principal MA1mP vers le mode d'alimentation secondaire MAlmS, lorsque le circuit de mémoire RAM, tirant un courant de fuite Ip, est commuté sur le noeud d'alimentation secondaire NS, une chute du niveau de la tension d'alimentation secondaire VregS pourrait se 12 produire en raison dudit courant de fuite brutalement dirigé sur le noeud d'alimentation secondaire NS. Or, le régulateur RegS a été préchargé à la tension d'alimentation VregS présente sur le noeud d'alimentation secondaire 5 NS pendant une phase de précharge dans le mode d'alimentation principal MA1mP par le circuit de précharge CPrch. Il est rappelé qu'au cours de la phase de précharge, on fait circuler un courant de réplique IRAMR dans le circuit-réplique RAM-R connecté au noeud d'alimentation secondaire NS et ayant la même 10 configuration qu'au moins une partie du circuit de mémoire RAM, puis on élabore, à partir du courant de réplique IRAMR, un courant de précharge Iprch représentatif d'un courant Is écoulé par le circuit de mémoire RAM dans le mode d'alimentation secondaire MAlmS, et on fait circuler le courant de précharge Iprch dans le noeud d'alimentation 15 secondaire NS. En d'autres termes, pendant la phase de précharge, il a été tiré sur le noeud d'alimentation secondaire NS un courant de précharge Iprch représentatif d'un courant Is écoulé par le circuit de mémoire RAM. Ainsi, le régulateur secondaire RegS générant la tension 20 d'alimentation secondaire VregS a été préparé en vue de ladite commutation sur le noeud d'alimentation secondaire NS. En effet, le circuit de précharge CPrch écoule un courant de précharge Iprch reproduisant fidèlement le courant Is écoulé par le circuit de mémoire RAM dans le mode d'alimentation secondaire 25 MAlmS. Ainsi, sur le noeud d'alimentation secondaire NS, ladite transition du mode d'alimentation principal MA1mP au mode d'alimentation secondaire MAlmS a très peu de conséquence, voire pas du tout. En d'autres termes, le circuit de précharge CPrch, comportant 30 un circuit-réplique RAM-R ayant la même configuration qu'au moins une partie du circuit de mémoire RAM, permet de générer une tension d'alimentation secondaire VregS capable d'endurer la transition brusque du mode d'alimentation sans subir une chute de son niveau. 13 Ne subissant pas de chute à la transition, la valeur de la tension d'alimentation secondaire VregS peut être réduite à la valeur minimale acceptable pour éviter la perte de données, par exemple de 1,0 à 1,15 fois la valeur de la tension minimale de rétention de données de la 5 mémoire RAM. En outre, pour une source de tension d'alimentation secondaire AlmS donnée, la taille d'une mémoire RAM peut être augmentée par l'effet du circuit de précharge CPrch. La figure 4 représente un exemple de mode de réalisation du 10 circuit de précharge CPrch. Le circuit de précharge CPrch comporte un circuit-réplique RAM-R et un circuit amplificateur de courant CAmp. Le circuit-réplique RAM-R a la même configuration qu'au moins une partie du circuit de mémoire volatile (RAM), dans cet 15 exemple le circuit-réplique RAM-R correspond à une fraction du plan- mémoire (MEM) du circuit de mémoire volatile (RAM). Le circuit-réplique RAM-R comprend ainsi des cellules-mémoires Cel, qui sont appariées aux cellules-mémoires du plan-mémoire (MEM), c'est-à-dire qu'elles sont de conception identique, 20 sont réalisées au cours des mêmes étapes de fabrication, ont la même orientation spatiale, sont dans le même environnement et présentent la même configuration. Les cellules-mémoires Cel du circuit-réplique RAM-R et du plan-mémoire (MEM) présentent ainsi de très faibles variations 25 relatives en matière d'aléas locaux et globaux de procédé de fabrication, en matière de comportement relatif à la température et de comportement relatif au niveau effectif de la tension d'alimentation. Cela se reflète par d'aussi faibles variations relatives du courant de précharge par rapport au courant effectivement tiré par le circuit de 30 mémoire dans le mode d'alimentation secondaire. Le circuit-réplique RAM-R peut en outre comporter des éléments de commande et d'accès, appariés aux éléments de commande et d'accès du circuit de mémoire (RAM). 14 Ainsi, le circuit-réplique RAM-R est configuré pour écouler un courant de réplique IRAMR reproduisant précisément une fraction du courant (Is) écoulé par le circuit de mémoire volatile (RAM) dans le mode d'alimentation secondaire, en particulier relativement aux 5 variations dudit courant (Is) par exemple dues aux conditions d'utilisations du circuit intégré (CI). Le circuit amplificateur de courant CAmp est configuré pour amplifier le courant de réplique IRAMR écoulé par le circuit-réplique RAM-R en un courant amplifié d'un gain K, KIRAMR. 10 Dans le circuit de précharge CPrch, le courant de précharge Iprch comprend la somme du courant de réplique IRAMR et du courant amplifié KIRAMR. Dans cet exemple, le circuit amplificateur de courant CAmp comporte une suite de k amplificateurs élémentaire Ki en parallèle, 15 avec i E [1;k], amplifiant chacun un courant copié d'un gain respectif Ki, le courant copié du premier amplificateur élémentaire Ki étant le courant de réplique IRAMR, le courant copié des autres amplificateurs élémentaires Ki>i étant le courant amplifié par l'amplificateur élémentaire précédent Ki , i>1. 20 Ainsi, le gain K du montage amplificateur de courant CAmp peut s'exprimer K=r 1 (n 1 Ki)- Il?RAm - J=i= Les gains respectifs Ki peuvent ainsi être dimensionnés de façon à ce que le gain K résulte à une génération du courant de précharge Iprch-IRAMR+KIRAMR très précisément représentative du 25 courant (Is) écoulé par le circuit de mémoire volatile (RAM) alimenté par la tension d'alimentation secondaire VregS. Le circuit de précharge CPrch selon cet exemple est ainsi configuré pour, lors de ladite précharge du noeud d'alimentation secondaire NS, écouler un courant de précharge Iprch représentatif d'un 30 courant Is écoulé par le circuit de mémoire RAM dans le mode d'alimentation secondaire MAlmS. La figure 5 représente un exemple du circuit de précharge CPrch du type de celui décrit précédemment en relation avec la figure 4. 15 Dans cet exemple, le circuit amplificateur de courant CAmp comporte deux amplificateurs élémentaires P1-P2, N2-N3 respectivement réalisés par des montages miroirs de courant. Chaque montage miroir de courant comporte un transistor 5 d'entrée monté en diode Pl, N2 et un transistor de sortie P2, N3 commandé par la tension de grille/source du transistor d'entrée respectif. Le gain Ki du premier amplificateur élémentaire P1-P2 est obtenu par la réalisation de N transistors élémentaires du type PMOS 10 en parallèle pour former le transistor d'entrée Pl et de Ki xN transistors élémentaires du type PMOS en parallèle pour former le transistor de sortie P2. De même, le gain K2 du second amplificateur élémentaire N2-N3 est obtenu par la réalisation de M transistors élémentaires du type NMOS en parallèle pour former le transistor 15 d'entrée N2 et de K2xM transistors élémentaires du type NMOS en parallèle pour former le transistor de sortie N3. Le transistor d' entrée Pi est couplé entre le noeud d'alimentation secondaire NS (par l'intermédiaire du cinquième commutateur (SW5), fermé dans le mode d'alimentation principal, tel 20 que décrit précédemment en relation avec les figures 1 et 2) et le circuit-réplique RAM-R. Ainsi, une tension de seuil VthP du transistor d'entrée Pl, présente entre les bornes de conduction du transistor Pl (car monté en diode) réduit d'autant la tension d'alimentation secondaire VregS 25 effectivement appliquée (vddma) dans le circuit-réplique RAM-R. Ainsi, le circuit amplificateur CAmp est avantageusement configuré pour amplifier le courant de réplique IRAMR selon un gain K tenant compte de la différence de potentiel VthP entre les bornes de conduction du transistor d'entrée Pl. 30 En effet, dans cet exemple, les gains respectifs Ki, K2 des amplificateurs élémentaires Pl-P2, N2-N3 sont dimensionnés pour compenser, sur le courant amplifié KIRAMR, K=Ki+K1K2, le différentiel de courant IRAMR écoulé par le circuit-réplique RAM-R à 16 vddma=VregS-VthP par rapport au courant IRAMR écoulé par le circuit-réplique RAM-R à vddma=VregS. En outre, le transistor d'entrée P1 est réalisé de façon à minimiser la valeur de sa tension de seuil VthP. Par exemple 5 VthP=200mV. La figure 6 représente un appareil électronique APP, tel qu'un téléphone portable, un ordinateur personnel ou tout autre appareil connu, comportant un circuit intégré CI comportant un circuit de mémoire volatile RAM, pouvant fonctionner selon un mode 10 d'alimentation principal ou un mode d'alimentation secondaire tel que décrit précédemment en relation avec les figures 1 à 5, incorporant en outre une unité de calculs CU telle qu'un processeur ou un contrôleur. Le circuit intégré CI, la mémoire RAM et l'unité de calcul CU sont par exemple réalisés sur un même substrat semiconducteur, 15 formant un dispositif de microcontrôleur ou de microprocesseur MC, équipant l'appareil APP. Par ailleurs l'invention n'est pas limitée à ces modes de réalisation mais en embrasse toutes les variantes, par exemple les structures du circuit amplificateur de courant décrites en relation avec 20 les figures 4 et 5 ont été données à titre d'exemple, d'autres structures ayant des fonctions analogues pouvant être utilisées sans sortir du cadre de l'invention. REVENDICATIONS1. Circuit intégré comportant un étage d'alimentation principal (AlmP) destiné à délivrer une tension d'alimentation principale (VregP) sur un noeud d'alimentation principal (NP), un étage d'alimentation secondaire (AlmS) destiné à délivrer une tension d'alimentation secondaire (VregS) sur un noeud d'alimentation secondaire (NS), un circuit de commutation d'alimentation (SWi), un circuit de précharge (CPrch), et un circuit de mémoire volatile (RAM), le circuit de commutation (SWi) étant configuré pour coupler une alimentation (VddRAM) du circuit de mémoire (RAM) soit avec le noeud d'alimentation principal (NP) dans un mode d'alimentation principal (MA1mP), soit avec le noeud d'alimentation secondaire (NS) dans un mode d'alimentation secondaire (MAlmS), l'étage d'alimentation secondaire (AlmS) étant configuré pour alimenter le noeud d'alimentation secondaire (NS) à la tension d'alimentation secondaire (VregS) pendant le mode d'alimentation principal (MA1mP), dans lequel le circuit de précharge (CPrch) comporte un circuit-réplique (RAM-R) ayant la même configuration qu'au moins une partie du circuit de mémoire (RAM) et destiné à écouler un courant de réplique (IRAmR), le circuit de précharge (CPrch) étant configuré pour, dans le mode d'alimentation principal (MA1mP), élaborer, à partir du courant de réplique (IRAmR), un courant de précharge (Iprch) représentatif d'un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d'alimentation secondaire (MAlmS), et faire circuler le courant de précharge (Iprch) sur le noeud d'alimentation secondaire (NS). 2. Circuit intégré selon la revendication 1, dans lequel le circuit de précharge (CPrch) comporte un circuit amplificateur de courant (CAmp) configuré pour amplifier le courant de réplique (IRAmR) écoulé par le circuit-réplique (RAM-R) en un courant amplifié (KIRAmR), le circuit de précharge (CPrch) étant configuré pour élaborer le courant de précharge (Iprch) comprenant la somme du courant de réplique (IRAmR) et du courant amplifié (KIRAmR). 18 3. Circuit intégré selon l'une des revendications 1 ou 2, le circuit de mémoire (RAM) comportant un plan-mémoire (MEM) comprenant des cellules-mémoires, dans lequel le circuit-réplique (RAM-R) comprend des cellules-mémoire (Cel) appariées aux cellules- 5 mémoires du plan-mémoire (MEM). 4. Circuit intégré selon l'une des revendications précédentes, le circuit de mémoire (RAM) comportant des éléments de commande et d'accès, dans lequel le circuit réplique comporte des éléments de commande et d'accès appariés aux éléments de commande et d'accès 10 du circuit de mémoire. 5. Circuit intégré selon l'une des revendications 2 à 4, dans lequel le circuit amplificateur de courant (CAmp) comporte au moins un montage miroir de courant comprenant un transistor d'entrée (P1) couplé entre le noeud d'alimentation secondaire (NS) et le circuit- 15 réplique (RAM-R), et est configuré pour amplifier le courant de réplique (IRAmR) selon un gain tenant compte d'une différence de potentiel (VthP) entre les bornes de conduction du transistor d'entrée (P1). 6. Circuit intégré selon l'une des revendications précédentes, 20 le circuit de mémoire (RAM) étant configuré pour retenir des données en mémoire à une tension d'alimentation supérieure à une tension minimale de rétention de données, dans lequel l'étage d'alimentation secondaire (AlmS) est destiné à délivrer une tension d'alimentation secondaire (VregS) ayant une valeur comprise entre 1,0 et 1,15 fois la 25 valeur de la tension minimale de rétention de données. 7. Circuit intégré selon l'une des revendications précédentes, incorporant une unité de calculs (CU) telle qu'un processeur ou un contrôleur. 8. Appareil électronique, tel qu'un téléphone portable ou un 30 ordinateur personnel, comportant un circuit intégré (CI) selon l'une des revendications précédentes. 9. Procédé d'alimentation de circuit intégré comportant un circuit de mémoire volatile (RAM), comprenant un mode d'alimentation principal (MA1mP) dans lequel on fournit une tension 19 d'alimentation principale (VregP) au circuit de mémoire (RAM) et un mode d'alimentation secondaire (MAlmS) dans lequel on fournit une tension d'alimentation secondaire (VregS) au circuit de mémoire (RAM), dans lequel, dans le mode d'alimentation principal (MA1mP), 5 on fournit la tension d'alimentation secondaire (VregS) sur un noeud d'alimentation secondaire (NS), le procédé comprenant, pendant le mode d'alimentation principal (MA1mP), une phase de précharge au cours de laquelle on fait circuler un courant de réplique (IRAmR) dans un circuit-réplique (RAM-R) connecté au noeud d'alimentation 10 secondaire (NS) et ayant la même configuration qu'au moins une partie du circuit de mémoire (RAM), on élabore, à partir du courant de réplique (IRAmR), un courant de précharge (Iprc h) représentatif d'un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d'alimentation secondaire (MAlmS), et on fait circuler le courant de 15 précharge (Iprc h) noeud dans le nud d'alimentation secondaire (NS). 10. Procédé selon la revendication 9, dans lequel ladite élaboration du courant de précharge comprend une amplification du courant de réplique (IRAmR) en un courant amplifié (KIRAmR), et la somme du courant de réplique (IRAmR) et du courant amplifié (KIRAmR). 20 11. Procédé selon la revendication 10, dans lequel l'amplification du courant de réplique (IRAmR) est dimensionnée pour compenser une différence de potentiel (VthP), introduite par ladite amplification, entre le circuit-réplique (RAM-R) et un noeud d'alimentation secondaire (NS) sur lequel est fournie la tension 25 d'alimentation secondaire (VregS). 12. Procédé selon l'une des revendications 9 à 11, le circuit de mémoire volatile (RAM) étant configuré pour retenir des données en mémoire à une tension d'alimentation supérieure à une tension minimale de rétention de données, dans lequel la tension 30 d'alimentation secondaire (VregS) a une valeur comprise entre 1,0 et 1,15 fois la valeur de la tension minimale de rétention de données.