FR 3084965 A1 20200214 FR 1857444 A 20180810 TRANSISTOR À EFFET DE CHAMP DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne les transistors à effets de champ, et plus particulièrement les transistors comprenant plusieurs transistors élémentaires s connectés en parallèle. ARRIÈRE-PLAN TECHNOLOGIQUE DE L'INVENTION Les transistors de puissance sont destinés à être traversés par des courants électriques de forte intensité, c'est-à-dire des courants de plusieurs dizaines d'ampères. Les transistors de puissance présentent donc des dimensions importantes, compatibles avec ces niveaux de courant. Classiquement, de tels transistors de grandes dimensions sont réalisés en connectant en parallèle plusieurs transistors élémentaires, appelés « îlots », ayant des dimensions plus petites. Cependant, au cours de la fabrication d'un transistor, il peut arriver qu'un court-circuit apparaisse au niveau de certains îlots, ce qui rend inutilisable 15 l'ensemble du transistor. Pour remédier à cet inconvénient, il est connu de l'art antérieur une méthode pour isoler électriquement les îlots défectueux des îlots fonctionnels. Cette méthode consiste à tester un par un les îlots pour rechercher ceux présentant un court-circuit. Ces derniers sont alors isolés au moyen d'une couche d'un matériau polymère qui est 20 déposée sur l'ensemble îlots et qui est ensuite gravée pour laisser accessible à la métallisation uniquement les îlots fonctionnels. Le problème de cette méthode est que sa mise en oeuvre nécessite beaucoup de temps. RÉSUMÉ DE L'INVENTION La présente invention vise à résoudre le problème qui vient d'être mentionné. À 25 cette fin, un premier aspect de l'invention concerne un transistor à effet de champ comportant : - un substrat ; 2 une structure semi-conductrice formée sur une face principale du substrat, la structure semi-conductrice comprenant une zone de canal ; une première électrode et une deuxième électrode entre lesquelles s'étend la zone de canal, la première électrode comportant une pluralité de portions espacées les unes des autres, chaque portion de la première électrode contribuant à former un transistor élémentaire appelé « îlot » ; des pistes de connexion pour connecter électriquement les portions de la première électrode entre elles. Selon l'invention, chaque portion de la première électrode est connectée à une piste so de connexion par l'intermédiaire d'une zone fusible, chaque zone fusible associée à la portion de la première électrode d'un îlot étant apte à être rompue de manière à isoler électriquement ledit îlot s'il est défectueux. L'utilisation de zones fusibles permet d'isoler électriquement tous les îlots défectueux au cours d'une seule étape, ce qui représente un gain de temps 15 considérable. Le transistor à effet de champ selon le premier aspect de l'invention peut également comporter une ou plusieurs caractéristiques parmi les suivantes considérées individuellement ou selon toutes les combinaisons techniquement possibles. 20 Selon un mode de réalisation, les zones fusibles s'étendent selon une direction longitudinale. Selon un mode de réalisation, chaque îlot présente un courant de fonctionnement maximal, les zones fusibles étant dimensionnées de manière à supporter le courant maximal de fonctionnement. 25 Selon un mode de réalisation, la deuxième électrode comporte également une pluralité de portions espacées les unes des autres, les portions de la première électrode et de la deuxième électrode étant disposées de manière alternée pour former un motif de type damier. Selon un mode de réalisation, les zones fusibles sont réalisées dans le même 30 matériau que les pistes de connexion. 3 Selon un mode de réalisation, les zones fusibles sont en cuivre, en aluminium ou en tungstène. Un deuxième aspect de l'invention concerne un procédé de fabrication d'un transistor à effet de champ selon le premier aspect de l'invention, le procédé de 5 fabrication comportant une étape de rupture de chaque zone fusible associée à la portion de la première électrode d'un îlot défectueux. Le procédé de fabrication selon le deuxième aspect de l'invention peut également comporter une ou plusieurs caractéristiques parmi les suivantes considérées individuellement ou selon toutes les combinaisons techniquement possibles. Selon un mode de mise en oeuvre, l'étape de rupture consiste à appliquer une rampe de courant entre la première électrode et la deuxième électrode. Selon un mode de mise en oeuvre, la rampe de courant est assortie d'une limitation en tension. Selon un mode de mise en oeuvre, le procédé de fabrication comporte une étape de vérification que chaque zone fusible associée à la portion de la première électrode d'un îlot défectueux est effectivement rompue. BRÈVE DESCRIPTION DES FIGURES L'invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent, parmi lesquelles : - la figure 1A est une vue de dessus d'un transistor, selon un premier mode de réalisation de l'invention ; - la figure 1 B est une vue agrandie d'une zone fusible du transistor de la figure 1A la figure 1C est une vue en coupe transversale selon la ligne A-A du transistor de la figure lA ; - la figure 2 représente des courbes de variation du temps de claquage d'une zone fusible en fonction de l'intensité du courant électrique traversant la zone fusible, 4 chaque courbe correspondant à un matériau différent avec lequel la zone fusible est réalisée ; - la figure 3 est une vue de dessus d'un transistor, selon un deuxième mode de réalisation de l'invention ; 5 - la figure 4 représente des courbes de variation de la tension en fonction du courant dans une structure de test comportant une zone fusible ; - la figure 5 représente une courbe de variation du courant de fuite en fonction de la tension dans la structure de test de la figure 4, lorsque la zone fusible est rompue. Les figures sont schématiques et ne respectent pas les proportions entre les 113 différents éléments représentés, ceci afin d'en faciliter la lecture. Les figures ne sont présentées qu'à titre indicatif et nullement limitatif de l'invention. Pour plus de clarté, les éléments identiques ou similaires sont repérés par des signes de référence identiques sur toutes les figures. 15 DESCRIPTION DÉTAILLÉE DE MODES DE MISE EN OEUVRE DE L'INVENTION Un premier mode de réalisation d'un transistor à effet de champ 100 selon l'invention va maintenant être décrit en référence aux figures 1A, 1B et 1C. Le transistor 100 est par exemple un transistor à hétérojonction à haute mobilité électronique, également appelé H EMT pour « High Electron Mobility Transistor » selon 20 la terminologie anglo-saxonne. Un tel transistor 100 est généralement destiné à des applications de puissance. Toutefois, la présente invention peut bien entendu être appliquée à d'autres types de transistors. Le transistor 100 comporte un substrat 1 et une structure semi-conductrice 2 formée sur le substrat 1. La structure semi-conductrice 2 comporte par exemple une 25 première couche semi-conductrice 21 disposée sur le substrat 1 et une deuxième couche semi-conductrice 22 disposée sur la première couche semi-conductrice 21. La première couche semi-conductrice 21 et la deuxième couche semi-conductrice 22 sont par exemple respectivement en nitrure de gallium (GaN) et en nitrure d'aluminium-gallium (AIGaN). Dans ce cas, un gaz d'électrons est intrinsèquement formé par hétéronjonction à l'interface entre la première couche semi-conductrice 21 et la deuxième couche semi-conductrice 22. 5 Le substrat 1 peut être un isolant ou un semi-conducteur tel que du silicium intrinsèque ou dopé. Avantageusement, le substrat 1 est du silicium à orientation de maille cristalline selon la direction ce qui permet de faciliter la croissance du nitrure de gallium à sa surface. Le substrat 1 peut également être du carbure de 5 silicium, du nitrure de galium ou du saphir. Le transistor 100 comporte une électrode de drain 3 et une électrode de source 4 formées sur la structure semi-conductrice 2. L'électrode de drain 3 et l'électrode de source 4 sont par exemple en métal tel que du titane ou de l'aluminium. Dans ce premier mode de réalisation, l'électrode de drain 3 présente une io topologie en îlots, c'est-à-dire qu'elle comporte plusieurs portions de drain 30 espacées les unes des autres. Les portions de drain 30 sont ici entourées par l'électrode de source 4. Par extension, on dit que le transistor 100 présente une topologie en îlots. De manière générale, un transistor présente une topologie en îlots lorsque son électrode de drain et/ou son électrode de source présentent une topologie 15 en îlots. Chaque portion de drain 30 contribue à la formation d'un transistor élémentaire, le transistor 100 résultant de la mise en parallèle de ces transistors élémentaires. Dans la suite de la description, le terme « îlot » peut être utilisé pour désigner indifféremment une portion de drain 30 ou le transistor élémentaire formé par cette portion de drain 30. 20 Le transistor 100 comporte également une électrode de grille 5 disposée entre l'électrode de drain 3 et l'électrode de source 4. L'électrode de grille comporte par exemple plusieurs portions de grille 50 entourant chacune une portion de drain 30. Chaque portion de grille 50 est par exemple disposée dans une cavité 6 formée à travers la deuxième couche semi-conductrice 22. La cavité 6 s'étend dans la première 25 couche semi-conductrice 21. Toutefois, la cavité 6 ne traverse pas complétement la première couche semi-conductrice 21. La cavité 6 comporte donc un fond 61 formé par la première couche semi-conductrice 21 et des parois latérales 62 formées par l'empilement de la première couche semi-conductrice 21 et de la deuxième couche semi-conductrice 22. 30 L'électrode de grille 5 comporte une couche d'isolant de grille 51 recouvrant le fond 61 et les parois latérales 62 de la cavité 6. L'électrode de grille 5 comporte ici un 6 débordement latéral de part et d'autre de la cavité 6. Autrement dit, la couche d'isolant de grille 51 s'étend en dehors de la cavité 6 sur la deuxième couche semiconductrice 22. La couche d'isolant de grille 51 est par exemple réalisée en oxyde d'aluminium. Toutefois, d'autres matériaux isolants connus de l'industrie 5 microélectronique peuvent convenir à la formation de la couche d'isolant de grille 51. L'électrode de grille 5 comporte également un matériau de grille 52 conducteur électriquement disposé dans la cavité 6, dans un espace non occupé par la couche d'isolant de grille 51. Le matériau de grille 52 est séparé des couches semiconductrices 21, 22 par la couche d'isolant de grille 51. Le matériau de grille 52 est en io contact avec la couche d'isolant de grille 51. Le matériau de grille 52 peut également déborder de la cavité 6 sans jamais entrer en contact avec les couches semiconductrices 21, 22. Le matériau de grille 52 est par exemple du métal tel que du nitrure de titane, du tungstène ou du nickel. Le transistor 100 comporte une zone de canal 7 s'étendant entre l'électrode de 15 drain 3 et l'électrode de source 4 et dans laquelle la conduction est commandée par l'électrode de grille 5. La zone de canal 7 correspond ici au gaz d'électrons présent à l'interface entre la première couche semi-conductrice 21 et la deuxième couche semiconductrice 22. La topologie en îlots permet d'augmenter la densité de la zone de canal 7 par rapport à des géométries inter digitées classiques. L'avantage de la 20 topologie en îlots est qu'elle permet d'isoler les zones défectueuses le cas échéant. Il est cependant également possible de réaliser des îlots à inter digités. Le transistor 100 est par exemple de type normalement bloqué (« normally-off » selon la terminologie anglo-saxonne), c'est-à-dire qu'en l'absence de polarisation, le transistor 100 est bloqué. Pour rendre le transistor 100 passant, il faut accumuler 25 suffisamment d'électrons dans la zone de canal 7 sous l'électrode de grille 5. Pour ce faire, il faut appliquer une différence de potentiel entre l'électrode de source 4 et l'électrode de grille 5 supérieure à une tension de seuil positive. Le transistor 100 comporte un premier plot 35, un deuxième plot 45 et un troisième plot 55 prévus pour réaliser respectivement le contact de drain, le contact de 30 source et le contact de grille. 7 Les portions de drain 30 sont connectées électriquement au premier plot 35 par l'intermédiaire de premières pistes de connexions 36 et de premiers vias d'interconnexion 37. Un premier via d'interconnexions 37 est par exemple disposé sur chaque portion de drain 30. L'électrode de source 4 est connectée électriquement au deuxième plot 45 par l'intermédiaire de deuxièmes pistes de connexion 46 et de deuxièmes vias de d'interconnexion 47 répartis sur l'électrode de source 4. Ainsi, bien que dans ce mode de réalisation l'électrode de source 4 soit continue, la résistance d'accès à l'électrode de source 4 est réduite. io Avantageusement, le transistor 100 comporte des zones de grille 53 configurées pour connecter électriquement des portions de grille 50 adjacentes. Par exemple, chaque zone de grille 53 connecte électriquement quatre portions de grille 50 disposées en carré. Les portions de grille 50 sont connectées électriquement au troisième plot 55 15 par l'intermédiaire de troisièmes pistes de connexions 56 et de troisièmes vias d'interconnexion 57. Un troisième via d'interconnexions 57 est par exemple disposé sur chaque zone de grille 53 de l'électrode de grille 5. Les pistes de connexions 36, 46, 56 sont chacune réalisées dans un matériau conducteur électriquement. Les pistes de connexions 36, 46, 56 sont de préférence 20 en métal tel que du cuivre, de l'aluminium ou alliage AICu. Le transistor 100 comporte une première couche de passivation 81 qui recouvre la structure semi-conductrice 2 et les électrodes de drain 3, de source 4 et grille 5. La première couche de passivation 81 est par exemple en oxyde de silicium ou en nitrure de silicium. Les vias d'interconnexion 37, 47, 57 sont formés à travers la première 25 couche de passivation 81. Chaque portion de drain 30 est connectée à l'une des premières pistes de connexion 36 par l'intermédiaire d'une zone fusible 9. Les zones fusibles 9 associées à des îlots défectueux sont rompues au cours de la fabrication du transistor 100, comme décrit plus en détail par la suite. Ainsi, grâce à l'invention, il est possible de 30 connecter uniquement les îlots fonctionnels. 8 Dans le contexte de l'invention, on entend par « îlots défectueux » des îlots qui sont en court-circuit, c'est-à-dire des îlots pour lesquels il existe un chemin de passage du courant électrique entre l'électrode de drain 3 et l'électrode de source 4. Dans le cas par exemple du transistor 100 qui est du type normalement bloqué, on considère 5 que lorsque la grille n'est pas polarisée et que le transistor 100 est passant, c'est qu'il comporte au moins un îlot défectueux. La zone fusible 9 est réalisée dans un matériau fusible conducteur électriquement, de préférence identique à celui utilisé pour réaliser les premières pistes de connexion 36. La zone fusible 9 est par exemple disposée sur la première io couche de passivation 81, entre le premier via d'interconnexion 37 et la première piste de connexion 36 correspondante. Avantageusement, la zone fusible 9 s'étend selon une direction longitudinale, c'est-à-dire selon une direction sensiblement parallèle au plan dans lequel s'étend le substrat 1. Ainsi, lorsque la zone fusible 9 se rompt, le matériau fusible a la possibilité 15 de s'étendre. Dans ce cas, la zone fusible 9 n'est pas confinée, contrairement par exemple à un cas d'une orientation transversale réalisée au moyen d'un via. Autrement dit, l'orientation longitudinale de la zone fusible 9 permet de faciliter l'évacuation du matériau fusible lors du claquage afin que la zone fusible 9 ne forme plus de chemin conducteur électriquement. 20 La zone fusible 9 a par exemple une forme générale parallélépipédique présentant une longueur L, une largeur W et une hauteur H. Par ailleurs, chaque îlot du transistor 100 est conçu pour avoir un certain calibre en courant. Avantageusement, la zone fusible 9 est dimensionnée de manière à être compatible avec le calibre en courant des îlots du transistor 100. Ainsi, on s'assure que la zone fusible 9 ne claque 25 pas lorsque le transistor 100 est en fonctionnement. Autrement dit, les dimensions de la zone fusible 9 lui permettent de supporter le passage du courant de fonctionnement correspondant au calibre des îlots du transistor 100. La zone fusible 9 peut également être dimensionnée en fonction du temps avant claquage que l'on souhaite obtenir. Dans le contexte de l'invention, on entend par 30 « temps avant claquage » le temps que met la zone fusible pour se rompre lorsqu'elle est traversée par une intensité de courant donnée. 9 Le temps avant claquage tdaq est par exemple calculé en égalisant l'énergie électrique fournie à la zone fusible 9 avec la somme de l'énergie thermique absorbée par la zone fusible 9 et de l'énergie thermique évacuée par la zone fusible 9 dans l'air à la température de fusion Trusion du matériau fusible selon l'équation suivante : , L 2 (1) P. (1 + (Tfus,0,2 - 300). Tco,f1). H. w .1 . ta', = Cr. L. H. W. D. (Trusion - 300) + h. L. (2H + W). (Trusion - 300). tala, 5 où p, CF et D sont respectivement la résistivité, la capacité calorifique et la densité du matériau fusible, I est le courant traversant la zone fusible 9, et h est le coefficient d'échange thermique du matériau fusible avec l'air. Tcoeff est le coefficient en température de la résistivité. Le temps avant claquage tdaq en fonction de l'intensité de courant I peut alors 10 être défini par l'expression suivante : C p. H. W. D. (77)',,,,' - 300) tetuq(1) 1 p.(1 + (TrUnti - 300). Tc.'err). H. . [2 h. (2H W). (TF' fi r,' - 300) La figure 2 représente trois exemples de courbes Cl, C2, C3 de variation du temps avant claquage tuaq d'une zone fusible ayant une section carrée de 5 pm de côté en fonction de l'intensité I du courant électrique traversant la zone fusible. La première courbe Cl correspond à une zone fusible en cuivre, la deuxième courbe C2 15 correspond à une zone fusible en aluminium et la troisième courbe C3 correspond à une zone fusible en tungstène. L'aluminium et le cuivre sont considérés comme étant des candidats avantageux car ils sont classiquement utilisés dans l'industrie microélectronique pour réaliser des interconnexions, ce qui permet de réaliser les pistes de connexion et les zones fusibles au cours d'une même étape. Le cuivre est 20 considéré comme étant plus avantageux que l'aluminium car le cuivre possède une tenue en courant plus élevée et une résistivité plus faible que l'aluminium. La figure 3 montre un transistor à effet de champ 200 selon un deuxième mode de réalisation de l'invention dans lequel l'électrode de source 4 présente également une topologie en îlots. L'électrode de source 4 comporte en effet plusieurs portions de 25 source 40 espacées les unes des autres. Les portions de drain 30 et les portions de source 40 sont ici disposées de manière alternée pour former un motif de type damier. (2) 10 Dans ce deuxième mode de réalisation, les portions de grille 50 entourent les portions de source 40 et sont reliées deux à deux par les zone de grille 53. Chaque zone de grille 53 est disposée entre deux portions de grille 50 adjacentes diagonalement, comme illustré à la figure 3. 5 Dans une variante de ce deuxième mode de réalisation, les zones fusibles peuvent être disposées entre les portions de source 40 et les deuxièmes pistes de connexion 46. Un autre aspect de la présente invention concerne un procédé de fabrication de n'importe quel que mode de réalisation du transistor selon la présente invention. 10 Le procédé de fabrication comporte des étapes de formation de la structure semi-conductrice 2, des électrodes de drain 3, de source 4 et de grille 5, des plots 35, 45, 55, des pistes de connexion 36, 46, 56 et des vias d'interconnexion 37, 47, 57. Ces étapes étant par ailleurs connues de l'art antérieur, elles ne seront pas décrites plus en détail dans la présente demande. 15 Le procédé de fabrication comporte également une étape de formation des zones fusibles 9. Comme précisé précédemment, lorsque les zones fusibles 9 sont réalisées avec le même matériau que les pistes de connexion, elles peuvent être formées au cours de la même étape. Le procédé de fabrication comporte en outre une étape de rupture des zones 20 fusibles 9 associées aux îlots défectueux. Pour ce faire, une rampe de courant est par exemple appliquée au transistor, entre le contact de source et le contact de drain. Le courant appliqué passe principalement par les îlots défectueux ce qui provoque la rupture des zones fusibles 9 correspondantes. Ainsi, les îlots défectueux sont isolés électriquement. Il s'agit donc d'une méthode d'isolation globale, c'est-à-dire qu'elle 25 fonctionne simultanément sur la totalité du transistor. Une telle méthode permet de gagner du temps par rapport à la méthode de l'art antérieur consistant à tester les îlots un par un pour déterminer lesquels sont défectueux. Avantageusement, la rampe de courant comporte une limitation en tension afin d'éviter d'endommager les îlots du transistor. Cela est particulièrement utile pour les 11 transistors possédant un petit calibre en tension, tels que des transistors destinés à des applications audio. La figure 4 montre un exemple de courbes de variation 401, 402 de la tension U1 aux bornes d'une structure de test en fonction du courant 11 qui traverse la 5 structure de test. La structure de test est configurée pour modéliser le comportement d'un îlot du transistor 100. La structure de test comporte deux plots de polarisation entre lesquels est disposée une zone fusible en aluminium ayant une section carrée de 5 pm de côté. Dans cet exemple, la limitation en tension de la rampe de courant est fixée à 3 V. 10 La première courbe 401 correspond à l'étape de rupture de la zone fusible. Il s'agit d'une première application de la rampe de courant à la structure de test. La première courbe 401 montre que la zone fusible claque à environ 0,8 A, la tension U1 aux bornes de la structure de test étant ensuite plafonnée à la valeur limite de 3 V. La deuxième courbe 402 correspond ici à une deuxième application de la rampe 15 de courant 11 à la structure de test afin de s'assurer que la zone fusible s'est correctement rompue et ne s'est pas reformée. La deuxième courbe 402 montre bien que c'est le cas puisque dès le début de la rampe, la tension U1 aux bornes de la structure de test est plafonnée à 3 V. La figure 5 montre la variation du courant de fuite 12 de la structure de test en 20 fonction de la tension de polarisation U2 appliquée à la structure de test, après que la zone fusible s'est rompue. On constate que peu importe la valeur de la tension de polarisation U2, le courant de fuite 12 reste négligeable. Cette vérification permet de mettre en évidence que la zone fusible est bien rompue. Après l'étape de rupture des zones fusibles, le procédé de fabrication peut 25 comporter une étape de nettoyage comprenant par exemple une première opération de nettoyage au moyen d'une solution acide destinée à éliminer des résidus métalliques résultant du claquage des zones fusibles. L'étape de nettoyage peut également comporter une deuxième opération de nettoyage au moyen d'une solution basique destinée à éliminer des résidus organiques. 12 Une deuxième couche de passivation peut ensuite être déposée avant de réaliser les niveaux métalliques connectant entre elles les pistes de connexion des électrodes de source, de drain et de grille, ainsi que les couches de passivation suivantes. La deuxième couche de passivation comporte par exemple une couche de 5 nitrure de silicium et une couche d'oxyde de silicium. Naturellement, l'invention n'est pas limitée aux modes de mise en oeuvre décrits en référence aux figures et des variantes pourraient être envisagées sans sortir du cadre de l'invention. La présente invention peut notamment être appliquée à un transistor de type normalement ouvert (« normally-on » selon la terminologie anglo- lo saxonne). Dans ce cas, au cours de l'étape de rupture des zones fusibles, REVENDICATIONS1. Transistor à effet de champ (100, 200) comportant : - un substrat (1) ; - une structure semi-conductrice (2) formée sur une face principale du substrat (1), la structure semi-conductrice (2) comprenant une zone de canal (7) une première électrode (3) et une deuxième électrode (4) entre lesquelles s'étend la zone de canal (7), la première électrode (3) comportant une pluralité de portions (30) espacées les unes des autres, chaque portion (30) de la 10 première électrode (3) contribuant à former un transistor élémentaire appelé « îlot » ; - des pistes de connexion (36) pour connecter électriquement les portions (30) de la première électrode (3) entre elles ; le transistor (100, 200) étant caractérisé en ce que chaque portion (30) de la première 15 électrode (3) est connectée à une piste de connexion (36) par l'intermédiaire d'une zone fusible (9), chaque zone fusible (9) associée à la portion (30) de la première électrode (3) d'un îlot étant apte à être rompue de manière à isoler électriquement ledit îlot s'il est défectueux. 2. Transistor (100, 200) selon la revendication 1, caractérisé en ce que les zones 20 fusibles (9) s'étendent selon une direction longitudinale. 3. Transistor (100, 200) selon l'une quelconque des revendications 1 et 2, caractérisé en ce que chaque îlot présente un courant de fonctionnement maximal, les zones fusibles (9) étant dimensionnées de manière à supporter le courant maximal de fonctionnement. 25 4. Transistor (100, 200) selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la deuxième électrode (4) comporte également une pluralité de portions (40) espacées les unes des autres, les portions (30, 40) de la première électrode (3) et de la deuxième électrode (4) étant disposées de manière alternée pour former un motif de type damier. 5. Transistor (100, 200) selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les zones fusibles (9) sont réalisées dans le même matériau que les pistes de connexion (36). 6. Transistor (100, 200) selon l'une quelconque des revendications 1 à 5, caractérisé en ce que les zones fusibles (9) sont en cuivre, en aluminium ou en tungstène. 7. Procédé de fabrication d'un transistor (100, 200) selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comporte une étape de rupture de chaque zone fusible (9) associée à la portion (30) de la première électrode (3) d'un îlot 10 défectueux. 8. Procédé selon la revendication 7, caractérisé en ce que l'étape de rupture consiste à appliquer une rampe de courant entre la première électrode (3) et la deuxième électrode (4). 9. Procédé selon la revendication 8, caractérisé en ce que la rampe de courant 15 est assortie d'une limitation en tension. 10. Procédé selon l'une quelconque des revendications 7 à 9, caractérisé en ce qu'il comporte une étape de vérification que chaque zone fusible (9) associée à la portion (30) de la première électrode (3) d'un îlot défectueux est effectivement rompue.