FR 3082016 A1 20191206 FR 1854778 A 20180601 Procédé de génération d'un courant de polarisation d'une paire différentielle de transistors et circuit intégré correspondant Des modes de mise en oeuvre et de réalisation concernent les circuits intégrés comportant une paire différentielle de transistors, tels que des circuits intégrés de comparateur ou d'amplificateur opérationnel. Un paramètre clé des amplificateurs opérationnels est la vitesse de balayage (« slew rate » selon le terme anglais usuel) représentant la vitesse maximale de variation d'une sortie de l'amplificateur pour une variation d'entrée importante et rapide, du type palier. Dans un amplificateur opérationnel, la vitesse de balayage est généralement limitée par le temps de charge et de décharge d'un élément capacitif de valeur capacitive élevée par un courant de polarisation donné. La valeur capacitive élevée provient typiquement des différents éléments capacitifs parasites d'un circuit intégré, tels que des capacités parasites Miller de transistors appartenant à l'amplificateur opérationnel. Il est délicat de corriger ce type de grandeur sans influencer les performances du circuit. Augmenter l'intensité du courant de polarisation résulte à augmenter la consommation d'énergie en régime permanent. Ainsi il existe un besoin d'accélérer la vitesse de balayage sans augmenter la consommation de courant en régime permanent. A cet égard il est proposé selon un aspect un procédé de génération d'un courant de polarisation d'au moins une paire différentielle de transistors comprenant une première entrée, une deuxième entrée, une première sortie intermédiaire, une deuxième sortie intermédiaire. Le procédé comprend : une génération d'un courant de polarisation pour polariser la première sortie intermédiaire et la deuxième sortie intermédiaire, 2 une génération d'une tension de commande issue d'une différence de potentiels entre la première entrée et la deuxième entrée, et une génération d'un courant additionnel s'ajoutant au courant 5 de polarisation, commandée par la tension de commande. En d'autres termes, il est proposé d'augmenter le courant de polarisation lorsqu'il y a une différence de tension entre la première entrée et la deuxième entrée. En effet, c'est lorsque les tensions d'entrée d'une paire différentielle de transistors sont différentes, en 10 particulier lors d'une variation rapide, que le besoin de vitesse de balayage « slew rate » élevée se manifeste. La solution proposée permet ainsi d'augmenter la vitesse de balayage, sans augmenter la consommation de courant en régime permanent (c'est-à-dire lorsque les tensions d'entrée ne sont pas différentes). 15 Selon un mode de mise en oeuvre, ladite tension de commande est générée par une différence de potentiels entre le potentiel sur la première entrée et le potentiel sur un noeud recevant le courant de polarisation. En effet, dans une paire différentielle de transistors, lorsque la 20 vitesse de balayage caractéristique de la paire n'est pas suffisante, le potentiel sur le noeud recevant le courant de polarisation prend un certain temps pour charger et atteindre une valeur stable, et ainsi la différence de potentiel entre ce noeud et la première entrée permet directement de commander la génération du courant additionnel. 25 Cela permet de corriger par contre-réaction une perturbation qui serait due à une insuffisance de vitesse de balayage, c'est-à-dire le temps de charge du noeud recevant le courant de polarisation, seulement lorsque que cette perturbation apparait. Concrètement, cela introduit une augmentation de la vitesse de balayage effective du 30 montage, sans augmenter la consommation en régime permanent. Par exemple, ladite tension de commande est présente entre respectivement une borne de grille et une borne de source d'un transistor additionnel, et le transistor additionnel génère ledit courant additionnel sur ledit noeud recevant le courant de polarisation. 3 Le procédé peut comprendre une diminution de la tension de commande, freinant ladite génération du courant additionnel jusqu'à l'arrêt, la diminution de la tension de commande étant entraînée par le courant additionnel généré par le transistor additionnel. 5 Selon un mode de mise en oeuvre, la génération de la tension de commande comprend une amplification d'un signal de comparaison résultant d'une comparaison entre les potentiels sur la première entrée et sur la deuxième entrée. Cela permet de générer un courant additionnel commandé par 10 un signal amplifié, ce qui est avantageux notamment en matière de liberté de conception. Selon un mode de mise en oeuvre, ladite génération d'une tension de commande comprend une génération d'une première tension de commande issue d'une différence de potentiels positive entre la 15 première entrée et la deuxième entrée, et une génération d'une deuxième tension de commande issue d'une différence de potentiel négative entre la première entrée et la deuxième entrée, et dans lequel ladite génération du courant additionnel comprend une génération d'un premier courant additionnel s'ajoutant au courant de polarisation, 20 commandée par la première tension de commande, et une génération d'un deuxième courant additionnel s'ajoutant au courant de polarisation, commandée par la deuxième tension de commande. Le premier courant additionnel commandé par la première tension de commande permet d'améliorer la réponse de la paire 25 différentielle de transistors à un signal montant, et le deuxième courant additionnel commandé par la deuxième tension de commande permet d'améliorer la réponse de la paire différentielle de transistors à un signal descendant, améliorant la vitesse de balayage effective à la fois pour des variations positives et des variations négatives. 30 Selon un autre aspect il est proposé un circuit intégré comprenant au moins une paire différentielle de transistors comprenant une première entrée, une deuxième entrée, une première sortie intermédiaire, une deuxième sortie intermédiaire, et un générateur de courant de polarisation configuré pour générer un courant de 4 polarisation pour polariser la première sortie intermédiaire et la deuxième sortie intermédiaire, le circuit intégré comportant une boucle de contre-réaction configurée pour générer une tension de commande issue d'une différence de potentiels entre la première entrée et la 5 deuxième entrée, et pour générer un courant additionnel s'ajoutant au courant de polarisation, de façon commandée par la tension de commande. Selon un mode de réalisation, ladite boucle de contre-réaction est configurée pour générer ladite tension de commande par une 10 différence de potentiels entre le potentiel sur la première entrée et le potentiel sur un noeud destiné à recevoir le courant de polarisation. Par exemple, la boucle de contre-réaction comprend un transistor additionnel destiné à générer ledit courant additionnel sur ledit noeud destiné à recevoir le courant de polarisation, et est 15 configurée pour générer ladite tension de commande entre respectivement une borne de grille et une borne de source du transistor additionnel. La boucle de contre-réaction peut être configurée pour que le courant additionnel généré par le transistor additionnel entraine une 20 diminution de ladite tension de commande qui freine d'elle-même ladite génération du courant additionnel jusqu'à l'arrêt. Selon un mode de réalisation, la boucle de contre-réaction comprend un comparateur configuré pour comparer les potentiels sur la première entrée et sur la deuxième entrée, et amplifier un signal 25 résultant de la comparaison pour générer ladite tension de commande. Selon un mode de réalisation, ladite boucle de contre-réaction est configuré pour générer, en tant que ladite tension de commande, une première tension de commande issue d'une différence de potentiels positive entre la première entrée et la deuxième entrée et 30 une deuxième tension de commande issue d'une différence de potentiel négative entre la première entrée et la deuxième entrée, et pour générer, en tant que ledit courant additionnel, un premier courant additionnel s'ajoutant au courant de polarisation, de façon commandée par la première tension de commande, et un deuxième courant 5 additionnel s'ajoutant au courant de polarisation, de façon commandée par la deuxième tension de commande. Le circuit intégré peut avantageusement incorporer un amplificateur opérationnel comportant ladite paire différentielle de 5 transistors. D' autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : 10 - Les figures 1 à 5 illustrent des exemples de modes de mise en oeuvre et de réalisation de l'invention. La figure 1 représente un exemple de circuit intégré CI, comportant ici un amplificateur opérationnel AOP, comportant une première paire différentielle de transistors MP+/MP-, et une deuxième 15 paire différentielle de transistors MN+/MN- alimentées par un générateur de courant de polarisation IbGEN et une boucle de contre réaction CBL. L'amplificateur opérationnel AOP comporte d'autres éléments classiques qui ne sont pas détaillés ici à des fins de simplification, tels qu'un étage de sortie MtS. 20 La première paire différentielle de transistors comporte deux transistors MOS à canal de type P, dits « transistors PMOS », référencés MP+ et MP-. La première paire différentielle est ainsi dite « paire différentielle de conduction P ». Les sources des transistors PMOS MP+, MP- de la première 25 paire différentielle sont connectées à un premier noeud de polarisation IBP, la grille de l'un (MP+) est couplée à une première entrée IN+, la grille de l'autre (MP-) est couplée à une deuxième entrée IN-, et, respectivement, le drain de l'un (MP+) est couplé à une première sortie intermédiaire OUTP+ tandis que le drain de l'autre (MP+) est 30 relié à une deuxième sortie intermédiaire OUTP-. Les sorties intermédiaires OUTP+, OUTP- de la paire différentielle de conduction P sont dites « sorties intermédiaires de conduction P ». Symétriquement, la deuxième paire différentielle de transistors comporte deux transistors MOS à canal de type N, dits « transistors 6 NMOS », référencés MN+ et MN-. La deuxième paire différentielle est ainsi dite « paire différentielle de conduction N ». Les sources des transistors NMOS MN+, MN- de la deuxième paire différentielle sont connectées à un deuxième noeud de 5 polarisation IBN, la grille de l'un (MN+) est couplée à ladite première entrée IN+, la grille de l'autre (MN-) est couplée à ladite deuxième entrée IN-, et, respectivement, le drain de l'un (MN+) est couplé à une autre première sortie intermédiaire OUTN+ tandis que le drain de l'autre (MN-) est relié à une autre deuxième sortie intermédiaire 10 OUTN-. Les sorties intermédiaires OUTN+, OUTN- de la paire différentielle de conduction N sont dites « sorties intermédiaires de conduction N ». Le premier noeud de polarisation IBP est connecté à un générateur de courant de polarisation IbGEN. Le générateur de courant 15 de polarisation IbGEN est configuré pour générer un courant de polarisation lb destiné à polariser la première sortie intermédiaire OUTP+ et la deuxième sortie intermédiaire OUTP- de la paire différentielle de conduction P. Le deuxième noeud de polarisation IBN est connecté à un 20 montage miroir CpIb comportant un transistor monté en diode Md et un transistor de copie Mc commandé par la tension de grille du transistor monté en diode Mc. Le montage miroir CpIb est configuré pour copier le courant de polarisation lb sortant du générateur de courant de polarisation IbGEN, et appliquer le courant copié Ibb sur le 25 deuxième noeud de polarisation IBN. Le courant de polarisation copié Ibb est destiné à polariser la première sortie intermédiaire OUTN+ et la deuxième sortie intermédiaire OUTN- de la paire différentielle de conduction N. Un commutateur MSW permet de connecter le montage miroir 30 CpIb à la sortie du générateur de courant de polarisation IbGEN lors d'un usage de la paire différentielle de conduction N, et de l'en déconnecter lors d'un usage de la paire différentielle de conduction P. 7 Par exemple le commutateur MSW est un transistor PMOS commandé par un signal CASCN permettant cet effet en relation avec la tension de source du transistor PMOS. En fonctionnement, les paires différentielles de conduction P et 5 N sont configurées pour écouler un courant différentiel Idiff depuis le noeud de polarisation respectif vers la première sortie intermédiaire OUTP+, OUTN+ respective et/ou la deuxième sortie intermédiaire OUTP-, OUTN- respective. L'écoulement du courant différentiel Idiff est commandé par les potentiels présents sur la première entrée IN+ et 10 sur la deuxième entrée IN-. Les premières et deuxièmes sorties intermédiaires de conductions P et de conductions N (OUTP+, OUTP-, OUTN+, OUTN-) sont envoyées vers un montage de sortie MtS par exemple destiné à fournir un signal de sortie en tension OUT à partir de quatre signaux 15 de sortie intermédiaires sur les quatre sorties intermédiaires OUTP+, OUTP-, OUTN+, OUTN-. Par exemple, le montage de sortie MtS peut comprendre un montage du type étage de sortie Monticelli de classe AB. Le circuit intégré CI comporte en outre une boucle de contre- 20 réaction CBL configurée pour générer une tension de commande Vcom issue d'une différence de potentiels entre la première entrée IN+ et la deuxième entrée IN-. La boucle de contre-réaction CBL est aussi configurée pour générer un courant additionnel Ibst s'ajoutant au courant de polarisation lb, de façon commandée par la tension de 25 commande Vcom. Dans cet exemple, la boucle de contre-réaction CBL comprend un comparateur AMP configuré pour comparer les potentiels sur la première entrée IN+ et sur la deuxième entrée IN-, et délivrer un signal amplifié représentatif de la comparaison. Le signal amplifié 30 peut directement former la tension de commande Vcom. La tension de commande Vcom permet de commander un générateur de courant additionnel capable de générer un courant additionnel Ibst s'ajoutant au courant de polarisation Ib. Le générateur 8 de courant additionnel peut être incorporé au générateur de courant de polarisation. Dans cet exemple, la première entrée IN+ est appliquée sur une entrée inverseuse (-) du comparateur AMP, et la deuxième entrée IN- 5 est appliquée sur une entrée suiveuse (+) du comparateur AMP. Le signal amplifié de la soustraction de la valeur sur l'entrée inverseuse (-) à la valeur de l'entrée suiveuse (+) peut former le signal de commande Vcom. Le signal Vcom peut ainsi commander un transistor PMOS pour écouler un courant proportionnel à cette différence. 10 Ainsi, dans cet exemple, le générateur de courant additionnel de la boucle de contre-réaction CBL est obtenu par un transistor PMOS Mbst, commandé sur sa grille par la tension de commande Vcom et dont les bornes de conduction sont respectivement couplées à une borne d'alimentation Vdd et à la sortie IBP du générateur de courant 15 de polarisation IbGEN. L'ensemble comprenant les paires différentielles de transistors et le montage de sortie MtS, par exemple dans le cadre d'une application à un amplificateur opérationnel, est désigné « boucle principale ». 20 Par exemple, le produit gain par bande passante GBW du comparateur AMP peut aussi être supérieur à dix fois le produit gain par bande passante de la boucle principale. Par construction, le comparateur AMP n'a que très peu de contrainte en gain pour générer la tension de commande Vcom. Ainsi il 25 est aisé de concevoir une telle boucle de contre-réaction CBL réagissant plus vite que la boucle principale. Par ailleurs, comme représenté en pointillés sur la figure 1, la tension de commande Vcom peut permettre de commander des seconds générateurs de courant additionnel de même nature que le générateur 30 de courant additionnel Mbst. Les seconds générateurs de courant additionnel peuvent ainsi permettre de générer des seconds courants additionnels pouvant servir à optimiser, selon le besoin, d'autres parties du circuit intégré CI, telles que par exemple le montage de sortie MtS. 9 La figure 2 représente un exemple de variante du circuit intégré CI décrit précédemment en relation avec la figure 1. Les éléments communs supportent les mêmes références et ne sont pas détaillés à nouveau ici. 5 Dans cette variante, la boucle de contre-réaction CBL est configurée pour générer une première tension de commande Vcom+ issue d'une différence de potentiels positive entre la première entrée IN+ et la deuxième entrée IN-, ainsi qu'une deuxième tension de commande Vcom- issue d'une différence de potentiel négative entre la 10 première entrée IN+ et la deuxième entrée IN-. Cela permet de générer un premier courant additionnel Ibst+ commandé par la première tension de commande Vcom+, et un deuxième courant additionnel Ibstcommandé par la deuxième tension de commande Vcom-. A cet égard, cet exemple propose de générer la première 15 tension de commande Vcom+ sur une sortie inverseur (-) du comparateur AMP et la deuxième tension de commande sur une sortie suiveuse (+) du comparateur AMP, la première entrée IN+ étant appliquée sur l'entrée suiveuse (+) du comparateur AMP, et la deuxième entrée IN- sur l'entrée inverseuse (-) du comparateur AMP. 20 Ainsi les premier et deuxième signaux de commande Vcom+, Vcom- permettent de commander un transistor PMOS respectif pour écouler un courant proportionnel à une différence entre la première et la deuxième entrée, respectivement positive ou négative. Un premier transistor PMOS Mbst+ et un deuxième transistor 25 PMOS Mbst- sont couplés à une borne d'alimentation Vdd et à la sortie du générateur de courant de polarisation IbGEN. Le premier transistor Mbst+ est commandé sur sa grille par la première tension de commande Vcom+ et permet de générer un premier courant additionnel Ibst+ permettant d'améliorer la réponse des paires 30 différentielles à un signal montant. Le deuxième transistor Mbst- est commandé sur sa grille par la deuxième tension de commande Vcom- et permet de générer un deuxième courant additionnel Ibst- permettant d'améliorer la réponse des paires différentielles à un signal descendant. 10 La figure 3 représente un autre exemple de circuit intégré CI tel qu'un amplificateur opérationnel, comportant une première paire différentielle de transistors MP+/MP-, et une deuxième paire différentielle MN+/MN-, agencées de façon similaire aux deux paires 5 différentielles du circuit intégré décrit précédemment en relation avec la figure 1. Les éléments commun supportent les mêmes références et ne sont pas détaillés à nouveau ici. Cela étant, la boucle de contre-réaction CBL configurée pour générer une tension de commande VGsbst commandant une génération 10 d'un courant additionnel Ibst s'ajoutant au courant de polarisation lb, est décrite ici en relation avec la figure 3 selon un mode de réalisation préférentiel. Dans ce mode de réalisation préférentiel, la boucle de contre-réaction CBL est configurée pour générer ladite tension de commande 15 VGsbst par une différence de potentiels entre le potentiel sur la première entrée IN+ et le potentiel sur le premier noeud de polarisation IBP recevant le courant de polarisation Ib. La boucle de contre-réaction CBL comprend un transistor NMOS additionnel MNbst destiné à générer ledit courant additionnel 20 Ibst sur le premier noeud de polarisation IBP. Le transistor additionnel MNbst est couplé sur son drain à une borne de tension d'alimentation Vdd et sur sa source au premier noeud de polarisation IBP. Le transistor additionnel MNbst reçoit sur sa grille la première tension d'entrée IN+. 25 Ainsi la boucle de contre-réaction CBL est configurée pour générer la tension de commande VGsbst entre respectivement la borne de grille et la borne de source du transistor additionnel MNbst. Ainsi la tension de commande VGsbst est égale au potentiel sur la première entrée IN+ retranché du potentiel sur le premier noeud de 30 polarisation IBP (VGsbst =VIN+ - Le courant additionnel Ibst s'ajoutant au courant de polarisation lb, est ainsi généré par le transistor additionnel MNbst commandé par la tension de commande VGsbst. 11 Le courant additionnel Ibst généré par le transistor additionnel MNbst entraîne une charge du premier noeud de polarisation IBP, faisant diminuer ladite tension de commande VGSbst et freinant ainsi ladite génération du courant additionnel Ibst, jusqu'à son arrêt. 5 En d'autres termes, la variation de la tension sur le noeud de polarisation IBP, lors d'un écoulement du courant additionnel Ibst, est utilisée pour commander l'arrêt de la génération, sur ce même noeud IBP, dudit courant additionnel Ibst. En d'autres termes, ce mode de réalisation permet de corriger 10 par contre-réaction une lenteur du temps de charge du noeud de polarisation IBP qui serait représentative d'une insuffisance de vitesse de balayage caractéristique de la boucle principale. Concrètement, cela introduit une augmentation de la vitesse de balayage effective du montage, sans introduire d'augmentation de la consommation de 15 courant en régime permanent. La figure 4 représente un graphique illustrant des exemples de configurations avantageuses de la boucle de contre-réaction CBL. Ces caractéristiques s'appliquent à la fois pour les exemples de configurations de boucles de contre-réaction CBL décrits en relation 20 avec les figures 1 et 2 et pour l'exemple décrit en relation avec la figure 3. Le graphique Gr représente la loi de génération du courant additionnel Ibst par rapport à une tension différentielle d'entrée Vdiff égale à la différence des premières et deuxième tensions d'entrée : 25 Vdiff=VIN+ - VIN-. La loi de génération du courant additionnel Ibst (Ibst=f{Vdiff}) peut suivre une loi exponentielle, mais peut également suivre une loi linéaire. Un décalage d'entrée 20 (« offset » selon le terme usuel en 30 anglais) peut être configuré pour empêcher la boucle de contre- réaction CBL d'interagir en même temps que la boucle principale lorsque les tensions sur les entrées IN+ et IN- sont proches (c'est-à-dire lorsque la tension différentielle Vdiff est proche de 0). Ce décalage d'entrée 20 permet d'éviter des instabilités telles que des 12 oscillations. Le décalage d'entrée 20 de la boucle de contre-réaction CBL est supérieur au décalage d'entrée de la boucle principale. La boucle de contre-réaction CBL est avantageusement configurée pour être indépendamment stable, dans son fonctionnement 5 en soi. Par exemple, dans les modes de réalisations décrits précédemment en relation avec les figures 1 et 2, le comparateur AMP sera configuré pour être stable sur une plage de valeurs d'entrées (+, -) au moins égale à la plage de valeurs d'entrée IN+, IN- spécifiée pour la boucle principale. 10 En relation avec l'exemple de mode de réalisation décrit en relation avec la figure 2, la loi peut avantageusement être symétrique par rapport à l'axe vertical (Vdiff=0). La partie à droite 15 de la loi représente la loi de génération du premier courant additionnel Ibst+ améliorant la réponse des paires différentielles à une variation 15 montante de la tension différentielle Vdiff. La partie à gauche 16 de la loi représente la loi de génération du deuxième courant additionnel Ibst- améliorant la réponse des paires différentielles à une variation descendante de la tension différentielle Vdiff. Un plafond de saturation 30 peut être configuré pour éviter de 20 générer un courant additionnel Ibst élevé au point de perturber la stabilité de la boucle principale. La figure 5 représente des graphiques Gl, G2 illustrant des grandeurs évoluant en fonction du temps, lors d'un fonctionnement du circuit intégré CI appliqué à un amplificateur opérationnel monté en 25 suiveur. Le graphique G1 représente la réponse VOuT du montage suiveur à un signal Vdiff d'échelon ainsi que la réponse VouTO d'un dispositif équivalent mais qui ne comporte pas de boucle de contre-réaction CBL. 30 Le graphique G2 représente les comportements du courant de polarisation lb et du courant additionnel Ibst tels que mis en oeuvre pour générer la réponse VouT. Les graphiques G1 et G2 sont alignés sur un même axe temporel t. 13 Le courant de polarisation lb est constant, à une valeur faible de régime permanent, par exemple de l'ordre de 201.1A. Avant l'échelon du signal Vdiff, le courant additionnel Ibst est de valeur nulle. Presque immédiatement après la transition de 5 l'échelon, un pic de courant additionnel Ibst est généré. Le courant additionnel s'abaisse ensuite à une valeur moins élevée que le niveau du pic pour charger le noeud recevant le courant de polarisation jusqu'à atteindre son potentiel de régime permanent. Lorsque la transition a été traitée par le montage suiveur, le courant additionnel 10 Ibst retombe à une valeur nulle. Le courant de polarisation lb n'est pas altéré par la génération du courant additionnel. Cela permet à la sortie du montage suiveur VOUT d'atteindre une valeur stable de régime permanent beaucoup plus rapidement que 15 la réponse VouTO d'un circuit habituel, sans augmenter le courant de polarisation en régime permanent. Ainsi, les modes de réalisation et de mise en oeuvre permettent d'accélérer la vitesse de balayage sans augmenter la consommation de courant. Par ailleurs l'invention n'est pas limitée à ces modes de 20 réalisation mais en embrasse toutes les variantes, par exemple, les types de conduction P ou N des régions de canal des transistors PMOS ou NMOS donnés dans les exemples de mode de réalisation peuvent être mutuellement inversés selon une structure duale équivalente, REVENDICATIONS1. Procédé de génération d'un courant de polarisation d'au moins une paire différentielle de transistors (MP+/MP-, MN+/MN-) comprenant une première entrée (IN+), une deuxième entrée (IN-), une première sortie intermédiaire (OUTP+, OUTN+), une deuxième sortie intermédiaire (OUTP-, OUTN-), le procédé comprenant : une génération d'un courant de polarisation (lb) pour polariser la première sortie intermédiaire (OUTP+, OUTN+) et la deuxième sortie intermédiaire (OUTP-, OUTN-), une génération d'une tension de commande (Vcom, VGsbst) issue d'une différence de potentiels entre la première entrée (IN+) et la deuxième entrée (IN-), et une génération d'un courant additionnel (Ibst) s'ajoutant au courant de polarisation (lb), commandée par la tension de commande. 2. Procédé selon la revendication 1, dans lequel ladite tension de commande (VGsbst) est générée par une différence de potentiels entre le potentiel sur la première entrée (IN+) et le potentiel sur un noeud (IBP) recevant le courant de polarisation (lb). 3. Procédé selon la revendication 2, dans lequel ladite tension de commande (VGsbst) est présente entre respectivement une borne de grille et une borne de source d'un transistor additionnel (MNbst), le transistor additionnel générant ledit courant additionnel (Ibst) sur ledit noeud (IBP) recevant le courant de polarisation. 4. Procédé selon la revendication 3, comprenant une diminution de ladite tension de commande (VGsbst) freinant ladite génération du courant additionnel (Ibst) jusqu'à l'arrêt, la diminution de la tension de commande (VGsbst) étant entraînée par le courant additionnel (Ibst) généré par le transistor additionnel (MNbst). 5. Procédé selon la revendication 1, dans lequel la génération de la tension de commande (Vcom) comprend une amplification (AMP) d'un signal de comparaison résultant d'une comparaison entre les potentiels sur la première entrée (IN+) et sur la deuxième entrée (IN-). 15 6. Procédé selon la revendication 5, dans lequel ladite génération d'une tension de commande (Vcom) comprend une génération d'une première tension de commande (Vcom+) issue d'une différence de potentiels positive entre la première entrée (IN+) et la 5 deuxième entrée (IN-), et une génération d'une deuxième tension de commande (Vcom-) issue d'une différence de potentiel négative entre la première entrée (IN+) et la deuxième entrée (IN-), et dans lequel ladite génération du courant additionnel (Ibst) comprend une génération d'un premier courant additionnel (Ibst+) s'ajoutant au 10 courant de polarisation (lb), commandée par la première tension de commande (Vcom+), et une génération d'un deuxième courant additionnel (Ibst-) s'ajoutant au courant de polarisation (lb), commandée par la deuxième tension de commande (Vcom-). 7. Circuit intégré comprenant au moins une paire différentielle 15 de transistors (MP+/MP-, MN+/MN-) comprenant une première entrée (IN+), une deuxième entrée (IN-), une première sortie intermédiaire (OUTP+, OUTN+), une deuxième sortie intermédiaire (OUTP-, OUTN-), et un générateur de courant de polarisation (IbGEN) configuré pour générer un courant de polarisation (lb) pour polariser 20 la première sortie intermédiaire (OUTP+, OUTN+) et la deuxième sortie intermédiaire (OUTP-, OUTN-), le circuit intégré comportant une boucle de contre-réaction (CBL) configurée pour générer une tension de commande (Vcom, VGsbst) issue d'une différence de potentiels entre la première entrée (IN+) et la deuxième entrée (IN-), 25 et pour générer un courant additionnel (Ibst) s'ajoutant au courant de polarisation (lb), de façon commandée par la tension de commande (Vcom, VGsbst). 8. Circuit intégré selon la revendication 7, dans lequel ladite boucle de contre-réaction (CBL) est configurée pour générer ladite 30 tension de commande (VGsbst) par une différence de potentiels entre le potentiel sur la première entrée (IN+) et le potentiel sur un noeud (IBP, IBN) destiné à recevoir le courant de polarisation (lb). 9. Circuit intégré selon la revendication 8, dans lequel ladite boucle de contre-réaction (CBL) comprend un transistor additionnel 16 (MNbst) destiné à générer ledit courant additionnel (Ibst) sur ledit noeud (IBP) destiné à recevoir le courant de polarisation, et est configurée pour générer ladite tension de commande (VGsbst) entre respectivement une borne de grille et une borne de source du transistor 5 additionnel (MNbst). 10. Circuit intégré selon la revendication 9, dans lequel ladite boucle de contre-réaction (CBL) est configurée pour que le courant additionnel (Ibst) généré par le transistor additionnel (MNbst) entraîne une diminution de ladite tension de commande (VGsbst) freinant ladite 10 génération du courant additionnel (Ibst) jusqu'à l'arrêt. 11. Circuit intégré selon la revendication 7, dans lequel la boucle de contre-réaction (CBL) comprend un comparateur (AMP) configuré pour comparer les potentiels sur la première entrée (IN+) et sur la deuxième entrée (IN-), et amplifier un signal résultant de la 15 comparaison pour générer ladite tension de commande (Vcom). 12. Circuit intégré selon la revendication 11, dans lequel ladite boucle de contre-réaction (CBL) est configurée pour générer, en tant que ladite tension de commande (Vcom), une première tension de commande (Vcom+) issue d'une différence de potentiels positive entre 20 la première entrée (IN+) et la deuxième entrée (IN-) et une deuxième tension de commande (Vcom-) issue d'une différence de potentiel négative entre la première entrée (IN+) et la deuxième entrée (IN-), et pour générer, en tant que ledit courant additionnel (Ibst), un premier courant additionnel (Ibst+) s'ajoutant au courant de polarisation (lb), 25 de façon commandée par la première tension de commande (Vcom+), et un deuxième courant additionnel (Ibst-) s'ajoutant au courant de polarisation (lb), de façon commandée par la deuxième tension de commande (Vcom-). 13. Circuit intégré selon l'une des revendications 7 à 12, 30 incorporant un amplificateur opérationnel (AOP) comportant ladite au moins une paire différentielle de transistors (MP+/MP-, MN+/MN-).