FR 3084966 A1 20200214 FR 1857480 A 20180813 TRANSISTOR A HAUTE MOBILITE ELECTRONIQUE DOMAINE DE L'INVENTION La présente invention concerne le domaine des transistors à hétérojonction à base de matériaux III-V, en particulier les transistors à haute mobilité électronique (HEMT). ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Les transistors HEMT élaborés sur des matériaux semiconducteurs III-N sont classiquement de type normalement passant 15 (« normally on »), c'est-à-dire qu'ils peuvent conduire le courant avec une tension de grille à OV. Ces composants sont également appelés composants en mode déplétion (« depletion mode » ou « D-mode » selon la terminologie anglo-saxonne). Afin d'éviter qu'une défaillance de la grille ne bascule le composant 20 en mode passant, il est préférable pour les applications d'électronique de puissance d'avoir des dispositifs qui ne peuvent pas conduire le courant lorsque la tension de grille est à C)V et qui présentent donc une tension de seuil supérieure à C)V : ces composants sont communément appelés composants en mode 25 enrichissement (« E-mode ») ou composants de type normalement bloqué (« normally off »). L'approche la plus répandue pour la fabrication de composants E-mode est la mise en oeuvre d'une électrode de grille 30 en renfoncement (« recessed-gate ») dans les couches III-N du transistor HEMT (voir par exemple W.Saito & al., « Recessed-Gate Structure Approach Toward Normally-off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications » IEEE Transactions on Electron Device Lett., vol 53, n°2, p356, Fev. 2006). 35 Typiquement, la tranchée de renfoncement dans laquelle sera déposé le métal de grille traverse la couche barrière d'AlGaN, afin de supprimer la couche de gaz d'électrons à deux dimensions (2DEG pour « 2-dimensions electron gas »), couche de conduction qui se crée juste en-dessous de l'interface entre la couche 40 barrière (A1GaN) et la couche canal (GaN). On obtient ainsi un 10 2 composant en mode enrichissement, la conduction électrique entre la source et le drain étant coupée lorsque la tension de grille est à OV. L'application d'une tension sur la grille permet d'attirer des électrons dans la couche GaN inférieure, à 5 proximité de la frontière avec la grille, et de rétablir la continuité de conduction électrique de la couche 2DEG. Combinée à un diélectrique de grille, cette première approche permet d'obtenir de faibles courants de fuite de grille et met en oeuvre des procédés classiques d'intégration. Les transistors obtenus à partir de cette technique souffrent en général du fait que leur tension de seuil est faible (Vth typiquement inférieur à +1V) avec une faible excursion en tension de grille, ce qui rend complexe le pilotage du transistor dans un circuit de conversion de puissance (voir par exemple T.Kachi, « GaN Power Device for Automotive Applications » Proceedings of Asia-Pacific Microwave Conference 2014). En théorie, la technique de renfoncement de grille permet d'obtenir une tension de seuil du transistor positive à condition que l'épaisseur restante d'AlGaN sous la grille soit inférieure à une épaisseur critique, définie comme l'épaisseur minimale de couche barrière pour créer une couche 2DEG. Cette épaisseur dépend de paramètres matériau de l'hétérojonction AlGaN/GaN comme notamment le taux d'aluminium dans la barrière. Pour des taux d'aluminium généralement utilisés, autour de 2030%, l'épaisseur critique est très faible, typiquement inférieure à 5nm. Pour ces taux d'aluminium, il est donc nécessaire que le renfoncement de la grille traverse la quasi-totalité de la couche barrière d'AlGaN jusqu'à arriver à proximité (moins de 5nm) de la couche 2DEG, voire même qu'il traverse l'interface entre la couche barrière et la couche canal. Bénéficier d'une épaisseur critique plus élevée requerrait un taux d'aluminium plus faible ce qui diminuerait la densité électronique de la couche 2DEG et donc dégraderait la résistance à l'état passant du transistor (RoN). 3 Cette gravure quasi-totale ou totale de la couche barrière présente deux inconvénients majeurs. D'une part, elle entraine une forte dégradation de la résistance à l'état passant du transistor (RDN) dans le cas où la couche 2DEG est coupée par le 5 renfoncement de grille. D'autre part, la gravure de la couche barrière conduit généralement à la génération de dommages physiques à la surface ou dans la couche canal sous forme de défauts cristallins ou de charges fixes. Ces défauts viennent s'ajouter aux états d'interface formés lors du dépôt du 10 diélectrique de grille dans la région de la grille. La proximité d'une telle densité de défauts avec la couche 2DEG entraine généralement une forte dégradation de la mobilité électronique et des performances dynamiques du transistor, en raison de phénomènes de piégeage de charges sous fort champ électrique. 15 OBJET DE L'INVENTION L'invention vise à remédier à tout ou partie des 20 inconvénients précités en proposant une solution alternative aux approches de l'état de la technique. Un objet de l'invention est un transistor à haute mobilité électronique comprenant une électrode de grille disposée dans un renfoncement de la couche barrière. 25 BREVE DESCRIPTION DE L'INVENTION L'invention concerne un transistor à haute mobilité 30 électronique comprenant : - Une structure comportant un empilement en matériaux semiconducteurs de type III-N définissant une interface et apte à former une couche de conduction sous forme d'une couche de gaz d'électrons à deux dimensions, sensiblement 35 sous ladite interface, l'empilement comprenant au moins une couche canal et une couche barrière de part et d'autre de l'interface, et la couche barrière étant un composé ternaire ou quaternaire III-N comprenant de l'aluminium, 4 - Une électrode de grille disposée dans un renfoncement de la couche barrière, une épaisseur résiduelle de couche barrière se trouvant sous l'électrode de grille. 5 Le transistor selon l'invention est remarquable en ce que la couche barrière présente un gradient de concentration en aluminium continu sur son épaisseur ; le gradient est croissant entre une première face disposée sur l'interface et une deuxième face de la couche barrière, de sorte que la concentration en 10 aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle et que la concentration en aluminium au niveau de la deuxième face soit supérieure ou égale à 40%. 15 Selon des caractéristiques avantageuses du transistor selon l'invention, prises seules ou en combinaison : - la concentration en aluminium au niveau de la première face de la couche barrière est comprise entre 1% et 10%, 20 préférentiellement la concentration en aluminium au niveau de la première face est de l'ordre de 5% ; - la concentration en aluminium au niveau d'une troisième face définissant le fond du renfoncement de la couche 25 barrière est comprise entre 5% et 20%, préférentiellement la concentration en aluminium au niveau de la troisième face est inférieure ou égale à 10% ; - la couche barrière présente une épaisseur totale supérieure 30 ou égale à 15nm et l'épaisseur résiduelle est supérieure ou égale à la moitié de l'épaisseur totale de la couche barrière ; préférentiellement, l'épaisseur résiduelle est supérieure ou égale à 75% de l'épaisseur totale de la couche barrière ; 35 - la concentration en aluminium au niveau de la deuxième face est supérieure ou égale à 70% ; 5 - le gradient en concentration d'aluminium suit un profil exponentiel en fonction de l'épaisseur de la couche barrière ; 5 - le gradient en concentration d'aluminium suit un profil linéaire en fonction de l'épaisseur de la couche barrière, avec deux pentes différentes d'une part, entre la première face et la troisième face, et d'autre part, entre la troisième face et la deuxième face ; 10 - la couche barrière est en A1GaN ou en InAlGaN ; - l'épaisseur résiduelle de couche barrière se trouvant sous l'électrode de grille comporte des espèces électronégatives 15 implantées, telles que des ions fluorures (F ), oxygène (Q2 ) ou chlore (Cl ) ; - le transistor à haute mobilité électronique comprend une couche additionnelle en un matériau semi-conducteur dopé P 20 disposée dans le renfoncement, entre la couche barrière et l'électrode de grille ; - le transistor à haute mobilité électronique comprend une couche additionnelle en un matériau semi-conducteur dopé P 25 et comportant des espèces électronégatives implantées, telles que par exemple du F, Cl ou 02 , la couche additionnelle étant disposée dans le renfoncement, entre la couche barrière et l'électrode de grille. 30 BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va 35 suivre en référence aux figures annexées sur lesquelles : - la figure 1 présente un transistor à haute mobilité électronique conforme à l'invention ; cette figure est une représentation schématique en coupe, dans laquelle les proportions entre les couches et les dimensions latérales peuvent ne pas être respectées ; 6 - la figure 2 présente un exemple schématique de gradient de concentration en aluminium de la couche barrière d'un transistor à haute mobilité électronique conforme à l'invention ; 5 - la figure 3 présente l'évolution de l'épaisseur théorique minimale (épaisseur critique) de couche barrière pour générer une couche de conduction 2DEG, en fonction de la concentration en aluminium de la couche barrière dans un transistor à haute mobilité électronique ; la figure 3 10 présente également la densité électronique théorique maximale (Ns) possible dans une couche de conduction 2DEG, en fonction de la concentration en aluminium de la couche barrière dans un transistor à haute mobilité électronique ; 15 - la figure 4 présente une simulation de l'évolution de la tension de seuil (Vth) en fonction de l'épaisseur de la couche barrière sous la grille, pour un transistor conforme à l'invention (C) et pour des transistors comportant une couche barrière classique de l'état de la 20 technique (A,B) ; - la figure 5 présente des exemples de gradients de concentration en aluminium de la couche barrière d'un transistor à haute mobilité électronique conforme à l'invention. 25 DESCRIPTION DETAILLEE DE L'INVENTION L'invention concerne un transistor 100 à haute mobilité 30 électronique (HEMT). Comme illustré sur la figure 1, le transistor 100 est formé à partir d'une structure 10 comportant un empilement 1 en matériaux semi-conducteurs du groupe III-V et en particulier, en 35 matériaux semi-conducteurs du groupe III-N. L'empilement 1 est réalisé par croissance épitaxiale, sur un substrat support qui pourra notamment comprendre du silicium, du saphir, du carbure de silicium ou autre substrat à base de céramiques. 7 L'empilement 1 comprend au moins une couche barrière 5 dont une première face 5a est disposée sur une couche canal 4 ; l'empilement 1 définit, entre ces deux couches, une interface 2. Lesdites couches 4,5 et l'interface 2 s'étendent dans des plans 5 parallèles à un plan principal (X,Y). La couche canal 4 pourra par exemple être composée de nitrure de gallium (GaN). La couche barrière 5 est composée d'un alliage ternaire 10 ou quaternaire III-N, comprenant de l'aluminium, tel que par exemple du A1GaN ou du InAlGaN. On parlera par la suite de la concentration d'aluminium en pourcentage dans la couche barrière 5 : par exemple, une couche Alu,3Gau,7N comprend une concentration ou un taux d'aluminium de 30%. 15 Optionnellement, une couche intercalaire (dite « spacer layer » selon la terminologie anglo-saxonne) à base de nitrure d'aluminium (A1N) peut être interposée entre la couche canal 4 et la couche barrière 5 : l'interface 2 à considérer est alors 20 celle entre la couche intercalaire et la couche canal 4. Optionnellement, une couche superficielle par exemple en GaN, en A1N ou en SiN (dite « cap layer »), faisant office de couche de protection et de passivation, peut être disposée sur une deuxième face 5b de la couche barrière 5. 25 Un tel empilement 1 est apte à former une couche de gaz d'électrons à deux dimensions (2DEG pour « 2-dimensional electron gaz ») située juste en-dessous de l'interface 2, dans la couche canal 4. Cette couche 2DEG est générée du fait de la 30 différence entre les polarisations piézoélectriques et spontanées des matériaux semi-conducteurs des couches barrière 5 et canal 4. La couche 2DEG constitue la couche de conduction 3 du transistor 100. 35 Le transistor 100 comporte une électrode de source 20 et une électrode de drain 30 en contact électrique avec la couche de conduction 3. Rappelons que différents types de contacts électriques sont connus pour connecter électriquement les électrodes de sources 20 et de drain 30 à la couche de 8 conduction 3 : en particulier, des contacts ohmiques, tunnel ou Schottky. La couche de conduction 3 assure la conduction du courant 5 entre ces deux électrodes 20,30 lorsque le transistor 100 est dans un état passant. Le transistor 100 comprend également une électrode de grille 40, disposée sur la structure 10 entre les électrodes de 10 source 20 et de drain 30. L'électrode de grille 40 est disposée selon un axe longitudinal x sur toute l'étendue (dimension selon l'axe x) de la couche de conduction 3, de manière à contrôler la conduction du courant entre l'électrode de source 20 et l'électrode de drain 30. 15 Dans l'exemple de la figure 1, l'électrode de grille 40 est isolée électriquement de la couche active 1 par une couche isolante 50 ou un empilement de couches isolantes (configuration de type MIS, pour « Metal Insulator Semiconductor »). Bien sûr, d'autres configurations d'électrodes de grille existent et 20 pourront être mises en oeuvre pour la fabrication du transistor 100, telle qu'une grille de type Schottky. On peut également voir sur la figure 1 que l'électrode de grille 40 est disposée dans un renfoncement 5c de la couche 25 barrière 5. Au niveau de ce renfoncement 5c, la couche barrière 5 ne présente pas son épaisseur totale e mais une épaisseur résiduelle e, se trouvant sous l'électrode de grille 40. Une troisième face 5d définit le fond du renfoncement 5c : entre sa première face 5a et sa troisième face 5d, la couche barrière 5 30 présente l'épaisseur résiduelle er. Typiquement, l'épaisseur totale e de la couche barrière 5 est supérieure ou égale à 15nm, en particulier comprise entre 20 et 100nm. 35 Selon l'invention, la couche barrière 5 présente en outre un gradient de concentration en aluminium continu sur son épaisseur e (figure 2). Le gradient est croissant, selon l'axe z (normal au plan (x,y)), entre la première face 5a disposée sur 40 ou à proximité de l'interface 2 et la deuxième face 5b de la 9 couche barrière 5. Le gradient de concentration présente un taux minimum Airain d'aluminium au niveau de la première face 5a et un taux maximum Almax au niveau de la deuxième face 5b. Le gradient est continu sur l'épaisseur e pour éviter la formation de 5 couches 2DEG intermédiaires dans la couche barrière 5, liée à un changement brutal de concentration en aluminium entre deux strates (ce qui est le cas pour un gradient de type discret) de la couche barrière 5. 10 Ce gradient est défini de sorte que la concentration en aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle eue. Le gradient de concentration présente ainsi un taux d'aluminium Al, inférieur ou égal à 20%, au niveau de la troisième face 5d. Avantageusement, la concentration en 15 aluminium Al, au niveau de cette troisième face 5d est comprise entre 5% et 18%, voire entre 5% et 15% ; préférentiellement, la concentration en aluminium au niveau de la troisième face 5d est inférieure à 10%. 20 Au niveau de sa première face 5a, la couche barrière 5 présente avantageusement une concentration en aluminium Airain comprise entre 1% et 10%, préférentiellement de l'ordre de 5%, pour conserver un changement de matériau suffisamment abrupt entre la couche canal 4 et la couche barrière 5, nécessaire à 25 une bonne qualité de la couche de conduction 3. Pour encore améliorer la qualité de la couche 2DEG 3, l'ajout d'une couche intercalaire d'AIN entre la couche canal 4 et la couche barrière 5 est envisageable, comme évoqué précédemment. 30 La densité de charges de la couche de conduction 3 (couche 2DEG) dépend de la concentration en aluminium de la couche barrière 5 et de l'épaisseur de cette dernière. En d'autres termes, pour une épaisseur donnée de couche barrière 5, plus la concentration en aluminium est importante, plus la 35 densité électronique dans la couche de conduction 3 sera importante. Il faut également que l'épaisseur de couche barrière 5 soit supérieure à une épaisseur critique pour générer une couche 2DEG 3 sous l'interface 2. La figure 3 présente l'évolution de l'épaisseur critique 40 top, en fonction de la concentration en aluminium dans la couche 10 barrière 5 en A1GaN, dans le cas d'un taux Al constant (sans gradient), calculée à partir d'une formule connue de l'état de la technique (J.P.Ibbetson & al, « Polarization effects, surface states, and the source of electrons in A1GaN/GaN heterostructure 5 field effect transistors », Applied physics letters, vol 77, n°2, p250, July 2000) : (E0 AEc)e t' Avec tcp. l'épaisseur critique, E la constante 10 diélectrique relative de l'AlGaN, EL le niveau d'énergie des états de surface, AEc l'offset de bande de conduction entre l'AlGaN (couche barrière 5) et le GaN (couche canal 4), q la charge élémentaire et GPZ les charges de polarisations induites à l'interface 2 entre les deux couches AlGaN/GaN. 15 En prenant une valeur Ep à 1.45eV, il apparaît que, pour une concentration en aluminium inférieure à 20%, il ne se forme pas de couche 2DEG 3 pour une épaisseur de couche barrière 5 de l'ordre de 5nm (épaisseur critique t=), ou inférieure. 20 Selon l'invention, la partie de la couche barrière 5 localisée sous l'électrode de grille 40 présente une concentration Al, au niveau de la troisième face 5d, inférieure ou égale à 20%. La concentration en aluminium est ensuite décroissante entre la cote d'épaisseur en (au niveau de la 25 troisième face 5d) et la cote d'épaisseur 0 (au niveau de la première face 5a). L'épaisseur critique tcR de formation d'une couche 2DEG effective est, dans ce cas, attendue supérieure à 5nm. 30 Selon l'invention, l'épaisseur résiduelle en de la couche barrière 5 sous l'électrode de grille 40 est maintenue inférieure à l'épaisseur critique tcz de formation d'une couche 2DEG effective. Grâce à son gradient de concentration en aluminium, la couche barrière 5, sous la grille, pourra 35 présenter une épaisseur résiduelle er supérieure ou égale à 5nm, voire supérieure ou égale à lOnm. A titre d'exemple, pour un gradient de concentration en aluminium allant de 20% à 8%, entre la troisième face 5d et la première face 5a, l'épaisseur résiduelle er pourra être comprise entre 5nm et l5nm ; pour un oepz 11 gradient de concentration en aluminium allant de 10% à 5%, entre la troisième face 5d et la première face 5a, l'épaisseur résiduelle en pourra être comprise entre 12nm et 25nm. 5 Une épaisseur résiduelle en supérieure à 5nm, voire supérieure à lOnm, est avantageuse en ce que le procédé de gravure, pour former le renfoncement 5c, ne génère pas ou peu de défauts susceptibles de perturber la couche de conduction 3, car l'interface 2 est suffisamment éloignée. La résistance du 10 transistor 100 à l'état passant n'est donc pas dégradée. Avantageusement, lorsque la couche barrière 5 présente une épaisseur totale e supérieure ou égale à 15nm, le gradient 15 de concentration en aluminium de la couche barrière 5 est choisi de sorte que l'épaisseur résiduelle er soit supérieure ou égale à la moitié de l'épaisseur totale e de la couche barrière 5. Préférentiellement, l'épaisseur résiduelle er est même supérieure ou égale à 75% de l'épaisseur totale e de la couche barrière 5. 20 Dans le transistor 100 selon l'invention, la couche de conduction 3 effective sous l'interface 2 est rendue très résistive suite à la gravure localisée de la barrière (renfoncement 5c) dans lequel est disposée l'électrode de grille 25 40. Cela permet de décaler la tension de seuil Vth du transistor 100 vers OV, effet favorable à la fabrication d'un transistor normalement bloqué. 30 Le gradient de concentration en aluminium de la couche barrière 5 selon l'invention est également défini de sorte que la concentration en aluminium Alma au niveau de la deuxième face 5b soit supérieure ou égale à 40%, voire supérieure ou égale à 50%. De manière préférentielle, la concentration en aluminium 35 Alma, au niveau de la deuxième face 5b est même supérieure ou égale à 70%. Au niveau de la deuxième face 5b, il est avantageux d'avoir la concentration en aluminium la plus élevée possible, 40 pour permettre de générer une forte densité de charges dans la 12 couche 2DEG 3 (par exemple, Ns supérieure à 1e13/cm2). En effet, la résistance de surface Rsheel_ (« sheet resistance ») de la couche de conduction 3, directement proportionnelle à la résistance R. du transistor 100 en mode passant, est 5 principalement déterminée par la concentration maximale en aluminium Al. dans la couche barrière 5 et sera d'autant plus faible que ladite concentration maximale sera élevée. Définir le gradient de concentration en aluminium avec une forte valeur d'aluminium Al .K au niveau de la deuxième face 5b favorise donc 10 une faible résistance R. du transistor 100. Ainsi, dans le transistor 100 selon l'invention, la couche de conduction 3 est effective entre l'électrode de source 20 et l'électrode de drain 30, partout où la couche barrière 5 15 présente son épaisseur totale e, et elle présente une faible résistance de surface RsheeL. De plus, la tension de seuil Vth, est avantageusement décalée vers les tensions positives, tout en conservant une épaisseur résiduelle er sous la grille 40 suffisante pour éviter la génération de défauts de gravure 20 susceptibles de perturber la couche de conduction 3. La courbe A en trait pointillé de la figure 4 présente l'évolution de la tension de seuil Vth d'un transistor classique de l'état de la technique, comprenant une couche barrière 25 (AlGaN) présentant une épaisseur totale de 20nm et un taux d'aluminium constant de 30% : la couche de conduction 3, dans ce cas, présente une résistance de surface Rsheel_ de l'ordre de 392 ohms par carré ; pour atteindre un Vth aussi proche que possible de OV, par exemple de l'ordre de -1V, il faut viser une 30 épaisseur résiduelle sous la grille 40 inférieure à environ 3nm. Pour atteindre une tension de seuil Vth de l'ordre de -1V, en conservant une épaisseur résiduelle un peu plus grande, typiquement 4nm, on pourrait utiliser une couche barrière de même épaisseur totale mais présentant un taux d'aluminium 35 constant de 20% (courbe B en trait pointillé) ; l'inconvénient est alors que la résistance de surface R'IeeL est dégradée et augmente à environ 763 ohms par carré. La courbe C en trait plein de la figure 4 présente 40 l'évolution de la tension de seuil Vth d'un transistor 100 13 conforme à l'invention. La couche barrière 5 dudit transistor 100, présente une épaisseur totale e de 20nm et un gradient de concentration en aluminium tel que les concentrations en aluminium Alid. et Alma>, sont respectivement de 5% et 80% ; cette 5 configuration permet d'obtenir une résistance de surface Rshcel_ de la couche de conduction 3 de l'ordre de 401 ohms par carré, soit équivalente à la résistance de surface du transistor classique précité (courbe A). Pour atteindre un Vth équivalent, c'est-à-dire autour de -1V, l'épaisseur résiduelle er sous la grille 40 10 doit être de l'ordre de 12-13nm, comme illustré sur la figure 4. La couche barrière 5 selon l'invention permet d'adapter la tension de seuil Vth et en particulier de la décaler vers les tensions positives, sans dégrader la résistance de surface RsheeL 15 du transistor 100. De plus, comme l'épaisseur résiduelle ei sous la grille 40 peut être maintenue supérieure à 5nm, voire même supérieure à lOnm, le procédé de gravure du renfoncement 5c ne va pas (ou peu) générer de défauts proches de la couche de conduction 3, susceptibles de dégrader les caractéristiques 20 électriques du transistor 100. Selon un mode de réalisation avantageux, le gradient en concentration d'aluminium suit un profil exponentiel en fonction 25 de l'épaisseur de la couche barrière 5. Comme illustré sur la figure 5, le gradient en concentration d'aluminium GAI pourra par exemple suivre une loi du type : GAI(z) = [(Almax - Airain) x e(-Cziel Almin avec le coefficient C supérieur ou égal à 2, 30 préférentiellement supérieur ou égal à 8, z étant la variable d'épaisseur (selon l'axe z) et e l'épaisseur totale de la couche barrière 5. Sur la figure 5, les différents gradients GAi(z) sont 35 basés sur un coefficient C égal à 8, une concentration Almin égale à 5% et une concentration Al. variant 50% à 100%. Selon un autre mode de réalisation envisageable (non représenté), le gradient en concentration d'aluminium suit un 14 profil linéaire en fonction de l'épaisseur de la couche barrière 5, avec deux pentes différentes, d'une part entre la première face 5a (cote 0) et la troisième face 5d (cote et), et d'autre part entre la troisième face 5d (cote et) et la deuxième face 5b 5 (cote e). Rappelons que la cote et correspond à une concentration en aluminium inférieure ou égale à 20%. Selon une variante de l'invention, l'épaisseur résiduelle 10 et de couche barrière 5 se trouvant sous l'électrode de grille 40 comporte des espèces électronégatives implantées, telles que par exemple des ions fluorures (F ), oxygène (02 ) ou chlore (Cl ). Ces espèces permettent de repousser localement les électrons de la couche 2DEG 3 grâce aux forces électrostatiques, ce qui 15 permet d'augmenter d'autant plus la résistance de la couche canal 4 sous l'interface 2 ; la tension de seuil Vth du transistor 100 peut ainsi être encore augmentée vers les tensions positives. 20 Selon une autre variante de l'invention, pouvant éventuellement se cumuler à la précédente, le transistor 100 comprend une couche additionnelle en un matériau semi-conducteur dopé P disposée dans le renfoncement 5c, entre la couche barrière 5 et l'électrode de grille 40. Le matériau dopé P 25 pourra par exemple être du GaN ou de l'AlGaN dopé Mg. La croissance d'une couche dopée P en surface de la barrière abaisse le niveau de Fermi au niveau de la région de la couche 2DEG 3 ce qui permet d'augmenter la tension de seuil Vth du transistor 100 vers les tensions positives. 30 Selon une autre variante, la couche additionnelle en un matériau dopé P peut comporter des espèces électronégatives implantées, telles que par exemple du F, Cl ou 02 . 35 L'invention selon ses différents modes de réalisation et variantes aide à la fabrication de transistor HEMT en mode enrichissement. 40 15 Bien entendu, l'invention n'est pas limitée aux modes de réalisation décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention REVENDICATIONS1. Transistor (100) à haute mobilité électronique comprenant : - Une structure (10) comportant un empilement (1) en matériaux semi-conducteurs de type III-N définissant une interface (2) et apte à former une couche de conduction (3) sous forme d'une couche de gaz d'électrons à deux dimensions, sensiblement sous ladite interface (2), l'empilement comprenant au moins une couche canal (4) et une couche barrière (5) de part et d'autre de l'interface (2), et la couche barrière (5) étant un composé ternaire ou quaternaire III-N comprenant de l'aluminium, - Une électrode de grille (40) disposée dans un renfoncement (5c) de la couche barrière (5), une épaisseur résiduelle (eue) de couche barrière (5) se trouvant sous l'électrode de grille (40), Le transistor (100) étant caractérisé en ce que la couche barrière (5) présente un gradient de concentration en aluminium continu sur son épaisseur (e), le gradient étant croissant entre une première face (5a) disposée sur l'interface (2) et une deuxième face (5b) de la couche barrière (5), de sorte que la concentration en aluminium soit inférieure ou égale à 20% dans l'épaisseur résiduelle (er) et que la concentration en aluminium au niveau de la deuxième face (5b) soit supérieure ou égale à 40%. 2. Transistor (100) à haute mobilité électronique selon la revendication précédente, dans lequel la concentration en aluminium (Almin) au niveau de la première face (5a) de la couche barrière ( 5 ) est comprise entre 1% et 10%, préférentiellement de l'ordre de 5%. 3. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel la concentration en aluminium (Air) au niveau d'une troisième face (5d) définissant le fond du renfoncement (5c) de la couche barrière (5) est comprise entre 5% et 20%, préférentiellement inférieure ou égale à 10%. 17 4. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel la couche barrière (5) présente une épaisseur totale (e) supérieure ou égale à 15nm et l'épaisseur résiduelle (eue) est supérieure ou 5 égale à la moitié de l'épaisseur totale (e) de la couche barrière (5), préférentiellement supérieure ou égale à 75% de l'épaisseur totale (e) de la couche barrière (5). 5. Transistor (100) à haute mobilité électronique selon l'une 10 des revendications précédentes, dans lequel la concentration en aluminium (Almax) au niveau de la deuxième face (5b) est supérieure ou égale à 70%. 6. Transistor (100) à haute mobilité électronique selon l'une 15 des revendications précédentes, dans lequel le gradient en concentration d'aluminium suit un profil exponentiel en fonction de l'épaisseur de la couche barrière (5). 7. Transistor (100) à haute mobilité électronique selon l'une 20 des revendications précédentes, dans lequel la couche barrière (5) est en AiGaN ou en InAlGaN. 8. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, dans lequel l'épaisseur 25 résiduelle (er) de couche barrière (5) se trouvant sous l'électrode de grille (40) comporte des espèces électronégatives implantées, telles que par exemple du F, Cl ou 02 . 30 9. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, comprenant une couche additionnelle en un matériau dopé P disposée dans le renfoncement (5c), entre la couche barrière ( 5 ) et l'électrode de grille (40). 35 10. Transistor (100) à haute mobilité électronique selon l'une des revendications précédentes, comprenant une couche additionnelle en un matériau dopé P et comportant des espèces électronégatives implantées, telles que par exemple du F, Cl ou 02 , la couche additionnelle étant disposée dans le 18 renfoncement (5c) , entre la couche barrière (5) et l'électrode de grille (40).