FR 3080709 A1 20191101 FR 1853657 A 20180426 B16988 - 17-GR2-0639 1 VIAS CONDUCTEURS Domaine La présente description concerne des puces électroniques comprenant des vias traversant, par exemple, des interposeurs. Exposé de l'art antérieur Dans des systèmes électroniques, les puces de circuits intégrés sont généralement associées à d'autres composants, par exemple des mémoires, auxquels elles doivent être connectées. Ces connexions sont par exemple faites par des puces, aussi appelées interposeurs dont la fonction principale est de permettre la connexion électrique entre plusieurs puces de circuits intégrés. Les interposeurs comprennent par exemple un substrat recouvert, de chaque côté, d'un réseau d'interconnexion, chaque réseau d'interconnexion comprenant un ou plusieurs niveaux de métallisations. Le substrat est traversé par des vias conducteurs formant des connexions entre les réseaux d'interconnexion. Ainsi, les niveaux de métallisations permettent la connexion de puces, par exemple des microcontrôleurs et des mémoires, situées d'un même côté de l'interposeur. Les vias traversant permettent, de plus, de connecter des puces situées de part et d'autre de l'interposeur. B16988 - 17-GR2-0639 2 Résumé Un mode de réalisation prévoit une puce traversée par des vias conducteurs de forme parallélépipédique. Selon un mode de réalisation, la puce est un 5 interposeur. Selon un mode de réalisation, un ensemble de vias forme sensiblement les contours d'un rectangle. Selon un mode de réalisation, la puce comprend plusieurs ensembles de vias formant chacun les contours d'un rectangle. 10 Selon un mode de réalisation, les vias conducteurs sont en cuivre. Un autre mode de réalisation prévoit un procédé de fabrication d'une puce traversée par des vias conducteurs de forme parallélépipédique. 15 Selon un mode de réalisation, le procédé comprend une étape d'amincissement d'une première et d'une deuxième face de la puce, de manière à former des bandes de matériau conducteur s'étendant de la première face à la deuxième face. Selon un mode de réalisation, le procédé comprend : 20 former une cavité dans la puce, depuis une première face de la puce ; former une couche de matériau conducteur sur les parois de la cavité ; graver la couche de matériau conducteur de manière à former, sur les parois de la cavité, les bandes s'étendant de la première face de la puce à une deuxième face de la puce ; et remplir la cavité avec un premier matériau. Selon un mode de réalisation, le premier matériau est du silicium. Selon un mode de réalisation, le premier matériau est fixé dans la cavité par une couche de fixation. Selon un mode de réalisation, le premier matériau est une résine. Selon un mode de réalisation, la couche de matériau conducteur est en métal. Selon un mode de réalisation, la cavité a un rapport 35 hauteur/largeur sensiblement inférieur à 1. B16988 - 17-GR2-0639 3 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation 5 avec les figures jointes parmi lesquelles : les figures lA et lB sont une vue en perspective et une vue en coupe selon le plan B-B de la figure lA, représentant schématiquement un mode de réalisation d'une puce comprenant des vias conducteurs ; 10 la figure 2 illustre schématiquement une étape de fabrication de la puce des figures lA et lB ; la figure 3 est une vue en perspective illustrant partiellement et plus en détail l'étape de la figure 2 ; la figure 4 est une vue en perspective illustrant une 15 autre étape de fabrication de la puce des figures lA et lB ; les figures SA, 5B et 5C sont une vue en perspective et des vues en coupe selon les plans B-B et C-C de la figure SA, illustrant encore une autre étape de fabrication de la puce des figures lA et lB ; 20 les figures 6A et 6B sont une vue en perspective et une vue en coupe selon le plan B-B de la figure 6A d'encore une autre étape de fabrication de la puce des figures lA et lB ; et la figure 7 est une vue en coupe selon le même plan que la figure 6B d'encore une autre étape de fabrication de la puce 25 des figures lA et lB. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, 30 seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les différents circuits dans lesquels peuvent être utilisés les modes de réalisation décrits ne sont pas détaillés. Dans la description qui suit, lorsque l'on fait 35 référence à des qualificatifs de position absolue, tels que les B16988 - 17-GR2-0639 4 termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., 5 il est fait référence à l'orientation des éléments concernés dans les figures. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Les interposeurs sont généralement utilisés dans des 10 circuits demandant une forte densité de vias et des connexions de haute performance. Cependant, pour une épaisseur donnée, plus la densité de vias est élevée, plus le rapport hauteur/largeur (Aspect Ratio) des vias est élevé. Plus ce rapport est élevé, plus le remplissage des vias avec du matériau conducteur est couteux 15 et plus le risque d'apparition de bulles d'air dans les vias, et donc de diminution de la performance, est important. Une solution serait de conserver des vias ayant un diamètre plus élevé. Cependant, la densité de vias serait alors plus faible. De plus, l'augmentation du diamètre des vias 20 entrainerait une étape de remplissage plus longue. Une autre solution pourrait être de diminuer l'épaisseur de la puce et en particulier du substrat traversé par les vias. Cependant, une telle diminution causerait une perte de solidité au niveau du substrat qui aurait alors tendance à se tordre. En 25 particulier, le déplacement ou le retournement du substrat nécessiterait alors la présence d'une puce servant de "poignée", c'est-à-dire une puce dont la seule utilité est de maintenir la forme du substrat lors d'un mouvement. Il existe un besoin pour une puce comprenant des vias 30 traversant palliant tout ou partie des inconvénients des puces existantes. Les figures lA et 1B sont une vue en perspective et une vue en coupe selon le plan B-B de la figure lA représentant schématiquement un mode de réalisation d'une puce 100 comprenant 35 des vias traversant. B16988 - 17-GR2-0639 5 La puce 100 est par exemple un interposeur. La puce 100 comprend un substrat 102, par exemple un substrat semiconducteur, par exemple en silicium. Le substrat 102 est traversé par des vias conducteur 5 électriquement 104. Les vias 104 s'étendent d'une première face 106 à une deuxième face 108 du substrat 102. Les vias 104 ont une forme parallélépipédique. La puce 100 comprend, de plus, un réseau d'interconnexion 110 (figure lB, non représenté en figure lA) 10 recouvrant la première face 106 du substrat 102 et un réseau d'interconnexion 112 (figure lB, non représenté en figure lA) recouvrant la deuxième face 108 du substrat 102. Les réseaux d'interconnexion 110 et 112, non représentés en détail, comprennent un ou plusieurs niveaux de métallisations dans une ou 15 plusieurs couches d'isolant. Les métallisations de différents niveaux d'un même réseau d'interconnexion sont connectées entre elles par des vias conducteurs. Des éléments électroniques non représentés, par exemple des composants discrets, des puces de circuits intégrés ou des 20 mémoires, peuvent être connectés au réseau d'interconnexion 110. La puce 100 peut être connectée, par exemple, à une autre puce, ou à un boitier, non représenté, par le réseau d'interconnexion 112. Ces éléments électroniques peuvent donc être connectés à l'autre puce par l'intermédiaire des réseaux d'interconnexion 110 25 et 112 et des vias traversant 104. Le réseau d'interconnexion 110 peut par exemple comprendre plusieurs niveaux de métallisations, et le réseau d'interconnexion 112 peut par exemple comprendre un unique niveau de métallisation. 30 Les technologies utilisées pour les réseaux d'interconnexion 110 et 112 peuvent être différentes l'une de l'autre, notamment en terme de dimensions des interconnexions, par exemple des technologies usuelles de réseaux d'interconnexion (BEOL), ou de couches de métallisation (EEOL). B16988 - 17-GR2-0639 6 Les vias 104 sont disposés dans la puce 100 de manière à former, dans une vue de dessus ou dans une coupe selon un plan parallèle à la première ou à la deuxième face 106 ou 108 du substrat 102, le contour d'un rectangle (figure LA). Plus 5 précisément, la puce 100 comprend un ensemble de vias 104 distribués selon quatre axes constituant les quatre côtés du rectangle. Bien qu'un seul ensemble de vias 104 ait été représenté en figures lA et 1B, un interposeur peut comprendre plusieurs 10 ensembles tels que celui décrit. Le nombre d'ensembles de vias 104 dépend du nombre de vias traversant voulus et des emplacements désirés de ces vias. De même, chaque côté du rectangle formé par les vias 104 de la figure lA et 1B comporte arbitrairement de un à trois vias. 15 Il est bien entendu qu'il ne s'agit que d'une illustration et que chaque côté peut comprendre un nombre quelconque de vias, par exemple entre environ 1 et environ 1000 vias 104. La hauteur des vias 104 est sensiblement égale à l'épaisseur du substrat 102. La hauteur des vias 104 est par 20 exemple supérieure à environ 500 pin. Une telle épaisseur permet d'assurer la solidité du substrat 102 et d'éviter le besoin d'une poignée lors des étapes de fabrication. Les vias 104 ont par exemple, dans un plan parallèle au plan de la première ou de la deuxième face 106 ou 108 du substrat 102, une largeur inférieure 25 à environ 5 pin, par exemple comprise entre environ 1 et environ 5 pin. Les vias 104 ont par exemple dans le même plan, une longueur quelconque, de préférence supérieure à 1 pm. La figure 2 illustre schématiquement une étape de fabrication du mode de réalisation des figures lA et 1B. Plus 30 précisément, la figure 2 illustre une plaque 200 de substrat par exemple semiconducteur, par exemple du silicium, dans laquelle peuvent être formées plusieurs puces 100. La plaque 200 possède une première face 206 et une deuxième face 208. Seule la première face 206 est représentée en figure 2. B16988 - 17-GR2-0639 7 Au cours de cette étape, des cavités 202 sont formées dans la plaque 200 du côté de la première face 206. L'ouverture de chaque cavité 202 constitue la forme rectangulaire dont le contour définira le tracé d'un ensemble de vias 104. 5 La plaque 200 est destinée à être divisée en plusieurs puces. Les contours de trois exemples de futures puces sont représentés en pointillés dont une puce 204, par exemple un interposeur, comprend une unique cavité 202. La figure 3 est une vue en perspective illustrant un 10 interposeur de la figure 2. La figure 3 représente plus particulièrement l'interposeur 204 de la figure 2 au même niveau de fabrication que celui décrit en relation avec la figure 2. En pratique, l'interposeur 204 n'a pas été individualisé et fait donc toujours partie de la plaque 200. 15 L'interposeur 204 comprend donc une ouverture 202. La profondeur de l'ouverture est par exemple supérieure à l'épaisseur de l'interposeur voulu. La plaque 200 a donc aussi une épaisseur supérieure à l'épaisseur de l'interposeur voulu. L'épaisseur de la plaque 200 est par exemple comprise 20 entre environ 700 pin et environ 800 La profondeur de la cavité 202 est par exemple comprise entre environ 550 et environ 650 gm. Les dimensions horizontales, c'est-à-dire dans le plan orthogonal à la plus petite dimension de la plaque (la hauteur), de la cavité 202 sont par exemple comprises entre environ 1 mm et 25 10 mm, par exemple environ égales à 5 mm. Les dimensions de la cavité sont choisies selon la densité de vias voulue. Le rapport hauteur/largeur de la cavité 202 est donc inférieur à 1. La manipulation de la plaque ne demande, avantageusement, pas de poignée. 30 La figure 4 est une vue en perspective illustrant une autre étape de fabrication du mode de réalisation des figures lA et 1B. L'ouverture de la cavité 202, décrite en relation avec les figures 2 et 3, est représentée en pointillées. Au cours de cette étape une couche 402 d'isolant est 35 déposée de manière homogène sur la plaque du substrat 200. La B16988 - 17-GR2-0639 8 couche 402 recouvre la première face 206 de la plaque 200, les parois des cavités 202, et le fond des cavités 202. La couche 402 a par exemple une épaisseur comprise entre environ 1 fun et environ 5 gm. La couche d'isolant 402 est par exemple en oxyde de silicium. 5 Une couche d'interface 404 (seed layer) est ensuite déposée sur la couche 402, c'est-à-dire sur la première face 206 de la plaque 200, les parois des cavités 202, et le fond des cavités 202. La couche 404 est prévue pour permettre la croissance d'un matériau conducteur, par exemple, un métal, par exemple du 10 cuivre. La couche 404 est par exemple en Ti/Cu. La couche 404 a par exemple une épaisseur comprise entre environ 100 nm et environ 500 nm. Les figures aA, 5B et 5C sont une vue en perspective et des vues en coupe selon les plans B-B et C-C de la figure aA 15 illustrant encore une autre étape de fabrication du mode de réalisation des figures lA et lB. Au cours de cette étape, des parties de la couche d'interface 404 situées sur les parois de chaque cavité 202 sont gravées de manière à former des bandes 502 de matériau conducteur 20 s'étendant de l'ouverture de la cavité jusqu'au fond de la cavité 202. Cette gravure est par exemple effectuée par laser. Chaque bande 502 correspondra à un via conducteur. Le nombre et l'emplacement des bandes 502 sont donc déterminés selon le nombre et l'emplacement des vias conducteurs que l'on souhaite obtenir. 25 Un matériau conducteur, par exemple un métal, par exemple du cuivre, est ensuite formé par croissance à partir de la couche d'interface 404 et en particulier, à partir des bandes 502. Des bandes 504 de matériau conducteur sont donc formées à partir des bandes 502. Le matériau conducteur peut aussi se former 30 sur la couche 404 située au fond de la cavité 202 et sur la première face 206 de la plaque 200. Les figures 6A et 6B sont une vue en perspective et une vue en coupe selon le plan B-B de la figure 6A d'une autre étape de fabrication du mode de réalisation des figures lA et lB. B16988 - 17-GR2-0639 9 Un matériau de fixation 602 est placé dans la cavité 202. Le matériau de fixation est par exemple une colle isolante électriquement, par exemple une colle époxy. Un bloc 604 de matériau semiconducteur, de préférence 5 le matériau du substrat, par exemple en silicium, est placé dans la cavité 202. La forme du bloc 604 est par exemple sensiblement parallélépipédique. La quantité de matériau de fixation 602 est choisie de manière à ce que, une fois le bloc 604 placé, la cavité 202 soit entièrement remplie, comme cela est le cas en figures 6A 10 et 6B. De préférence, la quantité de matériau de fixation 602 déborde de la cavité 202. Similairement, la hauteur du bloc est choisie de manière à atteindre au moins le niveau de la première face du substrat 200, comme en figures 6A et 6B, de préférence à dépasser le niveau de la première face du substrat 200. 15 Le bloc 604 peut éventuellement comprendre des composants actifs ayant été formés avant le placement du bloc 604 dans la cavité 202. Des composants actifs peuvent aussi être formés dans le bloc 604 et dans le substrat autour de la cavité 202 au cours d'une étape postérieure de fabrication. 20 Il est avantageux d'utiliser le même matériau que le matériau du substrat pour le bloc 604. En effet, le bloc et le substrat ont alors les mêmes caractéristiques, ce qui est avantageux pour la fiabilité. Selon une variante de réalisation, la bloc 604 et la 25 colle 602 sont remplacés par une résine de remplissage. L'utilisation d'une résine est moins couteuse et plus rapide que de fixer un bloc de matériau semiconducteur dans la cavité. Cependant, le substrat et la résine n'ont alors pas les mêmes caractéristiques. 30 La plaque 100 est ensuite amincie du côté de la première face et du côté de la deuxième face du substrat de manière à retirer le fond de la cavité et toutes les couches qui le recouvre et à retirer les couches recouvrant la première face du substrat. Ainsi, il ne reste de la couche d'interface 404 que les bandes B16988 - 17-GR2-0639 10 502 et du matériau conducteur que les bandes 504 dont les parties supérieures et inférieures sont découvertes. Un avantage des modes de réalisation décrits est qu'il est possible d'obtenir une densité voulue de vias pour un coût en 5 temps et financier inférieur au coût de fabrication des vias actuels. En effet, il est possible de former des vias de dimensions inférieures (inférieures à environ 5 pm) aux dimensions des technologies actuelles (environ 8 à 10 gm). Il est, de plus, moins coûteux de former une couche métallique recouvrant les parois 10 d'une cavité que de remplir de nombreuses cavités. Un autre avantage est que l'épaisseur du substrat peut être suffisante pour qu'il ne soit pas nécessaire d'utiliser une poignée. Des modes de réalisation particuliers ont été décrits. 15 Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que la description évoque principalement des interposeurs, les modes de réalisation décrits s'appliquent à toute puce comprenant des vias traversant. De plus, bien que l'ouverture de la cavité 202 soit de 20 préférence rectangulaire, il est possible de former des cavités ayant une ouverture de forme différente, par exemple de forme triangulaire ou de forme polygonale. Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra 25 combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité REVENDICATIONS1. Puce (100, 204) traversée par des vias (104, 504) conducteurs de forme parallélépipédique. 2. Puce selon la revendication 1, dans laquelle la puce est un interposeur. 3. Puce selon la revendication 1 ou 2, dans laquelle un ensemble de vias forme sensiblement les contours d'un rectangle. 4. Puce selon l'une quelconque des revendications 1 à 3, comprenant plusieurs ensembles de vias formant chacun les 10 contours d'un rectangle. 5. Puce selon l'une quelconque des revendications 1 à 4, dans laquelle les vias conducteurs (104, 504) sont en cuivre. 6. Procédé de fabrication d'une puce (100, 204) traversée par des vias conducteurs (104, 504) de forme 15 parallélépipédique. 7. Procédé selon la revendication 6, comprenant une étape d'amincissement à partir d'une première (106, 206) et d'une deuxième (108, 208) face de la puce, de manière à former des bandes de matériau conducteur (504) s'étendant de la première face 20 à la deuxième face. 8. Procédé selon la revendication 7, comprenant : a. former une cavité (202) dans la puce, depuis la première face de la puce ; b. former une couche d'interface (404) sur les 25 parois de la cavité ; c. graver la couche d'interface de manière à former, sur les parois de la cavité, des première bandes s'étendant de la première face de la puce à une deuxième face de la puce ; 30 d. former des deuxième bandes conductrices sur les première bandes ; et e. remplir la cavité avec un premier matériau (604). B16988 - 17-GR2-0639 12 9. Procédé selon la revendication 8, dans lequel le premier matériau est du silicium. 10. Procédé selon la revendication 8 ou 9, dans lequel le premier matériau est fixé dans la cavité par une couche de 5 fixation (602). 11. Procédé selon la revendication 8, dans lequel le premier matériau est une résine. 12. Procédé selon l'une quelconque des revendications 7 à 11, dans lequel la couche de matériau conducteur est en métal. 13. Procédé selon l'une quelconque des revendications 7 à 12, dans lequel la cavité (202) a un rapport hauteur/largeur sensiblement inférieur à 1.