FR 3084492 A1 20200131 FR 1857057 A 20180730 Procédé de détection d'une attaque par un faisceau de particules électriquement chargées sur un circuit intégré, et circuit intégré correspondant Des modes de réalisation et de mise en oeuvre de l'invention concernent les circuits intégrés, notamment des dispositifs de détection d'une éventuelle atteinte à l'intégrité du circuit intégré, par exemple par une attaque mettant en oeuvre une projection d'un faisceau de particules électriquement chargées. En effet, notamment lors d'une ingénierie inversée d'un circuit intégré, des techniques projetant un faisceau de particules électriquement chargées sont typiquement mise en oeuvre. Les particules projetées peuvent être chargées positivement, telles que des ions positifs dans une sonde ionique focalisée (FIB pour « Focused Ion Beam » selon le terme usuel anglais) ou négativement, telles que des électrons dans le cadre d'une microscopie électronique à balayage (SEM pour « Scanning Electron Microscopy » selon le terme usuel anglais). Les circuits intégrés de manière générale, et en particulier ceux équipés de mémoires contenant des informations sensibles, doivent être autant que possible protégés contre les attaques, notamment les attaques visant à découvrir des données stockées. Les récupérations de données sont mises en oeuvre après une analyse de l'architecture du circuit intégré généralement au moyen d'un SEM, ou usinage micrométrique du circuit intégré afin d'y déposer des points de mesure, généralement obtenus par FIB. Ces différentes opérations sont effectuées sur le circuit hors-tension. Il est par conséquent délicat de détecter et de conserver la trace de telles techniques d'observation ou de modification du circuit intégré, par ce même circuit intégré, n'étant pas alimenté au moment de l'attaque. Or, conserver une trace d'une mise en oeuvre d'ingénierie inversée, sur le circuit intégré hors-tension, permettrait de déclencher des dispositifs de contre-mesures avant une potentielle récupération de données, lorsque le circuit intégré est alimenté 2 Il existe des solutions de détection basées sur un élément polarisateur invisible créant des variations de courant. Cela étant, ces solutions sont difficiles à réaliser et à mettre en oeuvre, sont souvent incompatibles avec les technologies avancées, et présentent des 5 inconvénients tels que des fuites de courants, des instabilités relatives à la température, et des couplages capacitifs parasites, pouvant donner lieu à des résultats faux-positifs. Or, il est préférable que les éléments déclencheurs de contre-mesures soient fiables et compatibles avec les technologies avancées. 10 A cet égard, selon un aspect il est proposé un procédé de détection d'une attaque d'un circuit intégré par un faisceau de particules électriquement chargées, comprenant : - une réalisation dans le circuit intégré d'au moins un corps électriquement conducteur et d'au moins un transistor d'état ayant une 15 grille flottante électriquement couplée avec respectivement ledit au moins un corps électriquement conducteur ; - une configuration dudit au moins un transistor d'état de façon à lui conférer une tension de seuil initiale respective ; et - une détection de ladite attaque par une détection d'une 20 tension de seuil dudit au moins un transistor d'état différente de la tension de seuil initiale. Ainsi, lors d'une attaque par un faisceau de particules électriquement chargées sur le circuit intégré, notamment dans le cadre d'une microscopie à balayage ou d'une sonde ionique focalisée, les 25 charges vont être collectées par les corps électriquement conducteurs. Les charges des grilles flottantes des transistors d'état couplées aux corps électriquement conducteurs varient relativement à la quantité et à la polarisation des charges ainsi collectées, et les tensions de seuil des transistors d' état varient en conséquence. Par nature des 30 transistors à grilles flottantes ayant une fonction de mémoire non- volatile, cette variation est mémorisée durablement et l'information est facilement accessible. En outre, la configuration des tensions de seuil initiales des transistors d'état permet une lecture fiable de l'état (ou régime) passant ou bloqué des transistors d'état, en fonction de la différence entre la tension de commande appliquée sur la grille de commande du transistor d'état et la tension de seuil initiale ainsi fixée. En d'autres termes, il est proposé selon cet aspect de conserver 5 la trace d'une attaque sur le circuit intégré par un faisceau de particules électriquement chargées, quelle que soit la polarisation desdites charges, de façon fiable et compatible avec tout type de technologie de mémoire non-volatile à grille flottante. Ce ou ces transistors d'état peuvent faire partie de cellules- 10 mémoire dédiées, et les différentes tensions de seuil initiales des transistors d'état peuvent correspondre à des états vierge, effacé ou programmé de ces transistors d'état et donc des cellules mémoire correspondantes. Selon un mode de mise en oeuvre, le transistor d'état comprend 15 une grille de commande et la détection de la tension de seuil différente de la tension de seuil initiale comprend une génération d'au moins une tension de commande sur la grille de commande différente de ladite tension de seuil initiale, et une détermination, pour chaque tension de commande, d'un état passant ou bloqué dudit au moins un transistor 20 d'état. Par état passant ou bloqué, on entend l'état dans lequel la quantité de courant pouvant passer dans le transistor est respectivement supérieure ou inférieure à un courant de référence. Ainsi ladite détermination peut comprendre une comparaison d'un courant sur les bornes de conduction dudit au moins un transistor 25 d'état par rapport à un courant de référence. Selon un mode de mise en ceu're, ladite réalisation comprend une réalisation d'un premier transistor d'état et d'un deuxième transistor d'état , ladite configuration comprend un effacement du premier transistor d'état de façon à lui conférer une première tension 30 de seuil initiale, et une programmation du deuxième transistor d'état de façon à lui conférer une deuxième tension de seuil initiale et ladite détection comprend une détection d'une modification de la tension de seuil de l'un des deux transistors d'état par rapport à sa tension de seuil initiale correspondante. 4 D'une part, les transistors d'état étant respectivement effacé et programmé lors de la configuration du circuit intégré, leurs tensions de seuil initiales respectives sont bien maitrisées, et la lecture en est fiabilisée 5 D'autre part, une tentative de contournement de la détection, par exemple en portant le corps électriquement conducteur à un potentiel donné afin de reconfigurer les charges des grilles flottantes, tel qu'un potentiel simulant un état effacé ou programmé des transistors d'état, sera détecté à la lecture du transistor initialement 10 configuré dans l'autre état. En outre, une seule tension de commande permet la lecture des deux transistors, par exemple dans un mode de mise en oeuvre dans lequel ladite détection comprend une application sur chaque transistor d'état d'une tension de commande située entre la première tension de 15 seuil initiale et la deuxième tension de seuil initiale. Selon un autre mode de mise en oeuvre, ladite configuration comprend une mise à un potentiel de masse dudit au moins un corps par l'intermédiaire d'un élément de liaison pendant la réalisation du circuit intégré, puis un sectionnement de l'élément de liaison, de façon 20 à conférer audit au moins un transistor d'état une troisième tension de seuil initiale correspondant à une configuration vierge de ce transistor d' état Ce mode de mise en oeuvre correspond à placer le transistor d'état dans un état rigoureusement vierge, c'est-à-dire ni programmé 25 ni effacé, sans subir les altérations de couplages et de charges parasites typiquement subis lors des processus de fabrication de circuit intégré jusqu'à la découpe des plaquettes. Cela présente en outre l'avantage d'éviter des étapes d'effacement et de programmation lors de la configuration des transistors. 30 Par exemple, ladite détection peut comprendre une application d'une première tension de commande inférieure à la troisième tension de seuil initiale du transistor, et une deuxième tension de commande supérieure à la troisième tension de seuil initiale du transistor. 5 Selon un autre mode de mise en oeuvre, ladite configuration comprend un effacement ou une programmation dudit au moins un transistor d'état de façon à lui conférer soit une première tension de seuil initiale correspondant audit effacement, soit une deuxième 5 tension de seuil initiale correspondant à ladite programmation. Par exemple, ladite détection peut comprendre soit une application d'une première tension de commande inférieure à la première tension de seuil initiale et d'une deuxième tension de commande supérieure à la première tension de seuil initiale, soit une 10 application d'une troisième tension de commande inférieure à la deuxième tension de seuil initiale et d'une quatrième tension de commande supérieure à la deuxième tension de seuil initiale. En d'autres termes, cela permet de détecter une variation de la tension de seuil par rapport à la tension de seuil initiale résultant soit 15 d'un faisceau de charges positive soit d'un faisceau de charges négatives. Avantageusement, chaque tension de commande est en outre différente d'une tension de seuil d'un transistor d'état ayant une configuration vierge. 20 Cela permet de contrecarrer une tentative de contournement de la détection en portant le corps électriquement conducteur à un potentiel de masse afin de reconfigurer les charges dans les grilles flottantes. Selon un autre aspect, il est proposé un circuit intégré 25 comportant un dispositif de détection d'une attaque par un faisceau de particules électriquement chargées, comprenant - au moins un corps électriquement conducteur et au moins un transistor d'état ayant une grille flottante électriquement couplée avec respectivement ledit au moins un corps électriquement conducteur, 30 ledit au moins transistor d'état étant configuré pour avoir une tension de seuil initiale respective , et - un moyen de détection configuré pour détecter ladite attaque par une détection d'une tension de seuil dudit au moins un transistor d'état différente de la tension de seuil initiale 6 Selon un mode de réalisation, le transistor d'état comporte une grille de commande, et le moyen de détection comprend un circuit de lecture configuré pour générer au moins une tension de commande sur la grille de commande dudit transistor d'état différente de ladite 5 tension de seuil initiale, et, pour chaque tension de commande, déterminer un état passant ou bloqué dudit au moins un transistor d' état Selon un mode de réalisation, ledit au moins un transistor d'état comprend un premier transistor d'état effacé pour avoir une 10 première tension de seuil initiale et un deuxième transistor d'état programmé pour avoir une deuxième tension de seuil initiale, et ledit moyen de détection est configuré pour détecter une modification de la tension de seuil de l'un des deux transistors d'état par rapport à sa tension de seuil initiale correspondante. 15 Le circuit de lecture peut être configuré pour générer une tension de commande sur chaque transistor d'état, située entre la première tension de seuil initiale et la deuxième tension de seuil initiale. Selon un autre mode de réalisation, ledit au moins un transistor 20 d'état est configuré pour avoir une troisième tension de seuil initiale correspondant à une configuration vierge de ce transistor d'état. Le circuit de lecture peut être configuré pour générer une première tension de commande inférieure à la troisième tension de seuil initiale et une deuxième tension de commande supérieure à la 25 troisième tension de seuil initiale. Selon un autre mode de réalisation, ledit au moins un transistor d'état est soit effacé pour avoir une première tension de seuil initiale, soit programmé pour avoir une deuxième tension de seuil initiale. Le circuit de lecture peut être configuré pour générer au moins 30 une tension de commande comprenant soit une première tension de commande inférieure à la première tension de seuil initiale et une deuxième tension de commande supérieure à la première tension de seuil initiale, soit une troisième tension de commande inférieure à la 7 deuxième tension de seuil initiale et une quatrième tension de commande supérieure à la deuxième tension de seuil initiale. Selon un mode de réalisation, le circuit de lecture est configuré pour générer chaque tension de commande en outre différente d'une 5 tension de seuil d'un transistor d'état ayant une configuration vierge. Selon un mode de réalisation, un élément capacitif est en outre couplé entre la grille flottante et la grille de commande dudit au moins un transistor d'état. L'élément capacitif permet de compenser une modification du 10 facteur de couplage entre la grille flottante et la grille de commande résultant du corps électriquement conducteur couplé à la grille flottante. Ainsi, les transistors d'état peuvent être commandés en lecture avec des tensions habituelles et maitrisées, améliorant la fiabilité du dispositif de détection. 15 Selon un mode de réalisation, ledit au moins un corps électriquement conducteur comprend une plaque métallique située dans des niveaux d'interconnexion du circuit intégré. Une plaque offre l'avantage de pouvoir collecter un nombre important de charges électriques. 20 D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels - les figures I à 6 illustrent schématiquement différents modes 25 de mise en oeuvre et de réalisation de l'invention. La figure 1 représente un exemple de mode de réalisation d'un circuit intégré CI comportant un dispositif DIS de détection d'une attaque par un faisceau lB de particules électriquement chargées. Le di spositif DIS comprend un corps électriquement 30 conducteur, dans cet exemple une plaque métallique MPL. Par exemple, la plaque métallique MPL est réalisée dans les niveaux d'interconnexions du circuit intégré CI, généralement désignés par l'acronyme BEOL du terme anglais usuel « Back End Of Line » 8 Le dispositif DIS comprend au moins un transistor d'état FGT ayant une grille de commande CG et une grille flottante FG, ainsi qu'une région de source S et une région de drain D. Un seul transistor d'état FGT a été représenté dans un but de simplification. Le transistor 5 d'état FGT est par exemple de la même conception qu'un transistor d'état appartenant à une partie de mémoire non-volatile du circuit intégré CI. Le transistor d'état FGT peut même appartenir à une cellule-mémoire de la même conception que dans une mémoire non-volatile, c'est-à-dire comportant par exemple un transistor d'accès. 10 Les termes « état programmé » ou « état effacé » du transistor d'état correspondent aux états d'écritures respectifs d'une cellule-mémoire, dans le vocabulaire du domaine des mémoires non-volatiles. Cela étant, la grille flottante FG du transistor d'état FGT du dispositif de détection DIS est couplée au corps électriquement 15 conducteur MPL. Le transistor d'état FGT est configuré pour avoir une tension de seuil initiale. La tension de seuil est la tension de commande CGV, entre la grille de commande CG et la source S du transistor FGT, à laquelle se produit une transition d'un régime bloqué à un régime 20 passant. La tension de seuil à laquelle est initialement configuré le transistor d'état FGT est qualifiée « initiale » car, comme il apparaîtra dans la suite, la tension de seuil effective du transistor d'état FGT peut être amenée à varier par rapport à cette tension de seuil initiale. Comme détaillé ci-après, notamment en relation avec les 25 figures 3, 4 et 5, le transistor d'état FGT peut être dans trois états différents, par exemple dans un premier état effacé dans lequel la grille flottante est chargée positivement, dans un deuxième état programmé dans lequel la grille flottante est chargée négativement, et dans un troisième état dit état vierge, dans lequel la grille flottante est 30 à un potentiel de masse. Chaque état du transistor d'état FGT, effacé, programmé, ou vierge, caractérise une valeur respective de la tension de seuil initiale du transistor d'état FGT. 9 Or, dans le dispositif de détection DIS, une attaque par un faisceau IB de particules électriquement chargées sur la plaque métallique MPL va entrainer une accumulation de charges dans cette plaque, et donc une modification de la charge des grilles flottantes qui 5 y sont couplées. Cette modification de charge, positive ou négative, va entrainer une variation correspondante de la tension de seuil effective du transistor d'état FGT et donc potentiellement modifier le régime bloqué ou passant pour une tension de commande CGV donnée. 10 Le terme « régime » (bloqué ou passant) peut être indifféremment substitué par le terme « état » (bloqué ou passant). Bien entendu, l'état bloqué ou passant pour une tension de commande donnée est à distinguer de l'état effacé ou programmé du transistor. Le dispositif de détection DIS comporte ainsi un moyen de 15 détection MD destiné à détecter une telle variation, représentative d'une attaque par un faisceau de particules chargées dans le circuit intégré CI. Le moyen de détection MD comporte un circuit de lecture RD configuré pour générer au moins une tension de commande CGV sur la 20 grille de commande CG du transistor d'état FGT, et pour lire un régime passant ou bloqué du transistor d'état FGT commandé par cette tension de commande CGV. A la tension de commande CGV, le transistor d'état FGT peut être en régime linéaire, et la détermination de l'état passant ou bloqué du transistor FGT correspond à une 25 comparaison de la quantité de courant écoulée par le transistor d'état FGT par rapport à un courant de référence. Par abus de langage, on considérera qu'une quantité de courant écoulée par le transistor d'état FGT inférieure au courant de référence est représentative d'un régime bloqué, et une quantité de courant écoulée par le transistor d'état FGT 30 supérieure au courant de référence est représentative d'un régime passant. La tension de commande CGV est générée classiquement au moyen d'un circuit générateur qui n'est pas représenté. Dans cet exemple, la lecture du régime dans lequel se trouve le transistor FGT à 10 la tension de commande CGV est réalisé au moyen d'un montage simple comprenant un générateur de courant de lecture RDGEN et un amplificateur de lecture RDAMP. Le générateur de courant de lecture RDGEN est configuré pour précharger un noeud d'entrée de 5 l'amplificateur de lecture RDAMP, également couplé au drain D du transistor d'état FGT. La source S du transistor d'état FGT est couplée à une borne de masse GND. Ainsi, pour une tension de commande CGV donnée, si la tension de commande CGV est supérieure à la tension de seuil 10 effective du transistor FGT, le transistor FGT est en régime passant. En régime passant, une quantité de courant pouvant être supérieure au courant de lecture peut circuler par les bornes de conduction du transistor FGT vers la masse GND et la tension en entrée de l'amplificateur de lecture RDAMP chute. Si la tension de commande 15 CGV est inférieure à la tension de seuil effective du transistor FGT, le transistor FGT est en régime bloqué. En régime bloqué, la tension en entrée de l'amplificateur de lecture RDAMP ne varie pas, ou ne varie pas suffisamment pour faire commuter l'amplificateur de lecture RDAMP. La sortie de l'amplificateur de lecture RDAMP délivre ainsi 20 un signal représentatif du régime du transistor d'état FGT à une tension de commande donnée CGV. Ce signal sortant est exploitable pour un traitement en aval, par exemple une comparaison du signal sortant avec une valeur attendue de ce signal dans une configuration donnée. 25 En d'autres termes, le circuit de lecture RD permet d'évaluer la valeur de la tension de seuil effective du transistor d'état FGT. Ainsi, s'il est évalué que la tension de seuil effective du transistor d'état FGT est différente de la tension de seuil initiale respective, alors la charge de la grille flottante FG a variée, et cela est représentatif d'une 30 attaque par un faisceau de particules électriquement chargées dans le circuit intégré Cl. La figure 2 représente un exemple de réalisation d'une paire de cellules-mémoires CELI, CEL2 de technologie avancée, formées sur un substrat semiconducteur PSUB. 11 Chaque cellule-mémoires comporte un transistor d'état FGTI, FGT2, partageant un transistor d'accès TA commun. Les transistors d'état FGTI, FGT2 comportent chacun une grille de commande CG surmontant une grille flottante FG, 5 mutuellement séparées par une couche diélectrique DI du type « ONO » : Oxyde-Nitrure-Oxyde de silicium. Les grilles de commande CG et les grilles flottantes FG sont typiquement formées en silicium polycristallin électriquement conducteur. Un oxyde tunnel TN, de faible épaisseur, sépare la grille flottante FG d'une région de canal 10 située entre les régions de source S et de drains D de chaque transistor FGTI, FGT2, dans un caisson PW. Le transistor d'accès TA est du type transistor enterré et comporte une grille verticale GV traversant le caisson PW en profondeur jusqu'à une couche semiconductrice enterrée NISO. La 15 grille verticale GV, également en silicium polycristallin, est enveloppée d'un oxyde de grille OX. La couche enterré NISO fait office de région de source du transistor d'accès TA, et les deux régions des sources S des deux transistors d'état FGTI, FGT2, de part et d'autre de la grille verticale GV, font office de régions de drains du 20 transistor d'accès TA. La grille flottante FG de chacun des transistors d'état FGTI, FGT2 est couplée à un corps électriquement conducteur respectif MPL1, MPL2 et fait partie du dispositif DIS de détection d'une attaque par un faisceau de particules électriquement chargées IB. Le 25 transistor d'accès TA peut également appartenir au dispositif de détection DIS, et être commandé de façon adéquate par le circuit de lecture RD. Selon un mode de réalisation, les deux transistors d'état appartiennent au dispositif de détection DIS, le premier transistor 30 d'état FGTI est effacé pour avoir une première tension de seuil initiale, et le deuxième transistor d'état FGT2 est programmé pour avoir une deuxième tension de seuil initiale. A cet égard, il est fait référence à la figure 3. 12 Les figures 3, 4 et 5 représentent des lois normales de distribution des valeurs des tensions de seuil Vth de transistors dans des états respectivement effacés ER, programmés PG, et vierge VG. Ainsi, on convient d' entendre par « tension de seuil initiale », 5 relativement à un état donnée, toute valeur de tension de seuil Vth raisonnablement comprise dans la distribution respective (par exemple les valeurs de densités supérieures à 1% de la densité maximale). La figure 3 représente ainsi la valeur seuil initiale ER d'un premier transistor d'état FGTI effacé, et la valeur seuil initiale PG 10 d'un deuxième transistor d'état FGT2 programmé. Par ailleurs, la tension de seuil initiale VG d'un transistor d'état dont la grille flottante est fixée à un potentiel de masse est également représentée. La tension de commande CGV générée par le circuit de lecture RD lors d'une lecture d'un régime passant ou bloqué de chacun des 15 deux transistors d'état FGTI, FGT2, est située entre la première tension de seuil initiale ER et la deuxième tension de seuil initiale PG. Si le circuit intégré n'a pas subi une attaque par un faisceau de particules électriquement chargées, alors les tensions de seuil effectives des transistors d'état FGTI, FGT2 sont égales aux tensions 20 de seuil initiales ER, PG. Ainsi, lors de la lecture, le premier transistor d'état FGTI effacé est dans un régime passant à la tension de commande CGV, et le deuxième transistor d'état FGT2 programmé est dans un régime bloqué à la même tension de commande CGV. 25 Or, un faisceau de particules de charge positive IB+ projeté sur les corps conducteurs MPLI, MPL2 a pour effet de réduire les tensions de seuil effectives Vth des transistors d'état FGTI, FGT2, qui seraient ainsi représentées par les courbes de la figure 3 décalées vers la gauche. 30 Par conséquent, lors d'une lecture subséquente, le premier transistor d'état FGTI est toujours dans un régime passant à la tension de commande CGV, tandis que le deuxième transistor d'état FGT2 programmé est désormais dans un régime passant à la même tension de commande CGV. Etant attendu un régime bloqué à cette tension de 13 commande CGV pour le deuxième transistor d'état FGT2 programmé, l'attaque par un faisceau de particules de charge positive est détectée. De façon analogue, un faisceau de particules de charge négative IB- projeté sur le corps conducteur MPLI, MPL2 a pour effet 5 d'augmenter les tensions de seuil effectives Vth des transistors d'état FGTI, FGT2, qui seraient représentées par les courbes de la figure 3 décalées vers la droite. Lors d'une lecture subséquente, le premier transistor d'état FGTI est passé dans un régime bloqué à la tension de commande CGV, 10 tandis que le deuxième transistor d'état FGT2 programmé est resté dans un régime bloqué à la même tension de commande CGV. Etant attendu un régime passant à cette tension de commande CGV pour le premier transistor d'état FGTI effacé, l'attaque par un faisceau de particules de charge négative est détectée. 15 Par ailleurs on remarquera que la tension de commande CGV est aussi différente d'une tension de seuil VG d'un transistor d'état dont la grille flottante est fixée à un potentiel de masse. Ainsi, si les grilles flottantes des transistors FGTI, FGT2 sont reconfigurées pour avoir un état vierge, la reconfiguration sera détectée de façon 20 analogue. Une telle reconfiguration pourrait être mise en oeuvre dans l'optique d'effacer les traces de la projection du faisceau de particules électriquement chargées, par exemple en appliquant un potentiel de masse sur la plaque métallique. En outre, si les transistors FGTI, FGT2 sont reconfigurées pour avoir des états effacés ou programmés, 25 via l'application de potentiels adéquats sur les corps électriquement conducteurs MPLI, MPL2, la reconfiguration sera détectée de façon analogue, par le changement d'état de l'un des deux transistors FGTI, FGT2. La figure 4 représente un mode de réalisation dans lequel un 30 transistor d'état FGT est programmé pour avoir une deuxième tension de seuil initiale PG. Le transistor d'état FGT aurait tout aussi bien pu être effacé pour avoir une deuxième tension de seuil initiale (ER) 14 En outre, on peut également envisager dans ce mode de réalisation une pluralité de transistors à grilles flottantes FGT individuellement configurés dans des états arbitrairement effacés ou programmés. 5 Ici, une première tension de commande CGVI, inférieure à la tension de seuil initiale PG du transistor FGT, est générée pour une première lecture du régime passant ou bloqué du transistor d'état FGT. Une deuxième tension de commande CGV2, supérieure à la tension de seuil initiale PG du transistor FGT, est générée pour une 10 deuxième lecture du régime passant ou bloqué du transistor d'état FGT. Dans cet exemple, le transistor d'état FGT est configuré pour être bloqué lors de la première lecture à la première tension de commande CGVI, et pour être passant lors de la deuxième lecture à la 15 deuxième tension de commande CGV2 Une attaque par un faisceau de particules de charge positive IB+ ou respectivement de charge négative IB-, seront respectivement détectées lors de la première lecture (régime passant à la place du régime bloqué attendu) et lors de la deuxième lecture (régime bloqué à 20 la place du régime passant attendu). Les tensions de commandes CGVI, CGV2 sont en outre différentes d'une tension de seuil initiale VG d'un transistor d'état dont la grille flottante est fixée à un potentiel de masse, de façon à pouvoir détecter une reconfiguration à un état vierge. 25 La figure 5 représente un mode de mise en oeuvre dans lequel un transistor d'état FGT est configuré pour avoir une troisième tension de seuil initiale VG, correspondant à un état vierge. La détection d'une attaque par un faisceau de particules de charge positive IB+ ou de charge négative IB- est mise en oeuvre de 30 façon analogue au mode de mise en oeuvre décrit ci-avant en relation avec la figure 4, c'est-à-dire au moyen d'une première lecture à une première tension de commande CGVI inférieure à la troisième tension de seuil initiale VG, et d'une deuxième lecture à une deuxième tension 15 de commande CGV2 supérieure à la troisième tension de seuil initiale VG Un régime passant à la place du régime bloqué attendu lors de la première lecture, et un régime bloqué à la place du régime passant 5 attendu lors de la deuxième lecture permettront de détecter respectivement une attaque par un faisceau de particules de charges positives IB+ ou de charges négatives IB-, ou aussi une tentative de reconfiguration du transistor d'état FGT dans un état effacé ou programmé. 10 Ce mode de mise en oeuvre nécessite préalablement une configuration du transistor d'état FGT comprenant une mise à un potentiel de masse de la grille flottante FG. La mise à un potentiel de masse de la grille flottante est faite par l'intermédiaire d'un élément de liaison LI et pendant la fabrication du circuit intégré CI. En fin de 15 chaine de fabrication, par exemple au moment d'une découpe des circuits intégrés CI d'une plaquette de silicium, l'élément de liaison LI est sectionné. Cela permet de configurer le transistor d'état FGT pour avoir une troisième tension de seuil initiale VG, correspondant ici à une tension de seuil de transistor d'état vierge, malgré les 20 interactions électriques parasites des autres étapes de fabrication d'un circuit intégré CI, pouvant accumuler des charges dans la grille flottante FG. La figure 6 représente un exemple de moyen de mise en oeuvre d'une telle configuration d'un transistor d'état FGT pour avoir une 25 troisième tension de seuil initiale VG correspondant à une tension de seuil de transistor d'état vierge. Le circuit intégré CI est situé dans une première zone Zl d'une plaquette semiconductrice (« wafer » en anglais), délimitée d'une deuxième zone Z2 de la plaquette par un chemin de découpe LD. 30 La plaquette est destinée à être découpée mécaniquement le long du chemin de découpe LD, de façon à individualiser les circuits intégrés Cl réalisés, par exemple pour être conditionnés et encapsulés dans des boitiers fonctionnels 16 Le substrat S de la plaquette et du circuit intégré comprend des régions d'isolation latérales 10, par exemple des tranchées d'isolation peu profondes (STI pour « Shallow Trench Isolation » en anglais). Le circuit CI comprend sur sa périphérie extérieure un anneau 5 d'étanchéité AT. Cette structure est avantageuse car elle permet d'assurer l'étanchéité et donc de protéger le circuit intégré CI contre la propagation éventuelle d'écailles et d'éclats, lors de la découpe de la plaquette permettant d'individualiser les circuits intégrés. Bien entendu, le circuit intégré CI peut comprendre sur sa 10 périphérie plusieurs anneaux d'étanchéité AT disposés côte à côte pour renforcer l'étanchéité et mieux protéger le circuit intégré Cl, L'anneau d'étanchéité AT est réalisé dans les premiers niveaux de d'une partie d'interconnexion « BEOL » du circuit intégré CL Cl,La partie d'interconnexion comporte des niveaux de métallisation Ml, 15 M2, électriquement séparés par des couches respectives de diélectriques inter-métaux IMD. Les couches de diélectriques inter-métaux IMD peuvent être traversées par des vias 9 conducteurs afin de relier électriquement des pistes métalliques PST appartenant à différents niveaux de métallisation. Sous le premier niveau de 20 métallisation Ml, des contacts 7 permettent de connecter les éléments formées dans et sur le substrat S. L'anneau d'étanchéité AT comporte une superposition de pistes métalliques PST et de vias 9, au-dessus d'un premier contact 7, s'étendant tous longitudinalement de façon à former une structure 25 assimilable à un mur. Le contact 7 de l'anneau d'étanchéité AT repose sur un premier barreau de silicium polycristallin 5, reposant sur une première couche diélectrique 20. Un deuxième barreau de silicium polycristallin 3 s'étend 30 latéralement de part et d'autre de l'anneau d'étanchéité AT, sous le premier barreau 5 et la première couche diélectrique 20, et est séparé du substrat S par une deuxième couche diélectrique 30. Ainsi le deuxième barreau de silicium polycristallin 3 permet d'assurer une liaison électrique entre l'intérieur et l'extérieur de 17 l'anneau d'étanchéité AT, par exemple au moyen de prises de contacts 8 à ses extrémités. Les prises de contacts 8 sont généralement réalisées par une siliciuration et permettent d'assurer des couplages peu résistifs entre un métal et le silicium. 5 La structure TRA traversant ainsi l'anneau d'étanchéité AT constitue une partie d'un élément de liaison électriquement conducteur LI qui s'étend à l'extérieur du circuit intégré Cl, au-delà de la ligne de découpe LD. L'élément de liaison électriquement conducteur LI s'étend 10 entre un premier endroit El à l'intérieur du circuit intégré Cl, et un deuxième endroit E2 situé à l'extérieur du circuit intégré Cl, ici un endroit du substrat situé en zone Z2 de la plaquette au-delà de la ligne de découpe LD. Le premier endroit El est le noeud sur lequel le corps 15 électriquement conducteur MPL est couplé avec le deuxième barreau de silicium 3 par un contact 71 sur l'extrémité siliciurée 8 intérieure dudit barreau 3. Dans cet exemple, le corps électriquement conducteur comprend une plaque métallique MPL dans le premier niveau de métallisation IM1. 20 La plaque métallique MPL est électriquement couplée à la grille flottante FG d'au moins un transistor d'état FGT. A cet égard, dans cette représentation, la grille flottante FG déborde en largeur, par rapport à la grille de commande CG. Sur la partie ainsi découverte de la grille flottante FG, un contact 74 relie électriquement la grille 25 flottante FG à la plaque métallique MPL. Par exemple la grille flottante FG et la grille de commande CG peuvent former des grilles communes à plusieurs réalisations de transistors d'état FGT voisins, indépendamment sélectionnables par leurs régions de source et de drain respectives (non représentées car 30 situées dans des plans parallèles à celui de la représentation de la figure 6). Ainsi, la plaque métallique MPL et les grilles flottantes FG des transistors d'état FGT sont électriquement reliées au deuxième endroit E2, par l'élément de liaison LI. 18 L'élément de liaison LI comprend également une partie chevauchante qui traverse la ligne de découpe LD. La partie chevauchante comprend une piste métallique PST2 située par exemple dans le premier niveau de métallisation Ml, et deux contacts 72, 73 5 connectant respectivement le deuxième barreau de silicium polycristallin 3 et le deuxième endroit E2 Le deuxième endroit E2 est situé ici au niveau d'une prise de contact dans le substrat S à l'extérieure du circuit intégré Cl, ne subissant pas les interactions électriques parasites de la fabrication du 10 circuit intégré Cl, Le substrat S est maintenu à la masse pendant la fabrication, et ainsi, les grilles flottantes FG et le corps électriquement conducteur MPL sont également maintenus à un potentiel de masse pendant la fabrication du circuit intégré Cl. 15 La partie chevauchante PST2 de l'élément de liaison LI sera ensuite sectionnée lors de la découpe, laissant flottants les potentiels du corps électriquement conducteur MPL et des grilles flottantes FG, à un potentiel initial de masse. Par conséquent les transistors d'états FGT sont configurés, dans ce mode de mise en oeuvre, dans un état 20 rigoureusement vierge pour avoir une troisième tension de seuil initiale VG. Selon une alternative, l'élément de liaison LI peut être sectionné lors de la découpe suivant un autre chemin de découpe LD2. L'autre chemin de découpe LD2 est situé au niveau de la superposition 25 du premier barreau de silicium polycristallin 3 et du deuxième barreau de silicium polycristallin 5, entre l'anneau d'étanchéité AT et la prise de contact 8 du côté extérieur au circuit intégré CI. Cette alternative peut permettre de complexifier un accès au dispositif DIS, un contact étant plus difficile à réaliser sur les barreaux de polysilicium 3 ou 5 30 que sur la piste métallique PST2. L'exemple d'élément de liaison LI a été décrit selon un mode de réalisation avantageux, mais bien entendu, d'autres configurations de l'élément de liaison LI sont possibles, par exemple sans nécessairement passer sous l'anneau d'étanchéité. 19 En résumé, il a été décrit des exemples de modes de mise en oeuvre et de réalisation permettant de conserver la trace d'une attaque du circuit intégré potentiellement hors-tension, par un faisceau de particules électriquement chargées, quelle que soit la polarisation 5 desdites charges, de façon fiable et compatible avec tout type de technologie. En outre, les modes de mise en oeuvre et de réalisation décrits sont résistants à des tentatives de contournement de la détection, REVENDICATIONS1. Procédé de détection d'une attaque d'un circuit intégré (CI) par un faisceau de particules électriquement chargées (OB), comprenant : - une réalisation dans le circuit intégré d'au moins un corps électriquement conducteur (MPL) et d'au moins un transistor d'état ayant une grille flottante (FG) électriquement couplée avec respectivement ledit au moins un corps électriquement conducteur (MPL) ; - une configuration dudit au moins un transistor d'état (FGT) de façon à lui conférer une tension de seuil initiale respective ; et - une détection de ladite attaque par une détection d'une tension de seuil dudit au moins un transistor d'état (FGT) différente de la tension de seuil initiale. 2. Procédé selon la revendication 1, dans lequel le transistor d'état (FGT) comprend une grille de commande (CG) et la détection de la tension de seuil différente de la tension de seuil initiale comprend une génération d'au moins une tension de commande (CGV) sur la grille de commande (CG) différente de ladite tension de seuil initiale, et une détermination (RD), pour chaque tension de commande (CGV), d'un état passant ou bloqué dudit au moins un transistor d'état (FGT). 3. Procédé selon l'une des revendications 1 ou 2, dans lequel ladite réalisation comprend une réalisation d'un premier transistor d'état (FGTI) et d'un deuxième transistor d'état (FGT2) ; ladite configuration comprend un effacement du premier transistor d'état (FGTI) de façon à lui conférer une première tension de seuil initiale (ER), et une programmation du deuxième transistor d'état (FGT2) de façon à lui conférer une deuxième tension de seuil initiale (PG) et ladite détection comprend une détection d'une modification de la tension de seuil de l'un des deux transistors d'état par rapport à sa tension de seuil initiale correspondante. 4. Procédé selon les revendications 2 et 3, dans lequel ladite détection comprend une application sur chaque transistor d'état d'une 21 tension de commande (CGV) située entre la première tension de seuil initiale (ER) et la deuxième tension de seuil initiale (PG). 5. Procédé selon l'une des revendications 1 ou 2, dans lequel ladite configuration comprend une mise à un potentiel de masse dudit 5 au moins un corps (MPL) par l'intermédiaire d'un élément de liaison (LI) pendant la réalisation du circuit intégré (Cl), puis un sectionnement de l'élément de liaison (LI), de façon à conférer audit au moins un transistor d'état (FGT) une troisième tension de seuil initiale (VG) correspondant à une configuration vierge de ce transistor 10 d' état. 6. Procédé selon la revendication 5 prise en combinaison avec la revendication 2, dans lequel ladite détection comprend une application d'une première tension de commande (CGV]) inférieure à la troisième tension de seuil initiale (VG) du transistor, et une 15 deuxième tension de commande (CGV2) supérieure à la troisième tension de seuil initiale (VG) du transistor. 7. Procédé selon l'une des revendications 1 ou 2, dans lequel ladite configuration comprend un effacement ou une programmation dudit au moins un transistor d'état (FGT) de façon à lui conférer soit 20 une première tension de seuil initiale (ER) correspondant audit effacement, soit une deuxième tension de seuil initiale (PG) correspondant à ladite programmation. 8. Procédé selon la revendication 7 prise en combinaison avec la revendication 2, dans lequel ladite détection comprend soit une 25 application d'une première tension de commande (CGV]) inférieure à la première tension de seuil initiale (ER) et d'une deuxième tension de commande (CGV2) supérieure à la première tension de seuil initiale (PG), soit une application d'une troisième tension de commande (CGV1) inférieure à la deuxième tension de seuil initiale (ER) et d'une 30 quatrième tension de commande (CGV2) supérieure à la deuxième tension de seuil initiale (PG). 9. Procédé selon l'une des revendications précédentes prise en combinaison avec la revendication 2, dans lequel chaque tension de 22 commande (CGV, CGVI, CGV2) est en outre différente d'une tension de seuil (VG) d'un transistor d'état ayant une configuration vierge. 10. Circuit intégré comportant un dispositif (DIS) de détection d'une attaque par un faisceau de particules électriquement chargées 5 (1B), comprenant : - au moins un corps électriquement conducteur (MPL) et au moins un transistor d'état (FGT) ayant une grille flottante (FG) électriquement couplée avec respectivement ledit au moins un corps électriquement conducteur (MPL), ledit au moins transistor d'état 10 (FGT) étant configuré pour avoir une tension de seuil initiale respective ; et - un moyen de détection (MD) configuré pour détecter ladite attaque par une détection d'une tension de seuil dudit au moins un transistor d'état (FGT) différente de la tension de seuil initiale. 15 11. Circuit intégré selon la revendication 10, dans lequel le transistor d'état (FGT) comporte une grille de commande (CG), et le moyen de détection (MD) comprend un un circuit de lecture (RD) configuré pour générer au moins une tension de commande (CGV) sur la grille de commande (CG) dudit transistor d'état (FGT) différente de 20 ladite tension de seuil initiale, et, pour chaque tension de commande (CGV), déterminer un état passant ou bloqué dudit au moins un transistor d'état (FGT). 12. Circuit intégré selon l'une des revendications 10 ou 11, dans lequel ledit au moins un transistor d'état comprend un premier 25 transistor d'état (FGTI) effacé pour avoir une première tension de seuil initiale (ER) et un deuxième transistor d'état programmé (FGT2) pour avoir une deuxième tension de seuil initiale (PG), et ledit moyen de détection (MD) est configuré pour détecter une modification de la tension de seuil de l'un des deux transistors d'état (FGT1, FGT2) par 30 rapport à sa tension de seuil initiale (ER, PG) correspondante. 13. Circuit intégré selon les revendications 11 et 12, dans lequel le circuit de lecture (RD) est configuré pour générer une tension de commande (CGV) sur chaque transistor d'état (FGT1, FGT2), située 23 entre la première tension de seuil initiale (ER) et la deuxième tension de seuil initiale (PG) 14. Circuit intégré selon l'une des revendications 10 ou 11, dans lequel ledit au moins un transistor d'état (FGT) est configuré 5 pour avoir une troisième tension de seuil initiale (VG) correspondant à une configuration vierge de ce transistor d'état. 15. Circuit intégré selon la revendication 14 prise en combinaison avec la revendication 2, dans lequel ledit circuit de lecture (RD) est configuré pour générer une première tension de 10 commande (CGVI) inférieure à la troisième tension de seuil initiale (VG) et une deuxième tension de commande (CGV2) supérieure à la troisième tension de seuil initiale (VG). 16. Circuit intégré selon l'une des revendications 10 ou 11, dans lequel ledit au moins un transistor d'état (FGT) est soit effacé 15 pour avoir une première tension de seuil initiale (ER), soit programmé pour avoir une deuxième tension de seuil initiale (PG). 17. Circuit intégré selon la revendication 16 prise en combinaison avec la revendication 11, dans lequel le circuit de lecture (RD) est configuré pour générer au moins une tension de commande 20 comprenant soit une première tension de commande (CGV1) inférieure à la première tension de seuil initiale (ER) et une deuxième tension de commande (CGV2) supérieure à la première tension de seuil initiale (ER), soit une troisième tension de commande (CGV1) inférieure à la deuxième tension de seuil initiale (PG) et une quatrième tension de 25 commande (CGV2) supérieure à la deuxième tension de seuil initiale (PG) 18. Circuit intégré selon l'une des revendications 10 à 17 prise en combinaison avec la revendication 11, dans lequel le circuit de lecture (RD) est configuré pour générer chaque tension de commande 30 (CGV, CGV1, CGV2) en outre différente d'une tension de seuil (VG) d'un transistor d'état ayant une configuration vierge. 19. Circuit intégré selon l'une des revendications 10 à 18 prise en combinaison avec la revendication 11, dans lequel un élément 24 capacitif (CFC) est en outre couplé entre la grille flottante (FG) et la grille de commande (CG) dudit au moins un transistor d'état (FGT) 20. Circuit intégré selon l'une des revendications 10 à 19, dans lequel ledit au moins un corps électriquement conducteur comprend 5 une plaque métallique (MPL) située dans des niveaux d'interconnexion du circuit intégré (Cl)