FR 2967815 A1 20120525 FR 1059594 A 20101122 B10609 - 09-GR1-395 1 PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À EMPILEMENT DE PUCES SEMICONDUCTRICES Domaine de l'invention La présente invention concerne des dispositifs à empilement de puces semiconductrices. Elle concerne plus particulièrement l'établissement d'une connexion électrique entre deux puces superposées. Exposé de l'art antérieur Dans les dispositifs à empilement de puces, on prévoit de superposer des puces ou tranches semiconductrices. Les puces sont par exemple accolées par leurs faces avant, arrière, ou face avant contre face arrière, et interconnectées. Ce mode d'assemblage permet notamment d'augmenter les fonctions réalisées par un dispositif sans augmenter la surface occupée. Dans la présente description, on mentionnera des assemblages de puces, mais il sera clair que ces puces pourront être des plaques, des tranches semiconductrices, ou des éléments de tranches semiconductrices. La figure 1 est une vue en perspective représentant de façon schématique une étape d'assemblage de deux puces semiconductrices, respectivement Cl' et C2', d'un dispositif à empilement de puces. Dans cet exemple, les puces Cl' et C2' sont accolées par leurs faces avant. Un ensemble de connecteurs 11', B10609 - 09-GR1-395 2 disposés en une matrice de rangées et de colonnes, est formé du côté de la face avant de la puce Cl'. Une matrice correspondante de connecteurs 12', de même pas, est formée du côté de la face avant de la puce C2'. Les connecteurs 11' et 12' sont par exemple des plots ou des piliers de cuivre. Lors de l'assemblage des puces, chaque connecteur 11' de la puce Cl' vient contacter un connecteur 12' de la puce C2'. Lors de l'étape d'assemblage proprement dite, les puces Cl' et C2' sont pressées l'une contre l'autre et fixées, par exemple par adhérence moléculaire ou par brasure des connecteurs 11' sur les connecteurs 12'. Lors de cette étape, se pose le problème de l'alignement des puces Cl' et C2' l'une par rapport à l'autre. L'alignement doit être assez précis pour garantir que chaque connecteur 11' de la puce Cl' vienne se positionner, au moins partiellement, en regard du connecteur 12' correspondant de la puce C2', de façon qu'une connexion électrique puisse s'établir entre ces deux connecteurs. Ainsi, la marge d'imprécision d'alignement doit être inférieure à la largeur d'un connecteur. Dans l'exemple représenté, la puce C2', de plus grande surface que la puce Cl', comprend des coins ou marques de guidage 14' pour faciliter l'alignement. La tendance actuelle à la réduction des dimensions des connecteurs et à l'augmentation du nombre de connecteurs par unité de surface, rend particulièrement critique cette opération d'alignement. A titre illustratif, on sait désormais réaliser des connecteurs de largeur comprise entre 1 et 5 um, voire plus petits. Or, les machines utilisées pour l'assemblage des puces présentent couramment une marge d'imprécision d'alignement de l'ordre de 10 pm. Une meilleure précision pourrait éventuellement être obtenue, mais avec pour contrepartie une augmentation non souhaitable du temps d'assemblage et des coûts de production. La figure 2 est une vue en coupe du dispositif à empilement de puces de la figure 1 après assemblage. Dans 35 l'exemple représenté, les puces Cl' et C2' n'ont pas été B10609 - 09-GR1-395 3 correctement alignées. Il en résulte que les connecteurs 11' de la puce Cl' sont en contact non pas avec les connecteurs 12' correspondants de la puce C2', mais avec des connecteurs 12' voisins. En outre, certains connecteurs 11' périphériques de la puce C1' (à droite sur la figure) ne sont en contact avec aucun connecteur 12' de la puce C2', et certains connecteurs 12' périphériques de la puce C2' (à gauche sur la figure) ne sont en contact avec aucun connecteur 11' de la puce Cl'. Un tel dispositif est par conséquent inutilisable. De façon générale, la problématique de l'alignement est l'un des principaux facteurs limitant le rendement des chaînes de fabrication de dispositifs à empilement de puces, notamment lorsque des connecteurs de petites dimensions sont utilisés. Résumé Ainsi, un objet d'un mode de réalisation de la présente invention est de prévoir un procédé de fabrication d'un dispositif à empilement de puces palliant au moins en partie certains des inconvénients des solutions actuelles. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel procédé permettant d'améliorer le rendement de fabrication des dispositifs à empilement de puces, notamment lorsque des connecteurs de petite taille sont utilisés pour interconnecter les puces. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel procédé ne conduisant pas à augmenter la durée et le coût des étapes d'assemblage des puces. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel procédé facile à mettre en oeuvre, et notamment susceptible d'être mis en oeuvre en utilisant uniquement des étapes standard de fabrication de dispositifs électroniques. Ainsi, un mode de réalisation de la présente invention prévoit un procédé de fabrication d'un dispositif à empilement de puces semiconductrices, comportant les étapes suivantes : a) former une première matrice de connecteurs sur une face d'une B10609 - 09-GR1-395 4 première puce semiconductrice ; b) former une seconde matrice de connecteurs sur une face d'une seconde puce semiconductrice, la seconde matrice comprenant plus de connecteurs que la première matrice et le pas de la première matrice étant un multiple du pas de la seconde matrice ; c) appliquer la première puce contre la seconde puce ; et d) établir des signaux de test entre les première et seconde puces pour déterminer l'appariement entre les connecteurs de la première matrice et les connecteurs de la seconde matrice. Selon un mode de réalisation de la présente invention, la seconde puce comprend des pistes conductrices et, entre les connecteurs de la seconde matrice et lesdites pistes, des moyens d'aiguillage, ce procédé comprenant en outre, après l'étape d), une étape d'aiguillage pour relier aux pistes conductrices ceux des connecteurs de la seconde matrice qui sont en contact avec des connecteurs de la première matrice. Selon un mode de réalisation de la présente invention, à l'étape c), l'application de la première puce contre la seconde puce (C2) présente une marge d'imprécision d'alignement, et les différences de dimensions entre les première et seconde matrices sont choisies pour couvrir au moins cette marge et de préférence au moins deux fois cette marge. Selon un mode de réalisation de la présente invention, à l'étape d), la première puce émet un signal de test par l'intermédiaire d'au moins deux connecteurs de la première matrice. Selon un mode de réalisation de la présente invention, à l'étape d), la première puce émet successivement un signal de test par l'intermédiaire de chacun des connecteurs de la première matrice. Selon un mode de réalisation de la présente invention, les connecteurs des première et seconde matrices sont des piliers en cuivre. B10609 - 09-GR1-395 Selon un mode de réalisation de la présente invention, les connecteurs des première et seconde matrices ont une largeur inférieure à 5 pm. Selon un mode de réalisation de la présente invention, 5 des connecteurs adjacents d'une matrice sont séparés par un espace compris entre 1,1 et 1,5 fois la largeur d'un connecteur de l'autre matrice. Un autre mode de réalisation de la présente invention prévoit un dispositif électronique comprenant des première et seconde puces semiconductrices superposées, dans lequel : les première et seconde puces comprennent respectivement des première et seconde matrices de connecteurs ; la seconde matrice comprend plus de connecteurs que la première matrice et le pas de la première matrice est un multiple du pas de la seconde matrice ; et les connecteurs de la première matrice sont en contact avec des connecteurs de la seconde matrice, ce dispositif comprenant en outre des moyens pour établir des signaux de test entre les première et seconde puces et déterminer l'appariement entre les connecteurs de la première matrice et les connecteurs de la seconde matrice. Selon un mode de réalisation de la présente invention, la seconde puce comprend des pistes conductrices et, entre les connecteurs de la seconde matrice et lesdites pistes, des moyens d'aiguillage pour relier aux pistes conductrices ceux des connecteurs de la seconde matrice qui sont en contact avec des connecteurs de la première matrice. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, est une vue en perspective représentant de façon schématique une étape d'assemblage de deux puces semiconductrices d'un dispositif à empilement de puces ; B10609 - 09-GR1-395 6 la figure 2, précédemment décrite, est une vue en coupe représentant de façon schématique un dispositif à empilement de puces ; la figure 3 est une vue en coupe représentant de façon 5 schématique un mode de réalisation d'un dispositif à empilement de puces ; et la figure 4 est une vue schématique et partielle mixte, de dessus et en coupe, représentant de façon plus détaillée un exemple de réalisation d'un dispositif à empilement 10 de puces. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références sur les différentes figures et, de plus, comme cela est habituel dans la représentation des 15 circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. La figure 3 est une vue en coupe représentant de façon schématique un mode de réalisation d'un dispositif à empilement de puces comprenant deux puces semiconductrices, respectivement 20 Cl et C2, accolées par leurs faces avant. Un ensemble de connecteurs 11, disposés en une matrice de rangées et de colonnes, est formé du côté de la face avant de la puce Cl. Un ensemble de connecteurs 12 correspondants, disposés en une matrice de même pas, est formé du côté de la 25 face avant de la puce C2. On entend ici et dans la suite de la description par connecteurs des piliers de cuivre saillants, des plages de contact conductrices adaptées à recevoir des billes d'interconnexion, les extrémités de nias métalliques traversant le substrat de l'une et/ou l'autre des puces, ou tous autres 30 dispositifs de connexion électrique connus. Parmi ces dispositifs, on citera notamment les connexions par couplage capacitif ou inductif, dans lesquelles les électrodes conductrices de la puce Cl et les électrodes conductrices de la puce C2 ne viennent pas directement en contact les unes des 35 autres, mais sont séparées par une couche isolante. Ce type de B10609 - 09-GR1-395 7 connecteur présente l'avantage de pouvoir être réalisé à des dimensions très réduites, ce qui permet d'envisager une densité importante de connecteurs. Dans l'exemple représenté, les connecteurs 11 et 12 sont de même largeur. Toutefois, l'invention ne se restreint pas à ce cas particulier. A la différence des assemblages du type décrit en relation avec les figures 1 et 2, la matrice de connecteurs 12 de la puce C2 présente ici des dimensions supérieures à la matrice de connecteurs 11 de la puce Cl, c'est-à-dire qu'elle comprend un nombre de rangées et/ou de colonnes supérieur à la matrice de connecteurs 11 de la puce Cl. Ainsi, non seulement chaque connecteur 11 de la puce Cl est adapté à venir contacter un connecteur 12 de la puce C2, mais il existe en outre plusieurs positions relatives de la puce Cl par rapport à la puce C2 pour lesquelles chaque connecteur 11 contacte un connecteur 12. Ceci permet de compenser d'éventuelles imprécisions d'alignement lors de l'assemblage. On prévoit de réaliser l'étape d'assemblage des deux puces à une précision à coût industriel acceptable. On pourra notamment autoriser une marge d'imprécision supérieure à la largeur d'un connecteur, la seule contrainte étant que la matrice de connecteurs 11 de la puce Cl reste en regard de la matrice de connecteurs 12 de la puce C2. Le surplus de connecteurs 12 de la matrice de la puce C2 par rapport à la matrice de la puce Cl peut être choisi pour couvrir au moins la marge d'imprécision d'alignement des machines d'assemblage, et de préférence au moins deux fois cette marge. A titre illustratif, si les connecteurs ont une largeur de 1 pm et sont séparés par un espace de 1,5 pm, et si la précision d'alignement de la machine d'assemblage est de plus ou moins 5 pm dans chacune des directions de la matrice, on pourra prévoir que la matrice de connecteurs 12 de la puce C2 soit 20 pm plus large et 20 pm plus longue que la matrice de connecteurs 11 de la puce Cl. Ainsi, la matrice de la puce C2 B10609 - 09-GR1-395 8 comprendra 8 lignes et 8 colonnes de plus que la matrice de la puce Cl. Comme cela sera expliqué plus en détail ci-après, les puces Cl et C2 comprennent des moyens (non visibles sur la figure 3) de reconnaissance d'alignement. Lors d'une étape postérieure à l'assemblage des puces, par exemple à la mise sous tension du dispositif, un protocole de reconnaissance d'alignement s'établit entre les puces Cl et C2, comprenant notamment l'échange de signaux de test entre des connecteurs 11 de la puce Cl et des connecteurs 12 de la puce C2. Ce protocole permet de déterminer l'appariement des connecteurs 11 avec les connecteurs 12, c'est-à-dire qu'il permet à la puce C2 de déterminer lesquels de ses connecteurs 12 sont en contact avec des connecteurs 11 de la puce Cl, et pour chaque connecteur 12 en contact avec un connecteur 11, les coordonnées du connecteur 11 associé. La puce C2 comprend en outre des moyens d'aiguillage ou d'adressage (non visibles sur la figure 3) qui font interface entre les connecteurs 12 et des pistes conductrices de la puce C2, ces pistes étant par exemple agencées en un ou plusieurs bus de transmission de signaux. Les moyens d'aiguillage comprennent par exemple des transistors MOS. Une fois l'appariement des connecteurs 11 et 12 déterminé, les moyens d'aiguillage relient de façon adéquate ceux des connecteurs 12 qui sont en contact avec des connecteurs 11 aux pistes du ou des bus de transmission de signaux. On prévoit de préférence une mémoire non volatile, dans la puce C2, ou associée à la puce C2, pour stocker les informations d'alignement et d'appariement des connecteurs 11 et 12. Ainsi, il suffira de mettre en oeuvre l'étape de reconnaissance d'alignement une seule fois, par exemple lors de la première mise sous tension du dispositif. On soulignera que si la distance entre deux connecteurs 12 adjacents est inférieure à la largeur d'un connecteur 11, il existe un risque que, lors de l'assemblage, un B10609 - 09-GR1-395 9 connecteur 11 de la puce Cl vienne court-circuiter deux connecteurs 12 de la puce C2 (la réciproque est également vraie). Par ailleurs, si la distance entre deux connecteurs 12 adjacents est supérieure à la largeur d'un connecteur 11, il existe un risque que, lors de l'assemblage, un connecteur 11 de la puce Cl s'intercale entre deux connecteurs 12 adjacents et ne soit en contact avec aucun de ces deux connecteurs (la réciproque est également vraie). Pour éviter tout risque de court-circuit et pour minimiser les risques d'absence de connexion, on choisit de préférence, pour chaque matrice de connecteurs, un espacement entre connecteurs légèrement supérieur à la largeur d'un connecteur de l'autre matrice, par exemple compris entre 1,1 et 1,5 fois la largeur d'un connecteur de l'autre matrice. La figure 4 est une vue agrandie d'une portion du dispositif à empilement de puces de la figure 3. La figure 4 illustre notamment de façon schématique un exemple de réalisation des moyens de reconnaissance d'alignement et des moyens de ré-aiguillage des connecteurs 12 de la puce C2. Des connecteurs 11 de la puce Cl sont reliés à des pistes conductrices 41 internes à la puce Cl, l'ensemble des pistes 41 formant un bus 43 de transmission de signaux. La puce C2 comprend également des pistes conductrices 45 agencées en un bus 47 de transmission de signaux. Dans cet exemple, le bus 47 de la puce C2 comprend le même nombre de pistes conductrices que le bus 43 de la puce Cl, correspondant par exemple au nombre de connecteurs 11 de la puce Cl. Chaque connecteur 12 de la puce C2 est relié à une piste conductrice intermédiaire 49, l'ensemble des pistes 49 formant un bus intermédiaire 51. Un multiplexeur 53 fait interface entre le bus intermédiaire 51 et le bus 47. Les puces Cl et C2 comprennent en outre respectivement des circuits 55 et 56, adaptés à mettre en oeuvre un protocole de reconnaissance d'alignement entre les puces. Le circuit 55 de la puce Cl accède aux connecteurs 11 par l'intermédiaire du bus B10609 - 09-GR1-395 10 43. Le circuit correspondant 56 de la puce C2 est relié au multiplexeur 53, et accède aux connecteurs 12 par l'intermédiaire du multiplexeur et du bus 51. Le circuit 56 de la puce C2 peut commander le multiplexeur 53 pour ré-aiguiller les connecteurs 12 vers le bus 47 lorsque la reconnaissance d'alignement est terminée. Divers protocoles de reconnaissance d'alignement pourront être utilisés pour déterminer l'appariement des connecteurs 11 et 12. Parmi les plus simples la puce Cl peut émettre de façon séquentielle, depuis chacun de ses connecteurs 11 un signal de test. La puce C2 peut ainsi savoir lesquels de ses connecteurs 12 sont reliés à un connecteur 11. L'ordre de réception de signaux de test par la puce C2 permet de déterminer, pour chaque connecteur 12 en contact avec un connecteur 11, les coordonnées du connecteur 11 associé. Selon un autre exemple de protocole de reconnaissance d'alignement, la puce Cl émet, via deux connecteurs 11 de référence prédéterminés, par exemple situés dans des régions périphériques opposées de la matrice de connecteurs 11, des signaux de test. La puce C2 connaît les coordonnées des connecteurs 11 de référence. Ainsi, lorsqu'elle localise les connecteurs 12 excités par les signaux de test, elle peut en déduire l'alignement de la puce Cl. A titre de variante, on peut prévoir un protocole de 25 reconnaissance d'alignement sécurisé, comprenant les étapes suivantes : a) la puce Cl émet, via un connecteur 11a, un nombre aléatoire N1 ; b) le connecteur 12a de la puce C2 excité par le 30 connecteur 11a renvoie successivement au connecteur 11a le nombre Ni' correspondant à une transformation du nombre N1 propre à la puce C2, et un nouveau nombre aléatoire N2 ; c) la puce Cl vérifie que la transformation du nombre N1 en Ni' est valide, et envoie au connecteur 12a le nombre N2' B10609 - 09-GR1-395 11 correspondant à une transformation du nombre N2 propre à la puce Cl, et les coordonnées du connecteur 11a ; d) la puce C2 vérifie que la transformation du nombre N2 en N2' est valide, et mémorise les coordonnées du connecteur 11a. Ces étapes peuvent être réitérées pour tous les connecteurs 11 de la puce Cl, ou pour certains seulement des connecteurs 11. Dans ce dernier cas, la puce C2 pourra déduire des coordonnées reçues, les coordonnées des autres connec- teurs 11. Un avantage du procédé proposé est qu'il permet d'améliorer le rendement de fabrication des dispositifs à empilement de puces, notamment lorsque des connecteurs de petite taille, par exemple de largeur inférieure à 5 pm, sont utilisés pour interconnecter les puces. Ce procédé permet notamment de minimiser les baisses de rendement liées aux imprécisions d'alignement des machines d'assemblage. On pourra même, le cas échéant, envisager de réduire la précision des machines d'assemblage pour augmenter les cadences d'assemblage. Un autre avantage du procédé proposé est qu'il ne comprend pas d'étape de fabrication supplémentaire par rapport aux procédés usuels. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, l'invention ne se restreint pas aux exemples de moyens de reconnaissance d'alignement et de ré-aiguillage des connecteurs décrits en relation avec la figure 4. D'autres moyens à la portée de l'homme du métier permettront d'obtenir l'effet recherché. En outre, l'invention ne se restreint pas aux assemblages dans lesquels les connecteurs sont disposés en matrices de rangées et de colonnes. Tout autre agencement dans lequel les connecteurs sont disposés selon un motif régulier pourra être utilisé. B10609 - 09-GR1-395 12 On a mentionné ci-dessus des exemples de réalisation dans lesquels un ensemble de connecteurs disposés en matrice est formé sur la puce Cl, et un ensemble de connecteurs correspondants également disposés en une matrice est formé sur la puce C2, les deux matrices étant de même pas et la matrice de la puce C2 comprenant plus de connecteurs que la matrice de la puce Cl. L'invention ne se restreint pas au cas où les deux matrices sont de même pas. En particulier, l'homme de l'art saura également obtenir l'effet recherché lorsque le pas de la matrice de la puce Cl est un multiple supérieur à 1 du pas de la matrice de la puce C2. De plus, l'invention ne se restreint pas à l'exemple décrit en relation avec les figures 3 et 4, dans lequel les puces de l'empilement sont accolées face avant contre face avant. L'homme de l'art saura mettre en oeuvre le fonctionnement recherché quel que soit l'ordre et le sens d'empilement des puces. REVENDICATIONS1. Procédé de fabrication d'un dispositif à empilement de puces semiconductrices, comportant les étapes suivantes : a) former une première matrice de connecteurs (11) sur une face d'une première puce semiconductrice (Cl) ; b) former une seconde matrice de connecteurs (12) sur une face d'une seconde puce semiconductrice (C2), la seconde matrice comprenant plus de connecteurs que la première matrice et le pas de la première matrice étant un multiple du pas de la seconde matrice ; c) appliquer la première puce contre la seconde puce ; et d) établir des signaux de test entre les première (Cl) et seconde (C2) puces pour déterminer l'appariement entre les connecteurs (11) de la première matrice et les connecteurs (12) de la seconde matrice. 2. Procédé selon la revendication 1, dans lequel la seconde puce (C2) comprend des pistes conductrices (45) et, entre les connecteurs (12) de la seconde matrice et lesdites pistes, des moyens d'aiguillage (53), ce procédé comprenant en outre, après l'étape d), une étape d'aiguillage pour relier aux pistes conductrices (45) ceux des connecteurs (12) de la seconde matrice qui sont en contact avec des connecteurs (11) de la première matrice. 3. Procédé selon la revendication 1 ou 2, dans lequel à l'étape c), l'application de la première puce (Cl) contre la seconde puce (C2) présente une marge d'imprécision d'alignement, et dans lequel les différences de dimensions entre les première et seconde matrices sont choisies pour couvrir au moins cette marge et de préférence au moins deux fois cette marge. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel à l'étape d), la première puce émet un signal de test par l'intermédiaire d'au moins deux connecteurs (11) de la première matrice. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel à l'étape d), la première puce émetB10609 - 09-GR1-395 14 successivement un signal de test par l'intermédiaire de chacun des connecteurs (11) de la première matrice. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel les connecteurs (11, 12) des première et 5 seconde matrices sont des piliers en cuivre. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel les connecteurs (11, 12) des première et seconde matrices ont une largeur inférieure à 5 pm. 8. Procédé selon l'une quelconque des revendications 1 10 à 7, dans lequel des connecteurs (11, 12) adjacents d'une matrice sont séparés par un espace compris entre 1,1 et 1,5 fois la largeur d'un connecteur de l'autre matrice. 9. Dispositif électronique comprenant des première (Cl) et seconde (C2) puces semiconductrices superposées, dans 15 lequel : les première et seconde puces comprennent respectivement des première et seconde matrices de connecteurs ; la seconde matrice comprend plus de connecteurs que la première matrice et le pas de la première matrice est un 20 multiple du pas de la seconde matrice ; et les connecteurs (11) de la première matrice sont en contact avec des connecteurs (12) de la seconde matrice, ce dispositif comprenant en outre des moyens (55, 56) pour établir des signaux de test entre les première et seconde 25 puces et déterminer l'appariement entre les connecteurs (11) de la première matrice et les connecteurs (12) de la seconde matrice. 10. Dispositif selon la revendication 9, dans lequel la seconde puce (C2) comprend des pistes conductrices (45) et, 30 entre les connecteurs (12) de la seconde matrice et lesdites pistes (45), des moyens d'aiguillage (53) pour relier aux pistes conductrices ceux des connecteurs (12) de la seconde matrice qui sont en contact avec des connecteurs (11) de la première matrice.