FR 2970830 A1 20120727 FR 1150450 A 20110120 B10110 1 DÉMODULATION DE PHASE Domaine de l'invention La présente invention concerne de façon générale les circuits électroniques et, plus particulièrement, la démodu- lation de signaux véhiculant des informations en modulation de phase. L'invention s'applique plus particulièrement à la démodulation de signaux modulés par saut de phase. Exposé de l'art antérieur On connaît de nombreuses techniques de modulation de phase ou par saut de phase d'une porteuse de transmission de données, ainsi que de nombreuses techniques de démodulation de phase permettant de restituer les informations transmises. Certaines de ces techniques consistent à mesurer le retard entre le signal reçu et un signal de référence de même fréquence. D'autres techniques utilisent une PLL ou une DLL comme détecteur de phase. Ces méthodes reviennent à convertir d'abord une phase en durée, puis en une grandeur analogique à mesurer à l'aide d'un convertisseur analogique. La figure 1 représente, de façon très schématique et sous forme de blocs, un exemple de système de transmission en modulation de phase du type auquel s'applique la présente invention. B10110 2 Un émetteur 1 transmet des données DATA à un récepteur distant 2 avec lequel il est relié par une liaison sans fil 3 ou filaire (pointillé 4). De façon simplifiée, les données sont, après divers traitements et codages, modulées par saut de phase (circuit 12, PSM - Phase Shift Modulation) avant d'être envoyées à un circuit d'émission 14 (TRANS). Côté récepteur 2, un circuit de réception 22 (REC) reçoit les signaux analogiques et les transmet à un démodulateur 24 (DEM) chargé de restituer les données DATA. Les données sont généralement, côté émetteur et côté récepteur, traitées par des circuits numériques. La représentation de la figure 1 est très schématique et les dispositifs d'émission 1 et de réception 2 comportent bien entendu de nombreux autres circuits, par exemple, d'alimentation, de traitement de données, de filtrage, etc. La figure 2 illustre, par des chronogrammes, un exemple simplifié de signal sinusoïdal 26 déphasé par rapport à un signal de référence 28. L'amplitude A du signal est supposée identique dans les deux cas. Le déphasage cp entre les deux signaux représente, à titre d'exemple arbitraire, une durée T' d'1/12 de la période T du signal analogique. Il s'agit alors d'une modulation de phase, susceptible d'être codée par sauts de phase de n/6. Pour être en mesure de détecter un décalage de la phase du signal 26 par rapport au signal 28, il faut en principe être capable de mesurer temporellement le décalage T' entre les deux signaux. La mesure d'un tel décalage de façon temporelle requiert d'échantillonner le signal à une fréquence très supérieure à la fréquence du signal lui-même, c'est-à-dire de la porteuse, dans cet exemple au moins 12 fois la fréquence de la porteuse. Pour mesurer une durée, fraction de la période de la porteuse, on peut soit sur-échantillonner à une fréquence supérieure, soit convertir cette durée en grandeur analogique, ce qui est plus classique, mais nécessite ensuite un convertisseur analogique-numérique rapide et précis. B10110 3 La disponibilité d'une fréquence d'échantillonnage du signal reçu qui soit d'un ordre de grandeur supérieur (au moins dix fois) à celui de la porteuse de modulation n'est pas toujours aisée. En particulier, dans un domaine auquel s'applique plus particulièrement la présente invention, les cartes à microcircuits et analogues, la génération d'une fréquence élevée accroît considérablement la consommation du circuit ce qui n'est pas souhaitable. Résumé Un objet d'un mode de réalisation de la présente invention est de palier tout ou partie des inconvénients des systèmes de démodulation de phase usuels. Un autre objet d'un mode de réalisation de la présente invention est de proposer une démodulation de phase entièrement numérique qui autorise un échantillonnage du signal reçu avec une fréquence d'échantillonnage qui est du même ordre de grandeur que la fréquence de la porteuse. Un autre objet d'un mode de réalisation de la présente invention est de proposer un démodulateur de phase de structure 20 simple. Pour atteindre tout ou partie de ces objets ainsi que d'autres, il est prévu un procédé de démodulation de phase, dans lequel un signal à démoduler est échantillonné à une fréquence fonction d'un premier nombre entier naturel d'échantillons 25 successifs pris en compte pour la détermination de la phase et d'un second nombre entier naturel, lesdits nombres étant premiers entre eux. Selon un mode de réalisation de la présente invention, le premier nombre est fonction du nombre de pas de phase à 30 distinguer dans une période de la porteuse. Selon un mode de réalisation de la présente invention, chaque échantillon fournit le signe du signal à démoduler par rapport à un niveau de référence représentant la valeur moyenne dudit signal. B10110 4 Selon un mode de réalisation de la présente invention, la fréquence d'échantillonnage est liée auxdits nombres par la relation fs = f(q/k), où f représente la fréquence de la porteuse, q représente le premier nombre et k représente le second nombre. Selon un mode de réalisation de la présente invention, la fréquence d'échantillonnage est liée auxdits nombres par la relation fs = f((q/k)+1/nq), où f représente la fréquence de la porteuse, q représente le premier nombre, k représente le second nombre, et n représente une valeur d'au moins 10 fois q. Selon un mode de réalisation de la présente invention : les échantillons successifs sont mémorisés par mots contenant un nombre de bits égal au premier nombre ; et les mots successifs obtenus sont décodés pour obtenir la valeur de la phase. Selon un mode de réalisation de la présente invention, le rapport cyclique d'un signal d'échantillonnage est asservi pour être de 50 %. On prévoit également un démodulateur de phase comportant : un comparateur analogique du signal à démoduler par rapport à un niveau de référence représentant la valeur moyenne du signal ; et un compteur de la valeur présente en sortie dudit comparateur, cadencé à une fréquence d'échantillonnage choisie conformément au procédé ci-dessus. Selon un mode de réalisation de la présente invention, des bits plus significatifs du compteur sont convertis, par un convertisseur numérique-analogique, pour asservir le niveau de référence du comparateur. Selon un mode de réalisation de la présente invention, la fréquence d'échantillonnage est générée à partir de la porteuse. B10110 Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif 5 en relation avec les figures jointes parmi lesquelles : la figure 1 décrite précédemment représente, de façon très schématique et sous forme de blocs, un exemple de système de transmission en modulation de phase du type auquel s'applique la présente invention ; la figure 2 décrite précédemment illustre l'état de la technique et le problème posé ; la figure 3 représente, sous forme de blocs, un mode de réalisation d'un démodulateur de phase ; les figures 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H et 4I sont 15 des chronogrammes illustrant un mode de mise en oeuvre du procédé de démodulation ; la figure 5 représente un exemple de codage d'une démodulation de phase selon un mode de mise en oeuvre de la présente invention ; 20 les figures 6A, 6B, 6C, 6D, 6E et 6F sont des chronogrammes illustrant un autre mode de mise en oeuvre de la présente invention ; la figure 7 représente sous forme de blocs un mode de réalisation d'un circuit de démodulation de phase. 25 Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension de l'invention ont été représentés et seront décrits. En particulier, la 30 génération des signaux modulés par saut de phase n'a pas été détaillée, l'invention concernant la démodulation et s'appliquant à tout codage et modulation par saut de phase usuel (qu'il soit absolu ou différentiel). De plus, l'invention sera décrite en relation avec un exemple de modulation de phase à 35 amplitude constante mais on notera qu'elle est insensible à une B10110 6 éventuelle modulation d'amplitude et est donc compatible avec une modulation combinée phase et amplitude. L'inventeur propose de remplacer un échantillonnage à fréquence élevée devant la fréquence de la porteuse par un examen de plusieurs échantillons successifs. En d'autres termes, il s'est aperçu, qu'en choisissant de façon judicieuse la fréquence d'échantillonnage et le nombre d'échantillons examinés, une démodulation de phase était particulièrement aisée avec une fréquence d'échantillonnage du même ordre de grandeur que celle de la porteuse. La démodulation est alors particulièrement simple dans la mesure où elle ne nécessite qu'une détermination du signe du signal analogique par rapport à un niveau de référence représentant sa valeur moyenne. En fait, une suite d'échantillons représente un motif ou une signature du déphasage qui permet de déterminer l'arc dans lequel se situe la phase du signal. L'arc de phase représente l'arc sur le cercle trigonométrique et correspond à l'intervalle temporel dans lequel se trouve l'échantillon courant. Il est par conséquent possible, par un décodage simple du signe du signal à différents instants d'échantillonnage, de déduire la valeur du déphasage courant. En pratique, le décodage fournit une valeur liée à l'arc de phase courant, donc fonction du temps. Sans modulation, cette valeur évolue à la fréquence d'échantillonnage (comme la fonction sinus). Il faut en tenir compte pour obtenir la valeur donnant l'arc de phase courant. La figure 3 représente, sous forme de blocs, un mode de réalisation d'un démodulateur de phase. Un signal IN modulé en phase est reçu par un circuit analogique 31 (SIGN) de détection du signe du signal par rapport à un niveau de référence REF. Le signal IN comporte périodiquement (à intervalle réguliers) ou non des sauts de phase représentant le codage des données transmises. Dans les applications que vise plus particulièrement la présente invention, l'intervalle entre deux sauts de phase est supérieur à la période de la porteuse, c'est-à-dire que la phase du signal B10110 7 est stable pendant plusieurs périodes de la porteuse. Le niveau de référence est, de préférence, adapté à la valeur moyenne du signal reçu. Le circuit 31 constitue un convertisseur analogique-numérique fournissant un signal binaire dont chaque état représente les périodes où le signal d'entrée est d'un signe donné. Cette numérisation est particulièrement simple. Il suffira en pratique d'un comparateur. Le signal fourni par le circuit 31 est échantillonné (échantillonneur 33, ECH) à une fréquence fs. On obtient alors une suite d'échantillons (une suite d'états binaires). La suite d'états binaires obtenue est mémorisée dans un circuit 35 (MEM) formant un registre à décalage et concaténant les bits en mots W d'au moins deux bits. Le nombre, noté k, de bits du mot dépend, comme on le verra par la suite, du nombre q de pas de phase souhaités (résolution souhaitée pour le démodulateur) et de la fréquence d'échantillonnage fs. Pour une résolution de valeur n/q, on obtient 2q arcs sur le cercle trigonométrique. Les mots obtenus sont décodés (décodeur 37, DÉCODE) pour fournir une valeur cp(n) liée à la phase instantanée cp du signal. Pour éliminer le déphasage (naturel) lié à la porteuse, un soustracteur 39 retranche, de la valeur cp(n), un nombre d'arcs de phase nk modulo 2q, soit une valeur donnant la phase d'un signal sinusoïdal de référence. Le soustracteur 39 reçoit le nombre k et la fréquence fs pour cumuler, modulo 2q, le nombre n d'échantillons. On obtient alors une valeur de phase relative qui sera stable tant qu'un déphasage ne sera pas appliqué au signal d'entrée. Plus précisément, la valeur d'un mot définit l'arc de phase dans lequel se trouve la phase courante du signal. On notera que la phase du signal à décoder doit rester stable, de préférence, pendant au moins q échantillons. Les figures 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H et 4I illustrent, sous forme de chronogrammes, un mode de mise en oeuvre du procédé de démodulation par examen du signe du signal reçu. B10110 8 La figure 4A illustre un exemple d'allure de la porteuse P du signal. Les figures 4A à 4H illustrent sept exemples (A (pl, cp2, cp3, (p4, (p5, (p6 et (P7 de déphasage de la porteuse. Dans cet exemple, on suppose un pas de phase (une résolution du démodulateur) de n/4. La figure 4I (signal S) illustre les instants d'échantillonnage périodiques des signaux reçus. Aux figures 4C à 4F ont été illustrés, en regard des instants d'échantillonnage, les états binaires respectifs obtenus par un démodulateur tel qu'illustré en figure 3. Selon ce mode de réalisation, le démodulateur compare, à chaque instant d'échantillonnage (figure 4I), le signe (positif ou négatif) du signal analogique reçu. Dans l'exemple représenté, la fréquence d'échantil- lonnage fs est choisie pour être égale à 8/3 (2q/k) de la fréquence f de la porteuse P (donc du signal reçu). Comme il ressort des chronogrammes, le nombre q d'échantillons nécessaire pour décoder huit déphasages possibles est 3. Ce nombre fixe la longueur des mots W à décoder. On remarque par ailleurs que le codage des déphasages peut prendre trois formes différentes selon le premier échantillon pris en compte. Cela n'est pas gênant, pourvu que le décodage des mots successifs s'effectue à intervalle régulier. Pour simplifier, on suppose que le pas de phase correspond aux sauts de phase de la modulation. Pour améliorer la résolution, on pourra choisir un pas de phase inférieur aux sauts de phase. La mise en oeuvre de l'invention tire profit du fait que, notamment dans des applications de faible consommation, les signaux devant être démodulés sont généralement stables pendant plusieurs périodes de la porteuse. C'est ce qui rend possible d'attendre plusieurs alternances du signal pour déterminer la phase. La mise en oeuvre de l'invention requiert de choisir 35 la fréquence d'échantillonnage en fonction du nombre d'échan- B10110 9 tillons que l'on souhaite utiliser (de la résolution souhaitée) et de l'intervalle entre deux sauts de phase dans le signal reçu, qui conditionne le nombre de périodes disponibles pour effectuer la détection, donc la longueur maximale des mots W. Plus le pas de phase est petit, meilleure est la résolution pour un type de modulation donné, mais plus le nombre d'échantillons à prendre est important, donc plus la durée d'acquisition est longue (pour une valeur de k constante). De même, plus le rapport entre la fréquence d'échantillonnage et la fréquence de la porteuse est élevé pour un pas de phase donné, plus le nombre d'échantillons est important et plus la durée d'acquisition est longue. En reprenant les notations ci-dessus, à savoir 2q désignant le nombre d'intervalles d'amplitude n/q à détecter, c'est-à-dire le nombre de pas de phase du démodulateur et k un entier naturel premier avec 2q, la fréquence d'échantillonnage fs respecte, dans le mode de réalisation des figures 4, la relation f*2q/k. Dans l'exemple des figures 4A à 4H, k=3 et q=4. Le nombre 2q est dans l'exemple décrit un entier naturel pair. Ce choix permet d'obtenir une résolution de n/q. Toutefois, le principe de démodulation exposé s'applique pour des intervalles d'amplitude 2n/q (k étant alors premier avec q). La figure 5 illustre, sous forme de cercles trigonométriques, un autre exemple de codage selon un autre exemple de mise en oeuvre. On peut définir une retard de phase inter-échantillon, noté R, qui soit un multiple entier du pas de phase n/q du démodulateur. Pour que ces intervalles soit des multiples entiers du pas de phase, on choisit les nombres k et q pour qu'ils soient premiers entre eux afin de parcourir tous les arcs du cercle. La démonstration mathématique de cette propriété est à la portée de l'homme du métier en appliquant le théorème de Bezout et le lemme de Gauss. Dans l'exemple de la figure 5, le pas de phase est 35 égal à n/4 et R est égal à 3n/4. Une première subdivision (un B10110 10 premier bit du mot) est obtenue par le signe du signal lors d'un premier échantillon. Arbitrairement, on considère le signal par rapport à l'axe [0, n]. Un deuxième bit est obtenu en détectant le signe du signal lors d'un deuxième échantillon pris à un retard (3 de 3n/4 (à la fréquence du signal). Un troisième bit est obtenu en détectant le signe du signal lors d'un troisième échantillon pris à un retard (3 de 3n/4 par rapport au deuxième. Un quatrième bit est obtenu en détectant le signe du signal lors d'un quatrième échantillon pris à un retard (3 par rapport au troisième. Le tableau ci-dessous illustre des exemples de valeurs possibles du rapport entre la fréquence d'échantillonnage et la porteuse du signal pour différentes valeurs de k et de q. fs/f k=1 k=2 k=3 k=4 k=5 k=6 k=7 q=2 4 4/3 4/5 4/7 q=3 6 3 3/2 6/5 6/7 q=4 8 8/3 8/5 8/7 q=8 16 16/3 16/5 16/7 Ce tableau illustre que la fréquence d'échantillonnage peut être du même ordre de grandeur que la fréquence de la porteuse. De plus, il n'est pas indispensable que la fréquence d'échantillonnage soit supérieure à la fréquence de la porteuse. Les figures 6A à 6F illustrent, sous forme de chronogrammes, le fonctionnement d'un exemple de système de démodulation de phase avec une fréquence d'échantillonnage inférieure à la fréquence de la porteuse. On suppose un pas de phase de n/4 (q=4). La figure 6A illustre un exemple d'allure de la porteuse P du signal. La figure 6B (signal S) illustre les instants d'échantillonnage périodiques des signaux reçus. Les figures 6C à 6F illustrent quatre exemples (p1, (p2, (p3 et (p4 de déphasage de la porteuse pour une transmission de données. La prise de quatre échantillons (q=4) fournit des mots de 4 bits B10110 11 dont le décodage fournit les sauts de phase de l'intervalle courant par rapport à l'intervalle précédent. On rappellera qu'il s'agit d'une démodulation d'un signal modulé par saut de phase. Par conséquent, le passage d'une phase à une autre s'interprète par rapport à la phase précédente. La figure 7 représente, sous forme de blocs, le schéma d'un mode de réalisation préféré d'un démodulateur. Celui-ci comporte une partie analogique 41 comportant un unique comparateur 43 (COMP) du signal reçu par rapport à un niveau de référence représentant la valeur moyenne du signal (typiquement 0). Le comparateur 43 fournit un signal numérique représentant la porteuse. Le démodulateur comporte une partie numérique 51 qui reçoit le signal de sortie du comparateur 43. Par exemple, ce signal est envoyé sur l'entrée (UP) de comptage d'un compteur 53 (COUNT). Le compteur 53 comporte un nombre de bits au moins égal au nombre de bits du mot W. A intervalles réguliers (au plus à intervalle d'obtention des mots W), le contenu du compteur 53 est déchargé pour être fourni à un circuit de décodage (non représenté en figure 7). Le déclenchement du compteur est effectué au rythme d'un signal de synchronisation appliqué sur une entrée d'horloge CK, par exemple de même fréquence que la fréquence d'échantillonnage fs. Pour améliorer la fiabilité de la détection, le rapport cyclique du signal de sortie du comparateur 43 doit être le plus proche possible de 50 %. Pour cela, la référence REF du comparateur est asservie sur le signal numérique. Par exemple, des bits les plus significatifs (MSB) du compteur sont convertis par un convertisseur numérique-analogique 61 (DAC) pour être fournis en référence au comparateur analogique. En variante, on utilise deux comparateurs du signal reçu respectivement par rapport à 0 et par rapport à ce signal retardé, de façon à constituer un différenciateur, le retardateur ayant pour effet de détecter le quadrant (phase positive ou phase négative). B10110 12 La fréquence d'échantillonnage peut être obtenue, à partir du signal reçu (de la porteuse), par une boucle à verrouillage de phase (PLL). On veillera alors que la constante de temps de cette boucle soit lente devant la période de modulation de phase. Ce mode de réalisation est plus particulièrement adapté au cas où le récepteur ne dispose pas d'une référence de temps (quartz). En variante, la boucle sera désactivée pendant les phases de communication et activée pendant les temps morts avec une constante de temps plus rapide. La fréquence d'échantillonnage peut également être obtenue à partir d'un quartz. Selon une variante de réalisation, la précision de la démodulation est améliorée en introduisant un léger décalage dans les intervalles entres les échantillons. Pour cela, on choisit la fréquence d'échantillonnage pour qu'elle respecte la relation suivante : fs = f((q/k)+1/nq), où n représente une valeur d'au moins 10 fois le nombre q. La précision de la détection devient alors 2n/nq au 20 lieu de 2n/q. Un avantage des modes de réalisation décrits est que, tout en autorisant une fréquence d'échantillonnage du même ordre de grandeur que la porteuse (de préférence dans un rapport compris entre 1/10 et 10), la détermination de la phase peut 25 être effectuée en quelques cycles de la porteuse. Divers modes de réalisation ont été décrits, diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, l'obtention de la fréquence d'échantillonnage à partir d'une boucle à verrouillage de phase exploitant la 30 porteuse est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus en utilisant des circuits usuels. De plus, le choix de la fréquence d'échantillonnage et du nombre d'échantillons par mesure est également à la portée de l'homme du métier en fonction de B10110 13 l'application et de la stabilité du signal reçu en termes de nombre de cycles présentant la même phase. REVENDICATIONS1. Procédé de démodulation de phase, dans lequel un signal à démoduler est échantillonné à une fréquence (fs) fonction d'un premier nombre entier naturel (q) d'échantillons successifs pris en compte pour la détermination de la phase et d'un second nombre entier naturel (k), lesdits nombres étant premiers entre eux. 2. Procédé selon la revendication 1, dans lequel le premier nombre est fonction du nombre de pas de phase à distinguer dans une période de la porteuse. 3. Procédé selon la revendication 1 ou 2, dans lequel chaque échantillon fournit le signe du signal à démoduler par rapport à un niveau de référence représentant la valeur moyenne dudit signal. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la fréquence d'échantillonnage est liée auxdits nombres par la relation fs = f(q/k), où f représente la fréquence de la porteuse, q représente le premier nombre et k représente le second nombre. 5. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la fréquence d'échantillonnage est liée auxdits nombres par la relation fs = f((q/k)+1/nq), où f représente la fréquence de la porteuse, q représente le premier nombre, k représente le second nombre, et n représente une valeur d'au moins 10 fois q. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel : les échantillons successifs sont mémorisés par mots (W) contenant un nombre de bits égal au premier nombre (q) ; et les mots successifs obtenus sont décodés pour obtenir la valeur (cf)) de la phase. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel le rapport cyclique d'un signal d'échantillonnage est asservi pour être de 50 %. 8. Démodulateur de phase comportant :B10110 15 un comparateur analogique (31 ; 43) du signal à démoduler par rapport à un niveau de référence (REF) représentant la valeur moyenne du signal ; et un compteur (33, 35 ; 53) de la valeur présente en sortie dudit comparateur, cadencé à une fréquence d'échantillonnage choisie conformément au procédé selon l'une quelconque des revendications 1 à 7. 9. Démodulateur selon la revendication 8, dans lequel des bits plus significatifs du compteur sont convertis, par un convertisseur numérique-analogique, pour asservir le niveau de référence du comparateur. 10. Démodulateur selon la revendication 8 ou 9, dans lequel la fréquence d'échantillonnage est générée à partir de la porteuse.