FR 2973560 A1 20121005 FR 1152799 A 20110401 Le présent document concerne un procédé de fabrication d'un circuit intégré et un procédé de fabrication d'une plaquette, comprenant notamment un procédé de test particulier. Il concerne aussi une plaquette en tant que telle obtenue par le procédé de fabrication. Enfin, il concerne un dispositif de fabrication de plaquette et un dispositif de fabrication de circuits intégrés, mettant en oeuvre les procédés précédents, ainsi qu'un système comprenant ces dispositifs. Selon l'état de la technique, la fabrication des circuits intégrés comprend d'abord une première phase de fabrication collective d'éléments électroniques sur une plaquette de silicium, souvent appelée par sa dénomination anglo-saxonne de "wafer", que nous appellerons simplement « plaquette » par la suite. Ces éléments élémentaires sont appelés « die » ou simplement puces, ils formeront les circuits intégrés après leur découpe et intégration dans un boîtier. Cette première phase comprend généralement une étape de test des différentes puces de la plaquette. Une première entité se charge en général de ces opérations de fabrication de plaquettes et de test et une seconde entité, souvent distincte, s'occupe de finaliser la fabrication des circuits intégrés par l'assemblage des puces en découpant les plaquettes et en intégrant les puces dans un boîtier. Lors de l'étape de test d'une plaquette, une première solution de l'état de la technique consiste à déposer une marque sur les puces défectueuses avec une encre, afin de les identifier visuellement lors de leur découpe ultérieure. Cette solution nécessite la gestion de l'encre utilisée, comprenant son approvisionnement et son stockage. Elle exige de plus une machine particulière pour déposer l'encre avec précision, puis une machine de détection de l'encre pour le tri des puces défectueuses lors de leur découpe. En remarque, cette technique ne convient pas pour les puces trop petites. Enfin, comme l'encre est par nature toxique, il est nécessaire de prendre des précautions pour la protection ainsi que le respect des personnes et de 2 l'environnement. Finalement, cette solution est coûteuse et présente de nombreux inconvénients. Une seconde solution de l'état de la technique consiste à mémoriser les données du test sur un fichier indépendant, stocké sur un support quelconque. Un tel fichier doit d'abord permettre d'identifier la plaquette concernée puis peut par exemple identifier chaque puce défaillante de la plaquette par ses coordonnées x, y. L'inconvénient de cette solution est qu'elle nécessite la gestion séparée d'un fichier, qui doit être transmis de la première vers la seconde entité, laquelle utilise alors un outil spécifique pour le déchiffrer et faire le lien avec la plaquette correspondante pour finalement pouvoir écarter les puces défectueuses lors de la découpe de la plaquette. Il existe un risque d'association d'un fichier avec la mauvaise plaquette, voire un risque de perte du fichier. En remarque complémentaire, il n'existe pas de standard pour un tel fichier, ce qui ne facilite pas son utilisation. La seconde entité doit ainsi gérer des procédés différents pour différents fabricants de plaquettes. En fin de fabrication, la seconde entité qui a reçu les plaquettes, procède au découpage des différentes puces, qui peuvent être de plusieurs dizaines jusqu'à plusieurs milliers par plaquette, et élimine les puces défectueuses. Toutes les puces non défectueuses sont alors encapsulées dans des boîtiers identiques pour une utilisation future identique. Les procédés existants de fabrication de circuits intégrés présentent donc les inconvénients mentionnés ci-dessus et il existe un besoin d'une solution améliorée. Pour cela, un objet recherché consiste en une solution de fabrication d'un circuit intégré, peu coûteuse, simple, sécurisée. A cet effet, l'invention repose sur un procédé de fabrication d'une plaquette comprenant une multitude de puces séparées par des lignes de découpe, caractérisé en ce qu'il comprend une étape de test des puces sur la plaquette comprenant leur classement en plus de deux catégories. Le procédé de fabrication d'une plaquette peut comprendre le classement des puces de la plaquette en une première catégorie de puces défaillantes, et en au moins deux catégories distinctes de puces non défaillantes de qualité différente. Le procédé de fabrication d'une plaquette peut comprendre une étape consistant à écrire les données caractéristiques du résultat du test des puces de la plaquette dans une mémoire de la plaquette. 15 Le procédé de fabrication d'une plaquette peut comprendre une étape d'écriture dans une mémoire d'une puce de la plaquette. Le procédé de fabrication d'une plaquette peut comprendre une étape d'écriture dans une mémoire positionnée sur une ligne de découpe de la 20 plaquette. Le procédé de fabrication d'une plaquette peut comprendre une étape de connexion de contacts d'une sonde de test sur une puce de la plaquette, puis une étape d'écriture de données dans une mémoire d'une puce de 25 traitement par l'intermédiaire d'une liaison de cette puce avec la puce de traitement. Le procédé de fabrication d'une plaquette peut comprendre une étape d'écriture dans une mémoire de chaque champ photo-répété de la plaquette. Le procédé de fabrication d'une plaquette peut comprendre une puce disposée sur la plaquette qui met en oeuvre tout ou partie d'un programme 10 30 de test ou de sécurité de la plaquette par une communication avec au moins une autre puce de la plaquette. L'invention porte aussi sur un procédé de fabrication de circuits intégrés à partir d'une plaquette obtenue par un procédé tel que décrit précédemment, caractérisé en ce qu'il comprend une étape de tri des puces de la plaquette en fonction de leur classement suite à leur test, puis une étape d'encapsulation des puces non défaillantes comprenant l'encapsulation d'au moins deux puces de la plaquette dans deux boîtiers différents pour deux utilisations différentes. Le procédé de fabrication de circuits intégrés peut comprendre une étape de lecture d'au moins une donnée de test mémorisée sur la plaquette, puis une étape de découpe de la plaquette sur les lignes de découpe pour séparer les puces en tenant compte de la au moins une donnée lue sur la plaquette. L'étape de lecture d'au moins une donnée de test mémorisée sur la plaquette peut comprendre la lecture de données de test concernant au moins deux puces distinctes de la plaquette. L'étape de lecture dans une mémoire de la plaquette peut être réalisée par une communication sans contact. La communication sans contact peut être de type inductive ou capacitive. L'invention porte aussi sur un dispositif de fabrication d'une plaquette, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication d'une plaquette tel que décrit précédemment. 30 L'invention porte aussi sur un dispositif de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication de circuits intégrés tel que décrit précédemment. 25 L'invention porte aussi sur un système de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un dispositif de fabrication d'une plaquette tel que décrit précédemment et un dispositif de fabrication de circuits intégrés tel que décrit précédemment. Ces objets, caractéristiques et avantages de la présente invention seront exposés en détail dans la description suivante d'un mode d'exécution particulier fait à titre non-limitatif en relation avec les figures jointes parmi lesquelles : La figure 1 représente schématiquement une vue de dessus d'une plaquette selon un mode de réalisation de l'invention. La figure 2 représente schématiquement une partie de la plaquette selon le 15 mode de réalisation de l'invention. La figure 3 représente schématiquement une partie agrandie de la plaquette selon le mode de réalisation de l'invention. 20 La figure 4 représente schématiquement un organigramme du procédé de fabrication d'un circuit intégré selon un mode de réalisation de l'invention. La figure 1 représente une plaquette 1 comprenant une multitude de puces 2 réparties régulièrement sur des lignes et colonnes, séparées par des lignes 25 de découpe 3 destinées à permettre leur séparation future lors d'une découpe de la plaquette 1. Cette dernière comprend la répétition de sous-ensembles identiques, appelés champs photo-répétés 4, obtenus par les réticules d'un masque. 30 Chaque champ photo-répété 4, plus particulièrement visible sur la figure 2, comprend plusieurs puces 2 destinées à former les futurs circuits intégrés, 10 ainsi qu'une puce de traitement 12 particulière, disposée sur une ligne de découpe 13. Pour cela, la puce de traitement 12 présente, selon la réalisation illustrée, une forme très allongée, et occupe sensiblement une surface de 25 mm par 80 qm. Un champ photo-répété 4 comprend de plus une antenne 11, de forme carrée ou rectangulaire, disposée sur des lignes de découpe 3 et liée par une liaison 14, parcourant de même une ligne de découpe, à la puce de traitement 12, pour lui permettre une communication sans contact avec un lecteur distant équipé d'une antenne correspondante. Dans la réalisation illustrée, l'antenne 11 occupe une forme rectangulaire d'environ 30 X 25 mm, et de 80 qm de large, ce qui correspond à la largeur disponible dans une ligne de découpe 3. Naturellement, l'antenne 11 peut présenter une autre forme et un autre parcours le long de lignes de découpe 3, lui permettant d'atteindre des dimensions plus importantes si nécessaire. Selon ce mode de réalisation, la puce de traitement 12 est de type « dual », c'est-à-dire adaptée pour une communication avec contact par l'intermédiaire d'un contact électrique avec un élément extérieur, et adaptée pour une communication sans contact par l'intermédiaire de l'antenne 11. D'autre part, la puce de traitement 12 est une puce simplifiée, comprenant notamment une interface de communication permettant la mise en oeuvre des deux types de communication mentionnés ci-dessus et une mémoire. Selon le mode de réalisation, la puce de traitement 12 est liée à une puce adjacente 2' par une liaison filaire 5, comme cela est représenté sur la figure 3. Cette liaison filaire 5, de type série, permet une communication selon le protocole standardisé 12C entre les deux puces 2', 12, et comprend quatre connexions entre les contacts normalisés des deux puces. Par exemple, la puce 2' peut relier ses quatre contacts normalisés SCL, E0, El et gnd sur respectivement les quatre contacts normalisés SCL, Vdd, SDA, gnd, non représentés, de la puce de traitement 12. Naturellement, la communication entre les deux puces peut utiliser tout autre protocole de communication et tout autre type de connexion. Cette puce 2' du champ photo-répété 4 remplit donc une fonction particulière ; elle est impliquée dans la phase de test, notamment en servant d'intermédiaire pour la communication de la puce de traitement avec un lecteur externe, comme cela sera détaillé par la suite. En remarque, la puce 2' est de préférence non alimentée lors d'une telle communication pour éviter les interférences. De plus, elle comprend un bloc de contrôle 6 qui limite les communications vers la puce de traitement 12 à un mode de test bien prédéfini, pour éviter notamment les risques de court-circuit lors de la phase de découpe de la plaquette. La plaquette 1 décrite ci-dessus permet la mise en oeuvre d'un procédé de test avantageux, et plus généralement d'un procédé de fabrication de circuits intégrés. Le procédé de test comprend une étape E2 d'écriture de données représentant les résultats du test dans une mémoire présente sur la plaquette elle-même, ce qui évite le marquage par une encre ou la gestion d'un fichier externe indépendant de la plaquette. Cette mémoire peut être une mémoire non volatile, de type E2PROM. Le procédé de fabrication de la plaquette, illustré par la figure 4, comprend ainsi les étapes suivantes : - El - Test de chaque puce 2 de la plaquette, par le déplacement d'une sonde de test sur la plaquette, dont les contacts viennent se poser successivement sur les contacts des différentes puces 2 pour communiquer avec ces puces et mettre en oeuvre des procédures de test, de manière connue ; - E2 - écriture des données du résultat des tests dans au moins une mémoire de la plaquette. Naturellement, ce procédé de test succède à l'étape EO de fabrication d'une plaquette, qui comprend notamment le positionnement d'un élément de communication sans contact comme une antenne, au moins partiellement sur les lignes de découpe 3 de la plaquette. L'étape de test El comprend notamment le test de plaquette standardisé, 5 connu par sa dénomination anglo-saxonne EWS pour « Electrical Wafer Sort ». Naturellement, tout autre test peut être mis en oeuvre. Plus précisément, la seconde étape E2 d'écriture des données comprend les sous-étapes suivantes : 10 - E21 - connexion de contacts de la sonde de test avec les contacts de la puce adjacente 2' liée à la puce de traitement 12 ; - E22 - transmission de données de résultat de test depuis la sonde de test vers une mémoire de la puce de traitement 12 par l'intermédiaire de la liaison 5 entre la puce adjacente 2' et la puce 15 de traitement 12. Les données mémorisées sur la plaquette 1 comprennent notamment : - le numéro de la plaquette, ou tout identifiant ; - le nombre de puces 2 considérées comme bonnes après le test ; 20 - la position des puces 2 défaillantes, par exemple par leurs coordonnées x-y dans le plan de la plaquette. Une telle solution garantit ainsi que les résultats du test seront toujours présents sur la plaquette jusqu'à son découpage, ne peuvent être ni perdus, 25 ni confondus avec ceux d'autres plaquettes. Pour réaliser ce test, la première entité dispose naturellement d'un dispositif de test comprenant une sonde de test associée à un lecteur particulier, qui est apte à l'écriture d'une donnée dans la mémoire sur la plaquette. 30 Selon une variante de réalisation, une puce de traitement 12 est reliée à toutes les puces 2 du champ photo-répété 4 par des bus de communication, selon un principe par exemple similaire à celui décrit dans le document EP0606805, et une puce de traitement met directement en oeuvre les procédures de test des différentes puces, et génèrent les données de ces tests qui restent stockées sur sa mémoire, avec une intervention réduite, voire supprimée, d'un lecteur de test externe. Pour cela, la puce de traitement comprend un programme qu'elle exécute pour réaliser les tests. Avec cette approche, les étapes El et E2 du procédé de fabrication de plaquette sont réalisées de manière automatique et transparente pour un opérateur externe. Selon la solution avantageuse retenue, le test des puces réalise un tri des puces 2 en plus de deux catégories, selon leur score atteint lors de ces tests, permettant d'écarter les puces les plus défaillantes mais aussi de prévoir des applications différentes pour les puces d'une même plaquette en fonction de l'exigence de qualité requise pour chaque application. De plus, selon une réalisation avantageuse, lorsqu'une première entité a finalisé la fabrication d'une plaquette, incluant un test, tel que décrit ci-dessus, alors la plaquette est transmise à une seconde entité qui va réaliser l'assemblage des puces pour finaliser la fabrication de circuits intégrés à partir de la plaquette. Cette seconde entité comprend ainsi un dispositif de fabrication de circuits intégrés qui comprend notamment un lecteur pour lire les données des résultats de test dans la mémoire des puces de traitement 12 de la plaquette 1. Ce dispositif met ensuite en oeuvre la découpe des différentes puces et écarte les puces défaillantes, connues par les données lues à l'étape précédente. Le dispositif finalise donc la fabrication de circuits intégrés et met en oeuvre les étapes suivantes du procédé de fabrication : - E3 - lecture des données des résultats de test sur la plaquette ; - E4 - découpe de la plaquette, en écartant les puces défaillantes ; - E5 - encapsulation dans un boîtier des autres puces. Selon un mode de réalisation avantageux, l'étape E3 de lecture des données comprend une communication sans contact entre le lecteur du dispositif de fabrication de circuits intégrés et les puces de traitement 12, de sorte à transmettre les données des résultats de test par les antennes 11 de la plaquette 1. Pour cela, le lecteur comprend un circuit résonant comprenant une antenne, dimensionnée pour correspondre avec une antenne 11 positionnée sur la plaquette, pour mettre en oeuvre une communication à distance de type électromagnétique, le circuit résonant du lecteur induisant la résonance électromagnétique de l'antenne 11 de la plaquette, permettant ainsi la communication. Une telle communication sans contact, de type inductif, peut reprendre les normes connues et habituelles comme celles basées sur une fréquence de 13,56 Mhz pour une portée de courte distance, inférieure à 10 cm. Cette communication sans contact permet d'obtenir très rapidement et simplement les informations relatives aux données de test mémorisées sur une puce de traitement, ce qui est avantageux et permet une exploitation automatique performante de la plaquette et un procédé de fabrication de circuits intégrés rapide et fiable. Selon une variante de réalisation, cette communication sans contact comprend une étape de sécurité, pour éviter l'accès mal intentionné aux données stockées sur la plaquette, en cas de vol de cette dernière par exemple. Pour cela, il peut y avoir une phase initiale d'authentification entre le lecteur et une puce de traitement de la plaquette, sur la base par exemple d'une clé secrète connue du lecteur uniquement, qui peut lui être transmise par une communication distincte de celle avec la plaquette, par tout autre système de communication. Ensuite, l'étape E4 de découpe des puces entraîne en même temps la destruction physique des composants disposés sur les lignes de découpe 3, ce qui évite par exemple la récupération d'informations confidentielles qui se trouveraient dans une mémoire des puces de traitement 12 par un tiers après la découpe de la plaquette. Enfin, les puces considérées comme non défaillantes sont finalement intégrées dans un boîtier, dans une dernière étape E5, pour former finalement les circuits intégrés. Selon la solution avantageuse retenue, les différentes puces de la plaquette ont été triées en différentes catégories lors de l'étape de test El de la plaquette, selon des critères de qualité prédéfinis, comme cela a été mentionné précédemment. L'étape de découpe E4 de la plaquette comprend une destination différente des puces de différentes catégories puis une étape finale comprenant l'intégration des différentes puces dans un boîtier en tenant compte de leur catégorie. Ainsi, des puces de catégorie différentes sont orientées vers des applications différentes, les puces de plus grande qualité étant destinées aux applications les plus exigeantes, et ainsi de suite. Cette approche permet d'obtenir une destination finale d'au moins deux puces de la même plaquette vers des utilisations finales différentes, et leur intégration dans deux boîtiers différents. La description précédente s'applique naturellement pour tous les types de plaquettes, quel que soit le type de puce fabriqué, qui peut être par exemple une puce complexe de type à microprocesseur ou une simple mémoire. En remarque, dans le cas où la puce de la plaquette est de type « dual », c'est- 12 à-dire adaptée pour les deux types de communication, sans contact et avec contact, une d'entre elle peut remplacer une puce de traitement 12 et être directement reliée à une antenne 11 sur la plaquette. Dans ce cas, en reprenant le mode de réalisation décrit, une variante consisterait à relier directement liaison 14 d'une antenne 11 avec la puce 2' sur chaque champ photo-répété, en supprimant la puce de traitement 12 sur les lignes de découpe, la puce 2' devenant alors la puce de traitement du champ photo-répété 4. Selon une autre variante, une puce de traitement intégrant les deux dispositifs de communication, sans contact et avec contact, peut être utilisée, de sorte à pouvoir intervenir de manière indépendante, sans nécessiter une liaison 5 avec une puce 2' intermédiaire. Selon une variante de réalisation, la plaquette peut comprendre tout dispositif de communication sans contact. Ainsi, l'antenne 11 prévue pour une résonance électromagnétique peut ne parcourir qu'une partie de sa longueur dans une ligne de découpe 3 de la plaquette 1, le reste de sa longueur se trouvant par exemple sur une surface supérieure de la plaquette, au-dessus des puces. En variante, le dispositif de communication sans contact peut être de nature différente, mettant en oeuvre une communication sans contact par un autre phénomène que le rayonnement électromagnétique ou inductif explicité précédemment. Par exemple, un tel dispositif de communication peut comprendre différentes lignes conductrices parallèles, intégrées dans des lignes de découpe de la plaquette, permettant une communication sans contact par un phénomène capacitif, avec un lecteur comprenant une borne correspondante par exemple à base d'une plaque métallique qui viendrait se superposer aux lignes conductrices de la plaquette. D'autre part, le mode de réalisation précédent a été illustré sur la base d'une puce de traitement et un dispositif de communication sans contact par champ photo-répété, ce qui permet d'optimiser le volume disponible sur la plaquette et le temps de traitement des procédés décrits précédemment. Toutefois, tout autre nombre de puces de traitement et/ou de dispositifs de communication est envisageable, comme un seul pour l'ensemble de la plaquette ou pour plusieurs champs photo-répétés, ou selon une variante extrême inverse, plusieurs par champ photo-répété. De plus, les données mémorisées sur ces puces de traitement peuvent être réparties en fonction de critères de proximité. Dans l'exemple illustré, la puce de traitement 12 d'un certain champ photo-répété 4 intègre les données correspondant aux puces 2, 2' de ce champ photo-répété. En variante, toute autre répartition de la mémorisation des données peut être envisagée, à partir du moment où une mémoire reçoit des données concernant au moins deux puces distinctes de la plaquette. Notamment, il est possible de dupliquer les mêmes données sur plusieurs puces, pour réduire le risque de perdre des données en cas de défaillance d'une puce de traitement par exemple. De plus, les données mémorisées peuvent être de toutes sortes et occuper tout espace mémoire, la solution décrite n'est pas limitée à un certain type de données. Il a été prévu précédemment de traiter des informations par une mémorisation dans la plaquette, avec des dispositifs de communication intéressants. Toutefois, une variante de réalisation consiste à mémoriser les données de test hors de la plaquette, sur tout fichier externe et sur tout support, ce fichier étant alors transmis de la première entité à la seconde par tout dispositif de communication, indépendant de la plaquette. Cette seconde entité comprend un lecteur des données de ce fichier, apte à les exploiter dans le procédé d'assemblage des puces, pour déterminer les différentes destinations des puces non défaillantes selon leur catégorie. Selon une variante de réalisation, il est prévu d'accroître la sécurité d'une plaquette 1 par le verrouillage d'une ou plusieurs des puces 2 qui la composent, et avantageusement toutes les puces. Ce verrouillage est obtenu par l'intermédiaire d'une clé secrète, dont l'utilisation par un algorithme de cryptage permet de déverrouiller l'accès à au moins une puce 2. La clé secrète est donc indispensable pour une exploitation future de la puce. Dans la réalisation choisie, chaque puce de la plaquette est verrouillée par sa propre clé secrète unique. Les différentes clés secrètes sont avantageusement mémorisées dans une mémoire disposée sur la plaquette elle-même, par exemple la mémoire d'au moins une puce de traitement 12 décrite précédemment, ou toute autre mémoire disposée sur la plaquette, que nous appellerons plus simplement mémoire de sécurité. Ainsi, cette mémoire peut être une mémoire d'une des puces de la plaquette La communication avec cette mémoire de sécurité se fait de manière similaire à la communication avec une puce de traitement explicitée précédemment. Selon une réalisation avantageuse, plusieurs mémoires de sécurité sont prévues pour atteindre une capacité de stockage sur la plaquette globalement importante, et/ou pour permettre de conserver une copie des informations mémorisées, utile au cas où une mémoire deviendrait inaccessible pour une raison quelconque. Toutefois, ce concept sera mis en oeuvre dans une version minimale dès lors qu'une mémoire de la plaquette comprend au moins une clé de verrouillage/déverrouillage pour au moins deux puces distinctes de la plaquette. Cette mémoire de sécurité de la plaquette qui contient les clés secrètes obligatoires pour l'exploitation des puces est naturellement très sécurisée, elle-même accessible par des algorithmes de sécurité performants. Ainsi, en cas de vol de la plaquette, les puces la composant sont inexploitables. De plus, dans le cas où la mémoire de sécurité est positionnée sur les lignes de découpe, l'information concernant les clés secrètes sera physiquement détruite lors de la découpe de la plaquette, empêchant le fraudeur de pouvoir tenter de les récupérer en se rendant compte a posteriori du verrouillage des puces de la plaquette. Une seconde entité qui veut exploiter les puces devra lire les clés secrètes dans la mémoire de la plaquette, de la manière explicitée précédemment avec les données de test, puis exploiter ces clés pour déverrouiller les puces avant leur exploitation finale. Ce déverrouillage peut être effectué lors du traitement de la plaquette, avant sa découpe, ou juste avant la commercialisation finale du circuit intégré finalisé, pour conserver le plus longtemps possible un haut niveau de sécurité dans le procédé de fabrication du circuit intégré. Les phases de verrouillage et déverrouillage nécessitent une communication avec chaque puce à verrouiller/déverrouiller ainsi qu'une communication avec la mémoire de sécurité correspondante de la plaquette pour écrire/lire la clé secrète de verrouillage/déverrouillage. Selon une réalisation avantageuse, un dispositif lecteur communique directement avec une mémoire de sécurité de la plaquette, cette dernière étant reliée à plusieurs puces 2 de la plaquette pour le pilotage du verrouillage/déverrouillage automatique de ces différentes puces 2. Cette liaison entre la mémoire de sécurité et les puces 2 de la plaquette peut par exemple consister en différents bus de communication selon une solution telle que décrite dans le document EP0606805, par l'intermédiaire d'une puce de traitement telle que décrite précédemment positionnée dans des lignes de découpe de la plaquette ou par l'intermédiaire d'une des puces présente sur la plaquette, qui met en oeuvre automatiquement tout ou partie des procédures de sécurité, et notamment des opérations de verrouillage/déverrouillage des puces par l'intermédiaire d'un programme.30 REVENDICATIONS: 1. Procédé de fabrication d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape (El) de test des puces (2) sur la plaquette (1) comprenant leur classement en plus de deux catégories. 2. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend le classement des puces de la plaquette (1) en une première catégorie de puces (2) défaillantes, et en au moins deux catégories distinctes de puces (2) non défaillantes de qualité différente. 3. Procédé de fabrication d'une plaquette (1) selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une étape (E2) consistant à écrire les données caractéristiques du résultat du test des puces (2) de la plaquette dans une mémoire de la plaquette. 4. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend une étape d'écriture dans une mémoire d'une puce (2) de la plaquette. 5. Procédé de fabrication d'une plaquette (1) selon la revendication 3, caractérisé en ce qu'il comprend une étape d'écriture dans une mémoire positionnée sur une ligne de découpe (3) de la plaquette (1). 6. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend une étape de connexion (E21) de contacts d'une sonde de test sur une puce (2') de la plaquette, puis une étape d'écriture de données dans une mémoire 16Revendications : 1. Procédé de fabrication d'une plaquette (1) comprenant une multitude de puces (2) séparées par des lignes de découpe (3), caractérisé en ce qu'il comprend une étape (El) de test des puces (2) sur la plaquette (1) comprenant leur classement en plus de deux catégories. 2. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend le classement des puces de la plaquette (1) en une première catégorie de puces (2) défaillantes, et en au moins deux catégories distinctes de puces (2) non défaillantes de qualité différente. 3. Procédé de fabrication d'une plaquette (1) selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une étape (E2) consistant à écrire les données caractéristiques du résultat du test des puces (2) de la plaquette dans une mémoire de la plaquette. 4. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend une étape d'écriture dans une mémoire d'une puce (2) de la plaquette. 5. Procédé de fabrication d'une plaquette (1) selon la revendication 3, caractérisé en ce qu'il comprend une étape d'écriture dans une mémoire positionnée sur une ligne de découpe (3) de la plaquette (1). 6. Procédé de fabrication d'une plaquette (1) selon la revendication précédente, caractérisé en ce qu'il comprend une étape de connexion (E21) de contacts d'une sonde de test sur une puce (2') de la plaquette, puis une étape d'écriture de données dans une mémoire 16d'une puce de traitement (12) par l'intermédiaire d'une liaison (5) de cette puce (2') avec la puce de traitement (12). 7. Procédé de fabrication d'une plaquette selon l'une des revendications précédentes, caractérisée en ce qu'il comprend une étape d'écriture dans une mémoire de chaque champ photo-répété (4) de la plaquette (1). 8. Procédé de fabrication d'une plaquette selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une puce disposée sur la plaquette qui met en oeuvre tout ou partie d'un programme de test ou de sécurité de la plaquette par une communication avec au moins une autre puce de la plaquette. 9. Procédé de fabrication de circuits intégrés à partir d'une plaquette (1) obtenue par un procédé de fabrication selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une étape de tri des puces (2) de la plaquette en fonction de leur classement suite à leur test, puis une étape d'encapsulation (E5) des puces non défaillantes comprenant l'encapsulation d'au moins deux puces (2) de la plaquette dans deux boîtiers différents pour deux utilisations différentes. 10. Procédé de fabrication de circuits intégrés selon la revendication précédente, caractérisé en ce qu'il comprend une étape de lecture (E3) d'au moins une donnée de test mémorisée sur la plaquette (2), puis une étape de découpe (E4) de la plaquette sur les lignes de découpe (3) pour séparer les puces (2) en tenant compte de la au moins une donnée lue sur la plaquette. 11. Procédé de fabrication de circuits intégrés selon la revendication précédente, caractérisé en ce que l'étape de lecture (E3) d'au moinsune donnée de test mémorisée sur la plaquette (2) comprend la lecture de données de test concernant au moins deux puces (2) distinctes de la plaquette (1). 12. Procédé de fabrication de circuits intégrés selon la revendication 10 ou 11, caractérisé en ce que l'étape de lecture (E3) dans une mémoire de la plaquette (1) est réalisée par une communication sans contact. 13. Procédé de fabrication de circuits intégrés selon la revendication précédente, caractérisé en ce que la communication sans contact est de type inductif ou capacitif. 14. Dispositif de fabrication d'une plaquette, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication d'une plaquette (1) selon l'une des revendications 1 à 8. 15. Dispositif de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un lecteur qui met en oeuvre le procédé de fabrication de circuits intégrés selon l'une des revendications 9 à 13. 16.Système de fabrication de circuits intégrés, caractérisé en ce qu'il comprend un dispositif de fabrication d'une plaquette (1) selon la revendication 14 et un dispositif de fabrication de circuits intégrés selon la revendication 15.