FR 2980036 A1 20130315 FR 1158081 A 20110912 B11-2303FR 1 Procédé de réalisation d'une structure intégrée tridimensionnelle et structure correspondante L'invention concerne les circuits intégrés et plus particulièrement les structures intégrées tridimensionnelles comprenant un assemblage d'au moins deux circuits intégrés, par exemple assemblés face avant contre face avant. La face avant d'un circuit intégré est généralement la face supérieure d'un réseau d'interconnexion bien connu de l'homme du métier sous l'acronyme anglo-saxon de « BEOL : Back End Of Line », lui-même disposé au dessus d'un substrat généralement en silicium. Afin d'assembler ces faces de circuits intégrés, on forme des piliers de cuivre sur ces faces, reliés à des lignes métalliques des réseaux d'interconnexion. Ces piliers de cuivre sont généralement désignés par l'homme du métier sous les vocables anglo-saxons de « copper pillars » ou de « copper post ». Les piliers de type « copper pillars » comprennent à leur extrémité libre un alliage à basse température de fusion destiné à former un contact électrique avec l'extrémité libre des piliers de type « copper post ». Par ailleurs, afin de combler l'espace entre les circuits intégrés, une résine, généralement désignée sous le vocable anglo-saxon de « pre-applied underfill » est utilisée. Des liaisons traversantes électriquement conductrices (« TSV : Through Silicon Via » en langue anglaise) sont ensuite réalisées afin de former un contact électrique sur une face non assemblée de la structure tridimensionnelle, par exemple pour permettre un assemblage dit « flip chip », selon un vocable bien connu de l'homme du métier. De manière classique, le substrat du circuit intégré dans lequel les liaisons traversantes électriquement conductrices sont réalisées est aminci, notamment pour réduire la longueur des liaisons et pour faciliter leur réalisation. De ce fait, un support doit être fixé à l'assemblage pour former une poignée de maintien et permettre à l'assemblage de rester suffisamment rigide lors de la mise en oeuvre de l'opération d'amincissement du substrat et de la réalisation des liaisons traversantes électriquement conductrices. Ce support est retiré après cette réalisation. Le grand nombre d'étapes de fabrication nécessaires pour réaliser ces assemblages, et la nécessité d'utiliser une poignée de maintien temporaire sont les inconvénients de cette solution. Selon un mode de mise en oeuvre et de réalisation, il est proposé de simplifier l'assemblage de deux circuits intégrés. Selon un aspect, il est proposé un procédé de réalisation d'une structure intégrée tridimensionnelle, comprenant un collage direct de la face avant d'un premier circuit intégré et de la face avant d'un deuxième circuit intégré, et une réalisation d'au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée du premier circuit intégré, opposée à sa face avant, et une ligne métallique de la partie d'interconnexion d'un des deux circuits intégrés. Les circuits intégrés comprennent généralement un substrat et, au dessus du substrat, une partie d'interconnexion de type « BEOL » comportant une pluralité de niveaux de métallisation encapsulés dans un matériau isolant, par exemple du dioxyde de silicium (SiO2). Ces niveaux de métallisation comprennent des lignes métalliques, généralement en cuivre. Dans la présente demande, par face avant, on entend la face supérieure du plus haut niveau de métallisation d'un circuit intégré, comprenant du matériau isolant du réseau d'interconnexion, et la face supérieure des lignes métalliques de ce plus haut niveau de métallisation. Par ailleurs, la face non assemblée, opposée à la face avant, est la face obtenue après d'éventuelles étapes d'amincissement du substrat du premier circuit intégré sur laquelle débouche la liaison traversante électriquement conductrice. Le collage direct, ou collage moléculaire, est un collage sans apport de matière adhésive. L'interface entre les deux circuits intégrés ne comprend donc pas de piliers de cuivre du type « copper post » ou « copper pillar », les contacts électriques étant obtenus par chevauchement des lignes métalliques des plus hauts niveaux de métallisation des deux circuits intégrés. Ledit deuxième circuit intégré peut être situé au sein d'une plaque de circuits intégrés (« wafer » en langue anglaise). Le premier circuit intégré peut ainsi être un circuit intégré indépendant, par exemple provenant d'une plaque de circuits intégrés ayant été découpée. Le premier circuit intégré peut en outre être disposé au sein d'une plaque n'ayant pas été découpée. Avantageusement, lesdites faces avant desdits premier et deuxième circuits intégrés comportent un matériau isolant, par exemple du dioxyde de silicium, et du cuivre, et ledit collage direct comprend un collage direct du cuivre de ladite face avant du premier circuit intégré et du cuivre de ladite face avant du deuxième circuit intégré et un collage direct du matériau isolant de ladite face avant du premier circuit intégré et du matériau isolant de ladite face avant du deuxième circuit intégré. Ainsi, l'interface entre les deux circuits intégrés comprend des interfaces cuivre/cuivre et des interfaces matériau isolant/matériau isolant. Le collage est donc de bonne qualité. Le procédé peut comprendre en outre une encapsulation au moins partielle dudit premier circuit intégré collé au deuxième circuit intégré dans une résine. On pourra notamment encapsuler le premier circuit intégré dans le cas où il est un circuit intégré indépendant. La réalisation de ladite liaison traversante électriquement conductrice peut comprendre : - une formation d'un pilier électriquement conducteur s'étendant dans le premier circuit intégré et débouchant sur au moins une ligne métallique du premier circuit intégré. - un amincissement du premier circuit intégré postérieurement à ladite étape de collage direct, ledit pilier électriquement conducteur débouchant alors sur ladite face non assemblée du premier circuit intégré. Une telle liaison traversante électriquement conductrice est couramment désignée par l'homme du métier sous le vocable anglo-saxon de « TSV middle ». On notera qu'il n'est pas nécessaire de fixer un support formant une poignée de maintien pour amincir le premier circuit intégré. En effet, l'épaisseur du deuxième circuit intégré et l'utilisation d'un collage direct permet d'obtenir un assemblage suffisamment robuste pour supporter une étape d'amincissement. En variante, la réalisation de ladite liaison traversante électriquement conductrice est mise en oeuvre après l'étape de collage. Une telle liaison est désignée sous le vocable anglo-saxon de « TSV last », et permet de former une liaison avec une ligne métallique du premier circuit intégré ou avec une ligne métallique du deuxième circuit intégré. Selon un autre aspect, il est proposé une structure intégrée tridimensionnelle comprenant un premier circuit intégré et un deuxième circuit intégré collés directement par leur face avant et au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée du premier circuit intégré, opposée à sa face avant, et une ligne métallique de la partie d'interconnexion d'un des deux circuits intégrés. Ledit deuxième circuit intégré peut être situé au sein d'une plaque de circuits intégrés. Ledit premier circuit intégré collé au deuxième circuit intégré peut être encapsulé au moins partiellement dans une résine. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 8 illustrent schématiquement différentes étapes de modes de mise en oeuvre d'un procédé de réalisation d'une structure intégrée tridimensionnelle selon l'invention. Sur la figure 1, on a représenté un premier circuit intégré CIl et un deuxième circuit intégré Cl2 dont les faces avant FF1 et FF2 ont été collées directement selon l'interface IF. Les circuits intégrés CIl et Cl2 comportent respectivement un réseau d'interconnexion ITX1 et ITX2. Les réseaux d'interconnexion ITX1 et ITX2 comprennent de manière classique une pluralité de niveaux d'interconnexion, par exemple sept ou huit, qui n'ont pas tous été représentés ici, et qui sont encapsulés dans des matériaux isolants ISO1 et IS02. Des transistors TR ont également été réalisés au sein des deux circuits intégrés dans une partie bien connue de l'homme du métier sous l'acronyme anglo-saxon « FEOL : Front End Of Line ». Le plus haut niveau de métallisation du premier circuit intégré CIl, par exemple le niveau 7 ou 8, comporte ici des lignes LH. La face supérieure des lignes LH peut avoir par exemple des dimensions de l'ordre de cinq micromètres par trois micromètres. Les lignes LH sont collées directement à des lignes métalliques LI2 du plus haut niveau de métallisation ayant des dimensions similaires. De ce fait, l'interface IF comporte des interfaces entre du cuivre des lignes LH et du cuivre des lignes LI2, et du matériau isolant ISO1 contre du matériau isolant IS02. On notera que le circuit intégré Cl2 peut être disposé au sein d'une plaque de circuits intégrés, et le circuit intégré Cil peut être un circuit intégré indépendant. Les circuits intégrés Cil et Cl2 comportent respectivement un substrat SUBI et un substrat SUB2, par exemple en silicium. Les circuits intégrés Cil et Cl2 peuvent avoir une épaisseur de l'ordre de 780 micromètres. En outre, un pilier conducteur PC a été réalisé au sein du circuit intégré CIl. Le pilier conducteur PC débouche sur une ligne métallique LM1 disposée au sein du niveau de métallisation le plus bas du premier circuit intégré CIl. Le pilier conducteur PC a été réalisé postérieurement à la réalisation de la partie dite « FEOL » et préalablement à ou lors des premières opérations de la réalisation du réseau d'interconnexion ITX1. Le pilier PC comporte du cuivre, et est encapsulé dans une couche d'accroche ACCP et une couche isolante ISOP. La couche d'accroche ACCP peut comporter du tantale, du nitrure de tantale (TaN), et également du cuivre, ces couches ont été formées lors d'étapes de dépôt chimique en phase vapeur (« PVD : Physical Vapour Deposition » en langue anglaise). Le cuivre du pilier PC peut ainsi être déposé au moyen d'une étape de dépôt électrochimique. Par ailleurs, afin de faciliter sa réalisation, sa hauteur HP peut être de l'ordre 15 micromètres et sa largeur LP peut être de l'ordre de 3 micromètres. Le pilier PC s'étend ainsi dans le substrat SUBI. Afin de former un contact électrique sur une face non assemblée du circuit intégré CIl, le substrat SUBI du circuit intégré CIl est aminci (figure 2). Cette étape correspond à un polissage mécanique grossier du substrat SUBI. L'amincissement s'arrête ici de manière à laisser subsister du silicium du substrat SUBI entre le pilier PC et la face non assemblée opposée à la face avant FF1 du circuit intégré CIl. On pourra arrêter cet amincissement à une distance l'ordre de 5 à 10 micromètres. Il n'est pas nécessaire de fixer une poignée de maintien contre le circuit intégré Cl2 afin de rigidifier l'assemblage des circuits intégrés CIl et Cl2, l'interface IF et l'épaisseur du circuit intégré CIl et notamment de son substrat SUB2 permettant d'obtenir un assemblage robuste. Une gravure chimique sélective est ensuite mise en oeuvre pour amincir le substrat SUBI du circuit intégré CIl (figure 3). Cette gravure sélective, par exemple une gravure utilisant un plasma d'hexafluorure de soufre (SF6), va graver uniquement le substrat SUBI et laisser subsister le pilier PC, la couche d'accroche ACCP et la couche isolante ISOP. Le pilier PC débouche alors sur une face BF1, non assemblée, et opposée à la face avant FF1 du premier circuit intégré CIl. Le pilier PC traversant alors le substrat SUBI, il forme une liaison traversante électriquement conductrice. Comme illustré sur la figure 4, on peut encapsuler le circuit intégré CIl dans une résine RES, par exemple une résine vendue par la société japonaise « Shin-Etsu » sous la dénomination commerciale « SINR ». La surface de la résine RES est ensuite aplanie (figure 5), afin de former une face BF11 sur laquelle débouche le pilier PC. La couche ISOP située à l'extrémité du pilier PC est retirée lors de cette étape d'aplanissement. Une ligne métallique LRDL est réalisée sur la face BF11, par exemple une ligne métallique du type « RDL : Redistribution Line » selon un vocable anglo-saxon bien connu de l'homme du métier. La ligne RDL est en contact électrique avec le pilier PC, et donc en contact électrique avec la ligne métallique LM1. Une couche de passivation PAS, comportant par exemple un matériau isolant, a également été formée au dessus de la face BF11, et un orifice OR a été formé dans la couche PAS au niveau de la ligne métallique LRDL. Comme illustré sur la figure 6, on peut former un pilier CPI de type « copper pillar » depuis l'orifice OR, au moyen d'étapes classiques telles que la formation d'une couche d'accroche ACCPI, une formation d'une couche de résine, une formation d'une cavité dans la résine, une croissance dans cette cavité du pilier CPI par dépôt électrochimique, et enfin un retrait de la résine et de la couche d'accroche ACCPI qui n'est pas disposée sous le pilier CPI. Le pilier CPI comprend une portion de cuivre CU et une couche d'un alliage à basse température de fusion SAC, par exemple un alliage étain-argentcuivre. Le pilier CPI permet par exemple de connecter la structure intégrée tridimensionnelle formée par les circuits intégrés CIl et Cl2 lors d'assemblages de types « flip-chip ». Si le circuit intégré Cl2 est situé au sein d'une plaque de circuits intégrés, alors on peut découper les circuits intégrés pour obtenir des structures intégrées tridimensionnelles indépendantes. On obtient alors une structure intégrée tridimensionnelle comprenant un premier circuit intégré CIl, et un deuxième circuit intégré Cl2 collés directement par leur face avant et au moins une liaison traversante électriquement conductrice s'étendant entre une face non assemblée BF11 du premier circuit intégré, opposée à sa face avant, et une ligne métallique LM1 de la partie d'interconnexion ITX1 du premier circuit intégré Cil. On va maintenant décrire, en se référant aux figures 7 et 8, une variante de l'invention dans laquelle la liaison traversante électriquement conductrice est une liaison de type « TSV last ». Ainsi, comme illustré sur la figure 7, après un assemblage par collage direct selon l'interface IF, il est possible de former après amincissement du substrat SUBI, une liaison traversante TSVL1 débouchant par exemple sur une ligne LM2 du circuit intégré Cl2. La formation de la liaison TSVL1 comprend notamment un amincissement du substrat SUBI, une formation d'une cavité depuis la face BF12 obtenue après amincissement jusqu'à la ligne LM2 et un remplissage de cette cavité par un matériau conducteur. Comme illustré sur la figure 8, on peut également former une liaison de type « TSV last » débouchant sur une ligne métallique du premier circuit intégré Cil. Sur la figure, la liaison TSVL2 débouche sur la ligne LM1. Les dimensions de la liaison sont alors sensiblement les même que celle d'une liaison de type « TSV middle », et le remplissage de la liaison est donc facilité. Selon un aspect de l'invention, on obtient un procédé de réalisation d'une structure intégrée tridimensionnelle ne nécessitant pas de piliers de cuivre entre les circuits intégrés, et ne nécessitant pas non plus de fixation d'un support formant une poignée de maintien. REVENDICATIONS1. Procédé de réalisation d'une structure intégrée tridimensionnelle, comprenant un collage direct de la face avant (FF1) d'un premier circuit intégré (CIl) et de la face avant (FF2) d'un deuxième circuit intégré (Cl2), et une réalisation d'au moins une liaison traversante électriquement conductrice (PC, TSVL1, TSVL2) s'étendant entre une face non assemblée (BF11, BF12) du premier circuit intégré, opposée à sa face avant, et une ligne métallique (LM1, LM2) de la partie d'interconnexion d'un des deux circuits intégrés. 2. Procédé selon la revendication 1, dans lequel ledit deuxième circuit intégré (Cl2) est situé au sein d'une plaque de circuits intégrés. 3. Procédé selon la revendication 1 ou 2, dans lequel lesdites faces avant desdits premier et deuxième circuits intégrés comportent un matériau isolant (ISO1, IS02) et du cuivre (LI1, LI2), et ledit collage direct comprend un collage direct du cuivre de ladite face avant du premier circuit intégré et du cuivre de ladite face avant du deuxième circuit intégré et un collage direct du matériau isolant de ladite face avant du premier circuit intégré et du matériau isolant de ladite face avant du deuxième circuit intégré. 4. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre une encapsulation au moins partielle dudit premier circuit intégré collé au deuxième circuit intégré dans une résine (RES). 5. Procédé selon l'une quelconque des revendications précédentes, dans lequel la réalisation de ladite liaison traversante électriquement conductrice comprend : - une formation d'un pilier électriquement conducteur (PC) s'étendant dans le premier circuit intégré (CIl) et débouchant sur au moins une ligne métallique (LM1) du premier circuit intégré, - un amincissement du premier circuit intégré postérieurement à ladite étape de collage direct, ledit pilier électriquement conducteurdébouchant alors sur ladite face non assemblée (BF11) du premier circuit intégré. 6. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la réalisation de ladite liaison traversante électriquement conductrice (TSVL1, TSVL2) est mise en oeuvre après l'étape de collage. 7. Structure intégrée tridimensionnelle comprenant un premier circuit intégré (CIl) et un deuxième circuit intégré (Cl2) collés directement par leur face avant et au moins une liaison traversante électriquement conductrice (PC, TSVL1, TSVL2) s'étendant entre une face non assemblée (BF11, BF12) du premier circuit intégré, opposée à sa face avant, et une ligne métallique (LM1, LM2) de la partie d'interconnexion d'un des deux circuits intégrés. 8. Structure intégrée selon la revendication 7, dans laquelle ledit deuxième circuit intégré (Cl2) est situé au sein d'une plaque de circuits intégrés. 9. Structure intégrée selon la revendication 7 ou 8, dans laquelle ledit premier circuit intégré collé au deuxième circuit intégré est encapsulé au moins partiellement dans une résine (RES).