FR 2973156 A1 20120928 FR 1152463 A 20110324 B10904 - 10-GR3-1193 1 PROCÉDÉ DE DÉCOMPOSITION DE LIGNES D'UN CIRCUIT ÉLECTRONIQUE Domaine de l'invention La présente invention concerne un procédé de définition de lignes dans un niveau d'un circuit intégré. Plus particulièrement, la présente invention concerne un procédé de décomposition de lignes, compatible avec tout procédé de définition de lignes à forte densité utilisé dans les circuits intégrés. Exposé de l'art antérieur De nombreux procédés de définition de lignes dans des niveaux de circuits intégrés sont connus. Ces procédés peuvent servir par exemple à définir des emplacements de zones gravées dans lesquels est déposé un matériau conducteur de façon à former des pistes, par exemple des pistes conductrices d'interconnexion des circuits intégrés. Ils peuvent également servir à la définition de tout élément formé dans un circuit intégré et présentant une densité importante, par exemple des grilles de transistors. Généralement, ces procédés consistent à former, en surface de la zone à graver, un masque de gravure encore appelé masque dur. Un masque dur peut être obtenu par exemple en réalisant des étapes de photolithographie d'une résine déposée B10904 - 10-GR3-1193 2 en surface d'une couche de masque dur puis en gravant des portions du masque dur au travers du masque de résine. Une fois le masque dur formé, on peut graver des emplacements de pistes et vias conducteurs d'un niveau d'interconnexion, par exemple par un procédé damascène pour réaliser ensuite une seule étape de dépôt d'un matériau conducteur et former pistes et vias d'un même niveau. Pour obtenir des lignes présentant une densité, en surface d'un circuit, plus importante, il faut augmenter la densité des ouvertures dans le masque dur. Cependant, les techniques actuelles de photolithographie et de gravure de masque dur ne permettent pas de former des régions gravées d'un masque de gravure très rapprochées les unes des autres. En effet, des ouvertures définies dans des masques de résine définis par photolithographie, et donc dans des masques durs, ne peuvent avoir des dimensions inférieures à un seuil défini par les procédés de fabrication de ces masques. Pour résoudre ce problème, il a été proposé de former des lignes gravées au travers d'un masque dur défini en plusieurs étapes, par exemple en réalisant deux étapes de gravure au travers de deux masques de résine définis par deux étapes de photolithographie distinctes : un premier masque de résine présente des ouvertures correspondant à des lignes parallèles de rang pair, un second masque de résine présente des ouvertures correspondant à des lignes parallèles de rang impair. Un inconvénient du procédé de définition de masque dur mettant en oeuvre deux étapes de gravure au travers de deux masques de résine définis par deux étapes de photolithographie est que les masques de résine doivent être parfaitement alignés pour obtenir des gravures de lignes conformes. En effet, un mauvais alignement entre les masques de résine implique des distances entre lignes variables, qui peuvent provoquer des problèmes électriques dans les niveaux d'interconnexion du circuit intégré (dans le cas de lignes remplies d'un matériau conducteur). En pratique, un tel alignement est très difficile à B10904 - 10-GR3-1193 3 obtenir avec une précision suffisante pour les lignes les plus denses. D'autres techniques de formation de lignes gravées au travers d'un masque de gravure défini en deux étapes (techniques connues sous l'acronyme DPT, de l'anglais Dual Patterning Technique) ont été proposées. L'une de ces techniques est connue sous l'appellation SIT, de l'anglais "Sidewall Image Transfer". Les figures 1A à 6A, respectivement 1B à 6B, illustrent en vues en coupe, respectivement en vues de dessus, des étapes d'un procédé de définition de lignes gravées au travers d'un masque de gravure défini en deux étapes, de type SIT. A l'étape illustrée en figures 1A et 1B, on part d'un dispositif comprenant un support 10 en surface duquel est prévue une couche 12 dans laquelle on souhaite définir des lignes. Sur la couche 12 est formée une couche sacrificielle 14, en surface de laquelle sont prévus des plots de résine 16 que l'on a préalablement gravés par photolithographie pour qu'ils correspondent à un premier ensemble de lignes que l'on veut définir dans la couche 12. A l'étape illustrée en figures 2A et 2B, on a gravé, au travers des plots de résine 16, la couche sacrificielle 14, ce qui forme des plots 18 en surface de la couche 12. La résine 16 est ensuite éliminée. A l'étape illustrée en figures 3A et 3B, une couche 20 de matériau gravable sélectivement par rapport à la couche 12 et par rapport aux portions 18 est formée de façon conforme sur l'ensemble du dispositif. A l'étape illustrée en figures 4A et 4B, on a réalisé une gravure anisotrope de la couche conforme 20 de façon à ce qu'il n'en reste que des portions formant espaceurs 22 le long des portions 18. Les portions 18 découvertes sont ensuite éliminées. On obtient ainsi, en surface de la couche à graver 12, 35 un masque de gravure définissant un premier ensemble d'ouver- B10904 - 10-GR3-1193 4 tures 24 à l'emplacement des portions 18 et un deuxième ensemble d'ouvertures 26 au niveau de portions où la couche 20 a été éliminée en surface de la couche à graver 12. A l'étape illustrée en figures 5A et 5B, une étape de gravure (transfert) a été réalisée. Cette étape consiste en une gravure de la couche 12 au travers du masque de gravure défini par les portions 22. La couche 12 est gravée au niveau des ouvertures 24 et 26. Pour définir correctement les extrémités des lignes, la gravure de la couche 12 est réalisée au travers d'un masque 28 (voir la figure 4B) dont le contour correspond aux extrémités des lignes que l'on souhaite définir. L'arrêt de gravure des lignes pourra également être obtenu par d'autres techniques. A l'étape illustrée en figures 6A et 6B, on a rempli les tranchées 32 d'un matériau conducteur 34 pour former des pistes conductrices. En figures 6A et 6B, on a représenté avec des hachures différentes les pistes 34 formées en regard des ouvertures 24 et les pistes 34 formées en regard des ouvertures 26. En effet, on considère généralement que les lignes 32 obtenues au niveau des ouvertures 24 et 26 (formées à deux étapes distinctes du procédé de définition du masque dur de gravure) ne sont pas associées à une même étape de définition du masque dur, et donc par extension qu'il y a deux "étapes" de définition des lignes (bien que le transfert final soit réalisé en même temps pour toutes les lignes). On parle également couramment de couleurs différentes pour les pistes 34 liées aux ouvertures 24 et les pistes 34 liées aux ouvertures 26. Dans la suite de la description, on utilisera cette terminologie de couleur pour désigner, par une première couleur, l'ensemble des lignes ou pistes définies en regard des ouvertures 24 et une deuxième couleur l'ensemble des lignes ou pistes définies en regard des ouvertures 26. Cette terminologie de couleur s'applique de façon similaire à tout procédé de définition de masque de gravure de type DPT (Dual Patterning Technique), ou aux procédés mettant en B10904 - 10-GR3-1193 oeuvre deux étapes de définition de masques de résine par photolithographie pour la formation du masque dur de gravure. Ainsi, des lignes d'une première couleur, respectivement d'une deuxième couleur, sont des lignes correspondant à des ouvertures 5 formées dans le masque de gravure/transfert lors d'une première étape, respectivement une deuxième étape, de définition du masque de gravure/transfert. Ainsi, lorsqu'un motif de lignes est défini, il est nécessaire de réaliser une étape de "coloriage" des différentes lignes ou portions de lignes pour leur attribuer une couleur et pour assurer leur réalisation pratique. La figure 7 illustre un inconvénient d'un procédé de gravure double de type DPT ou à double photolithographie, par exemple du procédé décrit en relation avec les figures 1A à 6A et 1B à 6B, dans le cas de lignes particulières. En figure 7, un ensemble de pistes conductrices de deux couleurs (deux types de hachures) est représenté en surface d'un support 40. Les pistes d'une première couleur correspondent à une première étape de définition d'un masque de gravure et les pistes d'une deuxième couleur correspondent à une deuxième étape de définition d'un masque de gravure. L'utilisation des procédés de type DPT, ou des procédés de définition de masques de gravure par double photolithographie, implique que des lignes de couleurs diffé- rentes sont formées en alternance en surface du support 40 (lignes Cl pour la première couleur, C2 pour la deuxième couleur). Dans l'exemple de la figure 7, des pistes 42-1 (sur une ligne Cl) et 42-2 (sur une ligne C2) s'étendent en surface de la structure 40 uniquement sur une ligne (structure à une seule dimension, 1D). D'autres pistes 44-1, 44-2, sont constituées de deux portions situées dans des lignes distinctes, mais de même rang (Cl ou C2), connectées par des pistes de connexion perpendiculaires (structure à deux dimensions, 2D). Dans ce cas, la piste de connexion est réalisée lors de la même B10904 - 10-GR3-1193 6 étape que celle définissant les portions de ligne parallèles à connecter. Un problème de coloriage se pose lorsque l'on souhaite connecter une portion de ligne 46-1 située sur une ligne de rang pair Cl à une portion de ligne 46-2 située sur une ligne de rang impair C2 (structure 2D particulière). Pour pallier à ce problème, on pourrait prévoir un ajustement manuel du dessin des lignes, pour modifier localement le positionnement des lignes dans les zones à problème. Cependant, un ajustement manuel n'est pas envisageable à l'échelle d'un circuit électronique fini complexe. Une autre solution serait interdire les structures 2D qui posent problème, c'est-à-dire dont les deux portions parallèles sont séparées par un nombre pair de lignes. Cependant, cette solution implique d'utiliser d'autres moyens pour connecter ces deux lignes par exemple, dans le cas d'un empilement de niveaux d'interconnexion de circuits intégrés, en passant par un niveau d'interconnexion adjacent et en formant des nias conducteurs. Cependant, cela peut complexifier la réalisation du système, ou encore réduire la densité des pistes. Un besoin existe d'un procédé de définition de lignes palliant aux problèmes susmentionnés de connexion entre lignes d'un ensemble de lignes parallèles défini dans un circuit intégré. Un besoin existe donc d'un procédé de définition de lignes susceptibles d'être coloriées. Résumé Un objet d'un mode de réalisation de la présente invention est de prévoir un procédé de définition de lignes à forte densité dans un niveau d'un circuit intégré palliant tout ou partie des inconvénients des procédés de l'art antérieur. Un objet d'un mode de réalisation de la présente invention est de prévoir un procédé de définition de lignes dans un niveau d'un circuit intégré compatible avec tout procédé de gravure de lignes connu. B10904 - 10-GR3-1193 7 Un autre objet d'un mode de réalisation de la présente invention est de prévoir un circuit intégré dont au moins un niveau présente des lignes définies par un tel procédé. Ainsi, un mode de réalisation de la présente invention prévoit un procédé de définition de lignes parallèles s'étendant selon une première direction dans un même niveau d'un circuit intégré, parmi lesquelles au moins une première et une deuxième lignes séparées d'un nombre pair de lignes sont interconnectées, un espace de largeur au moins égale à l'espace minimum entre deux lignes séparées d'une ligne étant laissé libre, dans une deuxième direction perpendiculaire à la première direction, de part et d'autre d'un rectangle minimum dans lequel s'inscrivent la première et la deuxième lignes. Selon un mode de réalisation de la présente invention, l'écart minimum entre lignes est égal à la largeur des lignes. Selon un mode de réalisation de la présente invention, un écart minimum, dans la première direction, est en outre prévu entre deux portions formées sur une même ligne. Selon un mode de réalisation de la présente invention, 20 chaque ligne présente en outre une longueur, dans la première direction, supérieure à une longueur minimale. Un mode de réalisation de la présente invention prévoit en outre un procédé de fabrication d'un niveau d'un circuit intégré comprenant des lignes gravées dont la forme est 25 définie par le procédé ci-dessus. Selon un mode de réalisation de la présente invention, les lignes gravées sont remplies d'un matériau conducteur pour former des pistes conductrices. Selon un mode de réalisation de la présente invention, 30 les lignes gravées sont formées au travers d'un masque de gravure dont le contour est défini en deux étapes de lithographie. Selon un mode de réalisation de la présente invention, les lignes gravées sont formées au travers d'un masque de 35 gravure dont le contour est défini par une étape de lithographie B10904 - 10-GR3-1193 8 d'une couche sacrificielle, une étape de dépôt conforme d'une couche d'espacement, une étape de gravure anisotrope de la couche d'espacement et une étape de gravure de portions restantes de la couche sacrificielle. Un mode de réalisation de la présente invention prévoit en outre un circuit intégré comprenant un niveau d'interconnexion obtenu par le procédé de fabrication ci-dessus. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A à 6A, respectivement 1B à 6B, sont des vues de côté, respectivement de dessus, de résultats d'étapes d'un procédé connu de formation de lignes au travers d'un masque de gravure défini en deux étapes ; la figure 7 illustre un problème associé aux procédés de fabrication de lignes dans un niveau d'un circuit intégré par des procédés connus ; la figure 8 illustre une solution inadaptée au problème posé par la figure 7 ; et les figures 9A à 9C illustrent un procédé de définition de lignes dans un niveau d'un circuit intégré selon un mode de réalisation de la présente invention. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Pour pallier tout ou partie des inconvénients des procédés de définition de lignes connus, les inventeurs ont cherché une règle de définition de lignes à une ou deux dimensions dans un niveau d'un circuit intégré adaptée à tout procédé de fabrication des lignes ultérieur, et notamment aux B10904 - 10-GR3-1193 9 procédés à double étape de définition du masque de gravure des lignes. Pour la réalisation de lignes dans un même niveau d'un circuit intégré, on prévoit généralement d'imposer, en surface du niveau du circuit, un certain nombre de règles pour que la définition des lignes, que ce soit par gravure ou par tout autre procédé, se déroule sans problème en pratique. La figure 8 illustre des exemples de telles règles de définition de lignes dans le cas d'une structure à deux couleurs et reprend un cas de structure de ligne à deux dimensions (2D) critique, la structure 2D étant formée dans ce cas d'une portion d'une seule couleur. En figure 8 est représenté un ensemble de lignes parallèles et régulièrement réparties 52 formées en surface d'un support 50. Parmi les exemples de règles de définition de lignes dans un niveau d'un circuit intégré classique, on peut citer une première règle fixant un espace minimum entre deux lignes adjacentes ("a" en figure 8), une deuxième règle fixant un espace minimum entre deux bouts de lignes d'une même ligne ("b" en figure 8), ou encore une troisième règle imposant une longueur minimale des lignes ("c" en figure 8). En figure 8 est représentée une ligne à deux dimensions 54 d'une seule couleur et connectant deux lignes voisines, les lignes situées autour de la ligne 54 respectant l'alternance de couleurs classique des procédés de gravure. Dans ce cas, un problème se pose au voisinage des deux portions parallèles constituant la ligne 54 (zones entourées en figure 8). En effet, dans ce cas, les portions de la ligne 54 qui se trouvent au voisinage d'autres lignes sont de la même couleur que la ligne 54, ce qui est incompatible avec les procédés de formation de lignes à l'aide d'un masque de gravure dont le contour est formé en deux étapes. Pour résoudre ces problèmes de "coloriage", on prévoit d'insérer, dans le procédé de définition de différentes lignes dans un même niveau d'un circuit intégré, une règle B10904 - 10-GR3-1193 10 supplémentaire compatible avec les procédés de définition de masque de gravure par deux étapes distinctes, mais également avec tout procédé permettant de former un ensemble de lignes parallèles, régulièrement réparties et de forte densité dans un même niveau d'un circuit intégré. Cette condition générale est ainsi avantageusement compatible, par exemple, avec tout procédé de gravure de lignes connu. Cette règle est illustrée en relation avec les figures 9A à 9B. En figure 9A, une ligne 62 comprenant deux portions de ligne parallèles (62-1 et 62-2) connectées par une ligne de connexion (structure 2D) qui leur est perpendiculaire est formée en surface du niveau considéré 60. Les deux portions parallèles de la piste 62 sont séparées par un nombre pair de pistes (en l'occurrence, elles sont voisines). On notera que le procédé de définition de lignes défini ici s'applique à toute ligne connectant deux portions de lignes parallèles éloignées d'un nombre pair de lignes. Comme cela est illustré en figure 9B, on définit une surface rectangulaire minimale 66 qui englobe la ligne 60. Ensuite, comme cela est illustré en figure 9C, on définit une zone 70 de part et d'autre de la surface 66 dans une direction perpendiculaire à celle des portions parallèles formant la ligne 62. Cette zone présente une largeur 1, dans la direction de sa définition, au moins égale à l'espacement entre deux lignes de même couleur. Dans le cas particulier d'un procédé de fabrication de lignes de type SIT, la largeur 1 est ainsi au moins égale à la largeur d'une ligne à laquelle on ajoute deux fois l'écart minimum entre lignes. De façon plus générale, pour tout procédé de définition de lignes, la largeur 1 est au moins égale à l'espace minimum entre deux lignes séparées d'une ligne. Cet espace peut être associé par exemple aux limites dimensionnelles de définition de masques de photolithographie. B10904 - 10-GR3-1193 11 Le procédé de définition prévoit que, pour éviter tout conflit lors du coloriage ou de la fabrication des lignes, que la zone 70 soit laissée libre de toute autre ligne. On notera que cette règle ne s'applique pas au cas où les lignes interconnectées sont séparées, dans une direction perpendiculaire à leur longueur, par un nombre impair de lignes, ce cas ne posant pas de problème dans le cas d'une définition de lignes de couleurs différentes (voir figure 7). Avantageusement, cette condition générale, ajoutée aux règles de dimensionnement de lignes dans des circuits intégrés classiques (espace minimum entre lignes voisines, espace minimum entre deux bouts de lignes en regard, largeur et longueur des différentes lignes) permet d'éviter les problèmes de coloriage, mais s'adapte également pour tout procédé de définition de lignes. Dans un cas particulier où l'écart minimum entre deux lignes gravées est égal à la largeur des lignes, la zone 70 présente une largeur, dans une direction perpendiculaire aux portions parallèles des lignes, supérieure ou égale à l'espacement entre deux lignes de même couleur (supérieure ou égale à l'espacement entre deux lignes séparées d'une ligne de façon plus générale). Ainsi, dans le cas particulier d'un procédé de fabrication de lignes de type SIT, la zone 70 présente une largeur supérieure ou égale à trois fois la largeur des lignes. Avantageusement, la définition de la zone 70 vide de ligne ne diminue que faiblement la densité des lignes en surface du niveau du circuit intégré, ce qui permet de conserver une densité importante de lignes par niveau d'interconnexion. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le procédé de définition de lignes proposé ici pourra s'appliquer sur un niveau d'un empilement d'interconnexion d'un circuit intégré pour définir des pistes conductrices, mais également sur B10904 - 10-GR3-1193 12 plusieurs ou sur l'ensemble des niveaux du circuit intégré, les pistes conductrices des différents niveaux étant alors inter-connectées par des nias conducteurs (structure 3D). De plus, bien que le procédé proposé ici s'applique avantageusement à la définition de lignes qui sont par la suite gravées pour définir des pistes conductrices d'empilements d'interconnexion, il pourra également s'appliquer à tout procédé nécessitant la définition d'un ensemble dense de lignes parallèles dans un niveau d'un circuit intégré, pour écarter tout conflit lors de la fabrication des lignes. Notamment, il s'applique par exemple à la définition de grilles de silicium polycristallin de transistors ou encore de tout autre élément d'un circuit intégré nécessitant une densité élevée. REVENDICATIONS1. Procédé de définition de lignes parallèles s'étendant selon une première direction dans un même niveau d'un circuit intégré, parmi lesquelles au moins une première (62-1) et une deuxième (62-2) lignes séparées d'un nombre pair de lignes sont interconnectées, caractérisé en ce qu'un espace (70) de largeur au moins égale à l'espace minimum entre deux lignes séparées d'une ligne est laissé libre, dans une deuxième direction perpendiculaire à la première direction, de part et d'autre d'un rectangle minimum (66) dans lequel s'inscrivent la première et la deuxième lignes. 2. Procédé selon la revendication 1, dans lequel l'écart minimum entre lignes (a) est égal à la largeur des lignes. 3. Procédé selon la revendication 1 ou 2, dans lequel 15 un écart minimum (b), dans la première direction, est prévu en outre entre deux portions formées sur une même ligne. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel chaque ligne présente en outre une longueur, dans la première direction, supérieure à une longueur minimale 20 (c). 5. Procédé de fabrication d'un niveau d'un circuit intégré comprenant des lignes gravées dont la forme est définie par le procédé selon l'une quelconque des revendications 1 à 4. 6. Procédé selon la revendication 5, dans lequel les 25 lignes gravées sont remplies d'un matériau conducteur pour former des pistes conductrices. 7. Procédé selon la revendication 5 ou 6, dans lequel les lignes gravées sont formées au travers d'un masque de gravure dont le contour est défini en deux étapes de 30 lithographie. 8. Procédé selon la revendication 5 ou 6, dans lequel les lignes gravées sont formées au travers d'un masque de gravure (22) dont le contour est défini par une étape de lithographie d'une couche sacrificielle (14), une étape de dépôtB10904 - 10-GR3-1193 14 conforme d'une couche d'espacement (20), une étape de gravure anisotrope de la couche d'espacement (20) et une étape de gravure de portions restantes (18) de la couche sacrificielle (14). 9. Circuit intégré comprenant un niveau d'inter-connexion obtenu par le procédé de fabrication selon l'une quelconque des revendications 5 à 8.