FR 2973570 A1 20121005 FR 1152823 A 20110401 B11-0015FR 1 Transistor à tension d'alimentation et/ou de seuil ajustables L'invention concerne les circuits intégrés, et plus particulièrement les transistors à effet de champ à grille isolée. Actuellement, il est nécessaire de pouvoir réaliser des transistors capables de fonctionner sous de très faibles tensions d'alimentation, par exemple inférieures à 1 volt, ou bien capables de tenir de hautes tensions, typiquement entre 2,5 et 8 volts. Actuellement, pour avoir des tensions d'alimentation plus élevées, on réalise des transistors ayant des oxydes épais. Cependant, pour une technologie donnée, cela nécessite la mise en oeuvre d'étapes supplémentaires et de masques spécifiques. Une autre solution consiste à réaliser des transistors à drain étendu. Cependant, de tels transistors occupent une place importante sur le silicium. Par ailleurs, une fois la technologie fixée, la tension de seuil des transistors est fixée. Selon un mode de réalisation, il est proposé une nouvelle topologie de transistor permettant notamment aisément d'être alimenté avec une tension d'alimentation élevée, par exemple 5 volts, tout en utilisant une technologie de fabrication prévue pour une tension d'alimentation plus faible, par exemple 1,8 volt, et présentant une flexibilité en terme de tension d'alimentation et/ou de seuil sans nécessiter l'utilisation de masque supplémentaire spécifique pour sa fabrication. Selon un aspect, il est proposé un dispositif électronique comprenant au moins un transistor, le transistor comprenant une première électrode, par exemple la source, une deuxième électrode, par exemple le drain, une électrode de commande, par exemple la grille, et une région semiconductrice de substrat entre la première et la deuxième électrode. Selon une caractéristique générale de cet aspect, la première électrode comprend une première région électriquement conductrice ménagée au sein du substrat semiconducteur, la deuxième électrode comprend une deuxième région électriquement conductrice ménagée au sein du substrat semiconducteur, les première et deuxième régions étant séparées par ladite région de substrat ; l'électrode de commande comprend une troisième région électriquement conductrice ménagée au sein du substrat et cette troisième région électriquement conductrice est à la fois séparée de ladite région de substrat par une région isolante et électriquement couplée à ladite région de substrat par une diode à jonction destinée à être polarisée en inverse. Ainsi, le transistor utilise par exemple une partie semiconductrice de substrat comme matériau de grille. Par ailleurs, on utilise les flancs verticaux des parties semiconductrices de substrat pour le couplage entre la grille et le canal du transistor situé dans ladite région de substrat. En outre, l'épaisseur de l'oxyde de grille dépend uniquement de la largeur de la région isolante séparant la région semiconductrice de grille de la région semiconductrice de substrat, largeur définie simplement par une largeur de gravure. On peut ainsi également aisément ajuster la tension de seuil du transistor en modifiant simplement la largeur de la tranchée séparant la région de grille de la région de substrat, tranchée ménagée dans le substrat semiconducteur et remplie ensuite d'un isolant. Par ailleurs, le fait que la région semiconductrice de commande soit électriquement couplée à la région de substrat par une diode à jonction destinée à être polarisée en inverse permet, lorsque la tension de substrat est laissée flottante, que le potentiel du substrat suive le potentiel de la grille, ce qui permet d'abaisser encore la tension de seuil du transistor. La région isolante comprend avantageusement un oxyde de champ. Cette région isolante est ainsi par exemple une tranchée isolante peu profonde (connue par l'homme du métier sous la dénomination anglosaxonne de STI : « Shallow Trench Isolation ») ménagée dans le substrat. Selon un mode de réalisation, le dispositif peut comprendre plusieurs transistors possédant respectivement plusieurs première électrodes, plusieurs deuxièmes électrodes, plusieurs régions de substrat et une électrode de commande commune dont la troisième région électriquement conductrice est respectivement séparée desdites régions de substrat par les régions isolantes et électriquement couplée auxdites régions de substrat par plusieurs diodes à jonction destinées à être polarisées en inverse. On peut ainsi aisément réaliser des transistors en étoile par exemple. Selon un autre aspect, il est proposé un circuit intégré comprenant au moins un dispositif tel que défini ci avant, et au moins un autre transistor MOS ayant des régions de source, de drain et de canal ménagées dans un substrat semiconducteur, et une région de grille située au dessus du substrat et séparée de la région de canal par un oxyde de grille. En effet, la nouvelle topologie de transistor définie ci avant est totalement compatible avec une technologie CMOS-Bicmos classique. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels : - les figures 1 et 2 illustrent schématiquement un mode de réalisation d'un dispositif selon l'invention, - la figure 3 illustre schématiquement un autre mode de réalisation d'un dispositif selon l'invention, et - la figure 4 illustre schématiquement un exemple de circuit intégré selon l'invention. Sur la figure 1, la référence DIS désigne un dispositif semiconducteur représenté très schématiquement en vue de dessus. Au sein d'un substrat semiconducteur, par exemple de type P, une tranchée TCH, par exemple une tranchée peu profonde, a été gravée, par exemple par une technique classique et connue du type de celle utilisée pour former les tranchées isolantes peu profondes (STI : « Shallow trench Isolation »). Cette tranchée TCH a été ensuite remplie par un oxyde de champ, par exemple par dépôt ou croissance, de façon à former une région isolante RIS, par exemple une tranchée isolante peu profonde. Par ailleurs, le dispositif DIS comporte une première région semiconductrice S dopée N+, une deuxième région semiconductrice D dopée N+, et une troisième région semiconductrice G également dopée N+. Ces régions sont par exemple obtenues par implantation du substrat. Entre la première région semiconductrice S et la deuxième région semiconductrice D, subsiste une région de substrat BK de type de conductivité P. On retrouve tous ces éléments sur la figure 2 qui est une vue schématique en perspective du dispositif de la figure 1. Le substrat SB peut être un substrat massif ou bien un caisson de type P dans une plaquette semiconductrice de type N, ou encore un substrat du type silicium sur isolant (SOI : « Silicon On Insulator »). La première région semiconductrice dopée N+, référencée S, est par conséquent une région électriquement conductrice formant ici une première électrode, par exemple la source, d'un transistor à effet de champ TR. La deuxième région semiconductrice dopée N+, référencée D, est également une région électriquement conductrice et forme ici une deuxième électrode, par exemple le drain, du transistor TR. La troisième région semiconductrice dopée N+, référencée G, est également une région électriquement conductrice et forme l'électrode de commande, par exemple la grille, du transistor TR. La première électrode S comporte par ailleurs une zone de contact ZCS, par exemple une zone siliciurée, permettant la prise d'un contact électrique sur cette zone. De même, la deuxième électrode D comporte, sur la région semiconductrice N+, une zone de contact ZCD, par exemple également une zone siliciurée. I1 en est de même pour l'électrode de commande G qui comporte, au dessus de la zone semiconductrice N+, une zone de contact siliciurée ZCG. La région de substrat BK, qui s'étend entre la source et le drain du transistor TR, comporte par conséquent le canal du transistor. Le transistor TR est dans cet exemple un transistor NMOS. Cela étant, bien entendu, l'invention s'applique également de façon duale à un transistor à canal P dans lequel les régions de source, de drain et de grille seraient dopées P+ et la région de substrat BK serait une région de type N. Cela étant, il est également possible que les régions de source, de drain et de grille soient des régions entièrement métalliques de façon à obtenir des jonctions métal/silicium (diodes Shottki), ce qui permet au transistor de fonctionner avec des tensions d'alimentation extrêmement faibles. On voit sur ces figures 1 et 2, que l'épaisseur de l'oxyde de grille OXG est en fait défini par la largeur L2 de la partie de la tranchée isolante TCH située entre la région semiconductrice de grille G et la région de substrat BK. De même, la longueur du canal est définie ici par la longueur L1 de la région de substrat BK. La longueur L2 est aisément modulable au sein d'une même technologie car elle est simplement liée à la largeur de la gravure de la tranchée. De même, la longueur L1 résulte simplement d'un masque d'implantation. Le transistor TR utilise ici comme région de grille une région semiconductrice implantée au sein du substrat, et l'on utilise les flancs verticaux des régions G et BK dans le fonctionnement du transistor TR. On peut donc réaliser très facilement au sein d'un même circuit intégré des transistors TR présentant des tensions de seuil différentes et/ou capables de supporter des tensions d'alimentation différentes en modulant simplement d'un transistor à l'autre la longueur L2 et éventuellement la longueur L1. On note également que la région formant l'électrode de commande du transistor est non seulement séparée de la région de substrat BK par une région isolante, à savoir l'oxyde de grille OXG, mais est également connectée à cette région de substrat BK par l'intermédiaire d'une diode DD (figure 2) destinée à être polarisée en inverse. La zone de grille G de type de conductivité N, étant en contact direct avec le substrat sous jacent SB de type de conductivité P (en un endroit du substrat END différent de la région de substrat BK), la diode DD est une diode de jonction PN dont la cathode est tournée vers la zone N et dont l'anode est tournée vers la zone P. Lorsque la grille G est polarisée avec une tension de grille, et que le substrat SB est laissé flottant, la diode DD est polarisée en inverse et le potentiel du substrat suit le potentiel de la grille en raison des courants de fuite. La valeur du potentiel de substrat est inférieure à celle du potentiel de grille et dépend notamment de la résistance du substrat. Le fait de ne pas imposer le potentiel du substrat, et de le laisser suivre le potentiel de la grille, permet d'avoir une tension de seuil plus basse. Cela étant, dans certaines applications, il peut être intéressant de fixer le potentiel du substrat. A cet égard, il est prévu, comme illustré sur la figure 1, une zone de contact CT électriquement conductrice, par exemple une zone dopée P+ siliciurée, couplée au substrat SB et par conséquent à la région de substrat BK. I1 est également possible, comme illustré schématiquement sur la figure 3, que le dispositif comprenne plusieurs transistors, ici quatre transistors TRI, TR2, TR3, TR4 possédant respectivement plusieurs premières électrodes Sl-S4, plusieurs deuxièmes électrodes Dl-D4, plusieurs régions de substrat BK1-BK4, et une électrode de commande commune G dont la troisième région électriquement conductrice est respectivement séparée des régions de substrat BKi par des régions isolantes RIS, tout en étant électriquement couplée aux régions de substrat BKi par plusieurs diodes à jonction destinées à être polarisées en inverse, d'une façon analogue à ce qui a été décrit ci avant. On peut réaliser ainsi des transistors de forme quelconque, par exemple des transistors en étoile. I1 est également possible, comme illustré schématiquement sur la figure 4, qu'un circuit intégré CI comprenne un ou plusieurs dispositifs DIS du type de celui qui vient s'être décrit, ainsi que des transistors classiques, par exemple des transistors MOS TRS ayant des régions de source, de drain et de canal ménagées dans le substrat SB, et des régions de grille G situées au dessus du substrat et séparées de la région de canal par un oxyde de grille OX. Le ou les dispositifs DIS ainsi que les transistors classiques TRS peuvent être réalisés par un même procédé technologique CMOS. En d'autres termes, le dispositif DIS selon l'invention est parfaitement compatible avec une technologie CMOS/BiCMOS. REVENDICATIONS1. Dispositif électronique, comprenant au moins un transistor, comprenant une première électrode, une deuxième électrode, une électrode de commande et une région semiconductrice de substrat entre la première électrode et la deuxième électrode, caractérisé en ce que la première électrode comprend une première région électriquement conductrice (S) ménagée au sein du substrat semiconducteur (SB), la deuxième électrode comprend une deuxième région électriquement conductrice (D) ménagée au sein du substrat semiconducteur (SB), les première et deuxième régions étant séparées par ladite région de substrat (BK), l'électrode de commande comprend une troisième région électriquement conductrice (G) ménagée au sein du substrat, et la troisième région électriquement conductrice est à la fois séparée de ladite région de substrat (BK) par une région isolante (OXG) et électriquement couplée à ladite région de substrat par une diode à jonction (DD) destinée à être polarisée en inverse. 2. Dispositif selon la revendication 1, dans lequel la région isolante (OXG) comprend un oxyde de champ (RIS). 3. Dispositif selon la revendication 1 ou 2, dans lequel la région isolante (OXG) comprend une tranchée isolante (RIS) peu profonde ménagée dans le substrat. 4. Dispositif selon l'une des revendications précédentes, dans lequel la troisième région électriquement conductrice (G) ménagée au sein du substrat (SB) est en contact direct avec une autre zone du substrat. 5. Dispositif selon la revendication 4, dans lequel le substrat semiconducteur a un premier type de conductivité, la première région (S) est une région semiconductrice ayant un deuxième type de conductivité opposé au premier type de conductivité et la première électrode comprend en outre une première zone de contact (ZCS) électriquement conductrice couplée à ladite première région, la deuxième région (D) est une région semiconductrice ayant le deuxièmetype de conductivité et la deuxième électrode comprend en outre une deuxième zone de contact (ZCD) électriquement conductrice couplée à ladite deuxième région, la troisième région (G) est une région semiconductrice ayant le deuxième type de conductivité et l'électrode de commande comprend en outre une troisième zone de contact (ZCG) électriquement conductrice couplée à ladite troisième région. 6. Dispositif selon la revendication 4, dans lequel l'une au moins des première, deuxième et troisième régions est une région métallique, et si toutes les régions ne sont pas métalliques, la ou les régions non métalliques sont des régions semiconductrices ayant un type de conductivité opposé à celui du substrat semiconducteur. 7. Dispositif selon l'une des revendications précédentes, comprenant en outre une zone de contact électriquement conductrice (CT) couplée à ladite région de substrat. 8. Dispositif selon l'une des revendications précédentes, comprenant plusieurs transistors (TRi) possédant respectivement plusieurs premières électrodes, plusieurs deuxièmes électrodes, plusieurs régions de substrat et une électrode de commande commune dont la troisième région électriquement conductrice est respectivement séparée desdites régions de substrat par des régions isolantes et électriquement couplée auxdites régions de substrat par plusieurs diodes à jonction destinées à être polarisées en inverse. 9. Dispositif selon la revendication 8, dans lequel la troisième région électriquement conductrice de l'électrode de commande (G) est en contact direct avec une autre zone du substrat. 10. Circuit intégré comprenant au moins un dispositif selon l'une des revendications 1 à 9, et au moins un autre transistor MOS (TRS) ayant des régions de source, de drain et de canal ménagées dans un substrat semiconducteur et une région de grille située au dessus du substrat et séparée de la région de canal par un oxyde de grille.