FR 2968454 A1 20120608 FR 1060126 A 20101206 B10-4465FR 1 Procédé d'identification et de vérification de l'authenticité d'un circuit intégré, et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement leur identification ainsi que la vérification de leur authenticité. Lorsque des circuits intégrés, fabriqués par un fabricant, sont destinés à être vendus à un ou plusieurs utilisateurs, il est important pour l'utilisateur recevant un lot de circuits intégrés, de s'assurer que les circuits intégrés de ce lot sont bien des circuits originaux fabriqués par le fabricant, et non des copies. I1 est également important, en cas par exemple de retour utilisateur d'un circuit intégré présentant un dysfonctionnement, de s'assurer que le circuit intégré est là encore bien un produit original et non une copie. Selon un mode de mise en oeuvre, il est proposé un procédé permettant d'identifier un circuit intégré avec un fort degré de confiance et ce, quelle que soit la technologie de fabrication utilisée. Selon un mode de mise en oeuvre, il est également proposé un procédé d'identification d'un circuit intégré permettant, lors d'une vérification ultérieure, de s'assurer sans affecter le fonctionnement du circuit intégré que celui-ci n'est pas un clone. Selon un aspect, il est proposé un procédé d'identification d'un circuit intégré comportant une zone métallique formée lors de la fabrication du circuit intégré, le procédé comprenant une détermination d'une empreinte représentative de la structure granulaire de ladite zone métallique, une élaboration d'une information d'identification du circuit intégré à partir de ladite empreinte, et un stockage de ladite information d'identification dans une mémoire non volatile du circuit intégré. La structure granulaire d'une zone métallique est propre à ladite zone métallique. En effet, il est impossible de copier ou de 35 contrôler la forme des grains du métal pendant le procédé de fabrication de cette zone métallique. En conséquence, deux zones métalliques différentes auront deux empreintes différentes. De même, en cas de fabrication d'un clone du circuit intégré, l'empreinte d'une zone métallique du circuit intégré cloné aura une empreinte différente de celle de la zone métallique homologue du circuit intégré original. On obtient ainsi une empreinte tridimensionnelle unique pour le circuit intégré, à partir de laquelle on va élaborer une information d'identification du circuit, par exemple un mot numérique. Ainsi, l'utilisateur qui reçoit un lot de circuits intégrés pourra par exemple, par simple lecture du contenu de la mémoire non volatile, s'assurer que les informations d'identification des circuits intégrés sont toutes différentes. Si par contre, certaines informations d'identification sont identiques, cela signifie que les circuits intégrés reçus sont très certainement des clones dans lesquels on a reproduit, dans la mémoire volatile, des informations d'identification erronées. I1 est par ailleurs possible, par exemple, de stocker l'information d'identification du circuit intégré dans un moyen de mémoire externe au circuit intégré, par exemple une base de données du fabricant, associée par exemple à un numéro de série du produit. En cas de doute, il sera possible pour l'utilisateur de contacter le fabricant du circuit intégré, de lui communiquer le numéro de série du circuit intégré, et de vérifier que le contenu de la mémoire non volatile du circuit intégré correspond bien à l'information d'identification stockée dans la base de données du fabricant et associée au numéro de série communiqué. Par ailleurs, afin d'augmenter encore le degré de confiance dans la vérification de l'authenticité du circuit intégré, il est possible, pour le fabricant, d'effectuer une nouvelle prise d'empreinte de la zone métallique du circuit intégré qui lui est retourné, et de comparer cette empreinte avec celle stockée dans la mémoire externe, de façon à vérifier si le circuit intégré est bien un produit original ou bien un clone. La détermination de ladite empreinte peut par exemple être obtenue par diffraction d'électrons rétrodiffusés résultant d'un bombardement de ladite zone métallique avec un faisceau d'électrons balayant ladite zone métallique. Une telle technique est bien connue de l'homme du métier sous l'acronyme anglosaxon « EBSD » (« Electron Back Scattering Diffraction »). Cette technique est actuellement utilisée pour procéder à des analyses de structures cristallines métalliques. Une telle image numérique, obtenue par la technique de diffraction d'électrons rétrodiffusés, fournit une cartographie tridimensionnelle de la zone métallique et donne des indications sur notamment la taille moyenne des grains, l'orientation moyenne (texture), la taille de chaque grain, l'orientation de chaque grain, l'anisotropie de déformation dans un même grain, la présence d'un joint de macle.... On peut appliquer une telle technique sur tous matériaux métalliques comme par exemple de l'aluminium, du cuivre, de l'argent, de l'or, ... Un seul balayage EBSD est suffisant pour obtenir toutes ces indications. Le choix de telle ou telle indication pour former l'information d'identification dépendra notamment de la capacité de stockage des moyens de mémoire. Selon un mode de mise en oeuvre, l'élaboration de ladite information d'identification comprend une élaboration d'une information numérique à partir d'éléments remarquables de ladite au moins une image numérique. Ces éléments remarquables peuvent comprendre des caractéristiques relatives aux grains et/ou aux joints de grains de la structure de ladite zone métallique. Selon un mode de mise en oeuvre, l'élaboration de ladite information d'identification peut comprendre une élaboration d'une information numérique à partir de plusieurs images numériques différentes correspondant à ladite zone métallique. Ceci donne notamment un niveau de sécurité encore plus élevé à l'identification du circuit intégré. Ainsi, on peut obtenir par exemple une première image de l'empreinte de la zone métallique. Puis, on procède à un traitement numérique sur cette image, par exemple une rotation ou un effet miroir, de façon à obtenir une deuxième image. On peut alors par exemple sommer les deux images ou bien superposer les deux images et prendre en compte pour l'information d'identification du circuit intégré les points d'intersection de ces deux images. Le circuit intégré peut comprendre plusieurs zones métalliques. Dans ce cas, selon un mode de mise en oeuvre, le procédé peut comprendre une détermination d'au moins deux empreintes respectivement représentatives de structures granulaires d'au moins deux zones métalliques différentes, et une élaboration de l'information d'identification du produit à partir desdites empreintes. Là encore, ceci permet d'augmenter le niveau de sécurité de l'information d'identification du circuit intégré. I1 est également possible, selon un mode de mise en oeuvre, que l'élaboration de ladite information d'identification comprenne une élaboration d'une information numérique à partir de plusieurs images numériques différentes correspondant à une même zone métallique et/ou à des zones métalliques différentes. Un circuit intégré comprend des composants réalisés dans et/ou sur un substrat semiconducteur et un réseau d'interconnexion entre ces composants, communément désigné par l'homme du métier sous le vocable anglosaxon de « BEOL » (« Back End Of Line »). Ce réseau d'interconnexion comprend différents niveaux de métallisation, et notamment un niveau de métallisation supérieur. La ou les zones métalliques peuvent alors avantageusement comprendre au moins une région métallique située au niveau de métallisation supérieur. Généralement, le niveau de métallisation supérieur comprend des plots de contact électriquement connectés aux composants du circuit intégré et destinés à recevoir par exemple par soudure, des fils de connexion électrique avec les pattes du circuit intégré. Selon un mode de mise en oeuvre, il est alors avantageusement prévu de former, lors de la fabrication du circuit intégré, audit niveau de métallisation supérieur, au moins un plot métallique électriquement inactif, de forme analogue auxdits plots de contact. Ladite au moins une région métallique comprend alors avantageusement une partie au moins d'au moins un plot de contact et/ou une partie au moins d'au moins un plot métallique. I1 devient alors plus difficile pour un tiers malveillant de déterminer quelle zone métallique a été utilisée pour l'élaboration de l'empreinte du circuit intégré. En outre, même s'il est possible d'utiliser comme zone métallique un plot de contact avant soudure du fil de connexion, il est particulièrement intéressant d'utiliser comme zone métallique un plot métallique inactif, ou bien, la partie d'un plot de contact non recouverte de la soudure. En effet, lors d'une vérification ultérieure, il sera alors non nécessaire de dessouder le fil électrique, ce qui pourrait endommager le circuit, pour déterminer une nouvelle empreinte du circuit intégré aux fins de vérification. La surface de ladite au moins une région métallique est choisie de préférence inférieure à la surface de la fenêtre de balayage du faisceau d'électrons. Ceci permet de s'affranchir d'un décalage de la mesure et donc d'obtenir toujours, quel que soit le moment de détermination de l'empreinte, avant mise en boîtier ou lors d'une vérification ultérieure, la même réponse au balayage EBSD. La détermination de la ou des empreintes est avantageusement effectuée avant mise en boîtier du circuit intégré. Selon un autre aspect, il est proposé un procédé de vérification de l'authenticité d'un circuit intégré dont la ou les empreintes ont été obtenues par le procédé tel que défini ci avant, ce procédé de vérification comprenant une lecture du contenu de ladite mémoire non volatile. Ainsi, comme expliqué ci avant, si la lecture des contenus des mémoires volatiles des différents circuits intégrés d'un lot révèle au moins deux contenus identiques, alors cela signifie que ce lot est suspect. De façon à augmenter le degré de confiance de ladite vérification, on peut également en outre comparer le contenu de la mémoire volatile d'un circuit intégré avec l'information d'identification stockée dans ladite mémoire externe, par exemple la base de données du fabricant. Selon un mode de mise en oeuvre, et de façon à augmenter encore le degré de confiance de ladite vérification, le procédé de vérification comprend : - une ouverture du boîtier de façon à découvrir la ou les zones métalliques, - une détermination d'une ou de nouvelles empreintes représentatives de la ou des structures granulaires de la ou des zones métalliques découvertes, - une élaboration d'une nouvelle information d'identification dudit circuit intégré à partir de la ou des nouvelles empreintes, et - une comparaison de ladite information d'identification obtenue avant mise en boîtier et de ladite nouvelle information d'identification. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 8 illustrent schématiquement des exemples de modes de mise en oeuvre et de réalisation selon l'invention, et - la figure 9 illustre schématiquement un mode de mise en oeuvre d'un procédé de vérification de l'authenticité d'un circuit intégré selon l'invention. Sur la figure 1, la référence IC désigne un circuit intégré comportant une zone métallique ZM obtenue lors de sa fabrication. A la sortie ou en cours de fabrication du circuit intégré, une empreinte de la zone métallique va être élaborée par exemple par la technique EBSD (« Electron Back Scattering Diffraction »), dont on reviendra plus en détails ci après sur la mise en oeuvre. I1 est impossible de copier ou de contrôler la forme des grains du métal de la zone métallique pendant le procédé de fabrication. En conséquence, sauf cas exceptionnel quasi improbable, l'empreinte représentative de la structure granulaire d'une zone métallique est différente de l'empreinte de la structure granulaire d'une autre zone métallique obtenue lors de la fabrication du même circuit intégré ou bien obtenue lors de la fabrication d'un autre circuit intégré d'un même lot par exemple. L'empreinte de la zone métallique va donc pouvoir être utilisée comme identifiant du circuit intégré IC contenant cette zone métallique ZM. Plus précisément, à partir d'une image numérique IM de l'empreinte obtenue à l'étape 10, on élabore (étape 11) une information d'identification Id du circuit intégré. On stocke ensuite (étape 12) l'information d'identification Id dans une mémoire non volatile NVM du circuit intégré IC. Cette mémoire non volatile peut être par exemple une mémoire morte ou bien une mémoire morte du type électriquement effaçable et programmable (EEPROM). Le circuit intégré IC contient donc, dans une mémoire non volatile, sa propre information d'identification, représentative de la structure granulaire d'au moins une zone métallique formée lors de sa fabrication. I1 est également possible, en vue d'une vérification ultérieure éventuelle, de stocker également (étape 12) cette information d'identification Id dans une mémoire MM externe, contenant par exemple une base de données. Cette information d'identification Id du circuit intégré sera avantageusement stockée conjointement à un autre identifiant du circuit intégré, par exemple un numéro de série. La technique dite EBSD est actuellement utilisée dans les laboratoires universitaires et industriels pour mesurer des orientations locales au sein d'une microstructure cristalline et obtenir des cartographies d'orientation (reconstruction de la microstructure à partir de la mesure des orientations cristallographiques) et des phases. A partir de ces cartographies, une multitude de données, outre la texture cristallographique elle-même, est accessible, comme la distribution des joints de grains, les gradients d'orientation intragranulaires, le gradient déformation ... De nombreuses publications existent sur la technique EBSD. On peut par exemple citer l'article de Thierry BAUDIN, intitulé « Analyse EBSD, Principe et cartographies d'orientations », publié dans les Techniques de l'ingénieur, référence M 4 138. On va maintenant rappeler les grands principes de cette technique EBSD en se référant plus particulièrement à la figure 2, l'homme du métier pouvant se référer à toutes fins utiles à la publication précitée pour plus de détails. Classiquement, la méthode EBSD est implantée dans un microscope à balayage. Les principaux éléments matériels nécessaires à cette mise en oeuvre sont un faisceau focalisé d'électrons 1 ayant une énergie suffisante (15 à 30 keV) fournie par le microscope à balayage, un écran fluorescent ECR sur lequel les électrons rétrodiffusés forment les diagrammes EBSD et une caméra à bas niveau de lumière qui capte en temps réel l'image IM de ces diagrammes. L'interaction des électrons 1 avec la zone métallique ZM produit des électrons rétrodiffusés qui, puisque la structure de la zone métallique ZM est cristalline, vont diffracter avec les plans cristallins de la zone métallique ZM selon la loi de Bragg. Ces électrons, diffractés par une famille de plans donnée, forment des cônes de diffraction fortement ouverts CD. L'intersection de ces cônes avec l'écran ECR placé face à l'échantillon (la zone métallique) donne lieu à des lignes de Kikuchi, référencées LK. Ces lignes délimitent des bandes qui sont simplement la trace sur l'écran des plans diffractants. Une fois l'image IM obtenue, on va en extraire, parmi toutes les indications qu'elle contient, des indications particulières pour élaborer l'information d'identification de la zone métallique et par conséquent du circuit intégré. Ainsi, à titre d'exemple non limitatif, l'image IM obtenue peut être, comme illustré très schématiquement sur la figure 3, transposée en noir et blanc avant encodage. Puis, l'élaboration de l'information d'identification va comprendre une élaboration d'une information numérique à partir d'éléments remarquables de l'image numérique IM. A titre d'exemple non limitatif, comme illustré sur la figure 4, les éléments remarquables comprennent des caractéristiques relatives aux grains GR et/ou aux joints de grains JG, de la structure de ladite zone métallique. Ainsi, on peut par exemple effectuer un codage, ligne de pixels par ligne de pixels, ou bien colonne de pixels par colonne de pixels, dans lequel à chaque fois qu'un pixel est noir, on lui affecte la valeur logique « 1 » tandis qu'on affecte la valeur logique « 0 » à un pixel blanc. On peut également utiliser les points d'intersection PTS des différents joints de grains et affecter un « 1 » logique à chaque pixel contenu dans un point d'intersection PTS, tandis que les autres pixels seront affectés de la valeur logique « 0 ». On peut également utiliser des vecteurs caractéristiques d'orientation VCT. I1 est également possible, comme illustré sur la figure 5, d'utiliser une première image IM1 représentative de la structure granulaire d'une première zone métallique ZM1 ainsi qu'une deuxième image IM2 représentative de la structure granulaire d'une deuxième zone métallique ZM2 différente de la zone métallique ZM 1. On superpose alors les deux images de façon à obtenir l'image résultante IM. Et, on peut par exemple élaborer l'information d'identification à partir des points d'intersection PTX des différents joints de grains apparaissant dans l'image résultante IM. I1 est également possible, au lieu d'utiliser deux images IM1 et IM2 respectivement associées à deux zones métalliques différentes, d'utiliser deux images IM1 et IM2 respectivement associées à la même zone métallique ZM 1. Plus précisément, la première image IM1 peut être l'image telle qu'elle est obtenue par la technique EBSD. La deuxième image IM2 est alors une image obtenue en effectuant un traitement numérique spécifique sur l'image IM1, par exemple une rotation d'un angle donné, ou bien une image inversée par effet miroir, par rapport à l'image IM1. En variante, il est également possible d'élaborer, à partir d'une première image, une première signature numérique d'une façon analogue à ce qui a été décrit ci avant, et d'obtenir à partir d'une deuxième image (que cette deuxième image soit une image obtenue à partir de la première image par un post-traitement, ou bien une image relative à une autre zone métallique) une deuxième signature numérique. Les deux signatures numériques peuvent former ensemble ladite information d'identification du produit qui est stockée dans la mémoire non volatile. En variante, il serait possible d'élaborer l'information d'identification en utilisant un algorithme de cryptage classique et en utilisant comme entrée de l'algorithme l'une des deux signatures, et comme clé de cryptage, l'autre signature. Comme illustré sur la figure 6, il est préférable que la taille de la fenêtre de balayage FN du microscope électronique utilisée pour bombarder la zone métallique ZM, soit supérieure à la taille de la zone métallique ZM. Ainsi, l'image obtenue contiendra la zone métallique ZM et, lors d'une vérification ultérieure de l'authenticité du circuit intégré, comme cela sera expliqué plus en détails ci après, un nouveau balayage de la zone métallique ZM permettra d'obtenir aisément une nouvelle image EBSD de la zone ZM même s'il y a un léger décalage entre les deux fenêtres de balayage respectivement utilisées lors des deux prises d'empreinte de la zone métallique ZM. La figure 7 illustre un composant CMP comportant le circuit intégré IC encapsulé dans un boîtier, généralement en résine, BT. Le circuit intégré IC est classiquement fixé sur un support PDA, et possède des plots de contact (connus par l'homme du métier sous la dénomination anglosaxonne de « pads ») reliés aux pattes PT du composant CMP par des fils de connexion FW généralement soudés sur les plots de contact. La structure d'un tel circuit intégré IC est illustrée plus en détails sur la figure 8. Le circuit intégré IC comporte des composants élémentaires comme par exemple des transistors T, réalisés dans et/ou un substrat semiconducteur SB. Un réseau d'interconnexion RIC, communément désigné par l'homme du métier sous le vocable anglosaxon de « BEOL » (« Back End Of Line ») assure l'interconnexion des composants élémentaires entre eux, ainsi que la connexion vers les pattes PT du composant CMP. Ce réseau d'interconnexion comporte de façon classique des lignes métalliques situées à des niveaux de métallisation différents du circuit intégré, ces lignes métalliques étant, pour certaines d'entre elles, mutuellement connectées par des vias Vi. Le circuit intégré IC comporte par ailleurs un niveau de métallisation supérieur, ici le niveau de métallisation M4, comportant les plots de contact ou « pads ». Ces plots de contact, ici les plots PLT1 et PLT2, sont reliés aux composants élémentaires T du circuit intégré IC et reçoivent par soudure les fils de connexion électrique FW. I1 est également prévu, optionnellement mais avantageusement, que le niveau de métallisation supérieur M4 comprenne, outre ces plots de contact électriquement actifs, des plots métalliques électriquement inactifs, ici des plots PLT3. Ces plots électriquement inactifs ont une forme analogue aux plots de contact PLT1, PLT2 mais ne sont reliés électriquement à aucun élément du circuit intégré IC. Les plots de contact PLT1 et PLT2 ainsi que les plots métalliques PLT3 sont obtenus classiquement par dépôt d'une couche de métal, par exemple d'aluminium, puis gravure de façon à ménager des cavités remplies ultérieurement d'un matériau isolant. La zone métallique ZM choisie pour obtenir l'empreinte du circuit intégré IC, et donc pour fournir une information d'identification de ce circuit intégré IC, est avantageusement une région métallique située au niveau de métallisation supérieur M4. Cette région métallique peut être une zone métallique ZM du plot de contact PLT2 par exemple, située sous la zone de soudure avec le fil de connexion FW. Dans ce cas, bien entendu, la prise d'empreinte sera effectuée avant la soudure du fil FW sur le plot de contact PLT2. La région métallique peut être également une partie d'un plot de contact PLT1 non destinée à recevoir le fil de connexion FW, ou encore tout ou partie d'un plot métallique inactif PLT3. Bien entendu, on peut, comme indiqué ci avant, utiliser plusieurs régions métalliques différentes pour élaborer l'information d'identification du circuit intégré IC. Un avantage à utiliser une zone métallique ZM non destinée à recevoir un fil de soudure FW, réside dans le fait que lors d'une vérification ultérieure de l'identité du circuit intégré, il n'est nul besoin de dessouder le fil de connexion, ce qui risque de provoquer un dysfonctionnement ultérieur du circuit intégré. Cela étant, du point de vue de la prise d'empreinte, le fait d'utiliser une zone métallique ZM destinée à recevoir une soudure d'un fil de connexion n'est pas un problème. En effet, même si la surface de la zone métallique ZM est endommagée lors du retrait du fil de connexion FW, on obtiendra toujours la même signature EBSD car c'est une mesure en volume, et plusieurs dizaines de nanométres du plot de contact, par exemple en aluminium, sont scannés. Par ailleurs les grains étant colonnaires, la réponse EBSD reste la même sur plusieurs microns de profondeur. On se réfère maintenant plus particulièrement à la figure 9, pour illustrer un mode de mise en oeuvre d'un procédé de vérification de l'authenticité d'un circuit intégré, dont l'information d'identification Id a été obtenue comme indiqué ci avant par détermination d'une empreinte de la structure granulaire d'une zone métallique ZM. Le circuit intégré IC est mis en boîtier (étape 90), puis, après une série d'opérations finales comportant de tests, le produit ou plus exactement le lot de produits est livré à un utilisateur final. Comme indiqué ci avant, une première vérification de l'authenticité des circuits intégrés d'un lot reçu par l'utilisateur peut d'effectuer par une simple lecture contenue de la mémoire non volatile de chaque circuit intégré (étape 97). Dans le cas où les contenus ne sont pas tous différents, le lot doit être déclaré suspect. De façon à augmenter le degré de confiance de la vérification, il est également possible, pour l'utilisateur, de contacter le fabricant du circuit intégré, de lui communiquer le contenu de la mémoire non volatile d'un circuit intégré en particulier ainsi que le numéro de série de ce circuit intégré. I1 est alors possible pour le fabricant, d'effectuer une comparaison (étape 98) entre le contenu communiqué de la mémoire non volatile et l'information d'identification ID stockée dans sa base de données qui a pu être trouvée grâce au numéro de série du circuit intégré. S'il y a concordance, le circuit intégré est un produit authentique. En cas de doute, il y a possibilité pour l'utilisateur de retourner le circuit intégré chez le fabricant pour une vérification plus approfondie, en particulier lorsque le circuit intégré suspect présente des dysfonctionnements. Lors du retour 92 du circuit intégré, on procède à une ouverture locale du boîtier (étape 93) de façon à découvrir la ou les zones métalliques ayant permis l'élaboration de l'information d'identification Id. Puis, d'une façon analogue à ce qui a été effectué lors de la procédure d'élaboration de l'information d'identification, on détermine une nouvelle image IM2 représentative de la structure granulaire de la ou des zones métalliques découvertes, par exemple en utilisant là encore une technique EBSD (étape 94). Puis, on élabore (étape 95) à partir de l'image IM2, une nouvelle information d'identification Id2, d'une façon analogue à celle qui a été effectuée pour l'élaboration de l'information d'identification Id. A l'aide du numéro de série du produit, on retrouve dans la base de données l'information d'identification Id que l'on compare alors avec la nouvelle information d'identification Id2 (étape 96). En cas de concordance, le produit est donc bien un produit original. Par contre, en cas de discordance entre les deux informations d'identification Id et Id2, le produit ayant été retourné par l'utilisateur n'est pas un produit original. I1 convient de noter ici que selon un aspect de l'invention, il est possible de s'assurer du caractère original ou non d'un produit retourné chez le fabricant, sans qu'il soit nécessaire de procéder à un contrôle approfondi de la structure interne et/ou du fonctionnement du circuit intégré. En effet, la simple ouverture locale du boîtier et la prise d'empreinte permettent très simplement et très rapidement de s'assurer de la bonne identité du produit retourné. Par ailleurs, le fait d'utiliser une zone métallique d'un plot métallique électriquement inactif, ou bien d'une partie d'un plot de contact non destinée à recevoir un fil de connexion, permet d'effectuer cette vérification en minimisant le risque de détérioration du composant, ce qui permet de restituer à l'utilisateur un circuit intégré toujours en état de fonctionnement, même si celui-ci n'est pas un produit original. I1 convient enfin de noter que la technique EBSD est particulièrement bien adaptée à la prise d'empreinte pour des circuits intégrés. En effet, comme indiqué ci avant, même si la surface de la zone métallique est légèrement endommagée lors de l'ouverture locale du boîtier pour la découvrir, on obtiendra toujours la même signature EBSD en raison de la mesure en volume effectuée par cette technique. En outre, même si lors de la vérification, on effectue la prise d'empreinte en effectuant un balayage de la zone métallique dans une direction différente de celle du balayage effectué lors de la prise d'empreinte initiale, on obtiendra encore la même image EBSD. Par ailleurs, la prise d'empreinte par la technique EBSD n'est pas sujette à une évolution dans le temps, et n'est pas sujette à des problèmes de vieillissement. En d'autres termes, l'empreinte mesurée à la sortie de fabrication du produit sera la même que celle obtenue lorsqu'on aura décapsulé le produit et enlevé la résine du boîtier. En effet, si la zone métallique devait subir une évolution microstructurale, cela ne se traduirait que par une homothétie de l'image initiale due à l'éventuelle croissance de grains. Or, dans le domaine de la microélectronique, l'épaisseur des plots de contact utilisés pour la prise d'empreinte, est très importante, typiquement supérieure à 10 microns. Et, à ces épaisseurs, la taille des grains du métal déposé, par exemple l'aluminium, est à l'équilibre et donc les grains ont atteint leur taille maximale. En conséquence, le risque d'évolution microstructurale est très faible voire nul. Par ailleurs, la température à laquelle on effectue la prise d'empreinte est toujours inférieure à celle de la formation du plot de contact, ce qui par conséquent ne pourra pas provoquer d'évolution microstructurale. REVENDICATIONS1. Procédé d'identification d'un circuit intégré comportant une zone métallique (ZM) formée lors de la fabrication du circuit intégré, le procédé comprenant une détermination (10) d'une empreinte représentative de la structure granulaire de ladite zone métallique, une élaboration (11) d'une information d'identification (Id) dudit circuit intégré à partir de ladite empreinte, et un stockage (12) de ladite information d'identification dans une mémoire non volatile (NVM) du circuit intégré. 2. Procédé selon la revendication 1 comprenant en outre un stockage de ladite information d'identification (Id) dans un moyen de mémoire externe (MM) au circuit intégré. 3. Procédé selon l'une des revendications précédentes, dans lequel la détermination de ladite empreinte comprend une détermination d'au moins une image numérique (IM) obtenue par diffraction d'électrons rétrodiffusés résultant d'un bombardement de ladite zone métallique avec un faisceau d'électrons balayant ladite zone métallique. 4. Procédé selon la revendication 3, dans lequel l'élaboration de ladite information d'identification comprend une élaboration d'une information numérique à partir d'éléments remarquables (GR, JG) de ladite au moins une image numérique. 5. Procédé selon la revendication 4, dans lequel les éléments remarquables comprennent des caractéristiques relatives aux grains (GR) et aux joints de grains (JG) de la structure de ladite zone métallique. 6. Procédé selon l'une des revendications 3 à 5, dans lequel l'élaboration de ladite information d'identification comprend une élaboration d'une information numérique à partir de plusieurs images numériques différentes (IM1, IM2) correspondant à ladite zone métallique. 7. Procédé selon l'une des revendications précédentes, dans lequel le produit comprenant plusieurs zones métalliques, le procédécomprenant une détermination d'au moins deux empreintes respectivement représentatives des structures granulaires d'au moins deux zones métalliques différentes (ZM1, ZM2) et une élaboration de l'information d'identification dudit produit à partir desdites empreintes. 8. Procédé selon l'une des revendications 3 à 5, prise en combinaison avec la revendication 7, dans lequel l'élaboration de ladite information d'identification (Id) comprend une élaboration d'une information numérique à partir de plusieurs images numériques différentes correspondant à une même zone métallique et/ou à des zones métalliques différentes. 9. Procédé selon l'une des revendications précédentes, dans lequel le circuit intégré comprend un niveau de métallisation supérieur (M4), et la ou les zones métalliques comprennent au moins une région métallique située audit niveau de métallisation supérieur. 10. Procédé selon la revendication 9, dans lequel ledit niveau de métallisation supérieur comprend des plots de contact (PLT1, PLT2) électriquement connectés aux composants du circuit intégré et au moins un plot métallique électriquement inactif (PLT3) de forme analogue auxdits plots de contact, et ladite au moins une région métallique comprend une partie au moins d'au moins un plot de contact et/ou une partie au moins d'au moins un plot métallique. 11. Procédé selon la revendication 9 ou 10 prise en combinaison avec la revendication 3, dans lequel la surface de ladite au moins une région métallique est inférieure à la surface de la fenêtre de balayage (FN) dudit faisceau d'électrons. 12. Procédé selon l'une des revendications précédentes, dans lequel la détermination de la ou des empreintes est effectuée avant mise en boîtier (90) du circuit intégré. 13. Procédé de vérification de l'authenticité d'un circuit intégré dont la ou les empreintes ont été obtenues par le procédé selon l'une des revendications précédentes, comprenant une lecture (97) du contenu de ladite mémoire non volatile (NVM). 14. Procédé selon la revendication 13, comprenant en outre une comparaison (98) dudit contenu avec l'information d'identification stockée dans ladite mémoire externe (MM). 15. Procédé selon la revendication 13 ou 14, comprenant en outre une ouverture (93) du boîtier de façon à découvrir la ou les zones métalliques, une détermination (94) d'une ou de nouvelles empreintes représentatives de la ou des structures granulaires de la ou des zones métalliques découvertes, une élaboration d'une nouvelle information d'identification (Id2) dudit circuit intégré à partir de la ou des nouvelles empreintes, et une comparaison (96) de ladite information d'identification (Id) et de ladite nouvelle information d'identification (Id2). 16. Circuit intégré, comprenant une mémoire non volatile (NVM) contenant une information d'identification (Id) représentative de la structure granulaire d'au moins une zone métallique (ZM) formée lors de la fabrication du circuit intégré.