FR 2964274 A1 20120302 FR 1056791 A 20100826 B10480 - 10-GR1-178 1 CONVERTISSEUR À DÉCOUPAGE Domaine de l'invention La présente invention concerne les convertisseurs à découpage. Elle vise notamment à améliorer le rendement en puissance et la tenue en tension d'un convertisseur à découpage. Exposé de l'art antérieur La figure 1 est un schéma électrique d'un convertisseur à découpage abaisseur de tension, adapté à convertir une tension d'entrée continue VIN en une tension de sortie continue VOUT de plus faible valeur. Un tel convertisseur est souvent désigné dans la technique par les termes "convertisseur Buck". Le convertisseur de la figure 1 comprend un transistor MOS à canal P 1 et un transistor MOS à canal N 2, en série entre des bornes haute A et basse B (ou borne de masse) d'une source de tension 5, par exemple une batterie, délivrant la tension d'entrée VIN. Les sources (S) des transistors 1 et 2 sont respectivement reliées aux bornes A et B, et les drains (D) des transistors 1 et 2 sont reliés à un noeud commun C. Une inductance 7 et un condensateur 9 sont reliés en série entre le noeud C et la borne B. La tension de sortie VOUT du convertisseur est disponible aux bornes du condensateur 9, c'est-à-dire entre une B10480 - 10-GR1-178 2 borne haute de sortie E, commune à l'inductance 7 et au condensateur 9, et la borne basse B. Les grilles des transistors 1 et 2 sont respectivement adaptées à recevoir des signaux de commande VG1 et VG2. Les transistors 1 et 2 sont ici utilisés en tant que commutateurs ou transistors de découpage. La régulation de la tension de sortie VOUT est assurée en commutant le noeud C (via les transistors 1 et 2) entre un premier état, relié à la borne haute A, et un second état, relié à la borne basse B, à une certaine fréquence appelée fréquence de découpage. Pendant des premières phases de fonctionnement, dites phases de charge, les transistors 1 et 2 sont respectivement fermé (passant) et ouvert (bloqué), c'est-à-dire que le noeud C est relié à la borne A. Le courant dans l'inductance 7 croît. L'inductance 7 stocke temporairement une partie de l'énergie fournie par la source de tension 5, tandis que le condensateur 9 se charge. Pendant des secondes phases de fonctionnement, dites phases de décharge, les transistors 1 et 2 sont respectivement ouvert (bloqué) et fermé (passant), c'est-à-dire que le noeud C est relié à la borne B. L'inductance 7 se comporte comme un générateur de courant, limitant la vitesse de décharge du condensateur 9. Si le convertisseur travaille à fréquence constante et en mode de conduction continue (c'est-à-dire que le courant qui traverse l'inductance 7 ne s'annule jamais), la tension de sortie VOUT reste sensiblement constante, proche de a * VIN, où a est le rapport cyclique entre le temps de fermeture du transistor 1 et la période complète du cycle de commutations. Les transistors de commutation 1 et 2 sont dimensionnés pour permettre la circulation des courants de charge et de décharge du convertisseur. D'autres transistors, non représentés, généralement plus petits, peuvent être prévus pour établir les signaux de commande VG1 et VG2 des transistors 1 et 2. B10480 - 10-GR1-178 3 Les transistors de commutation 1 et 2 ne doivent jamais être fermés en même temps, ce qui reviendrait à court-circuiter la source de tension d'entrée 5. Les figures 2A et 2B sont des chronogrammes illustrant l'évolution, dans un mode de fonctionnement normal, des signaux de commande VG1 et VG2 des transistors 1 et 2 de commutation du convertisseur de la figure 1. Pendant une première phase de fonctionnement (phase de charge), entre un instant tO et un instant tl postérieur à l'instant tO, les signaux VG1 et VG2 sont à des valeurs basses, respectivement VG1L et VG2L, maintenant les transistors 1 et 2 respectivement fermé et ouvert. A l'instant tl, le signal VG1 passe à une valeur haute VG1H, entraînant l'ouverture du transistor 1. A un instant t2, peu après l'instant tl, le signal VG2 passe à une valeur haute VG2H, entraînant la fermeture du transistor 2. Pendant une seconde phase de fonctionnement (phase de décharge), entre l'instant t2 et un instant t3 postérieur à l'instant t2, les signaux VG1 et VG2 sont à des valeurs hautes, VG1H et VG2H, maintenant les transistors 1 et 2 respectivement ouvert et fermé. A l'instant t3, le signal VG2 passe à une valeur basse VG2L, entraînant l'ouverture du transistor 2. A un instant t4, peu après l'instant t3, le signal VG1 passe à une valeur basse VG1L, entraînant la fermeture du transistor 1, et le cycle de commutations recommence à nouveau. Les phases intermédiaires tl-t2 et t3-t4 pendant lesquelles les transistors 1 et 2 sont tous deux ouverts sont relativement brèves, mais sont nécessaires pour garantir que, lors des transitions entre les phases de charge (t0-t1) et de décharge (t2-t3), les transistors 1 et 2 ne soient jamais fermés en même temps, ce qui reviendrait à court-circuiter la source 5. Pour assurer la continuité du courant entre les phases intermédiaires (tl-t2, t3-t4) et les phases de charge et de B10480 - 10-GR1-178 4 décharge (t0-t1, t2-t3), il est prévu une diode de roue libre 11 (figure 1) en direct entre les bornes B et C. La diode 11 est par exemple la diode interne source-drain du transistor 2, la source du transistor 2 étant reliée au substrat de ce transistor. Pendant les phases de charge tO-tl, la diode 11, polarisée en inverse, est non passante. Pendant les phases de décharge t2-t3, le transistor 2, en parallèle de la diode 11, est fermé (passant). Le courant de décharge circule donc à travers le transistor 2 qui offre un chemin de conduction à plus faible chute de tension que la diode 11. En revanche, pendant les phases intermédiaires tl-t2 et t3-t4, le transistor 2 est ouvert (non passant), et un 15 courant de décharge circule à travers la diode 11. Un inconvénient d'un tel convertisseur réside dans la quantité d'énergie non négligeable dissipée dans la diode 11 pendant les phases intermédiaires tl-t2 et t3-t4, entraînant une dégradation du rendement en puissance du convertisseur. A l'état 20 passant, les transistors 1 et 2 présentent par exemple une chute de tension de l'ordre de 0,01 à 0,2 V et dissipent une quantité d'énergie négligeable. En revanche, à l'état passant, la diode 11 présente une chute de tension de l'ordre de 0,6 à 0,8 V et dissipe une quantité d'énergie significative. 25 De plus, lorsqu'un courant de décharge circule dans le convertisseur, une chute de tension plus importante entre les bornes B et C implique que le transistor 1 (non passant) doit tenir une tension plus importante. Un inconvénient du convertisseur décrit en relation avec les figures 1 à 2B réside 30 dans le stress subi par le transistor 1 pendant les phases intermédiaires tl-t2 et t3-t4, lié à la chute de tension relativement importante (de l'ordre de 0,6 à 0,8 V) entre le bornes B et C (diode 11). Par ailleurs, dans un circuit intégré, la conduction à 35 travers une jonction PN (diode 11) introduit inévitablement un B10480 - 10-GR1-178 risque de déclenchement d'un éventuel transistor bipolaire parasite, pouvant conduire à dégrader encore le rendement en puissance, voire à une situation de blocage (latch-up). Résumé 5 Ainsi, un objet d'un mode de réalisation de la présente invention est de prévoir un convertisseur à découpage palliant au moins en partie certains des inconvénients des convertisseurs actuels. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel convertisseur présentant un meilleur rendement en puissance que les convertisseurs actuels. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel convertisseur facile à réaliser. Ainsi, un mode de réalisation de la présente invention prévoit un convertisseur à découpage comprenant des premier et second transistors de découpage, et des moyens de commande pour : maintenir les premier et second transistors respectivement fermé et ouvert pendant des premières phases de fonctionnement ; maintenir les premier et second transistors respectivement ouvert et fermé pendant des secondes phases de fonctionnement ; et appliquer un potentiel intermédiaire sur la grille du second transistor pendant des phases intermédiaires comprises entre les premières et secondes phases, ce potentiel intermédiaire étant proche de la tension de seuil du second transistor. Selon un mode de réalisation de la présente invention, les premier et second transistors sont respectivement un transistor MOS à canal P et un transistor MOS à canal N, en série entre des bornes haute et basse du convertisseur. Selon un mode de réalisation de la présente invention, le potentiel intermédiaire est inférieur de 50 à 150 mV à la tension de seuil du second transistor. Selon un mode de réalisation de la présente invention, les phases intermédiaires ont une durée comprise entre 1 et 10% 35 de la période complète du cycle de découpage. B10480 - 10-GR1-178 6 Selon un mode de réalisation de la présente invention, les moyens de commande mentionnés ci-dessus comprennent : un premier commutateur pour relier la grille du premier transistor à une borne d'un premier potentiel pendant les premières phases, et à une borne d'un second potentiel pendant les secondes phases et les phases intermédiaires ; un second commutateur pour relier la grille du second transistor à une borne d'un troisième potentiel pendant les premières phases, à une borne d'un quatrième potentiel pendant les secondes phases, et à un noeud intermédiaire pendant les phases intermédiaires ; et des moyens pour appliquer le potentiel intermédiaire sur le noeud intermédiaire pendant les phases intermédiaires. Selon un mode de réalisation de la présente invention, les moyens d'application du potentiel intermédiaire comprennent un transistor monté en diode, polarisé par une source de courant. Selon un mode de réalisation de la présente invention, le convertisseur à découpage est connecté en abaisseur de tension. Selon un mode de réalisation de la présente invention, le convertisseur à découpage est connecté en élévateur de tension. Selon un mode de réalisation de la présente invention, le convertisseur à découpage est connecté en amplificateur de 25 classe D. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif 30 en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, est un schéma électrique d'un convertisseur à découpage abaisseur de tension ; les figures 2A et 2B, précédemment décrites, sont des chronogrammes illustrant l'évolution des signaux de commande des B10480 - 10-GR1-178 7 transistors de commutation dans un convertisseur à découpage abaisseur de tension ; les figures 3A et 3B sont des chronogrammes illustrant l'évolution des signaux de commande des transistors de commutation dans un mode de réalisation d'un convertisseur à découpage abaisseur de tension ; la figure 4 est un schéma électrique d'un exemple de réalisation d'un convertisseur à découpage abaisseur de tension ; la figure 5 est un schéma électrique d'une variante de réalisation du convertisseur de la figure 4 ; et la figure 6 est un schéma électrique d'une variante de réalisation du convertisseur de la figure 5. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. Les figures 3A et 3B sont des chronogrammes illustrant l'évolution des signaux de commande VG1 et VG2 des transistors de commutation dans un exemple de réalisation d'un convertisseur à découpage abaisseur de tension. On considère ici un convertisseur du type décrit en relation avec la figure 1, mais dans lequel les transistors 1 et 2 de commutation sont commandés selon une séquence différente de celle décrite en relation avec les figures 2A et 2B. On propose ici, pendant des phases intermédiaires tl- t2 et t3-t4, entre des phases de charge t0-t1 et de décharge t2- t3 du convertisseur, de polariser la grille du transistor 2 non pas à une valeur basse VG2L comme cela a été décrit en relation avec la figure 2B, mais à une valeur intermédiaire VG2TH - AV légèrement inférieure à la tension de seuil VG2TH du transistor 2. Lorsque la grille du transistor 2 est maintenue à un niveau proche de sa tension de seuil, pour une tension positive entre son drain (D), c'est-à-dire le noeud C, et sa source (8), c'est-à-dire la borne B, le transistor 2 reste non passant. Par B10480 - 10-GR1-178 8 contre, si le potentiel du noeud C devient inférieur au potentiel de la borne B, le noeud C devient la source du transistor 2. La tension grille-source du transistor 2 devient alors égale au potentiel VG2TH - AV de polarisation de la grille du transistor 2 plus la tension entre la borne B et le noeud C. Par conséquent, si la tension entre la borne B et le noeud C dépasse AV, le transistor 2 entre en conduction. Ainsi, le transistor 2 se comporte comme un redresseur passif à faible chute de tension. Pendant une première phase de fonctionnement (phase de charge), entre un instant tO et un instant tl postérieur à l'instant tO, les signaux VG1 et VG2 sont à des valeurs basses, respectivement VG1L et VG2L, maintenant les transistors 1 et 2 respectivement fermé et ouvert. A l'instant tl, le signal VG1 est mis à une valeur haute VG1H, entraînant l'ouverture du transistor 1, et le signal VG2 est mis à la valeur intermédiaire VG2TH - AV. Le transistor 2 est alors bloquant pour une tension C-B positive, permettant d'éviter un éventuel court-circuit de la source de tension 5 en cas d'ouverture tardive du transistor 1. En revanche, dès que le transistor 1 s'ouvre, pour assurer la continuité du courant dans l'inductance 7, un courant de décharge tend à circuler dans le convertisseur. Ce courant tend à circuler de la masse B vers le noeud C, le potentiel du noeud C devenant alors inférieur au potentiel de la borne de masse B. Le transistor 2 s'autodéclenche sous l'effet de ce courant. Le transistor 2 constitue alors pour le courant de décharge un chemin de conduction présentant une chute de tension nettement moins importante que la chute de tension de la diode 11 de la figure 1. A titre d'exemple, pendant la phase intermédiaire tl-t2, la chute de tension entre le noeud C et la borne B est de l'ordre de 0,2 à 0,4 V, contre 0,6 à 0,8 V dans le cas décrit en relation avec les figures 2A et 2B. La quantité d'énergie dissipée pendant cette phase intermédiaire est donc réduite, de même que le stress subi par le transistor 1. B10480 - 10-GR1-178 9 A un instant t2, peu après l'instant t1, le signal VG2 passe à une valeur haute VG2H, entraînant la fermeture complète du transistor 2. La chute de tension aux bornes du transistor 2 est alors de l'ordre de 0,01 à 0,2 V. Pendant une seconde phase de fonctionnement (phase de décharge), entre l'instant t2 et un instant t3 postérieur à l'instant t2, les signaux VG1 et VG2 sont à des valeurs hautes, VG1H et VG2H, maintenant les transistors 1 et 2 respectivement ouvert et fermé. A l'instant t3, le signal VG2 est mis à la valeur intermédiaire VG2TH - AV. Le transistor 2 reste alors passant pour une tension B-C positive, permettant d'assurer la continuité du courant de décharge tout en réduisant la quantité d'énergie dissipée par rapport à un convertisseur du type décrit en relation avec les figures 1 à 2B. En revanche, le transistor 2 devient non passant pour une tension C-B positive. A un instant t4, peu après l'instant t3, le signal VG1 est mis à une valeur basse VG1L, entraînant la fermeture du transistor 1, et le signal VG2 est mis à une valeur basse VG2L, entraînant l'ouverture du transistor 2. Le cycle de commutations recommence à nouveau. Le mode de commande proposé permet de réduire la puissance dissipée pendant les phases intermédiaires tl-t2 et t3-t4, et donc d'améliorer le rendement du convertisseur. Selon un autre avantage, pendant les phases intermédiaires, dès que le transistor 2 entre en conduction, il ne circule plus de courant dans la diode 11. Le risque de déclenchement d'un éventuel transistor bipolaire parasite dans le circuit est donc fortement réduit. La valeur intermédiaire VG2TH - AV de polarisation de la grille du transistor 2 pendant les phases tl-t2 et t3-t4 est comprise entre les valeurs de commande haute VG2H et basse VG2L du transistor 2. A titre d'exemple, pour un transistor 2 dont la tension de seuil VG2TH est comprise entre 0,3 et 0,8 V, on prévoit une valeur intermédiaire de polarisation VG2TH - AV B10480 - 10-GR1-178 10 inférieure de 50 à 150 mV à la tension de seuil. Par ailleurs, si le convertisseur travaille à une fréquence de découpage comprise entre 10 et 100 MHz, la période complète du cycle de commutations (t0-t4) est comprise entre 10 et 100 ns. On prévoit alors par exemple que les phases intermédiaires tl-t2 et t3-t4 pendant lesquelles le potentiel de grille du transistor 2 est maintenu à la valeur intermédiaire VG2TH - AV aient une durée de l'ordre de 1 à 5 ns. Plus généralement, on prévoit que les phases intermédiaires aient une durée de l'ordre de 1 à 10% de la période complète du cycle de commutations. L'invention ne se restreint toutefois pas à ce cas particulier. La figure 4 est un schéma électrique représentant de façon simplifiée un exemple de réalisation d'un convertisseur à découpage abaisseur de tension. Le convertisseur de la figure 4 reprend les éléments du convertisseur de la figure 1, et comprend en outre des moyens pour commander les transistors de commutation 1 et 2 selon une séquence du type décrit en relation avec les figures 3A et 3B. Un commutateur 41 est prévu pour relier la grille du transistor 1 à un noeud ou rail de potentiel bas VG1L pendant les phases de charge t0-t1 ; et à un noeud ou rail de potentiel haut VG1H (ici le noeud A) pendant les phases intermédiaires et de décharge t1-t4. Un commutateur 42 est prévu pour relier la grille du transistor 2 à un noeud ou rail de potentiel bas VG2L (ici le noeud B) pendant les phases de charge t0-t1 ; à un noeud ou rail de potentiel haut VG2H pendant les phases de décharge t2-t3 ; et à un noeud intermédiaire F pendant les phases intermédiaires tlt2 et t3-t4. Un interrupteur 45, une source de courant 47, et un transistor MOS à canal N 49 sont connectés en série entre les bornes A et B. La source (S) du transistor 49 est reliée à la borne B, et le drain (D) du transistor 49 est relié à la source de courant 47. Le transistor 49 est monté en diode (grille-drain reliés) et la grille du transistor 49 est reliée au noeud F. B10480 - 10-GR1-178 11 Pendant les phases intermédiaires tl-t2 et t3-t4, l'interrupteur 45 est fermé, et un courant constant est imposé par la source 47 dans la diode 49. Il s'établit un potentiel au noeud F, dont la valeur est liée à la valeur du courant imposé par la source 47. Le courant imposé est choisi tel que le potentiel du noeud F s'établit à la valeur intermédiaire visée VG2TH - AV. La figure 5 est un schéma électrique d'une variante de réalisation du convertisseur à découpage abaisseur de tension de la figure 4. Dans cette variante, le potentiel intermédiaire VG2TH - AV est appliqué à la grille du transistor 2 avec une impédance basse. Ceci permet une commande plus efficace du transistor 2, et notamment un établissement plus rapide du potentiel de commande sur la grille du transistor 2. Le convertisseur de la figure 5 reprend des éléments du convertisseur de la figure 4, et diffère de ce convertisseur uniquement par les moyens utilisés pour générer le potentiel intermédiaire VG2TH - AV sur le noeud F. Un interrupteur 51 et deux transistors MOS à canal N 52 et 53 sont reliés en série entre les bornes A et B. Le drain (D) du transistor 52 et la source (S) du transistor 53 sont respectivement reliés à l'interrupteur 51 et à la borne B. La source (S) du transistor 52, le drain (D) du transistor 53, et la grille du transistor 53 sont reliés au noeud F. En outre, une source de courant 54 et deux transistors MOS à canal N 55 et 56 sont reliés en série entre les bornes A et B. Le drain (D) du transistor 55 et la source (S) du transistor 56 sont respectivement reliés à la source de courant 54 et à la borne B. La source (S) du transistor 55 et le drain (D) du transistor 56 sont reliés à la grille du transistor 56. De plus, le drain (D) et la grille du transistor 55 sont reliés à la grille du transistor 52. Pendant les phases intermédiaires tl-t2 et t3-t4, l'interrupteur 51 est fermé. Un courant constant est imposé par la source 54 dans le transistor 55, et il s'établit un potentiel B10480 - 10-GR1-178 12 au noeud F, dont la valeur est liée à la valeur du courant imposé par la source 54. Le courant imposé est choisi tel que le potentiel du noeud F s'établit à la valeur intermédiaire visée VG2TH - AV. La figure 6 est un schéma électrique d'une variante de réalisation du convertisseur à découpage abaisseur de tension de la figure 5. Le convertisseur de la figure 6 reprend les éléments du convertisseur de la figure 5. Toutefois, à la différence du convertisseur de la figure 5, la grille et le drain du transistor 53 ne sont pas directement connectés entre eux, mais sont reliés par l'intermédiaire d'un interrupteur 61. De plus un interrupteur 63 est prévu entre la grille du transistor 53 et une borne ou rail de potentiel haut VG2H. Pendant les phases de charge tO-tl, la grille du transistor 1 est mise à un potentiel bas VG1L via le commutateur 41, et la grille du transistor 2 est reliée au noeud F via le commutateur 42. Par ailleurs, les interrupteurs 61 et 63 sont respectivement ouvert et fermé, de façon que le transistor 53 soit rendu passant. Le noeud F est alors à un potentiel bas, sensiblement égal au potentiel de la borne B, maintenant le transistor 2 ouvert. Pendant les phases de décharge t2-t3, la grille du transistor 1 est mise à un potentiel haut via le commutateur 41, et la grille du transistor 2 est mise à un potentiel haut via le commutateur 42. Pendant les phases intermédiaires t1-t2 et t3-t4, la grille du transistor 1 est mise à un potentiel haut via le commutateur 41, et la grille du transistor 2 est reliée au noeud F via le commutateur 42. Par ailleurs, les transistors 61 et 63 sont respectivement fermé et ouvert. Le fonctionnement est alors identique au cas de la figure 5. L'interrupteur 51 est fermé et le potentiel intermédiaire VG2TH - AV s'établit au noeud F. Cette variante permet de minimiser la taille du commutateur 42 en utilisant le transistor 53 pour assurer certains changements d'état. B10480 - 10-GR1-178 13 A titre de variante, on pourra remplacer les commutateurs 61 et 63 par un seul commutateur entre la borne de potentiel haut VG2H et le noeud F. Par ailleurs, on pourra aussi prévoir une connexion permanente entre la grille du transistor 2 et le noeud F, et un commutateur 42 à deux états (ouvert et fermé) entre le noeud F et la borne de potentiel haut VG2H, les commutateurs 42, 51 et 61 permettant alors de commander les différentes phases de fonctionnement. Plus généralement, l'homme de l'art saura utiliser tout moyen adapté pour commander les transistors de commutation d'un convertisseur à découpage selon une séquence du type décrit en relation avec les figures 3A et 3B. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications 15 apparaîtront à l'homme de l'art. En particulier, l'invention a été décrite en considérant, à titre d'exemple, un convertisseur à découpage abaisseur de tension. Elle ne se restreint toutefois pas à ce cas particulier. L'homme de l'art saura adapter le 20 fonctionnement proposé à tout type de convertisseur à découpage dans lequel la régulation d'un signal de sortie est assurée en commutant un noeud d'un circuit électrique entre des premier et second états. A titre d'exemple, l'homme de l'art saura adapter la solution proposée à un convertisseur à découpage élévateur de 25 tension (convertisseur Boost) ou à un amplificateur de classe D. En outre, l'invention ne se restreint pas aux exemples décrits ci-dessus dans lesquels les transistors de commutation, ou transistors de découpage, sont un transistor MOS à canal P en série avec un transistor MOS à canal N entre des bornes haute et 30 basse du convertisseur. L'homme de l'art saura adapter la solution proposée à d'autres configurations. Les niveaux haut, bas et intermédiaire des signaux de commande VG1 et VG2 des transistors de commutation seront alors adaptés en conséquence. De plus, l'invention ne se restreint pas aux exemples 35 numériques mentionnés ci-dessus à titre d'exemple. En parti- B10480 - 10-GR1-178 14 culier, l'homme de l'art saura mettre en oeuvre le fonctionnement recherché quelle que soit la fréquence de découpage du convertisseur, et quelles que soient les tensions de seuil des transistors de commutation 1 et 2. REVENDICATIONS1. Convertisseur à découpage comprenant des premier (1) et second (2) transistors de découpage, et des moyens de commande pour : maintenir les premier et second transistors respectivement fermé et ouvert pendant des premières phases de fonctionnement (t0-t1) ; maintenir les premier et second transistors respectivement ouvert et fermé pendant des secondes phases de fonctionnement (t2-t3) ; et appliquer un potentiel intermédiaire (VG2TH - AV) sur la grille du second transistor pendant des phases intermédiaires (tl-t2, t3-t4) comprises entre les premières et secondes phases, ledit potentiel intermédiaire étant proche de la tension de seuil (VG2TH) du second transistor. 2. Convertisseur selon la revendication 1, dans lequel les premier et second transistors sont respectivement un transistor MOS à canal P et un transistor MOS à canal N, en série entre des bornes haute (A) et basse (B) du convertisseur. 3. Convertisseur selon la revendication 2, dans lequel ledit potentiel intermédiaire est inférieur de 50 à 150 mV à la tension de seuil (VG2TH) du second transistor. 4. Convertisseur selon l'une quelconque des revendications 1 à 3, dans lequel lesdites phases intermédiaires (tl-t2, t3-t4) ont une durée comprise entre 1 et 10% de la 25 période complète du cycle de découpage. 5. Convertisseur selon l'une quelconque des revendications 1 à 4, dans lequel lesdits moyens de commande comprennent : un premier commutateur (41) pour relier la grille du 30 premier transistor à une borne d'un premier potentiel (VG1L) pendant les premières phases (t0-t1), et à une borne (A) d'un second potentiel (VG1H) pendant les secondes phases (t2-t3) et les phases intermédiaires (tl-t2, t3-t4) ;B10480 - 10-GR1-178 16 un second commutateur (42) pour relier la grille du second transistor à une borne (B) d'un troisième potentiel (VG2L) pendant les premières phases (t0-t1), à une borne d'un quatrième potentiel (VG2H) pendant les secondes phases (t2-t3), et à un noeud intermédiaire (F) pendant les phases intermédiaires (tl-t2, t3-t4) ; et des moyens pour appliquer ledit potentiel intermédiaire (VG2TH - AV) sur le noeud intermédiaire (F) pendant les phases intermédiaires (tl-t2, t3-t4). 6. Convertisseur selon la revendication 5, dans lequel lesdits moyens d'application du potentiel intermédiaire comprennent un transistor (49) monté en diode, polarisé par une source de courant (4 7) . 7. Convertisseur à découpage selon l'une quelconque des revendications 1 à 6, connecté en abaisseur de tension. 8. Convertisseur à découpage selon l'une quelconque des revendications 1 à 6, connecté en élévateur de tension. 9. Convertisseur à découpage selon l'une quelconque des revendications 1 à 6, connecté en amplificateur de classe D.