FR 2962807 A1 20120120 FR 1003003 A 20100716 DISPOSITIF DE MISE EN EVIDENCE DE NANO COUPURES DANS DES VIAS D'UN CIRCUIT IMPRIME Le domaine de l'invention est celui de la maîtrise et de la réduction des risques de coupures dans les interconnexions des circuits imprimés et des cartes électroniques, ces coupures pouvant être très fugitives et ne durer qu'environ 20 ns. Ces coupures peuvent notamment être engendrées par des micro défauts ou micro fissures au niveau de ces interconnexions. Les cartes imprimées utilisées pour la réalisation des circuits électroniques comportent des trous ou « vias » métallisés nécessaires aux connexions des différentes équipotentielles entre elles, permettant ainsi le dialogue des différents composants et des fonctions électroniques associées. Classiquement, le procédé de réalisation de ces trous métallisés dans un circuit imprimé nu comporte cinq étapes principales qui sont détaillées sur la figure 1. Dans une première étape, on dépose sur le circuit imprimé 1 un adhésif « sensibilisé » 2, dans une seconde étape, on perce ou on poinçonne le circuit 1 pour former les trous 3, on réalise ensuite un transfert d'images aux endroits 4 qui ne seront pas métallisés, après conditionnement du matériau, on dépose le métal 5 (en gris sur la figure 1), généralement du cuivre aux emplacements laissés libres par le transfert d'images. Enfin, dans une cinquième et dernière étape, on élimine le transfert 4, seules les parties métallisées 5 subsistent alors, en particulier les bords et l'intérieur du trou 3. Pendant ces différentes étapes, différents incidents peuvent se produire venant fragiliser la métallisation des trous, comme un mauvais décapage des résines photosensibles encore appelé « stripping » et/ou une mauvaise pénétration de la métallisation à l'intérieur des trous, phénomènes liés au ratio élevé diamètre des trous sur épaisseur de la carte, ce ratio étant typiquement supérieur à 6. Comme on le voit sur le schéma de droite de la figure 2, une mauvaise pénétration du cuivre donne une épaisseur de métallisation irrégulière, trop faible par endroit (zone 51 de la figure 2) et bien inférieure à celle que l'on obtient en surface (zone 52 de la figure 2). Une fois les trous 3 réalisés, les « pattes » des différents composants électroniques sont ensuite brasées sur les plages de report. Lors de cette phase, une dilatation du circuit imprimé peut amener des contraintes thermomécaniques sur la longueur du fût métallisé. Là encore, différents incidents peuvent se produire venant altérer la métallisation des trous. Ainsi, les circuits imprimés qui sont généralement des matériaux composites stratifiés constitués de résine et d'une armature sont sensibles à l'humidité et aux pollutions liées aux différents agents chimiques utilisés lors du processus de fabrication. L'humidité et les pollutions venant de l'environnement extérieur vont avec le temps, suite à des phénomènes physico-chimiques, pénétrer au coeur du stratifié jusqu'à provoquer, dans les trous métallisés, un phénomène de dégazage pouvant amener des ruptures de l'intégrité de la métallisation. En effet, l'humidité et les pollutions prisonnières dans la matière du circuit imprimé engendrent des zones de pression. Celle-ci augmente sous l'effet de la température lors des phases de brasage au four. Dans ce cas, des bulles de vapeur peuvent se former dans l'alliage liquide et y produire des défauts pouvant se présenter sous différentes formes telles que des cratères ou des cavités. Ce phénomène n'est pas limité à l'humidité. D'autres produits chimiques, présents lors des processus de fabrication, peuvent également dégazer, par exemple les produits de décomposition, les produits de nettoyages salins, les résidus de solvants,.... La figure 3 illustre ce phénomène. Sur cette figure, on a représenté la brasure 7 entourant une patte 6 d'un composant électronique. Celle-ci est disposée dans le trou 3 du circuit 1. Cette brasure 7 n'est pas homogène et comporte de nombreux manques 71. Lors de ces mêmes phases de report, le circuit subit des contraintes thermomécaniques fortes qui peuvent précipiter ces défauts. Ce problème est illustré en figure 4. Cette figure comporte trois schémas représentant le trou 3 métallisé avant brasage (schéma du haut), pendant le brasage (schéma du centre) et enfin, après le brasage (schéma du bas). Avant le brasage, la couche de métal 5, en l'occurrence du cuivre, dans le trou est homogène et solidaire des parois du trou. Pendant le brasage au moyen d'un alliage métallique 7, la dilatation du matériau composant le circuit est supérieure à celle du cuivre. Soumis à cette contrainte thermique, le cuivre se décolle des parois du trou. Après brasage, l'alliage en se solidifiant maintient la pastille de cuivre dans la position de la déformation, le cuivre est alors décollé des parois, fragilisant la brasure et pouvant entraîner la rupture du contact électrique. Ces micro défauts peuvent être réversibles. En effet, à la température ambiante, la carte n'étant plus stressée revient à sa valeur initiale. Ces micro défauts ou micro fissures engendrés lors de la réalisation des circuits imprimés, ne sont pas détectables actuellement avec les tests existants. Ces défaillances n'engendrent pas nécessairement une panne de la fonction de la carte équipée, la coupure de très faible durée (de l'ordre de quelques nanosecondes) étant bien inférieure au temps de latence du produit. En revanche, durant la vie du produit qui peut atteindre 30 ans, la ~o carte électronique subira des stress : en température, lors par exemple de la phase de report des composants où l'on porte la température à 230°C en 20 s, en phase de déverminage haute performance de type « Qualmark » où la carte passe de -60°C à +80°C à raison de 15 2° par minute, et lors de son utilisation chez le client final. Ces stress ont pour effet d'aggraver ces fissures et les nanocoupures qui peuvent évoluer jusqu'à rendre patent le phénomène et ainsi engendrer un risque fonctionnel sur le produit. 20 Face à ces problèmes, les fabricants de circuits imprimés ont mis au point un certain nombre de tests et de contrôle, associés au circuit imprimé nu. Un premier test consiste à réaliser un « coupon » test comportant des trous métallisés. Ce coupon est ensuite coupé 25 longitudinalement au niveau des trous et inspecté visuellement pour déterminer si la métallisation des trous est correcte et conforme aux normes en vigueur. Un des défauts de cette méthode de contrôle est que l'inspection est faite à un certain stade de réalisation de la carte, principalement lors de la fabrication des circuits nus. Si des défauts latents sont provoqués lors de 30 la fabrication des cuivres, ils ne sont pas détectés et surviendront par la suite. II n'y pas à ce jour, de suivi de la variabilité, mesures encore appelées MDV, liée aux différents stress thermomécaniques apportés lors des phases de fabrication des circuits imprimés, des phases d'assemblage des composants et de regroupement des différentes cartes équipées composant 35 un produit fini qui subit des déverminages haute performance, déverminages réalisés par des machines de type « Qualmark » avec des gradients de températures élevés. Il est également possible de réaliser des tests électriques pour vérifier l'intégrité de la réalisation des cartes électroniques équipées. On vérifie ainsi, la conformité fonctionnelle de la carte équipée. On peut ainsi réaliser, des tests de continuité des lignes équipotentielles entre le point de départ et le point d'arrivée de chaque ligne, les points intermédiaires situés sur la ligne étant pris en compte, vérifier le bon fonctionnement des composants grâce aux TIS, acronyme de « Test ln Situ » ou fonctionnels de type JTAG, acronyme de « Joint Test Action Group ». Ce contrôle de continuité est effectué en faisant passer un courant dans la ligne contrôlée et en mesurant la résistance obtenue. On détecte ainsi les coupures dans la ligne ou dans l'équipotentielle. Il est également possible de réaliser des mesures d'isolement soit de lignes équipotentielles entre elles, soit de points isolés. Ce contrôle est effectué en appliquant une tension entre les points et/ou les lignes et en mesurant la résistance d'isolement qui doit être supérieure à celle du testeur. Cette dernière mesure permet la détection des courts-circuits et des défauts d'isolement. Ces différents tests électriques ont pour inconvénient de ne donner qu'une vue de l'état des cartes électroniques à un instant donné, c'est-à-dire en début de cycle de fabrication, ce qui ne permet pas de détecter les dérives et les dégradations éventuelles survenant lors des étapes du processus de réalisation du circuit. D'autre part, ces tests sont essentiellement binaires de type « GO-NOGO » (Cela va - Cela ne va pas), ne détectant ainsi que des anomalies flagrantes. Ainsi, des micro-ruptures de métallisation peuvent passer inaperçues, c'est-à-dire présenter un bon fonctionnement «GO » pendant les tests puis entraîner des défauts électriques lors du câblage de la carte ou pendant les phases d'intégration ou pendant les phases d'utilisation chez le client final. Aucun de ces tests ne permet de détecter des nano-coupures. L'invention est basée sur la détection de coupures fugitives liées à un défaut de la métallisation des vias, le temps de coupure pouvant ne durer que 20 ns. Ces coupures fugitives étant indétectables comme indiqué ci- dessus, il s'agit donc selon l'invention, de les mémoriser afin de les mettre en évidence. Plus précisément, l'invention a pour objet un dispositif électronique comprenant au moins un circuit imprimé comportant des trous métallisés ou « vias ». Il est principalement caractérisé en ce qu'il comporte au moins : - un circuit test de même nature et de même technologie que le circuit imprimé, qui comprend K traversées représentatives des trous métallisés d'interconnexions du circuit imprimé, lesdites traversées étant reliées entre elles par des liaisons métalliques, de faible impédance électrique de façon à former une chaîne encore appelée « Daisy Chain » dont l'impédance totale Zt est faible comparée à une impédance prédéterminée, - des moyens de détection d'une variation de Zt au-delà de K. Zvia, pendant une durée D Dl, Zvia étant l'impédance associée à une traversée, D1 étant supérieur ou égal à 15 ns, cette variation étant représentative d'une coupure fugitive de la chaîne pendant cette durée D, - des moyens de mémorisation pendant D2 de l'occurrence de cette 20 coupure fugitive, avec D2>D1, - des moyens de mise en évidence de cette coupure fugitive, D2 étant adapté à ces moyens de mise en évidence. Selon une caractéristique de l'invention, les moyens de détection 25 comportent un amplificateur opérationnel de temps de détection Dl et les moyens de mémorisation comportent un circuit RC de constante de temps D2. Avantageusement, le ratio diamètre des traversées sur épaisseur du circuit test est représentatif des trous métallisés de connexions 3o fonctionnels, c'est-à-dire que le ratio diamètre des traversées sur épaisseur du circuit test est sensiblement égal au ratio diamètre des trous métallisé d'interconnexion sur épaisseur du circuit imprimé, la densité de traversées étant sensiblement égale à celle des trous métallisés, le nombre de traversées du circuit de test étant préférentiellement compris entre 5% et 35 15% du nombre total de trous métallisés fonctionnels. Les moyens de mise en évidence d'une nano-coupure peuvent être une alarme de type visuel par exemple ou des moyens d'enregistrement de type TIS ou autres testeurs industriels. Dans un premier mode de réalisation, le circuit test est implanté 5 sur le circuit imprimé. Dans un second mode de réalisation, le circuit test est autonome et dédié au contrôle d'une pluralité de circuits imprimés. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non 10 limitatif et grâce aux figures annexées parmi lesquelles : La figure 1 déjà décrite représente schématiquement les différentes étapes de la métallisation d'un trou dans un circuit imprimé ; Les figures 2, 3 et 4 déjà commentées représentent schématiquement les différents défauts pouvant survenir au cours des 15 différentes étapes de la métallisation de ces trous ; La figure 5 représente schématiquement un exemple de dispositif selon l'invention ; La figure 6 représente un chronogramme d'une nano-coupure pour différents éléments du dispositif selon l'invention ; 20 La figure 7 représente schématiquement deux implantations possibles du circuit test. Le dispositif selon l'invention, décrit en relation avec la figure 5 comporte : un circuit test 11 de même nature que le circuit imprimé et comportant une pluralité de traversées 12. Les traversées sont reliées entre elles par des liaisons métalliques 13 de faible résistance électrique de façon à former une chaîne de test encore appelée « Daisy Chain » dont l'impédance n'affecte pas la mesure ; Une alimentation électrique 14 qui peut être limitée en courant par un limiteur 15 de façon à ne pas faire chauffer le circuit de test durant les mesures ; Des moyens de détection 10 d'une variation de la valeur de l'impédance électrique de la chaîne des traversées du circuit 25 30 35 test 11 par rapport à une valeur d'impédance de consigne, pendant une durée minimale Dl, cette variation étant représentative d'une nano-coupure du circuit de test ; Des moyens de mémorisation 21 de l'occurrence de cette nano-coupure ; Des moyens de mise en évidence par une alarme 22 déclenchée dès qu'une nano-coupure est détectée et/ou par des moyens d'enregistrement de ces nano-coupures en sortie de la carte électronique lors du monitorage en phase de production. Le circuit test 11 doit être représentatif du ou des circuits imprimés dont il assure le contrôle. II doit en particulier avoir subi le même cycle de fabrication et d'assemblage que la carte équipée. Les étapes de métallisation 15 que l'on cherche à contrôler doivent être parfaitement identiques à celles du circuit imprimé. Les traversées 12 doivent être représentatives des trous métallisés du circuit imprimé en particulier, le ratio diamètre des traversées sur épaisseur du circuit test doit être égal au ratio diamètre des trous 20 métallisés sur épaisseur du circuit imprimé tout en respectant également leurs densités. Le nombre de traversées représentatif du circuit test doit être compris entre 5% et 15% du nombre total de trous métallisés d'interconnexion, et préférentiellement le nombre de traversées du circuit test doit être égal à 10% du nombre total de trous métallisés. Les traversées sont 25 reliées entre elles par des liaisons métalliques 13, généralement en cuivre de fort diamètre de façon, d'une part que ces liaisons aient une résistance électrique négligeable devant celle des traversées et que, d'autre part, les micro-défauts de métallisation de ces liaisons n'aient pas d'influence sur les mesures. 30 Un circuit test a été réalisé. K vias ont été formés avec K=67, et e/d 6 (en l'occurrence e/d = 7), e étant l'épaisseur de métallisation du via et d l'épaisseur du circuit test ; on a comme impédance d'un via Zvia = 0,0037 Q et comme impédance totale théorique K Zvia = 0, 25 S2. Les différentes fonctions de détection 16, de mémorisation 17 et 35 d'alerte 22 peuvent être simples à réaliser comme on le verra plus loin. Ces 10 fonctions peuvent être connectées en continu au circuit de test 11, voire même être intégrées au circuit test ou au contraire être connectées uniquement au cours d'opérations de contrôle. Dans le montage de détection d'une nano-coupure 10, la chaîne de vias désignée Rvias, est insérée dans un pont de Wheatstone avec deux autres résistances fixes RI, R2 et une troisième résistance variable R3, de manière à pouvoir détecter une très faible variation de l'impédance de la chaîne de vias ; les impédances de ces trois résistances RI, R2 et R3 sont connues. Une résistance R4 dont l'impédance est connue, sert à ajuster la valeur de commutation du pont Wheatstone, à la valeur définie par R1-R2, car l'impédance Zt ou Zvias (-0,25ohm) est égale à une très faible valeur ohmique. Le seuil de détection est déterminé par les résistances RI et R2 de valeur 32,5 ohms avec une tolérance 0,1%. Le pont est alimenté par un régulateur 15 pour s'affranchir des variations induites par l'alimentation 14 du circuit. Le montage 10 comprend également un amplificateur opérationnel 16 connecté d'une part au point de jonction des résistances RI et R2, et d'autre part au point de jonction de Rvias et R3. On obtient ainsi en sortie de l'amplificateur opérationnel 16, une tension de sortie proportionnelle à la variation de l'impédance Zt de la chaîne des traversées au-dessus ou au-dessous d'une valeur théorique égale à K . Zvia, dans la mesure où cette variation a persisté pendant une durée D avec D>D1, D1 étant le temps de détection (« latch time » en anglais) de l'amplificateur opérationnel 16. En choisissant un amplificateur opérationnel tel que D1 soit égal à environ 20 ns, ce montage permet alors de détecter une variation de l'impédance Zt représentative d'une coupure du circuit de test ayant duré au moins D1, dite nano-coupure. Les moyens de mémorisation 21 de l'occurrence de cette nanocoupure sont principalement assurés par un circuit RC 17 (capacité et résistance en parallèle) simplement représenté sur la figure par une capacité et dont la constante de temps D2 (D2= RC) est choisie en fonction des moyens de mise en évidence choisis, en l'occurrence une alarme électronique visuelle 22. La durée D2 est indépendante de Dl. Ces moyens de mémorisation comportent également un deuxième amplificateur opérationnel 18. Dans la pratique, les fonctions de l'amplificateur opérationnel de détection 16 et de l'amplificateur opérationnel de mémorisation 18 peuvent être assurées par un seul amplificateur opérationnel à 8 pattes : 4 pattes pour la détection, 4 autres pour la mémorisation. L'alarme électronique 22 comprend par exemple une diode électroluminescente 23. Dès que le circuit RC 17 a mémorisé l'occurrence d'une coupure de durée minimale Dl, la diode 23 reliée au circuit RC par l'amplificateur opérationnel 18, s'allume pendant une durée D2, indiquant un dysfonctionnement de la chaîne de test. Bien entendu, il est également possible de la faire changer de couleur ou clignoter. Pour une alarme électronique à diode électroluminescente, on a typiquement D2 20 ms. Cette alarme visuelle peut être remplacée ou éventuellement complétée par une alarme sonore ou par des moyens d'enregistrement de ces nano-coupures, tels qu'utilisés par des TIS. Dans le cas de ces moyens d'enregistrement, D2 peut ne durer qu'environ 1 ps. Plus généralement, D2 est adaptée aux caractéristiques temporelles des moyens de mise en évidence. Est représenté sur la figure 6, un chronogramme d'une nanocoupure pour différents éléments des moyens de détection (Rvias, ampli opérationnel de détection) et en entrée de la diode. Dans le premier chronogramme, l'impédance Zt est supérieure à une valeur théorique égale à K. Zvia (0,25 SZ dans notre exemple) pendant une durée D supérieure ou égale à 20 ns, représentative d'une nano-coupure. Dans le deuxième chronogramme, l'amplificateur opérationnel 16 qui a une valeur de référence Vref (fixée à 650 V/2 dans notre exemple), réagit à cette variation d'impédance en variant d'une valeur Vsup à une valeur Vinf puis Vsup, en fonction de ses caractéristiques intrinsèques (hystérésis et pente liée à son temps de détection) : il ne réagit que si la variation de Zt dure plus que Dl (ici Dl = 20 ns). Sur le chronogramme suivant, est représenté le temps pendant lequel a été détectée cette nano-coupure, soit 20 ns. Enfin sur le dernier chronogramme, la constante de temps D2 du circuit RC est choisie pour que la diode reste allumée pendant une durée perceptible, soit environ 19 ms pour être détectée par l'oeil. Comme on le voit sur le schéma de gauche de la figure 7, le circuit test 11 peut être directement implanté sur le circuit ou sur la carte 1 dont il est chargé d'assurer le contrôle. Les avantages de cette méthode est que l'on est sûr que le circuit de test subit exactement les mêmes « contraintes » que la carte électronique qu'il contrôle, ces contraintes étant liées aux stress lors des phases de fabrication et d'assemblage des cartes équipées, ainsi que ceux apportés lors des phases de déverminage de type haute performance, durant la phase de production du produit fini qui peut être un calculateur électronique. Les différents éléments nécessaires à son ~o alimentation et aux mesures peuvent être communs avec ceux de la carte 1. L'inconvénient est que le circuit de contrôle Il occupe une certaine place sur le circuit imprimé 1. Le circuit de test 11 peut également être autonome et dédié à une pluralité de circuits ou de cartes électroniques 1 (schéma de droite de la figure 7). REVENDICATIONS1. Dispositif électronique comprenant au moins un circuit imprimé (1) comportant des trous métallisés ou « vias », caractérisé en ce qu'il comporte au moins : - un circuit test (11) de même nature et de même technologie que le circuit imprimé, qui comprend K traversées (12) représentatives des trous métallisés d'interconnexions du circuit imprimé, lesdites traversées étant reliées entre elles par des liaisons métalliques (13), de faible impédance électrique de façon à former une chaîne encore appelée « Daisy Chain » dont l'impédance totale Zt est faible comparée à une impédance prédéterminée, - des moyens de détection d'une variation de Zt au-delà de K. Z,ia, pendant une durée D Dl, Z,,;a étant l'impédance associée à une traversée, Dl étant supérieur ou égal à 15 ns, cette variation étant représentative d'une coupure fugitive de la « Daisy Chain » pendant cette durée D, - des moyens de mémorisation (21) pendant D2 de l'occurrence de cette coupure fugitive, avec D2>D1, - des moyens de mise en évidence (22) de cette coupure fugitive, D2 étant adapté à ces moyens de mise en évidence. 2. Dispositif électronique selon la revendication précédente, caractérisé en ce que les moyens de détection comportent un amplificateur opérationnel (16) de temps de détection Dl et en ce que les moyens de mémorisation (21) comportent un circuit RC (17) de constante de temps D2. 3. Dispositif électronique selon l'une des revendications précédentes, caractérisé en ce que le ratio diamètre des traversées sur épaisseur du circuit test est sensiblement égal au ratio diamètre des trous métallisés d'interconnexion sur épaisseur du circuit imprimé, la densité de traversées étant sensiblement égale à celle des trous métallisés, le nombre K de traversées du circuit test étant compris entre 5% et 15% du nombre total de trous métallisés d'interconnexion du circuit imprimé. 4. Dispositif électronique selon l'une des revendications précédentes, caractérisé en ce que le circuit test (11) est implanté sur le circuit imprimé. 5. Dispositif électronique selon l'une des revendications 1 à 3, caractérisé en ce que le circuit test (11) est autonome et dédié au contrôle d'une pluralité de circuits imprimés. 10 6. Dispositif électronique selon l'une des revendications précédentes, caractérisé en ce que les moyens de mise en évidence comportent une alarme (22), déclenchée dès qu'une coupure est détectée pendant D D1. 15 7. Dispositif électronique selon la revendication 6, caractérisé en ce que l'alarme est de type visuel (23). 8. Dispositif électronique selon l'une des revendications 1 à 5, caractérisé en ce que les moyens de mise en évidence comportent des 20 moyens d'enregistrement de la coupure fugitive.