FR 2965397 A1 20120330 FR 1057676 A 20100923 DESCRIPTION PROCÉDÉS DE FORMATION DE TROUS D'INTERCONNEXION À TRAVERS LA TRANCHE DANS DES STRUCTURES SEMI- CONDUCTRICES AU MOYEN DE MATÉRIAU SACRIFICIEL, ET STRUCTURES SEMI-CONDUCTRICES FORMÉES PAR DE TELS PROCÉDÉS DOMAINE TECHNIQUE DE L'INVENTION La présente invention se rapporte d'une façon générale à des procédés de formation de structures semi-conductrices comprenant des trous d'interconnexion à travers la tranche, et à des structures semi-conductrices formées par de tels procédés. ARRIÈRE-PLAN DE L'INVENTION Des structures semi-conductrices comprennent, et sont formées durant la fabrication de, dispositifs qui utilisent des matériaux semi-conducteurs (en d'autres termes, des dispositifs à semi-conducteurs) tels que, par exemple, des dispositifs de traitement de signaux électroniques, des dispositifs de mémoire, des dispositifs photoélectriques (par ex., des diodes électroluminescentes (LED), des diodes laser, des piles solaires, etc.), des dispositifs micro- et nano- électromécaniques, etc. Dans de telles structures semi-conductrices, il est souvent nécessaire ou souhaitable de coupler électriquement et/ou structurellement une structure semi-conductrice à un autre dispositif ou à une autre structure (par ex. une autre structure semi-conductrice). De tels procédés dans lesquels des structures semi-conductrices sont couplées à un autre dispositif ou à une autre structure sont souvent appelés « Procédés d'intégration à trois dimensions (3D) ». L'intégration 3D de deux structures semi-conductrices ou plus, peut présenter un certain nombre d'avantages dans des applications micro-électroniques. Par exemple, une intégration 3D de composants micro- électroniques peut conduire à une amélioration des performances électriques et à une diminution de la consommation d'énergie tout en réduisant la surface de l'empreinte du dispositif. Voir, par exemple, P. Garrou et autres, « The Handbook of 3D Integration » Wiley-VCH (2008). L'intégration 3D de structures sémi-conductrices peut se faire par la fixation d'une plaquette semi-conductrice sur une autre plaquette semi-conductrice ou plus (montage autrement dit « de plaquette sur plaquette » (D2D)), la fixation d'une plaquette semi-conductrice sur une tranche semi-conductrice ou plus (montage autrement dit « de plaquetté sur tranche » (D2W)) ainsi que par la fixation d'une tranche semi-conductrice sur une autre tranche semi-conductrice ou plus (montage autrement dit « de tranche sur tranche » (W2W)), ou par une combinaison de ces modes de fixation. Souvent, les plaquettes ou tranches semi-conductrices individuelles peuvent être relativement 35 minces et difficiles à manipuler avec un équipement k 2965397 prévu pour le traitement des plaquettes ou des tranches. C'est la raison pour laquelle des plaquettes ou des tranches dites « porteuses » peuvent être fixées aux plaquettes ou aux tranches actuelles qui 5 comprennent en elles les composants actifs et passifs de dispositifs à semi-conducteurs opérationnels. En règle générale, les plaquettes ou les tranches porteuses ne comprennent aucun des composants actifs ou passifs d'un dispositif à semi-conducteurs devant être 10 formé. Dans le présent document, de telles plaquettes ou tranches porteuses sont appelées des « substrats porteurs ». Les substrats porteurs augmentent l'épaisseur globale des plaquettes ou des tranches et facilitent la manipulation des plaquettes ou des 15 tranches par l'équipement de traitement utilisé pour traiter les composants actifs et/ou passifs dans les plaquettes ou les tranches fixées à ceux-ci qui comprennent les composants actifs et passifs d'un dispositif à semi-conducteurs devant être fabriqué sur 20 elles. I1 est courant d'utiliser ce que l'on appelle, dans le présent document, des « trous d'interconnexion à travers la tranche » ou « TWI » pour établir des connexions électriques entre des composants actifs dans 25 une structure semi-conductrice et des caractéristiques de conduction d'un autre dispositif ou d'une autre structure auquel/à laquelle la structure semi-conductrice est fixée. Des trous d'interconnexion à travers la tranche sont des trous d'interconnexion 30 conducteurs qui s'étendent à travers au moins une partie d'une structure semi-conductrice. BREF RÉSUMÉ DE L'INVENTION Dans certains modes de réalisation, la présente 35 invention se rapporte à des procédés de fabrication d'une structure semi-conductrice. Un matériau sacrificiel peut être fourni à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant partiellement à travers une structure semi-conductrice. Une première partie d'au moins un trou d'interconnexion à travers la tranche peut être formée dans la structure semi-conductrice. La première partie du au moins un trou d'interconnexion à travers la tranche peut être alignée avec le au moins un renfoncement de trou d'interconnexion. Le matériau sacrificiel à l'intérieur du au moins un renfoncement de trou d'interconnexion peut être remplacé par un matériau conducteur pour former une seconde partie du au moins un trou d'interconnexion à travers la tranche qui est en contact électrique avec la première partie du au moins un trou d'interconnexion à travers la tranche. La présente invention comprend également des modes de réalisation supplémentaires de procédés de fabrication de structures semi-conductrices. Selon de tels procédés, un matériau sacrificiel est fourni à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant dans une surface d'une structure semi-conductrice. Une couche de matériau semi-conducteur peut être fournie au dessus de la surface de la structure semi-conductrice, et au moins une structure de dispositif peut être fabriquée au moyen de la couche de matériau semi-conducteur. Une première partie d'au moins un trou d'interconnexion à travers la tranche est formée, qui s'étend à travers la couche de matériau semi-conducteur. La structure semi- conductrice peut être amincie depuis un côté de celle- ci opposé à la couche de matériau semi-conducteur. Le matériau sacrificiel peut être éliminé depuis l'intérieur du au moins un renfoncement de trou d'interconnexion dans la structure semi-conductrice et la première partie du au moins un trou d'interconnexion peut être mise à nu à travers la tranche à l'intérieur du renfoncement de trou d'interconnexion ; un matériau conducteur peut être fourni à l'intérieur du renfoncement de trou d'interconnexion pour former une seconde partie du au moins un trou d'interconnexion à travers la tranche. Dans d'autres modes de réalisation encore, la présente invention se rapporte à des structures semi- conductrices formées par des procédés décrits dans le présent document. Par exemple, dans certains modes de réalisation, une structure semi-conductrice comprend un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant partiellement à travers une structure semi-conductrice depuis une surface de la structure semi-conductrice, un matériau semi-conducteur disposé au ' dessus de la surface de la structure semi-conductrice, et au moins une structure de dispositif comprenant au moins une partie du matériau semi-conducteur qui est disposée au dessus de la surface de la structure semi-conductrice. Une première partie d'au moins un trou d'interconnexion à travers la tranche s'étend à travers le matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice, et la première partie du au moins un trou d'interconnexion à travers la tranche est alignée avec le au moins un renfoncement de trou d'interconnexion. Dans des modes de réalisation supplémentaires, la présente invention se rapporte à des structures semi- conductrices comprenant une surface active, une surface arrière, au moins un transistor placé à l'intérieur de la structure semi-conductrice entre la surface active et la surface arrière, et au moins un trou d'interconnexion à travers la tranche s'étendant au 4 2965397 6 moins partiellement à travers la structure semi-conductrice depuis au moins une de la surface active et de la surface arrière. Le au moins un trou d'interconnexion à travers la tranche comprend une 5 première partie, une seconde partie, et une limite identifiable entre une microstructure de la première partie et une microstructure de la seconde partie. BRÈVE DESCRIPTION DES DIFFÉRENTES VUES DES DESSINS 10 Bien que la description se termine par des revendications qui détaillent en particulier et qui revendiquent distinctement ce que l'on considère comme des modes de réalisation de l'invention, les avantages de modes de réalisation de l'inventiôn peuvent être 15 plus facilement compris à la lecture de la description de certains exemples de modes de réalisation de l'invention, quand ils sont lus en combinaison avec les dessins annexés, sur lesquels : la figure 1 est une vue latérale en coupe 20 transversale simplifiée d'une partie d'une structure semi-conductrice ; la figure 2 est une vue latérale en coupe transversale simplifiée d'une partie d'une autre structure semi-conductrice qui peut être formée en 25 fournissant des renfoncements de trous d'interconnexion partiellement à travers la structure semi-conductrice de la figure 1 ; la figure 3 est une vue latérale en coupe transversale simplifiée d'une partie d'une autre 30 structure semi-conductrice qui peut être formée en fournissant un matériau diélectrique sur ou au dessus des surfaces mises à nu de la structure semi-conductrice de la figure 2 à l'intérieur des renfoncements de trous d'interconnexion en elle ; c S z s 2965397 7 la figure 4 est une vue latérale en coupe transversale simplifiée d'une partie d'une autre structure semi-conductrice qui peut être formée en fournissant un matériau tel que du polysilicium par 5 exemple à l'intérieur des renfoncements de trous d'interconnexion de la structure semi-conductrice de la figure 3 ; la figure 5 est une vue latérale en coupe transversale simplifiée d'une partie d'une structure 10 semi-conductrice collée qui peut être formée en collant une autre structure semi-conductrice à la structure semi-conductrice de la figure 4 ; la figure 6 est une vue latérale en coupe transversale simplifiée d'une partie d'une autre 15 structure semi-conductrice qui peut être formée en amincissant l'autre structure semi-conductrice dans la structure semi-conductrice collée de la figure 5 ; la figure 7 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être 20 formée en fabriquant des transistors et des structures d'isolation par tranchées peu profondes dans et/ou sur la structure semi-conductrice collée de,la figure 6 ; la figure 8 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être 25 formée en fournissant une couche de matériau diélectrique au dessus de la structure semi-conductrice de la figure 7, et en fournissant des parties de trous d'interconnexion à travers la tranche à travers la structure semi-conductrice ; 30 la figure 9 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être formée en fabricant une couche ou plus comprenant des structures électroconductrices au dessus d'une surface de la structure semi-conductrice de la figure 8 ; i C 2965397 s la figure 10 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être formée en collant la structure semi-conductrice de la figure 9 à un substrat porteur ; 5 la figure 11 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être formée en éliminant un matériau de polÿsilicium depuis l'intérieur de renfoncements de trous d'interconnexion de la structure semi-conductrice de la figure 10 ; 10 la figure 12 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être formée en fournissant un matériau conducteur à l'intérieur des renfoncements de trous d'interconnexion de la structure semi-conductrice de la figure 11 pour 15 former des parties supplémentaires de trous d'interconnexion à travers la tranche en eux ; la figure 13 est une vue agrandie d'une partie d'une autre structure semi-conductrice qui peut être formée en éliminant le substrat porteur'de la structure 20 semi-conductrice de la figure 12 et en fournissant des bosses conductrices au dessus d'extrémités mises à nu des trous d'interconnexion à travers la tranche en eux ; les figures 14 à 16 illustrent des procédés 25 supplémentaires qui peuvent être utilisés pour traiter une plaquette semi-conductrice semblable à celle qui est montrée sur la figure 10 à une structure semi-conductrice semblable à celle qui est montrée sur la figure 11 ; et 30 les figures 17 à 20 illustrent encore d'autres procédés qui peuvent être utilisés pour traiter une plaquette semi-conductrice semblable à celle qui est montrée sur la figure 10 à une structure semi-conductrice semblable à celle qui est montrée sur la 35 figure 11. DESCRIPTION DÉTAILLÉE DE L'INVENTION La description qui suit fournit des détails spécifiques, comme les types de matériaux employés et les conditions de traitement par exemple, de sorte à proposer une description complète de modes de réalisation de la présente invention et de leur mise en oeuvre. Cependant, il semblera évident à des hommes de métier que les modes de réalisation de la présence d'invention peuvent être mis en oeuvre sans employer ces détails spécifiques mais en appliquant des techniques de fabrication conventionnelles. En outre, la description fournie dans le présent document ne constitue pas un déroulement complet des opérations impliquées dans la réalisation d'un dispositif ou d'un système à semi-conducteurs. Seuls les procédés et les structures nécessaires à la compréhension des modes de réalisation de la présente invention sont décrits ici en détails. Les matériaux décrits dans le présent document peuvent être formés (déposés ou mis en croissance par exemple) en employant n'importe quelle technique appropriée comme, par exemple mais sans limitation, la dépose à la tournette, l'enduction à tablier, les procédés de Bridgeman et Czochralski, le dépôt chimique en phase vapeur (« CVD »), le dépôt chimique en phase vapeur assisté par plasma (« PECVD »), le dépôt de couches atomiques (« ALD »), le dépôt de couches atomiques assisté par plasma (« PEALD ») ou le dépôt physique en phase vapeur (« PVD »). Bien que les matériaux décrits et illustrés dans le présent document puissent être formés en tant que des couches, les matériaux ne se limitent pas à des couches et ils peuvent être formés sous d'autres configurations tridimensionnelles. k Tels qu'ils sont employés dans le présent document, les termes « horizontal » et « vertical » définissent des positions relatives d'éléments ou de structures par rapport à un plan principal ou à une surface principale d'une structure semi-conductrice (tranche, plaquette, substrat par exemple, etc.), indépendamment de l'orientation de la structure semi-conductrice, et sont des dimensions orthogonales interprétées par rapport à l'orientation de la structure qui est décrite. Tel qu'il est employé dans le présent document, le terme « vertical » désigne et comprend une dimension sensiblement perpendiculaire à la surface principale d'une structure semi-conductrice, et le terme « horizontal » désigne une dimension sensiblement parallèle à la surface principale de la structure semi-conductrice. Tel qu'il est employé dans le présent document, le terme « structure semi-conductrice » désigne et comprend n'importe quelle structure qui est utilisée dans la formation d'un dispositif à semi-conducteurs. Les structures semi-conductrices comprennent par exemple des plaquettes et des tranches (des substrats supports et des substrats de dispositifs, par exemple), ainsi que des ensembles ou des structures composites qui comprennent deux plaquettes et/ou tranches ou plus qui sont intégrées de façon tridimensionnelle les unes avec les autres. Les structures semi-conductrices comprennent également des dispositifs à semi- conducteurs entièrement fabriqués ainsi que des structures intermédiaires qui sont formées durant la fabrication de dispositifs à semi-conducteurs. Les structures semi-conductrices peuvent comprendre des matériaux conducteurs, des matériaux semi-conducteurs et/ou des matériaux non conducteurs. - 2965397 11 Tel qu'il est employé dans le présent document, le terme « structure semi-conductrice traitée » désigne et comprend n'importe quelle structure semi-conductrice qui comprend une structure de dispositif au moins 5 partiellement formée ou plus. Des structures semi-conductrices traitées sont un sous-ensemble de structures semi-conductrices, et toutes les structures semi-conductrices traitées sont des structures semi-conductrices. 10 Tel qu'il est employé dans le présent document, le terme « structure semi-conductrice collée » désigne et comprend n'importe quelle structure qui comprend deux structures semi-conductrices ou plus qui sont fixées les unes aux autres. Des structures semi-conductrices 15 collées sont un sous-ensemble de structures semi-conductrices, et toutes les structures semi-conductrices collées sont des structures semi- conductrices. En outre, des structures semi- conductrices collées qui comprennent une structure 20 semi-conductrice traitée ou plus sont également considérées comme des structures semi-conductrices traitées. Tel qu'il est employé dans le présent document, le terme « structure de dispositif » désigne et comprend 25 n'importe quelle partie d'une structure semi-conductrice traitée qui est, comprend ou définit au moins une partie d'un composant actif ou passif d'un dispositif à semi-conducteurs devant être formé sur ou dans la structure semi-conductrice. Par exemple, des 30 structures de dispositifs comprennent des composants actifs et passifs de circuits intégrés comme, par exemple, des transistors, des transducteurs, des condensateurs, des résistances, des lignes conductrices, des trous d'interconnexion conducteurs et 35 des plages de connexion conductrices. , Tel qu'il est employé dans le présent document, le terme « trou d'interconnexion à travers la tranche » ou « TWI » désigne et comprend n'importe quel trou d'interconnexion conducteur s'étendant à travers au moins une partie d'une première structure semi-conductrice qui est utilisée pour fournir une interconnexion structurelle et/ou une interconnexion électrique entre la première structure semi-conductrice et une seconde structure semi-conductrice via une interface entre la première structure semi-conductrice et la seconde structure semi-conductrice. Dans l'art, les trous d'interconnexion à travers la tranche sont également désignés par d'autres termes tels que « trous d'interconnexion à travers le silicium » ou « trous d'interconnexion à travers le substrat » (TSV) et « trous d'interconnexion à travers la tranche » ou « TWV ». Les TWI s'étendent généralement à travers une structure semi-conductrice dans une direction globalement perpendiculaire aux surfaces principales globalement planes de la structure semi-conductrice (en d'autres termes, dans une direction parallèle à l'axe « Z »). Tel qu'il est employé dans le présent document, le terme « surface active », quand il est employé en relation avec une structure semi-conductrice traitée, désigne et comprend une surface principale mise à nu de la structure semi-conductrice traitée qui a été, ou qui sera, traitée pour former une structure de dispositif ou plus dans et/ou sur la surface principale mise à nu de la structure semi-conductrice traitée. Tel qu'il est employé dans le présent document, le terme « surface arrière », quand il est employé en relation avec une structure semi-conductrice traitée, désigne et comprend une surface principale mise à nu de la structure semi-conductrice traitée sur un côté ` 2965397 13 opposé de la structure semi-conductrice traitée par rapport à une surface active de la structure semi-conductrice. Tel qu'il est employé dans le présent document, le 5 terme « matériau semi-conducteur de type III-V » désigne et comprend n'importe quel matériau comprenant principalement un élément ou plus appartenant au groupe IIIA du tableau périodique des éléments (B, Al, Ga, In et Ti), et un élément ou plus appartenant au groupe VA 10 du tableau périodique des éléments (N, P, As, Sb et Bi). Tel qu'il est employé dans le présent document, le terme « coefficient de dilatation thermique », quand il est employé en relation avec un matériau ou une 15 structure, désigne le coefficient de dilatation thermique linéaire moyen du matériau ou de la structure à température ambiante. Comme on le verra de façon plus détaillée dans ce qui suit, dans certains modes de réalisation, la 20 présente invention se rapporte à dés procédés de formation de structures semi-conductrices qui comprennent un trou d'interconnexion à travers la tranche ou plus en elles. Les trous d'interconnexion à travers la tranche peuvent comprendre deux parties ou 25 plus qui sont formées au cours de traitements séparés. La figure 1 est une vue latérale en coupe transversale simplifiée d'une partie d'une première structure semi-conductrice 100. La première structure semi-conductrice 100 peut comprendre une couche ou un 30 substrat de matériau 102. Par exemple, le matériau 102 peut comprendre une céramique telle que, par exemple, un oxyde (dioxyde de silicium (SiO2) ou oxyde d'aluminium (Al2O3) , par ex.) ou un nitrure (nitrure de silicium (Si3N4) ou nitrure de bore (BN), par ex.). 35 Dans un autre exemple, le premier matériau semi- conducteur 100 peut comprendre un matériau semi-conducteur tel que, par exemple, du silicium (Si), du germanium (Ge), un matériau semi-conducteur III-V, etc. D'autre part, le matériau 102 peut comprendre un monocristal de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. À titre d'exemple non limitatif, le matériau 102 de la première structure semi-conductrice 100 peut comprendre un monocristal de matériau de silicium massif. La figure 2 illustre une autre structure semi-conductrice 110 qui peut être formée en fournissant des renfoncements de trous d'interconnexion 112 dans la structure semi-conductrice 100 de la figure 1. Les renfoncements de trous d'interconnexion 112 peuvent être utilisés pour former des parties de trous d'interconnexion à travers la tranche, comme on le verra de façon plus détaillée dans ce qui suit. Comme montré sur la figure 2, les renfoncements de trous d'interconnexion 112 peuvent s'étendre dans et au moins partiellement à travers le matériau 102 de la structure semi-conductrice 110 depuis une première surface principale 104 de celle-ci. Dans certains modes de réalisation, les renfoncements de trous d'interconnexion 112 peuvent comprendre des renfoncements de trous d'interconnexion borgnes qui s'étendent partiellement seulement à travers le matériau 102 de la structure semi-conductrice 110. Les renfoncements de trous d'interconnexion 112 peuvent avoir une forme en coupe transversale globalement cylindrique ou toute autre forme en coupe transversale. Les renfoncements de trous d'interconnexion 112 peuvent avoir une dimension moyenne en coupe transversale (un diamètre moyen, par ex.) d'environ un micromètre (1 pm) ou moins, ou d'environ dix micromètres (10 pm) ou moins, voire même de cinquante micromètres (50 pm) ou moins. D'un autre côté, les renfoncements de trous d'interconnexion 112 peuvent avoir un rapport d'aspect moyen (c'est-à-dire, le rapport de la hauteur moyenne à la dimension moyenne en coupe transversale) dans une plage s'étendant d'environ 0,5 à environ 10,0. La figure 3 illustre une autre structure semi-conductrice 120 qui peut être formée en fournissant un matériau diélectrique 122 au niveau des surfaces du matériau 102 à l'intérieur des renfoncements de trous d'interconnexion 112. À titre d'exemple et non de limitation, le matériau diélectrique 122 peut comprendre une céramique telle que, par exemple, un oxyde (dioxyde de silicium (SiO2) ou oxyde d'aluminium (Al2O3), par ex.), un nitrure (nitrure de silicium (Si3N4) ou nitrure de bore (BN), par ex.) ou un oxynitrure (oxynitrure de silicium, par ex.). Le matériau diélectrique 122 peut être formé in situ sur ou dans les surfaces mises à nu du matériau 102 à l'intérieur des renfoncements de trous d'interconnexion 112. Dans des modes de réalisation supplémentaires, le matériau diélectrique 122 peut être déposé au dessus des surfaces mises à nu du matériau 102 à l'intérieur des renfoncements de trous d'interconnexion 112. À titre d'exemple spécial non limitatif, le matériau 102 peut comprendre un matériau de silicium massif, le matériau diélectrique 122 peut comprendre de l'oxyde de silicium, et le matériau diélectrique 122 peut être formé par oxydation des surfaces mises à nu du matériau 102 à l'intérieur des renfoncements de trous d'interconnexion 112. Dans certains modes de réalisation, le matériau diélectrique 122 peut également être déposé au dessus de la première surface principale 104 de la structure semi-conductrice 110 (Figure 2), comme montré sur la figure 3. En se référant à la figure 4, les renfoncements de trous d'interconnexion 112 (Figure 3) peuvent être remplis avec un matériau sacrificiel 132. Le matériau sacrificiel 132 comprend un matériau qui sera finalement éliminé et remplacé par un autre matériau, comme on le verra de façon plus détaillée dans ce qui suit. Le matériau sacrificiel 132 peut comprendre, par exemple, un matériau de silicium polycristallin. En d'autres termes, le matériau sacrificiel 132 peut comprendre un silicium ayant une microstructure qui comprend une pluralité de grains de silicium collés entre eux orientés de façon aléatoire à l'intérieur de la microstructure. Un tel matériau de silicium est couramment appelé matériau de « polysilicium » dans l'art. Dans des modes de réalisation supplémentaires, le matériau sacrificiel 132 peut comprendre n'importe quel autre matériau qui peut être gravé sélectivement par rapport au matériau 102 (et au matériau diélectrique optionnel 122) tel qu'une céramique, un matériau semi-conducteur (un matériau polycristallin SiGe, par ex.), un polymère matériau, un métal, etc. Dans certains modes de réalisation, le matériau sacrificiel 132 peut comprendre un matériau diélectrique supplémentaire ou plus, tel qu'un oxyde, un nitrure ou un oxynitrure (du dioxyde de silicium, par ex.). Le matériau sacrificiel 132 peut avoir une composition qui est sélectionnée de telle sorte que les atomes du matériau sacrificiel 132 ne se diffusent pas dans une quantité significative dans des zones environnantes d'une structure semi-conductrice lors du traitement de la structure semi-conductrice à des températures supérieures à environ 400 °C auxquelles la structure semi-conductrice peut être soumise durant la fabrication de transistors ou d'autres structures de dispositifs, comme on le verra de façon plus détaillée yt dans ce qui suit, ou qui n'affecteraient pas de façon négative la structure semi-conductrice si les atomes venaient à se diffuser dans une quantité significative dans la structure environnante durant de tels traitements à des températures élevées. Dans certains modes de réalisation, le matériau sacrificiel 132 peut présenter un coefficient de dilatation thermique correspondant à environ quarante pour-cent (40 %) d'un coefficient de dilatation thermique présenté par le matériau 102, correspondant à environ vingt pour-cent (20 %) d'un coefficient de dilatation thermique présenté par le matériau 102, voire même correspondant à environ cinq pour-cent (5 %) d'un.coefficient de dilatation thermique présenté par le matériau 102. En outre, dans certains modes de réalisation, le matériau sacrificiel 132 peut comprendre un matériau ayant un coefficient de dilatation thermique qui est d'environ 5,0 x 10-6 °C-1 ou moins, d'environ 3,0 x 10-6 °C-1 ou moins, voire même d'environ 1,0 x 10-6 °C-1 ou moins. Après la fourniture du matériau sacrificiel 132 à l'intérieur des renfoncements de trous d'interconnexion 112 (Figure 3), la surface 134 de la structure semi-conductrice 130 peut être planarisée pour amener les surfaces mises à nu du matériau sacrificiel 132 à être au moins sensiblement coplanaires et coextensives avec la surface mise à nu du matériau 102 à la surface 134 de la structure semi-conductrice 130. De façon plus détaillée, le matériau sacrificiel 132 peut être formé en épousant le dessus de la première surface principale 104 (et du matériau diélectrique optionnel 122), par exemple, en utilisant des techniques CUD. Le matériau sacrificiel 132 peut être formé à une épaisseur telle que les renfoncements de trous d'interconnexion 112 sont au moins sensiblement entièrement remplis avec le matériau sacrificiel 132. Tout excédent de matériau sacrificiel 132 (et de matériau diélectrique optionnel 122) peut ensuite être éliminé pour planariser la surface 134 de la structure semi-conductrice 130. Par exemple, la surface 134 de la structure semi- s conductrice 130 peut être planarisée en utilisant un procédé chimique (un procédé de gravure chimique humide ou à sec, par ex.), un procédé mécanique (un procédé de rectification ou de rodage, par ex.), ou par un procédé de polissage mécano-chimique (CMP). 10 Après la fourniture du matériau sacrificiel 132 à l'intérieur des renfoncements de trous d'interconnexion 112 (Figure 3), comme on l'a vu dans ce qui précède, une couche mince de matériau semi-conducteur peut être fournie au dessus de la surface 134 de la structure 15 semi-conductrice 130. À titre d'exemple non limitatif, une couche mince de matériau semi-conducteur peut être fournie au dessus de la surface 134 de la structure semi-conductrice 130, comme on le verra de façon plus détaillée dans ce qui suit en référence aux figures 5 20 et 6. La figure 5 illustre une structure semi-conductrice collée qui peut être formée en collant une autre structure semi-conductrice comprenant un substrat 142 à la surface 134 de la structure semi-conductrice 25 130 de la figure 4. Le substrat 142 peut comprendre un matériau semi-conducteur tel que, par exemple, du silicium (Si), du germanium (Ge), un matériau semi-conducteur de type III-V, etc. D'autre part, le matériau du substrat 142 peut comprendre un monocristal 30 de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. À titre d'exemple non limitatif, le matériau du substrat 142 peut comprendre un monocristal de matériau de silicium en vrac. Le substrat 142 peut être collé à la surface 134 35 en utilisant un procédé de collage direct dans lequel sacrificiel 132 (et de matériau diélectrique optionnel 122) peut ensuite être éliminé pour planariser la surface 134 de la structure semi-conductrice 130. Par exemple, la surface 134 de la structure semi- conductrice 130 peut être planarisée en utilisant un procédé chimique (un procédé de gravure chimique humide ou à sec, par ex.), un procédé mécanique (un procédé de rectification ou de rodage, par ex.), ou par un procédé de polissage mécano-chimique (CMP). Après la fourniture du matériau sacrificiel 132 à l'intérieur des renfoncements de trous d'interconnexion 112 (Figure 3), comme on l'a vu dans ce qui précède, une couche mince de matériau semi-conducteur peut être fournie au dessus de la surface 134 de la structure semi-conductrice 130. À titre d'exemple non limitatif, une couche mince de matériau semi-conducteur peut être fournie au dessus de la surface 134 de la structure semi-conductrice 130, comme on le verra de façon plus détaillée dans ce qui suit en référence aux figures 5 et 6. La figure 5 illustre une structure semi-conductrice collée qui peut être formée en collant une autre structure semi-conductrice comprenant un substrat 142 à la surface 134 de la structure semi-conductrice 130 de la figure 4. Le substrat 142 peut comprendre un matériau semi-conducteur tel que, par exemple, du silicium (Si), du germanium (Ge), un matériau semi-conducteur de type III-V, etc. D'autre part, le matériau du substrat 142 peut comprendre un monocristal de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. À titre d'exemple non limitatif, le matériau du substrat 142 peut comprendre un monocristal de matériau de silicium massif. Le substrat 142 peut être collé à la surface 134 35 en utilisant un procédé de collage direct dans lequel (Figure 4) au niveau d'une interface de collage entre eux. Le matériau de collage 148 peut avoir une épaisseur moyenne de, par exemple,' environ 1000 angstrôms. Dans des modes de réalisation supplémentaires, la surface de collage du substrat 142 peut comprendre un matériau semi-conducteur (silicium, par ex.), et la surface de collage de la structure semi-conductrice 130 peut comprendre au moins sensiblement le même matériau semi-conducteur (silicium, par ex.). Dans de tels modes de réalisation, un procédé de collage direct de surface de silicium à silicium peut être utilisé pour coller la surface de collage du substrat 142 à une surface de collage de la structure semi-conductrice 130. Dans certains modes de réalisation, le collage direct entre la surface de collage du substrat 142 et la surface de collage de la structure semi-conductrice 130 peut être établi en formant chacune de la surface de collage du substrat 142 et de la surface de collage de la structure semi-conductrice 130 de sorte à avoir des surfaces relativement lisses, et en'amenant ensuite en butée les surfaces de collage ensemble et en maintenant le contact entre les surfaces de collage durant un traitement de recuit. Par exemple, chacune de la surface de collage du substrat 142 et de la surface de collage de la structure semi-conductrice 130 peut être formée de sorte à avoir une rugosité de surface moyenne quadratique (RRms) d'environ deux nanomètres (2,0 nm) ou moins, d'environ un nanomètre (1,0 nm) ou moins, voire même d'environ un quart de nanomètre (0,25 nm) ou moins. Dans certains modes de réalisation, chacune de la surface de collage du substrat 142 ét de la surface de collage de la structure semi-conductrice 130 peut être formée de sorte à avoir une rugosité de surface moyenne quadratique (RRms) comprise entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm), voire même comprise entre environ une moitié de nanomètre (0,5 nm) et environ un nanomètre (1,0 nm). Le traitement de recuit peut comprendre le chauffage du substrat 142 et de la structure semi-conductrice 130 dans un four à une température comprise entre environ cent degrés Celsius (100 °C) et environ quatre cents degrés Celsius (400 °C) pendant une durée comprise entre environ deux minutes (2 min) et environ quinze heures (15 h). Chacune de la surface de collage du substrat 142 et de la surface de collage de la structure semi-conductrice 130 peut être formée de sorte à être relativement lisse, comme on l'a vu dans ce qui précède, en utilisant au moins un d'un procédé de polissage mécanique et d'un procédé de gravure chimique. Par exemple, un procédé de polissage mécano-chimique (CMP) peut être utilisé pour planariser et/ou réduire la rugosité de surface de chacune de la surface de collage du substrat 142 et de la surface de collage de la structure semi-conductrice 130. Une première partie 144 du substrat 142 peut être éliminée de la structure semi-conductrice 140 de la figure 5, laissant une seconde partie 146 du substrat 142 restante au dessus de la surface 134 et formant la structure semi-conductrice collée 150 de la figure 6. En d'autres termes, la première partie 144 du substrat 142 peut être séparée de la seconde. partie 146 du substrat 142. La structure semi-conductrice 150 de la figure 6 comprend une couche mince de matériau semi-conducteur 152 au dessus de la surface 134. La couche mince de matériau semi-conducteur 152 est fournie par la seconde partie 144 du substrat 142 (Figure 5). En se référant à nouveau à la figure 5, à titre d'exemple et non de limitation, le procédé connu dans l'industrie comme procédé SMART-CUT° peut être utilisé pour séparer la première partie 144 du substrat 142 de la seconde partie 146 du substrat 142. De tels procédés sont décrits en détail dans, par exemple, le brevet américain n° RE 39 484 à Bruel (publié le 6 février 2007), le brevet américain n° 6 303 468 de Aspar et autres (publié le 16 octobre 2001), le brevet américain n° 6 335 258 de Aspar et autres (publié le ler janvier 2002), le brevet américain n° 6 756 286 de Moriceau et autres (publié le 29 juin 2004), le brevet américain n° 6 809 044 de Aspar et autres (publié le 26 octobre 2004), et le brevet américain n° 6 946.365 de Aspar et autres (publié le 20 septembre 2005). Une pluralité d'ions (d'hydrogène, d'hélium, ou des ions de gaz inerte, par ex.) peut être implantée dans le substrat 142. Les ions peuvent être implantés dans le substrat 142 avant ou après la fixation du substrat 142 au semi-conducteur 130 de la figure 4, comme on l'a vu dans ce qui précède. Par exemple, des ions peuvent être implantés dans le substrat 142 à partir d'une source d'ions (non représentée) placée sur un côté du substrat 142. Des ions peuvent être implantés dans le substrat 142 le long d'une direction sensiblement perpendiculaire aux surfaces principales du substrat 142. Comme cela est connu dans l'art, la profondeur à laquelle les ions sont implantés dans le substrat est au moins partiellement fonction de l'énergie avec laquelle les ions sont implantés dans le substrat. D'une façon générale, des ions implantés avec moins d'énergie seront implantés à .une profondeur relativement peu profonde tandis que des ions implantés avec plus d'énergie seront implantés à une profondeur relativement plus profonde. ,i Des ions peuvent être implantés dans le substrat 142 avec une énergie prédéterminée sélectionnée pour implanter les ions à une profondeur souhaitable à l'intérieur du substrat 142. À titre d'exemple spécial non limitatif, les ions peut être implantés à l'intérieur du substrat 142 à une profondeur sélectionnée telle que l'épaisseur moyenne T de la seconde partie 146 du substrat 142 est d'environ trois cents nanomètres (300 nm) ou moins, voire même d'environ cent nanomètres (100 nm) ou moins. Comme cela est connu dans l'art, inévitablement, au moins certains des ions peuvent être implantés à des profondeurs autres que la profondeur d'implantation souhaitée, et un graphique de la concentration des ions en fonction de la profondeur dans le substrat 142 depuis une surface du substrat 142 peut montrer une courbe globalement en forme de cloche (symétrique ou asymétrique) ayant un maximum à une profondeur d'implantation souhaitable. Lors de l'implantation dans le substrat 142, les ions peuvent définir un plan de fracture 143 (illustré en pointillés sur la figure 5) à l'intérieur du substrat 142. Le plan de fracture 143 peut comprendre une couche ou une région à l'intérieur du substrat 142 qui est alignée avec (centrée autour, par ex.) le plan de concentration maximale d'ions avec le substrat 142. Le plan de fracture 143 peut définir une zone de faiblesse à l'intérieur du substrat 142 le long de laquelle le substrat 142 peut être clivé ou fracturé au cours d'un traitement ultérieur. Le substrat 142 peut être clivé ou fracturé le long du plan de fracture 143 en chauffant le substrat 142, en appliquant une force mécanique sur le substrat 142, ou en appliquant autrement une énergie sur le substrat 142. 3M Dans des modes de réalisation supplémentaires, la seconde partie 146 du substrat 142 peut être fournie au dessus de la surface 134 de la structure semi-conductrice 130 de la figure 4 en collant une couche de matériau relativement épaisse (une couche ayant une épaisseur moyenne de plus d'environ 300 microns, par ex.) telle que le substrat 142, et en amincissant ensuite le substrat relativement épais 142 depuis le côté 149 de celui-ci qui est opposé à la surface 134. Par exemple, le substrat 142 peut être aminci en utilisant un procédé chimique (un procédé de gravure chimique humide ou à sec, par ex.), un procédé mécanique (un procédé de rectification ou de rodage, par ex.), ou par un procédé de polissage mécano- chimique (CMP). Dans d'autres modes de réalisation encore, une couche de matériau semi-conducteur relativement mince (qui peut être au moins sensiblement similaire dans sa composition et sa configuration à la seconde partie 146 du substrat 142) peut être formée in situ au dessus de (par ex., sur) la surface 134 de la structure semi-conductrice 130 de la figure 4. Par exemple, une couche de matériau de silicium relativement mince peut être formée en déposant un matériau, tel que du silicium, au dessus de la surface 134 de la structure semi-conductrice 130 de la figure 4 à une épaisseur souhaitable. Après la fourniture d'une couche mince de matériau semi-conducteur 152 au dessus de la surface 134 de la structure semi-conductrice 130 de la figure 3, une structure de dispositif ou plus peuvent être formées sur et/ou dans la couche mince de matériau semi- conducteur 152. En d'autres termes, une structure de dispositif ou plus peuvent être formées au moyen de la couche mince de matériau semi-conducteur 152. À titre d'exemple et non de limitation, une pluralité de transistors peut être fabriquée au moyen de la couche mince de matériau semi-conducteur 152. La figure 7 illustre une partie du dispositif à semi-conducteurs collé 150 de la figure-6 encerclée par une ligne en pointillés 158, consécutivement au traitement de la structure semi-conductrice 150 pour former la structure semi-conductrice traitée et collée 160 de la figure 7. La structure semi-conductrice 160 comprend un transistor 162 ou plus. Pour des raisons de clarté, un seul transistor 162 est montré sur la figure 7. Comme montré sur la figure 7, chaque transistor 162 peut comprendre une source qui comprend une région de source 163A et un contact de source 163B, un drain qui comprend une région de drain 164A et un contact de drain 164B, et une structure de grille 165. Chacune de la source région 163A et de la région de drain 164A peut comprendre des régions de la couche mince de matériau semi-conducteur 152 qui ont été dopées avec un dopant ou plus pour rendre ces régions électroconductrices. La région de source 163A et la région de drain 164A peuvent être séparées l'une de l'autre par une région de canal 166 qui.peut comprendre une région non dopée de la couche mince de matériau semi-conducteur 152. La structure de grille 165 peut être disposée au dessus de la région de canal 166 latéralement entre la source et le drain du transistor 162. Chacun du contact de source 163B, du contact de drain 164B et de la structure de grille 165 peut comprendre un matériau conducteur tel un métal ou plus, ou un matériau de polysilicium dopé. Le matériau conducteur de la structure de grille 165 peut être isolé électriquement de la couche mince de matériau semi-conducteur 152 par un matériau diélectrique ou c. y 2965397 26 plus (un oxyde, un nitrure, un oxynitrure, par ex., etc.) Comme montré sur la figure 7, une structure d'isolation par tranchées peu profondes 168 ou plus 5 peut être formée dans et à travers 1a couche mince de matériau semi-conducteur 152 à proximité des transistors 162. Les structures d'isolation par tranchées peu profondes 168 peuvent comprendre un matériau diélectrique et peuvent être utilisées pour 10 isoler électriquement chaque transistor 162 d'autres transistors ou d'autres structures de dispositifs de la structure semi-conductrice 160. À titre d'exemple et non de limitation, les structures d'isolation par tranchées peu profondes 168 peuvent comprendre un 15 matériau diélectrique tel qu'un oxyde, un nitrure, un oxynitrure, etc. Les structures d'isolation par tranchées peu profondes 168 peuvent être alignées verticalement (c'est-à-dire, alignées dans une direction perpendiculaire aux surfaces principales de 20 la structure semi-conductrice 160, telle la surface 134 par ex.) avec les renfoncements de trous d'interconnexion 112 et le matériau sacrificiel 132 contenus en eux. En d'autres termes, les renfoncements de trous d'interconnexion 112 et le matériau 25 sacrificiel 132 peuvent être disposés les uns par rapport aux autres de telle sorte qu'une ligne droite puisse être tirée au moins sensiblement perpendiculairement aux surfaces principales de la structure semi-conductrice 160, telle la surface 134 30 par ex., qui passe à travers une structure d'isolation par tranchées peu profondes 168 et un volume de matériau sacrificiel 132 à l'intérieur de l'un des renfoncements de trous d'interconnexion 112. En se référant à la figure 8, une structure semi-35 conductrice traitée collée 170 peut être formée en fournissant une couche de matériau diélectrique 172 (un matériau diélectrique de couche intermédiaire, par ex.) au dessus d'une surface mise à nu 169 de la structure semi-conductrice 160 de la figure 7 dans et/ou sur laquelle le ou les transistors 162 et la ou les structures d'isolation par tranchées peu profondes 168 ont été formé(e)s, et en formant des premières parties 174 de trous d'interconnexion à travers la tranche en eux. La couche de matériau diélectrique 172 peut être formée sur, ou déposée au dessus de, la surface 169, et peut avoir une épaisseur moyenne suffisamment importante pour recouvrir la structure de grille 165 du transistor 162, comme montré sur la figure 8. La couche de matériau diélectrique 172 peut comprendre un matériau diélectrique tel qu'un oxyde, un nitrure, un oxynitrure, etc. En continuant à se référer à la figure 8, des premières parties 174 de trous d'interconnexion à travers la tranche peuvent être formées dans la structure semi-conductrice 170. Les premières parties 174 de trous d'interconnexion à travers la tranche peuvent comprendre un matériau conducteur tel un métal ou plus, du polysilicium dopé, etc. Les premières parties 174 de trous d'interconnexion à travers la tranche peuvent être formées en formant des renfoncements de trous d'interconnexion 176 à travers la couche de matériau diélectrique 172, à travers les structures d'isolation par tranchées peu profondes 168, et à travers n'importe quel matériau de collage 148 au matériau sacrificiel 132 dans les renfoncements de trous d'interconnexion 112 à l'intérieur du matériau 102. Dans certains modes de réalisation, les structures d'isolation par tranchées peu profondes 168 peuvent ne pas s'étendre complètement à travers la couche mince de matériau semi-conducteur 152, et les renfoncements de trous d'interconnexion 176 peuvent également s'étendre à travers au moins une partie de la couche mince de matériau semi-conducteur 152. Les renfoncements de trous d'interconnexion 176 peuvent être formés, par exemple, au moyen d'un procédé de masquage et de gravure. Une couche de masque peut être fournie au dessus de la surface principale mise à nu 178 de la couche de matériau diélectrique 172. La couche de masque peut être façonnée pour former des trous ou des ouvertures s'étendant à travers la couche de masque à des endroits auxquels on souhaite former les renfoncements de trous d'interconnexion 176. Les ouvertures dans la couche de masque peuvent avoir une dimension et une forme en coupe transversale correspondant à une dimension et à une forme en coupe transversale des renfoncements de trous d'interconnexion 176 devant être formés. La structure semi-conductrice 170 peut ensuite être exposée à un agent de gravure ou plus qui va graver les divers matériaux à travers lesquels les renfoncements de trous d'interconnexion 176 doivent s'étendre sans graver la couche de masque (dans une proportion significative). Par exemple, un procédé de gravure chimique humide ou un procédé de gravure par ions réactifs à sec peut être utilisé pour former les renfoncements de trous d'interconnexion 176 à travers la couche de matériau diélectrique 172, les structures d'isolation par tranchées peu profondes 168, et n'importe quel matériau de collage 148 au matériau sacrificiel 132. Dans certains modes de réalisation, les renfoncements de trous d'interconnexion 176 peuvent avoir un rapport d'aspect moyen (c'est-à-dire, le rapport de la hauteur moyenne à la dimension moyenne en i coupe transversale) dans une plage s'étendant d'environ 0,5 à environ 10,0. Après la formation des renfoncements de trous d'interconnexion 176, un matériau conducteur peut être fourni à l'intérieur des renfoncements de trous d'interconnexion 176. Par exemple, un matériau métallique ou plus peut être déposé à l'intérieur des renfoncements de trous d'interconnexion 176 au moyen d'un procédé de placage anélectrolytique et/ou un procédé de placage électrolytique. Les premières parties 174 des trous d'interconnexion à travers la tranche, telles les structures d'isolation par tranchées peu profondes 168 à travers lesquelles ils s'étendent, peuvent être alignées verticalement (c'est-à-dire, alignées dans une direction perpendiculaire aux surfaces principales de la structure semi-conductrice 170, telle la surface 134 par ex.) avec les renfoncements de trous d'interconnexion 112 et le matériau sacrificiel 132 contenus en eux. En d'autres termes, les premières parties 174 des renfoncements de trous d'interconnexion et le matériau sacrificiel 132 peuvent être disposés les uns par rapport aux autres de telle sorte qu'une ligne droite puisse être tirée au moins sensiblement perpendiculairement aux surfaces principales de la structure semi-conductrice 170, telle la surface 134 par ex., qui passe à travers un première partie 174 d'un trou d'interconnexion à travers la tranche et un volume de matériau sacrificiel 132 à l'intérieur de l'un des renfoncements de trous d'interconnexion 112. Après la formation des premières parties 174 de trous d'interconnexion à travers la tranche, un autre traitement peut être exécuté pour former des structures de dispositifs supplémentaires, telles des trous d'interconnexion conducteurs par ex., des ligne, des traces et des plages de connexion au dessus de la surface principale mise à nu 178 de la couche de matériau diélectrique 172. De tels traitements peuvent comprendre ceux que l'on appelle dans l'art des traitements « Back End Of Line » (BEOL). Par exemple, la figure 9 illustre une structure semi-conductrice traitée et collée 180 qui peut être formée par fabrication d'une pluralité de structures de dispositifs 182 à l'intérieur d'un matériau diélectrique environnant 184 ou plus. Les structures de dispositifs 182 peuvent comprendre un ou plus de trous d'interconnexion conducteurs, de lignes, de traces et de plages de connexion comprenant un matériau conducteur tel un métal ou plus ou du polysilicium dopé. Le ou les matériaux diélectriques environnants 184 peuvent comprendre un oxyde, un nitrure, un oxynitrure, etc. Les diverses structures de dispositifs 182 et le matériau diélectrique environnant 184 peuvent être formés de manière lithographique (c'est-à-dire couche par couche) au dessus de la surface principale 178 de la couche de matériau diélectrique 172 au moyen de traitements connus dans l'art. Après la formation de structures de dispositifs 182 au dessus de la couche de matériau diélectrique 172, comme on l'a vu dans ce qui précède en référence à la figure 9, une partie du matériau 102 peut être éliminée de la structure semi-conductrice 180 de sorte à mettre à nu le matériau sacrificiel 132 à travers le matériau 102 comme montré dans la structure semi- conductrice traitée et collée 190 de la figure 10. La partie du matériau 102 peut être éliminée de la surface principale mise à nu 103 (Figure 9) du matériau 102 sur le côté de la structure semi-conductrice 180 opposé à la surface active 186. À titre d'exemple et non de limitation, la partie du matériau 102 peut être r éliminée au moyen de, par exemple, un ou plus d'un procédé de gravure chimique, d'un procédé de polissage mécanique ou d'un procédé de polissage mécano-chimique (CMP). Si un matériau diélectrique 122 est disposé entre le matériau sacrificiel 132 et le matériau 102, comme montré sur la figure 9, une partie du matériau diélectrique 122 peut également être éliminée de sorte à mettre à nu le matériau sacrificiel 132 à l'extérieur de la structure semi-conductrice 190, comme montré sur la figure 10. En variante, la surface active 186 de la structure semi-conductrice 180 de la figure 9 peut être collée à un substrat porteur 192, comme montré sur la figure 10, avant d'éliminer le matériau 102 de sorte à mettre à nu le matériau sacrificiel 132 et faciliter ainsi la manipulation de la structure semi-conductrice tout en éliminant le matériau 102. Après la mise à nu du matériau sacrificiel 132 à l'extérieur de la structure semi-conductrice 190 comme montré sur la figure 10, le matériau sacrificiel 132 peut être éliminé de l'intérieur des renfoncements de trous d'interconnexion 112 pour former la structure semi-conductrice traitée et collée 200 montrée sur la figure 11. À titre d'exemple et non de limitation, un procédé de gravure chimique humide peut être utilisé pour éliminer le matériau sacrificiel 132 de l'intérieur des renfoncements de trous d'interconnexion 112. Un agent de gravure qui va graver (éliminer, par ex.) le matériau sacrificiel 132 de la structure semi- conductrice 200 à une vitesse plus rapide qu'une vitesse à laquelle l'agent de gravure va éliminer le matériau diélectrique 122 et n'importe quel matériau de collage 148 peut être utilisé pour éliminer le matériau sacrificiel 132. En d'autres termes, un agent de gravure qui est sélectif pour le matériau sacrificiel 132 (et éventuellement par rapport au matériau diélectrique optionnel 122) et par rapport à n'importe quel matériau de collage 148 peut être utilisé pour éliminer le matériau sacrificiel 132. Dans des modes de réalisation dans lesquels le matériau sacrificiel comprend un matériau de polysilicium, l'agent de gravure peut comprendre un mélange d'acide nitrique, d'acide fluorhydrique et d'eau. Dans des modes de réalisation dans lesquels le matériau sacrificiel 132 comprend un autre matériau diélectrique tel que, par exemple, du dioxyde de silicium, le matériau sacrificiel 132 peut être gravé sélectivement au moyen d'un solution de gravure comprenant de l'acide fluorhydrique ou un procédé de gravure au plasma (en utilisant, par ex., une composition chimique de gravure à 1 ' hexaf luorure de soufre SF6). Comme montré sur la figure 12, un matériau conducteur peut être fourni à l'intérieur des renfoncements de trous d'interconnexion 112 (à l'intérieur de l'espace laissant' vacant par l'élimination du matériau sacrificiel 132) pour former des secondes parties 212 de trous d'interconnexion à travers la tranche 214. Les trous d'interconnexion à travers la tranche 214 comprennent les premières parties 174 et les secondes parties 212. Un contact électrique et physique direct peut être établi entre les premières parties 174 et les secondes parties 212 des trous d'interconnexion à travers la tranche 214. Le matériau conducteur des secondes parties 212 des trous d'interconnexion à travers la tranche 214 peut comprendre un matériau conducteur tel un métal ou plus, du polysilicium dopé, etc. Dans certains modes de réalisation, le matériau conducteur des secondes parties 212 des trous d'interconnexion à travers la tranche 214 peut être au moins sensiblement identique au matériau conducteur des premières parties 174 des trous d'interconnexion à travers la tranche 214. Le matériau conducteur peut être fourni à l'intérieur des renfoncements de trous d'interconnexion 112, 176. Par exemple, un matériau métallique ou plus peut être déposé à l'intérieur des renfoncements de trous d'interconnexion 176 au moyen d'un procédé de placage anélectrolytique et/ou un procédé de placage électrolytique. Les trous d'interconnexion à travers la tranche 214 comprennent les premières parties 174 et les secondes parties 212 de ceux-ci. En conséquence de la formation des premières parties 174 et des secondes parties 212 durant des traitements séparés à des périodes séquentielles différentes durant la fabrication de la structure semi-conductrice 210, il peut exister une limite discrète identifiable 216 dans la microstructure entre les premières parties 174 et les secondes parties 212 des trous d'interconnexion à travers la tranche 214 dans certains modes de réalisation de l'invention. La limite identifiable 216 peut être placée à proximité d'une surface principale de la couche mince de matériau semi-conducteur 152. Par exemple, la limite identifiable 216 peut être coplanaire avec le matériau de collage 148 disposé à une surface principale de la couche mince de matériau semi-conducteur 152. D'autre part, la structure semi-conductrice 210 peut être orientée parallèlement à la surface active 186, comme montré sur la figure 12. Dans certains modes de réalisation, les trous d'interconnexion à travers la tranche 214 peuvent avoir un rapport d'aspect moyen (c'est-à-dire, le rapport de la hauteur moyenne à la dimension moyenne en coupe transversale) dans une plage s'étendant d'environ 0,5 à environ 10,0. Après la formation des trous d'interconnexion à travers la tranche 214 comme on l'a vu dans ce qui précède, le substrat porteur 192 peut être éliminé de la structure semi-conductrice traitée et collée 210 de la figure 12 pour former la structure semi-conductrice traitée et collée 220 de la figure 13. Comme montré sur la figure 13, des bosses conductrices 222 peuvent être couplées structurellement et électriquement aux extrémités mises à nu des secondes parties 212 des trous d'interconnexion à travers la tranche 214 au niveau de la surface arrière 224 de la structure semi-conductrice 220 opposée à la surface active 186. Les bosses conductrices 222 peuvent comprendre un matériau conducteur tel que, par exemple, un alliage de brasure conducteur. La structure semi-conductrice 220 montrée sur la figure 13 peut en outre être éventuellement traitée et emballée, lorsque cela est requis ou souhaitable. La structure semi-conductrice 220 peut ensuite être couplée structurellement et électriquement à une autre structure, telle une carte de circuit imprimé, une autre structure semi-conductrice (une autre plaquette ou une autre tranche, par ex.), etc., au moyen des bosses conductrices 222. Dans des modes de réalisation supplémentaires, la structure semi-conductrice 220 peut être couplée structurellement et électriquement à une autre structure au moyen d'autres dispositifs et d'autres procédés connus dans l'art comme, par exemple, au moyen de fils conducteurs, d'une couche mince anisotropiquement conductrice, etc. En se référant à nouveau à la figure 10, dans certains modes de réalisation de l'invention, il peut être relativement difficile de graver sélectivement le matériau sacrificiel 132 à l'intérieur des renfoncements de trous d'interconnexion 112 sans graver un autre matériau de la structure semi-conductrice 190. Dans de tels modes de réalisation, il peut être souhaitable de protéger d'autres matériaux de la structure semi-conductrice 190 avant de graver le matériau sacrificiel 132 comme on l'a vu dans ce qui précède. Par exemple, la figure 14 illustre une structure semi-conductrice 230 qui peut être formée en déposant une couche de masque 232 au dessus des surfaces de la structure semi-conductrice 190 de la figure 10 de sorte à couvrir au moins sensiblement toutes les surfaces mises à nu de la structure semi-conductrice 230, à l'exception éventuellement de certaines surfaces du substrat porteur 192. La couche de masque 232 peut comprendre un matériau céramique tel un oxyde (dioxyde de silicium (SiO2) ou oxyde d'aluminium (Al2O3), par ex.), un nitrure (nitrure de silicium (Si3N4) ou nitrure de bore (BN), par ex.), ou un oxynitrure. Comme montré sur la figure 15, la couche de masque 232 peut être façonnée pour former des ouvertures 242 qui s'étendent à travers la couche de masque 232, donnant ainsi la structure semi-conductrice traitée et collée 240 de la figure 15. Un procédé de masquage et de gravure photolithographique tel qué ceux qui sont connus dans l'art peut être utilisé pour former les ouvertures 242 à travers la couche de masque 232. Les ouvertures 242 peuvent être dimensionnées, formées et placées de sorte à mettre à nu le matériau sacrificiel 132 dans les renfoncements de trous d'interconnexion 112 à travers les ouvertures 242. La structure semi-conductrice 240 peut ensuite être soumise à un procédé de gravure humide ou à sec au moyen d'un agent de gravure qui est sélectif pour le matériau sacrificiel 132 par rapport au matériau de la couche de masque 232. Un tel procédé de gravure conduit à l'élimination du matériau sacrificiel 132 de l'intérieur des renfoncements de trous d'interconnexion 112, donnant ainsi la structure semi-conductrice 250 de la figure 16. La couche de masque 232 peut être ensuite éliminée de la structure semi-conductrice 250 de la figure 16 pour former une structure semi-conductrice au moins sensiblement identique à la structure semi-conductrice 200 de la figure 11. Dans des procédés supplémentaires, lors de l'amincissement du matériau 102 comme on l'a vu dans ce qui précède en référence aux figures 9 et 10, le matériau 102 peut être renfoncé par rapport au matériau sacrificiel 132, et/ou au matériau diélectrique optionnel 122, pour former la structure semi- conductrice 260 de la figure 17. À titre d'exemple et non de limitation, le matériau 102 peut être renfoncé par rapport au matériau sacrificiel "132, et/ou au matériau diélectrique optionnel 122, d'environ 2000 angstrôms. Après la formation de la structure semi-conductrice 260 de la figure 17, une couche de masque 272 peut être déposée au dessus de la structure semi-conductrice 260 pour former la structure semi-conductrice 270 de la figure 18. La couche de masque 272 peut comprendre un matériau céramique tel un oxyde (dioxyde de silicium (SiO2) ou oxyde d'aluminium (Al2O3), par ex.), un nitrure (nitrure de silicium (Si3N4) ou nitrure de bore (BN), par ex.), ou un oxynitrure. Comme montré sur la figure 18, la structure semi-conductrice 270 peut comprendré une surface principale 274 sur un côté de celle-ci opposé au substrat porteur 192. La surface principale 274 de la structure semi- conductrice 270 de la figure 18 peut être soumise à un procédé de planarisation, tel un procédé de polissage mécano-chimique (CMP), pour éliminer l'a partie de la couche de masque 272 (et des parties de n'importe quel matériau diélectrique 122) au dessus du volume de matériau sacrificiel 132 à l'intérieur des renfoncements de trous d'interconnexion 112 pour former la structure semi-conductrice traitée et collée 280 de la figure 19. Comme montré sur la figure 19, le matériau sacrificiel 132 peut être mis à nu à travers la couche de masque 272 après planarisation de la surface principale 274 (Figure 18). Lors de la mise à nu du matériau sacrificiel 132, la structure semi-conductrice 280 peut ensuite être soumise à un procédé de gravure humide ou à sec au moyen d'un agent de gravure qui est sélectif pour le matériau sacrificiel 132 par rapport au matériau de la couche de masque 272. Un tel procédé de gravure conduit à l'élimination du matériau sacrificiel 132 de l'intérieur des renfoncements de trous d'interconnexion 112, donnant ainsi la structure semi-conductrice traitée et collée 290 de la figure 20. La couche de masque 272 peut être ensuite éliminée de la structure semi-conductrice 290 de la figure 20 pour former une structure semi-conductrice au moins sensiblement identique à la structure semi-conductrice 200 de la figure 11, qui peut ensuite être traitée comme on l'a vu dans ce qui précède. La formation de trous d'interconnexion à travers la tranche dans un procédé multi-étape (un procédé à deux étapes, par ex.), comme on l'a vu dans ce qui précède en référence aux trous d'interconnexion à travers la tranche 214, peut améliorer le rendement de structures semi-conductrices satisfaisantes du point de vue de leur fonctionnement durant la fabrication, car les rapports d'aspect des différentes parties des trous d'interconnexion à travers la tranche sont moins élevés que les rapports d'aspect des trous d'interconnexion à travers la tranche complets, ce qui peut conduire à une simplification de la gravure des renfoncements de trous d'interconnexion dans lesquels les différentes parties des trous d'interconnexion à travers la tranche sont formés, à une amélioration de la couverture de matériaux diélectriques d'isolation au dessus de surfaces mises à nu à l'intérieur des renfoncements de trous d'interconnexion, et à une amélioration du placage de matériau conducteur à l'intérieur des renfoncements de trous d'interconnexion pour former les différentes sections des trous d'interconnexion à travers la tranche. D'autre part, la fabrication de transistors, tels les transistors 162 décrits dans le présent document, peut soumettre la structure semi- conductrice à des températures de plus de 400 °C environ. Si un métal conducteur était disposé dans des renfoncements de trous d'interconnexion durant le traitement de la structure semi-conductrice à de telles températures élevées, les atomes de métal pourraient se diffuser dans d'autres régions de la structure semi-conductrice, cette diffusion pouvant affecter négativement le fonctionnement de la structure semi-conductrice. En outre, un défaut de concordance entre les coefficients de dilatation thermique d'un tel matériau métallique et des matériaux diélectrique et semi-conducteur environnants pourrait .conduire à la détérioration structurelle de la structure semi-conductrice. En fournissant un matériau sacrificiel à l'intérieur de renfoncements de trous d'interconnexion dans une structure semi-conductrice avant la fabrication des transistors, et en remplaçant le matériau sacrificiel par un autre matériau conducteur après la fabrication des transistors, il est possible de prévenir une telle détérioration structurelle ou de r .« réduire la probabilité qu'une telle détérioration structurelle puisse se produire. Des modes de réalisation supplémentaires non limitatifs de l'invention sont décrits dans ce qui 5 suit : Mode de réalisation n° 1 : Procédé de fabrication d'une structure semi-conductrice comprenant : la fourniture d'un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou 10 d'interconnexion s'étendant partiellement à travers une structure semi-conductrice ; la formation d'une première partie d'au moins un trou d'interconnexion à travers la tranche dans la structure semi-conductrice, et l'alignement de la première partie du au moins un 15 trou d'interconnexion à travers la tranche avec le au moins un renfoncement de trou d'interconnexion ; et le remplacement du matériau sacrificiel à l'intérieur du au moins un renfoncement de trou d'interconnexion par un matériau conducteur et la formation d'une seconde 20 partie du au moins un trou d'interconnexion à travers la tranche en contact électrique avec la première partie du au moins un trou d'interconnexion à travers la tranche. Mode de réalisation n° 2 : Procédé selon le mode 25 de réalisation 1, dans lequel la formation d'une première partie d'au moins un trou d'interconnexion à travers la tranche dans la structure semi-conductrice comprend en outre le prolongement de la.première partie du au moins un trou d'interconnexion à travers la 30 tranche à travers un matériau diélectrique. Mode de réalisation n° 3 : Procédé selon la revendication 1, dans lequel la fourniture du matériau sacrificiel à l'intérieur du au moins un renfoncement de trou d'interconnexion s'étendant partiellement à 35 travers la structure semi-conductrice comprend : la formation d'au moins un renfoncement de trou d'interconnexion borgne s'étendant partiellement à travers la structure semi-conductrice depuis une surface de celle-ci ; et la fourniture d'au moins un de matériau de polysilicium, de silicium-germanium (SiGe), de matériau semi-conducteur III-V et d'un matériau diélectrique à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. Mode de réalisation n° 4 : Procédé selon la revendication 3, dans lequel la fourniture d'au moins un de matériau de polysilicium, de silicium-germanium (SiGe), de matériau semi-conducteur III-V et d'un matériau diélectrique à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne comprend la fourniture de matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. Mode de réalisation n° 5 : Procédé selon le mode de réalisation 3, comprenant en outre la formation du au moins un renfoncement de trou d'interconnexion à travers un matériau de silicium massif. Mode de réalisation n° 6 : Procédé selon le mode de réalisation 4, comprenant en outre la fourniture d'un matériau diélectrique entre le matériau de silicium massif et le matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. Mode de réalisation n° 7 : Procédé selon le mode de réalisation 3, comprenant en outre la fourniture d'une couche mince de matériau semi-conducteur au dessus d'une surface de la structure semi-conductrice après la fourniture du matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. Mode de réalisation n° 8 : Procédé selon le mode de réalisation 7, dans lequel la fourniture de la couche mince de matériau semi-conducteûr au dessus de la surface de la structure semi-conductrice comprend : l'implantation d'ions dans un substrat comprenant un matériau semi-conducteur pour former un plan de fracture dans le substrat ; le collage du substrat à la surface de la structure semi-conductrice ; et la fracture du substrat le long du plan de fracture et la séparation de la couche mince de matériau semi-conducteur d'une partie restante du substrat, la couche mince de matériau semi-conducteur restant collée à la surface de la structure semi-conductrice. Mode de réalisation n° 9 : Procédé selon le mode de réalisation 8, dans lequel le collage du substrat à la surface de la structure semi-conductrice comprend le collage direct du substrat à la surface de la structure semi-conductrice. Mode de réalisation n° 10 : Procédé selon le mode de réalisation 7, comprenant en outre la formation d'au moins une partie d'une structure de dispositif au moyen de la couche mince de matériau semi-conducteur. Mode de réalisation n° 11 : Procédé selon le mode de réalisation 10, dans lequel la formation de la au moins une partie de la structure de dispositif au moyen de la couche mince de matériau semi-conducteur comprend la formation d'au moins une partie d'un transistor au moyen de la couche mince de matériau semi-conducteur. Mode de réalisation n° 12 : Procédé selon le mode de réalisation 7, dans lequel la fourniture de la couche mince de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend la formation de la couche mince de sorte à avoir une épaisseur moyenne d'environ trois cents nanomètres (300 nm) ou moins. Mode de réalisation n° 13 : Procédé selon le mode de réalisation 12, dans lequel la fourniture de la couche mince de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend la formation de la couche mince de sorte à avoir une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. Mode de réalisation n° 14 : Procédé selon l'un quelconque des modes de réalisation 1 à 13, comprenant en outre l'amincissement de la structure semi-conductrice après la formation de la première partie du au moins un trou d'interconnexion à travers la tranche et avant le remplacement du matériau sacrificiel par le matériau conducteur et la formation de la seconde partie du au moins un trou d'interconnexion à travers la tranche. Mode de réalisation n° 15 : Procédé selon le mode de réalisation 14, dans lequel l'amincissement de la structure semi-conductrice comprend la mise à nu du matériau sacrificiel à un extérieur de la structure semi-conductrice. Mode de réalisation n° 16 : Procédé selon le mode de réalisation 14, comprenant en outre : la fixation de la structure semi-conductrice à un substrat porteur avant l'amincissement de la structure semi-conductrice ; et l'élimination du substrat porteur de la structure semi-conductrice après l'amincissement de la structure semi-conductrice. Mode de réalisation n° 17 : Procédé de fabrication d'une structure semi-conductrice comprenant : la fourniture d'un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant dans une surface d'une structure semi-conductrice ; la fourniture d'une couche de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice ; la fabrication d'au moins une structure de dispositif au moyen de la couche de matériau semi-conducteur ; la formation d'une première partie d'au moins un trou d'interconnexion à travers la tranche s'étendant à travers la couche de matériau semi-conducteur ; l'amincissement de la structure semi-conductrice depuis un côté de celle-ci opposé à la couche de matériau semi-conducteur ; l'élimination du matériau sacrificiel depuis l'intérieur. du au moins un renfoncement de trou d'interconnexion dans la structure semi-conductrice et la mise à nu de la première partie du au moins un trou d'interconnexion à travers la tranche à l'intérieur du renfoncement de trou d'interconnexion ; et la fourniture de matériau conducteur à l'intérieur du renfoncement de trou d'interconnexion et la formation d'une seconde partie du au moins un trou d'interconnexion à travers la tranche. Mode de réalisation n° 18 : Procédé selon le mode de réalisation 17, dans lequel la fourniture du matériau sacrificiel à l'intérieur du au moins un renfoncement de trou d'interconnexion comprend la fourniture de matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion. Mode de réalisation n° 19 : Procédé selon le mode de réalisation 17 ou 18, comprenant en outre la fourniture d'un matériau diélectrique entre le matériau sacrificiel et la structure semi-conductrice à l'intérieur du au moins un renfoncement de trou d'interconnexion. Mode de réalisation n° 20 : Procédé selon l'un quelconque des modes de réalisation 17 à 19, dans lequel la fourniture de la couche de. matériau semi- conducteur au dessus de la surface de la structure semi-conductrice comprend le transfert de la couche de matériau semi-conducteur d'un substrat à la structure semi-conductrice. Mode de réalisation n° 21 : Procédé selon le mode de réalisation 20, dans lequel le transfert de la couche de matériau semi-conducteur d'un substrat à la structure semi-conductrice comprend :' l'implantation d'ions dans le substrat ; le collage du substrat à la structure semi-conductrice ; et la fracture du substrat le long d'un plan défini par les ions implantés à l'intérieur du substrat, et la séparation de la couche de matériau semi-conducteur d'une partie restante du substrat. Mode de réalisation n° 22 : Procédé selon l'un quelconque des modes de réalisation 17 à 21, dans lequel la fourniture de la couche de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend la sélection de la couche de matériau semi-conducteur de sorte à avoir une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. Mode de réalisation n° 23 : Procédé selon l'un quelconque des modes de réalisation 17 à 22, comprenant en outre : la fixation de la structure semi-conductrice à un substrat porteur avant l'amincissement de la structure semi-conductrice ; et l'élimination du substrat porteur de la structure semi-conductrice après l'amincissement de la structure semi-conductrice. Mode de réalisation n° 24 : Procédé selon l'un quelconque des modes de réalisation 17 à 23, comprenant en outre la formation d'une bosse conductrice sur le au moins un trou d'interconnexion à travers la tranche. Mode de réalisation n° 25 : Structure semi-conductrice, comprenant : un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant partiellement à travers une structure semi-conductrice depuis une surface de la structure semi-conductrice ; un matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice ; au moins fine structure de dispositif comprenant au moins une partie du matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice ; une première partie d'au moins un trou d'interconnexion à travers la tranche s'étendant à travers le matériau semi-conducteur disposé au dessus de la surface de la 'structure semi- conductrice, la première partie du au moins un trou d'interconnexion à travers la tranche étant alignée avec le au moins un renfoncement de trou d'interconnexion. Mode de réalisation n° 26 : Structure semi- conductrice selon le mode de réalisation 25, comprenant en outre un volume de matériau diélectrique au moins partiellement entouré par le matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice, la première partie du au moins un trou d'interconnexion à travers la tranche s'étendant à travers et étant en contact direct avec le volume de matériau diélectrique. Mode de réalisation n° 27 : Structure semi-conductrice selon le mode de réalisation 26, dans laquelle le volume de matériau diélectrique comprend une structure d'isolation par tranchées peu profondes. Mode de réalisation n° 28 : Structure semi-conductrice selon l'un quelconque des modes de réalisation 25 à 27, dans laquelle le matériau sacrificiel comprend un matériau de polysilicium. Mode de réalisation n° 29 : Structure semi-conductrice selon l'un quelconque des modes de réalisation 25 à 28, dans laquelle la au moins une structure de dispositif comprend au moins un transistor. Y '+ Mode de réalisation n° 30 : Structure semi-conductrice selon l'un quelconque des modes de réalisation 25 à 29, dans laquelle le matériau sacrificiel est mis à nu à un extérieur de la structure semi-conductrice sur un côté de celle-ci opposé au matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice. Mode de réalisation n° 31 : Structure semi-conductrice selon l'un quelconque des modes de réalisation 25 à 30, comprenant en outre un substrat porteur fixé à la structure semi-conductrice. Mode de réalisation n° 32 : Structure semi-conductrice selon l'un quelconque des modes de réalisation 25 à 31, dans laquelle le matériau semi- conducteur disposé au dessus de la surface de la structure semi-conductrice comprend une couche du matériau semi-conducteur ayant une épaisseur moyenne d'environ trois cents nanomètres (300 nm) ou moins. Mode de réalisation n° 33 : Structure semi- conductrice selon le mode de réalisation 32, dans laquelle la couche du matériau semi-conducteur a une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. Mode de réalisation n° 34 : Structure semi- conductrice, comprenant : une surface active ; une surface arrière ; au moins un transistor placé à l'intérieur de la structure semi-conductrice entre la surface active et la surface arrière ; au moins un trou d'interconnexion à travers la tranche s'étendant au moins partiellement à travers la structure semi-conductrice depuis au moins une de la surface active et de la surface arrière, le au moins un trou d'interconnexion à travers la tranche comprenant : une première partie ; une seconde partie ; et une limite identifiable entre une microstructure de la première partie et une microstructure de la seconde partie. Mode de réalisation n° 35 : Structure semi- conductrice selon le mode de réalisation 34, dans laquelle le au moins un transistor comprend au moins une partie d'une couche mince de matériau semi-conducteur. Mode de réalisation n° 36 : Structure semi- conductrice selon le mode de réalisation 35, dans laquelle la couche mince de matériau semi-conducteur a une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. Mode de réalisation n° 37 : Structure semi- conductrice selon le mode de réalisation 35 ou 36, dans laquelle la limite identifiable est placée à proximité d'une surface principale de la couche mince de matériau semi-conducteur. Mode de réalisation n° 38 : Structure semi- conductrice selon l'un quelconque des modes de réalisation 34 à 37, dans laquelle la limite identifiable est orientée parallèlement à au moins une de la surface active et de la surface arrière. REVENDICATIONS1. Procédé de fabrication d'une structure semi-conductrice comprenant : la fourniture d'un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant partiellement à travers une structure semi-conductrice ; la formation d'une première partie d'au moins un 10 trou d'interconnexion à travers la tranche dans la structure semi-conductrice, et l'alignement de la première partie du au moins un trou d'interconnexion à travers la tranche avec le au moins un renfoncement de trou d'interconnexion ; et 15 le remplacement du matériau sacrificiel a l'intérieur du au moins un renfoncement de trou d'interconnexion par un matériau conducteur et la formation d'une seconde partie du au moins un trou d'interconnexion à travers la tranche en contact 20 électrique avec la première partie du au moins un trou d'interconnexion à travers la tranche. 2. Procédé selon la revendication 1, dans lequel la formation d'une première partie d'au moins un trou 25 d'interconnexion à travers la tranche dans la structure semi-conductrice comprend en outre le prolongement de la première partie du au moins un trou d'interconnexion à travers la tranche à travers un matériau diélectrique. 30 3. Procédé selon la revendication 1, dans lequel la fourniture du matériau sacrificiel à l'intérieur du au moins un renfoncement de trou d'interconnexion s'étendant partiellement à travers la structure semi- 35 conductrice comprenant :la formation d'au moins un renfoncement de trou d'interconnexion borgne s'étendant partiellement à travers la structure semi-conductrice depuis une surface de celle-ci ; et la fourniture d'au moins un de matériau de polysilicium, de silicium-germanium (Site), de matériau semi-conducteur III-V et d'un matériau diélectrique à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. 4. Procédé selon la revendication 3, dans lequel la fourniture d'au moins un de matériau de polysilicium, de silicium-germanium (SiGe), de matériau semi-conducteur III-V et d'un matériau diélectrique à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne comprend la fourniture de matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. 5. Procédé selon la revendication 3, comprenant en outre la formation du au moins un renfoncement de trou d'interconnexion à travers un matériau de silicium massif. 6. Procédé selon la revendication 5, comprenant en outre la fourniture d'un matériau diélectrique entre le matériau de silicium massif et le matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. 7. Procédé selon la revendication 3, comprenant en outre la fourniture d'une couche mince de matériau semi-conducteur au dessus d'une surface de la structure semi-conductrice après la fourniture du matériau depolysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion borgne. 8. Procédé selon la revendication 7, dans lequel la fourniture de la couche mince de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend : l'implantation d'ions dans un substrat comprenant un matériau semi-conducteur pour former un plan de 10 fracture dans le substrat ; le collage du substrat à la surface de la structure semi-conductrice ; et la fracture du substrat le long du plan de fracture et la séparation de la couche mince de 15 matériau semi-conducteur d'une partie restante du substrat, la couche mince de matériau semi-conducteur restant collée à la surface de la structure semi-conductrice. 20 9. Procédé selon la revendication 8, dans lequel le collage du substrat à la surface de la structure semi-conductrice comprend le collage direct du substrat à la surface de la structure semi-conductrice. 25 10. Procédé selon la revendication 7, comprenant en outre la formation d'au moins une partie d'une structure de dispositif au moyen de la couche mince de matériau semi-conducteur. 30 11. Procédé selon la revendication 10, dans lequel la formation de la au moins une partie de la structure de dispositif au moyen de la couche mince de matériau semi-conducteur comprend la formation d'au moins une partie d'un transistor au moyen de la couche mince de 35 matériau semi-conducteur. 12. Procédé selon la revendication 7, dans lequel la fourniture de la couche mince de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend la formation de la couche mince de sorte à avoir une épaisseur moyenne d'environ trois cents nanomètres (300 nm) ou moins. 13. Procédé selon la revendication 12, dans lequel la fourniture de la couche mince de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend la formation de la couche mince de sorte à avoir une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. 14. Procédé selon la revendication 1, comprenant en outre l'amincissement de la structure semi-conductrice après la formation de la première partie du au moins un trou d'interconnexion à travers la tranche et avant le remplacement du matériau sacrificiel par le matériau conducteur et la formation de la seconde partie du au moins un trou d'interconnexion à travers la tranche. 15. Procédé selon la revendication 14, dans lequel l'amincissement de la structure semi-conductrice comprend la mise à nu du matériau sacrificiel à un extérieur de la structure semi-conductrice. 16. Procédé selon la revendication 14, comprenant en outre : la fixation de la structure semi-conductrice à un substrat porteur avant l'amincissement de la structure semi-conductrice ; etl'élimination du substrat porteur de la structure semi-conductrice après l'amincissement de la structure semi-conductrice. 17. Procédé de fabrication d'une structure semi-conductrice comprenant : la fourniture d'un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant dans une surface d'une structure semi-conductrice ; la fourniture d'une couche de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice ; la fabrication d'au moins une structure de dispositif au moyen de la couche de matériau semi-conducteur ; la formation d'une première partie d'au moins un trou d'interconnexion à travers la tranche s'étendant à travers la couche de matériau semi-conducteur ; l'amincissement de la structure semi-conductrice 20 depuis un côté de celle-ci opposé à la couche de matériau semi-conducteur ; l'élimination du matériau sacrificiel depuis l'intérieur du au moins un renfoncement de trou d'interconnexion dans la structure semi-conductrice et 25 la mise à nu de la première partie du au moins un trou d'interconnexion à travers la tranche à l'intérieur du renfoncement de trou d'interconnexion ; et la fourniture de matériau conducteur à l'intérieur du renfoncement de trou d'interconnexion et la 30 formation d'une seconde partie du au moins un trou d'interconnexion à travers la tranche. 18. Procédé selon la revendication 17, dans lequel la fourniture du matériau sacrificiel à l'intérieur du 35 au moins un renfoncement de trou d'interconnexioncomprend la fourniture de matériau de polysilicium à l'intérieur du au moins un renfoncement de trou d'interconnexion. 19. Procédé selon la revendication 17, comprenant en outre la fourniture d'un matériau diélectrique entre le matériau sacrificiel et la structure semi-conductrice à l'intérieur du au moins un renfoncement de trou d'interconnexion. 20. Procédé selon la revendication 17, dans lequel la fourniture de la couche de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend le transfert de la couche de matériau semi-conducteur d'un substrat à la structure semi-conductrice. 21. Procédé selon la revendication 20, dans lequel le transfert de la couche de matériau semi-conducteur d'un substrat à la structure semi-conductrice comprend : l'implantation d'ions dans le substrat ; le collage du substrat à la structure semi-conductrice ; et la fracture du substrat le long d'un plan défini par les ions implantés à l'intérieur du substrat ; et la séparation de la couche de matériau semi-conducteur d'une partie restante du substrat. 22. Procédé selon la revendication 17, dans lequel la fourniture de la couche de matériau semi-conducteur au dessus de la surface de la structure semi-conductrice comprend la sélection de la couche de matériau semi-conducteur de sorte à avoir une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins. 23. Procédé selon la revendication 17, comprenant en outre : la fixation de la structure semi-conductrice à un 5 substrat porteur avant l'amincissement de la structure semi-conductrice ; et l'élimination du substrat porteur de la structure semi-conductrice après l'amincissement de la structure semi-conductrice. 10 24. Procédé selon la revendication 17, comprenant en outre la formation d'une bosse conductrice sur le au moins un trou d'interconnexion à travers la tranche. 15 25. Structure semi-conductrice, comprenant : un matériau sacrificiel à l'intérieur d'au moins un renfoncement de trou d'interconnexion s'étendant partiellement à travers une structure semi-conductrice depuis une surface de la structure semi-conductrice ; 20 un matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice ; au moins une structure de dispositif comprenant au moins une partie du matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice ; 25 une première partie d'au moins un trou d'interconnexion à travers la tranche s'étendant à travers le matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice, la première partie du au moins un trou d'interconnexion à 30 travers la tranche étant alignée avec le au moins un renfoncement de trou d'interconnexion. 26. Structure semi-conductrice selon la revendication 25, comprenant en outre un volume de 35 matériau diélectrique au moins partiellement entourépar le matériau semi-conducteur disposé au dessus de la surface de la structure semi-conductrice, la première partie du au moins un trou d'interconnexion à travers la tranche s'étendant à travers et étant en contact direct avec le volume de matériau diélectrique. 27. Structure semi-conductrice selon la revendication 26, dans laquelle le volume de matériau diélectrique comprend une structure d'isolation par tranchées peu profondes. 28. Structure semi-conductrice selon la revendication 25, dans laquelle le matériau sacrificiel comprend un matériau de polysilicium. 29. Structure semi-conductrice selon la revendication 25, dans laquelle la au moins une structure de dispositif comprend au moins un transistor. 20 30. Structure semi-conductrice selon la revendication 25, dans laquelle le matériau sacrificiel est mis à nu à un extérieur de la structure semi-conductrice sur un côté de celle-ci opposé au matériau 25 semi-conducteur disposé au dessus de la surface de la structure semi-conductrice. 31. Structure semi-conductrice selon la revendication 30, comprenant en outre un substrat 30 porteur fixé à la structure semi-conductrice. 32. Structure semi-conductrice selon la revendication 25, dans laquelle le matériau semi-conducteur disposé au dessus de la surface de la 35 structure semi-conductrice comprend une couche du15matériau semi-conducteur ayant une épaisseur moyenne d'environ trois cents nanomètres (300 nm) ou moins. 33. Structure semi-conductrice selon la 5 revendication 32, dans laquelle la couche du matériau semi-conducteur a une épaisseur moyenne d'environ cent nanomètres (100 nm) ou moins.