FR 2965660 A1 20120406 FR 1058020 A 20101004 B 10-2509FR 1 Procédé de fabrication d'au moins trois transistors présentant trois tensions de seuil différentes La présente invention concerne la fabrication de dispositifs semiconducteurs pour circuits intégrés. Les propriétés électroniques d'un transistor fabriqué dans un circuit intégré découlent directement de sa géométrie et des matériaux le formant. Ainsi, la vitesse et la tension de seuil d'un transistor peuvent varier avec l'épaisseur de l'isolant de grille et/ou avec la constante diélectrique du matériau formant l'isolant de grille. Or, selon la fonction remplie par un transistor au sein du circuit intégré, il peut être nécessaire d'obtenir des propriétés électroniques spécifiques, et par conséquent de prévoir une géométrie ou une composition du transistor particulière. Par exemple, les transistors dits à faibles fuites (en anglais : low leakage transistors) permettent de diminuer les fuites en courant et sont utilisés pour les fonctions classiques analogiques et logiques ; les transistors dits d'interface (en anglais : input-output transistors) permettent de supporter des tensions élevées (de l'ordre d'environ 2 volts) et sont utilisés pour des fonctions analogiques et pour des éléments à écriture unique ; et les transistors dits à vitesse élevée (en anglais : high speed transistors) permettent d'obtenir des temps de réponse faibles et sont utilisés, par exemple, pour les circuits analogiques radio-fréquences et à vitesse élevée, ou pour les mémoires à accès direct à vitesse élevée. Les différences de propriétés électroniques entre les transistors décrits ci-dessus peuvent notamment être contrôlées par les caractéristiques (épaisseur et/ou constante diélectrique) de l'isolant de grille et/ou par les caractéristiques (longueur ou largeur) de la grille. Ainsi, lorsqu'un circuit intégré comporte plusieurs transistors avec des caractéristiques particulières, il est nécessaire de prévoir des procédés de fabrication distincts. I1 est ainsi possible de fabriquer les transistors de type différent indépendamment les uns des autres. Cependant, un tel procédé augmente le nombre d'étapes de fabrication du circuit intégré, et donc son coût. De plus, il n'est pas toujours possible de réaliser des transistors présentant des différences structurelles (longueur ou largeur de grille, épaisseur ou constante diélectrique de l'isolant de grille) suffisantes pour les propriétés électroniques recherchées. Selon un mode de réalisation, il est proposé un procédé de fabrication de transistors différents, permettant de limiter le nombre d'étapes de fabrication. Selon un mode de réalisation, il est proposé un procédé permettant de fabriquer de manière simple et fiable, au moins trois transistors différents présentant des tensions de seuil différentes. A cet effet, selon un aspect, il est proposé un procédé de fabrication d'au moins trois transistors dans et au-dessus d'un substrat semiconducteur, au moins un premier transistor étant disposé dans et au-dessus d'une première région du substrat et présentant une première tension de seuil, au moins un deuxième transistor étant disposé dans et au-dessus d'une deuxième région du substrat et présentant une deuxième tension de seuil inférieure à la première tension de seuil et au moins un troisième transistor étant disposé dans et au-dessus d'une troisième région du substrat et présentant une troisième tension de seuil inférieure à la deuxième tension de seuil. Le procédé comprend les étapes suivantes : a) la formation, au-dessus des trois régions du substrat, d'une première couche d'oxyde présentant une première épaisseur, b) le retrait, au-dessus de la troisième région, de la première couche d'oxyde, c) la formation, au-dessus de la troisième région, d'une première couche d'oxyde nitruré présentant une épaisseur inférieure à la première épaisseur, d) le retrait, au-dessus de la deuxième région, de la première couche d'oxyde, e) la formation, au-dessus de la deuxième région, d'une deuxième couche d'oxyde, et f) la nitruration de la deuxième couche d'oxyde et de la première couche d'oxyde nitruré de manière à former respectivement une deuxième couche d'oxyde nitruré et une première couche d'oxyde nitruré enrichie présentant une proportion en azote supérieure à celle de la deuxième couche d'oxyde nitruré. Ainsi, selon le procédé, les oxydes de grille des différents transistors sont réalisés conjointement, en réalisant certaines des étapes de fabrication en commun aux trois transistors ou à deux transistors. On facilite le procédé de fabrication et on s'assure des différences de comportement entre les trois transistors. De plus, l'étape de nitruration permet de former deux types de transistors, à partir de la différence de constante diélectrique : il n'est pas nécessaire de déposer trois couches d'isolant de grille avec des épaisseurs différentes, souvent difficiles à maîtriser en raison de l'ordre de grandeur desdites épaisseurs. Le procédé prévoit le dépôt de deux couches d'isolant de grille avec des épaisseurs différentes, puis la modification des caractéristiques électroniques des deux couches en modifiant la composition chimique d'une des deux couches par rapport à l'autre. En particulier, la proportion d'azote dans les couches d'oxyde nitruré étant différentes, on constate une différence de constante diélectrique entre les deux couches d'oxyde nitruré, et donc une différence de comportement pour les transistors. De plus, la différence de constante diélectrique peut être notamment choisie en fonction de la proportion d'azote dans la première couche d'oxyde nitruré, avant la formation de la deuxième couche d'oxyde nitruré. On obtient alors un procédé plus facile et plus fiable pour obtenir au moins trois transistors présentant des caractéristiques électroniques différentes. Avantageusement, le procédé comprend également la formation d'une couche d'un matériau à constante diélectrique élevée, par exemple de l'oxyde d'hafnium, sur la première couche d'oxyde nitruré enrichie et la deuxième couche d'oxyde nitruré, et sur la première couche d'oxyde située au-dessus de la première région, et la formation d'une couche d'un matériau de grille au-dessus de la couche d'un matériau à constante diélectrique élevée. La couche de matériau à constante diélectrique élevée permet notamment d'augmenter l'épaisseur totale d'isolant de grille, conduisant ainsi à une réduction des courants de fuites et à une amélioration de la tenue mécanique des couches d'oxydes nitrurés qui peuvent présenter des épaisseurs réduites. De plus, le matériau à constante diélectrique élevée permet également de limiter la variation de la constante diélectrique globale de l'isolant de grille, en raison d'une constante diélectrique beaucoup plus élevée que celle des oxydes nitrurés formés au-dessus du substrat. L'étape a) peut comprendre un dépôt, notamment chimique en phase vapeur, d'un oxyde haute température, par exemple le dioxyde de silicium. Le dépôt chimique en phase vapeur peut également être à pression réduite. On forme ainsi de manière aisée, la couche d'oxyde haute température. L'étape c) peut comprendre une oxydation thermique rapide de la troisième région du substrat semiconducteur suivie d'une nitruration par plasma découplé. L'oxydation thermique rapide permet de former une couche d'oxyde dont l'épaisseur peut être choisie égale à 1 nanométre environ. La nitruration par plasma découplé permet de changer la couche d'oxyde en couche d'oxyde nitruré, tout en gardant une épaisseur sensiblement identique. L'étape e) peut comprendre une oxydation thermique rapide de la deuxième région du substrat semiconducteur. On peut former à nouveau une couche d'oxyde dont l'épaisseur peut être choisie égale à un 1 nanométre environ. L'étape f) peut comprendre une nitruration par plasma découplé. La nitruration par plasma permet d'une part de changer la deuxième couche d'oxyde en deuxième couche d'oxyde nitruré, et d'autre part d'augmenter la proportion d'azote dans la première couche d'oxyde nitruré formée précédemment. La nitruration par plasma découplé peut être suivie d'une étape de recuit. L'étape de recuit permet de fixer l'azote dans la couche d'oxyde nitruré et d'éliminer d'éventuels défauts générés lors de la nitruration par plasma. La première couche d'oxyde nitruré et la deuxième couche d'oxyde nitruré peuvent comprendre de l'oxyde de silicium nitruré. Le procédé comprend également les étapes de formation des régions de source et de drain des transistors. On forme ainsi complètement les trois transistors différents. Par ailleurs, seules certaines étapes de réalisation de l'oxyde de grille différent pour les trois transistors, ce qui diminue les étapes spécifiques à la fabrication de chaque transistor. D'autres avantages et caractéristiques apparaîtront à l'examen de la description détaillée d'un mode de mise en oeuvre, nullement limitatif, et des dessins annexés sur lesquels les figures 1 à 7 illustrent d'une façon très schématique, les principales étapes d'un mode de mise en oeuvre du procédé de fabrication. La figure 1 représente très schématiquement une coupe d'un circuit intégré 1 comprenant un substrat 2, par exemple en silicium, et une couche 3 d'oxyde haute température (en anglais : high temperature oxide HTO). L'oxyde haute température peut être par exemple du dioxyde de silicium SiO2, et peut être déposé par exemple par dépôt chimique en phase vapeur à basse pression sur la surface supérieure du substrat 2. Par ailleurs, le substrat 2 peut comprendre trois régions distinctes 4, 5, 6 dans et sur lesquelles vont être formés respectivement un premier, un deuxième et un troisième transistor présentant des tensions de seuil différentes. La couche 3 d'oxyde haute température forme en partie, comme cela apparaît plus tard, l'isolant de grille du transistor présentant la tension de seuil la plus élevée, c'est-à-dire que la partie de la couche 3 située au-dessus de la première région 4 du substrat 2 va former en partie l'isolant de grille du transistor présentant la tension de seuil la plus élevée. La couche 3 d'oxyde haute température peut présenter une épaisseur comprise entre 3 et 6nm, de préférence sensiblement égale à 4,5nm. La couche d'oxyde 3 permet notamment d'obtenir une tenue aux tensions élevées, par exemple de l'ordre de 2 volts. Sur la figure 2, la couche 3 d'oxyde haute température est gravée, de manière classique, au niveau de la troisième région 6 du substrat 2 où va être formé le transistor présentant la tension de seuil la plus petite. La gravure partielle de la couche 3 d'oxyde haute température permet de rendre accessible la surface supérieure de la troisième région 6 du substrat 2. On réalise alors une couche 7 d'un oxyde nitruré (figure 3). La couche 7 d'oxyde nitruré peut comprendre de l'oxy-nitrure de silicium SiON. L'oxy-nitrure de silicium peut être formé en plusieurs étapes : dans une première étape, on réalise une étape d'oxydation thermique rapide (en anglais : rapid thermal oxydation) du substrat 2, de manière à former une couche de dioxyde de silicium principalement sur la surface libre de la troisième région 7 du substrat 2. Puis, dans une deuxième étape, on réalise une nitruration par plasma, par exemple un plasma découplé contenant des radicaux d'azote (en anglais : decoupled plasma nitridation) de manière à obtenir une couche de SiON. Enfin, un recuit peut être mis en oeuvre après la nitruration, pour fixer l'azote dans la couche 7 de SiON et éliminer d'éventuels défauts générés lors de la nitruration par plasma. L'épaisseur de la couche 7 est choisie inférieure à celle de la couche 3 d'oxyde haute température, par exemple comprise entre 0,5 et 2nm, de préférence sensiblement égale à 1nm, notamment afin d'obtenir un troisième transistor dans et au-dessus de la troisième région 6 avec une épaisseur équivalente plus faible que celle du premier transistor formé dans et au-dessus de la première région 4 du substrat. On réalise ensuite une gravure de la couche d'oxyde haute température 3 de manière à accéder à la surface de la deuxième région 5 du substrat 2 (figure 4), puis on réalise à nouveau une oxydation thermique rapide de manière à former, principalement sur la surface libre de la deuxième région 5 du substrat, une couche de dioxyde de silicium 8 (figure 5). La couche 8 de dioxyde de silicium peut notamment présenter une épaisseur sensiblement égale à l'épaisseur de la couche d'oxy-nitrure de silicium 7. Durant l'étape d'oxydation thermique rapide, on considère que l'oxydation de la première région 4 et de la troisième région 6 du substrat sont négligeables. Enfin, on réalise une deuxième nitruration plasma découplée (figure 6), de manière à nitrurer la couche d'oxyde de silicium 8 formée précédemment pour obtenir une deuxième couche d'oxy-nitrure de silicium 9, et de manière à nitrurer à nouveau la couche 7 d'oxy- nitrure de silicium formée au-dessus de la troisième région 6. On obtient ainsi une première couche d'oxy-nitrure de silicium enrichie 10 présentant une proportion d'azote supérieure à celle de la deuxième couche d'oxy-nitrure de silicium 9 et supérieure à la première couche d'oxy-nitrure de silicium 7. Ainsi, pour une épaisseur similaire de la deuxième couche d'oxy-nitrure de silicium 9 et de la première couche d'oxy-nitrure de silicium enrichie 10, on obtient des propriétés électroniques différentes dues notamment à la différence de composition. Plus particulièrement, la première couche d'oxy-nitrure de silicium enrichie 10 et la deuxième couche d'oxy-nitrure de silicium 9 présentent des constantes diélectriques qui dépendent de la proportion d'azote présent de la couche d'oxy-nitrure. Ainsi, on a constaté que les couches 9 et 10 présentent des constantes diélectriques respectives E9 et E10 pouvant s'écrire sous la forme : 9 9 E9 _ - ESi3N4 * fsi3N4 +ESi02 * fSio2 _ 7.6 * fs9i3N4 + 3.9 * (1- fs9i3N4 ) 10 10 X10 _ - ~Si3N4 * fsi3N4 +E SiO2 * fSio2 _ 10 7.6 * f 10 si3N4 +3 9* (1- fsi3N4) représentent les proportions respectives de nitrure de silicium et de dioxyde de silicium dans la couche 9, et fs1i°N4 et fsi°o2 représentent les proportions respectives de nitrure de silicium et de dioxyde de silicium dans la couche 10. Ainsi, en augmentant la proportion d'azote dans la première couche d'oxy-nitrure de silicium enrichie 10, il est possible d'augmenter la constante diélectrique de la couche 10, et donc de et où f9 Si3N4 et .f,9,02 9i02 modifier les propriétés électroniques du transistor associé à la couche 10. Plus particulièrement, pour une couche d'oxy-nitrure présentant une épaisseur réelle comprise entre 0,5 et 2nm, on peut obtenir une épaisseur équivalente (en anglais : capacitance equivalent thickness CET, c'est-à-dire l'épaisseur d'une couche de dioxyde de silicium présentant la même capacité que la couche d'oxy-nitrure considérée) pouvant varier entre 0,35 et 1.5 nm. Ainsi, mêmes lorsque les couches d'oxynitrure 9 et 10 présentent des épaisseurs réelles identiques, elles peuvent présenter des épaisseurs équivalentes différentes en raison de leurs proportions d'azote différentes. I1 est alors possible d'obtenir des propriétés électroniques similaires à une couche de dioxyde de silicium présentant une épaisseur de moins de 1nm, tout en ayant un procédé de fabrication aisé grâce à des couches d'oxy-nitrure 9 et 10 plus épaisses, et fiable grâce à une différence de proportion d'azote entre les deux couches 9 et 10 déterminée notamment lors de la formation de la première couche d'oxy-nitrure de silicium 7. Enfin, dans une dernière étape illustrée à la figure 7, on dépose sur les couches 3, 9 et 10, une couche 11 d'un matériau à constante diélectrique élevée (en anglais : high-k material), par exemple du dioxyde d'hafnium. Le matériau 11 à constante diélectrique élevée permet notamment d'augmenter l'épaisseur totale d'isolant de grille, conduisant ainsi à une réduction des courants de fuites, tout en limitant l'augmentation de l'épaisseur équivalente de l'isolation de grille en raison de l'écart entre la constante diélectrique de la couche 9 ou 10 et la constante diélectrique du materiau 11. On dépose également une couche 12 d'un matériau de grille afin de former entièrement la grille des trois transistors, puis on forme les régions de source et de drain (non-représentées) de part et d'autre des grilles précédemment formées, de manière à obtenir trois transistors 13, 14, 15. Le matériau de grille peut être par exemple du nitrure de titane TiN, du nitrure de tantale TaN, voire du nitrure de tungstène WN, ou bien encore des carbonitrures tels que TiCN, TaCN, voire WCN, ou bien encore du cuivre. Dans ce dernier cas, on formera de préférence une couche intermédiaire de nitrure de titane TiN (non représentée) entre la couche 11 du matériau à constante diélectrique élevée et la couche 12 de cuivre. Le premier transistor 13 comprend ainsi un isolant de grille comprenant de l'oxyde haute température et présentant une épaisseur supérieure à celle des transistors 14, 15. Le premier transistor 13 présente alors une tension de seuil plus élevée, de l'ordre de 2 volts, et peut être utilisé comme transistor d'interface. Le deuxième transistor 14 comprend un isolant de grille avec de l'oxynitrure de silicium et présentant une épaisseur inférieure à celle du premier transistor 13. Le deuxième transistor 14 présente donc une tension de seuil plus faible, et un temps de réponse plus court qui permet de l'utiliser comme transistor standart dans les circuits logiques de circuits intégrés. Enfin, le troisième transistor 15 comprend un isolant de grille avec une épaisseur sensiblement égale à celle de l'isolant de grille du deuxième transistor 14, mais présentant une constante diélectrique plus élevée en raison de la proportion plus élevée d'azote dans la couche 10. Le troisième transistor 15 présente donc une tension de seuil encore plus faible, et un temps de réponse encore plus court, qui permet de l'utiliser comme transistor à vitesse élevée pour les circuits analogiques radio-fréquences et à vitesse élevée, ou pour les mémoires à accès direct à vitesse élevée. REVENDICATIONS1. Procédé de fabrication d'au moins trois transistors (13, 14, 15) dans et au-dessus d'un substrat semiconducteur (2), au moins un premier transistor (13) étant disposé dans et au-dessus d'une première région (4) du substrat et présentant une première tension de seuil, au moins un deuxième transistor (14) étant disposé dans et au-dessus d'une deuxième région (5) du substrat et présentant une deuxième tension de seuil inférieure à la première tension de seuil et au moins un troisième transistor (15) étant disposé dans et au-dessus d'une troisième région (6) du substrat et présentant une troisième tension de seuil inférieure à la deuxième tension de seuil, caractérisé en ce qu'il comprend les étapes suivantes : a) la formation, au-dessus des trois régions (4, 5, 6) du substrat, d'une première couche d'oxyde (3) présentant une première épaisseur, b) le retrait, au-dessus de la troisième région (6), de la première couche d'oxyde (3), c) la formation, au-dessus de la troisième région (6), d'une première couche d'oxyde nitruré (7) présentant une épaisseur inférieure à la première épaisseur, d) le retrait, au-dessus de la deuxième région (5), de la première couche d'oxyde (3), e) la formation, au-dessus de la deuxième région (5), d'une deuxième couche d'oxyde (8), et f) la nitruration de la deuxième couche d'oxyde (8) et de la première couche d'oxyde nitruré (7) de manière à former respectivement une deuxième couche d'oxyde nitruré (9) et une première couche d'oxyde nitruré enrichie (10) présentant une proportion en azote supérieure à celle de la deuxième couche d'oxyde nitruré (9). 2. Procédé selon la revendication 1 comprenant également la formation d'une couche d'un matériau à constante diélectrique élevée(11), sur la première couche d'oxyde nitruré enrichie (10) et la deuxième couche d'oxyde nitruré (9), et sur la première couche d'oxyde (3) située au-dessus de la première région (4), et la formation d'une couche d'un matériau de grille (12), au-dessus de la couche d'un matériau à constante diélectrique élevée (11). 3. Procédé selon l'une des revendications précédentes dans lequel l'étape a) comprend un dépôt, notamment chimique en phase vapeur, d'un oxyde haute température, par exemple le dioxyde de silicium. 4. Procédé selon l'une des revendications précédentes dans lequel l'étape c) comprend une oxydation thermique rapide de la troisième région (6) du substrat semiconducteur (2) suivie d'une nitruration par plasma découplé. 5. Procédé selon l'une des revendications précédentes dans lequel l'étape e) comprend une oxydation thermique rapide de la deuxième région (5) du substrat semiconducteur (2). 6. Procédé selon la revendication précédente dans lequel l'étape f) comprend une nitruration par plasma découplé. 7. Procédé selon la revendication 4 ou 6 dans lequel la nitruration par plasma découplé est suivie d'une étape de recuit. 8. Procédé selon l'une des revendications précédentes dans lequel la première couche d'oxyde nitruré (7) et la deuxième couche d'oxyde nitruré (9) comprennent de l'oxyde de silicium nitruré. 9. Procédé selon l'une des revendications précédentes comprenant également les étapes de formation des régions de source et de drain des transistors (13, 14, 15).