FR 2966304 A1 20120420 FR 1058475 A 20101018 B10345 FR - 10-GR2-063 1 ETAGE DE SORTIE CLASSE AB Domaine de l'invention La présente invention concerne de façon générale les circuits électroniques et, plus particulièrement, les amplificateurs dits classe AB. L'invention s'applique plus particulièrement aux chaînes de traitement de signaux audio ou audio/vidéo. Exposé de l'art antérieur Dans la plupart des appareils audio ou audio/vidéo, des signaux reçus par une antenne, extrait d'une cassette, d'un CD/DVD, d'un réseau de téléphonie mobile, etc. sont, le cas échéant après retraitement, amplifiés pour être exploités par un dispositif de restitution (téléviseur, home cinéma, téléphone mobile, etc.) équipé d'un décodeur. Le plus souvent, ces signaux transitent d'un appareil à un autre ou, à l'intérieur d'un appareil, en respectant des niveaux prévus par des normes. Par exemple, pour les signaux audio, une norme DOLBY fixe l'excursion maximale des signaux audio à 2 volts RMS (environ 5,6 volts crête à crête). La figure 1 est une représentation schématique d'une chaîne de traitement du type auquel s'applique à titre d'exemple la présente invention. Dans cet exemple, des signaux audio provenant d'une antenne 11, d'une cassette vidéo 12 ou d'un B10345 FR - 10-GR2-063 2 système numérique 13, sont traités par un ou plusieurs circuits 2 (AUDIO PROC.) avant d'être amplifiés (bloc 3, AMP.) pour être fournis, par exemple, à une prise péritel 4. Les traitements (démodulation, filtrage, séparation de voie, etc.) opérés par les circuits 2 sont différents selon la source audio, mais le ou les signaux fournis par le circuit doivent tous être amplifiés, par exemple pour respecter en sortie la norme DOLBY. D'autres signaux audio ou vidéo arrivent sur la prise péritel 4 (flèches en pointillés 15). Ces signaux proviennent de voies de traitement parallèles. En particulier, pour des signaux stéréo, des voies gauche et droite sont amplifiées séparément (le cas échéant en partageant un même circuit 2 en amont). Les fonctions de traitement 2 et d'amplification 3 sont généralement réalisées par des circuits alimentés sous des tensions VI et V2 différentes (V2 étant supérieure à VI) et réalisées dans des technologies également différentes, c'est-à-dire avec des transistors adaptés à supporter des tensions différentes. En reprenant l'exemple de la norme DOLBY, la tension V2 est de l'ordre de 8 volts alors que les circuits de traitement sont alimentés sous une tension VI inférieure, par exemple de l'ordre de 3,3 volts. Pour simplifier, on fera par la suite référence à des tensions haute et basse, mais ces tensions restent du même ordre de grandeur (il ne s'agit pas de passer d'une basse tension de quelque volts à une haute tension d'une centaine de volts). Par ailleurs, on fera référence dans la description qui suit à la fourniture de signaux audio ou vidéo par une prise péritel mais l'invention s'applique plus généralement à toute transmission de signaux audio d'un circuit à un autre ou d'une portion de circuit à une autre dans lesquels des problèmes similaires se posent. Il serait souhaitable de pouvoir intégrer toute la chaîne de traitement dans un même circuit intégré. Toutefois, réaliser ce circuit dans la technologie adaptée à la tension la B10345 FR - 10-GR2-063 3 plus élevée nuit à l'encombrement et engendre une consommation non nécessaire dans la partie traitement. Il serait donc souhaitable de réaliser l'amplificateur dans la technologie basse tension. Se pose alors le problème que les transistors de cette technologie basse tension ne supportent pas la haute tension requise pour fournir le signal amplifié avec l'excursion de sortie souhaitée. Résumé Un objet d'un mode de réalisation de la présente invention est de proposer un amplificateur classe AB, et plus particulièrement un étage de sortie d'un tel amplificateur, dans une technologie dont les transistors supportent une tension inférieure à la tension d'alimentation de l'amplificateur. Un autre objet d'un mode de réalisation de la présente invention est de proposer une chaîne de traitement et d'amplification de signaux pouvant être intégrée dans une technologie de transistors ne supportant qu'une tension inférieure à une tension d'alimentation de l'étage de sortie de l'amplificateur. Un autre objet d'un mode de réalisation de la présente invention est de proposer une solution plus particulièrement adaptée à la réalisation d'un amplificateur classe AB respectant la norme DOLBY. Pour atteindre tout ou partie de ces objets ainsi que d'autres, on prévoit un étage de sortie d'un amplificateur classe AB intégré dans une technologie adaptée à une première tension et destiné à être alimenté sous une seconde tension supérieure à la première, comportant : au moins un premier transistor d'un premier type de canal entre une première borne d'application de la seconde tension et une borne de sortie de l'étage, dont la grille est reliée à une première borne d'entrée de l'étage ; au moins un premier transistor d'un deuxième type de canal entre cette borne de sortie et une deuxième borne B10345 FR - 10-GR2-063 4 d'application de la seconde tension, dont la grille est reliée à une seconde borne d'entrée de l'étage ; et au moins un deuxième et un troisième transistors du deuxième type de canal en série entre la borne de sortie et le premier transistor du deuxième type de canal, la grille du deuxième transistor étant connectée au point milieu d'un pont diviseur résistif entre ladite borne de sortie et la grille du troisième transistor du second type de canal, et la grille du troisième transistor étant polarisée à un potentiel fixe. Selon un mode de réalisation de la présente invention, la grille du deuxième transistor du deuxième type de canal est connectée au point milieu d'une association en série d'une première source de courant et de deux transistors du deuxième type de canal montés en diode. Selon un mode de réalisation de la présente invention, ledit premier transistor du premier type de canal est un transistor de type DRIFT. Selon un mode de réalisation de la présente invention, au moins un deuxième et un troisième transistor du premier type de canal sont en série entre la borne de sortie et ledit premier transistor du premier type de canal, la grille du deuxième transistor du premier type de canal étant connectée au point milieu d'un pont diviseur résistif entre ladite borne de sortie et la grille du troisième transistor du premier type de canal, et la grille de ce troisième transistor étant polarisée à un potentiel fixe. Selon un mode de réalisation de la présente invention, la grille du troisième transistor du premier type de canal est connectée au point milieu d'une association en série de deux transistors du premier type de canal montés en diode et d'une deuxième source de courant. Selon un mode de réalisation de la présente invention, les grilles respectives des premiers transistors des premier et deuxième types de canal sont respectivement connectées entre une source de courant et un étage différentiel composé de deux B10345 FR - 10-GR2-063 transistors en parallèle respectivement du premier type et du deuxième type de canal dont les grilles respectives sont reliées aux première et deuxième sources de courant. On prévoit également un amplificateur classe AB, 5 comportant un étage de sortie. On prévoit également une chaîne de traitement de signaux audio comportant, pour chaque voie, un amplificateur classe AB. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, qui a été décrite précédemment, représente schématiquement et sous forme de blocs un exemple de chaîne de traitement de signaux audio du type auquel s'applique à titre d'exemple la présente invention ; la figure 2 représente un exemple de schéma usuel d'amplificateur classe AB ; la figure 3 illustre la fonction d'amplification souhaitée ; la figure 4 représente un mode de réalisation d'un étage de sortie d'un amplificateur classe AB ; les figures 5A et 5B illustrent le fonctionnement de 25 l'étage de sortie de la figure 4 ; et la figure 6 représente partiellement une variante de l'étage de sortie de la figure 4. Description détaillée De mêmes éléments ont été désignés par de mêmes 30 références aux différentes figures. Pour des raisons de clarté, seuls les éléments utiles à la compréhension de l'invention ont été représentés et seront décrits. En particulier, l'origine et la destination des signaux traités par l'amplificateur qui va être décrit n'ont pas été détaillées, l'invention étant B10345 FR - 10-GR2-063 6 compatible avec toute application usuelle d'un amplificateur classe AB. La présente invention sera décrite en relation avec un exemple d'application au traitement d'un signal audio analogique. Elle s'applique toutefois plus généralement à tout amplificateur que l'on souhaite réaliser dans une technologie plus fine (dont les transistors supportent une tension plus faible) que celle requise pour l'amplitude des signaux de sortie. La figure 2 représente un schéma simplifié d'un exemple usuel d'amplificateur classe AB. Dans cet exemple, on suppose un étage d'entrée basé sur des transistors à canal P. L'étage différentiel d'entrée 20 comporte, en parallèle entre une source de courant 23 reliée à une première borne 6 d'application d'un potentiel d'alimentation V1 (positive) et la masse 7, deux branches 21 et 22 comportant chacune un transistor MOS à canal P en série avec une source de courant CS21, CS22. Les grilles respectives des transistors P21 et P22 définissent les entrées différentielles V- et V+ de l'étage d'entrée de l'amplificateur. Les drains des transistors P21 et P22 définissent les bornes 24- et 24+ de sortie de l'étage d'entrée. La borne 24+ est reliée à la borne 6 par une source de courant 23'. La borne 24- est reliée à une borne d'entrée d'un étage de sortie 25 ou étage d'amplification de l'amplificateur. Les modes de réalisation qui vont être décrits se rapportent à un étage de sortie d'amplificateur classe AB. Un tel étage est susceptible de recevoir un signal à amplifier provenant de n'importe quel type d'étage d'entrée, l'étage décrit en relation avec la figure 2 n'étant qu'un exemple. L'étage de sortie 25 qui va être décrit peut en effet fonctionner en recevant un signal à amplifier (une tension en mode commun VIN+ ou VIN_) sur l'une ou l'autre de ses bornes d'entrée. B10345 FR - 10-GR2-063 7 Le schéma de l'étage de sortie de la figure 2 est connu sous la désignation schéma de Monticelli. Cet étage de sortie comporte deux transistors MOS P25 et N25, respectivement à canal P et à canal N, en série entre deux bornes 8 et 7 d'application d'une tension d'alimentation V2 supérieure à la tension VI. Le point milieu de l'association en série entre les deux transistors P25 et N25 définit une borne 9 de sortie de l'amplificateur fournissant un signal VOUT- Dans l'exemple de la figure 2, la grille du transistor P25 est reliée à la borne d'entrée 24-. L'étage 25 comporte, en parallèle entre les bornes 8 et 7, deux branches 31 et 35 comprenant chacune, en série, deux transistors MOS et une source de courant. La branche 31 comporte deux transistors MOS à canal P, P33 et P34, tous deux montés en diode (drain et grille interconnectés) et une source de courant 32. La branche 35 comporte une source de courant 36 et deux transistors à canal N, N37 et N38 montés en diode (drain et grille interconnectés). Les points milieux respectifs des associations en série des paires de transistors de chaque branche et de la source de courant correspondante (drain du transistor P34, drain du transistor N37) sont reliés aux grilles respectives de transistors MOS P26 et N26, respectivement à canal P et à canal N. Les transistors P26 et N26 sont connectés en parallèle et sont, de part et d'autre, reliés par des sources de courant 28 et 29 aux bornes 8 et 7. Enfin, les transistors P26 et N26 relient entre elles les grilles des transistors P25 et N25. Les sources de courant sont dimensionnées pour que les sources 32 et 36 fournissent ou absorbent un courant constant I et que les sources 28 et 29 fournissent ou absorbent un courant double 2I. Côté étage d'entrée 20, les sources de courant 23 et 23' fournissent ou absorbent un courant 2I et les sources de courant CS21 et CS22 fournissent ou absorbent un courant 3I. Le fonctionnement d'un étage de sortie de type Monticelli est connu et sera brièvement rappelé ci-après. B10345 FR - 10-GR2-063 8 Côté transistors à canal P (ou partie haute de l'étage), les chutes de tension grille-source des transistors P25 et P26 sont compensées par celles des transistors P33 et P34. De même, côté transistor N, les chutes de tension grille- source des transistors N25 et N26 sont compensées par celles des transistors N37 et N38. Le courant de repos de l'amplificateur (courant dans la branche des transistors P25 et N25) est fixé par le dimensionnement des sources de courant 28, 29, 32 et 36 et par le rapport de surface entre les transistors P25, P26 et les transistors P33, P34 d'une part et par le rapport de surface entre les transistors N25, N26 et les transistors N37, N38 d'autre part. Par exemple, si tous les rapports de surface sont égaux, le courant de repos est égal au courant I fourni par les sources de courant 32 et 36. Un déséquilibre provoqué par l'application d'un signal VIN_ sur la grille du transistor N25 se retrouve amplifié sur la borne 9. La figure 3 illustre le fonctionnement de l'étage de sortie 25 de la figure 2A. On suppose que l'étage d'entrée 20 fourni un signal VIN_ sinusoïdal entre un niveau VO et le niveau VI (diminué de la chute de tension dans la source de courant 23 et de la tension grille-source du transistor P21). Le niveau VO correspond à la tension grille-source du transistor N24, majorée de la tension grille-source du transistor P21 et diminuée de la tension drain-source de ce transistor P21 en saturation. Le signal VIN_ est amplifié par l'étage 25 qui fournit un signal sinusoïdal VOUT entre le niveau VO et un niveau légèrement inférieur au niveau V2 (chute de tension dans le transistor P25). Pour intégrer un tel amplificateur, la solution usuelle est d'utiliser une technologie adaptée à la tension V2 la plus élevée. Les étages 20 et 25 sont alors réalisés dans cette technologie tout en étant alimentés par des tensions différentes. Intégrer l'amplificateur avec les circuits amonts 35 (circuit de traitement 2, figure 1) en utilisant la technologie B10345 FR - 10-GR2-063 9 adaptée à la tension V2 conduit un encombrement important et accroît la consommation. A l'inverse, les modes de réalisation qui vont être décrits adaptent l'étage de sortie de l'amplificateur pour qu'il puisse être réalisé dans une technologie adaptée à la tension V1, tout en étant alimenté avec une tension V2 supérieure. Pour simplifier la description qui va suivre, on ne fera plus référence aux circuits présents en amont de l'amplificateur et on considérera l'étage d'entrée 20 comme symbolisant ces circuits amonts. En effet, cet étage d'entrée est, comme ces circuits amonts, alimenté avec la tension de niveau inférieur. En réalité, l'étage d'entrée fait partie de l'amplificateur. La figure 4 représente un mode de réalisation d'un étage de sortie 30 d'un amplificateur 3 destiné à être alimenté sous une tension V2 tout en étant réalisé dans une technologie adaptée à une tension V1 inférieure. Par exemple, la tension V1 est de l'ordre de 3,3 volts et la tension V2 est de l'ordre de 8 volts. L'étage d'entrée de l'amplificateur n'est pas illustré en figure 4. Cet étage n'est pas modifié par rapport aux étages d'entrée usuels. Côté étage de sortie, le schéma électrique est modifié pour faire en sorte que tous les transistors soient réalisables dans la technologie adaptée à la tension V1. Pour cela, on prévoit qu'aucun des transistors ne voit à ses bornes une tension supérieure à la tension acceptable pour la technologie, en particulier lorsque la borne de sortie 9 est au niveau maximum pour les transistors à canal N de la partie basse et lorsque la tension de sortie est au niveau minimum pour les transistors à canal P de la partie haute. Comme en figure 2, on retrouve la paire de transistors P26 et N26 entre les sources de courant 28 et 29 et les branches 31 et 35. B10345 FR - 10-GR2-063 10 Côté branche de sortie, on prévoit en partie basse (entre la borne 9 et la borne 7), trois transistors MOS N41, N42 et N43, à canal N, en série. En partie haute (entre la borne 8 d'application de la tension V2 et la borne 9), trois transistors MOS P41, P42 et P43 à canal P sont connectés en série. Les grilles des transistors N42 et P42 sont respectivement connectées aux drains des transistors N37 et P34 des branches 31 et 35. Il en résulte que les transistors N25 et P25 ne voient à leurs bornes (entre drain et source) qu'une tension grille-source. On tire pour cela profit de la présence des associations de transistors N37 et N38, respectivement P33 et P34, montées en diode. Les tensions grille-source VGS (par exemple environ 0,5 volt) sont fixées par les sources de courant 36 et 32 qui fixent les tensions aux bornes des associations en série de transistors N37 et N38, respectivement P33 et P34. Le potentiel VGN42 de la grille du transistor N42 correspond donc à deux tensions grilles-source VGSN de transistors à canal N. Le potentiel VGP42 de la grille du transistor P42 correspond à deux tensions grilles-source VGSp de transistors à canal P. Pour limiter la tension aux bornes des transistors N41 et P41, des ponts diviseurs résistifs (résistances R1N et R2N en série en partie basse et résistances R1P et R2P en série en partie haute en série) sont respectivement connectés entre la borne 9 et la grille du transistor N42, et entre cette borne 9 et la grille du transistor P42. Les points milieux respectifs de ces ponts diviseurs sont connectés aux grilles des transistors N41 et P41. Les valeurs des résistances sont choisies pour fixer les potentiels VGN41 de la grille du transistor N41 et VGP41 de la grille du transistor P41, donc les tensions drain-source des transistors N41 et N42 en partie basse et des transistors P41 et P42 en partie haute. Les résistances R1N, R2N, R1P et R2P ont des fortes valeurs pour que le courant qui circule dans les ponts résistifs soit le plus faible possible. Le but est de répartir approximativement la différence de potentiel entre la borne 9 (tension de sortie VOUT) et les sources respectives des B10345 FR - 10-GR2-063 11 transistors N42 et P42, de façon à obtenir des tensions drain-source VDSN et VDSp identiques pour les transistors N41 et N42 d'une part et pour les transistors P41 et P42 d'autre part. Côté partie basse, la tension drain-source VDSN42 du transistor N42 peut s'écrire : VDSN42 - VGSN42 + VR2N - VGSN41, OÙ VR2N représente la chute de tension aux bornes de la résistance R2N et VGSN41 et VGSN42 les tensions grille-source respectives des transistors N41 et N42. D'autre part, la tension drain-source VDSN41 du transistor N41 peut s'écrire : VDSN41 - VR1N + VGSN41, OÙ VR1N représente la chute de tension aux bornes de la résistance R1. La valeur de la résistance R1N sera donc choisie légèrement inférieure à la valeur de la résistance R2N pour que le potentiel de grille VGN41 du transistor N41 soit approximativement médiane entre le niveau de la tension de sortie VOUT et le potentiel de grille VGN42 du transistor N42. Le même raisonnement s'applique en partie haute (transistor à canal P). Dans l'exemple où la tension d'alimentation V2 est entre 2 et 3 fois supérieure à la tension V1 (donc à la tension que peuvent supporter les transistors basse tension), diviser la tension de sortie par 2 suffit. Selon un autre exemple où la tension V2 serait entre 3 et 4 fois supérieure à la tension V1 (par exemple une tension V2 de l'ordre de 12 volts pour une tension V1 de l'ordre de 3,3 volts), on prévoit deux transistors à canal N en série entre la borne 9 et le transistor N42 et un pont diviseur de trois résistances en série dont les points milieux respectifs attaquent les grilles de ces deux transistors. Ainsi, chacun de ces transistors ne voit qu'un tiers de l'excursion de sortie à ces bornes. B10345 FR - 10-GR2-063 12 On aurait pu penser utiliser un montage cascode de transistors à canal N usuel entre la borne 9 et le transistor N25. Toutefois, cela conduirait à utiliser un nombre de transistors en série plus important (au moins 6 pour une tension de 8 volts) avec le risque de voir apparaître des problèmes de distorsion pour des signaux de grandes amplitudes. Les figures 5A et 5B sont des chronogrammes illustrant le fonctionnement de l'étage de sortie de la figure 2. La figure 5A représente les valeurs prises par les tensions VGN42, VGN41 et VOUT- La figure 5B représente les valeurs prises par les tensions VGP42, VGP41 représentant les potentiels respectifs des grilles des transistors P41 et P42 et la tension VOUT- Pour clarifier l'exposé, on suppose un signal VIN sous forme d'une rampe entre la masse 0 et le niveau de tension VI. On rappelle toutefois qu'en pratique le signal est un signal analogique variable (par exemple un signal sinusoïdal ou pseudo sinusoïdal). Comme l'illustre la figure 5A, les tensions VGN42, VGN41 et VOUT commencent à croître à partir du moment où la tension VIN atteint un niveau suffisant lié à la structure de l'étage d'entrée, c'est-à-dire lorsque le niveau V+ devient supérieur au niveau V-. Dans l'exemple de l'étage d'entrée illustré en figure 2, en considérant l'amplificateur rebouclé, cette condition est atteinte lorsque le niveau V- atteint la valeur de la tension de sortie Vaut divisé par le gain k de l'étage de sortie. Ce gain correspond au produit de la résistance série à l'état passant (RdsON) du transistor N25 par le courant I. On notera que la figure 5 est une figure théorique. En pratique, le niveau VIN ne pourra jamais être en dessous de ce seuil sauf lorsque l'amplificateur est éteint. A partir de ce seuil, les tensions VGN41 et VOUT croissent de façon linéaire (proportionnellement à la tension VIN) avec un rapport d'amplification fixé par les dimensions des transistors et leurs polarisations. Dès que le niveau VIN atteint une valeur correspondant à un niveau fixé par la polarisation du transistor B10345 FR - 10-GR2-063 13 N42 (deux fois la tension grille-source - 2 VGS), la tension VGN42 est stable à ce niveau. En prenant pour référence le niveau VGN42 la tension VGN41 correspond approximativement à la moitié de la tension 5 VOUT dès que la tension VGN42 est stable. Pour simplifier la représentation de la figure 5A, on n'a pas tenu compte des chutes de tension par rapport au niveau positif d'alimentation VI et V2 (s'agissant d'un tracé théorique). On voit que la différence entre les niveaux VGN42 et 10 VGN41, et celle entre les niveaux VGN41 et VOUT, reste toujours inférieure à la tension VI, c'est-à-dire que les transistors correspondant ne voient jamais une tension supérieure à cette tension V1. La figure 5B représente le même type d'allure côté 15 partie haute de l'étage de sortie. On voit que les différences entre les niveaux VGP42 et VGNP1, et entre les niveaux VGP41 et VOUT, reste toujours inférieure à la tension VI, la tension VGP41 correspondant approximativement à la moitié de la tension VOUT tant que la tension VGP42 est stable. 20 La figure 6 représente partiellement un autre mode de réalisation de l'étage de sortie. La partie basse, n'est pas modifiée par rapport à la figure 4 et n'est pas représentée. Côté partie haute de l'étage de sortie (entre la borne 8 et la borne 9), le montage des transistors P25, P41 et P42 et 25 des résistances R1P et R2P est remplacé par un seul transistor MOS à canal P P'25 de type DRIFT. Un transistor de type DRIFT est un transistor haute tension réalisé dans une technologie plus basse tension, c'est-à-dire qu'il est capable de tenir une tension supérieure à la tension que tiennent les autres 30 transistors. Par exemple, dans une technologie 3,3 volts (VI), les transistors DRIFT à canal P tiennent environ 6,5 volts. Dans le montage de la figure 6, les transistors P'26, P'33 et P'34 sont également des transistors DRIFT. Si la tension V2 n'est pas trop supérieure à la tension VI (par exemple 8 volts par rapport 35 à 3,3 volts, un transistor DRIFT suffit. B10345 FR - 10-GR2-063 14 On aurait pu penser utiliser un transistor haute tension à canal N (DMOS à canal N) en partie basse de l'amplificateur. Toutefois, un tel transistor a son caisson (bulk) relié au substrat, donc à la masse 7. Par conséquent, le transistor N25 se retrouverait connecté en cascode et encaisserait approximativement le niveau de sortie diminué d'une tension grille-source. En partie haute, un transistor DRIFT à canal P a son caisson relié à sa source, ce qui rend possible le montage de la figure 6. Dans le montage de la figure 4, chaque transistor a son caisson relié à sa source. Il est désormais possible d'intégrer, dans un même circuit, les circuits de traitement audio basse tension et d'amplification sous une tension supérieure en utilisant la technologie des circuits basse tension. Les modes de réalisation décrits ci-dessus montrent qu'une telle intégration peut s'effectuer sans engendrer de distorsion dans le signal et avec une augmentation de surface acceptable. Cette augmentation de surface est de toute façon négligeable par rapport à la surface requise, sur une carte électronique, par deux circuits distincts. En outre, cela permet de réduire le coût. Divers modes de réalisation ont été décrits, diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, des éléments capacitifs de stabilisation sont généralement intégrés au montage. De plus, les dimensions à donner aux transistors dépendent des courants de sortie fixées par l'application. De même, les éléments résistifs et capacitifs sont aisément déterminables par l'homme du métier à partir des indications fonctionnelles données ci-dessus et de l'application. En outre, bien que l'invention ait été décrite en relation avec un exemple d'amplificateur audio, elle s'applique plus généralement dès que des problèmes similaires se posent, par exemple, pour l'amplification d'un signal analogique là où l'on souhaite pouvoir intégrer, dans un même circuit, les B10345 FR - 10-GR2-063 15 éléments basse tension et les éléments haute tension dans la technologie basse tension. Enfin, bien que l'invention ait été décrite en relation avec des tensions d'alimentation positives par rapport à la masse, elle se transpose à une application où le signal à amplifier est de polarité négative par rapport à la masse. La structure de l'étage de sortie reste identique en appliquant la masse sur la borne 8 et la tension négative sur la borne 7. La structure de l'étage d'entrée est quant à elle adaptée de façon correspondante. La transformation d'un tel étage d'entrée différentielle est à la portée de l'homme du métier. REVENDICATIONS1. Etage de sortie d'un amplificateur classe AB intégré dans une technologie adaptée à une première tension (VI) et destiné à être alimenté sous une seconde tension (V2) supérieure à la première, comportant : au moins un premier transistor (P25, P'25) d'un premier type de canal (P) entre une première borne (8) d'application de la seconde tension et une borne (9) de sortie de l'étage, dont la grille est reliée à une première borne d'entrée de l'étage ; au moins un premier transistor (N25) d'un deuxième type de canal (N) entre cette borne de sortie (9) et une deuxième borne (7) d'application de la seconde tension, dont la grille est reliée à une seconde borne d'entrée de l'étage ; et au moins un deuxième (N41) et un troisième (N42) transistors du deuxième type de canal en série entre la borne de sortie et le premier transistor du deuxième type de canal, la grille du deuxième transistor étant connectée au point milieu d'un pont diviseur résistif (R1N, R2N) entre ladite borne de sortie et la grille du troisième transistor du second type de canal, et la grille du troisième transistor étant polarisée à un potentiel fixe (VGN42)- 2. Etage de sortie selon la revendication 1, dans lequel la grille du deuxième transistor (N41) du deuxième type de canal est connectée au point milieu d'une association en série d'une première source de courant (36) et de deux transistors du deuxième type de canal (N37, N38) montés en diode. 3. Etage de sortie selon la revendication 1 ou 2, dans lequel ledit premier transistor du premier type de canal est un 30 transistor de type DRIFT. 4. Etage de sortie selon la revendication 1 ou 2, dans lequel au moins un deuxième (P41) et un troisième transistor (P42) du premier type de canal sont en série entre la borne de sortie (9) et ledit premier transistor du premier type de canalB10345 FR - 10-GR2-063 17 (P25), la grille du deuxième transistor du premier type de canal (P41) étant connectée au point milieu d'un pont diviseur résistif (R1P, R2P) entre ladite borne de sortie et la grille du troisième transistor du premier type de canal, et la grille de ce troisième transistor étant polarisée à un potentiel fixe (UGP42) 5. Etage de sortie selon la revendication 4, dans lequel la grille du troisième transistor du premier type de canal (P42) est connectée au point milieu d'une association en série de deux transistors du premier type de canal (P33, P34) montés en diode et d'une deuxième source de courant (32). 6. Etage de sortie selon l'une quelconque des revendications 1 à 4, dans lequel les grilles respectives des premiers transistors (P25, N25) des premier et deuxième types de canal sont respectivement connectées entre une source de courant (28, 29) et un étage différentiel composé de deux transistors en parallèle respectivement du premier (P26) et du deuxième (N26) types de canal dont les grilles respectives sont reliées aux première et deuxième sources de courant. 7. Amplificateur classe AB, comportant un étage de sortie conforme à l'une quelconque des revendications précédentes. 8. Chaîne de traitement de signaux audio comportant, pour chaque voie, un amplificateur selon la revendication 25 précédente.