FR 2965442 A1 20120330 FR 1003862 A 20100929 i PROCEDE D'AJUSTEMENT EN TEMPS REEL DE LA SENSIBILITE D'UN CAPTEUR D'IMAGE VIDEO DANS UNE SONDE VIDEOENDOSCOPIQUE La présente invention concerne un procédé de traitement d'images en temps réel, mis en oeuvre dans un processeur vidéo de sonde vidéoendoscopique. La présente invention s'applique notamment, mais non exclusivement, aux sondes vidéoendoscopique comprenant un capteur s d'image distal, à vocation industrielle. Le terme "vidéoendoscope" désigne généralement un système d'endoscopie permettant d'observer sur un écran vidéo l'image d'une cible située dans une cavité obscure. Un tel système comprend le plus souvent une sonde vidéoendoscopique, et des dispositifs d'exploitation annexes. La lo sonde vidéoendoscopique comprend généralement un embout distal, un tube d'inspection généralement souple, dont l'extrémité distale est solidaire de l'embout distal, une poignée de commande solidaire de l'extrémité proximale du tube d'inspection, un dispositif d'éclairage pour éclairer la cible observée, un dispositif de traitement d'image, un écran de visualisation, un ls panneau de touches de commandes et un câble ombilical souple dont l'extrémité distale est solidaire de la poignée de commande. L'embout distal loge un objectif et un dispositif optoélectronique de faible encombrement comprenant notamment un capteur d'image associé à un circuit d'interface. L'objectif est associé au capteur d'image de manière à 20 former une image sur la surface photosensible du capteur d'image. L'extrémité proximale du câble ombilical est équipée d'un connecteur multiple permettant de raccorder la sonde à un dispositif d'exploitation annexes. Le dispositif d'éclairage comprend généralement un faisceau de fibres d'éclairage successivement logé dans le câble ombilical, dans la 25 poignée de commande, puis dans le tube d'inspection. L'extrémité distale du faisceau de fibres d'éclairage est intégrée dans l'embout distal, pour illuminer la cible. L'extrémité proximale du faisceau de fibres est logée dans le connecteur multiple du câble ombilical pour se raccorder à un générateur de lumière. Le dispositif de traitement d'image comprend un processeur 30 vidéo qui peut être logé dans la poignée de commande. Le processeur vidéo est alors connecté au capteur d'image distal par un câble électrique multiconducteurs logé dans le tube d'inspection. Le processeur vidéo agit simultanément sur la synchronisation du capteur d'image et sur l'amplitude du signal analogique brut fourni par ce dernier. Le processeur vidéo est configuré pour transformer en un signal vidéo utile le signal analogique fourni s par le capteur d'image distal. A cet effet, le processeur vidéo est synchronisé par un réglage effectué d'origine en fonction de la longueur et des caractéristiques électriques du câble multiconducteurs. L'écran de visualisation permet de visualiser le signal vidéo utile fourni par le dispositif de traitement d'image. II peut être peut plat et implanté sur la poignée de io commande. Le panneau de touches de commande permet de régler les paramètres de fonctionnement du dispositif de traitement d'image, et peut être également implanté sur la poignée de commande. Généralement, les sondes vidéoendoscopiques peuvent comprendre également un béquillage distal articulé, et des têtes optiques ls interchangeables verrouillables sur l'embout distal de la sonde. Le béquillage permet de modifier l'orientation de l'embout distal du tube d'inspection. II est actionné par des moyens mécaniques (commandés par deux molettes et deux leviers de blocage) ou électromécaniques (commandés par un manche à balai) qui peuvent être intégrés dans la poignée de commande. Les têtes 20 optiques interchangeables permettent de modifier tout ou partie des paramètres optiques suivants : champ couvert par la sonde, distance de mise au point, profondeur de champ et direction de visée. Les dispositifs d'exploitation annexes susceptibles d'être fonctionnellement associés à l'extrémité proximale du câble ombilical de la 25 sonde vidéoendoscopique peuvent comprendre une alimentation électrique qui comporte une batterie rechargeable, ou un boîtier raccordable à une source de courant alternatif ou continu. Ils peuvent également comprendre un générateur de lumière comprenant traditionnellement une lampe halogène ou xénon. Ils peuvent encore comprendre un dispositif de 30 traitement numérique et d'enregistrement d'images comprenant soit un simple ordinateur portable équipé d'une entrée vidéo, soit un système dédié qui peut être commandé aussi bien localement qu'à partir du panneau de commande sur la poignée de la sonde vidéoendoscopique. Les progrès significatifs récemment constatés en vidéoendoscopie 35 résultent de la miniaturisation de composants ayant permis la mise en ceuvre d'un dispositif d'éclairage comportant une ou plusieurs diodes électroluminescentes en lieu et place de lampes d'éclairage déportées, traditionnellement utilisées en endoscopie. Il est également devenu possible d'intégrer dans le processeur vidéo un ou plusieurs dispositifs numériques dédiés pour gérer en temps réel des fonctions telles que gel d'image, zoom, inversion d'image, enregistrement et lecture d'images, gérés par un processeur de traitement du signal. La principale limitation pratique des sondes vidéoendoscopiques réside dans l'insuffisance de la sensibilité du capteur d'image distal, qui se io traduit par l'impossibilité d'obtenir une image exploitable au delà d'une certaine distance d'observation. Cette limitation est liée d'une part au nombre insuffisant de fibres d'éclairage susceptibles d'être intégrées dans une sonde de faible diamètre, et d'autre part, à la faible sensibilité intrinsèque du capteur d'image résultant de sa technologie et de ses faibles 15 dimensions, et à la faible valeur de l'ouverture optique de l'objectif distal de la sonde résultant de l'impossibilité pratique d'associer à l'objectif un dispositif de réglage de mise au point. En raison du faible volume disponible dans l'embout distal, Le capteur d'image est généralement de type "capteur CCD trichrome à transfert interligne" qui présente une relativement faible 20 sensibilité. Cette insuffisance de sensibilité s'avère encore plus flagrante lorsque le dispositif d'illumination de la sonde vidéoendoscopique met en ceuvre une diode électroluminescente (LED) fournissant un flux lumineux inférieur à celui qui est fourni par une lampe xénon traditionnelle. On peut également constater des variations très importantes et très rapides de la 25 luminosité des images recueillies par le capteur d'image. En effet, le capteur d'image peut passer très rapidement de l'obscurité à l'éblouissement selon que l'embout distal de la sonde se trouve proche ou plus éloignée d'un obstacle. Dans les systèmes vidéo monochromes, il est connu d'améliorer le 30 rapport signal sur bruit du signal vidéo fourni, en intégrant plusieurs trames vidéo successives lors de l'observation d'une cible immobile. Cette solution est par exemple décrite dans la demande JP 11-289 530. Cependant, cette solution trouve vite ses limites dans un système vidéo couleur en raison des difficultés de traitement simultané des composantes luminance et 35 chrominance par un algorithme de sommation de trames successives. 4 Il est également connu d'utiliser un dispositif de contrôle automatique de gain pour contrôler le gain d'amplification du signal analogique fourni par le capteur d'image. Cependant, en raison de la longueur de la liaison entre le capteur d'image et le processeur vidéo, et du manque de place dans l'embout distal pour loger un circuit d'interface efficace, ce signal électrique est davantage "bruité" que dans une caméra traditionnelle à capteur CCD intégré. Pour cette raison, le gain maximum du dispositif de contrôle automatique de gain reste en pratique limité à 20 dB. Au delà, le bruit rend l'image inconfortable. lo Une première amélioration en matière d'asservissement de la sensibilité du processeur vidéo à l'intensité d'éclairement du capteur d'image distal, a été apportée par l'intégration dans le processeur vidéo des sondes vidéoendoscopiques d'un dispositif dit "d'obturation électronique à haute vitesse" (High Speed Shutter) consistant à asservir la durée des impulsions 15 du signal d'horloge d'intégration du capteur d'image au niveau d'éclairement de ce dernier. Ce dispositif s'avère toutefois limité du fait que la durée des impulsions du signal d'horloge d'intégration ne peut être supérieure à la durée d'une trame vidéo, soit 1/50 s en standard PAL et 1/60 s en standard NTSC. Au-delà du temps d'intégration maximum, il s'avère nécessaire de 20 mettre en ceuvre un diaphragme asservi, disposé devant la lampe d'éclairage, pour doser la quantité de lumière transmise par la lampe à l'extrémité proximale du faisceau de fibres d'éclairage de la sonde vidéoendoscopique. Une autre amélioration, plus significative en matière d'augmentation 25 de la sensibilité, a été apportée par la mise en ceuvre d'un dispositif dit "d'obturation électronique à basse vitesse" (Low Speed Shutter) consistant à "forcer" le signal d'horloge d'intégration pour que la durée de ses impulsions soit égale à un nombre entier N fois la durée d'une trame, à dupliquer N fois la trame vidéo résultant de l'intégration, et à asservir le nombre N à 30 l'amplitude moyenne de la composante luminance du signal vidéo fourni par le processeur vidéo. Certains capteurs d'image ("CCD progressive scan", capteurs CMOS) peuvent naturellement travailler dans un tel mode basse vitesse. En vidéoendoscopie, cela s'avère délicat en raison de la technologie des capteurs CCD de faible encombrement disponibles sur le marché, à moins de mettre en oeuvre un circuit électronique complexe en amont du processeur vidéo. Il est également connu d'intégrer dans un processeur vidéo de sonde vidéoendoscopique, un dispositif de contrôle automatique de gain, et des 5 obturations électroniques à haute et basse vitesse, tous ces dispositifs étant commandés en fonction du signal analogique de trame fourni par le capteur d'image. L'obturation à haute vitesse est réalisée par le processeur vidéo, tandis que l'obturation à basse vitesse est réalisée par un circuit traitant le signal issu du capteur, en amont du processeur vidéo. Cette solution ne io s'avère guère satisfaisante en raison de la présence d'une discontinuité de fonctionnement lors du passage entre les modes de fonctionnement à basse vitesse et haute vitesse. En pratique, cette architecture ne permet pas de lisser la régulation de sensibilité, en particulier à la frontière entre les basses et hautes vitesses. 15 II en résulte un saut de luminosité dans les images obtenues lorsque le processeur vidéo passe du mode basse vitesse au mode haute vitesse et réciproquement. La demande de brevet JP 11-289 514 décrit un processeur vidéo de sonde vidéoendoscopique comprenant des obturations électroniques à 20 haute et basse vitesse, et un dispositif de sélection pour sélectionner l'une ou l'autre des obturations électroniques en fonction du signal analogique de trame en sortie du capteur d'image. Cette solution semble également introduire un saut de luminosité lors de la commutation entre les deux modes d'obturation. 25 Il peut donc être souhaitable de commander en temps réel le capteur d'image, le gain d'amplification du signal vidéo et la vitesse d'obturation, en fonction du niveau d'éclairement du capteur d'image. Il peut également être souhaitable de "lisser" de façon optimale la luminosité des images fournies par le capteur d'image, malgré des variations très rapides du niveau 30 d'éclairement du capteur d'image. Il peut être également souhaitable d'intégrer dans le dispositif de gestion de la vitesse d'obturation, tout ou partie des fonctions suivantes : une fonction de contrôle continu du format de l'image fourni par le processeur vidéo, et donc de doter ce dernier d'une fonction de zoom en 35 temps réel, 6 une fonction de gel de l'image fournie par le processeur vidéo, et une fonction d'inversion horizontale et/ou verticale de l'image fournie par le processeur vidéo, ou une fonction de miroir, utile lorsque l'embout distal de la sonde vidéoendoscopique est équipé d'un objectif qui inverse s l'image, tel qu'un objectif à visée latérale. Des modes de réalisation concernent un procédé d'ajustement de la sensibilité d'un capteur d'image de sonde vidéoendoscopique, le procédé comprenant des étapes consistant à : ajuster une durée d'intégration du capteur d'image entre une durée d'intégration minimum et une durée de io trame d'image, recevoir du capteur d'image un signal de trame, et amplifier le signal de trame en appliquant un gain d'amplification ajusté entre des valeurs distinctes de gain minimum et maximum. Selon un mode de réalisation, le procédé comprend pour chaque trame du signal de trame des étapes de détermination d'une valeur moyenne du signal de ls trame, de calcul d'une nouvelle durée d'intégration en fonction de la valeur moyenne, et si la nouvelle durée d'intégration est comprise entre la durée d'intégration minimum et une durée d'intégration maximum supérieure à la durée de trame, établir la durée d'intégration à la nouvelle durée d'intégration et maintenir le gain d'amplification à une valeur fixe, et si la 20 nouvelle durée d'intégration est supérieure à la durée d'intégration maximum, maintenir la durée d'intégration à la durée d'intégration maximum et ajuster le gain d'amplification entre les valeurs de gain fixe et maximum en fonction de la valeur moyenne du signal de trame. Selon un mode de réalisation, le procédé comprend une étape de 25 maintien de la durée d'intégration à la durée d'intégration minimum et d'ajustement du gain d'amplification entre les valeurs de gain fixe et minimum en fonction de la valeur moyenne du signal de trame, si la nouvelle durée d'intégration est inférieure à la durée d'intégration minimum. Selon un mode de réalisation, le procédé comprend des étapes de 30 commande du capteur d'image de manière à ce qu'il fournisse une trame toutes les deux impulsions d'un signal d'horloge à la fréquence trame, et de génération, à partir d'une trame du signal de trame reçue du capteur d'image, d'une trame suivante obtenue en dupliquant la trame reçue et en effectuant un décalage vertical égal à la moitié de l'intervalle de temps 35 séparant deux lignes successives de la trame reçue. Selon un mode de réalisation, le procédé comprend une étape de fourniture, à la suite d'une impulsion d'un signal d'intégration présentant une durée est égale à la durée d'intégration, d'un nombre de paires de trames égal au nombre de paires de trames comprises dans la durée d'intégration plus un. Selon un mode de réalisation, l'ajustement de la durée d'intégration s est effectué en fonction d'un écart entre la valeur moyenne du signal de trame et une valeur de consigne. Selon un mode de réalisation, la valeur de gain fixe est choisie de manière à obtenir un rapport signal/bruit maximum dans le signal de trame amplifié. io Selon un mode de réalisation, la nouvelle durée d'intégration est obtenue en lui ajoutant un écart de durée d'intégration positif ou négatif, proportionnel à un écart entre la valeur moyenne du signal de trame et une valeur de consigne. Selon un mode de réalisation, l'ajustement de la durée d'intégration ls est effectué entre 1 ms et 8 fois la durée de trame. Selon un mode de réalisation, l'ajustement du gain d'amplification est effectué entre 2 dB et 30 dB. Des modes de réalisation concernent également un processeur vidéo pour sonde vidéoendoscopique, associé à un capteur d'image, configuré 20 pour mettre en oeuvre le procédé tel que défini précédemment. Selon un mode de réalisation, le processeur vidéo comprend un circuit logique recevant des échantillons numérisés du signal de trame et configuré pour ajuster la durée d'intégration du capteur vidéo et le gain d'amplification afin d'asservir la valeur moyenne du signal de trame à la 25 valeur de consigne, et pour fournir des signaux de trame numérisés dont la valeur moyenne est corrigée, à un processeur de traitement de signal vidéo configuré pour assurer un traitement chromatique des signaux de trame numérisés. Selon un mode de réalisation, le circuit logique est connecté à une 30 mémoire pour mémoriser une ou plusieurs trames numérisées. Selon un mode de réalisation, le circuit logique est configuré pour assurer des fonctions de zoom, et/ou gel d'image et et/ou inversion d'image. Selon un mode de réalisation, le capteur d'image est de type CCD à transfert interligne ou CMOS. 35 Des modes de réalisation concernent également un vidéoendoscope comprenant un processeur vidéo tel que défini précédemment. 8 Des exemples de réalisation de l'invention seront décrits dans ce qui suit, à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente en perspective une sonde vidéoendoscopique autonome, à vocation industrielle, s la figure 2 représente schématiquement des circuits électroniques d'une sonde vidéoendoscopique traditionnelle, la figure 3 représente schématiquement un agencement des pixels du capteur d'image en lignes impaires et paires, les figures 4A à 4C représentent des chronogrammes de signaux io circulant dans les circuits électroniques de la figure 2, dans un mode d'obturation à haute vitesse, la figure 5 représente schématiquement des circuits électroniques d'une sonde vidéoendoscopique, selon un mode de réalisation, la figure 6 représente schématiquement un agencement des pixels du is capteur d'image en lignes impaires et paires, les figures 7A à 7D représentent des chronogrammes de signaux circulant dans les circuits électroniques de la figure 5, dans un mode d'obturation à haute vitesse, selon un mode de réalisation, les figures 8A à 8D représentent des chronogrammes de signaux 20 circulant dans les circuits électroniques de la figure 5, dans un autre mode d'obturation à basse vitesse, selon un mode de réalisation, les figures 9A à 9D représentent des chronogrammes de signaux circulant dans les circuits électroniques de la figure 5, dans un autre mode d'obturation à basse vitesse, selon un mode de réalisation, 25 les figures 10A à 10D représentent des chronogrammes de signaux circulant dans les circuits électroniques de la figure 5, dans un autre mode d'obturation à basse vitesse, selon un mode de réalisation, la figure 11 représente des courbes de variation de la durée d'intégration et du gain, en fonction de l'éclairement de la surface 30 photosensible du capteur d'image, selon un mode de réalisation, les figures 12 et 13 représentent des courbes en fonction du temps illustrant le fonctionnement de la fonction d'asservissement de la durée d'intégration, selon un mode de réalisation. La figure 1 représente une sonde vidéoendoscopique autonome à 35 vocation industrielle. La sonde comprend une poignée de commande 1, un 9 tube d'inspection 2 dont l'extrémité proximale est connectée à une face distale de la poignée de commande 1. L'extrémité distale du tube d'inspection 2 comprend un béquillage 3 solidaire d'un embout distal 4 logeant un capteur d'image et un objectif associé au capteur d'image. Une s face proximale de la poignée de commande 1 est solidaire de l'extrémité distale d'un câble ombilical 9 dont l'extrémité proximale est connectée à une alimentation électrique 10. La poignée de commande 1 loge ou supporte : une carte électronique regroupant un processeur vidéo VP et l'ensemble de ses fonctions ancillaires, io un générateur de lumière 8 comprenant une diode LED illuminant l'extrémité proximale d'un faisceau de fibres d'éclairage logé dans le tube d'inspection 2, un écran d'affichage DS, par exemple de type LCD, un panneau de touches de commande KB, et ls un dispositif de commande de béquillage comportant deux servomoteurs logés dans une partie inférieure de la poignée de commande 1 et commandés par un manche à balai 6. La figure 2 représente les circuits électroniques d'une sonde vidéoendoscopique traditionnelle comprenant un dispositif de contrôle 20 automatique de gain et un dispositif d'obturation à haute vitesse. Ces circuits comprennent : un dispositif optoélectronique distal comprenant le capteur d'image IMS, par exemple du type CCD trichrome à transfert interligne, couplé à un circuit électronique d'interface INT, 25 un processeur vidéo VP1, un câble multiconducteurs 13 reliant le dispositif optoélectronique au processeur vidéo VP1, et des dispositifs ancillaires, telles que le clavier de touches de commande KB, un incrustateur de caractères OSD connecté à l'écran 30 d'affichage DS, et un dispositif d'alimentation électrique PW, les dispositifs KB, OSD et PW étant connectés au processeur vidéo. Le circuit d'interface INT est configuré pour amplifier le signal analogique de trame 15 généré par le capteur d'image IMS et fournir un signal analogique de trame vidéo amplifié 16. Cette fonction d'amplification 35 peut être réalisée par un simple transistor ou un amplificateur opérationnel. 2965442 io Le circuit INT assure également une fonction de synchronisation qui reçoit un signal d'horloge rapide ou "pixel" retardé 17, remet en forme ce signal et génère à partir du signal remis en forme l'ensemble des signaux d'horloge horizontale 18 nécessaires à la synchronisation du capteur d'image IMS. D'une manière générale, le circuit INT est configuré pour réduire le nombre de conducteurs unitaires "sensibles" intégrés dans le câble multiconducteurs 13. Dans ces conditions, le câble multiconducteurs 13 regroupe les liaisons électriques véhiculant les signaux suivants : des tensions continues 19 générées par un circuit d'alimentation PS io intégré dans le processeur vidéo VP1 et directement transmises au capteur d'image distal IMS, des signaux d'horloge verticale 21 fournis par un générateur de signaux d'horloge TG intégré dans le processeur vidéo VP1, et directement transmis au capteur d'image IMS, 15 le signal d'horloge rapide retardé 17 généré par un circuit de déphasage DL intégré dans le processeur vidéo VP1, et transmis au circuit d'interface INT, et le signal de trame amplifié 16 fourni par le circuit INT. Le processeur vidéo VP1 comprend des composants de traitement de 20 signal 22, 24, le circuit de déphasage DL, un processeur de commande MC et le circuit d'alimentation PS. Le composant 24 comprend un échantillonneur-bloqueur (sample and hold) SHC et un circuit de contrôle automatique de gain AGC. L'échantillonneur-bloqueur SHC échantillonne le signal de trame amplifié 16 25 provenant du circuit d'interface INT, et fournit des échantillons de signal d'image comprenant des informations de luminance et de chrominance. Le circuit SHC est synchronisé par un ensemble de signaux d'horloge fournis par le générateur de signaux d'horloge TG et comprenant notamment un signal d'horloge d'échantillonnage rapide 25. Le circuit AGC est configuré 30 pour asservir l'amplitude des échantillons fournis par l'échantillonneurbloqueur SHC à l'amplitude moyenne d'un signal de luminance généré par un processeur numérique de traitement du signal DSP intégré dans le composant 22. Le circuit AGC comprend par exemple un amplificateur opérationnel commandé par un ensemble de signaux 26 fournis par le 35 processeur DSP et comprenant notamment une tension de commande ii instantanée de l'amplificateur opérationnel et deux tensions déterminant des limites haute et basse de la plage d'excursion de cette tension de commande. Le circuit AGC fournit des échantillons de signal d'image 35 dont l'amplitude moyenne du signal de luminance est asservie à une valeur s moyenne. Le signal de trame 16 comprend des trames paires alternées avec des trames impaires. Le composant 22 regroupe le générateur de signaux d'horloge TG, le processeur de traitement de signal DSP et un convertisseur analogique-numérique CAN ayant pour fonction de numériser les échantillons 35 fournis io par le composant 24. Le processeur DSP reçoit les échantillons numérisés fournis par le convertisseur CAN et génère à partir de ceux-ci un signal vidéo normalisé 27 tel que composite ou Y/C. Le processeur DSP est configuré pour assurer notamment les fonctions de traitement suivantes : extraction des trois composantes chromatiques contenues dans le signal ls de trame amplifié 16, élaboration des signaux luminance et chrominance par dématricage des trois composantes chromatiques, à partir de deux trames sucessives, corrections du signal luminance, comprenant notamment : filtrage, corrections de gamma, corrections de contour, 20 corrections du signal chrominance comprenant notamment : filtrage, corrections de gamma, corrections de contour, gestion, en fonction de l'amplitude moyenne de la composante luminance du signal vidéo 27, du signal de commande transmis au circuit AGC, gestion en fonction de l'amplitude moyenne de la composante luminance 25 du signal vidéo 27, d'une durée d'intégration correspondant à la durée des impulsions d'un signal d'horloge d'intégration transmis au capteur d'image IMS, cette durée pouvant varier de 0.1 ms (dépendant des caractéristiques du capteur d'image) à la durée d'une trame vidéo, soit 1/50 s en standard PAL, 30 gestion de la balance des blancs, conversion numérique-analogique CNA des signaux numériques corrigés de luminance et de chrominance, et corrections des signaux analogiques de luminance et de chrominance, comprenant notamment : filtrage passe bande, mise en phase, mise à 12 niveau, et toutes opérations permettant de générer le signal vidéo normalisé 27 de type composite ou Y/C. Le générateur de signaux d'horloge TG intégré dans le composant 22, est configuré pour fournir notamment les différents types de signaux 5 suivants : plusieurs signaux de synchronisation verticale 21 du capteur d'image IMS (synchronisation trame, lecture trame, intégration, ...). un signal de synchronisation horizontale du capteur d'image IMS, plusieurs signaux de synchronisation vidéo à la fréquence trame (soit 10 50 Hz en standard PAL et 60 Hz en standard NTSC) et à la fréquence ligne (soit 15625 Hz), directement transmis aux fonctions de traitement du signal intégrées dans les composants 22 et 24, et un signal d'horloge d'échantillonnage 25 présentant une fréquence identique à celle des signaux de synchronisation horizontale du capteur 15 d'image IMS, ce signal d'horloge servant à synchroniser l'échantillonneurbloqueur SHC. En raison de leur faible fréquence (soit 50Hz en standard PAL, et 60 Hz en standard NTSC), les signaux de synchronisation verticale 21 peuvent être directement transmis au capteur d'image IMS par le câble 20 multiconducteurs 13, sans pour autant subir de déphasages rédhibitoires. Au contraire, les signaux de synchronisation horizontale nécessaires au capteur d'image IMS ne peuvent pas être directement transmis à celui-ci, en raison de leur fréquence élevée (17 MHz en standard PAL), et en raison des multiples déphasages qu'ils subiraient lors de leur transit dans le câble 25 multiconducteurs 13. Ainsi, le circuit de déphasage DL reçoit un seul signal d'horloge de synchronisation horizontale 28 émis par le générateur de signaux d'horloge TG et fournit le signal d'horloge pixel retardé 17 qui est directement transmis au circuit d'interface INT par le câble ombilical 13. Le circuit de déphasage DL peut comprendre une ligne à retard faisant subir au 30 signal d'horloge 28 un déphasage calculé pour compenser la somme des retards résultant de la durée du transit du signal d'horloge pixel 17 dans le câble multiconducteurs 13, et des déphasages induits par le circuit d'interface INT, tant dans la transmission du signal 17 au capteur d'image IMS, que dans la transmission du signal analogique 15 généré par le capteur 35 d'image. 13 La sensibilité vidéo globale du processeur vidéo VP1 est gérée par un dispositif d'asservissement de sensibilité configuré pour réguler l'amplitude moyenne de la composante luminance des trames vidéo 27 fournies par le processeur DSP. Le dispositif d'asservissement comprend le circuit de contrôle automatique de gain AGC et un dispositif d'asservissement de la durée des impulsions du signal d'horloge d'intégration transmis au capteur d'image IMS, appelée dans ce qui suit "durée d'intégration". Le dispositif d'asservissement fonctionne uniquement aux hautes vitesses d'obturation, c'est-à-dire lorsque la durée d'intégration est inférieure ou égale à la durée d'une trame vidéo, appelée dans ce qui suit "durée de trame" (soit 1/50 s en standard PAL et 1/60 s en standard NTSC). Le gain du circuit de contrôle automatique de gain AGC est commandé par les signaux 26 dont les valeurs sont calculées par le processeur DSP, en fonction d'un écart par rapport à une valeur nominale correspondant à l'amplitude moyenne de la composante luminance des trames vidéo 27. La durée des impulsions du signal d'horloge d'intégration émis par le générateur TG et transmis par la liaison 21 au capteur d'image IMS, est également commandée par un signal élaboré par le processeur DSP. Il convient de noter que la durée maximum d'intégration (égale à la durée de trame) mise en oeuvre dans le processeur VP1, caractérise un mode d'obturation à haute vitesse. Le processeur de commande MC, par exemple du type microcontrôleur, est relié à une interface de paramétrage du processeur DSP par une liaison logique série bidirectionnelle 30, par exemple au standard TTL. Le processeur MC est également relié au clavier de touches de commande KB par une liaison logique matricielle 31, et à l'incrustateur de caractères OSD par une liaison logique parallèle 32. Un programme de traitement du signal, spécifique du modèle de capteur d'image IMS mis en oeuvre, est chargé d'origine dans le processeur numérique de traitement du signal DSP. Tout réglage destiné à modifier le paramétrage de ce programme de traitement peut être effectué par une action sur l'une des touches du clavier de commande KB, qui déclenche le chargement dans le processeur DSP d'une série d'instructions élémentaires préalablement stockées dans le processeur MC et également spécifiques au modèle de capteur d'image mis en oeuvre. Le circuit d'alimentation PS regroupe plusieurs alimentations à découpage fournissant d'une part des tensions continues d'alimentation des 14 différents circuits et composants du processeur vidéo VP1, et d'autre part les tensions continues 19 d'alimentation du capteur d'image IMS. Le circuit PS est lui-même alimenté par une tension continue 33 fournie par le dispositif d'alimentation PW connecté à l'extrémité proximale du câble ombilical 9 de s la sonde vidéoendoscopique. L'incrustateur de caractères OSD reçoit le signal vidéo normalisé 27 fourni par le processeur DSP et fournit un signal vidéo 34 qui peut être visualisé sur l'écran DS. Le processeur vidéo VP1 peut être réalisé à l'aide d'un "KIT HQ1" de 10 la marque SONY, compatible avec les capteurs CCD trichromes à transfert interligne de marque SONY. Ce kit comprend le composant 22 commercialisé sous la référence "CXD 3172 AR" et le composant 24 commercialisé sous la référence "CXA 3796". La figure 3 représente une distribution des pixels du capteur d'image 15 IMS en lignes paires et lignes impaires. Pendant la durée d'une trame, le capteur d'image fournit au processeur vidéo des lignes impaires L1, L3, L5, ... de pixels du capteur d'image formant une trame impaire Y. Pendant la durée de la trame suivante, le capteur d'image fournit au processeur vidéo des lignes paires L2, L4, L6, ... de pixels formant une trame d'image paire Z. 20 Les trames impaires Y et paires Z sont fournies en alternance au composant 22 qui génère à partir des trames reçues des images vidéo dans un format standard composite, chacune de ces images étant formée d'une trame impaire Y entrelacée avec une trame paire Z. Les figures 4A à 4C représentent des chronogrammes de signaux 25 circulant dans les circuits électroniques de la figure 2, dans un mode d'obturation à haute vitesse. Les figures 4A et 4B représentent des chronogrammes de signaux de synchronisation verticale W et X du capteur d'image IMS. Le signal W (figure 4A), communément nommé "horloge trame", est un signal d'horloge à la fréquence trame utilisé dans la 30 synchronisation verticale du capteur d'image IMS et du processeur VP. Le signal W est constitué d'une suite d'impulsions d'horloge trame W1, W2, W3, W4, W5, ... de durée égale à la durée d'une trame FT, à la fin de chacune desquelles sont disponibles les informations contenues dans une trame d'image. 2965442 ls Le signal X (figure 4B), communément nommé "horloge d'intégration" est le signal d'horloge d'intégration utilisé dans la synchronisation verticale du capteur d'image IMS. Le signal X comprend une suite d'impulsions dites d'Intégration" X1, X2, X3, X4, X5 dont le front montant est synchrone d'un s front montant d'une impulsion W1-W5, et dont la durée variable est égale à la durée d'intégration IT. Le signal X commande à chaque trame, la durée d'intégration du capteur d'image IMS, c'est-à-dire le temps nécessaire pour charger de façon optimale des puits de potentiel de la couche photosensible du capteur d'image. io La durée d'intégration IT, ou durée des impulsions du signal d'horloge d'intégration X1-X5, est calculée à chaque trame par le composant 22 en fonction de l'amplitude moyenne du signal numérisé 38 fourni par le composant 24. La durée IT peut varier entre une valeur minimale ITMIN (égale par exemple à 1/6400 s en standard PAL) destinée à compenser une 15 illumination excessive du capteur d'image IMS, et une valeur maximale égale à la durée de trame FT, lorsque le capteur IMS est insuffisamment illuminé. Les signaux Y et Z (figure 4C) fournissent alternativement une trame Y1, Z2, Y3, Z3 synchrone du signal W et sont donc actifs durant chaque impulsion d'horloge trame W1-W5. Une trame d'image Y1 du signal Y 20 apparaît à la suite du front descendant de l'impulsion X1 du signal X combiné au front montant de l'impulsion W2 du signal W. L'amplitude moyenne du signal Y pendant les trames d'image Y1-Y3, Z1-Z3, avant correction automatique de gain, varie en fonction de l'illumination du capteur d'image IMS et de la durée d'intégration IT. Dans l'exemple de la figure 4B, 25 la durée d'intégration IT augmente à chaque impulsion de X1 à X5. Il en résulte que l'amplitude moyenne des signaux Y et Z augmente également à chaque impulsion de trame W, si l'illumination du capteur reste sensiblement constante. La figure 5 représente les circuits électroniques d'une sonde 30 vidéoendoscopique, selon un mode de réalisation. Ces circuits électroniques mettent en ceuvre un dispositif d'asservissement de la durée d'intégration pouvant fonctionner en mode à haute ou basse vitesse, et un dispositif de contrôle automatique de gain. Ces circuits électroniques diffèrent de ceux représentés sur la figure 2, uniquement par le processeur vidéo VP. 16 Le processeur vidéo VP diffère du processeur vidéo VP1 en ce qu'il comprend un composant 36 remplaçant le composant 24, un circuit logique LC connecté en sortie du composant 36, un convertisseur numérique / analogique CNA1 inséré entre le circuit LC et le composant 22, et une s mémoire MEM connectée au circuit logique LC par une liaison bidirectionnelle 41. Le composant 36 regroupe l'échantillonneur-bloqueur SHC, un circuit de contrôle automatique de gain AGC1 et un circuit conversion analogique / numérique CAN1. Les circuits de conversion CAN1 et CNA1 sont par exemple sur 10 bits, ce qui permet d'éviter une altération 10 du signal vidéo si le signal vidéo fourni par le capteur est codé sur 8 bits. Le circuit logique LC reçoit l'ensemble 47 des signaux de synchronisation 21, 28 fournis par le générateur de signaux d'horloge TG et redistribue ces signaux d'horloge vers le capteur d'image IMS. Ainsi, le circuit LC transmet directement au capteur d'image via le câble 15 multiconducteurs 13, les signaux d'horloge lente 21 (comprenant notamment le signal d'horloge d'intégration X), destinés à la synchronisation verticale du capteur d'image IMS. Le circuit LC transmet également le signal d'horloge rapide 28 au circuit de déphasage DL, lequel fournit le signal d'horloge rapide retardé 17 qui est transmis via le câble multiconducteurs 13 au circuit 20 d'interface INT. Comme dans les circuits électroniques de la figure 2, le circuit d'interface INT met en forme le signal d'horloge 17 et génère à partir de ce dernier tous les signaux d'horloge horizontale 18 nécessaires au bon fonctionnement du capteur d'image IMS. Le circuit logique LC transmet également directement au composant 36 les signaux d'horloge de 25 synchronisation de ce dernier, et notamment le signal d'horloge rapide d'échantillonnage 25 permettant de synchroniser l'échantillonneur-bloqueur SHC intégré dans ce composant. Dans un mode de réalisation, le circuit logique LC réalise une fonction d'asservissement de la sensibilité du capteur d'image IMS, comprenant une 30 fonction d'asservissement de la durée d'intégration et une fonction de contrôle de gain. La fonction d'asservissement de la durée d'intégration régule de manière continue la durée des impulsions d'intégration transmises au capteur d'image IMS. Cette régulation est effectuée dans une large plage de fonctionnement comprise entre une valeur minimum égale par exemple à 17 1 ms (éclairement intense) et une valeur maximum (éclairement faible) égale par exemple à la durée de 8 trames vidéo, soit 160 ms en standard PAL. Par ailleurs, la fonction d'asservissement de la sensibilité gère le circuit de contrôle automatique de gain AGC1 de la manière suivante : s - dans la plage de fonctionnement de la fonction d'asservissement de la durée d'intégration, le circuit AGC1 fournit un gain constant modéré Gopt, par exemple fixé à 10 dB, afin de limiter le bruit, - au delà de la valeur maximum de la plage de fonctionnement de la fonction d'asservissement de la durée d'intégration : le circuit AGC1 io fonctionne automatiquement afin de fournir un gain évoluant entre 10 dB et une valeur minimum Gmin par exemple fixée à 0 ou 3 dB, et - en deçà de la valeur minimum de la plage de fonctionnement de la fonction d'asservissement de la durée d'intégration : le circuit AGC1 fonctionne automatiquement afin de fournir un gain évoluant entre 10 dB ls et une valeur maximum Gmax par exemple fixée à 20 ou 30 dB. Le circuit logique LC traite les échantillons numériques 38 fournis par le composant 36 selon que la durée des impulsions d'intégration transmises au capteur IMS est inférieure ou supérieure à la durée d'une trame vidéo FT (soit 20 ms en standard PAL). Dans un premier cas, la durée des impulsions 20 d'intégration transmises au capteur IMS est comprise entre la durée d'une trame vidéo FT et une valeur minimum ITmin fixée par exemple à 1 ms. Le circuit logique LC traite alors les échantillons numérisées 38 d'une trame impaire Y en effectuant les opérations suivantes : transfert durant l'impulsion de trame W de la trame numérique 25 impaire Y dans le circuit logique LC, puis dans la mémoire MEM, lecture de la trame numérique impaire Y stockée dans la mémoire MEM et création d'une "pseudo" trame paire Z par duplication et décalage vertical (égal à la moitié de l'intervalle de temps séparant deux lignes successives de la trame) de la trame Y , et 30 transfert dans le convertisseur CNA1 de la trame numérique impaire Y durant l'impulsion de trame W et de la trame numérique paire Z durant l'impulsion de trame W . Dans un second cas, la durée des impulsions d'intégration transmises au capteur IMS est comprise entre la durée d'une trame vidéo FT et une 35 valeur maximum ITmax qui peut être fixée à la durée de 8 trames vidéo 18 successives, soit 160 ms en standard PAL. La durée d'intégration est comprise entre la durée de N trames successives et la durée de N+1 trames successives, N étant un nombre entier compris entre 1 et 7. Dans ces conditions, le circuit logique LC traite les échantillons numérisés 38 d'une s trame impaire Y en effectuant les opérations suivantes : transfert durant l'impulsion de trame W de la trame numérique impaire Y dans le circuit logique LC, puis dans la mémoire MEM, lecture de la trame numérique impaire Y stockée dans la mémoire MEM et création d'une "pseudo" trame numérique paire Z par io duplication et décalage vertical (égal à la moitié de l'intervalle de temps séparant deux lignes de trame successives) de la trame numérique impaire Y . transfert dans le convertisseur CNA1 de la trame numérique impaire Y durant l'impulsion de trame W , ls transfert dans le convertisseur CNA1 de la trame numérique paire Z durant l'impulsion de trame W , toutes opérations effectuées parallèlement aux transfert des trames impaire Y et paire Z dans le convertisseur CNA1, et répétition (N/2 - 1) fois de l'opération précédente durant les impulsions de 20 trame W / W , W / W , ... La valeur moyenne M du signal de trame numérisé 35, déterminée pour chaque trame du signal 38, évolue physiquement à l'intérieur d'une plage de tensions limitée par une tension minimum (égale à 0 mV) correspondant à une absence d'éclairement du capteur IMS, et par une 25 tension maximum (par exemple égale à 300 mV) correspondant à un éblouissement du capteur IMS. Le circuit logique LC gère la sensibilité globale du processeur vidéo VP en calculant à chaque trame fournie par le capteur d'image, un écart dL existant entre une valeur moyenne M du signal numérique de trame 38 et une valeur de consigne C (par exemple égale à 30 100 mV) correspondant à un fonctionnement optimum du capteur IMS. Sachant que le circuit logique LC peut transmettre au capteur IMS des impulsions d'intégration dont la durée est réglable de façon continue entre la valeur minimum ITmin et la valeur maximum ITmax égale à la durée de plusieurs trames vidéo successives, le circuit LC assure la fonction 35 d'asservissement de la sensibilité globale du processeur vidéo VP en 19 combinant une fonction prioritaire d'asservissement de la durée d'intégration, et une fonction marginale de contrôle de gain. La fonction d'asservissement de la durée d'intégration transmet des impulsions d'intégration au capteur IMS qui fonctionne de façon continue aussi bien aux hautes vitesses d'obturation (durée IT des impulsions d'intégration inférieures à la durée d'une trame vidéo FT (1/50 s en standard PAL), qu'aux basses vitesses d'obturation (durée IT des impulsions d'intégration supérieures à la durée de trame FT). Lorsque la fonction d'asservissement de la durée d'intégration est active, le dispositif de contrôle de gain fonctionne à gain constant, fixé à une valeur de gain (Gopt) suffisamment faible pour obtenir un rapport signal/bruit satisfaisant. La fonction d'asservissement de la durée d'intégration maintient la valeur moyenne M des signaux numériqes de trame vidéo 38 à une valeur de consigne C choisie afin d'assurer un fonctionnement optimum du traitement de signal vidéo réalisé par le processeur vidéo VP. La fonction de contrôle de gain entre en fonctionnement seulement lorsque la durée d'intégration IT devient inférieure à un seuil minimum ITmin (1 ms par exemple) ou supérieure à un seuil maximum ITmax (par exemple 160 ms correspondant en standard PAL à la durée de 8 trames vidéo successives), soit en dehors de la plage de fonctionnement pratique de la sonde vidéoendoscopique. Autrement dit, la fonction d'asservissement de la sensibilité globale du processeur vidéo VP est effectuée de la manière suivante : si la durée d'intégration IT est comprise entre ITmin et ITmax, et si l'écart relatif entre la valeur de consigne C et la valeur moyenne M du signal numérique de trame 38, soit (C-M)/C, est supérieur en valeur absolue à un seuil (fixé par exemple à 1 %), le circuit LC augmente ou diminue, en fonction du signe de l'écart relatif, la durée d'intégration IT le circuit logique LC maintenant le gain du circuit de AGC1 à la valeur modérée fixe Gopt correspondant à une optimisation du rapport signal/bruit, si la durée d'intégration IT est supérieure à ITmax, (très faible éclairement du capteur IMS), le circuit logique LC maintient à ITmax la durée d'intégration et autorise un fonctionnement automatique du circuit AGC1 dans une plage de gain comprise entre les valeurs Gopt et Gmax, lorsque la durée d'intégration est inférieure à ITmin, (éblouissement du capteur IMS - peu fréquent en endoscopie), le circuit logique LC maintient 20 à ITmin la durée d'intégration et autorise un fonctionnement automatique du circuit AGC1 dans une plage de gain comprise entre les valeurs Gopt et Gmin. Compte tenu de ce qui précède, la fonction d'asservissement de s sensibilité ajuste la sensibilité vidéo globale du processeur vidéo VP en régulant la valeur moyenne M des signaux numériques de trame vidéo 38. Cette régulation est effectuée de manière continue en ajustant la durée IT des impulsions d'intégration transmises au capteur d'image. Il en résulte une grande fluidité de fonctionnement. La fonction d'asservissement de io sensibilité présente ainsi un fonctionnement identique en basse et haute vitesse d'obturation, ce qui permet de s'affranchir de toute perturbation ou saut d'intensité lumineuse à la frontière de ces deux plages de vitesse. Dans les plages de fonctionnement à basse et haute vitesse d'obturation, le gain appliqué aux signaux analogiques de trame vidéo fournis par le capteur IMS ls est suffisamment faible pour éviter toute dégradation du rapport signal/bruit. Dans ces plages de fonctionnement, les signaux analogiques de trame vidéo sont maintenus à un niveau fixe compatible avec un fonctionnement optimal du traitement du signal vidéo assuré par le processeur VP. Par ailleurs, l'ensemble des fonctions existantes de correction et d'optimisation des 20 images vidéo peuvent être toujours assurées par un dispositif traditionnel de traitement du signal vidéo. Le composant 36 du processeur vidéo VP peut être réalisé à l'aide d'un circuit commercialisé sous la référence "NXP TDA87". Le circuit logique LC peut être réalisé à l'aide d'un circuit de type FPGA commercialisé sous la 25 référence "ALTERA CYCLONE 3". Le composant 22 peut être réalisé à l'aide d'un circuit commercialisé sous la référence "CXA 3796". La mémoire MEM peut être de type RAM d'une capacité de 16 Mbits. Le convertisseur numérique/analogique CNA1 peut être de 10 bits. La figure 6 représente schématiquement la structure "pixels" du 30 capteur d'image IMS, pour illustrer un principe d'acquisition des signaux analogiques de trame fournis par le capteur IMS. La structure "pixels" du capteur IMS comprend une succession alternée de lignes de pixels impaires L1, L3, L5, ... et de lignes de pixels paires L2, L4, L6, .... Dans un mode de réalisation, l'acquisition, par le processeur vidéo VP, des signaux 35 analogiques générés par le capteur d'image ne concerne que des trames 21 constituées de lignes de pixels d'une même parité donnée. Ces trames sont qualifiées dans ce qui suit de "natives". Dans l'exemple de la figure 6, les trames natives sont les trames impaires Les trames impaires sont dans ces conditions traitées dans les circuits 36 et LC, avant d'être transmises sous une forme numérique Y au convertisseur CNA1. Durant une impulsion de synchronisation trame, le composant 36 transmet une trame impaire native Y au circuit LC qui est transmise au circuit CNA1. Durant l'impulsion de synchronisation trame suivante, le circuit LC génère et transmet au circuit CNA1 une "pseudo" trame paire Z, en io dupliquant la trame impaire Y et en effectuant un décalage vertical (égal à la moitié de l'intervalle de temps séparant deux lignes de trame successives) des lignes de la trame Y. Les figures 7A-7D, 8A-8D, 9A-9D et 10A-10D représentent, à différentes phases de fonctionnement du dispositif d'asservissement de la 15 durée d'intégration IT, les chronogrammes du signal d'horloge trame W (figures 7A, 8A, 9A et 10A), du signal d'horloge d'intégration X (figures 7B, 8B, 9B et 10B), du signal de trame impaire Y (figures 7C, 8C, 9C et 10C), et du signal de trame rassemblant les trames impaires Y et des "pseudo" trames paires Z (figures 7D, 8D, 9D et 10D). 20 Le signal W comprend une suite d'impulsions W1..W16 de durée fixe à la fin desquelles sont disponibles les signaux analogiques de la trame d'image concernée. En standard PAL, la fréquence des impulsions W est égale à 50Hz et la durée de ces impulsions sensiblement égale à 20 ms. Le signal X comprend une suite d'impulsions X1..X9, présentant 25 chacune un front de départ synchrone de celui d'une impulsion du signal W et dont la durée variable IT commande le temps d'intégration du capteur d'image IMS, c'est-à-dire le temps nécessaire pour charger de façon optimale les puits de potentiel de la couche photosensible du capteur d'image. 30 Le signal Y comprend les trames numériques impaires transmises par le circuit logique LC au convertisseur numérique / analogique CNA1. Le signal Z contient les "pseudo" trames numériques paires transmises par le circuit logique LC au convertisseur CNA1. Les figures 7A-7D représentent les chronogrammes des signaux W, 35 X, Y et Z durant une phase en mode d'obturation à haute vitesse de la 22 fonction d'asservissement de la durée d'intégration, c'est-à-dire une phase durant laquelle la durée IT des impulsions d'intégration X1-X7 varie de façon continue (à gain constant égal à Gopt) entre la valeur ITmin (impulsion d'intégration X1) et une valeur maximum sensiblement égale à la durée FT s d'une trame (impulsion d'intégration X7). L'acquisition des trames impaires Y1, Y3, Y5, Y7, ... obtenues à la suite des impulsions d'intégration X1, X3, X5, X7, ... et leur transmission au convertisseur numérique / analogique (CNA1), sont synchronisées par des impulsions de trame paires W2, W4, W6. La génération (par duplication et io décalage vertical des trames impaires Y1, Y3, Y5...) des "pseudo" trames numériques paires Z1, Z3, Z5, ... et leur transmission au convertisseur CNA1 sont quant à elles synchronisées par des impulsions de trame impaires W3, W5, W7... Les figures 8A-8D représentent des chronogrammes des signaux W, ls X, Y et Z durant une première phase spécifique du mode d'obturation à basse vitesse de la fonction de la durée d'intégration. Durant cette phase, la durée IT des impulsions d'intégration X1-X7 varie de façon continue (à gain constant égal à Gopt) d'une valeur minimum égale à la durée d'une trame FT à une valeur maximum égale à la durée de deux trames successives (soit 20 2 x FT). L'acquisition des trames de signaux impaires Y1, Y3, Y5, ... générées par les impulsions d'intégration X1, X3, X5, ... et leur transmission au convertisseur CNA1 sont synchronisées par les impulsions de trame W3, W5, W7, ... La génération (par duplication et décalage vertical des trames 25 impaires Y1, Y3, Y5, ...) des "pseudo" trames numériques paires Z1, Z3, Z5, ... et leur transmission au convertisseur CNA1 sont quant à elles synchronisées par les impulsions de trame W4, W6, W8. Les figures 9A-9D illustrent une seconde phase spécifique du mode d'obturation à basse vitesse de la fonction d'asservissement de la durée 30 d'intégration. Durant cette seconde phase, la durée d'intégration IT varie de façon continue (à gain constant égal à Gopt) de deux à trois fois la durée de trame FT. L'acquisition des trames de signaux impaires natives Y1, Y5, Y9, ... générées par les impulsions d'intégration X1, X5, X9, ..., et leur transmission au convertisseur CNA1 sont synchronisées par les impulsions 23 de trame W4, W8, W12, ... Ce processus est dupliqué en synchronisme avec les impulsions de trame W6, W10, W14, ... La génération (par duplication et décalage vertical des trames numériques paires natives Y1, Y5, Y9...) des "pseudo" trames numériques s paires Z1, Z5, Z9, ... et leur transmission au convertisseur CNA1 sont synchronisées par les impulsions de trame W5, W9, W13, ... Ce processus est également dupliqué en synchronisme avec les impulsions de trame W7, W11, W15, ... Les figures 10A-10D illustrent une troisième phase spécifique du lo mode d'obturation à basse vitesse de la fonction d'asservissement de la durée d'intégration. Durant cette phase, la durée d'intégration IT varie de façon continue (à gain constant égal à Gopt) de trois à quatre fois la durée d'une trame. Durant cette phase, le convertisseur CNA1 reçoit les mêmes trames que dans les figures 9A à 9D, mais retardées d'une impulsion de ls trame par rapport au signal W. II apparaît donc sur les figures 7A à 10D que la fonction d'asservissement de la durée d'intégration peut ajuster de manière continue la durée d'intégration IT entre la durée ITmin (par exemple 1 ms) et une durée égale à quatre fois la durée d'une trame FT (soit 80 ms en standard 20 PAL), et ce à gain constant égal à Gopt. Lorsque la durée d'intégration IT est comprise entre ITmin (= 1 ms) et deux fois la durée de trame FT (figures 7A à 8D), la fréquence de rafraichissement des trames correspond à la fréquence standard, soit 50 Hz en standard PAL. Lorsque la durée d'intégration IT est comprise entre deux et quatre fois la durée de trame FT 25 (figures 9A à 10D), la fréquence de rafraichissement des trames correspond à la fréquence standard divisée par deux, soit 25 Hz en standard PAL. Ainsi, lorsque la durée d'intégration IT devient supérieure à deux fois la durée d'une trame FT, la fréquence de rafraîchissement des trames vidéo peut devenir visuellement gênante. D'une manière plus générale, les trames sont 30 fournies par paires à la suite d'une impulsion du signal d'intégration en un nombre de paires égal au nombre de paires de trames comprises dans la durée d'intégration plus un. Dans un mode de réalisation, il peut être prévu deux modes de fonctionnement de l'obturateur électronique correspondant à deux plages de 35 vitesses d'intégration, soit par exemple, un mode dit "standard" et un mode 24 dit "Boost". Dans le mode "standard", la durée d'intégration IT peut être ajustée dans une plage allant de ITmin à la durée de quatre trames (soit de 1 ms à 80 ms en standard PAL), correspondant à une fréquence de rafraîchissement minimum des trames de la fréquence standard divisée par s deux (25 HZ en standard PAL). Dans le mode "Boost", la durée d'intégration IT peut être ajusté dans une plage allant de ITmin (soit par exemple 1 ms) à la durée de six trames (soit 120 ms en standard PAL) ou huit trames (soit 160 ms en standard PAL), correspondant à une fréquence de rafraîchissement minimum des trames de la fréquence standard divisée par Io trois (16,66 HZ en standard PAL) ou quatre (12,5 Hz en standard PAL). II est à noter que le processeur DSP du composant 22 peut assurer par construction des fonctions de gestion du gain et du mode d'obturation à haute vitesse. Si tel est le cas, ces fonctions peuvent être désactivées pour mettre en oeuvre l'asservissement de la sensibilité du capteur d'image, ls décrite précédemment. Le processeur DSP peut alors n'assurer que des fonctions de traitement chromatique (extraction des composantes couleur, élaboration et correction des signaux luminance et chrominance, balance des blancs, ...). La figure 11 illustre le fonctionnement de la fonction d'asservissement 20 de la sensibilité du capteur d'image IMS. La figure 11 représente des courbes de variation de la durée d'intégration IT et du gain G appliqué par le circuit AGC1, en fonction de l'éclairement de la surface photosensible du capteur d'image IMS. La durée d'intégration IT est susceptible de varier de ITmin (par exemple égal à 1 ms) à ITmax (par exemple égal à 8 fois la durée 25 d'une trame FT, soit 160 ms en standard PAL). Le gain G, appliqué par le circuit de contrôle automatique de gain AGC1 recevant le signal analogique généré par le capteur d'image IMS, est susceptible d'évoluer entre Gmin, par exemple, 2 dB et Gmax par exemple égal à 30 dB. La plage globale d'asservissement de sensibilité est comprise entre des éclairements E1 et 30 E4, et comprend une plage principale d'asservissement entre des éclairements E2 et E3 et deux plages d'asservissement auxiliaires entre les plages E1 et E2 et entre les plages E3 et E4. Dans la plage principale entre les éclairements E2 et E3, la durée d'intégration IT varie de ITmin (par exemple 1 ms) pour la valeur supérieure 35 d'éclairement E3, à ITmax (par exemple 8 fois la durée d'une trame FT) pour 25 la valeur inférieure d'éclairement E2. Dans cette plage, le circuit AGC1 est commandé pour que le gain G soit fixé à la valeur de gain Gopt par exemple égale à 10 dB. Dans la plage de faible éclairement entre les éclairements E1 et E2, la durée d'intégration IT reste constante et égale à ITmax, tandis que le circuit AGC1 est actif pour ajuster automatiquement le gain G entre les valeurs Gopt et Gmax par exemple égal à 30 dB. Dans la plage de fort éclairement, entre les éclairements E3 et E4 (fort rare en vidéoendoscopie), la durée d'intégration IT est maintenue constante et égale à ITmin, tandis que le circuit AGC1 est actif pour ajuster automatiquement le gain G entre io les valeurs Gopt et Gmin (par exemple égal à 2 dB. Dans la plage principale (entre les éclairements E2 et E3), le circuit LC peut mettre en oeuvre la loi de régulation suivante : dlT=dK-IT/M (1) dans laquelle dlT est un écart d'ajustement (positif ou négatif) à ajouter à la 15 durée d'intégration IT, M est la valeur moyenne du signal numérique de trame 35, et dK est une valeur de correction absolue luminance. Lorsque le gain optimal Gopt est fixé à 10 dB, les valeurs de correction absolue de luminance dK, et de durée d'intégration dIT à utiliser peuvent être celles indiquées dans le tableau 1 suivant : 20 Tableau 1 Cas N° AL dK dIT 1 >_ 25% 60% dL 60% IT (C - M) / M 2 25% > ~AL~ 5% 40% dL 40% IT (C - M) / M 3 5% > >_ 1 % 2% M sgn(AL) 2% IT sgn(AL) 4 l'écart absolu de luminance dL divisé par la valeur moyenne M du signal numérique de trame 38. Dans un troisième cas, lorsque l'écart relatif en valeur absolue de luminance 1ALI est compris entre 1% et 50/0, l'écart d'ajustement dIT de la durée d'intégration IT est fixé à 2% de la durée s d'intégration IT. Dans un quatrième cas, lorsque l'écart relatif en valeur absolue de luminance 'ALE est inférieur à 10/0, la durée IT n'est pas modifiée. Des scénarios de régulation conformes à la régulation définie par le tableau 1, sont présentés dans les figures 12 et 13 qui représentent des courbes de variation des valeurs moyenne M et de consigne C, de l'écart io d'éclairement relatif AL et du temps d'intégration IT, durant plusieurs paires de trames successives. Les valeurs numériques du temps d'intégration IT correspondent au standard PAL. La figure 12 illustre un scénario de régulation dans le cas d'un "suréclairement", c'est-à-dire lorsque la valeur moyenne M est supérieure à la valeur de consigne C. Dans ce scénario, le 15 mode d'obturation à basse vitesse reste actif (durée d'intégration IT > 20 ms en standard PAL) et l'écart d'éclairement relatif AL reste négatif. Les corrections appliquées à la durée d'intégration IT sont donc négatives, et font donc diminuer la durée d'intégration. Durant une première paire de trames, la durée d'intégration IT est égale à 50 ms correspondant à un mode 20 d'obturation à basse vitesse dans lequel la fréquence de rafraichissement de trame est à 25 Hz (durée d'intégration IT comprise entre 2 et 3 fois la durée de trame FT égale à 20 ms). Durant la première paire de trames, l'écart d'éclairement relatif 'ALE est supérieur à 250/0. La correction appliquée à la durée d'intégration est donc corrigée conformément au cas n°1 du tableau 1. 25 Durant une seconde paire de trames, la durée d'intégration IT est passée en dessous de deux fois la durée de trame FT et donc la fréquence de rafraichissement est passée à 50 Hz. L'écart d'éclairement relatif 'ALE est encore supérieur à 25%. La correction appliquée à la durée d'intégration est donc également calculée conformément au cas n°1 du tableau 1. Durant les 30 paires de trames suivantes, la fréquence de rafraichissement de trame reste à 50 Hz. Durant les troisième à cinquième paires de trames, l'écart d'éclairement relatif 'ALE est compris entre 25% et 50/0. La correction appliquée à la durée d'intégration IT est donc calculée conformément au cas n°2 du tableau 1. Durant les sixième et septième paires de trames, l'écart 35 d'éclairement relatif IALI est inférieur à 50/0. La correction appliquée à la 27 durée d'intégration IT est donc calculée conformément au cas n°3 du tableau 1. Il peut être observé sur la figure 12 que l'écart AL converge vers 0, tandis que la durée d'intégration IT diminue progressivement pour converger vers 26 ms environ, et que la valeur moyenne M diminue pour converger s vers la valeur de consigne C tout en restant supérieure à cette valeur. La figure 13 illustre un scénario de régulation dans le cas d'un "sous éclairement", c'est-à-dire lorsque la valeur moyenne M est inférieure à la valeur de consigne C. Dans ce scénario, le mode d'obturation à basse vitesse reste actif et l'écart d'éclairement relatif AL reste positif. Les io corrections appliquées à la durée d'intégration IT sont donc positives, et font donc augmenter la durée d'intégration. Durant une première paire de trames, la durée d'intégration est égale à 50 ms correspondant à un mode d'obturation à basse vitesse dans lequel la fréquence de rafraichissement de trame est à 25 Hz (durée d'intégration IT comprise entre 2 et 3 fois la durée ls de trame FT. Durant la première paire de trames, l'écart d'éclairement relatif 'ALI est supérieur à 25%. La durée d'intégration IT est corrigée conformément au cas n°1 du tableau 1 de manière à augmenter l'écart AL. Durant une seconde paire de trames, l'écart d'éclairement relatif 'ALI est passé en dessous de 25%. La correction appliquée à la durée d'intégration 20 IT est donc calculée conformément au cas n°2 du tableau 1. La durée d'intégration IT est restée comprise entre 2 et 3 fois la durée de trame FT et donc la fréquence de rafraichissement est restée à 25 Hz. Durant les troisième et quatrième paires de trame, l'écart d'éclairement relatif IOLI est compris entre 25% et 5%. La correction appliquée à la durée d'intégration IT 25 est donc calculée conformément au cas n°2 du tableau 1. La durée IT passe ainsi au dessus de quatre fois la durée de trame FT. La fréquence de rafraichissement de trame est donc fixée à 16.6 Hz. Durant les cinquième à septième paires de trames, l'écart d'éclairement relatif 'ALI est inférieur à 5%. La correction appliquée à la durée d'intégration IT est donc calculée 30 conformément au cas n°3 du tableau 1. La durée IT reste entre 4 et 5 fois la durée de trame FT. La fréquence de rafraichissement de trame reste donc à 16.6 Hz. Il peut être observé sur la figure 13 que l'écart AL converge vers 0, tandis que la durée d'intégration IT augmente en convergeant vers 90 ms environ, et que la valeur moyenne M augmente en convergeant vers la 35 valeur de consigne C tout en restant inférieure à cette valeur. 28 II est à noter dans les figures 12 et 13 que l'asservissement de la durée d'intégration IT définie dans le tableau 1 ne produit pas d'oscillation de la valeur moyenne M autour de la valeur de consigne C. La fonction d'asservissement réalisée par le circuit LC, qui vient d'être décrite, assure ainsi une régulation de la sensibilité du capteur d'image dans toute la plage d'éclairement E1 à E4, et une gestion de la vitesse d'obturation du capteur IMS (durée d'intégration) dans toute la plage de régulation (entre les éclairements E2 et E3), incluant les vitesses hautes et basses. II en résulte une grande fluidité de fonctionnement, et surtout une io absence de discontinuité à la frontière entre les hautes et les basses vitesses, c'est-à-dire une absence de saut de luminosité lors d'une transition entre une vitesse d'obturation inférieure à la durée de trame FT et une vitesse d'obturation supérieure à la durée FT. La fonction d'asservissement fonctionne, dans la plage de régulation 15 (entre les éclairements E2 et E3), à une valeur de gain constante et modérée. Il en résulte une optimisation du rapport signal/bruit. La fonction d'asservissement régule directement la valeur moyenne M de l'amplitude du signal numérique de trame 38. II en résulte que cette régulation porte sur un signal vidéo n'ayant subi aucune correction 20 chromatique, susceptible de perturber la régulation. La fonction d'asservissement se base uniquement sur la valeur moyenne M de l'amplitude du signal numérique des trames impaires (ou paires), et génère par duplication et décalage vertical des trames paires (ou impaires). La génération de trame par duplication et décalage entraîne une 25 perte de définition d'image qui s'avère quasiment imperceptible en vidéoendoscopie. Il est à noter que le circuit logique LC fournit un signal de trame sous forme numérique 43. Ce signal 43 peut être traité dans le circuit logique LC, de manière à assurer des traitements annexes en temps réel, tels que zoom, 30 inversions d'image, gel d'image, ... La prévision de tels traitements annexes dans le circuit LC permet de les simplifier par rapport à une mise en oeuvre de ces traitements en aval du processeur DSP, et permet d'alléger les flux de données. Il apparaîtra clairement à l'homme de l'art que la présente invention 35 est susceptible de diverses variantes de réalisation et diverses applications. En particulier, l'invention n'est pas limitée à un processeur vidéo présentant 29 l'architecture représentée sur la figure 5. En particulier, le processeur vidéo VP de la figure 5 comporte une double conversion analogique / numérique et numérique / analogique, permettant de conserver le composant 22 de la figure 3, comportant un processeur de traitement de signal DSP. II va de soit que le processeur DSP peut être remplacé par un processeur de traitement de signal entièrement numérique disposant d'une entrée permettant de recevoir les échantillons numérisés en sortie du circuit logique LC. II en résulte la suppression du convertisseur CNA1. Si le processeur de traitement de signal utilisé ne comporte pas de sortie analogique et si une telle sortie io analogique est requise, il peut être prévu un convertisseur numérique / analogique connecté à la sortie de signal numérique du processeur de traitement de signal. Il peut être également prévu que le processeur vidéo VP délivre des images numériques, de sorte que la conversion numérique / analogique effectuée par le processeur DSP peut ne 15 pas être nécessaire. Par ailleurs, dans la description qui précède, il a été choisi comme valeur de pilotage de l'asservissement de la durée d'intégration, l'écart entre la valeur de consigne C et la valeur moyenne M du signal numérique de trame. Il peut être également choisi comme valeur de pilotage de 20 l'asservissement de la durée d'intégration, l'écart entre la valeur de consigne C et la valeur moyenne de la composante luminance du signal vidéo délivré par le processeur DSP. Toutefois, dans ce dernier cas, le signal de pilotage de l'asservissement peut être perturbé par d'éventuelles corrections chromatiques étrangères à la sensibilité du capteur d'image, qui est gérée 25 par l'asservissement de la durée d'intégration. Par ailleurs, il a été choisi dans la description qui précède de ne conserver que les trames impaires en sortie du capteur d'image, et de générer les trames paires par duplication et décalage. II aurait pu bien entendu être envisagé de conserver seulement les trames paires et de 30 reconstituer les trames impaires à partir des trames paires. A ce sujet, il peut également* être envisagé de conserver toutes les trames en mode d'obturation à haute vitesse, et de ne conserver que les trames paires ou impaires en mode d'obturation basse vitesse (durée d'intégration IT inférieure à la durée de trame FT). Le choix d'écarter systématiquement une 35 trame sur deux en sortie du capteur d'image ne résulte que d'un souci de 30 simplification des circuits, sachant qu'en vidéoendoscopie, ce choix entraîne une perte définition d'image quasiment imperceptible. Par ailleurs, la duplication des signaux vidéo de trames impaires Y et paires Z, en mode d'obturation à basse vitesse, lorsque la durée d'intégration IT est supérieure s à trois fois la durée d'une trame FT, peut ne pas être nécessaire, si le dispositif de visualisation d'image ne nécessite pas de recevoir une image à la fréquence trame. En outre, l'invention ne s'applique pas uniquement aux capteurs d'image de type CCD à transfert interligne, mais peut s'appliquer à tout type io de capteur d'image, tels que les capteurs CCD d'autres types et les capteurs CMOS. REVENDICATIONS1. Procédé d'ajustement de la sensibilité d'un capteur d'image (IMS) de sonde vidéoendoscopique, le procédé comprenant des étapes consistant à: ajuster une durée d'intégration (IT) du capteur d'image entre une s durée d'intégration minimum (ITmin) et une durée de trame d'image (FT), recevoir du capteur d'image un signal de trame (16), et amplifier le signal de trame en appliquant un gain d'amplification (G) ajusté entre des valeurs distinctes de gain minimum (Gmin) et maximum (Gmax), 10 caractérisé en ce qu'il comprend pour chaque trame du signal de trame (16) des étapes de détermination d'une valeur moyenne (M) du signal de trame, de calcul d'une nouvelle durée d'intégration en fonction de la valeur moyenne, et si la nouvelle durée d'intégration est comprise entre la durée 15 d'intégration minimum et une durée d'intégration maximum (ITmax) supérieure à la durée de trame (FT), établir la durée d'intégration à la nouvelle durée d'intégration et maintenir le gain d'amplification (G) à une valeur fixe (Gopt), et si la nouvelle durée d'intégration est supérieure à la durée 20 d'intégration maximum, maintenir la durée d'intégration à la durée d'intégration maximum et ajuster le gain d'amplification entre les valeurs de gain fixe et maximum en fonction de la valeur moyenne du signal de trame. 2. Procédé selon la revendication 1, comprenant une étape de 25 maintien de la durée d'intégration à la durée d'intégration minimum (ITmin) et d'ajustement du gain d'amplification entre les valeurs de gain fixe (Gopt) et minimum (Gmin) en fonction de la valeur moyenne du signal de trame, si la nouvelle durée d'intégration (IT) est inférieure à la durée d'intégration minimum. 30 3. Procédé selon la revendication 1 ou 2, comprenant des étapes de commande du capteur d'image OMS) de manière à ce qu'il fournisse une trame toutes les deux impulsions d'un signal d'horloge à la fréquence trame 31(W), et de génération, à partir d'une trame (Y1) du signal de trame (16) reçue du capteur d'image (IMS), d'une trame suivante (Z1) obtenue en dupliquant la trame reçue et en effectuant un décalage vertical égal à la moitié de l'intervalle de temps séparant deux lignes successives de la trame s reçue. 4. Procédé selon l'une des revendications 1 à 3, comprenant une étape de fourniture, à la suite d'une impulsion d'un signal d'intégration (X) présentant une durée est égale à la durée d'intégration (IT), d'un nombre de io paires de trames égal au nombre de paires de trames comprises dans la durée d'intégration plus un. 5. Procédé selon l'une des revendications 1 à 4, dans lequel l'ajustement de la durée d'intégration (IT) est effectué en fonction d'un écart ls entre la valeur moyenne du signal de trame (M) et une valeur de consigne (C). 6. Procédé selon l'une des revendications 1 à 5, dans lequel la valeur de gain fixe (Gopt) est choisie de manière à obtenir un rapport signal/bruit 20 maximum dans le signal de trame amplifié. 7. Procédé selon l'une des revendications 1 à 6, dans lequel la nouvelle durée d'intégration (IT) est obtenue en lui ajoutant un écart de durée d'intégration (dIT) positif ou négatif, proportionnel à un écart entre la 25 valeur moyenne du signal de trame (M) et une valeur de consigne (C). 8. Procédé selon l'une des revendications 1 à 7, dans lequel l'ajustement de la durée d'intégration (IT) est effectué entre 1 ms et 8 fois la durée de trame (FT). 9. Procédé selon l'une des revendications 1 à 8, dans lequel l'ajustement du gain d'amplification (G) est effectué entre 2 dB et 30 dB. 10. Processeur vidéo pour sonde vidéoendoscopique, associé à un 35 capteur d'image (IMS), 30caractérisé en ce qu'il est configuré pour mettre en ceuvre le procédé selon l'une des revendications 1 à 9. 11. Processeur vidéo selon la revendication 10, comprenant un circuit s logique (LC) recevant des échantillons numérisés du signal de trame (16) et configuré pour ajuster la durée d'intégration (IT) du capteur vidéo (IMS) et le gain d'amplification (G) afin d'asservir la valeur moyenne du signal de trame (M) à la valeur de consigne (C), et pour fournir des signaux de trame numérisés dont la valeur moyenne est corrigée, à un processeur de io traitement de signal vidéo configuré pour assurer un traitement chromatique des signaux de trame numérisés. 12. Processeur vidéo selon la revendication 11, dans lequel le circuit logique (LC) est connecté à une mémoire (MEM) pour mémoriser une ou 15 plusieurs trames numérisées. 13. Processeur vidéo selon l'une des revendications 11 et 12, dans lequel le circuit logique (LC) est configuré pour assurer des fonctions de zoom, et/ou gel d'image et et/ou inversion d'image. 14. Processeur vidéo selon l'une des revendications 10 à 13, dans lequel le capteur d'image est de type CCD à transfert interligne ou CMOS. 15. Vidéoendoscope caractérisé en ce qu'il comprend un processeur 25 vidéo selon l'une des revendications 10 à 14. 20