FR 2966993 A1 20120504 FR 1004252 A 20101029 Amplificateur audio class-d PWM combiné avec un convertisseur dcdc boost ou une pompe de charge DESCRIPTION DE L'INVENTION 5 ABREGE Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump). En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, 10 dans une technologie CMOS standard ou disposant d'une option drain étendu. Ce type d'application est traditionnellement réalisé par deux circuits totalement séparés : un convertisseur élévateur de tension qui alimente l'amplificateur audio class-d PWM. Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des 15 signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à 20 l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. DOMAINE TECHNIQUE DE L'INVENTION Avec cette l'invention, les circuits présentés se rapportent généralement aux circuits implémentés sur une seule puce 25 (dites Embedded) de circuits mixtes (digital et analogique), dans les nouvelles technologies (nano technologies) CMOS, et dans les technologies CMOS plus anciennes (et peu coûteuses). Plus spécifiquement mais non exclusivement, la révélation actuelle se rapporte aux circuits audio sur une seule puce (dite Embedded audio) et plus particulièrement aux amplificateurs audio de type class-d PWM haute tension (dit boosted class-d), et la description qui suit fait référence à ces champs d'application pour des facilités d'illustration uniquement. 30 Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump). Ils appartiennent à la catégorie des amplificateurs audio dits boosted class-d, mais à la différence des autres éléments de cette catégorie, est un système combiné. En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées 35 (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, dans une technologie CMOS standard ou disposant d'une option drain étendu. ETAT DE LA TECHNIQUE ANTERIEURE Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec 40 des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump). 2966993 -2- En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, dans une technologie CMOS standard ou disposant d'une option drain étendu. Ce type d'application est traditionnellement réalisé par deux circuits totalement séparés et indépendants: un convertisseur élévateur de tension qui alimente l'amplificateur audio class-d PWM. Afm de réduire le bruit d'alimentation de la batterie, chacun de ces deux circuits nécessite un circuit de synchronisation à une horloge externe (un générateur de tension en forme de rampe), afin de créer un convertisseur élévateur de tension et un amplificateur audio class-d PWM synchrones et de type PWM. Et avec cette méthode, il est impossible de synchroniser parfaitement ces deux circuits de synchronisation à une unique horloge externe, car ils sont tous deux indépendants l'un de l'autre. Aussi, cette solution traditionnelle n'est pas optimisée en terme de bruit d'alimentation (dit ripple) et de rendement en puissance, car le convertisseur élévateur de tension est commuté indépendamment des besoins en puissance de sortie de l'amplificateur audio class-d PWM aux bornes du haut parleur. Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. DESCRIPTION BREVE DE L'INVENTION Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump). Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. En utilisant cette invention, des amplificateurs audio class-d PWM peuvent être alimentés par des tensions élevées (12V, 16V, 32V ou plus) pour assurer des puissances de sortie importantes dans des haut parleurs 8ohms ou 4 ohms, dans une technologie CMOS standard ou disposant d'une option drain étendu. Par exemple, dans une application alimentée par une batterie Li-ion de tension nominale 3.6V, et pour réaliser un amplificateur audio de type class D PWM délivrant une puissance de 5W pour un haut parleur de 8 Ohm, nous avons besoin d'un convertisseur élévateur de tension qui génère une tension de plus que 9V pour alimenter l'amplificateur audio de type class D PWM. -3- L'utilisation de cette invention permet de réaliser cette application avec une technologie CMOS standard ou disposant d'une option drain étendu de 10V. BREVE PRESENTATION DES FIGURES Les figures d'accompagnement, qui sont incorporées dans ce brevet, illustrent une ou plusieurs implémentations de la présente invention et, associées avec la description détaillée, servent à expliquer les principes et les réalisations de l'invention. Dans les figures attachées: La figure 1 (FIG. 1) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec un convertisseur 10 de-dc boost. La figure 2 (FIG. 2) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec une pompe de charge (dite charge pump). 15 DESCRIPTION DETAILLEE DE L'INVENTION Ces circuits sont destinés à réaliser des amplificateurs audio class-d PWM (Pulse Width Modulation) combinés avec des convertisseurs élévateurs de tension de type de-dc boost ou pompe de charge (dit charge pump). Cette invention présente un circuit qui combine le convertisseur élévateur de tension avec l'amplificateur audio 20 class-d PWM. Ce circuit adapte les phases de commutation du convertisseur élévateur de tension en fonction des signaux internes de l'amplificateur audio class-d PWM qui sont fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur. Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur élévateur de tension, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante. Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit 25 d'alimentation (dit ripple), puisque le convertisseur élévateur de tension fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur. Ceux qui ont de la compétence dans ce domaine à l'état de l'art se rendront compte que la description détaillée qui suit de la présente invention est d'illustration seulement et n'est pas limitative de quelque façon. D'autres modes de 30 réalisation de la présente invention se suggéreront aisément à de telles personnes bénéficiant des avantages de cette invention. Les références détaillent des réalisations de la présente invention, comme illustré dans les schémas joints. Le cas échéant, les mêmes indicateurs de référence seront employés dans tous les schémas et dans la description détaillée qui suit, pour se rapporter à la même chose ou aux pièces semblables. Dans un intérêt de clarté, tous les dispositifs courants des réalisations décrites ci-dessus ne sont pas montrés et décrits. 35 Bien entendu, dans le développement de telles implémentations, de nombreuses décisions spécifiques devront être prise selon l'application et les contraintes liées au marché, étant donné que ces buts spécifiques varieront d'une exécution à l'autre et d'un réalisateur à l'autre. D'ailleurs, un tel effort de développement pourrait être complexe et long, mais néanmoins serait une entreprise courante de ceux qui ont de la compétence dans ce domaine à l'état de l'art. 40 En se tournant maintenant vers les figures : -4- - La figure 1 (FIG. 1) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec un convertisseur de-dc boost. Le circuit est constitué de deux résistances (1) (2) qui fixent le gain de l'amplificateur audio class-d PWM, entre l'entrée différentielle (INP-INN) et la sortie différentielle (OUTP-OUTN) aux bornes du haut parleur (12). Il comprend un intégrateur constitué d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Ceci constitue un amplificateur audio class-d PWM du premier ordre. Plusieurs amplificateurs différentiels à tension de sortie différentielle (3) et capacités (4) peuvent être placées en chaîne afin de créer des ordres supérieurs d'amplificateur audio class-d PWM. Le circuit comprend un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK). Deux comparateurs (5) comparent la tension de rampe (VRAMP) aux sorties des intégrateurs (3) (4) afin de délivrer deux sorties (XP) et (XN). Cet amplificateur audio class-d est de type sans filtre (dit filterless), car ces deux signaux peuvent être en phase dans le cas d'une entrée (INP-INN) faible, ou en opposition de phase dans le cas d'une entrée (INP-INN) grande. Ainsi, ce type d'amplificateur audio class-d de type sans filtre (dit filterless) ne nécessite pas d'ajout d'inductance entre les sorties (OUTP) (OUTN) de l'amplificateur et le haut parleur (12). Les deux comparateurs (5) sont les entrées d'un circuit digital (7) qui gère le non recouvrement et les pentes des tensions des grilles des transistors de puissance (8) (9) (10) (Il). Les transistors de puissance (8) (9) (10) (11) constituent un étage de type H-bridge, entre l'alimentation haute tension (VBOOST) délivrée par le convertisseur dcdc boost, et la masse. Ainsi le circuit digital (7) évite que les transistors (8) et (9) ne conduisent en même temps, et que les transistors (10) et (11) ne conduisent en même temps. Les tensions de sorties (OUTP) et (OUTN) de l'amplificateur audio class-d sont en phase avec les tensions de sorties des comparateurs (5) (XP) et (XN). Ainsi la tension différentielle (OUTP-OUTN) aux bornes du haut parleur (12) est maximale lorsque les tensions de sortie de l'amplificateur audio class-d (OUTP) et (OUTN) sont en opposition de phase, ce qui correspond aussi à des sorties (XP) et (XN) des comparateurs (7) en opposition de phase, à une puissance maximale de sortie de l'amplificateur audio class-d, et à un courant maximal à travers le haut parleur (12). Une porte digitale de type XOR (13) délivre une sortie (XDIFF) qui est à l'état haut lorsque les sorties (XP) et (XN) des comparateurs (7) sont en opposition de phase, ce qui correspond à une puissance maximale de sortie de l'amplificateur audio class-d. Le convertisseur de-dc boost est constitué d'un pont diviseur résistif (15) (16) qui génère une tension (VFB) qui est une fraction de la tension d'alimentation de sortie (VBOOST), et d'une tension de référence d'entrée (VREF), qui fixent la valeur de la tension de sortie régulée (VBOOST). Il comprend également un comparateur à hystérésis (17), et d'un circuit digital (14) dont le rôle est de piloter la grille (VGATE) du transistor nmos de sortie (18). Ce transistor nmos de sortie (18) charge, lorsqu'il est conducteur, une inductance (19) qui est connectée à la batterie (VBAT). Ce courant d'inductance (19) recharge la capacité de sortie (21) à travers une diode (20). Le circuit fonctionne ainsi : plus l'entrée différentielle (INP-INN) augmente, plus la sortie différentielle (OUTPOUTN) augmente, ce qui correspond à un courant et à une puissance aux bornes du haut parleur (12) qui augmentent. Ceci correspond aussi à des signaux (XP) et (XN) qui sont plus souvent en opposition de phase, et à un signal (XDIFF) qui est plus souvent à un état haut (c'est à dire avec un rapport cyclique plus grand). Ainsi, à cause du circuit digital (14), la tension de grille (VGATE) du transistor nmos de puissance (18) est en opposition de phase avec la tension (XDIFF), et le transistor nmos de puissance (18) est moins souvent conducteur. Ceci fait augmenter le courant de l'inductance (19) qui alimente par (VBOOST) l'étage de sortie H-bridge (8) (9) (10) (11) de -5- l'amplificateur audio class-d qui demandait plus de courant à fournir au haut parleur (12). Ainsi, le convertisseur dcdc boost s'adapte automatique aux besoins en puissance de l'amplificateur audio class-d aux bornes du haut parleur (12). Ceci constitue donc un circuit qui combine le convertisseur de type de-dc boost avec l'amplificateur audio class-d PWM, et qui adapte les phases de commutation du convertisseur de type de-dc boost en fonction des signaux internes (XP) (XN) de l'amplificateur audio class-d PWM et ainsi en fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur (12). Le circuit obtenu est un amplificateur audio class-d combiné avec un convertisseur de type de-dc boost, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante (CLK). Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque le convertisseur de type de-dc boost fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur (12). Ce circuit comporte: - Un étage de sortie constitué de deux nmos (9) (11) et de deux pmos (8) (10), de type H-Bridge (Pont en H), dont l'alimentation (VBOOST) (VCP) est la sortie du convertisseur élévateur de tension, et dont les sorties différentielles (OUTP) et (OUTN) sont connectées aux bornes du haut parleur (12). Les nmos (9) (11) ont leurs sources connectées à la masse et leurs drains connectés aux sorties (OUTP) (OUTN). Les pmos (8) (10) ont leurs sources connectées à l'alimentation (VBOOST) (VCP) et leurs drains connectés aux sorties (OUTP) (OUTN) - D'un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK) de 20 l'amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension - D'un ou plusieurs intégrateurs connectés en chaîne, constitués chacun d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Les capacités (4) sont connectées entre l'entrée positive et la sortie négative de l'amplificateur différentiel à tension de sortie différentielle (3) et entre l'entrée négative et la sortie positive de l'amplificateur différentiel à tension de sortie différentielle (3) 25 - De deux résistances (1) connectés entre les entrées du premier amplificateur différentiel à tension de sortie différentielle (3) et les entrées du circuit (INP) (INN) - De deux résistance (2) connectés entre les sorties du circuit (OUTP) (OUTN) et les entrées du circuit (INP) (INN) - De deux comparateurs (5) dont les entrées positives sont connectées à la sortie du générateur de rampe 30 (6), et dont les sorties (XP) (XN) sont connectées aux sorties du dernier amplificateur différentiel à tension de sortie différentielle (3), et dont les sorties (XP) (XN) sont en phase avec les sorties (OUTP) (OUTN) du circuit - De deux circuits digitaux (7) dont les entrées sont connectées aux sorties des comparateurs (5), et dont les sorties sont connectées aux grilles des transistors de l'étage de sortie (8) (9) (10) (11). Les circuits digitaux 35 (7) contrôlent les pentes des tensions des grilles des transistors dudit étage de sortie (8) (9) (10) (11), et évitent que les transistors (8) et (9) ne conduisent en même temps et que les transistors (10) et (11) ne conduisent en même temps - D'un circuit digital de type xor (ou exclusif) (13) dont les entrées sont connectées aux sorties (XP) (XN) desdits comparateurs (5), et dont la densité de sortie (XDIFF) à état haut augmente selon la puissance de 40 sortie de l'amplificateur audio, et qui transmet cette information (XDIFF) au convertisseur élévateur de tension -6- - De deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VOOST) du convertisseur dcdc boost - D'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie du pont diviseur résistif (15) (16) - D'un circuit digital (14) dont les entrées sont l'horloge d'entrée de synchronisation (CLK), la sortie du circuit xor (13) (XDIFF) et la sortie du comparateur à hystérésis (17). Ce circuit digital (14) pilote la gille d'un transistor nmos de sortie (18). Ce transistor nmos de sortie (18) a sa source connectée à la masse et son drain connecté à la première borne d'une inductance (18) et à l'anode d'une diode (19). L'inductance (18) a sa seconde borne connectée à la batterie (VBAT). La diode (19) a sa cathode connectée à la borne positive d'une capacité de sortie (21). La capacité de sortie (21) a sa borne négative connectée à la masse et sa borne positive connectée à la sortie (VBOOST) du convertisseur dcdc boost - La figure 2 (FIG. 2) est un schéma électrique d'un amplificateur audio class-d PWM combiné avec une pompe de charge (dite charge pump). Le circuit est constitué de deux résistances (1) (2) qui fixent le gain de l'amplificateur audio class-d PWM, entre l'entrée différentielle (INP-INN) et la sortie différentielle (OUTP-OUTN) aux bornes du haut parleur (12). Il comprend un intégrateur constitué d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Ceci constitue un amplificateur audio class-d PWM du premier ordre. Plusieurs amplificateurs différentiels à tension de sortie différentielle (3) et capacités (4) peuvent être placées en chaîne afin de créer des ordres supérieurs d'amplificateur audio class-d PWM. Le circuit comprend un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK). Deux comparateurs (5) comparent la tension de rampe (VRAMP) aux sorties des intégrateurs (3) (4) afm de délivrer deux sorties (XP) et (XN). Cet amplificateur audio class-d est de type sans filtre (dit filterless), car ces deux signaux peuvent être en phase dans le cas d'une entrée (INP-INN) faible, ou en opposition de phase dans le cas d'une entrée (INP-INN) grande. Ainsi, ce type d'amplificateur audio class-d de type sans filtre (dit filterless) ne nécessite pas d'ajout d'inductance entre les sorties (OUTP) (OUTN) de l'amplificateur et le haut parleur (12). Les deux comparateurs (5) sont les entrées d'un circuit digital (7) qui gère le non recouvrement et les pentes des tensions des gilles des transistors de puissance (8) (9) (10) (11). Les transistors de puissance (8) (9) (10) (11) constituent un étage de type H-bridge, entre l'alimentation haute tension (VCP) délivrée par la pompe de charge, et la masse. Ainsi le circuit digital (7) évite que les transistors (8) et (9) ne conduisent en même temps, et que les transistors (10) et (11) ne conduisent en même temps. Les tensions de sorties (OUTP) et (OUTN) de l'amplificateur audio class-d sont en phase avec les tensions de sorties des comparateurs (5) (XP) et (XN). Ainsi la tension différentielle (OUTP-OUTN) aux bornes du haut parleur (12) est maximale lorsque les tensions de sortie de l'amplificateur audio class-d (OUTP) et (OUTN) sont en opposition de phase, ce qui correspond aussi à des sorties (XP) et (XN) des comparateurs (7) en opposition de phase, à une puissance maximale de sortie de l'amplificateur audio class-d, et à un courant maximal à travers le haut parleur (12). Une porte digitale de type XOR (13) délivre une sortie (XDIFF) qui est à l'état haut lorsque les sorties (XP) et (XN) des comparateurs (7) sont en opposition de phase, ce qui correspond à une puissance maximale de sortie de 40 l'amplificateur audio class-d. -7- La pompe de charge est constitué d'un pont diviseur résistif (15) (16) qui génère une tension (VFB) qui est une fraction de la tension d'alimentation de sortie (VCP), et d'une tension de référence d'entrée (VREF), qui fixent la valeur de la tension de sortie régulée (VCP). Il comprend également un comparateur à hystérésis (17), et d'un circuit digital (28) dont le rôle est de piloter les grilles des transistors de sortie (22) (23) (24) (25). Dans une première phase de la pompe de charge, le transistor nmos (23) et le transistor pmos (22) sont conducteurs et chargent une capacité (26) appelée capacité volante (dite capacité fly) à la valeur de la batterie (VBAT). Pendant cette première phase, les transistors pmos (24) et (25) ne sont pas conducteurs. Dans la seconde phase de la pompe de charge, le transistor pmos (24) est conducteur et connecte la borne négative de la capacité volante (26) à la batterie (VBAT), et le transistor pmos (25) est conducteur et connecte la borne positive de la capacité volante (26) à la capacité de sortie (27) de la pompe de charge. Cette seconde phase correspond ainsi au rechargement de la capacité de sortie (27) par la capacité volante (26). Pendant cette seconde phase, les transistors nmos (23) et pmos (22) ne sont pas conducteurs. Ceci permet d'avoir une tension de sortie (VBOOST) qui aller jusqu'au double de la tension de batterie (VBAT). La tension de sortie est cependant régulée à un niveau plus bas, selon les valeurs de la tension de référence d'entrée (VREF), et des résistances (15) (16). Le circuit fonctionne ainsi : plus l'entrée différentielle (INP-INN) augmente, plus la sortie différentielle (OUTPOUTN) augmente, ce qui correspond à un courant et à une puissance aux bornes du haut parleur (12) qui augmentent. Ceci correspond aussi à des signaux (XP) et (XN) qui sont plus souvent en opposition de phase, et à un signal (XDIFF) qui est plus souvent à un état haut (c'est à dire avec un rapport cyclique plus grand). Ainsi, à cause du circuit digital (14), la pompe de charge se trouve plus souvent dans sa seconde phase, et la capacité volante (26) recharge plus souvent la capacité de sortie (27) de la pompe de charge. Ceci fait permet de délivrer plus de courant à l'étage de sortie H-bridge (8) (9) (10) (11) de l'amplificateur audio class-d qui demandait plus de courant à fournir au haut parleur (12). Ainsi, la pompe de charge s'adapte automatique aux besoins en puissance de l'amplificateur audio class-d aux bornes du haut parleur (12). Ceci constitue donc un circuit qui combine la pompe de charge avec l'amplificateur audio class-d PWM, et qui adapte les phases de commutation la pompe de charge en fonction des signaux internes (XP) (XN) de l'amplificateur audio class-d PWM et ainsi en fonction de la puissance de sortie de l'amplificateur audio aux bornes du haut parleur (12). Le circuit obtenu est un amplificateur audio class-d combiné avec la pompe de charge, et ces deux éléments du circuit sont tous deux synchrones et de type PWM à une seule et unique horloge entrante (CLK). Le système obtenu est ainsi optimisé en terme de rendement en puissance et de bruit d'alimentation (dit ripple), puisque la pompe de charge fournit le courant d'alimentation à l'amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur (12). Ce circuit comporte: - Un étage de sortie constitué de deux nmos (9) (Il) et de deux pmos (8) (10), de type H-Bridge (Pont en H), dont l'alimentation (VBOOST) (VCP) est la sortie du convertisseur élévateur de tension, et dont les sorties différentielles (OUTP) et (OUTN) sont connectées aux bornes du haut parleur (12). Les nmos (9) (11) ont leurs sources connectées à la masse et leurs drains connectés aux sorties (OUTP) (OUTN). Les pmos (8) (10) ont leurs sources connectées à l'alimentation (VBOOST) (VCP) et leurs drains connectés aux sorties (OUTP) (OUTN) - D'un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK) de l'amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension - D'un ou plusieurs intégrateurs connectés en chaîne, constitués chacun d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4). Les capacités (4) sont connectées entre l'entrée -8- positive et la sortie négative de l'amplificateur différentiel à tension de sortie différentielle (3) et entre l'entrée négative et la sortie positive de l'amplificateur différentiel à tension de sortie différentielle (3) - De deux résistances (1) connectés entre les entrées du premier amplificateur différentiel à tension de sortie différentielle (3) et les entrées du circuit (INP) (INN) - De deux résistance (2) connectés entre les sorties du circuit (OUTP) (OUTN) et les entrées du circuit (INP) (INN) - De deux comparateurs (5) dont les entrées positives sont connectées à la sortie du générateur de rampe (6), et dont les sorties (XP) (XN) sont connectées aux sorties du dernier amplificateur différentiel à tension de sortie différentielle (3), et dont les sorties (XP) (XN) sont en phase avec les sorties (OUTP) (OUTN) du circuit - De deux circuits digitaux (7) dont les entrées sont connectées aux sorties des comparateurs (5), et dont les sorties sont connectées aux grilles des transistors de l'étage de sortie (8) (9) (10) (11). Les circuits digitaux (7) contrôlent les pentes des tensions des grilles des transistors dudit étage de sortie (8) (9) (10) (11), et évitent que les transistors (8) et (9) ne conduisent en même temps et que les transistors (10) et (11) ne conduisent en même temps - D'un circuit digital de type xor (ou exclusif) (13) dont les entrées sont connectées aux sorties (XP) (XN) desdits comparateurs (5), et dont la densité de sortie (XDIFF) à état haut augmente selon la puissance de sortie de l'amplificateur audio, et qui transmet cette information (XDIFF) au convertisseur élévateur de tension - De deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VCP) de la pompe de charge - D'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie du pont diviseur résistif (15) (16) - D'un circuit digital (28) dont les entrées sont l'horloge d'entrée de synchronisation (CLK), la sortie du circuit xor (13) (XDIFF) et la sortie du comparateur à hystérésis (17). Ce circuit digital (28) pilote les grilles d'un transistor nmos de sortie (23) et de trois transistors pmos de sortie (22) (24) (25). Les transistors pmos de sortie (22) (24) ont leurs sources connectées à la batterie (VBAT). Le transistor nmos de sortie (23) a sa source connectée à la masse et son drain connecté à la borne négative d'une capacité (26) et au drain du transistor pmos de sortie (24). La capacité (26) a sa borne positive connectée au drain du transistor pmos de sortie (22) et à la source du transistor pmos de sortie (25). Le transistor pmos de sortie (25) a son drain connecté à la sortie (VCP) de la pompe de charge et à la borne positive d'une capacité (27). La capacité (27) a sa borne négative connectée à la masse REVENDICATIONS1. Amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension de type convertisseur dcdc boost ou de type pompe de charge, caractérisé en qu'il adapte les phases de commutation dudit convertisseur élévateur de tension en fonction de signaux internes dudit amplificateur audio class-d PWM, lesdits signaux internes dudit amplificateur audio class-d PWM sont fonction de la puissance de sortie dudit amplificateur audio aux bornes du haut parleur, caractérisé en que ledit amplificateur audio class-d PWM et ledit convertisseur élévateur de tension sont tous les deux synchrones et de type PWM à une seule et unique horloge entrante, caractérisé en que ledit convertisseur élévateur de tension fournit le courant d'alimentation audit amplificateur audio de type class-d PWM automatiquement en fonction des besoins en puissance de sortie aux bornes du haut parleur, et en ce qu'il comporte : - Un étage de sortie de type H-Bridge (Pont en H), constitué de deux nmos (9) (11) et de deux pmos (8) (10), dont l'alimentation (VBOOST) (VCP) est la sortie dudit convertisseur élévateur de tension, dont les sorties différentielles (OUTP) et (OUTN) sont connectées aux bornes du haut parleur (12), lesdits nmos (9) (11) ont leurs sources connectées à la masse et leurs drains connectés aux sorties (OUTP) (OUTN), lesdits pmos (8) (10) ont leurs sources connectées à l'alimentation (VBOOST) (VCP) et leurs drains connectés aux sorties (OUTP) (OUTN) - D'un générateur de rampe (VRAMP) (6) dont l'entrée est l'horloge de synchronisation (CLK) dudit amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension - D'un ou plusieurs intégrateurs connectés en chaîne, constitués chacun d'un amplificateur différentiel à tension de sortie différentielle (3) et de deux capacités (4), lesdites capacités (4) sont connectées pour l'une entre l'entrée positive et la sortie négative de l'amplificateur différentiel à tension de sortie différentielle (3) et pour l'autre entre l'entrée négative et la sortie positive de l'amplificateur différentiel à tension de sortie différentielle (3) - De deux résistances (1) connectés entre les entrées du premier amplificateur différentiel à tension de sortie différentielle (3) et les entrées du circuit (INP) (INN) - De deux résistance (2) connectés entre les sorties du circuit (OUTP) (OUTN) et les entrées du circuit (INP) (INN) - De deux comparateurs (5) dont les entrées positives sont connectées à la sortie dudit générateur de rampe (6), et dont les entrées négatives sont connectées aux sorties du dernier amplificateur différentiel à tension de sortie différentielle (3), et dont les sorties (XP) (XN) sont en phase avec les sorties (OUTP) (OUTN) du circuit - De deux circuits digitaux (7) dont les entrées sont connectées aux sorties (XP) (XN) desdits comparateurs (5), et dont les sorties sont connectées aux grilles des transistors dudit étage de sortie (8) (9) (10) (11), lesdits circuits digitaux (7) contrôlent les pentes des tensions des grilles des transistors dudit étage de sortie (8) (9) (10) (11), lesdits circuits digitaux (7) évitent que les transistors (8) et (9) ne conduisent en même temps et que les transistors (10) et (11) ne conduisent en même temps - D'un circuit digital de type xor (porte digitale ou-exclusif) (13) dont les entrées sont connectées aux sorties (XP) (XN) desdits comparateurs (5), et dont la densité de sortie (XDIFF) à état haut augmente selon la puissance de sortie 35 dudit amplificateur audio, et qui transmet cette information (XDIFF) audit convertisseur élévateur de tension 2. Amplificateur audio class-d PWM combiné avec un convertisseur élévateur de tension de type convertisseur dcdc boost ou de type pompe de charge, selon la revendication 1, caractérisé en ce que ledit convertisseur élévateur de tension comporte : 40 - Soit, dans le cas d'un convertisseur dcdc boost, deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VOOST) dudit convertisseur dcdc boost, d'un comparateur à hystérésis (17) dont les-10- entrées sont une tension de référence (VREF) et la sortie dudit pont diviseur résistif (15) (16), d'un circuit digital (14) dont les entrées sont l'horloge d'entrée de synchronisation (CLK), la sortie dudit circuit xor (13) (XDIFF) et la sortie dudit comparateur à hystérésis (17), ledit circuit digital (14) pilote la grille d'un transistor nmos de sortie (18), ledit transistor nmos de sortie (18) a sa source connectée à la masse et son drain connecté à la première borne d'une inductance (18) et à l'anode d'une diode (19), ladite inductance (18) a sa seconde borne connectée à la batterie (VBAT), ladite diode (19) a sa cathode connectée à la borne positive d'une capacité de sortie (21), ladite capacité de sortie (21) a sa borne négative connectée à la masse et sa borne positive connectée à la sortie (VBOOST) dudit convertisseur dcdc boost - Soit, dans le cas d'une pompe de charge, deux résistances (15) (16) qui forment un pont diviseur résistif (VFB) de la tension de sortie (VCP) de ladite pompe de charge, d'un comparateur à hystérésis (17) dont les entrées sont une tension de référence (VREF) et la sortie dudit pont diviseur résistif (15) (16), d'un circuit digital (28) dont les entrées sont l'horloge d'entrée de synchronisation (CLK), la sortie dudit circuit xor (13) (XDIFF) et la sortie dudit comparateur à hystérésis (17), ledit circuit digital (28) pilote les grilles d'un transistor nmos de sortie (23) et de trois transistors pmos de sortie (22) (24) (25), lesdits transistors pmos de sortie (22) (24) ont leurs sources connectées à la batterie (VBAT), ledit transistor nmos de sortie (23) a sa source connectée à la masse et son drain connecté à la borne négative d'un capacité (26) et au drain du transistor pmos de sortie (24), ladite capacité (26) a sa borne positive connectée au drain du transistor pmos de sortie (22) et à la source du transistor pmos de sortie (25), ledit transistor pmos de sortie (25) a son drain connecté à la sortie (VCP) de ladite pompe de charge et à la borne positive d'une capacité (27), ladite capacité (27) a sa borne négative connectée à la masse et sa borne positive connectée à la sortie (VCP) de ladite pompe de charge