FR 2946210 A1 20101203 FR 1002186 A 20100525 CIRCUIT POUR DEMODULER UN SIGNAL MODULE EN PHASE La modulation en phase est un procédé de modulation de signaux de données sans fil pour représenter des informations sous la forme de variations de la phase instantanée d'une onde porteuse. Classiquement, la modulation en phase n'a pas été utilisée de manière large car elle nécessite du matériel de réception plus complexe et parce que certains problèmes d'ambiguïtés se sont souvent posés lorsque l'on détermine, par exemple, si le signal a changé de phase de 180° ou de -180°. A la place, les systèmes de communication sans fil existant utilisent souvent une modulation par déplacement d'amplitude (ASK), qui est un autre procédé de modulation qui représente des données numériques sous la forme de variations de l'amplitude d'une onde porteuse. En général, la vitesse de communication maximum dans ces systèmes est d'approximativement 848 kilos octets par seconde et s'effectue classiquement avec la technique ASK ayant un indice de modulation de 10%. Actuellement, il y a plusieurs recherches pour améliorer la vitesse de communication en utilisant une modulation de phase avec plus d'un bit ou octet de codage d'information. Cependant, en raison des limitations de largeur de bande dans les systèmes existants, il n'est pas possible d'augmenter la fréquence de 848 kilohertz, qui constitue approximativement 1,2 micro seconde par bit ou octet. En tant que tel, des recherches mettant en jeu une modulation de phase ont tentés de moduler plus d'un bit d'information pendant une durée donnée. Certaines techniques, telle que la modulation par bruit de phase, ont tenté d'utiliser les avantages fournis par la modulation de phase. Cependant, les procédés classiques ne détectent pas des angles de phase multiples et nécessitent une durée de fermeture pour le réétalonnage du circuit de détection avant d'être prêt pour recevoir des données supplémentaires sur le signal modulé en phase. DESCRIPTION SUCCINCTE DES DESSINS La figure 1 illustre un schéma synoptique d'un circuit de 10 démodulation conformément à un mode de réalisation donné à titre d'exemple. La figure 2 illustre un diagramme de circuit d'un détecteur de changement de phase conformément à un mode de réalisation donné à titre d'exemple. 15 La figure 3 représente un diagramme de tension illustrant le fonctionnement d'un détecteur de changement de phase dans un mode de réalisation donné à titre d'exemple. La figure 4 illustre un diagramme de séquence d'état pour une paire de détecteurs de changement de phase 20 conformément à un mode de réalisation donné à titre d'exemple. La figure 5 illustre un diagramme de circuit d'un détecteur de changement de phase conformément à un autre mode de réalisation donné à titre d'exemple. La figure 6 illustre un schéma synoptique et d'un circuit de démodulation conformément à un autre mode de réalisation donné à titre d'exemple. La figure 7 illustre un organigramme pour un procédé pour démoduler un signal de donnée modulé en phase conformément à un mode de réalisation donné à titre d'exemple. La présente invention vise un circuit de démodulation pour un signal de donnée modulé en phase. Plus précisément, la présente invention vise un circuit de démodulation comportant une paire de détecteurs de changement de phase qui sont chacun configurés pour mesurer la différence de phase entre un signal de donnée modulé en phase et un signal de référence à différents intervalles de temps. La figure 1 illustre un schéma synoptique du circuit de démodulation conformément à un mode de réalisation donné à tire d'exemple. Il faut noter que le circuit de démodulation décrit dans cette demande peut être utilisé avec n'importe quel dispositif électronique sans fil capable de recevoir des signaux de données modulés en phase. Comme décrit ci-dessous, le circuit 100 de démodulation est fourni pour mesurer le changement de phase du signal modulé à de multiples angles de phase, ce qui se traduit ainsi par la capacité à communiquer des données à des vitesses de transmission plus rapides. Comme représenté, le circuit 100 de démodulation comporte un détecteur 110 de fréquence de phase et une paire de détecteurs 120A, 120B de changement de phase. Chaque détecteur 120A, 120B de changement de phase est configuré pour fonctionner dans deux états : un état d'initialisation/étalonnage de tension et un état de détection/mesure. En outre, le détecteur 110 de fréquence de phase comporte deux entrées 112A, 112B qui sont prévues pour recevoir un signal PMsignal d'entrée analogique et un signal Refosc d'horloge de référence. Il convient de noter que des détecteurs de fréquence de phase sont connus dans le domaine et par conséquent le circuit interne du détecteur 110 de fréquence de phase n'est pas décrit de manière à ne pas rendre obscure de manière non nécessaire des aspects de la présente invention. Cependant, il convient de comprendre que le signal PMsignal d'entrée analogique est un signal de donnée modulé en phase transmis sans fil à partir d'une source extérieure et le signal Refosc d'horloge de référence peut être produit par un oscillateur local, tel qu'un oscillateur LC, un oscillateur à anneau ou analogue. Le détecteur 110 de fréquence de phase comporte en outre deux sorties 114A, 114B qui sont prévues pour émettre en sortie deux signaux QA et QB de données, respectivement. Comme décrit ci-dessous, ces signaux QA et QB de données indiquent une différence de phase entre le signal PMsignal d'entrée analogique et le signal Refuse d'horloge de référence. Comme montré plus tard, les signaux de données sont introduits dans les deux détecteurs 120A, 120B de changement de phase. En utilisant ces signaux QA et QB de données, les détecteurs 120A, 120B de changement de phase sont configurés pour mesurer le changement de phase du signal PMsignal d'entrée analogique et configurés en outre pour émettre en sortie un signal binaire, qui peut être traité pour déterminer les données de bande de base du signal PMsignal d'entrée analogique modulé. En particulier, le détecteur 120A de changement de phase comporte des sorties Compl et Comp2 et le détecteur 120B de changement de phase comporte des sorties Comp3 et Comp4. Chacune des sorties de chaque détecteur 120A, 120B de changement de phase, telles que les sorties Compl et Compl, sont configurées pour émettre en sortie un bit numérique (c'est-à-dire un � 0 � ou un � 1 �). Ces bits de données sont ensuite transmis à un composant de traitement du dispositif électronique sans fil. Par exemple, le composant de traitement peut être le codec (codeur-décodeur) du dispositif sans fil, qui est capable de décoder le signal de données numérique et traiter ce signal de manière correspondante. En outre, comme représenté à la figure 1, les détecteurs 120A, 120B de changement de phase sont commandés par les signaux Vcontrolswitchl et Vcontrolswitch2 de commande numérique, respectivement. Ces signaux de commande servent en tant que système logique numérique pour les détecteurs 120A, 120B de changement de phase et sont appliqués de sorte que les détecteurs fonctionnent suivant une séquence anti-cyclique. De manière spécifique, une machine d'état numérique (non représentée), peut fournir un signal de commande aux détecteurs respectifs de sorte que le détecteur 120A de changement de phase va fonctionner dans un premier état tandis que le détecteur 120B de changement de phase va fonctionner de manière simultanée dans un deuxième état, et vice versa. Comme il est décrit en détail ci-dessous, le premier état peut servir en tant qu'un état d'initialisation/étalonnage de tension tandis que le deuxième état peut être l'état réel de mesure/détection. En outre, dans le mode de réalisation donné à titre d'exemple, le dispositif sans fil mémorise des données définissant le débit binaire et la durée d'un bit du signal de donnée du système de communication. Une condition de départ peut être exécutée pour établir la séquence anti-cyclique fournie par la machine d'état numérique. Par exemple, une modulation de phase forte sera appliquée au signal d'entrée analogique de sorte que la machine d'état numérique effectue une synchronisation avec celle des bits de données. De manière effective, la machine d'état numérique définit les états de fonctionnement des détecteurs 120A et 120B de changement de phase par l'intermédiaire des signaux Vcontrolswitchl et Vcontrolswitchz de commande en utilisant ces informations de synchronisation. La figure 2 illustre un diagramme de circuit du détecteur de changement de phase conformément à un mode de réalisation donné à titre d'exemple. Il va de soi que le circuit 200 de détecteur de changement de phase illustre un mode de réalisation donné à titre d'exemple pour l'un ou l'autre des détecteurs 120A et 120B de changement de phase comme décrit ci-dessus en liaison avec la figure 1. Le détecteur 200 de changement de phase comporte deux entrées qui sont prévues pour recevoir des signaux QA et QB de données qui sont émis en sortie par le détecteur 110 de fréquence de phase comme décrit ci-dessus. Comme représenté, les signaux QA et QB de données sont envoyés dans une pompe 210 de charge de courant, qui est attaqué par un courant de source ICPDETECT. En outre, la sortie de la pompe 210 de charge de courant est couplée à un nœud Vcontrol de détection. Le condensateur 212 est positionné entre le nœud Vcontrol de détection et la terre, et le commutateur S3 est couplé entre le noeud Vcontrol de détection et un étage tampon. L'étage tampon comporte un amplificateur de transconductance fonctionnel (� OTA �) 220, qui est attaqué par le courant IOTA de source et la tension VREF de référence. L'OTA 220 est fourni pour attaquer la tension au nœud Vcontrol de détection pendant l'état d'initialisation/étalonnage de tension. Comme il ressortira clairement, l'OTA 220 est fourni pour émettre en sortie un courant OTAOUT qui charge le condensateur 212 lorsque le commutateur S3 est fermé. De manière effective, lorsque le détecteur 200 de changement de phase se trouve dans l'état d'étalonnage/initialisation de tension, la tension au nœud Vcontrol est attaquée approximativement à la tension VREF de référence. En variante, lorsque le commutateur S3 est ouvert, le détecteur 200 de changement de phase fonctionne dans la phase de détection/mesure. Comme cela sera apprécié, le commutateur S3 est commandé par le signal de commande numérique appliqué par la machine d'état numérique (c'est-à-dire Vcontrolswitch1 pour le détecteur 120A et Vcontrolswitch2 pour le détecteur 120B). Dans le mode de réalisation donné à titre d'exemple, le détecteur 200 de changement de phase comporte en outre des commutateurs SI et S2 qui sont positionnés aux entrées respectives de la pompe 210 de charge de courant. Les commutateurs SI et S2 peuvent en outre être attaqués par la machine d'état numérique par un signal de commande. Ainsi, lorsque le commutateur S3 est fermé, plaçant de manière effective le détecteur 200 de changement de phase dans l'état d'étalonnage/initialisation de tension, un signal de commande est appliqué par la machine d'état numérique pour ouvrir les commutateurs SI et S2. Il en résulte que la tension au nœud Vcontrol de détection n'est pas influencée par quelque courant de sortie potentiel que ce soit de la pompe 210 de charge de courant. Dans un mode de réalisation donné à titre de variante, cependant, les commutateurs SI et S2 ne sont pas utilisés puisque le courant de sortie de la pompe 210 de charge de courant est bien plus petit que celui du courant OTAouT de sortie. En tant que tel, même si le détecteur 200 de changement de phase n'utilise pas les commutateurs SI et S2, la tension au nœud Vcontroi de détection sera cependant attaquée à la tension VREF de référence alors qu'il se trouve dans l'état d'étalonnage/initialisation de tension, tant que le commutateur S3 est fermé. Le détecteur 200 de changement de phase comporte en outre un amplificateur 230 opérationnel et une source Ibias de courant. L'amplificateur 230 opérationnel est fourni pour définir une fenêtre de tension dans laquelle la tension au nœud Vcontrol de détection peut être comparée. Dans le mode de réalisation donné à titre d'exemple, la référence VREF de tension est couplée à l'entrée non inversée de l'amplificateur 230 opérationnel, et une boucle de rétro-action définie par des résistances R est couplé à l'entrée inversée de l'amplificateur 230 opérationnel. En outre, le courant de source Iopv est fourni à l'amplificateur 230 opérationnel. En outre, des condensateurs Cl et C2 sont chargés pour établir les seuils de tension supérieur et inférieur définissant la fenêtre de tension. Plus particulièrement, la tension au noeud UP définit le seuil de tension supérieur, et la tension au nœud DOWN définit le seuil de tension inférieur. Dans ce mode de réalisation, la dimension de la fenêtre (c'est-à-dire la tension UP et la tension DOWN) est défini par +/- R x Ibias• Il va de soi que le concepteur du circuit peut par conséquent définir la sensibilité de la fenêtre de tension sur la base de la valeur R de résistance et de la valeur Ibias de polarisation de courant. Dans un mode de réalisation en variante, la tension appliquée à l'entrée non inversée de l'amplificateur 230 opérationnel est défini par la tension au noeud de sortie de l'amplificateur 220 de transconductance. Dans encore un autre mode de réalisation donné à titre d'exemple, la tension appliquée à l'entrée non inversée de l'amplificateur 230 opérationnel est définie par la tension au nœud Vcontrol de détection. Chacun de ces modes de réalisation peut être basé sur la préférence du concepteur du circuit pour modifier la sensibilité de la mesure et la précision de la mesure de la différence de phase du signal PMsignal d'entrée analogique. Dans un mode de réalisation supplémentaire, l'amplificateur 230 opérationnel n'est pas fourni, et à la place la fenêtre de tension est définie en utilisant un diviseur de tension comportant des résistances ou analogue. Comme en outre montré, la tension UP est envoyée dans l'entrée inversée du comparateur 240A et la tension DOWN est envoyée dans l'entrée non inversée du comparateur 240B. En outre, l'entrée non inversée du comparateur 240A et l'entrée inversée du comparateur 240B sont tous les deux couplés au noeud Vcontrol de détection. Ainsi, comme cela sera décrit en détail ci-dessous, lorsque la tension au nœud Vcontrol de détection devient plus grande que la tension UP, le comparateur 240A va émettre en sortie un signal haut représenté par un chiffre � 1 �. En variante, lorsque la tension au nœud Vcontrol de détection devient moindre que la tension DOWN, le comparateur 240B va émettre en sortie un signal haut représenté par un � 1 � numérique. Sinon, les deux comparateurs 240A et 240B vont émettre en sortie des � 0 � numériques indiquant que la tension au nœud Vcontroi de détection se trouve à l'intérieur de la fenêtre de tension. La figure 3 représente un diagramme de tension illustrant le fonctionnement du détecteur 200 de changement de phase dans un mode de réalisation donné à titre d'exemple. En particulier, la figure 3 illustre le fonctionnement du détecteur 200 de changement de phase lorsque le commutateur S3 est ouvert et le détecteur est par conséquent en fonctionnement dans l'état de détection/mesure. De manière précise, la fenêtre de tension est définie par la tension UP et la tension DOWN, et la tension au noeud Vcontroi de détection est comparée par rapport à ces deux tensions de seuil pour une durée to à t7. L'axe y définit par conséquent la tension de la fenêtre de tension et la tension au nœud Vcontroi de détection. Il faut comprendre que la tension réelle pour ces composants est basée sur la mise en oeuvre du concepteur du circuit. Comme décrit ci-dessus, lorsque le détecteur 200 de changement de phase se trouve dans l'état de détection/mesure, la tension au noeud Vcontrol de détection est entraînée par la pompe 210 de charge de courant. En outre, les signaux QA et QB d'entrée de la pompe 210 de charge de courant indiquent un décalage de phase du signal d'entrée analogique modulé en phase. Ces signaux d'entrée sont utilisés à leur tour pour commander des commutateurs internes de la pompe 210 de charge de courant pour former une source de courant vers le condensateur 212 ou au contraire puiser du courant du condensateur 212. De manière précise, l'angle de phase défini par les signaux QA et QB d'entrée est converti linéairement à une tension sans distorsion de signal pour être une source de courant du condensateur 212 ou un puits de courant par rapport au condensateur 212. De manière effective, la tension au nœud Vcontrol de détection est augmentée ou diminuée de manière correspondante. Dans chaque cycle, le temps pendant lequel le commutateur interne est mis à l'état passant est proportionnel à la différence de phase indiquée par QA et QB. En tant que tel, la charge délivrée est également dépendante de la différence de phase. Il convient de comprendre que en éliminant la distorsion par la conversion de la phase à la tension, chaque détecteur de changement de phase est capable de détecter divers degrés de différence de phase entre le signal PMsignal d'entrée analogique et la tension VREF de référence. En ce référant de nouveau à la figure 3, si QA et QB ont les mêmes séquences synchronisées, le courant qui forme une source pour la pompe 210 de charge de courant ou un puits pour la pompe 210 de charge de courant reste constant et par conséquent la tension au noeud Vcontroi de détection reste également constant. De manière effective, la tension Vcontrol reste à l'intérieur de la fenêtre de tension définie par les tensions de seuil UP et DOWN. Il en résulte que la sortie des deux comparateurs 240A et 240B émettent en sortie un �0� logique numérique. Ceci est représenté entre l'instant to et l'instant t4 à la figure 3. Cependant, une fois qu'une différence de phase est indiquée par les signaux QA et QB d'entrée, la pompe 210 de charge de courant par conséquent est une source pour le courant vers le condensateur 212 ou un puits de courant vis-à-vis du condensateur 212. Comme représenté à la figure 3, entre l'instant t4 et t5, lorsque la tension Vcontroi tombe en dessous du seuil de tension inférieure de la fenêtre de tension, la sortie Comp2 du comparateur 240B émet en sortie un � 1 � numérique. En outre, entre les instants t5 et t6 r lorsque la tension Vcontroi dépasse le seuil de tension supérieure de la fenêtre de tension, la sortie compl du comparateur 240A émet en sortie un � 1 � numérique. Comme indiqué ci-dessus, ces sorties numériques sont ensuite communiquées au composant codec du dispositif sans fil, qui décode et traite le signal de données numériques. Il convient en outre de comprendre que la largeur du signal de sortie Compl du comparateur 240A est plus large (c'est-à-dire plus longue en temps) que celle du signal de sortie Comp2 du comparateur 240B. Ceci montre à titre d'exemple que le changement de phase positif détecté par le comparateur 240A a un changement de phase plus grand en degré que celui détecté par le comparateur 240B. Comme décrit ci-dessus, chaque détecteur de changement de phase est configuré pour fonctionner dans deux états : un état d'étalonnage/initialisation de tension et un état de détection/mesure. En outre, l'état particulier est commandé par les signaux Vcontrolswitchl et Vcontrolswitch2 de commande, respectivement. Il conviendra de comprendre également que la figure 3 illustre un diagramme de tension qui sert à titre d'exemple pour l'un ou l'autre du détecteur 120A de changement de phase et du détecteur 120B de changement de phase. La figure 4 illustre un diagramme de séquence d'état pour les deux détecteurs 120A et 120B de changement de phase conformément à un mode de réalisation donné à titre d'exemple. En particulier, le diagramme de séquence d'état illustre une séquence de bit modulée en phase 00 01 10 00. Comme représenté, le signal Refosc d'horloge de référence est représenté par une courbe sinusoïdale en trait plein et le signal PMsignal d'entrée analogique est représenté par une courbe sinusoïdale en tirets. En outre, un signal d'écart de phase est illustré, représentant l'amplitude de différence de phase entre le signal RefosC d'horloge de référence et le signal PMsignal d'entrée analogique. Enfin, la tension de détection des deux détecteurs 120A et 120B de changement de phase de tension est illustré par rapport à la tension VREF de référence. En fonctionnement, au bit 00 initial, il convient de comprendre qu'il n'y a aucune différence de phase entre le signal Refosc d'horloge de référence et le signal PMsignal d'entrée analogique. Lorsqu'il n'y a aucune différence de phase, la tension Vcontrol de détection de chaque détecteur de changement de phase sera approximativement égale à la tension VREF de référence puisque la pompe 210 de charge de courant ne sera ni une source ni un puits pour le condensateur 212. Ensuite, au bit 01, une différence de phase de ml degrés entre les deux signaux est illustrée à titre d'exemple. Il faudra noter que dans cet exemple, le premier détecteur 120A de changement de phase se trouve dans l'état d'étalonnage/initialisation de tension, tandis que le deuxième détecteur 120B de changement de phase se trouve dans l'état de détection/mesure. En particulier, le système logique numérique du circuit 100 de démodulation émet en sortie le signal Vcontrolswitch1 de commande pour fermer le commutateur S3 respectif du détecteur 120A de changement de phase (c'est-à-dire le détecteur � 1 � de phase) tandis que le signal Vcontrolswitch2 de signal de commande ouvre le commutateur s3 respectif du détecteur 120B de changement de phase (c'est-à-dire le détecteur � 2 � de phase). Par conséquent, la tension Vcontroi de détection du détecteur 120A de changement de phase sera initialisé à la tension VREF de référence. De manière simultanée, la tension Vcontrol de détection interne du détecteur 120B de changement de phase sera attaquée par la différence de phase entre le signal Refosc d'horloge de référence et le signal PMsignal d'entrée analogique. Cette tension Vcontrol de détection sera à son tour comparé avec la fenêtre de tension du détecteur 120B de changement de phase comme décrit ci-dessus par rapport à la figure 3. Ensuite, dans le mode de réalisation donné à titre d'exemple, le troisième bit de la séquence c'est-à-dire le bit � 10 �, représente une différence de phase de m2 degrés entre le signal Refosc d'horloge de référence et le signal PMsignal d'entrée analogique. A cette étape dans le cycle, le premier détecteur 120A de changement de phase permute d'état avec le deuxième détecteur 120B de changement de phase. De manière spécifique, le système logique numérique du circuit 100 de démodulation émet en sortie le signal Vcontrolswitch1 de commande pour ouvrir le commutateur S3 respectif du détecteur 120A de changement de phase, tandis que le signal Vcontrolswitch2 de commande ferme le commutateur S3 respectif du détecteur 120B de changement de phase. Par conséquent, la tension Vcontrol de détection du détecteur 120B de changement de phase va être ré-étalonnée à la tension VREF de référence. Concurremment, le détecteur 120A de changement de phase va passer à l'état de détection/mesure, et la tension Vcontrol de détection interne va être entraînée par la différence de phase entre le signal Refosc d'horloge de référence et le signal PMsignal d'entrée analogique. Cette tension Vcontrol de détection va de manière similaire être comparée avec la fenêtre de tension du détecteur 120A de changement de phase comme décrit ci-dessus par rapport à la figure 3. Il convient de noter que la différence de phase donnée à titre d'exemple entre le signal Refo,,, d'horloge de référence et le signal PMsignal d'entrée analogique pour le bit 10 est plus grand que pour celui du bit 01. En tant que tel, l'écart m2 de phase est plus grand que l'écart ml de phase. Comme il ressortira clairement, l'amplitude de l'écart de phase a une influence directe sur l'amplitude de la tension Vcontrol de détection des deux détecteurs 120A et 120B de changement de phase. En raison de la variation de l'amplitude de l'écart de phase, le circuit 100 de démodulation est capable de manière effective de mesurer une modulation de phase du signal d'entrée analogique à des angles multiples. En outre, il conviendra de se rendre compte qu'en utilisant deux détecteurs de phase dans le circuit 100 de démodulation, la vitesse de démodulation des données peut être significativement plus rapide que dans des circuits de démodulation de phase classiques puisqu'il n'y a pas d'état d'étalonnage/initialisation dans lequel le circuit 100 de démodulation de la présente demande n'est pas capable de mesurer le signal de données modulé en phase. Bien que ce qui précède soit décrit en liaison avec un mode de réalisation à titre d'exemple, il va de soi que le terme � à titre d'exemple � signifie simplement un exemple plus tôt que ce qu'il y a de mieux ou d'optimum. Par conséquence, la demande a pour intention de couvrir des variantes, modifications et équivalents qui peuvent être inclus dans l'étendue de protection de la demande. Par exemple, la figure 5 illustre un diagramme de circuit d'un détecteur de changement de phase conformément à un autre mode de réalisation donné à titre d'exemple. De manière générale, le détecteur 500 de changement de phase comporte de nombreux composants identiques à ceux décrits ci-dessus en rapport avec la figure, 2, en incluant une pompe à charge de courant et un étage tampon. Ces particularités n'ont pas été illustrées à la figure 5 de manière à rendre plus claire les différences entre les deux modes de réalisation du détecteur de changement de phase. A la place, la tension au nœud Vcontroi de détection est appliquée aux composants de démodulation multiphase illustrés à la figure 5. Comme représenté, l'étage comparateur du détecteur 500 de changement de phase comporte un amplificateur 530 opérationnel, une source Ibias de courant, des résistances R et des condensateurs Cl, C2, C3 et C4. En outre, la tension Vcontroi est comparée à une première fenêtre de tension définie par des comparateurs 540A et 540B, ainsi qu'à une seconde fenêtre de tension définie par des comparateurs 540C et 540D. Les tensions supérieure et inférieure de ces fenêtres de tension sont définies par les valeurs de résistance R et de source Ibias de courant. Comme cela sera compris, en appliquant des fenêtres de tension multiple vis-à-vis de la tension Vcontroi de détection, le détecteur 500 de changement de phase est capable de démoduler des différences de phase multiple du signal PMsignal d'entrée analogique. De manière similaire au détecteur 200 de changement de phase, les sorties Comp1 jusqu'à Comp4 des comparateurs 540A à 540D, respectivement, peuvent être transmises au composant de traitement du dispositif électronique sans fil. De nouveau il convient de noter que le composant de traitement peut être le codec du dispositif sans fil qui est capable de décoder le signal de donnée numérique et d'utiliser ce signal de manière correspondante. En outre, la figure 6 illustre un schéma synoptique du circuit de démodulation conformément à un autre mode de réalisation donné à titre d'exemple. Dans ce mode de réalisation, certains composants du circuit 600 de démodulation sont utilisés par les deux détecteurs de la paire de détecteurs de changement de phase en multiplexant un signal Vcontralswitch. de manière précise, certains composants, tels que la pompe de charge de courant, l'étage tampon et la fenêtre de tension sont utilisés par les deux détecteurs de changement de phase. Il doit être redit que la figure 6 est représentée dans un but de donner un exemple uniquement. En tant que tel, des variantes combinant n'importe lequel ou plusieurs de ces composants sont comprises dans l'étendue de protection de l'invention tel qu'envisagée. Comme représenté à la figure 6, le circuit 600 de démodulation comporte un détecteur 605 de fréquence de phase ayant deux entrées qui sont prévues pour recevoir un signal PMsignal d'entrée analogique et un signal Refos, d'horloge de référence. En outre, le détecteur 605 de fréquence de phase comporte deux sorties qui sont prévues pour émettre en sortie deux signaux QA et QB de données respectivement. Comme décrit ci-dessus en rapport avec les figures précédentes, ces signaux QA et QB de données indiquent une différence de phase entre le signal PMsignal d'entrée analogique et le signal Refosc d'horloge de référence. Comme en outre représenté, ces signaux QA et QB de données sont entrés vers une pompe 610 de charge de courant unique qui est attaquée par le courant de source ICPDETECT. Les commutateurs SI et S2 peuvent être couplés entre les entrées de la pompe 610 de charge de courant et les sorties du détecteur de fréquence de phase En outre, la sortie de la pompe 610 de charge de courant est couplée aux condensateurs 612A et 612B respectivement. Comme représenté, le commutateur S4 peut être positionné entre la sortie de la pompe 610 de charge de courant et les condensateurs 612A et 612B. Les noeuds NI et N2 de détection sont disposés entre les pompes de charge de courant et les condensateurs respectifs, auxquels les tensions Vcontroil et Vcontrol2 de détection peuvent être mesurées. Dans ce mode de réalisation, le signal Vcontrolswitch va servir de signal de multiplexage au commutateur S4 de sorte que lorsque S4 se trouve dans une première position, la sortie de la pompe 610 de charge de courant est couplé au nœud NI de détection. En variante, lorsque le commutateur S4 se trouve dans une deuxième position, la sortie de la pompe 610 de charge de courant est couplée au nœud N2 de détection. En outre, chacun des nœuds N1 et N2 de détection respectifs peut être couplé à l'étage tampon par l'intermédiaire des commutateurs S3A et S3B respectivement. L'étage tampon comporte un amplificateur 620 de transconductance opérationnel, qui est attaqué par le courant de source IOTA et la tension VREF de référence. On comprendra que en fonctionnement un signal Vcontrolswitch de commande est appliqué aux commutateurs S3A et S3B respectifs de sorte qu'ils ouvrent et ferment suivant une séquence anti cyclique. Il en résulte que lorsque S3A est fermé et le commutateur S4 se trouve dans une deuxième position, la tension Vcontroll de détection au nœud N1 va être attaquée à la tension VREF de référence, pour ainsi être placée dans un état d'étalonnage/initialisation de tension. Concurremment, le signal Vcontrolswitch de commande va ouvrir le commutateur S3B et placer le commutateur S4 dans la deuxième position, de sorte que la tension Vcontroll de détection au nœud N2 sera attaquée par la sortie de courant de la pompe 610 de charge de courant, qui est commandée par n'importe quelle différence de phase entre le signal PMsignai d'entrée analogique et le signal d'horloge de référence Refosc. Il convient de noter que le signal Vcontrolswitch de commande n'a pas été représenté à la figure 6 de manière à ne pas rendre plus obscure que nécessaire les aspects de ce mode de réalisation. Il convient de comprendre que dans ce mode de réalisation, en outre, le signal Vcontrolswitch de commande va servir de signal de multiplexage au commutateur S5. Ainsi, lorsque le commutateur S3A est ouvert par le signal Vcontrolswitch de commande, le commutateur S5 est placé dans une première position de sorte que la tension Vcontrol1 de détection est appliquée à la fenêtre de tension. En variante, lorsque le commutateur S3B est ouvert, le commutateur S5 est placé dans une deuxième position de sorte que la tension Vcontrol2 de détection est appliquée à la fenêtre de tension. La fenêtre de tension comporte des comparateurs 640A et 640B et sinon des fonctions similaires à celles décrites ci-dessus en rapport avec la figure 2. Par conséquent, la tension au niveau des nœuds Vcontrol1 et Vcontrol2 de détection est comparée à une fenêtre de tension définie par des seuils de tension supérieur et inférieur UP et DOWN, respectivement. En outre, il va de soi qu'une telle comparaison est effectuée suivant une séquence anti cyclique tel que définie par le signal de commande Vcontrolswitch- La figure 7 illustre un organigramme pour un procédé pour démoduler un signal de données modulé en phase conformément à un mode de réalisation donnée à titre d'exemple. Il convient de noter que le procédé qui suit est décrit en rapport avec les circuits illustrés aux figures 1 et 2. Bien évidemment, le procédé n'est pas d'aucune manière destiné à être limité à ces circuits spécifiques. A la place, il convient de comprendre que le procédé peut être effectué en mettant en œuvre n'importe quels variantes, modifications ou équivalents qui peuvent être inclus dans l'esprit et l'étendue de protection de la présente invention. Initialement, à l'étape 710, le détecteur 110 de fréquence de phase du circuit 100 de démodulation reçoit un signal PMsignal d'entrée analogique et le compare avec un signal d'horloge de référence Refosc. Ensuite, à l'étape 720, le détecteur 110 de fréquence de phase émet en sortie une paire de signaux QA et QB, qui indiquent n'importe quelle différence de phase entre le signal PMsignal d'entrée analogique et le signal Refosc d'horloge de référence. Les signaux QA et QB sont ensuite envoyés dans une pompe 210 de charge de courant d'un premier de deux détecteurs 120A de changement de phase, qui est une source de courant pour le courant appliqué au condensateur 212 ou est un puits pour le courant issu du condensateur 212 en fonction de l'amplitude de l'écart de phase défini par les signaux Qa et Qb (étape 730). Concurremment, le deuxième détecteur des deux détecteurs 120B de changement de phase est étalonné par la tension VREF de référence. Ensuite, à l'étape 740, le premier détecteur 120A de changement de phase mesure la tension au niveau du nœud Vcontrol de détection du condensateur 212 en comparant cette tension, par l'intermédiaire des comparateurs 240A et 240B, avec une fenêtre de tension définie par les tensions UP et DOWN. A l'étape 750, les comparateurs 240A et 240B émettent chacun en sortie une tension numérique sur la base de cette comparaison. Si la tension au niveau du nœud Vcontrol de détection dépasse la tension UP ou tombe en dessous de la tension DOWN, le comparateur 240A ou le comparateur 240B émet en sortie un � 1 � numérique respectivement. Sinon, si la tension au noeud Vcontrol de détection se trouve à l'intérieur de la fenêtre de tension, les deux comparateurs 240A et 240B émettent un � 0 � numérique. Ces signaux numériques sont ensuite traités par les composants codec du dispositif sans fil, qui utilise le circuit 100 de démodulation. Enfin, à l'étape 760, le processus de mesure est répété par le deuxième des deux détecteurs 120B de changement de phase, tandis que le premier détecteur 120A de changement de phase est concurremment étalonné à la tension VREF de référence. Comme décrit ci-dessus, l'état de la paire de détecteurs 120A et 120B de changement de phase est commandé par des signaux de commande Vcontrolswitchl et Vcontrolswitch2 respectivement. Dans la description détaillée qui précède, de nombreux détails spécifiques ont été fournis afin de donner une compréhension complète de la présente invention. Cependant, il va de soi pour le spécialiste de la technique que le circuit de démodulation de l'invention et le procédé de l'invention peuvent être mis en pratique sans ces détails spécifiques. Dans d'autres cas, des procédés, des procédures, des composants bien connus et des circuits bien connus n'ont pas été décrit en détail d'une manière à ne pas rendre trop compliquée la description de la présente demande. L'invention vise un détecteur de fréquence de phase configuré pour émettre en sortie une tension représentant une différence de phase entre le signal de données modulé en phase et un signal d'horloge de référence ; Un premier détecteur de changement de phase couplé au détecteur de fréquence de phase et configuré pour mesurer, pendant un premier intervalle de temps, la différence de phase représentée par la tension ; et Un deuxième détecteur de changement de phase couplé au détecteur de fréquence de phase et configuré pour mesurer, pendant un deuxième intervalle de temps, la différence de phase représentée par la tension. De préférence, le premier détecteur de changement de phase est étalonné pendant le deuxième intervalle de temps, et dans lequel le deuxième détecteur de changement de phase est étalonné pendant le premier intervalle de temps. De préférence, il comporte en outre au moins une pompe de charge de courant configurée pour ajuster des tensions de détection respectives des premier et deuxième détecteurs de changement de phase sur la base de la tension représentant la différence de phase. De préférence, chaque tension de détection respective de chacun des premier et deuxième détecteurs de changement de phase est étalonnée par une tension de référence avant que ladite au moins une pompe de charge de courant ajuste les tensions de détection respectives. De préférence, chacun des premier et deuxième détecteurs 25 de changement de phase comporte en outre : un comparateur à seuil haut configuré pour comparer la tension de détection respective avec une tension de seuil haute ; et un comparateur de seuil bas configuré pour comparer 30 la tension de détection respective avec une tension de seuil basse. De préférence, les comparateurs de seuil bas et haut sont chacun configurés pour émettre en sortie un signal numérique pour un traitement par un codec d'un dispositif sans fil. De préférence, chacun des premier et deuxième détecteurs de changement de phase comporte en outre une pluralité de comparateurs qui sont chacun configurés pour comparer les tensions de détection respectives à une pluralité de tensions de seuil différentes respectivement. De préférence, il comporte en outre une machine d'état numérique couplé aux premier et deuxième détecteurs de changement de phase et configurée pour produire un signal de commande, qui commande la quantité de temps pour les premier et deuxième intervalles de temps. De préférence, la machine d'état numérique est configurée pour produire un signal de commande sur la base du débit binaire du signal de donnée modulé en phase. De préférence, un comparateur de seuil haut configuré pour comparer les tensions de détection respectives de chacun des premier et deuxième détecteurs de changement de phase à une tension de seuil haute ; un comparateur de seuil bas configuré pour comparer les tensions de détection respectives de chacun des premier et deuxième détecteurs de changement de phase à une tension de seuil basse ; et un commutateur pouvant être ajusté et configuré pour coupler chacun des comparateurs de seuil haut et bas au premier détecteur de changement de phase pendant le premier intervalle de temps et au deuxième détecteur de changement de phase pendant le deuxième intervalle de temps. L'invention vise un procédé pour démoduler un signal de données modulé en phase, le procédé étant caractérisé en ce qu'il comporte les étapes dans lesquelles : on produit une tension représentant une différence de 5 phase entre un signal de donnée modulée en phase et un signal d'horloge de référence ; on mesure, par un premier détecteur de changement de phase, la différence de phase représentée par la tension pendant un premier intervalle de temps ; et 10 on mesure, par un deuxième détecteur de changement de phase, la différence de phase représentée par la tension pendant un deuxième intervalle de temps. De préférence, il comporte en outre les étapes dans 15 lesquelles : on étalonne le premier détecteur de changement de phase pendant le premier intervalle de temps ; et on étalonne le deuxième détecteur de changement de phase pendant le premier intervalle de temps. 20 De préférence, il comporte le fait d'ajuster une tension de détection par une pompe à charge de courant, sur la base de la tension. 25 De préférence, il comporte en outre : le fait de comparer la tension de détection à une tension de seuil haute ; le fait de comparer la tension de détection à une tension de seuil basse ; et 30 le fait d'émettre en sortie un signal numérique indiquant un changement de phase du signal de donnée modulé en phase si la tension de détection dépasse la tension de seuil haute ou tombe en dessous de la tension de seuil basse. De préférence, il comporte en outre le fait de comparer la tension de détection à une pluralité de tensions de seuil différentes. De préférence, il comporte en outre le fait d'initialiser la tension de détection à une tension de référence avant l'étape d'ajustement. De préférence, il comporte le fait d'ajuster une tension de détection, par une pompe à charge de courant de chacun des premier et deuxième détecteurs de changement de phase, sur la base de la tension, dans lequel chacune des étape d'étalonnage comporte le fait d'initialiser la tension de détection à une tension de référence avant l'étape d'ajustement. De préférence, il comporte en outre le fait de produire un signal de commande, par une machine d'état numérique, qui définit la quantité de temps pour les premier et deuxième intervalles de temps. De préférence, le signal de commande est basé sur le débit binaire du signal de données modulé en phase. De préférence, il comporte en outre le fait de traiter le signal numérique par un codec d'un dispositif sans fil. L'invention vise un moyen de détection de fréquence de phase pour émettre en sortie une tension représentant une différence de phase entre le signal de données modulé en phase et un signal d'horloge de référence ; des premiers moyens de détection de changement de phase pour mesurer, pendant un premier intervalle de temps, la différence de phase représentée par la tension ; et des deuxièmes moyens de détection de changement de phase pour mesurer, pendant un deuxième intervalle de temps, la différence de phase représentée par la tension. De préférence, qu'il comporte en outre des moyens d'étalonnage pour étalonner le premier détecteur de changement de phase pendant le deuxième intervalle de temps et le deuxième détecteur de changement de phase pendant le premier intervalle de temps. De préférence, il comporte en outre des moyens formant pompe de charge de courant pour ajuster des tensions de détection respective de chacun des premier et deuxième moyens de détection de changement de phase sur la base de la tension représentant la différence de phase. L'invention vise un procédé pour démoduler un signal de 20 donnée modulé en phase, le procédé étant caractérisé en ce qu'il comporte les étapes dans lesquelles : on produit une tension représentant une différence de phase entre un signal de données modulé en phase et un signal d'horloge de référence ; 25 on mesure, par un premier détecteur de changement de phase, la différence de phase représentée par la tension pendant un premier intervalle de temps ; on étalonne un deuxième détecteur de changement de phase pendant le premier intervalle de temps ; 30 on mesure, par le deuxième détecteur de changement de phase, la différence de phase représentée par la tension pendant un deuxième intervalle de temps ; et on étalonne le premier détecteur de changement de phase pendant le deuxième intervalle de temps. 35 REVENDICATIONS1. Démodulateur pour démoduler un signal de donnée modulé en phase, caractérisé en ce qu'il comporte : 5 Un détecteur (110 ; 500 ; 605) de fréquence de phase configuré pour une différence en phase et un Un premier émettre en sortie une tension représentant de phase entre le signal de données modulé signal d'horloge de référence ; détecteur (120A ; 200 ; 500 ; 605) de 10 changement de phase couplé au détecteur de fréquence de phase et configuré pour mesurer, pendant un premier intervalle de temps, la différence de phase représentée par la tension ; et Un deuxième détecteur (120B 200 500 605) de 15 changement de phase couplé au détecteur de fréquence de phase et configuré pour mesurer, pendant un deuxième intervalle de temps, la différence de phase représentée par la tension. 20 2. Démodulateur suivant la revendication 1, caractérisé en ce que le premier détecteur (120A ; 200 ; 500 ; 605) de changement de phase est étalonné pendant le deuxième intervalle de temps, et dans lequel le deuxième détecteur (120B ; 200 ; 500 ; 605) de changement de phase est 25 étalonné pendant le premier intervalle de temps. 3. Démodulateur suivant la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre au moins une pompe (210 ; 610) de charge de courant configurée pour 30 ajuster des tensions de détection respectives des premier et deuxième détecteurs de changement de phase sur la base de la tension représentant la différence de phase. 4. Démodulateur suivant la revendication 3, caractérisé en ce que chaque tension de détection respective de chacun des premier et deuxième détecteurs (120A, 120B ; 200 ; 500 ; 605) de changement de phase est étalonnée par une tension de référence avant que ladite au moins une pompe de charge de courant ajuste les tensions de détection respectives. 5. Démodulateur suivant la revendication 3 ou 4, caractérisé en ce que chacun des premier et deuxième détecteurs (120A, 120B ; 200 ; 500 ; 605) de changement de phase comporte en outre : un comparateur à seuil haut configuré pour comparer la tension de détection respective avec une tension de 15 seuil haute ; et un comparateur de seuil bas configuré pour comparer la tension de détection respective avec une tension de seuil basse. 20 6. Démodulateur suivant la revendication 5, caractérisé en ce que les comparateurs de seuil bas et haut sont chacun configurés pour émettre en sortie un signal numérique pour un traitement par un codec d'un dispositif sans fil. 25 7. Démodulateur suivant la revendication 3, caractérisé en ce que chacun des premier et deuxième détecteurs de changement de phase comporte en outre une pluralité de comparateurs (240A, 240B ; 540A, 540B, 540C, 540D) qui 30 sont chacun configurés pour comparer les tensions de détection respectives à une pluralité de tensions de seuil différentes respectivement. 8. Démodulateur suivant la revendication 2, caractériséen ce que qu'il comporte en outre une machine d'état numérique couplé aux premier et deuxième détecteurs de changement de phase et configurée pour produire un signal de commande, qui commande la quantité de temps pour les premier et deuxième intervalles de temps. 9. Démodulateur suivant la revendication 8, caractérisé en ce que la machine d'état numérique est configurée pour produire un signal de commande sur la base du débit binaire du signal de donnée modulé en phase. 10. Démodulateur suivant la revendication 3, caractérisé en ce qu'il comporte en outre : un comparateur de seuil haut configuré pour comparer les tensions de détection respectives de chacun des premier et deuxième détecteurs (120A, 120B ; 200 ; 500 ; 605) de changement de phase à une tension de seuil haute ; un comparateur de seuil bas configuré pour comparer les tensions de détection respectives de chacun des premier et deuxième détecteurs de changement de phase à une tension de seuil basse ; et un commutateur pouvant être ajusté et configuré pour coupler chacun des comparateurs de seuil haut et bas au premier détecteur de changement de phase pendant le premier intervalle de temps et au deuxième détecteur de changement de phase pendant le deuxième intervalle de temps. 11. Procédé pour démoduler un signal de données modulé en phase, le procédé étant caractérisé en ce qu'il comporte les étapes dans lesquelles :on produit une tension représentant une différence de phase entre un signal de donnée modulée en phase et un signal d'horloge de référence ; on mesure, par un premier détecteur de changement de 5 phase, la différence de phase représentée par la tension pendant un premier intervalle de temps ; et on mesure, par un deuxième détecteur de changement de phase, la différence de phase représentée par la tension pendant un deuxième intervalle de temps. 10 12. Procédé suivant la revendication 11, caractérisé en ce qu'il comporte en outre les étapes dans lesquelles : on étalonne le premier détecteur de changement de 15 phase pendant le premier intervalle de temps ; et on étalonne le deuxième détecteur de changement de phase pendant le premier intervalle de temps. 13. Procédé suivant la revendication 11, caractérisé 20 en ce qu'il comporte le fait d'ajuster une tension de détection, par une pompe à charge de courant, sur la base de la tension. 14. Procédé suivant la revendication 13, caractérisé 25 en ce qu'il comporte en outre : le fait de comparer la tension de détection à une tension de seuil haute ; le fait de comparer la tension de détection à une tension de seuil basse ; et 30 le fait d'émettre en sortie un signal numérique indiquant un changement de phase du signal de donnée modulé en phase si la tension de détection dépasse la tension de seuil haute ou tombe en dessous de la tension de seuil basse. 30 15. Procédé suivant la revendication 13, caractérisé en ce qu'il comporte en outre le fait de comparer la tension de détection à une pluralité de tensions de seuil différentes. 16. Procédé suivant la revendication 13, caractérisé en ce qu'il comporte en outre le fait d'initialiser la tension de détection à une tension de référence avant l'étape d'ajustement. 17. Procédé suivant la revendication 12, caractérisé en ce qu'il comporte le fait d'ajuster une tension de détection, par une pompe à charge de courant de chacun des premier et deuxième détecteurs de changement de phase, sur la base de la tension, dans lequel chacune des étape d'étalonnage comporte le fait d'initialiser la tension de détection à une tension de référence avant l'étape d'ajustement. 18. Procédé suivant la revendication 11, caractérisé en ce qu'il comporte en outre le fait de produire un signal de commande, par une machine d'état numérique, qui définit la quantité de temps pour les premier et deuxième intervalles de temps. 19. Procédé suivant la revendication 18, caractérisé en ce que le signal de commande est basé sur le débit binaire du signal de donnée modulé en phase. 20. Procédé suivant la revendication 14, caractérisé en ce qu'il comporte en outre le fait de traiter le signal numérique par un codec d'un dispositif sans fil. 21. Circuit de démodulation pour démoduler un signal de donnée modulé en phase, caractérisé en ce qu'il comporte . un moyen de détection de fréquence de phase pour émettre en sortie une tension représentant une différence de phase entre le signal de données modulé en phase et un signal d'horloge de référence ; des premiers moyens de détection de changement de phase pour mesurer, pendant un premier intervalle de temps, la différence de phase représentée par la tension ; et des deuxièmes moyens de détection de changement de phase pour mesurer, pendant un deuxième intervalle de temps, la différence de phase représentée par la tension. 22. Circuit de démodulation de la revendication 21, caractérisé en ce qu'il comporte en outre des moyens d'étalonnage pour étalonner le premier détecteur de changement de phase pendant le deuxième intervalle de temps et le deuxième détecteur de changement de phase pendant le premier intervalle de temps. 23. Circuit de démodulation suivant la revendication 21, caractérisé en ce qu'il comporte en outre des moyens formant pompe de charge de courant pour ajuster des tensions de détection respective de chacun des premier et deuxième moyens de détection de changement de phase sur la base de la tension représentant la différence de phase. 24. Circuit de démodulation suivant la revendication 23, caractérisé en ce que chacun des premier et deuxième moyens de détection de changement de phase comporte en outre .des moyens de comparaison de seuil haut pour comparer la tension de détection respective à une tension de seuil haute ; et des moyens de comparaison de seuil bas pour comparer 5 la tension de détection respective à une tension de seuil basse ; dans lequel un signal numérique indiquant un changement de phase du signal de donnée modulé en phase est émis en sortie si la tension de détection dépasse la 10 tension de seuil haute ou tombe en dessous de la tension de seuil basse. 25. Procédé pour démoduler un signal de donnée modulé en phase, le procédé étant caractérisé en ce qu'il comporte 15 les étapes dans lesquelles : on produit une tension représentant une différence de phase entre un signal de données modulé en phase et un signal d'horloge de référence ; on mesure, par un premier détecteur de changement de 20 phase, la différence de phase représentée par la tension pendant un premier intervalle de temps ; on étalonne un deuxième détecteur de changement de phase pendant le premier intervalle de temps ; on mesure, par le deuxième détecteur de changement de 25 phase, la différence de phase représentée par la tension pendant un deuxième intervalle de temps ; et on étalonne le premier détecteur de changement de phase pendant le deuxième intervalle de temps. 30