FR 2945152 A1 20101105 FR 0952808 A 20090429 ENSEMBLE DE CIRCUIT ELECTRONIQUE COMPOSITE La présente invention concerne un ensemble de circuit électronique composite. Des circuits électroniques intégrés, sous forme de puces de circuits (�integrated circuit dice� en anglais), sont présents de nos jours dans de très nombreux appareils de la vie courante. Tel est le cas, notamment, des téléphones mobiles. Il est alors nécessaire de produire ces circuits électroniques à des coûts de plus en plus bas, avec des performances de plus en plus grandes, et avec des durées de conception et de mise au point qui sont aussi de plus en plus courtes. 1 o Or le prix de revient d'un circuit électronique intégré dépend dans une mesure significative de la taille de la portion de substrat de silicium qui est occupée par la puce de ce circuit. Pour cette raison, l'augmentation du niveau d'intégration des circuits électroniques a constitué une priorité pour les acteurs du domaine depuis environ vingt ans. Ce niveau d'intégration est défini par la 15 dimension minimale de motifs lithographiques qui peut être réalisée avec une ligne de fabrication de circuits électroniques intégrés. Cette dimension minimale est aussi appelée pas (�linewidth� en anglais) lithographique ou simplement technologie du circuit intégré. Ce pas détermine notamment le nombre maximal de transistors qui peuvent être réalisés par unité de surface 20 de la puce. Ainsi, des générations de circuits électroniques intégrés qui sont apparues successivement ont des pas lithographiques égaux à 65 nm (nanomètre), 55 nm, 45 nm, puis 32 nm et 28 nm. Il est aussi envisagé de produire dans un avenir proche des circuits électroniques intégrés avec des pas de 22 nm, puis 20 nm et 16 nm. 25 Parmi les autres avantages bien connus d'un pas lithographique plus petit figurent une réduction des tensions électriques qui sont mises en oeuvre dans la puce lors d'un fonctionnement du circuit et une augmentation de la vitesse de fonctionnement du circuit. Mais l'adoption d'une nouvelle technologie de circuits électroniques 2945152 -2- intégrés avec un pas lithographique qui est inférieur au pas de la technologie précédente pose de nombreux problèmes, parmi lesquels figurent les suivants : - le coût d'achat d'une nouvelle ligne de fabrication de circuits électroniques intégrés, qui utilise la nouvelle technologie à pas 5 lithographique inférieur, est considérable. Or son utilisation provoque une réduction de la production des lignes de fabrication existantes qui ont un pas lithographique supérieur, bien que ces dernières soient encore disponibles. Il en résulte donc une perte globale d'exploitation de l'ensemble des outils de production ; - l'énergie électrique qui est consommée lors du fonctionnement d'une puce de circuit électronique intégré comprend une quantité d'énergie électrique qui est perdue, en plus de la quantité d'énergie qui est utile pour réaliser la fonction d'utilisation du circuit. La quantité d'énergie électrique qui est perdue est causée en grande partie par des courants de fuite qui s'écoulent de façon non-désirée entre certains composants du circuit électronique et la partie volumique (�bulk�) du substrat de la puce, cette partie volumique du substrat étant connectée en général à une borne de masse électrique du circuit. En effet, les différentes portions ou couches d'isolation électrique qui entrent dans la composition des composants électroniques du circuit sont d'autant plus petites que le pas lithographique est réduit, et leur efficacité d'isolation diminue en conséquence. Des courants de fuite parviennent alors à traverser ces portions ou couches isolantes. Ils provoquent non seulement des atténuations des signaux utiles, mais ils constituent aussi des pertes d'énergie. Or de telles pertes énergétiques peuvent réduire dans une proportion importante la durée d'autonomie d'un appareil qui incorpore la puce de circuit électronique intégré, lorsque cet appareil est alimenté par une batterie. Tel est le cas, notamment, des appareils de téléphonie mobile ou des terminaux ou consoles électroniques portables ; et - la durée de conception et de mise au point d'une puce de circuit électronique intégré est supérieure lorsqu'il s'agit d'une nouvelle 2945152 -3- technologie dont le pas lithographique est plus petit que celui de la technologie précédente. En particulier, cette durée de conception et de mise au point est plus longue pour des modules de circuit à fonctionnement analogique ou à fonctionnement hybride numérique- 5 analogique, par rapport à des modules de circuit purement numériques. Il en résulte que la durée de mise au point d'une puce de circuit qui est réalisée avec une nouvelle technologie est augmentée en grande partie à cause des modules analogiques ou hybrides numériques-analogiques qui sont contenus dans cette puce. En 1 o particulier, la mise au point des ports d'entrées-sorties de signaux peut augmenter considérablement la durée totale de mise au point de la puce de circuit. Par ailleurs, il est connu de placer plusieurs puces de circuits électroniques intégrés à l'intérieur d'un même boîtier de circuit intégré, qui est 15 commun à ces puces. Les puces qui sont ainsi associées dans un même boîtier provoquent alors un encombrement total qui est réduit au sein de l'appareil qui les incorpore. Un tel encombrement réduit est particulièrement avantageux lorsque l'appareil est destiné à une utilisation nomade, par exemple pour un appareil de téléphonie mobile. En outre, le partage d'un 20 boîtier de circuit électronique intégré entre plusieurs puces contribue à réduire le coût global du circuit. Plusieurs agencements sont utilisés à ce jour, pour disposer plusieurs puces à l'intérieur d'un boîtier commun. Ils se distinguent en particulier par le type de connexions électriques qui est utilisé, pour relier électriquement les 25 puces entre elles et chacune à des bornes de connexion extérieures qui sont situées sur le boîtier. Selon un agencement qui est couramment utilisé, les puces sont superposées dans le boîtier, et deux de ces puces sont disposées en vis-à-vis selon la configuration dite �flip-chip�. Dans cette configuration, les deux puces sont disposées parallèlement, avec leurs faces similaires qui sont 30 tournées l'une vers l'autre. Par face d'une puce de circuit électronique intégré, on désigne soit la face de celle-ci qui est formée par son substrat, du côté de celui-ci opposé aux transistors, soit la face qui est formée par le dernier des niveaux de métallisation superposés au dessus de et à partir du substrat, avec 2945152 -4- une ou plusieurs couche(s) supérieure(s) de protection. Dans une configuration flip-chip, les deux puces peuvent être assemblées en réalisant des micro-soudures par billes (�bump microsoldering�) ou des colonnes (�pillar bumps�) d'un métal approprié tel que le cuivre qui relient des bornes électriques situées 5 en vis-à-vis sur les deux puces. La longueur des connexions électriques entre les deux puces est ainsi minimisée, ce qui réduit les perturbations que pourraient provoquer des radiations parasites présentes entre les deux puces. En outre, une telle configuration permet de disposer un grand nombre de connexions entre les deux puces, selon un arrangement matriciel des 10 connexions. Toutes les connexions sont alors réalisées simultanément, avec une durée de la séquence de fabrication dédiée à ces connexions qui est courte. Dans ces conditions, un but de la présente invention est de proposer une nouvelle architecture de circuit électronique intégré, qui permette des 15 transitions plus faciles et plus rentables économiquement entre des technologiques successives de fabrication de circuits. En particulier, l'invention a pour but d'optimiser des utilisations simultanées de lignes de fabrication de circuits électroniques intégrés qui correspondent à des niveaux d'intégration différents. 20 Un autre but de l'invention consiste à réduire la durée totale de conception et de mise au point d'un circuit électronique intégré, lorsque deux technologies sont simultanément disponibles. Un autre but encore de l'invention est de réduire la partie perdue de la consommation électrique d'un circuit électronique intégré, qui est causée par 25 les courants de fuite. D'une façon générale, l'invention a pour but de fournir un compromis optimisé pour la conception et la fabrication d'un circuit électronique intégré, notamment pour les enjeux qui ont été cités précédemment et d'autres encore. Pour cela, l'invention propose un ensemble de circuit électronique 30 composite, qui comprend deux puces de circuit intégré de type MOS (�Metal-Oxide-Semiconductor�) ou CMOS (�Complementary MOS�) et un boîtier de circuit intégré, avec les deux puces de circuit qui sont disposées parallèlement 2945152 -5- l'une à l'autre à l'intérieur du boîtier et connectées électriquement l'une à l'autre par des éléments de connexion intermédiaires. Une première caractéristique de l'invention réside dans la répartition entre les deux puces de modules différents du circuit, qui constituent ensemble 5 le circuit électronique. Selon cette répartition, l'une des deux puces de circuit, dite puce numérique et désignée par DIGIC pour �DIGital Integrated Circuit� en anglais, contient des modules du circuit à fonctions numériques, notamment des opérateurs logiques combinatoires et/ou séquentiels, des mémoires mortes (ROM pour �Read Only Memory�) et/ou des mémoires statiques à accès 10 aléatoire (SRAM pour �Static Random Access Memory�). L'autre puce de circuit, dite puce hybride et désignée par MSIC pour �Mixed Signal Integrated Circuit�, contient tous les modules du circuit à fonctions analogiques ou à fonctions hybrides numériques-analogiques. La puce hybride MSIC peut également contenir certains modules à fonctions 15 numériques, lorsqu'une optimisation globale de l'ensemble de circuit en résulte. Ainsi, la puce hybride contient notamment certains au moins des modules suivants : - des modules d'alimentation électrique à découpage, désignés par SMPS pour �Switching Mode Power Supply�, 20 - des modules d'alimentation électrique linéaires, désignés par LDO pour �Low Drop Out power supply�, - des modules d'interrupteurs, désignés par EPOD pour �Embedded POwer Distribution�, - des modules de mémoire à écriture unique, désignés par OTP pour 25 �One-Time Programable memory�, - des modules de génération d'horloges à verrouillage de phase, désignés par PLL pour �Phase Locked Loop timer�, - des convertisseurs analogiques/numériques, désignés par ADC pour �Analog to Digital Converter� et des convertisseurs 30 numériques/analogiques, désignés par DAC pour �Digital to Analog Converter�, 2945152 -6- - des modules d'entrée-sortie de signaux électriques, désignés par 10 pour �Input/Output�, - des modules d'interfaces physiques, désignés par PHY pour �PHYsical interface�, et/ou 5 - des modules de génération de nombres aléatoires, désignés par RNG pour �Random Number Generator�. Ainsi, tous les modules du circuit sont répartis entre les deux puces en fonction de leur nature : la puce numérique ne contient que des modules à fonctionnement numérique alors que tous les modules à fonctionnement 1 o analogique ou à fonctionnement mixte numérique-analogique sont regroupés dans la puce hybride. La puce numérique peut alors être développée et mise au point rapidement avec une technologie qui correspond à un niveau d'intégration supérieur, alors que la puce hybride peut être réalisée en utilisant une technologie qui est mieux maîtrisée. Notamment, la puce numérique peut 15 avoir un pas lithographique qui est plus petit que celui de la puce hybride. Le temps total de conception et de mise au point de l'ensemble de circuit peut ainsi être réduit, en permettant que ce dernier puisse être commercialisé plus rapidement après le début de sa conception. En outre, la division de l'ensemble de circuit en deux puces permet que 20 celles-ci soient réalisées séparément et en même temps dans des lignes différentes de fabrication de circuits électroniques intégrés. En particulier, la puce numérique peut être fabriquée sur une ligne dont la technologie est plus avancée que celle de la ligne de fabrication de la puce hybride. Selon une seconde caractéristique de l'invention, chaque module à 25 fonction numérique qui est contenu dans la puce numérique est connecté pour être alimenté par au moins l'un des modules d'alimentation électrique contenus dans la puce hybride, en fonction de signaux numériques qui sont représentatifs d'un écart entre une tension électrique réelle du module à fonction numérique et une tension d'alimentation cible pour ce module à 30 fonction numérique. Ces signaux numériques sont produits par au moins un module de surveillance d'alimentation qui est contenu dans la puce numérique, et sont transmis à une unité de gestion d'alimentation, d'initialisation et 2945152 -7- d'horloge contenue dans l'ensemble de circuit. Le module de surveillance d'alimentation est désigné dans la suite par PMB pour �Performance Monitoring Box�, et l'unité de gestion d'alimentation, d'initialisation et d'horloge par PRCMU, pour �Power, Reset & Clock Management Unit�. 5 Selon une troisième caractéristique de l'invention, l'unité de gestion d'alimentation, d'initialisation et d'horloge est agencée pour rester active lorsque l'ensemble de circuit électronique est en état de veille. Pour cela, l'unité PRCMU contrôle ceux des modules qui restent activés en permanence pendant l'état de veille (�idle� en anglais), en étant par conséquent alimentés 10 en énergie électrique continûment pendant la durée de l'état de veille. Elle contrôle aussi l'alimentation électrique de ceux des modules dont le fonctionnement est arrêté pendant l'état de veille. Elle peut encore contrôler des déclenchements automatiques de mise en état de veille de l'ensemble de circuit, ainsi que des déclenchements de sortie de l'état de veille. Bien qu'elle 15 ait une fonction purement numérique, et parce que l'unité PRCMU est tout le temps active, qu'elle occupe une surface de substrat qui est assez petite et qu'elle a une fréquence de fonctionnement qui est assez faible, elle peut être avantageusement intégrée dans la puce hybride MSIC pour réduire les courants de fuite. 20 En outre, l'architecture de l'ensemble de circuit selon l'invention permet de gérer de façon optimale sa consommation en énergie électrique. En effet, l'alimentation de chaque module numérique est ajustée pour garantir que celui-ci dispose d'une tension d'alimentation qui correspond à la valeur cible, notamment grâce aux modules PMB et PRCMU. Par ailleurs, les modules 25 analogiques ou hybrides numériques-analogiques peuvent être réalisés avec un pas lithographique plus grand que celui des modules numériques, de sorte que leurs courants de fuite sont restreints. Dans des modes de réalisation particuliers de l'invention, le pas des motifs lithographiques de la puce hybride MSIC peut être 65 nm, et le pas des 30 motifs lithographiques de la puce numérique DIGIC peut être sélectionné parmi 45 nm, 40 nm, 32 nm, 28 nm, 22 nm, 20 nm et 16 nm. D'autres particularités et avantages de la présente invention 2945152 -8- apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels : - la figure 1 est une vue schématique en coupe d'un ensemble de circuit électronique selon l'invention ; 5 - les figures 2 et 3 sont des diagrammes de principe d'ensembles de circuits électroniques selon deux modes de réalisation de l'invention ; - la figure 4 est un diagramme illustrant un principe d'alimentation électrique dans un ensemble de circuit électronique selon l'invention ; - la figure 5 est un diagramme électrique d'une cellule élémentaire 1 o d'identification pouvant être utilisée dans un ensemble de circuit électronique selon l'invention. Conformément à la figure 1, un ensemble de circuit électronique intégré selon l'invention comprend deux puces de circuit qui sont désignées respectivement par 100 et 200. La puce 100 est la puce hybride, ou MSIC, et la 15 puce 200 est la puce numérique, ou DIGIC. Le plus souvent, les deux puces de circuit participent à une même fonction globale de l'ensemble de circuit, qui est accomplie lors d'une utilisation de celui-ci. Elles exécutent alors chacune des fonctions complémentaires pour obtenir la fonction globale. Alternativement, les deux puces peuvent accomplir des fonctions indépendantes, en partageant des 20 modules communs, tels que des modules d'alimentation électrique, des modules d'entrée-sortie, etc. Les deux puces 100 et 200 sont contenues dans un boîtier de circuit commun, qui est composé d'une partie de base 300 et d'une partie d'enrobage 400. Elles sont disposées dans le boîtier parallèlement à la partie de base 300, 25 l'une au dessus de l'autre. Par exemple, la puce hybride 100 peut être située entre la puce numérique 200 et la partie de base 300. Toutefois, une disposition inversée entre les positions des puces 100 et 200 à l'intérieur du boîtier est également possible. Le boîtier de circuit peut être d'un modèle connu avant l'invention. Notamment, il peut comporter des bornes de 30 connexion extérieures 500 et des bornes de connexion internes 800. Les bornes 500 et 800 sont reliées par des éléments conducteurs qui sont disposés à travers la partie de base 300, pour connecter électriquement les deux puces -9- 100 et 200 à des composants externes au boîtier. Les éléments de connexion internes 800, qui connectent électriquement la puce hybride 100 aux éléments conducteurs qui traversent la partie de base 300, peuvent être d'un des types connus de l'Homme du métier, par exemple des microfils (�wire bonding�) ou des microsoudures par billes (�bumping microsoldering�) avec un pas (�pitch�) compris entre 50 et 100 pm (micromètre). En outre, les deux puces 100 et 200 sont connectées électriquement l'une à l'autre par un ensemble d'éléments de connexion intermédiaires 600. La puce numérique 200 peut être tournée pour être face à face avec la puce hybride 100, dont la partie de substrat est elle-même tournée vers la partie de base 300. Par puces tournées face à face, ou disposition en flip-chip, on entend que les faces respectives des deux puces qui sont en vis-à-vis sont leurs faces supérieures, constituées par les derniers niveaux de métallisation des deux puces. Il est entendu que le dernier niveau de métallisation de chaque puce peut être recouvert d'une ou plusieurs couches de protection, d'une façon qui est aussi connue. Dans le cas d'une disposition en flip-chip, les éléments de connexion intermédiaires 600 peuvent encore être d'un des types connus, en particulier des microsoudures par billes ou des colonnes de cuivre. Dans ce cas, une première façon de relier électriquement les deux puces au reste du boîtier est d'utiliser des vias conducteurs 700 qui traversent la partie de substrat de la puce hybride 100, et qui relient électriquement les deux puces 100 et 200 aux bornes de connexion internes 800. Une autre façon est de relier la puce hybride 100 à la partie de base 300 par des microfils attachés à des entrées-sorties usuelles de la puce hybride 100, qui sont disposées sur le bord de cette dernière. La puce hybride 100 doit alors être plus grande que la puce numérique 200. D'autres façons sont également possibles, pour connecter les deux puces à la partie de base 300. Au contraire, les deux puces 100 et 200 peuvent être tournées dans le même sens à l'intérieur du boîtier, avec leurs faces supérieures respectives tournées vers la partie de base 300. Dans ce cas, les vias conducteurs 700 qui traversent la partie de substrat de la puce hybride 100 relient électriquement la 2945152 -10- puce numérique 200 à certaines des bornes de connexion internes 800. La puce 100 est elle-même connectée directement aux autres bornes de connexion internes 800 à travers sa face supérieure. Par exemple, la puce hybride 100 peut avoir une surface qui est 5 comprise entre 24 et 50 mm2 (millimètre-carré), mesurée parallèlement aux puces elles-mêmes, et la puce numérique 200 peut avoir une surface qui est comprise 16 et 40 mm2. Les puces 100 et 200 sont de type MOS ou CMOS. La puce hybride 100 peut être réalisée selon une technologie correspondant à un pas 10 lithographique de 65 nm, et la puce numérique 200 peut être réalisée selon une technologie différente qui correspond à un pas lithographique plus petit, par exemple de 28 nm. De préférence, la puce numérique 200 ne comporte qu'une seule couche d'oxyde de grilles de transistors. Sa structure est alors plus simple, et donc moins onéreuse. L'utilisation d'une telle structure à couche 15 unique d'oxyde de grilles est rendue possible par la présente invention, car tous les signaux électriques qui sont transmis par l'interface des éléments de connexion intermédiaires 600 ont une tension électrique maximale qui est réduite. En effet, ces signaux ne sont pas transmis directement aux bornes de connexion extérieures 500 de l'ensemble de circuit. 20 De préférence, et plus particulièrement lorsque la puce numérique 200 possède un pas lithographique plus petit que celui de la puce hybride 100, la puce 200 peut posséder une fréquence de fonctionnement qui est supérieure à celle de la puce hybride 100. Par exemple, la puce numérique 200 peut fonctionner à 600 MHz (mégahertz) alors que la puce hybride 100 peut 25 fonctionner à 38 ou 100 MHz seulement. La puce DIGIC 200 est dédiée à la réalisation de fonctions numériques. Pour cela, tous les modules numériques de l'ensemble de circuit sont prioritairement incorporés dans la puce 200. La puce 200 regroupe donc en particulier des opérateurs logiques combinatoires, des opérateurs logiques 30 séquentiels ainsi que des mémoires ROM ou SRAM. La puce hybride MSIC 100 regroupe tous les autres modules du circuit. Conformément aux figures 2 et 3, elle contient en particulier les modules du 2945152 -11 - circuit à fonctions analogiques et ceux à fonctions hybrides numériques-analogiques, parmi lesquels les modules SMPS, LDO, EPOD, OTP, PLL, ADC, DAC, 10, PHY et RNG déjà introduits dans la partie générale de la description. En particulier, les modules PHY peuvent se rapporter à des interfaces série, 5 des interfaces de type USB (�Universal Serial Bus�), des interfaces de type HDMI (�High Definition Multimedia Interface�), des interfaces de mémoires DDR (�Double Data Rate�), etc. La conception de tels modules à fonctionnement analogique ou hybride numérique-analogique serait plus complexe et plus longue s'ils devaient être réalisés en utilisant une technologie 10 à pas lithographique plus petit, telle que celle de la puce DIGIC 200. En effet, de tels modules analogiques ou hybrides doivent être adaptés lorsqu'ils sont réalisés avec un pas lithographique réduit, notamment pour fonctionner avec des niveaux de tension qui sont identiques et/ou pour provoquer des courants de fuite à un niveau qui n'est pas supérieur. En outre, pour un même module 15 du circuit, une augmentation du niveau d'intégration amplifie des rebonds de signaux qui apparaissent sur certains noeuds du module. De tels rebonds de signaux nécessitent de prévoir des condensateurs de découplage plus importants ou en plus grand nombre, pour les absorber. Or ces condensateurs de découplage sont onéreux par eux-mêmes et nécessitent d'augmenter la 20 surface du substrat de silicium qui est utilisé. En outre, des modules de protection contre des décharges électrostatiques, désignés par ESD pour �ElectroStatic Discharge�, sont associés aux éléments de connexion 600 qui sont intermédiaires entre les deux puces 100 et 200. Chaque élément de connexion 600 est associé à un module 25 ESD qui est contenu dans la puce hybride 100 et à un autre module ESD qui est contenu dans la puce numérique 200. De préférence, chaque module ESD de la puce 200 est plus petit qu'un des modules ESD de la puce 100. Des modules ESD supplémentaires peuvent aussi être associés aux modules I/O qui sont contenus dans la puce hybride 100. Chacun de ces 30 modules ESD supplémentaires peut alors occuper une surface plus grande que celle de chacun des modules ESD de la puce 100 qui sont associés aux éléments de connexion 600 intermédiaires entre les deux puces de circuit. 2945152 -12- On décrit maintenant un système d'alimentation électrique qui est mis en oeuvre dans la présente invention, pour fournir l'énergie électrique nécessaire au fonctionnement de l'ensemble de circuit. Les modules de la puce numérique 200 peuvent être répartis à 5 l'intérieur de domaines 210, 211,... qui sont séparés à l'intérieur de celle-ci. Chaque domaine 210, 211,... correspond à une tension d'alimentation et une fréquence de fonctionnement qui peuvent être contrôlées indépendamment des tensions d'alimentation et fréquences de fonctionnement des autres domaines. Pour cela, la puce numérique 200 comprend au moins un module PMB qui 10 produit un signal représentatif de la tension d'alimentation qui est réellement disponible aux bornes des transistors du domaine de tension auquel appartient ce module PMB. De préférence, un module PMB différent est prévu dans chaque domaine 210, 211,... de façon à fournir un signal d'écart entre les valeurs respectives des tensions d'alimentation réelle et cible pour ce domaine. 15 Selon un mode de réalisation particulièrement avantageux, certains au moins des modules PMB qui sont contenus dans la puce 200 peuvent chacun comprendre un oscillateur commandé en tension, ou VCO pour �Voltage Controlled Oscillator�. Cet oscillateur VCO est connecté pour recevoir en entrée au moins une tension représentative des tensions électriques 20 d'alimentation positive et de masse qui existent aux bornes des transistors d'un des modules à fonctions numériques. Le module PMB est alors adapté pour produire des signaux représentatifs de ces tensions d'alimentation sous la forme de séquences de valeurs numériques, qui sont elles-mêmes représentatives de la valeur de fréquence de l'oscillateur VCO. Ces signaux en 25 forme de séquences de valeurs numériques sont alors transmis vers la puce hybride 100 par certains des éléments de connexion intermédiaires 600. La puce hybride 100 comprend une unité de gestion d'alimentation, d'initialisation et d'horloge, désignée par PRCMU, qui reçoit les signaux produits par les modules PMB. L'unité PRCMU compare la valeur de la tension 30 d'alimentation réelle qui est codée dans chaque signal avec une valeur-cible pour cette tension d'alimentation. Elle produit alors en sortie un signal de commande pour ajuster la puissance électrique qui est fournie au domaine correspondant de la puce numérique 200. Ce signal est transmis au module 2945152 -13- d'alimentation électrique qui délivre la puissance qui est consommée dans le domaine concerné de la puce 200. Ce module d'alimentation est en général de l'un des types SMPS ou LDO, connus de l'Homme du métier. Conformément à la répartition des modules entre les deux puces en fonction de leurs natures, 5 les modules d'alimentation en énergie électrique qui fournissent la puissance consommée dans la puce numérique 200 sont situés dans la puce hybride 100. Ils transmettent donc chacun la puissance électrique au domaine voulu de la puce 200 par certains des éléments de connexion intermédiaires 600. Pour cela, la puce hybride 100 peut comprendre en outre au moins un module 10 d'interrupteurs EPOD qui connecte le module d'alimentation en énergie au domaine concerné de la puce 200, via les éléments de connexion intermédiaires 600 qui desservent ce domaine. Le module EPOD peut aussi isoler le module d'alimentation en énergie par rapport au domaine de la puce 200, notamment lorsque le fonctionnement des modules de ce domaine doit 15 être interrompu pendant une durée d'état de veille de l'ensemble de circuit. Pour cela, le module EPOD est aussi contrôlé par l'unité PRCMU. Autrement dit, l'un au moins des modules à fonctions numériques qui sont contenus dans la puce 200 est connecté à l'un des modules d'alimentation électrique contenus dans la puce 100 par l'intermédiaire d'un des modules EPOD, ce dernier étant 20 adapté pour connecter ou isoler électriquement le module à fonction numérique par rapport au module d'alimentation électrique, en fonction de signaux de commande qui sont produits par l'unité PRCMU. La figure 4 représente une telle architecture de l'alimentation en énergie électrique pour le domaine 211 de la puce numérique 200. Sur cette figure, le module SMPS d'alimentation 25 électrique à découpage est représenté en distinguant un étage de transistors de sortie, notés �OUTPUT TRANSISTORS�, et un étage de commande des transistors de sortie, noté �SMPS CONTROLLER�. Une telle architecture qui est adaptée pour varier la tension de sortie en modulant un rapport cyclique des transistors de sortie est supposée connue. Le condensateur C et 30 l'inductance L qui sont représentés constituent un diagramme électrique équivalent aux éléments de connexion intermédiaires 600 qui sont utilisés pour l'alimentation électrique de la puce 200. La figure 3 correspond à la figure 2 en utilisant un module SMPS qui 2945152 -14- est commun à plusieurs domaines ou plusieurs modules de la puce 200. Ainsi, l'unité PRCMU est connectée en sortie à au moins un module d'alimentation SMPS, ce dernier étant lui-même connecté en sortie à plusieurs modules à fonctions numériques distincts de la puce 200 par l'intermédiaire d'un module 5 EPOD à sorties multiples. En outre, sur les figures 2 et 3, les références 900 désignent des composants externes aux puces 100 et 200, qui sont disposés électriquement entre la sortie de chaque module SMPS et l'entrée du module EPOD qui est connectée à celui-ci. Ces composants externes 900 sont similaires à ceux des éléments de connexion intermédiaires 600. Ils sont 1 o constitués d'un condensateur et d'une inductance, dont les valeurs sont adaptées à la puissance que fournit le module SPMS. D'après le principe de fonctionnement de l'ensemble de circuit qui est proposé par l'invention, l'unité PRCMU est destinée à rester active pendant des durée d'état de veille de l'ensemble de circuit. Pour cela, elle est alimentée en 15 permanence par une source d'énergie électrique externe, telle qu'une batterie. Pendant les durées d'état de veille, les fonctionnements de certains des domaines 210, 211,... de la puce numérique 200 peuvent être interrompus. Leur alimentation en énergie électrique est alors aussi interrompue par l'ouverture des commutateurs des modules EPOD correspondants, qui est 20 commandée par l'unité PRCMU. Ainsi, des courants de fuite qui se produiraient dans la puce numérique 200 pendant l'état de veille sont évités, ce qui réduit la consommation totale d'énergie électrique par l'ensemble de circuit. L'unité PRCMU est située de préférence dans la puce hybride 100, pour faciliter le transport des signaux de commande qui sont produits par cette 25 unité à destination des modules d'alimentation en énergie électrique SMPS et/ou LDO et des modules EPOD notamment. Cette localisation de l'unité PRCMU dans la puce hybride MSIC est aussi avantageuse pour réduire les courants de fuite de cette unité, étant donné que l'unité PRCMU est active en permanence. 30 Selon un premier perfectionnement de l'invention, l'unité PRCMU peut être programmable, en utilisant un logiciel embarqué dans l'ensemble de circuit électronique. Elle est alors en elle-même un microprocesseur CPU (�Computer 2945152 -15- Processing Unit�). De cette façon, le fonctionnement de l'unité PRCMU peut être programmé en fonction de l'application de l'ensemble de circuit. Par exemple, elle peut activer certaines fonctions du circuit périodiquement pendant l'état de veille, par exemple pour surveiller une réception de signaux 5 extérieurs. Selon un deuxième perfectionnement de l'invention, l'un des modules d'alimentation qui sont contenus dans la puce hybride 100 peut être connecté à une partie du substrat de la puce numérique 200. De cette façon, une polarisation électrique peut être établie dans cette partie du substrat de la puce 10 200. Ainsi, une puce 200 qui est lente peut être accélérée par une polarisation directe du substrat, et une puce 200 qui est rapide peut être ralentie par une polarisation inverse afin d'en réduire les courants de fuite. Une telle polarisation peut aussi être avantageusement contrôlée par l'unité PRCMU. Dans ce but, l'unité PRCMU est reliée au module d'alimentation qui produit la polarisation, 15 pour transmettre à cette dernière un signal de commande approprié. A titre d'illustration sur les figures 2 et 3, la partie de substrat notée POLAR. SUBST. du domaine 210 est connectée à un module d'alimentation LDO de la puce 100. De cette façon, une dispersion statistique qui est présente entre des unités produites différentes d'ensembles de circuits, et qui est due à des 20 variations de fabrication, peut être en partie compensée. De plus, il est aussi possible de cette façon d'améliorer les performances de chaque unité produite de l'ensemble de circuit et d'en réduire la consommation de puissance électrique. Un troisième perfectionnement de l'invention est maintenant décrit pour 25 fournir une identification de la puce numérique. En effet, les normes de qualité imposent que chaque puce de circuit puisse être identifiée de façon unique, afin de retrouver des données de fabrication telles que la date de fabrication, un numéro de lot, un numéro de plaquette de silicium, la position de la puce sur la plaquette de silicium, un site de fabrication, etc. Usuellement, une telle 30 identification est réalisée en inscrivant définitivement ces données dans une mémoire OTP qui est contenue dans la puce. Or une telle inscription n'est pas possible dans la puce numérique 200 telle que celle-ci est proposée par l'invention, puisque la puce 200 ne contient pas d'élément de mémoire qui soit -16-adapté pour cela. Selon le troisième perfectionnement de l'invention, la puce numérique peut comprendre en outre un module d'identification, qui est désigné par TIDM pour �Trace IDentification Module� en anglais, et qui est dédié à l'identification de la puce numérique. Ce module TIDM comprend lui-même plusieurs cellules élémentaires d'identification, par exemple 32 cellules, qui incorporent chacune deux transistors appariés ayant une taille minimale pour le pas lithographique de la puce numérique. Chaque cellule élémentaire d'identification incorpore en outre un circuit de mesure qui est agencé pour produire une valeur binaire 1 o représentative d'un écart de fabrication (�mismatch�) entre les transistors appariés de cette cellule. Sur les figures 2 et 3, les cellules élémentaires d'identification sont désignées par MRC, pour �Mismatch Read Cell�. La valeur binaire qui est représentative de l'écart de fabrication entre les deux transistors appariés de chaque cellule MRC du module TIDM peut 15 être transmise à partir de la puce numérique 200 vers la puce hybride 100. Elle peut être stockée dans une unité de mémoire à écriture unique, ou OTP, qui est contenue dans la puce 100. La puce 100 peut alors être adaptée pour transmettre sur une interface de sortie de l'ensemble de circuit la valeur binaire qui est associée à chaque cellule MRC du module TIDM. Alternativement, la 20 valeur binaire qui est associée à chaque cellule MRC peut être lue à nouveau dans cette cellule MRC, à la suite d'une nouvelle interrogation adressée à l'ensemble de circuit. Selon un mode de réalisation particulier qui est proposé par l'invention pour au moins une des cellules MRC, les deux transistors appariés de cette 25 cellule sont intégrés dans un circuit amplificateur de tension à verrouillage, au sein de la puce numérique. La figure 5 est un diagramme électrique d'une telle cellule MRC. Le fonctionnement d'un circuit amplificateur de tension à verrouillage est supposé connu. Les transistors de la cellule sont numérotés mi à mil, CK désigne une ligne de distribution de signaux d'horloge à fronts 30 montants, et OUT indique la sortie du résultat de lecture sous forme d'un bit. Les deux transistors M7 et M8 sont réalisés avec des largeurs et des longueurs de grilles qui sont identiques, et minimales conformément au pas 2945152 -17- lithographique de la puce 200. L'écart de fabrication entre ces deux transistors M7 et M8 concerne l'un au moins des paramètres physiques de fabrication, tels que des concentrations de dopage, des concentrations d'impuretés, des défauts de gravure, etc. A l'inverse, les transistors M5 et M6 sont de taille 5 suffisamment grande par rapport au pas lithographique pour réduire l'influence de variations paramétriques involontaires qui résulteraient de leur fabrication. L'implantation des différents composants de la cellule MRC sur le substrat de la puce 200 est aussi choisie pour réduire des variations paramétriques systématiques qui pourraient occulter l'écart entre les transistors M7 et M8 sur lequel est basé l'identification de la puce. La puce numérique est alors agencée pour délivrer les valeurs binaires représentatives des écarts de fabrication des transistors M7 et M8 des cellules MRC, de préférence sous forme d'une séquence numérique qui est construite à partir de ces valeurs binaires. Par exemple, une valeur codée sur 32 bits peut être construite à partir des valeurs codées sur un bit qui sont lues individuellement dans les cellules MRC. Eventuellement, la puce numérique peut aussi être agencée de sorte que la séquence numérique corresponde à une combinaison de résultats qui sont obtenus successivement par des opérations répétées de lecture des écarts de fabrication. De cette façon, il est possible d'obtenir un résultat final de lecture du module TIDM qui soit reproductible et constant, même si l'écart de fabrication entre les transistors M7 et M8 d'une des cellules MRC est très faible et, pour cette raison, provoque des variations du résultat de chaque opération de lecture. Dans ce cas, il est aussi possible d'adjoindre à la valeur binaire qui est lue pour chaque cellule MRC une valeur complémentaire qui caractérise la stabilité de la valeur binaire qui est obtenue lors des opérations de lecture successives. Il est entendu que l'invention peut être adaptée par rapport aux modes de réalisation qui ont été décrits en détail ci-dessus, tout en conservant certains au moins des avantages qui ont été cités. Parmi ces avantages, les suivants sont tout particulièrement rappelés : - l'invention permet d'associer deux puces de circuit fabriquées avec des -18- pas lithographiques respectifs qui peuvent être différents ; - les deux puces du même ensemble de circuit peuvent être fabriquées sur des lignes de fabrication différentes, de façon à optimiser la charge de production de chaque ligne ; - les modules du circuit sont répartis entre les deux puces en fonction de leurs natures, ce qui permet de réduire la durée de développement qui est nécessaire pour atteindre un niveau de qualité fixé, et donc la durée avant la mise sur le marché de l'ensemble de circuit ; et - l'invention propose une architecture de l'ensemble de circuit qui réduit i o les pertes énergétiques causées par les courants de fuite présents dans la puce numérique. REVENDICATIONS1. Ensemble de circuit électronique composite comprenant deux puces de circuit intégré (100, 200) de type MOS ou CMOS et un boîtier de circuit intégré (300, 400), les deux puces de circuit étant disposées parallèlement l'une à l'autre à l'intérieur du boîtier et connectées électriquement l'une à l'autre par des éléments de connexion intermédiaires (600), caractérisé en ce que l'une des deux puces de circuit, dite puce numérique (200), contient des modules du circuit à fonctions numériques, notamment des opérateurs logiques combinatoires et/ou séquentiels, des mémoires mortes et/ou des mémoires statiques à accès aléatoire (SRAM), et l'autre puce de circuit, dite puce hybride (100), contient tous les modules du circuit à fonctions analogiques ou à fonctions hybrides numériques-analogiques, y compris des modules d'alimentation électrique à découpage ou linéaires, des modules d'interrupteurs, des modules de mémoire à écriture unique, des modules de génération d'horloges à verrouillage de phase, des convertisseurs analogiques/numériques et des convertisseurs numériques/analogiques, des modules d'entrée-sortie de signaux électriques, des modules d'interfaces physiques et/ou des modules de génération de nombres aléatoires, chaque module à fonction numérique contenu dans la puce numérique (200) étant connecté de façon à être alimenté par au moins l'un des modules d'alimentation électrique contenus dans la puce hybride (100), en fonction de signaux numériques représentatifs d'un écart entre une tension électrique réelle dudit module à fonction numérique et une tension d'alimentation cible pour ledit module à fonction numérique, produits par au moins un module de surveillance d'alimentation contenu dans la puce numérique et transmis à une unité de gestion d'alimentation, d'initialisation et d'horloge contenue dans l'ensemble de circuit, ladite unité de gestion d'alimentation, d'initialisation et d'horloge étant agencée pour rester active lorsque l'ensemble de circuit électronique est en état de veille. 2945152 - 20 - 2. Ensemble de circuit électronique selon la revendication 1, dans lequel l'unité de gestion d'alimentation, d'initialisation et d'horloge est contenue dans la puce hybride (100). 3. Ensemble de circuit électronique selon la revendication 1 ou 2, dans 5 lequel les deux puces possèdent des pas respectifs de motifs lithographiques, le pas de motifs lithographiques de la puce numérique (200) étant plus petit que le pas de motifs lithographiques de la puce hybride (100). 4. Ensemble de circuit électronique selon la revendication 3, dans lequel le pas de motifs lithographiques de la puce hybride (100) est 65 nm, et le 10 pas de motifs lithographiques de la puce numérique (200) est sélectionné parmi 45 nm, 40 nm, 32 nm, 28 nm, 22 nm, 20 nm et 16 nm. 5. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel la puce numérique (200) comprend une couche unique d'oxyde de grilles de transistors. 15 6. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel les deux puces possèdent des fréquences respectives de fonctionnement, la fréquence de fonctionnement de la puce numérique (200) étant supérieure à la fréquence de fonctionnement de la puce hybride (100). 20 7. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel au moins l'un des modules à fonctions numériques contenus dans la puce numérique (200) est connecté à l'un des modules d'alimentation électrique contenus dans la puce hybride (100) par l'intermédiaire d'un des modules d'interrupteurs adapté pour connecter ou 25 isoler électriquement ledit module à fonction numérique par rapport audit module d'alimentation électrique, en fonction de signaux de commande produits par l'unité de gestion d'alimentation, d'initialisation et d'horloge. 8. Ensemble de circuit électronique selon la revendication 7, dans lequel l'unité de gestion d'alimentation, d'initialisation et d'horloge est 30 connectée en sortie à au moins un module d'alimentation électrique à 2945152 - 21 - découpage, ledit module d'alimentation électrique à découpage étant lui-même connecté en sortie à plusieurs modules à fonctions numériques distincts de la puce numérique (200) par l'intermédiaire d'au moins un module d'interrupteurs à sorties multiples, de sorte que ledit module d'alimentation électrique à 5 découpage est commun aux dits modules numériques. 9. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel l'unité de gestion d'alimentation, d'initialisation et d'horloge est programmable par un logiciel embarqué dans ledit ensemble de circuit électronique. 10 10. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel au moins un des modules de surveillance d'alimentation contenus dans la puce numérique (200) comprend un oscillateur commandé en tension, connecté pour recevoir en entrée au moins une tension représentative de tensions électriques d'alimentation 15 positive et de masse existant aux bornes de transistors d'un des modules à fonctions numériques, et est adapté pour produire des signaux représentatifs desdites tensions existant aux bornes des transistors sous forme de séquences de valeurs numériques représentatives d'une valeur de fréquence de l'oscillateur commandé en tension. 20 11. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel l'un des modules d'alimentation contenus dans la puce hybride (100) est connecté à une partie d'un substrat de la puce numérique (200), de façon à établir une polarisation électrique de ladite partie de substrat. 25 12. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, comprenant en outre des modules de protection contre des décharges électrostatiques associés aux éléments de connexion (600) intermédiaires entre les deux puces de circuit, chacun des dits éléments de connexion intermédiaires entre les deux puces de circuit étant associé à un 30 des dits modules de protection contre les décharges électrostatiques contenu 2945152 - 22 - dans la puce hybride (100) et à un autre des dits modules de protection contre les décharges électrostatiques contenu dans la puce numérique (200). 13. Ensemble de circuit électronique selon la revendication 12, comprenant en outre des modules supplémentaires de protection contre les 5 décharges électrostatiques associés aux modules d'entrée-sortie de signaux électriques contenus dans la puce hybride (100), chacun desdits modules supplémentaires de protection contre les décharges électrostatiques ayant une surface plus grande que chacun des modules de protection contre les décharges électrostatiques de la puce hybride associés aux éléments de 1 o connexion (600) intermédiaires entre les deux puces de circuit. 14. Ensemble de circuit électronique selon l'une quelconque des revendications précédentes, dans lequel la puce numérique (200) comprend en outre un module d'identification de ladite puce numérique, ledit module d'identification comprenant lui-même plusieurs cellules élémentaires 15 d'identification, chaque cellule élémentaire d'identification incorporant deux transistors appariés ayant une taille minimale pour un pas de motifs lithographiques de ladite puce numérique, et incorporant en outre un circuit de mesure agencé pour produire une valeur binaire représentative d'un écart de fabrication entre lesdits transistors appariés. 20 15. Ensemble de circuit électronique selon la revendication 14, agencé pour transmettre la valeur binaire représentative de l'écart de fabrication entre les deux transistors appariés de chaque cellule élémentaire d'identification du module d'identification, à partir de la puce numérique (200) vers la puce hybride (100). 25 16. Ensemble de circuit électronique selon la revendication 15, dans lequel la puce hybride (100) comprend une unité de mémoire à écriture unique connectée pour stocker la valeur binaire représentative de l'écart de fabrication entre les transistors appariés de chaque cellule élémentaire d'identification du module d'identification. 2945152 - 23 - 17. Ensemble de circuit électronique selon la revendication 15 ou 16, dans lequel la puce hybride (100) est adaptée pour transmettre sur une interface de sortie de l'ensemble de circuit électronique la valeur binaire représentative de l'écart de fabrication entre les transistors appariés de chaque 5 cellule élémentaire d'identification du module d'identification. 18. Ensemble de circuit électronique selon l'une quelconque des revendications 14 à 17, dans lequel les deux transistors appariés d'au moins une des cellules élémentaires d'identification sont intégrés dans un circuit amplificateur de tension à verrouillage, au sein de la puce numérique (200). 10 19. Ensemble de circuit électronique selon l'une quelconque des revendications 14 à 18, dans lequel la puce numérique (200) est agencée pour délivrer les valeurs binaires représentatives des écarts de fabrication entre les transistors appariés, respectivement pour les cellules élémentaires d'identification du module d'identification, sous forme d'une séquence 15 numérique construite à partir des dites valeurs binaires. 20. Ensemble de circuit électronique selon la revendication 19, dans lequel la puce numérique (200) est agencée de sorte que la séquence numérique représentative des écarts de fabrication entre les transistors appariés des cellules élémentaires d'identification du module d'identification 20 corresponde à une combinaison de résultats obtenus successivement pour des opérations répétées de lecture desdits écarts de fabrication.