FR 2939950 A1 20100618 FR 0806998 A 20081212 PROCEDE DE COMMANDE DES PIXELS D'UN CAPTEUR D'IMAGE A GRANDE DYNAMIQUE L'invention concerne les capteurs d'image électronique et plus particulièrement ceux qui fonctionnent à partir de pixels actifs en technologie MOS. Plus précisément, l'invention concerne un procédé de commande des différents transistors qui constituent les pixels. Les pixels actifs comprennent en général une photodiode et trois, quatre ou cinq transistors MOS permettant de contrôler la lecture des charges générées par la lumière dans la photodiode. Les pixels à trois transistors fonctionnent en transférant directement sur un conducteur de colonne le potentiel de la photodiode, potentiel qui varie en fonction de ~o l'éclairement et du temps d'intégration de la lumière. Les pixels à quatre transistors fonctionnent en transférant d'abord de la photodiode vers un noeud de stockage capacitif les charges générées par la lumière, puis en reportant sur un conducteur de colonne le potentiel du noeud de stockage ; un des transistors sert à réinitialiser le potentiel du noeud de stockage avant 15 le transfert de charges de la photodiode vers le noeud de stockage. Les pixels à cinq transistors comportent en outre un transistor de réinitialisation du potentiel de la photodiode. On s'intéresse ici plus particulièrement aux pixels à cinq transistors dont la structure est rappelée à la figure 1. Un tel pixel comporte 20 une photodiode PD, un noeud de stockage capacitif ND (représenté par un simple point sur la figure 1, et réalisé en pratique par une petite diffusion de type N dans un substrat de type P), un transistor de transfert de charges Ti entre la cathode de la photodiode et le noeud de stockage, un transistor T2 de réinitialisation du potentiel du noeud de stockage, un transistor T3 de 25 réinitialisation du potentiel de la cathode de la photodiode, un transistor suiveur T4, un transistor de sélection de ligne T5. La photodiode est en général constituée par une diffusion de type N dans un substrat P, mais cette diffusion est de préférence recouverte d'une région superficielle P+ reliée à la masse, ce qui permet de mieux fixer son 30 potentiel lorsqu'elle est réinitialisée. Le transistor de transfert T1 est en réalité une simple grille isolée G1, au-dessus d'une zone semiconductrice de type P localisée entre la photodiode et le noeud de stockage. Cette grille est commandée par un signal de transfert TG. Le transistor T2 de réinitialisation du noeud de stockage est également une simple grille isolée G2 au-dessus de l'espace séparant le noeud de stockage (qui forme la source du transistor) et un drain de type N relié à un potentiel de réinitialisation VRS (qui, dans l'art antérieur, est souvent le potentiel d'alimentation Vdd). La grille G2 est commandée par un signal de commande de réinitialisation RST. Le transistor T3 de réinitialisation de la photodiode est relié entre la cathode de la photodiode et un potentiel d'alimentation Vdd. Sa grille G3 est commandée par un signal de réinitialisation globale GR. Le transistor suiveur T4 a son drain relié à un potentiel de référence qui peut être l'alimentation Vdd, sa source reliée au transistor de sélection de ligne T5, et sa grille reliée au noeud de stockage ND. Enfin, le transistor de sélection de ligne T5 a sa grille reliée à un conducteur de sélection de ligne LS qui relie tous les transistors de sélection de ligne d'une même ligne de pixels ; cette ligne est commandée par un signal de sélection de ligne SEL propre à cette ligne ; le drain de T5 est relié à la source du transistor suiveur et sa source est reliée à un conducteur de colonne CC commun à tous les pixels d'une même colonne de pixels. Ce conducteur de colonne est relié à un circuit de lecture non représenté, au pied de la colonne. Le fonctionnement habituel d'une matrice comprenant de tels pixels à cinq transistors est le suivant. II est décrit en référence au chronogramme de la figure 2. Un créneau temporel GR (pour "global reset", réinitialisation globale) est appliqué à la grille du transistor T3. Sa durée dépend du temps d'intégration désiré pour une image. En effet, tant que ce créneau est actif il empêche toute intégration de charges dans la photodiode. Le temps d'intégration Ti démarre lorsque ce créneau se termine (temps to). A la fin de la durée Ti un créneau TG est appliqué à la grille du transistor de transfert Ti. Ce créneau autorise le déversement dans le noeud de stockage ND de toutes les charges accumulées dans la photodiode. La fin de ce créneau, commun à toute la matrice, marque la fin du temps d'intégration Ti pour toute la matrice. Le transistor de sélection de ligne T5 est alors rendu conducteur par un créneau de sélection de ligne SEL (ligne par ligne) appliqué à la ligne LS. Seul le créneau SEL pour la première ligne de la matrice est représenté. Les créneaux pour les autres lignes suivent, sans se chevaucher. Pendant tout le créneau SEL, le potentiel présent sur le noeud de stockage ND des transistors de la ligne est reporté par le transistor suiveur T4 sur le conducteur de colonne CC et est lu par un circuit de lecture respectif associé à chaque colonne. Pendant le créneau SEL pour une ligne déterminée, un créneau de commande SHS est appliqué dans le circuit de lecture (non représenté) au pied de la colonne de pixels, pour prendre un premier échantillon du potentiel présent sur le conducteur de colonne. Ce potentiel dépend de la quantité de charges résultant de l'éclairement du pixel pendant la durée d'intégration Ti. Puis, toujours pendant le même créneau SEL, un créneau RSTL est appliqué aux grilles G2 des transistors T2 de tous les pixels de la ligne sélectionnée. Le potentiel du noeud de stockage est réinitialisé à une valeur dictée par la valeur VRS appliquée au drain des transistors T2. Enfin, toujours pendant le même créneau SEL, un créneau SHR est appliqué au circuit de lecture pour prendre un deuxième échantillon du potentiel du conducteur de colonne. Un convertisseur analogique-numérique convertit la différence entre les deux échantillons. Le convertisseur est spécifique à chaque colonne ou bien unique pour toutes les colonnes. On souhaite que le capteur enregistre des images ayant la plus grande dynamique possible, c'est-à-dire qu'on veut des pixels aussi sensibles que possible pour prendre des images avec peu de lumière, mais des pixels capables aussi de recevoir des images très lumineuses sans saturation. Plusieurs solutions ont été recherchées pour obtenir une grande dynamique. Une solution consiste à utiliser une capture successive de plusieurs images avec des temps d'intégration différents. Si le signal fourni par un pixel ayant subi un temps d'intégration long est saturé, il est remplacé par un signal du même pixel, ayant subi un temps d'intégration court. Cela suppose de prendre plusieurs images successives et le temps d'acquisition globale est long. De plus il faut traiter les images pixel par pixel pour choisir le signal le mieux adapté pour chacun avant de passer à une image suivante. Une autre solution consiste à avoir une matrice mixte avec des petits pixels et des grands pixels. Les petits pixels, moins sensibles, servent s'il y a beaucoup de lumière. Il faut un traitement adapté complexe et on réduit la résolution globale de la matrice. Une autre solution encore consiste à mesurer le temps que met un pixel pour arriver à saturation pour en déduire une information sur le niveau de lumière en présence d'éclairements saturants. Cela suppose des pixels plus complexes. Des solutions avec des pixels à fonction logarithmique ou linéaire- logarithmique ou à variation de pente de la courbe de réponse ont par ailleurs été proposées pour des pixels à trois transistors. Elles reposent sur une variation du potentiel de la grille du transistor de réinitialisation de la photodiode. Ces solutions sont sensibles à des dispersions technologiques : dispersion de tensions de seuil des transistors des différents pixels et dispersion du potentiel à vide de la photodiode après réinitialisation. L'invention a pour but de proposer un procédé de commande des transistors d'un pixel actif à cinq transistors, qui permet une grande dynamique tout en réduisant les erreurs de conversion lumière/tension dues aux dispersions technologiques et notamment aux dispersions de tension de seuil des transistors de réinitialisation. Selon l'invention, on propose un procédé de commande des pixels d'une matrice de capture d'image dont les pixels comprennent une photodiode, un transistor de réinitialisation du potentiel de la photodiode, un noeud de stockage capacitif pour stocker les charges générées dans la photodiode après une phase d'intégration, un transistor de transfert pour autoriser ou interdire le transfert de charges entre la photodiode et le noeud de stockage, un transistor de réinitialisation du potentiel du noeud de stockage, un transistor suiveur pour reporter sur un conducteur de colonne le potentiel du noeud de stockage, et un transistor de sélection de ligne pour autoriser la connexion entre le transistor suiveur et le conducteur de colonne. Le procédé de commande est caractérisé en ce qu'il comporte les opérations successives suivantes pour un pixel donné de la matrice : - a) commande de mise en conduction du transistor de 35 réinitialisation de la photodiode pour tous les pixels simultanément, la fin de cette commande déterminant le début (to) d'une première durée d'intégration de charges, - b) commande de mise en conduction brève du transistor de réinitialisation du noeud de stockage, par application d'un premier potentiel de grille sur la grille de ce transistor, le potentiel appliqué au drain de ce transistor prenant une première valeur puis une deuxième valeur supérieure à la première pendant cette mise en conduction, - c) commande de mise en conduction du transistor de transfert, cette mise en conduction vidant, de la photodiode vers le noeud de stockage, ~o les charges générées dans la photodiode pendant la première durée d'intégration, cette première durée se terminant à la fin de cette mise en conduction, - d) commande de mise en conduction brève du transistor de réinitialisation du noeud de stockage, par application d'un deuxième potentiel 15 de grille, inférieur au premier potentiel de grille, sur la grille de ce transistor, - e) commande de mise en conduction du transistor de transfert, cette mise en conduction vidant, de la photodiode vers le noeud de stockage, les charges générées dans la photodiode pendant une deuxième durée d'intégration commençant à la fin de l'étape c et se terminant à la fin de cette 20 mise en conduction, - f) mise en conduction des transistors de sélection de ligne d'une ligne de pixels, cette mise en conduction durant jusqu'à l'étape i qui suit, incluse, - g) premier échantillonnage du potentiel du conducteur de 25 colonne, - h) commande de mise en conduction du transistor de réinitialisation du noeud de stockage pour tous les transistors de la ligne sélectionnée, par application du premier potentiel de grille sur la grille de ce transistor, le potentiel appliqué au drain du transistor prenant 30 successivement la première puis la deuxième valeur pendant cette mise en conduction, i) deuxième échantillonnage du potentiel du conducteur de colonne. La durée de l'étape b est de préférence égale à la durée de l'étape h. La durée pendant laquelle le potentiel de drain du transistor de réinitialisation du noeud de stockage prend la deuxième valeur est de préférence la même à l'étape b et à l'étape h. Dans l'étape b la deuxième valeur de potentiel de drain est de préférence égale au premier potentiel de grille. On notera que l'étape e peut s'étendre sur presque toute la durée de la deuxième intégration, sans cependant démarrer avant la fin de l'étape d. Une réinitialisation de la photodiode par mise en conduction du transistor de réinitialisation de la photodiode peut se faire en outre entre les étapes c et e, de préférence immédiatement après l'étape c ; et encore entre les étapes e et g, de préférence immédiatement après l'étape e ; et encore pendant les étapes g, h et i. Les opérations définies aux étapes f, g, h, i sont répétées autant de fois qu'il y a de lignes, avant de procéder à un nouveau cycle d'intégration de charges. Une nouvelle étape a peut commencer après l'étape e, ou bien après l'étape f correspondant à la dernière ligne de la matrice. Dans ce qui précède on a considéré qu'il y avait deux durées d'intégration, mais on peut envisager aussi qu'il y ait une troisième durée d'intégration qui s'exécute, vis-à-vis de la deuxième intégration, exactement comme la deuxième intégration s'exécute vis-à-vis de la première, et qui utilise un troisième potentiel de grille du transistor de réinitialisation du noeud de stockage, plus petit que le deuxième. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1, déjà décrite, représente la constitution classique d'un pixel actif CMOS à cinq transistors ; - la figure 2, déjà décrite, représente le chronogramme classique de fonctionnement du pixel de la figure 1 ; - la figure 3 représente le chronogramme de fonctionnement dans 35 le procédé selon l'invention ; - la figure 4 représente des courbes de réponse du pixel en fonction de l'éclairement. Dans ce qui suit, on considérera que les transistors MOS sont des NMOS et que les sens de potentiels sont donc établis en considérant ce choix. Un choix de transistors PMOS pourrait être fait et les potentiels seraient alors établis dans un sens contraire. On considère que le capteur d'image comprend une matrice de pixels au sens large, la matrice étant organisée en lignes et colonnes mais pouvant très bien n'avoir qu'une seule ligne. La représentation des niveaux de potentiel des créneaux sur la figure 3 est arbitraire : les créneaux représentés sur les lignes de chronogrammes GR, TG, SHS, SHR, SEL peuvent très bien avoir tous une amplitude égale au potentiel d'alimentation Vdd. Les potentiels des chronogrammes RST et VRS seront détaillés plus loin et varient au cours d'un cycle. Le procédé selon l'invention peut être appliqué à un pixel à cinq transistors semblable à celui de la figure 1. Un créneau temporel de réinitialisation globale GR est appliqué à la grille du transistor T3. Ce créneau agit pour vider vers le potentiel d'alimentation Vdd les charges stockées dans la photodiode PD. Tant que dure ce créneau, l'intégration de charges dans la photodiode est empêchée. Ce créneau est appliqué à tous les pixels de la matrice simultanément. La photodiode intègre des charges dès la fin de ce créneau et jusqu'à la fin d'un cycle d'intégration de charges, c'est-à-dire jusqu'à l'apparition d'un nouveau créneau de réinitialisation globale. Le créneau GR se termine à un instant to qui définit le début de l'intégration des charges engendrées dans le pixel par la lumière et recueillies par la photodiode. La durée totale d'intégration de charges sera une durée Ti, et cette durée Ti est divisée en une première durée d'intégration Tia suivie par une deuxième durée d'intégration Tib, soit Ti = Ti, + Tib On montrera plus loin que la durée totale pourrait être divisée également en trois durées partielles (ou même, en théorie, plus de trois 35 durées bien que cela ait peu d'intérêt). La fin de la première durée d'intégration Tia est définie par le front descendant d'un premier créneau temporel court TGa appliqué à la grille du transistor de transfert T1. Mais avant le début de ce créneau TGa, on applique selon l'invention un premier créneau court de réinitialisation RSTa à la grille du transistor T2. Le niveau de potentiel de ce créneau RSTa est un premier potentiel de grille Vgrsta. De plus, pendant la présence de ce créneau RSTa, on s'arrange pour faire varier le potentiel VRS présent sur le drain du transistor T2 de telle manière que ce potentiel prenne une première valeur VRS1 au début du créneau RSTa et une deuxième valeur VRS2, plus grande que VRS1, à la fin du créneau. Par exemple, le potentiel de drain varie de VRS1 à VRS2 au milieu du créneau. La durée pendant laquelle le potentiel VRS2 est appliquée à la grille est de préférence très bien contrôlée car elle influence le niveau de potentiel que va prendre le noeud de stockage au cours de cette phase de réinitialisation. VRS1 est de préférence inférieur d'environ une tension de seuil (0,6 à 0,7 volts) au potentiel Vgrsta. Le potentiel VRS2 à la fin du créneau est de préférence égal au potentiel Vgrsta appliqué à la grille pendant le créneau RSTa. Dans un exemple, le potentiel VRS2 est égal au potentiel d'alimentation Vdd, et le potentiel Vgrsta appliqué à la grille est aussi égal à Vdd. Une valeur de Vdd égale à 3,3 volts peut typiquement être choisie pour VRS2 et Vgrsta, et une valeur de 2,6 volts pour VRS1, soit VRS1 inférieure d'environ 0,6 à 0,7 volt à VRS2. Le moment où se produit le créneau court RSTa n'est pas critique. 25 Il se produit de préférence vers la fin de la durée d'intégration Tia mais en tout cas avant le début du créneau TGa. Pour résumer ce qui précède, le procédé de commande comprend donc tout d'abord les opérations suivantes, dans l'ordre : - a) commande de mise en conduction du transistor T3 par le créneau 30 GR, - b) ultérieurement, et pendant l'intégration de charges dans la photodiode, commande de mise en conduction brève du transistor T2 pendant le créneau RSTa en appliquant à la grille de T2 un premier potentiel de grille Vgrsta pendant que le drain de T2 prend successivement une première valeur VRS1 puis une deuxième valeur VRS2 supérieure à la première, - c) commande de mise en conduction brève du transistor de transfert T1 après la fin du créneau RSTa, pendant un créneau TGa, la fin de la première durée d'intégration Tia étant définie par la fin du créneau TGa. On reviendra plus loin sur la phase b. Pendant la phase c, les charges de la photodiode se déversent dans le noeud de stockage ND. L'accumulation de charges dans la photodiode ne s'interrompt pas pendant ~o le créneau TGa et continue ensuite pendant la deuxième durée d'intégration Tib. La fin de la deuxième durée d'intégration Tib est définie par le front descendant d'un deuxième créneau temporel court TGb appliqué à la grille du transistor de transfert T1. 15 Mais avant le début de ce créneau TGb on applique un deuxième créneau court de réinitialisation RSTb à la grille du transistor T2. Le niveau de potentiel de ce créneau RSTb est un deuxième potentiel de grille Vgrstb, plus faible que le premier potentiel de grille Vgrsta. Typiquement, Vgrstb est de 20 à 40% plus faible que Vgrsta, de préférence environ 30%. Le réglage 20 de la valeur de cette tension détermine, comme on le verra, le réglage de l'abscisse d'un point de changement de pente de la courbe de réponse du pixel en fonction de l'éclairement. A titre d'exemple, Vgrstb est 2,2 volt pour Vgrsta égal à 3,3 volts mais pourrait être compris entre 1 volt et 3volts. Le potentiel VRS présent sur le drain du transistor T2 reste égal à VRS2 25 pendant ce deuxième créneau de réinitialisation. Pour résumer ce qui précède, la suite du procédé de commande comprend donc, après les opérations a, b, c, les opérations suivantes, dans l'ordre : 30 - d) commande de mise en conduction brève du transistor T2 pendant le créneau RSTb en appliquant à la grille de T2 un deuxième potentiel de grille Vgrstb plus petit que Vgrsta ; le drain de T2 garde en principe la valeur VRS2, - e) commande de mise en conduction brève du transistor de transfert 35 T1 après la fin du créneau RSTb, pendant un créneau TGb, la fin de la deuxième durée d'intégration Tib étant définie par la fin du créneau TGb ; les charges accumulées par la photodiode pendant la deuxième durée d'intégration Tib se déversent dans le noeud de stockage ND. La phase e est donc un deuxième déversement de charges de la photodiode vers le noeud de stockage et il n'y a pas de lecture de charges entre le premier déversement (phase c) et le deuxième (phase e). Les créneaux RSTa, RSTb, TGa, TGb, sont communs à tous les pixels de la matrice. Les débuts et fins des durées Tia et Tib sont donc les mêmes pour tous les pixels. On pourrait répéter les phases d et e une autre fois, voire plusieurs, pour définir au moins une troisième durée d'intégration, terminée par un troisième déversement sans lecture de charges entre les différents déversements successifs. La réinitialisation du noeud de stockage ND se fait à chaque fois avant un créneau de transfert qui termine la durée d'intégration partielle correspondante. Le potentiel Vgrst appliqué à la grille du transistor T2 diminue à chaque nouvelle réinitialisation. Le potentiel de drain ne change pas (VRS2). La lecture des charges accumulées dans le noeud de stockage après le dernier de ces différents déversements se fait ligne de pixels par ligne de pixels. Revenant au chronogramme de la figure 3, avec deux déversements seulement, un créneau de sélection SEL est appliqué à la première ligne de pixels, puis un créneau à la deuxième ligne, etc. Toutes les lignes sont lues successivement avant de recommencer un cycle d'intégration de charges. Seule la lecture de la première ligne est représentée sur le chronogramme de la figure 3. Le créneau GR de réinitialisation globale de la photodiode peut recommencer pendant la lecture des lignes (après le dernier créneau de transfert, ici TGb) ou après la lecture de la dernière ligne. De toutes façons c'est la fin de ce créneau qui détermine une nouvelle intégration de charges et la lecture de la dernière ligne doit être terminée avant la fin du nouveau créneau GR. Le créneau SEL est appliqué à la grille de tous les transistors de sélection T5 des pixels de la ligne considérée. Pendant ce créneau, le potentiel présent sur le noeud de stockage ND est reporté par le transistor T4 sur le conducteur de colonne qui relie tous les pixels d'une même colonne. L'application du créneau SEL représente l'opération f du procédé de commande, et elle vient après les étapes a, b, c, d, e. Comme on le verra, l'opération f recouvre une durée englobant les étapes g, h, i qu'on va maintenant décrire. L'étape f, avec les opérations g, h, i est renouvelée autant de fois qu'il y a de lignes dans la matrice. Pour lire les charges stockées dans le noeud de stockage pour une ligne déterminée, on effectue les trois opérations successives suivantes pendant le créneau SEL correspondant à cette ligne, et on répète ces opérations pour chaque ligne ; les opérations se font simultanément pour toutes les colonnes de pixels de la matrice : - g) établissement d'un créneau court SHS commandant le stockage d'un premier échantillon du potentiel présent à cet instant sur le conducteur de colonne ; ce potentiel représente directement une quantité de charges accumulées dans le noeud de stockage après les déversements successifs ; le créneau SHS est appliqué à un échantillonneur-bloqueur situé au pied de la colonne ; - h) après le créneau court SHS, réinitialisation du potentiel du noeud de stockage, par un nouveau créneau court RSTL appliqué à la grille du transistor T2 (mais seulement pour les pixels de la ligne en cours de lecture) ; les conditions de réinitialisation sont les mêmes que celles du créneau RSTa qui précède le premier déversement de charges de la phase b ; la réinitialisation se fait donc avec un potentiel de drain de T2 qui passe de sa première valeur VRS1 à sa deuxième valeur VRS2 pendant le créneau RSTL ; cela suppose bien sûr que le potentiel de drain soit revenu au potentiel VRS1 avant le début du créneau RSTL ; pendant le créneau RSTL, le potentiel de colonne est ramené à une valeur initiale qui dépend de la valeur VRS2 mais aussi de la durée de la portion de créneau RSTL pendant laquelle le potentiel de drain de T2 est au niveau VRS2 ; cette durée est de préférence rigoureusement la même que pendant le premier créneau de réinitialisation RSTa ; - i) après le créneau court RSTL, établissement d'un créneau court SHR commandant le stockage d'un deuxième échantillon du potentiel présent à cet instant sur le conducteur de colonne ; ce potentiel représente directement la valeur de réinitialisation du potentiel du noeud de stockage. Le circuit de lecture en pied de colonne détermine la différence entre les échantillons prélevés pendant la phase SHS et la phase SHR. Le créneau de sélection de ligne SEL ne s'interrompt qu'après la phase i correspondant à cette ligne, et un créneau correspondant à une autre ligne peut être appliqué. On va maintenant expliquer pourquoi une grande dynamique 15 d'exposition peut être obtenue avec ce procédé de commande. Dans la phase a, la photodiode ne peut pas intégrer de charges générées par la lumière, celles-ci s'écoulant vers le potentiel d'alimentation haut Vdd à travers le transistor T3. L'intégration de charges dans la photodiode se produit à partir de la fin du créneau GR et dure jusqu'à un 20 nouveau créneau GR. Dans la phase b, on rend conducteur le transistor T2 pour la réinitialisation du potentiel du noeud de stockage. La barrière de potentiel créée par le transistor T2 entre le noeud de stockage et la tension d'alimentation Vdd s'abaisse d'autant plus que la grille du transistor T2 est 25 maintenue à un potentiel positif élevé. Le potentiel choisi ici (Vgrsta) est suffisant pour que toutes les charges éventuellement présentes dans le noeud de stockage se vident vers l'alimentation Vdd, c'est-à-dire qu'il n'y a pas du tout de barrière de potentiel entre le noeud de stockage et l'alimentation Vdd. 30 Après la phase b, une barrière de potentiel est rétablie et le noeud de stockage est isolé du fait de l'état bloqué des transistors T1 et T2. Pendant la phase c, à la fin de la première période d'intégration Tia, les charges de la photodiode sont vidées dans le noeud de stockage. Pendant la phase d, le noeud de stockage est à nouveau 35 réinitialisé en abaissant la barrière de potentiel créée par la grille du transistor T2. Mais cette fois on ne l'abaisse pas autant qu'il faudrait pour vider le noeud de stockage de toutes ses charges. Au contraire, on porte la grille du transistor T2 à un potentiel Vgrstb tel qu'une barrière de potentiel subsiste et puisse maintenir une certaine quantité de charges au plus égale à QO dans le noeud de stockage. Cette quantité QO est d'autant plus forte que le potentiel Vgrstb est plus faible. De deux choses l'une : - ou bien l'éclairement E de la photodiode dans la première période d'intégration était assez faible, aboutissant à une quantité de 1 o charges photogénérées Qa inférieure ou égale à la quantité de charges Q0, - ou bien l'éclairement E était plus fort, supérieur à un seuil EO qui produit au bout du temps Tia la quantité de charges Q0. Dans le premier cas, la quantité de charge Qa reste dans le noeud 15 de stockage à la fin de la deuxième réinitialisation car elle est piégée par la barrière de potentiel qui subsiste ; cette quantité Qa est proportionnelle à l'éclairement E et à la durée Tia ; la barrière de potentiel sous le transistor T2 est ensuite à nouveau relevée pour isoler le noeud de stockage. L'intégration de charges se poursuit pendant la période Tib et produit une charge Qb 20 proportionnelle à l'éclairement E et à la durée Tib ; pendant la phase e, les charges de la photodiode sont à nouveau vidées dans le noeud de stockage et s'ajoutent aux précédentes ; à la fin de la durée Tib, le noeud de stockage contient une charge Qa + Qb proportionnelle à l'éclairement E et à la durée totale Tia+Tib ; cette quantité est lue pendant les phases f, g, h i. 25 II en résulte que lorsque l'éclairement E est inférieur au seuil E0, la charge stockée dans le pixel, et donc le signal de sortie du pixel, est proportionnel à l'éclairement E et à la durée Tia + Tib. La courbe de réponse de la charge totale Q = Qa + Qb en fonction de l'éclairement, représentée à la figure 4, possède une première partie (pour E Quel que soit le nombre de réinitialisations, on s'est aperçu qu'il 15 était particulièrement important - de faire la première réinitialisation du noeud de stockage (par le créneau RSTa) en deux étapes successives telles que dans la première étape la tension de drain du transistor T2 soit inférieure d'au moins 0,6 à 0,7 volts à la tension de grille appliquée au même 20 moment (qui est en pratique la valeur maximale Vdd), et dans la deuxième étape la tension de drain soit portée à un potentiel plus élevé qui est égal à cette tension de grille ; - et de faire la réinitialisation RSTL pendant la lecture exactement de la même manière. 25 C'est ce qui permet de faire en sorte que le potentiel pris par le noeud de stockage pendant ces deux réinitialisations soit exactement le même (et donc éliminé lors de la lecture par différence des échantillons de potentiel), et de faire en sorte que ce potentiel de réinitialisation prenne en compte la valeur de la tension de seuil du transistor T2, évitant ainsi une 30 dispersion de lecture de signal entre les pixels qui serait due à une dispersion des tensions de seuil des transistors T2 des différents pixels. Dans ce qui précède on a considéré que la réinitialisation de la photodiode se faisait uniquement en début de cycle et ne recommençait pas avant la fin de la lecture de toutes les lignes de la matrice. Cependant, on peut prévoir aussi les dispositions suivantes : - brève réinitialisation de la photodiode après la fin du créneau TGa ; - brève réinitialisation de la photodiode après la fin du créneau TGb ; - nouveau créneau de réinitialisation (pour définir un nouveau cycle d'intégration et lecture) commençant avant ou pendant la lecture des lignes mais bien entendu après le dernier créneau de transfert de charges (TGb) précédant la lecture. De plus, un créneau de transfert de charge de la photodiode vers le noeud de stockage peut s'étendre sur toute la durée séparant un créneau de réinitialisation (RSTb par exemple) et la fin de la durée d'intégration correspondante (Tib), à la condition que ce créneau de transfert ne commence pas avant la fin du créneau de réinitialisation. REVENDICATIONS1. Procédé de commande des pixels d'une matrice de capture d'image dont les pixels comprennent une photodiode (PD), un transistor (T3) de réinitialisation du potentiel de la photodiode, un noeud de stockage capacitif (ND) pour stocker les charges générées dans la photodiode après une phase d'intégration, un transistor de transfert (T1) pour autoriser ou interdire le transfert de charges entre la photodiode et le noeud de stockage, un transistor (T2) de réinitialisation du potentiel du noeud de stockage, un transistor suiveur (T4) pour reporter sur un conducteur de colonne (CC) le potentiel du noeud de stockage, et un transistor (T5) de sélection de ligne pour autoriser la connexion entre le transistor suiveur et le conducteur de colonne, caractérisé en ce qu'il comporte les opérations successives suivantes pour un pixel donné de la matrice : - a) commande de mise en conduction du transistor (T3) de réinitialisation de la photodiode pour tous les pixels simultanément, la fin de cette commande déterminant le début (to) d'une première durée (Tia) d'intégration de charges, - b) commande de mise en conduction brève du transistor (T2) de réinitialisation du noeud de stockage, par application d'un premier potentiel de grille (Vgrsta) sur la grille de ce transistor, le potentiel appliqué au drain de ce transistor prenant une première valeur (VRS1) puis une deuxième valeur (VRS2) supérieure à la première pendant cette mise en conduction, - c) commande de mise en conduction du transistor de transfert (T1), cette mise en conduction vidant, de la photodiode vers le noeud de stockage, les charges générées dans la photodiode pendant la première durée d'intégration, cette première durée se terminant à la fin de cette mise en conduction, - d) commande de mise en conduction brève du transistor (T2) de réinitialisation du noeud de stockage, par application d'un deuxième potentiel de grille (Vgrstb), inférieur au premier potentiel de grille (Vgrsta), sur la grille 30 de ce transistor, - e) commande de mise en conduction du transistor de transfert (T1), cette mise en conduction vidant, de la photodiode vers le noeud destockage, les charges générées dans la photodiode pendant une deuxième durée d'intégration (Tib) commençant à la fin de l'étape c et se terminant à la fin de cette mise en conduction, - f) mise en conduction des transistors (T5) de sélection de ligne 5 d'une ligne de pixels, cette mise en conduction durant jusqu'à l'étape i qui suit, incluse, - g) premier échantillonnage (SHS) du potentiel du conducteur de colonne (CC), - h) commande de mise en conduction du transistor (T2) de 10 réinitialisation du noeud de stockage pour tous les transistors de la ligne sélectionnée, par application du premier potentiel de grille Vgrsta) sur la grille de ce transistor, le potentiel appliqué au drain du transistor prenant successivement la première valeur (VRS1) puis la deuxième valeur (VRS2) pendant cette mise en conduction, 15 i) deuxième échantillonnage (SHR) du potentiel du conducteur de colonne. 2. Procédé selon la revendication 1, caractérisé en ce que la durée de l'étape b est égale à la durée de l'étape h. 3. Procédé selon la revendication 2, caractérisé en ce que la durée pendant laquelle le potentiel de drain du transistor de réinitialisation du noeud de stockage prend la deuxième valeur VRS2 est de préférence la même à l'étape b et à l'étape h. 4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que dans l'étape b la deuxième valeur de potentiel de drain est égale au premier potentiel de grille. 30 5. Procédé selon l'une des revendications 1 à 4, caractérisé en ce qu'une étape d' et une étape e' sont ajoutées entre l'étape e et l'étape f, - d') commande de mise en conduction brève du transistor (T2) de réinitialisation du noeud de stockage, par application d'un troisième potentiel de grille, inférieur au deuxième potentiel de grille (Vgrstb), sur la 35 grille de ce transistor, 20 25 10 15 20 25- e') commande de mise en conduction du transistor de transfert (T1), cette mise en conduction vidant, de la photodiode vers le noeud de stockage, les charges générées dans la photodiode pendant une troisième durée d'intégration (Tic) commençant à la fin de l'étape c et se terminant à la fin de cette mise en conduction. 6. Procédé selon la revendication 1, caractérisé en ce que l'étape e s'étend sur presque toute la durée de la deuxième intégration, sans cependant démarrer avant la fin de l'étape d. 7. Procédé selon la revendication 1, caractérisé en ce qu'une réinitialisation de la photodiode par mise en conduction du transistor de réinitialisation de la photodiode est faite en outre entre les étapes c et e, de préférence immédiatement après l'étape c. 8. Procédé selon la revendication 1, caractérisé en ce qu'une réinitialisation de la photodiode par mise en conduction du transistor de réinitialisation de la photodiode est faite en outre entre les étapes e et g, de préférence immédiatement après l'étape e. 9. Procédé selon la revendication 1, caractérisé en ce qu'une étape de réinitialisation de la photodiode par mise en conduction du transistor de réinitialisation de la photodiode est faite en outre pendant les étapes g, h et i. 10. Procédé selon l'une des revendications 1 à 9, caractérisé en ce que les opérations définies aux étapes f, g, h, i sont répétées autant de fois qu'il y a de lignes dans la matrice avant de procéder à un nouveau cycle d'intégration de charges. 30