FR 2934935 A1 20100212 FR 0855480 A 20080808 Matrice de cellules électroniques La présente invention concerne une matrice de cellules électroniques. Une telle matrice de cellules peut par exemple être formée par un détecteur à pixels qui est en fait un circuit intégré organisé selon une architecture par exemple bidimensionnelle en matrice de lignes et de colonnes de pixels. Chaque pixel contient alors une partie analogique chargée d'amplifier et de traiter le signal ténu issu de la conversion photon-électron du pixel. A côté de cette partie analogique très sensible, on trouve, dans chaque pixel, une partie numérique constituée de compteurs, de registres de configuration et de distribution d'horloge, etc ... Pour des raisons pratiques, il n'est pas possible de déporter la partie numérique en dehors de la matrice de pixels. Or, la cohabitation de ces circuits numériques avec les circuits analogiques voisins, extrêmement sensibles, pose des problèmes d'interférences mutuelles qui interdisent souvent leur fonctionnement simultané. Un premier problème, source d'interférence analogique/numérique, réside dans la présence de rails de sélection des lignes et des colonnes, utilisés pour adresser les pixels à lire. Un second problème réside dans le fait que les circuits numériques en fonctionnement, déclenchent des commutations et des appels de courant qui peuvent induire des variations de tension et de courant relativement importantes sur les préamplificateurs voisins ou sur leurs circuits d'alimentation et de polarisation. Certaines opérations numériques sont particulièrement pénalisantes pour les circuits analogiques. Il s'agit par exemple des opérations déclenchées simultanément sur tous les pixels. Par exemple, un ordre de remise à zéro de tous les compteurs des pixels est adressé à plusieurs centaines de milliers de bascules qui sont alors susceptibles de changer d'état dans un laps de temps très court. Cela peut alors induire des dysfonctionnements sur les circuits analogiques entraînant une baisse de qualité des images même si, grâce à un routage soigné du circuit, ces effets peuvent être partiellement limités. Dans la pratique, les imageurs à pixels fonctionnent suivant un schéma opérationnel de partage du temps entre la phase de capture de l'image d'une part et les phases de configuration du détecteur et de transfert des images d'autre part. En clair, on s'interdit de transférer des données pendant la phase de capture des images. Cette contrainte entraîne l'existence d'un temps mort préjudiciable dans certaines conditions expérimentales. En cristallographie par exemple, certaines expériences requièrent un enregistrement en continu des images, sans temps mort. En imagerie médicale également, un temps mort équivaut à une dose d'irradiation plus forte pour le patient, toutes choses étant égales par ailleurs. D'une façon générale, on sait qu'il est possible d'utiliser une cascade de retardateurs pour délivrer à des dispositifs de traitement de données, des signaux d'horloge décalés dans le temps (voir par exemple le document US 6 954 093). Le but de l'invention est de résoudre les problèmes évoqués précédemment à propos des matrices de cellules pour en réduire le bruit de commutation. A cet effet l'invention a pour objet une matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, caractérisée en ce qu'elle présente un point d'entrée unique pour ledit au moins un signal de contrôle et en ce que des moyens formant retardateur du signal de contrôle sont interposés entre les colonnes successives et/ou les cellules successives de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle à travers la matrice. Selon d'autres aspects de l'invention, la matrice de cellules comprend l'une des caractéristiques suivantes : - les moyens formant retardateur sont raccordés en série, - les moyens formant retardateur de cellules sont directement intégrés dans celles-ci, - les moyens formant retardateur de colonnes sont intégrés dans un circuit électrique de bas de colonnes de la matrice, - les cellules sont formées de pixels, et - les cellules sont formées de cellules de mémoire. L'invention sera mieux comprise à l'aide de la description qui va suivre donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels : - la figure 1 illustre une structure de matrice de pixels à laquelle peut s'appliquer l'invention, - la figure 2 illustre un pixel élémentaire de cette matrice, et - la figure 3 représente un schéma synoptique illustrant la structure et le fonctionnement d'une matrice selon l'invention. Comme cela a été mentionné précédemment, l'invention se rapporte à une matrice de cellules bi ou tridimensionnelle, dans laquelle un grand nombre de cellules peut se voir adresser un signal de contrôle donné. Dans la suite de la description, on décrira un exemple de réalisation basée sur une matrice de pixels, mais il va de soi bien entendu que d'autres cellules telles que par exemple des cellules de mémoire peuvent être envisagées. Une telle structure est illustrée sur la figure 1, où l'on reconnaît en effet un circuit à matrice désigné par la référence générale 1 sur cette figure, comportant une matrice de pixels désignée par la référence générale 2, répartis en colonnes de pixels, qui sont associées à des moyens électroniques de bas de colonnes désignés par la référence générale 3. Ces moyens électroniques de bas de colonnes contiennent des circuits communs aux pixels de façon classique. De façon plus précise, la constitution d'un pixel élémentaire de ce circuit 1 est illustrée sur la figure 2, où l'on peut en effet constater qu'un tel pixel comporte une partie numérique désignée par la référence générale 4 sur cette figure associée à une partie analogique désignée par la référence générale 5. Ainsi qu'on peut le constater sur cette figure, la partie numérique est généralement soigneusement séparée de la partie analogique pour limiter les influences mutuelles. Cependant, cette structure matricielle entraîne une certaine proximité inévitable entre les parties analogiques et numériques des pixels, avec les inconvénients mentionnés précédemment. Pour résoudre ces problèmes et comme cela est illustré sur la figure 3, on propose de minimiser les commutations simultanées des cellules de la matrice, c'est-à-dire dans l'exemple illustré, des pixels. On reconnaît en effet sur cette figure 3, une matrice de pixels qui est désignée par la référence générale 10 et qui comporte donc plusieurs colonnes telles que par exemple les colonnes 11, 12 et 13, de pixels tels que les pixels désignés par les références 14, 15 et 16 pour la colonne 11. On notera que dans la suite du texte, l'utilisation du terme matrice peut couvrir l'ensemble de la matrice de la structure de façon globale ou différentes parties de celle-ci, dans lesquelles les différents pixels sont associés sous forme d'une sous-matrice. Ainsi, cette matrice ou cette partie de matrice comporte une entrée unique pour un signal de contrôle tel que par exemple le signal désigné par S sur cette figure et portant la référence 17 sur celle-ci, qui est destiné à être distribué aux différents pixels de cette matrice. A cet effet, des moyens formant retardateur tels que par exemple le retardateur 18 sont interposés en série entre les différentes colonnes 11, 12 et 13. Ces moyens formant retardateur sont par exemple intégrés dans le circuit électrique de bas de colonnes de la matrice. De même, des retardateurs tels que par exemple le retardateur désigné par la référence générale 19, peuvent être intégrés dans les pixels de chaque colonne, ceux-ci étant alors également raccordés en série. Ainsi, tout signal de contrôle destiné à un grand nombre de pixels et éventuellement à tous, comme par exemple toute impulsion de pilotage, est transmis par chaque pixel au pixel voisin du dessus dans sa colonne, après passage dans un circuit retardateur dont la fonction est donc de retarder la propagation de cette impulsion, à partir d'un point d'entrée unique. De même, la propagation de ce signal de contrôle d'une colonne à la suivante de la matrice est retardée par un retardateur similaire situé en bas de colonne. Il en résulte alors une propagation du signal de contrôle au travers de la matrice, selon un schéma spatio-temporel, à la façon d'un front d'onde similaire à une vague, schématisé par le trait W se déplaçant dans la direction D selon une diagonale de la matrice. Ainsi, en prenant un exemple d'un circuit dans lequel on envoie une impulsion de contrôle sur 12 bascules de 9600 pixels de chaque circuit, on déclenche potentiellement le changement d'état d'environ 110.000 bascules. Sans le dispositif de retard selon l'invention, ces commutations auraient lieu dans un laps de temps très court de l'ordre de 200 ps. Grâce à l'intégration des retardateurs selon l'invention, ces commutations peuvent être étalées dans le temps sur environ 100 ns et dans le plan défini par la matrice, le front d'onde de la vague ainsi générée se déplaçant approximativement selon la diagonale de la matrice de pixels. Ainsi, les courants d'appel dus à ces commutations se répartissent régulièrement dans le temps et suivant les plots d'alimentation, classiquement répartis le long du circuit. Cette propagation en vague est alors adaptée à la discrétion du concepteur du circuit pour tous les signaux qu'il juge potentiellement gênants dans le contexte indiqué précédemment. A titre d'exemple, on peut citer l'utilisation d'une telle structure de matrice pour un capteur CMOS d'imageur de caméscope ou d'appareil photo numérique. Dans ce domaine également, on recherche un bruit réduit de commutation. Dans un tel capteur, le mode de propagation du signal de contrôle par vague transverse dans la matrice de pixels, peut être utilisé pour minimiser le bruit de remise à zéro de la capacité de ces pixels. Une bonne uniformité de remise à zéro de la tension sur la capacité des pixels est en effet indispensable pour obtenir un capteur de grande dynamique. Etant donné que le nombre de pixels dans les capteurs connus actuellement se compte en millions et que l'on veut un signal vidéo sur 12 à 14 bits, il est alors fondamental de remettre à zéro les capacités de façon silencieuse et uniforme. Mais, il va de soi que d'autres applications par exemple à un circuit électronique matriciel de mémoire, en 2 ou en 3 dimensions, peuvent également être envisagées. A titre d'exemple également, on notera que les retardateurs peuvent être intégrés directement dans les pixels des colonnes pour les retardateurs de pixels, tandis que pour les retardateurs de colonnes, ceux-ci peuvent être intégrés dans le circuit électronique de bas de colonnes. Comme cela a été indiqué précédemment, le terme matrice peut ici être compris comme étant une matrice globale ou une partie de matrice dans laquelle des cellules sont associées en sous-matrice. Il a également été indiqué précédemment que la structure selon l'invention pouvait s'appliquer à un bloc en 3 dimensions de matrices planes du type décrit 10 précédemment. En effet, plusieurs matrices planes telles que décrites précédemment peuvent être associées en étant adossées les unes aux autres pour former une structure en 3 dimensions, dans laquelle des retardateurs peuvent également être utilisés pour maîtriser la propagation du signal de contrôle de matrice en matrice. 15 REVENDICATIONS1. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, caractérisée en ce qu'elle présente un point d'entrée unique (17) pour ledit au moins un signal de contrôle (S) et en ce que des moyens formant retardateur (18, 19) du signal de contrôle (S) sont interposés entre les colonnes successives (11, 12, 13) et/ou les cellules successives (14, 15, 16) de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle (S) à travers la matrice (10). 2. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon la revendication 1, caractérisée en ce que les moyens formant retardateur (18, 19) sont raccordés en série. 3 Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon la revendication 1 ou 2, caractérisée en ce que les moyens formant retardateur de cellules (19) sont directement intégrés dans celles-ci. 4. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes, caractérisée en ce que les moyens formant retardateur de colonnes (18) sont intégrés dans un circuit électrique de bas de colonnes (3) de la matrice. 5. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes, caractérisée en ce que les cellules sont formées de pixels. 6. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes 1 à 4, caractérisée en ce que les cellules sont formées de cellules de mémoire.