FR 2939565 A1 20100611 FR 0707123 A 20071011 CIRCUIT A TRANSISTORS MAGNÉTIQUES REPRÉSENTANT LES NOMBRES BINAIRES "1" ET "0" DOMAINE DE L'INVENTION La présente invention concerne un circuit à transistors représentant les nombres 10 binaires "1" et "0" et, plus particulièrement, un circuit à transistors magnétiques représentant les nombres binaires "1" et "0". ÉTAT DE L'ART 15 L'effet de magnétorésistance géant (MRG) est un phénomène de mécanique quantique observé dans les structures comportant alternativement des couches magnétiques et non magnétiques minces. L'effet de MRG est caractérisé par un changement important de résistance électrique, depuis un état de haute résistance à 20 champ nul vers un état de faible résistance à champ élevé, selon l'application d'un champ externe. Ainsi, l'effet de MRG peut être utilisé pour la conception de transistors magnétiques. Ces transistors magnétiques peuvent être intégrés dans un circuit à transistors magnétiques en s'affranchissant de procédés et équipements 25 coûteux. Les circuits à transistors magnétiques peuvent être conçus et fabriqués dans un temps de développement court et à haute densité. Pour les raisons précédentes, nous pouvons utiliser les propriétés du transistor magnétique pour créer un circuit à transistors magnétiques représentant les nombres binaires "1" et "0". 30 RÉSUMÉ DE LA PRÉSENTE INVENTION Il est donc un objectif de la présente invention de fournir un circuit à transistors 35 magnétiques représentant les nombres binaires "1" et "0".5 Selon un mode de réalisation de la présente invention, le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" comprend une ligne de routage (130) et un ensemble de transistors magnétiques (100). La ligne de routage (130) est traversée par un courant électrique dans un premier sens de courant (131 a) ou un deuxième sens de courant (132a), où le premier sens de courant (131a) et le deuxième sens de courant (132a) sont opposés pour représenter respectivement les nombres "1" et "0". L'ensemble de transistors magnétiques (100) est relié à la ligne de routage (130) par une borne de sortie (170) pour commander le sens du courant traversant la ligne de routage (130). Il convient de comprendre que la description générale qui précède et la description détaillée qui suit sont données à titre d'exemples et ont pour but de fournir des explications détaillées de l'invention revendiquée. BRÈVE DESCRIPTION DES FIGURES Les figures d'accompagnement fournissent une meilleure compréhension de l'invention et font partie intégrante des caractéristiques de l'invention. Les figures illustrent les modes de réalisation de l'invention et, jointes à la description, servent à expliquer les principes de l'invention. La figure 1 décrit un circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon un mode de réalisation de la présente invention. La figure 2 décrit un circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon un autre mode de réalisation de la présente invention. La figure 3 décrit un circuit à transistors magnétiques représentant le nombre binaire "0" selon un mode de réalisation de la présente invention. DESCRIPTION DÉTAILLÉE DE L'INVENTION 30 Il est maintenant fait référence en détail aux modes de réalisation préférés de la présente invention dont des exemples sont illustrés dans les figures d'accompagnement. Dans la mesure du possible, les mêmes numéros de référence sont utilisés dans les dessins et la description de l'invention pour désigner des 35 éléments identiques ou similaires. Toutes les figures sont présentées dans un but d'explication des principes de la présente invention. Les informations annexes des figures, telles que des numéros, positions, relations, et côtes des éléments constituant les modes de réalisation, sont expliquées ou font partie des règles de l'art après lecture et compréhension de la description suivante. Par ailleurs, les côtes exactes et les proportions nécessaires à satisfaire les exigences de forces, poids, résistances spécifiques et autres font, de la même manière, partie des règles de l'art après lecture et compréhension de la description suivante. La figure 1 décrit un circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon un mode de réalisation de la présente invention. Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" comprend une ligne de routage (130) et un ensemble de transistors magnétiques (100). La ligne de routage est traversée par un courant électrique dans un premier sens de courant (131a) et dans un deuxième sens de courant (132a), où le premier sens de courant (131a) et le deuxième sens de courant (132a) sont opposés pour représenter respectivement les nombres "1" et "0". L'ensemble de transistors magnétiques (100) est relié à la ligne de routage (130) par une borne de sortie (170) pour commander le sens de courant traversant la ligne de routage (130). Dans ce cas-ci, la ligne de routage (130) peut être de tout type de matériau ayant une conductivité, telle que la ligne en métal des circuits intégrés conventionnels. Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" comprend en outre un condensateur (160) relié entre la ligne de routage (130) et une borne basse tension (140). Ainsi, le condensateur (160) est relié la ligne de routage (130) à la sortie (161) et est relié à la borne basse tension (140) à la sortie (162). Du fait que l'ensemble de transistors magnétiques (100) ait seulement besoin d'une impulsion électrique pour commander le sens du courant, le sens du courant est déterminé une fois que l'impulsion électrique est passée par la ligne de routage (130) et les nombres binaires "1" ou "0" sont définis, même si la tension est coupée. Une impulsion électrique peut être créée par un condensateur situé tout à l'extrémité de la ligne de routage (130). Ceci permet à la tension de la ligne de routage (130) d'être la même que dans les CMOS standard. Une tension élevée pour charger le condensateur (160) correspond à une logique haute (nombre binaire "1") et une tension de charge basse sur le condensateur correspond à une logique basse 2939565 -4- (nombre binaire "0"). Ainsi, le circuit à transistors magnétiques fonctionne de manière compatible avec des circuits CMOS standards. Les symboles "4" et "E-" sont disposés simplement pour représenter respectivement le premier sens de courant (131a) et le deuxième sens de courant 5 (132a) et non pas pour imposer les sens de courant. Ainsi, le premier sens de courant peut être défini depuis l'ensemble de transistors magnétiques (100) vers le condensateur (160) et le deuxième sens de courant peut être défini depuis le condensateur (160) vers l'ensemble de transistors magnétiques (100). A l'inverse, le deuxième sens de courant peut être défini depuis l'ensemble de transistors 10 magnétiques (100) vers le condensateur (160), et le premier sens de courant peut être défini depuis le condensateur (160) vers l'ensemble de transistors magnétiques (100) Par ailleurs, le premier sens de courant (131a) et le deuxième sens de courant (132a) peuvent être opposés pour représenter respectivement les nombres "0" et "1" 15 en orientant la ligne de routage (130) dans le sens opposé. Lorsque la ligne de routage (130) est orientée dans le sens opposé, les sens de courant (131b et 132b) sont obtenus. Le sens de courant (131b) est opposé au premier sens de courant (131a) et le sens de courant (132b) est opposé au deuxième sens de courant (132a). Ainsi, il est possible d'obtenir les différents nombres en orientant la ligne de routage 20 (130) dans le sens opposé. Par exemple, si le premier sens de courant (131a) (4) est considéré comme le nombre binaire "1", le nombre binaire "0" peut être obtenu à partir du sens de courant (131b) (E-), dans le sens opposé de la ligne de routage (130). La figure 2 décrit un circuit à transistors magnétiques représentant les nombres 25 binaires "1" et "0" selon un autre mode de réalisation de la présente invention. La figure 2 montre un type d'ensemble de transistors magnétiques (100) de la figure 1. L'ensemble de transistors magnétiques (100) comprend au moins un premier transistor magnétique (200) et un deuxième transistor magnétique (230). L'ensemble de transistors magnétiques (100) peut comporter seulement le premier transistor 30 magnétique (200) ou seulement le deuxième transistor magnétique (230). Ces deux transistors magnétiques sont présentés ensemble pour faciliter la présentation de la présente invention. Le premier transistor magnétique (200) comprend une première couche magnétique (213) et une deuxième couche magnétique (216), où la première couche magnétique (213) est reliée à une borne haute tension (220), et la deuxième couche magnétique (216) est reliée à la borne de sortie (170). Le deuxième transistor magnétique (230) comprend une troisième couche magnétique (233) et une quatrième couche magnétique (236), où la troisième couche magnétique (233) est reliée à une borne basse tension (140), et la quatrième couche magnétique (236) est reliée à la deuxième couche magnétique (216) et à la borne de sortie (170). Le circuit à transistors magnétiques comprend en outre un ensemble de dispositifs en métal (212, 217, 232 et 237) respectivement disposés autour des couches magnétiques (213, 216, 233 et 236). Les dispositifs en métal (212, 217, 232 et 237) sont disposés pour commander respectivement des dipôles des couches magnétiques (213, 216, 233 et 236). Par exemple, le premier transistor magnétique (200) comprend respectivement les dispositifs en métal (212 et 217) disposés autour des couches magnétiques (213 et 216). Le dispositif en métal (212) est disposé pour commander le dipôle de la couche magnétique (213), et le dispositif en métal (217) est disposé pour commander le dipôle de la couche magnétique (216). D'après la description précédente, le concepteur peut utiliser les dispositifs en métal pour commander les dipôles des couches magnétiques. Le concepteur peut en outre utiliser les dipôles de ces deux couches magnétiques d'un transistor magnétique pour commander la conductivité entre ces deux couches magnétiques. Par exemple, lorsque les dipôles de la première couche magnétique (213) et de la deuxième couche magnétique (216) sont identiques, la première couche magnétique (213) et la deuxième couche magnétique (216) sont conductrices, tandis que, lorsque les dipôles de la première couche magnétique (213) et de la deuxième couche magnétique (216) sont différents, la première couche magnétique (213) et la deuxième couche magnétique (216) ne sont pas conductrices. Lorsque les dipôles de la troisième couche magnétique (233) et de la quatrième couche magnétique (236) sont identiques, la troisième couche magnétique (233) et la quatrième couche magnétique (236) sont conductrices ; lorsque les dipôles de la troisième couche magnétique (233) et de la quatrième couche magnétique (236) sont différents, la troisième couche magnétique (233) et la quatrième couche magnétique (236) ne sont pas conductrices. La figure 3 décrit un circuit à transistors magnétiques représentant le nombre binaire "0" selon un mode de réalisation de la présente invention. Les dipôles (218a et 238a) des deuxième et quatrième couches magnétiques (216 et 236) constituent le 2939565 -6- premier dipôle représentant le nombre binaire "1" pour commander les informations de sortie, et les dipôles (211a et 231a) des première et troisième couches magnétiques (213 et 233) représentent respectivement le deuxième dipôle et le premier dipôle. La combinaison des dipôles (211a, 218a, 231a et 238a) rend le 5 transistor (200) non conducteur et le transistor (230) conducteur, et produit un courant ayant le sens de courant (132a) sur la ligne de routage (130). Ainsi, le sens de courant (132a) (4) depuis le condensateur (160) vers l'ensemble de transistors magnétiques (100) sur la ligne de routage (130) représente le nombre binaire "0". Si les dipôles (218a et 238a) du premier dipôle (4) sont définis pour 10 représenter le nombre "1" comme signal d'entrée, le circuit à transistors magnétiques génère le nombre "0" (par le sens de courant (132a)) pour réaliser la fonction logique d'inversion. Par ailleurs, il est possible d'obtenir une fonction logique différente par le sens de courant (132b) (4) dans le sens opposé de la ligne de routage (130). Si les dipôles 15 (218a et 238a) du premier dipôle (4) sont définis pour représenter le nombre "1" comme signal d'entrée, le circuit à transistors magnétiques génère le nombre "1 " (par le sens de courant (132b)) pour réaliser la fonction tampon. Pour une compatibilité avec des circuits intégrés semi-conducteurs conventionnels, il est appliqué une tension d'environ 0 volt à la borne basse tension (140), et d'environ 20 2.5 volts, 3.3 volts ou 5 volts à la borne haute tension (220). Les symboles � 4 � et � F � sont simplement disposés ici pour représenter les dipôles des couches magnétiques respectives, et non pas pour limiter les sens des dipôles. Dans le circuit à transistors magnétiques, chaque transistor magnétique dispose d'une couche conductrice entre deux couches magnétiques. La conductivité 25 de la couche conductrice peut être commandée par les dipôles de ces deux couches magnétiques. Ainsi, le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" peut être mis en application selon la description précédente. Il apparaîtra évident à l'homme de l'art que nombre de modifications et de variantes peuvent être apportées à la structure de la présente invention sans se départir en 30 rien de la portée de la présente invention. Au vu de ce qui précède, il a été voulu que la présente invention couvre chacune de ces modifications ou variantes dans la mesure où elles sont dans la portée des revendications suivantes et de leurs équivalentes. REVENDICATIONS1) Circuit à transistors magnétiques représentant les nombres binaires "1" et "0", comprenant : une ligne de routage (130) traversée par un courant dans un premier sens de courant (131a) ou un deuxième sens de courant (132a), où ledit premier sens de courant (131a) et ledit deuxième sens de courant (132a) sont opposés pour représenter respectivement les nombres "1" et "0" ; et un ensemble de transistors magnétiques (100) relié à ladite ligne de routage (130) par une borne de sortie (170) pour commander le sens de courant traversant la ligne de routage (130). 2) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 1, comprenant en outre un condensateur (160) relié entre ladite ligne de routage (130) et une borne basse tension (140). 3) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 1 ou 2, où ledit premier sens de courant (131a) est défini depuis ledit ensemble de transistors magnétiques (100) vers ledit condensateur (160), et ledit deuxième sens de courant (132a) est défini depuis ledit condensateur (160) vers ledit ensemble de transistors magnétiques (100). 4) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 1 ou 2, où ledit deuxième sens de courant (132a) est défini depuis ledit ensemble de transistors magnétiques (100) vers ledit condensateur (160), et ledit premier sens de courant (131a) est défini depuis ledit condensateur (160) vers ledit ensemble de transistors magnétiques (100). 5) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 1 ou 2, où ledit premier sens de courant (131a) et ledit deuxième sens de courant (132a) sont opposés pour représenter respectivement les nombres "0" et "1" en orientant ladite ligne de routage (130) dans le sens opposé.35 6) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon l'une quelconque des revendications 1 à 5, où ledit ensemble de transistors magnétiques (100) comprend au moins un premier transistor magnétique (200) comprenant une première couche magnétique (213) et une deuxième couche magnétique (216) reliées respectivement à une borne haute tension (220) et à ladite borne de sortie (170). 7) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 6, où ledit ensemble de transistors magnétiques (100) comprend au moins un deuxième transistor magnétique (230) comprenant une troisième couche magnétique (233) et une quatrième couche magnétique (236) reliées respectivement à ladite borne de sortie (170) et à ladite borne basse tension (140). 8) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 2, où une tension de ladite borne basse tension (140) est d'environ 0 volt. 9) Le circuit à transistors magnétiques représentant les nombres binaires "1" et "0" selon la revendication 6 ou 7 , où une tension de ladite borne haute tension (220) est d'environ 2.5 volts, 3.3 volts ou 5 volts.