FR 2935578 A1 20100305 FR 0806279 A 20081110 SYSTEME DE TRANSMISSION D'UN SIGNAL DE SYNCHRONISATION Domaine de l'invention La présente invention se rapporte au domaine des équipements vidéo. La présente invention se rapporte plus particulièrement à un système de transmission d'un signal de synchronisation entre deux équipements reliés par un réseau de communication. L'invention est particulièrement utile lorsque les équipements sont des équipements vidéo, par exemple une source vidéo et un dispositif d'affichage, utilisant tous deux une fréquence vidéo commune par exemple 27MHz, le signal de synchronisation étant réalisé à partir d'un signal de fréquence à 1 GHz. Le réseau de communication est à commutation par paquets, par exemple de type IP (acronyme de l'expression anglaise � Internet Protocol �), que le réseau soit filaire (par exemple Ethernet (IEEE802.3)) ou non filaire, (par exemple IEEE 802.16 D- 2004). Etat de la technique Les progrès dans la capacité des réseaux IP à transporter tout type de signaux (données ou vidéo) font qu'il est possible d'utiliser de tels réseaux comme architecture � backbone � pour les studios vidéo. Un intérêt majeur de cette évolution est d'avoir alors une infrastructure unique pour le transport de données. Alors que dans le passé, plusieurs médias étaient nécessaires pour transporter différents types de signaux entre les équipements. Les propriétés de multiplexage offertes par la couche IP permettent de réduire à un le nombre des médias nécessaires : un réseau IP qui relie les différents équipements. Dans l'état de la technique, la synchronisation d'équipements vidéo (caméras, etc...) dans un studio est réalisée par la transmission d'un signal de synchronisation communément appelé �Genlock � ou encore � black burst �. Par exemple, le signal Genlock est composé de deux signaux de synchronisation, l'un est répété toutes les 40 ms et indique le début de la trame vidéo, l'autre est répété toutes les 64 �s (pour un format standard et moins pour un format HD) et indique le début des lignes dans la trame vidéo. Les formes d'onde des signaux de synchronisation sont fonction du format de l'image transmise sur le réseau. Par exemple pour une image en haute définition, le signal de synchronisation a une forme dite tri-level (-300mV, OV, +300 mV). Lorsqu'un signal de synchronisation est acheminé vers divers équipements à synchroniser par un câble coaxial dédié, on est assuré d'une durée de transmission constante, sans gigue (phénomène nommé �jitter� en anglais). A partir d'un tel signal, tout équipement est en mesure de reconstruire une horloge de cadencement propre à son fonctionnement qui garantit que son fonctionnement est rigoureusement en phase avec tous les équipements reliés au même réseau. Par exemple, deux caméras synchronisées par un signal Genlock circulant sur un câble coaxial dédié, génèrent chacune une vidéo d'un contenu différent mais rigoureusement en fréquence et en phase l'une par rapport à l'autre. Un inconvénient connu présenté par un réseau IP/Ethernet vient de ce qu'il introduit une forte gigue dans une transmission de signaux et en particulier pour la transmission d'un signal de synchronisation. Lorsqu'un tel signal est acheminé par une liaison IP/Ethernet à divers équipements à synchroniser, cette gigue se traduit par des fluctuations temporelles de la durée avec laquelle l'information portée par le signal de synchronisation parvient aux équipements. Dans l'art antérieur, pour un ensemble d'équipements, par exemple des caméras, reliés à un réseau IP, on connaît des dispositifs pour reconstruire au niveau de chaque caméra, une horloge de cadencement propre à cette caméra et lui permettant de s'affranchir de la gigue. Le principe de ces dispositifs repose sur une forte atténuation de l'amplitude de la gigue du signal de synchronisation au niveau de la réception. On peut garantir ainsi qu'une image générée par une caméra est rigoureusement en phase avec toutes les images générées par les caméras voisines reliées au même réseau. Des exemples de tels systèmes de synchronisation vidéo de la gigue sont décrits dans la demande internationale PCT FR2007/050918, ils agissent sur des signaux numériques dits de compteur (ou PCR qui est l'acronyme de l'expression anglo-saxonne � Program Clock Reference �), qui sont représentatifs de signaux d'horloge de référence. Ces signaux numériques, très précis, sont fournis à des caméras au travers un réseau afin qu'elles puissent localement reconstruire des signaux d'horloge en phase avec l'horloge de référence. La création du signal numérique véhiculé sur le réseau et la reconstruction des signaux d'horloge sont réalisées par une horloge d'échantillonnage CLKech commune au dispositif d'émission et aux dispositifs de réception. En particulier cette horloge CLKech doit être parfaitement identique pour le dispositif d'émission et tous les dispositifs de réception. Un inconvénient des systèmes de l'art antérieur est que le signal numérique véhiculé du dispositif d'émission vers les dispositif de réception est créé à partir d'une rampe de comptage comportant des marches temporelles dont la durée correspond à la fréquence du signal d'horloge du signal de synchronisation. Or on peut montrer que cette rampe de comptage peut également être utilisée pour réaliser un service de marquage temporel (ou � time labelling � en anglais) et transmettre des marqueurs temporels du coté émission jusqu'au coté réception: un exemple d'une telle application transmission est décrite dans la demande française FR 0852687. Dans ce cas, la précision minimum que l'on peut atteindre sur le marqueur temporel correspond également à la durée d'une marche de la rampe de comptage. Pour une application vidéo où la fréquence de l'horloge transmise dans le signal de synchronisation est égale à 27MHz, la durée de la marche correspond à 37 nanosecondes. Il n'est donc pas possible de transmettre un marqueur temporel avec une précision temporelle meilleur que 37 ns: cela peut constituer une limitation gênante. Par ailleurs, certains utilisateurs préfèrent travailler avec des références temporelles standard de période égale à une seconde, une microseconde, ou une nanoseconde... Dans ce cas, si on se place toujours dans le cadre d'une application vidéo on est intéressé par trouver un moyen de travailler avec une fréquence découplée de la fréquence vidéo (27 MHz), par exemple une fréquence égale à 1 GHz, pour créer la rampe de comptage tout en assurant une transmission de la synchronisation correcte et synchrone d'une horloge 27 MHz. Un des buts de la présente invention est de pallier cet inconvénient afin de permettre de créer des rampe de comptage dont les marches ont une durée qui est différente de la période de la fréquence de l'horloge du signal de synchronisation à transmettre. Exposé de l'invention Le problème technique que la présente invention se propose de résoudre est d'assurer un découplage entre la durée des marches des rampes de comptage employées pour créer un signal à véhiculer entre un dispositif d'émission et un dispositif de réception et d'assurer qu'à la réception d'un signal A cet effet, la présente invention concerne, selon un premier aspect, un dispositif d'émission apte à émettre des paquets dans un réseau de communication par paquets, ledit dispositif comportant des moyens (EXS) pour extraire des signaux d'horloge (CLK) et des impulsions (IMP1) de fréquence FV synchrones des signaux (CLK) à partir d'un signal de synchronisation (SGO). Selon l'invention le dispositif comporte en outre : - des moyens (DIVP) pour produire, à partir des impulsions (IMP1) et desdits signaux d'horloge (CLK), un signal (SA) de fréquence FA tel que FA = FV/P où P est un nombre entier ; - des moyens (LFVOI) pour produire à partir du signal (SCOMPI) un signal (SB) de fréquence FB supérieure à FA ; - des moyens (DIVQ) pour produire, à partir du signal (SB), un signal (SC) de fréquence FC telle que FC = FB/Q où Q est un nombre entier ; - des moyens (DIVR) pour produire à partir du signal (SC), un signal (CLR) de fréquence FCLR telle que FCLR= FC/R où R est un nombre entier; - des moyens (COMP1) pour comparer le signal (SA) au signal (SB), lesdits moyens (COMP1) délivrant un signal de comparaison (SCOMPI) ; - un compteur (CPT_PCRI) cadencé par le signal (SB) et initialisé par le signal (CLR), ledit compteur (CPT_PCRI) produit des rampes de comptage (CSE_PCR) ; - des moyens (LATCH1) pour réaliser des échantillons (PCRe) des rampes (CSE_PCR) par un signal (CLKech) issu d'une base de temps synchronisée sur tous les dispositifs connectés audit réseau ; et - des moyens (INTE) pour émettre un paquet comportant l'échantillon (PCRe) dans le réseau de communication. La présente invention concerne, selon un second aspect, un dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets, ledit dispositif comportant des moyens (REC) pour recevoir des paquets dudit réseau, lesdits paquets comportant des échantillons (PCRr), lesdits échantillons (PCRr) provenant de données échantillonnées par un signal (CLKech) issu d'une base de temps synchronisée sur tous les dispositifs connectés audit réseau, les moyens (REC) extrayant lesdits échantillons (PCRr) des paquets reçus. Selon l'invention, le dispositif comporte en outre : - des moyens (LFVCO2) pour produire à partir d'un signal de comparaison (SCOMP2) un signal (SRA) de fréquence FRA ; - un compteur (CPT_PCR2) cadencé par le signal (SRA), ledit compteur (CPT_PCR2) produit des rampes de comptage (CSR_PCR2); - des moyens (LATCH2) pour réaliser des échantillons locaux (PCR_Loc) des rampes (CSR_PCR2) par le signal (CLKech); et - des moyens (COMP2) pour comparer lesdits échantillons (PCRr) auxdits échantillons locaux (PCR_Loc), lesdits moyens de comparaison (COMP2) délivrent le signal de comparaison (SCOMP2) ; - des moyens (DIVJ) pour produire à partir du signal (SRA) et des rampes de comptage (CSR_PCR2), un signal (SRB) de fréquence FRB telle que FRB = FRA/J où J est un nombre entier ; - des moyens (LFVCO3) pour produire à partir du signal (SCOMP3) un 5 signal (SRC) de fréquence FRC ; - des moyens (DIVK) pour produire à partir du signal (SRC), un signal (SRD) de fréquence FRD telle que FRD = FRC/K où K est un nombre entier ; - des moyens (COMP3) pour comparer le signal (SRD) au signal (SRB), lesdits moyens de comparaison (COMP3) délivrant un signal de comparaison 10 (SCOMP3) - des moyens (EMS) pour produire des impulsions (IMP2) de fréquence (FV) à partir du signal (SRC) et du signal (SRD); - des moyens pour reconstituer un signal de synchronisation à partir desdites impulsions (IMP2) et du signal (SRD). 15 La présente invention concerne, selon un troisième aspect, un système de synchronisation comportant un dispositif d'émission tel que défini plus haut et au moins un dispositif de réception selon décrit précédemment. 20 Avantageusement, la fréquence FRA du signal SRA du ou des dispositifs de réception est identique à la fréquence FB du dispositif d'émission. Avantageusement, la fréquence FRC du dispositif ou des dispositifs de réception est identique à la fréquence FV des impulsions IMP1 25 du dispositif d'émission Selon un mode de réalisation, la fréquence FB du dispositif d'émission d'un système de synchronisation selon l'invention est identique à la fréquence FRA du signal SRA du ou des dispositifs de réception Brève description des dessins On comprendra mieux l'invention à l'aide de la description, faite ci-après à titre purement explicatif, d'un mode de réalisation de l'invention, en référence aux figures annexées : - la Figure 1 illustre la transmission d'une information Genlock entre 5 deux caméras reliées par un réseau IP/Ethernet ; - la Figure 2 illustre l'interfaçage entre un domaine analogique et un réseau IP/Ethernet ; - la Figure 3 illustre la régénération du signal Genlock côté réception selon l'art antérieur ; 10 - la Figure 4 représente schématiquement une architecture d'une boucle à verrouillage de phase d'un dispositif de réception selon l'art antérieur ; - la Figure 5 illustre l'interfaçage entre un domaine analogique et un réseau IP/Ethernet selon l'invention ; - la Figure 6 illustre la régénération du signal Genlock côté réception 15 selon l'invention. Description détaillée des modes de réalisation de l'invention Le monde actuel analogique est interfacé vers le réseau IP/Ethernet côté émission, et le réseau IP/Ethernet est interfacé vers le 20 monde analogique côté réception, comme cela est illustré Figure 1. Sur cette même figure, le coté émission est constitué d'un � Maître Genlock � (ou �Genlock master �) MGE qui est connecté à une interface Analogique/IP I_AIP. Le Maître Genlock MGE produit un signal Genlock SGO à destination des interfaces I_AIP. 25 Le coté réception est constitué de deux caméras (CAM1, CAM2) chacune connectée à une interface IP/Analogique 1_IPA. Les interfaces 1_IPA qui seront, à terme, incluses dans les caméras elles-mêmes ont la charge de reconstruire des signaux Genlock SG1, SG2 à destination des caméras CAM1, CAM2. Les caméras CAM1, CAM2 produisent chacune 30 un signal vidéo SV1, SV2 qu'on souhaite synchroniser parfaitement. Les cotés émissions et réception sont reliés entre eux par un réseau à commutation par paquets qui est à l'origine d'une gigue apparaissant sur le signal Genlock SGO. Une horloge d'échantillonnage CLKech, de période Tech, généré à partir d'une première couche de synchronisation, par exemple IEEEI 588, est adressé aux cotés émission et réception. En effet, le protocole PTP (acronyme anglais de � Precision Time Protocol �) basé sur IEEE1588 permet d'obtenir une synchronisation entre les équipements connectés sur un réseau Ethemet de l'ordre de la microseconde. En d'autres termes, les bases de temps de tous les équipements évoluent en même temps à une précision près de l'ordre de la microseconde. Ces bases de temps peuvent être utilisées dans ce cas pour générer chacune leur propre horloge d'échantillonnage CLKech à la période Tech. L'utilisation de la couche IEEEI 588 n'est pas un passage obligé. Tout système permettant de fournir une horloge d'échantillonnage CLKech de période Tech sur les différents équipements connectés sur un réseau peut convenir. On peut par exemple utiliser une horloge d'échantillonnage de période 5ms issue d'une couche physique de transmission sans fil. Sur la Figure 2, on détaille des traitements du signal Genlock SGO issu de MGE, au sein de l'interface I AIP. Tout d'abord, un module EXS extrait des informations de synchronisation du signal SGO afin de récupérer une horloge vidéo de cadencement (notée Clk video sur la Figure 2). Plus précisément, le module EXS est en charge de générer une impulsion (ou un � top �) à chaque début d'image. De plus, le module EXS comporte un compteur image, par exemple un compteur à 40 ms, qui n'est pas représenté sur la Figure 2. La sortie de ce compteur image évolue suivant une rampe de comptage passant par 0 à chaque à chaque début d'image, c'est-à-dire toutes les 40 ms si on considère le compteur image cité en exemple ci-dessus. Par � rampe comptage � on désigne un signal en marches d'escalier. Les marches ont une hauteur unitaire. On appelle � excursion de la rampe comptage �, l'écart de niveau entre la plus haute des marches et la plus basse des marches Par exemple, l'excursion de la rampe de comptage délivrée par le compteur image est égale à 40ms.F.t, où Fout est la fréquence de s l'horloge Clk vidéo. Le compteur image délivre successivement toutes les valeurs entières de 0 à 40 ms.Fout-1. L'horloge vidéo de cadencement est employée pour cadencer un compteur CPT_PCR. La sortie du compteur CPT_PCR est une rampe de comptage CSE_PCR, dont la période vaut m périodes image. 10 Toutes les � m � images, le compteur CPT_PCR est réinitialisé, c'est-à-dire que la rampe de comptage CSE_PCR est remise à 0. L'excursion de la rampe de comptage délivrée par le compteur image est égale à m.40ms.Foä t est. Le compteur CPT_PCR délivre successivement toutes les valeurs entières de 0 à m.40 ms.Foät-1. 15 Par la suite, un module LCH échantillonne la rampe de comptage CSE_PCR à une cadence donnée par l'horloge d'échantillonnage CLKech, c'est-à-dire avec une période Tech et produit ainsi des échantillons PCRe qui sont envoyés sur le réseau et circulent au travers une interface avec réseau (bloc INTE) jusqu'au côté réception. 20 La figure 3 représente le côté réception selon l'art antérieur. L'interface I_IPA récupère les échantillons PCRe qui ont été envoyés sur le réseau. Ces échantillons PCRe sont reçus au travers une interface réseau (module INTR) avec un retard lié au transport entre le dispositif d'émission et le dispositif de réception : le module INTR produit des échantillons PCRr. Les 25 échantillons PCRe, qui ont été produits à intervalles réguliers Tech côté émission, arrivent à intervalles irréguliers côté réception : ceci est dû majoritairement à la gigue introduite lors du transport sur le réseau. Les échantillons PCRr sont pris en compte à intervalles réguliers Tech et de ce fait, la majeure partie de ia gigue introduite lors du transport de paquets est 30 éliminée. L'imprécision entre les instants d'échantillonnage de l'émission et de la réception est absorbée par une boucle à verrouillage de phase PLL1 dont la bande passante est appropriée. Les caractéristiques de la boucle PLL1 garantissent une génération d'horloge reconstituée CLK_outi avec une gigue réduite. La boucle à verrouillage de phase PLL1 se comporte comme un système recevant des échantillons PCRr et délivrant : - une horloge reconstituée CLK_out1, - une rampe de comptage CSR_PCR, et, - des échantillons locaux PCR loc1. Lorsque la boucle PLL1 fonctionne en régime établi, les échantillons PCRr sont sensiblement égaux aux échantillons PCR_loc,. L'horloge reconstituée CLK_out1 cadence un compteur image CPT similaire au compteur image coté émission, par exemple un compteur 40 ms. Le compteur image CPT est réinitialisé à chaque passage par 0 de la rampe de comptage CSR_PCR1. Entre deux initialisations successives, le compteur image CPT évolue librement et produit un top image qui alimente un générateur local de Genlock, GEG pour produire un signal Genlock reconstruit SG1, SG2 destiné à synchroniser les caméras CAM1, CAM2. Le signal Genlock reconstruit SG1, SG2, qui est généré à partir de la rampe de comptage CSR_PCR1 et de horloge reconstituée CLK_out1 est en phase avec le signal Genlock SGO du coté émission, au coup d'horloge près. La figure 4 représente une architecture d'une boucle à verrouillage de phase PLL1 employée dans une interface I_IPA selon l'art antérieur. Comme représentée sur la figure 4, la boucle à verrouillage de phase PLL, comporte : - un comparateur d'échantillons CMP1 qui compare les échantillons PCRr et des échantillons locaux et délivrant un résultat de comparaison des échantillons, ou un signal d'erreur ERR ; - un correcteur CORI recevant le signal ERR et délivrant un signal d'erreur corrigé ERC ; - un oscillateur paramétrable VCO1 recevant le signal d'erreur corrigé ERC et délivrant une horloge reconstituée CLK out,, l'horloge CLK_out, a une fréquence Fout qui dépend du signal ERC; - un compteur CPT_PCR1 qui produit une rampe de comptage CSR_PCR1 suivant une cadence imprimée par l'horloge reconstituée CLK_out, et possédant une excursion m.40 ms.Fouc; - un système de maintien de valeur LATCH1, qui génère des échantillons locaux PCR_loci à partir des valeurs de la rampe de comptage CSR_PCR1 aux instants définis par l'horloge d'échantillonnage CLKooh; La figure 5 illustre de façon simplifiée les différents composants constituant un dispositif d'émission I_AIP selon l'invention assurant l'interface entre un domaine analogique et un réseau IP/Ethernet. Le dispositif I_AIP comporte des moyens EXS pour extraire des signaux d'horloge CLK et des impulsions IMP1 de fréquence FV, synchrones des signaux CLK à partir d'un signal de synchronisation SGO. Pour simplifier l'explication, la fréquence du signal d'horloge CLK est égale à 27MHz et la fréquence FV est égale à 25 Hz. Le dispositif I_AIP comporte : - des moyens DIVP pour produire, à partir des impulsions 20 IMP1 et des signaux d'horloge CLK, un signal SA de fréquence FA tel que FA = FV/P où P est un nombre entier ; - des moyens LFVOI pour produire à partir du signal SCOMPI un signal SB de fréquence FB supérieure à FA, les moyens LFVOI ont une fonction similaires aux blocs CORI et VCO1 ; 25 - des moyens DIVQ pour produire, à partir du signal SB, un signal SC de fréquence FC telle que FC = FB/Q où Q est un nombre entier ; - des moyens COMP1 pour comparer le signal SA au signal SB, lesdits moyens COMP1 délivrant un signal de comparaison SCOMPI. On choisit de travailler avec des signaux dont la fréquence a 30 une valeur facilitant les calculs. Par exemple, on choisit la valeur de fréquence FA égale à une seconde et on impose la valeur de 1 GHz pour FB. Cela impose P = 25 et Q = 109 de manière à ce qu'une comparaison entre le signal SA et le signal SB soit possible. En régime établi, les signaux SA et SB sont tous deux constitués d'impulsions à 1 Hz et sont égaux. A partir de ces choix, on définit la période de rampe de comptage CPT_PCR1, de préférence de manière à ce qu'elle soit différente de la période des impulsions IMP1. Pour cela, on dispose : - d'un compteur CPT PCRI cadencé par le signal SB, à 1GHz dans notre exemple. Le compteur CPT_PCR1 est initialisé par un signal CLR et produit des rampes de comptage CSE_PCR, de marches unitaires ; - de moyens DIVR pour produire à partir du signal SC, un signal CLR de fréquence FCLR telle que FCLR= FC/R où R est un nombre entier. En suivant l'exemple précédent R définit en seconde la période de la rampe de comptage, par exemple R = 1001; - des moyens LATCHI pour réaliser des échantillons PCRe des rampes CSE_PCR par un signal CLKech issu d'une base de temps synchronisée sur tous les dispositifs connectés audit réseau ; et - des moyens INTE pour émettre un paquet comportant l'échantillon PCRe dans le réseau de communication. La figure 6 illustre de façon simplifiée les différents composants constituant un dispositif de réception d'une interface 1_IPA selon l'invention. Comme dans l'art antérieur, le dispositif de réception comporte des moyens REC pour recevoir des paquets du réseau. Les paquets comportent des échantillons PCRI. provenant de données échantillonnées par un signal CLKech issu d'une base de temps synchronisée sur tous les dispositifs connectés audit réseau. Les moyens REC extraient les échantillons PCRr des paquets reçus. Le dispositif 1_IPA comporte un premier étage opérant à la 3 0 fréquence FB. Ce premier étage est constitué : - de moyens LFVCO2 pour produire à partir d'un signal de comparaison SCOMP2 un signal (SRA) de fréquence FRA. On coisit par exemple une fréquence FRA égale à FB, soit 1 GHz ; - d'un compteur CPT_PCR2 cadencé par le signal SRA de fréquence FRA. Le compteur CPT_PCR2 produit des rampes de comptage (CSR_PCR2), et d'excursion déterminée en fonction de m de FRB et de FV. Par exemple l'excursion EXC du compteur est choisie pour être égale à m.FB/FV ; - des moyens LATCH2 pour réaliser des échantillons locaux 1 o PCR_Loc des rampes CSR_PCR2 par le signal CLKech; et - des moyens COMP2 pour comparer les échantillons PCRr aux échantillons locaux PCR_Loc. Les moyens de comparaison COMP2 délivrent un signal de comparaison SCOMP2 ; Le dispositif I_IPA comporte en outre des moyens DIVJ pour 15 produire, à partir du signal SRA et des rampes de comptage CSR_PCR2, un signal SRB de fréquence FRB telle que FRB = FRA/J où J est un nombre entier. En particulier les moyens DIVJ sont cadencés par le signal SRA et initialisé à chaque passage de la rampe de comptage CPT_PCR2 par une valeur particuliere PCR_REF comprise entre 0 et EXC-1. Les moyens DIJ 20 délivrent une impulsion synchrone du moment où le reste de la division de CSR_PCR2 par J vaut O. Par exemple J = 109. - des moyens (LFVCO3) pour produire à partir d'un signal de comparaison SCOMP3 un signal SRC de période FRC égal à FV. Par exemple FRC = 25Hz ; 25 - des moyens DIVK pour produire à partir du signal SRC, un signal SRD de fréquence FRD telle que FRD = FRC/K où K est un nombre entier. Par exemple K = 25, ainsi FRD vaut 1 Hz et la comparaison entre SRB et SRD peut être opérée ; - des moyens COMP3 pour comparer le signal SRD au 30 signal (SRB), lesdits moyens de comparaison COMP3 délivrent le signal de comparaison SCOMP3. Le dispositif comporte en outre des moyens EMS pour produire des impulsions IMP2 de fréquence FV à partir du signal SRC et du signal SRD. En particulier les moyens EMS sont cadences par le signal SRTD et le signal SRC constitue u signial de réinitialisation ou remise à O. Le dispositif comporte en outre des moyens GEG pour reconstituer un signal de synchronisation à partir des impulsions IMP2 et du signal SRD. L'invention est décrite dans ce qui précède à titre d'exemple. II est entendu que l'homme du métier est à même de réaliser différentes variantes de l'invention sans pour autant sortir du cadre du brevet. 15 REVENDICATIONS1. Dispositif d'émission apte à émettre des paquets dans un réseau de communication par paquets, ledit dispositif comportant des moyens (EXS) pour extraire des signaux d'horloge (CLK) et des impulsions (IMP1) de fréquence FV synchrones desdits signaux (CLK) à partir d'un signal de synchronisation (SGO); caractérisé en ce que le dispositif comporte en outre : - des moyens (DIVP) pour produire, à partir desdites impulsions (IMP1) et desdits signaux d'horloge (CLK), un signal (SA) de fréquence FA 10 telle que FA = FV/P où P est un nombre entier ; - des moyens (LFVO1) pour produire à partir d'un signal de comparaison (SCOMPI) un signal (SB) de fréquence FB supérieure à FA ; - des moyens (DIVQ) pour produire, à partir du signal (SB), un signal (SC) de fréquence FC telle que FC = FB/Q où Q est un nombre entier ; 15 - des moyens (DIVR) pour produire à partir du signal (SC), un signal (CLR) de fréquence FCLR telle que FCLR= FC/R où R est un nombre entier; - des moyens (COMP1) pour comparer le signal (SA) au signal (SB), lesdits moyens (COMP1) délivrant le signal de comparaison (SCOMPI) ; - un compteur (CPT_PCRI) cadencé par le signal (SB) et initialisé par 20 le signal (CLR), ledit compteur (CPT_PCR1) produit des rampes de comptage (CSE_PCR) ; - des moyens (LATCH1) pour réaliser des échantillons (PCRe) des rampes (CSE_PCR) par un signal (CLKech) issu d'une base de temps synchronisée sur tous les dispositifs connectés audit réseau ; et 25 - des moyens (INTE) pour émettre un paquet comportant l'échantillon (PCRe) dans le réseau de communication. 2. Dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets, ledit dispositif comportant des moyens (REC) pour recevoir des paquets dudit réseau, lesdits paquets comportant des 30 échantillons (PCRr), lesdits échantillons (PCRr) provenant de données 16 2935578 échantillonnées par un signal (CLKech) issu d'une base de temps synchronisée sur tous les dispositifs connectés audit réseau, lesdits moyens (REC) extrayant lesdits échantillons (PCRr) des paquets reçus ; caractérisé en ce que le dispositif comporte en outre : 5 - des moyens (LFVCO2) pour produire à partir d'un signal de comparaison (SCOMP2) un signal (SRA) de fréquence FRA ; - un compteur (CPT_PCR2) cadencé par le signal (SRA), ledit compteur (CPT_PCR2) produit des rampes de comptage (CSR_PCR2); - des moyens (LATCH2) pour réaliser des échantillons locaux (PCR_Loc) des rampes (CSR_PCR2) par le signal (CLKech); et - des moyens (COMP2) pour comparer lesdits échantillons (PCRr) auxdits échantillons locaux (PCR_Loc), lesdits moyens de comparaison (COMP2) délivrent le signal de comparaison (SCOMP2) ; - des moyens (DIVJ) pour produire à partir du signal (SRA) et des 15 rampes de comptage (CSR_PCR2), un signal (SRB) de fréquence FRB telle que FRB = FRAIJ où J est un nombre entier ; - des moyens (LFVCO3) pour produire à partir d'un signal de comparaison (SCOMP3) un signal (SRC) de fréquence FRC ; - des moyens (DIVK) pour produire à partir du signal (SRC), un signal 20 (SRD) de fréquence FRD telle que FRD = FRC/K où K est un nombre entier ; - des moyens (COMP3) pour comparer le signal (SRD) au signal (SRB), lesdits moyens de comparaison (COMP3) délivrant le signal de comparaison (SCOMP3) - des moyens (EMS) pour produire des impulsions (IMP2) de 25 fréquence (FV) à partir du signal (SRC) et du signal (SRD); - des moyens pour reconstituer un signal de synchronisation à partir desdites impulsions (IMP2) et du signal (SRD). 3 . Système de synchronisation comportant un dispositif d'émission selon la revendication 1 et au moins un dispositif de réception selon la 30 revendication 2. 17 5. Système de synchronisation selon la revendication précédente caractérisé en ce que la fréquence (FRA) du signal (SRA) du ou des dispositifs de réception est identique à la fréquence (FB) du dispositif d'émission. 5. Système de synchronisation selon la revendication précédente caractérisé en ce que la fréquence (FRC) du dispositif de réception est identique à la fréquence (FV) des impulsion (IMP1) du dispositif d'émission.