FR 2938135 A1 20100507 FR 0857396 A 20081030 1 REGULATEUR DE TENSION D'ALTERNATEUR EQUIPE D'UNE INTERFACE PROGRAMMABLE DE TRAITEMENT DE SIGNAL DOMAINE TECHNIQUE DE L'INVENTION La présente invention est applicable de manière générale dans le domaine automobile. Plus particulièrement, l'invention concerne un régulateur de tension perfectionné prévu pour équiper des alternateurs de véhicules automobiles. ARRIERE-PLAN TECHNOLOGIQUE DE L'INVENTION Dans les alternateurs actuels, il est très souvent prévu une liaison de communication entre un régulateur de tension inclus l'alternateur et une unité de commande électronique du véhicule. Cette unité de commande électronique est fréquemment l'unité dite de contrôle moteur qui est dédiée à la commande et à la gestion de la motorisation thermique du véhicule automobile, mais qui peut assurer aussi la commande et la surveillance de l'alternateur. A travers cette liaison de communication, l'unité de commande électronique peut dialoguer avec le régulateur de l'alternateur et commander un mode de fonctionnement particulier de celui-ci. Ainsi, il est possible à l'unité de commande électronique de fournir au régulateur des instructions telles qu'une consigne de tension et de recevoir en retour une information relative au fonctionnement effectif de l'alternateur. L'information transmise en retour à l'unité de commande électronique par le régulateur est bien souvent une information relative à un courant d'excitation de l'alternateur. Cette information permet à l'unité de commande électronique de vérifier l'état de fonctionnement de l'alternateur par rapport aux instructions fournies et éventuellement d'ajuster ces instructions, réalisant une boucle de régulation supplémentaire qui s'ajoute à celle réalisée en local par le régulateur lui-même. Selon les constructeurs automobiles, les signaux représentatifs de l'information relative à un courant d'excitation de l'alternateur demandée en 2 retour sont différents. En effet, certains constructeurs demandent à l'équipementier de concevoir un régulateur capable de fournir à l'unité de commande électronique un signal modulé en largeur d'impulsion (PWM) présent en sortie d'un modulateur PWM inclus dans le régulateur. D'autres constructeurs préfèrent disposer d'un signal directement représentatif du signal présent sur la grille d'un transistor MOS-FET de puissance présent dans le régulateur et alimentant en courant commuté la bobine d'excitation de l'alternateur, et d'autres encore préfèrent que l'unité de commande électronique reçoive un signal représentant directement la tension d'excitation aux bornes de la bobine d'excitation de l'alternateur. Une telle situation a pour conséquence de rendre la tâche de l'équipementier plus difficile et d'augmenter les coûts, car celui-ci doit en permanence adapter et modifier ses circuits afin de répondre à des besoins clients différents. DESCRIPTION GENERALE DE L'INVENTION La présente invention a principalement pour objet de fournir un régulateur de tension pour alternateur de véhicule automobile ne présentant pas les inconvénients indiqués ci-dessus. Un régulateur selon la présente invention comprend des circuits électroniques de régulation aptes à produire un courant d'excitation destiné à une bobine d'excitation de l'alternateur, ledit courant d'excitation étant produit en fonction d'une différence entre une tension de consigne et une tension de sortie mesurée aux bornes d'une batterie électrique du véhicule à laquelle est raccordé électriquement l'alternateur, et des moyens pour produire un signal représentatif du courant d'excitation et transmettre celui-ci à une unité de commande électronique du véhicule. Conformément à l'invention, les moyens pour produire et transmettre du régulateur comprennent une interface programmable de traitement de signal recevant en entrée au moins un dit signal représentatif du courant d'excitation et l'interface comporte des moyens pour appliquer différents traitements sur le signal représentatif du courant d'excitation et des moyens 3 pour sélectionner, en fonction d'un mot de programmation, un traitement à appliquer au signal représentatif du courant d'excitation. Selon une forme de réalisation préférée de l'invention, le signal représentatif du courant d'excitation est un signal de type à modulation de largeur d'impulsion dit � PWM �. Selon une caractéristique particulière, l'interface programmable de traitement de signal reçoit en entrée une pluralité de signaux représentatifs du courant d'excitation et comporte des moyens pour sélectionner, en fonction du mot de programmation, un signal représentatif du courant d'excitation auquel est appliqué le traitement sélectionné. Selon d'autres caractéristiques particulières de l'invention, les moyens pour appliquer différents traitements peuvent comporter : - des moyens pour effectuer un traitement de limitation d'un rapport cyclique du signal représentatif traité et n'autoriser une variation du rapport cyclique qu'entre une valeur minimum prédéterminée et une valeur maximum prédéterminée ; - des moyens pour effectuer un traitement de calcul de moyenne glissante sur le signal représentatif traité ; - des moyens pour effectuer un traitement de filtrage passe-bas sur le signal représentatif traité ; et/ou - des moyens pour effectuer un traitement de changement de fréquence sur le signal représentatif traité. Selon une autre caractéristique de l'invention, l'interface est de type numérique et comporte un convertisseur analogique-numérique de rapport cyclique et un convertisseur numérique-analogique de rapport cyclique pour les conversions correspondantes du signal représentatif. Selon d'autres aspects, l'invention concerne aussi un alternateur pour véhicule automobile comprenant un régulateur tel que décrit brièvement ci-dessus et un véhicule automobile intégrant un tel alternateur. D'autres avantages et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description ci-dessous de 4 plusieurs formes de réalisation particulières en référence aux dessins annexés. BREVE DESCRIPTION DES DESSINS La Fig.1 est un bloc-diagramme général d'un alternateur pour véhicule automobile incluant un régulateur de tension équipé d'une interface programmable de traitement de signal selon une forme de réalisation particulière de l'invention ; la Fig.2 est une courbe montrant une fonction de limitation de rapport cyclique implémentée dans l'interface programmable de traitement de signal de la Fig.1 ; la Fig.3 montre un exemple de réalisation d'un circuit de moyenne inclus dans l'interface de la Fig.1 ; les Figs.4a et 4b montrent les réponses spectrales de deux formes de réalisation particulières du circuit de moyenne inclus dans l'interface de la Fig.1 ; et les Figs.6a à 6d montrent les réponses spectrales de quatre formes de réalisation particulières de circuits de filtrage passe-bas inclus dans l'interface de la Fig.1. DESCRIPTION DE FORMES DE REALISATION PARTICULIERES DE L'INVENTION En référence à la Fig.1, il est maintenant décrit un alternateur ALT comprenant une machine électrique tournante ME, un pont de redressement REC et un régulateur de tension 1. La machine ME est par exemple de type triphasé et comporte des bobinages statoriques de phase reliés à des branches correspondantes (non représentées) du pont de redressement REC. Le pont de redressement REC fournit une tension +Vb qui alimente un réseau électrique de bord RE du véhicule et qui maintient chargée une batterie électrique BAT associée au réseau RE. Comme montré schématiquement à la Fig.1, la machine électrique ME comprend une bobine d'excitation EX logée dans un rotor (non représenté) de la machine électrique ME. De manière connue, la tension de sortie +Vb est réglée en 5 intervenant sur l'intensité moyenne d'un courant d'excitation circulant dans la bobine d'excitation EX. Une forme de réalisation particulière du régulateur de tension 1 pour alternateur selon l'invention est représentée à la Fig.1. Comme montré à la Fig.1, le régulateur 1 comprend un circuit électronique de régulation 10 et une interface programmable de traitement de signal 11. Le circuit électronique de régulation 10 comprend essentiellement un soustracteur de calcul d'erreur 100, un modulateur de largeur d'impulsion 101 dit PWM (pour � Pulse Width Modulation � en anglais), un circuit de commande d'excitation 102, une machine d'état 103 et un étage de puissance comportant un transistor MOS-FET 104 et une diode de roue libre 105. Le soustracteur 100 calcule, de manière classique, une erreur entre une consigne de tension SP 106 et la tension mesurée +Vb au niveau d'une borne de tension positive + de l'alternateur, borne de sortie de tension qui est connectée à la batterie électrique BAT du réseau électrique de bord RE du véhicule. La consigne de tension SP est généralement fournie par l'unité de contrôle moteur 3 au régulateur 1. Une liaison de communication bidirectionnelle 4 entre le régulateur 1 et l'unité de contrôle moteur 3 autorise des échanges d'information entre ces deux éléments 1 et 3. L'erreur calculée par le soustracteur 100 est fournie en entrée au modulateur PWM 101. Le modulateur PWM 101 délivre un signal Sp modulé en largeur d'impulsion et dont le rapport cyclique est représentatif de l'erreur calculée 6 par le soustracteur 100. Le signal Sp est fourni en entrée au circuit de commande d'excitation 102. Le circuit de commande d'excitation 102 est piloté par la machine d'état 103 dans laquelle est implémentée la logique régissant le fonctionnement du régulateur 1. Ce type de circuit est connu par l'homme du métier est ne sera pas décrit ici dans le détail. De manière classique, il peut comprendre un multiplexeur pour sélectionner selon le mode de fonctionnement un signal adapté pour la commande du transistor MOS-FET 104. De plus, des circuits d'attaque dits � driver �, tels que pompe de charge et autres, sont généralement nécessaires dans le circuit 102 de manière à produire un signal apte à attaquer l'électrode de grille du transistor 104. Comme montré à la Fig.1, le circuit de commande d'excitation 102 comporte deux sorties de signal. Une première sortie attaque la grille du transistor 104. Une seconde sortie délivre un signal image de commande de grille SGp qui est directement représentatif du signal présent sur la grille du transistor 104 mais ayant des niveaux adaptés pour une fourniture à l'interface de traitement de signal 11. Dans le mode normal de régulation, le signal image de commande de grille SGp est en modulation PWM et correspond correspondant au signal appliqué sur la grille du MOS-FET 104. De manière classique, la machine d'état 103 prend en compte des informations obtenues localement (par exemple, la température de la machine électrique ME) et des informations et instructions externes fournies par l'unité de contrôle moteur 3 et détermine un mode de fonctionnement adapté à la situation. Le circuit de commande d'excitation 102 implémente le mode de fonctionnement commandé par la machine d'état 103, par exemple en limitant le rapport cyclique dans le cas d'une élévation anormale de la température dans la machine électrique ME. 7 L'étage de puissance, comportant le transistor MOS-FET 104 et la diode de roue libre 105, est représenté schématiquement à la Fig.1. Dans cet exemple particulier de réalisation avec un transistor MOSFET de type P et un montage de type dit �high sicle�, une électrode de source du transistor 104 est reliée à la tension +Vb et une électrode de drain de celui-ci est reliée conjointement à une cathode de la diode de roue libre 105 et à une extrémité de la bobine d'excitation EX. Une anode de la diode de roue libre 105 est reliée à la masse conjointement avec l'autre extrémité de la bobine d'excitation EX. Un signal dit d'excitation Sexc est produit au niveau du point de connexion entre le drain du transistor 104, la cathode de la diode de roue libre 105 et l'extrémité correspondante reliée de la bobine EX. Comme montré à la Fig.1, les signaux Sp, SGp et Sexc sont fournis en entrée à l'interface programmable de traitement de signal 11. Comme montré également à la Fig.1, l'interface programmable de traitement de signal 11 comprend essentiellement un circuit de sélection d'entrée 110, un circuit de traitement de signal 111, un circuit de sélection de sortie 112, un circuit d'attaque 113 et un transistor 114. Le transistor 114 est monté en collecteur ouvert ou drain ouvert et délivre en sortie un signal de retour d'excitation Srex qui est transmis à l'unité de contrôle moteur 3 à travers la liaison de communication 4. Le circuit de sélection d'entrée 110 est un multiplexeur à 3 entrées et 1 sortie. Les entrées du circuit de sélection d'entrée 110 reçoivent respectivement les signaux Sp, SGp et Sexc. Le circuit 110 délivre en sortie un signal SS qui correspond au signal sélectionné parmi les signaux Sp, SGp et Sexc. Des bits BO et B1 d'un mot de programmation MP=�BOB1 B2B3B4B5B6� sont appliqués à des entrées de sélection du circuit 110 et déterminent par leurs états le signal sélectionné SS=Sp, SS=SGp ou SS=Sexc présent en sortie du circuit 110. Le mot de 8 programmation MP est mémorisé dans l'interface 11 et autorise une configuration de celle-ci en accord avec l'application concernée. Le tableau ci-dessous indique un exemple de sélection effectuée à partir des bits BO, B1 : BO B1 Signal sélectionné SS 0 0 Signal Sp 0 1 Signal SGp 1 0 Signal Sexc 1 1 Combinaison réservée Le circuit de traitement de signal 111 comprend un convertisseur analogique-numérique de rapport cyclique 1110, un circuit de limitation de rapport cyclique 1111, des circuits de moyenne, filtrage et décimation 1112 10 et un convertisseur numérique-analogique de rapport cyclique 1113. Le convertisseur analogique-numérique de rapport cyclique 1110 convertit le signal analogique SS délivré par le circuit de sélection d'entrée 110 en un signal numérique DCsO formé d'une succession de mots binaires représentant les valeurs dans le temps du rapport cyclique du signal SS. Le 15 signal numérique DCsO est destiné à être traité par les circuits numériques en aval. Le circuit de limitation de rapport cyclique 1111 comporte un comparateur C11 et un multiplexeur MU11. Le comparateur C11 reçoit en entrée le signal numérique DCsO et 20 effectue une double comparaison du rapport cyclique de celui-ci à une valeur minimum de référence %MinRef et une valeur maximum de référence %MaxRef. Des première et seconde sorties du comparateur Cl 1 délivrent des bits AO et Al dont l'état binaire représente respectivement les résultats de 25 comparaison :5 9 A0= � 1 � => DCsO > %MinRef A1= � 1 � => DCsO > %MaxRef Les résultats de comparaison ci-dessus sont utilisés par le circuit de limitation de rapport cyclique 1111 dans un premier mode de fonctionnement qui est le mode de fonctionnement normal de l'alternateur ALT. Dans ce premier mode, les valeurs %MinRef et %MaxRef définissent une fenêtre de valeurs qui est celle qui intéresse l'unité de contrôle moteur 3. Par ailleurs, ces limitations basse et haute, %MinRef et %MaxRef, du rapport cyclique du signal présentent l'avantage de maintenir un signal présentant une activité sur la voie retour de la liaison de communication 4 (dans le sens vers l'unité de contrôle moteur 3), évitant ainsi le cas de figure d'un signal qui n'évolue pas avec un rapport cyclique à 0 ou à 100%. On notera ici que cette activité du signal autorise une détection par l'unité 3 de la bonne continuité de la liaison et du fait que celle-ci est effectivement opérationnelle. Comme montré à la Fig.1, le multiplexeur MU11 comprend 4 ports d'entrée de données et 1 port de sortie de données, ainsi que 3 entrées de sélection recevant respectivement les bits A0, Al et un bit A2. Les 4 ports d'entrée de données du multiplexeur MU11 reçoivent respectivement le signal numérique DCsO et des valeurs numériques prédéterminées %DCmin, %DCmax et %F. La sortie de données du MU11 est repérée DCs1 et devient égale à l'une des 4 entrées présentent sur les ports d'entrée de données, en fonction des états des entrées de sélection A0, Al et A2. Comme déjà indiqué ci-dessus, les états des bits A0 et Al sont déterminés par les comparaisons effectuées dans le circuit C11. Le bit A2 est un bit de sélection de mode dont l'état binaire � 0 � ou � 1 � est déterminé par la machine d'état 103. Le tableau ci-dessous précise la sortie DCs1 en fonction des états des bits A0 à A2.30 Comparaisons Cl1 A0 Al A2 DCs1 DCsO %MaxRef 1 1 0 %DCmax x x 1 %F La lettre � x � dans le tableau indique un état � indifférent� pour les bits concernés. La fonction réalisée par le circuit 1111 dans le premier mode de fonctionnement (A2= � 0 �) est illustrée par la courbe à la Fig.2. De manière générale, et dans cette forme de réalisation particulière, les valeurs limites %DCmin et %DCmax sont respectivement égales à %MinRef et %MaxRef afin de fournir à l'unité de contrôle moteur 3 un signal de retour d'excitation qui soit l'image de la réalité entre les valeurs limites %MinRef=%DCmin et %MaxRef=%DCmax. Cependant, il n'est pas exclu que les valeurs %MinRef, %MaxRef et %DCmin, %DCmax diffèrent, par exemple, par un coefficient de proportionnalité, dans certaines applications de l'invention. Le bit A2= �0� sélectionne le premier mode de fonctionnement qui est plus particulièrement décrit ici. Le bit A2 = �1� sélectionne un second mode de fonctionnement qui est déterminé par la machine d'état 103. Ce second mode de fonctionnement est sélectionné par exemple lorsqu'une instruction ou information correspondante est reçue en provenance de l'unité de contrôle moteur 3. Ce second mode de fonctionnement peut correspondre à une phase de fonctionnement particulière du véhicule comme, par exemple, une phase dans laquelle l'unité de contrôle moteur 3 commande une désactivation de l'alternateur ALT pour éviter le prélèvement d'un couple mécanique sur l'arbre du moteur thermique. Dans un tel cas, le protocole de 11 communication convenu entre l'unité de contrôle moteur 3 et le régulateur 1 peut prévoir l'envoi par le régulateur 1 d'une valeur déterminée de confirmation à l'unité de contrôle moteur 3, de manière à indiquer à l'unité 3 que son instruction relative à ce second mode de fonctionnement à bien été prise en compte. Cette valeur déterminée de confirmation est représentée à la Fig.1 par la valeur %F. Bien entendu, l'invention ne se limite pas ce seul second mode de fonctionnement décrit ci-dessus, mais peut comprendre différents autres seconds modes de fonctionnement qui seront alors sélectionnés par plusieurs bits de type A2 auxquels peuvent correspondre la transmission de différentes autres valeurs déterminées de confirmation de type %F. Comme montré à la Fig.1, le signal numérique DCs1 délivré par le circuit de limitation de rapport cyclique 1111 est fourni en entrée aux circuits de moyenne, filtrage et décimation 1112. Les circuits 1112 ont pour fonction d'effectuer un traitement du signal DCs1 par moyennage, filtrage et/ou décimation. La nature exacte du traitement effectué est déterminé par les états respectifs des bits B2 à B5 du mot de programmation MP=�BOB1 B2B3B4B5B6 �. Les circuits 1112 comprennent essentiellement un circuit de moyenne C130, un premier circuit de filtrage passe-bas C131, un circuit de décimation C132, un second circuit de filtrage passe-bas C133 ainsi que des multiplexeurs MU130, MU131, MU132 et MU133 de type à 2 ports d'entrée de données et 1 port de sortie de données. Les multiplexeurs MU130, MU131, MU132 et MU133 reçoivent respectivement les bits de programmation B2, B3, B4 et B5 à des entrées de sélection correspondantes. Le signal DCs1 est appliqué à un port d'entrée de données du circuit de moyenne C130 et à un premier port d'entrée de données du multiplexeur MU130. Un second port d'entrée de données du multiplexeur MU130 reçoit en entrée le signal DCs1. 12 Le multiplexeur MU130 délivre par son port de sortie de données un signal numérique DCs2. En fonction de l'état du bit de programmation B2, le multiplexeur MU130 délivre par son port de sortie de données soit un signal DCs2 qui correspond au signal DCs1 tel que délivré par MU11, soit un signal DCs2 qui correspond au signal DCs1 après traitement par le circuit de moyenne C130. Le signal DCs2 est appliqué à un port d'entrée de données du premier circuit de filtrage passe-bas C131 et à un premier port d'entrée de données du multiplexeur MU131. Un second port d'entrée de données du multiplexeur MU131 reçoit en entrée le signal DCs2. Le multiplexeur MU131 délivre par son port de sortie de données un signal numérique DCs3. En fonction de l'état du bit de programmation B3, le multiplexeur MU131 délivre par son port de sortie de données soit un signal DCs3 qui correspond au signal DCs2, soit un signal DCs3 qui correspond au signal DCs2 après traitement par le premier circuit de filtrage passe-bas C131. Le signal DCs3 est appliqué à un port d'entrée de données du circuit de décimation C132 et à un premier port d'entrée de données du multiplexeur MU132. Un second port d'entrée de données du multiplexeur MU132 reçoit en entrée le signal DCs3. Le multiplexeur MU132 délivre par son port de sortie de données un signal numérique DCs4. En fonction de l'état du bit de programmation B4, le multiplexeur MU132 délivre par son port de sortie de données soit un signal DCs4 qui correspond au signal DCs3, soit un signal DCs4 qui correspond au signal DCs3 après traitement par le circuit de décimation C132. Le signal DCs4 est appliqué à un port d'entrée de données du second circuit de filtrage passe-bas C133 et à un premier port d'entrée de données du multiplexeur MU133. Un second port d'entrée de données du multiplexeur MU133 reçoit en entrée le signal DCs4. Le multiplexeur MU133 délivre par son port de sortie de données un signal numérique DCs5. En fonction de l'état du bit de programmation B5, le 13 multiplexeur MU133 délivre par son port de sortie de données soit un signal DCs5 qui correspond au signal DCs4, soit un signal DCs5 qui correspond au signal DCs4 après traitement par le second circuit de filtrage passe-bas C133. Le signal numérique DCs5 constitue le signal de sortie des circuits de moyenne, filtrage et décimation 1112. Ce signal numérique DCs5 est ensuite traité par le convertisseur numérique-analogique de rapport cyclique 1113 qui réalise un traitement inverse à celui effectué par le convertisseur 1110 et qui fournit en sortie un signal analogique traité de retour 1 o d'excitation SSt. Le signal analogique SSt est fourni directement à une première entrée du multiplexeur de sélection de sortie 112 et est fourni à une seconde entrée de celui-ci à travers un inverseur 1120. Le bit B6 du mot de programmation MP est appliqué à une entrée de sélection du multiplexeur 15 112 et détermine la sortie de celui-ci comme étant le signal SSt ou son complémentaire SSt/. Le multiplexeur 112 autorise en sortie une inversion du signal traité de manière à transmettre au final sur la liaison de communication 4 la forme d'onde attendue par l'unité de contrôle moteur 3. Le circuit d'attaque 113 reçoit le signal SSt ou SSt/ délivré par le 20 multiplexeur 112 et fournit un signal adapté pour attaquer l'électrode de grille du transistor 114. Le transistor 114 est monté en collecteur ouvert et transmet le signal traité de retour d'excitation vers l'unité de contrôle moteur 3 à travers la liaison de communication 4. Le fonctionnement des circuits de moyenne, filtrage et décimation 25 1112 est précisé dans les paragraphes suivants. A la Fig.3, il est montré un exemple de réalisation d'un circuit de moyenne C130 qui est adapté pour la présente invention. Dans cette figure, la référence � fe � correspond à signal d'échantillonnage de fréquence fe, les données d'entrée sont désignées X, les données de sortie 30 sont désignées Y et l'indice � n � identifie une donnée concernée dans la succession temporelle des données. 14 Le circuit de moyenne C130 de la Fig.3 est un filtre numérique, connu de l'homme du métier, qui réalise une moyenne glissante suivant la formule de récurrence suivante : Yn = (1/22 ). (1+Xn-1 + Xn-2 + Xn-3). Parmi les circuits 1112, le circuit C130 a notamment pour fonction d'atténuer une partie du spectre de fréquence du signal CDssl , partie qui peut s'avérer perturbante pour le fonctionnement du circuit de décimation C132 placé en aval dans la chaîne de traitement. Le circuit C130 a la particularité de conserver une grande bande passante pour le signal traité tout en autorisant une forte réjection de la fréquence d'horloge (Fc) et de la fréquence d'horloge divisée par 2 (Fc/2) du circuit de décimation C132. La Fig.4a montre un exemple de réponse spectrale obtenue pour le circuit de moyenne C130, avec la définition suivante, pour une moyenne de 4/4 : fe = 375 Hz blocs Z-1) M=3 cellules de retard (comme représentées à la Fig.3 par les Fonction de transfert (transformée en z) : M 1Z(u)` FT(u) = i-0 Z(u) = exp(2.~r.i.u; f) fe 4 Conformément à l'exemple ci-dessus, la fréquence d'horloge Fc pour le circuit de décimation C132 sera avantageusement égale à 187,5 Hz. Une réjection à 93,75 Hz est obtenue (cf. Fig.4a). La Fig.4b montre un autre exemple de réponse spectrale obtenue 25 pour le circuit de moyenne C130, avec la définition suivante, pour une moyenne de 6/4 : - fe = 375 Hz - M=5 cellules de retard - Même fonction de transfert que ci-dessus.20 15 Conformément cet exemple, la fréquence d'horloge Fc pour le circuit de décimation C132 sera avantageusement égale à 125 Hz. Une réjection à 62,5 Hz est obtenue (cf. Fig.4b). Cette forme de réalisation offre un gain de 3,1 db en basse fréquence. En référence plus particulièrement aux Figs.5 et 6a à 6d, il est maintenant décrit la fonction de filtrage passe-bas effectuée par les circuits de filtrage C131 et C133. La fonction de filtrage passe-bas est conçue de manière à limiter la bande passante du signal traité pour assurer une bonne compatibilité avec la bande passante de l'unité de contrôle moteur 3. La fonction de transfert du filtrage implémenté est par exemple donnée par l'équation suivante : FT (u) = a 1ù (1ù a)z(u)-' et, l'équation de récurrence devient : Y =a(Xn+ l Y a X représentant la donnée d'entrée et Y la donnée de sortie. La Fig.5 montre le schéma du filtre numérique obtenu à partir de l'égalité de récurrence ci-dessus. Le tableau ci-dessous montre quatre exemples de filtrages effectués sur la base de l'équation de récurrence ci-dessus. Pour ces différents exemples, la fréquence d'échantillonnage choisie Fs est égale à 250 Hz. Les fréquences de coupure obtenues vont de 2,5 Hz à 28,7 Hz. Les lignes 1 à 4 du tableau correspondent respectivement aux 25 valeurs du coefficient � a � de 1 /24=0,0625, 1 /23=0,125, 1/22=0,25 et 1/2=0,5 et aux réponses spectrales montrées aux Figs.6a à 6d. F_3dB Coeff (a) Equation implémentée Remarques 2,5 Hz 0,0625 n 4 (X n + 24 n 1 ù n 1)Fs = 25 , énuation0 maxi = -29,83dB à 125Hz 5,3Hz 0,125 n 23 (X n + 23 n 1 ,ùY )Fs = 25 , énuation0 maxi = -23,52dB à 125Hz 11,5 Hz 0,25 Yn ù 1 (X a Fs = 250Hz , 2 n + 2 Yn-1 ù Yn 1) atténuation maxi 2 = -16,9dB à 125Hz 28,7 Hz 0,5 1 n + 21Y n 1 ùY n-1 ) Fs = 250Hz , Yn =ù(X atténuation maxi 2 = -9,54dB à 125Hz Bien entendu, d'autres filtrages sont possibles et sont à la portée de l'homme du métier qui choisira le filtrage le plus adapté à l'application envisagée. Concernant le circuit de décimation C132, celui-ci est introduit dans la chaîne de traitement lorsqu'un changement de fréquence (division de fréquence) est nécessaire dans le signal traité. En effet, l'unité de contrôle moteur 3 peut, dans certaines applications, exiger un signal de retour d'excitation ayant une fréquence inférieure à celle du signal réel. Le circuit C132 peut être réalisé de manière classique au moyen d'un compteur recevant un signal d'horloge de fréquence Fc. De manière générale, les circuits de moyenne, filtrage et décimation 1112 sont programmés essentiellement selon des première et seconde configurations de fonctionnement permettant de répondre aux contraintes liées aux techniques de l'échantillonnage des signaux. Ces contraintes sont connues de l'homme du métier et ne seront pas détaillées ici. Selon la première configuration des circuits 1112, il n'est pas effectué de division de fréquence dans le signal traité. Le signal est alors traité par le circuit de moyenne C130 et le circuit de filtrage passe-bas C131 et est 17 ensuite délivré directement en sortie de la chaîne de traitement de signal pour être converti par le convertisseur 1113 en le signal analogique SSt. Les multiplexeurs MU130, MU131, MU132 et MU133 sont commandés respectivement par les bits B2, B3, B4 et B5 de telle manière que le signal ne bénéficie effectivement que du traitement des circuits C130 et C131. Selon la seconde configuration des circuits 1112, il est effectué une division de fréquence dans le signal traité. Le signal est alors traité par le circuit de moyenne C130, le circuit de décimation C132 et le circuit de filtrage passe-bas C133 et est ensuite délivré directement en sortie de la chaîne de traitement de signal pour être converti par le convertisseur 1113 en le signal analogique SSt. Les multiplexeurs MU130, MU131, MU132 et MU133 sont commandés respectivement par les bits B2, B3, B4 et B5 de telle manière que le signal ne bénéficie effectivement que du traitement des circuits C130 et C132 et C133. Bien entendu, d'autres configurations sont possibles et pourront être implémentées par l'homme du métier de manière à répondre aux besoins de certaines applications. On comprendra que l'invention ne se limite pas aux formes de réalisation particulières décrites ci-dessus et englobe toutes les variantes incluses dans la portée des revendications annexées. REVENDICATIONS1. Régulateur de tension pour alternateur de véhicule automobile comprenant des circuits électroniques de régulation (10) aptes à produire un courant d'excitation (Sexc) destiné à une bobine d'excitation (EX) dudit alternateur (ALT), ledit courant d'excitation (Sexc) étant produit en fonction d'une différence entre une tension de consigne (SP) et une tension de sortie (+Vb) mesurée aux bornes d'une batterie électrique (BAT) dudit véhicule à laquelle est raccordé électriquement ledit alternateur (ALT), et des moyens pour produire un signal représentatif (SS ; Sp, SGp, Sexc) dudit courant d'excitation et transmettre celui-ci à une unité de commande électronique (3) dudit véhicule, caractérisé en ce que lesdits moyens pour produire et transmettre comprennent une interface programmable de traitement de signal (11) recevant en entrée au moins un dit signal représentatif (SS ; Sp, SGp, Sexc) dudit courant d'excitation, ladite interface (11) comportant des moyens (111) pour appliquer différents traitements sur ledit signal représentatif (SS ; Sp, SGp, Sexc) dudit courant d'excitation, et comportant des moyens (MU130 à MU133) pour sélectionner, en fonction d'un mot de programmation (MP), un traitement à appliquer audit signal représentatif (SS ; Sp, SGp, Sexc) dudit courant d'excitation. 2. Régulateur selon la revendication 1, caractérisé en ce que ledit signal représentatif (SS ; Sp, SGp, Sexc) dudit courant d'excitation est un signal de type à modulation de largeur d'impulsion dit � PWM �. 3. Régulateur selon la revendication 1 ou 2, caractérisé en ce que ladite interface programmable de traitement de signal (1) reçoit en entrée une pluralité de signaux représentatifs (Sp, SGp, Sexc) dudit courant d'excitation et comporte des moyens (110) pour sélectionner, en fonction dudit mot de programmation (MP), un signal représentatif (SS) dudit courant d'excitation auquel est appliqué ledit traitement sélectionné. 19 4. Régulateur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lesdits moyens pour appliquer différents traitements comportent des moyens (1111) pour effectuer un traitement de limitation d'un rapport cyclique dudit signal représentatif traité et n'autoriser une variation dudit rapport cyclique qu'entre une valeur minimum prédéterminée (%DCmin) et une valeur maximum prédéterminée (%DCmax). 5. Régulateur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que lesdits moyens pour appliquer différents traitements comportent des moyens (C130) pour effectuer un traitement de calcul de moyenne glissante sur ledit signal représentatif traité. 6. Régulateur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que lesdits moyens pour appliquer différents traitements comportent des moyens (C131, C132) pour effectuer un traitement de filtrage passe-bas sur ledit signal représentatif traité. 7. Régulateur selon l'une quelconque des revendications 1 à 6, caractérisé en ce que lesdits moyens pour appliquer différents traitements comportent des moyens (C132) pour effectuer un traitement de changement de fréquence sur ledit signal représentatif traité. 8. Régulateur selon l'une quelconque des revendications 1 à 7, caractérisé en ce que ladite interface (11) est de type numérique et comporte un convertisseur analogique-numérique de rapport cyclique (1110) et un convertisseur numérique-analogique de rapport cyclique (1113) pour les conversions correspondantes dudit signal représentatif. 20 9. Alternateur pour véhicule automobile, caractérisé en ce qu'il comprend un régulateur (1) selon l'une quelconque des revendications 1 à 8. 10. Véhicule automobile caractérisé en ce qu'il comprend un alternateur (ALT) selon la revendication 9.