FR 2933234 A1 20100101 FR 0803697 A 20080630 Titre SUBSTRAT BON MARCHE A STRUCTURE DOUBLE ET PROCEDE DE FABRICATION ASSOCIE Contexte de l'invention La présente invention concerne un substrat bon marché présentant une structure double, qui peut être utilisé pour la fabrication de dispositifs microélectroniques, optoélectroniques, photovoltaïques et microélectromécaniques, plus particulièrement de dispositifs microélectroniques hautes performances et de faible puissance, comme les unités de calcul ou de télécommunication qui sont incorporées dans des produits de consommation mobiles. L'invention concerne également des procédés de fabrication de tels substrats bon marché à structure double. Etat de la technique Un substrat à structure double exemplaire de la technique antérieure est par exemple décrit dans l'article intitulé "Multiple SOI layers by multiple Smart CutTM transfers" de C. Maleville, T. Barge, B. Ghyselen et A.J. Auberton, publié lors de la Conférence internationale SOI de l'IEEE, octobre 2000, pp. 134-135. Ce substrat à structure double de la technique antérieure comprend, à la suite, un support, une première couche isolante, une première couche cristalline, une deuxième couche isolante et une deuxième couche cristalline. Une telle structure est utile pour former des dispositifs microélectroniques comme des transistors CMOS qui présentent des performances élevées tout en ne nécessitant qu'une faible puissance de fonctionnement. Pour ceci, on réduit la capacité parasite qui existe typiquement dans un substrat classique à une seule structure (qui n'incorpore ni la deuxième couche isolante ni la deuxième couche cristalline du substrat à structure double) 1 entre la source et le drain et le support. Dans un substrat à structure double, il est possible de former des dispositifs à grilles multiples, une grille étant formée dans la première couche cristalline enterrée, et une deuxième grille sur la deuxième couche cristalline supérieure. Dans une telle structure, le potentiel existant sous la source, le drain et le canal peut être contrôlé par un fonctionnement approprié de la première grille dans la première couche cristalline enterrée. Cependant, comme le révèle la lecture complète du document de la technique antérieure cité, la fabrication d'un tel substrat à structure double nécessite un procédé complexe qui implique d'effectuer séquentiellement deux opérations de transfert de couche, pour former successivement la première couche isolante et la première couche cristalline, puis la deuxième couche isolante et la couche cristalline supérieure. Ce procédé permet de former des empilements de couches cristallines de très haute qualité, mais pour un coût élevé qui est incompatible avec le volume de fabrication des dispositifs qui doivent être incorporés dans des produits de consommation comme les téléphones mobiles ou les assistants personnels (PDA). Un but de la présente invention est donc de résoudre ce problème lié à la structure double de la technique antérieure et son procédé de fabrication associé. Un autre but de l'invention est de proposer un dispositif microélectronique hautes performances de faible puissance qui peut être fabriqué à moindre coût. Plus précisément, l'invention concerne un substrat (1) comprenant - un support (2) ; une première couche isolante (3) disposée sur le support (2) ; une couche semi-conductrice non monocristalline (4) positionnée sur la première couche isolante (3) ; une deuxième couche isolante (5) disposée sur la couche semi-conductrice non monocristalline (4) ; et - une couche supérieure (6) positionnée sur la deuxième couche isolante (5). L'invention concerne également un premier procédé de fabrication d'un substrat (1) qui comprend : - l'obtention d'un support (2) comportant une surface et qui comprend une première couche isolante (3) disposée sur cette surface ; l'obtention d'un substrat donneur (7) comportant une surface et qui comprend une deuxième couche isolante (5) disposée sur cette surface ; la formation d'une couche semi-conductrice non monocristalline (4) sur la première couche isolante (3) et/ou la deuxième couche isolante (5) pour obtenir une première structure (8) qui comprend le support (2) et une deuxième structure (9) qui comprend le substrat donneur (7) ; - l'assemblage de la première structure (8) et de la deuxième structure (9) ; et la réduction de l'épaisseur du substrat donneur (8) de la deuxième structure (9) pour former le substrat (1). L'invention concerne enfin un deuxième procédé de fabrication d'un substrat (1) qui comprend : - l'obtention d'un substrat initial (10) comportant une surface ; l'élaboration successive, sur la surface de la tranche initiale (10), d'une première couche isolante (3, 5), d'une couche semi-conductrice non monocristalline (4) et d'une deuxième couche isolante (5, 3) pour former une structure résultante (11) ; - l'assemblage de la structure résultante (11) avec un substrat supplémentaire (12) de telle sorte que la première couche isolante (3, 5), la couche semi-conductrice non monocristalline (4) et la deuxième couche isolante (5, 3) sont intercalées entre le substrat initial (10) et le substrat supplémentaire (12) ; et la réduction de l'épaisseur du substrat initial (10) ou du substrat supplémentaire (12) pour former le substrat (1). Brève description des dessins D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va maintenant être donnée par renvoi aux 10 dessins annexés qui représentent, dans un but illustratif, mais non limitatif, plusieurs modes de réalisation possibles, et dans lesquels : la figure 1 illustre le substrat à structure double (1) selon l'invention ; la figure 2 représente le substrat à structure double (1) après qu'il a été traité pour recevoir un dispositif microélectronique ; 15 les figures 3a à 3e représentent un procédé de fabrication du substrat (1) selon un premier mode de réalisation de l'invention ; les figures 4a à 4c représentent un procédé de fabrication du substrat (1) selon un deuxième mode de réalisation de l'invention. 20 Description de modes de réalisation particuliers La figure 1 représente le substrat à structure double (1) de l'invention. Le substrat (1) comprend ainsi un support (2) ; une première couche isolante (3) disposée sur le support (2) ; une couche semi-conductrice non 25 monocristalline (4) positionnée sur la première couche isolante (3) ; une deuxième couche isolante (5) disposée sur la couche semi-conductrice non monocristalline (4) ; et une couche supérieure (6) positionnée sur la deuxième couche isolante (5). 30 Une' différence majeure entre la structure double connue de la technique antérieure et le substrat (1) est que ce substrat (1) comprend une couche semi-conductrice non monocristalline (4) à la place de la couche semi-5 conductrice monocristalline de la technique antérieure. Comme on le verra relativement à la description des figures 3 et 4, cette caractéristique du substrat (1) simplifie énormément son procédé de fabrication, et permet de produire le substrat (1) à moindre coût. De manière étonnante, la nature non cristalline de la couche semi-conductrice non monocristalline (4) du substrat (1) aura probablement un impact mineur sur les exigences de performances et de puissance des dispositifs qui seront formés sur et dans le substrat (1). Ceci est dû au fait que le fonctionnement de l'électrode dite � de grille arrière � (22) (représentée et étudiée dans de plus amples détails ci-dessous par renvoi à la figure 2), qui peut être formée dans la couche semi-conductrice non monocristalline (4), ne nécessite pas un matériau monocristallin de haute qualité. Passons maintenant à une description plus détaillée de chaque élément du substrat (1), et considérons la figure 1, où le substrat (1) comprend d'abord un support (2). Le support (2) n'a généralement aucun rôle actif dans le substrat (1) de l'invention. Il peut donc être choisi parmi des matériaux plutôt bon marché tels que le silicium monocristallin, le silicium polycristallin, ou tout autre matériau. La première couche isolante (3) et la deuxième couche isolante (5) peuvent comprendre n'importe quel matériau isolant, comme le dioxyde de silicium, le nitrure de silicium, un diélectrique � low k � (c.-à-d. constitué d'un matériau dont la constante diélectrique k est inférieure à la constante diélectrique du dioxyde de silicium), un diélectrique � high k � (c.-à-d. constitué d'un matériau dont la constante diélectrique k est supérieure à la constante diélectrique du dioxyde de silicium), ou n'importe quelle combinaison de ces matériaux. Ces couches (3, 5) peuvent constituer une seule couche de matériau, ou prendre la forme d'un empilement de sous- couches, par exemple d'un matériau choisi parmi les matériaux isolants cités précédemment. Dans un mode de réalisation préféré, la première couche isolante (3) et la deuxième couche isolante (5) sont constituées de dioxyde de silicium. Leur épaisseur respective peut également être choisie librement, en fonction des besoins de l'application finale. Dans un mode de réalisation préféré, l'épaisseur de la première couche isolante (3) est supérieure à 50 nm, et l'épaisseur de la deuxième couche isolante (5) est inférieure à 25 nm, par exemple de 10 nm. Cette configuration particulière est d'autant plus avantageuse qu'une couche isolante (3) plus épaisse permet de réduire la capacité parasite, alors qu'une couche isolante (5) plus mince réduit la tension nécessaire de polarisation de grille arrière. La couche supérieure (6) du substrat (1) est la couche dans laquelle sera formé le canal des dispositifs microélectroniques, et doit donc être de la qualité la plus élevée possible pour améliorer leurs performances globales et le rendement du circuit. Par conséquent, la couche supérieure (6) peut être constituée de silicium, de silicium contraint, de germanium, de germanium contraint, de silicium-germanium contraint, de GaAs, de GaN, d'InP, de SiC, de préférence sous leur forme monocristalline. De plus, avec pour objectif les performances globales, l'épaisseur de la couche supérieure (6) est généralement choisie pour être inférieure à 100 nm, en particulier inférieure à 50 nm. Cela permet de faire fonctionner les dispositifs microélectroniques formés dans et sur la couche supérieure (6) dans un mode dit �complètement déplété � ou � partiellement déplété �, relativement à la distribution des charges électriques circulant dans le canal, et de réduire la capacité de jonction pour obtenir des performances globales meilleures que dans un autre mode de fonctionnement qui utilise une coûche supérieure (6) avec une épaisseur plus grande. Enfin, la couche semi-conductrice non monocristalline (4) est de préférence constituée de silicium ou de silicium-germanium, et a de préférence une épaisseur comprise entre 20 nm et 200 nm. La couche semi-conductrice non monocristalline (4) peut être amorphe ou polycristalline. Elle peut également contenir des régions de nature polycristalline et des régions de nature amorphe, comme cela sera expliqué dans de plus amples détails par la suite. De plus, l'épaisseur de la couche semi-conductrice non monocristalline (4) doit être suffisante pour former la deuxième électrode de grille (22). Considérons la figure 2, pour expliquer maintenant comment le substrat (1) pourrait être utilisé. La figure 2 représente le substrat (1) avec un diélectrique de grille et une première électrode de grille (21) positionnés sur la couche supérieure (6) pour contrôler le canal sous-jacent dans la couche supérieure (6) (non représenté sur cette figure). La figure 2 représente également une deuxième électrode de grille (22) dans la couche semi-conductrice non monocristalline (4), par exemple amorphe ou polycristalline, laquelle permettra de contrôler et de limiter la capacité parasite qui existe généralement entre la source, le drain et le support. Un procédé d'intégration typique pour fabriquer le dispositif représenté sur la figure 2 implique l'obtention du substrat (1) et la formation du diélectrique de grille et de la première électrode de grille (21) sur la couche supérieure (6) par des techniques classiques de masquage, dépôt et gravure. Le procédé implique également la formation de la deuxième électrode de grille (22) dans la couche de matériau semi-conducteur non monocristallin (4), par exemple par implantation de dopants. De préférence, la première électrode de grille (21) est formée après la deuxième électrode de grille (22), de sorte qu'il n'est pas nécessaire d'effectuer l'implantation à travers la première électrode de grille (21). Considérons maintenant les figures 3a à 3e, qui présentent un procédé de fabrication du substrat (1) selon un premier mode de réalisation de l'invention. Sur la figure 3a, un support (2) comportant une surface et qui comprend une première couche isolante (3) disposée sur cette surface est fourni, et un substrat donneur (7) comportant une surface et qui comprend une deuxième couche isolante (5) disposée sur cette surface est également fourni. Le substrat donneur (7) cédera à la fin du procédé la couche supérieure (6), aussi son matériau est-il sélectionné en fonction du matériau souhaité pour cette couche supérieure (6), lequel a été décrit dans de plus amples détails ci-dessus relativement à la figure 1. Dans un mode de réalisation préféré, le substrat donneur (7) est une tranche de silicium monocristallin. Cependant, le substrat donneur pourrait également être un substrat de germanium, un substrat virtuel de silicium contraint, ou tout autre type de matériau. Par conséquent, le support (2) et le donneur (8) peuvent comprendre un substrat de silicium monocristallin. La 'première et la deuxième couche isolante (3, 5) peuvent comprendre du dioxyde de silicium, du nitrure de silicium, un diélectrique � low k �, un diélectrique � high k �, ou une quelconque combinaison de ces matériaux. Comme décrit relativement à la figure 1, ces couches (3, 5) peuvent constituer une seule couche de matériau, ou prendre la forme d'un empilement de sous-couches, constituées par exemple d'un matériau choisi parmi les matériaux isolants cités précédemment. Cependant, dans un mode de réalisation préféré, la première couche isolante (3) et la deuxième couche isolante (5) sont constituées de dioxyde de silicium, et sont formées par oxydation thermique du support en silicium (2) et du substrat donneur en silicium (8). 8 La figure 3b montre une première approche pour former la couche semi- conductrice non monocristalline (4) dans ce mode de réalisation particulier de l'invention. Selon cette approche, la couche semi-conductrice non monocristalline (4) est formée sur la deuxième couche isolante (5). La figure 3c montre une approche alternative, dans laquelle la couche semi-conductrice non monocristalline (4) est formée sur la première couche isolante (3). La couche semi-conductrice non monocristalline (4) est de préférence formée par dépôt chimique en phase vapeur ou dépôt physique en phase vapeur de silicium ou de silicium-germanium, sous leur forme amorphe ou polycristalline. Que l'on choisisse l'approche de la figure 3b ou celle de la figure 3c, on obtient une première structure (8) qui comprend le support (2) et une deuxième structure (9) qui comprend le substrat donneur (7). Éventuellement, une étape de polissage de chacune ou de l'une des surfaces exposées de la première structure (8) et/ou de la deuxième structure (9) devant être assemblée(s) peut être exécutée avant l'étape d'assemblage afin de faciliter le collage, en particulier si l'une des surfaces est une couche semi-conductrice polycristalline (4) qui présente une surface nécessitant une préparation avant collage. À cet égard, il est préférable d'élaborer une couche semi-conductrice non monocristalline (4) amorphe, car il est plus facile d'obtenir une surface � telle que déposée � prête à être collée. La figure 3d décrit les étapes d'assemblage de la structure (8) et de la deuxième structure (9). Éventuellement, il est également possible d'introduire une étape d'oxydation partielle de la couche semi-conductrice non monocristalline (4) avant l'étape30 d'assemblage. La figure 3e montre le substrat résultant (1) une fois que l'épaisseur du substrat donneur (8) de la deuxième structure (9) a été réduite pour former le substrat (1). Toutes les techniques de réduction d'épaisseur connues peuvent être utilisées pour cette étape, comme le polissage et la gravure en retrait, ou la technique Smart Cut qui emploie une implantation ionique et un clivage. L'étape d'assemblage ou de réduction de l'épaisseur, ou certaines autres étapes dans les procédés de fabrication de l'invention, nécessitent généralement certains traitements thermiques. Si la couche semi-conductrice non monocristalline (4) est amorphe, et en particulier si un traitement thermique dépasse la température de dépôt du matériau amorphe de la couche (4), une recristallisation partielle ou totale de la couche (4) peut se produire et aboutir à une couche polycristalline. Ainsi, il est tout à fait possible que la couche (4) présente à la fin du procédé de fabrication des régions de nature polycristalline et des régions de nature amorphe. Dans tous les cas, la couche demeure non monocristalline. Considérons maintenant les figures 4a à 4c, qui présentent un procédé de fabrication du substrat (1) selon un deuxième mode de réalisation de l'invention. La figure 4a correspond aux étapes d'obtention d'un substrat initial (10) comportant une surface et d'élaboration successive, sur la surface du substrat initial (10), de la première couche isolante (3, 5), de la couche semi-conductrice non monocristalline (4) et de la deuxième couche isolante (5, 3), pour former une structure résultante (11). Les matériaux et les épaisseurs de chaque couche successive ont été expliqués relativement aux figures précédentes, et ne seront pas répétés ici. 10 La , première couche isolante (3, 5) formée sur le substrat initial (10) peut être déposée ou élaborée pas oxydation thermique de la tranche initiale. Similairement, la deuxième couche isolante (5, 3), qui est disposée sur la couche semi-conductrice non monocristalline (4), peut également être déposée sur cette couche ou résulter de son oxydation. Eventuellement, une étape supplémentaire d'oxydation partielle du substrat supplémentaire (12) peut être exécutée avant l'assemblage présenté sur la figure 3b. De plus, une étape de polissage du substrat supplémentaire (12) et de la deuxième couche isolante (5, 3), ou de l'un(e) d'entre eux, peut être exécutée avant l'étape d'assemblage, afin de faciliter le collage. Sur la figure 3b, la structure résultante (11) est ensuite assemblée avec un substrat supplémentaire (12), de sorte que la première couche isolante (3, 5), la couche semi-conductrice non monocristalline (4) et la deuxième couche isolante (5, 3) sont intercalées entre le substrat initial (10) et le substrat supplémentaire (12). La figure 3c montre le substrat résultant (1) une fois que l'épaisseur du substrat initial (10) ou du substrat supplémentaire (12) a été réduite pour former le substrat (1), de la même manière que dans le mode de réalisation précédent. L'invention propose donc une approche bon marché pour obtenir des substrats à structure double (1) qui renferment une couche semi-conductrice non monocristalline. Cette structure pourrait être utilisée dans un large éventail d'applications, et les exemples particuliers présentés ci-dessus ne doivent pas être considérés comme limitant la présente invention, dont la portée ne peut être déterminée qu'en référence aux revendications annexées. Revendications1. Substrat (1) comprenant un support (2) ; une première couche isolante (3) disposée sur le support (2) ; une couche semi-conductrice non monocristalline (4) positionnée sur la première couche isolante (3) ; une deuxième couche isolante (5) disposée sur la couche semi-conductrice non monocristalline (4) ; et - une couche supérieure (6) positionnée sur la deuxième couche isolante (5). 2. Substrat selon la revendication 1, dans lequel le support (2) est un substrat de silicium monocristallin. 3. Substrat selon la revendication 1, dans lequel la couche semi-conductrice non monocristalline (4) est constituée de silicium ou de silicium-germanium. 20 4. Substrat selon la revendication 1, dans lequel la couche supérieure (6) est choisie dans le groupe constitué par le silicium, le silicium contraint, le germanium, le germanium contraint, le silicium-germanium contraint, le GaAs, le GaN, l'InP et le SiC. 25 5. Substrat selon la revendication 1, dans lequel la première couche isolante (3) et la deuxième couche isolante (5) comprennent du dioxyde de silicium, du nitrure de silicium, un diélectrique � low k �, un diélectrique � high k �, ou une quelconque combinaison de ces matériaux. 30 6. Substrat selon la revendication 5, dans lequel l'épaisseur de la première couche isolante (3) est supérieure à 50 nm. 1215Substrat selon la revendication 6, dans lequel l'épaisseur de la deuxième couche isolante (5) est inférieure à 25 nm, par exemple de 10 nm. 8. Substrat selon la revendication 1, dans lequel l'épaisseur de la couche supérieure (6) est inférieure à 100 nm, en particulier inférieure à 50 nm. 10 9. Substrat selon la revendication 1, dans lequel la couche semi-conductrice non monocristalline (4) a une épaisseur qui est comprise entre 20 nm et 200 nm. 10. Substrat selon la revendication 1, comprenant en outre un diélectrique 15 de grille et une première électrode de grille (21) sur la couche supérieure (6), et une deuxième électrode de grille (22) dans la couche semi-conductrice non monocristalline (4). 11. Substrat selon la revendication 1, dans lequel la couche semi-20 conductrice non monocristalline est amorphe ou polycristalline. 12. Procédé de fabrication d'un substrat (1) qui comprend : l'obtention d'un support (2) comportant une surface et qui comprend une première couche isolante (3) disposée sur cette surface ; 25 l'obtention d'un substrat donneur (7) comportant une surface et qui comprend une deuxième couche isolante (5) disposée sur cette surface ; la formation d'une couche semi-conductrice non monocristalline (4) sur la première couche isolante (3) et/ou la deuxième couche 30 isolante (5) pour obtenir une première structure (8) qui comprend le support (2) et une deuxième structure (9) qui comprend le substrat donneur (7) ;5l'assemblage de la première structure (8) et de la deuxième structure (9) ; et la réduction de l'épaisseur du substrat donneur (8) de la deuxième structure (9) pour former le substrat (1). 13. Procédé selon la revendication 12, dans lequel le support (2) et le donneur (8) comprennent un substrat de silicium monocristallin. 14. Procédé selon la revendication 12, dans lequel la première et la 10 deuxième couche isolante (3, 5) comprennent du dioxyde de silicium, du nitrure de silicium, un diélectrique à k faible, un diélectrique à k élevé, ou une quelconque combinaison de ces matériaux. 15. Procédé selon la revendication 12, dans lequel la couche semi-15 conductrice non monocristalline (4) comprend du silicium ou du silicium-germanium. 16. Procédé selon la revendication 12, comprenant en outre une étape d'oxydation partielle de la couche semi-conductrice non 20 monocristalline (4) avant l'étape d'assemblage. 17. Procédé selon la revendication 12, dans lequel la couche semi-conductrice non monocristalline est amorphe ou polycristalline. 25 18. Procédé de fabrication d'un substrat (1) qui comprend : - l'obtention d'un substrat initial (10) comportant une surface ; - l'élaboration successive, sur la surface de la tranche initiale (10), d'une première couche isolante (3, 5), d'une couche semi- conductrice non monocristalline (4) et d'une deuxième couche 30 isolante (5, 3) pour former une structure résultante (11) ; l'assemblage de la structure résultante (11) avec un substrat supplémentaire (12) de telle sorte que la première couche isolante5(3, 5), la couche semi-conductrice non monocristalline (4) et la deuxième couche isolante (5, 3) sont intercalées entre le substrat initial (10) et le substrat supplémentaire (12) ; et la réduction de l'épaisseur du substrat initial (10) ou du substrat 5 supplémentaire (12) pour former le substrat (1). 19. Procédé selon la revendication 18, dans lequel le substrat initial (10) et le substrat supplémentaire (12) comprennent un substrat de silicium monocristallin. 20. Procédé selon la revendication 18, dans lequel la première et la deuxième couche isolante (3, 5) comprennent du dioxyde de silicium, du nitrure de silicium, un diélectrique. à � low k �, un diélectrique � high k �, ou une quelconque combinaison de ces matériaux. 15 21. Procédé selon la revendication 18, dans lequel la couche semi-conductrice non monocristalline (4) comprend du silicium ou du silicium-germanium. 20 22. Procédé selon la revendication 18, comprenant en outre une étape d'oxydation partielle du substrat supplémentaire (12) avant l'étape d'assemblage. 23. Procédé selon la revendication 18, dans lequel la couche semi-25 conductrice non monocristalline est amorphe ou polycristalline. 24. Procédé de formation d'un dispositif comprenant les étapes suivantes : - obtenir le substrat selon la revendication 1 ; former un diélectrique de grille et une première électrode de grille 30 (21) sur la couche supérieure (6) ; et former une deuxième électrode de grille (22) dans la couche de matériau semi-conducteur non monocristallin (4). 1025. Procédé selon la revendication 24, dans lequel la première électrode de grille (21) est formée après la deuxième électrode de grille (22). 26. Procédé selon la revendication 24, dans lequel la deuxième électrode de grille est formée par implantation de dopants dans la couche semi-conductrice non monocristalline.