FR 2924549 A1 20090605 FR 0708460 A 20071204 PROCEDE DE SYNCHRO-TRAME A BASE DE LOGARITHME DISCRET L'invention concerne un procédé pour transmettre des données se présentant sous un premier format ou format 1 dans un flux de données 5 respectant un deuxième format ou format 2. L'invention s'applique aux systèmes de transmission de flux de données, notamment dans le cas où ces transmissions sont simplex et synchrones. Elle trouve des applications par exemple dans les systèmes de radiocommunication en très basse fréquence ou VLF (acronyme anglo-saxon 10 de Very Low Frequency) ou basse fréquence ou LF (acronyme anglo-saxon de Low Frequency) dans lesquels les données sont diffusées suivant le format défini par le STANAG 5065 (MSK LF mode) ou le STANAG 5030. Ces systèmes permettent la diffusion de messages vers des bateaux de surface pour le STANAG 5065, vers des sous-marins pour le STANAG 5030. 15 Elle s'applique pour différentes formes d'ondes, par exemple, MSK (Minimum frequency-shift keying) et CPFSK (Continuous-phase frequency-shift keying). La figure 1A représente un exemple de système de radiodiffusion VLF/LF décomposé en trois entités distinctes, dont les différentes fonctionalités ont 20 été représentées sur la figure. Il comprend un centre de commandement 1, une station de radio-transmission VLF/LF 2, des plate-formes réceptrices 3 telles que les bateaux de surface, les sous-marins assurant la réception des messages diffusés par la station de transmission VLF/LF. Le centre de commandement 1 peut être positionné sur un site distant relié à 25 la station de transmission VLF/LF par l'intermédiaire d'une liaison inter-sites. Le centre de commandement a notamment pour fonction d'assurer la génération 4 des messages à transmettre, puis leur transfert 5 vers la station de transmission VLF/LF. La station de transmission VLF/LF 2 reçoit les messages en provenance du 30 centre de commandement et en assure la radiodiffusion sur le canal très basse fréquence/ faible fréquence 6, désigné par l'abréviation VLF/LF pour Very Low Frequency/Low Frequency. Pour assurer ces fonctions, la station contient une passerelle d'interface 7 avec le réseau, un ou plusieurs chiffreurs 8 et un modulateur VLF/LF 9, ainsi qu'un systèrne d'émission 10 ou équipement de radiodiffusion. Suivant l'architecture retenue pour l'implémentation, les chiffreurs peuvent être localisés dans le centre de commandement ou dans la station d'émission. Afin d'illustrer l'objet de la présente invention, la description vise la seconde solution. Le système de réception des messages de radiodiffusion comprend principalement une antenne de réception 11, un récepteur 12, un démodulateur VLF/LF 13, le terminal de réception 14 de messages ainsi qu'un ou plusieurs déchiffreurs 15. Les stations d'émission émettent en continu. En l'absence de messages à transmettre, des messages de bourrage doivent être injectés dans le flux de données. Parmi les plates-formes réceptrices, les sous-marins ne sont pas constamment à l'écoute des messages transmis. Il faut donc un mécanisme permettant aux équipements en réception de se synchroniser sur le flux de données. Par exemple, le flux de données diffusé en suivant les formats Stanag 5030/5065 incorpore une séquence de synchronisation correspondant à une séquence dite de Fibonacci transmise en continue avec les donnés utiles. La séquence de Fibonacci est reconnue par les équipements de réception ù démodulateur et déchiffreur. Elle permet à ces équipements de se synchroniser sur le flux de données. Le principe est suffisamment robuste pour tolérer les erreurs de transmission induites par le canal. De plus, moyennant d'avoir des horloges assez précises en émission et en réception, une fois acquise la synchronisation peut être entretenue, ceci même en l'absence de réception du signal car le flux de données est synchrone. Les chiffreurs placés en coupure protègent en confidentialité le flux de données. Un chiffreur assure (voir figure 1 B), dans ce cas : • La protection des messages avant leur transmission à l'aide de la fonction de chiffrement 20, • L'adaptation 21 de protocole entre les messages reçus depuis le réseau inter-site et le modulateur, notamment la conversion asynchrone/synchrone; • La génération de bourrage en l'absence de message à son entrée, 22. Le déchiffeur de la plate-forme réceptrice des messages assure dans ce cas : • Le déchiffrement 23 des messages émis sur le canal radio VLF/LF et démodulés par le démodulateur, • l'adaptation 24 de protocole entre le démodulateur et le terminal de données en réception, notamment la conversion synchrone / asynchrone, • La suppression du bourrage reçu 25. Il est donc à noter que les chiffreurs et déchiffreurs intègrent à la fois une 15 fonction de chiffrement et d'autres fonctions désignés globalement dans ce document par � codage � et � décodage � (voir figure 1B). Dans le cas du format STANAG précité, la transmission de données est effectuée sous la forme d'un flux de données d'une voie télégraphique, selon la figure 2A, organisé en trame de 7 bits (Trame t), comprenant 6 bits de 20 données et un bit courant de la suite dite de Fibonacci, utilisé pour la synchronisation. En réception, le démodulateur prend en charge les processus suivants: - démodulation des symboles, - reconnaissance de la suite de Fibonacci et synchronisation, 25 Ces différents traitements sont connus de l'Homme du métier et ne seront pas détaillés dans la présente description. La suite dite de Fibonacci utilisée est une séquence binaire non nulle qui vérifie une récurrence linéaire (dans le corps de Galois à deux éléments GF(2)) : S(t) = S(t-3) + S(t-31), où '+' désigne l'addition modulo 2. Elle est engendrée par exemple par un registre à décalage à rebouclage linéaire (ou LFSR, Linear Feedback Shift Registrer) de polynôme caractéristique P(X) = 1 +X28 + X31 Soit E(t)=(S(t), S(t+1),..., S(t+30)), t 0, l'état (vecteur de 31 bits) courant du registre LFSR qui délivre S(t). La période de la suite non nulle (S(t), t >_ 0) est aussi la période de la suite des états du registre (E(t) , t 0) et vaut T=231-1, car le polynôme P est primitif. En émission, ce registre est mis en oeuvre dans le chiffreur et avance d'un pas à chaque trame. Chaque trame courante de 7 bits, notée Trame(t), inclut le bit courant S(t) de la suite de Fibonacci. La suite de Fibonacci ainsi incorporée assure la synchro crame et la synchro chiffre comme il est décrit ci-après. L'état courant E(t) du registre à décalage LFSR peut être utilisé comme vecteur d'initialisation pour chiffrer les bits de données de la trame courante. Les 6 bits de données utiles dans la trame courante sont chiffrés, par exemple, par un xor bit à bit avec 6 bits de pseudo aléa calculés avec un algorithme cryptographique à partir d'une clé de trafic K et de l'état du LFSR courant E(t). La suite de Fibonacci est émise en clair en suivant le format du Stanag 5030/5065, par exemple. En réception, un test de la relation de récurrence à trois termes (S(t) = S(t-3) + S(t-31)) sur une fenêtre suffisamment large permet sa détection dans le flux de cryptogramme reçu et fixe alors la découpe en mot de 7 bits sans ambiguïté, ce processus est connu sous l'expression � synchro trame �. Chaque trame est alors déchiffrée avec l'état du registre correctement retrouvé et maintenu dans le déchiffreur (une transition du LFSR à chaque nouvelle trame). L'existence d'une suite linéaire incorporée en continu dans la transmission d'un flux de données synchrone et simplex permet aux équipements de démodulation et de déchiffrement de se synchroniser de façon robuste et fiable. Cependant, cette technique fige le format des données transmises et restreint ce format à quelques bits, typiquement un caractère. L'invention permet, tout en conservant ce mécanisme, ses avantages et les infrastructures déjà existantes, de transmettre de manière efficace d'autres types de données et donc d'élargir le champ des applications. Ce traitement est mis en oeuvre au niveau de l'équipement chiffreur en émission et au niveau de l'équipement déchiffreur en réception. Si la description précédente mentionne uniquement la suite de Fibonnacci S(t) = S(t-3) + S(t-31), la présente invention s'applique dans tout équipement mettant en oeuvre un procédé de synchronisation continu basé sur une suite vérifiant une récurrence linéaire. Dans la suite de la description, les données utiles sont encodées au format 1 ou 2. L'opération d'encodage génère des données comprenant les données utiles et/ou des données liées à un code correcteur d'erreur et/ou toute autre information technique utilisée classiquement dans les procédés de codage/décodage (voir figure 2B). a) Dans le format 1, les données sont groupées en blocs de taille fixe incluant kr symboles. b) Dans le format 2, les données sont groupées en blocs de taille fixe appelés super-trames, elles-mêmes constituées de trames : une trame est une fenêtre du flux incluant r symboles de données et 1 symbole dédié à la synchronisation, le symbole dédié à la synchronisation étant distribué tous les r symboles de données. Ce symbole dédié est un terme courant d'une suite S(t) vérifiant une récurrence linéaire. une super-trame est une fenêtre du flux constituée de k trames consécutives, ce qui inclut donc kr symboles de données et k symboles de synchronisation. L'invention concerne un procédé pour transmettre des données ayant un premier format ou format 1 dans un flux de données respectant un deuxième format, le deuxième format ou format 2 consistant en un flux de symboles de données incorporant de manière régulière un syrnbole dédié à la synchronisation et disposé tous les r symboles de données, le symbole dédié à la synchronisation étant le terme courant d'une suite S(t) vérifiant une récurrence linéaire, les données étant découpées dans le format 1 en blocs de données de taille fixe incluant kr symboles, les symboles de données étant considérés comme des éléments d'un corps fini GF(q) où q est le nombre d'éléments du corps, la suite S(t) vérifie une récurrence linéaire sur GF(q) et admet pour polynôme caractéristique un polynôme primitif P de degré n sur GF(q), et est périodique avec une période T=q"-1, a étant une racine de P dans le corps GF(q"), caractérisé en ce qu'il comporte au moins les étapes suivantes : - en émission la suite S(t) est engendrée par un automate linéaire dont l'état courant E(t) est at écrit dans une base particulière de GF(q"), lors de la phase d'émission du flux de données, - les données en entrée sont formatées en plusieurs blocs de données suivant le format 1, les kr symboles de données constituant un bloc en format 1 sont positionnés dans la partie donnée de k trames consécutives en format 2, ce qui correspond à une super-trame, où une trame correspond à une fenêtre du flux de format 2 incluant r symboles de données et 1 symbole dédié à la synchronisation, et une super-trame correspond à une fenêtre du flux en format 2 constitué de k trames consécutives, ce qui inclut kr symboles de données et k symboles de synchronisation, - les différents blocs de données en format 1 sont successivement placés dans des supertrames, le rang t de la première trame trame(t) dans une supertrame incluant un bloc, est choisit de manière à ce que la valeur modulo k de t est égale à une valeur fixe � a �, au niveau de la phase de réception d'une supertrame : la synchronisation au niveau format 1 est déterminée en réception en complétant le processus classique de la synchro-trame du format 2 permettant de reconnaître la suite de synchronisation S(t) émise dans le flux de données, en exécutant les étapes suivantes : - reconstituer E(t) l'état courant de l'automate ayant engendré la suite à partir des symboles S(t), soit E(to) l'état reconnu et associé à la première trame du flux traité en réception, déterminer à partir de la valeur y= E(to) l'unique entier t 5 appartenant à l'intervalle [0, T-1] qui vérifie la relation at =y, en utilisant un calcul de logarithme discret sur GF(gn) une fois le rang to reconnu, déduire le rang de toutes les autres trames qui suivent et la position des super-trames incluant les blocs du format 1, la première trame d'une super trame incluant un bloc de données a 10 pour rang un entier dont le reste modulo k est égal à la valeur arbitraire � a � choisie. Le procédé peut comporter au moins les étapes suivantes : pour transmettre un flux de blocs de données en format 1, au niveau de l'étape d'initialisation, les éléments du compteur CPT et l'automate linéaire 15 LFSR sont initialisées de la manière suivante ; avant l'émission de la première trame, le compteur courant CPT est dans un état X quelconque, celui imposé après la mise en tension de l'équipement ou obtenu après la transmission d'un trafic précédent, l'émetteur calcule alors d=X modulo k et réalise u transitions élémentaires 20 des éléments LFSR et CPT où u est égal à : 0 si d=a modulo k ; - 1 si d=a+k-1 modulo k ; 2 si d=a+k-2 modulo k ; 25 - k-1 si d=a+1 modulo k Selon un mode de réalisation les reliquats sont traités de la manière suivante : dans le cas où la période T=(qn-1) n'est pas multiple de k et est de la forme Qk+h, 0 des bits de redondance lié à un code correcteur d'erreur - des informations explicites de bourrage comme des flag indiquant si les données transportées dans la super trame sont des données utiles ou correspondent à du bourrage. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui suit d'un exemple de réalisation donné à titre illustratif et nullement limitatif, annexé des figures qui représentent : • La figure 1A, un exemple d'architecture d'un système de radiodiffusion VLF/LF, • La figure 1B, le fonctionnement d'un chiffreur et d'un déchiffreur dans le procédé, • La figure 2A, l'organisation d'une trame de bits utilisant un bit de synchronisation, • La figure 2B, la découpe en trame, super-trame et bloc de données dans les format 1 et format 2, • La figure 3, une représentation d'un registre à décalage rebouclé linéairement, • La figure 4, une matrice de contrôle d'un code linéaire utilisé dans un exemple du principe de codage, et • La figure 5, un exemple de mise en oeuvre du registre de décalage selon le procédé de l'invention.30 Afin de mieux faire comprendre le procédé selon l'invention, l'exemple qui suit est donné pour un système dans lequel le format de données doit vérifier celui défini dans le stanag 5030/5065. Le terminal de données en interface avec le chiffreur délivre un flux de données suivant un format qui n'est pas nécessairement directement adapté à la découpe en trame de r = 6 bits du Stanag 5030/5065. L'exemple du procédé donné à titre non limitatif concerne une manière de transporter un flux de données n-aires dans les trames du Stanag 5030/5065 de manière optimisée au sens suivant : Les bits transmis dans la partie données des trames du Stanag 5030/5065 sont tous utilisés pour coder les symboles utiles ou de bourrage et éventuellement des bits de redondance associés à un code correcteur d'erreur, Aucun bit de données dans les trames n'est explicitement utilisé pour reconnaître la découpe en symboles n-aires ou paquets de symboles n-aires en réception (synchro symbole), en fonctionnement normal du procédé selon l'invention. Pour la mise en oeuvre du procédé selon l'invention, l'émetteur du système comprend par exemple un automate de type LFSR permettant de générer la suite S(t) vérifiant la récurrence linéaire, ayant un état courant E(t) et un compteur modulo T, CPT(t). Le récepteur est équipé de la même façon d'un automate de type LFSR et d'un compteur CPT(t) modulo T. Lors de l'émission du flux de données, les données en entrée sont formatées en bloc de données suivant le format 1. Selon un exemple de mise en oeuvre, au niveau du codeur du système, le procédé exécute une étape d'encodage des données utiles en format 1. On considère selon la figure 2B, que les données utiles sont constituées de L paquets de N bits. Ces L paquets sont positionnés dans la partie données de k trames consécutives du format 2, ce qui correspond à une super-trame. Les trames de format 2 correspondent par exemple au format STANAG 5030/5065. Le rang t de la première trame trame(t) dans une super-trame incluant un bloc de format 1 est choisit de manière à ce que la valeur de t soit égale à 0 modulo k et plus généralement égale à une valeur arbitraire modulo k. Outre les L paquets utiles (LN bits) une super-trame peut inclure : L bits pour indiquer pour chaque paquet s'il correspond effectivement à des données utiles ou s'il correspond à du bourrage, éventuellement des bits de redondance pour ajouter un service de correction et/ou détection des erreurs FEC (abréviation anglo-saxonne de Forward Error Correction) qui tient compte des contraintes de TEB (abréviation Taux d'Erreur Bit) du canal radio. A titre d'exemple, la description précise deux modes de mise en oeuvre possible pour découper des données utiles : une découpe privilégiant le débit où la super-trame est constituée de k=3 trames transportant L=2 octets utiles (N=8) sans aucune redondance ; - une découpe où la super-trame est constituée de k=4 trames transportant L=2 octets utiles (N=8) et incorporant un code correcteur d'erreur. Le codage des données utiles dans les super-trames est d'autant plus efficace qu'aucun bit supplémentaire n'est alloué pour assurer la synchro super-trame (détection de la nouvelle découpe en super-trame). Comme la synchro-trame, la synchro super-trame se déduira de la suite de Fibonacci imposée par le Stanag 5030/5065 comme il est explicité ci-après. Exemple 1 : Mode sans redondance sur flux d'octets Dans ce mode, la super-trame est constituée de 3 trames. Elle sert à transmettre un bloc de L = 2 octets (N=8) utiles (01, 02) dans 3 trames élémentaires du STANAG 5030/5065 (k=3, r=6). Cette super-trame inclut donc k * r = 3 * 6 = 18 bits de données utiles et k=3 bits pour la synchro (séquence de Fibonacci). Les 18 bits de données sont précisément : -8 bits (ao,a1,a2,a3,a4,a5,a6,a7) de l'octet utile 01, -8 bits (bo,b1,b2,b3,b4,b5,b6,b7) de l'octet utile 02, -f~ : 1 bit indiquant si 01 est un octet utile ou du bourrage, -f2 : 1 bit indiquant si 02 est un octet utile ou du bourrage. Exemple 2 : Mode avec redondance sur flux d'octets Dans ce mode, la super trame est constituée de 4 trames. Cette super-trame sert à transmettre un bloc de L=2 octets (N=8) utiles ((O1, 02) dans k=4 trames élémentaires du STANAG 5030/5065 (k=4, r=6). Cette super-trame inclut donc k *r = 4 * 6 = 24 bits de données utiles et k=4 bits pour la synchro (séquence de Fibonacci). Les 24 bits de data sont précisément : - 8 bits (ao,ai,a2,a3,a4,a5,a6,a7) de l'octet utile 01, -8 bits (bo,b1,b2,b3,b4,b5,b6,b7) de l'octet utile 02, -f~ : 1 bit indiquant si 01 est un octet utile ou du bourrage, -f2 : 1 bit indiquant si 02 est un octet utile ou du bourrage, - 6 bits de redondance (ro,ri,r2,r3,r4,r5) issus d'un code de Hamming avec bit de parité. La matrice de contrôle définissant le code est donnée à la figure 5. Ce code de Hamming avec parité utilisé pour coder le mot de 24 bits corrige systématiquement une erreur et en détecte deux. On a par exemple : ro= ao +ai+ a3+a4+ a6+ bo+ b2+b3+b5+b7+ f2 r~= ao + a2+a3+ a5+a6+ bl+ b2+b1+b5+ f1+f2 r2 = a4+a5+a6+a7+bo+b1+b2 r3 = a,+a2+a3+a7+bo+b1+b2+b6+b7+ fl+f2 r4 = b3+b4+b5+b6+b7+f1+f2 r5 = ri+r2+r3+r4+ao+a1+a2+a3+a4+a5+a6+a7+bo+b1+b2+b3+b4+b5+b6+b7+f1+f2 = ao+a1+a2+a4+a5+a7+b1+b2+b3+b4+b6+f2 (le signe + correspondant à l'opération xor binaire). Synchro super-trame Dans les découpes précédentes, aucun bit n'est alloué pour assurer la synchro au niveau d'une super-trame, c'est à dire ce qui permet la détermination sans ambiguïté de la découpe en super trame sur le flux traité en réception. La synchro super-trame est déterminée à l'aide de la séquence de synchronisation déjà utilisée pour les trames élémentaires, par exemple la suite de Fibonacci dans le cas du STANAG 5030/5065. La suite de Fibonacci est générée par un automate linéaire de polynôme caractéristique P = 1 + X28 + X31. Soit a une racine de P dans le corps fini GF(231). On considère une mise en oeuvre équivalente du LFSR qui engendre la suite (S(t)) sous la forme d'un registre diviseur qui réalise explicitement la multiplication par a dans la base polynomiale (1,a,a2,..,a30). Cette mise en oeuvre équivalente du LFSR montre que l'état courant E(t) = (s(t),s(t+1),...,s(t+30)) est un vecteur de 31 bits qui, à une permutation près des composantes, peut s'interpréter cdmme l'élément at du corps fini GF(231) décomposé dans la base polynomiale (1,a,a2,...,a30) Plus précisément, l'état courant du registre E(t) = (s(t),...,s(t+31)) du LFSR est associé à l'élément : at = s(t+27) a° + s(t+26)a1 + s(t+25) a2 + ... + s(t) a27 + s(t+30) a28 + s(t+29) a29 + s(t+28) a30. EQ1- Cet exemple est représenté à la figure 6. Le point de départ a° = 1 est associé à l'état du LFSR E(t0) = (, s(t0) ,s(t°+1), s(t°+30)) où les 31 composantes s(to + i) sont nulles sauf s(to + 27) qui vaut 1. Une super-trame comporte k trames (dans les exemples, k = 4 en mode avec redondance, et k = 3 en mode sans redondance). En émission, le codeur impose que la première trame dans une super trame soit associé à un état du registre E(t) en correspondance avec un élément at pour lequel la valeur de t est égale à une valeur fixe � a� modulo k . Pour la suite de l'explication l'hypothèse arbitraire choisie est a = 0, ce qui revient à prendre t multiple de k (t = ku). Pour cet exemple (a=0), les k états du registre associés aux k trames d'une super-trame seront donc de la forme : E(t) = aku , E(t+1) = aku+1 E(t+2) = aku+2 , ... , E(t+k-1) = aku+k-1. En tout début de traitement du flux de données, le codeur choisit un état courant E(t*) de départ pour générer la suite de Fibonacci, associée à l'élément at. avec t* multiple de k. En émission ceci peut être fait, par exemple, en gérant explicitement en sus du registre LFSR qui génère la suite de Fibonacci S(t) dont l'état courant est E(t), un compteur sur 31 bits qui code t tel que E(t) est associé à at. Lors du changement de clé, le registre LFSR géré par le chiffreur est initialisé à sa valeur initiale E(to) explicitée précédemment (Eq1), et le compteur t est initialisé à sa valeur t°=0. Ensuite, à chaque nouvelle trame traitée, le registre LFSR courant avance d'un pas et le compteur t s'incrémente de 1 modulo T pour garder à tout instant la connaissance des 2 données : l'état courant E(t) du registre LFSR associé à at, - et son logarithme t dans [0, T-1]. En réception, une fois la synchro trame récupérée, l'état du registre LFSR courant Y = (s(t),...,s(t+31)) associé à la première trame "trame(t)" traitée est disponible. Le procédé considère alors l'élément du corps fini GF(231) y = s(t+27) a° + s(t+26)a1 + s(t+25) a2 + . + s(t) a27 + s(t+30) a28 + s(t+29) 29 +s(t+28)a30 a . Un calcul de logarithme discret sur le corps fini GF(231) permet alors de trouver l'unique valeur de t dans [0,231-2] tel que at = y. Plus généralement, le calcul peut être effectué dans un corps fini GF(q") à en éléments. 1) En observant le reste modulo k de t, le récepteur en déduit alors la position de la première super-trame qu'il peut traiter : Pour tout v, avec 0 De même, le compteur CPT s'incrémente de 1 à chaque nouvelle trame : CPT(t+1)=CPT(t)+1 modulo T. Pour transmettre un flux de blocs de données en format 1, dans des trames de format 2, l'émetteur initialise préalablement les automates LFSR et CPT , par exemple, de la manière suivante : Avant l'émission de la première trame en format 2, le compteur courant CPT est dans un état X quelconque, en général, celui qui est imposé par la mise sous tension de l'équipement ou obtenu après la transmission d'un trafic précédent. L'émetteur calcule alors d=X modulo k et réalise un nombre u de transitions 25 élémentaires des éléments LFSR et CPT où u est égal à : 0, si d=0 modulo k, 1, si d=k-1 modulo k, 2, si d= k-2 modulo k, 30 k-1, si d= 1 modulo k. Traitement des reliquats La période T=(231-1) n'est pas divisible par k et est de la forme kQ+r, 0 Reliquat en mode sans redondance En mode sans redondance, la super-trame est composée de k = 3 trames. T = 3Q+ r, avec r = 1. Le reliquat est donc de taille 1 au lieu de 3. Dans ce cas, les 6 bits de données de cette trame reliquat (qui est associée à l'état en correspondance avec aT"1), sont directement remplis par du bourrage. Le procédé selon l'invention offre notamment les avantages suivants : 1) La robustesse de la synchronisation est conservée par rapport au système sur lequel il s'appuie : • Si la synchro trame est assurée, la syncho super trame l'est également. • Elle est perdue si la suite de Fibonacci S(t) n'est pas correctement reconnue comme c'est déjà le cas pour la synchro trame. • En cas de perte de synchro trame, sa récupération via la suite de Fibonacci entraîne automatiquement la récupération de la découpe en super trame. 2) Aucune information de synchronisation supplémentaire n'est nécessaire, la découpe en super- trame s'obtient directement en utilisant la suite de synchronisation déjà présente dans les trames. 3) Le calcul du logarithme discret dans un corps de petite taille GF(231) est simple et réalisable dans le déchiffreur. 4) Le format des super-trames s'adapte aux données à transmettre et autorise l'ajout d'information explicite de bourrage et des codes correcteurs d'erreurs. REVENDICATIONS 1 ù Procédé pour transmettre des données ayant un premier format ou format 1 dans un flux de données respectant un deuxième format, le deuxième format ou format 2 consistant en un flux de symboles de données incorporant de manière régulière un symbole dédié à la synchronisation et disposé tous les r symboles de données, le symbole dédié à la synchronisation étant le terme courant d'une suite S(t) vérifiant une récurrence linéaire, les données étant découpées dans le format 1 en blocs de données de taille fixe incluant kr symboles, les symboles de données étant considérés comme des éléments d'un corps fini GF(q) où q est le nombre d'éléments du corps, la suite S(t) vérifie une récurrence linéaire sur GF(q) et admet pour polynôme caractéristique un polynôme primitif P de degré n sur GF(q), et est périodique avec une période T=qn-1, a étant une racine de P dans le corps GF(gn), caractérisé en ce qu'il comporte au moins les étapes suivantes : - en émission la suite S(t) est engendrée par un automate linéaire dont l'état courant E(t) est at écrit dans une base particulière de GF(gn), lors de la phase d'émission du flux de données, les données en entrée sont formatées en plusieurs blocs de données suivant le format 1, les kr symboles de données constituant un bloc en format 1 sont positionnés dans la partie donnée de k trames consécutives en format 2, ce qui correspond à une super-trame, où une trame correspond à une fenêtre du flux de format 2 incluant r symboles de données et 1 symbole dédié à la synchronisation, et une super-trame correspond à une fenêtre du flux en format 2 constitué de k trames consécutives, ce qui inclut kr symboles de données et k symboles de synchronisation, - les différents blocs de données en format 1 sont successivement placés dans des supertrames,le rang t de la première trame trame(t) dans une supertrame incluant un bloc, est choisit de manière à ce que la valeur modulo k de t est égale à une valeur fixe � a �, au niveau de la phase de réception d'une supertrame : - la synchronisation au niveau format 1 est déterminée en réception en complétant le processus classique de la synchro-trame du format 2 permettant de reconnaître la suite de synchronisation S(t) émise dans le flux de données, en exécutant les étapes suivantes : reconstituer E(t) l'état courant de l'automate ayant engendré la suite à partir des symboles S(t), soit E(to) l'état reconnu et associé à la première trame du flux traité en réception, déterminer à partir de la valeur y= E(to) l'unique entier t appartenant à l'intervalle [0, T-1] qui vérifie la relation at =y, en utilisant un calcul de logarithme discret sur GF(q") -une fois le rang to reconnu, déduire le rang de toutes les autres trames qui suivent et la position des super-trames incluant les blocs du format 1, la première trame d'une super trame incluant un bloc de données a pour rang un entier dont le reste modulo k est égal à la valeur arbitraire � a � choisie, 2 û Procédé selon la revendication 1 caractérisé en ce que pour régler le positionnement des blocs de format 1 dans les trames du format 2, le procédé gère deux automates : un automate de type LFSR engendrant la séquence S(t) de synchronisation et dont l'état courant E(t) est en correspondance avec l'élément de GF(gn) at, - un compteur modulo T, dont l'état courant CPT(t) est la valeur du rang t et en ce que, à chaque nouvelle trame reçue ou à transmettre, - une transition du LFSR est effectuée et calcule le nouvel état E(t+1) à partir de son ancienne valeur E(t)le compteur CPT s'incrémente de 1 à chaque nouvelle trame CPT(t+1)= CPT(t)+1 modulo T. 3 û Procédé selon la revendication 2 caractérisé en ce qu'il comporte au moins les étapes suivantes : pour transmettre un flux de blocs de données en format 1, au niveau de l'étape d'initialisation, les éléments du compteur CPT et l'automate linéaire LFSR sont initialisées de la manière suivante ; avant l'émission de la première trame, le compteur courant CPT est dans un 10 état X quelconque, celui imposé après la mise en tension de l'équipement ou obtenu après la transmission d'un trafic précédent, l'émetteur calcule alors d=X modulo k et réalise u transitions élémentaires des éléments LFSR et CPT où u est égal à : - 0 si d=a modulo k ; 15 1 si d=a+k-1 modulo k ; 2 si d=a+k-2 modulo k ; k-1 si d=a+1 modulo k 20 4 û Procédé selon l'une des revendications 1 ou 2 caractérisé en ce que les reliquats sont traités de la manière suivante : dans le cas où la période T=(qn-1) n'est pas multiple de k et est de la forme Qk+h, 0