FR 2928029 A1 20090828 FR 0851266 A 20080227 B07/1791FR FZ/GBO 06-GR3-396 Société par Actions Simplifiée dite : STMicroelectronics (Crolles 2) SAS Société Anonyme dite : STMicroelectronics SA Procédé de fabrication d'un dispositif semi-conducteur à grille enterrée et circuit intégré correspondant Invention de : BERNARD Emilie GUILLAUMOT Bernard CORONEL Philippe Procédé de fabrication d'un dispositif semi-conducteur à grille enterrée et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement les dispositifs semi-conducteurs à grille enterrée, c'est-à-dire dont au moins une partie de la région de grille est placée en-dessous de la région de canal. Parmi les dispositifs semi-conducteurs à grilles dites enterrées, on distingue les dispositifs à double grille planaire, c'est-à-dire dans lesquels la région de grille comporte deux grilles dont une est située au-dessus de la région de canal et l'autre est située au-dessous de la région de canal, et les dispositifs dits GAA (en anglais : "Gate All Around") dans lesquels la région de grille est formée d'une seule partie et enrobe la région de canal. Les dispositifs à grille enterrée, qu'ils soient à double grille ou non, sont particulièrement intéressants pour des longueurs de canal inférieures à 50 nanomètres, car ils permettent de supprimer les effets dits de canaux courts tout en permettant d'obtenir une intensité du courant doublée ou triplée par rapport à un transistor classique. On rappelle ici qu'un canal court présente une distance (longueur) très faible entre la source et le drain, et que l'effet � canal court � se traduit par une diminution de la tension de seuil du transistor, ce qui peut à l'extrême limite conduire à l'obtention d'un transistor très difficilement contrôlable et aboutir au mode � perçage �. Les dispositifs à grille enterrée connus comprennent une grille réalisée à partir de poly-silicium. Cependant, avec la réduction des dimensions pour les prochains dispositifs semi-conducteurs, une grille en poly-silicium fait apparaître de nombreuses limites telles que la poly-déplétion, une incompatibilité avec les diélectriques à haute permittivité, une résistivité de grille trop élevée. Une solution est notamment l'utilisation d'une grille métallique, même si l'ajustement de la tension de seuil du dispositif nécessite un métal dont le travail de sortie est modulable. Un exemple de dispositifs à grille métallique sont les dispositifs dits TOSI (en anglais : � totally silicided �) qui sont réalisés à partir d'une grille en poly-silicium au-dessus de laquelle est déposé un métal qui diffuse dans le poly-silicium au cours d'un recuit. La siliciuration s'effectue donc de manière verticale et à la fin du procédé de réalisation du dispositif semi-conducteur. Dans le cas de dispositifs à grille enterrée, le métal est déposé sur les parois latérales du poly-silicium formant la ou les régions de grille. Cependant, on obtient une mauvaise formation du siliciure de métal, notamment en raison de la longueur de diffusion limitée du métal dans le poly-silicium. Selon un aspect, il est proposé un procédé de fabrication d'un dispositif semi-conducteur comportant une région semi-conductrice de canal et une région de grille, la région de grille comprenant au moins une partie enterrée s'étendant sous la région de canal. La formation de la partie enterrée de la région de grille comprend : - une formation d'une cavité sous la région de canal, - un remplissage au moins partiel de la cavité par au moins du silicium et un métal, - la formation d'un siliciure dudit métal. La cavité peut être par exemple un volume évidé, présentant des parois supérieure et inférieure, et pouvant être ouvert et accessible de l'extérieur par une paroi latérale. La cavité peut ainsi présenter un facteur de forme élevé, c'est-à-dire présenter par exemple une dimension très supérieure aux deux autres. Dans ce cas, la cavité pourra être accessible par une surface latérale dont les côtés sont les deux petites dimensions, tandis que la paroi supérieure et la paroi inférieure comprennent la dimension très supérieure. Le procédé permet de former le siliciure de métal le long de l'ensemble de la région de grille, y compris dans la partie enterrée. En particulier, la formation du siliciure de métal est moins dépendante du phénomène de diffusion ou de la forme des cavités lorsque celles-ci présentent un facteur de forme élevé. Par ailleurs, le poly-silicium utilisé pour réaliser le siliciure de métal est de préférence déposé de manière similaire au métal, au moment de la formation de la région de grille, et n'est pas déjà présent avant les étapes de formation du siliciure. Le remplissage au moins partiel de la cavité peut comprendre avantageusement un dépôt conforme de silicium et du métal dans la cavité, et la formation du siliciure dudit métal peut comprendre un recuit. Le dépôt conforme du silicium et du métal permet d'une part d'obtenir une épaisseur régulière du matériau déposé, et d'autre part de pouvoir déposer le matériau le long des différentes parois d'une cavité présentant un facteur de forme élevé. La région de grille peut être avantageusement entièrement siliciurée lors du recuit de formation d'un siliciure dudit métal. On entend ici par entièrement siliciurée, le fait que la région de grille ne comprend pas de partie en poly-silicium, c'est-à-dire ne comprend pas d'interface silicium-métal susceptible de limiter la conductivité électrique de la région de grille. Avantageusement, on peut choisir la quantité relative de silicium et de métal déposés dans la cavité pour ajuster la tension de seuil du dispositif semi-conducteur. La tension de seuil du dispositif semi-conducteur dépend notamment du travail de sortie du matériau de grille. Or, le travail de sortie d'un siliciure dépend de la quantité relative du silicium et du métal dans ledit siliciure. I1 est alors possible d'ajuster la tension de seuil en adaptant les quantités relatives de silicium et de métal déposées pendant les étapes de formation de la région de grille. La quantité relative de silicium et de métal déposés dans la cavité peut être avantageusement ajustée par un dépôt ALD du silicium et/ou du métal dans la cavité. Le dépôt par couches atomiques ALD (en anglais : � atomic layer deposition �) permet de déposer un matériau par couches atomiques, notamment via une réaction avec la surface sur laquelle on souhaite déposer le matériau. Le dépôt ALD est notamment un dépôt conforme qui permet de déposer également un matériau sur les parois internes d'une cavité. I1 est alors possible d'obtenir une épaisseur homogène de matériau le long de la région où va être formée la grille. Le silicium et le métal peuvent être déposés tous les deux par ALD, par exemple lorsque la cavité n'est que partiellement remplie par ces deux matériaux. Dans ce cas, la proportion relative des deux matériaux est contrôlée et ajustée pendant le dépôt, en fonction du siliciure de métal souhaité par exemple. L'étape de remplissage peut comprendre avantageusement un remplissage complet de la cavité par du silicium et du métal déposés par ALD ou CVD, et la quantité relative de silicium et de métal déposés dans la cavité peut être ajustée par la taille de la cavité. Dans ce cas, on dépose un des deux matériaux par ALD ou CVD, puis on remplit le reste de la cavité avec l'autre matériau, éventuellement par une autre méthode de dépôt conforme. La taille initiale de la cavité et l'espace laissé libre pour le dépôt du deuxième matériau sont alors ajustés pour permettre d'obtenir le ratio de silicium et de métal souhaité pour la formation du siliciure. Avantageusement, la formation de la grille peut comprendre - la formation sur la surface supérieure du substrat d'un empilement formé d'au moins une couche de silicium placée au-dessus d'une couche sacrificielle formée d'un matériau sélectivement éliminable par rapport au silicium, - une croissance par épitaxie de silicium sur les parois latérales de l'empilement, - une gravure anisotrope de l'empilement de manière à graver une partie du silicium épitaxié et à accéder à au moins une des extrémités de la couche sacrificielle, - une gravure isotrope sélective de la couche sacrificielle, - la formation, sur les parois de la cavité résultant de la gravure isotrope, d'une couche comprenant un matériau diélectrique, - le dépôt conforme, dans la cavité, d'une couche comprenant du silicium, - le dépôt conforme, dans la cavité, d'une couche comprenant le métal, - un recuit de formation du siliciure dudit métal. En variante, et notamment afin d'obtenir un dispositif à grille enrobante, la formation de la région de grille peut comprendre le dépôt conforme de silicium et de métal autour de la partie de la région semi-conductrice de canal de manière à ce que la région de grille enrobe la région semi-conductrice de canal. Selon un autre aspect, il est proposé un dispositif semi- conducteur comportant une région semi-conductrice de canal et une région de grille, dans lequel la région de grille comprend au moins une partie enterrée s'étendant sous la région de canal, et dans lequel la partie enterrée de la région de grille comprend un siliciure de métal. Avantageusement, la région de grille peut être entièrement siliciurée. Le siliciure de métal de la région de grille peut comprendre une proportion relative en silicium et en métal permettant d'obtenir une tension de seuil souhaitée pour le dispositif semi-conducteur. La région de grille peut enrober la région de canal. Selon un autre aspect, il est proposé un circuit intégré comprenant un dispositif tel que décrit précédemment. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de trois modes de mise en oeuvre, nullement limitatifs, et des dessins annexés, sur lesquels : - les figures 1 à l0b illustrent de manière schématique, les principales étapes d'un premier mode de mise en oeuvre du procédé, - les figures 1 la à 12b illustrent schématiquement et partiellement une variante de mise en oeuvre, et - les figures 13 et 14 illustrent schématiquement et partiellement une autre variante de mise en oeuvre. On décrit ici par exemple un procédé de réalisation d'un transistor à grille enrobante comprenant par exemple trois régions semi-conductrices de canal dont deux sont enrobées par la région de grille. Sur la figure 1, la référence SB désigne une plaquette semi-conductrice ou substrat semi-conducteur que l'on a représenté ici en vue de dessus sous forme rectangulaire à des fins de simplification. Dans la suite des figures, celles qui seront numérotées avec la lettre "a" correspondront à une vue en coupe selon la direction AA' de la figure 1, tandis que celles qui seront numérotées avec la lettre "b" correspondront à une vue en coupe selon la direction générale BB'. La première phase du procédé consiste, comme illustré sur la figure 2, à former sur le substrat SB une couche isolante de base BOX surmontée d'un empilement formé d'une première couche de silicium 1, d'une deuxième couche de silicium 3 encapsulée entre deux couches sacrificielles 2 et 4, et d'une troisième couche de silicium 5 encapsulée entre la couche sacrificielle 4 et une couche sacrificielle 6. Les couches sacrificielles 2, 4 et 6 sont par exemple formées d'un alliage de silicium/germanium. L'empilement est lui-même surmonté d'une couche de masque dur MD1, par exemple une couche de nitrure de silicium, réalisée de façon classique par dépôt. La formation de ces couches superposées peut s'effectuer par exemple par une technique de collage moléculaire bien connue de l'homme du métier. Plus précisément, on forme la couche BOX par oxydation thermique sur le substrat SB tandis que l'on forme sur un deuxième substrat, par exemple par épitaxie non sélective, l'empilement des couches 6, 5, 4, 3, 2 et 1. On vient ensuite faire adhérer, par collage moléculaire, la surface supérieure de la couche 1 sur la surface supérieure de la couche isolante de base BOX. Après retrait du deuxième substrat, on obtient alors le substrat SB surmonté successivement des couches BOX, 1, 2, 3, 4, 5 et 6. La formation de la couche de masque dur MD1 s'effectue alors classiquement par dépôt sur la couche 6 de façon à former la structure illustrée sur la figure 2. A titre indicatif, l'épaisseur de la couche BOX peut être comprise entre 100 et 400 nanomètres par exemple, tandis que l'épaisseur des couches 1, 3, 5 peut être comprise entre 10 et 30 nanomètres par exemple, et que l'épaisseur des couches sacrificielles 2, 4, 6 en lieu et place desquelles, comme on le verra plus en détail ci-après, sera réalisée la région de grille, peut être comprise entre 10 et 70 nanomètres selon le type de dispositif semi-conducteur formé. Puis, comme illustré sur les figures 3a et 3b, on forme, par une étape classique de photolithographie, un bloc de résine MD10 dans la couche de nitrure de silicium MD1, et on procède à une gravure verticale GRV1 avec arrêt sur la première couche de silicium 1. Cette gravure peut être une gravure par plasma par exemple (figures 4a et 4b). La géométrie du bloc MD10 correspond à la géométrie de la future grille du dispositif semi-conducteur, c'est-à-dire que le bloc MD10 va permettre de définir ce qui sera la longueur L des canaux du dispositif semi-conducteur. En particulier, la longueur L des canaux sera de préférence comprise entre 20 nanomètres et 60 nanomètres, tandis que la largeur W sera comprise entre 50 nanomètres et 500 nanomètres. On fait croître ensuite, par épitaxie à partir des parois latérales des couches de silicium 30 et 50, et à partir de la surface supérieure de la couche de silicium 1, des régions de source S et de drain D. Les régions de source S et de drain D sont reliées par les différentes couches de silicium qui forment ainsi les canaux 100, 300, 500 du dispositif semi-conducteur (figure 5a). Durant la formation des régions de source S et de drain D, la croissance par épitaxie du silicium entraîne également la formation de deux autres régions en silicium RS1 et RS2 (figure 5b). Après avoir déposé un film diélectrique, par exemple en SiO2, sur le bloc de résine MD10, on forme alors un deuxième bloc de résine MD2, en utilisant une étape classique de photolitographie, de manière à laisser apparaître au moins les régions de silicium RS1 et RS2 (figures 6a et 6b). Le deuxième bloc de résine MD2 va permettre de définir ce qui sera la largeur W des canaux du dispositif semi-conducteur. On procède alors à une deuxième gravure GRV2 avec arrêt sur la couche isolante de base BOX. Cette gravure peut être une gravure par plasma par exemple (figures 7a et 7b). La gravure GRV2 permet de graver les régions de silicium RS1, RS2, et d'accéder à certaines des parois latérales des couches sacrificielles 20, 40 et 60, recouvertes précédemment par la couche épitaxiée de silicium. I1 est alors possible, après la gravure de la couche de masque dur MD2 et grâce à une gravure isotrope sélective latérale GRL, de graver les trois couches sacrificielles 20, 40 et 60. Les caractéristiques d'une telle gravure latérale sont bien connues de l'homme du métier et ont fait l'objet de nombreuses publications, notamment la demande de brevet français n° 2 791 178. Plus précisément, on pourra utiliser par exemple une chimie oxydante bien connue telle qu'une solution 40m1 HNO3 à 70% + 20m1 H2O2 + 5m1 HF 0,5%, ou bien une attaque plasma isotrope. I1 convient de noter ici que, bien que tout matériau sélectivement éliminable par rapport au silicium puisse convenir, les alliages Sii_XGex sont recommandés car ils sont aisément éliminables sélectivement par une telle chimie oxydante ou par une attaque plasma isotrope. Ces alliages facilitent également la réalisation par épitaxie des couches fines initiales de silicium 1, 3 et 5. On crée alors, comme illustré sur les figures 8a et 8b, des espaces vides ESV1 autour des canaux 100, 300 et 500 qui forment un pont entre les régions de source S et de drain D. Les espaces vides ESV1 sont des cavités qui sont accessibles via les accès utilisés pour la gravure latérale GRL, mais qui sont recouvertes par d'autres couches, dans le cas présent soit une couche de canal soit une couche de masque dur. Les trois couches sacrificielles sont gravées de manière à former à la place les grilles du dispositif final. L'étape suivante, illustrée sur les figures 9a et 9b, consiste ainsi à remplir partiellement les cavités ou tunnels résultant de la gravure sélective isotrope des couches sacrificielles. Dans un premier temps, on forme donc sur les parois des espaces vides ESV1 ou cavités, une couche en matériau diélectrique OX de façon à assurer une isolation totale des flancs. En particulier, la couche en matériau diélectrique OX constitue l'isolant de grille du dispositif semi-conducteur final. Cette couche en matériau diélectrique isolant OX peut être obtenue par exemple par un dépôt haute température d'un film d'oxyde TEOS. En variante, on peut utiliser comme matériau un matériau isolant connu par l'homme du métier sous la dénomination BSG ("Bore Silicone Glass" en langue anglaise) qui présente une meilleure sélectivité de gravure par rapport à l'oxyde de la couche BOX, que celle d'un oxyde TEOS. On peut également procéder à une oxydation thermique, de façon à former à la surface des flancs en silicium des espaces vides ESV1, une fine couche OX d'oxyde de silicium. Les espaces vides ESV1 sont ensuite remplis partiellement par une couche de premier matériau 7 et une couche de deuxième matériau 8, l'un des deux matériaux comprenant du silicium et l'autre comprenant un métal. En particulier, les premier et deuxième matériaux vont permettre de former, après un recuit de siliciuration, la grille en siliciure de métal. Ainsi, le premier matériau peut être par exemple du polysilicium formé par un dépôt CVD ou ALD, ou bien un matériau métallique, comme par exemple du nickel, du titane ou du cobalt, qui peut également être déposé par des dépôts CVD ou ALD. Les dépôts CVD ou ALD sont des dépôts conformes qui permettent de former une couche même sur les parois internes des cavités, avec une épaisseur relativement homogène. Le dépôt ALD permet par ailleurs de déposer le matériau en couches atomiques, et donc d'une part de contrôler de manière plus précise la quantité de matériau déposée, et d'autre part de pouvoir déposer le matériau également à l'intérieur de cavités de petites dimensions. On considérera dans le cas présent que la couche de premier matériau 7 est du poly-silicium déposé par ALD. La couche de deuxième matériau 8 est déposée ensuite. Dans l'exemple considéré, le deuxième matériau est donc un métal, par exemple du nickel. Comme précisé précédemment, le nickel peut être déposé par ALD ou CVD. Selon ce premier mode de mise en oeuvre dans lequel les cavités ESV1 ne sont que partiellement remplies, on considérera que le nickel est déposé par ALD, comme le poly-silicium de la couche 7 déposé précédemment. I1 reste ainsi encore un espace vide ESV10 après la formation des couches 7 et 8 de premier et deuxième matériaux. Grâce aux deux dépôts ALD, les quantités relatives de poly-silicium et de nickel déposés sont ajustées de manière à pouvoir former le siliciure de métal présentant le travail de sortie souhaité. La dernière étape est alors l'étape de recuit de siliciuration au cours de laquelle la couche de premier matériau 7 et la couche de deuxième matériau 8 forment la couche de siliciure de métal 9, dans le cas présent une couche de siliciure de nickel. La température du recuit peut être comprise entre 300°C et 800°C, et est égale par exemple à 450°C. Durant cette étape de siliciuration, on peut observer un phénomène d'expansion de la couche de siliciure de métal. On obtient alors, après la formation du siliciure de métal, un espace vide plus petit que l'espace vide ESV10. I1 est également possible que le phénomène d'expansion de la couche de siliciure de métal conduise au remplissage complet des cavités ESV10, comme cela est représenté sur les figures l0a et 10b. Le dispositif ainsi obtenu, comporte dans le mode de réalisation illustré sur les figures l0a et 10b, une région de source S, de canal (100, 300, 500), de drain D et de grille métallique 9. Par ailleurs, les régions de source, de canal et de drain sont totalement isolées du substrat SB d'une part et de la région de grille 9 d'autre part, par un enrobage isolant OX et par la couche BOX. Plus particulièrement, dans le cas décrit précédemment, le dispositif semi- conducteur comprend trois canaux 100, 300, 500 dont deux (300, 500) sont enrobés par la grille 9. De plus, la grille 9 étant formée en siliciure de métal, il s'agit d'une grille métallique dont le travail de sortie peut être ajustée par la proportion relative du silicium et du métal. Notamment, le dépôt par ALD du poly-silicium et du métal permet d'obtenir un siliciure de métal dont la composition est homogène, notamment au contact de l'isolant de grille. L'étape finale de la réalisation du composant consiste en des prises de contact classiques au niveau des zones de siliciuration. I1 convient de noter ici qu'un tel composant peut être facilement incorporé au sein d'un circuit intégré disposé sur une autre plaquette par exemple (concept Cellule sur Puce : COC ("Cellule on Chip" en langue anglaise). Selon un deuxième mode de réalisation, il est également possible de remplir entièrement les espaces vides ESV1 représentés sur les figures 8a et 8b. Ainsi, à partir des figures 8a et 8b, l'étape de formation de la couche de deuxième matériau 8 comprend un dépôt permettant le remplissage complet des cavités (figures lla et llb). La quantité de deuxième matériau déposé dépend alors de la taille de la cavité et non de la méthode de dépôt. Ainsi, pour obtenir le siliciure de métal souhaité, on peut ajuster la taille des cavités ESV1 et l'épaisseur de la couche de premier matériau 7. On peut, ici encore, déposer ledit premier matériau par ALD, pour un meilleur contrôle de la quantité déposée et donc de l'épaisseur de la couche 7, puis combler le reste des cavités par un dépôt, par exemple CVD, du deuxième matériau. Le dépôt CVD permet d'une part d'obtenir un dépôt conforme dans l'espace restant des cavités, et d'autre part la quantité de deuxième matériau étant déterminée par le volume à combler, il n'est pas nécessaire de mettre en oeuvre une méthode de dépôt aussi précise que le dépôt ALD. Cette dernière méthode reste cependant envisageable pour ce deuxième mode de mise en oeuvre. Lors de l'étape de siliciuration, les couches 7 et 8 de premier et deuxième matériau forment la couche 9 de siliciure de métal (figures 12a et 12b). Durant l'étape de siliciuration, et contrairement au premier mode de mise en oeuvre, la couche de siliciure de métal 9 peut présenter des contraintes, notamment en raison des éventuelles variations de volume (par exemple une expansion) lors de la formation du siliciure de métal à partir du silicium et du métal. Ces contraintes peuvent par exemple être mises à profit dans le cas de porteurs de charge positifs dont la mobilité dans un canal en silicium augmente avec les contraintes. Selon un troisième mode de mise en oeuvre, il est possible d'intégrer des dispositifs semiconducteurs de type différents (NMOS et PMOS) en réalisant simultanément les principales étapes décrites précédemment. Dans ce troisième mode de mise en oeuvre, le type des dispositifs semiconducteurs formés est déterminé par la phase du siliciure de grille, c'est-à-dire que les dispositifs semiconducteurs de type différents vont être réalisés de manière analogue mais avec des phases de siliciure de grille différentes. Par exemple, pour réaliser un dispositif semiconducteur NMOS avec une grille en siliciure de nickel, la phase du siliciure est de préférence choisie riche en silicium, tandis que pour un dispositif semiconducteur PMOS, on choisira une phase de siliciure riche en nickel. Pour pouvoir réaliser les principales étapes du procédé de manière commune à la réalisation de deux types de dispositifs semiconducteurs, la phase des siliciures formés va être déterminée au début du procédé par la taille des couches sacrificielles. Ainsi, on réalise lors de la première étape du procédé, un empilement de couches en silicium et de couches sacrificielles dans lequel l'épaisseur des couches sacrificielles est choisie en fonction du type de dispositif semiconducteur à réaliser. La première étape du procédé consiste donc à réaliser une première couche en silicium 11 sur la couche isolante BOX, puis à recouvrir, avec un masque dur intermédiaire MDI, les zones au niveau desquelles seront réalisés les transistors PMOS. On forme alors sur une zone non-recouverte un premier empilement de couches pour la réalisation d'un transistor NMOS (figure 13). Le premier empilement comprend ainsi des couches de silicium 11, 13, 15 et des couches sacrificielles 12, 14, 16 dont l'épaisseur est choisie par exemple de l'ordre de grandeurs de celle des couches en silicium. Enfin, un masque dur MD est déposé au-dessus du premier empilement comme pour la figure 2. Le premier empilement de couches correspondant au dispositif semiconducteur NMOS étant réalisé, le masque dur intermédiaire MDI est retiré et un second empilement correspondant au dispositif semiconducteur PMOS est alors formé. En particulier, le second empilement est réalisé avec des couches sacrificielles 120, 140, 160 présentant une épaisseur plus importante que les couches sacrificielles 12, 14, 16 du premier empilement. Puis un masque dur MD est déposé au-dessus du second empilement (figure 14). Le reste du procédé s'effectue d'une façon analogue à ce qui a été décrit ci-avant en référence aux figures 3a à 8b et 1 la à 12b. En particulier, l'épaisseur de la couche de premier matériau 7 sera identique pour les deux types de dispositifs semiconducteurs, tandis que la couche de deuxième matériau 8 réalisée en comblant les cavités sera plus ou moins importante selon le type de dispositif semiconducteur. Ainsi, après siliciuration, on obtient d'une part des dispositifs semiconducteurs comprenant une grille en NiSi par exemple et présentant un comportement NMOS, et d'autre part des dispositifs semiconducteurs comprenant une grille en Ni2Si et présentant un comportement PMOS.20 REVENDICATIONS 1. Procédé de fabrication d'un dispositif semi-conducteur comportant une région semi-conductrice de canal et une région de grille, la région de grille comprenant au moins une partie enterrée s'étendant sous la région de canal, caractérisée par le fait que la formation de la partie enterrée de la région de grille comprend : - une formation d'une cavité sous la région de canal, - un remplissage au moins partiel de la cavité par au moins du silicium et un métal, - la formation d'un siliciure dudit métal. 2. Procédé selon la revendication précédente dans lequel le remplissage au moins partiel de la cavité comprend un dépôt conforme de silicium et du métal dans la cavité, et dans lequel la formation du siliciure dudit métal comprend un recuit. 3. Procédé selon l'une des revendications précédentes dans lequel la région de grille est entièrement siliciurée lors du recuit de formation d'un siliciure dudit métal. 4. Procédé selon l'une des revendications précédentes dans lequel on choisit la quantité relative de silicium et de métal déposés dans la cavité pour ajuster la tension de seuil du dispositif semi-conducteur. 5. Procédé selon l'une des revendications précédentes dans lequel la quantité relative de silicium et de métal déposés dans la cavité est ajustée par un dépôt ALD du silicium et/ou du métal dans la cavité. 6. Procédé selon l'une des revendications précédentes dans lequel l'étape de remplissage comprend un remplissage complet de la cavité par du silicium et du métal déposés par ALD ou CVD, et dans lequel la quantité relative de silicium et de métal déposés dans la cavité est ajustée par la taille de la cavité. 7. Procédé selon l'une des revendications précédentes dans lequel la formation de la grille comprend :- la formation sur la surface supérieure du substrat d'un empilement formé d'au moins une couche de silicium placée au-dessus d'une couche sacrificielle formée d'un matériau sélectivement éliminable par rapport au silicium, - une croissance par épitaxie de silicium sur les parois latérales de l'empilement, - une gravure anisotrope de l'empilement de manière à graver une partie du silicium épitaxié et à accéder à au moins une des extrémités de la couche sacrificielle, - une gravure isotrope sélective de la couche sacrificielle, - la formation, sur les parois de la cavité résultant de la gravure isotrope, d'une couche comprenant un matériau diélectrique, - le dépôt conforme, dans la cavité, d'une couche comprenant du silicium, - le dépôt conforme, dans la cavité, d'une couche comprenant le métal, - un recuit de formation du siliciure dudit métal. 8. Procédé selon l'une des revendications précédentes dans lequel la formation de la région de grille comprend le dépôt conforme de silicium et de métal autour de la partie de la région semi-conductrice de canal de manière à ce que la région de grille enrobe la région semi-conductrice de canal. 9. Dispositif semi-conducteur comportant une région semi-conductrice de canal et une région de grille, la région de grille comprenant au moins une partie enterrée s'étendant sous la région de canal, caractérisé en ce que la partie enterrée de la région de grille comprend un siliciure de métal. 10. Dispositif selon la revendication 9 dans lequel la région de grille est entièrement siliciurée. 11. Dispositif selon la revendication 9 ou 10 dans lequel le siliciure de métal de la région de grille comprend une proportion relative en silicium et en métal permettant d'obtenir une tension de seuil souhaitée pour le dispositif semi-conducteur. 12. Dispositif selon l'une des revendications 9 à 11 dans lequel la région de grille enrobe la région de canal. 13. Circuit intégré comprenant un dispositif selon l'une des revendications 9 à 12.5