FR 2919949 A1 20090213 FR 0705753 A 20070807 PROCEDE INTEGRE DE DETECTION D'UN DEFAUT D'IMAGE DANS UN ECRAN A CRISTAL LIQUIDE La présente invention concerne un procédé pour détecter des défauts d'image dans les écrans à cristal liquide. L'invention s'applique plus particulièrement aux écrans à cristaux liquides utilisés sur les tableaux de bord de véhicule, en particulier des aéronefs. Les écrans couleur à cristal liquide sont universellement utilisés dans les systèmes de visualisation des cockpits d'avions et d'hélicoptères. Ils constituent une interface homme-machine essentielle, fournissant au pilote, au moyen d'images symboliques élaborées, des informations qui lui sont nécessaires pour mener à bien ses différentes missions. Ces informations affichées doivent donc être très fiables. Or il arrive que ces écrans présentent des défauts d'affichage, et notamment un défaut dit d'image figée, correspondant à un défaut dans la chaîne d'affichage vidéo, généralement du à un défaut de fonctionnement dans les registres à décalage des circuits intégrés de commande (drivers) ligne ou colonne par lesquelles l'affichage de la vidéo sur l'écran est contrôlé ou à un défaut de présence du signal de synchronisation du balayage vertical en entrée de l'écran LCD. La structure d'un registre à décalage est bien connue. Considérons un registre à décalage de n bits : c'est un dispositif semi-conducteur comprenant n étages en cascade, la sortie de chaque étage formant l'entrée du suivant. Chaque étage comprend une pluralité de transistors semi-conducteurs. Ces transistors doivent assurer de nombreuses commutations. Certains de ces transistors subissent en permanence un stress de grille, ce qui peut entraîner une dérive de leur tension de seuil et par suite, un dysfonctionnement du transistor : le transistor ne commute plus. Dans un étage de commutation dans lequel un transistor ne commute plus, le transfert des données ne se fait plus ; les données en sortie de cet étage et des étages suivants ne vont donc plus changer. S'agissant des registres à décalage du circuit de commande de sélection des lignes, les lignes commandées par la sortie de ces étages vont donc rester toujours dans le même état non sélectionné : le balayage des lignes de sélection de la matrice ne se fait plus. Supposons qu'une telle interruption du balayage ligne se produise. Compte tenu de la résistivité très élevée des cristaux liquides et des transistors dans l'état bloqué, les pixels d'un écran LCD ont une excellente performance de stockage de l'information. La même image peut ainsi rester affichée plusieurs secondes, après cette interruption. Un autre défaut d'affichage est la perte d'une information vidéo dans la chaîne de transmission de l'image, par exemple liée à une défaillance d'une voie vidéo couleur. Par exemple, la couleur rouge est utilisée pour afficher les signaux d'alerte. Il est concevable qu'une ~o défaillance de la voie vidéo rouge ne soit pas rapidement détectée par le pilote sur une image opérationnelle. Dans ce cas, le pilote peut avoir une réaction trop tardive. Il est ainsi nécessaire de pouvoir identifier ce défaut. Un pilote peut ne pas s'apercevoir d'un défaut d'affichage, d'autant plus que certaines images symboliques associées à des informations utiles 15 au pilote, ne varient pas très vite. Il pourrait donc continuer à se fier à l'image affichée, alors qu'elle n'est pas ou plus correcte. Les recommandations de sécurité de l'avionique civile interdisent ce type d'événement. II est donc nécessaire de prévoir un système de détection d'un défaut d'affichage. Selon l'état de l'art, pour le circuit d'adressage des lignes de 20 sélection, la détection de ce défaut est habituellement réalisée en s'assurant dans le signal de sortie du dernier étage des registres à décalages, de la présence synchrone du signal de balayage ligne sur cette sortie. Cette méthode a différents inconvénients. Elle nécessite de pouvoir mesurer physiquement le signal en sortie du dernier étage, et donc 25 de prévoir une ligne conductrice supplémentaire, dédiée à cette mesure. En outre, l'information mesurée est celle de la dernière ligne du registre à décalage. Or le défaut peut se situer plus loin, au niveau du circuit d'élévation de tension qui est habituellement prévu entre les sorties du registre à décalage et les lignes de la matrice, pour passer des niveaux de 30 tension numérique, dans les registres à décalage, aux niveaux de tension analogique nécessaires pour commander les points image. Pour le circuit de commande de l'affichage des données vidéo sur les colonnes, la détection de défaut consiste à détecter la présence d'un signal vidéo en entrée des circuits de commande de colonne, ce qui est très 35 insuffisant. Notamment cela ne donne aucune information sur le fonctionnement du registre à décalage et /ou du circuit de conversion numérique analogique et/ou du circuit d'amplification des dispositifs de commande des colonnes et ne permet pas de s'assurer de l'intégrité de l'affichage d'une couleur en particulier. Or dans le contexte de l'avionique civile, la couleur rouge correspond à l'affichage d'informations liées à la sécurité. II y a donc un intérêt certain à pouvoir s'assurer de l'intégrité de la chaîne d'affichage de cette couleur au moins. L'invention a pour objet un procédé de détection de défaut d'image plus performant, qui permet de tester de manière fiable l'intégrité de 10 l'ensemble de la chaîne d'affichage vidéo. L'invention concerne un procédé intégré de détection d'un défaut d'image dans un écran LCD comprenant des électrodes pixels arrangées matriciellement en lignes de données et lignes de sélection, une contre-électrode, et des moyens d'affichage d'une image appliquant des niveaux de 15 tension de commande sur lesdites électrodes pixels via lesdites lignes de données et de sélection et sur la contre-électrode, caractérisé en ce qu'il consiste en une vérification de la consommation de courant sur un bus d'alimentation des moyens d'affichage, lors de charges ou décharges capacitives des lignes de données et/ou de sélection de l'écran LCD. 20 Le procédé comprend l'intégration d'une chaîne de mesure comprenant une résistance disposée en série sur le bus d'alimentation, un circuit de mesure du courant dans ladite résistance et de fourniture en sortie d'un signal numérique de mesure correspondant, et un circuit de comparaison dudit signal numérique de mesure étant prévu pour fournir le 25 cas échéant un signal de détection de défaut d'image. L'invention concerne aussi un écran à cristal liquide comprenant des moyens intégrés de détection correspondant. D'autres avantages et caractéristiques de l'invention sont détaillés 30 dans la description suivante en référence aux dessins illustrés d'un mode de réalisation de l'invention, donné à titre d'exemple non limitatif. Dans ces dessins : -la figure 1 illustre les circuits de commande lignes et colonnes dans un écran LCD; - les figures 2a et 2b sont respectivement un schéma bloc d'une chaîne de mesure utilisée dans un procédé de détection de défaut d'image selon l'invention; et un schéma d'une matrice active d'écran LCD dans lequel une telle chaîne est intégrée pour tester l'intégrité de la fonction de balayage des lignes et de la fonction d'affichage des couleurs; -la figure 3 détaille une séquence d'affichage d'images vidéo dans un écran LCD; -la figure 4 est un chronogramme des signaux des lignes de sélection, dans une fenêtre d'affichage d'une image vidéo, et du courant dans le bus ~o d'alimentation mesuré dans cette fenêtre par une chaîne de mesure selon l'invention; - la figure 5 illustre un exemple de chronogramme des signaux de détection et de génération d'alarme correspondant; -la figure 6 donne en exemple les signaux appliqués sur les colonnes dans 15 les fenêtres pour tester une couleur, -la figure 7 illustre un chronogramme des signaux de détection et de génération d'alarme correspondant; et -la figure 8 est un schéma détaillé d'une réalisation électronique possible d'une chaîne de mesure utilisée dans un procédé selon l'invention. 20 La figure 1 reprend une architecture d'un écran LCD. Cette architecture est bien connue. Elle comprend un réseau matriciel de pixels ou points image, constitué chacun par un dispositif de commutation et d'une cellule électro-optique dont une électrode dite électrode pixel est connectée 25 au dispositif de commutation, et l'autre électrode dite contre-électrode CE est une électrode commune à tous les pixels. La matrice 10 comprenant les électrodes pixels et leurs dispositifs de commutation est réalisée sur une plaque substrat. La contre-électrode CE est réalisée sur une contreplaque de l'écran qui supporte également les filtres colorés. L'affichage d'une image 30 sur un tel écran est réalisé par des moyens d'affichage permettant l'application de niveaux de commande appropriés sur les électrodes des pixels. S'agissant de l'électrode pixel commune, ou contre-électrode CE, elle reçoit une tension de commande VCE appropriée au mode d'adressage 35 de l'écran, par un bus d'alimentation de tension continue respectif. S'agissant des électrodes pixels, leur adressage s'effectue par l'intermédiaire de lignes de sélection L;, i entier, i E[1, ... n], qui commandent chacune l'état passant ou non-passant des dispositifs de commutation arrangés sur cette ligne, et de colonnes ou lignes de données, CoIRi, CoIGJ, CoIBi, qui transmettent chacune une tension correspondant à un niveau de gris à afficher, sur l'électrode d'un pixel sélectionné, arrangé sur la colonne. Dans l'exemple, on a choisi un écran couleur, avec une matrice de filtres colorés à trois couleurs rouge R, vert G et bleu B (réalisée sur la contre plaque). On a ainsi un arrangement de colonnes correspondant à w l'arrangement couleur choisi. Dans l'exemple, on a choisi un arrangement simple de type stripe avec répétition d'un motif R G B sur les colonnes, et de ligne en ligne. Les circuits d'adressage de ces électrodes pixels comprennent un circuit de commande 20 des lignes de sélection, dénommés "driver ligne" 15 dans la littérature technique et un circuit 30 de commande des données, dénommés " driver colonne" dans la littérature technique. Ces circuits de commande peuvent être des circuits intégrés à la matrice active (c'est à dire qu'ils sont réalisés sur la même plaque substrat que la matrice active) ou des circuits externes. Dans ce dernier cas, ils sont raccordés à la matrice active 20 par un mode de connexion approprié, par exemple par thermocollage, report des circuits intégrés sur le verre dit report COG ("Chie On Glass") ou tout autre mode de connexion. Le circuit 20 de commande des lignes de sélection (driver ligne) comprend principalement un registre à décalage 21 (qui peut en pratique être 25 formé de plusieurs circuits chaînés, en fonction du nombre n de lignes de la matrice), pour adresser séquentiellement, à une fréquence de balayage verticale, chacune des lignes de grille de la matrice : le signal de balayage Sswp est appliqué en entrée du premier étage du registre et est progressivement transféré vers les étages suivants à la fréquence de 30 balayage (fréquence ligne) définie par l'horloge de commande du driver ligne. Le circuit 20 comprend aussi un circuit élévateur de tension 22, connecté entre le registre et les lignes. Sa fonction est de transformer les niveaux basse tension en sortie du registre à décalage (logique 3 volts typiquement) en signaux analogiques, de niveaux de tension Vgon et Vgoff, 35 appropriés à la technologie des dispositifs de commutation (transistors) des pixels. Plus spécialement, la tension Vgon est celle qui commute les transistors d'une ligne L; sélectionnée à l'état passant (fermé), ce qui permet d'appliquer la tension vidéo appliquée sur les colonnes, sur les pixels correspondant, tous les transistors des autres lignes Lk, ksi, ayant leur grille tirée à la tension Vgoff, pour les maintenir à l'état bloqué (ouvert). Le circuit 31 de commande de données reçoit en entrée le signal vidéo Sv;déo à afficher, pour appliquer les tensions sur les colonnes de la matrice correspondant aux niveaux de gris à afficher pour chaque image. II comprend principalement un registre à décalage (qui peut en pratique être formé de plusieurs circuits ou composants chaînés, en fonction du nombre m de colonnes de la matrice), qui pilote le circuit échantillonneur bloqueur qui permet la mémorisation sur un circuit 32 inclus dans le circuit 30 du signal vidéo à afficher sur les colonnes. Chaque donnée mémorisée indique pour une colonne de la matrice, le niveau de gris à appliquer. Elle est transférée à la cadence de sélection des lignes sur un circuit 33 comprenant des convertisseurs numériques/analogiques. Typiquement, un niveau de gris est codé sur 6 ou 8 bits. Le circuit 33 comprend donc des convertisseurs numériques/analogiques et des amplificateurs de courant associés à des tables de codage pour fournir et appliquer les niveaux de tension analogique correspondants sur les colonnes, à la cadence de sélection des lignes de sélection : à chaque nouvelle ligne sélectionnée, le contenu des registres de données préalablement échantillonné, est appliqué en entrée des convertisseurs, qui fournissent chacun en sortie un niveau de tension analogique correspondant. La sortie de ces convertisseurs est connectée à un amplificateur de courant dont la fonction est de charger rapidement la colonne pendant la sélection de la ligne. Les convertisseurs numériques/analogiques ainsi que les amplificateurs de courant sont alimentés par un bus d'alimentation VDDA de tension continue (13 volts dans un exemple). Les circuits d'adressage des pixels de l'écran comprennent de manière connue d'autres dispositifs de commande, notamment pour inverser la polarité de la tension appliquée sur les pixels (inversion ligne, colonne ou point), ou pour tenir compte de la structure du filtre coloré de la matrice (structure quad, stripe...) .... On notera que l'invention ne se limite pas à un arrangement particulier, ni à des options d'adressage qui varient selon les produits et leurs applications. L'homme du métier saura appliquer l'invention qui va être maintenant présentée en référence aux figures 2a et suivantes, à un écran spécifique donné, en mettant en application les différents enseignements qui vont être donnés ci-après. Pour vérifier l'intégrité de la chaîne d'affichage vidéo de la matrice, et plus particulièrement pour détecter un défaut d'image, un procédé de test intégré selon l'invention mesure le courant sur les bus d'alimentation associés actifs lors de la charge des colonnes avec la tension analogique correspondant au niveau de gris souhaité sur l'image. On montre que cette mesure de courant permet de vérifier l'intégrité de toute la chaîne d'affichage vidéo. En effet, les lignes et colonnes de la matrice sont des lignes capacitives, qui sont chargées et/ou déchargées à la fréquence ligne ou horizontale. La capacité de chaque ligne, et la capacité équivalente des colonnes sont élevées. Les colonnes ont en outre un fort couplage capacitif avec le signal VCE appliqué sur la contre-électrode. Il est ainsi possible de mesurer un appel positif ou négatif de courant correspondant à la charge ou décharge de ces lignes sur un bus d'alimentation correspondant : Vgon pour les lignes ; VDDA et/ou VCE pour les colonnes. Cet appel de courant ne peut se faire que si la tension est effectivement appliquée sur les lignes et/ou les colonnes de la matrice : c'est à dire si la ligne est bien sélectionnée et/ou si les données vidéo sont bien appliquées sur les colonnes. Cette mesure de courant permet ainsi de vérifier non seulement le bon fonctionnement des registres à décalage 21, ou 31, mais plus généralement des circuits amonts, qui amènent le signal d'entrée SSWp ou Svidéo, et avals qui appliquent une tension analogique sur une ligne/ou colonne correspondante : pour l'adressage des lignes, il va s'agir du circuit 22 d'élévation de tension. Pour l'adressage des colonnes il va s'agir de toute la chaîne de connectique et de mémorisation, commutation, conversion numérique analogique et amplification (circuits 32 et 33). La figure 2 illustre le principe d'une chaîne 40 de mesure de courant selon l'invention. Elle comprend principalement une résistance Rm associée à un circuit A de mesure de courant, qui fournit un signal de mesure Sm. La résistance Rm est connectée en série sur le bus d'alimentation VDD et un driver DRV d'une ligne capacitive LC. Ce signal est alors comparé (circuit 42) à un signal attendu Sc, typiquement un signal impulsionnel synchrone du signal de balayage des lignes, pour fournir un signal de détection de défaut Sd. Ce signal est alors typiquement traité par un dispositif de gestion d'alarme 50, généralement externe, propre à l'application utilisant l'écran concerné, pour fournir le cas échéant un signal d'alarme AL. Dans une application avionique, ce signal de détection Sd sera ainsi typiquement routé vers le système de visualisation et plus spécialement vers la partie gestion des alarmes : alarme sonore et/ou message de sécurité, par voyant lumineux.... En pratique, le circuit de mesure 40 est placé en amont des circuits 20 et 30 de commande ligne et colonne ou de contre-électrode, c'est à dire entre le bus d'alimentation "analogique" et l'entrée d'alimentation correspondante dans le circuit de commande. En effet, dans cette partie amont, on est en dehors du verre supportant la zone active de la matrice et assez généralement sur un circuit imprimé, ce qui facilite l'intégration de la chaîne de mesure. La figure 2b illustre ainsi une architecture correspondante d'un écran LCD à matrice active, intégrant des chaînes de mesure selon 20 l'invention : • une première chaîne de mesure 40A est placée sur le bus d'alimentation Vgon, qui alimente le circuit d'élévation de tension 22 du circuit 20 de commande des lignes. Elle comprend une résistance RmA placée en série sur le bus 25 d'alimentation, entre le bus et l'entrée alimentation du circuit 22. Elle fournit en sortie un signal de détection correspondant SdA. • une deuxième chaîne de mesure 40B est placée sur le bus d'alimentation VDDA, qui alimente le circuit 33 des 30 convertisseurs numérique analogique du circuit 30 de commande des colonnes. Elle comprend une résistance RmB placée en série sur le bus d'alimentation, entre le bus et l'entrée alimentation du circuit 33. Elle fournit en sortie un signal de détection correspondant SdB. On peut remplacer, ou compléter, la deuxième chaîne 40B de mesure par une autre chaîne de mesure 40c représentée en pointillé sur la figure, et placée sur le bus d'alimentation VcE qui alimente la contre-électrode CE. Elle comprend une résistance Rmc placée en série sur le bus d'alimentation, entre le bus et l'entrée alimentation de la contre-électrode. Elle fournit en sortie un signal de détection correspondant Sdc. On a vu en effet que les colonnes ont un fort couplage capacitif avec la contre-électrode. La mesure de courant pour les colonnes peut ainsi se faire sur l'un et/ou l'autre bus VDDA et/ou VCE. La mise en oeuvre d'un procédé de détection de défaut d'image selon l'invention, peut, comme représenté sur la figure 2b, comprendre une chaîne de mesure pour les lignes et une chaîne de mesure pour les colonnes. C'est la configuration optimale de détection des défauts qui conduisent au problème d'image figée. Cependant, selon les besoins de l'application visée, on peut se contenter d'une seule chaîne, soit associée aux lignes, soit associée aux colonnes. Selon que l'on teste la charge des lignes ou des colonnes, la mise en oeuvre du procédé de détection diffère. On rappelle que l'affichage d'une image sur un écran LCD est séquencé par image, à une période trame T, comprenant une période d'affichage VW de l'image pendant laquelle les lignes de sélection sont sélectionnées une à une en séquence, et les données vidéo correspondantes appliquées sur les colonnes, et une période hors affichage NVW, pendant laquelle aucune ligne n'est sélectionnée. Une telle séquence est illustrée en exemple sur la figure 3. Pour un affichage vidéo à 50 Hz, on a une période trame T de 20ms dont environ 16ms sont utilisés pour l'affichage effectif d'image, dans la période d'affichage VW. S'agissant des lignes, la chaîne de mesure 40A associée aux lignes doit donc être activée dans la période d'affichage VVV dans laquelle les lignes sont effectivement sélectionnées : en dehors de cette période, c'est à dire dans les périodes NVW, aucune ligne n'est sélectionnée ; par conséquent il est normal de ne pas détecter d'appel de courant sur l'alimentation Vgon. Par contre, s'agissant des colonnes, pendant la période d'affichage VW, il n'est pas possible ni de faire une mesure significative de courant, car les différents niveaux de tension correspondant aux différents niveaux de gris à afficher pour une image donnée peuvent plus ou moins se compenser en charge/décharge suivant la nature de l'image à afficher. En outre, il n'est pas possible de tester l'affichage d'une couleur spécifiquement sans perturber l'image. On prévoit donc d'activer la chaîne de mesure 40B et/ou 40c associée aux colonnes, dans les périodes "hors affichage" NWM. Les figures 4 et 5 illustrent ainsi plus particulièrement le procédé de test du circuit de commande des lignes de sélection. Ce procédé intègre la chaîne de mesure 40A précédemment décrite (figure 2b). Dans la période WM, les lignes sont sélectionnées une par une en séquence, comme illustré sur la figure 4 : une impulsion de tension Vgon est appliquée sur chaque ~o ligne, à la fréquence de balayage vertical. Dans les périodes hors affichage NWM, les lignes sont toutes à Vgoff. Pour chaque impulsion de tension, la chaîne de mesure 40A va pouvoir mesurer un courant correspondant à l'appel de courant provoqué par la charge de la ligne de sélection correspondante. Ces appels de courant I 15 sur le bus d'alimentation Vgon en correspondance avec chaque impulsion Vgon sont illustrés sur la figure 4. Ainsi, le circuit de mesure de courant 41 de la chaîne est conçu pour fournir en sortie un signal de mesure Sm impulsionnel, chaque impulsion correspondant à la détection d'un appel de courant. 20 Ce signal est comparé à un signal Sc de fréquence ligne, typiquement dérivé d'un signal d'horloge synchrone du signal de balayage Ss, p. Dans l'exemple, ce signal est "plat" dans les fenêtres hors affichage NVW. Ce circuit de comparaison peut être typiquement réalisé au moyen d'un circuit logique type porte NAND. Quand il n'y a pas d'impulsion dans le 25 signal de mesure, ce circuit de comparaison fournit une impulsion de tension logique en sortie : c'est le signal de détection Sd. Ce signal est traité par un dispositif de gestion d'alarme (dispositif 50 ù figure 2a). Ce dispositif de gestion peut mettre en oeuvre des règles de génération d'un signal d'alarme ALA correspondant. Par exemple, une règle 30 peut édicter un nombre de défauts (d'impulsions de défaut Sd) minimum pour générer une alarme. Dans l'exemple illustré sur la figure 5 à titre illustratif du procédé de mesure, une suite de quatre défauts est nécessaire pour générer une alarme, qui est alors traitée de manière appropriée par un système de sécurité de l'application concernée. On note que les alarmes éventuelles 35 sont générées pendant les périodes de mesure/détection, c'est à dire dans les périodes VW. Dans un exemple pratique, une résistance RmA de faible impédance suffit, de l'ordre de 10 ohms par exemple. Pour un écran 10 pouces, et pour une capacité équivalente d'une ligne de sélection de l'ordre de 200 picofarads, chargée en 0.5ps à Vgon égal à 30 Volts, on obtient un courant pic de charge I(Vgon) de l'ordre de 12mA. Les figures 6 et 7 illustrent plus particulièrement le procédé de test du circuit 30 de commande des colonnes. Ce procédé intègre la chaîne de mesure 40a et/ou la chaîne de mesure 40c précédemment décrites (figure 2b), le principe de détection s'appliquant à l'identique sur ces deux chaînes. Ce principe de détection consiste à commander l'affichage d'une image test Stest dans les périodes NWM hors affichage : cette image test est déterminée, programmée, pour commander sur des colonnes de la matrice un même premier niveau de gris, ou un même deuxième niveau de gris, alternativement à la fréquence ligne (c'est à dire à la fréquence de sélection des lignes, sauf que les lignes ne sont pas sélectionnées). Les premier et deuxième niveaux de gris correspondent respectivement au niveau le plus bas et le plus haut de l'échelle de gris, c'est à dire à l'excursion maximum de tension. Pendant dans la période NWM d'une trame, toutes ces colonnes sont alors alternativement portées au maximum de tension, et au minimum de tension, à la fréquence ligne. Cette modification importante du signal de colonne à la fréquence ligne crée un appel de courant important dans les bus d'alimentation VDDA et VcE, ce qui est détecté. En pratique, la mise en oeuvre du procédé entraîne ainsi le fonctionnement du driver colonne 30 pendant toute la trame, dans la période VW, pour afficher une image vidéo Svidéo, et dans la période NVW pour fictivement afficher une image test Stest. L'affichage est "fictif" car dans ces périodes NVW, les lignes ne sont pas sélectionnées : l'image de test n'est pas réellement affichée sur l'écran. La séquence de test alternative maxima/minima est intéressante car elle permet de tester la commande des niveaux de gris aux deux extrémités de la chaîne. Cependant, la séquence de test pourrait ne prévoir l'affichage que d'un niveau de gris prédéfini, le même d'une ligne à l'autre. C'est de préférence le niveau de gris le plus haut ou le plus bas de l'échelle de gris, pour provoquer un appel de courant de charge ou décharge suffisant. Pour un écran utilisant un mode d'adressage du type à inversion colonne au moins, l'image de test vidéo correspondra à un affichage une colonne sur deux. Si on considère un écran couleur, il est intéressant de pouvoir tester l'affichage d'une couleur spécifique. Selon l'invention, des colonnes pour afficher l'image de test sont sélectionnées pour correspondre à une unique couleur, les colonnes associées à l'autre ou aux autres couleurs étant non sélectionnées. Typiquement, et comme illustré sur la figure 6, si on veut tester le rouge, les données à afficher concernent les seules colonnes rouges COIRJ . Les autres colonnes Cole, COIB;, restent à un niveau de tension stable pendant ces périodes NVW de façon à réduire leur contribution aux appels de courants. Par exemple, l'image de test est telle que les colonnes rouges commutent à la fréquence ligne alternativement du niveau noir au niveau blanc, pour avoir le maximum de l'excursion de tension, et les autres colonnes gardant un niveau de gris stable, par exemple le blanc. On peut prévoir des séquences de test successives, pour tester successivement chacune des couleurs, à des fréquences de test qui peuvent être choisies selon l'importance de chaque couleur pour l'application considérée. La figure 7 illustre le procédé de détection avec les signaux Sm, Sd et ALB, qui est similaire à celui du driver ligne (Figure 5). Le signal de comparaison Sc utilisé est également similaire. La séquence de test du driver colonne 30 peut par ailleurs 25 dépendre du mode d'adressage de l'écran qui est testé. Dans un écran utilisant un mode d'adressage du type à inversion colonne au moins, et pour un arrangement des couleurs sur la matrice de type stripe, typiquement une répétition en ligne d'un motif rouge R, vert V, bleu B, deux colonnes rouges successives sont l'une commandée avec une 30 polaritéde tension positive, et l'autre une polarité de tension négative. Dans ce cas on comprend que l'on a une compensation de charge et décharge de courant : on ne détectera pas d'appel de courant sur le bus VDDA. Dans ce cas la séquence de test utilisera une image de test vidéo programmée pour correspondre à un affichage de la couleur rouge une colonne sur deux. Cela 35 se décline bien sûr sur chaque couleur. De façon générale, l'affichage d'une image de test selon l'invention se traduit par une modification à la fréquence ligne du signal de colonne sur des colonnes sélectionnées pour le test, pour créer un appel de courant important correspondant dans les bus d'alimentation VDDA et VCE, avec éventuellement d'autres colonnes dans un état approprié réduisant leur contribution aux appels de courant. Enfin, on connaît des écrans dans lequel le bus d'alimentation VDDA est coupé périodiquement, à la fréquence trame (non représenté). Dans ce cas, on prévoit que la mesure de courant est désactivée pendant ces coupures, pour ne pas générer de fausses détections de défaut. Ces différentes variantes de mise en oeuvre de l'invention ne posent pas de problèmes particuliers de réalisation pratique. En pratique, la chaîne de mesure 40B et/ou 40c est associée à des moyens de mémorisation/génération d'au moins une image de test Stest. Si on veut tester chacune des couleurs, la même image peut être utilisée, à chaque fois, en combinaison avec une sélection des colonnes de la couleur correspondante. Ces moyens de mémorisation/génération sont réalisés de toute manière connue de l'homme de l'art. Pour des grands écrans, le circuit de commande des colonnes ou 20 driver colonne est en pratique formé d'une pluralité de composants chaînés, chacun commandant un groupe de colonnes. Dans un perfectionnement, la chaîne de mesure pour les colonnes 40B et/ou 40c permet de tester séparément un composant du driver colonne, pour détecter un éventuel défaut. Un procédé de test correspondant 25 comprend alors une commande d'affichage d'une image de test, correspondant à une sélection des colonnes de ce composant particulier du driver colonne. On peut ainsi tester chacun des composants du circuit de commande des colonnes, avec une séquence d'images de test, chaque image définie pour un composant déterminé du driver en utilisant le procédé 30 de test précédemment décrit en relation avec les figures 6 et 7. La figure 8 donne un exemple pratique d'une chaîne de mesure qui peut être utilisée dans l'invention. La résistance Rm est insérée en série dans l'alimentation VDD du driver testé. Un amplificateur différentiel 1, par exemple un amplificateur ANALOG DEVICE AD817, permet de rejeter les 35 parasites de l'alimentation. L'amplificateur est choisi avec une bande passante assez étroite (réseau de Wien) pour améliorer le rapport S/B de la sortie Out de l'amplificateur. Un comparateur 2 dont le seuil peut être réglé en fonction de l'écran LCD et de l'application transforme le signal analogique Out en un signal numérique Sm. La présence et la durée des impulsions en sortie du comparateur 2 dépendent des appels de courant dans la résistance de mesure Rm. Le procédé de détection de défaut d'image qui vient d'être décrit peut être intégré simplement dans tout écran à cristal liquide dont il contribue à garantir l'intégrité. REVENDICATIONS 1. Procédé intégré de détection d'un défaut d'image dans un écran LCD comprenant des électrodes pixels arrangées matriciellement en lignes de données (Li) et lignes de sélection (CoiRi), une contre-électrode commune (CE) et des moyens d'affichage (20, 30, CE) d'une image appliquant des niveaux de tension de commande sur lesdites électrodes pixels via lesdites lignes de données et de sélection et sur la contre-électrode (CE), caractérisé en ce qu'il consiste en une vérification de la consommation de courant sur au moins un bus d'alimentation desdits moyens d'affichage (20, 30, CE) lors de charges ou décharges capacitives des lignes de données et/ou de sélection de l'écran LCD. 2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend l'activation d'une chaîne de mesure (40) comprenant une résistance de mesure (Rm) disposée en série sur le bus d'alimentation (VDD), un circuit de mesure du courant (41) dans ladite résistance et de fourniture en sortie d'un signal numérique de mesure correspondant (Sm), un circuit de comparaison (42) dudit signal numérique de mesure étant prévu pour fournir le cas échéant un signal de détection d'un défaut d'image (Sd). Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il est appliqué à un bus d'alimentation (Vgon) du circuit de commande (20) des lignes de sélection de rangées d'éléments image dudit écran, et en ce qu'il est activé à chaque nouvelle fenêtre d'affichage d'une image vidéo (VW), et désactivé ou inhibé entre deux fenêtres d'affichage. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il est 30 appliqué à un bus d'alimentation (VEDA) du circuit de commande des lignes de données associées aux éléments image dudit écran, et/ou à un bus d'alimentation de la contre-électrode (VcE), et en ce qu'il est activé dans une période (NVW) entre deux fenêtres d'affichage d'une image vidéo et désactivé pendant chaque fenêtre 35 d'affichage d'une image vidéo (VW).3. 4.5. Procédé selon la revendication 3 ou 4, dans lequel le signal numérique de mesure (Sm) est comparé à un signal périodique impulsionnel (Sc), de fréquence, la fréquence de sélection des lignes de sélection. 6. Procédé selon la revendication 4, comprenant l'utilisation d'une image de test vidéo (Stest) pendant lesdites périodes d'activation (NVW), ladite image vidéo étant programmée pour commander sur des colonnes un même niveau de gris, en sorte de générer un appel de courant correspondant dans ledit bus d'alimentation (VDDA, VCE). 7. Procédé selon la revendication 6, ladite image vidéo étant programmée pour commander sur des colonnes un même premier niveau de gris, ou un même deuxième niveau de gris, alternativement à la fréquence ligne, lesdits premier et deuxième niveaux de gris correspondant respectivement au niveau le plus bas et le plus haut de l'échelle de gris. 8. Procédé selon la revendication 6 ou 7, pour un écran utilisant un mode d'adressage du type à inversion colonne au moins, dans lequel ladite image de test vidéo correspond à un affichage une colonne sur deux. 9. Procédé selon l'une des revendications 6 à 8, pour un écran couleur, dans lequel les colonnes sélectionnées pour afficher l'image de test correspondent à une unique couleur. 10. Procédé selon la revendication 9, caractérisé en ce qu'il est appliqué successivement pour tester chaque couleur. 11. Procédé selon l'une quelconque des revendications 6 à 8, le circuit de commande des colonnes (30) comprenant plusieurs composants élémentaires, chacun commandant un groupe de colonnes donné, caractérisé en ce que ladite image vidéo correspond à un affichage sur des colonnes d'un composant particulier, pour détecter un défaut éventuel dudit composant. 12. Procédé selon la revendication 11, caractérisé en ce qu'il comprend l'utilisation d'une séquence d'images vidéo, comprenant une image pour chacun desdits composants du circuit de commande. 13. Procédé selon l'une quelconque des revendications précédentes, pour un écran dans lequel l'alimentation fournie par le bus est coupée périodiquement, caractérisé en ce que ledit procédé est désactivé pendant lesdites coupures. 14. Ecran LCD comprenant des électrodes pixels arrangées matriciellement en lignes de données (Li) et lignes de sélection (CoIRi), une contre-électrode commune (CE) et des moyens d'affichage (20, 30, CE) d'une image appliquant des niveaux de tension de commande sur lesdites électrodes pixels via lesdites o lignes de données et de sélection et sur la contre-électrode (CE), caractérisé en ce qu'il comprend un circuit de détection de défaut d'image intégré comprenant des moyens (40) de vérification de la consommation de courant sur au moins l'un des bus d'alimentation en tension (Vgon, VDDA, VCE) desdits moyens d'affichage (20, 30, 15 CE), lors de charges ou décharges capacitives des lignes de données et/ou de sélection de l'écran LCD, et de fourniture d'un signal de détection (Sd) correspondant. 15. Ecran selon la revendication 14, caractérisé en ce que lesdits moyens de vérification (40) associés à un circuit de commande 20 (DRV) comprennent une chaîne de mesure (40) comprenant une résistance de mesure (Rm) disposée en série entre un bus d'alimentation (VDD) et ledit circuit de commande (DRV), un circuit de mesure du courant (41) dans ladite résistance et de fourniture en sortie d'un signal numérique de mesure correspondant (Sm), 25 un circuit de comparaison (42) dudit signal numérique de mesure étant prévu pour fournir le cas échéant un signal de détection de défaut d'image (Sd).