FR 2915317 A1 20081024 FR 0754580 A 20070419 B07-0100FR - GBO/FZ Société Anonyme dite : STMicroelectronics SA Société par Actions Simplifiée dite : STMicroelectronics (Crolles 2) SAS Société dite : Interuniversitair Microelektronica Centrum (IMEC) vzw Procédé de réalisation d'un film mince vertical, en particulier pour la réalisation d'un canal d'un transistor FinFET Invention de : Damien LENOBLE Didier DUTARTRE Alexandre TALBOT Procédé de réalisation d'un film mince vertical, en particulier pour la réalisation d'un canal d'un transistor FinFET La présente invention concerne les circuits intégrés, et notamment la réalisation de films minces, en particulier pour la réalisation du canal d'un transistor FinFET. Les transistors de type FinFET ont été développés afin de résoudre les problèmes de canaux courts rencontrés avec des transistors planaires conventionnels. La structure d'un transistor FinFET est constituée par exemple d'un film mince de silicium cristallin (appelé Fin ) autour duquel sont déposés un matériau diélectrique, formant l'isolant de grille, et une électrode de grille. Les régions de source et de drain sont connectées à chaque extrémité du Fin qui constitue donc le canal de conduction du transistor FinFET. La structure d'un transistor FinFET permet d'accroître le contrôle, par l'électrode de grille, de la charge présente dans le canal de conduction. L'influence des régions de source et de drain sur la charge présente dans le canal de conduction, influence à l'origine des effets de canaux courts se produisant dans les structures de transistors planaires conventionnels, s'en trouve donc diminuée. Le Fin peut ainsi être contrôlé par trois grilles lorsque la largeur dudit Fin est suffisamment grande, tandis que le transistor s'apparente plutôt à un transistor double-grille lorsque la hauteur du Fin est très supérieure à sa largeur. Les transistors FinFET sont développés en général pour la fabrication de transistors de longueur de grille inférieure à 40 nm et, dans le cas des futures technologies CMOS, environ égale à 30nm. Ainsi, et afin que le transistor s'apparente à un transistor double-grille, la largeur du Fin doit être inférieure à 2-3 fois la longueur de grille, ce qui correspond à des largeurs de Fin inférieures à 20 nm, et plus précisément environ égales à 10nm. Or, les procédés standard de photolithographie et de gravure ne permettent pas de contrôler la fabrication des films minces, notamment verticaux, de largeur inférieure à 20 nm. I1 est ainsi difficile de contrôler la rugosité du film mince ou bien encore la dispersion des largeurs obtenues lors de la fabrication de plusieurs films minces. Un procédé connu de réalisation de films minces consiste à utiliser des motifs sacrificiels, par exemple ceux permettant la réalisation des espaceurs traditionnels et qui peuvent être utilisés par la suite comme masque dur pour la gravure du film mince. Cependant, un tel procédé ne permet pas de résoudre les problèmes de rugosité de surface liés à la gravure de motifs très petits, ni l'éventuelle gravure de la surface sur laquelle est réalisé le film mince, ce qui peut diminuer la stabilité mécanique du film mince. Selon un aspect, il est proposé un procédé de réalisation d'un film mince d'un premier matériau saillant perpendiculairement à une surface plane d'un support, comprenant : a) une formation, au-dessus du support, d'un bloc d'un deuxième matériau comprenant au moins une paroi perpendiculaire à ladite surface plane, b) une formation d'une couche mince de premier matériau sur ladite paroi, et c) un retrait d'au moins une portion dudit bloc de deuxième matériau de manière à former le film mince de premier matériau. Un film mince peut être par exemple un volume dont au moins une dimension est supérieure aux deux autres, par exemple dont la plus grande dimension peut être 1,5 fois plus grande que les deux autres dimensions. I1 peut aussi s'agir d'un volume dont deux dimensions sont supérieures à la troisième, par exemple dont la plus petite dimension peut être 1,5 fois plus petite que les deux autres dimensions. Un film mince saillant perpendiculairement à une surface plane est par exemple un film mince dont au moins une des surfaces présentant la plus grande superficie, est perpendiculaire à la surface plane sur laquelle est réalisé le film mince. Ainsi, dans le cas d'une surface plane horizontale et d'un film mince présentant deux dimensions très supérieures à la troisième, la plus petite dimension du film mince est parallèle à la surface plane. Le film mince s'étend alors verticalement et pourra être désigné par la suite, plus simplement, par film mince vertical. Dans le cas d'un film mince présentant une dimension très supérieure aux deux autres, la plus grande dimension est parallèle à la surface plane. L'étape b) peut comprendre avantageusement une épitaxie sélective de la couche mince de premier matériau. Le procédé d'épitaxie sélective permet de contrôler l'épaisseur de la couche mince, par l'intermédiaire notamment du temps de dépôt. I1 est par exemple possible d'obtenir des vitesses de croissance d'une couche mince allant de quelques centaines de picomètres par minute à quelques nanomètres par minute. L'étape a) peut comprendre le dépôt d'une couche du deuxième matériau sur la surface plane du support, et la gravure localisée de la couche de deuxième matériau de manière à former le bloc de deuxième matériau avec au moins une paroi perpendiculaire à la surface plane. La paroi perpendiculaire du bloc de deuxième matériau permet de définir la position et certaines dimensions du film mince final. La gravure localisée de la couche de deuxième matériau peut comporter une gravure anisotrope, et éventuellement une gravure isotrope capable de graver superficiellement au moins une paroi du bloc de deuxième matériau. Le premier matériau peut comprendre du silicium-germanium monocristallin contraint ou non, ou du silicium monocristallin contraint ou non. Les contraintes présentes dans le premier matériau peuvent modifier la mobilité de porteurs de charges, par exemple les électrons, dans le film mince de premier matériau, et donc modifier ses propriétés électroniques. Le deuxième matériau peut comprendre du silicium-germanium contraint ou non, ou du silicium contraint ou non. L'état de contrainte du deuxième matériau peut permettre de définir l'état de contrainte du film mince de premier matériau formé sur une paroi du bloc de deuxième matériau. Le support peut être une couche diélectrique. I1 peut ainsi s'agir d'une couche diélectrique déposée sur un substrat de silicium par exemple. La plus petite dimension du film mince peut s'étendre parallèlement à la surface plane. La plus petite dimension du film mince peut être inférieure à 20 nm. Avantageusement, la plus petite dimension du film mince peut être inférieure à 10 nm. La plus grande dimension du film mince peut s'étendre parallèlement à la surface plane. La plus grande dimension du film mince peut être inférieure à 40 nm. Avantageusement, la plus grande dimension du film mince peut être inférieure à 30 nm. Le film mince peut être un film mince cristallin. Le film mince peut être un film mince semi-conducteur. Selon un mode de mise en oeuvre, il est proposé un procédé de réalisation d'un transistor FinFET comprenant une formation d'au moins une région semi-conductrice de canal. La formation d'au moins une région semi-conductrice de canal comporte une réalisation d'un film mince semi-conducteur selon un procédé décrit précédemment. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de mise en oeuvre, nullement limitatif, et des dessins annexés, sur lesquels les figures 1 à 11 illustrent d'une façon schématique, les principales étapes d'un mode de mise en oeuvre du procédé. On décrit ici par exemple un procédé de réalisation d'un transistor FinFET avec deux canaux comprenant chacun un film mince semi-conducteur. Toutefois, le procédé de réalisation d'un film mince n'est pas limité à cette application et peut être également mis en oeuvre pour d'autres structures ou éléments d'un circuit intégré. La figure 1 représente très schématiquement une coupe d'un circuit intégré 1 comprenant un empilement 2 ainsi qu'une couche de masque dur 3, par exemple en nitrure de silicium Si3N4, déposée sur l'empilement 2 de manière classique. L'empilement 2 peut être par exemple un empilement silicium-germanium sur isolant comprenant ainsi une plaquette semi-conductrice (en anglais : wafer) de silicium cristallin 4, une couche diélectrique 5, par exemple de l'oxyde de silicium SiO2, et une couche cristalline 6 de silicium-germanium. Toutefois, il est possible d'utiliser d'autres types d'empilements. Ainsi, l'empilement peut être une plaquette de silicium sur laquelle est formée par épitaxie une couche de silicium-germanium. I1 est également possible d'utiliser un empilement silicium sur isolant (SOI) comprenant une plaquette de silicium sur laquelle sont déposées une couche diélectrique, par exemple de l'oxyde de silicium SiO2, puis une couche de silicium cristallin. Dans ce cas, le film mince formé pourra être avantageusement un film mince de silicium- germanium. La figure 2 représente le circuit intégré 1 vu de dessus, après la réalisation de, par exemple, un bloc 7 (ou mésa ) de silicium-germanium, recouvert par un masque dur 30 de Si3N4. Le bloc 7 (voir figure 3) de silicium-germanium est formé, de manière classique, d'abord par photolithographie et gravure de la couche de masque dur 3 de Si3N4 de manière à former le masque dur 30 de Si3N4, puis par gravure anisotrope standard de la couche cristalline 6 de silicium-germanium à l'exception de la partie protégée par le masque dur 30 de Si3N4. Ainsi, la gravure de la couche de masque dur 3 de Si3N4 permet de former un masque dur 30 définissant la forme générale, vue de dessus, du bloc 7 de silicium-germanium qui peut être, par exemple, similaire à la forme générale d'un H . La figure 3 représente une section du circuit intégré 1 de la figure 2 selon le plan de coupe III-III. La technique de gravure anisotrope de la couche cristalline 6 de silicium-germanium est choisie de manière graver le silicium-germanium, mais pas ou peu les matériaux diélectriques tels que le Si3N4 du masque dur 30, ou bien encore l'oxyde de silicium SiO2 de la couche diélectrique 5 de l'empilement 2. Ainsi, on a accès au silicium-germanium cristallin du bloc 7 par ses parois latérales 8. La dimension du bloc 7 est relâchée, c'est-à-dire que la dimension critique du bloc (i.e. la plus petite largeur) est supérieure à 50nm, et ne nécessite pas l'utilisation de techniques de photolithographie agressives. Le bloc 7 ainsi obtenu présente donc, au niveau de sa surface supérieure, le masque dur 30, et au niveau de chaque paroi latérale 8, une surface de silicium-germanium cristallin. La technique de gravure anisotrope du silicium-germanium est notamment choisie de manière à obtenir des parois latérales 8 perpendiculaires à la surface supérieure 9 de la couche diélectrique 5. I1 est également possible de réaliser, après l'étape de gravure anisotrope de la couche cristalline 6, une étape de gravure supplémentaire du silicium-germanium. En particulier, une étape de gravure isotrope du silicium-germanium peut permettre de graver superficiellement les parois latérales 8 du bloc 7, de préférence sur une épaisseur supérieure à celle des films minces qui seront formés ultérieurement. On obtient ainsi un bloc 7 présentant des parois latérales 8 positionnées sous le masque dur 30 (Figure 4). L'étape de gravure isotrope du silicium-germanium, qui est donc une étape de gravure s'effectuant sous le masque dur 30, permet d'améliorer la qualité des films minces formés ultérieurement, en limitant la présence de facettes au niveau de l'extrémité latérale supérieure desdits films minces. Dans la suite de la description, nous considérerons que l'étape de gravure ne comprend pas de gravure isotrope. Cependant, lorsque l'étape de gravure comprend à la fois une gravure anisotrope et une gravure isotrope, la suite du procédé est identique à celle décrite ci-dessous ; seul le dispositif obtenu par les étapes successives ultérieures du procédé diffère de celui représenté sur figures 5 à 7 par la présence des films minces 10 sous le masque dur 30. On fait croître, par un procédé classique d'épitaxie sélective de silicium, une couche mince 10 de silicium sur les parois latérales 8 du bloc 7 de silicium-germanium, c'est-à-dire sur les surfaces de silicium-germanium cristallin (Figure 5). Comme représenté sur la figure 6 représentant une section du circuit intégré 1 de la figure 5 selon le plan de coupe V-V, la couche mince 10 de silicium cristallin se forme au niveau des parois latérales 8 du bloc 7, et parallèlement aux parois latérales 8 du bloc 7. On obtient ainsi une couche mince 10 de silicium cristallin s'étendant perpendiculairement à la surface supérieure 9 de la couche diélectrique 5. L'épitaxie sélective permet de déposer un film de silicium monocristallin sur les parois latérales 8 du bloc 7 de silicium- germanium et pas sur les matériaux diélectriques formant la couche diélectrique 5 ou bien le masque dur 30. De plus, selon les caractéristiques du bloc 7 de silicium-germanium, comme par exemple la composition chimique (pourcentage respectif de silicium et de germanium dans le bloc 7) ou l'état de contrainte, la croissance du silicium à partir des surfaces latérales 8 du bloc 7 permet d'obtenir une couche mince 10 de silicium avec plus ou moins de contraintes susceptibles d'améliorer la mobilité des porteurs, en particulier les électrons, dans la couche mince 10. Le procédé d'épitaxie sélective du silicium permet de contrôler l'épaisseur de la couche de silicium 10. Ainsi, des vitesses de croissance comprises entre 1 et 10 nanomètres par minute peuvent être mises en oeuvre et peuvent permettre d'obtenir, pour des épaisseurs de 5 à 10 nanomètres par exemple, à la fois une productivité et un contrôle de l'épaisseur de la couche mince 10. De plus, l'épitaxie du silicium ou de ses alliages est possible sur de nombreux plans cristallins, et en particulier sur les plans (100) et (110). Le procédé d'épitaxie peut également être amélioré de manière à réduire la rugosité de surface, en particulier de la surface émergeante, et obtenir ainsi une surface lissée pouvant améliorer la mobilité des porteurs au niveau de ladite surface. Le masque dur 30 est alors retiré de façon sélective, par exemple par une solution d'acide phosphorique (figure 7). Une étape de photolithographie est ensuite effectuée, par exemple à l'aide d'un masque de résine 11, pour définir la zone active de la structure Fin au niveau de laquelle l'isolant et l'électrode de grille seront en contact avec la structure Fin. Une gravure du silicium-germanium sélective par rapport au silicium et à l'oxyde de silicium SiO2 (c'est-à-dire une gravure permettant de graver le silicium-germanium et attaquant pas ou peu le silicium et l'oxyde de silicium) est classique et réalisée de manière à retirer une portion 70 du bloc 7 de silicium-germanium dans la zone définie par l'étape de photolithographie, et à ne laisser que les couches minces 10 de silicium (figure 8). I1 est également possible de réaliser une étape de photolithographie définissant la zone active de la structure Fin, et une seule étape de gravure capable de retirer une partie du masque dur 30 délimitée par l'étape de photolithographie, et une portion 70 du bloc 7 de silicium-germanium dans la zone définie par l'étape de photolithographie. On obtient alors, au niveau de la zone définie par l'étape de photolithographie, deux films minces 12 de silicium cristallin saillant perpendiculairement à la surface supérieure 9 de la couche diélectrique 5. En effet, la largeur de chaque film mince 12 est très inférieure à la hauteur ou à la longueur du film mince 12, et est parallèle à la surface 9 : les surfaces latérales sont donc les surfaces du film mince présentant la plus grande superficie et elles sont perpendiculaires à la surface 9 de la couche diélectrique 5 (figures 9 et 10). Les deux films minces 12 semi-conducteurs forment ainsi les Fin du transistor, et les portions 13 et 14 restantes du bloc 7 forment les régions de source et de drain du transistor. De plus, les gravures sélectives étant moins agressives que les gravures standard, la gravure sélective de la portion 70 du bloc 7 permet d'obtenir également des films minces 12 dont les surfaces latérales intérieures, c'est-à-dire les surfaces latérales découvertes par la gravure, sont à la fois plus lisses à l'échelle atomique et de meilleure qualité en terme de composition chimique et de cristallinité. Par ailleurs, la longueur des films minces 12 est définie par l'étape de photolithographie, et peut donc être améliorée afin de réduire la résistance en série du transistor FinFET. En effet, contrairement aux procédés classiques de formation des transistors FinFET, l'épaisseur et la longueur des films minces 12 sont définies de manière indépendante. Ainsi, il est possible de réduire la longueur de film mince sur laquelle son épaisseur est minimale, c'est-à-dire au niveau de laquelle le film mince semi-conducteur sera en contact avec la grille. Sur la figure 11, est représenté le transistor FinFET 15 après réalisation de la région de grille 16. La région de grille 16 est réalisée de manière classique par le dépôt de l'oxyde de grille 17 sur les films minces 12 semi-conducteurs, puis par le dépôt, toujours de manière classique, du métal de grille 16. On obtient ainsi un transistor FinFET dont la taille et la qualité des Fin sont améliorées. En particulier, grâce au procédé décrit, il est possible de définir les différentes dimensions des Fin de manière indépendante. Ainsi, la hauteur des Fin est déterminée par la hauteur du bloc 7 de silicium-germanium, la largeur des Fin est déterminée par la vitesse et la durée du dépôt de silicium cristallin par épitaxie sélective, et la longueur des Fin est déterminée par l'étape de photolithographie. On peut donc faire varier les différentes dimensions des Fin selon les exigences ou les propriétés voulues pour le transistor FinFET. I1 est également possible, selon le procédé décrit, de tenir compte des plans cristallographiques. Ainsi, à partir de règles de design, on pourra réaliser un transistor FinFET présentant différents plans et directions de conductions selon des plans cristallographiques spécifiques, comme par exemple les plans (100) et (110) à partir d'un substrat (001) classique. REVENDICATIONS 1. Procédé de réalisation d'un film mince (12) d'un premier matériau saillant perpendiculairement à une surface plane (9) d'un support, comprenant : a) une formation, au-dessus du support, d'un bloc (7) d'un deuxième matériau comprenant au moins une paroi (8) perpendiculaire à ladite surface plane (9), b) une formation d'une couche mince (10) de premier matériau sur ladite paroi (8), et c) un retrait d'au moins une portion (70) dudit bloc (7) de deuxième matériau de manière à former le film mince (12) de premier matériau. 2. Procédé selon la revendication 1 dans lequel l'étape b) comprend une épitaxie sélective de la couche mince (10) de premier matériau. 3. Procédé selon la revendication 1 ou 2 dans lequel l'étape a) comprend : - le dépôt d'une couche du deuxième matériau sur la surface plane (9) du support, et - la gravure localisée de la couche de deuxième matériau de manière à former le bloc de deuxième matériau avec au moins une paroi (8) perpendiculaire à la surface plane (9). 4. Procédé selon la revendication 3 dans lequel la gravure localisée de la couche de deuxième matériau comporte une gravure anisotrope. 5. Procédé selon la revendication 4 dans lequel la gravure localisée de la couche de deuxième matériau comporte en outre une gravure isotrope capable de graver superficiellement au moins une paroi (8) du bloc de deuxième matériau. 6. Procédé selon l'une des revendications 1 à 5 dans lequel le premier matériau comprend du silicium-germanium monocristallin contraint ou non, ou du silicium monocristallin contraint ou non. 7. Procédé selon l'une des revendications 1 à 6 dans lequel le deuxième matériau comprend du silicium-germanium contraint ou non, ou du silicium contraint ou non. 8. Procédé selon l'une des revendications 1 à 7 dans lequel le support est une couche diélectrique (5). 9. Procédé selon l'une des revendications 1 à 8 dans lequel la plus petite dimension du film mince (12) s'étend parallèlement à la surface plane (9). 10. Procédé selon la revendication 9 dans lequel la plus petite dimension du film mince (12) est inférieure à 20 nm, de préférence inférieure à 10 nm. 11. Procédé selon l'une des revendications 1 à 10 dans lequel la plus grande dimension du film mince (12) s'étend parallèlement à la surface plane (9). 12. Procédé selon la revendication 11 dans lequel la plus grande dimension du film mince (12) est inférieure à 40 nm, de préférence inférieure à 30 nm. 13. Procédé selon l'une des revendications 1 à 12 dans lequel le film mince (12) est un film mince cristallin. 14. Procédé selon l'une des revendications 1 à 13 dans lequel le film mince (12) est un film mince semi-conducteur. 15. Procédé de réalisation d'un transistor FinFET (15) comprenant une formation d'au moins une région semi-conductrice de canal, caractérisé par le fait que la formation d'au moins une région semi-conductrice de canal comporte une réalisation d'un film mince semi-conducteur selon la revendication 14.