FR 2921526 A1 20090327 FR 0856332 A 20080919 OSCILLATEUR LC EN QUADRATURE COMPRENANT UN COMPENSATEUR DE DÉFAUT D'ADAPTATION DE PHASE ET D'AMPLITUDE DOMAINE DE L'INVENTION L'invention concerne un oscillateur LC en quadrature, et plus particulièrement, un compensateur de défauts d'adaptation de phase et d'amplitude compensant les défauts d'adaptations de phase et d'amplitude entre les signaux d'horloge I/Q générés par l'oscillateur LC en quadrature. DESCRIPTION DE L'ART CONNEXE En général, un oscillateur LC en quadrature comprend deux oscillateurs LC interconnectés l'un avec l'autre pour générer des signaux d'horloge I/Q. Pendant le fonctionnement de l'oscillateur LC en quadrature, des défaut d'adaptations LC (par exemple, défauts d'adaptation d'inductance et/ou de capacitance) se produisent entre les deux oscillateurs LC, de sorte que les signaux d'horloge I/Q générés dans l'oscillateur LC en quadrature présentent des défauts d'adaptation de phase et d'amplitude. Ces défauts d'adaptation de phase et d'amplitude entre les signaux d'horloge I/Q générés dans l'oscillateur LC en quadrature peuvent dégrader les performances du système quand l'oscillateur LC en quadrature est utilisé dans un circuit d'horloge et de récupération de données (CDR) ou un récepteur de rejet d'image nécessitant des signaux d'horloge I/Q exacts 25 pour le traitement du signal. Par exemple, les défauts d'adaptation de phase et d'amplitude entre les signaux 20 d'horloge I/Q peuvent augmenter le taux d'erreur binaire (BER) d'un circuit CDR et réduire un rapport de rejet d'image (IRR) d'un récepteur de rejet d'image. Par conséquent, un compensateur de défaut d'adaptation de phase et d'amplitude précis est nécessaire pour un oscillateur LC en quadrature. RESUME DE L'INVENTION Un mode de réalisation particulier de l'invention concerne un oscillateur LC en quadrature. L'oscillateur LC en quadrature peut comprendre un premier oscillateur LC générant au moins un premier signal d'horloge, un second oscillateur LC générant au moins un second signal d'horloge, au moins l'un des premier et second signaux d'horloge formant les signaux d'horloge I/Q, et un compensateur de défaut d'adaptation compensant les défauts d'adaptation de phase et d'amplitude des signaux d'horloge I/Q, le compensateur de défaut d'adaptation comprenant un détecteur de défaut d'adaptation d'amplitude. Un autre mode de réalisation particulier de l'invention concerne un procédé de compensation de défaut d'adaptation. Le procédé peut comprendre la génération d'au moins un premier signal d'horloge en utilisant un premier oscillateur LC, la génération d'au moins un second signal d'horloge en utilisant un second oscillateur LC, au moins l'un des premier et second signaux d'horloge formant les signaux d'horloge I/Q, et la compensation des défauts d'adaptation de phase et d'amplitude des signaux d'horloge I/Q en utilisant un compensateur de défaut d'adaptation comprenant un détecteur de défaut d'adaptation d'amplitude. Encore un autre mode de réalisation de l'invention concerne un système. Le système peut comprendre un premier oscillateur LC générant au moins un premier signal d'horloge, un second oscillateur LC générant au moins un second signal d'horloge, au moins l'un des premier et second signaux d'horloge formant les signaux d'horloge I/Q, et un moyen pour compenser les défauts d'adaptation de phase et d'amplitude associés aux signaux d'horloge I/Q. BREVE DESCRIPTION DES DESSINS Après avoir ainsi décrit l'invention en termes généraux, il est maintenant fait référence aux dessins joints, qui ne sont pas nécessairement représentés à l'échelle, et dans lesquels : la figure 1 illustre un schéma fonctionnel représentatif d'un oscillateur LC en quadrature comportant un compensateur de défaut d'adaptation de phase et d'amplitude, selon un mode de réalisation particulier de l'invention ; la figure 2A illustre un schéma fonctionnel représentatif d'un exemple de détecteur de défaut d'adaptation d'amplitude, selon un mode de réalisation particulier de l'invention ; la figure 2B illustre un schéma de principe représentatif d'un exemple de redresseur, selon un mode de réalisation particulier de l'invention ; la figure 3 illustre un schéma de principe représentatif d'un exemple d'oscillateur LC, selon un 30 mode de réalisation particulier de l'invention ; la figure 4 illustre les formes d'onde simulées d'un oscillateur LC en quadrature dans lequel un compensateur de défaut d'adaptation de phase et d'amplitude n'est pas utilisé, selon un mode de réalisation particulier de l'invention ; la figure 5 illustre les formes d'onde simulées d'un oscillateur LC en quadrature dans lequel un compensateur de défaut d'adaptation de phase et d'amplitude est utilisé, selon un mode de réalisation particulier de l'invention. DESCRIPTION DETAILLEE DE L'INVENTION Les modes de réalisation de la présente invention sont maintenant décrits de manière plus détaillée ci-dessous en référence aux dessins joints, dans lesquels une partie des modes de réalisation de l'invention, mais pas la totalité, sont illustrés. En effet, ces inventions peuvent être réalisées sous de nombreuses formes différentes et ne doivent pas être interprétées comme étant limitées aux modes de réalisation présentés ici ; au contraire, ces modes de réalisation sont fournis de telle sorte que cette description puisse satisfaire à toutes les exigences légales applicables. Les numéros identiques font référence aux éléments identiques dans l'ensemble du document. La figure 1 est un schéma fonctionnel illustrant un exemple d'oscillateur LC en quadrature 100, selon un mode de réalisation particulier de l'invention. En particulier, l'oscillateur LC en quadrature 100 peut comprendre un premier oscillateur LC commandé en tension (VCO) 110 et un second oscillateur LC commandé en tension 120 interconnectés l'un à l'autre afin de générer des signaux d'horloge tels que les signaux d'horloge I/Q (par exemple, deux parmi CLKO, CLK90, CLK180, CLK270) déphasés de 90 degrés l'un de l'autre. Selon un mode de réalisation particulier de l'invention, le premier oscillateur LC 110 peut générer les signaux d'horloge Q (CLK90, CLK270) alors que le second oscillateur LC 120 peut générer les signaux d'horloge I (CLKO, CLK180). En ce qui concerne le couplage transversal, les signaux d'horloge Q (CLK90, CLK270) générés par l'oscillateur LC 110 peuvent être fournis en tant qu'entrée à l'oscillateur LC 120. De même, les signaux d'horloge I (CLKO, CLK180) générés par l'oscillateur LC 120 peuvent être fournis en tant qu'entrée à l'oscillateur LC 110. L'oscillateur LC en quadrature 100 peut également comprendre un compensateur de défaut d'adaptation de phase et d'amplitude 125 qui détecte et compense les défauts d'adaptation de phase et d'amplitude entre les signaux d'horloge I/Q générés dans les deux oscillateurs LC 110, 120. Toujours en référence à la figure 1, le compensateur de défaut d'adaptation de phase et d'amplitude 125 peut être composé d'un détecteur de défaut d'adaptation d'amplitude 130, d'un transconducteur 140 en communication avec le détecteur de défaut d'adaptation d'amplitude 130, et d'un condensateur 150 en communication avec la sortie du transconducteur 140. Le détecteur de défaut d'adaptation d'amplitude 130 peut être opérationnel pour détecter les amplitudes des signaux d'horloge I/Q générés par les deux oscillateurs LC 110, 120. Le détecteur de défaut d'adaptation d'amplitude 130 peut transmettre les amplitudes 135a, 135b détectées des signaux d'horloge I/Q au transconducteur 140. Le transconducteur 140 peut être opérationnel pour déterminer une différence entre les amplitudes 135a, 135b détectées des signaux d'horloge I/Q et émettre un signal de courant représentant la différence déterminée. Le condensateur 150 peut être opérationnel pour convertir le signal de courant reçu du transconducteur 140 en un signal de tension 145, qui peut être fourni au second oscillateur LC 120 des deux oscillateurs LC 110, 120. Comme décrit ci-dessous de façon plus détaillée, le signal de tension 145 peut être utilisé pour configurer ou ajuster un fonctionnement de l'oscillateur LC 120 de telle sorte que les défauts d'adaptation LC entre les oscillateurs LC 110, 120 puissent être compensés. Dans une variante de mode de réalisation de l'invention, le signal de tension 145 peut en variante ou en outre être fourni au premier oscillateur LC 110 des deux oscillateurs 110, 120. Il faut également noter que selon un mode de réalisation particulier de l'invention, le compensateur de défaut d'adaptation de phase et d'amplitude 125 peut utiliser un détecteur de défaut d'adaptation d'amplitude 130, mais aucun détecteur de défaut d'adaptation de phase associé aux détections de phase, utilisé pour détecter et compenser le défaut d'adaptation de phase et d'amplitude des signaux d'horloge I/Q générés par les oscillateurs en quadrature LC 110, 120. Selon un mode de réalisation particulier de l'invention, le compensateur de défaut d'adaptation de phase et d'amplitude 125 peut avoir une résolution de phase précise étant donné que le détecteur de défaut d'adaptation d'amplitude 130 peut ne pas nécessiter une largeur de bande beaucoup plus grande que la fréquence d'oscillation des signaux d'horloge I/Q pour détecter un défaut d'adaptation d'amplitude. Les équations simplifiées (1) et (2) ci-dessous illustrent les défauts d'adaptation de phase et d'amplitude par rapport aux défauts d'adaptation LC entre deux oscillateurs LC interconnectés l'un avec l'autre. sine= RC Ow a AV = 2RCA (l-y) a Dans les équations (1) et (2), OV est le défaut d'adaptation d'amplitude des signaux d'horloge I/Q, 0 20 est le défaut d'adaptation de phase des signaux d'horloge I/Q, R est la résistance d'un circuit oscillant final LC d'un oscillateur LC 110, 120, a est le rapport de la transconductance du couplage sur la transconductance négative dans l'oscillateur LC en 25 quadrature 100, Ow est la différence entre les fréquences d'auto-oscillation des deux oscillateurs LC 110, 120 qui sont interconnectés l'un avec l'autre, et le paramètre y indique si l'oscillateur LC en quadrature 100 fonctionne dans un régime limité en 30 courant ou un régime limité en tension. Un paramètre y Eq. (1) Eq. (2) égal à 1 indique que l'oscillateur LC en quadrature 100 fonctionne dans un régime limité en tension alors qu'un paramètre y égal à 0 indique que l'oscillateur LC en quadrature 100 fonctionne dans un régime limité en courant. Par conséquent, le paramètre y est une valeur comprise entre 0 et 1. Selon un mode de réalisation de l'invention, le compensateur de défaut d'adaptation de phase et d'amplitude 125 peut fonctionner le plus efficacement quand le paramètre y est égal à 0, c'est- à-dire quand l'oscillateur LC en quadrature 100 fonctionne dans un régime en courant limité. Comme illustré par les équations (1) et (2), le défaut d'adaptation d'amplitude OV et le défaut d'adaptation de phase 0 ont une relation approximativement linéaire l'un avec l'autre. Selon un mode de réalisation particulier de l'invention, sur la base de cette relation approximativement linéaire, l'oscillateur LC en quadrature 100 peut utiliser un détecteur de défaut d'adaptation d'amplitude 130 sans détecteur de défaut d'adaptation de phase pour détecter à la fois les défauts d'adaptation de phase et d'amplitude des signaux d'horloge I/Q des deux oscillateurs LC 110, 120. En effet, sur la base de cette relation approximativement linéaire, une correction des erreurs d'amplitude basée sur le détecteur de défaut d'adaptation d'amplitude 130 peut également corriger les erreurs de phase, selon un mode de réalisation particulier de l'invention. La figure 2A illustre un schéma fonctionnel d'un 30 détecteur de défaut d'adaptation d'amplitude 130 selon la présente invention. Le détecteur de défaut d'adaptation d'amplitude 130 peut comprendre un premier redresseur 231 et un second redresseur 232. Le premier redresseur 231 peut recevoir les signaux d'horloge I CLKO et CLK180, et déterminer le signal d'amplitude d'horloge I OUT I 233 résultant. De même, le second redresseur 232 peut recevoir les signaux d'horloge Q CLK90 et CLK270, et déterminer le signal d'amplitude d'horloge Q OUT Q 234 résultant. La figure 2B illustre un exemple de schéma de principe d'un redresseur 231 selon un mode de réalisation particulier de l'invention. Le redresseur 231 peut comprendre des transistors M1 240, M2 241, et M3 242. Le transistor M1 240 peut comprendre une source 240a, un drain 240b, et une grille 240c. Le transistor M2 241 peut comprendre une source 241a, un drain 241b, et une grille 241c. Le transistor M3 243 peut comprendre une source 243a, un drain 243b, et une grille 243c. Comme illustré sur la figure 2B, la source 240a du transistor M1 240 peut être connectée à la source 241a du transistor M2 241. De même, le drain 240b du transistor M1 240 peut être connecté au drain 241b du transistor M2 241. De plus, le drain 242b du transistor M3 242 peut être connecté aux sources 240a, 241a des transistors M1 240 et M2 241 respectifs. Le port de sortie OUT I 233 du redresseur 231 peut être disposé entre le drain 242b du transistor M3 242 et les sources 240a, 241a des transistors M1 240 et M2 241 respectifs, selon un mode de réalisation particulier de l'invention. Toujours en référence à la figure 2B, le redresseur 231 peut en outre comprendre une résistance R1 245 et un condensateur Cl 247 connecté à la grille 240c du transistor M1 240. De même, une résistance R2 246 et un condensateur C2 248 peuvent être connectés à la grille 241c du transistor M2 241. Selon un mode de réalisation de l'invention, les condensateurs Cl 247, C2 248 peuvent réaliser un blocage CC (pour courant continu) alors que les résistances R1 245, R2 246 peuvent fournir une polarisation CC aux transistors M1 240, M2 241 respectifs. Il faut noter que bien que la figure 2B illustre un schéma fonctionnel représentatif du redresseur 231, le schéma fonctionnel est également applicable au redresseur 232. Par exemple, le schéma fonctionnel de la figure 2B peut être illustré en variante comme acceptant les signaux d'horloge CLK90 et CLK270 au lieu des signaux d'horloge CLKO et CLK180. En effet, d'autres variantes du schéma fonctionnel de la figure 2B sont disponibles sans s'écarter des modes de réalisation particuliers des redresseurs. La figure 3 est un schéma de principe représentatif d'un exemple d'oscillateur LC 120, selon un mode de réalisation de l'invention. L'oscillateur LC 120 peut comprendre une pluralité de condensateurs variables, comprenant un varactor principal C11 302 et un varactor de compensation C12 304. La capacitance du varactor principal C11 302 peut être configurée selon la fréquence de la tension VFREQ. De même, la capacitance du varactor de compensation C12 304 peut être configurée selon la tension de commande VCTRL reçue d'un compensateur de défaut d'adaptation de phase et d'amplitude 125. Le varactor principal C11 302 peut être opérationnel pour contrôler la fréquence d'oscillation de chaque oscillateur LC 110, 120. Le varactor de compensation C12 304 peut être opérationnel pour compenser les défauts d'adaptation LC entre deux oscillateurs LC 110, 120 qui sont interconnectés l'un avec l'autre. Selon un mode de réalisation particulier de l'invention, la taille du varactor de compensation C12 304 peut être ajustée ou configurée pour être relativement plus petite que la taille du varactor principal C11 302 mais en outre suffisamment grande pour couvrir la plage des défauts d'adaptation LC qui doivent être compensés. Par exemple, si les défauts d'adaptation LC devant être compensés sont de 1 %, la taille du varactor de compensation C12 peut être conçue pour correspondre à 1 % de la taille totale du varactor principal C11 302 et du varactor de compensation C12. Toujours en référence à la figure 3, l'oscillateur LC 120 peut en outre comprendre les transistors M11 311, M12 312, M13 313, M14 314, et M15 315. Le transistor M11 311 peut comprendre une source 311a, un drain 311b, et une grille 311c. Le transistor M12 312 peut comprendre une source 312a, un drain 312b, et une grille 312c. Le transistor M13 313 peut comprendre une source 313a, un drain 313b, et une grille 313c. De même, le transistor M14 314 peut comprendre une source 314a, un drain 314b, et une grille 314c. De façon similaire, le transistor M15 315 peut comprendre une source 315a, un drain 315b, et une grille 315c. Sur la figure 3, la source 311a du transistor M11 311 peut être connectée à la source 312a du transistor M12 312. Le drain 311b du transistor M11 311 peut également être connecté au drain 312b du transistor M12 312. De même, la source 313a du transistor M13 313 peut être connectée à la source 314a du transistor M14 314. Le drain 314b du transistor M14 314 peut également être connecté au drain 314b du transistor M14 314. De plus, un drain 315b du transistor M15 315 peut être connecté aux sources 311a, 312a, 313a, et 314a des transistors M11 311, M12 312, M13 313, et M14 314 respectifs. Comme illustré sur la figure 3, un premier port d'entrée IN+ (par exemple, CLK90) peut être disposé sur la grille 311c du transistor M11 311 alors qu'un second port d'entrée IN- (par exemple, CLK270) peut être disposé sur la grille 314c du transistor 314. De plus, un premier port de sortie OUT- (par exemple, CLKO) partagé par les varactors C11 302, C12 304 peut être connecté à un inducteur L11 322, aux drains 311b, 312b, et à la grille 313c. Un second port de sortie OUT+ (par exemple, CLK180) partagé par les varactors C11 302, C12 304 peut être connecté à un inducteur L12 320, aux drains 313b, 314b, et à la grille 312c. Il faut noter que bien que la figure 3 illustre un schéma fonctionnel représentatif d'un exemple d'oscillateur LC 120, le schéma fonctionnel est également applicable à l'oscillateur LC 110. Il faut noter que des variantes du schéma fonctionnel de la figure 3 sont disponibles sans s'écarter des modes de réalisation particuliers de l'invention. La figure 4 illustre les formes d'onde simulées pour les signaux d'horloge I/Q CLKO, CLK90 et un signal 145 de tension de commande VCTRL destiné à configurer ou ajuster un fonctionnement de l'oscillateur LC 120 dans un oscillateur LC en quadrature 100 quand un compensateur de défaut d'adaptation de phase et d'amplitude 125 n'est pas utilisé, selon un mode de réalisation particulier de l'invention. Comme illustré sur la figure 4, quand un défaut d'adaptation LC est ajouté et quand le compensateur de défaut d'adaptation de phase et d'amplitude 125 n'est pas utilisé, les défauts d'adaptation d'amplitude et de phase dans les signaux d'horloge I/Q sont présents en raison des défauts d'adaptation LC entre les oscillateurs LC 110, 120. Au contraire, la figure 5 illustre les formes d'onde simulées pour les signaux d'horloge I/Q CLKO, CLK90 et le signal 145 de tension de commande VCTRL dans un oscillateur LC en quadrature 100 quand le compensateur de défaut d'adaptation de phase et d'amplitude 125 est utilisé, selon un mode de réalisation particulier de l'invention. Comme illustré sur la figure 5, quand le défaut d'adaptation LC est ajouté et quand le compensateur de défaut d'adaptation de phase et d'amplitude 125 est utilisé, les défauts d'adaptation d'amplitude et de phase dans les signaux d'horloge I/Q sont sensiblement éliminés. Par conséquent, sur la figure 5, le compensateur de défaut d'adaptation de phase et d'amplitude 125 est opérationnel pour éliminer les défauts d'adaptation LC entre les deux oscillateurs LC 110, 120. De nombreuses modifications et d'autres modes de réalisation des inventions présentées ici apparaîtront à l'homme du métier auquel ces inventions appartiennent, tirant profit des enseignements présentés dans la description qui précède et dans les dessins associés. Par conséquent, il faut comprendre que ces inventions ne doivent pas être limitées aux modes de réalisation particuliers décrits et que des modifications et d'autres modes de réalisation sont conçus pour être inclus dans la portée des revendications jointes. Bien que des termes spécifiques soient utilisés ici, ils le sont uniquement dans un sens général et descriptif et non à des fins de limitation. REVENDICATIONS 1. Oscillateur LC en quadrature (100), comprenant : un premier oscillateur LC (110) générant au moins un premier signal d'horloge ; un second oscillateur LC (120) générant au moins un second signal d'horloge, caractérisé en ce que au moins l'un des premier et second signaux d'horloge forment des signaux d'horloge I/Q ; et un compensateur de défaut d'adaptation (125) compensant les défauts d'adaptation en phase et en amplitude des signaux d'horloge I/Q, et en ce que le compensateur de défaut d'adaptation (125) comprend un détecteur de défaut d'adaptation en amplitude (130). 2. Oscillateur LC en quadrature (100) selon la revendication 1, caractérisé en ce que le premier oscillateur (110) et le second oscillateur (120) sont interconnectés l'un à l'autre. 3. Oscillateur LC en quadrature (100) selon la revendication 2, caractérisé en ce que le premier oscillateur (110) et le second oscillateur (120) sont interconnectés l'un à l'autre en fournissant le premier signal d'horloge en tant que première entrée au secondoscillateur (120) et en fournissant le second signal d'horloge en tant que seconde entrée au premier oscillateur (110). 4. Oscillateur LC en quadrature (100) selon la revendication 1, caractérisé en ce que le détecteur de défaut d'adaptation en amplitude (130) détecte une première amplitude associée audit au moins un premier signal d'horloge et une seconde amplitude associée audit au moins second signal d'horloge. 5. Oscillateur LC en quadrature (100) selon la revendication 4, caractérisé en ce que le compensateur de défaut d'adaptation (125) comprend en outre : un transconducteur (140) recevant les première et seconde amplitudes détectées et générant un signal de courant représentant une différence entre les première et seconde amplitudes ; et un condensateur (150) convertissant le signal de courant reçu du transconducteur (140) en un signal de tension (145), le signal de tension (145) étant fourni pour configurer un fonctionnement du second oscillateur LC (120). 6. Oscillateur LC en quadrature (100) selon la revendication 4, caractérisé en ce que le détecteur de défaut d'adaptation en amplitude (130) comprend un premier redresseur (231) pour détecter la première amplitude sur la base dudit au moins un premier signal d'horloge et un second redresseur (232) pour détecter la seconde amplitude sur la base dudit au moins un second signal d'horloge. 7. Oscillateur LC en quadrature (100) selon la revendication 6, caractérisé en ce que l'un au moins des premier (231) et second redresseurs (232) comprend : un premier transistor (240) comprenant une première source (240a) et un premier drain (240b) ; un deuxième transistor (241) comprenant une deuxième source (241a) et un deuxième drain (241b), la première source (240a) et la deuxième source (241a) sont connectées électriquement et le premier drain (240b) et le deuxième drain (241b) sont connectés ; et un troisième transistor (242) comportant une troisième source (242a) et un troisième drain (242b), le troisième drain étant connecté électriquement à la première source (240a) et à la deuxième source (241a). 8. Oscillateur LC en quadrature (100) selon la revendication 7, caractérisé en ce que le premier transistor (240) comprend en outre une première grille (240c), en ce que le deuxième transistor (241) comprend en outre une seconde grille (241c), et en ce que l'un au moins des premier (231) et second redresseurs (232) comprend: une première résistance (245) et un premier condensateur (247) connectés électriquement à la première grille (240c) ; et une seconde résistance (246) et un second condensateur (248) connectés électriquement à la seconde grille (241c). 9. Oscillateur LC en quadrature (100) selon la revendication 1, caractérisé en ce que le second 30 oscillateur LC (120) comprend :un premier varactor (302) pour commander une fréquence d'oscillation de l'oscillateur LC (120) ; un second varactor (304) pour compenser l'un au moins des défauts d'adaptation d'inductance (L) et de capacitance (C) entre le premier oscillateur LC et le second oscillateur LC. 10. Oscillateur LC en quadrature (100) selon la revendication 9, caractérisé en ce que le second varactor (304) est configuré sur la base d'un signal de 10 tension (145) généré par le compensateur de défaut d' adaptation(125). 11. Procédé de compensation de défaut d'adaptation, comprenant : la génération d'au moins un premier signal 15 d'horloge en utilisant un premier oscillateur LC (110) ; la génération d'au moins un second signal d'horloge en utilisant un second oscillateur LC (120), au moins l'un des premier et second signaux d'horloge forment les signaux d'horloge I/Q ; et 20 la compensation des défauts d'adaptation de phase et d'amplitude des signaux d'horloge I/Q en utilisant un compensateur de défaut d'adaptation (125) comprenant un détecteur de défaut d'adaptation d'amplitude (130). 12. Procédé selon la revendication 11, caratérisé 25 en ce qu'au moins l'un des premier et second signaux d'horloge sont générés en utilisant les premier et second oscillateurs LC interconnectés l'un à l'autre. 13. Procédé selon la revendication 12, caractérisé en ce qu'il comprend : 30 la connexion du premier oscillateur (110) au second oscillateur (120) ;la réception en entrée, par le second oscillateur (120), du premier signal d'horloge ; et la réception en entrée, par le premier oscillateur (110, du second signal d'horloge. 14. Procédé selon la revendication 11, caractérisé en ce que la compensation des défauts d'adaptation de phase et d'amplitude comprend la détection par le détecteur de défaut d'adaptation d'amplitude (130) d'une première amplitude associée avec ledit au moins un premier signal d'horloge et d'une seconde amplitude associée avec ledit au moins un second signal d'horloge. 15. Procédé selon la revendication 14, caractérisé en ce que la compensation des défauts d'adaptation de phase et d'amplitude comprend : la réception par un transconducteur (140) des première et seconde amplitudes détectées ; la génération, par le transconducteur, d'un signal de courant représentant une différence entre les première et seconde amplitudes détectées ; la conversion du signal de courant en un signal de tension ; et la configuration d'un fonctionnement du second oscillateur LC (120) sur la base du signal de tension. 16. Procédé selon la revendication 14, caractérisé 25 en ce qu'il comprend : la détection, par un premier redresseur (231) compris dans le détecteur de défaut d'adaptation d'amplitude (130), de la première amplitude sur la base dudit au moins un premier signal d'horloge ; et 30 la détection, par un second redresseur (232) compris dans le détecteur de défaut d'adaptationd'amplitude (130), de la seconde amplitude sur la base dudit au moins un second signal d'horloge. 17. Procédé selon la revendication 16, caractérisé en ce qu'au moins un des premier (231) et second redresseurs (232) comprend: un premier transistor (240) comprenant une première source (240a) et un premier drain (240b) ; un deuxième transistor (241) comprenant une deuxième source (241a) et un deuxième drain (241b) ; un troisième transistor (242) comprenant une troisième source (242a) et un troisième drain (242b) ; et en ce que ledit procédé comprend : la connexion de la première source (240a) à la deuxième source (241a) ; la connexion du premier drain (240b) au deuxième drain (241b) ; et la connexion du troisième drain (242b) à la première source (240a) et à la deuxième source (241a). 18. Procédé selon la revendication 17, caractérisé en ce que le premier transistor (240) comprend en outre une première grille (240c), en ce que le deuxième transistor (241) comprend en outre une seconde grille (241c), et en ce que l'un au moins des premier (231) et second redresseurs (232) comprend : une première résistance (245) et un premier condensateur (247) ; et une seconde résistance (246) et un second condensateur (248), et en ce que ledit procédé comprend :la connexion de la première résistance (245) et du premier condensateur (247) à la première grille (240c) ; et la connexion de la seconde résistance (246) et du 5 second condensateur (248) à la seconde grille (241c). 19. Procédé selon la revendication 11, caractérisé en ce qu'il comprend : la commande, par un premier varactor (302) compris dans le second oscillateur LC (120), d'une fréquence 10 d'oscillation de l'oscillateur LC (120) ; et la compensation, par un second varactor (304) compris dans le second oscillateur LC (120), de l'un au moins des défauts d'adaptation d'inductance (L) et de capacitance (C) entre le premier oscillateur LC (110) 15 et le second oscillateur LC (120). 20. Procédé selon la revendication 19, caractérisé en ce que la compensation des défauts d'adaptation de phase et d'amplitude comprend la génération par le compensateur de défaut d'adaptation (125) d'un signal 20 de tension (145) utilisé pour configurer le second varactor (304). 21. Système comprenant : un premier oscillateur LC (110) générant au moins un premier signal d'horloge ; et 25 un second oscillateur LC (120) générant au moins un second signal d'horloge, caractérisé en ce que au moins l'un des premier et second signaux d'horloge forment des signaux d'horloge I/Q, en ce que le système comprend un compensateur de 30 défaut d'adaptation (125) compensant les défautsd'adaptation en phase et en amplitude des signaux d'horloge I/Q, et en ce que le compensateur de défaut d'adaptation (125) comprend un détecteur de défaut 5 d'adaptation en amplitude (130).