FR 2920252 A1 20090227 FR 0705998 A 20070824 Procédé de réalisation d'un transistor comportant une connexion électrique à base de nanotubes ou de nanof ils. Domaine technique de l'invention L'invention est relative à un procédé de réalisation d'un transistor comportant une connexion électrique à base de conducteurs linéaires nanométriques sur 10 au moins une zone de contact d'une électrode. État de la technique 15 Les nanotubes de carbone font actuellement l'objet d'un effort important de recherche car leur structure cylindrique monoatomique leur confère des propriétés exceptionnelles à l'échelle nanométrique. Pour supporter les contraintes imposées par la réduction des dimensions ajoutée à une complexification des paramètres d'intégration, il est envisagé d'utiliser des 20 nanotubes de carbone comme fils nanométriques métalliques pour les connexions électriques, notamment pour les transistors. L'une des difficultés liée à l'utilisation de nanotubes comme contact électrique réside dans l'optimisation de leur localisation. Actuellement, 25 comme illustré à la figure 1, après la formation d'un transistor 2 sur un substrat 1, le transistor est encapsulé par un matériau d'encapsulation 6. De manière classique, le matériau d'encapsulation 7 est alors structuré par photolithographie et gravure pour permettre l'accès aux électrodes du transistor (source et drain sur la figure 2, l'accès à la grille n'est pas dans le 30 plan de coupe de la figure 2). Ensuite, la croissance de nanotubes 6 est réalisée, à partir des électrodes ou d'un catalyseur déposé sur les5 électrodes, et la connexion des électrodes du transistor au moyen des nanotubes est alors possible. Cependant, cette approche présente de nombreux inconvénients, notamment liés aux performances des alignements successifs des différents niveaux photolithographique. En effet, afin de permettre le transit d'un maximum de courant, les contacts doivent être les plus larges possibles. A l'inverse pour assurer une reproductibilité optimale du dispositif et éviter les courts-circuits, les contacts doivent être nettement plus petits que les électrodes. Cette contrainte est liée à la précision de l'alignement du niveau photolithographique servant à la réalisation des trous de contact par rapport au transistor. Ainsi, un compromis est trouvé dans la taille des zones de contact et des spécifications draconiennes sont alors imposées aux équipements de photolithographie pour assurer les alignements des différents niveaux photolithographiques entre eux. Objet de l'invention L'invention a pour but un procédé de réalisation d'un transistor muni de connexions électriques, à base de nanotubes ou de nanofils, facile à mette en oeuvre, notamment en relâchant en partie les contraintes photolithographiques. Le procédé selon l'invention est caractérisé en ce qu'il comporte successivement : la formation d'une couche de catalyseur sur la zone de contact, la croissance des conducteurs linéaires nanométriques depuis la couche de catalyseur, le dépôt d'une couche d'encapsulation, recouvrant le transistor et les conducteurs linéaires nanométriques. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre d'un mode particulier de réalisation de l'invention donné à titre d'exemple non limitatif et représenté aux dessins annexés, dans lesquels : Les figures 1 et 2 représentent, en vue schématique en coupe, les étapes o successives de réalisation d'un procédé selon l'art antérieur. Les figures 3 et 5 représentent, en vue schématique en coupe selon A-A, les étapes successives de réalisation d'un procédé selon l'invention. La figure 4 représente de manière schématique en vue de dessus, la forme et le positionnement de l'électrode de grille par rapport à la zone de 15 matériau semi-conducteur actif d'un transistor réalisé par le procédé selon l'invention. Description d'un mode de réalisation préférentiel selon l'invention 20 Comme illustré sur la figure 3, un transistor 2 est partiellement formé, de manière classique, sur un substrat 1. Le substrat 1 est, par exemple, un substrat massif ou de type substrat sur isolant. II comporte une zone active semi-conductrice 3 sur laquelle est intégré le transistor 2. Dans les modes de 25 réalisation particuliers illustrés sur les figures 1 à 5, le substrat 1 est un substrat sur isolant, comporte alors un substrat de support 1 a et un isolant enterré 1 b sous la zone la zone active semi-conductrice 3. La zone active semi-conductrice 3 est, par exemple, à base de silicium, de germanium, un alliage de silicium-germanium (contraint ou non) ou réalisée dans des 3o alliages de type III-V ou Il-VI, par exemple, InP, AsGa, CdTe... Le transistor 2 est, par exemple, un transistor à effet de champ, un transistor bipolaire, un transistor à haute mobilité électronique ( High Electron Mobility Transistor ). Le procédé de réalisation du transistor 2 est classiquement arrêté avant la siliciuration des électrodes de grille, de source et de drain. Dans le cas où le transistor 2 est un transistor MOSFET, un canal formé dans la zone active semi-conductrice 3, dans laquelle des électrodes de source et de drain sont placées de part et d'autre du canal. Une électrode de grille est classiquement placée au-dessus du canal. Comme illustré sur la figure 4, l'électrode de grille est classiquement constituée d'une portion de faible largeur 9 définissant la largeur physique de la grille du transistor et d'une extrémité élargie constituant la tête 10 de la grille, sur laquelle les contacts sont généralement réalisés. Classiquement, la portion de grille de faible largeur 9 divise la zone active en matériau semi- conducteur 3 en deux parties, destinées respectivement à former les électrodes de source et de drain. Pour localiser la croissance des nanotubes ou des nanofils, une couche de catalyseur 4 est avantageusement utilisée en combinaison avec une couche de masquage 5. La couche de masquage 5 peut être déposée avant ou après la catalyseur 4 pour délimiter les zones de contact des électrodes, sur lesquelles les connexions électriques doivent être formées et où le catalyseur est nécessaire. La couche de catalyseur 4 ou de catalyseur libre sert alors à la croissance de nanotubes ou de nanofils 6, à partir du catalyseur présent sur les zones de contact des électrodes. Les nanotubes ou nanofils 6 sont électriquement conducteurs, sensiblement perpendiculaire au substrat et ont, de préférence, une hauteur de l'ordre de 200nm. Les nanotubes ou nanofils constituent ainsi des conducteurs linéaires nanométriques 6. La croissance des conducteurs linéaires nanométriques 6 est réalisée par toute technique connue. Le procédé de croissance ainsi que les matériaux utilisés sont choisis de manière à ce que la croissance n'ait lieu que sur le catalyseur 4, c'est-à-dire sur les zones de contact des électrodes. Dans le cas où la couche de masquage 5 est déposée avant le catalyseur 4, l'électrode de grille est partiellement recouverte par la couche de masquage 5, avantageusement en matériau diélectrique, par exemple, en nitrure ou oxyde de silicium. Ainsi, la couche de masquage 5 laisse au moins libre la tête 10 de la grille, la source et le drain, mais protège la portion de grille située au niveau des zones de source et de drain, c'est-à-dire en regard de la zone active 3. Cette configuration est, par exemple, classiquement réalisée, à partir d'une grille complètement recouverte par la couche de masquage 5, par photolithographie et gravure en réutilisant le niveau photolithographique ayant servi à délimiter la zone active semi-conductrice 3. Dans le cas où la couche de catalyseur 4 est déposée avant la couche de masquage 5, la couche de masquage délimite les zones de catalyseur où la croissance des nanotubes ou de nanofils 6 est recherchée. Dans ce cas de figure, de multiples étapes de photolithographie sont nécessaires. Dans tous les cas, le catalyseur 4 est déposé, par toute technique adaptée, par exemple au moyen d'un dépôt sélectif, sur les zones de contact des électrodes du transistor 2. Le catalyseur 4 est, par exemple, en Co, Pt, Ni, Fe, Au ou un alliage à base de ces métaux. II peut également être constitué par un siliciure (par exemple NiSi) formé à partir d'un métal choisi parmi Co, Pt, Ni, Fe, Au, réagissant au moins partiellement, avec le matériau constituant les électrodes ou un alliage à base de Si et un ou plusieurs de ces métaux. Comme illustré à la figure 5, une couche d'encapsulation 7 en matériau diélectrique est déposée après formation des nanotubes ou nanofils pour encapsuler le transistor 2 et les conducteurs linéaires nanométriques 6. La couche d'encapsulation 7 est, de préférence, en matériau à faible constante diélectrique. La libération d'une extrémité supérieure des conducteurs linéaires nanométriques 6 est ensuite réalisée. Cette libération peut être réalisée au moyen d'une gravure, plasma ou humide, sélective de la couche en matériau diélectrique ou, avantageusement, réalisée au moyen d'un polissage mécano-chimique. Ainsi, les conducteurs linéaires nanométriques 6 traversent la couche d'encapsulation 7 et permettent un contact électrique facilité des électrodes du transistor 2. Dans le cas où le transistor 2 est de type MOSFET intégré sur un substrat sur isolant (SOI), les faces latérales du canal et des électrodes de source et de drain doivent être protégées. La protection de ces faces latérales évite toute croissance parasite de conducteurs linéaires nanométriques 6 et ainsi tout court-circuit. La protection des faces latérales est avantageusement réalisée au moyen d'espaceurs 8 externes en matériau diélectrique (figures 3 et 5), formés au moins à la périphérie de la source et du drain. Les espaceurs 8 peuvent être réalisés par dépôt d'une couche en matériau diélectrique additionnel suivi d'une structuration. Cependant, les espaceurs 8 sont avantageusement réalisés lors de la formation des espaceurs entourant classiquement l'électrode de grille. Le transistor 2 peut également être de type bipolaire et présenter alors des électrodes de collecteur, de base et d'émetteur.25 Revendications 1. Procédé de réalisation d'un transistor (2) comportant une connexion électrique à base de conducteurs linéaires nanométriques (6) sur au moins une zone de contact d'une électrode, caractérisé en ce qu'il comporte successivement : - la formation d'une couche de catalyseur (4) sur la zone de contact, - la croissance des conducteurs linéaires nanométriques (6) depuis la couche de catalyseur (4) et le dépôt d'une couche d'encapsulation (7), recouvrant le transistor et les conducteurs linéaires nanométriques (6). 2. Procédé selon la revendication 1, caractérisé en ce que les conducteurs linéaires nanométriques (6) sont des nanotubes ou des nanofils. 3. Procédé selon la revendication 2, caractérisé en ce qu'il comporte une étape de libération d'une extrémité supérieure des conducteurs linéaires nanométriques (6). 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la libération de l'extrémité supérieure des conducteurs linéaires nanométriques (6) est réalisée par polissage mécano-chimique. 25 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor (2) étant de type MOS à effet de champ, avec une source, un drain et une grille, le catalyseur (4) est déposé sur la source, le drain et sur une zone de tête (10) de la grille. 720 6. Procédé selon la revendication 5, caractérisé en ce que le transistor (2) MOS étant réalisé sur un substrat sur isolant, des espaceurs (8) externes sont réalisés au moins à la périphérie de la source et du drain. 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le catalyseur (4) est choisi parmi Co, Pt, Ni, Fe, Au ou un alliage à base de ces métaux. 8. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le catalyseur (4) est un siliciure formé à partir d'un métal choisi parmi Co, Pt, Ni, Fe, Au ou un alliage à base de Si et un ou plusieurs de ces métaux.15