FR 2923068 A1 20090501 FR 0707558 A 20071026 DISPOSITIF DE VISUALISATION COMPORTANT UN MOYEN ELECTRONIQUE DE GEL DE L'AFFICHAGE Le domaine de l'invention est celui des visualisations situées à l'intérieur de la cabine de pilotage d'un aéronef. L'invention concerne les visualisations dont le composant électronique de génération graphique ou d'affiche est sensible aux radiations électromagnétiques. Une visualisation d'aéronef comporte une fonction de calcul CPU/GPU (Central Process Unit / Graphical Processor Unit) appelée plus communément Unité de Génération Graphique. Cette fonction élabore une image sur la base de paramètres d'entrées véhiculés sur un bus de données externe pouvant être de type AFDX, Ethernet ou CAN par exemple et émet un flux vidéo vers l'afficheur. L'afficheur est généralement un écran plat à cristaux liquides (LCD). La fonction de génération graphique est générée par des composants électroniques sensibles aux radiations électromagnétiques. Il s'agit généralement de composants électroniques de type FPGA (Field Programmable Gate Array) à cellule de configuration SRAM (Static Random Access Memory). Les FPGA ont l'avantage de permettre la réalisation de fonctions complexes et d'être reprogrammables. Ce sont des composants à mémoires volatile, c'est-à-dire que leur contenu informatique est perdu lorsqu'ils ne sont pas alimentés et nécessitent donc d'être initialisés par un programme informatique à chaque démarrage. C'est pourquoi ils sont accompagnés d'une mémoire FLASHROM (Flash Read Only Memory), mémoire non volatile, contenant le programme de configurations du FPGA. Lorsque ce type de composant est soumis à des radiations électromagnétiques, il peut être perturbé et cela a pour conséquence la perte ou la corruption de l'image. Pour parer ce type d'évènement, certains FPGA intègrent un dispositif de contrôle (CRC) qui permet de détecter la corruption de leur mémoire de configuration. Lorsque le CRC détecte un tel évènement, le FPGA est réinitialisé afin de recopier dans le FPGA le programme informatique contenu dans la mémoire FLASHROM. Cet évènement de réinitialisation du FPGA est appelé SEU (Single Event Upset). Cependant pendant toute la phase de reconfiguration le FPGA n'est plus opérationnel. La durée de reconfiguration est de quelques centaines de millisecondes environ et induit un effet perceptible par l'observateur de l'écran. La perte momentanée de l'image sur une visualisation perturbe très gravement le pilote et a pour effet dans la majorité des cas le démontage et le remplacement de l'équipement concerné, même si cette perte d'image temporaire est sans conséquences ultérieures. Paradoxalement, on peut se trouver dans la situation où l'équipe de maintenance procède à un remplacement du matériel alors que la visualisation est en parfait état de marche. Dans le cas d'une compagnie aérienne, cette opération génère un coût d'exploitation supplémentaire inutile du fait de l'indisponibilité de l'avion ou du retard dans l'horaire de vol. II existe des solutions permettant de parer les SEU. Les composants à circuits intégrés de technologie ASIC (Application specific integrated circuit) répondent à ce problème. Ce sont des circuits intégrés gravés en couches de silicium, dit communément en � dur �. Ils sont alors insensibles aux SEU. Dans un réseau de visualisations constitué de plusieurs générations graphiques, il faudrait alors que chaque génération graphique et unité d'affichage soit développée sur un composant ASIC. Or le développement d'une transformation FPGA vers ASIC présente un coût très élevé et un délai de développement supérieur en comparaison avec une solution à base de FPGA. Ces coûts de développement plus élevés viennent du fait qu'une solution ASIC requière la réalisation de masques de gravure spécifiques. Un tel choix devient rentable uniquement pour un volume suffisamment important. De plus une solution ASIC n'est pas flexible comme l'est la solution FPGA et n'offre donc aucune possibilité d'évolution de la solution sans coût de développement majeur supplémentaire. II existe une alternative permettant de parer l'effet de SEU. Dans le cas d'un panneau LCD modifié les horloges des composants d'alimentations des lignes et colonnes peuvent être arrêtées. Les cristaux liquides restent alors dans leur état fixant alors l'image le temps de la reconfiguration de l'électronique en cause. Le problème de cette solution est que l'image figée est la dernière affichée. Or dans le cas où il n'y a pas de perte d'image mais uniquement corruption, le moyen de détection d'incident requière quelques dizaines de millisecondes pour le détecter, un délai suffisamment long pour afficher sur l'écran une image corrompue. Cette solution ne permet pas de récupérer une image antérieure à la détection de l'incident et donc gèle une image fausse. De plus, il est nécessaire de modifier les panneaux LCD. Cette opération engendre des difficultés pour une industrialisation de série. Plus précisément, l'invention a pour objet un dispositif de visualisation comportant, successivement et connectés en série, un écran, une unité d'affichage et une ou plusieurs unités de génération graphique connectées à l'unité d'affichage par l'intermédiaire d'un commutateur, les unités de génération graphique et d'affichage disposant d'un moyen de détection de corruption ou perte de l'image enclenchant alors leur reconfiguration, caractérisé en ce que la visualisation comporte également un bloc électronique et une mémoire associée, ces deux composants enregistrant en boucle, en fonctionnement nominal, une série d'images de taille suffisante de façon qu'elle comporte toujours une image valide provenant d'une unité de génération graphique, une image valide étant une image formée avant la détection de panne par un signal d'alarme ; lorsqu'un incident est détecté et est signalé au bloc électronique, le bloc électronique transmet à l'écran, pendant la période de reconfiguration de l'unité électronique en cause, la dernière image valide enregistrée dans la mémoire. Les composants électroniques réalisant les fonctions d'affichage et de génération graphique sont généralement des FPGA. Lors de perturbations électromagnétiques, ils sont susceptibles d'être sujets à des SEU et donc de perturber l'affichage. Le bloc électronique enregistrant continuellement les images est insensible aux radiations électromagnétiques, on dit alors que le composant électronique est masqué. Ainsi en cas d'incident de radiations électromagnétiques, il est capable de présenter une image valide le temps de l'indisponibilité des autres unités graphiques, on parle alors de gel temporaire de l'image. Une image peut être considérée comme unique ou comme une composition de fenêtres vidéo. Dans tous les cas, à chacune de ces entités est associée une signature particulière. Celle-ci est transmise à l'écran par la liaison numérique vidéo si la fenêtre provient d'un coffret amont. Une image valide est détectée à partir de sa signature et du moyen de détection d'incident. L'invention consiste donc à présenter sur l'écran de façon temporaire et contrôlée la totalité ou la partie concernée de l'image vue par le pilote. La série d'image qui est continuellement enregistrée en boucle est d'environ une dizaine d'image. Cette quantité d'images est suffisante pour pouvoir récupérer une image antérieure à la détection d'incident. Le temps de traitement du moyen de détection d'incident est de l'ordre d'une dizaine de millisecondes. La durée du gel de l'image est assez court pour que l'effet unique de gel soit tolérable et même imperceptible par l'observateur. Bien évidemment, la fonction assurant le gel de l'image sur l'écran est protégée avec une des techniques connues de l'homme du métier contre le risque d'image fixe. Si le problème persiste, on rentre dans le cas d'une vraie panne et l'image ou sa partie concernée n'est alors plus affichée. Eventuellement, la ressource matérielle peut également servir à réaliser de la capture d'image. En effet, le dispositif comporte optionnellement des moyens de commande permettant d'enregistrer une image affichée dans le bloc électronique et de la transmettre ensuite sur une sortie numérique. Le pilote dispose alors d'un moyen de capture d'écran et de transfert de l'image sur un autre écran. Par exemple, Il est en effet envisageable que le pilote ait besoin de montrer une image à une autre personne du poste de pilotage. Il lui suffit alors d'enclencher une commande pour réaliser l'opération. L'invention est une solution à moindre coût de développement pour parer les effets des SEU sur l'ensemble de la chaîne générant l'image. Seules les ressources supplémentaires électroniques formant l'invention sont masquées. Dans le cas de planches de bord multiples, l'invention évite de masquer l'ensemble des unités d'affichage et de génération graphique. Garder une configuration à base de FPGA et non d'ASIC permet de conserver les avantages de flexibilité et de développement à moindre coût de l'architecture FPGA. De plus, les éléments additionnels peuvent être positionnés n'importe où sur la chaîne de génération de l'image. L'invention s'adapte à une architecture où la génération graphique fait partie d'une carte électronique en amont de celle de l'unité d'affichage comme à une architecture où la génération graphique est intégrée à la carte électronique de l'unité d'affichage. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : La figure 1 représente le bloc électronique isolé selon l'invention. La figure 2 représente une chaîne de génération d'image pour une visualisation comportant le dispositif selon l'invention localisé entre le LCD et l'unité d'affichage. La figure 3 représente une chaîne de génération d'image pour une visualisation comportant le dispositif selon l'invention intégré à l'unité d'affichage. La figure 4 représente une chaîne de génération d'image pour une visualisation comportant le dispositif selon l'invention localisé dans un coffret en amont à l'unité d'affichage. La figure 1 représente le bloc électronique de base 81 constituant l'invention. Le composant électronique est choisi de façon qu'il soit insensible aux radiations et qu'il puisse répondre aux performances exigées par la chaîne de génération graphique en termes de bande passante. Le composant 81 est rendu insensible aux radiations du fait de sa conception en technologie ASIC. Les fonctions logiques voulues sont réalisées en circuits intégrés de silicium. Un bus d'entrées/sorties est connecté à une mémoire 82 de type DDR2 (Dual Data Rate). Cette mémoire dispose d'une bande passante et d'un espace mémoire suffisant pour enregistrer en continu des séries d'une dizaine d'images. Le bloc 81 est connecté en série entre le LCD et les sources de génération graphique. II doit être obligatoirement positionné, dans la chaîne de génération graphique, derrière les composants sensibles aux radiations. Le bloc électronique 81 dispose d'un bus d'entrée vidéo 86 connectée aux générations graphiques et d'un bus sortie vidéo connecté vers un écran de visualisation, généralement de type LCD. Le bus vidéo 85 contient les informations nécessaires à la coordination des fenêtres graphiques constituant l'image et les signatures associées aux différentes fenêtres graphiques. Le signal d'entrée 84 est une alarme connectée au moyen de détection d'incident et le signal 87 est une sortie de compte rendu. Le bloc 81 réalise les fonctions d'enregistrement d'image, de contrôle d'image permanente, de coordination des fenêtres graphiques et de présentation de la dernière image valide. Optionnellement, il est envisageable que l'invention puisse aussi servir de fonction de capture d'image instantanée étant donné que toutes les opérations nécessaires à cette fonction sont réalisées par l'invention. Un signal de commande 83 et une sortie image 88 sont présentes au besoin de la fonction. A titre d'exemple non limitatif, la chaîne de la génération d'image de la figure 2 comporte un écran plat 52 de type LCD et une unité d'affichage 51 Le bloc électronique 81 selon l'invention et la mémoire 82 sont connectés en série entre le LCD et l'unité d'affichage. Cet ensemble de composants constitue la fonction d'affichage du dispositif de visualisation. En amont, sont connectées les unités de génération graphique 1, 2 et 4. Ces fonctions de générations graphiques sont réalisées à partir de composants électroniques FPGA 11, 21 et 41. Dans cette configuration comportant plusieurs unités de génération graphique, un commutateur vidéo 3 à base d'un FPGA 31 permet de connecter les différentes sources vidéo à l'unité d'affichage. L'unité d'affichage est connectée directement à la génération graphique 4 et au commutateur 3 qui est connecté aux générations graphiques 1 et 2. Cette chaîne de génération graphique n'est composée que de FPGA et est donc sensible aux radiations électromagnétiques. Cette architecture a l'avantage de présenter des coûts de développement faible et une possible évolution des fonctions réalisées par les FPGA mais a l'inconvénient d'être aussi plus coûteuse à produire qu'une solution à base d'ASIC. Du fait que cette chaîne ne comporte que des FPGA, le bloc électronique 81 doit être positionné en bout de chaîne juste avant l'écran LCD. Cette configuration permet d'avoir à masquer uniquement le composant 81. Dans un second mode de mise en oeuvre selon la figure 3, pour des raisons de coûts de production récurrents, l'unité d'affichage 51 est un composant électronique masqué disposant des ressources nécessaires à la réalisation de l'invention. En quelque sorte, le bloc électronique 81 et la mémoire 82 sont déjà intégrés à l'unité d'affichage. Dans ce choix de configuration, le développement de la fonction d'affichage intègrera la fonction du bloc électronique 81 et ne deviendra alors plus un composant électronique supplémentaire. Ces deux fonctions sont fusionnées à l'intérieur d'un même composant ASIC 53. Dans un troisième mode de mise en oeuvre selon la figure 4, le bloc électronique 81 et la mémoire sont connectés en série entre le commutateur et l'unité d'affichage et localisés sur une carte électronique séparée de l'écran. Le bloc électronique 81 est un ASIC et la mémoire est de type DDR. Cette configuration convient à une architecture où les visualisations ne comportent pas de génération graphique. L'unité d'affichage est elle aussi masquée et donc insensible aux radiations électromagnétiques. La fonction de gel de l'image peut alors être localisée en amont sur le bus où toutes les vidéos passent, c'est-à-dire en sortie du Switch. REVENDICATIONS 1. Dispositif de visualisation comportant, successivement et connectés en série, un écran, une unité d'affichage (51) et une ou plusieurs unités de génération graphique (1, 2, 4) connectées à l'unité d'affichage (51) par l'intermédiaire d'un commutateur (3), les unités de génération graphique et d'affichage disposant d'un moyen de détection de corruption ou perte de l'image enclenchant alors leur reconfiguration, caractérisé en ce que la -w visualisation comporte également un bloc électronique (81) et une mémoire associée (82), ces deux composants enregistrant en boucle, en fonctionnement nominal, une série d'images de taille suffisante de façon qu'elle comporte une image valide provenant d'une unité de génération graphique, une image valide étant une image formée avant la détection de 15 panne par un signal d'alarme (84) ; lorsqu'un incident est détecté et est signalé au bloc électronique (81), le bloc électronique transmet à l'écran, pendant la période de reconfiguration de l'unité électronique en cause, la dernière image valide enregistrée dans la mémoire (82). 20 2. Dispositif de visualisation selon la revendication 1, caractérisé en ce que la série d'image est d'environ une dizaine d'images. 3. Dispositif de visualisation selon la revendication 1 ou 2, caractérisé en ce que le bloc électronique (81) est insensible aux radiations 25 électromagnétiques. 4. Dispositif de visualisation selon la revendication 3, caractérisé en ce que le bloc électronique (81) et la mémoire (82) sont connectés en série entre le LCD et l'unité d'affichage (51). 5. Dispositif de visualisation selon la revendication 3, caractérisé en ce que le bloc électronique (81) et la mémoire (82) sont connectés en série entre le commutateur (31) et l'unité d'affichage (51). 30 6. Dispositif de visualisation selon la revendication 3, caractérisé en ce que l'unité d'affichage (53) est un composant électronique insensible aux radiations, le bloc électronique (81) et la mémoire (82) sont alors intégrés à l'unité d'affichage (53). 7. Dispositif de visualisation selon les revendications 4 à 6, caractérisé en ce qu'il comporte des moyens de commande (83) permettant d'enregistrer une image affichée dans le bloc électronique et de la transmettre ensuite sur une sortie numérique (88). 10 8. Dispositif de visualisation selon la revendication 4 et 5 caractérisé en ce que le bloc électronique (81) est un ASIC. 9. Dispositif de visualisation selon les revendications 4 et 5 15 caractérisé en ce que la mémoire (82) est une mémoire volatile de type Double Data Rate. 10. Dispositif de visualisation selon la revendication 6 caractérisé en ce que l'unité d'affichage (53) est un ASIC. 20