FR 2921755 A1 20090403 FR 0850961 A 20080214 CELLULE DE MEMOIRE VIVE DYNAMIQUE AVEC CONDENSATEUR DANS LA COUCHE METALLIQUE La présente invention concerne une cellule de mémoire vive dynamique (DRAM). Plus particulièrement, la présente invention concerne une cellule de DRAM avec un condensateur dans la couche métallique. Une cellule de mémoire vive dynamique (DRAM) comprenant un transistor et un condensateur de stockage par bit est devenue l'élément de stockage le plus important dans un système électronique, notamment dans des systèmes d'ordinateur et de communication. La tension de sortie d'une cellule de DRAM est proportionnelle à la valeur de capacité du condensateur de stockage de la cellule de DRAM et, par conséquent, le condensateur de stockage doit avoir une valeur de capacité satisfaisante pour avoir un fonctionnement stable de la cellule à mesure que la tension appliquée est mise à l'échelle. De plus, dans une structure de cellule de DRAM classique, le condensateur est créé dans la couche de silicium cristallin en raison du besoin d'une capacité de valeur plus élevée que celle qui est typiquement obtenue dans les autres couches. Également, le condensateur est typiquement placé au voisinage du transistor et consomme une surface relativement importante et de valeur sur la tranche pour obtenir les valeurs de capacité nécessaires. Ceci rend la cellule de DRAM importante et affecte la taille de chaque bit. Cependant, le déterminant principal du coût d'une DRAM est la densité de cellules de mémoire. Le but est d'avoir des cellules de mémoire de petite dimension, ce qui signifie que davantage d'entre elles peuvent être produites en une fois à partir d'une seule tranche de silicium. Ceci peut améliorer le rendement, réduisant ainsi le coût. Il existe plusieurs types de cellules de mémoire de DRAM qui sont déjà disponibles pour augmenter la densité, et ces cellules de mémoire peuvent être divisée selon la structure du condensateur pour stocker une charge électrique pour une information. Par exemple, un condensateur de type à tranchée est formé par formation d'une tranchée profonde dans un substrat semi-conducteur sans augmenter l'aire de surface du substrat semi-conducteur. Le condensateur de type à tranchée peut réduire la taille d'une cellule de DRAM mais le procédé de fabrication est difficile et compliqué. Pour les raisons précédentes, il existe un besoin pour une nouvelle cellule de DRAM, de telle sorte que la densité d'une DRAM peut être accrue et le procédé est simplifié, ce qui réduit le coût de fabrication. La présente invention concerne une cellule de DRAM qui satisfait cette nécessité d'augmenter la densité du dispositif mémoire et de simplifier le procédé de fabrication. C'est par conséquent un objectif de la présente invention que de proposer une cellule de DRAM de petite dimension qui miniaturise la structure de cellules de mémoire dans une DRAM, ainsi un abaissement du coût de fabrication, une augmentation de la vitesse de circuits intégrés de DRAM et une réduction de la fuite et de la puissance consommée par des circuits intégrés DRAM peuvent être obtenus. C'est un autre objectif de la présente invention que de réduire la surface que le condensateur occupe par création de celui-ci dans la couche métallique. C'est encore un autre objectif de la présente invention que de proposer une autre cellule de DRAM de petite dimension avec le condensateur incorporé avec de multiples couches pour fournir une capacité supplémentaire. Deux modes de réalisation de la présente invention sont décrits. Le premier mode de réalisation est une cellule de DRAM avec le condensateur formé dans une couche métallique. Conformément au premier mode de réalisation de la présente invention, une cellule de DRAM comprend un substrat, un transistor et un condensateur. Le substrat est composé d'un matériau semi-conducteur avec une surface principale, le transistor est formé au niveau de la surface principale et le condensateur est formé dans une couche métallique au-dessus du transistor. Le transistor comprend une région de source et une région de drain formées au niveau de la surface principale du substrat. Le transistor comprend également une grille de commande placée entre la région de source et la région de drain, et séparée du substrat par un diélectrique de commande mince. Le condensateur comprend une première couche d'électrode, une couche diélectrique formée sur la surface de la première couche d'électrode et une seconde couche d'électrode formée sur la surface de la couche diélectrique. Le second mode de réalisation est une cellule de DRAM avec le condensateur formé dans de multiples couches. Conformément au second mode de réalisation de la présente invention, une cellule de DRAM comprend un substrat, un transistor et un condensateur. Le substrat se compose d'un matériau semi-conducteur avec une surface principale, le transistor est formé au niveau de la surface principale et le condensateur est formé en couches métalliques multiples. Le transistor comprend une région de source et une région de drain formées au niveau de la surface principale du substrat. Le transistor comprend également une grille de commande placée entre la région de source et la région de drain et séparée du substrat par un diélectrique de commande mince. Le condensateur est construit avec de multiples couches pour fournir la capacité désirée lorsque l'invention est à des échelles de plus petites dimensions ou lorsqu'une simple couche ne fournit pas une capacité suffisante. La présente invention a donc pour objet une cellule de DRAM, caractérisée par le fait qu'elle comprend : - un substrat ayant un matériau semi-conducteur avec une surface principale ; un transistor formé au niveau de la surface principale ; et un condensateur formé dans une couche métallique située au-dessus du transistor. Le transistor peut comprendre : une région de source ; une région de drain ; et une grille de commande placée entre la région de source et la région de drain et séparée du substrat par un diélectrique de commande mince. Le condensateur peut comprendre : une première couche d'électrode ; une couche diélectrique formée sur la surface de la première couche d'électrode ; et - une seconde couche d'électrode formée sur la surface de la couche diélectrique. La cellule de DRAM peut comprendre en outre une zone de routage entre le transistor et le condensateur pour les connexions de câblage de la cellule de DRAM. La présente invention a également pour objet une cellule de DRAM, caractérisée par le fait qu'elle comprend : - un substrat ayant un matériau semi-conducteur avec une surface principale ; - un transistor formé au niveau de la surface principale ; et un condensateur formé dans une pluralité de couches métalliques situées au-dessus du transistor ; la pluralité de couches métalliques fournissant la capacité 30 désirée lorsque la cellule de DRAM nécessite davantage de capacité. Le transistor peut comprendre : une région de source ; une région de drain ; et 35 - une grille de commande placée entre la région de source et la région de drain et séparée du substrat par un diélectrique de commande mince. Le condensateur peut comprendre : une pluralité de couches d'électrode ; et une pluralité de couches diélectriques ; la pluralité de couches diélectriques étant formées entre 5 la pluralité de couches d'électrode. La cellule de DRAM peut comprendre en outre une zone de routage entre le transistor et le condensateur pour des connexions de câblage de la cellule de DRAM. Il doit être entendu qu'à la fois la description 10 générale précédente et la description détaillée suivante sont données à titre d'exemples et sont destinées à fournir davantage d'explications de l'invention telle que revendiquée. Les dessins annexés sont inclus pour fournir une 15 meilleure compréhension de l'invention et sont incorporés et constituent une partie de la description. Les dessins illustrent des modes de réalisation de l'invention et, conjointement avec la description, servent à expliquer les principes de l'invention. Dans les dessins 20 la Figure 1 est une vue en coupe latérale de la cellule de DRAM conformément à un premier mode de réalisation préféré de la présente invention ; et 25 la Figure 2 est une vue en coupe latérale de la cellule de DRAM conformément à un second mode de réalisation préféré de la présente invention. On va maintenant faire référence en détail aux 30 présents modes de réalisation préférés de l'invention, dont des exemples sont illustrés dans les dessins annexés. A chaque fois que cela est possible, les mêmes chiffres de référence sont utilisés dans les dessins et à la description pour désigner des parties identiques ou 35 similaires. Si l'on se réfère à la Figure 1, on peut voir qu'elle représente une vue en coupe transversale de la cellule de DRAM selon un premier mode de réalisation de la présente invention. Une cellule de DRAM comprend un substrat 100, un transistor 120 et un condensateur 140. Le substrat 100 est composé d'un matériau semi-conducteur avec une surface principale 102. Le transistor 120 comprend une région de source 124 et une région de drain 126 formées au niveau de la surface principale 102 du substrat 100. Le transistor 120 comprend également une grille de commande 122 placée entre la région de source 124 et la région de drain 126, et séparée du substrat 100 par un diélectrique de commande mince 123. La grille de commande 122 est du polysilicium, et le diélectrique de commande mince 123 peut être du dioxyde de silicium. Le condensateur 140 comprend une première couche d'électrode 142, une couche diélectrique 144 formée sur la surface de la première couche d'électrode 142 et une seconde couche d'électrode 146 formée sur la surface de la couche diélectrique 144. On notera que le condensateur 140 est formé dans la couche métallique au-dessus du transistor 120. Des condensateurs classiques sont créés dans la couche de silicium cristallin pour obtenir une valeur de capacité supérieure ; cependant, des condensateurs modernes sont capables d'obtenir la capacité de DRAM nécessaire lorsqu'ils sont créés dans la couche métallique. Il en résulte que le condensateur 140 peut être formé au-dessus du transistor 120 dans la couche métallique. Cependant, le condensateur 140 n'a pas besoin d'être créé directement au-dessus du transistor 120. Lorsque le condensateur 140 est déplacé de la couche de silicium cristallin à la couche métallique, la surface globale de la cellule de DRAM peut être réduite de façon significative. De plus, les connexions de câblage nécessaires pour la cellule de DRAM peuvent être placées dans une zone de routage 180, située entre le transistor 120 et le condensateur 140 pour parvenir à une intensité plus grande. De plus, les valeurs de capacité de condensateurs modernes ont augmenté de manière spectaculaire, avec des constantes diélectriques supérieures à 3 000, des diélectriques plus minces, et une rugosité de surface. Ceci permet que le condensateur 140 peut prendre moins d'espace que le transistor 120. On notera que même si la longueur de grille du transistor 120 est très petite, le condensateur 140 a la surface pour le transistor entier 120, comprenant des contacts 129 et 130, la grille de commande 122 et une zone de diffusion 121. Si l'on se réfère à la Figure 2, on peut voir qu'une vue en coupe transversale de la cellule de DRAM selon un second mode de réalisation préféré de l'invention est représentée. Une cellule de DRAM comprend un substrat 200, un transistor 220 et un condensateur 240. Le substrat 200 est composé d'un matériau semi-conducteur avec une surface principale 202. Le transistor 220 comprend une région de source 224 et une région de drain 226 formées au niveau de la surface principale 202 du substrat 200. Le transistor 220 comprend également une grille de commande 222 placée entre la région de source 224 et la région de drain 226 et séparée du substrat 200 par un diélectrique de commande mince 223. La grille de commande 222 est du polysilicium et le diélectrique de commande mince 223 peut être du dioxyde de silicium. Le condensateur 240 comprend une première couche d'électrode 241, une seconde couche diélectrique 242 formée sur la surface de la première couche d'électrode 241, une troisième couche d'électrode 243 formée sur la surface de la seconde couche diélectrique 242, une quatrième couche diélectrique 244 formée sur la surface de la troisième couche d'électrode 243 et une cinquième couche d'électrode 245 formée sur la surface de la quatrième couche diélectrique 244. Des condensateurs modernes sont capables d'obtenir les valeurs de capacité de DRAM nécessaires lorsqu'ils sont créés dans la couche métallique. Il en résulte que le condensateur 240 peut être formé au-dessus du transistor 220. Cependant, le condensateur 240 n'a pas besoin d'être créé directement au-dessus du transistor 220. Lorsque le condensateur 240 est créé dans la couche métallique, la surface globale de la cellule de DRAM peut être réduite de façon significative. On notera que le condensateur 240 est construit dans de multiples couches métalliques avec la première couche d'électrode 241, la troisième couche d'électrode 243 et la cinquième couche d'électrode 245. Lorsque le condensateur ne fournit pas une capacité suffisante avec une simple couche de capacité, de multiples couches peuvent être placées pour fournir la capacité désirée. De plus, cette invention permet la mise à l'échelle à de plus petites dimensions en raison du fait que la dimension de condensateur par rapport à la taille de transistor reste environ la même. Comme la dimension du transistor devient plus petite, la quantité de courant qu'il peut traiter devient également plus petite. Autrement dit, lorsque la cellule de DRAM nécessite une plus grande quantité de capacité par rapport à la dimension du transistor. Le condensateur peut être construit avec de multiples couches métalliques pour fournir la capacité supplémentaire. Ainsi, dans ce second mode de réalisation, la première couche d'électrode 241, la troisième couche d'électrode 243 et la cinquième couche d'électrode 245 sont placées pour fournir la capacité désirée pour le transistor 220. De plus, les connexions de câblage nécessaires pour la cellule de DRAM peuvent être placées dans une zone de routage 280, située entre le transistor 220 et le condensateur 240, pour parvenir à une plus grande intensité. Enfin, les valeurs de capacité de condensateurs modernes ont augmenté de façon spectaculaire, avec des constantes diélectriques au- delà de 3 000, et une rugosité de surface. Ceci permet que le condensateur 240 puisse reprendre moins d'espace que le transistor 220. On notera que même si la longueur de grille du transistor 220 est très petite, le condensateur 240 a la surface pour le transistor entier 220, comprenant des contacts 229 et 230, la grille de commande 222 et une zone de diffusion 221. La différence entre le premier et le second mode de réalisation est que le condensateur dans le second mode de réalisation est construit avec de multiples couches pour fournir la capacité désirée lorsque l'invention passe à une échelle de petites dimensions ou lorsqu'une simple couche ne fournit pas la capacité suffisante. A partir de la description ci-dessus, nous pouvons conclure que cette invention d'une cellule de DRAM de petite dimension satisfait le besoin d'augmenter la densité des cellules DRAM, abaissant ainsi le coût de fabrication. La cellule de DRAM de petite dimension est obtenue par création du condensateur dans la couche métallique et a la capacité d'augmenter la vitesse de circuits intégrés de DRAM et de réduire la fuite et la puissance consommée par des circuits intégrés de DRAM. Il apparaîtra à l'évidence à l'homme du métier que diverses modifications et variantes peuvent être apportées à la structure de la présente invention sans s'écarter de la portée ou de l'esprit de l'invention. Compte tenu de ce qui précède, il est entendu que la présente invention couvre des modifications et variantes de cette invention à la condition qu'elles tombent dans la portée des revendications suivantes et leurs équivalents. REVENDICATIONS 1 - Cellule de mémoire vive dynamique (DRAM), caractérisée par le fait qu'elle comprend : un substrat (100) ayant un matériau semi-conducteur avec une surface principale (102) ; un transistor (120) formé au niveau de la surface principale (102) ; et un condensateur (140) formé dans une couche métallique 10 située au-dessus du transistor (120). 2 - Cellule de DRAM selon la revendication 1, caractérisée par le fait que le transistor (120) comprend : une région de source (124) ; une région de drain (126) ; et 15 - une grille de commande (122) placée entre la région de source (124) et la région de drain (126) et séparée du substrat (100) par un diélectrique de commande (123) mince. 3 - Cellule de DRAM selon la revendication 1, 20 caractérisée par le fait que le condensateur comprend : une première couche d'électrode (142) ; une couche diélectrique (144) formée sur la surface de la première couche d'électrode (142) ; et une seconde couche d'électrode (146) formée sur la 25 surface de la couche diélectrique (144). 4 - Cellule de DRAM selon la revendication 1, caractérisée par le fait qu'elle comprend en outre une zone de routage (180) entre le transistor (120) et le condensateur (140) pour les connexions de câblage de la 30 cellule de DRAM. 5 - Cellule de DRAM, caractérisée par le fait qu'elle comprend : un substrat (200) ayant un matériau semi-conducteur avec une surface principale (202) ; 35 - un transistor (220) formé au niveau de la surface principale (202) ; etun condensateur (240) formé dans une pluralité de couches métalliques situées au-dessus du transistor (220) ; la pluralité de couches métalliques fournissant la capacité 5 désirée lorsque la cellule de DRAM nécessite davantage de capacité. 6 - Cellule de DRAM selon la revendication 5, caractérisée par le fait que le transistor (220) comprend : une région de source (224) ; 10 - une région de drain (226) ; et une grille de commande (222) placée entre la région de source (224) et la région de drain (226) et séparée du substrat (200) par un diélectrique de commande (223) mince. 15 7 - Cellule de DRAM selon la revendication 5, caractérisée par le fait que le condensateur (240) comprend : une pluralité de couches d'électrode (241, 243, 245) ; et 20 - une pluralité de couches diélectriques (242, 244) la pluralité de couches diélectriques (242, 244) étant formées entre la pluralité de couches d'électrode (241, 243, 245). 8 - Cellule de DRAM selon la revendication 5, 25 caractérisée par le fait qu'elle comprend en outre une zone de routage (280) entre le transistor (220) et le condensateur (240) pour des connexions de câblage de la cellule de DRAM.