FR 2920237 A1 20090227 FR 0854113 A 20080620 PUCE DE CIRCUIT INTÉGRÉ AVEC DISPOSITIFS MAGNETIQUES La présente invention porte sur une puce de circuit intégré. Plus particulièrement, la présente invention porte sur une puce avec des dispositifs magnétiques empilés. Les dispositifs magnétiques peuvent être utilisés comme cellules de mémoire magnétiques pour stocker des données d'une façon non-volatile, ce qui signifie que les données écrites dans les cellules de mémoire restent dans les cellules de mémoire, que le circuit soit ou non alimenté. Par conséquent, des dispositifs magnétiques sont utilisés comme éléments de mémoire non-volatiles, tels qu'une mémoire flash, une mémoire vive statique (SRAM), une mémoire vive dynamique (DRAM), une mémoire cache, des disques durs, etc. Non seulement les dispositifs magnétiques sont capables de servir d'éléments de mémoire, mais encore ils peuvent fonctionner en tant que commutateurs numériques. Les directions des dipôles dans les deux couches magnétiques d'un dispositif magnétique déterminent la conductivité du dispositif, d'où il résulte que l'état conducteur peut être l'état passant du commutateur, et l'état non-conducteur peut être l'état bloqué du commutateur. Les commutateurs magnétiques peuvent être utilisés pour construire une porte logique, comme les transistors peuvent l'être. Les portes logiques à transistors classiques sont volatiles, par conséquent, par exemple, si un système utilisant une matrice prédiffusée programmable par l'utilisateur (FPGA) est construite avec des portes à transistors, des puces de système séparées sont requises pour stocker le programme pour mettre en oeuvre les fonctions requises. Au démarrage, le FPGA a besoin d'être reprogrammé pour s'adapter à la tâche en cours. La performance du système FPGA souffre de ces exigences. De plus, une logique à transistors a une limite de densité de circuit, selon laquelle le placement des dispositifs a besoin d'être étalé en raison de considérations de routage. Également, étant donné que la logique à transistors peut seulement être mise en oeuvre sur la couche au-dessus du substrat de silicium, alors l'intégration d'un grand nombre de blocs de fonction peut ne pas être pratique en raison de considérations de surface de puce. Pour la raison précédente, il existe un besoin pour une nouvelle structure de conception logique pour réduire une densité de circuit et intégrer davantage de blocs de fonctions, tels qu'une unité centrale (CPU), une mémoire et des circuits logiques prédiffusés sur une seule puce. La présente invention porte sur une puce de circuit intégré qui satisfait ce besoin d'augmentation de densité de circuit. La puce de circuit intégré comprend une couche de circuit de traitement central, une couche de circuit de sous-traitement, une couche de circuit logique prédiffusé, et une couche de mémoire magnétique empilées sur la partie supérieure d'un substrat en silicium, toutes les couches étant connectées électriquement par des trous d'interconnexion et les composants dans toutes les couches sont des dispositifs magnétiques. Chaque couche réalise différentes fonctions pour un système électronique. Dans une puce de circuit intégré, des couches métalliques sont formées sur la partie supérieure des couches de transistor. Chaque fonction est mise au point à l'aide de dispositifs magnétiques mis en oeuvre dans les couches métalliques de la puce de circuit intégré, de telle sorte que les couches métalliques peuvent être empilées les unes sur les autres, sans interférence dans leurs fonctions. Ainsi, un mode de réalisation de la présente invention utilise la capacité d'empilement des dispositifs magnétiques pour créer des circuits intégrés à très haute densité. En raison du fait que les circuits magnétiques peuvent être empilés, chaque fonction peut être mise en oeuvre sur une couche métallique séparée et avec des trous d'interconnexion peuvent communiquer avec les divers empilements. De plus, le mode de réalisation de la présente invention comprend un circuit logique prédiffusé mis en oeuvre à l'aide de dispositifs magnétiques. Le circuit logique prédiffusé est programmable et non-volatile, aucune puce de système supplémentaire n'est requise pour stocker les programmes, d'où il résulte qu'une reprogrammation n'est pas nécessaire. Les dispositifs magnétiques sont utilisés en tant que portes logiques et, de ce fait, par attribution d'une ou plusieurs couches métalliques en tant que couches de portes logiques, un circuit logique prédiffusé programmable peut être mis en oeuvre. Également un routage des portes peut être effectué à une couche différente, de telle sorte que la densité de dispositifs aux couches de portes logiques peut être supérieure. La présente invention a donc pour objet un circuit logique prédiffusé, caractérisé par le fait qu'il comprend : - une couche de transistor en silicium ; - une première couche de portes logiques sur la partie 30 supérieure du substrat en silicium ; - une seconde couche de portes logiques sur la partie supérieure de la première couche de portes logiques ; et une couche de routage entre les première et seconde couches de portes logiques pour router des portes magnétiques dans les première et seconde couches de portes logiques, la première couche de portes logiques, la seconde couche de portes logiques et la couche de routage étant connectées électriquement par des trous d'interconnexion. Les première et seconde couches de portes logiques peuvent comprendre des portes ET, des portes OU, des portes NAND, des portes NOR, des portes XOR et des portes XNOR. Les portes ET, les portes OU, les portes NAND, les portes NOR, les portes XOR et les portes XNOR peuvent être mises en oeuvre par des dispositifs magnétiques. Le circuit logique prédiffusé peut comprendre en outre une couche de mémoire sur la partie supérieure de, et connectée électriquement à, la seconde couche de portes logiques. La couche de mémoire peut se composer de 20 dispositifs magnétiques. Le circuit logique prédiffusé peut être une matrice programmable adaptative magnétique. La couche de routage peut configurer les première et seconde couches de portes logiques pour effectuer les 25 fonctions requises. Le circuit logique prédiffusé peut être une matrice de portes non-volatile. La présente invention a également pour objet un circuit intégré, caractérisé par le fait qu'il comprend une 30 couche de circuit de traitement central, une couche de circuit de sous-traitement, une couche de circuit logique prédiffusé, et une couche de mémoire magnétique empilées sur la partie supérieure d'une couche de transistor en silicium, toutes les couches étant connectées électriquement par des trous d'interconnexion et les composants dans toutes les couches sont des dispositifs magnétiques. La couche de circuit de traitement central peut comprendre une unité de traitement centrale. La couche de circuit de sous-traitement peut comprendre une unité de traitement de signal numérique (DSP). La couche de mémoire magnétique peut comprendre une mémoire vive statique (SRAM), une mémoire vive dynamique (DRAM), une mémoire cache, un disque dur ou une mémoire flash. La couche de circuit logique prédiffusé peut être une matrice programmable adaptative magnétique (MAPA). La MAPA peut mettre en oeuvre un circuit de pilote vidéo et/ou un circuit de pilote audio. Il doit être entendu qu'à la fois la description générale précédente et la description détaillée suivante sont à titre d'exemple, et sont destinées à fournir davantage d'explications de la présente invention telle que revendiquée. Les dessins annexés sont inclus pour fournir une meilleure compréhension de l'invention et sont incorporés dans et font partie de cette description. Les dessins illustrent des modes de réalisation de l'invention et, conjointement avec la description, servent à expliquer les principes de l'invention. Sur les dessins : la Figure 1 est une vue latérale d'un circuit intégré selon un premier mode de réalisation de la présente invention ; et la Figure 2 est une vue latérale du bloc de fonction de circuit logique prédiffusé selon un second mode de réalisation de cette invention. Référence va maintenant être faite en détail aux modes de réalisation préférés de l'invention, dont des exemples sont illustrés dans le dessin annexé. Chaque fois que cela est possible, les mêmes chiffres de référence sont utilisés dans les dessins et la description pour désigner les parties identiques ou similaires. En se référant d'abord à la Figure 1, on peut voir une vue latérale d'un premier mode de réalisation de la présente invention. Une puce de circuit intégré est proposée La puce de circuit intégrée comprend une couche 102 de transistor en silicium. Sur la partie supérieure de la couche de transistor 102 sont empilés, en séquence, différents blocs de fonction de système qui peuvent être mis en oeuvre de façon classique dans des puces de circuit intégré séparées. La première couche sur la partie supérieure du substrat est une couche de circuit de traitement central 104. La couche 104 peut constituer les éléments de circuit de coeur pour le système, par exemple, une unité de traitement centrale (CPU). Ainsi, une CPU peut être mise en oeuvre à l'aide de dispositifs magnétiques dans les couches métalliques au-dessus du transistor de couche de transistor en silicium 102. La couche suivante sur la partie supérieure de la couche 104 peut être une couche de mémoire magnétique 106, qui peut fournir n'importe quelle forme de fonction de mémoire au système. Par exemple, la couche de mémoire magnétique 106 peut être mise au point sous forme de mémoire vive statique (SRAM), de mémoire vive dynamique (DRAM), de mémoire cache, de disque dur ou de mémoire flash. La couche de mémoire 106 peut être électriquement connectée à la couche 104 de circuit de traitement central par l'intermédiaire d'une connexion par trou d'interconnexion 112 entre les couches métalliques, de telle sorte que les blocs de fonction peuvent communiquer les uns avec les autres. De façon similaire, une couche 108 de circuit de sous-traitement peut être empilée sur la partie supérieure de la couche de mémoire magnétique 106 et connectée par des trous d'interconnexion 112 avec celle-ci. La couche 108 de circuit de sous-traitement peut mettre en oeuvre des fonctions telles que des fonctions de traitement de signal numérique (DSP). De plus, une couche 110 de circuit logique prédiffusé peut être empilée sur la partie supérieure de la couche 108 de circuit de sous-traitement pour fournir des fonctions périphériques supplémentaires au système. La couche 110 de circuit logique prédiffusé peut être mise en oeuvre par des portes logiques mises au point à l'aide de dispositifs magnétiques. Les portes logiques peuvent être des portes ET, des portes OU, des portes NAND, des portes NOR, des portes XOR, et des portes XNOR. On se référera à la Figure 2, sur laquelle on peut voir une vue de côté du bloc de fonction à portes logiques selon un second mode de réalisation de la présente invention. La couche 110 de circuit logique prédiffusé peut être une simple couche d'une première couche de portes logiques 202 composée de portes logiques empilées sur la partie supérieure d'autres blocs de fonction ou sur la partie supérieure de la couche 102 de transistor en silicium. En variante, la couche 110 de circuit logique prédiffusé peut être étendue à de multiples couches, de telle sorte qu'une couche supplémentaire 204 peut être dédiée au routage de portes universelles dans la première couche 202 de portes logiques. La couche de routage 204 peut être empilée sur la partie supérieure de la première couche 202 de portes logiques et connectée par des trous d'interconnexion 210 avec celle-ci. Étant donné que le routage métallique est fabriqué dans la couche de routage 204, la première couche de portes logiques 202 peut être conçue avec une densité de circuit supérieure. De la même façon, une seconde couche de portes logiques 206 peut être empilée sur la partie supérieure de la couche de routage 204, de telle sorte que davantage de portes universelles peuvent être mises en oeuvre avec une couche de routage partagée 204. De plus, une mémoire supplémentaire ou d'autres blocs de fonction, tels qu'une couche 208, peuvent être empilés sur la seconde couche de portes logiques 206, par le même procédé d'empilement que celui divulgué par les modes de réalisation de la présente invention. Le nombre de couches empilées et la séquence d'empilement dans les modes de réalisation de la présente invention ne sont pas entendus être limitatifs et n'importe quel nombre d'empilements et de séquences d'empilement se situent dans la portée de la présente invention. Les modes de réalisation de la présente invention sont une puce de circuit intégré qui combine de grands blocs de fonction de circuits sur la même puce. La puce de circuit intégré peut diminuer le prix pour des systèmes complexes parce qu'elle retire de façon potentielle de nombreuses puces de la carte de circuits. La puce améliore également la fréquence de fonctionnement parce que le CI n'a pas besoin de sortir de la puce pour communiquer avec d'autres blocs majeurs du système et également parce que des dispositifs magnétiques sont bien plus rapides que des mémoires standards. Cette conception peut être utilisée pour des agencements très basse puissance, en particulier parce que le système entier peut avoir son alimentation coupée et l'avoir à nouveau active en l'espace d'une très courte période de temps, avec les données encore disponibles. Une fois que les portes sont configurées pour une application particulière, la configuration demeure jusqu'à ce qu'elle soit changée, même avec une alimentation coupée. Ainsi, de nombreuses applications peuvent être programmées à l'usine et la programmation sera maintenue indépendamment des nombres de fois où l'alimentation électrique commute. Le circuit logique prédiffusé, autrement dit, la matrice programmable adaptative magnétique (MAPA) de la présente invention fournit donc une nouvelle structure pour créer des circuits intégrés à application spécifique (ASIC). Enfin, en raison du fait que les dispositifs magnétiques consomment très peu de courant, la question de la dissipation de chaleur pour de tels circuits haute densité peut ne pas avoir un impact aussi significatif que prévu. De plus, la chaleur est dissipée dans la zone métallique et le métal dissipe la chaleur de façon efficace. Un autre avantage des modes de réalisation de la présente invention est qu'étant donné que le circuit intégré peut être purement conçu avec des dispositifs magnétiques dans les couches métalliques, la puce peut être capable de supporter des températures supérieures en raison du fait que le métal a une température de fonctionnement supérieure à celle du silicium. Il apparaîtra à l'évidence à l'homme du métier que diverses modifications et variantes peuvent être apportées à la structure de la présente invention, sans s'écarter de la portée ou de l'esprit de l'invention. Compte tenu de ce qui précède, il est entendu que la présente invention couvre des modifications et des variantes de cette invention, à la condition que celles-ci tombent dans la portée des revendications suivantes et de leurs équivalents. REVENDICATIONS 1 - Circuit logique prédiffusé, caractérisé par le fait qu'il comprend : -une couche de transistor en silicium ; - une première couche (202) de portes logiques sur la partie supérieure du substrat en silicium ; - une seconde couche (206) de portes logiques sur la partie supérieure de la première couche (202) de portes 10 logiques ; et - une couche (204) de routage entre les première (202) et seconde {206) couches de portes logiques pour router des portes magnétiques dans les première (202) et seconde (206) couches de portes logiques, la première couche 15 (202) de portes logiques, la seconde couche (206) de portes logiques et la couche (204) de routage étant connectées électriquement par des trous d'interconnexion (210). 2 - Circuit logique prédiffusé, selon la 20 revendication 1, caractérisé par le fait que les première (202) et seconde (206) couches de portes logiques comprennent des portes ET, des portes OU, des portes NAND, des portes NOR, des portes XOR et des portes XNOR. 3 - Circuit logique prédiffusé, selon la 25 revendication 2, caractérisé par le fait que les portes ET, les portes OU, les portes NAND, les portes NOR, les portes XOR et les portes XNOR sont mises en oeuvre par des dispositifs magnétiques. 4 - Circuit logique prédiffusé, selon la 30 revendication 1, caractérisé par le fait qu'il comprend en outre une couche (208) de mémoire sur la partie supérieure de, et connectée électriquement à, la seconde couche (206) de portes logiques. 12 - Circuit logique prédiffusé, selon la revendication 4, caractérisé par le fait que la couche (208) de mémoire se compose de dispositifs magnétiques. 6 - Circuit logique prédiffusé, selon la 5 revendication 1, caractérisé par le fait que le circuit logique prédiffusé est une matrice programmable adaptative magnétique. 7 - Circuit logique prédiffusé, selon la revendication 1, caractérisé par le fait que la couche (204) de routage configure les première (202) et seconde (206) couches de portes logiques pour effectuer les fonctions requises. 8 -Circuit logique prédiffusé, selon la revendication 1, caractérisé par le fait que le circuit logique prédiffusé est une matrice de portes non-volatile. 9 - Circuit intégré, caractérisé par le fait qu'il comprend une couche (104) de circuit de traitement central, une couche (108) de circuit de sous-traitement, une couche (110) de circuit logique prédiffusé tel que défini à l'une quelconque des revendications 1 à 8, et une couche (106) de mémoire magnétique empilées sur la partie supérieure d'une couche (102) de transistor en silicium, toutes les couches étant connectées électriquement par des trous d'interconnexion (112) et les composants dans toutes les couches sont des dispositifs magnétiques. 10 - Circuit intégré selon la revendication 9, caractérisé par le fait que la couche (104) de circuit de traitement central comprend une unité de traitement centrale. 11 - Circuit intégré selon la revendication 9, caractérisé par le fait que la couche (108) de circuit de sous-traitement comprend une unité de traitement de signal numérique (DSP). 13 12 - Circuit intégré selon la revendication 9, caractérisé par le fait que la couche (106) de mémoire magnétique comprend une mémoire vive statique (SRAM), une mémoire vive dynamique (DRAM), une mémoire cache, un disque dur ou une mémoire flash. 13 - Circuit intégré selon la revendication 9, caractérisé par le fait que la couche (110) de circuit logique prédiffusé est une matrice programmable adaptative magnétique (MAPA). 14 - Circuit intégré selon la revendication 13, caractérisé par le fait que la MAPA met en œuvre un circuit de pilote vidéo et/ou un circuit de pilote audio.