FR 2920941 A1 20090313 FR 0757422 A 20070907 1 COMPENSATION FINE D'UNE DUREE DE TRANSPORT DE PAQUETS POUR UNE SYNCHRONISATION D'EQUIPEMENTS RELIES PAR UN RESEAU IP Domaine de l'invention La présente invention se rapporte au domaine des équipements vidéo. La présente invention se rapporte plus particulièrement à un dispositif pour la réception d'un signal de synchronisation sur un réseau de communication à commutation par paquets, par exemple de type IP (acronyme de l'expression anglaise � Internet Protocol �), que le réseau soit filaire (par exemple Ethernet (IEEE802.3)) ou non filaire, (par exemple IEEE 802.16 D- 2004). Etat de la technique Les progrès dans la capacité des réseaux IP à transporter tout type de signaux (données ou vidéo) font qu'il est possible d'utiliser de tels réseaux comme architecture � backbone � pour les studios vidéo. Un intérêt majeur de cette évolution est d'avoir alors une infrastructure unique pour le transport de données. Alors que dans le passé, plusieurs médias étaient nécessaires pour transporter différents types de signaux entre les équipements, les propriétés de multiplexage offertes par la couche IP permettent de réduire à un le nombre des médias nécessaires : un réseau IP qui relie les différents équipements. Dans l'état de la technique, la synchronisation d'équipements vidéo (caméras, etc...) dans un studio est réalisée par la transmission d'un signal de synchronisation communément appelé � Genlock � ou encore � black burst �. Par exemple, le signal Genlock est composé de deux signaux de synchronisation, l'un est 2 répété toutes les 40 ms et indique le début de la trame vidéo, l'autre est répété toutes les 64 �s (pour un format standard et moins pour un format HD) et indique le début des lignes dans la trame vidéo. Les formes d'onde des signaux de synchronisation sont fonction du format de l'image transmise sur le réseau. Par exemple pour une image en haute définition, le signal de synchronisation a une forme dite tri-level (-300mV, Ov, +300 mv). Lorsqu'un signal de synchronisation est acheminé vers divers équipements à synchroniser par un câble coaxial dédié, on est assuré d'une durée de transmission constante, sans gigue (phénomène nommé � jitter � en anglais). A partir d'un tel signal, tout équipement est en mesure de reconstruire une horloge de cadencement propre à son fonctionnement qui garantit que son fonctionnement est rigoureusement en phase avec tous les équipements reliés au même réseau. Par exemple, deux caméras synchronisées par un signal Genlock circulant sur un câble coaxial dédié, génèrent chacune une vidéo d'un contenu différent mais rigoureusement en fréquence et en phase l'une par rapport à l'autre. Un inconvénient connu présenté par un réseau IP/Ethernet vient de ce qu'il introduit une forte gigue dans une transmission de signaux et en particulier pour la transmission d'un signal de synchronisation. Lorsqu'un tel signal est acheminé par une liaison IP/Ethernet à divers équipements à synchroniser, cette gigue se traduit par des fluctuations temporelles de la durée avec laquelle l'information portée par le signal de synchronisation parvient aux équipements. Dans l'art antérieur, on connaît des dispositifs pour reconstruire au niveau de chaque caméra, une horloge de cadencement propre à cette caméra permettant de s'affranchir de la gigue. Le principe de 3 ces dispositifs repose sur une forte atténuation de l'amplitude de la gigue du signal de synchronisation au niveau de la réception. On peut garantir ainsi qu'une image générée par une caméra est rigoureusement en phase avec toutes les images générées par les caméras voisines reliées au même réseau. Des exemples de tels dispositifs d'atténuation de la gigue sont décrits dans la demande internationale PCT FR2007/050918, ils agissent sur des signaux numériques dits de compteur (ou PCR, qui est l'acronyme de l'expression anglo-saxonne � Program Clock Reference �), qui sont représentatifs de signaux d'horloge très précis de référence. Ces signaux numériques sont fournis à des caméras au travers un réseau afin qu'elles puissent localement reconstruire des signaux d'horloge en phase avec l'horloge de référence. Le dispositif de réception selon l'art antérieur comporte des moyens pour : recevoir des paquets contenant des échantillons du réseau provenant de données échantillonnées toutes les périodes Teh; - régénérer une rampe de comptage CSR_PCR1 à l'aide d'une boucle à verrouillage de phase PLL1; -initialiser un second compteur CPT tous les passages à zéro dudit premier compteur CSR_PCR1; - générer des tops image tous les passages à zéro dudit second compteur CPT; et - reconstituer un signal de synchronisation à 30 partir desdits tops image. La boucle à verrouillage de phase PLL1 (� PLL � est l'acronyme de l'expression anglo-saxonne � Phase Locked Loop �) du dispositif de réception se 35 comporte comme un filtre passe-bas qui atténue partiellement la gigue présente sur des échantillons reçus PCRr qui ont circulé sur le réseau. 4 Toutefois, cette demande internationale de brevet ne fait pas mention du problème d'une réduction ou d'une suppression d'un retard résiduel dans la synchronisation de deux équipements causé une correction a priori des effets d'une latence du réseau. En effet, dans des dispositifs de réception selon l'art antérieur, on considère que la durée du transport d'information entre les deux équipements est fixe et correspond à une période Tech de l'horloge d'échantillonnage. Cette hypothèse est correcte au premier ordre, toutefois elle ne tient pas compte de variations la période Tech de l'horloge d'échantillonnage aussi bienau niveau de l'émission que de la réception. Ainsi, dans les dispositifs de réception selon l'art antérieur pour compenser la durée de transport de l'information sur le réseau, on ajoute forfaitairement à chaque échantillon reçus PCRr une valeur fixe OFFSET qui correspond à l'écart théorique entre deux échantillons consécutifs. L'invention concerne une compensation fine du retard lié à la durée de transport de l'information et nécessite une mesure préalable de ces effets. Exposé de l'invention A cet effet, la présente invention concerne un dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets comportant au moins deux stations, ledit dispositif comportant des moyens pour : - recevoir des paquets contenant des échantillons dudit réseau, lesdits échantillons provenant de données échantillonnées toutes les périodes Teh, où Teh est issue d'une base de temps synchronisée sur toutes les stations dudit réseau, i étant un indice identifiant de façon univoque un échantillon reçu PCRr., l'échantillon reçu PCRr,.,, succédant chronologiquement à l'échantillon reçu PCRr.; -régénérer une rampe de comptage CSR_PCR1 d'excursion PCR Modulus à l'aide d'une boucle à 5 verrouillage de phase PLL1 recevant les échantillons PCR . et délivrant en outre des échantillons locaux PCR_loc1 toutes les périodes Tech et une horloge reconstituée CLK_out 1; - initialiser, à tous les passages à zéro de 10 la rampe de comptage CSR_PCR1, un compteur image CPT qui est cadencé par l'horloge reconstituée CLK_out1; - générer des tops image tous les passages à zéro dudit compteur image CPT; et -reconstituer un signal de synchronisation à 15 partir desdits tops image ; caractérisé en ce qu'il comporte, des moyens pour : - déterminer une valeur d'écart DE, entre deux échantillons reçus PCR consécutifs; - stocker des valeurs d'écart DE. ; 20 - déterminer une valeur moyenne , des valeurs DE. ; - Ajouter la valeur moyenne i aux échantillons reçus PCR . Brève description des dessins 25 On comprendra mieux l'invention à l'aide de la description, faite ci-après à titre purement explicatif, d'un mode de réalisation de l'invention, en référence aux figures annexées : - la Figure 1 illustre la transmission d'une 30 information Genlock entre deux caméras reliées par un réseau IP/Ethernet ; - la Figure 2 illustre l'interfaçage entre un domaine analogique et un réseau IP/Ethernet ; - la Figure 3 illustre la régénération du 35 signal Genlock côté réception selon l'art antérieur ; 6 - la Figure 4 représente schématiquement une architecture d'une boucle à verrouillage de phase d'un dispositif de réception selon l'art antérieur ; - la figure 5 représente schématiquement une 5 architecture d'une boucle à verrouillage de phase d'un dispositif de réception selon l'invention. Description détaillée des modes de réalisation de l'invention Le monde actuel analogique est interfacé vers 10 le réseau IP/Ethernet côté émission, et le réseau IP/Ethernet est interfacé vers le monde analogique côté réception, comme cela est illustré Figure 1. Sur cette même figure, le coté émission est constitué d'un � Maître Genlock � (ou � Genlock master �) 15 MGE qui est connecté à une interface Analogique/IP I_AIP. Le Maître Genlock MGE produit un signal Genlock SGO à destination des interfaces I AIP. Le coté réception est constitué de deux caméras (CAM1, CAM2) chacune connectées à une interface 20 IP/Analogique I_IPA. Les interfaces I_IPA qui seront, à terme, incluses dans les caméras elles-mêmes ont la charge de reconstruire des signaux Genlock SG1, SG2 à destination des caméras CAM1, CAM2. Les caméras CAM1, CAM2 produisent chacune un signal vidéo SV1, SV2 qu'on 25 souhaite synchroniser parfaitement. Les cotés émissions et réception sont reliés entre eux par un réseau à commutation par paquets qui est à l'origine d'une gigue apparaissant sur le signal Genlock SGO. 30 Un top d'échantillonnage, à la période Teh, est généré à partir d'une première couche de synchronisation, par exemple IEEE1588, est adressé aux cotés émission et réception. En effet, le protocole PTP 35 (acronyme anglais de � Precision Time Protocol �) basé sur IEEE1588 permet d'obtenir une synchronisation entre 7 les équipements connectés sur un réseau Ethernet de l'ordre de la microseconde. En d'autres termes, toutes les bases de temps de chaque équipement évoluent en même temps à une précision près de l'ordre de la microseconde. Ces bases de temps peuvent être utilisées dans ce cas pour générer chacune leur propre top d'échantillonnage à la période Teh. L'utilisation de la couche IEEE1588 n'est pas un passage obligé. Tout système permettant de fournir des tops d'échantillonnage à la période Tech sur les différents équipements connectés sur un réseau peut convenir. On peut par exemple utiliser un top d'échantillonnage de période 5ms issu d'une couche physique de transmission sans fil. Sur la Figure 2, on détaille des traitements du signal Genlock SGO issu de MGE, au sein de l'interface I_AIP. Tout d'abord, un module EXS extrait des informations de synchronisation du signal SGO afin de récupérer une horloge vidéo de cadencement (notée Clk video sur la Figure 2). Plus précisément, le module EXS est en charge de générer un top image à chaque début d'image. De plus, le module EXS comporte un compteur image, par exemple un compteur à 40 ms, qui n'est pas représenté sur la Figure 2. La sortie de ce compteur image évolue suivant une rampe de comptage passant par 0 à chaque période image, c'est-à-dire toutes les 40 ms si on considère le compteur image cité en exemple ci-dessus. Le compteur image délivre un signal en marches d'escalier. Les marches ont une hauteur unitaire. L'excursion du signal, c'est-à-dire la hauteur correspondant à l'écart de niveau entre la plus basse haute des marches et la plus haute des marches est égale à 40ms.Fout, où Fout est la fréquence de l'horloge Clk vidéo. Le compteur CPT délivre successivement toutes les valeurs entières de 0 à 40 ms.Fout-1. 8 L'horloge vidéo de cadencement est employée pour cadencer un compteur CPT_PCR. La sortie du compteur CPT_PCR est une rampe de comptage CSE_PCR, dont la période vaut m périodes image. Toutes les � m � images, le compteur CPT_PCR est réinitialisé, c'est-à-dire que la rampe de comptage CSE_PCR est remise à 0. Par � rampe comptage � on désigne un signal en marches d'escalier. Les marches ont une hauteur (ou incrément de comptage AC) unitaire. L'excursion du signal, c'est-à-dire la hauteur correspondant à l'écart de niveau entre la plus basse des marches et la plus haute des marches est égale à m.40ms.Foät. Le compteur CPTPCR1 délivre successivement toutes les valeurs entières de 0 à m.40 ms.Fout-1. Par la suite, un module LCH échantillonne la rampe de comptage CSE_PCR est toutes les périodes Tech pour produire des échantillons PCRe. Ces échantillons PCRe sont envoyés sur le réseau et circulent jusqu'au côté réception au travers une interface avec réseau (bloc INTE). La figure 3 représente le côté réception selon l'art antérieur. L'interface I_IPA récupère les échantillons PCRe qui ont été envoyés sur le réseau. Ces échantillons PCRe sont reçus au travers une interface réseau (module INTR) avec un retard lié au transport entre le dispositif d'émission et le dispositif de réception : le module INTR produit des échantillons PCRr. Les échantillons PCRe, qui ont été produits à intervalles réguliers Tech côté émission, arrivent à intervalles irréguliers côté réception : ceci est dû majoritairement à la gigue introduite lors du transport sur le réseau. Les échantillons PCRr sont pris en compte à intervalles réguliers Tech et de ce fait, la majeure partie de la gigue introduite lors du transport de paquets est éliminée. L'imprécision entre les instants d'échantillonnage de l'émission et de la réception est 9 absorbée par une boucle à verrouillage de phase PLL1 dont la bande passante est appropriée. Les caractéristiques de la boucle PLL1 garantissent une génération d'horloge reconstituée CLKout, avec une gigue réduite. La boucle à verrouillage de phase PLL1 se comporte comme un système recevant des échantillons PCRr et délivrant : - une horloge reconstituée CLK_out1, - une rampe de comptage CSR_PCR1 et, - des échantillons locaux PCR_loc1. Lorsque la boucle PLL1 fonctionne en régime établi, les échantillons PCRr sont sensiblement égaux aux échantillons PCR_loc1. L'horloge reconstituée CLK_out, cadence un compteur image CPT similaire au compteur image coté émission, par exemple un compteur 40 ms. Le compteur image CPT est réinitialisé à chaque passage par 0 de la rampe de comptage CSR_PCR1. Entre deux initialisations successives, le compteur image CPT évolue librement et produit un top image qui alimente un générateur local de Genlock, GEG pour produire un signal Genlock reconstruit SG1, SG2 destiné à synchroniser les caméras CAM1, CAM2. Le signal Genlock reconstruit SG1, SG2, qui est généré à partir de la rampe de comptage CSR_PCR1 et de horloge reconstituée CLK_out, est en phase avec le signal Genlock SGO du coté émission, au coup d'horloge près. La figure 4 représente une architecture 30 d'une boucle à verrouillage de phase PLL1 employée dans une interface I IPA selon l'art antérieur. Comme représentée sur la figure 4, la boucle à verrouillage de phase PLL1 comporte : - un comparateur d'échantillons CMP1 qui 35 compare les échantillons PCRr et des échantillons locaux et délivrant un résultat de comparaison des échantillons, ou un signal d'erreur ERR ; 10 - un correcteur COR1 recevant le signal ERR et délivrant un signal d'erreur corrigé ERC ; - un oscillateur paramétrable VCO1 recevant le signal d'erreur corrigé ERC et délivrant une horloge reconstituée CLK_out1, l'horloge CLK_out, a une fréquence Fout qui dépend du signal ERC; - un compteur CPT_PCR1 qui produit une rampe de comptage CSR_PCR1 suivant une cadence imprimée par l'horloge reconstituée CLK_out,; - un système de maintien de valeur LATCH,, qui génère des échantillons locaux PCR_lac, à partir des valeurs de la rampe de comptage CSR_PCR1 aux instants Tech; La figure 5 illustre une boucle à 15 verrouillage de phase PLL1 d'un dispositif de réception PLL1 selon l'invention. La boucle PLL1comporte, en outre, des moyens pour : - déterminer une valeur d'écart DE, entre deux échantillons reçus PCR consécutifs; 20 - stocker des valeurs d'écart DE. ; - déterminer une valeur moyenne , des valeurs DE. ; - Ajouter la valeur moyenne i aux échantillons reçus PCR . Par exemple, la boucle PLL1 comporte un dispositif REC1 qui reçoit les différents échantillons reçus PCR . Avantageusement, les moyens de détermination 30 de valeur d'écart DE, entre deux échantillons reçus consécutifs délivrent un résultat modulo PCR Modulus. C'est-à-dire que pour chaque indice i, le dispositif REC1 détermine DEi à partir d'une différence entre PCRr,.,, et PCRc,i si (PCRr,i+,- PCRr.) est positif et 25 11 détermine DE, à partir de l'expression PCR_Modulus + (PCRr,,+,- PCRr.) si (PCRr,,+,- PCRr.) est négatif. Par la suite, le dispositif REC1 stocke la valeur d'écart DE, puis délivre une valeur moyenne de l'écart DE.. Avantageusement, les moyens de détermination d'une valeur moyenne , délivrent une valeur égale à 0,1 AE._1 + 0,9 DE,. Pour chaque indice i, la valeur moyenne . 10 est ajouter aux échantillons reçus PCR . L'invention est décrite dans ce qui précède à titre d'exemple. Il est entendu que l'homme du métier est à même de réaliser différentes variantes de l'invention 15 sans pour autant sortir du cadre du brevet. REVENDICATIONS 1. Dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets comportant au moins deux stations, ledit dispositif comportant des moyens pour : recevoir des paquets contenant des échantillons dudit réseau, lesdits échantillons provenant de données échantillonnées toutes les périodes Teh, où Teh est issue d'une base de temps synchronisée sur toutes les stations dudit réseau, i étant un indice identifiant de façon univoque un échantillon reçu PCRr., l'échantillon reçu PCRr,.,, succédant chronologiquement à l'échantillon reçu PCRr.; -régénérer une rampe de comptage CSR_PCR1 d'excursion PCR Modulus à l'aide d'une boucle à verrouillage de phase PLL1 recevant les échantillons PCR . et délivrant en outre des échantillons locaux PCR_loc1 toutes les périodes Tech et une horloge reconstituée CLK_out 1; - initialiser, à tous les passages à zéro de la rampe de comptage CSR_PCR1, un compteur image CPT qui est cadencé par l'horloge reconstituée CLK_out1; - générer des tops image tous les passages à zéro dudit compteur image CPT; et - reconstituer un signal de synchronisation à partir desdits tops image ; caractérisé en ce qu'il comporte, des moyens pour : - déterminer une valeur d'écart DE. entre deux échantillons reçus PCR consécutifs; stocker des valeurs d'écart DE. ; déterminer une valeur moyenne , des valeurs DE. ; -Ajouter la valeur moyenne i aux échantillons reçus PCR .35 2. Dispositif de réception selon la revendication 1, caractérisé en ce que les moyens de détermination de valeur d'écart DE, entre deux échantillons reçus consécutifs délivrent un résultat 5 modulo PCRModulus. 3. Dispositif de réception selon la revendication 1, caractérisé en ce que les moyens de détermination d'une valeur moyenne , délivrent une 10 valeur égale à o, l AE._1 + 0,9 DE,.