FR 2910703 A1 20080627 FR 0655895 A 20061222 1 DISPOSITIF IMAGEUR DOTE D'UN DERNIER NIVEAU D'INTERCONNEXION A BASE DE CUIVRE ET D'ALUMINIUM DESCRIPTION 5 DOMAINE TECHNIQUE L'invention concerne le domaine de la microélectronique et en particulier celui des interconnexions dans les circuits intégrés. Elle prévoit la réalisation d'un circuit intégré à plusieurs 10 niveaux métalliques d'interconnexions, comprenant un dernier niveau métallique formé d'une première pluralité de zones conductrices d'un premier type et à base d'un premier métal, prévues par exemple pour connecter entre eux des composants du dispositif, et 15 une deuxième pluralité de zones conductrices d'un deuxième type et à base d'un deuxième métal, dont une ou plusieurs dédiées par exemple à l'assemblage du circuit intégré avec un boîtier ou/et une ou plusieurs prévues pour être connectées à un dispositif de test du 20 circuit intégré. L'invention apporte des améliorations en termes d'encombrement et de planéité des circuits intégrés et s'applique en particulier aux dispositifs de type imageurs ou capteurs d'images. 25 ART ANTERIEUR Les nouvelles générations de circuits intégrés sont dotées de plusieurs niveaux d'interconnexions à base de cuivre, réalisées en technologie Damascène. Les circuits intégrés de type 2910703 2 capteurs d'images CMOS (CMOS pour Complementary Metal Oxyde Semi-conductor selon la terminologie anglo-saxonne) comprennent généralement en plus des différents niveaux d'interconnexions à base de cuivre, un dernier niveau de métal à base d'aluminium, qui peut être dédié à l'assemblage, par exemple par soudures, du circuit intégré avec un boîtier, ou/et au test du circuit intégré. Sur la figure 1, un exemple de dispositif capteur d'image suivant l'art antérieur est représenté. Ce dispositif est doté de 4 niveaux L1, L2, L3, L4, d'interconnexions, dont 3 niveaux L1, L2, L3, formés d'interconnexions à base de cuivre et un dernier niveau L4, à base d'aluminium. Le premier niveau comporte des lignes d'interconnexions 10a situées en regard des pixels de la matrice active (représentée par un bloc référencé 50) du capteur, des lignes d'interconnexions 10b situées en regard d'un ou plusieurs circuits de traitement ou/et de commande (représentés par un bloc référencé 52) analogiques et/ou numériques, des lignes d'interconnexions 1Oc en regard d'un circuit (représenté par un bloc référencé 54) d'interfaçage. Le deuxième niveau L2 comporte des lignes d'interconnexions 20a situées en regard des pixels ainsi que des lignes d'interconnexions 20b situées en regard des circuits 52, et des lignes d'interconnexions 20c situées en regard du circuit 54 dédié au test du. Le troisième niveau L3 comporte des lignes d'interconnexions 30a situées en regard des pixels de la matrice active 50, des lignes d'interconnexions 30b situées en regard des plusieurs circuits 52, des lignes 2910703 3 d'interconnexions 30c en regard d'un circuit doté de composants dédiés par exemple au test du capteur. Le dernier niveau L4 d'interconnexions comporte des plots 40 à base d'aluminium réalisés en 5 périphérie du capteur et situés en regard du circuit 54 d'interface électrique. Ce dernier niveau L4 pose problème comme sur la figure 1, dans la mesure où la couche diélectrique et la couche de passivation 62 recouvrant les quatre niveaux L1, L2, L3, L4 10 métalliques ne sont pas planes. Ce manque de planéité peut conduire à une non uniformité de l'épaisseur du filtre 64 de couleurs, réalisés par exemple par dépôt à la tournette d'une résine colorée sur la couche de passivation 62. Des filtres d'épaisseurs différentes 15 induisent une réponse optique non uniforme du capteur. Pour palier à ce problème, un procédé lors duquel on dépose une épaisseur de diélectrique supplémentaire puis on effectue un polissage mécano-chimique (CMP pour Chemical Mechanical Polishing ou 20 polissage mécano-chimique ) peut être mis en oeuvre. Cependant, l'épaisseur diélectrique supplémentaire augmente la distance entre les microlentilles 66 situées sur le filtre de couleurs et les photodiodes de la matrice active 50, ce qui entraîne une dégradation 25 des performances optiques du dispositif en termes notamment de rendement quantique, de diaphonie, et de réponse angulaire. EXPOSÉ DE L'INVENTION L'invention concerne la réalisation d'un 30 circuit intégré, par exemple de type imageur ou capteur 2910703 4 d'image, doté d'une pluralité de niveaux métalliques d'interconnexions superposés dans lequel le dernier niveau d'interconnexion ne comporte pas uniquement des plots conducteurs dédiés à l'assemblage ou/et au test 5 du circuit intégré, mais peut comporter également une ou plusieurs lignes conductrices d'interconnexions de composants du circuit intégré. L'invention concerne également la réalisation d'un circuit intégré, par exemple de type 10 imageur ou capteur d'image, doté d'une pluralité de niveaux métalliques d'interconnexions superposés dans lequel au moins un niveau d'interconnexion comporte : - une ou plusieurs lignes conductrices à base d'un premier matériau métallique, par exemple 15 d'interconnexions de composants du circuit intégré et, une ou plusieurs autres zones conductrices à base d'un deuxième matériau métallique, par exemple des plots dédiés à l'assemblage avec un boîtier ou/et des plots dédiés au test du circuit 20 intégré. Par dernier niveau d'interconnexion, on entend le niveau d'interconnexion le plus éloigné du substrat parmi les différents niveaux d'interconnexions superposés. 25 L'invention concerne un dispositif microélectronique comprenant : - une pluralité de composants formés sur un substrat, une pluralité de niveaux métalliques 30 superposés d'interconnexions des composants, lesdits niveaux métalliques étant situés dans une couche 2910703 5 isolante reposant sur le substrat et comportant au moins un niveau métallique donné comprenant une pluralité de lignes conductrices à base d'un premier matériau métallique et au moins un autre niveau situé 5 sur le niveau donné et comprenant : une ou plusieurs zones conductrices à base du premier matériau métallique et connectées respectivement à au moins une ligne conductrice dudit niveau donné, 10 une ou plusieurs autres zones conductrices à base d'un deuxième matériau métallique et connectées respectivement à au moins au moins une autre ligne conductrice dudit niveau donné. Lesdites lignes conductrices du niveau 15 métallique donné peuvent être situées dans un même plan parallèle au plan principal du substrat. Ledit autre niveau peut être le dernier niveau d'interconnexions ou l'un des derniers niveaux de la superposition de niveaux métalliques 20 d'interconnexions, le premier niveau d'interconnexion étant défini comme le niveau métallique le plus proche du substrat dans la superposition de niveaux métalliques d'interconnexions. Selon une mise en oeuvre, une ou plusieurs 25 zones conductrices parmi lesdites zones conductrices à base du deuxième matériau métallique peuvent être dévoilées respectivement par au moins une ouverture réalisée dans la couche isolante. Dans ledit autre niveau, lesdites zones 30 conductrices à base du premier matériau métallique 2910703 6 peuvent être recouvertes par une épaisseur de ladite couche isolante. Lesdites zones conductrices à base du deuxième matériau métallique peuvent comprendre un ou 5 plusieurs plots conducteurs destinés à une interconnexion avec un boîtier ou/et un ou plusieurs plots conducteurs de test du circuit intégré. Lesdites zones conductrices à base du deuxième matériau métallique peuvent comprendre une ou 10 plusieurs lignes conductrices d'interconnexion de composants du dispositif microélectronique. Le premier matériau métallique peut être un matériau choisi pour ses propriétés de conduction de l'électricité. Le premier matériau métallique peut être 15 meilleur conducteur de l'électricité que le deuxième matériau métallique. Le premier matériau métallique peut être un métal tel que du cuivre. Le deuxième matériau métallique peut être plus résistant aux corrosions que le premier matériau 20 métallique. Le deuxième matériau métallique peut être également un matériau plus aisé à souder que le premier matériau. Le deuxième matériau métallique peut être un métal tel que l'aluminium. 25 L'invention concerne un capteur d'image ou un imageur comprenant un dispositif microélectronique tel que défini précédemment. L'invention concerne également un procédé de réalisation d'un dispositif microélectronique 30 comprenant : 2910703 7 la réalisation d'une pluralité de composants formés sur un substrat, - la réalisation d'une pluralité de niveaux métalliques superposés d'interconnexions des composants 5 situés dans une couche isolante reposant sur le substrat, lesdits niveaux métalliques comportant au moins un niveau donné comprenant une pluralité de lignes conductrices à base d'un premier matériau métallique et au moins un autre niveau situé sur le 10 niveau donné et comprenant : une ou plusieurs zones conductrices à base du premier matériau métallique et connectées respectivement à au moins une ligne conductrice dudit niveau donné, 15 une ou plusieurs autres zones conductrices à base d'un deuxième matériau métallique et connectées respectivement à au moins une autre ligne conductrice dudit niveau donné. Selon une possibilité, les lignes 20 conductrices du niveau métallique donné peuvent être situées dans un même plan parallèle au plan principal du substrat. Le procédé peut comprendre également la réalisation d'au moins une ouverture dans la couche 25 isolante dévoilant une ou plusieurs desdites autres zones conductrices à base du deuxième matériau métallique. Le premier matériau métallique peut être meilleur conducteur de l'électricité que le deuxième 30 matériau métallique. Le premier matériau métallique peut être un métal tel que du cuivre. Le deuxième 2910703 8 matériau métallique peut être un matériau plus aisé à souder que le premier matériau métallique. Le deuxième matériau métallique peut être un métal tel que de l'aluminium. 5 Le dispositif microélectronique peut être un imageur ou un capteur d'image. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation 10 donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - la figure 1 illustre un exemple de dispositif microélectronique imageur comportant une 15 pluralité de niveaux d'interconnexions agencés suivant l'art antérieur, - la figure 2, illustre un exemple de dispositif microélectronique suivant l'invention, - la figure 3, illustre un autre exemple de 20 dispositif microélectronique suivant l'invention. Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. 25 Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. 2910703 9 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de circuit intégré imageur ou capteur d'image suivant l'invention est illustré sur la figure 2. Ce circuit intégré est formé sur un substrat 5 100 et comprend, dans une première zone, un circuit optoélectronique (représenté par un bloc référencé 150) également appelé matrice active , dans une deuxième zone, un ou plusieurs circuits de commande ou/et de traitement (représentés par un bloc référencé 152) 10 analogiques ou/et numériques ainsi que dans une troisième zone, située en périphérie de la première zone et de la deuxième zone, un bloc référencé 154 comportant ou plusieurs circuits ou éléments de circuit(s) d'interfaçage électronique entre ladite 15 matrice, lesdits circuits de commande ou/et de traitement et un système (non représenté) destiné à recevoir le capteur. Le bloc 154 peut comprendre notamment par exemple un dispositif de protection de décharge électrostatique (ESD) un dispositif de gestion 20 de protocoles de transmission de données, une liste de distribution des alimentations. La matrice active 150 est formée d'une pluralité de pixels ou de cellules optoélectroniques agencées en matrice, les cellules ou pixels étant 25 doté(e)s respectivement d'au moins un détecteur photoélectrique tel qu'un phototransistor ou une photodiode. L'imageur est également doté de plusieurs niveaux métalliques superposés d'interconnexions de la 30 matrice 150 et des circuits 152, 154, par exemple de trois niveaux N1, N2, N3, d'interconnexions. Plusieurs 2910703 10 niveaux, par exemple les deux premiers niveaux métalliques N1, N2 en partant du substrat 100 comportent des zones conductrices 110a, 110b, 110c, 120a, 120b, 120c à base d'un premier matériau 5 métallique, par exemple un métal tel que du cuivre, choisi pour ses bonnes propriétés de conduction électriques, tandis qu'un autre niveau, par exemple le troisième niveau métallique N3 comporte des zones conductrices à base du premier matériau métallique et 10 d'autres zones conductrices à base d'un deuxième matériau métallique, par exemple un autre métal tel que de l'Aluminium, plus ductile que le premier matériau métallique ou plus aisé à modeler que le premier matériau métallique. Le deuxième matériau métallique 15 peut être un matériau aisé à souder et choisi parce que plus aisé à souder que le premier métal. Le deuxième matériau métallique peut être un matériau résistant aux corrosions et choisi parce que plus résistant aux corrosions que le premier métal. 20 Le premier niveau N1 d'interconnexions comporte des lignes horizontales conductrices 110a situées en regard de la matrice active 150, des lignes horizontales conductrices 110b en regard des circuits de traitement 152, et une ou plusieurs lignes 25 horizontales conductrices 110c en regard du circuit 154 dédié au test. Par lignes conductrices horizontales on entend des lignes conductrices situées dans un plan parallèle au plan principal du substrat 100, le plan principal du substrat 100 étant défini comme un plan 30 passant par ce dernier et parallèle au plan [0; ; ] d'un repère orthogonal [0; ; ] représenté sur la 2910703 11 figure 2. Les lignes horizontales conductrices 110a, 110b, 110c du premier niveau N1 peuvent être situées dans un même plan parallèle au plan principal du substrat 100. 5 Le deuxième niveau de métal N2 peut également comporter une ou plusieurs lignes conductrices horizontales 120a en regard de la matrice active 150, une ou plusieurs lignes conductrices horizontales 120b en regard des circuits de traitement 10 152, et une ou plusieurs lignes conductrices horizontales 120c en regard du bloc 154. Les lignes conductrices horizontales 120a, 120b, 120c du deuxième niveau N2 peuvent également être situées dans un même plan parallèle au plan principal du substrat 100. Le 15 deuxième niveau N2 d'interconnexions est connecté au premier niveau d'interconnexions ou au niveau inférieur N1 par l'intermédiaire d'interconnexions verticales ou vias. Par interconnexions verticales ou vias , on entend des zones conductrices d'interconnexion qui 20 s'étendent dans une direction orthogonale au plan principal du substrat 100. Sur la figure 2, des vias 115b et 116b relient entre elles une ligne conductrice horizontale 120b du deuxième niveau N2 et une ligne conductrice horizontale 110b du premier niveau N1. 25 Le troisième niveau N3 d'interconnexions peut également comporter une ou plusieurs lignes conductrices horizontales 130b à base du premier matériau métallique situées en regard des circuits 152, et des zones conductrices 130c à base du deuxième 30 matériau métallique situées en regard du bloc 154. Le troisième niveau N3 d'interconnexions, est connecté au 2910703 12 deuxième niveau N2 d'interconnexions par l'intermédiaire d'interconnexions verticales ou vias. Sur la figure 2, une ligne conductrice horizontale 130b du troisième niveau N3 et une ligne conductrice 5 horizontale 120b du deuxième niveau N2 situées en regard des circuits de traitement 152 sont connectées entre elles par l'intermédiaire d'interconnexions verticales ou vias 125b, 126b par exemple à base du premier métal, tandis qu'au moins une ligne conductrice 10 horizontale 120c à base du premier matériau métallique et au moins une zone conductrice par exemple un plot conducteur 130c à base du deuxième matériau métallique sont connectés entre eux par l'intermédiaire d'au moins une interconnexion verticale 125c qui peut être à base 15 du deuxième métal. Les niveaux métalliques N1, N2, N3, sont situés dans une couche isolante 160 qui peut être formée d'un empilement de sous-couches de matériau(x) diélectrique(s) recouvrant la matrice active 150 et les circuits 152, 154 par exemple d'un empilement de 20 couches d'oxyde TEOS (TEOS pour Tétra Ethyl Ortho Silicate ). La couche isolante 160 peut être elle même recouverte par une autre couche isolante 165 de passivation par exemple d'épaisseur comprise entre 100 nanomètres et 1 micromètre et formée par exemple d'une 25 couche à base de PSG (PSG pour Phospho-Silicon Glass ou verre dopé au phosphore) recouverte d'une couche à base de nitrure de silicium. Parmi les zones conductrices à base du deuxième matériau métallique et appartenant au 30 troisième niveau N3 d'interconnexions, au moins plusieurs zones conductrices, par exemple sous forme de 2910703 13 plots conducteurs 130c, sont dévoilées respectivement par au moins une ouverture 167 réalisée dans la couche de passivation 165 et dans la couche isolante 160. Certains desdits plots conducteurs à base de deuxième 5 matériau métallique appartenant au troisième niveau N3 de métal, peuvent être prévus pour un assemblage du circuit intégré avec un boîtier et sont destinés par exemple à être recouverts d'une soudure. Certains autres plots conducteurs du troisième niveau N3 et à 10 base de deuxième métal peuvent être dédiés au test du circuit intégré et sont destinés par exemple à être connectés à un dispositif de test du circuit intégré. Le troisième niveau d'interconnexions est réalisé de sorte que la partie de la couche isolante 160 15 recouvrant les interconnexions ainsi que la couche de passivation 165, sont planes. Le circuit intégré comporte des éléments de filtrage 170 d'un filtre de couleurs, réalisés sur la couche de passivation 165 et situés en regard de la 20 matrice active 150. Le filtre de couleurs est formé d'éléments de filtrage 170, par exemple à base d'un polymère ou d'une résine coloré(e), aptes respectivement à filtrer une gamme de longueur d'onde du spectre lumineux visible, et peut être 25 trichromatique, par exemple de type RGB (RGB pour Red Green Blue ou rouge vert bleu) ou par exemple de type CMY (CMY pour Cyan Magenta Yellow ou cyan magenta jaune). Les éléments de filtrage peuvent être agencés selon un motif dit de Bayer . Les éléments de 30 filtrage 170 peuvent être surmontés respectivement d'une microlentille 180 par exemple à base de résine. 2910703 14 Un exemple de procédé de réalisation du dispositif microélectronique qui vient d'être décrit va à présent être donné. Dans ce procédé, on réalise tout d'abord 5 sur le substrat 100, la matrice active 150 ainsi que les circuits 152 de commande ou/et traitement, et le bloc 154. Des contacts 105a, 106a, connectés à la matrice 150, des contacts 105b, 106b, connectés aux circuits de traitement ou/et commande 152 et des 10 contacts 105c, 106c, connectés au bloc 154. Les contacts 105a, 106a, 105b, 106b, 105c, 106c, sont également réalisés. Les contacts 105a, 106a, 105b, 106b, 105c, 106c, peuvent être formés par exemple à base de tungstène. 15 Ensuite, on réalise le premier niveau d'interconnexion N1 comportant des lignes conductrices horizontales 110a, 110b, 110c, à base du premier métal, par exemple du cuivre. La réalisation du premier niveau N1 peut comprendre une étape de dépôt d'une couche à 20 base de matériau diélectrique que l'on appellera première couche de matériau diélectrique, par exemple à base de TEOS et d'épaisseur comprise par exemple entre 100 nanomètres et 1 micromètre. Puis, des tranchées sont formées par exemple à l'aide d'une gravure plasma 25 ou gravure ionique réactive (RIE pour Reactive Ion Etching ) dans la première couche de matériau diélectrique, lesdites tranchées dévoilant respectivement les contacts 105a, 106a, connectés à la matrice 150, les contacts 105b, 106b, connectés aux 30 circuits de traitement ou/et de commande 152 et les contacts 105c, 106c, connectés au bloc 154. Puis, une 2910703 15 étape de planarisation (CMP) peut être effectuée. Ensuite, les tranchées formées dans la première couche de matériau diélectrique sont remplies par le premier matériau métallique, par exemple par du cuivre, de 5 manière à former les lignes conductrices 110a, 110b, 110c distinctes. Une étape de polissage mécano-chimique (CMP) des lignes conductrices 110a, 110b, 110c peut être ensuite réalisée. Cette étape de polissage peut être réalisée de manière à rendre plane et parallèle au 10 plan principal du substrat 100, la surface des lignes conductrices 110a, 110b, 110c. Ensuite, on réalise le deuxième niveau N2 d'interconnexion. Pour cela, on dépose une deuxième couche de matériau diélectrique, par exemple à base de 15 TEOS et d'épaisseur comprise par exemple entre 100 nanomètres et 1 micromètre. Puis, on grave la deuxième couche de matériau diélectrique de manière à former des trous prévus pour des interconnexions verticales ou vias métallisés et dévoilant respectivement une ligne 20 conductrice du premier niveau N1 d'interconnexions. Ensuite, on grave à nouveau la deuxième couche de matériau diélectrique de manière à former des tranchées, situées dans le prolongement des trous et prévues pour des lignes conductrices horizontales. 25 Selon une variante, après avoir déposé la deuxième couche de matériau diélectrique, on peut graver cette dernière de manière à former tout d'abord les tranchées prévues pour des lignes conductrices horizontales, puis les trous prévus les interconnexions 30 verticales ou vias métallisés. 2910703 16 Puis, on effectue un remplissage des trous et des tranchées à base du premier matériau métallique, par exemple du cuivre, de manière à former les lignes conductrices horizontales 120a, 120b, 120c, distinctes 5 ainsi que les vias 115b, 116b. Une étape de polissage mécano-chimique des lignes conductrices 120a, 120b, 120c, d'interconnexion du deuxième niveau de métal N2 peut être ensuite réalisée. Cette étape de polissage peut être réalisée de manière à rendre plane et 10 parallèle au plan principal du substrat 100, la surface des lignes conductrices 120a, 120b, 120c, du deuxième niveau N2 d'interconnexions. On effectue ensuite le dépôt d'une troisième couche de matériau diélectrique, par exemple 15 à base d'oxyde TEOS et d'épaisseur comprise par exemple entre 100 nanomètres et 1 micromètre. Puis, on grave la troisième couche diélectrique de manière à former un ou plusieurs trous dévoilant respectivement au moins une ligne conductrice 120c du deuxième niveau N2 située en 20 regard du circuit 154. Ensuite, on effectue un dépôt du deuxième métal, par exemple de l'aluminium, de manière à remplir les trous et à former un ou plusieurs vias métallisés tel que celui référencé 125c sur la figure 2. Le remplissage peut être réalisé également de 25 manière à former une couche à base d'aluminium, d'épaisseur comprise par exemple entre 100 nanomètres et 1000 nanomètres sur la troisième couche de matériau diélectrique. Dans la couche à base d'aluminium, on réalise ensuite, par exemple par photogravure, un ou 30 plusieurs plots conducteurs et/ou une ou plusieurs lignes conductrices situés en regard du bloc 154, tel 2910703 17 que le plot référencé 130c sur la figure 2. La gravure des plots conducteurs à base d'aluminium peut être réalisée par exemple à l'aide d'un mélange Cl + Bc13. Puis, on dépose une quatrième couche de 5 matériau diélectrique, par exemple à base d'oxyde TEOS et d'épaisseur comprise par exemple entre 200 nanomètres et 4 micromètres. On peut effectuer ensuite une étape de polissage mécano-chimique de la quatrième couche diélectrique. 10 On grave les troisième et quatrième couches de matériau diélectrique de manière à former un ou plusieurs trous dévoilant respectivement au moins une ligne conductrice horizontale 120b du deuxième niveau N2 d'interconnexions et prévus pour des interconnexions 15 verticales et des tranchées dans le prolongement des trous, prévues pour des lignes conductrices horizontales. Les tranchées peuvent être formées avant ou après les trous. Ensuite, on effectue un dépôt du premier 20 métal, par exemple du cuivre, de manière à effectuer un remplissage des trous et des tranchées et à former des interconnexions verticales 125b, 126b et une ou plusieurs lignes conductrices horizontales telle que celle référencée 130b formée en regard des circuits 25 152. Une ou plusieurs interconnexions verticales et une ou plusieurs lignes conductrices horizontales à base du deuxième métal peuvent également être formées en regard de la matrice 150 et du bloc 154. Un autre exemple de circuit intégré imageur 30 ou capteur d'image suivant l'invention est illustré sur la figure 3. Dans cet exemple, l'imageur diffère de 2910703 18 celui décrit précédemment en liaison avec la figure 2, en ce qu'il comporte 4 niveaux métalliques superposés N1, N2, N3, N4, d'interconnexions. Plusieurs niveaux, par exemple les deux premiers niveaux métalliques N1, 5 N2 en partant du substrat comportent des zones conductrices à base d'un premier matériau métallique 211, par exemple un métal tel que du cuivre, choisi pour ses bonnes propriétés de conduction électriques, tandis que d'autres niveaux, par exemple le troisième 10 niveau métallique N3 et le quatrième niveau métallique N4 comportent des zones conductrices 230a, 240b à base du premier matériau métallique 211 et d'autres zones conductrices à base d'un deuxième matériau métallique 222, par exemple un autre métal tel que de l'Aluminium, 15 plus ductile que le premier matériau métallique 211 ou plus aisé à modeler que le premier matériau métallique 211. Le deuxième matériau métallique 222 peut être un matériau aisé à souder et choisi parce que plus aisé à souder que le premier métal. Le deuxième matériau 20 métallique 222 peut être un matériau résistant aux corrosions et choisi parce que plus résistant aux corrosions que le premier métal 211. Parmi les zones conductrices à base du deuxième matériau métallique 222, au moins plusieurs zones conductrices, par exemple 25 sous forme de plots conducteurs 250c, sont dévoilées respectivement par au moins une ouverture réalisée dans la couche de passivation 165 et dans la couche isolante 160. Certains desdits plots conducteurs à base du deuxième matériau métallique 222, peuvent être prévus 30 pour un assemblage du circuit intégré avec un boîtier et sont destinés par exemple à être recouverts d'une 2910703 19 soudure. Certains autres plots conducteurs du troisième niveau et à base de deuxième métal 222 peuvent être dédiés au test du circuit intégré et sont destinés par exemple à être connectés à un dispositif de test du 5 circuit intégré. Les troisième et quatrième niveaux N3, N4 d'interconnexions sont réalisés de sorte que la partie de la couche isolante 160 recouvrant les interconnexions ainsi que la couche de passivation 165, sont planes. Dans cet exemple, les plots 250c à base du 10 deuxième métal 222, sont réalisés sur une hauteur sensiblement égale l'épaisseur qu'occupent le 3ème niveau de métal N3 et le quatrième niveau de métal N4. REVENDICATIONS 1. Dispositif microélectronique comprenant : - une pluralité de composants formés sur un substrat (100), - une pluralité de niveaux (N1, N2, N3) métalliques superposés d'interconnexions des composants, lesdits niveaux métalliques étant situés dans une couche isolante (160-165) reposant sur le substrat et comportant au moins un niveau (N2) métallique donné comprenant une pluralité de lignes conductrices (120a, 120b, 120c) à base d'un premier matériau métallique et au moins un autre niveau (N3) métallique situé sur le niveau (N2) donné et comprenant : une ou plusieurs zones conductrices (130b) à base du premier matériau métallique et connectées respectivement à au moins une ligne conductrice (120b) dudit niveau (N2) donné, une ou plusieurs autres zones (130c) conductrices à base d'un deuxième matériau métallique et connectées respectivement à au moins une autre ligne conductrice (120c) dudit niveau (N2) donné. 2. Dispositif microélectronique selon la revendication 1, ledit autre niveau (N3) étant le dernier niveau d'interconnexions de la superposition de niveaux métalliques d'interconnexions. 2910703 21 3. Dispositif microélectronique selon la revendication 1 ou 2, au moins une zone (130c) parmi lesdites zones conductrices à base du deuxième matériau métallique étant dévoilée par au moins une ouverture 5 (167) réalisée dans la couche isolante (160-165). 4. Dispositif microélectronique selon la revendication 3, lesdites zones conductrices à base du deuxième matériau métallique comprenant un ou plusieurs 10 plots conducteurs destinés à une interconnexion avec un boîtier ou/et un ou plusieurs plots conducteurs de test du circuit intégré. 5. Dispositif microélectronique selon l'une 15 des revendications 1 à 4, le premier matériau métallique étant meilleur conducteur de l'électricité que le deuxième matériau métallique. 6. Dispositif microélectronique selon la 20 revendication 5, le deuxième matériau métallique étant plus aisé à souder que le premier matériau métallique, ou/et plus résistant aux corrosions que le premier matériau métallique. 25 7. Capteur d'image ou imageur comprenant un dispositif selon l'une des revendications 1 à 6. 8. Procédé de réalisation d'un dispositif microélectronique comprenant : 30 la réalisation d'une pluralité de composants formés sur un substrat (100), 2910703 22 - la réalisation d'une pluralité de niveaux (N1, N2, N3) métalliques superposés d'interconnexions des composants situés dans une couche isolante (160-165) reposant sur le substrat, lesdits niveaux 5 métalliques comportant au moins un niveau (N2) donné comprenant une pluralité de lignes conductrices (120a, 120b, 120c) à base d'un premier matériau métallique et au moins un autre niveau (N3) situé sur le niveau (N2) donné et comprenant : 10 une ou plusieurs zones conductrices (130b) à base du premier matériau métallique et connectées respectivement à au moins une ligne conductrice (120b) dudit niveau (N2) donné, une ou plusieurs autres zones (130c) 15 conductrices à base d'un deuxième matériau métallique et connectées respectivement à au moins au moins une autre ligne conductrice (120c) dudit niveau (N2) donné. 9. Procédé selon la revendication 8, 20 comprenant la réalisation d'une ou plusieurs ouvertures (167) dans la couche isolante (160-165) dévoilant respectivement au moins une desdites autres zones (130c) conductrices à base du deuxième matériau métallique. 25 10. Procédé selon l'une des revendications 8 ou 9, le premier matériau métallique étant meilleur conducteur de l'électricité que le deuxième matériau métallique. 30 2910703 23 11. Procédé selon l'une des revendications 8 à 10, le deuxième matériau métallique étant plus aisé à souder que le premier matériau métallique, ou/et plus résistant aux corrosions que le premier matériau 5 métallique. 12. Procédé selon l'une des revendications 8 à 11, le dispositif étant un imageur ou un capteur d'image. 10