FR 2912854 A1 20080822 FR 0755686 A 20070612 1 REDUCTION D'UNE GIGUE D'UN SIGNAL DE SYNCHRONISATION DANS UN RESEAU A COMMUTATION PAR PAQUETS Domaine de l'invention La présente invention se rapporte au domaine 5 des équipements vidéo. La présente invention se rapporte plus particulièrement à un dispositif pour la réception d'un signal de synchronisation sur un réseau de communication à commutation par paquets, par exemple de type IP 10 (acronyme de l'expression anglaise Internet Protocol ), que le réseau soit filaire (par exemple Ethernet (IEEE802.3)) ou non filaire, (par exemple IEEE 802.16 D- 2004). Etat de la technique 15 Les progrès dans la capacité des réseaux IP à transporter tout type de signaux (données ou vidéo) font qu'il est possible d'utiliser de tels réseaux comme architecture backbone pour les studios vidéo. Un intérêt majeur de cette évolution est d'avoir alors une 20 infrastructure unique pour le transport de données. Alors que dans le passé, plusieurs médias étaient nécessaires pour transporter différents types de signaux entre les équipements, les propriétés de multiplexage offertes par la couche IP permettent de réduire à un le nombre des 25 médias nécessaires : un réseau IP qui relie les différents équipements. Dans l'état de la technique, la synchronisation d'équipements vidéo (caméras, etc...) dans 30 un studio est réalisée par la transmission d'un signal de synchronisation communément appelé Genlock ou encore black burst . Par exemple, le signal Genlock est composé de deux signaux de synchronisation, l'un est 2 répété toutes les 40 ms et indique le début de la trame vidéo, l'autre est répété toutes les 64 s (pour un format standard et moins pour un format HD) et indique le début des lignes dans la trame vidéo. Les formes d'onde des signaux de synchronisation sont fonction du format de l'image transmise sur le réseau. Par exemple pour une image en haute définition, le signal de synchronisation a une forme dite tri-level (-300mV, OV, +300 mV). Lorsqu'un signal de synchronisation est acheminé vers divers équipements à synchroniser par un câble coaxial dédié, on est assuré d'une durée de transmission constante, sans gigue (phénomène nommé jitter en anglais). A partir d'un tel signal, tout équipement est en mesure de reconstruire une horloge de cadencement propre à son fonctionnement qui garantit que son fonctionnement est rigoureusement en phase avec tous les équipements reliés au même réseau. Par exemple, deux caméras synchronisées par un signal Genlock circulant sur un câble coaxial dédié, génèrent chacune une vidéo d'un contenu différent mais rigoureusement en fréquence et en phase l'une par rapport à l'autre. Un inconvénient connu présenté par un réseau IP/Ethernet vient de ce qu'il introduit une forte gigue dans une transmission de signaux et en particulier pour la transmission d'un signal de synchronisation. Lorsqu'un tel signal est acheminé par une liaison IP/Ethernet à divers équipements à synchroniser, cette gigue se traduit par des fluctuations temporelles de la durée avec laquelle l'information portée par le signal de synchronisation parvient aux équipements. Dans l'art antérieur, on connaît des dispositifs pour reconstruire au niveau de chaque caméra, une horloge de cadencement propre à cette caméra permettant de s'affranchir de la gigue. Le principe de 3 ces dispositifs repose sur une forte atténuation de l'amplitude de la gigue du signal de synchronisation au niveau de la réception. On peut garantir ainsi qu'une image générée par une caméra est rigoureusement en phase avec toutes les images générées par les caméras voisines reliées au même réseau. Des exemples de tels dispositifs d'atténuation de la gigue sont décrits dans la demande internationale PCT FR2007/050918, ils agissent sur des signaux numériques dits de compteur (ou PCR qui est l'acronyme de l'expression anglo-saxonne Program Clock Reference ), qui sont représentatifs de signaux d'horloge très précis de référence. Ces signaux numériques sont fournis à des caméras au travers un réseau afin qu'elles puissent localement reconstruire des signaux d'horloge en phase avec l'horloge de référence. Le dispositif d'émission selon l'art antérieur comporte des moyens pour : - Extraire des tops image à partir d'un signal de synchronisation ; -Initialiser un premier compteur à partir des tops image; - Initialiser un second compteur tous les 25 m passages à zéro du premier compteur ; -Échantillonner le second compteur CSE_PCR1 toutes les périodes Teh, où Teh est issu d'une base de temps synchronisée sur toutes les stations dudit réseau ; - Emettre des paquets contenant les 30 échantillons dans le réseau. Le dispositif de réception selon l'art antérieur comporte des moyens pour : - recevoir des paquets contenant des 35 échantillons du réseau provenant de données échantillonnées toutes les périodes Teh; 4 - régénérer un premier compteur CSR_PCR1 à l'aide d'une boucle à verrouillage de phase PLL1; - initialiser un second compteur CPT tous les passages à zéro dudit premier compteur CSR_PCR1; - générer des tops image tous les passages à zéro dudit second compteur CPT; et - reconstituer un signal de synchronisation à partir desdits tops image. La boucle à verrouillage de phase PLL1 (PLL est l'acronyme de l'expression anglo-saxonne Phase Locked Loop ) du dispositif de réception se comporte comme un filtre passe-bas d'ordre 2 qui atténue partiellement la gigue présente sur les échantillons véhiculés sur le réseau. Toutefois, dans certaines situations, par exemple lorsque la gigue possède une très forte amplitude, l'atténuation réalisée à l'aide de la boucle à verrouillage de phase PLL1 n'est pas toujours suffisante : la gigue résiduelle est trop importante pour que le signal de synchronisation reconstruit permette de synchroniser l'équipement qui comporte le dispositif de réception. Le problème consiste en la transmission d'un top image jusqu'à un équipement distant au travers d'un réseau IP/Ethernet, le top image reçu par l'équipement distant restant rigoureusement en phase avec le top image émis. Ceci revient à trouver un moyen permettant de générer sur un équipement distant connecté sur un réseau IP, introduisant une gigue, une horloge vidéo et un top de synchronisation image. Ces deux signaux permettent de régénérer un signal de Genlock rigoureusement en phase avec un signal de Genlock de référence.35 Exposé de l'invention Le problème technique que la présente invention se propose de résoudre est la transmission d'un 5 signal de synchronisation au travers un réseau commuté par paquets, à durée de transmission non constante. A cet effet, la présente invention concerne un dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets comportant au moins deux stations, ledit dispositif comportant des moyens pour : - recevoir des paquets contenant des échantillons dudit réseau, lesdits échantillons provenant de données échantillonnées toutes les périodes Tech, où Tech est issu d'une base de temps synchronisée sur toutes les stations dudit réseau ; - régénérer une rampe de comptage CSR_PCR1 à l'aide d'une boucle à verrouillage de phase PLL1 recevant les échantillons et délivrant en outre des échantillons locaux PCR_locl toutes les périodes Tech et une horloge reconstituée CLK_outl ; caractérisé en ce qu'il comporte, pour n qui est un nombre entier strictement supérieur à 1, et pour i qui est un indice compris entre 2 et n, des moyens pour : -régénérer une rampe de comptage CSR_PCRi à l'aide d'une boucle à verrouillage de phase PLL1 qui reçoit des échantillons locaux PCR_loci_1 et qui délivre, en outre, des échantillons locaux PCR_loci toutes les périodes Tech et une horloge reconstituée CLK_outr; - initialiser, à tous les passages à zéro de la rampe de comptage CSR_PCRn, un compteur image CPT qui est cadencé par l'horloge reconstituée CLK_outn,; - générer des tops image tous les passages à zéro dudit compteur image CPT; et 6 -reconstituer un signal de synchronisation à partir desdits tops image. De préférence, le signal de synchronisation 5 est de type Genlock. Selon un mode de réalisation, les rampes de comptage CSR_PCR sont des compteurs PCR (acronyme de l'expression anglaise Program Clock Reference ). Selon un mode de mise en oeuvre particulier, 10 la base de temps synchronisée sur toutes les stations du réseau est au standard IEC 61588. Un premier avantage de l'invention réside dans la capacité qu'elle offre de réaliser une 15 atténuation de la gigue d'un signal de synchronisation véhiculé au travers un réseau commuté par paquets à temps de transmission non constant avec un facteur très supérieur à celui d'une atténuation réalisée par un dispositif de réception selon l'art antérieur. Cet 20 avantage est particulièrement adapté pour atténuer une gigue d'amplitude très élevée, par exemple, pour reconstruire un signal de synchronisation ayant circulé sur un réseau Ethernet en situation de surcharge momentanée. 25 Un deuxième avantage de l'invention tient dans la simplicité de sa réalisation et de sa mise au point. On sait qu'une boucle à verrouillage de phase PLL1 peut être conçue à partir de codes VHDL (acronyme de l'expression anglaise anglais de Very High Speed 30 Integrated Circuit Hardware Description Language ). Une conception d'un dispositif de réception comportant plusieurs boucles à verrouillage de phase PLL cascadées représente une complexité qui n'est pas sensiblement supérieure à celle d'un dispositif qui comporte une 35 unique boucle PLL puisque cette cascade peut se traduire par une duplication de parties de code VHDL. Pour la même raison, les durée de mise au point et de tests d'une 7 cascade de boucles PLL sont sensiblement égales aux durée de mise au point et de tests d'une unique boucle PLL. Brève description des dessins On comprendra mieux l'invention à l'aide de la description, faite ci-après à titre purement explicatif, d'un mode de réalisation de l'invention, en référence aux figures annexées : - la Figure 1 illustre la transmission d'une information Genlock entre deux caméras reliées par un 10 réseau IP/Ethernet ; - la Figure 2 illustre l'interfaçage entre un domaine analogique et un réseau IP/Ethernet ; - la Figure 3 représente l'échantillonnage du compteur PCR par Teh; 15 - la Figure 4 illustre la régénération du signal Genlock côté réception selon l'art antérieur ; - la Figure 5 illustre le fonctionnement d'une boucle à verrouillage de phase employée côté réception selon l'art antérieur ; 20 - la Figure 6 illustre la génération du signal Genlock côté réception selon l'invention ; - la Figure 7 représente des rampes de comptage et des rampes de comptage image du côté émission et du côté réception. 25 Description détaillée des modes de réalisation de l'invention Le monde actuel analogique est interfacé vers le réseau IP/Ethernet côté émission, et le réseau IP/Ethernet est interfacé vers le monde analogique côté 30 réception, comme cela est illustré Figure 1. Sur cette même figure, le coté émission est constitué d'un Maître Genlock (ou Genlock master ) MGE qui est connecté à une interface Analogique/IP I AIP. 8 Le Maître Genlock MGE produit un signal Genlock SGO à destination des interfaces I AIP. Le coté réception est constitué de deux caméras (CAM1, CAM2) chacune connectées à une interface IP/Analogique I IPA. Les interfaces I IPA qui seront, à terme, incluses dans les caméras elles-mêmes ont la charge de reconstruire des signaux Genlock SG1, SG2 à destination des caméras CAM1, CAM2. Les caméras CAM1, CAM2 produisent chacune un signal vidéo SV1, SV2 qu'on souhaite synchroniser parfaitement. Les cotés émissions et réception sont reliés entre eux par un réseau à commutation par paquets qui est à l'origine d'une gigue apparaissant sur le signal Genlock SGO. Un top d'échantillonnage, à la période Teh, est généré à partir d'une première couche de synchronisation, par exemple IEEE1588, est adressé aux cotés émission et réception. En effet, le protocole PTP (acronyme anglais de Precision Time Protocol ) basé sur IEEE1588 permet d'obtenir une synchronisation entre les équipements connectés sur un réseau Ethernet de l'ordre de la microseconde. En d'autres termes, toutes les bases de temps de chaque équipement évoluent en même temps à une précision près de l'ordre de la microseconde. Ces bases de temps peuvent être utilisées dans ce cas pour générer chacune leur propre top d'échantillonnage à la période Teh. L'utilisation de la couche IEEE1588 n'est pas un passage obligé. Tout système permettant de fournir des tops d'échantillonnage à la période Teh sur les différents équipements connectés sur un réseau peut convenir. On peut par exemple utiliser un top d'échantillonnage de période 5ms issu d'une couche physique de transmission sans fil.35 9 Sur la Figure 2, on détaille des traitements du signal Genlock SGO issu de MGE, au sein de l'interface I AIP. Tout d'abord, un module EXS extrait des informations de synchronisation du signal SGO afin de récupérer une horloge vidéo de cadencement (notée Clk video sur la Figure 2). Plus précisément, le module EXS est en charge de générer un top image à chaque début d'image. De plus, le module EXS comporte un compteur image, par exemple un compteur à 40 ms, qui n'est pas représenté sur la Figure 2. La sortie de ce compteur image évolue suivant une rampe de comptage passant par 0 à chaque période image, c'est-à-dire toutes les 40 ms si on considère le compteur image cité en exemple ci-dessus. L'horloge vidéo de cadencement est employée pour cadencer un compteur CPT_PCR. La sortie du compteur CPT PCR est une rampe de comptage CSE PCR, dont la période vaut m périodes image. Toutes les m images, le compteur CPT_PCR est réinitialisé, c'est-à-dire que la rampe de comptage CSE PCR est remise à 0. Par la suite, un module LCH échantillonne la rampe de comptage CSE_PCR est toutes les périodes Teh pour produire des échantillons PCRe. Ces échantillons PCRe sont envoyés sur le réseau et circulent jusqu'au côté réception au travers une interface avec réseau (bloc INTE). La Figure 3 représente l'échantillonnage du compteur CPT_PCR à la période Teh. La figure 4 représente le côté réception selon l'art antérieur. L'interface I IPA récupère les échantillons PCRe envoyés sur le réseau pour reconstruire le signal Genlock localement. Ces échantillons PCRe sont reçus au travers une interface réseau (module INTR). Le module INTR produit des échantillons PCR in représentatifs des échantillons PCRe. Ces échantillons 10 PCRe, qui ont été produits à intervalles réguliers Teh côté émission, arrivent à intervalles irréguliers côté réception : ceci est dû majoritairement à la gigue introduite lors du transport sur le réseau. Les échantillons PCR in sont pris en compte à intervalles réguliers Teh et de ce fait, la majeure partie de la gigue introduite lors du transport de paquets est éliminée. L'imprécision entre les instants d'échantillonnages de l'émission et de la réception est absorbée par une boucle à verrouillage de phase PLL1 dont la bande passante est appropriée. Les caractéristiques de la boucle PLL1 garantissent une génération d'horloge reconstituée CLK_outl avec une gigue réduite. La boucle à verrouillage de phase PLL1 se comporte comme un système recevant des échantillons PCR in et délivrant : - une horloge reconstituée CLK_out1, - une rampe de comptage CSR_PCR1 et, - des échantillons locaux PCR_loc1. Lorsque la boucle PLL1 fonctionne en régime établi, les échantillons PCR in sont sensiblement égaux aux échantillons PCR loc1. L'horloge reconstituée CLK_outl cadence un compteur image CPT similaire au compteur image coté émission, par exemple un compteur 40 ms. Le compteur image CPT est réinitialisé à chaque passage par 0 de la rampe de comptage CSR_PCR1. Entre deux initialisations successives, le compteur image CPT évolue librement et produit un top image qui alimente un générateur local de Genlock, GEG pour produire un signal Genlock reconstruit SG1, SG2 destiné à synchroniser les caméras CAM1, CAM2. Le signal Genlock reconstruit SG1, SG2, qui est généré à partir de la rampe de comptage CSR_PCR1 et de horloge reconstituée CLK_outl est en phase avec le signal Genlock SGO du coté émission, au coup d'horloge 11 près. La boucle PLL1 assure un filtrage qui peut être modélisé comme un filtre passe-bas d'ordre 2. La figure 5 illustre un mode de fonctionnement d'une boucle à verrouillage de phase PLL1 employée dans une interface I IPA. Comme représentée sur la figure 5, la boucle à verrouillage de phase PLL1 comporte : - un correcteur/comparateur CORCMPI qui reçoit les échantillons PCR_in ainsi que les échantillons locaux PCR loc1. CORCMPI délivre un résultat de comparaison des échantillons ; - un oscillateur numérique VCO1 qui est commandé par un résultat de comparaison d'échantillons et 15 qui délivre une horloge reconstituée CLK_outl ; - un compteur CPT_PCR1 produisant une rampe de comptage CSR_PCR1 suivant une cadence imprimée par l'horloge reconstituée CLK_out1; - un système de maintien de valeur LATCHI, 20 qui génère des échantillons locaux PCR_locl à partir des valeurs de la rampe de comptage CSR_PCR1 aux instants Teh; La problématique de récupération rigoureuse de rythme en situation de gigue d'amplitude élevée est 25 résolue en atténuant la gigue avec un facteur supérieur à celui permis par la boucle à verrouillage de phase PLL1. Ce facteur d'atténuation de gigue supérieur est atteint en cascadant au moins deux boucles à verrouillage de phase similaires à celle décrite sur la figure 5. La 30 contrainte majeure pour que cela soit réalisable est que les instants d'échantillonnage du compteur CPT PCR, à l'émission et ceux cadençant l'échantillonnage réalisé au sein des boucles à verrouillage de phase du dispositif de réception soient identiques. 35 Le problème technique posé à l'homme du métier est celui consistant à recevoir un signal de 12 synchronisation au travers d'un réseau IP/Ethernet qui introduit un fort jitter , rigoureusement en phase avec l'émission. Dès l'instant où ceci est réalisable, la construction du signal Genlock est alors possible. La figure 6 illustre la réception du signal Genlock selon l'invention. L'interface IP/analogique I IPA comporte un nombre total de n boucles à verrouillage de phase PLLk, où n est un nombre entier strictement supérieur à 1 et où k est un indice compris entre 1 et n. Les n boucles à verrouillages de phase PLLk sont similaires à celle présentée sur la figure 5. Selon l'invention, la boucle PLL1 reçoit des échantillons PCR in qui ont circulé sur le réseau Ethernet. La boucle PLL1 produit une horloge reconstituée CLK_out1, une rampe de comptage CSR_PCR1 et des échantillons locaux PCR_locl Par ailleurs, chaque boucle PLL, pour i qui est un nombre entier compris entre 2 et n, reçoit des 20 échantillons locaux PCR_loci_1 et délivre : - une horloge reconstituée CLK_outr, - une rampe de comptage CSR_PCR et, - des échantillons locaux PCR loc, sont _ 1 obtenus à partir d'un échantillonnage de la rampe de 25 comptage CSR_PCR aux instants Teh. Un compteur image CPT, cadencé par l'horloge reconstituée CLKout, produit un top image. Le compteur image CPT est similaire au compteur image employé du coté émission, c'est par exemple un compteur à 40 ms. En 30 outre, le compteur image CPT est réinitialisé à chaque à chaque passage à 0 de la rampe de comptage CSR_PCRn. Un dispositif de réception selon l'invention qui comporte n boucles à verrouillage de phase PLLk identiques assure un filtrage qui peut être modélisé 35 comme un filtre passe-bas d'ordre 2n. Chaque boucle à verrouillage de phase PLLk est susceptible de comporter des caractéristiques de 13 filtrage et de réponse qui sont indépendantes les unes des autres. Ce qui permet, le cas échéant, de paramétrer un gabarit de filtrage. La Figure 7 illustre la transmission d'une information top image potentielle. Coté émission : à partir du signal Genlock SGO, on extrait des tops image. A partir des tops image, par exemple de récurrence 40 ms, on initialise le compteur image émission. Tous les m passages à zéro du compteur image émission, on initialise le compteur CPT PCR : c'est-à-dire que la rampe de sortie CSE PCR produite par le compteur CPT_PCR est mise à zéro périodiquement. Un échantillonnage de la rampe de sortie CSE_PCR, à une cadence Teh fournie par le réseau, produit des échantillons PCRe qui sont envoyés sur le réseau. Coté réception : la rampe de comptage CSRPCR est régénérée en phase avec la rampe de comptage CSE PCR par la dernière boucle à verrouillage de phase PLLn de la cascade de boucle à verrouillage de phase. Au passage par zéro de la rampe CSR_PCRn, on initialise le compteur image réception CPT qui ensuite évolue librement. Ce dernier restera forcément synchrone du compteur CPT_PCRn puisqu'ils utilisent tous les deux la même horloge reconstituée CLK_outn. Le passage à zéro de la sortie du compteur image réception CPT permet de générer le top image réception. A partir de ce top image réception, il est possible de reconstruire avec le signal de Genlock SG1, SG2 côté réception. Comme les rampes de comptage CSE_PCR et CSRPCR sont rigoureusement synchrones entre elles, les compteurs image (compteur à 40 ms) côté émission et réception sont également synchrones et donc les tops image émission et réception sont nécessairement en phase. De plus, le top image côté réception n'a aucune gigue par rapport à l'horloge vidéo côté réception. 14 L'invention est décrite dans ce qui précède à titre d'exemple. Il est entendu que l'homme du métier est à même de réaliser différentes variantes de l'invention sans pour autant sortir du cadre du brevet. REVENDICATIONS 1. Dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets comportant au moins deux stations, ledit dispositif comportant des moyens pour : - recevoir des paquets contenant des échantillons dudit réseau, lesdits échantillons provenant de données échantillonnées toutes les périodes Teh, où Teh est issu d'une base de temps synchronisée sur toutes les stations dudit réseau ; - régénérer une rampe de comptage CSRPCR à l'aide _ d'une boucle à verrouillage de phase PLL1 recevant les échantillons et délivrant en outre des échantillons locaux PCR_locl toutes les périodes Teh et une horloge reconstituée CLK_outl ; caractérisé en ce qu'il comporte, pour n qui est un nombre entier strictement supérieur à 1, et pour i qui est un indice compris entre 2 et n, des moyens pour : - régénérer une rampe de comptage CSR_PCR à l'aide d'une boucle à verrouillage de phase PLL qui reçoit des échantillons locaux PCR_loci_1 et qui délivre, en outre, des échantillons locaux PCR_loc toutes les périodes Teh et une horloge reconstituée CLK_out1; - initialiser, à tous les passages à zéro de la rampe de comptage CSR_PCRn, un compteur image CPT qui est cadencé par l'horloge reconstituée CLKout; - générer des tops image tous les passages à zéro dudit compteur image CPT; et - reconstituer un signal de synchronisation à partir desdits tops image.35 16 2. Dispositif de réception selon la revendication 1, caractérisé en ce que le signal de synchronisation est de type Genlock. 3. Dispositif de réception selon l'une des revendications 1 ou 2, caractérisé en ce que les rampes de comptage CSR_PCR, sont des compteurs PCR. 4. Dispositif de réception selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la base de temps synchronisée sur toutes les stations du réseau est au standard IEC 61588.