FR 2909788 A1 20080613 FR 0759605 A 20071206 L'invention concerne des cartes à puce, et plus particulièrement des cartes à puce détectant des attaques dirigées contre elles depuis des sources de lumière. Des cartes à puce comportent des puces à circuit intégré (CI) pour le traitement d'opérations spécifiques par l'encastrement dans ces cartes de microprocesseurs, de systèmes d'exploitation de carte, de modules de sécurité et de mémoire. Les cartes à puce sont équipées pour exécuter diverses fonctions telles que des opérations arithmétiques, un cryptage et une communication bilatérale, et offrent aux utilisateurs une sécurité élevée et une aptitude à être portées. Les cartes à puce sont capables de stocker et traiter des informations, à la différence d'autres types de cartes à mémoire qui contiennent simplement des dispositifs de mémorisation. Des opérations pour la lecture, l'écriture et l'effacement de données et de programme stockés dans une carte à puce, et de communication de données entre la carte à puce et un système extérieur sont strictement commandées et protégées contre des attaques extérieures par des fonctions de sécurité physiques incorporées et un système de cryptage élaboré. Grâce à ces avantages pratiques, les cartes à puce sont largement utilisées dans diverses applications commerciales, telles que le paiement d'une taxe d'un téléphone mobile, l'identification d'une personne pour un accès à l'internet, le paiement d'un droit de stationnement, le paiement de billets de métro, de train, d'autobus, d'autoroute, la fourniture directe d'enregistrements individuels à des hôpitaux ou des médecins sans formulaires supplémentaires, l'achat sur des marchés par internet, le ravitaillement en essence et en huile à des stations service et autres. Pour ces fonctions, il est généralement nécessaire que les puces internes de circuits intégrés (CI) des cartes à puce soient chargées d'argent ou stockent des numéros ou des informations de cartes de crédit, ou des spécifications individuelles. Il est donc essentiel que les informations 2909788 2 internes des cartes à puce soient sécurisées pour être utilisées en toute sécurité. Avec le développement récent de l'utilisation des cartes à puce, en même temps que de plus en plus de 5 techniques de sécurisation sont développées pour les puces de CI de ces cartes à puce, les techniques d'attaque pour franchir leurs systèmes de protection pour des profits pécuniaires se diversifient. L'accès non autorisé à la carte à puce en général est 10 appelé "falsification". Les techniques de falsification peuvent être classées en microsondage, attaques par logiciel, écoute clandestine et génération de défauts. Une technique de microsondage peut être utilisée pour accéder directement à la surface d'une puce de CI. Une 15 attaque par logiciel peut être effectuée à l'aide d'une interface de communication générale, utilisant la vulnérabilité de la sécurité que présente des protocoles, un algorithme de cryptage ou l'exécution d'un algorithme. Une technique d'écoute clandestine est exécutée en évaluant des caractéristiques 20 analogiques de tous les fournisseurs et de tous les couplages d'interface et en mesurant un rayonnement électromagnétique généré depuis un processeur pendant un fonctionnement normal. Une technique de génération de défauts fonctionne en créant un dysfonctionnement d'un processeur pour procurer un accès 25 supplémentaire au moyen de conditions ambiantes anormales. La technique de microsondage est une forme d'attaque invasive, demandant beaucoup de temps. Les autres techniques sont des formes d'attaques non invasives. Dans une forme d'attaque non invasive, une technique 30 d'attaque transitoire est apte à pirater librement une carte à puce en appliquant à celle-ci un signal extérieur pour la faire fonctionner de façon irrégulière, ou en appliquant un signal anormal à son alimentation en énergie. Depuis quelques années, il existe une technique 35 d'attaque visant à modifier les données d'une mémoire dans une carte à puce au moyen d'un faisceau laser qui peut être 2909788 3 émis localement, ce qui rend difficile une bonne protection des cartes à puce qui utilisent des capteurs optiques classiques. Des exemples de modes de réalisation de l'invention 5 visent à résoudre les problèmes précités et proposent une carte à puce capable de détecter une tentative de modification de données par irradiation locale de cette carte par de la lumière. Un exemple de mode de réalisation de l'invention 10 propose une carte à puce comportant une mémoire ayant des cellules de détection de lumière destinées à détecter une lumière extérieure et à générer un signal de détection en réponse à la lumière extérieure détectée par ces cellules de lumière, et un circuit de commande de remise à l'état 15 initial générant un signal de remise à l'état initial en réponse au signal de détection, le signal de remise à l'état initial agissant de façon à remettre la carte à puce à l'état initial. Dans un exemple de mode de réalisation, la cellule de 20 détection de lumière comprend une jonction à partir de laquelle un courant de fuite est généré. Dans un exemple de mode de réalisation, les cellules de détection de lumière sont agencées en plusieurs rangées de détection de lumière disposées entre plusieurs rangées 25 de cellules de mémoire. Dans un exemple de mode de réalisation, les cellules de détection de lumière sont normalement conditionnées de façon à être des cellules bloquées. Selon un exemple de mode de réalisation, la mémoire de 30 la carte à puce est constituée de : plusieurs rangées de cellules de mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits, une source connectée à une ligne de source commune, et une grille couplée à une ligne de mots ; plusieurs rangées de cellules 35 de détection de lumière comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits de 2909788 4 détection, une grille couplée à la ligne de mots et une source qui est flottante ; et un amplificateur de détection connecté à la ligne de bits de détection, générant le signal de détection en captant un signal de fuite qui circule 5 depuis la cellule de détection de lumière dans la ligne de bits de détection si une lumière extérieure irradie la cellule de détection de lumière. Dans un exemple de mode de réalisation, la cellule normale est une cellule de type NON-OU. 10 Dans un exemple de mode de réalisation, la cellule normale est l'une d'une cellule à grilles superposées, d'une cellule à grille divisée et d'une cellule à injection du côté de la source. Selon un exemple de mode de réalisation, la mémoire 15 est constituée de : plusieurs rangées de cellules de mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits, une source connectée à une ligne de source commune et une grille couplée à une ligne de mots ; plusieurs rangées de cellules de détection de 20 lumière comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits de détection, une source connectée à la ligne de source commune et une grille qui est flottante ; et un amplificateur de détection connecté à la ligne de bits de détection, générant un signal de détection 25 en captant un signal de fuite qui circule dans la ligne de bits de détection depuis la cellule de détection de lumière si une lumière extérieure irradie la cellule de détection de lumière. Dans un exemple de mode de réalisation, la mémoire est 30 constituée de : plusieurs rangées de cellules de mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits, une source connectée à une ligne de source commune et une grille couplée à une ligne de mots ; plusieurs rangées de cellules de détection de 35 lumière comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits de détection, une source 2909788 5 connectée à la ligne de source commune et une grille qui est mise à la masse ; et un amplificateur de détection connecté à la ligne de bits de détection, générant un signal de détection en captant un signal de fuite qui circule dans 5 la ligne de bits de détection depuis la cellule de détection de lumière si une lumière extérieure irradie la cellule de détection de lumière. Conformément à un exemple de mode de réalisation, la mémoire est constituée de : plusieurs rangées de cellules de 10 mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits, une source connectée à la ligne de source commune et une grille couplée à une ligne de mots ; plusieurs rangées de cellules de détection de lumière comprenant des cellules normales ayant chacune 15 un drain connecté à une ligne de bits de détection, une grille couplée à la ligne de mots et une source qui est flottante ; un multiplexeur activant sélectivement les multiples lignes de bits de détection en réponse à un signal de sélection ; et un amplificateur de détection générant un 20 signal de détection en captant un signal de fuite qui circule dans la ligne de bits de détection depuis la cellule de détection de lumière si de la lumière extérieure irradie la cellule de détection de lumière. Le multiplexeur comporte plusieurs transistors de type NMOS, chaque transistor NMOS 25 comprenant un drain connecté à la ligne de bits de détection, une source connectée à l'amplificateur de détection et une grille couplée au signal de sélection. Dans un exemple de mode de réalisation, la mémoire est constituée de : plusieurs rangées de cellules de mémoire 30 comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits, une source connectée à la ligne de source commune et une grille couplée à une ligne de mots ; plusieurs rangées de cellules de détection de lumière comprenant des cellules normales ayant chacune un 35 drain connecté à une ligne de bits de détection, une source connectée à la ligne de source commune et une grille qui 2909788 6 est flottante ; un multiplexeur activant sélectivement les multiples lignes de bits de détection en réponse à un signal de sélection ; et un amplificateur de détection connecté à la ligne de bits de détection, générant un signal de détection 5 en captant un signal de fuite qui circule dans la ligne de bits de détection depuis la cellule de détection de lumière si une lumière extérieure irradie la cellule de détection de lumière. Le multiplexeur comporte plusieurs transistors de type NMOS, chaque transistor NMOS comprenant un drain 10 connecté à la ligne de bits de détection, une source connectée à l'amplificateur de détection et une grille couplée au signal de sélection. Dans un exemple de mode de réalisation, la mémoire est une mémoire non volatile. 15 L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels, les mêmes références numériques désignent les mêmes pièces sur les diverses figures, sauf indication contraire : 20 la figure 1 est un schéma fonctionnel simplifié d'une carte à puce selon un exemple de mode de réalisation de l'invention ; la figure 2 est un schéma de circuit central d'une mémoire selon un exemple de mode de réalisation de 25 l'invention ; les figures 3(a) et 3(b) illustrent des types de cellules de mémoire utilisés en tant que cellules de stockage dans la mémoire représentée sur la figure 2 ; les figures 4(a) et 4(b) illustrent des types de 30 cellules de mémoire utilisés en tant que cellules de détection de lumière dans la mémoire représentée sur la figure 2 ; la figure 5 est un schéma du circuit central d'une mémoire selon un exemple de mode de réalisation de 35 l'invention ; 2909788 7 les figures 6(a), 6(b) et 6(c) illustrent des types de cellules de mémoire utilisés en tant que cellules de détection de lumière dans la mémoire représentée sur la figure 5 ; et 5 la figure 7 illustre un exemple de mode de réalisation d'une mémoire apte à commander les lignes de bits de détection en elle. On décrira ci-dessous plus en détail des exemples de mode de réalisation de l'invention en référence aux dessins 10 d'accompagnement. La figure 1 est un schéma fonctionnel simplifié d'une carte à puce 100 selon un exemple de mode de réalisation de l'invention. En référence à la figure 1, la carte à puce 100 est constituée d'une unité centrale de traitement (CPU) 110, 15 d'une mémoire morte (ROM) 120, d'une mémoire vive (RAM) 130, d'une interface série d'entrée/sortie (SIO) 140, d'une mémoire 150 et d'un circuit 160 de commande de remise à l'état initial. L'unité CPU 110 commande le fonctionnement d'ensemble 20 de la carte à puce 100. La mémoire ROM 120 est programmée avec des ordres fondamentaux et un système d'exploitation de cartes (COS) pour la gestion de la puce de CI (non représenté) de la carte à puce 100. La mémoire RAM 130 est utilisée pour la gestion de données temporaires et le 25 stockage de résultats intermédiaires de calculs réalisés par l'unité CPU 110. L'interface SIO 140 est prévue pour l'émission-réception de données entre la carte à puce 100 et un terminal extérieur (non représenté). La mémoire 150 stocke des informations d'utilisateur 30 protégées d'une attaque extérieure par le système COS, par exemple un ensemble de données comprenant des données de l'émetteur de la carte et des données de l'utilisateur, et des fonctions pouvant être mises en œuvre dans diverses applications. La mémoire 150 comprend des cellules de 35 mémoire normales (non représentées) et une cellule 152 de détection de lumière. La cellule 152 de détection de 2909788 8 lumière génêre un signal de détection DE en détectant de la lumière qui l'irradie. La cellule 152 de détection de lumière comporte une jonction capable de générer un courant de fuite en réponse à de la lumière l'irradiant. 5 Le circuit 160 de commande de remise à l'état initial génère un signal de remise à l'état initial RST destiné à remettre à l'état initial l'unité CPU 110 en fonction d'un résultat de détection d'une condition de fonctionnement de la carte à puce 100. Le signal de remise à l'état initial 10 RST du circuit 160 de commande de remise à l'état initial est prévu pour empêcher toute détérioration lors de la détection d'un état anormal de la carte à puce 100. Le circuit 160 de commande de remise à l'état initial est configuré par l'incorporation de divers types de 15 détecteurs destinés à capter des états anormaux de la carte à puce 100 et des attaques extérieures par des utilisateurs non autorisés. Bien que cela ne soit représenté, de tels détecteurs comprennent un détecteur d'exposition, un détecteur d'élimination de passivation, un détecteur de fréquence, un 20 détecteur de tension et un détecteur de température. Le détecteur d'exposition (non représenté) génère le signal de remise à l'état initial (RST) lorsque la surface de la puce est exposée à de la lumière visant à enlever un film d'oxyde de silicium qui est utilisé en tant que couche de 25 protection de la carte à puce. Le détecteur de fréquence (non représenté) fonctionne de façon à détecter une fréquence d'un signal d'horloge principale, et génère le signal de remise à l'état initial RST lorsqu'une fréquence détectée est en dehors d'une plage prédéterminée. Le 30 détecteur de tension (non représenté) fonctionne de façon à détecter un niveau de tension fourni extérieurement, depuis un lecteur de carte, et il génère le signal de remise à l'état initial RST lorsqu'une tension détectée est en dehors d'une plage normale. Le détecteur de température (non 35 représenté) fonctionne de façon à détecter la température du milieu entourant la carte à puce, et il génère le signal 2909788 9 de remise à l'état initial RST lorsque la température détectée est supérieure ou inférieure à une plage prédéterminée. Par ailleurs, le circuit 160 de commande de remise à l'état initial génère le signal de remise à l'état initial RST en 5 réponse au signal de détection DE lors de la détection d'une lumière, qui l'irradie, par la mémoire 150. La mémoire 150 de la carte à puce 100 selon un exemple de mode de réalisation de l'invention peut être constituée de multiples rangées de cellules de détection de lumière, 10 bien qu'une seule cellule 152 de détection de lumière soit représentée sur la figure 1. La cellule 152 de détection de lumière de la mémoire 150 génère le signal de détection DE à partir d'une lumière qui l'irradie. Le signal de détection DE est transféré au circuit 160 de commande de 15 remise à l'état initial. Le circuit 160 de commande de remise à l'état initial génère le signal de remise à l'état initial RST en réponse au signal de détection DE, remettant ainsi à l'état initial la carte à puce 100. La figure 2 est un schéma du circuit central de la 20 mémoire 150 selon un exemple de mode de réalisation de l'invention. En référence à la figure 2, la mémoire 150 comprend de multiples rangées 152a et 152b de cellules de détection de lumière. Pour la commodité de la description, la figure 2 montre à titre représentatif deux des rangées 152a 25 et 152b de cellules de détection de lumière. On préfère qu'un intervalle entre les rangées 152a et 152b de cellules de détection de lumière soit égal ou inférieur à la taille d'un spot d'un faisceau laser les irradiant. Les rangées 152a et 152b de cellules de détection de 30 lumière de la mémoire 150 détectent la lumière d'irradiation locale. Lorsqu'un pirate projette de la lumière sur les rangées 152a et 152b de cellules de détection de lumière de la mémoire 150, un courant de fuite est généré dans les rangées 152a et 152b de cellules de détection de lumière 35 par la lumière projetée. Le courant de fuite est transféré à un amplificateur de détection 154 en passant par des 2909788 10 lignes de bits de détection SELO et SBLj. L'amplificateur de détection 154 génère le signal de détection DE en détectant et amplifiant le courant de fuite. Le signal de détection DE est délivré en sortie au circuit 160 de commande de remise 5 à l'état initial comme montré sur la figure 1. Dans la mémoire 150, des cellules de mémoire normales, désignées de façon générale par Cellule, sont couplées à des lignes de mots WLn, des lignes de bits BLi et une ligne de source commune CS connectées habituellement à la masse. 10 A la différence des cellules de mémoire, les cellules de détection de lumière des rangées 152a et 152b ne sont cependant pas connectées à la ligne de source commune CS. Les cellules de détection de lumière des rangées 152a et 152b correspondent à des états bloqués des cellules de mémoire 15 normales Cellule. Les cellules de détection de lumière représentées sur la figure 2 concernent simplement un exemple de mode de réalisation de l'invention. Les cellules de détection de lumière peuvent être configurées en diverses structures 20 comprenant une jonction pour la génération d'un courant de fuite en captant de la lumière. Si la mémoire 150 est un type de mémoire flash, les cellules de détection de lumière peuvent être configurées en diverses structures, par exemple une cellule NON-OU générale, une cellule à grilles 25 empilées, une cellule à grille divisée ou une cellule à injection du côté de la source. Une cellule à grilles empilées (non représentée) est formée avec des grilles flottante et de commande empilées séquentiellement. Cependant, le problème posé habituellement 30 par la cellule à grilles empilées est un sureffacement. Le sureffacement résulte d'une décharge excessive de la grille flottante dans une opération d'effacement. Une tension de seuil d'une cellule sureffacée est conditionnée à une valeur négative, provoquant un flux de courant imprévu à travers 35 elle bien que la cellule ne soit plus sélectionnée. La 2909788 11 structure d'une cellule à grille divisée a été proposée pour éliminer un tel problème de sureffacement. Une cellule (non représentée) à grille divisée est utile pour résoudre le problème du sureffacement au moyen 5 d'une partie de grille de sélection qui est placée en-dessous d'une grille de commande de cette cellule. En d'autres termes, la partie de grille de sélection fonctionne de façon à interrompre un courant de fuite provenant d'un canal de grille flottante qui est placée en-dessous d'une 10 grille flottante qui est excessivement déchargée. Pendant ce temps, la grille de commande est mise hors circuit. Cependant, une telle cellule à grille divisée est désavantageuse au niveau de l'efficacité de la programmation. En d'autres termes, la cellule à grille divisée peut dissiper inutilement 15 de la puissance et peut être programmée à une vitesse faible. La structure d'une cellule à injection du côté de la source est proposée pour améliorer l'efficacité de la programmation. Une cellule (non représentée) à injection du côté du 20 côté de la source est fabriquée dans un substrat ayant une source et un drain. Dans la cellule à injection du côté de la source, une grille de sélection, qui est également appelée grille de paroi de côté, est formée sur une paroi latérale de la source. Avec cette structure, si une haute tension est 25 appliquée à une grille de commande, une injection d'électrons chauds est induite vers une grille flottante depuis la source. Une telle cellule à injection du côté de la source est utile pour améliorer l'efficacité de la programmation d'un facteur pouvant atteindre 1000 à 10 000 fois l'efficacité 30 de programmation classique. Les figures 3(a) et 3(b) illustrent des types de cellules de mémoire 151 utilisées en tant que cellules de stockage Cellule dans la mémoire représentée sur la figure 2, et la figure 3(a) montre une structure d'une cellule NON-OU 35 générale, c'est-à-dire une cellule de mémoire flash de type NON-OU. La cellule NON-OU est composée d'un drain connecté 2909788 12 à une ligne de bits BLi, d'une source connectée à une ligne de source commune CS, et d'une grille couplée à une ligne de mots WLn. La cellule NON-OU est programmée ou effacée avec des données en réponse à une tension de la ligne de 5 mots WLn. La figure 3(b) montre une structure d'une cellule de mémoire morte électriquement effaçable et programmable (EEPROM). La cellule EEPROM est réalisée de façon à inclure une cellule à grille de commande qui réagit à un signal de commande CGn. 10 Les figures 4(a) et 4(b) illustrent des types de cellules de mémoire utilisés en tant que cellules 152a et 152b de détection de lumière dans la mémoire 150 représentée sur la figure 2, et la figure 4(a) montre une cellule de type NON-OU tandis que la figure 4 (b) montre une cellule de type EEPROM. 15 La cellule de détection de lumière représentée sur la figure 4(b) comprend une cellule à grille de commande dont la grille de commande est couplée à un signal de commande CGn. La cellule de détection de lumière de la cellule EEPROM est organisée de façon à comprendre un drain connecté à une 20 ligne de bits de détection SBLj, une grille couplée à une ligne de mots WLn, et une source qui est flottante. La cellule 152 de détection de lumière représentée sur la figure 4(a) ou 4(b) est normalement conditionnée dans un état bloqué dans lequel elle est déconnectée de la ligne de 25 source commune CS. Par conséquent, aucun courant ne circule dans la cellule de détection de lumière dans une condition normale. En revanche, si de la lumière irradie la cellule 152 de détection de lumière du fait d'une attaque extérieure par un utilisateur non autorisé, la cellule 152 de détection 30 de lumière génère un courant de fuite à partir de sa jonction. Ce courant de fuite circule vers l'amplificateur de détection 154 en passant par la ligne de bits de détection SBLj. La cellule 152 de détection de lumière selon des 35 exemples de modes de réalisation de l'invention est similaire à une cellule de mémoire normale au niveau de son processus 2909788 13 de fabrication. La cellule de détection de lumière 152 est structurée similairement à une cellule normale adjacente, mais elle est déconnectée de la ligne de source commune. La cellule 152 de détection de lumière d'exemples de 5 modes de réalisation d'invention peut ne pas être configurée de façon à avoir une structure pour être déconnectée de la ligne de source commune CS. En revanche, la cellule 152 de détection de lumière doit seulement avoir au moins une jonction pour la génération d'un courant de fuite en réponse 10 à de la lumière l'irradiant, la cellule étant ainsi maintenue dans un état bloqué dans des conditions normales. La figure 5 montre un exemple de mode de réalisation de la mémoire 150' selon un exemple de mode de réalisation de l'invention. En référence à la figure 5, la mémoire 150' 15 comprend des rangées 152c et 152d de cellules de détection de lumière dont les grilles sont déconnectées d'une ligne de mots WLn. Dans la mémoire 150' représentée sur la figure 5, si la cellule de mémoire normale Cellule utilise une cellule NON-OU générale, la rangée 152c ou 152d de cellules de 20 détection de lumière est formée de ces cellules comme montré sur la figure 6(a), la figure 6 (b) ou la figure 6(c). En référence aux figures 6(a), 6(b) et 6(c), la cellule 152' de détection de lumière est configurée de façon à comprendre un drain connecté à la ligne de bits de détection SBLj et 25 une source connectée à la ligne de source commune CS. La cellule de détection de lumière représentée sur la figure 6(a) est structurée de façon que chaque grille soit flottante, tandis que les grilles des cellules 152' de détection de lumière représentées sur les figures 6(b) et 6(c) sont mises 30 à la masse. Dans cet exemple de mode de réalisation, la cellule de détection de lumière de la figure 6(b) est une cellule de type NON-OU, et la cellule de détection de lumière de la figure 6(c) est une cellule de type EEPROM. Par conséquent, la cellule 152' de détection de lumière 35 représentée sur la figure 6(a), 6(b) ou 6(c) est conditionnée de façon à être une cellule bloquée ou hors-circuit dans 2909788 14 des conditions normales. Avec cette structure, si de la lumière irradie la cellule 152' de détection de lumière, celle-ci génère un courant de fuite. Le courant de fuite entre dans l'amplificateur de détection 154 représenté sur 5 la figure 5 en passant par la ligne de bits de détection SBLj. L'amplificateur de détection 154 génère le signal de détection DE en captant le courant de fuite circulant dans la ligne de bits de détection SBLj. Le signal de détection DE est appliqué au circuit 160 de commande de remise à l'état 10 initial. La carte à puce 100 selon des exemples de mode de réalisation de l'invention comprend des lignes de bits de détection SBLO - SBLm connectées aux rangées de détection de lumière. Les lignes de bits de détection SBLO - SBLm 15 sont activées automatiquement lors de la mise en œuvre de la rangée de cellules de mémoire normales. Par ailleurs, il n'est pas toujours nécessaire que les lignes de bits de détection soient activées automatiquement. La mémoire 150' est capable de commander l'activation des lignes de bits de 20 détection SBLO - SBLm en cas de besoin. La figure 7 illustre un exemple de mode de réalisation d'une mémoire 150" qui est capable de commander les lignes de bits de détection SBLO - SBLm qu'elle renferme. En référence à la figure 7, la mémoire 150" selon un exemple de mode de 25 réalisation de l'invention est constituée d'un groupement de cellules de mémoire comprenant des rangées 152e et 152f de cellules de détection de lumière, d'un multiplexeur (MUX) 156 destiné à sélectionner les rangées 152e et152f de cellules de détection de lumière, et d'un amplificateur 30 de détection 158. La mémoire 150" fonctionne en sélectionnant la rangée de cellules de détection de lumière pour capter de la lumière en réponse à un signal de commande CBL. En d'autres termes, les lignes de bits de détection SBLO - SBLm connectées au groupement de cellules de détection de lumière 35 sont sélectionnées partiellement pour détecter de la lumière. 2909788 15 Le multiplexeur 156 peut être formé simplement de transistors de commutation (non représentés) connectés chacun aux lignes de bits de détection SBLO - SBLm. Chaque transistor de commutation peut être formé d'un transistor de type NMOS. 5 Le signal de commande CSBL commande les transistors de commutation pour effectuer une sélection entre les lignes de bits de détection SBLO et SBLj. En référence à la figure 7, la procédure de détection de lumière par la mémoire 150" est la suivante. La mémoire 150" 10 sélectionne la ligne de bits de détection, par exemple SBLj, qui serait attaquée par un pirate, en réponse au signal de commande CSBL. La rangée 152f de cellules de détection de lumière connectée aux lignes sélectionnées SBLj de bits de détection génère un courant de fuite en réponse à de la lumière 15 l'irradiant. Le courant de fuite arrive à l'amplificateur de détection 158 en passant par la ligne sélectionnée SBLj de bits de détection. L'amplificateur de détection 158 génère et applique le signal de détection DE conformément au courant de fuite. 20 En référence aux figures 2, 5 et 7, les mémoires 150, 150' et 150" de la carte à puce 100 selon des exemples de mode de réalisation de l'invention sont structurées sous la forme d'un groupement de détection de lumière, mais ceci n'est pas limitatif. La carte à puce 100 d'exemples de mode 25 de réalisation de l'invention peut également être configurée avec un groupement de cellules de mémoire comprenant une autre modification appropriée de cellule de détection de lumière. La cellule de détection de lumière selon des exemples de mode de réalisation de l'invention est aisément fabriquée 30 par le processus similaire à celui de la formation de la cellule de mémoire normale du groupement de cellules de mémoire. En outre, il est possible de détecter une irradiation locale par de la lumière en agençant les cellules de détection 35 de lumière, qui sont plus petites que des spots laser, dans le groupement de cellules de mémoire. La carte à puce 100 2909788 16 selon des exemples de mode de réalisation de l'invention est ainsi améliorée au niveau de la sécurité. Comme décrit plus haut, une mémoire ayant des cellules de détection de lumière destinées à détecter de la lumière 5 produisant une irradiation locale est utile pour renforcer le niveau de sécurité de la carte à puce. Il va de soi que de nombreuses modifications peuvent être apportées à la carte à puce décrite et représentée sans sortir du cadre de l'invention. REVENDICATIONS 1. Carte à puce, caractérisée en ce qu'elle comporte : une mémoire (150) ayant des cellules (152) de détection de lumière destinées à détecter une lumière fournie extérieurement et à générer un signal de détection (DE) en réponse à la lumière détectée par la cellule de détection de lumière ; et un circuit (160) de commande de remise à l'état initial générant un signal de remise à l'état initial (RST) en réponse au signal de détection, le signal de remise à l'état initial ayant pour effet de remettre la carte à puce à l'état initial. 2. Carte à puce selon la revendication 1, caractérisée en ce que chaque cellule de détection de lumière comprend une jonction à partir de laquelle un courant de fuite est généré. 3. Carte à puce selon la revendication 1, caractérisée en ce que les cellules de détection de lumière sont agencées en de multiples rangées (152a, 152b) de détection de lumière entre de multiples rangées de cellules de mémoire. 4. Carte à puce selon la revendication 3, caractérisée en ce que les cellules de détection de lumière sont normalement conditionnées de façon à être des cellules bloquées. 5. Carte à puce selon la revendication 4, caractérisée en ce que la mémoire comporte : de multiples rangées de cellules de mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits (EL), une source connectée à une ligne de source commune (CS) et une grille couplée à une ligne de mots (WL) ; les multiples rangées de cellules de détection de lumière comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits de détection (SEL), une grille couplée à la ligne de mots et une source qui est flottante ; et un amplificateur de détection (154) connecté à la ligne de bits de détection, et générant le signal de détection en 2909788 18 captant un signal de fuite qui circule dans la ligne de bits de détection depuis une cellule de détection de lumière lorsque la lumière fournie extérieurement irradie la cellule de détection de lumière. 5 6. Carte à puce selon la revendication 5, caractérisée en ce que les cellules normales sont des cellules de type NON-OU. 7. Carte à puce selon la revendication 6, caractérisée en ce que les cellules normales sont l'une d'une cellule à 10 grilles superposées, d'une cellule à grille divisée et d'une cellule à injection du côté de la source. 8. Carte à puce selon la revendication 4, caractérisée en ce que la mémoire comporte : les multiples rangées de cellules de mémoire comprenant 15 des cellules normales ayant chacune un drain connecté à une ligne de bits (BL), une source connectée à une ligne de source commune (CS) et une grille couplée à une ligne de mots (WL) ; les multiples rangées de cellules de détection de lumière 20 comprenant des cellules normales (152) ayant chacune un drain connecté à une ligne de bits de détection (SBL), une source connectée à la ligne de source commune et une grille qui est flottante ; et un amplificateur de détection (154) connecté à la ligne 25 de bits de détection, et générant le signal de détection en captant un signal de fuite qui circule dans la ligne de bits de détection depuis une cellule de détection de lumière lorsque la lumière fournie extérieurement irradie la cellule de détection de lumière. 30 9. Carte à puce selon la revendication 4, caractérisée en ce que la mémoire comporte : les multiples rangées de cellules de mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits (BL), une source connectée à une ligne de 35 source commune (CS) et une grille couplée à une ligne de mots (WL) ; 2909788 19 les multiples rangées de cellules de détection de lumière comprenant des cellules normales (152) ayant chacune un drain connecté à une ligne de bits de détection (SBL), une source connectée à la ligne de source commune et une grille 5 qui est mise à la masse ; et un amplificateur de détection {154) connecté à la ligne de bits de détection, et générant le signal de détection en captant un signal de fuite qui circule dans la ligne de bits de détection depuis une cellule de détection de lumière 10 lorsque la lumière fournie extérieurement irradie la cellule de détection de lumière. 10. Carte à puce selon la revendication 4, caractérisée en ce que la mémoire comporte : les multiples rangées de cellules de mémoire comprenant 15 des cellules normales ayant chacune un drain connecté à une ligne de bits (BL), une source connectée à une ligne de source commune (CS) et une grille couplée à une ligne de mots (WL) ; les multiples rangées de cellules de détection de 20 lumière comprenant des cellules normales (152) ayant chacune un drain connecté à une ligne de bits de détection (SBL), une grille couplée à la ligne de mots et une source qui est flottante ; un multiplexeur (156) activant sélectivement les multiples 25 lignes de bits de détection en réponse à un signal de sélection ; et un amplificateur de détection (158) générant le signal de détection en captant un signal de fuite qui circule dans la ligne de bits de détection depuis la cellule de détection 30 de lumière lorsque la lumière fournie extérieurement irradie la cellule de détection de lumière. 11. Carte à puce selon la revendication 10, caractérisée en ce que le multiplexeur comporte plusieurs transistors de type NMOS, 35 chaque transistor NMOS comprenant un drain connecté à la ligne de bits de détection, une source connectée à 2909788 20 l'amplificateur de détection et une grille couplée au signal de sélection. 12. Carte à puce selon la revendication 4, caractérisée en ce que la mémoire comporte : 5 les multiples rangées de cellules de mémoire comprenant des cellules normales ayant chacune un drain connecté à une ligne de bits (BL), une source connectée à une ligne de source commune (CS) et une grille couplée à une ligne de mots (WL) ; 10 les multiples rangées de cellules de détection de lumière comprenant des cellules normales (152) ayant chacune un drain connecté à une ligne de bits de détection (SBL), une source connectée à la ligne de source commune et une grille qui est flottante ; 15 un multiplexeur (156) activant sélectivement les multiples lignes de bits de détection en réponse à un signal de sélection ; et un amplificateur de détection (158) connecté à la ligne de bits de détection, générant le signal de détection 20 en captant un signal de fuite qui circule dans la ligne de bits de détection depuis la cellule de détection de lumière lorsque la lumière fournie extérieurement irradie la cellule de détection de lumière. 13. Carte à puce selon la revendication 12, caractérisée 25 en ce que le multiplexeur comporte plusieurs transistors de type NMOS, chaque transistor NMOS comprenant un drain connecté à la ligne de bits de détection, une source connectée à l'amplificateur de détection et une grille couplée au signal 30 de sélection. 14. Carte à puce selon la revendication 1, caractérisée en ce que la mémoire comprend une mémoire non volatile.