FR 2910707 A1 20080627 FR 0611082 A 20061220 1 CAPTEUR D'IMAGE A HAUTE DENSITE D'INTEGRATION L'invention concerne la fabrication de capteurs d'image électroniques à très haute densité d'intégration, et notamment un capteur d'image sur substrat de silicium aminci. Les capteurs d'image à substrat aminci ont été conçus pour améliorer les performances colorimétriques des capteurs en permettant l'éclairement du capteur par la face arrière d'une couche de silicium très mince ; cette disposition permet d'éviter la dispersion des photons et des électrons photogénérés dans le substrat et donc d'éviter une diaphotie qui nuirait beaucoup à la colorimétrie puisque les pixels d'image voisins correspondent à des couleurs différentes. La fabrication d'un capteur d'image sur substrat aminci comprend généralement les étapes suivantes : on part d'un substrat de silicium normal, d'une épaisseur de quelques centaines de micromètres, permettant la manipulation industrielle de tranches collectives d'environ dix à vingt centimètres de diamètre, ce substrat étant revêtu sur une face avant d'une couche épitaxiale de silicium monocristallin, éventuellement isolée du reste du substrat par une couche d'oxyde dans le cas de substrats dits SOI ("silicon on insulator" en anglais). On réalise sur la face avant de cette couche monocristalline la circuiterie électronique nécessaire aux différentes fonctions du capteur (prise d'image essentiellement). Puis on colle le substrat, par sa face avant qui porte cette circuiterie, sur un substrat de report d'une épaisseur suffisante pour la manipulation industrielle, et on amincit le substrat de silicium de départ jusqu'à une épaisseur de quelques micromètres. L'épaisseur très fine de silicium qui en résulte ne permettrait pas la manipulation industrielle de la tranche, et c'est la raison de la présence du substrat de report collé. Les signaux issus du composant électronique de prise d'image ainsi réalisé sont en général exploités par d'autres dispositifs électroniques qui ne font pas partie du composant. Pour augmenter la complexité des tâches accomplies par le composant électronique de prise d'image sans augmenter la taille (donc le coût) du capteur aminci lui-même, il serait souhaitable d'associer au capteur aminci un circuit électronique auxiliaire d'une manière qui minimise 2910707 2 l'encombrement et qui optimise la réalisation industrielle. Une solution envisagée par la présente invention est de coller face contre face deux circuits intégrés dont l'un est le capteur d'image aminci et l'autre est un circuit électronique intégré relié électriquement au capteur aminci. 5 Le problème de la liaison électrique entre les deux circuits n'est cependant pas facile à résoudre. Une solution qui paraît appropriée consisterait à utiliser la technique de connexion de type "flip-chip" par laquelle le capteur (avant amincissement) comporterait des plots métalliques de connexion extérieure, et le circuit intégré en vis-à-vis comporterait des 10 métallisations exactement en regard, des billes d'indium étant prévues sur les métallisations de l'un des deux circuits. Par refusion des billes d'indium, on souderait plot contre plot le capteur et le circuit intégré auxiliaire. Ceci est nécessairement fait avant amincissement du capteur et la soudure doit être faite au cours du processus collectif sur tranche entière de silicium, c'est-à- 15 dire avant découpage en puces de circuit intégré individuelles, aussi bien pour le capteur que pour le circuit intégré associé. Outre que la réalisation de ces plots du capteur aminci n'est pas facile, il faut encore prévoir des plots pour la connexion vers l'extérieur de l'ensemble constitué par le capteur aminci et son circuit intégré associé. En 20 effet, les plots du capteur qui ont servi à la soudure des deux tranches face contre face ne sont plus accessibles. En outre, lorsqu'on procède à une soudure de cette manière, il y a des opérations qu'on ne peut plus effectuer sur la face arrière du capteur aminci, en particulier si ces opérations nécessitent des températures de 25 traitement élevées incompatibles avec la présence de soudures à l'indium. On propose donc selon l'invention un procédé de fabrication pour aboutir à la réalisation d'un composant électronique qui associe à la fois un capteur d'image sur silicium aminci et un circuit intégré associé. Plus précisément, on propose selon l'invention un procédé de 30 fabrication d'un composant électronique comportant un capteur d'image sur substrat aminci et un circuit intégré associé, comprenant les opérations suivantes : - on réalise le capteur d'image à partir de la face avant d'un premier substrat, le capteur comprenant des premières plages conductrices 2910707 3 destinées à l'établissement de contacts avec des deuxièmes plages conductrices correspondantes du circuit intégré associé ; - on réalise le circuit intégré associé, avec ses deuxièmes plages conductrices, sur la face avant d'un deuxième substrat, les deuxièmes 5 plages conductrices du deuxième substrat n'étant pas recouvertes par d'autres couches conductrices du premier ou du deuxième substrat lorsque les deux substrats sont superposés à leur place définitive ; - on colle les deux substrats face avant contre face avant ; - on amincit le premier substrat jusqu'à une épaisseur d'environ 2 10 à 30 micromètres ; - on grave localement le premier substrat aminci sur toute son épaisseur au-dessus des premières plages conductrices et au-dessus des deuxièmes plages conductrices ; - on dénude localement les premières plages et les deuxièmes 15 plages en enlevant les couches isolantes qui les recouvrent ; - on dépose une couche conductrice venant en contact avec les premières et deuxièmes plages dénudées ; - et on grave la couche conductrice pour définir des liaisons électriques individuelles entre une première plage du capteur d'image et une 20 deuxième plage du circuit intégré associé. Le collage des deux substrats est fait de préférence par adhérence moléculaire sans adjonction de matière adhésive, les faces avant des deux substrats étant planarisées avant collage. L'opération de gravure pour la mise à nu des plages peut être faite 25 en une ou deux étapes selon la nature des couches qui sont à graver. En effet, la mise à nu des plages du capteur à substrat aminci peut comprendre une gravure de plusieurs couches isolantes déposées ou formées thermiquement, alors que l'étape de mise à nu des plages du circuit associé comprend aussi une gravure d'autres couches, par exemple des couches de 30 planarisation des deux faces avant ; les deux opérations de gravure ne sont donc pas forcément identiques même si le plus souvent la plupart des couches isolantes sont de même nature, notamment à base d'oxyde de silicium. La première plage de contact conductrice peut être reliée 35 directement à un plot de connexion extérieure du composant électronique, ce 2910707 4 plot faisant partie ou ne faisant pas partie de la même couche conductrice que la plage de contact. Le plot de connexion peut venir en contact sur la plus grande partie de sa surface avec la première plage conductrice ou au contraire être 5 décalé latéralement par rapport à la première plage conductrice. L'ouverture qui est formée dans le substrat aminci au-dessus d'une première plage conductrice et d'une deuxième plage conductrice destinée à être reliée électriquement à la première peut comprendre soit une seule ouverture commune au-dessus des deux plages, soit deux ouvertures 10 distinctes séparées latéralement l'une de l'autre. L'invention concerne non seulement un procédé de fabrication mais la constitution nouvelle d'un composant électronique comportant un capteur d'image sur substrat aminci, monté sur un circuit intégré associé. Le capteur d'image est réalisé sur la face avant d'un premier substrat d'environ 15 2 à 30 micromètres d'épaisseur ; un circuit intégré associé est réalisé sur la face avant d'un deuxième substrat, avec une couche de planarisation isolante interposée entre les faces avant des deux substrats. Le matériau de la face arrière du substrat aminci est ouvert localement au-dessus d'une première plage conductrice située dans le substrat aminci et au-dessus d'une 20 deuxième plage conductrice située dans le deuxième substrat et non surplombée par une couche conductrice du premier substrat, le composant comportant une portion de couche conductrice déposée sur les deux plages et entre celles-ci de manière à les relier électriquement. Le capteur d'image est de préférence un capteur sur silicium 25 aminci destiné à être éclairé par sa face arrière, et le circuit intégré associé peut être un circuit de traitement d'image. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux 30 dessins annexés dans lesquels : - la figure 1 représente un capteur d'image avant amincissement ; - la figure 2 représente le circuit intégré associé avant report du capteur d'image ; - la figure 3 représente l'étape de mise en place du capteur devant 35 le circuit intégré associé ; 2910707 5 - la figure 4 représente l'ensemble du capteur et du circuit associé, le substrat du capteur étant aminci après report des deux substrats l'un contre l'autre ; - la figure 5 représente l'étape de gravure d'une ouverture dans le 5 silicium aminci ; - la figure 6 représente l'étape de mise à nu des plages conductrices à relier ensemble ; - la figure 7 représente le dépôt d'une couche conductrice sur la face arrière du capteur aminci ; ~o - la figure 8 représente la gravure de la couche conductrice pour la formation de liaisons entre le capteur et le circuit intégré associé, et la formation éventuelle de plots de connexion extérieure du composant ; - la figure 9 représente une variante de constitution du composant électronique selon l'invention 15 - la figure 10 représente une configuration possible avec deux ouvertures dans le silicium, respectivement au-dessus d'une plage conductrice du capteur et au-dessus d'une plage conductrice du circuit associé ; la figure 11 représente une variante de réalisation du composant; 20 - la figure 12 représente une réalisation dans laquelle le plot de connexion est formé sur la face arrière de la couche de silicium monocristallin et non au fond d'une cuvette creusée dans le silicium ; - la figure 13 représente une autre variante dans laquelle la plage conductrice du capteur d'image et le plot de connexion extérieure pour le 25 composant font partie d'une même couche. L'invention sera décrite à propos d'un capteur d'image sur silicium éclairé par sa face arrière amincie, pour la capture d'image visible aux longueurs d'onde auxquelles le silicium est sensible. L'invention est 30 applicable cependant à des capteurs sur substrats d'autres matériaux et pour d'autres longueurs d'onde (infrarouge par exemple). Sur la figure 1 on a représenté un substrat de silicium 10 comportant une couche épitaxiale superficielle 12 dans laquelle seront réalisés les éléments actifs du circuit intégré, et notamment les éléments photosensibles du capteur d'image. Les circuits électroniques du capteur, 2910707 6 comprenant par exemple une matrice active photosensible et des circuits périphériques, sont fabriqués par des opérations classiques de dépôts, gravures, dopages, de différentes couches isolantes, conductrices ou semiconductrices et toutes ces opérations sont faites à partir de la face avant 5 du substrat, à savoir la face sur laquelle se trouve la couche épitaxiale (face située en haut sur la figure 1). Le substrat 10 peut être un substrat de silicium monocristallin massif ou un substrat de type SOI (de l'anglais "silicon on insulator", silicium sur isolant) comportant une couche épitaxiale séparée du substrat par une fine couche d'oxyde de silicium. 10 Les figures ne sont pas à l'échelle, que ce soit en épaisseurs ou en largeurs, pour simplifier la représentation. L'épaisseur du substrat 10 est de plusieurs centaines de micromètres, suffisante pour qu'on puisse manipuler industriellement les tranches de silicium sur lesquelles on va former collectivement de multiples capteurs individuels ; le substrat 10 est 15 donc à ce stade une tranche de silicium. Ce n'est qu'ultérieurement qu'il sera divisé en composants individuels. La technologie de réalisation du capteur peut être une technologie dite CMOS dans laquelle non seulement les circuits périphériques mais même les pixels de la matrice photosensible sont réalisés à partir de 20 transistors MOS. On ne décrira pas l'ensemble des étapes de réalisation du capteur dans cette technologie étant donné que seules les étapes de connexion du capteur avec un autre circuit intégré associé font l'objet de la présente invention, mais, pour faciliter la compréhension, on a représenté sur les 25 figures des exemples de couches qu'on peut trouver dans le capteur. Ainsi, on a représenté symboliquement sur la face avant la couche épitaxiale 12 avec une zone semiconductrice dopée 14, et, au-dessus de la couche épitaxiale 12, plusieurs niveaux de couches conductrices 16, 18, 20, 22 superposés, séparés les uns des autres par des couches isolantes. Les 30 couches conductrices sont gravées selon des motifs désirés dictés par la fonctionnalité du circuit, et peuvent être reliées par endroit les unes aux autres par des vias conducteurs à travers les couches isolantes. Les couches isolantes sont désignées globalement par la référence 24 sans qu'on les distingue les unes des autres bien qu'elles soient déposées et 2910707 7 gravées successivement en alternant couches conductrices et couches isolantes. Le premier niveau conducteur 16 peut être déposé par endroits sur une couche d'isolant relativement épais (ordre de grandeur 1 micromètre) 5 26 formée par dépôt ou oxydation thermique du silicium. II peut aussi être déposé sur une couche isolante plus mince, déposée ou formée par oxydation thermique du silicium. D'une manière générale, les différents niveaux conducteurs peuvent être principalement à base d'aluminium. Les couches isolantes 10 peuvent être notamment en oxyde de silicium, et/ou en nitrure de silicium. Les liaisons entre niveaux peuvent être faites par des vias à travers les couches isolantes, ces vias pouvant être remplis de matériau conducteur tel que du tungstène. D'autres couches conductrices telles que des couches de silicium 15 polycristallin peuvent être présentes, par exemple pour la formation de grilles de transistors MOS, et d'autres diffusions de type N ou P peuvent être prévues (sources et drains de transistors, photodiodes, etc.). Elles ne sont pas représentées. Toutes ces couches sont formées à partir de la face avant du 20 substrat de silicium, lors des étapes de fabrication collective sur une tranche entière. Le capteur se présente donc globalement, à la fin des étapes de fabrication sur la face avant, comme un substrat de silicium 10 revêtu d'une couche épitaxiale 12 comportant notamment des motifs de dopages 25 différents, cette couche épitaxiale étant elle-même revêtue d'une couche isolante 24 dans laquelle sont noyés plusieurs niveaux conducteurs gravés. Une couche de planarisation isolante 28 est alors déposée sur la face avant pour aboutir à une face avant parfaitement plane, ne présentant pas les microreliefs que peuvent engendrer les étapes de dépôt et gravure 30 précédentes. La couche de planarisation 28 est de préférence en matériau inorganique (par exemple de l'oxyde ou du nitrure de silicium) pour résister à des températures de traitement ultérieur qui peuvent être élevées. On réalise par ailleurs, toujours par un procédé de fabrication collective sur tranche, le circuit intégré qui sera associé au capteur pour 35 former un composant électronique hybridé à deux puces collées l'une contre 2910707 8 l'autre. Sur la figure 2, ce circuit intégré comporte des couches similaires à celles du capteur de la figure 1 : à titre symbolique on a encore représenté un substrat de silicium 30, sur lequel on a formé, à partir de la face avant, des zones diffusées 34, des niveaux conducteurs superposés 36, 38, 40, 42 5 séparés par un ensemble de couches isolantes 44, des zones d'oxyde épais 46. Les couches conductrices sont de préférence à base d'aluminium et les couches isolantes de préférence en oxyde de silicium et/ou en nitrure de silicium. Enfin, une couche de planarisation isolante 48 est déposée sur la face avant pour faire disparaître les microreliefs. Elle est également de 10 préférence en matériau inorganique tel que de l'oxyde ou du nitrure de silicium. L'épaisseur du substrat 30 (tranche de silicium) est là encore de plusieurs centaines de micromètres pour permettre la manipulation industrielle de la tranche pendant la fabrication collective de multiples circuits 15 intégrés qui seront associés aux multiples capteurs d'image. Les dimensions de la puce de capteur et de la puce de circuit intégré peuvent être exactement identiques (sans que ce soit obligatoire) car il n'est pas nécessaire, comme on le verra, de prévoir un débordement d'une puce par rapport à l'autre pour laisser la place à des plots de connexion vers 20 l'extérieur du composant. Les motifs intégrés dans la puce et les motifs intégrés dans le circuit intégré associé doivent être conçus de manière que des plages conductrices de l'une soient précisément localisées par rapport à des plages de l'autre en vue d'effectuer une connexion entre elles par le procédé qui va 25 maintenant être décrit. Sur la figure 3 on a représenté le substrat 30 du circuit intégré associé, au-dessus duquel on a placé, retourné avec sa face avant vers le bas, le substrat 10 du capteur d'image. Les substrats sont donc disposés face avant contre face avant, les couches planarisées 28 et 48 étant en vis- 30 à-vis. Les deux tranches semiconductrices sont alignées précisément l'une par rapport à l'autre. Puis elles sont appliquées l'une contre l'autre et se solidarisent l'une avec l'autre par simple adhérence moléculaire. Le phénomène d'adhérence moléculaire est une force d'attraction très 35 importante qui se crée entre deux surfaces appliquées l'une contre l'autre 2910707 9 dès lors que ces surfaces sont très planes, c'est-à-dire dépourvues de rugosités. C'est la raison pour laquelle les étapes de fabrication du capteur et du circuit intégré associé comportent une étape de planarisation. La planarisation est faite par dépôt de matière isolante, de préférence de l'oxyde 5 de silicium, suivi d'un polissage mécanique et chimique (CMP pour "chemical mechanical polishing"). Le collage par adhérence moléculaire présente l'avantage de ne pas nécessiter un apport de matériau de collage, et en particulier il évite d'utiliser des colles organiques qui tiendraient difficilement lors des étapes de 10 fabrication qui vont suivre. La figure 4 représente les tranches ainsi collées sans apport de matière entre les couches de planarisation isolantes 28 et 48. Le collage est suivi d'une étape d'amincissement du substrat 10 du capteur pour ne conserver qu'une épaisseur très mince de silicium, en pratique l'épaisseur de 15 la couche épitaxiale 12 dans laquelle on a formé les diffusions de type N ou P (telles que 14) nécessaires au fonctionnement du capteur. La figure 4 représente les tranches collées, après cette étape d'amincissement. L'amincissement est fait par usinage, par exemple un rodage mécanique, suivi d'un polissage mécanique et/ou chimique. 20 L'épaisseur de silicium qui subsiste est extrêmement faible (par exemple de 3 à 5 micromètres pour un capteur de technologie CMOS, un peu plus pour un capteur CCD, et plus pour des capteurs sensibles à des longueurs d'onde infra rouge que pour des capteurs sensibles à la lumière visible). L'invention est particulièrement intéressante lorsqu'on amincit le 25 substrat à moins de 10 micromètres d'épaisseur de matériau semiconducteur en raison de la facilité qu'on a alors pour creuser des ouvertures dans un substrat très mince par des procédés de lithographie classiques et pour déposer un métal conducteur dans ces ouvertures. On comprend que les étapes de fabrication collective suivantes 30 (sur tranche entière) ne sont possibles que par le fait que le substrat 30 du circuit intégré associé sert maintenant de support assurant la tenue mécanique des capteurs d'image qui ont été formés sur le substrat 10. La face avant du capteur et la face avant du circuit intégré associé sont maintenant inaccessibles puisque les substrats 10 et 30 ont été collés 35 par leurs faces avant. On effectue alors à partir de la face arrière de la 2910707 10 couche épitaxiale 12 (en haut sur la figure 4), différentes opérations de traitement, et notamment les opérations nécessaires à la connexion électrique entre chaque capteur et le circuit intégré associé situé au-dessous, et, de préférence simultanément, les opérations nécessaires à la réalisation 5 de plots de connexion pour la connexion du circuit avec l'extérieur. Sur la figure 4, on a désigné par P1 une plage de contact conductrice faisant partie d'une des couches conductrices formées sur le capteur lors des étapes de fabrication par la face avant. Dans cet exemple, la plage P1 est une partie de la couche 16 qui a été formée au départ sur une 10 couche d'oxyde de silicium thermique épais 26. Elle est donc située, sur la figure 4, au-dessous de cette couche d'oxyde 26 puisque le substrat 10 a été retourné face avant vers le bas. La plage P1 du capteur servira à la connexion avec une plage conductrice correspondante P2 du circuit intégré associé. De préférence, la 15 plage P1 fait partie du premier niveau de métallisation dans le processus de fabrication du capteur et la plage P2 fait partie du dernier niveau de métallisation dans le processus de fabrication du circuit intégré associé. La plage P2 est donc ici formée dans une couche conductrice 42. La plage P2 n'est pas surplombée par la plage P1, et de plus elle 20 n'est pas surplombée par une quelconque portion de couche conductrice du capteur ou du circuit intégré associé. Les étapes de procédé de fabrication postérieures au collage des deux substrats par adhésion moléculaire comprennent les opérations suivantes décrites en référence aux figures 5 à 8. 25 Tout d'abord (figure 5) on attaque le silicium de la couche épitaxiale 12 sur la totalité de son épaisseur au-dessus de la plage P1 et au-dessus de la plage P2. L'attaque est faite avec un produit qui n'attaque pas les couches isolantes 24 ou 26. Dans l'exemple de la figure 5, on ouvre le silicium sur toute une zone englobant à la fois la plage P1 et la plage P2. On 30 verra plus loin qu'on peut ouvrir deux zones séparées, au-dessus de la plage P1 et de la plage P2 respectivement. Cette ouverture met à nu la couche d'oxyde épais 26 sur laquelle avait été déposée la couche conductrice 16. Si la couche conductrice 16 avait été déposée sur une autre couche isolante (oxyde mince ou nitrure de 35 silicium) c'est cette autre couche qui serait mise à nu. L'ouverture dans le 2910707 11 silicium met aussi à nu la couche isolante 24 au-dessus de la plage P2. On rappelle que la couche isolante 24 est en fait une superposition de couches isolantes qui ont été déposées pour isoler les unes des autres les couches conductrices superposées 16 à 22. Il n'y a pas de portions de couches 5 conductrices au-dessus de la plage P2. Ensuite (figure 6) on attaque localement la couche isolante 26, à travers un masque de résine, dans toute la plage PI que l'on souhaite dénuder ; on utilise un produit qui n'attaque pas le silicium ni les couches conductrices. On attaque également la couche isolante 24 sur toute sa 10 profondeur, ainsi que la couche de planarisation 28, la couche de planarisation 48, et les couches éventuellement sous-jacentes jusqu'à la couche conductrice 42. Ces attaques mettent à nu localement la couche 16 (dans la plage P1) et la couche 42 (dans la plage P2). Elles peuvent se faire en une seule fois à travers un masque de résine ouvert au-dessus de la 15 plage P1 et la plage P2, ou bien en deux fois à travers deux masques différents correspondant chacun à une des ouvertures, ou encore en deux fois à travers un masque ouvert au-dessus des plages P1 et P2 et un autre masque ouvert seulement au-dessus de la plage P2. Les attaques dans la zone P2 peuvent nécessiter plusieurs produits d'attaque successifs si les 20 couches 24, 28, 48 ne peuvent pas être attaquée par un seul produit. On dépose alors (figure 7) une couche conductrice 50, pouvant être en aluminium ou en cuivre notamment, qui vient recouvrir l'ensemble de la face arrière du capteur et qui vient en contact avec la plage P1 dénudée et avec la plage P2 dénudée. 25 Puis on grave (figure 8) la couche conductrice 50 pour définir sur l'ensemble du capteur les interconnexions à établir entre une plage de contact P1 du capteur et une plage de contact P2 du circuit intégré associé, et pour définir en même temps d'autres utilisations éventuelles de la couche conductrice 50. Parmi ces autres utilisations il y a notamment la formation 30 de plots de connexion et la formation d'une grille de masquage optique sur la face arrière de la matrice photosensible du capteur d'image. Sur la figure 8, on a représenté une liaison électrique établie par la couche conductrice 50 entre la plage P2 et la plage P1, la couche 50 recouvrant la plage P1 dans toute une zone de plusieurs dizaines de 35 micromètres de côté pour constituer un plot de connexion extérieure PLI du 2910707 12 composant. Le plot de connexion est donc constitué dans cet exemple par une portion de la couche de liaison 50 et le plot est en contact sur toute sa surface ou tout au moins sur la majeure partie de sa surface avec la plage conductrice sous-jacente PI. On pourra souder un fil de connexion sur cette 5 zone PLI lors de l'encapsulation du composant. On a représenté aussi sur la figure 8 une partie de couche 50 pouvant subsister, après gravure, à l'arrière de la couche épitaxiale 12. Cette partie de couche GR peut avoir une configuration de grille ajourée, laissant passer la lumière vers les pixels de la matrice photosensible du capteur et 10 permettant de mettre l'arrière de la couche épitaxiale à un potentiel de référence. Cette partie de couche GR est alors reliée par exemple à un plot de connexion de masse du composant. Sur la figure 9, on a représenté une variante dans laquelle la dimension de la plage P1 est beaucoup plus petite que la dimension du plot 15 de connexion extérieure PLI. Le plot de connexion PLI formé dans la couche 50 repose alors sur la couche d'oxyde 26 et seule une petite ouverture est formée dans cette couche d'oxyde à l'étape de la figure 6 pour permettre que la couche de liaison 50 vienne en contact avec la plage P1. La figure 10 représente une configuration dans laquelle un contact 20 interne au composant est établi entre une plage P1 du capteur et une plage P2 du circuit intégré associé, sans que ce contact soit associé à un plot de connexion extérieure. Il n'y a donc pas de zone PLI associé aux deux plages de contact PI et P2. Dans un composant électronique réalisé selon l'invention on pourra trouver aussi bien des liaisons associées à des plots de 25 connexion extérieure que des liaisons non associées à un plot de connexion. Qu'il y ait un plot de connexion extérieure ou non, il peut être souhaitable de prévoir de minimiser les dimensions de l'ouverture creusée dans la couche épitaxiale à l'étape de la figure 5. Dans les figures 1 à 9, on a représenté une seule ouverture qui englobe à la fois une plage de contact P1 30 (voire même un plot de connexion extérieure PLI) et une plage de contact P2. Mais on peut prévoir deux ouvertures séparées, l'une au-dessus de la plage de contact P1, l'autre au-dessus de la plage de contact P2, la couche conductrice 50 quirelie ces deux plages passant au-dessus du silicium 12 qui sépare ces deux ouvertures. C'est ce qui est représenté sur la figure 10. 35 C'est particulièrement applicable au cas où il n'y a pas de plot de connexion 2910707 13 extérieure puisqu'on peut alors faire des ouvertures de petites dimensions dans le silicium, mais c'est applicable aussi lorsqu'il y a un tel plot. Il est possible aussi par ce système de connecter une plage P1 du capteur et une plage P2 du circuit intégré associé même si ces plages ne sont pas très 5 proches l'une de l'autre sur le composant. Pour des raisons de routage de connexions, on s'arrangera cependant de préférence pour qu'une plage P1 soit très proche d'une plage P2 à laquelle elle doit être reliée. D'une manière générale, les contacts électriques entre capteur et circuit intégré associé se feront plutôt à la périphérie des puces de circuit 10 intégré, surtout s'il y a un plot de connexion extérieure associé, mais le principe de l'invention est applicable pour des contacts situés n'importe où dans la surface des deux circuits dès lors que de la place est disponible. A la figure 11, on a représenté une autre configuration inspirée de la figure 10, c'est-à-dire dans laquelle l'ouverture formée dans la couche 12 15 pour la plage P1 est séparée de l'ouverture pour la plage P2. Mais, à la différence de la figure 10, on a prévu un plot de contact, et ce plot est situé sur la face arrière de la couche de silicium monocristallin 12 et non dans une ouverture creusée dans cette couche. Dans ce cas, on fait en sorte que le plot PLI soit entièrement entouré par une tranchée périphérique ouverte 20 dans le silicium 12. Le plot PLI est ainsi formé sur un îlot de silicium 120 isolé du reste de la couche de silicium 12 ; la portion de couche métallique 50 qui forme le plot et qui est en contact d'une part avec la plage PI et d'autre part avec la plage P2 est en contact avec le silicium de l'îlot 120 mais n'est pas en contact avec le reste de la couche de silicium 12 (sauf s'il s'agit 25 d'un plot de masse destiné à fixer le potentiel de cette couche). Sur la figure 12, on a représenté une variante de réalisation de la figure 8 dans laquelle la plage de contact PI formée dans la couche conductrice 16 ne repose pas sous une couche d'oxyde épais (locos ou autre) mais sous une couche isolante très mince (épaisseur d'un oxyde de 30 grille de transistor MOS ou d'un oxyde de grille de transfert de charges). Le principe de l'invention n'est pas modifié, l'étape de gravure d'isolant de la figure 5 étant simplifiée en raison de la faible épaisseur à graver (on peut pratiquement se contenter d'une élimination d'isolant par attaque chimique non masquée). 2910707 14 La figure 13 représente une variante de réalisation de la figure 11, applicable aussi à la figure 8, c'est-à-dire indépendante du fait que la couche isolante 26 sous laquelle est située la couche conductrice 16 est mince ou plus épaisse. Dans cette variante, le plot de connexion extérieure PLI fait 5 partie de la même couche conductrice 16 que la plage P1 ; ce n'est pas la couche 50 qui sert à constituer le plot PLI. La couche 50 recouvre donc seulement une petite partie de la couche 16 et c'est cette petite partie qui constitue la plage de contact P1. Une large portion de la couche 16 constitue par ailleurs le plot de connexion extérieure PLI. Par conséquent, dans cette 10 réalisation, on prévoit que la gravure d'isolant de l'étape décrite à la figure 6 dénude non seulement la plage de contact P1 mais aussi toute une zone, adjacente ou non à la plage Pl, correspondant au plot PLI à réaliser. Les figures 8 à 13 représentent quelques exemples de la structure 15 de composant électronique selon l'invention à un stade presque final de fabrication. Les dernières étapes de fabrication, non représentées, comportent une étape de passivation consistant à recouvrir la face arrière d'une couche isolante de protection et à ouvrir cette couche en regard des plots de 20 connexion extérieure tels que PLI. Toutefois, il faut préciser qu'une telle étape de passivation aurait pu être effectuée avant le dépôt de la couche conductrice 50, et même avant d'ouvrir la couche d'oxyde épais 26 et les couches isolantes 24, 28, 48, donc entre l'étape représentée à la figure 5 et l'étape représentée à la figure 6. La mise à nu des plages de contact 25 conductrices comporte alors bien sûr une opération d'enlèvement local de la couche de passivation. Il reste ensuite à mettre en place les filtres de couleur pour un capteur d'image en couleurs. Enfin, on effectue la découpe de la tranche semiconductrice en 30 puces individuelles comportant chacune un capteur d'image sur substrat aminci, à éclairement par la face arrière, superposé à une puce de circuit intégré associée avec laquelle le capteur est directement relié électriquement. La découpe est une découpe classique, par exemple par sciage. Elle ne pose pas de problème particulier. 2910707 15 On effectue alors les étapes classiques d'encapsulation : par exemple un montage de la puce dans un boîtier et une soudure de fils de connexion entre les plots de connexion PLI et le boîtier. Le capteur d'image a été décrit comme étant un capteur sur 5 substrat de silicium destiné à être éclairé par sa face arrière, le silicium étant le matériau le plus utilisé pour les capteurs d'image en lumière visible, et particulièrement les capteurs d'image en couleur. L'invention est cependant applicable à des capteurs d'image formés sur d'autres matériaux, pour la prise d'image dans d'autres gammes de longueur d'onde (infra rouge, ~o ultraviolets, rayons X notamment). Le substrat peut être par exemple en arséniure de gallium ou en HgCdTe. REVENDICATIONS 1. Procédé de fabrication d'un composant électronique comportant un capteur d'image sur substrat aminci et un circuit intégré associé, comprenant les opérations suivantes : - on réalise le capteur d'image à partir de la face avant d'un premier substrat (10, 12), le capteur comprenant des premières plages conductrices (P1) destinées à l'établissement de contacts avec des deuxièmes plages conductrices (P2) correspondantes du circuit intégré associé ; - on réalise le circuit intégré associé, avec ses deuxièmes plages ~o conductrices, sur la face avant d'un deuxième substrat (30), les deuxièmes plages conductrices (P2) du deuxième substrat n'étant pas recouvertes par d'autres couches conductrices du premier ou du deuxième substrat lorsque les deux substrats sont superposés à leur place définitive ; - on colle les deux substrats face avant contre face avant ; 15 - on amincit le premier substrat jusqu'à une épaisseur d'environ 2 à 30 micromètres; - on grave localement le premier substrat aminci sur toute son épaisseur au-dessus des premières plages conductrices et au-dessus des deuxièmes plages conductrices ; 20 -on dénude localement les premières plages et les deuxièmes plages en enlevant les couches isolantes qui les recouvrent ; - on dépose une couche conductrice (50) venant en contact avec les premières (P1) et deuxièmes plages (P2) dénudées ; - et on grave la couche conductrice pour définir des liaisons 25 électriques individuelles entre une première plage du capteur d'image et une deuxième plage du circuit intégré associé. 2. Procédé selon la revendication 1, caractérisé en ce que le collage des deux substrats est fait par adhérence moléculaire après 30 planarisation des faces avant de chacun des deux substrats. 2910707 17 3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la première plage conductrice (P1) appartient à une couche conductrice (16) qui forme par ailleurs un plot de connexion extérieure du composant (PLI, fig. 12). 4. Procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'au moins une première et une deuxième plages reliées entre elles sont reliées également à un plot de connexion extérieure du composant. 5. Procédé selon la revendication 4, caractérisé en ce que le plot de connexion (PLI, fig. 8 et 11) vient en contact sur la plus grande partie de sa surface avec la première plage conductrice (Pl). 6. Procédé selon la revendication 4, caractérisé en ce que le plot 15 de connexion extérieure (PLI, fig. 9 et 12) est décalé latéralement par rapport à la première plage conductrice. 7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que l'étape de gravure locale du premier substrat aminci au-dessus des 20 premières plages conductrices et au-dessus des deuxièmes plages conductrices est suivie d'une étape de dépôt d'une couche de passivation et l'étape consistant à dénuder localement les premières plages et les deuxièmes plages comprend l'ouverture de la couche de passivation en regard des premières et deuxième plages. 25 8. Procédé selon l'une des revendications 1 à 7, caractérisé en ce que l'étape de gravure locale du premier substrat aminci au-dessus d'une première plage conductrice et d'une deuxième plage conductrice destinée à être reliée électriquement à la première comprend la formation de deux 30 ouvertures distinctes séparées latéralement l'une de l'autre (fig. 10). 9. Composant électronique comportant un capteur d'image sur substrat aminci, monté sur un circuit intégré associé, dans lequel le capteur d'image est réalisé sur la face avant d'un premier substrat (12) d'environ 2 à 35 30 micromètres d'épaisseur, et un autre circuit intégré associé est réalisé sur 5 2910707 18 la face avant d'un deuxième substrat (30), avec une couche de planarisation isolante (28, 48) interposée entre les faces avant des deux substrats, caractérisé en ce que le matériau de la face arrière du substrat aminci est ouvert localement au-dessus d'une première plage conductrice (P1) située 5 dans le substrat aminci et au-dessus d'une deuxième plage conductrice (P2) située dans le deuxième substrat et non surplombée par une couche conductrice du premier substrat, le composant comportant une portion de couche conductrice (50) déposée sur les deux plages et entre celles-ci de manière à les relier électriquement. 10 10. Composant selon la revendication 9, caractérisé en ce que la première plage conductrice (P1) appartient à une couche conductrice (16) qui forme par ailleurs un plot de connexion extérieure du composant (PLI, fig. 12). 11. Composant selon la revendication 9, caractérisé en ce qu'au moins une première et une deuxième plages reliées entre elles sont reliées également à un plot de connexion extérieure du composant. 20 12. Composant selon la revendication 11, caractérisé en ce que le plot de connexion (PLI , figure 8) vient en contact sur la plus grande partie de sa surface avec la première plage conductrice (P1). 13. Composant selon la revendication 11, caractérisé en ce que le 25 plot de connexion extérieure (PLI, figure 9) est décalé latéralement par rapport à la première plage conductrice. 14. Composant selon l'une des revendications 9 à 13, caractérisé en ce que le matériau de la face arrière du substrat aminci est enlevé dans 30 deux ouvertures distinctes séparées latéralement l'une de l'autre, l'une au-dessus de la première plage conductrice (P1) située dans le premier substrat aminci (12) et l'autre au-dessus de la deuxième plage conductrice (P2) située dans le deuxième substrat. 2910707 19 15. Composant selon la revendication 9, caractérisé en ce que le plot de connexion (PLI) est formé sur un îlot de silicium entièrement isolé du reste du matériau de la face arrière par une tranchée creusée tout autour de l'îlot sur toute l'épaisseur du silicium constituant le matériau du deuxième 5 substrat. 16. Composant selon l'une des revendications 9 à 15, caractérisé en ce que le capteur est un capteur d'image sur silicium aminci, destiné à être éclairé par sa face arrière. io