FR 2914499 A1 20081003 FR 0754222 A 20070402 B7990 - 06-GR1-392 1 PROCÉDÉ ET CIRCUIT D'OBTENTION D'UN ÉCHANTILLON DANS UN CAPTEUR D'IMAGES Domaine de l'invention La présente invention concerne de façon générale les capteurs d'images réalisés sous forme monolithique et utilisés dans des dispositifs d'acquisition d'images numériques tels que des caméras et des appareils photo. L'invention concerne de tels dispositifs que ceux-ci soient autonomes ou fassent partie d'un dispositif comportant d'autres fonctions telles que, par exemple, un téléphone portable ou un véhicule automobile. L'invention concerne plus particulièrement un système 10 dit anti-éclipse d'un capteur d'images dont le but est d'éviter qu'un fort éclairement se traduise par du noir. Exposé de l'art antérieur Un pixel d'un capteur d'images comporte essentiel- lement une photodiode utilisée en inverse et dont la capacité de 15 jonction est déchargée par un photocourant en fonction d'une intensité lumineuse reçue. L'obtention du niveau d'éclairement reçu par un pixel passe par la mesure de la tension aux bornes de la photodiode à des instants choisis, parmi lesquels la fin d'une période dite d'acquisition d'image ou d'intégration avant 20 et après laquelle le pixel est réinitialisé par rechargement de sa photodiode. La diminution de la tension aux bornes de la B7990 -06-GR1-392 2 photodiode pendant la période d'acquisition est proportionnelle au photocourant ayant déchargé sa capacité. Pour des intensités lumineuses élevées, le photocourant peut être tel que la décharge de la capacité de jonction pendant la phase d'acquisition nuit à la fiabilité de la mesure. En particulier, lorsque l'éclairement croît au-delà d'une certaine valeur, le signal électrique fourni par le capteur décroît jusqu'à zéro. Ce phénomène appelé d'éclipse entraîne qu'une zone très fortement éclairée est interprétée noire (cas, par exemple, du filament d'une lampe à incandes- cence). La demande de brevet américain n 2006/0278809 décrit un système anti-éclipse pour un capteur d'images dont les pixels sont constitués de quatre transistors, c'est-à-dire utilisant une technique de transfert des charges des photodiodes vers des noeuds capacitifs intermédiaires de chaque pixel, pour stocker temporairement ces charges avant lecture par transfert vers un conducteur de colonne commun à plusieurs pixels. Ces capteurs sont généralement appelés capteurs 4T par opposition aux capteurs appelés 3T dont les pixels sont constitués de trois transistors et qui ne comportent pas de noeud capacitif intermédiaire. Résumé de l'invention La présente invention vise à pallier tout ou partie des inconvénients des capteurs d'images connus. Un objet vise plus particulièrement une solution anti-25 éclipse. Un autre objet vise une solution compatible avec des capteurs 3T et 4T. Un autre objet vise une solution ne nécessitant pas de modification de la structure des pixels d'un capteur d'images 30 courant. Pour atteindre tout ou partie de ces objets ainsi que d'autres, il est prévu un procédé d'acquisition d'images par échantillonnage du niveau d'une tension représentative de la charge d'une photodiode, dans lequel : B7990 - 06-GR1-392 3 un premier échantillon est pris pendant une réinitialisation du niveau de charge de la photodiode ; et un deuxième échantillon est pris à condition que la pente de décroissance de la tension suite à la réinitialisation soit inférieure à un seuil, ledit deuxième échantillon remplaçant le premier. Selon un mode de mise en oeuvre, le deuxième échantillon est pris après une durée correspondant à la somme d'un temps d'établissement du niveau de tension et d'un temps de détermination de ladite pente. Selon un mode de mise en oeuvre, le niveau du premier échantillon est corrigé d'une valeur correspondant à une tension de couplage. L'invention prévoit également un capteur d'images comportant un réseau matriciel de cellules d'acquisition d'images pourvues chacune d'au moins une photodiode, les cellules étant interconnectées dans une première direction à des premiers conducteurs connectables à des capacités d'échantillonnage, et le capteur d'images comporte, pour chaque premier conducteur, un circuit de mise en oeuvre du procédé d'acquisition. Selon un mode de réalisation, chaque cellule comporte au moins un premier transistor dont la grille est susceptible de recevoir un signal de réinitialisation de la charge de la photodiode, et au moins un deuxième transistor en série avec un troisième transistor entre une borne d'alimentation et un desdits premiers conducteurs, la grille du deuxième transistor étant reliée à la cathode de la photodiode et la grille du troisième transistor étant reliée à un deuxième conducteur interconnectant les cellules dans une deuxième direction. Selon un mode de réalisation, ledit circuit comporte un comparateur estimant la variation du signal présent sur ledit premier conducteur par rapport à un seuil. Selon un mode de réalisation, une sortie dudit compa-rateur est reliée en entrée d'un élément de régénération de niveau numérique dont une sortie est combinée avec un signal B7990 - 06-GR1-392 4 d'échantillonnage pour fournir un signal de commande d'un transistor d'échantillonnage intercalé entre le premier conducteur auquel sont connectées la cellule et une première capacité d'échantillonnage. Selon un mode de réalisation, ledit élément est une bascule. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de mise en oeuvre et de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma-bloc d'un exemple de dispositif d'acquisition d'images ; la figure 2 représente un exemple de pixel de capteur d'images sans circuit anti-éclipse ; les figures 3A, 3B, 3C et 3D illustrent le fonctionnement du pixel de la figure 2 ; les figures 4A, 4B, 4C et 4D illustrent un détail du 20 fonctionnement du pixel de la figure 2 ; la figure 5 représente un exemple de circuit antiéclipse usuel ; la figure 6 représente, de façon très schématique et partielle, un mode de réalisation d'un capteur d'images avec 25 circuit anti-éclipse ; les figures 7A, 7B, 7C et 7D sont des chronogrammes illustrant le fonctionnement du capteur d'images de la figure 6 ; la figure 8 illustre l'effet du circuit anti-éclipse 30 de la figure 6 ; la figure 9 représente un schéma électrique détaillé d'un circuit anti-éclipse du type de celui de la figure 6 ; et les figures 10A, 10B, 10C, 10D, 10E, 10F, 10G, 10H, 101 et 10J illustrent le fonctionnement du circuit de la figure 35 9. B7990 - 06-GR1-392 De mêmes éléments ont été désignés par de mêmes références aux différentes figures qui ont été tracées sans respect d'échelle. Description détaillée 5 Pour des raisons de clarté, seuls les étapes et éléments utiles à la compréhension de l'invention ont été représentés et seront décrits. En particulier, la génération des signaux de commande d'un capteur d'images n'a pas été détaillée, la mise en oeuvre de l'invention étant compatible avec les systèmes de synchronisation usuels générant des signaux temporels de synchronisation. La destination des signaux issus du capteur d'images n'a pas non plus été détaillée, l'invention étant là encore compatible avec toute exploitation classique de tels signaux. La figure 1 est un schéma-bloc d'un exemple de dispositif d'acquisition d'images. Ce dispositif comporte un capteur d'images 1 (PIXEL ARRAY) comportant un réseau matriciel de cellules élémentaires ou pixels à l'intersection de lignes et de colonnes. Le dispositif d'acquisition comporte également un circuit électronique 10 (CTRL) de commande pilotant, entre autres, un circuit 11 de décodage de lignes ou rangées (ROW DEC), un circuit 12 de décodage de colonnes (COL DEC) et un circuit 13 d'amplificateurs de sortie (OUTPUT AMP) ou de convertisseurs analogique-numérique (généralement un par colonne) fournissant des signaux numériques OUT représentatifs de l'éclairement des différents pixels. Ces signaux numériques sont exploités par un dispositif (non représenté) associé au dispositif d'acquisition d'images et comportant, par exemple, des circuits de mémorisation des valeurs affectées aux différents pixels et de traitement d'images. La figure 2 représente un exemple de schéma électrique équivalent d'un pixel 2 d'un capteur d'images 3T. Le pixel 2 comporte une photodiode PD utilisée en inverse et dont la capa- cité de jonction (IC en pointillés) est déchargée par le photocourant (I en pointillés) en fonction de l'intensité lumi- B7990 - 06-GR1-392 6 neuse reçue. L'anode de la photodiode PD est connectée à un potentiel de référence (la masse M) et sa cathode est reliée à un noeud SN. Le noeud SN est relié, par un transistor de réinitialisation RT (un transistor MOS à canal N), à une borne 21 de fourniture d'un potentiel VRT positif par rapport au potentiel de référence M. Le transistor RT reçoit, sur sa grille, un signal VRST à deux états de commande de périodes d'application d'une tension fixant, dans un premier état, le niveau de réinitialisation du noeud SN de toutes les cellules d'une ligne. Dans un second état du signal VRST le transistor RT est bloqué. Le signal VRST est commun à toutes les cellules d'une même ligne. Le noeud SN est par ailleurs relié à la grille d'un transistor FT (un transistor MOS à canal N), monté en source suiveuse, dont le drain est connecté à une borne 22 de fourniture d'un potentiel Vdd, positif par rapport au potentiel de référence M. La source du transistor FT est reliée par un transistor ST de sélection, ici un transistor MOS à canal N, à un conducteur de colonne COL, dit ligne de bits, du réseau matriciel 1 (figure 1). Le transistor ST est commandé par un signal SEL de sélection de ligne ou rangée, commun à toutes les cellules d'une même rangée. Le transistor FT fait suivre l'information de tension du noeud SN sur le conducteur de colonne COL. Cette information est exploitée par deux éléments capacitifs d'échantillonnage Cl et C2 reliant, respectivement par des interrupteurs K1 et K2 commandés en tout ou rien par des signaux CDS1 et CDS2, le conducteur de colonne COL à la masse M. Les signaux CDS1 et CDS2 sont fournis par le circuit de commande 10 (figure 1). Le conducteur de colonne est par ailleurs relié à la masse par une source de courant CS et par une capacité para- site de colonne COOL. Les capacités Cl et C2 sont utilisées à des instants différents pour réaliser un double échantillonnage corrélé à chaque acquisition d'images. La différence entre les tensions qu'elles mémorisent (niveaux sur leurs électrodes positives respectives 7 et 8) fournit une tension différentielle pour B7990 - 06-GR1-392 7 exploitation par les circuits aval (par exemple, numérisation, mémorisation, etc.). Dans le cas d'un capteur 4T, un transistor de transfert (non représenté) est intercalé entre la cathode de la photodiode et le noeud SN. Ce transistor sert à transférer pour chaque pixel, les charges de sa photodiode vers le noeud SN. Les figures 3A, 3B, 3C et 3D sont des chronogrammes illustrant le fonctionnement du capteur de la figure 2 (capteur 3T). La figure 3A représente des exemples d'évolution de la tension VSN aux bornes de la photodiode PD. La figure 3B est un exemple d'allure du signal VRST• Les figures 3C et 3D illustrent des allures des signaux CDS1 et CDS2. Le signal VRST est activé avant chaque phase d'acquisition pour initialiser le noeud SN à un potentiel donné VINI• Dès qu'un potentiel haut est appliqué sur le signal de sélection SEL pour rendre passant le transistor de sélection ST, un courant traverse le transistor suiveur FT, ce qui fait suivre l'information de tension du noeud SN sur le conducteur de colonne COL. Cette information peut alors être échantillonnée par les capacités Cl et C2 à deux instants successifs tl et t2 sous commande des signaux CDS1 et CDS2. Un premier échantillonnage (instants tl correspondant aux fronts, par exemple descendants, du signal CDS1) est effectué juste après la période de réinitialisation pour obtenir un état de référence et un deuxième échantillonnage est effectué en fin de période d'intégration (instant t2 correspondant aux fronts, par exemple descendants, du signal CDS2). Le double échantillonnage permet de s'affranchir d'éventuelles dispersions de la tension seuil du transistor suiveur FT d'un pixel à l'autre. En pratique, la ten- Sion mémorisée par la capacité Cl, utilisée comme référence pour calculer la différence de tension AV entre les capacités Cl et C2, est obtenue suite à une réinitialisation postérieure à l'échantillonnage (t2) en fin de période d'intégration. Pendant la période d'intégration (entre les instants tl et t2), la tension VSN (figure 3A) décroît sous l'effet de B7990 - 06-GR1-392 8 l'intensité lumineuse reçue par la photodiode. La différence AV1 des niveaux du noeud SN entre les instants t2 et tl permet d'obtenir une information en tension proportionnelle à l'éclairement. Cette différence est calculée et exploitée par les circuits de traitement aval. L'effet d'éclipse est illustré en figure 3A par un deuxième exemple d'allure I' dans lequel la décroissance du courant est telle que le niveau VSN atteint un niveau minimal Vmin (décharge complète de la photodiode) avant l'instant tl. Il en découle que la différence AV1, entre les niveaux mesurés aux instants tl et t2 est nulle, c'est-à-dire représente une absence d'éclairement alors qu'en fait l'éclairement est maximal. On aurait pu penser réduire l'intervalle entre les instants t0 et tl. Toutefois, cet intervalle est nécessaire pour que le transistor FT fonctionne correctement comme cela sera expliqué ci-après. Les figures 4A, 4B, 4C, et 4D illustrent le fonctionnement du capteur de la figure 2 par des chronogrammes agrandis temporellement au voisinage des instants t0 et tl. La figure 4A reprend les exemples d'allures de la figure 3A. La figure 4B représente l'allure correspondante du niveau VCOL du conducteur COL. La figure 4C illustre l'allure du signal VRST• La figure 4D illustre l'allure du signal CDS1. A l'instant t0 représentant le front descendant de la tension VRST la tension VSN présente un front descendant depuis le niveau VINI jusqu'à atteindre un niveau VINI-AVCOUPL, où AVCOUPL représente la valeur d'un couplage négatif dû au blocage du transistor RT. Ce front provoque le blocage temporaire du transistor FT dans la mesure où son potentiel de grille descend plus vite que son potentiel de source en raison de la capacité de colonne COOL relativement importante. Il en découle que la tension VCOL décroît jusqu'à un instant t10 avec une pente indé- pendante de l'évolution de la tension du noeud VSN. A partir de l'instant t10, le transistor FT redevient progressivement passant mais il faut attendre jusqu'à un instant t11 pour que le B7990 - 06-GR1-392 9 potentiel de la colonne soit établi avec précision et redevienne représentatif du potentiel du noeud SN. L'intervalle de temps TE entre les instants t0 et t11 est incompressible pour un capteur donné (il faut attendre suffisamment pour obtenir la précision d'établissement nécessaire). Il impose que l'instant tl soit postérieur à l'instant t11, d'où l'intervalle t0-t1 qui engendre les phénomènes d'éclipse par perte de la référence pour le double échantillonnage corrélé dès que la décharge de la capa-cité de jonction de la photodiode PD devient significative dans l'intervalle entre les instants t0 et tl. Typiquement, le temps mort (intervalle entre les instants t0 et tl) avant le début de la phase d'acquisition est inférieur à 1 microseconde. Dans un cas normal (exemple du photocourant I aux figures), la tension VCOL prend à l'instant tl, en négligeant la chute de tension série dans le transistor ST, la valeur VCOL(tl) = VINI-AVCOUPL-VT(FT), où VT(FT) représente la tension grille-source du transistor FT. Cette valeur devient, lors de la prise du deuxième échantillon (instant t2), VCOL(t2) = VINI-AVCOUPL-AVI-VT(FT). La différence représente bien la valeur AV1. Toutefois, dans l'exemple d'un éclairement trop important I', cette différence AV1, de valeurs devient progressivement nulle quand l'éclairement croît en raison d'une référence incorrecte à l'instant tl. La figure 5 représente un exemple de technique usuelle anti-éclipse. Un circuit 20 anti-éclipse est associé à chaque colonne COL du capteur d'images dont les pixels sont, dans cet exemple, identiques aux pixels du capteur décrit en relation avec la figure 2. L'objectif est, en cas d'éclairement important, d'éviter une forte dérive de la tension de colonne VCOL au début de la période d'intégration. Le circuit 20 applique alors une tension VCT sur la colonne pour maintenir la tension VCOL Dans l'exemple représenté, cette tension est appliquée par un transistor CT dont la grille se voit appliquer une tension VCT et dont le drain est relié à la borne d'alimentation 22 tandis que la source est reliée au conducteur de colonne COL par un interrupteur KCT (en pratique un transistor) commandé par un signal CPL. B7990 - 06-GR1-392 10 L'interrupteur KCT est fermé pendant la période d'établissement du signal avant acquisition (entre les instants t0 et t11). Pendant cette période, le transistor CT conduit dès que la tension VCOL devient inférieure à la tension VCT-VT(CT), où VT(CT) représente la tension grille-source du transistor CT. La tension VCT est choisie pour être inférieure au niveau atteint à l'instant tl par un pixel à éclairement moyen, de façon à ne limiter l'excursion négative de tension de la colonne que lors d'un fort éclairement. Dans le cas d'un éclairement normal conduisant à une différence AV1 (nulle à moyenne), le transistor CT reste bloqué. La mesure à l'instant tl donne VCOL(tl) = VINI-AVCOUPL-VT(FT). Lors du deuxième échantillon (instant t2), cette tension devient VCOL(t2) = VINI-AVCOUPL-AVI-VT(FT). En effectuant la différence, on retrouve la tension AV1 et on compense bien les éventuelles dispersions de seuil du transistor FT et des tensions VINI et AVCOUPL• En cas d'éclairement trop important et d'actionnement du circuit anti-éclipse 20, l'échantillon à l'instant tl fournit une tension VCOL(tl) = VCT-VT(CT) tandis que l'échantillon à l'instant t2 fournit la valeur VCOL(t2) = VINI-AVCOUPL-AVIT-VT(FT). En considérant que la tension VCT correspond à une valeur proche d'un éclairement maximal, la différence entre les deux mesures fournit bien une information sur la différence AV1. Toutefois, il n'y a plus de corrélation entre les éventuelles dispersions du transistor FT. De plus, on introduit une dispersion supplémentaire, celle du transistor CT. La figure 6 représente un mode de réalisation d'un circuit anti-éclipse 30 associé, comme en figure 5, à chaque colonne d'un capteur d'images dont les pixels 2 sont également similaires. Les figures 7A, 7B, 7C et 7D sont des chronogrammes illustrant le fonctionnement du circuit anti-éclipse 30. La figure 7A représente des exemples d'allure du signal VCOL• La figure 7B représente l'allure du signal VRST. La figure 7C B7990 - 06-GR1-392 11 représente l'allure d'un signal CDSCOND représentant les instants d'échantillonnage pour l'échantillon de référence. La figure 7D représente l'allure d'un signal CDS1' à partir duquel sont obtenus les instants d'échantillonnage de référence. Par rapport au schéma de la figure 2, l'interrupteur K1 est commandé par un signal CDSCOND fourni par un circuit 31 (EST) recevant un signal CDS1' et prélevant une information sur le niveau du conducteur de colonne COL. Par rapport au signal CDS1 des figures 4A à 4D, le signal CDS1' (figure 7D) fourni par le circuit 10 (figure 1) comporte en plus une impulsion (instant t1') pendant chaque période de réinitialisation (pendant que le signal VRST est actif). Le rôle du circuit 31 est de laisser passer une première impulsion d'échantillonnage (t1') du signal CDS1' pendant la période de réinitialisation et de rendre conditionnelle l'impulsion qui suit (instant tl) et qui correspond à l'impulsion usuelle de début de période d'acquisition. Le circuit 31 estime la variation du niveau de tension du conducteur de colonne en fin de période d'établissement TE du signal ou juste après cette période pour bloquer l'impulsion conditionnelle si la variation excède un seuil AE. La valeur prise lors du premier échantillon tl' est alors conservée comme échantillon de référence. Si l'échantillon conditionnel tl est pris, il remplace le précédent et devient l'échantillon de référence. Le signal CDS2 de commande de l'interrupteur K2 n'est pas modifié par rapport aux cas usuels. Il en résulte que la différence entre l'échantillon de mesure (instant t2) en fin de période d'acquisition (non représentée aux figures 7) et l'échantillon de référence est effectuée par rapport à un échantillon de référence différent selon que l'éclairement est considéré ou non comme trop important par le circuit 31. Dans ces conditions, on a VCOL(tl') = VINI-VT(FT) et VCOL(t2) = VINI-AVCOUPL-AVI-VT(FT). La différence entre les deux échantillons donne AVCOUPL+AV1. Le terme AVCOUPL peut être considéré comme négligeable par rapport au signal AV1. De plus, on peut également le compenser de la façon suivante. B7990 - 06-GR1-392 12 Dans l'exemple représenté, le potentiel appliqué à l'électrode de référence 33 de la capacité Cl est connectable soit à la masse, soit à un potentiel VCpL choisi pour être égal à OVCOUPL• Cette fonction est illustrée par un interrupteur K reliant l'électrode 33 soit à la masse M soit à une borne 34 d'application du potentiel VCpL, l'interrupteur K étant commandé par un signal CPL. Selon une variante de réalisation, la prise en compte de la tension de couplage VCpL qui intervient pour tous les premiers échantillons est effectuée, en aval, de façon numérique par soustraction aux valeurs mesurées après conversion. La figure 8 est un graphe illustrant la variation de tension AV mesurée de façon différentielle par rapport à l'éclairement e pour illustrer un mode de détermination du seuil IAE correspondant à une intensité d'éclairement limite à partir de laquelle se pose le problème d'éclipse (trait mixte illustré en figure 8). Cette valeur IAE est prise en compte pour déterminer une tension VAE de seuil de déclenchement du circuit 31. La tension VAE est donnée par la formule VAE = (IAE/Cpix)*gFT*TAE, où Cpix désigne la capacité équivalente du pixel, où gFT représente le gain du transistor suiveur FT et où TAE désigne l'intervalle nécessaire au circuit 31 pour estimer la décroissance de la tension de colonnes. La figure 9 représente un mode de réalisation détaillé 25 d'un circuit 30 antiéclipse conforme à la description fonctionnelle de la figure 6. Les figures 10A, 10B, 10C, 10D, 10E, 10F, 10G, 10H, 101 et 10J sont des chronogrammes illustrant le fonctionnement du circuit de la figure 9. 30 Le circuit 31 comporte un comparateur 310 dont une entrée non inverseuse reçoit une tension de référence VREF (par exemple la masse) et dont une entrée inverseuse (de comparaison) est reliée à une électrode commune de deux éléments capacitifs C34 et C35. L'autre électrode du condensateur C34 est reliée au 35 conducteur de colonne COL tandis que l'autre électrode 311 du B7990 - 06-GR1-392 13 condensateur C35 est reliée à une source de tension (signal AE) susceptible de produire un échelon de tension d'amplitude V. Les condensateurs C34 et C35 forment un diviseur capacitif reproduisant sur l'entrée de comparaison du comparateur 310 les variations rapides du signal AE et des variations lentes du signal VCOL• Le comparateur 310 est réinitialisé par un signal RSTCPL appliqué sur la grille d'un transistor MOS 312 reliant son entrée de comparaison à sa sortie. La sortie du comparateur 310 est reliée à une entrée de données D d'une bascule 313 dont la sortie non inversée Q est reliée à une première entrée d'une porte logique 314 de type ET dont l'autre entrée reçoit le signal CDS1' comprenant deux impulsions d'échantillonnage (instants tl' et tl) respectivement pendant la période de réinitialisation RST (entre les instants t0' et t0) et hors de cette période. La bascule 313 est synchronisée par un signal CKCPL appliqué sur son entrée d'horloge. La sortie de la porte 314 commande l'interrupteur K1 (symbolisé ici par un transistor MOS) reliant le conducteur de colonne COL à l'électrode 7 de la capacité Cl. Dans l'exemple représenté, l'application option- nelle de la tension VCpL par l'interrupteur K (figure 6) est effectuée au moyen de deux transistors MOS K36 et K37 en série entre les deux bornes 34 et M d'application respectivement de la tension VCpL et de la masse, les transistors K36 et K37 étant respectivement commandés par des signaux S1 et S2 de synchro- nisation. La bascule 313 est initialisée à l'état haut par application d'un signal NSET d'activation pour forcer sa sortie à l'état haut avant la période de réinitialisation. Dans un mode de réalisation préféré, le comparateur 310 est constitué d'un transistor MOS dont la source est reliée à la masse (représentant alors fonctionnellement l'entrée non inverseuse), dont le drain définissant la sortie est chargé par une source de courant et dont la grille (entrée inverseuse) est reliée à l'électrode commune des éléments C34 et C35. La figure 10A représente un exemple d'allures de la 35 tension VSN à rapprocher de l'exemple de la figure 4A. La figure B7990 - 06-GR1-392 14 10B représente un exemple correspondant de la tension VCOL• La figure 10C représente l'allure correspondante du signal de grille CDSCOND du transistor K1. La figure 10D représente l'allure du signal CDS1' d'échantillonnage pour obtenir l'échantillon de référence. La figure 10E représente l'allure du signal VRST. La figure 10F représente l'allure du signal AE de commande en application de l'échelon d'amplitude VpE sur l'électrode 311 du condensateur C35. La figure 10G représente l'allure du signal CPL de commande de l'interrupteur K pour application de la tension VCpL sur l'électrode 33. La figure 10H représente l'allure du signal CKCPL de synchronisation de la bascule 313. La figure 101 représente l'allure du signal RSTCPL d'initialisation du comparateur 310. La figure 10J représente l'allure du signal NSET d'activation de la bascule 313. L'intervalle entre les deux échantillons tl et tl' est un compromis précision/vitesse, choisi suffisamment long pour que la variation puisse être détectée par le circuit 31 mais suffisamment court pour que l'échantillon tl reste correct lorsqu'il est utilisé. Cet intervalle inclut l'intervalle TpE et dépend des caractéristiques du pixel. Avant le début (instant t0') d'une période de réinitialisation, le comparateur 310 est initialisé par rapport à la tension de référence VREF grâce au signal RSTCPL qui reporte sa sortie sur son entrée de comparaison. La première impulsion d'échantillonnage du signal CDS1' doit toujours être transmise sur la grille du transistor K1. Par conséquent, le comparateur 310 est désactivé par le signal RSTCPL à l'état haut au moins pendant la période de réinitialisation (instants t0' à t0) de même que, si elle est prévue, la tension VCpL est appliquée sur l'électrode 33 de référence de la capacité Cl pour tenir compte de la tension de couplage lors de cette première mesure. La bascule 313 est initialisée (signal NSET) préalablement à la période de réinitialisation. A la fin de la période de réinitialisation (à partir 35 de l'instant t0), le circuit d'estimation 31 agit pour déter- B7990 - 06-GR1-392 15 miner si la variation imposée au conducteur COL doit provoquerl'interdiction de la prise de l'échantillon tl ou non. Pour ce faire, les éléments capacitifs C34 et C35 introduisent les variations respectives de la colonne et du signal AE. La bascule 313 verrouille la tension mesurée par la sortie du comparateur 310, la fin de comparaison étant fixée par le signal CKCPL de commande de la bascule (instant t20). Si la variation du signal utile est supérieure au niveau haut VAE du signal AE, la deuxième impulsion du signal CDS1' (instant tl) est masquée. D'un point de vue temporel, le signal CDSCOND correspond au signal d'échantillonnage effectif pour l'échantillon de référence. La tension VCpL est choisie pour correspondre au couplage de réinitialisation moyen du pixel vu de la colonne. L'ordre de grandeur de la tension VAE est de quelques dizaines à quelques centaines de millivolts en fonction des caractéristiques à partir desquelles on souhaite corriger un phénomène d'éclipse. Le premier échantillon (instant tl') pris pendant la phase de réinitialisation peut être considéré comme indépendant de l'éclairement. En ne tenant pas compte de la tension VCPL (par exemple, en supposant qu'elle est appliquée en correction numérique), la valeur du premier échantillon est VCOL(tl') = VINI-VT(FT). L'échantillon conditionnel (instant tl) fournit une valeur remplaçant celle du premier échantillon tl' si la décroissance des charges AV20 entre les instants t11 et t20 est lente par rapport au seuil choisi. La valeur de cet échantillon tl est VCOL(tl) = VINI-AVCOUPL-AV20-VT(FT). L'échantillon d'acquisition (instant t2, figures 3) 30 est indépendant de l'échantillon de référence utilisé. Sa valeur est : VCOL(t2) = VINI-AVCOUPL-AV-VT(FT). Par conséquent, pour un éclairement normal, la différence entre les valeurs de l'échantillon conditionnel et du deuxième échantillon donne AV-AV20. Pour un éclairement trop B7990 - 06-GR1-392 16 important, la différence entre les valeurs des premier et deuxième échantillons donne VcpL-AV. On a donc éliminé les dispersions éventuelles des transistors ST et FT. Pour les éclairements normaux, l'erreur introduite AV20 peut être négligée si la durée TpE (intervalle entre les instants t10 et t20) reste faible. Un avantage des modes de réalisation décrits en relation avec les figures 6 et suivantes est qu'ils évitent le phénomène d'éclipse. Bien qu'elle s'applique à tout type de capteur, l'invention trouve un intérêt particulier dans les capteurs dits à grande dynamique, c'est-à-dire adaptés à des plages d'éclairements importantes. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la mise en oeuvre pratique de l'invention et de définition des différents seuils et instants de synchronisation est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus en fonction des caractéristiques du capteur d'images et en utilisant des outils en eux-mêmes usuels. De plus, n'importe quel élément de régénération de niveau numérique peut être utilisé à la place d'une bascule dans le circuit 30. Par exemple, il peut s'agir d'un élément de verrouillage de tension (latch), d'un élément déclencheur (trigger), etc. En outre, bien que l'invention ait été décrite en relation avec un exemple d'application à un pixel à trois transistors, elle s'applique également au cas d'un pixel à quatre transistors. REVENDICATIONS 1. Procédé d'acquisition d'images par échantillonnage du niveau d'une tension représentative de la charge d'une photodiode (PD), caractérisé en ce que : un premier échantillon (t1') est pris pendant une réinitialisation (RST) du niveau de charge de la photodiode ; et un deuxième échantillon (tl) est pris à condition que la pente de décroissance de la tension suite à la réinitialisation soit inférieure à un seuil, ledit deuxième échantillon remplaçant le premier. 2. Procédé selon la revendication 1, dans lequel le deuxième échantillon (tl) est pris après une durée (TAE) correspondant à la somme d'un temps d'établissement du niveau de tension et d'un temps de détermination de ladite pente. 3. Procédé selon la revendication 1 ou 2, dans lequel le niveau du premier échantillon (t1') est corrigé d'une valeur correspondant à une tension de couplage (VCPL)• 4. Capteur d'images comportant un réseau matriciel de cellules d'acquisition d'images pourvues chacune d'au moins une photodiode (PD), les cellules étant interconnectées dans une première direction à des premiers conducteurs (COL) connectables à des capacités (Cl, C2) d'échantillonnage, caractérisé en ce que le capteur d'images comporte, pour chaque premier conducteur, un circuit (30) de mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 3. 5. Capteur selon la revendication 4, dans lequel chaque cellule comporte au moins un premier transistor (RT) dont la grille est susceptible de recevoir un signal de réinitialisation de la charge de la photodiode, et au moins un deuxième transistor (FT) en série avec un troisième transistor (ST) entre une borne d'alimentation (22) et un desdits premiers conducteurs (COL), la grille du deuxième transistor étant reliée à la cathode de la photodiode et la grille du troisième transistor étant reliée à un deuxième conducteur interconnectant les cellules dans une deuxième direction.B7990 - 06-GR1-392 18 6. Capteur selon la revendication 4 ou 5, dans lequel ledit circuit (30) comporte un comparateur (310) estimant la variation du signal présent sur ledit premier conducteur (COL) par rapport à un seuil (AE). 7. Capteur selon la revendication 6, dans lequel une sortie dudit comparateur (310) est reliée en entrée (D) d'un élément (313) de régénération de niveau numérique dont une sortie (Q) est combinée (314) avec un signal d'échantillonnage (CDS1') pour fournir un signal de commande (CDSCOND) d'un tran- sistor d'échantillonnage (K1) intercalé entre le premier conducteur (COL) auquel est connecté la cellule et une première capacité d'échantillonnage (Cl). 8. Capteur selon la revendication 7, dans lequel ledit élément est une bascule (313).