FR 2913144 A1 20080829 FR 0753561 A 20070228 PROCEDE DE FABRICATION DE TRANSISTOR A EFFET DE CHAMP La présente invention concerne un procédé de fabrication de transistor à effet de champ, notamment de transistor de type MOSFET. Un transistor à effet de champ est un composant à semi-conducteur comprenant trois électrodes actives, et qui permet le contrôle, grâce à la modification de la différence de potentiel entre deux électrodes appelées grille et source, d'un courant ou d'une tension sur une électrode de sortie, appelée drain. Un tel transistor est composé d'un substrat semi-conducteur, dopé de type N ou de type P, dopé en certaines zones avec des porteurs de type N+ ou P+, afin de former les différentes électrodes. L'invention est plus particulièrement destinée à la fabrication de transistors dont la source et le drain sont surélevés. Le procédé de surélévation des zones source et drain d'un transistor à effet de champ est un procédé connu dans la fabrication de tels transistors, dans un but d'améliorer la qualité des performances. En effet, dans un souci constant d'amélioration des performances et de réduction des coûts de revient des circuits, les transistors voient leurs dimensions se réduire en suivant l'évolution des noeuds technologiques. Or, le fait de réduire les dimensions d'un transistor a pour conséquence une diminution de la résistance intrinsèque de ce transistor. En conséquence, pour maintenir des performances de même niveau, il est nécessaire de diminuer en parallèle les résistances d'accès parasites du transistor, c'est à dire les résistances d'accès de la source et du drain. Ces résistances d'accès comprennent plusieurs composantes, notamment une résistance de couche de jonction et une résistance de contact entre le métal formant les électrodes, et le substrat. La résistance de couche de jonction correspond à la résistance présente au niveau des jonctions source/canal et drain/canal des transistors, le canal étant la partie dopée du substrat se situant entre la source et le drain. Cette résistance dépend de la valeur de la résistance surfacique du substrat utilisé. Elle peut également dépendre de la siliciuration du substrat, c'est à dire de son enrichissement en silicium. En effet, si la siliciuration n'est pas complètement réalisée, il en résulte une couche de silicium relativement faible au niveau du substrat, silicium qui vient parfois en contact avec l'isolant du substrat. Dans ce cas, la seule surface de contact source/canal ou drain/canal est la partie verticale de la jonction, ce qui tend à augmenter fortement la résistance d'accès. Un des moyens pour remédier à cet inconvénient consiste à augmenter l'épaisseur de silicium au niveau des électrodes source et drain, afin de permettre une opération de siliciuration plus performante, et éviter ainsi tout contact direct entre l'isolant et le silicium. Il est connu, pour réaliser cette couche épaisse de silicium, d'utiliser des techniques classiques d'épitaxie à très haute température. Lors de la mise en oeuvre de telles épitaxies, les dépôts de silicium ou autre composant sont généralement effectués à des températures de l'ordre de 1000 C, proche du point de fusion des métaux ou semi-conducteurs. L'inconvénient majeur de ces techniques est que la température élevée utilisée dégrade les conditions obtenues au cours de la fabrication du substrat dopé. En effet, du fait de cette haute température, les dopants présents dans la couche de substrat sur laquelle est déposé le matériau à semi-conducteur, par exemple du silicium, sont rediffusés. Il se produit alors un phénomène de rétro diffusion, ayant pour conséquence des mauvaises jonctions électriques, et des défauts au niveau des interfaces. Par ailleurs, du fait de cette diffusion, la couche déposée n'est pas homogène, par exemple en terme de concentration de dopants. Ces phénomènes sont particulièrement importants dans le cas, comme ici, où l'on souhaite faire croître une épaisse couche de silicium sur le substrat dopé. L'invention vise à remédier à cet inconvénient en utilisant un procédé d'épitaxie à basse température. Ainsi, l'invention concerne un procédé de fabrication de transistor à effet de champ à jonctions surélevées, caractérisé en ce qu'il comprend l'étape de déposer, sur un transistor à effet de champ, une couche de matériau semi-conducteur par pulvérisation plasma, à une vitesse de dépôt inférieure à la vitesse d'homogénéisation des atomes déposés, Ce procédé consiste à réaliser une épitaxie de matériau à semi- conducteur sur un transistor à effet de champ existant. Or, du fait de la vitesse de dépôt relativement lente, ce procédé permet de réaliser une épitaxie à faible température, notamment à une température inférieure à 600 C. Ainsi, l'épitaxie est réalisée de façon telle que la redistribution des dopants initialement présents dans le substrat de matériau à semi-conducteur utilisé pour la fabrication du transistor est beaucoup plus faible que dans le cas de dépôts effectués en utilisant un procédé classique d'épitaxie. En effet, il a été constaté que l'épitaxie réalisée dans le cadre d'un procédé selon l'invention permet de diviser par 30 ou 40 la vitesse de diffusion des dopants, par rapport à un procédé classique. En conséquence, le procédé ainsi défini permet de réaliser un transistor à effet de champ à faibles résistances de jonction, et permettant ainsi de réaliser de bonnes performances, sans que la qualité des jonctions électriques ne soit dégradée. Ainsi que mentionné précédemment, l'objectif de l'invention est de réaliser une épitaxie localisée, en surélevant des zones spécifiques du substrat semi-conducteur formant le transistor. Pour obtenir cette localisation, il est possible d'utiliser plusieurs méthodes. On peut, par exemple, choisir d'utiliser un masque positionné sur le transistor, et ajouré au niveau des électrodes, de façon que, lors du dépôt de matériau semi-conducteur, seules ces zones soient recouvertes. Une autre technique, préférentiellement utilisée dans l'invention, consiste à effectuer, dans une première étape, un dépôt de matériau semi-conducteur sur toute la surface du substrat et, dans une deuxième étape, à éliminer le matériau semi-conducteur sur les zones ne correspondant pas à deux connexions, notamment la source et le drain, de façon que seules ces deux connexions soient surélevées. Cette élimination est effectuée, dans une réalisation de l'invention, en utilisant une technique de photogravure. Ce procédé sera détaillé ultérieurement. Par ailleurs, dans certaines réalisations de l'invention, il peut arriver que l'organisation cristalline du matériau déposé ne corresponde pas à l'organisation cristalline des connexions initiales. Pourtant, une telle correspondance est indispensable pour obtenir un transistor présentant des bonnes performances de fonctionnement, puisqu'elle permet de prolonger le réseau cristallin des connexions, à savoir la source et le drain initialement présents dans le transistor à effet de champ, dans la couche de matériau semi-conducteur déposée, et ainsi de conserver les qualités électriques de ces électrodes source et drain. A cet effet, dans une réalisation, le procédé comprend en outre l'étape d'effectuer un recuit du matériau semi-conducteur :le recuit consiste à chauffer la couche de matériau semi-conducteur déposée jusqu'à obtenir une couche uniforme liquide. On diminue ensuite la température, et la phase cristalline se reforme, après une réorganisation des atomes. Ainsi, après réorganisation, on observe une bonne correspondance entre le réseau cristallin de la couche supplémentaire de matériau semi-conducteur et le réseau cristallin de la couche sur laquelle le matériau a été déposé. Dans cette invention, le dépôt de matériau semi-conducteur est préférentiellement effectué en utilisant un plasma d'argon. Dans ce cas, la couche déposée par plasma est une couche de matériau monocristallin. Dans une réalisation, pour obtenir que la vitesse de dépôt des atomes soit inférieure à la vitesse d'homogénéisation de ces mêmes atomes entre eux, la source de production du plasma est contrôlée par des moyens différents de ceux utilisés pour le contrôle de la polarisation de la cible de matériau semi-conducteur utilisé pour la pulvérisation. Ainsi, il y a un découplage entre, d'une part, la création des ions servant à la pulvérisation et, d'autre part, la polarisation des cibles, cette polarisation déterminant le rendement de pulvérisation. Ce découplage permet de faire varier la vitesse d'homogénéisation en envoyant sur le substrat des ions polarisés d'une façon telle qu'ils perdent leur énergie cinétique à l'impact sur ce substrat, permettant ainsi d'augmenter la mobilité des atomes déposés. Dans une réalisation, le plasma utilisé est un plasma inductif, c'est-à-dire créé par une antenne externe, par exemple émettant dans une gamme de fréquences allant de 0.1 à 100 MHz, au travers d'un diélectrique. On peut ainsi créer un plasma de type ICP (plasma à couplage inductif), ou de type TCP (plasma à couplage transformateur). De cette façon, la géométrie de l'antenne peut être choisie parmi plusieurs configurations, de manière à sélectionner celle assurant la plus grande homogénéité du plasma. Dans une réalisation, les cibles utilisées pour les pulvérisations sont polarisées en utilisant une polarisation comprise dans le groupe comprenant : une polarisation en courant continu (DC) et une polarisation en courant continu (DC) pulsé. Dans ce dernier cas, il est nécessaire que chaque impulsion de tension comporte une excursion de tension positive, afin de maintenir la pulvérisation sur le substrat. La polarisation en courant continu (DC) pulsé permet une stabilisation du procédé de pulvérisation cathodique, ceci en particulier pour des matériaux peu conducteurs. La surélévation de jonctions présentée ici peut être effectuée en utilisant différents types de matériau à semi-conducteur. Ainsi, selon les réalisations, le matériau déposé est compris dans le groupe comprenant : du silicium, du germanium, et une combinaison silicium germanium. Un procédé conforme à l'invention peut être utilisé pour la surélévation de jonctions sur tous types de transistor à effet de champ. Ainsi, selon les réalisations, le dépôt de matériau semi-conducteur est effectué sur un transistor de type compris dans le groupe comprenant : un transistor de type métal oxyde semi-conducteur à enrichissement, un transistor de type métal oxyde semi-conducteur à déplétion. L'invention concerne également un transistor obtenu en utilisant un procédé conforme à l'invention. D'autres caractéristiques et avantages de l'invention apparaîtront avec la description d'un mode de réalisation particulier, cette description étant effectuée à titre non limitatif à l'aide de la figure 1 sur laquelle est représenté un transistor à jonctions surélevées obtenu par un procédé selon l'invention. Sur cette figure est représenté un transistor de type NMOS, implanté sur un substrat de type Silicium sur Isolant . Ainsi, on voit apparaître sur cette figure un substrat de silicium 10, surmonté d'une couche isolante 12. Le transistor est généralement constitué d'un substrat de type P, faiblement dopé, dans lequel on réalise, par dopage quelconque, deux zones N+ 14 et 16 qui deviendront deux électrodes du transistor, à savoir, respectivement, la source et le drain. Le silicium au-dessus du canal est oxydé en dioxyde de silicium pour former une couche d'oxyde de grille 18, puis il est métallisé pour réaliser la grille 20, ce qui a pour conséquence de constituer une capacité entre la grille et le substrat. Au niveau des zones du substrat qui ne correspondent pas à une électrode du transistor sont créées des zones isolantes 22 et 24, en utilisant une technique de type Isolation par tranchée, ou STI (Shallow Trench Isolation). Cette technique d'isolation par tranchée consiste à réaliser par masquage une gravure du silicium de certaines zones, créant ainsi une tranchée. On comble alors cette tranchée par un diélectrique, en général de l'oxyde de silicium. L'avantage de cette technique, comparée à d'autres techniques d'isolation, telle que la technique par oxydation localisée, dite locos, est de permettre la réduction globale des dimensions. En effet, on s'affranchit, d'une part, de la forme en bec d'oiseau propre à la technique locos et, d'autre part, on améliore la planéité en supprimant la croissance d'oxyde de silicium au-dessus du plan de silicium, croissance propre à la technique locos. Afin de créer un transistor à effet de champ à jonctions surélevées, on pulvérise du silicium en utilisant une pulvérisation par plasma, à une température de l'ordre de 600 C. Le plasma utilisé est un plasma d'Argon, et le dépôt est effectué préférentiellement dans une enceinte à vide. Le silicium est pulvérisé sur l'ensemble de la surface du transistor, à savoir sur la grille 20, sur la source 14, sur le drain 16, et sur les zones isolantes 22 et 24. Dans une réalisation, le transistor est relié, au cours de l'étape de dépôt de silicium, à des moyens de régulation de la température, afin que celle-ci ne dépasse pas les 600 C, puisque c'est la température maximale permettant d'obtenir une vitesse de dépôt suffisamment faible. La durée de pulvérisation peut varier de une minute à plus d'une centaine de minutes, en fonction de l'épaisseur déposée. En effet, cette variation permet de déposer des couches dont l'épaisseur varie entre quelques nanomètres et quelques centaines de nanomètres. Après avoir déposé du silicium sur l'ensemble de la surface du transistor, il est nécessaire d'éliminer le silicium sur les zones ne correspondant ni à la source, ni au drain. Cette élimination est effectuée en utilisant une technique de photogravure, qui consiste à apposer un masque sur la couche de silicium ajouré au niveau du silicium que l'on souhaite éliminer, et à graver ensuite ce silicium. Après cette élimination, la source 14 et le drain 16 sont recouverts de couches localisées 26 et 28 de silicium. Ces couches localisées forment des prolongements de la source et du drain, permettant ainsi d'obtenir un transistor à jonctions surélevées, présentant tous les avantages précédemment décrits. Dans certaines variantes de réalisation, une étape de recuit est effectuée après le dépôt du silicium. Cette étape peut être effectuée avant ou après l'élimination du silicium inutile. Un transistor fabriqué en utilisant un procédé conforme à l'invention est caractérisé en ce qu'il présente une redistribution des dopants en profondeur et en latéral beaucoup plus faible qu'un transistor à jonctions surélevées réalisé en utilisant un procédé d'épitaxie classique. REVENDICATIONS 1. Procédé de fabrication de transistor à effet de champ à jonctions surélevées (26, 28), caractérisé en ce qu'il comprend l'étape de déposer, sur un transistor à effet de champ, une couche de matériau semi-conducteur par pulvérisation plasma, à une vitesse de dépôt inférieure à la vitesse d'homogénéisation des atomes déposés. 2. Procédé selon la revendication 1 caractérisé en ce qu'il comprend l'étape d'éliminer le matériau semi-conducteur sur les zones ne correspondant pas aux jonctions surélevées drain et source (26, 28). 3. Procédé selon la revendication 2, caractérisé en ce que l'étape d'élimination est effectuée en utilisant une technique de photogravure. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre l'étape d'effectuer un recuit du matériau semi-conducteur. 5. Procédé selon l'une des revendications précédentes, caractérisé en ce que le plasma utilisé pour le dépôt du matériau semi-conducteur est un plasma d'Argon, le matériau déposé étant alors un matériau semi-conducteur monocristallin. 6. Procédé selon l'une des revendications précédentes, caractérisé en ce que les cibles utilisées pour la pulvérisation plasma sont polarisées en utilisant une polarisation comprise dans le groupe comprenant : une polarisation de type courant continu et une polarisation de type courant continu pulsé. 7. Procédé selon l'une des revendications précédentes, caractérisé en ce que le matériau déposé est compris dans le groupe comprenant : du silicium, du germanium et une combinaison silicium germanium. 8. Procédé selon l'une des revendications précédentes, caractérisé en ce que le dépôt de matériau semi-conducteur est effectué sur un transistor compris dans le groupe comprenant : un transistor de type métal oxyde semi-conducteur à enrichissement, un transistor de type métal oxyde semi-conducteur à déplétion. 9. Transistor à effet de champ à jonctions surélevées fabriqué en utilisant un procédé conforme à l'une des revendications 1 à 8.