FR 2900278 A1 20071026 FR 0651391 A 20060420 B7515 - 06-RO-003 1 ANALYSE DE DERIVES DE FABRICATION DE CIRCUITS INTEGRES Domaine de l'invention La présente invention concerne de façon générale la fabrication des circuits électroniques et, plus particulièrement, les tests effectués sur des circuits intégrés pour analyser d'éventuelles variations dans le processus de fabrication. La présente invention concerne plus particulièrement les structures de test intégrées (BIST ou Build In Self Test), destinées à des circuits analogiques (BIST-A ou Build In Self Test Analog). L'invention s'applique à la fois à la réalisation de structures de test intégrées dans des circuits électroniques et à l'analyse de signaux fournis par ces structures de test pour isoler des paramètres de fabrication ayant subi des variations. Exposé de l'art antérieur La figure 1 représente, de façon très schématique et partielle, une plaquette 1 (Wafer) en matériau semiconducteur dans laquelle sont formés des circuits intégrés 11. Tous les circuits 11 sont supposés de taille identique mais ils peuvent également être répartis sur la plaquette avec des tailles différentes. Dans l'exemple de la figure 1, des chemins de découpe 12 sont utilisés pour loger des structures de test 2 B7515 - 06-RO-003 2 constituées de circuits électroniques particuliers servant à analyser d'éventuelles variations du processus de fabrication. De telles structures peuvent également être logées dans les circuits 11. La figure 2 illustre, de façon très schématique et sous forme de blocs, un exemple d'installation de test susceptible d'utiliser des structures de test 2 telles que représentées en figure 1. Typiquement, la plaquette 1 est soumise, avant découpe, à des tests électriques sous pointes au moyen d'un équipement de test 31 (PROBER) pourvu d'une carte à pointes 32. La plaquette à tester est placée sur un support 33 et des pointes conductrices 32 sont appliquées sur des plots des structures de test 2. Les structures de test sont alors soumises à des signaux d'alimentation et de commande, par exemple, au moyen d'un système informatique 34. La figure 3 représente, de façon très schématique, un exemple classique de circuit 2 de test du type auquel s'applique la présente invention. Dans cet exemple, un circuit intégré 2 est réalisé dans un chemin de découpe 12 et est accessible par des pointes 32 d'un système de test au moyen de plots 21 à 24. Le nombre de plots, généralement compris entre 4 et 7, dépend de la structure de test utilisée. La figure 4 représente un exemple de structure de test classique constitué d'un oscillateur en anneau destiné à détecter une variation des conditions de fabrication des circuits intégrés en mesurant une variation de fréquence d'oscillation. L'oscillateur en anneau est constitué de plu- sieurs inverseurs 41 dont les entrées respectives sont reliées à la sortie de l'inverseur précédent, la sortie du dernier inverseur étant relié à l'entrée du premier. Tous les inverseurs sont alimentés par une tension VDD appliquée, par exemple sur un plot 21 (figure 3) tandis que la masse (GND) est appliquée sur un autre plot (par exemple 22). Une tension de commande (Vctrl) est appliquée sur une troisième borne d'accès (par exemple 23) B7515 - 06-RO-003 3 reliée en parallèle à des bornes d'activation des inverseurs tandis qu'un signal de sortie Dout est mesuré sur une quatrième borne (24). En pratique, les inverseurs sont constitués d'au moins deux transistors MOS en série entre les bornes 21 et 22, la grille d'un des transistor définissant la borne d'entrée tandis que la grille de l'autre définit la borne d'activation. Le point milieu entre les deux transistors définit la borne de sortie. Des systèmes de mesure des effets de variation de processus de fabrication sur les performances des circuits au moyen d'oscillateurs en anneau sont décrits, par exemple, dans les articles : "Measuring the effects of process variation on circuit performance by means of digitally-controllable ring oscillators" de A. Bassi, V. Veggetti, L. Croce et A. Bogliolo publié en 2003 dans la revue IEEE ; et "Measurement of Delay Mismatch Due to Process Variation by Means of Modified Ring Oscillators de B. Zhou et A. Khouas, publié en 2005 dans la revue IEEE. Un inconvénient des structures de test et des systèmes d'analyse classiques est qu'il est difficile, voire impossible, de déterminer quelles étapes de fabrication provoquent une variation dans les performances des circuits. En effet, une variation de la fréquence d'oscillation d'un seul oscillateur en anneau par rapport à une fréquence nominale attendue n'apporte pas d'indication sur l'origine ou le type de cette variation. Résumé de l'invention La présente invention vise à pallier tout ou partie des inconvénients des structures et systèmes d'analyse de variation de processus de fabrication de circuits intégrés connus. L'invention vise plus particulièrement à proposer une structure de test destinée à être intégrée dans des circuits et/ou dans des chemins de découpe d'une plaquette en matériau semiconducteur. B7515 - 06-RO-003 4 L'invention vise également à proposer une nouvelle méthode d'analyse des résultats fournis par une structure de test intégré. L'invention vise en outre une architecture de test 5 ayant un faible nombre de plots de communication avec l'extérieur. Pour atteindre tout ou partie de ces objets ainsi que d'autres, la présente invention prévoit un dispositif intégré de test de paramètres caractéristiques de fabrication de circuits 10 électroniques, comportant : plusieurs circuits de génération d'une même grandeur électrique, tous différents pour fournir des valeurs nominales différentes de cette grandeur ; et un circuit de mesure apte à fournir des valeurs numé-15 riques représentatives de valeurs courantes de ladite grandeur, fournies par les différents circuits de génération. Selon un mode de réalisation de la présente invention, le dispositif comporte un circuit d'interface apte à sérialiser lesdites valeurs numériques à destination d'un circuit externe. 20 Selon un mode de réalisation de la présente invention, le dispositif comporte un circuit de soustraction des valeurs numériques courantes de valeurs nominales pour obtenir des écarts de ladite grandeur. Selon un mode de réalisation de la présente invention, 25 ladite grandeur est une fréquence d'oscillation. Selon un mode de réalisation de la présente invention, lesdits circuits de génération sont des oscillateurs en anneau. Selon un mode de réalisation de la présente invention, chaque oscillateur en anneau comporte des pseudo inverseurs 30 identiques, les inverseurs étant différents d'un oscillateur à un autre. Selon un mode de réalisation de la présente invention, le dispositif comporte au moins : un oscillateur formé d'inverseurs comportant chacun 35 deux transistors MOS à canal P ; B7515 - 06-RO-003 un oscillateur formé d'inverseurs comportant chacun deux transistors MOS à canal N ; et un oscillateur formé d'inverseurs comportant chacun un transistor MOS à canal P et un transistor MOS à canal N. 5 Selon un mode de réalisation de la présente invention, au moins deux oscillateurs utilisent des inverseurs de même type mais dont les transistors ont des longueurs de grille différentes. Selon un mode de réalisation de la présente invention, 10 ledit circuit de mesure comporte autant de compteurs que de circuits de génération. Selon un mode de réalisation de la présente invention, chaque compteur associe un compteur en anneau à un compteur asynchrone. 15 L'invention prévoit également un procédé de test de paramètres de fabrication d'un circuit intégré, comportant : une étape d'activation d'un ensemble de circuits de génération d'une même grandeur, tous différents les uns des autres pour fournir des valeurs nominales différentes ; et 20 une étape de mesure des valeurs courantes fournies par les différents circuits de génération. Selon un mode de mise en oeuvre de la présente invention, on prévoit une étape de conversion desdites valeurs courantes en signaux binaires sérialisés à destination d'un 25 système d'analyse. Selon un mode de mise en oeuvre de la présente invention, lesdites valeurs courantes sont comparées à des valeurs nominales. Selon un mode de mise en oeuvre de la présente inven- 30 tion, lesdites valeurs courantes sont soustraites à des valeurs nominales, les écarts obtenus étant comparés à des écarts simulés à partir de modèles comportementaux des différents circuits de génération tenant compte de dérives simulées du processus de fabrication. B7515 - 06-RO-003 6 Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de mise en oeuvre et de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1 à 4 décrites précédemment sont destinées à exposer l'état de la technique et le problème posé ; la figure 5 représente, de façon très schématique et sous forme de blocs, un exemple d'architecture d'un circuit intégré de test selon un mode de réalisation de la présente invention ; la figure 6 représente le schéma électrique d'un oscillateur du circuit de la figure 5 ; les figures 7A, 7B, 7C, 7D, 7E et 7F représentent des exemples d'inverseurs utilisés pour réaliser les oscillateurs de l'architecture de la figure 5 ; la figure 8 représente un mode de réalisation d'un compteur de mesure d'une fréquence d'oscillation selon la 20 présente invention ; et la figure 9 représente un mode de réalisation d'un circuit de génération de signaux de commande du compteur de la figure 8. De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments et étapes utiles à la compréhension de l'invention ont été représentés et seront décrits. En particulier, l'exploitation faite des résultats de mesure n'a pas été détaillée, l'invention étant compatible avec toutes les méthodes 30 classiques d'adaptation des processus de fabrication en fonction de résultats mesurés. Description détaillée Une caractéristique d'un mode de mise en oeuvre de la présente invention est de prévoir plusieurs circuits générant 35 une même grandeur électrique, chaque circuit différant d'un B7515 - 06-RO-003 7 autre au moins d'un paramètre caractéristique lié au processus de fabrication. Tous les circuits sont censés fournir des valeurs nominales prédéterminées qui sont comparées à des valeurs courantes mesurées pour déterminer une éventuelle varia- tion d'au moins un paramètre caractéristique lié au processus de fabrication. En comparant des performances nominales par rapport à des performances réelles obtenues par des circuits différents, on obtient des écarts de performances qui sont susceptibles d'être liés à des paramètres du processus de fabrication et qui sont interprétables pour isoler un ou plusieurs paramètres ayant varié. Ainsi, à la différence des systèmes classiques qui, dans l'exemple d'un oscillateur en anneau, prévoient de modifier la taille de cellules, le nombre d'inverseurs, etc., l'invention prévoit d'intervenir dans la structure même de chaque inverseur pour rendre déterminable la variation d'un ou plusieurs paramètres de fabrication donnés. De façon générale, un système d'analyse selon l'inven- tion peut se baser sur des modèles obtenus à partir de simulations d'un fonctionnement nominal des différents circuits de génération de grandeurs électriques. Les résultats obtenus par les mesures réelles sont alors comparés au comportement prévu par simulation pour déterminer le ou les paramètres de processus ayant varié. Les simulations peuvent faire appel à une modélisation de variations ou de dérives de fabrication pour déduire des modèles comportementaux du système. La présente invention sera décrite en relation avec un exemple utilisant, comme grandeur électrique, des fréquences d'oscillation obtenues par des circuits de génération de type oscillateur en anneau. Elle s'applique toutefois plus généralement à tout système de mesure reproduisant plusieurs circuits de génération de même nature, qui diffèrent les uns des autres par des paramètres sensibles à des dérives de fabrication. B7515 - 06-RO-003 8 La figure 5 représente, de façon très schématique et sous forme de blocs, un dispositif intégré 50 de test de paramètres caractéristiques selon la présente invention. Le dispositif 50 comporte un groupe 51 de circuits de génération de fréquences d'oscillation. Dans cet exemple, il s'agit d'oscillateurs en anneau 601, 602, ... 60n (OSC1, OSC2, ... OSCn) tous constitués, par exemple, d'un même nombre d'inverseurs. En variante, le nombre d'inverseurs varie d'un oscillateur à l'autre. La figure 6 représente un exemple de réalisation d'un oscillateur en anneau 60 du bloc 51. k inverseurs 611, 61i, 61k sont associés en série, la sortie du dernier inverseur 61k étant rebouclée sur l'entrée du premier. Les inverseurs sont alimentés par une tension VDD appliquée sur un plot 52 (figure 5) du dispositif 50, la masse GND étant appliquée sur un autre plot 53. Les inverseurs 61 reçoivent tous en parallèles un signal de commande CTRL appliqué sur un plot 54 du dispositif 50 pour déclencher le fonctionnement des oscillateurs en anneau. Chaque oscillateur fournit une fréquence f1, f2, ... fn à un bloc 70 de mesure. Le bloc de mesure 70 comporte autant de compteurs 711, 722, ... 72n (COUNT1, COUNT2, ... COUNTn) que d'oscillateurs 60. Les résultats de comptage Cl, C2, Cn sont fournis à un circuit 72 (P/S) de mise en forme et de sérialisation destiné, à partir d'un compteur maître 73 recevant une fréquence d'horloge CLK provenant d'un plot 55 du dispositif 50, à produire un train de bits représentant les résultats à fournir sur un plot de sortie 56 (OUT) du dispositif. Selon les modes de réalisation, plus ou moins de traitements sont effectués par le bloc 70, notamment selon que le système est destiné à des tests sous pointes (par exemple de caractérisation avant fabrication en série) ou à des tests durant la vie du produit. La sérialisation est effectuée, par exemple, au rythme de l'horloge externe CLK et la synchro-nisation exploite le compteur maître 73. De préférence, un circuit 74 (RST) de réinitialisation du compteur 73 exploite le B7515 - 06-RO-003 9 signal d'horloge CLK et l'alimentation VDD pour déclencher le dispositif dès qu'il est sous tension. Selon une caractéristique de la présente invention, les n oscillateurs 60 sont réalisés avec des inverseurs 61 de nature différente d'un oscillateur à l'autre, choisis pour faire ressortir, par des variations des fréquences d'oscillation respectives, des variations ou dérives de différents paramètres caractéristiques du processus de fabrication. Tous ces inverseurs sont des pseudo inverseurs en ce sens qu'ils comportent une borne d'activation recevant le signal appliqué sur la borne 54 (CTRL). Les figures 7A, 7B, 7C, 7D, 7E et 7F représentent six schémas différents d'inverseurs 61A à 61F constitutifs d'oscillateurs selon un mode de réalisation de l'invention. Tous les inverseurs d'un oscillateur donné sont identiques. De préférence, chaque inverseur est formé d'une paire de transistors MOS en série entre les bornes 52 et 53 dont le point milieu définit la borne de sortie OUT, la borne d'entrée IN de chaque inverseur étant définie par la grille d'un des transistors tandis que la grille de l'autre définit la borne d'activation connectée à la borne 54. La figure 7A représente un premier exemple d'inverseur 61A constitué de deux transistors MOS P1 et P2 à canal P. La grille du transistor P1 reçoit le signal IN tandis que la grille du transistor P2 reçoit l'entrée CTRL de l'inverseur précédent. La figure 7B représente un deuxième exemple d'inverseur 61B dans lequel les transistors MOS P1' et P2' à canal P ont leurs substrats (bulk) isolés. La figure 7C représente un troisième exemple d'inver- Beur 61C constitué de deux transistors MOS N1 et N2 à canal N dont les grilles reçoivent respectivement les signaux CTRL et IN de l'inverseur précédent. La figure 7D représente un quatrième exemple d'inverseur 61D dans lequel les transistors MOS Ni' et N2' à canal N 35 ont leurs substrats isolés. B7515 - 06-RO-003 10 La figure 7E représente un cinquième exemple d'inverseur 61E constitué d'un transistor MOS P1 à canal P et d'un transistor MOS N2 à canal N. La grille du transistor P1 définit la borne d'activation CTRL tandis que celle du transistor N2 définit l'entrée IN. La figure 7F représente un sixième exemple d'inverseur 61F de structure identique à celui de la figure 7E mais dans lequel le signal CTRL est appliqué sur la grille du transistor N2 tandis que la grille du transistor P1 représente l'entrée IN. D'autres modifications peuvent être apportées aux inverseurs ci-dessus en particulier en modifiant leur longueur de grille pour une même largeur de grille. On notera que seuls les oscillateurs commandés par un type de transistors donné (canal P ou canal N) peuvent fonc- tionner en même temps dans la mesure où ils requièrent des tensions d'activation différentes (VDD ou 0). Le signal CTRL est donc commuté en conséquence pendant le test. En variante, ce signal est inversé pour les oscillateurs d'un des deux types possibles. La présente invention tire son origine d'une interprétation des paramètres d'un inverseur susceptibles de varier par les conditions du processus de fabrication. Les inventeurs considèrent que les défauts susceptibles d'apparaître pendant la fabrication des circuits intégrés et qui se traduisent sur la fabrication de transistors MOS d'oscillateurs en anneau peuvent être isolés les uns des autres ou regroupés en fonction de la structure des inverseurs réalisés. En particulier, dans la fabrication des transistors MOS, une étape particulière est la croissance de l'oxyde de grille. Lorsque cette étape est correcte, donc respecte des conditions nominales, un temps d'oxydation donné permet d'obtenir l'épaisseur nominale d'oxyde. En cas de variation du processus de fabrication modifiant le temps d'oxydation, on obtient une épaisseur d'oxyde différente. La variation de l'épaisseur de la grille d'un transistor conditionne son comportement en modifiant B7515 - 06-RO-003 11 notamment son temps de commutation, son gain, etc. Selon la structure choisie pour les inverseurs, d'autres paramètres de fabrication peuvent être isolés. Par exemple, en supposant deux tailles (largeur) de grille différentes, identifiées respectivement par minimale LMIN et maximale LMAX, et en désignant par N et P les types de transistors MOS des inverseurs considérés, le tableau ci-dessous résume différents paramètres susceptibles d'être modifiés avec les inverseurs de structures différentes du type de ceux illustrés par les figures 7A à 7E. Inverseurs de Paramètres modifiés l'oscillateur N & N (figure 7C) Tous les paramètres d'un transistor à (LMIN) canal N. N & N (figure 7C) Tous les paramètres d'un transistor à canal N avec effet de la résistance (LMAX) drain-source amoindri. P & P (figure 7A) Tous les paramètres d'un transistor à (LMIN) canal P. P & P (figure 7A) Tous les paramètres d'un transistor à (LMAX) canal P avec effet de la résistance drain-source amoindri. P & P (figure 7B) Tous les paramètres d'un transistor à (LMIN) canal P avec effet de et la résistance drain-source amoindri sans effet de substrats isolés corps (body effect). P & P (figure 7B) Tous les paramètres d'un transistor à (LMAX) canal P sans effet de corps (body substrats isolés effect). N & P (figure 7E) Paramètres de transistors à canal N et à IN sur N canal P. N & P (figure 7F) Paramètres de transistors à canal N et à canal P avec une fonction de transfert IN sur P différente du cas précédent. B7515 - 06-RO-003 12 Les différents oscillateurs du dispositif de la figure 5 ont donc non seulement des fréquences d'oscillation différentes en raison de leurs structures différentes mais également des sensibilités différentes aux variations du processus de fabrication. La figure 8 représente, de façon très schématique et sous forme de blocs, un mode de réalisation d'un compteur 71 utilisé selon l'invention pour mesurer la fréquence d'un oscillateur en anneau. On prendra pour exemple le cas d'un compteur 16 bits mais l'invention se transpose sans difficulté à des compteurs utilisant un autre nombre de bits. Dans l'exemple de la figure 8, le compteur 71 associe un compteur en anneau 81 à un compteur asynchrone 82. Le contrôleur en anneau 81 a pour but de fournir les trois bits de poids faible d'un mot C de comptage sur 16 bits tandis que le compteur asynchrone 82 a pour objet de fournir les 13 bits de poids fort. Le recours à un compteur en anneau permet de faire fonctionner ce compteur jusqu'à des fréquences élevées (typi- quement plusieurs GHz) tout en autorisant une commande par une horloge CLK de fréquence plus basse (typiquement quelques dizaines de MHz) provenant de l'extérieur. Par exemple, le compteur en anneau 81 est basé sur un décodeur 83 des résultats fournis par huit bascules 84 (B1 à B8) dont les sorties directes (Q) respectives sont envoyées sur l'entrée de données (D) de la bascule suivante, la sortie Q de la dernière bascule B8 étant rebouclée sur l'entrée de données de la première B1. Toutes les bascules 84 reçoivent, sur leurs entrées d'activation EN respectives, un signal MEN d'activation général et sur leurs entrées d'horloge respectives CK, le signal f généré par l'oscillateur correspondant. Toutes les bascules 84 reçoivent également un signal commun RESET appliqué sur leurs entrées R de réinitialisation respectives. Les signaux RESET et MEN sont extraits du compteur principal 73 comme on le verra par la suite. B7515 - 06-RO-003 13 La sortie de la première bascule B1 est également (en plus d'être reliée à l'entrée de donnée de la bascule B2) reliée à l'entrée d'horloge CK d'une première de treize bascules 85 (B'1 à B'13) du compteur asynchrone 82. Les sorties de données Q des bascules 85 fournissent directement les 13 bits de poids fort du mot C. La sortie inverse NQ de chaque bascule 85 à l'exception de la dernière B'13 est reliée à l'entrée d'horloge CK de la bascule de rang suivant. Toutes les bascules reçoivent le même signal RESET que les bascules 84. Leurs entrées d'acti- nation respectives peuvent toutefois être en l'air. Le compteur 71 ainsi obtenu compte au rythme de la fréquence f reçue de l'oscillateur 60. Le nombre (3) de bits générés par le compteur en anneau 81 par rapport au nombre de bits (13) générés par le compteur asynchrone 82 dépend de la fréquence d'horloge externe et des fréquences attendues par les oscillateurs en anneau. Le compteur 73 est utilisé pour séquencer le fonctionnement du dispositif de test et, en particulier, pour générer les signaux MEN et RESET à destination des compteurs 71. Ce séquencement est, de préférence, déterminé par la conception du dispositif en choisissant, parmi les bits du compteur 73, deux bits représentant les signaux RESET et MEN. Comme le compteur est incrémenté (ou décrémenté) au rythme du signal CLK, cela revient à choisir des instants de réinitialisation et d'activation. La figure 9 représente un exemple de circuit 74 de génération interne d'un signal POR pour réinitialiser le compteur 73 (donc le dispositif) à la mise sous tension (Power On Reset). Selon cet exemple, une cellule résistive et capa- citive (résistance R9 et condensateur C9) est utilisée pour fournir à la fois un signal de réinitialisation de deux bascules 91 et 92 et le signal de donnée d'une première 91 de ces bascules. La deuxième bascule 92 fournit le signal POR à destination du compteur maître. Le point milieu de l'association en série de la résistance R9 et du condensateur C9 est envoyé, B7515 - 06-RO-003 14 après traversée éventuelle d'un amplificateur tampon 93 (BUFF) sur l'entrée de données D de la bascule 91 et sur les entrées de réinitialisation R des deux bascules. Les entrées d'horloge CK des deux bascules reçoivent le signal CLK provenant de l'exté- rieur et la sortie de données Q de la bascule 91 est reliée à l'entrée de données D de la bascule 92. Le temps de charge de la cellule R9-C9 permet d'obtenir un niveau 0 sur l'entrée D de la bascule 91 pendant la constante de temps de la cellule, choisie pour être supérieure à au moins une période du signal CLK. Le signal POR est donc actif (à l'état 0) pendant cette durée, ce qui permet la réinitialisation du compteur maître 73. Le comptage par le compteur 73 commence dès que le signal POR disparaît, c'est-à-dire à la fin de la période fixée par la cellule R9-C9. En effet, un état haut se trouve alors présent sur les entrées R des deux bascules 91 et 92 tant que l'alimentation VDD est maintenue. Le circuit 72 du bloc 70 de la figure 5 a pour objet de mettre en forme et de sérialiser les résultats des différents compteurs pour fournir ces résultats sous la forme d'un signal binaire série au rythme de l'horloge CLK sur la borne 56. Par exemple, un multiplexeur reçoit les signaux Cl à Cn et est commandé par un séquenceur piloté par le compteur maître 73. La sortie du multiplexeur est par exemple sérialisée par un registre à décalage commandé par le séquenceur. Une façon simple de réaliser le séquenceur pour un dispositif de test donné est d'utiliser des bits appropriés d'un compteur (par exemple, le compteur maître) piloté par le signal CLK. A titre d'exemple particulier, les compteurs sont tous réinitialisés lorsque la valeur du compteur maître est à 0. Dès qu'elle passe à 1, toutes les bornes de réinitialisation sont relâchées. Un nombre donné de cycles est prévu pour le comptage effectué par les compteurs 71 des fréquences d'oscillation. Puis, les compteurs 71 sont bloqués et leurs valeurs C respectives sont transférées au circuit de sérialisation. B7515 - 06-RO-003 15 De préférence, le temps autorisé pour le comptage est choisi pour qu'aucun compteur ne puisse atteindre sa valeur maximum d'après les fréquences maximum attendues. Une fois les valeurs des fréquences d'oscillation réelles obtenues en sortie du dispositif 50, ces valeurs sont par exemple comparées à des valeurs de fréquence nominale attendues. Un avantage de la présente invention est qu'elle permet d'isoler différents paramètres sensibles aux variations 10 de processus de fabrication de circuit intégré. Un autre avantage de l'invention est que la structure proposée est compatible avec un maintien fonctionnel pendant la durée de vie du circuit. Ainsi, le dispositif proposé par l'invention permet de suivre les éventuelles dérives en 15 fonctionnement d'un circuit intégré. Un autre avantage de l'invention est qu'elle ne nécessite qu'un faible nombre de bornes d'accès au dispositif de test. Selon un mode de réalisation particulier, les fré- 20 quences d'oscillation mesurées sont exploitées par un dispositif annexe (intégré ou non) permettant d'extraire directement des informations sur les paramètres technologiques ayant varié. Pour cela, les fonctionnements respectifs des différents oscillateurs 71 sont simulés en tenant compte de variations estimées de 25 paramètres technologiques afin d'obtenir des modèles comportementaux décrivant les variations de fréquence possibles. Tous ces paramètres peuvent se traduire dans un système matriciel d'équations dont la résolution permet d'estimer quels paramètres caractéristiques ont variés en fonction d'écarts de fréquence 30 mesurés. Le traitement des valeurs mesurées peut être effectué directement dans le dispositif intégré ou defaçon externe par un système de test. Par exemple, les valeurs courantes sont soustraites de valeurs nominales pour obtenir un ensemble 35 d'écarts de fréquences. Ces écarts sont alors traités sous forme B7515 - 06-RO-003 16 matricielle pour obtenir des valeurs représentant des dérives de paramètres caractéristiques. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la réalisation pratique de l'invention à partir des indications fonctionnelles données ci-dessus est à la portée de l'homme du métier. REVENDICATIONS 1. Dispositif intégré de test de paramètres caractéristiques de fabrication de circuits électroniques, caractérisé en ce qu'il comporte : plusieurs circuits (60) de génération d'une même gran-5 Beur électrique (f), tous différents pour fournir des valeurs nominales différentes de cette grandeur ; et un circuit de mesure apte à fournir des valeurs numériques (C) représentatives de valeurs courantes de ladite grandeur, fournies par les différents circuits de génération. 10 2. Dispositif selon la revendication 1, comportant un circuit d'interface (72) apte à sérialiser lesdites valeurs numériques à destination d'un circuit externe. 3. Dispositif selon la revendication 1, comportant un circuit de soustraction des valeurs numériques courantes de 15 valeurs nominales pour obtenir des écarts de ladite grandeur. 4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel ladite grandeur est une fréquence d'oscillation. 5. Dispositif selon l'une quelconque des reven-20 dications 1 à 4, dans lequel lesdits circuits de génération sont des oscillateurs en anneau (60). 6. Dispositif selon la revendication 5, dans lequel chaque oscillateur en anneau (60) comporte des pseudo inverseurs (61) identiques, les inverseurs étant différents d'un oscil-25 lateur à un autre. 7. Dispositif selon la revendication 6, comportant au moins : un oscillateur formé d'inverseurs (61A, 61B) comportant chacun deux transistors MOS (P1, P2, P1', P2') à canal P ; 30 un oscillateur formé d'inverseurs (61C, 61D) comportant chacun deux transistors MOS (N1, N2 ; Ni', N2') à canal N ; etB7515 - 06-RO-003 18 un oscillateur formé d'inverseurs (61E, 61F) comportant chacun un transistor MOS à canal P (P1) et un transistor MOS à canal N (N2). 8. Dispositif selon la revendication 7, dans lequel au moins deux oscillateurs utilisent des inverseurs de même type mais dont les transistors ont des longueurs de grille différentes. 9. Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel ledit circuit de mesure comporte autant de compteurs (71) que de circuits de génération (60). 10. Dispositif selon la revendication 9, dans lequel chaque compteur (71) associe un compteur en anneau (81) à un compteur asynchrone (82). 11. Procédé de test de paramètres de fabrication d'un 15 circuit intégré, caractérisé en ce qu'il comporte : une étape d'activation d'un ensemble (51) de circuits de génération (60) d'une même grandeur (f), tous différents les uns des autres pour fournir des valeurs nominales différentes ; et 20 une étape de mesure (71) des valeurs courantes fournies par les différents circuits de génération. 12. Procédé selon la revendication 11, comportant en outre une étape de conversion (70) desdites valeurs courantes en signaux binaires sérialisés à destination d'un système 25 d'analyse. 13. Procédé selon la revendication 12, dans lequel lesdites valeurs courantes sont comparées à des valeurs nominales. 14. Procédé selon la revendication 11, dans lequel 30 lesdites valeurs courantes sont soustraites à des valeurs nominales, les écarts obtenus étant comparés à des écarts simulés à partir de modèles comportementaux des différents circuits de génération tenant compte de dérives simulées du processus de fabrication.