FR 2900479 A1 20071102 FR 0603807 A 20060427 Circuit d'horloge pour circuit intégré et procédé d'élaboration d'une valeur de comptage d'un tel circuit d'horloge L'invention concerne l'élaboration d'une horloge embarquée pour circuit intégré. Dans le cadre de la présente description, par circuit intégré, on entend tout type de circuit électronique ou de carte à puce intégrant plusieurs types de composants électroniques dans un volume réduit, montés par exemple en surface d'un circuit imprimé. Les circuits d'horloge pour de tels composants sont traditionnellement réalisés au moyen de compteurs mécaniques ou électriques. Ils sont par exemple basés sur l'utilisation d'un quartz en raison de ses propriétés piézoélectriques. Mais ce type de circuit d'horloge présente un certain nombre d'inconvénients majeurs. Tout d'abord, ils nécessitent d'être alimentés en permanence. En effet, si l'on coupe l'alimentation du circuit, le temps n'est plus mesuré. La consommation d'énergie électrique de tels circuits est donc relativement importante. Ce problème se pose de façon accrue lorsqu'il s'agit de réaliser une horloge pour cartes à puce intelligentes ou smart cards pour lesquelles la baisse de la consommation en énergie électrique est un souci constant des fabricants de tels circuits. En outre, l'implantation de tels circuits sur un circuit intégré nécessite une surface non négligeable, ce qui nuit à la compacité du circuit intégré. Enfin, en raison de leur structure relativement complexe, ces circuits d'horloge ont un coût de revient relativement élevé qui se répercute sur celui du circuit intégré sur lequel il doivent être montés. Les fabricants de circuits intégrés doivent donc rechercher un compromis entre la place requise pour le montage du circuit d'horloge, le prix de revient et la consommation en énergie électrique, qui doit rester relativement faible. Au vu de ce qui précède, le but de l'invention est de fournir un circuit d'horloge pour circuit intégré de structure simple, pour lequel la consommation en énergie électrique est réduite et de surface réduite. L'invention a donc pour objet, selon un premier aspect, un circuit d'horloge pour circuit intégré comprenant au moins un transistor MOS, des moyens pour provoquer une dégradation du transistor en fonction du temps et des moyens de mesure d'un paramètre du transistor traduisant une baisse de performances du transistor résultant de ladite dégradation. Il ne devient dès lors possible, par simple traitement de la variation du paramètre du transistor en fonction du temps, due à la dégradation du transistor, de mesurer une durée à partir d'un état initial. Dans un mode de réalisation, la dégradation est une dégradation de type NBTI, les moyens pour provoquer ladite dégradation comprenant des moyens pour appliquer une tension négative sur la grille du transistor et pour raccorder le drain et la source du transistor à la masse. Ainsi, le stress appliqué au transistor est un stress en tension et aucun courant n'est consommé. Mais on peut également utiliser une dégradation de type PBTI, les moyens pour provoquer ladite dégradation comprenant alors des moyens pour appliquer une tension positive sur la grille du transistor et pour accorder le drain et la source du transistor à la masse. Bien que, dans ce cas, un courant de grille puisse apparaître dans le transistor à oxyde de grille ultra-mince, la valeur de ce courant reste très faible de sorte que la consommation du circuit d'horloge reste négligeable. On peut encore utiliser une dégradation de type HCI. Les moyens pour provoquer ladite dégradation comprennent alors des moyens pour appliquer une tension positive sur le drain du transistor et sur la grille du transistor. Dans ce cas, le courant consommé par le circuit d'horloge est légèrement plus important, mais il reste compatible avec les exigences requises pour l'intégration d'un circuit d'horloge sur un circuit intégré. En variante, on peut encore utiliser une dégradation de type off state . Dans ce cas, les moyens pour provoquer la dégradation comprennent des moyens pour appliquer une tension positive uniquement sur le drain du transistor. La consommation du circuit d'horloge, légèrement accrue par rapport à une contrainte de type NBTI ou PBTI, reste faible, dans la mesure où le courant consommé ne correspond essentiellement qu'au courant de fuite qui apparaît entre le drain et le substrat du transistor. Dans un mode de réalisation, le circuit d'horloge comprend des moyens de mesure de température, des moyens de mémorisation dans lesquels est stockée une loi de variation du paramètre en fonction de la température et du temps, et des moyens de calcul pour calculer une durée écoulée entre un état initial et un état final à partir de la valeur du paramètre mesuré, d'une valeur dudit paramètre à l'état initial et de la loi de variation du paramètre. Par exemple, les moyens de mémorisation comportent, stocké en mémoire, un modèle du ou de chaque transistor T/IOS. Selon un encore un autre mode de réalisation, le circuit d'horloge peut comporter des moyens de calibrage du circuit d'horloge par mesures successives dudit paramètre à des instants successifs. Par exemple, le paramètre mesuré, traduisant la baisse de performances du transistor résultant de la dégradation est le courant de drain ou la tension de seuil. L'invention a également pour objet, selon un autre aspect, un procédé d'élaboration d'une valeur de comptage d'un circuit d'horloge. Ce procédé comprend essentiellement les étapes de : -dégradation continue d'un transistor MOS ; - mesure d'un paramètre du transistor traduisant une baisse de performances du transistor résultant de ladite dégradation ; mesure de la température ; et calcul de la valeur de comptage de l'horloge à partir de la valeur dudit paramètre, de la température mesurée et d'une loi d'évolution du paramètre en fonction du temps et de la température. D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante, donnée uniquement à titre d'exemple non limitatif et faite en référence aux dessins annexés sur lesquels : la figure 1 est une vue schématique d'un transistor MOS utilisé pour la réalisation d'un circuit d'horloge conforme à l'invention ; la figure 2 montre un schéma synoptique d'un circuit d'horloge conforme à l'invention ; 15 - la figure 3 montre des courbes illustrant l'évolution en fonction du temps du courant de drain, pour différentes températures ; et - la figure 4 est un schéma synoptique de l'horloge du circuit de la figure 2. 20 Sur la figure 1, on a représenté la structure générale d'un transistor MOS entrant dans la constitution d'un circuit d'horloge conforme à l'invention. En effet, selon l'invention, le circuit d'horloge est basé sur une dégradation constante d'un transistor MOS au cours du temps et sur la 25 mesure d'une variation d'un paramètre de fonctionnement du transistor résultant de cette dégradation. Comme cela sera indiqué en détails par la suite, la dégradation pratiquée peut être de différents types. Ainsi, par exemple, comme représenté, la dégradation peut être 30 une dégradation avec contrainte négative. Une telle dégradation est généralement désignée par le terme NBTI ( Negative Bias Temperature Instability , en anglais). Mais la dégradation pratiquée peut également être une dégradation avec contrainte positive, ou contrainte PBTI ( Positive Bias Temperature Instability , en anglais) 10 mais on notera également que la dégradation peut être une dégradation de type HCI ( Hot Carrier Injection , en anglais) ou encore un dégradation de type offset . De même, le transistor utilisé pour la réalisation du circuit d'horloge peut être un transistor MOS de type PMOS ou de type NMOS. Toutefois, la réalisation d'une dégradation NBTI sur un transistor de type PMOS est avantageuse dans la mesure où une telle dégradation est relativement rapide et aisée à mettre en oeuvre. En outre, elle présente l'avantage de n'engendrer aucune consommation de courant. En se référant à la figure 1, un transistor MOS présente, comme cela est connu en soi, des régions de source S et de drain D formées dans un substrat Sb monocristallin de manière à délimiter entre elles une région de canal C. Par exemple, le substrat est un substrat massif en silicium monocristallin, de type bulk . En outre, le transistor comporte une région de grille G formée au-dessus du canal C avec une interposition d'une couche d'oxyde de grille Ox. Des espaceurs El et E2 assurent une isolation latérale de la grille G. Conformément à un mode de réalisation de l'invention, pour procéder à une dégradation avec contrainte négative du transistor, comme représenté, on applique une tension négative sur la grille G, tandis que la source S, le drain D et le substrat Sb sont raccordés à la masse. L'application de la tension négative sur la région de grille G alors que les régions de source et de drain et le substrat Sb sont connectés à la masse engendre une dégradation du transistor, en particulier au niveau de l'interface silicium/oxyde entre le substrat et l'oxyde de grille, qui engendre un piégeage de charges. Ce phénomène augmente constamment lorsque la contrainte est maintenue et est irréversible (au moins en partie). La dégradation varie toutefois en fonction de la température. Ainsi, en se référant à la figure 2, sur laquelle on a représenté l'évolution du courant de drain I en fonction du temps t de dégradation, pour différentes valeurs de température, on voit que le courant de drain chute linéairement lorsque la durée de la dégradation croît. Dès lors, il est possible de calculer un temps t à partir d'un état initial à partir duquel la dégradation est appliquée ou, de manière générale, à partir d'un temps de référence, en déterminant l'évolution du courant de drain I. On notera cependant que le calcul d'un temps écoulé peut également s'effectuer à partir de tout autre paramètre de fonctionnement du transistor. On notera à cet égard qu'il est également possible, en variante, au lieu du courant de drain I, de calculer une durée écoulée à partir d'une mesure d'une tension de seuil, à partir de la détermination de la transconductance du transistor, ou encore à partir de la pente sous le seuil, du courant saturé Idsat, ou encore du courant sous le seuil Ioff• Toutefois, la mesure du courant de drain est avantageuse dans la mesure où elle ne nécessite que d'appliquer une tension sur le drain pour obtenir, directement, une mesure du courant. On va maintenant décrire en référence à la figure 2, un exemple de réalisation d'un circuit d'horloge réalisé conformément à l'enseignement de l'invention. Comme on le voit sur cette figure, ce circuit comporte essentiellement : une horloge proprement dite 1 ; un étage 2 de mesure de température ; un étage de mémoire 3 ; et une unité centrale de traitement 4 assurant le calcul d'une durée écoulée à partir d'une mesure d'un paramètre de fonctionnement du transistor, d'un état initial, et d'un modèle du transistor. On considérera, dans la suite de la description, que le paramètre de fonctionnement mesuré est constitué par le courant de drain, bien que d'autres paramètres puissent également être considérés. Comme indiqué précédemment, la variation du courant de drain en fonction du temps dépend de la température. En référence à la figure 2, une variation de température se traduit pas un décalage de la courbe d'évolution du courant de drain ou, de manière générale du paramètre surveillé, et par une modification de la pente de cette courbe qui est susceptible d'engendrer une dispersion des valeurs de courant mesuré, comme illustré par les flèches F. Ainsi, pour déterminer précisément la valeur d'une durée écoulée, il convient tout d'abord de procéder à une mesure du courant de drain et de la température à un état initial afin de disposer d'informations permettant de déterminer à priori l'évolution du courant de drain. Il convient alors de procéder à un calcul de temps écoulé depuis l'instant initial à partir de la température mesurée, de la valeur du courant de drain à un instant final et de la relation entre le temps, la dégradation et la température modélisée dans l'étage de mémoire 3. En référence à la figure 4, l'horloge 1 comporte donc, outre le transistor T, dont la source et le substrat sont raccordés à la masse pour effectuer une dégradation de type NBTI, un premier commutateur 5, assurant sélectivement le raccordement de la région de grille G soit à une tension négative ùVDD, en cours de dégradation, soit à une tension nulle, et un deuxième commutateur 6 assurant le raccordement de la région de drain, soit à la masse, en cours de dégradation, soit à une tension de lecture Vlect, par exemple de l'ordre de 50 millivolts, lors de la lecture du courant de drain D. Ainsi, selon l'invention, à un état initial, le premier commutateur 5 est piloté par l'unité de traitement 4 de manière à raccorder à la masse la région de grille G. Le deuxième commutateur 6 est, quant à lui, piloté de manière à appliquer la tension de lecture Vieet à la région de drain. L'unité centrale acquiert alors une valeur de mesure du courant de drain Id à l'instant initial. Cette mesure est stockée dans l'étage de mémorisation 3 L'unité centrale 4 acquiert, également, une valeur de température délivrée par l'étage de mesure 2 correspondant. L'unité centrale 4 pilote également les premier et deuxième commutateurs 5 et 6 de manière à appliquer la tension de contrainte négative ùVDD à la région de grille et à raccorder la région de drain à la masse, de manière à provoquer une contrainte de type NBTI dans le transistor T. Lorsque l'on souhaite acquérir la valeur d'une durée écoulée à partir de l'instant initial, il convient alors simplement de piloter le deuxième commutateur 6 de manière à appliquer la tension de lecture Vlect à la région de drain et acquérir, de la sorte, la valeur du courant de drain. On notera que, simultanément, il est possible de conserver l'application de la tension de contrainte négative --VDD à la région de grille de manière à maintenir la dégradation de sorte que l'acquisition du courant de drain n'a aucune influence sur la dégradation. A partir du courant lu et du modèle stocké en mémoire dans l'étage 3, l'unité centrale acquiert directement la valeur de la durée écoulée depuis l'instant initial. On notera qu'au cours de la dégradation, la contrainte appliquée au transistor est une contrainte en tension et non pas en courant. Aucun courant n'est donc consommé. En outre, la dégradation est irréversible (au moins en partie concernant le NBTI et totalement irréversible en HCl/OFF-State). Par conséquent, même si la tension appliquée à la région de grille est coupée, l'information de dégradation reste conservée. On notera enfin que l'invention n'est pas limitée au mode de réalisation décrit. En effet, dans le mode de réalisation précédemment décrit, la température est mesurée au moyen d'un étage de température 2 spécifique. Par exemple, la température peut être obtenue à partir d'une relation entre le courant de drain ou le courant de seuil et la température, au moyen du modèle stocké en mémoire. On notera cependant que la température peut également être déterminée alors que la contrainte est appliquée au transistor, afin de tenir compte de l'évolution de la température. On peut également déterminer la température à partir de l'évolution du paramètre de fonctionnement du transistor surveillé, à partir d'une détermination de la pente de variation de ce paramètre, laquelle dépend également de la température. Par ailleurs, dans l'exemple de réalisation décrit, le paramètre de fonctionnement du transistor n'a été mesuré qu'une seule fois. Il est également possible, en variante, de procéder à des mesures successives du paramètre. Enfin, dans l'exemple de réalisation décrit, la durée est déterminée à partir de la valeur du paramètre surveillé à l'état initial, de la température, de la valeur du paramètre surveillé à l'état final, et d'un modèle liant l'évolution du paramètre surveillé en fonction du temps et la température, stocké en mémoire dans l'étage 3. Il est également possible, en variante ou de manière complémentaire, de procéder à un calibrage du transistor en début de dégradation, en procédant à une mesure du paramètre de fonctionnement du transistor pendant plusieurs secondes afin de connaître l'évolution de ce paramètre en fonction du temps. On notera enfin que l'invention est particulièrement adaptée pour décompter des durées de l'ordre de 1 à 1000 secondes. REVENDICATIONS 1. Circuit d'horloge pour circuit intégré, caractérisé en ce qu'il comprend au moins un transistor MOS (T), des moyens pour provoquer une dégradation du transistor en fonction du temps, et des moyens de mesure d'un paramètre du transistor traduisant une baisse de performances du transistor résultant de ladite dégradation. 2. Circuit selon la revendication 1, caractérisé en ce que la dégradation est une dégradation de type NBTI, les moyens pour provoquer ladite dégradation comprenant des moyens (5) pour appliquer une tension négative sur la grille du transistor et pour raccorder le drain et la source du transistor à la masse. 3. Circuit selon la revendication 1, caractérisé en ce que la dégradation est une dégradation de type PBTI, les moyens pour provoquer ladite dégradation comprenant des moyens pour appliquer une tension positive sur la grille du transistor et pour raccorder le drain et la source du transistor (T) à la masse. 4. Circuit selon la revendication 1, caractérisé en ce que la dégradation est une dégradation de type HCI, les moyens pour provoquer ladite dégradation comprenant des moyens pour appliquer une tension positive sur le drain du transistor et sur la grille du transistor. 5. Circuit selon la revendication 1, caractérisé en ce que les moyens pour provoquer ladite dégradation comprennent des moyens pour appliquer une tension positive uniquement sur le drain du transistor (T). 6. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comporte des moyens (2) de mesure de température, des moyens (3) de mémorisation dans lesquels est stockée une loi de variation du paramètre en fonction de la température et du temps, et des moyens (4) de calcul pour calculer une durée écoulée entre un état initial et un état final, à partir de la valeur du paramètre mesuré, d'une valeur dudit paramètre à l'état initial et de la loi de variation du paramètre. 7. Circuit selon la revendication 6, caractérisé en ce que les moyens (3) de mémorisation comportent, stocké en mémoire, un modèle du ou de chaque transistor MOS. 8. Circuit selon l'une des revendications 6 et 7, caractérisé en ce qu'il comporte des moyens de calibrage de l'horloge par mesures successives dudit paramètre à des instants successifs. 9. Circuit selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le paramètre mesuré du transistor est le courant de drain ou la tension de seuil. 10. Procédé d'élaboration d'une valeur de comptage d'une horloge pour circuit intégré, caractérisé en ce qu'il comporte les étapes de : -dégradation continue d'un transistor MOS (T) ; - mesure d'un paramètre du transistor traduisant une baisse de performances du transistor résultant de ladite dégradation ; - mesure de la température ; et - calcul de la valeur de comptage de l'horloge à partir de la valeur dudit paramètre, de la température mesurée et d'une loi d'évolution du paramètre en fonction du temps et de la température.