FR 2902928 A1 20071228 FR 0605645 A 20060623 Procédé de contrôle d'un courant de sortie délivré par un transistor et circuit intégré correspondant L'invention concerne la microélectronique, notamment les circuits intégrés comprenant un amplificateur alimenté par un courant commandé par un transistor, par exemple un transistor de type MOS. L'invention s'applique avantageusement mais non limitativement aux amplificateurs faible bruit (LNA : Low Noise Amplifier ) des récepteurs de systèmes de communication sans fil, tels que des téléphones mobiles cellulaires. Classiquement, un amplificateur peut être connecté à l'électrode de sortie d'un transistor (par exemple, son drain dans le cas d'un transistor de type NMOS). Ce transistor est quant à lui, commandé sur son électrode de commande (sa grille, pour un transistor de type MOS) par une tension de commande. Pour annuler ce courant d'alimentation et par conséquent interrompre le fonctionnement de l'amplificateur, il est nécessaire de prévoir des moyens coupe-circuit connectant la grille du transistor directement à la masse. Cependant, ces moyens coupe-circuit annulent totalement le courant et de façon particulièrement brutale. A la suite de cette annulation, la reprise de fonctionnement de l'amplificateur est alors relativement lente. L'invention vise à apporter une solution à ce problème. Un but de l'invention est de proposer une solution permettant d'annuler le courant de sortie délivré par un transistor, par exemple le courant d'alimentation d'un amplificateur, tout en bénéficiant d'une 2 reprise rapide du fonctionnement de l'amplificateur après une telle coupure. Selon un premier aspect de l'invention, il est proposé un procédé de contrôle d'un courant de sortie délivré par un transistor en réponse à un signal d'entrée reçu sur son électrode de commande. Selon une caractéristique générale de cet aspect de l'invention, ledit transistor étant disposé au sein d'un caisson semi-conducteur polarisable de type SOI, on contrôle la valeur dudit courant de sortie en ajustant la valeur de la tension de polarisation du caisson. En d'autres termes, de part l'utilisation d'un transistor réalisé au sein d'un caisson de type SOI ( Silicone On Insulator , en langue anglaise), on peut ajuster la valeur du courant de sortie du transistor en faisant varier de la valeur de la tension de polarisation du caisson. En effet, les transistors réalisés au sein d'un caisson semi- conducteur de type SOI comprennent un caisson réalisé sur une couche d'isolant (par exemple du SiO2), elle-même formée sur un substrat par exemple de type P relié à la masse, et peuvent de ce fait être polarisés à l'aide de valeurs positives, contrairement aux transistors de type standard. L'inventeur a alors observé qu'en faisant varier la valeur de la tension de polarisation du caisson, il est possible d'ajuster la valeur du courant de sortie du transistor, autrement qu'en faisant varier la valeur de la tension de commande de ce transistor. Selon un autre aspect de l'invention, il est proposé un circuit intégré comprenant au moins un transistor comportant une électrode de sortie apte à délivrer un courant de sortie en réponse à un signal d'entrée reçu sur son électrode de commande. Selon une caractéristique générale de cet autre aspect de l'invention, ledit transistor est disposé au sein d'un caisson polarisable semi-conducteur de type SOI. Ledit circuit comprend en outre des moyens de contrôle aptes à recevoir un signal de contrôle, et aptes à ajuster la valeur de la tension de polarisation du caisson en fonction de la valeur du signal de contrôle. Ledit transistor est alors apte à générer un courant de sortie, dont la valeur est fonction de la valeur de la tension de polarisation du caisson. Les moyens de contrôle peuvent comprendre un inverseur limiteur, apte à recevoir ledit signal de contrôle et apte à délivrer au caisson dudit transistor, la valeur correspondante de la tension de polarisation. Par ailleurs, le circuit peut comprendre en outre, au moins un filtre comportant une borne couplée à l'électrode de sortie dudit transistor. Ce filtre peut faire partie par exemple d'un amplificateur, par exemple un amplificateur faible bruit. Selon un autre aspect de l'invention, il est proposé un récepteur appartenant à un système de communication sans fil, comprenant un circuit tel que défini précédemment, et formant en particulier un téléphone mobile cellulaire. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation, nullement limitatif, et des dessins annexés, sur lesquels : - la figure 1 représente schématiquement un exemple de réalisation d'un téléphone mobile cellulaire incorporant un amplificateur faible bruit contenant un circuit intégré selon un mode de réalisation de l'invention, la figure 2 représente schématiquement un mode de réalisation d'un circuit selon l'invention, la figure 3 représente un mode de réalisation d'un transistor d'un circuit intégré selon l'invention. Sur la figure 1, la référence TP désigne un téléphone mobile cellulaire, dont on a représenté ici plus particulièrement la partie analogique de la chaîne de réception. Le téléphone comprend des moyens de réception MREC connectés à une antenne ANT. Dans cet exemple, les moyens de réception MREC sont configurés pour une réception de type à conversion directe. L'antenne ANT est reliée à un filtre FS de sélection de la bande de réception, par exemple un filtre de type SAW , ( Surface Acoustic Wave , en langue anglaise). Les moyens de réception MREC peuvent être, par exemple, ici, un dispositif de syntonisation ou tuner, avantageusement entièrement réalisé de façon intégrée sur substrat de silicium. Il est par exemple de type à fréquence intermédiaire nulle, c'est-à-dire qu'il n'effectue pas de transposition de fréquence à une fréquence intermédiaire, mais ne comporte qu'un seul étage à transposition de fréquence comportant ici les mélangeurs MEL1 et MEL2, qui effectuent une transposition directe en bande de base. Les moyens de réception MREC comportent en tête un amplificateur faible bruit à gain variable LNA connecté entre le filtre de sélection FS et les mélangeurs MEL1 et MEL2. La réalisation de cet amplificateur sera décrite plus en détail ci-après. Un oscillateur LO délivre classiquement un signal de transposition au mélangeur MEL1, et au mélangeur MEL2, par l'intermédiaire d'un déphaseur DP de 90 . La voie de traitement comportant le mélangeur MEL1 est donc ici la voie en phase (voie I), tandis que la voie de traitement contenant le mélangeur MEL2 est la voie de quadrature (voie Q). Chaque mélangeur pour chaque voie est suivi d'un amplificateur à gain variable, respectivement VGA1 et VGA2, eux-mêmes suivis par deux moyens de filtrage MF1 et MF2, comprenant par exemple des filtres passe-bas, respectivement connectés aux entrées de convertisseurs analogiques/numériques ADC1 et ADC2. Les convertisseurs analogiques/numériques sont connectés à un étage numérique de traitement comportant un processeur PRP, communément appelé processeur en bande de base . L'amplificateur à faible bruit LNA comporte par exemple un filtre référencé FI de type LC, comme illustré sur la figure 2. Le filtre FI comprend un condensateur CF, couplé en parallèle à une bobine LF, entre une borne d'alimentation délivrant la tension VDD et la masse, via un transistor TR. La grille de ce transistor TR est reliée au filtre FS précité. Le transistor TR est ici un transistor réalisé sur un caisson semi-conducteur CSN polarisable de type SOI comme représenté sur la figure 3. Le transistor TR est dans cet exemple un transistor de type NMOS. Il comprend une grille G réalisée sur le caisson CSN ayant un type de conductivité de type P. Une couche d'oxyde OX sépare la grille G du caisson CSN. Deux espaceurs ESP1 et ESP2 sont formés de chaque côté de la grille G au- dessus du caisson CSN. Au sein du caisson CSN, sous les espaceurs ESP1 et ESP2 et s'étendant au-delà de chaque espaceur, sont respectivement formés la source S et le drain D, ayant un type de conductivité N+. Une zone de contact CT, de type de conductivité P+, permet de polariser le caisson CSN. Ce dernier est réalisé sur une couche d'isolant ISO (par exemple, du SiO2), elle-même formée sur un substrat semi-conducteur SUB, ayant un type de conductivité P-. Le substrat SUB est relié à la masse. De chaque côté du caisson CSN, sont réalisées des tranchées d'isolation STI, permettant d'isoler le caisson des transistors adjacents. On se réfère à nouveau à la figure 2. Le transistor TR délivre au filtre FI un courant d'alimentation ID, par son drain. Lorsque le transistor TR est dans sa zone de fonctionnement linaire, le courant ID est de la forme : ,un. Cox .W ID = 2L Vcs -v,]2 où W est la largeur de la grille du transistor, L est la longueur de la grille du transistor, Cox est la capacité d'oxyde du transistor, est la mobilité, VGS est la valeur de la tension appliquée sur la grille du transistor, et VT est la tension de seuil du transistor. 7 La tension de seuil VT peut s'exprimer selon l'expression suivante : VT =VTQ+y[j(2çoF -VBS)-V2çoFJ où : VTO est la composante continue de la valeur de la tension de seuil, y est le coefficient arrière de grille, 2cpF est le potentiel de forte inversion, et VBS est la tension entre la source et le caisson du transistor. Par conséquent, en remplaçant dans l'expression du courant de drain ID, la valeur de la tension de seuil VT par son expression ci-dessus, on voit qu'en ajustant la tension entre la source et le caisson VBS, on peut contrôler la valeur du courant de drain ID. En particulier, lorsque la valeur de la tension VBS tend vers VGS-VTO, la valeur du courant ID tend à s'annuler. Pour contrôler la valeur de la tension VBS, l'amplificateur à faible bruit LNA comprend des moyens de contrôle réalisés ici à l'aide d'un inverseur limiteur INV apte à délivrer une tension limitée au maximum à 2(pF.On prendra par exemple comme limite la valeur d'une tension de seuil de diode soit environ 0,4 Volt. L'homme du métier pourra adapter les moyens de contrôle, en utilisant par exemple un autre type de porte logique. L'inverseur INV reçoit en entrée un signal de contrôle SC, délivré par des moyens de commande MCOM, par exemple incorporés au sein du processeur PRP. L'inverseur INV délivre en sortie la valeur de la tension VBS en fonction de la valeur prise par le signal de contrôle SC. Un exemple est donné ci-dessous à titre indicatif. Dans cet exemple, si le signal de contrôle prend une valeur maximale, par exemple 1, la tension de seuil VT prend sa valeur minimale c'est-à-dire VTO, et le courant de drain ID prend sa valeur maximale appelée IDO. Par contre, si le signal de contrôle prend sa valeur minimale, ici 0, la tension délivrée par l'inverseur limiteur INV est limitée à sa valeur limite et la tension de seuil VT prend sa valeur maximale VTmax tandis que le courant de drain ID prend sa valeur minimale, appelée ici IDmin• Le tableau ci-dessous récapitule ces différentes possibilités : Ainsi, si la tension VBS est nulle, c'est-à-dire que la tension de seuil VT est égale à VTO, le transistor est dans sa zone de fonctionnement normal : ID est alors égal à IDo. Par contre, si VBS est à sa valeur maximale, c'est-à-dire VDD, la 15 tension de seuil est alors à sa valeur maximale, VTmax, impliquant que le courant de drain ID est très faible. Le transistor TR est donc presque bloqué. Toutefois, l'existence d'un courant résiduel IDmin permet de débloquer très facilement le transistor TR. 0 1 SC VT ID VTO IDO VTmax IDmin 20 REVENDICATIONS 1-Procédé de contrôle d'un courant de sortie (ID) délivré par un transistor (TR) en réponse à un signal d'entrée reçu sur son électrode de commande, caractérisé par le fait que, ledit transistor (TR) étant disposé au sein d'un caisson semi-conducteur polarisable de type SOI, on contrôle la valeur dudit courant de sortie (ID) en ajustant la valeur de la tension de polarisation du caisson. 2-Circuit intégré comprenant au moins un transistor (TR) comportant une électrode de sortie apte à délivrer un courant de sortie (ID) en réponse à un signal d'entrée reçu sur son électrode de commande, caractérisé par le fait que ledit transistor est disposé au sein d'un caisson polarisable semi-conducteur de type SOI, et par le fait que ledit circuit comprend en outre des moyens de contrôle (INV) aptes à recevoir un signal de contrôle (SC), et aptes à ajuster la valeur de la tension de polarisation (VBS) du caisson en fonction de la valeur du signal de contrôle. 3-Circuit selon la revendication 2, dans lequel les moyens de contrôle comprennent un inverseur limiteur (INV), apte à recevoir ledit signal de contrôle et apte à délivrer au caisson dudit transistor, la valeur correspondante de la tension de polarisation. 4-Circuit selon la revendication 2 ou 3, comprenant en outre un amplificateur comportant une borne couplée à l'électrode de sortie dudit transistor. 5- Récepteur appartenant à un système de communication sans fil, comprenant un circuit selon l'une des revendications 2 à 4. 6- Récepteur selon la revendication 5, formant un téléphone mobile cellulaire (TP).