FR 2906080 A1 20080321 FR 0608187 A 20060919 1 CAPTEUR D'IMAGE EN DEFILEMENT PAR INTEGRATIONS SUCCESSIVES ET SOMMATION, A PIXELS CMOS ACTIFS L'invention concerne les capteurs d'image linéaire à défilement et intégration de signal (ou capteurs TDI, de l'anglais : "Time Delay Integration Linear Sensors"), dans lesquels une image d'une ligne de points d'une scène observée est reconstituée par addition d'images successives prises par plusieurs lignes photosensibles observant successivement une même ligne de la scène au fur et à mesure que la scène défile devant le capteur perpendiculairement aux lignes. Ces capteurs sont utilisés par exemple dans des capteurs d'observation de la terre par satellite. Ils comprennent plusieurs lignes parallèles de pixels photosensibles ; le séquencement des circuits de commande des différentes lignes (contrôle de temps d'exposition puis de lecture des charges photogénérées) est synchronisé par rapport au défilement relatif de la scène et du capteur, de manière que toutes les lignes du capteur voient une seule ligne de la scène observée. Les signaux générés par chaque ligne sont ensuite additionnés point à point pour chaque point de la ligne observée. Le rapport signal/bruit théorique est amélioré dans le rapport de la racine carrée du nombre N de lignes du capteur. Ce nombre N peut être par exemple de 16 ou 32 pour des applications de contrôle industriel ou des applications d'observation terrestre à partir de l'espace, ou même de 60 à 100 lignes pour des applications médicales (dentaire, mammographie, ...). Dans les capteurs d'image à transfert de charges (capteurs CCD), l'addition des signaux point par point se faisait naturellement et sans bruit de lecture en vidant dans une ligne de pixels les charges générées et accumulées dans la ligne de pixel précédente, en synchronisme avec le déplacement relatif de la scène et du capteur. La dernière ligne de pixels, ayant accumulé N fois les charges engendrées par la ligne de scène observée, pouvait ensuite être transférée vers un registre de sortie et convertie, lors d'une phase de lecture, en tension ou courant électrique. La technologie des capteurs d'image a ensuite évolué vers des capteurs à pixels actifs à transistors, qu'on appellera ci-après capteurs CMOS pour simplifier car ils sont en général réalisés en technologie CMOS 2906080 2 (complementary-metal-oxyde-semiconducteur) ; dans ces capteurs CMOS il n'y a plus de transfert de charges de pixel à pixel jusqu'à un registre de lecture, mais il y a des pixels actifs à transistors qui recueillent des charges électriques photogénérées et les convertissent directement en une tension 5 ou un courant. Les différentes lignes du capteur fournissent donc successivement des tensions ou courants représentant l'éclairement reçu par la ligne. On ne peut pas facilement additionner ces courants ou tensions ; il est donc difficile de réaliser un capteur à défilement et à intégration de charges. 10 Des tentatives ont cependant été faites pour réaliser des capteurs CMOS à défilement et intégration de charges. On a essayé en particulier d'utiliser des capacités commutées dans lesquelles on intègre des courants successifs reçus, accumulant ainsi sur une même capacité des charges reçues de plusieurs pixels en colonne. 15 Les systèmes ainsi essayés sont complexes et il serait souhaitable de trouver des solutions alternatives. Selon l'invention, on propose de convertir en valeurs numériques les signaux issus d'une ligne de pixels, de sommer la valeur numérique correspondant au pixel de rang j de la ligne dans un registre accumulateur de 20 rang j qui contient déjà la somme de i valeurs numériques accumulées correspondant aux pixels de même rang j de i lignes successives, et d'extraire le contenu du registre accumulateur seulement après N étapes d'accumulation, c'est-à-dire lorsqu'il contient la somme de N valeurs numériques accumulées correspondant aux N lignes de pixels du capteur. II 25 y a donc une matrice de transfert composée de N lignes de registres accumulateurs ; une ligne de registres reçoit, pour l'accumuler au contenu précédent des registres, les contenus successifs des différentes lignes du capteur, selon une permutation circulaire ; le contenu des registres est extrait après N accumulations, selon une permutation circulaire. Lorsque le contenu 30 d'une ligne de registres a été extrait, cette ligne de registres est remise à zéro, et elle est disponible pour recevoir ensuite le contenu de la première ligne de pixels du capteur. A chaque nouvelle période d'exposition correspond une phase d'extraction d'une ligne de registres ; et à chaque nouvelle période d'exposition les valeurs numériques d'une ligne déterminée 2906080 3 de pixels s'accumulent aux contenus d'une ligne de registres différente, selon une permutation circulaire. Ainsi, les valeurs numériques de la première ligne de pixels du capteur se stockent d'abord dans une ligne de registres dont les contenus 5 sont à zéro, puis successivement à chaque nouvelle exposition, selon une permutation circulaire, dans les autres lignes de registres où elles s'accumulent aux contenus déjà présents ; il en est de même des autres lignes de pixels photosensibles : elles se stockent successivement dans les différentes lignes de registres, à chaque fois dans une nouvelle ligne de 1 o registres. L'invention concerne donc un procédé de capture d'image, à défilement et sommation de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, caractérisé 15 en ce que: - à l'issue de chaque période d'intégration d'une série de périodes d'intégration de charges, on numérise par un convertisseur analogique-numérique les signaux issus des N lignes de pixels, on accumule les signaux numérisés d'une ligne de pixels dans une ligne choisie d'une matrice de 20 transfert qui comporte N lignes de P registres accumulateurs, ceci pour les N lignes de pixels et les N lignes de la matrice de transfert, en modifiant à chaque période d'intégration la correspondance entre la ligne choisie de la matrice de transfert et la ligne de pixels, en synchronisme avec le défilement de l'image devant le capteur de manière qu'une ligne de registres de la 25 matrice de transfert reçoive et accumule successivement au cours de N périodes d'intégration les signaux numérisés de N lignes de pixels ayant vu une même ligne d'image, - au bout de N périodes d'intégration le contenu d'une ligne déterminée de registres, représentant une ligne d'image observée, est extrait 3o et les registres de cette ligne sont remis à zéro, - à chaque période d'intégration suivante c'est le contenu d'une autre ligne de registres, selon une permutation circulaire des N lignes, qui est extrait et remis à zéro, la ligne extraite et remise à zéro étant, à l'issue de chaque période d'intégration, celle qui a subi N accumulations après une remise à zéro. 2906080 4 Plus précisément, un pixel de rang j dans une ligne est constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne de rang j commun aux N pixels de rang j des différentes lignes, et le procédé comporte les opérations suivantes : 5 - intégration de charges simultanée dans les NxP pixels, répétée pendant des périodes d'intégration successives ; - adressage successif de chacune des N lignes de pixels à la fin d'une iième période d'intégration pour appliquer aux conducteurs de colonne à l'issue de la i1ème période d'intégration successivement pour chaque ligne 10 adressée P signaux analogiques correspondant à l'intégration de charges dans les P pixels de la ligne adressée ; - conversion analogique-numérique pour numériser les P signaux analogiques présents sur les conducteurs de colonne au cours de chaque adressage de ligne, et fournir P valeurs numériques correspondant à une 15 ligne adressée de rang m ; - accumulation de la valeur numérique correspondant au pixel de rang j d'une ligne adressée, dans un registre accumulateur de rang j d'une ligne de registres d'une matrice de N lignes de P registres accumulateurs, - au cours de la (41)ième période d'intégration, accumulation dans 20 ce même registre accumulateur d'une valeur numérique correspondant à un pixel de rang j d'une autre ligne de pixels, en correspondance avec le défilement de l'image devant les N lignes de pixels, - à l'issue de la i+1 ième période d'intégration, sélection d'une ligne parmi N, la ligne sélectionnée étant une ligne qui a subi N accumulations 25 successives après une remise à zéro du contenu des registres accumulateurs de cette ligne, extraction des valeurs numériques accumulées dans les registres de cette ligne, représentant une ligne d'image observée, et remise à zéro des registres de cette ligne en vue d'une nouvelle série de N périodes d'intégration pour cette ligne, 30 -permutation circulaire de l'ordre des lignes de registres qui sont sélectionnées pour une extraction et une remise à zéro à l'issue des périodes d'intégration successives. Si on appelle m le rang de la ligne adressée au cours de la iième période d'intégration, alors l'autre ligne accumulée avec cette dernière au 35 cours de la (i+1)ième période d'intégration sera en principe une ligne 2906080 5 adjacente de rang m+1 telle que l'accumulation dans une même ligne de registres accumulateurs provienne d'une succession de lignes de pixels ordonnée selon une permutation circulaire ; si on fait l'hypothèse que la première ligne de pixels a été stockée dans une première ligne de registres 5 accumulateurs au cours d'un première période d'intégration, alors à la deuxième période d'intégration c'est la deuxième ligne de pixels qui est accumulée dans la première ligne de registres, et ainsi de suite selon une permutation circulaire : à la N1ème période d'intégration, c'est la Nième ligne de pixels qui est accumulée dans la première ligne de registres ; la valeur 10 stockée dans la première ligne de registres est alors extraite ; elle représente une première ligne de l'image observée ; cette première ligne de registres est remise à zéro, prête à recevoir de nouvelles valeurs numériques, à nouveau en provenance de la première ligne de pixels, à l'issue de la (N+1)1ème périoe d'intégration ; et à l'issue de cette (N+1)1ème période d'intégration, la valeur 15 stockée dans la deuxième ligne de registres accumulateurs est extraite ; elle représente une deuxième ligne de l'image observée ; puis elle est remise à zéro. Ainsi de suite, au bout de 2N périodes d'intégration on extrait à nouveau l'information numérique stockée dans la première ligne de registres, représentant une (N+1)ième ligne de l'image observée. 20 Outre le procédé qui vient d'être défini, l'invention concerne aussi un capteur d'image, à défilement et sommation, permettant la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, un pixel de rang j dans une ligne étant constitué par un 25 circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne de rang j commun aux N pixels de rang j des différentes lignes, le capteur étant caractérisé en ce qu'il comporte : - un circuit d'adressage successif de chacune des N lignes de pixels pour appliquer aux conducteurs de colonne P signaux analogiques 30 correspondant à l'intégration de charges, pendant une période d'intégration Ti, des P pixels de la ligne adressée ; - au moins un convertisseur analogique-numérique pour numériser les signaux fournis par les conducteurs de colonne pour chaque ligne adressée, à l'issue de la période d'intégration Ti, 2906080 6 - N lignes de P registres accumulateurs numériques, un registre accumulateur de rang j dans une ligne étant apte à accumuler N signaux numériques obtenus pendant N périodes d'intégration successives et correspondant aux N pixels de même rang j des différentes lignes, en 5 correspondance avec le défilement de l'image linéaire devant les N lignes de pixels pendant les N périodes d'intégration, - un circuit pour extraire les valeurs numériques stockées dans une ligne de P registres ayant subi N accumulations successives, ces valeurs représentant une ligne d'image observée, io - un séquenceur apte à appliquer successivement à une ligne de P registres accumulateurs, pendant une série de N périodes d'intégration successives et en correspondance avec le défilement de l'image linéaire, les signaux numérisés issus de chacune des N lignes de pixels, ceci pour chacune des lignes de P registres, et apte à remettre à zéro le contenu des 15 registres de la ligne dont le contenu a été extrait, l'ordre de succession des lignes dont le contenu est extrait puis remis à zéro au cours des périodes d'intégration successives étant une permutation circulaire. Les registres accumulateurs comportent de préférence une mémoire de sortie pour contenir la valeur accumulée de plusieurs signaux 20 correspondant à des lignes différentes, et un additionneur pour additionner le contenu de la sortie du convertisseur analogique-numérique au contenu de la mémoire de sortie et placer le résultat de l'addition dans cette même mémoire. Si la conversion analogique-numérique se fait sur B bits, la mémoire doit avoir un nombre de bits suffisant pour permettre l'accumulation, 25 sans saturation, de N fois la valeur maximale (2B-1) de la conversion. Par exemple, si N=32, la mémoire doit comporter au moins B+5 bits. Par conséquent on peut prévoir, ce qui est avantageux, que le convertisseur analogique-numérique a une dynamique inférieure de plusieurs bits (de préférence log2(N) à la dynamique des signaux numériques qu'on extrait du 30 capteur : il n'est pas nécessaire de convertir les signaux avec un convertisseur de grande résolution. La résolution sera obtenue du fait de l'accumulation de N signaux pour chaque ligne d'image observée. Il y a de préférence P convertisseurs analogiques-numériques, c'est-à-dire un par conducteur de colonne. 35 2906080 7 D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : la figure 1 représente un exemple de constitution d'un pixel en 5 technologie CMOS ; - la figure 2 représente la structure de la circuiterie électronique associée à un conducteur de colonne du capteur. - la figure 3 représente l'organisation générale du capteur selon l'invention. 10 La figure 1 représente la structure d'un pixel actif de technologie CMOS comprenant cinq transistors Ti à T5 et une photodiode PD ; ce pixel est de type connu et peut être utilisé dans la présente invention. Au sein d'une matrice de N lignes de P pixels, le pixel représenté est supposé être un 15 pixel de rang j dans la ligne de pixels de rang m. La structure et le fonctionnement du pixel sont donnés à titre d'exemple pour illustrer l'invention. La photodiode est connectée en série avec le transistor Ti entre une masse et une tension d'alimentation de référence Vref. Le transistor peut 20 être rendu conducteur brièvement, pour une remise à zéro des charges de la photodiode, par un signal de remise à zéro général GSH agissant simultanément sur tous les pixels de la matrice avant le début d'un temps d'intégration. Le noeud N1 reliant la photodiode et le transistor Ti accumule des 25 charges au cours du temps d'intégration. Ce noeud N1 peut être relié brièvement à un noeud N2 de stockage de charges par le transistor T2, à la fin d'un temps d"intégration, par un signal de commande de transfert GTRA agissant simultanément sur tous les pixels de la matrice. Le noeud de stockage N2 peut être remis au potentiel de référence 30 Vref (vidage des charges du noeud N2) par le transistor T3 qui reçoit un signal de commande bref LRESm commun à tous les pixels de la ligne de rang m. Les signaux LRESm correspondant aux différentes lignes (m = 1 à N) sont émis successivement pour les N lignes à l'issue d'une période d'intégration Ti et pendant que commence une période d'intégration suivante. 2906080 8 Le noeud N2 est par ailleurs relié à la grille du transistor suiveur T4 dont le drain est au potentiel Vref et dont la source recopie (à une chute de tension grille source près) le potentiel pris par la grille, c'est-à-dire le potentiel du noeud de stockage N2. La source du transistor T4 est reliée, par 5 l'intermédiaire d'un transistor de sélection de ligne T5, à un conducteur de colonne CCj cornmun à tous les pixels d'une même colonne de rang j. Le transistor T5 est rendu conducteur par un signal LSELm qui est un signal d'adressage de la ligne de rang m et qui est donc commun à tous les pixels d'une même ligne. Les signaux d'adressage LSELm des différentes lignes 10 (m=1 à N) sont émis successivement à l'issue d'une période d'intégration Ti et pendant que commence une période d'intégration suivante. Le pixel fonctionne de la manière suivante : après la fin d'un e période d'intégration Ti, les photodiodes ont accumulé des charges en quantité proportionnelle à l'éclairement qu'elles ont reçu. Un signal général 15 de transfert de charges GTRA est émis brièvement pour transférer ces charges du noeud N1 vers le noeud N2 où elles restent stockées au moins le temps nécessaire à leur lecture. Puis un signal général GSH de définition du temps d'exposition est brièvement émis. Ce signal remet à zéro les charges stockées dans les 20 photodiodes en portant celles-ci au potentiel Vref, et l'intégration de charges ne peut commencer qu'à la fin du signal GSH. Ces deux signaux GTRA et GSH concernent tous les pixels de la matrice à la fois. Ensuite sont émis des signaux de lecture de charges, ligne par ligne. La première ligne reçoit un signal de sélection de ligne qui relie le 25 transistor T4 du pixel au conducteur de colonne CCj correspondant pendant le temps nécessaire à la lecture puis qui le déconnecte en vue de la lecture des charges des lignes suivantes ; toutes les lignes sont lues successivement pendant la nouvelle période d'intégration. La lecture consiste en une transmission au conducteur de colonne d'un potentiel 30 recopiant le potentiel du noeud N2. Cette lecture est de préférence faite par double échantillonnage de la manière suivante : le potentiel du signal utile représentant les charges photogénérées est d'abord appliqué au conducteur de colonne (et va être mis en mémoire dans une première capacité comme on le verra plus loin) ; puis le noeud de stockage N2 est vidé de ses charges 35 par un bref signal LRESm de mise en conduction du transistor T3 et des 2906080 9 autres transistors T3 de la même ligne, et le potentiel pris alors par le noeud N2, représentant un potentiel de niveau de noir, est recopié sur le conducteur de colonne CCj (et va être mis en mémoire dans une deuxième capacité). La mesure des charges photogénérées dans un pixel de la 5 première ligne est faite par conversion analogique-numérique de la différence des potentiels du signal utile et du niveau de noir. La deuxième ligne est ensuite lue de la même manière, et ainsi de suite, les N lignes sont lues pendant la période d'intégration de charges qui se termine à l'émission d'un nouveau signal de transfert GTRA. 1 o La figure 2 explique le fonctionnement de l'invention et on a pris pour exemple le cas (non obligatoire) ou la lecture de charges est faite par double échantillonnage. Le circuit de la figure 2 est le circuit qui est associé à un conducteur de colonne CCj de rang j tel que celui qu'on voit à la figure 1. Le 15 conducteur de colonne CCj est relié alternativement, par des interrupteurs respectifs K1j et K2j, à deux capacités de stockage C1 j et C2j, qui vont stocker respectivement le niveau de signal utile et le niveau de noir. Les interrupteurs K1j et K2j sont actionnés à deux instants successifs séparés par la durée de remise à zéro des charges stockées sur le noeud N2. Le 20 signal d'actionnement de K1j est un signal SHR et le signal d'actionnement de K2j est un signal SHS. Les capacités de stockage C1 j et C2j sont reliées entre une masse et chacune des deux entrées d'un convertisseur analogique- numérique CANj. Il y a de préférence un convertisseur par colonne. Pendant 25 la durée d'adressage de la ligne considérée, le potentiel du noeud N2 du pixel est recopié sur le conducteur de colonne CCj. Au début de cette durée, le niveau de tension présent sur le conducteur de colonne est le niveau utile représentant les charges photogénérées dans le pixel de rang j de la ligne adressée. Cette tension est appliquée à la capacité C1 j pendant un bref 30 instant défini par le signal SHS (émis successivement pour chacune des lignes adressées et commun à toutes les colonnes), après quoi la capacité conserve cette tension. Puis le signal LRESm est émis pour vider les charges du noeud N2 des pixels de la ligne (signal spécifique de la ligne adressée). Le conducteur de colonne prend alors un potentiel qui définit le 35 niveau de noir ; puis, pendant un bref instant défini par le signal SHR (émis 2906080 10 successivement pour chacune des lignes adressées et commun à toutes les colonnes) ce niveau de noir présent sur le conducteur de colonne est appliqué à la capacité de stockage C2j qui le conserve ensuite. Les capacités C1 j et C2j stockent ensuite, pour la durée d'un 5 conversion analogique-numérique, le niveau utile et le niveau de noir correspondant à la ligne adressée. On effectue la conversion analogique-numérique qui transforme la différence des tensions présentes sur les capacités C1j et C2j en une valeur numérique. Le convertisseur exécute la conversion entre un instant de début de conversion, postérieur au signal 10 SHR, et un instant de fin de conversion. Un signal de début de conversion STARLCONV est donc utilisé pour activer le convertisseur, et un signal de fin de conversion END_CONV est utilisé pour déclencher le stockage dans une mémoire MEM1 j du résultat de la conversion. Les signaux START_CONV et END_CONV, communs à toutes les colonnes, sont 15 renouvelés à chaque nouvelle lecture de ligne. Le contenu stocké dans la mémoire MEM1 j pendant l'adressage de la ligne de pixels de rang m est donc le résultat de la conversion analogique-numérique pour la colonne j et pour la ligne de rang m. Le résultat de la conversion est accumulé, dans une ligne de 20 registres accumulateurs, avec i-1 valeurs numériques analogues déjà additionnées dans cette ligne de registres accumulateurs. En effet, au bout de i-1 périodes d'intégration successives après une remise à zéro de la ligne de registres accumulateurs, celle-ci contient la somme des i-1 valeurs correspondant à l'observation d'une même ligne de scène par i-1 lignes de 25 pixels successives. A la iième période d'intégration on ajoute dans la ligne de registres accumulateurs le contenu des mémoires MEM1j (j=1 à P) qui représente la valeur d'une 1ième ligne de pixels qui a observé également la même ligne de scène. II y a N lignes de registres accumulateurs et le contenu d'une ligne 30 de pixels adressée à un instant donné après la fin de la iième période d'intégration est additionné à celle des lignes de registres accumulateurs (et pas une autre ligne) qui a déjà reçu i-1 valeurs accumulées après une remise à zéro. La ligne suivante de pixels qui est ensuite adressée, toujours à la suite de la i1eme période d'intégration, est additionnée à la ligne suivante de 35 registres, et ainsi de suite selon une permutation circulaire des lignes de 2906080 11 registres. Par permutation circulaire on entend le fait que si la ligne de registres est la dernière ligne (la Nième ligne), alors la ligne suivante est la première ligne. De même, si la ligne de pixels adressée est la N'ème ligne de pixels, alors la ligne suivante qui est adressée est la première ligne de pixels. 5 En régime continu, parmi les N lignes de registres accumulateurs, il y en a une et une seule qui a accumulé N-1 valeurs successives à la fin de la i'ème période d'intégration sans avoir été remise à zéro. Cette ligne reçoit alors, à la fin de la i1ème période d'intégration, une N1ème valeur en provenance d'une ligne de pixels. Cette ligne de registres accumulateurs est alors lue. ~o Elle représente la valeur numérique des pixels d'une ligne de la scène observée accumulée sur l'ensemble des N lignes au fur et à mesure du déplacement relatif synchronisé de la scène et du capteur. Après cette lecture, cette ligne de registres est remise à zéro. Les autres lignes de registres accumulateurs continuent leur fonction d'accumulation jusqu'à avoir 15 stocké N valeurs. A la (i+1)ème période d'intégration c'est la ligne de registres suivante qui est lue et remise à zéro, et ainsi de suite selon une permutation circulaire. Un registre accumulateur comprend essentiellement deux éléments qui sont un élément d'additionneur ADDkj et une case de mémoire 20 MEM2kj ; l'indice k désigne le rang de la ligne de registres accumulateurs (k varie de 1 à N) et l'indice j désigne encore le rang dans la ligne ; dans la ligne de registres il y a donc P éléments d'additionneurs ADDkj et P cases de mémoire MEM2kj. Dans l'ensemble des N lignes de registres, il y a NxP éléments d'additionneur et NxP cases de mémoire. 25 Les entrées d'un élément additionneur ADDkj reçoivent le contenu de la mémoire MEM1 j et le contenu de la mémoire MEM2kj respectivement ; la sortie de l'élément additionneur fournit un nouveau contenu à stocker dans la case de mémoire MEM2kj. La circuiterie d'accumulation des résultats de conversion 30 analogique-numérique comporte des circuits de séquencement et d'adressage non représentés sur la figure 2, pour effectuer les permutations circulaires indiquées plus haut. Ces circuits sélectionnent la ligne de registres accumulateurs de rang k dans laquelle on va accumuler les valeurs d'une ligne de pixels de rang m adressée et convertie à un moment donné, à la fin 35 d'une iième période d'intégration. Ils aiguillent donc le contenu de la mémoire 2906080 12 MEM1 vers la ligne de registres accumulateurs de rang k à ce moment, et vers une ligne de registre suivante à la fin d'une période d'intégration suivante, et ils activent les opérations d'addition et de stockage dans la ligne sélectionnée de registres accumulateurs. 5 Ces circuits de séquencement désignent aussi celle des lignes de registres qui doit être lue à un moment donné (celle qui a subi N accumulations après une remise à zéro) et qui doit être remise à zéro immédiatement après lecture. Ils transmettent vers une sortie générale de la matrice de registres accumulateurs la sortie des cases de mémoire de cette 10 ligne de registres ainsi sélectionnée. Une valeur est ainsi sortie à chaque période d'intégration Ti et la périodicité de sélection d'une même ligne de registres pour fournir une valeur de sortie est de N périodes d'intégration élémentaires. La capacité (en nombre de bits) de chaque case de mémoire 15 MEM2kj est telle qu'on puisse accumuler dans cette case la somme de N valeurs numériques correspondant à un pixel. En supposant que la dynamique du convertisseur analogique-numérique est de B bits, la capacité de la mémoire MEM1 j est de B bits, mais la capacité des registres accumulateurs est supérieure et est d'au moins B+b bits où b (entier) est tel 20 que 2b 1 REVENDICATIONS 1. Procédé de capture d'image, à défilement et sommation de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, caractérisé en ce que : - à l'issue de chaque période d'intégration d'une série de périodes d'intégration de charges, on numérise par un convertisseur analogique-numérique (CAN) les signaux issus des N lignes de pixels, on accumule les signaux numérisés d'une ligne de pixels dans une ligne choisie d'une matrice de transfert (MT) qui comporte N lignes de P registres accumulateurs, ceci pour les N lignes de pixels et les N lignes de la matrice de transfert, en modifiant à chaque période d'intégration la correspondance entre la ligne choisie de la matrice de transfert et la ligne de pixels, en synchronisme avec le défilement de l'image devant le capteur de manière qu'une ligne de registres de la matrice de transfert reçoive et accumule successivement au cours de N périodes d'intégration les signaux numérisés de N lignes de pixels ayant vu une même ligne d'image, - au bout de N périodes d'intégration le contenu d'une ligne déterminée de registres, représentant une ligne d'image observée, est extrait et les registres de cette ligne sont remis à zéro, - à chaque période d'intégration suivante c'est le contenu d'une autre ligne de registres, selon une permutation circulaire des N lignes, qui est extrait et remis à zéro, la ligne extraite et remise à zéro étant, à l'issue de chaque période d'intégration, celle qui a subi N accumulations après une remise à zéro. 2. Procédé de capture d'image selon la revendication 1, dans lequel un pixel de rang j dans une ligne est constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne (CCj) de rang j commun aux N pixels de rang j des différentes lignes, caractérisé par les opérations suivantes : - intégration de charges simultanée dans les NxP pixels, répétée pendant des périodes d'intégration successives ; 2906080 15 - adressage successif de chacune des N lignes de pixels à la fin d'une iième période d'intégration pour appliquer aux conducteurs de colonne à l'issue de la lierne période d'intégration successivement pour chaque ligne adressée P signaux analogiques correspondant à l'intégration de charges 5 dans les P pixels de la ligne adressée ; - conversion analogique-numérique pour numériser les P signaux analogiques présents sur les conducteurs de colonne au cours de chaque adressage de ligne, et fournir P valeurs numériques correspondant à une ligne adressée de rang m ; 10 - accumulation de la valeur numérique correspondant au pixel de rang j d'une ligne adressée, dans un registre accumulateur (MEM2kj) de rang j d'une ligne de registres d'une matrice (MT) de N lignes de P registres accumulateurs, - au cours de la (i+1)ème période d'intégration, accumulation dans 15 ce même registre accumulateur (MEM2kj) d'une valeur numérique correspondant à un pixel de rang j d'une autre ligne de pixels, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels, - à l'issue de la (i+1)ième période d'intégration, sélection d'une ligne 20 parmi N, la ligne sélectionnée étant une ligne qui a subi N accumulations successives après une remise à zéro du contenu des registres accumulateurs de cette ligne, extraction des valeurs numériques accumulées dans les registres de cette ligne, représentant une ligne d'image observée, et remise à zéro des registres de cette ligne en vue d'une nouvelle série de N 25 périodes d'intégration pour cette ligne, - permutation circulaire de l'ordre des lignes de registres qui sont sélectionnées pour une extraction et une remise à zéro à l'issue des périodes d'intégration successives. 30 3. Capteur d'image, à défilement et sommation, permettant la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, un pixel de rang j dans une ligne étant constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de 2906080 16 colonne (CCj) de rang j commun aux N pixels de rang j des différentes lignes, le capteur étant caractérisé en ce qu'il comporte : - un circuit d'adressage successif de chacune des N lignes de pixels pour appliquer aux conducteurs de colonne P signaux analogiques 5 correspondant à l'intégration de charges, pendant une période d'intégration Ti, des P pixels de la ligne adressée ; - au moins un convertisseur analogique-numérique pour numériser les signaux fournis par les conducteurs de colonne pour chaque ligne adressée, à l'issue de la période d'intégration Ti, 10 - N lignes de P registres accumulateurs numériques, un registre accumulateur de rang j dans une ligne étant apte à accumuler N signaux numériques obtenus pendant N périodes d'intégration successives et correspondant aux N pixels de même rang j des différentes lignes, en correspondance avec le défilement de l'image linéaire devant les N lignes de 15 pixels pendant les N périodes d'intégration, - un circuit (DLR2, RS) pour extraire les valeurs numériques stockées dans une ligne de P registres ayant subi N accumulations successives, ces valeurs représentant une ligne d'image observée, - un séquenceur (SEQ) apte à appliquer successivement à une 20 ligne de P registres accumulateurs, pendant une série de N périodes d'intégration successives et en correspondance avec le défilement de l'image linéaire, les signaux numérisés issus de chacune des N lignes de pixels, ceci pour chacune des lignes de P registres, et apte à remettre à zéro le contenu des registres de la ligne dont le contenu a été extrait, l'ordre de succession 25 des lignes dont le contenu est extrait puis remis à zéro au cours des périodes d'intégration successives étant une permutation circulaire. 4. Capteur d'image selon la revendication 3, caractérisé en ce que les registres accumulateurs comportent une mémoire de sortie (MEM2kj) 30 pour contenir la valeur accumulée de plusieurs signaux correspondant à des lignes différentes, et un additionneur (ADDkj) pour additionner le contenu de la sortie du convertisseur analogique-numérique (MEM1j, CAN) au contenu de la mémoire de sortie et placer le résultat de l'addition dans cette mémoire. 5 2906080 17 5. Capteur d'image selon la revendication 4, caractérisé en ce que la conversion analogique-numérique se fait sur B bits, et la mémoire (MEM2kj) a un nombre de bits suffisant pour permettre l'accumulation, sans saturation, de N fois la valeur maximale 2B-1 de sortie du convertisseur. 6. capteur d'image linéaire selon la revendication 5, caractérisé en ce que la mémoire a une dynamique d'au moins B+b bits où b, entier, est compris entre log2(N-1) et log2(N). io