FR 2905197 A1 20080229 FR 0653471 A 20060825 1 PROCÉDÉ DE RÉALISATION D'UN DISPOSITIF COMPORTANT UNE STRUCTURE DOTÉE D'UN OU PLUSIEURS MICROùFILS OU NANOùFILS À BASE D'UN COMPOSÉ DE SI ET DE GE, PAR CONDENSATION GERMANIUM DESCRIPTION DOMAINE TECHNIQUE L'invention concerne un procédé de réalisation d'un dispositif microélectronique amélioré 10 dans lequel des nanofils semi-conducteurs à base de Si1_ZGe, (avec z > 0) sont formés, à l'aide d'au moins une première étape d'oxydation thermique d'une ou plusieurs zones semi-conductrices à base d'un composé de silicium et de germanium, et d'au moins une étape 15 d'oxydation thermique latérale d'une ou plusieurs zones semi-conductrices à base d'un autre composé de silicium et de germanium résultant de la première oxydation. La présente invention se rapporte plus particulièrement aux transistors, et a pour but de 20 présenter un transistor doté en particulier d'une structure de canal ou multi-canaux sous forme d'un ou plusieurs nanofil(s) à base de Si1_ZGe,, reliant une zone semi-conductrice destinée à jouer le rôle d'une région de source et une autre zone semi-conductrice 25 destinée à jouer le rôle d'une région de drain. Une telle structure peut s'adapter à des structures de grille dites enrobantes . Il se pose le problème de trouver une nouveau procédé de réalisation d'un dispositif microélectronique comportant une structure 30 dotée d'un ou plusieurs fils semi-conducteurs à base de 2905197 2 germanium ou d'un composé de Si et de Ge ayant une forte teneur en Germanium. ART ANTÉRIEUR Une structure de canal à nanofil(s) semi- 5 conducteur(s) et grille enrobante permet d'obtenir un transistor de dimensions réduites et dans lequel le contrôle électrostatique de la charge d'inversion est amélioré. Les règles de dimensionnement des circuits intégrés et les limitations physiques de fonctionnement des transistors nanométriques (effets de canal court, courant tunnel dans l'isolant) ont conduit de plus en plus à réaliser des transistors dotés d'une double ou triple grille, tels que les transistors Finfet et tri-gate, et dont la structure de canal peut être sous forme d'un ou plusieurs barreaux semi-conducteurs ou fils semi-conducteurs disjoints. Un procédé connu pour former des fils semi-conducteurs est la croissance par CVD (CVD pour Chemical Vapor Deposition ou dépôt chimique en phase vapeur). Un tel type de procédé permet d'obtenir une qualité cristalline et un contrôle du diamètre des fils supérieurs à ceux que l'on obtient par gravure. On peut réaliser ainsi des hétérojonctions de matériaux IV-IV et III-V, dans le sens de la croissance du fil, pour permettre de réaliser de nombreuses applications tant par l'utilisation de propriétés de transport que de propriétés optiques. Cependant, avec un tel type de procédé, la maîtrise de la forme des fils et un positionnement précis de ces derniers sont difficiles à obtenir. 2905197 3 Un autre procédé de réalisation de fils semi-conducteurs, consiste à faire croître ces fils sur les flancs d'un empilement de couches minces. Cette approche nécessite, cependant, des techniques de 5 lithographie, d'épitaxie sélective et gravure sélective isotrope complexes à mettre en oeuvre. Par ailleurs, le germanium pur présentant une mobilité deux fois plus élevée pour les électrons et quatre fois plus élevée pour les trous que le 10 silicium, on cherche de plus en plus à réaliser des dispositifs microélectroniques dotés de canaux à base de germanium ou d'un composé de silicium et de germanium dans lequel la teneur en germanium est importante. Un inconvénient des transistors dotés d'un 15 canal formé dans un substrat à base de germanium, est le coût élevé du substrat. En outre, il est très difficile de réaliser par épitaxie des canaux en germanium ou en alliage de SiGe fortement enrichie en Ge présentant une bonne qualité cristalline. La 20 réalisation de transistors en Ge requiert de nombreuses adaptations du fait de l'instabilité de l'oxyde de Germanium. A titre d'exemple, il est actuellement difficile de réaliser de bons contacts métalliques sur des zones sources et drains constituées d'un matériau 25 SiGe avec une composition en Ge supérieure à 30 % Dans le document FR 0505701, un procédé de réalisation d'un dispositif de transistor doté d'une structure de canal enrichie en Germanium est décrite. Le procédé comprend : la réalisation sur un substrat 30 d'un empilement de couches à base d'un composé de germanium et silicium, ayant entre elles des 2905197 4 concentrations en germanium différentes, la délimitation par gravure dans ledit empilement d'une zone destinée à servir de zone de canal, l'oxydation thermique, superficielle et latérale, de la zone 5 destinée à servir de zone de canal, de manière à former une zone de canal enrichie en germanium. Il se pose le problème de trouver un nouveau procédé de réalisation d'un dispositif microélectronique doté de fils semi-conducteurs à base 10 de Si1_ZGe, ayant une concentration en Germanium élevée. EXPOSÉ DE L'INVENTION La présente invention a pour but de remédier aux inconvénients mentionnés ci-dessus et de réaliser une structure de canal de forme filaire en 15 Ge ou en alliage de silicium et de Ge de taille micro ou nanométrique sur isolant par condensation Germanium. L'invention concerne en particulier un procédé de réalisation d'un dispositif microélectronique comportant un ou plusieurs fils semiconducteurs à base de Si1_ZGe, (avec 0 x) enrichie en germanium, ayant une composition en germanium ou une teneur en germanium supérieure à celle de la couche semi-conductrice 104 à base de Si1_XGex. La 15 durée de l'étape d'oxydation peut avoir été adaptée en fonction de l'épaisseur et/ou de la concentration en germanium que l'on souhaite obtenir dans la couche 108 semi-conductrice à base de Si1_yGey. La couche 108 à base de Si1_yGey, peut avoir une composition en 20 germanium telle que y est par exemple de l'ordre de 25 % ou par exemple comprise entre 8 et 50 % ; la taille (hauteur) du fil est également ici définie. Une fois l'étape d'oxydation terminée, la couche 108 à base de Si1_yGey est située entre deux couches isolantes à 25 base de SiO2. La couche 108 à base de Si1_yGey repose sur une première couche isolante 109 formée de la couche 101 d'oxyde enterré à base de SiO2. La couche 108 à base de Si1_yGey est également surmontée d'une deuxième couche isolante 111 résultant de l'oxydation du 30 silicium des couches semi-conductrices 106 et 104 (figure 1B). 2905197 11 Ensuite, un masquage 113 est réalisé sur la deuxième couche isolante 111. Avantageusement, la couche isolante 111 pourrait être retirée avant masquage, par voie humide (par exemple HF/H2O). 5 Le masquage 113 est destiné à jouer le rôle de masque de gravure et de masque à oxydation de la couche semi-conductrice 108 à base de Si1_yGey. Le masquage 113 peut être par exemple à base d'un matériau diélectrique différent de celui de la deuxième couche 10 isolante 111, par exemple du Si3N4. Le masquage 113 comporte plusieurs motifs, et notamment au moins un motif de source, au moins un motif de drain et un ou plusieurs motifs d'une structure reliant la source et le drain. Le masquage 113 peut comporter notamment deux 15 motifs 113a, 113b (vus selon une coupe transversale sur la figure 1C) reliant les motifs de source et de drain. Le masquage 113 peut être formé à l'aide d'au moins une étape de photolithographie. La réalisation du masquage peut comprendre le dépôt d'une couche de résine 20 photosensible, la définition de motifs dans cette couche de résine photosensible, puis la reproduction des motifs de la couche de résine dans une couche de matériau diélectrique, par exemple du Si3N4 déposée préalablement sur la deuxième couche isolante 111. La 25 reproduction des motifs dans la couche diélectrique à base de Si3N4 peut être réalisée par gravure par voie sèche ou humide, par exemple à l'aide de H3PO4 ou d'un mélange CF4/CH3F. La couche de résine peut être ensuite retirée. 30 Puis, une ou plusieurs gravures, par exemple anisotropes, sont réalisées à travers le 2905197 12 masquage 113, de manière à reproduire le dessin du masquage et notamment les motifs 113a, 113b dans la deuxième couche isolante 111 et dans la couche semi-conductrice 108 à base de Si1_yGey. La gravure de la 5 couche isolante 111 peut être réalisée par exemple à l'aide d'un mélange CF4/CH2F2, tandis que la gravure de la couche à base de Si1_yGey peut être réalisée par exemple à l'aide de HBr/02. La gravure de la couche semi-conductrice 108 est prévue de préférence avec un 10 arrêt sur la première couche isolante 109. A la suite de la gravure de la couche 108 des blocs semi-conducteurs 108a, 108b dits de liaison , à base de Si1_yGey, sont formés et surmontés respectivement de motifs 111a, 111b réalisés dans ladite deuxième couche 15 isolante 111 (figure 1D). Les blocs semi-conducteurs 108a, 108b de liaison à base de Si1_yGey relient chacun un bloc semi-conducteur à base de Si1_yGey destiné à former une région de source, et un autre bloc semi-conducteur à base de 20 Si1_yGey destiné à former une région de drain. Avantageusement, mais accessoirement, les flancs peuvent être protégés par un matériau diélectrique en fine couche, par exemple SiO2 sur quelques nanomètres, par exemple entre 1 et 5 nm. 25 Puis, on effectue une autre étape de condensation Germanium des blocs semi-conducteurs 108a et 108b à base de Si1_yGey. Pour effectuer cette condensation de Ge, au moins une étape d'oxydation thermique des blocs semi-conducteurs 108a et 108b à 30 base de Si1_yGey est réalisée à haute température. La condensation, ou oxydation, réalisée est une 2905197 13 condensation latérale ou une oxydation latérale des blocs semi-conducteurs 108a, 108b, ces derniers étant surmontés par les motifs 111a, 111b de SiO2 et 113a, 113b du masquage 113 à oxydation. La température 5 d'oxydation est de préférence inférieure à la température de fusion du matériau Si1_yGey des blocs semi-conducteurs 108. Une oxydation en une ou plusieurs étapes et à des températures décroissantes peut être réalisée. Durant l'oxydation latérale, la largeur 10 (définie dans une direction parallèle au vecteur i d'un repère orthogonal [0; i ; j ; k ]) des blocs semi-conducteurs 108a, 108b se réduit. L'étape d'oxydation est prolongée jusqu'à obtention en remplacement des blocs semi-conducteurs 108a, 108b, de fils semiconducteurs 116a, 116b à base de Si1_ZGe, (avec z > y > x). Les fils 116a, 116b, ont une composition en Germanium ou une teneur en Germanium supérieure à celle des blocs semi-conducteurs 108a, 108b à base de Sil_ yGey. Les fils 116a, 116b peuvent avoir une dimension 20 critique ou une largeur (mesurées dans une direction parallèle au vecteur i d'un repère orthogonal [0; i ; j ; k ] ) par exemple de l'ordre de 10 nm ou par exemple comprise entre 1 nanomètres et 100 nanomètres. La durée de l'étape d'oxydation latérale peut avoir été 25 adaptée en fonction de l'épaisseur latérale et de la concentration en Germanium que l'on souhaite obtenir dans les fils 116a, 116b. Les fils 116a, 116b à base de Si1_ZGe,, peut avoir une composition en Germanium telle que z est par exemple compris entre 0,5 et 1. Les fils 30 116a, 116b obtenus après oxydation latérale sont entourés de matériau isolant SiO2. Ces fils 116a, 116b 2905197 14 sont destinés à former une structure de canal ou multicanaux d'un transistor, et relient une premier bloc semi-conducteur (non représenté) destiné à former une région de source du transistor et un autre bloc 5 semi-conducteur (non représenté) destiné à former une région de drain du transistor. Un amincissement du matériau isolant à base de SiO2 peut être ensuite réalisé pour former un diélectrique de grille. Ensuite, des étapes de dépôt 10 d'une couche de matériau de grille, par exemple du TiN et/ou du silicium polycristallin, puis de gravure de la couche de matériau de grille peuvent être réalisées afin de former une grille pour le transistor. Une variante de l'exemple de procédé 15 précédemment décrit, va à présent être donnée en liaison avec les figures 2A-2D et 3A-3B. Cette variante a pour but la réalisation d'un dispositif microélectronique doté d'un ou plusieurs fils semi-conducteurs à base de Si1_ZGe,, reliant une zone semi- 20 conductrice de source et une zone semi-conductrice de drain à base d'un matériau semi-conducteur différent de celui des fils, ayant par exemple une concentration en germanium inférieure à celle desdits fils ou/et une concentration en silicium plus importante que celle 25 desdits fils. Le matériau de départ du procédé peut être un substrat semi-conducteur sur isolant, du type de celui de l'exemple de procédé précédemment décrit, comprenant une couche de support 200 par exemple à base 30 de Si, recouverte d'une couche de matériau diélectrique 201 par exemple une couche d'oxyde enterré ( burried 2905197 15 oxyde selon la terminologie anglo-saxonne) recouverte d'une fine couche semi-conductrice 202 à base de Si, elle-même recouverte d'une couche semi-conductrice 204 à base de Si1_XGex, avec 0 x) dévoilé par l'ouverture 214 et ayant une composition en Germanium ou une teneur en Germanium supérieures à 30 celles de la couche semi-conductrice 204 à base de Si1_XGex. La composition après oxydation, des zones 2905197 17 semi-conductrices situées sous le masquage 213 dépend de l'épaisseur et/ou de la composition choisie(s) pour ce masquage 213. Selon une possibilité, après oxydation, les zones semi-conductrices situées sous le 5 masquage 213 et notamment les blocs semi-conducteurs S et D destinés à former respectivement une région de source et une région de drain peuvent avoir une composition identique ou proche de celle qu'elles avaient avant oxydation. Selon une autre possibilité, 10 les blocs semi-conducteurs S et D situés sous le masquage 213 peuvent avoir subi une légère oxydation, tout en ayant une concentration en germanium inférieure à celle du bloc semi-conducteur C' à base de Si1_yGey. La durée de l'étape d'oxydation peut avoir 15 été adaptée en fonction de l'épaisseur et/ou de la concentration en Germanium que l'on souhaite obtenir dans le bloc semi-conducteur C' à base de Si1_yGey. Ensuite, une étape de désoxydation lors de laquelle on élimine les zones à base de SiO2 résultant de 20 l'oxydation du silicium des couches 204 et 206 peut être effectuée. La désoxydation peut être réalisée par exemple à l'aide d'une solution à base de HF dilué (figure 2C). Ensuite, on dépose une couche de matériau 25 diélectrique sur les couches semi-conductrices, par exemple du Si3N4r puis on définit, par gravure, jusqu'à la couche isolante 201 d'oxyde enterré des motifs d'un deuxième masquage 219 dans cette couche de matériau diélectrique (figure 2D). Le deuxième masquage 219 peut 30 comporter au moins une partie 219a surmontant et recouvrant les flancs du bloc semi-conducteur S région 2905197 18 de source de transistor, au moins une autre partie 219b surmontant et recouvrant les flancs du bloc semi-conducteur D région de drain de transistor et au moins un motif 219c surmontant le bloc semi-conducteur C' 5 reliant la région de source et la région de drain, les flancs du bloc semi-conducteur C'. Le deuxième masquage est réalisé de sorte que les flancs 220 du bloc semi-conducteur C' à base de Si1_yGey sont dévoilés (figure 3A, le dispositif étant représenté en vue de dessus sur 10 cette figure). On effectue ensuite une deuxième étape de condensation de Germanium à travers le deuxième masquage 219. La condensation comporte au moins une étape d'oxydation thermique des flancs 220 du bloc 15 semi-conducteur C' à base de Si1_yGey. Durant l'étape d'oxydation le silicium du bloc semi-conducteur C' à base de Si1_yGey a tendance à se consommer, de manière à former du SiO2. Le germanium est quant à lui très peu ou pas soluble dans le SiO2. L'oxydation latérale du 20 bloc semi-conducteur C' à base de Si1_yGey, est prolongée jusqu'à obtenir à la place une zone semi-conductrice ou un fil semi-conducteur 226 à base de Si1_ZGe, (avec z > y > x) de composition en Germanium ou de teneur en Germanium supérieure à celle du bloc semi-conducteur C' 25 à base de Si1_yGey. Le fil 226 a également une dimension critique ou une largeur (mesurée dans une direction parallèle au vecteur i d'un repère orthogonal [0; i ; j ; k ]) inférieure à celle du bloc semi-conducteur C'. Le fil 226 peut avoir une largeur ou une dimension 30 critique par exemple de l'ordre de 10 nm ou par exemple comprise entre 1 nanomètres et 100 nanomètres. La durée 2905197 19 de l'étape d'oxydation latérale peutavoir été adaptée en fonction de l'épaisseur du fil et/ou de la concentration en Germanium que l'on souhaite obtenir dans le fil 226. Le fil 226 à base de Si1_ZGe,, peut 5 avoir une composition en Germanium telle que z est par exemple de l'ordre de 1 (compris entre 0,5 et 1). Le fil 226 à base de Si1_ZGe,, relie un bloc semi-conducteur S destiné à former une région de source de transistor et un bloc semi-conducteur D destiné à 10 former une région de drain de transistor, ayant chacun une concentration en germanium inférieure à celle du fil 226. Il est également possible qu'un dispositif microélectronique doté d'un ou plusieurs fils semi- 15 conducteurs à base de Si1_ZGe, (avec 0 REVENDICATIONS 1. Procédé de réalisation d'un dispositif microélectronique comportant un ou plusieurs fils semi- conducteurs à base de Si1_ZGe, (avec 0 2. Procédé de réalisation d'un dispositif microélectronique comportant un ou plusieurs fils semi- conducteurs à base de Si1_ZGe, (avec 0 3. Procédé selon l'une des revendications 20 1 ou 2, la couche (104, 204) semi-conductrice à base de Si1_XGex reposant sur une couche (102,202) à base de Si. 4. Procédé selon la revendication 3, dans lequel le support est un substrat SOI et dans lequel la 25 couche (102, 202) à base de Si appartient audit substrat SOI et repose sur une couche d'oxyde enterré du substrat SOI. 5. Procédé selon l'une des revendications 30 1 à 4, la couche semi-conductrice à base de Si1_XGex 2905197 22 étant recouverte d'une autre couche (106, 206) à base de Si. 6. Procédé selon l'une des revendications 5 1 à 5, dans lequel l'oxydation thermique d'au moins une partie de le couche semi-conductrice (104) est une oxydation de toute la couche semi-conductrice (104). 7. Procédé selon l'une des revendications 10 1 à 5, dans lequel l'oxydation thermique d'au moins une partie de le couche semi-conductrice (204) est une oxydation localisée de la couche semi-conductrice (204), réalisée à travers au moins une ouverture (214) d'un masque (213) à l'oxydation. 15 8. Procédé selon l'une des revendications 1 à 7, dans lequel entre l'étape a) et l'étape b), le procédé comprend en outre l'étape de : - gravure de la couche semi-conductrice 20 (104, 204) à travers un masquage, de manière à réaliser le ou les bloc(s) semi-conducteur(s) (108a, 108b, C') de liaison et le bloc semi-conducteur destiné à former la région de source de transistor et l'autre bloc semi-conducteur destiné à former une région de drain de 25 transistor. 9. Procédé selon l'une des revendications 1 à 8, dans lequel lors de l'étape d'oxydation thermique latérale des flancs d'un ou plusieurs blocs 30 (108a, 108b, C'), le ou les bloc(s) semi-conducteur(s) de liaison, le bloc semi-conducteur (S) destiné à 2905197 23 former la région de source de transistor et l'autre bloc semi-conducteur (D) destiné à former une région de drain de transistor sont surmontés d'un masque (113,219) à l'oxydation. 5 10. Procédé selon la revendication 9, le masque à oxydation recouvrant les flancs du bloc semi-conducteur destiné à former une région de source et du bloc semi-conducteur destiné à former une région de 10 drain.