FR 2902234 A1 20071214 FR 0652094 A 20060612 PROCEDE DE REALISATION DE ZONES A BASE DE Sil_yGey DE DIFFERENTES TENEUR EN Ge SUR UN MEME SUBSTRAT PAR CONDENSATION DE GERMANIUM DESCRIPTION DOMAINE TECHNIQUE L'invention concerne un procédé de réalisation d'un dispositif microélectronique amélioré dans lequel des blocs semi-conducteurs à base de Sil_ yGey de compositions différentes sont formés sur un même substrat. L'invention peut favoriser l'intégration, sur un même support semi-conducteur, ou une même puce, ou une même plaquette semi-conductrice, à la fois d'une première pluralité de transistors comprenant une couche active à base d'un matériau optimisé pour la conduction des électrons et d'une deuxième pluralité de transistors comprenant une couche active à base d'un matériau optimisé pour la conduction des trous, les performances des transistors de la première pluralité de transistors et de la deuxième pluralité de transistors étant équilibrées. ART ANTÉRIEUR Dans le but d'améliorer les performances des transistors, notamment en terme de rapidité, il est connu de former pour ces derniers des canaux dits contraints pour lesquels la mobilité des électrons ou des trous est améliorée. Un canal contraint est généralement formé d'au moins une première couche semi-conductrice à base d'un premier matériau semi- conducteur sur laquelle est appliquée une contrainte mécanique en tension ou en compression par l'intermédiaire d'une autre couche sous-jacente à, ou située sur, ladite première couche semi-conductrice et par exemple à base d'un matériau semi-conducteur cristallin à paramètre de maille différent dudit premier matériau semi-conducteur. Un matériau semi-conducteur approprié pour favoriser une bonne mobilité des trous l'est souvent moins en ce qui concerne la mobilité des électrons. Ainsi, une contrainte en tension ou en compression effectuée sur un matériau semi-conducteur donné permet d'augmenter de manière plus importante dans ce matériau la mobilité d'un type de porteur plutôt que de l'autre. Pour des dispositifs microélectroniques tels que des circuits en technologie CMOS, comportant à la fois un ou plusieurs transistors assurant une conduction principale par trous et un ou plusieurs autres transistors assurant une conduction principale par électrons, il s'avère difficile de pouvoir augmenter, par le biais de canaux contraints, à la fois la mobilité des porteurs de charge pour les transistors de type N et pour les transistors de type P. Dans ce type de circuit, il est par ailleurs généralement préférable que les performances des transistors de type N et celles des transistors de type P soient équilibrées en terme de courant à l'état passant ou en terme de mobilité, ce qui entraîne une difficulté supplémentaire. Une solution consister à réaliser un dispositif microélectronique doté de zones semi-conductrices à base de matériaux semi-conducteurs différents sur un même substrat, et en particulier de zones semi-conductrices à base d'un matériau semi-conducteur favorisant une conduction par électrons et de zones semi-conductrices à base d'un autre matériau semi-conducteur favorisant une conduction par trous. Le document US 6 600 170 présente une réalisation sur un substrat semi-conducteur massif, d'une zone semi-conductrice de canal à base Si contraint pour un transistor NMOS et d'une zone semi-conductrice de canal à base de SiGe ou Ge contraint pour un transistor PMOS. Une telle architecture permet d'obtenir des performances équilibrées entre les transistors NMOS et PMOS. En terme de consommation notamment, les performances de transistors d'une telle structure ne sont pas optimales. Des effets de canal court ainsi que de latch up peuvent notamment apparaître dans les transistors. Le document FR 04 50889 présente quant à lui un procédé microélectronique de réalisation de zones semiconductrices actives de natures différentes directement sur isolant. Ce procédé comprend des étapes consistant à : former sur un premier substrat, d'au moins une première zone semi-conductrice en un premier matériau semi-conducteur cristallin, et d'au moins une deuxième zone semi-conductrice en un second matériau semi-conducteur cristallin différent du premier semi-conducteur cristallin, puis recouvrir lesdites première et deuxième zones d'une épaisseur isolante, puis assembler un deuxième substrat sur ladite épaisseur isolante, puis éliminer le premier substrat. Un tel procédé comprend un nombre important d'étapes intermédiaires. Il se pose le problème de trouver un nouveau procédé microélectronique de réalisation sur un même substrat d'un ensemble de zones semi-conductrices de compositions différentes, comportant par exemple plusieurs zones semi-conductrices à base d'un matériau favorisant la conduction par électrons et plusieurs autres zones semi-conductrices à base d'un matériau favorisant la conduction par trous. EXPOSÉ DE L'INVENTION L'invention concerne un procédé de réalisation d'un dispositif microélectronique comportant une pluralité de zones semi-conductrices à base de Si1_yGey (avec 0 Selon une possibilité, le masquage peut comprendre une couche mince ou un empilement de couches minces comportant un ensemble de trous, au moins plusieurs trous dudit ensemble de trous ayant des profondeurs différentes. Selon une possibilité, le masquage peut comporter au moins un trou dévoilant une zone semi-conductrice à base de Si1_XGex. Une oxydation à travers le trou d'une zone semi-conductrice à base de Si1_XGex peut permettre d'obtenir une zone semi-conductrice à forte teneur en Germanium. Le masquage peut comporter au moins un trou reproduisant un motif de grille de transistor ou de canal de transistor. Le procédé suivant l'invention peut permettre de former sur un même support plusieurs zones de canal de transistor à base de Si1_yGey (avec 0 Selon une variante, le masquage peut être à base d'au moins un matériau métallique ou semi-conducteur. Selon une possibilité, le procédé peut comprendre, préalablement à l'étape a) . - la formation d'une couche ajourée sur le support comportant une pluralité de trous, - la formation dans les trous de la couche ajourée des zones semi-conductrices à base de Si1_XGex. Selon une autre possibilité, les zones semi-conductrices à base de Si1_XGex, peuvent appartenir à une couche semi-conductrice à base de Si1_XGex formée ou reposant sur le support. Selon une possibilité de mise en oeuvre, le masquage peut être sous forme d'au moins une couche d'épaisseur variable recouvrant les zones semi-conductrices à base de Si1_XGex. La face supérieure de la couche d'épaisseur variable peut réaliser un angle non nul avec le plan principal du support. Le procédé selon l'invention peut comprendre, après l'étape b), les étapes de : -formation d'au moins un deuxième masquage différent du premier masquage, -oxydation des zones semi-conductrices à travers le deuxième masquage. Ces deux étapes peuvent être réitérées avec à chaque fois la formation d'un nouveau masquage différent du précédent. Le procédé peut comprendre en outre après l'étape b), la formation d'une grille sur une ou plusieurs desdites zones semi-conductrices à base de Si1_yGey (avec 0 Sur la fine couche semi-conductrice 102 une autre couche semi-conductrice 104 à base de Si2_XGex, avec 0 x) de compositions respectives en Germanium ou de teneurs respectives en Germanium différentes. La durée de l'étape d'oxydation peut avoir été adaptée en fonction de la concentration en Germanium que l'on souhaite obtenir dans les différentes zones semi-conductrices à base de Si1_yGey. La première zone 131 à base de Si1_yGey, a une première composition en Germanium telle que y=y1r y1 étant par exemple de l'ordre de 0,1, tandis que la deuxième zone à base de Si1_yGey, a une deuxième composition en Germanium différente de la première composition et telle que y=y2 avec y2 > y1, Y2 étant par exemple de l'ordre de 0,4, la troisième zone à base de Si1_yGey a une troisième composition en Germanium, différente de la première et de la deuxième compositions, et telle que y=y3 avec y3 > Y2, Y2 étant par exemple de l'ordre de 0,7 la quatrième zone à base de Si1_yGey a une quatrième composition en Germanium, différente de la première, de la deuxième, et de la troisième composition telle que y=y4 avec y4 > y3, y4 étant par exemple de l'ordre de 1. Les zones 131, 132, 133, 134 à base de Si1_yGey ayant des teneurs en germanium différentes peuvent être par exemple destinées à servir respectivement de zone de canal de transistor. Une fois l'étape d'oxydation terminée, les zones 131, 132, 133, 134 à base de Sil_ yGey peuvent être surmontées respectivement d'une couche 135 à base de SiO2 formée lors de l'oxydation. Cette couche 135 ainsi que la couche de masquage 108 peuvent être ensuite retirées (figure 1D). Selon une possibilité de mise en oeuvre (non représentée) du procédé qui vient d'être décrit, avant dépôt de la couche 108 de masquage, la couche semi-conductrice 104 à base de Si1_XGex peut être recouverte par une fine couche semi-conductrice à base de silicium, par exemple d'épaisseur comprise entre 1 et 5 nanomètres. Cette fine couche semi-conductrice peut permettre d'éviter une consommation du Germanium lors de l'étape d'oxydation de la couche semi-conductrice 104. Dans l'exemple de procédé précédemment décrit, le matériau utilisé pour former le masquage à l'oxydation est un matériau apte à retarder l'oxydation de la couche semi-conductrice 104, et n'est pas nécessairement limité à un matériau diélectrique. Selon une variante de l'exemple de procédé précédemment décrit, au lieu de former une couche semiconductrice 104 à base de Si1_XGex, on réalise sur la fine couche semi-conductrice 102 plusieurs zones semi- conductrices distinctes ou disjointes, à base de Sil_ XGex et ayant des compositions en Germanium identiques. On dépose tout d'abord sur la fine couche semi-conductrice 102 une couche de masquage 203 par exemple à base d'un matériau diélectrique tel du Si3N4. La couche de masquage 203 peut avoir une épaisseur par exemple de l'ordre de 100 nanomètres, ou comprise par exemple entre 50 et 400 nanomètres. Dans la couche 203 de masquage, on réalise ensuite un ensemble de trous 210, 212, 214, 216, dévoilant la fine couche semi-conductrice 102 (figure 2A). Selon un exemple de mise en oeuvre, les trous 210, 212, 214, 216, peuvent avoir respectivement une forme de grille de transistor ou de canal de transistor. Ensuite, on forme un ensemble de zones 204a, 204b, 204c, 204d, semi-conductrices à base de Si1_XGex (avec 0 Puis, dans plusieurs trous 210, 212, 214, dudit ensemble de trous, sur plusieurs zones 204a, 204b, 204c, dudit ensemble de zones semi-conductrices à base de SiGe, on forme un bloc de masquage. Un ensemble de plusieurs blocs 208a, 208b, 208c, de masquage comblant respectivement un trou et recouvrant une zone semi-conductrice à base de Si1_XGex est ainsi formé. Les blocs 208a, 208b, 208c, de masquage peuvent être par exemple à base d'un matériau diélectrique tel que par exemple du SiO2. Plusieurs blocs 208a, 208b, 208c, de masquage peuvent avoir des épaisseurs différentes. Les blocs 208a, 208b, 208c, de masquage peuvent avoir une épaisseur comprise par exemple entre 10 nm et 300 nm (figure 2C). Une étape d'oxydation des zones 204a, 204b, 204c, 204d, à base de SiGe est réalisée à haute température, à travers le masquage formé par la couche 203 ajourée et les blocs de masquage 208a, 208b, 208c, situés dans les trous. L'étape d'oxydation consomme le silicium de la fine couche semi-conductrice 102, et des zones 204a, 204b, 204c, 204d, à base de Si1_yGey. Les blocs de masquage 208a, 208b, 208c, en fonction de leurs épaisseurs respectives, sont susceptibles d'induire un retard à l'oxydation ou d'empêcher l'oxydation de la couche semi-conductrice 102 et des zones 204a, 204b, 204c, 204d. Une fois l'étape d'oxydation terminée, on obtient plusieurs zones 231, 232, 233, 234, à base de Si1_yGey ayant des compositions respectives en Germanium différentes par exemple telles que 0,1 Les blocs de masquage 208a, 208b, 208c, et la couche à base de SiO2 formée lors de l'oxydation peuvent être ensuite retirés. Dans un cas où l'on souhaite conserver la couche 203, le retrait peut être effectué par gravure sélective vis-à-vis de la couche 203. Si par exemple les blocs de masquage 208a, 208b, 208c sont à base de SiO2 et que la couche 203 est à base de Si3N4 la gravure sélective peut être réalisée en voie humide à l'aide par exemple de HF, ou par exemple par gravure plasma avec du C4F8 et un mélange d'argon et d'oxygène (figure 2D). Selon une possibilité, les zones 231, 232, 233, 234, à base de Si1_yGey et de compositions respectives en Germanium différentes, peuvent être destinées respectivement à former un canal de transistor. Des transistors dotés de zones de canal à base de Si1_yGey (avec y>x) et de compositions respectives en Germanium différentes peuvent être ainsi réalisés. Pour compléter la formation de transistors, on peut réaliser une grille sur chaque zone 231, 232, 233, 234, à base de Si1_yGey. Pour cela, suite au retrait des blocs de masquage 208a, 208b, 208c, et de la couche 235, un matériau diélectrique de grille, par exemple du Hf02 peut être tout d'abord déposé dans les trous 210, 212, 214, 216, puis au moins un matériau grille, comprenant par exemple au moins un matériau métallique tel que du TiN ou/et au moins un matériau semi-conducteur tel que du polysilicium, qui peut être fortement dopé, par exemple avec du Bore avec un dopage de l'ordre de 1020 atomes/cm3. Le remplissage des trous 210, 212, 214, 216, par le matériau de grille peut être suivi d'une étape de CMP (CMP pour chemical mechanical polishing ou polissage mécano chimique). Dans un cas par exemple ou les zones semi-conductrices 231, 232, 233, 234, à base de Si1_yGey sont formées avec une composition en Germanium importante, par exemple telle que y est proche de 1, le dépôt du matériau diélectrique de grille peut être précédé par une étape de formation d'une couche d'interface à base de SiO2 et d'épaisseur par exemple comprise entre 0,3 et 3 nanomètres. La couche d'interface peut être réalisée par exemple par croissance d'une fine couche de silicium sur les zones semi-conductrices 231, 232, 233, 234, à base de Si1_yGey puis oxydation de cette fine couche de silicium. Selon une autre variante de l'exemple de procédé précédemment décrit en liaison avec les figures 1A-1D, on dépose sur la couche semi-conductrice 104 à base de Si1_XGex, une couche 308 de masquage à base d'un matériau diélectrique 309, par exemple tel que du SiO2, et d'épaisseur par exemple comprise entre 20 nanomètres et 1000 nanomètres (figure 3A). Ensuite, on effectue un retrait d'une partie de la couche 308 de masquage, de manière à lui donner une forme de biseau. Suite à ce retrait, la face supérieure de la couche 308 de masquage réalise un angle non nul avec le plan principal du support 100 ou forme une pente inclinée par rapport au plan principal du support 100 (le plan principal du support 100 étant défini comme un plan passant par le support 100 et parallèle au plan [0; i ; k ] d'un repère orthogonal [0; i ; j ; k ] ) . Dans un cas, par exemple, où le matériau diélectrique 309 est du SiO2, le retrait peut être effectué par exemple par trempage du substrat recouvert par la couche 308 de masquage, dans une solution à base de HF + H2O, puis par retrait progressif de la solution (figure 3B). Ensuite, on réalise une oxydation de la couche semi-conductrice 104, à haute température semblable à celle décrite dans l'un ou l'autre des exemples de procédé précédemment décrits. La couche 308 en forme de biseau joue le rôle d'un masquage pour cette oxydation. A la suite de cette oxydation, entre la couche 308 de masquage et la couche 104, des zones semi-conductrices 331, 332, 333, à base de Si1_yGey (avec y>x) et à différentes teneurs en Ge ou à différentes compositions en germanium, sont formées. Un gradient de concentration en Ge peut être obtenu dansl'épaisseur semi-conductrice située entre la couche isolante 101 et la couche de masquage, dans une direction parallèle au plan principal du support 100. Ce gradient est dépendant de l'angle que réalisait la face supérieure de la couche de masquage 308 avec le plan principal du support 100. Selon un autre exemple de procédé suivant l'invention, on réalise sur la couche semi-conductrice 104 à base de Si1_XGex, un masquage 408, comprenant une pluralité de blocs 410a, 410b, 412a, 412b, dont au moins deux blocs 410a, 412a, de compositions différentes ou formés à base de matériaux différents. Le masquage 408 peut être formé par exemple de plusieurs blocs 410a, 410b, à base d'un premier matériau 411 qui peut être diélectrique tel que par exemple du SiO2 et de plusieurs autres blocs 412a, 412b, à base d'un deuxième matériau 413 qui peut être diélectrique tel que par exemple du Si3N4. Dans cet exemple, les blocs 410a, 410b, 412a, 412b, de masquage peuvent avoir des épaisseur identiques. Les blocs 410a, 410b, à base du premier matériau diélectrique 411 et les blocs 412a, 412b, à base du deuxième matériau 413 diélectrique peuvent être réalisés à l'aide d'un procédé comprenant par exemple plusieurs étapes de dépôt et de photolithographie (figure 4A). Ensuite, une étape d'oxydation de la couche semi-conductrice 104, telle que décrite précédemment, est réalisée à travers les blocs de masquage 410a, 410b, 412a, 412b. De par leurs compositions différentes, les blocs de masquage 410a, 410b, à base du premier matériau diélectrique induisent un retard à l'oxydation des couches semi-conductrices 102 et 104, différent et par exemple inférieur à celui induit par les blocs de masquage 412a, 412b, à base du deuxième matériau diélectrique. Lors de l'étape d'oxydation, la condensation du Germanium et la consommation du Silicium sont plus rapides dans des zones de la couche semi-conductrice 104 situées en regard des blocs de masquage 410a, 410b à base du premier matériau diélectrique 411 que dans d'autres zones de la couche semi-conductrice 104 situées en regard des blocs de masquage 412a, 412b à base du deuxième matériau diélectrique 413. Suite à l'oxydation, on obtient sous les blocs de masquage 410a, 410b, à base du premier matériau diélectrique 411, des zones semi-conductrices 431a, 431b à base de Si1_yGey, ayant une première composition en Germanium, et une teneur en germanium telle que y=y1 (avec y1>x), y1 étant par exemple de l'ordre de 0,8 à 1. Sous les blocs de masquage 412a, 412b à base du deuxième matériau, d'autres zones semi- conductrices 433a, 433b, à base de Si1_yGey, ayant une deuxième composition en Germanium différente de ladite première composition. Les zones semi-conductrices 433a, 433b situées sous les blocs de masquage à base du deuxième matériau diélectrique, peuvent avoir une teneur en Germanium inférieure à celle des zones semi-conductrices 431a, 431b situées sous les blocs de masquage à base du premier matériau diélectrique et telle que y=y2 (avec x Selon une mise en oeuvre particulière, dans un cas où le masquage 408 comporte en outre au moins une ouverture 415 dévoilant la couche semi-conductrice 104 et par exemple ayant un motif de grille de transistor, suite à l'oxydation, on obtient en regard de l'ouverture 415 une zone semi-conductrice 434 à base de Si1_yGey, ayant une troisième composition en Germanium, et une teneur en germanium telle que y=y3 (avec x Une autre variante de l'exemple de procédé décrit précédemment en liaison avec les figures 2A-2D, va à présent être donnée. Pour cette variante, on forme sur la fine couche semi-conductrice 102, la couche de masquage 203 et l'ensemble de trous 210, 212, 214, 216, dans cette couche de masquage 203. Puis un ensemble de zones semi-conductrices 504a, 504b, 504c, 504d, à base de Si1_XGex (avec 0 Un autre exemple de procédé, suivant l'invention, de réalisation d'un dispositif microélectronique doté de plusieurs zones semi-conductrices à base de Si1_yGey (avec 0 Pour cela, on peut former sur la couche semi-conductrice 602, une couche 608 qui peut être à base d'un matériau diélectrique, par exemple tel que du SiO2, et d'épaisseur par exemple comprise entre 20 nanomètres et 1000 nanomètres. Puis, on effectue un retrait d'une partie de la couche 608 de masquage, de manière à donner à cette couche 608 une forme de biseau (figure 6A). Suite à ce retrait, la face supérieure de la couche 608 de masquage réalise un angle non nul avec le plan principal du support 100 ou forme une pente inclinée par rapport au plan principal du support 100 (le plan principal du support 100 étant défini comme un plan passant par le support 100 et parallèle au plan [0; i ; k ] d'un repère orthogonal [0; i ; J; k ]). Dans un cas, par exemple, où le matériau diélectrique de la couche 608 est du SiO2, le retrait peut être effectué par exemple par trempage du substrat recouvert par la couche 608 de masquage, dans une solution à base de HF + H2O, puis par retrait progressif de la solution. Ensuite, on réalise une oxydation de la couche semi-conductrice 602, de manière à donner une forme de biseau à la fine couche semi-conductrice 102 (figure 6B). La couche 602 en biseau comporte ainsi une pluralité de zones 602a, 602b, 602c à base de Si d'épaisseur différentes reposant sur le substrat 100. La couche 608 de masquage est ensuite retirée (figure 6C). Sur la fine couche semi-conductrice 102 une autre couche semi-conductrice 614 à base de Si1_XGex, avec 0 x) et à différentes teneurs en Ge ou à différentes compositions en germanium sont formées. Un gradient de concentration en Ge peut être obtenu, dans une direction parallèle au plan principal du support 100. Les zones semi-conductrices 631, 632, 633 peuvent être recouvertes d'une fine couche isolante à base de SiO2 formée lors de l'oxydation. Cette couche isolante peut être ensuite retirée (figure 6E). Selon une variante (non représentée) de l'exemple qui vient d'être décrit, on peut réaliser des zones à base de Si d'épaisseurs différentes, par formation d'un masquage comportant une pluralité d'ouvertures dévoilant la couche 102 de silicium, puis formation, par exemple par plusieurs épitaxies, de blocs de silicium d'épaisseurs différentes au fond des ouvertures. On forme ensuite sur les blocs de silicium des blocs à base de Si1_XGex, avec 0 zones semi-conductrices 631, 632, 633 à base de Si1_yGey (avec y>x) et à différentes teneurs en Ge ou à différentes compositions en germanium sont formées.5 REVENDICATIONS 1. Procédé de réalisation d'un dispositif microélectronique comportant une pluralité de zones semi-conductrices à base de Si1_yGey (avec 0 2. Procédé selon la revendication 1, dans lequel le masquage comprend une couche ou un empilement de couches comportant un ensemble de trous, au moins 25 plusieurs trous dudit ensemble de trous ayant des profondeurs différentes. 3. Procédé selon la revendication 2, dans lequel le masquage comporte au moins un trou dévoilant 30 une zone semi-conductrice à base de Si1_XGex. 4. Procédé selon la revendication 1 à 3, dans lequel le masquage comporte au moins un bloc de masquage à base d'un premier matériau diélectrique, et au moins un deuxième bloc de masquage à base d'un deuxième matériau diélectrique différent du premier matériau diélectrique. 5. Procédé selon la revendication 1 à 3, le masquage étant à base d'au moins un matériau métallique 10 ou semi-conducteur. 6. Procédé selon la revendication 1 à 5, comprenant, préalablement à l'étape a) . - la formation d'une couche ajourée sur le 15 support comportant une pluralité de trous, - la formation dans les trous de la couche ajourée des zones semi-conductrices à base de Si1_XGex. 7. Procédé selon la revendication 1 à 6, 20 comprenant, préalablement à l'étape a) . - les zones semi-conductrices à base de Si1_XGex, appartenant à une couche semi-conductrice à base de Si1_XGex sur le support. 25 8. Procédé selon l'une des revendications 1 à 7, dans lequel le masquage est sous forme d'au moins une couche d'épaisseur variable recouvrant les zones semi-conductrices à base de Si1_XGex. 30 9. Procédé selon la revendication 8, la face supérieure de la couche d'épaisseur variableréalisant un angle non nul avec le plan principal du support. 10. Procédé selon la revendication 1 à 9, 5 comprenant, après l'étape b), les étapes de : - formation d'au moins un deuxième masquage différent du premier masquage, - oxydation des zones semi-conductrices à travers le deuxième masquage. 10 11. Procédé de réalisation d'un dispositif microélectronique selon l'une des revendications 1 à 10, dans lequel le support comprend une couche à base de Si sur laquelle les zones semi-conductrices à base 15 de Sil_XGex reposent. 12. Procédé selon l'une des revendications 1 à 11, comprenant en outre après l'étape b), la formation d'une grille sur une ou plusieurs desdites 20 zones semi-conductrices.