FR 2898216 A1 20070907 FR 0601860 A 20060302 DOMAINE TECHNIQUE GENERAL L'invention concerne une matrice de détecteur de type CMOS ( Complementary Metal-Oxide Semiconductor ou semi-conducteur à oxyde de métal complémentaire) comportant une couche amincie de silicium comportant une zone de multiplication, une zone de conduction et une zone de diffusion CMOS dopées. L'invention concerne également un procédé de fabrication 10 correspondant. ETAT DE L'ART On connaît des dispositifs de captation d'image à faible niveau de lumière. Un exemple d'un tel dispositif est représenté schématiquement à la figure 1. 15 Le dispositif comporte un objectif 2 qui focalise des photons 10 en provenance d'une scène 1 sur une photocathode 11 située dans un boîtier hermétique 25. La photocathode 11 convertit les photons 10 en électrons 13. Ces derniers sont accélérés dans une chambre 12 du boîtier 25 où règne le vide, et où une différence de potentiel d'une valeur absolue V de 20 plusieurs centaines à quelques milliers de volts est appliquée. Les électrons accélérés 13 viennent bombarder en flux parallèle la face arrière d'une matrice 14. Le champ électrique régnant dans la chambre 12 est uniforme dans sa partie utile et donne à chacun des électrons 13 émis et transportés une énergie proportionnelle à la différence de potentiel V utilisée entre la 25 photocathode 11 et la face arrière de la matrice 14. La matrice 14 comporte couche amincie de silicium comportant une zone 141 de multiplication d'électrons. L'énergie emmagasinée par chaque électron 13 permet à ce dernier, après entrée par la face arrière de la matrice 14, d'effectuer sa multiplication, de proche en proche par chocs 30 successifs, au sein du silicium de la zone 141. La couche de la matrice 14 comporte également une zone 148 de conduction située en dessous de la zone 141 et conduisant les électrons multipliés vers une zone 142 de diffusion CMOS selon la terminologie anglo-saxonne de l'homme du métier. La matrice 14 forme ainsi une matrice EBCMOS ( Electron Bombarded CMOS ). Chaque électron 13 multiplié est converti en signal vidéo 15 après sa capture par la zone CMOS 142 de la matrice 14. Les trois zones 141, 148 et 142 de la couche de la ,matrice sont dopées, la distribution de dopage étant différente dans chaque zone pour permettre des comportements différents (multiplication d'électrons, conduction et diffusion). La matrice 14 est en général fixée au boîtier 25 par l'intermédiaire d'un support 4. Des moyens de liaison relient la matrice 14 et le support 4. Les moyens de liaison comportent des plots 3 de brasage et/ou une colle. Les plots 3 de brasage sont situés sur au moins une partie de la matrice 14. Le sens de report de la matrice 14 sur le support 4 est identique au sens de bombardement des électrons 13 sur la matrice 14. Les moyens de liaison peuvent également comporter des connexions 5 du genre filaire (ou bonding selon la terminologie anglo-saxonne). Plusieurs conditions doivent être réunies pour permettre un bon fonctionnement du dispositif. Premièrement, le vide de la chambre 12 doit être le plus poussé possible. En effet, la présence de particules dans la chambre 12 empêche une bonne accélération des électrons. De plus, la photocathode 11 est détériorée par l'impact de particules. Ces particules peuvent se présenter par exemple sous forme d'ions dégagés par la matrice 14 lors du bombardement électronique ou de particules libérées par des éléments du boîtier 25. Deuxièmement, la matrice 14 doit être précisément positionnée par rapport au boîtier 25 du dispositif pour obtenir une bonne qualité d'image. Le dispositif selon l'art antérieur présente des inconvénients. Premièrement, le vide de la chambre 12 d'un dispositif selon la figure 1 n'est pas optimal, du fait notamment de la présence d'inclusions, dans les connexions 5 filaires ou la colle, dans les moyens de liaison entre la matrice 14 et le support 4. Les connexions 5 filaires sont en effet des éléments nombreux. Il est difficile et onéreux de les traiter, transférer, et assembler automatiquement et efficacement dans une enceinte close sous vide jusqu'à la fermeture finale du boîtier. Les connexions 5 sont en outre susceptibles de dégazer des particules dans la chambre 12 lorsqu'elles sont faites préalablement dans l'air, même après la fermeture du boîtier 25, ce qui détériore encore davantage la qualité du vide. Le dispositif est ainsi difficilement fabricable de façon industrielle à bon rendement et faible coût, et la durée de vie du dispositif ainsi que sa qualité 10 sont limitées. Deuxièmement, le positionnement de la matrice 14 dans un dispositif selon la figure 1 n'est pas précis, du fait de la finesse de la matrice 14 par rapport au support 4 et par conséquent de la difficulté de sa manipulation (on rappelle que la représentation de la figure 1 est schématique). La 15 qualité de l'image donnée par le dispositif n'est donc pas optimale. PRESENTATION DE L'INVENTION L'invention propose de pallier au moins un de ces inconvénients. A cet effet, on propose selon l'invention une matrice 14 comportant une zone de diffusion CMOS, caractérisée en ce qu'elle comporte un 20 substrat de support de la zone de diffusion CMOS, le substrat de soutien comportant une face de soutien sur laquelle sont agencés la zone de diffusion CMOS et au moins un plot de brasage de la matrice sur un support. L'invention est avantageusement complétée par les caractéristiques 25 suivantes, prises seules ou en une quelconque de leur combinaison techniquement possible : - au moins une dimension de la face de soutien est supérieure à la plus grande dimension de la zone de diffusion CMOS ; - la zone de diffusion CMOS est agencée en position sensiblement centrale 30 de la face de soutien, au moins un plot étant agencé en partie périphérique de ladite face par rapport à la zone de diffusion CMOS ; - au moins un plot est apte à établir une liaison électrique entre la zone de diffusion CMOS et une borne du support. L'invention concerne également le support et le boîtier, ainsi que les procédés de fabrication correspondants. L'invention présente de nombreux avantages. Les éléments du dispositif sont peu nombreux et peuvent être traités, 5 transférés, et assemblés automatiquement dans une enceinte close sous vide jusqu'à la fermeture finale du boîtier du dispositif. L'absence de connexions filaires et d'autres éléments pouvant dégazer des particules augmente également la qualité du vide. Le vide dans la chambre d'accélération reste de bonne qualité plus 10 longtemps que dans l'art antérieur. Le nombre réduit des éléments et des opérations de montage du boîtier permet une fabrication industrielle à bon rendement et faible coût. Le positionnement de la matrice par rapport au boîtier du dispositif est très précis. 15 La durée de vie du dispositif ainsi que sa qualité d'image sont donc augmentées. PRESENTATION DES FIGURES D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit 20 être lue en regard des dessins annexés sur lesquels : - la figure 1, déjà commentée, représente schématiquement un dispositif connu de captation d'image ; - les figures 2A et 2B représentent schématiquement un exemple d'un mode de réalisation possible d'un dispositif selon l'invention ; 25 - les figures 3a à 3j représentent schématiquement un premier exemple d'un procédé de fabrication d'une matrice selon l'invention ; - les figures 4a à 4i représentent schématiquement un deuxième exemple d'un procédé de fabrication d'une matrice selon l'invention ; - les figures 5a à 5j représentent schématiquement un troisième exemple 30 d'un procédé de fabrication d'une matrice selon l'invention ; - les figures 6a à 6k représentent schématiquement un quatrième exemple d'un procédé de fabrication d'une matrice selon l'invention. Sur l'ensemble des figures, les éléments similaires portent des références numériques identiques. DESCRIPTION DETAILLEE Les figure 2A et 2B représentent schématiquement un boîtier 25 hermétique d'un dispositif de captation d'image à faible niveau de lumière, comportant principalement classiquement une photocathode 11 qui convertit des photons issus d'une scène en électrons. Ces derniers sont accélérés dans une chambre 12 du boîtier 25 où règne le vide, et où une différence de potentiel d'une valeur absolue V de plusieurs centaines à quelques milliers de volts est appliquée. Les électrons accélérés viennent bombarder en flux parallèle la face arrière d'une matrice 14 solidaire d'un support 4 en vue de leur transformation en flux vidéo. La matrice 14 comporte une zone 141 de multiplication d'électrons comportant préférentiellement du silicium. Elle comporte également une zone 142 de diffusion et CMOS. Elle comporte en outre un substrat 143 de support de la zone 142 de diffusion CMOS. La matrice 14 est également appelée matrice EBCMOS ( Electron Bombarded CMOS ). Le substrat 143 de support comporte une face 1431 de soutien sur laquelle sont agencés la zone 142 de diffusion CMOS et au moins un plot 3 20 de brasage. Au moins une dimension de la face 1431 de soutien est supérieure à la plus grande dimension de la zone 142 de diffusion CMOS. Préférentiellement, l'aire de la face de soutien 1431 est supérieure à l'aire de la zone 142, toutes les dimensions de la face de soutien 1431 étant 25 supérieures aux dimensions de la zone 142. La zone 142 de diffusion CMOS est alors préférentiellement agencée en position centrale de la face 1431 de soutien, au moins un plot 3 étant agencé en partie périphérique de ladite face 1431 par rapport à la zone 142 de diffusion CMOS. Le support 4 comporte d'une part une face 46 d'appui comprenant au 30 moins une zone 47 de brasage et d'autre part un orifice 45 débouchant. La zone 47 de brasage est agencée en périphérie de l'orifice 45 sur la face d'appui 46. Les plots 3 de brasage sont brasés sur les zones 47 de brasage correspondantes. Le sens de report de la matrice 14 sur le support 4 est inverse au sens de bombardement des électrons sur la matrice 14. Les positions du support 4 dans le boîtier 25, de l'orifice 45 par rapport à la face 46 d'appui et des brasages entre les plots 3 et les zones de brasage 47 sont telles que la matrice 14 est située au droit de la photocathode 11. Au moins une dimension de la section droite de l'orifice 45 est supérieure à la plus grande dimension de la zone 142 de diffusion CMOS et de la zone 141, l'image électronique issue de la photocathode 11 bombardant ainsi la zone de multiplication 141 à travers l'orifice 45. Le mode de report de la matrice 14 sur le support 4 permet un positionnement précis obtenu automatiquement, lors de la refusion des plots 3 de brasage, par le jeu des forces de cohésion moléculaire du brasage à l'état liquide. Le support 4 est avantageusement en matériau céramique. Le matériau céramique est utilisé pour ses propriétés d'isolation électrique, d'herméticité, de compatibilité avec une connectivité de la zone 142 avec des bornes électriques d'interface, de bonne stabilité dimensionnelle compatible avec le silicium de la matrice 14, de bonne conductivité thermique pour le refroidissement de la matrice 14. Le boîtier 25 comporte en outre un corps 250 dans lequel est fixé le support 4. Le corps 250 est avantageusement en matériau céramique, pour les mêmes raisons que pour le support 4. Dans une variante du mode de réalisation décrit, le support et le corps 250 ne forment qu'une seule et même pièce. Le corps 250 et/ou le support 4 comportent des bornes 44 et 42 de liaison électrique respectivement de la photocathode 11 et de la matrice 14 à des broches d'interconnexion du boîtier 25. Ainsi, au moins un plot 3 est apte à établir une liaison électrique entre la zone 142 de diffusion CMOS et une borne 42 du support 4, via une zone de brasage 47. Du fait de l'absence de connexions filaires, le brasage des plots 3 sur les zones de brasage 47 forme un assemblage mécanique et une liaison électrique où le dégazage de particules est minimisé. De plus, le boîtier 25 ne comporte aucun produit organique susceptible de dégager des particules dans le volume sous vide. Le boîtier 25 comporte en outre une fenêtre 20 et un couvercle 6. La fenêtre 20 et le couvercle 6 sont brasés sur le corps 250 pour assurer une fermeture hermétique ne produisant pas de dégazage. Les températures de brasage respectivement de la matrice 14, du couvercle 6 et de la fenêtre 20 sont décroissantes. Préférentiellement, le boîtier 25 comporte au moins une surface 48, 49, ou 60 revêtue d'un getter. Chaque surface 48, 49 ou 60 accueillant un getter est disposée de telle manière qu'elle empêche statistiquement la propagation de particules ou des ions issus du bombardement électronique de la matrice 14 vers le volume 12 en regard de la photocathode 11. La surface 48 correspond à la surface du support 4 opposée à la surface d'appui 46. La fenêtre 20 supporte la photocathode 11. Une plage d'accueil pour la fenêtre 20 est aménagée dans le boîtier 25. Elle comporte une métallisation reliée individuellement à la borne 44 d'interface électrique du boîtier 25, la borne 44 étant ainsi reliée à la photocathode 11. Elle est couverte de brasage très basse température pour permettre le scellement hermétique de la fenêtre 20 sur le boîtier 25 sans détérioration de la photocathode 11. La surface 49 revêtue d'un getter est située sur la surface de la fenêtre 20, à l'exception de la partie au droit des zones 141 et 142. Le couvercle 6 est préférentiellement en céramique et ferme une ouverture du boîtier 25. Le couvercle 6 est situé à une extrémité opposée à la fenêtre 20 sur le boîtier. Il comporte de plus la surface 60 composée d'un dépôt de getter 60 sur sa face intérieure au boîtier 25. Le getter se trouve relié électriquement à une plage métallisée du boîtier qui assure la continuité jusqu'à la borne 41 électrique d'interface. Avantageusement, une surface 48, 49 ou 60 revêtue de getter est reliée individuellement respectivement à une borne électrique 43, 44 ou 41. On explique ici le rôle de la liaison des surfaces 48, 49 et 60 aux bornes respectives 43, 44 et 41. Dans le boîtier 25, la photocathode 11 et la surface 49 sont reliées à une borne 44 électrique. La surface 48 revêtue d'un getter est quant à elle reliée à une autre borne 43 électrique, et la surface 60 revêtue d'un getter est reliée à une 5 autre borne 41. La surface 48 revêtue d'un getter est une surface du support 4. Comme le montre la figure 2, la surface 48 est préférentiellement coudée pour faire face à la chambre 12 entre la photocathode et la matrice 14. La surface 60 revêtue d'un getter est une surface du couvercle 6 10 fermant l'ouverture du boîtier 25. Lors d'une phase d'observation d'une scène par le dispositif, la photocathode 11 est polarisée négativement par rapport à la matrice 14, grâce à des moyens polarisation 440. La polarisation est, on le sait, de l'ordre de plusieurs centaines à quelques kilovolts et permet le 15 bombardement des électrons sur la matrice 14. Comme le montre la figure 2B, le boîtier 25 comporte des moyens 410 et 430 aptes à polariser les surfaces 48 et/ou 60 revêtue d'un getter, pour former des lignes de champ électrique dans le boîtier 25. Ainsi, lors d'une phase de non-observation de la scène, la surface 48 20 et/ou 60 revêtue d'un getter est polarisée négativement par rapport à la matrice 14 et à la photocathode 11, grâce aux moyens polarisation 430 et 410. La matrice 14 et la photocathode sont par exemple au potentiel 0. La polarisation appliquée aux surfaces 48 et 60 permet une précipitation des ions présents dans le boîtier 25 sur lesdites surfaces, 25 évitant ainsi statistiquement que les ions viennent atteindre la photocathode 11, provoquant sa dégradation. La disposition des surfaces 48 et 60 est faite de telle manière que ces dernières empêchent statistiquement la propagation des ions vers la chambre 12. 30 Pour cette raison, la surface 60 recouvre tout le couvercle 6. La zone en regard de la surface 60 est destinée à assurer un pompage du volume principal déterminé par le fond de boîtier. Il faut noter qu'un grand volume principal intérieur facilite le maintien d'un vide poussé dans le boîtier, dans la limite des contraintes dimensionnelles et de compacité du dispositif par ailleurs. De plus, la surface 48 est sur le support 4 et elle est coudée. Les lignes de champ partent de la surface 48 pour se diriger vers la surface 49 d'une part et la matrice 14 d'autre part. La zone en regard de la surface 48 est destinée à assurer un pompage complémentaire qui se comporte statistiquement comme un barrage de capture aux ions résiduels qui pourraient provenir de la zone du volume principal, ainsi que comme un pôle d'attraction pour tout le volume supérieur emprisonné entre le support 4 et la fenêtre 20 supportant la photocathode 11. La polarisation des surfaces 48 et/ou 60 lors d'une phase de non-observation d'une scène n'a pas besoin d'être générée de façon précise. De plus, un bruit superposé à cette polarisation n'est pas gênant. Enfin, le débit fonctionnel est quasiment nul, car il est dû aux seules captures des ions lorsqu'ils se dissocient des parois, et n'affecte pas l'autonomie du dispositif portable fonctionnant sur élément de stockage embarqué, telle une batterie. Avantageusement, lors d'une phase d'observation, la surface 48 et/ou la surface 60 revêtue d'un getter est polarisée négativement par rapport à la matrice 14 et/ou à la photocathode 11, grâce aux moyens polarisation 430 ou 410. Les surfaces 48 et 60 continuent ainsi de jouer leur effet protecteur pendant la phase d'observation. On peut ainsi polariser la surface 60 à une valeur de -100 V par exemple par rapport à la matrice 14. Préférentiellement, la valeur absolue du potentiel de la polarisation de la surface 48 est supérieure ou égale à la valeur absolue du potentiel de la polarisation de la photocathode 11. Ainsi, pour une différence de potentiels de -2 kV entre la cathode 11 et la matrice 14, la surface 48 peut avoir un potentiel de -2.1 kV par exemple. De préférence également, les moyens 440 sont aptes à polariser la photocathode 11 positivement par rapport à la matrice 14 lors d'une phase de non-observation d'une scène par le dispositif. La polarisation positive provoque une légère répulsion des ions qui pourraient provenir de la surface de la matrice 14 en regard de la photocathode 11. La valeur de la polarisation supplémentaire nécessaire peut être faible devant celle appliquée aux surfaces 48 et 60 et ne pas changer leur mode de fonctionnement. L'ouverture du boîtier 25 sert à l'introduction de la matrice 14 pour son 5 report sur son support 4, par une opération de brasage, qui peut être ou non la même que celle de scellement du couvercle 6. Les volumes 7 créés par le jeu d'assemblage entre d'une part le boîtier 25 et le couvercle 6 et d'autre part le boîtier 25 et la fenêtre 20 sont remplis d'un composé isolant haute tension pour protéger les parties conductrices 10 qui sont soumises à haute tension. Le composé isolant fige ainsi les lignes de fuite au minimum en fonction du temps, des dépôts parasites et de l'humidité. Le nombre et la surface des plots 3 de brasage entre la matrice 14 et le boîtier 25 ne sont pas seulement définis par le critère fonctionnel 15 électrique, mais aussi de manière importante par la fonction de refroidissement du circuit. A cet égard, on prévoit un arrangement des plots en périphérie de la matrice 14 pour assurer une résistance thermique suffisamment faible à l'écoulement du flux thermique et maintenir la matrice 14 dans la gamme de températures normales de fonctionnement. En 20 d'autres termes, il peut y avoir plus de plots qu'électriquement ou mécaniquement nécessaires. Il y a avantage sur le plan thermique à définir l'implantation des circuits électroniques sur le silicium de la matrice 14, de telle manière que les circuits consommant le plus d'énergie û et qui chauffent le plus - soient les 25 plus proches des plots 3. Les développements qui suivent s'appliquent à la description d'un procédé de fabrication d'une matrice 14 comportant une zone 142 de diffusion CMOS. Plusieurs procédés peuvent être employés pour obtenir la matrice 30 EBCMOS 14 sous la forme compatible avec le boîtier 25 décrit précédemment. PREMIER EXEMPLE DE PROCEDE L'étape de la figure 3a consiste en une croissance épitaxiale pratiquée sur un substrat de base W1 pour constituer : - une zone de diffusion de la zone 142 de dopage uniforme (en général de l'ordre de quelques 1014 cm-3) ; - une zone 148 de conduction des électrons, de dopage augmentant progressivement depuis le niveau de la zone 142 jusqu'au niveau de dopage de fin de la zone 141 de multiplication (de l'ordre de quelques 1014 cm-3 à quelques 1016 cm-3). L'étape de la figure 3b consiste en une croissance d'une couche 10 isolante d'oxyde de silicium et une planarisation. L'étape de la figure 3c consiste en une adhésion moléculaire du substrat W1 sur un substrat support W2. L'étape de la figure 3d consiste en un amincissement de W1 à une épaisseur standard de substrat volumineux sur isolant ou Bulk Silicon On 15 Insulator (BSOI). Ceci fait apparaître la surface de la zone 142. L'étape de la figure 3e consiste en une réalisation totale de la zone 142 CMOS sur BSOI de la matrice, qui est une opération standard, à l'exception de l'oxyde de passivation qui est déposé en couche plus épaisse que le standard et n'est pas ouvert sur les plots électriques. L'étape de la 20 figure 3e comporte de plus une planarisation finale supplémentaire pour permettre l'étape suivante 3f. C'est lors de l'étape 3e qu'il y a formation des plages 30 d'accueil des plots de brasage. L'étape de la figure 3f consiste en une adhésion moléculaire avec un substrat support W3 sur l'oxyde de passivation. 25 L'étape de la figure 3g consiste en une suppression complète du substrat de transfert W2. L'étape de la figure 3g comporte de plus une suppression de la couche d'oxyde qui solidarisait W1 et W2. L'étape de la figure 3h consiste en une implantation de la zone 141 de multiplication, à fort gradient de dopage. Le dopage passe en effet de 30 l'ordre de quelques 1016 cm-3 (au niveau de la jonction avec la zone 148) à quelques 1020 cm-3 (en surface) en quelques dizaines de nanomètres. On effectue également un recuit laser pour activer les dopants implantés. Le recuit laser ne provoque pas de dégradation notable de la zone 142 CMOS du circuit, car la haute température nécessaire à l'activation n'a lieu qu'en surface. L'étape de la figure 3i consiste à faire apparaître le premier niveau métallique utilisé dans la constitution des plages 30 d'accueil implantées dans la matrice 14 EBCMOS. L'apparition des plages 30 est effectuée au moyen d'une gravure profonde périphérique, qui produit préférentiellement une surface annulaire plane s'arrêtant à la couche d'oxyde de champ de la matrice 14. L'apparition est complétée par une gravure sélective de cet oxyde au sein duquel des plots électriques deviennent accessibles pour l'étape suivante. L'étape de la figure 3j consiste à effectuer le dépôt des plots 3 de brasure qui serviront à l'opération d'assemblage final avec le boîtier. DEUXIEME EXEMPLE DE PROCEDE L'étape de la figure 4a consiste en une croissance épitaxiale à 15 gradient de dopage, qui est pratiquée sur le substrat de base W1 pour constituer : - une zone de diffusion de la zone 142 de dopage uniforme (en général de l'ordre de quelques 1014 cm-) ; - une zone 148 de conduction des électrons, de dopage augmentant 20 progressivement depuis le niveau de la zone 142 jusqu'au niveau de dopage de fin d'une zone 141 de multiplication (de l'ordre de quelques 1014 cm-3 à quelques 1016 cm-3). -la zone 141 de multiplication, à fort gradient de dopage -- le dopage passe en effet de l'ordre de quelques 1016 cm-3 (au niveau de la jonction avec la 25 zone 148) à quelques 1020 cm' (en surface) en quelques dizaines de nanomètres. L'étape de la figure 4b consiste en une croissance d'une couche isolante d'oxyde de silicium et une planarisation. L'étape de la figure 4c consiste en une adhésion moléculaire du 30 substrat W1 sur un substrat support W2. L'étape de la figure 4d consiste en un amincissement de W1 à une épaisseur standard de substrat volumineux sur isolant ou Bulk Silicon On Insulator (BSOI). Ceci fait apparaître la surface de la zone 142. L'étape de la figure 4e consiste en une réalisation totale de la zone 142 CMOS sur BSOI de la matrice, qui est une opération standard, à l'exception de l'oxyde de passivation qui est déposé en couche plus épaisse que le standard et n'est pas ouvert sur les plots électriques. L'étape de la figure 4f consiste en une adhésion moléculaire avec un substrat support W3 sur l'oxyde de passivation. L'étape de la figure 4g consiste en une suppression complète du substrat de transfert W2. Elle comporte de plus une étape de suppression de la couche d'oxyde qui solidarisait W1 et W2. L'étape de la figure 4h consiste à faire apparaître le premier niveau métallique utilisé dans la constitution des plages 30 d'accueil implantées dans la matrice 14 EBCMOS. L'apparition des plages 30 est effectuée au moyen d'une gravure profonde périphérique, qui produit préférentiellement une surface annulaire plane s'arrêtant à la couche d'oxyde de champ de la matrice 14. L'apparition est complétée par une gravure sélective de cet oxyde au sein duquel des plots électriques deviennent accessibles pour l'étape suivante. L'étape de la figure 4i consiste à effectuer le dépôt des plots 3 de brasure qui serviront à l'opération d'assemblage final avec le boîtier. En fait, ce procédé est quasi-identique au précédent, à cela près que la croissance épitaxiale sur le substrat de base W1 inclut aussi la zone 141 de multiplication, ce qui évite l'étape d'implantation et de recuit laser. TROISIEME EXEMPLE DE PROCEDE L'étape de la figure 5a consiste en une croissance épitaxiale à 25 gradient de dopage, qui est pratiquée sur le substrat de base W1 pour constituer : - une zone de diffusion de la zone 142 de dopage uniforme (en général de l'ordre de quelques 1014 cm-) ; -une zone 148 de conduction des électrons, de dopage augmentant 30 progressivement depuis le niveau de la zone 142 jusqu'au niveau de dopage de fin d'une zone 141 de multiplication (de l'ordre de quelques 1014 cm-3 à quelques 1016 cm-3). - la zone 141 de multiplication, à fort gradient de dopage -- le dopage passe en effet de l'ordre de quelques 1016 cm-3 (au niveau de la jonction avec la zone 148) à quelques 1020 cm-3 (en surface) en quelques dizaines de nanomètres. L'étape de la figure 5b consiste en une croissance d'une couche isolante d'oxyde de silicium et une planarisation. L'étape de la figure 5c consiste en une réalisation d'une implantation hydrogène. A une certaine profondeur d'implantation, les ions hydrogènes fragilisent le matériau. L'étape de la figure 5d consiste en une adhésion moléculaire du substrat W1 sur un substrat support W2. L'étape de la figure 5e consiste en une séparation au niveau de la fragilisation pour ne garder que les zones épitaxiales intéressantes, un polissage et un recuit thermique. L'étape de la figure 5f consiste en une réalisation totale de la zone 142 CMOS sur SOI de la matrice, qui est une opération standard, à l'exception de l'oxyde de passivation qui est déposé en couche plus épaisse que le standard et n'est pas ouvert sur les plots électriques. L'étape de la figure 5g consiste en une adhésion moléculaire avec un 20 substrat support W3 sur l'oxyde de passivation. L'étape de la figure 5h consiste en une suppression complète du substrat de transfert W2. Elle comporte de plusune étape de suppression de la couche d'oxyde qui solidarisait W1 et W2. L'étape de la figure 51 consiste à faire apparaître le premier niveau 25 métallique utilisé dans la constitution des plages 30 d'accueil implantées dans la matrice 14 EBCMOS. L'apparition des plages 30 est effectuée au moyen d'une gravure profonde périphérique, qui produit préférentiellement une surface annulaire plane s'arrêtant à la couche d'oxyde de champ de la matrice 14. L'apparition est complétée par une gravure sélective de cet 30 oxyde au sein duquel des plots électriques deviennent accessibles pour l'étape suivante. L'étape de la figure 5j consiste à effectuer le dépôt des plots 3 de brasure qui serviront à l'opération d'assemblage final avec le boîtier. Comparée aux épaisseurs obtenues grâce aux procédés BSOI, l'épaisseur de la zone globale épitaxiée disponible est beaucoup plus fine (quelques pm) et limitée par l'étape d'implantation hydrogène. Dans le troisième procédé, les épaisseurs désirées sont contrôlées de 5 façon plus précise comparativement à un amincissement classique. Il peut être avantageusement utilisé pour la fabrication de zones de multiplication fonctionnant sous tension d'accélération plus faible. QUATRIEME EXEMPLE DE PROCEDE L'étape de la figure 6a consiste en une croissance épitaxiale à 10 gradient de dopage, qui est pratiquée sur le substrat de base W1 pour constituer : -une zone de diffusion de la zone 142 de dopage uniforme (en général de l'ordre de quelques 1014 cm-3) ; - une zone 148 de conduction des électrons, de dopage augmentant 15 progressivement depuis le niveau de la zone 142 jusqu'au niveau de dopage de fin d'une zone 141 de multiplication (de l'ordre de quelques 1014 cm-3 à quelques 1016 cm-3). - la zone 141 de multiplication, à fort gradient de dopage -- le dopage passe en effet de l'ordre de quelques 1016 cm-3 (au niveau de la jonction avec la 20 zone 148) à quelques 1020 cm-3 (en surface) en quelques dizaines de nanomètres. L'étape de la figure 6b consiste en une croissance d'une couche isolante d'oxyde de silicium et une planarisation. L'étape de la figure 6c consiste en une réalisation d'une implantation 25 hydrogène. A une certaine profondeur d'implantation, les ions hydrogènes fragilisent le matériau. L'étape de la figure 6d consiste en une adhésion moléculaire du substrat W1 sur un substrat support W2. L'étape de la figure 6e consiste en une séparation au niveau de la 30 fragilisation pour ne garder que les zones épitaxiales intéressantes, un polissage et un recuit thermique. L'étape de la figure 6f consiste en une croissance épitaxiale pratiquée sur la partie restante du substrat de base W1 pour constituer la zone de diffusion de la zone 142 CMOS de dopage uniforme (en général de l'ordre de quelques 1014 cm-3). L'étape de la figure 6g consiste en une réalisation totale de la zone 142 CMOS sur BSOI de la matrice, qui est une opération standard, à l'exception de l'oxyde de passivation qui est déposé en couche plus épaisse que le standard et n'est pas ouvert sur les plots électriques. L'étape de la figure 6h consiste en une adhésion moléculaire avec un substrat support W3 sur l'oxyde de passivation. L'étape de la figure 6i consiste en une suppression complète du 10 substrat de transfert W2. Elle comporte de plus une étape de suppression de la couche d'oxyde qui solidarisait W1 et W2. L'étape de la figure 6j consiste à faire apparaître le premier niveau métallique utilisé dans la constitution des plages 30 d'accueil implantées dans la matrice 14 EBCMOS. L'apparition des plages 30 est effectuée au 15 moyen d'une gravure profonde périphérique, qui produit préférentiellement une surface annulaire plane s'arrêtant à la couche d'oxyde de champ de la matrice 14. L'apparition est complétée par une gravure sélective de cet oxyde au sein duquel des plots électriques deviennent accessibles pour l'étape suivante. 20 L'étape de la figure 6k consiste à effectuer le dépôt des plots 3 de brasure qui serviront à l'opération d'assemblage final avec le boîtier. Par rapport au troisième procédé, on ajoute une phase de croissance par épitaxie après polissage pour obtenir une épaisseur ajustable allant jusqu'à celle qu'il est normal d'atteindre par un procédé BSOI. Il est donc 25 possible d'optimiser finement la zone 142 CMOS. Les deuxième, troisième et quatrième procédés permettent notamment un gradient de dopage qui varie de façon monotone dans la zone de multiplication 141. 30 REVENDICATIONS 1. Matrice (14) comportant une zone (142) de diffusion CMOS, caractérisée en ce qu'elle comporte un substrat (143) de support de la zone (142) de diffusion CMOS, le substrat (143) de soutien comportant une face (1431) de soutien sur laquelle sont agencés la zone (142) de diffusion CMOS et au moins un plot (3) de brasage de la matrice (14) sur un support (4). 2. Matrice selon la revendication précédente, dans laquelle au moins une 10 dimension de la face (1431) de soutien est supérieure à la plus grande dimension de la zone (142) de diffusion CMOS. 3. Matrice selon l'une des revendications précédentes, dans laquelle la zone (142) de diffusion CMOS est agencée en position sensiblement 15 centrale de la face (1431) de soutien, au moins un plot (3) étant agencé en partie périphérique de ladite face (1431) par rapport à la zone (142) de diffusion CMOS. 4. Matrice selon l'une des revendications précédentes, dans laquelle au 20 moins un plot (3) est apte à établir une liaison électrique entre la zone (142) de diffusion CMOS et une borne (42) du support. 5. Support (4) d'une matrice (14) selon l'une des revendications 1 à 4, caractérisé en qu'il comporte d'une part une face (46) d'appui comprenant 25 au moins une zone (47) de brasage et d'autre part un orifice (45) débouchant, la zone de brasage étant agencée en périphérie de l'orifice sur la face d'appui (46). 6. Support selon la revendication précédente, dans laquelle au moins une 30 zone de brasage (47) est reliée à une borne électrique (42). 7. Boîtier (25), caractérisé en ce qu'il comporte- une matrice (14) comportant une zone (142) de diffusion CMOS et un substrat (143) de support de la zone (142) de diffusion CMOS, le substrat (143) de soutien comportant une face (1431) de soutien sur laquelle sont agencés la zone (142) de diffusion CMOS et au moins un plot (3) de brasage ; - un support (4) comportant d'une part une face (46) d'appui comprenant au moins une zone (47) de brasage et d'autre part un orifice (45) débouchant, la zone de brasage étant agencée en périphérie de l'orifice sur la face d'appui (46), au moins un plot (3) de brasage étant brasé sur une zone (47) de brasage. 8. Boîtier selon la revendication précédente, dans lequel au moins une dimension de la section droite de l'orifice (45) est supérieure à la plus grande dimension de la zone (142) de diffusion CMOS. 9. Boîtier selon l'une des deux revendications précédentes, comportant au moins une surface (48, 49, 60) revêtue d'un getter. 10. Boîtier selon la revendication précédente, dans lequel une surface 20 revêtue (48, 49) de getter est reliée à une borne électrique (43, 44). 11. Boîtier selon l'une des quatre revendications précédentes, comportant en outre un corps (250), une fenêtre (20), une photocathode (11) et un couvercle (6), la fenêtre (20) et le couvercle (6) étant brasés sur le corps 25 (250) ou le support (4). 12. Boîtier selon la revendication précédente, dans lequel le brasage de la fenêtre sur le corps (250) matérialise la liaison électrique de la photocathode (11). 13. Procédé de fabrication d'une matrice (14) comportant une zone (142) de diffusion CMOS, caractérisé en ce qu'il comporte les étapes : 30-d'association d'un substrat (143) de support avec la zone (142) de diffusion CMOS, l'association s'effectuant sur une face (1431) de soutien appartenant au substrat (143) de support ; - de formation d'au moins un plot (3) de brasage sur la face (1431) de 5 soutien. 14. Procédé selon la revendication précédente, comportant une étape de gravure profonde de la zone (142) de diffusion CMOS précédant la formation du plot (3) de brasage. 15. Procédé selon l'une des deux revendications précédentes, dans lequel on forme plus de plots (3) de brasage que mécaniquement ou électriquement nécessaires. 15 16. Procédé de fabrication d'un boîtier comportant une matrice (14) brasée sur un support (4) de la matrice, la matrice comportant une zone (142) de diffusion CMOS, caractérisé en ce qu'il comporte les étapes : - de formation d'un substrat (143) de support de la zone (142) de diffusion CMOS, le substrat (143) de support comportant une face (1431) de soutien 20 sur laquelle sont agencés la zone (142) de diffusion CMOS et au moins un plot (3) de brasage ; - de formation, dans le support, d'une part d'une face (46) d'appui comprenant au moins une zone (47) de brasage et d'autre part d'un orifice (45) débouchant, la zone de brasage étant agencée en périphérie de 25 l'orifice sur la face d'appui (46), - de brasage du plot (3) de brasage sur la zone (47) de brasage. 17. Procédé selon la revendication précédente, comportant une étape de brasage d'une fenêtre (20) et d'un couvercle sur un corps du boîtier (25), au 30 droit de la zone (142) de diffusion CMOS. 10 18. Procédé selon la revendication précédente, dans lequel les températures de brasage respectivement de la matrice (14), du couvercle (6) et de la fenêtre (20) sont décroissantes.