FR 2892213 A1 20070420 FR 0653150 A 20060727 La présente invention concerne un dispositif à semiconducteur, et plus particulièrement un contrôleur multi-interface qui supporte une multiplicité d'interfaces, et une carte de mémoire ayant ce contrôleur. Les cartes SD ("Secure Digital") ou MMC ("Multimedia Cards") sont largement utilisées en tant que cartes de mémoire pour des assistants numériques personnels (PDA), des téléphones intelligents, des téléphones mobiles, des lecteurs MP3, des caméscopes et des appareils photographiques numériques. La figure 1 illustre un contrôleur classique utilisé comme un contrôleur d'interface de carte SD dans une carte utilisant la technologie de montage en surface ou SMT ("Surface Mount Technology"). La figure 2 illustre le contrôleur classique utilisé comme contrôleur d'interface MMC dans la carte SMT. En se référant aux figures 1 et 2, on note que même lorsqu'un contrôleur 10 supporte à la fois les interfaces de cartes SD et MMC, des plaquettes de circuits imprimés de types différents sont nécessaires, ou bien une option de soudage de fil doit être changée, pour monter le contrôleur 10 sur une carte SD ou une carte MMC. Lorsque le contrôleur 10 est utilisé comme un contrôleur supportant l'interface de carte SD dans la carte SMT, comme représenté sur la figure 1, on utilise une plaquette de circuit imprimé 13 dans laquelle une tension d'alimentation, par exemple 3,3 V, est appliquée à une broche de mode 11 du contrôleur 10. Au contraire, lorsque le contrôleur 10 est utilisé comme contrôleur supportant l'interface MMC dans la carte SMT, comme représenté sur la figure 2, on utilise une plaquette de circuit imprimé 15 dans laquelle une tension de masse VSS est appliquée à la broche de mode 11 du contrôleur 10. Par conséquent, la carte de circuit imprimé pour le montage du contrôleur 10 doit être adaptée au type d'interface pour lequel le contrôleur 10 sera utilisé. De plus, pour un montage direct sur carte ou COB ("Chip On Board"), lorsque le contrôleur 10 est utilisé comme un contrôleur supportant les interfaces de carte SD ou MMC, l'option de soudage de fil doit être adaptée pour chaque interface. Il existe donc un besoin portant sur un contrôleur multi-interface qui supporte une interface appropriée pour un hôte, sans la nécessité d'une adaptation d'une plaquette de circuit imprimé ou d'une option de soudage de fil. Conformément à un exemple de mode de réalisation de la présente invention, un contrôleur multi-interface comprend un premier circuit logique supportant une première interface et un second circuit logique supportant une seconde interface, avec le premier circuit logique activé sur la base d'un premier ordre et le second circuit logique activé sur la base d'un second ordre. Par conséquent, le contrôleur multi-interface peut être utilisé comme un contrôleur supportant la première interface ou un contrôleur supportant la seconde interface. Conformément à un exemple de mode de réalisation de la présente invention, il est proposé un contrôleur multi- interface ayant un mode de carte SD et un mode MMC. Pendant le mode de carte SD, le contrôleur multi-interface fonctionne comme un contrôleur de carte SD. Pendant le mode MMC, le contrôleur multi-interface fonctionne comme un contrôleur MMC. Le mode de carte SD est activé en réponse à un signal d'activation de mode MMC de carte SD à l'état actif. Le signal d'activation de mode de carte SD est activé sur la base d'un premier ordre et le signal d'activation de mode MMC est activé sur la base d'un second ordre. Conformément à un exemple de mode de réalisation de la présente invention, un contrôleur multi-interface installé sur une carte de mémoire comprend un circuit de détection détectant un ordre émis par un hôte externe pour initialiser le contrôleur multi-interface dans un état inactif, un module de génération de signal de sélection générant un signal de sélection en réponse à un signal de sortie du circuit de détection et un contrôleur ayant une multiplicité de circuits logiques supportant des interfaces correspondantes, et lorsqu'un des circuits logiques est activé en réponse au signal de sélection, au moins un autre des circuits logiques est désactivé en réponse au signal de sélection. Conformément à un exemple de mode de réalisation de la présente invention, un procédé pour fixer une interface de fonctionnement dans un contrôleur supportant au moins deux interfaces différentes comprend la réception par le contrôleur, dans un état inactif, d'un ordre émis par un premier hôte, pour initialiser le contrôleur, et la fixation par le contrôleur de l'une des interfaces sélectionnées sur la base de l'ordre appliqué à l'interface de fonctionnement. Conformément à un exemple de mode de réalisation de la présente invention, une carte de mémoire comprend un dispositif de mémoire ayant une multiplicité de cellules de mémoire pour stocker des données, et un contrôleur multi- interface échangeant des données entre le dispositif de mémoire et un premier hôte supportant une première interface ou un second hôte supportant une seconde interface, et lorsque la carte de mémoire est dans un état inactif, le contrôleur multi-interface est conditionné de façon à être un contrôleur supportant la première interface, sur la base d'un premier ordre émis par le premier hôte, et un contrôleur supportant la seconde interface sur la base d'un second ordre émis par le second hôte. Conformément à un exemple de mode de réalisation de la présente invention, une carte de mémoire comprend un dispositif de mémoire non volatile stockant des données, un circuit de réception recevant et détectant un premier ordre émis par un premier hôte supportant une première interface, ou un second ordre émis par un second hôte supportant une seconde interface, lorsque la carte de mémoire est dans un état inactif, un module de génération de signal d'activation générant un signal d'activation sur la base d'un signal de sortie du circuit de détection, un premier circuit logique supportant la première interface, et un second circuit logique supportant la seconde interface, le premier circuit logique étant activé en réponse au signal d'activation généré en réponse au premier ordre, et échangeant des données prédéterminées entre le premier hôte et la mémoire non volatile, et le second circuit logique étant activé en réponse au signal d'activation généré en réponse au second ordre et échangeant des données prédéterminées entre le second hôte et la mémoire non volatile. Conformément à un exemple de mode de réalisation de la présente invention, une carte de mémoire comprend un dispositif de mémoire stockant des données et un contrôleur échangeant des données prédéterminées entre un hôte et le dispositif de mémoire, le contrôleur comprenant un circuit logique de carte SD supportant une interface de carte SD et un circuit logique MMC supportant une interface MMC, et le circuit logique de carte SD étant activé en réponse à un premier ordre et le circuit logique MMC étant activé en réponse à un second ordre. Conformément à un exemple de mode de réalisation de la présente invention, un procédé pour fixer une interface comprend la réception d'un ordre émis par un hôte pour initialiser une carte à circuit intégré dans un état inactif après la mise sous tension, la carte à circuit intégré comprenant un dispositif de mémoire stockant des données et un contrôleur multi-interface ayant une multiplicité de circuits logiques, supportant chacun une interface différente, et à l'insertion dans un hôte, activant l'un des circuits logiques sur la base de l'ordre et désactivant les autres circuits logiques, et commandant un échange de données entre le dispositif de mémoire et l'hôte en utilisant une interface que le circuit logique activé supporte. Conformément à un exemple de mode de réalisation de la présente invention, un procédé pour fixer une interface comprend la réception, par un contrôleur multi-interface supportant chacune d'une multiplicité d'interfaces, d'un ordre émis par un hôte supportant l'une des interfaces, pour initialiser le contrôleur multi-interface dans un état inactif, et la fixation de l'une des interfaces devant être supportée par le contrôleur multi-interface, sur la base de l'ordre. Conformément à un exemple de mode de réalisation de la présente invention, un procédé pour tester un contrôleur multi-interface capable de supporter une multiplicité d'interfaces comprend la réception par le contrôleur multi-interface d'un premier ordre demandant un premier profil de tension du contrôleur multi-interface, et d'un second ordre demandant un second profil de tension du contrôleur multi-interface, et le test du contrôleur multi-interface sur la base de l'une d'une première réponse basée sur le premier ordre et d'une seconde réponse basée sur le second ordre. Les caractéristiques précitées de la présente invention, ainsi que d'autres, ressortiront davantage en décrivant un détail des exemples de modes de réalisation de celle-ci, en référence aux dessins annexés dans lesquels : La figure 1 illustre un contrôleur classique utilisé comme un contrôleur d'interface de carte SD dans une carte utilisant la technologie de montage en surface ou SMT ("Surface Mount Technology"); La figure 2 illustre le contrôleur classique utilisé comme un contrôleur d'interface MMC dans la carte SMT; La figure 3 illustre une carte de mémoire ayant un contrôleur multi-interface conforme à un exemple de mode de 35 réalisation de la présente invention; La figure 4 illustre un système incluant un hôte supportant la première interface et la carte de mémoire de la figure 3; La figure 5 illustre un système incluant un hôte 5 supportant la seconde interface et la carte de mémoire de la figure 3; La figure 6 est un organigramme qui explique le fonctionnement d'un contrôleur multi-interface conforme à un exemple de mode de réalisation de la présente invention; 10 et La figure 7 est un organigramme d'un procédé pour tester un contrôleur multi-interface conforme à un exemple de mode de réalisation de la présente invention. On décrira ci-après en détail des exemples de modes 15 de réalisation de la présente invention, en se référant aux dessins annexés. Des numéros de référence semblables dans les dessins désignent des éléments semblables. La figure 3 illustre une carte de mémoire ayant un contrôleur multi-interface conforme à un exemple de mode de 20 réalisation de la présente invention. En se référant à la figure 3, on note qu'une carte de mémoire 100 comprend un contrôleur multi-interface 130 et un dispositif de mémoire 160. La carte de mémoire 100 peut être incorporée dans une carte à circuit intégré (CI), une carte SD ou une carte 25 MMC. Le contrôleur multi-interface 130 est capable de supporter une multiplicité d'interfaces différentes et de commander la sélection automatique de l'une des interfaces sur la base d'un premier ordre émis par un hôte (non 30 représenté). Le premier ordre initialise le contrôleur multi-interface 130 dans un état inactif pour échanger des données entre l'hôte et le dispositif de mémoire 160. L'échange de données et/ou d'ordres entre l'hôte et le dispositif de mémoire 160 est basé sur l'interface 35 sélectionnée. Le contrôleur multi-interface 130 comprend une interface d'hôte 140 et une interface de mémoire 150. L'interface d'hôte 140 assure l'interface pour des données et/ou des ordres échangés entre l'hôte et le contrôleur multi-interface 130. L'interface d'hôte 140 comprend un circuit de détection 141, un microprogramme (ou module de génération de signal d'activation de mode) 143, et un contrôleur 145. Lorsque la carte de mémoire 100 est insérée dans un hôte correspondant, de l'énergie est appliquée à la carte de mémoire 100, et la carte de mémoire 100 est dans un état inactif en réponse à un ordre d'entrée dans l'état inactif CMDO. Par exemple, après que l'ordre CMDO a été émis par l'hôte, le circuit de détection 141 détecte un ordre émis par l'hôte, par exemple un ordre demandant un profil de tension de la carte de mémoire 100, pour initialiser la carte de mémoire 100 dans l'état inactif. Le circuit de détection 141 peut être réalisé par un registre tel qu'un registre de fonction spéciale ou SFR ("Special Function Register"). Le microprogramme 143 lit un ordre stocké dans le registre 141 et génère un signal d'activation de mode MESX, dans lequel X est égal à 1 ou 2. Ainsi, le microprogramme 143 fonctionne comme un module de génération de signal d'activation de mode. Le module de génération de signal d'activation de mode peut être réalisé par matériel et/ou logiciel. Le contrôleur 145 comprend au moins deux circuits logiques supportant différentes interfaces. Bien que la figure 3 montre que le contrôleur 145 comprend un premier circuit logique 147 supportant une première interface et un second circuit logique 149 supportant une seconde interface, le nombre des circuits logiques n'est pas limité à ceci. Les premier et second circuits logiques 147 et 149 peuvent être réalisés par matériel et/ou logiciel. L'interface de mémoire 150 assure l'interface pour des données et/ou des ordres échangés entre le contrôleur multi-interface 130 et le dispositif de mémoire 160. De plus, l'interface de mémoire 150 assure l'interface pour des données et/ou des ordres échangés à l'intérieur de l'interface d'hôte 140. Le dispositif de mémoire 160 est un réseau de cellules de mémoire utilisé pour stocker des données prédéterminées, et il peut être réalisé par des mémoires non volatiles telles qu'une mémoire morte programmable et effaçable de façon électrique (EEPROM), une mémoire flash de type NON-ET ou "NAND", et une mémoire flash de type NON-OU ou "NOR", ou par des mémoires volatiles telles qu'une mémoire vive dynamique ou DRAM. La figure 4 illustre un système incluant un hôte supportant la première interface et la carte de mémoire de la figure 3. La figure 6 est un organigramme qui explique le fonctionnement d'un contrôleur multi-interface conforme à un exemple de mode de réalisation de la présente invention. En se référant aux figures 3, 4 et 6, on note qu'un système 400 comprend un hôte pour carte SD 410 supportant une interface de carte SD, et la carte de mémoire 100. On suppose que le premier circuit logique 147 est un circuit logique de carte SD supportant une interface de carte SD, et que le second circuit logique 148 est un circuit logique MMC supportant une interface MMC. Par conséquent, lorsque le circuit logique de carte SD 147 est activé, le contrôleur 145 est mis en oeuvre comme un contrôleur supportant l'interface de carte SD, et lorsque le circuit logique MMC 149 est activé, le contrôleur 145 est mis en oeuvre comme un contrôleur supportant l'interface MMC. Lorsque la carte de mémoire 100 est insérée dans 35 l'hôte de carte SD 410, et de l'énergie est fournie à la carte de mémoire 100 par l'intermédiaire d'une broche parmi les broches de connexion 110 (S610), la carte de mémoire 100 entre dans un état inactif en réponse à l'ordre d'entrée dans l'état inactif, par exemple, CMDO, émis par l'hôte de carte SD 410 (S620). Lorsque la carte de mémoire 100 est dans l'état inactif, pour initialiser la carte de mémoire 100 dans l'état inactif, l'hôte de carte SD 410 émet un ordre, par exemple ACMD41, demandant un profil de tension de la carte de mémoire 100 au contrôleur multi- interface 130 de la carte de mémoire 100, par l'intermédiaire d'une broche d'ordre CMD (S631). En réponse au signal ACMD41, le contrôleur multi-interface 130 émet vers l'hôte de carte SD 410 le profil de tension stocké dans un registre de condition de fonctionnement (OCR pour "Operation Condition Register", non représenté). Le circuit de détection 141 reçoit et stocke le signal ACMD41. Le microprogramme 143 lit le signal ACMD41 stocké dans le circuit de détection 141 et émet un signal d'activation de mode de carte SD, MES1, vers le contrôleur 145. Le circuit logique de carte SD 147 est activé en réponse au signal d'activation de mode de carte SD MES1, tandis que le circuit logique MMC 149 est désactivé en réponse au signal d'activation de mode de carte SD, MES1. Par conséquent, le contrôleur multi-interface 130 est mis en oeuvre comme un contrôleur de carte SD ou un contrôleur supportant l'interface de carte SD (S630 et S633), ce qu'on appelle un mode de carte SD. La carte de mémoire 100 ou le contrôleur multiinterface 130 dans l'état inactif effectue une étape d'initialisation en réponse au signal ACMD41. Après que le contrôleur multi-interface 130 a été conditionné en contrôleur de carte SD, le contrôleur multi-interface 130 accomplit des étapes respectives en réponse à des ordres CMD2, CMD3 et CMD7, émis par l'hôte de carte SD 410 (S640, 5642 et S644). La figure 5 illustre un système incluant un mode supportant la seconde interface et la carte de mémoire de la figure 3. En se référant aux figures 3, 5 et 6, on note qu'un système 500 comprend un hôte MMC 510 supportant une interface MMC, et la carte de mémoire 100. On suppose que le premier circuit logique 147 est un circuit logique de carte SD supportant l'interface SD, et que le second circuit logique 149 est un circuit logique MMC supportant une interface MMC. Lorsque la carte de mémoire 100 est insérée dans l'hôte MMC 510, et l'hôte MMC 510 fournit de l'énergie à la carte de mémoire 100 (S610), la carte de mémoire 100 entre dans un état inactif en réponse à l'ordre d'entrée dans l'état inactif, par exemple CMDO, émis par l'hôte MMC 510 (S620). Lorsque la carte de mémoire 100 est dans l'état inactif, l'hôte MMC 510 émet un ordre, par exemple CMD1, demandant un profil de tension de la carte de mémoire 100 au contrôleur multi-interface 130 de la carte de mémoire 100 (S631). En réponse à l'ordre CMD1, le contrôleur multi-interface 130 émet vers l'hôte MMC 510 le profil de tension de la carte de mémoire 100 stocké dans le registre de condition de fonctionnement (OCR). Le circuit de détection 141 reçoit et stocke l'ordre CMD1 (S635). Le microprogramme 143 lit l'ordre CMD1 stocké dans le circuit de détection 141 et émet un signal d'activation de mode MMC, MES2, vers le contrôleur 145. Le circuit logique de carte SD 147 est désactivé en réponse au signal d'activation de mode MMC, MES2, tandis que le circuit logique MMC 149 est activé en réponse au signal d'activation de mode MMC, MES2. Par conséquent, le contrôleur multi-interface 130 est mis en œuvre comme un contrôleur MMC ou un contrôleur supportant l'interface MMC (S630 et S633), ce qu'on appelle un mode MMC. La carte de mémoire 100 ou le contrôleur multi- interface 130 dans l'état inactif accomplit une étape d'initialisation en réponse à l'ordre CMD1. Après que le contrôleur multi-interface 130 a été conditionné en contrôleur MMC, le contrôleur multi-interface 130 accomplit des étapes respectives en réponse à des ordres CMD2, CMD3 et CMD7, qui sont émis par l'hôte MMC 510 (S650, S652 et S654). Les ordres respectifs CMDO, CMD1, CMD2, CMD3 et CMD7 suivent une spécification MMC publiée officiellement par l'organisme MMCA (Multimedia Card Association). La figure 7 est un organigramme d'un procédé pour tester le contrôleur multi-interface conforme à un exemple de mode de réalisation de la présente invention. En se référant aux figures 3 et 7, on note qu'un équipement de test de carte (non représenté) fournit de l'énergie à la carte 100 qui est insérée dans un logement. Par conséquent, la carte multi-interface 100 qui supporte les première et seconde interfaces entre dans un état inactif (S710). L'équipement de test émet un premier ordre, par exemple ACMD41, pour obtenir un premier profil de tension de la carte multi-interface 100, ou du contrôleur 130 pour la carte multi-interface 100 (S720). Lorsque la carte 100 ou le contrôleur 130 émet son profil de tension vers l'équipement de test en réponse au premier ordre (S730), l'équipement de test émet vers la carte multi-interface 100 le second ordre, par exemple CMD1, pour obtenir un second profil de tension (S732). Lorsque la carte multi-interface 100 émet son second profil de tension vers l'équipement de test en réponse au second ordre (S734), il est déterminé que le contrôleur 130 de la carte multi-interface 100 est le contrôleur 130 ayant toutes les fonctions du contrôleur de carte SD et du contrôleur MMC (S730). Lorsque la carte multi-interface n'émet pas son second profil de tension vers l'équipement de test en réponse au second ordre (S734), il est déterminé que le contrôleur 130 de la carte multi-interface 100 est le contrôleur 130 accomplissant seulement une fonction de contrôleur SD (S738). Par conséquent, il est possible de déterminer que le contrôleur 130 de la carte multi- interface 100 est un contrôleur défectueux qui n'accomplit pas la fonction du contrôleur MMC. Cependant, lorsque la carte multi-interface 100 ne réagit pas au premier ordre (S730), l'équipement de test émet vers la carte multi-interface 100 le second ordre, par exemple CMD1, pour obtenir le second profil de tension de la carte multiinterface 100 (S740). Lorsque la carte multi-interface 100 émet son second profil de tension vers l'équipement de test en réponse au second ordre (S742), il est possible de déterminer que le contrôleur 130 de la carte multi-interface 100 est le contrôleur 130 qui remplit seulement une fonction de contrôleur MMC (S746). Par conséquent, il est possible de déterminer que le contrôleur 130 de la carte multi-interface 100 est un contrôleur défectueux qui ne remplit pas la fonction du contrôleur de carte SD. Lorsque la carte multi-interface 100 ne réagit à aucun des premier et second ordres (S730 et S742), il est possible de déterminer que le contrôleur 130 de la carte multi-interface 100 est un contrôleur défectueux (S744). Par conséquent, en achetant le contrôleur multi-interface 130, un fabricant de cartes de mémoire peut fabriquer une carte de mémoire supportant les interfaces de carte SD et MMC, sans effectuer des adaptations dans une carte de circuit imprimé ou une option de soudage de fil. Bien que l'équipement de test de carte sur la figure 7 génère le premier ordre (ACMD41) et ensuite le second ordre (CMD1), la présente invention n'est pas limitée à ceci. Par conséquent, l'équipement de test de carte peut générer le second ordre et ensuite le premier ordre. L'équipement de test de carte émet séquentiellement des ordres d'initialisation correspondant à l'initialisation d'une carte dans un état inactif qui supporte des interfaces de carte SD et MMC. La présente invention peut également être mise en oeuvre sous la forme de codes lisibles par ordinateur, sur35 un support d'enregistrement lisible par ordinateur. Le support d'enregistrement lisible par ordinateur est n'importe quel dispositif de stockage de données capable de stocker des données qui peuvent ensuite être lues par un système informatique. d'enregistrement lisible Des exemples du support par ordinateur comprennent une mémoire morte (ROM), à grille flottante, bandes magnétiques, une mémoire vive (RAM), un transistor mémoire flash, des CD-ROM, des disquettes, des dispositifs de une des stockage de données optiques. Bien que cette invention ait été illustrée et décrite spécialement en référence à des exemples de modes de réalisation de celle-ci, l'homme de l'art notera que divers changements de forme et de détail peuvent y être apportés, sans s'écarter de l'esprit et du cadre de l'invention tels qu'ils sont définis par les revendications annexées. REVENDICATIONS 1. Contrôleur multi-interface (130) caractérisé en ce qu'il comprend un premier circuit logique {147) supportant une première interface; et un second circuit logique (149) supportant une seconde interface, le premier circuit logique (147) étant activé sur la base d'un premier ordre et le second circuit logique (149) étant activé sur la base d'un second ordre. 2. Contrôleur multi-interface (130) selon la revendication 1, caractérisé en ce qu'il comprend en outre : un registre (141) recevant et stockant l'un du premier ordre et du second ordre; et un module de génération de signal d'activation (143) générant un signal d'activation pour activer l'un du premier circuit logique (147) et du second circuit logique (149) en réponse à l'un du premier ordre et du second ordre stockés dans le registre (141). 3. Contrôleur multi-interface {130) selon la revendication 1, caractérisé en ce qu'il comprend en outre : un circuit de détection (141) détectant le premier ordre ou le second ordre pour initialiser le contrôleur multi-interface (130) dans un état inactif; et un module de génération de signal d'activation (143) générant un signal d'activation pour activer le premier circuit logique (147) ou le second circuit logique (149) sur la base d'un signal de sortie du circuit de détection (141). 4. Contrôleur multi-interface (130) selon la revendication 1, caractérisé en ce que la première interface est une interface de carte SD et la seconde interface est une interface MMC. 5. Contrôleur multi-interface (130) selon la revendication 1, caractérisé en ce que le premier ordre est un ordre ACMD41 et le second ordre est un ordre CMD1. 6. Contrôleur multi-interface (130) selon la revendication 1, caractérisé en ce que le contrôleur multi-interface est installé sur une carte de mémoire (100). 7. Contrôleur multi-interface (130), caractérisé en ce qu'il comprend : un mode de carte SD dans lequel on fait fonctionner le contrôleur multi-interface {130) comme un contrôleur de carte SD; et un mode MMC dans lequel on fait fonctionner le contrôleur multi-interface (130) comme un contrôleur MMC; et en ce que le mode de carte SD est activé en réponse à un signal d'activation de mode de carte SD à l'état actif, et le mode MMC est activé en réponse à un signal d'activation de mode MMC à l'état actif, et le signal d'activation de mode de carte SD est activé sur la base d'un premier ordre et le signal d'activation de mode MMC est activé sur la base d'un second ordre. 8. Contrôleur multi-interface (130) selon la revendication 7, caractérisé en ce que le premier ordre est émis par un hôte (410) supportant une interface de carte SD pour initialiser le contrôleur multi-interface (130) dans un état inactif, et le second ordre est émis par un hôte (510) supportant une interface MMC pour initialiser le contrôleur multi-interface (130) dans l'état inactif. 9. Contrôleur multi-interface (130) selon la revendication 7, caractérisé en ce que le contrôleur multi-interface comprend : un circuit logique de carte SD {147) supportant une interface de carte SD dans le mode de carte SD; et un circuit logique MMC (149) supportant une interface MMC dans le mode MMC; et en ce que le circuit logique de carte SD (147) est activé en réponse au signal d'activation de mode de carte SD activé sur la base du premier ordre pour initialiser le contrôleur multi-interface (130) dans un état inactif, et le circuit logique MMC (149) est activé en réponse au signal d'activation de mode MMC activé sur la base du second ordre, pour initialiser le contrôleur multi-interface (130) dans l'état inactif. 10. Contrôleur multi-interface (130) selon la revendication 9, caractérisé en ce qu'il comprend en outre : un registre (141) stockant le premier ordre ou le secondordre; et un module de génération de signal d'activation de mode {143) générant le signal d'activation de mode de carte SD en réponse au premier ordre stocké dans le registre (141) et le signal d'activation de mode MMC en réponse au second ordre stocké dans le registre (141). 11. Contrôleur multi-interface (130) selon la revendication 9, caractérisé en ce qu'il comprend en outre : un circuit de détection (141) détectant le premier ordre ou le second ordre; et un module de génération de signal d'activation de mode (143) générant le signal d'activation de mode de carte SD ou le signal d'activation de mode MMC en réponse à un signal de sortie du circuit de détection (141). 12. Contrôleur multi-interface (130) selon la revendication 7, caractérisé en ce que le contrôleur multi-interface est installé sur une carte de mémoire (100). 13. Contrôleur multi-interface (130) installé sur une carte de mémoire (100), caractérisé en ce qu'il comprend: un circuit de détection (141) détectant un ordre émis par un hôte externe (410, 510) pour initialiser le contrôleur multi-interface (130) dans un état inactif; un module de génération de signal de sélection (143) générant un signal de sélection en réponse à un signal de sortie du circuit de détection (141); et un contrôleur (145) ayant une multiplicité de circuits logiques (147, 149) supportant respectivement une multiplicité d'interfaces; et en ce que lorsqu'un des circuits logiques (147, 149) est activé en réponse au signal de sélection, au moins un des autres circuits logiques est désactivé en réponse au signal de sélection. 14. Contrôleur multi-interface (130) installé sur la carte de mémoire (100) selon la revendication 13, caractérisé en ce qu'un ordre émis par l'hôte externe (410, 510) pour initialiser le contrôleur multi-interface (130) dans l'état inactif est ACMD41 ou CMD1. 15. Carte de mémoire (100), caractérisée en ce qu'elle comprend : un dispositif de mémoire (160) ayant une multiplicité de cellules de mémoire pour stocker des données; et un contrôleur multi-interface (130) échangeant des données entre le dispositif de mémoire (160) et un d'un premier hôte (410) supportant une première interface et d'un second hôte (510) supportant une seconde interface; et en ce que lorsque la carte de mémoire (100) est dans un état inactif, le contrôleur multi-interface (130) est conditionné pour être un contrôleur supportant la première interface, sur la base d'un premier ordre émis par le premier hôte (410), et un contrôleur supportant la seconde interface, sur la base d'un second ordre émis par le second hôte (510). 16. Carte de mémoire (100) selon la revendication 15, caractérisée en ce que la première interface est une interface de carte SD et la seconde interface est une interface MMC. 17. Carte de mémoire (100) selon la revendication 20 15, caractérisée en ce que le premier ordre est ACMD41 et le second ordre est CMD1. 18. Carte de mémoire (100) selon la revendication 15, caractérisée en ce que chacun des premier et second ordres est destiné à obtenir un profil de tension de la 25 carte de mémoire (100). 19. Carte de mémoire (100) selon la revendication 15, caractérisée en ce que le contrôleur multi-interface (130) comprend un premier circuit logique (147) supportant la première interface; et un second circuit 30 logique (149) supportant la seconde interface; et en ce que le premier circuit logique {147) est activé sur la base du premier ordre et le second circuit logique (149) est activé sur la base du second ordre. 20. Carte de mémoire (100) selon la revendication 35 19, caractérisée en ce qu'elle comprend en outre : un registre (141) recevant et stockant l'un du premier ordreet du second ordre; et un module de génération de signal d'activation (143) générant un signal d'activation pour activer un du premier circuit logique (147) et du second circuit logique (149) en réponse à un du premier ordre et du second ordre stocké dans le registre (141). 21. Carte de mémoire (100), caractérisée en ce qu'elle comprend : un dispositif de mémoire (160) stockant des données; et un contrôleur {130) échangeant des données prédéterminées entre un hôte {410, 510) et le dispositif de mémoire (160); et en ce que le contrôleur (130) comprend : un circuit logique de carte SD (147) supportant une interface de carte SD; et un circuit logique MMC (149) supportant une interface MMC, le circuit logique de carte SD (147) étant activé en réponse à un premier ordre et le circuit logique MMC (149) étant activé en réponse à un second ordre. 22. Carte de mémoire (100) selon la revendication 21, caractérisée en ce que le premier ordre est émis par un hôte (410) supportant l'interface de carte SD pour initialiser le contrôleur multi-interface (130) dans un état inactif, et le second ordre est émis par un hôte (510) supportant une interface MMC pour initialiser le contrôleur multi-interface (130) dans l'état inactif. 23. Carte de mémoire (100) selon la revendication 21, caractérisée en ce que le contrôleur (130) comprend en outre : un registre (141) recevant et stockant le premier ordre ou le second ordre; et un module de génération de signal d'activation (143) générant un signal d'activation pour activer l'un du premier circuit logique (147) et du second circuit logique (149) en réponse à l'un du premier ordre et du second ordre stocké dans le registre (141). 24. Carte de mémoire (100) selon la revendication 21, caractérisée en ce que le contrôleur (130) comprend en outre : un circuit de détection (141) détectant le premier ordre ou le second ordre; et un module de génération de signal d'activation (143) générant un signal d'activationpour activer le circuit logique de carte SD (147) ou le circuit logique MMC (149) en réponse à un signal de sortie du circuit de détection (141). 25. Procédé pour tester un contrôleur multi- interface (130) capable de supporter une multiplicité d'interfaces, le procédé étant caractérisé en ce qu'il comprend: la réception par le contrôleur multi-interface (130) d'un premier ordre demandant un premier profil de tension du contrôleur multi-interface (130) et d'un second ordre demandant un second profil de tension du contrôleur multi-interface (130); et le test du contrôleur multi-interface (130) sur la base d'une première réponse basée sur le premier ordre et d'une seconde réponse basée sur le second ordre.