FR 2893806 A1 20070525 FR 0511761 A 20051121 1 La présente invention concerne un système de transmission d'images de dynamique élevée, des unités et des procédés de codage et de décodage pour ce système. La dynamique d'une image correspond au nombre de bits nécessaires pour coder la luminance de chaque pixel de cette image. On désigne par récepteur à dynamique standard des récepteurs pouvant afficher au plus 2' niveaux de luminance, ou n est un nombre entier typiquement inférieur ou égal à huit. Un récepteur d'images à dynamique élevée est un récepteur pouvant afficher au moins 2m niveaux de luminance, ou m est un nombre entier supérieur ou égal à dix. On désigne également par image de dynamique élevée une image dont la luminance des pixels est codée sur m bits. Une image de dynamique standard a typiquement une luminance codée sur au plus n bits. Les récepteurs d'images à dynamique élevée sont, par exemple, décrits dans l'article Al suivant : H.Seetzen, W.Heidrich, W.Stuerzlinger, G.Ward, L.Whitehead, M.Trentacoste, A.Ghosh, A.Vorozcovs, High dynamic range display system , to be published at SIGGRAPH 04, 8-12 August 04, Los Angeles, USA. Il est donc souhaitable de réaliser des systèmes de 25 transmission d'images initiales numériques de dynamique élevée comprenant - au moins un récepteur d'images de dynamique élevée équipé d'un écran HDR (High Dynamic Range) formé d'une matrice de pixels, la luminance de chaque pixel pouvant 30 être réglée pour prendre un niveau quelconque parmi au moins 2m niveaux possibles, au moins un récepteur d'images de dynamique standard équipé d'un écran formé d'une matrice de pixels, la luminance de chaque pixel pouvant être réglée uniquement 2 pour prendre un niveau quelconque parmi au plus 2' niveaux possibles, où n est un nombre entier strictement inférieur à m, et - un émetteur comportant une unité de codage propre 5 à générer des flux binaires codant les images initiales, cet émetteur étant apte à transmettre ces flux binaires vers tous les récepteurs. Une image numérique peut être vue comme une matrice à trois dimensions dans laquelle les deux premières 10 coordonnées X, Y représentent, par exemple, la position du pixel dans l'image et la troisième coordonnée son niveau de luminance. Lorsqu'il s'agit d'un film vidéo, une quatrième dimension représentant le temps peut être ajoutée à cette matrice. Ces matrices ne peuvent pas être transmises telles 15 quelles vers les récepteurs d'images. Typiquement, les images numériques sont donc codées pour être transformées en flux binaires qui sont transmis vers chacun des récepteurs. Un flux binaire est une succession temporelle de bits. Un tel codage permet 20 notamment de compresser les images et de réduire le nombre de bits nécessaire pour transmettre les images vers les récepteurs. A ce jour, un récepteur d'images de dynamique standard n'est pas capable d'afficher directement un flux 25 binaire codant une image de dynamique élevée. En effet, pour que l'affichage de l'image de dynamique élevée soit possible, les niveaux de luminance codés pour cette image doivent être tronqués afin de correspondre à des niveaux de luminance affichables sur ce récepteur. Une telle 30 modification des récepteurs d'images de dynamique standard serait fastidieuse et longue. L'invention vise à remédier à ce problème en proposant un système de transmission d'images de dynamique élevée dans lequel les modifications à apporter au récepteur d'images de dynamique standard sont moindres. L'invention a donc pour objet un système de transmission d'images initiales numériques de dynamique élevée dans lequel l'unité de codage est apte à générer : un flux binaire standard codant les images initiales dans lequel la luminance de chaque pixel de chaque image initiale est uniquement codée sur au plus n bits, et - au moins un second flux binaire contenant les informations additonnelles nécessaires pour reconstruire la luminance codée sur m bits de chaque pixel de chaque image initiale à partir de la luminance codée sur n bits contenue dans le flux binaire standard. Dans le système ci-dessus, pour afficher l'image codée dans le flux binaire standard, le récepteur d'images de dynamique standard n'a pas besoin de réduire la dynamique des images codées. Ainsi, le nombre de traitements que doit effectuer ce récepteur pour afficher une image de dynamique élevée est réduit. Le second flux permet au récepteur d'images ce dynamique élevée d'afficher les images en exploitant toute l'étendue de sa plage de luminance possible. Ainsi, le système ci-dessus permet de transmettre des images de dynamique élevée à un parc hétérogène de récepteurs d'images sans pour autant nécessiter de modifier de façon importante les récepteurs d'images de dynamique standard. De plus, la quantité d'informations à transmettre est réduite puisqu'il n'est plus nécessaire d'avoir des données standard spécifiquement dédiées aux récepteurs à dynamique standard, et d'autres données haute qualité spécifiquement dédiées aux récepteurs à dynamique élevée, présentant une redondance forte avec les données standard. Les modes de réalisation de ce système peuvent comporter une ou plusieurs des caractéristiques suivantes : - le récepteur d'images à dynamique élevée comporte un projecteur d'images apte à projeter une image ILED, un afficheur LCD (Liquid Cristal Display) rétro-éclairé par le projecteur d'images, cet afficheur affichant une image ILc_,, et le second flux binaire est un flux binaire résiduel contenant les différences de luminance entre chaque pixel de l'image ILCD et chaque pixel correspondant d'une estimation de l'image ILCD obtenue à partir du flux bina re standard ; - l'unité de codage est apte à générer un troisième flux binaire codant les images ILED en fonction du flux binaire standard. Ces modes de réalisation présentent en outre les avantages suivants . l'émission du flux binaire résiduel permet de décroître la quantité d'informations à transmettre en plus du flux binaire standard ; et - le codage du flux binaire codant les images ILED en fonction du flux binaire standard permet également de décroître la quantité d'informations à transmettre en plus du flux binaire standard et simplifie la réalisation des récepteurs d'images de dynamique élevée. L'invention a également pour objet une unité de codage apte à être mise en oeuvre dans le système de transmission ci-dessus. L'invention a également pour objet une unité de décodage d'un récepteur d'images de dynamique élevée apte à être mise en ouvre dans le système de transmission ci-dessus. Les modes de réalisation de cette unité de décodage peuvent comporter une ou plusieurs des caractéristiques suivantes . - l'unité de décodage est apte à partir du flux binaire standard et d'au moins le second flux binaire à reconstruire la luminance codée sur m bits de chaque pixel de chaque image initiale à partir de la luminance codée sur 5 n bits contenue dans le flux binaire standard ; - l'unité de décodage est apte à générer l'image ILCL à partir du flux binaire résiduel et d'une estimation de l'image ILCD obtenue à partir du flux binaire standard ; - l'unité de décodage est apte à reconstruire l'image ILED à partir du flux binaire standard et d'un troisième flux binaire codant les images ILED en fonction du flux binaire standard. L'invention a également pour objet un procédé de codage d'une image initiale numérique de dynamique élevée apte à être mis en œuvre dans le système de transmission ci-dessus. L'invention a également pour objet un procédé de décodage d'une image codée à l'aide du procédé de codage ci-dessus, ce procédé de décodage comportant une étape de reconstruction de la luminance codée sur m bits a partir du flux binaire standard et d'au moins du second flux binaire. Les modes de réalisation de ce procédé de décodage peuvent comporter la caractéristique suivante : - une étape de construction d'une estimation de 25 l'image ILCD à partir du flux binaire standard et du flux binaire résiduel. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif et faite en se référant aux dessins 30 sur lesquels : - la figure 1 est une illustration schématique de l'architecture d'un système de transmission d'images de dynamique élevée ; 6 - la figure 2 est une illustration schématique de l'architecture d'une unité de codage mise en ouvre dans le système de la figure 1 ; - la figure 3 est une illustration schématique de la 5 structure d'une unité de décodage mise en ouvre dans le système de la figure 1 ; - la figure 4 est un organigramme d'un procédé de codage mis en ouvre dans le système de la figure 1 ; - la figure 5 est un organigramme d'un procédé de 10 décodage mis en ouvre dans un récepteur d'images de dynamique élevée du système de la figure 1 ; et - la figure 6 est un organigramme d'un procédé de décodage mis en ouvre dans un récepteur d'images de dynamique standard du système de la figure 1. 15 La figure 1 représente un système 2 de transmission d'images de dynamique élevée Iini Dans la suite de cette description, les fonctions et les caractéristiques bien connues de l'homme du métier ne sont pas décrites en détail. 20 Le système 2 comprend un émetteur 4 des images T vers un grand nombre de récepteurs d'images par l'intermédiaire d'un réseau 8 de transmission d'informations. Le réseau 8 est, par exemple, un réseau hertzien ou 25 un réseau câblé grande distance. Pour simplifier la figure 1, seuls deux récepteurs ï0 et 12 ont été représentés. L'émetteur 4 est raccordé à une source d'images de dynamique élevée telles que celles contenues sur un support 30 d'enregistrement 14. Ces images 11n1 sont, par exemple, les images d'un film vidéo. L'émetteur 4 comprend une unité de codage 20 apte à transformer les images I1R1 en trois flux binaires Fstd, FLes 7 et FLED. Ces flux ainsi que l'unité 20 seront décrits plus en détail en regard de la figure 2. L'unité 20 est, ici, réalisée à partir d'un calculateur électronique programmable conventionnel apte à exécuter des instructions enregistrées sur un support d'enregistrement d'informations. A cet effet, par exemple, le support 14 comporte des instructions pour l'exécution du procédé de la figure 4 lorsque ces instructions sont exécutées par le calculateur programmable. Le récepteur 10 est un récepteur d'images de dynamique standard. Le récepteur 10 comprend une unité 22 de décodage propre à transformer le flux binaire Fstd en une image standard Istd• L'image Istd a une dynamique standard c'est-à-dire ici, que la luminance de chacun des pixels est codée sur au plus n bits, où n est, par exemple, inférieur ou égal à huit. Le récepteur 10 comprend également un écran 24 propre à afficher l'image Istd. L'écran 24 est équipé d'une face avant sur laquelle est formée une matrice de pixels. Chaque pixel peut prendre un niveau de luminance choisi parmi au plus 2' niveaux de luminance possibles. L'écran 24 est, par exemple, un écran CRI (Cathode Ray Tube). Le récepteur 12 est un récepteur d'images de dynamique élevée. La structure de ce récepteur est, par exemple, celle décrite dans l'article Al précédemment cité. Ainsi, seuls les détails nécessaires à la compréhension de l'invention sont décrits ici. Le récepteur 12 comprend une unité de décodage 26 apte à partir des flux binaires FLED, Fres et Fstd reconstruire une image ILED et une image ILCD. Le récepteur 12 comprend également un écran HDR (High Dynamic Range) formé ici d'un projecteur 28 et d'un afficheur 30 rétro-éclairé par le projecteur 28. Plus précisément, le projecteur 28 est conçu pour projeter sur 8 l'arrière de l'afficheur 30 l'image ILED tandis que l'afficheur 30 est conçu pour afficher l'image ILCD. Le projecteur 28 comprend, par exemple, une grille commandable 34 de LED (Light Emitting Diode) et une unité 36 de commande de cette grille 34 en fonction de l'image ILED décodée par l'unité 26. L'afficheur 30 est, par exemple, un afficheur LCD (Liquid Crystal Display) comprenant un écran LCD 38 commandé par une unité 40 de commande. L'unité 40 est apte à commander l'affichage de l'image ILCD décodée par l'unité 26. L'unité 26 est décrite plus en détail en regard de la figure 3. L'unité 26 est typiquement réalisée à partir d'un calculateur électronique programmable conventionnel apte à exécuter des instructions enregistrées sur un support d'enregistrement d'informations 42. A cet effet, le support 42 comporte des instructions pour l'exécution du procéd, la figure 5. La figure 2 représente plus en détail l'unité 20 de décodage. L'unité 20 comprend une entrée 50 destinée à recevoir les images Iiäi et trois sorties 52, 53 et 54 respectivement pour les flux binaires FLCL, Fres et Fstd. L'entrée 50 est raccordée à un réducteur 56 de dynamique. Le réducteur 56 réduit la dynamique de l'image lini en tronquant le nombre de bits nécessaires pour coder la luminance de chaque pixel. Par exemple, le réducteur 56 effectue l'opération suivante pour chaque pixel : 1red(x,yKI,m(x,y) (1) où . - I.(x,y) est la luminance du pixel de coordonnées x, y dans l'image I nl, et - I,.ed(x,y) est la luminance du pixel de coordonnées x,y dans l'image Ires dont la dynamique est réduite. L'image Ires est envoyée à un sous-échantillonneur 58 suivi d'un correcteur 60. Le sous-échantillonneur 58 réduit la résolution (c'est-à-dire le nombre de pixels) de l'image I red pour la rendre égale à la résolution de la grille de LED 34. Le correcteur 60 corrige l'image de résolution réduite pour compenser le phénomène de superposition des signaux des LED voisines. Le correcteur 60 délivre l'image ILED L'image ILED est envoyée à un codeur 62 apte à générer à partir de l'image ILED et du flux Fstd, le flux binaire FL qui est transmis à tous les récepteurs. Le flux FLED code l'image ILED en fonction de l'image Istd codée dans le flux Fstd. La corrélation entre les images ILED et Istd est ainsi utilisée pour compresser le flux FLED. L'image ILED est également transmise à un filtre passe-bas 64 qui permet de reconstruire l'image projetée par la grille 34 en reproduisant la réponse spatiale de chacune des LED de cette grille. L'image générée par le filtre 64 est transmise à un interpolateur 66 qui génère une image Ifllt de même résolution (c'est-à-dire ayant le même nombre de pixels) que l'image Iini. L'image Itilt est transmise à un quantificateur local 68 qui effectue pour chacun des pixels de l'image l'opération suivante : Il.c~~x,Y~= ~x Yi (2) Ifilt x, Y où . - I;,,;(x,y) est la luminance du pixel de coordonnée x,y dans l'image Iini - If;u(x,y) est la luminance du pixel de coordonnée x,y dans l'image Ifu t ; et - ILcD(x,y) est la luminance du pixel de coordonnée x,y dans l'image ILCD. Un exemple de réalisation des modules 56 à 68 est donné dans l'article Al. L'unité 20 comprend également un réducteur de dynamique 70 raccordé directement à l'entrée 50. Le réducteur 70 est apte à réduire la dynamique de l'image de manière à former l'image Istd de dynamique réduite. Par exemple, le réducteur 70 utilise à cet effet la relation suivante ISrd(x,Y)-Iiä,(x,Y)/Q (3) où . - I;,,;(x,y) est la luminance du pixel de coordonnée x,y dans l'image III, - Q est une puissance de 2 de la forme 2P, ou p est un nombre entier prédéterminé ; - IS f(x,y) est la luminance du pixel de coordonnée x, y dans l'image I std . P est ici egal à deux. Une sortie du réducteur 70 est raccordée à l'entrée d'un quantificateur 72. Une autre entrée du quantificateur 72 reçoit l'image Ifllt. Le quantificateur 72 a pour but de réaliser une estimation I'std de l'image ILCD. A cet effet, par exemple, le quantificateur 72 implémente l'opération suivante : I'Sd(x,Y)= IStd(x,Y)*Q ( 4 ) It;it (x, Y où F'S,d (x,y) est la luminance du pixel de coordonnée x,y dans l'image I' std Les sorties des quantificateurs 72 et 68 sont raccordées à des entrées respectives d'un soustracteur 74. Le soustracteur 74 soustrait à la luminance de chaque pixel de l'image ILCD, la luminance du pixel correspondant dans l'image I'std. Le résultat de cette soustraction est noté Ires Une sortie du soustracteur 74 est raccordée à une entrée d'un codeur 76 qui génère à partir de l'image Ires le flux binaire Fres Enfin, l'unité 20 comprend un codeur 78 raccordé à une sortie du réducteur 70 et propre à générer le flux 10 binaire Fstd à partir de l'image Istd générée par le réducteur 70. Les codeurs 62, 76 et 78 sont aptes à générer des flux binaires conforme aux standards imposés pour la transmission de signaux audiovisuels ou multimédia. Par 15 exemple, un codage par plan de bits conforme à la norme JPEG 2000 est envisageable. De préférence, le codeur 78 génère un flux Fstd qui ne nécessite de la part du récepteur 10 aucun traitement particulier par rapport au traitement que ce récepteur 10 20 effectue pour afficher une image de dynamique standard. Ici, de préférence, le codeur 78 est identique à celui utilisé dans un émetteur standard apte à émettre uniquement des images de dynamique standard. Ainsi, le flux binaire Fstd est décodable par tous les récepteurs standard 25 aptes à afficher les images codées dans le flux binaire généré par l'émetteur standard sans qu'il soit pour re7r nécessaire de modifier ces récepteurs standard. La figure 3 représente plus en détail l'unité 26 de décodage du récepteur 12. 30 L'unité 26 comprend trois entrées 82, 84 et 86 pour recevoir respectivement les flux binaires FLED, Fstd et Fres. L'unité 26 comprend également deux sorties 88 et 90 pour transmettre respectivement l'image IEED et une image ILCD ILED et ILCD correspondent respectivement aux estimations des images ILED et ILCD construites à partir des flux binaires FLED, Fstd et Fres. L'unité 26 comprend trois décodeurs 92, 94 et 96 raccordés respectivement aux entrées 82, 84 et 86. Le décodeur 96 génère une estimation I.eS de l'image résiduelle Ires uniquement à partir du flux binaire Fres. L'unité 94 génère une estimation L de l'image Istd uniquement à partir du flux binaire Fstd• Enfin, le décodeur 92 génère l'estimation I,,, à partir du flux binaire FLED et en tenant compte d'informations transmises par le décodeur 94. La sortie du décodeur 92 est raccordée à la sortie 88. La sortie du décodeur 92 est aussi raccordée à l'entrée d'un filtre passe-bas 98 dont la sortie est raccordée à l'entrée d'un interpolateur 100. Le filtre passe-bas 98 et l'interpolateur 100 sont respectivement identiques au filtre passe-bas 64 et à l'interpolateur 66. Ainsi, une de sortie de l'interpolateur 100 génère une estimation I,;i, de l'image I fLlt . L'unité 26 comprend également un quantificateur 102 raccordé à la sortie de l'interpolateur 100 et à la sortie du décodeur 94. Le quantificateur 102 est, par exemple, identique au quantificateur 72. Ainsi, en sortie, le quantificateur 102 génère une estimation I'Std de l'image I'std• L'unité 26 comprend un additionneur 104 propre à additionner la luminance de chaque pixel de l'estimation 1. à la luminance de chaque pixel correspondant de l'estimation I std Le résultat de cette somme forme l'estimation ILCD délivrée par la sortie 90. 13 Le fonctionnement de l'unité 20 de codage va maintenant être décrit plus en détail en regard du procédé de la figure 4. Initialement, lors d'une phase 110, l'image IL es construite. Lors de cette phase 110, lors d'une étape 112, le réducteur 56 réduit la dynamique de l'image Ifni• Ensuite, lors d'une étape 114, l'image de dynamique réduite Ired est filtrée, lors d'une étape 116, par le filtre 58 puis corrigée par le correcteur 60 afin de construire l'image I. Une fois l'image ILED construite, lors d'une phase 120, l'image ILCD est construite, lors d'une phase 120. Lors de cette phase 120, l'image ILED est filtrée, lors d'une étape 122, par le filtre 64 puis le résultat de ce filtrage est interpolé, lors d'une étape 124, par l'interpolateur 66 afin d'obtenir l'image If 1, Enfin, lors d'une étape 126, l'image ILCD est construite par le quantificateur 68. Les phases 110 et 120 sont décrites plus en détail dans l'article Al. En parallèle aux phases 110 et 120, lors d'une étape 130, le réducteur 70 construit l'image Istd partir de l'image Après, le quantificateur 72 construit l'image I'std à partir des images Istd et Ifut, lors d'une étape 132. A l'issue de la phase 120 et de l'étape 132, lors d'une étape 134, le soustracteur 74 établit l'image résiduelle Ires. En parallèle, lors d'étapes 136 et 138, les codeurs 30 78 et 76 génèrent respectivement les flux binaires Fstd et Fres Lors d'une étape 140, le codage de l'image ILED pour obtenir le flux binaire FLED est réalisé en tenant compte du codage du flux binaire Fstd de façon à limiter la redondance des flux Fstd et FLED. Ainsi, les flux binaires transmis sont compressés. A l'issue des étapes 138, 136 et 140, lors d'une étape 144, les flux binaires FLEDr Fres et Fstd sont transmis par l'intermédiaire du réseau 8 vers l'ensemble des récepteurs du système 2. A l'issue de l'étape 144, le procédé retourne à la phase 110 et à l'étape 130 pour coder les images suivantes. Le fonctionnement de l'unité 26 de décodage va maintenant être décrit en regard du procédé de la figure 5. L'unité 26 reçoit les flux binaires FLEDr Fstd et Fres Ensuite, le décodeur 94 reconstruit l'estimation 1äd lors d'une étape 150. En parallèle, lors d'une étape 152, le décodeur 94 construit l'estimation I. L'estimation ILLD est construite par le décodeur 92, lors d'une étape 154 en tenant compte des informations sur le décodage du flux binaire Fstd. Lors d'une étape 156, l'estimation I,;,, de l'image IF; est construite. Plus précisément, lors d'une opération 158, le filtre 98 filtre l'estimation Iir-D puis, lors d'une opération 160, le résultat de l'opération 158 est interpolé de manière à obtenir l'estimation 1". A près l'étape 156, lors d'une étape 162, l'estimation I est construite à partir des estimations Istd et 1". L'étape 162 est, par 25 exemple, identique à l'étape 132. Lors d'une étape 164, l'estimation ILCD est reconstruite à partir des estimations I et I'çm. L'étape 164 est réalisée par le sommateur 104. L'estimation IICD est alors utilisée lors d'une étape 30 168 pour commander le projecteur 28. Plus précisément, lors de cette étape 168, le projecteur 28 projette l'estimation de l'image ILED sur l'arrière de l'afficheur 30. En parallèle, lors d'une étape 170, l'estimation de l'image ILCD est affichée par l'afficheur 30. La luminance d'un pixel affiché par le récepteur 12 est donc la combinaison des luminances des LED de la grille 34 et du pixel de l'écran 38 se trouvant sur le même trajet lumineux. Ainsi, l'exécution des étapes 168 et 170 forme une étape 172 de reconstruction de la luminance de l'image 'mi Le fonctionnement du récepteur 10 va maintenant être décrit en regard du procédé de la figure 6. Lors d'une étape 180, l'unité 22 sélectionne le flux binaire Fstd et le décode pour obtenir l'image Istd. Lors d'une étape 184, l'écran 24 est commandé pour 15 afficher l'image Istd. Aucune réduction de la dynamique de l'image reçue n'est nécessaire au niveau du récepteur 10. REVENDICATIONS 1. Système de transmission d'images initiales numériques de dynamique élevée dans lesquelles le niveau de luminance de chaque pixel de chaque image est codé sur m bits, m étant un nombre entier supérieur ou égal à dix, ce système comportant : - au moins un récepteur (12) d'images de dynamique élevée équipé d'un écran HDR (High Dynamic Range) formé d'une matrice de pixels, la luminance de chaque pixel pouvant être réglée pour prendre un niveau quelconque parmi au moins 2m niveaux possibles, - au moins un récepteur (10) d'images de dynamique standard équipé d'un écran (24) formé d'une matrice de pixels, la luminance de chaque pixel pouvant être réglée uniquement pour prendre un niveau quelconque parmi au plus 2n niveaux possibles, où n est un nombre entier strictement inférieur à m, et - un émetteur (4) comportant une unité (20) de codage propre à générer des flux binaires codant les images initiales, cet émetteur étant apte à transmettre ces flux binaires vers tous les récepteurs, caractérisé en ce que l'unité de codage est apte â générer . un flux binaire standard codant les images initiales dans lequel la luminance de chaque pixel de chaque image initiale est uniquement codée sur au plus n bits, et - au moins un second flux binaire contenant les informations additionnelles nécessaires pour reconstruire la luminance codée sur m bits de chaque pixel de chaque image initiale à partir de la luminance codée sur n bits contenue dans le flux binaire standard. 17 2. Système selon la revendication 1, caractérisé en ce que le récepteur d'images à dynamique élevée comporte : un projecteur (28) d'images apte à projeter une image ILED, et - un afficheur LCD (Liquid Cristal Display) (30) rétro-éclairé par le projecteur d'images, cet afficheur affichant une image ILCD, et en ce que le second flux binaire est un flux binaire résiduel contenant les différences de luminance entre chaque pixel de l'image ILCD et chaque pixel correspondant d'une estimation de l'image ILCD obtenue à partir du flux binaire standard 3. Système selon la revendication 2, caractérisé en ce que l'unité (20) de codage est apte à générer un troisième flux binaire codant les images ILED en fonction du flux binaire standard. 4. Unité (20) de codage apte à être mise en oeuvre dans un système de transmission conforme à la revendication 1, caractérisée en ce que l'unité de codage est apte à générer : - un flux binaire standard codant les images initiales dans lequel la luminance de chaque pixel de chaque image initiale est uniquement codée sur au plus n bits, et - au moins un second flux binaire contenant les informations additionnelles nécessaires pour reconstruire la luminance codée sur m bits de chaque pixel de chaque image initiale à partir de la luminance codée sur n bits contenue dans le flux binaire standard. 5. Unité (20) de codage selon la revendication 4, apte à être mise en oeuvre dans un système conforme à la revendication 2, caractérisée en ce que l'unité de codage est apte à générer un second flux binaire résiduel codant uniquement la différence de luminance entre chaque pixel de 18 l'image ILCD et chaque pixel correspondant de l'estimation de l'image ILCD obtenue à partir du flux binaire standard. 6. Unité (20) de codage selon la revendication 4 ou 5, apte à être mise en oeuvre dans un système conforme à la revendication 3, caractérisée en ce que l'unité de codage est apte à générer un troisième flux binaire codant les images ILED en fonction du flux binaire standard. 7. Unité (26) de décodage d'un récepteur d'images de dynamique élevée apte à être mis en oeuvre dans un système de transmission conforme à la revendication 1, caractérisée en ce que l'unité de décodage est apte à partir du flux binaire standard et d'au moins le second flux binaire à reconstruire la luminance codée sur m bits de chaque pixel de chaque image initiale à partir de la luminance codée sur n bits contenue dans le flux binaire standard. 8. Unité (26) de décodage selon la revendication 7 pour un récepteur d'images de dynamique élevée apte à être mis en oeuvre dans un système de transmission conforme à la revendication 2, caractérisée en ce que l'unité de décodage est apte à générer l'image ILCD à partir du flux binaire résiduel et d'une estimation de l'image ILCD obtenue à partir du flux binaire standard. 9. Unité (26) de décodage selon la revendication 7 ou 8, pour un récepteur d'images de dynamique élevée apte à être mise en oeuvre dans un système de transmission conforme à la revendication 3, caractérisée en ce que l'unité (26) de décodage est apte à reconstruire l'image ILED à partir du flux binaire standard et d'un troisième flux binaire codant les images ILED en fonction du flux binaire standard. 10. Procédé de codage d'une image initiale numérique de dynamique élevée dans laquelle le niveau de luminance de chaque pixel de chaque image initiale est codé sur m bits, m étant un nombre entier supérieur ou égal à dix, ce procédé étant exécutable par une unité de codage conforme à 19 l'une quelconque des revendications 4 à 6, caractérisé en ce que le procédé comporte les étapes de génération : - d'un flux binaire standard codant les images initiales dans lequel la luminance de chaque pixel de chaque image initiale est uniquement codée sur au plus n bits, et - d'au moins un second flux binaire contenant les informations additionnelles nécessaires pour reconstruire la luminance codée sur m bits de chaque pixel de chaque image initiale à partir de la luminance codée sur n bits contenue dans le flux binaire standard. 11. Procédé de codage selon la revendication 10, exécutable par une unité de codage conforme à la revendication 5, caractérisé en ce que l'étape (138) de génération du second flux binaire est une étape de génération d'un flux binaire résiduel codant uniquement la différence de luminance entre chaque pixel de l'image ILCD et chaque pixel correspondant d'une estimation de l'image ILCD obtenue à partir du flux binaire standard. 12. Procédé de décodage d'une image initiale numérique de dynamique élevée codée à l'aide d'un procédé de codage selon la revendication 10, caractérisé en ce qu'il comporte une étape (172) de reconstruction de la luminance codée sur m bits a partir du flux binaire standard et d'au moins du second flux binaire. 13. Procédé de décodage selon la revendication 12, d'une image codée à l'aide du procédé de codage selon la revendication 11, caractérisé en ce qu'il comporte une étape (164) de construction d'une estimation de l'image ILCL à partir du flux binaire standard et du flux binaire résiduel.