FR 2896622 A1 20070727 FR 0600633 A 20060124 MATRICE ACTIVE D'AFFICHAGE A DIODES ELECTROLUMINESCENTES L'invention concerne les technologies de fabrication de matrices d'affichage d'image à diodes électroluminescentes, et tout spécialement les matrices actives dans lesquelles chaque pixel de l'image comporte non seulement une diode électroluminescente mais aussi un petit circuit à transistors qui commande la diode. Une technologie récente pour de telles matrices consiste à utiliser des diodes électroluminescentes organiques, en abrégé OLEDs, qui sont composées de fines couches de matériaux, parmi lesquelles au moins une couche organique ayant des propriétés de fluorescence, entre deux électrodes qu'on appellera cathode et anode. Lorsque la différence de potentiel est suffisante, un courant passe entre les électrodes at les recombinaisons de paires électrons-trous dans le matériau génèrent une émission lumineuse. Ces matrices actives à diodes électroluminescentes organiques, ou AMOLEDs (de l'anglais active matrix organic light emitting diodes ) sont particulièrement intéressantes parce qu'elles peuvent fonctionner avec des très basses tensions (contrairement aux affichages à plasma), elles peuvent être observées avec un grand angle de vue et ne nécessitent pas de source de lumière additionnelle (contrairement aux affichages à cristaux liquides), et leur temps de réponse est très rapide. En outre leur électronique de commande peut être très simple, analogue à celle d'un écran à cristaux liquides. Cependant, ces matrices demandent une technologie particulière de fabrication pour pouvoir intégrer l'électronique de commande et les c iodes sur un même substrat. En effet, la couche active organique qui constitue la partie active de la diode électroluminescente doit être extrêmement mince (une centaine de nanomètres), ce qui oblige à prendre de grandes précautions pour sa mise en place. Des défauts de l'électrode, anode ou cathode, sur laquelle elle est déposée, peuvent facilement aboutir à des défauts dans la couche organique, ces défauts pouvant se traduire par des court-circuits entre anode et cathode, entraînant la mise au rebut Je la matrice. C'est en particulier le cas lorsque l'électrode située audessous (en général l'anode) est une couche d'aluminium déposée à basse température. Pour l'adressage de chaque diode, le circuit élémentaire situé au niveau du pixel comporte en général au moins deux transistors et une capacité. Les transistors sont de préférence en silicium polycristallin ; ils ont une grille en aluminium située au-dessus d'un canal en silicium polycristallin et séparée du canal par une couche isolante mince. L'aluminium dcit être déposé à basse température, mais l'aluminium ainsi déposé est de maJvaise qualité en termes de rugosité de surface : il présente des excroissances ponctuelles ( hillocks ) causes de court-circuits potentiels soit entre lignes et colonnes de la matrice lorsqu'une ligne d'aluminium croise une colonne de la matrice, soit entre une ligne d'aluminium et l'anode de la diode électroluminescente lorsque l'anode de la diode passe au-dessus de la ligne d'aluminium. De tels croisements de niveaux conducteurs sont obligatoires dans les matrices puisqu'elles sont agencées en réseau de ligr es et colonnes, la commande de sélection d'un pixel étant en général appliquée par une ligne, et la donnée d'éclairement à appliquer au pixel étant arnenée par une colonne. D'autre part, il est souvent souhaité que l'émission de lumière soit dirigée vers le haut de la structure de la matrice plutôt que vers le bas. Cela permet d'avoir une diode qui recouvre la majeure partie de la surface allouée à chaque pixel, alors que dans le cas d'éclairement vers le bas il faut prévoir que la diode électroluminescente soit disposée latéralement par rapport à l'électronique d'adressage du pixel, ce qui limite la surface disponible pour la diode à l'intérieur de la surface allouée au pixel. Enfin, il est important que la technique de fabrication utilisée permette de faire à la fois des bons transistors et des capacités de valeur suffisamment élevée malgré leur petite taille, sans compliquer exagéràment les opérations de fabrication. Pour éviter les inconvénients rencontrés dans la technique antérieure sans rendre trop complexe la fabrication, l'invention propcse un nouveau procédé de fabrication et une nouvelle structure de matrice d'affichage active à diodes électroluminescentes. La matrice active à diodes électroluminescentes comporte un réseau de lignes et colonnes de pixels individuels, chaque pixel comprenant une diode électroluminescente et un circuit électronique de commande ayant au moins un transistor. La matrice possède, pour chaque ligne, au mcins un conducteur de ligne pour la sélection d'une ligne de pixels et, pour chaque colonne, au moins un conducteur de colonne pour l'application d'une tension représentative de l'éclairement désiré. Le conducteur de ligne est constitué par une couche conductrice qui forme en même temps la grille du trarsistor. Une couche de planarisation recouvre les circuits électroniques des pixels de la matrice et le conducteur de ligne. Selon l'invention, le conducteur de colonne et la diode électroluminescente sont situés au-dessus de la couche de planarisation, la diode étant située à l'aplomb d'au moins une pallie du circuit électronique associé au même pixel ; un premier et un deuxième vias conducteurs ponctuels associés à chaque pixel traversent la couche de planarisation pour relier électriquement une première électrode de la diode électroluminescente d'une part et le conducteur de colonne d'autre part, au circuit électronique de commande du pixel. On peut avec cette structure éviter des défauts de court-circuits sans compliquer la fabrication. Les conducteurs de colonne croisent les conducteurs de ligne en restant séparés d'eux par la couche de planarisation. La diode reste séparée verticalement du conducteur de ligne par la même couche de planarisation. L'électrode inférieure de la diode et le conducteur de colonne sont en principe réalisés dans une même couche conductrice. La diode est séparée horizontalement du conducteur de colonne par un espace qui est ménagé lors de la gravure de cette couche. De préférence, le circuit électronique associé à chaque pixel comporte une capacité de stockage située au-dessous de la coude de planarisation, et une partie de la diode électroluminescente est située au-dessus de cette capacité. La capacité comporte de préférence une armature inférieure constituée par une couche semiconductrice qui forme également une source et un drain pour le transistor. Le dopage de l'armature inférieure de la capacité peut être identique au dopage de la source et du drain du transistor. La diode électroluminescente est de préférence une diode électroluminescente organique ou OLED, et elle est formée par une électrode inférieure de la diode, une ou plusieurs couches minces don.: l'une est une couche organique ayant des propriétés de luminescence, Et une électrode supérieure. L'électrode inférieure est localisée dans la surface allouée à chaque pixel, mais les couches minces et l'électrode supérieure peuvent s'étendre en continu au-dessus de toute la matrice. Dans ce cas, les couches minces et l'électrode supérieure sont localement séparées du conducteur de colonne par l'épaisseur d'une couche d'isolant supplémentaire, de préférence opaque. De préférence, la matrice selon l'invention est constituée de la manière suivante : les transistors et une première armature de la capacité sont constitués dans une couche de silicium polycristallin ; l'isolant de grille des transistors est constitué par une première couche isolante, de préférence de l'oxyde de silicium ; le diélectrique de la capacité est constitué par une deuxième couche isolante, de préférence aussi de l'oxyde de siliciure ; les transistors ont leur grille constituée d'un premier niveau de métal, de préférence de l'aluminium, qui relie tous les pixels d'une même ligne ; les interconnexions entre éléments de circuit à l'intérieur d'un pixel et une deuxième armature de la capacité sont constituées par un deuxième niveau de métal, de préférence du molybdène ; un troisième niveau de métal (qui peut être une double couche d'aluminium recouverte de molybdène) constitue des conducteurs de colonne reliant tous les pixels d'une 'nême colonne, et constitue également une électrode inférieure pour la diode électroluminescente de chaque pixel ; le troisième niveau est séparé du premier et du deuxième niveau par l'épaisseur d'une couche de planarisation ouverte à des endroits où le troisième niveau doit venir en contact avec des couches conductrices sous-jacentes ; l'isolant de la couche de planarisation est beaucoup plus épais que l'isolant des première et deuxième couches isolantes ; une couche organique électroluminescente recouvre l'électrcde de la diode électroluminescente, au-dessus de la capacité. Avantageusement, une couche isolante opaque ou couche noire (en anglais black matrix ) entoure chaque diode électroluminescente en séparant optiquement les pixels les uns des autres, la couche opaque étant située entre le métal du troisième niveau et la couche organique électroluminescente. La couche opaque recouvre de préférence au moins un transistor d'adressage du pixel pour éviter que son fonctionnement ne soit affecté par la lumière. La couche de planarisation peut être en silice, en nitrure de silicium ou en polyimide notamment. Le procédé selon l'invention comporte les étapes suivantes : - formation d'îlots de silicium polycristallin constituant les zones actives de transistors et une armature inférieure d'une capacité pour chaque pixel ; - dépôt d'une première couche isolante sur les îlots - formation des grilles des transistors et de conducteurs de ligne reliant les pixels d'une même ligne de la matrice, par dépôt et gravure d'une couche d'un métal de premier niveau, et enlèvement de la première couche isolante là où elle n'est pas protégée par les grilles ; - dépôt d'une deuxième couche isolante très fine formant 10 diélectrique pour la capacité ; - gravure de cette couche pour ménager des zones de contact désirées avec les couches sous-jacentes ; - dépôt d'une couche de métal d'un deuxième niveau constituant une armature supérieure pour la capacité et constituant des interconnexions 15 à l'intérieur du pixel ; - dépôt d'une troisième couche isolante épaisse de planarisation et ouverture dans cette couche de trous ponctuels pour accéder à la couche de métal du deuxième niveau dans chaque pixel ; - dépôt d'au moins une couche métallique d'un troisième niveau et 20 gravure de cette couche pour constituer des conducteurs de colonne reliant les pixels d'une même colonne de la matrice, ces conducteurs en colonne croisant les conducteurs de ligne du métal de premier niveau, el pour constituer en même temps des électrodes pour toutes les diodes électroluminescentes. 25 Le procédé peut se poursuivre par les étapes suivantes : - dépôt d'une quatrième couche isolante opaque et ouverture de cette couche au-dessus de la majeure partie de la zone allouée à claque pixel, pour définir une région de diode électroluminescente dans caque pixel ; 30 -dépôt d'une couche active luminescente et dépôt d'une contre-électrode au moins partiellement transparente au-dessus de toutes les régions de diode électroluminescente. La quatrième couche est ouverte notamment au-dessus de la majeure partie de la capacité. Par ce procédé, on constitue une matrice dans laquelle la troisième couche isolante épaisse isole les conducteurs de ligna des conducteurs de colonne et de la diode, empêchant tout défaut de courtcircuit entre lignes et colonnes. On notera qu'on connaît de la publication de brevet US-2005/0194890 Al un affichage à diode électroluminescente organique, dans lequel la diode associée à un pixel n'est pas située au-dessus du circuit électronique associé au même pixel. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente un exemple simple de constitution d'un circuit électronique de commande de diode électroluminescente dars une 15 matrice active ; - les figures 2 à 11 représentent les étapes successives du procédé de fabrication selon l'invention ; - la figure 12 représente en coupe verticale un exemple de structure d'un pixel de la matrice selon l'invention. 20 On a représenté à titre d'exemple sur la figure 1 la constitution la plus simple du circuit électronique d'un pixel individuel d'une matrice active à diode organique électroluminescente. Le pixel comporte une diode électroluminescente OLED, et un circuit électronique actif associé. Le circuit 25 électronique comprend : - un premier transistor d'adressage Ti dont la grille G1 est commandée par un conducteur de sélection de ligne SEL commun à toute une ligne de pixels de la matrice ; ce conducteur relie les grille:3 des transistors T1 de tous les pixels de la ligne ; le drain Dl de ce transistor est 30 relié à un conducteur de colonne COL qui est commun à toute une colonne de la matrice et qui reçoit, pendant que le transistor Ti est conducteur, une tension qui est la tension qu'on veut appliquer à l'anode AN de la diode électroluminescente située au croisement de cette colonne et de la ligne adressée ; - une capacité de stockage Cs, dont une première armature Al est reliée à un potentiel commun qui peut être variable et qui peut être aussi une masse GND commune à toute la matrice, et dont une deuxième armature A2 est reliée à la source S1 du transistor Ti ; - un deuxième transistor T2 dont la grille G2 est reliée au point de jonction de la capacité Cs (armature A2) et de la source S1 du premier transistor Ti ; le drain D2 de ce deuxième transistor T2 est relié à une tension d'alimentation générale Vdd ; la diode OLED a son anode AN reliée à la source du transistor T2 et sa cathode CA reliée à un potentiel cornmun, par exemple la masse générale GND. On va d'abord exposer un exemple de mise en oeuvre du procédé technologique selon l'invention, qui permet de réaliser une rnatrice active à diode électroluminescente organique améliorée. Ce procédé sera déprit en termes généraux indépendamment de la réalisation de tel ou tel circuit électronique associé aux pixels ; puis on décrira le détail d'un exemple de réalisation dans lequel le pixel comporte un circuit électronique conforme à celui de la figure 1. Un élément important du procédé selon l'invention est le fait que l'armature inférieure des capacités sera composée de silicium polycr stallin dopé et non d'un métal ; cette armature inférieure est réalisée dans la -nême couche de silicium polycristallin que les transistors ; les traiternents appliqués aux transistors et aux capacités sont identiques, c'est-à-dire qu'il n'y a pas à prévoir d'étape de recristallisation ou d'activation de dopage différente selon que le silicium polycristallin est destiné à former un transistor ou une capacité. On dépose donc (figure 2) une couche uniforme de silicium 10 sur un substrat 12 ; le substrat est en principe en verre, mais ce n'e:,t pas obligatoire ; le substrat n'est pas nécessairement transparent si l'éclairement est prévu vers le haut. L'épaisseur de la couche 10 peut-être d'environ 80 nanomètres par exemple. Une couche tampon isolante peut être interposée entre le substrat et la couche de silicium. On cristallise au laser la couche de silicium, et on la grave (masque 1) pour délimiter des îlots 101 correspondant aux transistors et des zones 102 correspondant aux capacités (figure 3). Sur les figures 3 à - 1, on a considéré, pour simplifier la représentation, qu'il y a seulement un transistor (partie gauche des figures) et une capacité (partie droite). On dépose alors une première couche isolante 14 qui constituera l'isolant de grille des transistors puis une première couche conductrice 16 qui constituera à la fois la grille des transistors et les lignes d'adressage SEL reliant tous les pixels d'une même ligne de la matrice (figure 4). La couche isolante 14 peut être de l'oxyde de silicium d'une épaisseur d'environ 100 nm. La première couche conductrice est de préférence un rnétal tel que de l'aluminium ; son épaisseur peut être d'environ 200 nm. io On grave d'abord la couche conductrice 16 avec un masque (masque 2) qui définit les grilles et les lignes d'adressage ; puis on enlève la couche isolante 14 là où elle n'est pas recouverte par le motif gravé de la couche 16. On dope alors fortement (figure 5), par exemple par implantation 15 ionique, les zones de silicium polycristallin non masquées par la coude 16, pour définir les sources et drains des transistors dans l'îlot 101. La zone de silicium polycristallin 102 qui définit une armature inférieure de capacité est dopée simultanément et devient conductrice. L'impureté de dopage est de type N si on veut faire des transistors NMOS. L'implantation ionique est 20 suivie d'une étape d'activation du dopant par exemple par un traitement laser (le traitement laser a l'avantage de limiter l'échauffement du substrat). Cette étape est la même pour les transistors et les capacités. Une deuxième couche isolante 18 est alors déposée uniformément. Cette couche va servir de diélectrique pour la capacité ; il est 25 souhaitable qu'elle soit très mince pour obtenir une valeur de capacité élevée par unité de surface. La couche isolante 18 peut être en oxyde de silici am de 50 nanomètres d'épaisseur (figure 6). On grave la deuxième couche isolante 18 (figure 7) pour définir des ouvertures aux endroits où on souhaitera prendre un contact avec telle 30 ou telle zone conductrice ou semiconductrice (masque 3). Sur la figure 7, on a représenté à titre d'exemple quatre ouvertures de prise de contact, respectivement sur la source, sur le drain, et sur la grille d'un transistor, ainsi qu'une ouverture sur la zone semiconductrice 102 constituant l'armature inférieure de la capacité ; la couche isolante 18 subsiste en dehors de ces 35 ouvertures ponctuelles. Ces ouvertures ne sont représentées qu'à titre d'illustration des possibilités du procédé et non pour définir un circuit électrique particulier. On dépose uniformément, puis on grave (masque 4) une deuxième couche conductrice 20. Cette couche est une couche métallique, de préférence en molybdène ; son épaisseur peut être de 300 nm. Elle sert à définir les électrodes métalliques de source et drain des transistors, ainsi que des interconnexions locales à l'intérieur du pixel, avec les sources, drains et grilles des transistors et avec la capacité, et elle forme en même temps l'armature supérieure de la capacité ; la capacité est définie par la surface d'une zone de couche conductrice 20 reposant sur la zone 102 er étant séparée d'elle par la couche isolante 18 (figure 8) ; une autre portion de couche 20, directement en contact avec la zone semiconductrice 102 a été représentée ; elle peut servir à établir un contact avec l'armature inférieure de la capacité. On dépose alors une couche isolante épaisse de planarisation 22 sur l'ensemble de la matrice. A titre d'exemple, l'épaisseur de la couche 22 est de 1 à 2 micromètres. Elle comble les différences de relief provoquées par les dépôts et gravures précédents ; la planarisation peut consister en un dépôt suivi de traitements d'aplanissement de la surface (traitement thermique de refusion, ou traitement de polissage chimique et/ou mécanique). Le matériau de la couche épaisse de planarisation 22 peut Être de la silice (SiO2) déposée par décomposition chimique dans un réacteur, avec une épaisseur typiquement de 1,5 micromètre environ ; ou du nitre re de silicium (SiN) d'épaisseur typiquement 1,4 micromètre ; ou une couche de polyimide, typiquement de 1,2 à 2 micromètre ; ou un composé de sil ce de type Spin-On-Glass , c'est-à-dire du verre en suspension déposé à la tournette et refondu. On grave alors (masque 5) des ouvertures ponctuelles dans la couche 22, à l'intérieur de chaque pixel ; ces ouvertures ponctuelle:; sont destinées à former des vias conducteurs entre les conducteurs situés au- dessus de la couche 22 et les conducteurs situés au-dessous. La ficure 9 représente la structure obtenue à cette étape. On a représenté à titre d'exemple une ouverture 24 au-dessus de la couche de molybdène 20 dans une portion de couche 20 reliée au drain d'un transistor, une deuxième ouverture 26 au-dessus de la couche de molybdène 20 dans une portion de couche 20 reliée à la source d'un transistor, et une troisième ouverture 28 au-dessus de la couche 20 dans une portion de celle-ci reliée à l'armature inférieure de la capacité. Alternativement, on pourrait prendre un contact avec l'armature supérieure de la capacité plutôt qu'avec l'armature inférieure. On dépose alors sur la couche de planarisation ainsi ouverte une troisième couche conductrice qui comble les ouvertures 24, 26, 28, et on grave cette couche (masque 6) pour conserver - une zone principale qui sera l'anode de la diode io électroluminescente, occupant la majeure partie de la surface allouée au pixel (elle peut par exemple recouvrir la capacité du pixel ou la majeure partie de la surface de cette capacité si l'émission est vers le haut) ; -des conducteurs de colonne reliant chacun tous les pixels 15 d'une même colonne ; ces conducteurs passent entre les anodes des diodes de deux colonnes de pixels adjacentes ; - des zones servant à d'autres usages, et notammen:: des conducteurs d'alimentation des pixels fournissant une tension Vdd à tous les pixels d'une colonne ; à l'extérieur de la matrice proprDment 20 dite on peut prévoir un conducteur destiné à être relié à une ruasse générale de la matrice. La troisième couche conductrice ainsi déposée peut être constituée de deux couches superposées 30, 32, typiquement une cauche inférieure d'aluminium 30 (pour ses bonnes propriétés de conduction et pour 25 sa capacité à combler les ouvertures profondes 24, 26, 28) et une couche supérieure de molybdène 32 (pour ses qualités de compatibilité physico-chimiques avec les couches organiques qui seront déposées sur la couche 32). La couche inférieure 30 est en contact, par les ouvertures 24, 26, 28, avec la deuxième couche conductrice 20. 30 La figure 10 représente la structure à ce stade, avec trois portions de troisième couche conductrice 30, 32 séparées par des intervalles el donc isolées les unes des autres. La portion de gauche peut être un conducteur de colonne reliée au drain d'un transistor, soit pour amener une tension correspondant à l'illumination désirée pour ce pixel, soit pour amener une 35 tension d'alimentation Vdd au pixel ; la portion centrale peut être l'anode de la diode électroluminescente, reliée à la source d'un transistor (pas forcément le même que le précédent, mais on a représenté un seul transistor pour simplifier le dessin) ; et la portion de droite peut être un conducteur destiné à établir une connexion avec la masse ; cette dernière portion est facultative, elle est destinée à montrer qu'on peut connecter ainsi un conducteur de masse avec l'armature inférieure de la capacité mais en pratique cette connexion se fera à la périphérie de la matrice active et non à l'intérieur de chaque pixel. Enfin, on dépose (figure 11) et on grave une quatrième couche isolante opaque 34, qui a deux fonctions : éviter de déposer les ccuches organiques directement sur les électrodes qui ne sont pas des électrodes de diode (par exemple les conducteurs de colonne) ; et protéger certains éléments de circuits électronique de la lumière, notamment certains transistors qui risquent de présenter des courants de fuite trop importants en présence d'un éclairement. Sur la figure 11, la quatrième couche isolante 34 délimite donc la zone de diode OLED en l'entourant complètement. La couche isolante 34 peut être ouverte ailleurs que dans la zone de diode OLED, par exemple pour établir une connexion de masse, de préférence en dehors de la matrice. Après gravure de la quatrième couche isolante 34, on dépose la ou les couches organiques 36 constituant la partie active de la diode électroluminescente. Les étapes suivantes, non représentées, peuvent comprendre : - élimination de la couche organique à l'endroit où on désire établir un contact de masse entre les couches inférieures et les couches situées au-dessus de la couche de planarisation 2:2 ; en principe un tel contact est établi, comme on l'a dit, à la périphérie de la matrice et non à l'intérieur de celle-ci ; la couche organique peut rester uniforme sur toute la matrice ; - dépôt d'une contre-électrode générale, destinée a être connectée à une masse du circuit, sur l'ensemble de la matrice cette électrode est au moins en partie transparente pour permettre une illumination vers le haut ; elle est de préférence en aluminium extrêmement mince (15 nanomètres environ) ; - gravure de la contre-électrode de masse, mais seulement en dehors de la matrice car la contre-électrode peut rester uniforme sur toute la matrice. Là où la couche 34 est absente entre les conducteurs 30, 32 et la cathode (contre-électrode de masse), une diode électroluminescente est constituée ; au contraire, là où la couche opaque 34 est interposée entre les conducteurs 30, 32 et la contre-électrode, il ne peut se former de diode électroluminescente ; c'est la raison pour laquelle il n'est pas nécessaire de graver la couche organique électroluminescente pour délimiter les diodes 1 o OLED. La figure 12 représente une réalisation pratique qui correspond à un circuit électronique tel que celui de la figure 1, c'est-à-dire avec deux transistors, une diode et une capacité de stockage dans chaque pixel élémentaire. On a représenté en une seule coupe verticale les différentes 15 portions de pixel qui correspondent aux connexions à établir ente les différents éléments de circuit électronique. Le circuit est réalisé par le procédé expliqué en référence aux figures 2 à 11. Le transistor Ti comprend un drain Dl et une source S1 ââtablis dans la couche semiconductrice cristallisée 10. La grille G1 est une portion 20 de la couche d'aluminium 16 et elle est isolée par la couche d'oxyde mince 14. Le drain est en contact avec une portion de couche de molybdène 20 qui elle-même est en contact, à travers la couche de planarisation 22, avec un conducteur de colonne COL situé au-dessus de la couche de planarisation. Le conducteur de colonne COL est constitué par une portion de couble 25 couche aluminium 30 / molybdène 32. Sur la figure 12, on n'a représenté qu'une portion de conducteur de colonne COL pour ne pas gêner la représentation des autres éléments du circuit, mais il faut comprendre qu'il s'étend sur toute la longueur d'une colonne, entre les zones de c iodes électroluminescentes correspondant à deux colonnes voisines. 30 La grille G1 du transistor Ti n'est pas en contact avec une couche conductrice située au-dessus de la couche de planarisation. Ma s un conducteur de sélection de ligne SEL, formé dans la même couche d'aluminium 16 que la grille, s'étend le long de chaque ligne de pixels pour relier entre elles les grilles G1 de tous les transistors Ti d'une même ligne. 35 Sur la figure 12, cette ligne SEL est confondue avec la grille G1 du fait qu'elle s'étend dans une direction perpendiculaire au plan de coupe. I faut comprendre que le conducteur de ligne SEL croise les conducteurs de colonne, et que le croisement s'opère avec un espacement entre eux égal à l'épaisseur de la couche de planarisation 22, ce qui empêche tout risque de court-circuit direct entre eux. La source S1 estreliée, par une portion de couche de molybdène 20, à l'armature supérieure de la capacité Cs ; cette armature supérieure est d'ailleurs constituée par cette couche de molybdène. L'armature inférieure de la capacité est constituée par la couche semiconductrice dopée 10 qui sert aussi à faire les transistors. La couche isolante mince 18 est interposée entre les deux armatures. L'armature inférieure de la capacité doit être reliée à la masse conformément à la figure 1. A cet effet, l'armature inférieure peut s'étendre de manière électriquement continue sous toute la matrice et au-delà, en entourant les îlots de silicium polycristallin constituant les transistors. La même couche de molybdène 20 qui forme l'armature supérieure de la capacité Cs s'étend aussi en dehors de la zone de s licium constituant la capacité ; elle va établir un contact avec la grille d'aluminium G2 (couche 16) du transistor T2, pour que la source de T1, l'armature supérieure de la capacité, et la grille de G2 soient bien connectées entre elles conformément au schéma de la figure 1. Sur la figure 12, on a représenté le transistor T2 selon deux coupes différentes, afin de mieux montrer les connexions. La représentation de T2 sur la partie gauche est une coupe qui est faite perpendiculairement à la longueur du canal du transistor et qui ne montre donc pas la sourcE; et le drain. Sur la partie droite, la coupe est faite longitudinalement à travers la source, le canal et le drain de T2. La représentation de la partie droite est destinée à montrer les connexions de la source et du drain de T2 avec les éléments de circuit situés au-dessus de la couche de planarisation 22. Au-dessus de l'ensemble du pixel s'étend la diode électroluminescente OLED constituée par la superposition - d'une portion de la troisième couche conductrice (double couche 30, 32 constituant l'anode AN de la diode), - de la ou les couches organiques luminescentes 36, - et d'une contre-électrode de masse 40 au moins partiellement transparente qui constitue la cathode CA de la diode et qui laisse passer vers le haut la lumière émise par celle-ci. La diode s'étend au-dessus de la capacité Cs, mais de préférence 5 elle ne s'étend pas au-dessus du transistor Ti, comme on le voit sur la figure 12. D'autres conducteurs sont formés dans la couche supérieure 30, 32 au-dessus de la couche de planarisation : conducteur de colonne COL déjà mentionné, conducteur d'alimentation Vdd, et éventuellement 10 conducteur de masse GND (en dehors de la matrice). Revenant au transistor T2 : la source S2 du transistor T2 est reliée, par un via conducteur ponctuel à travers la couche de planarisation 22, à la portion de double couche 30, 32 qui constitue l'anode AN de la diode électroluminescente, conformément au schéma de la figure 1. Le drain D2 du 15 transistor T2 est relié par un via conducteur ponctuel au conducteur d'alimentation fournissant la tension Vdd à tous les pixels. Ce conducteur est de préférence disposé entre les colonnes de diodes, parallèlement au conducteur de colonne COL. Les conducteurs COL et Vdd ne se croisent donc pas. Ils croisent les conducteurs de ligne SEL mais ils en sont séparés 20 par toute l'épaisseur, importante, de la couche isolante 22. La délimitation de la région qui forme diode électroluminescente est faite par une couche isolante opaque (couche dite de black ma.trix ) qui recouvre les conducteurs de colonne COL, les conducteurs à Vdd et plus généralement toutes les zones qui ne doivent pas participer à l'érr ission 25 lumineuse. La couche opaque recouvre de préférence le transistor Ti qui est plus sensible que le reste du circuit électronique aux courants dé fuite engendrés par un éclairement. En dehors de la matrice, le conducteur de masse peut être relié, par des vias conducteurs traversant la couche de planarisation 22, à la 30 couche 102 qui s'étend jusqu'à la périphérie de la matrice et qui doit être connecté à la masse conformément au schéma de la figure 1. Ce contact peut se faire par l'intermédiaire d'une portion de couche de molybdène 20, comme on le voit sur la partie tout à fait à droite de la figure 12. Au-dessus du ou des vias conducteurs qui servent à établir ce contact de masse, on a 35 enlevé la couche opaque 34, et on a éliminé la couche organique REVENDICATIONS 1. Matrice active à diodes électroluminescentes, comportant un réseau de lignes et colonnes de pixels individuels, chaque pixel comprenant une diode électroluminescente (OLED) et un circuit électronique de commande ayant au moins un transistor (Ti), avec, pour chaque ligne, au moins un conducteur de ligne (SEL) pour la sélection d'une ligne de pixels et, pour chaque colonne, au moins un conducteur de colonne (COL) pour l'application d'une tension représentative de l'éclairement désiré, le conducteur de ligne étant constitué par une couche conductrice (13) qui forme en même temps la grille du transistor, et une couche de planarisation (22) recouvrant les circuits électroniques des pixels de la matrice et le conducteur de ligne, matrice caractérisée en ce que le conducteur de colonne (COL) et la diode électroluminescente (OLED) sont situés au-dessus de la couche de planarisation (22), et un premier et un deuxième vias conducteurs ponctuels associés à chaque pixel traversant la couche de planarisation pour relier électriquement une première électrode (AN) de la diode électroluminescente d'une part et le conducteur de colonne c'autre part, au circuit électronique de commande du pixel. 2. Matrice selon la revendication 1, caractérisée en ce ciue la diode (OLED) est située à l'aplomb d'au moins une partie du circuit électronique associé au même pixel. 3. Matrice selon l'une des revendications 1 et 2, caractérisée en ce que le circuit électronique associé à chaque pixel comporte une capacité de stockage (Cs) située au-dessous de la couche de planarisation (22). 4. Matrice selon la revendication 3, caractérisée en ce que la diode électroluminescente est située au-dessus de la capacité de stockage (Cs). 5. Matrice selon l'une des revendications 3 et 4, caractérisée en ce que la capacité comporte une armature inférieure (102) constituée par30une couche semiconductrice (10) qui forme également une source et un drain pour le transistor. 6. Matrice selon la revendication 5, caractérisée en ce que le 5 dopage de l'armature inférieure de la capacité est identique au dopage de la source et du drain du transistor. 7. Matrice selon l'une des revendications 1 à 6, caractérisée en ce que le circuit électronique comporte des interconnexions formées dans une 10 deuxième couche conductrice (20). 8. Matrice selon l'une des revendications 1 à 7, caractérisée en ce que la diode est une diode électroluminescente organique comprenant la première électrode (AN), au moins une couche organique 15 électroluminescente (38), et une contre-électrode (40) déposée au-dessus de la couche organique. 9 Matrice selon la revendication 8, caractérisée en ce que la couche organique (38) et la contre-électrode (40) recouvrent en continu toute 20 la matrice, la première électrode (AN) de la diode d'un pixel étant localisée dans la surface allouée à ce pixel. 10. Matrice selon la revendication 9, caractérisée en ce que la couche organique (38) est localement séparée du conducteur de colonne 25 (COL) par l'épaisseur d'une couche d'isolant supplémentaire (34), de préférence opaque. 11. Matrice selon l'une des revendications 1 à 10, caractérisée en ce que le transistor et une première armature d'une capacité sont const tuées 30 dans une couche de silicium polycristallin (10), un isolant de grille du transistor est constitué par une première couche isolante (14), un diélectrique de la capacité est constitué par une deuxième couche isolante (18), la grille du transistor et le conducteur de ligne sont réalisés dais un premier niveau de métal conducteur, de préférence de l'aluminium, les 35 interconnexions entre éléments de circuit à l'intérieur d'un pixel et unedeuxième armature de la capacité sont constituées par un deuxième niveau de métal, de préférence du molybdène, le conducteur de colon le, la première électrode de la diode électroluminescente, et les vias conducteurs sont réalisés à partir d'un troisième niveau de métal séparé du premier et du deuxième niveau par l'épaisseur de la couche de planarisation, l'isolant de la couche de planarisation étant plus épais que l'isolant des première et deuxième couches isolantes. 12. Procédé de réalisation d'une matrice active à diodes io électroluminescentes, caractérisé en ce qu'il comporte les Étapes successives suivantes : -formation d'îlots de silicium polycristallin constituant les zones actives des transistors (101) et une armature inférieure (102) d'une capacité pour chaque pixel ; 15 - dépôt d'une première couche isolante (14) sur les îlots - formation des grilles des transistors et de conducteurs de ligne reliant les pixels d'une même ligne de la matrice, par dépôt et gravure d'une couche d'un métal de premier niveau (16), et enlèvement de la première couche isolante là où elle n'est pas protégée par les grilles ; 20 - dépôt d'une deuxième couche isolante (18) très fine formant diélectrique pour la capacité ; - gravure de cette couche pour ménager des zones de contact désirées avec les couches sous-jacentes ; dépôt d'une couche de métal (20) d'un deuxième niveau 25 constituant une armature supérieure pour la capacité et constituant des interconnexions à l'intérieur du pixel ; - dépôt d'une troisième couche isolante épaisse de planarisation (22) et ouverture dans cette couche de trous ponctuels pour accéder à la couche de métal (20) du deuxième niveau dans chaque pixel ; 30 - dépôt d'au moins une couche métallique (30, 32) d'un troisième niveau et gravure de cette couche pour constituer des électrodes pour toutes les diodes électroluminescentes et des conducteurs de colonne (COL) reliant les pixels d'une même colonne de la matrice, ces conducteurs de colonne croisant les conducteurs de ligne du métal de premier niveau. 3513. Procédé selon la revendication 12, caractérisé en c qu'il comporte le dépôt d'une quatrième couche isolante opaque (:4) et l'ouverture de cette couche au-dessus de la majeure partie de la zone allouée à chaque pixel, pour définir une région de diode électroluminescente dans chaque pixel, et le dépôt d'une couche active luminescente (38) et d'une contre-électrode au moins partiellement transparente (40) au-c essus de toutes les régions de diode électroluminescente. 14. Procédé selon la revendication 13, caractérisé en ce que le 10 dépôt de la quatrième couche isolante opaque (34) est effectué au-cessus de la majeure partie de la capacité.