FR 2890259 A1 20070302 FR 0653400 A 20060818 2890259 1 L'invention concerne un circuit destiné à générer un courant de référence, un circuit destiné à générer une tension de polarisation et un circuit de polarisation comportant le circuit de génération d'un courant de référence et le circuit de génération d'une tension de polarisation. L'invention concerne plus particulièrement un circuit de génération d'un courant de référence capable de générer un courant de référence constamment à une basse tension, et un circuit de polarisation d'amplificateur capable de fournir à un amplificateur opérationnel une tension de polarisation constante basée sur le courant de référence. Un amplificateur opérationnel est largement utilisé dans divers circuits analogiques pour des opérations analogiques ou des amplifications analogiques. Des circuits analogiques, qui étaient utilisés dans des dispositifs mobiles, doivent être configurés de façon à économiser de l'électricité et du coût lors du procédé de fabrication et du fonctionnement. Récemment, des amplificateurs opérationnels tendent à être conçus pour fonctionner à une basse tension, descendant jusqu'à 1,2 V, pour être mis en oeuvre dans des dispositifs mobiles. Cependant, les circuits de polarisation classiques pour des amplificateurs opérationnels ont encore besoin de 3 V en tant que tension d'alimentation en énergie du fait d'une dégradation des performances lorsqu'ils fonctionnent sous 1,2 V. La publication de brevet coréen mise à l'Inspection Publique sous le n 1999-0029934 décrit un circuit de courant de référence qui a pour but de pouvoir générer un courant constant indépendamment d'une variation de tensions d'alimentation en énergie et de la température ambiante. Le circuit de courant de référence comprend une première unité destinée à générer un courant en proportion inverse de la variation de température, et une seconde unité destinée à générer un courant en proportion de la variation de température afin de générer un courant régulé. Cependant, la première unité du circuit de courant de référence a une 2890259 2 configuration de circuit qui rend le circuit difficile à fonctionner de façon appropriée sous une basse tension d'alimentation en énergie. Si un circuit est réalisé à des dimensions plus petites, le circuit de courant de référence ci-dessus peut être mis en oeuvre à une basse tension d'alimentation en énergie, mais on a besoin de technologies permettant des traitements plus fins. Habituellement, étant donné que les résistances d'éléments de circuit augmentent proportionnellement à la température ambiante, il est souhaitable de compenser les effets de l'augmentation des résistances en augmentant en conséquence le courant de référence pour la stabilité de l'ensemble du dispositif. Par conséquent, dans de nombreux cas, seule la seconde unité ci-dessus est utilisée pour générer un courant de référence, sans utilisation de la première unité. La figure 1 des dessins annexés et décrits ci-après est un schéma illustrant un circuit classique 100 de génération d'un courant de référence. En référence à la figure 1, le circuit de génération de courant de référence génère un courant proportionnel à une variation de la température. Le circuit de génération de courant de référence comprend une unité 11 de génération de courant ayant un coefficient positif de température, une unité de démarrage 12 et une unité 13 de sortie de courant. Le circuit de génération de courant de référence a une propriété de courant, qui fonctionne indépendamment d'une tension d'alimentation en énergie VDD lorsqu'il fonctionne dans une plage ordinaire de la tension d'alimentation en énergie, à savoir 2,5 V à 3,3 V. Un courant de sortie 1= peut être représenté par: 2 xL IvfP2 (1-1I15)2 Equation 1 IOUT R AI, WMP 2 où A=(LA''P' /LMP2) W W !vIP 1 MP 2 L désigne une longueur d'une grille d'un transistor de type MOS (métal-oxyde-semi-conducteur), W désigne une largeur 2890259 3 de la grille du transistor MOS, pp désigne la mobilité d'un trou électrique et Cox désigne la capacité d'un oxyde de grille par aire unité. La figure 2 des dessins annexés et décrits ci-après est un schéma illustrant un amplificateur opérationnel classique 200. En particulier, le circuit de la figure 2 est un amplificateur opérationnel en cascode repliée, le type le plus répandu d'amplificateurs opérationnels fabriqué par les technologies CMOS, ayant un circuit de réjection du mode commun (CMFB). En référence à la figure 2, l'amplificateur opérationnel à cascode repliée comprend un amplificateur différentiel 21 ayant des entrées et sorties différentielles, et une unité de polarisation 22 destinée à polariser les sorties différentielles. L'unité de polarisation 22 et le circuit CMFB ont besoin respectivement de première à cinquième tensions de polarisation VBS1, VBS2, VBS3, VBS4 et VES5. Ainsi, l'amplificateur opérationnel en cascode repliée a encore besoin d'un circuit supplémentaire pour fournir constamment de telles tensions de polarisation. En particulier, une différence de tension entre les première et troisième tensions de polarisation VBS1 et VBS3, une différence de tension entre les deuxième et troisième tensions de polarisation VBS2 et VBS3 et une différence de tension entre les quatrième et cinquième tensions de polarisation VBS4 et VES5 sont importantes pour les opérations effectuées par l'unité de polarisation 22 et le circuit CMFB. De telles différences de tension doivent être maintenues constantes car, autrement, l'amplificateur opérationnel peut ne pas fonctionner convenablement avec une basse tension d'alimentation en énergie. La figure 3 des dessins annexés et décrits ci-après est un schéma illustrant un circuit 300 de génération de tension de polarisation pour le circuit opérationnel classique de la figure 2. En référence à la figure 3, le circuit de génération de tension de polarisation peut être globalement 2890259 4 considéré comme étant constitué de six circuits en miroir de courant, fonctionnant en miroir de courant par rapport à un septième transistor PMOS MP7. Un courant de référence Ion circule à travers le septième transistor PMOS MP7 depuis un circuit (non représenté) de génération de courant de référence. Les premier à troisième transistors PMOS MP1 à MP3 forment respectivement des miroirs de courant avec le septième transistor PMOS MP7, et des courants circulent dans les premier à troisième transistors PMOS MP1 A MP3 conformément au rapport de dimensions de chaque transistor PMOS. Ces courants s'écoulent respectivement à travers des premier à troisième transistors NMOS MN1, MN2 et MN3, montés en diode, afin que les tensions de polarisation VBS1, VBS2 et VBS3 soient générées conformément à des impédances équivalentes respectives des premier à troisième transistors NMOS MN1 A MN3. Un sixième transistor PMOS et un sixième transistor NMOS sont mis en uvre en tant que tampons pour modifier des niveaux de tensions de polarisation devant être générés. Des quatrième et cinquième transistors NMOS MN4 et MN5 fonctionnent respectivement en miroir pour un courant circulant dans le sixième transistor NMOS MN6. Ces courants en miroir s'écoulent respectivement vers les quatrième et cinquième transistors PMOS MP4 et MP5, de manière que les tensions de polarisation VBS4 et VBS5 soient générées en fonction d'impédances équivalentes respectives des quatrième et cinquième transistors PMOS MP4 et MP5. Dans le circuit de génération de tensions de polarisation, les tensions de polarisation dépendent des impédances équivalentes de sortie des transistors MP1, MP2, MN3, MN4 et MN5 qui sont mis en uvre en tant que charges. Les impédances de sortie, qui sont présentées par la modulation de longueur de canal, peuvent être ajustées en modifiant la dimension des grilles dans les transistors MOS. Lorsque le circuit de génération de tensions de polarisation de la figure 2 est mis en uvre avec des tensions d'alimentation en énergie dans une plage habituelle, c'est-à- dire 2,5 V A 3 V, l'impédance de sortie peut être maintenue de façon stable indépendamment d'une variation de la tension d'alimentation en énergie, et les tensions de polarisation peuvent également être maintenues à une valeur stable. Lorsque le circuit de génération de tensions de polarisation de la figure 2 est mis en oeuvre dans une plage basse de tensions d'alimentation en énergie, c'est-à-dire 1,0 V à 1,2 V, non seulement le courant de référence, mais, aussi les impédances de sortie peuvent devenir dépendants du niveau de la tension d'alimentation en énergie. Les tensions de polarisation ne sont donc pas bien maintenues et ceci nuit au fonctionnement de l'amplificateur opérationnel. De plus, étant donné qu'il est difficile de régler avec précision les impédances de sortie des transistors de charge par les technologies CMOS, les tensions de polarisation peuvent ne pas être générées comme prévu. Conformément à un aspect de la présente invention, il est proposé un circuit destiné à générer un courant de référence, qui comprend un premier miroir de courant, et une unité de compensation de courant, un second miroir de courant et une unité de sortie de courant. Le premier miroir de courant génère un premier courant qui est sensiblement inversement proportionnel à une variation d'une tension d'alimentation en énergie. L'unité de compensation de courant élimine une variation du premier courant correspondant à la variation de la tension d'alimentation en énergie pour former un premier courant compensé. Le second miroir de courant génère le second courant sur la base du premier courant compensé et applique le second courant au premier miroir de courant. L'unité de sortie de courant délivre en sortie le second courant en tant que courant de référence. L'unité de compensation de courant peut être configurée de façon à éliminer sensiblement un incrément du premier 2890259 6 courant, qui augmente en proportion inverse de la tension d'alimentation en énergie. Le premier miroir de courant peut comprendre un premier transistor PMOS ayant un corps couplé à sa propre source, une résistance de réaction couplée entre la source du premier transistor PMOS et la tension d'alimentation en énergie, et un deuxième transistor PMOS qui comporte une grille et un drain tous deux couplés à une grille du premier transistor PMOS, et une source couplée à la tension d'alimentation en énergie. Le second miroir de courant peut comporter un troisième transistor NMOS ayant une grille et un drain tous deux couplés à un drain du premier transistor PMOS, et une source couplée à une tension de référence. Il peut comprendre en outre un quatrième transistor NMOS ayant une grille couplée à la grille du troisième transistor NMOS, un drain couplé au drain du deuxième transistor PMOS, et une source couplée à la tension de référence. L'unité de compensation de courant peut comprendre un cinquième transistor NMOS qui comporte une grille couplée au drain du deuxième transistor PMOS, un drain couplé au drain du premier transistor PMOS et une source couplée à la tension de référence. Le circuit peut être pourvu de la tension d'alimentation en énergie, laquelle peut être produite dans une plage comprise entre la région de saturation et la région de triode des transistors PMOS et des transistors NMOS. Le circuit peut comprendre en outre une unité de démarrage qui active le premier miroir de courant et le second miroir de courant juste après une mise sous tension. Conformément à un autre aspect de la présente invention, il est proposé un circuit destiné à générer un courant de référence, qui comprend une unité de génération de courant ayant une source de courant autopolarisé générant un premier courant qui varie sensiblement en proportion inverse d'une variation d'une tension d'alimentation en énergie; et une unité de compensation de courant configurée pour éliminer une variation du premier courant correspondant à la variation de la tension d'alimentation en énergie afin de former un premier courant compensé, et pour fournir ainsi le premier courant compensé en tant que courant de référence. L'unité de compensation de courant peut être configurée pour éliminer sensiblement un incrément du premier courant qui augmente en proportion inverse de la tension d'alimentation en énergie. La source de courant autopolarisé peut comporter un premier transistor PMOS ayant un corps couplé à sa propre source et une résistance de réaction couplée entre la source du premier transistor PMOS et la tension d'alimentation en énergie. Le circuit peut recevoir la tension d'alimentation en énergie, et la tension d'alimentation en énergie peut être produite dans une plage comprise entre la région de saturation et la région de triode des transistors PMOS et des transistors NMOS. Le circuit peut comporter en outre une unité de démarrage configurée pour activer le premier miroir de courant et le second miroir de courant après une mise sous tension et une unité de sortie de courant configurée pour délivrer en sortie le premier courant compensé en tant que courant de référence. Conformément à un autre aspect de l'invention, il est proposé un circuit destiné à générer des tensions de polarisation, qui comprend un transistor d'entrée configuré pour recevoir un courant de référence et au moins une branche de polarisation. La branche de polarisation peut comprendre une première charge; une seconde charge qui est couplée en série avec la première charge; et un transistor fonctionnant en miroir configuré pour former un miroir avec le transistor d'entrée afin de fournir aux première et seconde charges un courant de miroir qui dépend du courant de référence, les tensions de polarisation étant respectivement délivrées en sortie d'une ou plus d'une jonction de la seconde charge et du transistor fonctionnant en miroir, et d'une jonction de la première charge et de la seconde charge. Le circuit pour la génération des tensions de polarisation peut comprendre en outre une branche de polarisation supplémentaire, et un tampon qui délivre un courant basé sur le courant de référence depuis une branche de polarisation â une autre branche de polarisation par la mise en symétrie de miroir du courant. Les branches de polarisation peuvent comprendre des première, deuxième et troisième branches de polarisation. La première branche de polarisation comprend un premier transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un premier courant de miroir qui dépend du courant de référence, pour une première charge passive et une première charge active. Ici, la première charge active est couplée en série avec la première charge passive, la première branche délivrant en sortie une première tension de polarisation depuis une jonction de la première charge passive et de la première charge active. La deuxième branche de polarisation comprend un deuxième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour fournir un deuxième courant de miroir, qui dépend du courant de référence, pour une deuxième charge passive et une deuxième charge active. Ici, la deuxième charge active peut être couplée en série avec la deuxième charge passive, la deuxième branche délivrant en sortie une deuxième tension de polarisation depuis une jonction de la première charge passive et de la première charge active, et une troisième tension de polarisation depuis une jonction de la deuxième charge passive et du deuxième transistor fonctionnant en miroir. La branche du tampon comprend un troisième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un troisième courant de miroir qui dépend du courant de référence pour une 2890259 9 troisième charge passive et une troisième charge active couplée en série avec la troisième charge passive. La troisième branche de polarisation comprend un quatrième transistor fonctionnant en miroir qui forme un miroir de courant avec la troisième charge active pour produire un quatrième de courant de miroir qui dépend du troisième courant de miroir pour une quatrième charge passive et une quatrième charge active. Ici, la quatrième charge active peut être couplée en série avec la quatrième charge passive, la quatrième branche délivrant en sortie une quatrième tension de polarisation depuis une jonction de la quatrième charge passive et de la quatrième charge active, et une cinquième tension de polarisation depuis une jonction de la quatrième charge passive et du quatrième transistor fonctionnant en miroir. Selon un autre aspect de l'invention, il est proposé un circuit de polarisation qui comprend le circuit destiné à générer des tensions de polarisation sur la base d'un courant de référence et un circuit de génération de courant de référence configuré pour générer un courant de référence. Le circuit de génération de courant de référence comprend un premier miroir de courant destiné à produire une action de miroir sur un courant sur la base d'un deuxième courant pour générer un premier courant qui est sensiblement en proportion inverse d'une variation d'une tension d'alimentation en énergie; une unité de compensation de courant configurée pour éliminer une variation du premier courant correspondant à la variation de la tension d'alimentation en énergie afin de former un premier courant compensé. Le circuit de génération de courant de référence comprend en outre un deuxième miroir de courant configuré pour générer le deuxième courant sur la base du premier courant compensé et pour fournir le deuxième courant au premier miroir de courant; et une unité de sortie de courant configurée pour délivrer en sortie le deuxième courant en tant que courant de référence. 2890259 10 L'unité de compensation de courant peut être configurée de façon à éliminer sensiblement un incrément du premier courant qui croit en proportion inverse de la tension d'alimentation en énergie. Le premier miroir de courant peut comporter un premier transistor PMOS ayant un corps couplé à sa propre source, une résistance de réaction couplée entre la source du premier transistor PMOS et la tension d'alimentation en énergie; et un second transistor PMOS ayant une grille et un drain tous deux couplés à une grille du transistor PMOS, et une source couplée à la tension d'alimentation en énergie. Le second miroir de courant peut comporter un troisième transistor NMOS ayant une grille et un drain tous deux couplés à un drain du premier transistor PMOS, et une source couplée à une tension de référence; et un quatrième transistor NMOS ayant une grille couplée à la grille du troisième transistor NMOS, un drain couplé au drain du deuxième transistor PMOS et une source couplée à la tension de référence. L'unité de compensation de courant peut comporter un cinquième transistor NMOS ayant une grille couplée au drain du deuxième transistor PMOS, un drain couplé au drain du premier transistor PMOS et une source couplée à la tension de référence. Le circuit de génération de courant de référence peut être pourvu de la tension d'alimentation en énergie, laquelle peut être produite dans une plage comprise entre la région de saturation et la région de triode des transistors PMOS et des transistors NMOS. Le circuit de génération de courant de référence peut comporter en outre une unité de démarrage configurée pour activer le premier miroir de courant et le second miroir de courant après une mise sous tension. Le circuit destiné à générer des tensions de polarisation peut comprendre en outre une branche de polarisation supplémentaire, et un tampon qui délivre un courant basé sur le courant de référence d'une branche de polarisation à 2890259 11 une autre branche de polarisation en soumettant le courant à une action de miroir. Les branches de polarisation peuvent comprendre des première, deuxième et troisième branches de polarisation. La première branche de polarisation comprend un premier transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un premier courant de miroir qui dépend du courant de référence, pour une première charge passive et une première charge active. Ici, la première charge active est couplée en série avec la première charge passive, la première branche délivrant en sortie une première tension de polarisation depuis une jonction de la première charge passive et de la première charge active. La deuxième branche de polarisation comprend un deuxième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un deuxième courant de miroir, qui dépend du courant de référence, pour une deuxième charge passive et une deuxième charge active. Ici, la deuxième charge active peut être couplée en série avec la deuxième charge passive, la deuxième branche délivrant en sortie une deuxième tension de polarisation depuis une jonction de la première charge passive et de la première charge active, et une troisième tension de polarisation depuis une jonction de la deuxième charge passive et du deuxième transistor fonctionnant en miroir. La branche de tampon comprend un troisième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un troisième courant de miroir qui dépend du courant de référence pour une troisième charge passive et une troisième charge active couplée en série avec la troisième charge passive. La troisième branche de polarisation comprend un quatrième transistor fonctionnant en miroir qui forme un miroir de courant avec la troisième charge active pour produire un quatrième courant de miroir qui dépend du troisième courant de miroir pour une quatrième charge passive et une quatrième charge active. Ici, la quatrième charge active 2890259 12 peut être couplée en série avec la quatrième charge passive, la quatrième branche délivrant en sortie une quatrième tension de polarisation depuis une jonction de la quatrième charge passive et de la quatrième charge active, et une cinquième tension de polarisation depuis une jonction de la quatrième charge passive et du quatrième transistor fonctionnant en miroir. Conformément à un autre aspect de l'invention, il est proposé un circuit de polarisation qui comprend le circuit destiné à générer des tensions de polarisation sur la base d'un courant de référence, et un circuit de génération de courant de référence configuré pour générer un courant de référence. Le circuit de génération de courant de référence comprend une unité de génération de courant comprenant une source de courant autopolarisé qui génère un premier courant qui varie sensiblement en proportion inverse d'une variation d'une tension d'alimentation en énergie, et une unité de compensation de courant configurée pour éliminer une variation du premier courant correspondant à la variation de la tension d'alimentation en énergie afin de former un premier courant compensé, et pour produire ainsi le premier courant compensé en tant que courant de référence. L'unité de compensation de courant peut être configurée pour éliminer sensiblement un incrément du premier courant 25 qui croît en proportion inverse de la tension d'alimentation en énergie. Le premier miroir de courant peut comporter un premier transistor PMOS ayant un corps couplé à sa propre source; une résistance de réaction couplée entre la source du premier 30 transistor PMOS et la tension d'alimentation en énergie; et un deuxième transistor PMOS ayant une grille et un drain tous deux couplés à une grille du transistor PMOS, et une source couplée à la tension d'alimentation en énergie. Le deuxième miroir de courant peut comporter un troisième 35 transistor NMOS ayant une grille et un drain tous deux couplés à un drain du premier transistor PMOS, et une source 2890259 13 couplée à une tension de référence; et un quatrième transistor NMOS ayant une grille couplée à la grille du troisième transistor NMOS, un drain couplé au drain du deuxième transistor PMOS et une source couplée à la tension de référence. L'unité de compensation de courant peut comporter un cinquième transistor NMOS ayant une grille couplée au drain du deuxième transistor PMOS, un drain couplé au drain du premier transistor PMOS et une source couplée à la tension de référence. Le circuit de génération de courant de référence peut recevoir la tension d'alimentation en énergie, laquelle peut être produite dans une plage comprise entre la région de saturation et la région de triode des transistors PMOS et des transistors NMOS. Le circuit de génération de courant de référence peut comporter en outre une unité de démarrage configurée pour activer le premier miroir de courant et le second miroir de courant juste après une mise sous tension. Le circuit de polarisation peut comporter en outre une branche de polarisation supplémentaire, et une branche de tampon configurée pour délivrer un courant basé sur le courant de référence depuis une branche de polarisation à une autre branche de polarisation en soumettant le courant à une action de miroir. Les branches de polarisation peuvent comprendre des première, deuxième et troisième branches de polarisation. La première branche de polarisation comprend un premier transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un premier courant de miroir qui dépend du courant de référence, pour une première charge passive et une première charge active qui est couplée en série avec la première charge passive, la première branche délivrant en sortie une première tension de polarisation depuis une jonction de la première charge passive et de la première charge active. La deuxième branche 2890259 14 de polarisation comprend un deuxième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un deuxième courant de miroir qui dépend du courant de référence, pour une deuxième charge passive et une deuxième charge active qui est couplée en série avec la deuxième charge passive, la deuxième branche délivrant en sortie une deuxième tension de polarisation depuis une jonction de la deuxième charge passive et de la deuxième charge active et une troisième tension de polarisation depuis une jonction de la deuxième charge passive et du deuxième transistor fonctionnant en miroir. La branche de tampon comprend un troisième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un troisième courant de miroir qui dépend du courant de référence pour une troisième charge passive et une troisième charge active couplée en série avec la troisième charge passive. La troisième branche de polarisation comprend un quatrième transistor fonctionnant en miroir qui forme un miroir de courant avec la troisième charge active pour produire un quatrième courant de miroir qui dépend du troisième courant de miroir avec une quatrième charge passive et une quatrième charge active qui est couplée en série avec la quatrième charge passive, la quatrième branche délivrant en sortie une quatrième tension de polarisation depuis une jonction de la quatrième charge passive et de la quatrième charge active et une cinquième tension de polarisation depuis une jonction de la quatrième charge passive et du quatrième transistor fonctionnant en miroir. L'invention sera décrite plus en détail en regard des dessins annexés 'à titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schéma d'un circuit classique de génération de courant de référence; la figure 2 est un schéma illustrant un amplificateur 35 opérationnel classique; 2890259 15 la figure 3 est un schéma illustrant un circuit de génération de tensions de polarisation pour l'amplificateur opérationnel classique de la figure 2; la figure 4 est un schéma illustrant un circuit de 5 génération de courant de référence selon des exemples de formes de réalisation de l'invention; la figure 5 est un graphique montrant une caractéristique courant-tension d'un transistor MOS classique lorsqu'il est mis en uvre à une basse tension d'alimentation en énergie; les figures 6A et 6B sont des graphiques montrant des résultats de simulation provenant respectivement du circuit classique de génération de courant de référence de la figure 1 et du circuit de génération de courant de référence selon les exemples de formes de réalisation de l'invention, montrés sur la figure 4; la figure 7 est un schéma illustrant un circuit de génération de tensions de polarisation selon les exemples de formes de réalisation de l'invention; la figure 8 est un schéma illustrant un circuit de 20 génération de tensions de polarisation selon un autre exemple de forme de réalisation de l'invention; la figure 9 est un schéma illustrant un circuit de polarisation d'amplificateur selon des exemples de formes de réalisation de l'invention; et la figure 10 est un schéma illustrant un circuit de polarisation d'amplificateur selon un autre exemple de forme de réalisation de l'invention. Sur les dessins, les dimensions et dimensions relatives de blocs et régions peuvent être représentées sous une forme exagérée pour plus de clarté ou réduites pour plus de simplicité. On comprendra que lorsqu'un élément ou un bloc est défini comme étant "activé", "connecté à" ou "couplé à" un autre élément ou bloc, il peut être directement activé, connecté ou couplé à l'autre élément ou bloc ou bien des éléments ou blocs intermédiaires peuvent être présents. En 2890259 16 revanche, lorsqu'un élément est décrit comme étant "directement activé", "directement connecté à" ou "directement couplé à" un autre élément ou bloc, il n'y a pas d'éléments ou blocs intermédiaires. Les mêmes références numériques désignent les mêmes éléments dans toute la description. Le terme "et/ou" englobe ici n'importe laquelle et la totalité des combinaisons d'un ou plusieurs des éléments cités associés. On comprendra que, bien que les termes premier, deuxième, etc. puissent être utilisés ici pour décrire divers éléments, constituants, régions, blocs et/ou sections, ceux-ci n'entendent pas être limités par ces termes. Ces derniers sont utilisés uniquement pour distinguer l'un d'eux d'un autre d'entre eux. Ainsi, un premier élément, constituant, région, bloc ou section décrit ci-dessous peut être appelé deuxième élément, constituant, région, bloc ou section sans s'écarter des enseignements de l'invention. La terminologie utilisée ici a pour but de décrire des formes particulières de réalisation ou des aspects particuliers de celles-ci et n'entend pas limiter l'invention. Les formes au singulier des articles utilisées ici entendent inclure aussi bien leurs formes au pluriel, sauf si le contexte indique clairement le contraire. On comprendra en outre que les termes "comporte" et/ou "comportant", lorsqu'ils sont utilisés dans cette description, spécifient la présence de détails, d'éléments entiers, d'étapes, d'opérations, d'éléments et/ou de constituants indiqués, mais sans exclure la présence ou l'addition d'un ou plusieurs autres d'entre eux et/ou de groupes de ceux-ci. La figure 4 est un schéma illustrant un exemple de forme de réalisation d'un circuit 400 de génération de courant de référence. En référence à la figure 4, le circuit de génération de courant de référence comprend un générateur 401 de courant constant, et comprend en outre une unité de démarrage 440 destinée à aider le générateur 401 de courant constant à se stabiliser juste après une mise sous tension, et/ou une unité 450 de sortie de courant 2890259 17 configurée pour délivrer en sortie le courant constant en tant que courant de référence. A la suite de la mise sous tension, un état initial du circuit 400 de génération de courant de référence peut être incertain. Lorsqu'un premier noeud Ni a un niveau de tension relativement bas et que, dans le même temps, un deuxième noeud N2 a un niveau de tension relativement haut, le générateur 401 de courant constant peut ne pas fonctionner convenablement. Dans un tel cas, l'unité de démarrage 440 peut élever le niveau de tension au premier noeud Ni et abaisser dans le même temps le niveau de tension au deuxième noeud N2. Si l'état initial du circuit de génération de courant de référence est tel que substantiellement souhaité après la mise sous tension, il n'est pas nécessaire à l'unité de démarrage 440 d'agir sur le fonctionnement du générateur 401 de courant constant. Dans cette forme de réalisation, l'unité de démarrage 440 peut fonctionner de la manière suivante. Après la mise sous tension, un troisième transistor PMOS 441 est mis en conduction, car sa grille est couplée à une tension de référence VSS. La tension de référence VSS peut être à un niveau de masse ou à un niveau négatif, par exemple. Un niveau de tension d'un drain du troisième transistor PMOS 441 approche d'un niveau d'une tension d'alimentation en énergie VDD, et un huitième transistor NMOS 442 se met en conduction. Le huitième transistor NMOS 442 peut être conçu spécialement pour avoir une impédance de sortie élevée. Le huitième transistor NMOS 442 rend égaux entre eux les niveaux de tension des premier et deuxième noeuds Ni et N2. Le niveau de tension du premier noeud Ni est élevé pour mettre en conduction tous les transistors NMOS 412, 422, 443 et 451 qui sont couplés en commun au premier noeud Nl. Après la mise en conduction, le septième transistor NMOS 443 partage la tension d'alimentation en énergie avec le troisième transistor PMOS 441. Le troisième transistor PMOS 441 a une haute impédance de sortie, assez grande pour que le huitième 2890259 18 transistor NMOS 442 soit bloqué par un niveau de tension d'un troisième noeud N3, qui a un niveau de tension déterminé en divisant une tension entre le septième transistor NMOS 443 et le troisième transistor PMOS 441. Les premier et deuxième n uds Ni et N2, qui ont le même niveau élevé de tension, auront des niveaux de tension différents du fait de la désactivation du huitième transistor NMOS 442. Comme décrit ci-dessus, l'unité de démarrage 440 commande le niveau de tension du deuxième noeud N2 peu après la mise sous tension, puis se trouve désactivée de façon à ne pas avoir d'effet sur le fonctionnement du générateur 401 de courant constant. Lorsque l'impédance de sortie du troisième transistor PMOS 441 est établie à une valeur élevée, la consommation d'électricité de l'unité de démarrage 440 devient négligeable. Le générateur 401 de courant constant comprend un premier miroir de courant 410, un deuxième miroir de courant 420 et une unité 430 de compensation de courant. L'unité 430 de compensation de courant peut être ignorée ou supposée comme n'étant pas présente. Conformément à cette supposition, le premier miroir 410 et le deuxième miroir 420 sont connectés l'un à l'autre au niveau du premier noeud N1 et du deuxième noeud N2 et, en conséquence, se fournissent mutuellement des courants de référence avec lesquels le premier miroir 410 et le deuxième miroir 420 peuvent fonctionner en tant que miroirs de courant. En d'autres termes, le premier miroir de courant 410 délivre en sortie un premier courant Il au deuxième miroir de courant 420 par un fonctionnement en miroir de courant basé sur un deuxième courant 12 qui est délivré en sortie du deuxième miroir de courant 420. Le deuxième miroir de courant 420 délivre en sortie le deuxième courant 12 au premier miroir de courant 410 par un fonctionnement en miroir de courant basé sur le premier courant 11 qui est délivré en sortie du premier miroir de courant 410. En particulier, le premier miroir de courant 410 peut comprendre une source de courant autopolarisé 411, afin que le premier miroir de courant 410 ait un courant 2890259 19 qui est sensiblement indépendant du courant du deuxième miroir de courant 420. L'unité 430 de compensation de courant dans le générateur 401 de courant constant dévie une partie du premier courant Il en tant que courant de compensation 13, ce qui sera décrit en détail. Par conséquent, le deuxième miroir de courant 420 exécute une fonction de miroir de courant basée sur un courant obtenu en compensant le premier courant Il provenant du premier miroir de courant 410 avec le courant de compensation 13. Le premier miroir de courant 410 peut comprendre un premier transistor PMOS 412, un deuxième transistor PMOS 414 et une résistance de réaction 413, conformément à l'exemple de forme de réalisation. Le premier transistor PMOS 412 comporte une grille couplée à une grille du deuxième transistor PMOS 414, et une source couplée à une extrémité de la résistance de réaction 413. Le deuxième transistor PMOS 414 comporte une grille couplée à son propre drain, et une source couplée à la tension d'alimentation en énergie VDD. L'autre extrémité de la résistance de réaction 413 est couplée à la tension d'alimentation en énergie VDD. Le premier transistor PMOS peut être fabriqué par un processus à puits N et peut avoir un corps couplé directement à sa propre source. Le deuxième miroir de courant 420 peut comprendre des troisième et quatrième transistors NMOS 421 et 422, selon l'exemple de forme de réalisation. Le troisième transistor NMOS 421 comporte une grille couplée à son propre drain et une source couplée à la tension de référence VSS, et le drain couplé au drain du premier transistor PMOS 412. Le quatrième transistor NMOS 422 comporte une grille couplée à la grille du troisième transistor NMOS 421, une source couplée à la tension de référence VSS et un drain couplé au drain du deuxième transistor PMOS 414 du premier miroir de courant 410. 2890259 20 Le deuxième miroir de courant 420 agit sensiblement en tant que source de courant pour le premier miroir de courant 410. Le générateur 401 de courant constant peut être considéré comme étant un circuit qui génère un courant utilisant le courant autopolarisé 411. L'unité 430 de compensation de courant peut comprendre un cinquième transistor NMOS 431, selon l'exemple de forme de réalisation. Le cinquième transistor NMOS 431 comporte une grille couplée au deuxième n ud N2, un drain couplé au premier n ud N1 et une source couplée à la tension de référence VSS. L'unité 450 de sortie de courant comprend un sixième transistor NMOS 451 qui délivre en sortie un courant de référence obtenu par une action de miroir de courant avec le troisième transistor NMOS 421. La tension d'alimentation en énergie VDD étant dans une plage communément utilisée, le générateur 401 de courant constant fonctionne de la manière suivante. Après que le niveau de tension du premier n ud N1 a été convenablement établi par l'unité de démarrage 440, des courants circulent à travers chacun des transistors conformément à chaque tension grille-source. En particulier, le premier transistor PMOS est configuré de façon à être autopolarisé. Autrement dit, lorsqu'un courant circulant à travers le premier transistor PMOS 412 augmente, une tension aux bornes de la résistance de réaction 413 augmente aussi et la tension grille-source du premier transistor PMOS 412 chute. Le courant circulant à travers le premier transistor PMOS 412 diminue en conséquence. Lorsque le courant circulant à travers le premier transistor PMOS 412 diminue, la tension aux bornes de la résistance de réaction 413 chute aussi et la tension grille-source du premier transistor PMOS 412 augmente. Le courant circulant à travers le premier transistor PMOS 412 augmente en conséquence. Comme indiqué par les opérations ci-dessus, le premier transistor PMOS 412 sert de générateur de courant constant par rapport au deuxième 2890259 21 miroir de courant 420, et maintient sensiblement chacun des courants dans l'ensemble du générateur 401 de courant constant. Par conséquent, le premier transistor PMOS 412, qui est associé à la résistance de réaction 413, peut être considéré comme étant la source 411 de courant autopolarisé. Cependant, lorsque la tension d'alimentation en énergie est inférieure à la plage habituelle, les transistors dans le générateur 401 de courant constant peuvent poser des problèmes, comme décrit ci-dessous en regard de la figure 5. La figure 5 est un graphique montrant une caractéristique courant-tension d'un transistor MOS typique lorsqu'il est mis en uvre à une basse tension d'alimentation en énergie. Le transistor MOS typique a une résistance de sortie donnée résultant d'une modulation de longueur de canal du transistor MOS. En référence à la figure 5, la résistance de sortie est représentée sous la forme d'un gradient d'une courbe tension- courant sur un graphique représentant la relation tension-courant. Dans une plage de la tension d'alimentation en énergie où le transistor MOS typique fonctionne dans une région de saturation, par exemple une plage de tensions de 2,5 V à 3,3 V sur le graphique, les gradients 51 et 52 de la courbe, qui représentent les résistances de sortie, sont relativement plats, en sorte que les propriétés du transistor peuvent être maintenues de façon stable malgré une variation de la tension d'alimentation en énergie. Cependant, dans une autre plage de la tension d'alimentation en énergie où le transistor MOS typique fonctionne entre une région de saturation et une région de triode, les résistances de sortie dépendent notablement de la tension d'alimentation en énergie, en sorte qu'un courant s'écoulant par le drain peut également varier en fonction de la variation de la tension d'alimentation en énergie. Ici, par exemple, avec une plage de tensions de 1,0 V à 1,2 V sur le graphique, les gradients 53 et 54 de la courbe, qui représentent les résistances de sortie, dépendent fortement de la tension d'alimentation en énergie. 2890259 22 Dans le circuit de la figure 4, lorsque le circuit 400 de génération de courant de référence fonctionne dans une plage de tensions de 1,0 V à 1,2 V, en supposant qu'on ne tient pas compte du circuit 430 de compensation de courant, le courant de sortie Ian dépend de la tension d'alimentation en énergie et peut être représenté par: I 2xLmp2 _1/la)2 + VDD/RoNpi Equation (2) OUT = R 2 iup cox Wmp 2 où Rompi désigne une résistance de sortie de la modulation de longueur de canal. Dans la plage typique de la tension d'alimentation en énergie, la résistance de sortie Romp' n'affecte pas sensiblement le courant de sortie Ian, car la résistance de sortie Romp' est très grande. Cependant, la résistance de sortie Rmqpl diminue en même temps que la tension d'alimentation en énergie diminue, et le courant de sortie Imn en est alors affecté. En référence à l'équation 2, une diminution de la résistance de sortie Ro,mpl plus rapide que celle de la tension d'alimentation en énergie VDD aboutit à une augmentation du courant de sortie Ian. Par conséquent, pour maintenir le courant de sortie Imn à une valeur stable aux basses tensions d'alimentation en énergie, un terme dépendant du niveau de la tension d'alimentation en énergie est nécessairement éliminé de l'équation 2 concernant le courant de sortie Ian. Si l'on ignore l'unité 430 de compensation de courant, le courant de sortie TOUT peut être représenté par: I 2xI,,wp2 (1 _ 1)2 +vDD/Ro,mPi OUT *7-- R2 tuPCOX MP2 Pn COX WMN 5 x x(VDD - VGs m 2 - V2.H,mws)2 Equation (3) 2 LMN5 P où VGS,MP2 désigne une tension grille-source du deuxième 30 transistor PMOS 414, VTH,MNS désigne une tension de seuil du cinquième transistor NMOS 431. 2890259 23 Comme montré dans l'équation 3, un terme d'amplification de courant dépendant positivement de la tension d'alimentation en énergie VDD peut être considérablement compensé avec un terme de réduction de courant en conséquence de l'utilisation du cinquième transistor NMOS 431 en tant qu'unité 430 de compensation de courant. Etant donné que le terme de réduction de courant (qui correspond au courant de compensation 13 sur la figure 4) dépend de la tension d'alimentation en énergie VDD, l'amplitude du terme de réduction de courant, comme l'amplitude du terme d'amplification de courant, est modifiée en fonction de la variation de la tension d'alimentation en énergie VDD. Par conséquent, le générateur 401 de courant constant peut générer un courant sensiblement constant indépendamment de l'amplitude, qui varie, de la tension d'alimentation en énergie qui est inférieure à la valeur habituelle. Le courant constant généré de cette manière peut être fourni à un circuit extérieur par le sixième transistor NMOS 451. Le circuit 400 de génération de courant de référence peut être conçu pour n'importe quelle application utilisant une basse tension d'alimentation en énergie et ayant besoin d'un courant de référence quelle que soit la variation de la tension d'alimentation en énergie. Les figures 6A et 68 sont des graphiques montrant des résultats de simulations obtenus respectivement avec le circuit classique 100 de génération de courant de référence de la figure 1 et avec le circuit 400 de génération de courant de référence de la figure 4. La simulation a été effectuée en utilisant des transistors ayant la même taille, c'est-à-dire sensiblement le même rapport W/L, une valeur de la résistance de réaction 413 de 2,4 kO, et une variation de la tension d'alimentation en énergie VDD de 0,8 V à 1,5 V. La simulation a été répétée sous cinq conditions de processus CMOS, à savoir NN, NF, SS, FS et SF, où N désigne "normal" ; S désigne "lent" ; et F désigne "rapide". Le premier caractère représente une 2890259 24 condition de traitement pour le type NMOS et le second caractère représente une condition de traitement pour le type PMOS. L'échelle de l'axe horizontal est linéaire comme celle de l'axe vertical. En référence à la figure 6A, dans le circuit classique 100 de génération de courant de référence, un courant de référence augmente lorsque la tension d'alimentation en énergie baisse de 1,5 V à 0,8 V. La variation du courant de référence de 86 à 108 1.tA est relativement grande. En revanche, comme montré sur la figure 6B, dans le circuit 400 de génération de courant de référence de la figure 4, la variation du courant de référence est considérablement réduite, étant abaissée à une plage de 92 1.tA à 102 p.A, pour la même plage de tensions d'alimentation en énergie. En particulier, au voisinage d'une plage de 1,0 V à 1,2 V, qui est une plage habituelle de basses tensions d'alimentation en énergie, le courant de référence généré par le circuit 400 de génération de courant de référence est sensiblement maintenu, tandis que le courant de référence généré par le circuit classique de génération de courant de référence varie sensiblement en proportion inverse de la tension d'alimentation en énergie. Comme l'apprécieront les spécialistes de la technique, lorsque les transistors MOS ne fonctionnent pas dans le mode de saturation, par exemple lorsque la tension d'alimentation en énergie devient très inférieure à environ 1,0 V, les équations ci-dessus sont incorrectes et le courant de référence ne peut pas être maintenu. La figure 7 est un schéma de circuit illustrant un exemple de forme de réalisation d'un circuit 700 de génération de tension de polarisation. En référence à la figure 7, un circuit 700 de génération de tension de polarisation comprend une première branche 710 et une deuxième branche 720 qui génèrent respectivement des première et seconde tensions VBSP1 et VBSP2 de polarisation PMOS, une troisième branche 730 qui génère des première et deuxième tensions VBSN1 et VBSN2 de polarisation NMOS, une unité 740 de réception de courant. 2890259 25 La première branche 710 comprend un transistor PMOS 711 fonctionnant en miroir configuré pour former un miroir de courant avec un transistor PMOS 741 de l'unité 740 de réception de courant qui reçoit un courant de référence I. Le transistor PMOS 711 fonctionnant en miroir génère un courant de miroir dépendant du courant de référence IREF. Lorsque le transistor PMOS 711 a la même taille que le transistor PMOS 741, le transistor PMOS 711 génère le courant de miroir, qui est sensiblement similaire au courant de référence I. La première branche 710 comprend en outre un transistor de charge 713 monté en diode et une résistance de polarisation 712 utilisée pour déterminer un niveau de la tension de polarisation. Le transistor fonctionnant en miroir, la résistance de polarisation et le transistor de charge sont couplés en série dans la première branche 712. Les deuxième et troisième branches 720 et 730 peuvent avoir sensiblement la même structure que la première branche 710. La première branche 710 forme un miroir de courant avec le transistor PMOS 741 et génère un courant de miroir. Le niveau de tension d'un noeud qui connecte le transistor 711 fonctionnant en miroir à la résistance de polarisation 712 est maintenu à un niveau de tension déterminé en soustrayant un niveau de tension développé à travers le transistor 711 fonctionnant en miroir à partir de la tension d'alimentation en énergie VDD. Etant donné que le niveau de tension à travers le transistor 711 fonctionnant en miroir est relativement faible, le niveau de tension du noeud auquel le transistor 711 fonctionnant en miroir est couplé avec la résistance de polarisation 712 est approximativement égal à la tension d'alimentation en énergie VDD, et convient à l'attaque d'un transistor NMOS. Un niveau de tension d'un noeud entre la résistance de polarisation 712 et le transistor de charge 713 peut être maintenu à un niveau de tension déterminé en soustrayant un niveau de tension à travers la résistance de polarisation 712 du niveau de tension du noeud entre le 2890259 26 transistor 711 fonctionnant en miroir et la résistance de polarisation 712, et peut convenir à l'attaque d'un transistor NMOS. Par conséquent, la tension du n ud entre le transistor 711 fonctionnant en miroir et la résistance de polarisation 712 peut être utilisée en tant que première tension VBSN1 de polarisation NMOS, et la tension du noeud entre la résistance de polarisation 712 et le transistor de charge 713 peut être utilisée en tant que seconde tension VBSN2 de polarisation NMOS. La deuxième branche 720 comprend un transistor 721 fonctionnant en miroir, une charge passive 722 et un transistor 723 fonctionnant en miroir, et fonctionne à la manière d'un tampon pour délivrer le courant de référence entre la première branche 710 et la troisième branche 730. La troisième 730 forme le miroir de courant avec le transistor NMOS 721 fonctionnant en miroir et génère un courant de miroir. Un niveau de tension d'un n ud qui connecte le transistor 731 fonctionnant en miroir à la résistance de polarisation 732 peut être maintenu à un niveau de tension déterminé en soustrayant un niveau de tension à travers le transistor 731 fonctionnant en miroir de la tension de référence VSS. Etant donné que le niveau de tension à travers le transistor 731 fonctionnant en miroir est relativement faible, le niveau de tension du n ud entre le transistor 731 fonctionnant en miroir et la résistance de polarisation 732 est approximativement égal à la tension de référence VSS, et convient à l'attaque d'un transistor PMOS. Le niveau de tension d'un n ud qui connecte la résistance de polarisation 732 et le transistor de charge 733 peut être maintenu à un niveau de tension déterminé en additionnant un niveau de tension aux bornes de la résistance de polarisation 732 au niveau de tension du noeud qui connecte le transistor 731 fonctionnant en miroir à la résistance de polarisation 732, et convient aussi à l'attaque d'un transistor NMOS. Par conséquent, la tension du noeud entre le transistor 731 fonctionnant en miroir et la résistance 2890259 27 de polarisation 732 peut être utilisée en tant que première tension VBSP1 de polarisation PMOS. La tension du noeud entre la résistance de polarisation 732 et le transistor de charge 733 peut également être utilisée en tant que seconde tension VBSP2 de polarisation PMOS. La figure 8 est un schéma de circuit illustrant un exemple de forme de réalisation d'un circuit 800 de génération de tensions de polarisation. En référence à la figure 8, le circuit 800 de génération de tensions de polarisation comprend une première branche 810 configurée pour générer une première tension de polarisation VBS1, une deuxième branche 820 configurée pour générer des deuxième et troisième tensions de polarisation VBS2 et VBS3, une troisième branche 830, une quatrième branche 840 configurée pour générer des quatrième et cinquième tensions de polarisation VBS4 et VBS5, et une unité 850 de réception de courant. Les première, deuxième et troisième branches 810, 820 et 830 comprennent respectivement des transistors PMOS 811, 821 et 831 qui forment chacun un miroir de courant avec un transistor PMOS 851 de l'unité 850 de réception de courant. Les transistors PMOS 811, 821 et 831 génèrent respectivement des courants de miroir dépendant du courant de référence Imu,. Ayant la même taille que le transistor PMOS 851, les transistors PMOS 811, 812 et 831 peuvent générer respectivement sensiblement la même intensité de courant que celle du courant de référence Imn,. Les première, deuxième et troisième branches 810, 820 et 830, ainsi que la quatrième branche 840, comprennent respectivement des transistors de charge montés en diode, qui sont utilisés en tant que charges actives, et comprennent aussi des résistances de polarisation 812, 822, 832 et 842 en tant que charges passives, pour déterminer les niveaux des tensions de polarisation. Les transistors fonctionnant en miroir, les résistances de polarisation et les transistors de charge dans les branches respectives sont respectivement couplés en série. La première branche 810 forme un miroir de courant avec le transistor PMOS 851 et génère un courant de miroir. Un niveau de tension d'un noeud oû le transistor de charge 813 se connecte de lui-même à la résistance de polarisation 812 est maintenu à un niveau de tension déterminé en soustrayant la tension d'alimentation en énergie VDD de la tension à travers le transistor 811 fonctionnant en miroir et la résistance de polarisation 812. Convenant à une attaque stable d'un transistor PMOS, le niveau de tension d'un noeud oa le transistor de charge 813 se connecte de lui-même à la résistance de polarisation 812 peut être utilisé en tant que première tension de polarisation. La deuxième branche 820 forme un miroir de courant avec le transistor PMOS 851 et génère un courant de miroir. Par conséquent, la troisième tension de polarisation VBS3 est à un niveau sensiblement égal à celui de la tension d'alimentation en énergie VDD. La deuxième tension de polarisation VBS2 est à un niveau sensiblement égal à celui d'une tension déterminée en soustrayant un niveau de tension à travers la résistance de polarisation 822 du niveau de la troisième tension de polarisation VBS3. La quatrième branche 840 forme un miroir de courant avec un transistor NMOS 833 dans la troisième branche 830 et génère un courant de miroir, qui peut être sensiblement égal au courant de référence Imw. La quatrième tension de polarisation VBS4 a un niveau sensiblement égal à celui de la tension de référence VSS. La cinquième tension de polarisation VBS5 est d'un niveau sensiblement égal à celui déterminé en additionnant une tension aux bornes de la résistance de polarisation 842 à la quatrième tension de polarisation VBS4. Les quatrième et cinquième tensions de polarisation VBS4 et VBS5 sont des tensions de polarisation pour des transistors PMOS, comme montré sur la figure 2, et devraient être proches de la tension de référence VSS pour rendre conducteurs les transistors PMOS, plutôt que d'être proches 2890259 29 de la tension d'alimentation en énergie VDD. La troisième branche 830 constitue un tampon pour délivrer le courant de référence entre la deuxième branche 820 et la quatrième branche 840. Alors que le circuit classique 300 de génération de tensions de polarisation de la figure 3 génère les tensions de polarisation en fonction de la taille d'un transistor de charge, le circuit 800 de génération de tensions de polarisation de la figure 8 génère les tensions de polarisation sur la base d'une tension aux bornes de la résistance de polarisation. Les amplificateurs opérationnels typiques présentent une différence entre la première tension de polarisation et la deuxième tension de polarisation, une différence entre la troisième tension de polarisation et la quatrième tension de polarisation et une différence entre la troisième tension de polarisation et la cinquième tension de polarisation. Dans les exemples de formes de réalisation, les différences entre les tensions de polarisation sont obtenues directement à partir des tensions aux bornes des résistances de polarisation, en sorte que les tensions de polarisation peuvent être générées de façon plus précise. Le circuit 800 de génération de tensions de polarisation, ci-dessus, peut être conçu pour n'importe quelle application utilisant une basse tension d'alimentation en énergie et ayant besoin d'un courant de référence indépendant d'une variation de la tension d'alimentation en énergie. La figure 9 est un schéma d'un circuit illustrant un exemple de forme de réalisation d'un circuit 900 de polarisation d'amplificateur. Le circuit 900 de polarisation d'amplificateur peut être illustré sous la forme d'un circuit dans lequel le circuit 400 de génération de courant de référence est intégré au circuit 800 de génération de tensions de polarisation, y est couplé à celui, pour fournir les tensions de polarisation à un amplificateur opérationnel. Autrement dit, le circuit 400 de génération de courant de référence génère le courant de référence, qui est indépendant 2890259 30 de la tension d'alimentation en énergie, mais dépend légèrement positivement de la température. Le circuit 800 de génération de tensions de polarisation génère les tensions de polarisation, qui sont indépendantes de la tension d'alimentation en énergie, sur la base du courant de référence et fournit les tensions de polarisation â l'amplificateur opérationnel. Dans le circuit classique de polarisation d'amplificateur, la différence entre deux tensions de polarisation quelconques est sensiblement proportionnelle à une valeur déterminée en prenant la racine carrée du courant de référence et une mesure d'un effet de la modulation de longueur de canal, ce qui peut être exprimé par: VBSI-Vasa 0CI +a ' Equation (4) oa a désigne la mesure de l'effet de la modulation en longueur du canal. Comme montré sur la figure 5, a peut être négligeable lorsque le circuit amplificateur classique est mis en uvre dans une plage habituelle de la tension d'alimentation en énergie. Lorsque la tension d'alimentation en énergie diminue, a devient relativement grand. Par conséquent, dans le circuit classique de polarisation d'amplificateur, les différences entre les tensions de polarisation sont très sensibles à la plage de la tension d'alimentation en énergie, car le courant de référence dépend â l'origine de la tension d'alimentation en énergie, et la modulation en longueur du canal exerce donc un effet. En revanche, dans la forme de réalisation du circuit 900 de polarisation d'amplificateur de la figure 9, les différences entre les tensions de polarisation sont sensiblement proportionnelles au courant de référence, de la manière suivante: VBS1 -VRS4 IREFXR842, IREF CC VR4213 R413 R842 V8s 5 - VBs 4 = xl/VIREF où R842 désigne la résistance de la charge passive 842 de la figure 8, et Ru3 désigne la résistance de réaction 413 de la figure 4. En référence à l'équation 5, une différence de tensions de polarisation (VBS5 - VBS4) est égale à une valeur déterminée en multipliant le courant de référence IREF par la valeur R842 de la résistance de la charge passive 842. Le courant de référence IREF, qui est le courant de sortie Ion débité par le circuit de la figure 4, est inversement proportionnel au carré de la valeur R413 de la résistance de réaction 413. Lorsque la valeur de résistance de la charge passive 842 est égale ou proportionnelle à celle de la résistance de réaction 413, la différence de tension de polarisation est sensiblement proportionnelle à la racine carrée du courant de référence 'REF. En d'autres termes, dans le cas oû le courant de référence est maintenu, la différence de tensions de polarisation peut également être maintenue. Par conséquent, le circuit 900 de polarisation d'amplificateur, qui comprend le circuit de génération de courant de référence et le circuit de génération de courant de polarisation selon les exemples de formes de réalisation de la présente invention, peut fournir des tensions de polarisation stables à l'amplificateur opérationnel même sous la basse tension d'alimentation en énergie à laquelle le circuit classique de polarisation ne peut pas fournir les tensions stables de polarisation. Le circuit de polarisation ci-dessus peut être conçu pour n'importe quelle application qui utilise une basse tension d'alimentation en énergie et a besoin d'un courant de référence sensiblement indépendant d'une variation de la tension d'alimentation en énergie. Equation (5) REF 2890259 32 La figure 10 est un schéma de circuit illustrant un autre exemple de forme de réalisation d'un circuit 1000 de polarisation d'amplificateur. Dans le circuit de polarisation d'amplificateur de la figure 10, le circuit 400 de génération de courant de référence de la figure 4 est intégré au circuit 700 de génération de tensions de polarisation de la figure 7, ou est couplé à celui-ci. Le fonctionnement du circuit 1000 de polarisation d'amplificateur de la figure 10 est sensiblement similaire à celui du circuit 900 de polarisation d'amplificateur de la figure 9, et, par conséquent, on ne donnera aucune explication supplémentaire. Le circuit 1000 de polarisation d'amplificateur ci-dessus peut également être conçu pour n'importe quelle application qui utilise une basse tension d'alimentation en énergie et a besoin d'un courant de référence indépendant d'une variation de la tension d'alimentation en énergie. Le circuit de génération de courant de référence selon les exemples de formes de réalisation de l'invention peut générer un courant de référence sensiblement constant sous une basse tension d'alimentation en énergie, indépendamment d'une variation de la tension d'alimentation en énergie, sans développer de nouveaux processus. Le circuit de génération de tension de polarisation selon les exemples de formes de réalisation peut générer des tensions de polarisation sensiblement constantes sous la basse tension d'alimentation en énergie, avec des dimensions et des processus similaires à ceux du circuit classique de génération de tensions de polarisation. Dans le circuit de génération de tensions de polarisation, des différences entre les tensions de polarisation sont déterminées sur la base des valeurs des résistances de polarisation plutôt que sur la base des dimensions des transistors constituant les charges actives, afin de maintenir avec plus de précision les différences entre les tensions de polarisation. Conformément aux exemples préférés de formes de réalisation de l'invention, le circuit de polarisation d'amplificateur 2890259 33 comprenant le circuit de génération de courant de référence et le circuit de génération de tension de polarisation peut fournir de façon stable les tensions de polarisation â un amplificateur opérationnel même sous la basse tension d'alimentation en énergie. Il va de soi que de nombreuses modifications peuvent être apportées au circuit décrit et représenté sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit pour la génération d'un courant de référence (IREF), caractérisé en ce qu'il comporte: un premier miroir de courant (410) configuré pour fonctionner en miroir de courant sur la base d'un second courant (I2) de façon à générer un premier courant (Il) qui est sensiblement inversement proportionnel à une variation d'une tension d'alimentation (VDD) ; une unité (430) de compensation de courant configurée pour éliminer une variation du premier courant correspondant à la variation de la tension d'alimentation en énergie afin de former un premier courant compensé ; un second miroir de courant (420) configuré pour générer le second courant sur la base du premier courant compensé, et configuré pour fournir le second courant au premier miroir de courant; et une unité (450) de sortie de courant configurée pour délivrer en sortie le second courant en tant que courant de référence. 2. Circuit selon la revendication 1, caractérisé en ce que l'unité de compensation de courant est configurée pour éliminer sensiblement un incrément du premier courant qui augmente en proportion inverse de la tension d'alimentation en énergie. 3. Circuit selon la revendication 2, caractérisé en ce que le premier miroir de courant comporte: un premier transistor PMOS (412) ayant un corps couplé à une source de ce transistor; une résistance (413) de réaction couplée entre la source 30 du premier transistor PMOS et la tension d'alimentation en énergie; et un deuxième transistor PMOS (414) ayant une grille et un drain tous deux couplés à une grille du premier transistor PMOS, et une source couplée à la tension d'alimentation en énergie. FR 06 53400 14.12.2006 4. Circuit selon la revendication 3, caractérisé en ce que le second miroir de courant comporte: un troisième transistor NMOS (421) ayant une grille et un drain tous deux couplés à un drain du premier transistor PMOS, et une source couplée à la tension de référence (VREF) ; et un quatrième transistor NMOS (422) ayant une grille couplée à la grille du troisième transistor NMOS; un drain couplé au drain du deuxième transistor PMOS, et une source couplée à la tension de référence. 5. Circuit selon la revendication 4, caractérisé en ce que l'unité de compensation de courant comporte un cinquième transistor NMOS (431) ayant une grille couplée au drain du deuxième transistor PMOS, un drain couplé au drain du premier transistor PMOS, et une source couplée à la tension de référence. 6. Circuit selon la revendication 5, caractérisé en ce qu'il reçoit la tension d'alimentation en énergie et la tension d'alimentation en énergie est produite dans une plage comprise entre la région de saturation et la région de triode des transistors PMOS et des transistors NMOS. 7. Circuit selon la revendication 1, caractérisé en ce qu'il comporte en outre une unité de démarrage (440) configurée pour activer le premier miroir de courant et le second miroir de courant juste après une mise sous tension. 8. Circuit selon la revendication 1, caractérisé en ce qu'il comporte: une unité de génération de courant comprenant une source de courant autopolarisé qui génère le premier 30 courant (I1) ; et en ce que l'unité (430) de compensation de courant est configurée pour fournir le premier courant compensé en tant que courant de référence. 9. Circuit selon la revendication 8, caractérisé en 35 ce que l'unité (450) de sortie de courant est configurée FR 06 53400 14.12.2006 pour délivrer en sortie le premier courant compensé en tant que courant de référence. 10. Circuit pour la génération de tensions de polarisation, caractérisé en ce qu'il comporte: un transistor d'entrée (741) configuré pour recevoir un courant de référence (IREF) délivré par un circuit pour la génération d'un courant de référence selon l'une quelconque des revendications 1 à 9; et au moins une branche de polarisation (710), configurée pour générer les tensions de polarisation, comprenant une première charge; une deuxième charge qui est couplée en série avec la première charge; et un transistor fonctionnant en miroir configuré pour former un miroir de courant avec le transistor d'entrée et configuré pour fournir aux première et seconde charges un courant de miroir qui dépend du courant de référence, les tensions de polarisation étant délivrées respectivement en sortie d'une ou plus d'une jonction de la deuxième charge et du transistor fonctionnant en miroir, et d'une jonction de la première charge et de la deuxième charge. 11. Circuit selon la revendication 10, caractérisé en ce qu'il comporte en outre: une branche de polarisation supplémentaire; et une branche (720) formant tampon, configurée pour délivrer un courant basé sur le courant de référence depuis une branche de polarisation (710) à une autre branche de polarisation (730) en soumettant le courant à une action de miroir. 12. Circuit selon la revendication 11, caractérisé en ce que les branches de polarisation comprennent des première, deuxième et troisième branches (710, 720 et 730), et en ce que: la première branche de polarisation (710) comprend un premier transistor (711) fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée (741) pour produire un premier courant de miroir qui dépend du courant FR 06 53400 14.12.2006 de référence, pour une première charge passive (712) et une première charge active (713) qui est couplée en série avec la première charge passive, la première branche délivrant en sortie une première tension de polarisation depuis une jonction de la première charge passive et de la première charge active; la deuxième branche de polarisation (720) comprend un deuxième transistor (721) fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un deuxième courant de miroir qui dépend du courant de référence, pour une deuxième charge passive (722) et une deuxième charge active (723) qui est couplée en série avec la deuxième charge passive, la deuxième branche délivrant en sortie une deuxième tension de polarisation depuis une jonction de la deuxième charge passive et de la deuxième charge active et une troisième tension de polarisation depuis une jonction de la deuxième charge passive et du deuxième transistor fonctionnant en miroir; la branche formant tampon comprend un troisième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un troisième courant de miroir qui dépend du courant de référence pour une troisième charge passive et une troisième charge active couplée en série avec la troisième charge passive; et la troisième branche de polarisation (730) comprend un quatrième transistor (731) fonctionnant en miroir qui forme un miroir de courant avec la troisième charge active pour produire un quatrième courant de miroir qui dépend du troisième courant de miroir avec une quatrième charge passive et une quatrième charge active qui est couplée en série avec la quatrième charge passive, la quatrième branche délivrant en sortie une quatrième tension de polarisation depuis une jonction de la quatrième charge passive et de la quatrième charge active et une cinquième tension de polarisation depuis une jonction de la quatrième charge passive et du quatrième transistor fonctionnant en miroir. FR 06 53400 14.12.2006 13. Circuit de polarisation, caractérisé en ce qu'il comporte: le circuit selon la revendication 10 pour générer des tensions de polarisation basées sur un courant de référence (IREF) ; et un circuit (400) de génération de courant de référence destiné à générer le courant de référence et comprenant: un premier miroir de courant configuré pour produire une action de miroir de courant basée sur un deuxième courant (I2) afin de générer un premier courant (Il) qui est sensiblement en proportion inverse d'une variation d'une tension d'alimentation en énergie (VDD) ; une unité (430) de compensation de courant configurée pour compenser le premier courant en éliminant une variation du premier courant correspondant à la variation de la tension d'alimentation en énergie; un deuxième miroir de courant (420) configuré pour générer le deuxième courant sur la base du premier courant compensé, et configuré pour fournir le deuxième courant au premier miroir de courant; et une unité (450) de sortie de courant configurée pour délivrer en sortie le deuxième courant en tant que courant de référence. 14. Circuit de polarisation selon la revendication 13, caractérisé en ce que l'unité de compensation de courant est configurée pour éliminer sensiblement un incrément du premier courant qui augmente en proportion inverse de la tension d'alimentation en énergie. 15. Circuit de polarisation selon la revendication 14, 30 caractérisé en ce que le premier miroir de courant comporte: un premier transistor PMOS (412) ayant un corps couplé à sa propre source; une résistance de réaction (413) couplée entre la source du premier transistor PMOS et la tension 35 d'alimentation en énergie; et FR 06 53400 14.12.2006 un deuxième transistor PMOS (414) ayant une grille et un drain tous deux couplés à une grille du premier transistor PMOS, et une source couplée à la tension d'alimentation en énergie. 16. Circuit de polarisation selon la revendication 15, caractérisé en ce que le deuxième miroir de courant comporte: un troisième transistor NMOS (421) ayant une grille et un drain tous deux couplés à un drain du premier transistor PMOS, et une source couplée à une tension de référence (VREF) ; et un quatrième transistor NMOS (422) ayant une grille couplée à la grille du troisième transistor NMOS, un drain couplé au drain du deuxième transistor PMOS et une source couplée à la tension de référence. 17. Circuit de polarisation selon la revendication 16, caractérisé en ce que l'unité de compensation de courant comporte un cinquième transistor NMOS (431) ayant une grille couplée au drain du deuxième transistor PMOS, un drain couplé au drain du premier transistor PMOS et une source couplée à la tension de référence. 18. Circuit de polarisation selon la revendication 17, caractérisé en ce que le circuit de génération de courant de référence reçoit la tension d'alimentation en énergie et cette tension d'alimentation en énergie est produite dans une plage comprise entre la région de saturation et la région de triode des transistors PMOS et des transistors NMOS. 19. Circuit de polarisation selon la revendication 13, caractérisé en ce que le circuit de génération de courant de référence comporte en outre une unité de démarrage (440) configurée pour activer le premier miroir de courant et le deuxième miroir de courant après une mise sous tension. 20. Circuit de polarisation selon la revendication 13, caractérisé en ce que le circuit de la revendication 10 comporte en outre une branche de polarisation supplémentaire, FR 06 53400 14.12.2006 et une branche formant tampon configurée pour délivrer un courant basé sur le courant de référence d'une branche de polarisation à une autre branche de polarisation en soumettant le courant à une action de miroir de courant. 21. Circuit de polarisation selon la revendication 20, caractérisé en ce que les branches de polarisation comprennent des première, deuxième et troisième branches (710, 720, 730) et en ce que: la première branche de polarisation (710) comprend un premier transistor (711) fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée (714) pour produire un premier courant de miroir qui dépend du courant de référence, pour une première charge passive (712) et une première charge active (713) qui est couplée en série avec la première charge passive, la première branche délivrant en sortie une première tension de polarisation depuis une jonction de la première charge passive et de la première charge active; la deuxième branche de polarisation (720) comprend un deuxième transistor (721) fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un deuxième courant de miroir qui dépend du courant de référence, pour une deuxième charge passive (722) et une deuxième charge active (723) qui est couplée en série avec la deuxième charge passive, la deuxième branche délivrant en sortie une deuxième tension de polarisation depuis une jonction de la deuxième charge passive et de la deuxième charge active et une troisième tension de polarisation depuis une jonction de la deuxième charge passive et du deuxième transistor fonctionnant en miroir; la branche formant tampon comprend un troisième transistor fonctionnant en miroir qui forme un miroir de courant avec le transistor d'entrée pour produire un troisième courant de miroir qui dépend du courant de référence pour une troisième charge passive et une troisième charge active couplée en série avec la troisième charge passive; et FR 06 53400 14.12.2006 la troisième branche de polarisation (730) comprend un quatrième transistor (731) fonctionnant en miroir qui forme un miroir de courant avec la troisième charge active pour produire un quatrième courant de miroir qui dépend du troisième courant de miroir avec une quatrième charge passive et une quatrième charge active qui est couplée en série avec la quatrième charge passive, la quatrième branche délivrant en sortie une quatrième tension de polarisation depuis une jonction de la quatrième charge passive et de la quatrième charge active et une cinquième tension de polarisation depuis une jonction de la quatrième charge passive et du quatrième transistor fonctionnant en miroir. FR 06 53400 14.12.2006