FR 2895529 A1 20070629 FR 0605184 A 20060612 DISPOSITIF D'AFFICHAGE A CRISTAUX LIQUIDES, PROCEDE D'EXCITATION DE CELUI-CI ET CIRCUIT DE PRE-CHARGE La présente invention concerne un dispositif d'affichage à cristaux liquides, et plus particulièrement un dispositif d'affichage à cristaux liquides et un procédé d'excitation de celui-ci qui peuvent avoir un effet de pré-charge sans modifier les structures des circuits intégrés de pilotes de grille. Récemment, les dispositifs d'affichage à cristaux liquides (LCD : liquid crystal display) ont été plus largement utilisés dans une variété de produits électroniques en raison de leurs caractéristiques telles que leur légèreté, leur forme mince, leur faible consommation électrique, etc. Selon une telle tendance, les dispositifs LCD ont été utilisés dans des matériels de bureautique, des matériels audio et vidéo, etc. Un dispositif d'affichage à cristaux liquides commande une transmission de la lumière conformément à un signal appliqué à une pluralité de dispositifs de commutation agencés dans une matrice pour afficher des images souhaitées sur un écran. Les transistors à couches minces (TFT : thin film transistors) sont principalement utilisés pour les dispositifs de commutation. En se reportant à la figure 1, un dispositif LCD selon l'art connexe inclut un écran d'affichage à cristaux liquides 3 dans lequel des lignes de données DL_1 à DL_m croisent des lignes de grille GL1 à GL_n et un TFT est agencé à chaque croisement pour alimenter une tension de pixels sur une cellule à cristaux liquides Clc. Le dispositif LCD inclut en outre un circuit d'excitation de grille 2 pour alimenter une impulsion de balayage sur les lignes de grille GL_1 à GL_n, un circuit d'excitation de données 1 pour alimenter des tensions de pixels sur les lignes de données DL 1 à DL_m ; et un dispositif de commande du temps 4 pour commander le circuit d'excitation de grille 2 et le circuit d'excitation de données 1. Les TFT alimentent des tensions de pixels sur les cellules à cristaux liquides Clc via les lignes de données DL en réponse à l'impulsion de balayage provenant des lignes de grille GL. À cette fin, une électrode grille du TFT est reliée à la ligne de grille GL, une électrode source du TFT est reliée à la ligne de données DL, et une électrode drain du TFT est reliée à une électrode de pixels de la cellule à cristaux Iiquides Clc. La cellule à cristaux liquides Clc est excitée par une différence de tension entre une tension commune Vcom alimentée sur une électrode commune et la tension de pixels alimentée sur l'électrode de pixel. Dans chacune des cellules à cristaux liquides Clc, un condensateur mémoire Cst est formé. Le condensateur mémoire Cst peut être formé entre l'électrode de pixels de la cellule à cristaux liquides Clc et une ligne de grille de pré-étage ou entre l'électrode de pixel de la 1\ HIRSCH6\BREVETS\Brevets\25400\25416-060608-tradTXT. doc - 12 juin 2006 -1/19 cellule à cristaux liquides Clc et une fine d'électrode commune pour maintenir la tension de pixel dans la cellule à cristaux liquides Clc. Le dispositif de commande du temps 4 commande le pilote de données 1 et le pilote de grille 2, et alimente des signaux vidéo numériques, synchronisés sur un signal d'horloge, vers le pilote de données 1 à partir d'une carte graphique. Le pilote de données 1 convertit les signaux vidéo numériques alimentés par le dispositif de commande du temps 4 en signaux vidéo analogiques (tensions de pixel) et alimente les signaux vidéo analogiques sur les lignes de données DL _1 à DL_m pour exciter les cellules à cristaux liquides Clc dans l'écran à cristaux liquides 3. Le pilote de grille 2 alimente séquentiellement l'impulsion de balayage sur les lignes de grille GL 1 à GL_n pour alimenter les signaux vidéo analogiques sur les cellules à cristaux liquides Clc reliées à la ligne de grille sélectionnée. Afin d'empêcher un scintillement et une détérioration des cristaux liquides dans les cellules à cristaux liquides Clc, un procédé d'excitation par inversion peut être utilisé, dans lequel la polarité du signal vidéo alimenté sur la cellule à cristaux liquides Clc est commutée dans une période désignée. Les exemples de procédé d'excitation par inversion sont un procédé d'inversion de trame, un procédé d'inversion de ligne, un procédé d'inversion de colonne, un procédé d'inversion de point, etc. Parmi ces procédés d'inversion, le procédé d'inversion de point est géné- ralement utilisé dans des écrans LCD de moyennes à grandes dimensions. La figure 2 est une vue schématique illustrant un procédé d'inversion de point, dans lequel différentes polarités du signal vidéo sont alimentées sur chaque pixel de l'écran à cristaux liquides 3. En se reportant à la figure 2, un carré représente un pixel qui inclut des sous-pixels R, G et B. Chacun des sous-pixels R, G et B correspond à une cellule à cristaux liquides Clc. Le symbole + représente un signal vidéo ayant une polarité positive et le symbole - représente un signal vidéo ayant une polarité négative alimentée sur le pixel. En outre, la figure 2(a) et la figure 2(b) montrent que les polarités des pixels sont commutées après un intervalle de trame. Dans le procédé d'inversion de point, la polarité de la tension de pixel appliquée à un pixel donné est différente des polarités des tensions de pixel appliquées aux pixels adjacents et est inversée à chaque trame. Par exemple, dans la première trame, les polarités des signaux vidéo représentés dans la figure 2(a) sont alimentées sur les pixels, puis dans la deuxième trame, les polarités des signaux vidéo représentés dans la figure 2(b) sont alimentées sur les pixels. Cependant, le dispositif LCD excité par un tel procédé d'inversion de point consomme une grande quantité de courant et le circuit intégré de données du dispositif LCD génère une grande quantité de chaleur. Pour pallier ces problèmes, un R \Brevets\25400\25416-060608-tradTXT doc - 9 juin 2006 - 2/19 schéma d'excitation dans lequel la largeur de balancement des tensions de pixel est réduite en pré-chargeant les cellules à cristaux liquides Clc a été suggéré. Plus particulièrement, lorsque les TFT reliés à la n-ième ligne horizontale sont allumés pour alimenter les tensions de pixel sur les pixels de la n-ième ligne horizontale, les TFT reliés à la (n+2)-ième ligne horizontale sont également allumés pour pré-charger les pixels de la (n+2)-ième ligne horizontale. Comme illustré dans la figure 2, les polarités des tensions de pixel alimentées sur les pixels de la n-ième ligne horizontale sont les mêmes que les polarités des tensions de pixel alimentées sur les pixels de la (n+2)-ième ligne horizontale dans le procédé d'excitation par inversion. Pour allumer simultanément les TFT reliés à la n-ième ligne horizontale et à la (n+2)-ième ligne horizontale, la n-ième ligne de grille peut être simplement reliée à la (n+2)-ième ligne de grille. Cependant, dans un tel cas, les tensions de pixel déjà chargées dans les pixels de la n-ième ligne de grille peuvent être affectées négative-ment lorsque les TFT de la (n+2)-ième ligne horizontale sont allumés. Par consé- quent, une variété de schémas d'excitation qui incluent des changements de structure du circuit intégré d'excitation de grille a été suggérée, mais en raison des changements dans le circuit intégré d'excitation de grille, ces schémas d'excitation augmentent le coût de production du dispositif LCD. Par conséquent, la présente invention concerne un dispositif d'affichage à cristaux liquides et un procédé d'excitation de celui-ci qui pallie sensiblement un ou plusieurs des problèmes dus aux limites et inconvénients de l'art connexe. Un avantage de la présente invention est de proposer un dispositif d'affichage à cristaux liquides et un procédé d'excitation de celui-ci qui peuvent avoir un effet de pré-charge sans modifier les structures des circuits intégrés d'excitation de grille. Pour atteindre ces avantages et autres avantages et conformément au but de la présente invention, telles que réalisée et largement décrite, un dispositif d'affichage inclut une matrice de pixel incluant une pluralité de lignes de grille et une pluralité de lignes de données qui se croisent pour définir des régions de pixel et une pluralité de premiers transistors à couches minces à proximité des croisements, les premiers transistors à couches minces alimentant des tensions de pixel sur des électrodes pixels des régions de pixel ; un circuit d'excitation de grille pour alimenter séquentiellement une impulsion de balayage sur les lignes de grille ; un circuit d'excitation de données pour alimenter les tensions de pixel sur les lignes de données ; et un circuit de pré-charge incluant une pluralité de deuxièmes transistors à couches minces, les deuxièmes transistors à couches minces étant reliés à la n-ième ligne de grille et allumés par l'impulsion de balayage appliquée à la n-ième ligne de grille, le circuit de pré-charge alimentant une tension supérieure à une tension de seuil des premiers transistors à couches minces sur la (n+2)-ième ligne de grille. R \Brevets\ 25400\25416-060608-tradTXT. doc - 9juin 2006 - 3/ 19 Selon un mode de réalisation, le circuit de pré-charge inclut en outre : une première ligne d'alimentation en tension alimentée par une première tension d'activation de grille en courant alternatif. et une deuxième ligne d'alimentation en tension alimentée par une deuxième tension d'activation de grille en courant alterna- tif. Selon un autre mode de réalisation, un niveau de tension de la première tension d'activation de grille en courant alternatif et un niveau de tension de la deuxième tension d'activation de grille en courant alternatif sont changés toutes les deux périodes horizontales. Selon un autre mode de réalisation, une phase de la première tension d'activation de grille en courant alternatif est opposée à une phase de la deuxième tension d'activation de grille en courant alternatif. Selon un autre mode de réalisation, la pluralité de deuxièmes transistors à couches minces (TFT2) inclut : le n-ième deuxième transistor à couches minces ayant une borne de grille reliée à la n-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain reliée à la (n+2)-ième ligne de grille ; le (n+l)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+l)-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain reliée à la (n+3)-ième ligne de grille ; le (n+2)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+2)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+4)-ième ligne de grille ; et le (n+3)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+3)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+5)- ième ligne de grille. Selon un autre mode de réalisation, le circuit de pré-charge est formé sur le même substrat que les lignes de grille, les lignes de données et les premiers transis-tors à couches minces. Le dispositif d'affichage peut comprendre en outre un générateur de tension pour générer la première tension d'activation de grille en courant alternatif et la deuxième tension d'activation de grille en courant alternatif. Selon un mode de réalisation, le circuit d'excitation de données alimente les tensions de pixel sur les lignes de données selon un procédé d'inversion de point. Selon un autre mode de réalisation, le circuit d'excitation de données alimente les tensions de pixel sur les lignes de données selon un procédé d'inversion de ligne. Dans un autre aspect de la présente invention, un procédé d'excitation d'un dispositif d'affichage, le dispositif d'affichage incluant une matrice de pixel dans R\Brevets\25400\25416-060608-tradTXT doc - 9 juin 2006 - 4,19 laquelle une pluralité de lignes de grille croisent une pluralité de lignes de données pour définir des régions de pixel et une pluralité de transistors à couches minces à proximité des croisements, les premiers transistors à couches minces alimentant des tensions de pixel sur les électrodes de pixel des régions de pixel, le procédé inclut l'alimentation séquentielle d'une impulsion de balayage sur les lignes de grille ; l'alimentation des tensions de pixel sur les lignes de données selon un procédé d'inversion de point ; et l'alimentation d'une tension supérieure à un seuil des premiers transistors à couches minces sur la (n+2)-ième ligne de grille en utilisant un deuxième transistor à couches minces allumé conformément à l'impulsion de balayage alimentée sur la n-ième ligne de grille. De préférence, la tension supérieure au seuil des premiers transistors à couches minces à la (n+2)-ième ligne de grille inclut une première tension d'activation de grille en courant alternatif et une deuxième tension d'activation de grille en courant alternatif. Selon un mode de réalisation, un niveau de tension de la première tension d'activation de grille en courant alternatif et un niveau de tension de la deuxième tension d'activation de grille en courant alternatif sont changés toutes les deux périodes horizontales. Selon un autre mode de réalisation, une phase de la première tension d'activation de grille en courant alternatif est opposée à une phase de la deuxième tension d'activation de grille en courant alternatif. Selon un autre mode de réalisation, ladite alimentation en tension supérieure à la tension de seuil comprend : l'alimentation de la première tension d'activation de grille en courant alternatif sur la (n+2)-ième ligne de grille en utilisant le n-ième deuxième transistor à couches minces relié à la n- ième ligne de grille ; l'alimentation de la première tension d'activation de grille en courant alternatif sur la (n+3)-ième ligne de grille en utilisant le (n+l)-ième deuxième transistor à couches minces relié à la (n+l)-ième ligne de grille ; l'alimentation de la deuxième tension d'activation de grille en courant alternatif sur la (n+4)-ième ligne de grille en utilisant le (n+2)-ième deuxième transistor à couches minces relié à la (n+2)-ième ligne de grille ; et l'alimentation de la deuxième tension d'activation de grille en courant alternatif sur la (n+5)-ième ligne de grille en utilisant le (n+3)-ième deuxième transistor à couches minces relié à la (n+3)-ième ligne de grille. De préférence, lors de l'alimentation de la tension supérieure au seuil des premiers transistors à couches minces sur la (n+2)-ième ligne de grille en utilisant le n-ième deuxième transistor à couches minces relié à la n-ième ligne de grille, les premiers transistors à couches minces reliés à la (n+4)-ième ligne de grille sont éteints. R\Brevets\25400`? 5416-060608-tradTXT doc - 9 juin 2006 - 5/ 19 Encore dans un autre aspect de la présente invention, un circuit de pré-charge pour pré-charger des pixels d'un dispositif d'affichage ayant une pluralité de lignes de grille et une pluralité de lignes de données qui se croisent et une pluralité de premiers transistors à couches minces à proximité des croisements pour alimenter des tensions de pixel sur les pixels, le circuit de pré-charge inclut un générateur de tension pour alimenter une tension supérieure à une tension de seuil des premiers transistors à couches minces ; et une pluralité de deuxièmes transistors à couches minces, l'un des deuxièmes transistors à couches minces étant allumé par une impulsion de balayage appliquée à la n-ième ligne de grille pour alimenter la tension supérieure à la tension de seuil des premiers transistors à couches minces sur la (n+2)-ième ligne de grille. Selon un mode de réalisation, le circuit de pré-charge inclut en outre : une première ligne d'alimentation en tension alimentée par une première tension d'activation de grille en courant alternatif; et une deuxième ligne d'alimentation en 15 tension alimentée par une deuxième tension d'activation de grille en courant alterna-tif. Selon un autre mode de réalisation, un niveau de tension de la première tension d'activation de grille en courant alternatif et un niveau de tension de la deuxième tension d'activation de grille en courant alternatif sont changés toutes les deux pério- 20 des horizontales. Selon un autre mode de réalisation, une phase de la première tension d'activation de grille en courant alternatif est opposée à une phase de la deuxième tension d'activation de grille en courant alternatif. Selon un autre mode de réalisation encore, les deuxièmes transistors à couches 25 minces incluent : le n-ième deuxième transistor à couches minces ayant une borne de grille reliée à la n-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain borne de drain reliée à la (n+2)-ième ligne de grille ; le (n+1)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+l)-ième ligne de grille, une borne de source reliée à la 30 première ligne d'alimentation en tension, et une borne de drain reliée à la (n+3)-ième ligne de grille ; le (n+2)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+2)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+4)-ième ligne de grille ; et le (n+3)-ième deuxième transistor à couches minces ayant 35 une borne de grille reliée à la (n+3)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+5)-ième ligne de grille. R.\Brevets\25400\25416-060608-tradTXT doc - 9 juin 2006 -6/19 On comprendra que tant la description générale qui précède que la description détaillée qui va suivre sont données à titre d'exemple et d'explication et sont destinées à fournir une explication supplémentaires à l'invention telle que revendiquée. Les dessins annexés, qui sont destinés à mieux comprendre l'invention et sont intégrés à celle-ci et font partie de cette description, illustrent des modes de réalisation de l'invention et, en liaison avec la description, servent à expliquer les principes de l'invention. Dans les dessins : la figure 1 est une vue schématique illustrant un dispositif d'affichage à 10 cristaux liquides (LCD) selon l'art connexe ; la figure 2 est une vue schématique illustrant un procédé d'inversion de point ; la figure 3 est une vue schématique illustrant un dispositif d'affichage à cristaux liquides (LCD) selon un mode de réalisation de la présente invention ; la figure 4 est une vue illustrant le circuit de pré-charge représenté dans la 15 figure3;et la figure 5 est une vue représentant des formes d'ondes d'excitation du circuit de pré-charge représenté dans la figure 4. On fera maintenant référence de manière détaillée aux mode de réalisation de la présente invention, pour laquelle des exemples sont illustrés dans les dessins 20 annexés. La figure 3 est une vue schématique illustrant un dispositif d'affichage à cristaux liquides (LCD) selon un mode de réalisation de la présente invention. En se reportant à la figure 3, un dispositif d'affichage à cristaux liquides (LCD) selon la présente invention inclut un écran d'affichage à cristaux liquides 103 dans 25 lequel des lignes de données DL 1 à DL_} utilisant le n-ième transistor à couches minces relié à la n-ième ligne de grille croisent des lignes de grille GL_1 à GL_i et une matrice de pixels 112 est dotée d'une pluralité de premiers transistors à couches minces TFT1 formés à proximité des croisements pour alimenter des tensions de pixel sur les cellules à cristaux liquides Clc. Le dispositif LCD inclut en outre : un 30 circuit de pré-charge 110 pour alimenter une tension supérieure à une tension de seuil du premier transistor à couches minces TFT1 sur la (n+2)-ième ligne de grille GL n+2 lorsqu'une impulsion de balayage est alimentée sur la n-ième ligne de grille GL_n ; un générateur de tension 108 pour générer une tension d'excitation pour exciter le circuit de pré-charge 110 ; un circuit d'excitation de grille 102 pour 35 alimenter séquentiellement une impulsion de balayage sur les lignes de grille GL_1 à GL i ; et un circuit d'excitation de données 101 pour alimenter des tensions de pixel sur les lignes de données DL_l à DL j. La polarité des tensions de pixel alimentées sur une ligne de données donnée est différente de la polarité des tensions de pixel R'\Brevets\25400\25416-060608-tradTXT doc - 9 juin 2006 - 7/19 alimentées sur la ligne de données adjacente et est convertie sur chaque trame lorsqu'un procédé d'inversion de ligne ou un procédé d'inversion de point est appliqué. Également, la polarité des tensions de pixel alimentées sur un pixel donné est différente des polarités des tensions de pixel alimentées sur le pixel adjacent et est convertie sur chaque trame selon un procédé d'inversion de point. Les premiers transistors à couches minces TFT1 alimentent des tensions de pixel sur les cellules à cristaux liquides Clc en réponse à l'impulsion de balayage provenant des lignes de grille GL. À cette fin, une électrode grille du premier transistor à couches minces TFT1 est reliée à la ligne de grille GL, une électrode source du TFT1 est reliée aux lignes de données DL et une électrode drain du TFT1 est reliée à une électrode pixel de la cellules à cristaux liquides Clc. La cellule à cristaux liquides Clc est excitée par une différence de tension entre une tension de pixel alimentée sur l'électrode pixel et une tension commune Vcom fournie à une électrode commune (non représentée). Dans chacune des cellules à cristaux liquides Clc, un condensateur mémoire Cst est formé. Le condensateur mémoire Cst peut être formé entre l'électrode pixel de la cellule à cristaux liquides Clc et une ligne de pré-étage de grille ou entre l'électrode pixel de la cellule à cristaux liquides Cls et une ligne d'électrode commune pour maintenir la tension de pixel chargée dans la cellule à cristaux liquides Clc. Un dispositif de commande du temps 104 commande le pilote de données 101 et le pilote de grille 102, et alimente des signaux vidéo numériques synchronisés sur un signal d'horloge vers le pilote de données 101 à partir d'une carte graphique. Le pilote de données 101 convertit les signaux vidéo numériques alimentés par le dispositif de commande du temps 104 en signaux vidéo analogiques (tensions de pixel) et alimente les signaux vidéo analogiques sur les lignes de données DL_1 à DL_j pour exciter les cellules à cristaux liquides Clc dans l'écran à cristaux liquides 103. Le pilote de grille 102 alimente séquentiellement l'impulsion de balayage synchronisée sur les signaux vidéo sur les lignes de grille GL_1 à GL_i. La figure 4 est une vue illustrant le circuit de pré-charge représenté dans la 30 figure 3, et la figure 5 est une vue représentant des formes d'ondes d'excitation du circuit de pré-charge représenté dans la figure 4. En se reportant aux figures 4 et 5, le circuit de pré-charge 110 inclut une pluralité de deuxièmes transistors à couches minces FTF2 pour alimenter une tension supérieure à une tension de seuil du premier transistor à couches minces TFT1 sur la 35 (n+2)-ième ligne de grille GL_n+2 lorsqu'une impulsion de balayage est alimentée sur la n-ième ligne de grille GL_n ; et des lignes d'alimentation en tension Lonl et Long. Les deuxièmes transistors à couches minces TFT2 sont reliés aux lignes de grille GL_1 à GL_i, comme représenté dans la figure 4. Le circuit de pré-charge 110 R . dBrevets\25400\25416-060608-tradTXT doc - 9 juin 2006 - 8/ 19 peut être formé conjointement avec la matrice de pixels 112 au moyen du même processus que la matrice de pixels 112 dans l'écran à cristaux liquides 103. Le générateur de tension 108 génère des première et deuxième tensions d'activation de grille en courant alternatif Vonl et Von2 qui sont communiquées au circuit de pré-charge 110 au moyen des lignes d'alimentation en tension Lonl et Lon2, respectivement. La première tension d'activation de grille en courant alternatif Vonl présente une phase opposée à la deuxième tension d'activation de grille en courant alternatif Von2. Un tel générateur de tension 108 peut être formé sur une carte de circuit imprimée (PCB : printed circuit board). l0 Chacun des deuxièmes transistors à couches minces TFT2 peut alimenter soit la première tension d'activation de grille en courant alternatif Vonl, soit la deuxième tension d'activation de grille en courant alternatif Von2 sur la ligne de grille GL_n+2 lorsque l'impulsion de balayage est alimentée sur la ligne de grille GL_n. La première tension d'activation de grille en courant alternatif Vonl oscille 15 entre une haute tension de grille Vh supérieure à la tension de seuil du premier transistor à couches minces TFT1 et une basse tension de grille VI inférieure à la tension de seuil du premier transistor à couches minces TFT1 toutes les deux périodes horizontales, et la deuxième tension d'activation de grille en courant alternatif Von2 présente la phase opposée à la première tension d'activation de grille en courant 20 alternatif Vont. Le n-ième deuxième transistor à couches minces TFT2_n relié à la n-ième ligne de grille GL_n alimente la haute tension de grille Vh à partir de la première ligne d'alimentation en tension Lonl jusqu'à la (n+2)-ième ligne de grille GL_n+2 en réponse à l'impulsion de balayage SP alimentée sur la n-ième ligne de grille 25 GL_n. à cette fin, une électrode grille du n-ième deuxième transistor à couches minces TFT2_n est reliée à la n-ième ligne de grille GL_n, son électrode source est reliée à la première ligne d'alimentation en tension Lonl, et son électrode drain est reliée à la (n+2)-ième ligne de grille GL_n+2. Le (n+l)-ième deuxième transistor à couches minces TFT2 n+l relié à la 30 (n+l)-ième ligne de grille GL_n+l alimente la haute tension de grille Vh à partir de la première ligne d'alimentation en tension Lonl jusqu'à la (n+3)-ième ligne de grille GL_n+3 en réponse à l'impulsion de balayage SP alimentée sur la (n+l)ième ligne de grille GL_n+l . À cette fin, une électrode grille du (n+l)-ième deuxième transistor à couches minces TFT2_n+l est reliée à la (n+l)-ième ligne de grille 35 GL_n+l, son électrode source est reliée à la première ligne d'alimentation en tension Lonl, et son électrode drain est reliée à la (n+3)-ième ligne de grille GLn+3. Le (n+2)-ième deuxième transistor à couches minces TFT2 n+2 relié à la (n+2)-ième ligne de grille GL_n+2 alimente la haute tension de grille Vh à partir de R.\Brevets\25400\25416-060608-tradTXT doc - 9juin 2006 - 9/19 la deuxième ligne d'alimentation en tension Lon2 jusqu'à la (n+4)-ième ligne de grille GL_n+4 en réponse à l'impulsion de balayage SP alimentée sur la (n+2)ième ligne de grille GL_n+2. À cette fin, une électrode grille du (n+2)-ième deuxième transistor à couches minces TFT2_n+2 est reliée à la (n+2)-ième ligne de grille GL n+2, son électrode source est reliée à la deuxième ligne d'alimentation en tension Lon2, et son électrode drain est reliée à la (n+4)-ième ligne de grille GL_n+4. Le (n+3)-ième deuxième transistor à couches minces TFT2 n+3 relié à la (n+3)-ième ligne de grille GL_n+3 alimente la haute tension de grille Vh à partir de la deuxième ligne d'alimentation en tension Lon2 jusqu'à la (n+5)-ième ligne de grille GL_n+5 en réponse à l'impulsion de balayage SP alimentée sur la (n+3)ième ligne de grille GL_n+3. À cette fin, une électrode grille du(n+3)-ième deuxième transistor à couches minces TFT2_n+3 est reliée à la (n+3)-ième ligne de grille GL n+3, son électrode source est reliée à la deuxième ligne d'alimentation en tension Lon2, et son électrode drain est reliée à la (n+5)-ième ligne de grille GL_n+5. Le fonctionnement du circuit de pré-charge 110 selon le mode de réalisation de la présente invention va maintenant être décrit. Tout d'abord, lorsque l'impulsion de balayage SP est alimentée sur la n-ième ligne de grille GL_n, les premiers transistors à couches minces TFTI reliés à la nième ligne de grille GL_n sont allumés pour alimenter, par exemple, des tensions de pixel ayant une polarité positive (ou une polarité négative) sur les cellules à cristaux liquides Clc reliées aux premiers transistors TFTI. À ce moment-là, le n-ième deuxième transistor à couches minces TFT2_n est également allumé par l'impulsion de balayage SP, et la haute tension de grille Vh est alimentée sur la (n+2)-ième ligne de grille GL_n+2 à partir de la première ligne d'alimentation en tension Lonl via le n-ième deuxième transistor à couches minces TFT2_n pour ainsi allumer les premiers transistors à couches minces TFTI reliés à la (n+2)-ième ligne de grille GL n+2. Lorsque les premiers transistor à couches minces TFTI reliés à la (n+2)ième ligne de grille GL_n+2 sont allumés, les cellules à cristaux liquides Clc reliées aux premiers transistors à couches minces TFTI sont pré-chargées avec les tensions de pixel de polarité positive (ou de polarité négative). À ce moment-là, le (n+2)-ième deuxième transistor à couches minces TFT2_n+2 relié à la (n+2)-ième ligne de grille GL_n+2 est allumé, de sorte que la basse tension de grille VI est alimentée sur la (n+4)-ième ligne de grille GL_n+4 à partir de la deuxième ligne d'alimentation en tension Lon2 pour éteindre les premiers transistors à couches minces TFTI reliés à la (n+4)-ième ligne de grille GL_n+4. R:\Brevets\25400\25416-060608-tradTXT doc - 9 juin 2006 - 10/ 19 Ensuite, lorsque l'impulsion de balayage SP est alimentée sur la (n+l)-ième ligne de grille GL_n+l, les premiers transistors à couches minces TFTI reliés à la (n+l)-ième ligne de grille GL_n+1 sont allumés pour alimenter des tensions de pixel ayant une polarité positive (ou une polarité négative) sur les cellules à cristaux liqui- des Clc reliées aux premiers transistors TFT1. À ce moment-là, le (n+l)-ième deuxième transistor à couches minces TFT2_n+1 est également allumé par l'impulsion de balayage SP, et la haute tension de grille Vh est alimentée sur la (n+3)-ième ligne de grille GL_n+3 à partir de la première ligne d'alimentation en tension Lonl via le (n+l)-ième deuxième transistor à couches minces TFT2_n+l pour ainsi allumer les premiers transistors à couches minces TFTI reliés à la (n+3)-ième ligne de grille GL_n+3. Lorsque les premiers transistor à couches minces TFTI reliés à la (n+3)-ième ligne de grille GL_n+3 sont allumés, les cellules à cristaux liquides Clc reliées aux premiers transistors à couches minces TFT1 sont pré-chargées avec les tensions de pixel ayant une polarité positive (ou une polarité néga- tive). À ce moment-là, le (n+3)-ième deuxième transistor à couches minces TFT2n+3 relié à la (n+3)-ième ligne de grille GL_n+3 est allumé, de sorte que la basse tension de grille VI est alimentée sur la (n+5)-ième ligne de grille GL_n+5 à partir de la deuxième ligne d'alimentation en tension Lon2 pour éteindre les premiers transistors à couches minces TFTI reliés à la (n+5)-ième ligne de grille GL_n+5. Ensuite, lorsque l'impulsion de balayage SP est alimentée sur la (n+2)-ième ligne de grille GLn+2, les premiers transistors à couches minces TFTI reliés à la (n+2)-ième ligne de grille GL_n+2 sont allumés pour alimenter des tensions de pixel ayant une polarité positive (ou une polarité négative) sur les cellules à cristaux liquides Clc reliées aux premiers transistors TFTI. à ce moment-là, les cellules à cristaux liquides Clc pré-chargées par les tensions de pixel ayant la polarité positive (ou la polarité négative) lors de l'excitation de la n-ième ligne de grille GL_n sont chargées rapidement avec les tensions de pixel. Le (n+2)-ième deuxième transistor à couches minces TFT2_n+2 est également allumé par l'impulsion de balayage SP, et la haute tension de grille Vh est alimentée sur la (n+4)-ième ligne de grille GL_n+4 à partir de la deuxième ligne d'alimentation en tension Lon2 via le (n+2)-ième deuxième transistor à couches minces TFT2_n+2 pour ainsi allumer les premiers transistors à couches minces TFTI reliés à la (n+4)-ième ligne de grille GL_n+4. Lorsque les premiers transistor à couches minces TFTI reliés à la (n+4)-ième ligne de grille GL_n+4 sont allumés, les cellules à cristaux liquides Clc reliées aux premiers transistors à couches minces TFT1 sont pré-chargées avec les tensions de pixel ayant la polarité positive (ou la polarité négative). À ce moment-là, la première tension d'activation de grille en courant alternatif Vont alimentée sur la première ligne d'alimentation en tension Lonl est inversée sur la basse tension de grille V1 et le R \Brevets\25400\25416-060608-tradTXT dot - 9 juin 2006 - 1 I/19 (n+4)-ième deuxième transistor à couches minces TFT2_n+4 relié à la (n+4)-ième ligne de grille GL_n+4 est allumé, de sorte que la basse tension de grille Vl est alimentée sur la (n+6)-ième ligne de grille GL_n+6 à partir de la première ligne d'alimentation en tension Lon1 pour éteindre les premiers transistors à couches minces TFT1 reliés à la (n+6)-ième ligne de grille GL_n+6. Ensuite, lorsque l'impulsion de balayage SP est alimentée sur la (n+3)-ième ligne de grille GLn+3, les premiers transistors à couches minces TFTI reliés à la (n+3)-ième ligne de grille GLn+3 sont allumés pour alimenter des tensions de pixel ayant une polarité positive (ou une polarité négative) sur les cellules à cristaux liqui- des Clc reliées aux premiers transistors TFT1. à ce moment-là, les cellules à cristaux liquides Clc pré-chargées par les tensions de pixel ayant la polarité positive (ou la polarité négative) lors de l'excitation de la (n+l)-ième ligne de grille GL_n+1 sont chargées rapidement avec les tensions de pixel. Le (n+3)-ième deuxième transistor à couches minces TFT2_n+3 est également allumé par l'impulsion de balayage SP, et la haute tension de grille Vh est alimentée sur la (n+5)-ième ligne de grille GL_n+5 à partir de la deuxième ligne d'alimentation en tension Lon2 via le (n+3)-ième deuxième transistor à couches minces TFT2_n+3 pour ainsi allumer les premiers transistors à couches minces TFTI reliés à la (n+5)-ième ligne de grille GL_n+5. Lorsque les premiers transistor à couches minces TFTI reliés à la (n+5)-ième ligne de grille GL_n+5 sont allumés, les cellules à cristaux liquides Clc reliées aux premiers transistors à couches minces TFTI sont pré-chargées avec les tensions de pixel ayant la polarité positive (ou la polarité négative). À ce moment-là, le (n+5)-ième deuxième transistor à couches minces TFT2_n+5 relié à la (n+5)-ième ligne de grille GL_n+5 est allumé, de sorte que la basse tension de grille VI est alimentée sur la (n+7)-ième ligne de grille GLn+7 à partir de la première ligne d'alimentation en tension Lonl pour éteindre les premiers transistors à couches minces TFTI reliés à la (n+7)-ième ligne de grille GL_n+7. Comme mentionné ci-dessus, le circuit de pré-charge 110 selon la présente invention pré-charge les cellules à cristaux liquides Clc de (n+2)-ième ligne de grille GL_n+2 avec des tensions de pixel de même polarité des cellules à cristaux liquides Clc de la n-ième ligne de grille GL_n lors de l'excitation des cellules à cristaux liquides Clc de la n-ième ligne de grille GL_n, assurant ainsi un temps suffisant pour charger les cellules à cristaux liquides Clc de la (n+2)-ième ligne de grille GLn+2. Il est bénéfique, pour des écrans LCD de dimensions moyennes à grandes, excités par le procédé d'inversion de point, d'assurer un temps de charge suffisant en utilisant un procédé de pré-charge et de minimiser ainsi la détérioration d'image causée par un délai de réponse. Lorsque les premiers transistors à couches minces reliés à la (n+4)-ième ligne de grille GL_n+4, la (n+6)-ième ligne de grille GLn+6, R'.Brevets\25400\25416-060608-tradTXT doc - 9juin 2006 - 12/19 etc., sont allumés simultanément lors de la pré-charge des cellules à cristaux liquides Clc de la (n+2)-ième ligne de grille GL_n+2 avec les tensions de pixel des cellules à cristaux liquides de la n-ième ligne de grille GL_n, un scintillement ou problème de "collage" d'image peut se produire sur l'écran LCD. Afin de résoudre ce problème, le circuit de pré-charge 110 selon la présente invention applique alternativement les première et deuxième tensions d'activation de grille en courant alternatif Vonl et Vont au moyen de deux lignes de grille pour éteindre les premiers transistors à couches minces TFTI reliés à la (n+4)-ième ligne de grille GL_n+4, la (n+6)-ième ligne de grille GL_n+6, etc., lors de la pré-charge des cellules à cristaux liquides de la (n+2)-ième ligne de grille GL_n+2 avec les tensions de pixel des cellules à cristaux liquides Clc de la n-ième ligne de grille GL_n. Comme décrit ci-dessus, le dispositif d'affichage à cristaux liquides et le procédé d'excitation de celui-ci selon la présente invention peut assurer un temps de charge suffisant sans modifier les structures des circuits intégrés du pilote de grille, réduisant ainsi le coût de production. En outre, le circuit de pré-charge de la présente invention présente une structure simple et peut être formé conjointement avec les transistors à couches minces dans d'écran matriciel. Par conséquent, le circuit de pré-charge de la présente invention peut être appliquée de manière bénéfique aux écrans à cristaux liquides de type COG (chip on glass) û puce sur verre, et de type SOP (system on panel)- système sur panneau. Il apparaîtra clairement à l'homme du métier que diverses modifications et variantes peuvent être apportées à la présente invention sans sortir du cadre ou de l'étendue de l'invention. Ainsi, il est prévu que la présente invention couvre les modifications et variantes de cette invention, à la condition qu'elles entrent dans l'étendue des revendications annexées et leurs équivalents. R:\Brevets\25400\25416-060608-tradTXT doc - 9 juin 2006 - 13/ 19 35 REVENDICATIONS 1. Dispositif d'affichage, comprenant : une matrice de pixels (112) incluant une pluralité de lignes de grille et une pluralité de lignes de données qui se croisent pour définir des régions de pixels et une pluralité de premiers transistors à couches minces (TFT1) à proximité des croisements, les premiers transistors à couches minces alimentant des tensions de pixel sur des électrodes de pixel des régions de pixels ; un circuit d'excitation de grille (102) pour alimenter séquentiellement une impulsion de balayage sur les lignes de grille ; un circuit d'excitation de données (101) pour alimenter les tensions de pixel sur les lignes de données ; et un circuit de pré-charge (110) incluant une pluralité de deuxièmes transistors à couches minces (TFT2), les deuxièmes transistors à couches minces étant reliés à la n-ième ligne de grille et allumés par l'impulsion de balayage appliquée à la n-ième ligne de grille, le circuit de pré-charge (110) alimentant une tension supérieure à une tension de seuil des premiers transistors à couches minces (TFT1) sur la (n+2)-ième ligne de grille. 2. Dispositif d'affichage selon la revendication 1, dans lequel le circuit de pré-charge (110) inclut en outre : une première ligne d'alimentation en tension alimentée par une première tension d'activation de grille en courant alternatif. et une deuxième ligne d'alimentation en tension alimentée par une deuxième tension d'activation de grille en courant alternatif. 3. Dispositif d'affichage selon la revendication 2, dans lequel un niveau de tension de la première tension d'activation de grille en courant alternatif et un niveau de tension de la deuxième tension d'activation de grille en courant alternatif sont changés toutes les deux périodes horizontales. 4. Dispositif d'affichage selon la revendication 3, dans lequel une phase de la première tension d'activation de grille en courant alternatif est opposée à une phase de la deuxième tension d'activation de grille en courant alternatif. 5. Dispositif d'affichage selon l'une quelconque des revendications 1 à 4, dans lequel la pluralité de deuxièmes transistors à couches minces (TFT2) inclut : R-\Brevets\25400\2 54 1 6-060608-tradlXT doc - 9 juin 2006 - 1411935le n-ième deuxième transistor à couches minces ayant une borne de grille reliée à la n-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain reliée à la (n+2)-ième ligne de grille ; le (n+1)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+l)-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain reliée à la (n+3)-ième ligne de grille ; le (n+2)-ième deuxième transistor à couches minces ayant une borne de grille Io reliée à la (n+2)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+4)-ième ligne de grille ; et le (n+3)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+3)-ième ligne de grille, une borne de source reliée à la 15 deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+5)- ième ligne de grille. 6. Dispositif d'affichage selon l'une quelconque des revendications 1 à 5, dans lequel le circuit de pré-charge (110) est formé sur le même substrat que les 20 lignes de grille, les lignes de données et les premiers transistors à couches minces (TFT 1). 7. Dispositif d'affichage selon l'une quelconque des revendications 2 à 6, comprenant en outre un générateur de tension pour générer la première tension 25 d'activation de grille en courant alternatif et la deuxième tension d'activation de grille en courant alternatif. 8. Dispositif d'affichage selon l'une quelconque des revendications 1 à 7, dans lequel le circuit d'excitation de données (101) alimente les tensions de pixel sur 30 les lignes de données selon un procédé d'inversion de point. 9. Dispositif d'affichage selon l'une quelconque des revendications 1 à 8, dans lequel le circuit d'excitation de données (101) alimente les tensions de pixel sur les lignes de données selon un procédé d'inversion de ligne. 10. Procédé d'excitation d'un dispositif d'affichage, le dispositif d'affichage incluant une matrice de pixels dans laquelle une pluralité de lignes de grille croisent une pluralité de lignes de données pour définir des régions de pixels et R.\Brevets\25400\25416-060608-tradTXT. doc - 9 juin 2006- 15/19une pluralité de premiers transistors à couches minces à proximité des croisements, les premiers transistors à couches minces alimentant des tensions de pixel aux électrodes pixels des régions de pixels, le procédé comprenant : l'alimentation séquentielle d'une impulsion de balayage sur les lignes de grille ; l'alimentation des tensions de pixel sur les lignes de données selon un procédé d'inversion de point ; et l'alimentation d'une tension supérieure à un seuil des transistors à couches minces sur la (n+2)-ième ligne de grille en utilisant un deuxième transistor à couches minces allumé conformément à l'impulsion de balayage alimentée sur la n-ième ligne de grille. 11. Procédé selon la revendication 10, dans lequel la tension supérieure au seuil des premiers transistors à couches minces à la (n+2)-ième ligne de grille inclut une première tension d'activation de grille en courant alternatif et une deuxième ten- sion d'activation de grille en courant alternatif. 12. Procédé selon la revendication I l , dans lequel un niveau de tension de la première tension d'activation de grille en courant alternatif et un niveau de tension de la deuxième tension d'activation de grille en courant alternatif sont changés toutes les deux périodes horizontales. 13. Procédé selon la revendication 12, dans lequel une phase de la première tension d'activation de grille en courant alternatif est opposée à une phase de la deuxième tension d'activation de grille en courant alternatif. 14. Procédé selon la revendication 12 ou 13, dans lequel ladite alimentation en tension supérieure à la tension de seuil comprend : l'alimentation de la première tension d'activation de grille en courant alterna- tif sur la (n+2)-ième ligne de grille en utilisant le n-ième deuxième transistor à couches minces relié à la n-ième ligne de grille ; l'alimentation de la première tension d'activation de grille en courant alterna-tif sur la (n+3)-ième ligne de grille en utilisant le (n+l)-ième deuxième transistor à couches minces relié à la (n+l)-ième ligne de grille ; l'alimentation de la deuxième tension d'activation de grille en courant alter-natif sur la (n+4)-ième ligne de grille en utilisant le (n+2)-ième deuxième transistor à couches minces relié à la (n+2)-ième ligne de grille ; et R:\Brevets\25400\25416-060608-tradTXT doc - 9juin 2006 - 16/19 35l'alimentation de la deuxième tension d'activation de grille en courant alter-natif sur la (n+5)-ième ligne de grille en utilisant le (n+3)-ième deuxième transistor à couches minces relié à la (n+3)-ième ligne de grille. 15. Procédé selon l'une quelconque des revendications 10 à 14, dans lequel, lors de l'alimentation de la tension supérieure au seuil des premiers transistors à couches minces sur la (n+2)-ième ligne de grille en utilisant le n-ième deuxième transistor à couches minces relié à la nième ligne de grille, les premiers transistors à couches minces reliés à la (n+4)-ième ligne de grille sont éteints. 16. Circuit de pré-charge (110) pour pré-charger des pixels d'un dispositif d'affichage ayant une pluralité de lignes de grille et une pluralité de lignes de données qui se croisent et une pluralité de premiers transistors à couches minces (TFTI) à proximité des croisements pour alimenter des tensions de pixel sur les pixels, le circuit de pré-charge (110) comprenant : un générateur de tension pour alimenter une tension supérieure à une tension de seuil des premiers transistors à couches minces (TFTI) ; et une pluralité de deuxièmes transistors à couches minces (TFT2), l'un des deuxièmes transistors à couches minces étant allumé par une impulsion de balayage appliquée à la n-ième (où n est un nombre entier) ligne de grille pour alimenter la tension supérieure à la tension de seuil des premiers transistors à couches minces (TFTI) sur la (n+2)-ième ligne de grille. 17. Circuit de pré-charge (110) selon la revendication 16, dans lequel le circuit de pré-charge (110) inclut en outre : une première ligne d'alimentation en tension alimentée par une première tension d'activation de grille en courant alternatif ; et une deuxième ligne d'alimentation en tension alimentée par une deuxième tension d'activation de grille en courant alternatif. 18. Circuit de pré-charge (110) selon la revendication 17, dans lequel un niveau de tension de la première tension d'activation de grille en courant alternatif et un niveau de tension de la deuxième tension d'activation de grille en courant alterna-tif sont changés toutes les deux périodes horizontales. 19. Circuit de pré-charge (110) selon la revendication 18, dans lequel une phase de la première tension d'activation de grille en courant alternatif est opposée à une phase de la deuxième tension d'activation de grille en courant alternatif R\Brevets\25400\25416-060608-tradTXT doc - 9juin 2006 -17'19 20. Circuit de pré-charge (110) selon l'une quelconque des revendications 16 à 19 , dans lequel les deuxièmes transistors à couches minces (TFT2) incluent : le n-ième deuxième transistor à couches minces ayant une borne de grille reliée à la n-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain borne de drain reliée à la (n+2)-ième ligne de grille ; le (n+l)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+1)-ième ligne de grille, une borne de source reliée à la première ligne d'alimentation en tension, et une borne de drain reliée à la (n+3)-ième ligne de grille; le (n+2)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+2)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+4)-ième ligne de grille ; et le (n+3)-ième deuxième transistor à couches minces ayant une borne de grille reliée à la (n+3)-ième ligne de grille, une borne de source reliée à la deuxième ligne d'alimentation en tension, et une borne de drain reliée à la (n+5)-ième ligne de grille. R-t9revets\25400\25416-060608-tradTXT doc - 9juin 2006 -18/19