FR 2889380 A1 20070202 FR 0513348 A 20051227 B 05/4385 FR Société dite: GENERAL ELECTRIC COMPANY Système d'acquisition de données pour l'imagerie médicale Invention de: RAO Naresh Kesavan GUO Jianjun Priorité d'une demande de brevet déposé aux Etats-Unis d'Amérique le 28 Décembre 2004 sous le N 11/023.669 SYSTEME D'ACQUISITION DE DONNEES POUR L'IMAGERIE MEDICALE L'invention concerne d'une façon générale le traitement de signaux et, plus particulièrement, des systèmes et des procédés employés pour transformer des signaux d'image entre les domaines analogique et numérique pour faciliter le traitement de signaux d'image. Le traitement de signaux constitue un outil précieux pour diverses applications qui impliquent une transmission de données, un stockage de données, etc. Un aspect du traitement de signaux, pour certaines applications, consiste à convertir un signal analogique en son équivalent numérique pour faciliter le stockage, la transmission, l'exploitabilité, le conditionnement de signaux, le filtrage du bruit, et autres. Par exemple, un panneau de radiographie numérique peut convertir une image radiographique analysée sous un format numérique pour procéder ensuite à un traitement, un stockage et une reconstruction d'image. Il existe diverses techniques de traitement de signaux qui permettent la transformation de signaux d'image entre les domaines analogique et numérique. Un tel procédé pour exécuter une conversion analogiquenumérique (A/N) de signaux utilise un seul convertisseur numériqueanalogique (CNA) pour produire un signal analogique de base servant à une comparaison avec un signal analogique d'entrée nécessitant une conversion. Bien qu'un tel procédé présente une grande précision, un inconvénient de la conversion A/N à l'aide d'un seul CNA est la lenteur du processus. En effet, chaque signal analogique d'entrée est converti individuellement en un équivalent numérique par une voie spécialisée, et toutes les voies sont régies par le même CNA. Le compteur qui assure un comptage numérique pour le CNA doit par conséquent passer de la valeur de comptage la plus basse à la valeur de comptage la plus élevée avant que toutes les voies n'exécutent une conversion de chaque signal analogique d'entrée en équivalents numériques. Des tentatives ont été faites pour accroître la vitesse du processus de conversion A/N. Un procédé d'accroissement de la vitesse consiste à accroître le nombre de CNA de façon que chaque voie ait un CNA particulier. Cependant, un tel procédé risque de ne pas être rentable dans certaines applications. Par exemple, un panneau radiographique numérique utilisant un seul CNA pour le processus de conversion A/N a une vitesse de trente images par seconde (IPS) qui risque de ne pas convenir dans des applications nécessitant une plus grande fréquence d'images. La vitesse peut être améliorée en accroissant le nombre de CNA. Cependant, en raison de l'augmentation du coût et de la complexité des circuits supplémentaires, un tel panneau de radiographie numérique atteint un coût et une complexité prohibitifs. On a par conséquent besoin d'un système et d'un procédé permettant d'améliorer la vitesse du processus de conversion A/N. Selon un aspect de la présente technique, il est proposé un système et un procédé pour convertir un signal analogique en signal numérique. La technique comprend une étape consistant à recevoir un signal analogique échantillonné et à sélectionner un segment parmi une pluralité de segments d'une relation segmentée entre des valeurs de sortie d'un CNA et des valeurs d'entrée voulues d'un CAN. Des valeurs souhaitées de gain et de décalage sont appliquées aux valeurs de sortie du CNA ou au signal analogique échantillonné en fonction du segment sélectionné. Le signal analogique échantillonné est ensuite converti en signal numérique d'après les valeurs souhaitées de gain et de décalage. Le système et le procédé peuvent être mis en uvre dans des systèmes radiographiques numériques. Le procédé peut comprendre, lors de l'étape de réception d'un signal analogique échantillonné, la réception d'une pluralité de signaux analogiques échantillonnés. Le procédé peut comprendre, lors de l'étape de sélection d'un segment parmi la pluralité de segments de la relation segmentée entre les valeurs de sortie du CAN et les valeurs d'entrée voulues du CNA, la sélection d'un segment parmi la pluralité de segments ayant une partie linéairepolynomiale entre les valeurs de sortie du CNA et les valeurs d'entrée voulues du CAN. Le procédé peut comprendre, lors de l'étape d'application de valeurs de gain et de décalage voulues, l'application des valeurs de gain et de décalage voulues indépendamment à chaque voie d'une pluralité de voies qui partagent les valeurs de sortie du CNA, d'après un signal analogique échantillonné reçu respectivement par chaque voie de la pluralité de voies. Le procédé peut comporter, lors de l'étape de conversion du signal analogique échantillonné en signal numérique, l'application, à un comparateur, d'une valeur dérivée des valeurs de sortie du CNA et d'une valeur dérivée de la valeur du signal analogique échantillonné. Le procédé peut comporter, lors de l'étape d'application de la valeur dérivée des valeurs de sortie du CNA, une multiplication des valeurs de sortie du CNA par un gain voulu. Le procédé peut comporter, lors de l'étape d'application de la valeur dérivée de la valeur du signal analogique échantillonné, la multiplication de la valeur du signal analogique échantillonné par le gain voulu. Le procédé peut comporter, lors de l'étape d'application d'une valeur dérivée des valeurs de sortie du CNA, une modification des valeurs de sortie du CNA par une valeur de décalage voulue. Le procédé peut comporter, lors de l'étape de conversion du signal analogique échantillonné en signal numérique, une représentation du signal numérique par une valeur de comptage reposant sur une relation voulue entre les valeurs de sortie du CNA et la valeur du signal analogique échantillonné appliquée au comparateur. Le convertisseur analogique-numérique conçu pour fournir un signal numérique de sortie représentant un signal analogique d'entrée peut comprendre: une pluralité de voies de CAN, chaque voie de la pluralité de voies de CAN comportant: une application analogique frontale servant à réaliser un préconditionnement du signal analogique d'entrée; et un sélecteur de gain et de décalage servant à produire une donnée de segment et à créer un segment parmi une pluralité de segments à partir d'une rampe de base reposant sur les données des segments; et un CNA servant à produire un signal de sortie de CNA reposant sur la rampe de base et les données de segment, le signal analogique d'entrée étant comparé avec le signal de sortie de CNA dans le segment sélectionné du signal de sortie de CNA pour produire le signal numérique de sortie. L'invention sera mieux comprise à l'étude de la description détaillée d'un mode de réalisation pris à titre d'exemple non limitatif et illustré par les dessins annexés sur lesquels: la Fig. 1 est une vue schématique d'un exemple de système radiographique numérique, dans lequel la conversion de signaux est exécutée conformément à des aspects de la présente technique; la Fig. 2 est une vue schématique d'un exemple de panneau radiographique numérique d'un type utilisable dans un système tel que celui de la Fig. 1 pour produire des signaux analogiques à convertir en signaux numériques conformément à des aspects de la présente technique; la Fig. 3 est une vue schématique d'un exemple de système d'acquisition numérique pour le panneau radiographique numérique représenté sur la Fig. 2; la Fig. 4 est une vue schématique d'un exemple de système représenté sur la Fig. 3, selon des aspects de la présente technique; la Fig. 5 est une vue graphique d'un trajet suivi par le signal de sortie de CNA, illustrant un processus de segmentation selon des aspects de la présente technique; la Fig. 6 est une vue schématique d'un exemple de forme de réalisation du système représenté sur la Fig. 3, selon des aspects de la présente technique; la Fig. 7 est une vue schématique détaillée de l'architecture du système représenté sur la Fig. 6; la Fig. 8 est une vue schématique d'un exemple de pile de mémoire utilisée dans le système d'acquisition numérique selon des aspects de la présente technique; la Fig. 9 est une illustration graphique du trajet segmenté linéairepolynômial suivi par le signal de sortie de CNA selon des aspects de la présente technique; et la Fig. 10 est un organigramme illustrant un exemple de processus de conversion de signaux numériques selon un exemple de forme de réalisation de l'invention. Considérant globalement la Fig. 1, la présente technique pour la conversion de signaux analogiques en signaux numériques sera décrite en référence à un exemple de système radiographique numérique désigné globalement par le repère 10. Cependant, il faut garder à l'esprit le fait que la technique peut trouver une application dans toutes sortes de contextes et de systèmes et que son utilisation dans le système radiographique représenté ne constitue qu'une seule de ces applications. Le système radiographique numérique 10 de la Fig. 1 sert à intercepter une projection radiographique d'une partie du corps d'un sujet 12 soumis à un examen médical. Cependant, comme le comprendront les spécialistes de la technique, le système radiographique numérique 10 peut également être utilisé pour une évaluation non destructive (END) d'articles tels que des pièces moulées, des pièces forgées ou des oléoducs, pour l'examen de pièces, colis et bagages et autres applications de ce type. Le système radiographique numérique 10 comprend une source 14 de rayons X qui sert à balayer le sujet 12. La source 14 de rayons X produit des faisceaux de rayons X qui traversent le sujet 12. Dans une application médicale typique, les faisceaux de rayons X peuvent être atténués en fonction de la texture des organes, de la peau, de lésions, de muscles, d'os et autres, dans les diverses parties du corps du sujet 12. Les rayons X atténués sont interceptés par un panneau radiographique numérique 16, illustré sur la Fig. 1, lequel comporte une pluralité de photodiodes qui forment une matrice de pixel. La projection ainsi formée est lue rangée par rangée ou colonne par colonne par un ou plusieurs des modules 18 de données, chaque ligne de pixels pouvant être validée pour être analysée par un ou plusieurs modules de balayage 20. Des circuits de commande 22 servent à commander le fonctionnement des modules 18 de données et des modules de balayage 20. La Fig. 2 est une vue schématique d'un exemple de panneau radiographique numérique 16. Le panneau radiographique numérique 16 comporte une pluralité de rangées 24, dont chacune contient une pluralité de photodiodes définissant les pixels 26 organisés de manière continue pour former une matrice de pixels ou un ensemble de pixels. Pendant le fonctionnement du panneau radiographique 16, le rayonnement de rayons X reçu est converti sous une forme à un niveau d'énergie plus bas, et chacune des photodiodes 26 a une charge initiale qui est atténue dans une mesure représentative de la quantité de rayonnement de rayons X incidente à l'emplacement respectif de chaque photodiode 26. Les modules 18 de données servent à extraire de chacune des photodiodes 26 la valeur de charge. Chaque rangée 24 est balayée par les modules 18 de données conjointement avec les modules de balayage 20 pour extraire, de tous les pixels 26 de cette rangée 24 (ou colonne), la valeur de charge. Le module de balayage 20 correspondant à une rangée 24 permet la lecture des pixels 26 de cette rangée 24. Lorsque la lecture du pixel 26 est validée, le module 18 de données correspondant à ce pixel 26 lit la charge stockée sur la photodiode ou le pixel 26 en rechargeant la photodiode. Après avoir extrait la valeur de charge de la pluralité de photodiodes 26, le module 18 de données convertit la valeur de charge en un équivalent numérique destiné à subir d'autres traitements. Considérant maintenant la Fig. 3, il y est représenté une vue schématique d'un exemple de système d'acquisition numérique 28 pour le panneau radiographique numérique 16 de la Fig. 2. Le système d'acquisition numérique 28 comporte une puce de lecture analogique (PLA) 30, qui contient des circuits pour extraire la charge des photodiodes 26 du panneau radiographique 16 (en fait pour recharger les photodiodes). A PLA 30 traite et numérise la charge issue des photodiodes 26. Des détails des fonctions de la PLA 30 seront expliqués plus loin dans la description. Pour faciliter la numérisation de la charge issue des photodiodes 26, un convertisseur numérique-analogique (CNA) 32 peut être utilisé. Géré par un compteur, le CNA 32 fournit un signal de sortie de CNA pour les circuits de la PLA 30 afin de comparer les valeurs de charges extraites des photodiodes 26. Le signal de sortie de CNA peut définir une partie linéaire et une partie polynomiale, par exemple une partie linéaire, une partie quadratique, une partie cubique, etc. Le signal de sortie de CNA sera expliqué plus en détail ci-après. Selon la présente technique, le signal de sortie de CNA peut être divisé en segments pour améliorer la vitesse de balayage d'une rangée entière 24 de pixels 26 et, par conséquent, la vitesse globale de numérisation de l'image radiographique. Par conséquent, un segment qui comporte l'emplacement d'une valeur de charge (signal d'entrée) peut avoir un emplacement souhaitable. Pour localiser un segment, des informations de gain de segment peuvent être nécessaires, lesquelles peuvent être fournies par un élément de programmation 34. De plus, d'autres options programmables telles qu'une commande dynamique de largeur de bande et la lecture de données peuvent être établies par l'élément de programmation 34. Un enregistreur 36 de données recueille les données numérisées issues de la PLA 30 et transmet les données aux circuits numériques pour le traitement de l'image et la reconstruction d'une image utile. La Fig. 4 est une vue schématique de l'exemple de PLA 30 représentée sur la Fig. 3, selon des aspects de la présente technique. La PLA 30 comporte une pluralité de voies 38, chacune servant à extraire la valeur de charge d'une photodiode ou d'un pixel 26 et à produire l'équivalent numérique. Le CNA 32 est commun à toutes les voies 38, aussi le CNA 32 fournit-il le signal de sortie de CNA à chacune des voies 38, qui comparent respectivement la valeur de charge avec le signal commun de sortie de CNA. Un signal d'entrée 40, contenant une valeur de charge issue d'une photodiode ou d'un pixel 26, est fourni à la voie 38 de la manière illustrée. Chaque voie comporte un intégrateur 42, qui intègre le signal d'entrée 40 (valeur de charge Q,n) à convertir en valeur équivalente de tension, V,, , lequel est introduit dans un filtre passe-bas 44 afin de réduire le bruit. Le signal de tension délivré par le filtre passe-bas, V11, est introduit dans un amplificateur 46 de double échantillonnage, qui donne un gain voulu à VIp1. Le signal de sortie de l'amplificateur 46 de double échantillonnage, Vdsa, est échantillonné et bloqué dans un circuit échantillonneur bloqueur (E/B) 48. L'amplificateur 46 de double échantillonnage, conjointement avec le filtre passe-bas 44, exécute un processus de double échantillonnage en corrélation afin de réduire le décalage et le bruit de scintillation. L'intégrateur 42, le filtre passe-bas 44 et l'amplificateur de double échantillonnage 46 forment ensemble une application analogique frontale. Par conséquent, l'application analogique frontale peut être découplée du reste de la voie 38 par le circuit E/B 48. Ainsi, une conversion à chevauchement est réalisée à l'aide du circuit E/B 48. Le signal Vsh de sortie du circuit E/B 48 et le signal de sortie de CNA produit par le CNA 32 peuvent être appliqués en entrée à un comparateur 50 en vue d'une comparaison. Le comparateur 50 produit soit une sortie haute soit une sortie basse à l'issue de la comparaison de Vsh et du signal de sortie de CNA produit par le CNA 32. La voie 38 comprend également un registre 52, auquel un compteur 54 applique une valeur de comptage. La valeur de comptage produite par le compteur 54 est proportionnelle au code numérique fourni au CNA 32 pour produire le signal de sortie de CNA. La sortie du comparateur 50 peut être configurée pour geler la valeur de comptage dans le registre 52 lorsque le signal de sortie du circuit E/B 48 et le signal de sortie du CNA produit par le CNA 32 sont égaux. Comme les valeurs de comptage fournies au CNA 32 et au registre 52 sont proportionnelles, la valeur de comptage gelée dans le registre 52 est représentative de la sortie numérisée du signal d'entrée (valeur de charge) du pixel correspondant 26 lu par la voie 38. Une machine d'état 56 peut être utilisée pour synchroniser à tout moment le compteur 54 et la valeur de comptage fournie au CNA 32. On peut noter que l'intégrateur 42, le filtre passe-bas 44, l'amplificateur 46 de double échantillonnage, le circuit E/B 48, le comparateur 50 et le registre 52 constituent une seule voie 38 qui lit une seule photodiode ou un seul pixel 26. Dans une forme de réalisation, il y a trente deux voies différentes 38 câblées vers une seule PLA 30. Le CNA 32 est commun à tout le système. Cependant, le compteur 54 et la machine d'état 56, dans la PLA 30, sont des composants séparés communs aux trente deux voies 38. Chacun des modules 18 de données, décrits précédemment en référence à la Fig. 2, peut comporter huit puces de lecture analogique 30 et une seule puce de lecture numérique. Par conséquent, chaque module 18 de données peut lire et numériser simultanément 256 pixels. Ainsi, si une rangée de 1024 pixels 26 doit être lue d'un seul coup, 4 (=1024/256) modules 18 de données peuvent être employés. Le fonctionnement détaillé de la PLA 30 sera expliqué plus loin. Considérant maintenant la Fig. 5, il y est représenté une illustration graphique 58 d'un trajet suivi par le signal de sortie du CNA. L'illustration 58 indique les valeurs de signaux de sortie, sous la forme de valeurs de comptage sur l'axe y 60 reportées en fonction de valeurs de comptage de rampe sur l'axe x 62. La valeur de comptage de rampe 62 est proportionnelle aux valeurs de codes numériques appliquées au CNA 32 pour générer le signal de sortie de CNA qui suit une rampe linéairepolynomiale 64. Par conséquent, le signal de sortie de CNA augmente par paliers ou comptages. La rampe linéaire-polynomiale 64 définie par le signal de sortie de CNA commence par une partie linéaire 66 jusqu'à une valeur souhaitable C du compteur de rampe. Au-delà de la valeur C du compteur de rampe, la rampe peut avantageusement définir une partie polynomiale 68 pour l'amélioration du rapport signal-bruit de la sortie numérique de l'image radiographique analysée. Le bruit quantique est le bruit intrinsèque d'une image radiographique. La quantité de bruit quantique produite par un faisceau de rayons X est égale à la racine carrée du nombre de rayons x incidents sur le détecteur 16. Par conséquent, en cas de puissant flux de rayons X, le système peut avoir une tendance à plus de bruit quantique et relativement moins de bruit électronique. Avantageusement, l'étape de quantification peut être rendue proportionnelle au bruit quantique, sans aucune perte d'informations. Autrement dit, lorsque le signal est faible, des petits paliers peuvent être employés et, lorsque le signal est fort, les paliers peuvent être agrandis. Dans une forme de réalisation spécifique, la rampe linéaire-polynomiale 64 peut définir une partie linéaire 66 suivie d'une partie quadratique 68 et, par conséquent, peut être appelée rampe linéaire-quadratique. En outre, la partie polynomiale 68 peut définir une courbe cubique, ou d'autres courbes polynomiales qui peuvent être avantageusement employées. La relation particulière entre les valeurs d'entrée et de sortie (comptages) peut se conformer à d'autres profils et relations dans d'autres applications. De plus, la segmentation de la relation, décrite ci-après, peut aboutir à un nombre de segments supérieur ou inférieur à celui de la présente description, et aboutira ordinairement à des décalages ou gains (pente) différents pour chaque segment, également comme décrit plus loin. Revenant à la Fig. 4, le signal de sortie du circuit E/B 48 est fourni au comparateur 50. La valeur du signal de sortie du CNA (initialement zéro) est vérifiée par rapport à Vsh. Si le signal de sortie du CNA à cet instant n'est pas égal au signal de sortie du circuit E/B 48, la valeur du compteur de rampe qui fournit des valeurs de comptage au CNA 32 et au registre 52 passe à la valeur de comptage immédiatement supérieure. La relation linéaire-polynomiale (linéaire-quadratique, linéaire-cubique, etc.) entre le compteur de rampe et le code numérique peut être exécuté de manière appropriée d'après les applications. Par exemple, pour la partie linéaire, le compteur de rampe et le code numérique du CNA peuvent être égaux. Au-delà d'une certaine valeur du compteur de rampe, par exemple C sur la Fig. 5, la relation peut être polynomiale. Le compteur de rampe de la Fig. 5 et le compteur 54 de la Fig. 4 incrémentent de manière linéaire. Cependant, le code numérique fourni au CNA 32 et le signal analogique qui en résulte seront linéaires-polynomiaux. Lorsque le signal de sortie du CNA devient égal à Vsh, le comparateur 50 produit un signal qui gèle la valeur de comptage présente dans le registre 52. Par conséquent, le registre 52 contient une valeur numérique correspondant au signal d'entrée provenant de la voie respective (c'est-à-dire la valeur de charge pour la photodiode ou le pixel 26 de la Fig. 2 lors de la mise en oeuvre du système radiographique). En appliquant la relation entre le code numérique du CNA et la valeur du compteur de rampe, un code numérique du CNA équivalent à la valeur de comptage donne la valeur de charge enregistrée sur la photodiode 26. Les spécialistes de la technique comprendront que si la valeur maximale possible du signal de sortie du circuit E/B 48 est divisée par un nombre plus grand de valeurs totales de comptage (c'est-à-dire en cas de comparaison plus fine), la résolution du signal numérique de sortie correspondant au signal d'entrée sera accrue. Par exemple, si la valeur maximale atteinte par le signal de sortie du circuit E/B 48 est de 5 volts, et si le nombre total de valeurs de comptage pouvant être fournies au CNA 32 est de 1024, le palier de la valeur du compteur de rampe aura une dimension 5/1024. Cependant, si le nombre total de valeurs de comptage pouvant être fournies au CNA 32 est de 2048, le palier de la valeur du compteur de rampe aura une valeur 5/2048, ce qui, la valeur étant plus petite, donne une plus grande résolution. Par ailleurs, pour numériser un signal dans la plage supérieure (par exemple 5 volts) du circuit E/B 48, environ 2048 paliers doivent être fournis au CNA 32. En outre, si le signal à numériser est plus grand (par exemple, 10 volts), un plus grand nombre de paliers (valeurs du compteur de rampe) peuvent être nécessaires pour produire alors la résolution voulue. Dans la mise en oeuvre d'un système radiographique décrite ci-dessus, comme les trente-deux voies différentes 38 reçoivent le même signal de sortie de CNA que celui utilisé pour la comparaison dans chacune des voies 38, et étant donné que ces voies différentes 38 peuvent avoir des valeurs de charge différentes à comparer, le CNA 32 peut permettre toutes les valeurs de comptage depuis la valeur de comptage minimale jusqu'à la valeur de comptage maximale. Le laps de temps nécessaire à la numérisation de toute l'image est par conséquent limité par le temps mis par le CNA 32 à passer de la valeur de comptage minimale à la valeur de comptage maximale. Par conséquent, cela peut limiter la fréquence d'images du balayage du panneau radiographique numérique. Cependant, en utilisant la rampe linéaire-polynomiale 64, on comprendra qu'un nombre de paliers très inférieur à 2048 peut être nécessaire pour couvrir d'une manière dynamique la plage de 5 volts. L'illustration graphique 58 présente en outre un processus de segmentation pour obtenir une plus grande vitesse de conversion de signaux. La segmentation peut être réalisée en utilisant la partie globalement linéaire 66 et en la transformant pour générer des parties de la partie polynomiale 68. Autrement dit, les valeurs de comptage fournies au CNA 32 suivent une rampe linéaire, jusqu'à la valeur C du compteur de rampe, ci-après appelée rampe de base 66. La rampe de base 66 est commune à toute la rampe 64. Les autres parties de la courbe 64 peuvent être générées dans la PLA 30, voie après voie, en appliquant des valeurs de gain et de décalage à la rampe de base 66. De plus, pendant la numérisation du signal d'entrée 40, la PLA 30 peut comparer sommairement Vsh avec des valeurs de comptage de rampe C, 2C, 3C, 4C et 5C. Si le comparateur 50 présent sur une voie donnée s'active (c'est-à-dire change d'état de sortie) au moment de l'application de l'une quelconque des valeurs de comptage de rampe ci-dessus, cette activation indique que Vsh se situe dans le segment terminant cette valeur de comptage de rampe. Par exemple, à 2C, si le comparateur 50 ne s'active pas et si, à 3C, le comparateur 50 s'active en indiquant que Vsh est inférieure à 3C, la conversion A/N sommaire enregistre alors que le signal de sortie du circuit E/B 48 se situe entre les valeurs de comptage 2C et 3C, ou dans le segment 72. La rampe de base 64 reçue par cette voie particulière 38 est manipulée en appliquant des valeurs de gain et de décalage pour recréer le segment 72. Une fois qu'un segment est identifié comme ayant l'équivalent numérique du signal de sortie du circuit E/B 48, une conversion A/N fine semblable à celle décrite précédemment à propos de la rampe linéaire-polynomiale 64 peut alors être effectuée. Par exemple, les valeurs de comptage entre 2C et 3C sont comparées avec le signal de sortie du circuit E/B 48, de façon que les valeurs de comptage suivent le trajet défini par le segment 72. Un tel processus de sélection automatique améliore la vitesse de la conversion A/N. On peut noter que n'importe lequel des segments à suivre pourrait être généré à l'aide d'une rampe de base 66 et en ajoutant un décalage et en multipliant par une valeur de gain. Cela peut se faire pour obtenir la partie linéaire voulue dans le segment correspondant, possédant la valeur et la pente initiales voulues. Globalement, un segment i peut donc être décrit par l'équation suivante: V(i) = Vaffset(i) + Gain(i) *Vbase où V(i) est la tension de sortie voulue pour la comparaison dans le segment i; Vbase est la tension de base de la partie linéaire 66; Gain(i) est la valeur de gain, laquelle est multipliée par la tension de base Vbase pour transformer Vbase en fonction de la pente voulue dans le segment i; Voffse1(i) est la tension de décalage voulue qui est ajoutée à Gain(i) *Vbase pour atteindre le segment i. Les spécialistes de la technique comprendront que la rampe de base qui, dans l'exemple ci-dessus, est la partie globalement linéaire 66 de la rampe linéaire-polynomiale 64, peut se situer dans n'importe lequel des segments. Autrement dit, si la partie globalement linéaire 66 se situe au milieu de la rampe linéaire-polynomiale 64, la tension de décalage Voffse1(i) correspondant à un segment i à gauche de la rampe de base doit alors être négative. Considérant maintenant la Fig. 6, il y est représenté une vue schématiqued'un exemple de forme de réalisation de la PLA 30 de la Fig. 3. La valeur de charge Q. 40 fournie par le détecteur 16 est convertie en tension par l'intégrateur 42. La tension de sortie de l'intégrateur est appliquée à un filtre passe-bas 44 et est amplifiée par l'amplificateur 46 de double échantillonnage. Une conversion A/N sommaire est effectuée par le bloc 80 pour déterminer un segment approprié. Après avoir été traitée par le bloc 80, la sortie comporte un équivalent numérique de l'information de segment. Cette information peut comporter un ou plusieurs bits indiquant le segment. Les bits forment aussi l'exposant de la sortie numérique de la valeur de charge Q, 40 D'après l'information de segment, des valeurs appropriées de gain Gain(i) et de décalage V0.Ifset(i) peuvent être sélectionnées par un sélecteur de gain/décalage 82. Une fois que les valeurs de gain et de décalage sont sélectionnées, des valeurs de gain appropriées sont fournies, telles que le gain Gu,t à l'intégrateur 42, le gain Gdsa à l'amplificateur 46 de double échantillonnage, le gain GS au circuit E/B 48 et le gain Gp à un bloc de conversion A/N fine 84. Le sélecteur de gain/décalage 82 manipule par conséquent la rampe de base 66 issue du CNA 32 en appliquant les gains Gin, , Gdsa, GS, Gp et Voffset (i) afin de générer le ieme segment. La tension de décalage VoffSet est générée par un multiplexeur de décalage 86. Le gain du signal de la voie 38 peut par conséquent être défini par Gchannel = Gin, * Gdsa * GS. Le signal transposé est ensuite échantillonné et bloqué par le circuit E/B 48 avant d'être numérisé par le bloc de conversion A/N fine 84 pour donner la mantisse. Les décalages et références des segments pour la CAN sommaire et fine sont générés par multiplexage par répartition dans le temps du CNA et par chevauchement de la valeur de charge Q,,, 40 dans le circuit E/B 48. La sortie du bloc de conversion A/N fine 84 comporte la mantisse de la valeur numérique. Ainsi, le signal numérisé correspondant à la valeur de charge Qin 40 contient les informations de segment issues du bloc 80 et la sortie du bloc de conversion A/N fine 84. La Fig. 7 est une vue détaillée schématique de l'architecture de la PLA 30, représentée sur la Fig. 6. La valeur de charge Qin 40 issue du détecteur 16 est appliquée à l'intégrateur 42 comportant un condensateur d'intégration 88 dans une boucle de réaction d'un amplificateur 90. En plus de stocker temporairement la valeur de charge Qin 40, l'intégrateur peut servir à convertir la valeur de charge Qin 40 en un équivalent de tension. On peut noter que l'intégrateur 42 à faible bruit est remis à zéro chaque fois avant la lecture d'une nouvelle valeur de charge Qin 40 afin de supprimer toute charge stockée dans le condensateur 88. Cette tension est appliquée au filtre passe-bas 44, qui comporte une résistance accordable R 92, et des condensateurs accordables Cb 94 et Cds 96. Comme la résistance R 92 et les condensateurs Cb 94 et Cbs 96 sont accordables, le filtre passe-bas 42 peut être utilisé pour une modification dynamique de la largeur de bande du filtre passe-bas de la voie 38 pendant la conversion A/N afin d'obtenir des délais de stabilisation plus courts et une plus petite largeur de bande efficace de bruit. L'amplificateur de double échantillonnage 46, comportant un condensateur d'intégration 98 sur une boucle de réaction d'un amplificateur 100, amplifie la tension de sortie du filtre passe-bas 44. L'amplificateur 46 de double échantillonnage peut être un amplificateur de double échantillonnage corrélé, pour supprimer tout palier de remise à zérodécalage, ainsi que tout kTC et bruit de remise à zéro de l'intégrateur 42. La sortie de l'amplificateur de double échantillonnage 46 est échantillonnée et bloquée dans un condensateur Csh 102, dans le circuit E/B 48, à l'entrée du comparateur 50. Une numérisation est réalisée en neutralisant la charge parallèle de la valeur de comptage fournie au registre 52 lorsque la rampe linéaire-polynomiale 64 dépasse la valeur bloquée dans le condensateur d'échantillonnage et de blocage Csh 102. La conversion obtenue est transmise de manière simultanée par l'intermédiaire d'une des huit sorties série (quatre voies par sortie série), ce qui permet donc une transmission simultanée de données numériques depuis les trente-deux voies différentes 38. La conversion à chevauchement est facilitée par le circuit E/B 48. L'intégration, la conversion et la transmission se chevauchent lors des cycles de synchronisation consécutifs, dont les cycles de lecture. La dynamique du système peut être encore étendue en prévoyant un groupe de condensateurs d'intégration 86. Comme la valeur de charge Qin 40 est comparée avec la rampe linéairepolynomiale 64 pendant la CAN fine, la rampe linéaire-polynomiale 44 ou la valeur de charge Qin 40 peut donc être manipulée. Selon une autre possibilité, la rampe linéaire-polynomiale 64 ainsi que la valeur de charge Qin 40 peuvent être manipulées. Si la rampe linéaire-polynomiale 64 est manipulée pour générer un segment, qui englobe la valeur de charge Qin 40, le gain de la rampe linéaire-polynomiale 64 peut alors être modifié en modifiant uniquement Gp, et en appliquant un décalage Voffset (1) pour exécuter l'équation V(i) = Voffser(i)+ Gain(i) *VbaseÉ La rampe linéaire-polynomiale 64 peut être créée en utilisant, selon une autre possibilité, un groupe de condensateurs sélectionnables par un commutateur, comprenant des condensateurs C1, C2 et C3 (non représentés) à la place du condensateur Cdac 104 avant le comparateur 50. Une fois que le sélectionneur de gain/décalage 82 a sélectionné la valeur de gain Gain(i) et la valeur de décalage Voffsei, la valeur de décalage Voffser délivrée par le multiplexeur de décalage 86 peut être appliquée par l'intermédiaire d'un condensateur Cos 106. Cependant, changer seulement le gain Gp de la rampe linéaire-polynomiale 64 pour générer le segment risque d'amener Cdac 104 à devenir extrêmement grand pour la mise en oeuvre de tous les gains. Une décomposition des gains peut avantageusement être réalisée pour modifier le gain Gp de la rampe linéaire-polynomiale 64. La conversion A/N fine d'après la rampe compare la charge dans les condensateurs C1-C3. Le condensateur C1 peut être le même que Cdac 104 pour la réalisation de la décomposition des gains et fournit une version amplifiée de la rampe de base 66. le condensateur C2, qui peut être identique à Csh 102, contient le signal échantillonné et bloqué délivré par l'amplificateur de double échantillonnage 46. Le décalage Voffset est appliqué à l'aide de C3, qui peut être identique à cos 106. La tension Vx au noeud 108 est donnée par: CI +C +C 2 3 - Par conséquent, Vz = G Voffset * Vsignal C J ramp * 2 C,+C,+C3*T C+ G C3 G G* * V _ Vramp C I + Voffset C3 Vsignal C2 2889380 14 Lorsque la tension V, ou noeud 108 passe d'une valeur positive à une valeur négative, ou inversement, le comparateur 590 se déclenche (c'est-à-dire est activé) car la charge dans CI (=Cdac) est supérieure à la charge issue de C2 (= Csh) et C3 (= Cos). L'équation peut être réécrite sous la forme d'une décomposition d'un seul gain Gchannel de voie réparti en gains de l'intégrateur 42 (Ami = 1) , de l'amplificateur de double échantillonnage 46 (Adsa = 1) , du circuit E/B 48 (As = 1) , et du gain Gp de la manière suivante: Gdra G V = Aint Adsa As * G * V * C + Voffçet p n x C, + C'2 + C'3 ram 1 Aint * Adsa AVsigna/ C2 *Adsa * 4s *C A;nt où Ain/, Adsa, As sont les facteurs d'atténuation employés pour réduire le gain, respectivement de l'intégrateur 42, de l'amplificateur de double échantillonnage 44 et du rapport Csh du condensateur d'échantillonnage. Par conséquent, le gain réel d'une voie change par rapport au gain d'origine Gchannel = G int *Gdra *Gs, à Gchannel = (Gin, * G G dsa * .r Aint) \ Adra / A.r f Les valeurs de gain Gin/ , Gdsa, GS et Gp peuvent être mises en oeuvre sous la forme de groupes de condensateurs, Ci t 88, Cdsa 96, Cs 102 et Cdac 104, sélectionnables par un commutateur. Le décalage peut être mis en oeuvre en appliquant Voffset par l'intermédiaire du condensateur Cos 106 ou noeud 108 ou 110. En choisissant le noeud 110, un seul groupe de condensateurs mettant en oeuvre le gain de l'amplificateur de double échantillonnage 46 manipule d'une manière optimale à la fois le signal et le décalage. Par conséquent, le gain de la voie change en fonction du signal, ce qui assure un rapport signal-bruit optimal. Dans une forme de réalisation, le détecteur 16 peut utiliser un transistor à effet de champ (TEC) en silicium amorphe servant de commutateur pour que le détecteur 16 délivre la valeur de charge Qin 40. Le TEC en silicium amorphe peut 30 soumettre le détecteur 16 à des phénomènes transitoires qui sont susceptibles de provoquer une mauvaise sélection automatique. Ainsi, dans cette architecture, Gint est établi comme constante pour empêcher une mauvaise sélection automatique. La valeur de Gint peut être spécifique de l'application. Donc, sans perte de caractère général, le gain total peut être considéré comme G = Adsa * As *Ap. Autrement dit, le 35 gain total G sera distribué d'une manière dynamique à ADSA, As et Ap. Comme l'amplificateur de double échantillonnage 46 a l'impact maximal sur le niveau de bruit dans les étages de l'extrémité arrière, pour optimiser le niveau de bruit, Adsa peut être fortement limité (c'est-à-dire que Gdsa est porté à un maximum), et As peut être fortement limité (c'est-à-dire que GS est porté à un maximum). Si Adsa est petit, Gp peut être fortement limité. Si Adsa et As sont tous deux au minimum, Gp sera porté à un maximum. Dans l'exemple d'application, Gdsa peut par exemple être établi à 1, 2 ou 4; GS à 1, 2 ou 4 et Gp à 1 ou 2. Dans ces conditions, pour obtenir un gain total G = 4 du CAN, Gdsa peut dont être établi de la manière suivante: Adsa peut être établi à 1, c'est- à-dire que Gdsa = 4, c'est-àdire le gain maximal de l'amplificateur 46 de double échantillonnage. Ainsi, As*Gp= G = 4 = 4, ce qui sera distribué à As et Gp. Adsa 1 Comme le gain maximal pour GS est 4, on a Adsa = 2, c'est-à-dire GS = 2. De plus, G comme Gp = A A = 1 *2 = 2, la distribution du gain final pour un gain total de 4 du CNA est par conséquent Adsa = 1, As = 2 et Gp = 2. Selon une autre possibilité, Adsa = 2, As = 2 et Gp = 1, ou Adsa = 4, As = 1 et Gp = 1. Cependant, ces différentes possibilités ne peuvent pas améliorer le rapport signal-bruit, car le gain du signal n'est pas porté à son maximum. Ainsi, chaque segment a des propriétés de gain (Gdsa, Gs, Gp) et de décalage Voffser qui lui correspondent. Ces propriétés peuvent être codées et enregistrées dans un dossier d'un registre à l'intérieur de la PLA 30. Voici un algorithme de sélection automatique pouvant être suivi: 25 Vos0 Vdsa 2889380 16 Voici un autre algorithme possible qui permet d'avoir un rapport signal-bruit maximal Vos() Vdsa G Vosa Vdsa La distribution du gain peut être exécutée dans l'architecture illustrée sur la Fig. 7. Le CNA 32 est distribué en fonction du rapport de l'amplificateur 46 de double échantillonnage et du condensateur d'échantillonnage pendant la conversion A/N fine. Le CNA sommaire quantifie la sortie de l'amplificateur 46 de double échantillonnage pour déterminer la portée du signal, puis le sélecteur de gain/décalage 82 applique le décalage approprié Voffset à l'entrée de l'amplificateur 46 de double échantillonnage et le gain aux étages qui suivent, dont l'amplificateur de double échantillonnage 46. Considérant globalement la Fig. 8, il y est représenté une vue schématique d'un exemple de pile 112 de mémoire utilisée dans le système d'acquisition numérique. La pile 112 de mémoire contient des informations stockées dans des registres 114, chacun ayant des affectations de bits pour les diverses valeurs de gain et de décalage, telles que G,nt, Gdsa, GS et Voffse(. Comme illustré, dans le registre 114, des bits M1 peuvent être affectés à Gint, des bits M2 peuvent être affectés à Gdsa, des bits M3 peuvent être affectés à GS et des bits M4 peuvent être affectés à Voj ei. Pendant la conversion A/N sommaire, le segment est déterminé. Une fois que le segment est déterminé, le sélecteur 82 de gain/décalage sélectionne les diverses valeurs de gain et de décalage évoquées plus haut dans la pile 112 de mémoire. G3 2889380 17 Ainsi, la pile 112 de mémoire sert de table de correspondance qui contient les différentes combinaisons de gain et de décalage à utiliser dans un segment donné. On peut noter que, dans la pile 112 de mémoire, il peut y avoir N registres, et donc que les dimensions de la pile 112 de mémoire peuvent être égales à N*(M1+M2+M3+M4) bits. Cette mise en oeuvre de la technique peut servir pour rendre le même système de base et le même matériel adaptables à toutes sortes d'applications, de systèmes, de conversions et de relations entre des signaux d'entrée et des signaux de sortie (valeurs de comptage). On peut noter que plusieurs CNA (en nombre égal à celui des segments) peuvent être utilisés pour réaliser une conversion A/N fine pour chaque voie une fois que le segment est identifié. Par exemple, si le signal de sortie d'un CNA est divisé en six segments, six CNA peuvent donc être prévus en commun pour les trente deux voies, de façon que chacun des CNA soit consacré à un seul segment. De plus, dans ce cas, les valeurs de gain et de décalage pour les segments respectifs peuvent être prédéfinies pour le segment et le système appliquera automatiquement celles-ci pendant la réalisation de la conversion A/N fine. Considérant globalement la Fig. 9, il y est représenté une illustration graphique 116 du trajet linéaire-polynomial suivi par le signal de sortie du CNA. Comme illustré, chaque fois que C valeurs de comptage sont obtenues, le signal de sortie de CNA devient un segment linéaire qui se conforme au trajet linéaire-polynomial 64. Les valeurs non optimales de gain produites pendant la transformation de la rampe de base 66 en segment voulu peuvent avoir pour conséquence des bandes mortes. De même, une variation d'une exécution non idéale d'une valeur de décalage peut aboutir à des bandes mortes. Ces effets sont susceptibles de produire une sortie numérique erronée de la valeur de charge Qj 40. Cependant, un chevauchement suffisant 118 entre segments peut être prévu pour éviter que des zones mortes ne soient provoquées par des défauts de concordance d'un condensateur, des erreurs de décalage et autres imperfections de traitement par la puce. La Fig. 10 est un organigramme illustrant le processus de conversion 120 d'un signal numérique. Comme illustré dans le processus 120, une conversion A/N sommaire est effectuée par la PLA 30 (bloc 122). La conversion A/N sommaire peut servir à déterminer les informations de segment (bloc 124). Les informations de segment comprennent le segment dans lequel se trouve l'équivalent numérique du signal d'entrée (par exemple la valeur de charge Q;,,) 40. Une fois que le segment est déterminé, le processus de conversion 120 de signal numérique passe à l'exécution d'une conversion AIN fine pur déterminer l'équivalent numérique du signal d'entrée (par exemple la valeur de charge Q,n) 40 (bloc 126). Les principes de la présente technique peuvent être mis en oeuvre dans des systèmes où la conversion A/N d'une pluralité de valeurs analogiques est effectuée par l'intermédiaire d'un seul CNA. De tels systèmes peuvent être constitués par des systèmes radiographiques numériques, des appareils photographiques numériques ainsi que d'autres applications en dehors du domaine de l'imagerie. Les principes de la présente technique permettent une conversion plus rapide de signaux. De plus, parmi les avantages de la technique figurent une plus grande dynamique avec de plus grandes vitesses de conversion au prix d'une moindre consommation d'énergie, un conditionnement approprié des signaux avant leur conversion, un niveau de bruit optimisé et une capacité d'autocontrôle ne reposant pas sur une incitation extérieure pour fournir des valeurs précises de charge pour valider le système. La modification dynamique de la largeur de bande pendant un balayage peut permettre l'obtention de délais de stabilisation plus courts et d'une plus petite largeur de bande effective de bruit. REVENDICATIONS 1. Procédé pour convertir un signal analogique (40) en signal numérique, comprenant les étapes consistant à : recevoir un signal analogique échantillonné ; sélectionner un segment parmi une pluralité de segments (66, 70, 72, 74, 76 et 78) d'une relation segmentée entre des valeurs de sortie de CNA et des valeurs d'entrée voulues de CAN; appliquer des valeurs de gain et de décalage voulues aux valeurs de sortie de CAN ou au signal analogique échantillonné en fonction du segment sélectionné ; et convertir le signal analogique échantillonné en signal numérique d'après les valeurs de gain et de décalage voulues. 2. Procédé selon la revendication 1, dans lequel l'étape de réception d'un signal analogique échantillonné comporte la réception d'une pluralité de signaux analogiques échantillonnés. 3. Procédé selon la revendication 1, dans lequel l'étape de sélection d'un segment parmi la pluralité de segments (66, 70, 72, 74, 76 et 78) de la relation segmentée entre les valeurs de sortie de CNA et les valeurs d'entrée voulues de CAN comporte la sélection d'un segment parmi la pluralité de segments (66, 70, 72, 74, 76 et 78) ayant une relation linéaire-polynomiale (64) entre les valeurs de sortie de CNA et les valeurs d'entrée de CAN voulues. 4. Procédé selon la revendication 1, dans lequel l'étape d'application des valeurs de gain et de décalage voulues comporte l'application des valeurs de gain et de décalage voulues indépendamment de chaque voie parmi une pluralité de voies (38) qui partagent les valeurs de sortie de CNA, en fonction d'un signal analogique échantillonné reçu respectivement par chacune des voies de la pluralité de voies (38). 5. Procédé selon la revendication 1, dans lequel l'étape de conversion du signal analogique échantillonné en signal numérique comporte l'application, à un comparateur (50), d'une valeur dérivée des valeurs de sortie de CNA et d'une valeur dérivée de la valeur du signal analogique échantillonné. 6. Procédé selon la revendication 5, dans lequel l'étape d'application de la valeur dérivée des valeurs de sortie de CNA comporte la multiplication des valeurs de sortie de CNA par un gain voulu. 7. Procédé selon la revendication 6, dans lequel l'étape d'application de la valeur du signal analogique échantillonné comporte la multiplication de la valeur du signal analogique échantillonné par le gain voulu. 8. Procédé selon la revendication 5, dans lequel l'étape d'application d'une valeur dérivée des valeurs de sortie de CNA comporte la modification des valeurs de sortie de CNA par une valeur de décalage voulue. 9. Procédé selon la revendication 5, dans lequel l'étape de conversion du signal analogique échantillonné en signal numérique comporte la représentation du signal numérique par une valeur de comptage reposant sur une relation voulue entre les valeurs de sortie de CNA et la valeur de signal analogique échantillonné appliquées au comparateur 50. 10. Convertisseur analogique-numérique conçu pour produire un signal numérique de sortie représentant un signal analogique d'entrée 40, comprenant: une pluralité de voies (38) de CNA, chacune des différentes voies (38) de CNA comportant: une application analogique frontale servant à préconditionner le signal analogique d'entrée (40) ; et un sélecteur (82) de gain et de décalage servant à produire une donnée de segment et à créer un segment parmi une pluralité de segments (66, 70, 72, 74, 76 et 78) d'après une rampe de base (66) reposant sur la donnée de segment; et un CNA servant à produire un signal de sortie de CNA d'après la rampe de base (66) et la donnée de segment, le signal analogique d'entrée (40) étant comparé avec le signal de sortie de CNA dans le segment sélectionné du signal de sortie de CNA pour produire le signal numérique de sortie.