FR 2897739 A1 20070824 FR 0610946 A 20061215 CIRCUIT D'ANNULATION DE BRUIT D'HORLOGE Domaine de l'invention [0001] La présente invention concerne un circuit d'annulation de bruit d'horloge applicable à un module de capteur d'image qui est employé dans un téléphone mobile CDMA (pour Code Division Multiple Access en anglais, et Accès Multiple par Répartition en Code en français) . Plus particulièrement, la présente invention concerne un circuit d'annulation de bruit d'horloge qui est conçu pour éliminer une composante harmonique d'une fréquence préréglée d'un signal d'horloge par exemple d'un capteur d'image, ce qui rend les autres parties ou signaux moins sensibles à une composante harmonique du signal d'horloge, et auquel un filtre électromagnétique (en anglais Electromagnetic ou EMI) peut se substituer. Solutions de l'art antérieur [0002] En général, un téléphone mobile CDMA comporte une fonction d'appareil photo en plus d'une fonction de téléphone, ce qui va être expliqué en référence à la figure 1. [0003] La figure 1 est une vue de configuration illustrant un téléphone mobile CDMA conventionnel. [0004] En référence à la figure 1, le téléphone mobile CDMA conventionnel comprend un contrôleur 10, un émetteur/récepteur téléphonique 20 et un module de capteur d'image (en anglais Image Sensor Module ou ISM) 30. Le contrôleur 10 contrôle la téléphonie et la détection d'image en fonction de la sélection de l'utilisateur. L'émetteur/récepteur téléphonique 20 émet/reçoit un signal téléphonique sous le contrôle du contrôleur 10. Le module de capteur d'image 30 détecte une image sous le contrôle du contrôleur 10. [0005] Comme cela vient d'être décrit, le téléphone mobile CDMA conventionnel est équipé du module de capteur d'image 30, qui est commandé par l'alimentation d'un signal d'horloge. Cela va être expliqué ci-dessous en référence à la figure 2. [0006] La figure 2 est une vue pour décrire un signal d'horloge d'un capteur d'image conventionnel. [0007] La figure 2 illustre un module de capteur d'image (ISM) 30 installé dans le téléphone mobile CDMA. Pour faire fonctionner le module de capteur d'image (ISM) 30, un signal d'horloge principale d'onde sinusoïdale MCLK généré par un générateur de signal d'horloge (X-tal ou TCXO) 11 est transféré vers le capteur d'image CMOS et le circuit intégré de traitement de signal d'image du module de capteur d'image 30 soit directement soit à travers un circuit intégré de bande de base. [0008] Un tel signal d'horloge va être expliqué en référence à la figure 3. [0009] La figure 3 est un schéma de spectre de fréquence illustrant le signal d' horloge du module de capteur d' image conventionnel. Sur la figure 3, le signal d'horloge du module de capteur d'image comprend une composante fondamentale et une pluralité de composantes harmoniques. [0010] Par ailleurs, des exemples du signal d'horloge comprennent le signal d'horloge principale MCLK, un signal d' horloge vidéo PCLK et un signal d'horloge de contrôle I2C SCLK. [0011] Le signal d'horloge principale MCLK est utilisé pour faire fonctionner le capteur d'image CMOS et le circuit intégré de traitement de signal d'image, et il sert d'horloge de référence pour l'horloge vidéo PCLK. Le signal d'horloge principale est généré à partir du TCXO ou X-tal du téléphone mobile soit directement soit à travers le circuit intégré de bande de base. Ici, le signal d'horloge principale porte des composantes harmoniques en plus d'un spectre fondamental. [0012] Le signal d'horloge vidéo PCLK est utilisé en synchronisation avec un signal vidéo (signal RVB ou YCbCr) qui est alimenté à travers un capteur réel et le circuit intégré de traitement de signal d'image. Ce signal vidéo varie en fonction de la taille des données vidéo. Par exemple, le signal vidéo varie en fonction du nombre de pixels (QCIF, QVGA ou 2M), du débit de trames et des types de puces. [0013] En outre, le signal d'horloge de contrôle I2C SCLK est un signal de synchronisation pour contrôler le module de capteur d'image (ISM) 30 indépendamment des données réelles. [0014] Ici, le signal d'horloge principale MCLK traverse un corps du module de capteur d'image et une carte de circuit imprimé flexible (en anglais Flexible Printed Circuit Board ou FPCB), ensuite les composantes harmoniques du signal d'horloge principale traversent l'air ou la carte de circuit imprimé (en anglais Printed Circuit Board ou PCB) puis ils sont transmis à travers une antenne du téléphone mobile CDMA. Les composantes harmoniques transférés de cette manière sont induits sous forme de bruits dans une bande passante de fréquence de communication cellulaire CDMA, GSM ou de génération suivante. [0015] Une méthode conventionnelle pour surmonter de tels inconvénients va être expliquée ci-dessous. [0016] Des bruits peuvent rayonnés minimalement du capteur d'image lorsque l'émetteur/récepteur téléphonique 20 du téléphone mobile CDMA conventionnel et le module de capteur d'image sont dans un état arrêté. A cet effet, les bruits sont séparés à travers un blindage à la masse, ou l'antenne et le module de capteur d'image sont physiquement espacés l'un de l'autre de la plus grande distance. [0017] En variante, un filtre de bande passante faible est appliqué au module de capteur d'image pour laisser passer la composante fondamentale du signal d'horloge principale MCLK et bloquer les composantes harmoniques. [0018] Comme cela a été décrit ci-dessus, la méthode conventionnelle de réduction de bruit, c'est-à-dire les composantes harmoniques du signal d'horloge dans le téléphone mobile CDMA conventionnel, concerne l'utilisation du blindage à la masse ou l'espacement de l'antenne par rapport au module de capteur d'image. Néanmoins, une telle méthode ne parvient pas à diminuer suffisamment les composantes harmoniques du signal d'horloge du module de capteur d'image. [0019] En outre, le filtre de bande passante faible est mis en oeuvre à travers un dispositif passif en pratique, ce qui augmente significativement le prix du dispositif, la taille du filtre et les coûts. [0020] De plus, un filtre à encoches peut être employé pour supprimer les composantes harmoniques du signal d'horloge. Néanmoins, cela ne parvient pas à annuler les bruits en dehors d'une bande de fréquence spécifiée. Exposé de l'invention [0021] La présente invention est formulée pour résoudre les problèmes précédents de l'art antérieur et un objectif selon certains modes de réalisation de la présente invention consiste donc à fournir un circuit d'annulation de bruit d'horloge qui est conçu pour éliminer une composante harmonique d'une fréquence préréglée à partir d'un signal d'horloge par exemple d'un capteur d'image, ce qui rend d'autres parties ou signaux moins sensibles à la composante harmonique, et un filtre électromagnétique (EMI) peut lui être substitué. [0022] Selon un aspect de l'invention pour réaliser l'objectif, il est fourni un circuit d'annulation de bruit d'horloge comprenant : un coupleur pour extraire un signal d'un signal d'horloge ; un filtre pour sélectionner une composante harmonique d'une fréquence préréglée dans le signal d'extraction du coupleur ; un dispositif de décalage de phase pour inverser une phase de la composante harmonique de la fréquence préréglée à partir du filtre ; un amplificateur de contrôle de gain automatique (en anglais Automatic Control Gain ou AGC) pour amplifier la composante harmonique à phase inversée à partir du dispositif de décalage de phase ; un dispositif de combinaison pour combiner la composante amplifiée à partir du dispositif de décalage de phase avec le signal d'horloge pour éliminer la composante harmonique de la fréquence préréglée du signal d'horloge ; un détecteur de puissance pour détecter un niveau de puissance de la composante harmonique de la fréquence préréglée dans un signal de sortie du dispositif de combinaison ; et un contrôleur pour contrôler le gain de l'amplificateur de contrôle de gain automatique sur la base du niveau de puissance de la composante harmonique détecté par le détecteur de puissance, ce qui annule les bruits. 3] Le contrôleur est adapté pour surveiller le niveau de puissance de la composante harmonique du détecteur de puissance en faisant varier la fréquence de phase inversée à partir du dispositif de décalage de phase pour contrôler le décalage de phase à une fréquence où le niveau de puissance de la composante harmonique est au minimum. [0024] Le contrôleur est adapté pour contrôler la sélection d'harmonique et le décalage de phase sur la base de la composante harmonique de la fréquence préréglée. [0025] Le filtre comprend un filtre réglable pour régler une bande passante ayant la composante harmonique comme fréquence centrale sous le contrôle du contrôleur. [0026] Le dispositif de décalage de phase est adapté pour inverser une phase d'un signal de fréquence correspondant à la composante harmonique à partir du filtre sous le contrôle du contrôleur. ] Le signal d'horloge est généré par un générateur de signal d'horloge 11 et fourni à un module de capteur d'image. Listes des figures [0028] Les objectifs, caractéristiques et avantages ci-dessus de la présente invention et d'autres objectifs, caractéristiques et avantages de la présente invention vont être plus clairement compris à partir de la description détaillée suivante en relation avec les dessins annexés, sur lesquels : [0029] La figure 1 est une vue de configuration illustrant un téléphone mobile CDMA conventionnel ; [0030] La figure 2 est une vue explicative illustrant un signal d'horloge d'un module de capteur d'image 5 conventionnel ; [0031] La figure 3 est un schéma de spectre de fréquence illustrant un signal d'horloge d'un module de capteur d'image conventionnel ; [0032] La figure 4 est un schéma de circuit illustrant un 10 circuit d'annulation de bruit d'horloge selon la présente invention ; et [0033] La figure 5 est une vue explicative illustrant les signaux d'horloge d'entrée et de sortie d'un circuit d'annulation de bruit d'horloge selon la présente 15 invention. Description détaillée [0034] Des modes de réalisation préférés de la présente invention vont maintenant être décrits en détail par référence aux dessins annexés. 20 [0035] Un circuit d'annulation de bruit d'horloge de la présente invention est applicable à des modules autres qu'un module de capteur d'image, c'est-à-dire des modules nécessitant un signal d'horloge comme un module de traitement de signal et un module de tuner. Pour faciliter 25 l'explication, la présente invention est uniquement employée dans le module de capteur d'image. 6] La figure 4 est un schéma de circuit illustrant un circuit d'annulation de bruit d'horloge selon la présente invention. [0037] En référence à la figure 4, le circuit d'annulation de bruit d'horloge de la présente invention comprend un coupleur 510, un filtre 520, un dispositif de décalage de phase 530, un amplificateur de contrôle de gain automatique (AGC) 540, un dispositif de combinaison 550, un détecteur de puissance 560, et un contrôleur 570. Le coupleur 510 extrait un signal d'un signal d'horloge. Le filtre 520 sélectionne une composante harmonique d'une fréquence préréglée dans le signal d'extraction du coupleur 510. Le dispositif de décalage de phase 530 inverse la composante harmonique de la fréquence préréglée du filtre 520. L'amplificateur AGC 540 amplifie la composante harmonique à phase inversée à partir du dispositif de décalage de phase 530. Le dispositif de combinaison 550 combine la composante amplifiée à partir du dispositif de décalage de phase 530 avec le signal d'horloge pour éliminer la composante harmonique de la fréquence préréglée du signal d'horloge. De même, le détecteur de puissance 560 détecte un niveau de puissance de la composante harmonique de la fréquence préréglée dans un signal de sortie du dispositif de combinaison 550. Le contrôleur 570 contrôle le gain de l'amplificateur AGC 540 sur la base du niveau de puissance de la composante harmonique détecté par le détecteur de puissance, ce qui annule les bruits. [0038] Le contrôleur 570 surveille le niveau de puissance de la composante harmonique du détecteur de puissance 570 en faisant varier la fréquence de phase inversée à partir du dispositif de décalage de phase 530 pour contrôler le décalage de phase à une fréquence où le niveau de puissance de la composante harmonique est au minimum. [0039] En outre, le contrôleur 570 contrôle la sélection d'harmonique et le décalage de phase sur la base de la composante harmonique de la fréquence préréglée. [0040] Ici, le filtre 520 peut être configuré comme un filtre réglable pour régler une bande passante ayant la composante harmonique comme fréquence centrale sous le contrôle du contrôleur 570. [0041] De plus, le dispositif de décalage de phase inverse une phase d'un signal de fréquence correspondant à la composante harmonique à partir du filtre 520 sous le contrôle du contrôleur 570. [0042] Des exemples du signal d'horloge comprennent un signal d'horloge principale (horloge maître), un signal vidéo d'horloge PCLK et un signal d'horloge de contrôle SCLK 12C comme cela a été décrit ci-dessus. Ici, le signal d' horloge principale est généré par un générateur de signal d'horloge 11 d'un téléphone mobile CDMA et alimenté dans le module de capteur d'image. [0043] La figure 5 est une vue explicative illustrant les signaux d'horloge d'entrée et de sortie d'un circuit d'annulation de bruit d'horloge. En référence à la figure 5, le circuit d'annulation de bruit d'horloge 500 de la présente invention supprime une composante harmonique du signal d'horloge. [0044] Les opérations et les effets de la présente invention vont maintenant être expliqués en détail en référence aux dessins annexés. [0045] Le circuit d'annulation de bruit d'horloge de la présente invention est adapté pour le téléphone mobile CDMA, ce qui annule les bruits du signal d'horloge qui est alimenté dans le module de capteur d'image (ISM) 30, c'est-à-dire une composante harmonique du signal d'horloge. [0046] Tout d'abord, en référence à la figure 4, le coupleur de la présente invention extrait un signal représentatif du signal d'horloge du module de capteur d'image du signal d'horloge sans infliger de perte au signal d'horloge puis il fournit le signal extrait au filtre 520. ] Le filtre 520 sélectionne la composante harmonique de la fréquence préréglée dans le signal d'extraction du coupleur 510 puis il le fournit au dispositif de décalage de phase 530. [0048] Par exemple, dans le cas où le signal d'horloge (MCLK ou PCLK) a une composante fondamentale de 4 MHz, il a une deuxième composante harmonique de 8 MHz, une troisième composante harmonique de 12 MHz et une quatrième composante harmonique de 16 MHz. De cette manière, le signal d'horloge a un nombre infini de composantes harmoniques. [0049] Le dispositif de décalage de phase 530 inverse la phase de la composante harmonique de la fréquence préréglée à partir du filtre 520 pour le délivrer à l'amplificateur AGC 540. [0050] L'amplificateur AGC 540 amplifie la composante harmonique à phase inversée à partir de l'inverseur de phase 530 par le contrôle de gain pour le délivrer au dispositif de combinaison 550. Ici, la composante harmonique à phase inversée a une taille différente de celle d'une composante harmonique d'un signal d'horloge réel en raison de la présence du gain d'échantillonnage et de la perte intermédiaire, ce qui nécessite un contrôle de gain automatique (AGC). Ces séries de processus doivent être autocontrôlées en pratique par un détecteur de puissance distinct et un contrôleur. [0051] Le dispositif de combinaison 550 combine la composante amplifiée à partir du dispositif de décalage de phase 530 avec le signal d'horloge pour éliminer la composante harmonique de la fréquence préréglée du signal d'horloge. En détail, si le signal d'horloge a une composante harmonique, la composante harmonique est à phase inversée par le dispositif de décalage de phase 530 de manière à ce que la composante harmonique soit annulé par la composante harmonique à phase inversée. [0052] Ensuite, le contrôleur 570 de la présente invention surveille la composante harmonique du signal d'horloge par le biais du détecteur de puissance 560 et contrôle le gain de l'amplificateur AGC 540 sur la base d'un niveau de puissance de la composante harmonique détectée par le détecteur de puissance 560. Cela signifie que la composante harmonique à phase inversée est amplifiée pour correspondre à la taille de la composante harmonique du signal d'horloge, ce qui réduit significativement en conséquence la composante harmonique du signal d'horloge. [0053] En outre, le contrôleur 570 surveille le niveau de puissance de la composante harmonique du détecteur de puissance 560 en faisant varier la fréquence de phase inversée à partir du dispositif de décalage de phase 530 pour contrôler le décalage de phase à une fréquence où le niveau de puissance de la composante harmonique est au minimum. Cela diminue remarquablement la composante harmonique du signal d'horloge. [0054] Comme cela vient d'être décrit, la présente invention contrôle la taille et la phase de la composante harmonique du signal d'horloge avec plus de précision et élimine en outre la composante harmonique du signal d'horloge par le biais d'un tel contrôle. 5] Par ailleurs, le contrôleur 570 contrôle la sélection d'harmonique et le décalage de phase sur la base de la composante harmonique de la fréquence préréglée. Le filtre 520 règle une bande passante ayant la composante harmonique comme fréquence centrale sous le contrôle du contrôleur 570 et sélectionne la composante harmonique à travers la bande de fréquence réglée avec plus de précision. [0056] De plus, le dispositif de décalage de phase 530 inverse une phase d'un signal de fréquence correspondant à la composante harmonique à partir du filtre 520 sous le contrôle du contrôleur 570. En conséquence, la composante harmonique subit une inversion de phase avec plus de précision et elle peut donc être encore plus atténuée du signal d'horloge. [0057] Par référence à la figure 5, le circuit d'annulation de bruit d'horloge 500 de la présente invention est analysé par rapport à un spectre d'un signal d'horloge entré. Comme cela a été décrit ci-dessus, le signal d'horloge porte la composante fondamentale et les composantes harmoniques. Mais uniquement certaines portions des composantes harmoniques sont à l'intérieur des spectres qui influencent un téléphone mobile en pratique. [0058] Lorsque le signal d'horloge traverse le circuit d'annulation de bruit d'horloge 500 de la présente invention, la composante harmonique de la fréquence préréglée est éliminée du signal d'horloge sur la carte de circuit imprimé flexible FPCB puis le signal d'horloge est transmis. Ici, le circuit d'annulation de bruit d'horloge 500 de la présente invention peut annuler la composante harmonique qui influence la téléphonie mais pas son opération complète. [0059] Comme cela a été établi ci-dessus, selon des modes de réalisation préférés de la présente invention, un circuit d'annulation de bruit d'horloge applicable à un téléphone mobile CDMA est conçu pour éliminer une composante harmonique d'une fréquence préréglée d'un signal d'horloge d'un module de capteur d'image. Ainsi, le circuit d'annulation de bruit d'horloge rend d'autres parties ou signaux moins sensibles à la composante harmonique du signal d'horloge, et un filtre EMI peut lui être substitué. [0060] Cela signifie que le circuit d'annulation de bruit d'horloge de la présente invention fait en sorte que la composante harmonique d'un signal d'horloge affecte minimalement d'autres parties ou signaux, ce qui atténue les bruits. [0061] Le circuit d'annulation de bruit d'horloge de la présente invention influence les signaux de transmission/réception d'un téléphone mobile et est donc forcément adapté à un module de capteur d'image qui effectue fondamentalement de la téléphonie vidéo comme WCDMA (pour en anglais Wideband Code Division Multiple Access , et en français Accès Multiple à Répartition en Code à Large Bande ) et HSDPA (pour en anglais High Speed Downlink Packet Access et en français Accès par Paquets en Liaison Descendante Haut Débit ). Cela élimine la nécessité du filtre EMI ou d'un dispositif de blindage. [0062] Bien que la présente invention ait été représentée et décrite en relation avec les modes de réalisation préférés, il apparaît à l'homme du métier que des modifications et des variations peuvent être apportées sans se départir de l'esprit et sans sortir du périmètre de la présente invention telle qu'elle est définie par les revendications annexées.15 REVENDICATIONS 1. Circuit d'annulation de bruit d'horloge comprenant : - un coupleur (510) pour extraire un signal d'un 5 signal d'horloge ; - un filtre (520) pour sélectionner une composante harmonique d'une fréquence préréglée dans le signal d'extraction du coupleur (510) ; - un dispositif de décalage de phase (530) pour 10 inverser une phase de la composante harmonique de la fréquence préréglée à partir du filtre (520) ; - un amplificateur de contrôle de gain automatique ( Automatic Gain Control ou AGC) (540) pour amplifier la composante harmonique à phase inversée à partir du 15 dispositif de décalage de phase (530) ; - un dispositif de combinaison (550) pour combiner la composante amplifiée à partir du dispositif de décalage de phase (530) avec le signal d'horloge pour éliminer la composante harmonique de la fréquence préréglée du signal 20 d'horloge ; -un détecteur de puissance (560) pour détecter un niveau de puissance de la composante harmonique de la fréquence préréglée dans un signal de sortie du dispositif de combinaison (550) ; et 25 - un contrôleur (570) pour contrôler le gain de l'amplificateur de contrôle de gain automatique (AGC) (540) sur la base du niveau de puissance de la composante harmonique détecté par le détecteur de puissance (560), ce qui annule les bruits. 2. Circuit d'annulation de bruit d'horloge selon la revendication 1, dans lequel le contrôleur (570) est adapté pour surveiller le niveau de puissance de composante harmonique du détecteur de puissance (560) en faisant varier la fréquence de phase inversée à partir du dispositif de décalage de phase (530) pour contrôler le décalage de phase à une fréquence où le niveau de puissance de la composante harmonique est au minimum. 3. Circuit d'annulation de bruit d'horloge selon la revendication 1, dans lequel le contrôleur (570) est adapté pour contrôler la sélection d'harmonique et le décalage de phase sur la base de la composante harmonique de la fréquence préréglée. 4. Circuit d'annulation de bruit d'horloge selon la revendication 3, dans lequel le filtre (520) comprend un filtre réglable pour régler une bande passante ayant la composante harmonique comme fréquence centrale sous le contrôle du contrôleur (570). 5. Circuit d'annulation de bruit d'horloge selon la revendication 3, dans lequel le dispositif de décalage de phase (530) est adapté pour inverser une phase d'un signal de fréquence correspondant à la composante harmonique à partir du filtre (520) sous le contrôle du contrôleur(570) . 6. Circuit d'annulation de bruit d'horloge selon la revendication 1, dans lequel le signal d'horloge est généré par un générateur de signal d'horloge et fourni à un module 5 de capteur d'image. 19