FR 2880981 A1 20060721 FR 0512520 A 20051209 MEMOIRE A SEMICONDUCTEUR A MODE MIXTE La présente invention concerne de façon générale une mémoire à semiconducteur et, plus particulièrement, une mémoire à semiconduc- teur à mode mixte qui est capable de stocker à la fois de l'information numérique et de l'information analogique. Le brevet européen n 1 124 230 de Winbond Electronics Co., intitulé "A Multilevel Message Multilevel Analog Signal Recording and Playback System having Memory Array Configurable for Analog and Digi- tal Storage and Serial Communication", qui est une technologie de l'art antérieur concernant une mémoire à semiconducteur à mode mixte, décrit un système de mémoire qui est composé d'une multiplicité d'éléments de mémoire non volatile et qui peut stocker à la fois de l'information analogique et de l'information numérique dans une seule mémoire. La figure 1 est un schéma synoptique montrant la structure du système de mémoire du brevet mentionné ci-dessus. Chaque mémoire 212 d'un réseau de mémoire non volatile 210 est configurée pour stocker un type d'information, c'est-à-dire de l'information analogique ou de l'information numérique. D'autre part, une mémoire à semiconducteur numérique de l'art antérieur peut stocker de l'information numérique, une mémoire à semi-conducteur analogique de l'art antérieur peut stocker de l'information ana-logique, et la mémoire à semiconducteur analogique / numérique de l'art antérieur peut stocker seulement de l'information analogique ou de l'in- formation numérique dans un seul espace d'adresses. Ainsi, dans le but de traiter dans un domaine numérique de l'in-formation analogique qui a été stockée dans la mémoire analogique de l'art antérieur, ou de traiter dans un domaine analogique de l'information numérique qui a été stockée dans la mémoire numérique de l'art antérieur, il est nécessaire d'effectuer une conversion entre l'information analogique et l'information numérique en utilisant une puce séparée. La conversion occasionne des problèmes dans la mesure où elle exige un temps et une puissance qui sont directement ou exponentielle-ment proportionnels à la largeur de bande de l'information analogique. Ainsi, la présente invention a été faite en conservant à l'esprit les problèmes ci-dessus se manifestant dans l'art antérieur, et un but de la présente invention est de procurer une mémoire à semiconducteur à mode mixte qui optimise la conversion entre de l'information analogique et de l'information numérique, en réduisant ainsi le temps et la consommation de puissance qui sont exigés pour la conversion. Un autre but de la présente invention est de procurer une mémoire à semiconducteur à mode mixte qui permet d'accéder simultané- ment à différents espaces d'adresses à partir de différentes interfaces d'entrée / sortie, en augmentant ainsi l'efficacité d'utilisation de celles-ci. D'autre part, il y a une différence consistant en ce qu'une mémoire à semiconducteur à ports multiples de l'art antérieur permet l'accès simultané au même espace d'adresses à partir de différentes interfaces d'entrée / sortie, tandis que la mémoire à semiconducteur à mode mixte de la présente invention ne permet pas un tel accès simultané. Pour atteindre les buts ci-dessus, la présente invention procure une mémoire à semiconducteur à mode mixte, incluant un réseau de bancs de mémoire comprenant une multiplicité de bancs de mémoire comprenant chacun une multiplicité d'éléments de mémoire à un seul port; un convertisseur analogique / numérique pour convertir un signal analogique d'entrée en une information numérique, pour stocker dans une mémoire du banc de mémoire des données correspondant au signal analogique d'entrée; un convertisseur numérique I analogique pour convertir en un signal analogique une adresse de mémoire désignée du banc de mémoire, pour émettre l'adresse de mémoire sous forme de signal de sortie analogique; une multiplicité de bus numériques pour transmettre l'adresse et l'information numérique; et une unité de commande pour conditionner le convertisseur analogique / numérique et le convertisseur numérique / analogique pour stocker et émettre l'information numérique et l'informa- tion analogique, et fournir un signal d'adresse au banc de mémoire; la mémoire à semiconducteur à mode mixte pouvant stocker de l'information analogique et numérique à une même adresse et émettre sous forme ana- logique ou numérique l'information stockée, comme on le désire. De plus, la mémoire à semiconducteur à mode mixte comprend en outre un commutateur matriciel bidimensionnel pour établir des connexions de façon que la multiplicité de bus numériques puissent accéder simultanément à un banc de mémoire identique ou à des bancs de mémoire différents du réseau de bancs de mémoire, et un moteur de copie pour copier des données stockées dans un banc de mémoire identique ou des bancs de mémoire différents du réseau de bancs de mémoire. Selon d'autres modes de réalisation, on peut éventuellement avoir recours en outre à l'une ou l'autre des dispositions suivantes: É l'unité de commande effectue une opération correspondant à un si- gnal de commande numérique désignant un bloc de mémoire du banc de mémoire et indiquant des débuts et des fins de stockage et de présentation en sortie; l'unité de commande commande le convertisseur analogique I numérique et le convertisseur numérique I analogique conformément au signal de commande numérique qui détermine la cadence et le temps d'échantillonnage, la résolution et une plage de signal d'entrée du convertisseur analogique I numérique, et la cadence d'échantillonnage et le temps d'échantillonnage, la résolution et une plage de signal de sortie du convertisseur numérique / analogique; ^ l'unité de commande commande le commutateur matriciel bidimensionnel et le moteur de copie conformément au signal de commande numérique fourni à partir de l'extérieur; É l'unité de commande génère un signal notifiant un état à l'extérieur lorsque le temps d'échantillonnage pour stocker le signal analogi-30 que d'entrée s'est écoulé, un temps de fonctionnement pour émettre le signal analogique s'est écoulé, ou le fonctionnement du moteur de copie s'est terminé. On comprendra plus clairement les buts, caractéristiques et avantages de la présente invention mentionnés ci-dessus, ainsi que d'au-35 tres, à la lecture de la description détaillée suivante se référant aux des- sins annexés, dans lesquels: La figure 1 est un schéma synoptique montrant la mémoire à semiconducteur analogique / numérique de l'art antérieur; La figure 2 est un schéma synoptique montrant la structure d'une mémoire à semiconducteur à mode mixte conforme à la présente invention; La figure 3 est un schéma synoptique montrant une mémoire à semiconducteur à mode mixte conforme à un mode de réalisation de la présente invention; La figure 4 est un schéma synoptique montrant la structure d'un terminal de communication mobile sans fil rapide classique; et La figure 5 est un schéma synoptique montrant la structure d'un terminal de communication sans fil rapide utilisant la mémoire à semi-conducteur à mode mixte conforme à la présente invention. On va maintenant se référer aux dessins, dans lesquels les mêmes numéros de référence sont utilisés dans l'ensemble des différents dessins pour désigner les composants identiques ou similaires. Des modes de réalisation préférés de la présente invention sont décrits en détail en référence aux dessins annexés. Cependant, les mo-des de réalisation suivants sont présentés seulement dans des buts illustratifs, et la présente invention n'est pas limitée aux modes de réalisation suivants. La figure 2 est un schéma synoptique de principe montrant une mémoire à semiconducteur à mode mixte 100 conforme à la présente in-vention. Comme représenté sur la figure 2, la mémoire à semiconducteur à mode mixte 100 conforme à la présente invention comprend une multiplicité d'éléments de mémoire volatile ou non volatile. Dans le cas où un signal analogique est stocké, le signal analogique est converti en un si- gnal numérique et le signal numérique est stocké en mémoire interne; dans le cas où un signal analogique est émis, une information numérique stockée en mémoire interne est convertie en information analogique et est émise vers l'extérieur. Des signaux analogiques peuvent être stockés ou émis sur la base d'un bloc désigné. Dans ce but, un signal de commande numérique comprend un signal d'entrée qui désigne un bloc de mémoire. En outre, le signal de commande numérique comprend une information qui notifie à l'extérieur la terminaison du stockage dans un bloc de mémoire désigné, ou l'émission de signaux analogiques à partir d'un bloc de mémoire désigné. Une borne de signal de commande numérique 130 peut recevoir de l'information concernant la fixation de la cadence d'échantillonnage, la taille de signal d'entrée et le nombre de niveaux de conversion d'un processus de conversion analogique l numérique qui est utilisé pour le stockage de signaux analogiques. La borne de signal de commande numérique 130 peut recevoir de l'information concernant la fixation de la cadence d'échantillonnage, la taille de signal d'entrée et le nombre de niveaux de conversion d'un processus de conversion analogique I numérique qui est utilisé pour l'émission d'un signal analogique. Des bus numériques 140, 150 et 160 permettent un accès simultané à différentes adresses de mémoire et transmettent des adresses, des données et des signaux de commande de mémoire. Des signaux numériques sont stockés dans des blocs de mémoire désignés par des signaux de commande numériques, en étant transmis par les bus numéri- ques 140, 150 et 160 désignés par les signaux de commande numériques. Lorsque de l'information stockée dans la mémoire interne est émise vers l'extérieur, des signaux numériques sont émis à partir des blocs de mémoire, qui sont désignés par les signaux de commande numériques, vers les bus numériques 140, 150 et 160 qui sont désignés par les signaux de commande numériques. La figure 3 est un schéma synoptique montrant une mémoire à semiconducteur à mode mixte conforme à un mode de réalisation de la présente invention. Un réseau de bancs de mémoire 480 ayant une multiplicité de bancs de mémoire, chacun d'eux étant composé d'une multiplicité d'éléments de mémoire à un seul port, a une borne d'entrée de signal analogique 410, une borne de sortie de signal analogique 420, des bus d'adresse et de données séparés pour chaque banc de mémoire, de façon que des bus numériques à ports multiples, 500, puissent accéder au même banc de mémoire ou à différents bancs de mémoire du réseau de bancs de mémoire 480. Un commutateur matriciel bidimensionnel 490 est utilisé pour connecter une multiplicité de bus numériques aux différents bancs de mémoire du réseau de bancs de mémoire 480. La borne d'entrée de signal analogique 410 reçoit un signal ana-logique qui est converti en information numérique par un convertisseur analogique I numérique 440 et est ensuite stocké dans le banc de mémoire du réseau de bancs de mémoire 480. La borne de sortie de signal analogique 420 émet une information analogique qui est le résultat de la conversion d'une information numérique, qui a été introduite dans le con-vertisseur numérique / analogique 450, à travers le commutateur matriciel bidimensionnel 490, à partir d'un banc de mémoire du réseau de bancs de mémoire 480. Du fait qu'une opération de copie de données est fréquemment effectuée dans la mémoire, la copie de données est effectuée entre diffé-rents éléments de mémoire du même banc de mémoire du réseau de bancs de mémoire 480, ou entre différents éléments de mémoire de différents bancs de mémoire du réseau de bancs de mémoire 480, en utilisant un moteur de copie matériel séparé, sans l'aide d'un processeur externe. Le signal de commande numérique introduit par l'intermédiaire de la borne de signal de commande numérique 430 commande les para-mètres du convertisseur analogique 1 numérique 440, du convertisseur numérique / analogique 450, du moteur de copie 460, du commutateur matriciel bidimensionnel 490 et du réseau de bancs de mémoire 480, par l'intermédiaire d'une unité de commande 470. L'unité de commande 470 détermine la cadence et le temps d'échantillonnage, la résolution et la plage de signal d'entrée du convertisseur analogique 1 numérique 440, la vitesse et le temps de fonctionne-ment, la résolution et la plage de signal de sortie du convertisseur numérique 1 analogique 450, les bancs de mémoire de source et de destination, l'adresse de début de copie et la longueur de copie du moteur de copie 460, les bancs de mémoire de source et de destination, l'adresse de dé-but de copie et la longueur de copie du commutateur matriciel bidimensionnel 490, et les conditions de connexion I nonconnexion du commutateur matriciel bidimensionnel 490. En outre, au moment du stockage ou de l'émission d'un signal 2880981 7 analogique, l'unité de commande 470 sélectionne une mémoire correspondante du réseau de bancs de mémoire 480 et émet une adresse de mémoire vers le bus d'adresse de la mémoire correspondante du réseau de bancs de mémoire 480 désigné. Lorsque le temps d'échantillonnage pour stocker un signal ana-logique s'est écoulé, le temps de fonctionnement pour émettre un signal analogique s'est écoulé, ou l'opération du moteur de copie 460 s'est ter- minée, l'unité de commande 470 émet un signal notifiant l'état à l'extérieur. Bien que le mode de réalisation particulier ait été décrit dans la description détaillée de la présente invention, diverses modifications sont possibles dans une plage qui ne sort pas du cadre de la présente invention. Par exemple, en modifiant la structure du commutateur matriciel bidimensionnel 490 de la figure 3, le nombre de bus numériques 500 auxquels on peut accéder simultanément peut augmenter. En outre, en modifiant la structure du réseau de bancs de mémoire 480, le parallélisme peut être amélioré. En référence aux figures 4 et 5, on décrira le fait que la quantité d'opérations de copie de mémoire peut être réduite de moitié dans la présente invention. La figure 4 est un schéma synoptique montrant la structure d'un terminal de communication mobile sans fil rapide classique. Des données émises et reçues sans fil subissent des première et seconde opérations de copie de mémoire. La première opération de copie de mémoire est la copie de mémoire qui a lieu entre la mémoire tampon d'un étage numérique d'arrière- plan et la mémoire tampon d'un processeur de commande d'accès au support (MAC). La seconde copie de mémoire est la copie de mémoire qui a lieu entre la mémoire tampon du processeur de MAC et la mémoire de système d'un processeur d'application. L'étage numérique d'arrière-plan, le processeur de MAC et le processeur d'application sont conçus indépendamment et connectés les uns aux autres par l'intermédiaire de bus, ce qui fait que les première et seconde copies de données ont généralement lieu dans le terminal de communication mobile sans fil rapide classique, et par conséquent la consommation de puissance aug- mente avec une augmentation de la vitesse de communication. La figure 5 est un schéma synoptique montrant la structure d'un terminal de communication sans fil rapide original utilisant une mémoire à semiconducteur à mode mixte conforme à la présente invention. Comme décrit ci-dessus, des données émises et reçues sont stockées dans la mémoire à semiconducteur à mode mixte de la présente invention, qui peut stocker de l'information analogique ou de l'information numérique à la même adresse. Ainsi, le récepteur du système de communication stocke en mémoire un signal analogique, qui est introduit à partir d'un étage frontal analogique, et un étage d'arrière-plan numérique, un pro- cesseur de MAC et un processeur d'application peuvent accéder directe-ment aux données stockées. Dans l'émetteur du système de communication, de l'information qui est modulée dans l'étage d'arrière-plan numérique, le processeur de MAC et le processeur d'application, peut également être émise directement vers l'étage frontal analogique, à partir de la mé- moire à semiconducteur à mode mixte de la présente invention. Lorsque des algorithmes de modulation et de démodulation sont mis en oeuvre de façon que l'étage d'arrière-plan numérique et le processeur de MAC de la figure 5 n'accèdent pas simultanément à la même adresse de mémoire, le volume de copie de mémoire qui occupe une par- tie considérable de la puissance de système, et est un facteur principal dans la détermination de la limitation des performances de système, peut être diminué de moitié. En outre, dans le cas où des algorithmes de modulation et de démodulation et un logiciel de système sont conçus de façon que l'étage d'arrière-plan numérique, le processeur de MAC et le pro- cesseur d'application n'accèdent pas simultanément à la même adresse de mémoire, le terminal de communication mobile sans fil rapide utilisant la mémoire à semiconducteur à mode mixte de la présente invention émet et reçoit des données sans les première et seconde copies de mémoire, décrites cidessus, de données émises et reçues. Comme décrit ci-dessus, la mémoire à semiconducteur à mode mixte de la présente invention peut stocker de l'information analogique ou de l'information numérique à la même adresse de mémoire, ce qui fait qu'elle permet à un microprocesseur numérique d'accéder directement à un signal analogique obtenu à partir de l'étage frontal analogique d'un système de communication, en réduisant ainsi le temps et la consomma- tion d'énergie exigés pour la conversion entre de l'information analogique et de l'information numérique qui sont nécessaires pour un système existant. En outre, la présente invention a un avantage consistant en ce que le volume de copie de mémoire qui représente généralement 30% de la consommation d'énergie dans un système de communication, et est un facteur principal dans la détermination de la limitation des performances de système, peut être diminué de moitié. En outre, la mémoire à semiconducteur à ports multiples classique permet un accès simultané à la même adresse de mémoire à partir de différentes interfaces d'entrée et de sortie, tandis que la mémoire à semi-conducteur à mode mixte de la présente invention ne permet pas un tel accès simultané, ce qui fait que la structure de mémoire peut être simplifiée et, par conséquent, la mémoire à semiconducteur à mode mixte est économique en comparaison avec une mémoire à ports multiples classi-que. En outre, la mémoire à semiconducteur à mode mixte de la présente invention a un avantage consistant en ce qu'il est possible de supporter un multiprocesseur ayant une efficacité d'accès en mémoire élevée, en incorporant une multiplicité de bus numériques capables d'accéder simultanément à différentes adresses de mémoire. Bien que les modes de réalisation préférés de la présente invention aient été exposés dans des buts illustratifs, l'homme de l'art appréciera que divers ajouts, modifications et substitutions sont possibles, sans sortir de l'esprit et du cadre de l'invention tels qu'ils sont exposés dans les revendications annexées. REVENDICATIONS 1. Mémoire à semiconducteur à mode mixte, caractérisée en ce qu'elle comprend: É un réseau de bancs de mémoire (480) comprenant une multiplicité de bancs de mémoire comprenant chacun une multiplicité d'éléments de mémoire à un seul port; É un convertisseur analogique / numérique (440) pour convertir un signal analogique d'entrée en information numérique, pour stocker dans la mémoire du banc de mémoire des données correspondant au signal ana- logique d'entrée; É un convertisseur numérique / analogique (450) pour convertir en un signal analogique une adresse de mémoire désignée du banc de mémoire, pour émettre l'adresse de mémoire sous la forme de signal de sortie analogique; une multiplicité de bus numériques (140, 150, 160, 500) pour transmettre l'adresse et l'information numérique; et É une unité de commande (470) pour configurer le convertisseur analogique I numérique (440) et le convertisseur numérique / analogique (450) pour stocker et émettre l'information numérique et l'information ana- logique, et fournir un signal d'adresse au banc de mémoire; et en ce que la mémoire à semiconducteur à mode mixte peut stocker de l'information analogique et numérique à une même adresse et émettre sous forme ana-logique ou numérique l'information stockée, comme on le désire. 2. Mémoire à semiconducteur à mode mixte selon la revendica- tion 1, caractérisée en ce qu'elle comprend en outre un commutateur matriciel bidimensionnel (490) pour établir des connexions de façon que la multiplicité de bus numériques (500) puissent accéder simultanément à un banc de mémoire identique ou à différents bancs de mémoire du réseau de bancs de mémoire (480). 3. Mémoire à semiconducteur à mode mixte selon la revendica- tion 1, caractérisée en ce qu'elle comprend en outre un moteur de copie (460) pour copier des données stockées dans un banc de mémoire identique ou différents bancs de mémoire du réseau de bancs de mémoire (480). 4. Mémoire à semiconducteur à mode mixte selon la revendication 1, caractérisée en ce que l'unité de commande (470) effectue une opération correspondant à un signal de commande numérique désignant un bloc de mémoire du banc de mémoire et indiquant des débuts et des fins de stockage et de présentation en sortie. 5. Mémoire à semiconducteur à mode mixte selon la revendication 4, caractérisée en ce que l'unité de commande (470) commande le convertisseur analogique / numérique (440) et le convertisseur numérique I analogique (450) conformément au signal de commande numérique qui détermine la cadence et le temps d'échantillonnage, la résolution et une plage de signal d'entrée du convertisseur analogique / numérique (440), et la cadence d'échantillonnage et le temps d'échantillonnage, la résolution et une plage de signal de sortie du convertisseur numérique I analogique (450). 6. Mémoire à semiconducteur à mode mixte l'une quelconque des revendications 2 ou 3, caractérisée en ce que l'unité de commande (470) commande le commutateur matriciel bidimensionnel (490) et le moteur de copie (460) conformément au signal de commande numérique fourni à partir de l'extérieur. 7. Mémoire à semiconducteur à mode mixte selon la revendica- tion 6, caractérisée en ce que l'unité de commande (470) génère un signal notifiant un état à l'extérieur lorsque le temps d'échantillonnage pour stocker le signal analogique d'entrée s'est écoulé, un temps de fonctionnement pour émettre le signal analogique s'est écoulé, ou le fonctionne-ment du moteur de copie (460) s'est terminé.