FR 2844919 A1 20040326 FR 0310971 A 20030918 EQUIPEMENT A SEMI-CONDUCTEUR La présente invention est relative à un équipement à semi-conducteur, en particulier un équipement à semi-conducteur comprenant un transistor à faible résistance à l'état passant. Un équipement 200 à semi-conducteur comprenant un transistor métaloxyde-semi-conducteur (c'est-à-dire un transistor MOS) selon une technique antérieure est décrit dans le brevet japonais n' 3 257 057-B2 (publication de demande de brevet japonais non examinée n0 H05-198758). Comme représenté sur la 10 Fig. 14, l'équipement 200 à semi-conducteur comprend un substrat 3 en semiconducteur. Une couche d'isolation 4 en forme de caisson (c'est-à-dire une couche d'isolation du type en caisson) est disposée dans le substrat 3. La couche d'isolation 4 a trois ouvertures débouchant sur le dessus du substrat 3. Chaque ouverture est divisée par une paroi verticale de la couche d'isolation 4 et reçoit une unité de 15 commande 5 et deux transistors MOS à effet de champ (deux transistors MOSFET) 2A, 2B. L'unité de commande 5 présente un circuit logique ou un circuit d'attaque de grille. Chaque MOSFET 2A, 2B est disposé respectivement à droite ou à gauche de l'unité de commande 5 et est constitué par un MOSFET latéral à double diffusion 20 (c'est-à-dire un L-DMOS). Chaque L-DMOS 2A, 2B comprend une source 21, un drain 22 et une grille 23. La source 21 et le drain 22 sont séparés dans une direction horizontale et sont formés par un procédé de diffusion d'impuretés. En particulier, la source 21 de chaque L-DMOS 2A, 2B est formée par un procédé de double diffusion qui permet une diffusion depuis la surface du substrat 3, et la source 21 est à la 25 masse. Un MOSFET vertical à double diffusion (c'est-à-dire un V-DMOS) lA, lB est disposé de part et d'autre de la couche d'isolation 4 du type en caisson, c'est-à-dire que chaque V-DMOS lA, lB est disposé respectivement à droite ou à gauche de la couche d'isolation 4. Chaque V-DMOS 1 A, 1 B comprend une source 11, un drain 12 30 et une grille 13. La source 11 est formée par le procédé de double diffusion qui assure une diffusion depuis la surface du substrat 3. Les deux V-DMOS 1A, 1B ont le drain commun 12 disposé sur une face arrière du substrat 3 et connecté à une source d'électricité B. Pour former dans l'équipement 200 à semi-conducteur la couche d'isolation 35 4 du type en caisson, il est nécessaire de former une structure à silicium sur isolant (c'est-à-dire une structure SOI Silicon On Insulator) de manière sélective, comme décrit plus haut. Par conséquent, le cot de la fabrication de l'équipement 200 à semiconducteur augmente. De plus, le drain 12 du V-DMOS IA, 1B est commun, ce qui réduit le degré de liberté pour concevoir un commutateur multivoie formé par une pluralité de V-DMOS. On considère qu'un substrat à structure SOI renfermant un film d'isolation est utilisé comme substrat 4 afin de réduire le cot de fabrication de l'équipement 200 à semi- conducteur et d'accroître le degré de liberté pour la conception. Dans ce cas, une couche de semi-conducteur de type N+ constituant le drain 12 est formée sur la 10 couche d'isolation dans le substrat à structure SOI. La résistance de la couche de semi-conducteur du type N+ dans le V-DMOS devient un facteur de détermination de débit, aussi est-il difficile de réduire la résistance à l'état passant du V-DMOS. Compte tenu du problème ci-dessus, la présente invention vise à réaliser un équipement à semi-conducteur ayant un transistor à faible résistance à l'état passant. 15 En outre, la présente invention vise également à réaliser un équipement à semiconducteur ayant un grand degré de liberté pour former un commutateur multivoie. L'équipement à semi-conducteur comprend un substrat en semi-conducteur à couche de semi-conducteur noyée dans celui-ci, et un transistor de type vertical. Le substrat a une face principale, une face arrière opposée à la face principale et une 20 tranchée ménagée dans la face arrière du substrat. Le transistor de type vertical a une première électrode disposée dans la face principale du substrat, une deuxième électrode disposée dans la face arrière et une région de diffusion disposée dans la face principale. La première électrode se connecte à la région de diffusion par l'intermédiaire d'un film d'isolation entre couches. La deuxième électrode est 25 disposée dans la tranchée et se connecte à la couche de semi-conducteur découverte dans la tranchée. Dans l'équipement ci-dessus, la tranchée est ménagée dans la face arrière du substrat, et la deuxième couche métallique noyée dans la tranchée constitue la deuxième électrode. Par conséquent, le trajet du courant entre la première et la 30 deuxième électrodes devient court, de telle sorte que la résistance entre la première et la deuxième électrodes est réduite. Ainsi, la résistance à l'état passant entre la première et la deuxième électrodes est également réduite, c'està-dire que le transistor vertical a une faible résistance à l'état passant. De préférence, la première électrode comporte une première couche métallique et la deuxième électrode comporte une 35 deuxième couche métallique. De préférence, la tranchée a une forme conique. Dans ce cas, la deuxième couche métallique disposée dans la tranchée rayonne efficacement la chaleur générée dans le transistor vertical. De plus, comme la tranchée peut être formée par un procédé d'attaque chimique par voie humide, le cot de fabrication de l'équipement à semi-conducteur est réduit. De préférence, la tranchée est remplie avec la deuxième couche métallique. Dans ce cas, la deuxième couche métallique disposée dans la tranchée rayonne efficacement la chaleur générée dans le transistor vertical. De plus, la résistance de la deuxième électrode est réduite. De préférence, le transistor du type vertical est un transistor métaloxydesemi-conducteur et la première électrode constitue une électrode de source du transistor métal-oxyde-semi-conducteur, et la deuxième électrode constitue une électrode de drain du transistor métal-oxyde-semiconducteur. Dans ce cas, la résistance à l'état passant entre la source et le drain du transistor MOS est réduite. De préférence, le substrat en semi-conducteur comprend une première couche de semi-conducteur d'un premier type de conductivité et une deuxième couche de semi-conducteur du premier type de conductivité, la deuxième couche de semi-conducteur étant disposée sur la première couche de semi-conducteur et ayant une faible concentration d'impuretés, inférieure à celle de la première couche de 20 semi-conducteur. En outre, la tranchée atteint la première couche de semiconducteur, et le transistor métal-oxyde-semi-conducteur comprend un drain constitué par la première couche de semi-conducteur, une zone de diffusion de canal d'un deuxième type de conductivité, disposée sur une partie de la surface de la deuxième couche de semi-conducteur, une zone de diffusion de source du premier 25 type de conductivité, disposée sur une partie de la surface de la zone de diffusion de canal, et une électrode de grille au contact d'une partie de la zone de diffusion de canal à travers un film d'isolation de grille. Dans ce cas, la résistance de la première couche de semi-conducteur est réduite, de telle sorte que la résistance à l'état passant entre la source et le drain est réduite. De préférence, le substrat en semi-conducteur est constitué par un substrat en silicium sur isolant, un film d'isolation étant noyé dans le substrat. La première et la deuxième couches de semi-conducteur sont disposées sur la face principale par rapport au film d'isolation. La tranchée pénètre dans le film d'isolation et atteint la première couche de semi-conducteur. Dans ce cas, la deuxième couche métallique est 35 au contact de la première couche de semi-conducteur découverte dans la tranchée. Ainsi, la résistance de la première couche de semi-conducteur constituant le drain est réduite, de telle sorte que la résistance à l'état passant entre la source et le drain est réduite. De préférence, le transistor métal-oxyde-semi-conducteur comprend en 5 outre une zone de diffusion de connexion de drain du premier type de conductivité. La zone de diffusion de connexion de drain est disposée depuis une surface de face principale de la deuxième couche de semi-conducteur jusqu'à la première couche de semi-conducteur de façon à être au contact de la première couche de semiconducteur. Dans ce cas, le courant de drain passant dans le transistor MOS peut être 10 contrôlé. De préférence, l'électrode de grille pénètre dans la zone de diffusion de canal et atteint la deuxième couche de semi-conducteur. Dans ce cas, le trajet du courant entre la source et le drain devient court, aussi la résistance à l'état passant entre la source et le drain est-elle encore réduite. De préférence, le transistor de type vertical est un transistor bipolaire à grille isolée. La première électrode constitue une électrode d'émetteur du transistor bipolaire à grille isolée, et la deuxième électrode constitue une électrode de collecteur du transistor bipolaire à grille isolée. Dans ce cas, la résistance à l'état passant entre l'émetteur et le collecteur est réduite. De préférence, le transistor de type vertical est un transistor bipolaire. La première électrode constitue une électrode d'émetteur du transistor bipolaire et la deuxième électrode constitue une électrode de collecteur du transistor bipolaire. Dans ce cas, la résistance à l'état passant entre l'émetteur et le collecteur est réduite. De préférence, le substrat en semi-conducteur comprend en outre un 25 séparateur destiné à entourer une partie principale du transistor de type vertical. Le séparateur atteint le film d'isolation de façon que la partie principale du transistor du type vertical soit isolée de ses abords par le séparateur. Dans ce cas, le transistor vertical est seulement affecté par un autre dispositif disposé autour du transistor vertical. De préférence, la tranchée a une paroi latérale couverte d'un film d'isolation de paroi latérale. La deuxième couche métallique disposée dans la tranchée est isolée de ses abords par le film d'isolation de paroi latérale. Dans ce cas, le transistor vertical est seulement affecté par un autre dispositif disposé autour du transistor vertical. De préférence, l'équipement à semi-conducteur est monté sur une carte de circuit imprimé par un procédé de montage par bosses soudées de telle manière que la face principale par rapport au film d'isolation soit en regard de la carte de circuit imprimé. Dans ce cas, la chaleur générée par le transistor vertical rayonne 5 efficacement à travers la deuxième couche métallique, ce qui améliore donc le rayonnement de chaleur de l'équipement à semi-conducteur. De préférence, la deuxième couche métallique est connectée à un dissipateur de chaleur par de la brasure. Dans ce cas, la chaleur générée dans le transistor vertical rayonne efficacement à travers la deuxième couche métallique jusqu'au 10 dissipateur de chaleur, ce qui améliore donc encore le rayonnement de chaleur de l'équipement à semi-conducteur. De préférence, l'équipement à semi-conducteur est monté dans une carte multicouche de circuit imprimé, de telle sorte que l'équipement à semiconducteur est noyé dans la carte multicouche de circuit imprimé. L'équipement à semi-conducteur 15 peut être monté d'une manière compacte. De préférence, le transistor du type vertical comprend une pluralité de transistors pour constituer un commutateur multivoie. Dans ce cas, le commutateur multivoie a une faible résistance à l'état passant. De préférence, le commutateur multivoie comprend en outre un élément 20 d'impédance électrique de charge. Plusieurs transistors et l'élément d'impédance électrique de charge sont disposés entre une source d'alimentation électrique et une masse pour constituer un commutateur du côté à potentiel élevé, le transistor du type vertical étant disposé du côté d'une source d'alimentation électrique et l'élément d'impédance électrique de charge étant disposé du côté de la masse. Dans ce cas, le 25 commutateur multivoie du côté à potentiel élevé a une faible résistance à l'état passant. En outre, l'équipement à semi-conducteur comprend un substrat en semiconducteur, et un transistor métal-oxyde-semi- conducteur disposé sur le substrat en semi-conducteur. Le substrat en semi-conducteur comprend une première couche de 30 semi-conducteur et une deuxième couche de semi-conducteur. La première couche de semi-conducteur a un premier type de conductivité pour constituer un drain du transistor métal-oxyde-semi-conducteur. La deuxième couche de semi-conducteur a le premier type de conductivité, elle est disposée sur la première couche de semiconducteur et elle a une faible densité d'impuretés, inférieure à celle de la première 35 couche de semi-conducteur. Le transistor métaloxyde-semi-conducteur comprend une zone de diffusion de canal, une zone de diffusion de source et une électrode de grille. La zone de diffusion de canal a un deuxième type de conductivité et elle est disposée sur une partie de la surface de la deuxième couche de semi-conducteur. La zone de diffusion de source a le premier type de conductivité et elle est disposée sur 5 une partie de la surface de la zone de diffusion de canal. L'électrode de grille est au contact d'une partie de la zone de diffusion de canal à travers un film d'isolation de grille. La première couche de semi-conducteur comporte une tranchée ménagée depuis une surface de la première couche de semiconducteur jusqu'à la deuxième couche de semi-conducteur, et une couche métallique servant d'électrode disposée 10 dans la tranchée. Dans l'équipement ci-dessus, le trajet du courant entre la première couche de semi-conducteur et la zone de diffusion de source devient court, de telle sorte que la résistance entre celles-ci est réduite. Ainsi, la résistance à l'état passant entre celles-ci est également réduite, c'est-à-dire que le transistor MOS a une faible résistance à 15 l'état passant. En outre, l'équipement à semi-conducteur comprend un substrat en semiconducteur constitué par un substrat en silicium sur un isolant, dans lequel est noyé un film d'isolation, et il comprend également un transistor métal-oxyde-semiconducteur disposé sur le substrat en semiconducteur. Le substrat en semi20 conducteur comprend une première couche de semi-conducteur et une deuxième couche de semi-conducteur, qui sont disposées sur une face principale du substrat par rapport au film d'isolation. La première couche de semiconducteur a un premier type de conductivité pour constituer un drain du transistor métal-oxyde-semi-conducteur. La deuxième couche de semi-conducteur a le premier type de conductivité, elle est 25 disposée sur la première couche de semi-conducteur et elle a une faible densité d'impuretés, inférieure à celle de la première couche de semi-conducteur. Le transistor métal-oxyde-semi-conducteur comprend une zone de diffusion de canal, une zone de diffusion de source et une électrode de grille. La zone de diffusion de canal a un deuxième type de conductivité et elle est disposée sur une partie de la 30 surface de la deuxième couche de semi-conducteur. La zone de diffusion de source a le premier type de conductivité et elle est disposée sur une partie de la surface de la zone de diffusion de canal. L'électrode de grille est au contact d'une partie de la zone de diffusion de canal à travers un film d'isolation de grille. En outre, le substrat en semi-conducteur comporte une tranchée et une couche métallique. La tranchée est 35 ménagée dans une face arrière du substrat, opposée à la face principale, elle est disposée à partir d'une surface arrière du substrat, pénètre dans le film d'isolation et atteint la première couche de semi-conducteur. La couche métallique constituant une électrode est disposée dans la tranchée, au contact de la première couche de semiconducteur. Dans l'équipement ci-dessus, le trajet du courant entre la première couche de semi-conducteur et la zone de diffusion de source devient court, de telle sorte que la résistance entre celles-ci est réduite. Ainsi, la résistance à l'état passant entre celles-ci est également réduite, c'està-dire que le transistor MOS a une faible résistance à l'état passant. L'invention et nombre des avantages qui s'y attachent apparaîtront plus clairement en référence à la description détaillée ci-après, faite en référence aux dessins annexés, sur lesquels: la Fig. 1 est une vue schématique en coupe transversale représentant un équipement à semi-conducteur selon une première forme de réalisation de la présente 15 invention; les Figures 2A à 2C sont des vues en coupe transversale expliquant un procédé de fabrication de l'équipement à semi-conducteur selon la première forme de réalisation; la Fig. 3 est une vue schématique en coupe transversale représentant un 20 équipement à semi-conducteur selon une deuxième forme de réalisation de la présente invention; la Fig. 4 est une vue schématique en coupe transversale représentant un équipement à semi- conducteur selon une variante de la deuxième forme de réalisation de la présente invention; la Fig. 5 est une vue schématique en coupe transversale représentant un équipement à semi-conducteur selon une autre variante de la deuxième forme de réalisation de la présente invention; la Fig. 6 est une vue schématique en coupe transversale représentant un équipement à semi-conducteur selon une troisième forme de réalisation de la 30 présente invention; la Fig. 7A est une vue schématique en coupe transversale représentant un équipement à semi-conducteur selon une quatrième forme de réalisation de la présente invention et la Fig. 7B est une vue schématique en coupe transversale expliquant une configuration de montage de l'équipement à semi-conducteur monté 35 sur une carte de circuit imprimé, selon la quatrième forme de réalisation; la Fig. 8 est une vue schématique en coupe transversale expliquant une configuration de montage d'un équipement à semi-conducteur monté sur une carte de circuit imprimé, selon une cinquième forme de réalisation de la présente invention; la Fig. 9 est une vue schématique en coupe transversale expliquant une autre 5 configuration de montage de l'équipement à semi- conducteur monté sur une carte multicouche à circuit imprimé, selon la cinquième forme de réalisation; la Fig. 1 A est un schéma de circuit expliquant un commutateur du côté à potentiel élevé d'un équipement à semi-conducteur selon une sixième forme de réalisation de la présente invention et la Fig. lOB est une vue schématique en coupe 10 transversale expliquant une configuration de montage de l'équipement à semiconducteur constituant le commutateur du côté à potentiel élevé monté sur un dissipateur de chaleur, selon la sixième forme de réalisation; la Fig. 11A est un schéma de circuit expliquant un montage en pont en H d'un équipement à semi-conducteur selon une septième forme de réalisation de la 15 présente invention, et la Fig. 1 lB est une vue schématique en coupe transversale expliquant une configuration de montage de l'équipement à semi-conducteur constituant le commutateur de montage en pont en H monté sur un dissipateur de chaleur, selon la septième forme de réalisation; la Fig. 12 est une vue schématique en coupe transversale représentant un 20 équipement à semi-conducteur selon une huitième forme de réalisation de la présente invention; la Fig. 13 est une vue schématique en coupe transversale représentant un équipement à semi- conducteur selon une neuvième forme de réalisation de la présente invention; et la Fig. 14 est une vue schématique en coupe transversale représentant un équipement à semi-conducteur selon une technique antérieure. (Première forme de réalisation) Un équipement 100 à semi-conducteur selon une première forme de 30 réalisation de la présente invention est représenté sur la Fig. 1. L'équipement 100 à semi-conducteur comprend un transistor MOS du type vertical 101 et un transistor bipolaire du type latéral 102 formés sur un substrat 30 en semi-conducteur. Le substrat 30 est un substrat SOI (c'est-à-dire un substrat en silicium sur isolant) renfermant un film d'isolation 32. Le film d'isolation 32, une première couche 33 de 35 semi-conducteur de type N+ et une deuxième couche de semiconducteur 34 du type N sont formés sur un substrat en silicium (c'est-àdire un substrat en Si) 31, dans cet ordre. La première couche 33 de semiconducteur est en semi-conducteur du type N+ et la deuxième couche 34 de semi-conducteur est en semi-conducteur du type N, dont la densité d'impuretés est inférieure à celle du semi-conducteur du type N+. Une couche de diffusion 40 de type P est formée sur une partie de la surface de la deuxième couche 34 de semi-conducteur. En outre, une couche de diffusion 41 du type N+ et une couche de diffusion 42 du type P+ sont formées sur une partie de la surface de la couche de diffusion 40. A l'extérieur de la zone de diffusion 40 dans une direction horizontale, sont disposées une zone de diffusion 47 du type P et une 10 zone de diffusion 48 du type P+. Par ailleurs, à l'extérieur de la zone de diffusion 47 du type P dans la direction.horizontale est disposée une zone de diffusion 45 du type N+. Le bas de la zone de diffusion 45 du type N+ atteint la première couche 33 de semi-conducteur. Dans le transistor MOS 101, la première couche 33 de semi-conducteur 15 correspond à un drain, la zone de diffusion 40 du type P à un canal et la zone de diffusion 41 du type N+ à une source. Dans ce cas, la première couche 33 de semiconducteur est en semi-conducteur du type N+ et est disposée sur une face principale du substrat 30, c'est-à-dire que la première couche 33 de semi-conducteur est disposée sur la face principale par rapport au film d'isolation 32. Dans ce cas, la zone 20 de diffusion 47 du type P et la zone de diffusion 48 du type P+ disposées à l'extérieur de la zone de diffusion 40 dans la direction horizontale libèrent toutes deux un champ électrique à l'extérieur de la zone de diffusion 40, de telle sorte que la tension de tenue du transistor MOS 101 est limitée au point de diminuer. Une électrode de grille 39 est disposée sur la face principale par rapport au 25 film d'isolation 32 et se trouve au contact d'une partie de la zone de diffusion 40 à travers un film d'isolation (non représenté). Les zones de diffusion 41, 42, 48 disposées à la surface du substrat 30 sont mutuellement connectées à une électrode 44 par l'intermédiaire d'un film d'isolation 43 entre couches. Dans ce cas, l'électrode 44 constitue une électrode de source. La zone de diffusion 45 du type N+ disposée 30 entre la surface du substrat 30 et la première couche 33 de semi- conducteur se connecte au drain, c'est-à-dire à la première couche 33 de semi-conducteur afin de servir à contrôler le courant du transistor MOS 101. Par conséquent, la zone de diffusion 45 peut être absente dans l'équipement 100 à semi-conducteur. Sur la face arrière du substrat 30, qui est opposée à la face principale et 35 disposée sous le film d'isolation 33, est ménagée une tranchée 35 disposée perpendiculairement à la surface, pénétrant dans le film d'isolation 32 et atteignant la première couche 33 de semi-conducteur. Sur une paroi latérale de la tranchée 35 est formé un film d'isolation 36 de paroi latérale. Une couche métallique 37 constituant une électrode de drain est noyée dans la tranchée 35 à travers le film d'isolation 36 de 5 paroi latérale de telle sorte que la couche métallique 37 se trouve au contact de la première couche 33 de semi-conducteur, qui est dégagée du substrat 31 en silicium par la tranchée 35. Le transistor MOS 101 disposé sur la face principale par rapport au film d'isolation 32 est isolé et séparé de ses abords par un séparateur 38. Par ailleurs, la couche métallique 37 disposée sur la face arrière du film d'isolation 32 est isolée et séparée de ses abords par le film d'isolation 36 de paroi latérale formé sur la paroi latérale de la tranchée 35. Une zone 49 à oxydation locale de silicium (c'est-à-dire une zone LOCOS) est disposée sur le séparateur 38. On va maintenant décrire un procédé de fabrication pour fabriquer 15 l'équipement 100 à semi-conducteur. Tout d'abord, comme représenté sur la Fig. 2A, on réalise une tranche à structure SOI constituant le substrat 30 en semi-conducteur. Le séparateur 38, le transistor MOS 101 et le transistor bipolaire 102 sont formés sur la face principale par rapport au film d'isolation 32, et on obtient de la sorte la face principale du 20 substrat 30 en semi- conducteur. Ensuite, la surface arrière du substrat 30 est polie de façon que le substrat 31 en silicium acquière une épaisseur prédéterminée. Ensuite, un film d'oxyde 50 est déposé sur la surface arrière du substrat 30 par dépôt chimique en phase vapeur (procédé CVD - Chemical Vapor Deposition). Le film d'oxyde 50 est traité et un 25 motif est gravé sur celui-ci de façon qu'une partie du film d'oxyde 50 disposée sous la zone de diffusion 40 et la zone de diffusion 47 du type P soit supprimée de façon à dégager le substrat 31 en silicium. Ensuite, le substrat 31 en silicium et le film d'isolation 32 sont attaqués à l'aide du film d'oxyde 50 à motif constituant un masque, par un procédé d'attaque anisotrope à sec. Ainsi, la première couche 33 de semi30 conducteur est dégagée du film 50 d'oxyde et la tranchée 35 est formée sur la face arrière du substrat 30. Comme représenté sur la Fig. 2B, après l'élimination du film 50 d'oxyde, un autre film d'oxyde (non représenté) est déposé sur la surface arrière du substrat 30 par le procédé CVD. Ensuite, une partie du film d'oxyde est attaquée par le procédé 35 d'attaque anisotrope à sec de telle manière qu'il ne reste que le film d'oxyde disposé sur la paroi latérale de la tranchée 35, constituant le film d'isolation 36 de paroi latérale. Ainsi, le film d'isolation 36 de paroi latérale est formé sur la paroi latérale de la tranchée 35. Comme représenté sur la Fig. 2C, après la formation d'une matière 5 métallique sur la face arrière du substrat 30 par un procédé de plaquage de cuivre ou analogue afin de charger la matière métallique en tant que couche métallique 37 dans la tranchée 35, la matière métallique sur la face arrière est polie jusqu'à ce que le substrat 31 en silicium apparaisse sur la surface arrière. Ainsi, la couche métallique 37 est noyée dans la tranchée 35 à travers le film d'isolation 36 de paroi latérale. 10 L'équipement 100 à semi-conducteur est réalisé. Dans l'équipement 200 à semi-conducteur représenté sur la Fig. 14, la structure SOI est formée de manière sélective dans le substrat 3 en semiconducteur du type N+, de façon que les V-DMOS 1A, 1B et les L-DMOS 2A, 2B soient formés comme dispositif de puissance. Cependant, l'équipement 100 à semi-conducteur 15 selon la première forme de réalisation représentée sur la Fig. 1 est fabriqué à l'aide du substrat SOI 30, dans lequel est noyé le film d'isolation 32. Par conséquent, l'équipement 100 à semi-conducteur est facilement fabriqué en comparaison de l'équipement 200 à semi-conducteur représenté sur la Fig. 14, si bien que le cot de fabrication de l'équipement 100 à semi-conducteur est réduit. De plus, le transistor MOS 101 est séparé et isolé de ses abords par le film d'isolation 32, le séparateur 38 disposé sur le film d'isolation 32 et le film d'isolation 36 de paroi latérale disposé sous le film d'isolation 32. Par conséquent, il est facile de former un commutateur multivoie en utilisant une pluralité de transistors MOS isolés. Ainsi, le degré de liberté pour former le commutateur multivoie est accru. Comme représenté par des flèches sur la Fig. 1, des électrons sont émis par la zone de diffusion 41 de type N+ servant de source, passent à travers la zone de diffusion 40 et la première couche 33 de semiconducteur servant de drain et sont recueillis par la couche métallique 37 servant d'électrode de drain. Dans le transistor MOS 101, la première couche 33 de semi-conducteur du type N+ formée sur le film 30 d'isolation 32 dans le substrat SOI 30 correspond au substrat 3 en semi-conducteur du type N+ de l'équipement 200 à semi-conducteur représenté sur la Fig. 14. L'épaisseur de la première couche 33 de semi-conducteur représentée sur la Fig. 1 est beaucoup plus mince que celle du substrat 3 en semi- conducteur N+ représenté sur la Fig. 14. De plus, dans le transistor MOS 101, la tranchée 35 est formée de manière à pénétrer dans le film d'isolation 32 et à atteindre la première couche 33 de semiconducteur. Par ailleurs, la couche métallique 37 est noyée dans la tranchée 35 et vient au contact de la première couche 33 de semiconducteur dégagée dans la 5 tranchée 35. Par conséquent, le trajet du courant entre la source et le drain, c'est-àdire le trajet du courant entre la zone de diffusion N+ 41 et la première couche 33 de semiconducteur devient court, de telle sorte que la résistance de drain du transistor MOS 101 (c'est-à-dire la résistance entre la source et le drain) est très réduite, à savoir nettement inférieure à celle des V-DMOS lA, lB représentés sur la Fig. 14. 10 Ainsi, la résistance à l'état passant du transistor MOS 101 est également réduite en comparaison de celle des V-DMOS lA, lB représentés sur la Fig. 14. (Deuxième forme de réalisation) Trois équipements 110, 120, 130 à semiconducteur selon une deuxième forme de réalisation de la présente invention sont respectivement représentés sur les 15 figures3 à5. Dans un transistor MOS du type vertical 111 de l'équipement 110 à semiconducteur représenté sur la Fig. 3, la tranchée 35 est formée sur la face arrière du substrat 30 et est disposée sous le film d'isolation 32. La tranchée 35 est disposée perpendiculairement à la surface du substrat 30. En comparaison de l'équipement 100 20 à semi-conducteur représenté sur la Fig. 1, aucun film d'isolation de paroi latérale n'est formé sur la paroi latérale de la tranchée 35 représentée sur la Fig. 3, de telle sorte que la couche métallique 37 noyée dans la tranchée 35 n'est ni isolée ni séparée de ses abords. Si seulement un transistor MOS 111 est formé sur le substrat 30, ou si 25 plusieurs transistors MOS du type vertical 111 ayant le même potentiel de drain sont formés sur le substrat 30, on peut utiliser pour ceux-ci l'équipement 110 à semiconducteur sans film d'isolation de paroi latérale. Dans ce cas, l'opération de formation du film d'isolation de paroi latérale est absente, ce qui simplifie le procédé de fabrication de l'équipement 110 à semi-conducteur. Ainsi, le cot de fabrication 30 de l'équipement 110 à semi-conducteur est réduit. Dans un transistor MOS 121 de l'équipement 120 à semi-conducteur représenté sur la Fig. 4, une tranchée 35A est formée sur la face arrière du substrat 30 de telle manière que la tranchée a une forme conique. La tranchée 35A est disposée sous le film d'isolation 32 dans le substrat 30. La tranchée 35A de forme conique est 35 formée par un procédé d'attaque alcaline. Par conséquent, le procédé d'attaque pour former la tranchée 35A est simplifié en comparaison du procédé d'attaque à sec, ce qui réduit le cot de fabrication de l'équipement 120 à semi-conducteur. Dans un transistor MOS 131 de l'équipement 130 à semi-conducteur représenté sur la Fig. 5, la tranchée 35A est formée sur la face arrière du substrat 30 5 de telle manière que la tranchée a une forme conique. Une couche métallique 37A dans la tranchée 35A se présente sous la forme d'un film métallique mince, de façon que la couche métallique 37A couvre la paroi latérale de la tranchée 35A. Par conséquent, la couche métallique 37A n'est pas noyée dans la tranchée, c'est-à-dire que la couche métallique 37A ne remplit pas entièrement la tranchée. La couche métallique 37A est par exemple constituée par un film multicouche de titane/nickel/or formé par un procédé de pulvérisation, ou par un film de cuivre formé par un procédé de plaquage. Si la tranchée 35A est trop profonde pour que la couche métallique 35 soit noyée dans la tranchée 35A, la couche métallique 37A composant le film métallique mince est utilisable pour l'équipement 15 130 à semi-conducteur à la place de la couche métallique 37 noyée dans la tranchée A représentée sur la Fig. 4. (Troisième forme de réalisation) Un équipement 140 à semi-conducteur selon une troisième forme de réalisation de la présente invention est représenté sur la Fig. 6. Dans un transistor 20 MOS du type vertical 141 de l'équipement 140 à semi-conducteur, une zone de diffusion 40A du type P est disposée sur la partie de surface de la deuxième couche 34 de semiconducteur. En outre, une zone de diffusion 41A du type N+ est disposée sur la partie de surface de la zone de diffusion 40A. Une électrode de grille 39A pénètre dans la zone de diffusion 40A et atteint la deuxième couche 34 de semi25 conducteur. L'électrode de grille 39A est au contact des zones de diffusion 40A, 41A et de la deuxième couche 34 de semiconducteur à travers un film d'isolation de grille (non représenté). Comme représenté par des flèches sur la Fig. 6, des électrons sont émis par la zone de diffusion 41A servant de source, passent directement à travers la zone de 30 diffusion 40A servant de canal et la première couche 33 de semi-conducteur servant de drain et sont recueillis par la couche métallique 37. Par conséquent, le trajet du courant entre la source et le drain devient court en comparaison de celui du transistor MOS 101 représenté sur la Fig. 1, de telle sorte que la résistance de drain du transistor MOS 141 (c'est-à-dire la résistance entre la source et le drain) est très réduite. Ainsi, la résistance à l'état passant du transistor MOS 141 est également réduite. (Quatrième forme de réalisation) Un équipement 150 à semi-conducteur selon une quatrième forme de 5 réalisation de la présente invention est représenté sur les figures 7A et 7B. La Fig. 7A est une vue schématique en coupe transversale représentant l'équipement 150 à semiconducteur et la Fig. 7B est une vue schématique en coupe transversale expliquant une configuration de montage de l'équipement 150 à semi-conducteur monté sur une carte 153 de circuit imprimé. Dans l'équipement 150 à semi-conducteur, seulement un transistor MOS du type vertical 151 est formé sur un substrat 30A en semi-conducteur, qui comprend la première couche 33A de semi-conducteur et la deuxième couche 34 de semiconducteur. Par conséquent, l'équipement 150 à semi-conducteur constitue un dispositif discret. Une tranchée 35B est ménagée dans la première couche 33A de 15 semi-conducteur et une couche métallique 37B est noyée dans la tranchée 35B. La première couche 33A de semi-conducteur sert de substrat de support. Dans ce cas, un film de passivation 50A est disposé à la surface du substrat 30A pour protéger l'équipement 150 à semi-conducteur. Comme représenté sur la Fig. 7B, l'équipement 150 à semi-conducteur 20 constituant un dispositif discret est monté sur la carte 153 de circuit imprimé à l'aide d'un procédé de montage par bosses soudées. Autrement dit, l'équipement 150 à semi-conducteur est retourné et l'électrode 44 de l'équipement 150 à semi-conducteur et une plage de soudure 52 de la carte 153 de circuit imprimé sont connectées à l'aide d'une bille de soudure 51. Ainsi, la face principale du substrat 30A est en regard de la 25 carte 153 de circuit imprimé. La couche métallique 37B ne se connecte pas à un circuit imprimé sur la carte 153. Par conséquent, dans le transistor MOS 151 de l'équipement 150 à semiconducteur, les électrons se déplacent comme indiqué par des flèches représentées sur la Fig. 7B. Dans ce cas, la couche métallique 37B ne sert pas d'électrode de drain. 30 Contrairement à la couche métallique 37B, une électrode 44D connectée à la zone de diffusion 45 du type N+ sert d'électrode de drain. La tranchée 35B est formée dans la première couche 33A de semiconducteur et la couche métallique 37B est formée dans la tranchée 35B. Par conséquent, la résistance de la première couche de semi-conducteur 33A en tant que 35 drain est réduite, de telle sorte que la résistance à l'état passant du transistor MOS 151 est réduite. En outre, la chaleur générée dans le transistor MOS 151 est rayonnée à travers la couche métallique 37B. Par conséquent, le rayonnement de chaleur de l'équipement 150 à semi-conducteur est amélioré. La couche métallique 37B peut être fixée par brasage à un dissipateur de 5 chaleur. Dans ce cas, la chaleur générée dans le transistor MOS 151 rayonne jusqu'au dissipateur de chaleur à travers la couche métallique 37B, ce qui améliore donc encore le rayonnement de chaleur de l'équipement 150 à semi-conducteur. (Cinquième forme de réalisation) Un équipement 160 à semi-conducteur selon une cinquième forme de 10 réalisation de la présente invention est représenté sur la Fig. 8. La Fig. 8 est une vue schématique en coupe transversale expliquant une configuration de montage de l'équipement 160 à semi-conducteur monté sur une carte 165 à circuit imprimé. L'équipement 160 à semi-conducteur comprend deux transistors MOS du type vertical 161, 162 et deux transistors bipolaires du type latéral 163, 164. Chaque 15 transistor MOS 161, 162 a la même structure que le transistor MOS 101 représenté sur la Fig. 1. Chaque transistor MOS 161, 162 est isolé et séparé par le séparateur 38 disposé sur la face principale du substrat 30 et par le film d'isolation 36 de paroi latérale disposé sur la face arrière du substrat 30. L'équipement 160 à semi-conducteur est monté sur la carte 165 à circuit 20 imprimé par le procédé de montage par bosses soudées. L'électrode 44 du transistor MOS 161, 162 et la plage de soudage 52S sont connectées par la bille de soudure 51. La couche métallique 37 servant d'électrode de drain et la plage de soudage 52D de la carte 165 à circuit imprimé sont connectées par un fil 53. Ainsi, la chaleur générée dans les transistors MOS 161, 162 rayonne à travers la couche métallique 37B, ce qui 25 améliore donc le rayonnement de chaleur de l'équipement 160 à semi-conducteur. La Fig. 9 est une vue schématique en coupe transversale expliquant une autre configuration de montage de l'équipement 160 à semi-conducteur monté sur une carte multicouche 166 à circuit imprimé. L'électrode 44 du transistor MOS 161, 162 et la plage de soudage 52S de la carte multicouche 166 à circuit imprimé sont 30 connectées par la bille de soudure 51. La couche métallique 37 servant d'électrode de drain et la plage de soudage 52D de la carte multicouche 166 à circuit imprimé sont connectées par de la brasure 54. Ainsi, l'équipement 160 à semi- conducteur peut être monté sous une forme compacte, car l'équipement 160 à semi-conducteur est noyé dans la carte multicouche 166 à circuit imprime. Dans l'équipement 160 à semi-conducteur, chaque transistor MOS 161, 162 est isolé et séparé de l'autre. Par conséquent, en utilisant ces deux transistors MOS, on obtient un commutateur multivoie à faible résistance à l'état passant. (Sixième forme de réalisation) Un équipement 170 à semi-conducteur selon une sixième forme de réalisation de la présente invention est représenté sur les figures 1 OA et 1OB. La Fig. 1 OA est un schéma de circuit expliquant un commutateur du côté à potentiel élevé de l'équipement 170 à semi-conducteur, et la Fig. 1 OB est une vue schématique en coupe transversale expliquant une configuration de montage de l'équipement 170 à semi10 conducteur constituant le commutateur du côté à potentiel élevé monté sur un dissipateur de chaleur 175. Comme représenté sur la Fig. 1 OA, le commutateur du côté à potentiel élevé est conçu de telle manière que les transistors MOS du type vertical 171, 172 et les éléments d'impédance électrique de charge RI, R2 sont insérés entre une source B 15 d'électricité et une masse GND. En particulier, les transistors MOS 171, 172 sont disposés du côté de la source d'électricité et les éléments d'impédance électrique de charge RI, R2 sont disposés du côté de la masse. L'équipement 170 à semiconducteur comprenant deux transistors MOS 171, 172 constitue un commutateur à deux voies à potentiel élevé. Comme représenté sur la Fig. 1 OA, dans un commutateur multivoie du côté à potentiel élevé tel que le commutateur à deux voies du côté à potentiel élevé, un circuit de drain D de chaque commutateur disposé du côté de la source d'électricité peut être intégré dans un seul circuit de drain. Cependant, une source S de chaque transistor MOS 171, 172 se connecte respectivement à l'élément d'impédance 25 électrique de charge RI, R2. Comme représenté sur la Fig. lOB, l'équipement 170 à semi-conducteur constituant un commutateur à deux voies du côté à potentiel élevé est monté sur le dissipateur de chaleur 175. L'équipement 170 à semiconducteur comprend deux transistors MOS 171, 172 et deux transistors bipolaires 173, 174. Chaque transistor 30 MOS 171, 172 a la même structure que le transistor MOS 111 représenté sur la Fig. 3. Chaque transistor MOS 171, 172 est isolé et séparé par le séparateur 38 disposé dans la direction horizontale sur la face principale du substrat 30. Cependant, sur la face arrière du substrat 30 dans la direction verticale, aucun film d'isolation de paroi latérale n'est formé sur la paroi latérale de la tranchée 35. La couche métallique 37 35 présente dans la tranchée 35 est connectée au dissipateur de chaleur 175 par de la brasure 55. Par conséquent, dans l'équipement 170 à semi-conducteur, les électrons sont émis par l'électrode 44, passent à travers la couche métallique 37 servant d'électrode de drain et pénètrent dans le dissipateur de chaleur 175. Comme deux transistors MOS 171, 172 constituent le commutateur du côté à potentiel élevé, les 5 couches métalliques 37 des transistors MOS 171, 172 servant d'électrode de drain sont connectées l'une à l'autre, de telle sorte que le circuit de drain D est intégré. Ainsi, deux transistors MOS 171, 172 se comportent comme un commutateur à deux voies du côté à potentiel élevé, à faible résistance à l'état passant. La chaleur générée dans les deux transistors MOS 171, 172 est conduite à 10 travers la couche métallique 37, qui a une grande conductivité thermique. Ensuite, la chaleur est rayonnée vers le dissipateur de chaleur 175. Par conséquent, le rayonnement thermique de l'équipement 170 à semi-conducteur est amélioré. (Septième forme de réalisation) La Fig. li A est un schéma de circuit expliquant un montage en pont en H 15 d'un équipement 180 à semiconducteur selon une septième forme de réalisation de la présente invention, et la Fig. 1 lB est une vue schématique en coupe transversale expliquant une configuration de montage de l'équipement 180 à semiconducteur constituant le commutateur à montage en pont en H monté sur un dissipateur de chaleur 185. Dans le montage en pont en H, un moteur M et quatre transistors MOS 181 184 sont disposés entre la source B d'électricité et la masse GND et sont agencés de façon à avoir une forme de H. Chaque transistor MOS 181-184 constitue un commutateur pour un circuit électrique. Le moteur M bascule entre un entraînement en marche avant et un entraînement en marche arrière. Deux transistors MOS du type 25 vertical 181, 182 constituent respectivement des commutateurs du côté à potentiel élevé. Deux transistors MOS du type latéral 183, 184 constituent respectivement deux commutateurs du côté à potentiel bas. Comme représenté sur la Fig. l lB, l'équipement 180 à semi-conducteur est monté sur un dissipateur de chaleur 185. Chacun des deux transistors MOS 181, 182 30 a la même structure que le transistor MOS du type vertical 111 représenté sur la Fig. 3. Chaque transistor MOS 181, 182 est isolé et séparé par le séparateur 38 disposé dans la direction horizontale sur la face principale du substrat 30. Cependant, sur la face arrière du substrat 30 dans la direction verticale, aucun film d'isolation de paroi latérale n'est formé sur la paroi latérale de la tranchée 35. La couche métallique 37 35 présente dans la tranchée 35 est reliée au dissipateur de chaleur 185 par de la brasure 56. Comme les deux transistors MOS 181, 182 sont des commutateurs du côté à potentiel élevé, les couches métalliques 37 des transistors MOS 181, 182 constituant une électrode de grille sont connectées l'une à l'autre, de telle sorte qu'un circuit de drain D de chaque commutateur peut être intégré sous la forme d'un seul circuit de 5 drain. Chacun des deux transistors MOS 183, 184 a une structure L-DMOS, de telle sorte que chaque transistor 183, 184 constitue un commutateur du côté à potentiel bas. Ainsi, les deux transistors MOS 181, 182 servent de commutateur à deux voies du côté à potentiel élevé à faible résistance à l'état passant dans le montage en 10 pont en H. De plus, la chaleur générée dans les deux transistors MOS 181, 182 est conduite à travers la couche métallique 37 qui a une grande conductivité thermique. Ensuite, la chaleur est rayonnée vers le dissipateur de chaleur 185. Par conséquent, le rayonnement thermique de l'équipement 180 à semi-conducteur est amélioré. (Huitième forme de réalisation) Un équipement 190 à semi-conducteur selon une huitième forme de réalisation de la présente invention est représenté sur la Fig. 12. L'équipement 190 à semi-conducteur comprend un transistor bipolaire à grille isolée (c'est-à-dire un IGBT - Insulated Gate Bipolar Transistor) 191 du type vertical et un transistor MOS 192 du type latéral formés sur un substrat 60 en semi-conducteur. Le substrat semi-conducteur 60 est un substrat à structure SOI dans lequel est noyé le film d'isolation 32. Le film d'isolation 32, une troisième couche 63 de semi-conducteur du type P+ et la quatrième couche 64 de semi-conducteur du type N sont superposés, dans cet ordre, sur le substrat 31. Une zone de diffusion 40 du type P est formée sur une face principale de la quatrième couche 64 de semi-conducteur. 25 La zone de diffusion 41 du type Ne et la zone de diffusion 42 du type P+ sont formées sur la partie de surface de la zone de diffusion 40. A l'extérieur de la zone de diffusion 40 dans la direction horizontale, sont formées la zone de diffusion 47 du type P et la zone de diffusion 48 du type P+. En outre, une zone de diffusion 65 du type P+ est formée à l'extérieur de la zone de diffusion 47 du type P pour libérer un 30 champ électrique concentré sur un bord de l'IGBT 191. Dans l'IGBT 191, la troisième couche 63 de semi-conducteur du type P+ formée sur la face principale par rapport au film d'isolation 32 correspond à un collecteur, la zone de diffusion 40 du type P formée sur la surface correspond à un canal et la zone de diffusion 41 du type N+ correspond à un émetteur. La zone de 35 diffusion 47 du type P et la zone de diffusion 48 du type P+ libèrent un champ électrique à l'extérieur de la zone de diffusion 40, de telle sorte que la tension de tenue de l'IGBT 191 est limitée au point de diminuer. L'électrode de grille 39 est formée sur la face principale par rapport au film d'isolation 32 de manière à se connecter à une partie de la zone de diffusion 40 5 constituant le canal à travers un film d'isolation de grille (non représenté). Les zones de diffusion 41, 42, 48 formées sur la face principale se connectent en commun à l'électrode 44 constituant l'électrode d'émetteur E à travers le film d'isolation 43 entre couches. La tranchée 35 est formée sur une face arrière du substrat 60 sous la 10 troisième couche 63 de semi-conducteur, est disposée perpendiculairement à la surface, pénètre dans le film d'isolation 32 et atteint la troisième couche 63 de semiconducteur. Le film d'isolation 36 de paroi latérale est formé sur la paroi latérale de la tranchée 35. La couche métallique 37 servant d'électrode de collecteur C est noyée dans la tranchée 35 de façon à être au contact de la troisième couche 63 de semi15 conducteur dégagée dans la tranchée 35. Si on compare l'IGBT 191 du type vertical représenté sur la Fig. 12 et le transistor MOS vertical 101 représenté sur la Fig. 1, la troisième couche 63 de semiconducteur du type P+ de la Fig. 12 est disposée à la place de la première couche 33 de semi-conducteur du type N+ de la Fig. 1. Comme décrit précédemment, dans le 20 transistor MOS 101, des électrons sont émis par la zone de diffusion 41 du type N+ servant de source, passent à travers la zone de diffusion 40 servant de canal et la première couche 33 de semi-conducteur servant de drain et sont recueillis par la couche métallique 37 servant d'électrode de drain. D'autre part, dans l'IGBT 191, non seulement des électrons mais encore des trous servent de porteurs. Par 25 conséquent, les électrons présents dans l'IGBT 191 circulent comme ceux présents dans le transistor MOS vertical 101, ainsi que l'indiquent les flèches de la Fig. 1. De plus, les trous présents dans l'IGBT 191 circulent dans le sens inverse des électrons. Dans l'IGBT 191, la tranchée 35 pénètre dans le film d'isolation 32 et atteint la troisième couche 63 de semi-conducteur. La troisième couche 63 de semi30 conducteur est dégagée dans la tranchée 35, de telle sorte que la couche métallique 37 servant d'électrode de collecteur est au contact de la troisième couche 63 de semiconducteur. Ainsi, dans l'IGBT 191, le trajet du courant entre l'émetteur et le collecteur devient court, ce qui réduit la résistance à l'état passant entre l'émetteur et le collecteur. Bien que les transistors MOS verticaux 101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182 soient utilisés dans les équipements 100, 110, 120, 130, 140, 150, 160, 170, 180 à semi-conducteur représentés sur les figures 1 à 11, l'IGBT 191 peut être utilisé dans les équipements 100, 110, 120, 130, 140, 150, 160, 170, 180 à semi-conducteur. (Neuvième forme de réalisation) Un équipement 195 à semi-conducteur selon une neuvième forme de réalisation de la présente invention est représenté sur la Fig. 13. L'équipement 195 à semi-conducteur comprend un transistor bipolaire 196 du type vertical et un 10 transistor MOS 197 du type latéral formés sur un substrat 70 en semi-conducteur. Le substrat 70 en semi-conducteur est un substrat à structure SOI renfermant le film d'isolation 32. Le film d'isolation 32, une cinquième couche 73 de semi-conducteur du type N+ et la sixième couche 74 de semi-conducteur du type N sont empilés dans cet ordre sur le substrat 31. Une zone de diffusion 80 du type P est formée sur une face principale de la sixième couche 74 de semi-conducteur. Une zone de diffusion 81 du type N+ et une zone de diffusion 82 du type P+ sont formées sur la partie de surface de la zone de diffusion 80. La zone de diffusion 65 du type P+ est formée à l'extérieur de la zone de diffusion 80 pour libérer un champ électrique concentré sur un bord du transistor 20 bipolaire 196. Le transistor bipolaire 196 est un transistor bipolaire N-P-N du type vertical. Par conséquent, la cinquième couche 73 de semi-conducteur du type N+ formée sur la face principale par rapport au film d'isolation 32 correspond à un collecteur, la zone de diffusion 80 du type P formée sur la face principale correspond à une base et la 25 zone de diffusion 81 du type N+ correspond à un émetteur. La zone. de diffusion 82 du type P+ est une zone de diffusion de connexion de base. Chacune des zones de diffusion 81, 82 formées sur la face principale se connecte à l'électrode 44 à travers le film d'isolation 43 entre couches, chacune d'elles constituant respectivement l'électrode d'émetteur E et l'électrode de base B. La tranchée 35 est formée sur une 30 face arrière du substrat 31 sous la cinquième couche 73 de semi-conducteur, elle est disposée perpendiculairement à la surface, elle pénètre dans le film d'isolation 32 et elle atteint la cinquième couche 73 de semi-conducteur. Le film d'isolation 36 de paroi latérale est formé sur la paroi latérale de la tranchée 35. La couche métallique 37 servant d'électrode de collecteur C est noyée dans la tranchée 35 de façon à être au contact de la cinquième couche 73 de semi-conducteur dégagée dans la tranchée 35. Dans le transistor bipolaire 196 du type vertical, non seulement des électrons mais encore des trous servent de porteurs. Par conséquent, le courant 5 d'électrons et le courant de trous circulent tous deux à travers le substrat 70 dans la direction verticale. Le courant d'électrons circule dans un sens opposé au courant de trous, c'est-à-dire que les électrons présents dans le transistor bipolaire 196 circulent dans le sens opposé de celui des trous. Dans le transistor bipolaire 196, la tranchée 35 pénètre dans le film 10 d'isolation 32 et atteint la cinquième couche 73 de semi-conducteur. La cinquième couche 73 de semi-conducteur est dégagée dans la tranchée 35, de telle sorte que la couche métallique 37 servant de collecteur est au contact de la cinquième couche 73 de semi-conducteur. Ainsi, dans le transistor bipolaire 196, le trajet du courant entre l'émetteur et le collecteur devient court, si bien que la résistance à l'état passant entre 15 l'émetteur et le collecteur est réduite. Bien que les transistors MOS verticaux 101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182 soient utilisés dans les équipements 100, 110, 120, 130, 140, 150, 160, 170, 180 à semi-conducteur représentés sur les figures 1 à 11, le transistor bipolaire 196 du type vertical peut être utilisé dans les équipements 100, 110, 120, 20 130, 140, 150, 160, 170, 180 à semi-conducteur. Il est entendu que ces modifications et variantes entrent dans le cadre de la présente invention telle qu'elle est définie par les revendications annexées. Revendications 1. Equipement à semi-conducteur, caractérisé en ce qu'il comprend: un substrat (30, 30A, 60, 70) en semi-conducteur avec une couche (33, 33A, 5 34, 63, 64, 73, 74) de semi-conducteur noyée dans celui-ci, ayant une face principale, une face arrière opposée à la face principale et une tranchée (35, 35A, 35B) disposée dans la face arrière du substrat (30, 30A, 60, 70); et un transistor de type vertical (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182, 191, 196) ayant une première électrode (44, 44D, E) disposée dans la 10 face principale du substrat (30, 30A, 60, 70), une deuxième électrode (37, 37A, 37B, C) disposée dans la face arrière, et une zone de diffusion (41, 41A, 81) disposée dans la face principale, la première électrode (44, 44D, E) se connectant à la zone de diffusion (41, 41A, 81) à travers un film d'isolation (43) entre couches, et la deuxième électrode (37, 37A, 37B, C) étant disposée dans la tranchée (35, A, 35B) et se connectant à la couche (33, 33A, 34, 63, 64, 73, 74) de semiconducteur dégagée dans la tranchée (35, 35A, 35B). 2. Equipement à semi-conducteur selon la revendication 1, caractérisé en ce que la première électrode (44, 44D, E) comporte une première couche métallique (44, 44D) et la deuxième électrode (37, 37A, 37B, C) comporte une deuxième couche métallique (37, 37A, 37B). 3. Equipement à semi-conducteur selon la revendication 1 ou 2, 25 caractérisé en ce que la tranchée (35A) a une forme conique. 4. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à3, caractérisé en ce que la tranchée (35, 35A, 35B) est remplie avec la 30 deuxième couche métallique (37, 37B). 5. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor de type vertical (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) est un transistor métal-oxydesemi-conducteur (101, 111, 121, 131, 141,151,161,162, 171, 172, 181, 182), et en ce que la première électrode (44, 44D) constitue une électrode de source 5 du transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182), et en ce que la deuxième électrode (37, 37A, 37B) constitue une électrode de drain du transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182). 6. Equipement à semi-conducteur selon la revendication 5, caractérisé en ce que la couche (33, 33A, 34) de semi-conducteur comporte une première couche (33, 33A) de semi-conducteur d'un premier type de conductivité et une deuxième couche (34) de semi-conducteur du premier type de conductivité, la deuxième couche (34) de semi-conducteur étant disposée sur la première couche (33, 15 33A) de semi-conducteur et ayant une faible concentration d'impuretés, inférieure à celle de la première couche (33, 33A) de semi-conducteur, en ce que la tranchée (35, 35A, 35B) atteint la première couche (33, 33A) de semi-conducteur, et en ce que le transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 20 141, 151, 161, 162, 171, 172, 181, 182)comprend un drain (33, 33A)constituéparla première couche (33, 33A) de semi-conducteur, une zone de diffusion de canal (40, 40A) d'un second type de conductivité, disposée sur une partie de surface de la deuxième couche (34) de semi-conducteur, la zone de diffusion (41, 41A) servant de zone de diffusion de source (41, 41A) étant du premier type de conductivité et étant 25 disposée sur une partie de surface sur la zone de diffusion de canal (40, 40A), et une électrode de grille (39, 39A) étant au contact d'une partie de la zone de diffusion de canal (40, 40A) à travers un film d'isolation de grille. 7. Equipement à semi-conducteur selon la revendication 6, caractérisé en ce que le substrat (30) en semi-conducteur est constitué par un substrat (30) à structure silicium sur isolant, dans lequel est renfermé un film d'isolation (32), en ce que les première et deuxième couches (33, 34) de semi-conducteur sont disposées sur la face principale par rapport au film d'isolation (32), et en ce que la tranchée (35, 35A) pénètre dans le film d'isolation (32) et atteint la première couche (33) de semi-conducteur. 8. Equipement à semi-conducteur selon la revendication 6 ou 7, caractérisé en ce que le transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 151, 161, 162, 171, 172, 181, 182) comprend en outre une zone de diffusion (45) de connexion de drain du premier type de conductivité, et en ce que la zone de diffusion (45) de connexion de drain est disposée depuis une surface de la face principale de la deuxième couche (34) de semi10 conducteur jusqu'à la première couche (33, 33A) de semi-conducteur afin d'être au contact de la première couche (33, 33A) de semi-conducteur. 9. Equipement à semi-conducteur selon l'une quelconque des revendications 6 à 8, caractérisé en ce que l'électrode de grille (39A) pénètre dans la zone de diffusion de canal (40A) et atteint la deuxième couche (34) de semiconducteur. 10. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor de type vertical (191) est un transistor bipolaire (191) à grille isolée, et en ce que la première électrode (44, E) constitue une électrode d'émetteur (E) du transistor bipolaire (191) à grille isolée, et la deuxième électrode (37, C) constitue une électrode de collecteur (C) du transistor bipolaire (191) à grille isolée. 25 11. Equipement à semi-conducteur selon la revendication 10, caractérisé en ce que la couche (63, 64) de semi-conducteur comprend une troisième couche (63) de semi-conducteur d'un deuxième type de conductivité et une quatrième couche (64) de semi-conducteur du premier type de conductivité, disposée 30 sur la troisième couche (63) de semiconducteur, et en ce que le transistor bipolaire (191) à grille isolée comporte un collecteur constitué par la troisième couche (63) de semiconducteur, une zone de diffusion de canal (40) du deuxième type de conductivité, disposée sur une partie de surface de la quatrième couche (64) de semi-conducteur, la zone de diffusion (41) qui sert de zone 35 de diffusion (41) d'émetteur étant du premier type de conductivité et étant disposée sur une partie de surface de la zone de diffusion de canal (40), et une électrode de grille (39) étant au contact d'une partie de la zone de diffusion de canal (40) à travers un film d'isolation de grille. 12. Equipement à semi-conducteur selon la revendication 11, caractérisé en ce que le substrat (60) en semi-conducteur est constitué par un substrat à structure silicium sur isolant, un film d'isolation (32) étant noyé dans celuici, en ce que la troisième et la quatrième couches (63, 64) de semi-conducteur 10 sont disposées sur la face principale par rapport au film d'isolation (32), et en ce que la tranchée (35) pénètre dans le film d'isolation (32) et atteint la troisième couche (63) de semi-conducteur. 13. Equipement à semi-conducteur selon la revendication 11 ou 12, caractérisé en ce que le transistor bipolaire (191) à grille isolée comprend en outre une zone de diffusion de connexion de collecteur du deuxième type de conductivité, et en ce que la zone de diffusion de connexion de collecteur est disposée depuis une surface de face principale de la deuxième couche (64) de semi-conducteur 20 jusqu'à la troisième couche (63) de semi-conducteur afin d'être au contact de la troisième couche (63) de semi-conducteur. 14. Equipement à semi-conducteur selon l'une quelconque des revendications 1 1 à 13, caractérisé en ce que l'électrode de grille pénètre dans la zone de diffusion de canal (40) et atteint la quatrième couche (64) de semi-conducteur. 15. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor de type vertical (196) est un transistor bipolaire (196), et en ce que la première électrode (81, E) constitue une électrode d'émetteur (E) du transistor bipolaire (196), et la deuxième électrode (73, C) constitue une électrode de collecteur (C) du transistor bipolaire (196). 35 16. Equipement à semi-conducteur selon la revendication 15, caractérisé en ce que la couche (73, 74) de semiconducteur comporte une cinquième couche (73) de semi-conducteur du premier type de conductivité et une sixième couche (74) de semiconducteur du premier type de conductivité, la sixième 5 couche (74) de semi-conducteur étant disposée sur la cinquième couche (73) de semiconducteur et ayant une faible densité d'impuretés, inférieure à celle de la cinquième couche (73) de semi-conducteur, et en ce que le transistor bipolaire (196) comprend un collecteur constitué par la cinquième couche (73) de semi-conducteur, une zone de diffusion de base (80) du 10 deuxième type de conductivité, disposée sur une partie de surface de la sixième couche (74) de semi-conducteur, la zone de diffusion (81) qui sert de zone de diffusion (81) d'émetteur étant du premier type de conductivité et étant disposée sur une partie de surface de la zone de diffusion de base (80), une zone de diffusion (82) de connexion de base du deuxième type de conductivité, disposée sur une partie de 15 surface de la zone de diffusion de base (80) et ayant une faible densité d'impuretés, inférieure à celle de la zone de diffusion de base (80), et une électrode de base (44, B) constituée par la première électrode (44, B). 17. Equipement à semi-conducteur selon la revendication 16, caractérisé en ce que le substrat (70) en semi-conducteur est constitué par un substrat (70) à structure silicium sur isolant, un film d'isolation (32) étant noyé dans celui-ci, en ce que les cinquième et sixième couches (73, 74) en semi-conducteur sont disposées sur la face principale par rapport au film d'isolation (32), et en ce que la tranchée (35) pénètre dans le film d'isolation (32) et atteint la cinquième couche (73) de semi-conducteur. 18. Equipement à semi-conducteur selon la revendication 16 ou 17, caractérisé en ce que le transistor bipolaire (196) comprend en outre une 30 zone de diffusion de connexion de collecteur du premier type de conductivité, et en ce que la zone de diffusion de connexion de collecteur est disposée depuis une surface de face principale de la sixième couche (74) de semi-conducteur jusqu'à la cinquième couche (73) de semi-conducteur afin d'être au contact de la cinquième couche (73) de semi-conducteur. 35 19. Equipement à semi-conducteur selon la revendication 7, caractérisé en ce que le substrat (30) en semiconducteur comprend en outre un séparateur (38) destiné à entourer une partie principale du transistor de type vertical (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182), et en ce que le séparateur (38) atteint le film d'isolation (32) de façon que la partie principale du transistor de type vertical (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182) est isolée de ses abords par le séparateur (38). 20. Equipement à semi-conducteur selon la revendication 7 ou 19, caractérisé en ce que la tranchée (35) a une paroi latérale couverte par un film d'isolation (36) de paroi latérale, et en ce que la deuxième couche métallique (37) disposée dans la tranchée (35) est isolée de ses abords par le film d'isolation (36) de paroi latérale. 21. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 20, caractérisé en ce que l'équipement à semi-conducteur est monté sur une carte (153, 165) de circuit imprimé par un procédé de montage par bosses soudées de telle manière que la face principale du substrat (30, 30A) soit en regard de la carte 20 (153, 165) de circuit imprimé. 22. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 21, caractérisé en ce que la deuxième couche métallique (37) est connectée à un 25 dissipateur de chaleur (175, 185) par de la brasure (55, 56). 23. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 20, caractérisé en ce que l'équipement à semi-conducteur est monté sur une 30 carte multicouche (166) à circuit imprimé de telle manière que l'équipement à semiconducteur soit noyé dans la carte multicouche (166) à circuit imprimé. 24. Equipement à semi-conducteur selon l'une quelconque des revendications 1 à 23, caractérisé en ce que le transistor (171, 172, 181, 182) du type vertical comprend une pluralité de transistors (171, 172, 181, 182) afin de constituer un commutateur multivoie. 25. Equipement à semi-conducteur selon la revendication 24, caractérisé en ce que le commutateur multivoie comporte en outre un élément d'impédance électrique de charge (Ri, R2), et en ce qu'une pluralité de transistors (171, 172) et les éléments d'impédance électrique de charge (Ri, R2) sont disposés entre une source d'électricité (B) et une 10 masse (GND) afin de constituer un commutateur du côté à potentiel élevé, le transistor du type vertical (171, 172) étant disposé du côté de la source d'électricité et l'élément d'impédance électrique de charge (Ri, R2) étant disposé du côté de la masse. 26. Equipement à semi-conducteur selon la revendication 24, comprenant un montage en pont en H servant à exciter un élément d'impédance électrique de charge, ledit pont en H comportant ledit commutateur multivoie. 27. Equipement à semi-conducteur comprenant: 20 un substrat (30, 30A) en semi-conducteur, et un transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 151, 161, 162, 171, 172) disposé sur le substrat (30, 30A) en semi-conducteur, caractérisé en ce que le substrat (30, 30A) en semiconducteur comporte une première couche (33, 33A) de semi-conducteur et une deuxième couche (34) de 25 semi-conducteur, en ce que la première couche (33, 33A) de semi-conducteur est d'un premier type de conductivité pour constituer un drain du transistor métal-oxyde-semiconducteur (101, 111, 121,131,141,151,161,162, 171, 172), en ce que la deuxième couche (34) de semi-conducteur est du premier type 30 de conductivité, est disposée sur la première couche (33, 33A) de semi-conducteur et a une faible densité d'impuretés, inférieure à celle de la première couche (33, 33A) de semi-conducteur, en ce que le transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 151, 161, 162, 171, 172) comprend une zone de diffusion de canal (40, 40A), 35 une zone de diffusion de source (41, 41A) et une électrode de grille (39, 39A), en ce que la zone de diffusion de canal (40, 40A) est d'un deuxième type de conductivité et est disposée sur une partie de surface de la deuxième couche (34) de semi-conducteur, en ce que la zone de diffusion de source (41, 41A) est du premier type de 5 conductivité et est disposée sur une partie de surface de la zone de diffusion de canal (40, 40A), en ce que l'électrode de grille (39, 39A) est au contact d'une partie de la zone de diffusion de canal (40, 40A) à travers un film d'isolation de grille, et en ce que la première couche (33, 33A) de semi-conducteur comporte une 10 tranchée (35, 35A, 35B) disposée depuis une surface de la première couche (33, 33A) de semi-conducteur jusqu'à la deuxième couche (34) de semi-conducteur, et une couche métallique (37, 37A, 37B) servant d'électrode disposée dans la tranchée (35, 35A, 35B). 28. Equipement à semi-conducteur, comprenant: un substrat (30, 30A) en semi-conducteur constitué par un substrat (30, A) à structure silicium sur isolant, un film d'isolation (32) étant noyé dans celui-ci et un transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 161, 20 162, 171, 172, 181, 182) disposé sur le substrat (30, 30A) en semiconducteur, caractérisé en ce que le substrat (30, 30A) en semiconducteur comporte une première couche (33, 33A) de semi-conducteur et une deuxième couche (34) de semi-conducteur, qui sont disposées sur une face principale du substrat (30, 30A) par rapport au film d'isolation (32) , en ce que la première couche (30, 30A) de semi-conducteur est d'un premier type de conductivité pour servir de drain du transistor métaloxyde-semi-conducteur (101,111,121, 131,141,161, 162, 171,172, 181,182), en ce que la deuxième couche (34) de semi-conducteur est du premier type de conductivité, est disposée sur la première couche (33, 33A) de semiconducteur et 30 a une faible densité d'impuretés inférieure à celle de la première couche (33, 33A) de semi-conducteur, en ce que le transistor métal-oxyde-semi-conducteur (101, 111, 121, 131, 141, 161, 162, 171, 172, 181, 182) comprend une zone de diffusion de canal (40, 40A), une zone de diffusion de source (41, 41A) et une électrode de grille (39, 39A), en ce que la zone de diffusion de canal (40, 40A) est d'un deuxième type de conductivité et est disposée sur une partie de surface de la deuxième couche (34) de semi-conducteur, en ce que la zone de diffusion de source (41, 41A) est du premier type de 5 conductivité et est disposée sur une partie de surface de la zone de diffusion de canal (40,40A), en ce que l'électrode de grille (39, 39A) est au contact d'une partie de la zone de diffusion de canal (40, 40A) à travers un film d'isolation de grille, en ce que le substrat (30, 30A) en semi-conducteur comporte en outre une 10 tranchée (35, 35A) et une couche métallique (37, 37A), en ce que la tranchée (35, 35A) est disposée sur une face arrière du substrat (30, 30A) opposée à la face principale, est disposée depuis une surface arrière du substrat (30, 30A), pénètre dans le film d'isolation (32) et atteint la première couche (33, 33A) de semi-conducteur, et 1 5 en ce que la couche métallique (37, 37A) servant d'électrode est disposée dans la tranchée (35, 35A) et est au contact de la première couche (33, 33A) de semiconducteur.