FR 2838866 A1 20031024 FR 0205073 A 20020423 de base apres l'etape (d). PROCEDE DE FABRICATION DE COMPOSANTS ELECTRONIQUES ET PRODUIT ELECTRONIQUE INCORPORANT UN COMPOSANT AINSI OBTENU La presente invention se rapporte a un procede de fabrication de circuits electroniques integres. Wile se rapporte plus particulierement a ['elaboration de structures complexes destinees a constituer des parties de composants electroniques disposes a la surface d'un substrat semiconducteur. L'elaboration de composants electroniques a la surface d'un substrat resulte en general d'un procede complexe qui prend en compte des contraintes de differentes natures. De telles contraintes concernent, par exemple, I'agencement des differents composants, ou parties de composants, les uns par rapport aux autres, pour permettre le fonctionnement desire de ces composants. D'autres contraintes, de nature geometrique, resultent de ['evolution technologique qui concernent ce type de composants, vers des niveaux d'integration toujours plus eleves. Cette evolution pousse a concevoir des agencements de composants plus compacts, qui ne vent pas realisables par des procedes usuels de fabrication de circuits integres. D'autres contraintes encore peuvent etre de nature mecanique, liees aux deformations susceptibles d'intervenir lors d'echauffements des composants. Par ailleurs, lorsque plusieurs niveaux de composants ou de parties de composants vent superposes au-dessus de la surface d'un substrat, les niveaux inferieurs (les plus proches de la surface du substrat) vent generalement elabores en premier lieu, avant les niveaux superieurs (les plus eloignes de la surface du substrat). La raison de cet ordre d'elaboration est qu'il convient de pouvoir acceder a chaque niveau de composants, lors de son elaboration, par une face libre du composant en cours d'elaboration, en general la face opposee au substrat. Or, certains materiaux incorpores dans des niveaux superieurs peuvent necessiter d'etre soumis in-situ a des traitements thermiques a temperature elevee, alors que des materiaux incorpores dans des niveaux inferieurs seraient degrades par de tels traitements thermiques. En pratique, un compromis doit souvent etre accepte entre certaines caracteristiques des composants finalement obtenus et des contraintes telles que de celles precitees. - 2 11 est connu d'elaborer des composants ou parties de composants sur un premier substrat, puis de les rapporter sur la surface d'un second substrat. Pour cela, une structure initiale correspondent a des parties de composants est elaboree sur une surface du premier substrat. Ce premier substrat est alors retourne et applique contre une surface du second substrat par l'intermediaire de ladite structure initiale. Apres solidarisation des deux substrats, le premier substrat est retire en laissant une partie au moins de la structure initiale sur le second substrat. La realisation des composants electroniques peut alors etre poursuivie par ['elaboration d'une structure supplementaire par-dessus la partie de structure initiale transferee du premier au second substrat. La solidarisation du premier substrat sur le second substrat, par mise en contact d'une portion de la structure initiale avec une portion de la surface du second substrat, est connue de l'homme du metier. Un tel procede est appele collage moleculaire, ou entre elles lorsqu'elles vent depourvues de toute trace d'elements etrangers. Le retrait du premier substrat, qui est opere apres l'etape de collage molecu laire, est effectue de facon a la isser u ne partie au moins de lad ite structure initiale sur le second substrat. Ce retrait peut etre obtenu par diverges methodes connues. En particulier, le premier substrat peut etre retire par polissage ou/et par pulverisation a ['aide d'un plasma. Dit autrement, les deux etapes de collage moleculaire et de retrait du premier substrat permettent de transferer la structure initiale sur le second substrat, apres qu'elle ait ete elaboree sur le premier substrat. Un tel procede permet notamment de rapporter, sur la surface du second su bstrat, d es premiers materieux aya nt prea la b lem ent su bi u n traitement thermique a temperature elevee, au-dessus de seconds materiaux que degraderait une telle temperature. A cet effet, le traitement thermique est applique aux dits premiers materieux alors qu'ils vent portes par le premier substrat, lors de ['elaboration de la structure initiale, et que les materiaux susceptibles d'etre degrades n'ont pas encore ete recouverts par la structure initiale. - 3 Un tel procede permet aussi de menager, au sein de l'agencement des composants ou parties de composants, des volumes laisses vices de materiau, qui participant au comportement electronique des composants concernes. Un inconvenient de ce type de methodes qui procedent par transfert d'une structure initiale entre deux substrats appara^t lors de la pour-quite de ['elaboration de la structure, par-dessus la partie de structure initiale transferee. En effet, une etape d'alignement est alors necessaire, entre le second substrat portent la partie de structure initiale transferee et un outil destine a ['elaboration de la structure supplementaire precitee. Dans la pratique, il s'agit souvent de positionner un masque de photolithographie par rapport a la partie de structure initiale. Or, ce positionnement de masque appara^'t complexe, et requiert frequemment d'etre ajuste a plusieurs reprises pour obtenir une precision d'alignement suffisante. En outre, les niveaux d'integration eleves actuellement recherches, correspondent par exemple aux technologies cites a 0,12 micrometre, voire 0,10 micrometre ou moins encore, apparaissent incompatibles avec une etape de positionnement intervenant alors que certains des composants ne vent que partiellement elabores. En effet, I'incertitude d'alignement actuellement obtenue est de l'ordre, voire superieure aux dimensions de certaines parties de composants comprises dans la partie de structure initiale transferee entre les deux substrats. A titre d'exemple, les methodes les plus precises actuellement utilisees pour aligner un photomasque par rapport a un substrat presentent une incertitude residuelle de 60 nanometres. Meme si cette incertitude residuelle est amenee a etre reduite jusqu'a, par exemple, 45 nanometres, elle restera trop importante pour des technologies deja envisagees de fabrication de transistors ayant des grilles de 30 nanometres de largeur. Un but de la presente invention consiste a pallier ['imprecision de positionnement des outils destines a ['elaboration de la structure supplementaire par rapport a la partie de structure initiale transferee entre le premier et le second substrat. L'invention propose ainsi un procede de fabrication de circuits electroniques integres qui comprend les etapes suivantes: - 4 a) elaboration, a la surface d'un premier substrat, d'une structure initiale incorporant une pluralite de volumes de materiaux respectifs, une partie de ces volumes formant un motif determine; b) transfert d'une partie au moins de ladite structure initiale comprenant ledit motif audit premier substrat vers un second substrat; c)elaboration, a la surface audit second substrat, d'une structure supplementaire en utilisant certains au moins des volumes de materiaux audit motif comme reperes d'alignement. Ainsi, le procede de ['invention permet un auto-alignement de ladite structure supplementaire par rapport a la partie de structure initiale, par dessus laquelle elle est elaboree. Un premier avantage du procede de ['invention reside dans la suppression d'une etape de positionnement precis, par rapport au second substrat, d'outils destines a participer a ['elaboration de ladite structure 1 5 supplementaire. Un second avantage du procede de ['invention reside dans la possibilite d'obtenir un empilement de materiaux dispose sur un substrat comprenant, dans une partie superieure de cet empilement, des seconds materiaux ayant subi un traitement thermique qui recouvrent des premiers materiaux n'ayant pas subi ce traitement thermique. Cette possibilite permet de s'affranchir au moins partiellement, lors de la conception du procede de fabrication d'un ensemble de composants determine sur un substrat, de la contrainte de correlation entre les traitements thermiques necessaires pour certaines parties de composants et l'ordre chronologique d'elaboration de ces parties de composants. Un troisieme avantage du procedb de ['invention reside dans la possibilite d'agencer differentes parties de composants les unes par rapport aux autres d'une fa,con particulierement adaptee pour obtenir un niveau d'integration eleve. Ainsi des densites de composants par unite de surface de substrat jamais realisees auparavant peuvent etre atteintes. Eventuellement, a ['issue de l'etape a), la structure initiale peut comprendre, au niveau de certains endroits de la surface du premier substrat, au moins deux niveaux superposes de volumes de materiaux. Certains des volumes de materieux qui forment le motif peuvent aussi etre recouverts, a ce - 5 - niveau du procede, de volumes de materiaux appartenant a la structure initiale. Ces volumes de materiaux du motif constituent alors un repere enfoui dans la structure initiale, ou empreinte enterree, a partir duquel est obtenu, selon ['invention, I'auto-alignement de la structure supplementaire par rapport a la partie de structure initiale transferee entre les deux substrats. Des materiaux de volumes distincts du motif peuvent presenter des compositions chimiques differentes. Pour cela, I'etape a) peut comprendre un traitement pour differencier au moins un des volumes de materiaux formant le motif des autres volumes de materiaux formant le motif. Ce traitement peut etre, par exemple, un depOt specifique d'un materiau determine dans au moins un volume du motif, aboutissant a une composition chimique particuliere. Un autre traitement permettant de differencier certains des volumes de materiaux du motif consiste a implanter des especes chimiques determinees dans des materiaux initieux de ces volumes. Ainsi, deux volumes d'un meme materiau initial appartenant au motif peuvent correspondre a des materiaux distincts apres une etape d'implantation effectuee dans l'un d'entre eux. Un autre traitement encore qui permet de differencier des materiaux de volumes differents du motif consiste a provoquer une reaction chimique dans certains des volumes de materiaux du motif. Une telle reaction peut etre, par exemple, generee par la mise en contact d'une surface d'un de ces volumes avec un gaz pour former un compose solide superficial capable de proteger, dans la suite du procede, le materiau remplissant le reste de ce volume. Le procede de ['invention peut comprendre en outre, entre ltetape b) et l'etape c), I'amenagement d'un acces a une partie au moins des volumes du motif. Un traitement selectif peut alors etre opere a travers cet acces, qui permet de distinguer au moins un des volumes de materiaux formant le motif des autres volumes de materiaux formant le motif. Ce traitement selectif peut etre de type varie, tel qu'une gravure utilisant une solution incorporant des reactifs chimiques, cite gravure humide dans le jargon de l'homme du metier, une gravure utilisant un plasma, cite gravure seche dans le jargon de l'homme du metier, ou encore un depOt selectif de materiau sur des surfaces de certains des volumes de materieux du motif. Ce depot selectif peut etre un depot chimique, notamment en phase gazeuse ( > ou CVD), un depot par croissance epitaxique a partir d'au moins une surface d'un materiau cristallin de l'un des volumes du motif, etc. - 6 Selon la nature du traitement selectif utilise, des couples de materiaux pouvant etre distingues par le traitement selectif sont, par exemple: - du silicium et de la silice sio2, OU deux materieux respectivement a base de silicium et de silice. Le silicium et la silice presentent notamment des reactivites chimiques differentes par rapport a certains composes chimiques en solution; - du nitrure de silicium Si3N4 et un materiau tel que du silicium, ou deux materieux dont l'un est a base de nitrure de silicium. Le nitrure de silicium peut en effet resister a certains procedes de gravure utilises pour 1'ablation de nombreux autres materiaux; - du silicium et un alliage de silicium et de germanium, ou un materiau a base de silicium et un alliage comprenant du silicium et du germanium. Les alliages de silicium et de germanium peuvent etre dissous par gravure humide a ['aide de solutions a la fois oxydantes et acides, auxquelles resiste le silicium pun Par ailleurs, ces alliages peuvent etre obtenus par des depots epitaxiques a partir de surfaces de silicium cristallin; du silicium pur et du silicium incorporant du bore, ou des materiaux a base de chacun d'eux. De tels couples de materisux differencies vent souvent cho is is pou r la faci lite d 'i n corporation de bore da ns du sil iciu m, notamment par implantation de molecules de difluorure de bore BF2. Le silicium polycristallin peut alors etre dissout par gravure humide utilisant un melange de soude NaOH et de potasse KOH, alors que le silicium polycristallin implante de bore n'est pas altere par un tel melange; - du silicium cristallin, polycristallin ou eventuellement monocristallin, et un materieu quelconque distinct, lorsque le traitement selectif est. par exemple, un depot par croissance epitaxique de silicium a partir d'au moins une surface du silicium cristallin. Dans une amelioration du procede de ['invention, les materieux de certains volumes de la structure initiale, par l'intermediaire desquels le premier substrat portent la structure initiale est applique contre le second substrat, vent adaptes pour adherer sur la portion de surface audit second substrat. Ces materiaux adaptes peuvent etre, par exemple, a base de silicium ou de silice. De meme, le second substrat peut etre recouvert, avant l'etape b), d'un tel materiau, afin de contribuer a une bonne adhesion de la structure initiale sur sa surface. L'invention concerne encore un composant electronique obtenu par un procede comprenant des etapes d'execution telles que decrites ci-dessus. Un tel composant est. par exemple, un transistor du type ayant deux grilles superposees paralleles a la surface du substrat, ou une diode du type dont la surface de jonction est plane et parallele a la surface du substrat. Wile concerne en outre un circuit electronique integre qui comprend un tel composant. Ce circuit electronique peut etre, en particulier, une memoire dynamique a acces aleatoire ( > ou DRAM). D'autres particularites et avantages de la presente invention appara^'tront dans la description ci-apres d'exemples de mise en ceuvre non limitatifs, en reference aux dessins annexes, dans lesquels: - les figures 1 a 5 illustrent les premieres etapes du procede de I'invention, en utilisant des materiaux differencies par implantation . Ionique; -les figures 6 a 10 illustrent la realisation d'une diode selon un autre mode de mise en cuvre du procede de ['invention; - les figures 11 a 17 illustrent la realisation d'un transistor par le procede de ['invention; les figures 18 a 21 illustrent la realisation d'une partie d'un element de memoire DRAM par le procede de ['invention. Dans ces figures, pour raison de clarte, les dimensions des differentes parties de composants representees ne vent pas en proportion avec leurs dimensions reelles. Toutes ces figures vent des vues en coupe d'un ou plusieurs substrats portent chacun differents materiaux rapportes sur une surface plane du substrat. Les vues en coupe vent considerees dans des plans perpendiculaires a la surface du substrat. Sur les figures, des references identiques correspondent a des elements identiques. Sur toutes les figures, on note D une direction perpendiculaire a la surface du substrat ou des substrats. Par ailleurs, dans ce qui suit, les etapes elementaires de procede effectuees selon des methodes connues de l'homme du metier ne vent pas exposees en detail. Des indications vent seulement donnees concernant la combinaison de ces etapes elementaires selon un ordre chronologique d'execution determine, qui caracterise ['invention. - 8 Selon la figure 1, a titre de premier exemple de mise en aeuvre du procede de ['invention, un substrat 100, par exemple un substrat semiconducteur de silicium, porte sur une surface un empilement de couches superposees. Cet empilement comprend, a partir et en s'eloignant de la surface du substrat 100, une couche 10 de silice SiO2, une premiere couche 11 de silicium, par exemple de silicium polycristallin, une seconde couche 12 de silice, et une seconde couche 13 de silicium. Par un procede de photolithographie, un masque de resine R a en outre ete depose par dessus la seconde couche de silicium 13. Le masque R comporte une ouverture O. On procede alors, par l'ouverture O du masque R. a une implantation ionique de bore, par exemple au moyen d'un faisceau I de molecules de difluorure de bore BF2 ionisees et accelerees par une tension electrique determinee. La tension electrique est choisie pour que les atomes de bore ainsi implantes soient localises dans ltempilement a un niveau de profondeur correspondent a la premiere couche de silicium 11. Le volume 14 (figure 2) de silicium implante avec du bore ainsi obtenu, est delimite transversalement (c'est-a-dire suivant une direction perpendiculaire a la direction D) par les bords internee du masque R. et dans une direction parallele a la direction D, par les couches de silice 10 et 12. En effectuant une gravure directionnelle par plasma, parallelement a la direction D, selon un procede dit de gravure seche connu de l'homme du metier, une partie de la couche de silicium 13 est en outre retiree au niveau de l'ouverture O du masque R. Un tel procede comprend par exemple une etape d'exposition a un plasma contenant un gaz fluore tel que le fluorure d'hydrogene HF ou l'hexafluorure de soufre SF6. De tels rbactifs gazeux permettent en effet ['ablation de materiau de silicium sans retrait de materieu de silice. Lors de cette exposition, des electrodes vent en outre disposees et portees a des potentials electriques determines pour provoquer ['ablation progressive du silicium selon un front de progression de ['ablation qui se deplace parallelement a la direction D, en direction du substrat 100. La configuration alors obtenue de la structure portee par le substrat 100 est representee a la figure 2. Dans cette configuration, une portion de la couche de silicium 13 a ete retiree. Le masque de resine R est alors retire, selon une methode connue de I'homme du metier, par exemple par abrasion mecanique. Dans le volume laisse libre par la portion retiree de la couche 13, on depose alors, a titre d'exemple, du silicium dope de fac,on a presenter une conductivite electrique de type n, afin de former un caisson de dopage 15. Un tel depot peut etre effectue, notamment, par reaction chimique activee par plasma ( >, ou PE-CVD). Cette etape de depot est generalement suivie d'une etape de polissage CMP ( Chemical Mechanical Polishing >>) ou de gravure anisotope, cette derriere etant possible lorsque le volume 15 presente des dimensions reduites dans un plan parallele a la surface du substrat 100. La configuration alors obtenue est representee a la figure 3. Cette configuration comporte, sur le substrat 100, une structure initiale Sl comprenant la premiere couche de silice 10, la couche de silicium 11 comprenant un volume de materiau 14 implante de bore, la seconde couche de silice 12, et la couche de silicium 13 comprenant le caisson 15. Le volume 14 de silicium implante de bore au sein de la couche de silicium 11 constitue un motif M. Ce motif M est. dans l'exemple decrit, enfoui dans la structure initiale Sl, en ce sens qu'il est integralement recouvert par les couches 12 et 13, ainsi que par le caisson 15. Le substrat 100 portent la structure initiale Sl est alors retourne et applique (figure 3) contre une surface S d'un autre substrat 200, par exemple aussi en silicium. Le substrat 200 comporte preferablement une couche de silice 201 d'au moins 50 nanometres d'epaisseur au niveau de sa surface S. obtenue, par exemple, par une oxydation de la surface du substrat 200 chauffe dans un four. La couche 13 et le caisson 15 vent amenes au contact de la surface S du substrat 200, et solidarises avec elle selon la technique de collage moleculaire ( >). La configuration obtenue est representee a la figure 4, dans laquelle la structure initiale Sl est comprise entre les deux substrats 100 et 200. Le substrat 100 est alors retire, selon l'une des methodes connues de I'homme du metier. Une telle methode comprend par exemple une premiere phase d'abrasion mecanique du substrat 100 sur presque toute l'epaisseur du substrat 100, cette epaisseur etant consideree selon la direction D. Ce retrait est alors complete, par exemple, par une gravure seche, de fac, on a retirer ltepaisseur residuelle de substrat 100 et la couche de silice 10. Une telle gravure peut etre effectuee en deux etapes: on elimine d'abord selectivement - 10 I'epaisseur residuelle de substrat 100 par rapport a la couche de silice 10, puis on elimine selectivement la couche de silice 10 par rapport aux materiaux de la couche 11 et du volume14. Chacune de ces deux etapes utilise un plasma dans lequel est introduit un gaz de gravure selective tel que lthexafluorure de soufre SF6 pour la premiere etape et C4Fe pour le seconde etape. Une etape de gravure humide est ensuite effectuee, a ['aide d'une solution contenant un melange de soude NaOH et de potasse KOH. De fa,con connue, une telle solution dissout selectivement le silicium polycristallin de la couche 11 sans alterer le silicium polycristallin implante de bore present dans le volume 14. On obtient alors la structure representee a la figure 5. Cette structure comprend, sur et a partir de la surface S du substrat 200, le caisson compris dans la couche de silicium 13, et recouvert par la couche de silice 12. Selon ['invention, le volume 14 de silicium implante de bore qui est present sur la couche de silice 12 constitue un repere dispose a ['aplomb du caisson 15 enfoui sous la couche de silice 12. Ce repere est positionne tres precisement au dessus du caisson 15, avec un alignement des cotes du volume 14 par rapport aux cotes du caisson 15 precis a moins de 10nanometres pres, considere dans un plan parallele a la surface du substrat 200. Grace a ce repere, la structure disposee sur le substrat 200 peut alors etre completee en etant alignee par rapport au caisson 15. La realisation d'une diode est maintenant decrite, a titre de second exemple de mise en ceuvre du procede de ['invention. La configuration de depart est encore le substrat 100 de silicium recouvert des couches 10-13 enumerees dans ltexemple precedent, ainsi que du masque de resine R comportant l'ouverture O (figure 1). Dans cet exemple, la couche 11 est en silicium polycristallin. Eventuellement, un substrat commercial designe par SOI ( obtient alors la structure representee a la figure 6. On depose ensuite au fond du puits P. a partir des cotes de ce puits dans la couche de silicium 11, un alliage cristallin de silicium et de germanium, de fa,con a remplir un volume 16 s'etendant, a partir du fond du puits P. jusquta un niveau de hauteur correspondent a la limite entre la couche 11 et la couche 12. Ce volume d'alliage 16 est destine a constituer un repere d'alignement qui sera utilise dans la derriere etape de fabrication de la diode (voir plus loin). Du silicium dope n, contenant par exemple des atomes de phosphore ou d'arsenic, est en outre depose dans le puits P. au-dessus du volume 16 jusqu'a un niveau de hauteur correspondent (voire legerement superieur) a la limite entre la couche 12 et la couche 13. On obtient ainsi un volume 17 compris dans la couche 12, au dessus du volume 16. Le masque de resine a ete retire et un polissage d'aplanissement est pratique sur la couche 12, afin de niveler le volume 17 par rapport a la surface de la couche 12. La configuration ainsi obtenue est representee a la figure 7. Le substrat 100 porte alors la structure cite initiale Sl formee par les volumes 16 et 17 respectivement compris dans les couches 11 et 12. Le volume 16 et la couche 11 constituent un motif M. De la meme fa,con que dans le premier exemple, le substrat 100 avec la structure initiale Sl est ensuite retourne et applique contre la surface d'un second substrat 200 recouvert d'une couche de silice 201. Les surfaces de la couche 12 et du volume 17 opposees au substrat 100 vent ainsi amenees au contact de la surface de la couche de silice 201 opposee au substrat 200 (figure 8). De plus, le substrat 100 et la couche 10 vent ensuite retires, de fa,con a decouvrfr les surfaces de la couche de silicium cristallin 11 et du volume 16 d'alliage silicium-germanium opposees au substrat 200. - 12 Le traitement selectif qui est applique a cet effet au niveau de ces surfaces decouvertes est une gravure humide selective de l'alliage silicium germanium. Une telle gravure selective utilise par exemple une solution aqueuse oxydante composee de 40 millilitres d'acide nitrique HNO3 a 70%, de 20 millilitres de peroxyde d'hydrogene H202 et 5 millilitres d'acide fluorhydrique HF a 5%. L'alliage silicium-germanium du volume 16 est dissout au contact de cette solution, alors que le silicium pur de la couche 11 et le silicium dope du volume 17 vent laisses intacts. La configuration de la structure obtenue a ['issue de ce traitement selectif est representee a la figure 9. Un depot de silicium dope pour presenter une conductivite electrique de type p est alors effectue par-dessus la couche 11 et le volume 17. Le silicium depose contient par exemple des atomes de bore. Apres elimination par abrasion d'un surplus de silicium dope p depose, la configuration montree a la figure 10 est obtenue. Cette configuration comporte les deux volumes 17 et 18 superposes exactement l'un par rapport a l'autre, qui peuvent constituer respectivement la cathode et ['anode d'une diode dont la surface de jonction est parallele a la surface du substrat 200. Un troisieme exemple de mise en couvre du procede de ['invention concernela realisation d'un transistor MOS a deux grilles placees de part et d'autre d'un canal de conduction. Ce type de transistor permet, de fa,con connue, un controle particulierement precis du courant circulant dans le canal par le potentiel electrique applique aux cites grilles. Pour cela, les deux grilles doivent etre disposees symetriquement par rapport au canal, en etant correctement al ig nees l 'u ne par rapport a l 'a utre, et avec u ne bonne reproductibilite de fa,con a reduire une dispersion des caracteristiques electriques des transistors ainsi fabriques. Les differentes etapes de procede qui interviennent dans ['elaboration du transistor ne vent pas toutes decrites en detail ici. En effet, leurs modes d'execution respectifs vent connus de l'homme du metier. Seul leur enchanement chronologique selon ['invention est decrit. La figure 11 represente un substrat de silicium cristallin 100 recouvert, dans un ordre correspondent a l'empilement des couches a partir de la surface du substrat 100, d'une couche de silice 101, d'une couche de silicium monocristallin 102, d'une fine couche de silice 105 d'environ 10 nanometres - 13 d'epaisseur, d'une couche de silicium polycristallin conducteur 103, et d'une couche 106 de nitrure de silicium Si3N4 destinee a former un masque dur. Deux tranchees T1 et T2 vent creusees en plusieurs etapes de part et d'autre d'un lot de la succession de couche, jusqu'a la surface du substrat 100, de fa,con a former des volumes 101a,102a, 105a, 103a et 106a correspondent a des portions des couches respectives 101, 102, 105, 103 et 106 ffigure 12). Pour cela, un masque de resine (non represente), depose par-dessus la couche 106, est utilise. Dans un plan parallele a la surface du substrat 100, I'lot a par exemple une forme rectangulaire s'etendant jusqu'a deux bords opposes du substrat 100, et les tranchees T1 et T2 vent rectilignes et paralleles entre elles. Wiles peuvent etre distantes entre elles de 0, 10 micrometre par exemple, cette distance correspondent a la largeur des volumes 101a, 102a et 103a dans le plan de coupe de la figure 12. Differentes etapes vent en outre executees entre certaines des etapes de creusement des tranchees T1 et T2. Ainsi vent realises un retrait du masque de resine precise, un depot d'espaceurs par reaction chimique en phase gazeuse activee par plasma (PE-CVD), et une gravure directionnelle par plasma pour le retrait du materiau des espaceurs depose sur des surfaces paralleles a la surface du substrat 100. La structure representee a la figure 12 est alors obtenue. Dans cette structure, des espaceurs 107a de nitrure de silicium Si3N4 recouvrent les bords de la couche 103 et du volume 103a, au niveau des francs internee et externes des tranchees T1 et T2. Un depot de silicium monocristallin est alors effectue (figure 13) au fond des tranchees T1 et T2, par croissance epitaxique a partir de la surface decouverte du substrat 100, ainsi qu'a partir des cotes de la couche 102 et du volume 102a au niveau des tranchees T1 et T2. Ce depot est poursuivi jusqu'a, approximativement, un niveau de hauteur correspondent aux bords inferieurs des espaceurs 107a. Une couche de silicium monocristallin 102 continue est ainsi obtenue qui recouvre le volume 101a ainsi que la couche 101, et qui presente en outre deux prolongements P1 et P2 paralleles qui comblent respectivement les tranchees T1 et T2 jusqu'a la surface du substrat 100. Les prolongements P1 et P2 intercales entre les portions de couche 101 et le volume 101a constituent le motif M selon la presente invention. La structure ainsi obtenue est completee par le depot d'une couche de silice 104, poke sur sa face superieure de fa,con a presenter une surface plane - 14 depourvue d'asperites. L'ensemble des couches et volumes ainsi constitues sur le substrat 100 constitue la structure initiale Sl destinee a etre transferee sur un second substrat. Pour cela, un substrat de silicium 200 est recouvert sur une de ses surfaces S d'une couche de silice 201 (figure 13), egalement rigoureusement plane. Le substrat 100 recouvert de la structure initiale Sl est alors retourne et applique sur la couche 201, la couche 104 etant amenee contre la couche 201. Grace a la similitude de materiau des couches 104 et 201,1'adhesion de leurs surfaces entre elles est forte. La configuration de la figure 14 est alors obtenue, puis celle de la figure 15 apres retrait du substrat 100 selon l'une des methodes mentionnees plus haut. La surface de la structure initiale Sl opposee au substrat 200 comprend alors des faces decouvertes de la couche de silice 101 et du volume de silice 101a. Les prolongements P1 et P2 de la couche 102 de silicium monocristallin affleure aussi cette surface. Une gravure chimique de type >, connue de l'homme du metier, est alors effectuee au niveau de cette surface, qui elimine selectivement le materieu de silice de la couche 101 et du volume 101a. La configuration de la figure 16 est alors obtenue, dans laquelle les prolongements P1 et P2 de la couche 102 constituent deux protuberances paralleles au dessus de la couche 102, et forment le motif M selon ['invention. La structure est alors completee lors des etapes suivantes, dont les modes d'execution vent aussi connus de l'homme du metier: creation par oxydation d'une couche de silice 108 sur la surface libre de la couche 102 de silicium monocristallin, depot et gravure des espaceurs 107b, puis depot de silicium conducteur de fagon a former la couche 109 et a combler le volume 109a. Enfin, une abrasion mecanique ramene la surface decouverte au niveau du materiau de silicium monocristallin des prolongements P1 et P2 de la couche 102. Dans cette structure, les volumes 103a et 109a de silicium polycristallin conducteur constituent deux grilles enserrant un canal constitue par la couche de silicium monocristallin 102. La grille 103a est isolee electriquement du canal par la portion de couche 105a. La grille 109a est isolee electriquement du canal par la portion de couches 108a creee lors de ['abrasion finale. Les espaceurs 107a et 107b contribuent en outre a ces isolations electriques. Les prolongements P1 et P2 de la couche 102 au niveau de la surface decouverte - 15 sont destines a constituer respectivement la source et le drain du transistor ainsi elabore. Grace au procede de ['invention, les deux grilles vent precisement superposees selon la direction D perpendiculaire a la surface du substrat 200. Dans ce troisieme exemple, I'alignement entre les parties de structure elaborees avant et apres le transfert de substrats est obtenu grace aux prolongements P1 et P2 realises par epitaxie. Un quatrieme exemple de mise en ceuvre du procede de ['invention concerne ['elaboration d'un element de memoire DRAM. Seules vent decrites dans ce qui suit certaines des etapes de la fabrication de deux condensateurs associes a deux transistors d'ecriture, ces quatre composants electroniques faisant partie de ['element de memoire considere. La description suivante est en outre limitee aux parties de composants apparaissant dans une vue en coupe perpendiculaire a la surface d'un substrat sur lequel ['element de memoire est realise. La figure 18 represente la structure initiale Sl utilisee dans cet exemple, elaboree sur une surface S1 d'un premier substrat 100, par exemple de silicium. Cette structure initiale Sl comprend deux couches superposees et 111, respectivement de silice SiO2 et de nitrure de silicium Si3N4, qui recouvrent la surface S1 en dehors de deux puits de silicium polycristallin 113a et 113b. Ces puits 113a et 113b vent tapisses sur leurs francs perpendiculaires a la surface S1 de couches respectives 112a et 112b d'isolation electrique. Entre les deux puits 113a et 113b s'etend un caisson 114 de silicium dope, par exemple avec des atomes de bore. Un contact electrique central aboutissant au caisson 114 est forme par deux volumes superposes 116 et 117, respectivement en tungstene metallique et en silicium conducteur. Une fine couche de nitrure de titane TiN, non representee, assure ['interface entre les deux volumes 116 et 117. Deux grilles 120a et 120b, disposees symetriquement de part et d'autre du volume 117, en silicium conducteur, vent isolees electriquement du caisson 114 par des couches de silice SiO2 non representees, d'epaisseurs respectives comprises entre 3 et 10 nanometres. Chacune de ces deux grilles 120a, 120b est isolee du volume 116 par un volume de silice 121 a, respectivement 121 b. Les grilles 120a, 120b et les volumes d'isolation 121a, 121b vent entoures sur toute leur hauteur selon une direction D perpendiculaire a la surface S1 du substrat 100, par des espaceurs - 16 isolants en silice, respectivement 119a et 119b. Deux connexions de sources 118a et 118b, en silicium conducteur, etablissent des contacts electriques entre les extremites du caisson 114 et les puits 113a et 113b, respectivement. Un volume superieur de remplissage 115, en silice, est en outre dispose de fa,con a procurer une surface de contact S2 plane et parallele a la surface S1. Les puits 113a et 113b, ainsi que les couches 112a, 112b, 110 et 111 vent destines a former le motif selon ['invention, qui est utilise dans la suite du procede de fabrication des condensateurs. Apres retournement et transfert de la structure initiale Sl precedente sur la surface d'un second substrat 200 recouvert d'une couche de silice d'adhesion 201, puis retrait du premier substrat 100, la configuration representee a la figure 19 est obtenue. Dans cette configuration, la structure initiale est inchangee, mais retournee par rapport a la surface du substrat porteur. La surface S3 de la structure Sl opposee au substrat 200 decouvre alors le materiau de silicium polycristallin des puits 113a et 113b. On expose alors la surface S3 a un plasma de gravure seche isotrope. Le silicium polycristallin, la silice SiO2 et le nitrure de silicium Si3N4 ont des vitesses de gravure respectives qui vent decroissantes selon cet ordre d'enumeration. Lors de la gravure par plasma, les puits 113a et 113b vent par consequent vices d'une partie essentielle ou totale de leur materiau initial alors que les bords superieurs de ces puits, formes par la silice des couches 110, 112a et 112b, ne vent qu'abaisses. Ils forment alors, a ['issue de la gravure, une embouchure elargie des puits 113a et 113b au niveau de la surface S3 (figure 20). Les portions de couche 111, en nitrure de silicium, restent, quant a elles, pratiquement inchangees. Les puits evides 113a et 113b vent alors remplis en 3 etapes successives pour former deux condensateurs (figure 21), respectivement disposes dans chacun des deux puits 113a et 113b. Dans une premiere etape, les deux puits 113a et 113b vent partiellement remplis d'un materiau conducteur, tel qu'un metal ou du silicium dope de fa,con a etre conducteur. Un polissage CMP est effectue pour eliminer un surplus de materieu conducteur depose sur les portions de couche 110. Des premieres armatures 122a et 122b de condensateurs vent ainsi obtenues, respectivement dans chacun des deux puits 113a et 113b. Dans une seconde etape, deux fines couches 123a et 123b a base de materiaux dielectriques vent ensuite deposees sur des surfaces - 17- superieures respectives des premieres armatures 122a et 122b. Preferentiellement, les couches 123a et 123b comprennent un materiau dielectrique de permittivite dielectrique elevee, tel que du nitrure de silicium Si3N4 ou de l'oxyde de titane TiO2. Enfin dans une troisieme etape, un depot de materiau conducteur, suivi d'un polissage CMP, termine de combler chacun des deux puits 113a et 113b. Les secondes armatures 124a et 124b ainsi obtenues peuvent etre constituees du meme materiau que les premieres armatures 122a et 122b. Dans ce quatrieme exemple de mise en oeuvre du procede de I'invention, les puits 113a et 113b constituent des reperes d'alignement utilises pour poursuivre ['elaboration de la structure apres le transfert de la structure initiale Sl sur le second substrat 200.11s vent distingues du reste de la structure par leur materieu de remplissage, differencie grace a sa vitesse de gravure elevee. Le procede de ['invention permet done d'obtenir des structures de composants integres complexes. Les exemples donnes ci-dessus a titre d'illustration utilisent plusieurs types de materiaux differencies, ainsi que plusieurs traitements selectifs. D'autres materiaux differencies et d'autres traitements selectifs peuvent encore etre utilises, qui procurent le meme effet d'auto-alignement d'une seconde partie de structure de composants integres par rapport a une premiere partie de structure, ou structure initiale, elaboree prealablement. - 18 R E V E N D I C A T I O N S 1. Procede de fabrication de composants electroniques integres comprenant les etapes suivantes: a) elaboration, a la surface d'un premier substrat (100), d'une structure initiale (Sl) incorporant une pluralite de volumes de materiaux respectifs, une partie de ces volumes formant un motif (M) determine; b) transfert d'une partie au moins de ladite structure initiale comprenant ledit motif (M) audit premier substrat (100) vers un second substrat (200); c) elaboration, a la surface audit second substrat (200), d'une structure supplementaire en utilisant certains au moins des volumes de materiaux audit motif (M) comme reperes d'alignement. 2.Procede selon la revendication 1, suivant lequel l'etape b) comprend: b1) le retournement du premier substrat (100); b2) I'application du premier substrat (100) contre le second substrat (200) par l'intermediaire de la structure initiale (Sl); b3) le retrait du premier substrat (100). 3.Procede selon la revendication 1 ou la revendication 2, suivant lequel, a ['issue de l'etape a), la structure initiale (Sl) comprend, au niveau de certains endroits de la surface audit premier substrat (100), au moins deux niveaux superposes de volumes de materiaux. 4. Procede selon la revendication 3, suivant lequel, a ['issue de l'etape a), certains au moins des volumes de materiaux formant le motif (M) vent recouverts de volumes de materiaux appartenant a la structure initiale (S l). 5. Procede selon l'une quelconque des revendications 1 a 4, suivant lequel l'etape a) comprend un traitement pour differencier au moins un des volumes de materiaux formant le motif (M) des autres volumes de materiaux formant le motif (M). - 19 6. Procede selon la revendication 5, suivant loquel le traitement pour differencier au moins un des volumes de materiaux formant le motif (M) est choisi parmi un depot specifique d'un materiau determine dans ce volume, une implantation d'especes chimiques dans un materiau initial de ce volume (14), et une reaction chimique generee dans une partie au moins d'un materieu initial de ce volume. 7. Procede selon l'une quelconque des revendications 1 a 6, suivant lequel le materiau d'au moins un des volumes (11, 102, 113a, 113b) du motif (M) est a base de silicium. 8. Procede selon l'une quelconque des revendications 1 a 7, suivant lequel le materisu d'au moins un des volumes (111) du motif (M) est a base de nitrure de silicium. 9. Procede selon l'une quelconque des revendications 1 a 8, comprenant en outre, entre l'etape b) et l'etape c), I'amenagement d'un acces a une partie au moins des volumes du motif (M). 10. Procede selon la revendication 9, comprenant en outre un traitement selectif opere a travers l'acces, pour distinguer au moins un des volumes de materiaux formant le motif (M) des autres volumes de materieux formant le motif (M). 11. Procede selon la revendication 10, suivant lequel le traitement selectif est choisi parmi une gravure utilisant une solution incorporant des reactifs chimiques, une gravure utilisant un plasma, et un depot d'un materiau. 12. Procede selon la revendication 10, suivant lequel le materiau d'au moins l'un des volumes du motif (M) est cristallin et suivant lequel le traitement selectif comprend un depot d'un materiau par croissance epitaxique a partir diau moins une surface du materiau cristallin. 13. Procede selon la revendication 2 et l'une quelconque des revendications 3 a 12, suivant lequel la structure initiale (Sl) comprend, a ['issue de l'etape a), au moins un volume superieur par l'intermediaire duquel le premier substrat (100) portent la structure initiale est applique contre le second substrat (200), le materiau audit volume superieur (13, 104, 115) etant adapte pour adherer sur la portion de surface audit second substrat (200). - 20 14. Procede selon la revendication 13, suivant lequel le materiau adapte pour adherer sur la portion de surface audit second substrat (200) est a base d'un materiau choisi parmi le silicium, la silice, un materieu a base de silicium et un materiau a base de silice. 15. Procede selon l'une quelconque des revendications 1 a 14, suivant lequel ledit second substrat (200) est recouvert, avant l'etape b), d'un materiau choisi parmi le silicium, la silice, un materieu a base de silicium et un materieu a base de silice. 16. Composant electronique integre obtenu par un procede comprenant des etapes d'execution selon l'une quelconque des revendications 1 a 15. 17. Produit electronique comprenant un composant electronique integre selon la revendication 16. 18. Produit selon la revendication 17, dans lequel ledit composant electronique integre comprend un transistor. 19. Produit selon la revendication 17, dans lequel ledit composant electronique integre comprend une diode. 20. Produit selon la revendication 17, dans lequel ledit composant electronique integre comprend au moins une partie d'un element de memoire