FR 2834143 A1 20030627 FR 0116567 A 20011220 HACHEUR SERIE A COMMUTATION SYNCHRONE L'invention concerne un hacheur série abaisseur ou buck converter en langue anglaise, permettant d'obtenir, à partir d'une tension continue d'alimentation, une autre tension continue de plus faible valeur. Les nouveaux composants électroniques sont alimentés avec des tensions de plus en plus faibles (2.5V, 1. 8V,... 1. 65V et inférieures à 1V bientôt), les besoins en puissance vers les très basses tensions augmentent et deviennent majoritaires par rapport aux tensions plus classiques +/-15V et +5V et 3.3V. Les tensions inférieures à 3. 3V ne sont pas distribuées et sont implantées directement sur les cartes utilisatrices. L'alimentation se déporte au plus proche des utilisateurs pour assurer une meilleure distribution et régulation. Les courants consommés deviennent de plus en plus importants car la puissance consommée par les utilisateurs est toujours la même ou augmente (fonctionnalités plus nombreuses). Cette tendance oblige les fournisseurs d'alimentations à réaliser des convertisseurs générant des rapports entre tension d'entrée et tension de sortie de plus en plus importants. Les structures utilisées sont généralement des convertisseurs à découpage non isolés pour des raisons de complexité, de coût et pour conserver des rendements élevés ainsi que de faibles dimensions Ces convertisseurs peuvent difficilement avec une structure de type abaisseur faire un rapport de transformation supérieur à 10 avec des rendements supérieurs à 90%. Pour répondre aux besoins du marché de remplir ses exigences d'intégration, il faut pouvoir fournir ces nouveaux convertisseurs dans des surfaces toujours plus petites et donc avec des rendements de plus en plus importants pour ne pas augmenter la taille des dissipateurs, et donc la taille de la fonction globale (convertisseurs + dissipateurs). Parmi les structures des convertisseurs, on trouve les hacheurs série abaisseur ou buck converter . La figure 1 a montre le schéma de principe d'un buck converter)). Le circuit de la figure 1 a, est alimenté par une tension continue d'entrée Vin et fournit une tension de sortie Vout sur une charge R. Un condensateur d'entrée Cin est présent en parallèle sur l'entrée Un interrupteur 10 permet d'appliquer à une borne d'une inductance L le potentiel positif de la tension d'entrée Vin lorsqu'il est commandé pendant un temps Ton. L'autre borne de l'inductance est connectée à une borne de la résistance de charge R. L'autre borne de la résistance est connectée au potentiel négatif de la tension d'entrée Vin. On supposera par la suite que le potentiel négatif de Vin est 0 volt. Lorsque l'interrupteur 10 n'est pas commandé pendant un temps Toff, une diode D connectée entre le point commun de l'interrupteur et de l'inductance et le potentiel négatif de la tension d'entrée Vin assure la continuité du courant dans l'inductance. Les diagrammes des figures 1 b, 1 c, 1 d et 1 e montrent le principe de fonctionnement du buck converter . On suppose que le commutateur 10 est commuté avec une fréquence de période T, avec T=Ton+Toff (voir figure 1 b). Sur le diagramme de la figure 1 c, la tension aux bornes de l'inductance est égale à Vin pendant Ton et à 0 volt pendant Toff. La tension moyenne Vm de ce point de la self est donc comprise entre Vin et 0 volt en fonction du rapport cyclique Tonff et sera donnée par : Vm = (Ton/T). Vin La tension moyenne se retrouve aux bornes de la résistance grâce au filtrage qui est réalisé par l'inductance L et un condensateur Cout en parallèle sur la charge. Le diagramme de la figure 1 c, montre la tension de sortie Vout moyennée aux bornes de la résistance R de charge. La tension Vout est une tension sensiblement continue, à une ondulation près, fonction de la valeur de l'inductance L et du condensateur Cout. Dans le diagramme des figures 1 b et 1 c on a représenté Ton =T/2 et par conséquent Vout = Vin/2. Le diagramme des figures 1 c et 1 d montre respectivement deux valeurs de tension moyenne Vm 1 et Vm2 aux bornes de la résistance de charge R pour deux valeurs du temps Ton : - dans le diagramme 1c : Ton/T =0, 9 et, - dans le diagramme 1 d : Ton/T =0, 1. En d'autres termes, lorsque Ton/T est faible, la tension aux bornes de la charge est faible et a contrario, lorsque Ton est proche de la période T la tension aux bornes de la charge est proche de la tension continue d'entrée En pratique, l'inverseur est réalisé par deux semi-conducteurs en série, par exemple un transistor bipolaire et une diode, un MOS et une diode ou un MOS et un MOS en parallèle avec une diode, commandés par des signaux asynchrones à la fréquence 11T. Le schéma le plus simple est celui de la figure 1 a, présenté précédemment, avec un interrupteur et une diode pour assurer la continuité du courant dans l'inductance. Les structures avec MOS ajoutées en parallèle sur la diode permettent une augmentation du rendement. En effet, ce MOS qui doit être commandé lorsque l'autre interrupteur n'est pas commandé assure des pertes plus faibles à l'état passant qu'une diode. La diode doit cependant être conservée dans les montages pour pallier-aux défauts de commande des interrupteurs de types MOS entre les phases de commandes (les diodes intrinsèques des MOS étant de mauvaises qualités se traduisant par des pertes supplémentaires). Les hacheurs série de l'état de l'art présentent néanmoins des limitations. En effet, un rapport cyclique Ton/T de 0,1 est en pratique un minimum pouvant être aujourd'hui obtenu avec des performances acceptables de rendement et de fiabilité tout en maintenant une fréquence suffisamment élevée pour garder des composants de filtrage de petites tailles. Mais lorsque l'on veut obtenir une tension de sortie inférieure au dixième de la tension d'entrée, les temps de conduction Ton du semiconducteur fournissant l'énergie à la charge deviennent très courts et les interrupteurs deviennent très difficiles à commander. En outre, si la tension de sortie diminue, pour une même puissance délivrée à la charge, les courants dans les semi-conducteurs deviennent importants, aux limites de leurs possibilités, avec une perte de rendement du convertisseur Plus le rapport cyclique Ton/T sera faible, plus la tension de sortie sera faible, mais plus les composants, capacités d'entrées, inductances et interrupteurs seront stressés (les capacités d'entrées fourniront l'énergie pendant Ton pendant des temps de plus en plus courts donc les appels de courant seront importants, l'inductance aura un stress entre Vout et Vin plus important donc des émissions électromagnétiques plus importantes, les interrupteurs verront des courants et des stress en tension (entre Vin et 0 volt) plus importants) Un autre moyen pour obtenir un rapport entre la tension d'entrée et la tension de sortie, bien supérieur à 10, consiste à réaliser un dispositif comportant deux hacheurs en cascade. Dans ce dispositif, la tension de sortie d'un premier hacheur est appliquée à l'entrée d'un second hacheur. Ainsi, on peut obtenir des rapports de tension d'entrée et sortie du dispositif beaucoup plus importants que ceux obtenus par un seul hacheur. Cette méthode comporte néanmoins l'inconvénient d'un rendement global dégradé du transfert d'énergie de la source d'alimentation vers la charge et un coût plus important du dispositif abaisseur de tension. Afin de pallier les inconvénients des hacheurs série de l'art antérieur, l'invention propose un hacheur série comportant : - une paire de bornes d'entrée A et B pour connecter une tension continue d'entrée Vin entre ces bornes, le potentiel de la borne A étant supérieur au potentiel de la borne B ; - une paire P d'interrupteurs SB, ST en série connectée par l'interrupteur SB à la borne d'entrée B, ST comportant une entrée de commande Cm1 pour mettre ST, soit dans un état passant par l'application à son entrée de la commande d'un premier signal de commande s1, soit dans un état isolé par application à son entrée de commande d'un deuxième signal de commande s2, SB comportant une entrée commande Cm2 pour mettre SB, soit dans un état passant par l'application à son entrée de commande d'un troisième signal de commande s3, soit dans un état isolé par application à son entrée de commande d'un quatrième signal de commande s4, - une paire de bornes de sortie C et D, pour alimenter, par une tension de sortie Vout, une charge R en parallèle avec une capacité de filtrage Cout, la borne de sortie D étant connectée à la borne d'entrée B et la borne de sortie C au point de connexion entre les deux interrupteurs SB et ST en série à travers une inductance, caractérisé en ce qu'il comporte : - K autres paires supplémentaires P, d'interrupteurs en série entre la borne d'entrée A et le côté libre de l'interrupteur ST comportant des mêmes entrées de commande Cm1 et Cm2, avec i=1, 2.... K, chaque paire P, comportant deux interrupteurs SB, et ST, en série, l'interrupteur SB, de chaque paire d'interrupteurs comportant une diode en parallèle la cathode de la diode devant être sur le point commun de ST, et SB,, - K capacités d'entrée Cf, en série connectées sur les K paires d'interrupteurs avec i=1, 2.... K., chaque capacité Cf, se retrouvant connectée des 2 côtés de la paire d'interrupteurs P, ; - K capacités de sortie Cs, en série, chaque capacité de sortie Cs, étant connectée entre le point commun des interrupteurs de la paire P, et le point commun des interrupteurs de la paire précédente PI-1, avec i=1, 2,... K, (lorsque i=1, P,. i =Po=P), les interrupteurs de ces autres K paires supplémentaires étant commandés simultanément par les premier et deuxième signaux appliqués sur Cm1 et par les troisième et quatrième signaux appliqués sur Cm2 formant, lorsque l'interrupteur ST est commandé à l'état isolé, un premier réseau de capacités, connecté entre la borne A et la borne B, comportant en série Cfk, Cfk-1 en parallèle avec Csk,.., Cf, en parallèle avec CS1+1,......., Cf1 en parallèle avec CS2 et Cs, et lorsque l'interrupteur ST de la paire P est commandé dans l'état passant, ces autres K paires d'interrupteurs P, formant un second réseau de capacités, connecté entre la borne A et l'inductance (L), comportant en série Cfk en parallèle avec Csk,.... Cf, en parallèle avec Cs\,..... Cf1 en parallèle avec Cs1. Il peut être remarqué que le B des interrupteurs SB signifie bottom en langue anglaise ou interrupteur du bas, et que le T des l'interrupteurs ST signifie TOP ou interrupteurs du haut). La diode en parallèle sur chaque interrupteur SB, peut être la diode intrinsèque du composant utilisé. Par la suite les premier, deuxième, troisième et quatrième signaux appliqués aux entrées de commande Cm 1 et Cm2 seront simplifiés en un seul signal de commande des interrupteurs ST, comportant deux états logiques, un état logique haut et un état logique bas, l'état haut de cette commande correspondant à la commande à l'état passant de ST, et à l'état isolé de SB, et l'état logique bas au passage à l'état isolé de ST, et au passage à l'état passant de SB, grâce à la diode qui assure la continuité Le temps pendant lequel ST, est à l'état passant est noté Ton et le temps pendant lequel STi est à l'état isolé est noté Toff. La tension Vout en sortie du hacheur est fonction du rapport cyclique Ton/T et est donnée par la relation : Vout = Vin. (Ton/T). 1/ (K+1) avec une fréquence de découpage de la tension d'entrée Vin de période T = Ton +Toff quelles que soient les valeurs des condensateurs. Un meilleur fonctionnement du hacheur est obtenu en évitant que les entrées de commande Cm1 et Cm2 des interrupteurs puissent être commandées simultanément à l'état passant. Afin de ne pas créer d'appel de courant entre les phases, il est possible d'optimiser les valeurs des condensateurs Cfi et Csi. Ces valeurs seront optimisées si les relations suivantes sont vérifiées : lorsque les relations suivantes sont vérifiées entre les capacités - Cfk=Cx - Cfk-1 +Csk=Cx - Cfl+Csl+1 =Cx.... - Cf1 +CS2=CX - CS1 =Cx - Cfk+Csk=Cy - Cfk-1 +CSk-1 =Cy - Cfi+Csi=Cy... - Cf1+Cs1=Cy - Cx et Cy sont des valeurs de capacités à définir Ce système de 2K+1 équations à 2K+2 inconnus peut se résoudre en conservant un degré de liberté sur le choix de Cx. Il peut être remarqué que (K+1) représente le nombre total N de paires d'interrupteurs en série, c'est-à-dire la paire P plus les autres K paires supplémentaires P,. Par la suite nous utiliserons pour les calculs le nombre total N de paires d'interrupteurs du hacheur série. Une diode est mise en parallèle sur le transistor SB pour assurer la continuité du courant dans la self L lors des commutations et pour pallier aux défauts de commande des interrupteurs. Dans une configuration comportant un total de deux paires d'interrupteurs (N=2), soit une seule autre paire P1 supplémentaire (K=1) d'interrupteurs SB1 et ST1 en série avec la paire P, ST étant connecté à SB, La capacité Cf1 peut être égale à la capacité CS1 pour éviter les appels de courant entre phases. Lorsque l'interrupteur ST de la paire P est dans l'état isolé, la capacité d'entrée Cf1 est mise série avec la capacité de sortie CS1 par l'interrupteur SB, qui comporte une diode en parallèle ou qui est mis avec l'interrupteur SB dans un état passant, formant le premier réseau diviseur capacitif Les capacités Cf, et Cs, sont chargées sous la tension VCf, = VCs1=Vin/2. Cette relation est déduite du fait que les deux condensateurs se retrouvant en série, la relation suivante peut être écrite : VCfi+VCsi=Vin Et comme il sera démontré dans la prochaine phase, les deux capacités étant mises en parallèle VCf1=VCs1. Si la relation Cf1=Cs1=Cx est imposée, les deux étages fournissent la même énergie. Les variations de charges pendant les deux phases seront identiques et les appels de courant entre les phases seront nuls. Lorsque l'interrupteur SB de la paire P relié à la borne B passe dans l'état isolé, la capacité d'entrée Cf1 est mise en parallèle avec la capacité de sortie CS1 par les interrupteurs ST et ST1 mis simultanément dans un état passant, formant le second réseau de capacités comportant la capacité d'entrée Cf, en parallèle avec la capacité de sortie CS1 Ces deux capacités ont donc la même tension de charge VCf, = VCs, et leurs potentiels de charge ne variera pas pendant la phase suivante si la valeur de ces condensateurs est suffisante. Les deux capacités sont chargées au même potentiel Vin/2, entre la borne A et la borne de sortie C à travers l'inductance. L'invention sera mieux comprise à l'aide d'exemples de réalisations selon l'invention, en référence aux dessins annexés, dans lesquels : - les figures 1 a déjà décrite représente le schéma de principe d'un hacheur série abaisseur ; - les figures 1 b, 1 c, 1 d et 1 e montrent des diagrammes d'état de commande du hacheur série de la figure 1 a ; - la figure 2a montre un schéma de principe d'un hacheur selon l'invention comportant-deux paires d'interrupteurs pendant le temps Toff ; - les figures 2b et 2c montrent les signaux de commande de l'hacheur de la figure 2a ; (uc1 étant la commande de Cm1 et uc2 la commande de Cm2) - la figure 2d montre la configuration des capacités du hacheur dans l'état de la figure 2a ; - la figure 3a montre l'hacheur de la figure 2a pendant le temps Ton ; - la figure 3b montre la configuration des capacités du hacheur dans l'état de la figure 3a ; - la figure 4a montre un schéma de principe d'un hacheur selon l'invention comportant trois paires d'interrupteurs pendant le temps Toff ; - les figures 4b et 4c montrent les signaux de commande de l'hacheur de la figure 4a ; - la figure 4d montre la configuration des capacités du hacheur dans l'état de la figure 4a ; - la figure 5a montre l'hacheur de la figure 4a pendant le temps Ton ; - la figure 5b montre la configuration des capacités du hacheur dans l'état de la figure 4a ; - la figure 6a montre la configuration générale d'un hacheur série à N paires d'interrupteurs pendant le temps Toff ; - la figure 6b montre la configuration des capacités du hacheur de la figure 6a ; - la figure 7a montre la configuration générale d'un hacheur série à N paires d'interrupteurs pendant le temps Ton ; - la figure 7b montre la configuration des capacités du hacheur de la figure 7a ; - la figure 8a montre une structure de hacheurs série commandés par un contrôleur du commerce ; - la figure 8b montre les modifications à apporter pour passer à une structure à deux paires d'interrupteurs. La figure 2a montre un schéma de principe d'un hacheur série selon l'invention comportant deux paires de transistors MOS en série faisant office d'interrupteurs. Le hacheur série de la figure 2a comporte la paire P, ayant les deux transistors SB et ST, en série avec une paire supplémentaire P1, comportant deux autres transistors SB1 et ST, Les transistors des deux paires en série sont connectés en série entre les deux bornes d'entrée A et B du hacheur recevant la tension d'alimentation Vin, le transistor SB étant relié à la borne B et le transistor ST, à la borne A. Les transistors ST et ST, comportent une entrée de commande Cm1 mettant les transistors simultanément soit dans un état passant (interrupteur fermé) par application à son entrée du premier signal s1 de commande dans un état haut, soit dans un état isolé (interrupteur ouvert) par l'application du deuxième signal s2 de commande dans un état bas. Les transistors SB et S81 comportent une entrée de commande Cm2, non recouvrant du premier signal de commande Cm1, mettant les transistors simultanément soit dans un état passant (interrupteur fermé) par application à son entrée du troisième signal s3 de commande dans un état haut, soit dans un état isolé (interrupteur ouvert) par l'application à son entrée du quatrième signal s4 de commande dans un état bas. Le hacheur comporte les deux bornes de sortie C et D pour connecter une charge R, la borne de sortie D étant reliée à la borne d'entre B. La borne de sortie C est reliée au point de connexion entre les deux interrupteurs SB et ST en série de la paire P à travers l'inductance L. La diode Ds en parallèle sur le transistor SB assure la continuité du courant dans la self L lors des commutations et assure des pertes en commutation plus faibles. Une capacité Cout en parallèle avec la charge R diminue l'ondulation de la tension de sortie Vout et permet avec l'inductance de réaliser le filtrage (récupération de la valeur moyenne) du potentiel présent sur l'autre entrée de l'inductance. Le hacheur de la figure 2a comporte, en outre, une capacité d'entrée Cf, et une capacité de sortie CS1 la capacité d'entrée Cf, étant connectée d'une part, à la borne d'entrée A et, d'autre part, au point de connexion entre les transistors ST et S81 des deux paires P et Pi. La capacité de sortie CS1 est connectée d'une part, au point de connexion entre les transistors SB, et ST, de la paire supplémentaire P1 et, d'autre part, au point de connexion entre les deux transistors SB et ST de la paire P et l'inductance L. Nous allons, par la suite, expliquer le fonctionnement du hacheur série de la figure 2a selon l'invention. Les figures 2b et 2 c montrent les signaux de commande s1, s2, s3, s4 des transistors. Une tension uc1 comportant les deux signaux de commande s1 et s2 appliqués sur Cm1 et une autre tension uc2 comportant les deux autres signaux de commande s3 et s4 appliqués sur Cm2. Cm1 et Cm2 étant respectivement les entrées de commande des interrupteurs ST et ST1, et des interrupteurs SB et SB1. On considérera que, lorsqu'un signal de commande uc1 ou uc2 est à l'état haut (1 sur le diagramme) le transistor est mis à l'état passant, et lorsqu'il est à l'état bas (0 sur le diagramme), le transistor est mis à l'état isolé. On considère que la fréquence des signaux est constante, de période T, les deux commandes doivent être non recouvrantes et le rapport cyclique de uc1 est Ton/T (voir figure 1b). On ne considérera que le signal de commande uc1 pour distinguer les phases de fonctionnement car la diode en parallèle sur les interrupteurs SB et SB1 permet de considérer que les interrupteurs SB et SB1 sont passant dès que Uc1 est à l'état bas. La figure 2a montre l'état des interrupteurs pendant l'intervalle de temps Toff, ST et ST1 sont ouverts et SB et SB1 sont fermés (ou considérés comme fermés grâce à la diode en parallèle) Le schéma du hacheur pendant cet intervalle de temps Toff est montré à la figure 2d. Pendant le temps Toff, les condensateurs Cf, et CS1 sont connectés en série, entre les bornes d'entrée A et B, par la fermeture des interrupteurs SB et SB1 et forment un diviseur capacitif qui permet d'obtenir une tension de charge de ces condensateurs à Vin/2 au début de la phase grâce aux relations suivantes : VCf1 +VCs1 =Vin Et VCf1 =VCs1 conséquence de la phase suivante. Cette relation peut être considérée comme conservée ou peu variable si les valeurs de condensateurs sont suffisantes et les fréquences élevées Pendant cette phase, le point d'entrée de l'inductance (qui correspond au point d'entrée du filtre inductance de sortie capacité de sortie est au potentiel nul. La figure 3a montre le hacheur de la figure 2a pendant le temps Ton. Pendant cet intervalle de temps Ton, les interrupteurs ST et ST, sont fermés et les interrupteurs SB et S81 sont ouverts. La figure 3b montre la configuration des capacités du hacheur, dans l'état de la figure 3a, pendant le temps Ton. Pendant le temps Ton, les condensateurs Cf1 et Cs1 sont en parallèles et connectées entre la borne d'entrée A et la borne de sortie C à travers l'inductance L. Donc ces condensateurs se retrouvent avec la même tension à la leurs bornes : VCf1 =VCs1 Les deux condensateurs conservent la même tension de charge pendant cette phase et si les valeurs des condensateurs sont suffisantes (variation de charge sur tension moyenne de charge faible) on pourra considérer que la tension moyenne de Vin/2 est conservée. La relation entre le courant Ic et la tension Vc aux bornes d'un condensateur C peut s'écrire : d (1) avec Vc tension aux bornes du condensateur C. En intégrant la relation (1), il est possible d'écrire la relation simplifiée : Avec il Art C Cette relation montre qui si la capacité est suffisamment importante et le temps At suffisamment court, la tension aux bornes des condensateurs a des variations faibles. Plus les courants les traversant sont importants, plus les condensateurs doivent avoir des valeurs importantes. La valeur des condensateurs dépend aussi du temps Ton. Plus la valeur de Ton est faible, plus la valeur du condensateur peut être limitée. Si la valeur des condensateurs est suffisante on peut écrire que la tension aux bornes des condensateurs est constante pendant cette période de temps Ton soit : VCf1 =Vcsl = Vin (2) 2 La relation en entrée de l'inductance est alors de Vin/2 Donc pendant un temps Toff, la tension en entrée de l'inductance est nulle et pendant un temps Ton la tension en entrée de l'inductance est de Vin/2. Le filtre inductance et capacité de sortie permet de récupérer la valeur moyenne des créneaux présents en entrée de l'inductance donc on trouve l'expression reliant la tension d'entrée à la tension de sortie : .,. Ton Vin,-, Vout =Ton. Vin (3) T 2 Si la relation Cf1=Cs1 est vérifiée, alors la distribution de puissance des deux étages est équilibrée, les appels de courant entre les phases sont limités car les variations de charges pendant les phases sont identiques. Les condensateurs Cf1et CS1 se trouvent en parallèle et les courants qui les traversent, respectivement Icf1 et ils 1 sont égaux. En outre, le courant 1 à travers la self L étant continu (impossibilité d'avoir des variations brutales à travers une self) on en déduit la relation Icf1 = Ics, =1/2 (4) Cette relation montre que chaque étage va délivrer la moitié de la puissance et être traversé par la moitié du courant. La démarche ci-dessus peut être reconduite pour le convertisseur à 3 paires d'interrupteurs. Les figures 4a et 5a montrent la configuration d'un buck à 3 paires d'interrupteurs. Ces figures permettent de mieux comprendre la démarche vers la généralisation. La figure 4a montre un schéma de principe d'un hacheur série selon l'invention comportant trois paires de transistors MOS en série faisant office d'interrupteurs. Le hacheur série de la figure 4a comporte la paire P, ayant les deux transistors SB et ST, en série avec deux paires supplémentaires P1 et P2, comportant quatre autres transistors Subi, ST1 et SB2, ST2. Les transistors des trois paires en série sont connectés en série entre les deux bornes d'entrée A et B du hacheur recevant la tension d'alimentation Vin, le transistor SB étant relié à la borne B et le transistor ST2 à la borne A. Les transistors S81 et SB2 doivent comporter une diode en parallèle, la cathode de ces diodes devant être reliée respectivement sur le point commun de ST, et SB, et sur le point commun de ST2 et SB2 Ces diodes peuvent être les diodes intrinsèques des composants utilisés. Les transistors ST, ST, et ST2 comportent des entrées de commande Cm1 mettant soit les transistors simultanément dans un état passant (interrupteur fermé) par application à son entrée du signal de commande dans un état haut, soit dans un état isolé (interrupteur ouvert) par l'application à son entrée d'un signal de commande dans un état bas Les transistors SB SB, et SBs comportent des entrées de commande Cm2, avec des signaux de commande non recouvrant des signaux de commande de Cm1, mettant soit les transistors simultanément dans un état passant (interrupteur fermé) par application à son entrée du signal de commande dans un état haut, soit dans un état isolé (interrupteur ouvert) par l'application à son entrée d'un signal de commande dans un état bas Le hacheur comporte les deux bornes de sortie C et D pour connecter une charge R, la borne de sortie D étant reliée à la borne d'entre B. La borne de sortie C est reliée au point de connexion entre les deux interrupteurs SB et ST en série de la paire P à travers l'inductance L. La diode Ds en parallèle sur le transistor SB assure la continuité du courant dans la self L lors des commutations et assure des pertes en commutation plus faible. Une capacité Cout en parallèle avec la charge R diminue l'ondulation de la tension de sortie Vout et permet avec l'inductance de réaliser le filtrage (récupération de la valeur moyenne) du potentiel présent sur l'autre entrée de l'inductance. Le hacheur de la figure 4a comporte, en outre, deux capacités d'entrée Cf, et Cf2 et-deux capacités de sortie Cs, et Css, les capacités d'entrée Cf1 et Cfs étant connectées de part et d'autre des paires d'interrupteurs P1 et ? 2. La capacité de sortie Cs, est connectée d'une part, au point de connexion entre les transistors SB, et ST, de la paire supplémentaire P1 et, d'autre part, au point de connexion entre les deux transistors SB et ST de la paire P et l'inductance L. La capacité de sortie Cs2 est connectée entre le point de connexion entre les transistors SBs et ST2 de la paire supplémentaire P2 et d'autre part, au point de connexion entre les deux transistors SB, et ST, de la paire P1. Nous allons, par la suite, expliquer le fonctionnement du hacheur série de la figure 4a selon l'invention. Les figures 4b et 4 c montrent deux signaux de commande des transistors uc1 et uc2 appliqués sur Cm1 et Cm2 respectivement, l'un uc1 à l'entrée de commande des interrupteurs ST, ST, et Sots, l'autre uc2 à l'entrée de commande des interrupteurs SB, SB, et SB2. On considérera que, lorsqu'un signal de commande uc1 ou uc2 est à l'état haut (1 sur le diagramme) le transistor est mis à l'état passant, et lorsqu'il est à l'état bas (0 sur le diagramme) le transistor est mis à l'état isolé. On considère que uc1 et uc2 sont des signaux à fréquence fixe de période T, les deux commandes doivent être non recouvrantes et le rapport cyclique de uc1 est Ton/T. On ne considérera que le signal de commande uc1 pour distinguer les phases de fonctionnement car la diode en parallèle sur les interrupteurs SB, SB, et SB2 permet de considérer que les interrupteurs SB, SB, et SB2 sont passant dès que uc1 est à l'état bas. La figure 4a montre l'état des interrupteurs pendant l'intervalle de temps Toff, ST, ST, et ST2 sont ouverts et SB, SB, et SB2 sont fermés (ou considérés comme fermés grâce à la diode en parallèle). Le schéma du hacheur pendant cet intervalle de temps Toff est montré à la figure 4d. Pendant le temps Toff, un réseau de condensateurs en série est formé de Cf2, Cf1 en parallèle avec Cs2, et Cs, connectés entre les bornes d'entrée A et B, par la fermeture des interrupteurs SB, SB, et SB2 Ce réseau forme un diviseur capacitif qui permet d'obtenir une tension de charge de ces condensateurs à Vin/3 au début de la phase grâce aux relations suivantes : VCf2+VCf1 +VCs1 =Vin Et VCh=VCf1 =VCs1 conséquence de la phase suivante. Cette relation peut être considérée comme conservée ou peu variable si les valeurs de condensateurs sont suffisantes et les fréquences élevées Pendant cette phase, le point d'entrée de l'inductance (qui correspond au point d'entrée du filtre inductance de sortie capacité de sortie est au potentiel nul. La figure 5a montre le hacheur de la figure 4a pendant le temps Ton. Pendant cet intervalle de temps Ton, les interrupteurs ST, ST1 et ST2 sont fermés et les interrupteurs SB, SB, et SB2 sont ouverts. La figure 5b montre la configuration des capacités du hacheur, dans l'état de la figure 4a, pendant le temps Ton. Pendant le temps Ton, un réseau de condensateurs formé par les condensateurs Cf1 et Cs, en parallèle, en série avec les condensateurs Cfs et CS2 en parallèle, est connecté entre la borne d'entré A et la borne de sortie C à travers l'inductance L. Donc ces condensateurs se retrouvent avec la même tension à la leurs bornes : VCf1 =VCs1 et VCf2=VCs2 Les quatre condensateurs conservent la même tension de charge pendant cette phase et si les valeurs des condensateurs sont suffisantes (variation de charge sur tension moyenne de charge faible) on pourra considérer que la tension moyenne de Vin/3 est conservée. La relation entre le courant Ic et la tension Vc aux bornes d'un condensateur C peut s'écrire : Ic=C. d Vc avec Vc tension aux bornes du di condensateur C. En intégrant la relation (1), il est possible d'écrire la relation simplifiée' AVcIc At C Cette relation montre qui si la capacité est suffisamment importante et le temps At suffisamment court, la tension aux bornes des condensateurs a des variations faibles. Si la valeur des condensateurs est suffisante on peut écrire que la tension aux bornes des condensateurs est constante pendant cette période de temps Ton soit : VCf1 =VCs1 =VCf2=VCs2= - (6) 3 La relation en entrée de l'inductance est alors de Vin/3 Donc, pendant un temps Toff, la tension en entrée de l'inductance est nulle et pendant un temps Ton la tension en entrée de l'inductance est de Vin/3. Le filtre inductance et capacité de sortie permet de récupérer la valeur moyenne des créneaux présents en entrée de l'inductance donc on trouve l'expression reliant la tension d'entrée à la tension de sortie Vout = Ton Vin Vous=--.-T 3 Si les relations suivantes sont vérifiées Cf2=Cx Cf1 +Cs2=Cx Cl1 =cox Cf1 +Cs1 =Cy Cf2+Cs2=Cy Alors la distribution de puissance des trois étages est équilibrée, les appels de courant entre les phases sont limités car les variations de charges pendant les phases sont identiques. Remarque : la résolution du système d'équation précédent donne les résultats suivant : Cf2=Cx, CS1 =Cx, Cf1 =Cx/2, CS2=Cx/2, Cy= (3/2) *Cx Les figures 6a et 7a montrent la configuration générale d'un buck converter à N paire d'interrupteurs, soit une première paire P et K paires supplémentaires Pi d'interrupteurs, respectivement pendant le temps Toff et le temps Ton. Les figures 6b et 7b montrent la configuration des réseaux de capacités d'entrée Cfi et de sortie Csi pendant ces deux temps Toff et Ton. Dans ces configurations des figures 6a et 7a, une capacité d'entrée de rang i, Cfi, avec i= 1,2,.. K, se trouve connectée en parallèle avec une paire d'interrupteurs en série de même rang i soit les interrupteurs SBI et STI et une capacité de sortie de même rang i, Csi, se trouve connectée entre les points de connexion des deux interrupteurs STi et SBi de la paire Pi et le point de connexion des deux interrupteurs STi-1 et STi-1 de la paire précédente. La figure 6b montre la configuration générale des capacités pendant le temps Toff du hacheur de la figure 6a. Pendant ce temps un premier réseau de Dk diviseurs capacitifs, comportant les capacités Cfk, Ck-i en parallèle avec Csk,...., Cfen parattète avec CS1+1,..., Cf1 en parallèle avec CS2 et CS1 est formé (avec i=1, 2,.... K) par la configuration d'état des interrupteurs de la figure 4a, l'interrupteurs SB avec les interrupteurs SBi étant dans l'état passant et l'interrupteur ST avec les interrupteurs STi étant dans l'état isolé. La tension aux bornes de la capacité d'entrée Cfi devient : VCfi = Vin/ (K+1), ou exprimé avec N, VCfi =Vin/ (N) Cette relation est la conséquence de la phase qui sera décrite après et où il est montré que les tensions VCfi=VCsi (avec i=1, 2,.... K). La tension aux bornes de chaque étage ou de chaque paire de transistors, devient la tension d'entrée divisée par N. Pendant cette phase, le point d'entrée de l'inductance (qui correspond au point d'entrée du filtre inductance de sortie capacité de sortie est au potentiel nul. La figure 7b montre la configuration générale des capacités pendant le temps Ton de la figure 7a. Pendant ce temps Ton, ces autres K paires supplémentaires Pi d'interrupteurs forment lorsqu'ils sont commutés avec les capacités un second réseau de capacités comportant les capacités en série de la façon suivante : Cfk en parallèle avec Csk en série avec... Cfi en parallèle avec Csi (avec i=1,2,.... K), . en série avec Cf1 en parallèle avec Cs1. Les tensions entre les capacités Cfi et Csi sont donc identiques Les capacités d'entrée Cfi et de sortie Csi sont, chargées au potentiel Vin/K+1. Si la valeur des condensateurs est suffisante pour ne pas subir d'importantes diminutions de charges alors il sera considéré que les tensions VCfi et VCsi sont conservées pendant la période de fonctionnement. L'énergie est délivrée par chaque étage vers la self à travers les capacités. La tension en entrée de la self est alors Vin/N pendant la durée Ton. L'ensemble inductance et capacité de sortie joue un rôle de filtrage qui va moyenner les deux phases Alors il est possible d'exprimer la tension de sortie en fonction de la tension d'entrée : Ton Vin TON T N Une optimisation de la structure sera réalisée si les relations suivantes sont vérifiées : Les valeurs données aux capacités peuvent être telles que : Cfk =Cx Cfk-1 +Csk=Cx ... Cf, +Cs, +1 =Cx Cf1+Cs2=Cx Cl, =cox Cfk+Csk=Cy Cfk-1 +CSk-1 =Cy Cfi+Csi=Cy Cf1 +Cs1 =Cy Si on ajoute le-système d'équation défini précédemment, le système obtenu comprend 2K+1 équations et 2K+2 inconnus (Cx et Cy étant des inconnus sur lesquels il n'y a pas d'autres contraintes particulières). Ce système peut se résoudre et les valeurs des condensateurs peuvent s'exprimer en fonction d'une seule variable Cx qui pourra être fixée en fonction de l'énergie à délivrer. Ce système, s'il est vérifié, permet de limiter les appels de courant entre les phases, de faire délivrer à chaque étage la même puissance. Le hacheur série selon l'invention, permet d'obtenir un meilleur rendement qu'avec les hacheurs de l'art antérieur à un étage ou deux étages en cascade grâce à un dimensionnement des composants moins contraignant (stress sur les composants moindres). En outre, la structure selon l'invention permet d'augmenter les fréquences de fonctionnement pour diminuer la taille des convertisseurs. En pratique, dans le cas d'un hacheur série à deux étages selon l'invention, le gain de-rendement par rapport à un hacheur à un étage est supérieur à 4 % ce qui se traduit par une réduction typique des pertes de 30 à 50%. En outre, la diminution du courant dans les condensateurs de sortie Cs, et la possibilité d'augmenter la fréquence de fonctionnement du hacheur permettent d'utiliser des condensateurs de valeurs plus faibles Le stress des composants est diminué. En effet, les courants fournis par les capacités d'entrée sont plus faibles que sur un convertisseur abaisseur classique, l'inductance voit des différences de tensions à ces bornes de plus faibles amplitudes ce qui réduit les émissions électromagnétiques, les interrupteurs ont des différences de tensions plus faibles que lorsqu'il y a un seul étage et les courants les traversant sont plus faibles De plus, des structures qui n'étaient pas envisageables avant (conversion tension élevée (supérieure à 200V) vers 28V par exemple) car les composants (diodes ou MOS) qui étaient trop stressés le deviennent car le faible stress permet de sélectionner des composants plus optimisés. Par exemple, les diodes schottky peuvent être sélectionnées à la place de diodes classiques (les diodes schottky sont limitées en tension de claquage maximum et sont plus performantes que les diodes classiques). La structure inventée a l'avantage de démarrer correctement. En effet, avant la phase de démarrage (pas de commandes des interrupteurs), lorsque la tension d'entrée est appliquée, les condensateurs se chargent naturellement grâce aux diodes sur les interrupteurs SBI. Alors dès les premières commandes d'interrupteurs, la tension de sortie s'établit sans problème de démarrage. La capacité de sortie est en général inférieure aux capacités Cfi et Csi. Les figures 8a-et 8b montrent comment passer d'une structure du commerce proposée par un fabricant de contrôleurs PWM LINEAR TECHNOLOGY avec le composant LTC 1625 à la structure à 2 étages simplement en rajoutant un système de translateur de commande ou level sifter en langue anglaise. La figure 8a montre le schéma simplifié proposé par LINEAR TECHNOLOGY (on ne s'intéresse qu'à la structure de puissance et aux commandes des interrupteurs). Les interrupteurs SB, ST sont des MOS. Le circuit LTC 1625 comporte deux sorties de commande BG et TG attaquant respectivement la porte de MOS SB et ST fournissant les signaux nécessaires au fonctionnement. La figure 8b propose les modifications à apporter pour passer à une structure à deux étages (deux paires d'interrupteurs) et la commande associée. La structure comporte quatre MOS SB, ST, SB1 et ST, Cette commande peut se généraliser à N étages. Il suffit de rajouter entre les commandes des MOS. pour SB, et SB, et pour ST et ST1, un condensateur C et en parallèle entre les portes et sources des MOS de l'étage ajouté une résistance r, une diode d et une zener z. REVENDICATIONS 1. Hacheur série comportant : - une paire de bornes d'entrée A et B pour connecter une tension continue d'entrée Vin entre ces bornes, le potentiel de la borne A étant supérieur au potentiel de la borne B ; - une paire P d'interrupteurs SB, ST en série connectée par l'interrupteur SB à la borne d'entrée B, ST comportant une entrée de commande Cm1 pour mettre ST, soit dans un état passant par l'application à son entrée de la commande d'un premier signal de commande s1, soit dans un état isolé par application à son entrée de commande d'un deuxième signal de commande s2, SB comportant une entrée commande Cm2 pour mettre SB, soit dans un état passant par l'application à son entrée de commande d'un troisième signal de commande s3, soit dans un état isolé par application à son entrée de commande d'un quatrième signal de commande s4, - une paire de bornes de sortie C et D, pour alimenter, par une tension de sortie Vout, une charge R en parallèle avec une capacité de filtrage Cout, la borne de sortie D étant connectée à la borne d'entrée B et la borne de sortie C au point de connexion entre les deux interrupteurs SB et ST en série à travers une inductance (L), caractérisé en ce qu'il comporte : - K autres paires supplémentaires P, d'interrupteurs en série entre la borne d'entrée A et le côté libre de l'interrupteur ST comportant des mêmes entrées de commande Cm1 et Cm2, avec i=1,2.... K., chaque paire P, comportant deux interrupteurs SB, et ST, en série, l'interrupteur SB, de chaque paire d'interrupteurs comportant une diode en parallèle la cathode de la diode devant être sur le point commun de ST, et SB,, - K capacités d'entrée Cf, en série connectées sur les K paires d'interrupteurs avec i=1,2.... K., chaque capacité Cf, se retrouvant connectée des 2 côtés de la paire d'interrupteurs P, ; - K capacités de sortie Cs, en série, chaque capacité de sortie Cs, étant connectée entre le point commun des interrupteurs de la paire P, et le point commun des interrupteurs de la paire précédente PI-1, avec i=1, 2,... K, (lorsque i=1, PI-1 =Po=P), les interrupteurs de ces autres K paires supplémentaires étant commandés simultanément par les premier et deuxième signaux appliqués sur Cm1 et par les troisième et quatrième signaux appliqués sur Cm2 formant, lorsque l'interrupteur ST est commandé à l'état isolé, un premier réseau de capacités, connecté entre la borne A et la borne B, comportant en série Cfk, Cfk-1 en parallèle avec Csk,....., Cf, en parallèle avec Csi+1,......., Cf1 en parallèle avec CS2 et Cs, et lorsque l'interrupteur ST de la paire P est commandé dans l'état passant, ces autres K paires d'interrupteurs P, formant un second réseau de capacités, connecté entre la borne A et l'inductance (L), comportant en série Cfk en parallèle avc Csk, .... Cf, en parllèle avec Csi,.....Cf1 en parallèle avec Cs1. 2. Hacheur série selon la revendication 1, caractérisé en ce la tension Vout en sortie du hacheur, fonction du rapport cyclique Ton/T, est donnée par la relation : Vout=Vin. (Ton/T). 1/ (K+1) 3. Hacheur série selon la revendication 2, caractérisé en ce qu'il peut être optimisé si les relations suivantes sont vérifiées entre les capacités : - Cfk=Cx - Cfk-1+CSk=Cx - Cf, +Cs, +1 =Cx.... - Cf1 +CS2=CX - CS1 =Cx - Cfk+Csk=Cy - Cfk-1+CSk-1=Cy - Cfi+Csi=Cy... - Cf1 +CS1 =Cy Cx et Cy étant des valeurs de capacités à définir, le système de 2K+1 équations à 2K+2 inconnus pouvant se résoudre en conservant un degré de liberté sur le choix de Cx, Cx étant déterminé pour que les tensions sur les capacités puissent être considérées comme constantes 4. Hacheur série selon la revendication, caractérisé en ce les relations : -Cfk=Cx - Cfk-1+CSk=CX -Cfl+Csl+1=Cx.... - Cf1 +CS2=CX - CS1 =CX - Cfk+CSk=Cy - Cfk-1 +CSk-1 =Cy - Cfi+Csi=Cy... Cf1+Cs1=Cy peuvent se mettre sous forme d'équations de matrice ou les condensateurs Csi et Cfi sont fonctions de Cx. 5. Hacheur série selon l'une des revendications 1 à 4, caractérisé en ce qu'il comporte une seule autre paire P1 supplémentaire (K=1) d'interrupteurs SB, et ST, en série avec la paire P, ST étant connecté à SB,, la capacité d'entrée Cf1 étant connectée d'une part, à la borne d'entrée A et, d'autre part, au point de connexion entre les transistors ST et SB, des deux paires P et P1, la capacité de sortie Cs, étant connectée d'une part, au point de connexion entre les transistors SB, et ST, de la paire supplémentaire P1 et, d'autre part, au point de connexion entre les deux transistors SB et ST de la paire P et l'inductance L, la capacité Cf1 étant égale à la capacité Cs,. 6. Hacheur série selon l'une des revendications 1 à 4, caractérisé en ce qu'il comporte deux paires supplémentaires P1 et P2, d'interrupteurs SB,, ST1 et SB2, ST2 en série avec la paire P, les transistors des trois paires en série étant connectés en série entre les deux bornes d'entrée A et B du hacheur recevant la tension d'alimentation Vin, le transistor SB étant relié à la borne B et le transistor ST2 à la borne A, en ce qu'il comporte en outre deux capacités d'entrée Cf, et Cf2 et deux capacités de sortie Cs, et Cs2, les capacités d'entrée Cf1 et Cfs étant connectée de part et d'autre des paires d'interrupteurs P1 et P2, la capacité de sortie Cs1 étant connectée d'une part, au point de connexion entre les transistors SB, et ST, de la paire supplémentaire P1 et d'autre part, au point de connexion entre les deux transistors SB et ST de la paire P et l'inductance L, la capacité de sortie Cs2 étant connectée entre le point de connexion entre les transistors SB2 et ST2 de la paire supplémentaire P2 et d'autre part, au point de connexion entre les deux transistors SB, et ST, de la paire P1 7. Hacheur série selon l'une des revendications 1 à 6, caractérisé en ce que la diode en parallèle sur chaque interrupteur SB, peut être la diode intrinsèque du composant utilisé. 8. Hacheur série selon l'une des revendications 1 à 7, caractérisé en ce que les entrées de commande Cm1 et Cm2 des interrupteurs ne sont à aucun moment commandées simultanément à l'état passant. 9. Hacheur série selon l'une des revendications 1 à 8, caractérisé en ce qu'il comporte une capacité (Cout) de filtrage entre les bornes de sortie C et D. 10. Hacheur série selon l'une des revendications 1 à 9, caractérisé en ce que les interrupteurs sont des transistors MOS 11. Hacheur série selon les revendications 1 à 10, caractérisé en ce que les commandes des MOS sont du type translateur de commande ou level shifter , les commandes étant translatées, en rajoutant entre les commandes des MOS (SB, et SB, et ST et ST,), un condensateur C et en parallèle entre les portes et sources des MOS de l'étage ajouté une résistance r, un diode d et une zener z.