FR 2888042 A1 20070105 FR 0605446 A 20060620 COMPOSANT DE TRANSISTOR La présente invention concerne un composant de transistor ayant au moins un transistor à effet de champ, notamment un composant pour des circuits logiques électroniques. On peut utiliser des composants de transistor pour constituer des banques de circuits électroniques qui peuvent être combinés entre eux, respectivement, d'une façon prévue à l'avance. Ce que l'on appelle des cellules de banque, qui peuvent contenir par exemple des circuits NON-OU, des circuits NON-ET ou des circuits logiques analogues, doivent être protégées autant que possible vis-à-vis de l'espionnage, ce que l'on appelle l'ingénierie inverse. Dans des banques de ce genre, les circuits peuvent être recouverts, par exemple, par des strates de couches imperméables électroniquement et optiquement. Mais des couches de ce genre peuvent être enlevées relativement simplement et n'offrent qu'une protection insuffisante, de sorte que la structure de circuit revêtue peut être espionnée. En outre, revêtir des parties de circuit à maintenir secrètes exige souvent une modification des procédés de production, ce qui les renchérit. On recherche donc de plus en plus des procédés nouveaux par lesquels on peut concevoir une banque de circuits qui empêche l'ingénierie inverse sans renchérir sensiblement les opérations de production. Dans la publication de Terrill et al. dans IEDM 1984, on décrit une structure d'un contact de borne sur des régions dopées, dans laquelle il est disposé, de manière adjacente à une zone se raccordant très dopée pour un premier type de conductivité dans le matériau semi-conducteur, une autre zone très dopée qui est toutefois dopée pour le type de conductivité opposé. Les concentrations de substance de dopage sont choisies suffisamment grandes, de sorte qu'il se forme sur la jonction pn une résistance de transition suffisamment petite pour un contact électrique. On peut produire ainsi des liaisons électriques entre des zones dopées différemment au sein du matériau semi-conducteur. Le contact produit à la jonction pn est désigné comme étant un contact de butée (butted contact). La présente invention vise un composant de transistor par lequel on peut constituer des banques de circuits qui sont protégées de l'ingénierie inverse. L'invention a donc pour objet un composant de transistor comprenant un substrat en matériau semi-conducteur qui est dopé pour un premier type de conductivité, au moins une cuvette qui est disposée dans le substrat sur une face principale et qui est dopée pour un 20 deuxième type de conductivité opposé, au moins une structure d'un transistor à effet de champ, qui est formée dans le substrat à l'intérieur ou à l'extérieur de la cuvette et qui a une électrode de grille, une zone de source et une zone de drain, l'électrode de grille étant disposée au-dessus d'une zone de canal présente entre la zone de source et la zone de drain et étant isolée électriquement du matériau semi-conducteur, et la zone de source et la zone de drain étant très dopées pour le type de conductivité opposé à celui de la zone de canal, au moins une zone de borne, de cuvette ou de substrat, qui est disposée dans le substrat à l'intérieur ou à l'extérieur de la cuvette et qui est très dopée pour le type de conductivité du matériau semi-conducteur environnant, un contact de borne, de cuvette ou de substrat, qui est disposé sur la zone de borne, de cuvette ou de substrat et qui est prévu pour relier d'une manière conductrice de l'électricité la zone de borne, de cuvette ou de substrat à une ligne d'amenée d'une tension d'alimentation et une liaison électrique entre cette ligne 10 d'amenée de la tension d'alimentation et la zone de source, caractérisé en ce que il y a une zone de contact adjacente à la zone de source et très dopée pour le type de conductivité 15 opposé à celui de la zone de source, il y a un contact de butée entre la zone de contact et la zone de source et la zone de contact est séparée de chaque zone de borne, de cuvette ou de substrat présente par du matériau 20 semi-conducteur peu dopé. Dans le composant de transistor, il y a des structures de transistor complémentaires l'une de l'autre qui sont disposées dans un substrat en un matériau semi- conducteur dopé, ainsi qu'au moins une cuvette dopée de manière opposée qui y est constituée. Le substrat et la au moins une cuvette sont munis d'une zone de substrat très dopée et d'une zone de borne de cuvette très dopée et, respectivement, d'un contact de substrat ou de cuvette associé. Les structures de transistor sont respectivement des transistors à effet de champ ayant une zone de source et une zone de drain et une électrode de grille qui est montée de façon isolée électriquement du matériau semi-conducteur au-dessus d'une zone de canal localisée entre la source et le drain. La zone de source est reliée à une borne du potentiel d'alimentation, ce qui est réalisé par un contact de butée (butted contact) dans le matériau semi-conducteur. Une zone de borne très dopée pour ce contact de butée, désignée dans ce qui suit comme étant une zone de contact, est séparée de la zone de borne, de cuvette ou de substrat au sein du matériau semi-conducteur dopé pour le même type de conductivité. Le contact de cuvette ou de substrat n'est donc pas utilisé comme zone de borne sur la zone de source et ne sert pas à constituer le contact de butée sur la zone de source. On peut donc difficilement déceler sur la structure de transistor et sur les contacts si une zone de contact de ce genre est présente ou non pour un transistor respectif du circuit. De préférence. - des structures de transistors à effet de champ complémentaires l'un de l'autre sont présentes à la fois à l'intérieur et à l'extérieur de la cuvette et chaque liaison d'une zone de source de l'un de ces transistors à effet de champ a la ligne d'amenée de la tension d'alimentation qui forme, par une zone respective de contact qui est adjacente à la zone de source concernée et qui est très dopée pour le type de conductivité opposé à celui de la zone de source, avec la zone de source, un contact de butée et il est prévu une zone de borne, de cuvette ou de substrat qui est très dopée pour le même type de conductivité que celui de la zone de contact. - il est prévu au moins une autre structure de transistor dont la zone de source n'est pas reliée à un potentiel d'alimentation. - il y a une première structure de transistor et une deuxième structure de transistor qui en est complémentaire qui ont une borne commune des électrodes de grille et une borne commune des zones de drain et au moins l'une de ces structures de transistor a une zone de source qui n'est pas reliée à un potentiel d'alimentation. - l'une des structures de transistor présentes a une autre zone de contact qui est adjacente à la zone de drain concernée et qui est très dopée pour le type de conductivité opposé à celui de la zone de drain et qui forme, avec la zone de drain, un autre contact de butée. Lors de la production du composant de transistor, on peut effectuer, par des structurations appropriées des masques utilisés, les implantations introduites pour le dopage, de façon à prévoir une multiplicité de structures de transistor et, suivant le circuit à réaliser, la zone de source d'un transistor respectif est reliée ou non au potentiel d'alimentation. On obtient ainsi que l'on peut réaliser, tout en ayant des modes de réalisation apparaissant tout à fait identiques de l'extérieur d'un agencement d'une multiplicité de structures de transistor réelles ou apparentes, des circuits logiques complètement différents. On ne peut constater que d'une manière très difficile si les zones de source des structures de transistor présentes sont reliées effectivement par le substrat ou la cuvette et les bornes de cuvette ou de substrat concernées à la ligne d'amenée du potentiel d'alimentation, et lesquelles ne le sont pas. Ce mode de réalisation peut être prévu pour des types de transistors différents dans du matériau semi-conducteur dopé différemment, avec ainsi la possibilité de constituer notamment les transistors d'un circuit logique CMOS. Il est ainsi possible de réaliser des circuits logiques différents d'une banque de circuits (banque de cellules) dont l'apparence extérieure est la même. On donne, dans ce qui suit, une description plus 5 précise d'exemples du composant de transistor au moyen des Figures 1 à 5. La Figure 1 représente une partie en vue en plan d'un composant de transistor suivant l'état de la technique. La Figure 2 est une vue en plan, suivant la Figure 1, d'un composant de transistor suivant l'invention. Les Figures 3 représentent, au moyen d'un circuit inverseur, diverses modifications suivant l'invention d'une structure de circuit qui apparaît comme étant la même, vue de l'extérieur. La Figure 4 est une vue en plan d'un exemple de réalisation du circuit suivant la Figure 3A. La Figure 5 est une vue en plan suivant la 20 Figure 4 d'un autre exemple de réalisation du circuit de la Figure 3E. La Figure 1 représente une partie d'une vue en plan d'un composant de transistor suivant l'état de la technique. Sur un substrat S en matériau semi-conducteur, se trouve, du côté supérieur, une électrode 1 de grille, par exemple en polysilicium, avec de part et d'autre des zones dopées pour une source et un drain, constituées dans le matériau semi-conducteur. Lorsque le matériau semi-conducteur du substrat est à dopage, par exemple du type p, la zone 2 de source et la zone 3 de drain sont très dopées à conductivité n. De manière adjacente à la zone 2 de source, se trouve, dans le matériau semi- conducteur, une zone 4 de contact qui forme, par rapport à la zone 2 de source, un contact 5 de butée. La zone 4 de contact est très dopée pour le type de conductivité du matériau semi- conducteur de substrat, donc de manière opposée à la zone 2 de source; dans l'exemple mentionné, la zone 4 de contact est très dopée à conductivité p. La zone 4 de contact forme en même temps une zone 7 très dopée de borne, de cuvette ou de substrat. Une ligne 6 d'amenée d'une borne de la tension d'alimentation est structurée, de préférence du côté supérieur, dans un plan de métallisation. Entre cette ligne 6 d'amenée et la zone 7 de borne, de cuvette ou de substrat, se trouve un contact 8 de cuvette ou de substrat. Cette borne sert de borne de cuvette ou de substrat pour le potentiel d'alimentation concerné, en règle générale Vdd. La zone de borne, de cuvette ou de substrat et la borne de la zone de source sont ainsi logées en prenant peu de place sur la face supérieure du composant. Le potentiel de la tension d'alimentation est ainsi appliqué par 1a même zone dopée, à la fois à la cuvette ou au substrat et également à la zone de source. Au lieu de cela, la structure de transistor peut être disposée dans une cuvette dopée de manière opposée au matériau semi-conducteur du substrat S. Dans l'exemple indiqué, cette cuvette est à dopage de conductivité n. La zone 2 de source et la zone 3 de drain sont alors très dopées de conductivité p. Le contact 8 de cuvette se trouve, dans cet exemple, sur une zone 7 de borne de cuvette très dopée de conductivité n qui est adjacente à la zone 2 de source très dopée de conductivité p et qui forme également un contact de butée sur la source. A la différence de cela, il est présent, dans le composant de transistor suivant l'invention, une zone de contact séparée de la zone de borne, de cuvette ou de substrat pour la liaison conductrice de l'électricité allant à la zone de source. Cela est représenté à la Figure 2 qui montre une partie d'une vue en plan suivant la Figure 1. Les composants de la structure de transistor présents sur le substrat S, à savoir l'électrode 1 de grille, la zone 2 de source et la zone 3 de drain, correspondent aux composants de l'état de la technique. Une zone 4 de contact très dopée, qui forme le contact 5 de butée sur la source, est disposée, dans ce cas, séparément de la zone 7 de borne, de cuvette ou de substrat à au moins une petite distance de la zone 7 de borne, de cuvette ou de substrat et est ainsi séparée par du matériau semi-conducteur peu dopé. Sur la zone 7 de borne, de cuvette ou de substrat, se trouve, à la manière habituelle, le contact 8 de cuvette ou de substrat. Par celui-ci, la ligne 6 d'amenée de la tension d'alimentation est reliée à la zone 7 de borne, de cuvette ou de substrat. L'agencement représenté à la Figure 2 permet de prévoir la zone 4 de contact indépendamment de la borne de cuvette ou de substrat respectivement présente ou de s'en dispenser. Chaque structure de transistor individuelle du composant peut ainsi être munie, en fonction du circuit prévu, d'une borne de source ou être limitée à grande valeur ohmique du côté source. Lorsqu'il est prévu une pluralité de structures de transistor sur le composant, on peut réaliser ainsi des circuits logiques tout à fait différents qui forment respectivement un constituant d'une banque de circuits par le fait que les bornes de source sont présentes par un contact de butée ou sont manquantes. Les Figures 3 représentent, comme exemple, des schémas de circuits qui peuvent être réalisés, suivant l'invention, sur la base d'un agencement de transistor appropriée pour un circuit inverseur. Le circuit inverseur est représenté à la Figure 3A. Il y a deux transistors complémentaires l'un de l'autre dont les bornes de grille sont reliées entre elles (entrée "in") et dont les bornes de drain sont reliées entre elles (sortie "out"). Les bornes de source sont respectivement à l'une des tensions Vdd ou Vss d'alimentation. Dans le composant de transistor, les bornes de source de chaque structure individuelle de transistor peuvent être présentes ou peuvent être absentes. Si la borne de source du transistor à canal p, dessinée en haut à la Figure 3, est manquante, on obtient le circuit conformément à la Figure 3B. Si, au lieu de cela, la borne de source du transistor à canal n, dessinée en bas à la Figure 3, est manquante, on obtient le circuit de la Figure 3C. Ensemble avec la zone de source, la zone de drain peut être reliée aussi au substrat ou à la cuvette, de préférence également au moyen d'une zone de contact et d'un contact de butée sur la zone de drain. A partir du circuit suivant la Figure 3B, on obtient ainsi le circuit selon la Figure 3D, et à partir du circuit selon la Figure 3C, le circuit selon la Figure 3E. Enfin, on peut aussi se dispenser des deux bornes de source, conformément au diagramme de circuit de la Figure 3F, de sorte que dans ce cas la sortie est fermée à grande valeur ohmique du côté entrée. A partir de n'importe quel circuit de transistor, comme le circuit inverseur indiqué dans l'exemple de la Figure 3A, on peut ainsi, en se dispensant des zones de contact prévues pour la borne du substrat, dans le stade d'implantation, réaliser une pluralité de circuits logiques différents sans que la structure du circuit du composant puisse être détectée sur la topologie. La Figure 4 est une vue en plan de structures de transistor par lesquelles on peut réaliser le circuit inverseur de la Figure 3A. Les structures représentées se trouvent sur un substrat en matériau semi- conducteur qui, dans l'exemple indiqué, est à dopage de conductivité du type p. Les transistors à canal n sont formés dans ce matériau semi- conducteur à dopage de conductivité du type p. Pour produire les transistors à canal p complémentaires à cela, on produit, dans le matériau semi-conducteur, des cuvettes 12 dopées de manière opposée, donc de conductivité du type n. Dans la représentation simplifiée de la Figure 4, la cuvette 12 dessinée ne comprend que la zone prévue pour un transistor à canal p. D'une manière générale, on peut prévoir, dans des composants de ce genre, plusieurs cuvettes qui peuvent avoir des dimensions différentes et qui peuvent contenir une ou plusieurs des structures de transistor concernées. Dans des agencements plus compliqués, il peut y avoir aussi, dans le substrat, plusieurs cuvettes incorporées les unes dans les autres et dopées de manière opposée les unes aux autres. La Figure 4 représente, en conséquence, dans la partie supérieure, la structure du transistor à canal p dont la source est reliée au potentiel Vdd d'alimentation et, dans la partie inférieure, la structure du transistor à canal n dont la source est reliée à l'autre potentiel Vss d'alimentation. Habituellement, Vss est le potentiel le plus bas, le plus souvent la borne de masse. L'électrode 1 de grille est, dans ce cas, constituée sous la forme de bandes, de préférence en polysilicium, qui s'étend sur les deux zones de canal des transistors. Pour la borne électrique, il est prévu une ligne 9 d'amenée de la borne de grille qui est constituée dans un plan de métallisation et qui est reliée aux électrodes de grille par le contact dessiné. Les zones 2 de source des deux transistors sont reliées par des zones 4 de contact qui leur sont adjacentes et qui forment avec la zone de source, respectivement, un contact 5 de butée. La zone 2 de source et la zone 3 de drain du transistor à canal p disposé dans la cuvette 12 sont très dopées, respectivement, de conductivité du type p, donc de manière opposée à la cuvette 12. La zone 2 de source et la zone 3 de drain du transistor à canal n dans le matériau semi-conducteur du substrat sont très dopées de conductivité n, de manière opposée à cela. La zone 4 de contact du transistor à canal p de la cuvette 12 est donc dopée pour le signe de conductivité de la cuvette 12, donc très dopée à conductivité n, tandis que la zone 4 de contact du transistor à canal n dans le substrat est très dopée de conductivité du type p. Ces zones de contact seraient donc aussi appropriées comme zones de borne de cuvette ou comme zones de borne de substrat. La particularité du composant de transistor suivant l'invention réside dans le fait qu'il est prévu une zone 13 de borne de cuvette particulière qui, dans cet exemple, est très dopée à conductivité n tant pour la cuvette 12 qu'également pour le substrat, dans cet exemple une zone 16 de borne de substrat très dopée du type de conductivité p. La zone 13 de borne de cuvette est reliée par le contact 14 de cuvette à la ligne 6 d'amenée d'un potentiel Vdd d'alimentation, tandis que la zone 16 de borne de substrat est reliée par le contact 17 de substrat à l'autre potentiel d'alimentation (ligne de masse 18). Dans la Figure 4, sont dessinées respectivement deux zones 13 de borne de cuvette et zones 16 de borne de substrat, ce qui est préféré mais n'est toutefois pas nécessaire. Les zones 3 de drain sont reliées respectivement par des contacts 10 de drain à la ligne 11 de sortie. On ne peut déceler que difficilement où il n'y a pas, dans cet agencement, une zone de contact ou également deux zones de contact. En outre, une zone de contact correspondante peut être présente aussi du côté de la zone 3 de drain. La Figure 5 est une vue en plan correspondant à la Figure 4 du circuit suivant la Figure 3E. Le transistor à canal p dans la cuvette 12 y a encore une zone 19 de contact qui forme un contact 20 de butée sur le drain. Le contact 10 de drain est, dans l'exemple de réalisation représenté, déposé tant sur la zone 3 de drain qu'également sur la zone 19 de contact concernée. Mais il suffit que le contact 10 de drain ne soit déposé que sur la zone 3 de drain, puisque la zone 3 de drain est reliée au potentiel de la cuvette par l'intermédiaire du contact 20 de butée et de la zone 19 de contact. La source et le drain sont, dans ce cas, court-circuités entre eux. La cuvette 12 est produite au moyen d'un masque approprié par une implantation n. Par une implantation n+, en utilisant un autre masque, on produit les zones 4, 19 de contact du transistor à canal p et les zones 13 de borne de cuvette, ainsi que la zone de source et la zone de drain du transistor à canal n. Par une implantation du type p+, on produit la zone 2 de source et la zone 3 de drain du transistor à canal p disposé dans la cuvette 12, ainsi que les zones 16 de borne de substrat. Dans l'exemple représenté aux Figures 4 et 5, les zones 16 de borne de substrat se trouvent dans une zone 15 très dopée de conductivité du type p dans le substrat. Mais on peut fixer librement, en principe, les dimensions de ces zones. Les couches structurées en polysilicium, les plans de métallisation et les contacts traversants sont disposés comme dans des composants de transistor habituels, de sorte que la modification des divers circuits provient de la présence ou de l'absence des contacts de butée. On n'a à modifier que les masques des implantations du type n+ et p+. Enumération des signes de référence 1 Electrode de grille 2 Zone de source 3 Zone de drain 4 Zone de contact sur la source 5 Zone de butée sur la source 6 Ligne d'amenée de la tension d'alimentation 7 Zone de borne de cuvette ou de substrat 8 Contact de cuvette ou de substrat 9 Ligne d'amenée de la tension de grille 10 Contact de drain 11 Ligne de sortie 12 Cuvette 13 Zone de borne de cuvette 14 Contact de cuvette 15 Zone très dopée dans le substrat 16 Zone de borne de substrat 17 Contact de substrat 18 Ligne de masse 19 Zone de contact sur le drain 20 Zone de butée sur le drain S Substrat REVENDICATIONS 1. Composant de transistor comprenant un substrat (S) en matériau semiconducteur qui est dopé pour un premier type de conductivité, au moins une cuvette (12) qui est disposée dans le substrat sur une face principale et qui est dopée pour un deuxième type de conductivité opposé, au moins une structure d'un transistor à effet de champ, qui est formée dans le substrat à l'intérieur ou à l'extérieur de la cuvette et qui a une électrode (1) de grille, une zone (2) de source et une zone (3) de drain, l'électrode (1) de grille étant disposée au-dessus d'une zone de canal présente entre la zone (2) de source et la zone (3) de drain et étant isolée électriquement du matériau semi-conducteur, et la zone (2) de source et la zone (3) de drain étant très dopées pour le type de conductivité opposé à celui de la zone de canal, au moins une zone (7) de borne, de cuvette ou de substrat, qui est disposée dans le substrat à l'intérieur ou à l'extérieur de la cuvette et qui est très dopée pour le type de conductivité du matériau semi-conducteur environnant, un contact (8) de borne, de cuvette ou de substrat, qui est disposé sur la zone (7) de borne, de cuvette ou de substrat et qui est prévu pour relier d'une manière conductrice de l'électricité la zone (7) de borne, de cuvette ou de substrat à une ligne (6) d'amenée d'une tension d'alimentation et une liaison électrique entre cette ligne (6) 30 d'amenée de la tension d'alimentation et la zone (2) de source, caractérisé en ce que il y a une zone (4) de contact adjacente à la zone (2) de source et très dopée pour le type de conductivité opposé à celui de la zone de source, il y a un contact (5) de butée entre la zone (4) de contact et la zone (2) de source et la zone (4) de contact est séparée de chaque zone (7) de borne, de cuvette ou de substrat présente par du matériau semi-conducteur peu dopé. 2. Composant de transistor suivant la 10 revendication 1, caractérisé en ce que des structures de transistors à effet de champ complémentaires l'un de l'autre sont présentes à la fois à l'intérieur et à l'extérieur de la cuvette (12) et chaque liaison d'une zone de source de l'un de ces transistors à effet de champ a la ligne (6) d'amenée de la tension d'alimentation qui forme, par une zone (4) respective de contact qui est adjacente à la zone de source concernée et qui est très dopée pour le type de conductivité opposé à celui de la zone de source, avec la zone (2) de source, un contact (5) de butée et il est prévu une zone (7) de borne, de cuvette ou de substrat qui est très dopée pour le même type de conductivité que celui de la zone (4) de contact. 3. Composant de transistor suivant la revendication 1 ou 2, caractérisé en ce qu'il est prévu au moins une autre structure de transistor dont la zone de source n'est pas reliée à un potentiel d'alimentation. 4. Composant de transistor suivant la revendication 3, caractérisé en ce qu'il y a une première structure de transistor et une deuxième structure de transistor qui en est complémentaire qui ont une borne commune des électrodes de grille et une borne commune des zones de drain et au moins l'une de ces structures de transistor a une zone de source qui n'est pas reliée à un potentiel d'alimentation. 5. Composant de transistor suivant la revendication 4, caractérisé en ce que l'une des structures de transistor présentes a une autre zone (19) de contact qui est adjacente à la zone (3) de drain concernée et qui est très dopée pour le type de conductivité opposé à celui de la zone de drain et qui forme, avec la zone (3) de drain, un autre contact (20) de butée.