FR 2825827 A1 20021213 FR 0107446 A 20010607 PROCEDE POUR INDIQUER UN SECTEUR SUR UN SUPPORT D'INFORMATION ET SUPPORT D'INFORMATION ADAPTE A CE PROCEDE Le domaine de l'invention est celui des supports d'information inscriptibles tels que des disques optiques et plus particulièrement des supports d'information sur lesquels l'inscription d'information est répartie par secteurs. Dans le cadre de l'invention, chaque secteur est référencé par un mot binaire préalablement gravé sur le support d'information. Ainsi, pour accéder à un secteur, une tête de lecture ou d'écriture parcourt le support d'information jusqu'à y détecter ce mot binaire. Généralement, un disque optique vierge n'est pas totalement vierge. Une piste d'enregistrement est pré matricée sur le disque. Souvent, cette piste est matérialisée par un sillon en spirale dont la profondeur est égale à un quart de longueur d'onde de rayon laser émis par une tête de lecture. Pendant une écriture sur le disque, la tête de lecture suit le sillon de façon à maintenir un faisceau laser d'écriture à l'intérieur, à coté ou alternativement à l'intérieur et à l'extérieur du sillon. Le sillon a la forme d'une spirale à une échelle macroscopique et une forme sinusoïdale (appelée wobble en anglais) à une échelle microscopique. La forme sinusoïdale est principalement utilisée pour mesurer une vitesse linéaire de passage du disque sous la tête de lecture de façon à contrôler cette vitesse. Selon un premier état connu de la technique, une succession de trous pré positionnés (appelés prepit en anglais) localement à chaque secteur, matérialise le mot binaire qui référence ce secteur. Ces trous sont pré positionnés à l'intérieur ou à coté du sillon de façon à pouvoir repérer une position absolue du secteur au moyen de la tête de lecture lorsqu'elle suit le sillon. La fréquence à laquelle passe la succession de trous pré positionnés sous la tête de lecture, rend ce mode de codage particulièrement sensible aux bruits haute fréquence. Cette sensibilité aux bruits est génératrice d'erreurs sur le décodage de la succession de trous pré positionnés pour obtenir le mot binaire qui référence le secteur. Une autre solution consiste à coder le mot binaire en modifiant certaines alternances de la forme sinusoïdale du sillon. Par exemple, une alternance modifiée représente une première valeur binaire et réciproquement une alternance conservée représente une deuxième valeur binaire complémentaire de la première. Les modifications d'alternance doivent être réalisées de façon à ne pas perturber la détection de l'alternance d'origine par la tête de lecture dans ses fonctions d'asservissement destinées à suivre le sillon et à calculer la vitesse de défilement du disque sous la tête. Une écriture de données sur le disque, telles que des données NRZ (non remise à zéro), est habituellement faite par modulation de puissance du faisceau laser d'une tête d'écriture au voisinage de la tête de lecture. Lorsque la lecture du signal résultant des modifications d'alternance est faite pendant une écriture de données sur le disque, le signal lu sur le disque est perturbé par le faisceau laser d'écriture. Ceci est générateur d'erreurs sur le décodage des modifications d'alternance pour le mot binaire qui référence le secteur sur lequel sont prévues d'être écrites les données à enregistrer. De façon à écrire les données sur le bon secteur tel qu'il est prévu, il convient de pallier les erreurs de décodage pour obtenir le mot binaire qui référence le secteur. On pourrait envisager une solution qui consiste à placer un circuit analogique entre la tête de lecture et le circuit de décodage, de façon à filtrer les perturbations provoquées par modulation de puissance du faisceau laser d'écriture. Cependant, cette solution présente des inconvénients d'intégration lorsqu'on veut réduire l'encombrement des circuits électriques dans un bloc de lecture écriture sur un disque optique. Les circuits logiques permettent d'obtenir plus facilement une haute intégration que les circuits analogiques. Pour répondre au problème posé, un premier objet de l'invention est un procédé pour indiquer sur un support d'information, un secteur référencé par un mot binaire constitué d'un nombre M de premiers multiplets comprenant chacun un nombre L de bits. Le procédé est caractérisé en ce qu'il comprend des actions consistant à graver sur le support d'information localement à ce secteur, une succession de M deuxièmes multiplets correspondant chacun à un premier multiplet, chaque deuxième multiplet étant égal à un vecteur de N composantes, chacune de valeur + 1 ou -1, tel que N = 2L-1 et tel que le produit scalaire dudit vecteur par tout autre vecteur possible auquel est égal un autre deuxième multiplet, est au plus égal à +1. Les deux valeurs +1 et-1 prises comme première et deuxième valeur binaire, ont pour effet d'obtenir un produit scalaire égal à N lorsque le vecteur est multiplié par lui-même. Le décodage pour obtenir le mot binaire qui référence un secteur est alors réalisable au moyen d'un circuit logique simple. Il suffit de faire correspondre chaque deuxième multiplet détecté par une tête de lecture, à un premier multiplet. Le mot binaire de référence résulte alors directement d'une concaténation des premiers multiplets ainsi obtenus. En absence d'erreur de lecture du deuxième multiplet, le deuxième multiplet est facilement reconnaissable car c'est celui dont le carré scalaire est égal à N, supérieur à 1, le produit scalaire par d'autres multiplets étant limités à 1. En présence d'erreurs de lecture sur quelques bits du deuxième multiplet, le deuxième multiplet reste facilement reconnaissable car c'est celui dont le carré scalaire est le plus proche de N, les autres produits scalaires lui étant inférieurs. Il suffit donc de faire correspondre le premier multiplet au deuxième multiplet dont le produit scalaire avec le deuxième multiplet détecté a la plus grande valeur. Différentes possibilités pour graver la succession de deuxièmes multiplets, sont envisageables. Avantageusement, le procédé selon l'invention, est de plus caractérisé en ce que l'une des valeurs +1 ou-1 est gravée en modifiant une amplitude d'une période d'ondulation d'un sillon sur le support d'information. Par exemple, l'amplitude est augmentée pour représenter l'une des valeurs binaires et conservée pour représenter l'autre valeur binaire. Il est ainsi possible d'utiliser le sillon pour les deuxièmes multiplets sans changer la période des oscillations. Ceci permet de maintenir les qualités du sillon qui reste centré sur une même valeur moyenne pour l'asservissement en position de la tête de lecture et qui reste de fréquence identique pour l'asservissement en vitesse du support d'information. Les différentes possibilités ne se limitent pas à celle précédemment énoncée. Différemment, le procédé est encore avantageux lorsqu'il est caractérisé en ce que l'une des valeurs +1 ou-1 est gravée en ajoutant sur une période d'ondulation initiale d'un sillon sur le support d'information, trois alternances de fréquence trois fois plus grande qu'une fréquence initiale d'ondulation dudit sillon. Ici encore, les ondulations du sillon restent centrées autour de la valeur moyenne des ondulations initiales. Ceci ne perturbe pas l'évaluation de vitesse dans la mesure où celle-ci est principalement sensible à une fréquence trois fois moindre. Si l'amplitude de l'oscillation sinusoïdale ajoutée est égale à la moitié de l'amplitude de l'oscillation sinusoïdale de base, on observe un seul passage par zéro au centre d'une période de base. Lorsque l'amplitude totale résultante est peu modifiée, l'intégralité de l'espace du support d'information hors de l'ondulation initiale du sillon, reste disponible pour l'écriture des données à enregistrer. Pour une quantité moindre de secteurs sur le support d'information, il est possible de choisir le nombre M de premiers multiplets, égal à un, sans sortir du cadre de l'invention. Le nombre L est alors égal au nombre de bits du mot binaire qui référence chaque secteur. En divisant le mot binaire en au moins deux premiers multiplets comprenant chacun un nombre L de bits, au plus égal à la moitié du nombre de bits du mot binaire, on réduit la taille de chaque deuxième multiplet dans une proportion sensiblement quadratique. Une taille de la succession de M deuxièmes multiplets, inférieure au nombre d'oscillations du sillon sur un secteur, permet d'utiliser tout ou partie des oscillations restantes pour améliorer la reconnaissance de chaque secteur. Selon une caractéristique supplémentaire du procédé, un troisième multiplet dit de synchronisation, est ajouté en tête de la succession de M deuxièmes multiplets, ledit multiplet de synchronisation étant constitué d'une séquence acyclique de P bits avec P supérieur à N. Le multiplet de synchronisation offre l'avantage de pouvoir détecter précisément le début de la succession de M deuxièmes multiplets et par conséquent le début du secteur référencé, permettant ainsi d'utiliser ce secteur au maximum de sa capacité. En choisissant pour le multiplet de synchronisation, une séquence acyclique de P bits avec P supérieur à N, on assure la synchronisation, même avec un taux d'erreurs élevé tout en diminuant le risque de confusion avec un deuxième multiplet. On peut envisager différentes solutions pour associer à chaque valeur de premier multiplet, un vecteur à N composantes, tel que son produit scalaire par tout autre vecteur associé à une autre valeur de premier multiplet, est au plus égal à 1. Par exemple, il est possible d'obtenir une Séquence Binaire de Longueur Maximale (SBLM ou MLBS pour Maximum Length Binary Sequence en anglais), au moyen d'un polynôme générateur à L coefficients binaires. Une SBLM est constituée de N bits. Un vecteur constitué de N composantes associant chacune la valeur-1 à une première valeur de bit et la valeur +1 à une deuxième valeur de bit, possède une propriété intéressante. Le produit scalaire de ce vecteur par tout autre vecteur constitué de même au moyen d'une permutation circulaire de la SBLM, est égal à-1. Il existe alors N vecteurs dont le produit scalaire avec un autre vecteur est égal à-1, donc inférieur à 1. On peut ainsi faire correspondre N vecteurs à N valeurs différentes de premier multiplet de L bits. Cependant ceci permet seulement de faire correspondre un vecteur distinct à N=2L~1 premier multiplets alors qu'il en existe 2L valeurs possibles. La quantité de secteurs qui peuvent être référencés par le mot binaire, est alors réduite en conséquence. Selon un mode particulièrement avantageux de réaliser l'invention, le procédé est caractérisé en ce que les valeurs de composantes de chacun de 2L-1 premiers vecteurs, résultent d'une permutation circulaire différente sur une même première séquence binaire de longueur maximale de N valeurs et en ce que les valeurs de composantes de chacun de 2L-1 autres vecteurs sont de signe opposé aux valeurs de composantes de l'un différent des 2L-1 premiers vecteurs. Le produit scalaire de deux premiers vecteurs différents est égal à-1. Le produit scalaire de deux deuxièmes vecteurs différents est égal à-1. Le produit scalaire d'un premier vecteur avec un deuxième vecteur dont les composantes résultent d'une inversion de signe de celles du premier, est égal à-N. Le produit scalaire d'un premier vecteur avec tout autre deuxième vecteur, est égal à +1. Il est ainsi possible de faire correspondre 2L vecteurs à 2L premiers multiplets. Chacune de toutes les valeurs possibles du mot binaire peut alors référencer un secteur. Différents choix sont possibles pour les valeurs des nombres M, L, P. Considérant une configuration de support d'information avec un sillon de 248 oscillations par secteur, un choix particulièrement intéressant consiste à retenir les valeurs M = 12, L = 4 et P = 63. Les valeurs de M et L permettent d'obtenir un mot binaire de 48 bits qui peut alors référencer, en tenant compte de 16 bits de correction pour un code Reed-Solomon, jusqu'à 2 puissance 32 secteurs. La valeur de L égale à 4, donne une valeur N de 15 bits pour chaque deuxième multiplet. Il est alors possible de graver la succession de M deuxièmes multiplets sur 180 alternances d'oscillation du sillon. Parmi les 68 alternances restantes, 63 peuvent être utilisées pour graver le multiplet de synchronisation. L'invention sera mieux comprise à partir de la description d'un exemple de réalisation qui suit en référence aux dessins dans lesquels : - la figure 1 représente un moyen pour générer des vecteurs conformes à l'invention ; - la figure 2 montre une table de correspondance conforme à l'invention ; - la figure 3 montre un support d'information pour mettre en oeuvre l'invention ; - les figures 4 à 6 montrent chacune un agrandissement local du sillon pour mettre en évidence une modification possible d'alternance ; - les figures 7 et 8 montrent des moyens d'exploitation de l'invention. En référence à la figure 1, un moyen pour générer une séquence binaire de longueur maximale (SBLM) est représenté sous forme d'un schéma électrique. Il est possible de retranscrire ce schéma sous forme d'un programme sans difficulté particulière. Ce circuit ou ce programme est mis en oeuvre préalablement au procédé selon l'invention. Un registre 1 à L sorties figées, est constitué de L bits 10,11, 12,13 qui représentent chacun un coefficient d'un polynôme générateur de degré L-1. Un registre à décalage 2 est constitué de L bits 20,21, 22,23. Des portes logiques ET 30,31, 32,33 combinent deux à deux, respectivement les bits 10 et 20,11 et 21,12 et 22,13 et 23. La sortie de chaque porte 30,31, 32,33 est reçue par une entrée distincte d'un registre 4 de L bits 40,41, 42,43. Une porte logique 5 combine les bits du registre 4. La porte 5 est une porte XOR, c'est à dire que sa sortie est à 1 si un et un seul bit du registre 4 est à 1. La sortie de la porte 5 est à 0 dans tous les autres cas. D'autre part, la sortie de la porte 5 est rebouclée en entrée du registre à décalage 2. Ainsi par exemple, sur une première phase d'une horloge biphase, le registre 4 réalise une disjonction logique bit à bit des registres 1 et 2. Sur une deuxième phase de l'horloge biphase, le premier bit 20 en entrée du registre à décalage 2 reçoit le OU exclusif des bits du registre 4, chassant la valeur précédente du bit 20 vers le bit 21 et ainsi de suite jusqu'au dernier bit 23 recevant la valeur précédente du bit 22. Lorsque dans l'exemple de la figure 1, le nombre L est égal à quatre, les bits 10, 11, 12,13 sont chacun respectivement égal à 1,0, 0,1. Conformément aux résultats issus de la théorie des corps de Galois, la sortie de la porte 5 génère en régime établi, une Séquence Binaire de Longueur Maximale, c'est à dire de période N = 2L~1 = 15. La sortie de la porte 5 est également envoyée vers l'entrée d'un registre à décalage 6 à N bits 60,61, 62,63, 64,65, 66,67, 68,69, 70,71, 72,73, 74. Le complément de la sortie de la porte 5 est envoyé vers l'entrée d'un registre à décalage 8 à N bits 80,81, 82,83, 84,85, 86,87, 88,89, 90,91, 92,93, 94. On peut observer que les valeurs 1,0, 0,1 du registre 1, génèrent une séquence de bits 60,61, 62,63, 64,65, 66,67, 68,69, 70,71, 72,73, 74, chacun respectivement égal à 0,1, 0,1, 1,0, 0,1, 0,0, 0,1, 1,1, 1 et simultanément une séquence de bits 80,81, 82,83, 84,85, 86,87, 88,89, 90,91, 92,93, 94, chacun respectivement égal à 1,0, 1,0, 0,1, 1,0, 1,1, 1,0, 0,0, 0. Chaque deuxième phase de l'horloge biphasée provoque une permutation circulaire de séquence binaire de longueur maximale (SBLM) contenue dans les registres 6 et 8. En remplaçant les valeurs binaires 0 et 1 d'une SBLM contenue dans le registre 6 ou le registre 8, respectivement par les valeurs binaires-1 et +1, on obtient un vecteur à N composantes qui possède des propriétés intéressantes. Le produit scalaire de deux vecteurs obtenus à partir de deux SBLM différentes du même registre 6 ou 8 est égal à +1. Le carré scalaire d'un vecteur est naturellement égal à +15, le carré de chaque composante étant égal à +1. Le produit scalaire d'un vecteur par le même vecteur de signe opposé est égal à - 15, c'est le cas pour deux vecteurs obtenus à partir d'une SBLM du registre 6 et de la SBLM complémentaire du registre 8. Le produit scalaire de deux vecteurs obtenus à partir d'une SBLM du registre 6 et d'une autre SBLM du registre 8 est égal à-1. La périodicité de la SBLM fait qu'il est possible d'obtenir 2N, soit trente vecteurs différents. Un multiplet de quatre bits peut prendre seize valeurs différentes. En référence à la figure 2, on établit une table de correspondance 7 au moyen de laquelle on fait correspondre un vecteur différent à chaque valeur possible dudit premier multiplet de quatre bits. La table de correspondance comprend N+1 lignes, c'est à dire ici seize lignes avec une première colonne contenant sur chaque ligne une valeur différente du multiplet allant de 0000 sur la première ligne à la valeur 1111 sur la dernière ligne. Une deuxième colonne contient sur chaque ligne un vecteur tel que précédemment décrit. Sur les huit premières ligne, la deuxième colonne contient un vecteur résultant d'une SBLM du registre 6. La première ligne contient par exemple le vecteur (-1, 1,-1, 1, 1,-1,-1, 1,-1,-1,-1, 1, 1, 1, 1) résultant de la SBLM (0,1, 0,1, 1,0, 0,1, 0,0, 0,1, 1,1, 1). Chaque ligne suivante reprend la ligne précédente avec une double permutation circulaire. Les huit dernières lignes reprennent les huit premières lignes en inversant le signe de chaque composante du vecteur. La figure 3 montre un support d'information sur lequel est mise en oeuvre l'invention. Ici, le support d'information est un disque optique 9. Une tête d'écriture 19 est prévue pour émettre un rayon laser 26 dont la puissance, commandée par un signal 29, permet de graver sur le disque un sillon 17 dont la profondeur est égale à un quart de longueur d'onde du rayon laser réfléchi 25, recevable par une tête de lecture 18. Un micro moteur 24 est prévu pour déplacer l'ensemble tête de lecture 18, tête d'écriture 19 selon une direction radiale du disque 9. Un circuit intégré 15 de contrôle commande de l'ensemble tête de lecture 18, tête d'écriture 19, comprend un bloc d'asservissement 27. Le bloc 27 pilote le moteur 24 au moyen d'un signal 28. Le signal 28 part d'une première valeur qui positionne l'ensemble tête de lecture 18, tête d'écriture 19 à proximité du centre 14 du disque, jusqu'à une dernière valeur qui positionne l'ensemble tête de lecture 18, tête d'écriture 19 à la périphérie du disque 9. Pendant que le disque 9 tourne autour de son centre 14, le signal 28 évolue de la première à la dernière valeur de façon à graver sur le disque 9 le sillon qui, à une première échelle dite macroscopique, a la forme d'une spirale qui part du centre 14 vers la périphérie du disque 9. Pendant que le signal 28 évolue de la première à la dernière valeur, celuici est modulé par une oscillation de première fréquence et de première amplitude déterminées, de sorte qu'à une deuxième échelle dite microscopique, le sillon 17 a une forme sinusoïdale. Si pendant la gravure du sillon 17, le disque 9 tourne à vitesse angulaire constante, la forme sinusoïdale du sillon est de période géométrique angulaire constante pour la première fréquence déterminée. Si pendant la gravure du sillon 17, la disque 9 tourne à une vitesse angulaire asservie à la position radiale de l'ensemble tête de lecture 18, tête d'écriture 19, de façon à maintenir une vitesse linéaire constante de défilement du disque 9 sous la tête d'écriture 19, la forme sinusoïdale du sillon est de période géométrique linéaire constante pour la première fréquence déterminée. L'oscillation à échelle microscopique du sillon permet ensuite d'asservir des rotations ultérieures du disque 9 à une vitesse homothétique à celle de la gravure pour une même position radiale de l'ensemble tête de lecture 18, tête d'écriture 19. Le circuit intégré 15 comprend la table de correspondance 7 et un bloc logique d'écriture 34. Le bloc logique d'écriture 34 est prévu pour générer un signal 35 qui module le signal 28. Le dispositif qui vient d'être décrit permet d'exécuter des actions consistant à graver sur le disque 9 une succession de multiplets tel qu'expliqué à présent. Un élément extérieur au circuit intégré 15, par exemple un ordinateur, génère un mot binaire 16 dont la valeur référence un secteur prévu sur le disque 9. Le mot binaire 16 est constitué d'un nombre M de premiers multiplets comprenant chacun L bits. Dans l'exemple de réalisation ici décrit, M est pris égal à douze et L est pris égal à quatre. Le bloc logique d'écriture 34 du circuit intégré 15, recevant la valeur du mot binaire 16, fait correspondre à chaque premier multiplet un vecteur de la table de correspondance 7, de façon à constituer un deuxième multiplet de N bits. Pour chaque bit à zéro d'un multiplet, le bloc logique 34 génère un signal 35 qui reproduit une alternance non modifiée, c'est-à-dire à la première fréquence et à la première amplitude déterminée, de façon à moduler le signal 28. Pour chaque bit à un d'un multiplet, le bloc logique 34 génère un signal 35 qui reproduit une alternance modifiée par rapport à celle à la première fréquence et à la première amplitude déterminée. Différentes modifications d'alternance possibles sont décrites par la suite. Le bloc logique 34 commence par moduler le signal 28 pour graver dans le sillon un troisième multiplet dit de synchronisation, constitué d'une SBLM de P bits. Dans l'exemple de réalisation ici décrit, P est pris égal à soixante trois. A la suite, le bloc logique 34 module le signal 28 pour graver dans le sillon chacun des deuxièmes multiplets. Chaque bit de la suite constituée du troisième et des M deuxièmes multiplets, est gravé sur une alternance de l'oscillation du sillon. Dans l'exemple ici décrit, cette suite est ainsi gravée sur deux cent quarante trois alternances de base. Ensuite, le bloc logique 34 module le signal 28 avec cinq alternances non modifiées. Pendant la gravure sur deux cent quarante huit alternances d'oscillation du sillon localement à un secteur, le bloc logique 34 reçoit une nouvelle valeur de mot binaire 16 pour référencer le secteur suivant. De même que précédemment, le bloc logique 34 fait correspondre M nouveaux deuxièmes multiplets aux M premiers multiplets de la nouvelle valeur du mot binaire 16. De même que précédemment, le bloc logique 34 module le signal 28 pour graver une nouvelle suite constituée du multiplet de synchronisation suivi des M nouveaux deuxièmes multiplets. Cette opération est répétée jusqu'à atteindre la fin du sillon 17 ou la dernière valeur du mot binaire 16. Dans un mot binaire 16 de quarante huit bits où un octet est réservé pour une information par exemple sur le type de disque et deux octets sont dédiés à une correction de type Reed-Solomon sur le mot binaire, il reste trois octets pour identifier le secteur. Ceci permet de référencer seize millions de secteurs avec une haute fiabilité. Avec deux cent quarante huit alternances d'oscillation à la première fréquence déterminée par secteur et une possibilité d'écriture de cent cinquante six bits de donnée par alternance à côté du sillon, chaque secteur peut contenir de l'ordre de 4,7 mega octets. Un tel disque peut contenir de l'ordre de 75 giga octets. Les figures 4 à 6 montrent différentes modifications d'alternance possibles. La figure 4 montre une modification d'alternance superposant une oscillation de fréquence triple à une fréquence initiale d'alternance non modifiée. Une alternance 37 reste à la fréquence spatiale initiale par absence de modulation du signal 29 lorsqu'un bit de multiplet est à 0. Une alternance 38 est modifiée à une fréquence spatiale triple par modulation du signal 28 lorsqu'un bit de multiplet est à 1. En superposant l'oscillation de fréquence triple sur la totalité d'une période d'alternance à la fréquence spatiale initiale, l'enveloppe de l'oscillation à la fréquence initiale est conservée. A la vitesse de rotation du disque 9, l'oscillation spatiale du sillon 17 module le rayon laser 25 sur la totalité d'une période et permet ainsi de gagner en énergie de détection. Une multiplication par trois de la fréquence spatiale sur une période initiale, multiplie d'autant la fréquence temporelle. Il est alors nécessaire de prévoir un filtre dans les parties du circuit intégré 15 qui traitent des signaux d'horloge de façon à réduire la bande passante autour de la fréquence initiale. Lorsque les parties du circuit intégré 15 qui traitent les signaux d'horloge détectent essentiellement des valeurs de part et d'autre de zéro sur une alternance, on observe sur la figure 4 que, le passage par zéro d'une alternance modifiée étant conservé, la détection de la fréquence d'horloge est peu perturbée. La figure 5 montre une modification d'alternance par augmentation d'amplitude. Une alternance 37 reste à l'amplitude spatiale initiale par absence de modulation du signal 29 lorsqu'un bit de multiplet est à 0. Une alternance 38 est modifiée à une amplitude triple par modulation du signal 29 lorsqu'un bit de multiplet est à 1. Cette modification d'alternance présente l'avantage de conserver la fréquence spatiale. La figure 6 montre une modification d'alternance superposant une seule alternance d'oscillation à une fréquence quintuple d'une fréquence initiale d'alternance non modifiée. Une alternance 37 reste à la fréquence spatiale initiale par absence de modulation du signal 29 lorsqu'un bit de multiplet est à 0. Une alternance 44 est modifiée par superposition en son centre d'une alternance à une fréquence spatiale cinq fois plus grande, par modulation du signal 29 lorsqu'un bit de multiplet est à 1. En superposant une seule alternance d'oscillation à une fréquence nettement supérieure, la forme de l'alternance reste identique à la forme initiale sur deux cinquièmes en début de période et deux cinquièmes en fin de période de la forme initiale. On réduit ainsi les perturbations sur les parties du circuit intégré 34 en charge de suivre l'oscillation initiale du sillon 17. Cette modification d'alternance présente l'avantage de conserver l'amplitude spatiale mais réduit considérablement la fenêtre de détection de la modification. Ces trois modulations sont remarquables par la possibilité de les détecter par filtrage adapté. D'autre part, dans chacun des cas, la modulation est orthogonale à la modulation sinusoïdale, ce qui facilite la détection. Le disque optique ainsi doté de prémarques pour référencer ses secteurs d'enregistrement de données peut servir de matrice à une fabrication en grand nombre de support d'information enregistrable. Un tel support d'information comprend pour chacun de ses secteurs référencés par un mot binaire constitué de M premiers multiplets comprenant chacun L bits, une succession de M deuxièmes multiplets comprenant chacun N bits dont les valeurs sont interprétables comme des valeurs + ou-1 de N composantes d'un vecteur associé tel que le produit scalaire dudit vecteur par tout autre vecteur associé à d'autres valeurs de deuxième multiplet et au plus égal à +1, avec N = 2L~1. Ces M deuxièmes multiplets, précédés par un multiplet de synchronisation pour chaque secteur, sont de préférence gravés sur le sillon par modification d'alternance des micro oscillations spatiales du sillon. Comme expliqué dans la suite de la description, ces pré-marques permettent à un système d'enregistrement et ou de lecture, de reconnaître un secteur du support d'information pour y enregistrer ou y lire des données informatiques. La figure 7 montre des moyens d'exploitation d'un tel support d'enregistrement. Ces moyens d'exploitation comprennent un dispositif semblable ou différent du dispositif de la figure 3. En référence à la figure 7, un disque optique 45 comprend un sillon en spirale 47 qui part du centre 46 vers la périphérie et dont la profondeur est égale à un quart de longueur d'onde de rayon laser 49 recevable par une tête de lecture 48. Lorsque le disque 45 tourne autour de son centre 46, le rayon laser 49 reçu par la tête 48 permet d'asservir celle-ci en position pour suivre la ligne médiane du sillon. Une tête d'écriture 50 mécaniquement liée à la tête de lecture 48 est prévue pour graver des signaux sur le disque 45, à côté du sillon 47 au moyen d'un rayon laser 51. Un micro moteur 52 est prévu pour déplacer l'ensemble tête de lecture 48, tête d'écriture 50 selon une direction radiale du disque 45. Un circuit intégré 53 de contrôle commande de l'ensemble tête de lecture 48, tête d'écriture 50, comprend un bloc d'asservissement 54. Le bloc 54 pilote le moteur 52 pour garder constante une valeur de signal 55 modulé par la puissance reçue du rayon laser 49. A une échelle microscopique, le sillon 17 a la forme d'une oscillation sinusoïdale dont au moins une première harmonique a une période géométrique constante. L'ensemble tête de lecture 48, tête d'écriture 50 est équipé d'une paire de photo-détecteurs 60,61 disposée perpendiculairement au sillon. L'image d'une tâche 62 (spot en anglais) de lumière réfléchie par le sillon 47 sur les deux détecteurs 60,61 génère un signal 63 de type pousser-tirer (push-pull en anglais) par différence d'intensités lumineuses reçues par chacun des photodétecteurs 60,61. Le signal 63 contient la première harmonique qui, détectée par le circuit intégré 53, permet de mesurer la vitesse linéaire de défilement du disque sous l'ensemble tête de lecture 48, tête d'écriture 50. Parmi ces oscillations, certaines alternances sont identiques à la première harmonique avec une amplitude de base, d'autres comprennent une deuxième harmonique ou sont d'amplitude différente, ce sont les alternances modifiées décrites précédemment. Chaque alternance modifiée provoque une modulation additionnelle du signal de type pousser-tirer lors de son passage sous la paire de photo-détecteurs 60,61. Le circuit intégré 53 comprend la table de correspondance 7 et un bloc logique d'écriture lecture 57. Le bloc logique d'écriture lecture 57 est prévu pour générer un signal 58 de modulation de puissance du rayon laser 51 émis par la tête d'écriture 50. Le dispositif qui vient d'être décrit permet d'exécuter des actions consistant à positionner l'ensemble tête de lecture 48, tête d'écriture 50 sur un secteur déterminé du disque 45. Un élément extérieur au circuit intégré 57, par exemple un ordinateur, génère un mot binaire 56 dont la valeur référence le secteur déterminé sur le disque 45. Le mot binaire 56 est constitué d'une série de M premiers multiplets comprenant chacun L bits. Dans l'exemple de réalisation ici décrit, M est pris égal à douze et L est pris égal à quatre. D'autre part, le bloc logique 57 reçoit le signal 63. Le bloc logique 57 interprète le signal 63 comme valant +1 lorsque le signal 63 résulte d'une modulation additionnelle du rayon laser réfléchi 49 provoquée par une alternance déformée. Le bloc logique 57 interprète le signal 63 comme valant-1 dans les autres cas. Ainsi, le bloc logique 57 reçoit par le signal 63, une succession de valeurs binaires égales à + ou-1. Lorsque le bloc logique 57 reçoit une succession de valeurs binaires qui correspondent aux bits du multiplet de synchronisation, le bloc logique 57 fait le produit scalaire des N valeurs binaires qui suivent immédiatement le dernier bit du multiplet de synchronisation, avec chaque vecteur de la table de correspondance. Le multiplet de synchronisation permet au bloc logique 57 de détecter avec précision le premier bit du premier des deuxièmes multiplets de la série gravée sur le disque. Le bloc logique 57 retient le vecteur de la table de correspondance dont le produit scalaire avec les valeurs binaires reçues du signal 55, a la plus grande valeur. Ce vecteur est celui qui a la plus forte probabilité de correspondre au deuxième multiplet gravé sur le sillon à l'endroit qui passe sous la tête de lecture 48. En absence d'erreur, ce produit scalaire est égal à N. Le bloc logique 57 émet alors vers l'extérieur, le premier multiplet qui correspond dans la table 7 au deuxième multiplet. En absence d'erreur, nous avons vu précédemment que le produit scalaire de deux vecteurs égaux est égal à N, par exemple quinze. Le produit scalaire de deux vecteurs différents est inférieur ou égal à +1, par exemple-15, - 1 ou +1. Une erreur de lecture sur un bit réduit le produit scalaire de deux vecteurs égaux à N-2, par exemple treize. Une erreur de lecture sur un bit augmente le produit scalaire de deux vecteurs différents de deux unités dans le pire des cas. Pour que le produit scalaire de deux vecteurs égaux ne soit pas supérieur à (N+1) /2, par exemple à huit, il faut au moins (N+1) /4 erreurs qui ne se compensent pas, par exemple quatre erreurs pour N=15. Pour que le produit scalaire de deux vecteurs différents soit supérieur à (N+1) /2, par exemple à huit, il faut au moins (N+1) /4 erreurs qui ne se compensent pas, par exemple quatre erreurs pour N=15. Si le bloc logique 57 détecte par le signal 63, une série de deuxièmes multiplets qui correspondent tous, chacun à un premier multiplet de même rang issu du mot binaire 56, le bloc logique 57 émet dans le signal 59 à destination du bloc d'asservissement 54, un ordre de maintien en position de la tête de lecture 48 sur le secteur détecté comme étant celui référencé par le mot binaire 56. Le circuit intégré 53 accède en lecture et ou en écriture à un registre 36 destiné à contenir des données informatiques à enregistrer ou enregistrées sur le disque 45. Pour commander une écriture de données informatiques sur un secteur déterminé du disque 45, l'élément extérieur au circuit intégré 57, par exemple un ordinateur, génère un mot binaire 56 dont la valeur référence le secteur déterminé. L'élément extérieur, non représenté, range dans le registre 36, les données informatiques à écrire sur le secteur. Lorsque le bloc logique 57 a positionné la tête d'écriture 50 liée à la tête de lecture 48, sur le secteur référencé du disque 45, le bloc logique 57 charge les données contenues dans le registre 36 pour moduler le signal 58 à destination de la tête d'écriture 50, de façon à inscrire les données du registre 36 sur le secteur référencé du disque optique 45. Pour commander une lecture de données informatiques sur un secteur déterminé du disque 45, l'élément extérieur au circuit intégré 57, par exemple un ordinateur, génère un mot binaire 56 dont la valeur référence le secteur déterminé. Lorsque le bloc logique 57 a positionné la tête de lecture 48 sur le secteur référencé du disque 45, le bloc logique 57 convertit des modulations du signal 55 représentatives de données inscrites sur le secteur référencé en multiplets de données informatiques qu'il range dans le registre 36. L'élément extérieur non représenté, lit alors dans le registre 36, les données inscrites sur le secteur référencé du disque optique 45. Le circuit intégré 53 qui vient d'être décrit, offre de bonnes qualités de fiabilité pour reconnaître un secteur référencé sur le disque optique 45. L'enseignement de l'invention ne se limite pas à l'exemple qui vient d'être décrit. En particulier, l'homme du métier se fondant sur les résultats issus de la théorie des corps de Galois, peut imaginer d'autres systèmes de vecteurs vérifiant les propriétés ci-dessus énoncées sans sortir du cadre de la présente invention, par exemple avec d'autres valeurs de M et L ou encore avec d'autres modifications d'alternance d'oscillations du sillon de guidage sur le support d'information. L'homme du métier appréciera qu'en faisant correspondre un vecteur différent à chaque valeur possible d'un premier multiplet de L bits, les propriétés du produit scalaire sont avantageusement utilisées pour détecter un vecteur qui a la plus forte probabilité de correspondre à une valeur de premier multiplet. REVENDICATIONS 1. Procédé pour indiquer sur un support d'information, un secteur référencé par un mot binaire constitué d'un nombre M de premiers multiplets comprenant chacun un nombre L de bits, caractérisé en ce qu'il comprend des actions consistant à graver sur le support d'information localement à ce secteur, une succession de M deuxièmes multiplets correspondant chacun à un premier multiplet, chaque deuxième multiplet étant égal à un vecteur de N composantes, chacune de valeur +1 ou-1, tel que N = 2L -1 et tel que le produit scalaire dudit vecteur par tout autre vecteur auquel est égal un autre deuxième multiplet, est au plus égal à +1. 2. Procédé selon la revendication 1, caractérisé en ce que l'une des valeurs +1 ou-1 est gravée en modifiant une amplitude d'une période d'ondulation d'un sillon sur le support d'information. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'une des valeurs +1 ou-1 est gravée en multipliant par trois une fréquence initiale d'ondulation sur la totalité d'une période initiale d'alternance. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'un troisième multiplet dit de synchronisation, est ajouté en tête de la succession de M deuxièmes multiplets, ledit multiplet de synchronisation étant constitué d'une séquence binaire de longueur maximale de P bits avec P supérieur à N. 5. Procédé selon lune des revendications précédentes, caractérisé en ce que les valeurs de composantes de chacun de 2L-1 premiers vecteurs, résultent d'une permutation circulaire différente sur une même première séquence binaire de longueur maximale de N valeurs et en ce que les valeurs de composantes de chacun de 2L-1 autres vecteurs sont de signe opposé aux valeurs de composantes de l'un différent des 2L-1 premiers vecteurs. 6. Procédé selon la revendication 4, caractérisé en ce que M = 12, L = 4 et P = 63. 7. Procédé selon la revendication 6, caractérisé en ce que les valeurs de composantes de chacun de huit premiers vecteurs, résultent d'une permutation circulaire différente sur une même première séquence binaire de longueur maximale de quinze valeurs et en ce que les valeurs de composantes de chacun de huit autres vecteurs sont de signe opposé aux valeurs de composantes de l'un différent des huit premiers vecteurs. 8. Support d'information (45) comprenant plusieurs secteurs pour enregistrer des données informatiques, caractérisé en ce qu'il comprend localement à chaque secteur référencé par un mot binaire constitué d'un nombre M de premiers multiplets comprenant chacun un nombre L de bits, une succession de M deuxièmes multiplets correspondant chacun à un premier multiplet, chaque deuxième multiplet étant égal à un vecteur de N composantes, chacune de valeur +1 ou-1, tel que N = 2-1 et tel que le produit scalaire dudit vecteur par tout autre vecteur auquel est égal un autre deuxième multiplet, est au plus égal à +1. 9. Support d'information selon la revendication 8, caractérisé en ce que l'une des valeurs +1 ou-1 est gravée sous forme d'une amplitude modifiée de période d'ondulation d'un sillon (47) sur le support d'information. 10. Support d'information selon la revendication 8 ou 9, caractérisé en ce que l'une des valeurs +1 ou-1 est gravée sous forme de trois alternances de fréquence trois fois plus grande qu'une fréquence initiale d'ondulation d'un sillon (47) sur le support d'information, ajoutée sur une période d'ondulation dudit sillon. 11. Support d'information selon l'une des revendications précédentes, caractérisé en ce qu'un troisième multiplet dit de synchronisation, se trouve en tête de la succession de M deuxièmes multiplets, ledit multiplet de synchronisation étant constitué d'une séquence binaire de longueur maximale de P bits avec P supérieur à N. 12. Support d'information selon lune des revendications précédentes, caractérisé en ce que les valeurs de composantes de chacun de 2L-1 premiers vecteurs, résultent d'une permutation circulaire différente sur une même première séquence binaire de longueur maximale de N valeurs et en ce que les valeurs de composantes de chacun de 2L-1 autres vecteurs sont de signe opposé aux valeurs de composantes de l'un différent des 2L-1 premiers vecteurs. 13. Support d'information selon la revendication 11, caractérisé en ce que M = 12, L = 4 et P = 63. 14. Support d'information selon la revendication 13, caractérisé en ce que les valeurs de composantes de chacun de huit premiers vecteurs, résultent d'une permutation circulaire différente sur une même première séquence binaire de longueur maximale de quinze valeurs et en ce que les valeurs de composantes de chacun de huit autres vecteurs sont de signe opposé aux valeurs de composantes de l'un différent des huit premiers vecteurs. 15. Circuit intégré (53) pour détecter sur un support d'information (45), un secteur d'enregistrement référencé par un mot binaire (56), caractérisé en ce qu'il comprend : - une table de correspondance (7) qui fait correspondre à une succession de M premiers multiplets constituant le mot binaire (56) avec chacun un nombre L de bits, une succession de M deuxièmes multiplets correspondant chacun à un premier multiplet, chaque deuxième multiplet étant égal à un vecteur de N composantes, chacune de valeur +1 ou-1, tel que N = 2L -1 et tel que le produit scalaire dudit vecteur par tout autre vecteur auquel est égal un autre deuxième multiplet, est au plus égal à +1 ; - un bloc logique (57) agencé pour faire le produit scalaire d'un premier vecteur de la table de correspondance avec un deuxième vecteur issu d'un signal (58) reçu en entrée du circuit intégré (53) et agencé pour détecter que le deuxième vecteur correspond à un premier multiplet lorsque le produit scalaire du premier et du deuxième vecteur est nettement supérieur à +1. 16. Circuit intégré selon la revendication 15, caractérisé en ce que le bloc logique (57) est agencé pour détecter un multiplet de synchronisation issu du signal (58).