FR 2822308 A1 20020920 FR 0103684 A 20010319 CIRCUIT POUR LA SEPARATION DE POLES REPOSANT SUR L'EFFET MILLER La présente invention concerne un circuit pour la séparation de pôles entre un premier étage et un second étage d'un circuit électronique, reposant sur l'effet Miller. Elle se rapporte au domaine de la conception de circuit pour des composants ou des systèmes électroniques, notamment des circuits intégrés monolithiques, en technologie CMOS ou autre. Elle trouve des applications, en particulier, dans les montages amplificateurs. La figure 1 est le schéma d'un circuit électronique, par exemple un amplificateur, comprenant un premier étage 10, un second étage 20 et un circuit de séparation de pôles 30 selon l'art antérieur. Le premier étage se comporte comme une transconductance qui débite ou absorbe un courant par son impédance de sortie. Le second étage 20 est un amplificateur de tension inverseur. Le signal en sortie de cet étage est donc en opposition de phase (180 ) par rapport au signal en entrée. Dans cet exemple, le second étage 20 est disposé en série avec, et en aval du premier étage 10. Le circuit de séparation de pôles 30 est disposé entre la sortie S1 du premier étage 10 et la sortie S2 du second étage 20. Il est constitué de la branche entre les noeuds S1 et S2 qui comprend, en série, un condensateur Cc et une résistance Rz de valeur relativement élevée. Cette branche réalise un bouclage de la sortie S2 sur la sortie S1. La capacité de cette branche, qui correspond ici à la capacité Cc, est appelée capacité de boucle. Dans cet exemple, en outre, le premier étage 10 est un amplificateur opérationnel et le second étage 20 est un étage de sortie de puissance. Ce dernier est composé d'un transistor MOS de puissance 21 en source commune, en série avec une source de courant 22 entre une borne d'alimentation délivrant une tension d'alimentation positive Vcc d'une part et la masse d'autre part. Le transistor 21 est ici un transistor MOS de type N, la sortie S2 de l'étage 20 étant prise sur le drain de ce transistor et la source de courant 22 étant disposée entre Vcc et ce drain. Un tel étage est donc un amplificateur de tension inverseur. Le circuit de séparation de pôles 30 assure une contre-réaction et a pour fonction de séparer les pôles respectifs du premier et du second étage, afin de faciliter le contrôle de la stabilité de l'amplificateur contre-réactionné. Plus exactement, il permet de déplacer vers les basses fréquences le pôle dominant p1 en sortie S1 du premier étage 10. En effet, si l'on note Rout1 et Cout1, respectivement Rout2 et Cout2, la résistance de charge et la capacité de charge en sortie du premier étage 10, respectivement du second étage 10, alors : - le pôle dominant p1 en sortie S1 du premier étage 10 est donné par : - un deuxième pôle p2 est donné par : - un troisième pôle p3 est donné par : - et un zéro z1 est donné par : où, en outre, Av2 est le gain en tension du second étage 20 et gm2 est la transconductance du transistor 21 du second étage 20. Selon le principe appelé effet Miller, la capacité de bouclage Cc est multipliée par le gain Av2 dans l'expression (1) ci-dessus. Dit autrement, la capacité Cc, qui intervient dans l'expression du pôle dominant p1 en sortie S1 du premier étage, est vue, sur ce noeud, en tant que multipliée par la valeur Av2 du gain du second étage 20. Ceci revient à déplacer le pôle p1 vers les basses fréquences. Dans certaines applications, la capacité de bouclage Cc doit supporter des différences de potentiel élevées. Ainsi, dans l'exemple représenté à la figure 1, où la valeur du signal Vout en sortie S2 du second étage peut varier entre 0 v (volt) et Vcc, la tension aux bornes de Cc peut atteindre Vcc-Vt au maximum, où Vt est la tension de seuil d'un transistor MOS (typiquement 0,7 v). Il en résulte que la tension aux bornes de Cc peut dépasser 10 v dès lors que Vcc est supérieur à 10 v. Or, la valeur maximum de la tension qu'un condensateur réalisé selon la technologie HF7CMOS, par exemple, peut supporter, est sensiblement égale à 10 v. Le circuit de séparation de pôle selon l'art antérieur ne convient donc pas pour ce type d'applications. L'invention vise à proposer une structure de circuit pour la séparation des pôles qui convienne dans les applications où la tension aux bornes du condensateur Cc peut dépasser la tension maximum imposée par la technologie de réalisation. Ce but est atteint, conformément à l'invention, grâce à un circuit pour la séparation de pôles entre un premier étage et un second étage amplificateur de tension inverseur d'un circuit électronique, comprenant d'une part, en série entre la sortie du premier étage et la sortie du second étage, et dans cet ordre, un premier condensateur, un second condensateur et une résistance, et d'autre part un pont diviseur de tension qui est connecté entre une borne délivrant une tension sensiblement constante et la sortie du premier étage, et dont la sortie est reliée au noeud commun entre le premier condensateur et le second condensateur, en sorte qu'une première résistance du pont diviseur de tension est connectée en parallèle avec le premier condensateur. Le fait de remplacer l'unique condensateur de boucle Cc de la figure 1 par deux condensateurs en série, en imposant un potentiel déterminé au point commun entre ces condensateurs grâce au pont diviseur de tension, permet de diminuer la tension maximum risquant d'être appliquée sur chacun de ces condensateurs. La connexion du pont diviseur de tension ci-dessus n'affecte pas le bouclage, même aux basses fréquences, en sorte que l'effet Miller est maintenu. L'invention propose également un circuit électronique comprenant un premier étage et un second étage dont les sorties respectives sont reliées par un circuit pour la séparation de pôles tel que défini ci-dessus. D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels on a représenté : - à la figure, déjà analysée 1 : le schéma d'un circuit pour la séparation de pôles selon l'art antérieur ; - à la figure 2 : le schéma d'un circuit pour la séparation de pôles selon l'invention ; -à la figure 3 : le schéma d'un exemple de circuit électronique comprenant un circuit pour la séparation de pôles selon la figure 2. A la figure 2, sur laquelle les mêmes éléments qu'à la figure 1 portent les mêmes références, on a représenté un circuit 40 pour la séparation des pôles selon la présente invention. Le circuit 40 comprend, en série entre la sortie S1 du premier étage 10 et la sortie S2 du second étage 20, et dans cet ordre, un condensateur Cc1, un condensateur Cc2 et une résistance Rz. Le second étage 20 est un amplificateur de tension inverseur. Le premier étage 10 peut être de type quelconque. Dans l'exemple représenté, le premier étage 10 est également un amplificateur. Le circuit 40 comprend en outre un pont diviseur de tension. Ce dernier est connecté entre une borne délivrant une tension sensiblement constante (par exemple la borne d'alimentation positive, délivrant une tension d'alimentation positive Vcc), et la sortie S1 du premier étage 10. Il comprend, en série entre S1 et Vcc, et dans cet ordre, une résistance R1 et une résistance R2. La sortie S3 du pont diviseur de tension, i. e., le noeud commun entre les résistances R1 et R2, est reliée au noeud commun B entre les condensateurs Cc1 et Cc2. Dit autrement, la résistance R1 et le condensateur Cc1 sont montés en parallèle entre la sortie S1 de l'étage 10 et le noeud B. Afin de décrire le fonctionnement du circuit 40, il convient de distinguer le fonctionnement aux basses fréquences d'une part, et le fonctionnement aux hautes fréquences d'autre part. Aux basses fréquences, l'impédance du condensateur Cc1 est très supérieure à celle de la résistance R1 du pont diviseur. Tout ce passe donc comme si le condensateur était remplacé par un circuit ouvert. Par conséquent, la capacité de boucle est déterminée par le seul condensateur Cc2. Néanmoins, en raison de la présence du pont diviseur, le courant absorbé ou restitué par le condensateur Cc2 qui, respectivement, provient de, ou est délivré à la sortie S1 du premier étage 10, est inférieur d'un rapport R2/ (R1+R2) à celui respectivement absorbé ou restitué dans les mêmes conditions par la capacité de boucle Cc du circuit 30 de la figure 1. C'est pourquoi, si l'on souhaite conserver au pôle p1 la même valeur que celle obtenue avec le circuit de l'art antérieur représenté à la figure 1 (valeur donnée par la relation (1) ci-dessus), alors il convient de choisir les valeurs de R1, R2 et Cc2 en sorte que : Cc2= R1 + R2 ,R2 R2 1 1 1 -- ±-=- (6) Cc2 Cc c'est-à-dire en sorte que : C"C = Cc (7) Cc1 + Cc2 Il résulte de ce qui précède que la structure du circuit 40 permet d'obtenir la séparation des pôles reposant sur l'effet Miller. On notera que ceci ne serait pas le cas si le pont diviseur de tension R1, R2 était connecté entre la borne d'alimentation Vcc et la masse, au lieu d'être connecté entre la borne d'alimentation Vcc et la sortie S1 du premier étage 10. Dans ce cas en effet, aux basses fréquences, le courant respectivement absorbé ou restitué par le condensateur Cc2 proviendrait de la borne d'alimentation Vcc ou serait écoulé vers la masse, au lieu, respectivement, de provenir de, ou d'être délivré à la sortie S1 du premier étage 10. En rapprochant les relations (5) et (7) ci-dessus, il vient : R2 x (Cc1 + Cc2) = (R1 + R2) x Cet (8) L'expression (8) ci-dessus est simplifiée lorsque, ainsi qu'il est classique, il existe un rapport de proportionnalité entre R1 et R2. De préférence, les valeurs de R1 et R2 sont choisies de manière que, en outre, la résistance totale R1+R2 du pont diviseur de tension soit suffisamment élevée pour limiter la consommation statique en courant dans le pont à quelques centaines de nano-ampères (nA) au maximum. La détermination des valeurs des composants constituant le circuit 40 peut donc être effectuée de la façon suivante : a) on détermine la valeur de la capacité de boucle Cc, en fonction de la valeur souhaitée du pôle dominant p1 en sortie S1 du premier étage 10, de la résistance de charge Rout1 du premier étage 10 et du gain Av2 du second étage 20, en utilisant la relation (1) ci-dessus. Ceci est réalisé de la même manière que pour un circuit selon l'art antérieur tel que le circuit 30 représenté à la figure 1 ; b) on détermine ensuite des valeurs de R1, R2, Cc1 et Cc2 qui satisfont les relations (6) et (8) ci-dessus, et qui en outre permettent d'obtenir la limitation recherchée du courant statique dans le pont diviseur de tension R1, R2. Ainsi, dans un exemple où la tension d'alimentation Vcc est égale à + 15v, et où, à l'étape a) ci-dessus on détermine que la capacité de boucle Cc doit être égale à 2 pF (picofarads), on peut choisir à l'étape b), les valeurs suivantes : Cc1 = 6pF ; Cc2 = 3pF ; R1 = 10 MQ (méga-ohms) ; et, R2 = 20 MO. Avec les valeurs de R1 et R2 ci-dessus, la résistance totale du pont diviseur R1 + R2 est égale à 30 MQ. Le courant maximum dans le pont diviseur de tension, qui est donné par Vcc/ (R1 +R2), est alors égal à 500 nA. Cette valeur est relativement faible et en tout cas acceptable dans la plupart des applications. On notera que la valeur des pôles p2 et p3 et du zéro z1 en sortie S1 du premier étage 10, qui sont données par les relations respectivement (2) à (4) ci-dessus, ne sont pas modifiées par la substitution d'un circuit 40 selon l'invention au circuit 30 selon l'art antérieur. La figure 3, sur laquelle les mêmes éléments qu'aux figures 1 et 2 portent les mêmes références, est le schéma d'un exemple d'application d'un circuit pour la séparation des pôles selon l'invention, dans un circuit électronique 100 déterminé. Ce dernier est par exemple un circuit intégré monolithique, réalisé selon la technologie HF7CMOS. Il comprend un premier étage 10 qui est ici constitué d'un amplificateur opérationnel, un second étage 20 qui est ici constitué d'un amplificateur de sortie de puissance, et un circuit 40 pour la séparation des pôles dont la structure et le fonctionnement ont été décrits en détails plus haut, en regard du schéma de la figure 2. Les condensateurs Cc1 et Cc2 du circuit 40 sont des condensateurs dits poly 1/poly 2 . Les résistances R1 et R2 du pont diviseur de tension du circuit 40 sont réalisés par des transistors MOS de type P montés en diode. Dans un exemple, il s'agit de transistors MOS à canal long, pour obtenir une valeur de résistance élevée (10 MQ dans l'exemple). On rappelle en effet que la résistance de conduction d'un transistor MOS est inversement proportionnelle au rapport W/L, où W et L sont respectivement la largeur et la longueur du canal du transistor. Cette forme de réalisation est avantageuse car un transistor MOS à canal long occupe moins de place sur le substrat de silicium qu'une résistance intégrée de 10 MQ. Dans l'exemple, R1 est constitué par un unique tel transistor, alors que R2 est constitué de deux tels transistors en série, tous ces transistors étant identiques. Dans ce cas, on a R2 = 2 x R1. Dit autrement, le rapport de proportionnalité des résistances R1 et R2 avec la résistance totale R1 + R2 du pont diviseur, est égal à, respectivement, un tiers et deux tiers. La relation (8) ci-dessus s'écrit alors sous la forme : Cc1 = 2xCc2 (9) ce qui facilite la détermination des valeurs de Cc1 et Cc2 à partir de la valeur de Cc et des relations (6) et (9). Le fait que les transistors montés en diode qui constituent le pont diviseur de tension soient tous identiques facilite en outre la réalisation sur silicium. Lorsque, comme c'est le cas pour un amplificateur opérationnel tel que représenté à la figure 3, le premier étage 10 du circuit électronique présente une structure différentielle, il peut être nécessaire de prévoir des mesures supplémentaires. En effet, le pont diviseur de tension R1, R2 étant relié à la sortie S1 de cet étage, il impose une tension d'offset sur cette sortie. Cette tension d'offset créé un déséquilibre entre les sorties de la paire différentielle de l'amplificateur opérationnel 10, dont l'une correspond à la sortie S1 de l'amplificateur opérationnel 10 et dont l'autre est un noeud S1'qui n'est pas utilisé en tant que sortie dans cet exemple. Afin de compenser la tension d'offset sur la sortie S1', le circuit électronique peut comprendre une impédance de compensation R3 reliée au noeud S1'de manière que ce noeud présente, en statique, un potentiel sensiblement égal au potentiel statique de la sortie S1 de l'étage 10. Cette impédance R3 est par exemple une résistance qui est reliée entre la borne d'alimentation Vcc et le noeud S1', et qui présente une valeur sensiblement égale à la valeur de résistance totale R1 + R2 du pont diviseur de tension R1, R2 du circuit 40. Dans l'exemple de réalisation de la figure 3, l'impédance de compensation R3 est avantageusement constituée de trois transistors MOS connectés en diode et montés en série, qui sont identique à ceux constituant le pont diviseur R1, R2. L'invention a été décrite ci-dessus dans un exemple d'application non limitatif. On notera qu'elle s'applique à tout type de circuit électronique, intégré ou non, quel que soit la technologie utilisée (CMOS, bi-CMOS, bipolare,...). De plus, le premier étage n'est pas forcément un amplificateur, et le premier et le second étage ne sont pas forcément reliés en série l'un avec l'autre, puisqu'il peut y avoir un autre étage entre eux deux. REVENDICATIONS 1. Circuit pour la séparation de pôles (40) entre un premier étage (10) et un second étage (20) amplificateur de tension inverseur d'un circuit électronique, comprenant d'une part, en série entre la sortie (S1) du premier étage (10) et la sortie (S2) du second étage (20), et dans cet ordre, un premier condensateur (Cc1), un second condensateur (Cc2) et une résistance (Rz), et d'autre part un pont diviseur de tension (R1, R2) qui est connecté entre une borne délivrant une tension sensiblement constante (Vcc) et la sortie (S1) du premier étage (10) et dont la sortie (S3) est reliée au noeud commun (B) entre le premier condensateur (Cc1) et le second condensateur (Cc2), en sorte qu'une première résistance (R1) du pont diviseur de tension (R1, R2) est connectée en parallèle avec le premier condensateur (Cc1). 2. Circuit selon la revendication 1, dans lequel les valeurs Cc1 et Cc2 respectivement du premier condensateur (Cc1) et second condensateur (Cc2), et les valeurs R1 et R2 respectivement de la première résistance (R1) et d'une seconde résistance (R2) constituant le pont diviseur de tension (R1, R2), satisfont la relation : R2 x (Cc1 + Cc2) = (R1 + R2) x Cc1 (8) 3. Circuit selon la revendication 1 ou la revendication 2, dans lequel la valeur de résistance totale du pont diviseur de tension (R1, R2) est suffisamment élevée pour limiter la consommation en courant dans le pont diviseur (R1, R2) à quelques centaines de nano-ampères. 4. Circuit électronique (100) comprenant un premier étage (10) et un second étage (20) amplificateur de tension inverseur, dont les sorties respectives sont reliées par un circuit pour la séparation de pôles (40) selon l'une quelconque des revendications 1 à 3. 5. Circuit électronique (100) selon la revendication 4, réalisé selon la technologie HF7CMOS, et comprenant une borne d'alimentation délivrant une tension d'alimentation (Vcc) supérieure à 10 volts. 6. Circuit électronique (100) selon la revendication 4 ou la revendication 5, dans lequel la borne du circuit pour la séparation de pôles (40) délivrant une tension sensiblement constante (Vcc), est une, respectivement la borne d'alimentation du circuit électronique (100) délivrant une tension d'alimentation (Vcc). 7. Circuit électronique (100) selon l'une quelconque des revendications 4 à 6, dans lequel le pont diviseur de tension (R1, R2) est constitué d'une première résistance (R1) et d'une seconde résistance (R2) en série, formées chacune d'au moins un transistor MOS à canal long connecté en diode. 8. Circuit électronique (100) selon l'une quelconque des revendications 4 à 7, dans lequel la résistance totale du pont diviseur de tension est sensiblement égale à 30 méga-ohms, pour une tension d'alimentation sensiblement égale à 15 volts. 9. Circuit électronique (100) selon l'une quelconque des revendications 4 à 8, dans lequel le premier étage (10) ayant une structure différentielle, le circuit électronique (100) comprend en outre une impédance de compensation (R3) reliée à un noeud déterminé (S1') du premier étage (10) de manière que ce noeud (S1') présente un potentiel statique sensiblement égal au potentiel statique de la sortie (S1) du premier étage (10). 10. Circuit électronique (100) selon la revendication 9, dans lequel l'impédance de compensation (R3) est disposée entre ladite borne du circuit pour la séparation de pôles (40) qui délivre une tension sensiblement constante (Vcc) d'une part et ledit noeud déterminé (S1') du premier étage (10) d'autre part, et présente une valeur de résistance qui est sensiblement égale à la valeur de résistance totale du pont diviseur de tension (R1, R2) du circuit pour la séparation de pôles (40).