FR 2822262 A1 20020920 FR 0202706 A 20020304 La présente invention concerne un procédé et un système pour fabriquer un dispositif à semi-conducteur, le dispositif à semi-conducteur pouvant, par exemple, comprendre une partie ou la totalité d'un circuit intégré de type analogique. Conformément à un premier aspect de l'invention, il est proposé un procédé pour fabriquer un dispositif à semi-conducteur comportant un premier bloc de circuit, caractérisé en ce qu'il comprend les étapes qui consistent à analyser le premier bloc de circuit pour déterminer une première fonction caractéristique de celui-ci, à réorganiser la première fonction caractéristique pour qu'elle ressemble à une seconde fonction caractéristique correspondante d'un second bloc de circuit ayant des performances qui constituent une fonction connue d'au moins un paramètre de la seconde fonction caractéristique, à obtenir à partir de la fonction connue une valeur de chaque paramètre permettant d'atteindre des performances voulues du second bloc de circuit, à obtenir à partir de la valeur de chaque paramètre au moins une valeur d'au moins un composant du premier bloc de circuit pour former un modèle, et à travailler sur le modèle pour fabriquer le dispositif à semi-conducteur. Conformément à une caractéristique particulière de la présente invention, le second bloc de circuit peut comporter un moins grand nombre de composants que le premier bloc de circuit. Conformément à une autre caractéristique particulière de l'invention, le second bloc de circuit peut comporter un moins grand nombre de dispositifs actifs que le premier bloc de circuit. De préférence, le premier bloc de circuit comprend plusieurs étages, tandis que le second bloc de circuit comprend un seul étage. Les première et seconde fonctions caractéristiques peuvent être des fonctions de transfert. De préférence, le premier bloc de circuit comporte une topologie différentielle et le second bloc de circuit comprend une paire différentielle. La première fonction de transfert réorganisée peut avoir la forme suivante: dans laquelle G représente le gain, R1 une résistance de charge, r une résistance d'électrode interne d'un dispositif actif, et A une expression contenant au moins un paramètre du premier bloc de circuit. Conformément à une autre caractéristique particulière de l'invention, le premier bloc de circuit peut comporter une topologie à une seule extrémité et le second bloc de circuit peut comporter un seul dispositif actif. Conformément à un deuxième aspect de la présente invention, il est proposé un ordinateur programmé pour mettre en #uvre un procédé selon l'invention. Conformément à un troisième aspect de la présente invention, il est proposé un programme informatique pour programmer un ordinateur selon l'invention. Conformément à un quatrième aspect de la présente invention, il est proposé un support contenant un programme selon l'invention. Conformément à un cinquième aspect de la présente invention, il est proposé un système pour fabriquer un dispositif à semi-conducteur comportant un premier bloc de circuit, caractérisé en ce qu'il comprend un analyseur destiné à analyser le premier bloc de circuit pour déterminer une première fonction caractéristique de celui-ci, des moyens destinés à réorganiser la première fonction caractéristique pour qu'elle ressemble à une seconde fonction caractéristique correspondante d'un second bloc de circuit ayant des performances qui constituent une fonction connue d'au moins un paramètre de la seconde fonction caractéristique, des moyens destinés à obtenir à partir de la fonction connue la valeur de chaque paramètre permettant d'atteindre des performances voulues du second bloc de circuit, des moyens destinés à obtenir à partir de la valeur de chaque paramètre au moins une valeur d'au moins un composant du premier bloc de circuit afin de former un modèle, et une installation de fabrication destinée à fabriquer le dispositif à semi-conducteur à partir du modèle. Il est par conséquent possible de disposer d'une technique permettant de concevoir un circuit avec une forte probabilité pour que ce circuit, lorsqu'il sera fabriqué sous la forme d'un dispositif à semiconducteur, tel qu'un dispositif à semi-conducteur formant la totalité ou une partie d'un circuit intégré, fonctionne correctement "du premier coup" et satisfasse à une spécification voulue en matière de performances. Certaines ou la totalité des étapes peuvent être automatisées, l'utilisateur intervenant relativement peu dans la procédure de conception et de fabrication. Ces techniques peuvent être appliquées à n'importe quel type de circuit, en particulier à des circuits analogiques, une application caractéristique étant la conception et la fabrication de circuits mélangeursoscillateurs pour des applications à fréquences radioélectriques présentant des facteurs de bruit (NF) faibles et capables de performances élevées en termes de distorsion d'intermodulation, telles que IIP 3. Ces techniques permettent de réduire le délai de mise sur le marché de nouveaux dispositifs. Cette technique peut être considérée comme une transformation du premier bloc de circuit qui peut comprendre un circuit amplificateur complexe, par exemple, en un second bloc de circuit plus simple et/ou déjà analysé, tel qu'un amplificateur à paire différentielle. Les valeurs des composants du second bloc de circuit peuvent être calculées, après quoi, à l'aide d'opérations mathématiques relativement simples, il est possible de déterminer les valeurs des composants du premier bloc de circuit. Ce qui précède, ainsi que d'autres dispositions, caractéristiques et avantages de la présente invention, ressortira plus clairement de la description détaillée suivante de modes de réalisation et de mise en #uvre, donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels: la figure 1 est un schéma de circuit d'un premier bloc de circuit destiné à être fabriqué pour faire partie d'un circuit intégré; la figure 2 est un schéma fonctionnel d'un système constituant un mode de réalisation de l'invention; la figure 3 est un organigramme représentant un procédé de fabrication d'un dispositif conformément à un mode de mise en #uvre de l'invention ; la figure 4 est un schéma de circuit d'un second bloc de circuit sous la forme d'une paire différentielle ou "paire à longue queue". Le premier bloc de circuit représenté sur la figure 1 comprend un amplificateur différentiel à plusieurs étages destiné à être utilisé à des fréquences radioélectriques et à former une partie ou la totalité d'une nouvelle configuration de circuit intégré. L'amplificateur comporte des entrées différentielles "Input+" et "Input-", des sorties différentielles "Output+" et "Output-", une ligne d'alimentation positive Vcc et une connexion à la masse "gnd". L'amplificateur comprend des transistors bipolaires NPN 1 à 8, les transistors 1 et 2 consistant en des transistors d'entrée dont les émetteurs sont reliés l'un à l'autre par une résistance 9 de valeur 2Rel. Les collecteurs des transistors 1 et 2 sont respectivement reliés à la ligne d'alimentation Vcc par des résistances de charge 10 et 11 ayant chacune une valeur R1. Les transistors 3 et 4 ont leurs collecteurs reliés à la ligne d'alimentation Vcc, tandis que leurs bases sont respectivement reliées aux collecteurs des transistors 1 et 2. Les émetteurs des transistors 3 et 4 sont respectivement reliés aux bases des transistors 1 et 2 par l'intermédiaire de résistances 12 et 13. Les émetteurs des transistors 3 et 4 sont également respectivement reliés, par l'intermédiaire des transistors 5 et 6, montés en tant que diodes, et des résistances 14 et 15, aux bases des transistors 7 et 8 et, par l'intermédiaire de sources à courant constant 17 et 18, à la masse "gnd". Les collecteurs des transistors 7 et 8 sont reliés aux émetteurs des transistors 1 et 2, et les émetteurs des transistors 7 et 8 sont reliés respectivement à la masse "gnd" par l'intermédiaire de résistances 19 et 20 ayant chacune une valeur Re2. La figure 2 représente un système pour fabriquer un dispositif à semi-conducteur comportant l'amplificateur représenté sur la figure 1. Le système comprend un ordinateur 21 équipé d'une mémoire de programme 22 et d'une mémoire à accès direct (RAM) 25. L'ordinateur comporte un dispositif d'entrée 23 comprenant, par exemple, un clavier et une souris, et un dispositif de sortie 24 comprenant, par exemple, une unité de présentation visuelle (VDU) et une imprimante. L'ordinateur 21 comporte également une sortie reliée à un poste de fabrication 27 pour convertir un modèle en un dispositif à semi-conducteur fabriqué, tel qu'un circuit intégré. Bien que le poste de fabrication 27 soit représenté sous la forme d'un bloc unique sur la figure 2, il peut comprendre plusieurs parties différentes pouvant être disposées à des emplacements différents. Le poste de fabrication 27 peut par exemple comprendre des moyens destinés à transformer le modèle en masques pour la fabrication de circuits intégrés, masques qui seront utilisés ensuite ailleurs dans une usine de fabrication de circuits intégrés. Pour concevoir et fabriquer l'amplificateur, représenté sur la figure 1, d'un circuit intégré, le procédé représenté sur la figure 3 est mis en #uvre. Au cours de la première étape 30, le schéma du circuit est saisi. Ceci peut, par exemple, être réalisé dans le cadre d'un programme de conception assistée par ordinateur (CAO) exécuté sur l'ordinateur 21, les dispositifs d'entrée 23 étant utilisés pour saisir le schéma. A l'étape 31, une analyse de fonctionnement en signaux ou en régime linéaire du circuit de la figure 1 est exécutée pour déterminer la fonction de transfert de ce circuit. Ceci peut être réalisé automatiquement au sein de l'environnement CAO ou manuellement. Le résultat de l'analyse donne la fonction de transfert suivante: dans laquelle Gv représente le gain et Re l'impédance de l'émetteur interne de chacun des transistors 1,2, 7 et 8. En définissant un paramètre a tel que: la fonction de transfert peut être réécrite de la manière suivante: Si l'on remplace a.Rel par Rel', cette fonction de transfert peut à son tour être réécrite sous la forme suivante: Cette expression de la fonction de transfert du premier bloc de circuit représenté sur la figure 1 ressemble à la fonction de transfert d'une simple paire différentielle ou "paire à longue queue" de transistors constituant un second bloc de circuit représenté sur la figure 4. Le second bloc de circuit comprend ainsi des transistors NPN 41 et 42 dont les bases sont reliées à des entrées différentielles "in+" et "in-" et dont les collecteurs sont reliés à des sorties différentielles "out+" et "out-", respectivement. Les transistors 41 et 42 comportent respectivement des résistances de charge de collecteur 43 et 44 ayant chacune une valeur R1, et des résistances de contre-réaction d'émetteur 45 et 46 ayant chacune une valeur Re. Une source de queue à courant constant 47 fournit un courant sensiblement constant Ie, et les bases des transistors 41 et 42 sont respectivement reliées à une source de tension de polarisation "bias" par des résistances 48 et 49. La fonction de transfert du second bloc de circuit représenté sur la figure 4 est donnée par: dans laquelle re = 2Vt/Iee, Vt = Kt/q, K est la constante de Boltzman, T la température en degrés absolus et q la charge en coulombs d'un électron. Le seul terme dépendant du signal de la fonction de transfert est re qui représente l'impédance de pente des transistors 41 et. 42 pour un courant d'émetteur donné. Comme on le sait, les résistances d'émetteur 45 et 46 de valeur Re sont résistives et forment un élément de réaction négative de la paire différentielle, de sorte qu'une augmentation de la valeur Re diminue le gain de l'amplificateur et réduit également la distorsion. Cependant, l'augmentation de la valeur Re augmente le facteur de bruit (NF). Les performances du second bloc de circuit représenté sur la figure 4 en termes de NF et de distorsion du troisième ordre sont une fonction connue de Re et de re, et sont données par l'expression suivante: dans laquelle Rs est l'impédance d'une source de signal reliée à l'entrée, Rf la résistance effective entre chaque entrée et la masse, et Ramp est donnée par: où rbb est la résistance intrinsèque de base de chacun des transistors 41 et 42, P le gain en courant de chacun des transistors 41 et 42, et : où d3 est la distorsion par troisième harmonique, Vin est l'amplitude de crête de deux ondes sinusoïdales appliquées aux entrées du second bloc de circuit et, dans ce cas, re = 50 mV/Iee. Ainsi, pour une spécification voulue donnée à laquelle le second bloc de circuit 4 doit satisfaire en termes de NF, Rin, d3 et Vin, les valeurs des paramètres R1, Re et re peuvent être déterminées. En outre, en réécrivant la fonction de transfert du premier bloc de circuit représenté sur la figure 1 afin qu'elle ressemble à la fonction de transfert de la paire différentielle représentée sur la figure 4, comme dans l'équation (2), il est possible d'utiliser les équations de référence ci-dessus pour le second bloc de circuit afin de déterminer les valeurs de composants du premier bloc de circuit qui permettront à ce dernier de satisfaire à la même spécification en matière de performances . La réorganisation de la fonction de transfert du premier bloc de circuit représenté sur la figure 1, telle qu'elle est réalisée au cours de l'étape 32 comprend un terme Rel' qui diffère de la fonction de transfert de la paire différentielle du second bloc de circuit, en ce sens qu'elle contient un terme "re". Ceci implique la présence d'un défaut de linéarité associé qui est imputable aux étages émetteurs communs formés par les transistors 7 et 8. Les bases des transistors 7 et 8 sont respectivement excitées à partir des collecteurs des transistors 1 et 2 par l'intermédiaire de montages émetteurs-suiveurs formés par les transistors 3 et 4. Ainsi, les signaux provenant des collecteurs des transistors 1 et 2 sont amplifiés et ramenés dans un sens négatif aux bases des transistors 7 et 8 par l'intermédiaire des montages émetteurs-suiveurs formés 'par les transistors 3 et 4, respectivement. La contribution à la distorsion des transistors 7 et 8 est donc plus importante que celle des transistors 1 et 2. En outre, la distorsion de ces transistors est donnée par: où le terme Gv est donné par l'équation (2). L'étape 33 exécute une analyse en courant continu du premier bloc de circuit représenté sur la figure 1 afin de déterminer des points de fonctionnement. A partir d'une simple analyse du trajet du circuit à travers la résistance 10, les jonctions base-émetteur des transistors 3 et 5, la résistance 14, la jonction base-émetteur du transistor 7 et la résistance 19, on obtient: Vcc - 3VBE - IxRx-I.(Rl + Re2) = 0 où Vcc est la tension d'alimentation, VBE est la chute de tension base-émetteur d'un transistor au silicium conducteur, I est le courant qui circule à travers les transistors 1 et 7, Ix est le courant qui circule à travers la résistance 14, et Rx est la valeur de la résistance 14. Si RI = m. Re2 et IxRx = 0,2, alors I.(m)+ 1). Re 2=Vcc -3.VBE -0,2 Si m = 2, Vcc = 4,75 et VBE = 0,7, alors ou En introduisant par substitution des valeurs dans la fonction de transfert (1) et en multipliant la partie supérieure et la partie inférieure de l'expression du côté droit par le courant I, on obtient A l'étape 34, les performances requises du premier bloc de circuit sont spécifiées et comprennent les conditions requises pour IIP3, telles que 127dBUV à 94dBuV Vin. L'IM3 pour l'ensemble du bloc de circuit est par conséquent égale à (IIP3-Vin) = 66dB. Le premier bloc de circuit comprend en fait deux étages, de sorte que l'IM3 pour chaque étage est égale à l'IM3 pour l'ensemble du bloc plus 6, soit 72dB. La valeur d3 par étage est donnée par la valeur IM3 par étage plus 10, soit 82 dB ou (en notation scientifique) 7,9e-5. L'introduction de ceci par substitution dans l'équation (3) et une réorganisation donnent: et l'introduction par substitution de cette valeur dans la fonction de transfert donne un gain de 4,6. La tension d'entrée effective de chaque étage émetteur commun formé par les transistors 7 et 8 est donc de 163 mV, ce qui donne une valeur de d3 pour l'étage émetteur commun de Le résultat obtenu est une valeur totale de 128dBuV pour IIP3, valeur qui satisfait aux exigences en matière de distorsion spécifiées au cours de l'étape 34. La résolution décrite ci-dessus de la fonction de distorsion est indiquée à l'étape 35 sur la figure 3. Au cours de l'étape 36, les valeurs des composants pour le premier bloc de circuit sont calculées sur la base des valeurs des paramètres établies par la résolution précédente de la fonction de distorsion. Si le courant maximum autorisé à passer à travers les transistors 1,2, 7 et 8 est 12 mA, la valeur de re est de 2,9, de sorte que la valeur Re2 de chacune des résistances 19 et 20 est de 82 ohms. Pour m=2, la valeur R1 de chacune des résistances 10 et 11 est de 164 ohms, ce qui donne la valeur de 9,3 ohms pour Rel, c'est-à-dire la valeur de chacune des résistances d'émetteur 45 et 46 de la figure 4 . Rf a une valeur de 500 ohms, ce qui, avec une impédance de source de 152 ohms, donne une valeur de sll de 8,2dB qui, par exemple, satisfait à une spécification requise en matière de performances pour sll de 7dB, spécifiée au cours de l'étape 34. La valeur de sll et le facteur de bruit NF sont calculés au cours de l'étape 37, et au cours de l'étape 38, il est déterminé si la spécification requise en matière de performances a été atteinte. Si tel n'est pas le cas, l'utilisateur est informé à l'étape 40. Dans le cas contraire, le modèle comprenant le schéma et toutes les valeurs des composants est utilisé au cours de l'étape 39 pour fabriquer le dispositif en tant que partie ou totalité d'un circuit intégré. Par exemple, une implantation de circuit intégré est créée à partir du schéma et des valeurs des composants et est utilisée pour produire les masques appropriés qui seront ensuite utilisés au cours d'un processus de fabrication de circuits intégrés ultérieur. Bien que la description précédente ait porté sur un mode de réalisation et un mode de mise en #uvre particuliers de la présente invention, celle-ci n'est bien entendu pas limitée aux exemples spécifiques décrits et illustrés ici et l'homme de l'art comprendra aisément qu'il est possible d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention. REVENDICATIONS 1. Procédé pour fabriquer un dispositif à semiconducteur comportant un premier bloc de circuit, caractérisé en ce qu'il comprend les étapes qui consistent à analyser (31) le premier bloc de circuit pour déterminer une première fonction caractéristique de celui-ci, à réorganiser (32) la première fonction caractéristique pour qu'elle ressemble à une seconde fonction caractéristique correspondante d'un second bloc de circuit ayant des performances qui constituent une fonction connue d'au moins un paramètre de la seconde fonction caractéristique, à obtenir (33-35) à partir de la fonction connue une valeur de chaque paramètre permettant d'atteindre des performances voulues du second bloc de circuit, à obtenir (36) à partir de la valeur de chaque paramètre au moins une valeur d'au moins un composant du premier bloc de circuit pour former un modèle, et à travailler (39) sur le modèle pour fabriquer le dispositif à semiconducteur. 2. Procédé selon la revendication 1, caractérisé en ce que le second bloc de circuit comporte un moins grand nombre de composants que le premier bloc de circuit. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le second bloc de circuit comporte un moins grand nombre de dispositifs actifs que le premier bloc de circuit. 4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le premier bloc de circuit comprend plusieurs étages, et en ce que le second bloc de circuit comprend un seul étage. 5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les première et seconde fonctions caractéristiques sont des fonctions de transfert. 6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le premier bloc de circuit comporte une topologie différentielle, et en ce que le second bloc de circuit comprend une paire différentielle. 7. Procédé selon la revendication 6, lorsque celle-ci est dépendante de la revendication 5, caractérisé en ce que la première fonction de transfert réorganisée a la forme suivante: dans laquelle G représente le gain, R1 la résistance de charge, r une résistance d'électrode interne d'un dispositif actif, et A une expression contenant au moins un paramètre du premier bloc de circuit. 8. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le premier bloc de circuit comporte une topologie à une seule extrémité, et en ce que le second bloc de circuit comporte un seul dispositif actif. 9. Ordinateur (21) caractérisé en ce qu'il est programmé pour mettre en #uvre un procédé tel que défini dans l'une quelconque des revendications précédentes. 10. Programme informatique caractérisé en ce qu'il est conçu pour programmer un ordinateur (21) tel que défini dans la revendication 9. 11. Support (22) caractérisé en ce qu'il contient un programme tel que défini dans la revendication 10. 12. Système pour fabriquer un dispositif à semiconducteur comportant un premier bloc de circuit, caractérisé en ce qu'il comprend un analyseur (21,31) destiné à analyser le premier bloc de circuit pour déterminer une première fonction caractéristique de celui-ci, des moyens (21,32) destinés à réorganiser la première fonction caractéristique pour qu'elle ressemble à une seconde fonction caractéristique correspondante d'un second bloc de circuit ayant des performances qui constituent une fonction connue d'au moins un paramètre de la seconde fonction caractéristique, des moyens (21, 33-35) destinés à obtenir à partir de la fonction connue la valeur de chaque paramètre permettant d'atteindre des performances voulues du second bloc de circuit, des moyens (21, 36) destinés à obtenir à partir de la valeur de chaque paramètre au moins une valeur d'au moins un composant du premier bloc de circuit pour former un modèle, et une installation de fabrication (27) destinée à fabriquer le dispositif à semiconducteur à partir du modèle.