FR 2833114 A1 20030606 FR 0215274 A 20021204 AMPLIFICATEUR DE PUISSANCE MULTIBANDE La présente invention concerne de façon générale des amplificateurs et en particulier des configurations d'amplificateurs de puissance pour des bandes multiples, comme deux bandes ou trois bandes. La présente invention concerne plus particulièrement des configurations pour éviter une dégradation de caractéristiques de transistors d'un amplificateur de puissance multibande, sans détérioration de la qualité de communication ou augmentation de la taille de puce. Pour des amplificateurs de puissance pour des communications mobiles, on utilise couramment à l'heure actuelle un circuit intégré microonde monolithique (ou MMIC pour "Monolithic Microwave Integrated Circuit") ou un module (circuit intégré hybride ou module multi-puce) employant un transistor à effet de champ métal-semiconducteur (ou MESFET) au GaAs, un transistor à grande mobilité d'électrons (ou HEMT) au GaAs, ou un transistor bipolaire à hétérojonction (ou HBT) au GaAs. Parmi ces transistors, un HBT au GaAs ou un HBT au SiGe utilisant une hétérojonction d'arséniure de gallium (GaAs) ou de silicium-germanium (SiGe) sont actuellement les dispositifs de puissance les plus prometteurs pour les communications mobiles, du fait qu'ils sont plus avantageux qu'un transistor à effet de champ (FET) classique, sur les points suivants : (1) Une tension de polarisation de grille négative n'est pas exigée et il est possible de parvenir à un fonctionnement avec une seule alimentation; (2) De façon similaire à un transistor à effet de champ MOS au silicium (transistor à effet de champ à grille isolée), aucun élément de commutation analogique du côté du drain (ou du collecteur) n'est exigé pour effectuer une opération de conduction/blocage pour la sortie ; et (3) Une densité de puissance de sortie est très élevée et il est possible d'obtenir un niveau de sortie exigé avec un amplificateur de puissance d'une taille inférieure à celle d'un amplificateur de puissance à transistor à effet de champ. Un système de téléphone mobile est une application représentative de communication mobile. Le système de téléphone mobile comprend le système européen Global System For Mobile Communications (GSM), qui est un système de téléphone mobile dans la bande de 900 MHz très largement utilisé à l'heure actuelle, et le système Digital Cordless System (DCS), qui est un système de téléphone mobile dans la bande de 1800 MHz largement utilisé en Europe. Dans le GSM, le DCS et d'autres systèmes de communication, un téléphone mobile d'un niveau de sortie élevé de 1 W à 4 W est employé, et un amplificateur de puissance employant un transistor à effet de champ MOS au silicium, qui est un amplificateur de puissance général pour le téléphone mobile, est en cours de remplacement par un amplificateur de puissance utilisant des caractéristiques avantageuses d'un transistor bipolaire à hétérojonction (un amplificateur de puissance à HBT). La figure 14 montre schématiquement une configuration d'un circuit d'amplification de puissance bi-bande GSM-DCS classique. Sur la figure 14, le circuit d'amplification de puissance bi-bande comprend un amplificateur de puissance DCS 900 recevant un signal d'entrée DCS désigné par IN~DCS, et une tension de polarisation Vdcc pour générer un signal de sortie OUT~DCS lorsqu'il est en fonction, un amplificateur de puissance GSM 902 recevant un signal d'entrée IN~GSM et une tension de polarisation Vgcc, et amplifiant le signal d'entrée IN~GSM pour générer un signal de sortie OUT~GSM lorsqu'il est en fonction, et un élément de commutation de polarisation 904 pour mettre en fonction l'un de l'amplificateur de puissance DCS 900 et de l'amplificateur de puissance GSM 902, et commandant également une tension de polarisation de l'amplificateur de puissance qui est en fonction, en réponse à une tension de commande de sortie Vpc et à un signal de sélection de mode Vmod. La tension de commande de polarisation Vpc est générée individuellement pour chacun de l'amplificateur de puissance DCS 900 et de l'amplificateur de puissance GSM 902. Dans ce circuit d'amplification de puissance bi-bande, l'un de l'amplificateur de puissance DCS 900 et de l'amplificateur de puissance GSM 902 est mis en fonction sous la commande du commutateur de polarisation 904, en réponse au signal de sélection de mode Vmod. L'un ou l'autre du signal de sortie OUT~DCS qui est fourni par l'amplificateur de puissance DCS 900 ou du signal de sortie OUT~GSM qui est fourni par l'amplificateur de puissance GSM 902 est émis par l'intermédiaire d'une antenne commune. La figure 15 montre un exemple de configuration de l'amplificateur de puissance DCS 900 représenté sur la figure 14. Sur la figure 15, l'amplificateur de puissance DCS 900 comprend un circuit d'adaptation d'entrée 911 recevant le signal d'entrée IN~DCS, un premier étage d'amplification 912 amplifiant un signal reçu par l'intermédiaire du circuit d'adaptation d'entrée 911, un second étage d'amplification 914 recevant un signal de sortie du premier étage d'amplification 912 par l'intermédiaire d'un circuit de couplage inter-étage 913, pour amplifier le signal reçu, un troisième étage d'amplification 916 recevant un signal provenant du second étage d'amplification 914 par l'intermédiaire d'un circuit d'adaptation inter-étage 915, pour amplifier le signal reçu, et un circuit d'adaptation de sortie 917 recevant un signal de sortie du troisième étage d'amplification 916 pour générer le signal de sortie OUT~DCS. Le circuit d'adaptation d'entrée 911 est constitué d'un tronçon de ligne, d'une résistance et d'un élément capacitif, et il adapte un signal d'entrée et une impédance d'entrée de l'amplificateur de puissance 900. Les étages d'amplification 912,914 et 916 reçoivent respectivement des tensions de polarisation de collecteur Vdc1, Vdc2 et Vdc3. Chacun des étages d'amplification 912,914 et 916 comprend un transistor bipolaire à hétérojonction (HBT), en tant qu'élément d'amplification de puissance. Les transistors Trd1 à Trd3 reçoivent, sur leurs noeuds de collecteur respectifs, des tensions de polarisation de collecteur Vdc1, Vdc2 et Vdc3, appliquées par l'intermédiaire d'un circuit de stabilisation formé d'un tron- çon de ligne et d'un élément capacitif de stabilisation. Dans les étages d'amplification 912,914 et 916, les tensions de polarisation de collecteur Vdc1, Vdc2 et Vdc3 sont appliquées aux collecteurs respectifs des transistors d'amplification de puissance Trd1, Trd2 et Trd3, par l'intermédiaire du circuit de stabilisation constitué du tronçon de ligne et de l'élément capacitif, et pour que les potentiels de collecteur de ces transistors changent de manière stable et rapide conformément aux potentiels de base des transistors respectifs. L'amplificateur de puissance DCS 900 comprend en outre un filtre passe-bas 920 recevant la tension de polarisation DCS, Vdcc, des circuits de commande de tension de polarisation 921,924 et 926 pour ajuster les tensions de base des transistors d'amplification de puissance Trd1, Trd2 et Trd3 conformément à la tension de polarisation Vdcc provenant du filtre passe-bas 920 et à une tension de commande de polarisation de base VDCS provenant du commutateur de polarisation 904 représenté sur la figure 14, et un circuit de commutation de mode 922 qui réagit à un signal de sélection de mode Vmodd reçu à partir du commutateur de polarisation 904 représenté sur la figure 17, pour fixer sélectivement à un niveau de tension de masse des tensions de polarisation de sortie des circuits de commande de tension de polarisation 921,924 et 926. Le circuit de commande de tension de polarisation 921 est constitué d'un élément résistif. Le circuit de commutation de mode 922 comprend un transistor de commutation qui est rendu sélectivement conducteur sous l'effet du signal de sélection de mode Vmodd, et place l'amplificateur de puissance 900 dans l'état activé ou dans l'état désactivé conformément à l'état de conduction/blocage du transistor de commutation. Le signal de sélection de mode Vmodd est généré par le commutateur de polarisation 904 en réponse à un signal de sélection de mode Vmod représenté sur la figure 14. Lorsque le signal de sélection de mode Vmodd est à un niveau H (niveau logique haut), le transistor de commutation du circuit de commutation de mode 922 est conducteur, pour fixer les tensions de base des transistors d'amplification de puissance Trd1, Trd2 et Trd3 à un niveau de tension de masse ou un niveau de tension base- émetteur qui bloque les transistors d'amplification de puissance Trd1 à Trd3. Lorsque le signal de sélection de mode Vmodd est à un niveau logique B (niveau logique bas), le transistor de commutation dans le circuit de commutation de mode 922 est bloqué et la tension de commande de polarisation VDCS qui est fournie par le commutateur de polarisation 904 est appliquée par l'intermédiaire du circuit de commande de tension de polarisation (un élément résistif) 921 à la base du transistor d'amplification de puissance du premier étage, Trd1. Les transistors d'amplification de puissance Trd2 à Trd3 reçoivent sur leurs bases respectives des tensions de polarisation à un niveau conforme à la tension de polarisation Vdcc et à la tension de commande de polarisation VDCS qui sont respectivement générées par les circuits de commande de tension de polarisation 924 et 926. Conformément à ces tensions de polarisation de base, chacun des transistors d'amplification de puissance Trd1, Trd2 et Trd3 amplifie un signal qui est appliqué sur sa base à partir d'un circuit d'adaptation précédent. Les gains des étages d'amplification 914 et 916 sont ajustés conformément à la tension de commande de polarisation VDCS. Sur la figure 15, un bloc 930 entouré par une ligne en pointillés indique une partie qui est normalement constituée d'une seule puce de semiconducteur, et le tronçon de ligne et la capacité sont normalement disposés à l'extérieur du bloc 930. Le transistor d'amplification de puissance de l'étage final, Trd3, génère le signal de sortie OUT~DCS par l'intermédiaire du circuit d'adaptation de sortie 917 et envoie le signal vers une antenne à travers un coupleur placé à la suite. Par conséquent, le transistor d'amplification de puissance de l'étage final, Trd3, a une possibilité d'attaque fixée de façon à être suffisamment supérieure à celle des transistors d'amplification de puissance Trd1 et Trd2 dans les étages précédents. Le transistor d'amplification de puissance de l'étage final, Trd3, a un noeud de collecteur qui est normalement couplé par l'intermédiaire d'une plage de connexion à un tronçon de ligne disposé à l'extérieur. Un tronçon de ligne en circuit ouvert est placé à un noeud de sortie et une charge capacitive de sortie est ajustée de façon à stabiliser un signal émis par l'étage d'amplification d'étage final 916. La figure 16 montre un exemple de configuration d'amplificateur de puissance GSM 904 représenté sur la figure 14. En se référant à la figure 16, on note que l'amplificateur de puissance GSM 904 comprend un circuit d'adaptation d'entrée 951 recevant un signal d'entrée GSM IN~GSM, un premier étage d'amplification 952 amplifiant un signal reçu par l'intermédiaire du circuit d'adaptation d'entrée 951, un second étage d'amplification 954 recevant un signal provenant du premier étage d'amplification 952 par l'intermédiaire d'un circuit d'adaptation inter-étage 953 pour amplifier le signal reçu, un troisième étage d'amplification 956 recevant un signal provenant du second étage d'amplification 954 par l'intermédiaire d'un circuit d'adaptation inter-étage 955 pour amplifier le signal reçu, et un circuit d'adaptation de sortie 957 émettant vers un noeud de sortie un signal reçu du troisième étage d'amplification 956. Les premier, second et troisième étages d'amplification 952,954 et 956 comprennent respectivement des transistors d'amplification de puissance Trg1, Trg2et Trg3. Le transistor d'amplification de puissance Trg1 reçoit, sur un collecteur, une tension de commande de collecteur Vgc1 par l'intermédiaire d'un circuit de stabilisation constitué d'un tronçon de ligne et d'un élément capacitif. Le transistor d'amplification de puissance Trg2 reçoit, sur un collecteur, une tension de commande de collecteur Vgc2 par l'intermédiaire d'un circuit de stabilisation constitué d'un tronçon de ligne et d'un élément capacitif. Le transistor d'amplification de puissance Trg3 reçoit, sur un collecteur, une tension de commande de collecteur Vgc3 par l'intermédiaire d'un circuit de stabilisation constitué d'un élément capacitif et d'un tronçon de ligne. L'amplificateur de puissance GSM 904 comprend en outre un filtre passe-bas 960 recevant une tension de polarisation Vgcc, un circuit de commande de tension de polarisation (un élément résistif) 961 pour appliquer à la base du transistor d'amplification de puissance Trg1 une tension de commande de polarisation VGSM provenant du commutateur de polarisation 904 représenté sur la figure 14, un circuit de commande de tension de polarisation 964 ajustant une tension de polarisation de base du transistor d'amplification de puissance Trg2 conformément à la tension de polarisation Vgcc et à la tension de commande de polarisation VGSM, un circuit de commande de polarisation 966 ajustant une tension de polarisation de base du transistor d'amplification de puissance Trg3 conformément à la tension de polarisation Vgcc et à la tension de commande de polarisation VGSM, et un circuit de commutation de mode 962 réagissant à un signal de sélection de mode Vmodg émis par le commutateur de polarisation 904 représenté sur la figure 14, de façon à faire passer la tension de commande de polarisation VGSM à un niveau de ten-' sion de masse pour placer les transistors d'amplification de puissance Trg1, Trg2 et Trg3 dans un état non conducteur. Le circuit de commutation de mode 962 comprend un transistor de commutation qui devient sélectivement conducteur en réponse au signal de sélection de mode Vmodg. Selon que le transistor de commutation est dans un état conducteur ou un état bloqué, l'amplificateur de puissance GSM est placé sélectivement dans un état inactif ou un état actif. Le signal de sélection de mode Vmodg est généré par le commutateur de polarisation 904 représenté sur la figure 14, en réponse au signal de sélection de mode Vmod. Lorsque le signal de sélection de mode Vmodg est au niveau H, le transistor de commutation du circuit de commutation de mode 962 est conducteur, la tension de commande de polarisation VGSM atteint un niveau B qui est un niveau de tension de masse, et le transistor d'amplification de puissance Trg se bloque. En outre, dans les circuits de commande de polarisation 964 et 966, leurs tensions de sortie respectives atteignent la tension base-émetteur des transistors d'amplification de puissance Trg2 et Trg3, et les transistors d'amplification de puissance Trg2 et Trg3 se bloquent également. Par conséquent, dans cet état, l'amplificateur de puissance GSM 904 arrête l'opération d'amplification de puissance. Lorsque le signal de sélection de mode Vmodg atteint un niveau B, le transistor de commutation du circuit de commutation de mode 962 est bloqué, les transistors d'amplification de puissance Trg1, Trg2, Trg3 ont les tensions de base polarisées par les circuits de commande de tension de polarisation 961,964 et 966 conformément à la tension de polarisation VGSM et à la tension de commande de polarisation Vgcc, et ils amplifient les signaux reçus à partir de leurs circuits d'adaptation précédents respectifs. Les amplificateurs de puissance 900 et 904 représentés sur les figures 15 et 16 ne diffèrent que par la fréquence de fonctionnement, et ils ont trois étages d'amplification. Chacun des transistors d'amplification de puissance d'étage final Trd3 et Trg3 a une possibilité d'attaque en courant suffisamment élevée, du fait que chacun a son collecteur couplé à une plage de connexion de sortie et attaque une charge de sortie par l'intermédiaire du circuit d'adaptation de sortie 957 avec une puissance d'attaque élevée. Le commutateur de polarisation 902 reçoit les tensions de commande de polarisation Vpcd et Vpcg respectivement pour les modes DCS et GSM, et il reçoit également les signaux de sélection de mode Vmodd et Vmodg, et il met en fonction l'un des amplificateurs de puissance DCS et GSM, 900 et 904, en réponse aux signaux de sélection de mode. Le commutateur de polarisation 902 active sélectivement l'un des amplificateurs de puissance 900 et 904, de façon à permettre la communication en DCS dans la bande de 1800 MHz et en GSM dans la bande de 900 MHz. La figure 17 montre schématiquement une configuration d'une partie principale d'un téléphone mobile incluant le circuit d'amplification de puissance bi-bande. Sur la figure 17, le téléphone mobile comprend une alimentation par batterie 980 fournissant des tensions de polarisation de collecteur Vdc1 à Vdc3 et une tension de polarisation Vdcc pour l'amplificateur de puissance DCS 900, et des tensions de polarisation de collecteur Vgc1 à Vgc3 et une tension de polarisation Vgcc pour le circuit d'amplification de puissance GSM 902, un coupleur de haute fréquence 982 fonctionnant comme un isolateur de bandes, transmettant un signal émis par l'amplificateur de puissance DCS 900, un coupleur de haute fréquence 984 fonctionnant comme un isolateur de bandes transmettant un signal émis par le circuit d'amplification de puissance GSM 902, un circuit de sélection 986 réagissant à un signal de sélection de mode (non représenté) de façon à sélectionner l'un des signaux émis par les coupleurs de haute fréquence 982 et 984, pour transmettre à une antenne 988 le signal qui est sélectionné, un circuit de commande de sortie 990 contrôlant un signal de sortie du coupleur de haute fréquence 982, et générant une tension de commande de polarisation Vpcd conformément au résultat du contrôle, et un circuit de commande de sortie 992 contrôlant un signal de sortie du coupleur de haute fréquence 984 et générant une tension de commande de polarisation Vpcg conformément au résultat du contrôle. Les circuits de commande de sortie 990 et 992 appliquent des tensions de commande de polarisation Vpcd et Vpcg au commutateur de polarisation 904 et conformément aux tensions de commande de polarisa- tion Vpcd et Vpcg, le commutateur de polarisation 904 règle les niveaux de tensions de polarisation de base VDCS et VGSM appliquées aux circuits d'amplification de puissance 900 et 902. Pour des applications GSM et DCS, un amplificateur de puissance doit travailler avec une puissance de sortie élevée qui n'est pas inférieure à 1 W. Par conséquent, pour réduire la perte de puissance dans un régulateur de tension, les tensions de polarisation Vdc1 à Vdc3, Vdcc, Vgc1 à Vgc3 et Vgcc appliquées aux circuits d'amplification de puissance 900 et 902 sont directement fournies par l'alimentation par batterie 980. Le circuit d'amplification de puissance DCS 900 émet le signal de sortie vers l'antenne 988, par l'intermédiaire du coupleur de haute fréquence 982 et du circuit de sélection 985. Le circuit d'amplification de puissance GSM 902 émet le signal de sortie vers l'antenne 988, par l'intermédiaire du coupleur de haute fréquence 984 et du circuit de sélection 986. Entre les bornes de sortie des circuits d'amplification de puissance 900 et 902 et une extrémité de l'antenne, il n'y a normalement pas un isolateur qui est généralement utilisé dans un téléphone mobile domestique (par exemple un téléphone cellulaire numérique personnel (ou PDC pour "Personal Digital Cellular")), ou autres. Cet isolateur est incorporé pour éviter la variation de l'impédance de charge de sortie des circuits d'amplification de puissance 900 et 902 lorsque l'impédance de sortie de la borne d'antenne 988 varie. Dans des applications GSM et DCS, un tel utilisateur n'est pas utilisé pour permettre la miniaturisation et pour réduire les pertes de sortie, et on utilise simplement des coupleurs de haute fréquence 982 et 984. Il y a donc une condition d'utilisation sévère pour les amplificateurs de puissance 900 et 902, telle qu'une condition de tension d'alimentation élevée au moment de l'achèvement de la charge d'alimentation par batterie 980, et une variation de la charge de la borne d'antenne 988 s'exerçant directement sur les amplificateurs de puissance 900 et 902. Lorsqu'une charge de sortie varie dans la condition d'alimentation élevée, la perte de collecteur est augmentée, ce qui génère de la chaleur à cause de la perte de courant dans la perte de collecteur, et des cellules à transistors constituant un transistor d'amplification de puissance fonctionnent de manière non uniforme. Le transistor d'amplification de puissance est soumis à ces conditions du fait que le transistor d'amplification de puissance est constitué d'une multiplicité de cellules de transistor élémentaires, et les conditions de température de fonctionnement pour les transistors de cellules élémentaires varient à cause de la distribution des courants de collecteur, et le fonctionnement non uniforme des cellules à transistors est dû à la variation de la condition de température de fonctionnement. En particulier, le fonctionnement non uniforme des transistors de cellules élémentaires dans le transistor d'amplification de puissance d'étage final Trg3 ou Trd3 occasionnerait une concentration de courant selon laquelle les courants de fonctionnement d'une partie de transistors de cellules élémentaires représentent une majeure partie du courant de fonctionnement global du transistor d'étage final. Par conséquent, une variation de la puissance de sortie à l'intérieur d'une impulsion d'un fonctionnement discontinu est introduite, et dans le cas le plus défavorable le transistor d'amplification de puissance de l'étage final serait finalement détruit. Une telle concentration de courant due à la chaleur produite est un inconvénient propre à un amplificateur de puissance ayant une multiplicité de cellules de transistors élémentaires disposées de façon étroitement adjacente les unes aux autres dans une seule puce. La figure 18 montre schématiquement une implantation d'une puce des amplificateurs de puissance représentés sur les figures 15 et 16. Sur la figure 18, des amplificateurs de puissance DCS et GSM 900 et 902 sont formés dans une puce de semiconducteur 999, respectivement dans des régions divisées en deux. Les circuits indiqués par des cadres en pointillés sur les figures 15 et 16 sont incorporés dans cette puce de semiconducteur. Le transistor d'amplification de puissance du premier étage, Trd1, de l'amplificateur de puissance DCS 900 est disposé dans une région de formation de transistor PWD1, et son transistor d'amplification de puissance du second étage, Trd2, est disposé dans une région de formation de transistor PWD2. Entre les régions de formation de transistor PWD2 et PWD1, il existe une région d'incorporation de circuit d'adaptation IMD12, dans laquelle un circuit d'adaptation inter-étage 912 est formé pour réaliser une adaptation inter-étage entre les amplifications de puis- sance Trd1 et Trd2. En outre, dans l'amplificateur de puissance DCS 900, dans une région IMD23, un circuit d'adaptation inter-étage 915 est incorporé pour réaliser une adaptation entre les transistors d'amplification de puissance du second étage Trd2, et le transistor d'amplification de puissance du troisième étage (étage final) Trd3. A l'opposé des régions de formation de transistor PWD1 et PWD2 et de la région d'incorporation de circuit d'adaptation IMD12, par rapport à la région d'incorporation de circuit d'adaptation IMD23, il est incorporé une région de formation de transistor PWD3 pour placer le transistor d'amplification de puissance d'étage final Trd3. La région de formation de transistor PWD1, la région d'incorporation de circuit d'adaptation IMD12 et la région de formation de transistor PWD2 sont alignées, et dans des positions adjacentes à ces régions, la région d'incorporation de circuit d'adaptation IMD23 est disposée de façon adjacente aux régions PWD3, IMD12 et PWD2. Le transistor d'amplification de puissance du premier étage Trd1 est formé par exemple de deux cellules de transistors élémentaires. Le transistor d'amplification de puissance du second étage, Trd2, est formé par exemple de dix cellules de transistors élémentaires. Le transistor d'amplification de puissance de l'étage final, Trd3, est formé par exemple de 6 x 10 cellules de transistors élémentaires. Une région vide EPY est disposée en position adjacente à la région de formation de transistor PWD3 pour incorporer le transistor d'amplification de puissance de l'étage final, Trd3. Face à la région vide EPY et à la région de formation de transistor PWD3, il existe une région de plages de connexion OBD dans laquelle sont disposées des plages de connexion pour la sortie de l'amplificateur DCS. Du fait que le transistor d'amplification de puissance de l'étage final, Trd3, est formé de façon à avoir un courant d'attaque élevé et également une ligne de signal de sortie large, plusieurs plages de connexion sont disposées dans la région de plages de connexion OBD pour augmenter suffisamment la largeur de la ligne de sortie. Pour l'amplificateur de puissance GSM 902, le transistor d'amplification de puissance du premier étage Trg1 est disposé dans une région de formation de transistor TWG1 et le transistor d'amplification de puissance du second étage Trg2 est disposé dans une région de formation de transistor PWG2. Entre les régions de formation de transistor PWG1 et PWG2, il existe une région IMG12 pour incorporer un circuit d'adaptation inter-étage 953. Les régions PWG1, IMG12 et PWG2 sont alignées. Une région IMG23 dans laquelle est implanté un circuit d'adaptation inter-étage 955 est disposée en position adjacente aux régions PWG1, PWG2 et IMG12. Le transistor d'amplification de puissance de l'étage final Trg3 est formé dans une région de formation de transistor PWG3 adjacente à la région IMG23, et disposée en alignement avec la région de formation de transistor PWD3 et la région vide EPY. Le transistor d'amplification de puissance Trg1 est formé par exemple de quatre cellules de transistors élémentaires, le transistor d'amplification de puissance du second étage, Trg2, est formé par exemple de 16 cellules de transistors élémentaires, et le transistor d'amplification de puissance de l'étage final, Trg3, est formé par exemple de 10 x 10 cellules de transistors élémentaires. En position adjacente à la région de formation de transistor PWG3, il existe une région de plages de connexion de sortie OBG dans laquelle sont disposées des plages de connexion de sortie pour l'amplificateur GSM. Les amplificateurs de puissance 900 et 902 sont intégrés sur une puce de semiconducteur 999. Comme représenté sur la figure 18, les régions pour des composants correspondants des amplificateurs de puissance DCS et GSM 900 et 902 sont disposées en parallèle, et les amplificateurs de puissance 900 et 902, ayant une configuration de circuit pratiquement identique, sont disposés efficacement et leur implantation est facilitée. Comme représenté sur la figure 18, dans les amplificateurs de puissance 900 et 902, les transistors d'amplification de puissance de l'étage final ont une plus grande possibilité d'attaque en courant et occupent une plus grande étendue de puce que les transistors d'amplification de puissance du premier étage et du second étage. La figure 19 montre schématiquement une configuration des transistors d'amplification de puissance de l'étage final, Trd3 et Trg3, des amplificateurs de puissance 900 et 902. Les transistors d'amplification de sortie de l'étage final, Trd3 et Trg3, diffèrent simplement par le nombre de cellules de transistors incluses à l'intérieur, et la figure 19 montre une configuration d'un seul transistor d'amplification de puissance. Sur la figure 19, le transistor d'amplification de sortie de l'étage final comprend des transistors élémentaires Tr11à Tr1n jusqu'à Trm1 à Trmn disposés en m lignes et n colonnes, chacun d'eux étant constitué d'un transistor bipolaire à hétérojonction (HBT). Des conducteurs de collecteur secondaires SL1 à SCLm sont respectivement disposés en correspondance avec les lignes de transistors élémentaires, et des conducteurs de base secondaires SBL1 à SBLm sont respectivement disposés en correspondance avec les lignes de cellules de transistors élémentaires. Les conducteurs de base secondaires SBL1SBLm sont couplés à un conducteur de base principal MBL recevant une tension de polarisation de base provenant d'un circuit de commande de tension de polarisation de base par l'intermédiaire d'un noeud A, et un signal d'entrée radiofréquence (RF) provenant d'un circuit d'adaptation inter-étage précédent, par l'intermédiaire d'un noeud B. Les conducteurs de collecteur secondaires SCL1-SCLm sont couplés en commun à un conducteur de collecteur principal MCL couplé à un noeud de sortie C. Les transistors élémentaires Tr11 à Tr1n jusqu'à Trm1 à Trmn ont leurs bases respectives couplées aux conducteurs de base secondaires SBL1-SBLm correspondants par l'intermédiaire de résistances de stabilisation de base Rb11 à Rb1n jusqu'à Rbm1 à Rbmn. En outre, les transistors élémentaires Tr11à Tr1n jusqu'à Trm1à Trmn ont leurs émetteurs respectifs couplés à un noeud de masse par l'intermédiaire de résistances de stabilisation d'émetteur respectives Re11 à Re1n jusqu'à Rem1 à Remn. Lorsque la température s'élève et un courant de collecteur est augmenté, les résistances de stabilisation Rb11-Rb1n jusqu'à Rbm1Rbmn et Re11-Re1n jusqu'à Rem1-Remn appliquent une rétroaction négative pour réduire des tensions base-émetteur des transistors élémentaires correspondants et empêcher l'augmentation des courants de collecteur. Un transistor bipolaire constitué de la multiplicité de transistors élémentaires est appelé un transistor bipolaire à doigts multiples. La figure 20 montre schématiquement une implantation du transistor d'amplification de puissance de l'étage final représenté sur la figure 19. Sur la figure 20, des régions de cellules élémentaires 11-17,21-27, 31-37,41-47, 51-57 et 61-67, dans chacune desquelles un transistor élémentaire Tr est formé, sont disposées en alignement en six lignes. Ces régions de cellules élémentaires sont divisées en trois blocs BA, BB et BC, incluant chacun des régions de cellules élémentaires alignées en deux lignes. Dans chacune des régions de cellules élémentaires 11-17,21- 27,31-37, 41-47,51-57 et 61-67, un HBT est formé et une région d'émetteur, une région de collecteur et une région de base sont établies. Des conducteurs d'interconnexion d'émetteur secondaires 5c1- 5c6 sont respectivement disposés en commun avec les régions de cellules élémentaires alignées en une ligne (ou transistor élémentaire Tr), et sont couplés aux régions d'émetteur de cellules élémentaires dans une ligne correspondante. Les conducteurs d'interconnexion d'émetteur secondaires 5c1-5c6 sont connectés à des conducteurs d'interconnexion d'émetteur 5a et 5b s'étendant dans la direction des colonnes de part et d'autre des régions de formation de transistors élémentaires. Les conducteurs d'interconnexion d'émetteur 5a et 5b sont couplés à un noeud de masse fournissant une tension de masse. Dans des régions dans lesquelles les conducteurs d'interconnexion d'émetteur secondaires 5c1-5c6 et la région de formation de transistors élémentaires Tr sont en chevauchement mutuel, des résistances de stabilisation d'émetteur sont formées, par exemple, par une couche épitaxiale. Des conducteurs d'interconnexion de base secondaires 2b1-2b3 sont disposés en blocs BA-BC, respectivement, en commun avec les régions de cellules élémentaires dans les blocs respectifs. Les conducteurs d'interconnexion de base secondaires 2b1-2b3 sont respectivement disposés de façon à s'étendre dans un bloc correspondant à travers une région située entre deux lignes de régions de cellules élémentaires, et ils sont respectivement couplés aux régions de base des cellules élémentaires dans le bloc correspondant par l'intermédiaire de résistances de stabilisation de base 7. Les conducteurs d'interconnexion de base secondaires 2b1-2b3 sont couplés à un conducteur d'interconnexion de base 2a couplé à une section d'entrée de signal RF 1 recevant un signal d'entrée RF provenant d'un étage d'amplification précédent, par l'intermédiaire d'un circuit d'adaptation inter-étage. Le conducteur d'interconnexion de base 2a reçoit également une tension de commande de polarisation de base provenant d'un circuit de commande de tension de polarisation correspondant. Les transistors élémentaires Tr formés dans des régions de cellules élémentaires 11-17 à 61-67 sont chacun un transistor bipolaire à hétérojonction HBT, et les conducteurs d'interconnexion de base secondaires 2b1, 2b2 et 2b3 reçoivent respectivement des courants de base Ib1, Ib2 et Ib3. En outre, en correspondance avec chaque ligne de régions de cellules élémentaires, des conducteurs d'interconnexion de collecteur secondaires 4b1-4b6 sont respectivement établis en commun avec les cellules élémentaires dans une ligne correspondante. Les conducteurs d'interconnexion de collecteur secondaires 4b1-4b6 sont respectivement couplés en commun aux cellules élémentaires dans une ligne correspondante, dans les régions de collecteur. Les conducteurs d'interconnexion de collecteur secondaires 4b1-4b6 sont connectés en commun à un conducteur d'interconnexion de collecteur 4a connecté à une section de sortie 3 émettant un signal de haute fréquence (RF). Les conducteurs d'interconnexion de collecteur secondaires 4b1-4b6 reçoivent un courant dérivé à partir d'un courant de collecteur qui est fourni au conducteur d'interconnexion de collecteur 4a, et ils reçoivent donc respectivement des courants de collecteur Ic1-lc6. Dans un HBT, un courant de collecteur augmente lorsque la température s'élève. Si on ne peut pas arrêter cette élévation de température, le courant de collecteur augmente encore davantage et, à son tour, le courant accru augmente davantage la température, et par conséquent un courant augmente indéfiniment, ou un emballement thermique se produit. Pour éviter cet emballement thermique, la résistance de stabilisation de base et une résistance de stabilisation d'émetteur (non représentée) sont incorporées pour empêcher l'augmentation du courant de collecteur. En particulier, la connexion d'une résistance de stabilisation d'émetteur et d'une résistance de stabilisation de base 7 à chaque transistor élémentaire Tr empêche la distribution non uniforme ou irrégulière du courant de collecteur Ic occasionnée par un défaut d'uniformité dans la distribution thermique, ou autres, d'un transistor bipolaire à doigts multiples formé de transistors élémentaires Tr. Lorsqu'une telle cellule de transistor est établie, les conducteurs d'interconnexion de collecteur secondaires 4b1-4b6 sont adaptés de façon à avoir une impédance de conducteur égale pour rendre pratiquement uniformes les courants de collecteur Ic1-lc6 qui circulent à travers eux. Dans ce cas, comme représenté sur la figure 20 dans une région circulaire 8, en fonctionnement, un courant d'attaque occasionne une distribution de température dans le réseau de transistors dans laquelle la partie centrale a une température élevée et la partie périphérique a une température basse. Si une telle distribution de température est établie, il y a une possibilité élevée qu'un courant de collecteur se concentre dans des régions de cellules élémentaires 34 et 44 dans une partie centrale du réseau de transistors. Si une telle concentration de courant de collecteur se produit, une partie principale du total des courants de collecteur Ic1-lc6 circule à travers des transistors élémentaires formés dans les régions de cellules élémentaires 34 et 44, et les courants de fonctionnement circulant à travers les cellules élémentaires dans les régions de cellules élémentaires 34 et 44 représentent donc une partie principale du courant de fonctionnement du transistor d'amplification de puissance de l'étage final. Par conséquent, si un courant de collecteur élevé circule à travers les régions de cellules élémentaires 34 et 44, l'inconvénient suivant en résulte : un emballement thermique est occasionné dans la région circulaire 8, les transistors dans les régions de cellules élémentaires 34 et 44 sont détruits, un courant élevé circule à partir du conducteur d'interconnexion de collecteur 4a vers les conducteurs d'interconnexion d'émetteur 5a et 5b, et l'ensemble du transistor d'amplification de puissance est détruit. On peut effectivement éviter une telle concentration de courant dans un transistor bipolaire à doigts multiples en augmentant l'écartement entre des transistors élémentaires pour réduire l'interaction thermique entre les transistors élémentaires, de façon à placer les transistors élémentaires dans un état thermique isolé les uns des autres, pour réduire la résistance thermique d'ensemble. Cependant, ceci augmente l'étendue d'implantation du transistor d'amplification de puissance de l'étage final, et l'étendue accrue du transistor d'amplification de puissance de l'étage final, qui occupe une grande étendue de la puce, augmente la taille de la puce. En particulier, dans le cas d'un amplificateur HBT formé d'un semiconducteur composé tel que GaAs, celui-ci est plus coûteux qu'un transistor à effet de champ MOS au silicium, et une réduction de l'étendue de la puce est importante du point de vue du prix. Le brevet japonais ouvert à l'examen du public n 2001-102460 décrit une structure dans laquelle, dans un circuit d'amplification de puissance bi-bande, des amplificateurs de puissance GSM et DCS ne fonctionnent pas simultanément, et les transistors d'amplification de puissance de l'étage final de ces circuits d'amplification GSM et DCS ont leurs transistors élémentaires disposés en alternance. Dans cette configuration, le transistor adjacent à un transistor élémentaire ne fonctionne pas. Le but est d'atténuer la condition imposée au pas des transistors élémentaires, de manière équivalente, pour réduire la résistance thermique de fa- çon à réduire la génération de chaleur. Cependant, le système GSM utilise une bande de fréquence de 900 MHz et le système DCS utilise une bande de fréquence de 1800 MHz. Par conséquent, dans la configuration dans laquelle les transistors élémentaires sont disposés en alternance, lorsque l'amplificateur de puissance GSM est utilisé, un harmonique de celui-ci est émis vers un noeud de sortie de l'amplificateur de puissance DCS par couplage capacitif des transistors d'amplification de puissance de l'étage final. Ainsi, comme représenté sur la figure 17, par l'intermédiaire du coupleur 982 et du circuit de sélection 986, une composante de bruit harmonique produite par l'amplificateur de puissance DCS est superposée sur ce signal de transmission GSM, et la qualité de transmission est dégradée. En outre, si les transistors élémentaires des transistors de sortie DCS et GSM sont disposés dans des régions séparées avec une condition de pas suffisante dans chaque région, dans les régions séparées pour le GSM et pour le DCS, de façon similaire, à cause d'un couplage capacitif entre des conducteurs d'interconnexion, un bruit est superposé et la qualité de transmission est dégradée. En outre, dans ce cas, en vue de réduire l'étendue de la puce, on ne peut pas augmenter suffisamment le pas des transistors élémentaires, et le problème de la concentration de courant ne peut pas être suffisamment résolu. Un but de la présente invention est de procurer un circuit d'amplification de puissance multibande capable de réduire une taille de puce sans dégrader la qualité de transmission. Un autre but de la présente invention est de procurer un circuit d'amplification de puissance multibande capable de réduire une taille de puce tout en évitant une concentration de courant. Un amplificateur conforme à un premier aspect de la présente invention comprend : un premier transistor de sortie, incluant une multiplicité de premières cellules de transistors élémentaires, pour émettre un signal d'une première bande de fréquence; un second transistor de sortie incluant une multiplicité de secondes cellules de transistors élémentaires et émettant un signal d'une seconde bande de fréquence différente de la première bande de fréquence; et un élément inductif placé entre un noeud de sortie du premier transistor de sortie et un noeud de sortie du second transistor de sortie. Un amplificateur conforme à un second aspect de la présente invention comprend : un premier transistor de sortie, ayant une multiplicité de premières cellules de transistors élémentaires, pour émettre un signal d'une première bande de fréquence; et un second transistor de sortie, ayant une multiplicité de secondes cellules de transistors élémentaires, adapté pour émettre un signal d'une seconde bande de fréquence. Les premières et secondes cellules de transistors élémentaires sont disposées de façon à s'entourer mutuellement en alternance. Un élément inductif est placé entre le noeud de sortie du premier transistor de sortie et le noeud de sortie du second transistor de sortie. Par conséquent, même si les premier et second transistors de sortie sont constitués de cellules de transistors élémentaires disposées près les unes des autres, l'élément inductif coopère avec une capacité parasite pour former un circuit résonnant pour une composante harmonique. Par conséquent, les noeuds de sortie sont couplés par l'intermédiaire d'une impédance élevée, et une composante harmonique du second transistor de sortie ne peut pas être émise par le premier transistor de sortie, par couplage capacitif. Ainsi, sans dégrader la qualité de transmission, les premiers et seconds transistors élémentaires peuvent être disposés de façon étroitement adjacente les uns aux autres, et les premier et second transistors de sortie peuvent donc être disposés dans une étendue réduite, pour réduire une étendue occupée par la puce. En particulier, même lorsque les premières et secondes cellules de transistors élémentaires sont formées de manière mélangée dans une région de formation de cellules de transistors, et les pas effectifs des cellules de transistors élémentaires sont réduits pour réduire une résistance thermique, il est également possible d'éviter l'apparition d'une composante de bruit générée par couplage capacitif d'une composante harmonique. Une taille de puce peut être suffisamment réduite sans dégrader la qualité de transmission, et il est possible d'éviter une destruction de l'élément à cause d'une concentration de courant. En outre, en disposant les cellules de transistors élémentaires de façon qu'elles s'entourent mutuellement, les cellules élémentaires en fonctionnement sont dépourvues de région limite thermique, et dans la région de transistor en fonctionnement, la chaleur est dissipée de façon à réduire la concentration de chaleur et donc à empêcher l'apparition d'une concentration de courant. En outre, lorsque les premier et second transistors de sortie ont leurs cellules de transistors élémentaires disposées en alternance, des cellules de transistors élémentaires qui fonctionnent simultanément peuvent être disposées d'une manière dispersée dans la région de formation de transistor. Par conséquent, la résistance thermique peut être réduite, la génération de chaleur peut être atténuée et les cellules de transistors élémentaires peuvent également avoir un pas réduit, et par conséquent il est possible d'obtenir une taille de puce réduite. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels : La figure 1 montre schématiquement une implantation d'une puce d'un circuit d'amplification de puissance bi-bande conforme à un premier mode de réalisation de la présente invention ; La figure 2 est un schéma pour illustrer une fonction d'un élément inductif représenté sur la figure 1; La figure 3 montre schématiquement une structure de transistors élémentaires d'un transistor d'amplification de puissance de l'étage final conforme à un second mode de réalisation de la présente invention ; La figure 4 montre de façon plus spécifique une implantation des transistors élémentaires du transistor d'amplification de puissance de l'étage final conforme au second mode de réalisation de la présente invention; La figure 5 montre schématiquement une implantation des transistors élémentaires du transistor d'amplification de puissance de l'étage final conforme à un troisième mode de réalisation de la présente invention ; La figure 6 montre schématiquement une capacité parasite dans l'implantation de conducteur d'interconnexion de la figure 5; La figure 7 illustre de façon plus spécifique l'implantation des transistors élémentaires conforme au troisième mode de réalisation de la présente invention ; La figure 8 montre schématiquement une implantation des transistors élémentaires du transistor d'amplification de puissance de l'étage final conforme à un quatrième mode de réalisation de la présente invention ; La figure 9 montre schématiquement une implantation des transistors élémentaires du transistor d'amplification de puissance de l'étage final conforme au quatrième mode de réalisation de la présente invention ; La figure 10 montre schématiquement une configuration des transistors élémentaires du transistor d'amplification de puissance de l'étage final conforme à un cinquième mode de réalisation de la présente invention ; Les figures 11A et 11B illustrent schématiquement la distribution thermique d'une ligne de transistors élémentaires ; La figure 12 représente schématiquement une distribution thermique dans la disposition de transistors élémentaires de la figure 10; La figure 13 montre en détail l'implantation des transistors élémentaires conforme au cinquième mode de réalisation de la présente invention; La figure 14 montre schématiquement une configuration d'un circuit d'amplification de puissance bi-bande classique; La figure 15 montre un exemple de configuration de circuit de l'amplificateur de puissance DCS représenté sur la figure 14; La figure 16 montre un exemple de configuration de circuit de l'amplificateur de puissance GSM représenté sur la figure 14; La figure 17 montre schématiquement une configuration d'une partie principale d'équipement mobile utilisant un circuit d'amplification de puissance bi-bande classique ; La figure 18 montre schématiquement une implantation d'une puce d'un transistor d'amplification de puissance de l'étage final dans un amplificateur de puissance bi-bande classique ; La figure 19 montre schématiquement une configuration d'un transistor d'amplification de puissance de l'étage final d'un amplificateur de puissance classique ; et La figure 20 montre une implantation des transistors élémentai- res représentés sur la figure 19. Premier mode de réalisation La figure 1 montre schématiquement une implantation d'une puce d'un circuit d'amplification de puissance bi-bande DCS/GSM con- forme à un premier mode de réalisation de la présente invention. Le cir- cuit d'amplification de puissance bi-bande de la figure 1 a une implanta- tion qui diffère de celle de la figure 18 par les points suivants. Des tran- sistors élémentaires (Tr) pour constituer les transistors d'amplification de puissance de sortie de l'étage final, Trd3 et Trg3, des amplificateurs de puissance DCS et GSM respectifs sont disposés d'une manière mélangée dans une région PW3 pour former les transistors d'amplification de sortie finale. Une région de plages de connexion DCS, PBD, et une région de plages de connexion GSM, PBG, sont disposées de façon mutuellement opposée de part et d'autre de la région PW3. Le collecteur du transistor d'amplification de puissance de l'étage final DCS est connecté à un con- ducteur de sortie connecté à des plages de connexion dans la région de plages de connexion DCS, PBD, pour émettre un signal de sortie OUT~DCS. Le collecteur du transistor d'amplification de puissance de l'étage final GSM est connecté à un conducteur de sortie connecté à des plages de connexion incluses dans la région de plages de connexion GSM, PBG, pour émettre un signal de sortie OUT~GSM. En disposant les régions de plages de connexion DCS et GSM, PBD et PBG, de façon mutuellement opposée, les noeuds de sortie de signal DCS et GSM peuvent être espacés le plus possible, pour éviter le couplage capacitif entre eux, pour réaliser l'isolation inter-bande. En outre, les plages de connexion (ou conducteurs de sortie) des régions de plages de connexion GSM et DCS, PBG et PBD, sont interconnectées par l'intermédiaire d'un ensemble série d'un élément inductif Lcc et d'un élément capacitif Ccc. L'implantation restante sur la puce du circuit représenté sur la figure 1 est identique à celle de la puce du circuit représenté sur la figure 18, et les composants semblables sont désignés par des caractères de référence semblables, et leur description détaillée n'est pas répétée. En disposant les transistors élémentaires pour le transistor d'amplification DCS et pour le transistor d'amplification de puissance GSM d'une manière mélangée, dans la région de formation de transistors d'amplification de sortie finale PW3, il est possible d'augmenter la distance entre des transistors élémentaires fonctionnant simultanément, pour réduire la résistance thermique, et il est possible d'éviter une concentration de courant due à une concentration de chaleur. En outre, avec des transistors élémentaires disposés d'une manière mélangée, il n'est pas nécessaire d'augmenter la distance entre des transistors élémentaires adjacents pour réduire la résistance thermique, et cette distance peut être raccourcie par rapport à un dispositif classique de façon à réduire l'étendue totale des transistors d'amplification de puissance de l'étage final, en comparaison avec la configuration classique. Des plages de connexion dans la région de plages de connexion DCS, PBD, sont connectées à un collecteur du transistor d'amplification de puissance Trd3 constitué de transistors élémentaires disposés dans la région de formation de transistors d'amplification de sortie finale, PW3. Des plages de connexion dans la région de plages de connexion GSM, PBG, sont connectées à un collecteur d'un transistor d'amplification de puissance Trg3 disposé dans la région de formation de transistors d'am- plification de sortie finale, PW3. Comme décrit ci-dessus, la région de formation de transistors d'amplification de sortie finale PW3 contient les transistors élémentaires constituant les transistors d'amplification de puissance Trd3 et Trg3 disposés d'une manière mélangée. Par conséquent, ces transistors élémentaires sont interconnectés par des conducteurs de collecteur secondaires DCS et GSM disposés à proximité les uns des autres, comme on le décrira ultérieurement de façon plus spécifique en considérant l'implantation, et il existe un couplage capacitif entre ces conducteurs d'interconnexion. La figure 2 montre un circuit électriquement équivalent d'une configuration d'une partie de sortie des transistors d'amplification de puissance de l'étage final Trd3 et Trg3. Sur la figure 2, une capacité parasite Cpr est connectée entre les noeuds de collecteur CND et CNG des transistors d'amplification de puissance Trd3 et Trg3. En outre, un élément capacitif Ccc et un élément inductif Lcc sont connectés en série entre les noeuds de collecteur CND et CNG. L'élément capacitif Ccc est une capacité de coupure en courant continu ou une capacité de court-circuit en courant alternatif pour éviter que la tension de polarisation de collecteur en courant continu des transistors d'amplification de puissance Trd3 et Trg3 soit transmise à travers l'élément inductif. On suppose donc qu'une composante d'impédance dans une gamme RF de l'élément capacitif Ccc peut être négligée, en comparaison avec l'impédance de la capacité parasite Cpr et l'impédance de l'élément inductif Lcc. Dans ce cas, une impédance Z entre les noeuds de collecteur CNG et CND est représentée par l'équation suivante : Par conséquent, lorsque 1800 MHz est sélectionné pour la fré- quence de résonance #, même si l'amplificateur de puissance GSM fonctionne, et il existe une composante harmonique d'ordre deux de sa bande de fréquence de sortie de 900 MHz, c'est-à-dire une composante de 1800 MHz, ce circuit résonnant parallèle sépare électriquement les noeuds de collecteur CND et CNG. Par conséquent, on peut éviter que la composante harmonique d'ordre deux soit émise par le noeud de collecteur CNG du transistor d'amplification de puissance Trg3 vers le noeud de collecteur CND du transistor d'amplification de puissance Trd3. Ainsi, en fixant la fréquence de résonance # à une composante de fréquence d'une bande de fréquence DCS, dans le fonctionnement GSM, l'impédance entre les noeuds de collecteur CND et CNG peut être rendue infinie par un circuit résonnant parallèle, pour éviter l'émission de la composante harmonique d'ordre deux d'une composante harmonique vers le noeud de sortie de l'amplificateur de puissance DCS. Par conséquent, même si dans un circuit d'amplification bi-bande normal, un coupleur RF (haute fréquence) et un circuit de sélection sont incorporés dans un étage ultérieur à travers lequel un signal de sortie de l'amplificateur de puissance GSM est transmis à une borne d'antenne, comme représenté sur la figure 17, la structure de l'invention peut éviter la transmission d'une composante de bruit harmonique à partir du noeud de sortie de l'amplificateur de puissance DCS vers l'antenne, par l'intermédiaire d'un coupleur RF 982 et d'un sélecteur 986. Dans la région de formation de transistors d'amplification de sortie finale PW3, des transistors élémentaires des transistors d'amplification de puissance de l'étage final Trd3 et Trg3 sont disposés d'une manière mélangée, pour réduire la condition de pas réel entre les régions de cellules élémentaires, afin de réduire l'étendue occupée par la région de formation de transistors d'amplification de sortie finale PW3, en comparaison avec la structure dans laquelle le transistor d'amplification de l'étage final DCS et le transistor d'amplification de puissance de l'étage final GSM sont disposés individuellement. En outre, des transistors élémentaires qui fonctionnent simultanément sont également disposés à distance les uns des autres, et la résistance thermique est réduite de fa- çon équivalente, pour réduire la génération de chaleur afin d'empêcher une concentration de courant due à la chaleur produite. Même si la capa- cité parasite Cpr existe à cause de la disposition mélangée des transistors élémentaires, l'élément inductif Lcc est disposé entre des noeuds de sortie de façon à coopérer avec la capacité parasite pour donner une impédance infinie pour une composante harmonique d'ordre deux du GSM, et il est possible d'éviter de façon fiable qu'une composante de bruit se superpose sur un signal de transmission GSM, pour améliorer la qualité de transmission. Il serait suffisant que l'élément inductif Lcc ait une valeur d'inductance appropriée déterminée en considérant la valeur de capacité réelle de la capacité parasite Cpr. En outre, un élément capacitif Ccc doit seulement bloquer une composante continue d'une tension de polarisation du noeud de collecteur CND, et sa capacité peut avoir n'importe quelle valeur faible, à condition que dans la bande de fréquence 1800 MHz, une valeur absolue d'une composante d'impédance 1/#.Ccc soit une valeur suffisamment faible, négligeable en comparaison d'une valeur absolue #.Lcc d'une composante d'impédance de l'élément inductif Lcc. Comme décrit jusqu'à présent, conformément au premier mode de réalisation, un circuit d'amplification de puissance bi-bande comprend des transistors d'amplification de puissance de l'étage final constitués de transistors élémentaires disposés d'une manière mélangée à l'intérieur d'une seule région de formation de transistors, et les transistors d'amplification de puissance de l'étage de sortie ont un élément inductif couplé entre les noeuds de sortie respectifs. L'élément inductif forme un circuit résonnant parallèle avec une capacité parasite. Ainsi, il est possible d'obtenir une taille de puce réduite, et il est également possible d'éviter qu'un bruit attribué à une composante harmonique d'ordre deux soit superposé sur un signal d'émission. Il en résulte qu'on peut obtenir une taille de puce réduite, sans dégradation de la qualité d'émission et sans concentration de courant. (Second mode de réalisation) La figure 3 montre schématiquement une structure du transistor élémentaire Tr du transistor d'amplification de puissance de l'étage final conforme à un second mode de réalisation de la présente invention. Sur la figure 3, des transistors élémentaires Tr sont disposés en une multiplicité de lignes et une multiplicité de colonnes. La figure 3 montre à titre d'exemple une implantation dans laquelle des transistors élémentaires Tr sont disposés en six lignes et sept colonnes. Dans ce réseau de transistors, les transistors élémentaires Tr disposés dans des lignes de numéro impair R#1, R#3 et R#5 sont utilisés comme le transistor d'amplification de puissance de l'étage final de l'amplificateur de puissance DCS, et les transistors élémentaires Tr disposés dans les lignes de numéro pair R#2, R#4 et R#6 sont utilisés comme des composants du transistor d'amplification de puissance de l'étage final de l'amplificateur de puissance GSM. Sur la figure 3, une lettre "D" désigne un transistor élémentaire Tr utilisé comme un composant du transistor d'amplification de puissance DCS, et une lettre "G" désigne un transistor élémentaire Tr utilisé comme un composant du transistor d'amplification de puissance de l'étage final de l'amplificateur de puissance GSM. Les collecteurs des transistors élémentaires D sont couplés en commun à un conducteur de signal de sortie DCS 3b, et les collecteurs des transistors élémentaires G sont couplés en commun à un conducteur de signal de sortie GSM 3a. Entre les conducteurs de signal de sortie 3a et 3b, un élément capacitif Ccc pour bloquer un courant continu et un élément inductif Lcc pour former un circuit résonnant parallèle en association avec la capacité parasite dans le réseau de transistors, sont connectés en série. Dans le réseau de transistors élémentaires représenté sur la figure 3, dans une direction de colonne, des transistors élémentaires DCS, D, et des transistors élémentaires GSM, G, sont disposés en alternance. Les amplificateurs de puissance DCS et GSM fonctionnent en alternance. Par exemple, lorsque le transistor élémentaire DCS, D, fonctionne, le transistor élémentaire GSM, G, ne fonctionne pas, et ne fournit pas de courant. Par conséquent, le transistor élémentaire DCS D peut avoir un pas dans la direction de colonne augmenté de façon équivalente, la résistance thermique dans cette direction de colonne peut être réduite, la concentration de chaleur peut être évitée, et la concentration de courant peut ainsi être réduite. Même si le transistor élémentaire Tr est disposé à un pas minimal Pmin, les transistors élémentaires DCS et GSM, D et G, auront encore un pas de 2.Pmin dans la direction de colonne. Par conséquent, les transistors élémentaires DCS et GSM, D et G, peuvent être disposés à un pas minimal, et le transistor de l'étage final, occupant une grande étendue de l'amplificateur de puissance, peut être disposé dans une région ayant une étendue réduite, et il est ainsi possible d'obtenir une taille de puce réduite, en comparaison avec la structure dans laquelle les transistors élémentaires DCS et GSM, D et G, sont disposés individuellement dans des régions séparées. En outre, les transistors élémentaires DCS et GSM, D et G, ont leurs régions de collecteur respectives interconnectées par des conducteurs d'interconnexion disposés à proximité les uns des autres, et un élément inductif Lcc forme un circuit résonnant parallèle avec la composante harmonique d'ordre deux du GSM, en association avec une capacité parasite entre les conducteurs d'interconnexion de collecteur. Lorsqu'un signal d'une bande de fréquence GSM de 900 MHz est émis, l'impédance du circuit résonnant parallèle devient infinie pour la composante harmonique d'ordre deux, pour empêcher une fuite de la composante harmonique GSM d'ordre deux à partir du conducteur de signal de sortie GSM 3a vers le conducteur de signal de sortie DCS 3b, du fait que la fréquence de résonance du circuit résonnant parallèle est fixée sur la bande de fréquence DCS. La figure 4 montre de façon spécifique l'implantation du transistor d'amplification de puissance de l'étage final conforme au second mode de réalisation de la présente invention. Sur la figure 4, les transistors élémentaires Tr sont alignés en six lignes et sept colonnes. Dans une première ligne R#1, il y a des régions de cellules élémentaires 11-17 dans chacune desquelles des transistors élémentaires Tr sont formés. dans une seconde ligne R#2, il y a des régions de cellules élémentaires 21-27. Dans une troisième ligne R#3, il y a des régions de cellules élémentaires 31-37. Dans les quatrième, cinquième et sixième lignes R#4, R#5 et R#6, des régions de cellules élémentaires 41-47,51-57 et 61-67 sont respectivement disposées en alignement dans la direction de ligne. Dans chacune des régions de cellules élémentaires 11-17 à 61- 67, un transistor bipolaire à hétérojonction HBT est formé pour constituer le transistor élémentaire Tr, et des régions de base, de collecteur et d'émetteur sont formées. Dans les lignes R#1 - R#6, des conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 sont respectivement disposés de façon à s'étendre dans la direction de ligne. Les conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 sont connectés électriquement aux régions de cellules de transistors élémentaires dans les régions d'émetteur respectives sur les lignes correspondantes, par l'intermédiaire de résistances de stabilisation d'émetteur. Comme représenté sur la figure 4, chacune de ces résistances de stabilisation d'émetteur est formée d'une couche épitaxiale, et elles sont disposés en chevauchement avec les conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 dans une implantation bidimensionnelle. Ces résistances de stabilisation d'émetteur peuvent être constituées d'une résistance diffusée. Les conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 sont connectés à des conducteurs d'interconnexion d'émetteur 5a et 5b disposés à l'extérieur du réseau de cellules de transistors, et s'étendant dans la direction de colonne. Les conducteurs d'interconnexion d'émetteur 5a et 5b sont connectés à un noeud de masse fournissant une tension de masse. Les transistors d'amplification de puissance DCS et GSM ont leurs émetteurs couplés en commun à un noeud de masse à travers des résistances de stabilisation d'émetteur (non représentées). Les régions de cellules de transistors 11-17 à 61-67 ont leurs régions de base respectives connectées électriquement aux résistances de stabilisation de base 7. Dans les lignes de transistors élémentaires R#1, R#2 et R#5, des conducteurs d'interconnexion de base secondaires 2b1, 2b2 et 2b3 sont respectivement disposés de façon à s'étendre dans la direction de ligne, et sont connectés électriquement aux régions de cellules élémentaires dans leurs régions de base respectives sur les lignes correspondantes, par l'intermédiaire des résistances de stabilisation de base respectives sur les lignes respectives. Dans les lignes de cellules élémentaires R#2, R#4 et R#6, des conducteurs d'interconnexion de base secondaires 2a1, 2a2 et 2a3 pour le GSM sont disposés de façon à s'étendre dans la direction de ligne, et sont connectés électriquement aux . régions de cellules élémentaires dans leurs régions de base respectives sur les lignes correspondantes, par l'intermédiaire des résistances de stabilisation de base 7 respectives sur les lignes respectives. Les conducteurs d'interconnexion de base secondaires pour le GSM, 2a1 - 2a3, sont connectés en commun par l'intermédiaire d'un trou traversant 8a à un conducteur d'interconnexion de base GSM 1a s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de base secondaires pour le DCS, 2b1 - 2b3, sont connectés électriquement à travers un trou traversant 8b à un conducteur d'interconnexion de base DCS 1 b s'étendant dans la direction de colonne. Le conducteur d'interconnexion de base DCS 1 b reçoit un signal d'entrée pour le DCS et une tension de polarisation de base pour le DCS. Le conducteur d'interconnexion de base GSM 1a reçoit un signal GSM provenant d'un circuit d'adaptation inter-étage précédent et une tension de polarisation de base provenant d'un circuit de commande de tension de polarisation de base. Les conducteurs d'interconnexion de base 1a et 1 b sont disposés de fa- çon mutuellement adjacente et s'étendent dans la direction de colonne. En correspondance avec les colonnes des régions de cellules élémentaires, des conducteurs d'interconnexion de collecteur secondaires DCS 4b1 - 4b7 sont disposés de façon à s'étendre dans la direction de colonne, et des conducteurs d'interconnexion de collecteur secondaires GSM 4a1 - 4a7 sont également disposés de façon adjacente aux conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7, respectivement, et ils s'étendent dans la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont connectés électriquement aux régions de cellules élémentaires DCS dans les régions de collecteur sur les colonnes correspondantes, à travers des trous traversants 8b. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 sont connectés électriquement aux régions de cellules élémentaires GSM dans les régions de collecteur sur les colonnes correspondantes, à travers les trous traversants 8a. Ainsi, dans cette structure, les trous traversants DCS 8b sont disposés une ligne sur deux dans la direction de colonne et les trous traversants GSM 8a sont disposés une ligne sur deux dans la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont connectés à un conducteur d'interconnexion de collecteur DCS 3b disposé de façon à s'étendre dans la direction de colonne d'un côté du réseau de cellules de transistors, et les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 sont connectés à un conducteur d'interconnexion de collecteur 3a s'étendant dans la direction de colonne de manière opposée au conducteur d'interconnexion de collecteur DCS 3b, par rapport au réseau de cellules de transistors. Entre les conducteurs d'interconnexion de collecteur 3a et 3b, un élément capacitif de coupure du courant continu (court-circuit en alternatif) Ccc et un élément inductif Lcc sont connectés en série. Sur la figure 4, les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 et les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont disposés de manière à s'étendre dans la direction de colonne, de façon mutuellement adjacente, et ils sont disposés en alternance dans la direction de ligne. Comme représenté sur la figure 4, dans l'implantation de régions de cellules de transistors élémentaires, les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 et 4a1 - 4a7 sont disposés pour les colonnes respectives. Par conséquent, bien que l'étendue soit augmentée à cause de la disposition des conducteurs d'interconnexion de collecteur secondaires, les transistors élémentaires GSM et DCS sont disposés en alternance dans la direction de colonne, et les transistors élémentaires GSM peuvent être espacés les uns des autres dans la direction de colonne, et les transistors élémentaires DCS peuvent également être largement espacés les uns des autres dans la direction de colonne. Même si les cellules de transistors élémentaires sont disposées avec un pas suffisamment réduit dans la direction de colonne, il est possible de réduire suffisamment la résistance thermique pour éviter la concentration de chaleur. Par conséquent, l'étendue totale des transistors d'amplification de puissance de l'étage final peut être notablement réduite, et la taille de puce peut être réduite, en comparaison avec la structure dans laquelle des transistors DCS et des transistors GSM sont disposés individuellement dans des régions séparées. Les conducteurs d'interconnexion de collecteur secondaires DCS 4b1 - 4b7 et les conducteurs d'interconnexion de collecteur secondaire GSM 4a1 - 4a7 sont disposés de façon adjacente les uns aux autres ou sous une forme appelée "interdigitée", et une capacité parasite entre collecteurs devient relativement grande. Dans ce cas, un problème qu'on appelle l'isolation inter-bande se poserait normalement. De façon plus spécifique, il y a une possibilité qu'une composante harmonique de 1800 MHz, c'est-à-dire le double de la fréquence de 900 MHz générée dans le fonctionnement en GSM, traverse un circuit d'adaptation d'étage de sortie DCS, et rayonne partiellement à partir d'une antenne. Dans un circuit d'amplification de puissance DCS/GSM, un coupleur est simplement incorporé, et un isolateur inter-bande comme en PDC n'est pas incorporé, et par conséquent il y a une possibilité que la disposition de cellules de façon mélangée soit accompagnée de la formation d'un condensateur interdigité, introduisant aisément la question de l'isolation inter-bande. Une capacité entre les conducteurs d'interconnexion de collecteur 3a et 3b, qui résulte de la capacité parasite entre les conducteurs d'interconnexion de collecteur secondaires DCS et GSM, 4b1 - 4b7 et 4a1 - 4a7, et l'élément inductif Lcc forment ensemble un circuit résonnant parallèle qui résonne dans une bande de fréquence DCS. Par conséquent, pour une composante harmonique d'ordre deux de GSM, qui est générée dans le fonctionnement du GSM, l'impédance du circuit résonnant parallèle devient infinie pour empêcher une fuite de la composante harmonique d'ordre deux du GSM à partir du conducteur d'interconnexion de collecteur DCS 3b, à travers un circuit d'adaptation d'étage de sortie. Comme décrit jusqu'à présent, conformément au second mode de réalisation, des transistors élémentaires GSM et DCS sont disposés en alternance dans la direction de colonne. Par conséquent, sans augmenter notablement une taille d'ensemble du transistor d'amplificateur de puissance de l'étage final, la concentration de courant due à la concentration de chaleur peut être évitée efficacement, et un problème tel qu'une destruction par échauffement excessif peut être évité. En outre, l'élément inductif Lcc est placé de façon externe pour former un circuit résonnant parallèle dans une bande de fréquence DCS. Par conséquent, même si les conducteurs d'interconnexion de collecteur secondaires DCS et les conducteurs d'interconnexion de collecteur secondaires GSM sont disposés de façon mutuellement adjacente, le circuit résonnant parallèle empêche la fuite d'une composante harmonique GSM vers la partie de sortie DCS. On peut ainsi éviter de façon fiable une dé- gradation de l'isolation inter-bande et donc de la qualité d'émission. Il faut noter que les transistors élémentaires DCS et GSM peuvent être disposés dans n'importe quel ordre, à condition qu'ils soient disposés en alternance dans la direction de colonne. En outre, les transistors d'amplifications de puissance de l'étage final DCS et GSM peuvent être constitués de n'importe quel nombre de transistors élémentaires qui est déterminé de façon appropriée pour répondre aux conditions de puissance exigées respectivement pour les amplificateurs de puissance DCS et GSM considérés. Ces transistors d'amplification de puissance de l'étage final peuvent être constitués du même nombre de transistors élémentaires, ou de nombres différents de transistors élémentaires (voir la figure 18). Troisième mode de réalisation La figure 5 montre schématiquement une disposition de transistors élémentaires conforme à un troisième mode de réalisation de la présente invention. Sur la figure 5, les transistors élémentaires sont disposés en lignes et en colonnes. Dans chacune des lignes de transistors élémentaires R#1 - R#6, un transistor élémentaire D qui est un élément constitutif d'un transistor d'amplification de puissance DCS et un transistor élémentaire G qui est un élément constitutif d'un transistor d'amplification de puissance GSM sont disposés en alternance. En outre, dans chacune des colonnes de transistors élémentaires C#1 - C#7, des transistors élémentaires DCS et GSM, D et G, sont disposés en alternance. Ainsi, dans la disposition de cellules de transistors élémentaires de la figure 5, des transistors élémentaires DCS et GSM, D et G, sont disposés en alternance à la fois dans la direction de ligne et dans la direction de colonne. Pour interconnecter les collecteurs des transistors élémentaires GSM, G, des conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 sont disposés, dans des colonnes de transistors élémentaires C#1 C#7, en s'étendant dans la direction de colonne. Pour interconnecter les collecteurs de transistors élémentaires DCS, D, des conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont disposés, dans des colonnes de transistors élémentaires C#1 - C#7, en s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de collecteur se- condaires 4a1 - 4a7 sont couplés en commun à un conducteur de sortie GSM 3a, et les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont couplés en commun au conducteur de sortie DCS 3b. Entre les conducteurs de sortie 3a et 3b, un élément capacitif Ccc pour bloquer un courant continu ou pour établir un court-circuit en alternatif et un élément inductif Lcc sont connectés en série. Dans l'implantation de la figure 5, les colonnes de transistors élémentaires C#1 - C#7 sont respectivement munies de conducteurs d'interconnexion de collecteur secondaires 4ai et 4bi mutuellement adjacents, avec i = 1 à 7. Par conséquent, comme représenté sur la figure 6, comme dans l'implantation du second mode de réalisation, les conducteurs d'interconnexion de collecteur secondaires GSM 4a1 - 4a7 et les conducteurs d'interconnexion de collecteur secondaires DCS 4b1 - 4b7 sont disposés en alternance, et ce qu'on appelle un condensateur interdigité est formé entre les conducteurs de signal de sortie 3a et 3b. En supposant que ce condensateur interdigité ait une capacité Cpr, la capacité Cpr et l'élément inductif Lcc sont employés ensemble pour former un circuit résonnant parallèle pour une bande de fréquence DCS. Ainsi, dans le fonctionnement en GSM, le circuit résonnant parallèle formé par la capacité parasite Cpr et l'élément inductif Lcc permet à une composante harmonique d'ordre deux d'une bande de fréquence GSM d'être couplée vers le conducteur de signal de sortie DCS 3b à travers une impédance pratiquement infinie, pour empêcher une fuite de la composante harmonique d'ordre deux de la bande de fréquence GSM vers le conducteur de signal de sortie DCS 3b. La figure 7 montre schématiquement une implantation de transistors élémentaires conforme au troisième mode de réalisation de la présente invention. Sur la figure 7, comme dans l'implantation de cellules élémentaires décrite dans le second mode de réalisation en référence à la figure 4, des transistors élémentaires Tr sont formés dans des régions de cellules élémentaires 11-17 à 61-67 disposées en six lignes et sept colonnes. Pour des lignes de cellules élémentaires R#1 - R#6, des conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 sont respectivement établis. Les conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 sont connectés à des conducteurs d'interconnexion d'émetteur 5a et 5c disposés à l'extérieur de la région de cellules élémentaires, en s'étendant dans la direction de colonne. Les conducteurs d'interconnexion d'émetteur 5a et 5b sont couplés à un noeud de masse fournissant une tension de masse. Du fait que les transistors élémentaires DCS et GSM, D et G, sont disposés en alternance dans chacune des lignes de cellules élémentaires R#1 - R#6, des conducteurs d'interconnexion de base secondaires 2b1 - 2b6 et 2a1 - 2a6 sont disposés de façon à s'étendre dans la direction de ligne dans les lignes de transistors élémentaires R#1 - R#6. Les conducteurs d'interconnexion de base secondaires 2a1 - 2a6 sont respectivement connectés à travers des trous traversants 8a à des résistances de stabilisation de base 7 connectées aux régions de base de régions de cellules élémentaires alternées dans les lignes de cellules élémentaires correspondantes. Les conducteurs d'interconnexion de base secondaires 2b1 - 2b6 sont connectés à travers des trous traversants 8b aux résistances de stabilisation de base 7 connectées aux régions de base de cellules élémentaires des lignes de cellules élémentaires respectives. Les conducteurs d'interconnexion de base secondaires 2a1 - 2a6 sont connectés à travers des trous traversants 8a à un conducteur d'interconnexion de base 1a disposé à l'extérieur de la région de réseau de cellules et s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de base secondaires 2b1 - 2b6 sont connectés à travers des trous traversants 8b à un conducteur d'interconnexion de base 1b disposé en position adjacente au conducteur d'interconnexion de base 1a et s'étendant dans la direction de colonne. Le conducteur d'interconnexion 1a reçoit un signal d'entrée GSM (un signal de sortie d'un circuit d'adaptation précédent et une tension de commande de polarisation de base) et le conducteur d'interconnexion 1 b reçoit un signal d'entrée DCS (un signal de sortie d'un circuit d'adaptation précédent et une tension de commande de polarisation de base). Du fait que cette région de cellules élémentaires comporte les transistors élémentaires DCS et GSM, D et G, disposés en alternance à la fois dans la direction de ligne et dans la direction de colonne, en ce qui concerne les trous traversants 8a et 8b, les trous traversants DCS et GSM 8b et 8a sont disposés en alternance dans la région de réseau à la fois dans la direction de ligne et dans la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4a1-4a7 et 4b1-4b7 sont disposés dans les colonnes de cellules élémentaires respectives C#1 C#7 s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 sont connectés électriquement à travers les trous traversants 8a aux régions de collecteur de régions de cellules élémentaires alternées des colonnes correspondantes. Les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont respectivement connectés électriquement à travers les trous traversants 8b aux régions de collecteur de régions de cellules élémentaires alternées d'une colonne correspondante. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 et 4b1 - 4b7 sont également associés aux trous traversants 8a et 8b disposés en alternance à la fois dans la direction de ligne et la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 sont connectés en commun au conducteur d'interconnexion de collecteur 3a formant un conducteur de signal de sortie GSM, et les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b7 sont connectés en commun au conducteur d'interconnexion de collecteur 3b formant un conducteur de signal de sortie DCS. Entre les conducteurs d'interconnexion de collecteur 3a et 3b, l'élément capacitif Ccc pour établir un court-circuit en alternatif (ou pour bloquer un courant continu) et l'élément inductif Lcc pour former un circuit résonnant sont connectés en série. Dans l'implantation d'interconnexion représentée sur la figure 7, les transistors élémentaires DCS et GSM, D et G, sont disposés en alternance non seulement dans la direction de colonne mais également dans la direction de ligne. Par conséquent, chacune des lignes de cellules élémentaires R#1 - R#6 est associée aux conducteurs d'interconnexion de base secondaires 2a (2a1 - 2a6) et 2b (2b1 - 2b6) disposés de façon mutuellement adjacente, et l'étendue de la région de réseau de cellules élémentaires est augmentée de l'étendue occupée par les conducteurs d'interconnexion de base secondaires. Cependant, avec les transistors élé- mentaires DCS et GSM disposés en alternance dans la direction de ligne, même si des régions de cellules de transistors élémentaires sont disposées avec un pas minimal, au cours du fonctionnement les transistors élémentaires adjacents dans les directions de ligne et de colonne ne fonctionnent pas en même temps. Par conséquent, de façon équivalente, le pas entre cellules élémentaires est augmenté, et la résistance thermique peut être suffisamment réduite, la chaleur peut être répartie dans les directions des lignes et des colonnes, et la concentration de courant due à la chaleur produite peut être évitée. Par conséquent, l'étendue du réseau de cellules de transistors peut être réduite notablement par rapport à ce qui est habituel, du fait que le pas des cellules élémentaires peut également être réduit dans la direction de ligne. En outre, dans le mode de réalisation présent comme dans le second mode de réalisation, une capacité parasite d'un condensateur interdigité qui est formé entre des conducteurs de signal de sortie, en association avec l'élément inductif Lcc, forme un circuit résonnant parallèle dans une bande de fréquence DCS et peut empêcher une fuite d'une composante harmonique d'ordre deux dans le fonctionnement en GSM vers le conducteur de signal de sortie DCS 3b. Comme décrit jusqu'à présent, conformément au troisième mode de réalisation, les transistors élémentaires DCS et GSM sont disposés en alternance dans les directions des lignes et des colonnes. Il est donc possible de réduire la résistance thermique des transistors élémentaires GSM et DCS dans les directions des lignes et des colonnes sans augmenter le pas des régions de cellules élémentaires. Il est donc possible d'éviter efficacement une concentration de courant sans augmenter notablement la taille globale du transistor d'amplification de courant de l'étage final . En outre, avec l'élément inductif Lcc disposé entre les conducteurs d'interconnexion de collecteur 3a et 3b, une capacité parasite entre les conducteurs de signal de sortie 3a et 3b et l'élément inductif forment ensemble un circuit résonnant parallèle pour une bande de fréquence DCS dans le fonctionnement en GSM, pour empêcher une fuite d'une composante harmonique d'ordre deux d'une bande de fréquence GSM vers un circuit de sortie de signal DCS, afin de réduire de façon fiable la dégradation de l'isolation inter-bande. Il faut noter que chacun des transistors d'amplification de puissance de l'étage final DCS et GSM est formé d'un nombre de transistors élémentaires qui est déterminé de façon appropriée conformément à des conditions de puissance respectivement exigées. Quatrième mode de réalisation La figure 8 montre schématiquement une disposition de transistors élémentaires conforme à un quatrième mode de réalisation de la présente invention. Sur la figure 8, les transistors élémentaires sont disposés en six lignes et sept colonnes. Dans la direction de ligne, les transistors élémentaires GSM et DCS, G et D, sont disposés en alternance. Dans la direction de colonne, des transistors élémentaires d'une seule sorte sont disposés en alignement. Sur la figure 8, dans des colonnes de cellules élémentaires C#1, C#3, C#5 et C#7, des transistors élémentaires GSM, G, sont alignés dans la direction de colonne, et dans des colonnes de cellules élémentaires C#2, C#4 et C#6, des transistors élémentaires DCS, D, sont alignés dans la direction de colonne. Les régions de collecteur des transistors élémentaires GSM, G, sont couplées par l'intermédiaire de conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a4 à un conducteur d'interconnexion de collecteur 3a formant un conducteur de signal de sortie GSM. Les régions de collecteur des transistors élémentaires DCS, D, sont interconnectées par des conducteurs d'interconnexion de collecteur secondaires 4b1, 4b2 et 4b3 disposés respectivement en correspondance avec les colonnes de cellules élémentaires C#2, C#4 et C#6, et également connectés au conducteur d'interconnexion de collecteur 3b formant un conducteur de signal de sortie DCS. Entre le conducteur de signal de sortie DCS ou le conducteur d'interconnexion de collecteur DCS 3b et le conducteur de signal de sortie GSM ou le conducteur d'interconnexion de collecteur GSM 3a, un élément capacitif Ccc pour bloquer un courant continu et un élément inductif Lcc pour former un circuit résonnant parallèle sont connectés en série. Dans la disposition de transistors élémentaires représentée sur la figure 8, les transistors élémentaires GSM et DCS, G et D, sont disposés en alternance dans la direction de ligne. En fonctionnement, seule- ment l'un ou l'autre des transistors élémentaires GSM et DCS, G et D, fonctionne, et les transistors élémentaires GSM et DCS, G et D, peuvent donc être disposés avec un pas suffisant dans la direction de colonne, la résistance thermique de ces transistors peut être réduite dans la direction de ligne, et la concentration de courant due à la génération de chaleur peut ainsi être évitée. En outre, dans les colonnes de cellules élémentaires C#1 à C#7, les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a4 et les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b3, respectivement pour le GSM et le DCS, sont disposés en alternance. Même dans ce cas, un condensateur interdigité est formé entre les conducteurs de signal de sortie 3a et 3b . Ce condensateur interdigité et l'élément inductif Lcc sont employés ensemble pour former un circuit résonnant parallèle dans une bande de fréquence DCS. Par conséquent, dans le fonctionnement en GSM, une composante harmonique d'ordre deux (1800 MHz) du GSM ne peut pas fuir à travers le conducteur de signal de sortie DCS 3b vers un circuit de sortie DCS, et en outre à travers le circuit de sortie DCS vers une borne d'antenne. Une dégradation de l'isolation inter-bande peut donc être réduite. La figure 9 montre une configuration plus spécifique de l'implantation de transistors élémentaires conforme au quatrième mode de réalisation. Sur la figure 9, des transistors élémentaires Tr sont formés dans des régions de cellules élémentaires 11-17 à 61-67 disposées en six lignes et sept colonnes. Des conducteurs d'interconnexion d'émetteur secondaires 5c1- 5c6 sont respectivement disposés en correspondance avec des lignes de cellules élémentaires R#1 - R#6. Les conducteurs d'interconnexion d'émetteur secondaires 5c1-5c6 sont connectés électriquement aux cellules élémentaires dans les régions d'émetteur sur les lignes respectives, par l'intermédiaire de résistances de stabilisation d'émetteur (non représentées), et ils sont également couplés à des conducteurs d'interconnexion d'émetteur 5a et 5b disposés à l'extérieur de la région de réseau de cellules et s'étendant dans la direction de colonne. En outre, les lignes de cellules élémentaires R#1 - R#6 sont également munies de conducteurs d'interconnexion de base secondaires respectifs 2a1, 2b1 à 2a6,2b6 s'étendant dans la direction de ligne. Les transistors élémentaires DCS et GSM sont disposés en alternance dans la direction de ligne, et par conséquent deux conducteurs d'interconnexion de base secondaires sont disposés dans chacune des lignes de cellules élémentaires R#1 - R#6. Dans chacune des lignes de cellules élémentaires R#1 - R#6, les conducteurs d'interconnexion de base secondaires dans une paire de conducteurs d'interconnexion de base secondaires 2a1 et 2b1 à 2a6 et 2b6 sont connectés électriquement en alternance aux résistances de stabilisation de base 7 à travers les trous traversants 8a et 8b. Par conséquent, dans chacune des lignes de cellules élémentaires R#1 - R#6, les trous traversants 8a et 8b sont disposés en alternance pour les conducteurs d'interconnexion de base secondaires 2a (2a1 - 2a6) et 2b (2b1 - 2b6). Dans la direction de colonne, les trous traversants 8a et 8b sont formés de manière alignée dans chaque ligne. Les conducteurs d'interconnexion de base secondaires 2a1 - 2a6 sont couplés en commun à travers les trous traversants 8a au conducteur d'interconnexion de base 1a placé à l'extérieur de la région de réseau de cellules et s'étendant dans la direction de colonne, et les conducteurs d'interconnexion de base secondaires 2b1 - 2b6 sont couplés en commun à travers les trous traversants 8b au conducteur d'interconnexion de base 1 b placé en position adjacente au conducteur d'interconnexion de base 1a et s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de base 1a et 1 b reçoivent respectivement le signal d'entrée GSM et le signal d'entrée DCS. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a4 sont disposés, en correspondance avec les colonnes de cellules élémentaires C#1, C#3, C#5 et C#7, de façon à s'étendre dans la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a4 sont connectés électriquement dans les colonnes de cellules élémentaires respectives, aux régions de cellules élémentaires, dans les régions de collecteur, à travers les trous traversants 8a. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a4 sont couplés en commun au conducteur d'interconnexion de collecteur 3a formant le conducteur de signal de sortie GSM. Les conducteurs d'interconnexion de collecteur secondaires 4b1, 4b2 et 4b3 sont disposés, en correspondance avec les colonnes de cellules élémentaires C#2, C#4, et C#6, de façon à s'étendre dans la direction de colonne. Les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b3 sont respectivement connectés électriquement aux régions de cellules élémentaires, dans les régions de collecteur, à travers les trous traversants 8b, dans une colonne de cellules élémentaires correspondante. Les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b3 sont couplés en commun au conducteur d'interconnexion de collecteur 3b formant le conducteur de signal de sortie DCS. L'élément capacitif Ccc et l'élément inductif Lcc sont connectés en série entre les conducteurs d'interconnexion de collecteur (conducteurs de signal de sortie) 3a et 3b. Dans l'implantation de conducteurs d'interconnexion représentée sur la figure 9, chacune des colonnes de cellules élémentaires C#1 - C#7 est associée à un conducteur d'interconnexion de collecteur secondaire de signal. Cependant, les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a4 et 4b1 - 4b3 sont disposés en alternance dans la direction de ligne, et sont simplement espacés d'un pas de régions de cellules élémentaires dans la direction de ligne, et ils sont constitués d'un conducteur d'interconnexion d'une couche de conducteurs d'interconnexion commune. Par conséquent, même si les conducteurs d'interconnexion de collecteur 3a et 3b formant les conducteurs de signal de sortie sont disposés de façon mutuellement opposée par rapport à la région de réseau de cellules élémentaires, un "condensateur interdigité" est encore formé et, de façon similaire à ce qui a été décrit dans les second et troisième modes de réalisation, il existe une capacité parasite. Si dans le fonctionnement en GSM une composante harmonique est générée par couplage capacitif, la capacité parasite et l'élément inductif Lcc forment un circuit résonnant parallèle, et l'impédance entre les conducteurs d'interconnexion de collecteur 3a et 3b est maximisée pour empêcher la propagation de signal par couplage capacitif. Par conséquent, ta composante harmonique d'ordre deux dans le fonctionnement en GSM ne peut pas fuir vers le circuit de sortie DCS à travers le conducteur d'interconnexion de collecteur 3b. Il faut noter que dans le quatrième mode de réalisation, les transistors d'amplification de puissance DCS et GSM de l'étage final sont constitués de nombres différents de transistors élémentaires G et D. Le nombre de transistors élémentaires utilisés doit seulement être déterminé de manière appropriée, en tenant compte de chaque puissance d'attaque exigée pour les amplificateurs de puissance DCS et GSM. Par conséquent, les transistors d'amplification de puissance GSM et DCS de l'étage final peuvent respectivement être constitués du même nombre de transistors élémentaires. Cette configuration peut être obtenue en incorporant en supplément les régions de cellules élémentaires formant les transistors élémentaires pour le transistor d'amplification de puissance DCS dans la région extérieure, dans la direction de ligne sur la figure 9, en alignement dans la direction de colonne. Conformément à une telle configuration, on peut faire en sorte que les transistors élémentaires D constituant le transistor d'amplification de puissance DCS soient en nombre égal aux transistors élémentaires G constituant le transistor d'amplification de puissance GSM. Comme décrit jusqu'à présent, conformément au quatrième mode de réalisation, dans des cellules de transistors élémentaires disposés en ligne et en colonne, des transistors élémentaires DCS et GSM sont disposés en alternance dans la direction de ligne. Par conséquent, les transistors élémentaires DCS et GSM, D et G, peuvent avoir un pas accru dans la direction de ligne, et les résistances thermiques des transistors de sortie de l'étage final peuvent être réduites pour éviter une concentration de courant due à la concentration de chaleur. En outre, les conducteurs d'interconnexion de collecteur interconnectant les transistors élémentaires sont disposés parallèlement les uns aux autres pour acheminer séparément les signaux de sortie GSM et DCS. Par conséquent, même s'il existe une capacité parasite, le fait de connecter entre les conducteurs d'interconnexion de collecteur (conducteurs de signal de sortie) l'élément inductif Lcc, pour former un circuit résonnant parallèle dans une bande de fréquence DCS, conjointement à la capacité parasite, peut éviter qu'une composante harmonique d'ordre deux dans le fonctionnement en GSM soit transmise à travers le circuit de sortie DCS vers une borne d'antenne, ce qui permet de réduire la dégra- dation de l'isolation inter-bande. Cinquième mode de réalisation La figure 10 montre schématiquement une disposition de transistors élémentaires conforme à un cinquième mode de réalisation de la présente invention. Sur la figure 10, les transistors élémentaires sont disposés en six lignes et sept colonnes, comme décrit dans les second à quatrième modes de réalisation. Dans le réseau de transistors élémentaires, les transistors élémentaires GSM et DCS, G et D, sont disposés en une forme d'anneau de façon à s'entourer mutuellement en alternance. Plus précisément, dans la disposition représentée sur la figure 10, au centre du réseau des cellules de transistors élémentaires, six transistors élémentaires GSM, G, sont disposés de manière mutuellement adjacente sous la forme d'une matrice. Ces transistors élémentaires GSM, G, sont entourés par des transistors élémentaires DCS, D, disposés en une forme d'anneau. En outre, les transistors élémentaires DCS D en une forme d'anneau sont entourés par des transistors élémentaires GSM, G, disposés en une forme d'anneau. Des conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b6 et 4a1 - 4a7 sont disposés en correspondance avec les colonnes de transistors élémentaires respectives. Des conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 et 4b1- 4b6 sont couplés aux transistors élémentaires correspondants, dans les régions de collecteur, dans des colonnes de transistors élémentaires correspondantes. Les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7 sont couplés en commun au conducteur de signal de sortie ou conducteur d'interconnexion de collecteur GSM 3a, et les conducteurs d'interconnexion de collecteur secondaires 4b1 - 4b6 sont couplés en commun au conducteur de signal de sortie ou conducteur d'interconnexion de collecteur DCS 3b. Entre le conducteur de signal de sortie ou conducteur d'interconnexion de collecteur GSM 3a et le conducteur de signal de sortie ou conducteur d'interconnexion de collecteur DCS 3b, un élément capacitif Ccc et un élément inductif Lcc sont connectés en série. Comme représenté sur les figures 11A et 11 B, le fait de disposer des transistors élémentaires d'une seule sorte en une forme d'anneau peut atténuer la génération d'une région limite thermique (une région limite d'une distribution thermique), en comparaison avec une disposition normale. Plus précisément, en référence à la figure 11A, on note que si des transistors élémentaires Tr sont disposés en succession et fonctionnent simultanément, une partie située à l'extérieur des transistors élémentaires Tr disposés aux extrémités opposées a une température basse du fait qu'elle ne contient pas d'élément en fonctionnement. D'autre part, dans ces transistors élémentaires Tr fonctionnant simultanément, une propagation de chaleur se produit du fait de la génération de chaleur. Par conséquent, comme représenté sur la figure 11 B, il se produit une distribution de température dans laquelle le transistor élémentaire Tr placé au centre a la température la plus élevée, tandis qu'une extrémité de la ligne de transistors, ou une région limite thermique, est à une température basse. Une telle distribution thermique occasionnerait avec une probabilité élevée une concentration de courant due à une concentration de chaleur au transistor élémentaire central. Cependant, lorsque des transistors élémentaires qui fonctionnent simultanément sont disposés en une forme d'anneau, comme représenté sur la figure 12, on peut faire en sorte que la région de ces transistors élémentaires soit dépourvue d'une région limite thermique, et on peut réduire la génération d'une distribution de chaleur pour permettre à ces transistors élémentaires de fonctionner simultanément à une température uniforme, de façon à réduire la concentration de courant due à la concentration de chaleur. Par conséquent, lorsque des transistors élémentaires d'une seule sorte sont disposés dans le réseau de cellules élémentaires, les extrémités du réseau aux quatre côtés du réseau de cellules élémentaires constituent une région limite thermique qui occasionne la distribution thermique dans le réseau de transistors, et une concentration de chaleur aurait une plus grande probabilité de se produire à un transistor élémentaire situé au centre du réseau. Le fait de disposer en une forme d'anneau les transistors élémentaires qui fonctionnent simultanément, comme représenté sur la figure 10, peut éliminer une telle région limite thermique, rendre uniforme la température de fonctionnement des transistors élémentaires, et réduire la concentration de chaleur. En outre, la région de transistors élémentaires qui fonctionnent simultanément est entourée par des transistors élémentaires dans un état de non-fonctionnement, et chaque transistor élémentaire est donc adjacent aux transistors élémentaires ne fonctionnant pas, au moins dans deux directions. Par conséquent, la résistance thermique peut être réduite, et un pas équivalent de chaque transistor élémentaire peut être augmenté, pour empêcher la génération d'une concentration de chaleur. Dans la disposition de la figure 10, les lignes d'interconnexion de collecteur secondaires 4b1 - 4b6 et 4a1 - 4a7 sont disposées de façon à s'étendre dans la direction de colonne. Par conséquent, pour éviter un couplage capacitif par la capacité du conducteur d'interconnexion, un élément inductif Lcc est disposé de façon à former un circuit résonnant parallèle dans une bande de fréquence DCS. Il est possible d'améliorer la concentration de courant sans dégrader l'isolation inter-bande, et différentes sortes de transistors élémentaires qui sont disposés d'une manière mélangée contribuent à la réduction de la taille de puce. La figure 13 montre de façon plus spécifique une implantation de transistors élémentaires du transistor d'amplification de sortie de l'étage final conforme au cinquième mode de réalisation de la présente invention. Sur la figure 13, les régions de cellules élémentaires 11-17 à 61-67 sont disposées en six lignes et sept colonnes. En correspondance avec les lignes de cellules élémentaires, les conducteurs d'interconnexion de base secondaires 2a1 - 2a6 sont respectivement disposés en s'étendant dans la direction de colonne, et les conducteurs d'interconnexion de base secondaires 2b1 - 2b6 sont respectivement disposés de façon adjacente aux conducteurs d'interconnexion de base secondaires 2a1 - 2a6, en s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de base secondaires 2a1 - 2a6 sont connectés en commun à travers les trous traversants 8a au conducteur d'interconnexion de base 1a s'étendant dans la direction de colonne. Les conducteurs d'interconnexion de base secondaires 2b1 - 2b6 sont connectés en commun à travers les trous traversants 8b au conducteur d'interconnexion de base 1 b s'étendant dans la direction de colonne. En correspondance avec les colonnes de cellules élémentaires, les conducteurs d'interconnexion de collecteur secondaires GSM 4a1 - 4a7 sont respectivement disposés en s'étendant dans la direction de co- lonne, et les conducteurs d'interconnexion de collecteur secondaires DCS 4b1 -4b7 sont respectivement disposés de façon adjacente aux conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7, en s'étendant dans la direction de colonne. En correspondance avec les lignes de cellules élémentaires, il existe des conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 couplés en commun aux conducteurs d'interconnexion d'émetteur 5a et 5b s'étendant dans la direction de colonne. Les conducteurs d'interconnexion d'émetteur secondaires 5c1 - 5c6 sont connectés électriquement aux régions de cellules élémentaires, dans les régions d'émetteur, sur des lignes correspondantes, par l'intermédiaire de résistances de stabilisation d'émetteur (non représentées). Les conducteurs d'interconnexion de base secondaires 2a1 - 2a6 et 2b1 - 2b6 et les conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a6 et 4b1 - 4b6 sont connectés électriquement, respectivement à travers des trous traversants 8a et 8b, aux régions de base et de collecteur de régions de cellules élémentaires correspondantes, de façon que les transistors élémentaires GSM et DCS soient disposés en une forme d'anneau de manière à s'entourer mutuellement. Plus précisément, dans les régions de cellules élémentaires 11-17, des résistances de stabilisation de base 7 sont connectées à travers les trous traversants 8a au conducteur d'interconnexion de base secondaire 2b, et les régions de collecteur respectives sont connectées à travers les trous traversants 8a aux conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7. Dans la seconde ligne, les régions de cellules élémentaires 21 et 27 ont les régions de base respectives connectées électriquement à la ligne d'interconnexion de base secondaire 2a2 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8a, et les régions de collecteur respectives connectées électriquement aux conducteurs d'interconnexion de collecteur secondaires 4a1 et 4a7 à travers les trous traversants 8a. Les régions de cellules élémentaires 22-26 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2b2 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8b, et leurs régions de collecteur connectées électriquement à travers les trous traversants 8b aux conducteurs d'interconnexion de collecteur secondaires 4b2 - 4b6. Dans la troisième ligne, les régions de cellules élémentaires 31- 33-35 et 37 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2a3 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8a, et les régions de collecteur respectives connectées électriquement à travers les trous traversants 8a aux conducteurs d'interconnexion de collecteur secondaires 4a1, 4a3 et 4a7. Les régions de cellules élémentaires 32 et 36 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2b3 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8b, et les régions de collecteur respectives connectées électriquement à travers les trous traversants 8b aux conducteurs d'interconnexion de collecteur secondaires 4b2 et 4b6. Dans la quatrième ligne, comme dans la troisième ligne, les régions de cellules élémentaires 41-43-45 et 47 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2a4 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8a, et ont les régions de collecteur respectives connectées électriquement à travers les trous traversants 8a aux conducteurs d'interconnexion de collecteur secondaires 4a1, 4a3 et 4a7. Les régions de cellules élémentaires 42 et 46 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2b4 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8b et ont les régions de collecteur respectives connectées électriquement à travers les trous traversants 8b aux conducteurs d'interconnexion de collecteur secondaires 4b2 et 4b6. Dans la cinquième ligne, les régions de cellules élémentaires 51 et 57 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2a5 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8a, et les régions de collecteur respectives connectées électriquement à travers les trous traversants 8a aux conducteurs d'interconnexion de collecteur secondaires 4a1 et 4a7. Les régions de cellules élémentaires 52-56 ont leurs régions de base connectées électriquement au conducteur d'inter- connexion de base secondaire 2b5 par l'intermédiaire des résistances de stabilisation de base 7 et à travers les trous traversants 8b, et les régions de collecteur respectives connectées électriquement à travers les trous traversants 8b aux conducteurs d'interconnexion de collecteur secondaires 4b2-4b6. Dans la sixième ligne, les régions de cellules 61-62 ont leurs régions de base connectées électriquement au conducteur d'interconnexion de base secondaire 2a6 par l'intermédiaire des résistances de stabilisation de base et à travers les trous traversants 8a, et les régions de collecteur respectives connectées à travers les trous traversants 8a aux conducteurs d'interconnexion de collecteur secondaires 4a1 - 4a7. Ainsi, comme représenté sur la figure 13, conformément à la configuration dans laquelle les régions de cellules élémentaires sont disposées en une matrice de lignes et de colonnes, les conducteurs d'interconnexion d'émetteur secondaires et de base secondaires sont disposés en correspondance avec chaque ligne, et chaque colonne comporte un conducteur d'interconnexion de collecteur secondaire, les transistors élémentaires DCS et GSM peuvent être disposés en une forme d'anneaux multiples, simplement en changeant leurs positions de contact. On notera que si dans la configuration de cellules de transistors élémentaires représentée sur les figures 10 et 13, un isolateur est incorporé pour réaliser l'isolation inter-bande, comme c'est le cas en PDC ou autres, il n'est pas particulièrement exigé d'incorporer l'élément inductif Lcc pour former un circuit résonnant parallèle. La configuration de cellules de transistors élémentaires des figures 11 et 13 peut également contenir le nombre de transistors élémentaires qui est déterminé de façon appropriée pour correspondre à la puissance de sortie exigée pour chacun des transistors d'amplification de puissance GSM et DCS. Comme décrit jusqu'à présent, conformément au cinquième mode de réalisation, les transistors élémentaires GSM et DCS sont disposés en un réseau de cellules élémentaires sous la forme d'anneaux s'entourant mutuellement. Par conséquent, il est possible d'éviter une concentration de courant et il est possible de réduire la taille de puce sans augmenter un pas des régions de cellules élémentaires pour former les transistors élémentaires. En outre, lorsque les conducteurs d'interconnexion de collecteur secondaires DCS et GSM sont disposés de façon mutuellement adjacente, un élément inductif est incorporé pour former un circuit résonnant parallèle dans une bande de fréquence DCS, et on peut éviter qu'une composante harmonique d'ordre deux dans le fonctionnement en GSM fuie vers un noeud de sortie de l'amplificateur de puissance DCS et soit transmise à une antenne à travers un circuit de sortie DCS, et il est possible de réduire suffisamment la dégradation de l'isolation inter-bande. Autres applications Dans la description ci-dessus, un transistor HBT est indiqué comme composant du transistor d'amplification de puissance. On peut cependant également obtenir un effet similaire en appliquant la présente invention à un amplificateur de puissance incluant un transistor à effet de champ à grille isolée, tel qu'un transistor à effet de champ MOS ou un transistor à effet de champ MES, en tant que composant de l'amplificateur, au lieu du transistor HBT. En outre, dans la description ci-dessus, un amplificateur de puissance bi-bande est décrit comme étant un amplificateur de puissance GSM/DCS. Le système de communication n'est cependant pas limité à un tel système de communication, et la présente invention est applicable à n'importe quel circuit d'amplification de puissance multibande amplifiant un signal d'une multiplicité de bandes de fréquence mutuellement différentes. En outre, lorsqu'un circuit résonnant parallèle est incorporé, la présente invention est applicable à n'importe quelle configuration correspondant à une bande de fréquence double, dans la mesure où une bande de fréquence est accompagnée d'une composante harmonique incluse dans une composante de l'autre bande de fréquence. En outre, la présente invention est applicable de façon générale à un amplificateur de puissance multibande amplifiant la puissance d'un signal d'une multiplicité de bandes de fréquence. Comme décrit dans ce qui précède, conformément à la présente invention, des cellules de transistors élémentaires des transistors d'amplification de puissance de l'étage final d'un amplificateur de puissance multibande sont disposées de manière dispersée dans une région de réseau de cellules élémentaires. Par conséquent, la résistance thermique des transistors d'amplification de puissance peut être réduite. En outre, même lorsque des conducteurs de signal de sortie sont disposés de façon mutuellement adjacente pour diriger séparément vers la sortie chaque signal dans les bandes multiples, un élément inductif est disposé entre les conducteurs de signal de sortie, et dans un fonctionnement dans lequel un signal d'une bande est émis, il est possible d'éviter qu'une composante harmonique de cette bande fuie par couplage capacitif vers le conducteur de signal de sortie de l'autre bande, et il est donc possible de réduire la dégradation de l'isolation inter-bande. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Amplificateur caractérisé en ce qu'il comprend : un premier transistor de sortie (Trd3), incluant une multiplicité de premières cellules de transistors élémentaires (D), pour émettre un signal d'une première bande de fréquence; un second transistor de sortie (Trg3), incluant une multiplicité de secondes cellules de transistors élémentaires (G), pour émettre un signal d'une seconde bande de fréquence différente de la première bande de fréquence ; etun élément inductif (Lcc) disposé entre un noeud de sortie du premier transistor de sortie et un noeud de sortie du second transistor de sortie. 2. Amplificateur selon la revendication 1, caractérisé en ce que les premier et second transistors de sortie (Trd3, Trg3) comprennent au moins une partie ayant une seule seconde cellule de transistor élémentaire (G) formée entre deux premières cellules de transistors élémentaires (D) alignées dans une direction donnée. 3. Amplificateur selon la revendication 1, caractérisé en ce qu'il comprend en outre un élément capacitif (Ccc) connecté en série à l'élément inductif (Lcc) entre le noeud de sortie (3b) du premier transistor de sortie (Trd3) et le noeud de sortie (3a) du second transistor de sortie (Trg3). 4. Amplificateur selon la revendication 2, caractérisé en ce que les premières et secondes cellules de transistors élémentaires (D et G) sont disposées en alternance dans l'une au moins d'une première direction et d'une seconde direction orthogonale à la première direction. 5. Amplificateur selon la revendication 2, caractérisé en ce que les premières et secondes cellules de transistors élémentaires (D et G) sont disposées en groupes qui s'entourent mutuellement, en alternance. 6. Amplificateur selon la revendication 1, caractérisé en ce que la multiplicité de premières cellules de transistors élémentaires (Trd3) et la multiplicité de secondes cellules de transistors élémentaires (Trg3) sont alignées dans une première direction et une seconde direction orthogonale à la première direction, et comprennent chacune des premier et second noeuds de conduction et un noeud de commande; le premier transistor de sortie (Trd3) comprend en outre une multiplicité de premiers conducteurs d'interconnexion (4b1 - 4b7 ; 4a1 - 4a4) disposés de manière à s'étendre dans la première direction et interconnectant électriquement les premiers noeuds de conduction de la multiplicité de premières cellules de transistors élémentaires (D), une multiplicité de seconds conducteurs d'interconnexion (5c1 - 5c6) disposés de manière à s'étendre dans la seconde direction et interconnectant électriquement les seconds noeuds de conduction de la multiplicité de premières cellules de transistors élémentaires, une multiplicité de troisièmes conducteurs d'interconnexion (2b1 - 2b3 ; 2b1 - 2b6) disposés de manière à s'étendre dans la seconde direction et interconnectant électriquement les noeuds de conduction des premières cellules de transistors élémentaires, et un quatrième conducteur d'interconnexion (3b) disposé de manière à s'étendre dans la seconde direction et connecté électriquement aux premiers conducteurs d'interconnexion pour former le noeud de sortie du premier transistor de sortie; le second transistor de sortie (Trg3) comprend en outre un cinquième conducteur d'interconnexion (4a1 - 4a7 ; 4a1 - 4a4) disposé de manière à s'étendre dans la première direction et disposé dans la seconde direction en alternance avec les premiers conducteurs d'interconnexion, et interconnectant électriquement les premiers noeuds de conduction des secondes cellules de transistors élémentaires, une multiplicité de sixièmes conducteurs d'interconnexion (5c1 - 5c6) disposés de manière à s'étendre dans la seconde direction en commun avec les seconds conducteurs d'interconnexion, et interconnectant électriquement les seconds noeuds de conduction des secondes cellules de transistors élémentaires, une multiplicité de septièmes conducteurs d'interconnexion (2a1 - 2a3 ; 2a1 - 2a6) disposés de manière à s'étendre dans la seconde direction et en alternance dans la première direction avec les troisièmes conducteurs d'interconnexion, et interconnectant électriquement les noeuds de commande des secondes cellules de transistors élémentaires, et un huitième conducteur d'interconnexion (3a) disposé de manière à s'étendre dans la seconde direction à l'opposé du quatrième conducteur d'interconnexion, et interconnecté électriquement aux cinquièmes conducteurs d'interconnexion pour former le noeud de sortie du second transistor de sortie; les seconds et sixièmes conducteurs d'interconnexion sont interconnectés à un conducteur de tension de référence (5a, 5b) transmettant une tension prédéterminée ; et les premiers et cinquièmes conducteurs d'intercon- nexion sont connectés à des cellules de transistors élémentaires correspondantes, alternativement dans l'une au moins des première et seconde directions. 7. Amplificateur selon la revendication 6, caractérisé en ce que les premiers et cinquièmes conducteurs d'interconnexion (4b1 - 4b7 ; 4a1 - 4a7 ; 4b1 - 4b4 ; 4a1 - 4a4) sont disposés en correspondance avec les colonnes respectives de cellules de transistors élémentaires alignées dans la première direction. 8. Amplificateur, caractérisé en ce qu'il comprend : un premier transistor de sortie (Trd3) ayant une multiplicité de cellules de transistors élémentaires (D), pour émettre un signal d'une première bande de fréquence; et un second transistor de sortie (Trg3) ayant une multiplicité de secondes cellules de transistors élémentaires (G) disposées de façon que les premiers transistors élémentaires et les seconds transistors s'entourent mutuellement en alternance, pour fournir en sortie un signal d'une seconde bande de fréquence. 9. Amplificateur selon la revendication 8, caractérisé en ce que: la multiplicité de premières cellules de transistors élémentaires (D) et la multiplicité de secondes cellules de transistors élémentaires (G) sont disposées en alignement à la fois dans une première direction et une seconde direction orthogonale à la première direction, et chacune comprend des premier et second noeuds de conduction et un noeud de commande; le premier transistor de sortie (Trd3) comprend en outre une multiplicité de premiers conducteurs d'interconnexion (4b1 - 4b7) disposés de manière à s'étendre dans la première direction et interconnectant électriquement les premiers noeuds de conduction de la multiplicité de premières cellules de transistors élémentaires, une multiplicité de seconds conducteurs d'interconnexion (5c1 - 5c6) disposés de manière à s'étendre dans la seconde direction et interconnectant électriquement les seconds noeuds de conduction de la multiplicité de premières cellules de transistors élémentaires, une multiplicité de troisièmes conducteurs d'interconnexion (2b1 - 2b6) s'étendant dans la seconde direction et interconnectant électriquement les noeuds de commande des premières cellules de transistors élémentaires, et un quatrième conducteur d'interconnexion (3b), disposé de manière à s'étendre dans la seconde direction et connecté électriquement aux premiers conducteurs d'interconnexion, pour former le noeud de sortie du premier transistor de sortie; le second transistor de sortie (Trg3) comprend en outre une multiplicité de cinquièmes conducteurs d'interconnexion (4a1 - 4a4) disposés de manière à s'étendre dans la première direction et disposés dans la seconde direction en alternance avec les premiers conducteurs d'interconnexion, et interconnectant électriquement les premiers noeuds de conduction de la multiplicité de secondes cellules de transistors élémentaires, une multiplicité de sixièmes conducteurs d'interconnexion (5c1 - 5c6) disposés de manière à s'étendre dans la seconde direction en commun avec les seconds conducteurs d'interconnexion, et interconnectant électriquement les seconds noeuds de conduction de la seconde multiplicité de cellules de transistors élémentaires, une multiplicité de septièmes conducteurs d'interconnexion (2a1 - 2a6) disposés de manière à s'étendre dans la seconde direction et en alternance avec la multiplicité de troisièmes conducteurs d'interconnexion dans la première direction, et interconnectant électriquement les noeuds de commande de la multiplicité de secondes cellules de transistors élémentaires, et un huitième conducteur d'interconnexion (3a) disposé de manière à s'étendre dans la seconde direction à l'opposé du quatrième conducteur d'interconnexion, par rapport à une région de formation pour former les premières et secondes cellules de transistors élémentaires, et interconnecté électriquement aux cinquièmes conducteurs d'interconnexion, pour former un noeud de sortie du second transistor; les seconds et sixièmes conducteurs d'interconnexion sont interconnectés à un conducteur de tension de référence (5a, 5b) transmettant une tension prédéterminée ; et les premiers et cinquièmes conducteurs d'interconnexion sont connectés à des transistors élémentaires correspondants de façon que les premières et secondes cellules de transistors élémentaires s'entourent mutuellement, en groupes, de manière alternée. 10. Amplificateur selon la revendication 1 ou 8, caractérisé en ce que la première bande de fréquence (DCS) comprend une composante de fréquence qui est un multiple entier d'une composante de fréquence de la seconde bande de fréquence (GSM).