FR 2829615 A1 20030314 FR 0211170 A 20020910 en une seule pièce. 1 2829615 STRUCTURE D'INTERCONNEXION ENTRE PUCES A GRANDE DENSITE Domaine de l'invention La présente invention concerne une structure d'interconnexion pour puce de semiconducteur et, en particulier, une structure d'interconnexion pour puce dans laquelle les circuits placés sur au moins une puce peuvent fonctionner de manière séparée et indépendante et sont rapprochés. Arrière-plan de l'invention Divers types d'imageurs ou de capteurs d'images sont utilisés actuellement, parmi lesquels des capteurs d'images à dispositif à couplage de charges (DCC) et des capteurs d'images CMOS. Ces capteurs d'images à base de semiconducteur sont largement utilisés dans de nombreux dispositifs d'entrée d'images car ils peuvent être produits en grande série à l'aide de procédés lithographiques avancés permettant de créer des motifs fins. Parmi les applications, on trouve les appareils photo numériques, les périphériques d'ordinateur de saisie de documents, les médias visuels et les télécopieurs. Un capteur d'images DCC utilise une barrette de capteurs photoélectriques pour former des paquets de charge proportionnels à I'intensité lumineuse reçue. Ces capteurs photoalectriques sont, en général, des phototransistors ou des photodiodes situés sur la surface du capteur d'images. Chaque paquet de charge constitue un pixel de l'image composite. Les données d'image sont lues depuis la matrice de DCC en décalant ces paquets de charge analogiques depuis la matrice de DCC, de l'intérieur vers la périphérie, pixel par pixel. Pour débuter le processus de lecture, les charges de la première ligne sont transférées vers un registre de lecture et, de là, les signaux sont entrés sur un amplificateur et, dans la plupart des applications, sur un convertisseur analogique-numérique. Lorsqu'une ligne a été lue, ses charges sur la ligne du registre de lecture sont supprimoes. La ligne suivante est alors entrée dans le registre de lecture et toutes les lignes 2 2829615 situées au-dessus descendent d'une ligne. Ainsi, les lignes sont lues une par une. Du fait que tous les pixels d'une ligne de pixels sont lus simultanément, les pixels de la matrice de CCD ne sont pas adressables individuellement. Du fait des contraintes portant sur la tension, la capacité et le processus, les matrices de DCC ne sont pas très bien adaptées aux hauts niveaux d'intégration possibles dans les circuits intégrés CMOS. Donc, un circuit supplémentaire de traitement des signaux nécessaire pour les capteurs d'images DCC (par exemple, mémoire de stockage des informations relatives au capteur) est généralement placé sur une ou plusieurs puces séparées. En conséquence, le coût et la taille du système sont accrus. On sait également que des capteurs d'images DCC demandent une forte consommation d'énergie et des tensions de fonctionnement plus élevées comparés aux circuits CMOS classiques de traitement des signaux. Des capteurs d'images DCC utilisent, généralement, une barrette de capteurs d'images par pixels actifs et une rangée, ou registre, d'amplificateurs de façon à échantillonner et conserver la sortie d'une ligne donnée de capteurs d'images par pixels. Le principe de fonctionnement des pixels CMOS est basé sur la modulation d'une capacité à jonction PN polarisée en inverse (d'une diode par exemple) due à la lumière incidente. Les photons absorbés dans la zone d'appauvrissement de la jonction polarisée en inverse génèrent des paires électron-trou qui déchargent la capacité polarisée en inverse. Des jonctions plus grandes recueillent davantage de photons et sont plus sensibles à la lumière, mais elles réduisent la résolution d'un capteur car un nombre moins important de pixels peut être placé sur la surface disponible. Des capteurs d'images CMOS présentent plusieurs avantages par rapport aux capteurs d'images DCC. Les capteurs d'images CMOS sont formés en utilisant le même procédé de fabrication CMOS que pour le circuit associé nécessaire pour faire fonctionner le capteur d'images CMOS et, de ce fait, les capteurs et le circuit de support sont facilement intégrables sur une unique puce. L'intégration sur une unique puce facilite la miniaturisation, réduit les coûts de fabrication et augmente la fiabilité. En utilisant des capteurs d'images CMOS, il est possible de créer un circuit intégré monolithique fournissant non seulement le capteur, mais aussi des circuits de logique de commande et de synchronisation, de traitement d'images et de traitement de signaux. Ainsi, les capteurs d'images CMOS peuvent être fabriqués à faible coût, comparés aux capteurs d'images DCC, en utilisant 3 2829615 des procédés classiques de fabrication de circuits intégrés CMOS. De plus, les capteurs d'images CMOS fonctionnent à une tension de fonctionnement plus basse et consomment moins d'énergie, ce qui permet au système dans lequel les capteurs sont intégrés de fonctionner plus longtemps sur piles, ce qui est un avantage considérable pour Des produits de numérisation portables. Enfin, chaque capteur d'images CMOS est accessible par une grille de lignes x-y au lieu d'utiliser le procédé de registre à décalage des dispositifs à couplage de charges. La possibilité d'adressage par colonne et ligne du capteur d'images CMOS, qui est similaire au procédé classique de lecture d'une mémoire vive, permet un fenêtrage de 1'image. Les capteurs d'images CMOS n'exigent qu'une seule alimentation électrique pour commander à la fois le capteur d'images et le circuit associé. En revanche, les capteurs d'images DCC exigent, en général, trois tensions d'entrce différentes. De plus, les capteurs d'images DCC ne présentent pas une tension d'obscurité homogène en raison des imperfections du procédé de fabrication. Les capteurs d'images CMOS sont également connus pour présenter des niveaux d'obscurité contradictoires, mais le circuit CMOS associé de traitement des signaux peut suivre le niveau d'obscurité pour chaque capteur d'images CMOS et fournir un facteur de compensation pendant la fonction de traitement des signaux afin qu'un niveau d'obscurité homogène soit obtenu sur toute la barrette de capteurs d'images CMOS. Toutefois, les capteurs d'images CMOS présentent également des inconvénients. L'utilisation des techniques actuelles de fabrication des circuits intégrés CMOS pour le circuit CMOS associé de traitement des signaux et le capteur d'images CMOS compromet la construction des capteurs photoélectriques CMOS, ce qui réduit la qualité du signal image. Par exemple, les niveaux types de dopage du substrat et de source / drain (ou puits dopé de manière rétrograde, o le niveau de dopage à la surface est inférieur au niveau de dopage sous la surface) généralement utilisés dans des procédés CMOS sont supérieurs à ceux qui fournissent une qualité optimale de capteur d'images. Si l'on réduit les niveaux de dopage pour améliorer la sensibilité, la gamme dynamique ou l'équilibre des couleurs du capteur, on obtient une dogradation notable des performances du circuit CMOS de traitement. Donc, des niveaux élevés d'intégration des composants (c'est-à-dire des capteurs d'images et le circuit de travail de traitement des signaux sur la même puce) ne sont pas réalisables. 4 2829615 En outre, dans les cas o le capteur d'images CMOS et son circuit de traitement des signaux sont co-implantés sur le même circuit intégré, les circuits associés prennent une partie de la surface destinée aux pixels, ce qui donne une surface globale plus grande de la puce et une réduction du facteur de remplissage d'image (le rapport entre la surface de pixels actifs et la surface totale de pixels). L'efficacité, la résolution et la sensibilité de la barrette de capteurs d'images CMOS sont alors désavantageusement réduites. De plus, certaines couches de matière CMOS (par exemple, les couches de siliciure) peuvent être partiellement ou complètement opaques, ce qui réduit la sensibilité du capteur d'images. Afin de supprimer les inconvénients résultant de l'utilisation de la technologie actuelle des procédés de fabrication CMOS en liaison avec des capteurs d'images CMOS, certains procédés modifiés de fabrication CMOS ont été développés qui suppriment des étapes de traitement ou modifient des caractéristiques physiques des dispositifs pour améliorer la qualité de signal des capteurs d'images. Bien que la suppression de ces étapes de traitement améliore la qualité de signal des capteurs d'images, la technologie CMOS est le plus souvent compromise. En résumé, on peut dire que la technologie actuelle des procédés de fabrication de capteurs d'images CMOS est en retard de plusieurs générations par rapport à la technique actuelle des procédés de fabrication CMOS. Résumé de l'invention Pour supprimer les inconvénients susmentionnés relatifs à l'utilisation de capteurs d'images CMOS et de circuits de travail CMOS associés, la présente invention fournit un système d'interconnexion entre une première structure de circuit intégré dans laquelle une pluralité de capteurs d'images est fabriquée et une deuxième structure de circuit intégré CMOS(ou un autre type de circuit intégré, par exemple, Bi-CMOS) comprenant un circuit de traitement de signaux fonctionnant en liaison avec les capteurs d'images. Grâce à la séparation de la structure de capteurs d'images et du circuit de travail de traitement de signaux, la structure de capteurs d'images peut être fabriquée en employant des techniques de traitement qui sont optimisées spécifiquement pour les capteurs d'images et le circuit de traitement de signaux peut également être fabriqué en employant uniquement des techniques de fabrication et des caractéristiques de dispositif optimales. Le système d'interconnexion comprend des bosses nickelées sans courant, des 2829615 bosses à souder ou d'autres procédés bien connus d'interconnexion de puces, en particulier des structures d'interconnexion à petit pas. Les bosses sont placées sur la structure de capteurs d'images afin d'interconnecter chaque capteur d'images ou élément de pixel avec son circuit associé de traitement de signaux situé sur une structure distincte. Des structures correspondantes d'interconnexion de puce sont également incluses sur le circuit de traitement de signaux pour la connexion à chacun des éléments de pixel de la structure de capteurs d'images. Après la fabrication des deux structures individuelles, la structure de capteurs d'images est liée à la structure de traitement de signaux au moyen des structures correspondantes d'interconnexion de puce. Conformément aux enseignements de la présente invention, I'utilisation de structures séparées de capteurs d'images et de traitement de signaux permet d'optimiser les caractéristiques fonctionnelles et le procédé de fabrication de chaque structure en utilisant les étapes de fabrication et les caractéristiques de dispositif les plus appropriées. En particulier, I'invention vise un dispositif à circuit intégré caractérisé en ce qu'il comprend: un premier circuit intégré comprenant une pluralité d'éléments électriques à fonctionnement discret et une pluralité d'éléments d'interconnexion conducteurs en communication électrique avec un ou plusieurs éléments de la pluralité d'éléments électriques à fonctionnement discret; et un deuxième circuit intégré comprenant un circuit de fonctionnement et une pluralité de plages de connexion formée sur sa surface et en communication électrique avec la pluralité d'éléments d'interconnexion conducteurs. Suivant un perfectionnement simple, le nombre d'éléments électriques à fonctionnement discret est égal au nombre d'éléments d'interconnexion. Suivant un perfectionnement simple, le pas de la pluralité d'éléments d'interconnexion est égal au pas de pluralité de plages de connexion. Suivant un perfectionnement simple, le circuit de fonctionnement du deuxième circuit intégré fonctionne en liaison avec la pluralité d'éléments électriques du premier circuit intégré. Suivant un perfectionnement simple, la pluralité d'éléments d'interconnexion est égale à la pluralité d'éléments électriques à fonctionnement discret. 6 2829615 Suivant un perfectionnement simple, la pluralité d'éléments d'interconnexion comprend une pluralité de bosses conductrices. Suivant un perfectionnement simple, la pluralité de bosses conductrices est formée en formant une couche conductrice sur la pluralité d'éléments électriques et en enlevant de manière sélective des parties de la couche conductrice afin que les parties restantes forment les bosses conductrices. Suivant un perfectionnement simple, I'enlèvement sélectif de parties de la couche conductrice est commandé par un procédé lithographique en utilisant un masque pour identifier les parties à enlever. Suivant un perfectionnement simple, chaque élément de la pluralité d'éléments électriques à fonctionnement discret comprend un circuit de fonctionnement et une plage conductrice en communication électrique avec le circuit de fonctionnement et en ce que chaque plage de la pluralité de plages conductrices est également en communication électrique avec un élément de la pluralité d'éléments d'interconnexion et en ce que chaque plage de la pluralité de plages conductrices est exposée par un procédé lithographique réalisé sur la surface du premier circuit intégré pour permettre la formation de la pluralité d'éléments d'interconnexion en communication électrique avec elle. Suivant un perfectionnement simple, chaque élément de la pluralité d'éléments d'interconnexion conducteurs est fixé sur une plage de la pluralité de plages de connexion en utilisant un adhésif conducteur. Suivant un perfectionnement simple, la pluralité d'éléments électriques est disposée en une barrette. Suivant un perfectionnement simple, la pluralité d'éléments électriques est disposée selon un motif linéaire. Suivant un perfectionnement simple, la surface dédiée à la pluralité d'éléments électriques sur le premier circuit intégré est la plus grande possible. En particulier, I'invention vise un dispositif à circuit intégré caractérisé en ce qu'il comprend: un premier circuit intégré comprenant une pluralité de capteurs photoélectriques à fonctionnement discret, dans lequel un paramètre de fonctionnement de chaque capteur de la pluralité de capteurs photoélectriques se rapporte à la lumière incidente sur le premier circuit intégré, et dans lequel le premier circuit intogré comprend, en outre, une pluralité d'éléments d'interconnexion conducteurs, chaque élément étant en communication électrique avec un ou plusieurs capteurs de la pluralité de capteurs photoélectriques; et un deuxième circuit intégré comprenant une pluralité de plages de connexion formée sur sa surface et en communication électrique avec la pluralité d'éléments d'interconnexion conducteurs. En particulier, I'invention vise un procédé de fabrication d'un dispositif à circuit caractérisé en ce qu'il comprend les étapes qui consistent en: la fabrication d'un premier circuit intégré comprenant une pluralité d'éléments électriques à fonctionnement discret; la fabrication d'une pluralité d'éléments d'interconnexion conducteurs en communication électrique avec un ou plusieurs éléments de la pluralité d'éléments électriques à fonctionnement discret; la fabrication d'un deuxième circuit intégré comprenant une pluralité de plages de connexion formée sur une de ses surfaces; et le positionnement de chaque élément de la pluralité d'éléments d'interconnexion conducteurs de façon qu'il soit en communication électrique avec une plage de la pluralité de plages de connexion. Suivant un perfectionnement, I'étape de fabrication de la pluralité d'éléments d'interconnexion conducteurs comprend la formation d'une couche conductrice sur la pluralité d'éléments électriques et l'enlèvement sélectif de parties de la couche conductrice afin que les parties restantes forment les éléments d'interconnexion conducteurs. Suivant un perfectionnement, I'étape d'enlèvement sélectif comprend, en outre, I'application d'un masque lithographique sur la surface de la couche conductrice et l'enlèvement de parties de la couche conductrice commandé par le masque lithographique. Suivant un perfectionnement, chaque élément de la pluralité d'éléments électriques comprend un circuit de fonctionnement et une plage de contact conductrice en communication électrique avec le circuit de fonctionnement et dans lequel chaque plage de la pluralité de plages conductrices est également en communication électrique avec un élément de la pluralité d'éléments d'interconnexion et dans lequel le procédé comprend, en outre, I'exposition de chaque plage de la pluralité de plages conductrices en utilisant un masque lithographique appliqué sur la surface de fonctionnement du 8 2829615 premier circuit intégré et la formation de la pluralité d'éléments d'interconnexion en communication électrique avec elle à travers le masque. Suivant un perfectionnement, I'étape de positionnement comprend, en outre, la fixation de chaque élément de la pluralité d'éléments d'interconnexion conducteurs à une plage de la pluralité de plages de connexion en utilisant un adhésif conducteur. Suivant un perfectionnement, chaque élément de la pluralité d'éléments électriques à fonctionnement discret comprend un capteur photoélectrique. Suivant un perfectionnement, la pluralité de capteurs photoélectriques est fabriquée par 1'étape consistant à doper un substrat présentant un premier type de conductivité avec un dopant présentant un deuxième type de conductivité. Description succincte des dessins La présente invention sera mieux comprise et ses autres avantages et possibilités d'utilisation appara^'tront plus clairement à la lecture de la description des modes de réalisation préférés et grâce aux dessins suivants, parmi lesquels: la figure 1 illustre une barrette type de capteurs d'images CMOS; la figure 2 illustre un circuit de capteur d'images CMOS de la technique antérieure, la figure 3 est un axe temporel représentant les phases de fonctionnement du circuit de capteur d'images CMOS de la figure 2; la figure 4 est une vue en coupe transversale des première et deuxième structures de circuit intégré interconnectées conformément aux enseignements de la présente invention; et la figure 5 illustre des zones de dopage du circuit de capteur d'images CMOS. Description des modes de réalisation préférés Les étapes de traitement et les composants matériels de la présente invention ont été représentés par d es procédés et des éléments cl assiq u es sur les dessins, en représentant uniquement les détails particuliers pertinents dans le cadre de la présente invention afin de ne pas encombrer la description de détails qui sont évidents pour les spécialistes de la technique. 3 5 Les couches d u d ispositif don nées en exem ple ne so nt pas rep résentés à I'échelle. Des références numériques identiques désignent des éléments identiques des structures sur l'ensemble des dessins. Des matériaux semiconducteurs massifs peuvent être utilisés comme photoconducteurs (également appelés capteurs photoélectriques ou capteurs S d'images) basés sur la modification de la résistance du semiconducteur en fonction de la longueur d'onde et de l'intensité des ondes lumineuses incidentes. Des électrons à l'état lié dans la bande de valence (pour un matériau semiconducteur intrinsèque) ou à des niveaux d'énergie déterminés par le dopage dans la bande interdite (pour des matériaux semiconducteurs extrinsèques) absorbent l'énergie provenant des photons de la lumière incidente et sont excités à des états libres dans la bande de conduction. Les électrons restent excités pendant une durée de vie caractéristique. La conduction du courant électrique a lieu à la suite du mouvement des électrons dans la bande de conduction ou du mouvement des trous positifs formés dans la bande de valence. La résistance du matériau semiconducteur est donc inversement proportionnelle à l'illumination et cette variation de la résistance est transformée en une variation du courant passant par le circuit de sortie du dispositif. A la place de simples capteurs photoélectriques à semiconducteur massifs, des capteurs photoélectriques à jonction peuvent être utilisés afin d'améliorer la vitesse de réponse et la sensibilité du détecteur au rayonnement optique. Ces dispositifs à deux bornes conçus pour répondre à l'absorption des photons sont nommés photodiodes. Dans une diode classique polarisée en inverse, les porteurs de charge générés dans la zone d'appauvrissement dérivent et s'éloignent de cette zone sous l'effet du champ électrique; des électrons sont donc collectés dans la zone du type n et les trous dans la zone du type p. Ces porteurs de charge forment le courant inverse. De plus, des porteurs de charge minoritaires générés par la chaleur sur une longueur de diffusion du bord de la zone de transition se diffusent vers la zone d'appauvrissement et sont balayés de l'autre côté par le champ électrique. Si la jonction est également illuminée de manière uniforme par des photons ayant une énergie supérieure à la bande interdite du matériau semiconducteur, ces paires électron-trou forment également une partie du courant inverse. Il s'agit du principe de base selon lequel une diode polarisée en inverse détecte de la lumière. Bien que des paires électron-trou soient 2829615 également générées à l'extérieur de la zone d'appauvrissement, elles ne résultent pas en un passage du courant. En général, un capteur d'images CMOS, auquel les enseignements de la présente invention peuvent étre appliqués, est un circuit intégré qui mesure de la lumière incidente en détectant une variation de tension produite par un capteur photoélectrique. En particulier, un capteur photoélectrique est chargé à une tension prédéterminée, puis intègre la lumière incidente, ce qui donne une tension plus élevée aux bornes du dispositif. La valeur de tension du capteur photoélectrique est ensuite lue par un circuit de mesure, dans lequel cette valeur de tension est représentative de la lumière incidente. La figure 1 est un schéma fonctionnel d'une barrette 100 classique de capteurs d'images CMOS. Chaque élément de la barrette (par exemple les éléments de barrette 161, 162 et 163) est un circuit individuel de capteur d'images CMOS, dont les détails sont discutés ci-après en liaison avec la figure 2. Les circuits individuels de capteur d'images CMOS sont également appelés circuits de pixel ou éléments de pixel. La barrette 100 de capteurs d'images CMOS est commandée par un décodeur d'adresses de lignes 110 et un décodeur d'adresses de colonnes , qui sont activés individuellement de façon à sélectionner l'activation d'un circuit spécifique de capteur d'images CMOS. La sortie du circuit de capteur d'images CMOS activé est acheminée vers un circuit de détection et de maintien 130 depuis une ligne de sortie de colonne 164. Le circuit de détection et de maintien 130 détecte la valeur de tension du circuit de capteur d'images CMOS activé. Enfin, la valeur de tension détectée est convertie en une valeur numérique par un convertisseur analogiquenumérique 140. Le signal de sortie émis par le convertisseur analogiquenumérique 140 est un signal numérique représentant l'intensité de la lumière. Une barrette de capteurs d'images CMOS, comme la barrette 100, est similaire à une matrice de mémoires vives dynamiques, excepté qu'à la place de cellules de mémoire individuelles, qui sont sélectionnées et lues ultérieurement, une barrette de capteurs d'images CMOS possède des circuits individuels de capteur d'images CMOS qui sont réglés sur une valeur initiale de tension, puis détectés après exposition à de la lumière incidente. En outre, une barrette de capteurs d'images CMOS diffère d'une matrice de mémoires vives dynamiques en ce que des valeurs analogiques sont stockées dans chaque capteur d'images CMOS, puis quantifiées par conversion dans le convertisseur analogique-numérique 140. La figure 2 illustre un exemple de circuit de capteur d'images CMOS 161, comprenant un transistor de réinitialisation 230, un capteur photoélectrique 220, un transistor à source suiveuse 240 et un transistor de sélection de ligne 250. La figure 2 illustre également un exemple de circuit de sortie destiné à traiter le signal de sortie du circuit de capteur d'images CMOS 161. En particulier, le circuit de sortie comprend un transistor de source de courant 280 et un circuit de capteur 290. Le circuit de capteur d'images CMOS 161 fonctionne en trois phases différentes: réinitialisation, intégration et lecture. Les phases de fonctionnement du circuit de capteur d'images CMOS 161 sont décrites ci après en référence à la figure 3, qui présente la tension de grille du transistor à source suiveuse 240 pendant le fonctionnement du circuit de capteur d'images CMOS 161. Au départ, durant une phase de réinitialisation 310 (voir la figure 3), le capteur photoélectrique 220 est chargé, c'est-à-dire polarisé en inverse par la source de tension VDD, à un niveau de courant de réinitialisation par le transistor de réinitialisation 230. La tension réelle sur la borne cathodique du capteur photoélectrique 220 est VDDVTN, OU VTN est la chute de tension aux bornes du transistor de réinitialisation 230. Ce niveau de tension de charge est appelé niveau de tension du "noir de référence" (VRB). Ensuite, lors d'une phase d'intégration 330 (figure 3), le capteur photoélectrique 220 est exposé à de la lumière incidente qui doit être mesurée. Comme discuté plus haut, des photons frappant la zone d'appauvrissement du capteur photoélectrique 220 provoquent une augmentation du courant inverse passant par la borne de la grille du transistor à source suiveuse 240. La tension de la charge résiduelle du capteur photoélectrique 220 est proportionnelle au nombre de photons qui frappent le capteur photoélectrique 220. Ainsi, durant la phase d'intégration 330, la tension de la grille du transistor à source suiveuse 240 chute. Un niveau de blanc de référence est atteint lorsque la borne cathodique du capteur photoélectrique 220 s'approche de la tension d'alimentation négative, dans ce cas la masse. Un niveau de noir est atteint quand aucun photon n'est intégré, de sorte que la tension du capteur photoélectrique demeure sensiblement au niveau de la tension du noir de référence d'origine, à savoir VRB = VDD VTN. 12 2829615 Enfin, lors d'une phase de lecture 350 (figure 3), le transistor de sélection de ligne 250 est activé de sorte que la tension de la grille du transistor à source suiveuse 240 soit mesurée par le circuit de capteur 290. Dans un mode de réalisation, la mesure de la tension du capteur photoélectrique est exécutée en utilisant un circuit à double échantillonnage corrélé. Tout d'abord, le signal de tension du capteur photoélectrique intégré est échantillonné. Puis, le circuit de capteur d'images CMOS 161 est réinitialisé et la tension de réinitialisation est échantillonnée pour obtenir la valeur du noir de référence. Le signal souhaité représentant la lumière incidente est la différence entre la tension du capteur photoélectrique intégré et la tension de réinitialisation du capteur photoélectrique. Conformément aux enseignements de la présente invention, il est avantageux de séparer le capteur photoélectrique 220 du circuit associé, comme les transistors illustrés sur la figure 2 et le circuit de capteur 290. De cette façon, les procédés de fabrication requis pour optimiser les caractéristiques du capteur photoélectrique 220 peuvent être employés lors de la fabrication de la barrette de capteurs d'images. De même, les procédés de fabrication requis pour optimiser la fonctionnalité du circuit associé peuvent être employés lors de la fabrication du circuit. Les deux structures sont ensuite interconnectées selon les enseignements de la présente invention. La technique d'interconnexion des puces à bosses utilise des bornes en forme de perle formées sur une surface d'une puce ou d'un dispositif à semiconducteur monolithique pour lier la puce à bosses à un autre dispositif électronique, comme une carte à circuits imprimés. Les bornes en forme de perle, également appelées bosses, assurent à la fois la fixation mécanique de la puce à bosses sur la carte à circuits imprimés et l'interconnexion électrique du circuit de la puce à bosses sur le tracé conducteur de la carte à circuits imprimés. En référence à la figure 4, on voit une coupe transversale d'une barrette 370 de capteurs d'images CMOS comportant une pluralité de bosses ou bornes 372 liée sur une surface 390 de la barrette 370. Les bosses 372 interconnectent des circuits sur la barrette 370 de capteurs d'images CMOS aux circuits de traitement de signaux d'un circuit intégré 374. Dans un mode de réalisation, le circuit intégré 374 comprend un circuit employant la technologie CMOS. De la lumière incidente est reçue par la barrette 370 de 13 2829615 capteurs d'images CMOS sur une de ses surfaces 380. Dans un mode de réalisation, la barrette de capteurs d'images CMOS comprend la diode de capteur photoélectrique 220 illustré sur la figure 2, dont l'emplacement est représenté généralement par le numéro de référence 382. Les autres composants apparaissant sur la figure 2 (et d'autres éléments de circuit si nécessaire) sont fabriqués dans le circuit intégré 374. Des filtres optiques peuvent être placés dans une position adjacente à la surface incidente de la barrette 370 de capteurs d'images CMOS (c'est-àdire la surface 380) pour filtrer des longueurs d'onde spécifiques de la lumière en fonction des caractéristiques du filtre. Par exemple, une première pluralité de capteurs photoélectriques 220 de la barrette 370 de capteurs d'images CMOS peut être rendue sensible à la lumière rouge uniquement en plaçant un filtre bloquant d'autres couleurs spectrales sur la surface 380. D'une manière similaire, d'autres capteurs photoélectriques 220 peuvent être rendus sensibles à la lumière bleue ou verte uniquement grâce à un filtrage spectral approprié. Des signaux dérivés des capteurs photoélectriques respectifs représentant les intensités de la lumière rouge, verte et bleue peuvent être combinés dans les circuits du substrat 374 pour produire un signal de chrominance. Dans un mode de réalisation, le pas des pixels de la barrette 370 de capteurs d'images CMOS est de l'ordre de quelques microns et, de ce fait, pour accéder individuellement à chaque capteur d'image, le pas des connexions, en cas de configuration permettant un accès individuel aux pixels, doit être identique. Dans un autre mode de réalisation de la présente invention, des pixels adjacents ou groupés peuvent être fabriqués avec différentes propriétés, par exemple chaque pixel d'un groupe de n pixels peut avoir une réponse en fréquence optimale à une longueur d'onde sélectionnée. Dans un mode de réalisation de ce type, il peut être inutile d'accéder aux pixels individuels et, à la place, il est possible d'accéder au groupe de n pixels par l'intermédiaire d'une unique bosse d'interconnexion. Dans un autre mode de réalisation encore, les enseignements de la présente invention peuvent être appliqués à une pluralité de capteurs d'images disposés en ligne et non à la barrette bidimensionnelle illustrée sur la figure 1. La série de bosses 372 peut être formée en utilisant de nombreuses techniques différentes, présentant toutes des compromis entre le pas des bosses, le coût et la facilité de fabrication. Dans un mode de réalisation, les 14 2829615 bosses peuvent être formées par sérigraphie ou par enlèvement sélectif d'un matériau conducteur, en utilisant généralement des procédés lithographiques. Des procédés connus de sérigraphie peuvent aussi être utilisés pour former la série de bosses. Les bosses peuvent également être formées par plaquage par électrodéposition ou par un procédé sans courant sur un métal précédemment exposé ou sur des zones conductrices d'un substrat semiconducteur. Un masque, qui est une plaque d'oxyde de siliclum transparente portant le tracé des bosses, est utilisé pour exposer les zones dans lesquelles les bosses doivent être formées. Le masque est recouvert d'une couche absorbant le rayonnement ultraviolet, comme de l'oxyde de fer, pour le rendre complètement opaque au rayonnement ultraviolet. Une mince couche de résist sensible à un faisceau d'électrons est placée sur la plaque et des portions choisies de cette couche sont exposées à un faisceau d'électrons; les portions exposées subissent une transformation chimique. Après exposition, les portions exposées du résist sont enlevées par développement dans une solution chimique. Le matériau en oxyde de fer est ensuite attaqué chimiquement de manière sélective à partir du masque dans les zones o le résist exposé a été retiré. Pour préparer le circuit intégré, la surface 390 du capteur d'images 370 est recouverte d'un matériau organique sensible au rayonnement ultraviolet, appelé résine photosensible. Le masque est ensuite placé en contact avec la plaquette recouverte de résine photosensible et l'ensemble est exposé à un rayonnement ultraviolet. Le rayonnement ultraviolet brille à travers les portions du masque dépourvues d'oxyde de fer et acidifie la résine photosensible exposée. La barrette 370 de capteurs d'images CMOS est développée dans une solution basique de soude caustique (hydroxyde de sodium), la résine photosensible exposée étant ainsi attaquce et élimince. De cette façon, le motif présent sur le masque a été transféré sur la surface 390. La résine photosensible restante est durcie par un procédé thermique. Les bosses 372 sont ensuite formées sur la surface 390 portant le motif par plaquage ou par électrodéposition ou galvanoplastie d'un matériau conducteur dans les zones exposées. Selon un procédé classique de galvanoplastie, une quantité de métal (par exemple du nickel) est déposée par voie galvanique précisément au niveau des points d'ouverture du masque. Si une brasure est utilisée comme matériau pour les bosses, elle est placée 2829615 dans les ouvertures et chauffée au-delà de sa température de fusion pour former des bosses à souder. La forme finale des bosses dépend des procédés utilisés pour les former et du matériau qui les compose. Les bosses à souder sont, de manière caractéristique, hémisphériques. Les bosses déposées par plaquage par électrodéposition ou par un procédé sans courant ont le plus souvent une section transversale rectangulaire. Lorsque les bosses 372 ont été formées, le masque est retiré et un inhibiteur de corrosion est appliqué sur toute la surface 390, y compris sur les bosses 372. Par exemple, les bosses à souder sont recouvertes d'or pour éviter ou réduire la corrosion. Le type de bosses formées sur la surface 390 détermine également le procédé employé pour fixer les bosses 372 sur le substrat 374. Lorsque les bosses 372 sont constituées de brasure, un procédé de fixation par refusion de la brasure est utilisé pour interconnecter électriquement et lier solidement les bosses à souder 372 individuelles sur le tracé conducteur du substrat 374. Le procédé de refusion implique tout d'abord l'alignement des bosses à souder 372 avec leurs zones conductrices correspondantes respectives sur le substrat 374, puis le réchauffage ou la refusion de la brasure tendre afin de créer une liaison métallurgique et donc une interconnexion électrique entre les bosses à souder 372 et les conducteurs correspondants du substrat 374. Si le matériau constituant les bosses est du nickel, déposé sans courant ou par électrolyse, un adhésif conducteur, appliqué par sérigraphie, peut être utilisé pour fixer les deux surfaces. Un adhésif anisotrope (c'est-àdire conducteur dans sensiblement une direction) peut également être utilisé. L'adhésif est appliqué sur toute la surface, mais n'est conducteur que dans les zones o une force d'écrasement a été appliquée, par exemple, lorsque la bosse et sa surface correspondante sont mises physiquement en contact. Il peut être nécessaire de polir la surface 380 et d'y effectuer une gravure en retrait pour que la lumière incidente puisse la traverser et atteindre les zones de semiconducteur dopées formant les capteurs photoélectriques 220. Si la barrette 370 de capteurs d'images CMOS est fabriquée en utilisant un matériau de substrat de silicium, elle répond aux fréquences auxquelles le silicium est transparent, c'est-à-dire aux longueurs d'onde de la partie infrarouge du spectre. Comme le savent les spécialistes de la technique, la bande interdite du matériau semiconducteur, dans laquelle les capteurs photoélectriques 220 sont formés, détermine les longueurs d'onde auxquelles 16 2829615 le capteur photoélectrique 220 à semiconducteur répond, et donc la sensibilité en fréquence de la barrette 370 de capteurs d'images CMOS. Conformément aux enseignements de la présente invention, la structure d'interconnexion illustrée sur la figure 4 permet l'accès et la commande individuels de chaque élément de pixel ou capteur photoélectrique 220. En conséquence, des effets optiques spéciaux peuvent être mis en _uvre dans la barrette 370 de capteurs d'images. De plus, des anomalies lors du procédé de fabrication peuvent être à l'origine de variations entre les différents capteurs photoélectriques 220. En particulier, de légères variations du niveau de dopage peuvent affecter la tension de sortie des capteurs photoélectriques pour une énergie identique de lumière incidente. Après la fabrication, les capteurs photoélectriques individuels peuvent être étalonnés avec une lumière incidente connue, puis le circuit de traitement de signaux associé à chaque pixel peut être conçu de façon à compenser les variations de la tension de sortie pour une lumière incidente d'entrée identique. La figure 5 illustre trois exemples de zones dopées espacées représentant le capteur photoélectrique 220. En particulier, les jonctions PN comprennent un matériau de substrat du type P 400 dans lequel des zones du type N+ 402 et des zones du type N- 404 espacées sont formées sur une surface 403. L'utilisation de la zone du type N- permet d'obtenir une zone d'appauvrissement plus grande pour le regroupement des photons incidents. La même structure peut être fabriquée avec un substrat du type N dans lequel des zones dopées du type P sont formées. Outre les capteurs d'images CMOS discutés plus haut, les capteurs photoélectriques de la présente invention peuvent également être implantés sous forme de diodes à effet Schottky, de photodiodes métal- semiconducteur-métal, de diodes PIN, de photodiodes à avalanche et de phototransistors à jonction hétérogène. De plus, des dispositifs à effet de champ et à jonctions bipolaires peuvent être employés comme capteurs d'images. Bien que la présente invention ait été décrite en référence à un mode de réalisation prétéré, les spécialistes de la technique comprendront que différentes modifications peuvent être apportées et que des éléments équivalents peuvent remplacer les éléments décrits sans sortir de l'étendue de la présente invention. L'étendue de la présente invention inclut également toutes les combinaisons possibles des éléments des différents modes de réalisation décrits ici. En outre, des modifications peuvent être apportées afin d'adapter une situation particulière aux enseignements de la présente invention sans trahir celle-ci. En particulier, la présente invention peut être utilisée de diverses façons dans une variété de stnuctures de circuits incluant des structures constituées de composés III-IV et d'autres matériaux semiconducteurs. Donc, la présente invention ne doit pas être limitée aux modes de réalisation particuliers décrits, mais inclut toutes les autres constructions, non explicitement indiquées ici, qui entrent dans l'étendue des revendications annexées. 18 2329615 REVENDICATIONS 1. Dispositif à circuit intogré caractérisé en ce qu'il comprend: un premier circuit intégré comprenant une pluralité d'éléments (161,162,163) électriques à fonctionnement discret et une pluralité d'éléments d'interconnexion conducteurs en communication électrique avec un ou plusieurs éléments de la pluralité d'éléments électriques à fonctionnement discret; et un deuxième circuit intégré comprenant un circuit de fonctionnement et une pluralité de plages de connexion formée sur sa surface et en communication électrique avec la pluralité d'éléments d'interconnexion conducteurs. 2. Dispositif à circuit intégré selon la revendication 1, caractérisé en ce que le nom bre d'éléments électriqu es à fonction nement d iscret est égal au nombre d'éléments d'interconnexion. 3. Dispositif à circuit intégré selon la revendication 1 ou 2, caractérisé en ce que le pas de la pluralité d'éléments d'interconnexion est égal au pas de pluralité de plages de connexion. 4. Dispositif à circuit intégré selon la revendication 1, 2 ou 3, caractérisé en ce que le circuit de fonctionnement du deuxième circuit intégré fonctionne en liaison avec la pluralité d'éléments électriques du premier circuit intégré. 5. Dispositif à circuit intégré selon l'une des revendications 1 à 4, caractérisé en ce que la pluralité d'éléments d'interconnexion est égale à la pluralité d'éléments électriques à fonctionnement discret. 6. Dispositif à circuit intégré selon l'une des revendications 1 à 5, caractérisé en ce que la pluralité d'éléments d'interconnexion comprend une pluralité de bosses (372) conductrices. 7. Dispositif à circuit intogré selon la revendication 6, caractérisé en ce que la pluralité de bosses (372) conductrices est formoe en formant une l) 2329615 cou5che conductrice sur la pluralité d'éléments électriques et en enlevant de man ière sélective des parties de la cou che co nd u ctrice afin que les parties restantes forment les bosses conductrices. 8. Dispositif à circuit intégré selon la revendication 7, caractérisé en ce que I'enlèvement sélectif de parties de la couche conductrice est commandé par un procédé lithographique en utilisant un masque pour identifier les parties à enlever. 9. Dispositif à circuit intégré selon l'une des revendications 1 à 8, caractérisé en ce que chaque élément de la pluralité d'éléments électriques à fonctionnement discret comprend un circuit de fonctionnement et une plage conductrice en communication électrique avec le circuit de fonctionnement et en ce que chaque plage de la pluralité de plages conductrices est également en communication électrique avec un élément de la pluralité d'éléments d'interconnexion et en ce que chaque plage de la pluralité de plages conductrices est exposée par un procédé lithographique réalisé sur la surface du premier circuit intégré pour permettre la formation de la pluralité d'éléments d'interconnexion en communication électrique avec elle. 10. Dispositif à circuit intégré selon l'une des revendications 1 à 9, caractérisé en ce que chaque élément de la pluralité d'éléments d'interconnexion conducteurs est fixé sur une plage de la pluralité de plages de connexion en utilisant un adhésif conducteur. 1 1. Dispositif à circuit intogré selon l'une des revendications 1 à 1 O. caractérisé en ce que la pluralité d'éléments électriques est disposoe en une barrette. 1 2. Dispositif à circuit intégré selon l'une des revendications 1 à 11, caractérisé en ce que la pluralité d'éléments électriques est disposée selon un motif linéaire. 13. Dispositif à circuit intogré selon l'une des revendications 1 à 12, caractérisé en ce que la surface dédiée à ia pluralité d'éléments électriques sur le premier circuit intégré est la plus grande possible. 14. Dispositif à circuit intégré caractérisé en ce qu'il comprend: un premier circuit intégré comprenant une pluralité de capteurs photoélectriques à fonctionnement discret, dans lequel un paramètre de fonctionnement de chaque capteur de la pluralité de capteurs photoélectriques se rapporte à la lumière incidente sur le premier circuit 232961 5 intogré, et dans lequel le premier circuit intégré comprend, en outre, une pluralité d'éléments d'interconnexion conducteurs, chaque élément étant en communication électrique avec un ou plusieurs capteurs de la pluralité de capteurs photoélectriques; et un deuxième circuit intégré comprenant une pluralité de plages de connexion formée sur sa surface et en communication électrique avec la pluralité d'éléments d'interconnexion conducteurs. 15. Dispositif à circuit intégré selon la revendication 14, caractérisé en ce que le deuxième circuit intégré comprend un circuit de fonctionnement destiné à déterminer le paramètre de fonctionnement d'un capteur photoélectrique relatif à la lumière incidente. 16. Dispositif à circuit intégré selon la revendication 14 ou 15, caractérisé en ce que la surface du premier circuit intégré exposée à la lumière incidente est traitée de façon à accro'^tre au maximum la iumière reçue par la pluralité de capteurs photoélectriques. 17. Dispositif à circuit intégré selon la revendication 14, 15 ou 16, caractérisé en ce que le premier circuit intégré comprend un substrat semiconducteur présentant un premier type de conductivité et une pluralité de zones de semiconducteur dopées espacées les unes des autres présentant un deuxième type de conductivité formoes sur une surface du substrat semiconducteur, et dans lequel un potentiel de polarisation inverse est appliqué au substrat semiconducteur et aux zones dopées afin de créer entre les deux une zone d'appauvrissement. 18. Dispositif à circuit intégré selon l'une des revendications 14 à 17, caractérisé en ce que le premier circuit intégré comprend une barrette de capteurs d'images et dans lequel le facteur de remplissage de la barrette de capteurs d'images est accru au maximum. 19. Dispositif à circuit intégré selon l'une des revendications 14 à 18, caractérisé en ce que le nombre d'éléments de la pluralité d'éléments d'interconnexion conducteurs est égal au nombre de capteurs de la pluralité de capteurs photoélectriques. 20. Dispositif à circuit intégré selon l'une des revendications 14 à 19, caractérisé en ce que chaque élément de la pluralité d'éléments d'interconnexion conducteurs comprend une surface conductrice s'étendant au-dessus d'une surface du premier circuit intégré. 21 282961 5 21. Dispositif à circuit intégré selon la revendication 20, caractérisé en ce que la surface conductrice s'étendant au-dessus de la surface du premier circuit intégré comprend une bosse conductrice. 22. Dispositif à circuit intégré selon la revendication 21, caractérisé en ce que les bosses conductrices sont formées en formant une couche conductrice sur la pluralité d'éléments électriques et en enlevant de man ière sélective d es parties de la couche cond uctrice afi n que les parties restantes forment les bosses conductrices. 23. Dispositif à circuit intégré selon la revendication 22, caractérisé en ce que l'enlèvement sélectif de parties de la couche conductrice est commandé par un procédé lithographique en utilisant un masque pour identifier les parties à enlever. 24. Dispositif à circuit intégré selon l'une des revendications 14 à 23, caractérisé en ce que chaque capteur de la pluralité de capteurs photoélectriques à fonctionnement discret comprend un circuit de fonctionnement et une plage conductrice en communication électrique avec le circuit de fonctionnement, et dans lequel chaque plage de la pluralité de plages conductrices est également en communication électrique avec un élément de la pluralité d'éléments d'interconnexion, et dans lequel chaque plage de la pluralité de plages conductrices est exposée par un procédé lithographique réalisé sur la surface du premier circuit intégré pour permettre la formation de la pluralité d'éléments d'interconnexion en communication électrique avec elle. 25. Dispositif à circuit intégré selon l'une des revendications 14 à 24, caractérisé en ce que chaque élément de la pluralité d'éléments d'interconnexion conducteurs est fixé sur une plage de la pluralité de plages de connexion en utilisant un adhésif conducteur. 26. Dispositif à circuit intégré selon l'une des revendications 14 à 25, caractérisé en ce que la pluralité de capteurs photoélectriques est disposée en une barrette. 27. Dispositif à circuit intégré selon l'une des revendications 14 à 26, caractérisé en ce que la pluralité de capteurs photoélectriques est disposée selon un motif linéaire. 28. Procédé de fabrication d'un dispositif à circuit caractérisé en ce qu'il comprend les étapes qui consistent en: 22 - 2829615 la fabrication d'un premier circuit intégré comprenant une pluralité d'éléments électriques à fonctionnement discret; la fabrication d'une pluralité d'éléments d'interconnexion conducteurs en communication électrique avec un ou plusieurs éléments de la pluralité S d'éléments électriques à fonctionnement discret; la fabrication d'un deuxième circuit intégré comprenant une pluralité de plages de connexion formée sur une de ses surfaces; et le positionnement de chaque élément de la pluralité d'éléments d'interconnexion conducteurs de façon qu'il soit en communication électrique avec une plage de la pluralité de plages de connexion. 29. Procédé selon la revendication 28, caractérisé en ce que l'étape de fabrication de la pluralité d'éléments d'interconnexion conducteurs comprend la formation d'une couche conductrice sur la pluralité d'éléments électriques et l'enlèvement sélectif de parties de la couche conductrice afin que les parties restantes forment les éléments d'interconnexion conducteurs. 30. Procédé selon la revendication 28 ou 29, caractérisé en ce que l'étape d'enlèvement sélectif comprend, en outre, I'application d'un masque lithographique sur la surface de la couche conductrice et l'enlèvement de parties de la couche conductrice commandé par le masque lithographique. 31. Procédé selon la revendication 28, caractérisé en ce que chaque élément de la pluralité d'éléments électriques comprend un circuit de fonctionnement et une plage de contact conductrice en communication électrique avec le circuit de fonctionnement et dans lequel chaque plage de la pluralité de plages conductrices est également en communication électrique avec un élément de la pluralité d'éléments d'interconnexion et dans lequel le procédé comprend, en outre, I'exposition de chaque plage de la pluralité de plages conductrices en utilisant un masque lithographique appliqué sur la surface de fonctionnement du premier circuit intégré et la formation de la pluralité d'éléments d'interconnexion en communication électrique avec elle à travers le masque. 32. Procédé selon l'une des revendications 28 à 31, caractérisé en ce que l'étape de positionnement comprend, en outre, la fixation de chaque élément de la pluralité d'éléments d'interconnexion conducteurs à une 23 282961 5 plage de la pluralité de plages de connexion en utilisant un adhésif conducteur. 33. Procédé selon l'une des revendications 28 à 32, caractérisé en ce que chaque élément de la pluralité d'éléments électriques à fonctionnement discret comprend un capteur photoélectrique. 34. Procédé selon l'une des revendications 28 à 33, caractérisé en ce que la pluralité de capteurs photoélectriques est fabriquée par l'étape consistant à doper un substrat présentant un premier type de conductivité avec un dopant présentant un deuxième type de