FR 2818013 A1 20020614 FR 0016263 A 20001213 TRANSISTOR À EFFET DE CHAMP À JONCTION DESTINÉ À FORMER UN LIMITEUR DE COURANT La présente invention concerne la réalisation de limiteurs de courant ou sources de courant constitués à partir d'un transistor à effet de champ à jonction bipolaire (JFET) ou Schottky (MESFET) qui permettent de laisser passer des courants importants, c'est-à-dire qui présentent une faible résistance à l'état passant, et qui soient blocables par une tension de grille relativement faible et stable. Pour constituer une source ou un limiteur de courant, un transistor à effet de champ à jonction est alimenté entre ses bornes principales et un potentiel constant est imposé entre sa source et sa grille. De façon courante, sa source et sa grille sont interconnectées. Alors, quand la tension drain-source atteint un certain seuil, la zone de charge d'espace dans le canal sous la grille atteint un niveau tel que toute augmentation du courant tend à augmenter l'étendue de cette zone de charge d'espace et donc à limiter le courant. On arrive alors à un état d'équilibre à partir d'une certaine valeur de la tension drainsource appelée tension de saturation Vdsat. Le courant est alors limité à une valeur constante Isat. On s'intéresse ici à réaliser des sources de courant de forte intensité pour lesquelles la résistance Resat à l'état de saturation est relativement faible. La figure 1 représente la structure classique d'un transistor à effet de champ à jonction horizontal. Ce transistor est formé dans une couche 1 de faible épaisseur, elle-même formée sur un substrat isolant ou de type de conductivité opposée. Par exemple, la couche 1 sera une couche de type N formée par épitaxie sur un substrat 2 de type P+. Des régions de type N+ éloignées l'une de l'autre 4 et 5 formées dans la surface de la couche 1 correspondent respectivement à une zone de source et à une zone de drain. Les zones de source et de drain sont séparées par une région de canal surmontée d'une région 7 de type P+ constituant la grille du transistor à effet de champ à jonction. Chacune des régions de source 4, de drain 5 et de grille 7 est revêtue d'une métallisation non représentée. Des contacts de source, de grille et de drain sont reliés à ces métallisations. Quand une différence de potentiel est appliquée entre la source et le drain, et qu'une tension constante, par exemple la tension de la source est appliquée à la grille, un courant circule de la source au drain, à travers la zone de canal. Quand une tension est appliquée sur la grille, il se développe une région de charge d'espace à partir de la région 7 de type P. Les caractéristiques recherchées pour un transistor à effet de champ à jonction fonctionnant en limiteur de courant sont notamment que, dans l'état de saturation, la résistance Resat soit aussi faible que possible. Pour cela, si on appelle L la longueur de la grille et a la hauteur du canal, il faut choisir L aussi petit que possible et a aussi grand que possible. Toutefois, on cherche également à ce que le régime de saturation soit stable, ce qui conduit à choisir un rapport L/a élevé. On observe donc que, pour une structure du type de celle de la figure l, les exigences de faible résistance à l'état passant et de bonne stabilité sont complètement antinomiques. Pour une structure du type de celle de la figure l, si on appelle Z la largeur de la grille, la surface du composant est égale à L. Z, la résistance de saturation est proportionnelle à L/a. Z, et le produit RsatS de la résistance à la saturation par la surface est proportionnel à L pour une valeur donnée du rapport L/a. Pour améliorer les caractéristiques des transistors JFET, et notamment réduire la résistance à la saturation pour une surface donnée, on a proposé des structures verticales telles que celle schématisée en figure 2. Des exemples de telles structures peuvent par exemple se trouver dans le brevet américain 3814995 de Stanislas Teszner ou dans le brevet américain 4620213 de Jacques Arnould et Eugène Tonnel. Ces structures sont formées dans une couche 11 faiblement dopée d'un premier type de conductivité, par exemple N elle-même formée sur un substrat 12 fortement dopé du même type de conductivité. Du côté de la couche supérieure est formée une région de source 14. Le substrat 12 correspond au drain du composant. Entre la source et le drain, dans la couche 11, est formée, de façon sensiblement parallèle aux faces principales du substrat une grille enterrée 17 de type P. On comprendra, que si la source 14 est reliée à la grille 17, il y aura conduction entre la source 14 et le drain 12 avec comme précédemment une saturation dés que la tension drain-source dépasse un certain seuil. Les structures verticales de transistor à effet de champ à jonction du type représenté en figure 2 sont a priori séduisantes dans leurs caractéristiques théoriques. Toutefois, d'une part, elles ne sont pas toujours utilisables, notamment quand on veut les intégrer de façon monolithique avec un autre composant, d'autre part, elles ont posé de nombreux problèmes pratiques, en particulier, dans la réalisation de la grille et de moyens de prise de contact avec cette grille. Le rapport entre la largeur de grille (dans le sens vertical) et la longueur de grille (dans le sens horizontal), des divers éléments de grille peut difficilement être rendu supérieur à 1 et il en résulte notamment une mauvaise stabilité du régime de saturation. Ainsi, un objet de la présente invention est de prévoir une nouvelle structure de transistor JFET ou MESFET de type horizontal, à faible résistance à la saturation, à tension de saturation stable, et dans lequel le produit de la surface occupée par la résistance à la saturation est élevé. Pour atteindre ces objets, la présente invention prévoit un transistor à effet de champ à jonction comprenant, du côté de la face supérieure d'un substrat faiblement dopé du premier type de conductivité, des régions de source et de drain fortement dopées d'un premier type de conductivité éloignées l'une de l'autre selon une direction donnée ; des rainures s'étendant parallèlement à ladite direction, sensiblement entre la source et le drain, et remplies d'un matériau conducteur formant une jonction avec le matériau du substrat ; et des moyens de connexion du matériau remplissant les rainures à une borne de grille. Selon un mode de réalisation de la présente invention, le matériau remplissant les rainures est le même semiconducteur que le substrat, fortement dopé du type de conductivité opposé. Selon un mode de réalisation de la présente invention, le substrat est en silicium monocristallin faiblement dopé de type N et les rainures sont remplies de silicium polycristallin fortement dopé de type P. Selon un mode de réalisation de la présente invention, le substrat faiblement dopé est formé par épitaxie sur une tranche de silicium fortement dopée du deuxième type de conductivité. Selon un mode de réalisation de la présente invention, les rainures traversent le substrat et rejoignent la tranche. Selon un mode de réalisation de la présente invention, le contact de grille est pris par l'intermédiaire de la face arrière de la tranche de silicium. Selon un mode de réalisation de la présente invention, la connexion de grille est prise par une métallisation en contact avec les ouvertures de face supérieure des rainures. Selon un mode de réalisation de la présente invention, la connexion de grille est prise sur une couche uniformément dopée du deuxième type de conductivité recouvrant la surface du substrat dans la région où sont formées les rainures. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en perspective schématique d'un transistor JFET horizontal selon l'art antérieur ; la figure 2 est une vue en coupe schématique d'un transistor JFET vertical selon l'art antérieur ; la figure 3 est une vue en perspective schématique d'un transistor JFET horizontal selon la présente invention ; et la figure 4 représente des courbes comparatives caractérisant le produit de la résistance par la surface occupée en fonction de la hauteur de canal, pour des transistors JFET horizontaux selon l'art antérieur et selon la présente invention. Comme le représente la figure 3, un transistor JFET horizontal selon la présente invention est formé dans un substrat faiblement dopé de type N, par exemple une couche 21 formée par épitaxie sur une tranche 22 fortement dopée du type de conductivité opposé. Des régions de source 24 et de drain 25 sont formées de part et d'autre d'une région de canal. Dans la région de canal des rainures étroites et profondes 27 s'étendent parallèlement les unes aux autres, sensiblement dans la direction allant de la région de source à la région de drain. Ces rainures 27 sont remplies d'un matériau formant avec la région N une jonction. De préférence, les rainures 27 sont remplies de silicium polycristallin dopé de type P+. On pourra aussi prévoir un matériau formant une jonction Schottky avec la couche 21. Les rainures 27 remplies de silicium polycristallin pourront être formées par tout moyen connu. Elles pourront avoir une largeur de quelques m, un espacement de quelques m à quelques dizaines de gm, une profondeur de plusieurs dizaines de m, et une longueur de plusieurs dizaines à centaines de gm. Un contact de grille pourra être pris sur ces rainures par exemple par une métallisation de face supérieure en contact avec le matériau des rainures, cette métallisation étant isolée du substrat 21 par une couche isolante, par exemple une couche d'oxyde de silicium. On pourra également prévoir une région dopée de type P, formée sur la surface de substrat, au contact avec la partie supérieure des rainures et recouverte d'une métallisation. Les rainures 27 s'étendant de préférence jusqu'au substrat 22 de sorte qu'il y a continuité entre le matériau P+ remplissant les rainures et le substrat 22 de type P+. Dans ce cas, on pourra également, alternativement ou en outre, prendre le contact avec le matériau remplissant les rainures par l'inter- médiaire d'un contact établi sur la face arrière du substrat. On voit que ces diverses façons de réaliser le contact avec le matériau des rainures donnent une grande souplesse au concepteur d'un transistor JFET horizontal selon l'invention. En figure 3, si on désigne par Z la profondeur d'une rainure, par E la largueur d'une rainure, par 2a la distance entre deux rainures, et par L la longueur d'une rainure, on voit que la surface occupée par la grille est proportionnelle à (E+2a) L tandis que la résistance à la saturation est proportionnelle à L/2a. Z. Ainsi, pour une valeur donnée du rapport L/a, le produit RsatS de la résistance à la saturation par la surface est proportionnel à (E+2a) L/Z. Alors que dans la structure de la figure l, la seule façon de modifier ce produit était de jouer sur L, on pourra maintenant modifier cette valeur en jouant sur E, sur a, sur L et sur Z, ce qui laisse beaucoup plus de souplesse au concepteur. La figure 4 représente des courbes du produit RsatS de la résistance à la saturation par la surface, en Q. cm2, pour diverses valeurs de a dans le cas de la structure de la figure 1 selon l'art antérieur et dans le cas de la structure de la figure 3 selon la présente invention. Les courbes en traits pleins correspondent à la structure de l'art antérieur, les courbes en pointillés correspondent à la structure selon l'invention. Les courbes marquées d'un triangle correspondent au cas où la zone de canal 21 a un niveau de dopage de l'ordre de 1014 at./cm3 (fortement résistant) et les courbes en pointillés au cas où la zone de canal 21 a un niveau de dopage de l'ordre de 1015 at./cm3, c'est-à-dire est nettement moins résistif. Dans les deux cas, la structure selon la présente invention amène, toutes choses égales d'ailleurs, à un produit RsatS inférieur d'au moins un ordre de grandeur à la structure selon l'art antérieur. Dans le cas de la figure 3, on a choisi l'hypothèse où la largeur E d'une rainure était égale à 4 cm et où la profondeur Z des rainures était de l'ordre de 100 m. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art, en particulier, en ce qui concerne les procédés de fabrication, les matériaux utilisés et les dimensions des divers éléments. REVENDICATIONS 1. Transistor à effet de champ à jonction comprenant, du côté de la face supérieure d'un substrat (21) faiblement dopé du premier type de conductivité, : des régions de source (24) et de drain (25) fortement dopées d'un premier type de conductivité éloignées l'une de l'autre selon une direction donnée ; des rainures (27) s'étendant parallèlement à ladite direction, sensiblement entre la source et le drain, et remplies d'un matériau conducteur formant une jonction avec le matériau du substrat ; et des moyens de connexion du matériau remplissant les rainures à une borne de grille. 2. Transistor selon la revendication 1, caractérisé en ce que le matériau remplissant les rainures est le même semiconducteur que le substrat (21), fortement dopé du type de conductivité opposé. 3. Transistor selon la revendication 1 ou 2, caractérisé en ce que le substrat (21) est en silicium monocristallin faiblement dopé de type N et les rainures sont remplies de silicium polycristallin fortement dopé de type P. 4. Transistor selon la revendication 3, caractérisé en ce que le substrat faiblement dopé (21) est formé par épitaxie sur une tranche de silicium (22) fortement dopée du deuxième type de conductivité. 5. Transistor selon la revendication 4, caractérisé en ce que les rainures traversent le substrat (21) et rejoignent la tranche (22). 6. Transistor selon la revendication 5, caractérisé en ce que le contact de grille est pris par l'intermédiaire de la face arrière de la tranche de silicium (22). 7. Transistor selon la revendication 1, caractérisé en ce que la connexion de grille est prise par une métallisation en contact avec les ouvertures de face supérieure des rainures. 8. Transistor selon la revendication 1, caractérisé en ce que la connexion de grille est prise sur une couche uniformément dopée du deuxième type de conductivité recouvrant la surface du substrat dans la région où sont formées les rainures.