FR 2808920 A1 20011116 FR 0005959 A 20000510 PROCEDE DE PROTECTION DE PUCES DE CIRCUIT INTEGRE La présente invention concerne le domaine des puces circuit intégré. Une puce de circuit intégré présente une face avant sur laquelle sont disposés des plots de connexion permettant de relier électriquement puce à une interface de communication. La présente invention concerne plus particulièrement un procédé de protection de puces de circuit intégré consistant à isoler électriquement ses flancs et sa face avant, à l'exception des plots de connexion, de manière à faciliter sa connexion avec une interface telle que des pistes de circuit imprimé ou telle qu'un bornier de connexion ou une antenne pour des applications aux cartes à puce par exemple En effet, la connexion d'une puce circuit intégré avec un bornier de connexion d'une carte par exemple, peut être réalisée par câblage filaire traditionnel ou par d'autres techniques utilisant des composés polymères conducteurs en contact avec les plots de connexion de la puce et les pistes liaison du bornier. La technologie traditionnelle de câblage filaire pour la connexion des puces ne requiert aucune caractéristique spécifique pour le composant constituant la puce de circuit intégré. Cependant, une telle technologie est délicate et coûteuse. effet, des fils, généralement en cuivre, en nickel ou en or, relient les plots de connexion de la puce aux pistes de liaison du bornier par soudure. De plus, cette technique du câblage filaire nécessite un appareillage de haute précision pour réaliser les connexions, ce qui entraîne un ralentissement de la cadence de fabrication. Pour pallier les inconvénients de cette technologie traditionnelle, on utilise de plus en plus souvent des composés polymères électriquement conducteurs établissant un contact entre les plots de connexion de la puce et l'interface de communication. Une première méthode utilisant un composé polymere conducteur est illustrée sur la figure 1. Dans un tel cas, les pistes de liaison 12 de l'interface sont amenées à proximité de l'emplacement prévu pour la puce 100. Cette dernière est collée la face arrière 104 sur les pistes de liaison 12 du bornier de connexion en utilisant une colle isolante 50. Cette colle peut être par exemple un adhésif reticulant sous l'effet d'une exposition à un rayonnement ultraviolet. Les connexions électriques entre les plots de connexion 120 de la puce 100 et les pistes de liaison sont ensuite réalisées par dépôt d'une résine conductrice 40 qui recouvre les plots de connexion 120 de la puce 100 et les pistes de liaison 12 de la carte. Cette résine conductrice 40 peut être par exemple une colle polymérisable chargée en particules conductrices telles que des particules d'argent. Une seconde méthode utilisant un composé polymere conducteur est illustrée sur la figure 2. Cette méthode consiste à reporter la puce selon un montage bien connu de type "flip chip". Dans un montage de type "flip chip", la puce est retournée face active avec les plots de connexion 120 vers le bas. La puce 100 est alors connectée en plaçant les plots de connexion 120 sur les pistes de liaison 12 imprimées à l'emplacement prévu pour la puce. Dans l'exemple illustré, la puce 100 est connectée aux pistes de liaison 12 au moyen d'une colle 35 à conduction électrique anisotropique bien connue. Une telle colle, lorsqu'elle est pressée, est conductrice selon la direction z et isolante selon les autres directions, x et y. Ces techniques de connexion de puce par des polymères conducteurs sont très efficaces et performantes. Elles présentent de nombreux avantages par rapport la technique traditionnelle du câblage filaire et tendent à se généraliser chez les assembleurs de circuits intégrés. En effet, ces techniques utilisant un polymère conducteur permettent de réduire le nombre d'opérations de fabrication et de diminuer nettement le coût d'assemblage des circuits intégrés. Néanmoins, il existe des problèmes particuliers qui sont directement liés à ces techniques de connexion. Un premier problème peut se poser lorsque le substrat utilisé pour réaliser la puce de circuit intégré présente un flanc de faible résistivité (conducteur). En effet, les puces de circuit intégré comportent généralement des flancs de faibles résistivité ohmique. Ainsi, l'isolation électrique entre la face avant d'une puce de circuit intégré et ses flancs, créée lors de la découpe de la plaquette à la scie diamantée par exemple, est insuffisante pour autoriser un contact électrique sur les flancs. Il a ainsi été établit que dans certains cas, une conductivité sur le flanc de la puce peut entraîner des dysfonctionnements électriques du circuit intégré. Un autre problème lié à ces techniques de connexion reside dans l'isolation électrique des gravures des chemins de découpe de la plaquette. En effet, la découpe de la plaquette se fait en suivant des chemins de découpe gravés sous forme de petites entailles dans la plaquette. De telles gravures de découpe sont connues sous le terme anglais de scribe lines . La figure 3 illustre schematiquement une puce de circuit intégré 100 découpée sur laquelle apparaissent les scribe lines 140. Ainsi, après la decoupe, ces gravures forment des marches non passivées et qui peuvent donc compromettre connexion électrique entre les plots de connexion 120 et l'interface de communication. En outre, certaines puces de circuit intégré présentent souvent des plots de test 130 utilisés pour tester le composant en cours de fabrication. Ces plots de test 130 sont généralement très proches des plots de connexion 120. Ainsi, l'utilisation d'un polymère conducteur couvrant les plots de connexion 120 peut également couvrir les plots de test 130 et créer un dysfonctionnement électrique. On voit clairement sur les figures 1 et 2 que le polymère conducteur, colle ou résine, couvre les flancs 106 de la puce 100 et/ou les scribe unes et les plots de test. Or, selon le type de substrat utilisé, le flanc de la puce est de forte ou de faible résistivité (isolant ou conducteur). Si le flanc est de forte résistivité, il n'y a aucun problème à ce que le polymère conducteur soit en contact avec la tranche ou avec les scribe lines. Néanmoins, dans le cas où le substrat utilisé pour la fabrication de la puce de circuit intégré présente un flanc de faible résistivité, cette technique de connexion n'est pas utilisable. La solution utilisée jusqu'à présent consistait tout simplement à ne pas utiliser ce de technique de connexion avec des puces présentant des flancs conducteurs. Cette solution n'est cependant pas satisfaisante car elle limite fortement les possibilités de l'assembleur en l'obligeant à utiliser certains produits avec certaines techniques de montage. En effet, la conductivité silicium est directement liée au procédé de fabrication des plaquettes et diffère selon les fabricants et les lignes de production. Un utilisateur desirant spécifier conductivité particulière du substrat se verra alors lié à un fournisseur donné et même à une gamme de produit donné ce qui entraîne automatiquement un surcoût et une limitation des produits utilisables. La présente invention a pour but de résoudre les problèmes exposés ci-dessus. Le but de la présente invention est de supprimer inconvénients liés à la connexion des puces de circuit intégré par des technologies utilisant des polymères conducteurs. A cet effet, la présente invention propose un procédé de protection de puces de circuit intégré qui permette d'isoler électriquement ses flancs et sa face avant à l'exception des plots de connexion. L'isolation est réalisée sous la forme d'un dépôt de couche mince électriquement isolante recouvrant les flancs et la face avant de la puce à l'exception des plots de connexion. Plus spécifiquement, la présente invention propose un procédé de protection de puces de circuit intégré disposées sur une plaquette de silicium comportant une face avant sur laquelle sont disposés plots de connexion des puces de circuit intégré, caractérisé en ce le procédé comprend les étapes suivantes: découpe de la plaquette de silicium manière à désolidariser les puces de circuit intégré ; dépôt d'un matériau électriquement isolant, sous forme de couche mince, sur la face avant et les flancs de chaque puce de circuit intégré ; ouverture de la couche mince isolante au niveau des plots de connexion. Selon un premier mode de réalisation, l'ouverture de la couche mince isolante est réalisée par soudure à froid de bossages en matériau conducteur sur chaque plot de connexion. Selon un second mode de réalisation, l'ouverture de la couche mince isolante est réalisée par gravure de ladite couche au laser sur chaque plot de connexion. Selon une caractéristique, le dépôt la couche mince isolante est contrôlé de manière à obtenir une couche dont l'épaisseur est inférieure ou egale à 1 Dun. Selon un mode de réalisation, le dépôt la couche mince isolante est effectué par dépôt chimique en phase vapeur renforcé par plasma (PECVD). présente invention concerne également une puce de circuit intégré comportant une face avant sur laquelle sont disposés des plots connexion, caracterisée en ce qu'elle comprend une couche mince électriquement isolante déposée au moins sur sa face avant et sur ses flancs, ladite couche étant interrompue au niveau de chaque plot de connexion. Selon une caractéristique, la couche mince isolante présente une épaisseur inférieure ou égale à 1 Eun. Selon une autre caractéristique, la couche mince isolante est étanche à l'humidité. Selon une caractéristique, la couche mince isolante est composée d'un oxyde minéral, tel que de l'oxyde de silicium (Si02) par exemple. Selon une variante de réalisation, la puce de circuit intégré présente des bossages en matériau électriquement conducteur sur chacun de ses plots de connexion, les bossages pouvant être en Or, exemple. procédé selon l'invention présente l'avantage permettre l'utilisation systématique des techniques de connexion directe entre les plots de connexion d'une puce les pistes de liaison d'un bornier avec un polymère conducteur quelque soit la puce utilisée. procédé selon la présente invention peut avantageusement être utilisée avec tout type de puce quelque soit le substrat utilisé, quelque soit taille et la forme de la puce. De plus, le procédé selon l'invention permet de déposer une couche isolante sur la face active de la puce en même temps que sur ses flancs, neutralisant ainsi les plots de test et les scribe lines. En outre, le procédé selon la présente invention est facile à mettre en #uvre. Bien qu'il nécessite étape supplémentaire précédant la connexion des puces le procédé de protection selon l'invention n'entraîne pas de surcoût significatif ni de temps de fabrication rallongé. De plus, l'étape de retournement de la plaquette est supprimée par rapport aux procédés déposant une couche isolante sur la face arrière et les flancs des puces. autres particularités et avantages de la présente invention apparaîtront au cours de la description suit donnée à titre d'exemple illustratif et limitatif en référence aux figures dans lesquelles: La figure 1, déjà décrite, est un schéma en coupe de la connexion d'une puce avec dispense de résine conductrice, - La figure 2, déjà décrite, est un schéma coupe de la connexion d'une puce selon technique de "flip chip" avec colle conductrice, - La figure 3, déjà décrite, est un schéma en coupe d'une puce de circuit intégré faisant apparaître les scribe lines et les plots de connexion de test, - La figure 9 illustre l'étape du procédé consistant à reporter la plaquette sur un support, - La figure 5 illustre l'étape du procédé consistant à scier la plaquette, - La figure 6 illustre l'étape du procédé consistant à déposer une matière isolante sur la face avant et les flancs des puces, - La figure 7 illustre une variante de réalisation de l'étape du procédé consistant à interrompre la couche isolante au niveau des plots de connexion. Une première étape du procédé selon la présente invention consiste à préparer les puces de circuit intégré pour le dépôt d'une couche mince électriquement isolante de protection. A cet effet, la plaquette 10 de substrat en silicium sur laquelle les puces 100 sont disposées est reportée sur un support 110, face avant vers le haut (figure 4). Le support 110 est avantageusement composé d'un matériau plastique, adhésif et dégradable aux ultraviolets par exemple. La plaquette 10 est ensuite découpée de manière à désolidariser les puces de circuit intégré 100 (figure 5). La découpe est réalisée selon une quelconque méthode classique connue, par exemple au moyen d'une scie diamantée suivant les chemins de découpe de la plaquette. Les puces 100 désolidarisées sont maintenues ensemble par le support 110. Le procédé selon l'invention consiste ensuite deposer un matériau électriquement isolant 150, sous forme de couche mince, sur les flancs 106 et la face avant des puces 100 placées sur le support 110. Cette étape du procédé est illustré sur la figure 6. Pour que protection des puces puisse être effectuée dans des conditions économiques viables, il est impératif de traiter collectivement ces puces, alors qu'elles sont encore disposées sur le support plastique adhésif qui les maintient en position lors de la découpe. La nature de la couche mince isolante 150 est choisie d'une part de façon à assurer une tension de claquage supérieure ou égale à 20 volts pour une épaisseur égale ou inférieure à 1 micromètre et d'autre part pour permettre une extraction aisée des puces 100 de leur support adhésif 110 après dépôt de la- couche isolante 150. Cette dernière opération d'extraction sera facilitée si la couche 150 présente une fragilité convenable au niveau du raccordement entre les flancs des puces 106 et le support 110. On choisira préférentiellement des matériaux minéraux plutôt que des matériaux polymères. De plus, la couche isolante 150 doit présenter une stabilité suffisante de manière à résister à la chaleur humide dégagée pendant l'utilisation des puces de circuit intégré. Cette stabilité dépend fortement de la temperature du substrat (les puces) 100 lors du dépôt et la possibilité de recuits ultérieurs au dépôt. Différentes techniques connues peuvent satisfaire les contraintes exposées plus haut pour le dépôt cette couche mince électriquement isolante 150, notamment les techniques de dépôt sous vide et de pulvérisation cathodique. La couche mince électriquement isolante 150 peut également être déposée à température ambiante par des techniques de dépôt chimique en phase vapeur assistee ou non par plasma (CVD, chemical vapor deposition terminologie anglaise) ou (PECVD, plasma enhanced chemical vapor deposition en terminologie anglaise). Ces méthodes consistent à déposer un composé solide sur un substrat 100 à partir de précurseurs gazeux, comme par exemple un oxyde de silicium à partir de silane et d'oxygène. La méthode PECVD, conduite à température ambiante, permet d'obtenir des dépôts d'épaisseur uniforme sur un substrat de grande dimension, 20 cm de diamètre par exemple. Ainsi, toutes les puces 100 maintenues sur le support 110 peuvent être recouverte d'une couche mince isolante uniforme. La couche mince électriquement isolante 150 étant déposée sur la face avant des puces, il est nécessaire de pratiquer des ouvertures au niveau des plots de connexion afin de permettre l'utilisation des puces par leur connexion électrique avec une interface de communication. La figure 7 illustre un mode de réalisation possible pour pratiquer ces ouvertures dans la couche isolante 150. Des bossages 200 peuvent être déposés, par soudure froid, sur les plots de connexion 120. Ces bossages sont réalisés en matériau conducteur tel que de l'or, un alliage étain/plomb, ou un polymère conducteur chargé en particules métalliques par exemple. La soudure de ces bossages 200 à froid est réalisée au moyen de machines à soudure traditionnelle par des techniques de vibration hautes fréquences. Cette soudure peut être réalisée directement sur la couche isolante 150, celle-ci étant craquée contact de la pointe de soudure sous l'effet de la haute fréquence. Selon un autre mode de réalisation, non illustré, l'ouverture de la couche mince isolante 150 peut être réalisée par gravure au laser de ladite couche au niveau des plots de connexion 120. Selon les applications auxquelles les puces de circuit intégré sont destinées, les bossages ou la gravure laser sont plus ou moins avantageux. Les bossages 200, surtout s'ils sont réalisés en Or, facilitent le contact électrique avec les plots de connexion 120 généralement en Aluminium. La gravure laser, quant à elle, est plus rapide et précise que la soudure à froid de bossages. Après le dépôt de la couche mince isolante 150 et la réalisation des ouvertures 200 au niveau des plots de connexion 120, selon l'une ou l'autre technique, les puces 100 sont détachées du support 110 afin d'être connectées en leur lieu et place. L'éjection des puces 100 peut être réalisée par découpe du support 110 entre les puces 100 et/ou par 'ection mécanique en soulevant les puces 100 et en brisant la couche mince 150 déposée entre les puces 100. Les caractéristiques choisies pour la matière isolante sont telles que la brisure ou la découpe entre les puces sera nette et laissera les flancs 106 des puces 100 recouverts par la couche mince de protection 150. Selon un mode de réalisation préférentiel, le support 110 utilisé pour la manipulation puces 100 constitué par un adhésif dégradable. Dans un tel après application de la matière isolante 150, le support 110 est exposé à un rayonnement ultraviolet par exemple afin de le dégrader et de réduire sa force d'adhérence. Les puces 100 de circuit intégré sont donc détachées du support 110 et peuvent être connectées selon tout type de montage utilisant polymères conducteurs. REVENDICATIONS 1 Procédé de protection de puces de circuit intégre (100) disposées sur une plaquette de silicium (10) comportant une face avant sur laquelle sont disposés les plots de connexion (120) des puces de circuit intégré, caractérisé en ce que le procédé comprend les étapes suivantes: - découpe de la plaquette de silicium (10) de manière à désolidariser les puces de circuit intégré (100) ; - dépôt d'un matériau électriquement isolant (l50), sous forme de couche mince, sur face avant et les flancs de chaque puce de circuit intégré (100) ; - ouverture de la couche mince isolante ( ) au niveau des plots de connexion (120). 2. Procédé selon la revendication 1, caractérisé en ce que l'ouverture de la couche mince isolante (150) est réalisée par soudure à froid de bossages 00) en matériau conducteur sur chaque plot de connexion (120). 3. Procédé selon la revendication 1, caracterisé en ce que l'ouverture de la couche mince isolante (150) est réalisée par gravure de ladite couche au laser sur chaque plot de connexion (120). 4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le dépôt de la couche mince isolante (l50) est contrôlé de manière à obtenir une couche dont l'épaisseur est inférieure ou égale à 1 gym. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le dépôt de la couche mince isolante (150) est effectué par depôt chimique en phase vapeur renforcé par plasma (PECVD). Puce de circuit intégré comportant face avant sur laquelle sont disposés des plots de connexion, caractérisée en ce qu'elle comprend une couche mince électriquement isolante (150) déposée au moins sur sa face avant et sur ses flancs ladite couche étant interrompue au niveau de chaque plot de connexion (120). 7. Puce de circuit intégré selon la revendication 6, caractérisé en ce que la couche mince isolante (150) présente une épaisseur inférieure ou égale à 1 8. Puce de circuit intégré selon l' des revendications 6 à 7, caractérisé en ce que couche mince isolante (150) est étanche à l'humidité. 9. Puce de circuit intégré selon une des revendications 6 à 8, caractérisé en ce que la couche mince isolante (150) est composée d'un oxyde minéral. 10. Puce de circuit intégré selon l'une des revendications 6 à 9, caractérisé en ce que la couche mince isolante (150) est composée d'oxyde de silicium (Si02) . 11. Puce de circuit intégré selon l'une des revendications 6 à 10, caractérisé en ce qu'elle présente des bossages (200) en materiau électriquement conducteur sur chacun de ses plots connexion (120). 12. Puce de circuit intégré selon la revendication 11, caractérisé en ce que les bossages (200) sont en Or (Au), les plots de connexion (120) étant en Aluminium (AI).