FR 2816136 A1 20020503 FR 0013897 A 20001030 GENERATEUR DIGITAL AMELIORE PRODUISANT DES SIGNAUX D'HORLOGE L'invention concerne les générateurs de signal d'horloge du type boucle à verrouillage de phase qui produisent un signal d'horloge haute fréquence à partir d'un signal d'horloge basse fréquence. Parmi ces générateurs, l'invention concerne plus précisément ceux qui utilisent un oscillateur digital produisant des signaux d'horloge dont la période est proportionnelle à un nombre binaire reçu par l'oscillateur. De manière connue, un tel générateur 10 comprend, conformément à la figure 1, un comparateur 12 et un oscillateur digital 20 associés en série, une sortie de l'oscillateur 20 étant reliée à une entrée du comparateur 12. Le générateur 10 fournit un signal haute fréquence CKHF (période PHF) à partir d'un signal basse fréquence de référence CKBF (période PBF). Le comparateur 12 comprend deux entrées sur lesquelles sont appliqués le signal d'horloge CKHF et le signal de référence CKBF. Le comparateur 12 compare la période PHF du signal d'horloge CKHF avec une période souhaitée PHF0 qui est par exemple un multiple de la période PBF. Le comparateur produit le résultat de la comparaison sous la forme de N = 2n signaux binaires. De manière connue, le comparateur 12 comprend notamment un comparateur de phase pour comparer PHF et PHFO et produire, sur n sorties séries, le résultat de la comparaison sous la forme d'un nombre NR de n bits : - NR augmente si PHF PHFO, - NR est constant sinon. Le comparateur 12 comprend également un décodeur de signaux binaires qui reçoit le nombre NR et fournit, sur 2"sorties séries, des signaux binaires SD (1), SD (2),..., SD (2N) décodés indiquant la valeur du nombre NR fourni par le circuit de comptage 16 : - SD (NR+1) = 1, - SD (i) = 0, pour tout i compris entre 1 et 2N, et i * NR+1. L'oscillateur digital 20 reçoit les signaux binaires SD (1), SD (2),..., SD (2n) et produit le signal d'horloge CKHF sur une sortie série OUT. L'oscillateur 20 est représenté sur la figure 2. Il comprend 2'-1 cellules élémentaires A (l) à A (2"-1) identiques et une cellule B, différente des cellules A (j), j étant un nombre entier compris entre 1 et 2n-1. Chaque cellule A (j), B comprend une entrée e et une sortie s de données. L'entrée e de la cellule B est connectée d'une part à sa sortie s par l'intermédiaire d'un interrupteur INT (1) commandé par le signal SD (1) et d'autre part à la sortie de la cellule A (l). L'entrée de chaque cellule A (1) à A (2n-2) est connectée d'une part à la sortie s de la cellule B par l'intermédiaire d'un interrupteur INT (2) à INT (2n-1) commandé par le signal SD (2) à SD (2"-1), et d'autre part à la sortie de la cellule suivante A (2) à A (2n-1). L'entrée de la cellule B est connectée à la sortie de la cellule A (1), et la sortie de la cellule A (2n-l) est connectée à la sortie de la cellule B par l'intermédiaire d'un interrupteur INT (2n) commandé par le signal SD (2"). L'interrupteur INT (i), i compris entre 1 et 2n, est fermé lorsque le signal SD (i) est actif, et il est ouvert sinon. La sortie de la cellule B constitue la sortie OUT de l'oscillateur 20 sur laquelle est fourni le signal d'horloge CKHF. La cellule B comprend un nombre NB impair d'inverseurs primaires identiques associés en série, NB 1, la sortie du premier inverseur étant connectée à la sortie de la cellule B, et l'entrée du NBleme inverseur étant connectée à l'entrée de la cellule B. La cellule B est équivalente à un inverseur, dont les temps de propagation (vers le bas TBO et vers le haut TB1 * TBO) sont supérieurs aux temps de propagation des inverseurs primaires qui la constituent. Comme toutes les cellules A (l) à A (2n-1) sont identiques, seule la première cellule A (i=l) est détaillée sur la figure 2 ; elle comprend un nombre NA pair d'inverseurs primaires identiques (dans l'exemple de la figure 2, NA = 2), associés en série avec un interrupteur INTA (i=l) commandé par le signal SD (i-l) inversé, l'entrée du dernier inverseur étant connectée à l'entrée de la cellule A (l) et la sortie de l'interrupteur INTA (1) étant connectée à la sortie de la cellule A (1). L'interrupteur INTA (1) est ouvert lorsque SD (l) est actif, et il est fermé sinon. L'interrupteur INTA (l) est indispensable pour isoler les inverseurs primaires les uns des autres. En effet, sans la présence de l'interrupteur INTA (1), alors la sortie d'un inverseur de la cellule A (l) et la sortie d'un inverseur de la cellule B seraient court-circuitées lors de la fermeture de l'interrupteur INT (l). Une cellule A (l) à A (2n-1) comprend un nombre NA pair d'inverseurs, elle est équivalente à un circuit de retard : elle transmet sur sa sortie le signal qu'elle reçoit sur son entrée, après un temps TAO si le signal est égal à 0, ou après un temps TAI si le signal est égal à 1. Il est à noter que les temps de propagation TAO, TAI sont différents l'un de l'autre car le temps de propagation d'un 0 dans un interrupteur INTA est différent du temps de propagation d'un 1 dans ce même interrupteur. Le fonctionnement du générateur 10 de signaux d'horloge est le suivant. Le comparateur 12 fournit un nombre NR compris entre 0 et 2"-1, et produit un signal SD (NR+1) =1 associé, les autres signaux SD (i * NR+1) étant tous nuls. L'interrupteur INT (NR+1) commandé par le signal SD (NR+1) se ferme et l'interrupteur INTA (NR+1) s'ouvre. NR cellules A sont sélectionnées pour former avec la cellule B une chaîne bouclée de cellules A, B, dans l'oscillateur 20. Le temps de propagation d'un 0 entre l'entrée et la sortie de la chaîne de cellules est égal à T10 = NR*TAO+TB1 et le temps de propagation d'un 1 entre l'entrée et la sortie de la chaîne de cellules est égal à Tll-NR*TA1+TBO. La période PHF du signal haute fréquence CKHF obtenu sur la sortie OUT de l'oscillateur est égale à PHF = T10+T11 = NR* (TA1+TAO) + (TB1+TBO) ; elle est donc proportionnelle à NR. Si la période PHF obtenue est inférieure à la période souhaitée PHFO, alors le nombre NR est augmenté par le comparateur 12 pour augmenter le nombre de cellules A dans la chaîne de cellules et ainsi augmenter la période PHF du signal CKHF. Inversement, si la période obtenue PHF est supérieure à la période souhaitée PHFO, alors le nombre NR est diminué par le comparateur 12 pour diminuer le nombre de cellules A dans la boucle et ainsi diminuer la période de CKHF. En d'autres termes, dans l'oscillateur 20, le nombre total de cellules, et donc le nombre total d'inverseurs dans la chaîne de cellules, varie en fonction du nombre NR fourni par le comparateur 12 et la période PHF du signal d'horloge obtenu est proportionnelle à NR. Le nombre d'inverseurs total dans la chaîne doit cependant être impair pour qu'il y ait des oscillations. Par ailleurs, lorsque NR augmente, respectivement diminue de 1, une cellule A est ajoutée, respectivement supprimée dans la chaîne. La variation minimale de la période dans l'oscillateur est donc égale à TAO+TAl (temps de propagation d'un 0 + temps de propagation d'un 1 dans une cellule A). A titre indicatif, des exemples de réalisation des interrupteurs INT (l),..., INT (2n) et des inverseurs primaires utilisés dans les cellules A (l),..., A (2n-l), B sont représentés sur les figures 3a, 3b. Lorsqu'un interrupteur doit être associé en série avec un inverseur, comme c'est le cas notamment dans les cellules A (l),..., A (2n-1), alors ces deux éléments sont de préférence réalisés en un unique circuit tel que celui de la figure 3c, qui présente un interrupteur inverseur. Un premier problème des générateur existants est lié à la construction des oscillateurs à base d'inverseurs. Toutes les cellules A (l),..., A (2n-1), B sont physiquement reliées au point S de sortie de l'oscillateur 20, directement ou par l'intermédiaire d'un interrupteur INT. Aussi, la capacité parasite en ce point est très importante, due aux cellules elles-mêmes, aux interrupteurs et aux fils de connexion entre les éléments du circuit. Cette capacité entraîne dans la pratique des oscillations parasites, par exemple lorsque deux interrupteurs côte-à-côte commutent simultanément. Ces oscillations peuvent se traduirent par des erreurs au niveau de l'oscillateur 20, lorsqu'un 0 se transforme en 1 de manière intempestive par exemple. Un deuxième problème est le fait que le rapport cyclique du signal CKHF obtenu, égal au temps pendant lequel le signal est à l'état haut divisé par la période du signal, est différent de . En effet, du fait de la présence d'un interrupteur INTA (i) et d'un nombre pair NA d'inverseurs dans une cellule A (i), le temps T10 de propagation d'un 0 et le temps Tll de propagation d'un 1 dans la chaîne de cellules diffèrent l'un de l'autre de manière importante puisque cette différence est proportionnelle à NR. Aussi le rapport cyclique du signal CKHF obtenu, qui est égal à T11/PHF = T11/ (T10+T11) est différent de 1/2. Un objet de l'invention est de réaliser un générateur de signaux d'horloge comprenant une capacité parasite répartie sur l'ensemble du circuit et non plus concentrée sur la sortie de l'oscillateur. Un autre objet de l'invention enfin est de réaliser un générateur produisant des signaux d'horloge parfaits, ayant notamment un rapport cyclique égal à Avec ces objectifs en vue, l'invention concerne un générateur comprenant un oscillateur digital produisant un signal d'horloge à partir de N signaux de commande. Selon l'invention, l'oscillateur comprend N composantes associées en série, et affectées chacune d'un poids i compris entre 0 et N-1, la composante de poids le plus faible fournissant le signal d'horloge, et en ce que au moins une composante de poids i comprend une première et une deuxième entrées, une première et une deuxième sorties et : - une première branche a-d connectée entre la première entrée et la deuxième sortie, et comprenant un premier interrupteur qui est fermé si le signal de commande de poids i+1 est actif, - une deuxième branche a-c connectée entre la première entrée et la première sortie, et comprenant un deuxième interrupteur et au moins un inverseur associés en série, et - une troisième branche b-d connectée entre la deuxième entrée et la deuxième sortie, et comprenant un troisième interrupteur, le deuxième et le troisième interrupteurs étant ouverts si le signal de commande de poids i est actif. Ainsi, en tout point commun de l'oscillateur de l'invention, au maximum trois éléments sont connectés. Par exemple, à la première entrée de la composante de poids i, sont connectés au maximum un premier interrupteur et/ou un deuxième interrupteur et/ou un troisième interrupteur et/ou (ou deux) un inverseur. De même, à la deuxième sortie de la composante de poids i, sont connectés au maximum un premier interrupteur et/ou un deuxième interrupteur et/ou un troisième interrupteur et/ou (ou deux) un inverseur. Ainsi, contrairement à l'oscillateur de l'art antérieur, l'oscillateur de l'invention ne comprend pas de capacité parasite concentrée en un unique point du circuit. Au contraire, la capacité parasite est répartie sur l'ensemble du circuit et elle est minimale en tout point. Elle ne perturbe donc plus le fonctionnement global de l'oscillateur de l'invention. De préférence, la composante de poids le plus faible comprend un nombre d'inverseurs impair supérieur ou égal à 1. La composante de poids i supérieur à 1 comprend un nombre pair, supérieur ou égal à zéro, d'inverseurs connectés en série dans la deuxième branche et/ou connectés en série dans la troisième branche, le nombre total d'inverseurs dans la composante de poids i étant supérieur ou égal à 1. De préférence encore, la composante de poids i comprend un nombre impair d'inverseurs connectés en série dans la deuxième branche et un nombre impair d'inverseurs connectés en série dans la troisième branche. Selon un mode de réalisation, la composante de poids le plus faible et au moins une composante de poids i ont des premières branches identiques et comprennent notamment un même nombre d'inverseurs. De plus, toutes les composantes de poids i compris entre 1 et N-1 peuvent éventuellement être identiques. Le signal d'horloge obtenu ainsi a alors un rapport cyclique égal à , comme on le verra mieux par la suite. Selon un mode préféré de réalisation, le générateur de signal d'horloge comprend également un comparateur, qui reçoit le signal haute fréquence et fournit un nombre de commande de n bits sous la forme de N = 2n signaux binaires, le nombre de commande étant variable de la manière suivante : - le nombre de commande augmente si la période du signal d'horloge est inférieure à une période souhaitée, - le nombre de commande diminue si la période du signal d'horloge est supérieure à la période souhaitée, - le nombre de commande est constant sinon. L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à la lecture de la description qui va suivre, la description faisant référence aux dessins annexés dans lesquels : la figure 1 est un schéma fonctionnel d'un générateur de signaux d'horloge connu, - la figure 2 est un schéma d'un oscillateur connu utilisé dans le circuit de la figure 1, - les figures 3a à 3c détaillent des éléments de l'oscillateur de la figure 2, et - la figure 4 à 6 sont des schémas d'oscillateurs selon l'invention. Les figures 1,2, 3a à 3c ayant été précédemment décrites et constituant l'état de la technique connue, elles ne sont pas détaillées ici. Les figures 4 à 6 présentent trois exemples d'oscillateurs 40,50, 60 selon l'invention. L'un ou l'autre de ces oscillateurs est utilisé dans un générateur de signaux d'horloge similaire à celui de la figure 1, à la place de l'oscillateur 20. L'oscillateur 40 de la figure 4 comprend 2n composantes élémentaires C (0),..., C (2n-1), chacune affectée d'un poids propre i. Chaque composante C (O), ..., C (2n-1) comprend deux entrées de données a, b, et deux sorties de données c, d. L'entrée a et la sortie d des composantes C (0) à C (2n-2) sont connectées respectivement à la sortie c et à l'entrée b des composantes C (l) à C (2n-1). La sortie c et l'entrée b de la composante C (O) sont connectées ensemble et forment la sortie OUT de l'oscillateur 40, sur laquelle est fourni Je signal CKHF. La composante C (O) comprend un nombre NB impair (NB = 3 dans l'exemple de la figure 4) d'inverseurs associés en série entre l'entrée a et la sortie c de la composante C (O). La composante C (O) comprend également un interrupteur INT (1) connecté entre son entrée a et sa sortie d. Les composantes C (l) à C (2n-1) sont identiques et chaque composante C (i) de poids i, i compris entre 1 et 2"-1, comprend : une première branche a-d comprenant un interrupteur INT (i+1) connecté entre l'entrée a et la sortie d, - une deuxième branche a-c comprenant un nombre NC pair (dans l'exemple, NC = 2) d'inverseurs et un interrupteur INTA (i) connectés en série entre l'entrée a et la sortie c, et une troisième branche b-d comprenant un interrupteur INTB (i) connecté entre l'entrée b et la sortie d. Les interrupteurs INTA (i), INTB (i) sont commandés par le signal SD (i) inversé ; ils sont ouverts lorsque le signal SD (i) est actif et fermés sinon. L'interrupteur INT (i+1) est quant lui commandé par le signal SD (i+1) ; il est fermé lorsque le signal SD (i+l) est actif et il est ouvert sinon. Pour mémoire, les signaux SD (l) à SD (2n) sont fournis par le comparateur 12 à partir des n bits du nombre NR fourni par le comparateur 12 ; ils indiquent la valeur décimale du nombre NR : pour i compris entre 1 et ? n SD (NR+1) = 1 SD (iNR+1) = 0 L'oscillateur 40 de la figure 4 fonctionne de la manière suivante. Pour un nombre NR = NRO, le comparateur 12 fournit les signaux SD (NRO+1) = 1 et SD (iNRO+1) = 0. Puisque SD (NR+1) = 1, les interrupteurs INTA (NRO+1), INTB (NRO+1) de la composante C (NRO+1) sont ouverts, et l'interrupteur INT (NRO+1) de la composante C (NRO) est fermé. Par contre, les interrupteurs INT (1) à INT (NRO) sont ouverts, et les interrupteurs INTA (NRO+2) à INTA (2n-1), INTB (NRO+2) à INTB (2n-1) sont fermés. Ainsi, les composantes C (NRO+1) à C (2n-1) sont séparées des autres composantes par les interrupteurs ouverts INTA (NRO+1), INTB (NRO+1), et tous les inverseurs des composantes C (O) à C (NRO) sont associés en série et oscillent pour fournir un signal CKHF dont la période PHF est proportionnelle à NRO. Si NR augmente de 1 (NR = NRO+1), alors le décodeur fournit SD (NRO+2) = 1, SD (NRO+1) = 0 et SD (iNRO+2) = 0. En conséquence, les interrupteurs INTA (NRO+2), INTB (NRO+2) de la composante C (NRO+2) sont ouverts et l'interrupteur INT (NRO+2) de la composante C (NRO+1) est fermé. Par contre, les interrupteurs INT (1) à INT (NRO+1) sont ouverts, et les interrupteurs INTA (NRO+3) à INTA (2n-1), INTB (NRO+3) à INTB (2n-1) sont fermés. Ainsi, les composantes C (NRO+2) à sont séparées des autres composantes par les interrupteurs ouverts INTA (NRO+2), INTB (NRO+2), et tous les inverseurs des composantes C (0) à C (NRO+1) sont associés en série et oscillent pour fournir un signal CKHF dont la période PHF est proportionnelle à NRO+1. Le fonctionnement de l'oscillateur 40 est ainsi identique à celui de l'oscillateur 20 connu : en augmentant de 1 le nombre NR, on ajoute une composante C (i) à l'ensemble des composantes précédemment reliées à la composante C (0), on ajoute donc un nombre NC pair d'inverseurs dans la chaîne et la période du signal haute fréquence en sortie de l'oscillateur 40 augmente en conséquence, de manière linéaire par rapport à NR. Il est à noter qu'en tout point commun du circuit de la figure 4, au maximum trois éléments sont connectés. Par exemple, à l'entrée a de la composante C (i) sont connectés l'interrupteur INTA (i+1), l'interrupteur INT (i+1) et un inverseur de la composante C (i). De même, à l'entrée b de la composante C (i) sont connectés l'interrupteur INTA (i), l'interrupteur INT (i) et un inverseur de la composante C (i-1). Ainsi, contrairement à l'oscillateur 20 de l'art antérieur, l'oscillateur 40 de l'invention ne comprend pas de capacité parasite concentrée en un unique point du circuit. Au contraire, la capacité parasite est répartie sur l'ensemble du circuit et elle est minimale en tout point. Elle ne perturbe donc plus le fonctionnement global de l'oscillateur 40. L'oscillateur 50 de la figure 5 est un autre exemple d'un oscillateur selon l'invention. Par rapport au circuit de la figure 4, les modifications suivantes ont été apportées : - pour chaque composante C (l) à C (2n-1), un des inverseurs connectés entre l'entrée a et la sortie c a été déplacé et connecté en série avec l'interrupteur INTB (i) entre l'entrée b et la sortie d. Dans chaque composante C (l) à C (2n-1), le nombre total d'inverseurs NC connectés entre l'entrée a et la sortie c et/ou entre l'entrée b et la sortie d, reste pair. - pour la composante C (0), les deux inverseurs de la branche a-c ont été supprimés, le nombre total d'inverseurs NB dans la composante C (O) reste impair. L'oscillateur de la figure 5 fonctionne de manière identique à celui de la figure 2 ou de la figure 4. Pour une valeur NRO de NR, les composantes de poids NRO+1 à n sont séparées et les composantes C (O) à C (NRO) sont associées pour former une chaîne comprenant un nombre total NT = NRO*NC+NB d'inverseurs. Lorsque NR est augmenté de 1, alors le nombre NT est augmenté de NC, et la période du signal haute fréquence est augmentée en conséquence. Par rapport au circuit de la figure 4, l'oscillateur de la figure 5 est plus petit, en terme de surface de silicium. En effet, en pratique deux éléments comprenant un inverseur et un interrupteur en série (figure 3c) sont plus petits qu'un élément comprenant deux inverseurs et un interrupteur en série (figures 3a, 3c) et un élément comprenant un interrupteur seul (figure 3b). Par rapport au circuit de la figure 4, l'oscillateur de la figure 5 présente également l'avantage de produire des signaux CKHF parfaits, ayant notamment un rapport cyclique égal à . En effet, pour une valeur NRO de NR donnée, il y a dans la chaîne d'inverseurs, un nombre pair d'interrupteurs INTA, INTB. De plus, dans une composatne C (i), un nombre impair (1 dans l'exemple) d'inverseurs est connecté entre un interrupteur INTA et une entrée a, ou entre un interrupteur INTB et une sortie d. En conséquence, deux interrupteurs successifs dans la chaîne, INTA ou INTB, reçoivent des signaux logiques différents sur leurs entrées de données et le temps de propagation d'un 0 dans l'oscillateur est égal au temps de propagation d'un 1, notamment si tous les inverseurs de la chaîne sont identiques et si tous les interrupteurs sont identiques. Le rapport cyclique du signal CKHF obtenu est donc bien égal à . L'oscillateur 60 de la figure 5 est un autre exemple d'un oscillateur selon l'invention. Il est obtenu en modifiant l'oscillateur 50 de la manière suivante : - pour chaque composante C (i), i compris entre 1 et 2n-1, un inverseur supplémentaire a été ajouté et connecté en série avec l'interrupteur INT (i+1) entre l'entrée a et la sortie d de la composante C (i). Chaque composante C (i) comprend ainsi un nombre impair d'inverseurs. Par contre le nombre NA d'inverseurs connectés entre l'entrée a et la sortie c et/ou entre l'entrée b et la sortie d, reste pair. - la composante C (0) comprend quant à elle trois inverseurs (nombre impair), un premier inverseur est connecté en série avec l'interrupteur INT (1) entre l'entrée a et la sortie d, un deuxième inverseur est connecté entre l'entrée a et la sortie c, et un troisième inverseur est connecté entre l'entrée b et la sortie d. Le fonctionnement de l'oscillateur 60 est identique à celui de l'oscillateur 40 ou de l'oscillateur 50. De même que dans le cas de l'oscillateur 50, le rapport cyclique du signal CKHF obtenu est égal à . De plus, la capacité parasite est répartie. Par rapport aux oscillateurs 40,50, l'oscillateur 60 présente l'avantage d'être parfaitement symétrique (toutes les branches de toutes les composantes C (l) à C (2n-1) sont identiques), ce qui facilite la réalisation pratique de ce circuit. Des modifications peuvent être apportées aux oscillateurs des figures 4 à 6. En particulier il est possible de modifier la valeur des nombres NC, NB d'inverseurs dans les composantes C (O) à C (2n-1). De manière générale, pour construire un oscillateur selon l'invention, on veillera simplement à respecter les points suivants : - les composantes C (l) à C (2n-1) sont, de préférence mais pas nécessairement, identiques ; ainsi la période du signal CKHF obtenu est proportionnelle au nombre NR fourni par le comparateur. - une composante C (i), i compris entre 1 et 2n-1 comprend un interrupteur INTA (i) connecté entre l'entrée a et la sortie c, un interrupteur INTB (i) connecté entre l'entrée b et la sortie d, et un interrupteur INT (i+1) connecté entre l'entrée a et la sortie d. Les interrupteurs INTA (i), INTB (i) sont commandés par le signal SD (i) et l'interrupteur INT (i+l) est commandé par le signal SD (i+1). La capacité parasite globale est ainsi répartie sur l'ensemble du circuit et ne perturbe plus son fonctionnement. - les branches a-b de toutes les composantes C (O) à C (2n-1) peuvent être identiques et comprendre notamment le même nombre d'inverseurs, pair ou impair. dans la composante C (O), le nombre NB total d'inverseurs est impair, supérieur ou égal à 1. - dans une C (l) à C (2n-1), le nombre NC d'inverseurs connectés entre l'entrée a et la sortie c et/ou entre la sortie d et l'entrée b, est pair. dans chaque composante C (O) à C (2n-1), les inverseurs sont répartis entre les branches a-c, b-d et a-d. - de préférence, si un rapport cyclique de est souhaité, on place un nombre NC1 impair d'inverseurs dans la branche a-c et un nombre NC2 impair d'inverseurs dans la branche b-d. les nombres NC1, NC2 peuvent éventuellement être différents mais ils vérifient NC = NC1+NC2 pair. REVENDICATIONS 1. Générateur (10) comprenant un oscillateur pour produire un signal d'horloge (CKHF) à partir de N signaux de commande ( (SD (l) à SD (N) ), le générateur (10) étant caractérisé en ce que l'oscillateur (40,50, 60) comprend N composantes (C (0) à C (N-1)) associées en série, affectées chacune d'un poids propre i compris entre 0 et N-1, et la composante de poids le plus faible (C (0)) fournissant le signal d'horloge (CKHF), et en ce que au moins une composante (C (i) ) de poids i comprend une première et une deuxième entrées (a, b), une première et une deuxième sorties (c, d) et : - une première branche (a-d) connectée entre la première entrée (a) et la deuxième (d) sortie, et comprenant un premier interrupteur (INT (i+1)) qui est fermé si le signal de commande de poids i+1 (SD (i+1)) est actif, - une deuxième branche (a-c) connectée entre la première entrée (a) et la première sortie (c), et comprenant un deuxième interrupteur (INTA (i) ) et au moins un inverseur associés en série, et - une troisième branche (b-d) connectée entre la deuxième entrée (b) et la deuxième sortie (d), et comprenant un troisième interrupteur (INTB (i) ), le deuxième et le troisième (INTA (i), INTB (i) ) interrupteurs étant ouverts si le signal de commande de poids i (SD (i)) est actif. 2. Générateur selon la revendication 1, caractérisé en ce que la composante de poids le plus faible (C (0)) comprend un nombre (NB) d'inverseurs impair supérieur ou égal à 1. 3. Générateur selon la revendication 1, caractérisé en ce que la composante (C (i) ) de propre poids i supérieur à 1 comprend un nombre (NC) pair, supérieur ou égal à zéro, d'inverseurs connectés en série dans la deuxième branche (a-c) et/ou connectés en série dans la troisième branche (b-d), le nombre total d'inverseurs dans la composante de poids i étant supérieur ou égal à 1. 4. Générateur selon la revendication 1, caractérisé en ce que la composante (C (i) ) de propre poids i comprend un nombre impair d'inverseurs connectés en série dans la deuxième branche (a-c) et un nombre impair d'inverseurs connectés en série dans la troisième branche (b-d). 5. Générateur selon la revendication 1, caractérisé en ce que la composante (C (O)) de poids le plus faible et au moins une composante (C (i) ) de poids i différent de 0 ont des premières branches (a-d) identiques et comprennent notamment un même nombre d'inverseurs. 6. Générateur selon la revendication 1, caractérisé en ce que toutes les composantes de poids i compris entre 1 et N-1 sont identiques. 7. Générateur selon l'une des revendications 1 à 6, caractérisé en ce qu'il comprend également un comparateur (12), qui reçoit le signal d'horloge (CKHF) et fournit un nombre de commande (NR) de n bits sous la forme de N = 2n signaux binaires (S (l),..., S (2n)), le nombre de commande (NR) étant variable de la manière suivante : - le nombre de commande (NR) augmente si la période (PHF) du signal d'horloge (CKHF) est inférieure à une période souhaitée (PHFO), - le nombre de commande (NR) diminue si la période (PHF) du signal d'horloge (CKHF) est supérieure à la période souhaitée (PHFO), le nombre de commande (NR) est constant sinon.