FR 2813148 A1 20020222 FR 0010765 A 20000821 PRÉAMPLIFICATEUR LIDEAIRE POUR AMPLIFICATEOR DE PUISSANCE RADIO- La présente invention concerne les amplificateurs RF (radiofréquence), et plus particulièrement les préamplificateurs attaquant un amplificateur de puissance alimentant une antenne. La figure 1 illustre une chaîne classique d'amplification RF 1. La chaîne d'amplification comprend un bloc 2 de traitement du signal, un préamplificateur 3 attaquant un amplificateur de puissance 4 couplé à une antenne 5. Le bloc 2 comprend des étages de mise en forme du signal et de mélange du signal par mixage avec la porteuse souhaitée. Comte cela est illustré en figure 2, le préamplificateur 3 peut être suivi d'un commutateur 6 à deux positions, reliant la sortie S du préamplificateur à une de deux sorties S1 et S2. Dans certaines applications, il est en effet nécessaire d'interposer deux filtres différents entre le préamplificateur 3 et l'amplificateur de puissance 4, ou d'alimenter, avec le même préamplificateur deux amplificateurs de puissance différents. Ce type de circuit trouve une application dans des domaines comme le domaine des téléphones mobiles, où la fréquence est élevée, supérieure à un gigahertz (CHz). Dans ces domaines, certains standards utilisent une porteuse modulée à la fois en phase et en amplitude. Ces standards sont par exemple le CDMA ("Code Division Multiple Acces" - "accès multiple par différence de code") ou le W-CDMA (W étant l'initiale de "Wideband" - "large bande"). Dans ces domaines, les préamplificateurs et amplificateurs RF doivent être performants, devant être à la fois linéaires en phase et en amplitude. Dans l'état de la technique, le bloc 2 est un circuit intégré réalisé sur un substrat en silicium. Les amplificateurs 3 et 4 sont des modules externes, dont les composants actifs sont réalisés sur des substrats en arséniure de gallium. En effet, les composants en arséniure de gallium ont une fréquence de coupure plus élevée et supportent des tensions plus élevées que les composants en silicium. La figure 3 illustre un préamplificateur classique suivi d'un circuit de commutation 6. Le préamplificateur 3, ci- après désigné plus simplement par "l'amplificateur", comporte un plot d'entrée E, couplé à la grille d'un transistor TA par l'intermédiaire d'un circuit adaptateur d'impédance 10. Le transistor TA est un transistor en arséniure de gallium de type FET, connecté en source commune. La grille du transistor TA est polarisée en courant continu par un module de polarisation 11, non détaillé. La source du transistor TA est couplée à un plot de masse 13 (GND) par l'intermédiaire d'une inductance L. Le plot 13 est relié à la masse M du circuit par l'intermédiaire d'un fil de connexion. Ce fil de connexion présente, dans le domaine des fréquences considérées (1 à quelques GHz), une inductance parasite de liaison, dite de "bonding". Le drain du transistor TA est couplé à un plot d'alimentation 15 par l'intermédiaire d'un circuit adaptateur d'impédance 14. La connexion du plot 15 à une ligne d'alimentation VDD est réalisée par un fil présentant aussi une inductance de liaison Lb. Une capacité Cgd est représentée entre grille et drain du transistor TA. Cette capacité est la capacité parasite entre la grille et le drain du transistor TA. La sortie de l'amplificateur se fait sur le drain du transistor TA. Un commutateur 6 reçoit la sortie de l'amplificateur 3. I1 possède deux sorties, S1 et S2. Le commutateur 6 est réalisé à l'aide de quatre transistors T de type FET, en arséniure de gallium. Les grilles des transistors T reçoivent des potentiels +V ou -V par l'intermédiaire de résistances R, et le circuit est réalisé de sorte qu'une des deux sorties reçoit le signal de sortie de l'amplificateur, tandis que l'autre est mise à la masse. La présence du commutateur 6 en série avec l'amplificateur introduit des pertes dans la chaîne de traitement. L'amplificateur de la figure 3 est constitué d'un seul étage. Peu adaptable, on lui préfère un circuit à deux étages, comme celui de la figure 4. En figure 4, l'amplificateur comprend un premier étage, similaire à l'amplificateur de la figure 3. Le circuit adaptateur d'impédance 14 a ici une prise intermédiaire permettant d'attaquer le deuxième étage de l'amplificateur. Le deuxième étage est constitué d'un transistor Tg, également connecté en source conmtune. Le transistor Tg est aussi en arséniure de gallium et de type FET. La grille du transistor Tg reçoit la sortie du premier étage. Sa source est reliée à un plot de masse 17, relié à la masse M par une connexion présentant une inductance de liaison Lb. Son drain est connecté à un plot de sortie S de l'amplificateur. I1 est également connecté à un circuit adaptateur d'impédance 18, lui-même connecté à un plot d'alimentation 19, relié à une alimentation VDD2 par l'intermédiaire d'une inductance de liaison Lb. Si cela est souhaité, un commutateur 6 comme celui de la figure 3 est connecté sur la sortie S. Un inconvénient de l'amplificateur de la figure 4 est qu'il comporte des transistors en arséniure de gallium et par conséquent son intégration sur le circuit intégré du bloc de traitement 2, à substrat de silicium, n'est pas réalisable. En outre, l'amplificateur de la figure 4 a une consommation relativement élevée. Aussi, la structure utilisée est sensible aux parasites, en particulier aux parasites introduits par les inductances de liaison, difficiles à apprécier. Un objet de la présente invention est de prévoir un amplificateur opérant sur des fréquences élevées pouvant être intégré sur un substrat de silicium. Un objet de la présente invention est de prévoir un amplificateur qui consomme peu. Un objet de la présente invention est de prévoir un amplificateur peu sensible aux parasites, en particulier aux parasites introduits par les inductances de liaison. Pour atteindre cet objet, la présente invention prévoit un amplificateur comprenant un circuit d'entrée accordé sur la fréquence à amplifier et recevant en entrée le signal à amplifier, un premier transistor connecté en base commune, dont l'émetteur est couplé au circuit d'entrée et dont le collecteur fournit le signal de sortie de l'amplificateur, et un circuit de contre-réaction ramenant sur la base dudit transistor une fraction de la tension de sortie. Selon un mode de réalisation de la présente invention, le circuit de contre-réaction est formé par un pont capacitif formé d'un premier condensateur couplé entre la sortie de l'amplificateur et la base du premier transistor, et d'un deuxième condensateur connecté en série avec le premier condensateur et couplé entre la base du premier transistor et un noeud de masse virtuelle. Selon un mode de réalisation de la présente invention, ledit noeud de masse virtuelle est relié à un premier plot d'alimentation. Selon un mode de réalisation de la présente invention, le circuit de contre-réaction comprend un deuxième transistor connecté en transistor suiveur, dont la base est connectée au circuit de contre-réaction, dont l'émetteur est relié à la base du premier transistor et couplé à la masse par l'intermédiaire d'une première résistance et dont le collecteur est relié à une tension d'alimentation. Selon un mode de réalisation de la présente invention, le noeud de masse virtuelle est couplé à la masse par i'intermé- diaire d'un troisième condensateur. Selon un mode de réalisation de la présente invention, le circuit d'entrée est constitué de deux branches, une première branche du circuit d'entrée comportant une deuxième résistance en série avec une première inductance et couplant une entrée dudit circuit au premier plot d'alimentation, et une deuxième branche dudit circuit comportant une troisième résistance en série avec un quatrième condensateur et couplant l'entrée du circuit d'entrée à l'émetteur du premier transistor. Selon un mode de réalisation de la présente invention, l'amplificateur comporte un réseau formé d'une deuxième inductance et d'un cinquième condensateur connectés en parallèle, pour coupler le collecteur du premier transistor à un deuxième plot d'alimentation, et l'émetteur du premier transistor est couplé à la masse par une quatrième résistance ou une troisième inductance. Selon un mode de réalisation de la présente invention, le premier transistor, ses connexions et le circuit de contre- réaction sont dupliqués pour former plusieurs ensembles, chaque ensemble étant connecté au circuit d'entrée et alimenté de façon sélective de sorte que l'amplificateur peut fournir un signal de sortie sur une de plusieurs sorties. Selon un mode de réalisation de la présente invention, la deuxième branche du circuit d'entrée est également dupliquée, chacun desdits ensembles étant connecté à une des deuxièmes branches dupliquées du circuit d'entrée, et les condensateurs de chacune desdites deuxièmes branches dupliquées ayant des valeurs de capacité différentes, de sorte que l'accord du circuit d'entrée est effectué sur des fréquences différentes selon la deuxième branche considérée. Selon un mode de réalisation de la présente invention, le circuit d'entrée fait partie d'un étage d'entrée comprenant un troisième transistor connecté en émetteur camwn, recevant sur sa base le signal d'entrée, dont l'émetteur est couplé à la masse par une quatrième inductance, et dont le collecteur est couplé à l'entrée du circuit d'entrée. Selon un mode de réalisation de la présente invention, le circuit d'entrée et le troisième transistor sont dupliqués un nombre prédéterminé n de fois, les n circuits d'entrée pouvant être accordés sur des fréquences voisines afin d'augmenter légè- rement la bande passante de l'amplificateur et de diminuer la sensibilité de l'amplificateur à des dispersions dues aux processus technologiques de fabrication. Selon un mode de réalisation de la présente invention, le circuit d'entrée fait partie d'un mélangeur. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1, précédemment décrite, illustre un schéma simplifié d'une chaîne d'émission ; la figure 2, précédemment décrite, illustre une variante d'une partie de la chaîne d'émission de la figure 1 ; la figure 3 illustre un premier exemple d'amplificateur classique, suivi d'un commutateur ; la figure 4 illustre un deuxième exemple d'amplifica- teur classique ; la figure 5 illustre un premier mode de réalisation de la présente invention ; les figures 6A et 6B illustrent des variantes du mode de réalisation de la figure 5 ; et la figure 7 illustre un deuxième mode de réalisation de la présente invention. En figure 5, un amplificateur 20 selon la présente invention comporte des transistors bipolaires en silicium. A priori, la demanderesse était dissuadée de faire ce choix car les transistors en silicium, dans la gamme de fréquence utilisée, ont une tension de claquage très faible. Par exemple, pour une fréquence de l'ordre du gigahertz, un transistor en silicium à base en l'air (BVCEO) ne supporte que 3 à 4 volts entre son émetteur et son collecteur, ce qui peut être incompatible avec les tensions d'alimentation ou les excursions du signal présent dans le circuit. L'amplificateur 20 est constitué de deux étages. Un plot d'entrée E de l'amplificateur est connecté à la base d'un transistor bipolaire Q1, de type NPN, en silicium. La base du transistor Q1 est polarisée en courant continu par un bloc de polarisation 21, non détaillé. Une impédance d'entrée 22, formée d'une résistance Re en série avec un condensateur Ce, relie la base du transistor Qi à la masse. L'émetteur du transistor Q1 est couplé à un plot de masse 24 (C-ND) par l'intermédiaire d'une inductance L. La connexion à la masse du plot 24 introduit une inductance de liaison Lb. Le collecteur du transistor Q1 est connecté à un circuit adaptateur d'impédance 26. Le circuit 26 comporte deux branches. La première branche est constituée d'une résistance RO en série avec une inductance L0. Cette branche relie le collecteur de Q1 à un plot d'alimentation 28 (VDD1), qui introduit une inductance de liaison Lb par sa connexion à une ligne d'alimentation. La deuxième branche du circuit 26 est constituée d'une résistance R'0 en série avec un condensateur C0. Cette branche relie le collecteur de Q1 et un noeud X2 correspondant à la sortie du premier étage de l'amplificateur. On notera que, de façon avantageuse, la résistance d'entrée Re est réalisée d'un même matériau que la résistance R0. Ainsi, les dispersions technologiques dues aux processus de fabrication n'auront que peu d'effet sur le gain de l'amplificateur. Le deuxième étage de l'amplificateur 20 comporte un transistor bipolaire NPN Q2 en silicium, connecté en base commune. La demanderesse a choisi un montage en base commune car ce montage est plus linéaire qu'un montage émetteur commun lorsqu'il est attaqué en courant, malgré certaines idées reçues tendant à l'éloigner de ce choix. En effet, le montage en base commune est attaqué en courant, et les experts considéraient qu'un montage en base commune ne permettrait pas à l'amplificateur d'avoir un gain en puissance suffisant. On va maintenant décrire la constitution du deuxième étage de l'amplificateur 20. Le noeud X2 est relié à l'émetteur du transistor Q2. L'émetteur du transistor Q2 est couplé par l'intermédiaire d'une résistance R1 à un noeud X3 relié à un plot de masse (GND) 30, qui introduit une inductance de liaison Lb par sa connexion à la masse. On peut également remplacer la résistance Rl par une inductance L3 (non représentée), ce qui permet d'éviter la chute de tension dans la résistance R1. Le collecteur du transistor Q2 est relié à un plot de sortie S, formant la sortie de l'amplificateur 20. Le collecteur du transistor Q2 est couplé, par l'intermédiaire d'une inductance Ls connectée en parallèle avec un condensateur Cs, à un plot d'alimentation 32 (VDD2). Une inductance de liaison Lb est introduite par la connexion du plot 32 à une ligne d'alimentation. Les plots d'alimentation VDD1 et VDD2 peuvent, à l'extérieur du circuit, être reliés à une ligne d'alimentation commune. Le fait que les plots d'alimentation VDD1 et VDD2 soient séparés vient du fait que les tensions d'alimentation VDD1 et VDD2 doivent être apportées en des points différents du circuit avec des découplages distincts. En effet, il est difficile dans ce type de circuit avoir un seul plot pour alimenter les deux étages, du fait des inductances parasites rapportées d'un étage à l'autre qui entraînent une dégradation de l'isolation, voire un risque d'oscillation. Les inductances de liaison ont toutes été indiquées par le même sigle, Lb. Cependant, elles peuvent être de diverses valeurs, et sont prises en compte pour la réalisation des éléments de l'amplificateur. La base du transistor Q2 est d'une part couplée au noeud X3 par une résistance R2 et d'autre part à l'émetteur d'un transistor Q3. Le transistor Q3 est un transistor NPN en silicium, connecté en transistor suiveur. Le collecteur du transistor Q3 est relié au plot d'alimentation VDD2. La base du transistor Q3 est polarisée par un module de polarisation 34, non détaillé. La base du transistor Q3 est aussi couplée au plot de sortie S par l'intermédiaire d'un condensateur Ca et à un noeud X1 relié au plot d'alimentation 28 par l'intermédiaire d'un condensateur Cb. Un condensateur Cd relie les noeuds X1 et X3. On va maintenant détailler le fonctionnement de l'amplificateur 20, en présentant les avantages de celui-ci. Le noeud X1, relié à VDD1, est un point de masse du point de vue des courants alternatifs, que l'on peut nommer "masse virtuelle". Les condensateurs Ca et Cb forment donc un pont capacitif diviseur entre la sortie S et cette masse. La fraction de tension de sortie rapportée ainsi sur l'espace base- émetteur du transistor Q2 (par l'intermédiaire du transistor Q3), d'une part, provoque une contre réaction qui améliore la linéarité du montage, d'autre part, fixe l'impédance de sortie du montage à une valeur multiple de (RO+R' 0) sans provoquer de perte comme le ferait une résistance en parallèle sur la sortie. Un diviseur capacitif a été choisi car il ne consomme aucune puissance et est non bruyant. Le deuxième étage de l'amplificateur est attaqué par un courant i'c provenant du noeud X2. Pour pouvoir disposer d'une attaque en courant suffisante, le circuit adaptateur d'impédance 26 est un circuit résonnant accordé sur la fréquence de fonctionnement de l'amplificateur. On obtient ainsi un courant i'c supérieur au courant alternatif ic fourni par le collecteur du transistor Q1, de la forme i'c # Q.ic, où Q est le coefficient de qualité du circuit résonnant. Le rapport entre i'c et ic est faible, par exemple, il est égal à deux ou trois, mais cette augmentation de courant est suffisante pour obtenir un gain en puissance suffisant de l'amplificateur. On notera que le fait d'avoir un étage de sortie com- portant un transistor connecté en base commune, au lieu d'un transistor connecté en émetteur commun comme dans l'art antérieur, permet d'obtenir des tensions de sortie plus grandes sur le collecteur du transistor de sortie. En effet, la jonction base-collecteur présente une tension de claquage BVCBO deux à trois fois plus élevée que la jonction émetteur-collecteur (BVCEO) et, à impédance égale, davantage de puissance peut être extraite de l'étage sans risquer d'endommager le transistor par claquage. La présente architecture permet aussi de libérer le deuxième étage de parasites. En effet, le premier étage peut apporter au deuxième étage des parasites par l'intermédiaire du noeud X2 et de la branche R0, L0. Ces parasites sont dus notamment aux inductances de liaison, difficiles à contrôler, et ils peuvent se retrouver en sortie après avoir traversé le deuxième étage. Pour s'affranchir de ceux-ci, le condensateur Cb est connecté au noeud X1 et non à la masse (GND). Si des parasites sont présents sur le collecteur du transistor Q1, ils se retrouvent en X2 et en X1. Par X2, ils se retrouvent sur l'émetteur du transistor Q2 et, par X1, ils se retrouvent sur la base du transistor Q2 par l'intermédiaire du condensateur Cb et de la jonction base-émetteur du transistor Q3. La base et l'émetteur du transistor Q2 recevant des parasites identiques, la tension Vbe entre l'émetteur et la base du transistor Q2, qui commande le courant sortant par le collecteur du transistor Q2, reste sensiblement stable et indépendante des parasites. Pour renforcer l'immunité du deuxième étage aux parasites, le condensateur Cd relie les noeuds X1 et X3. Ainsi, les parasites se retrouvent en X3. Les résistances R1 et R2 ont toutes deux les parasites sur chacune de leurs bornes et le courant qui les traverse en est exempt. Un autre avantage de l'amplificateur 20 est que la polarisation de la base du transistor Q3 est facilement réglable sans modifier les caractéristiques du reste de l'amplificateur. En effet, le potentiel appliqué sur la base du transistor Q3 détermine le courant continu fourni par l'émetteur du transistor Q3 et, par là, le courant continu circulant dans le collecteur du transistor Q2. Or, le transistor Q2, qui est un transistor de sortie, est l'élément de l'amplificateur qui consomme le plus. Lorsque la puissance à fournir est élevée, le courant continu circulant dans le transistor Q2 doit être important. Cependant, lorsque la puissance à fournir est faible, le courant continu circulant dans le transistor Q2 n'a pas besoin d'être élevé. Comme le courant continu circulant dans le transistor Q2 est facilement réglable dans l'amplificateur de la présente invention, on pourra ajuster, en agissant sur le module 34, le courant consommé par le deuxième étage en fonction de la puissance requise, à linéarité constante et gain quasi constant. On notera que tous les transistors de l'amplificateur 20 sont réalisés en silicium. Par conséquent, l'amplificateur 20 peut facilement être réalisé sur le même substrat que le bloc de traitement 2. Par ailleurs, des essais ont montré que l'amplificateur de la présente invention est plus performant que l'amplificateur de la figure 4 en termes de linéarité, de rapport signal sur bruit et de consommation (voir tableau 1 en fin de description). Un autre avantage de l'amplificateur de la présente invention est qu'il est facilement adaptable, comme on va le voir ci-après. La figure 6A illustre une variante de réalisation de l'amplificateur de la figure 5. En figure 6A, le deuxième étage de l'amplificateur 20 n'a pas été représenté pour des raisons de clarté. Le premier étage de l'amplificateur comprend trois transistors Qla, Qlb et Qlc, dont le montage est identique au transistor Q1 de la figure 5. Ainsi, la base de chacun des transistors Qla, Qlb et Qlc, ci-après désignés par Qli, est reliée à un plot d'entrée E, à un bloc de polarisation 21 et à une impédance d'entrée 22, formée d'une résistance Re en série avec un condensateur Ce. L'émetteur de chaque transistor Qli est reliée au plot d'alimentation 24 par une inductance L. Le collecteur de chaque transistor Qli est relié au plot d'alimentation 28 par une première branche R0, LO d'un circuit adaptateur d'impédance 26. Le collecteur de chaque transistor Qli est aussi relié au noeud X2 par l'intermédiaire d'une deuxième branche R'0, CO du circuit 26. La variante de la figure 6A propose ainsi un étage d'entrée répliquant trois fois l'étage d'entrée de la figure 5. I1 en résulte que le courant entrant au noeud X2 est égal à trois fois le courant i'c circulant dans les branches R'0, CO des circuits 26. Comme le courant entrant au noeud X2 détermine la puissance de sortie Ps de l'amplificateur, l'accroissement de ce courant permet une augmentation de la puissance de sortie, sans saturation des transistors du premier étage. Un autre avantage de l'amplificateur de la figure 6A est que son gain en puissance est accru. En effet, la puissance de sortie Ps est augmentée, comme on vient de le voir. Par ailleurs, la puissance d'entrée Pe, approximativement égale à la tension efficace du signal d'entrée Ve élevée au carré et divisée par la résistance Re (Pe # Ve2/Re), est pratiquement indépendante du nombre de transistors Qli du premier étage, les bases de ces transistors prélevant un courant négligeable en comparaison du courant prélevé par Re. En conséquence, le gain en puissance Ps/Pe est également augmenté. Dans une variante de l'amplificateur de la figure 6A, les fréquences d'accord des différents circuits 26 sont légèrement décalées. La fréquence d'accord du circuit 26 étant déterminée par le produit LO.CO, le décalage en fréquence des différents circuits 26 pourra être effectué par exemple en donnant des valeurs légèrement différentes aux capacités des condensateurs des deuxièmes branches des divers circuits 26. L'avantage de ceci est double. D'une part, la bande passante de l'amplificateur sera légèrement augmentée et, d'autre part, l'amplificateur sera moins sensible à d'éventuelles dispersions technologiques de fabrication, comme celles qui affectent classiquement les capacités. on notera que, bien que la figure 6A représente un étage d'entrée avec trois transistors Qli, le nombre de transistors Qli peut être quelconque, les circuits d'adaptation 26 associés à ces transistors pouvant être identiques ou accordés sur des fréquences voisines. Aussi, les émetteurs des transistors Qli pourront être connectés à une inductance commune reliée au plot de masse 24, la valeur de cette inductance étant alors égale à L/n, n étant le nombre des transistors Qli. La figure 6B illustre une autre variante de réalisation de l'amplificateur de la figure 5, avec un commutateur permettant d'obtenir deux sorties, S et S'. L'amplificateur de la figure 6B comporte d'abord un amplificateur 20 semblable à l'amplificateur de la figure 5. Il comporte aussi un autre deuxième étage, identique au deuxième étage de l'amplificateur 20. Cet autre deuxième étage comporte un transistor Q'2 ayant son émetteur relié à un noeud X'2. La base du transistor Q'2 est reliée à l'émetteur d'un transistor Q'3 et à un noeud X'3 par l'intermédiaire d'une résistance R'2. Le collecteur du transistor Q'2 est relié à un plot de sortie S'. Il est relié aussi à un plot d'alimentation vDD2' par l'intermédiaire d'une inductance L's en parallèle avec un condensateur C's. Une inductance de liaison Lb est introduite par la connexion du plot VDD2' à une ligne d'alimentation externe au circuit. Le collecteur du transistor Q'3 est connecté à une tension d'alimentation VDD'. La base du transistor Q'3 est reliée à la sortie S' par un condensateur C' a et au noeud X' 1 par un condensateur C' b. Un circuit de polarisation 34' polarise en courant continu la base du transistor Q'3. Les noeuds X'1, X'2 et X'3 sont connectés respectivement aux noeuds X1, X2, X3, ces connexions n'étant pas représentées pour des raisons de clarté. Le deuxième étage de l'amplificateur est ainsi totalement dupliqué. En fonctionnement, on alimente l'un ou l'autre des plots d'alimentation VDD2 ou vDD2'. Selon le plot choisi, une sortie, S ou S', va fournir le signal de sortie de l'amplificateur. Le commutateur obtenu est simple et peut facilement faire partie du même circuit intégré que l'amplificateur et le bloc 2. Au contraire des solutions habituelles, il n'introduit pas de pertes supplémentaires. Une variante de l'amplificateur de la figure 6B procure des avantages importants. Dans cette variante (non représentée), le noeud X'2 du deuxième étage supplémentaire n'est pas relié au noeud X2, mais à une borne d'un condensateur C'0 (non représenté), dont l'autre borne est reliée au point de liaison de la résistance R'0 et du condensateur C0. Par conséquent, la deuxième branche du circuit 26 est constituée par R'0 en série avec CO pour un des deux deuxièmes étages et par R'0 en série avec C'0 pour l'autre. Comme la fréquence d'accord du circuit 26 dépend de la valeur de la capacité du condensateur présent dans la deuxième branche de ce circuit, on peut, avec cette variante de réalisation, avoir un premier deuxième étage accordé sur une fréquence fi, déterminée par C0, et un second deuxième étage accordé sur une fréquence f2, différente de fi et déterminée par C'0. L'amplificateur 20 est alors un amplificateur multi-bande ou multi-standard, le signal d'entrée étant fourni, après amplification, par la sortie activée S ou S' avec la fréquence souhaitée. Par exemple, dans un amplificateur pour téléphone cellulaire, la fréquence fi pourra être de l'ordre de 900 Nffiz et la fréquence f2 de l'ordre de 1,8 à 2 GHz. I1 est également possible, au lieu d'utiliser une résistance R'0 commune pour les deux deuxièmes étages, d'utiliser une résistance autre que R'0 pour le second deuxième étage. Le collecteur du transistor Q1 est alors relié au noeud X2 par l'intermédiaire de la résistance R'0 en série avec le condensateur C'0 et au noeud X'2 par l'intermédiaire d'une résistance R"0 (non représentée) en série avec le condensateur C'0. Cela permet, si besoin est, d'avoir un amortissement différent dans les deux deuxièmes branches du circuit 26 et, par conséquent, un gain différent dans les deux voies de l'amplificateur. La figure 7 représente un deuxième mode de réalisation de la présente invention, illustrant davantage la grande adaptabilité de l'amplificateur de l'invention. En figure 7, un étage mélangeur 40 est suivi par un étage correspondant au deuxième étage de l'amplificateur de la figure 5. Le circuit mélangeur 40 comprend un transistor T1 et T2 formant une paire différentielle. Les transistors T1 et T2 reçoivent sur leurs bases respectives des signaux différentiels E1 et E2 provenant d'un oscillateur local. Les émetteurs des transistors T1 et T2 sont reliés ensemble et connectés au collecteur d'un troisième transistor T3. Le transistor T3 a son émetteur couplé à un plot de masse 41 GR1D présentant par rapport à la masse M une inductance de liaison Lb. La base du transistor T3 reçoit un signal modulé en bande de base ou à une fréquence intermédiaire IF qui, mélangé aux signaux E1 et E2, permet l'obtention d'un signal RF modulé. Le collecteur du transistor T1 est relié à un plot d'alimentation VDDO présentant une inductance de liaison Lb. Le collecteur du transistor T2 est connecté à un circuit adaptateur d'impédance 26. Le circuit 26 est semblable à celui des figures 5 et 6. Il est formé de deux branches, l'une comportant une résistance RO et une inductance LO en série, et l'autre comportant une résistance R'0 et un condensateur CO en série. La branche R0, LO couple le collecteur du transistor T2 à un plot d'alimentation VDD1 présentant une inductance de liaison Lb. La branche R'0, CO couple le collecteur du transistor T2 au noeud X2 du deuxième étage du circuit. Le plot d'alimentation VDD1 est relié au noeud Xi du deuxième étage. Le deuxième étage 50 est semblable au deuxième étage des figures 5 et 6, et il comporte les mêmes éléments. Le circuit 26 est accordé sur la fréquence à amplifier. Cette fréquence est celle de la porteuse issue du mélangeur. Le circuit 26 peut, dans ce cas, et dans une certaine mesure, faire office de filtre pour les signaux présents sur le collecteur du transistor T2 et un filtre est économisé. En X2, sont seuls présents les signaux à amplifier, et le fait que le circuit 26 soit un circuit accordé permet une attaque en courant suffisante du deuxième étage. Dans ce mode de réalisation, le premier étage de l'amplificateur est donc remplacé par le dernier étage d'un mélangeur, le circuit adaptateur d'impédance 26 servant de filtre pour le mélangeur. L'ensemble, réalisé sur un même circuit intégré, permet une économie substantielle de surface de silicium. Par conséquent, le circuit de la présente invention est adaptable à de nombreux environnements. En outre, il est plus performant que le circuit de l'art antérieur. A titre d'exemple, le tableau ci-dessous illustre des valeurs obtenues en testant l'amplificateur 20 de la figure 5 et le circuit classique de la figure 4. Fréquences État de l'art (fi . 4) Invention (fig. 5) 900 MHz = 14 dB = 14,5 dB ACPR = -58 dBc ACPR = -60 dBc NFtnax = 8 dB NFtnax = 4,5 dB Icc = 45 mA Icc = 30 mA 1900 MHz = 14 dB = 14,5 dB ACPR = -56 dBc ACPR = -56 dBc NFtnax = 8 dB NFtnax = 7,5 dB Icc = 55 mA Icc = 38 mA Les essais comparatifs ont été réalisés pour deux fréquences, 900 MHz et 1900 MHz. Quatre paramètres ont été comparés Gp, le gain en puissance, exprimé en décibels (dB) ; ACPR (initiales de "Adjacent Channel Power Ratio") qui désigne le rapport en décibels (notés dBc, la lettre "c" étant utilisée pour "carrier", "porteuse" en anglais) entre un signal résiduel se retrouvant sur un canal adjacent et le signal utile ; ACPR est d'autant plus faible que la linéarité est grande ; NFmax, le rapport signal sur bruit, en décibels ; et Icc, le courant continu consommé par le circuit, en milliampères. A 900 MHz, les mesures ont été effectuées avec une puissance de sortie égale à 8 dBm (la puissance en dBm est égale à l0.log[P/PO], P étant la puissance en watts et PO égal à 1 milliwatt). A 1900 Mffiz, les mesures ont été effectuées avec une puissance de sortie égale à 10 dBm. Une analyse rapide du tableau 1 indique les avantages suivants. A 900 MHz, pour un gain en puissance de même ordre, l'amplificateur de l'invention présente une linéarité nettement améliorée (2 dB de plus pour ACPR) . Le rapport signal sur bruit est meilleur, et la consommation plus faible. A 1900 Miz, pour un gain en puissance de même ordre, la consommation est inférieure avec le circuit de l'invention, la linéarité et le rapport sur bruit étant similaires à ceux de l'art antérieur. D'autres avantages de l'amplificateur selon la présente invention sont énumérés ci-après. Tout d'abord, l'entrée, la sortie et plus généralement la structure de l'amplificateur de la présente invention sont non différentielles (" single -ended" en anglais). Les amplificateurs à structure différentielle sont nombreux dans l'art antérieur, car ils sont peu sensibles aux parasites dus aux impédances d'accès (inductances de liaison principalement) des divers plots, plots d'alimentation en particulier. Un avantage d'une structure non différentielle est que l'amplificateur consomme moins. En outre, dans les amplificateurs à structure différentielle, un transformateur externe ("balun") est connecté en sortie pour obtenir une sortie unique référencée à la masse. Ce transformateur, encombrant, coûteux, et présentant par ailleurs des problèmes de déphasage et des pertes, est inutile dans la présente invention. Ainsi, par rapport à un amplificateur à structure différentielle, l'amplificateur de la présente invention est particulièrement avantageux, puisqu'il consomme moins et permet d'éviter l'emploi d'un transformateur de sortie, tout en étant peu sensible aux parasites. Aussi, dans la mesure où sa structure est à deux étages, l'amplificateur selon la présente invention présente une isolation inverse élevée. Ainsi, si un signal est injecté sur la sortie, par exemple à la suite d'une adaptation imparfaite en sortie, une très faible fraction du signal injecté se retrouve en entrée. Cela améliore les performances globales de l'amplifica- teur et accroît sa stabilité. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme du métier. Ainsi, l'amplificateur 20 de la figure 6B a été décrit avec un deuxième étage répliqué une fois. Bien entendu, le deuxième étage peut être répliqué plus d'une fois, les signaux fournis par ces deuxièmes étages pouvant être, le cas échéant, de fréquence différente. En outre, le premier étage a été décrit soit came un premier étage d'amplificateur, soit comme un dernier étage de mélangeur. Le premier étage peut néanmoins être constitué par tout circuit comportant un circuit accordé sur la fréquence à amplifier pour assurer la liaison avec le second étage. Aussi, l'amplificateur de l'invention a été décrit avec des transistors NPN. L'homme du métier adaptera sans peine l'amplificateur au cas où des transistors PNP sont utilisés. REVEMICATIONS 1. Amplificateur comprenant : un circuit d'entrée (26) accordé sur la fréquence à amplifier et recevant en entrée le signal à amplifier, un premier transistor (Q2) connecté en base commune, dont l'émetteur est couplé au circuit d'entrée et dont le collecteur fournit le signal de sortie de l'amplificateur, et un circuit de contre-réaction (Ca, Cb) ramenant sur la base dudit transistor une fraction de la tension de sortie. 2. Amplificateur selon la revendication 1, dans lequel le circuit de contre-réaction est formé par un pont capacitif (Ca, Cb) formé d'un premier condensateur (Ca) couplé entre la sortie de l'amplificateur et la base du premier transistor (Q2), et d'un deuxième condensateur (Cb) connecté en série avec le premier condensateur et couplé entre la base du premier transistor et un noeud de masse virtuelle (X1). 3. Amplificateur selon la revendication 2, dans lequel ledit noeud de masse virtuelle (Xl) est relié à un premier plot d'alimentation (VDD1). 4. Amplificateur selon une quelconque des revendications 1 à 3, dans lequel le circuit de contre-réaction comprend un deuxième transistor (Q3) connecté en transistor suiveur, dont la base est connectée au circuit de contre-réaction (Ca, Cb), dont l'émetteur est relié à la base du premier transistor (Q2) et couplé à la masse MD) par l'intermédiaire d'une première résistance (R2) et dont le collecteur est relié à une tension d'alimentation (VDD2). 5. Amplificateur selon la revendication 3, dans lequel le noeud de masse virtuelle (X1) est couplé à la masse ((ND) par l'intermédiaire d'un troisième condensateur (Cd). 6. Amplificateur selon la revendication 1, dans lequel le circuit d'entrée (26) est constitué de deux branches, une première branche du circuit d'entrée comportant une deuxième résistance (RO) en série avec une première inductance (L0) et couplant une entrée dudit circuit au premier plot d'alimentation (VDD1), et une deuxième branche dudit circuit comportant une troisième résistance (R'0) en série avec un quatrième condensateur (CO) et couplant l'entrée du circuit d'entrée à l'émetteur du premier transistor (Q2). 7. Amplificateur selon la revendication 1, comportant un réseau formé d'une deuxième inductance (Ls) et d'un cinquième condensateur (Cs) connectés en parallèle, pour coupler le collecteur du premier transistor à un deuxième plot d'alimentation (VDD2), et dans lequel l'émetteur du premier transistor (Q2) est couplé à la masse par une quatrième résistance (R1) ou une troisième inductance (L3). 8. Amplificateur selon une quelconque des revendications 1 à 7, dans lequel le premier transistor (Q2), ses connexions et le circuit de contre-réaction sont dupliqués pour former plusieurs ensembles, chaque ensemble étant connecté au circuit d'entrée et alimenté de façon sélective de sorte que l'amplificateur peut fournir un signal de sortie sur une de plusieurs sorties (S, SI). 9. Amplificateur selon les revendications 6 et 8, dans lequel la deuxième branche du circuit d'entrée (26) est également dupliquée, chacun desdits ensembles étant connecté à une des deuxièmes branches dupliquées du circuit d'entrée, et les condensateurs de chacune desdites deuxièmes branches dupliquées ayant des valeurs de capacité différentes, de sorte que l'accord du circuit d'entrée (26) est effectué sur des fréquences différentes selon la deuxième branche considérée. 10. Amplificateur selon une quelconque des revendications 1 à 7, dans lequel le circuit d'entrée fait partie d'un étage d'entrée comprenant un troisième transistor (Q1) connecté en émetteur commun, recevant sur sa base le signal d'entrée, dont l'émetteur est couplé à la masse par une quatrième inductance (L), et dont le collecteur est couplé à l'entrée du circuit d'entrée (26). 11. Amplificateur selon la revendication 10, dans lequel le circuit d'entrée et le troisième transistor sont dupliqués un nombre prédéterminé n de fois, les n circuits d'entrée pouvant être accordés sur des fréquences voisines afin d'augmenter légèrement la bande passante de l'amplificateur et de diminuer la sensibilité de l'amplificateur à des dispersions dues aux processus technologiques de fabrication. 12. Amplificateur selon une quelconque des revendications 1 à 7, dans lequel le circuit d'entrée (26) fait partie d'un mélangeur.