FR 2818762 A1 20020628 FR 0016978 A 20001222 RÉGULATEUR DE TENSION À GAIN STATIQUE EN BOUCLE OUVERTE RÉDUIT La présente invention concerne le domaine des régulateurs de tension et en particulier celui des régulateurs à faible tension de déchet. Un régulateur à faible tension de déchet (Low Drop Out) réalisé sous forme de circuit intégré peut être utilisé pour fournir un potentiel prédéterminé avec un faible bruit à un ensemble de circuits électroniques à partir d'un potentiel d'alimentation fourni par une pile rechargeable. Une tel potentiel d'alimentation décroît avec le temps et est susceptible de comporter du bruit causé par l'action de radiations électromagnétiques voisines sur les liaisons pile/régulateur. Le régulateur est dit à faible tension de déchet car il permet de fournir un potentiel proche du potentiel d'alimentation. La figure 1 représente schématiquement un exemple de régulateur à faible tension de déchet classique. Le régulateur comporte une borne de sortie S prévue pour être reliée à une charge R. La charge R, essentiellement résistive, représente la somme des impédances d'entrée des circuits alimentés par le régulateur. Par simplicité, on considère par la suite que la charge R est une résistance. Le régulateur comprend un amplificateur opérationnel 4 dont une entrée non inverseuse IN+ est reliée à un potentiel de référence positif Vref et dont une entrée inverseuse IN-est reliée à la borne S par une boucle de contre réaction. Le potentiel Vref est produit de manière connue par une source de tension constante (non représentée) à forte impédance de sortie. L'amplificateur opérationnel 4 est alimenté entre un potentiel d'alimentation Vbat positif fourni par la pile et un potentiel de masse GND. Un étage inverseur 6, alimenté entre les potentiels Vbat et GND, reçoit la sortie de l'amplificateur opérationnel 4 et sa sortie est connectée à la grille d'un transistor MOS de puissance Tl, à canal P, dont le drain est relié à la borne de sortie S et dont la source est reliée au potentiel Vbat. Le transistor Tl est de type MOS plutôt que bipolaire notamment pour minimiser la différence entre le potentiel de sortie Vout de la borne S et le potentiel d'alimentation Vbat. Un condensateur de charge C est disposé entre la borne de sortie S et le potentiel GND. La figure 2 représente schématiquement un exemple de réalisation de l'amplificateur opérationnel 4 de la figure 1. Deux transistors MOS T2, T3, à canal P, ont leurs sources reliées l'une à l'autre et leurs grilles respectivement reliées aux entrées IN-et IN+. Une source de courant de polarisation CS1 est disposée entre le potentiel Vbat et les sources des transistors T2 et T3. Les transistors T2 et T3 forment une paire différentielle. Deux transistors MOS T4 et T5, à canal N, ont leurs sources reliées au potentiel GND et leurs grilles reliées l'une à l'autre. Les drains des transistors T4 et T5 sont respectivement reliés aux drains des transistors T2 et T3. Le drain du transistor T3 est relié aux grilles des transistors T4 et T5. Les transistors T4 et T5 forment une charge active de la paire différentielle formée par les transistors T2 et T3. Le drain du transistor T2 constitue la sortie de l'amplificateur 4. Le régulateur de tension de la figure 1 maintient le potentiel Vout de la borne de sortie S à une valeur égale au potentiel de référence Vref. Toute variation du potentiel Vbat se traduit par une variation du potentiel Vout, qui est transmise par la boucle de contre réaction sur l'entrée IN-. Lorsque le régulateur fonctionne correctement, la variation du potentiel de l'entrée IN-entraîne le retour du potentiel Vout au potentiel Vref. Pour cela, le circuit régulateur, qui forme un système bouclé entre l'entrée IN-et la borne S doit être un système stable. Pour que le système soit stable lorsqu'il est bouclé, son gain en boucle ouverte ne doit pas être supérieur à 1 lorsque le déphasage est inférieur à-180 (lorsqu'il y a opposition de phase entre l'entrée et la sortie du système). La figure 3 illustre, en fonction de la fréquence f, la variation du gain G et du déphasage (p du régulateur en boucle ouverte pris entre l'entrée IN-et la borne S. Pour des fréquences f faibles, le gain G est égal au gain Gs statique du régulateur en boucle ouverte. Les éléments qui composent le régulateur ont chacun un gain qui varie en fonction de la fréquence. La fréquence de coupure d'un élément dont le gain décroît lorsque la fréquence augmente constitue un"pôle"de la fonction de transfert du régulateur en boucle ouverte. Chaque pôle de la fonction de transfert du régulateur en boucle ouverte introduit une chute de 20 dB par décade du gain G. En outre, chaque pôle de la fonction de transfert du régulateur en boucle ouverte introduit un déphasage le gain est égal au gain statique Gs du régulateur en boucle ouverte. Entre les pôles PO et Pl, le gain chute de 20 décibels par décade. Au-delà du pôle Pl, le gain chute de 40 décibels par décade. Le déphasage chute de 0 à-90 au niveau du pôle PO et de - 90 à-180 au niveau du pôle Pl. Le gain statique Gs du régulateur est égal à Gs4. Gs6. Gsl, où Gs4 est le gain statique de l'amplificateur opérationnel 4, Gs6 est le gain statique de l'étage inverseur 6, et Gsl est le gain statique du transistor Tl. Le gain statique de l'amplificateur opérationnel 4 est de la forme : Gs4 = Gm2. (R2. R4)/ (R2+R4) = G2. Zout où Gm2 est la transconductance du transistor T2, et R2, R4 sont les résistances en conduction, dites résistances"Early", des transistors T2 et T4. Le rapport (R2. R4)/ (R2+R4) constitue l'im- pédance de sortie Zout de l'amplificateur opérationnel. Les résistances"Early"des transistors T2 et T4 sont élevées, et l'impédance de sortie Zout ainsi que le gain statique Gs4 de l'amplificateur 4 ont une valeur élevée. Un fort gain Gs4 rend le gain statique Gs élevé, ce qui décale la courbe de gain vers le haut et rend la stabilité du régulateur difficile à obtenir. Avec l'amélioration des technologies, les caractéristiques d'un amplificateur opérationnel s'améliorent et notamment son gain Gs4 tend à augmenter. La figure 3 illustre une courbe de gain G'd'un régulateur en boucle ouverte ayant les deux pôles PO, Pl précédents et ayant un gain statique Gs'supérieur au gain statique Gs précédent. Le gain G'est supérieur à 1 (0 dB) lorsque le dépha- sage (p atteint la valeur du -1800, ce qui rend le régulateur instable. Une façon classique de résoudre ce problème consiste à augmenter la capacité du condensateur C, ce qui réduit la fréquence à laquelle se situe le pôle principal PO. Toutefois, l'utilisation d'un condensateur C de grande taille n'est pas souhaitable. De plus, il n'est pas souhaitable de dégrader les caractéristiques des transistors d'un amplificateur opérationnel, étant donné que ces transistors doivent de préférence être identiques aux autres transistors du circuit intégré contenant le régulateur. Un objet de la présente invention est de prévoir un régulateur de tension stable et à grande bande passante tout en utilisant un condensateur de sortie de valeur faible. Pour atteindre cet objet, la présente invention prévoit de réduire la résistance de sortie apparente de l'amplificateur opérationnel d'un régulateur. Plus particulièrement la présente invention prévoit un régulateur de tension ayant une borne de sortie propre à être reliée à une charge, comprenant un amplificateur opérationnel dont l'entrée non inverseuse est reliée à un premier potentiel de référence, et dont l'entrée inverseuse est reliée à la borne de sortie, un étage inverseur dont l'entrée est reliée à la sortie de l'amplificateur opérationnel, un commutateur de puissance commandé par la sortie de l'étage inverseur, disposé entre la borne de sortie et un potentiel d'alimentation, et un condensateur de charge disposé entre la borne de sortie et un potentiel de référence d'alimentation, comprenant un moyen de réduction de l'impédance de sortie effective de l'amplificateur opérationnel. Selon un mode de réalisation de la présente invention, le moyen de réduction d'impédance comprend une première résistance dont une première borne est reliée à la sortie de l'amplificateur opérationnel, un transistor MOS connecté en diode dont le drain est relié à une seconde borne de la première résistance et dont la source est reliée au deuxième potentiel de référence, et un moyen pour polariser le transistor connecté en diode à l'état passant. Selon un mode de réalisation de la présente invention, la première résistance a une valeur très inférieure à l'impédance de sortie de l'amplificateur opérationnel. Selon un mode de réalisation de la présente invention, l'amplificateur opérationnel comporte des premier et deuxième transistors MOS, d'un premier type, dont les sources sont reliées l'une à l'autre, et dont les grilles sont respectivement reliées aux entrées inverseuse et non inverseuse, une source de courant disposée entre le potentiel d'alimentation et les sources des premier et deuxième transistors, des troisième et quatrième transistors MOS, d'un second type, dont les sources sont reliées au premier potentiel de référence, dont les grilles sont reliées l'une à l'autre, et dont les drains sont respectivement connectés aux drains des premier et deuxième transistors, le drain du premier transistor étant relié à la sortie de l'amplificateur opérationnel et le drain et la grille du quatrième transistor étant connectés l'un à l'autre. Selon un mode de réalisation de la présente invention, l'étage inverseur comporte un cinquième transistor MOS, du type des troisième et quatrième transistors, dont la grille et le drain sont respectivement reliés à l'entrée et à la sortie de l'étage inverseur, et dont la source est reliée au premier potentiel de référence, une impédance disposée entre la sortie de l'étage inverseur et le potentiel d'alimentation, et un condensateur et une seconde résistance disposés en série entre l'entrée et la sortie de l'étage inverseur. Selon un mode de réalisation de la présente invention, le commutateur de puissance est un sixième transistor MOS du type des premier et deuxième transistors. Selon un mode de réalisation de la présente invention, les premier, deuxième et sixième transistors sont des MOS à canal P, et les troisième, quatrième et cinquième transistors sont des MOS à canal N. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente schématiquement un régulateur de tension classique ; la figure 2, précédemment décrite, représente schématiquement un mode de réalisation d'amplificateur opérationnel ; la figure 3, précédemment décrite, illustre le gain et le déphasage en fonction de la fréquence du régulateur de la figure 1 en boucle ouverte ; la figure 4 représente schématiquement un mode de réalisation d'un régulateur selon la présente invention ; et la figure 5 représente schématiquement un mode de réalisation d'un inverseur utilisable selon la présente invention. Seuls les éléments permettant la compréhension de la présente invention ont été représentés aux différentes figures. De mêmes références représentent de mêmes éléments aux différentes figures. La figure 4 représente schématiquement un mode de réalisation d'un régulateur. Le régulateur comprend les éléments déjà décrit d'un régulateur classique et un circuit 7 de réduction d'impédance de sortie connecté à la sortie de l'amplificateur opérationnel 4. Une résistance RI a une première borne connectée à la sortie de l'amplificateur opérationnel 4. Un transistor MOS 8, à canal N, a son drain relié à une deuxième borne de la résistance RI et sa source reliée au potentiel GND. Le drain et la grille du transistor 8 sont reliés l'un à l'autre de manière que le transistor 8 est connecté en diode. Une source de courant CS2 de polarisation du transistor 8 connecté en diode est reliée entre le potentiel Vbat et le drain du transistor 8. La source de courant CS2 est choisie de manière que le transistor 8 connecté en diode conduit en permanence. Le transistor 8 est choisi de manière que la chute de tension entre son drain et sa source est égale à la tension existant entre l'entrée de l'étage inverseur 6 et le potentiel de masse GND. Il en découle que la chute de tension aux bornes de la résistance RI est sensiblement nulle, et que le fonctionnement de l'amplificateur opérationnel 4 n'est pas déséquilibré par un courant circulant à travers la résistance RI. L'impédance Z du transistor 8 connecté en diode et de la résistance RI connectés en série est égale à : Z = Rl+d/Gm8) où Gm8 est la transconductance du transistor 8. La résistance RI et le transistor 8 sont choisis de manière que l'impédance Z est très inférieure à l'impédance de sortie Zout de l'amplificateur opérationnel. Le gain statique Gs4 de l'amplificateur opérationnel 4 dont la sortie OUT est connectée en parallèle sur l'impédance Z est égal à Gs4 = Gm2. (Zout. Z)/ (Zout+Z), c'est-à- dire sensiblement Garn2. Z. La présente invention permet de réduire le gain statique introduit par l'amplificateur opérationnel 4, et par là le gain statique du régulateur de tension en boucle ouverte. Ainsi, la réduction de l'impédance de sortie apparente de l'amplificateur opérationnel 4 correspond à une réduction du gain de cet amplificateur. On pourra ajuster ce gain pour conserver un système stable à grande bande passante, avec un condensateur C de petite valeur. La présente invention a été décrite en relation avec un étage inverseur 6 idéal qui n'introduit aucun pôle dans la fonction de transfert du régulateur de tension en boucle ouverte. En pratique, l'étage inverseur 6 n'est pas un étage amplificateur idéal, mais est par exemple un étage amplificateur dit"de Miller". Un tel étage amplificateur a notamment pour fonction d'accroître la fréquence à laquelle se situe le pôle secondaire Pl afin d'accroître la bande passante du régulateur de tension en boucle ouverte. Un étage de Miller introduit notamment un pôle P2 et un zéro Zl dans la fonction de transfert du régulateur de tension en boucle ouverte. La figure 5 représente schématiquement un mode de réalisation d'un régulateur de tension selon la présente invention, dans lequel l'étage inverseur 6 du circuit d'amplification 2'est un étage de Miller. L'étage inverseur 6 comporte un transistor T7, à canal N, dont la grille et le drain sont respectivement reliés à l'entrée et à la sortie de l'étage 6. La source du transistor T7 est reliée au potentiel GND. Une impédance 10 est disposée entre la sortie de l'étage 6 et le potentiel Vbat. Un condensateur Cl et une résistance R2 sont disposés en série entre l'entrée et la sortie de l'étage amplificateur. La valeur du condensateur Cl, de la résistance R2, et le gain du transistor T7 permettent notamment d'ajuster les fréquences auxquelles se situent les pôles Pl, P2. La chute de tension aux bornes du transistor 8 connecté en diode est dans ce cas choisie égale à la tension grille/source du transistor T7. La réduction de l'impédance de sortie reliée en entrée de l'étage inverseur 6 a également pour effet d'accroître la fréquence à laquelle se situe le pôle P2 introduit par l'étage 6, ce qui représente un avantage supplémentaire de la présente invention. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. A titre d'exemple, la présente invention a été décrite en relation avec un amplificateur opérationnel particulier, mais l'homme du métier adaptera sans difficultés la présente invention à un régulateur de tension utilisant d'autres types d'amplificateurs opérationnels. La présente invention a été décrite en relation avec un régulateur de tension utilisant un transistor de puissance Tl, mais l'homme du métier adaptera sans difficultés la présente invention à un régulateur de tension utilisant un autre type de commutateur de puissance à commande en tension. La présente invention a été décrite en relation avec des potentiels Vbat et Vref positifs, mais l'homme du métier adaptera sans difficultés la présente invention à des potentiels Vbat et Vref négatifs, en intervertissant les types des transistors MOS décrits et le branchement du transistor 8 connecté en diode. La présente invention a pour des raisons de simplicité été décrite en relation avec une charge résistive R, mais l'homme du métier adaptera sans difficultés la présente invention à une charge complexe. La présente invention a pour des raisons de simplicité été décrite en relation avec un régulateur de tension utilisant une boucle de contre-réaction non résistive et fournissant une tension égale à une tension de référence Vref reçue. Toutefois, l'homme du métier adaptera sans difficultés la présente invention à un régulateur de tension dont la boucle de contre-réaction comprend un pont résistif, et qui fournit en sortie une tension différente de la tension Vref reçue. REVENDICATIONS 1. Régulateur de tension ayant une borne de sortie (S) propre à être reliée à une charge (R), comprenant : un amplificateur opérationnel (4) dont l'entrée non inverseuse est reliée à un premier potentiel de référence (Vref), et dont l'entrée inverseuse est reliée à la borne de sortie (S), un étage inverseur (6) dont l'entrée est reliée à la sortie de l'amplificateur opérationnel, un commutateur de puissance (Tl) commandé par la sortie de l'étage inverseur (6), disposé entre la borne de sortie (S) et un potentiel d'alimentation (Vbat), et un condensateur de charge (C) disposé entre la borne de sortie (S) et un potentiel de référence d'alimentation (GND), caractérisé en ce qu'il comprend un moyen (7) de réduction de l'impédance de sortie effective de l'amplificateur opérationnel (4). 2. Régulateur de tension selon la revendication 1, caractérisé en ce que le moyen de réduction d'impédance comprend une première résistance (RI) dont une première borne est reliée à la sortie de l'amplificateur opérationnel (4), un transistor MOS connecté en diode (8) dont le drain est relié à une seconde borne de la première résistance (R1) et dont la source est reliée au deuxième potentiel de référence (GND), et un moyen (CS2) pour polariser le transistor connecté en diode (8) à l'état passant. 3. Régulateur de tension selon la revendication 2, dans lequel la première résistance (RI) a une valeur très inférieure à l'impédance de sortie de l'amplificateur opérationnel (4). 4. Régulateur de tension selon la revendication 3, dans lequel l'amplificateur opérationnel (4) comporte : des premier (T2) et deuxième (T3) transistors MOS, d'un premier type, dont les sources sont reliées l'une à l'autre, et dont les grilles sont respectivement reliées aux entrées inverseuse et non inverseuse, une source de courant (CS1) disposée entre le potentiel d'alimentation (Vbat) et les sources des premier et deuxième transistors, des troisième (T4) et quatrième (TS) transistors MOS, d'un second type, dont les sources sont reliées au premier poten- tiel de référence (GND), dont les grilles sont reliées l'une à l'autre, et dont les drains sont respectivement connectés aux drains des premier (T2) et deuxième (T3) transistors, le drain du premier transistor (T2) étant relié à la sortie de l'amplificateur opérationnel et le drain et la grille du quatrième transistor (T5) étant connectés l'un à l'autre. 5. Régulateur de tension selon la revendication 4, dans lequel l'étage inverseur (6) comporte : un cinquième transistor MOS (T7), du type des troisième (T4) et quatrième (T5) transistors, dont la grille et le drain sont respectivement reliés à l'entrée et à la sortie de l'étage inverseur (6), et dont la source est reliée au premier potentiel de référence (GND), une impédance (10) disposée entre la sortie de l'étage inverseur (6) et le potentiel d'alimentation (Vbat), et un condensateur (Cl) et une seconde résistance (R2) disposés en série entre l'entrée et la sortie de l'étage inverseur (6). 6. Régulateur de tension selon la revendication 4, dans lequel le commutateur de puissance (Tl) est un sixième transistor MOS du type des premier (T2) et deuxième (T3) transistors. 7. Régulateur de tension selon la revendication 5, dans lequel les premier (T2), deuxième (T3) et sixième (Tl) transistors sont des MOS à canal P, et dans lequel les troisième (T4), quatrième (TS) et cinquième (T7) transistors sont des MOS à canal N.