FR 2807595 A1 20011012 FR 0004501 A 20000407 Circuit et procédé de génération de signaux en décalage de phase. La présente invention concerne la génération de signaux en décalage de phase, notamment pour l'émission et la réception de signaux dans le domaine des radiofréquences (RF). Dans le domaine des radiofréquences, on utilise deux signaux sinusoïdaux en décalage de phase pour servir de porteuse au signal que l'on souhaite transmettre et également pour démoduler un signal l'on reçoit. deux signaux sinusoïdaux sont générés par un circuit analogique. présente invention propose de générer deux signaux sinusoïdaux en décalage de phase à partir de composants numériques. L'invention propose un circuit intégré de génération de circuits sinusoïdaux en décalage de phase. circuit de génération de signaux en décalage de phase, selon un aspect de l'invention, comprend au moins deux sommateurs comprenant chacun au moins deux entrées aptes à recevoir des signaux identiques du type à deux états, décalés en phase, chaque entrée chaque sommateur étant affectée d'un coefficient unitaire positif ou négatif de façon qu'il génère en sortie desdits sommateurs, deux signaux identiques décalés en phase. On réalise ainsi au moyen d'un oscillateur des signaux numériques en quadrature. Les signaux d'entrée peuvent être de type carré ou trapézoïdal. préférence, un sommateur comprend le même nombre d'entrées affectées d'un coefficient positif et affectées d'un coefficient négatif. nombre total d'entrées peut être égal à deux, quatre, six, huit, dix, douze ou plus encore. De préférence, le circuit comprend une boucle à verrouillage de retard apte à générer lesdits signaux identiques décalés en phase. La boucle à décalage de retard peut comprendre n éléments à retard permettant de générer n signaux décalés temporairement les uns par rapport aux autres. Dans un mode de réalisation de l'invention, boucle à verrouillage de retard génère un nombre fixe de signaux. Dans un autre mode de réalisation de l'invention boucle à verrouillage de retard génère un nombre de signaux peut être programmé. Dans un mode de réalisation de l'invention, le circuit comprend filre disposé en sortie de chaque sommateur pour obtenir un signal sinusoïdal en sortie de chaque filtre. Le filtre peut comprendre une inductance. Dans un mode de réalisation de l'invention, le décalage de phase égal à 90 ou à un multiple de 90 . Eventuellement, on peut prévoir un décalage de phase différent de 90 ou d'un multiple. L'invention concerne aussi un dispositif d'émission/réception radiofréquence comprenant un circuit tel que ci-dessus. Dans un mode de réalisation de l'invention, le dispositif comprend au moins un étage intermédiaire, un circuit de génération de signaux en quadrature et un convertisseur numérique-analogique, l'étage intermédiaire étant apte à être disposé entre une antenne et le reste du dispositif. Dans un mode de réalisation de l'invention, dispositif comprend un circuit de génération de signaux en quadrature avec une fréquence de sortie réglable, le nombre de signaux de sortie la boucle à verrouillage de retard étant réglable. Le procédé de génération de signaux en décalage phase, selon aspect de l'invention, comprend des étapes au cours desquelles on effectue une première sommation de signaux identiques décalés en phase, du type à deux états, avec des coefficients unitaires positifs ou négatifs, pour obtenir un premier signal de sortie, et on effectue une deuxième sommation de signaux identiques en décalage de phase, du type à deux états, avec des coefficients unitaires positifs ou négatifs, pour obtenir un deuxième signal de sortie, tel que le deuxième signal de sortie soit identique au premier signal de sortie avec un décalage de phase déterminé. La présente invention sera mieux comprise à l'étude de la description détaillée de quelques modes de réalisation pris à titre d'exemples nullement limitatifs et illustrés par les dessins annexés sur lesquels - la figure 1 est un schéma d'un convertisseur basé sur le retard; - la figure 2 est un schéma d'une boucle à verrouillage de retard; - la figure 3 est une vue montrant l'évolution du signal; la figure 4 est un schéma d'un circuit selon un aspect de l'invention; et la figure 5 est un schéma d'un dispositif de réception RF comprenant un circuit selon un aspect de l'invention. Comme on peut le voir sur la figure 1, le circuit comprend une pluralité bascules ou cellules de retard 1, disposées en série et permettant d'obtenir à partir d'un signal d'entrée, une pluralité de signaux identiques décalés temporellement. Pour obtenir n signaux, il faut utiliser n-1 bascules 1 générant autant de retards. Ces signaux portent la référence 2 et sont envoyés sur les entrées d'un sommateur multi-entrées 3. Dans l'exemple illustré, le sommateur 3 comprend deux entrées additionneuses, autrement dit à coefficient positif unitaire et deux entrées soustracteuses, autrement dit à coefficient négatif unitaire. Dans d'autres variantes, on peut prévoir un sommateur comprenant un nombre pair d'entrées, la moitié de ces entrées étant à coefficient positif et l'autre à coefficient négatif. De plus, les signaux 2 les moins retardés sont envoyés sur les entrées à coefficient positif et les signaux les plus retardés sont envoyés sur les entrées à coefficient négatif. On obtient en sortie le signal 4 qui est multi-niveaux et de forme pseudo-triangulaire, à partir signal d'entrée de type carré. Ainsi, le sommateur 3 permet de construire un signal de sortie présentant des transitions rapides liées au temps de propagation. On conserve une consommation réduite du système avec un temps de propagation des opérateurs extrêmement faible. De par le principe de construction du signal, essentiellement basé le temps de propagation des bascules 1, il apparaît que le temps de propagation a une très forte incidence sur la qualité du signal obtenu. On utilise une électronique permettant l'asservissement du temps de propagation, notamment grâce à une boucle à verrouillage de retard telle qu'illustrée sur la figure 2. La boucle à verrouillage de retard comprend un nombre P de bascules référencées 5 à temps de propagation contrôlable et disposées en série. L'entrée de la première bascule 5 reçoit un signal d'horloge de référence. Le signal en sortie des bascules 5 est envoyé un comparateur de phase 6 qui reçoit également le signal d'horloge de référence. Le comparateur de phase émet en sortie un signal d'erreur de phase proportionnel à la somme des temps de propagation et l'envoie à un circuit de commande 7 des bascules 5. Le circuit de commande 7 possède une sortie reliée à une entrée de contrôle du temps de propagation de chacune des bascules 5. Lorsque la boucle à verrouillage de retard est verrouillée, les signaux présents à l'entrée du comparateur de phase 6 sont en phase. Dès lors, retard engendré par la chaîne de bascules 5 est strictement égal à une période de signal d'horloge de référence. On peut donc considérer que chaque bascule 5 contribue à part égale au retard complet et que le temps de propagation d'une bascule est alors donné par 0 = T/P, où P est le nombre de bascules 5 et T est la période de l'horloge de référence. Le temps de propagation ainsi obtenu est parfaitement maîtrisé au moyen d'une horloge de référence qui peut, par exemple être fournie par le biais d'une boucle à verrouillage de phase permettant d'en faire varier les caractéristiques. Par construction, la boucle à verrouillage de retard présente une symétrie de propagation des fronts montant et descendant qui peut être mise profit pour réaliser les signaux présentant des relations de phase relatives parfaitement maîtrisées. On voit que sur la figure 3, sont illustrées la courbe 8 représentative du signal d'horloge de référence, la courbe 9 représentative du signal de sortie d'une première bascule 5, la courbe 10 représentative du signal de sortie d'une deuxième bascule 5, la courbe 11 représentative du signal de sortie d'une troisième bascule 5, la courbe 12 représentative du signal de sortie d'une quatrième bascule 5 et la courbe 13 représentative du signal de sortie du sommateur On constate qu'une impulsion négative est automatiquement générée lors du passage du front négatif du signal d'horloge (courbe 8). Dès lors, le signal reconstruit par le sommateur 13 présente nécessairement un centre de symétrie correspondant au front descendant de l'horloge. Pour cela, l'horloge doit présenter un rapport cyclique de 50%, caractéristique qui est relativement intéressante. En particulier, on remarque la première moitié des bascules de la chaîne de bascule suffit à fournir le signal reconstruit sortie et que la seconde moitié des bascules peut être utilisée pour fournir un second signal présentant une relation de phase parfaitement maîtrisée avec le premier, ceci sur une plage fréquences infinie. propriété de symétrie est mise en oeuvre pour obtenir un convertisseur de signal carré de l'horloge de référence vers un signal pseudo-sinusoïdal polyphasé, dont l'utilité est grande dans systèmes radiofréquences modernes. A titre d'exemple, on peut envisager une chaîne douze bascules 5 contrôlée par une boucle à verrouillage de retard. Les six premières bascules reconstruisent une pseudo sinusoïde en phase avec l'horloge de référence, alors que les six dernières bascules sont câblées de telle sorte qu'elles reconstruisent une autre pseudo-sinusoïde en quadrature de phase avec la précédente, ce qui est facilement obtenu si le nombre total d'opérateurs utilisé est divisible par quatre. De plus, le signal de sortie comprend une composante fondamentale à fréquence voulue, par exemple la même que celle de l'horloge de référence, et un premier harmonique très éloigné du fondamental, rendant ainsi son filtrage aisé. Dès lors, la mise en oeuvre d'un filtre dont les contraintes sur les caractéristiques sont peu sévères peut être envisagée, ce qui est extrêmement avantageux si l'on veut réaliser le filtre sous la forme d'un composant passif intégré, notamment d'une inductance intégrée. Un tel circuit est illustré sur la figure 4. Une boucle à verrouillage de retard 14 génère en sortie une pluralité de signaux identiques décalés qui sont envoyés sur les entrées d'un premier somrnateur 15 et d'un second sommateur 16. Pour la simplicité du dessin, seules quatre sorties ont été représentées, néanmoins on comprendra que la mise en oeuvre d'un circuit dont la boucle à verrouillage de retard comprend un plus grand nombre de sorties pour un plus grand nombre de signaux décalés, permet un amélioration de la qualité du signal obtenu en sortie, c'est-à-dire générant un signal dont le premier harmonique s'éloigne d'autant plus de la fréquence fondamentale que le nombre de sorties est élevé, par exemple six, huit, dix, douze, etc. On voit également que les entrées des sommateurs 15 et 16 sont affectées de coefficients différents de façon qu'ils génèrent des signaux de sortie décalés en phase. Dans le mode de réalisation illustré, les deux premières entrées du sommateur 15 sont affectées d'un coefficient positif et les deux dernières d'un coefficient négatif. La première et la quatrième entrées du sommateur 16 sont affectées d'un coefficient négatif, tandis que les deuxième et troisième entrées sont affectées d'un coefficient positif. Les signaux de sortie des sommateurs 15 et 16 sont en quadrature. Le circuit comprend, plus, un filtre 17 disposé en sortie du sommateur 15 et un filtre 18 disposé en sortie du sommateur 16. Les filtres 17 et 18 sont de type passe-bande pour laisser passer la fréquence fondamentale du signal et filtrer les harmoniques. Les filtres 17 et 18 seront avantageusement réalisés technologie intégrée. En sortie des filtres 17 et 18, on obtient respectivement des sinusoïdes I et Q présentant un décalage de phase, ici de 90 . Avec un circuit tel qu'illustré sur la figure 4, on réalise de façon aisée, des sinusoïdes de bonne qualité et présentant des décalages de phase de 90 ou d'un multiple de 90 , le changement étant obtenu en jouant sur le signe des coefficients des entrées des sommateurs 15 et 16. _ Untel type de circuit peut présenter un faible bruit de phase si le signal d'horloge de référence est lui-même de bonne qualité, le circuit ne dégradant pas les caractéristiques spectrales de l'horloge. De même, le circuit est peu exigeant en terme de puissance consommée et présente une quadrature de phase bien maîtrisée sur une plage de fréquence très étendue. Enfin, le circuit s'avère susceptible de fonctionner même en association avec des composants passifs à faible facteur de qualité comme ceux utilisés dans le cas d'une intégration totale sur silicium, et cela même dans les technologies CMOS qui sont, de ce point de vue, les plus défavorables. Le circuit pourra avantageusement être réalisé en technologie HCMOS 7 ou encore BICMOS 6G. Il peut s'avérer particulièrement avantageux d'utiliser une boucle à verrouillage de retard où le nombre P de bascules est programmable ou plus exactement où le nombre de signaux de sortie programmable. On peut alors disposer d'un délai réglable et donc d'une fréquence sortie réglable pour un signal d'horloge à fréquence constante. la figure 5, est illustré un exemple d'utilisation d'un circuit tel que décrit ci-dessus. circuit numérique de génération de signaux en décalage phase porte la référence 19. Le dispositif comprend en outre une antenne 20, un amplificateur 21 disposé en sortie de l'antenne 20, un oscillateur local 22 permettant l'obtention d'une fréquence intermédiaire FI. Le circuit 19 générant des sinusoïdes I et Q en sortie permet d'effectuer une démodulation de la fréquence FI en amont d'un convertisseur analogique/numérique 23. Des données numériques étant émises en sortie du convertisseur 23. Dans le cas où le nombre de retards du circuit 19 est programmable, la présence de l'oscillateur 22 est facultative, l'obtention de la fréquence intermédiaire FI étant facultative. L'invention permet une génération de signaux de fréquence et de déphasage maîtrisés et de haute qualité à partir d'un circuit numérique, avantageusement intégré, économique et à faible consommation. REVENDICATIONS 1. Circuit de génération de signaux en décalage de phase, caractérisé par le fait qu'il comprend au moins deux sommateurs (15, 16) comprenant chacun au moins deux entrées aptes à recevoir des signaux identiques du type à deux états, décalés en phase, chaque entrée de chaque sommateur étant affectée d'un coefficient unitaire positif ou négatif de façon qu'il génère en sortie desdits sommateurs, deux signaux identiques décalés en phase. 2. Circuit selon la revendication 1, caractérisé par le fait qu sommateur comprend le même nombre d'entrées affectées d'un coefficient positif et affectées d'un coefficient négatif. 3. Circuit selon la revendication 1 ou 2, caractérisé par le fait comprend une boucle à verrouillage de retard (14) apte à génerer lesdits signaux identiques décalés en phase. 4. Circuit selon la revendication 3, caractérisé par le fait boucle à verrouillage de retard génère un nombre fixe de signaux. 5. Circuit selon la revendication 3, caractérisé par le fait boucle à verrouillage de retard génère un nombre de signaux qui peut-être programmé. 6. Circuit selon l'une quelconque des revendications precédentes, caractérisé par le fait qu'il comprend un filtre (17, disposé en sortie de chaque sommateur pour obtenir un signal sinusoïdal en sortie de chaque filtre. 7. Circuit selon l'une quelconque des revendications precédentes, caractérisé par le fait que le décalage de phase est égal à à un multiple de 90 . 8. Dispositif d'émission/réception radiofréquence comprenant circuit selon l'une quelconque des revendications précédentes. 9. Dispositif selon la revendication 8, caractérisé par le fait comprend au moins un étage intermédiaire, un circuit de génération signaux en quadrature et un convertisseur numérique analogique, l'étage intermédiaire étant apte à être disposé entre une antenne et le reste dispositif. 10. Dispositif selon la revendication 8, caractérisé par le fait qu'il comprend un circuit de génération de signaux en quadrature avec une fréquence sortie réglable, le nombre de signaux de sortie la boucle à verrouillage de retard étant réglable. 1 . Procédé de génération de signaux en décalage phase, dans lequel on effectue une première sommation de signaux identiques décalés en phase, type à deux états, avec des coefficients unitaires positifs ou négatifs, pour obtenir un premier signal de sortie, et on effectue une deuxième sommation de signaux identiques en décalage de phase, du type à deux états, avec des coefficients unitaires positifs ou négatifs, pour obtenir un deuxième signal de sortie, tel que le deuxième signal de sortie soit identique au premier signal de sortie avec un décalage de phase déterminé.