FR 2816133 A1 20020503 FR 0014001 A 20001031 CIRCUIT D'AIDE À LA COMMUTATION D'UN CIRCUIT LOGIQUE La présente invention concerne le domaine des circuits électroniques fournissant ou exploitant un signal logique. Selon un premier aspect, la présente invention concerne plus particulièrement la réalisation d'un circuit logique rapide, réalisant une fonction non-inverseuse. Ce type de circuit est, par exemple, utilisé pour adapter le niveau d'un signal logique d'entrée et est généralement désigné par son appellation anglo- saxonne "buffer". La figure 1 représente le symbole classique d'un tel circuit logique. Ce circuit 1 comporte deux bornes 2,3 d'alimentation respectivement connectées à des potentiels VDD et GND, ce dernier représentant généralement la masse. Une borne 4 d'entrée du circuit 1 reçoit un signal logique IN. Le circuit 1 fournit, sur une borne 5 de sortie, un signal OUT ayant le même état que le signal d'entrée IN. La figure 2 représente un exemple de structure interne d'un circuit logique 1 non-inverseur en technologie bipolaire. Ce circuit comprend essentiellement deux transistors TP1 de type PNP et TN1 de type NPN. Le transistor TPl constitue le transistor d'entrée. Sa base est reliée à la borne 4 par une résistance d'entrée Rel. L'émetteur du transistor TPl est relié, par une résistance de polarisation Rpl à la borne 2 au potentiel VDD. Le collecteur du transistor TP1 est relié à la base du transistor TN1. L'émetteur du transistor TN1 est relié à la borne 3 de masse. Le collecteur du transistor TN1 constitue la borne 5 de sortie du circuit 1 et est relié, par une résistance Rn, à la borne 2. En statique, le fonctionnement du circuit 1 est le suivant. si le signal d'entrée IN est à l'état bas (la masse GND), le transistor TP1 est conducteur. Le transistor TN1 reçoit un courant de base. Il est donc également conducteur, et le signal de sortie OUT est également à l'état bas. Si le signal d'entrée est à l'état haut (par exemple, le potentiel VDD), le transistor TP1 est bloqué. Aucun courant de base n'est fourni au transistor TN1 qui est par conséquent également bloqué. Le signal OUT et de sortie est alors à l'état haut, un courant circulant à travers la résistance Rn. Les figures 3A et 3B illustrent, par des chronogrammes, le fonctionnement du circuit de la figure 1 en dynamique. La figure 3A représente un exemple d'allure du signal d'entrée IN. La figure 3B illustre l'allure correspondante du signal de sortie OUT. On suppose qu'initialement le signal IN est à l'état bas et qu'il commute vers un état haut (tension VI) à un instant tl. Le niveau du signal IN peut être différent du potentiel VDD pourvu qu'il soit (en négligeant la chute de tension dans la résistance Rel) supérieur à VDD-VbeP, où VbeP représente la tension base-émetteur du transistor TP1 (environ 0,6 V). Le signal OUT met un certain temps à atteindre le niveau haut (VDD en négligeant la chute de tension dans la résistance Rn). Le temps de commutation vers l'état haut (instants tl à t2) dépend essentiellement du temps mis par le transistor de sortie TN1 pour se désaturer. En effet, lorsque le transistor TP1 se bloque, des charges restent accumulées dans la base du transistor TN1 et il faut un certain temps pour les évacuer par les courants de fuite. Le temps de désaturation du transistor TNl dépend également : - de l'impédance de sortie du circuit 1 qui n'est pas maîtrisable dans la constitution du circuit logique lui-même ; - du temps que met le transistor TP1 à se désaturer en évacuant les charges de son collecteur dans la base du transistor TN1 ; et - du courant de base que reçoivent les transistors TN1 et TP1 lors de la commutation vers l'état bas. Plus ces courants sont importants, plus ces transistors sont longs à se désaturer. En figure 3A, on suppose que le signal IN redescend à l'état bas à un instant t3. La commutation du circuit est dans ce sens rapide et le signal OUT atteint l'état bas à un instant t4 proche de l'instant t3. Généralement, le temps de commutation vers l'état bas est négligeable (inférieur à 100 nanosecondes). Par contre, le temps de montée du signal de sortie est relativement long, par exemple, de l'ordre de la microseconde. Une solution classique pour accélérer le temps de montée est de diminuer le courant de base injecté dans le transistor TN1 lors de la commutation vers l'état bas. Pour cela, on diminue le gain du transistor TP1 ou on augmente sa résistance de polarisation Rpl. Toutefois, le courant de base du transistor TN1 doit respecter la condition d'être suffisant pour permettre sa saturation faute de quoi la commutation vers l'état bas ne se fera pas. De plus, un courant de base important permet une commutation rapide vers l'état bas. Par conséquent, on est le plus souvent amené à effectuer un compromis qui donne les temps de commutation indiqués ci-dessus. Une autre solution est de prévoir une résistance supplémentaire entre la base et l'émetteur du transistor TN1. Toutefois, cette solution n'a qu'un effet limité car la valeur de cette résistance doit continuer à permettre une saturation du transistor TN1 lors de la commutation vers l'état bas. De plus, elle engendre une consommation supplémentaire. Dans certaines applications (par exemple, dans des applications où la borne d'entrée est susceptible de rester en l'air) on souhaite généralement minimiser la consommation du circuit lors- que l'entrée est à l'état haut ou est en l'air. Dans le circuit de la figure 2, cette condition est respectée par le fait que, à l'état haut, les deux transistors TP1 et TNl sont bloqués, la consommation est alors limitée à celle de la résistance Rn. Selon son premier aspect, la présente invention vise à pallier au moins un des inconvénients d'un circuit logique réalisant une fonction non-inverseuse classique. L'invention vise, en particulier, à améliorer le temps de réponse d'un tel circuit logique. L'invention vise également à proposer un tel circuit logique n'engendrant aucune consommation supplémentaire lorsque la borne d'entrée est à l'état haut ou est en l'air. L'invention vise en outre à proposer une solution qui soit compatible avec une faible tension d'alimentation (typiquement, inférieure à 2 V). Selon un deuxième aspect, la présente invention vise à proposer un circuit exploitant un signal logique pour générer une impulsion de tension de durée prédéterminée à l'apparition d'un créneau de ce signal logique. Selon ce deuxième aspect, l'invention vise plus particulièrement à proposer un circuit à faible consommation, fonctionnant sous faible tension et aisément intégrable. Classiquement, pour générer une impulsion de tension à partir d'un signal logique, on utilise des condensateurs. Un inconvénient est que ces condensateurs sont difficilement intégrables ou, à tout le moins, occupent une place importante dans le circuit intégré. Pour atteindre ces objets, la présente invention prévoit un circuit de commutation propre à générer une impulsion à l'apparition d'un front montant d'un signal appliqué sur une borne d'entrée, comportant : un premier transistor bipolaire de type NPN dont l'émetteur est relié à la borne d'entrée ; un deuxième transistor dont une électrode de commande est reliée, par une première résistance, à la borne d'entrée, la base du premier transistor étant reliée à un potentiel d'alimentation par le deuxième transistor en série avec une deuxième résistance ; et un troisième transistor reliant une borne de sortie du circuit de commutation à un potentiel de référence et dont une électrode de commande est reliée au collecteur du premier transistor. Selon un mode de réalisation de la présente invention, les premier et deuxième transistors sont, au repos, passants tandis que le troisième transistor est, au repos, bloqué. Selon un mode de réalisation de la présente invention, la durée de l'impulsion est réglée par le temps mis par le deuxième transistor pour se bloquer à travers la jonction basecollecteur du premier transistor polarisé en direct et rendant temporairement passant le troisième transistor. Selon un mode de réalisation de la présente invention, la première résistance participe au réglage de la durée de l'impulsion. Selon un mode de réalisation de la présente invention, le deuxième transistor est un transistor bipolaire de type PNP. Selon un mode de réalisation de la présente invention, le troisième transistor est un transistor bipolaire de type NPN. L'invention prévoit également un circuit logique remplissant une fonction non-inverseuse comprenant : un transistor bipolaire d'entrée de type PNP dont l'émetteur est connecté, par une résistance de polarisation, à une borne d'application d'un potentiel positif et dont la base est reliée, par une résistance d'entrée, à une borne d'application d'un signal logique ; un transistor bipolaire de sortie de type NPN dont l'émetteur est connecté à une borne d'application d'un potentiel de référence, dont la base est reliée au collecteur du transistor d'entrée et dont le collecteur constitue une borne de sortie du circuit logique reliée, par une résistance de sortie, à la borne d'application du potentiel positif ; et un circuit de commutation dont la borne de sortie est reliée à la base du transistor de sortie pour en accélérer la désaturation, la borne d'entrée du circuit de commutation étant reliée à la borne d'entrée du circuit logique. Selon un mode de réalisation de ce circuit logique, la deuxième résistance est connectée entre le premier transistor et la borne d'application du potentiel positif, le collecteur du premier transistor étant directement relié à la base du deuxième transistor. L'invention prévoit en outre un générateur d'impulsion à partir d'un créneau de tension appliqué sur une borne d'entrée, comportant un circuit de commutation dont la borne de sortie constitue une borne de sortie du générateur d'impulsion reliée, par une résistance, à une borne d'application du potentiel plus positif. Selon un mode de réalisation de ce générateur, le collecteur du premier transistor est relié à la base du deuxième transistor par la deuxième résistance conditionnant la durée de l'impulsion. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente le symbole classique d'un circuit logique auquel s'applique la présente invention selon son premier aspect ; la figure 2 représente le schéma électrique détaillé d'un circuit logique classique réalisant une fonction nonverseuse ; les figures 3A et 3B illustrent le fonctionnement du circuit classique de la figure 2 ; la figure 4 représente, partiellement sous forme de bloc, un mode de réalisation d'un circuit logique réalisant une fonction non-inverseuse selon le premier aspect de la présente invention ; la figure 5 représente un premier mode de réalisation d'un circuit de commutation selon l'invention ; la figure 6 représente le schéma électrique détaillé d'un mode de réalisation du circuit logique de la figure 4 ; les figures 7A à 71 illustrent, par des chronogrammes, le fonctionnement dynamique du circuit de la figure 6 ; la figure 8 représente un deuxième mode de réalisation d'un circuit de commutation selon l'invention ; la figure 9 représente un mode de réalisation d'un circuit de génération d'impulsions selon le deuxième aspect de la présente invention ; et les figures 10A et 10B illustrent, sous forme de chronogrammes, le fonctionnement du circuit de la figure 9. Les mêmes éléments ont été désignés par les mêmes références aux différentes figures pour des raisons de clarté, les chronogrammes des figures 3,7 et 10 ne sont pas à l'échelle. La figure 4 représente un circuit logique 10 réalisant une fonction non-inverseuse selon le premier aspect de la présente invention. Comme précédemment, un tel circuit logique 10 comporte deux bornes 2,3 d'alimentation. La borne 2 est connectée à un potentiel plus positif VDD. La borne 3 est connectée à un potentiel plus négatif GND, par exemple, la masse. Une borne 4 d'entrée est destinée à recevoir un signal logique IN. Une borne 5 de sortie est destinée à fournir un signal logique OUT correspondant au signal d'entrée IN. Toujours comme précédemment, une branche de sortie du circuit 10 comporte, en série entre les bornes 2 et 3, une résistance Rn et un transistor bipolaire TN1 de type NPN. L'émetteur du transistor TN1 est relié à la borne de masse 3. Son collecteur est relié à la borne 5. La base du transistor TN1 est, comme précédemment, reliée au collecteur d'un transistor TP1 de type PNP dont l'émetteur est relié, par une résistance de polarisation Rpl, à la borne 2. La base du transis- tor TP1 est reliée, par une résistance d'entrée Rel, à la borne 4. Toute la structure qui précède correspond au schéma électrique d'un circuit classique (1, figure 2). Une caractéristique de la présente invention est de prévoir un circuit 20 de commutation pour forcer la désaturation du transistor de sortie TN1 et aider ainsi à la commutation du circuit logique 10. Le circuit 20 comporte essentiellement un commutateur K reliant la base du transistor TN1 à la masse 3 et un circuit 21 de commande de ce commutateur K. Le circuit 21 comporte une borne de commande CTRL qui est connectée à la borne d'entrée 4 du circuit 10 recevant le signal logique à traiter. Le rôle du circuit de commande 21 est de générer une impulsion de fermeture de l'interrupteur K à chaque front montant du signal d'entrée IN. Une commande impulsionnelle a plusieurs avantages. Tout d'abord, on dissocie le fonctionnement du circuit lors d'une commutation vers l'état bas par rapport à son fonctionnement lors d'une commutation vers l'état haut. Pour une commutation vers l'état bas, le fonctionnement du circuit n'est pas modifié, l'interrupteur K restant ouvert. On peut donc prévoir un courant de base suffisant pour saturer correctement l'étage d'entrée. Pour une commutation vers l'état haut, la fermeture contrôlée de l'interrupteur K permet de contrôler la désaturation du transistor TN1, donc la vitesse de commutation et ce, indépendamment de la vitesse de commutation vers l'état haut. De plus, en statique, on évite toute consommation dans l'étage d'entrée (transistor TP1) quand le signal d'entrée est à l'état haut. Selon l'invention, on prévoit une durée d'impulsion de fermeture du commutateur K qui est suffisante pour aider à la désaturation non seulement du transistor TN1 lors d'une commutation vers l'état bas, mais également du transistor Tupi. La figure 5 représente un premier mode de réalisation d'un circuit de commutation 20 selon l'invention. Le circuit 21 de commande y est constitué d'un transistor TP2 de type PNP et d'un transistor TN2 de type NPN. L'émetteur du transistor TP2 est relié au potentiel VDD par une résistance de polarisation Rp2. La base du transistor TP2 est reliée, par une résistance Re2, à la borne CTRL d'entrée ou de commande du circuit 21. Le collecteur du transistor TP2 est relié à la base du transistor TN2. L'émet- teur du transistor TN2 est relié à la borne CTRL et son collecteur délivre le signal de sortie du bloc 21. Dans l'exemple de la figure 5, le commutateur K est constitué d'un transistor TN3 de type NPN dont la base est reliée au collecteur du transistor TN2 et dont l'émetteur est relié à la masse GND. Le collecteur du transistor TN3 constitue une borne 22 de sortie du circuit de commutation 20. Le fonctionnement du circuit de commutation de la figure 5 sera exposé ci-après en relation avec son application dans un circuit logique tel que celui illustré par la figure 4. La figure 6 représente le schéma électrique détaillé d'un tel circuit. On y retrouve les composants du circuit logique exposé en relation avec la figure 4 ainsi que les composants du circuit de commutation de la figure 5. La borne d'entrée 4 est reliée aux résistances Rel et Re2 ainsi qu'à l'émetteur du transistor TN2. La borne 22 du circuit 20 (collecteur du transistor TN3) est reliée au collecteur du transistor TP1 et à la base du transistor TN1. L'émetteur du transistor TN3 est relié à la borne 3 et la résistance Rp2 est reliée à la borne 2. On remarque que le montage du transistor TP2 se rapproche de celui du transistor TP1. Ces deux transistors reçoivent le signal d'entrée par l'intermédiaire d'une résistance d'entrée et sont polarisés par leurs émetteurs respectifs à la tension VDD. En statique, le fonctionnement d'un circuit logique non-inverseur est respecté. Supposons une entrée IN à l'état haut. Le transistor TPl est alors bloqué. Le transistor TN1 ne peut recevoir aucun courant de base et est donc également bloqué. Le signal OUT est alors à l'état haut. Côté circuit de commutation 20, le transistor TP2 est bloqué. Le transistor TN2 ne reçoit aucun courant de base et est donc également bloqué, de même que le transistor TN3. Il en découle une absence de consommation dans le circuit de commande 20 quand le circuit est, en statique, à l'état haut. La consommation du circuit d'ensemble est alors limitée à la consommation dans la résistance Rn. On respecte ainsi la consommation d'un circuit logique classique de ce type (figure 2). Supposons maintenant que l'entrée IN est à l'état bas. Dans ce cas, en statique, le transistor TP1 est passant. Côté circuit de commutation 20, le transistor TP2 est polarisé pour être conducteur. La jonction base-émetteur du transistor TN2 est polarisée en direct et reçoit un courant de base. Toutefois, comme aucun courant ne peut être prélevé sur le collecteur du tran- sistor TN2 (la base du transistor TN3), sa tension collecteur- émetteur est minimale (quelques dizaines de mV). Par conséquent, le niveau bas est sensiblement reporté sur la base du transistor TN3, ce qui confirme son blocage. Comme l'interrupteur M est ouvert, le transistor TN1 est rendu conducteur par la mise en conduction du transistor Tupi. La sortie 5 est par conséquent à l'état bas. A l'état bas, la consommation du circuit logique correspond à la dissipation dans les résistances de polarisation Rpl et Rp2 et dans les résistances d'entrée Rel et Re2. Dans le montage de la figure 6, le rôle du transistor TN3 est d'accélérer la désaturation du transistor TN1 lors de son blocage. Pour cela, le transistor TN3 est rendu conducteur lorsque le signal d'entrée IN commute vers l'état haut. Toutefois, pour empêcher la consommation permanente du montage, le transis- tor TN3 doit être rebloqué après une courte période ayant permis la désaturation du transistor TN2. C'est là le rôle du circuit 21. Les figures 7A à 71 illustrent, par des chronogrammes, le fonctionnement dynamique du circuit de la figure 6 lors d'une commutation du signal d'entrée IN de l'état bas vers l'état haut. La figure 7A représente l'allure de la tension d'entrée IN. Les figures 7B à 7H représentent les allures des courants Ibl, Ib2, Ic2, Ib3, Id, Icl et Ie2 dans, respectivement, la base du tran- sistor TP1, la base du transistor TP2, le collecteur du transistor TP2 (donc la base du transistor TN2), la base du transistor TN3 (donc le collecteur du transistor TN2), la base du transistor TN1, le collecteur du transistor TP1 et l'émetteur du transistor TN2. La figure 71 représente l'allure de la tension de sortie OUT. Les sens pris pour le tracé des courants des figures 7B à 7H sont repérés en figure 6. Initialement, les signaux IN et OUT sont à l'état bas. Les transistors TP1, TP2, TN1 et TN2 sont donc passants. Par conséquent, des courants de base Ibl, Ib2 et Id positifs circulent dans les transistors TP1 et TP2 (sortant des bases) et dans le transistor TN1 (entrant dans la base). Des courants de collecteur Ici et Ic2 positifs circulent dans les transistors TP1 et TP2 (sortant des collecteurs). Enfin, un courant d'émetteur positif (sortant de l'émetteur) circule dans le transistor TN2. on suppose une commutation du signal IN à partir d'un instant tIO. La commutation du signal IN dure jusqu'à un instant tll où la tension atteint le niveau haut (par exemple, VDD). L'intervalle tell-to est généralement de l'ordre de 0,1 jus. Entre les instants tlO et tll, les courants de base Ibl et Ib2 décroissent jusqu'à atteindre des valeurs négatives Il et 12 où les transistors TPl et TP2 sont en désaturation. Les valeurs Il et 12 dépendent des tailles des transistors et des valeurs des résistances Rel et Re2, respectivement. Les durées (instants tll à tl2 et tll à tl3, respectivement) pendant lesquelles les valeurs Il et 12 sont maintenues dépendent du temps mis par les transistors TP1 et TP2 pour se désaturer. A partir de l'instant t12 pour le transistor TPl et de l'instant tl3 pour les transistors TP2, les courants de base Ibl et Ib2 tendent vers zéro. Ils s'annulent à des instants tl4 et tl5 où les transistors TPl et TP2 sont respectivement bloqués. Côté transistor TP2, son blocage s'accompagne d'une évacuation des charges de son collecteur, donc d'une décroissance de son courant de collecteur. L'évacuation de ces charges s'effectue à travers la jonction base-collecteur du transistor TN2 qui se trouve polarisée en direct. En effet, le transistor TN3 étant initialement bloqué, sa base (donc le collecteur du transistor TN2) est à un potentiel inférieur à environ 0,6 V. Or, tant que le transistor TP2 n'est pas bloqué, la base du transis- tor TN2 est tirée vers le potentiel VDD (en négligeant la chute de tension dans la résistance Rp2). Le courant qui est alors injecté dans la base du transistor TN3 suffit à le rendre passant à un instant tl6 très proche de l'instant tlO (par exemple, quelques dizaines de nanosecondes après l'instant tlO). A partir de l'instant tl6, le transistor TN3 étant passant, la base du transistor TN1 et le collecteur du transistor TPl sont tirées à la masse. Pour le transistor TN1, cela se traduit par une désaturation brutale pendant laquelle son courant de base Id devient très négatif jusqu'à un instant tl7 où il s'annule, toutes les charges ayant été évacuées. Pour le transistor TP1, cela se traduit par un infléchissement de l'allure de son courant de collecteur. Entre les instants tlO et tl6, les charges du collecteur du transistor TPl s'évacuent par la base du transistor TN1, donc relativement lentement. A partir de l'instant tl6, le courant de collecteur croît fortement jusqu'à atteindre, à l'instant tl7, une valeur maximale 13. La valeur 13 dépend du gain du transistor TP1 et de la valeur Il de son courant de base. A partir de l'instant tl7, le transistor TN3 absorbe la désaturation du transistor TP1, mais le transistor TN1 est bloqué. Par conséquent, la tension OUT commence à croître jusqu'à un instant tl8 où elle atteint le niveau VDD. Côté transistor TPl, le courant de collecteur reste à la valeur 13 jusqu'à l'instant tl2, puis décroît pour s'annuler à l'instant tl4 où toutes les charges du collecteur ont été évacuées. L'intervalle de temps tl8-tl7 est indépendant du circuit de l'invention. Il dépend de la charge connectée sur la borne 5. Dans les applications intéressant l'invention, l'intervalle tl8-tl7 est généralement inférieur à la microseconde. Par contre, alors que dans un circuit classique la désaturation du transistor TN1 prend environ 1 s, cette durée est, grâce à l'invention, ramenée à quelques dizaines de nanosecondes (moins de 0, 1 lits). Cette durée est ajustée par la valeur de la résis- tance Re2. Le transistor TN3 reste passant tant que le transistor TP2 n'est pas bloqué, c'est-à-dire tant qu'il n'a pas absorbé, par sa base, toutes les charges du collecteur du transistor TP2. A partir de l'instant tl5, le transistor TN3 est bloqué, plus aucun courant ne pouvant lui être injecté sur la base. Entre les instants tlO et tl6, le courant d'émetteur Ie2 du transistor TN2 passe d'une valeur positive 14 à une valeur négative très faible (courant de fuite dans la jonction base- émetteur polarisée en inverse), puis décroît à partir de l'instant tl3 jusqu'à s'annuler à l'instant tl5. La valeur 14 correspond sensiblement à la valeur du courant Ic2 évacué par l'émetteur quand le transistor TN2 est passant. Entre les instants tlO et tll, le courant Ic2 décroît de la valeur 14 à une valeur I6, avant de s'annuler entre les instants tl3 et tl5. La valeur 16 dépend du gain du transistor TP2 et de la valeur 12. La durée de conduction du transistor TN3 dépend essentiellement du temps que met le transistor TP2 à se désaturer dans le transistor TN2. Par conséquent, cette durée dépend de la taille du transistor TP2 (de sa surface d'émetteur) et de son niveau de saturation, donc de la valeur de la résistance Re2. Dans le dimensionnement du circuit, on veillera à ce que le transistor TP2 soit plus long à se bloquer que le transistor TP1. Sinon, on risque de rendre de nouveau passant le transistor TN1 au blocage du transistor TN3. Dans un exemple de réalisation particulier où les transistors TP2 et TP1 ont des tailles identiques et des polarisations identiques, on peut dimensionner la résistance Re2 pour qu'elle corresponde au double de la valeur de la résistance Rel. Lorsque le signal d'entrée commute de l'état haut vers l'état bas, le transistor TP1 est rendu passant (saturé) de façon classique. Comme le transistor TN3 est bloqué, le transistor TN1 est rendu passant. La vitesse de commutation n'est pas altérée par la mise en oeuvre de l'invention. A l'inverse, comme on peut désormais désaturer rapidement le transistor TN1, on peut augmenter le courant de base pour le rendre passant et accroître ainsi également la commutation de l'état haut vers l'état bas. Côté circuit de commutation, le transistor TP2 est convenablement polarisé pour être passant, de même que le transistor TN2. Toutefois, comme le transistor TN2 ne peut pas tirer du courant de base sur le transistor TN3, le blocage du transistor TN3 est confirmé. La tension minimale d'alimentation du circuit est fixée par la tension maximale entre la somme des tensions basecollecteur du transistor TN1 et collecteur-émetteur du transistor TPl et la somme des tensions base-émetteur du transistor TN2, collecteur-émetteur du transistor TP2 et niveau IN à l'état bas. La connexion représentée du transistor TP2 suppose que la borne d'entrée 4 est connectée à un circuit de type à sortie en courant (collecteur ouvert). Le montage particulier du transistor TP2 constitue une précaution pour ne pas favoriser le thyristor parasite qu'il forme avec le transistor TN2. Dans le cas où la borne 4 est reliée à un circuit ayant une sortie en tension, ce problème ne se pose pas car les potentiels sont imposés. On peut donc inverser le transistor TP2 (émetteur relié à la base du transistor TN2 et collecteur relié à la résistance Rp2). Un avantage de la présente invention selon son premier aspect est qu'elle accroît considérablement la vitesse de commutation du circuit logique non inverseur. Un autre avantage de l'invention est que cette rapidité est obtenue, ni au détriment de la consommation, ni au détriment de la tension d'alimentation. Plus généralement, un avantage du circuit de commutation de l'invention est qu'il constitue une solution intégrable pour générer des impulsions de durée prédéterminée. La figure 8 représente un deuxième mode de réalisation d'un circuit 20'de commutation selon l'invention. Ce mode de réalisation se différencie de celui de la figure 5 essentiellement par le recours à un transistor MOS pour réaliser l'interrupteur K. Il s'agit d'un transistor MOS P3 à canal P dont la grille est reliée au collecteur du transistor bipolaire TN2. Une résistance R3 relie la grille du transistor MOS P3 à sa source connectée à la masse pour servir de convertisseur couranttension, pour rendre le transistor P3 temporairement passant par la désaturation du transistor TN2. Toutefois, le recours à une technologie bipolaire constitue une réalisation préférée de l'invention car elle est moins onéreuse et est moins sensible aux perturbations électromagnétiques. La figure 9 représente le schéma électrique d'un circuit 30 générateur d'impulsions selon un deuxième aspect de l'invention. Le circuit de commutation de l'invention est ici utilisé pour générer une impulsion, sur une borne 31 de sortie, à chaque front montant d'un signal logique introduit sur une borne 32 d'entrée. Dans le générateur 30, on retrouve le transistor TN2 dont la base est reliée au transistor TN3 dont le collecteur fournit le signal impulsionnel et dont l'émetteur est relié à la borne 3 de masse. La base du transistor TN2 est reliée au transistor TP2 par une résistance Rd. L'émetteur du transistor TP2 est ici directement relié à la borne 2 d'application de la tension d'alimentation VDD. La base du transistor TP2 est reliée, par la résistance Re2, à la borne d'entrée 32. Dans cet aspect de l'invention, le collecteur du transistor TN3 est relié à la borne 2 par une résistance R3. Pour délivrer une impulsion de même signe que le signal d'entrée, l'étage R3-TN3 du circuit 30 est reproduit sur une branche de sortie formant inverseur. Par conséquent, le collecteur du transistor TN3 est relié à la base d'un transistor TN4 de type NPN. L'émetteur du transistor TN4 est connecté à la borne 3. Son collecteur est relié à la borne 31 et, par une résistance R4, à la borne 2. Le fonctionnement du générateur d'impulsions de la figure 9 est illustré par les figures 10A et 10B, qui représentent, sous forme de chronogrammes, un exemple de génération d'une impulsion sur la base d'un changement d'état d'un signal d'entrée VIN. Initialement, le transistor TP2 est passant, sa base étant à la masse. Le transistor TN2 est par conséquent, également passant ce qui garantit le blocage du transistor TN3. Le transis- tor'IN4 est par conséquent passant. Il en résulte que l'état de la sortie 31 est bas (signal VOUT, figure 10B). On suppose qu'à un instant t20, le signal VIN (figure 10A) appliqué sur la borne 32 passe de l'état bas à l'état haut (VDD). Le transistor TP2 se bloque par disparition de sa tension base-émetteur. Le transistor TN2 dont l'émetteur reçoit également le signal Vin se bloque également. On utilise alors la jonction base-collecteur du transistor TN2 pour désaturer le transistor TP2 dans la résistance Rd. Cela rend le transistor TN3 conducteur et bloque le transistor TN4. La sortie commute à l'état haut. Cet état se maintient le temps nécessaire à la désaturation du transistor TP2. À un instant t21 où l'on suppose que le transistor TP2 a terminé sa désaturation dans la base du transistor TN2, ce dernier se bloque, ce qui entraîne le blocage du transistor TN3 et le basculement de la sortie. Le générateur d'impulsion de l'invention ne génère une impulsion que sur les fronts montants du signal d'entrée. Comme cela a été exposé en relation avec le premier aspect de l'invention, le transistor TN3 reste bloqué à l'apparition d'un front descendant (instant t22). La durée de l'impulsion générée dépend de la saturation du transistor TP2 qui est fonction de la valeur de la résistance Re2. Plus cette valeur est élevée, plus la saturation sera faible et plus le temps de désaturation sera faible. La résistance Rd sert à limiter le courant de collecteur du transistor TP2. Elle participe donc également à la durée de l'impulsion de sortie. Un générateur selon l'invention peut être dimensionné, en restant intégrable, pour une durée d'impulsion d'environ 10 s. Selon une variante non représentée, le transistor TP2 peut être remplacé par un transistor MOS à canal P pour ralentir la désaturation, pourvu de toujours recourir à un transistor bipolaire dont on utilise la jonction base-collecteur pour rendre temporairement passant le commutateur de désaturation du transistor de sortie. Un avantage du générateur d'impulsions illustré par la figure 9 est qu'il évite le recours à des condensateurs pour générer une impulsion à partir d'un créneau de tension. Même avec une résistance Re2 de l'ordre de la centaine de kiloohms, la place occupée est moindre que celle d'un condensateur de l'ordre de 10 picofarads qu'il serait nécessaire de prévoir pour obtenir une impulsion de quelques microsecondes. Un autre avantage du générateur d'impulsions de l'invention est qu'il consomme peu. Dans son état de repos, la consommation est essentiellement liée au courant d'émetteur du transistor TN2, donc fonction de la valeur de la résistance Rd fournissant le courant de base de ce transistor. Le courant dans la résistance Re2 est négligeable car il correspond au courant de base du transistor TP2. La consommation du générateur de l'invention est très faible en comparaison à, par exemple, celle d'un circuit monostable qui constitue un autre moyen classique pour générer des impulsions. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, le dimensionnement des transistors et des résistances est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus et de l'application. En outre, bien que l'invention ait été exposée en relation avec la génération d'impulsions positives, sa transposition à une génération d'impulsions négatives est à la portée de l'homme du métier. REVENDICATIONS 1. Circuit de commutation (20, 201, 30) propre à générer une impulsion à l'apparition d'un front montant (tlO-tll, t20) d'un signal appliqué sur une borne d'entrée (CTRL), caractérisé en ce qu'il comporte : un premier transistor bipolaire de type NPN (TN2) dont l'émetteur est relié à la borne d'entrée ; un deuxième transistor (TP2) dont une électrode de commande est reliée, par une première résistance (Re2), à la borne d'entrée, la base du premier transistor étant reliée à un potentiel d'alimentation (VDD) par le deuxième transistor en série avec une deuxième résistance (Rp2, Rd) ; et un troisième transistor (TN3, P3) reliant une borne de sortie (22) du circuit de commutation à un potentiel de référence (GND) et dont une électrode de commande est reliée au collecteur du premier transistor (TN2). 2. Circuit de commutation selon la revendication 1, caractérisé en ce que, au repos, les premier (TN2) et deuxième (TP2) transistors sont passants tandis que le troisième transistor (TN3, P3) est bloqué. 3. Circuit de commutation selon la revendication 1 ou 2, caractérisé en ce que la durée de l'impulsion (t10-t15, t20t21) est réglée par le temps mis par le deuxième transistor (TP2) pour se bloquer à travers la jonction base-collecteur du premier transistor (TN2) polarisé en direct et rendant temporairement passant le troisième transistor (TN3, P3). 4. Circuit de commutation selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la durée de l'impulsion (tlO-tl5, t20-t21) est réglée par la première résistance (Re2). 5. Circuit de commutation selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le deuxième transistor (TP2) est un transistor bipolaire de type PNP. 6. Circuit de commutation selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le troisième transistor (TN3) est un transistor bipolaire de type NPN. 7. Circuit logique (10) remplissant une fonction noninverseuse comprenant : un transistor bipolaire d'entrée (TP1) de type PNP dont l'émetteur est connecté, par une résistance de polarisation (Rpl), à une borne (2) d'application d'un potentiel positif (VDD) et dont la base est reliée, par une résistance d'entrée (Rel), à une borne (4) d'application d'un signal logique (IN) ; un transistor bipolaire de sortie (TN1) de type NPN dont l'émetteur est connecté à une borne (3) d'application d'un potentiel de référence, dont la base est reliée au collecteur du transistor d'entrée et dont le collecteur constitue une borne (5) de sortie du circuit logique reliée, par une résistance de sortie (Rn), à la borne d'application du potentiel positif, caractérisé en ce qu'il comporte un circuit de commutation (20, 20') conforme à l'une quelconque des revendications 1 à 6, la borne (22) de sortie du circuit de commutation étant reliée à la base du transistor de sortie (TN1) pour en accélérer la désaturation, la borne (CURL) d'entrée du circuit de commutation étant reliée à la borne (4) d'entrée du circuit logique. 8. Circuit logique selon la revendication 7, caractérisé en ce que la deuxième résistance (Rp2) est connectée entre le premier transistor (TP2) et la borne (2) d'application du potentiel positif (VDD), le collecteur du premier transistor étant directement relié à la base du deuxième transistor (TN2). 9. Générateur (30) d'impulsion à partir d'un créneau de tension appliqué sur une borne d'entrée (32), caractérisé en ce qu'il comporte un circuit conforme à l'une quelconque des revendications 1 à 6, dont la borne de sortie constitue une borne de sortie du générateur d'impulsion reliée, par une résistance (R3), à une borne d'application du potentiel plus positif. 10. Générateur d'impulsion selon la revendication 9, caractérisé en ce que le collecteur du premier transistor (TP2) est relié à la base du deuxième transistor (TN2) par la deuxième résistance (Rd) conditionnant la durée de l'impulsion.