FR 2819324 A1 20020712 FR 0100220 A 20010109 Interface-réseau, en particulier pour protocole de type CAN. L'invention concerne les réseaux informatiques, notamment les réseaux embarqués. Plusieurs stations peuvent être reliées par un milieu de communication ou"canal"de type bus. Chaque station est reliée au bus par un dispositif d'interconnexion dit "interface-réseau", qui a la charge de prendre en compte le protocole de communication utilisé. On appelle ici"poste" l'ensemble qui comprend une station et son interface-réseau. On connaît déjà le protocole réseau dit CAN ("Controller Area Network"), décrit notamment dans : -"CAN Protocol Specifications V2.0 (A & B)"-Société BOSCH, 1991 et 1992 - Norme ISO 11898 Road vehicules-Interchange of digital information. Controller Area Network-CAN-for high speed communication ISO standard, 1993. Selon ce protocole, chaque message muni d'un identificateur est diffusé vers tous les postes. L'interface-réseau de chaque poste va notamment renvoyer un signal d'acquittement (dit ciaprès bit d'acquittement, ou plus généralement mot d'acquittement), chaque fois qu'un message est correctement reçu, et ceci indépendamment du fait que le message concerne le poste, ou non. Il en découle un bon contrôle du réseau. Cependant, ce protocole admet des limites, notamment en présence d'un canal long reliant un nombre important de postes. En pareil cas, des signaux d'acquittement sont générés en grand nombre et à des instants légèrement différents (du au temps de propagation du signal sur le bus), d'où le risque de collisions et/ou d'altération des signaux d'acquittement, qui engendrent à leur tour des défauts d'acquittement. La multiplication de ces défauts d'acquittement peut aller jusqu'à entraîner le blocage du réseau. La présente invention vient améliorer la situation. De façon connue, l'interface-réseau d'un poste local sur un réseau comprend un contrôleur ("premier contrôleur"), capable d'échange avec la station locale. Ce contrôleur est également capable de coopérer avec un coupleur de canal de communication, conformément à un protocole choisi, impliquant de ne quitter l'état d'émission d'un message qu'après attente du renvoi d'un mot d'acquittement. Selon une définition générale de l'invention, l'interfaceréseau comprend un organe monté pour engendrer localement un mot d'acquittement, consécutivement à l'émission d'un message par le premier contrôleur. Selon un mode de réalisation de l'invention, ledit organe peut comprendre un second contrôleur, monté pour recevoir sur son entrée de réception un message émis, et pour délivrer un mot d'acquittement correspondant sur sa sortie d'émission. Dans la pratique, les premier et second contrôleurs vont en général posséder chacun, côté coupleur, une sortie d'émission et une entrée de réception ; de son côté, le coupleur possède, côté station, une entrée d'émission et une sortie de réception. Avantageusement, il est prévu, entre les premier et second contrôleurs et le coupleur, un montage logique, capable, dans l'état d'attente d'acquittement du premier contrôleur, de relier l'entrée d'émission du coupleur à la sortie d'émission du second contrôleur. D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée ci-après, et des dessins annexés sur lesquels : - la figure 1 illustre schématiquement le canal et des postes d'un réseau de type CAN selon la technique antérieure, - la figure 2 est le schéma détaillé d'un poste selon un premier mode de réalisation de l'invention, - la figure 3 est le schéma détaillé d'un poste selon un deuxième mode de réalisation de l'invention, et - la figure 4 est le schéma détaillé d'un poste selon un troisième mode de réalisation de l'invention. Les dessins contiennent, pour l'essentiel, des éléments de caractère certain. Ils pourront donc non seulement servir à mieux faire comprendre la description, mais aussi contribuer à la définition de l'invention, le cas échéant. Le réseau de la figure 1 comprend un canal ou bus 4, et des postes P. Chaque poste P comprend une station locale S, reliée au bus 4 par une interface-réseau I. Chaque interface-réseau 1-1, 1-2, 1-3 comprend un module M-1, M-2, M-3, et son coupleur physique ("bus driver") correspondant 10-1,10-2, 10- 3. De façon connue, chaque coupleur physique 10 permet d'adapter les messages numériques (logique binaire) au bus 4. La structure du coupleur physique 10 est choisie en fonction du type de bus 4 : par exemple un coupleur optronique avec deux connexions par diode photo-émettrice (LED) et photodiode de réception si le bus est une fibre optique, ou encore une paire différentielle si le bus est une paire torsadée. Le coupleur physique 10 comprend, côté station, une sortie de réception Rx-Drv et une entrée d'émission Tx-Drv. De plus, ce coupleur est relié au bus 4 par des liaisons (non représentées) afin de transmettre les messages émis par l'interfaceréseau 1-1 sur le bus 4, ainsi que les messages reçus du bus 4 vers l'interface-réseau 1-1. Le bus 4 peut utiliser le protocole bien connu CAN (Controller Area Network), que l'on décrira ci-après. Le bus 4 (ou bus CAN) supporte différentes interfaces-réseau I pouvant envoyer et recevoir des messages. Une interface- réseau peut être : - en état "actif" ou "émetteur", quand elle peut émettre et recevoir simultanément un message ; le coupleur 10 est aménagé en conséquence, par exemple en permettant une"ré-lecture"sur le bus de l'émission de sa station locale ; - en état "passif" ou "récepteur", quand elle peut seulement recevoir un message. Le bus CAN est un bus série impliquant un seul canal de communication, où les informations sont"empilées"temporelle- ment. Le bus est géré en mode maître/esclave où une interfaceréseau I-i peut être émetteur. De plus, le bus CAN autorise différents modes de gestion maître/esclave du réseau : - un mode mono-maître où une seule interface-réseau I-i peut prendre l'initiative du dialogue ; - un mode multi-maître où une interface-réseau I-i peut émettre si aucune autre interface-réseau I-j n'est en train d'émettre, avec i différent de j ; un arbitrage est prévu lorsque plusieurs interface-réseau à la fois veulent émettre et qu'une collision de messages survient. Un message CAN est constitué d'une série de bits, dont certains, en principe situés en-tête, forment un"identificateur", qui est une sorte d'étiquette du message. Chaque bit de l'identificateur peut être"dominant" (par exemple 0) ou "récessif" (par exemple 1). Lors d'une comparaison d'identificateurs, chaque identificateur de chaque message est analysé bit après bit. Selon le protocole CAN, le message émis peut être reçu par chacune des interfaces-réseau I-i. Un filtrage dit "d'acceptance"permet alors à chaque poste P-i de déterminer si le message lui est destiné (i variant de 1 à n, où n est le nombre de postes sur le réseau). Le filtrage d'acceptance peut consister en une comparaison de l'identificateur du message reçu à des identificateurs de référence, propres au poste P-i. Comme identificateurs de référence, on prend, par exemple, les identificateurs d'autre (s) message (s) déjà reçus et/ou ceux de messages attendus par le poste P-i, éventuelle- ment en réponse à l'émission de messages de requête. Si l'identificateur du message reçu est semblable, préférentiellement bit à bit, à un identificateur de référence du poste P-i, le message reçu est accepté par le poste P-i. Par ailleurs, en gestion multi-maître, l'identificateur d'un message peut servir à l'arbitrage entre plusieurs postes P-i désirant émettre simultanément sur le bus 4. L'arbitrage s'appuie sur une comparaison entre les identificateurs respectifs de messages qui se trouvent en début d'émission par plusieurs des postes P-i. Chaque bit d'identificateur émis par un poste P-i est analysé par ce même poste désirant émettre. Si un poste P-1 émet un bit récessif mais qu'il relit sur le bus un bit dominant provenant d'un poste P-2, le poste P-1 perd l'arbitrage et cesse l'émission de son message (un bit dominant écrase un bit récessif). Quant au poste P-2, il devient émetteur. Le poste P-1 refera une tentative d'émission dès que le bus sera libre. Selon le protocole CAN, un message émis par un module M-1 est diffusé à tous les autres modules du réseau, ici M-2 et M-3, par l'intermédiaire du bus 4 et des coupleurs physiques, ici 10-2 et 10-3, respectivement. Une"erreur" (à ne pas confondre avec une erreur"système" provenant d'une anomalie) peut résulter d'un problème à l'émission du message, d'une perturbation sur le bus 4 (parasite électromagnétique, foudre...) ou d'un problème de collision avec d'autres messages sur le bus 4 ; le signal d'erreur peut être une série de bits dominants. En pratique, le message est contrôlé dans chacune des interfaces-réseau I qui le reçoit, avec de préférence une détection d'erreur : - un bit d'acquittement est envoyé sur le bus 4 par une interface-réseau"récepteur"lorsque le message est conforme au protocole CAN et ne présente pas d'erreur ; - un signal d'erreur est généré sur le bus 4 par une interface-réseau"récepteur"si le message n'est pas conforme au protocole CAN ou en cas de détection d'erreur sur le message reçu. Un comptage des erreurs peut être effectué. En fonction de deux seuils, atteints par un nombre d'erreurs statistiques attribué à une interface-réseau I-i donnée, cette interfaceréseau passe : - d'un état d'erreur"active"à un état d'erreur"passive", dans laquelle l'interface-réseau I-i concernée n'émet plus mais continue à gérer les collisions se produisant sur le réseau ; - d'un état d'erreur"passive"à un état bloqué, dans lequel l'interface-réseau I-i n'émet et ne transmet plus de trame de message. La technique antérieure prévoit la génération d'un bit d'acquittement au niveau des modules M-2 et M-3 agissant en récepteurs, après réception d'un message transmis et vérification de la conformité du message au protocole CAN. Les bits d'acquittement ainsi générés sur le bus sont interceptés par le module d'émission M-1. En absence de bit d'acquittement, une erreur d'émission est détectée par M-1, l'émetteur considérant que personne n'a reçu son message de façon correcte. Dans le cas d'un système complexe nécessitant un bus 4 long, reliant un nombre important d'interfaces-réseau I, de nombreux bits d'acquittement sont émis non simultanément du fait des temps de propagation du signal sur le bus. De plus, tous les coupleurs 10-i présent sur le bus émettent un bit dominant, il en résulte une désadaptation électrique du bus qui perturbe le bit dominant. L'émetteur peut donc voir un bit d'acquittement très déformé du à ces phénomènes, et donc considérer ce dernier comme non conforme. Différentes réalisations de la présente invention apparaissent sur les figures 2 à 4. Dans chacune de ces figures, l'interface-réseau 1 diffère de celle de la figure 1 en ce qu'elle comprend un premier contrôleur CAN 11 et un deuxième contrôleur CAN 12 reliés entre eux et à leur coupleur physique CAN 10. Abstraitement, le"contrôleur"peut être vu comme un "abonné". En pratique, un contrôleur peut être réalisé par exemple sous la forme d'un automate de réseau, mis en oeuvre dans un calculateur. Le contrôleur CAN 11 permet de gérer la communication. Conformément à l'invention, il est avantageusement équipé d'une borne passif/actif, concrétisant un état ou mode passif/actif de la manière suivante : - en mode passif (0), le contrôleur CAN 11 est en mode de non- émission de messages, c'est-à-dire"récepteur". - en mode actif (1), le contrôleur CAN 11 est en mode d'émission de messages, ou"émetteur". Dans les deux modes, le contrôleur reste récepteur de messages. Le contrôleur CAN 11 possède une entrée Rx-Ctrl adaptée pour recevoir des messages du coupleur, et une sortie Tx-Ctrl adaptée pour émettre des messages via le coupleur. Le second contrôleur CAN 12 correspond à un générateur de bits d'acquittement. Avantageusement, ce contrôleur passif 12 est placé du même côté que le contrôleur CAN 11 afin d'éviter d'utiliser un coupleur supplémentaire. Le contrôleur CAN 12 possède également une entrée de réception de messages, et une sortie d'émission de messages appelées respectivement Rx-Acq et Tx-Acq. Technologiquement, ces contrôleurs sont par exemple du type C505CA (société INFINEON), ou équivalent. Comme souvent, les entrées/sorties de ces contrôleurs opèrent en logique binaire inverse (état 1 pour une ligne au repos ou émission d'un bit récessif, passage à l'état 0 pour transmettre un bit dominant). Il en est de même pour le coupleur 10. La suite de la description tient compte de cette logique inverse. La gestion des messages et des bits d'acquittement selon l'invention est réalisée à l'aide d'un montage à portes logiques placé entre les sorties et les entrées des éléments de l'interface-réseau l (contrôleur CAN 11, contrôleur CAN 12, coupleur physique CAN 10). On entend par"porte de type ET", une porte logique AND ("ET") ou NAND ("NON-ET"). On peut utiliser une porte AND ou NAND, selon que la logique est directe ou inverse. Ces portes logiques sont réalisées par un circuit de type PAL ("Programmable Area Logic"), par un boîtier du type QUAD NAND, ou toute autre technologie équivalente. Sur la figure 2, la sortie de réception Rx-Drv du coupleur 10 est reliée par une ligne 101 à une première entrée d'une porte AND 1, dont la seconde entrée est reliée par des ligne 111/112 à la sortie Tx-Ctrl du contrôleur 11, et dont la sortie va par une ligne de sortie 102 à l'entrée de réception Rx-Ctrl du contrôleur 11. Ainsi, la porte AND1 laisse passer les bits dominants provenant soit du bus via le coupleur 10, soit de la sortie Tx-Ctrl du contrôleur 11. La sortie d'émission Tx-Ctrl du contrôleur 11 est reliée via les lignes 111/112 à une entrée d'une porte NAND 2, dont la seconde entrée est reliée par une ligne 113 à la sortie d'émission Tx-Acq du contrôleur 12. Ainsi, la porte NAND2 laisse passer en les inversant logiquement les bits dominants provenant soit de la sortie d'émission Tx-Ctrl du contrôleur 11, soit de la sortie d'émission Tx-Acq du contrôleur 12. La sortie de la porte NAND2 est reliée par une ligne 114 à une entrée d'une porte NAND3 dont la seconde entrée reçoit, par une ligne 117, l'état (en logique directe) de la borne passif/actif du contrôleur 11. La sortie de la porte NAND 3 est reliée à la fois par une ligne 115 à l'entrée de réception Rx-Acq du contrôleur 12, et par une ligne 116 à l'entrée d'émission Tx-Drv du coupleur 10. On considère d'abord le mode actif, qui est pris par exemple soit sur initiative de la station locale (si elle est maître), soit en réponse à un message reçu de la station maître. En principe, dans le protocole, ce mode actif ne pourra être quitté qu'après réception du ou des bits d'acquittement. Le message localement émis va à l'entrée Tx-Drv du coupleur 10, qui l'applique au bus 4. Il va également à l'entrée Rx-Acq du contrôleur 12. En fin de message, la sortie Tx-Ctrl du contrôleur 11 est à 1. A ce moment, la sortie Tx-Acq émet normalement un bit d'acquittement, qui traverse donc à son tour les portes NAND2 et NAND3, pour aller à l'entrée Tx-Drv du coupleur 10, qui l'applique à son tour au bus 4. Le bit d'acquittement revient aussitôt par la sortie Rx-Drv du coupleur 10. La sortie Tx-Ctrl du contrôleur 11 étant à 1, la porte AND1 transmet ce bit d'acquittement à l'entrée Rx-Ctrl du contrôleur 11, pour lui signifier l'émission correcte du message sur le bus. Ce bit d'acquittement provoque le passage de l'état actif du contrôleur 11 à l'état passif. De plus, la ligne 115 achemine ce bit d'acquittement à l'entrée de réception Rx-Acq du contrôleur 12 afin que ce dernier puisse avoir un retour du bit d'acquittement qu'il a émis. Pendant ce temps, toutes les autres stations sont en mode passif. La sortie Tx-Ctrl de leur contrôleur 11 est à 1. Leur porte AND1 laisse donc passer le message reçu, et leur contrôleur 11 engendre donc lui aussi un bit d'acquittement, qui peut traverser la porte NAND2, mais est bloqué par la porte NAND3, et n'est donc transmis ni au bus, ni vers le contrôleur 12, mais est vu par le contrôleur 11 via la porte logique AND1. En bref, selon le mode de réalisation de la figure 2, le bit d'acquittement"utile"est engendré localement au niveau de l'interface-réseau"émetteur" ; ceux qui sont engendrés aussi dans les interfaces-réseau"récepteur"sont inhibés en restant locaux. C'est le contrôleur 12 de l'interface-réseau "émetteur"qui va déterminer si le message émis est conforme et comporte ou non une erreur d'émission. Si le message émis ne répond pas au protocole, aucun bit d'acquittement local ne sera généré. L'interface-réseau"émetteur"traite cette situation de manière appropriée, par exemple en procédant à une seconde tentative d'émission du message. Ce bit d'acquittement local, généré par l'interface-réseau I émetteur, permet de s'affranchir des nombreux bits d'acquittement générés sur le bus par les interfaces-réseau "récepteurs"dans la technique antérieure. Ainsi, selon l'invention, on autorise qu'une seule émission de bit d'acquittement sur le bus et au plus près de l'émetteur pour que ce bit d'acquittement se propage de manière asynchrone avec le message auquel il se rattache. Un réseau maître/esclave peut fonctionner en mode multimaître, c'est-à-dire que plusieurs stations ont le droit d'agir en maître (en principe, une à la fois). Il peut arriver alors que deux interfaces-réseau émettent simultanément, d'où des collisions entre messages du fait que le contrôleur 12 ne voit pas ce qui se passe réellement sur le bus 4. En pareil cas, il peut être préférable d'utiliser le mode de réalisation que l'on décrira maintenant en référence à la figure 3. La figure 3 est semblable à la figure 2, sauf sur deux points : - les lignes 115 et 116 de la figure 2 n'apparaissent plus. La sortie de la porte NAND 3 n'est maintenant reliée que par une seule ligne 118 à l'entrée d'émission Tx-Drv du coupleur 10 ; - une nouvelle porte logique AND 4 reçoit pour entrées la sortie Tx-Acq du contrôleur 12, par les lignes 122/113, et la sortie Rx-Drv du coupleur 10, par les lignes 121/101, tandis que sa sortie est reliée par une ligne 123 à l'entrée de réception Rx-ACq du contrôleur 12. On considère d'abord le mode actif, qui, comme précédemment, est pris par exemple soit sur initiative de la station locale (si elle est maître), soit en réponse à un message reçu de la station maître. Le contrôleur 11 émet un message de sa sortie Tx-Ctrl vers l'entrée Tx-Drv du coupleur physique 10, comme dans le cas de la figure 2. Le message passe alors sur le bus et peut entrer en collision avec d'autres messages émis par d'autres interfaces-réseau"émetteurs"qui tentent d'émettre au même moment. En mode multimaitre, une"'erreur"détectée sur un message peut provenir d'une collision entre messages sur le bus ou d'une non-conformité du message au protocole CAN par exemple. Une collision entre messages sur le bus peut provoquer une perte d'arbitrage pour un message et donc un arrêt de l'émission de ce message. Ainsi, le coupleur 10 de l'interface-réseau"émetteur"reçoit du bus tous les messages ou bits émis et les transmet, à travers sa sortie Rx-Drv, aux entrées Rx-Acq du contrôleur 12 et Rx-Ctrl du contrôleur 11. Pour le contrôleur 12, si aucune erreur n'est détectée, un bit d'acquittement est généré sur sa sortie Tx-Acq à travers les portes NAND 2 et NAND 3. Ce bit est ainsi transmis sur le bus, puis de nouveau envoyé au contrôleur 12 à travers la porte AND 4 et au contrôleur 11 à travers la porte AND 1. De manière à recevoir une réponse au message émis, l'interface-réseau est alors basculée en mode passif. Au contraire, si une erreur est détectée, aucun bit d'acquittement n'est transmis sur le bus mais un signal d'erreur peut être généré par le contrôleur 12 et effectue le même trajet que le bit d'acquittement précédent. Il est envoyé sur le bus via les portes NAND 2 et NAND 3 et le coupleur 10. Ce signal d'erreur est ensuite transmis, par la sortie Rx-Drv, au contrôleur 12 à travers la porte AND 4 et au contrôleur 11 à travers la porte AND 1. La suite peut dépendre notamment de la signification accordée au signal d'erreur. Par exemple : - ou bien le message est considéré comme prioritaire, auquel cas l'interface-réseau concernée est déclarée seul"émetteur" du moment ; le contrôleur 11 émetteur peut réémettre un nouveau message recommençant le parcours du premier message ; - ou bien le message n'est pas considéré comme prioritaire ; le contrôleur 11 émetteur peut passer de l'état actif à l'état passif ("récepteur") sans réémettre son message. En fonction d'une éventuelle détection de collisions, le message prioritaire, ou la totalité des messages émis sur le bus par les interfaces-réseau"émetteurs"est alors transmis par le bus 4 aux interfaces-réseau"récepteurs"ou en état passif. Comme dans l'exemple de la figure 2, les interfaces-réseau "récepteurs"reçoivent ces messages notamment au niveau de leur contrôleur 11, de la sortie Rx-Drv vers l'entrée Rx-Ctrl via la porte AND 1, avantageusement régulée par la sortie TxCtrl via les lignes 111/112. En effet, la sortie d'émission Tx-Ctrl est dans l'état 1 en réception de messages et passe à l'état 0 lors de l'émission d'un bit d'acquittement après décodage des messages par le contrôleur 11. Ainsi, le contrôleur 11 exerce un contrôle sur les bits d'acquittement qu'il émet. Les interfaces-réseau"récepteurs"reçoivent également ces messages au niveau de leur contrôleur 12, transitant par la sortie Rx-Drv pour arriver à l'entrée Rx-Acq via la porte AND 4, avantageusement régulée par la sortie Tx-Acq via les lignes 113/122. La sortie Tx-Acq est à 1 en réception de messages et passe à 0 lors de l'émission d'un bit d'acquittement ou d'un signal d'erreur après vérification des messages. La borne Passif/Actif bloque, à l'état passif, tout passage, à travers la porte NAND 3, de bits d'acquittement ou de signaux d'erreur sur le coupleur 10 et autorise, à l'état actif, le passage de bits en provenance du contrôleur 12 et de bits en provenance du contrôleur 11. Ainsi, lorsque l'interface-réseau est en mode actif, un message possédant un bit d'acquittement local (constituant une trame complète), attestant de la bonne émission du message, est transmis sur le bus à d'autres interfaces-réseau I qui sont en mode passif. Ces derniers reçoivent au moins ce message, pouvant être entré en collision sur le bus avec les autres messages, le (s) décodent et peuvent générer un bit d'acquittement local au message prioritaire, ce bit d'acquittement restant invisible sur le bus et attestant de la bonne réception du message. Dans ce mode de réalisation selon l'invention, les deux contrôleurs 11 et 12 voient réellement ce qui transite sur le bus 4, et chacun voit ce qui est émis par sa sortie Tx. Une troisième variante selon l'invention est proposée figure 4. Les états passifs et actifs de l'interface-réseau sont gérés ici par un bloc commutateur sélectif C. Ainsi, pour un bloc commutateur C en position P, l'interface-réseau est dans le mode passif ; pour un bloc commutateur C en position A, l'interface-réseau est en mode actif. On retrouve dans la figure 4 les éléments communs aux figures 2,3 et 4 : le coupleur physique 10, le contrôleur 12, le contrôleur 11, le bus 4. Le bloc commutateur est géré par une borne d'état passif/actif qui est maintenant prévue dans le contrôleur 12. Dans une variante de réalisation, la borne d'état passif/actif est prévue dans le contrôleur 11. Le montage fonctionne, comme dans les précédentes réalisations, en logique binaire inverse. En outre, la sortie Rx-Drv du coupleur 10 est reliée via la ligne 103 à une entrée d'une porte AND 5, dont la seconde entrée est reliée par une ligne 100 à la position P du commutateur C. La sortie de la porte AND 5 est reliée à l'entrée Rx-Acq du contrôleur 12 par une ligne de sortie 125. Une ligne 104 relie la ligne 125 à l'entrée Rx-Ctrl du contrôleur 11. Ainsi, en logique inverse, la ligne 100 peut être indifféremment au repos (commutateur C en position A) ou transmettre les bits émis par les contrôleurs 11 ou 12 (commutateur C en position P), la sortie (ligne 125) de la porte AND 5 transmettant uniquement les bits issus du bus (commutateur C en position A) ou les bits issus du bus et les bits émis par les contrôleurs 11 et 12 (commutateur C en position P). La sortie Tx-Ctrl du contrôleur 11, via la ligne 119, et la sortie Tx-Acq du contrôleur 12, via la ligne 126, forment les deux entrées d'une porte AND 6 dont la sortie est reliée via la ligne 130 au bloc commutateur C. Ainsi, en logique inverse, la porte AND 6 laisse passer vers le bloc commutateur tous les signaux venant des sorties Tx-Ctrl et Tx-Acq. Le bloc commutateur C permet soit, en position "passif" P, une liaison avec la ligne 100, soit, en position"actif"A, une liaison avec une ligne 131 reliée à l'entrée d'émission Tx-Drv du coupleur 10. Lorsqu'elles ne sont pas reliées au bloc commutateur C, les lignes 100 et 131 sont forcées à un état 1 par, respectivement, des résistances R100 et R131, allant vers la tension d'alimentation de polarité correspondante. En mode multi-maître, une "erreur" détectée sur un message peut provenir d'une collision entre messages sur le bus ou d'une non-conformité des messages au protocole CAN. En mode actif, la sortie Tx-Acq ainsi que la ligne 126 sont dans l'état 1, la porte AND 6 laisse alors passer un message venant de la sortie Tx-Ctrl vers l'entrée Tx-Drv du coupleur 10, via la ligne 119 et les lignes 130/131. De même que dans la réalisation de la figure 3, les messages émis sur le bus peuvent entrer en collision avec des messages émis par d'autres interfaces-réseau"émetteurs"simultanément. Ainsi, la figure 4 propose, par la sortie de réception Rx-Drv du coupleur 10, une réception du message. La ligne 100 étant forcée à 1, ce message est acheminé par la ligne 103, la porte AND 5 et les lignes 125 et 104 vers les entrées Rx-Ctrl et RxAcq des contrôleurs 11 et 12. Le contrôleur 11 reçoit ainsi ce qu'il y a réellement sur le bus. En effet, un arbitrage peut avoir lieu sur le bus et le message peut subir une perte d'arbitrage en présence d'un second message avec identificateur à bit dominant. Ainsi, cette perte d'arbitrage entraînera l'arrêt d'émission du message en cours. Pour le contrôleur 12, si aucune erreur n'est détectée et si les messages répondent au protocole CAN, un bit d'acquittement est généré par la sortie Tx-Acq à l'entrée Tx-Drv, via la ligne 126, la porte AND 6 et les lignes 130/131. Ce bit d'acquittement, envoyé sur le bus par les contrôleurs 11 et 12 et renvoyé à ces mêmes contrôleurs via la sortie Rx-Drv, la ligne 103, la porte AND 5 et les lignes 125/104, implique le passage en mode passif du bloc commutateur C par le contrôleur 12. Au contraire, si une erreur est détectée, aucun bit d'acquittement n'est généré mais un signal d'erreur peut être engendré sur le bus et renvoyé aux contrôleurs 11 et 12 selon le même parcours décrit pour le bit d'acquittement. Selon ce signal d'erreur, pouvant être traité par les contrôleurs 11 et 12, soit : - une tentative de ré-émission est effectuée, - le message est abandonné ou remis à plus tard, ce choix dépendant de l'applicatif. Les messages transmis sur le bus aux interfaces-réseau "récepteurs"sont acheminés du coupleur physique 10 aux contrôleurs 11 et 12 via la porte AND 5. Ainsi, les messages sont reçus aux entrées Rx-Acq et Rx-Ctrl des interfaces-réseau "récepteurs". En effet, en mode passif, les lignes 119 et 126, la ligne 130 reliée par le commutateur en position P à la ligne 100 sont toutes en état de repos (état 1). La porte AND 5 laisse alors passer, aux entrées Rx-Ctrl et Rx-Acq, les messages venant du bus via la sortie de réception Rx-Drv du coupleur 10. De par le montage en mode passif, une vérification des messages est effectuée localement par les contrôleurs 11 et 12, les bits d'acquittement émis par ces contrôleurs 11 et 12 restent locaux à l'interface-réseau et ne sont pas transmis au bus mais sont renvoyés aux contrôleurs respectifs via les portes AND 6 puis AND 5. Si une erreur se produit sur le bus, cette erreur est détectée par les deux contrôleurs qui ne génèrent pas alors de bits d'acquittement, mais peuvent générer un signal d'erreur. Si ce signal d'erreur provoque le dépassement du seuil des erreurs comptabilisées, la réception des messages transmis par le bus est bloquée momentanément. Ainsi, la réalisation de la figure 4 propose, sous une forme différente, les mêmes fonctions que la réalisation de la figure 3 : - en mode actif, la porte AND 5 remplace de façon équivalente les portes AND 1 et AND 4 de la réalisation de la figure 3, - en mode actif, la porte AND 6 remplace de façon équivalente la porte NAND 2, - en mode passif, la porte AND 5, reliée à la porte AND 6, remplace de façon équivalente les portes AND 1 et AND 4 de la réalisation de la figure 3, - le bloc commutateur C, relié à la borne Actif/Passif du contrôleur 12, remplace de façon équivalente la porte NAND 3 reliée à la borne Actif/Passif du contrôleur 11. Bien entendu, l'invention n'est pas limitée à la forme de réalisation décrite précédemment à titre d'exemple, elle s'étend à d'autres variantes. En fonction de la gestion des interfaces-réseau, on pourra choisir l'une des réalisations des figures 2 à 4, ou bien des réalisations de variante, possédant des fonctions identiques ou similaires. Ainsi, les contrôleurs 11 et 12 de la présente invention peuvent être regroupées dans un unique module contrôleur, ou dans une fonction correspondante implantée dans un calculateur. Dans une variante de réalisation de l'invention, des contrôleurs additionnels indépendants de l'interface-réseau ou du poste pourraient gérer les collisions au niveau du réseau. Les réalisations décrites font usage des portes AND et NAND ; d'autres types de portes logiques peuvent être utilisées, notamment OR et NOR, en particulier si l'on change les états logiques au repos, en tout ou partie. L'invention fait intervenir des messages. Bien entendu, on peut découper un message long en sous-messages, sujets chacun à un bit d'acquittement. Dans le même esprit, bien qu'un seul bit d'acquittement soit généralement utilisé, il est concevable d'utiliser un motif de plusieurs bits, ou une autre forme de signal d'acquittement, ce que l'on a appelé génériquement mot d'acquittement. Dans la description qui précède, le bit d'acquittement local transite par le bus, où il se propage, conférant ainsi au message présent sur le bus l'allure d'une trame complète. En variante, il serait envisageable que le bit d'acquittement reste local au poste émetteur, la trame présente sur le bus ne contenant pas alors de bit d'acquittement. Revendications 1. Dispositif d'interconnexion d'une station locale sur un réseau, comprenant un contrôleur (11) dit premier contrôleur, capable d'échange avec la station locale, ainsi que de coopérer avec un coupleur (10) de canal de communication (4), conformément à un protocole choisi, impliquant de ne quitter l'état d'émission d'un message qu'après attente du renvoi d'un mot d'acquittement, caractérisé en ce qu'il comprend un organe (12,111-115) monté pour engendrer localement un mot d'acquittement consécutivement à l'émission d'un message par le premier contrôleur (11). 2. Dispositif d'interconnexion selon la revendication 1, caractérisé en ce que ledit organe (12,111-115) comprend un second contrôleur (12), monté pour recevoir sur son entrée de réception (Rx-Acq) un message émis, et pour délivrer un mot d'acquittement correspondant sur sa sortie d'émission (TxAcq). 3. Dispositif d'interconnexion selon la revendication 2, caractérisé en ce que, entre les premier et second contrôleurs (11 et 12) comprenant chacun une sortie d'émission (Tx-Ctrl et Tx-Acq) et une entrée de réception (Rx-Ctrl et Rx-Acq), et le coupleur (10) comprenant une entrée d'émission (Tx-Drv) et une sortie de réception (Rx-Drv), il est prévu un montage logique, capable, dans l'état d'attente d'acquittement du premier contrôleur, de relier l'entrée d'émission (Tx-Drv) du coupleur (10) à la sortie d'émission (Tx-Acq) du second contrôleur (12). 4. Dispositif d'interconnexion selon l'une des revendications 1 à 3, caractérisé en ce que le montage logique est aussi agencé, en réception, pour inhiber le passage du mot d'acquittement entre la sortie d'émission (Tx-Ctrl) du premier contrôleur (11) et l'entrée d'émission (Tx-Drv) du coupleur (10). 5. Dispositif selon l'une des revendications 1 à 4, caractérisé en ce que la sortie d'émission (Tx-Acq) du second contrôleur (12) est reliée à l'entrée d'émission (Tx-Drv) du coupleur (10). 6. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce que l'entrée d'émission (Tx-Drv) du coupleur (10) résulte d'une porte de type ET (AND 6) ayant pour entrées les sorties d'émission (Tx-Ctrl et Tx-Acq) des premier (11) et second (12) contrôleurs. 7. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce que l'entrée d'émission (Tx-Drv) du coupleur (10) résulte d'une première porte de type ET (NAND 3) dont une entrée reçoit l'état instantané d'émission/non-émission (117) du premier contrôleur (11) et dont l'autre entrée (114) résulte d'une deuxième porte de type ET (NAND 2) ayant pour entrées les sorties d'émission (Tx-Ctrl et Tx-Acq) des premier (11) et second (12) contrôleurs. 8. Dispositif selon l'une des revendications 1 à 7, caractérisé en ce que la sortie de réception (Rx-Drv) du coupleur (10) est relié à l'entrée de réception (Rx-Ctrl) du premier contrôleur (11). 9. Dispositif selon l'une des revendications 1 à 8, caractérisé en ce que l'entrée de réception (Rx-Ctrl) du premier contrôleur (11) résulte d'une porte de type ET (AND 1) ayant pour entrées la sortie d'émission (Tx-Ctrl) du premier contrôleur (11) et la sortie de réception (Rx-Drv) du coupleur (10). 10. Dispositif selon l'une des revendications 1 à 9, caractérisé en ce que l'entrée d'émission (Tx-Drv) du coupleur (10) est reliée à l'entrée de réception (Rx-Acq) du second contrô- leur (12). 11. Dispositif selon l'une des revendications 1 à 9, caracté- risé en ce que la sortie de réception (Rx-Drv) du coupleur (10) est reliée à l'entrée de réception (Rx-Acq) du second contrôleur (12). 12. Dispositif selon l'une des revendications 1 à 9, caractérisé en ce que l'entrée de réception (Rx-Acq) du second contrôleur (12) résulte d'une porte de type ET (AND 4) ayant pour entrées la sortie de réception (Rx-Drv) du coupleur (10) et la sortie d'émission (Tx-Acq) du second contrôleur (12). 13. Dispositif selon l'une des revendications 1 à 9, caractérisé en ce que l'entrée de réception (Rx-Acq) du second contrôleur (12) et l'entrée de réception (Rx-Ctrl) du premier contrôleur (11) résultent d'une porte de type ET (AND 5) ayant pour entrées la sortie de réception (Rx-Ctrl) du coupleur (10) et une entrée (100) résultant d'une deuxième porte de type ET (AND 6) ayant pour entrées les sorties d'émission (Tx-Ctrl et Tx-Acq) des premier (11) et second (12) contrôleurs. 14. Dispositif selon l'une des revendications 1 à 13, caractérisé en ce que le second contrôleur (12) comprend une borne émission/non-émission (Actif/Passif) propre à modifier le montage logique à l'aide d'un bloc de commutation (C).