FR 2818466 A1 20020621 FR 0016400 A 20001215 AMPLIFICATEUR À ENTRÉE ET SORTIE DIFFÉRENTIELLES À GAIN VARIABLE La présente invention concerne un amplificateur à gain variable, et en particulier un tel amplificateur à entrée et sortie différentielles et dont le gain varie de manière exponentielle en réponse à une tension de commande analogique. La figure 1 représente schématiquement un amplifiateur, réalisable sous forme de circuit intégré, dont le gain varie exponentiellement en réponse à une tension de commande analogique Vcom. L'amplificateur est destiné à recevoir une tension différentielle Vlin-V2in et à fournir en réponse une tension différentielle Vlout-V2out. Le potentiel Vlin est fourni à un réseau atténuateur AT1 référencé à un potentiel de masse GND et ayant n noeuds de sortie Oli (i étant compris entre 1 et n). Chaque noeud de sortie Oli produit un potentiel de commande égal au potentiel d'entrée Vlin atténué selon un rapport prédéterminé, par exemple 2i dans le cas où le réseau AT1 est un réseau R/2R. L'amplificateur comprend un premier ensemble d'éléments transconducteurs Gli commandables en courant et constitués par exemple de deux transistors bipolaires connectés de la façon représentée. Chaque élément transconducteur Gli reçoit sur une première entrée le potentiel produit par le noeud Oli de même rang i. Chaque élément transconducteur Gli est prévu pour fournir un courant positif Il+ sur une borne de sortie en courant 2 et un courant négatif Ilsur une borne de sortie en courant 4. Les bornes de sortie 2 et 4 constituent respectivement les première et seconde bornes d'entrée d'un bloc de sortie 6. Le bloc de sortie 6 comprend un élément de conversion courant/tension 8 ayant deux bornes d'entrée et une borne de sortie. Les deux bornes d'entrée du convertisseur 8 correspondent aux deux bornes d'entrée du bloc 6. Deux sources de courant CS1, CS2 sont disposées entre un potentiel d'alimentation VDD et respectivement les première et seconde bornes d'entrée du bloc 6. La borne de sortie du convertisseur 8 est reliée au potentiel GND par l'intermédiaire d'un pont diviseur formé de deux résistances RI, R2, dont le point milieu est connecté de manière à fournir un signal de contre-réaction à une deuxième entrée de chaque élément transconducteur Gli. La borne de sortie du convertisseur 8 fournit un potentiel Lout. L'amplificateur comporte en outre un ensemble de sources de courant commandables 10 ayant n bornes de sortie Sli. Chaque borne de sortie Sli est connectée de manière à commander la transconductance de l'élément transconducteur Gli de même rang i. L'ensemble de sources de courant 10 est commandé par une tension analogique de commande Vcom. Le potentiel V2in est fourni à un réseau atténuateur AT2 identique au réseau AT1, référencé au potentiel GND, et ayant n noeuds de sortie 02i. L'amplificateur comprend un second ensemble d'éléments transconducteurs G2i commandables en courant, dont chacun reçoit sur une première entrée le potentiel produit par le noeud 02i de même rang i. Chaque élément transconducteur G2i est prévu pour fournir un courant positif 12+ sur une borne de sortie en courant 12 et un courant négatif 12-sur une borne de sortie en courant 14, constituant respectivement les première et seconde bornes d'entrée d'un bloc de sortie 16. Le bloc de sortie 16 comprend un élément de conversion courant/tension 18 dont les deux bornes d'entrée sont reliées aux deux bornes d'entrée du bloc 16. Deux sources de courant CS3, CS4 sont respectivement disposées entre le potentiel d'alimentation VDD et les première et seconde bornes d'entrée du bloc 16. La sortie du convertisseur 18 est reliée au potentiel GND par l'intermédiaire d'un pont diviseur formé de deux résistances R3, R4, dont le point milieu est connecté de manière à fournir un signal de contre-réaction à une deuxième entrée de chaque élément transconducteur G2i. La borne de sortie du convertisseur 18 fournit un potentiel V2out. L'ensemble de sources de courant 10 comporte n bornes de sortie S2i dont chacune est reliée à un élément transconducteur de même rang i. Les réseaux atténuateurs AT1 et AT2 forment un bloc atténuateur différentiel recevant le signal différentiel d'entrée Vlin-V2in. Chaque couple de noeuds de sortie Oli, 02i du bloc atténuateur différentiel fournit une tension de commande au couple d'éléments transconducteurs Gli, G2i de même rang. Chaque couple d'éléments transconducteurs Gli, G2i forme un élément transconducteur différentiel. Les blocs de sortie 6 et 16 forment un bloc de sortie différentiel recevant les courants fournis par chaque élément transconducteur différentiel Gli, G2i et produisant le signal de sortie différentiel Vlout-V2out. Les couples de sorties Sli, S2i de l'ensemble de sources de courant 10 produisent des couples de courant de commande appariés pour commander chaque élément transconducteur différentiel Gli, G2i. L'amplificateur décrit ci-dessus fait l'objet d'une demande de brevet français non encore publiée et ne fait pas partie de l'état de la technique. Pour qu'un tel amplificateur ait un fonctionnement satisfaisant, il faut que les éléments de conversion courant/ tension 8 et 18 soient appariés. Dans le cas contraire, la moitié de l'amplificateur qui reçoit le potentiel Valin et produit le potentiel Vlout et la moitié de l'amplificateur qui reçoit le potentiel V2in et produit le potentiel V2out ont des gains et des bandes passantes différents, ce qui entraîne une distorsion du signal de sortie de l'amplificateur. En pratique, il est délicat de réaliser deux convertisseurs courant/tension 8 et 18 appariés. En outre, les couples de sources de courant CS1, CS2, et CS3, CS4 fonctionnent de manière décorrélée, ce qui peut contribuer à augmenter le niveau de bruit de l'amplificateur. En outre, chacun des signaux de tension Vlout et V2out, est produit par un amplificateur non symétrique qui n'élimine pas la distorsion liée à l'harmonique d'ordre deux. Un objet de la présente invention est de prévoir un amplificateur à entrée et sortie différentielles à gain variable, dont le gain varie de manière exponentielle en réponse à une tension de commande analogique, qui présente une faible distorsion harmonique et à faible bruit. Pour atteindre cet objet, ainsi que d'autres, la présente invention prévoit notamment un amplificateur à entrée et sortie différentielles à gain variable comprenant un bloc atténuateur référencé au potentiel de mode commun de la sortie de l'amplificateur, recevant une tension d'entrée et propre à fournir sur plusieurs sorties des tensions dont chacune est égale à la tension d'entrée atténuée selon un rapport prédéterminé ; des éléments transconducteurs différentiels commandables en courant, chaque élément transconducteur différentiel ayant une première entrée reliée à une sortie du bloc atténuateur, chaque élément transconducteur différentiel produisant des premier et second courants positifs et des premier et second courants négatifs ; un ensemble de sources de courant propre à commander la transconductance de chaque élément transconducteur différentiel en fonction d'un signal de commande analogique ; et un bloc de sortie convertissant des premier et second courants d'entrée en une tension de sortie différentielle et fournissant à une seconde entrée de chaque élément transconducteur différentiel une tension de contre-réaction dépendant de la tension de sortie, le premier courant d'entrée étant égal à la somme des premiers courants positifs et des seconds courants négatifs et le second courant d'entrée étant égal à la somme des seconds courants positifs et des premiers courants négatifs. Selon un mode de réalisation de la présente invention, le bloc atténuateur comprend deux réseaux atténuateurs de type R/2R recevant respectivement des premier et second potentiels d'entrée, chaque sortie du bloc atténuateur comprenant un noeud de sortie de chaque réseau atténuateur, le noeud de sortie produisant un potentiel atténué égal au potentiel d'entrée reçu par ledit réseau, atténué selon le rapport prédéterminé propre à ladite sortie ; chaque élément transconducteur différentiel comprend deux couples de transistors bipolaires, les émetteurs des transistors d'un premier couple étant reliés à une première borne de commande en courant de l'élément transconducteur différentiel, et les émetteurs des transistors du second couple étant reliés à une seconde borne de commande en courant de l'élément transconducteur différentiel, la première entrée de l'élément transconducteur différentiel étant constituée par les bases de deux premiers transistors des deux couples de transistors, la seconde entrée de l'élément transconducteur différentiel étant constituée par les bases des deux seconds transistors des deux couples de transistors, les deux bases constituant la première entrée de l'élément transconducteur différentiel étant respectivement reliées aux deux noeuds de sortie de la sortie du bloc atténuateur reliée à l'élément transconducteur différentiel, les deux bases constituant la seconde entrée de l'élément transconducteur différentiel étant soumises à la tension de contreréaction, les collecteurs des premiers transistors produisant les premier et second courants positifs, et les collecteurs des seconds transistors produisant les premier et second courants négatifs ; et l'ensemble de sources de courant comporte des couples de bornes de commande reliés aux première et seconde bornes de commande en courant de chaque élément transconducteur différentiel. Selon un mode de réalisation de la présente invention, le bloc de sortie comporte : un élément de conversion courant/tension ayant des première et seconde bornes d'entrée respectivement prévues pour recevoir les premier et second courants d'entrée, produisant le potentiel de mode commun sur une borne de sortie de mode commun, et produisant respectivement des premier et second potentiels de sortie sur des première et seconde bornes de sortie ; des premier et second ponts diviseurs résistifs respectivement disposés entre les première et seconde bornes de sortie de l'élément de conversion courant/tension et le potentiel de mode commun, le point milieu des premier et second ponts diviseurs résistifs produisant la tension de contreréaction ; et des première et seconde sources de courant respectivement disposées entre un potentiel d'alimentation et les première et seconde bornes d'entrée du bloc de sortie. Selon un mode de réalisation de la présente invention, l'élément de conversion courant/tension comprend : des premier et deuxième transistors MOS identiques de type P, dont les sources sont reliées au potentiel d'alimentation, dont les grilles sont reliées l'une à l'autre, dont les drains respectifs sont reliés aux première et seconde bornes d'entrée de l'élément de conversion courant/tension ; des troisième et quatrième transistors MOS identiques, de type P, dont les sources sont reliées au potentiel d'alimentation, dont les grilles respectives sont reliées aux drains respectifs des premier et deuxième transistors MOS, dont les drains respectifs sont reliés aux première et seconde bornes de sortie de l'élément de conversion courant/tension,-des troisième et quatrième sources de courant disposées entre les drains respectifs des troisième et quatrième transistors et un premier potentiel de référence ; deux résistances identiques reliées chacune entre les drains respectifs des troisième et quatrième transistors et la borne de sortie de mode commun ; et un amplificateur différentiel dont une première entrée est reliée à la borne de sortie de mode commun, dont une seconde entrée est reliée à un second potentiel de référence, et dont la sortie est reliée aux grilles des premier et second transistors. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente schématiquement un amplificateur à gain variable classique ; la figure 2 représente schématiquement un amplificateur à gain variable selon la présente invention ; la figure 3 représente schématiquement un mode de réalisation de l'élément de conversion courant/tension de la figure 2 ; et la figure 4 représente schématiquement un mode de réalisation de l'ensemble de sources de courant commandables de la figure 2. Dans les figures qui suivent, seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés. De mêmes références représentent de mêmes éléments à la figure précédente et aux figures suivantes. La figure 2 représente schématiquement un amplificateur à gain variable selon la présente invention, destiné à recevoir une tension différentielle Vlin-V2in et à fournir en réponse une tension différentielle Vlout-V2out. L'amplificateur comprend un premier réseau atténuateur AT1 de type R/2R recevant le potentiel Vlin sur une borne d'entrée et ayant n noeuds de sortie Oli. Selon la présente invention, le réseau atténuateur AT1 est référencé au potentiel de mode commun VCM de la sortie de l'amplificateur. L'amplificateur comprend un premier ensemble d'éléments transconducteurs Gli commandables en courant, dont chacun reçoit sur une première entrée le potentiel produit par le noeud Oli de même rang i. Chaque élément transconducteur Gli comprend un couple de transistors bipolaires dont les émetteurs sont reliés à une borne de commande en courant de l'élément Gli. La base d'un premier transistor constitue une première entrée de l'élément Gli. La base du second transistor constitue une seconde entrée de l'élément Gli. Le collecteur du premier transistor fournit un courant positif Il+ à une borne de sortie en courant 2. Le collecteur du second transistor fournit un courant négatif Il à une borne de sortie en courant 4. L'amplificateur comprend un second réseau atténuateur AT2 identique au réseau AT1, recevant le potentiel V2in sur une borne d'entrée, ayant n noeuds de sortie 02i, et référencé au potentiel VCM. L'amplificateur comprend un second ensemble d'éléments transconducteurs G2i commandables en courant, dont chacun reçoit sur une première entrée le potentiel produit par le noeud 02i de même rang i. Chaque élément transconducteur G2i comprend un couple de transistors bipolaires dont les émetteurs sont reliés à une borne de commande en courant de l'élément G2i. La base d'un premier transistor constitue une première entrée de l'élément G2i. La base du second transistor constitue une seconde entrée de l'élément G2i. Le collecteur du premier transistor fournit un courant positif I2+ à une borne de sortie en courant 12. Le collecteur du second transistor fournit un courant négatif 12-à une borne de sortie en courant 14. Les éléments transconducteurs Gli et G2i de même rang forment un élément transconducteur différentiel Gli, G2i. La transconductance de chaque élément transconducteur différentiel Gli, G2i est commandée par des couples de sorties Sli, S2i d'un ensemble 10 de sources de courant commandables reliées aux bornes de commande en courant de l'élément transconducteur différentiel. Un exemple de réalisation de l'ensemble 10 de sources de courant est décrit par la suite. Selon la présente invention, l'amplificateur comprend un unique bloc de sortie 26 ayant des première et seconde bornes d'entrée IN1, IN2 et comportant un élément de conversion courant/tension 28. L'élément de conversion courant/tension 28 a des première et seconde bornes d'entrée IN1'et IN2'respectivement reliées aux bornes IN1 et IN2. L'élément de conversion courant/tension 28 comporte en outre des première et seconde bornes de sortie OUT1, OUT2 et une borne de sortie de mode commun produisant le potentiel VCM. La borne IN1 est reliée aux bornes de sortie en courant 2 et 14. La borne IN1 reçoit un premier courant d'entrée égal à la somme des courants positifs I1+ produits par les éléments transconducteurs Gli et des courants négatifs 12-produits par les éléments transconducteurs G2i. La borne IN2 est reliée aux bornes de sortie en courant 4 et 12. La borne IN2 reçoit un second courant d'entrée égal à la somme des courants négatifs 11- produits par les éléments transconducteurs Gli et des courants positifs 12+ produits par les éléments transconducteurs G2i. Une source de courant CS5 est disposée entre la borne IN1 et un potentiel d'alimentation VDD. Une source de courant CS6 est disposée entre la borne IN2 et le potentiel d'alimentation VDD. La première borne de sortie CUTI de l'élément 28 est reliée au potentiel VCM par l'intermédiaire d'un premier pont diviseur formé de deux résistances RI, R2. Le point milieu du premier pont diviseur est connecté de manière à fournir un signal de contre-réaction à la deuxième borne d'entrée de chaque élément transconducteur Gli. La seconde borne de sortie OUT2 de l'élément 28 est reliée au potentiel VCM par l'intermédiaire d'un second pont diviseur formé de deux résistances R3, R4. Le point milieu du second pont diviseur est connecté de manière à fournir un signal de contre-réaction à la deuxième borne d'entrée de chaque élément transconducteur G2i. La borne de sortie OUT1 fournit le potentiel de sortie Flout et la borne de sortie OUT2 fournit le potentiel de sortie V2out. L'amplificateur selon la présente invention produit le signal différentiel de tension Vlout-V2out à partir du signal différentiel de tension Vlin-V2in au moyen d'un unique élément de conversion courant/tension 28, ce qui permet de supprimer les problèmes de distorsion liés aux difficultés d'appariement des deux éléments de conversion courant/tension d'un amplificateur classique. Les première et seconde bornes d'entrée IN1 et IN2 de l'élément de conversion courant/tension 28 sont chacune reliée à une seule source de courant, respectivement CS5 et CS6. Les deux sources de courant CS5 et CS6 remplacent les deux couples de sources de courant CS1, CS2 et CS3, CS4 fonctionnant de manière décorrélée d'un amplificateur classique, ce qui permet de réduire le bruit provenant de l'alimentation VDD. L'amplificateur selon la présente invention est un montage symétrique qui élimine le terme d'harmonique second du signal de sortie Vlout-V2out. L'entrée de l'amplificateur selon la présente invention est un signal différentiel référencé au potentiel de mode commun VCM. Il en résulte que, pour une dynamique donnée, on peut utiliser un potentiel d'alimentation plus faible que dans le cas de deux bornes d'entrée référencées à la masse. La figure 3 représente schématiquement un mode de réalisation de l'élément de conversion courant/tension 28. Deux transistors MOS identiques Tl et T2, de type P, ont leur sources reliées au potentiel VDD et leurs grilles reliées l'une à l'autre. Les drains respectifs des transistors Tl et T2 sont reliés aux bornes IN1'et IN2'. Deux transistors MOS identiques T3 et T4, de type P, ont leur sources reliées au potentiel VDD et leurs grilles respectives reliées aux bornes IN1'et IN2'. Les drains respectifs des transistors T3 et T4 sont reliés aux bornes OUT1 et OUT2. Des sources de courant CS7 et CS8 sont respectivement disposées entre les drains respectifs des transistors T3 et T4 et un potentiel de masse GND. Le drain de chacun des transistors T3 et T4 est relié à la borne de sortie de mode commun par une résistance R. Un amplificateur différentiel 30 a une première entrée reliée à la borne de sortie de mode commun et une seconde entrée reliée à un potentiel de référence bref. La sortie de l'amplificateur 30 est reliée aux grilles des transistors Tl et T2. La figure 4 représente schématiquement un mode de réalisation de l'ensemble de sources de courant commandables 10. L'ensemble de sources de courant 10 comporte n couples de bornes de sortie Sli, S2i et deux bornes de commande A et B. La tension de commande Vcom est fournie entre les bornes A et B. Chaque borne de sortie Sli, S2i est respectivement reliée au drain de transistors MOS Tli, T2i, à canal N. Les transistors Tli et T2i sont appariés. La source des transistors Tli, T2i est reliée à la masse (GND). Le couple de transistors Tli, T2i est associé à un transistor MOS T3i, à canal N, et à un transistor MOS T4i, à canal P. La source du transistor T3i est reliée à la masse. La grille et le drain du transistor T3i sont reliés l'un à l'autre. La grille des transistors Tli, T2i est reliée à la grille du transistor T3i de manière que deux courants appariés dépendant du courant dans le transistor T3i traversent les transistors Tli et T2i. Le drain du transistor T3i est relié au drain du transistor T4i, de manière que ces transistors sont en série. La source du transistor T4i est reliée au potentiel d'alimentation VDD par l'intermédiaire d'une unique source de courant constant CS9. La grille du transistor T4i est reliée à un noeud Ni d'un moyen de commande 32 constitué de résistances RI et de sources de courant CS'. Dans le moyen de commande 32, le premier noeud N1 est couplé à la borne A, le dernier noeud Nn est couplé à la borne B, chaque noeud Nj (j étant compris entre 1 et n-1) est relié au noeud Nj+l par l'intermédiaire d'une résistance R'et chaque noeud Nj (j étant compris entre 2 et n-1) est relié à une première borne d'une source de courant constant CS'propre à ce noeud. Le moyen de commande 32 est prévu pour rendre successivement chaque transistor T4i progressivement conducteur puis progressivement non conducteur lorsque la tension Vcom subit une variation prédéterminée, de manière que la somme des courants traversant les transistors T4i est sensiblement constante. Chaque borne de sortie Sli, S2i fournit un courant dépendant du courant traversant le transistor T4i. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. La présente invention a été décrite en relation avec un ensemble de sources de courant commandables 10 particulier, mais l'homme du métier adaptera sans difficultés la présente invention à un ensemble de sources de courant ayant une fonction équivalente. Par exemple, un tel ensemble peut être obtenu par un doublement de l'ensemble de sources de courant utilisé pour commander l'amplificateur à gain variable à entrée et sortie non différentielles décrit dans le brevet US-A-5077541. La présente invention a été décrite en relation avec un bloc atténuateur différentiel utilisant des réseaux diviseurs R/2R, mais l'homme du métier adaptera sans difficultés la présente invention à d'autres blocs atténuateurs présentant des rapports d'atténuation différents. La présente invention a été décrite en relation avec un élément de conversion courant/tension 28 particulier, mais l'homme du métier adaptera sans difficultés la présente invention à tout élément de conversion courant/tension équivalent. Dans la description précédente, la première entrée IN1 du bloc 26 reçoit la somme des courants positifs I1+ produits par les éléments transconducteurs Gli et des courants négatifs 12produits par les éléments transconducteurs G2i. De même, la seconde entrée IN2 du bloc 26 reçoit la somme des courants négatifs 11- produits par les éléments transconducteurs Gli et des courants positifs 12+ produits par les éléments transconducteurs G2i. Cependant, l'homme du métier adaptera sans difficultés la présente invention au cas où la première entrée IN1 du bloc 26 reçoit la somme des courants négatifs Il-produits par les éléments transconducteurs Gli et des courants positifs 12+ produits par les éléments transconducteurs G2i, et où la seconde entrée IN2 du bloc 26 reçoit la somme des courants positifs I1+ produits par les éléments transconducteurs Gli et des courants négatifs 12-produits par les éléments transconducteurs G2i. REVENDICATIONS 1. Amplificateur à entrée et sortie différentielles à gain variable comprenant : un bloc atténuateur (AT1, AT2) référencé au potentiel de mode commun (VCM) de la sortie de l'amplificateur, recevant une tension d'entrée (Vlin-V2in) et propre à fournir sur plusieurs sorties (Oli, 02i) des tensions dont chacune est égale à la tension d'entrée (Vlin-V2in) atténuée selon un rapport prédéterminé, des éléments transconducteurs différentiels (Gli, G2i) commandables en courant, chaque élément transconducteur différentiel ayant une première entrée reliée à une sortie (Oli, 02i) du bloc atténuateur, chaque élément transconducteur différentiel produisant des premier (I1+) et second (I2+) courants positifs et des premier (Il-) et second (I2-) courants négatifs, un ensemble de sources de courant (10) propre à commander la transconductance de chaque élément transconducteur différentiel (Gli, G2i) en fonction d'un signal de commande analogique (Vcom), et un bloc de sortie (26) convertissant des premier et second courants d'entrée en une tension de sortie différentielle (Vlout-V2out) et fournissant à une seconde entrée de chaque élément transconducteur différentiel une tension de contreréaction dépendant de la tension de sortie, le premier courant d'entrée étant égal à la somme des premiers courants positifs (I1+) et des seconds courants négatifs (I2-) et le second courant d'entrée étant égal à la somme des seconds courants positifs (I2+) et des premiers courants négatifs (Il-). 2. Amplificateur selon la revendication 1, dans lequel : le bloc atténuateur (AT1, AT2) comprend deux réseaux atténuateurs de type R/2R recevant respectivement des premier (valin) et second (V2in) potentiels d'entrée, chaque sortie du bloc atténuateur comprenant un noeud de sortie (Oli, 02i) de chaque réseau atténuateur, le noeud de sortie produisant un potentiel atténué égal au potentiel d'entrée reçu par ledit réseau, atténué selon le rapport prédéterminé propre à ladite sortie, chaque élément transconducteur différentiel (Gli, G2i) comprend deux couples de transistors bipolaires, les émetteurs des transistors d'un premier couple étant reliés à une première borne de commande en courant de l'élément transconducteur différentiel, et les émetteurs des transistors du second couple étant reliés à une seconde borne de commande en courant de l'élément transconducteur différentiel, la première entrée de l'élément transconducteur différentiel étant constituée par les bases de deux premiers transistors des deux couples de transistors, la seconde entrée de l'élément transconducteur différentiel étant constituée par les bases des deux seconds transistors des deux couples de transistors, les deux bases constituant la première entrée de l'élément transconducteur différentiel étant respectivement reliées aux deux noeuds de sortie (Oli, 02i) de la sortie du bloc atténuateur reliée à l'élément transconducteur différentiel, les deux bases constituant la seconde entrée de l'élément transconducteur différentiel étant soumises à la tension de contre-réaction, les collecteurs des premiers transistors produisant les premier (Il+) et second (I2+) courants positifs, et les collecteurs des seconds transistors produisant les premier (Il-) et second (I2-) courants négatifs, et l'ensemble de sources de courant (10) comporte des couples de bornes de commande reliés aux première et seconde bornes de commande en courant de chaque élément transconducteur différentiel (Gli, G2i). 3. Amplificateur selon la revendication 1 ou 2, dans lequel le bloc de sortie (26) comporte : un élément de conversion courant/tension (28) ayant des première (IN1') et seconde (IN2') bornes d'entrée respectivement prévues pour recevoir les premier et second courants d'entrée, produisant le potentiel de mode commun (VCM) sur une borne de sortie de mode commun, et produisant respectivement des premier (lout) et second (V2out) potentiels de sortie sur des première et seconde bornes de sortie (OUT1, OUT2), des premier (RI, R2) et second (R3, R4) ponts diviseurs résistifs respectivement disposés entre les première et seconde bornes de sortie (OUT1, OUT2) de l'élément de conversion courant/tension (28) et le potentiel de mode commun (VCM), le point milieu des premier (Ri, R2) et second (R3, R4) ponts diviseurs résistifs produisant la tension de contre-réaction, et des première et seconde sources de courant (CS5, CS6) respectivement disposées entre un potentiel d'alimentation (VDD) et les première (INl) et seconde (IN2) bornes d'entrée du bloc de sortie (26). 4. Amplificateur selon la revendication 3, dans lequel l'élément de conversion courant/tension (28) comprend : des premier (Tl) et deuxième (T2) transistors MOS identiques de type P, dont les sources sont reliées au potentiel d'alimentation (VDD), dont les grilles sont reliées l'une à l'autre, dont les drains respectifs sont reliés aux première (IN1') et seconde (IN2') bornes d'entrée de l'élément de conversion courant/tension (28), des troisième (T3) et quatrième (T4) transistors MOS identiques, de type P, dont les sources sont reliées au potentiel d'alimentation (VDD), dont les grilles respectives sont reliées aux drains respectifs des premier (Tl) et deuxième (T2) transistors MOS, dont les drains respectifs sont reliés aux première (OUT1) et seconde (OUT2) bornes de sortie de l'élément de conversion courant/tension (28), des troisième (CS7) et quatrième (CS8) sources de courant disposées entre les drains respectifs des troisième (T3) et quatrième (T4) transistors et un premier potentiel de référence (GND) deux résistances identiques (R) reliées chacune entre les drains respectifs des troisième (T3) et quatrième (T4) transistors et la borne de sortie de mode commun, et un amplificateur différentiel (30) dont une première entrée est reliée à la borne de sortie de mode commun, dont une seconde entrée est reliée à un second potentiel de référence (Vref), et dont la sortie est reliée aux grilles des premier et second transistors (Tl, T2).