FR 2820917 A1 20020816 FR 0102035 A 20010214 Procédé et appareil de commutation permettant un routage de paquets non-bloquant ! tau niveau chemin", suite à des évènements de connexion/déconnexion de liens. Le domaine de l'invention est celui de la commutation de paquets de données numériques entre une pluralité de liens de communication. Plus précisément, la présente invention concerne la gestion des connexions/déconnexions de liens au sein d'un réseau commuté. L'invention s'applique notamment, mais non exclusivement, à un système de commutation à haut débit, permettant notamment l'échange en temps réel d'images animées, par exemple pour une distribution dans le cadre d'une habitation. On rappelle qu'un réseau commuté comprend des noeuds, qui sont connectés par des liens physiques de communication. Un tel lien permet des transferts de données bidirectionnels. De façon classique, chaque noeud comprend un appareil de commutation (parfois aussi appelé dispositif de commutation dans la suite de la description) et un appareil de traitement de données. L'appareil de commutation comprend lui même un dispositif de routage des paquets de données et un dispositif d'interface entre les moyens de routage et les liens. Le dispositif d'interface comprend lui même une pluralité de moyens de mémorisation des paquets à transmettre et une pluralité de moyens de mémorisation des paquets reçus. Chacun de ces moyens de mémorisation est associé à un des liens et est par exemple une mémoire de type FIFO ("First In First Out"en anglais, ou"premier entré premier sorti"). Les paquets de données possèdent un format prédéterminé, comprenant par exemple un en-tête de routage, une charge utile (contenant des données utiles) et un indicateur de fin de paquet ou de message. Un message est composé soit d'au moins deux paquets, soit d'un seul paquet (dans le second cas on utilise l'indicateur fin de message). Chaque paquet, qui est véhiculé par un lien connecté à un noeud, arrive sur un port d'entrée de ce noeud et est commuté vers un port de sortie de ce noeud, d'où il repart en étant véhiculé par le lien précité ou par un autre lien. Les paquets sont routés"au niveau chemin" ("at path level"en anglais), ce qui signifie que le noeud source doit connaître le chemin de routage (c'est-à-dire la succession de liens) qui va être emprunté par le paquet pour arriver au noeud destinataire. Plus exactement, les informations de routage indiquent au niveau d'un noeud de commutation le numéro de port de sortie, auquel est effectivement connecté un lien. Un mécanisme de contrôle de flux est mis en oeuvre. Il est tel que, si un paquet est bloqué quelque part dans un noeud, les paquets suivants empruntant au moins en partie le même chemin (c'est-à-dire la même succession de liens physiques) seront également bloqués. Dans le cadre de la présente invention, on s'intéresse à la gestion des connexions/déconnexions des liens. En effet, pour diverses raisons, les liens peuvent être physiquement déconnectés puis reconnectés. Notamment, l'utilisateur du réseau peut décider de déconnecter un lien à tout moment, sans se préoccuper de ce qui se passe sur ce lien, c'est-à-dire indépendamment de l'état du système. De même, il peut ultérieurement décider de reconnecter ce lien quand il le souhaite. On parle alors de déconnexion/déconnexion"à chaud" ("hot-plug","live link plugging"ou encore"hot disconnection/connection", en anglais). Lorsqu'un lien est (physiquement) déconnecté, les paquets en transit sur ce lien peuvent être tronqués (en émission et en réception) et toujours présents dans certaines FIFO des noeuds situés aux extrémités de ce lien. Ceci peut par la suite provoquer un mauvais routage des paquets tronqués et/ou des perturbations au niveau applicatif. En outre, les noeuds situés aux extrémités du lien déconnecté peuvent se bloquer. Par ailleurs, l'application du mécanisme de contrôle de flux implique que les noeuds situés en amont du lien déconnecté, sur le chemin de routage, ne peuvent plus transmettre de paquets. En conséquence, mêmes des paquets qui ne sont pas destinés à passer par le lien déconnecté peuvent être mis en attente, du simple fait qu'il doivent emprunter un chemin de routage ayant au moins un lien en commun avec le chemin de routage des paquets destinés à passer par le lien déconnecté. Ce contexte de la gestion des connexions/déconnexions des liens est maintenant illustré à travers un exemple, en relation avec la figure 1. On suppose qu'un noeud source SI envoie des paquets, à travers les noeuds intermédiaires NI, N2 et N4, vers un noeud destination B, et utilise par conséquent un en-tête de paquet"B"pour le chemin de routage. De la même façon, un noeud source S2 envoie des paquets, à travers les noeuds intermédiaires N1, N2 et N3, vers un noeud destination A, et utilise par conséquent un en-tête de paquet"A"pour le chemin de routage. Les deux chemins de routage possèdent un lien commun, à savoir le lien NI-N2 (reliant les noeuds intermédiaires NI et N2). Dans cet exemple, on suppose que le lien N2-N4 (reliant les noeuds intermédiaires N2 et N4) est déconnecté. En conséquence, le noeud N2 peut être bloqué puisqu'il traite les paquets à en-tête de paquet"B", destinés à emprunter le lien N2-N4 déconnecté. En outre, du fait du contrôle de flux, le noeud NI ne peut pas envoyer de paquets à en-tête de paquet"A", ni de paquets à en-tête de paquet"B", au noeud N2. Il est donc impératif que la transmission de paquets vers le noeud destinataire N4 redémarre au plus vite après que le lien N2-N4 est reconnecté ou bien que le noeud N2 consomme (jette) les paquets à destination du port où le lien a été déconnecté. A la lecture de ce qui précède, on comprend qu'il convient de prévoir une gestion au niveau chemin des connexions/déconnexions"à chaud", de façon à (ré) autoriser le routage de paquets au niveau chemin, dès que le lien précédemment déconnecté est à nouveau connecté. En résumé, non seulement l'appareil de commutation, et plus précisément le dispositif de routage compris dans celui-ci, ne doit pas se bloquer (en termes de routage de commutation), mais il doit être capable de redémarrer correctement lorsque le lien est à nouveau connecté. En d'autres termes, un mécanisme déterministe et immédiat de redémarrage est nécessaire. Il doit permettre le traitement des paquets tronqués reçus ou des paquets en cours de transmission sur le lien déconnecté. On connaît, dans l'état de l'art, plusieurs techniques de gestion des connexions/déconnexions des liens. Toutefois, aucune de ces techniques connues ne résout entièrement le problème technique précité. Une première technique connue est décrite dans la norme"IEEE 1355-1995". Cette norme prévoit notamment que pour établir un lien entre deux dispositifs X et Y, il convient de faire une connexion de X vers Y et une connexion de Y vers X. Pour commencer, X et Y envoient chacun des séquences particulières ou jetons"zéros" ("Nulls"en anglais). Quand Y reçoit des"zéros"venant de X, il répond avec des caractères de contrôle de flux. Le problème fondamental est qu'un dispositif qui reçoit des caractères suppose que tout ce qu'il envoie est aussi reçu, ce qui n'est pas une hypothèse correcte. La machine à états DS IEEE-1355 n'est donc pas adaptée au cas où un lien est partiellement connecté (et a fortiori lorsqu'il est entièrement déconnecté). Il a donc été proposé d'ajouter un simple dispositif d'interface, entre le lien et le dispositif, qui exécute une procédure de démarrage consistant en l'envoi de"pré-zéros". Ce dispositif d'interface (Cl13) a été conçu de façon qu'un lien au repos puisse démarrer chaque fois qu'il a des données à transmettre. Cette première technique connue ne permet pas une (re) connexion automatique d'un noeud au niveau chemin, puisque le dispositif d'interface doit impérativement contenir des données à transmettre pour lancer une connexion. Une seconde technique connue est décrite dans la norme "SpaceWire, Draft D (4), Mai 2000". Cette norme décrit notamment un protocole de niveau échange ( exchange level en anglais), qui est une version améliorée de celui défini dans la norme"IEEE 1355-1995 [RD1]". Ce protocole fournit les services suivants : détection d'erreurs de déconnexion : une déconnexion de lien est détectée lorsque, après réception d'un bit de données, aucun nouveau bit de données n'est reçu pendant une fenêtre temporelle de déconnexion de lien (850 nsec). Après qu'une erreur de déconnexion a été détectée, le lien tente de la corriger comme expliqué ci-après ; correction d'erreur de lien : le lien tente de se resynchroniser et redémarre en utilisant un"échange de silence". L'une des extrémités du lien, soit celle remise à l'état initial ("reset"), soit celle qui a trouvée l'erreur, cesse d'émettre. Ceci est détecté par l'autre extrémité du lien, qui l'interprète comme une déconnexion de lien et cesse alors d'émettre elle aussi. La première extrémité remet à zéro ses entrées et ses sorties pendant 6,4 ms, afin d'assurer que l'autre extrémité détecte la déconnexion. L'autre extrémité attend également 6,4 ms après avoir cessé d'émettre. Chaque extrémité attend alors encore 12,8 ms avant de commencer à émettre. Ces périodes de temps sont suffisantes pour assurer que les récepteurs aux deux extrémités du lien sont prêts à recevoir des caractères avant que l'une quelconque des extrémités commence à émettre. Les deux extrémités du lien exécutent ensuite une procédure spécifique ("NULL/FCT handshake") afin de ré-établir une connexion et assurer une synchronisation de caractère correcte. Cette seconde technique connue ne permet pas non plus une (re) connexion automatique d'un noeud au niveau chemin. En effet, elle est mise en oeuvre au niveau lien, et non pas au niveau chemin de routage. On notera que cette seconde technique ne peut pas être mise en oeuvre dans le dispositif d'interface CI 13 (implémentant le niveau lien) précisément utilisé dans le mode de réalisation préférentiel de l'invention (pour information ce dispositif d'interface CI 13 est considéré comme fourni sur étagère dans le sens où on ne connaît pas ses internes et seules ses caractéristiques fonctionnelles sont connues) L'invention a notamment pour objectif de pallier ces différents inconvénients de l'état de la technique. Plus précisément, l'un des objectifs de la présente invention est de fournir un procédé et un appareil de commutation de paquets entre une pluralité de liens, qui permettent un routage de paquets sans blocage au niveau chemin ("non-blocking path level packet routing"en anglais), suite à des évènements de connexion/déconnexion de liens. En d'autres termes, la présente invention vise à offrir une gestion optimale des connexions/déconnexions de liens, tant au niveau du lien proprement dit qu'au niveau du chemin de routage englobant ce lien. L'invention a également pour objectif de fournir de tels procédé et appareil de commutation, qui permettent un redémarrage correct de l'appareil de commutation dès qu'un lien précédemment déconnecté est reconnecté. Un objectif complémentaire de l'invention est de fournir de tels procédé et appareil de commutation, permettant d'effacer (jeter) automatiquement des données non-valides issues d'une déconnexion de lien. Ces différents objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints selon l'invention à l'aide d'un procédé de commutation de paquets de données entre une pluralité de liens de communication, du type mis en oeuvre dans un appareil de commutation comprenant des moyens, associés chacun à un des liens, de mémorisation des paquets à transmettre. Selon la présente invention, après détection d'une déconnexion de l'un des liens, dit lien déconnecté, ledit procédé comprend notamment l'étape suivante : stockage d'au moins un paquet spécifique, dit paquet de redémarrage, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. Par redémarrage correct de l'appareil de commutation, on entend une reprise du fonctionnement"normal"de cet appareil. Il convient en effet de rappeler qu'après une déconnexion de l'un des liens, l'appareil de commutation n'est pas arrêté, mais adopte un fonctionnement"modifié" adéquat pour éviter les problèmes de congestion. Le principe général de l'invention consiste donc, dès la détection de la déconnexion d'un lien, à exécuter de façon automatique une insertion systématique de données spécifiques (HPP) dans la mémoire de sortie (typiquement une FIFO) associée à ce lien déconnecté, afin que la connexion se réinitialise dès que possible). En d'autres termes, on "réamorce"la mémoire de sortie en y écrivant au moins un paquet spécifique qui va être transmis sur le lien dès que celui-ci sera physiquement reconnecté et ainsi permettre la re-connexion (réinitialisation) au niveau lien. On évite ainsi le blocage de paquets au niveau chemin de routage. On comprend qu'une source désirant transmettre un paquet vers une destination doit connaître le chemin menant à ladite destination et mettre les informations de routage adéquates. Un lien déconnecté ne doit pas provoquer de congestion due à un chemin empruntant ce lien. Dès qu'un lien est physiquement re-connecté la re-connexion au niveau lien doit se réinitialiser automatiquement ("réamorçage") pour qu'au niveau chemin de routage cela reste transparent. Comme indiqué ci-dessus, des mécanismes sont mis en place au niveau"chemin de routage"pour qu'il n'y ait pas de congestion. Dans le cadre de la présente invention, c'est le niveau"chemin de routage"qui décide d'émettre un paquet spécifique en vue de provoquer au moment voulu la procédure de redémarrage mise en oeuvre au niveau"lien physique On suppose dans ce qui suit que l'appareil de commutation est du type comprenant un dispositif de routage des paquets de données et un dispositif d'interface entre les moyens de routage et les liens, le dispositif d'interface comprenant lesdits moyens, associés chacun à un des liens, de mémorisation des paquets à transmettre et des moyens de détection de la déconnexion de l'un des liens. Alors, dans un mode de réalisation préférentiel de l'invention, le procédé comprend les étapes suivantes : transmission, depuis le dispositif d'interface vers le dispositif de routage, d'une information de déconnexion représentative d'une déconnexion détectée par les moyens de détection ; après réception de l'information de déconnexion, transmission par le dispositif de routage, vers le dispositif d'interface, dudit au moins un paquet de redémarrage ; après sa réception par le dispositif d'interface, stockage dudit au moins un paquet de redémarrage dans le moyen de mémorisation associé au lien déconnecté. Ainsi, c'est le dispositif de routage, après avoir été averti par le dispositif d'interface, qui gère la réinitialisation de la mémoire de sortie associée au lien déconnecté. De façon avantageuse, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante, préférentiellement effectuée dans le dispositif d'interface : jusqu'à et y compris un indicateur de fin de paquet ou de message, on jette ("spilling") les données contenues dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, et qui étaient en cours de transmission lors de la détection de la déconnexion. Ainsi, on évite la transmission sur le lien reconnecté de données ne formant pas des paquets pouvant être correctement traités (puisqu'elles correspondent à la partie finale de paquets tronqués, ne comprenant notamment pas l'en-tête). Avantageusement, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante, préférentiellement effectuée dans le dispositif de routage : jusqu'à ce que le lien précédemment déconnecté soit reconnecté, on jette ("spilling") les données destinées à être transmises sur le lien déconnecté, et qui n'étaient pas encore contenues, lors de la détection de la déconnexion, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté. De cette façon, on évite le blocage de l'appareil de commutation, et donc des autres liens (non déconnectés) gérés par celui-ci. Plus généralement, on évite les problèmes de congestion. On suppose maintenant que l'appareil de commutation est du type comprenant en outre des moyens, associés chacun à un des liens, de mémorisation des paquets reçus. Dans ce cas, de façon avantageuse, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante, préférentiellement effectuée dans le dispositif d'interface : on complète ("ending") les paquets partiellement reçus, contenus dans le moyen de mémorisation des paquets reçus associé au lien déconnecté, et qui étaient en cours de réception lors de la détection de la déconnexion. Ainsi, les paquets reçus tronqués du fait de la déconnexion du lien peuvent néanmoins être traités par l'appareil de commutation. Avantageusement, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante, préférentiellement effectuée dans le dispositif de routage : jusqu'à et y compris un indicateur de fin de paquet ou de message, on jette ("purging") les paquets reçus ayant un en-tête erroné. Ceci permet notamment de jeter au niveau du dispositif de routage les paquets reçus ayant un en-tête erroné, ces paquets ayant été tronqués et complétés, y compris l'en-tête, par le dispositif d'interface. Dans un mode de réalisation avantageux de l'invention, après que le lien précédemment déconnecté est reconnecté, le procédé comprend en outre l'étape suivante, préférentiellement effectuée dans le dispositif de routage : jusqu'à la réception d'au moins un paquet de redémarrage, on jette les données reçues sur le lien reconnecté. De cette façon, après re-connexion du lien, on évite automatiquement à l'appareil de commutation de traiter des données qui sont non-valides du fait de la déconnexion du lien. De façon préférentielle, ladite étape de jet des données reçues sur le lien reconnecté est effectuée jusqu'à la réception de deux paquets de redémarrage successifs. En outre : après la réception d'un premier paquet de redémarrage, l'appareil de commutation passe, pour le lien reconnecté, d'un état de purge, dans lequel les données reçues sur le lien reconnecté sont jetées, à un état d'attente de connexion ; si la réception du premier paquet de redémarrage est suivie par la réception d'un second paquet de redémarrage, l'appareil de commutation passe, pour le lien reconnecté, de l'état d'attente de connexion à un état connecté, dans lequel les données reçues sur le lien reconnecté sont traitées normalement ; si la réception du premier paquet de redémarrage n'est pas suivie par la réception du second paquet de redémarrage, l'appareil de commutation passe, pour le lien reconnecté, de l'état d'attente de connexion à l'état de purge. Préférentiellement, ledit au moins un paquet de redémarrage est un paquet vide de données et comprenant uniquement un indicateur de fin de paquet ou de message. Cette structure présente l'avantage d'être courte et facile à gérer. Il est clair cependant que d'autres structures de paquet de redémarrage peuvent être envisagées sans sortir du cadre de la présente invention. L'invention concerne également un appareil de commutation comprenant des moyens permettant la mise en oeuvre du procédé de commutation précité. L'invention concerne aussi le dispositif de routage et le dispositif d'interface compris dans l'appareil de commutation précité. L'invention concerne également un module de contrôle, du type compris dans le dispositif d'interface précité, ce dernier comprenant une paire de ports d'entrée/sortie associée à chaque lien. Ce module de contrôle permet de contrôler les paires de ports d'entrée/sortie associées aux liens. Selon la présente invention, le module de contrôle comprend : des moyens de détection de l'état de connexion de chacun des liens ; des moyens de transmission, vers le dispositif de routage, d'une information relative à l'état de connexion de chacun des liens. L'invention concerne aussi un produit programme d'ordinateur, tel que ledit programme comprend des séquences d'instructions adaptées à la mise en oeuvre d'un procédé tel que précité lorsque ledit programme est exécuté sur un ordinateur. L'invention concerne aussi un produit programme d'ordinateur de commutation, adapté à la commutation de paquets de données entre une pluralité de liens de communication au sein d'un appareil de commutation comprenant des moyens, associés chacun à un des liens, de mémorisation des paquets à transmettre, ledit produit programme d'ordinateur comprenant des instructions de code de programme enregistré sur un support utilisable dans un ordinateur comprenant : des moyens de programmation lisibles par ordinateur pour effectuer, après détection d'une déconnexion de l'un des liens, dit lien déconnecté, une étape de stockage d'au moins un paquet spécifique, dit paquet de redémarrage, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre d'exemple indicatif et non limitatif, et des dessins annexés, dans lesquels : la figure 1 illustre le contexte de l'invention, à savoir la gestion"à chaud"de connexions/déconnexions de liens au sein d'un réseau commuté ; la figure 2 présente un synoptique d'un commutateur (ou appareil de commutation) conforme à l'invention, selon un mode particulier de réalisation de celle-ci ; la figure 3 présente un synoptique détaillé d'un moyen de contrôle de flux de données et d'une interface avec un lien série, appartenant tous les deux au commutateur illustré en figure 2, ainsi que leurs interconnexions ; la figure 4 représente un schéma électronique du module de commutation compris dans le moyen de contrôle de flux de données de la figure 3 ; la figure 5 présente un schéma électronique du moyen d'arbitrage (ou matrice de commutation) compris dans le module de commutation de la figure 4 ; la figure 6 présente un organigramme décrivant un exemple d'algorithme de gestion, par le moyen d'arbitrage apparaissant sur les figures 4 et 5, de l'envoi de paquets de redémarrage selon l'invention ; la figure 7 illustre un mécanisme particulier selon l'invention, mis en oeuvre dans le module de commutation de la figure 4, permettant de jeter les données non-valides reçues après re-connexion du lien. La figure 1, qui présente le contexte de l'invention, a déjà été discutée ci-dessus. L'invention trouve des applications dans de nombreux domaines, et s'applique notamment dans le cadre de : la commutation à haut débit ; les applications distribuées ; la transmission et/ou la réception de données numériques ; les applications audio ; les réseaux d'entreprises ; et la transmission d'images en temps réel. Un domaine d'application préférentiel de l'invention est celui des applications domestiques pour les transferts à haut débit. On décrit par la suite un exemple de système mettant en oeuvre l'invention, utilisé pour interconnecter une pluralité de dispositifs audio et vidéo dans la maison. Les normes IEEE 1394 et IEEE 1355 sont adaptées respectivement aux communications série et aux communications point à point. Le système présenté dans la suite du document est un réseau fédérateur à débit commuté permettant d'atteindre des capacités de transmission élevées (typiquement de l'ordre du Gbit), et répondant au besoin important d'interfaçage des deux types de norme ci-dessus. Le principe général de l'invention repose sur la mise en oeuvre : d'un protocole d'échange ; et d'une matrice d'arbitrage dans un module de commutation pouvant recevoir et émettre des données de plusieurs sources, notamment via des interfaces de type IEEE1394 et/ou IEEE1355. L'interface de type IEEE1355 comprend plusieurs paires de ports entrées/sorties, une paire de FIFO étant associée à chaque paire de ports. L'interface de type IEEE1394 comprend une mémoire DPRAM permettant le stockage des données en provenance et/ou à destination d'un bus IEEE1394. Cette DPRAM peut aussi être utilisée pour le transfert de données vers et/ou à destination d'autres interfaces de communication. Le module de commutation architecturé autour de deux bus de données (l'un en réception et l'autre en émission) de type MRT comprend notamment : la matrice d'arbitrage ; des registres trois états pilotés par des signaux générés par la matrice d'arbitrage et permettant la lecture et/ou l'écriture de données sur les deux bus de données ; des FIFOs d'entrée utilisées pour la réception des données en provenance d'une FIFO associée à un port de réception IEEE1355 ; des FIFOs de sorties utilisées pour les données à destination de la DPRAM d'interfaçage avec le bus IEEE1394 ; et des FIFOs internes utilisées pour les données en provenance de la DPRAM d'interfaçage avec le bus IEEE1394. Les FIFOs sont préférentiellement de type mémoire double ports et peuvent ainsi être accédées simultanément en lecture et en écriture sur deux ports distincts. Les données à destination d'un port d'émission IEEE1355 sont émises directement vers la FIFO associée à ce port via le bus de transmission de données. Selon le protocole d'échange des données, les opérations de transfert des données entre une FIFO d'entrée ou interne et une ou plusieurs FIFO de sortie et/ou ports 1355, ne peuvent être effectuées que dans le cadre d'une connexion établie au niveau des paquets. Ainsi, pour qu'une connexion soit ouverte, à la suite d'une requête en provenance d'une FIFO d'entrée ou d'une FIFO interne, il est nécessaire que chacune de la ou des FIFOs destinataires permette l'ouverture d'une connexion. De cette manière, les FIFOs destinataires ne sont jamais saturées. La matrice d'arbitrage est constituée de lignes et de colonnes. Chacune des colonnes est associée à un port d'entrée et est en charge de la gestion de la réception des données en provenance de ce port d'entrée. Chacune des lignes est associée à un port de sortie et est en charge de la gestion des données destinées à ce port de sortie. Bien entendu, les rôles des lignes et des colonnes peuvent être échangés. La matrice est construite de telle sorte que, à un instant donné, un seul point de couplage de chaque ligne permette une connexion. D'une manière générale, l'accès en écriture sur les bus se fait par l'intermédiaire de registres à trois états commandés par des signaux issus de la matrice d'arbitrage. Par ailleurs, la matrice d'arbitrage génère des signaux de commande des FIFOS en écriture. Ainsi, en résumé, la matrice d'arbitrage gère des connexions entre ports d'entrées et des ports de sortie en évitant les conflits et en gérant les aspects liés à la synchronisation. Ceci permet à la matrice d'arbitrage de générer des signaux de commande permettant l'accès (en écriture et en lecture) aux bus de transmission et de réception. La figure 2 présente un synoptique d'un noeud de commutation 90 connecté à deux bus de communication série conformes aux nonnes IEEE 1394 et IEEE1355. Le noeud représenté à la figure 2 est également connecté à un ou plusieurs autres noeuds de commutation du réseau commuté auquel il appartient. Dans le mode de réalisation représenté sur la figure 2, on a choisi de représenter un appareil de traitement de données 92, également appelé périphérique, qui est associé au dispositif de commutation 90. Un noeud de commutation comprend : un dispositif de commutation 90 ; et un appareil de traitement de données 92 associé audit dispositif. A titre de variante, l'appareil de traitement de données peut luimême constituer ou comprendre le dispositif de commutation 90. Le dispositif 90 comprend : une unité centrale de traitement CPU 93 ; un moyen de stockage permanent 94 de type ROM ; et un moyen de stockage temporaire 95 de type RAM, associé à l'unité centrale 93, et dans lequel est chargée une architecture logicielle à l'initialisation. Le moyen de stockage 95 est apte à stocker des paquets de données de différents types, notamment : des paquets asynchrones du type conforme à la norme IEEE 1394 ; des paquets constituant des messages en mode non connecté (asynchrones), du type conforme à la norme IEEE 1355 ; des paquets de contrôle du type conforme à la norme IEEE 1355 ; des paquets stream (isochrones) du type conforme à la norme IEEE 1355. Les paquets de type conforme à la norme IEEE 1355 ont réellement une existence au niveau du composant 104 qui sera mentionné ultérieurement mais ils ne sont pas stockés sous cette forme dans le moyen de stockage RAM 95. On notera que le moyen de stockage 95 contient les informations nécessaires pour générer les paquets IEEE 1355. Le cheminement de tels paquets jusqu'au moyen de stockage 95, provenant soit du bus 1394 soit du réseau commuté constitué de liens IEEE 1355 sera détaillé ultérieurement. Le cheminement de tels paquets, depuis le moyen de stockage 95 jusqu'à leur transmission par le noeud de commutation, soit en direction du bus IEEE1394, soit en direction du réseau commuté constitué de liens IEEE 1355 sera détaillé ultérieurement. Ces trois éléments 93,94 et 95 communiquent au moyen de bus d'adresses et de données respectifs notés 96,97 et 98, avec un bloc noté 99 et connu de l'homme du métier sous le nom de contrôleur de bus. Ce bloc 99 permet notamment d'échanger des données au moyen d'un bus principal 100 avec au moins un composant d'interface de bus 101. Dans le cas où le bus 100 est un bus standard PCI (PCI signifiant en terminologie anglo-saxonne"Peripheral Component Interconnect"), le composant 101 peut être un composant dénommé AMCC 5933QC commercialisé par la société APPLIED MICRO CIRCUITS CORPORATION (Marque déposée). Le bus 100 peut également connecter entre eux d'autres éléments, non représentés sur la figure 2, eux-mêmes pourvus d'une interface de bus et pouvant mettre en oeuvre, par exemple, des fonctions de traitement de données. Par exemple, dans un cas où le bus 100 est un bus standard PCI, le bloc 99 est en fait un ensemble de composants PCI tel que l'ensemble Intel 440LX AGP ("Intel 440LX AGPset"dans la terminologie anglo-saxonne) commercialisé par la société INTEL (Marque déposée). Ainsi, le bloc 99 comprend, par exemple, un composant 82443LX qui assure l'interface avec la mémoire 95 via le bus mémoire 98 et avec l'unité centrale de traitement CPU 93 via le bus local 96. Le composant 82443LX est lui-même relié à un composant 82371AB qui fournit une interface avec le bus ISA 97 relié à la mémoire 94. Un contrôleur d'interruption IOAPIC Intel 82093AA connecté à l'unité centrale de traitement CPU 93 gère les interruptions pouvant survenir dans le système. Comme représenté sur la figure 2, le dispositif 90 comporte également une interface de bus 102 qui peut être similaire à l'interface de bus 101 permettant ainsi à l'appareil de traitement de données ou périphérique 92 d'accéder au dispositif de communication. Une telle interface est par exemple réalisée sous la forme d'une carte SEDNET PCI commercialisée par la société SEDERTA (Marque déposée) sous la référence SD-PCI-200 et permet d'y connecter n'importe quel appareil de traitement de données existant, conçu pour fonctionner en conformité avec la norme 1394. Il est bien entendu possible d'utiliser un adaptateur 102 spécifique à l'appareil de traitement de données que l'on souhaite y connecter. L'adaptateur 102 comprend essentiellement un composant d'interface similaire au composant d'interface de bus 101. Selon le type d'appareil de traitement de données, le bus principal 100, ainsi que les composants d'interface de bus 101 et contrôleur de bus 99 peuvent être adaptés en fonction de l'architecture du type de l'appareil. Il en est de même pour l'ensemble des éléments CPU 93, RAM 95 et ROM 94. Comme représenté sur la figure 2, le noeud selon l'invention comporte également deux moyens d'interfaçage 103 et 104. Le moyen 103 est destiné à assurer l'interface entre le noeud 90 et le bus de communication série prévu pour fonctionner selon la norme IEEE 1394 auquel est rattaché ledit noeud. Le moyen d'interfaçage 103 est un ensemble de composants PHY/LINK 1394 qui est par exemple constitué d'un composant PHY TSB21LV03A et d'un composant LINK TSB12LVO1A commercialisés par la société TEXAS INSTRUMENT (Marque déposée) et de connecteurs 1394, par exemple commercialisés par la société MOLEX (Marque déposée), par exemple sous la référence 53462. Le moyen d'interfaçage 103 comporte au moins un port externe destiné à être connecté à un appareil de traitement de données ou périphérique qui est rattaché au bus de communication série 1394. Le moyen 103 comporte des moyens de comptage du nombre d'impulsions en fonction d'un signal d'horloge généré par un module de contrôle 107, qui sera défini ultérieurement. Ce signal d'horloge est synchronisé avec le "Maître de cycle"du bus de communication série avec lequel il est en relation, par l'intermédiaire des paquets de début de cycle, appelés"Cycle Start packet"en terminologie anglo-saxonne. La fréquence du signal d'horloge généré par le module de contrôle 107 est égale à 24,576 MHz +/-100 ppm. Ce signal est représenté comme étant l'un des signaux notés ctrl3 sur la figure 2. Sur chaque bus de communication série du réseau, l'un des noeuds est appelé "Maître de cycle" ("Cycle Master"en terminologie anglosaxonne) et le nud"MalAtre de cycle" du bus "racine" est appelé "Maître de cycle du réseau" ("Net Cycle Master"en terminologie anglo-saxonne). En outre, tous les noeuds"Maîtres de cycle"du réseau présentent une caractéristique qui leur est propre, puisqu'elle dépend de la fréquence de leur horloge interne, à partir de laquelle est définie la durée d'une "période de référence"ou"cycle". La durée du cycle notée T est égale à un nombre entier n, mut d'impulsions d'horloge, commun ou non à tous les bus, et qui est multiplié par l'inverse de la fréquence de l'horloge interne propre au noeud"Maître de cycle". La durée du cycle T est ainsi, par exemple, égale à 125 microsecondes. Lorsque deux bus de communication série sont reliés par un pont, le "Maître de cycle"de l'un des bus doit synchroniser ses cycles par rapport aux cycles générés par le "Maître de cycle"du bus adjacent. D'une manière générale, les réseaux de communication formés de bus de communication série permettent la transmission de paquets synchronisée à partir des cycles de bus considérés. Les bus sont par exemple utilisés pour transmettre des paquets de données en temps réel du type audio/vidéo. Les moyens de comptage comme ceux du moyen d'interfaçage 103 cité plus haut se présentent par exemple sous la forme d'un registre. Le moyen d'interfaçage 104 mentionné ci-dessus est un composant d'interface IEEE 1355 qui comporte trois ports. Il comprend notamment un composant CI 13 (référencé 120 sur la figure 3) commercialisé par la société 4LINKS ainsi que trois composants d'interface LUC1141MK commercialisés par la société LUCENT (Marque déposée), eux-mêmes reliés à des connecteurs IEEE 1355, par exemple commercialisés par la société HARTING (Marque déposée). Le composant Cl 13 est lui-même réalisé sur la base d'un composant programmable de type FPGA ("Field Programmable Gate Array"en terminologie anglo-saxonne) Spartan XCS30XL, commercialisé par la société XILINX (Marque déposée). Les initiales FPGA correspondent approximativement en français à "Matrice de Portes Programmables". Les trois ports externes du moyen d'interfaçage 104 sont destinés à être connectés à des ports de même type sur un autre noeud de commutation du réseau commuté, permettant ainsi au dispositif 90 de communiquer avec un autre noeud de ce réseau. Le dispositif 90 comporte également un moyen de contrôle de flux de données 105 qui permet le transfert des données entre les différents composants d'interface 101,103 et 104. Ce moyen 105 est réalisé en logique programmable, exécuté par un composant de type FPGA, par exemple de référence VIRTEX, commercialisé par la société XILINX. Ce moyen 105 met en oeuvre notamment une unité de mémorisation à double port 106 qui permet de stocker des données à destination de, ou provenant du réseau commuté 1355. L'unité de mémorisation à double port possède une capacité de stockage inférieure à 2 Mbits et est, par exemple, réalisée sous la forme d'une mémoire de type DPRAM à accès 32 bits. Les initiales DPRAM signifient en terminologie anglo-saxonne "Dual Port Random Access Memory"ce qui peut être approximativement traduit en langue française par"Mémoire volatile à double port". L'unité de mémorisation 106 comporte une pluralité de zones mémoires qui sont gérées comme des mémoires individuelles de type FIFO, initiales des termes anglais"First-in First-out"signifiant en français "Premier entré Premier sorti". Une telle zone mémoire correspond à une mémoire dans laquelle les données sont lues dans l'ordre dans lequel elles ont été préalablement écrites. Ces zones mémoires comportent chacune un pointeur de lecture et un pointeur d'écriture associés. Chaque zone mémoire étant gérée comme une mémoire de type FIFO, son remplissage et son vidage peuvent s'effectuer en même temps, et de manière indépendante. Ceci permet de désynchroniser les opérations de lecture et d'écriture des données, effectuées par une unité de commutation 108 qui sera définie ultérieurement, des opérations de lecture et d'écriture des données, effectuées par le module de contrôle 107. En effet, le taux d'occupation de la zone mémoire considérée est géré de manière circulaire et l'on sait à tout moment si les données contenues dans une zone mémoire ont été lues ou non. Lorsque ces données ont été lues, il est alors possible de venir écrire de nouvelles données à la place de celles-ci. L'unité de mémorisation à double port constitue en quelque sorte une file d'attente pour les paquets, et la fonction de stockage est réalisée de manière indépendante, selon le port par lequel les paquets parviennent à l'unité de mémorisation. D'une manière générale, toutes les données isochrones ou asynchrones provenant du réseau commuté sont stockées dans l'unité de mémorisation 106. Ce stockage est temporaire pour les paquets de données asynchrones (paquets constituant un message transmis en mode non connecté) et pour les paquets de contrôle, qui sont amenés à être transférés ensuite dans le moyen de stockage RAM 95 pour un stockage d'une durée plus importante. En revanche, les paquets de données isochrones (paquets de type "stream", c'est-à-dire transmis en mode connecté), sont stockés uniquement dans cette unité de mémorisation 106 avant leur transmission sur le bus de communication auquel est raccordé le noeud de commutation 90 ou sur le réseau commuté. Ceci s'explique par le fait que ce type de données doit être transféré aussi rapidement que possible du réseau commuté vers le bus et donc doit être stocké dans un moyen de stockage facilement et rapidement accessible. De même, les paquets de données isochrones, issus du bus de communication auquel est raccordé le noeud de commutation 90, et qui sont destinés au réseau commuté, sont stockés uniquement dans l'unité de mémorisation 106, et non dans le moyen de stockage 95, pour les mêmes raisons que celles invoquées précédemment. Ainsi que représenté sur la figure 2, le moyen de contrôle de flux de données 105 comporte plusieurs autres éléments dont un module de contrôle 107 (déjà mentionné plus haut), qui assure une fonction de contrôle de l'unité de mémorisation 106, une unité de commutation 108 (déjà mentionnée plus haut) en communication avec le moyen d'interfaçage 104, avec l'unité de mémorisation 106 et avec le module de contrôle 107, ainsi qu'une unité d'ordonnancement des paquets de données 109, qui est relation avec le module de contrôle 107. On notera également que le module de contrôle 107 communique avec les moyens d'interfaçage 103 et 104 ainsi qu'avec le composant d'interface de bus noté 101. Le module de contrôle 107 a pour fonction de multiplexer les accès en lecture ou en écriture à des registres d'autres modules à partir du bus principal noté 100. Le module 107 possède également la maîtrise du composant d'interface de bus 101 pour les opérations de lecture et d'écriture sur le bus principal 100, incluant notamment le transfert en"mode rafale" (connu en terminologie anglo-saxonne sous le terme de"burst mode"). Le module de contrôle 107 est également chargé du déclenchement des interruptions sur le bus principal 100, en fonction d'événements de communication particuliers. Ce module échange des données avec le composant 101, sur un bus additionnel 110 (connu en terminologie anglo-saxonne sous le terme de "add-on bus"), suivant les signaux de contrôle notés ctrll. Comme annoncé ci-dessus, le module 107 est chargé du contrôle de l'unité de mémorisation 106, en ce qui concerne les opérations de lecture et d'écriture en mode FIFO, dans le cas particulier où le composant d'interface de bus 101 est un AMCC, par l'intermédiaire d'un bus de données 111 et de signaux de contrôle ctrl2. Le moyen d'interfaçage 103 contient des mémoires de type FIFO, qui sont utilisées lors du transfert de paquets de données de type conforme à la norme IEEE 1394. Il comprend deux mémoires FIFO de transmission dites ATF ("Asynchronous Transfer FIFO"en terminologie anglo-saxonne) et ITF ("Isochronous Transfer FIFO"en terminologie anglosaxonne) et une mémoire FIFO de réception dite GRF ("General Receive FIFO"en terminologie anglo-saxonne). Ces mémoires FIFO sont plus largement décrites dans la documentation associée au composant LINK TSB12LVO1A. Le module de contrôle 107 et le moyen d'interfaçage 103 gèrent le transfert de données sur un bus 112 suivant des signaux de contrôle ctrl3. Par ailleurs, le module de contrôle 107 contrôle l'unité de commutation 108, au moyen de signaux de contrôle ctrl 4, afin de transférer des données de l'unité de commutation vers l'unité de mémorisation 106 par l'intermédiaire d'un bus de données 113, et inversement. L'unité de commutation 108 est connectée au moyen d'interface 104 par l'intermédiaire d'un bus de données 114 et de signaux de contrôle curls. L'unité d'ordonnancement des paquets de données 109, notée également SAR (connue en terminologie anglo-saxonne sous le terme de "Segmentation And Reassembling"), informe le module de contrôle 107 du ou des prochains paquets de données à transmettre, par l'intermédiaire de signaux de contrôle ctrl6. En outre, l'unité d'ordonnancement 109 vérifie la réception des paquets de données, et gère l'allocation et la libération de zones mémoires (connues en terminologie anglo-saxonne sous le terme de"buffers") de l'unité de mémorisation 106. Les signaux de contrôle ctrl7 échangés entre le moyen d'interfaçage 104 et le module de contrôle 107 comprennent notamment les signaux d'horloges régénérés à partir de la réception des paquets 1355 sur chacun des trois ports du moyen d'interfaçage 104. Un quartz à 49,152Mhz (non représenté) est connecté à la fois au moyen 104 pour l'émission des paquets 1355 et au module de contrôle 107 qui génère un signal d'horloge à 24, 576 MHz +/-100 ppm, d'une part, pour l'unité d'ordonnancement des paquets de données 109, afin de cadencer l'émission des paquets 1355 et, d'autre part pour le moyen d'interfaçage 103, afin de cadencer l'émission des paquets 1394. La figure 3 présente un synoptique détaillé du moyen de contrôle de flux de données 105, de l'interface 104 illustrés en regard de la figure 2, ainsi que leurs interconnexions. Quelques détails sur l'interface série 104 permettent de comprendre comment des paquets sont multiplexés sur le bus de données 114. L'interface série 104 comprend notamment : un moyen de contrôle de FIFO 120 décrit précédemment en regard de la figure 2 ; trois FIFOs d'entrée 121 (InPortO~FIFO), 122 (InPortlFIFO) et 123 (InPort2FIFO) ; un multiplexeur 127 ; et des FIFO de sorties 124 (OutPortO~FIFO), 125 (OutPortlFIFO) et 126 (OutPort2~FIFO). Les FIFO 121,122 etl23 sont utilisées pour la mémorisation de paquets entrants, alors que les FIFO 124 à 126 sont utilisées pour la mémorisation des paquets sortants. Une paire de FIFO est reliée à chaque port de l'interface 104 IEEE 1355. Ainsi, par exemple : les FIFO 121 et 124 sont utilisées pour le port 0 ; les FIFO 122 et 125 pour le port 1 ; et les FIFO 123 et 126 pour le port 2. Le bus de données 114, illustré en regard de la figure 2 se décompose en deux bus sur la figure 3 : un bus 44 7M3//77 : OJ de réception des données destinées à l'unité de commutation 108 et transmises par l'interface 104 ; et un bus 41 TxDO [17 : 07 d'émission des données à partir de l'unité de commutation 108, vers l'interface 104. Après leur écriture dans l'une des FIFO d'entrée 121,122 et 123, les paquets entrants sont multiplexés à travers le multiplexeur 127 avant d'être renvoyés vers l'unité de commutation 108 à travers le bus 44. Les données sortantes de l'unité de commutation 108 sont émises à travers le bus de données 41 pour être stockées dans l'une des FIFO de sortie 124,125 ou 126. On rappelle que le moyen de contrôle de flux de données 105 comprend notamment : le module de contrôle 107 ; l'unité de commutation 108 ; et l'unité de mémorisation à double port ou DPRAM 106. Le signal de contrôle CMJ, illustré en regard de la figure 2 se décompose en trois signaux sur la figure 3 : un signal de contrôle 51 ; un signal de contrôle 43 TxFIFOfM[O : 2/ ; et un signal de contrôle 42 WriteTXFIFO U : 2]. Les signaux de contrôle 51, TxFIFOfMl : 27 42 et WriteTXFIFO[O : 2J 43 permettent au moyen de contrôle 120 de la FIFO de gérer le transfert des paquets de données entre l'unité de commutation 108 et l'interface 104 de liaison série, à travers les bus de données 44 et 41. Le traitement des signaux de contrôle dans l'unité de commutation 108 sera décrit ultérieurement en regard de la figure 3. Le signal Ctrl4, illustré en regard de la figure 2, entre l'unité de commutation 108 et le module de contrôle 107, se décompose en au moins quatre signaux sur la figure 3 : deux signaux de contrôle 53 et 54 ; un signal de contrôle IntRxTxEOP[l : OJ 45a ; un signal de données IntRx~TX[31 : OJ 45b. Le signal 45b est un bus de données reliant les éléments 106, 107 et 108. Le module de contrôle lit les en-têtes paquets à partir de ce bus 45b. Les signaux de contrôle 53, 54 et 45a permettent la gestion de transfert de données/M7X/7.'0/45b entre la mémoire double port 106 et l'unité de commutation 108. Dans certains cas, notamment lors du traitement d'en-tête de paquet, les données du paquet sont envoyées au module de contrôle 107 plutôt qu'à l'unité de mémorisation 106 pour une analyse ultérieure. Le bus de données 45b est représenté sur la figure 2 par le bus de données 113. La figure 4 représente un schéma électronique du module de commutation 108 de la figure 2. Le module de commutation 108 comprend notamment : un moyen 60 d'arbitrage ; un moyen 20 de génération de cycle ; des moyens chargés de la réception et de l'émission des données en provenance ou à destination de l'interface 104 (soient les données en provenance ou à destination d'un réseau commuté IEEE1355) ; des moyens chargés de la réception des données en provenance de la mémoire DPRAM 106 (soient les données en provenance d'un bus IEEE1394) ; et des moyens chargés de l'émission des données vers la mémoire DPRAM 106 (soient les données à destination d'un bus IEEE1394). Les moyens chargés de la réception et de l'émission des données en provenance de ou vers l'interface 104 comprennent notamment : un moyen 18 de modification d'en-tête ; un moyen 19 d'analyse d'en-tête en réception ; deux mémoires volatiles 15 et 16 de réception agencées en PTpn. pt un moyen 17 de contrôle des FIFOs de réception 15 et 16. Les moyens chargés de la réception des données en provenance de la mémoire DPRAM 106 comprennent notamment : quatre FIFOs d'entrée 9,10, 11 et 12 ; un moyen 130 de contrôle des FIFOs d'entrée ; un multiplexeur 50 ; et un moyen 13 d'analyse d'en-tête de transmission. Les moyens chargés de l'émission des données vers la mémoire DPRAM 106 comprennent notamment : trois mémoires d'assemblage 22,23 ou 24 ; trois FIFOs de sortie 25,26 et 27 ; un moyen de contrôle 84 des FIFOs de sortie ; et un multiplexeur 28. Ces éléments faisant partie du module de commutation 108 sont reliés par des éléments de liaisons décrits ci-après. On note néanmoins que la plupart des échanges se font autour du moyen 60 d'arbitrage avec utilisation de deux bus de données principaux, TxBus 70 et RxBux 80 dont les accès sont gérés par le moyen d'arbitrage 60. L'utilisation des deux bus internes, les bus de transmission TxBus 70 et de réception RxBus 80, qui permettent de traiter les transferts de données entre les ports va maintenant être détaillée. Les paquets sortants vers le bus 41 sont transmis à travers le bus de transmission TxBus 70. Les paquets sortants vers le bus 45 sont transmis à travers le bus interne de réception RxBus 80. Le moyen 60 d'arbitrage est en charge de la gestion des accès en écriture sur le bus TxBus 70 contrôlant l'ouverture : de registres à trois états 1,2, 3 et 4 grâce à des signaux OpenTxr[O :/con Rx 40 pour les données issues des FIFO d'entrée 9, 10, 11 et 12 ; et de registres à trois états 14 grâce à des signaux de contrôle OpenRxTS-onTx 33 pour les données issues de la mémoire 16. Les opérations de lecture du bus TxBus 70 vers un port de sortie de l'interface 104 sont gérées par le moyen d'arbitrage 60 en fonction du signal de contrôle vers les FIFO associées à chaque port TxFIFOfull[0 :2] 43 et WriteTxFIFO[0 :2] 42. Le moyen d'arbitrage 60 gère aussi les accès en écriture vers le bus RxBus 80 en contrôlant l'ouverture : de registres à trois états 5,6, 7 et 8 à travers des signaux OpenTxTs[O : 3 LonRx 39 pour les données issues des FIFO d'entrée 9,10, 11 et 12 ; et d'un registre à trois états 21 à travers des signaux de contrôle OpenRxTs~onRx 34 pour les données issues de la mémoire 15. Le moyen d'arbitrage 60 effectue aussi les opérations de lecture de données sur le bus RxBus 80 pour une écriture vers l'une des mémoires d'assemblage 22,23 ou 24 (en anglais"assembly buffers"). L"'assembly buffer"sert de tampon pour la conversion des données entre le bus 80, sur lequel les données sont exprimées sur 18 bits (16 bits de données et 2 bits de contrôle), et les O~FIFOs 25, 26 et 27, dans lesquelles les données sont exprimées sur 34 bits) (32 bits de données et 2 bits de contrôle). Ces tailles de bus sont liées à des contraintes physiques. Le module 84 transmet au moyen d'arbitrage 60 un signal de contrôle R x F/FO/MO ; 27 83, indiquant le degré de remplissage des FIFO 25, 26 et 27. Le moyen d'arbitrage 60 génère un signal de contrôle WriteO~FIFO[2 :0] 35 à destination d'un module 84 de contrôle des FIFO de sortie, en fonction du degré de remplissage des FIFOS 25,26 et 27. Le moyen d'arbitrage 60 pour le multiplexage des données sur les bus 70 de transmission TxBus et 80 de réception RxBus utilise des signaux 46 de cycle EN-cycle [0 : 21. C'est le moyen 20 de génération de cycle, par exemple un compteur de Johnson, qui génère ces signaux 46. Le traitement des données entrantes va maintenant être détaillé en fonction de l'origine de ces données : le bus 44 ; le bus 45. Les données entrantes en provenance du bus 44 RxDI 7.'0/ou du bus 45 seront routées vers le commutateur pour aller : vers le bus 41 TxD0[17 :0] soit en direction de l'interface 104 ; ou vers le bus 45 soit en direction de la DPRAM 106. Le traitement des données entrantes en provenance du bus 44 va maintenant être exposé. Les échanges de données sur le bus 44 sont gérés à travers le moyen 18 de modification d'en-tête et le moyen de contrôle de FIFO 120 de l'interface série, grâce aux signaux de contrôle 51. Les signaux de contrôle 51 comprennent un signal d'écriture vers le moyen 18 de modification d'en-tête et des signaux de contrôle de flux du module 18, correspondant chacun à des ports d'entrées du moyen d'interfaçage 104. Les morceaux de paquets entrant en provenance du bus 44 parviennent d'abord à un moyen de modification d'en-tête 18 pour un traitement relatif aux en-têtes de paquet. Les morceaux de paquets sont ensuite stockés : dans la mémoire 15 lorsqu'ils sont adressés au bus de réception 80 Rebus ; et dans la mémoirel6 lorsqu'ils sont adressés au bus de transmission 70 TxBus. Lorsqu'ils sont adressés vers les deux bus, les morceaux de paquets sont adressés aux deux bus simultanément pour être stockés dans deux moyens de stockage simultanément. De même, le moyen 17 de contrôle de FIFO de réception contrôle les opérations de stockage dans les deux mémoires 15 et 16. Les mémoires 15 et 16 sont des mémoires à double port, découpées en trois zones indépendantes, chacune étant gérée comme une FIFO. Les signaux synchrones sont gérés suivant un certain rythme correspondant à une succession de phases constituées de quatre cycles d'horloge. Dans une phase à quatre cycles, au cours de chacun des trois premiers cycles d'horloge de la phase, on effectue à la fois une opération d'écriture et une opération en lecture vers deux adresses de chacune des RAM (mémoires volatiles) 15 ou 16. Ces adresses pointent respectivement : vers le dernier élément (queue) de l'une des FIFO dans chacune des RAM 15 et 16 ; et vers le premier élément (head) de l'une des FIFO dans chacune des RAM 15 et 16. Aucune opération de lecture ou d'écriture vers les RAM 15 et 16 n'est effectuée au cours du quatrième cycle d'horloge dans une phase à quatre cycles. Chaque opération de lecture effective de FIFO (définies lorsque le signal 32 de sortie Rxyread est activé durant un cycle et est suivi par un signal d'entrée AllData MgJ//activé durant un cycle, i correspondant à un numéro de la FIFO d'entrée) modifie l'adresse pointant sur l'en-tête de FIFO. Des opérations effectives d'écriture de FIFO (basées sur le même mécanisme que les opérations de lecture, utilisant ici le signal 52 illustré en regard de la figure 4) modifient l'adresse pointant sur la queue de la FIFO. Ainsi, durant trois cycles, chaque partie de FIFO correspondant à chacun des ports d'entrée est traitée : les opérations d'écriture de données par les moyens 18 de modification d'en-tête sont séquentiellement ar) rf* de paquets entrant de chacun des ports d'entrée 121, 122 et 123 de l'interface 104. D'une manière similaire, les données lues à partir des mémoires 15 et 16 sont traitées respectivement par les bus RxBus 80 et TxBus 70. Le moyen 17 de contrôle de FIFO de réception est en charge de la lecture et de l'écriture effective des FIFO contenues dans les mémoires 15 et 16. Le signal 52 de contrôle informe le moyen de modification d'entête 18 qu'une FIFO est pleine dans l'une des mémoires 15 ou 16 et qu'il y a aussi une requête d'écriture pour une FIFO dans l'une des mémoires 15 ou 16. Le moyen de contrôle de FIFO de réception informe le module 60 d'arbitrage qu'une nouvelle donnée a été lue à partir de l'une des mémoires 15 ou 16 grâce au signal rx[0 :2]read 32. Les mêmes données sont lues à chaque phase de quatre cycles lorsqu'elles ne sont pas lues de manière effective en les plaçant simplement, soit sur le bus RxBus, soit sur le bus TxBus, soit sur les deux, en fonction du routage du paquet. Ainsi, les mêmes données sont présentées tous les quatre cycles, jusqu'à ce qu'elles aient été réellement lues par la ou les destinations. Le moyen 60 d'arbitrage gère l'ouverture du registre à trois états 14 grâce aux signaux de contrôle OpenRxTs-onTx 33, pour placer les données en lecture de la mémoire 16 sur le bus de transmission TxBus 70. Le moyen 60 gère également l'ouverture du registre à trois états 21, grâce aux signaux de contrôle OpeanRxTs~onRx 34 pour mettre les données lues de la mémoire 15 vers le bus de réception Rebus 80. Le moyen d'arbitrage 60 gère aussi le contrôle des signaux allRxData~used[O : 2] pour indiquer au moyen 17 de contrôle des FIFO de réception que la prochaine donnée sera lue par une partie correspondante dans l'une des mémoires 15 ou 16. Le moyen 19 d'analyse d'en-tête de paquets reçus commande la forme du signal 47 vers le moyen 60 d'arbitrage. Lorsqu'un nouveau paquet en provenance de l'un des ports d'entrée 121, 122 ou 123 est traité dans le moyen 18 de modification d'en-tête, le signal 47 /U.'2yW/U.'. 3/ permet la requête d'une connexion : vers l'un des ports de sortie de l'interface 104 à travers le bus multiplex 41 ; ou vers l'une des FIFO internes 25,26 ou 27 à travers le bus multiplexé 45. Lorsque la fin du paquet est traitée dans le moyen 18 de modification d'en-tête, le signal 47 RxEOP[0:2] informe le moyen d'arbitrage 60 de la fin d'une connexion. On note que le moyen 18 de modification d'en-tête émet un signal représentatif d'une information de routage à destination du moyen 19 d'analyse d'en-tête en réception. En ce qui concerne la connexion et la déconnexion vers l'interface série IEEE 1355, le moyen 60 d'arbitrage gère les signaux 81 Rx[O : 2Lconnected émis vers le moyen 17 de contrôle de FIFO de réception pour indiquer le statut de la connexion associée à chaque port. De même, le moyen 60 d'arbitrage gère les signaux Tx[O : 2Lconnected 82 vers le moyen 130 de contrôle des FIFO d'entrée 9, 10, 11 et 12 pour les données en provenance de la DPRAM 106. Les données échangées sur le bus 45 sont gérées : par le moyen 84 de contrôle des FIFO de sortie 0-FIFE et le module de contrôle 107 par l'intermédiaire du signal 53 ; et par le moyen 13 de contrôle des FIFO d'entrée I-FIFO et le module de contrôle 107 par l'intermédiaire du signal 54. Le multiplexeur 28 autorise la sélection d'une FIFO de sortie 0FIFO parmi les trois FIFO 25,26 ou 27 pour des opérations de lecture de FIFO de données destinées à la mémoire de stockage double port 106. Cette opération de sélection est gérée par le moyen 84 de contrôle de FIFO de sortie 0FIFO grâce à un signal 85. Par ailleurs, les moyens 130 de contrôle de FIFO d'entrées CF/Fa contrôlent des opérations d'écriture de la mémoire de stockage 106 vers l'une des quatre FIFO I-FIFO d'entrée 9,10, Il ou 12 grâce aux signaux 90. C'est uniquement le cas pour le bus 42 où les signaux de contrôle 43 et 42 attachés au moyen de mémorisation des ports de sorties sont directement connectés vers les moyens 60 d'arbitrage. En d'autres termes, le bus 41 est le seul bus dont les signaux de contrôle (42 et 43) sont directement reliés à l'arbitre 60. Le traitement des données entrantes en provenance du bus 45 va maintenant être détaillé. Les morceaux de paquets provenant du bus 45 sont démultiplexés vers chaque FIFO d'entrée 9,10, 11 et 12. Ainsi, quatre paquets (un par FIFO d'entrée) peuvent être traités simultanément. Chaque FIFO d'entrée est connectée à deux bus internes 70 et 80 à travers les registres à trois états 1 à 8. Le moyen 60 d'arbitrage est en charge de gérer : les accès en écriture sur le bus TxBus 70 contrôlant alternativement l'ouverture des registres trois états, 1 à 4 grâce aux signaux OpenTxTr[O : 3/onTx 40, chacun des registres 1 à 4 étant affecté à une FIFO d'entrée 9 à 12 ; et les accès en écriture sur le bus RxBus 80 contrôlant alternativement l'ouverture des registres trois états 5 à 8 grâce aux signaux OpenTxTs[O : 3 LonRx 39, chacun des registres 5 à 8 étant affecté à une FIFO d'entrée 9 à 12. Les opérations d'écriture sur le bus RxBus 70 sont indépendantes des opérations d'écriture sur le bus TxBus 80. Le moyen d'arbitrage 60 génère aussi des signaux de contrôle allTxData Md [0 : 3/37, qui autorisent la lecture sur l'une des FIFO d'entrées 9 à 12, grâce aux moyens de contrôle des FIFO d'entrée 130. Le moyen 130 de contrôle des FIFO d'entrée informe le moyen 60 d'arbitrage de la réussite d'une opération de lecture, effectuée par l'une des FIFO d'entrée, grâce au signal de contrôle 38 TO : 3yRead. Les données d'en-tête de paquet sont multiplexées par un multiplexeur 50 de l'une des FIFO de sorties 9 à 12 pour être émises vers le moyen 13 d'analyse d'en-tête. Le moyen 13 d'analyse d'en-tête de paquet transmis analyse les données issues des FIFO d'entrée 9,10, Il et 12 pour générer le signal 36 Tx[0 :3]Want[0 :3] à destination du moyen d'arbitrage 60. Lorsqu'un nouveau paquet est traité dans l'une des FIFO d'entrée 9 à 12, le signal 36 Tx ; 37WaO.'3/permet la requête d'une connexion : vers l'un des ports de sortie du moyen d'interfaçage 104 par un bus 41 multiplexé ; ou vers l'une des FIFO de sortie 25,26 ou 27 par un bus 45 multiplexé. Lorsque la fin du paquet est traitée dans l'une des FIFO d'entrée 9 à 12, le signal 36 TxEOP[0:3] permet d'informer le moyen d'arbitrage 60 d'une fin de connexion. La figure 5 illustre une implémentation détaillée du moyen 60 d'arbitrage. Le moyen d'arbitrage est en charge de la génération du multiplexage par répartition dans le temps (MRT) en combinaison avec la gestion des connexions. Ici, une connexion se réfère à un intervalle alloué à un paquet pour réaliser un routage d'un port entrant vers un port sortant. Un cycle de connexion est associé à chaque port sortant. L'établissement d'une connexion permet d'associer un port entrant à au moins un cycle de connexion et de valider le mécanisme d'écriture des unités de données de protocole vers le port sortant associé au (x) cycle (s) de connexion considéré (s). L'élément clé du moyen 60 d'arbitrage est un point de couplage élémentaire. Dans le mode préféré de réalisation, le moyen 60 d'arbitrage comprend notamment : 30 points de couplage élémentaires tels qu'illustrés en regard de la figure 5 et référencés 150 à 179 ; et 7 moyens 180 à 186 de traitement central de points de couplage effectuant des opérations de type OU sur des signaux élémentaires ; et un moyen de traitement 187 effectuant des opérations de type OU sur des signaux élémentaires. Les 30 points de couplage élémentaires sont organisés en lignes et colonnes. Les colonnes traitent des signaux attachés aux ports entrants alors que les lignes traitent des signaux attachés aux ports sortants. Une colonne est allouée à chaque FIFO d'entrée ou d'une manière équivalente à chaque paquet entrant. Ainsi, les première, seconde et troisième colonnes correspondent aux trois FIFO réalisées à partir de mémoires double port 15 et 16 telles qu'illustrées en regard de la figure 5), respectivement attachées aux FIFO InPortO~FIFO 121, InPort1~FIFO 122 et InPort2~FIFO 123 de l'interface série 104. De même, les 4ème, Sème 7ème 8"'colonnes sont respectivement attachées aux FIFO d'entrées IFIFO0 9, I~FIFO~1 10, LFIFO~2 11 et I~FIFO~312. Une ligne est allouée à chaque FIFO de sortie ou d'une manière équivalente attachée à chaque paquet sortant : Ainsi, les première, seconde, et troisième lignes correspondent aux trois FIFO de sortie OutPortO FIFO 124, OutPortl FIFO 125 et OutPort2 FIFO 126 avec l'interface série et attachés aux intervalles de temps du bus TxBus 70. De même, les 4ème, 5ème, 6ème lignes correspondent aux FIFO internes de sortie du commutateur, respectivement les FIFO 0FIFO0 25, 0-FIFOS-1 26 et O~FIFO~2 27 et attachés aux intervalles de temps du bus RxBus 80. Les intervalles disponibles pour la connexion sont relatifs à des lignes (donc à des ports de sortie), ce qui signifie qu'il est possible de traiter six connexions simultanément. Tant qu'un point de couplage a été sélectionné avec une ligne, l'intervalle de temps correspondant ou la FIFO de sortie correspondante sont alloués à un paquet entrant. Ainsi, aucun autre paquet ne peut être transmis au cours de cet intervalle de temps alors que la connexion existante reste active, et ce jusque la fin du transfert du paquet courant. Pour obtenir un tel comportement, les points de couplage élémentaires sur une ligne sont chaînés en cascade afin de permettre une seule connexion à la fois. Par exemple, les points de couplage élémentaires 150 à 154 sont chaînés en cascade pour permettre le transfert d'un seul paquet entrant au cours de l'intervalle 0 du bus TxBus 70. De la même manière, les points de couplage élémentaires 165 à 169 sont chaînés en cascade pour permettre le transfert d'un seul paquet entrant au cours de i'intervalle 0 du bus RxBus 80. Ces chaînages en cascade sont détaillés en regard de la figure 5. Selon le mode préféré de réalisation, un paquet entrant peut être transféré simultanément sur quatre intervalles lorsque la matrice d'arbitrage comprend quatre points de couplage élémentaire par colonne distincte de la dernière colonne. La dernière colonne permet le transfert des paquets vers tous les intervalles simultanément et la matrice d'arbitrage comprend six points de couplage élémentaires associés à cette dernière colonne. Cette dernière colonne correspond à la mise en oeuvre particulière de la FIFO de diffusion FIFO3 12. Selon un mode particulier de réalisation du commutateur, une matrice d'arbitrage simplifiée permet la suppression des couples élémentaires de couplage et par exemple lorsque le bus 45 est attaché à un point interne, les points de couplage 166 à 169,171 à 174 et 176 à 179 ne sont plus utiles, car ils ne seraient utilisés que pour du trafic généré par le point interne pour lui-même. Selon le mode préféré de réalisation, pour chaque signalisation de colonne, les signaux d'entrée 471a à 471c et 47a à 47c (0/27EOP et Rx ; 27WO.-3/) et 361a à 361d et 36a à 36d (F/O/27EOP et Tx[O : 2]Want[O : 3l) informent chaque point de couplage élémentaire de la même colonne, respectivement de la fin du transfert d'un paquet (libération de la connexion) ou d'un nouveau paquet à transférer (demande de connexion). On note que les signaux d'entrée 361a à 361d et 36a à 36d (tels qu'illustrés en regard de la figure 4 sous la référence 36) sont générés par le moyen 13 d'analyse d'en-tête de transmission. Les signaux d'entrée 32a à 32c :22Lread) et 38a à 38d (Tx[O : 2Lread) informent chaque point de couplage élémentaire de la même colonne, de la disponibilité d'un nouvelle unité de donnée de protocole à traiter pendant le cycle de connexion préalablement déterminé au cours de l'établissement de cette connexion. Les signaux 47la à 471c et 47a à 47c sont générés par le moyen 19 d'analyse d'en-tête de réception, tel qu'illustré en regard de la figure 4 sous la référence 47. Les signaux 32a à 32c et 38a à 38d sont générés respectivement par les moyens 17 de contrôle de FIFO de réception et moyens 130 de contrôle de FIFO d'entrée tels qu'illustrés en regard de la figure 4 sous les références respectives 32 et 38. Chaque colonne est associée à l'un des points de couplage central 180 à 186. Ainsi, par exemple, la colonne comprenant les points de couplage élémentaires 150, 155, 160 et 165 est associée au point de couplage central 180. Chacun des moyens 180 à 186 de traitement effectue une opération de type OU sur les signaux de contrôle générés pour chaque intervalle correspondant à la colonne qui lui est associée et pour chaque bus (respectivement sur les bus TxBus 70 et RxBus 80), correspondant à chaque cycle de connexion. Un signal de sortie, 203 à 209, issus de chaque point de couplage central respectivement 180 à 186 est connecté à chaque point de couplage de la colonne correspondante au point de couplage considéré et permet de valider l'écriture effective de l'unité de protocole vers le port sortant associé au cycle de connexion considéré. Les signaux de sorties 203 à 209 représentent respectivement les signaux : OpenRxTsO~onTx[O : 2J et RxO~EOP (203) ; OpenRxTsl'Mnx [0 : 2] et Rxl~EOP (204) ; OpenRxTs2~ex : 2J et Rx2~EOPt (205) ; OpenTxTsO~onTx[O : 2J et TxO~EOP~sent (206) ; OpenTxTsl~onTx [) : 27 et Txl~EOPsent (207) ; OpenTxTs2~onx : 27 et Tx2~EOP (208) ; et OpenTxTs3~onx ; 2J et Tx3~EOP~sent (209). Le moyen 187 effectue une opération de type OU (représenté par le signe (B) sur les signaux de sortie 216 à 218 (en respectant l'implémentation spécifique des FIFO présentes dans les mémoires double port 15 et 16) des points 180 à 182 de couplage central qui correspondent aux trois premières colonnes de la matrice d'arbitrage. * Ainsi, par exemple, une unité de protocole présente dans l'une des FIFOs de la mémoire RAM 15 est présentée sur le bus Rebus 80 lorsque l'un des signaux OpenRxTsO~onRx[O : 2J active l'ouverture du registre 21 à trois états associé à la FIFO de la mémoire 15. Comme l'ensemble des trois FIFO de l iH mémoire 15 nssnrM mix FIFO ïnPortO FIFO 191 InPortl~FIFO 122 et InPort2~FIFO 123 sont réalisées à partir de la mémoire double port 15 associée au bus RxBus 80, un seul registre 21 à trois états est nécessaire entre respectivement la mémoire 15 et le bus RxBus 80. Il suffit donc qu'un des signaux OpenRxTS [ Les signaux de sortie 37a à 37d et 82a à 82b correspondant respectivement aux 4ème, 5ème, 6ème et 7ème colonnes sont connectés au moyen 130 de contrôle de la FIFO d'entrée. Les signaux de sortie 40a, 40d commandent respectivement les registres trois états 1 à 4 et les signaux de sortie 39a et 39d commandent respectivement les registres à trois état 5 à 8 illustrés en regard de la figure 4. Pour la signalisation par ligne, des signaux d'entrée incluent principalement des cycles autorisant des intervalles de temps 46a, 46b et 46c, qui valident les cycles de connexion : pour toute écriture sur les FIFO de sortie respectivement 124,125 ou 126 à travers le bus TxBus 70 ; ou pour l'écriture sur les FIFO internes 25,26 et 27 à travers le bus RxBus 80. On note que durant un même intervalle de temps, une opération d'écriture peut se produire simultanément sur une FIFO de sortie et sur une FIFO interne. Une FIFO interne doit être constamment disponible pour l'écriture afin de respecter une grande vitesse du bus 45 alors que des FIFO de sorties peuvent parfois faire face à des congestions du réseau. C'est la raison pour laquelle les 1 2ème et 3ème lignes comprennent aussi une signalisation de FIFO complète 43a, 43b et 43c pour les FIFO de sortie respectivement 124, 125 et 126. Tous les signaux d'entrée liés à une ligne sont connectés à chaque point de couplage élémentaire avec cette ligne. Les signaux de sortie résultant pour chaque ligne 42a à 42c et 35a à 35c sont générés par un simple point de couplage élémentaire avec leur ligne correspondante, celle-ci ayant précédemment gagné une connexion avec la ligne. Comme décrit ci-dessus, le moyen 18 de modifications d'en-tête est en charge du traitement des paquets reçus, ce qui inclut : l'analyse de l'en-tête de paquet (retrouver des informations de routage qui permettent de générer les signaux 52 utilisés pour réaliser le routage) ; le transfert des données contenues dans le paquet : les opérations d'écriture adressent séquentiellement les zones correspondantes dans les mémoires 15 et 16, pour chaque partie de paquet venant de chaque port d'entrée ; la détection de fin de paquet (informer à travers les signaux 52 de la fin de la connexion). On présente maintenant des traitements additionnels, pouvant être effectués notamment par le moyen 18 de modifications d'en-tête, le moyen 17 de contrôle des FIFOs de réception, le moyen 60 d'arbitrage et le moyen Hl d'écriture de paquet de démarrage, de façon à mettre en oeuvre un mode de réalisation préférentiel de la présente invention. Les moyens permettant d'effectuer ces traitements additionnels apparaissent en grisé sur les figures 4 et 5 (plus exactement ces moyens sont inclus dans l'unité de commutation 108). Dans ce qui précède, les signaux de contrôle 51 incluent, pour chaque port d'entrée, le signal d'écriture adressé au module 18 et le signal de contrôle de flux provenant du module 18. Selon l'invention, les signaux de contrôle 51 incluent en outre, pour chaque port, une information d'état de connexion qui indique si la connexion au niveau lien est active ou non. Un événement de déconnexion de lien affecte l'état de connexion sur le port correspondant à ce lien. Le moyen 18 de modifications d'en-tête transmet, à travers les signaux de contrôle 52, l'état de connexion de chaque port au moyen 17 de contrôle des FIFOs de réception15 et 16. Ensuite, le moyen 17 de contrôle des FIFOs de réception répercute l'information au moyen 60 d'arbitrage, à travers le signal PortConnectState [0 : 2] référencé H4 sur la figure 4. Ce signal PortConnectState [0 : 2] est utilisé par le moyen 60 d'arbitrage, selon l'algorithme décrit maintenant en relation avec la figure 6. Après qu'un état de déconnexion d'un port est reçu (H101) par le moyen 60 d'arbitrage, toute donnée destinée au lien déconnecté est jetée ("spilled") (H102). On notera que dans le présent algorithme, les signaux EN~cycle[i] décrit ci-dessus sont remplacés par des signaux EN-cycle [i]-int (comme cela apparaît en grisé sur la figure 5), de façon à préciser le signal réellement utilisé en interne dans le moyen 60 d'arbitrage. En bas à droite de la figure 6, on illustre la génération de chaque signal ENcycle [i] int à partir d'un signal EN~cyc1e[i] et d'un signal d'autorisation/interdiction (Enable/Disable). Ce dernier prend la valeur"interdit"pendant l'étape H102 précitée, et la valeur"autorisé"pendant l'étape H105 décrite ci-après. Puis, un paquet de redémarrage spécifique HPP (pour"Hot Plug Packet") est envové (hui03) vers le lien déconnecté, c'est-à-dire vers la FIFO de sortie associée au lien déconnecté. Ce paquet de redémarrage HPP est par exemple un paquet"vide"constitué uniquement d'un indicateur de fin de paquet. Dans une variante décrite par la suite en relation avec la figure 7, on utilise deux paquets de redémarrage successifs HPP1 et HPP2. Comme illustré sur la figure 4, le paquet de redémarrage HPP est stocké dans un moyen Hl et est écrit sur le bus d'émission TxBus 70, en utilisant un composant à trois états H2 commandé par un signal de commande OpenHPPTS H3. Pendant l'étape H103, le signal d'autorisation/interdiction (Enable/Disable) est mis à la valeur"autorisé"pendant N cycles d'horloge, afin d'obtenir la valeur souhaitée du signal EN-cycle [i]-int. Quand le lien précédemment déconnecté est à nouveau connecté (hui04), le signal d'autorisation/interdiction (Enable/Disable) est mis à la valeur"autorisé" (H105), de façon que des données puissent être transmises vers le lien (re) connecté. On présente maintenant d'autres procédures mises en oeuvre après que la déconnexion d'un lien a été détectée. Après détection d'une déconnexion dans le moyen d'interfaçage 104 (ou dispositif d'interface), le moyen 120 de contrôle de FIFO (CI 13) envoie un signal à la FIFO d'entrée du port correspondant (121,122, 123) et à la FIFO de sortie du port correspondant (124,125, 126) qui sont liées au lien déconnecté. La FIFO de sortie (124,125 ou 126) correspondant au lien déconnecté jette ("spills") les données (s'il y en a) jusqu'à et y compris le prochain indicateur de fin de paquet (EOP) ou de message (EOM). La FIFO d'entrée (121,122 ou 123) correspondant au lien déconnecté peut contenir un paquet tronqué ou incomplet (c'est-à-dire un paquet qui n'a pas été entièrement transmis du fait de la déconnexion du lien). Ce paquet tronqué est complété ("padding"), afin d'éviter un problème de mauvais alignement, et terminé avec un indicateur de fin de message (EOM). Ce paquet complété est routé comme un paquet normal. Dans le moyen 18 de modifications d'en-tête, quand un paquet est considéré comme incorrect (format d'en-tête inconnu), ceci est signalé via les signaux 52 et les données qui suivent sont jetées ("discarded") jusqu'à et y compris le prochain indicateur de fin de paquet (EOP) ou de message (EOM). Une interruption d'erreur peut être générée pour d'autres traitements. On décrit maintenant, en relation avec la figure 7, un mécanisme particulier selon l'invention, mis en oeuvre dans le module de commutation de la figure 4, permettant de jeter les données non-valides reçues après reconnexion du lien. En effet, suite à la déconnexion d'un lien, il se peut qu'un paquet incomplet soit toujours présent dans la FIFO de sortie correspondante (124, 125 ou 126). Comme indiqué ci-dessus, la FIFO de sortie concernée jette les données (s'il y en a) jusqu'à et y compris le prochain indicateur de fin de paquet (EOP) ou de message (EOM). Mais la FIFO de sortie concernée n'est pas complètement vidée. Toutes données (formant un ou plusieurs paquets complet (s) ou non) qui y sont encore présentes se trouvent donc devant le paquet de redémarrage HPP qui est également inscrit dans cette FIFO de sortie concernée. Ces données sont non-valides et il convient de les éliminer. Pour cela, on met en oeuvre une procédure en réception, c'est-à-dire à l'autre extrémité du lien, qui reçoit les données non-valides (avant le paquet de redémarrage) dès que le lien précédemment déconnecté est à nouveau connecté. En d'autres termes, dans ce qui suit, on décrit (avec un schéma de machine à états) le fonctionnement du moyen 18 de modifications d'entête, après que le lien est (re) connecté. On suppose que l'appareil de commutation situé à l'autre extrémité du lien (re) connecté a mis en oeuvre la procédure décrite ci-dessus d'inscription d'au moins un paquet de redémarrage HPP dans la FIFO de sortie correspondant au lien (re) connecté (alors ou'il se trouvait déconnecté), Lors de la première initialisation (branchement du système) H211, la machine à états passe d'un état de"repos" ("idle") H200 à un état d'attente de connexion ("waitConnect") H201. Toute donnée reçue H212 différente d'un premier paquet de redémarrage HPP1 fait passer la machine à états dans un état de"purge"H203, dans lequel toute donnée H213 est jetée ("deleted") jusqu'à la réception d'un premier paquet de redémarrage HPP1 (H214). A la réception d'un premier paquet de redémarrage HPP1 (H218), la machine à états reste dans l'état d'attente de connexion H201. C'est seulement si un second paquet de redémarrage HPP2 (H215) est reçu immédiatement après que la machine à états passe à un état"connecté" ("connected") H216. Dans ce dernier, les paquets H216 peuvent être reçus normalement. Si une donnée quelconque différente du second paquet de redémarrage HPP2 est reçue immédiatement après le premier paquet de redémarrage HPP1, la machine à états (re) passe à l'état de"purge"H203. La séquence qui assure un redémarrage correct est donc la réception de HPP1 immédiatement suivie de HPP2. Si le lien est déconnecté H217, la machine à états (re) passe de l'état"connecté"H202 à l'état d'attente de connexion H201. De même, si étant dans l'état d'attente de connexion H201 ou de"purge"H203, un évènement de déconnexion se produit, la machine à états reste ou passe à l'état d'attente de connexion H201. REVENDICATIONS 1. Procédé de commutation de paquets de données entre une pluralité de liens de communication, du type mis en oeuvre dans un appareil de commutation (90) comprenant des moyens (124 à 126), associés chacun à un des liens, de mémorisation des paquets à transmettre, caractérisé en ce que, après détection d'une déconnexion de l'un des liens, dit lien déconnecté, ledit procédé comprend notamment l'étape suivante : stockage d'au moins un paquet spécifique (HPP), dit paquet de redémarrage, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. 2. Procédé selon la revendication 1, l'appareil de commutation (90) étant du type comprenant un dispositif (105) de routage des paquets de données et un dispositif (104) d'interface entre les moyens de routage et les liens, le dispositif d'interface comprenant lesdits moyens (124 à 126), associés chacun à un des liens, de mémorisation des paquets à transmettre et des moyens (120) de détection de la déconnexion de l'un des liens, caractérisé en ce que le procédé comprend les étapes suivantes : transmission, depuis le dispositif d'interface vers le dispositif de routage, d'une information de déconnexion représentative d'une déconnexion détectée par les moyens de détection ; après réception de l'information de déconnexion, transmission par le dispositif de routage, vers le dispositif d'interface, dudit au moins un paquet de redémarrage ; après sa réception par le dispositif d'interface, stockage dudit au moins un paquet de redémarrage dans le moyen de mémorisation associé au lien déconnecté. 3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante : jusqu'à et y compris un indicateur de fin de paquet ou de message, on jette les données contenues dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, et qui étaient en cours de transmission lors de la détection de la déconnexion. 4. Procédé selon les revendications 2 et 3, caractérisé en ce que ladite étape de jet des données qui étaient en cours de transmission lors de la déconnexion est effectuée dans le dispositif d'interface. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante : jusqu'à ce que le lien précédemment déconnecté soit reconnecté, on jette les données destinées à être transmises sur le lien déconnecté, et qui n'étaient pas encore contenues, lors de la détection de la déconnexion, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté. 6. Procédé selon les revendications 2 et 5, caractérisé en ce que ladite étape de jet des données destinées à être transmises sur le lien déconnecté est effectuée dans le dispositif de routage. 7. Procédé selon l'une quelconque des revendications à 6, l'appareil de commutation comprenant en outre des moyens, associés chacun à un des liens, de mémorisation des paquets reçus, caractérisé en ce que, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante : on complète les paquets partiellement reçus, contenus dans le moyen de mémorisation des paquets reçus associé au lien déconnecté, et qui étaient en cours de réception lors de la détection de la déconnexion. 8. Procédé selon les revendications 2 et 7, caractérisé en ce que ladite étape visant à compléter les paquets partiellement reçus est effectuée dans le dispositif d'interface. 9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que, après détection de ladite déconnexion, le procédé comprend en outre l'étape suivante : jusqu'à et y compris un indicateur de fin de paquet ou de message, on jette les paquets reçus ayant un en-tête erroné. 10. Procédé selon les revendications 2 et 9, caractérisé en ce que ladite étape de jet des paquets reçus ayant un en-tête erroné est effectuée dans le dispositif de routage. 11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que, après que le lien précédemment déconnecté est reconnecté, le procédé comprend en outre l'étape suivante : jusqu'à la réception d'au moins un paquet de redémarrage, on jette les données reçues sur le lien reconnecté. 12. Procédé selon la revendication 11, caractérisé en ce que ladite étape de jet des données reçues sur le lien reconnecté est effectuée jusqu'à la réception de deux paquets de redémarrage successifs, et en ce que : après la réception d'un premier paquet de redémarrage, l'appareil de commutation passe, pour le lien reconnecté, d'un état de purge, dans lequel les données reçues sur le lien reconnecté sont jetées, à un état d'attente de connexion ; si la réception du premier paquet de redémarrage est suivie par la réception d'un second paquet de redémarrage, l'appareil de commutation passe, pour le lien reconnecté, de l'état d'attente de connexion à un état connecté, dans lequel les données reçues sur le lien reconnecté sont traitées normalement ; si la réception du premier paquet de redémarrage n'est pas suivie par la réception du second paquet de redémarrage, l'appareil de commutation passe, pour le lien reconnecté, de l'état d'attente de connexion à l'état de purge. 13. Procédé selon la revendication 2 et l'une quelconque des revendications Il et 12, caractérisé en ce que ladite étape de jet des données reçues sur le lien reconnecté est effectuée dans le dispositif de routage. 14. Procédé selon l'une quelconque des revendications 1 à 13, caractérisé en ce que ledit au moins un paquet de redémarrage est un paquet vide de données et comprenant uniquement un indicateur de fin de paquet ou de message. 15. Appareil (90) de commutation de paquets de données entre une pluralité de liens de communication, du type comprenant des moyens (124 à 126), associés chacun à un des liens, de mémorisation des paquets à transmettre, caractérisé en ce qu'il comprend en outre : des moyens de détection d'une déconnexion de l'un des liens, dit lien déconnecté ; des moyens de génération d'au moins un paquet spécifique ; des moyens de commande du stockage dudit au moins un paquet de redémarrage, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, lorsqu'une déconnexion est détectée, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. 16. Appareil de commutation selon la revendication 15, du type comprenant un dispositif (105) de routage des paquets de données et un dispositif (104) d'interface entre le dispositif de routage et les liens, le dispositif d'interface comprenant lesdits moyens (124 à 126), associés chacun à un des liens, de mémorisation des paquets à transmettre et lesdits moyens de détection de la déconnexion de l'un des liens, caractérisé en ce que ledit appareil de commutation comprend : des moyens de transmission, depuis le dispositif d'interface vers le dispositif de routage, d'une information de déconnexion représentative d'une déconnexion détectée par les moyens de détection ; des moyens de transmission, depuis le dispositif de routage vers le dispositif d'interface, dudit au moins un paquet de redémarrage, après réception de l'information de déconnexion par le dispositif de routage ; des moyens de commande du stockage dudit au moins un paquet de redémarrage dans le moyen de mémorisation associé au lien déconnecté, après la réception dudit au moins un paquet de redémarrage par le dispositif d'interface, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. 17. Appareil de commutation selon l'une quelconque des revendications 15 et 16, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter, jusqu'à et y compris un indicateur de fin de paquet ou de message, les données contenues dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, et qui étaient en cours de transmission lors de la détection de la déconnexion. 18. Appareil de commutation selon l'une quelconque des revendications 15 à 17, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter, jusqu'à ce que le lien précédemment déconnecté soit reconnecté, les données destinées à être transmises sur le lien déconnecté, et qui n'étaient pas encore contenues, lors de la détection de la déconnexion, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté. 19. Appareil de commutation selon l'une quelconque des revendications 15 à 18, l'appareil de commutation comprenant en outre des moyens, associés chacun à un des liens, de mémorisation des paquets reçus, caractérisé en ce qu'il comprend en outre des moyens permettant de compléter les paquets partiellement reçus, contenus dans le moyen de mémorisation des paquets reçus associé au lien déconnecté, et qui étaient en cours de réception lors de la détection de la déconnexion. 20. Appareil de commutation selon l'une quelconque des revendications 15 à 19, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter, jusqu'à et y compris un indicateur de fin de paquet ou de message, les paquets reçus ayant un en-tête erroné. 21. Appareil de commutation selon l'une quelconque des revendications 15 à 20, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter les données reçues sur le lien reconnecté, après que le lien précédemment déconnecté est reconnecté et jusqu'à la réception d'au moins un paquet de redémarrage. 22. Dispositif de routage (105), du type compris dans un appareil de commutation de paquets de données entre une pluralité de liens de communication, ledit appareil comprenant en outre un dispositif d'interface entre le dispositif de routage et les liens, le dispositif d'interface comprenant des moyens, associés chacun à un des liens, de mémorisation des paquets à transmettre et des moyens de détection de la déconnexion de l'un des liens, caractérisé en ce que ledit dispositif de routage comprend : des moyens de réception d'une information de déconnexion transmise par le dispositif d'interface et représentative d'une déconnexion détectée par les moyens de détection ; des moyens de transmission vers le dispositif d'interface, d'au moins un paquet de redémarrage, après réception de l'information de déconnexion ; des moyens de commande du stockage par le dispositif d'interface dudit au moins un paquet de redémarrage dans le moyen de mémorisation associé au lien déconnecté, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. 23. Dispositif de routage selon la revendication 22, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter, jusqu'à ce que le lien précédemment déconnecté soit reconnecté, les données destinées à être transmises sur le lien déconnecté, et qui n'étaient pas encore contenues, lors de la détection de la déconnexion, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté. 24. Dispositif de routage selon l'une quelconque des revendications 22 et 23, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter, jusqu'à et y compris un indicateur de fin de paquet ou de message, les paquets reçus ayant un en-tête erroné. 25. Dispositif de routage selon l'une quelconque des revendications 22 à 24, caractérisé en ce qu'il comprend en outre moyens permettant de jeter les données reçues sur le lien reconnecté, après que le lien précédemment déconnecté est reconnecté et jusqu'à la réception d'au moins un paquet de redémarrage. 26. Dispositif d'interface (104), du type compris dans un appareil de commutation de paquets de données entre une pluralité de liens de communication, ledit dispositif d'interface assurant l'interface entre un dispositif de routage et les liens, le dispositif d'interface comprenant des moyens, associés chacun à un des liens, de mémorisation des paquets à transmettre et des moyens de détection de la déconnexion de l'un des liens, caractérisé en ce que ledit dispositif d'interface comprend : des moyens de transmission, vers le dispositif de routage d'une information de déconnexion représentative d'une déconnexion détectée par les moyens de détection ; des moyens de réception d'au moins un paquet de redémarrage, transmis par le dispositif de routage après réception de l'information de déconnexion ; des moyens de stockage, sous commande du dispositif de routage, dudit au moins un paquet de redémarrage dans le moyen de mémorisation associé au lien déconnecté, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté. 27. Dispositif d'interface selon la revendication 26, caractérisé en ce qu'il comprend en outre des moyens permettant de jeter, jusqu'à et y compris un indicateur de fin de paquet ou de message, les données contenues dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, et qui étaient en cours de transmission lors de la détection de la déconnexion. 28. Dispositif d'interface selon l'une quelconque des revendications 26 et 27, du type comprenant des moyens, associés chacun à un des liens, de mémorisation des paquets reçus, caractérisé en ce qu'il comprend en outre des moyens permettant de compléter les paquets partiellement reçus, contenus dans le moyen de mémorisation des paquets reçus associé au lien déconnecté, et qui étaient en cours de réception lors de la détection de la déconnexion. 29. Module de contrôle (120), du type compris dans un dispositif d'interface (104) lui-même compris dans un appareil de commutation de paquets de données entre une pluralité de liens de communication, ledit dispositif d'interface assurant l'interface entre un dispositif de routage et les liens et comprenant une paire de ports d'entrée/sortie associée à chaque lien, ledit module de contrôle permettant de contrôler les paires de ports d'entrée/sortie associées aux liens, caractérisé en ce que ledit module de contrôle comprend : des moyens de détection de l'état de connexion de chacun des liens ; des moyens de transmission, vers le dispositif de routage, d'une information relative à l'état de connexion de chacun des liens. 30. Produit programme d'ordinateur, caractérisé en ce que ledit programme comprend des séquences d'instructions adaptées à la mise en oeuvre d'un procédé selon l'une quelconque des revendications 1 à 14 lorsque ledit programme est exécuté sur un ordinateur. 31. Produit programme d'ordinateur de commutation, adapté à la commutation de paquets de données entre une pluralité de liens de communication au sein d'un appareil de commutation comprenant des moyens, associés chacun à un des liens, de mémorisation des paquets à transmettre, ledit produit programme d'ordinateur comprenant des instructions de code de programme enregistré sur un support utilisable dans un ordinateur comprenant : des moyens de programmation lisibles par ordinateur pour effectuer, après détection d'une déconnexion de l'un des liens, dit lien déconnecté, une étape de stockage d'au moins un paquet spécifique, dit paquet de redémarrage, dans le moyen de mémorisation de paquets à transmettre associé au lien déconnecté, de façon à permettre un redémarrage correct de l'appareil de commutation dès que le lien précédemment déconnecté est reconnecté.