FR 2809869 A1 20011207 FR 0016930 A 20001222 DISPOSITIF A SEMICONDUCTEUR COMPRENANT UN CIRCUIT DE HAUTE FREQUENCE AVEC UNE INDUCTANCE La présente invention concerne un dispositif à semiconducteur et un procédé de fabrication de ce dispositif à semiconducteur, et plus particulièrement un dispositif à semiconducteur comprenant un circuit de haute fréquence avec une inductance. On décrira un exemple de la structure dispositif à semi conducteur avec un circuit de haute fréquence en référant à la figure La figure 35 est un schéma synoptique de la structure d'un dispositif semiconducteur 90 qui a la fonction de recevoir des signaux hertziens dans la gamme radiofréquence de 10 kHz à 100 GHz et de fournir en sortie des signaux audio. Comme représenté sur la figure 35, le dispositif à semiconduc teur 90 comprend au moins une partie de circuit RF 91 pour démoduler des signaux hertziens reçus, une partie logique 92 pour traiter et couver - en signaux audio les signaux démodulés par la partie de circuit RF 91, une partie de cellules de mémoire 93 pour enregistrer des données nécessaires pour le traitement de signal dans la partie de circuit RF 91 et partie logique 92. Le dispositif à semiconducteur 90 est connecté à unité d'antenne 94 pour recevoir des signaux hertziens et à un dis positif de sortie sonore 95 pour fournir en sortie des signaux audio. Des circuits dits de haute fréquence, incluant la partie de circuit RF 91, comprennent une inductance (élément inductif) en plus d'une ré sistance et d'un condensateur. Du fait que l'inductance a pour action d'avancer la phase d'un courant de haute fréquence, l'utilisation d'une telle inductance en association avec le condensateur qui agit de façon à retarder la phase du courant de haute fréquence, procure l'adaptation concernant le courant de haute fréquence. inductance L1 dans la partie de circuit RF 91 illustrée sur la figure a un condensateur parasite C1 qui est relié à la masse par l'intermédiaire d'une résistance R1. La résistance R1 est la résistance d'un substrat semiconducteur sur lequel la partie de circuit RF 91 est formée. Des valeurs très faibles ou très élevées d'une telle résistance ne posent aucun problème, mais certains types de substrats ont une résis tance (par exemple environ 100 n.cm) qui consomme de l'énergie à cause de la dissipation d'énergie induite de façon électrostatique. figure 36 est une vue en perspective de la structure l'in ductance . Comme représenté sur la figure 36, l'inductance L1 for mée en enroulant un conducteur en une forme en spirale, et elle donc appelée ' après une "inductance en spirale SI". Le centre de la spirale, qui est une première extrémité de l'inductance en spirale SI, est connecté à une interconnexion WL sous-jacente par l'intermédiaire d'une partie de contact CP qui traverse une pellicule isolante inter-couche, non repré sentée. Comme on l'a décrit, il est courant que des dispositifs à semi conducteur ayant chacun un circuit de haute fréquence comprennent ce qu'on appelle une inductance en spirale. Un côté de l'inductance en spi rale a une dimension de 100 à 200 pm, et une couche isolante dont les dimensions sont appropriées à celles de l'inductance en spirale est for mée à la surface d'une plaquette d'interconnexion, sous l'inductance en spirale. II a cependant un problème consistant en ce qu'une couche isolante avec une étendue excessivement grande est un obstacle à la miniaturisation des dispositifs à semiconducteur, tandis qu'une couche isolante avec une étendue excessivement petite ne permet pas négli ger la dissipation de puissance induite de façon électrostatique la dis sipation de puissance induite de façon électromagnétique, qui sont dues à l'inductance en spirale. premier aspect de la présente invention porte sur un dispo sitif à semiconducteur comprenant : un substrat semiconducteur; une première pellicule d'oxyde d'isolation formée sur une surface principale du substrat semiconducteur; et un élément inductif formé sur une région dans laquelle la première pellicule d'isolation est formée, avec interposi tion d'une pellicule isolante inter-couche, dans lequel la première pelli- cule d'oxyde d'isolation est formée de façon qu'une distance horizontale entre une surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élément inductif ne soit inférieure à une distance verticale entre une surface inférieure de 'élément inductif, qui est opposée à la première pellicule d'oxyde d'iso lation, et une surface du substrat semiconducteur. Un second aspect de la présente invention porte sur un dispo- sitif à semiconducteur comprenant : un substrat semiconducteur; une première pellicule d'oxyde d'isolation formée sur une surface principale substrat semiconducteur; un élément inductif formé dans une région dans laquelle la première pellicule d'oxyde d'isolation est formée, avec interposition d'une pellicule isolante inter-couche; et une couche conduc trice formée à une hauteur située entre la première pellicule d'oxyde d'isolation et l'élément inductif; dans lequel la couche conductrice est formée de façon qu'une distance horizontale entre une surface d'extré mité de la couche conductrice et la plus proche des surfaces d'extrémité l'élément inductif ne soit pas inférieure à une distance verticale entre surface inférieure de l'élément inductif et surface du substrat semiconducteur. Un troisième aspect de la présente invention porte sur un dis positif à semiconducteur comprenant : un substrat semiconducteur; une première pellicule d'oxyde d'isolation formée dans une surface principale du substrat semiconducteur; un élément inductif formé sur une région dans laquelle la première pellicule d'oxyde d'isolation est formée, avec interposition d'une pellicule isolante inter-couche; une région de motif fictif formée autour de la première pellicule d'oxyde d'isolation et divisée par une seconde pellicule d'oxyde d'isolation ayant largeur inférieure à celle de la première pellicule d'oxyde d'isolation, en une vue en plan. Dans un dispositif à semiconducteur conforme à un quatrième aspect de la présente invention, la première pellicule d'oxyde d'isolation est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à une distance verticale entre la surface inférieure de l'élément inductif et la surface du substrat semiconducteur. Dans un dispositif à semiconducteur conforme à un cinquième aspect de la présente invention, le substrat semiconducteur est un subs trat silicium sur isolant (ou S01 ) comprenant une partie de substrat de vant constituer une base, une pellicule d'oxyde enterrée formée sur la partie de substrat, et couche SOI formée sur la pellicule d'oxyde en terrée; et la distance verticale est une distance verticale entre la surface inférieure de l'élément inductif et une surface de la partie de substrat. Dans un dispositif à semiconducteur conforme à un sixième as pect de la présente invention, la première pellicule d'oxyde d'isolation comprend une première partie ayant une première largeur et s'étendant dans une direction de profondeur par rapport à une surface de la pelli cule d'oxyde enterrée une seconde partie ayant une seconde largeur inférieure à la première largeur et étant formée de façon continue sous la première partie, en étendant dans une direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, pour atteindre la pellicule d'oxyde enterree; et la surface d'extrémité de la première pelli cule d'oxyde d'isolation une surface de la seconde partie. Dans un dispositif à semiconducteur conforme à un septième aspect de la présente invention, la première pellicule d'oxyde d'isolation a une largeur prédéterminée et s'étend dans une direction de la profon deur par rapport à une surface de la pellicule d'oxyde enterrée. Dans un dispositif à semiconducteur conforme à un huitième aspect de la présente invention, la première pellicule d'oxyde d'isolation a une forme rectangulaire en une vue en plan; et la région de motif fictif a une largeur de 5% ou plus d'une longueur d'un côté court de la pre mière pellicule d'oxyde d'isolation. Dans un dispositif à semiconducteur conforme à un neuvième aspect de la présente invention, la région de motif fictif comprend une partie de champ définie par la seconde pellicule d'oxyde d'isolation; et un rapport d'aire de la seconde pellicule d'oxyde d'isolation dans la région de motif fictif vis-à-vis de la partie de champ est fixé à environ 1:1. Dans le dispositif à semiconducteur du premier aspect, la pre mière pellicule d'oxyde d'isolation est formée de façon que la distance horizontale entre chaque surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élé- ment inductif ne soit pas inférieure à la distance verticale entre la sur face inférieure de l'élément inductif et la surface du substrat semicon ducteur. Ceci réduit la capacité parasite entre l'élément inductif et le substrat semiconducteur au voisinage des surfaces d'extrémité de la première pellicule d'oxyde d'isolation, ce qui conduit à une réduction de dissipation d'énergie induite de façon électrostatique. En outre la dis sipation d'énergie induite de façon électromagnétique peut être réduite diminuant des angles de perspective qui sont définis lorsque l'élément inductif est observé à partir du substrat semiconducteur, au voisinage des surfaces d'extrémité de la première pellicule d'oxyde d'isolation. Dans le dispositif à semiconducteur du second aspect, la cou che conductrice est formée de façon que la distance horizontale entre chaque surface d'extrémité de la couche conductrice et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à la distance verticale entre la surface inférieure de l'élément inductif et la surface du substrat semiconducteur. Ceci réduit la capacité parasite en tre l'élément inductif et la couche conductrice, ce qui conduit à une ré duction de la dissipation d'énergie induite de façon électrostatique. En outre, la dissipation d'énergie induite de façon électromagnétique peut être réduite en diminuant des angles de perspective qui sont définis lors- l'élément inductif est observé à partir des parties de bord de la cou- conductrice. Le dispositif à semiconducteur du troisième aspect comprend, autour de la première pellicule d'oxyde d'isolation, la région de motif fictif qui est divisée par la seconde pellicule d'oxyde d'isolation ayant fai ble largeur dans la vue en plan, Par conséquent, lorsque la premi' pel licule d'oxyde d'isolation est formée par polissage chimio-mécanique, un creusement dans la première pellicule d'oxyde d'isolation ne s'étendrait pas au-delà de la région de motif fictif. Ceci évite l'extension du creuse ment jusqu'aux régions de formation de transistors . Dans le dispositif à semiconducteur du quatrième aspect, la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique peuvent être réduites dans une structure ou l'autre : la structure dans laquelle la couche conductrice est formée à une hauteur située entre la première pellicule d'oxyde d'isolation et l'élément inductif; et la structure dans laquelle région de motif fictif comprenant la seconde pellicule d'oxyde d'isolation formée autour de la première pellicule d'oxyde d'isolation. Dans le dispositif à semiconducteur du cinquième aspect, le substrat semiconducteur est le substrat SOI. Ceci assure l'isolation entre éléments et permet l'utilisation d'une largeur minimale de pellicule d'oxyde d'isolation, la largeur étant déterminée par la microlithographie. II est donc possible de réduire la taille du dispositif. Dans le dispositif à semiconducteur du sixième aspect, la pre mière pellicule d'oxyde d'isolation est une pellicule d'oxyde d'isolation complète incluant en partie ce qu'on appelle une pellicule d'oxyde d'iso lation partielle. La première pellicule d'oxyde d'isolation est constituée par une première partie ayant la première largeur et s'étendant dans la direction la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, une seconde partie ayant la seconde largeur, inférieure à la première largeur, et qui est formée sous la première partie, 'étendant dans la direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, pour atteindre cette pellicule d'oxyde enterrée. Par conséquent, dans un tel dispositif à semiconducteur qui assure l'isolation entre éléments avec une pellicule d'oxyde d'isolation partielle, la pre mière pellicule d'oxyde d'isolation peut être formée dans le processus de formation la pellicule d'oxyde d'isolation partielle pour assurer l'isola tion entre "léments. Ceci simplifie la fabrication. Dans le dispositif à semiconducteur du septième aspect, la première licule d'oxyde d'isolation est ce qu'on appelle une pellicule d'oxyde d'isolation complète, qui a une largeur prédéterminée et s'étend dans la direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée. Par conséquent, dans un tel dispositif à semiconduc teur qui assure l'isolation entre éléments avec une pellicule d'oxyde d'isolation complète, la première pellicule d'oxyde d'isolation peut être formée dans le processus de formation de la pellicule d'oxyde d'isolation complète pour assurer l'isolation entre éléments. Ceci simplifie le proces sus de fabrication. En outre, cette première pellicule d'isolation n'a pas de région faible épaisseur et de résistance élevée, contrairement à celles incluant en partie la pellicule d'oxyde d'isolation partielle. Ceci permet une réduction de la dissipation d'énergie induite façon élec tromagnétique dans cette pellicule. Dans le dispositif à semiconducteur du huitième aspect, la ré gion de motif fictif a une largeur de 5% ou plus de la longueur des côtés courts de première pellicule d'oxyde d'isolation. Ceci évite qu'un creu sement s'étende au-delà de la région de motif fictif. Dans le dispositif à semiconducteur du neuvième aspect, le rapport d'aire de la seconde pellicule d'oxyde d'isolation dans la région de motif fictif vis-à-vis de la partie de champ est fixé de façon à être ap proximativement de 1:1 dans la vue en plan. Ceci évite effectivement qu'un creusement s'étende au-delà de la région de motif fictif. but de la présente invention est de munir un dispositif à se miconducteur d'une inductance en spirale, qui détermine l'aire d'une cou che isolante devant être formée dans la surface d'une plaquette d'inter connexion sous l'inductance en spirale. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre modes de réalisation donnés à titre d'exemples non limitatifs. La suite de la des cription se réfère aux dessins annexés, dans lesquels figure 1 est une coupe montrant un exemple de la structure d'un dispositif à semiconducteur avec une inductance en spirale; La figure 2 est une coupe montrant un exemple la structure d'un dispositif à semiconducteur avec une inductance en spirale formée au-dessus d'une pellicule d'oxyde d'isolation complète incluant en partie une pellicule d'oxyde d'isolation partielle; La figure 3 est une coupe de la structure d'un dispositif à semi conducteur conforme à un premier mode de réalisation préféré de la pré sente invention; figure 4 est une coupe montrant clairement caractéristi ques de I structure du dispositif à semiconducteur conforme au premier mode de réalisation préféré de la présente invention; La figure 5 est une coupe illustrant les effets de structure du dispositif à semiconducteur conforme au premier mode réalisation préféré de la présente invention; Les figures 6 et 7 sont des schémas illustrant les effets de la structure du dispositif à semiconducteur conforme au premier mode de réalisation préféré de présente invention; La figure 8 une coupe de la structure d'une première modifi cation dans le dispositif à semiconducteur conforme au premier mode de réalisation préféré de présente invention; La figure 9 une coupe de la structure d'une seconde modifi cation dans le dispositif à semiconducteur conforme au premier mode de réalisation préféré de présente invention; La figure 10 une coupe de la structure d'un dispositif à se miconducteur conforme ' un second mode de réalisation préféré de la présente invention; La figure 11 est une coupe de la structure d'une modification dans le dispositif à semiconducteur conforme au second mode de réali sation préféré de la présente invention; La figure 12 est une vue en plan illustrant des interconnexions sous une inductance en spirale; La figure 13 est une coupe illustrant les effets de creusement dans une pellicule d'oxyde d'isolation; La figure 14 une coupe de la structure d'un dispositif à se miconducteur conforme ' un troisième mode de réalisation préféré de la présente invention; La figure 15 est une coupe de la structure d'une modification dans le dispositif à semiconducteur conforme au troisième mode de réali sation préféré; La figure 16 est une vue en plan illustrant l'emplacement d'une région de motif fictif; La figure 17 est une vue en plan illustrant la forme de la région de motif fictif; La figure 18 une coupe de la structure d'un dispositif à se miconducteur conforme @ un quatrième mode de réalisation préféré de la présente invention; La figure 19 est un schéma illustrant la manière de réduire une capacité parasite; La figure 20 une coupe de la structure d'un dispositif à se miconducteur conforme quatrième mode de réalisation préféré de la présente invention; La figure 21 est une coupe d'une forme d'isolation entre élé ments avec une pellicule d'oxyde d'isolation par tranchée; Les figures 22 à 26 sont des coupes relatives ' un procédé de fabrication d'une forme d'isolation entre éléments avec la pellicule d'oxyde d'isolation par tranchée; La figure 27 est une coupe d'une forme d'isolation entre élé ments avec une pellicule d'oxyde d'isolation par tranchée Les figures 28 à 34 sont des coupes relatives @ un procédé de fabrication d'une autre forme d'isolation entre éléments avec la pellicule d'oxyde d'isolation par tranchée; La figure 35 est un schéma synoptique montrant un exemple de la structure d'un dispositif à semiconducteur avec un circuit de haute fré- quence; et figure 36 est une vue en perspective de structure d'une inductance spirale. Introduction Avant de présenter des descriptions de modes de réalisation préférés dispositif à semiconducteur conforme à présente inven tion, on envisagera la structure d'un dispositif à semiconducteur 90A, il lustré sur la figure 1, à titre d'exemple d'un dispositif @ semiconducteur avec une inductance en spirale. La figure 1 montre seulement une partie du dispositif à semi conducteur 90A. En prenant à titre d'exemple le dispositif à semiconduc teur 90 illustré sur la figure 35, une région de la partie de circuit RF 91 et une région de la partie logique 92 sont respectivement représentées sous la forme d'une partie de circuit RF RP et d'une partie logique LP. En se référant à la figure 1, on note que la partie de circuit RF RP et la partie logique LP sont formées sur un substrat silicium sur iso lant, ou SOI, SB, qui est constitué par un substrat en silicium 1, une pel licule d'oxyde enterrée 2 formée sur le substrat en silicium 1, et une cou che SOI 3 formée sur la pellicule d'oxyde enterrée 2. Dans la partie de circuit RF, RP, une pellicule d'oxyde d'isola tion par tranchée 17 est formée dans une zone de la couche SOI 3 qui correspond à la zone d'une inductance en spirale SI (voir la figure 36 en ce qui concerne la structure en plan de l'inductance en spirale). La pelli cule d'oxyde d'isolation par tranchée 17 s'étend jusqu'à la partie logique LP. Dans la partie logique LP, la couche SOI 3 est divisée en deux ré gions SOI 71 et 72 par une pellicule d'oxyde d'isolation par tranchée 15, et des transistors MOS Q31 et Q32 sont respectivement formés sur les régions SOI 71 et 72. Chacun des transistors MOS Q31 et Q32 comprend une pelli cule isolante de grille GZ formée sur la région SOI 71 ou 72, une élec trode de grille GT formée sur la pellicule isolante de grille GZ, une pelli cule de siliciure GS formée sur l'électrode de grille GP, et une pellicule isolante de paroi latérale GW formée de façon à recouvrir les faces laté- rales des pellicules respectives ci-dessus. Ces transistors MOS Q31 et Q32 sont d'un type courant, sans caractéristique spéciale dans leurs structures et leur procédé de fabrication. En ce qui concerne le transistor MOS Q31, il y a en outre une pellicule de silicium SS formée à la surface de la région SOI 71 à l'exté rieur de la pellicule isolante de paroi latérale GW, et des régions de source/drain SD. II va sans dire que le transistor MOS Q32 a la même structure, mais on ne peut pas voir cette structure simplement du fait que la figure montre la coupe du transistor MOS Q32 dans la direction longi tudinale de l'électrode de grille GT. Une pellicule isolante inter-couche 4, consistant par exemple en une pellicule d'oxyde de silicium, est formée de façon à recouvrir la sur face complète du substrat SOI SB, et une interconnexion WL est formée sur la pellicule isolante inter-couche 4 pour établir une connexion électri que entre l'inductance en spirale SI et le transistor MOS 31. Une pellicule isolante inter-couche 5, consistant par exemple en une pellicule d'oxyde de silicium, est formée de façon à recouvrir la sur face de la pellicule isolante inter-couche 4, et l'inductance en spirale SI est formée sur la pellicule isolante inter-couche 5. Une extrémité de l'in ductance en spirale SI est connectée à l'interconnexion WL par l'intermé diaire de la partie de contact CP qui atteint l'interconnexion WL à travers la pellicule isolante inter-couche 5. L'interconnexion WL est connectée électriquement à des éléments à semiconducteur tels que des transistors MOS, mais de telles connexions électriques ne sont pas représentées sur la figure. Contrairement aux pellicules d'oxyde d'isolation par tranchée 15 et 17 qui établissent une isolation électrique complète entre les régions SOI, des pellicules d'oxyde d'isolation sous lesquelles on trouve la région SOI 3 ainsi qu'une région de caisson sont appelées "pellicules d'oxyde d'isolation partielle". Pellicule d'Oxyde d'Isolation Partielle On présente maintenant une brève description des pellicules d'oxyde d'isolation partielle. En principe, transistors MOS ne donnent lieu à aucun déverrouillage en relation avec d'autres transistors MOS, lorsque chacun d'eux est complètement isolé électriquement d'autres éléments par une pellicule d'oxyde d'isolation complète. Par conséquent, la fabrication dispositifs SOI, comportant chacun des transistors CMOS, utilisant pellicule d'oxyde d'isolation complète a eu le mérite d'être capable d'utiliser une largeur d'isolation minimale qui est déterminée par la microlithographie, et de réduire ainsi l'aire de puce. Cependant, de tels dispositifs SOI sont affectés par des effets de corps flottant de substrat, tels des non-linéarités dans des caractéristiques courant-tension à cause porteurs (trous pour des transistors NMOS) qui sont produits par i isation par chocs et sont en suite stockés dans la région de formation de canal (région de corps); une dégradation de la tension de claquage en fonctionnement; et la dépen dance du temps de retard vis-à-vis de la fréquence, à cause d'un poten tiel électrique instable dans la région de formation de canal. A cet égard, on a imaginé des pellicules d'oxyde d'isolation partielle, qui sont également appelés isolation par tranchée partielle. En prenant à titre d'exemple la structure la figure 1, on note que des porteurs peuvent se déplacer à travers région de caisson WR sous la pellicule d'oxyde d'isolation partielle 15. Ceci évite que des porteurs soient stockés dans la région de formation canal et permet de fixer le potentiel électrique dans la région de formation de canal à travers la ré gion de caisson WR. Ainsi, aucun problème 'est occasionné par les ef fets de corps flottant de substrat . En retournant à la figure 1, on note que le dispositif à semicon ducteur 90A est construit de façon que la pellicule d'oxyde d'isolation partielle ou la pellicule d'oxyde d'isolation par tranchée 17 soit formée dans la zone la couche SOI 3 correspondant à la zone de l'inductance à spirale SI. en est ainsi du fait que la pellicule d'oxyde d'isolation par tielle, qui utilisée dans la partie logique LP, est également utilisée dans la partie de circuit RF RP, en vue de la simplification du processus de fabrication. Cependant, la région de caisson WR sous la pellicule d'oxyde d'isolation par tranchée 17 est mince et a des valeurs élevées de résistance, à cause de sa faible concentration en impuretés. Par consé quent, la capacité parasite C1 dans l'inductance L1 illustrée sur la figure 35 est mise à la masse à travers la région de caisson WR, et la valeur de la résistance R1 sur la figure 35 devient élevée. Lorsque la valeur de la résistance R1 augmente, une puissance plus élevée est consommée par dissipation d'énergie induite de façon électrostatique. En outre, la circu lation d'un courant à travers l'inductance en spirale SI produit des cou rants de Foucault dans la région de caisson WR, ce qui conduit à une dissipation d'énergie induite de façon électromagnétique. Les inventeurs de la présente invention ont donc imaginé une structure qui réduira la dissipation d'énergie induite de façon électrosta tique et la dissipation d'énergie induite de façon électromagnétique, en formant une pellicule d'oxyde, au lieu de la région de caisson WR, sous la pellicule d'oxyde d'isolation par tranchée 17. La figure 2 montre un dispositif à semiconducteur 90B avec une telle structure. Pour simplifier, seules l'inductance en spirale et la structure située au-dessous sont représentées sur la figure 2. dispo sitif à semiconducteur 90B est à tous autres égards identiques dispo sitif à semiconducteur 90A de la figure 1. Les mêmes références numéri ques que sur la figure 1 désignent des éléments semblables ou corres pondants, et ils ne sont pas mentionnés ici, pour éviter une redite. Le dispositif à semiconducteur 90B de la figure 2 est construit de façon qu'une pellicule d'oxyde d'isolation par tranchée 18, qui est une pellicule d'oxyde d'isolation complète incluant en partie une pellicule d'oxyde d'isolation partielle, soit formée dans une étendue de la couche SOI 3 qui correspond à l'étendue de l'inductance en spirale SI. La pellicule d'oxyde d'isolation par tranchée 18 est constituée par une première partie 181 ayant une première largeur et s'étendant dans direction approximativement perpendiculaire à la surface de la pellicule d'oxyde enterrée 2, et une seconde partie 182 ayant une se conde largeur inférieure à la première largeur et formée en continuité sous I première partie 181, en s'étendant de façon approximativement perpendi laire à la surface de la pellicule d'oxyde enterrée 2. moins la seconde partie 182 est formée de façon à correspondre à l'étendue de l'inductance en spirale SI. Avec une telle structure, le dispositif à semiconducteur 90B peut réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique par rapport au dispositif @ semiconducteur 90A sur la figure 1. Cependant, dans ré gions ou parties de bord X de la pellicule d'oxyde d'isolation par tranchée 18, la couche SOI 3 s'étend sous la première partie 181, en formant des saillies DP. Comme la région de caisson WR sous la pellicule d'oxyde d'isolation par tranchée 17 sur la figure 1, les saillies DP ont valeurs de résistance élevées, et les inventeurs de la présente invention se sont aperçus qu'il n'était pas possible dans une telle structure de négliger la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique. Ils ont donc effectué une analyse la dissipation d'énergie induite de façon électrostatique et de la dissipation d'énergie induite de façon électromagnétique sont par venus à réaliser une structure permettant une réduction supplémentaire de la dissipation précitée. . Premier Mode de Réalisation Préféré A-1. Structure du Dispositif La structure d'un dispositif à semiconducteur 100 qui réduira davantage la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique est illustrée sur la figure 3, à titre de premier mode de réalisation préféré du dispositif à semiconducteur conforme à la présente invention. Pour simplifier, seules l'inductance en spirale SI et la structure située au-dessous sont repré sentées sur la figure 3. Le dispositif à semiconducteur 100 est à tous autres égards identique au dispositif à semiconducteur 90A représenté sur la figure 1. Les mêmes numéros de référence que sur la figure 1 dé- signent des éléments semblables ou correspondants et ils ne sont pas mentionnés ici pour éviter une redite. Le dispositif à semiconducteur 100 sur la figure 3 est construit de façon qu'une pellicule d'oxyde d'isolation par tranchée , qui est une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle, soit formée dans étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'éten due de l'inductance en spirale SI. En outre, une pellicule de siliciure 51 est formée sur la surface principale de la couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchee 19. pellicule d'oxyde d'isolation par tranchée est constituée par une première partie 191 ayant une première largeur et s'étendant dans une direction approximativement perpendiculaire à surface de la pellicule d'oxyde enterrée 2, et une seconde partie ayant une se conde largeur inférieure à la première largeur et qui formée en conti nuité au-dessous de la première partie 191, en s'étendant de façon ap proximativement perpendiculaire à la surface de la pellicule d'oxyde en terrée 2. Elle est formée de façon qu'une distance horizontale entre cha que surface d'extrémité de la seconde partie 192 (c'est-à-dire la surface d'extrémité de chaque saillie DP de la couche SOI 3 sous la première partie 191) et la surface d'extrémité la plus proche d'une multiplicité de côtés de l'inductance de spirale SI, soit supérieure ou égale à une dis tance prédéterminée. Ici, la seconde partie 192 d'une largeur inférieure à celle de la première partie 191 correspond à la structure d'une pellicule d'oxyde d'isolation complète. On va maintenant décrire les détails de cette structure en se référant à figure 4. La figure 4 simplifie la structure de la figure 3, en omettant hachures de la pellicule d'oxyde d'isolation par tranchée 19, et les pellicules isolantes inter-couches 4 et 5. En se référant à la figure 4, on note que la distance horizontale entre la surface d'extrémité de chaque saillie DP de la couche SOI 3 et la surface d'extrémité la plus proche de l'inductance en spirale SI est dési gnée par So, et une distance entre la surface inférieure de l'inductance en spirale SI et la surface principale supérieure du substrat en silicium 1 est ignée par Do. Sur la figure 4, le rapport de forme n'est pas correct et il est de même pour le rapport entre la distance Sp et la taille de l'inductance en spirale SI. Pour mettre en évidence la distance So, celle ci représentée à une plus grande échelle que l'inductance en spirale si. La distance So est fixée de façon à ne pas être inférieure à distance Do (SD >_ Do), pour réduire ainsi la dissipation d'énergie indue de façon électrostatique et la dissipation d'énergie induite de façon élec tromagnétique aux saillies DP de la couche SOI 3. En effet, lorsque la distance So (la distance entre la saillie DP de couche SOI et l'inductance en spirale SI) augmente, la capacité pa rasite entre la saillie DP et l'inductance en spirale SI diminue et la dissi pation d'énergie induite de façon électrostatique est réduite. En outre, on peut réduire la dissipation d'énergie induite de façon électromagnétique en diminuant des angles de perspective qui sont définis lorsqu'on ob serve l'inductance en spirale SI à partir des saillies DP. On va maintenant présenter une description plus détaillée de la réduction de la dissipation d'énergie induite de façon électromagnétique, en se référant aux figures 5 à 7. La figure 5 montre un angle de perspec tive 81 qui est formé lorsque l'inductance en spirale SI est observée à parti de l'une des saillies DP. L'angle de perspective est défini comme un angle formé par les centres de deux surfaces d'extrémité opposées de l'inductance en spirale SI avec pour sommet un point sur la saillie DP. Les figures 6 et 7 illustrent schématiquement la dissipation d'énergie induite de façon électromagnétique qui est due à l'inductance en spirale SI. La figure 6 montre le cas pour un angle de perspective 81 relativement petit; et la figure 7 montre le cas pour un angle de perspec tive relativement grand, et dans un cas comme dans l'autre le sens de circulation du courant dans les deux côtés opposés de l'inductance en spirale SI est indiqué par des symboles. Sur les côtés droit et gauche de l'inductance en spirale SI, les sens du courant circulant à un certain instant sont diamétralement oppo sés l'un à l'autre, et des champs magnétiques induits par de telles circu lations de courant sur ces côtés sont dirigés différemment. Lorsque l'an- gle de perspective 91 est relativement petit, comme représenté sur la fi gure 6, champs magnétiques MG1 et MG2 au niveau de la saillie DP, qui sont respectivement établis par les côtés gauche et droit de l'induc tance en spirale SI, sont dirigés de façon presque opposée et s'annulent mutuellement, ce qui réduit la dissipation d'énergie induite de façon électromagnétique. Cet effet devient plus notable lorsque l'angle de perspective 91 diminue, c'est-à-dire lorsque la distance horizontale So entre la surface d'extrémité d'une saillie DP et une surface d'extrémité correspondante de l'inductance en spirale SI augmente. Au contraire, des angles perspective 91 plus grands augmentent la dissipation d'énergie induite façon électromagnétique. Un cas extrême est représenté sur la figure 7. Sur la figure 7, la surface d'extrémité d'une saillie est à une certaine distance d'une surface d'extrémité correspondante l'induc tance en spirale SI, mais leurs positions relatives dans la direction avant- arrière sont différentes de celles de la figure 6 dans la mesure ' l'angle de perspective 81 est grand. Par conséquent, les champs magnétiques MG1 et à la saillie DP, qui sont respectivement établis par les côtés gauche droit de l'inductance en spirale SI, sont orientés presque dans la même direction et se renforcent mutuellement, ce qui augmente la dis sipation d'énergie induite de façon électromagnétique. On décrira ulté rieurement dans un quatrième mode de réalisation préféré comment ré duire ici la dissipation d'énergie induite de façon électrostatique. . Effets Comme on l'a décrit, en fixant les distances horizontales SC) entre les surfaces d'extrémité des saillies DP de la couche SOI et des surfaces d'extrémité correspondantes de l'inductance en spirale SI de façon qu'elles ne soient pas inférieures à la distance Do entre la surface inférieure l'inductance en spirale SI et la surface principale supérieure du substrat en silicium 1, il est possible de réduire la dissipation d'éner gie induite de façon électromagnétique au niveau des saillies DP, ainsi que la dissipation d'énergie induite de façon électrostatique. augmentation de la dissipation d'énergie induite de façon électrostatique et de la dissipation d'énergie induite de façon électroma gnétique réduira le facteur Q (le facteur obtenu en divisant l'énergie em- magasinée dans l'inductance par divers types de dissipation) repré sente les performances de l'inductance. Ainsi, le fait de réduire dissi pation d'énergie induite de façon électrostatique et la dissipation d'éner- gie induite de façon électromagnétique contribuera à une augmentation du facteur Q, c'est-à-dire une amélioration des performances, entraînant une augmentation du rendement des circuits et une réduction du facteur de bruit. Dans un exemple, la distance So et la distance Do sont respec tivement d'environ 8 pm et 4 pm. II est difficile de changer notablement la distance Do, qui est déterminée par la structure de base du dispositif à semiconducteur, mais on peut changer aisément la distance chan geant la configuration de la pellicule d'oxyde d'isolation par tranchée 19. En outre, du fait qu'un côté de l'inductance en spirale SI a grande dimension (environ 100 à 200 pm), l'aire complète du dispositif à semi conducteur ne serait pas très fortement augmentée, même si la distance Sp était quelque peu augmentée. Lorsque la distance So est de 8 pm, comme décrit ci-dessus, et l'inductance en spirale SI a une dimension de 200 pm, par exemple, l'aire du dispositif à semiconducteur sera augméntée seulement d'environ 1,2 fois par rapport à ce qu'elle est lorsque la distance So est égale à 0, c'est-à-dire lorsque l'inductance en spirale SI et la pellicul d'oxyde 'isolation par tranchée 19 ont approximativement la même aire. A-3. Première Modification Le dispositif à semiconducteur 100 envisagé ci-dessus est construit de façon que la pellicule d'oxyde d'isolation par tranchée 19, ' est une pellicule d'oxyde d'isolation complète incluant partie la structure d'une pellicule d'oxyde d'isolation partielle, soit formée dans étendue de la surface de la couche SOI 3 plus grande que celle cor respondant à l'étendue de l'inductance en spirale SI. Cette pellicule d'oxyde d'isolation par tranchée 19 peut être remplacée par une pellicule d'oxyde d'isolation par tranchée 20, qui est une pellicule d'oxyde d'isola tion complète, comme illustré dans un dispositif à semiconducteur 100A de la figure 8. Dans cette structure, la pellicule d'oxyde d'isolation par tran chée 20 a une largeur prédéterminée et s'étend de façon approximative- ment perpendiculaire à la surface de la pellicule d'oxyde enterrée 2. La pellicule d'oxyde d'isolation par tranchée 20 est formée de façon que la distance horizontale entre chaque surface d'extrémité de la pellicule d'oxyde d'isolation tranchée 20 (c'est-à-dire la surface d'extrémité de la couche SOI 3) une surface d'extrémité correspondante de l'induc tance en spirale SI soit égale à une distance S2. Sur la figure 8, le rapport de forme n'est pas correct et il en est de même pour le rapport entre la distance S2 et la taille de l'inductance en spirale SI. Pour mettre en évidence la distance S2, celle-ci est repré sentée à plus grande échelle que l'inductance en spirale SI. En fixant distance S2 de façon qu'elle ne soit pas inférieure à la distance Do (S2 _ Do), le dispositif à semiconducteur 100A, comme le dispositif à semiconducteur 100, peut réduire la dissipation d'énergie in duite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique dans les parties de bord de la couche SOI 3. Dans le dispositif à semiconducteur 100A, la pellicule de sili ciure 51 est formée sur la surface principale de la couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchée 20, comme dans le dispo sitif à semiconducteur 100. La pellicule de siliciure 51 est formée par exemple en déposant une pellicule de métal, comme du cobalt ou du ti tane, sur la couche I 3, et en provoquant ensuite la transformation de la pellicule de métal siliciure, par la réaction de formation de siliciure. La pellicule de siliciure 51 a une résistance de valeur inférieure à celle de la couche SOI et par conséquent un courant peut circuler aisément vers la masse à travers la couche SOI 3. Ceci réduit davantage la dissi pation d'énergie induite de façon électrostatique, ce qui contribue à amé liorer le facteur Q. A-2. Seconde modification Bien les dispositifs à semiconducteur 100 et 100A envisa- 30 gés ci-dessus soient tous deux formés sur des substrats SOI, SB, il faut noter que l'application de la présente invention n'est pas limitée au substrat S01. En fait, la présente invention est applicable par exemple à des substrats en silicium correspondant à ce qu'on appelle le substrat massif. Plus précisément, comme illustré dans un dispositif à semicon- ducteur 100B de la figure 9, une pellicule d'oxyde d'isolation par tran chée 20A peut être formée dans une étendue de la surface d'un substrat en silicium 10 plus grande que celle .correspondant à l'étendue de l'in ductance en spirale SI. Dans cette structure, la pellicule d'oxyde d'isolation par tran chée 20A d'une largeur prédéterminée est formée de façon presque per pendiculaire dans le substrat de silicium 10. La pellicule d'oxyde d'isola tion par tranchée 20A est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la pellicule d'oxyde d'isolation par tranchée (c'est-à-dire la surface d'extrémité du substrat en silicium 10) et surface d'extrémité correspondante de l'inductance en spirale SI, soit égale à la distance S2. fixant la distance S2 de façon qu'elle ne soit pas inférieure à la distance (S2 >_ Do), le dispositif à semiconducteur 100B, comme le dispositif à semiconducteur 100A, peut réduire la dissipation d'énergie induite façon électrostatique et la dissipation d'énergie induite de fa çon électromagnétique dans les parties de bord du substrat en silicium 10. Second Mode de Réalisation Préféré 1. Structure du Dispositif Dans les structures du premier mode de réalisation préféré en- visage ci-dessus, la configuration de la pellicule d'oxyde d'isolation par tranchée, i est formée dans la surface du substrat semiconducteur sous l'inductance en spirale, a été conçue de façon à réduire la dissipa tion d'énergi induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique dans le substrat semiconducteur au voisinage de l'interface entre le substrat semiconducteur et la pellicule d'oxyde d'isolation par tranchée. II faut cependant noter que l'application de la présente invention n'est pas limitée à la configuration de la pelli cule d'oxyde d'isolation par tranchée. En fait, la présente invention également applicable à la configuration de diverses couches conductri- ces, telles des couches d'interconnexion. figure 10 montre la structure d'un dispositif à semiconduc teur 200 à titre de second mode de réalisation préféré du dispositif à se miconducteur conforme à la présente invention. Pour simplifier, seules l'inductance en spirale SI et la structure située au-dessous sont représentées sur la figure. Le dispositif à semi conducteur est à tous autres égards identique au dispositif à semi- conducteur représenté sur la figure 1. Les mêmes numéros de réfé rence que sur figure 1 désignent des éléments semblables ou corres pondants, et i ne sont pas mentionnés ici pour éviter une redite. Le ispositif à semiconducteur 200 de la figure 10 est similaire au dispositif ' semiconducteur 100 illustré sur la figure 3 par le fait que la pellicule d'oxyde d'isolation par tranchée 19 est formée dans la surface de la couche SOI 3, mais il en diffère par le fait qu'une couche d'inter connexion WL1 est formée dans une pellicule isolante inter-couche (non représentée) au-dessus de la pellicule d'oxyde d'isolation par tranchée 19. La couche d'interconnexion WL1 est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la couche d'in terconnexion WL1 et la surface d'extrémité la plus proche de l'inductance en spirale SI soit égale à la distance Sl. Sur la figure 10, le rapport de forme n'est pas correct et il en est de même pour le rapport entre la distance SC) et la tai le de l'induc tance en spirale SI. Pour mettre en évidence la distance , celle-ci est représentée à plus grande échelle que l'inductance en spiral SI. En fixant la distance S, de façon qu'elle ne soit pas inférieure à la distance Do (S, >_ Do), la capacité parasite entre la couche d'intercon nexion WL1 et l'inductance en spirale SI est réduite, et de ce fait la dis sipation d'énergie induite de façon électrostatique est réduite. En outre, la dissipation d'énergie induite de façon électromagnétique peut être ré duite en diminuant les angles de perspective qui sont définis lorsque l'in ductance en spirale SI est observée à partir des parties de bord de la couche d'interconnexion WL1. La couche d'interconnexion WL1 peut être une couche d'inter connexion en métal ou en silicium polycristallin, à condition qu'elle soit une couche conductrice. Elle peut également être une couche conduc trice, telle 'un motif fictif de conducteurs métalliques, qui est formée à l'installation ces conducteurs métalliques. Un tel motif fictif est formé pour éviter que les conducteurs métalliques soient trop espacés, afin 'améliorer ainsi la planéité lorsque la pellicule isolante inter-couche lanie par un traitement de polissage chimio-mécanique dans structure dans laquelle les conducteurs métalliques sont recouverts par la pellicule isolante inter-couche. De cette manière, il est possible de réduire la dissipation 'énergie induite de façon électrostatique et la dissipation d'énergie in duite de façon électromagnétique en évitant autant que possible de sous l'inductance en spirale SI des couches constituant des conduc teurs, incluant des couches d'interconnexion. B-2. Modification Bien que le dispositif à semiconducteur 200 envisagé ci-dessus soi formé sur le substrat S01, SB, il faut noter que l'application de présente invention n'est pas limitée au substrat SOI. En fait, la présente invention est également applicable à des substrats en silicium correspon dant à ce qu'on appelle le substrat massif. Comme illustré dans un dispositif à semiconducteur 200 de la figure 11, la pellicule d'oxyde d'isolation par tranchée 20A peut être for mée dans une étendue de la surface du substrat en silicium 10 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. Ensuite, la couche d'interconnexion WL1 peut être formée dans une pelli cule isolante inter-couche (non représentée) sur la pellicule d'oxyde d'isolation par tranchée 20A, de façon que la distance horizontale entre chaque surface d'extrémité de la couche d'interconnexion WL1 et la sur face d'extrémité la plus proche de l'inductance en spirale SI, soit égale à la distance Sl. II va sans dire, ici, que la distance S, est fixée de façon à ne pas être inférieure à la distance Do (S, ? DO). B-3. Interconnexion au-dessous de l'Inductance en Spirale Dans les structures mentionnées ci-dessus, on évite autant que possible de placer sous l'inductance en spirale SI des couches devant être des conducteurs. Cependant, en pratique, comme représenté sur la figure 10, l'inductance en spirale SI est connectée à l'interconnexion sous-jacente par l'intermédiaire de la partie de contact CP qui traverse une pellicule isolante inter-couche, non représentée. Par conséquent, moins l'interconnexion WL est présente sous l'inductance en spirale SI. Dans un tel cas, on peut atténuer la dissipation d'énergie in duite de façon électrostatique en plaçant des connexions entre l'inter connexion WL et l'autre interconnexion formée dans d'autres couches, à l'extérieur de l'étendue définie par la distance S, précitée. En procédant ainsi, on peut éviter une augmentation de la dissipation d'énergie induite de façon électrostatique, qui se produira aux connexions à l'endroit au quel deux couches conductrices, ou plus, se recouvrent. Une telle structure est illustrée sur la figure 12. La figure 12 est une vue en plan de l'inductance en spirale SI, dans laquelle les lignes en pointillés indiquent les positions situées à la distance S, de quatre côtés de l'inductance en spirale SI, sous la forme d'une région frontière de configuration d'interconnexion Comme représenté sur la figure 12, l'interconnexion WL est formée de façon à s'étendre delà de la région frontière de configura tion d'interconnexion Z, et à être connectée par l'intermédiaire d'une par tie de contact CP1 à une interconnexion WL2 formée dans une couche différente. La même chose s' tique à l'autre extrémité de l'inductance en spirale SI. L'autre extrémité de l'inductance en spirale SI s'étend au-delà de la région de frontière de configuration d'interconnexion Z, et est con nectée par l'intermédiaire d'une partie de contact CP2 à une intercon nexion WL3 formée dans une couche différente. C. Troisième Mode de Réalisation Préféré C-1. Structure du Dispositif Dans les structures du premier mode de réalisation préféré conforme à la présente invention, la pellicule d'oxyde d'isolation par tran chée, qui est formée dans la surface du dispositif à semiconducteur sous l'inductance en spirale, s'étend sur une étendue plus grande que celle correspondant à l'étendue de l'inductance en spirale. Cependant, la for mation de la pellicule d'oxyde d'isolation par tranchée sur une telle éten due agrandie est susceptible d'occasionner un creusement qui fait que la pellicule d'oxyde d'isolation tranchée présente une forme en cuvette. Dans la formation la pellicule d'oxyde d'isolation par tran chée, après qu'une tranchée été formée, une pellicule d'oxyde est in- troduite dans la tranchée et une partie inutile de la pellicule d'oxyde enlevée traitement de polissage chimio-mécanique. A ce moment, tranchée d'une grande étendue donne lieu à un enlèvement trop impor tant de I pellicule d'oxyde à partir de la tranchée, ce qui occasionne un creusement. titre d'exemple de la manière selon laquelle le creusement se produit, I figure 13 montre une structure d'un dispositif à semiconduc teur 80. En se référant à la figure 13, on note que dans le substrat SOI, SB, constitué par le substrat en silicium 1, la pellicule d'oxyde enterrée 2 formée sur substrat en silicium 1 et la couche SOI 3 formée sur la - licule d'oxyde enterrée 2, une pellicule d'oxyde d'isolation par tranchée 60 qui est pellicule d'oxyde d'isolation partielle est formée dans étendue de la surface de la couche SOI 3 plus grande que celle corres pondant à l'étendue de l'inductance en spirale SI. II y a des régions de formation de transistor MOS QR, ayant chacune une région S01 73, des deux côtés de la pellicule d'oxyde d'iso lation par tranchée 60. Un transistor MOS Q33 est formé dans chacune des régions SOI 73. Chaque transistor MOS Q33 comprend une pellicule isolante de grille GZ formée sur la région SOI 73, une électrode de grille GT formée sur la licule isolante de grille GZ, et une pellicule de siliciure GS for mée sur 'électrode de grille GT. Ces transistors MOS 33 sont d'un type courant sans aucune caractéristique spéciale dans leurs structures et leur procédé de fabrication. La pellicule isolante inter-couche 4, formée par exemple par une pellicule d'oxyde de silicium, est établie de façon à recouvrir la tota lité de la surface du substrat SOI, SB, et l'interconnexion WL est formée sur la pellicule d'isolation inter-couche 4 pour établir des connexions électriques entre l'inductance en spirale SI et les transistors MOS Q33. La pellicule isolante inter-couche 5, formée par exemple par une pellicule d'oxyde de silicium, est établie de façon à recouvrir la sur face de pellicule isolante inter-couche 4, et l'inductance en spirale SI est formée sur la pellicule isolante inter-couche 5. Une extrémité de l` ductance spirale SI est connectée à l'interconnexion WL par l'intermé diaire de 1 partie de contact CP qui atteint l'interconnexion WL à travers la Ilicule isolante inter-couche 5. Dans le dispositif à semiconducteur 80 avec une telle structure, la surface de la pellicule d'oxyde d'isolation par tranchée 60 est creusée en cuvette. Les parties de bords supérieures d'une telle pellicule d'oxyde d'isolation par tranchée 60, où le creusement se produit, ont forme différente de celles de pellicules d'oxyde d'isolation par tranchée norma- et peuvent avoir les effets nuisibles consistant dans l'abaissement de la valeur de seuil des transistors MOS Q33 en contact avec parties de bords supérieures, la dégradation de la fiabilité des pellicules isolan tes de grille GZ, et autres. II y a également une possibilité que des impu retés de source/drain puissent être implantées dans la région de forma tion de canal (partie de corps) à travers la pellicule d'oxyde d'isolation par tranchée 60 amincie, occasionnant ainsi une instabilité dans le fonc tionnement du transistor. A titre de troisième mode de réalisation préféré du dispositif à semiconducteur conforme à la présente invention, la figure 14 montre une structure d'in dispositif à semiconducteur 300 qui empêchera le creusement dans la pellicule d'oxyde d'isolation par tranchée qui est for mée sur une grande étendue. Pour simplifier, l'inductance en spirale SI et seulement la structure au voisinage de la pellicule d'oxyde d'isolation par tranchée 19 sous l'inductance en spirale SI sont représentées sur la fi gure 14. Le dispositif à semiconducteur 300 est à tous autres égards identique au dispositif à semiconducteur 80 illustré sur la figure 13. Les mêmes numéros de référence que sur la figure 13 désignent des élé ments semblables ou correspondants et ils ne sont pas mentionnés ici pour éviter une redite. En se référant à la figure 14, on note que la pellicule d'oxyde d'isolation par tranchée 19, qui est une pellicule d'oxyde d'isolation com plète incluant en partie la structure de la pellicule d'oxyde d'isolation partielle, est formée dans une étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'étendue de l'inductance en spi rale SI. La structure de la pellicule d'oxyde d'isolation par tranchée 19 est illustrée sur la figure 3, et par conséquent il va sans dire que la dissi pation d'énergie induite de façon électrostatique et la dissipation d'éner gie induite de façon électromagnétique peuvent être réduites en fixant la distance So de façon qu'elle ne soit pas inférieure à la distance Do (SD >_ Do). La couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchée 19 forme une région de motif fictif DMR de la pellicule d'oxyde d'isolation par tranchée. Dans cette région de motif fictif DMR, une multi plicités de pellicules d'oxyde d'isolation partielle PT, ayant chacune une plus petite étendue que la pellicule d'oxyde d'isolation par tranchée 19, sont établies pour définir des parties de champ FP. Le creusement pendant le traitement de polissage chimio- mécanique a la propriété de se produire de façon perceptible dans pellicules d'oxyde de champ de grande étendue, et au voisinage de - les-ci, comme la pellicule d'oxyde d'isolation par tranchée 19, et de se produire dans les pellicules d'oxyde de champ avec de petites éten dues. Par conséquent, la région de motif fictif DMR, incluant les pellicu les d'oxyde d'isolation partielle PT avec de petites étendues, est formée autour de la pellicule d'oxyde d'isolation par tranchée 19. Ceci évite l'extension creusement jusqu'aux régions de formation de transistor MOS QR, évite de ce fait une dégradation des caractéristiques des transistors MOS. C-2. Modification Le dispositif à semiconducteur 300 envisagé ci-dessus est construit façon que la pellicule d'oxyde d'isolation par tranchée 19, qui est pellicule d'oxyde d'isolation complète incluant en partie structure d'une pellicule d'oxyde d'isolation partielle, soit formée dans une étendue la surface de la couche SOI 3 plus grande que celle - respondant @ l'étendue de l'inductance en spirale SI. Cette pellicule d'oxyde d'isolation par tranchée 19 peut être remplacée par une pellicule d'oxyde d'isolation par tranchée 20 qui est une pellicule d'oxyde d'isola tion complète, comme illustré dans un dispositif à semiconducteur 300A de la figure 15. Dans ce cas, la pellicule d'oxyde d'isolation par tranchée 20 est formée de façon que la distance horizontale entre chaque surface d'ex trémité de la pellicule d'oxyde d'isolation par tranchée 20 (c'est-à-dire la surface d'extrémité de la couche SOI 3) et une surface d'extrémité cor respondante de l'inductance en spirale SI soit égale à la distance S2. Les mêmes numéros de référence que sur la figure 14 désignent des - ments semblables ou correspondants, et ils ne sont pas mentionnés ' i pour éviter une redite. fixant la distance S2 de façon qu'elle ne soit pas inférieure à la distance (S2 >_ Do), le dispositif à semiconducteur 300A, comme le dispositif à semiconducteur 100, peut réduire la dissipation d'énergie duite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique dans les parties de bord de la couche SOI 3. couche SOI 3 autour de la pellicule d'oxyde d'isolation tranchée forme la région de motif fictif DMR de la pellicule d'oxyde d'isolati tranchée. Dans cette région de motif fictif DMR, une multi plicités de pellicules d'oxyde d'isolation complète FT, ayant chacune une étendue plus petite que la pellicule d'oxyde d'isolation par tranchée 19, sont formées de façon à définir les parties de champ FP. En outre, une pellicule d'oxyde d'isolation combinée BT, qui est une combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle, est formée dans l'interface entre la région de motif fictif DMR et chacune des régions de formation de tran sistor MOS QR. Des pellicules d'oxyde d'isolation partielle PT sont for mées dans régions de formation de transistor MOS QR. cette manière, la région de motif fictif DMR, comprenant les pellicules 'oxyde d'isolation complète FT avec de petites étendues et la pellicule d'oxyde d'isolation combinée BT, est formée autour de la pelli cule d'oxyde d'isolation par tranchée 20. Ceci empêche l'extension creusement jusqu'aux régions de formation de transistor MOS QR, évite de fait une dégradation des caractéristiques des transistors MOS. . Etendue de la Région de Motif Fictif va maintenant décrire l'étendue de la région de motif fictif DMR, en se référant à la figure 16. La figure 16 est une vue en plan montrant schématiquement configuration de la région de motif fictif DMR, dans laquelle l'étendue l'inductance en spirale SI est présentée sous la forme d'une région d'in ductance rectangulaire SPR qui est entourée par une région d'isolation complète FR de la pellicule d'oxyde d'isolation par tranchée 19 ou 20. Il va sans dire que l'écartement entre la ligne continue définissant la région d'inductance SPR et la ligne en pointillés définissant la région d'isolation complète FR, correspond à l'une ou l'autre des distances Sp ou S2 pré citées. En outre, la région de motif fictif DMR est formée de façon à entourer la région d'isolation complète La région de motif fictif DMR doit de préférence être établie de façon à avoir une largeur de 5% ou plus de la longueur d'un côté court de la région d'isolation complète FR. Ceci vient du fait que des expériences effectuées par les inventeurs, et autres, ont prouvé que le degré de creusement pendant le traitement de polissage chimio-mécanique dépen dait de la longueur de côtés courts d'une pellicule d'oxyde de champ de grande étendue, telle que la pellicule d'oxyde d'isolation par tranchée 19 ou 20, et que le creusement s'étend sur ou plus d'une telle longueur de côtés courts, au-delà du bord extérieur la pellicule d'oxyde d'isola tion par tranchée. Par conséquent, en fixant la région de motif fictif DMR de façon qu'elle ait une largeur de 5% ou plus la longueur des côtés courts de la région d'isolation complète FR, il possible d'éviter l'extension du creusement jusqu'aux régions de formation de transistor MOS QR. C-4. Forme de l'Emplacement la Région de Motif Fictif En se référant maintenant à figure 17, on va décrire une forme de l'emplacement de la région de motif fictif DMR. La figure 17 est une vue en plan montrant une partie de la ré gion d'isolation complète FR et la région de motif fictif DMR illustrée sur la figure 16, dans laquelle les formes parties de champ FP dans la région de motif fictif DMR sont illustrées comme des carrés dans le plan du papier. Les parties de champ FP doivent de préférence être formées de façon que le rapport d'aire entre les parties de champ FP et une pellicule d'oxyde d'isolation (incluant les pellicules d'oxyde d'isolation complète PT, les pellicules d'oxyde d'isolation partielle FT, et autres) IX se trou vant autour, devienne approximativement :1. Lorsque la longueur d'un côté des parties de champ FP est prise égale à 1, le rapport d'aire entre les parties de champ FP et la pel- licule d'oxyde d'isolation IX se trouvant autour peut être fixé approximati vement à 1:1 en fixant à 1,4 la longueur d'un côté de la pellicule d'oxyde d'isolation IX. D. Quatrième Mode de Réalisation Préféré Dans les structures des premier à troisième modes de réalisa tion préférés conformes à la présente invention, la pellicule d'oxyde d'isolation par tranchée, qui est formée dans la surface du substrat semi conducteur sous l'inductance en spirale, s'étend sur une distance plus grande que le correspondant à l'étendue de l'inductance en spirale. Non seulement la pellicule d'oxyde d'isolation par tranchée trouvant sous l'inductance en spirale, mais également d'autres pellicules d'oxyde d'isolation tranchée devant être formées dans la surface dispositif à semiconducteur sous un condensateur et un élément résistif, peuvent avoir la même configuration. Dans de tels cas également, il est possible de réduire une com posante de capacité parasite et donc la dissipation d'énergie induite de façon électrostatique. figure 18 montre par exemple le cas dans lequel I inductance en spirale SI dans le dispositif à semiconducteur 100 de la figure 3 est remplacée par un condensateur CC, sous lequel se trouve la pellicule d'oxyde d'isolation par tranchée 19. Le condensateur CC avec une structure courante comprend deux électrodes ED1 et ED2 qui sont connectées à des couches d'inter- connexion différentes (non représentées). Sur la figure 18, la distance horizontale entre une surface d'ex- trémité de chaque saillie DP de la couche SOI 3 et une surface d'extré mité correspondante de l'électrode ED1 du condensateur CC est dési- gnée par la distance So, et une distance entre la surface inférieure de l'électrode ED1 du condensateur CC et la surface principale supérieure du substrat en silicium 1 est désignée par la distance Do. La dissipation d'énergie induite de façon électrostatique peut être réduite en fixant la distance So de façon qu'elle ne soit pas infé rieure à la distance Do (SD >_ Do). On va maintenant décrire la réduction de la dissipation de puis sance induite de façon électromagnétique, en se référant à la figure 19. Lorsque I substrat en silicium 1 faisant face à l'électrode ED1 du con densateur CC est pris comme une électrode virtuelle 1 sur la figure 19, une capacité parasite Cd est créée avec pour diélectrique un matériau isolant entre l'électrode ED1 et l'électrode virtuelle 1. On peut exprimer la capacité parasite Cd par l'équation (1) suivante dans laquelle E est la permittivité du diélectrique. D'autre part, lorsqu'une saillie DP de la couche SOI 3 prise à titre lectrode en association avec l'électrode ED1 du condensateur CC, capacité parasite CS est créée avec pour diélectrique maté riau isolant entre la saillie DP et l'électrode ED1 du condensateur CC. Dans ce cas, une distance linéaire entre la saillie DP de la couche SOI 3 et l'électrode ED1 du condensateur CC peut être exprimée par la racine carrée de Sot + Dot, et la capacité parasite CS peut être exprimée par l'équation (2) suivante Pour la distance So de 0 (c'est-à-dire avec une structure classi que), la capacité parasite CS est égale à la capacité parasite Cd; par conséquent, la capacité parasite totale est deux fois plus élevée la capacité parasite Cd. Dans la présente invention, la distance So n' pas inférieure à la distance Do. Par conséquent, lorsque par exemple So = Do, la capacité parasite CS peut être exprimée par l'équation (3) suivante: Comme on peut le voir d'après l'équation (3), la capacité para site CS est égale à la fraction 1/#_2 de la capacité parasite Cd. La capa cité parasite peut donc être plus faible que dans des cas classiques, ce qui entraîne une réduction de la dissipation de puissance induite de fa- çon électrostatique. Ce mécanisme s'applique également aux premier à troisième modes de réalisation préférés. La figure 20 montre le cas dans lequel l'inductance en spirale SI dans le dispositif à semiconducteur 100 de la figure 3 est remplacée un élément résistif RE, sous lequel la pellicule d'oxyde d'isolation par tranchée 19 est formée. L'élément résistif RE avec une structure courante a ses deux extrémités connectées à des couches d'interconnexion différentes (non représentées). Sur la figure 20, une distance horizontale entre la surface d'ex- trémité de chaque saillie DP de la couche SOI 3 une surface d'extré mité correspondante de l'élément résistif RE est désignée par la distance et une distance entre la surface inférieure de l'élément résistif RE et surface principale supérieure du substrat en silicium 1 est désignée par la distance Do. Comme on l'a décrit, la dissipation de puissance induite de fa çon électrostatique peut être réduite en fixant la distance So de façon qu'elle ne soit pas inférieure à la distance Do (SD En outre, comme dans le troisième mode de réalisation préféré, il sans dire qu'il est possible d'empêcher l'extension du creusement régions de formation de transistors MOS, et de ce fait une dégrada tion des caractéristiques des transistors MOS, en incorporant la région de motif fictif autour de la pellicule d'oxyde d'isolation par tranchée 19. E. Formes d'Isolation entre Eléments avec Diverses Pellicules d'Oxyde d'Isolation par Tranchée Dans la description précédente, la pellicule d'oxyde d'isolation par tranchée sous la forme d'une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle, est illustrée sur la figure 2; et la pellicule d'oxyde d'isolation combinée qui est une combinaison d'une pellicule d'oxyde d'isolation complète d'une pellicule d'oxyde d'isolation partielle, est illustrée sur la figure 27. On va maintenant décrire un exemple de la configuration d'isolation d'éléments et son procédé de fabrication utilisant les pellicules d'oxyde d'isolation par tranchée ci-dessus. -1. Première Forme figure 21 montre la structure d'un dispositif @ semiconduc teur 400 qui établit une isolation entre éléments avec une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle. Une pellicule d'oxyde d'isolation par tran chée 33 illustrée sur cette figure correspond à la pellicule d'oxyde d'iso lation par tranchée 19 décrite dans le premier mode de réalisation préféré. En se référant à la figure 21, on note que dans dispositif à semiconducteur ayant la structure SOI constituée par le substrat en sili cium 1, la pellicule d'oxyde enterrée 2 et la couche SOI 3, chaque région de formation de transistor dans la couche SOI 3 est divisée par une pelli cule d'oxyde d'isolation partielle 31 avec une région de caisson formée au-dessous. Une région de caisson de type p 11 est formée sous la pelli cule d'oxyde d'isolation partielle 31 qui assure l'isolation entre des tran sistors NMOS, et une région de caisson de type n 12 est formée sous la pellicule d'oxyde d'isolation partielle 31 qui assure l'isolation entre des transistors PMOS. L'isolation entre les transistors PMOS et les transistors NMOS est réalisée par la pellicule d'oxyde d'isolation par tranchée 33. La pellicule d'oxyde d'isolation par tranchée 33 comporte des régions de caisson 29 dans une région de la partie inférieure, mais dans la plupart des régions elle s'étend depuis la surface supérieure jusqu'à la surface inférieure de la couche SOI 3 pour établir une isolation complète entre les transistors PMOS et les transistors NMOS. La région de caisson 11 est formée de façon à entourer des ré gions de drain et de source 5 et 6 du groupe de transistors NMOS, et la région de caisson 12 est formée de façon à entourer des régions de drain et de source 5 et 6 du groupe de transistors PMOS. La surface de la cou che SOI 3 est recouverte par la pellicule isolante inter-couche 4. Un seul transistor MOS isolé des autres par la pellicule d'oxyde d'isolation partielle 31 comprend la région de drain 5, la région de source 6, une région de formation de canal 7, ces régions 5, 6, 7 étant formées dans la couche SOI 3, une pellicule d'oxyde de grille 8 formée sur la ré gion de formation de canal 7, et une électrode de grille 9 formée sur la pellicule d'oxyde de grille 8. Une couche d'interconnexion 22 formée sur la pellicule isolante inter-couche 4 est connectée électriquement à ré gion de drain ou de source 5, 6 par l'intermédiaire d'un contact 21 formé dans la pellicule isolante inter-couche 4. En se référant maintenant aux figures 22 à 26, on va décrire le processus d'isolation entre éléments dans le dispositif à semiconducteur 400. Premièrement, on prépare comme représenté sur la figure 22 le substrat , SB, constitué par le substrat en silicium 1, la pellicule d'oxyde enterrée 2 et la couche SOI 3. Normalement, la couche SOI 3 a une épaisseur de 50 à 200 nm, et la pellicule d'oxyde enterrée 2 a une épaisseur 100 à 400 nm. Le substrat SOI, SB, peut être formé par n'importe quel procé dé, tel que procédé SIMOX, pour former la pellicule d'oxyde enterrée 2 par implantation ionique d'oxygène, le procédé d'assemblage de tran ches, ou autres. La présente invention n'impose aucune limitation sur le procédé fabrication du substrat SOI, SB. Ensuite, on dépose sur le substrat SOI 3, dans l'ordre, une pel licule d'oxyde 41 ayant une épaisseur d'environ 20 nm, et une pellicule de nitrure ayant une épaisseur d'environ 200 nm. Ensuite, une opération de définition de motif de la région d'isolation utilisant à titre de masque une matière de réserve 43 dans laquelle on a défini un motif, attaque une pellicule à trois couches cons tituée par la pellicule de nitrure 42, la pellicule d'oxyde 41 et la couche SOI 3, de façon à laisser la partie inférieure de la couche SOI 3. Ceci procure des tranchées partielles relativement larges, 44A, et des tran chées partielles relativement étroites, 44B, comme représenté sur la fi gure 23. Les tranchées partielles 44A sont utilisées pour l'isolation com plète et les tranchées partielles 44B pour l'isolation partielle. Les tran chées partielles 44A et 44B sont formées de façon à laisser la partie in férieure de la couche SOI 3. Ensuite, comme représenté sur la figure 24, on forme des pelli cules d'oxyde 47 à titre de parois latérales sur les surfaces latérales des tranchées partielles 44A et 44B, de façon que les surfaces de fond des tranchées partielles 44B soient recouvertes par ces parois latérales, mais que parties centrales du fond des tranchées partielles 44 soient à nu. Ceci alise le fait que la largeur des tranchées partielles 44B est infé rieure ' celle des tranchées partielles 44A. En utilisant à titre de masques les pellicules d'oxyde 47, on ef fectue une attaque de silicium sur la couche SOI 3, comme représenté sur la figure 25. De ce fait, une partie de la couche SOI 3 qui n'est pas recouverte par les pellicules d'oxyde 47, comprenant les parties au- dessous des parties centrales de fond des tranchées partielles 44A, est enlevée et une partie de la surface de la pellicule d'oxyde enterrée 2 est mise à nu. Après le dépôt d'une pellicule d'oxyde ayant une épaisseur d'environ 500 nm, on effectue un polissage par un traitement de polis sage chimio-mécanique, d'une manière similaire à l'isolation par tranchée classa de façon à enlever partiellement la pellicule de nitrure 42, En suite, enlève la pellicule de nitrure 42 et la pellicule d'oxyde 41 pour obtenir la structure représentée sur la figure 26, dans laquelle les pelli cules d'oxyde d'isolation partielle 31 (et la couche SOI 3 au-dessous) et les pellicules d'oxyde d'isolation par tranchée 33 la couche SOI 3 sous une partie de celles-ci) sont formées sélectivement. Ensuite, on forme des transistors NMOS des transistors PMOS respectivement dans la région de formation de transistor NMOS et dans la région de formation de transistor PMOS, par I procédé existant. Ceci achève le dispositif à semiconducteur 400 représenté sur la figure 7. E-2. Seconde Forme La figure 27 montre la structure d'un dispositif à semiconduc teur qui assure l'isolation entre éléments avec une pellicule d'oxyde d'isolati combinée qui est une combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle. Une pellicule d'oxyde d'isolation combinée BT1 illustrée sur cette figure cor respond à la pellicule d'oxyde d'isolation combinée BT décrite comme une modification dans le troisième mode de réalisation préféré. Comme représenté sur la figure 27, le dispositif à semiconduc teur est formé sur le substrat SOI, SB, avec la pellicule d'oxyde en terrée et la couche SOI 3 formées sur le substrat en silicium 1. Le dis positif comporte une région NR pour former des transistors NMOS et une région PR pour former un transistor PMOS, entre lesquelles se trouve la pellicule d'oxyde d'isolation combinée BT1 qui est une combi naison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle. La forme en coupe de la pellicule d'oxyde d'isolation combinée BT1 est telle que la partie du côté de la région PR atteint la pellicule d'oxyde enterrée 2 à travers la couche SOI 3, tandis qu'une région de caisson de type p WR1 se trouve au-dessous de la partie du côté de la région NR. Sur la couche 3 dans la région NR, deux transistors NMOS N11 et N12 sont formés isolés l'un de l'autre par une pellicule d'oxyde d'isolation partielle PT1 dessous de laquelle se trouve la région de caisson WR1. Le transistor NMOS M11 formé du côté gauche de la pellicule d'oxyde d'isolation partielle PT1 sur la couche SOI 3 comprend une pelli cule d'oxyde de grille 1 s'étendant entre la pellicule d'oxyde d'isola tion partielle PT1 et une autre pellicule d'oxyde d'isolation combinée BT1, et une électrode de grille GT11 formée sur la pellicule d'oxyde de grille G011, avec ses extrémités engagées sur la surface supérieure de la pel licule d'oxyde d'isolation partielle PT1 et de l'autre pellicule d'oxyde d'isolation combinée Le transistor NMOS M12 formé du côté droit de la pellicule d'oxyde d'isolation partielle PT1 sur la couche SOI 3 comprend une pelli cule d'oxyde de grille G012 s'étendant entre la pellicule d'oxyde d'isola tion partielle PT1 et l'autre licule d'oxyde d'isolation combinée BT1, et une électrode de grille GT12 formée sur la pellicule d'oxyde de grille G012, avec ses extrémités engagées sur la surface supérieure de la pel licule d'oxyde d'isolation partielle PT1 et de la pellicule d'oxyde d'isola tion combinée BT1. En outre, une pellicule d'oxyde d'isolation partielle PT2 est for mée sur la couche SOI 3 dans la région PR, et un transistor PMOS M13 est formé sur la couche 3 entre la pellicule d'oxyde d'isolation par tielle PT2 et la pellicule d'oxyde d'isolation combinée BT1. Le transistor PMOS M13 comprend une pellicule d'oxyde de grille G013 s'étendant entre la pellicule d'oxyde d'isolation partielle PT2 et la pellicule d'oxyde d'isolation combinée BT1, et une électrode de grille GT13 formée sur la pellicule d'oxyde de grille G013, avec ses trémités engagées sur la surface supérieure de la pellicule d'oxyde d'isolation partielle PT2 et de la pellicule d'oxyde d'isolation combinée BT1. Ensuite, une pellicule isolante inter-couche 9 est formée sur surface du substrat S01, SB, et une multiplicité de contacts de grille sont formés de façon que chacun d'eux atteigne une extrémité de l'une quelconque des électrodes de grille GT11, GT12 et GT13 à travers la pellicule isolante inter-couche 9. Les contacts de grille GS sont connec tés à des couches d'interconnexion WLO dont le motif est défini sur la pellicule isolante inter-couche 9. En se référant maintenant aux figures 28 à 34, on va décrire le processus d'isolation entre éléments dans le dispositif à semiconducteur 500. Premièrement, on prépare comme représenté sur la figure 28 le substrat SOI, SB, avec la pellicule d'oxyde enterrée 2 et la couche SOI formée sur le substrat en silicium 1. Le substrat SOI, SB, peut être formé par n'importe quel procédé, comme le procédé SIMOX, le procédé d' - semblage de tranches, ou autres. Normalement, la couche SOI 3 a épaisseur de 50 à 200 nm, et la pellicule d'oxyde enterrée 2 a une épai seur de 100 à 400 nm. Une pellicule d'oxyde (couche d'extension d'oxyde) OX11 d'en viron 5 à 50 nm (50 à 500 A) d'épaisseur est formée sur la couche SOI 3 par dépôt chimique en phase vapeur dans une condition de température d'environ 800 C. Selon une variante, la pellicule d'oxyde OX11 peut être formée par oxydation thermique de la couche S01 3 dans une conditi température d'environ 800 à 100 C. Ensuite, une couche de silicium polycristallin (couche d'exten ion d'oxyde) PS11 d'environ 10 à 100 nm (100 à 1000 A) d'épaisseur formée sur la pellicule d'oxyde OX11 par dépôt chimique en phase peur. En outre, une pellicule de nitrure SN11 d'environ 50 à 200 nm (500 à 2000 A) d'épaisseur est formée sur la couche de silicium poly cristallin PS11 par dépôt chimique en phase vapeur dans une condition température d'environ 700 C. La pellicule de nitrure peut être rempla- cée par une pellicule d'oxynitrure qui est formée dans une atmosphère consistant en un mélange d'azote et d'oxygène de façon à conteni de l'azote un pourcentage de quelques pourcents à quelques dizaines de pourcents. A la suite de ceci, un masque de matière de réserve RM11 est formé la pellicule de nitrure SN11 par une opération de définition de motif. Le masque de matière de réserve RM11 a un motif tel que des ou vertures soient formées dans des parties correspondant aux empl - ments des pellicules d'oxyde d'isolation partielle PT1 et PT2 et de la - licule d'oxyde d'isolation combinée BT1 (figure 1). A l'étape représentée sur la figure 29, la pellicule de nitrure SN11 est attaquée conformément au motif d'ouvertures du masque matière de réserve RM11. En utilisant à titre de masque la pellicule de nitrure SN11 attaquée, la couche de silicium polycristallin PS11, la pelli cule d'oxyde 0X11 et la couche SOI 3 sont enlevées sélectivement par attaque par voie sèche, pour former ainsi des tranchées TR1, TR2 et dans des positions correspondant à celles des pellicules d'oxyde d'isola tion partielle PT1 et PT2 et de la pellicule d'oxyde d'isolation combinée BT1. Le processus d'attaque sur la couche SOI 3 ne doit pas se poursuivre jusqu'à ce que la surface de la pellicule d'oxyde enterrée 2 soit mise à nu. En outre, des défauts cristallins se produiront si la couche SOI 3 entre les fonds des tranchées TR1 à TR3 et la surface de la pelli cule d'oxyde enterrée 2 est excessivement mince. Par conséquent, la condition d'attaque doit être fixée de façon que la couche SOI 3 attaquée ait une épaisseur d'au moins environ 10 nm. A l'étape représentée sur la figure 30, un masque de matière de réserve RM2 est formé par une opération de définition de motif. Le mas que de matière de réserve RM12 a un motif tel que seule une partie pré déterminée de la tranchée TR2 présente une ouverture. Plus précisé ment, le motif du masque de matière de réserve RM12 est tel que seule une étendue de la pellicule d'oxyde d'isolation combinée BT1 (figure 27) à former, qui atteint la pellicule d'oxyde enterrée 2 à travers la couche S01 3, présente une ouverture. La tranchée TR2 est ensuite formée par attaque conformément au motif d'ouverture du masque de matière de ré- serve RM12, ce qui fait que la pellicule d'oxyde enterrée 2 est mise à nu. Après l'enlèvement du masque de matière réserve RM12, à l'étape représentée sur la figure 31, la surface à nu la couche SOI 3 est soumise à une oxydation thermique avec pour masque la pellicule de nitrure SN11, pour former ainsi une pellicule d'oxyde OX12. Une nouvelle opération d'attaque de la tranchée TR2, effectuée ensuite, forme une tranchée TR21 dont une partie traverse la couche SOI 3. La formation de la pellicule d'oxyde OX12 vise à éviter des dommages occasionnés par l'attaque pour la définition du motif de la couche S01 3, et à obtenir des pellicules d'oxyde de grille qui améliore ront la fiabilité, en empêchant un claquage du diélectrique. La pellicule d'oxyde OX12 est formée jusqu'à une épaisseur 'environ 1 à 60 nm (10 à 600 Â), à une température d'environ 800 à 1350 C, Un recuit peut être effectué au moins avant après l'oxydation dans une atmosphère d'azote, d'hydrogène ou d'argon. En ce qui con cerne des conditions de recuit, le temps de traitement est d'environ 30 minutes à 2 heures pour une température relativement basse de 600 à 900 C, et il est d'environ 2 secondes à 1 minute pour une température relativement élevée de 900 à 1300 C. Le recuit avant l'oxydation peut améliorer cristallinité de la surface la plus extérieure de la couche SOI 3, tandis que le recuit après l'oxydation peut relaxer des contraintes appliquées traitement thermi que à la couche SOI 3. A l'étape représentée sur la figure 32, pellicule d'oxyde OX13 d'environ 300 à 600 nm d'épaisseur est formée sur l'étendue du substrat SOI, SB, par dépôt chimique en phase vapeur, pour remplir com plètement les tranchées TR1, TR3 et TR21 avec la pellicule d'oxyde OX13. La pellicule d'oxyde OX13 est formée par exemple par dépôt chimique en phase vapeur par plasma à haute densité (ou HDP-CVD). La technique HDP-CVD, qui utilise un plasma dont la densité est supérieure d'un à deux ordres de grandeur à celle dans le dépôt chimique en phase vapeur par plasma général, consiste à déposer une pellicule d'oxyde en effectuant simultanément une pulvérisation cathodique et une opération de dépôt. Ceci procure une pellicule d'oxyde ayant une excellente qualité de pellicule. La licule d'oxyde OX13 a des irrégularités traduisent des différences niveau parmi les tranchées TR1, TR3, 1 , et autres. Pour recouvrir de telles irrégularités, un masque de matière de réserve RM13 dans lequel on a défini un motif est formé sur la pellicule d'oxyde OX13. La pellicule d'oxyde OX13 est attaquée jusqu'à une profondeur prédéterminée conformément au motif d'ouverture du masque de matière de réserve RM13, et ensuite le masque de matière de réserve RM13 est enlevé. Ceci procure la structure illustré sur la figure 33. Un tel traite ment est effectué dans le but d'améliorer l'uniformité de l'épaisseur de la pellicule d'oxyde OX13 après un aplanissement qui sera effectué dans un traitement de polissage chimio-mécanique (ou CMP) ultérieur. A l'étape représentée sur la figure 34, la pellicule d'oxyde OX13 est polie jusqu'au milieu de la pellicule de nitrure SN11, par polissage chimio-mécanique, pour l'aplanissement. Ensuite, la pellicule de nitrure SN11 et la couche de silicium polycristallin PS11 sont enlevées par atta que par voie humide ou sèche, pour former ainsi les pellicules d'oxyde d'isolation partielle PT1 et PT2 et la pellicule d'oxyde d'isolation combi née BT1 représentées sur la figure 27. Ensuite, des transistors NMOS et des transistors PMOS sont respectivement formés, par des procédés existants, dans la région de formation de transistor NMOS NR et dans la région de formation de tran- sistor PMOS PR. Ceci achève le dispositif à semiconducteur 500 repré- sente sur la figure 27. Un exemple de la combinaison d'une pellicule d'oxyde d'isola tion complète et d'une pellicule d'oxyde d'isolation partiel et son procé dé de fabrication sont décrits par exemple dans la demande de brevet du Japon n 11-177091 (1999), conjointement aux dessins, 'est-à-dire les figures 4-7 et 8-27. En outre, la structure de la pellicule d'oxyde d'isolation combi née et son procédé de fabrication sont décrits dans la demande de brevet du Japon n 2000-39484, conjointement aux dessins, c'est-à-dire les figures 1-38. II va de soi que de nombreuses modifications peuvent être ap portées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semiconducteur comprenant un substrat semiconducteur (SB, 10) ; une première pellicule d'oxyde d'isolation (19, 20, 20A) formée dans une surface principale du substrat semiconducteur; et un élément inductif (SI) formé sur une région dans laquelle la première pellicule d'oxyde d'isolation est formée, avec interposition d'une pellicule isolante inter-couche caractérisé en ce que la première pellicule d'oxyde d'isolation est formée de façon qu'une distance horizontale (S0, S2) entre une surface d'extrémité de première pellicule d'oxyde d'isolation et la plus proche surfaces d'extrémité de l'élément inductif ne soit inférieure à une distance verticale (DO) entre une surface inférieure de l'élément inductif, qui fait face à première pellicule d'oxyde d'isolation, et une surface substrat semiconducteur. 2. Dispositif à semiconducteur selon revendication 1, caractérisé en ce que le substrat semiconducteur est un substrat silicium sur isolant ou SB) comprenant une partie de substrat (1) destinée à constituer une base, une pellicule d'oxyde enterrée (2) formée sur cette partie de substrat, et une couche SOI (3) formée sur la pellicule d'oxyde enterrée; et en ce que la distance verticale est une distance verticale entre la surface inférieure de l'élément inductif et une surface ladite partie de substrat. 3. Dispositif à semiconducteur selon revendication 2, caractérisé en ce que la première pellicule d'oxyde d'isolation comprend une première partie ayant une première largeur et s'étendant dans une direction de la profondeur par rapport à une surface de la licule d'oxyde enterrée, et une seconde partie (192) ayant une seconde largeur inférieure à la première largeur et étant formée en continuité sous la première partie, en s'étendant dans une direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, pour atteindre la pellicule d'oxyde enterrée; et la surface d'extrémité de la première pellicule d'oxyde d'isolation est une surface d'extrémité de la seconde partie. 4. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que la première pellicule d'oxyde d'isolation a une largeur prédéterminée et s'étend dans une direction de la profondeur par rapport à une surface de la pellicule d'oxyde enterrée.