FR 2815125 A1 20020412 FR 0013252 A 20001011 La présente invention concerne les dispositifs utilisés pour tester l'intégrité de câblage et le bon fonctionnement des réseaux de transmission de données numérisées. L'invention vise notamment au contrôle des réseaux de terrain de type CAN ou de type VAN, qui sont aujourd'hui utilisés notamment dans l'automobile, dans l'industrie, dans l'aéronautique. Dans un tel réseau de transmission de données numérisées, les données sont transmises par le réseau sous forme de signaux de tension électrique présents sur une ou plusieurs lignes de données et formant une suite temporelle à fréquence nominale donnée de niveaux de tension électrique. Les niveaux de tension électrique comprennent au moins deux niveaux de tension distincts. En l'absence de signaux émis sur le réseau, la ou les lignes sont à un niveau de tension appelé niveau électrique récessif. En présence d'au moins un signal émis, la ou les lignes sont à un niveau de tension appelé niveau électrique dominant. Chaque réseau a un protocole de communication qui définit au moins un premier état logique représenté par un ou plusieurs niveaux de tension successifs sur la ou les lignes de données et un second état logique représenté par un autre ou plusieurs autres niveaux de tension successifs sur la ou les lignes de données. Le protocole de communication définit en outre la structure des messages que les modules peuvent échanger sur le réseau. Chaque message comprend généralement un identifiant représentatif du contenu du message et que chaque destinataire peut ainsi reconnaître pour savoir si ce message le concerne, des signaux de synchronisation, des signaux de contrôle d'intégrité, et des données que le destinataire peut lire si le message le concerne. A l'heure actuelle, les opérations de test des réseaux de transmission de données numérisées s'effectuent par contrôle des tensions continues d'alimentation, par contrôle des résistances entre les lignes du réseau, par contrôle visuel à l'oscilloscope des formes d'onde des signaux circulant sur le réseau, et par l'analyse des messages transmis sur le réseau à l'aide d'une interface de ligne et d'un contrôleur de protocole associé à un analyseur de messages. L'interface de ligne transforme la suite temporelle de niveaux de tension électrique présents sur la ou les lignes de données du réseau en une suite temporelle d'états logiques correspondants, et le contrôleur de protocole analyse cette suite temporelle d'états logiques pour reconnaître les messages et pour vérifier leur conformité au protocole de communication du réseau à tester. L'analyseur de messages affiche la suite temporelle des messages et leur contenu sémantique, pour en effectuer le contrôle. Ces opérations permettent de repérer certains types de défaut présents sur le réseau à tester, mais la plupart des défauts possibles restent indétectables ou impossibles à analyser par les procédés et dispositifs connus. En particulier, les procédés et dispositifs connus ne permettent pas d'apprécier de façon précise et fine les causes de défauts de transmission de message sur les réseaux, les contrôleurs de protocole se contentant de signaler la présence de messages défectueux, sans pouvoir décrire suffisamment le défaut qui est à l'origine de la détection. Le problème proposé par la présente invention est de concevoir un nouveau procédé et un nouveau dispositif permettant d'augmenter les capacités de détection et d'analyse de défauts sur les réseaux de transmission de données numérisées, en particulier pour donner une description plus fine des paramètres des messages donnant lieu à la détection de défauts et de non conformité au protocole de communication propre au réseau testé. Un autre objet de l'invention est de faciliter le contrôle du réseau et l'interprétation des résultats du contrôle. De préférence, l'invention vise en outre à permettre d'identifier l'émetteur des messages défectueux et la cause de la perturbation. Pour atteindre ces objets ainsi que d'autres, l'invention prévoit un procédé pour tester un réseau de transmission de données, lesdites données étant transmises par le réseau sous forme de signaux de tension électrique présents sur une ou plusieurs lignes de données et formant une suite temporelle à fréquence nominale donnée de niveaux successifs de tension électrique, les niveaux de tension électrique comprenant au moins deux niveaux de tension distincts, le réseau ayant un protocole de communication définissant au moins un premier état logique représenté par un ou plusieurs niveaux de tension successifs et un second état logique représenté par un autre ou plusieurs autres niveaux de tension successifs ; le procédé selon l'invention est tel que : a) au cours d'une étape d'acquisition, on capte et on mémorise une suite temporelle de valeurs instantanées desdits signaux de tension électrique présents sur au moins une ligne de données du réseau, et on capte et on mémorise en synchronisme la suite des états logiques correspondants, b) au cours d'une étape d'analyse a posteriori, on analyse simultanément ladite suite temporelle de valeurs instantanées de tension électrique mémorisée et ladite suite des états logiques correspondants. Selon ce premier aspect, l'invention permet ainsi une analyse a posteriori portant simultanément sur les états physiques du réseau représentés par les valeurs instantanées des tensions électriques et sur les états logiques du réseau aux mêmes instants. L'acquisition de la suite temporelle des valeurs instantanées de tension électrique peut avantageusement être effectuée par échantillonnage à fréquence beaucoup plus haute que la fréquence nominale du réseau. On choisit de préférence une fréquence d'échantillonnage telle que plusieurs points de mesure sont mémorisés pendant chaque front de montée ou de descente de la tension électrique présente sur la ou les lignes de données du réseau. A partir des données mémorisées, au cours de l'étape d'analyse, on peut avantageusement déterminer : - les temps de commutation entre niveaux successifs de tension électrique mémorisés, les niveaux électriques récessifs des signaux de tension électrique mémorisés, les niveaux électriques dominants des signaux de tension électriques mémorisés. Dans un réseau à paire différentielle, au cours de l'étape d'acquisition on capte et on mémorise en synchronisme les suites temporelles de valeurs instantanées desdits signaux de tension électrique présents sur l'une et l'autre des lignes de données du réseau et la suite des états logiques correspondants, et au cours de l'étape d'analyse on analyse simultanément la suite temporelle de valeurs instantanées de tension électrique mémorisées et la suite temporelle des états logiques correspondants. Un tel procédé s'applique avantageusement aux réseaux de terrain tels que les réseaux CAN ou les réseaux VAN. Selon un mode de réalisation avantageux, au cours de l'étape d'acquisition, on analyse en continu la suite des états logiques pour déterminer les messages transmis sur le réseau, et on vérifie la conformité des messages au protocole de communication propre au réseau. Dans ce cas, lorsqu'on détecte un message transmis singulier présentant des caractéristiques particulières prédéfinies, telles qu'une non conformité au protocole de communication du réseau, ou une provenance d'un module particulier présent sur le réseau, on interrompt l'étape d'acquisition et on réalise ladite étape d'analyse a posteriori sur les données mémorisées relatives audit message transmis singulier. L'invention prévoit de façon similaire un dispositif, ou structure de testeur, pour la mise en oeuvre d'un procédé tel que défini ci-dessus, permettant de tester un réseau de transmission de données, lesdites données étant transmises par le réseau sous forme de signaux de tension électrique présents sur une ou plusieurs lignes de données et formant une suite temporelle à fréquence nominale donnée de niveaux de tension électrique, les niveaux de tension électrique comprenant au moins deux niveaux de tension distincts, le réseau ayant un protocole de communication définissant au moins un premier état logique représenté par un ou plusieurs niveaux de tension successifs et un second état logique représenté par un autre ou plusieurs autres niveaux de tension successifs ; le testeur selon l'invention comprend au moins : - des moyens de connexion aux lignes du réseau à tester, - un circuit d'interface de ligne, ayant une entrée connectable à au moins une ligne de données du réseau à tester par l'intermédiaire des moyens de connexion, et adapté pour délivrer sur une sortie la suite temporelle des états logiques correspondant à la suite de niveaux de tension électrique reçue à l'entrée, - un convertisseur analogique/numérique, piloté par une horloge et ayant au moins une entrée connectée à ladite au moins une ligne de données du réseau à tester par l'intermédiaire des moyens de connexion, et produisant sur sa sortie une suite cadencée de valeurs instantanées numérisées de tension électrique, une mémoire de stockage pour recevoir et mémoriser en synchronisme ladite suite cadencée de valeurs instantanées numérisées de tension électrique et ladite suite temporelle des états logiques correspondants, un microprocesseur associé à un programme enregistré, pour analyser les données mémorisées dans la mémoire de stockage. Pour pouvoir effectuer une analyse fine des formes d'onde des signaux présents sur le réseau, l'horloge pilote le convertisseur analogique/numérique à une fréquence beaucoup plus haute que la fréquence nominale du réseau. De préférence, pour le test d'un réseau à paire différentielle, le circuit d'interface de ligne comporte deux entrées connectables respectivement à chacune des deux lignes de données d'un réseau à paire différentielle ; le convertisseur analogique/numérique est un convertisseur double, chacune des deux parties du convertisseur ayant une entrée connectée à une ligne de données respective du réseau à paire différentielle et produisant sur sa sortie une suite cadencée correspondante de valeurs instantanées numérisées de tension électrique ; la mémoire de stockage mémorise en synchronisme les deux suites cadencées de valeurs instantanées numérisées de tension électrique et la suite temporelle des états logiques correspondants. De préférence, le testeur de réseau comprend en outre un contrôleur de protocole, recevant les signaux de sortie de l'interface de ligne, et analysant la suite des états logiques pour en détecter les messages et y rechercher des caractéristiques particulières telles qu'une non conformité au protocole de communication du réseau ou une provenance d'un module particulier présent sur le réseau. Dans ce cas, le contrôleur de protocole peut avantageusement être adapté pour transmettre au microprocesseur un signal lors de la détection desdites caractéristiques particulières dans un message, et, à réception dudit signal le microprocesseur interrompt la mémorisation des données dans la mémoire de stockage et entreprend une étape d'analyse des données mémorisées correspondant audit message. Cela permet notamment de déterminer la provenance du message et l'identité de l'émetteur, pour ensuite analyser plus spécialement tous les messages provenant du même émetteur et en déduire plus aisément les causes des défauts constatés. D'autres objets, caractéristiques et avantages de la présente invention ressortiront de la description suivante de modes de réalisation particuliers, faite en relation avec les figures jointes, parmi lesquelles : - la figure 1 est un schéma bloc illustrant partiellement la structure générale d'un testeur de réseau selon un mode de réalisation de la présente invention ; et - la figure 2 est un diagramme temporel illustrant une forme d'onde de variation des niveaux de tension électrique présents sur les lignes de données d'un réseau à paire différentielle. En se référant tout d'abord à la figure 2, on a représenté un signal de haut niveau SH constitué par la variation temporelle du niveau de tension électrique présent sur une ligne de données aux niveaux électriques hauts d'un réseau à paire différentielle, et le signal électrique de bas niveau SL représentant la variation temporelle du niveau de tension électrique présent sur la ligne de données aux niveaux électriques bas du même réseau à paire différentielle. Le signal de haut niveau SH commute, à la fréquence nominale du réseau, entre un niveau électrique récessif haut RH et un niveau électrique dominant haut DH, en présentant à chaque commutation un front de montée tel que les fronts de montée Ml et M2 ou un front de descente tel que le front de descente Dl. De même, le signal de bas niveau SL commute, à la même fréquence nominale du réseau, entre un niveau électrique récessif bas RL et un niveau électrique dominant bas DL en présentant des fronts de montée tels que le front M3 et des fronts de descente tels que les fronts D2 et D3. Les niveaux électriques récessifs RH et RL sont généralement voisins l'un de l'autre, tandis que les niveaux électriques dominants DH et DL sont opposés. La durée d'un front de montée FM est généralement courte par rapport à la période nominale de commutation des signaux. Normalement, les fronts de montée Ml et M2 du signal de haut niveau SH sont simultanés avec des fronts de descente correspondants D2 et D3 du signal de bas niveau SL, tandis que les fronts de descente Dl du signal de haut niveau SH sont simultanés avec des fronts de montée correspondants M3 du signal de bas niveau SL. Les niveaux électriques dominants DH et DL sont généralement constants au cours de l'utilisation du réseau. Il en est de même des niveaux électriques récessifs RH et RL. Il est en tous cas nécessaire que les niveaux électriques récessifs et dominants restent constants dans une plage de tolérance déterminée, et que la durée des fronts de montée ou de descente FM soit contenue dans une plage de tolérance déterminée. En fonction du réseau à analyser, les signaux de tension électrique transmis sur le réseau sont codés selon un algorithme plus ou moins complexe pour définir des niveaux logiques. Le protocole de communication du réseau définit au moins un premier état logique représenté par un ou plusieurs niveaux de tension successifs des signaux SH et SL et un second état logique représenté par un autre ou plusieurs autres niveaux de tension successifs des signaux SH et SL. Par exemple, un protocole de communication simple prévoit que lorsque les signaux SH et SL sont aux niveaux électriques dominants respectifs DH et DL, cela correspond à un état logique 1, tandis que lorsque les signaux SH et SL sont à leurs niveaux électriques récessifs respectifs RH et RL cela correspond à un état logique 0. Tel est le cas par exemple du réseau CAN. En se référant maintenant à la figure 1, un testeur selon l'invention comprend au moins des moyens de connexion aux lignes du réseau à tester. Ces moyens de connexion, non représentés, comprennent notamment un connecteur d'entrée, et éventuellement des commutateurs électriques ou électroniques pour mettre en communication les organes de contrôle du testeur avec les lignes du réseau à tester. Le testeur comprend en outre un circuit d'interface de ligne 1, qui a une entrée 2 connectée à au moins une ligne de données H du réseau à tester par l'intermédiaire des moyens de connexion. De préférence, comme illustré sur la figure, le circuit d'interface de ligne 1 comporte une seconde entrée 3 connectée à une seconde ligne de données L du réseau à tester par l'intermédiaire desdits moyens de connexion. On teste dans ce cas un réseau à paire différentielle comprenant une ligne de données aux niveaux électriques hauts H et une ligne de données aux niveaux électriques bas L. Le circuit d'interface de ligne 1 est adapté pour délivrer sur une sortie 4 la suite temporelle des états logiques correspondant à la suite de niveaux de tension électrique reçue à l'entrée 2-3. On comprend que les entrées 2 et 3 reçoivent les signaux SH et SL tels qu'illustrés sur la figure 2, et l'interface de ligne analyse ces signaux SH et SL pour en déterminer l'état logique à chaque instant. Le testeur du mode de réalisation de la figure 1 comprend en outre un convertisseur analogique/numérique 5, piloté par une horloge 6 et ayant au moins une entrée 7 connectée à ladite au moins une ligne de données H du réseau à tester par l'intermédiaire des moyens de connexion, et produisant sur sa sortie 8 une suite cadencée de valeurs instantanées numérisées de tension électrique. Autrement dit, le convertisseur analogique numérique 5 échantillonne la valeur de tension analogique présente sur son entrée 7, c'est-à-dire la tension du signal SH ou SL de la figure 2, et produit sur sa sortie parallèle à chaque instant une série de signaux binaires représentant la valeur instantanée du signal analogique présent à l'entrée 7. De préférence, comme illustré sur la figure 1, le convertisseur analogique/numérique 5 est un convertisseur double, chaque partie du convertisseur ayant une entrée respective 7 ou 9 connectée à une ligne de données respective H ou L du réseau à paire différentielle et produisant sur sa sortie une suite cadencée correspondante de valeurs instantanées numérisées de tension électrique. On peut par exemple utiliser un convertisseur analogique/numérique à deux voies de 8 bits chacune en sortie. Pour tester des réseaux ayant une vitesse maximale d'environ 1 mégabit par seconde, on choisit de préférence une horloge cadencée à environ 35 à 40 mégahertz. Dans le mode de réalisation de la figure 1, le testeur comprend en outre une mémoire de stockage 10, adaptée pour recevoir et mémoriser en synchronisme la suite cadencée des valeurs instantanées numérisées de tension électrique présentes sur la sortie 8 du convertisseur analogique/numérique 5 et la suite temporelle des états logiques correspondants présents sur la sortie 4 du circuit d'interface de ligne 1. Un microprocesseur 11, associé à un programme enregistré, permet d'analyser les données mémorisées dans la mémoire de stockage 10. Un aspect important de l'invention est la mémorisation simultanée et synchronisée des états logiques en sortie de l'interface de ligne 4 et des états physiques représentés par les valeurs instantanées numérisées de tension électrique présentes en sortie 8 du convertisseur analogique/numérique 5. Selon un mode de réalisation particulier tel qu'illustré sur la figure 1, en sortie du convertisseur analogique/numérique 5 on interpose un circuit de combinaison 12, réalisé par exemple par un circuit de logique programmable, qui reçoit la ou les suites cadencées de valeurs instantanées numérisées de tension électrique présentes sur la sortie 8 du convertisseur analogique/numérique et la suite temporelle des états logiques correspondants présents sur la sortie 4 du circuit d'interface de ligne 1. Le circuit de combinaison 12 est conçu ou programmé pour remplacer en continu par la valeur de l'état logique simultané présent sur la sortie 4 du circuit d'interface de ligne 1 le signal binaire de plus faible poids reçu du convertisseur analogique/numérique 5 sur sa sortie 8. De la sorte, le circuit de combinaison 12 envoie sur sa sortie 13 à la mémoire de stockage 10 une suite mémorisée de mots combinant les états logiques et les états physiques du réseau. Dans le mode de réalisation de la figure 1, on a en outre représenté un circuit d'adaptation 14, connecté entre les entrées 7 et 9 du convertisseur analogique/numérique 5 et les lignes de données H et L du réseau à tester. Le circuit d'adaptation 14 assure la mise à niveau électrique des signaux pour qu'ils soient compatibles avec les capacités d'entrée du convertisseur analogique/numérique 5. Dans le mode de réalisation préféré illustré sur la figure 1, le testeur de réseau comprend en outre un contrôleur de protocole 15, qui reçoit les signaux de sortie du circuit d'interface de ligne 1, et qui analyse la suite des états logiques constitués par lesdits signaux de sortie d'interface de ligne pour en détecter les messages et y rechercher des caractéristiques particulières telles qu'une non conformité au protocole de communication du réseau à tester ou une provenance d'un module particulier présent sur le réseau. Le contrôleur de protocole 15 communique avec le microprocesseur 11, qui peut programmer le contrôleur de protocole par exemple pour choisir le type de contrôle à effectuer sur les messages, et pour recevoir du contrôleur de protocole les signaux résultant des contrôles qui ont été faits. On peut utiliser tout type de contrôleur de protocole disponible dans le commerce pour l'analyse des messages des réseaux de terrain. On peut notamment utiliser un contrôleur de protocole de type SJA 1000 disponible auprès de la société néerlandaise PHILIPS. Le contrôleur de protocole 15 est adapté pour transmettre au microprocesseur 11 un signal lorsqu'il détecte lesdites caractéristiques particulières dans un message reçu et transmis par le circuit d'interface de ligne 1. Le programme associé au microprocesseur 11 peut avantageusement prévoir que, à réception du signal provenant du contrôleur de protocole 15, le microprocesseur 11 interrompt la mémorisation des données dans la mémoire de stockage 10 et entreprend une étape d'analyse des données mémorisées dans la mémoire de stockage 10. En prévoyant une mémoire de stockage 10 qui a une capacité suffisante pour contenir les données relatives à au moins un dernier message circulant sur le réseau, cela permet ainsi d'analyser la totalité des signaux électriques qui étaient présents sur le réseau et qui ont donné lieu à la transmission du message à caractéristiques particulières. La mémoire de stockage 10 peut avantageusement être une mémoire circulaire ayant une capacité suffisante pour contenir les données relatives à au moins le message le plus long circulant sur le réseau. Le programme associé au microprocesseur 11 peut avantageusement contenir les instructions nécessaires pour effectuer, au cours d'une étape d'analyse, la vérification de conformité à des valeurs normalisées des caractéristiques suivantes, au moins : - durée moyenne du front montant sur la ligne de données aux niveaux électriques hauts H, - durée moyenne du front montant sur la ligne de données aux niveaux électriques bas L, - durée moyenne du front descendant sur la ligne de données aux niveaux électriques hauts H, - durée moyenne du front descendant sur la ligne de données aux niveaux électriques bas L, - niveau électrique récessif moyen RH sur la ligne de données aux niveaux électriques hauts H, - niveau électrique récessif moyen RL sur la ligne de données aux niveaux électriques bas L, - niveau électrique dominant moyen DH sur la ligne de données aux niveaux électriques hauts H, - niveau électrique dominant moyen DL sur la ligne de données aux niveaux électriques bas L. De façon générale, au cours de l'étape d'analyse, on détermine : les temps de montée FM des niveaux de tension électrique mémorisés, - les niveaux électriques récessifs RH, RL des tensions électriques mémorisées, - les niveaux électriques dominants DH et DL des niveaux de tension électrique mémorisés. On comprend que le testeur selon l'invention effectue une analyse à la fois analogique et logique de l'état de la ligne pendant la durée d'un message envoyé par un module. Cela permet d'avoir une image instantanée de la ligne et de vérifier la conformité du module émetteur par rapport à des niveaux électriques ou des temps préalablement définis. On comprend qu'en cas d'erreur sur un réseau, il n'est pas facile d'identifier la cause exacte ayant engendré l'erreur, surtout si cette erreur n'est pas répétitive. Grâce à la synchronisation des mesures analogiques et des mesures logiques, le testeur de réseau selon l'invention, sur détection d'erreurs, peut analyser le message en erreur afin d'identifier l'émetteur du message et la cause de la perturbation. Le principe de l'analyse utilisé dans le testeur donne des indications sur l'émetteur du message en erreur et sur le type de perturbation. Ensuite, connaissant l'émetteur du message en erreur, l'utilisateur peut orienter ses recherches de panne vers un module précis si la panne est répétitive. Le testeur de réseau selon l'invention permet ainsi de recueillir des informations qui n'étaient pas disponibles par l'usage des contrôleurs de protocole. La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits, mais elle en inclut les diverses variantes et généralisations contenues dans le domaine des revendications ci-après. REVENDICATIONS 1-Procédé pour tester un réseau de transmission de données, lesdites données étant transmises par le réseau sous forme de signaux de tension électrique (SH, SL) présents sur une ou plusieurs lignes de données (H, L) et formant une suite temporelle à fréquence nominale donnée de niveaux successifs de tension électrique, les niveaux de tension électrique comprenant au moins deux niveaux de tension distincts (DH, RH ; DL, RL), le réseau ayant un protocole de communication définissant au moins un premier état logique représenté par un ou plusieurs niveaux de tension successifs et un second état logique représenté par un autre ou plusieurs autres niveaux de tension successifs, procédé caractérisé en ce que : a) au cours d'une étape d'acquisition, on capte et on mémorise une suite temporelle de valeurs instantanées desdits signaux de tension électrique (SH, SL) présents sur au moins une ligne de données (H, L) du réseau, et on capte et on mémorise en synchronisme la suite des états logiques correspondants, b) au cours d'une étape d'analyse a posteriori, on analyse simultanément ladite suite temporelle de valeurs instantanées de tension électrique mémorisée et ladite suite des états logiques correspondants. 2-Procédé selon la revendication 1, caractérisé en ce que, au cours de l'étape d'acquisition, on capte ladite suite temporelle de valeurs instantanées de tension électrique par échantillonnage à fréquence beaucoup plus haute que ladite fréquence nominale du réseau. 3-Procédé selon la revendication 2, caractérisé en ce que, au cours de l'étape d'analyse, on détermine : - les temps de commutation (FM) entre niveaux successifs de tension électrique mémorisés, - les niveaux électriques récessifs (RH, RL) des signaux de tension électrique mémorisés, - les niveaux électriques dominants (DH, DL) des signaux de tension électrique mémorisés. 4-Procédé selon la revendication 3, caractérisé en ce qu'on repère les fronts de montée (FM) des niveaux de tension électrique mémorisés par rapport aux instants de commutation entre états logiques mémorisés, et on compare les résultats avec des valeurs prédéfinies caractérisant les fonctionnements normaux. 5-Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que, dans un réseau à paire différentielle, au cours de l'étape d'acquisition on capte et on mémorise en synchronisme les suites temporelles de valeurs instantanées desdits signaux de tension électrique (SH, SL) présents sur l'une et l'autre des lignes de données (H, L) du réseau et la suite des états logiques correspondants, et au cours de l'étape d'analyse on analyse simultanément la suite temporelle de valeurs instantanées de tension électrique mémorisées et la suite temporelle des états logiques correspondants. 6-Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que, au cours de l'étape d'acquisition, on analyse en continu la suite des états logiques pour déterminer les messages transmis sur le réseau, et on vérifie la conformité des messages au protocole de communication propre au réseau. 7-Procédé selon la revendication 6, caractérisé en ce que, à détection d'un message transmis singulier présentant des caractéristiques particulières prédéfinies, telles qu'une non conformité au protocole de communication du réseau, ou une provenance d'un module particulier présent sur le réseau, on interrompt l'étape d'acquisition et on réalise ladite étape d'analyse a posteriori sur les données mémorisées relatives audit message transmis singulier. 8-Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que, lors de l'étape d'analyse, on vérifie au moins la conformité à des valeurs normalisées des caractéristiques suivantes : - durée moyenne du front montant sur la ligne de données aux niveaux électriques hauts (H), - durée moyenne du front montant sur la ligne de données aux niveaux électriques bas (L), - durée moyenne du front descendant sur la ligne de données aux niveaux électriques hauts (H), - durée moyenne du front descendant sur la ligne de données aux niveaux électriques bas (L), - niveau électrique récessif moyen (RH) sur la ligne de données aux niveaux électriques hauts (H), - niveau électrique récessif moyen (RL) sur la ligne de données aux niveaux électriques bas (L), - niveau électrique dominant moyen (DH) sur la ligne de données aux niveaux électriques hauts (H), - niveau électrique dominant moyen (DL) sur la ligne de données aux niveaux électriques bas (L). 9-Testeur pour la mise en oeuvre d'un procédé selon l'une quelconque des revendications 1 à 8, permettant de tester un réseau de transmission de données, lesdites données étant transmises par le réseau sous forme de signaux de tension électrique (SH, SL) présents sur une ou plusieurs lignes de données (H, L) et formant une suite temporelle à fréquence nominale donnée de niveaux de tension électrique, les niveaux de tension électrique comprenant au moins deux niveaux de tension distincts (DH, RH ; DL, RL), le réseau ayant un protocole de communication définissant au moins un premier état logique représenté par un ou plusieurs niveaux de tension successifs et un second état logique représenté par un autre ou plusieurs autres niveaux de tension successifs, testeur caractérisé en ce qu'il comprend au moins : - des moyens de connexion aux lignes du réseau à tester (H, L), - un circuit d'interface de ligne (1), ayant une entrée (2) connectable à au moins une ligne de données (H) du réseau à tester par l'intermédiaire des moyens de connexion, et adapté pour délivrer sur une sortie (4) la suite temporelle des états logiques correspondant à la suite de niveaux de tension électrique reçue à l'entrée (2), - un convertisseur analogique/numérique (5), piloté par une horloge (6) et ayant au moins une entrée (7) connectée à ladite au moins une ligne de données (H) du réseau à tester par l'intermédiaire des moyens de connexion, et produisant sur sa sortie (8) une suite cadencée de valeurs instantanées numérisées de tension électrique, - une mémoire de stockage (10) pour recevoir et mémoriser en synchronisme ladite suite cadencée de valeurs instantanées numérisées de tension électrique et ladite suite temporelle des états logiques correspondants, - un microprocesseur (11) associé à un programme enregistré, pour analyser les données mémorisées dans la mémoire de stockage (10). 10-Testeur selon la revendication 9, caractérisé en ce que l'horloge (6) pilote le convertisseur analogique/numérique à une fréquence beaucoup plus haute que la fréquence nominale du réseau. 11-Testeur selon l'une des revendications 9 ou 10, caractérisé en ce que : - le circuit d'interface de ligne (1) comporte deux entrées (2,3) connectables respectivement à chacune des deux lignes (H, L) de données d'un réseau à paire différentielle, le convertisseur analogique/numérique est un convertisseur double, chaque partie du convertisseur ayant une entrée (7,9) connectée à une ligne de données respective (H, L) du réseau à paire différentielle et produisant sur sa sortie (8) une suite cadencée correspondante de valeurs instantanées numérisées de tension électrique, - la mémoire de stockage (10) mémorise en synchronisme les deux suites cadencées de valeurs instantanées numérisées de tension électrique et la suite temporelle des états logiques correspondants. 12-Testeur selon l'une quelconque des revendications 9 à 11, caractérisé en ce que, en sortie du convertisseur analogique/numérique (5), on interpose un circuit de combinaison (12), qui reçoit la ou les suites cadencées de valeurs instantanées numérisées de tension électrique et la suite temporelle des états logiques correspondants, et qui remplace en continu par la valeur de l'état logique simultané le signal binaire de plus faible poids reçu du convertisseur analogique/numérique (5) pour envoyer ainsi sur sa sortie (13) à la mémoire de stockage (10) une suite numérisée de mots combinant les états logiques et les états physiques du réseau. 13-Testeur selon l'une quelconque des revendications 9 à 12, caractérisé en ce qu'il comprend en outre un contrôleur de protocole (15), recevant les signaux de sortie du circuit d'interface de ligne (1), et analysant la suite des états logiques pour en détecter les messages et y rechercher des caractéristiques particulières telles qu'une non conformité au protocole de communication du réseau à tester ou une provenance d'un module particulier présent sur le réseau. 14-Testeur selon la revendication 13, caractérisé en ce que le contrôleur de protocole (15) est adapté pour transmettre au microprocesseur (11) un signal lors de la détection desdites caractéristiques particulières dans un message, et, à réception dudit signal le microprocesseur (11) interrompt la mémorisation des données dans la mémoire de stockage (10) et entreprend une étape d'analyse des données mémorisées correspondant audit message. 15-Testeur selon la revendication 14, caractérisé en ce que la mémoire de stockage (10) est une mémoire circulaire ayant une capacité suffisante pour contenir les données relatives à au moins le message le plus long circulant sur le réseau.