FR 2794896 A1 20001215 FR 9907436 A 19990611 DISPOSITIF PHOTOSENSIBLE DU TYPE UTILISANT UNE ZONE MEMOIRE La présente invention concerne les dispositifs semi-conducteurs photosensibles à transfert de charge. Les dispositifs à transfert de charges sont généralement fabriqués à partir d'un substrat semi-conducteur, par exemple de silicium d'un type de conduction donné. Des électrodes ou grilles sont réalisées à la surface du substrat, isolées de ce dernier par une couche isolante mince. Plusieurs grilles consécutives associées forment un étage de transfert, et plusieurs étages de transfert successifs constituent un registre à décalage. En appliquant aux grilles d'un étage de transfert des potentiels définis par rapport au substrat, on peut établir sous les grilles des potentiels positifs ou négatifs qui constituent des puits ou des barrières de potentiel. Si les différents potentiels appliqués aux grilles d'un étage de transfert ont des relation de phases appropriées, les puits et les barrières de potentiel sont engendrés de manière à provoquer le transfert des charges dans un sens de transfert donné, d'un étage de transfert à un étage de transfert suivant. Les étages de transferts successifs constituent ainsi un registre à décalage. De tels dispositifs à transfert de charge sont utilisés par exemple, uniquement comme registre â décalage (c'est le cas des registres de lecture). Mais ils sont aussi très souvent utilisés comme capteurs photosensibles. Dans le cas des capteurs photosensibles, les charges électriques sont créées par effet photoélectrique par l'éclairement du silicium. Les quantités de charges sont d'autant plus grandes que l'intensité de l'éclairement est plus élevée. Chaque étage de transfert étant photosensible, il peut servir à former un point élémentaire photosensible ou pixel, si au moins une fraction de sa surface est exposée à la lumière. Généralement les registres à transfert de charge qui ne remplissent pas de fonction de capteur photosensibles, sont masqués par un écran opaque à la lumière (une couche d'aluminium le plus souvent), au contraire des zones photosensibles appelées "zones images", qui sont destinées à être exposées â la lumière à capter. La figure 1 représente de façon schématique une architecture classique d'un dispositif photosensible 1 à transfert de charge, dans lequel une zone image 2 formée par une matrice photosensible à transfert de charge, coopère avec une zone mémoire 3. La zone image 2 est formée de points élémentaires photosensibles ou pixels disposés en lignes et en colonnes. Dans l'exemple de la figure 1 et pour faciliter la description, seulement douze pixels P1 à P12 sont représentés, disposés suivant quatre lignes L1 à L4 et trois colonnes C1 à C3, mais bien entendu la zone image 2 peut en pratique comporter un nombre différent notamment plus important de pixels, par exemple plusieurs centaines ou plusieurs milliers disposés en ligne et/ou en colonnes. Chaque pixel P1 à P12 constitue un étage de transfert d'un registre à décalage qui, dans chaque colonne C1 à C3, est formé par l'ensemble des étages de transfert contenus dans cette colonne. Chaque pixel P1 à P12 est constitué, suivant le sens des colonnes C1 à C3, par des grilles G1 à G4 qui se suivent dans le sens des colonnes. On applique à ces grilles G1 à G4, quand un transfert de charges est à effectuer, des signaux de tension cycliques appelés signaux de transfert S1 à S4 ayant des phases différentes. Le nombre des signaux de transfert S1 à S4 de phases différentes correspond au nombre de grilles indépendantes dans un étage de transfert et correspond au mode de transfert des charges, à savoir notamment en deux phases, ou en trois phases ou quatre phases ou plus de quatre phases : dans l'exemple représenté à la figure 1, le mode de transfert est à quatre phases, et chaque pixel P1 à P12 est formé avec quatre grilles G1, G2, G3, G4 qui se suivent selon un premier sens ST1 de transfert des charges. Les colonnes C1 à C3 sont prolongées pour constituer la zone mémoire 3. Cette dernière comporte des étages de transfert (en nombre en général au moins égal à celui des pixels P1 à P12) appelés étages mémoire M1 à M12, disposés suivant des lignes L5 à L8, et destinés à stocker des charges produites dans la zone image 2. Ces charges sont transférées jusque dans la zone mémoire 3 dans une opération de transfert réalisée dans le premier sens de transfert ST1 sous la commande des signaux de transfert S1 à S4, dans un mode de fonctionnement dit " à transfert de trame". La zone mémoire 3 a donc une même structure que la zone image 2, dont elle ne diffère que par le fait qu'elle n'est pas exposée à la lumière ; ceci est obtenu généralement par un écran opaque à la lumière (non représenté), en aluminium par exemple, dont elle est recouverte. Les étages mémoires M1 à M12, sont donc eux aussi chacun partagés en quatre cases représentées par des grilles G1 à G4 se succédant dans le sens des colonnes. Par son côté opposé à la zone image 2, la zone mémoire 3 est associée à un registre de lecture RL1, constitué par un registre à décalage du type à transfert de charges. Le registre de lecture RL1 a pour fonction de transférer différentes quantités de charges qu'il reçoit de la zone mémoire 3, vers un circuit de lecture CL1, dans lequel ces quantités de charge sont par exemple converties en tension en vue d'être traitées pour reconstruire une image dont elles représentent les points élémentaires. Le registre de lecture RL1 comporte des étages de transfert T1 à T3, disposés de manière qu'à chaque colonne C1 à C3 corresponde un étage de transfert, et que des charges éventuellement contenues dans les étages M10, M11, M12 de la zone mémoire 3 (ligne L8), puissent être déversées dans l'étage de transfert T1 à T3 correspondant du registre de lecture RL1. Le transfert de charge vers le circuit de lecture CL1 s'effectue ensuite suivant une direction de transfert D1, perpendiculaire au premier sens ST1. Dans l'exemple non limitatif représenté, le mode de transfert dans le registre de lecture RL1 est à deux phases : chaque étage de transfert T1 à T3 reçoit deux signaux de commande de transfert Sc1, Sc2 ayant des phases différentes ; et chaque étage de transfert T1 à T3 comporte un premier et un second sous-étages Ta, Tb qui se suivent dans la direction D1, et qui reçoivent respectivement le premier et le second signal de commande de transfert Sc1, Sc2. Comme illustré sur la figure 1 uniquement au niveau du premier étage de transfert T1, chaque premier et second sous- étages Ta, Tb est constitué par deux grilles 6a, 6b et 7a,7b qui se suivent dans la direction D1, et qui sont électriquement reliées entre elles, de telle façon qu'il leur est appliqué un même signal de commande de transfert Sc1, Sc2 . Dans le fonctionnement classique du transfert des charges opéré depuis le dernier étage mémoire M10 à M12 jusque dans un étage T1 à T3 du registre de lecture RL1, les charges sont transférées dans un premier sous-étage Ta, dans un puits de potentiel formé sous la première grille 6a, d'où (dans un même pas de transfert) elles se déversent dans un puits de potentiel plus profond formé sous la deuxième grille 6b. II est à noter que généralement à cet effet, il est classique que la première grille 6a possède une géométrie ( non représentée) différente de celle la deuxième grille 6b. Dans la configuration décrite ci-dessus, la zone image 2, la zone mémoire 3 et le registre de lecture RL1, coopèrent pour un mode de fonctionnement " à transfert de trame". Dans un autre mode de fonctionnement appelé "mode monocoup", la zone image 2 coopère directement avec un second registre de lecture RL2, situé sur un côté de la zone image 2 opposé à la zone mémoire 3. Le second registre de lecture RL2 est semblable au premier registre RL1. II comporte des étages de transfert T1 à T3 formés de sous- étages Ta, Tb, disposés de manière qu'à chaque colonne C1 à C3 corresponde un étage de transfert T1 à T3, afin que des charges éventuellement contenues dans les étages M1 à M3 de la zone image 2 (ligne L1), peuvent ainsi être transférées dans ce registre de lecture. Le second registre de lecture RL2 a pour fonction de transporter les charges provenant directement de la zone image 2, vers un second circuit de lecture CL2 semblable au premier circuit de lecture CL1. Ce transfert de charges dans le registre de lecture RL2 s'effectue dans une direction D2 perpendiculaire aux colonnes C1 à C3, sous la commande de signaux de commande Sc1, Sc2 du même type que ceux utilisés pour le premier registre de lecture RL1. Le dispositif photosensible 1 classique représenté à la figure 1, est ainsi capable de fonctionner soit en mode "monocoup", soit en mode "à transfert de trame". Le fonctionnement en mode "monocoup" est le suivant. Durant une période de temps appelée temps d'intégration Ti, des quantités de charges produites par chacun des pixels P1 à P12 en fonction de l'intensité de son éclairement, sont accumulées dans ces pixels. Puis à la fin du temps d'intégration Ti, débute une période de transfert des charges, qui comprend des successions de deux types de transfert : l'un s'effectue dans la zone image 2 d'une ligne L1 à L4 à la ligne suivante, et l'autre s'effectue dans le deuxième registre de lecture RL2. Ce transfert dans la zone image 2 s'effectue en direction du deuxième registre de lecture RL2, suivant un deuxième sens de transfert ST2 contraire au premier sens ST1. Ceci est obtenu en appliquant aux grilles G1 à G4 de tous les pixels P1 à P12 de la zone image 2, des signaux de transfert Sb1 à Sb4 d'un deuxième type. Les signaux de transfert du deuxième type Sbl à Sb4 diffèrent des signaux de transfert S1 à S4 du premier type, notamment en ce qu'ils présentent entre eux une relation de phase inverse de celle des signaux du premier type, ce qui permet d'inverser les sens de transfert ST1, ST2. Dans ce fonctionnement, simultanément : les charges qui étaient accumulées par les pixels P1, P2, P3 sont déversées dans un étage T1, T2, T3 du registre RL2 ; les charges qui étaient stockées par les pixels P4, P5, P6 (de la deuxième ligne L2) sont transférées respectivement dans les pixels P1, P2, P3 ; les charges qui étaient stockées par les pixels P7, P8, P9 (de la troisième ligne L3) sont transférées respectivement dans les pixels P4; P5, P6, et de même pour les pixels 10, 11, 12 de la quatrième ligne L4. On actionne ensuite le second registre de lecture RL2, pour que toutes les charges contenues dans ce dernier soient transférées vers le second circuit de lecture CL2. Ce fonctionnement est répété jusqu'à transférer au circuit de lecture CL2, toutes les quantités de charges produites dans la zone image 2 durant le temps d'intégration Ti, et un nouveau cycle peut alors débuter par un nouveau temps d'intégration. La figure 2 est un diagramme temporel qui illustre le fonctionnement en mode "monocoup". Elle représente un temps de cycle TC contenu entre le début de deux temps d'intégration Ti1, Ti2 successifs (le temps d'intégration Ti est le temps alloué aux pixels pour accumuler des charges sous l'effet de l'éclairement). A la fin du premier temps d'intégration Ti1, débute une étape de transfert PT, au cours de laquelle sont réalisées des séries de deux séquences successives de transfert : la première de ces séquences est représentées par un créneau TL, elle consiste en un transfert des charges dans les colonnes de la zone image 3, d'une ligne L1 à la ligne suivante L2, L3, L4 ; la seconde de ces deux séquences est représentées par un créneau TR, elle consiste en un transfert de charges dans le second registre de lecture RL2 survenant après chaque transfert d'une ligne à l'autre Le nombre des séquences TL-TR pour vider la zone image 2, et donc la durée d'une étape PT, dépend du nombre des lignes L1 à L4 de pixels. Le deuxième temps d'intégration Ti2 peut débuter seulement quand est achevée l'étape de transfert PT. Le fonctionnement en mode "monocoup" est couramment utilisé. II est assez satisfaisant quant à la qualités des images obtenues, mais il présente l'inconvénient d'exiger un temps relativement important entre deux temps d'intégration Ti successifs, ce qui en limite les domaines d'application. Dans le mode de fonctionnement "à transfert de trame", après chaque temps d'intégration Ti, survient une phase de mémorisation MC au cours de laquelle les quantités de charges produites par chacun des pixels P1 à P12 sont transférées, suivant le premier sens de transfert ST1, dans un étage mémoire M1 à M12 correspondant à chacun de ces pixels, sans interruption de ce transfert. Par exemple, les charges contenues au dixième pixel P10 (ligne L4 et colonne C1) sont transférées au dixième étage mémoire M10, en passant successivement par le premier, le quatrième et le' septième étage mémoire M1, M4, M7 ; simultanément et d'une manière semblable, les charges initialement contenues dans les premier, quatrième et septième pixels P1, P4 et P7 (appartenant à la même colonne C1) sont transférées respectivement dans le premier, le quatrième et le septième étage mémoire M1, M4, M7. Dans le même temps, des transferts semblables sont effectués dans les autres colonnes C2, C3. Le transfert des charges tel que ci-dessus expliqué s'obtient en appliquant des signaux de transfert S1 à S4 du premier type, simultanément aux grilles G1 à G4 de la zone image 2 et de la zone mémoire 3. La zone image 2 ayant été vidée des charges qu'elle contenait, un nouveau temps d'intégration Ti peut commencer. Pendant ce temps d'intégration Ti, on procède à une phase dite de lecture LC dans laquelle on transfert vers le premier circuit de lecture CL1, des charges stockées dans la zone mémoire 3, en transférant les charges de cette zone ligne par ligne jusque dans le premier registre de lecture RL1 ; chaque transfert d'une ligne étant suivi d'un transfert par le premier registre de lecture RL1 vers le circuit de lecture CL1 (d'une manière comparable à celle expliquée plus haut, qui permet dans le mode "monocoup" de vider la zone image 2). Quand la zone mémoire 3 est vidée des charges qu'elle contenait, elle peut à nouveau recevoir des charges produites dans la zone image 2 durant le dernier temps d'intégration Ti, et un nouveau cycle peut débuter par l'exposition de la zone image 2 durant un temps d'intégration suivant. Les figures 3a, 3b forment un diagramme temporel des opérations exécutées dans le fonctionnement en mode "à transfert de trame". La figure 3a représente un temps de cycle TC' contenu entre le début d'un temps d'intégration Ti1 et le début d'un temps d'intégration suivant Ti2. La figure 3b représente une phase de mémorisation MC qui débute à la fin du premier temps d'intégration Ti1 et qui consiste à vider la zone image 2 en transférant d'un seul coup toutes les charges de la zone image dans la zone mémoire 3. La phase de mémorisation MC est suivie de la phase de lecture LC, au cours de laquelle les charges sont transférées de la zone mémoire 3 jusque dans le circuit de lecture CI-1. Quand la phase de mémorisation MC est achevée, la zone image 2 ayant été vidée, on peut débuter le deuxième temps d'intégration Ti2. En même temps peut débuter la phase de lecture LC qui consiste : pour chaque ligne L5 à L8 de la zone mémoire , en un transfert des charges d'une ligne entière (représenté par un créneau TL) dans le premier registre de lecture RL1, suivi d'un transfert (représenté par un créneau TR) accompli dans le registre de lecture pour transporter les charges de cette ligne dans le circuit de lecture CL1 ; le nombre de ces transfert TI + TR est fonction du nombre de lignes. Le fonctionnement en mode "à transfert de trame" est plus souple que celui en "monocoup" : il permet de réduire le temps de cycle pour un même temps d'intégration Ti (ou d'augmenter le temps d'intégration pour un même temps de cycle), au prix toutefois d'une perte de la qualité d'image, due notamment à l'augmentation du nombre des transferts. L'architecture classique présentée à la figure 1 est donc avantageuse, en ce qu'elle permet d'utiliser la zone image 2 soit en mode "monocoup" soit en mode "à transfert de trame", suivant l'application ou des caractéristiques d'images recherchées. Mais elle présente aussi des inconvénients, notamment en ce qu'elle réclame l'installation de deux registres de lecture, alors qu'un unique registre de lecture est utilisé dans l'un ou l'autre des deux modes de fonctionnement. Ceci pose à la fois un problème de coût et un problème d'encombrement. L'encombrement présenté par un registre de lecture peut être néfaste, notamment en ce qu'il empêche l'accès à un côté de la zone image et empêche la mise en place d'éléments permettant d'améliorer les performances de cette zone image. Ce problème se pose par exemple à propos de la mise en place, au niveau de chaque pixel de la zone image, d'éléments dits "d'anti-éblouissement" (non représentés) utiles à éviter, en cas d'un éclairement trop intense et/ou d'une durée trop grande du temps d'intégration Ti, une accumulation de charges trop importante pouvant saturer les pixels. D'une façon classique, ces éléments d'anti-éblouissement (non représentés) comportent généralement un transistor, dont un drain est formé (par dopage localisé d'une région du substrat) à proximité de la zone d'accumulation des charges d'un pixel, laquelle zone d'accumulation constitue aussi la source de ce transistor ; une grille de ce transistor reçoit à certains moments, un potentiel propre à faire conduire ce dernier et donc à évacuer un excès de charges vers le drain. Un tel dispositif étant fait pour tous les pixels, ces dispositifs sont réalisés sur un coté des pixels et s'étendent donc parallèlement aux colonnes de telle manière qu'ils aboutissent vers l'emplacement occupé par le second registre de lecture RI-2, lequel par sa présence en interdit leur réalisation. Un des buts de la présente invention est donc, dans un capteur photosensible à transfert de charge capable notamment de fonctionner en mode "monocoup" ou en mode "à transfert de trame", de libérer l'accès de la zone image de la matrice, sur son côté opposé à la zone mémoire, côté qui dans l'art antérieur est occupé par un registre de lecture. Un autre but de invention est, dans un capteur photosensible à transfert de charge capable de fonctionner en mode "monocoup" ou en mode "à transfert de trame", de réduire le nombre de registres de lecture indispensables à ces fonctionnements. Un autre but de invention est d'augmenter la vitesse de fonctionnement, dans le mode " à transfert de trame". L'invention propose à cet effet une architecture nouvelle, qui permet d'utiliser un même registre de lecture pour le fonctionnement en mode "monocoup" et pour le fonctionnement en mode "à transfert de trame". Suivant l'invention, un dispositif photosensible à transfert de charge comportant, une zone photosensible appelée "zone image", une zone mémoire, un registre de lecture transférant vers un circuit de lecture des charges produites dans la zone image, la zone image comportant des points élémentaires photosensibles ou pixels disposés suivant des lignes et des colonnes, la zone mémoire comportant des étages mémoire constitués chacun à partir d'un étage de transfert et disposés suivant des lignes et des colonnes, chaque pixel étant constitués à partir d'un étage de transfert associé aux autres pixels ou étages de transfert de la colonne à laquelle il appartient afin de former dans chaque colonne de la zone image un registre à décalage permettant de transférer des charges, chaque étage mémoire étant associé aux étages mémoires de la colonne à laquelle il appartient afin de former dans chaque colonne un registre à décalage permettant de transférer des charges, est caractérisé en ce que le registre de lecture est disposé entre la zone image et la zone mémoire. L'invention sera mieux comprise à la lecture de la description qui suit faite, à titre d'exemple non limitatif, en référence aux figures annexées parmi lesquelles - la figure 1 déjà décrite, représente schématiquement une version de l'art antérieur d'un dispositif photosensible à transfert de charge du type fonctionnant en mode "monocoup" et en mode "à transfert de trame" - la figure 2 est un diagramme temporel qui illustre le fonctionnement du dispositif de la figure 1 en mode "monocoup" ; - les figure 3a, 3b forment un diagramme temporel qui illustre le fonctionnement du dispositif de la figure 1 en mode " transfert de trame" ; - la figure 4 représente schématiquement un dispositif photosensible à transfert de charge suivant l'invention ; - la figure 5 est une vue en coupe suivant un axe AA d'un substrat semi-conducteur utilisé dans le dispositif à transfert de charges de l'invention; - la figure 5a représente un profil des potentiels établis dans le substrat montré à la figure 5 ; - la figure 6 est une vue en coupe du substrat semi-conducteur utilisé dans le dispositif à transfert de charges de l'invention, montrant particulièrement la structure d'un registre de lecture ; - la figure 6a représente un profil des potentiels établis dans une partie de substrat montrée à la figure 6 ; - les figures 7a, 7b, 7c sont à lire en relation avec la figure 5, elles représente un profil des potentiels établis dans le substrat montré à la figure 5, au cours d'un fonctionnement en mode "à transfert de trame". - la figure 8 représente un deuxième mode de réalisation de l'invention. La figure 4 représente de façon schématique un dispositif photosensible 10 à transfert de charge conforme à l'invention. Le dispositif photosensible de l'invention est du type capable de fonctionner en mode "monocoup" ou en mode "à transfert de trame", et il diffère de celui de l'art antérieur montré à la figure 1, notamment en ce qu'il comporte un registre de lecture permettant de transférer de charges vers un circuit de lecture dans l'un et l'autre de ces deux modes de fonctionnement. Le dispositif photosensible 10 de l'invention comporte une zone image 20 et une zone mémoire 30 à transfert de charge, respectivement semblables aux zones image 2 et mémoire 3 de la figure 1. La zone image 20 comporte donc des pixels P1 à P12 disposés en lignes L1 à L4 et en colonnes C1 à C3. Et la zone mémoire 30 comporte des étages mémoires M1 à M12 disposés en lignes L5 à L8 et en colonnes C'1 à C'3 ; les colonnes C'1 à C'3 sont alignées sur les colonnes C1 à C3 de la zone image 20. Suivant une caractéristique de l'invention, la zone image 20 et la zone mémoire 30 sont séparées par un registre de lecture RL10 à transfert de charge, en lui-même classique, semblable aux registres RL1 et RL2 décrits en référence à la figure 1. Le registre de lecture RL10 est disposé entre la zone image 20 et la zone mémoire 30. II comporte des étages de transfert T1 à T3 constitués comme ceux des registres de lecture RL1, RI-2 précédemment décrits. Ces étages T1 à T3 s'étendent perpendiculairement aux colonnes C1 à C3, de façon qu'à chaque colonne corresponde un étage de transfert. Le registre de lecture RL10 est destiné à transporter vers un circuit de lecture CL1, des charges produites dans la zone image 20. Conformément à l'invention, ces charges sont transférées par le registre de lecture RL10 aussi bien dans un fonctionnement suivant le mode "monocoup" que suivant le mode "à transfert de trame". Dans le fonctionnement type "monocoup, la zone image 20 est directement associée au registre de lecture RI-10. Suivant un même principe de fonctionnement que celui déjà expliqué plus haut, après le temps d'intégration Ti, les charges accumulées dans les pixels P1 à P9 doivent être transférées ligne par ligne dans le registre de lecture RL10, avec entre chaque transfert d'une ligne L1 à L4, un transfert des charges contenues dans le registre 5 vers le circuit de lecture CL1. En fait, le fonctionnement en mode "monocoup" qui n'exige pas d'utiliser la zone mémoire 30, n'est pas fondamentalement modifié par la mise en oeuvre de l'invention, par rapport au fonctionnement du dispositif de l'art antérieur - a) les transferts de charges dans la zone image 20, entre pixels P1 à P12 d'une même colonne C1 à C4 s'effectuent comme dans l'art antérieur, sous l'effet de l'application des signaux de transfert du premier type S1 à S4 aux grilles G1 à G4 de ces pixels ; la seule différence avec l'art antérieur représenté à la figure 1 réside alors dans le sens du transfert dans la zone image : en effet suivant l'invention, dans la zone image 20 le transfert s'effectue dans le premier sens ST1 (et il est le même pour le mode "monocoup" que pour le mode "à transfert de trame") ; alors que dans la zone image 2 de l'art connu montré à la figure 1, il s'effectue dans le second sens ST2 qui est inverse; - b) les transferts de charges entre colonnes C1 à C4 et le registre de lecture RL10 (par exemple les derniers pixels P10, P11, P12) s'accomplissent comme dans l'art connu : c'est à dire que, dans chacun des étages de transfert T1 à T3 du registre de lecture RI-10, les charges sont transférées successivement sous la première grille 6a puis sous la deuxième grille 6b du premier sous-étage Ta ( grilles qui sont uniquement symbolisées au niveau du premier sous-étage Ta du premier étage de transfert T1), d'une même manière que précédemment expliqué particulièrement pour le transfert entre les étages mémoires M10 à M12 et le registre RL1; - c) les transferts des charges dans le registre de lecture RL10 vers le circuit de lecture CL1, s'effectuent d'une même manière que dans le cas du registre de lecture RL2 de la figure 1, sous la commande de signaux de commande de transfert Sc1, Sc2 appliqués aux grilles qui forment les sous-étages Ta, Tb des étages de transfert T1 à T3. Bien qu'elle n'intervienne pas dans le fonctionnement en mode "monocoup", la présence de la matrice à transfert de charge qui constitue la zone mémoire 30 peut être préjudiciable à l'efficacité du transfert des charges mentionné ci-dessus au point "b". Des charges pourraient en effet échapper aux premières et deuxièmes grilles 6a, 6b et, compte tenu de la proximité de la zone mémoire 30, être captées par cette dernière, et ainsi nuire à la qualité des mesures. En vue d'éviter cet inconvénient, le dispositif de l'invention comporte une électrode 25 dite électrode "porte", disposée entre la zone mémoire 30 et le registre de lecture RL10. L'électrode "porte" 25 a pour fonction d'autoriser ou d'interdire le passage de charges entre le registre de lecture RL10 et la zone mémoire 30.A cet effet l'électrode "porte" 25 reçoit un potentiel fixe Vr2, qui détermine sous cette électrode un potentiel suffisamment négatif pour constituer une barrière de potentiel empêchant tout passage de charges. Dans le fonctionnement en mode "à transfert de trame", comme déjà expliqué précédemment les charges accumulées dans la zone image au cours d'un temps d'intégration Ti, sont transférées vers la zone mémoire, puis transférées vers le registre de lecture pendant le temps d'intégration suivant. Avec le dispositif de l'invention, ce transfert des charges de la zone image 20 vers la zone mémoire 30 s'effectue en passant au travers du registre de lecture RL10, et par l'électrode "porte" 25 laquelle à cet effet reçoit un signal cyclique SA qui autorise le passage des charges. La figure 5 représente schématiquement et partiellement la structure du dispositif photosensible de l'invention montré à la figure 4, selon une vue en coupe faite parallèlement la colonne C1 et selon une ligne AA . Cette vue est limitée, et elle représente plus particulièrement un pixel P10 (dans la colonne C1) de la zone image 20 qui est le pixel le plus proche du registre de lecture RL10, une première grille 6a d'un étage de transfert T1 de ce registre de lecture, l'électrode "porte" 25, ainsi que les grilles d'un étage mémoire M1 de la zone mémoire 30. La zone image 20 représentée par le pixel P10, est constituée, dans l'exemple non limitatif décrit, sur un substrat 11 dopé de type P par exemple, et il comporte de façon classique à proximité de sa surface, une couche 12 dopée de type N. La couche 12 est couverte par une couche électriquement isolante 13 en S102. La couche isolante 13 porte une succession de quatre grilles G1, G2, G3, G4, qui forment le pixel P10, et qui constituent un étage de transfert permettant de transférer des charges électriques dans le premier sens de transfert ST1. La quatrième grille G4 du pixel P10 est suivie (dans le sens de transfert ST1), par la première grille 6a de l'étage de transfert T1 du registre de lecture RL10, lequel registre de lecture s'étend perpendiculairement au plan de la figure. Après la grille 6a (toujours suivant le sens de transfert ST1), on trouve successivement, l'électrode "porte" 25 servant à isoler le registre de lecture RL10 de la zone mémoire 30 (dans le fonctionnement en "monocoup"), et quatre grilles G1 à G4 qui forment l'étage mémoire M1 appartenant à la zone mémoire 30. La figure 5a représente des profils de potentiel dans le substrat 11 montré à la figure 3, elle est donc à lire par rapport à la figure 5 ; conformément à l'habitude en matière de dispositif à transfert de charges, les potentiels positifs vont en croissant vers le bas. La figure 5a illustre des potentiels établis sous les grilles et électrodes représentées à la figure 5, dans une phase du fonctionnement en mode "monocoup" dans laquelle, par l'application des signaux de transfert S1 à S4 du premier type, des charges sont transférées dans chaque colonne C1 à C4 d'un pixel à un pixel suivant et jusque dans le registre de lecture RL10 ; aucun transfert n'étant exécuté pendant ce temps ni dans le registre de lecture RL10 ni dans la zone mémoire 30. Dans cette phase, des charges Q qui étaient contenues sous les troisième et quatrième grilles G3, G4 du pixel P10 de la zone image 20, sont transférées dans le registre de lecture RL10. Les potentiels sous les première et deuxième grilles G1, G2 du pixel P10 sont alors au niveau d'un premier potentiel VP1, plus négatif qu'un second potentiel Vp2 qui est établi simultanément sous les troisième et quatrième grilles G3, G4. Le second potentiel Vp2 est lui-même plus négatif ou moins positif qu'un troisième potentiel Vp3, imposé sous la première grille 6a de l'étage T1 (registre de lecture RL10), par l'application à cette première grille 6a d'une tension positive dite de repos Vr1. Cette situation est en elle-même classique, elle conduit à transférer les charges Q dans l'étage de transfert T1 du registre de lecture RL10, plus précisément sous les grilles 6a, 6b (cette dernière étant représentée figure 6a) des étages de transfert T1 à T3, grilles sous lesquelles sont établis (par l'application à ces grilles de la tension de repos Vr1) des potentiels Vp3, VP5 (représentés fig. 6a) plus positifs que celui établi sous la grille G4 du pixel P10. Le potentiel Vp3 sous la première grille 6a étant plus positif que VP2, les charges Q qui étaient contenues sous G3, G4 sont versées dans le puits constitué par le potentiel Vp3 sous la première grille 6a du registre de lecture. II est à noter que la tension de repos Vr1 correspond par exemple, au potentiel positif de repos d'un signal appelé "signal de déplacement transverse" SDT, dont la polarité négative SDT- est de nature à engendrer sous les grilles 6a, 6b un potentiel suffisamment négatif pour constituer une barrière de potentiel. Il est à noter aussi, que ce signal de déplacement SDT est appliqué aux grilles 6a, 6b de manière cyclique dans le fonctionnement en mode "à transfert de trame". Comme il est davantage représenté dans une suite de la description faite en référence aux figures 6 et 6a, les charges versées dans la première grille 6a sont immédiatement reversées et stockées dans un puits de potentiel plus profond, créé sous la deuxième grille 6b du registre de lecture RL10. En continuant avec la figure 5a et dans le premier sens de transfert des charges ST1, on trouve sous l'électrode "Porte" 25 un quatrième potentiel VP4, plus négatif que le premier potentiel VP1. Ce potentiel VP4 détermine sous l'électrode "porte" 25 une barrière de potentiel qui empêche, dans le fonctionnement en mode "monocoup", tout passage de charges vers les étages mémoires de la zone mémoire 30 représentée par le premier étage mémoire M1. Le quatrième potentiel VP4 résulte de l'application à l'électrode "porte" 25, du potentiel fixe Vr2, lequel constitue par exemple un potentiel de repos négatif d'un signal appelé "signal d'autorisation" SA dont le potentiel positif VSA+ autorise le passage des charges ; ce signal SA est appliqué à l'électrode "porte" 25 de manière cyclique dans le fonctionnement en mode "à transfert de trame". La figure 6 représente schématiquement et partiellement, la structure du registre de lecture RL10 par une vue en coupe du premier étage de transfert T1, coupe perpendiculaire aux colonnes C1 à C3. Cette vue est limitée à la représentation des grilles 6a, 6b, 7a, 7b de ce premier étage de transfert T1, étage qui correspond à la colonne C1 dans laquelle sont situées les grilles G1 à G4 du pixel P7 représenté aux figures 5 et 5a. Le registre de lecture RL10 est constitué sur le même substrat 11 que les zone images et mémoire 20, 30, avec une couche 12 dopée N recouverte d'une couche isolante 13, sur laquelle sont disposées les grilles qui constituent le premier étage de transfert T1 de ce registre. Le premier étage T1 comporte un premier et un second sous-étage Ta, Tb, formés respectivement des grilles 6a, 6b et 7a, 7b qui se succèdent dans la direction D1 de transfert dans le registre de lecture. Dans l'exemple non limitatif décrit, une région de dopage différent N-, est formée sous les premières grilles 6a, la qui appartiennent respectivement au premier et au second sous-étages Ta,Tb. La figure 6a (à lire en même temps que la figure 6) représente des profils de potentiel dans le substrat 11 de la structure représentée à la figure 6, dans une même phase du fonctionnement en mode "monocoup" que dans la figure 5a. La figure 6a permet particulièrement d'illustrer le transfert de la quantité de charges Q (montrée à la figure 5a) jusque sous la deuxième grille 6b du premier sous-étage Ta.; comme dans la figure 5a, les potentiels positifs vont en croissant vers le bas. Dans l'exemple non limitatif de la description où le registre de lecture RL10 est du type fonctionnant en mode deux phases, la première et la deuxième grilles 6a, 6b du premier sous-étage Ta sont reliées entre elles, et l'application de la tension positive de repos Vr1 à ces grilles 6a, 6b détermine d'une part sous la première grille 6a le troisième potentiel VP3, et détermine d'autre part sous la deuxième grille 6b le cinquième potentiel VP5 ce cinquième potentiel VP5 est plus positif que le potentiel VP3 établi sous la première grille 6a, du fait de la présence du dopage N- sous cette première grille 6a. II est ainsi constitué sous ces deux grilles 6a, 6b un puits de potentiel dont le fond est moins profond sous la première grille 6a que sous la deuxième grille 6b. Le puits de potentiel sous 6a, 6b est suivi dans le sens de la direction D1, par une barrière de potentiel qui résulte de l'application d'une troisième tension de repos V-Sc négative, à la première et à la seconde grilles 7a, 7b (qui sont reliées entre elles) du second sous-étage Tb de l'étage de transfert T1. L'application de cette tension négative V-Sc détermine sous la première grille 7a, compte tenu du dopage N-, un potentiel négatif VP1 plus négatif que le potentiel VP4 établi sous la deuxième grille 7a. Dans ces conditions, quand les charges Q initialement contenues sous la grille G4 sont transférées (figure 5a) sous la première grille 6a du registre de lecture RL10, elles sont immédiatement versées sous la deuxième grille 6b de ce registre ;les charges Q sont donc stockées sous la grille 6b, en attendant d'être transférées dans la direction D1, vers le circuit de lecture CL1, d'une manière en elle-même classique. Le fonctionnement en mode "à transfert de trame" va maintenant être décrit en référence à nouveau à la figure 4. A la fin du temps d'intégration Ti, débute la phase de mémorisation MC dans laquelle les charges accumulées dans la zone image 20 sont transférées dans la zone mémoire 30. Conformément à l'invention, ce transfert est accompli en faisant circuler les charges par le travers du registre de lecture RL10 et plus particulièrement dans les premiers sous- étages Ta de ce dernier, suivant le premier sens de transfert ST1, c'est à dire perpendiculairement à la direction D1 de transfert des charges dans le registre de lecture RL10. Ce déplacement des charges vers la zone mémoire 30 est obtenu en appliquant simultanément, d'une part à la zone image 20 et à la zone mémoire 30 les signaux de transfert S1 à S4 du premier type ; et d'autre part en appliquant uniquement aux grilles 6a, 6b des premiers sous-étages Ta, le signal de déplacement transverse SDT, qui de manière cyclique, passe d'un potentiel Vr1 positif à un potentiel négatif, en synchronisme avec les signaux de transfert S1 à S4 ; et enfin en appliquant à l'électrode "Porte" 25 le signal d'autorisation SA qui passe de manière cyclique du potentiel négatif Vr2 à un potentiel positif, en synchronisme avec les signaux de transfert S1 à S4 et le signal de déplacement transverse SDT. Les figures 7a, 7b, 7c sont à lire par rapport à la figure 5. Elles représentent des profils de potentiel établis dans le substrat 11 représenté à la figure 5, au cours d'un fonctionnement en mode "à transfert de trame" ; Comme il est d'usage pour les dispositifs à transfert de charges, les potentiels positifs vont en croissant vers le bas. La figure 7a représente une phase du fonctionnement dans laquelle, comme dans l'exemple de la figure 5a, des charges Q qui étaient contenues sous les troisième et quatrième grilles G3, G4 du pixel P10 de la zone image 20, sont transférées dans le registre de lecture RL10, plus précisément sous la première grille 6a du premier sous-étage Ta du registre de lecture RL10 d'où elles sont immédiatement reversées sous la deuxième grille 6b de ce premier sous-étage Ta. Les potentiels sous les grilles G1, G2, G3, G4 du pixel P10 ainsi que sous les grilles 6a, 6b du premier sous-étage Ta sont les mêmes, dans cette phase du fonctionnement que ceux déjà décrits dans la figure 5a. La deuxième grille 6b n'apparaît pas dans la figure 5 car elle est dans un plan différent de celui de la figure, plus profond par exemple, de telle sorte qu'elle est située derrière la première électrode 6a. En conséquence sur la figure 7a, le potentiel établi sous cette deuxième grille 6b est représenté en traits pointillés au même plan que le potentiel établi sous la première électrode 6a, et la charge Q est représentée par des hachures pointillées. Sous l'électrode "porte" 25, la barrière de potentiel formée par le potentiel négatif VP4 résulte de l'application à cette électrode, du signal d'autorisation SA qui à cet instant est à son niveau négatif Vr2. Les potentiels qui existent sous les 4 électrodes G1 à G4 du pixel P10 de la zone image 20, se retrouvent sous les 4 électrodes G1 à G4 du premier étage mémoire M1 dans la zone mémoire 30, car les mêmes signaux de transfert S1 à S4 du premier type sont appliqués aux zones image et mémoire 20, 30. La figure 7b montre une phase du fonctionnement qui suit celle de la figure 7a, et dans laquelle les charges qui étaient contenues dans le premier sous-étage Ta du registre de lecture RL10 sont transférées, suivant le premier sens de transfert ST1, dans l'étage mémoire M1 de la zone mémoire 30. Par rapport à la figure 7a, le profil des potentiels dans la structure semiconductrice11 a été modifié d'une même manière sous le pixel P7 et sous l'étage mémoire M1 qui reçoivent les mêmes signaux de transfert SI à S4 ; d'une part sous les premières et deuxièmes grilles G1, G2 de P10 et M1, le potentiel est passé à un niveau plus positif VP5 qui constitue un puits de potentiel, et d'autre part sous les troisièmes et quatrièmes grilles G3 et G4 de P7 et M1, le potentiel est devenu plus négatif et correspond au premier potentiel VP1. Le potentiel a été modifié aussi sous les première et deuxième grilles 6a, 6b du premier sous-étage Ta (registre de lecture RL10), suite à l'application à ces grilles de la polarité négative SDT- du signal de déplacement transverse SDT : le potentiel sous 6a est devenu plus négatif en passant à la valeur du quatrième potentiel négatif VP4 ce qui constitue une barrière de potentiel, et sous l'électrode 6b il est passé à la valeur du premier potentiel VP1soit un peu moins négatif que sous 6a (comme dans l'exemple de la figure 7a, la deuxième grille 6b étant dans un plan différent de celui occupé par la première grille 6a, le potentiel sous la deuxième grille 6b est représenté en traits pointillés). L'application à l'électrode " porte" 25 de la polarité positive VSA+ du signal d'autorisation SA, engendre sous cette dernière un potentiel Vp3 plus positif que le potentiel Vp1 sous l'électrode 6b, mais moins positif que le potentiel VP5 du puits formé sous les première et deuxième grilles G3 et G4 de l'étage mémoire M1. Dans ces conditions, les charges Q qui dans la phase précédente étaient contenues sous la deuxième grille 6b du premier sous-étage Ta (registre de lecture RL10), transitent sous l'électrode "porte" 25, et sont versées dans le puits formé sous la première et la deuxième grille G1, G2 de l'étage mémoire M1. Par rapport à la figure 7b, la figure 7c illustre une phase suivante dans laquelle, l'électrode "porte" 25 reçoit à nouveau la polarité négative Vr2 du signal d'autorisation SA : il en résulte sous cette électrode, l'établissement du potentiel négatif VP4 qui forme une barrière de potentiel, et qui empêche tout retour des charges transférées sous le premier étage mémoire M1. L'exemple ci-dessus de fonctionnement est répété pour le transfert vers la colonne C'1, des charges susceptibles d'être accumulées dans chacun des pixels de la première colonne C1. Bien entendu cet exemple est valable également pour toutes les autres colonnes des zones image et mémoire 20, 30. Les explications qui précèdent sur le fonctionnement en mode "à transfert de trame" se rapportent plus particulièrement à la phase de mémorisation MC. Celle-ci doit être suivie de la phase de lecture LC, au cours de laquelle on doit vider la zone mémoire en transférant, ligne par ligne, les charges qu'elle contient vers le circuit de lecture CL1, via le registre de lecture. En référence à nouveau à la figure 4, avec le dispositif à transfert de charges de l'invention, la phase de lecture CL est accomplie en transférant ligne par ligne, les charges contenues dans chacune des lignes L5 à L8 de la zone mémoire 30, par un transfert dans chaque colonne C'1 à C'3 qui s'effectue en direction du registre de lecture RL10, c'est à dire suivant le second sens de transfert ST2, le second sens ST2 étant opposé au sens de transfert ST1 selon lequel s'effectue le transfert dans la phase de mémorisation MC. Ce transfert des charges dans chaque colonne C'1 à C'3 (dans le second sens ST2) s'effectue sous la commande de signaux de transfert Sb1 à Sb4 du second type, appliqués uniquement aux grilles G1 à G4 des étages de mémorisation M1 à M12. II est possible par exemple d'appliquer les signaux de transfert aux grilles G1 à G4 des étages de mémorisation M1 à M12 par l'intermédiaire d'un dispositif de commutation 19, permettant d'appliquer à ces grilles les signaux de transfert du premier type S1 à S4 dans la phase de mémorisation MC, et de leur appliquer les signaux de transfert du second type Sb1 à Sb4 dans la phase de lecture LC. Le transfert des charges ligne par ligne (L5 à L8) de la zone mémoire 30 jusque dans le registre de lecture RL10, s'accomplit d'une manière en elle-même comparable à celle décrite dans le fonctionnement en mode "monocoup" en référence aux figures 5, 5a, 6, 6a, avec la différence cependant que dans cette phase de lecture CL le transfert est accompli dans un sens inverse, et que l'électrode "porte" 25 doit participer au transfert. A cet effet l'électrode "porte" 25 est commandée par le signal d'autorisation SA, en synchronisme avec les signaux de transfert du second type Sb1 à S154. La figure 8 représente de manière schématique un autre mode de réalisation de l'invention, dans lequel la zone mémoire repérée 30a coopère avec le premier registre de lecture RL1, et simultanément avec un second registre de lecture 40 pour, pendant la phase de lecture CL, transférer vers un second circuit de lecture CL2 les charges stockées dans cette zone mémoire. Le but visé par cette utilisation de deux registres de lecture, est d'augmenter la fréquence de lecture de trame, et plus précisément de réduire le temps de transfert nécessaire à transporter vers un circuit de lecture toutes les charges contenues dans la zone mémoire 30a. Le dispositif à transfert de charge suivant le mode de réalisation de la figure 8, ne diffère de celui représenté à la figure 4 que en ce que, d'une part il comporte le second registre de lecture 40 ; il en diffère d'autre part en ce que la zone mémoire 30a est partagées en deux parties Zm1 et Zm2, parallèlement aux lignes L5 à L8, avec des sens de transfert ST1, ST2 qui peuvent être rendus contraires entre ces deux zones. II est ainsi possible de partager chacune des colonnes C'1 à C'3 de la zone mémoire 30a en deux parties dont l'une est destinée à coopérer avec le premier registre de lecture RL10, et l'autre est destinée à coopérer avec le second registre de lecture 40. Le second registre de lecture 40 est en lui-même classique, il est relié à un second circuit de lecture CL2 classique également. II comporte des étages de transfert T1, T2, T3 semblables à ceux T1 à T3 du premier registre de lecture RL10. Le second registre de lecture 40 est placé sur un côté de la zone mémoire 30a opposé à celui qui est bordé par le premier registre de lecture RL10, c'est à dire à une extrémité des colonnes C'1 à C'3 opposée à celle où est situé ce dernier, de manière qu'à chaque colonne C'1 à C'3 de la zone mémoire 30a corresponde un étage de transfert T1, T2, T3 du second registre de lecture 40. Par rapport au fonctionnement de la version de l'invention montrée à la figure 4, le fonctionnement dans le mode de réalisation de la figure 8 est modifié uniquement dans la phase de lecture CL du fonctionnement en mode "à transfert de trame",. Dans la phase de lecture CL de cette seconde version de l'invention, les transferts dans la zone mémoire 30a s'effectuent simultanément suivant les deux sens de transfert ST1, ST2 opposés. En effet, dans la phase de lecture CL, d'une part les étages mémoires M1 à M6 situés dans la première partie ou moitié Zm1 (correspondant aux lignes L5, L6), évacuent les charges qu'ils contiennent vers le premier registre de lecture RL10, c'est à dire suivant le deuxième sens de transfert ST2 sous la commande des signaux de transfert du deuxième type Sb1 à Sb4 ; d'autre part à l'inverse, les étages mémoires M7 à M12 qui sont dans la seconde partie Zm2 (correspondant aux lignes L7, L8), évacuent les charges qu'ils contiennent vers le second registre de lecture 40, c'est à dire suivant le premier sens de transfert ST1 sous la commande des signaux de transfert du premier type S1 à S4. Ainsi le premier registre de lecture RL10 et le second registre de lecture 40, simultanément transfèrent les charges qu'ils reçoivent respectivement des lignes L5, L6 de la partie zm1 et des lignes L7, L8 de la partie Zm2 vers leur circuit de lecture respectifs. Ceci permet de réduire dans un rapport 2 le temps nécessaire à vider la zone mémoire 30a, par rapport au temps nécessaire à vider la zone mémoire 30 de la figure 4. Ces transferts simultanés de sens opposés peuvent être obtenus par exemple à l'aide d'un second dispositif de commutation 21, ayant pour fonction d'appliquer les signaux de transfert du premier ou du second type S1 à S4, Sb1 à Sb4, uniquement aux grilles G1 à G4 des étages mémoire M1 à M6 de la première partie Zm1 de la zone mémoire 30a. . II est possible à cet effet de relier uniquement les grilles G1 à G4 des étages mémoires M1 à M6 de la première partie Zm1, au dispositif de commutation 21 par l'intermédiaire duquel on applique à ces grilles, les signaux de transfert du premier type S1 à S4 pendant la phase de mémorisation MC, et les signaux de transfert Sb1 à Sb4 du second type pendant la phase de lecture LC ; les étages mémoires M7 à M12 (lignes L7, L8) de la seconde partie Zm2 ne reçoivent uniquement que des signaux de transfert S1 à S4 du premier type, aussi bien dans la phase de mémorisation MC que dans la phase de lecture LC. REVENDICATIONS 1. Dispositif photosensible à transfert de charge comportant, une zone photosensible appelée "zone image" (20), une zone mémoire (30, 30a), un registre de lecture (RI-10) transférant vers un circuit de lecture (CL1) des charges produites dans la zone image (20), la zone image (20) comportant des points élémentaires photosensibles ou pixels (P1 à P12) disposés suivant des lignes (L1 à L4) et des colonnes (C1, C2, C3), la zone mémoire (30, 30a) comportant des étages mémoire (M1 à M12) constitués chacun à partir d'un étage de transfert et disposés suivant des lignes (L5 à L8) et des colonnes (C'1, C'2, C'3), chaque pixel (P1 à P12) étant constitués à partir d'un étage de transfert associé aux autres pixels ou étages de transfert de la colonne (C1, C2, C3) à laquelle il appartient, de manière à former dans chaque colonne de la zone image (20) un registre à décalage permettant de transférer des charges, chaque étage mémoire (M1 à M12) étant associé aux étages mémoires de la colonne (C'1 à C'3) à laquelle il appartient, de manière à former dans chaque colonne un registre à décalage permettant de transférer des charges, caractérisé en ce que le registre de lecture (RL10) est disposé entre la zone image (20) et la zone mémoire (30). 2. Dispositif photosensible selon la revendication 1, caractérisé en ce que les colonnes (C'1 à C'3) de la zone mémoire (30, 30a) sont alignées sur les colonnes (C1 à C3) de la zone image (20), et en ce qu'à chaque colonne (C1 à C3, C'1 à C'3) correspond un étage de transfert (T1, T2, T3) du registre de lecture (RI-10). 3. Dispositif photosensible selon l'une des revendications précédentes, caractérisé en ce que dans un premier mode de fonctionnement, des charges sont transférées dans chaque colonne (C1 à C3) de la zone image (20) suivant un premier sens de transfert (ST1), jusque sous une grille (6b) appartenant à un étage de transfert (T1, T2, T3) du registre de lecture (RI-10) où elles sont stockées en attendant d'être transférées dans ledit registre de lecture vers un circuit de lecture (CL1) suivant une direction perpendiculaire au premier sens de transfert (ST1). 4. Dispositif photosensible selon l'une des revendications précédentes, caractérisé en ce qu'il comporte en outre une électrode appelée électrode "porte" (25), disposée entre le registre de lecture (RI-10) et la zone mémoire (30,30a), destinée à interdire ou autoriser le passage de charges entre le registre de lecture (RL10) et la zone mémoire (30,30a). 5. Dispositif photosensible selon la revendication 4, caractérisé en ce que pendant le premier mode de fonctionnement, l'électrode "porte" (25) reçoit une tension continue (Vr2) permettant à ladite électrode "porte" (25) d'engendrer un potentiel interdisant le passage de charges. 6. Dispositif photosensible selon l'une des revendications précédentes, caractérisé en ce que dans une phase dite de mémorisation (MC) d'un deuxième mode de fonctionnement, des charges sont transférées dans chaque colonne (C1 à C3) de la zone image (20) suivant un premier sens de transfert (ST1) jusque dans la zone mémoire (30, 30a), en passant sous au moins une grille (6a, 6b) appartenant à un étage de transfert (T1, T2, T3) du registre de lecture (RL10). 7. Dispositif photosensible selon la revendication 6, caractérisé en ce que les charges transférées vers la zone mémoire (30, 30a) passent par le registre de lecture (RL10), sous une grille (6b) de ce dernier sous laquelle ces charges sont stockées dans la phase où elles attendent d'être transférées vers un circuit de lecture (CL1). 8. Dispositif photosensible selon l'une des revendications 6 ou 7, caractérisé en ce que pendant le deuxième mode de fonctionnement, le transfert des charges suivant W premier sens de transfert (ST1) résulte de l'application d'un premier type de signaux de transfert (S1 à S4), à des grilles (G1 à G4) de tous les pixels (P1 à P12) et de tous les étages mémoires M1 à M12). 9. Dispositif photosensible selon l'une des revendications 6 ou 7 ou 8, caractérisé en ce que pendant le transfert de charge intervenant dans le premier mode de fonctionnement, l'électrode "porte" (25) est commandée par un signal de tension (SA) cyclique en synchronisme avec les signaux de transfert (S1 à S4). 10. Dispositif photosensible selon l'une des revendications 8 ou 9, caractérisé en ce qu'il comporte des moyens (19) pour appliquer à des grilles (G1 à G4) appartenant aux étages mémoires (M1 à M12) de la zone mémoire (30), un deuxième type de signaux de transfert (Sb1 à Sb4) permettant de produire dans la zone mémoire (30) un transfert de charges suivant un deuxième sens de transfert (ST2) inverse du premier sens de transfert (ST1). 11. Dispositif photosensible selon l'une des revendications précédentes, caractérisé en ce que la zone image (20), la zone mémoire (30) et le registre de lecture (RL10) sont réalisés sur un même substrat semi-conducteur (11). 12. Dispositif photosensible selon l'une des revendications précédentes, caractérisé en ce qu'il comporte en outre un deuxième registre de lecture (40), disposé sur un côté de la zone mémoire (30a) à une extrémité des colonnes (C'1 à C'3) de la zone mémoire (30a) opposée à celle où est situé le premier registre de lecture (RL10), de manière qu'à chaque colonne (C'1 à C'3) de la zone mémoire (30a) corresponde un étage de transfert (T1, T2, T3) du deuxième registre de lecture (40). 13. Dispositif photosensible selon la revendication précédente, caractérisé en ce que la zone mémoire (30a) est partagée en deux parties (Zm1, Zm2) parallèlement à ses lignes (L5, L6, L7, L8) de façon que dans une phase dite de lecture (LC), les étages mémoires (M1 à M6) appartenant à une première partie (Zm1) de la zone mémoire (30a) coopèrent avec le premier registre de lecture (RL10), et que les étages mémoires (M7 à M12) appartenant à la seconde partie (Zm1) de la zone mémoire (30a) coopèrent avec le second registre de lecture (40). 14. Dispositif photosensible selon la revendication précédente, caractérisé en ce comporte des seconds moyens (21) pour, dans la phase de lecture (LC), d'une part appliquer à des grilles (G1 à G4) des étages mémoires (M1 à M6) appartenant à la première partie (Zm1) de la zone mémoire (30a) des signaux de transfert (Sbl à Sb4) du second type permettant de produire dans la zone mémoire (30) un transfert de charges suivant le deuxième sens de transfert (ST2) en direction du premier registre de lecture (RL10), et simultanément d'autre part, pour appliquer les signaux de transfert (S1 à S4) du premier type aux grilles (G1 à G4) des étages mémoires (M1 à M6) contenus dans la seconde partie (Zm2) de la zone mémoire (30a), afin d'obtenir dans cette seconde partie (Zm2) un transfert de charges suivant le premier sens de transfert (ST1) en direction du deuxième registre de lecture (40). 15. Dispositif photosensible selon l'une quelconque des revendications 11 ou 12 ou 13 ou 14, caractérisé en ce que le deuxième registre de lecture (40) est relié à un deuxième circuit de lecture (CL2). 16. Dispositif photosensible selon l'une quelconque des revendications 11 ou 12 ou 13 ou 14 ou15, caractérisé en ce que la zone image (20), la zone mémoire (30a) ainsi que le premier et le second registres de lecture (RL10, 40) sont réalisés sur un même substrat semi conducteur (11).