FR 2798797 A1 20010323 FR 9911782 A 19990921 Procède et dispositif de communication entre un circuit électronique d'identification par ra4iof#réuqnçe et un système hôte La présente invention concerne un procédé et dispositif de communication entre un circuit électronique d'identification par radiofréquence et un système hôte. Le circuit électronique d'identification par radiofrequence est communément appelé transpondeur. Selon l'art antérieur, il existe des dispositifs électroniques d'identification par radiofréquence. Cependant, ces dispositifs présentent, en général, l'inconvénient de ne pas être connectables à un ordinateur type ordinateur portable autrement qu'à travers une liaison série RS232 ou d'un port imprimante, ce qui peut poser des problèmes de disponibilité de port. La présente invention a donc pour objet de pallier les inconvénients de l'art antérieur en proposant un procédé de communication entre un circuit électronique d'identification par radiofréquence et un système hôte par un port parallèle système hôte. Ce but est atteint par le fait que le procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence contrôlé un microcontrôleur est caractérisé en ce que le microcontrôleur communique avec le système hôte par l'intermédiaire d'un bus PCMCIA ou CompactFlash avec un composant d'interface parallèle relié à un bus maître, le procédé comprenant : étape d'initialisation comprenant une lecture d'un registre de contrôle du composant d'interface par le système hôte pour vérifier que le composant d'interface est dans le mode mémoire, - une étape de confirmation de la prise en compte du composant d'interface par le système hôte, - une étape de modification du registre de contrôle par le microcontrôleur pour faire passer le composant d'interface en mode entrée/sortie parallèle, une étape de communication entre le système hôte et le microcontrôleur en mode entrée/sortie parallèle comme un composant standard UART Selon une autre particularité, la valeur choisie pour modifier le registre de contrôle, court-circuite l'interface série du composant d'interface parallèle/parallèle, valide le mode adresse, valide les interruptions du système hôte, affecte la fonctionnalité entrée/sortie au composant d'interface en validant les interruptions. Selon une autre particularité, le composant d'interface parallèle/parallèle comprend un premier tampon de communication, de réception, dans lequel le système hôte peut seulement écrire et dans lequel le microcontrôleur peut seulement lire, et un deuxième tampon de communication, dit d'émission, dans lequel le système hôte peut seulement lire et dans lequel le microcontrôleur peut seulement écrire. Selon une autre particularité, l'étape de communication comprend une étape d'écriture des données comportant : - une étape de vérification par le système hôte, respectivement le microcontrôleur que le tampon de réception, respectivement d'émission, est vide en consultant la valeur d'un premier, respectivement deuxième, bit particulier d'un premier, respectivement deuxième, registre déterminé, - une étape d'écriture des données dans le tampon de réception, respectivement d'émission, - une étape de modification de la valeur du premier, respectivement deuxième bit. Selon une autre particularité, l'étape de communication comprend une étape de lecture des données comportant : une étape de vérification par le système hôte, respectivement par le microcontrôleur que le tampon d'émission, respectivement de réception, n'est pas vide en consultant la valeur du deuxième, respectivement du premier bit particulier, du deuxième, respectivement premier registre déterminé, une étape de lecture des données présentes dans le tampon d'émission, respectivement de réception, - une étape de modification de la valeur du deuxieme, respectivement premier bit. Selon une autre particularité, le composant d'interface parallèle/parallèle est de type CompactFlash. Selon une autre particularité, le procédé comprend une étape de traitement et d'analyse des données fournies par le circuit d'identification par radiofréquence comportant : une étape de mise en forme, par le circuit d'identification, selon un signal rectangulaire, du signal représentatif des fluctuations de la tension aux bornes la bobine du circuit d'identification, une étape de mesure par le microcontrôleur, des intervalles de temps entre chaque front montant et chaque front descendant signal rectangulaire transmis le circuit d'identification, étape de comparaison, par le microcontrôleur, des intervalles de temps mesurés, avec des valeurs des intervalles fixées par un protocole déterminé, pour définir la valeur d'un bit, cette valeur étant représentative du signal produit par le circuit d'identification. Un deuxième but de l'invention consiste à proposer un dispositif de communication entre un circuit électronique d'identification par radiofréquence et un système hôte par un port parallèle du système hôte. Ce but est atteint par le fait que le dispositif de communication entre le circuit électronique d'identification par radiofréquence et un système hôte est caractérisé en ce qu'il comporte un composant d'interface parallèle programmable par des registres de contrôle pour communiquer avec le système hôte selon un protocole de système d'entrée/sortie parallèle du type PCMCIA et des moyens de lecture et d'écriture de registres de statut pour éviter des conflits d'accès entre les deux tampons permettant la communication entre le système hôte et une logique intelligente contrôlant le fonctionnement du circuit électronique d'identification par radiofréquence. Selon une autre particularité, la logique intelligente est un microcontrôleur recevant sur une de ces entrées d'interruption le signal de sortie du circuit d'identification par radiofréquence et envoyant par une de ces sorties séries sur l'ehtrée série du circuit d'identification par radiofréquence, les informations échangées par radiofréquence. Selon une autre particularité, le microcontrôleur comporte des moyens d'ecrire, dans un registre de contrôle, une information permettant à un système hote de considérer l'ensemble électronique branché sur son port PCMCIA comme une mémoire; puis au bout d'un temps déterminé de survenance événement déterminé, des moyens de modifier l'information écrite dans registre CR pour faire prendre en compte le circuit par le système hôte comme un dispositif d'entrée/sortie parallèle. Selon une autre particularité, le circuit d'interface est disposé sur face d'un circuit imprimé multicouche assurant les liaisons électriques entre d'une part les différents composants électroniques et d'autre part le bornier type CompactFlash et la bobine constituant l'antenne émettrice radiofréquence; le circuit électronique d'identification par radiofréquence et microcontrôleur étant disposés sur la face opposée du circuit imprimé couches multiples. Selon une autre particularité, le circuit imprimé a une dimension correspondant aux mémoires CompactFlash de type 1 ou IL Selon une autre particularité, le bornier de liaison du circuit d'interface avec le monde externe et compatible CompactFlash et le circuit imprimé est encapsulé dans un boîtier de largeur de l'ordre de 3mm, de longueur de l'ordre de 4mm et d'épaisseur inférieure à 3,5 millimètres. Selon une autre particularité, le circuit imprimé multicouche comprend essentiellement trois couches conductrices d'épaisseur déterminée dont une couche double face et deux couches d'isolant d'épaisseur déterminée, l'épaisseur des couches conductrices supérieure et inférieure étant comprise entre 7 et 11 pm, l'épaisseur de couche d'isolant étant comprise entre 45 et 55pm, et l'épaisseur de la couche conductrice double face située entre les deux couches d'isolant étant comprise entre 45 et 55pm. D'autres particularités et avantages de la présente invention apparaîtront plus clairement à la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels : - les figures 1A et 1B représentent un schéma d'un dispositif électronique mettant en #uvre le procédé de communication selon l'invention, - la figure 2 représente un diagramme du composant d'interface parallèle/parallèle utilisé dans le dispositif électronique. - la figure 3 représente un exemple de réalisation du circuit multicouche. Le procédé de communication est utilisé pour assurer la communication entre un circuit d'identification par radiofréquence et un système hôte (1 lors de la connexion du circuit d'identification au système hôte, par l'intermédiaire d'une interface parallèle. Les figures 1A et 1B représentent un schéma d'un dispositif électronique mettant en #uvre le procédé de communication selon l'invention. Selon variante de réalisation représentée aux figures 1A et 1B, le système hôte (1 est un ordinateur, par exemple, portable comportant un processeur de type et le port parallèle (100) utilisé pour connecter le dispositif électronique est type PCMCIA ou préférentiellement de type CompactFlash (marque déposee par la société CompactFlash Association). La norme CompactFlash est issue de la norme PCMCIA mais comprend des caractéristiques propres tout étant compatible avec la norme PCMCIA. Ainsi, le dispositif électronique selon l'invention est dans une variante de réalisation conforme électriquement et mécaniquement à la norme CompactFlash mais peut être connecter ' un port PCMCIA par l'intermédiaire d'un adaptateur CompactFlash/PCMCIA disponible dans le commerce. Le système hôte (1) comprend également un contrôleur spécifique du port PCMCIA. Le circuit électronique représenté aux figures 1A, IB est monté sur un circuit imprimé multicouche avec des composants sur chacune des deux faces opposées du circuit imprimé. Le circuit imprimé de quelques dixièmes de millimètres d'épaisseur a la surface d'une boîte d'allumettes de l'ordre de cm par 4 cm). Sur cette plaquette de circuit imprimé sont reliés entre eux les pistes conductrices du circuit multicouche, les composants réalisant les fonctions ci-après décrites. La figure 3 représente un exemple de réalisation du circuit multicouche. Le circuit comprend essentiellement trois couches conductrices (1010 à 1012) d'épaisseur déterminée dont une couche (1011) double face et deux couches d'isolant (1020, 1021) d'épaisseur déterminée. Les couches conductrices supérieure (1010) et inférieure (1012) ont une épaisseur comprise entre 7 et 11 pm, et est choisie égale à 9pm. Chaque couche d'isolant (1 020, 1021) a une épaisseur comprise entre 45 et 55pm et est choisie égale à 50pm. La couche conductrice (1 1) double face est située entre les deux couches (1020, 1021) d'isolant et a épaisseur comprise entre 45 et 55pm et est choisie égale à 50pm. La couche conductrice (1011) double face est, par exemple, réalisée à partir d'un matériau possédant deux faces cuivrées, par exemple, commercialise sous la référence FR4 par la société française NELCO. L'épaisseur totale du circuit multicouche y compris la métallisation est comprise entre 200 et 240pm et est choisie égale à 227pm. L'isolant choisi est, par exemple, une résine époxy, par exemple, commercialisé sous la référence Preg 104 par la société américaine ARLON. Un premier composant d'identification par radiofréquence (1 est constitué, par exemple, par le composant commercialisé par Philips sous la référence HTRC1 10, tout autre composant similaire peut également être utilisé. Ce composant est monté sur la même face du circuit imprimé avec un microcontrôleur (20) constitué, par exemple, par un composant commercialisé par Intel sous la référence 8OC51, tout autre composant similaire peut également être utilisé. Un troisième composant (30) constituant un circuit d'interface est constitué, par exemple, par le circuit commercialisé par Texas Industrie sous la référence TL1 1 PC564B, tout autre composant similaire peut également être utilisé. Ce circuit (30) est monté sur la face opposée du circuit imprimé et relié, d'une part au bornier PCMCIA (50), et d'autre part à travers les couches du circuit imprimé, au bus (21) du microcontrôleur (20). Enfin, point milieu M entre une résistance (13) et une pluralité de condensateurs (15) connectés en série entre une sortie de transmission et une entrée de réception RX est relié par un fil souple à une bobine (11) dont l'autre extrémité est également reliée par un fil souple à une deuxième sortie de transmission Le composant ou circuit (10) d'identification par radiofréquence est relié à une sonde émettrice réceptrice comprenant la bobine (11). Le circuit (10) est commandé par le microcontrôleur (20) auquel est connecté. Le microcontrôleur (20) est relié au connecteur femelle (50) compatible avec le connecteur complémentaire male (200, Fig.2) du port PCMCIA, par l'intermédiaire d'un composant d'interface (30) parallèle/parallèle. Le composant d'interface (30) comprend le bus (21) de données et un bus (31) d'adresse. Le dispositif électronique comprend également un diviseur de fréquence (40), et une horloge (60) à 32 MHZ connectée au composant d'interface (30) et au travers d'un diviseur (40) au microcontrôleur (20). La communication entre le système hôte (1) et le dispositif électronique est réalisée par une interface (30). La particularité de cette interface (30) est que le système hôte (1) et le microcontrôleur (20) sont maîtres de cette interface. En effet, par principe, un microcontrôleur (20) doit être maître de son bus (21) qui est relié à cette interface (30). De même, le processeur du système hôte est maître de ses périphériques et donc du port PCMCIA auquel l'interface (30) connecte le dispositif électronique. Par conséquent, connexion entre le microcontrôleur (20) et le processeur du système hôte (1), est réalisée par l'intermédiaire d'un bus maître/maître. Selon l'art antérieur, un port de type PCMCIA peut fonctionner selon trois modes. Le premier mode de fonctionnement est mode mémoire et permet connecter et d'accéder à une mémoire externe. Le deuxième mode est le mode entrée/sortie dans lequel des informations peuvent être échangées entre le système hôte et un dispositif électronique connecté au port PCMCIA. Le troisième mode est le mode IDE dans lequel il est possible de connecter un disque système hôte via le port PCMCIA. Selon la norme, lors de la connexion de tout équipement sur le port PCMCIA (100) du système hôte, le port (1 doit fonctionner selon le premier mode pendant la phase d'initialisation et de reconnaissance du port (100) par le contrôleur spécifique du système hôte. En d'autre terme, quel que soit le mode de fonctionnement du dispositif électronique connecté au port PCMCIA, le port PCMCIA (100) de ce dispositif doit être configuré comme si le dispositif était une mémoire, pendant une durée déterminée de l'ordre d'une vingtaine de millisecondes. Selon l'invention, à l'issue des 20 millisecondes, par exemple, de la phase d'in itialisation, le microcontrôleur (20) modifie l'état la configuration du composant (30) d'interface pour basculer les signaux des broches du connecteur (50) dans un état faisant interpréter par le système hôte que le dispositif connecté au port (100) PCMCIA fonctionne dans le mode entrée/sortie. Selon l'art antérieur, le composant d'interface (30) choisi est initialement prévu pour commander une ligne série et comprend à cet effet deux tampons de communication (3002, 3003, Fig.2) et une pluralité de registres permettant de determiner l'état de ces deux tampons de communication, L'utilisation de tampons, selon l'invention, sera décrit ultérieurement. Le circuit d'identification (10) est en fait une base de lecture et d'écriture dans un transpondeur. Le circuit (10) comprend entre ses bornes de transmission circuit résonnant comprenant en série une bobine (Il 1) et des condensateurs (15) servant de sonde en réagissant aux variations de charge de son environnement. Aux bornes de la bobine (11), il règne une tension importante qui oscille à une fréquence de l'ordre de 125 kHz. En fonction de l'environnement de la bobine (11), les valeurs maximales de la tension vont fluctuer légèrement. C'est cette fluctuation qui est détectée et traitée par le circuit (10) d'identification. La tension aux bornes de la bobine (11) est appliquée sur entrée RX du circuit (11) d'identification. Afin de ramener la valeur de tension dans la zone d'utilisation du circuit d'identification, la sortie de la bobine (Il 1) comprend une résistance (13) en série. La tension est ensuite traitée, notamment redressement, pour former un signal rectangulaire constitué d'une succession d'impulsions plus ou moins longues et représentatives de la variation de la valeur maximale de tension de la bobine (11) au cours du temps. Ce signal est généré sur une sortie (1 2) du circuit (10) d'identification et appliqué à une entrée (22) d'interruption du microcontrôleur (20) pour effectuer l'analyse de ce signal. L'analyse du signal consiste à mesurer les intervalles de temps entre un front montant et un front descendant successifs du signal puis de comparer les valeurs des intervalles obtenues, avec valeurs attendues mémorisées dans une table de mémoire du microcontrôleur (20) et correspondant à un protocole déterminé de type Manchester. Pour ce faire, le microcontrôleur (20) comprend un registre particulier (TIMER) activé, soit sur un front montant, soit sur un front descendant. Ainsi, lorsqu'un premier front, par exemple montant, est détecté, le registre (TIMER) est consulté et la sensibilité d'activation du registre est inversée. Ainsi, le registre consulté dès qu'un front descendant est détecté et consultation du registre permet de connaître l'intervalle de temps entre le front montant et le front descendant suivant. De même, après la détection du front descendant, la sensibilité du registre est de nouveau inversée pour une nouvelle détection du prochain front montant. La comparaison entre la valeur des intervalles de temps mesurés et les valeurs de temps attendus permet de déterminer la valeur d'un bit de donnée. La valeur de ce bit est ensuite transmise sur le bus (21) vers le tampon d'émission TE (Fig.2) du composant d'interface (30), puis vers le système hôte (1) par la connectique (50, 100) PCMCIA. Le circuit (10) d'identification reçoit également sur une entrée (14) des signaux de commande du microcontrôleur (20). Ces signaux sont transmis selon une liaison série synchronisée avec une horloge de validation (SCLK). Ces signaux de commande sont interprétés par le circuit (10) d'identification, par exemple, comme le signal du déclenchement d'une action d'identification provoquant l'émission par le circuit (10) d'un train de signaux transmis par la bobine (11) au circuit intégré (3) relié à une antenne (4) couplée par ondes électromagnétiques à la bobine (11). Ce circuit (2) extrait du signal émis par la bobine (11) son alimentation et renvoie par son antenne l'information demandée et contenue dans la mémoire du circuit intégré (3). Comme expliqué précédemment, le composant d'interface (30) utilisé, selon l'invention, est utilisé dans l'art antérieur pour commander des lignes séries, par exemple, pour un modem externe. Selon l'invention, composant d'interface est programmé différemment pour permettre d'acquérir des données provenant du circuit (10) d'identification. Cependant, vis-à-vis du système hôte, le dispositif électronique comprenant le composant (30) d'interface sera vu comme un émetteur récepteur asynchrone universel (UART: Universal, asynchronous, receiver transmitter). De même, comme expliqué précédemment, la présence du microcontrôleur (20) et du système hôte accédant au même composant (30) peut engendrer des problèmes de conflit d'accès. Ces problèmes sont résolus par l'intermédiaire d'une configuration particuliere du composant d'interface (30) d'écrite en référence à la figure Cette figure 2 représente schématiquement la structure interne du composant d'interface (30). De manière connue, ce composant (30) d'interface comprend deux sections (300, 301). Une première section (300, UART) offre une interface de type émetteur transmetteur universel asynchrone, une deuxième section (301, PCMCIA) offre une interface PCMCIA. L'interface UART comprend deux tampons (3002, 3003) de communication et une pluralité de registres (3001, 3004) dont un registre (3004, CR) de contrôle. Les tampons (3002, 3003) forment par exemple une structure de mémoire de type FOFI (First In First Out: premier entrée, premier sortie) de La section PCMCIA comprend une pluralité (3011) de huit registres de configuration (CCRO à CCR7), et des registres (3010, CIS) définissant la personnalité les fonctionnalités du dispositif électronique relié au composant d'interface. Selon l'invention, les deux tampons (3002, 3003) de communication, initialement utilisés pour commander une ligne série sont exploités pour résoudre le problème de conflit d'accès au bus (21, fig. IA et 1B) en utilisant le premier tampon en réception entre le circuit (30) et le système hôte (1). Ceci signifie que le système hôte (1) accède au tampon (3002) de réception TR uniquement en écriture alors que le microcontrôleur ne peut accéder à ce même tampon TR qu'en mode lecture. De même, le tampon d'émission TE vers le système hôte ne peut etre accessible qu'en mode écriture par le microcontrôleur (20) et en mode lecture par le système hôte (1). Lors de la connexion du dispositif électronique (fig. IA et 1B) sur un port PCMCIA du système hôte, ce dernier détecte dans un premier temps qu'un dispositif a été connecté par l'intermédiaire des deux fils (51, 52, fig. 1 B) du port (50) PCMCIA. Cette détection provoque une procédure d'initialisation du controleur PCMCIA du système hôte pendant laquelle le dispositif connecté au composant (30) d'interface doit fonctionner selon le mode mémoire. Pour ce faire, le microcontrôleur (20) programme le composant d'interface (30) en modifiant la valeur du registre de contrôle (CR) pour le programmer à une valeur déterminée, par exemple, à la valeur 2E en hexadécimal, pendant la durée de l'initialisation du contrôleur PCMCIA du système hôte. Le microcontrôleur (20) surveille également la modification éventuelle d'un registre de configuration (CCRO) déterminé. En effet, dès que le système hôte (100) a pris compte la présence d'un élément d'interface (30) sur son port PCMCIA il modifie le contenu du registre de configuration (CCRO) déterminé. microcontrôleur (20), pendant cette phase, était en boucle d'attente. Dès que microcontrôleur (20) du dispositif électronique détecte une modification de registre de configuration (CCRO), il programme à nouveau le composant d'interface (30) pour modifier la valeur du registre de contrôle (CR). Selon l'invention, la nouvelle valeur hexadécimale déterminée sera fixée, par exemple à 8E. Cette valeur indique au système hôte (Il 00) que, premièrement l'interface série du composant d'interface (30) est court-circuitée, deuxièmement que le mode adresse est validé, troisièmement que les interruptions du système hôte sont validées, et que la personnalité du circuit branché au port est du type entrée/sortie avec validation des interruptions. Cette valeur est alors consultée par le système hôte (100) qui consulte alors les registres (CIS, Card information structure). Ces registres contiennent jusqu'à 256 informations normalisées sur 8 bits pour déclarer le dispositif électronique selon l'invention, comme un émetteur transmetteur asynchrone. A partir de ce moment, le système hôte (100) et le microcontrôleur (20) accèdent librement aux tampons de communication (3002, 3003) du composant d'interface (30). Afin de régler les conflits d'accès au bus, un premier tampon de communication (3002, TR), dit de réception, est accessible uniquement en écriture (3110) par le système hôte et uniquement en lecture (3100) pour le microcontrôleur (20). Le deuxième tampon de communication (3àO3, TE), dit d'émission, est accessible uniquement en lecture (3111) par le système hôte (100), et uniquement en écriture (3101) par le microcontrôleur (20). La gestion de l'occupation des tampons (TIR, TE) de communication est réalisée par des fonctions du circuit (30) initialement utilisées pour commander une ligne série. Cette gestion est réalisée par des registres (LSR, MCR) particuliers de la section UART du composant d'interface. Initialement, ces registres étaient utilisés pour donner l'état des tampons. Selon l'invention, pour vérifier que le tampon de réception n'est vide, le microcontrôleur (20) consulte un premier bit particulier, exemple le THRE (Transmit and Hold Register Empty : transmission et maintien du registre vide), d'un premier registre déterminé, par exemple le registre LSR (Life Status Register: registre de statut). Si ce premier bit (THRE) est, exemple, egal à 1, alors le programme du microprocesseur (20) en conclut peut lire contenu du tampon de réception (TR). Ce premier bit (THRE) également consulté par le système hôte (100) avant d'effectuer une opération d'écriture dans le tampon de réception (TIR). En effet, pour éviter de perdre des données, faut que le contenu du tampon de réception ait été lu avant d'écrire de nouvelles données. Ainsi, lorsque le microcontrôleur (20) a lu les données contenues dans le tampon de réception (TR), il met la valeur du premier bit (THRE), par exemple, à zéro, ce qui indique au système hôte que les données precédemment écrites ont été lues. Dans le cas contraire, si ce premier bit THRE est, par exemple, à 1, le programme du système hôte attend et vient lire périodiquement ce bit pour s'assurer de son passage, par exemple, à zéro avant d'envoyer de nouvelles données vers le tampon de réception TR. De la même façon, avant d'écrire dans le tampon d'émission (TE) le microprocesseur (20) consulte un deuxième bit déterminé, par exemple le bit (Request to Send : requête à envoyer), d'un deuxième registre déterminé, exemple le registre MSR (Modem Control register: registre de contrôle du modem). Dès que ce deuxième bit (RTS) est, par exemple, égal à 1, le microprocesseur (20) déclenche une procédure d'écriture dans le tampon d'émission (TE) et modifie la valeur du deuxième bit (RTS) pour qu'elle soit, par exemple, égale à zéro. Ce deuxième bit (RTS) est également consulté par le système hôte (1) avant d'effectuer une opération de lecture dans le tampon d'émission (TE). En effet, pour éviter de lire des données erronées, il faut s'assurer le tampon d'émission n'est pas vide. Lorsque le deuxième (RTS) est zéro, le système hôte (1) lit le tampon d'émission TE et fait passer ce bit (RTS) à 1, indiquant ainsi au microcontrôleur (20) qu'il peut venir écrire dans le tampon d'émission TE. Ainsi, les conflits dans le flux des données sont évités. Par contre, circuit d'interface présente un risque d'accès simultané sur tous les registre partagés notamment le premier ou le deuxième bit déterminé des registres LSR ou RTS. Ce conflit est géré par la logique d'arbitrage du composant d'interface et décide qu'en dernier lieu c'est le système hôte qui remporte l'arbitrage lorsqu'un accès simultané en écriture survient sur un même registre de la part du microcontrôleur (20) et du système hôte (Il 00). Il est clair que d'autres modifications à la portée de l'homme du metier entrent dans le cadre de l'invention REVENDICATIONS 1. Procédé de communication entre un système hôte (1) et un circuit (10) électronique d'identification par radiofréquence contrôlé par un microcontrôleur (20) caractérisé en ce que le microcontrôleur (20) communique avec le système hôte (1) par l'intermédiaire d'un bus PCMCIA ou CompactFlash avec un composant d'interface (30) parallèle relié à un bus maître (21), le procédé comprenant: - une étape d'initialisation comprenant une lecture d'un registre de contrôle (CR) du composant d'interface (30) par le système hôte (100) pour vérifier que le composant d'interface (30) est dans le mode mémoire, - une étape de confirmation de la prise en compte du composant d'interface (30) par le système hôte (1), - une étape de modification du registre de contrôle (CR) par le microcontrôleur (20) pour faire passer le composant d'interface (30) en mode entrée/sortie parallèle, - une étape de communication entre le système hôte (1) et le microcontrôleur (20) en mode entrée/sortie parallèle comme composant standard UART 2. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence selon la revendication 1, caractérisé en ce que la valeur choisie pour modifier le registre de contrôle (CR), court-circuite l'interface série du composant d'interface parallèle/parallèle, valide mode adresse, valide les interruptions du système hôte ), et affecte la fonctionnalité entrée/sortie au composant d'interface (30) validant les interruptions. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence selon la revendication 1 ou 2, caractérisé en ce que le composant (30) d'interface parallèle/parallèle comprend un premier tampon (TR) de communication, dit de réception, dans lequel système hôte (1) peut seulement écrire (3110) et dans lequel le microcontrôleur (20) peut seulement lire (3100), et un deuxième tampon (TE) de communication, dit d'émission, dans lequel le système hôte 00) peut seulement lire (3111) et dans lequel le microcontrôleur (20) peut seulement écrire. 4. Procédé de communication entre un système hôte et circuit électronique d'identification par radiofréquence selon la revendication 3, caractérise en ce que l'étape de communication comprend une étape d'écriture des données comportant : étape de vérification par le système hôte (1), respectivement par le microcontrôleur (20), que le tampon de réception (TR), respectivement d'émission (TE), est vide en consultant la valeur d'un premier (THRE) respectivement deuxième (RTS), bit particulier d'un premier (LSR), respectivement deuxième (MCR), registre déterminé, - une étape d'écriture (3110, 3101) des données dans le tampon de réception (TR), respectivement d'émission (TE), - une étape de modification de la valeur du premier (THRE) respectivement deuxième (RTS) bit. 5. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence selon la revendication 4, caractérisé en ce que l'étape de communication comprend une étape de lecture (3100, 31 1) des données comportant: - étape de vérification par le système hôte (1), respectivement par le microcontrôleur (20), que le tampon d'émission (TE), respectivement de réception (TR), n'est pas vide en consultant la valeur du deuxième (RTS), respectivement du premier (THRE), bit particulier du deuxième (MCR), respectivement premier (LSR), registre déterminé, - une étape de lecture (3100, 3111) des données présentes dans le tampon d'émission (TE) respectivement de réception (TE), - une étape de modification de la valeur du deuxième (RTS) respectivement premier (THRE) bit. 6. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence selon l'une des revendications 1 à 5, caractérisé en ce que le composant d'interface (30) parallele/parallèle est de type PCMCIA et préférentiellement de type PCMCIA CompactFlash. Procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend une étape de traitement d'analyse des données fournies par le circuit d'identification (10) par radiofréquence comportant: une étape de mise en forme, par le circuit d'identification, selon un signal rectangulaire, du signal représentatif des fluctuations de la tension aux bornes la bobine du circuit d'identification (10), - une étape de mesure par le microcontrôleur (20), des intervalles de temps entre chaque front montant et chaque front descendant du signal rectangulaire transmis par le circuit (10) d'identification, - une étape de comparaison, par le microcontrôleur (20), des intervalles de temps mesurés, avec des valeurs des intervalles fixées par un protocole déterminé, pour définir la valeur d'un bit, cette valeur étant représentative du signal produit par le circuit d'identification. 8. Dispositif de communication entre le circuit (11) électronique d'identification par radiofréquence et un système hôte (1) caractérisé en ce qu'il comporte un composant d'interface (30) parallèle programmable par des registres (CR) de contrôle pour communiquer avec le système hote (1) selon un protocole de système d'entrée/sortie parallèle du type CompactFlash et des moyens de lecture et d'écriture de registres de statut pour éviter des conflits d'accès entre les deux tampons (TE, TR) permettant la communication entre le système hôte (1) et une logique intelligente (20) contrôlant le fonctionnement du circuit électronique (11) d'identification par radiofréquence. 9. Dispositif selon la revendication précédente, caractérisé en ce que la logique intelligente est un microcontrôleur (20) recevant sur une ces entrées (22) d'interruption le signal de sortie du circuit d'identification 1) par radiofréquence et envoyant par une de ces sorties séries sur l'entrée série du circuit d'identification par radiofréquence, les informations échangées par radiofréquence. 10. Dispositif selon la revendication 8 ou 9, caractérisé en que le microcontrôleur (20) comporte des moyens d'écrire, dans un registre de contrôle (CR), une information permettant à un système hôte (1) de considérer l'ensemble électronique branché sur son port PCMCIA comme une mémoire; puis au bout d'un temps déterminé de survenance d'un événement déterminé, des moyens de modifier l'information écrite dans le registre CR pour faire prendre en compte le circuit par le système hôte (1) comme un dispositif d'entrée/sortie parallèle. 11. Dispositif selon une des revendications précédentes, caracterisé en ce que le circuit d'interface (30) est disposé sur une face d'un circuit imprimé multicouche assurant les liaisons électriques entre d'une part les différents composants électroniques et d'autre part le bomier de type PCMCIA et la bobine (11) constituant l'antenne émettrice de radiofréquence-, le circuit électronique d'identification (10) par radiofréquence et le microcontrôleur (20) étant disposés sur la face opposée du circuit imprimé à couches multiples. 12. Dispositif selon la revendication précédente, caractérisé en ce que le circuit imprimé a une dimension correspondant aux mémoires CompactFlash. 13. Dispositif selon la revendication précédente, caractérisé en ce que le bornier (50) de liaison du circuit d'interface (30) avec le monde externe est compatible PCMCIA et le circuit imprimé est encapsulé dans un boîtier de largeur de l'ordre de 3mm, de longueur de l'ordre de 4mm et d'épaisseur inférieure à 3 millimètres. 14. Dispositif selon la revendication 11, caractérisé en ce que circuit imprimé multicouche comprend essentiellement trois couches conductrices (1010 à 101 d'épaisseur déterminée dont une couche (1011) double face et deux couches d'isolant (1020, 1021) d'épaisseur déterminée, l'épaisseur des couches conductrices supérieure (101 et inférieure (1012) étant comprise entre 7 et 11 pm, l'épaisseur de couche d'isolant (1 020, 1021) étant comprise entre 45 et 55pm, et l'épaisseur de la couche conductrice (1011) double face située entre les deux couches (1020, 1021) d'isolant est comprise entre 45 et 55pm.