FR 2797125 A1 20010202 FR 9909679 A 19990726 PROCEDE ET DISPOSITIF DE FORMATION DE TRAMES DE TRANSPORT A PARTIR DE TRAMES DE SIGNAL CODE, ET DISPOSITIF D'EXTRACTION DES TRAMES DE SIGNAL CODE La présente invention concerne le domaine de la mise en forme des signaux numériques en vue de leur transmission, et particulièrement un procédé et un dispositif de formation de trames de transport à partir de trames de signal codé issues d'une source. L'invention s'applique notamment, mais non exclusivement, à la transmission sur un canal radio de signaux de phonie issus d'un vocodeur. Les méthodes de codage canal utilisées pour former les trames de transport mettent en @uvre des techniques de détection et/ou de correction d'erreurs utilisant des codes redondants appliqués aux trames de signal codé. Souvent, les bits des trames produites par la source sont répertoriés en plusieurs classes auxquelles sont appliquées des protections plus ou moins efficaces contre les erreurs de transmission, afin de réaliser un compromis entre le besoin de détecter ou corriger les éventuelles erreurs en fonction de l'importance de l'information transmise et la bande passante que cela requiert. Dans l'exemple des communications de phonie dans le système cellulaire de radiocommunication GSM, le vocodeur produit 260 bits par trame de signal codé de 20 ms, dont 50 bits en classe C1 a, 132 bits en classe C1 b et 78 bits en classe C2. Le mécanisme de formation des trames de transport à partir des trames du vocodeur est un mécanisme synchronisé, une trame de transport étant produite toutes les 20 ms pour chaque trame de phonie. Les bits des classes C1a et C1b sont protégés par un code convolutif de rendement 1I2 permettant au récepteur de corriger des erreurs de transmission. Avant ce codage, 3 bits de parité sont ajoutés aux 50 bits de la classe C1 a pour permettre la détection d'erreurs résiduelles parmi ces bits, qui sont les plus sensibles. La trame de transport formée par les 378 bits produits par le codeur convolutif et par les 78 bits de la classe C2 est transmise sur le canal radio avec un entrelacement temporel avec d'autres trames de transport L'entrelacement est prévu afin d'exploiter au mieux les capacités de correction du code convolutif compte tenu du type de canal de propagation du système GSM. Dans le système GSM, il est encore prévu que le canal physique sur lequel sont transmises les trames de transport pour une communication donnée puisse être partagé par un canal logique de signalisation rapide associé à cette communication. Ce canal de signalisation, appelé FACCH ( Fast Associated Control Channel ), est formé par un mécanisme de vol de trame : il donne lieu à la perte d'une trame de transport correspondant à une trame de sortie du vocodeur. ll en résulte une perte de qualité au niveau du récepteur, qui n'est admissible que parce que les trames volées sont en principe rares. Le mécanisme de vol de trame ne convient pas lorsqu'on a besoin, sur le même canal physique, d'une bande passante non négligeable par rapport à celle de la communication de phonie. Cela se produit par exemple lorsqu'on multiplexe, sur le même canal physique que le signal de parole, des informations de signalisation représentant un débit significatif. Un autre cas est celui d'une station mobile de radiocommunication cellulaire à accès multiple par répartition en fréquence (FDMA) qui, lorsqu'elle est en train de communiquer avec une station de base sur un canal de trafic, dispose d'intervalles de temps pour scruter régulièrement des canaux de balise formés par des stations de base voisines afin de permettre, le cas échéant, un transfert de communication vers la station de base procurant les meilleures conditions de propagation radio (voir par exemple demande de brevet français n 99 06345). Typiquement, pour ce genre d'application, il est souhaitable de disposer d'un schéma de codage canal permettant de transmettre les N trames de signal codé issues d'un vocodeur pendant une durée T dans M trames de transport disponibles pendant cette durée T, de façon à libérer une partie de la ressource de transmission pendant cette durée T pour permettre de multiplexer d'autres canaux logiques ou de réserver des fenêtres à d'autres fonctions, par exemple de scrutation. Un but de la présente invention est de proposer un tel schéma. Selon l'invention, il est proposé un procédé de formation de trames de transport, à transmettre sur un canal de communication, à partir de trames de signal codé, dans lequel chaque trame de signal codé comporte au moins un ensemble de bits à protéger contre des erreurs de transmission, incluant au moins un sous-ensemble de bits pour lequel on calcule un code de détection d'erreurs respectif. Chacun desdits sous-ensembles de bits est placé dans une trame de transport avec son code de détection d'erreurs respectif, et certaines au moins des trames de transport contiennent plusieurs sous-ensembles de bits, issus de trames de signal codé différentes et accompagnés par leurs codes de détection d'erreurs respectifs. On réalise ainsi un mixage des trames de signal codé dans les trames de transport successives, permettant de régler les flux entre la source et le canal logique de communication. II est particulièrement avantageux que le procédé garde l'affectation aux trames de signal codé de l'information de protection que représentent les codes de détection d'erreurs. Le décodeur peut donc identifier précisément les sous-ensembles de bits contenant des erreurs. II évite ainsi d'étaler une erreur survenant ponctuellement dans une trame de transport sur les différentes trames de signal codé ayant fourni des sous- ensembles de bits à cette trame de transport. Ledit ensemble de bits à protéger correspond à une classe de protection. Le procédé est applicable lorsqu'il y a une seule classe de protection dans les trames de signal codé, pour laquelle des codes de détection d'erreurs sont employés. Lorsqu'il y a plusieurs classes de protection, il est également applicable à chaque classe pour laquelle des codes de détection d'erreurs sont employés. Une partie au moins de ces classes peut en outre faire l'objet d'un codage correcteur d'erreurs au sein de chaque trame de transport. Le nombre de bits desdits sous-ensembles peut varier d'une trame de signal codé à une autre. II est alors avantageux de prévoir que le nombre de bits du code de détection d'erreurs calculé pour un sous-ensemble de bits soit une fonction croissante du nombre de bits dudit sous-ensemble, afin d'uniformiser la protection dans la classe considérée. Dans chaque trame de transport, le nombre total de bits provenant desdits ensembles de bits à protéger est de préférence constant, de même que le nombre total de bits desdits codes de détection d'erreurs. On peut alors appliquer un même codage correcteur d'erreurs aux blocs formés dans les trames de transport par les sous-ensembles de bits provenant desdits ensembles de bits à protéger et par leurs codes de détection d'erreurs respectifs. Un autre aspect de l'invention se rapporte à un dispositif de formation de trames de transport, à transmettre sur un canal de communication, à partir de trames de signal codé, dans lequel chaque trame de signal codé comporte au moins un ensemble de bits à protéger contre des erreurs de transmission, incluant au moins un sous-ensemble de bits. Le dispositif comprend des moyens de calcul d'un code de détection d'erreurs respectif pour chacun desdits sous-ensembles de bits, et des moyens de multiplexage pour placer chacun desdits sous-ensembles de bits dans une trame de transport avec son code de détection d'erreurs respectif. Les moyens de multiplexage sont agencés pour placer plusieurs sous-ensembles de bits, issus de trames de signal codé différentes et accompagnés par leurs codes de détection d'erreurs respectifs, dans certaines au moins des trames de transport. Un troisième aspect de l'invention se rapporte à un dispositif d'extraction de trames de signal codé à partir de trames de transport reçues sur un canal de communication, dans lequel chaque trame de signal codé comporte au moins un ensemble de bits protégés contre des erreurs de transmission, incluant au moins un sous-ensemble de bits, le dispositif comprenant des moyens de démultiplexage pour extraire de chaque trame de transport au moins un desdits sous-ensembles de bits, accompagné par un code de détection d'erreurs respectif, caractérisé en ce que les moyens de démultiplexage sont agencés pour extraire plusieurs sous-ensembles de bits de certaines au moins des trames de transport, et pour distribuer ces sous- ensembles de bits, associés à leurs codes de détection d'erreurs respectifs, dans des trames de signal codé différentes. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'exemples de réalisation non limitatifs, en référence aux dessins annexés, dans lesquels - les figures 1 et 2 sont des schémas synoptiques respectifs d'un émetteur et d'un récepteur mettant en oeuvre la présente invention ; et - les figures 3 et 4 sont des schémas synoptiques de modules de distribution et d'extraction de bits faisant respectivement partie de l'émetteur et du récepteur selon les figures 1 et 2. L'invention est décrite ci-après dans son application particulière à la transmission de signaux de phonie sur un canal radio. Les figures 1 et 2 montrent les vocodeurs 1, 11 de l'émetteur et du récepteur. Le vocodeur 1 de l'émetteur délivre des trames de signal de parole codé comportant chacune nv bits, qui seront traités par le vocodeur 11 du récepteur pour restituer le signal de parole. L'horloge des trames de parole est donnée par un signal périodique CKV, la période d des trames étant par exemple de 20 ms. Les figures 1 et 2 montrent également le modulateur 2 et le démodulateur 12 de l'émetteur et du récepteur. Le modulateur 2 de l'émetteur traite des trames de transport de nr bits construites à partir des trames produites par le vocodeur 1. II forme le signal radio émis sur une interface air. Le signal radio reçu par le démodulateur 12 est traité pour restituer des trames de transport correspondantes, à partir desquelles le récepteur construit les trames de parole fournies au vocodeur 11. Le rythme des trames de transport est donné par un signal d'horloge CKr1 Au niveau du récepteur, cette horloge CK1 est récupérée, de façon connue en soi, par un module de synchronisation non représenté. Dans l'exemple considéré ici, la structure de l'horloge CK1 est telle qu'il y ait M trames de transport sur une durée T correspondant à N périodes de trame du vocodeur (T=N.d). Les trames de transport et les trames de parole ont par exemple la même durée d, auquel cas on a M Dans l'exemple illustré par les figures 1 et 2, il est prévu un nombre K de classes de protection pour les bits issus du vocodeur 1 (K >_ 1). La classe 1 correspond par exemple aux bits perceptuellement les plus sensibles aux erreurs de transmission, et la classe K aux bits les moins sensibles. Un démultiplexeur 3 reçoit le flux numérique de sortie du vocodeur 1, sépare les bits des différentes classes dans chaque trame et les fournit à des modules respectifs 4 dont le rôle est de distribuer ces bits dans les trames de transport (on notera que le démultiplexeur 3 peut être intégré implicitement au vocodeur 1). Chaque module de distribution 4 reçoit les horloges CKV et CKr, ainsi qu'un index de trame i allant de 0 à M-1, délivré par un compteur modulo M 5 cadencé par l'horloge CKr. Les modules de distribution 4 délivrent les bits à insérer dans chaque trame de transport i d'une plage de durée T, qui sont assemblés par un multiplexeur 6 pour former ces trames de transport fournies au modulateur 2 au rythme CKr. Symétriquement, des trames de transport délivrées par le démodulateur 12 du récepteur sont adressées à un démultiplexeur 16 qui sépare les bits relevant des différentes classes de protection, et les fournit à des modules respectifs 14. Ces modules 14 effectuent les opérations de décodage canal et extraient les bits des différentes classes appartenant aux trames de parole successives. Pour cela, chaque module 14 reçoit les horloges CKv et CKv, ainsi que l'index i des trames de transport, fourni par un compteur modulo M 15 cadencé par l'horloge CKr. Pour chaque trame de parole, les modules d'extraction 14 fournissent les bits des différentes classes, qu'un multiplexeur 13 (optionnel) assemble pour former les trames de parole codée adressées au vocodeur 11. La figure 3 illustre une organisation possible du module de distribution 4 pour une classe de protection k (1 On considère que chaque trame de parole codée comporte un ensemble de pk bits au titre de la classe k Ces pk bits sont écrits dans une mémoire 20 de type premier entré - premier sorti (FIFO) recevant une commande d'écriture correspondante de la part d'une unité 21 commandée par l'horloge CKv. Chaque ensemble de pk bits est subdivisé en un ou plusieurs sous- ensembles de qij,k bits lus successivement dans la mémoire FIFO 20 sous la commande d'une unité 22. L'index i est celui délivré par le compteur 5 et fait référence aux trames de transport, tandis que l'index j fait référence aux trames de signal codé successives desquelles sont issus des bits relevant de la classe k et insérés dans la trame de transport i. Si ri,k désigne le nombre de bits de la classe k placés dans la trame de transport i, sans compter les bits de redondance (soit ri,k = pk.N/M lorsque pk est divisible par M), alors l'index j varie de 0 à Ji,k, les nombres entiers Ji,k étant tels que soit l'entier immédiatement inférieur à (i+1).ri,k/Pk, et Chaque sous-ensemble de qi,j,k bits fait l'objet d'un calcul de CRC par une unité 23 fournissant un code de détection d'erreurs de Li,j,k bits. L'unité 23 peut consister classiquement en un registre à décalage recevant séquentiellement les bits lus dans la mémoire 20, associé à des opérateurs agencés conformément au polynôme générateur du code employé pour délivrer séquentiellement les bits du CRC après avoir reçu le sous-ensemble de qi,j,k bits. Lorsque le nombre Li,j,k de bits du CRC est variable (en fonction des index i et j), l'unité de calcul 23 comporte en outre des commutateurs commandés par un signal indiquant le nombre Li,j,k de bits du code et permettant de sélectionner les opérateurs actifs. Les qi,j,k bits lus dans la mémoire FIFO 20, suivis par les Li,j,k bits du CRC calculés par l'unité 23, sont écrits dans une autre mémoire 24 de type FIFO recevant une commande d'écriture correspondante de la part d'une unité 25. La lecture dans la mémoire FIFO 24 est commandée par une unité 26 au rythme de l'horloge CKr. Le bloc de bits extrait de la mémoire FIFO 24 à chaque lecture correspond aux Ji,k sous-ensembles de bits et aux CRC qui leur sont respectivement associés. Ce bloc est adressé au circuit de codage 27 du module de distribution 4. Le circuit 27 a une structure classique (registre à décalage et opérateurs associés). Le rendement p du codage convolutif est choisi en fonction du nombre si,k de bits du bloc et du nombre de bits disponibles pour la classe k dans la i-ième trame radio de nr bits. Pour ajuster ce rendement, le circuit 27 peut utiliser une méthode classique de poinçonnement de codes convolutifs, en tenant compte éventuellement d'une courte séquence de bits connue adjointe au bloc de si,k bits à coder et servant à initialiser le treillis employé par le décodeur. A chaque cycle de l'horloge CKr, le circuit 27 adresse au multiplexeur 6 les bits des trames de transport relevant de la classe k. Dans la réalisation représentée sur la figure 3, l'index j est fourni par un compteur 28 remis à 0 au début de chaque cycle de l'horloge CKr et incrémenté par un signal délivré par l'unité 25 lorsque l'écriture d'un sous- ensemble de qi,j,k bits et des Li,j,k bits de CRC correspondants a été effectuée dans la mémoire FIFO 24. Les index i, j délivrés par les compteurs 5, 28 servent à l'adressage dans une table 29 mémorisée dans le module de distribution 4. Cette table 29 contient les nombres entiers prédéfinis qij,k et Lij,k, fournis aux unités 22, 23, 25 pour régler les transferts entre les mémoires FIFO 20, 24 et les calculs de CRC. Elle contient également les nombres entiers si,k fournis à l'unité 26 pour régler des transferts de la mémoire FIFO 24 vers le codeur 27. La figure 4 illustre une organisation possible du module d'extraction 14 correspondant au module de distribution 4 de la figure 3. Les bits relevant de la classe k sont reçus du démultiplexeur 16 par le décodeur 37, qui exploite la redondance introduite dans chaque trame de transport par le codeur 27 pour corriger d'éventuelles erreurs de transmission. Le décodeur 37 a une structure classique, et fonctionne par exemple selon l'algorithme de Viterbi. Pour chaque trame de transport, il délivre un bloc de si,k bits décodés écrits dans une mémoire 34 de type FIFO sous la commande d'une unité 36 cadencée par l'horloge CKr. Une unité 35 commande successivement les lectures de groupes de qi,j,k+Li,j,k bits dans la mémoire FIFO 34. Les qi,j,k bits du sous-ensemble sont transférés à une autre mémoire FIFO 30, et d'autre part adressés à une unité 33 de calcul de CRC fonctionnant de la même manière que l'unité 23 de la figure 3. L'unité 33 recalcule le CRC de Lij,k bits associé aux qi,j,k bits du sous- ensemble. Un comparateur 40 reçoit ce code recalculé ainsi que les Lij,k bits de CRC lus dans la mémoire FIFO 34 après les qi,j,k bits du sous-ensemble. Le comparateur 40 délivre un bit à 0 si les deux CRC coïncident, et à 1 sinon. Ce bit est adressé à une entrée d'une porte OU 41 dont l'autre entrée reçoit un autre bit d'erreur issu du décodeur correcteur 37. Ce bit d'erreur est placé à 1 au cours du cycle de l'horloge CKr lorsque le décodeur 37 a estimé que la trame reçue était de trop mauvaise qualité pour que le décodage soit fiable. La porte OU 41 délivre ainsi un bit BFI indiquant pour chaque sous-ensemble de qi,j,k bits si une erreur de transmission a été détectée ou non. Ces bits BFI sont fournis au vocodeur 11 du récepteur, qui peut alors prendre des mesures appropriées pour tenir compte de l'erreur détectée, par exemple une interpolation de paramètres. II est à noter que les bits de détection BFI sont différenciés en fonction des trames de signal de parole codé. On évite ainsi qu'une erreur ponctuelle survenant dans un sous-ensemble de qij,k bits, détectée grâce au CRC, conduise à considérer comme erronés des bits d'un autre sous-ensemble de qi,j',k bits placé dans la même trame de transport i mais appartenant à une autre trame de parole (j' # j). Les écritures dans la mémoire FIFO 30 du module d'extraction 14 sont commandés par une unité 32, par sous-ensembles de qij,k bits, et les lectures sont commandées par une unité 31 au rythme de l'horloge CKv, par ensembles de pk bits successivement fournis au multiplexeur 13. De façon semblable au module de distribution 4 précédemment décrit, le module d'extraction 14 comporte un compteur 38 remis à zéro au début de chaque cycle de l'horloge CKr et incrémenté par un signal issu de l'unité 32 lorsque l'écriture d'un sous-ensemble qij,k bits a été effectuée dans la mémoire FIFO 30. Ce compteur 38 délivre l'index j des trames de parole. Les index i, j produits par les compteurs 15, 38 servent à l'adressage dans une table 39 mémorisée dans le module 14. Comme précédemment, cette table 39 contient les nombres entiers qij,k et Li,j,k fournis aux modules 32, 33, 35 pour régler les transferts entre les mémoires FIFO 34, 30 et les calculs de CRC, ainsi que les nombres entiers si,k fournis à l'unité 36 pour régler les transferts entre le décodeur 37 et la mémoire FIFO 34. Si une classe k ne fait l'objet d'aucun codage correcteur d'erreurs, les modules 4 et 14 peuvent avoir la même structure que sur les figures 3 et 4 sans les circuits 27 et 37, les blocs de si,k bits étant directement adressés de la mémoire 24 au multiplexeur 6 et du démultiplexeur 16 à la mémoire 34. Si une classe k ne fait l'objet d'aucun calcul de CRC, on peut se dispenser de l'unité de calcul de CRC, de l'une des deux mémoires FIFO et de ses unités de commande d'écriture et de lecture dans chacun des modules 4, 14. La table 29, 39 peut ne contenir que les nombres si,k, la subdivision en sous-ensembles de qi,j,k bits étant implicite du fait des écritures et lectures successives dans la mémoire FIFO. On notera que les structures représentées sur les figures ne sont que des exemples parmi d'autres entrant dans le cadre de l'invention. Ainsi, chaque module 4, 14 pourrait ne comporter qu'une seule mémoire tampon. D'autre part, dans une application donnée, les nombres qij,k, Lij,k et si,k sont figés, de sorte qu'on peut généralement se dispenser des compteurs 28, 38 et des tables 29, 39, A titre d'exemple, le procédé selon l'invention peut être mis en #uvre avec les valeurs numériques suivantes, correspondant à l'application décrite dans la demande de brevet FR-99 06345. Les trames de parole et de transport ont la même durée d de 20 ms. La parole codée sur une plage de durée T = 180 ms (N = 9) donne lieu à l'émission de M = 8 trames radio de nr = 140 bits. La trame de signal de parole codée se compose de nv = 80 bits répartis en K = 2 classes de sensibilité. Les ensembles de bits correspondant à chaque classe ont la même taille, soit p1 = p2 = 40, de sorte que ri,k = 45 pour toutes les trames et toutes les classes. Aucun mécanisme de détection ou de correction d'erreurs n'est appliqué à la classe 2 la moins sensible (si,2 = ri,2 - 45). Pour l'autre classe, on a choisi si,1 = 51. Les nombres de bits des sous-ensembles et des CRC sont indiqués dans le Tableau 1. Le rendement p du code convolutif, appliqué par le circuit 27 dans le module de distribution 4 relatif à la classe 1, est tel que si,1/p + si,2 s nr, soit 51/p + 45 _ i Ji,1 = Ji,2 qi,0,1-qi,0,2 qi,1,1=qi,1,2 Li,0,1 Li,1,1 Li,0,2=Li,1,2 0 1 40 5 4 2 0 1 1 35 10 4 2 0 2 1 30 15 4 2 0 3 1 25 20 3 3 0 4 1 20 25 3 3 0 5 1 15 30 2 4 0 6 1 10 35 2 4 0 7 1 5 40 2 4 0 TABLEAU 1 REVENDICATIONS 1. Procédé de formation de trames de transport, à transmettre sur un canal de communication, à partir de trames de signal codé, dans lequel chaque trame de signal codé comporte au moins un ensemble de bits à protéger contre des erreurs de transmission, incluant au moins un sous-ensemble de bits pour lequel on calcule un code de détection d'erreurs respectif, et dans lequel chacun desdits sous-ensembles de bits est placé dans une trame de transport avec son code de détection d'erreurs respectif, caractérisé en ce que certaines au moins des trames de transport contiennent plusieurs sous-ensembles de bits, issus de trames de signal codé différentes et accompagnés par leurs codes de détection d'erreurs respectifs. 2. Procédé selon la revendication 1, dans lequel le nombre (qi,j,k) de bits desdits sous-ensembles varie d'une trame de signal codé à une autre, et le nombre (Lij,k) de bits du code de détection d'erreurs calculé pour un sous- ensemble de bits est une fonction croissante du nombre de bits dudit sous- ensemble. 3. Procédé selon la revendication 1 ou 2, dans lequel, dans chaque trame de transport, le nombre total de bits provenant desdits ensembles de bits à protéger est constant, de même que le nombre total de bits desdits codes de détection d'erreurs. 4. Dispositif de formation de trames de transport, à transmettre sur un canal de communication, à partir de trames de signal codé, dans lequel chaque trame de signal codé comporte au moins un ensemble de bits à protéger contre des erreurs de transmission, incluant au moins un sous-ensemble de bits, le dispositif comprenant des moyens (23) de calcul d'un code de détection d'erreurs respectif pour chacun desdits sous-ensembles de bits, et des moyens de multiplexage (6, 20-22, 24-26) pour placer chacun desdits sous-ensembles de bits dans une trame de transport avec son code de détection d'erreurs respectif, caractérisé en ce que les moyens de multiplexage sont agencés pour placer plusieurs sous-ensembles de bits, issus de trames de signal codé différentes et accompagnés par leurs codes de détection d'erreurs respectifs, dans certaines au moins des trames de transport. 5. Dispositif selon la revendication 4, dans lequel le nombre (qij,k) de bits desdits sous-ensembles varie d'une trame de signal codé à une autre, et le nombre (Lij,k) de bits du code de détection d'erreurs calculé pour un sous- ensemble de bits est une fonction croissante du nombre de bits dudit sous- ensemble. 6. Dispositif selon la revendication 4 ou 5, dans lequel, dans chaque trame de transport, le nombre total de bits provenant desdits ensembles de bits à protéger est constant, de même que le nombre total de bits desdits codes de détection d'erreurs. 7. Dispositif selon la revendication 6, comprenant en outre des moyens (27) de codage pour appliquer, dans chaque trame de transport, un code correcteur d'erreurs à un bloc formé par les sous-ensembles de bits provenant desdits ensembles de bits à protéger et par leurs codes de détection d'erreurs respectifs. 8. Dispositif selon l'une quelconque des revendications 4 à 7, dans lequel les trames de transport et les trames de signal codé sont de même durée, et le contenu de N trames de signal codé consécutives est inséré dans M trames de transport consécutives, N et M étant des nombres tels que N > M. 9. Dispositif d'extraction de trames de signal codé à partir de trames de transport reçues sur un canal de communication, dans lequel chaque trame de signal codé comporte au moins un ensemble de bits protégés contre des erreurs de transmission, incluant au moins un sous-ensemble de bits, le dispositif comprenant des moyens de démultiplexage (16, 30-32, 34-36) pour extraire de chaque trame de transport au moins un desdits sous-ensembles de bits, accompagné par un code de détection d'erreurs respectif, caractérisé en ce que les moyens de démultiplexage sont agencés pour extraire plusieurs sous-ensembles de bits de certaines au moins des trames de transport, et pour distribuer ces sous-ensembles de bits, associés à leurs codes de détection d'erreurs respectifs, dans des trames de signal codé différentes. 10. Dispositif selon la revendication 9, dans lequel le nombre (qi,j,k) de bits desdits sous-ensembles varie d'une trame de signal codé à une autre, et le nombre (Lij,k) de bits du code de détection d'erreurs relatif à un sous-ensemble de bits est une fonction croissante du nombre de bits dudit sous-ensemble. 11. Dispositif selon la revendication 9 ou 10, dans lequel, dans chaque trame de transport, le nombre total de bits relevant desdits ensembles de bits protégés est constant, de même que le nombre total de bits desdits codes de détection d'erreurs. 12. Dispositif selon la revendication 11, comprenant en outre des moyens de décodage (37) pour corriger des éventuelles erreurs de transmission dans un bloc formé, dans chaque trame de transport, par les bits relevant desdits ensembles de bits protégés et par lesdits codes de détection d'erreurs. 13. Dispositif selon l'une quelconque des revendications 9 à 12, dans lequel les trames de transport et les trames de signal codé sont de même durée, et le contenu de N trames de signal codé consécutives est extrait de M trames de transport consécutives, N et M étant des nombres tels que N > M.