FR 2798018 A1 20010302 FR 9911138 A 19990831 CIRCUIT DE REMISE A ZERO A L'APPARITION D'UNE TENSION D'ALIMENTATION La présente invention concerne un circuit de remise à zéro à l'apparition d'une tension d'alimentation, généralement appelé circuit de "Power-On-Reset" ou circuit "POR" dans la terminologie anglo-saxonne. A leur mise sous tension, la plupart des circuits logiques du type programmé ou programmable, notamment les microprocesseurs, doivent être placés dans l'état zéro ou état RESET afin de garantir que leurs éléments constitutifs ne présentent pas des états logiques indéterminés. Les circuits POR, prévus à cet effet, délivrent un signal RESET lorsque la tension d'alimentation monte et atteint un premier seuil de commutation Vt,,l, et relâchent le signal RESET lorsque la tension atteint un second seuil de commutation Vth2. Selon la convention choisie, la valeur active du signal RESET peut être 1 ou 0. Le relâchement du signal RESET correspond à sa mise à 0 dans le premier cas et à sa mise à 1 dans le second cas. Une difficulté dans la conception d'un circuit POR, notamment avec la technologie CMOS, est d'obtenir un seuil de relâchement Vth2 du signal RESET qui soit constant et peu sensible aux dimensions des transistors MOS, en particulier le rapport W/L entre la largeur W et la longueur L de la grille des transistors. Ce rapport est en effet susceptible de varier involontairement, d'un circuit à l'autre, en raison des tolérances du procédé de fabrication. Une autre difficulté est d'obtenir un seuil de relâchement Vth2 du signal RESET qui soit peu sensible à la température du circuit. A titre de rappel, la figure 1 représente le schéma électrique d'un circuit POR1 classique alimenté par une tension VDD. Dans ce schéma, les références des transistors PMOS commencent par la lettre "P" et les références des transistors NMOS commencent par la lettre "N". Les transistors NMOS présentent une tension de seuil VTN et les transistors PMOS une tension de seuil VTP, Le circuit POR1 comprend un étage de polarisation comprenant en série un transistor ballast PM1 (assimilable à une résistance) et un transistor diode NM2, le transistor PM1 ayant sa grille connectée à la masse et le transistor NM2 sa grille ramenée sur le drain. Le point milieu des transistors PM1, NM2 délivre une tension V1 appliquée sur les grilles de deux autres transistors en série PM3, NM4, formant un étage de commutation. Le point milieu des transistors PM3, PM4 délivre une tension de sortie V2 du circuit POR1. L'état actif du signal RESET étant ici par convention le "1" logique, la tension de sortie V2 est appliquée à l'entrée d'une porte inverseuse INV1 constituée de deux autres transistors PM5, NM6, dont la sortie délivre le signal RESET. Lorsque la tension VDD apparaît, la tension V1 recopie la tension Voo tant que le transistor diode NM2 est bloqué. Le premier seuil de commutation Vth1 est atteint lorsque la tension Voo devient égale à la tension de seuil VTN. Le transistor diode NM2 et le transistor NM4 deviennent passants, la tension V2 passe à 0 (masse GND) et le signal RESET passe à 1. Le second seuil de commutation Vth2, ou seuil de relâchement du signal RESET, est atteint par la tension VDD lorsque la tension source-grille VSG du transistor PM3 devient égale à sa tension de seuil VTP, le transistor PM3 devenant passant. La tension V1 aux bornes du transistor diode NM2 étant à cet instant égale à : r désignant la résistance série du transistor NM2 et i le courant le traversant, le seuil de commutation Vth2 est donc égal à : En pratique, les tensions de seuil VTN et VTP sont de l'ordre de 0,8 V, et la tension ri est de l'ordre de 0,6 V. Le seuil de commutation Vth1 est ainsi de l'ordre de 0,8 V et le seuil de commutation Vth2 est de l'ordre de 2,2 V à température ambiante. Comme on le voit sur la figure 2, la tension de 0,8 V correspond au "1" logique du signal RESET au moment où celui-ci est mis à 1 et la tension de 2,2 V correspond au "1" logique du signal RESET au moment où celui-ci est ramené à 0 par l'ouverture du transistor PM3. La relation (2) montre que le seuil de commutation Vth2 dépend des tensions de seuil VTN et VTP ainsi que de la résistance r du transistor diode NM2 et du courant i traversant l'étage de polarisation. Or, les tensions de seuil VTP ou VTN des transistors MOS sont sensibles à la température et augmentent lorsque celle-ci diminue. D'autre part, la résistance r du transistor diode NM2 dépend du rapport W/L de la grille du transistor NM2 et le courant i dépend du rapport W/L de la grille du transistor ballast PM1, qui détermine la résistance électrique de ce transistor. Le seuil de commutation Vth2 est donc sensible au rapport W/L des grilles des transistors de l'étage de commutation et à la température du circuit. La présente invention vise à pallier cet inconvénient. Plus particulièrement, un premier objectif de la présente invention est de prévoir un circuit POR qui présente un seuil de commutation Vth2 peu sensible au rapport W/L des grilles des transistors MOS. Un deuxième objectif de la présente invention est de prévoir un circuit POR qui présente un seuil de commutation Vth2 peu sensible aux variations de température. A cet effet, la présente invention prévoit un circuit pour délivrer un signal logique à l'apparition d'une tension d'alimentation, comprenant des moyens pour connecter à la masse un noeud de sortie du circuit lorsque la tension d'alimentation atteint un premier seuil de commutation, et des moyens pour connecter à la tension d'alimentation le noeud de sortie lorsque la tension d'alimentation atteint un second seuil de commutation, dans lequel les moyens pour connecter le noeud de sortie à la tension d'alimentation comprennent un transistor de commutation dont la grille est polarisée par une tension de référence prélevée aux bornes d'une première résistance de précision traversée par un courant délivré par un générateur de courant. Selon un mode de réalisation, le générateur de courant délivre un courant évoluant proportionnellement avec la température, selon une loi inverse à la loi de variation en fonction de la température de la tension de seuil du transistor de commutation. Selon un mode de réalisation, le transistor de commutation est un transistor PMOS. Selon un mode de réalisation, les moyens pour connecter le noeud de sortie à la tension d'alimentation comprennent deux transistors en série recevant sur leur grille la tension de référence. Selon un mode de réalisation, les moyens pour connecter le noeud de sortie à la tension d'alimentation comprennent un transistor diode en série avec le transistor de commutation. Selon un mode de réalisation, le générateur de courant comprend une première branche comprenant une première diode, une deuxième branche comprenant une deuxième diode en série avec une deuxième résistance de précision, une troisième branche comprenant la première résistance de précision, des transistors agencés de manière que les trois branches soient traversées par un courant identique, et des transistors agencés de manière que la tension apparaissant aux bornes de l'ensemble constitué par la deuxième résistance de précision et la deuxième diode soit égale à la tension apparaissant aux bornes de la première diode. Selon un mode de réalisation, les moyens pour connecter le noeud de sortie à la masse comprennent un transistor dont la grille est polarisée par une tension de diode délivrée par un étage de polarisation comprenant en série un transistor ballast, un transistor interrupteur dont la grille est polarisée par la tension d'alimentation, et un transistor diode, la tension de diode étant prélevée entre le transistor ballast et le transistor interrupteur. Selon un mode de réalisation, le circuit comprend une porte inverseuse de sortie pour inverser le signal de sortie de l'étage de commutation. La présente invention concerne également un circuit intégré, notamment un microprocesseur, comprenant un circuit du type décrit ci-dessus pour délivrer un signal de remise à zéro à sa mise sous tension. Ces objets, caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante d'un exemple de réalisation d'un circuit POR selon l'invention, en relation avec les figures jointes parmi lesquelles : - la figure 1 précédemment décrite représente le schéma électrique d'un circuit POR1 classique, - la figure 2 précédemment décrite représente la forme classique d'un signal de remise à zéro RESET, - la figure 3 représente le schéma électrique d'un circuit POR2 selon l'invention, - les figures 4A à 4D illustrent le fonctionnement du circuit POR2 et représentent des signaux électriques apparaissant à la mise sous tension du circuit, - la figure 5 représente le schéma électrique d'un élément du circuit POR2, et - la figure 6 représente une variante de réalisation d'un étage de commutation du circuit POR2. La figure 3 représente un circuit POR2 selon l'invention, alimenté par une tension VDD et agencé pour délivrer un signal de remise à zéro RESET à sa mise sous tension. Le circuit POR2 comprend un étage de polarisation SI et un étage de commutation S2 . L'étage de polarisation SI délivre une tension VS1 appliquée à l' étage de commutation S2. L'étage de commutation S2 délivre une tension de sortie VS2 pouvant servir de signal RESET ou être appliquée à l'entrée d'une porte INV1 dont la sortie délivre le signal RESET, comme cela est représenté sur la figure 3. L'étage de polarisation SI comprend un transistor ballast PM10, un transistor interrupteur NMn et un transistor diode NM12. L'étage de commutation S2 comprend un transistor diode PMi3, un transistor interrupteur PMi4 et un transistor NM15. Les connexions entre ces éléments sont décrites dans le tableau 1 figurant dans la dernière page de la description, en référence à divers noeuds d'interconnexion nl à n5 représentés sur la figure 3. De façon en soi classique, le transistor NM15 assure le passage à 0 (GND) de la tension de sortie VS2, et le transistor PM14 assure le passage à 1 (VDD) de la tension VS2, lorsque le transistor PM13 est passant. Pour éviter les court-circuits entre la tension VDD et la masse GND, le rapport W/L (largeur sur longueur) de la grille du transistor NM15 est choisi assez petit, le transistor NM15 présentant ainsi une forte résistance série. Par ailleurs, les grilles transistors NMll, PM13 et PMi4 présentent un rapport W/L important pour l'obtention d'une faible résistance série. Selon l'invention, la tension VS1 délivrée par l'étage de polarisation Si n'est pas utilisée pour polariser la grille du transistor PM14 et n'est appliquée qu'à la grille du transistor NM15. La grille du transistor PM14 est polarisée par une tension de référence VKT prélevée aux bornes d'une résistance de précision R1, par exemple une résistance en silicium polycristallin ou en silicium monocristallin dopé, traversée par un courant IKT délivré par un générateur de courant IGEN. Ainsi, le transistor PM14 est passant lorsque sa tension source-drain VSD est supérieure ou égale à la somme de sa tension de seuil VTP et de la tension VKT. Le transistor diode PM13 est passant lorsque sa tension source-drain VSD est supérieure ou égale à sa tension de seuil VTP. Les figures 4A à 4D illustrent le fonctionnement du circuit POR2. La figure 4A représente l'allure de la tension d'alimentation VDD à la mise sous tension, sensiblement en forme de rampe. La figure 4B représente l'allure de la tension VSi, la figure 4C représente l'allure de la tension de référence VKT et la figure 4D représente le signal RESET. A titre d'exemple numérique, on considèrera que les tensions de seuil VTP et VTN des transistors NMOS et PMOS sont identiques et égales à 0,8 V, et que la tension de référence VKT est égale à 0, 6 V. A la mise sous tension, la tension Vi recopie la tension VDD tant que celle-ci n'est pas égale à 2VTN. A un instant Tl, la tension Vi atteint un premier seuil de commutation Vthi, égal à Le transistor NM15 devient passant, le tension de sortie VS2 passe à 0 et le signal RESET passe à 1, le "1" logique étant égal à la tension VDD, soit 0,8 V à cet instant . Le premier seuil de commutation Vthi du circuit POR2 est ainsi égal à celui du circuit classique POR1 décrit au préambule. A un instant T2, la tension V1 est égale à 2VTN. Le transistor interrupteur NM11 se ferme et le transistor diode NM12 devient passant. Le transistor NM11 présentant une faible résistance série, la tension VS1 chute brutalement pour obéir à la relation classique : Cette relation est identique à la relation (1) décrite au préambule, r étant la résistance série du transistor diode NM12 et i le courant traversant. On notera ainsi que la prévision du transistor interrupteur NM11 dans l'étage de polarisation SI est une caractéristique optionnelle permettant d'obtenir une pente plus raide de la tension VS1 au voisinage de la tension VTN, pour une commutation plus nette du transistor NM15. La chute de la tension VS1 se produisant ensuite, due à la faible résistance série du transistor NM11, permet de limiter la consommation de courant dans le transistor NM15. A un instant T3 la tension d'alimentation VDD atteint un deuxième seuil de commutation Vth2 égal à : Les transistors PM13 et PM14 deviennent passants et la tension de sortie Vs2 devient égale à la tension VDD, par exemple 2, 2 V. Le signal RESET passe à 0 à la sortie de la porte INV1, comme on le voit sur la figure 4D. La relation (5) montre que le seuil de commutation Vth2 du circuit POR2 selon l'invention ne dépend que des tension de seuil VTp des transistors PM13 et PM14 et de la tension de référence VKT. Cette dernière apparaît progressivement entre l'instant Tl et l'instant T2, comme on le voit sur la figure 4C, et se stabilise à sa valeur de référence, par exemple 0,6 V, avant l'instant T3. En d'autres termes, le seuil Vth2 est indépendant de la tension VS1 et du rapport W/L des grilles des transistors de l'étage de polarisation SI. Le premier objectif de l'invention est ainsi atteint. Le deuxième objectif de l'invention, qui concerne la stabilité en température du seuil de commutation Vth2, est atteint par la prévision d'un générateur de courant IGEN délivrant un courant dit de "band-gap" obéissant à une relation du type : T étant la température du circuit et K une constante. La résistance R1 et la constante K sont choisies de manière que l'augmentation des tensions de seuils VTP avec la diminution de la température T soit compensée en grande partie par une diminution correspondante de la tension de référence VKT, de sorte que le seuil de commutation Vth2 est sensiblement constant quelle que soit la température du circuit. La figure 5 représente un exemple de réalisation du générateur IGEN, comprenant trois branches S3, S4, S5 alimentées par la tension VDD. La branche S3 comprend en série un transistor PM20, un transistor NM21 et une diode Dl aux bornes de laquelle apparaît une tension VD1. La diode Dl est constituée par N transistors PNP en parallèle référencés TA1, i allant de 1 à N, agencés en diodes (ayant leur base connectée au collecteur). La branche S4 comprend en série un transistor PM22, un transistor NM23, une résistance de précision R2 aux bornes de laquelle apparaît une tension VR2 et une diode D2 aux bornes de laquelle apparaît une tension VD2. La diode D2 est constituée par M transistors PNP en parallèle référencés TB1, i allant de 1 à M, agencés en diodes. La branche S5 comprend en série un transistor PM24, un transistor NM25 piloté par le signal RESET, et la résistance de précision R1 déjà citée. Les connexions entre ces éléments sont décrites par le tableau 2 figurant dans la dernière page de la description, en référence aux noeuds d'interconnexion n5 à nll représentés sur la figure 5. Le générateur IGEN fonctionne comme suit. Les transistors PM20, PM22, PM24 sont agencés en miroirs de courants et les trois branches S3, S4, S5 sont traversées par le même courant IKT. Les transistors NM21 et NM23 ont leurs grilles connectées ensemble et assurent l'égalité de la tension VD1 avec la tension VR aux bornes de la résistance R2 et de la diode D2, de sorte que : Le courant IKT étant identique dans les diodes Dl et D2, il vient que : Ion et ID2i étant les courants traversant chacune des N et M diodes élémentaires constituant les diodes Dl et D2. Le courant traversant une diode étant donné par la relation générale : on en déduit l'égalité suivante : (10) IKT = N Is exp. (q VD1/kT) - M Is exp. (q VD2/kT) d'où il vient que : La combinaison des relations (7) et (11) donne le courant IKT et la tension VKT en fonction de la résistance R2 : La constante K mentionnée plus haut est donc égale à : et peut être ajustée au moyen des paramètres N, M et de la résistance R2. Sur la figure 5, le transistor NM25 est un élément optionnel du générateur IGEN et permet, après le passage du deuxième seuil Vth2, de forcer à zéro la tension VKT et de verrouiller le signal RESET. Il apparaîtra clairement à l'homme de l'art que le circuit POR2 selon l'invention est susceptible de diverses variantes et mode de réalisation, notamment en ce qui concerne le générateur IGEN et la réalisation de l'étage de commutation S2. A titre d'exemple, la figure 6 représente un mode de réalisation S2' de l'étage de commutation dans lequel les grilles des transistors PM13 et PM14 sont toutes deux polarisées par la tension de référence VKT, le seuil de commutation Vth2 étant dans ce cas égal à : chaque transistor PM13, PM14 devant recevoir entre sa source et son drain une tension égale à (VTP + VKT) pour passer de l'état bloqué à l'état passant. Tableau 1 : structure du circuit POR2 Transistors Grille (G) Drain (D) Source (S) PM10 masse (GND) noeud nl tension VDD NM11 tension VDD noeud nl noeud n2 NM12 noeud n2 noeud n2 masse (GND) PM13 noeud n4 noeud n4 tension VDD PM14 noeud n5@ noeud n3 noeud n4 NM15 noeud nl noeud n3 noeud GND (tension VS1) (tension VS2) Autres éléments Entrée Sortie Alimentation ~~~~~~~~~~~~~~~~~~~~ ~~~ électrique porte INV1 noeud n3 délivre le V (tension VS2) signal RESET générateur IGEN VDD noeud n5 VDD (délivre 1)~~~~~~~~~~~~ résistance R1 noeud n5 masse (GND) IKT (délivre VKT) Tableau 2 : structure du générateur IGEN Transistors MOS Grille (G) Drain (D) Source (S) PM20 n6 n7 VDD NM21 n7 n7 n8 PM22 n6 n6 VDD NM23 n7 n6 n9 PM24 n6 nll VDD NM25 reçoit le nll n5 signal RESET Transistors PNP Base Emetteur Collecteur TA1 (i=1 à N) masse (GND) n8 GND TB1 (i=1 à M) masse (GND) nlO GND Résistances entrée sortie Résistance R1 n5 masse (GND) (délivre VKT) Résistance R2 n9 nlO REVENDICATIONS 1. Circuit (POR2) pour délivrer un signal logique (RESET) à l'apparition d'une tension d'alimentation (VDD), comprenant : - des moyens (SI, NM15) pour connecter à la masse (GND) un noeud de sortie (n3) du circuit lorsque la tension d'alimentation (Voo) atteint un premier seuil de commutation (Vthl) , et - des moyens pour connecter à la tension d'alimentation (Voo) le noeud de sortie (n3) lorsque la tension d'alimentation (VDD) atteint un second seuil de commutation (Vth2), caractérisé en ce que les moyens pour connecter le noeud de sortie (n3) à la tension d'alimentation (VDD) comprennent un transistor de commutation (PM14) dont la grille est polarisée par une tension de référence (VKT) prélevée aux bornes d'une première résistance de précision (RI) traversée par un courant (IKT) délivré par un générateur de courant (IGEN). 2. Circuit selon la revendication 1, dans lequel le générateur de courant (IGEN) délivre un courant (IKT) évoluant proportionnellement avec la température, selon une loi inverse à la loi de variation en fonction de la température de la tension de seuil (VTP) du transistor de commutation (PM14) - 3. Circuit selon l'une des revendications 1 et 2, dans lequel le transistor de commutation est un transistor PMOS. 4. Circuit selon l'une des revendications 1 à 3, dans lequel les moyens pour connecter le noeud de sortie à la tension d'alimentation (Voo) comprennent deux transistors en série (PM13, PM14) recevant sur leur grille la tension de référence (VKT) - 5. Circuit selon l'une des revendications 1 à 3, dans lequel les moyens pour connecter le noeud de sortie à la tension d'alimentation (VDD) comprennent un transistor diode (PM13) en série avec le transistor de commutation (PM14) - 6. Circuit selon l'une des revendications 1 à 5, dans lequel le générateur de courant (IGEN) comprend : - une première branche (S3) comprenant une première diode (Dl), - une deuxième branche (S4) comprenant une deuxième diode (D2) en série avec une deuxième résistance de précision (R2), - une troisième branche (S5) comprenant la première résistance de précision (RI), - des transistors (PM20, PM22, PM24) agencés de manière que les trois branches soient traversées par un courant identique (IKT) , et - des transistors (NM21, NM23) agencés de manière que la tension (VR) apparaissant aux bornes de l'ensemble constitué par la deuxième résistance de précision (R2) et la deuxième diode (D2) soit égale à la tension (VD2) apparaissant aux bornes de la première diode (Dl). 7. Circuit selon l'une des revendications 1 à 6, dans lequel les moyens pour connecter le noeud de sortie à la masse comprennent un transistor (NM15) dont la grille est polarisée par une tension de diode (VS1) délivrée par un étage de polarisation (SI) comprenant en série un transistor ballast (PM10) , un transistor interrupteur (NM11) dont la grille est polarisée par la tension d'alimentation (VDD) , et un transistor diode (NM12) , la tension de diode (VS1) étant prélevée entre le transistor ballast (PMio) et le transistor interrupteur (NM11). 8. Circuit selon l'une des revendications 1 à 7, comprenant une porte inverseuse de sortie (INV1) pour inverser le signal de sortie de l'étage de commutation (S2) . 9. Circuit intégré, comprenant un circuit selon l'une des revendications 1 à 9 pour délivrer un signal de remise à zéro à sa mise sous tension. 10. Microprocesseur, comprenant un circuit selon l'une des revendications 1 à 9 pour délivrer un signal de remise à zéro à sa mise sous tension.