FR 2795556 A1 20001229 FR 0007430 A 20000609 DISPOSITIF A SEMICONDUCTEUR ET SA STRUCTURE DE MONTAGE La présente invention concerne un dispositif à semiconducteur avec un substrat de boîtier et une carte de circuit imprimé employés pour le montage d'une multiplicité de puces de semiconducteur, et leurs structures de montage. Dans un dispositif à semïconducteur utilisé de façon classique, un substrat de boîtier sur lequel est placée une puce de semiconducteur est installé sur une carte de circuit imprimé. Dans des dispositifs à semi conducteur classiques, une puce de semiconducteur 105 est placée sur une surface principale d'un substrat de boîtier 108 par l'intermédiaire d'une plaquette de liaison 107, comme dans un circuit à haut niveau d'intégration en boîtier plat à quatre rangées de connexions (ou QFP-LSI pour "Quad Flat Package - Large Scale Integration Circuit") , 101 ou 102, représenté sur les figures 14 à 17. De plus, un fil 106 connecté à une électrode dans une puce de semiconducteur 105 est connecté à une bro che de connexion 109 disposée sur une surface d'extrémité latérale du substrat de boîtier 108. En outre, la broche de connexion 109 et la puce de semiconducteur 105 sont enrobées par un surmoulage 104 et fixées au substrat de boîtier 108. Ces QFP-LSI 101 et 102 sont fixés sur une carte de circuit imprimé 103 dans une configuration dans laquelle une surface sur laquelle la puce de semiconducteur 105 n'est pas présente fait face à la carte de circuit imprimé 103. Comme représenté sur la figure 17, les QFP-LSI 101 et 102 mentionnés ci-dessus exigent pour chacun d'eux une aire réservée de a x b sur une surface supérieure de la carte de circuit imprimé 103. Par con séquent, pour monter n QFP-LSI sur la carte de circuit imprimé 103, une aire de n x a x b de la carte de circuit imprimée est exigée, et en plus une aire pour une région d'interconnexion est exigée pour établir une in- terconnexion reliée à des broches de connexion des QFP-LSI, pour en voyer un signal électrique vers les QFP-LSI. Par conséquent, dans le QFP-LSI classique, une aire de la carte de circuit imprimé occupée par les puces augmente conformément au nombre des puces de semiconducteur. En outre, lorsque le nombre de QFP-LSI installés augmente, le nombre de broches de connexion aug mente, ce qui occasionne un problème supplémentaire d'encombrement des interconnexions sur la carte de circuit imprimé. En outre, dans les dispositifs à semiconducteur fortement intégrés, le traitement de la cha leur dégagée par la puce de semiconducteur est exigé, du fait que le fonctionnement des éléments à semiconducteur devient plus rapide. Dans le QFP-LSI 101 avec la structure décrite ci-dessus, il est nécessaire d'ajouter une ailette de radiateur ou un ventilateur pour améliorer le rayonnement de chaleur. Un but de la présente invention est de procurer des dispositifs à semiconducteur avec le substrat de boîtier fixé perpendiculairement à la carte de circuit imprimé, ce qui permet un montage efficace de puces de semiconducteur et de structures de montage de celles-ci, dans le but de résoudre les problèmes décrits ci-dessus. Un dispositif à semiconducteur conforme à la présente inven tion atteignant le but décrit ci-dessus comprend : un substrat de boîtier ayant des première et seconde surfaces principales mutuellement oppo sées et des surfaces d'extrémités latérales; des puces de semiconducteur montées respectivement sur les première et seconde surfaces principa les; et une broche de connexion pour la connexion électrique disposée sur la surface d'extrémité latérale et s'étendant dans une direction ap proximativement parallèle aux première et seconde surfaces principales. Avec cette structure, le substrat de boîtier peut être monté per pendiculairement à la carte de circuit imprimé, avec une surface munie des broches de connexion du substrat de boîtier faisant face à la carte de circuit imprimé. Ainsi, en plaçant des puces de semiconducteur sur les deux surfaces du substrat de boîtier, de nombreux dispositifs à semicon ducteur peuvent être montés dans une direction perpendiculaire à la carte de circuit imprimé. Dans ces conditions, une aire occupée par le substrat de boîtier sur la carte de circuit imprimé lorsque n puces de se- miconducteur sont montées est réduite en comparaison avec un cas clas sique dans lequel la puce de semiconducteur est montée seulement sur une surface principale du substrat de boîtier, et une surface sur laquelle une puce de semiconducteur n'est pas montée est fixée à la carte de cir cuit imprimé. II en résulte qu'il est possible de monter davantage de pu ces de semiconducteur sur la carte de circuit imprimé de la même aire, et le montage du dispositif à semiconducteur autorise une forte intégration bidimensionnelle. De plus, en montant une multiplicité de puces de semiconduc teur sur l'une au moins des première et seconde surfaces principales du substrat de boîtier, le nombre de puces de semiconducteur montées dans une direction perpendiculaire à la carte de circuit imprimé est augmenté, grâce à quoi il est possible de monter encore plus de puces de semicon ducteur sur la carte de circuit imprimé de la même aire. II en résulte que le montage des dispositifs à semiconducteur est possible avec une en core plus forte intégration bidimensionnelle. De plus, en combinant des broches de connexion de plus d'une puce de semiconducteur montée sur le substrat de boîtier, pour émettre un signal commun, il est possible de réduire le nombre global de broches de connexion. De plus, dans le dispositif à semiconducteur conforme à la pré sente invention, du fait que les puces de semiconducteur sont directe ment montées sur une surface avant et une surface arrière, c'est-à-dire les surfaces principales du substrat de boîtier, il n'est pas nécessaire d'employer la structure de montage utilisée de façon classique, dans laquelle le substrat de boîtier sur une surface principale duquel la puce de semiconducteur est montée, est placé dans un support ou autre, et est installé sur la carte de circuit imprimé. Par conséquent, le nombre d'élé ments peut être réduit et le processus de fabrication peut être simplifié. Conformément à un mode de réalisation préféré du dispositif à semiconducteur conforme à la présente invention, une plaquette de mise à la masse de la puce de semiconducteur est disposée de façon à faire saillie à partir d'une surface d'extrémité latérale dans une région prédé terminée, autre qu'une région dans laquelle la broche de connexion est disposée. Avec cette structure, de la chaleur produite dans la puce de semiconducteur peut être rayonnée par l'utilisation de la plaquette de mise à la masse. De plus, avec une plus grande plaquette de mise à la masse, une aire de mise à la masse est augmentée et une impédance peut être réduite. II en résulte que l'effet du bruit produit à l'intérieur et à l'extérieur du dispositif à semiconducteur peut être réduit. De préférence, la plaquette de mise à la masse fait saillie à partir de la surface d'extrémité latérale du substrat de boîtier, de façon qu'un espace soit laissé entre une surface faisant face à la carte de cir cuit imprimé, et la carte de circuit imprimé, lorsque le substrat de boîtier est fixé sur la carte de circuit imprimé, de façon à permettre l'insertion d'un autre dispositif à semiconducteur à l'intérieur. Avec une telle structure, un autre substrat de boîtier d'un type utilisé de façon classique, sur une surface duquel une puce de semicon ducteur est montée, peut être placé dans l'espace mentionné ci-dessus, avec une surface dépourvue de puce de semiconducteur en contact avec la carte de circuit imprimé, grâce à quoi un plus grand nombre de puces de semiconducteur peuvent être disposées sur la carte de circuit imprimé de la même aire. II en résulte que le dispositif à semiconducteur peut être monté avec une plus forte intégration. Conformément à un autre mode de réalisation préférable du dispositif à semiconducteur de la présente invention, une broche de masse de la puce de semïconducteur est disposée dans une région autre qu'une région comportant la broche de connexion. Avec une telle structure, les multiples dispositifs à semicon ducteur peuvent être fixés perpendiculairement à la surface principale de la carte de circuit imprimé, et il est possible de réaliser une structure de montage dans laquelle des broches de masse des multiples dispositifs à semiconducteur sont connectées électriquement les unes aux autres par l'intermédiaire de la plaquette de mise à la masse. II est donc possible d'utiliser la plaquette de mise à la masse comme un substrat rayonnant la chaleur, et de réduire l'effet du bruit qui est produit à l'intérieur et à l'extérieur du dispositif à semiconducteur, par l'utilisation de l'impédance de valeur inférieure résultant de l'augmentation de l'aire de mise à la masse. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels La figure 1 est une coupe montrant un dispositif à semicon ducteur conforme au premier mode de réalisation de la présente inven tion, dans lequel des puces de semiconducteur sont montées à la fois sur une première surface principale et une seconde surface principale d'un substrat de boîtier; La figure 2 montre une première surface principale sur laquelle une puce de semiconducteur est montée, dans un dispositif à semicon ducteur conforme au premier mode de réalisation de la présente inven tion; La figure 3 montre une seconde surface principale sur laquelle une puce de semiconducteur est montée, dans un dispositif à semicon ducteur conforme au premier mode de réalisation de la présente inven tion; La figure 4 est une vue en perspective montrant un dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention, avec le substrat de boîtier fixé perpendiculairement à la carte de circuit imprimé; La figure 5 est une vue en élévation montrant le dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention, avec le substrat de boîtier placé dans une direction verticale, avec des puces de semiconducteur montées à la fois sur une première surface principale et une seconde surface principale; La figure 6 montre un dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention, avec une multipli cité de puces de semiconducteur montées sur une première surface prin cipale d'un substrat de boîtier; La figure 7 est une vue en élévation d'un dispositif à semicon ducteur conforme au premier mode de réalisation de la présente inven tion, avec une multiplicité de puces de semiconducteur montées sur une première surface principale et une seconde surface principale d'un subs trat de boîtier; La figure 8 montre un dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention, avec une multipli cité de puces de semiconducteur montées sur une seconde surface prin cipale d'un substrat de boîtier; La figure 9 est une coupe d'un dispositif à semiconducteur conforme au second mode de réalisation de la présente invention, dans lequel une plaquette de mise à la masse est disposée sur une surface d'extrémité latérale d'un substrat de boîtier; La figure 10 montre un dispositif à semiconducteur conforme au second mode de réalisation de la présente invention, avec des plaquettes de mise à la masse disposées sur des surfaces d'extrémités latérales d'un substrat de boîtier; La figure 11 est une vue en élévation montrant un dispositif à semiconducteur conforme au second mode de réalisation de la présente invention, avec des plaquettes de mise à la masse disposées sur des surfaces d'extrémités latérales d'un substrat de boîtier, et avec le subs trat de boîtier disposé dans une direction verticale; La figure 12 montre une seconde surface principale dans un dispositif à semiconducteur conforme au second mode de réalisation de la présente invention, avec des plaquettes de mise à la masse disposées sur des surfaces d'extrémités latérales d'un substrat de boîtier; La figure 13 montre un dispositif à semiconducteur conforme au troisième mode de réalisation de la présente invention, dans lequel des broches de masse de deux substrats de boîtier fixés perpendiculairement sur la carte de circuit imprimé, sont connectées électriquement l'une à l'autre par l'intermédiaire d'une plaquette de mise à la masse; La figure 14 montre une coupe d'un dispositif à semiconducteur classique avec une puce de semicondycteur montée seulement sur une surface principale d'un substrat de boîtier; La figure 15 montre une surface sur laquelle une puce de semi conducteur est montée dans un dispositif à semiconducteur classique, dans lequel une puce de semiconducteur est montée seulement sur une surface principale d'un substrat de boîtier; La figure 16 montre une surface sur laquelle une puce de semi conducteur n'est pas montée, dans un dispositif à semiconducteur classi- que dans lequel une puce de semiconducteur est montée seulement sur une surface principale d'un substrat de boîtier; et La figure 17 montre un dispositif à semiconducteur classique avec une multiplicité de puces de semiconducteur montées parallèlement à la carte de circuit imprimé. Premier mode de réalisation On décrira tout d'abord un dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention, en se référant aux figures 1 à 8. Comme représenté sur les figures 1 à 3, dans le dispo sitif à semiconducteur conforme au premier mode de réalisation, des pu ces de semiconducteur 11 et 12 sont montées, par l'intermédiaire d'une plaquette de liaison 7, sur des surfaces principales avant et arrière d'un substrat de boîtier 13. Des broches de connexion 9 sont disposées seu lement sur une surface d'extrémité latérale du substrat de boîtier 13. Chacune des puces de semiconducteur 11 et 12 est connectée par un fil 6 à une plage de connexion de substrat de boîtier 15 disposée sur le substrat de boîtier 13. La plage de connexion de substrat de boîtier 15 est connectée à une interconnexion interne 14 s'étendant à l'intérieur du substrat de boîtier 13. De plus, l'interconnexion interne 14 est connectée à la broche de connexion 9 faisant saillie à l'extérieur à partir d'une surface d'extré mité latérale du substrat de boîtier 13. En outre, les puces de semicon ducteur 11 et 12, la plaquette de liaison 7 et le fil 6 mentionnés ci-dessus sont enrobés par un surmoulage 4 recouvrant une surface du substrat de boîtier 13. De plus, le substrat de boîtier 13 représenté sur les figures 1 à 3 est monté perpendiculairement à une surface principale d'une carte de circuit imprimé 3 avec la surface d'extrémité latérale comportant les bro ches de connexion 9 faisant face vers la surface principale de la carte de circuit imprimé, comme représenté sur les figures 4 et 5, et une aire en plan occupée par le substrat de boîtier 13 sur la carte de circuit imprimé 3 est c x d. Les figures 6 à 8 montrent que trois puces de semiconducteur 16, 17 et 18 et trois puces de semiconducteur 19, 20 et 21 sont respecti vement montées sur les surfaces principales avant et arrière du substrat de boîtier 13. Bien que dans ce mode de réalisation trois puces de semi conducteur soient montées sur chacune des surfaces principales avant et arrière du substrat de boîtier 3, une multiplicité de puces de semicon ducteur peuvent être montées sur l'une au moins des surfaces principales avant et arrière du substrat de boîtier 13. Avec une telle structure, en fixant sur la carte de circuit impri mé 3 la surface du substrat de boîtier 13 sur laquelle se trouvent les bro ches de connexion 9, le substrat de boîtier 13 peut être monté perpendi culairement à la carte de circuit imprimé 3. En fixant les puces de semi conducteur 11 et 12 sur chacune des surfaces principales avant et arrière du substrat de boîtier 13, de nombreux dispositifs à semiconducteur peu vent être montés dans une direction perpendiculaire, dirigée vers la carte de circuit imprimé. Ainsi, une aire n x c x d de la carte de circuit imprimé occupée par les substrats de boîtier 13, lorsque n puces de semiconduc teur sont montées, est réduite en comparaison avec une aire n x a x b de la carte de circuit imprimé qui est occupée par les substrats de boîtier avec des puces de semiconducteur montées seulement sur une surface, comme représenté dans la description de l'art antérieur. II en résulte que de nombreuses puces de semiconducteur 11 et 12 peuvent être montées sur fa carte de circuit imprimé ayant la même aire, et le montage de dis positifs à semiconducteur est possible avec une forte intégration bidi mensionnelle. De plus, lorsqu'une multiplicité de puces de semiconducteur, telles que les puces de semiconducteur 16, 17 et 18 et les puces de se miconducteur 19, 20 et 21 représentées sur les figures 6 à 8, sont mon tées au moins sur une surface du substrat de boîtier 13, il est possible de monter encore davantage de puces de semiconducteur dans. la même aire en plan. En outre, en combinant deux broches de connexion de deux puces de semiconducteur 11 et 12 montées sur le substrat de boîtier 13, pour émettre un signal commun, il est possible de réduire le nombre glo bal de broches de connexion 9. De plus, en montant directement les puces de semiconducteur 11 et 12 sur la surface avant et la surface arrière du substrat de boîtier 13, il n'est pas nécessaire d'employer la structure de montage classique, décrite ci-dessus, dans laquelle le substrat de boîtier sur une surface principale duquel la puce de semiconducteur est montée, est placé dans un support ou autre et est disposé sur la carte de circuit imprimé, et par conséquent le nombre d'éléments peut être réduit et le processus de fa brication peut être simplifié. Second mode de réalisation On décrira ensuite, en se référant aux figures 9 à 12, un dispo sitif à semiconducteur conforme au second mode de réalisation de la pré sente invention. Comme représenté sur les figures 9 à 12, dans le dispo sitif à semiconducteur conforme au second mode de réalisation, des pla quettes de mise à la masse 22 sont en outre formées de façon à faire saillie à partir de trois surfaces d'extrémités latérales du substrat de boî tier 13, autres que la surface d'extrémité latérale sur laquelle les broches de connexion 9 sont fixées dans le dispositif à semiconducteur décrit en se référant au premier mode de réalisation. De plus, un espace prédé terminé e est établi entre des extrémités inférieures des plaquettes de mise à la masse 22 faisant saillie à partir des surfaces d'extrémités laté rales droite et gauche du substrat de boîtier 13, et la carte de circuit im primé 3. En établissant un tel espace e, il est possible d'insérer une par tie d'extrémité d'un substrat de boîtier décrit en se référant à la techni que classique, comme mentionné ci-dessus, tel qu'un substrat de boîtier avec une puce de semiconducteur montée seulement sur une surface principale, et une autre surface principale disposée du côté de la carte de circuit imprimé. Avec une telle structure, la chaleur qui est produite dans les puces de semiconducteur 11 et 12 peut être rayonnée en utilisant la pla quette de mise à la masse 22. De plus, en utilisant le fait que l'impé dance peut être diminuée en tirant vers l'extérieur la plaquette de mise à la masse 22 et en augmentant l'aire de mise à la masse, il est possible de réduire un effet du bruit qui est produit à l'intérieur et à l'extérieur du dispositif à semiconducteur. De plus, du fait que des substrats de boîtier 101 et 102 avec une puce de semiconducteur 105 montée seulement sur une surface prin cipale, comme le substrat de boîtier 108 mentionné en relation avec la technique classique, peuvent être disposés sur la carte de circuit imprimé 3 avec une autre surface principale en contact avec la carte de circuit imprimé 3, et avec une partie d'extrémité insérée dans l'espace e men tionné ci-dessus, il est possible de monter davantage de puces de semi conducteur sur la carte de circuit imprimé ayant la même aire. II en ré sulte que la densité de montage bidimensionnel du dispositif à semicon ducteur peut être augmentée encore davantage. Troisième mode de réalisation On décrira ensuite, en se référant à la figure 13, un dispositif à semiconducteur conforme au troisième mode de réalisation de la pré sente invention. Le dispositif à semiconducteur conforme au troisième mode de réalisation a approximativement la même structure que le dispo sitif à semiconducteur représenté dans le premier mode de réalisation, mais le troisième mode de réalisation diffère du premier mode de réalisa tion par le fait que des substrats de boîtier 24 et 25 comprennent en ou tre des broches de mise à la masse 26 sur la surface d'extrémité latérale opposée à la surface d'extrémité latérale qui est fixée à la carte de cir cuit imprimé 3. Les substrats de boîtier 24 et 25 sont fixés de façon approxi mativement perpendiculaire à la carte de circuit imprimé 3 et approxima tivement parallèle l'un à l'autre. Toutes les broches de masse 26 sur un côté opposé à un côté fixé à la carte de circuit imprimé 3 d'un substrat de boîtier 24, sont connectées électriquement par l'intermédiaire de la pla quette de mise à la masse 23 à toutes les broches de masse 26 se trou vant sur une surface d'extrémité latérale opposée à une surface d'extré mité latérale fixée à la carte de circuit imprimé 3 d'un autre substrat de boîtier 25. Avec une telle structure, en utilisant la plaquette de mise à la masse 23 mentionnée ci-dessus à titre de substrat de rayonnement de chaleur, et en utilisant la fonction d'abaissement de l'impédance par l'augmentation de l'aire de mise à la masse, on peut réduire un effet de bruit qui est produit à l'intérieur et à l'extérieur du dispositif à semicon ducteur. Bien que dans le troisième mode de réalisation les broches de masse 26 soient disposées dans les substrats de boîtier 24 et 25 sur la surface d'extrémité latérale opposée à la surface d'extrémité latérale sur laquelle se trouvent les broches de connexion 9, et soient connectées par l'intermédiaire de la plaquette de mise à la masse 23 disposée perpendi culairement à elles, ceci peut être réalisé d'une autre manière. II va de soi que de nombreuses modifications peuvent être ap portées au dispositif décrit et représenté, sans sortir du cadre de l'inven tion. REVENDICATIONS 1. Dispositif à semiconducteur, caractérisé en ce qu'il com prend: un substrat de boîtier (13) ayant des première et seconde surfa ces principales mutuellement opposées et des surfaces d'extrémités laté rales; des puces de semiconducteur (11 et 12) montées respectivement sur les première et seconde surfaces principales; et des broches de con nexion (9) pour la connexion électrique, disposées sur la surface d'ex trémité latérale et s'étendant dans une direction approximativement pa rallèle aux première et seconde surfaces principales. 2. Dispositif à semiconducteur selon la revendication 1, carac térisé en ce qu'une multiplicité de puces de semiconducteur (11 et 12) sont montées au moins sur l'une des première et seconde surfaces prin cipales. 3. Dispositif à semiconducteur selon la revendication 1, carac térisé en ce que des plaquettes de mise à la masse (22 et 23) des puces de semiconducteur (11 et 12) sont incorporées de façon à faire saillie à partir des surfaces d'extrémités latérales, dans une région prédéterminée autre qu'une région dans laquelle se trouvent les broches de connexion (9). 4. Dispositif à semiconducteur selon la revendication 3, carac térisé en ce les plaquettes de mise à la masse (23) font saillie à partir des surfaces d'extrémités latérales du substrat de boîtier (13) d'une ma nière telle qu'un espace soit laissé entre une surface de la plaquette de mise à la masse (23) faisant face à la carte de circuit imprimé (3) et la carte de circuit imprimé (3), lorsque le substrat de boîtier (13) est fixé sur la carte de circuit imprimé (3), de façon à permettre l'insertion d'un autre dispositif à semiconducteur. 5. Dispositif à semiconducteur selon la revendication 1, carac térisé en ce que des broches de masse (26) de la puce de semiconduc teur (11, 12) sont disposées sur la surface d'extrémité latérale dans une région autre qu'une région dans laquelle se trouvent les broches de con nexion (9). 6. Structure de montage d'un dispositif à semiconducteur dans laquelle une multiplicité de dispositifs à semiconducteur, comprenant chacun un substrat de boîtier (13) avec des première et seconde surfaces principales mutuellement opposées et des surfaces d'extrémités latéra les, sont fixés à une surface principale d'une carte de circuit imprimé, de façon que les première et seconde surfaces principale soient perpendi culaires à la surface principale de la carte de circuit imprimé, caractérisé en ce que chaque dispositif de la multiplicité de dispositifs à semicon ducteur comprend des puces de semiconducteur (11 et 12) montées res pectivement sur les première et seconde surfaces principales, et des bro ches de connexion (9) pour la connexion électrique, disposées sur la surface d'extrémité latérale et s'étendant dans une direction approximati vement parallèle aux première et seconde surfaces principales, des bro ches de masse (26) de chacune des puces de semiconducteur (11 et 12) sont disposées sur la surface d'extrémité latérale dans une région autre qu'une région dans laquelle les broches de connexion (9) sont disposées dans chaque dispositif de la multiplicité de dispositifs à semiconducteur, et les broches de masse (26) de 1a multiplicité de dispositifs à semicon ducteur sont connectées électriquement par l'intermédiaire d'une pla quette de mise à la masse (23).