FR 2800666 A1 20010511 FR 9914119 A 19991110 TETE D'IMPRESSION ET PROCEDE DE REALISATION DE TETE DfIMPRESSION Domaine technique et art antérieur L'invention concerne une tête d'impression ainsi qu'un, procédé de réalisation de tête d'impression. L'invention s'applique au domaine de l'impression de support et, plus particulièrement, de l'impression de support à haute densité. Une technique d'impression connue est l'impression à l'aide de barrettes. Chaque barrette est constituée de points élémentaires disposés côte à côte. Chaque point élémentaire est soit une self-induction, soit une résistance, selon que le signal d'impression est magnétostatique ou thermique. Une ou plusieurs barrettes mises bout à bout forment une ligne de la largeur du support à imprimer. Le support qui reçoit l'impression défile par rapport aux barrettes qui transforment les signaux électriques d'écriture reçus soit en signaux magnétiques, soit en signaux thermiques. L'impression du support s'effectue ligne par ligne par défilement relatif du support et des barrettes. Chaque point élémentaire de chaque barrette reçoit un signal d'écriture qui se renouvelle à chaque ligne à imprimer. Afin d'éviter de connecter par une liaison électrique élémentaire chaque point élémentaire de chaque barrette au circuit de commande d'écriture, il est connu d'utiliser un adressage séquentiel de plusieurs points élémentaires à l'aide d'un câblage approprié. Le nombre de liaisons électriques entre le circuit de commande d'écriture et une barrette est alors moins grand. L'adressage peut être réalisé en associant une diode de sélection à chaque point élémentaire. Un point élémentaire peut alors être sélectionné indépendamment des autres points. Pour une même barrette, les points élémentaires sont fonctionnellement associés en C groupes que l'on appellera "colonnes" et les diodes de sélection sont fonctionnellement associées en L groupes que l'on appellera "lignes". L'ensemble des points élémentaires d'une même colonne ont une liaison électrique commune externe et l'ensemble des diodes de sélection d'une même ligne ont une liaison électrique commune. L'activation électrique de la liaison électrique commune externe d'une ligne ou d'une colonne permet l'adressage de ladite ligne ou de ladite colonne. Par ailleurs, chaque point élémentaire et chaque diode comprend une deuxième liaison électrique (liaison interne), de sorte qu'une seule diode soit reliée à un seul point élémentaire. Chaque diode d'une même ligne est reliée à un point élémentaire d'une colonne différente et chaque point élémentaire d'une colonne est relié à une diode d'une ligne différente. La sélection simultanée d'une colonne et d'une ligne active uniquement le point élémentaire de la colonne relié à la diode de la ligne sélectionnée. Le nombre L de lignes et le nombre C de colonnes sont tels que le produit L x C est égal au nombre total de points élémentaires d'une barrette. Le nombre total de liaisons électriques externes est alors égal à L+C. Ces liaisons électriques externes permettent l'adressage. Les points élémentaires ont des dimensions d'autant plus petites qu'il est nécessaire de réaliser une impression à haute résolution. La densité des points élémentaires se mesure communément en nombre de points par pouce ou dpi (l'abréviation dpi provient de l'anglais "dot per inch"). Pour des densités faibles, les diodes sont rapportées individuellement sur un support par câblage filaire ou via un circuit imprimé, les points élémentaires étant intégrés sur le support ou rapportés sur celui-ci. Cette technique ne permet pas d'obtenir une impression à haute résolution. Pour des densités moyennes ou fortes, par exemple 480 dpi, il est connu de réaliser les points élémentaires et les diodes dans un même substrat. Comme cela a été mentionné précédemment, les diodes sont regroupées fonctionnellement en L lignes de C diodes. Chaque diode d'un groupe de C diodes est électriquement isolée des autres diodes du groupe et les groupes de diodes sont électriquement isolés les uns des autres. Une tête d'impression magnétographique de ce type est décrite dans le document intitulé "Silicon- Based Structures for High-Density Magnetographic Heads With Co-Integrated Multiplexing Electronics", Proc. ISKT's Tenth International Congress On Advances in Non- Impact Printing Technologies. New Orleans, 1994, pp. 534-538. Les isolations entre diodes et/ou groupes de diodes sont réalisées par des jonctions polarisées en tension inverse. Les configurations ainsi mises en oeuvre pour assurer l'isolation entre les diodes conduisent à l'apparition de structures susceptibles de provoquer l'établissement de courants parasites. Il est alors possible qu'une impression parasite ait lieu en des points élémentaires non sélectionnés. Les structures parasites qui apparaissent sont des structures bipolaires multifonctions susceptibles de provoquer un phénomène couramment désigné sous l'appellation de "latch-up". Comme cela est connu de l'homme de l'art, le phénomène de "latch-up" est dû à la présence d'une structure parasite de 4 couches PNPN de type thyristor qui est susceptible de devenir subitement conductrice et de se verrouiller dans cet état, ce qui peut amener la dégradation de la fonction ou du composant. Le phénomène de "latch-up" peut être diminué en éloignant les diodes et/ou les groupes de diodes les uns des autres, ou encore en réalisant des couches enterrées peu résistives. Les couches enterrées peu résistives sont des couches de fort dopage de type P'ou N' sous les dispositifs qui drainent les courants parasites susceptibles d'initialiser le "latch-up". Cependant, l'éloignement des diodes et groupes de diodes est limité par la densité souhaitée des points élémentaires et les couches enterrées peu résistives sont difficiles à réaliser. Par ailleurs, les diodes présentent une résistance parasite relativement élevée. A titre d'exemple, une résistance parasite de diode réalisée dans du silicium peut être de l'ordre de 10 2. Cette résistance est due au trajet latéral du courant dans le silicium dont le dopage optimal est limité. Lorsque les courants requis dans les diodes sont importants, ce qui est le cas, par exemple, pour les barrettes magné tographi que s ou thermiques, une telle résistance parasite de diode conduit à un échauffement important du composant. Un autre problème consiste en la complexité de réalisation des diodes et des points élémentaires, notamment de type magnétographique, sur le même substrat au cours du même procédé. En effet, le procédé de fabrication des points élémentaires est difficilement compatible avec la réalisation de diodes. Il en résulte également un surcoût car les diodes doivent occuper une surface de silicium à forte valeur ajoutée (le silicium) qui sert à fabriquer les points élémentaires alors que la diode elle-même pourrait être faite indépendamment sur un substrat à faible valeur ajoutée. Exposé de l'invention L'invention ne présente pas les inconvénients mentionnés ci-dessus. En effet, l'invention concerne une tête d'impression comprenant au moins une barrette de L x C points élémentaires et un dispositif d'adressage matriciel des points élémentaires de type L lignes x C colonnes pour sélectionner un point élémentaire de la barrette, le dispositif d'adressage comprenant des diodes de sélection, chaque diode de sélection étant appariée et reliée à un point élémentaire. Les diodes sont regroupées sur un support en L blocs indépendants de C diodes par bloc. L'invention concerne également un procédé de fabrication de tête d'impression comprenant au moins une barrette de L x C points élémentaires et un dispositif d'adressage matriciel des points élémentaires de type L lignes x C colonnes pour sélectionner un point élémentaire de la barrette, le dispositif d'adressage comprenant des diodes de sélection, chaque diode de sélection étant appariée et reliée à un point élémentaire. Le procédé comprend une étape de fabrication de L blocs indépendants de C diodes par bloc et une étape de report des blocs sur un support. Un avantage de l'invention consiste, entre autres, à supprimer l'apparition de courants parasites dans la tête d'impression. Brève description des figures D'autres caractéristiques et avantages de l'invention apparaÎtront à la lecture d'un mode de réalisation préférentiel de l'invention fait en référence aux figures ci-annexées parmi lesquelles : - la f igure 1 représente une tête d'impression selon un premier mode de réalisation de l'invention, - la figure 2 représente une tête d'impression selon un deuxième mode de réalisation de l'invention, - la f igure 3 représente la vue en coupe d'un bloc de diodes selon un exemple de réalisation de l'invention, - les f igures 4A-4C représentent un procédé de réalisation d'un bloc de diodes selon l'exemple de réalisation de la figure 3. Sur toutes les figures, les mêmes références désignent les mêmes éléments. Les f igures 1 et 2 représentent le cas L=2 et C=2, mais il est extrapolable à des valeurs élevées de L et C, L>20 et C>20 par exemple. Description détaillée de modes de mise en oeuvre de l'invention La figure 1 représente une tête d'impression selon un premier mode de réalisation de l'invention. La tête d'impression comprend un support 17 et 2 blocs de diodes Bl et B2 reportés sur le support 17. Le support 17 comprend 4 points élémentaires Pl, P2, P3, P4 ainsi que des liaisons conductrices internes 15, 16 permettant de relier les points élémentaires Pl, P2, P3, P4 aux diodes des blocs Bl et B2. La figure 1 représente un exemple de réalisation de l'invention pour lequel le dispositif d'adressage matriciel est un dispositif à 2 lignes et 2 colonnes. De façon plus générale cependant, l'invention concerne une tête d'impression comprenant L x C points élémentaires et L blocs de C diodes pour définir un dispositif d'adressage matriciel à L lignes et C colonnes. Chaque point élémentaire Pi (i=l, 2, 3, 4) est soit une self-induction, soit une résistance selon que le signal d'impression est magnétostatique ou thermique. De façon préférentielle, les diodes des blocs BI et B2 sont fabriquées collectivement dans une structure commune (cf. figures 4A-4C). La structure est ensuite découpée pour former les blocs individuels BI et B2. Chaque diode comprend deux électrodes, soit une anode et une cathode. Les deux diodes contenues dans le bloc BI ont une électrode commune 3 et les deux diodes contenues dans le bloc B2 ont une électrode commune 6. Les électrodes communes 3 et 6 peuvent être soit les anodes, soit les cathodes des diodes. L'électrode commune 3 des diodes du bloc BI est reliée à une première ligne d'adressage LI (liaison externe) et l'électrode commune 6 des diodes du bloc B2 est reliée à une deuxième ligne d'adressage L2 (liaison externe). Ces lignes sont réalisées sur le support 17. Les électrodes 1 et 2 des 2 diodes du bloc BI qui ne sont pas l'électrode commune 3 sont respectivement reliées aux premières bornes 8 et 10 des points élémentaires Pl et P2. De même, les électrodes 4 et 5 des 2 diodes du bloc B2 qui ne sont pas l'électrode commune 6 sont respectivement reliées aux bornes 12 et 14 des points élémentaires P3 et P4. Les deuxièmes bornes 7 et 11 des points élémentaires Pl et P3 sont reliées à une même première colonne d'adressage Ci (liaison externe) et les deuxièmes bornes 9 et 13 des points élémentaires P2 et P4 sont reliées à une même deuxième colonne d'adressage C2 (liaison externe). Selon l'invention, le montage des diodes par report de blocs de diodes indépendants sur un support supprime tout risque de Illatch-up" ainsi que toute diaphonie entre blocs de diodes. Il est alors possible d'atteindre une densité très poussée de points élémentaires, par exemple une densité de 1200 dpi. Les blocs de diodes étant physiquement isolés les uns des autres au moment de la découpe des circuits de diodes, il est possible de les réaliser sur des substrats très conducteurs épitaxiés, ce qui réalise à peu de frais la fonction faible résistance à l'état passant de la diode et diminue la puissance dissipée en fonctionnement. A titre d'exemple, toutes choses égales par ailleurs, la puissance dissipée en fonctionnement peut être réduite de 50% par rapport à l'art antérieur. Sur la figure 1, le montage des blocs de diodes BI et B2 est un montage de type report sur substrat par retournement communément appelé montage "flip-chip". Comme cela est connu de l'homme de l'art, un montage de type "flip-chip" de composant sur un support utilise un composant dont tous les plots de câblage se situent sur une même face du composant. C'est alors la face du composant sur laquelle sont situés les plots de câblage qui est reportée sur le support. Selon une variante de réalisation, la barrette représentée figure 1 intégrée dans le support pourrait être réalisée dans un substrat indépendant et reporté également par montage "flip-chip" sur le support pour réduire d'une part les câblages filaires et utiliser un support faible co-ût. L'invention concerne également le cas oÙ le report des blocs de diodes sur le support n'est pas un montage de type "flip-chip". Les blocs de diodes ont alors leur électrode commune sur une première face, les autres électrodes étant situées sur la face opposée à la première face. Cet autre type de montage (report sans retournement) est représenté en figure 2. La figure 2 représente, par ailleurs, un deuxième mode de réalisation de l'invention selon lequel les points élémentaires Pl, P2, P3, P4 ne sont pas réalisés dans le support sur lequel les blocs BI et B2 sont reportés. Selon ce deuxième mode de réalisation de l'invention, les points élémentaires Pl, P2, P3, P4 sont réalisés dans un substrat 18. Le substrat 18, comme les blocs de diodes, sont reportés sur un même support 19 par la technique de report sans retournement. Les lignes d'adressage LI, L2 et les colonnes d'adressage Cl, C2 sont réalisées sur le support 19. L'électrode commune du bloc de diodes BI est reportée sur un plot 20 du support 19 électriquement relié à la ligne LI. L'électrode commune du bloc de diodes B2 est reportée sur un plot 21 du support 19 électriquement relié à la ligne L2. Les électrodes des 2 diodes du bloc BI qui ne sont pas l'électrode commune sont reliées par des fils de connexion, l'une, à la borne 8 du point élémentaire Pl, et l'autre, à la borne 10 du point élémentaire P2. De même, les électrodes des 2 diodes du bloc B2 qui ne sont pas l'électrode commune sont reliées par des fils de connexion, l'une à la borne 12 du point élémentaire P3, et l'autre, à la borne 14 du point élémentaire P4. Outre les avantages déjà mentionnés ci-dessus, ce deuxième mode de réalisation de l'invention présente l'avantage d'être peu coûteux. Quel que soit le mode de réalisation de l'invention, le report des blocs de diodes sur le support (17, 19) peut se faire individuellement, bloc de diodes par bloc de diodes, ou collectivement, tout ou partie des blocs de diodes étant préalablement regroupés. Par ailleurs, selon les modes de réalisation décrits aux f igures 1 et 2, les supports 17 et 19 sont fait d'un seul bloc. L'invention concerne cependant d'autres modes de réalisation pour lesquels chaque support (17, 19) peut être fait de plusieurs blocs séparés. La f igure 3 représente une vue en coupe d'un bloc de diodes selon un exemple de réalisation de l'invention. Selon l'exemple de réalisation de l'invention représenté en figure 3, les diodes du bloc sont montées en anode commune. Le substrat semi-conducteur à partir duquel les diodes sont réalisées est alors un substrat de type P. Selon un autre exemple de réalisation de l'invention (non représenté sur les figures),les diodes du bloc sont montées en cathode commune et le substrat semi-conducteur à partir duquel les diodes sont réalisées est un substrat de type N. La figure 3 représente 2 diodes à anode commune. une première diode est constituée d'une électrode 28 formant cathode, d'une région 30 dopée N', d'une zone 31 de substrat dopé P, d'une région 32 dopée P' et d'une électrode 33 formant anode commune. Une deuxième diode est constituée d'une électrode 29 formant cathode, d'une région 21 dopée N', d'une zone 22 de substrat dopée P, d'une région 23 dopée P' et de l'électrode 33 formant anode commune. La conductivité des zones 32 et 23 de substrat dopé P+ est avantageusement très élevée, par exemple égale à 100 #2_1.cm-1, et les régions 31 et 22 font partie d'une zone P dont le dopage et l'épaisseur sont compatibles avec la tenue en tension des diodes en inverse, soit, par exemple, quelques dizaines de volts. La zone P est avantageusement obtenue par épitaxie sur le substrat P , . Pour améliorer l'immunité en diaphonie entre les 2 diodes, une zone 24 dopée P' sépare les régions dopées N+ 30 et 21. La zone 24 est avantageusement diffusée de façon à être en contact avec la zone de substrat dopée P+. La résistance d'accès à l'anode commune est alors minimale. Le gain du transistor bipolaire parasite constitué des zones N+ 30 et 21 et de la zone P' 24 est en conséquence minimal, ce qui induit une diaphonie minimale. Une oxydation 25, 26, 27 est réalisée sur la face supérieure du bloc de diodes. Selon l'exemple de réalisation de l'invention représenté en f igure 3, l'anode commune des diodes du bloc de diodes est située en face arrière, c'est-à-dire à l'opposé de la face où sont situées les cathodes 28 et 29. L'invention concerne cependant également le cas (non représenté sur les figures) où l'anode commune est située sur la même face que celle où sont situées les cathodes 28 et 29. Dans ce cas, l'anode commune est réalisée à l'aide d'une métallisation recouvrant la zone 24 qui sépare les 2 diodes après ouverture dans l'oxyde 26. Les figures 4A-4C représentent un procédé de réalisation d'un bloc de diodes selon l'exemple de réalisation de la figure 3. La figure 4A représente la formation des zones 24 dopées P+. Un substrat silicium 34 dopé P dans sa partie supérieure et P' dans sa partie inf érieure est recouvert sur sa face supérieure d'une couche d'oxyde 35 et sur sa face inférieure d'une couche d'oxyde 36. Un ensemble de masques Ml, M2, M3, M4 sont placés sur la couche d'oxyde 35 qui recouvre la face supérieure du substrat silicium. Les zones 24 dopées P' sont réalisées par implantation ou diffusion dopante d'ions sur la face supérieure du substrat silicium, par exemple des ions de bore. Comme cela a été mentionné précédemment, le dopage P+ est avantageusement réalisé de façon que les zones 24 rejoignent la zone dopée P' du substrat 34. La figure 4B représente la formation des zones 30 et 21 dopées N± A ce stade, on a enlevé les masques Ml, M2, M3 et M4. Puis on dépose un oxyde épais au-dessus de la couche d'oxyde 35 formant une nouvelle couche d'oxyde. on réalise alors par photolithographie des ouvertures dans cette nouvelle couche d'oxyde de façon que les zones 24 soient recouvertes de couches d'oxyde 25, 26, 27 épaisses les protégeant de l'implantation ou de la diffusion. Au cours de cette gravure, l'oxyde 36 est accessoirement retiré. Les zones N-' sont ensuite réalisées par implantation ou diffusion dopante d'ions, par exemple des ions d'arsenic ou de phosphore, dans la partie supérieure dopée P du substrat 34. La figure 4C représente la métallisation des faces avant et arrière du bloc de diodes. La métallisation 28 est formée au contact de la région 30 dopée N+ et la métallisation 29 est formée au contact de la région 21 dopée N+. La face inférieure du substrat silicium 34 est recouverte de la métallisation 33. Selon le mode de réalisation représenté en figure 4C, la métallisation 33 constitue le contact d'anode commune en face arrière du bloc de diodes. Comme cela a été mentionné précédemment, le contact d'anode commune peut également être réalisé en face avant. Une fraction d'au moins une zone 24 est alors recouverte d'une métallisation pour assurer le contact d'anode commune en face avant. Selon l'invention, les diodes de sélection des points élémentaires sont réalisables selon un processus simple qui permet l'obtention de puces à faible coût tout en garantissant des structures parasites minimales. Une tête d'impression regroupant les caractéristiques suivantes a pu être obtenue - densité de 600 dpi, - diodes de 62 pm de longueur et 42 lim de largeur, - courant nominal parcourant une diode de 400 mA sous une tension directe d'environ 1,3 volt, - tenue en tension inverse supérieure ou égale à 20 volts, - diaphonie entre diodes inférieure à 1% du courant d'écriture. REVENDICATIONS 1. Tête d'impression comprenant au moins une barrette de L x C points élémentaires et un dispositif d'adressage matriciel des points élémentaires de type L lignes x C colonnes pour sélectionner un point élémentaire de la barrette, le dispositif d'adressage comprenant des diodes de sélection, chaque diode de sélection étant appariée et reliée à un point élémentaire de la barrette, caractérisée en ce que les diodes sont regroupées sur un support (17, 19) en L blocs (Bl, B2) indépendants de C diodes par bloc. 2. Tête d'impression selon la revendication 1, caractérisée en ce que la barrette de points élémentaires est réalisée dans le support (17). 3. Tête d'impression selon la revendication 1, caractérisée en ce que la barrette de points élémentaires est réalisée dans un substrat (18) et en ce que le substrat est reporté sur le support (19). 4. Tête d'impression selon l'une quelconque des revendications 1 à 3, caractérisée en ce que les diodes d'un même bloc sont des diodes séparées par des zones dopées (24) pour minimiser la diaphonie entre diodes. 5. Tête d'impression selon l'une quelconque des revendications précédentes, caractérisée en ce que les diodes d'un même bloc sont montées en anode commune. 6. Tête d'impression selon l'une quelconque des revendications 1 à 4, caractérisée en ce que les diodes d'un même bloc sont montées en cathode commune. 7. Tête d'impression selon l'une quelconque des revendications 5 ou 6, caractérisée en ce que l'anode commune ou la cathode commune est réalisée par l'ensemble des zones dopées (24) pour minimiser la diaphonie entre diodes. 8. Tête d'impression selon l'une quelconque des revendications précédentes, caractérisée en ce qu'un point élémentaire est une self-induction. 9. Tête d'impression selon l'une quelconque des revendications 1 à 7, caractérisée en ce qu'un point élémentaire est une résistance. 10. Procédé de fabrication de tête d'impression comprenant au moins une barrette de L x C points élémentaires et un dispositif d'adressage matriciel des points élémentaires de type L lignes x C colonnes pour sélectionner un point élémentaire de la barrette, le dispositif d'adressage comprenant des diodes de sélection, chaque diode de sélection étant appariée et reliée à un point élémentaire, caractérisé en ce qu'il comprend une étape de fabrication de L blocs indépendants de C diodes par bloc et une étape de report des blocs sur un support (17, 19). Il. Procédé de fabrication de tête d'impression selon la revendication 10, caractérisé en ce qu'il comprend une étape de fabrication de la barrette de points élémentaires dans le support (17). 12. Procédé de fabrication de tête d'impression selon l'une quelconque des revendications 10 ou 11, caractérisé en ce que l'étape de report des L blocs sur le support (17) est une étape de report sur substrat par retournement. 13. Procédé de fabrication de tête d'impression selon la revendication 10, caractérisé en ce qu'il comprend une étape de fabrication de la barrette de points élémentaires dans un substrat (18), une étape de report du substrat (18) sur le support (19) et une étape de report des blocs de diodes (BI, B2) sur le support (19). 14. Procédé de fabrication de tête d'impression selon la revendication 13, caractérisé en ce que le report du substrat (18) et/ou des blocs de diodes (BI, B2) est une étape de report sur substrat par retournement. 15. Procédé de fabrication de tête d'impression selon l'une quelconque des revendications 10 à 14, caractérisé en ce que les blocs de diodes (BI, B2) sont réalisés de façon collective puis découpés. 16. Procédé de fabrication de tête d'impression selon l'une quelconque des revendications 10 à 15, caractérisé en ce que la réalisation des blocs de diodes comprend une étape d'implantation ou diffusion dopante d'ions entre les diodes d'un même bloc de façon à créer un ensemble de zones dopées pour minimiser la diaphonie entre diodes d'un même bloc. 17. Procédé de fabrication de tête d'impression selon l'une quelconque des revendications 10 à 16, caractérisé en ce que le report des blocs de diodes (Bl, B2) sur le support (17, 19) se fait bloc par bloc. 18. Procédé de fabrication de tête d'impression selon l'une quelconque des revendications 10 à 16, caractérisé en ce que le report des blocs de diodes (Bl, B2) sur le support (17, 19) se fait collectivement.