FR 2795881 A1 20010105 FR 9908663 A 19990630 Circuit de production d'une haute tension de programm tion d'une mémoire L'invention a pour objet un circuit de production d'une haute tension de programmation d'une mémoire. L'invention est plus particulièrement applicable à des cartes à puces sans contact comprenant une mémoire programmable et effaçable électriquement. La figure 1 présente un schéma classique d'un circuit intégré pour carte à puce sans contact, qui comprend un circuit de détection 10, un circuit de redressement 20, un filtre 30, un circuit de régulation basse tension 34, des circuits de modulation et de démodulation 36, un circuit de logique 38, et une mémoire 40. Le circuit de détection 10 comprend un circuit résonant constitué d'une boucle d'antenne représentée par les spires d'un bobinage 11 et d'un condensateur 12 en parallèle. Le circuit de redressement 20 comprend un pont à quatre diodes 21 et un condensateur 22 dont l'une des bornes est reliée à la masse. Le filtre 30 comprend une résistance 31 et un condensateur 32. Une des bornes de la résistance 31 est connectée au point commun 23 d'une des sorties du pont de diodes 21 et du condensateur 22. Une autre borne de la résistance 31 est connectée à une des bornes du condensateur 32 et à une borne de sortie 33 du filtre 30. Une autre borne du condensateur 32 est reliée à la masse. Le circuit de régulation basse tension 34 comprend une borne d'entrée connectée à la borne de sortie 33 du filtre 30 et une borne de sortie 35 connectée aux circuits de modulation et de démodulation 36, au circuit de logique 38 et à la mémoire 40. Les circuits de modulation et de démodulation 36 comportent une borne d'entrée connectée au point commun 23 et une borne de sortie connectée au circuit de logique 38 et à la mémoire 40. Le circuit de régulation basse tension 34 ainsi que les circuits de modulation et de démodulation 36 sont réalisés à partir de transistors, de résistances et de condensateurs selon des schémas connus. Dans les cartes à puce sans contact, les données ainsi que l'énergie reçue par la puce sont transmises par le lecteur sous la forme d'un signal radiofréquence modulé en amplitude. Le signal reçu par la carte est détecté puis redressé à l'aide des circuits de détection 10 et de redressement 12 pour fournir une tension redressée HV, au point commun 23, dont l'amplitude moyenne varie en fonction de la puissance moyenne reçue par la carte, qui dépend principalement de la distance entre la carte et le lecteur. Lorsque la carte est proche du lecteur, de l'ordre de quelques centimètres, l'amplitude de la tension redressée HV, peut ainsi atteindre 15 à 20 V, avec un circuit de détection adéquat. Le filtre 30 abaisse le niveau de la tension redressée HV, puis le circuit de régulation 34 permet d'obtenir, sur la borne de sortie 35, une basse tension d'alimentation Vc, stable et continue, de l'ordre de 4 à 5 V. L'ensemble constitué des circuits de détection 10 et de redressement 20, du filtre 30 et du circuit de régulation basse tension 34 est ainsi équivalent à une source de tension stable qui fournit une basse tension d'alimentation Vcc. Cette source de tension stable alimente tous les circuits de la carte à puce et en particulier les circuits de modulation et de démodulation 36, le circuit de logique 38 et la mémoire 40. En parallèle, les circuits de modulation et de démodulation 36 décodent la tension HV, et fournissent un signal binaire DATA, contenant les données transmises à la carte, au circuit de logique 38 et à la mémoire 40. La mémoire 40 est une mémoire programmable et effaçable électriquement, par exemple de type EEPROM ; elle comprend un plan mémoire 42 dans lequel sont mémorisées les données reçues par la carte et un circuit de logique 44 pour commander des opérations de lecture et / ou d'écriture dans le plan mémoire 42. Pour réaliser une opération d'écriture dans le plan mémoire 42, il est nécessaire de disposer d'une tension de l'ordre de 16 à 18 V. Pour cela, un circuit élévateur de tension 46 fournit une haute tension de programmation HT continue et stable, à partir de la basse tension d'alimentation V,,. Le circuit élévateur de tension 46 est par exemple de type pompe de charge, et est réalisé à partir de condensateurs, de transistors et/ou de diodes selon un schéma connu. La carte à puce reçoit une quantité d'énergie limitée. Aussi, le plus souvent, une opération d'écriture est effectuée seule, afin d'utiliser au mieux l'énergie reçue par la carte. Néanmoins, pour fournir la haute tension de programmation HT, la pompe de charge consomme un courant important et donc une quantité d'énergie importante qui entraîne une surcharge de la source de tension d'alimentation qui fournit la basse tension Vc, ; ceci peut éventuellement conduire à une perte des données reçues par la carte, à une mémorisation erronée de ces données ou bien à une rupture de la communication entre le lecteur et la carte à puce. De plus, une pompe de charge classique occupe une surface de silicium importante qui peut atteindre 20% de la surface de silicium utilisée pour la mémoire. En effet, les éléments qui la composent, condensateurs et transistors en particulier, sont volumineux car ils sont dimensionnés pour supporter des tensions et des puissances importantes. Enfin, une pompe de charge est fragile, en particulier parce que les condensateurs qui la constituent supportent assez mal des tensions trop élevées. Au vu des inconvénients qui la caractérisent, il serait donc intéressant de supprimer la pompe de charge d'une mémoire pour carte à puce, à condition cependant de pouvoir disposer d'une autre source de haute tension continue et stable, puisque ceci est indispensable pour les opérations d'écriture de la mémoire. Pour cela, l'invention propose un circuit de production d'une haute tension de programmation d'une mémoire pour carte à puce sans contact, caractérisé en ce qu'il comprend : - un interrupteur commandé qui reçoit une tension redressée d'un circuit de détection et d'un circuit de redressement, et qui fournit une haute tension intermédiaire qui est égale soit à la tension redressée si l'interrupteur commandé est fermé, soit à zéro si l'interrupteur commandé est ouvert, - un circuit de haute tension qui reçoit la haute tension intermédiaire sur une borne d'entrée haute tension, et qui fournit une haute tension de programmation sur une borne de sortie haute tension et un signal de régulation sur une borne de sortie de commande pour réguler la haute tension de programmation, et - un circuit de commande qui reçoit le signal de régulation et un signal de commande d'écriture, et qui fournit un signal de commande pour fermer ou ouvrir l'interrupteur commandé. L'invention propose ainsi d'utiliser la tension redressée HV, fournie par les circuits de détection 10 et de redressement 20 de la carte à puce et d'utiliser un circuit de production d'une haute tension de programmation externe à la mémoire afin de pouvoir disposer d'une haute tension continue et stable pour programmer le plan mémoire. Les circuits de détection 10 et de redressement 20 sont par ailleurs également utilisés pour produire la basse tension d'alimentation V,,. La solution proposée présente l'avantage de séparer le circuit de production d'une haute tension de programmation de la source de tension qui fournit la basse tension d'alimentation V,, et des circuits qui lui sont connectés. On évite ainsi des éventuels dysfonctionnements de ces circuits dus à la surcharge de la source de tension qui produit la basse tension d'alimentation Vcc. On évite également de perturber le transfert de données entre le lecteur et la carte puisque celui-ci est géré uniquement par les circuits de modulation et de démodulation 36 et le circuit de logique 38. Pour séparer encore plus complètement le circuit de production d'une haute tension de programmation et la source de tension qui fournit la basse tension d'alimentation Vcc et augmenter en même temps la quantité d'énergie reçue par la carte à puce, une amélioration de l'invention consiste à ajouter des seconds circuits de détection et de redressement pour alimenter de façon séparée le circuit de production de la haute tension de programmation. Enfin, en supprimant la pompe de charge habituellement utilisée dans les mémoires, l'invention permet d'économiser une surface de silicium non négligeable. Cet avantage est particulièrement intéressant pour des applications telles que les étiquettes électroniques, qui exigent des circuits plus petits. L'invention sera mieux comprise et d'autres particularités et avantages apparaîtront à la lecture de la description qui va suivre, la description faisant référence aux dessins annexés parmi lesquels : la figure 1 présente un schéma classique d'un circuit intégré pour carte à puce sans contact selon l'état de la technique, la figure 2 présente un circuit intégré pour carte à puce comprenant une réalisation préférée d'un circuit de production d'une haute tension de programmation selon l'invention, la figure 3 présente le détail d'un élément du circuit de production d'une haute tension de programmation selon l'invention, et les figures 4A et 4B sont des diagrammes des signaux à certains points du circuit de production d'une haute tension de programmation selon l'invention. La figure 1 ayant été décrite précédemment et constituant l'état de la technique, elle ne sera pas décrite plus en détail. Les éléments de la f igure 2 et ceux de la figure 1 ayant le même repère sont identiques. La pompe de charge 46 de la figure 1 a été supprimée, conformément à la figure 2, et remplacée par un circuit de production d'une haute tension de programmation 100 selon l'invention, comportant un interrupteur commandé 50, un circuit de haute tension 60 et un circuit de commande 70. Eventuellement, mais non nécessairement, le circuit de production d'une haute tension de programmation 100 comporte également des seconds circuits de détection 15 et de redressement 25. L'interrupteur commandé 50 comprend une borne d'entrée haute tension 52 connectée au point commun 23 pour recevoir la tension redressée HV, et une borne d'entrée de validation 54 ; Il fournit une haute tension intermédiaire HIV sur une borne de sortie haute tension 56. L'interrupteur commandé 50 est réalisé à partir de transistors selon un schéma connu. Le circuit de haute tension 60 inclut un circuit de détection haute tension 69 et un condensateur de filtrage 68 dont une borne est reliée à la masse. Le circuit de haute tension 60 fournit une haute tension de programmation HT sur une borne de sortie haute tension 66. Le circuit de détection haute tension 69 comprend une borne d'entrée haute tension 62, une borne d'entrée basse tension 63 connectée à la borne de sortie 35 pour recevoir la basse tension d'alimentation Vc, et une borne de sortie de commande 64 pour fournir un signal de régulation REGUL. La borne d'entrée haute tension 62 est connectée à la borne de sortie haute tension 56 de l'interrupteur commandé 50, à la borne de sortie haute tension 66 du circuit de haute tension 60 ainsi qu'à une autre borne du condensateur 68. Le circuit de commande 70 comprend une première borne d'entrée de validation 72 connectée à la borne de sortie de commande 64 du circuit de haute tension 60 pour recevoir le signal de régulation REGUL, une deuxième borne d'entrée de validation 74 pour recevoir un signal de commande d'écriture WRITE, et une borne de sortie de commande 78 reliée à la borne d'entrée de validation 54 de l'interrupteur commandé 50 pour fournir un signal de commande INT. Le circuit de commande 70 comprend un comparateur 80, une porte logique 82, par exemple de type NON-OU et un inverseur 84. Le comparateur 80 est par exemple un comparateur à hystérésis qui transforme un signal analogique reçu sur une borne d'entrée, en un signal digital fourni sur une borne de sortie. Par exemple, si le signal analogique reçu augmente, le comparateur fournit un "1" logique lorsque le signal analogique reçu atteint un premier seuil Vl. Inversement, si le signal analogique reçu diminue, le comparateur fournit un "0" logique lorsque le signal analogique reçu atteint un second V2. Le comparateur 80 est réalisé à partir de transistors selon un schéma connu. La porte logique 82 comprend une borne de sortie et deux bornes d'entrée connectées respectivement à la première borne d'entrée de validation 72 par l'intermédiaire du comparateur 80 et à la deuxième borne d'entrée de validation par l'intermédiaire d'un inverseur 86. La porte logique 82 fournit le signal de commande INT sur une borne de sortie connectée à la borne de sortie de commande 78. Le circuit de détection haute tension 69 comprend, conformément à la figure 3, n diodes 90 à 92, n étant un nombre par exemple égal à trois, un transistor 94 et une source de courant 98. Les n diodes 90 à 92 sont connectées en série, la cathode de la diode 90 étant connectée à la borne d'entrée haute tension 62 et l'anode de la diode 92 étant connectée à la borne de sortie de commande 64 et au drain du transistor 94, dont la source est reliée à la masse. Les n diodes 90 à 92 sont par exemple de type Zener et ont par exemple une tension de seuil VT égale à 5,3 V. Une des bornes de la source de courant 98 est connectée à la borne d'entrée basse tension 63 et une autre borne est reliée à la grille du transistor 94. Le courant fourni par la source de courant 98 polarise le transistor 94 et a de préférence une valeur assez faible, par exemple 500 nA, afin de ne pas surcharger inutilement le circuit de production d'une haute tension de programmation 100. Le signal de régulation REGUL, fourni par le circuit de détection haute tension 69 sur la borne de sortie de commande 64 est un signal analogique qui dépend du nombre n de diodes 90 à 92, de la tension de seuil VT de ces diodes et de la valeur de la haute tension de programmation HT sur la borne de sortie haute tension 66 ; le signal de régulation REGUL est ainsi égal à REGUL HT - n*VT si HT - n*VT ## 0 REGUL si HT - n*VT De même, la valeur maximale VHTI de la haute tension de programmation HT sur la borne de sortie haute tension 66 dépend du nombre n de diodes 90 à 92, de la tension de seuil VT de ces diodes et de la valeur du premier seuil VI du comparateur 80. Par exemple, en prenant un nombre de diodes n égal à trois, en choisissant des diodes de type Zener ayant une tension de seuil VT égale à 5,3 V, et en choisissant une valeur du premier seuil VI égale à 1,1 V, la valeur maximale VHT1 (ou valeur de seuil haut) , de la haute tension de programmation HT sera égale à VHT1 # n*VT + VI, Soit VHT1 V. Le circuit de détection haute tension 69 peut être amélioré en insérant, entre la diode 92 et le transistor 94, deux transistors 96 et 97 (optionnels) représentés en pointillés sur la figure 3. Les drains des transistors 96 et 97 sont connectés ensemble à l'anode de la diode 92 et leurs sources sont connectées ensemble au drain du transistor 94. La grille et le drain du transistor 96 sont reliés ensemble pour former une diode et la grille du transistor 97 reçoit un signal de commande CC du circuit de logique 44 (la connexion entre le transistor 97 et le circuit de logique 44 n'est pas représentée sur les figures 2 et 3) . Lorsque le signal de commande CC est égal à "l", le transistor 97 est passant et le transistor 96 est équivalent à un court circuit. Inversement, lorsque le signal de commande CC est égal à "0", le transistor 97 est bloqué et le transistor est équivalent à une diode, ayant une tension de seuil VT' égale à environ 1 V. Si, au cours de l'utilisation du circuit de production d'une haute tension de programmation 100, il s'avère nécessaire de disposer d'une haute tension de programmation HT supérieure à la valeur initialement prévue, par exemple de 18 V, il suffira d'appliquer un signal de commande CC égal à "0" sur la grille du transistor 97. Dans ce cas, la valeur maximale VHT, de la haute tension de programmation obtenue sera égale à VHTI n-VT + VT' + VI - Cette option est intéressante dans la mesure où, le plus souvent, au cours du temps, les tensions de seuil des transistors à grille flottante constituant les cellules du plan mémoire 42 peuvent se décaler et nécessiter l'utilisation d'une haute tension de programmation HT plus élevée que celle initialement prévue. Cette option est également intéressante pour effectuer des procédures de test de la qualité des circuits intégrés lors de leur production. Le circuit de production d'une haute tension de programmation 100 peut également être amélioré en ajoutant des seconds circuits de détection 15 et de redressement 25, représentés en pointillés sur la figure 2 et identiques aux circuits 10 et 20, pour fournir une deuxième tension redressée HV2. Dans ce cas, la sortie du second circuit de redressement 25 doit être connectée à l'entrée haute tension 52 de l'interrupteur commandé 50 et la liaison entre le point commun 23 et l'entrée haute tension 52 doit être supprimée. Le circuit de production d'une haute tension de programmation 100 selon l'invention peut ainsi être envisagé de deux manières différentes : Dans une première version, le circuit de production d'une haute tension de programmation 100 reçoit une tension redressée HVI fournie par des circuits de détection 10 et de redressement 20 extérieurs ; il fournit dans ce cas une haute tension de programmation HT à partir de la tension redressée HV1. Dans une seconde version, le circuit de production d'une haute tension de programmation 100 comprend des seconds circuits de détection 15 et de redressement 25 qui fournissent une tension redressée HV2 ; le circuit de production d'une haute tension de programmation 100 fournit dans ce cas la haute tension de programmation HT à partir de la tension redressée HV2. il peut ainsi fonctionner de façon autonome, indépendamment des autres circuits de la carte à puce, et en particulier du circuit de régulation basse tension 34 et du circuit de modulation et de démodulation 36. La seconde version présente l'avantage de séparer complètement le circuit de production d'une haute tension de programmation et la source de tension fournissant la basse tension d'alimentation V,, aux circuits qui lui sont connectés. De plus, la carte à puce reçoit ainsi environ deux fois plus d'énergie, ce qui permet d'effectuer plusieurs opérations en même temps, par exemple un échange de données entre la carte à puce et le lecteur, même lorsqu'une opération d'écriture est en cours de réalisation. Préférentiellement, les composants des circuits de puissance devant supporter des hautes tensions, en particulier les circuits de détection 10, 15, les circuits de redressement 20, 25, l'interrupteur commandé 50, et le circuit de haute tension 60, sont des composants de puissance afin de supporter les hautes tensions, par exemple HV,, HV2, HIV et HT, et les puissances correspondantes. Le fonctionnement du circuit de production d'une haute tension de programmation 100 de la figure 2 va maintenant être décrit en relation avec les figures 4A et 4B. Afin de faciliter la compréhension de ces deux figures, l'échelle n'a pas été respectée pour les différents signaux. Dans l'exemple qui suit, nullement limitatif de l'invention, on suppose que la carte à puce reçoit un signal radiofréquence à l'instant t on suppose également que les diodes 90 à 92 sont au nombre de trois et ont une tension de seuil VT égale à 5, 3 V, et que les premier et deuxième seuils V, et V2 du comparateur 80 ont pour valeurs respectives 1,1 et 1 V, de façon à obtenir une valeur maximale VHT1 de la haute tension de programmation HT égale à 17 V. Initialement, pendant un temps t compris entre 0 et to, aucune opération d'écriture n'est en cours, le signal de commande d'écriture WRITE (figure 4A) ainsi que le signal de commande INT (non représenté) ont une valeur logique "0" et l'interrupteur commandé 50 est ouvert. Dans ce cas, la haute tension intermédiaire HIV ainsi que la haute tension de programmation HT (figure 4B) sont nulles. La tension redressée HV, (ou HV2), aux bornes du circuit de redressement 20 (ou 25), augmente rapidement. Lorsqu'une opération d'écriture est déclenchée, à l'instant t to, Le signal de commande d'écriture WRITE prend la valeur logique "P', de même que le signal de commande INT. L'interrupteur commandé 50 se ferme, la haute tension intermédiaire HIV est égale à la tension redressée Hvi (ou HV2) et la haute tension de programmation HT augmente lentement du fait de la présence du condensateur de filtrage 68. Le signal de régulation REGUL est nul et le comparateur 80 fournit un "0" logique. Lorsque la haute tension de programmation HT atteint la valeur n*VT (c'est-à-dire 15,9 V dans notre exemple) à l'instant tl, le signal de régulation REGUL, initialement nul, prend la valeur REGUL HT - n*VT et augmente avec la haute tension de programmation HT, jusqu'à atteindre le premier seuil Vi du comparateur 80 à l'instant t2. A l'instant t2, le comparateur 80 fournit un "1" logique, le signal de commande INT prend alors la valeur logique "0", ce qui a pour conséquence l'ouverture de l'interrupteur commandé 50. La haute tension intermédiaire HIV prend dans ce cas une valeur nulle. La haute tension de programmation HT, quant à elle, ne chute pas brutalement du fait de la présence du condensateur de filtrage 68, mais décroît légèrement. Le signal de régulation REGUL décroît également jusqu'à atteindre le deuxième seuil V2 du comparateur 80 à l'instant t3 (la haute tension de programmation HT vaut alors VHT2 n-VT + V2 V, ce qui correspond à un seuil bas). A l'instant t3, Le comparateur 80 fournit un "0" logique qui entraîne le passage à "1" du signal de commande INT et la fermeture de l'interrupteur commandé 50. La haute tension intermédiaire HIV prend la valeur de la tension redressée HV, (ou HV2) et la haute tension de programmation HT augmente à nouveau légèrement. La haute tension de programmation HT va ainsi varier légèrement entre un seuil bas VHT21 V et un seuil haut VHT1 V, la haute tension de programmation HT obtenue est ainsi particulièrement stable. A l'instant t4, l'opération d'écriture du plan mémoire se termine, la haute tension de programmation HT n'est dans ce cas plus nécessaire. Le signal de commande d'écriture WRITE prend la valeur logique "0", de même que le signal de commande INT, ce qui entraîne l'ouverture de l'interrupteur commandé 50. La haute tension intermédiaire HIV est dans ce cas nulle et la haute tension de programmation HT décroît lentement jusqu'à zéro, de même que le signal de régulation REGUL, à cause de l'énergie emmagasinée dans le condensateur de filtrage 68. Le circuit de production d'une haute tension de programmation 100 est ainsi revenu dans son état initial. REVENDICATIONS 1. Circuit (100) de production d'une haute tension de programmation d'une mémoire pour carte à puce sans contact, caractérisé en ce qu'il comprend : - un interrupteur commandé (50) qui reçoit une tension redressée (HV1, HV2) d'un circuit de détection (10, 15) et d'un circuit de redressement (20, 25), et qui fournit une haute tension intermédiaire (HIV) qui est égale soit à la tension redressée (HV1, HV2) si l'interrupteur commandé (50) est fermé, soit à zéro si l'interrupteur commandé (50) est ouvert, - un circuit de haute tension (60) qui reçoit la haute tension intermédiaire (HIV) sur une borne d'entrée haute tension (62), et qui fournit une haute tension de programmation (HT) sur une borne de sortie haute tension (66) et un signal de régulation (REGUL) sur une borne de sortie de commande (64) pour réguler la haute tension de programmation (HT), et - un circuit de commande (70) qui reçoit le signal de régulation (REGUL) et un signal de commande d'écriture (WRITE), et qui fournit un signal de commande (INT) pour fermer ou ouvrir l'interrupteur commandé (50). 2. Circuit selon la revendication 1, caractérisé en ce que le circuit de détection (10) et le circuit de redressement (20) sont également utilisés pour produire une basse tension d'alimentation (Vcc) . 3. Circuit selon l'une des revendications 1 ou 2, caractérisé en ce que le circuit de commande (-70) comprend : - un comparateur à hystérésis (80) pour comparer le signal de régulation (REGUL) à des premier (Vj) et deuxième seuils (V2) et fournir le résultat de la comparaison sur une sortie du comparateur (80), - une porte logique (82) comprenant une première entrée recevant le résultat de la comparaison et une deuxième entrée (74) recevant le signal de commande d' écriture (WRITE) , la porte logique (82) fournissant le signal de commande (INT). 4. Circuit selon l'une des revendications 1 ou 2, caractérisé en ce que le signal de commande (INT) prend une première valeur logique ("l") , qui entraîne la fermeture de l'interrupteur commandé (50), lorsque le signal de commande d'écriture (WRITE) est dans un premier état logique (" 1 ") et lorsque la haute tension de programmation (HT) augmente et est inférieure à un seuil haut (VHT1), et caractérisé en ce que le signal de commande (INT) prend une seconde valeur logique ("0"), qui entraîne l'ouverture de l'interrupteur (50), lorsque le signal de commande d'écriture (WRITE) est dans le premier état logique ("1") et lorsque la haute tension de programmation (HT) diminue et est supérieure à un seuil bas (VHT2) ou bien lorsque le signal de commande d'écriture (WRITE) est dans un second état logique ("0"). 5. Circuit selon l'une des revendications 1 ou 2, dans lequel le circuit de haute tension (60) comprend au moins un condensateur de filtrage (68) pour filtrer la haute tension intermédiaire (HIV) et un circuit de détection haute tension (69) pour fournir le signal de régulation (REGUL). 6. Circuit selon la revendication 5, dans lequel le circuit de détection haute tension (69) comporte : - n diodes (90 à 92) identiques connectées en série, une cathode de la diode (90) étant connectée à la borne d'entrée haute tension (62) et une anode de la diode (92) étant connectée à la borne de sortie de commande (64), # un transistor (94) dont le drain est connecté à la borne de sortie de commande (64) et dont la source est reliée à la masse, - une source de courant (98) pour rendre passant le transistor (94). 7. Circuit selon la revendication 6, dans lequel le circuit de détection haute tension (69) comporte en outre deux transistors (96, 97), les drains des deux transistors (96, 97) étant connectés ensemble à l'anode de la diode (92), les sources des deux transistors (96, 97) étant connectées ensemble au drain du transistor (94) , la grille du transistor 96 étant connectée à son drain pour former une diode et la grille du transistor (97) recevant un signal de commande (CC).