FR 2803094 A1 20010629 FR 9916291 A 19991222 FABRICATION DE CLOSANTS UNIPOLAIRES La présente invention concerne la fabrication de compo sants unipolaires sous forme monolithique verticale. La descrip tion suivante vise plus particulièrement, uniquement à titre d'exemple, le cas de composants de type diode Schottky réalisés sous forme verticale dans des substrats de silicium. La figure 1 illustre une structure classique de diode Schottky. Une telle structure comporte un substrat semiconducteur 1, typiquement en silicium monocristallin, fortement dopé d'un premier type de conductivité, généralement de type N. Une couche de cathode 2 recouvre le substrat 1. Elle est dopée de type N, mais plus faiblement que le substrat 1. Une couche métallique 3 forme un contact Schottky avec la cathode 2 de type N. L'épaisseur de la couche 2 est choisie pour assurer la tenue en tension en polarisation inverse (tension de claquage) de la diode Schottky. La figure 2 illustre le profil de variation du champ électrique E dans l'épaisseur de la structure représentée à la figure 1, selon un axe A-A'. Par souci de clarté, on a fait correspondre, par des traits en pointillés, les différentes parties de la courbe 10 de la figure 2 aux régions correspon dantes de la figure 1. Dans une telle structure homogène, la variation du champ par unité d'épaisseur est proportionnelle au niveau de dopage. En d'autres termes, le champ décroît d'autant plus rapi dement que le dopage est élevé. I1 chute donc très rapidement à une valeur nulle dans le substrat 1. La tenue en tension corres pondant à la surface comprise entre les axes et la courbe 10, il faut, pour obtenir une tension de claquage élevée, minimiser le dopage de la couche 2 et maximiser son épaisseur. Lors de la fabrication de composants unipolaires, il faut alors concilier des contraintes opposées. En effet, les composants unipolaires, tels que la diode représentée à la figure 1, doivent présenter une résistance la plus petite possible quand ils sont à l'état passant (Ron), tout en ayant une tension de claquage la plus élevée possible quand ils sont polarisés en inverse. Minimiser la résistance à l'état passant d'un composant unipolaire impose de minimiser l'épaisseur de la couche la moins dopée (la couche 2) et de maximiser le dopage de cette couche. Un objet de la présente invention est de proposer un nouveau procédé de fabrication de composants unipolaires de type vertical. Un autre objet de la présente invention est de proposer un tel procédé de fabrication pour une nouvelle structure de composants unipolaires de type vertical de tenue en tension déterminée qui présente une résistance à l'état passant réduite. Pour atteindre ces objets, la présente invention pré voit un composant unipolaire de type vertical, comportant des régions d'un premier type de conductivité noyées dans une couche épaisse d'un deuxième type de conductivité, les régions étant réparties sur au moins un même niveau horizontal et étant indé pendantes les unes des autres. Selon un mode de réalisation de la présente invention, le composant comporte au moins deux niveaux, les régions indépen dantes de niveaux successifs étant sensiblement alignées vertica lement. Selon un mode de réalisation de la présente invention, les régions indépendantes sont des anneaux. Selon un mode de réalisation de la présente invention, le niveau le plus profond comporte des régions non annulaires. La présente invention prévoit également un procédé de fabrication d'un composant unipolaire de type vertical dans un substrat de silicium d'un type de conductivité donné, comprenant les étapes suivantes a) former, dans une couche épaisse de silicium recou vrant le substrat, dopée du même type de conductivité que celui- ci mais plus faiblement, des ouvertures ; b) revêtir les parois et les fonds des ouvertures d'une couche d'oxyde de silicium ; c) former, par implantation/diffusion à travers les fonds des ouvertures, des régions du type de conductivité opposé à celui du substrat ; et d) remplir les ouvertures d'un matériau isolant. Selon un mode de réalisation de la présente invention, avant l'étape d) de remplissage des ouvertures, les étapes a) à c) sont répétées au moins une fois, les ouvertures initiales étant prolongées dans la couche épaisse de silicium. La présente invention prévoit également, un procédé de fabrication d'un composant unipolaire de type vertical dans un substrat d'un type de conductivité donné, comprenant les étapes suivantes a) procéder à une croissance épitaxiale d'une couche de silicium du même type de conductivité que le substrat, mais plus faiblement dopée que celui-ci ; b) former par implantation/diffusion un niveau hori zontal comportant des régions indépendantes du type de conducti vité opposé à celui du substrat ; et c) répéter l'étape a) de croissance épitaxiale. Selon un mode de réalisation de la présente invention, la séquence des deux étapes a) et b) est répétée au moins une fois, de façon à former, dans la couche de silicium, au moins un deuxième niveau horizontal de régions indépendantes du type de conductivité opposé à celui du substrat. Selon un mode de réalisation de la présente invention, la couche de silicium du même type de conductivité donné que le substrat est destinée à constituer la cathode d'une diode Schottky. Selon un mode de réalisation de la présente invention, la couche de silicium du même type de conductivité que le substrat est destinée à constituer le drain d'un transistor MOS. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1 illustre, en vue en coupe partielle et schématique, une structure classique de diode Schottky ; la figure 2 illustre la variation du champ électrique dans l'épaisseur de la structure de la figure 1 ; la figure 3 illustre, en vue en coupe partielle et schématique, la structure d'une diode Schottky selon la présente invention ; la figure 4 illustre la variation du champ électrique dans l'épaisseur de la structure de la figure 3 ; les figures 5A et 5B sont des vues en coupe partielles et schématiques d'une diode Schottky à différentes étapes d'un procédé de fabrication selon la présente invention ; les figures 6A à 6D sont des vues en coupe partielles et schématiques d'une autre diode Schottky à différentes étapes d'un autre procédé de fabrication selon la présente invention ; et la figure 7 est une vue en coupe partielle et schéma tique d'un transistor MOS obtenu à l'aide d'un exemple de mise en oeuvre d'un procédé de fabrication selon la présente invention. Par souci de clarté, les mêmes éléments ont été dési gnés par les mêmes références aux différentes figures. De plus, comme cela est habituel dans la représentation des circuits inté grés, les figures ne sont pas tracées à l,échelle. Les principes de la présente invention seront exposés ci-après en relation avec les figures 3 et 4, à titre illustratif dans le cas de la fabrication dune diode Schottky monolithique verticale. La figure 3 représente un mode de réalisation dune diode Schottky verticale selon la présente invention. Un substrat semiconducteur 31, par exemple en silicium monocristallin, forte ment dopé d'un premier type de conductivité, par exemple de type N, est recouvert dune couche 32. La couche 32 est constituée du même matériau semiconducteur que le substrat 31 et est de même type de dopage que celui-ci, mais plus faiblement dopée. La couche 32 est destinée à constituer la cathode de la diode Schottky. Une couche métallique 33 recouvre la couche 32. Le métal constituant la couche 33 est choisi pour constituer un contact Schottky avec le silicium 32 de type N. Selon l'invention, la couche 32 comporte des régions ou "îlots" de silicium 34 très fortement dopés de type P. Les îlots 34 sont répartis sur au moins un niveau horizontal (sur deux niveaux dans l'exemple de la figure 3). Les îlots 34 sont disjoints et noyés dans la couche 32. Les îlots 34 de niveaux horizontaux différents sont répartis sen siblement sur de mêmes lignes verticales. La figure 4 illustre le profil de variation du champ électrique E dans l'épaisseur dune structure selon l'invention, par exemple similaire à celle de la figure 3. Plus particulière- ment, le profil de la figure 4 est observé selon l'axe A-A, de la figure 3. Comme cela ressort de la comparaison des figures 2 et 4, l'insertion des "îlots" 34 fortement dopés de type P dans la structure selon l'invention de la figure 3 modifie la variation du champ E par unité d'épaisseur. Comme les îlots 34 sont nette- ment plus dopés que la couche 32 de type N, il y a plus de charges négatives créées dans les îlots 34 que de charges positives dans la couche 2. Le champ réaugmente donc dans chacune des zones horizontales comportant les îlots 34. En réglant le dopage et le nombre des îlots 34, on peut élargir quasi indéfiniment la zone de la charge d'espace. En polarisation inverse, la cathode constituée de la couche 32 et des îlots 34 se comporte alors glo balement comme une couche quasi-intrinsèque. En moyenne, la variation du champ électrique par unité d'épaisseur diminue donc fortement. Alors, pour un niveau de dopage donné de la couche 32, la tenue en tension est améliorée, comme l'illustre l'augmenta tion de la surface délimitée par les axes et la courbe de la figure 4 par rapport à la surface correspondante de la figure 2. Par conséquent, la présente invention permet avantageu sement d'obtenir des composants unipolaires de tenue en tension (tension de claquage) donnée à résistance Ron inférieure à celle d'une structure classique. En effet, il est possible selon l'invention d'accroître le dopage de la couche la moins dopée (32) et de compenser la diminution de tension de claquage correspondante par l'introduction d'îlots fortement dopés 34. Un premier mode de fabrication d'une diode Schottky monolithique verticale selon la présente invention est illustré ci-après en relation avec les figures 5A et 5B. La figure 5A illustre le résultat d'étapes initiales du procédé. Un substrat semiconducteur 51 fortement dopé de type N est recouvert d'une couche épitaxiale 52 faiblement dopé de type N. Selon l'invention, la croissance de la couche 52 est arrêtée de façon à permettre le dépôt et la gravure d'une couche de masquage 55 et à découvrir la surface de la couche 52 aux empla cements où doivent être formés des îlots de type P. On forme alors dans la couche 52 des régions implantées de type P 541. Aux étapes suivantes, illustrées à la figure 5B, la couche de masquage 55 est éliminée et la croissance épitaxiale de la couche 52 est reprise, puis interrompue, et on procède à une nouvelle implantation dans les ouvertures d'une nouvelle couche de masquage 56, afin de former un deuxième niveau de régions 542 de type P. On notera que les masques 55 et 56 sont identiques et que les régions implantées 541 et 542 sont similaires, réparties selon de mêmes écartements sur de mêmes verticales. En outre, les doses implantées sont choisies identiques. Le procédé selon l'invention s'achève par des étapes non-représentées de croissance de la couche 52 au-delà du niveau des régions implantées 542. Une structure identique à celle décrite précédemment en relation avec la figure 3 est enfin obtenue par dépôt d'une couche métallique (non représentée) propre à constituer un contact Schottky avec la couche 52 de silicium de type N. Les étapes décrites précédemment peuvent être répétées plusieurs fois, afin de former plus de deux niveaux horizontaux d'îlots fortement dopés de type P, noyés dans la région 52 de cathode de la diode Schottky ainsi formée. Les conditions de diffusion sont telles que les îlots 541, 542 sont fortement dopés de type P et disjoints, tant sur un même niveau horizontal qu'entre deux tels niveaux. Un avantage du procédé et de la structure, décrits en relation avec les figures 5A et 5B, est que les positions et les dimensions des îlots sont parfaitement contrôlées. Les figures 6A à 6D illustrent une autre structure et un autre procédé de fabrication d'une diode Schottky monolithique verticale selon l'invention. Comme l'illustre la figure 6A, un substrat 61 est ini tialement recouvert d'une couche 62 de silicium monocristallin, du même type de dopage, par exemple N, que le substrat 61. La couche 62, destinée à constituer la cathode de la diode Schottky, est plus faiblement dopée que le substrat 61. La couche 62 est gravée, à l'aide d'un masque 65, de façon à former des ouvertures 66. Le substrat 61 et la couche 62 sont obtenus par tout procédé approprié. Par exemple, la couche 62 peut résulter d'une crois sance épitaxiale sur le substrat 61, ou le substrat 61 et la couche 62 peuvent être initialement une même région semiconduc- trice, les différences de dopage résultant alors d'opérations d'implantation-diffusion. Aux étapes suivantes, illustrées à la figure 6B, on forme sur les parois et au fond des ouvertures 66 une couche iso lante 67, par exemple, une couche d'oxyde de silicium (Si02). Ensuite, on implante verticalement un dopant de type P qui pénè tre dans le silicium au fond des ouvertures 66, puis on chauffe pour former des régions diffusées 641 fortement dopées de type P. Aux étapes suivantes, illustrées à la figure 6C, on procède à une gravure anisotrope de la couche 67, des régions 641 et de la couche 62 pour former des ouvertures 68 qui prolongent les ouvertures 66. La partie supérieure de chacune des ouvertures 68 est donc entourée d'un anneau diffusé 641. Ensuite, les parois et les fonds des ouvertures 68 sont recouverts d'une couche iso lante mince 69, par exemple de l'oxyde de silicium. On répète alors les opérations d'implantation décrites précédemment en relation avec la figure 6B de façon à former des régions 642 fortement dopées de type P. Aux étapes suivantes, illustrées à la figure 6D, les ouvertures 66-68 sont remplies d'un matériau isolant 70. Ensuite, le masque 65 est éliminé et la structure ainsi obtenue est plana- risée. Enfin, on dépose sur toute la structure une couche métal lique 63 propre à assurer un contact Schottky avec la couche 62. Avant d'achever, conformément aux étapes décrites en relation avec la figure 6D, la formation de la structure par l'enlèvement du masque 65, le remplissage des ouvertures 66-68 par le matériau 70 et le dépôt d'une couche métallique 63, on pourrait répéter à plusieurs reprises les étapes décrites en relation avec la figure 6C, de façon à former plusieurs niveaux horizontaux d'anneaux fortement dopés de type P similaires aux anneaux 641. On notera que les anneaux intermédiaires et les régions sous-jacentes constituent des îlots au sens de l'invention. Ils assurent donc les avantages de celle-ci, exposés précédemment en relation avec les figures 3 et 4. Un avantage particulier du procédé et de la structure, décrits précédemment en relation avec les figures 6A à 6D, réside dans la formation d'une région de cathode 62 homogène. L'homme de l'art saura adapter le nombre, les dimen sions, les positions et le dopage des différents anneaux 641, 642 aux performances recherchées. A titre d'exemple, selon l'art antérieur, pour obtenir une tenue en tension d'environ 600 volts, on peut utiliser une couche de cathode (2, figure 1) d'une épais seur d'approximativement 40 gm et d'un niveau de dopage de l'ordre de 2,2. 1014 atomes/=3 d'où il résulte une résistance à l'état passant d'environ 6,7 f2.mm2. Selon l'invention, en utili sant des groupes de trois anneaux dopés de type P à environ 3,5.1017 atomes/cm3, espacés verticalement de 10 /lm les uns des autres autour de colonnes d'oxyde de silicium de 1 Mm de largeur, pour une même tenue en tension de 600 V avec une couche épitaxiée (62, figure 6D) d'une même épaisseur de l'ordre de 40 gm, le dopage de la cathode pourrait être augmenté à une valeur de l'ordre de quelques 1015 atomes/cm3, d'où il résulte une résis tance à l'état passant d'environ 3 SZ.mm2. La figure 7 illustre une cellule d'un transistor MOS vertical modifiée par application des principes de l'invention. Un substrat de silicium monocristallin 71 fortement dopé de type N est recouvert d'une couche 72 épitaxiale du même type de conductivité, mais plus faiblement dopée. Selon les principes de l'invention exposés précédemment en relation avec les figures 5A et 5B, on forme dans la couche 72, pendant le procédé d'épitaxie, par implantation/diffusion, des îlots de silicium 74 très fortement dopés de type P. Les îlots 74 sont répartis sur au moins un niveau horizontal. Les Îlots 74 sont disjoints et noyés dans la couche 72. Les îlots 74 de niveaux horizontaux différents sont répartis sensiblement sur de mêmes lignes verticales. Un caisson 76 dopé de type P est formé à la surface de la couche 72. Le caisson 76, destiné à constituer le substrat du transistor, est disjoint des îlots 74 sous-jacents. Le caisson 76 comporte une région 77 fortement dopée de type N. Le caisson 76 et la région 77 sont solidaires d'une métallisation de source 78. Enfin, la structure est complétée classiquement par une structure de grille isolée constituée d'une couche isolante mince 79 recouverte d'une électrode conductrice 80. La grille est for mée au-dessus du substrat 76 du transistor, à proximité de sa région de source 77. De façon similaire à ce qui a été exposé précédemment pour une diode Schottky, la présente invention permet de réduire la résistance d'accès et/ou d'augmenter la tenue en tension d'un transistor MOS vertical. On notera que l'on a choisi à titre d'exemple d'illustrer à la figure 7 le résultat de la formation par épitaxie-diffusion d'îlots de silicium dans le drain du transistor MOS selon les principes décrits précédemment dans le cas d'une diode Schottky en relation avec les figures 3, 5A et 5B. I1 serait toutefois possible de mettre en oeuvre un procédé visant à former dans le drain, autour de colonnes verticales d'un matériau isolant, des anneaux de silicium très fortement dopés de type P, de façon similaire au procédé décrit précédemment en relation avec les figures 6A-D. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les opérations décrites en relation avec la figure 6D peuvent être réalisées selon toute séquence appro priée. Ainsi, après le remplissage des ouvertures 66-68, on pourra éliminer la couche 65 et effectuer la planarisation de la structure en une seule et même étape à l'aide d'un procédé de planarisation mécano-chimique (CLIP). En outre, la présente invention s'applique à la réali sation sous forme verticale de tout type de composant unipolaire que ce soit pour réduire sa résistance à l'état passant pour une tenue en tension donnée, ou pour améliorer sa tenue en tension sans augmenter sa résistance à l'état passant. REVEMICATIONS 1. Composant unipolaire de type vertical, caractérisé en ce qu'il comporte des régions (34 ; 541 ; 641, 642 ; 74) d'un premier type de conductivité (P) noyées dans une couche épaisse (32 ; 52 ; 62 ; 72) d'un deuxième type de conductivité (N), lesdites régions étant réparties sur au moins un même niveau horizontal et étant indépendantes les unes des autres. 2. Composant selon la revendication 1, caractérisé en ce qu'il comporte au moins deux niveaux, les régions indépen dantes (34 ; 541 ; 641, 642 ; 74) de niveaux successifs étant sensiblement alignées verticalement. 3. Composant selon la revendication 1 ou 2, caractérisé en ce que les régions indépendantes (641) sont des anneaux. 4. Composant selon la revendication 3, caractérisé en ce que le niveau le plus profond comporte des régions (642) non annulaires. 5. Procédé de fabrication d'un composant unipolaire de type vertical dans un substrat de silicium (61) d'un type de conductivité donné (N), caractérisé en ce qu'il comprend les étapes suivantes a) former, dans une couche épaisse de silicium (62) recouvrant le substrat, dopée du même type de conductivité donné que celui-ci mais plus faiblement, des ouvertures (66) ; b) revêtir les parois et les fonds des ouvertures d'une couche d'oxyde de silicium (67); c) former, par implantation/diffusion à travers les fonds des ouvertures, des régions (641) du type de conductivité opposé (P) à celui du substrat ; et d) remplir les ouvertures d'un matériau isolant (70). 6. Procédé selon la revendication 5, caractérisé en ce que, avant l'étape d) de remplissage des ouvertures (66, 68), les étapes a) à c) sont répétées au moins une fois, les ouvertures initiales étant prolongées dans la couche épaisse de silicium (62). 7. Procédé de fabrication d'un composant unipolaire de type vertical dans un substrat (51 ; 71) d'un type de conducti vité donné (N), caractérisé en ce qu'il comprend les étapes suivantes a) procéder à une croissance épitaxiale d'une couche de silicium (52 ; 72) du même type de conductivité que le substrat, mais plus faiblement dopée que celui-ci ; b) former par implantation/diffusion un niveau horizon tal comportant des régions indépendantes (54 ; 74) du type de conductivité opposé (P) à celui du substrat ; et c) répéter l'étape a) de croissance épitaxiale. 8. Procédé selon la revendication 7, caractérisé en ce que la séquence des deux étapes a) et b) est répétée au moins une fois, de façon à former, dans ladite couche de silicium (52 ; 72), au moins un deuxième niveau horizontal de régions indépen dantes (54 ; 74) du type de conductivité opposé (P) à celui du substrat (51 ; 71). 9. Procédé selon l'une quelconque des revendications 5 à 8, caractérisé en ce que la couche de silicium (52 ; 62) du même type de conductivité donné (N) que le substrat (51 ; 61) est destinée à constituer la cathode d'une diode Schottky. 10. Procédé selon l'une quelconque des revendications 5 à 8, caractérisé en ce que la couche de silicium (72) du même type de conductivité (N) que le substrat (71) est destinée à constituer le drain d'un transistor MOS.