FR 2803435 A1 20010706 FR 9916738 A 19991230 La présente invention concerne un procédé de montage en flip-chip de circuits integrés sur des circuits électriques. Ce procédé est par exemple utilisable pour la fabrication de cartes à circuit integré et notamment des cartes sans contact. Dans de telles cartes, circuit électrique comprend des plages de raccordement et forme une antenne s'étendant sur un substrat constitué par une feuille de corps de carte. Le circuit intégré à raccorder à ce circuit électrique possède des bornes sur lesquelles ont été réalisés des plots de raccordement aux plages du circuit électrique. Pour un montage en ip-chip, le circuit intégré est posé sur le circuit électrique de manière que les plots soient en contact avec plages du circuit électrique et est fixé au substrat- par dépôt autour du circuit intégré d'une résine de scellement qui pénètre sous le circuit intégré par capillarité. La résine est ensuite chauffée pour déclencher sa polymérisation et assurer une fixation du circuit intégré par collage. Or, le dépôt de la résine et la pénétration de celle-ci sous le circuit intégré sont relativement longs, ce qui nuit à la productivité du procédé de montage circuit intégré sur le circuit électrique. 'Un but de l'invention est proposer un procédé de montage permettant d'accélérer la cadence de production tout en réalisant une bonne fixation circuit intégré sur le substrat. En vue de la réalisation ce but, on prévoit, selon l'invention, un procédé de montage de circuits intégrés sur des circuits électriques qui sont portés par des substrats et possèdent des plages de raccordement aux circuits intégrés, le procédé comprenant les étapes de : - recouvrir d'une couche de résine réactivable une face active de circuits intégrés ayant des bornes débouchant sur la face active, et pour chaque circuit intégré, - réactiver la résine, - appliquer le circuit intégré du côté de la résine contre le circuit électrique et le substrat pour fixer le circuit intégré au substrat en disposant les bornes circuit intégré à l'aplomb des plages de raccordement du circuit électrique. Ainsi, l'enduction des circuits intégrés avec une résine réactivable est réalisée préalablement au montage proprement dit de sorte que le temps d'intervention lors de la mise en place sur le substrat est considérablement réduit. En outre la reactivation de la résine est superficielle de sorte que le temps de prise la résine après application sur substrat est très court. Selon une version avantageuse de invention le recouvrement de la face active des circuits intégrés est réalise alors que ceux-ci sont sous forme d'une galette comportant une série de circuits intégrés. Ainsi en une seule opération on recouvre plusieurs milliers de circuits intégrés avec la résine de scellement. D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description qui suit de modes de mise en oeuvre particuliers non limitatifs de l'invention. Il sera fait référence aux dessins annexés, parmi lesquels : - la figure 1 est une vue en coupe d'une galette circuits intégrés obtenue dans le cadre d'un premier mode de mise en oeuvre du procédé conforme à l'invention, - la figue 2 est une vue en coupe illustrant la fixation a un substrat d'un circuit intégré issu de la galette de la figure 1, - la figure 3 est une vue en coupe lune galette de circuits intégrés dans le cadre d'un deuxième mode de mise en oeuvre du procédé conforme à l'invention. En référence aux figures, le procédé conforme à l'invention concerne le montage de circuits intégrés 1 ayant une face active 7 revêtue d'une couche de passivation isolante 12 à travers laquelle débouchent des bornes 2. Les circuits intégrés 1 doivent être montés sur des circuits électriques 3 qui sont portés par des substrats 4 et possèdent des plages 5 de raccordement aux bornes 2 des circuits intégrés 1. Les circuits intégrés 1 sont fabriqués sous forme d'une galette de circuits intégrés généralement désignée en 6 (couramment dénommée wafer) comportant plusieurs milliers de circuits intégrés 1. En référence plus particulièrement aux figures 1 et 2 et conformément au premier mode de mise en oeuvre procédé selon l'invention, la face active 7 des circuits intégrés 1 est recouverte d'une couche de résine reactivable 8. Dans ce mode de réalisation, la résine 8 contient des particules électroconductrices la rendent anisotropique électriquement et est réactivable à chaud. La résine 8 est de préférence transparente de contraste opposé aux bornes 2 afin de permettre un repérage optique des bornes 2 des circuits intégrés . La résine 8 peut être déposée selon une méthode dite à la tournette consistant à mettre la galette 6 en rotation et à verser la résine 8 au centre de celle-ci de manière que la résine 8 s'étale sur la face supérieure de galette 6 sous l'effet de la force centrifuge. La résine 8 est ensuite éliminée entre les circuits intégrés afin de découvrir des chemins de sciage 13 qui seront empruntés par l'outil de découpe lors de l'individualisation des circuits intégrés comme cela sera explicité plus loin. Cette élimination par exemple réalisée de manière classique en insolant la résine 8 avec des rayons ultraviolets au travers masque qui recouvre les chemins de sciage puis en effectuant une attaque de celle-ci par un solvant qui actif que sur les parties non insolées de la résine. La résine 8 peut également être déposée sur la galette 6 de circuits intégrés 1 par sérigraphie en utilisant un écran de telle manière que chemins de sciage ne soient pas recouverts par la résine 8. La résine utilisée est non thixotropique pour un dépôt à la tournette et thyxotropique pour un dépôt par sérigraphie. Dans tous les cas, resine a une tension de surface lui permettant de bien mouiller la face supérieure de la galette 6 et déposée en quantité suffisante pour permettre un recouvrement complet de celle-ci. Il est ensuite procédé de manière classique à la decoupe de la galette pour individualiser circuits intégrés. Les chemins de sciage 13 n'étant pas recouverts de resine, l'encrassement de l'outil de decoupe par la résine est évité. Pour chaque circuit intégré 1 individualisé, des zones 11 de la résine 8 situées à l'aplomb des bornes 2 circuit intégré 1 sont rendues localement conductrices par compression à chaud de celle-ci selon une direction normale à celles-ci. En variante, les zones 11 sont rendues conductrices préalablement à la découpe de galette 6. Lors du montage proprement dit le circuit integré 1 est appliqué du côté de la résine 8 contre le circuit électrique 3 et le substrat 4 en disposant les zones 11 de la résine 8 rendues conductrices contre les plages de raccordement 5 du circuit électrique 3, assurant ainsi à la fois la fixation du circuit intégré 1 et son raccordement au circuit électrique 3. Le circuit intégré est maintenu appliqué par un poinçon chauffant ou un rouleau chauffant qui provoque une réactivation de la résine 8. On remarquera que la résine recouvre déjà le circuit intégré, de sorte que la fixation du circuit intégré est rapide et le temps de chauffage est limité. Le substrat ne risque donc pas d'être dégradé par le chauffage même si le matériau le constituant est sensible à la température. On peut de plus réaliser le chauffage immédiatement avant d'appliquer le circuit intégré 1 contre le substrat 4 de manière que le substrat 4 n'est pratiquement pas soumis à une élévation de température. Pour renforcer fixation du circuit intégré, une barrière annulaire isolante 9 est de préférence déposée sur le substrat 4 le circuit électrique 3 par sérigraphie ou tampographie d'un vernis diélectrique préalablement à la fixation du circuit intégré 1. La barrière annulaire isolante 9 s'étend en saillie du substrat 4 et du circuit électrique 3 autour des plages 5 du circuit électrique 3. Ainsi, lors de l'application du circuit intégré 1 contre circuit électrique 3 et le substrat 4, la barrière annulaire isolante 9 contient la résine qui flue vers l'exterieur du circuit intégré 1 et force celle-ci à remonter le long des câtés du circuit intégré 1. Le circuit intégré 1 est alors encastré dans la résine 8. Selon un deuxième mode de mise en oeuvre et en référence à la figure 3, plots 10 sont formés sur les bornes 2 des circuits intégrés 1 préalablement au revêtement par la résine . Les plots 10 peuvent être réalisés par sérigraphie. Le produit utilisé pour la réalisation des plots 10 alors un polymère chargé à 1 1 argent ou une pâte à braser ... Les plots peuvent également être réalisés par un procédé électrochimique de croissance. De préférence, la résine 8 et plots 10 sont de contrastes opposés de manière à permettre un reperage optique de ces derniers. La résine 8 utilisée dans ce mode mise en oeuvre est électriquement isolante et est déposée à la tournette sur la face supérieure de la galette . La résine 8 est ensuite éliminée à l'aplomb des plots 10 et des chemins de sciage de la manière expliquée précédemment afin de mettre ceux-ci à nu. Lorsque l'épaisseur de la couche de résine est légèrement inferieure à la hauteur des plots ou lorsque la résine 8 se trouvant à la surface des plots 10 est suffisamment ramollie lors de la réactivation pour être chassée par fluage lors de l'application ultérieure des circuits integrés 1 sur les circuits électriques 3, il n'est pas nécessaire de prévoir d'éliminer la résine à l'aplomb des plots. Les circuits intégrés 1 sont alors individualisés par la découpe de la galette et, pour chaque circuit intégré 1 individualisé, la résine 8 est réactivée et le circuit intégré 1 est applique contre le substrat et le circuit électrique en disposant plots 10 contre les plages de raccordement circuit électrique 3. La réactivation de la résine 8 est realisée par un chauffage simultané à l'application du circuit intégré 1 contre le circuit électrique 3 et le substrat 4, ce qui provoque également un ramollissement des plots 10. Bien entendu, l'invention n'est pas limitée aux modes de mise en oeuvre décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications. En particulier bien que dans le deuxieme mode de réalisation il ait été prévu de réaliser les plots 10 avant de déposer la résine 8, on peut dans un premier temps déposer la résine 8 isolante sur la face supérieure de galette 6 de circuits intégrés 1. Ce depÔt est réalisé à la tournette ou par sérigraphie. Dans un deuxième temps, les bornes 2 des circuits intégrés 1 étant découvertes (soit par élimination de la résine pour un dépôt à la tournette, soit parce qu'elles ont été laissées à nu lors du dépôt pour un dépôt par sérigraphie), les plots sont réalisés sur les bornes 2 de la façon décrite précedemment. Bien que l'invention ait été illustrée en relation avec un circuit intégré directement decoupe a partir d'une galette de silicium, on peut prévoir de renforcer la face inactive du circuit intégré, c'est-à- dire la face opposée à celle comprenant les bornes 2, avec une pastille de renfort collée sur cette face inactive. Dans ce cas on prévoit de préférence que la résine de scellement 8 vienne en contact avec le bord de la pastille de renfort pour réaliser un encastrement de celle-ci, ou même recouvre au moins partiellement la pastille de renfort afin de réaliser une encapsulation de celle-ci. REVENDICATIONS 1. Procédé de montage de circuits intégrés (1) des circuits électriques (3) qui sont portés par des substrats (4) et possèdent des plages (5) de raccordement circuits intégrés, caractérisé en ce qu'il comprend les etapes de : _ recouvrir d'une couche de résine réactivable une face active (7) de circuits intégrés (1) ayant des bornes (2) débouchant sur la face active, et pour chaque circuit intégré (1), - réactiver la résine, - appliquer le circuit intégré (1) du cÔte de la resine (8) contre le circuit électrique (3) et le substrat pour fixer le circuit intégré au substrat en disposant bornes (2) du circuit intégré (1) à l'aplomb des plages raccordement (5) du circuit électrique. 2. Procédé selon la revendication 1, caractérisé en ce que le recouvrement par une couche de résine 8) est effectué alors que les circuits intégrés (1) sont associés sous forme d'une galette (6) et en ce que la galette (6) est découpée après recouvrement pour individualiser les circuits intégrés (1). 3. Procédé selon la revendication 1 ou la revendication 2, caractérisé en ce que la résine ) est anisotropique et est rendue électriquement conductrice à l'aplomb des bornes (2) par compression locale selon une direction normale aux bornes. 4. Procédé selon la revendication 1 la revendication 2, caractérisé en ce que la résine est isolante. 5. Procédé selon la revendicat 4, caractérisé en ce que des plots (10) sont réalisés sur les bornes (2) des circuits intégrés (1) préalablement au recouvrement par la résine (8) et en ce que, après le recouvrement, la résine (8) est éliminée à l'aplomb des plots. 6. Procédé selon la revendication 4, caractérisé en ce que, après le recouvrement par la résine (8), celle- ci est éliminée à l'aplomb des bornes (2) des circuits intégres (1) et en ce que des plots (10) sont réalisés sur les bornes (2) ainsi découvertes. 7. Procédé selon la revendication 4, caractérisé en ce que la résine (8) est déposée par sérigraphie de manière à laisser les bornes (2) des circuits intégrés (1) à découvert et en ce que des plots (10) sont réalisés sur les bornes (2). 8. Procédé selon la revendication 2 caractérisé en ce préalablement à la découpe, la resine (8) est localement éliminée à l'aplomb de chemins de sciage s'étendant entre les circuits intégrés (1) la galette (6). Procédé selon la revendication caractérisé en ce que la résine (8) est déposée par serigraphie de manière à laisser à découvert des chemins de sciage s'étendant entre les circuits intégrés (1) la galette (6). 10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'une barrière annulaire isolante (9) s'étendant en saillie du circuit électrique (3) autour des plages de raccordement (5) est réalisée sur le substrat (4) préalablement à la fixation du circuit intégré (1).