FR 2799306 A1 20010406 FR 9912651 A 19991004 PROCEDE D'ISOLATION DE PUCE DE CIRCUIT INTEGRE PAR DEPÔT DE MATIERE SUR LA FACE ACTIVE La présente invention concerne le domaine des puces de circuit intégré. La présente invention concerne plus particulièrement un procédé d'isolation de puces de circuit intégré afin d'isoler ses flancs lors de la connexion électrique de la puce. La connexion des puces de circuit intégré, par exemple avec un bornier de connexion d'une carte, peut être réalisée par câblage filaire traditionnel ou par d'autres techniques utilisant des composés polymères conducteurs en contact avec les plots de sortie de la puce. La technologie traditionnelle de câblage filaire pour la connexion des puces ne requière aucune caractéristique spécifique pour le composant constituant le circuit intégré. Cependant, une telle technologie est délicate et coûteuse. En effet, des fils, généralement en cuivre, en nickel ou en or, relient les plots de sortie de la puce aux pistes de liaison du circuit imprimé par soudure. De plus, cette technique du câblage filaire nécessite un appareillage de haute précision pour réaliser les connexions, ce qui entraîne un ralentissement de la cadence de fabrication. Pour pallier les inconvénients de cette technologie traditionnelle, on utilise de plus en plus souvent des composés polymères conducteurs établissant un contact entre les plots de sortie de la puce et les pistes de liaison du bornier de connexion. Une première méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 1. Dans un tel cas, les pistes de liaison 12 sont amenées à proximité de l'emplacement prévu pour la puce 100. Cette dernière est collée par la face arrière 104 sur les pistes de liaison 12 du bornier de connexion en utilisant une colle isolante 50. Cette colle peut être par exemple un adhésif réticulant sous l'effet d'une exposition à un rayonnement ultraviolet. Les connexions électriques entre les plots de sortie 120 de la puce 100 et les pistes de liaison 12 sont ensuite réalisées par dispense d'une résine conductrice 40 qui recouvre les plots de sortie 120 de la puce 100 et les pistes de liaison 12 de la carte. Cette résine conductrice 40 peut être par exemple une colle polymérisable chargée en particules conductrices telles que des particules d'argent. Une seconde méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 2. Cette méthode consiste à reporter la puce selon un montage bien connu de type "flip chip". Dans un montage de type "flip chip", la puce 100 est retournée face active avec les plots de sortie 120 vers le bas. La puce 100 est alors connectée en plaçant les plots de sorties 120 sur les pistes de liaison 12 imprimées à l'emplacement prévu pour la puce. Dans l'exemple illustré, la puce 100 est connectée aux pistes de liaison 12 au moyen d'une colle 35 à conduction électrique. Ces techniques de connexion de puce par des polymères conducteurs sont très efficaces et performantes. Elles présentent de nombreux avantages par rapport à la technique traditionnelle du câblage filaire et tendent à se généraliser chez les assembleurs de circuits intégrés. En effet, ces techniques utilisant un polymère conducteur permettent de réduire le nombre d'opérations de fabrication et de diminuer nettement le coùt de fabrication des matériaux des circuits intégrés. Néanmoins, les inventeurs ont décelé un problème particulier qui est directement lié à ces techniques de connexion lorsque le substrat utilisé présente un flanc conducteur. on voit clairement sur la figure 1 que la résine conductrice 40 couvre les flancs 106 de la puce 100. Il a cependant été montré que dans certains cas, une conductivité sur le flanc 106 de la puce 100 peut entraîner des dysfonctionnements électriques du circuit intégré. En effet, selon les types de substrat utilisé, le flanc de la puce est isolant ou conducteur. Si le flanc est isolant, il n'y a aucun problème à ce que la résine conductrice 40 soit en contact avec la tranche. Néanmoins, dans le cas où le substrat utilisé pour la fabrication de la puce de circuit intégré présente un flanc conducteur, cette technique n'est pas utilisable. De même, on voit nettement sur la figure 2 que la colle 35 conductrice peut être amenée à remonter légèrement sur les bords de la puce 100 et entraîner ainsi un dysfonctionnement électrique du circuit intégré. La solution utilisée jusqu'à présent consistait tout simplement à ne pas utiliser ce type de technique de connexion avec des puces présentant des flancs conducteurs. Cette solution n'est cependant pas satisfaisante car elle limite fortement les possibilités de l'assembleur en l'obligeant à utiliser certains produits avec certaines techniques de montage. En effet, la conductivité du silicium est directement liée au procédé de fabrication des plaquettes et diffère selon les fabricants et les lignes de production. Un utilisateur désirant spécifier une conductivité particulière du substrat se verra alors lié à un fournisseur donné et même à une gamme de produit donné ce qui entraîne automatiquement un surcoût et une limitation des produits utilisables. La présente invention a pour but de résoudre les problèmes exposés ci-dessus. Le but de la présente invention est de proposer un procédé industriel simple pour l'isolation des tranches des puces de circuit intégré afin de supprimer les inconvénients liés à la connexion des puces de circuit intégré par des technologies utilisant des matériaux conducteurs qui épousent le contour des puces. A cet effet, la présente invention propose selon un premier mode de mise en #uvre, un procédé pour l'isolation électrique d'une puce de circuit intégré, comportant des flancs et une face active munie de plots de connexion saillants. I1 est caractérisé en ce qu'il comprend l'étape suivante consistant à déposer de la matière isolante de faible viscosité sur une portion de surface de ladite face active entre lesdits plots. Selon une caractéristique, la puce peut être reportée au préalable sur un support ; Selon un second mode de mise en #uvre, l'invention propose également un procédé pour l'isolation d'une pluralité de puces de circuit intégré. Il est caractérisé en ce qu'il comprend les étapes suivantes: - fixation par sa face arrière, d'une plaquette de silicium comportant une pluralité de puces dont les faces actives sont munies de plots de connexion sur un support de travail; - découpe de la plaquette de silicium de manière à désolidariser chaque puce de circuit intégré et délimiter une face active et des flancs; - dépôt de matière isolante de faible viscosité sur une portion de surface de ladite face active de chaque puce et entre lesdits plots. Les procédés selon la présente invention sont comprennent également les caractéristiques suivantes: - ladite matière est apte à s'étendre après dépôt sur toute la surface de ladite face active sans monter sur lesdits plots, puis à couler sur lesdits flancs pour les recouvrir ; - ladite matière présente une viscosité comprise entre 5 et 30 cps ; - la matière isolante est déposée par jet de matière ; - ladite matière est une substance adhésive ; - la matière isolante est constituée par une résine de type Epoxy présentant une forte dureté et une bonne adhérence sur le silicium ; - la matière isolante est constituée par un vernis isolant à faible extrait sec de manière à obtenir une couche isolante de faible épaisseur ; - la matière isolante est constituée par une résine photosensible. La présente invention a également pour objet une puce de circuit intégré, comportant des flancs et une face active munie de plots de connexion saillants. Elle est caractérisée en ce qu'elle comprend une couche de matière isolante recouvrant toute la surface de ladite face active à l'exception des dits plots ainsi que ses flancs de manière à constituer une isolation électrique. L'invention a encore pour objet une plaquette de silicium comportant une pluralité de puces désolidarisées et portées par un support de travail, chaque puce de circuit intégré ayant une face active munis de plots saillants et des flancs. Elle est caractérisée en ce que chaque puce comprend une matière isolante recouvrant la totalité de ladite face active à l'exception des dits plots ainsi que ses flancs. L'invention a encore pour objet un dispositif support à puce de circuit intégré, caractérisée en ce qu'il comporte la puce selon la revendication 11. Selon une caractéristique, les plots de la puce sont connectés à des points de connexion externes à la puce par une substance conductrice et en ce que ladite substance conductrice passe sur ladite couche de matière isolante au niveau de la face active et au niveau des flancs. D'autres particularités et avantages de la présente invention apparaîtront au cours de la description qui suit donnée à titre d'exemple illustratif et non limitatif en référence aux figures dans lesquelles: - La figure 1, déjà décrite, est un schéma en coupe de la connexion d'une puce avec dispense de résine conductrice ; - La figure 2, déjà décrite, est un schéma en coupe de la connexion d'une puce selon une technique de "flip chip" avec colle conductrice ; - Les figures 3, 4, 5 illustrent les étapes de mise en aeuvre du premier mode de mise en aeuvre du procédé de l'invention, la figure 4 étant une coupe longitudinale des précédentes au niveau des trois plots alignés; - La figure 6 illustre l'isolation d'une pluralité de puces selon le second mode de mise en oeuvre du procédé de l'invention ; - La figure 7 illustre, la puce isolée connectée par une substance conductrice. A la figure 3, une puce 200 est disposée sur un support isolant 201 par sa face arrière, tandis que ses flancs 202 et la face active 203 sont accessibles. La face active comporte des plots de connexion 204 (bumps) soudés à des points d'entrée / sortie 205 de la puce (pads) et en saillie par rapport à la surface de la puce. La hauteur des plots dépassant de la surface active de la puce est par exemple de l'ordre de 30 lim. Le support 201 peut être de toute nature et destiné à différentes fins ; I1 peut être notamment un film diélectrique d'un module de carte à puce, un corps de carte à puce, un diélectrique d'étiquette électronique, ou tout sous-ensemble de carte à contact et /ou sans contact. La puce est dans l'exemple fixée au support par collage notamment par une masse adhésive 206 au cours d'une étape de report de puce classique (die attach). A la figure 4, selon le procédé de l'invention, une matière isolante 207 de faible viscosité est déposée au moins sur une portion de surface de la face active 203 a l'aide de moyens de distribution 208. La matière isolante peut être constituée de différentes matières isolantes connues, notamment par une résine de type Epoxy présentant une forte dureté et une bonne adhérence sur le silicium. Elle peut être constituée par un vernis isolant à faible extrait sec de manière à obtenir une couche isolante de faible épaisseur. Elle peut être constituée par une résine photosensible pour la polymérisation, par une résine colorée... La matière utilisée dans l'exemple est un adhésif époxy réticulable aux rayonnements ultraviolets de type 42-52 de la Société DELO . La matière est de préférence apte à s'étendre, d'elle-même après dépôt, sur toute la surface de ladite face active 203 sans monter sur lesdits plots 204, puis à couler sur lesdits flancs 202 pour les recouvrir. A cet effet, sa viscosité est comprise de préférence entre 5 et 30 cps (centipoises). Dans l'exemple, de bons résultats ont été obtenus avec une matière adhésive présentant une viscosité de 20 cps. La matière présente une quantité prédéterminée (volume ou masse). Elle est notamment apportée sous forme d'une goutte de matière 207 calibrée de manière à pour lui permettre de s'étaler suffisamment correctement et recouvrir la puce. Toutefois, la quantité ne doit pas être excessive de manière à éviter le recouvrement des plots. Dans l'exemple, une puce d'épaisseur de 180 Mm dont la face active et les flancs présentent une surface totale de 1,34 mm2 a été recouverte d'une masse de matière de 0,5 milligrammes. L'épaisseur du recouvrement obtenu a été environ de 3 Mm. La matière est déposée de préférence comme dans l'exemple entre les plots, dans une zone sensiblement centrale de la face active pour une bonne répartition de la matière. Elle peut toutefois être répartie à différents endroits en plusieurs gouttes. Tous les moyens de dépôt de matière peuvent être envisagés par l'homme de l'art, en particulier, ceux à volume contrôlé et aiguille de distribution, burette, seringue, ou équivalent. Dans l'exemple, on a préféré recourir à une distribution par jet de matière isolante, notamment jet d'encre (inkjet). On obtient ainsi (figure 5) une puce portée par un support et comportant une couche 209 de matière isolante 207 sur sa face active à l'exception de ses plots, sur ses flancs et le cas échéant, sur l'adhésif 206 de fixation au support et /ou sur le support 201 lui-même. En outre, on a constaté un recouvrement par la matière isolante, des parties des points d'entrées- sorties (pads 205) non recouverts par les plots de connexion ( bumps 204), assurant ainsi l'avantage d'une protection de l'accrochage des bumps contre la corrosion des pads . On va maintenant décrire un autre mode de mise en #uvre du procédé de l'invention en référence à la figure, qui a l'avantage d'isoler électriquement une pluralité de puces. Selon ce procédé, on utilise une plaquette de silicium (wafer 290) comportant une pluralité de puces de circuit intégré 300 que l'on fixe provisoirement sur un support de travail ou de protection 301 par la face arrière à l'aide d'un adhésif 302 dégradable aux ultraviolets par exemple. La plaquette est découpée de manière classique de manière à désolidariser chaque puce de circuit intégré et délimiter des faces actives 303 et des flancs 304 entre des sillons de découpe 305; Chaque puce est toutefois maintenue avec les autres par l'adhésif 302; Puis, on dépose ensuite comme précédemment de la matière isolante 207 de faible viscosité entre les plots 306 de chaque puce. Le sillon de découpe 305 peut ne pas être comblé entièrement si on prend soin de calibrer correctement la quantité de matière déposée sur chaque puce et de bien la centrer ou la répartir. Ainsi, on facilite la séparation des puces à leur éjection. On obtient ainsi une plaquette de silicium comportant une pluralité de puces pratiquement désolidarisées et portées par un support de travail, chaque puce comportant de la matière isolante sur sa face active et ses flancs à l'exception de ses plots. Les puces 300 de circuit intégré sont ensuite détachées de la plaquette et peuvent être connectées selon tout type de montage comme indiqué ci-dessous utilisant des substances conductrices, en particulier des polymères conducteurs. A la figure 7, un dispositif électronique à puce 400, comporte la puce de l'invention 300 connectée par une substance conductrice 401 à des points de connexion externes ou pistes conductrices 402. Ces derniers, peuvent être quelconque, notamment une interface de communication à antenne et/ou à contact. La puce est fixée dans l'exemple sur des plages de contact à l'aide d'un adhésif 403. Il peut cependant comprendre une puce montée différemment, notamment en flip-chip face active vers les pistes, ou être fixé à un support isolant supportant lesdites pistes. Le dispositif peut être quelconque, tel une étiquette, un module de carte à puce à contact et / ou sans contact... La matière conductrice épouse la surface générale de la puce mais le dispositif de l'invention comporte une couche de matière isolante 209 disposée entre la substance conductrice 401 et la puce à l'exception des plots. La couche isolante isole donc électriquement les flancs 202, ainsi que la face active de ladite matière conductrice permettant ainsi au dispositif de fonctionner correctement. REVENDICATIONS 1. Procédé pour l'isolation électrique d'une puce de circuit intégré (200), comportant des flancs et une face active munie de plots de connexion saillants, caractérisé en ce qu'il comprend l'étape suivante consistant à déposer de la matière isolante (207) de faible viscosité sur une portion de surface de ladite face active (203) entre lesdits plots (204). 2. Procédé pour l'isolation d'une pluralité de puces de circuit intégré (300), caractérisé en ce qu'il comprend les étapes suivantes: - fixation par sa face arrière, d'une plaquette de silicium (290) comportant une pluralité de puces(300)dont les faces actives (303) sont munies de plots de connexion (306) sur un support de travail (301) ; - découpe de la plaquette de silicium (290) de manière à désolidariser chaque puce de circuit intégré (300) et délimiter une face active (303) et des flancs (304); - dépôt de matière isolante (207) de faible viscosité sur une portion de surface de ladite face active de chaque puce et entre lesdits plots. 3. Procédé selon la revendication 1, caractérisé en ce que la puce est reportée au préalable sur un support (201, 301). 4. Procédé selon l'une quelconque des revendications précédentes, caractérisée en ce que ladite matière est apte à s'étendre après dépôt sur toute la surface de ladite face active (203, 303) sans monter sur lesdits plots, puis à couler sur lesdits flancs (202, 304)pour les recouvrir. 5. Procédé selon l'une quelconque des revendications précédentes, caractérisée en ce que ladite matière présente une viscosité comprise entre 5 et 30 cps. 6. Procédé selon l'une quelconque des revendications précédentes, caractérisée en ce que la matière isolante est déposée par jet de matière. 7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ladite matière est une substance adhésive. 8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la matière isolante est constituée par une résine de type Epoxy présentant une forte dureté et une bonne adhérence sur le silicium. 9. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la matière isolante est constituée par un vernis isolant à faible extrait sec de manière à obtenir une couche isolante de faible épaisseur. 10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la matière isolante est constituée par une résine photosensible. 11. Puce de circuit intégré (1), comportant des flancs (202, 304) et une face active (203, 303) munie de plots de connexion saillants, caractérisée en ce qu'elle comprend une couche (209, 309) matière isolante (207) recouvrant toute la surface de ladite face active à l'exception des dits plots ainsi que ses flancs. 12. Plaquette de silicium (290) comportant une pluralité de puces (300) désolidarisées et portées par un support de travail (301), chaque puce de circuit intégré ayant une face active (303) munis de plots saillants (306) et des flancs (304), caractérisé en ce que chaque puce comprend une couche (309) de matière isolante recouvrant la totalité de ladite face active (303) à l'exception des dits plots ainsi que ses flancs (304). 13. Puce (100) de circuit intégré selon la revendication 11, caractérisée en ce que la matière isolante est constituée par une résine de type Epoxy et/ou par un vernis isolant et/ou par une résine photosensible polymérisée et/ou par une résine colorée. 14. Dispositif support à puce de circuit intégré caractérisée en ce qu'il comporte la puce selon la revendication 11. 15. Dispositif support à puce de circuit intégré selon la revendication 14, caractérisé en ce que les plots de la puce (306) sont connectés à des points de connexion externes à la puce par une substance conductrice (401) et en ce que ladite substance conductrice passe sur ladite couche de matière isolante (209) au niveau de la face active et au niveau des flancs.