FR 2782838 A1 20000303 FR 9810691 A 19980825 I Procédé de fabrication d'un circuit intégré et circuit intégré en technique double damascène auto aligné. La présente invention concerne le domaine des circuits intégrés à semiconducteurs, comprenant un empilement de couches conductrices séparées par des couches isolantes et leur procédé de fabrication. Dans de tels circuits intégrés, il est nécessaire d'établir des connexions électriques entre des couches métallisées conductrices de niveaux différents et par conséquent séparées par une ou plusieurs couches isolantes. De façon connue, deux couches conductrices sont connectées électriquement au moyen de trous prévus dans la couche isolante et remplis de métal, une telle connexion étant appelée "Via". De tels circuits intégrés peuvent être réalisés selon un procédé appelé "Double Damascène auto aligné", dans lequel on dépose une première couche isolante sur une couche sous-jacente. On dépose une couche d'arrêt, généralement en nitrure, sur la première couche isolante. On effectue la gravure des trous à travers cette couche d'arrêt, puis on dépose une deuxième couche isolante, on effectue la gravure des tranchées constituant les futures lignes dans la deuxième couche isolante et des trous destinés à former les futurs vias dans la première couche isolante, ces trous correspondant à ceux gravés dans la couche d'arrêt, on dépose le métal constituant les vias et les lignes de la couche de métallisation, puis on polit le métal jusqu'au niveau de la surface supérieure de la couche isolante, etc. Ce procédé est bien adapté à la réalisation de lignes et de vias en cuivre, ce matériau ne pouvant être gravé à température ambiante et présentant des caractéristiques électriques intéressantes pour les lignes de faible largeur. Ce procédé peut aussi être utilisé avec les métaux constituant habituellement les lignes et les vias. Pour augmenter la densité d'un circuit intégré, on cherche à réduire la largeur des lignes de métal et la largeur du matériau diélectrique séparant deux lignes de métal. Or, la capacité électrique existant entre deux lignes de métal adjacentes est inversement proportionnelle à la distance les séparant. En réduisant cette distance pour augmenter la densité du circuit, on augmente la capacité entre lignes, ce qui est gênant car cela se traduit par une augmentation de la constante de propagation du signal électrique dans les lignes T = RC (R: résistance de la ligne métal; C capacité interlignes), ainsi que par une augmentation du couplage parasite entre deux signaux électriques se propageant dans deux lignes adjacentes (effet de "cross talk"). Or, cette capacité entre lignes est proportionnelle au coefficient de permittivité "k" du matériau diélectrique utilisé. On tend donc à utiliser des matériaux diélectriques à faible coefficient de permittivité "k". Toutefois, indépendamment des première et seconde couches diélectriques, la couche d'arrêt possède un coefficient de permittivité élevé qui tend à créer des capacités interlignes importantes. Il existe d'autres techniques "double damascène", sans couche d'arrêt, mais dont la réalisation est plus complexe et dont la fiabilité est réduite. La présente invention a pour objet de remédier aux inconvénients des techniques évoquées ci-dessus. La présente invention a pour objet un procédé de fabrication de circuit intégré et un circuit intégré à capacités interlignes de faible valeur. Dans le procédé de fabrication d'un circuit intégré, selon l'invention, on dépose une couche d'arrêt sur une couche diélectrique recouvrant un niveau de métallisation n, la couche d'arrêt étant susceptible d'être gravée de façon sélective par rapport à la couche diélectrique, on effectue la gravure de tranchées dans la couche d'arrêt, on dépose une deuxième couche diélectrique, on forme des tranchées dans la deuxième couche diélectrique pour les lignes de niveau n+l et des trous dans la première couche diélectrique pour les vias de niveau n, et on remplit de métal les tranchées et les trous. Lors de la gravure des dites tranchées dans la couche d'arrêt, on effectue la gravure de la couche d'arrêt dans les zones ne correspondant pas aux pistes du niveau de métallisation n+l, de façon à ne laisser subsister la dite couche d'arrêt que dans les zones correspondant aux dites pistes du niveau de métallisation n+l, à l'exception des zones correspondant aux vias du niveau n. Avantageusement, le masque de gravure des vias recouvre les zones correspondant aux pistes du niveau de métallisation n+ 1 à l'exception des zones correspondant aux vias du niveau n. Dans un mode de réalisation de l'invention, la couche d'arrêt est réalisée en matériau conducteur, par exemple en métal. Dans un mode de réalisation de l'invention, la couche d'arrêt est réalisée en tantale ou en nitrure de tantale. Dans un mode de réalisation de l'invention, la couche d'arrêt est réalisée en titane ou en nitrure de titane. Le circuit intégré, selon l'invention, comprend des pistes de différents niveaux de métallisation séparés par des couches diélectriques et des vias métallisés connectant des pistes de deux niveaux de métallisation voisins. Deux niveaux de métallisation voisins sont séparés par une couche diélectrique et une couche d'arrêt. La couche d'arrêt est prévue seulement aux emplacements des pistes du niveau de métallisation disposé au dessus de ladite couche d'arrêt. Ainsi, on dispose d'un circuit intégré qui peut être réalisé avec des largeurs de lignes et des largeurs de matériau diélectrique entre lignes très faibles en raison de l'amélioration de l'isolation électrique entre les lignes d'un même niveau de métallisation. La présente invention sera mieux comprise à l'étude de la description détaillée d'un mode de réalisation pris à titre nullement limitatif et illustré par les dessins annexés, sur lesquels: les figures 1 à 4 illustrent les étapes d'un procédé double damascène selon l'art antérieur; et les figures 5 et 6 montrent les étapes du procédé de fabrication selon l'invention. Comme on peut le voir sur la figure 1 qui est une vue de dessus, d'une portion de circuit intégré dans laquelle on a réalisé la gravure de tranchées 1 destinées à recevoir ultérieurement un matériau conducteur, par exemple du cuivre ou un autre métal et à fournir des lignes d'interconnection, et des trous 2 destinés également à recevoir le même matériau conducteur et à former des vias permettant de relier électriquement deux lignes de couches de métallisation adjacentes ou une ligne d'une couche de métallisation et une portion d'un substrat semiconducteur disposée en dessous. Les trous 2 sont percés dans le fond des tranchées 1. Sur la figure 2 est illustré le masque utilisé pour la gravure des tranchées 1. Ce masque 3 comprend des portions grisées 4 au dessus des zones devant être protégées et des portions évidées 5 au dessus des zones destinées à former les tranchées 1. Le masque 6 utilisé pour la gravure des trous 2 est représenté sur la figure 3. De même, le masque 6 comprend des portions grisées 7 protégeant les couches situées en dessous et des portions évidées 8 correspondant à l'emplacement des trous 2. L'utilisation successive de ces deux masques 3 et 6 permet d'obtenir une portion de circuit intégré tel qu'illustrée sur la figure 1 et sur la figure 4 en coupe transversale. Cette portion de circuit intégré comprend une couche métallisée inférieure 9, par exemple en cuivre, sur laquelle on a déposé une couche d'encapsulation 10, de faible épaisseur, par exemple à base de nitrure, et sur laquelle on a déposé une première couche diélectrique 1 1, par exemple en oxyde de silicium. Sur la première couche diélectrique 1 1, on a déposé une couche d'arrêt 12, par exemple à base de nitrure et sur laquelle on a déposé une deuxième couche diélectrique 13, par exemple à base d'oxyde de silicium. Toutefois, avant le dépôt de la deuxième couche diélectrique 13, on procède à la gravure des trous 2 dans la couche d'arrêt 12 au moyen du masque 6. On dépose à cet effet une couche de résine sur la couche d'arrêt 12, puis on dégage les portions 8 du masque 6 par photogravure. On grave alors la couche d'arrêt 12 de façon sélective par rapport au masque de résine 6 et par rapport à la première couche diélectrique 1 1 sousjacente. On dépose alors la deuxième couche diélectrique 13, puis le masque de résine 3 dont les portions évidées 5 sont obtenues là encore par photogravure. On procède alors à la gravure de la deuxième couche diélectrique 13 dans le but d'obtenir les tranchées 1 destinées à former des lignes conductrices. Toutefois, comme les emplacements correspondant aux portions évidées 8 du masque 6 sont dépourvus de couche d'arrêt 12, la gravure se poursuit auxdits emplacements à travers la première couche diélectrique 1 1 et également à travers la couche d'encapsulation 10 dans la mesure o ce procédé de gravure n'est pas totalement sélectif et que la couche d'encapsulation 10 est de faible épaisseur. Aux emplacements des tranchées 1 ne correspondant pas aux emplacements des trous 2, la couche d'arrêt 12 voit son épaisseur fortement réduite également en raison de la sélectivité imparfaite des procédés de gravure par rapport au matériau composant ladite couche d'arrêt 12. Il en résulte que la couche d'arrêt 12 présente, après gravure, des portions de forte épaisseur 14 aux emplacements non gravés et des portions de faible épaisseur 15 aux emplacements gravés correspondant aux tranchées 1 et ne correspondant pas aux trous 2. On procède ensuite au remplissage des trous 2 et des tranchées 1 par du métal, par exemple du cuivre. On voit donc, d'après la figure 4, que deux lignes métallisées d'un niveau de métallisation donné, sont séparées sur une partie de leur hauteur par le matériau diélectrique de la deuxième couche diélectrique 13 qui présente une faible permittivité et sur une autre partie de leur hauteur, par le matériau formant la couche d'arrêt 12 dont la permittivité est nettement plus forte. Il en résulte que la capacité existant entre deux lignes adjacentes est relativement élevée. Au contraire, selon l'invention, on utilise à la place du masque 6 de la figure 3, le masque 16 de la figure 5 pour la gravure de la couche d'arrêt 12. Le masque 16 est réalisé en résine et est pourvu de portions pleines 17 représentées en grisé et de portions évidées 18 obtenues par photogravure. L'emplacement des portions évidées 18 correspond aux emplacements des futurs vias et aux emplacements des futures zones devant séparer les lignes métallisées. Le masque 16 est appliqué sur la portion de circuit intégré après le dépôt de la couche d'arrêt 12 et permet son retrait aux emplacements des trous 2 ainsi qu'aux emplacements ne correspondant pas aux tranchées 1. On provoque ainsi l'enlèvement de la couche d'arrêt 12 sur l'ensemble de la surface de ladite portion de circuit intégré sauf sur les emplacements correspondant aux tranchées 1 et ne correspondant pas aux trous 2. Après la gravure de la couche d'arrêt 12, on dépose la deuxième couche diélectrique 13 que l'on grave au moyen du masque 3 de la figure 2, ce qui provoque l'obtention des tranchées 1 et des trous 2. Aux emplacements ne correspondant ni aux tranchées 1 ni aux trous 2, la deuxième couche diélectrique 13 est directement en contact avec la première couche diélectrique 1 1. Les trous 2 et les tranchées 1 sont ensuite remplis de métal conducteur. Une ligne conductrice ainsi formée repose sur les portions 15 de faible épaisseur de la couche d'arrêt 12, seule subsistante et est séparée d'une ligne conductrice adjacente par le matériau diélectrique formant la deuxième couche diélectrique 13 sur toute sa hauteur. On obtient ainsi une isolation électrique considérablement améliorée par rapport au circuit connu jusqu'à présent. Le retrait des zones de la couche d'arrêt 12 ne correspondant ni aux tranchées, ni aux trous s'effectue en même temps que la gravure de ladite couche d'arrêt 12 aux emplacements des trous et ne constitue donc pas une étape supplémentaire, ce qui permet de réaliser le procédé conforme à l'invention à coût nul. Ce procédé de gravure est parfaitement adapté aux techniques dites de recouvrement nul ("overlap 0") dans lesquelles les vias et les lignes métallisées sont de même largeur. En effet, en cas de décalage entre les deux opérations de gravure réalisées grâce aux deux masques 16 puis 3, les trous 2 resteront parfaitement alignés avec les tranchées 1 dans la mesure o leur gravure ne sera pas gênée par la présence des portions de forte épaisseur 14 de la couche d'arrêt 12 sur les bords desdits trous 2. Cette suppression du problème de défaut d'alignement entre les vias et les lignes offre l'avantage de supprimer le risque de résistance de contact élevé entre vias et lignes due à un décalage et donc à une surface de contact réduite. Avantageusement, on pourra utiliser pour la couche d'arrêt 12 des matériaux différents de ceux utilisés jusqu'à présent. En effet, dans la mesure o la couche d'arrêt 12 ne subsiste qu'aux emplacements des lignes et a été ôtée entre lesdites lignes, l'utilisation d'un matériau isolant (même si ses caractéristiques d'isolation sont peu satisfaisantes) n'est plus nécessaire. On peut donc envisager de réaliser la couche d'arrêt 12 dans des matériaux conducteurs, par exemple en métal. Une couche d'arrêt 12 conductrice conduira à une augmentation de la hauteur d'une ligne conductrice et permettra donc de réduire la résistance électrique d'une ligne. Par exemple, on pourra réaliser la couche d'arrêt 12 en titane, en nitrure de titane, en tantale ou encore en nitrure de tantale. Grâce à l'invention, on dispose d'un procédé de fabrication de type double damascène auto aligné, d'un circuit intégré dont l'isolation entre deux lignes d'un même niveau est meilleure, ce qui permet soit de diminuer les capacités interlignes, soit de réduire la largeur de matériau diélectrique séparant deux lignes, d'o une augmentation de la densité d'intégration du circuit. Avantageusement, l'utilisation d'une couche d'arrêt conductrice permet d'augmenter la hauteur des lignes conductrices, ce qui permet soit de réduire la résistance des lignes, soit de diminuer leur largeur, d'o il résulte là encore une augmentation de la densité d'intégration du circuit. REVENDICATIONS 1. Procédé de fabrication d'un circuit intégré dans lequel on dépose une couche d'arrêt sur une couche diélectrique recouvrant un niveau de métallisation n, la couche d'arrêt étant susceptible d'être gravée de façon sélective par rapport à la couche diélectrique, on effectue la gravure de tranchées dans la couche d'arrêt, on dépose une deuxième couche diélectrique, on forme des tranchées dans la deuxième couche diélectrique pour les lignes de niveau n+l et des trous dans la première couche diélectrique pour les vias de niveau n, et on remplit de métal les tranchées et les trous, caractérisé par le fait que, lors de la gravure des dites tranchées dans la couche d'arrêt, on effectue la gravure de la couche d'arrêt dans les zones ne correspondant pas aux pistes du niveau de métallisation n+ 1, de façon à ne laisser subsister la dite couche d'arrêt que dans les zones correspondant aux dites pistes du niveau de métallisation n+l, à l'exception des zones correspondant aux vias du niveau n. 2. Procédé selon la revendication 1, caractérisé par le fait que le masque de gravure des vias recouvre les zones correspondant aux pistes du niveau de métallisation n+l à l'exception des zones correspondant aux vias du niveau n. 3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que la couche d'arrêt est réalisée en matériau conducteur. 4. Procédé selon la revendication 3, caractérisé par le fait que la couche d'arrêt est réalisée en métal. 5. Procédé selon la revendication 3, caractérisé par le fait que la couche d'arrêt est réalisée en tantale ou en nitrure de tantale. 6. Procédé selon la revendication 3, caractérisé par le fait que la couche d'arrêt est réalisée en titane ou en nitrure de titane. 7. Circuit intégré comprenant des pistes de différents niveaux de métallisation séparés par des couches diélectriques et des vias métallisés connectant des pistes de deux niveaux de métallisation voisins, deux niveaux de métallisation voisins étant séparés par une couche diélectrique (11) et une couche d'arrêt (12), caractérisé par le fait que la couche d'arrêt est prévue seulement aux emplacements des pistes du niveau de métallisation disposé au dessus de la dite couche d'arrêt.