FR 2769432 A1 19990409 FR 9712344 A 19971003 La présente invention concerne un diviseur de fréquence à modulo variable. Elle s'applique notamment aux réalisations de synthétiseurs de fréquence à haute pureté spectrale utilisant des diviseurs à rang variable fonctionnant à des fréquences élevées avec des modulos faibles. Pour réaliser des diviseurs à faibles rangs de division il est connu d'utiliser des compteurs synchrones du commerce du type par exemple de ceux commercialisés sous les références 54163 et 10136 respectivement par les sociétés de droits des Etats-Unis TEXAS INSTRUMENT et MOTOROLA ou d'utiliser des bascules reliées en cascade suivant le schéma de la figure 1 qui est celui d'un diviseur à deux modulos 4 et 5 ou encore suivant des schémas adoptés dans des circuits intégrés du type par exemple de celui qui est commercialisé sous la référence SP8680 par la société de droit anglais General Electric Company. Cependant les compteurs du commerce ainsi que les réalisations de diviseurs au moyen de bascules reliées en cascade présentent un fonctionnement limité dans les hautes fréquences. Ceci est principalement dû, dans les réalisations du type de celles de la figure 1, à la présence de portes logiques de rebouclage qui augmentent les temps de propagation des signaux entre les sorties des bascules et l'entrée de rebouclage de la première bascule. D'autres types de réalisation de diviseurs du type de celle montrée à la figure 2, qui est celle d'un diviseur à deux modulos 4 et 5, mettent également en oeuvre des bascules reliées en cascade. Cependant, à la différence du modèle de la figure 1, les rebouclages ne sont pas réalisés par des portes logiques mais par un circuit "OU" câblé réalisé par de simples connexions entre des sorties de bascules et l'entrée D de la première bascule permettant de s'affranchir des temps de propagation des signaux dans les portes logiques. Ce dernier type de réalisation permet d'obtenir des fréquences de fonctionnement plus élevées que les réalisations décrites précédemment mais présente l'inconvénient d'être limité dans le nombre des rangs de division réalisables, et dans les combinaisons possibles. A titre d'exemple, un diviseur à deux modulos 5 et 6 n'est pas réalisable par cette technique. Le but de l'invention est de pallier les inconvénients précités en proposant une solution de diviseur utilisable pour la mise en oeuvre de synthétiseurs de fréquence capables de foumir une onde de très bonne pureté spectrale dans des bandes de fréquence élevées. A cet effet, I'invention a pour objet un diviseur de fréquence à modulo variable du type comprenant une première chaîne de bascules type D reliées en cascade, la sortie Q de rune étant reliée à l'entrée D de la suivante, et dans laquelle la sortie complémentaire Q de la dernière bascule est rebouclée sur l'entrée D de la première bascule, caractérisé en ce qu'il comprend une deuxième chaine de bascules de type D comportant un nombre déterminé de bascules associées respectivement à une bascule de la première chaîne, les bascules de chaque couple ainsi formé ayant les entrées D reliées entre elles, dans laquelle les sorties complémentaires Q des bascules de la deuxième chaîne ainsi que la sortie Q de la dernière bascule de la première chaîne sont reliées par un circuit "OU" à l'entrée D de la première bascule de la première chaîne et dans laquelle des liaisons de commande sont prévues reliant les entrées S de commande d'inhibition des bascules D de la deuxième chaine et de la dernière bascule D de la première chaîne pour programmer le modulo du diviseur. L'invention a pour avantage qu'elle permet une mise en oeuvre de diviseurs rapides à modulo variable, supérieur ou égal à 2. La rapidité de fonctionnement de ces diviseurs permet d'utiliser des rangs de division faibles pour mieux garantir la pureté spectrale des synthétiseurs de fréquence. D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit, faite en regard des dessins annexés qui représentent: Les figures 1 et 2 deux modes de réalisations de diviseurs à rang variable selon l'art antérieur. La figure 3 un schéma synoptique d'un mode de réalisation d'un diviseur à rang variable selon l'invention (modulo 2 à 10). La figure 4 la table de vérité d'une bascule de type D entrant dans la mise en oeuvre des schémas des figures 1, 2, 3, 7A à 7F. La figure 5 le chronogramme de la division de rang 5 mise en oeuvre suivant le schéma de la figure 3. La figure 6 une table de commande des rangs de division du diviseur de la figure 3. Les figures 7A à 7F des modes de réalisation simplifiée de diviseurs selon l'invention permettant d'obtenir des rangs de division variables par nombres entiers compris entre 2 et n; n allant de 2 à 7. Le diviseur selon l'invention qui est représenté à la figure 3, est plus particulièrement adapté à des réalisations en technologie ECL où les sorties Q et Q des bascules ont lieu par les émetteurs des transistors de sortie, mais il peut aussi être adapté à d'autres technologies comme la technologie TTL, par exemple, au détriment de la rapidité. II comporte une première chaine de bascules de type D notées respectivement 1, 3, 5, 7 et 9 reliées en cascade, la sortie Q de l'une étant reliée à l'entrée D de la suivante. La fermeture de la chaîne est réalisée en connectant la sortie Q de la dernière bascule 9 à l'entrée D de la première 1. A chaque bascule 1, 3, 5 et 7 est associée respectivement une bascule jumelle notée 2, 4, 6 et 8, les bascules de chaque couple ayant leurs entrées D reliées entre elles. Les entrées d'horloge CK des bascules sont reliées entre elles et à l'entrée Fe du diviseur. Les sorties Q des bascules 2, 4, 6, 8 et 9 sont reliées entre elles pour former un circuit "OU" câblé 10. Elles sont rebouclées sur l'entrée D des bascules 1 et 2. Dans le cadre de réalisations en logique TTL les sorties Q doivent être reliées à une porte "OU" logique à 5 entrées. La sortie Fs du diviseur est constituée par la sortie Q de la bascule 1. Les rangs de division sont commandés par des entrées d1, d2, d31 d4 et d5 connectées respectivement sur les entrées "SET" notées S des bascules 2, 4, 6, 8 et 9. Le rang de division obtenu en fonction des commandes d1 à d5 est déterminé suivant la table représentée à la figure 6. Pour la compréhension du schéma toute bascule D ayant son entrée S à 1 est inhibée et peut être ignorée. II en est de même des bascules de numéro impair, associées aux bascules de numéro pair, comptées à partir de la dernière bascule paire dans l'ordre croissant de leur numéro de référence qui reçoit un niveau 0 sur son entrée D, exceptées la bascule 1 qu'il faut toujours conserver puisqu'elle fournit le signal de sortie, et les bascules 7 et 9 quand l'entrée S de la bascule 9 est à 0. Ainsi dans le cas de la division par 5, les bascules 2, 8 et 9 peuvent être ignorées. Les bascules 5 et 7 sont ignorées puisque l'entrée de commande d3 est à zéro. Les bascules ignorées sont représentées en pointillés sur la figure 3. Le chronogramme de la division par 5 ainsi réalisée est représenté à la figure 5. Conformément au tableau de la figure 4, la sortie Q de chaque bascule prend la valeur de l'entrée D au moment ou l'entrée horloge CK passe de "0" (état bas) à "1" (état haut). Dans l'explication du fonctionnement qui suit on gardera en mémoire que les bascules sont synchrones, c'est-àdire qu'elles sont commandées par un même signal d'horloge Fe arrivant sur les entrées CK. Initialement les sorties Q1, Q3, Q4 et Q6 des bascules 1, 3, 4 et 6 sont à "0" Q1 applique sur les entrées D3 et D4 des bascules 3 et 4 un état "0" Q3 applique sur l'entrée D6 de la bascule 6 un état "0" Le "OU" logique Q4 + Q6 applique sur l'entrée D1 de la première bascule I un état "1" - Au premier front montant du signal d'horloge Fe: Q1 passe à "1", impliquant D3 et D4 à "1" Q3 reste à "0" impliquant DE à "0" Q4 et Q6 restent à "0", Q4 + Q6 impliquant D1 à "1" - Au deuxième front montant du signal d'horloge Fe Q1 reste à "1" impliquant D3 et D4 à "1" Q3 et Q4 passent à "1", Q3 impliquant D6 à "1" Q6 reste à "0", Q6 impliquant D1 à "1" - Au troisième front montant du signal d'horloge Fe Q1 reste à "1" impliquant D3 et D4 à "1" Q3 et Q4 restent à "1", Q3 impliquant D6 à "1" Q6 passe à 1, Q4 + Q6 impliquant D1 à "0" - Au quatrième front montant du signal d'horloge Fe Q1 passe à "0" impliquant D3 et D4 à "0" Q3 et Q4 restent à "1", Q3 impliquant D6 à "1" Q6 reste à "1", Q4 + Q6 impliquant D1 à "0" - Au cinquième front montant du signal d'horloge Fe QI reste à "0" impliquant D3 et D4 à "0" Q3 et Q4 retombent à "0", Q3 impliquant D6 à "0", Q4 impliquant D1 à"1" Q6 reste à "1" - Au sixième front montant du signal d'horloge Fe Q1 remonte à "1", impliquant D3 et D4 à "1" Q3 et Q4 restent à "0", Q3 impliquant D6à "0", Q4 impliquant D1 à"1" Q6 retombe à "0", Q6 confortant D1 à "1" A ce stade le diviseur retrouve les mêmes états qu'après le premier front montant du signal d'horloge Fe et repart pour un nouveau cycle de division identique. Le rang de division d'un diviseur selon l'invention n'est pas limité en théorie. D'une façon générale, il est possible, en appliquant le principe de l'invention, de réaliser n'importe quel diviseur allant d'un rang égal à 2 jusqu'à un diviseur de rang n quelconque > 2. Si n est pair le nombre de bascules de numéro impair de la première chaîne est égal à , le nombre de bascules paires de la deuxième 2 chaîne est égal à n-2 et les sorties Q des bascules paires de la deuxième 2 chaîne ainsi que de la dernière bascule de numéro impair de la première chaîne sont connectées ensemble. Si n est impair le nombre de bascules de numéro impair de la première chaîne est égal à n+1, le nombre de bascules paires de la 2 deuxième chaîne est égal à n-3 et les sorties Q des bascules de numéros 2 pairs de la deuxième chaîne et des deux dernières bascules de numéros impairs de la première chaîne sont connectés ensemble. Une autre possibilité consiste lorsque n est impair, à utiliser 2 bascules impaires dans la première chaîne et n1 bascules paires dans 2 la deuxième chaîne en reliant ensemble les sorties Q des bascules paires et de la dernière bascule de numéro impair de la première chaîne. Cette possibilité utilise une bascule de plus. Des schémas de diviseurs selon l'invention pour des rangs de division compris entre 2 et n, (n allant de 2 à 7) avec leur tableau de commande sont représentés aux figures 7A à 7F. REVENDICATIONS 1. Diviseur de fréquence à modulo variable du type comprenant une première chaîne de bascules type D (1, 3, 5, 7, 9) reliées en cascade, la sortie Q de l'une étant reliée à l'entrée D de la suivante, et dans laquelle la sortie complémentaire Q de la dernière bascule (9) est rebouclée sur l'entrée D de la première bascule (1), caractérisé en ce qu'il comprend une deuxième chaîne de bascules de type D (2, 4, 6, 8) comportant un nombre déterminé de bascules associées respectivement à une bascule de la première chaîne (1, 3, 5, 7) les bascules de chaque couple ainsi formé (1, 2 ; 3, 4; 5, 6; 7, 8) ayant les entrées D reliées entre elles, dans laquelle les sorties complémentaires Q des bascules de la deuxième chaîne (2, 4, 6, 8) ainsi que la sortie Q de la dernière bascule de la première chaîne sont reliées par un circuit "OU" à l'entrée D de la première bascule de la première chaîne et dans laquelle des liaisons de commande (d1, d2...ds) sont prévues reliant les entrées S de commande d'inhibition des bascules D (2, 4, 6, 8) de la deuxième chaîne et de la dernière bascule D (9) de la première chaîne pour programmer le modulo du diviseur. 2. Diviseur selon la revendication 1, caractérisé en ce qu'il n comprend pour réaliser une division modulo 2 à n pair, - bascules dans la 2 première chaîne et n-2 bascules dans la deuxième chaîne, la sortie 2 complémentaire Q de la dernière bascule de la première chaîne et les sorties complémentaires Q des bascules de la deuxième chaîne sont reliées à l'entrée D des premières bascules des chaînes paire et impaire par l'intermédiaire du circuit "OU". 3. Diviseur selon la revendication 1, caractérisé en ce qu'il comprend pour réaliser une division modulo 2 à n impair, n+I bascules 2 dans la première chaîne et "-3 bascules de la deuxième chaîne, les 2 sorties complémentaires Q des deux dernières bascules de la première chaîne étant reliées aux sorties Q des bascules de la deuxième chaîne à l'entrée D des premières bascules des chaînes paire et impaire par l'intermédiaire du circuit "OU". 4. Diviseur selon la revendication 1, caractérisé en ce qu'il comprend pour réaliser une division modulo 2 à n impair, n+ l bascules 2 impaires dans la première chaîne et 2 bascules paires de la deuxième 2 chaîne, en reliant ensemble les sorties Q des bascules paires et de la dernière bascule Q de numéro impair de la première chaine par l'intermédiaire du circuit "OU". 5. Diviseur selon la revendication 1 pour réaliser une division modulo m à n, m