FR 2769132 A1 19990402 FR 9712298 A 19970929 AMÉLIORATION DE L'ISOLEMENT ENTRE ALIMENTATICNS D'UN CIRCUIT ANALGIQUE-NuMERIQUE La présente invention concerne le domaine des circuits mixtes intégrant à la fois une partie numérique et une partie analogique. La présente invention vise plus particulièrement à améliorer l'isolement entre les alimentations respectives des parties analogique et numérique du circuit intégré. La figure 1 représente, de façon très schématique, un exemple de circuit mixte en technologie CMOS. Dans un circuit intégré 1, les transistors MOS sont répartis en blocs 2, 3 correspondant respectivement aux parties analogique et numérique du circuit. Les blocs analogique 2 et numérique 3 sont séparés l'un de l'autre par une zone 4. Le circuit intégré, généralement monté sur un circuit imprimé (non représenté), est raccordé à des bornes d'alimentation, par exemple, positive Vdd et de masse GND. Les blocs analogique 2 et numérique 3 sont alimentés séparément l'un de l'autre, c'est-à-dire au moyen de broches différentes du circuit intégré. A la figure 1, on a modélisé les différentes inductances et résistances parasites du boîtier et liées à l'alimentation des différents composants des blocs analogique et numérique. Ainsi, l'alimentation d'un composant analogique se fait, depuis la ligne d'alimentation Vdd du circuit imprimé par l'inter médiaire d'une inductance parasite Lap en série avec une résistance parasite Rap, et ce composant est relié à la masse GND du circuit imprimé, également par l'intermédiaire d'une résistance parasite Ran et d'une inductance parasite Lan. De même, l'alimentation d'un composant numérique s'effectue, depuis la ligne Vdd par l'intermédiaire d'une inductance parasite Lnp en série avec une résistance parasite Rnp, et ce composant est relié à la masse CND par l'intermédiaire d'une résistance parasite Rnn en série avec une inductance parasite Lnn. Ces inductances et résistances parasites correspondent pour l'essentiel à la liaison par fil entre un plot de la puce de circuit intégré et la broche correspondante, à cette broche, et à la liaison entre la broche et le support du boîtier de circuit intégré, couramment, un circuit imprime. A chaque commutation d'un transistor MOS du bloc numérique, il se produit une impulsion parasite du courant d'alimentation, et une tension de bruit de la forme L.di/dt + Ri, où L et R correspondent aux résistances et inductances parasites de la liaison concernée, est répercutée sur l'alimentation. On cherche généralement, dans un circuit mixte, à éviter que ce bruit ne pollue la partie analogique du circuit et affecte son fonctionnement. De plus, dans un circuit mixte, l'isolement entre les masses numérique et analogique est délicat, en particulier quand le substrat est assez fortement conducteur (quelques ohms par centimètres). Une première solution classique pour améliorer l'isolement entre les alimentations numérique et analogique est décar- ter le plus possible les blocs 2 et 3 du circuit intégré. On augmente ainsi la résistance de la zone 4 de séparation. Une telle solution présente l'inconvénient évident d'augmenter l'encouibre- ment du circuit. La figure 2 illustre schématiquement une deuxième solution classique pour améliorer l'isolement entre les alimentations numérique et analogique d'un circuit mixte. La figure 2 repré sente, schématiquement, une vue en coupe d'un circuit intégré dans sa région centrale 4 de séparation entre les blocs analogique 2 et numérique 3. A titre d'exemple, on a considéré le cas d'un circuit dans lequel une couche épitaxiale 10 de type P est formée sur une tranche de silicium 11 de type P. La couche épitaxiale 10 constitue le "substrat" dans lequel sont formés des transistors MOS ou des caissons contenant des transistors MOS. Toujours à titre d'exemple et par souci de clarté, on a représenté un seul transistor MOS, respectivement 12, 13 de chaque bloc 2, 3. I1 s'agit de transistors à canal P réalisés dans des caissons 14, 14' de type N. Côté analogique, un contact 15, formé sur une zone 21 fortement dopée (N+), elle-même formée dans le caisson 14, est relié au potentiel Vdd (par l'intermédiaire de l'inductance parasite Lap et la résistance parasite Rap). Côté numérique, un contact 15', formé sur une zone 21' fortement dopée (N+), elle-même formée dans le caisson 14', est relié au potentiel Vdd (par l'intermédiaire de l'inductance parasite Lnp et de la résistance parasite Rnp). On a également représenté, à la figure 2, des contacts 24, 24' de polarisation du substrat 10, respectivement, dans les blocs 2 et 3. Ces contacts sont formés sur des zones, respectivement 25 et 25' fortement dopées (P+). Le contact 24 est relié à la masse analogique (non représentée) du bloc 2, donc à la masse GND du circuit intégré par l'intermédiaire de l'inductance parasite Lan et de la résistance parasite Ran (figure 1). De même, le contact 24 est relié à la masse numérique (non représentée) du bloc 3, donc à la masse GND du circuit intégré par l'intermédiaire de l'inductance parasite Lnn et de la résistance parasite Rnn (figure 1). La présence des contacts 24 et 24' permettent une équipotentialité du substrat 10 et évitent l'apparition de problèmes de verrouillage (latchup). Toute variation de potentiel sur le contact 24' ou sur le contact 15', provenant d'une commutation du bloc numérique 3, engendre un bruit sur le contact 24 par l'intermédiaire du substrat 10 qui forme un chemin de couplage parasite direct entre les masses respectives des parties numérique et analogique. Pour améliorer l'isolement entre les alimentations analogique et numérique pour un écartement donné entre les blocs 2 et 3, on réalise, sur toute la longueur du substrat dans la zone 4, un caisson 16 de type opposé à celui de la couche épitaxiale 10. Dans l'exemple représenté, il s'agit d'un caisson 16 de type N. La présence du caisson 16 réduit l'épaisseur de la couche épitaxiale 10 dans la zone 4 et, par ce biais, la zone de conduction parasite entre les blocs analogique 2 et numérique 3 (entre les transistors 12 et 13). Le plus souvent, le caisson 16 est polarisé par l'alimentation positive du bloc analogique 2 ou du bloc numérique 3 au moyen d'une piste 22 contactant une zone 23 fortement dopée (N+), afin de polariser en inverse la jonction caisson/substrat. A la figure 2, un trait plein 17 symbolise une polarisation du caisson 16 par l'alimentation positive du bloc numérique 3, et une ligne en pointillés 18 symbolise la polarisation du caisson 16 par l'alimentation positive du bloc analogique 2. Un inconvénient d'une telle solution est que les capacités parasites latérales C1, C2 et verticale C3 des jonctions PN créées par le caisson 16 annihilent l'effet escompté. En effet, commue la tension d'alimentation Vdd est polluée par les bruits de commutation de la partie numérique (les bruits de commutation sur les lignes d'alimentation positive et de masse sont équivalents en spectre et en amplitude), ces bruits sont véhiculés par les capacités parasites de jonction du caisson 16. Si le caisson 16 est polarisé par l'alimentation du bloc numérique (connexion 17), du bruit provenant de l'alimentation du bloc 3 est transmis à la masse du bloc analogique à travers les capacités C1 (périmétrique) et C3 (surfacique de fond de caisson). Si le caisson 16 est polarisé par l'alimentation du bloc analogique (connexion 18), un bruit de commutation provenant de la masse du bloc numérique 3 pollue l'alimentation positive du bloc analogique par l'intermédiaire des capacités C2 et C3. La présente invention vise à pallier les inconvénients des solutions connues d'isolement des alimentations entre les parties analogique et numérique d'un circuit mixte. Pour atteindre cet objet, la présente invention prévoit un circuit intégré mixte comprenant au moins un caisson de séparation de blocs analogique et numérique du circuit, ce caisson étant connecté à une première borne d'une alimentation de polarisation d'un des deux blocs et étant de type opposé à celui du substrat du circuit, et une résistance étant intercalée sur la liaison de polarisation du caisson. Selon un mode de réalisation de la présente invention, la résistance est une résistance en silicium polycristallin. Selon un mode de réalisation de la présente invention, la résistance est une résistance diffusée dans le caisson. Selon un mode de réalisation de la présente invention, le circuit comporte deux caissons parallèles, de type opposé à celui du substrat et s'étendant sur toute la longueur du substrat, chaque caisson étant respectivement connecté, par l'intermédiaire d'une résistance, à une première borne de l'alimentation de polarisation d'un des blocs numérique et analogique. Selon un mode de réalisation de la présente invention, le circuit comprend un contact formé sur toute la longueur du substrat, intercalé entre les deux caissons, et relié à une deuxième borne de l'alimentation de polarisation. Selon un mode de réalisation de la présente invention, le ou les caissons sont de type N, le potentiel de la première borne d'alimentation étant le potentiel le plus positif de la tension d'alimentation. Selon un mode de réalisation de la présente invention, le ou les caissons sont de type P, le potentiel de la première borne d'alimentation étant le potentiel le plus négatif de la tension d'alimentation. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles les figures 1 et 2 qui ont été décrites précédemment sont destinées à exposer l'état de la technique et le problème posé les figures 3 et 4 sont des vues schématiques, respectivement de dessus et en coupe, d'un premier mode de réalisation d'un circuit intégré mixte selon la présente invention ; et les figures 5 et 6 sont des vues schématiques, respectivement de dessus et en coupe, d'un deuxième mode de réalisation d'un circuit intégré mixte selon la présente invention. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures et ces figures ne sont pas à l'échelle. Les figures 3 et 4 illustrent, de façon très schématique, un premier mode de réalisation d'un circuit intégré mixte selon la présente invention. Comme précédermient, ce circuit comprend deux blocs, respectivement analogique 2 et numérique 3, séparés par un caisson 16 de type opposé à celui de la couche épitaxiale 10 (figure 4) dans laquelle sont réalisés les transistors 12, 13 respectifs des blocs analogique 2 et numérique 3. Ce caisson 16 est polarisé par une des alimentations des blocs 2 et 3. Une caractéristique de la présente invention est d'intercaler, sur la ligne de polarisation positive du caisson 16 aligne 17 en traits pleins pour une polarisation côté numérique, ou ligne 18 en pointillés pour une polarisation côté analogique), une résistance R. Le rôle de cette résistance est de constituer, avec les capacités parasites C1, C3 ou C2, C3 du caisson 16, une cellule RC de filtrage des bruits de commutation. Grâce à l'adjonction de la résistance R, on introduit une fréquence de coupure sur le chemin du courant passant par les capacités parasites (C1, C3 si le caisson 16 est polarisé par l'alimentation numérique - C2, C3 si le caisson 16 est polarisé par l'alimentation analogique). Cette fréquence de coupure est égale à 1/2?cRC, où C représente la somne des capacités parasites C1, C2, C3 intervenant. On veillera à ne pas choisir une valeur trop élevée pour la résistance R de manière que le caisson 16 soit effectivement polarisé. A titre d'exemple particulier de réalisation, la valeur de la résistance R est comprise entre 10 kS2 et 100 162. La valeur de la capacité parasite intervenant dans le filtrage RC du premier ordre ainsi réalisé dépend de la taille du caisson 16. Plus le caisson 16 est large, plus la capacité parasite est élevée. Les dimensionnements de la résistance R et du caisson 16 dépendent des fréquences de travail du bloc numérique, ce dernier conditionnant le spectre des bruits de commutation. Le spectre des bruits de cortrttLitation de la partie numérique étant généralement élevé (par exemple, compris entre 200 et 400 MHz), la valeur de la résistance R est compatible avec une intégration de celle-ci. Ainsi, la résistance R est, par exemple, une résistance intégrée en silicium polycristallin. A titre de variante, la résistance R est une résistance diffusée, par exemple, directement dans le caisson. A titre d'exemple particulier de réalisation, la fréquence de coupure introduite par le filtre RC de l'invention est de l'ordre de 1 MHz. Le choix entre une polarisation du caisson 16 côté analogique ou côté numérique dépend des seuils de bruits acceptables sur les alimentations des blocs analogique et numérique. Dans le cas (non représenté) où l'alimentation du bloc numérique est divisée en une alimentation destinée au coeur du circuit numérique et une alimentation destinée aux accès d'entrée/sortie, on préférera polariser le caisson 16 par l'alimentation du coeur qui présente un spectre de bruit plus élevé. Les figures 5 et 6 illustrent un deuxième mode de réalisation d'un circuit intégré mixte selon l'invention. Selon ce mode de réalisation, deux caissons 16, 16' de type opposé à celui de la couche épitaxiale 10 du circuit intégré sont respectivement associés aux blocs numérique 3 et analogique 2. Chaque caisson 16, 16' est polarisé par l'intermédiaire d'une résistance R, R' par l'alimentation du bloc 3, 2 auquel il est associé. Un contact supplémentaire 19 s'étend sur toute la longueur du substrat 10 entre les caissons 16 et 16' et polarise celui-ci à la masse par l'intermédiaire d'une zone 26 fortement dopée (P+). Ce contact 19 est relié à la masse GND du circuit imprimé, et est donc à la masse aux bruits de commutation près. Ce deuxième mode de réalisation de l'invention présente l'avantage de drainer les lignes de courant par une zone froide (cest-à-dire, raccordée à la masse), ce qui améliore encore l'isolement entre les alimentations numérique et analogique du circuit intégré. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, le dimensionnement des résistances insérées sur les lignes de polarisation des caissons, et le dimensionnement des caissons participant au filtrage RC dépendent, en particulier, de la place disponible et du spectre des bruits de commutation de la partie numérique. De plus, bien que la présente invention ait été décrite en relation avec un circuit intégré réalisé sur une tranche de type P et dans une couche épitaxiale de type P, la présente invention s'applique également à un circuit intégré mixte réalisé sur une tranche de type N et dans une couche épitaxiale de type N. Dans ce cas, les caissons polarisés par l'intermédiaire des résistances selon la présente invention seront de type P et l'on inversera les connexions à GND et à Vdd. REVENDICATIANS 1. Circuit intégré mixte comprenant au moins un caisson (16, 16') de séparation de blocs analogique (2) et numérique (3) du circuit, ce caisson étant connecté à une première borne d'une alimentation de polarisation d'un des deux blocs et étant de type opposé à celui du substrat (10) du circuit, caractérisé en ce qu'une résistance (R, R') est intercalée sur la liaison (17, 18) de polarisation du caisson. 2. Circuit selon la revendication 1, caractérisé en ce que la résistance (R, R') est une résistance en silicium polycristallin. 3. Circuit selon la revendication 1, caractérisé en ce que la résistance (R, R') est une résistance diffusée dans le caisson (16, 16'). 4. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte deux caissons (16, 16') parallèles, de type opposé à celui du substrat (10) et s'étendant sur toute la longueur du substrat, chaque caisson étant respectivement connecté, par l'intermédiaire d'une résistance (R, R'), à une première borne de l'alimentation de polarisation d'un des blocs numérique (3) et analogique (2). 5. Circuit selon la revendication 4, caractérisé en ce qu'il comprend un contact (19) formé sur toute la longueur du substrat (10), intercalé entre les deux caissons (16, 16'), et relié à une deuxième borne de l'alimentation de polarisation. 6. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le ou les caissons sont de type N, le potentiel de la première borne d'alimentation étant le potentiel le plus positif de la tension d'alimentation. 7. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le ou les caissons sont de type P, le potentiel de la première borne d'alimentation étant le potentiel le plus négatif de la tension d'alimentation.