FR 2782839 A1 20000303 FR 9903952 A 19990330 ARRIÈRE-PLAN DE L'INVENTION ET EXPOSÉ DE L'ART ANTÉRIEUR La présente invention propose un procédé de fabrication d'un dispositif à semiconducteur et plus particulièrement, un procédé de fabrication d'un dispositif à semiconducteur qui inclut l'étape de remplissage d'une partie concave telle qu'une partie d'ouverture et/ou qu'une partie de tranchée avec un matériau électriquement conducteur afin de former un trou de connexion et/ou un câblage en tranchée. Les dispositifs à semiconducteur intégrés selon un degré plus élevé tels que les circuits intégrés à ultra-grande échelle ou ULSI doivent présenter une vitesse de traitement élevée et une durée de vie élevée vis-à-vis de l'électromigration d'un matériau de câblage qui est intensifiée compte tenu d'une augmentation de la consommation d'énergie. Classiquement, un alliage à base d'aluminium (par exemple AI- 0,5%Cu, AI-1%Si-0,5%Cu) est de façon générale utilisé en tant que matériau de câblage pour un dispositif à semiconducteur. Pour une augmentation supplémentaire de la vitesse d'un dispositif à semiconducteur, il est nécessaire d'utiliser du cuivre (Cu), de l'argent (Ag) ou similaire, qui présentent une valeur de résistance spécifique plus faible, en tant que matériau de câblage. En particulier, le cuivre présente une résistance spécifique faible, aussi faible que 1,8 pn.cm, et il est avantageux pour l'augmentation de la vitesse d'un dispositif à semiconducteur et en outre, il présente une durée de vie excellente vis-à-vis de l'électromigration qui est d'un ordre de grandeur supérieur à celle d'un quelconque alliage à base d'aluminium de telle sorte qu'on s'attend à ce que ce soit le matériau de câblage de la génération suivante qui remplacera l'alliage à base d'aluminium. Dans le même temps, un dispositif à semiconducteur comporte un certain nombre de trous de contact ou de trous de via (ces trous seront de façon générique appelés ci-après "trous de connexion") qui sont formés pour connecter des éléments ou des câblages à multiples couches. De façon générale, les trous de connexion sont formés en formant des parties d'ouverture (des trous) dans une inter-couche isolante et en remplissant un matériau électriquement conducteur dans les parties d'ouverture. Lorsqu'un alliage à base d'aluminium est utilisé en tant que matériau électriquement conducteur, les parties d'ouverture sont aisément remplies. Cependant, lorsque du cuivre est utilisé, il est difficile de remplir complètement les parties d'ouverture avec du cuivre. C'est-à- dire que lors d'un procédé de pulvérisation haute température et lors d'un procédé de refluage qui sont fréquemment utilisés pour remplir des parties d'ouverture avec un alliage à base d'aluminium, la température de processus est établie à approximativement 450 C. A la différence de l'alliage à base d'aluminium, le cuivre présente une température de fusion élevée et les parties d'ouverture ne peuvent pas être remplies de façon fiable avec du cuivre à la température de processus mentionnée ci-avant. En outre, même si des parties d'ouverture ont pu être remplies de façon expérimentale, il est très difficile de remplir selon un niveau de fiabilité d'un défaut pour 106 des parties d'ouverture dans un ULSI à 100 pour cent avec du cuivre. Dans les récentes années, en outre, on a utilisé dans la pratique ce que l'on appelle un procédé à remplissage unique selon lequel des parties de tranchée sont formées dans une inter-couche isolante et sont remplies d'un matériau de câblage constitué par du cuivre afin de former un câblage en tranchée ou ce que l'on appelle un procédé à remplissage double selon lequel des parties de tranchée et des parties d'ouverture (des trous) formées dans des fonds des parties de tranchée sont remplies d'un matériau de câblage qui est constitué par du cuivre afin de former un câblage en tranchée et des trous de via d'un seul tenant. La partie d'ouverture (le trou) et la partie de tranchée seront appelées ci-après "parties concaves". En tant que procédé permettant de remplir de façon précise les parties concaves avec du cuivre, un procédé d'électroplacage a attiré l'attention dans les récentes années. Un film de cuivre formé au moyen d'un procédé d'électroplacage présente une concentration faible en impuretés et présente une valeur de résistance faible. Il est par conséquent avantageux d'utiliser du cuivre en tant que matériau électriquement conducteur ou en tant que matériau de câblage pour augmenter la vitesse d'un dispositif à semiconducteur. Cependant, le remplissage des parties concaves avec du cuivre dépend fortement du recouvrement de marche d'une sous-couche (couche de germe) qui est requise pour former une couche de cuivre au moyen d'un procédé d'électroplacage. C'est-à-dire que lorsque les parties concaves sont remplies avec du cuivre au moyen d'un procédé d'électroplacage, la couche de germe doit présenter un recouvrement de marche suffisamment bon. Classiquement, une couche de cuivre présentant une épaisseur d'approximativement 100 nm formée au moyen d'un procédé de pulvérisation est utilisée en tant que couche de germe (voir le journal qui paraît mensuellement "Semiconductor World", Décembre 1997, page 192). Cependant, une couche de germe qui est formée par un procédé de pulvérisation est médiocre du point de vue du recouvrement de marche et il est difficile de former une couche de germe dans les parties concaves de façon uniforme dans de nombreux cas. En tant que résultat, lorsqu'une couche de cuivre est formée sur la couche de germe au moyen d'un procédé d'électroplacage, la vitesse de croissance de la couche de cuivre est non uniforme et se pose le problème constitué par le fait que les parties concaves ne peuvent pas être remplies de façon fiable avec la couche de cuivre ou constitué par le fait que des vides dans la couche de cuivre à l'intérieur de la partie concave sont susceptibles d'apparaître. OBJET ET RÉSUMÉ DE L'INVENTION Par conséquent, un objet de la présente invention consiste à proposer un procédé de fabrication d'un dispositif à semiconducteur qui permette la formation de trous de connexion et/ou d'un câblage en tranchée hautement fiables en remplissant de façon fiable des parties (des Evidements) concaves telles que des parties d'ouverture (des trous) et/ou des parties de tranchée avec un matériau électriquement conducteur conformément à un procédé d'électroplacage. L'objet mentionné ci-avant est atteint au moyen d'un procédé de fabrication d'un dispositif à semiconducteur proposé par la présente invention qui comprend les étapes de: (A) formation d'une partie concave dans une inter-couche isolante formée sur un substrat de telle sorte qu'une partie du substrat soit exposée dans un fond de la partie concave; (B) formation d'une première couche électriquement conductrice sur l'inter-couche isolante y compris dans l'intérieur de la partie concave, au moyen d'un procédé de placage autocatalytique; et (C) formation d'une seconde couche électriquement conductrice sur la première couche électriquement conductrice au moyen d'un procédé d'électroplacage, afin de remplir la partie concave avec la seconde couche électriquement conductrice. L'expression "parties concaves" telle qu'utilisée ici se réfère de façon générique à une partie d'ouverture (un trou), à une partie de tranchée ou à une combinaison d'une partie de tranchée avec une partie d'ouverture (un trou) formée dans le fond de la partie de tranchée. L'expression "procédé de placage autocatalytique" signifie un placage par réduction chimique dans lequel des ions métalliques dans une solution de placage sont réduits et sont précipités avec un produit chimique et ce procédé est également appelé "placage chimique". La première couche électriquement conductrice joue le rôle de couche de germe pour former la seconde couche électriquement conductrice au moyen d'un procédé d'électroplacage. En outre, la première couche électriquement conductrice fonctionne également en tant que cathode pour former la seconde couche électriquement conductrice au moyen d'un procédé d'électroplacage. La première couche électriquement conductrice peut être une couche qui est formée en continu au moins sur l'inter- couche isolante (y compris l'intérieur de la partie concave) sur laquelle la seconde couche électriquement conductrice doit être formée. En outre, il suffit que l'épaisseur de la première couche électriquement conductrice soit égale ou supérieure à l'épaisseur d'une couche monomoléculaire d'atomes. Lorsque l'épaisseur de la première couche électriquement conductrice est trop importante, une partie au voisinage de la partie d'extrémité supérieure (une partie d'angle) de la partie concave peut se gonfler lorsque la première couche électriquement conductrice est formée. En tant que résultat, lorsque la seconde couche électriquement conductrice est formée sur la première couche électriquement conductrice au moyen d'un procédé d'électroplacage, des vides peuvent apparaître dans la seconde couche électriquement conductrice à l'intérieur de la partie concave dans certaines conditions d'électroplacage. Par conséquent, I'épaisseur de la première couche électriquement conductrice est de préférence de 100 nm ou moins, de façon davantage préférable de 5 nm à 100 nm, de façon particulièrement préférable de 5 nm à 50 nm. La première couche électriquement conductrice et la seconde couche électriquement conductrice peuvent être constituées à partir du même matériau ou elles peuvent être constituées en des matériaux différents pour autant que la seconde couche électriquement conductrice peut être formée au moyen d'un procédé d'électroplacage sans problème. Le matériau pour la première couche électriquement conductrice inclut Cu, Ni, des alliages à base de Ni (par exemple Ni- Co, Ni-Co-B, Ni-Co-P, Ni-Fe-P et Ni-W-P), Pt, Ti, Cr, Co, des alliages à base de Co (par exemple Co-Fe-P, Co-W-P, Co-Sn-P, Co-Zn-P et Co-Mn-P), Pd, Ag, Au, Zn, Sn, Rh, TiN/Ti, TiN/Rh, TiN/Pt, Zr, Hf, Ta, Mo, W, In, Ge et Pb. Le matériau pour la seconde couche électriquement conductrice inclut Cu, Ag et Pt. Lorsque la première couche électriquement conductrice comporte une structure à deux couches comme représenté au moyen de TiN/Ti mentionné ci-avant etc., le matériau avant "/" forme une couche sur le côté de la seconde couche électriquement conductrice et le matériau après "/" forme une couche sur le côté de l'inter-couche isolante. "/" dans une structure de couches est également utilisé dans ce sens ci-après. La première couche électriquement conductrice qui est constituée par un certain matériau présente quelquefois une co- fonction en tant que couche d'anti-diffusion (également appelée couche de barrière) pour empêcher la diffusion d'atomes constituant la seconde couche électriquement conductrice à l'intérieur de l'inter- couche isolante. Dans ce cas, aucune couche d'anti-diffusion n'est requise. Lorsque la première couche électriquement conductrice est constituée en un certain matériau, le procédé de fabrication d'un dispositif à semiconducteur produit au moyen de la présente invention inclut de préférence en outre l'étape consistant à former une couche d'anti-diffusion sur l'inter-couche isolante y compris dans l'intérieur de la partie concave, avant la formation de la première couche électriquement conductrice, pour empêcher la diffusion d'atomes constituant la première couche électriquement conductrice et/ou d'atomes constituant la seconde couche électriquement conductrice à l'intérieur de l'inter-couche isolante. Le matériau pour la couche d'anti- diffusion inclut Ti, TiN, TiW, TiSiN, W, WN, WSiN, Rh, Pt, Ta, TaN et TaSiN. En outre, la couche d'anti-diffusion peut comporter une structure à deux couches en TiN/Ti, TiN/Rh, TiN/Pt ou TaN/Ta ou une structure à trois couches en Ta/TaN/Ta. Parmi ces matériaux, la couche d'anti- diffusion est de préférence constituée en un matériau choisi parmi le groupe comprenant TiN, TiN/Ti, Ta, TaN, TaN/Ta et Ta/TaN/Ta. La couche d'anti-diffusion peut être formée par exemple au moyen d'un procédé de pulvérisation ou au moyen d'un procédé de dépôt chimique en phase vapeur (CVD). Lorsque la seconde couche électriquement conductrice est formée directement sur la couche d'anti-diffusion qui est constituée à partir du matériau mentionné ci- avant, la seconde couche électriquement conductrice peut ne pas être formée sur la couche d'anti-diffusion ou l'adhérence entre la couche d'anti-diffusion et la seconde couche électriquement conductrice peut être médiocre dans certains cas. Le substrat inclut un substrat semiconducteur en silicium, une couche d'isolation (une couche d'isolation inférieure ou une couche d'isolation de substrat) formée sur par exemple un substrat semiconducteur en silicium et une combinaison d'une couche d'isolation (couche d'isolation inférieure ou couche d'isolation de substrat) formée sur par exemple un substrat semiconducteur en silicium avec un câblage de couche inférieure (câblage de substrat) formé sur ou dans la couche d'isolation mentionnée ci-avant ou avec des trous de connexion formés dans la couche d'isolation mentionnée ci-avant. Le matériau pour former l'inter- couche isolante (le diélectrique d'inter-couche ou ILD) inclut SiO2, SiN, SiON, SiOF, SiC, du SOG (verre déposable par centrifugation) organique présentant une constante diélectrique k (= s/so), par exemple de 3,5 ou moins et des matériaux isolants présentant une constante diélectrique tels que des résines polyimides et des résines à base de fluor (par exemple fluorocarbone, tétrafluoréthylène amorphe, éther polyarylique, éther fluoroarylique, fluoropolyimide, parylène, benzocyclobutène, carbone amorphe, polymère cycloperfluoro-carbone et fluorofullérène). En outre, I'inter-couche isolante peut comporter une structure à multiples couches constituée par les matériaux mentionnés ci-avant. La présente invention peut être appliquée au procédé de fabrication de divers dispositifs à semiconducteur, plus spécifiquement à la fabrication par exemple d'un LSI CMOS, d'un LSI MOS, d'un LSI bipolaire et d'un LSI CMOS bipolaire. En outre, elle peut être appliquée à la fabrication d'un dispositif de détection d'image à l'état solide (capteur d'image) et d'un transistor à film mince. Conformément au procédé de fabrication d'un dispositif à semiconducteur proposé par la présente invention, la première couche électriquement conductrice qui joue le rôle de couche de germe pour former la seconde couche électriquement conductrice au moyen d'un procédé d'électroplacage est formée au moyen d'un procédé de placage autocatalytique. Par comparaison avec un procédé classique dans lequel la première couche électriquement conductrice est formée au moyen d'un procédé de pulvérisation ou au moyen d'un procédé CVD, par conséquent, la première couche électriquement conductrice peut être formée dans les parties concaves dans un état dans lequel elle épouse fidèlement la forme de ces parties et de manière uniforme avec un recouvrement de marche excellent. En outre, la seconde couche électriquement conductrice est formée sur la première couche électriquement conductrice au moyen d'un procédé d'électroplacage. Le principe de base de l'électroplacage est comme suit. C'est-à-dire que, lors de l'électroplacage, le substrat (par exemple le substrat semiconducteur en silicium) sur lequel la première couche électriquement conductrice est formée est immergé dans un bain de placage et un champ électrique est appliqué en utilisant la première couche électriquement conductrice en tant que cathode et une plaque d'électrode (un barreau) dans le bain de placage en tant qu'anode. Des cations dans le bain de placage adhèrent sur le côté du substrat sous l'action du champ électrique et ainsi, la seconde couche électriquement conductrice est déposée sur la première couche électriquement conductrice. Puisque la première couche électriquement conductrice a été formée dans un état dans lequel elle épouse de façon fidèle la forme sous-jacente et de manière uniforme avec un recouvrement de marche excellent, la vitesse de croissance de la seconde couche électriquement conductrice sur la première couche électriquement conductrice en vient à être uniforme. En tant que résultat, les parties concaves peuvent être remplies de façon fiable avec la seconde couche électriquement conductrice. BRÈVE DESCRIPTION DES DESSINS Les figures 1A, lB et 1C sont des vues en coupe partielle schématiques d'une inter-couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 1; les figures 2A et 2B qui font suite à la figure 1C sont des vues en coupe partielle schématiques de l'inter-couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 1; les figures 3A et 3B sont des vues en coupe partielle schématiques d'une inter-couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 2; les figures 4A et 4B qui font suite à la figure 3B sont des vues en coupe partielle schématiques de l'inter-couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 2; les figures 5A et 5B sont des vues en coupe partielle schématiques d'une inter-couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 3; les figures 6A et 6B qui font suite à la figure 5B sont des vues en coupe partielle schématiques de l'inter-couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 3; et les figures 7A et 7B qui font suite à la figure 6B sont des vues en coupe partielle schématiques de l'inter- couche isolante etc. permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 3. DESCRIPTION DES MODES DE RÉALISATION PRÉFÉRÉS Le procédé de fabrication d'un dispositif à semiconducteur proposé par la présente invention sera ci-après expliqué en détail par report aux dessins annexés. Exemple 1 Selon le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 1, les parties concaves sont des parties ouvertes (des trous) et ce que l'on appelle des trous de via sont formés dans une inter-couche isolante (ILD). Le substrat comprend une combinaison d'une couche d'isolation inférieure (couche d'isolation de substrat) formée sur un substrat semiconducteur en silicium avec un câblage de couche inférieure (câblage de substrat) formé sur la couche d'isolation inférieure. En outre, un câblage doit être formé sur l'inter-couche isolante (surface de l'inter-couche isolante) d'un seul tenant avec les trous de via. Le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 1 sera expliqué ci-après par report aux figures 1A, lB, 1C, 2A et 2B qui représentent des vues en coupe partielle schématiques de l'inter-couche isolante et similaire. [Etape 100] Tout d'abord, une couche d'isolation inférieure 11 en SiO2 est formée au moyen d'un procédé CVD sur un substrat semiconducteur en silicium (non représenté) dans lequel des éléments (non représentés) tels que des transistors etc. sont formés conformément à un procédé général de fabrication d'un dispositif à semiconducteur. Puis un câblage de couche inférieure 12 est formé sur la couche d'isolation inférieure 11. Le câblage de couche inférieure 12 présente une structure par exemple dans laquelle une couche en TiN/Ti 12A en tant que couche de barrière, une couche en cuivre 12B et une couche en TiN 12C sont formées consécutivement et ainsi, un substrat 10 (voir figure 1A) qui comprend une combinaison de la couche d'isolation inférieure 11 avec le câblage de couche inférieure 12 formé sur la couche d'isolation inférieure 11 peut être formé. La couche en TiN 12C fonctionne en tant que couche antireflet requise lors d'une étape de lithographie. Le câblage de couche inférieure mentionné ci-avant 12 s'étend suivant la direction perpendiculaire par rapport à la surface de papier du dessin. [Etape 110] Puis une inter-couche isolante (ILD) 13 présentant une épaisseur de par exemple 0,8 pm est formée en SiO2 sur le substrat au moyen d'un procédé CVD assisté plasma en utilisant de l'orthosilicate tétraéthylique (TEOS). Puis une partie d'ouverture (trou) 14 est formée dans l'inter-couche isolante 13 de manière à être positionnée sur le câblage de couche inférieure 12 conformément à une technique de lithographie et à une technique de gravure. De cette manière, dans l'inter-couche isolante 13 formée sur le substrat 10, la partie d'ouverture (partie concave) 14 peut être formée de telle sorte qu'une partie du substrat (le câblage de couche inférieure 12) soit exposée dans le fond de la partie d'ouverture 14 (voir figure 1 B). Le SiO2 mentionné ci-avant peut être remplacé par un matériau isolant présentant une constante diélectrique faible. Dans ce cas, l'inter- couche isolante peut être formée en formant une couche en un matériau présentant une constante diélectrique faible sur le substrat au moyen d'un procédé de revêtement par centrifugation et en durcissant le matériau présentant une constante diélectrique faible à une température par exemple d'approximativement 400 C. En outre, dans ce cas, une couche d'isolation en SiO2 peut être formée et une couche d'isolation en un matériau présentant une constante diélectrique faible peut être formée dessus de telle sorte que l'inter-couche isolante comprend deux couches d'isolation. [Etape 120] Puis une couche d'anti-diffusion 15 présentant une épaisseur de par exemple 50 nm est formée par exemple en TiN sur l'inter- couche isolante 13 y compris à l'intérieur de la partie d'ouverture 14 par exemple au moyen d'un procédé de pulvérisation. Le tableau 1 représente un exemple de conditions pour former une telle couche d'anti- diffusion 15. Par ailleurs, la couche d'anti-diffusion 15 présentant une épaisseur de par exemple 30 nm peut être formée par exemple en TaN. Le tableau 2 représente les conditions pour former une telle couche d'anti-diffusion 15. Tableau 1 Cible Ti Gaz de traitement Ar/N2 = 60/120 SCCM Pression 0,67 Pa Alimentation continue 8 kW Température de formation 200 C Nota: SCCM = unité de mesure de débit arbitraire Tableau 2 Cible Ta Gaz de traitement Ar/N2 = 20/70 SCCM Pression 0,3 Pa Alimentation continue 12 kW Température de formation 200 C Nota: SCCM = unité de mesure de débit arbitraire [Etape 130] Après qu'un traitement par catalyseur et qu'un traitement par accélérateur sont mis en oeuvre, une première couche électriquement conductrice 16 qui joue le rôle de couche de germe est formée au moyen d'un procédé de placage autocatalytique sur l'inter-couche isolante 13 y compris à l'intérieur de la partie d'ouverture (partie concave) 14, plus spécifiquement sur la couche d'anti-diffusion 15 selon l'exemple 1 (voir figure 1C). La première couche électriquement conductrice 16 est constituée par du cuivre (Cu) et elle présente une épaisseur de par exemple 50 nm. Le tableau 3 représente un exemple des conditions de formation de la première couche électriquement conductrice 16. La solution de placage contient de faibles quantités d'un stabiliseur et d'un agent de mouillage. Tableau 3 Solution de placage Sulfate de cuivre (CuSO4 5H20) 7 g/litre Formalin (37% HCHO) 20 ml/litre Hydroxyde de sodium (NaOH) 10 g/litre Tartarate de sodium potassium 20 g/litre Température du bain 50 C de placage La première couche électriquement conductrice 16 formée au moyen d'un procédé de placage autocatalytique est excellente du point de vue du recouvrement de marche et elle présente une épaisseur uniforme. En outre, les grains cristallins de la première couche électriquement conductrice mentionnée ci-avant 16 présentent de façon générale le plan atomique des plus faibles distances inter- atomiques tel qu'une orientation de plan (111) et par conséquent, et ils présentent une durée de vie excellente vis-à-vis de l'électromigration. [Etape 140] Puis une seconde couche électriquement conductrice 17 est formée sur la première couche électriquement conductrice 16 au moyen d'un procédé d'électroplacage afin de remplir la partie d'ouverture (la partie concave) 14 avec la seconde couche électriquement conductrice 17 et ainsi, un trou de via 18 est terminé (voir figure 2A). L'épaisseur de la seconde couche électriquement conductrice 17 qui est constituée par du cuivre peut être une épaisseur suffisante pour remplir complètement la partie d'ouverture 14. Le tableau 4 représente un exemple des conditions de formation de la seconde couche électriquement conductrice 17. Tableau 4 Solution de placage CuSO4 5H20 Température du bain de placage 30 C Tension 10 V Densité de courant 20 A/dm2 Plaque d'anode Plaque en Cu [Etape 150] Puis la seconde couche électriquement conductrice 17 qui est constituée par du cuivre, la première couche électriquement conductrice 16 qui est constituée par du cuivre et la couche d'anti- diffusion 15 qui est constituée par du TiN sont conformées conformément à une technique de lithographique et une technique de gravure par voie sèche afin de former un motif de câblage souhaité (voir figure 2B). Le tableau 5 représente un exemple des conditions de gravure par voie sèche. De la manière mentionnée ci-avant, un câblage de couche supérieure 19 est formé sur l'inter-couche isolante 13 d'un seul tenant avec le trou de via 18. Tableau 5 Gaz de gravure SiCI2/N2 = 10/100 SCCM Pression 26 Pa Puissance RF 500 W Température de gravure 300 C Nota: SCCM = unité de mesure de débit arbitraire Ensuite, une couche d'isolation supérieure, une couche de protection de câblage et similaire sont formées conformément au procédé général de fabrication d'un dispositif à semiconducteur afin de parachever le dispositif à semiconducteur. Selon une variante, au niveau de [Etape 150], un câblage peut être formé comme suit. La seconde couche électriquement conductrice 17, la première couche électriquement conductrice 16 et la couche d'anti-diffusion 15 sur l'inter-couche isolante 13 sont ôtées conformément à un procédé de polissage chimique/mécanique ou CMP sous des conditions par exemple présentées dans le tableau 6, une couche en un matériau de câblage est formée sur l'inter-couche isolante 13 par exemple au moyen d'un procédé de pulvérisation et la couche en un matériau de câblage est conformée afin de former le câblage de couche supérieure. Le procédé d'enlèvement de la seconde couche électriquement conductrice 17, de la première couche électriquement conductrice 16 et de la couche d'anti-diffusion 15 ne sera pas limité à un procédé CMP et ces couches peuvent être ôtées au moyen d'un procédé d'aplanissement par gravure partielle. Tableau 6 Matériau de polissage Boue préparée en mettant en suspension du FeNO3 dans du peroxyde d'hydrogène aqueux Débit d'écoulement du matériau 20SCCM de polissage Pression de la tête de polissage 0,28 kgf/cm2 Nombre de tours du substrat 20 tours par minute (tpm) Nombre de tours de la tête 20 tpm Nota:SCCM = unité de mesure de débit arbitraire Exemple 2 Selon le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 2, les parties concaves sont des parties de tranchée. Des trous de via sont formés dans une inter- couche d'isolation inférieure puis un câblage en tranchée connecté aux trous de via est formé dans une inter-couche isolante. C'est-à-dire que I'exemple 2 concerne un procédé à remplissage unique. Les trous de via peuvent être formés de la même manière que selon l'exemple 1 ou peuvent être formés au moyen d'un procédé différent. Un substrat comprend une combinaison d'une inter-couche isolante inférieure formée sur une couche d'isolation inférieure avec un trou de via formé dans l'inter-couche d'isolation inférieure. Le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 2 sera expliqué ci-après par report aux figures 3A, 3B, 4A et 4B qui représentent des vues en coupe partielle schématiques de l'inter-couche d'isolation et similaire. Selon l'exemple 2, la couche d'anti-diffusion et l'inter-couche d'isolation o un câblage en tranchée doit être formé seront appelées "seconde couche d'anti-diffusion" et "seconde inter-couche d'isolation" pour les distinguer clairement de la couche d'anti-diffusion et de l'inter-couche isolante de l'exemple 1. En outre, I'inter-couche isolante inférieure qui constitue le substrat et dans laquelle le trou de via est formé sera appelée "l'inter-couche isolante 13". [Etape 200] Tout d'abord, les [Etape 100] à [Etape 140] de l'exemple 1 sont mises en oeuvre puis la seconde couche électriquement conductrice 17, la première couche électriquement conductrice 16 et la couche d'antidiffusion 15 sur l'inter-couche isolante 13 sont ôtées (voir figure 3A) conformément à un procédé CMP sous les conditions représentées dans le tableau 6 et ainsi, un trou de via 18 est formé. Le procédé d'enlèvement de la seconde couche électriquement conductrice 17, de la première couche électriquement conductrice 16 et de la couche d'anti-diffusion 15 sur l'inter-couche isolante 13 ne sera pas limité au procédé CMP et ces couches peuvent être ôtées au moyen d'un procédé d'aplanissement par gravure partielle. En outre, le procédé de formation des trous de via selon l'exemple 2 ne sera pas limité au procédé de formation mentionné ci- avant et ces trous de via peuvent être formés par exemple au moyen de ce que l'on appelle un procédé de recouvrement par tungstène CVD. Le procédé de recouvrement par tungstène CVD se réfère à un procédé selon lequel une couche en Ti et une couche en TiN sont formées consécutivement sur l'inter-couche isolante 13 y compris à l'intérieur de la partie d'ouverture 14 formée sur l'inter-couche isolante 13 puis une couche de tungstène est formée sur l'inter-couche isolante 13 y compris sur la partie d'ouverture 14 au moyen d'un procédé CVD puis la couche de tungstène, la couche en TiN et la couche en Ti sur l'inter-couche isolante 13 sont ôtées. [Etape 210] Puis une seconde inter-couche isolante 23 présentant une épaisseur par exemple de 0,6 pm est formée en SiO2 sur la totalité de la surface au moyen d'un procédé CVD. Puis une partie de tranchée 24 est formée dans la seconde inter-couche isolante 23 sur le trou de via 18 conformément à une technique de lithographie et à une technique de gravure par voie sèche (voir figure 3B). La partie de tranchée mentionnée ci-avant 24 s'étend suivant la direction perpendiculaire par rapport à la surface de papier du dessin. [Etape 220] Puis une seconde couche d'anti-diffusion 25 présentant une épaisseur de par exemple 50 nm est formée en TiN sur la seconde intercouche isolante 23 y compris à l'intérieur de la partie de tranchée 24 sous les conditions présentées dans le tableau 1. Puis une première couche électriquement conductrice 26 est formée sur la seconde inter- couche isolante 23 y compris à l'intérieur de la partie de tranchée (partie concave) 24, plus spécifiquement sur la seconde couche d'anti- diffusion 25, au moyen d'un procédé de placage autocatalytique. La première couche électriquement conductrice 26 joue le rôle de couche de germe et elle présente une épaisseur de 50 nm et elle est constituée par du cuivre (Cu). La première couche électriquement conductrice 26 peut être formée sous les conditions présentées dans le tableau 3. [Etape 230] Puis une seconde couche électriquement conductrice 27 est formée sur la première couche électriquement conductrice 26 par un procédé d'électroplacage sous les conditions présentées dans le tableau 4 à titre d'exemple, afin de remplir la parie de tranchée (partie concave) 24 avec la seconde couche électriquement conductrice 27 (voir figure 4A). L'épaisseur de la seconde couche Èlectriquement conductrice 27 qui est constituée par du cuivre (Cu) peut être une épaisseur suffisante pour remplir complètement la partie de tranchée 24. [Etape 240] Puis la seconde couche électriquement conductrice 27, la première couche électriquement conductrice 26 et la seconde couche d'anti-diffusion 25 sur la seconde inter-couche isolante 23 sont ôtées (voir figure 4B) à l'aide d'un procédé CMP sous les conditions présentées dans le tableau 6 et ainsi, un câblage en tranchée 28 dans lequel la partie de tranchée (partie concave) 24 est remplie avec la seconde couche électriquement conductrice 27 est parachevée. Le procédé pour enlever la seconde couche électriquement conductrice 27, la première couche électriquement conductrice 26 et la seconde couche d'anti-diffusion 25 sur la seconde inter-couche isolante 23 n'est pas limité au procédé CMP et ces couches peuvent être enlevées par exemple au moyen d'un procédé d'aplanissement par gravure partielle. Ensuite, une couche d'isolation supérieure, une couche de protection de câblage et similaire sont formées conformément à un processus général pour fabriquer un dispositif à semiconducteur afin de parachever le dispositif à semiconducteur. Exemple 3 Selon le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 3, une partie concave est une combinaison d'une partie de tranchée avec une partie d'ouverture. Et des trous de via ainsi qu'un câblage en tranchée sont formés d'un seul tenant dans une inter-couche isolante. C'est-à-dire que l'exemple 3 concerne un procédé à remplissage double. En outre, le substrat comprend une combinaison d'une couche d'isolation inférieure formée sur un substrat semiconducteur en silicium avec un câblage de couche inférieure formé sur la couche d'isolation inférieure. Le procédé de fabrication d'un dispositif à semiconducteur selon l'exemple 3 sera expliqué ci-après par report aux figures 5A, 5B, 6A, 6B, 7A et 7B qui représentent des vues en coupe partielle schématiques de l'inter- couche isolante et similaire. [Etape 300] Tout d'abord, [Etape 100] de l'exemple 1 est mise en oeuvre. [Etape 310] Puis une première couche d'isolation 33A présentant une épaisseur de par exemple 0,8 pm est formée en SiO2 sur un substrat conformément à un procédé CVD assisté plasma qui utilise de l'orthosilicate tétraéthylique (TEOS). Puis une seconde couche d'isolation 33B présentant une épaisseur de par exemple 50 nm est formée en SiN sur la première couche d'isolation 33A conformément par exemple à un procédé CVD basse pression (LP-CVD) ou à un procédé CVD assisté plasma. Le tableau 7 représente un exemple de conditions de formation de la seconde couche d'isolation 33B au moyen d'un procédé CVD assisté plasma. Tableau 7 Gaz de réaction SiH4/NH3/N2 = 265/100/4000 SCCM Pression 565 Pa Température 400 C Nota: SCCM = unité de mesure de débit arbitraire Puis une partie de trou 33b présentant un diamètre de 0,3 pm est formée dans la seconde couche d'isolation 33B conformément à une technique de lithographie et à une technique de gravure par voie sèche (voir figure 5A). Puis une troisième couche d'isolation 33C présentant une épaisseur de par exemple 0,5 pm est formée sur la totalité de la surface par exemple au moyen d'un procédé CVD. Le matériau pour la troisième couche d'isolation 33C peut être le même que celui pour la première couche d'isolation 33A. De cette manière, une inter-couche isolante 33 présentant une structure à trois couches peut être formée. Puis la surface de l'inter-couche isolante 33 est aplanie ou lissée par polissage, par exemple au moyen d'un procédé CMP. Puis un masque de gravure est formé en un matériau de réserve sur l'inter-couche isolante 33 conformément à une technique de lithographie et la troisième couche d'isolation 33C est gravée par l'intermédiaire du masque de gravure, par exemple au moyen d'un procédé de gravure ionique réactive ou RIE et ainsi, une partie de tranchée 34A est formée dans la troisième couche d'isolation 33C (voir figure 5B). La partie de tranchée 34A s'étend suivant une direction perpendiculaire par rapport à la surface de papier du dessin. Lorsque la troisième couche d'isolation 33C est gravée, la seconde couche d'isolation 33B qui est constituée par du SiN joue le rôle d'arrêt de gravure. En outre, après que la seconde couche d'isolation 33B est exposée, la première couche d'isolation 33A est gravée avec la seconde couche d'isolation 33B qui joue le rôle de masque de gravure et ainsi, une partie d'ouverture (un trou) 34B est formée dans le fond de la partie de tranchée 34A (voir figure 6A). De cette manière, la partie d'ouverture 34B et la partie de tranchée 34A qui constituent la partie concave peuvent être formées dans l'inter-couche isolante 33 qui est formée sur le substrat 10 de telle sorte qu'une partie du substrat , plus spécifiquement une partie du câblage de couche inférieure 12, soit exposée dans le fond de la partie concave, plus spécifiquement dans le fond de la partie d'ouverture 34B. Le tableau 8 représente un exemple de conditions de gravure pour former les première et troisième couches d'isolation 33A et 33C constituées en SiO2. En outre, le tableau 9 représente un exemple de conditions pour graver les première et troisième couches d'isolation 33A et 33C qui sont constituées par un matériau ou par des matériaux organiques présentant une constante diélectrique faible. Tableau 8 Gaz de gravure C4F8 = 50 SCCM Pression 2 Pa Puissance RF 1,2 kW Nota: SCCM = unité de mesure de débit arbitraire Tableau 9 Gaz de gravure CHF3/02/He = 5/50/200 SCCM Température -10 C Puissance RF 0,5 kW Nota: SCCM = unité de mesure de débit arbitraire Selon une variante, la partie d'ouverture qui est ouverte au travers de la troisième couche d'isolation 33C, de la seconde couche d'isolation 33B et de la première couche d'isolation 33A peut être formée tout d'abord conformément à une technique de lithographie et à une technique de gravure par voie sèche puis la partie de tranchée peut être formée dans la troisième couche d'isolation 33C conformément à une technique de lithographie et à une technique de gravure par voie sèche. Dans ce cas, la seconde couche d'isolation 33B qui est constituée par du SiN joue le rôle d'arrêt de gravure lorsque la partie de tranchée est formée dans la troisième couche d'isolation 33C. [Etape 320] Puis une couche d'anti-diffusion 35 présentant une épaisseur de par exemple 50 nm est formée en TiN sur l'inter-couche d'isolation 33 y compris à l'intérieur de la partie de tranchée 34A et à l'intérieur de la partie d'ouverture 34B conformément par exemple à un procédé de pulvérisation. La couche d'anti-diffusion 35 peut être formée par exemple sous les conditions présentées dans le tableau 1. [Etape 330] Puis une première couche électriquement conductrice 36 est formée sur l'inter-couche isolante 33 y compris les intérieurs de la partie de tranchée 34A et de la partie d'ouverture 34B qui constituent la partie concave, plus spécifiquement sur la couche d'anti-diffusion 35 selon l'exemple 3 conformément à un procédé de placage autocatalytique (voir figure 6B). La première couche électriquement conductrice 36 joue le rôle de couche de germe et elle présente une épaisseur de 50 nm et elle est constituée en cuivre (Cu). La première couche électriquement conductrice 36 peut être formée par exemple sous les conditions présentées dans le tableau 3. [Etape 340] Puis une seconde couche électriquement conductrice 37 est formée sur la première couche électriquement conductrice 36 au moyen d'un procédé d'électroplacage afin de remplir la partie de tranchée 34A de la partie d'ouverture 34B (qui constitue la partie concave) avec la seconde couche électriquement conductrice 37 et ainsi, un trou de via 38B est terminé (voir figure 7A). L'épaisseur de la seconde couche électriquement conductrice 37 qui est constituée en cuivre (Cu) peut être une épaisseur qui suffit pour remplir complètement la partie de tranchée 34A et la partie d'ouverture 34B, par exemple 1,0 pm. La seconde couche électriquement conductrice 37 peut être formée par exemple sous les conditions présentées au niveau du tableau 4. [Etape 350] Puis la seconde couche électriquement conductrice 37, la première couche électriquement conductrice 36 et la couche d'anti- diffusion 35 sur l'inter-couche isolante 33 sont ôtées conformément à un procédé CMP sous les conditions présentées dans le tableau 6 et ainsi, un câblage en tranchée 38A dans lequel la partie de tranchée (la partie concave) 34A est remplie avec la seconde couche électriquement conductrice 37 (voir figure 7B) est terminé. Le câblage en tranchée mentionné ci-avant 38A et le trou de via 38B sont formés d'un seul tenant. Ensuite, une couche d'isolation supérieure, une couche de protection de câblage et similaire sont formées conformément à un procédé général de fabrication d'un dispositif à semiconducteur afin de terminer le dispositif à semiconducteur. Exemple 4 Dans chaque exemple expliqué ci-avant, la première couche électriquement conductrice est constituée en cuivre (Cu). Selon l'exemple 4, la première couche électriquement conductrice est constituée en nickel (Ni). La dimension des cristaux de cuivre dans une couche de cuivre formée au moyen d'un procédé de placage de cuivre autocatalytique est susceptible d'être relativement importante. Par conséquent, lorsque l'épaisseur de la première couche électriquement conductrice est conçue de manière à être faible, il est parfois difficile de former la première couche électriquement conductrice présentant une épaisseur uniforme. Lorsque la première couche électriquement conductrice présentant une épaisseur uniforme est constituée en cuivre, par conséquent, la première couche électriquement conductrice doit présenter une épaisseur de plusieurs dizaines de nanomètres. Lorsqu'une couche est formée au moyen d'un placage autocatalytique, la couche croît de façon isotrope en principe et moyennant une augmentation de l'épaisseur de la première couche électriquement conductrice, la partie d'ouverture voit son diamètre diminuer ou la partie de tranchée voit sa largeur diminuer. En tant que résultat, lorsque la seconde couche électriquement conductrice est formée, le rapport hauteur sur largeur substantiel de la partie concave augmente, il est difficile d'appliquer à l'intérieur de la partie concave une solution d'électroplacage fraîche et des vides sont susceptibles d'apparaître dans la seconde couche électriquement conductrice à l'intérieur de la partie concave. Pour surmonter le problème mentionné ci-avant, par exemple, un procédé de placage de nickel autocatalytique peut être utilisé pour former la première couche électriquement conductrice présentant une épaisseur faible. Des grains cristallins de nickel formés au moyen du procédé de placage de nickel autocatalytique présentent la forme ou la conformation d'un pilier et la première couche électriquement conductrice qui présente une faible épaisseur peut être formée uniformément selon un recouvrement de marche excellent. En tant que résultat, I'augmentation du rapport hauteur sur largeur substantiel de la partie concave peut être empêchée lorsque la seconde couche électriquement conductrice est formée. On peut par conséquent éviter le problème constitué par le fait que des vides sont susceptibles d'apparaître dans la seconde couche électriquement conductrice à l'intérieur de la partie concave. En outre, le contrôle de la température et de la composition d'un bain de placage de nickel autocatalytique est plus aisé que le contrôle des mêmes éléments d'un bain de placage de cuivre autocatalytique, et le placage de nickel autocatalytique est avantageusement davantage réalisable pour l'automatisation de la formation de la première couche électriquement conductrice. En outre, lorsque la première couche électriquement conductrice est constituée en nickel, il est possible d'empêcher la diffusion par exemple d'atomes de cuivre qui constituent la seconde couche électriquement conductrice dans l'inter-couche isolante et la formation de la couche d'anti-diffusion peut être omise dans certains cas. En d'autres termes, la première couche électriquement conductrice en nickel peut être formée directement sur l'inter-couche isolante y compris à l'intérieur de la partie concave au moyen d'un procédé de placage de nickel autocatalytique. Une première couche électriquement conductrice d'une épaisseur de 10 nm en nickel peut être formée après qu'un traitement par catalyseur avec le produit Catalyst 9F (marque déposée, produit distribué par Shipley Far East Ltd.) et après qu'un traitement par accélérateur avec le produite Accelerator 240 (marque déposée, produit distribué par Shipley Far East Ltd.) sont mis en oeuvre, en immergeant le substrat dans un bain de placage de nickel autocatalytique (par exemple une solution de placage de nickel autocatalytique qui est un mélange de CP1, CP2, CP3, CP4 et CP5 (marques déposées, produits distribués par Sony Corporation)) à une température de bain de placage de 50 C avec des ultrasons pendant 1 minute. La présente invention a été expliquée à l'aide d'exemples bien que la présente invention ne soit pas limitée à ceux-ci. Divers types de matériaux et diverses conditions qui sont expliqués selon les exemples sont présentés à des fins d'illustration et peuvent être modifiés en fonction des besoins, et des structures des dispositifs à semiconducteur sont également présentées à des fins d'illustration. Par exemple, la première couche électriquement conductrice peut être constituée par une couche en Ti qui est formée au moyen d'un procédé de placage autocatalytique. La solution de placage dans ce cas peut être choisie à partir d'une solution de placage préparée en ajoutant du PdS en tant que substance de réactant catalytique à du sulfate de titane ou à partir d'une solution de placage préparée en ajoutant du HCHO et du H20 à du sulfate de titane. En outre, la première couche électriquement conductrice peut être constituée par une couche en TiN formée au moyen d'un procédé de placage autocatalytique. La solution de placage dans ce cas peut être choisie à partir d'une solution de placage préparée en ajoutant du PdS en tant que substance de réactant catalytique à du sulfate de titane contenant NH4OH ou HNO3 ou à partir d'une solution de placage préparée en ajoutant HCHO et NH4OH à du sulfate de titane. La seconde couche électriquement conductrice peut être constituée en argent (Ag). Le tableau 10 représente un exemple de conditions pour la formation de la seconde couche électriquement conductrice en argent au moyen d'un procédé d'électroplacage. En outre, la seconde couche électriquement conductrice peut être constituée en platine (Pt). Le tableau 11 représente un exemple de conditions pour la formation de la seconde couche électriquement conductrice en platine au moyen d'un procédé d'électroplacage. Tableau 10 Solution de placage Nitrate d'argent Carbonate de sodium Phosphate de sodium Température du bain de 30 C placage Tension 10 V Densité de courant 30 mA/dm2 Tableau 11 Solution de placage Acide platichlorhydrique 4 g/litre Phosphate d'ammonium 20 g/litre Phosphate de sodium 100 g/litre Température du bain 80 C de placage Tension 4 V Densité de courant 1 mA/dm2 En tant que couche d'anti-oxydation pour un câblage en tranchée constitué en cuivre (Cu), par exemple, une couche capuchon (couche de protection de câblage) peut être formée en TiN sur la surface du câblage en tranchée. La couche capuchon peut être formée en formant une couche en TiN présentant une épaisseur de 30 nm sur la totalité de la surface dans des conditions de pulvérisation représentées au niveau du tableau 12 puis en conformant la couche en TiN conformément à une technique de lithographie et à une technique de gravure par voie sèche. Le tableau 13 représente des conditions de gravure par voie sèche. Tableau 12 Cible Ti Gaz de traitement Ar/N2 = 30/100 SCCM Pression 0,67 Pa Température 150 C Nota: SCCM = unité de mesure de débit arbitraire Tableau 13 Gaz de gravure BC13/Cl2 = 60/90 SCCM Pression 2 Pa Puissance RF 1,2 kW Nota: SCCM = unité de mesure de débit arbitraire Conformément au procédé de fabrication d'un dispositif à semiconducteur proposé par la présente invention, la première couche électriquement conductrice qui joue le rôle de couche de germe est formée dans la partie concave au moyen d'un procédé de placage autocatalytique de telle sorte que la première couche électriquement conductrice peut être formée de façon uniforme selon un recouvrement de marche excellent. Et la seconde couche électriquement conductrice peut être formée sur la première couche électriquement conductrice qui joue le rôle de couche de germe au moyen d'un procédé d'électroplacage de manière à présenter une épaisseur suffisante. Même lorsque la partie concave présente un rapport hauteur sur largeur élevé, par conséquent, les parties concaves peuvent être remplies de façon excellente et peuvent être remplies de façon hautement précise de telle sorte que la défaillance au niveau du remplissage de parties concaves peut être empêchée. Il est par conséquent possible d'obtenir des trous de connexion, un câblage en tranchée ou une combinaison d'un câblage en tranchée avec des trous de connexion o des parties concaves sont complètement remplies avec la seconde couche électriquement conductrice. En outre, lorsque la seconde couche électriquement conductrice est constituée par exemple en cuivre (Cu), la seconde couche électriquement conductrice5 présente une valeur de résistance spécifique faible et une durée de vie excellente vis-à-vis de l'électromigration de telle sorte que des dispositifs à semiconducteur hautement fiables pouvant fonctionner à une vitesse élevée peuvent être fabriqués selon des rendements de fabrication élevés. REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de: (A) formation d'une partie concave (14) dans une inter-couche isolante (13) formée sur un substrat (11) de telle sorte qu'une partie du substrat soit exposée dans un fond de la partie concave; (B) formation d'une première couche électriquement conductrice (16) sur l'inter-couche isolante (13) y compris dans l'intérieur de la partie concave, au moyen d'un procédé de placage autocatalytique; et (C) formation d'une seconde couche électriquement conductrice (17) sur la première couche électriquement conductrice au moyen d'un procédé d'électroplacage, afin de remplir la partie concave avec la seconde couche électriquement conductrice. 2. Procédé selon la revendication 1, caractérisé en ce que la première couche électriquement conductrice (16) est formée de manière à présenter une épaisseur égale ou supérieure à l'épaisseur d'une couche monomoléculaire d'atomes constituant la première couche électriquement conductrice. 3. Procédé selon la revendication 2, caractérisé en ce que la première couche électriquement conductrice (16) est formée de manière à présenter une épaisseur de 100 nm ou moins. 4. Procédé selon la revendication 3, caractérisé en ce que la première couche électriquement conductrice (16) est formée de manière à présenter une épaisseur de 5 nm à100 nm. 5. Procédé selon la revendication 4, caractérisé en ce que la première couche électriquement conductrice (16) est formée de manière à présenter une épaisseur de 5 nm à 50 nm. 6. Procédé selon la revendication 1, caractérisé en ce que la première couche électriquement conductrice (16) et la seconde couche électriquement conductrice (17) sont constituées par le même matériau. 7. Procédé selon la revendication 1, caractérisé en ce que la première couche électriquement conductrice (16) et la seconde couche électriquement conductrice (17) sont constituées par des matériaux différents. 8. Procédé selon la revendication 1, caractérisé en ce que la première couche électriquement conductrice (16) est constituée par un matériau choisi parmi le groupe comprenant Cu, Ni, un alliage à base de Ni, Pt, Ti, Cr, Co, un alliage à base de Co, Pd, Ag, Au, Zn, Sn, Rh, TiN/Ti, TiN/Rh et TiN/Pt. 9. Procédé selon la revendication 1, caractérisé en ce que la seconde couche électriquement conductrice (17) est constituée par un matériau choisi parmi le groupe comprenant Cu, Ag et Pt. 10. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape de formation, avant la formation de la première couche électriquement conductrice, d'une couche d'anti- diffusion (15) sur l'inter-couche isolante (13) y compris dans l'intérieur de la partie concave (14) pour empêcher la diffusion d'atomes constituant la première couche électriquement conductrice (16) et/ou d'atomes constituant la seconde couche électriquement conductrice (17) dans l'inter-couche isolante. 11. Procédé selon la revendication 10, caractérisé en ce que la couche d'anti-diffusion (15) est constituée en un matériau choisi parmi le groupe comprenant TiN, TiN/Ti, Ta, TaN, TaN/Ta et Ta/TaN/Ta.