FR 2755806 A1 19980515 FR 9614046 A 19961114 Convertisseur numérique-analovique à sources de courant à autocalibration. L'invention concerne un convertisseur numérique- analogique à sources de courant à autocalibration. Ces convertisseurs sont surtout utilisés dans les circuits intégrés réalisés en technologie CMOS mais peuvent très bien être transposés sur d'autre types de technologies. Les convertisseurs numérique-analogique peuvent être réalisés de plusieurs façons. Pour des raisons de technologies et de précisions, il existe des convertisseurs utilisant des sources de courant mises en parallèles dont la sortie est dirigée soit vers une sortie du convertisseur soit vers une borne de référence. Les sources de courants sont généralement constituées d'un miroir de courant multiple dont les transistors de sortie sont soit tous identiques, soit proportionnels par puissance de deux. Lorsque lton désire avoir des convertisseurs très précis c'est à dire convertir plus de 10 bits, il est nécessaire de calibrer les sources en permanence. Par ailleurs, il est souvent utilisé des systèmes mixtes dans lesquels une première technique est utilisée pour le poids fort et une deuxième technique est utilisée pour le poids faible. Pour mieux comprendre le problème technique, on se réfère à la figure 1. Sur la figure 1, on dispose de n sources S1 à Sn, où n = 2N-1, qui sont identiques. Ces n sources sont connectées à des commutateurs C1 à Cn qui relient la sortie de chaque source soit à la sortie du convertisseur pour fournir un courant Iout soit à une tension de référence, par exemple la masse. Les différentes connexions établies par les commutateurs C1 à Cn sont commandées par un décodeur de type thermométrique qui valide le nombre de sources parmi les sources S1 à Sn à connecter à la sortie du convertisseur en fonction du nombre présent à l'entrée du convertisseur, codé sur N bits, qu'il faut convertir. Pour les systèmes mixtes, il est ajouté, par exemple, une source Sn+1 à laquelle est connecté un diviseur de courant 1 un peu moins précis mais beaucoup moins encombrant que le dispositif précédemment décrit. Le diviseur de courant 1 sert en général à convertir M bits de poids faible et les n sources S1 à Sn servent à convertir les N bits de poids fort présents à l'entrée du convertisseur. Quelque soit le cas, si l'on utilise des sources fixes, la précision des sources est liée aux dimensions des transistors utilisés et est limitée à environ un pour mille. Si l'on désire effectuer des conversions de nombres de plus de 10 bits, il est nécessaire d'avoir recours à des sources que l'on calibre pendant le fonctionnement du convertisseur. les sources utilisées peuvent être par exemple celles décrites dans l'article "a self calibration technique for monolithic hight résolution D/A converter de D. Wouter J. Groeneveld, paru dans IEEE JOURNAL OF SOLID STATE CIRCUITS, Vol. 24, nO 6, du 6 décembre 1989. Afin de ne pas interrompre le fonctionnement du convertisseur numérique-analogique, une source supplémentaire Sn+2 est rajoutée pour se substituer à chacune des sources S1 à Sn+1 lorsque l'une d'entre elle se fait calibrer. la source supplémentaire Sn+2 est connectée à la sortie de chacune des sources S à Sn+1 par l'intermédiaire des interrupteurs I1 à In+1 Le fonctionnement actuel du dispositif de la figure 1 est relativement simple. Un registre à décalage, propre au convertisseur ou commun à plusieurs convertisseur présents dans une même puce, sélectionne une source parmi les sources S1 à Son+2. Une dérivation sur la commande de calibration des sources S1 à Sn+1 est connectée aux interrupteurs I1 à In+1 de tel sorte que lorsque l'une des sources S1 à Sn+1 se fait calibrer, elle est automatiquement remplacée par la source Son+2. Tel que décrit précédemment des problèmes apparaissent. Un premier problème vient du bruit de commutation en sortie du convertisseur qui est engendré par l'action systématique sur au moins un des interrupteurs I1 à In. un deuxième problème vient de la lourdeur de cablage des n interrupteur I1 à In et des fils de commande associés à ces interrupteurs. Un troisième problème est que quelle que soit la source calibrée, il se produit au moins une commutation sur l'un des interrupteurs I1 à In+1 qui tend à produire des variations de courant sur la source supplémentaire Son+2. L'invention propose de remédier aux trois problèmes posés précédemment en utilisant un commutateur qui va connecter directement la source supplémentaire à la sortie. L'invention a pour objet un convertisseur numérique-analogique comportant au moins: - N entrées numériques recevant chacune un signal binaire, la totalité des entrées représentant un nombre entier compris entre 0 et 2N-1; - une sortie analogique; - 2N-1 sources de courant étalonnables identiques, chacune des sources de courant étant connectées à la sortie analogique par l'intermédiaire d'un commutateur associé à chaque source de telle manière qu'il y ait un nombre de sources de courant reliées à la sortie analogique égal au nombre entier présent sur les N entrées; - une source de courant supplémentaire destinée à se substituer à l'une des 2N-1 sources de courant pendant l'étalonnage de l'une des dites sources; et - un circuit de sélection qui sélectionne une des dites sources afin de l'étalonner; caractérisé en ce que la source de courant supplémentaire est connectée à la sortie par l'intermédiaire d'un commutateur supplémentaire unique. Préférentiellement, le commutateur est commandé par un circuit logique qui active la connexion entre la source supplémentaire et la sortie uniquement si la source qui est en cours de calibration doit être connectée à la sortie. Dans une variante, on utilise un système mixte utilisant un diviseur de courant pour le poids faible. Préférentiellement, le commutateur dispose de trois positions, et comporte trois transistors. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation préféré non limitatif, la description faisant référence aux dessins annexés parmi lesquels: - la figure 1 représente l'état de l'art, - la figure 2 représente un mode préféré de réalisation de l'invention, et - la figure 3 représente le détail du commutateur utilisé et son circuit de commande. La figure 1 ayant été commentée dans le préambule et représentant l'état de l'art, on ne la décrira pas plus en détails. La figure 2 représente un convertisseur analogiquenumérique comportant N+M entrées numériques représentant un nombre entier compris entre 0 et 2N+M~1 Le convertisseur comporte: - n sources de courant étalonnables S1 à Snl n étant égal à 2N-1, et destinées à convertir N bits de poids fort, - n commutateurs C1 à Cn ayant chacun une entrée et deux sorties, les commutateurs C1 à Cn permettant la connexion de l'une des sorties à l'entrée en fonction d'une commande provenant d'un décodeur de type thermométrique non représenté - une source de courant de poids faible Sn+1 étalonnable, destinée à fournir un courant de référence égal au courant des dites sources de courant étalonnables S1 à Sn, - un diviseur de courant 1, ayant une entrée et une sortie de courant, le courant fourni en sortie étant égal au nombre représenté par les M bits de poids faible multiplié par le courant de référence et divisé par 2M, - une source de courant supplémentaire Sn+2 identique aux autres sources de courant S1 à Sn+1, destinée à se substituer aux autres sources pendant leur étalonnage, - un commutateur supplémentaire 2 ayant une entrée et des première, deuxième et troisième sorties de courant et une entrée de commande, le commutateur supplémentaire 2 permettant de connecter l'entrée de courant à l'une des sorties de courant en fonction de la commande provenant de l'entrée de commande, - un circuit logique 3 ayant une sortie de commande, ledit circuit logique 3 fournissant un signal de commande établi en fonction des sources à activer et des sources à étalonner, et - une borne de sortie analogique 4 qui fournit un courant proportionnel au nombre représenté sur les N+M entrées numériques par sommation des courants provenant des différentes sources, le courant de sortie peut être exploiter soit directement soit par l'intermédiaire d'un convertisseur courant-tension réalisé à l'aide d'une charge quelconque. Chacune des sources de courant étalonnables S1 à 5n est connectée d'une part à une première tension de référence, par exemple VCC, et d'autre part à l'entrée de courant de l'un des n commutateurs C1 à Cn qui lui est associé. L'une des sorties de courant de chacun des n commutateurs C1 à Cn est connectée à une deuxième tension de référence, par exemple la masse, et l'autre sortie est connectée à la borne de sortie analogique 4. La source de courant de poids faible Sn+1 est connectée d'une part à la première tension de référence et d'autre part à l'entrée du diviseur de courant 1. La sortie du diviseur de courant 1 est connectée à la borne de sortie analogique 4. La source de courant supplémentaire Sn+2 est connectée d'une part à la première tension de référence et d'autre part à l'entrée de courant du commutateur supplémentaire 2. La sortie de commande du circuit logique 3 est connectée à l'entrée de commande du commutateur supplémentaire 2. La première sortie de courant du commutateur supplémentaire 2 est connectée à la deuxième tension de référence. La deuxième sortie de courant du commutateur supplémentaire 2 est connectée à la borne de sortie analogique 4. La troisième sortie du commutateur supplémentaire 2 est connectée à l'entrée de courant du diviseur de courant 1. Dans notre exemple de réalisation préféré, il s'agit d'un système mixte. En effet, si l'on utilise uniquement les n sources, la surface du convertisseur double à chaque ajout de bit, afin de réduire cette surface, on utilise un diviseur. Classiquement, on peut avoir N = 9 et M = 5. En général, on évitera de prendre des valeurs de M trop importantes car le diviseur est moins précis que l'utilisation d'une pluralité de source. La précision sur la pluralité de source doit être cependant inférieure à la résolution totale du convertisseur. Si l'on désire avoir un convertisseur n'utilisant que la pluralité de sources, il suffit de supprimer la source de poids faible Sn+1, le diviseur de courant 1, et de remplacer le commutateur supplémentaire 2 par un commutateur à deux sorties, l'invention comprenant également cette possibilité. Le fonctionnement du convertisseur est le suivant: - décodage des N bits de poids fort dans le décodeur thermométrique non représenté et sélection des commandes à envoyer à chacun des n commutateurs C1 à Cn afin d'avoir autant de sources de courant étalonnables S à 5n reliées à la sortie que le nombre représenté par les N bits de poids fort, - en même temps, décodage des M bits de poids faible dans le diviseur de courant 1 et production d'un courant proportionnel à une fraction du courant de référence et au nombre représenté par les M bits de poids faible, - parallèlement sélection d'une source à étalonner parmi toutes les sources de courant S1 à Sn+2 et étalonnage de cette source, - élaboration et envoie au commutateur supplémentaire 2 d'une commande à l'aide du circuit logique 3 en fonction des commandes envoyées aux commutateurs C1 à Cn et de la source à étalonner. Pour la commande envoyée au commutateur supplémentaire 2 trois cas sont possibles. Cas 1: la commande d'un des commutateurs C1 à Cn positionne le commutateur sur la borne de sortie 4 alors que la source associée au commutateur doit se faire étalonner; on envoie une commande au commutateur supplémentaire 2 pour que l'entrée de courant soit reliée à la deuxième sortie de courant. Cas 2: la source devant être étalonnée est la source de courant de poids faible son+1; on envoie une commande au commutateur supplémentaire 2 pour que l'entrée de courant soit reliée à la troisième sortie de courant. Cas 3: on n'est ni dans le cas 1, ni dans le cas 2; on envoie une commande au commutateur supplémentaire 2 pour que l'entrée de courant soit reliée à la première sortie de courant. Si l'on n'utilise pas de diviseur de courant 1, le cas 2 n'existe pas. De plus, le cas 3 devient complémentaire du cas 1. Il est possible d'avoir uniquement un seul de ces cas. La figure 3 représente schématiquement une réalisation préférée du commutateur supplémentaire 2 et du circuit logique 3 qui permettront de mieux comprendre le fonctionnement précédemment décrit. Un décodeur thermométrique 5 reçoit N bits de poids fort MSB et fournit n signaux de sélection Sel1 à Sel n sur n sorties indépendantes. Chacun des signaux de sélection Sel1 à Seln commande respectivement l'un des n commutateurs C1 à Cn. Le circuit logique 3 comporte: - n+2 portes NON à sortie trois états 6 à 11 ayant chacune une entrée de signal, une entrée de commande et une sortie, - un inverseur 12 ayant une entrée et une sortie, - des première et deuxième portes OU-NON 13 et 14 ayant chacune deux entrées et une sortie, - n entrées de sélection recevant les signaux de sélection Sel1 à Seln, - n+2 entrées de calibration recevant des signaux de calibration Cal1 à Caln+2 provenant d'un dispositif qui sélectionne la source à étalonner, - une sortie logique indiquant que la source supplémentaire Sn+2 doit être reliée à la borne de sortie 4, - une sortie de commande de diviseur indiquant que la source supplémentaire Sn+2 doit être reliée à l'entrée du diviseur de courant 1, - une sortie de déconnexion indiquant que la source supplémentaire Sn+2 doit être reliée à la deuxième tension de référence. Les entrées de signal de n portes NON à sortie trois états 6 à 9 sont respectivement connectées aux entrées de sélection recevant les signaux de sélection Sel1 à Seln. Les entrées de commande des n+2 dites portes 6 à 11 sont respectivement connectées aux entrées de calibration Call à Caln+2. L'entrée de signal de la n+lième porte NON 10 est connectée à un niveau logique actif, par exemple VCC. L'entrée de signal de la n+2ième porte NON 11 est connectée à un niveau logique inactif, par exemple la masse. Les sorties des n+2 portes NON à sortie trois états sont connectées ensemble à la sortie de déconnexion et aux premières entrées des première et deuxième portes OU-NON 13 et 14. La deuxième entrée de la première porte OU-NON 13 reçoit le signal de calibration Caln+l qui correspond à la calibration de la source de courant de poids faible Sn+l. La sortie de la première porte OU-NON est connectée à la sortie logique. L'entrée de l'inverseur 12 reçoit le signal de calibration Cals+ qui correspond à la calibration de la source de courant de poids faible Sn+l. La sortie de l'inverseur 12 est connectée à la deuxième entrée de la deuxième porte OU NON 14. La sortie de la deuxième porte OU-NON est connectée à la sortie de commande de diviseur. Le commutateur supplémentaire 2 comporte des premier, deuxième et troisième transistors 15 à 17. Les drains des premier, deuxième et troisième transistors 15 à 17 sont connectés ensemble à l'entrée de courant du commutateur supplémentaire 2 connectée à la source supplémentaire Son+2. La source du premier transistor 15 est connectée à la deuxième tension de référence via la première sortie de courant du commutateur supplémentaire 2. La grille du premier transistor 15 est connectée à la sortie de déconnexion du circuit logique 3. La source du deuxième transistor 16 est connectée à la borne de sortie analogique 4 via la deuxième sortie du commutateur supplémentaire 2. La grille du deuxième transistor 16 est connectée à la sortie logique du circuit logique 3. La source du troisième transistor 17 est connectée à l'entrée du diviseur de courant 1 via la troisième sortie de courant du commutateur supplémentaire 2. La grille du troisième transistor 17 est connectée à la sortie de commande de diviseur du circuit logique 3. Les grilles des premier, deuxième et troisième transistors forment l'entrée de commande du commutateur supplémentaire 2. Un seul des signaux de calibration Cal1 à Caln+2 est actif à la fois, ce qui rend une seule des portes NON à sortie trois états 6 à 11 active. Si le signal de calibration actif correspond à l'une des sources de courant étalonnables S1 à 5n alors seul le signal de sélection qui est associé à ladite source se faisant calibrée est pris en compte; si le signal de sélection pris en compte est inactif alors la sortie de déconnexion est active, la sortie logique est inactive, et la sortie de commande de diviseur est inactive; si le signal de sélection pris en compte est actif alors la sortie logique est active, la sortie de commande de diviseur est inactive, et la sortie de déconnexion est inactive. Si le signal de calibration correspond à la source de courant de poids faible Sn+1 alors la sortie de commande de diviseur est active, la sortie logique est inactive, et la sortie de déconnexion est inactive. Si le signal de calibration correspond à la source de courant supplémentaire Sn+2 alors la sortie de déconnexion est active, la sortie logique est inactive, et la sortie de commande de diviseur est inactive. Les trois cas cités précédemment sont donc bien réalisés. L'homme du métier pourrait croire que les commutations qui se produisent dans le circuit logique 3 risquent de créer des commutations parasites au niveau du commutateur supplémentaire 2. En fait les transistors constituant le circuit logique sont réduits à la taille minimale autorisée par la technologie utilisé afin de commuter le plus rapidement possible alors que les transistors 15 à 17 du commutateur supplémentaire 2 sont dimensionnés pour laisser passer le courant provenant de la source de courant supplémentaire Sn+2 en créant le moins de perturbations possible. Les différences de taille des transistors font que le temps de commutation des transistors 15 à 17 du commutateur supplémentaire 2 sont beaucoup plus longs que les temps de commutation du circuit logique 3 réalisant ainsi un "filtrage" des commutations parasites au niveau des transistors 15 à 17 du commutateur supplémentaire. De plus, la différence de taille des transistors du circuit logique 3 par rapport aux transistors utilisé pour commuter les sources de courant fait que le circuit logique utilise beaucoup moins de place sur une puce que la pluralité de transistors de commutation utilisée dans l'art antérieur, bien que le circuit logique utilise environ quatre fois plus de transistors. Comme l'a certainement compris l'homme du métier, de nombreuses variantes sont possibles pour la réalisation du circuit logique. Chacune des portes NON à sortie trois états 6 à 11 réalise une fonction de type ET et la connexion des sorties desdites portes NON à sortie trois états 6 à 11 réalise une fonction de type OU câblé. Il existe de nombreuses possibilités pour réaliser ces fonctions néanmoins l'utilisation d'un OU câblé économise un nombre important de transistors. Dans le cas où l'on n'utilise pas de diviseur de courant, il préférable de modifier le circuit logique 3. En effet, les portes NON à sortie trois états 10 et 11 associées à la source de courant de poids faible Sn+1 et à la source supplémentaire Sn+2 peuvent être supprimées ainsi que les deux portes NON-OU 13 et 14 et l'inverseur 12. Seul la sortie de déconnexion peut subsister ou peut devenir la sortie logique si l'on rajoute un inverseur ou si on remplace ces portes NON 6 à 9 par des portes de transfert non inverseuses. On pourra rajouter un inverseur dans le commutateur supplémentaire 2 entre les grilles des premier et deuxième transistor si l'on désire n'avoir qu'une unique sortie sur le circuit logique 3. Le troisième transistor 17 peut également être supprimer. Des variantes utilisant des circuits duals peuvent être utilisées sans changer l'objet de l'invention. Ainsi les première et deuxième tensions de référence peuvent être inversées voire remplacées par d'autres tensions de références. Les niveaux actif et inactif peuvent aussi bien correspondre à des niveaux haut ou bas suivant que les transistors du commutateur soit de type N ou P. Les entrées et sorties de courant peuvent être inversées en fonction du sens du courant. Bien d'autre équivalent permettent également de réaliser l'invention sans pour autant réaliser exactement les schémas des figures 2 et 3 qui correspondent à un mode de réalisation préféré et non limitatif de l'invention. REVENDICATIONS 1. Convertisseur numérique-analogique comportant au moins - N entrées numériques recevant chacune un signal binaire (MSE), la totalité des entrées représentant un nombre entier compris entre 0 et - une sortie analogique (4); - 2N-1 sources de courant étalonnables (S1 à Sn) identiques, chacune des sources de courant (S1 à Sn) étant connectée à la sortie analogique (4) par l'intermédiaire d'un commutateur associé (C1 à Cn) à chaque source de telle manière qu'il y ait un nombre de sources de courant (S1 à Sn) reliées à la sortie analogique (4) égal au nombre entier présent sur les N entrées; - une source de courant supplémentaire (Sn+2) destinée à se substituer à l'une des 2N-1 sources de courant (S1 à Sn) pendant l'étalonnage de l'une des dites sources; et - un circuit de sélection qui sélectionne une des dites sources (S1 à Sn, Sn+2) afin de l'étalonner; caractérisé en ce que la source de courant supplémentaire (Sn+2) est connectée à la sortie par l'intermédiaire d'un commutateur supplémentaire (2) unique. 2. Convertisseur selon la revendication 1, caractérisé en ce que le commutateur supplémentaire (2) est commandé par un circuit logique (3) qui active la connexion entre la source supplémentaire (Sn+2) et la sortie analogique (4) uniquement si la source (S1 à Sn) qui est en cours de calibration doit être connectée à la sortie analogique (4). 3. Convertisseur selon la revendication 2, caractérisé en ce que le circuit logique (3) comporte au moins: - 2N-1 entrées de sélection (Sel1 à Seln), chaque entrée de sélection correspondant à la mise en service de l'une des 2N-1 sources de courant (S1 à Sn); - 2N-1 entrées de calibration (Cal1 à Caln), chaque entrée de calibration correspondant à la calibration de l'une des 2N-1 sources de courant (S1 à Sn); et - une sortie logique; et en ce que la sortie logique est active si une des entrées sélection est active en même temps que l'entrée de calibration associée à la même source de courant. 4. Convertisseur selon la revendication 3, caractérisé en ce que le circuit logique (3) comporte 2N1 porte de transfert (6 à 9) ayant chacune une entrée de bit, une entrée de validation de sortie, et une sortie, et en ce que: - l'entrée de bit et l'entrée de validation de chacune des portes de transfert (6 à 9) sont connectées respectivement à l'entrée de sélection et à l'entrée de calibration associée à une même source des sources de courant; - les sorties de toutes les portes de transfert (6 à 9) sont connectées ensemble et reliées à la sortie de déconnexion. 5. Convertisseur selon l'une des revendications 1 à 4, caractérisé en ce qu'il comporte également: - M entrées de poids faibles représentant un nombre de poids faible; - une source de courant de poids faible (son+1) pouvant être calibrée; - un diviseur de courant (1) connecté à la source de courant de poids faible (son+1) et connecté à la sortie analogique (4) afin de fournir un courant proportionnel au nombre de poids faible; et en ce que le commutateur supplémentaire (2) unique permet de connecter la source de courant supplémentaire (son+2) au diviseur de courant (1) lorsque la source de courant de poids faible (son+1) se fait calibrer. 6. Convertisseur selon la revendication 5, caractérisé en ce que le circuit logique comporte également: - une entrée de calibration de poids faible (Caln+î) - une entrée de calibration supplémentaire (Cal,,2); - une sortie de commande de diviseur; et - une sortie de déconnexion; et en ce que: - la sortie de commande de diviseur est active si l'entrée de calibration de poids faible (Caln+î) est active; et - la sortie de déconnexion est active si les sorties logique et de commande de diviseur sont inactives. 7. Convertisseur selon la revendication 6, caractérisé en ce que le commutateur supplémentaire (2) unique est un commutateur à trois positions qui comporte des premier, deuxième et troisième transistors (15 à 17) dont les drains sont connectées ensemble à la source supplémentaire (son+2), la grille du premier transistor (15) est connectée à la sortie de déconnexion, la source du premier transistor (15) est connectée à une tension de référence, la grille du deuxième transistor (16) est connectée à la sortie logique, la source du deuxième transistor (16) est connectée à la sortie analogique (4), la grille du troisième transistor (17) est connectée à la sortie de commande de diviseur, et la source du troisième transistor (17) est connectée à la source de courant de poids faible (son+1) et au diviseur de courant (1). 8. Convertisseur selon l'une des revendication 6 ou 7, caractérisé en ce que les portes de transfert (6 à 9) sont des portes NON à sortie trois états (6 à 9); et en ce que le circuit logique comporte également des première et deuxième portes additionnelles (10, 11) de type NON à sortie trois états, ayant chacune une entrée de bit, une entrée de validation de sortie, et une sortie, des première et deuxième portes OU-NON (13, 14) ayant des première et deuxième entrées et une sortie, et une porte inverseuse (12) ayant une entrée et une sortie, l'entrée de bit de la première porte additionnelle (13) recevant un niveau actif, l'entrée de bit de la deuxième porte additionnelle (14) recevant un niveau inactif, l'entrée de validation de la première porte additionnelle (13) étant connectée à l'entrée de calibration de poids faible (Caln+1), l'entrée de validation de la deuxième porte additionnelle (14) étant connectée à l'entrée de calibration supplémentaire (caln+2) , les sorties des première et deuxième portes additionnelles (10, 11) étant connectées ensemble aux sorties des portes NON à sortie trois états (6 à 9), les sorties des portes NON à sorties trois états (6 à 9) étant confondues avec la sortie de déconnexion, les premières entrées des première et deuxième portes OU-NON (13, 14) étant connectées aux sorties des portes NON à sortie trois états (6 à 9), la deuxième entrée de la première porte OU-NON (13) étant connectée à l'entrée de calibration de poids faible (Caln+î), la sortie de la première porte OU-NON (13) étant confondue avec la sortie logique, l'entrée de la porte inverseuse (12) étant connectée à l'entrée de calibration de poids faible (Caln+1), la deuxième entrée de la deuxième porte OU-NON (14) étant connectée à la sortie de la porte inverseuse (12), la sortie de la deuxième porte OU-NON (14) étant confondue avec la sortie de commande de diviseur.