FR 2754392 A1 19980410 FR 9612323 A 19961004 La présente invention concerne un thyristor dual, c'est-à-dire un composant dont les caractéristiques se déduisent de celles d'un thyristor classique en appliquant les règles de dualité aux comportements en courant et en tension et aux modes de commande. La figure 1A représente un thyristor classique Th comportant une anode A, une cathode K, et des gâchettes de cathode GK et d'anode GA. La courbe caractéristique d'un thyristor est illustrée en figure 1B. Ce composant présente les caractéristiques suivantes - il est normalement bloqué, - il est unidirectionnel en courant, c'est-à-dire qu'il est susceptible de laisser un courant IA positif mais bloque un courant négatif, - il est bidirectionnel en tension, c'est-à-dire qu'il est susceptible de supporter à l'état bloqué des tensions positives ou négatives, - il est amorçable par une impulsion de courant appliquée sur sa gâchette quand la tension à ses bornes est positive ceci est illustré en figure 1B par la courbe 10, c'est-à-dire que, quand un courant de gâchette lui est appliqué, il devient passant par retournement, et sa caractéristique devient celle indiquée par la courbe 11, - il est auto-amorçable quand la tension à ses bornes dépasse une valeur VBO en l'absence de courant de gâchette, - il présente un blocage spontané quand le courant qui le traverse devient faible (inférieur à une valeur de courant de maintien IH). Le symbole d'un thyristor dual est illustré en figure 2A. Ce thyristor dual présente des caractéristiques tensioncourant duales de celles d'un thyristor classique, comme cela est représenté en figure 2B - il est normalement passant, - il est bidirectionnel en courant, c'est-à-dire qu'il est susceptible de laisser passer aussi bien un courant positif qu'un courant négatif (le passage d'un courant négatif est assuré par la diode D illustrée en figure 2A), - il est unidirectionnel en tension, c'est-à-dire qu'il est susceptible de supporter à l'état bloqué uniquement des tensions positives, du fait de la présence de la diode D, - il est bloquable par une impulsion de tension appliquée sur la gâchette, c'est-à-dire que, si, alors que le point de fonctionnement est sur la courbe 20, une tension de commande est appliquée, la caractéristique de fonctionnement deviendra celle désignée par la référence 21, - il présente une caractéristique d'auto-blocage, c'est-à-dire que, si le courant qui le traverse dépasse une valeur IBO, il se bloque de lui-même, - il présente un amorçage spontané au passage au zéro de tension, c'est-à-dire que, si, alors qu'il est à l'état bloqué, la tension à ses bornes chute en dessous d'une tension de seuil VH, il redevient conducteur. En d'autres termes, alors qu'un thyristor constitue un interrupteur unidirectionnel en courant normalement bloqué amorçable par un courant de commande ou auto-amorçable au-delà d'un certain seuil de tension, un thyristor dual constitue un inter rupteur normalement passant bloquable par une tension de commande ou auto-bloquable au-delà d'un certain seuil de tension Dans l'art antérieur, la réalisation d'un système ayant la fonction d'un thyristor dual a été effectuée en associant à un composant interrupteur un circuit de commande spécifique. Cette solution présente deux inconvénients. Le premier est qu'il est toujours difficile d'associer de façon monolithique des circuits de commande et un composant de puissance. Le deuxième est qu'il est nécessaire de prévoir pour le circuit de commande une alimentation auxiliaire volumineuse, coûteuse et éventuellement sensible aux perturbations environnantes. Ainsi, un objet de la présente invention est de prévoir un assemblage simple de composants ayant la fonction d'un thyristor dual. Un autre objet de la présente invention est de prévoir un tel assemblage sous forme de composant monolithique. Un autre objet de la présente invention est de prévoir un tel composant monolithique fabriquable par des technologies usuelles. Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un composant constituant un thyristor dual, normalement passant et bloquable par une impulsion de tension sur l'électrode de commande, comprenant un thyristor, un moyen résistif connecté entre la gâchette d'anode et la cathode du thyristor, et un moyen interrupteur à conduction commandée connecté entre la gâchette de cathode et la cathode du thyristor. Selon un mode de réalisation de la présente invention, le moyen résistif est un premier transistor MOS à déplétion dont la grille est reliée à la source, le substrat de ce transistor étant relié à la borne de gâchette de cathode. Selon un mode de réalisation de la présente invention, le moyen interrupteur est un deuxième transistor MOS à enrichissement dont la grille est connectée à une borne de commande et dont le substrat est connecté à la borne de gâchette de cathode. Selon un mode de réalisation de la présente invention, le composant est à commande par impulsion et comprend en outre des moyens de maintien de la conduction entre la gâchette de cathode et la cathode dès que cette conduction a été amorcée par le moyen interrupteur. Selon un mode de réalisation de la présente invention, les moyens de maintien comprennent un troisième transistor MOS à enrichissement, dont le substrat est connecté à la borne de gâchette de cathode, en parallèle sur le deuxième transistor MOS à enrichissement ; une diode Zener connectée entre la cathode du thyristor et un noeud lié à la grille du troisième transistor et un quatrième transistor MOS à déplétion connecté entre ledit noeud et la gâchette d'anode du thyristor, la grille du quatrième transistor étant connectée à la cathode et son substrat audit noeud. Selon un mode de réalisation de la présente invention, on réalise un composant à faible courant de fuite en prévoyant, en série avec le premier transistor MOS à déplétion, un deuxième moyen interrupteur, normalement passant et bloqué après qu'un ordre de commande a été appliqué au deuxième transistor. Selon un mode de réalisation de la présente invention, le deuxième moyen interrupteur est un transistor MOS à déplétion à canal P et à substrat flottant dont la grille est connectée audit noeud. Selon un mode de réalisation de la présente invention, le thyristor est réalisé sous forme verticale dans un substrat de silicium d'un premier type de conductivité ; le premier transistor MOS à déplétion est réalisé entre la région de cathode du thyristor et le substrat ; chacun des deuxième et troisième transistors MOS à enrichissement est formé entre deux régions du premier type de conductivité formées dans un premier caisson de gâchette de cathode du thyristor, l'une de ces deux régions correspondant à la région de cathode du thyristor ; le quatrième transistor MOS à déplétion est formé entre une région du premier type de conductivité, elle-même formee dans un deuxième caisson substrat ; et la diode Zener est formée dans ledit deuxième caisson. Selon un mode de réalisation de la présente invention, le composant est formé à partir d'un substrat du premier type de conductivité dont la face arrière est revêtue d'une couche du deuxième type de conductivité revêtue d'une première métallisation et comprend du côté de sa face avant un premier caisson du deuxième type de conductivité contenant des première, deuxième, troisième et quatrième régions du premier type de conductivité, les première et deuxième régions étant séparées par une portion du premier caisson revêtue d'une première métallisation de grille isolée, les troisième et quatrième régions étant séparées par une portion du premier caisson revêtue d'une deuxième métallisation de grille isolée, une portion au moins du premier caisson séparant la première et/ou la quatrième région du substrat comportant en face supérieure une première région de canal préformé revêtue d'une troisième métallisation de grille isolée, une deuxième métallisation revêtant la première région, une troisième métallisation revêtant les deuxième et troisième régions et une portion de la surface supérieure du premier caisson, une quatrième métallisation revêtant la quatrième région ; et un deuxième caisson du deuxième type de conductivité comprenant des cinquième et sixième régions du premier type de conductivité, la cinquième région étant séparée du substrat par une deuxième région de canal préformé revêtue d'une quatrième métallisation de grille isolée, la sixième région formant avec le deuxième caisson une jonction Zener, une cinquième métallisation revêtant les cinquième et sixième régions et les reliant au deuxième caisson, une sixième métallisation étant en contact avec une portion du deuxième caisson voisine de la sixième région. La deuxième métallisation de grille isolée est destinée à être connectée à une borne de commande ; les deuxième, quatrième et sixième métallisations ainsi que les troisième et quatrième métallisations de grille isolée sont destinées à être connectées à une borne de cathode, la cinquième métallisation étant reliée à la première métallisation de grille isolée. Selon un mode de réalisation de la présente invention, le thyristor est réalisé sous forme verticale dans un substrat de silicium d'un premier type de conductivité ; le premier transistor MOS à déplétion est formé dans un troisième caisson disjoint du premier caisson de gâchette de cathode du thyristor, entre une région formée dans ce troisième caisson et le substrat ; chacun des deuxième et troisième transistors MOS à enrichissement est formé entre une région du premier type de conductivité, formée dans le caisson de gâchette de cathode du thyristor, et la région de cathode du thyristor ; le quatrième transistor MOS à déplétion est formé entre une région du premier type de conductivité, ellemême formée dans un deuxième caisson du deuxième type de conductivité disjoint du caisson de gâchette du thyristor, et le substrat ; la diode Zener est formée dans ledit deuxième caisson ; et le cinquième transistor MOS à canal P à déplétion est formé entre le deuxième caisson et une région supplémentaire du deuxième type de conductivité. Selon un mode de réalisation de la présente invention, le composant est formé à partir d'un substrat du premier type de conductivité dont la face arrière est revêtue d'une couche du deuxième type de conductivité revêtue d'une première métallisation et comprend, du côté de sa face avant, un premier caisson du deuxième type de conductivité contenant des première, deuxième et troisième régions du premier type de conductivité, les première et deuxième régions étant séparées par une portion du premier caisson revêtue d'une première métallisation de grille isolée, les première et troisième régions étant séparées par une portion du premier caisson revêtue d'une deuxième métallisation de grille isolée, la première région étant revêtue d'une deuxième métallisation, la deuxième région étant revêtue d'une troisième métallisation s'étendant sur une portion du premier caisson, la troisième région étant revêtue d'une quatrième métallisation s'étendant sur une portion du premier caisson ; un deuxième caisson du deuxième type de conductivité comprenant des quatrième et cinquième régions du premier type de conductivité, la quatrième région étant séparée du substrat par une première région de canal préformé revêtue d'une troisième métallisation de grille isolée, la cinquième région formant avec le deuxième caisson une jonction Zener, une cinquième métallisation revêtant les quatrième et cinquième régions et les reliant au deuxième caisson, une sixième métallisation étant en contact avec une portion du deuxième caisson voisine de la cinquième région ; et un troisième caisson du deuxième type de conductivité contenant une sixième région du premier type de conductivité, une portion au moins du caisson séparant la sixième région du substrat comportant en face supérieure une deuxième région de canal préformé revêtue d'une quatrième métallisation de grille isolée, le troisième caisson étant séparé d'une région du deuxième type de conductivité par une région du deuxième type de conductivité faiblement dopée revêtue d'une cinquième métallisation de grille isolée, la sixième région et une partie de la surface supérieure du troisième caisson étant revêtues d'une septième métallisation, la surface supérieure de ladite région du deuxième type de conductivité faiblement dopée étant revêtue d'une huitième métallisation. La première métallisation de grille isolée est destinée à être connectée à une borne de commande ; les deuxième, sixième et huitième métallisations ainsi que les troisième et quatrième métallisations de grille isolée sont destinées à être connectées à une borne de cathode, la cinquième métallisation étant reliée aux deuxième et cinquième métallisations de grille isolée. Selon un mode de réalisation de la présente invention, chacun des caissons comprend des zones plus fortement dopées au moins aux emplacements où une métallisation est én contact avec une portion de leur surface supérieure. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite, à titre non-limitatif, en relation avec les figures jointes parmi lesquelles les figures lA et 1B représentent un thyristor et sa courbe caractéristique courant-tension les figures 2A et 2B représentent un thyristor dual et sa courbe caractéristique courant-tension les figures 3A et 3B représentent un premier exemple de circuit constituant un thyristor dual selon l'invention la figure 4 représente un deuxième exemple de circuit constituant un thyristor dual selon l'invention ; la figure 5 représente un troisième exemple de circuit constituant un thyristor dual selon 11 invention la figure 6 représente une vue en coupe schématique d'un composant semiconducteur mettant en oeuvre les fonctions du circuit de la figure 4 ; et la figure 7 représente une vue en coupe schématique d'un composant semiconducteur mettant en oeuvre les fonctions du circuit de la figure 5. La figure 3A représente un premier mode de réalisation d'un thyristor dual selon la présente invention. Ce thyristor dual est construit à partir d'un thyristor Th ayant une borne d'anode A, une borne de cathode K, une borne de gâchette de cathode GK et une borne de gâchette d'anode GA. La borne GA est reliée à la borne K par l'intermédiaire d'un transistor MOS à canal N à déplétion MD1. La grille du transistor MD1 est également reliée à la borne K. La borne GK est reliée à la borne K par l'intermédiaire d'un transistor MOS à canal N à enrichissement ME2. Le drain du transistor ME2, relié à la borne GK, est également relié au substrat de ce transistor ME2. La grille du transistor ME2 est reliée à une borne de commande G. Les substrats des transistors MD1 et ME2 sont reliés à la borne GK. Le fonctionnement de ce circuit est le suivant. Dès que la tension anode-cathode VAK croît dans le sens positif, un courant de gâchette d'anode circule de la borne A à la borne K par la gâchette d'anode GA et le transistor MD1 qui est normale ment passant. En conséquence, le thyristor Th devient passant et agit comme un interrupteur fermé. Pour ouvrir le thyristor Th, il convient d'appliquer sur la borne de grille G du transistor ME2 une tension positive par rapport à la cathode. Le transistor ME2 court-circuite alors la cathode et la gâchette de cathode du thyristor et le bloque. On a ainsi obtenu un composant normalement passant et commandé à l'ouverture. Toutefois, si la tension de commande sur la borne G est interrompue, le composant redevient passant. En outre, pour constituer un thyristor dual bidirectionnel en courant, une diode D est connectée par son anode à la borne K et par sa cathode à la borne A. Cette diode n'a pas été représentée par souci de simplicité ni dans cette figure, ni dans les suivantes. La figure 3B reproduit le circuit de la figure 3A. Le thyristor Th a été représenté de façon classique par ses deux transistors équivalents T1 et T2. Ce schéma équivalent pourrait être utilisé chaque fois que l'on a représenté un thyristor. La figure 4 représente une modification du circuit de la figure 3A permettant de commander le composant par impulsion, c'est-à-dire que le composant est mis à l'état de blocage par une impulsion de commande puis reste bloqué alors que la tension à ses bornes reste positive, même si aucun signal de commande n'est maintenu. On retrouve dans le schéma de la figure 4 les éléments Th, MD1 et ME2 décrits en relation avec la figure 3A. En outre, un transistor MOS à enrichissement ME3 est connecté en parallèle, par ses bornes principales, sur le transistor ME2. La grille du transistor ME3 est connectée à un noeud C. Le noeud C est connecté à la cathode d'une diode Zener Z dont l'anode est reliée à la borne K. Le noeud C est également relié à la borne GA par l'intermédiaire d'un transistor MOS à canal N à déplétion MD4 dont la grille est reliée à la borne K. Chacun des transistors ME3 et MD4 a sa source reliée à son substrat. La mise en conduction du thyristor Th est assurée comme précédemment par le transistor MOS à déplétion MD1. Une fois qu'un ordre de blocage est appliqué sur la borne de grille G du transistor ME2, la tension sur la borne A et donc sur la borne GA croît par rapport à la tension sur la borne K. La tension sur la borne GA se retrouve par l'intermédiaire du transistor MD4 sur le noeud C, c'est-à-dire sur la grille du transistor ME3. Ce transistor ME3 devient passant et maintient l'état de court-circuit entre cathode et gâchette de cathode du thyristor Th même si la commande sur la gâchette G est interrompue. La diode Zener Z sert à limiter la tension de grille du transistor ME3. Ainsi, le thyristor dual de la figure 4 peut effectivement être commandé au blocage par une impulsion sur la borne G et reste bloqué tant que la tension sur la borne C reste supérieure à la tension de seuil du transistor ME3, c'est-à-dire sensiblement tant que la tension VAK est supérieure à la tension de seuil du transistor ME3. Le circuit de la figure 4 présente un inconvénient en ce que, à l'état de blocage, il demeure un courant de fuite à travers le transistor à déplétion MD1. Pour limiter ce courant de fuite, il faudrait augmenter la résistance à l'état passant de ce transistor MD1, ce qui présenterait des inconvénients quant à la sensibilité de la mise en conduction initiale du thyristor dual. Pour pallier cet inconvénient, selon une variante de la présente invention, il est proposé de disposer en série avec le transistor MD1 un interrupteur qui est ouvert quand le dispositif passe à l'état de blocage. La figure 5 représente un exemple de réalisation d'une telle structure éliminant ce courant de fuite à l'état de blocage. Le circuit de la figure 5 est identique à celui de la figure 4 avec ajout d'un transistor MOS à canal P à déplétion et à substrat flottant MD5 en série avec le transistor MD1 entre les bornes GA et K. La grille du transistor MD5 est connectée au noeud C. Ainsi, quand la tension anode-cathode devient positive à partir d'une valeur nulle, les transistors MOS à déplétion MD1 et MD5 sont tous les deux conducteurs et assurent l'amorçage du thyristor Th. Quand le dispositif est bloqué conformément à ce qui a été exposé en relation avec la figure 4, l'augmentation de potentiel sur le noeud C bloque le transistor MD5. On obtient ainsi une annulation sensiblement complète du courant de fuite. Dans ce qui précède, on n'a pas décrit la fonction d'auto-blocage quand le courant dans le thyristor dual dépasse un seuil déterminé. En effet, cette caractéristique est rarement utile dans des applications pratiques. Elle existe toutefois dans les modes de réalisation des figures 4 et 5 et survient quand le courant dans le thyristor Th induit dans celui-ci une chute de tension supérieure à la somme de la tension de seuil du transistor ME3 et de la tension de saturation du transistor MD4. Les figures 6 et 7 représentent très schématiquement des vues en coupe simplifiées de structures semiconductrices monolithiques mettant en oeuvre respectivement les circuits des figures 4 et 5. Comme cela est usuel dans le domaine de la représentation des composants semiconducteurs, les diverses couches et régions de ces structures ne sont pas tracées à l'échelle mais leurs dimensions ont été arbitrairement modifiées pour améliorer la lisibilité et faciliter le tracé des figures. Les structures représentées sont formées à partir d'un substrat 1 de type N faiblement dopé dont la face arrière est revêtue d'une couche 2 de type P+ uniformément revêtue d'une métallisation d'anode M1. On notera que, si l'on veut munir la structure d'une diode anti-parallèle, on pourra prévoir d'interrompre partiellement la région 2 de type P+ et diffuser à la place une région de type N+ en regard d'une région de type P+ formée du côté de la face supérieure, comme cela est indiqué dans la partie gauche des figures 6 et 7. En figure 6, du côté de la face supérieure, on trouve quatre types de régions - des régions fortement dopées de type P (P+), - des régions plus faiblement dopées de type P (P), - des régions fortement dopées de type N (N+), et - des régions plus faiblement dopées de type N correspondant aux canaux préformés de transistors MOS à canal N à déplétion. En outre, en figure 7, on trouve une région 96 faiblement dopée de type P destinée à constituer le canal préformé du transistor MOS à canal P à déplétion et à substrat flottant MD5. En figure 6, du côté de la face supérieure du substrat, sont formés deux caissons 61 et 62 de type P. Dans le caisson 61, une région 63 de type N+ constitue la région de cathode du thyristor Th. Une partie 64 du.caisson 61, intermédiaire entre la région 63 et une partie supérieure du substrat 1, est remplacée par une région de type N faiblement dopée constituant un canal préformé pour le transistor MD1. Cette région 64 est revêtue d'une métallisation de grille isolée G1. La métallisation G1 peut être constituée d'un prolongement d'une métallisation M2 revêtant la région 63 et constituant la métallisation de cathode du thyristor. Dans le caisson 61, entre la région 63 et une autre région 65 de type N+ est formé un transistor MOS à canal N à enrichissement dont la région de canal est revêtue d'une métallisation de grille isolée G3. Ce transistor correspond au transistor ME3 de la figure 4. Dans le caisson 61, est également formé le transistor MOS à enrichissement ME2 entre des régions 66 et 67 de type N+. La grille de ce transistor est désignée par la référence G2. Une métallisation M3 est en contact avec les surfaces supérieures des régions 65 et 66 et avec une zone surdopée P+ 68 du caisson 61. Une métallisation M4 recouvre la région 67. Cette métallisation M4 est reliée à la borne K et, à titre d'exemple d'une variante de l'invention, on a représenté un prolongement de cette métallisation M4 constituant une grille G'1 d'une autre portion du transistor à déplétion MD1 au-dessus d'une zone de type N faiblement dopée 69 s'étendant entre la région 67 et une portion de surface supérieure du substrat 1. Dans le caisson 62 sont formées des régions 71 et 72 de type N+. Une région de canal préformé 73 s'étend à la surface supérieure du composant entre la région 71 et une partie supérieure du substrat 1. Ce canal est revêtu d'une grille isolée G4. Une métallisation M5 recouvre la partie supérieure de la région 71, une surface apparente d'une région surdopée 75 du caisson 62 et la surface supérieure de la région 72. Une métallisation M6 est en contact avec une partie apparente surdopée 76 du caisson 62. La métallisation M5 est reliée à la métallisation G3 qui correspond à la borne C. La métallisation M6 est reliée à la borne de cathode K. Pour bien comprendre comment la structure de la figure 6 correspond au circuit de la figure 4, on notera que le caisson 61 correspond à la gâchette de cathode GK du thyristor Th et que le substrat 1 correspond à sa gâchette d'anode GA. Ainsi - le thyristor Th comprend, entre les métallisations M1 et M2, les régions 2-1-61-63 ; - le transistor MD1 a une source 63 (67) reliée à la borne K par la métallisation M2 (M4), une grille G1 (G'1) reliée à la cathode K, et un drain qui correspond au substrat 1 ; le substrat de ce transistor MD1 correspond au caisson 61, c'est-àdire à la borne GK - le transistor ME2 a un drain 66 qui est relié par la métallisation M3 à la région 61, qui correspond au substrat de ce transistor ME2 et à la borne GK ; sa grille G2 est connectée à une borne de commande G ; et sa source 67 est reliée par la métallisation M4 à la borne K - le transistor ME3 a pour source la région 63 confondue avec la région de cathode du thyristor, et pour drain la région 65 reliée par la métallisation M3 à son substrat qui est aussi la zone 68 correspondant à une portion de la couche de gâchette de cathode 61 - le transistor MD4 a pour source la région 71 reliée par la métallisation M5 au substrat de ce transistor et au noeud C et a pour drain le substrat 1 - la diode Zener Z correspond à la jonction entre le caisson 62 et la région 72. Sa cathode correspond à la région 72 et est reliée par la métallisation M5 au noeud C. Son anode correspond à une région surdopée 76 du caisson 62 et est reliée par la métallisation M6 à la borne K. En outre, comme on l'a indiqué précédemment, une diode en anti-parallèle est formée entre une région P+ 100 revêtue d'une métallisation M100 du côté de la face supérieure et une région N+ 101 revêtue de la métallisation M1 du côté de la face inférieure. On notera que cette structure est susceptible de très nombreuses variantes de réalisation, l'essentiel étant que les fonctions décrites ci-dessus d'un thyristor, de quatre transistors MOS et dTune diode Zener soient réalisées. D'ailleurs, dans la description ci-dessous d'un exemple d'intégration monolithique du circuit de la figure 5, des variantes de réalisation ont été apportées à divers éléments. De plus, les métallisations représentées schématiquement comme connectées par des fils à la borne K ou au noeud C pourront être constituées d'une seule et même métallisation si les considérations topologiques le permettent. La figure 7 représente un mode de réalisation du circuit de la figure 5. Dans la partie gauche de la figure 7, on retrouve des caissons et régions 62, 71, 72, 73, 75, 76 identiques à ce qui est représenté en figure 6 et revêtues de métallisations M6, M5 et G4. Cet ensemble constitue comme en figure 6 une réalisation du transistor MD4 et de la diode Z. Dans la partie centrale de la figure 7 est représenté un caisson 81 de type P dont la périphérie est constituée d'une région plus fortement dopée 82 de type P+. Dans ce caisson, une région principale 83 de type N+ constitue la cathode du thyristor et est revêtue d'une métallisation M2. Deux caissons 84 et 85 constituent les drains des transistors ME2 et ME3 et sont séparés de la région 83 par des portions du caisson 81 revêtues de métallisations de grille isolées G2 et G3. La métallisation G2 est reliée à une borne de commande G. La métallisation G3 est reliée au noeud C. La région 84 et une portion de la région surdopée 82 du caisson sont revêtues d'une métallisation M7 correspondant à la liaison source-substrat du transistor ME2 et à une liaison entre cette source et le caisson 81 qui correspond à la gâchette de cathode du thyristor. De même, la région 85 est reliée à une portion de la région 82 par une métallisation M8. Dans la partie droite de la figure 7 est représenté un caisson 91 de type P+ dans lequel est formée une région 92 de type N+. Une région 93 de canal préformé de type N faiblement dopé s'étend entre la région 92 et une partie supérieure du substrat 1. Cette région de canal préformé est revêtue d'une grille isolée G1 connectée à la cathode K. Une métallisation M9 relie les surfaces apparentes des régions 91 et 92. En outre, au voisinage immédiat de la région de type P fortement dopée 91 est formée une région de type P fortement dopée 95. Les régions 91 et 95 sont séparées par une région de canal préformé 96 faiblement dopée de type P et la région 95 est revêtue d'une métallisation M10 reliée à la cathode K. On retrouve donc bien dans cette structure - un thyristor Th constitué des régions 2-1-81-83 entre les métallisations M1 - un transistor MOS ME4 identique à celui de la figure 6, - une diode Zener Z identique à celle de la figure 6, - un transistor MOS à canal P à déplétion et à substrat flottant MD5 dont la source correspond à la région 91, le drain à la région 95, la grille à la métallisation G5, et le substrat au substrat 1. Bien entendu, la présente invention est susceptible de nombreuses variantes et modifications qui apparaîtront à l'homme de l'art. Les perfectionnements habituellement apportés aux thyristors (courts-circuits d'émetteur) pourront être utilisés. Des régions d'arrêt de canal et des régions d'isolement entre composants pourront également être prévues. REVENDICATIONS 1. Composant constituant un thyristor dual, normalement passant et bloquable par une impulsion de tension sur l'électrode de commande, comprenant un thyristor (Th), caractérisé en ce qu'il comprend en outre - un moyen résistif connecté entre la gâchette d'anode (GA) et la cathode (K) du thyristor, et - un moyen interrupteur à conduction commandée connecté entre la gâchette de cathode (GK) et la cathode (K) du thyristor. 2. Composant selon la revendication 1, caractérisé en ce que le moyen résistif est un premier transistor MOS à déplétion (MD1) dont la grille est reliée à la source, le substrat de ce transistor étant relié à la borne de gâchette de cathode. 3. Composant selon la revendication 1 ou 2, caractérisé en ce que le moyen interrupteur est un deuxième transistor MOS à enrichissement (ME2) dont la grille est connectée à une borne de commande (G) et dont le substrat est connecté à la borne de gâchette de cathode (GK). 4. Composant selon l'une quelconque des revendications 1 à 3, à commande par impulsion, caractérisé en ce qu'il comprend en outre des moyens de maintien de la conduction entre la gâchette de cathode et la cathode dès que cette conduction a été amorcée par ledit moyen interrupteur. 5. Composant selon les revendications 3 et 4, caractérisé en ce que lesdits moyens de maintien comprennent un troisième transistor MOS à enrichissement (ME3), dont le substrat est connecté à la borne de gâchette de cathode (GK), en parallèle sur le deuxième transistor MOS à enrichissement (ME2) une diode Zener (Z) connectée entre la cathode du thyristor et un noeud (C) lié à la grille du troisième transistor (ME3) ; et un quatrième transistor MOS à déplétion (MD4) connecté entre ledit noeud (C) et la gâchette d'anode du thyristor, la grille du quatrième transistor étant connectée à la cathode (K) et son substrat audit noeud. 6. Composant selon l'une quelconque des revendications 2 et 3 à 5, à faible courant de fuite, caractérisé en ce qu'il comprend, en série avec le premier transistor MOS à déplétion (MD1), un deuxième moyen interrupteur, normalement passant et bloqué après qu'un ordre de commande a été appliqué au deuxième transistor (ME2). 7. Composant selon la revendication 6, caractérisé en ce que le deuxième moyen interrupteur est un transistor MOS à déplétion à canal P et à substrat flottant (mu5) dont la grille est connectée audit noeud (C). 8. Composant monolithique selon la revendication 5, caractérisé en ce que le thyristor (Th) est réalisé sous forme verticale dans un substrat de silicium (1) d'un premier type de conductivité le premier transistor MOS à déplétion (MD1) est réalisé entre la région de cathode (63) du thyristor et le substrat chacun des deuxième et troisième transistors MOS à enrichissement (ME2, ME3) est formé entre deux régions (63, 65 66, 67) du premier type de conductivité formées dans un premier caisson de gâchette de cathode (61) du thyristor, l'une de ces deux régions (63 ; 67) correspondant à la région de cathode du thyristor le quatrième transistor MOS à déplétion (MD4) est formé entre une région du premier type de conductivité (71), elle-même formée dans un deuxième caisson (62) du deuxième type de conductivité (67) disjoint du premier caisson, et le substrat ; et la diode Zener (Z) est formée dans ledit deuxième caisson (62). 9. Composant monolithique selon la revendication 8, formé à partir d'un substrat (1) du premier type de conductivité dont la face arrière est revêtue d'une couche (2) du deuxième type de conductivité revêtue d'une première métallisation (M1), caractérisé en ce qu'il comprend du côté de sa face avant - un premier caisson (61) du deuxième type de conductivité contenant des première (63), deuxième (65), troisième (66) et quatrième (67) régions du premier type de conductivité, les première et deuxième régions étant séparées par une portion du premier caisson revêtue d'une première métallisation de grille isolée (G3), les troisième et quatrième régions étant séparées par une portion du premier caisson revêtue d'une deuxième métallisation de grille isolée (G2), une portion au moins du premier caisson séparant la première (63) et/ou la quatrième (67) région du substrat (1) comportant en face supérieure une première région de canal préformé (64 ; 69) revêtue d'une troisième métallisation de grille isolée (G1 ; G'1), une deuxième métallisation (M2) revêtant la première région (63), une troisième métallisation (M3) revêtant les deuxième (65) et troisième (66) régions et une portion de la surface supérieure du premier caisson, une quatrième métallisation (M4) revêtant la quatrième région ; et - un deuxième caisson (62) du deuxième type de conductivité comprenant des cinquième (71) et sixième (72) régions du premier type de conductivité, la cinquième région (71) étant séparée du substrat par ure deuxième région de canal préformé (73) revêtue d'une quatrième métallisation de grille isolée (G4), la sixième région (72) formant avec le deuxième caisson une jonction Zener, une cinquième métallisation (M5) revêtant les cinquième et sixième régions et les reliant au deuxième caisson (62), une sixième métallisation (M6) étant en contact avec une portion du deuxième caisson (62) voisine de la sixième région (72) la deuxième métallisation de grille isolée (G2) étant destinée à être connectée à une borne de commande (G), les deuxième (M2), quatrième (M4) et sixième (M6) métallisations ainsi que les troisième (G1) et quatrième (G4) métallisations de grille isolée étant destinées à être connectées à une borne de cathode (K), la cinquième métallisation (M5) étant reliée à la première métallisation de grille isolée (G3) (noeud C). 10. Composant monolithique selon la revendication 7, caractérisé en ce que le thyristor (Th) est réalisé sous forme verticale dans un substrat de silicium (1) d'un premier type de conductivité le premier transistor MOS à déplétion (MD1) est formé dans un troisième caisson (91) disjoint du premier caisson de gâchette de cathode (81) du thyristor, entre une région (92) formée dans ce troisième caisson et le substrat ; chacun des deuxième et troisième transistors MOS à enrichissement (ME2, ME3) est formé entre une région (84 ; 85) du premier type de conductivité, formée dans le caisson de gâchette de cathode (81) du thyristor, et la région de cathode (83) du thyristor le quatrième transistor MOS à déplétion (mu4) est formé entre une région du premier type de conductivité (71), elle-même formée dans un deuxième caisson (62) du deuxième type de conductivité disjoint du caisson de gâchette du thyristor, et le substrat la diode Zener (Z) est formée dans ledit deuxième caisson (62) ; et le cinquième transistor MOS à canal P à déplétion (MD5) est formé entre le deuxième caisson (91) et une région supplémentaire (95) du deuxième type de conductivité. 11. Composant monolithique selon la revendication 10, formé à partir d'un substrat (1) du premier type de conductivité dont la face arrière est revêtue d'une couche (2) du deuxième type de conductivité revêtue d'une première métallisation (M1), caractérisé en ce qu'il comprend du côté de sa face avant - un premier caisson (81) du deuxième type de conductivité contenant des première (83), deuxième (84) et troisième (85) régions du premier type de conductivité, les première et deuxième régions étant séparées par une portion du premier caisson revêtue d'une première métallisation de grille isolée (G2), les première et troisième régions étant séparées par une portion du premier caisson revêtue d'une deuxième métallisation de grille isolée (G3), la première région (83) étant revêtue d'une deuxième métallisation (M2), la deuxième région (84) étant revêtue d'une troisième métallisation (M7) s'étendant sur une portion du premier caisson, la troisième région (85) étant revêtue d'une quatrième métallisation (M8) s'étendant sur une portion du premier caisson - un deuxième caisson (62) du deuxième type de conductivité comprenant des quatrième (71) et cinquième (72) régions du premier type de conductivité, la quatrième région (71) étant séparée du substrat par une première région de canal préformé (73) revêtue d'une troisième métallisation de grille isolée (G4), la cinquième région (72) formant avec le deuxième caisson une jonction Zener, une cinquième métallisation (M5) revêtant les quatrième (71) et cinquième (72) régions et les reliant au deuxième caisson (62), une sixième métallisation (M6) étant en contact avec une portion du deuxième caisson (62) voisine de la cinquième région (72) ; et - un troisième caisson (91) du deuxième type de conductivité contenant une sixième région (92) du premier type de conductivité, une portion au moins du caisson séparant la sixième région (92) du substrat (1) comportant en face supérieure une deuxième région de canal préformé (93) revêtue d'une quatrième métallisation de grille isolée (G1), le troisième caisson (91) étant séparé d'une région (95) du deuxième type de conductivité par une région du deuxième type de conductivité faiblement dopée (96) revêtue d'une cinquième métallisation de grille isolée (G5), la sixième région et une partie de la surface supérieure du troisième caisson étant revêtues d'une septième métallisation (M9), la surface supérieure de ladite région du deuxième type de conductivité faiblement dopée (96) étant revêtue d'une huitième métallisation (M10) la première métallisation de grille isolée (G2) étant destinée à être connectée à une borne de commande (G), les deuxième (M2), sixième (M6) et huitième (M10) métallisations ainsi que les troisième (G4) et quatrième (G1) métallisations de grille isolée étant destinées à être connectées à une borne de cathode (K), la cinquième métallisation (M5) étant reliée aux deuxième (G3) et cinquième (G5) métallisations de grille isolée (noeud C). 12. Composant monolithique selon la revendication 9 ou 11, caractérisé en ce que chacun des caissons comprend des zones plus fortement dopées au moins aux emplacements où une métallisation est en contact avec une portion de leur surface supérieure.