FR 2757712 A1 19980626 FR 9615671 A 19961219 DISPOSITIF DE CONTROLE DE MISE SOUS TENSION OU HORS TENSION D'UN CIRCUIT INTEGRE L'invention concerne un dispositif de contrôle de mise sous tension ou hors tension d'un circuit intégré. Un dispositif de contrôle de mise sous tension ou hors tension a pour mission de surveiller le niveau de la tension d'alimentation pour permettre le cas échéant d'initialiser certains éléments électroniques comme les circuits séquentiels et d'empêcher l'accès à certaines fonctions électroniques. Le dispositif de contrôle remplit donc une fonction de détection très importante pour la sécurité de fonctionnement du circuit intégré, qui permet au circuit intégré mis sous tension d'être dans un état bien déterminé (initialisation) et qui permet, pour des conditions d'alimentation non conformes, d'empêcher l'accès à certaines fonctions, dans le but de préserver l'intégrité du circuit intégré. Pour avoir un niveau de sécurité le plus élevé possible, on utilise habituellement un dispositif de contrôle à circuit de référence de tension permettant de détecter le niveau de la tension d'alimentation par rapport à un seuil Vs établi par le circuit de référence de tension. Un dispositif de contrôle de ce type est par exemple décrit dans la demande française no 96 01378. Un tel dispositif comprend un circuit de polarisation en courant du circuit de référence de tension, permettant la détection en permanence du niveau de la tension d'alimentation. Le point de connexion entre le circuit de référence de tension et le circuit de polarisation fournit un signal de détection apte à faire basculer des inverseurs d'un étage de sortie. Cet état de sortie délivre un signal de neutralisation POR qui est appliqué à une circuiterie d'initialisation et dtinhibition du circuit intégré. Comme représenté schématiquement sur la figure 1, ce signal de neutralisation POR suit le niveau de la tension d'alimentation Vdd tant que ce niveau est inférieur au seuil de détection Vs. Quand le niveau est supérieur au seuil de détection Vs, le signal POR est tiré à zéro volt. Quand le signal POR suit la tension d'alimentation Vdd, il est vu comme un "1" par la circuiterie d'initialisation et d'inhibition qui est alors activée. On notera toutefois que ceci ne peut se faire que lorsque ou tant que la tension d'alimentation Vdd a un niveau suffisant au moins égal à un niveau Vf auquel la circuiterie peut fonctionner. Le seuil de détection Vs est nécessairement supérieur à ce niveau Vf minimum. C'est dans le laps de temps dans lequel la tension Vdd est comprise entre Vs et Vf, que l'initialisation est faite et le verrouillage de certains chemins d'accès effectué grâce à l'impulsion du signal POR. Dès que la tension d'alimentation Vdd est supérieure au seuil de détection Vs, la circuiterie d'initialisation et d'inhibition est désactivée et le circuit intégré est opérationnel, initialisé et avec toutes ses fonctions électroniques valides. La polarisation permanente en courant du circuit de référence de tension entraîne une consommation permanente dans le circuit intégré, même en mode de veille, quand le circuit intégré n'est pas sélectionné. Dans ce mode de veille, cette consommation est très gênante, car très importante par rapport à la consommation en mode de veille du reste du circuit intégré. Comme ordre de grandeur, on a par exemple une consommation de l'ordre de dix micro-ampères pour le dispositif de contrôle seul, et quelques nanoampères pour le reste du circuit intégré. Quand le circuit intégré est sélectionné, cette consommation du dispositif de contrôle devient négligeable au regard de la consommation des autres fonctions électroniques du circuit. Un objet de l'invention est de résoudre ce problème technique de consommation en mode de veille du dispositif de contrôle, tout en permettant au dispositif d'assurer ses fonctions de détection vitales pour la sécurité de fonctionnement du circuit intégré. Une solution à ce problème technique a été trouvée dans l'invention en prévoyant dans le dispositif de contrôle un circuit de commande apte à activer ou désactiver le circuit de polarisation en fonction du mode de fonctionnement courant du circuit intégré, pour n'activer ce circuit de polarisation que pour des modes de fonctionnement à risques, un condensateur étant en outre prévu en parallèle sur le circuit de polarisation. De cette manière, en mode de veille et dans les autres modes de fonctionnement éventuels considérés sans risques, la consommation du dispositif de contrôle est nulle, sauf à détecter une mise sous-tension ou hors tension par le condensateur entraînant alors une consommation transitoire due à la charge ou décharge de ce condensateur. La détermination des modes de fonctionnement à risques dépend du circuit intégré considéré (par exemple circuit avec ou sans mémoire non volatile, à accès série ou parallèle) et de l'application à laquelle il est destiné. Par exemple, dans certains cas, la simple sélection du circuit intégré le fait passer d'un mode de veille sans risques à un mode de fonctionnement à risques. Dans d'autres cas, c'est la sélection d'une fonction électronique particulière. On peut penser par exemple à une opération d'écriture en mémoire non volatile du circuit intégré. Un tel dispositif de contrôle a cependant comme inconvénient d'avoir un temps de réponse particulièrement lent en cas de chute de tension, dû au temps de décharge du condensateur. Si la chute de tension est rapide, la détection risque d'être tardive et de ne plus permettre ni l'initialisation ni le verrouillage, le niveau de tension d'alimentation étant alors déjà sous le seuil Vf minimum de fonctionnement. Aussi, dans un perfectionnement, le dispositif de contrôle comprend en outre un transistor de décharge du condensateur. Ce transistor de décharge est commandé par un circuit dynamique de détection de transition négative de la tension d'alimentation. Quand ce circuit détecte une transition négative, le transistor de décharge devient passant, déchargeant rapidement le condensateur et préparant ainsi le dispositif à la détection d'une nouvelle montée de la tension. Cependant un tel circuit dynamique de détection de transition négative peut entraîner des détections intempestives, en particulier si la tension d'alimentation oscille (alimentation non stabilisée). Aussi l'invention propose, dans une variante de l'invention une structure particulière du circuit dynamique de détection comprenant un étage de filtrage. Dans cette variante, on peut alors utiliser la sortie du circuit dynamique de détection pour générer directement le signal de neutralisation POR, sans passer par la circuiterie du dispositif de contrôle, tout en préparant le dispositif de contrôle à la détection d'une remontée de la tension. Dans une autre variante du dispositif de contrôle selon l'invention, on prévoit des moyens de configuration matérielle permettant de sélectionner une parmi au moins deux valeurs de seuil possible. Cette variante peut être très utile en pratique. En effet, on a vu que le seuil de détection Vs était fixé par la technologie du circuit intégré. Dans certains cas cependant, il va aussi dépendre de l'environnement applicatif auquel le circuit intégré est destiné. En effet, dans une application, un circuit intégré peut être associé à d'autres circuits intégrés. La gamme de tension dans laquelle chacun de ces circuits peut fonctionner peut ne pas être la même pour les autres. Dans un exemple, on peut avoir dans une même application un circuit microprocesseur fonctionnant entre 3 et 6 volts et un circuit mémoire fonctionnant entre 2 et 6 volts. Entre 2 et 3 volts, le circuit microprocesseur peut émettre des ordres incompréhensibles, qui pourront provoquer des opérations au sein du circuit mémoire parfaitement opérationnel. Pour cette application, il n'est donc pas souhaitable de permettre au circuit mémoire de fonctionner entre 2 et 3 volts. On choisira un seuil de détection pour le dispositif de contrôle de ce circuit mémoire, de l'ordre de 3,5 volts. Cette variante de l'invention permet donc de produire en série des circuits intégrés à seuil de détection configurable, permettant de programmer chaque circuit dans les dernières couches de fabrication, pour répondre au besoin du client. D'autres caractéristiques et avantages de l'invention sont détaillés dans la description suivante, faite à titre indicatif et non limitatif et en référence aux dessins annexés dans lesquels - la figure 1 représente un diagramme temporel représentant le signal de neutralisation POR et la tension d'alimentation Vdd du circuit intégré; - la figure 2 représente un schéma-bloc d'un dispositif de contrôle selon l'invention; - la figure 3 représente un schéma détaillé du dispositif de contrôle perfectionné, comprenant un circuit dynamique de détection; - la figure 5 représente un schéma détaillé d'une variante de réalisation du circuit dynamique de détection. Dans la description qui suit, on s'intéresse plus particulièrement à un circuit intégré en technologie MOS ou CMOS à substrat P. Un dispositif de contrôle selon l'invention est représenté sur la figure 2. I1 comprend un circuit de référence de tension 1 en série avec un circuit de polarisation en courant 2. L'entrée du circuit de référence de tension reçoit la tension d'alimentation Vdd du circuit intégré. Le point de connexion A entre la sortie du circuit de référence de tension 1 et le circuit de polarisation 2 fournit un signal de détection Sd. Ce signal de détection Sd est appliqué en entrée d'un étage de sortie 3 à inverseurs. Cet étage de sortie délivre un signal de neutralisation POR qui permet d'activer une circuiterie d'initialisation et d'inhibition non représentée. Dans l'exemple de réalisation représenté sur cette figure 1 en technologie MOS, le circuit de référence de tension comprend un transistor MOS T1 de type P, natif. Sa grille est reliée à la masse du circuit et sa source est reliée à la tension d'alimentation Vdd. Le moyen de polarisation 2 comprend un transistor résistif TR, permettant d'établir un courant i au noeud A dès que la tension d'alimentation est suffisante, c'est à dire dès qu'elle est supérieure au seuil Vtl du transistor T1. Un tel circuit de référence de tension polarisé par un courant i établit un seuil de basculement Vs égal à la tension de seuil Vtp du transistor P natif (T1), soit environ 1,5 volts. D'autres réalisations du circuit de référence de tension sont possibles, notamment pour établir un seuil de basculement plus élevé ou plus stable en température. Le choix de la réalisation n'a pas d'influence sur le principe de l'invention. On verra plus loin comment, dans une variante, on obtient un circuit de référence de tension à seuil Vs configurable. L'étage de sortie 3 comprend au moins un premier inverseur 4 pour délivrer le signal de neutralisation POR. En pratique il comprend d'autres inverseurs 5 et 6 pour remettre en forme le signal de neutralisation. I1 comprend aussi un condensateur de démarrage C1, connecté entre la sortie du premier inverseur 4 et la tension d'alimentation. Le fonctionnement du dispositif de neutralisation décrit en relation avec les figures 1 et 2 est brièvement le suivant : lorsque l'on met le circuit intégré sous tension, la tension d'alimentation Vdd croît progressivement. Au départ elle n'est pas suffisante pour faire fonctionner les éléments électroniques. Le condensateur de démarrage C1 permet alors de forcer le signal de neutralisation POR à suivre la tension d'alimentation Vdd (Fig.l). Dès que la tension d'alimentation est suffisante, au moins pour le premier inverseur 4, ce fonctionnement est confirmé : le signal POR suit le signal Vdd. Quand la tension d'alimentation Vdd devient supérieure au seuil de basculement Vs imposé par le circuit de référence de tension 1, le noeud A auparavant tiré vers zéro volt par le circuit de polarisation 2 monte à Vdd. Le premier inverseur 4 et les inverseurs de remise en forme 5 et 6 basculent et le signal POR est forcé à zéro volts (Fig. 1). Inversement, quand la tension d'alimentation Vdd chute en dessous du seuil de basculement Vs, le signal de neutralisation POR suit le niveau de la tension d'alimentation Vdd jusqu'à mise hors tension du circuit intégré. Un tel fonctionnement permet à une circuiterie d'initialisation et d'inhibition (non représentée) de positionner le circuit intégré dans un état défini (initialisation des circuits séquentiels) et sur (chemins d'accès verrouillés) ne permettant pas d'opérations critiques dans l'intervalle de temps entre les seuils Vs et Vf. Pour plus de détails, on se reportera utilement au contenu de la demande française nO 96 01378. Pour le condensateur de démarrage C1, on n'a besoin que d'une faible capacité de l'ordre du dixième de picofarad (1pf=1012 farad). En choisissant un condensateur de capacité de dimension adaptée, environ 10 fois plus élevé, on permet au condensateur C1 d'imposer une durée d'impulsion minimum due à la constante de temps associée, qui permet, même en cas de mise sous tension ou hors tension brutale, d'avoir le temps minimum nécessaire pour réaliser l'initialisation et le verrouillage. Le seuil de basculement Vs est lui fixé par le circuit de référence de tension. Dans l'exemple représenté, sur la figure 2, il est donné par la tension de seuil Vtl du transistor T1 de type P de l'ordre de 1,5 volt. On peut avoir un seuil de basculement différent en ajoutant d'autres transistors en série avec le transistor T1 et montés en diode. De cette manière, le seuil Vs de basculement est égal à la somme des valeurs de tension de seuil des transistors en série. Ainsi, dans l'exemple représenté sur la figure 3, le circuit de référence de tension comprend un deuxième transistor MOS de type P, T2, monté en diode en direct, c'est à dire avec sa grille reliée à son drain, son drain étant connecté à la source du transistor T1 et sa source étant connectée à la tension d'alimentation Vdd. De cette manière on augmente d'un seuil de diode (0,7 V) le seuil Vs de basculement du dispositif, soit 2,2 volts au lieu de 1,5 volts. Avantageusement, on prévoit dans l'invention des moyens de configuration matérielle, permettant de configurer le dispositif de contrôle pour un seuil ou l'autre. Le principe de l'invention ne se limite pas nécessairement à deux seuils. On peut prévoir de pouvoir choisir entre plusieurs seuils. Dans l'exemple, les moyens de configuration comprennent un strap 8 permettant, s'il est placé, de court-circuiter le transistor T2. On peut prévoir que ce soit un fusible programmable. Si on modifie la valeur du seuil de basculement Vs, il faut prévoir d'adapter la réponse du premier inverseur 4 de l'étage de sortie 3. Ainsi, sur la figure 3, on a représenté un inverseur 4 de type CMOS avec un premier transistor du haut T3, un deuxième transistor du haut T4 et un transistor du bas T5. Les deux transistors du haut sont de type P. Le premier est natif comme le transistor N T5 du bas. Le deuxième transistor du haut T4 est enrichi et en série avec un moyen 8' pour le rendre actif ou non dans l'inverseur. Ce moyen 8' est dans l'exemple un strap matériel qui permet de connecter ou d'isoler la source de ce transistor T4 du noeud de sortie de l'inverseur. Quand le transistor T2 est court-circuité, le noeud A peut monter à Vdd, puisque le transistor T1 est monté "on" avec sa grille à la masse, son caisson étant relié à Vdd. On fermera alors le strap matériel 8', pour mettre le transistor T4 dans le circuit. Si le transistor T2 est mis dans le circuit (strap 8 ouvert) le noeud A ne peut pas monter plus haut que Vdd-Vt2. Si le transistor T4 était dans le circuit, il fuirait, entraînant une consommation de courant. On ouvre alors le strap 8' pour mettre le transistor T4 hors circuit. Le transistor P T3 natif lui est bloqué même avec un niveau Vdd-Vt2 sur sa grille. De cette manière, grâce aux moyens 8 et 8', on peut adapter le seuil de basculement à la destination du circuit intégré, c'est à dire au besoin du client. Selon l'invention, le dispositif de contrôle comprend en outre un condensateur C2 connecté entre le noeud A et la masse et un circuit de commande 7 du circuit de polarisation 2. Ce circuit de commande permet de commuter ou non la masse sur le transistor TR du circuit de polarisation 2, ce qui le rend passant ou bloqué, en fonction du mode de fonctionnement courant du circuit intégré. Dans l'exemple, le circuit de commande consiste en une fonction OU combinatoire du signal de sélection CS du circuit intégré et d'un signal BUSY de sélection du circuit intégré en écriture, tous deux actifs à un. Ce sont des signaux de commande que l'on trouve par exemple dans les circuits mémoire à accès série. De manière générale, le circuit de commande consiste en une logique combinatoire pour activer le circuit de polarisation dès que le mode de fonctionnement courant correspond à un mode considéré à risques et le bloquer sinon. Cette logique correspond donc à une partie qui doit être adaptée au circuit intégré considéré et à l'application visée. Quand le circuit de polarisation est bloqué (transistor TR isolé de la masse), le dispositif de contrôle ne consomme plus de courant. Pour permettre cependant une détection de mise sous tension ou hors tension éventuelle dans cette configuration (transistor TR bloqué), on a prévu le condensateur C2. En effet, partant d'une tension nulle au noeud A et d'un signal POR à zéro, si la tension d'alimentation Vdd monte et dépasse le seuil de tension Vtl du transistor T1, le condensateur C2 se charge progressivement dès que la tension Vdd est supérieure au seuil Vs, entraînant le signal POR à suivre le niveau de la tension d'alimentation Vdd. L'étage 3 de sortie à inverseurs bascule et fait passer le signal POR à zéro (figure 1). Le dispositif permet aussi la détection d'une chute de tension. En effet, si la tension d'alimentation Vdd baisse et devient inférieure au seuil Vs, le condensateur C2 va se décharger, par la diode parasite drain-caisson du transistor MOS P T1 notamment. Quand la tension au noeud A descend sous le seuil Vs, l'étage 3 de sortie bascule et le signal de neutralisation POR suit à nouveau la tension d'alimentation Vdd jusqu'à zéro (figure 1). Cependant, cette détection de chute de tension est très lente, due au temps de décharge du condensateur C2. Le condensateur C2 freine ainsi la décharge du noeud A par la diode parasite, gênant la détection d'une chute de tension. On risque de ne pas avoir le temps de détecter la chute de tension avant qu'elle ne soit déjà tombée à zéro volt et la circuiterie dtinitialisation/inhibition n'aura pas pu être activée. Aussi, dans un perfectionnement représenté à la figure 3, on prévoit un circuit 9 de détection dynamique de chute de tension, ne consommant pas de courant, permettant d'améliorer le temps de réponse du dispositif de contrôle quand son circuit de polarisation 2 est désactivé. Le dispositif de contrôle perfectionné comprend un circuit 9 de détection dynamique de chute de tension, délivrant un signal Desc de détection de chute de tension. Ce signal Desc est appliqué sur la grille d'un transistor de décharge TD peu résistif. Ce transistor TD est connecté entre le noeud A et la masse, permettant, quand il est passant, de décharger très rapidement le condensateur C2 pour réinitialiser sa charge à zéro et préparer le dispositif à la détection d'une remontée de la tension d'alimentation. Le dispositif de contrôle peut ainsi confirmer la chute de tension. Le temps de réponse du dispositif de contrôle est amélioré. Le circuit 9 de détection dynamique comprend un condensateur C3 chargé par un transistor T6 natif, dans l'exemple de type N, avec le drain et la grille reliés ensemble à la tension d'alimentation Vdd. Le condensateur C3 est ainsi chargé à un niveau ViN égal à la tension d'alimentation Vdd moins la tension de seuil du transistor natif. Cette tension ViN est appliquée comme tension d'alimentation d'un détecteur de consommation 10. Ce détecteur 10 comprend un transistor du bas de type N, T7 et un transistor du haut de type P, T8. Les grilles des transistors T7 et T8 sont reliées en commun, formant l'entrée E10 du détecteur. Le transistor T7 est de préférence natif, notamment pour déclencher la détection dès que le transistor T8 conduit un peu (dès que la tension de grille de T7 monte à Vtnatif). Les drains des transistors T7 et T8 sont reliés en commun formant la sortie S1O du détecteur. La source du transistor T8 reçoit la tension ViN. La tension d'alimentation Vdd est appliquée sur l'entrée E10 du détecteur. La sortie S1O du détecteur fournit un signal de détection. Si on part d'une tension d'alimentation stabilisé à Vdd = Vini, le condensateur C3 est chargé à ViN=Vini Vtnnat, où Vtnnat est la tension de seuil du transistor T6 natif. Comme le transistor T8 reçoit ViN sur sa source et Vdd = Vini sur sa grille, il est bloqué car la différence de tension grille-source égale à ViN Vdd=Vtnnat est inférieure à la tension de seuil Vtp du transistor T8. Si la tension d'alimentation Vdd baisse, la tension de grille T8 suit instantanément, tandis que la tension de source va rester un certain temps à Vini-Vtnnat (fonction de la constante de temps du circuit) : si la différence est suffisante entre Vini et Vdd à l'instant t, le transistor T8 se met à conduire. Dès que le transistor T8 se met à conduire un peu, le détecteur 10 se déclenche. La sortie S1O peut ainsi être appliquée à un système amplificateur de courant pour fournir un signal apte à rendre passant le transistor de décharge TD du dispositif de contrôle. On peut ainsi forcer la décharge du condensateur C2. L'amplification est obtenue par un inverseur 12 qui est monté en miroir de courant avec le détecteur 10 de manière à produire un courant très fort dans l'inverseur 12, multiple du courant faible du détecteur 10. Le transistor T7 du détecteur 10 dont la grille et le drain sont reliés ensemble et forment la sortie S10 du détecteur commande la grille des transistors du bas T9 et du haut T10 de l'inverseur 12. Le transistor T10 de type P, est choisi résistif (faible rapport W/L). Sa source est reliée à la tension d'alimentation Vdd. Les drains du transistor T9, de type N et du transistor T10 sont reliés ensemble et forment la sortie S12 de l'inverseur 12. C'est le signal en sortie S12 qui peut ainsi être appliqué sur le transistor de décharge TD associé au condensateur C2. Le circuit 9 de détection dynamique de chute de tension permet d'activer le dispositif de contrôle dès qu'il détecte une transition négative de l'ordre de Vtp+Vtnnat. Il permet donc d'améliorer le fonctionnement du dispositif de contrôle selon l'invention. Cependant, si l'alimentation n'est pas stabilisée, la tension d'alimentation Vdd oscille. Le circuit 9 de détection dynamique risque de provoquer des détections intempestives, qui peuvent être gênantes. Aussi, dans un autre perfectionnement de l'invention, on prévoit un circuit de filtrage 11 en sortie du détecteur 10. Ce circuit de filtrage permet de ne valider la détection dynamique que si la tension d'alimentation Vdd descend en dessous d'un seuil déterminé. De cette manière, à supposer par exemple que la tension d'alimentation oscille entre 5 et 7 volts, aucune détection dynamique ne sera validée si la tension d'alimentation chute de 7 à 5 volts pour remonter ensuite. Pour assurer cette fonction de filtrage, sans dégrader le temps de réponse, le circuit de filtrage comprend des inverseurs 13 et 14. L'inverseur 13 reçoit la sortie S12 en entrée. Sa sortie S13 commande la grille d'un transistor de type N T11, résistif (faible rapport W/L) dont la source est à la masse. Son drain est relié au drain d'un transistor de type P, T12, peu résistif (fort rapport W/L) pour former la sortie B. Le transistor T12 est polarisé à l'état passant. La source du transistor T12 est ainsi placée à la tension d'alimentation Vdd et sa grille est à la masse. La sortie B est appliquée dans l'exemple en entrée d'un inverseur 14 pour former un signal de détection dynamique de descente appliqué sur la grille du transistor de décharge TD, dans l'exemple de type N, pour rendre ce transistor passant en cas de détection de chute de tension. On notera sur la figure que les transistors de type N T7, T9 et T11 sont natifs. Cela permet d'avoir des inverseurs sensibles et d'avoir un détecteur adapté aux faibles tensions d'alimentation. Le fonctionnement du circuit 9 de détection dynamique avec un tel circuit de filtrage 11 est le suivant. Le détecteur 10 ne passe qu'un faible courant i pour ne pas décharger rapidement le condensateur C3 si la tension d'alimentation Vdd baisse. Le transistor T7 est ainsi choisi résistif avec un faible W/L. En montant l'inverseur 12 en miroir de courant, on fait basculer la sortie S12 très rapidement, dès qu'un peu de courant passe dans le détecteur 10. Dans un exemple, on configure le détecteur 10 et 1'inverseur 12 pour avoir un rapport multiplicatif de l'ordre de trois cents. Le fort courant reproduit dans l'inverseur 12 le fait donc basculer très rapidement. Ainsi, dès qu'une chute de tension d'alimentation rend le transistor T8 passant, la sortie S12 de l'inverseur 12 passe de Vdd à 0, tirée à 0 par le transistor T9 (le transistor 10 étant résistif). La sortie de l'inverseur 13 passe donc à 1, et le transistor T11 se met donc à conduire, essayant de tirer le noeud B à zéro. C'est là que le filtrage intervient, par le transistor T12. En effet ce transistor est polarisé en sorte d'être toujours passant et choisi peu résistif devant le transistor T11, pour dominer. Ainsi le transistor T12 tend à forcer le noeud B à Vdd. Tant que la tension d'alimentation Vdd sera suffisante à maintenir le transistor T12 passant, c'est lui qui prédominera et on retrouvera Vdd au noeud B. Si la tension d'alimentation Vdd chute suffisamment pour bloquer le transistor T12, alors le noeud B basculera à zéro volt. Le seuil de blocage correspond à la tension de seuil Vtp du transistor P T12. Dans l'exemple, il est natif, imposant un seuil de blocage d'environ 1,5 volts. Ainsi l'ensemble T11, T12 constitue un circuit de blocage qui interdit la génération d'une impulsion de détection dynamique de chute de tension Desc tant que Vdd reste supérieure à un seuil de transistor P natif. Le signal de détection dynamique de descente Desc permet comme on l'a vu de décharger le condensateur C2. Cela permet de faire détecter la chute de tension, et de préparer le dispositif de contrôle à détecter une nouvelle remontée de la tension d'alimentation Vdd. Mais on peut utiliser directement le signal Desc pour produire, à travers un inverseur 15, le signal de neutralisation POR. En effet, l'impulsion de détection Desc arrive plus rapidement en sortie de l'inverseur 15 qu'en sortie de l'étage de sortie 3. Dans ce cas, on prévoit dans l'étage de sortie seulement les deux inverseurs 4 et 5, et on ajoute une porte NAND 16 pour recevoir en entrées, la sortie de l'étage de sortie 3 et la sortie de 1'inverseur 15, pour délivrer le signal de neutralisation POR. La valeur de la tension de seuil Vt6 du transistor de charge T6 du condensateur C3 conditionne la détection de chute de tension dans le circuit 9 de détection dynamique. En effet, si Vt6 est trop élevée, la tension ViN=Vini-Vt6 est réduite d'autant. Si la tension d'alimentation a une valeur stabilisée Vini faible, on risque de ne pas pouvoir débloquer le transistor T8. Pour rendre le transistor T8 passant, il faut Vini > Vdd+Vt6+Vtp. Pour une tension stabilisée Vini faible, il faut minorer au maximum le deuxième terme. Or dans une technologie MOS donnée, la tension de seuil des transistors P natifs est déterminée, fixée par cette technologie. On ne peut donc agir que sur la tension de seuil des transistors N. On sait faire différentes valeurs de seuil de transistors natifs, en utilisant une technologie dite "twin-tub", à deux dopages du substrat, ou encore dite technologie à caisson P, pour un substrat P. On a alors des transistors N natifs dans le caisson P avec une tension de seuil supérieure à celle des transistors N natifs réalisés dans le substrat. On aura par exemple respectivement 400 millivolts et 100 millivolts. Si on utilise un transistor natif T6 avec une tension de seuil très faible (100 millivolts), on améliore la détection pour des faibles niveaux d'alimentation Vini. Cependant, aux hautes températures (50"C), comme la tension de seuil d'un transistor diminue (de 2mv/ OC) , ce transistor T6 va fuir, déchargeant la capacité C3. La tension Vin diminue alors avec Vdd, empêchant le transistor T8 de conduire : on ne peut prendra en compte la détection du bloc le plus performant. Sur les figures 4 et 5, on donne les dimensions des différents éléments comme exemple de réalisation pratique de l'invention. On notera que tous les transistors N sont de type natif. Cela permet notamment d'avoir un dispositif de contrôle adapté aux basses tensions d'alimentation. REVENDICATIONS 1. Dispositif de contrôle de mise sous tension ou hors tension d'un circuit intégré, comprenant un circuit de référence de tension recevant en entrée une tension d'alimentation (Vdd) et connecté en sortie (A) à un circuit de polarisation en courant (2), la sortie (A) du circuit de référence étant appliquée à un étage de sortie (3) à inverseurs pour fournir un signal de neutralisation (POR) apte à commander l'initialisation et l'inhibition de fonctions électroniques du circuit intégré, caractérisé en ce que le dispositif de contrôle comprend un circuit de commande (7) pour activer ou désactiver le circuit de polarisation (2) en fonction du mode de fonctionnement courant du circuit intégré, et un condensateur (C2) connecté entre la sortie (A) du circuit de référence de tension et la masse. 2. Dispositif de contrôle selon la revendication 1, caractérisé en ce qu'il comprend en outre un transistor de décharge (TD) du condensateur (C2) commandé par un circuit (9) de détection dynamique de chute de tension. 3. Dispositif de contrôle selon la revendication 2, caractérisé en ce que le circuit (9) de détection dynamique comprend un bloc de détection avec un transistor de charge (T6) d'un condensateur (C3) en série entre la tension d'alimentation et la masse et un détecteur de consommation (10) alimenté par la tension (ViN) aux bornes dudit condensateur (C3), recevant en entrée (E10) la tension d'alimentation (Vdd) et délivrant en sortie (S10) un signal de détection. 4. Dispositif de contrôle selon la revendication 3, caractérisé en ce que le circuit (9) de détection dynamique comprend un inverseur amplificateur (12) déséquilibré pour basculer dès que le détecteur (10) passe du courant et monté en miroir de courant, ledit inverseur amplificateur délivrant en sortie un signal (S12) apte à commander le transistor de décharge (TD). 5. Dispositif de contrôle selon la revendication 4, caractérisé en ce que le circuit de détection dynamique (9) comprend en outre un circuit de blocage (11) comprenant un premier inverseur (13) pour commander la grille d'un transistor résistif (T11) en série avec un transistor peu résistif (T12) polarisé pour être toujours passant tant que la tension d'alimentation (Vdd) est supérieure à sa tension de seuil, le point milieu (B) entre ces deux transistors délivrant un signal de détection de descente (Desc) appliqué sur la grille du transistor de décharge (TD). 6. Dispositif de contrôle selon l'une des revendications 3 à 5, caractérisé en ce que le transistor de charge a une tension de seuil proche de zéro. 7. Dispositif de contrôle selon l'une des revendications 3 à 5, caractérisé en ce que le circuit (9) de détection dynamique comprend deux blocs de détection (a et b) en parallèle, avec dans un bloc (a) un transistor (T6a) de charge de tension de seuil proche de zéro, les sorties (Ina et Inb) de ces deux blocs étant combinés en OU logique dans l'inverseur amplificateur (12) du circuit de détection dynamique (9) 8. Dispositif de contrôle selon l'une quelconque des revendications 4 à 7, caractérisé en ce que le signal de détection de descente (Desc) est combiné (16) au signal délivré par l'étage de sortie (3) pour former le signal de neutralisation (POR). 9. Dispositif de contrôle selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend des moyens matériels (8, 8') pour configurer le dispositif de contrôle pour un seuil de basculement (Vs) parmi plusieurs. 10. Dispositif de contrôle selon l'une quelconque des revendications précédentes, l'étage de sortie (3) comprenant au moins un inverseur (4) et un condensateur de démarrage (C1) connecté entre la tension d'alimentation (Vdd) et la sortie dudit inverseur, caractérisé en ce que le condensateur de démarrage est dimensionné pour imposer une durée minimum d'impulsion au signal délivré par ledit étage de sortie.