FR 2756084 A1 19980522 FR 9614338 A 19961118 SYSTEME DE DETECTION D'INTRUSION COMPORTANT UN TEST D'INTEGRITE L'invention concerne un système de détection d'intrusion comportant une centrale, des moyens pour mettre des fonctions prédéterminées de surveillance de la centrale dans un état d'activation ou dans un état d'inhibition, des capteurs, des moyens de communication entre les capteurs et la centrale, les capteurs comportant des moyens pour fournir périodiquement à la centrale des informations de supervision et, le cas échéant, des informations de détection, le système comportant des moyens de signalisation et/ou d'alarme, activés par la centrale lors de la réception d'informations de détection en provenance des capteurs si les fonctions de surveillance correspondantes sont dans l'état d'activation. Dans la plupart des systèmes de détection d'intrusion connus, il est prévu de réaliser un test du système à la mise en service de l'installation. Pour cela, la centrale est placée dans un mode spécifique, appelé mode test. En mode test, la centrale analyse les signaux de détection des capteurs sans déclencher les moyens d'alarme. Ces tests, lourds, sont en pratique réalisés uniquement par les installateurs. Les systèmes connus peuvent aussi comporter un test de simulation d'intrusion au niveau de la centrale, permettant de tester le fonctionnement de la centrale et des circuits de signalisation et/ou d'alarme associés, sans toutefois tester les capteurs, ni leur liaison à la centrale. Les systèmes connus peuvent aussi comporter des fonctions d'autoprotection conduisant au déclenchement d'une alarme en cas de tentative d'ouverture forcée de la centrale et /ou d'un capteur et/ou des sirènes. De même, les capteurs étant alimentés par des piles, l'état des piles est surveillé par chaque capteur et l'état "piles basses" est signalé par le capteur concerné à la centrale qui prend les mesures de signalisation et/ou d'alarme appropriées. Dans les systèmes les plus complexes, il est également connu d'assurer le test de la liaison entre les capteurs et la centrale. Dans le cas d'une liaison filaire, ceci est généralement réalisé dans le cadre des fonctions d'autoprotection. Dans le cas d'un système à liaison radio ou par bus, chaque capteur émet périodiquement des signaux de supervision et la nonréception de ces signaux en provenance d'un capteur est interprétée par la centrale comme une anomalie et signalée de façon appropriée. Les causes de mauvais fonctionnement liées à la vie d'un système de détection d'intrusion sont nombreuses. A titre d'exemple, un détecteur de présence peut être mal orienté suite à une intervention d'ordre ménager. Un détecteur peut également être encrassé ou masqué, intentionnellement ou non. Dans le cas d'une liaison radio, celle-ci peut être interrompue, volontairement ou non. Le détecteur peut aussi être en panne. Un capteur d'ouverture de porte peut être collé en permanence en position fermée, etc... I1 est souhaitable que l'utilisateur puisse vérifier simplement l'intégrité de son installation avant de mettre en marche les diverses fonctions de surveillance lorsqu'il part pour une période plus ou moins longue. Or, il n'est pas souhaitable de multiplier les fonctions d'autoprotection, afin de limiter les déclenchements intempestifs. Par ailleurs, ni le passage en mode test, prévu pour être réalisé lors de la mise en service initiale, ni la simulation d'intrusion, longs et complexes ne sont appropriés à un usage fréquent. L'invention a pour but de fournir à un utilisateur des moyens simples pour tester, à sa demande, l'intégrité de son installation. Selon l'invention, ce but est atteint par le fait que la centrale comporte des moyens de mémorisation pour mettre en mémoire, pendant une période prédéterminée, dans des emplacements de mémoire associés à chacun des capteurs, des signaux représentatifs de la réception par la centrale d'informations de supervision ou de détection en provenance du capteur associé, les moyens de test comportant des moyens de vérification, sur ordre d'un utilisateur, des signaux mis en mémoire associés à chaque capteur et des moyens de signalisation pour attirer l'attention de l'utilisateur sur tout capteur dont les emplacements de mémoire associés ne comportent pas au moins un signal représentatif de la réception d'informations de détection. Selon un développement de l'invention, les moyens de test comportent des moyens pour attirer l'attention de l'utilisateur sur tout capteur dont les emplacements de mémoire associés ne comportent aucun signal représentatif de la réception d'informations de détection ou de supervision. D'autres avantages et caractéristiques ressortiront plus clairement de la description suivante d'un mode particulier de réalisation de l'invention, donné à titre d'exemple non limitatif et représenté aux dessins annexés dans lesquels La figure 1 représente schématiquement un mode de réalisation particulier d'un système selon l'invention, Les figures 2 à 4 représentent des organigrammes de fonctionnement respectivement pour la surveillance d'un capteur, pour le décalage périodique des informations mémorisées et pour le test d'intégrité. Comme représenté à la figure 1, le système comporte une centrale 1 et une pluralité de capteurs C1 à Cn. Chaque capteur communique par radio avec la centrale 1. L'invention n'est cependant pas limitée à ce type de liaison et peut s'appliquer également aux liaisons filaires. Un capteur peut être constitué par un détecteur périmétrique, par un détecteur volumétrique ou par tout autre type de détecteur connu. Le système comporte un clavier de télécommande 2, également connecté par radio à la centrale 1. La centrale est connectée à un circuit d'alarme 3, par exemple constitué par une alarme sonore (sirène). L'alarme peut éventuellement être intégrée à la centrale. La face avant de la centrale 1 de la figure 1 comporte une pluralité de voyants lumineux, par exemple des diodes électroluminescentes, destinées à renseigner l'utilisateur sur l'état du système. A titre d'exemple, une diode Di, avec i = 1 à n, est associée à chaque capteur C1 à Cn. D'autres diodes sont associées à des fonctions particulières, notamment l'alarme (Da) l'autosurveillance (Db), le changement de piles (Dp) ou la supervision (Ds). Un bouton test 4, associé à une diode de test Dt est également prévu sur la face avant de la centrale 1. Chaque capteur Ci émet en direction de la centrale une information de détection lorsqu'il détecte une présence, un passage ou une ouverture. De plus, il émet périodiquement, par exemple six fois par jour, une information de supervision. Ces informations comportent l'adresse du capteur émetteur de manière à permettre son identification par la centrale. Le clavier 2 permet d'activer ou d'inhiber les fonctions de surveillance de la centrale, pour l'ensemble des zones surveillées ou pour une partie de celles-ci. Lorsque la fonction de surveillance correspondant à une zone est activée, l'envoi d'informations de détection par un capteur de cette zone provoque, par l'intermédiaire de la centrale, l'activation de l'alarme 3. Simultanément, la diode d'alarme Da et la diode Di associée au capteur Ci sont allumées de manière à indiquer à l'utilisateur la provenance de l'intrusion. Le principe de test d'intégrité repose sur l'observation des informations émises par chaque capteur pendant une période prédéterminée, par exemple 24 heures, précédant l'actionnement du bouton test 4 par l'utilisateur, ces informations étant mises en mémoire en temps réel, par la centrale. Pour chaque capteur Ci, trois cas sont possibles. Dans un premier cas, le capteur Ci a transmis à la centrale 1, au cours des dernières 24 heures précédant le test d'intégrité, au moins une information de détection. Ceci signifie que le capteur Ci est à la fois capable d'effectuer une détection (il n'est ni masqué, ni hors service), de générer une information et de l'émettre en direction de la centrale et que la liaison capteur-centrale Ci n'est pas en défaut. I1 est donc considéré comme totalement fonctionnel et aucune signalisation n'est effectuée par la centrale. Dans un second cas, le capteur Ci a transmis, pendant ces dernières 24 heures, au moins une information de supervision, mais aucune information de détection. Cela signifie qu'il est présent et capable d'émettre et que la liaison capteur-centrale est en bon état. Cependant, une telle information ne garantit pas que le capteur est capable de remplir sa fonction de détection. Dans un mode particulier de réalisation, la centrale signale cet état de fait en provoquant le clignotement de la diode Di associée à ce capteur Ci et de la diode de supervision Ds. Cette indication invite l'utilisateur à vérifier le bon fonctionnement de la fonction détecteur du capteur Ci, par exemple en passant devant s'il s'agit d'un détecteur volumétrique ou en actionnant l'issue correspondante s'il s'agit d'un détecteur périmétrique. Si le capteur Ci est en bon état, la centrale reçoit alors une information de détection et éteint la diode Di associée au capteur ainsi que la diode de supervision Ds. Dans un troisième cas, la centrale n'a reçu du capteur Ci, dans les dernières 24 heures, ni information de supervision, ni information de détection. Ce cas de figure est signalé par la centrale par l'allumage de la diode Ds et l'allumage fixe de la diode Di associée au capteur Ci. Elle informe ainsi 1 'utilisateur que le capteur Ci est soit en panne, soit absent, soit masqué. L'utilisateur peut, comme dans le cas précédent, activer le capteur. Si l'information de détection arrive alors à la centrale la diode Ds et la diode Di correspondantes s'éteignent. L'affichage pendant le test d'intégrité, est cyclique pour donner successivement, par exemple toutes les cinq secondes, une indication propre à chaque capteur. Si à la fin du test d'intégrité toutes les diodes sont éteintes, I'utilisateur sait que son système est en état de fonctionnement. Par contre, si l'affichage d'une diode persiste, l'utilisateur peut néanmoins mettre son système en marche, mais il est invité à vérifier si le capteur correspondant n'est pas masqué involontairement ou, le cas échéant, à faire intervenir un spécialiste. Dans tous les cas, I'utilisateur peut être informé de l'état de son système lorsqu'il veut mettre en marche les fonctions de surveillance du système. Les organigrammes des figures 2 à 4 représentent des modes particuliers de mise en oeuvre de l'invention. Seules, les étapes nécessaires à la compréhension de l'invention sont représentées sur les figures. Dans un mode préféré de réalisation, dans la centrale, un octet de mémoire est associé à chaque capteur Ci. A titre d'exemple les 4 bits pairs BOi, B2i, B4i et B6i, sont affectés aux informations de détection, tandis que les quatre bits impairs Bli, B3i, B5i et B7i sont affectés aux informations de supervision. Initialement tous les bits sont à 0. Sur la figure 2, la surveillance d'un capteur Ci commence, lors de la réception d'informations en provenance de ce capteur, par la reconnaissance du type d'information reçue. Pendant une première étape F1, la centrale vérifie si l'information reçue est une information de détection. Si c'est le cas, (sortie Oui de F1), elle passe à une étape F2 dans laquelle elle met une première valeur prédéterminée, 1 sur la figure 2, les bits BOi et Bli correspondants. Puis elle passe à une étape F3 pendant laquelle elle vérifie si la fonction de surveillance de la centrale associée à ce capteur Ci est activée. Si c'est le cas, (sortie Oui de F3), elle passe à une étape F4 de signalisation et/ou d'alarme. Celle-ci provoque l'éclairage de la diode Di et de la diode d'alarme Da sur la face avant de la centrale (fig. 1) et, éventuellement, I'actionnement de l'alarme 3. Si l'information reçue n'est pas une information de détection (sortie Non de F1), la centrale vérifie, pendant une étape F5, s'il s'agit d'une information de supervision. Si c'est le cas (sortie Oui de F5), elle passe à une étape F6 dans laquelle elle met à 1 le bit Bli. L'étape de surveillance se termine après les étapes F4 ou F6 ou si l'information détectée n'est pas une information de supervision (sortie Non de F5) ou si la fonction de surveillance n'est pas activée (sortie Non de F3). Par ailleurs, la centrale gère une base de temps qui provoque toutes les six heures le décalage des informations mémorisées dans les emplacements de mémoire associés à chaque capteur. Les emplacements de mémoire laissés vides sont alors réinitialisés. Dans le mode de réalisation particulier représenté à la figure 3, le décalage périodique des informations mémorisées commence par une étape F7, pendant laquelle la centrale vérifie si une grandeur T1 est égale à six heures. Si c'est le cas (sortie Oui de F7), elle procède en F8 à un décalage du contenu des emplacements de mémoire correspondant aux octets associés aux différents capteurs. Dans le mode de réalisation représenté, ce décalage est de 2 bits (Bj + 2) i = Bji, j = 0 à 5 eti = 1 àn, les deux premiers bits BOi et Bli étant mis à zéro. Puis T1 est remis à zéro pendant une étape F9. Si T1 n'est pas égale à six heures (sortie Non de F7) ou après l'étape F9, la centrale passe à une étape F10 d'incrémentation de T1 T1 = T1+ AT1. La grandeur T1 est représentative du temps écoulé depuis le précédent décalage. Ainsi, une information de détection en provenance d'un capteur Ci se traduit par la mise à 1 des bits BOi et Bli. Toutes les six heures, ces bits sont décalés, le contenu du bit BOi étant décalé vers le bit pair suivant, et le contenu du bit Bli vers le bit impair suivant. A tout instant, l'octet comporte au moins un bit pair et un bit impair à 1 si une détection a été signalée depuis moins de 24 heures, et au moins un bit impair à 1, mais aucun bit pair à 1, si seules des informations de supervision ont été reçues dans les dernières 24 heures. Ainsi, une information de détection ou de supervision est mémorisée pendant 24 heures, puis perdue, la mémorisation étant mise à jour en temps réel dès réception d'une information (fig. 2), même lorsque les fonctions de surveillance sont inhibées. Lorsque l'utilisateur demande un test d'intégrité, par exemple par actionnement de la touche test 4, la centrale analyse successivement tous les octets associés aux différents capteurs Ci. L'analyse d'un octet permet de déterminer si le capteur associé est fonctionnel ou non. En effet, si au moins un bit pair est à 1, cela signifie qu'au moins une information de détection a été reçue de ce capteur dans les 24 heures. I1 est alors considéré comme fonctionnel. Si, tous les bits pairs étant à 0, au moins un bit impair est à 1, cela signifie qu'au moins une information de supervision a été reçue dans les 24 heures. Si tous les bits de l'octet sont à zéro, le capteur est soit absent, soit hors d'état de fonctionner. Dans le mode particulier de réalisation illustré à la figure 4, le test d'intégrité commence par une étape Fil dans laquelle une grandeur T2, représentative de la durée du test, est mise à zéro et la totalité des diodes de la face avant de la centrale sont éteintes. Puis, en F12, la diode de test Dt est activée. La centrale procède ensuite au test du capteur C1. Pour cela elle met, dans une étape F13, la grandeur i à 1. Elle vérifie ensuite, en F14, le contenu des bits pairs Bji, j pair, de l'octet correspondant. Si un des bits Bji, j pair, est à 1 (sortie Oui de F14), la diode Di correspondante et la diode de supervision Ds sont éteintes (étape F15). Si ce n'est pas le cas (sortie Non de F14), la centrale vérifie, en F16, le contenu des bits impairs, Bji, j impair, de l'octet correspondant. Si un des bits Bji, j impair, est à 1 (sortie Oui de F16), la diode Di correspondante est commandée de manière à clignoter (étape F17). Par contre, si tous les bits sont à zéro (sortie Non de F16), la diode Di est allumée de manière fixe (étape F18). Après les étapes F17 et F18, la diode de supervision Ds est activée (étape F19). L'utilisateur est ainsi invité (activation de Ds) à vérifier le comportement du capteur Ci lorsque celui-ci n'a envoyé aucune information dans les 24 heures précédentes (allumage fixe de Di) ou lorsqu'il n'a envoyé que des informations de supervision (allumage clignotant de Di), ne permettant pas de tester ses capacités de détection. Ce test est réalisé successivement pour tous les capteurs. Pour cela, après les étapes F15 ou F19, la centrale passe à une étape F20 d'incrémentation de i : i = i + 1. Elle vérifie ensuite, dans une étape F21, si les n capteurs on été testés, c'est à dire si i = n + 1. Si ce n'est pas le cas (sortie Non de F21), la centrale se reboucle sur l'étape F14. Par contre, si tous les capteurs ont été testés, la centrale vérifie, en F22, si la durée du test est écoulée, c'est à dire si T2 dépasse une valeur prédéterminée, 3 minutes, sur la figure 3. Si c'est la cas (sortie Oui de F22), la centrale met fin au test d'intégrité en éteignant la diode de test Dt (F23). Sinon, elle passe à une étape F24 d'incrémentation de T2 : T2 = T2 + AT2, avant de se reboucler sur l'étape Fil afin de refaire le test de l'ensemble des octets. Si un des capteurs vérifié envoie un signal de détection pendant le test, celui-ci est pris en compte et conduit à l'extinction des diodes Di et Ds en F15. Ainsi, si toutes les diodes Di restent éteintes pendant le test, cela signifie que tous les capteurs ont fonctionné correctement dans les dernières 24 heures et que le système peut être considéré comme fonctionnel. Si une diode Di reste allumée, l'utilisateur sait que le capteur correspondant n'est pas fonctionnel. Si une diode Di continue à clignoter, l'utilisateur sait que sa fonction de détection n'a pas fonctionné depuis au moins 24 heures. Ceci n'interdit pas à l'utilisateur de mettre en marche les fonctions de surveillance, mais il le fait en toute connaissance de cause. I1 est à noter que la sortie du test d'intégrité (sortie Oui de F22) est automatique. De plus, ce test n'entrave pas les autres ordres d'exploitation du système. Des informations concernant l'état des piles d'un capteur ainsi que son autosurveillance, c'est à dire sa résistance au sabotage, peuvent également être fournies à l'utilisateur pendant le test d'intégrité. Chaque capteur fournit à la centrale une information spécifique lorsque l'état de ses piles en nécessite le changement. I1 lui fournit également une information lorsqu'il détecte une tentative de sabotage. Ces informations peuvent être mises en mémoire dans des emplacements de mémoire particuliers, de la même manière que les informations de détection et de supervision et être affichées (diodes Db, Dp et Di correspondante) pendant le test d'intégrité. La fonction d'autosurveillance reste assurée pendant le test d'intégrité, c'est à dire que toute tentative de sabotage conduit au déclenchement de l'alarme. Le test d'intégrité prévoit aussi le test des moyens d'alarme, par le biais d'une action spécifique pendant le test. On vérifiera ainsi le fonctionnement de la transmission vers les moyens d'alarme sonore. L'invention n'est pas limitée au mode de réalisation représenté. En particulier les diodes électroluminescentes peuvent être remplacées par toute signalisation équivalente sur le plan de l'information, par exemple par un affichage à cristaux liquides. REVENDICATIONS l.-Système de détection d'intrusion comportant une centrale (1), des moyens (2) pour mettre des fonctions prédéterminées de surveillance de la centrale dans un état d'activation ou dans un état d'inhibition, des capteurs (Cl-Cn), des moyens de communication entre les capteurs et la centrale, les capteurs comportant des moyens pour fournir périodiquement à la centrale des informations de supervision et, le cas échéant, des informations de détection, le système comportant des moyens de signalisation et/ou d'alarme (3, Da), activés par la centrale lors de la réception d'informations de détection en provenance des capteurs si les fonctions de surveillance correspondantes sont dans l'état d'activation, système caractérisé en ce que la centrale (1) comporte des moyens de mémorisation pour mettre en mémoire, pendant une période prédéterminée, dans les emplacements de mémoire associées à chacun des capteurs, des signaux (Bji) représentatifs de la réception par la centrale d'informations de supervision ou de détection en provenance du capteur (Ci) associé, les moyens de test comportant des moyens (F14, F16) de vérification, sur ordre d'un utilisateur, des signaux mis en mémoire associés à chaque capteur et des moyens (F17, F18, Ds, Di) de signalisation pour attirer l'attention de l'utilisateur sur tout capteur (Ci) dont les emplacements de mémoire associés ne comportent pas au moins un signal représentatif de la réception d'informations de détection. 2.- Système selon la revendication 1, caractérisé en ce que les moyens de test comportent des moyens (F18, Ds, Di) pour attirer l'attention de l'utilisateur sur tout capteur (Ci) dont les emplacements de mémoire associés ne comportent aucun signal représentatif de la réception d'informations de détection ou de supervision. 3.- Système selon l'une des revendications 1 et 2, caractérisé en ce que les moyens de signalisation des moyens de test comportent des moyens de signalisation visuelle constitués par une diode électroluminescente (Di) associée à chaque capteur (Ci). 4.- Système selon la revendication 3, caractérisé en ce que la diode électroluminescente associée à un capteur est commandée (F18) par les moyens de test de manière à être allumée lorsque les emplacements de mémoire associés ne comportent aucun signal représentatif de la réception d'informations, de détection ou de supervision. 5.- Système selon l'une des revendications 3 et 4, caractérisé en ce que la diode électroluminescente est commandée (F17) par les moyens de test de manière à clignoter lorsque les emplacements de mémoire associés comportent au moins un signal représentatif de la réception d'informations de supervision et aucun signal représentatif de la réception d'informations de détection. 6.- Système selon l'une quelconque des revendications précédentes, caractérisé en ce que les emplacements de mémoires associés à chaque capteur comportent 8 bits, quatre bits (Bji, j impair) étant associés à des informations de supervision et quatre bits (Bji, j pair) associés à des informations de détection. 7.- Système selon la revendication 6, caractérisé en ce que les moyens de mémorisation comportent des moyens (F2) de mise en mémoire d'un signal ayant une première valeur prédéterminée dans des premier et second bits (BOi, Bli) des emplacements de mémoire associés à un capteur (Ci) lors de la réception d'informations de détection en provenance dudit capteur et des moyens (F6) de mise en mémoire d'un signal de ladite première valeur dans le second bit (Bli) de l'emplacement de mémoire lors de la réception d'informations de supervision en provenance dudit capteur. 8.- Système selon la revendication 7, caractérisé en ce que la centrale commande périodiquement (F8) un décalage des signaux mémorisés dans chaque emplacement de mémoire associé à un capteur (Ci) de manière à décaler le contenu de deux bits vers deux bits suivants. 9.- Système selon l'une quelconque des revendications précédentes, caractérisé en ce que la période prédéterminée de mise en mémoire est de l'ordre de 24 h. 10.- Système selon l'une quelconque des revendications précédentes, caractérisé en ce que les moyens de communication entre les capteurs et la centrale sont des moyens de communication radio.