FR 2767983 A1 19990305 FR 9710667 A 19970826 Procédé de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance et dispositif correspondant Le domaine de l'invention est celui des récepteurs de signaux numériques transmis sous forme de parquets. Plus précisément, la présente invention concerne un procédé et un dispositif appliqués au décodage et à la synchronisation de phase simultanés de paquets reçus, ce décodage et cette synchronisation de phase exploitant le critère de maximum de vraisemblance mis en oeuvre dans l'algorithme de Viterbi. L'invention s'applique notamment à la réception de paquets courts transmis par satellite. Dans un tel systéme de transmission, le rapport signal à bruit (S/B) peut être très faible : le rapport Eb/No canal (ou encore transmis, c'est à dire après codage) est de l'ordre de 0 ou 1 dB. Ceci se traduit, dans le cas d'un codage convolutif classique de rendement 1/2, par un rapport Eb/No utile théorique de l'ordre de 3 à 4 dB. De plus, les écarts de fréquence Af rapportés au temps symbole Ts (Af.Ts) observés, c'est à dire la différence de fréquence entre la porteuse du signal reçu et celle de l'oscillateur local du récepteur rapportée au temps symbole, sont classiquement de l'ordre de 10-2 à 10-3. Le décodage de tels paquets est habituellement réalisé à l'aide d'une chaîne de réception telle que représentée à la figure 1. Les paquets reçus sont appliqués à un démodulateur en quadrature 10 recevant également un signal d'oscillateur local OL. Le démodulateur 10 fournit un signal en bande de base à un convertisseur analogique-numérique il suivi par un préfiltre 12. Le signal de sortie du préfiltre 12 est appliqué simultanément à un estimateur de rythme 13 et à un filtre 14 à réponse impulsionnelle finie. Les symboles issus du filtre 14 sont ensuite appliqués à un estimateur de fréquence 15 assurant une suppression de l'écart résiduel de fréquence, cet estimateur de fréquence étant suivi par un estimateur de phase 16, assurant une correction de la phase du signal reçu. Cet estimateur de phase 16 est par exemple un estimateur de Viterbi et Viterbi. Enfin, un décodeur fonctionnant selon le critère de maximum de vraisemblance, typiquement un décodeur de Viterbi 17, fournit en sortie les bits décidés. Le problème posé par une chaîne de réception de ce type est que le temps d'accrochage en phase et en fréquence est long si les estimations de phase et de fréquence sont réalisées sur plusieurs paquets (par exemple pour un débit transmis de 25 kbauds/s et un Af de 600 Hz) Ceci est d'autant plus vrai lorsqu'à l'établissement d'une communication les paquets d'accès sont temporellement espaces d'une durée importante. Par ailleurs, une chaîne de ce type présente en mode poursuite, c'est à dire lorsque Af.Ts est de l'ordre de 10-3, un taux d'erreur binaire (TEB) environ 1,5 dB en recul par rapport au TEB théorique, ce qui est très pénalisant dans une transmission par satellite car il faut dans ce cas augmenter la puissance d'émission au niveau du satellite. Cet inconvénient est lié à la courte durée des paquets, par exemple de l'ordre de 128 symboles, qui s'ajoute à l'incohérence de phase entre paquets successifs (bruit de phase) et au bruit thermique. Ce problème, lié à l'incapacité des estimateurs de fréquence 15 et de phase 16 d'assurer une correction suffisante de la phase des symboles reçus, a été résolu en intégrant dans le décodeur de Viterbi 17 I'estimation de phase du bloc 16 et en supprimant l'estimateur de fréquence 15. Cette intégration est décrite en regard de la figure 2 qui représente une étape de décision telle qu'elle est classiquement mise en oeuvre dans un décodeur de Viterbi. Sur cette figure, rk correspond à une variable de décision complexe reçue, exprimée par exemple sur 6 bits (3 bits pour chaque composante P et Q du symbole considéré), k correspond au symbole en cours de décodage, X0 et k1 correspondent aux métriques calculées et bk est le bit correspondant au symbole dk décodé. Classiquement, la métrique x est égale à k I rk - dk 2 La solution permettant d'assurer une correction de la phase de rk dans le décodeur de Viterbi consiste à estimer la phase sur tous les symboles précédemment reçus. Cette estimation consiste plus précisément à calculer la valeur suivante avec Arg l'argument et N le nombre de symboles participant à l'estimation de phase. On obtient ainsi une valeur moyenne de la phase que l'on note Qk. L'étape suivante consiste alors à corriger la métrique X en calculant La valeur de x tient alors compte de l'erreur de phase du symbole reçu. Ce type de correction de phase permet d'améliorer très sensiblement les performances en terme d'accrochage et de poursuite. De plus, I'algorithme de Viterbi modifié est très robuste au bruit de phase et à des écarts de fréquence 6fats importants. Cependant, le problème posé par cette solution connue est qu'il y a lieu de calculer une fenêtre glissante pour calculer Ceci est complexe à implémenter. De plus, I'extraction de l'argument est consommatrice d'une importante puissance de calcul. Enfin, ce procédé de décodage n'est pas compatible avec un taux de codage différent de 1/2, par exemple avec un code poinçonné de type 3/4 ou 4/5 (généralement de rendement 111+1). La présente invention a notamment pour objectif de remédier à ces inconvénients. Plus précisément, un des objectifs de l'invention est de fournir un procédé et un dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance qui soit facile à implémenter, qui ne nécessite pas un temps de calcul important et qui puisse être compatible avec des taux de codage quelconques. Ces objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints grâce à un procédé de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ce procédé étant appliqué à des paquets de signaux reçus au niveau d'un récepteur, les signaux reçus ayant subi un codage convolutif au niveau d'un émetteur, le procédé consistant à calculer des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse du signal reçu et le signal d'oscillateur local utilisé au niveau du récepteur, cette grandeur pondérant les variables de décision constituées par les composantes numériques complexes des symboles reçus, ce procédé étant caractérisé en ce que cette grandeur est égale à pour chacun des chemins étudiés, avec désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés. Avantageusement, la valeur des métriques de branche est égale à Dans un mode de mise en oeuvre préférentiel, la grandeur est remplacée par Sk, avec Sk égal à Sk = aSk-l + ru du avec Sg = O et a une constante positive inférieure à 1. Dans un autre mode de mise en oeuvre préférentiel, afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles des paquets reçus, la grandeur est remplacée par Sk/(1-ctk), avec Sk égal à Sk = a.Sk 1 + rk.dk avec So = O et a une constante positive inférieure à 1. Avantageusement, les symboles reçus ont subi un poinçonnage au niveau symbole, ce poinçonnage ayant par exemple un rendement de 111+1. Le procédé de l'invention est avantageusement appliqué à la phase de poursuite de phase dans le récepteur et peut également ou en complément, être appliqué à la phase d'accrochage de phase. Les paquets comprennent préférentiellement chacun une entête comprenant un mot unique. L'invention concerne également un dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ce dispositif étant destiné à recevoir des paquets de signaux transmis par un émetteur, les signaux reçus ayant subi un codage convolutif au niveau de l'émetteur, le dispositif comprenant des moyens de calcul des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse du signal reçu et le signal d'oscillateur local utilisé au niveau du récepteur, cette grandeur pondérant les variables de décision constituées par les composantes numériques complexes des symboles reçus, ce dispositif étant caractérisé en ce que cette grandeur est égale à pour chacun des chemins étudiés, avec * désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés. Le dispositif comporte avantageusement des moyens de calcul de la valeur des métriques de branche fournissant: Eventuellement et avantageusement, la grandeur est remplacée par Sk, avec Sk égal à Sk =a.Sk + rk.dk avec Sg = O et a une constante positive inférieure à 1, ou alors par S/(1ak). L'invention concerne également un récepteur de paquets de signaux ayant subi un codage convolutif au niveau d'un émetteur, ce récepteur comprenant un tel dispositif. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel, donné à titre illustratif et non limitatif, et des dessins annexés dans lesquels - la figure 1 représente une chaîne de réception connue destinée à assurer le décodage et la démodulation de paquets codés par un code convolutif au niveau d'un émetteur; - la figure 2 représente une étape de décision telle qu'elle est classiquement mise en oeuvre dans un décodeur de Viterbi - la figure 3A représente un schéma de poinçonnage de rendement 2/3 et la figure 3B un schéma de dépoinçonnage correspondant - la figure 3C montre un poinçonnage au niveau symbole de rendement 2/3, selon l'invention; - les figures 4 et 5 représentent des simulations obtenues avec le procédé selon l'invention; - la figure 6 est un schéma synoptique d'une chaîne de réception selon la présente invention. Les figures 1 et 2 ont été décrites précédemment en référence à l'état de la technique. L'invention est basée sur le constat que la valeur de e~ifk est égale à En admettant une simplification de calcul, on remplace c'est à dire que chaque variable de décision rk est pondérée par De plus, I'extraction de l'argument n'a plus à être mise en oeuvre, ce qui entraîne un gain important en terme de temps de calcul. La valeur de la métrique Xk corrigée est donc égale à, selon une relation simplifiée L'invention propose également de réduire le nombre de symboles gardés en mémoire en remplaçant la fenêtre glissante par une fenêtre avec facteur d'atténuation exponentiel (facteur d'oubli). Cette fenêtre peut être obtenue en remplaçant par Sk dans la relation (2), avec: Sk = a.Sk.1 + ru du (3) avec a positif et inférieur à 1 et Sg = 0. Pour a = 0,95, la fenêtre a ainsi une taille de N=20 symboles, alors que pour a = 0,88, la longueur de la fenêtre est réduite à N=8 symboles. Préférentiellement, afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles des paquets reçus, la grandeur Ek est remplacée par Sk/(1-ak) dans la relation (2), avec Sk égal à Sk = a Sk 1 + r.dk (4) L'invention a également pour objet de permettre de modifier au niveau de l'émetteur le rendement du code utilisé classiquement égal à 1/2 (pour une longueur de troncature de 7), celui-ci doit pouvoir être amené à 2/3 par exemple, ou plus généralement à 1/1+1. La figure 3A représente un schéma de poinçonnage de rendement 2/3 et la figure 3B un schéma de dépoinçonnage correspondant. Sur la figure 3A, un poinçonnage est appliqué au niveau émetteur aux bits bO à b9 de symboles QPSK, notés SYO à SY4. Les bits b3 et b7 des symboles SY1 et SY3 ne sont pas transmis. Au niveau du récepteur, des échantillons ti correspondant sont reçus et des échantillons nuls remplacent les échantillons t3 et t7 afin qu'ils ne soient pas pris en compte lors du décodage. La figure 3B montre ces échantillons nuls. Le problème posé par un poinçonnage de ce type est que le décodage du symbole SYl ne pourra se faire qu'un temps symbole Ts après réception du symbole SYl, c'est à dire à réception du symbole SY2. La synchronisation de phase ne peut dans ce cas pas s'opérer. De plus, cette synchronisation de phase est dépendante du poinçonnage réalisé. Pour résoudre ce problème, I'invention propose de réaliser un poinçonnage au niveau symbole au lieu d'un poinçonnage au niveau bit, c'est à dire que soit un symbole à transmettre est intégralement conservé, soit il est supprimé. La figure 3C montre un poinçonnage au niveau symbole de rendement 2/3. Lorsqu'un tel poinçonnage est mis en oeuvre dans le cadre de l'invention, le récepteur rajoute des échantillons nuls à la place des symboles supprimés avant décodage. Les figures 4 et 5 montrent les résultats de simulations obtenues de taux d'erreur binaire (TEB) en fonction du rapport EblNo utile, pour un polynôme générateur (91, 121), une longueur de contrainte k=7, un rendement R=1/2 et un nombre de 120 symboles par paquet. Les valeurs de Af.Ts sont de 1,2.10-2 sur la figure 4 et de 10-3 sur la figure 5. La valeur de a est de 0,8 pour la figure 4 et de 0,95 pour la figure 5. Sur la figure 4, la caractéristique 40 correspond à la théorie et la caractéristique 41 aux résultats obtenus. Sur la figure 5, la caractéristique 50 correspond à la théorie et les points marqués aux résultats obtenus. On constate que malgré toutes les simplifications apportées (simplification de calcul liée au remplacement (1), calcul de la métrique selon la relation (2) et application d'un facteur d'atténuation exponentiel à la relation (4)), les résultats sont bien meilleurs que ceux obtenus avec le dispositif décrit en référence à la figure 1 puisque le recul est de l'ordre de 0,2 dB seulement, à comparer aux 1,5 dB pour l'état de la technique précité. L'invention concerne également un dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance mettant en oeuvre le procédé décrit jusqu'ici. Un mode de réalisation d'une chaîne de réception selon la présente invention est représenté à la figure 6. Les symboles en bande de base sont appliqués à un dispositif de dépoinçonnage 60 remplaçant les symboles non transmis par des symboles nuls. Les symboles issus du dispositif 60 sont appliqués à une cellule ACS (Add/Compare/Select) 61 fournissant en sortie les bits décidés. Les symboles en bande de base sont également appliqués à une unité de calcul 62 des valeurs de Sk fournissant Sk/(1-&alpha;k), avec Sk égal à a.Sk-1 + rk.dk. Un calculateur de métrique 63 calcule les valeurs de #k conformément à la relation (2), éventuellement en remplaçant par Sk ou par Sk/(1-ak), et fournit les valeurs de #k à la cellule ACS 61. Un organe de contrôle 64 assure l'initialisation et une première estimation de la phase sur le mot unique compris dans l'entête de chaque paquet reçu. L'organe de contrôle 64 reçoit une horloge symbole H. REVENDICATIONS 1. Procédé de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ledit procédé étant appliqué à des paquets de signaux reçus au niveau d'un récepteur, lesdits signaux reçus ayant subi un codage convolutif au niveau d'un émetteur, ledit procédé consistant à calculer des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse dudit signal reçu et le signal d'oscillateur local utilisé au niveau dudit récepteur, ladite grandeur pondérant les variables de décision constituées par les composantes numériques complexes desdits symboles reçus, caractérisé en ce que ladite grandeur est égale à pour chacun des chemins étudiés, avec * désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés. 2. Procédé selon la revendication 1, caractérisé en ce que la valeur des métriques de branche est égale à 3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que ladite grandeur est remplacée par Sk, avec Sk égal à Sk = a.Sk.î + rk.dk avec Sg = O et a une constante positive inférieure à 1. 4. Procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles desdits paquets reçus, ladite grandeur est remplacée par Sk/(1.ak) , avec Sk égal à Sk = &alpha;.Sk-1 = rk.dk* avec Sg = O et a une constante positive inférieure à 1. 5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que lesdits symboles reçus ont subi un poinçonnage au niveau symbole. 6. Procédé selon la revendication 5, caractérisé en ce que ledit poinçonnage a un rendement de l/1+1. 7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce qu'il est appliqué à la phase de poursuite de phase dans ledit récepteur. 8. Procédé selon l'une des revendications 1 à 7, caractérisé en ce qu'il est appliqué à la phase d'accrochage de phase dans ledit récepteur. 9. Procédé selon l'une des revendications 1 à 8, caractérisé en ce que lesdits paquets comprennent chacun une entête comprenant un mot unique. 10. Dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ledit dispositif étant destiné à recevoir des paquets de signaux transmis par un émetteur, lesdits signaux reçus ayant subi un codage convolutif au niveau dudit émetteur, ledit dispositif comprenant des moyens de calcul des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse dudit signal reçu et le signal d'oscillateur local utilisé au niveau dudit récepteur, ladite grandeur pondérant les variables de décision constituées par les composantes numériques complexes desdits symboles reçus, caractérisé en ce que ladite grandeur est égale à pour chacun des chemins étudiés, avec * désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés. 11. Dispositif selon la revendication 10, caractérisé en ce qu'il comporte des moyens de calcul de la valeur des métriques de branche fournissant 12. Dispositif selon l'une des revendications 10 et 11, caractérisé en ce qu'il comporte des moyens pour remplacer ladite grandeur par Sk, avec Sk égal à Sk = a.Sk.i + rk.dk* avec Sg = O et a une constante positive inférieure à 1. 13. Dispositif selon l'une des revendications 10 et 11, caractérisé en ce qu'afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles desdits paquets reçus, ledit dispositif comporte des moyens pour remplacer ladite grandeur par SI(1ak), avec Sk égal à Sk = &alpha;.Sk-1 + rk.dk* avec Sg = O et a une constante positive inférieure à 1. 14. Dispositif selon l'une des revendications 10 à 13, caractérisé en ce que lesdits symboles reçus ont subi un poinçonnage au niveau symbole. 15. Récepteur de paquets de signaux ayant subi un codage convolutif au niveau d'un émetteur, caractérisé en ce qu'il comporte un dispositif selon l'une des revendications 10 à 14.