FR 2757715 A1 19980626 FR 9616000 A 19961219 CONVERTISSEUR NUMÉRIQUE-ANALOGIQUE À SORTIES C0MPLEMENTAIRES La présente invention concerne les convertisseurs numérique-analogique fournissant deux sorties complémentaires, et plus particulièrement, un convertisseur numérique-analogique du type R-2R. La figure 1 représente schématiquement un convertisseur numérique-analogique de type R-2R classique. Dans ce type de convertisseur, on génère des courants I/2, I/4, I/8... échelonnés selon une suite géométrique de raison M. La suite de courants comporte autant de courants que le nombre de bits d'une donnée numérique D à convertir (4 dans l'exemple de la figure 1). Chacun de ces courants est aiguillé par un commutateur respectif K vers l'une ou l'autre de deux sorties complémentaires Io, Io* en fonction d'un bit respectif de la donnée D. Les courants de la suite sont fournis par un réseau de résistances 10 de type R-2R. Une source de courant 12 draine un courant I du réseau 10 vers un potentiel d'alimentation bas Vee. Le premier courant I/2 de la suite est fourni par une résistance de valeur 2R reliée à la source de courant 12. Le deuxième courant I/4 de la suite est fourni par deux résistances de valeurs R et 2R reliées en série à la source de courant 12. Chacun des courants suivants de la suite est fourni par deux résistances de valeurs R et 2R reliées en série au point de connexion des deux résistances fournissant le courant précédent. Le dernier courant de la suite est fourni à partir d'une seule résistance 13 de valeur 2R. Cette dernière résistance 13 fournit un courant égal à l'avant-dernier courant de la suite (I/8 dans l'exemple), et doit donc être divisé par 2 pour effectivement fournir le dernier courant I/16 de la suite. Dans l'exemple représenté à la figure 1, la résistance 13 est reliée aux émetteurs de deux transistors cascode Q1 et Q1' de caractéristiques identiques, dans lesquels se répartit le courant I/8 délivré par la résistance 13. Les bases des transistors Q1 et Q1' sont polarisées par une même tension Vbl. Le dernier courant I/16 de la suite est prélevé sur le collecteur du transistor Q1 tandis que le collecteur du transistor Q1' est relié à un potentiel d'alimentation haut Vcc. Pour assurer que le réseau 10 et la source de courant 12 fonctionnent dans de bonnes conditions, les cortiritateurs K sont reliés aux résistances correspondantes du réseau 10 par l'intermédiaire de transistors cascode respectifs Q2, le dernier transistor Q2 étant relié entre le réseau 10 et les transistors cascode Q1 et Q1'. Les bases des transistors Q2 sont polarisées par une même tension Vb2, les collecteurs sont reliés aux cornrnu- tateurs K respectifs, et les émetteurs sont reliés aux résistances correspondantes du réseau 10. Les surfaces d'émetteur des transistors Q2 sont de préférence choisies proportionnelles aux courants circulant dans ces transistors. Avec un tel convertisseur, chacune des sorties Io et Io* peut prendre 2n valeurs discrètes, correspondant aux combinaisons possibles des n bits de la donnée D. Dans l'exemple, n=4 et l'amplitude des échelons est de I/16. Les sorties Io et Io* varient en sens inverse l'une par rapport à l'autre. Dans certaines applications, on souhaite générer un signal analogique bipolaire, c'est-à-dire qui varie entre une valeur positive et une valeur négative, à partir de la donnée numérique D. C'est le cas, par exemple, d'un circuit de réglage numérique de la tension d'offset d'un amplificateur. A l'aide d'un convertisseur du type de la figure 1, on peut produire un courant bipolaire. Un tel courant est obtenu en formant la différence Io-Io* des courants de sortie complémentaires du convertisseur. Corrane cela est représenté à titre d'exemple à la figure 1, le courant Io-Io* peut être obtenu à l'aide d'un miroir de courant 14 dont l'entrée reçoit le courant Io. Le courant complémentaire Io* est soutiré de la sortie du miroir de courant 14 et le courant résiduel sur cette sortie constitue le courant souhaité Io-Io*. Le miroir de courant 14 comprend, par exemple, deux transistors PNP Q3 et Q4 dont les émetteurs sont reliés au potentiel d'alimentation haut Vcc et dont les bases sont reliées l'une à l'autre. Le collecteur du transistor Q3 est relié à la base des transistors Q3 et Q4, et reçoit le courant Io. Le collecteur du transistor Q4 reçoit le courant Io* et fournit le courant Io-Io*. La figure 2 illustre la variation du signal Io-Io* en fonction des valeurs successives de la donnée D. Dans l'exemple de la figure 1, la donnée D varie de 0 à 15. Le courant Io-Io* varie de -15I/16 à +15I/16 par échelons de 2I/16. Par exemple, lorsque la donnée D est égale à 6 (en décimal) ou 0110 (en binaire), les interrupteurs K associés aux courants I/2 et I/16 sont positionnés vers la sortie 10*, tandis que les interrupteurs K restants sont positionnés vers la sortie Io. Ainsi, le courant Io* vaut I/2 + I/16 = 9I/16, tandis que le courant Io vaut I/4 + I/8 = 6I/16, d'oû il résulte que le courant Io-Io* est égal à -31/16. On s'aperçoit qu'il n'existe aucune valeur de D pour laquelle le courant Io-Io* est nul. Ceci représente un inconvénient dans certaines applications. Par exemple, si un tel convertisseur est utilisé pour effectuer un réglage d'offset, on ne peut obtenir un offset nul. Un objet de la présente invention est de prévoir un convertisseur numérique-analogique qui permette de générer un signal bipolaire pouvant prendre une valeur nulle. Cet objet est atteint grâce à un convertisseur numérique-analogique fournissant deux signaux de sortie complémentaires variant inversement l'un par rapport à l'autre et par échelons en fonction d'une donnée numérique à convertir, comprenant des moyens pour décaler d'un échelon la caractéristique de variation de l'un des signaux de sortie. Selon un mode de réalisation de la présente invention, des courants échelonnés selon une suite géométrique de raison M sont aiguillés individuellement vers l'une ou l'autre de deux sorties complémentaires selon la valeur de la donnée numérique. Un courant de compensation, égal au plus faible courant de la suite, est superposé au courant de l'une des deux sorties complémentaires. Selon un mode de réalisation de la présente invention, les sorties complémentaires et le courant de compensation sont fournis à des bornes respectives d'un circuit intégré, de manière que le courant de compensation puisse être superposé à l'un des courants de sortie choisi par l'utilisateur par une liaison externe entre les bornes adéquates. Selon un mode de réalisation de la présente invention, les courants de la suite sont fournis à partir d'un réseau de résistances de type R-2R, le courant fourni par la dernière résistance du réseau étant divisé par deux transistors cascode de mêmes caractéristiques, dont l'un fournit le plus faible courant de la suite et dont l'autre fournit le courant de compensation. Selon un mode de réalisation de la présente invention, le convertisseur comprend des moyens pour produire la différence des signaux de sortie complémentaires. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1, précédemment décrite, représente un convertisseur numérique-analogique à sorties complémentaires classique la figure 2, précédemment décrite, représente une caractéristique de variation d'un signal bipolaire généré à partir du convertisseur de la figure 1 la figure 3 représente un mode de réalisation de convertisseur numérique-analogique selon la présente invention et la figure 4 représente une caractéristique de variation d'un signal bipolaire généré à partir du convertisseur de la figure 3. Pour obtenir un signal analogique bipolaire pouvant prendre une valeur nulle, la présente invention prévoit de décaler d'un échelon, vers le haut ou vers le bas, l'un des deux signaux complémentaires fournis par un convertisseur numériqueanalogique. La figure 3 représente un mode de réalisation de convertisseur numérique-analogique selon l'invention permettant de réaliser cette fonction de manière particulièrement simple et précise. Ce convertisseur est basé sur le convertisseur de la figure 1 et comporte par conséquent des mêmes éléments désignés par des mêmes références. Selon l'invention, le collecteur du transistor Q1', qui était relié au potentiel d'alimentation haut Vcc à la figure 1, est ici relié à l'une des sorties complémentaires Io et 10*. Par exemple, comme cela est représenté par une liaison en pointillés 20, le collecteur de ce transistor Q1' est relié à la sortie Io*. Ainsi, le courant Io* est augmenté d'une valeur constante, I/16 dans la figure 3, égale à la valeur du dernier courant de la suite de courants commutées. Cette liaison ne perturbe pas l'établissement normal, à l'aide des commutateurs K, des courants Io et Io*. La figure 4 illustre la variation résultante du signal de sortie bipolaire Ib prélevé sur le collecteur du transistor Q4. La caractéristique de variation du courant Ib est décalée vers le bas de I/16, c'est-à-dire d'un demi-échelon, par rapport à la caractéristique de variation du courant Io-Io* de la figure 2. Il en résulte que le courant Ib est nul pour la valeur 8 de la donnée D. Par ailleurs, ce courant Ib varie entre -I et +14I/16 par échelons de 2I/16 lorsque la valeur numérique D varie de 0 à 15. Si le collecteur du transistor Q1' est relié à la sortie Io, la caractéristique est décalée vers le haut d'un demiéchelon, et le signal Ib est nul pour la valeur 7 de la donnée numérique D. La plage de variation du signal bipolaire Ib n'est pas symétrique par rapport à la valeur 0. Ceci n'a généralement aucune importance, puisque ce signal est utilisé au voisinage de sa valeur nulle dans la plupart des applications. Selon un mode de réalisation de l'invention, le circuit intégré dans lequel est incorporé le convertisseur de la figure 3 comporte des bornes A et B sur lesquelles sont disponibles les courants complémentaires Io et Io*, et une borne C reliée au collecteur du transistor Q1'. La liaison 20 n'est pas effectuée à l'intérieur du circuit intégré. Au contraire, on laisse le soin à l'utilisateur d'effectuer cette liaison de manière externe entre la borne C et l'une des bornes A et B, ou bien le potentiel haut Vcc, selon que l'utilisateur souhaite un décalage vers le haut ou vers le bas de la caractéristique du courant Ib, ou bien ne souhaite aucun décalage, donc un fonctionnement classique. Cela permet de réaliser un circuit unique satisfaisant à toutes les applications. De nombreuses variantes et modifications de la présente invention apparaîtront à l'homme du métier. L'invention a été décrite à titre d'exemple à l'aide d'un convertisseur du type R-2R qui permet d'obtenir un résultat particulièrement précis. Toutefois, l'home du métier saura appliquer l'invention à d'autres types de convertisseurs. REVENDICATIoNS 1. Convertisseur numérique-analogique fournissant deux signaux de sortie complémentaires (Io, 10*) variant inversement l'un par rapport à l'autre et par échelons en fonction d'une donnée numérique (D) à convertir, caractérisé en ce qu'il comprend des moyens (20) pour décaler d'un échelon la caractéristique de variation de l'un des signaux de sortie. 2. Convertisseur numérique-analogique selon la revendication 1, dans lequel des courants échelonnés selon une suite géométrique de raison M sont aiguillés individuellement vers l'une ou l'autre de deux sorties complémentaires (Io, Io*) selon la valeur de la donnée numérique (D), caractérisé en ce qu'un courant de compensation, égal au plus faible courant (I/16) de la suite, est superposé au courant de l'une des deux sorties complémentaires. 3. Convertisseur numérique-analogique selon la revendication 2, caractérisé en ce que les sorties complémentaires et le courant de compensation sont fournis à des bornes respectives (A, B, C) d'un circuit intégré, de manière que le courant de compensation puisse être superposé à l'un des courants de sortie choisi par l'utilisateur par une liaison externe (20) entre les bornes adéquates. 4. Convertisseur numérique-analogique selon la revendication 2 ou 3, caractérisé en ce que les courants de la suite sont fournis à partir d'un réseau de résistances (10) de type R2R, le courant (I/8) fourni par la dernière résistance du réseau étant divisé par deux transistors cascode (Q1, Q1') de mêmes caractéristiques, dont l'un fournit le plus faible courant de la suite et dont l'autre fournit le courant de compensation. 5. Convertisseur numérique-analogique selon l'une quelconque des revendication 1 à 4, caractérisé en ce qu'il comprend des moyens (14) pour produire la différence des signaux de sortie complémentaires.