FR 2756988 A1 19980612 FR 9615050 A 19961206 L'invention concerne un circuit d'amplification pour un récepteur d'ondes hertziennes, comprenant au moins un oscillateur local, un circuit de changement de fréquence, un circuit d'amplification à fréquence intermédiaire comportant un amplificateur proprement dit et, pour le réglage de la fréquence d'oscillateur local, un comparateur de phase à boucle d'asservissement, le tout destiné à être utilisé dans un récepteur muni d'un moyen dit général de réglage automatique de gain. Elle concerne en outre un circuit intégré pour la réalisation d'un récepteur d'ondes hertziennes, et un tel récepteur. L'invention s'applique principalement en télévision. Un problème spécifique aux circuits d'amplification pour les récepteurs d'ondes hertziennes, est que la synchronisation de la fréquence de l'oscillateur local a tendance à se dégrader lorsque l'amplificateur à fréquence intermédiaire sature. La fréquence d'oscillateur local est réglée par le comparateur de phase à boucle d'asservissement, dit PLL, qui compare les passages à zéro du signal à régler avec ceux d'une référence. Lorsque l'amplificateur à fréquence intermédiaire sature, il engendre des signaux additionnels parasites, notamment à cause des retours de masse véhiculant des harmoniques, et ces signaux additionnels sont comptés par le comparateur de phase PLL comme des passages à zéro du signal utile, ce qui fausse la régulation de fréquence. Pour éviter une dé-synchronisation de la fréquence de l'oscillateur local, l'amplificateur du circuit d'amplification à fréquence intermédiaire est muni d'un moyen propre de réduction automatique de son gain lorsqu'un circuit de détection de crêtes d'amplitude du signal à fréquence intermédiaire détecte que ce dernier dépasse un seuil déterminé, moyen propre agissant indépendamment du moyen général de réglage de gain, avec une constante de temps et une détection d'amplitude propres. L'invention est donc basée sur l'idée de réaliser, pour éviter la désynchronisation de la fréquence de l'oscillateur local, un contrôle automatique de gain localisé, indépendant du moyen général du récepteur (dit "AGC"), lequel continue à agir de son côté, indépendamment du moyen propre à l'amplificateur à fréquence intermédiaire. Le circuit de détection de crêtes d'amplitude est avantageusement muni de moyens pour présenter le signal d'erreur avec une constante de temps de l'ordre de quelques microsecondes. Il est vrai que des circuits amplificateurs munis d'un système de contrôle automatique de gain autonome sont connus dans le domaine des amplificateurs opérationnels. Un tel amplificateur est décrit par exemple dans l'abrégé de brevet Japonais 63-313905. Toutefois les problèmes que ces amplificateurs cherchent à résoudre sont complètement différents de ceux rencontrés dans un récepteur d'ondes hertziennes en présence d'un comparateur PLL et d'un oscillateur. En outre, dans le cas de l'invention, on pourrait craindre que le moyen propre de réduction automatique du gain qui s'ajoute à l'AGC général ne perturbe le fonctionnement de ce dernier ; or il n en est rien, grâce au fait que, par rapport à l'AGC général, le seuil de détection du dit moyen propre correspond à un niveau plus élevé du signal en même temps que sa constante de temps est plus courte. Avantageusement, le circuit de détection des crêtes d'amplitude est un générateur de courant, c'est-à-dire que, en fonction de la différence entre la valeur de crête du signal à fréquence intermédiaire et une valeur de référence, il engendre un courant servant à l'élaboration du signal d'erreur. Dans un mode de réalisation particulier, le circuit de détection des crêtes d'amplitude comprend une paire de transistors dite paire différentielle, dont la base du premier transistor de la paire différentielle reçoit un signal à fréquence intermédiaire de sortie de l'amplificateur, la base du second transistor de la paire différentielle est reliée à une tension de référence, et le collecteur de l'un des transistors de la paire différentielle est relié à une source de tension par une capacité en parallèle avec l'arrangement en série d'une résistance et de l'espace base-émetteur d'un transistor qui est de polarité opposée à celle des transistors de la paire différentielle et dont le collecteur constitue une sortie en courant qui fournit un courant servant à l'élaboration du signal d'erreur. Ainsi, l'impédance dynamique des éléments du pont diviseur peut être commandée facilement, et une constante de temps est créée. Dans un mode de réalisation particulier, le circuit d'amplification comporte au moins un pont diviseur à l'entrée de l'amplificateur, comportant, dans le trajet de signal à fréquence intermédiaire, au moins un élément semi-conducteur qui présente une impédance variable en fonction d'un courant de repos qui le traverse, courant commandé au moyen du signal d'erreur, l'autre élément du pont diviseur étant constitué par l'impédance interne d'entrée de l'amplificateur. De préférence, l'élément semi-conducteur est l'espace base-émetteur d'un transistor monté en émetteur suiveur. Ainsi, une impédance élevée est offerte en entrée du montage. Avantageusement, une diode est placée dans le chemin du courant servant à l'élaboration du signal d'erreur, pour créer une tension qui est appliquée à la base du premier transistor d'une paire de transistors dite paire différentielle, le collecteur du second transistor de cette paire constituant la source du dit courant de repos qui traverse un élément semi-conducteur d'impédance variable. Un circuit intégré pour la réalisation d'un récepteur d'ondes hertziennes, ou un récepteur d'ondes hertziennes, comportent avantageusement un circuit d'amplification selon l'invention. Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparaîtront plus clairement grâce à la description suivante d'un mode de réalisation constituant un exemple non limitatif. La figure 1 représente schématiquement un récepteur d'ondes hertziennes. La figure 2 est un schéma d'une partie d'un circuit d'amplification à fréquence intermédiaire. La figure 3 représente en A un schéma d'un circuit de détection des crêtes d'amplitude et en B une forme d'onde illustrant le fonctionnement. La figure 4 représente en A un schéma d'une source de courant, avec trois diodes dans le chemin du courant pour créer une tension logarithmique, et en B une courbe illustrant le fonctionnement. Le récepteur d'ondes hertziennes, ici par exemple un récepteur de télévision, représenté par la figure 1, comprend à partir d'une antenne 3, un amplificateur radio-fréquences 5, éventuellement un filtre passebande à fréquence réglable 6, un mélangeur ou changeur de fréquence 7, comprenant un oscillateur local, un premier amplificateur à fréquence intermédiaire 8, un filtre passe-bande 9 à fréquence fixe du type dit à ondes de surface, un deuxième amplificateur à fréquence intermédiaire 10, un démodulateur 11, qui fournit en sortie des signaux démodulés à un circuit de traitement vidéo 18 alimentant par exemple un tube cathodique 19, et à un circuit 16 de traitement audio, alimentant par exemple un haut-parleur 17. L'oscillateur local est piloté par un synthétiseur de fréquence 12 dit "PLL", qui comporte une boucle de contrôle de phase, et asservit la fréquence LO de l'oscillateur local par rapport à celle d'un oscillateur à quartz, de façon connue. Il délivre une tension de commande de l'oscillateur local Vtune, qui sert aussi à régler le filtre 6. Le démodulateur 11 fournit en outre une tension AGC représentant l'amplitude du signal amplifié qu'il reçoit de l'amplificateur 10, permettant le réglage automatique du gain de l'amplificateur 10 et éventuellement de l'amplificateur 5. Plusieurs éléments de cet ensemble peuvent être réalisés ensemble sous la forme d'un circuit intégré, par exemple les éléments indiqués dans un cadre 4, et notamment le circuit d'amplification 8, muni des perfectionnements qui vont être décrits maintenant. La partie de circuit d'amplification représentée sur la figure 2, qui correspond à l'amplificateur 8 de la figure 1, comporte un amplificateur 14 proprement dit, qui est connu en soi et ne demande pas plus de description. Cet amplificateur, prévu pour un signal à fréquence intermédiaire, est symétrique avec deux entrées équilibrées recevant un signal Vin, et une sortie fournissant un signal Vout. L'impédance interne d'entrée est égale à Zin. Deux ponts diviseurs sont prévus, qui sont placés dans le trajet du signal à fréquence intermédiaire et dont un élément présente une impédance variable commandée à partir d'un circuit de détection des crêtes d'amplitude, qui sera décrit plus loin. Un pont diviseur est placé dans le trajet de signal de chacune des deux entrées, constitué à chaque fois d'un transistor T1 ou T2, monté en émetteur suiveur et chargé par une source de courant respectivement Icntrl ou Icntr2, commandée au moyen d'un signal d'erreur. Chaque pont diviseur est constitué par, d'une part l'impédance dynamique Zdyn de l'espace baseémetteur du transistor T1 ou T2, d'autre part l'impédance interne d'entrée Zin de l'amplificateur. Selon la valeur du courant moyen débité par la source Icntrl ou Icntr2, l'impédance dynamique Zdyn de l'espace base-émetteur du transistor varie avec le courant "i" selon la formule connue Zdyn = kT / qi (où k est une constante, T la température absolue, et q la charge de l'électron). Le rapport de division du pont varie en conséquence : si le courant de la source Icntrl ou Icntr2 augmente, l'impédance Zdyn diminue, et le gain de l'amplificateur augmente. Une partie d'un circuit de détection des crêtes d'amplitude pour fournir un signal d'erreur lorsque l'amplitude d'un signal à fréquence intermédiaire de sortie dépasse un seuil déterminé, est représenté par la figure 3A. Le circuit possède une borne qui reçoit un signal Vout, issu de l'amplificateur. Le circuit comprend une paire, dite paire différentielle, faite de deux transistors T3 et T4 de type NPN, dont les émetteurs sont alimentés ensemble par une source de courant I1. La base du premier transistor T4 reçoit un signal représentant le signal de sortie de l'amplificateur, à partir du point commun des résistances R1 et R2. La base du second transistor T3 est reliée à une tension de référence Vref, et son collecteur est relié à une source de tension VCC via une résistance R en série avec l'espace base-émetteur d'un transistor PNP T5, de polarité opposée à celle (NPN) des transistors de la paire différentielle. Le collecteur du transistor T5 constitue une sortie en courant qui fournit un courant "Idet" servant à l'élaboration du signal d'erreur. Le collecteur du transistor T3 est relié en outre à la source de tension VCC par une capacité C. La capacité C procure une constante de temps. La forme d'onde de la figure 3B est celle d'un signal à fréquence intermédiaire Vout dont l'amplitude est en train d'augmenter. Pour simplifier, on ne tiendra pas compte du diviseur R1/R2 (il suffirait de changer la valeur de Vref pour que cela revienne au même). Au début, le signal a une valeur qui est toujours au dessus de celle de la tension de référence Vref, le transistor T4 conduit, le transistor T3 est bloqué. Au point 1, la crête inférieure du signal descend sous la tension Vref, ce qui bloque le transistor T4, et donc ouvre le transistor T3, induisant un courant Idet. Au point 2, cela se produit à nouveau, par exemple parce que la correction apportée par le courant Idet est encore insuffisante. Le circuit de détection compare avec une valeur de référence les valeurs de crête vers le bas du signal à fréquence intermédiaire en sortie de l'amplificateur. Grâce à la constante de temps procurée par l'ensemble RC, le courant Idet ne suit pas exactement les impulsions 1 et 2, mais évolue en intégrant les impulsions 1 ou 2. La constante de temps est choisie d'environ 3 à 5 microsecondes, dans le cas d'une fréquence intermédiaire à une quarantaine de mégaherz. Ce circuit est donc un générateur de courant qui, en fonction de la différence entre la valeur de crête du signal à fréquence intermédiaire et une valeur de référence, engendre un courant servant à l'élaboration du signal d'erreur. Le circuit de la figure 4A sert à engendrer les courants Icntrl et Icntr2 pour la commande d'impédance dynamique des transistors de la figure 2, à partir du courant "Idet" du détecteur des crêtes d'amplitude de la figure 3A. Il comprend au moins une diode placée dans un chemin du courant Idet : ce courant est amené à une borne d'entrée 15 reliée à la masse via trois diodes D1, pour créer une tension logarithmique à partir du courant Idet. Le chemin du courant Idet est relié, en amont des trois diodes, à la base d'un premier transistor T6 d'une paire de transistors dite paire différentielle, dont les émetteurs sont alimentés ensemble par une source de courant ID1. La base du second transistor T7 de la paire est reliée à la masse par trois diodes D2 alimentées en courant à partir de VCC via une résistance, afin d'équilibrer la polarisation, au repos, pour les deux transistors T6 et T7. Le collecteur du second transistor T7 de cette paire constitue la source de courant Icntrl servant de charge au transistor émetteur suiveur T1 de la figure 2. La valeur du courant ID1 détermine le courant de repos Icntrl du transistor T1. Deux transistors T8 et T9, reliés aux mêmes sources de polarisation D1 et D2 que les transistors T6 et T7, fournissent de façon semblable le courant Icntr2 pour le transistor émetteur suiveur T2 de la figure 2. La courbe de la figure 4B montre l'effet produit par les diodes : le courant produit Icntrl (ou Icntr2) diminue lorsque Idet augmente, d'abord rapidement, puis de plus en plus lentement ; l'attaque de la paire différentielle est logarithmique. L'assemblage des éléments n'est pas représenté, il peut se déduire aisément des figures, en reliant "Vout" des figures 2 et 3A, "Idet" des figures 3A et 4A, et "Icntr" des figures 4A et 2. REVENDICATIONS 1. Circuit d'amplification pour un récepteur d'ondes hertziennes, comprenant au moins un oscillateur local, un circuit de changement de fréquence, un circuit d'amplification à fréquence intermédiaire comportant un amplificateur proprement dit et, pour le réglage de la fréquence d'oscillateur local, un comparateur de phase à boucle d'asservissement, le tout destiné à être utilisé dans un récepteur muni d'un moyen dit général de réglage automatique de gain, caractérisé en ce que, pour éviter une dé-synchronisation de la fréquence de l'oscillateur local, l'amplificateur du circuit d'amplification à fréquence intermédiaire est muni d'un moyen propre de réduction automatique de son gain lorsqu'un circuit de détection de crêtes d'amplitude du signal à fréquence intermédiaire détecte que ce dernier dépasse un seuil déterminé, moyen propre agissant indépendamment du moyen général de réglage de gain, avec une constante de temps et une détection d'amplitude propres. 2. Circuit d'amplification selon la revendication 1, caractérisé en ce que le circuit de détection de crêtes d'amplitude est muni de moyens pour présenter le signal d'erreur avec une constante de temps de l'ordre de quelques microsecondes. 3. Circuit d'amplification selon la revendication 1, caractérisé en ce que le circuit de détection des crêtes d'amplitude est un générateur de courant, c'est-à-dire que, en fonction de la différence entre la valeur de crête du signal à fréquence intermédiaire et une valeur de référence, il engendre un courant servant à l'élaboration du signal d'erreur. 4. Circuit d'amplification selon la revendication 3, caractérisé en ce que le circuit de détection des crêtes d'amplitude comprend une paire de transistors dite paire différentielle, dont la base du premier transistor de la paire différentielle reçoit un signal à fréquence intermédiaire de sortie de l'amplificateur, la base du second transistor de la paire différentielle est reliée à une tension de référence, et le collecteur de l'un des transistors de la paire différentielle est relié à une source de tension par une capacité en parallèle avec l'arrangement en série d'une résistance et de l'espace base-émetteur d'un transistor qui est de polarité opposée à celle des transistors de la paire différentielle et dont le collecteur constitue une sortie en courant qui fournit un courant servant à l'élaboration du signal d'erreur. 5. Circuit d'amplification selon la revendication 1, caractérisé en ce qu'il comporte au moins un pont diviseur à l'entrée de l'amplificateur, comportant, dans le trajet de signal à fréquence intermédiaire, au moins un élément semi-conducteur qui présente une impédance variable en fonction d'un courant de repos qui le traverse, courant commandé au moyen du signal d'erreur, l'autre élément du pont diviseur étant constitué par l'impédance interne d'entrée de l'amplificateur. 6. Circuit d'amplification selon la revendication 5, caractérisé en ce que l'élément semi-conducteur est l'espace base-émetteur d'un transistor monpté en émetteur suiveur. 7. Circuit d'amplification selon l'une des revendication 5 ou 6, caractérisé en ce qu'il comprend au moins une diode, placée dans le chemin du courant servant à l'élaboration du signal d'erreur, pour créer une tension qui est appliquée à la base du premier transistor d'une paire de transistors dite paire différentielle, le collecteur du second transistor de cette paire constituant la source du dit courant de repos qui traverse un élément semi-conducteur d'impédance variable. 8. Circuit intégré pour la réalisation d'un récepteur d'ondes hertziennes, caractérisé en ce qu'il comporte un circuit d'amplification selon l'une quelconque des revendications 1 à 7. 9. Récepteur d'ondes hertziennes, caractérisé en ce qu'il comporte un circuit d'amplification selon l'une quelconque des revendications 1 à 7.