FR 2756436 A1 19980529 FR 9614822 A 19961127 AMPLIFICATEUR TRANSCONDUCTEUR L'invention concerne un amplificateur transconducteur amélioré ayant une caractéristique courant-tension très linéaire et un produit gain-bande passante élevé. L'invention trouve plus particulièrement mais non exclusivement son application dans le domaine du filtrage en radiotéléphonie cellulaire. Actuellement, on distingue deux grandes classes d'amplificateurs transconducteurs : les amplificateurs transconducteurs dont la caractéristique couranttension est très linéaire et les amplificateurs transconducteurs présentant un fort produit gain-bande passante, ces deux propriétés étant exclusives l'une de l'autre dans l'état de la technique actuel du fait de la structure des montages employés. On connaît par exemple des amplificateurs transconducteurs constitués principalement d'une paire différentielle, de deux amplificateurs opérationnels branchés chacun sur l'une des entrées de cette paire, et d'une résistance de dégénérescence connectée entre les émetteurs des deux transistors formant ladite paire différentielle, la sortie et l'entrée inverseuse des amplificateurs opérationnels étant reliées respectivement à l'électrode de commande et à l'émetteur des transistors de la paire différentielle, et la tension d'entrée du montage étant appliquée entre les bornes non inverseuses des amplificateurs opérationnels. Ce type de montage présente une caractéristique courant-tension très linéaire. Cette linéarisation est obtenue grâce aux amplificateurs opérationnels qui assurent une tension aux bornes de la résistance de dégénérescence égale à la tension d'entrée. La transconductance ainsi obtenue ne dépend pas des caractéristiques électriques des transistors de la paire différentielle et la linéarité de la caractéristique courant-tension dépend uniquement de la linéarité de la résistance de dégénérescence. Cependant, ce montage présente l'inconvénient de perdre progressivement sa propriété de grande linéarité à mesure que la fréquence de fonctionnement s'approche du produit gain-bande passante des amplificateurs opérationnels. Un autre amplificateur trans conducteur connu ayant un produit gain-bande passante élevé est décrit à la figure 1. I1 comporte une paire de transistors TP1 et TP2 de type PMOS dont les grilles de commande constituent les entrées de l'amplificateur transconducteur. Des tensions El et E2 sont appliquées sur ces entrées. Une source de courant continu I1 connectée d'une part à une tension d'alimentation Vdd et d'autre part à la source du transistor TP1, alimente en courant le transistor TP1. De manière identique, une source de courant continu I3 fournit du courant à la source du transistor TP2. Par ailleurs, une résistance de dégénérescence R est intercalée entre les sources des transistors TP1 et TP2. Enfin, le dispositif comporte deux autres sources de courant continu I2 et I4, connectées pour la première entre le drain du transistor TP1 et la masse Vss, et pour la seconde entre le drain du transistor TP2 et la masse Vss. Pour obtenir une bonne linéarité de la caractéristique courant-tension de ce montage, il faut que la tension UR aux bornes de la résistance de dégénérescence R soit en permanence maintenue égale à la tension d'entrée (E1-E2). La tension UR est rendue égale à (E1-E2) par le fait que les tensions grillesource des transistors MP1 et MP2 sont maintenues constantes quelle que soit la valeur de la tension d'entrée (E1-E2) puisqu'ils ont des courants drainsource constants I2 et I4. En pratique, ces courants peuvent être égaux. Le maintien de ces courants à une valeur constante est par ailleurs assuré par des contre-réactions à très grande bande passante réalisées par les transistors TN1 et TN2 qui imposent un potentiel constant sur le drain des transistors TP1 et TP2. Le drain et la grille de commande du transistor TN1 sont respectivement connectés à la source et au drain du transistor TP1. Sa source est connectée à la masse Vss. Le transistor MN2 est connecté de manière identique au transistor TP2. Le dispositif comporte également deux transistors supplémentaires TN3, TN4 de type NMOS dont les grilles de commande sont respectivement connectées aux grilles de commande des transistors TN1 et TN2, dont les sources sont connectées à la masse Vss et dont les drains sont connectées à la tension d'alimentation Vdd par l'intermédiaire de résistances R'. Deux bornes de sortie S1 et S2 permettent de fournir les courants IS1 et IS2 en sortie de dispositif. Le fonctionnement d'un tel dispositif est le suivant: lorsque la tension d'entrée (E1-E2) est positive, la résistance de dégénérescence R est parcourue par le courant (El-E2)/R qui s'écoule à travers le transistor TN2. Ce courant est reproduit par mirorisation dans la branche du transistor TN3 et on obtient IS2 = (E1-E2)/R si le transistor TN3 a été préalablement polarisé pour que IS2 soit nul en l'absence de tension à l'entrée de dispositif. De l'autre coté, le courant traversant le drain du transistor TN1 est réduit de (E1-E2)/R et ce défaut de courant est recopié par le transistor TN1 et le courant IS1 est égal à -(E1-E2)/R. On obtient ainsi ISl+IS2 = 0 et de ce fait si une charge est placée entre les bornes de sortie OUT1 et OUT2, elle sera indubitablement traversée par le courant IS2=-ISl=(E1-E2)/R. La transconductance de ce montage est par conséquent égale à 1/R. Cependant, le courant présent à la sortie de ce montage est obtenu par effet miroir ou mirorisation du courant traversant le transistor TN1 ou le transistor TN2 et ce genre de recopie en courant ne permet pas de garantir une grande linéarité de la caractéristique courant-tension du dispositif. D'autres montages permettant d'obtenir un produit gain-bande élevé ont été décrits dans les articles "A 4 MHZ CMOS continuous-time filter with on-chip automatic tuning" de F.Krummenacher et al, IEEE JSSC vol.23, NO.3, June 1988 et "Design of a very linear CMOS transconductance input stage for continuous-time filters" de P.M van Peteghem et al, IEEE JSSC vol.25, NO.2, April 1990. Tous ces montages utilisent des méthodes de linéarisation basées sur la propriété de compensation au premier ordre des non linéarités impaires par les dispositifs différentiels. Cependant, ces méthodes ne sont efficaces que pour des signaux de faible amplitude et exigent un excellent appairage des transistors des paires différentielles. Un but de l'invention est de proposer un amplificateur transconducteur alliant une grande linéarité pour des signaux de grande amplitude et un produit gain-bande élevé en utilisant une technique de contre-réaction à très grande bande passante. L'invention a donc pour objet un amplificateur transconducteur comportant: - des premier et second transistors d'entrée d'un premier type ayant chacun une électrode de commande prévue pour recevoir une tension d'entrée, une première électrode de sortie connectée pour le premier à une première source de courant continu et pour le second à une seconde source de courant continu et une seconde électrode de sortie connectée pour le premier à une troisième source de courant continu et pour le second à une quatrième source de courant continu, et - une résistance de dégénérescence connectée entre les secondes électrodes de sortie desdits premier et second transistors d'entrée, caractérisé en ce qu'il comporte en outre: - une première paire différentielle comprenant des premier et deuxième transistors d'un second type, l'électrode de commande dudit premier transistor étant connectée à la première électrode de sortie dudit premier transistor d'entrée et l'électrode de commande dudit deuxième transistor recevant une tension de polarisation, la seconde électrode de sortie des premier et deuxième transistors étant connectée à une cinquième source de courant, la première électrode de sortie dudit premier transistor étant reliée à la seconde électrode de sortie dudit premier transistor d'entrée, et la première électrode de sortie dudit deuxième transistor étant reliée à une sixième source de courant continu; et - une seconde paire différentielle comprenant des troisième et quatrième transistors d'un second type, l'électrode de commande dudit troisième transistor étant connectée à la première électrode de sortie dudit second transistor d'entrée et l'électrode de commande dudit quatrième transistor recevant la tension de polarisation, la seconde électrode de sortie desdits troisième et quatrième transistors étant connectée à une septième source de courant, la première électrode de sortie dudit troisième transistor étant reliée à la seconde électrode de sortie dudit second transistor d'entrée, et la première électrode de sortie dudit quatrième transistor étant reliée à une huitième source de courant continu; et - une première borne de sortie en courant connectée à la première électrode de sortie dudit deuxième transistor et une seconde borne de sortie en courant connectée à la première électrode de sortie dudit quatrième transistor. De préférence, l'amplificateur transconducteur est complété par un amplificateur de contre-réaction en mode commun ayant une première entrée connectée à la première électrode de sortie dudit deuxième transistor, une deuxième entrée connectée à la première électrode de sortie dudit quatrième transistor, une troisième entrée pour recevoir une tension de consigne, une première sortie connectée auxdites secondes électrodes de sortie desdits premier et deuxième transistors, et une seconde sortie connectée auxdites secondes électrodes de sortie desdits troisième et quatrième transistor. Cet amplificateur de contre-réaction en mode commun permet en particulier d'asservir la demi-somme des tensions sur la première électrode de sortie des deuxième et troisième transistors à une valeur de consigne. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1 est une représentation schématique d'un amplificateur transconducteur de l'art antérieur; - la figure 2 est une représentation schématique d'un amplificateur transconducteur selon l'invention; et - la figure 3 est une représentation schématique d'un amplificateur de contre-réaction en mode commun. La figure 1 a été décrite dans le préambule de la de la présente demande. L'amplificateur transconducteur représenté à la figure 2 reprend les principaux éléments de l'amplificateur transconducteur de la figure 1. Ainsi, le dispositif comporte un transistor MP1 de type PMOS dont le drain est connecté à une source de courant continu I1 et la source à une source de courant continu I3. La grille de commande de ce transistor reçoit la tension El. I1 comprend également un transistor MP2 de type PMOS dont le drain est connecté à une source de courant continu I2 et la source à une source de courant continu I4. La grille de commande de ce transistor reçoit la tension E2. Une résistance de dégénérescence R est intercalée entre les sources des transistors MP1 et MP2. Le schéma est par ailleurs complété par deux paires différentielles composées des transistors de type NMOS MN1, MN2 d'une part et MN3, MN4 d'autre part, pour effectuer une contre-réaction à très grande bande passante sur les transistors MP1 et MP2. Si on considère d'abord la première paire différentielle (MN1, MN2), les sources des transistors MN1 et MN2 sont reliées à une source de courant continu 15. Le drain et la grille de commande du transistor MN1 sont reliés respectivement à la source et au drain du transistor MP1. Le drain du transistor MN2 est relié à une source de courant continu I6 et sa grille de commande reçoit une tension de polarisation VND. Cette tension de polarisation définit le point de fonctionnement de cette paire différentielle. De manière symétrique, les sources des transistors MN3 et MN4 de la seconde paire différentielle sont reliées à une source de courant continu I7. Le drain et la grille de commande du transistor MN3 sont reliés respectivement à la source et au drain du transistor MP2. Le drain du transistor MN4 est relié à une source de courant continu I8 et sa grille de commande reçoit la tension de polarisation VND pour définir le point de fonctionnement de cette paire différentielle. Deux bornes de sortie en courant OUT1 et OUT2 sont connectées respectivement au drain des transistors MN2 et MN4 pour délivrer les courants IS1 et IS2 respectivement. La nullité des courants de sortie IS1 et IS2 en l'absence de tensions El et E2 à l'entrée de l'amplificateur transconducteur, est assurée au premier ordre par le choix des courants I1 à I7. Par ailleurs le choix de la tension de polarisation VND n'est pas critique; il n'est déterminé que par la valeur des tensions d'insertion des sources de courant I5 et I7. Pour les mêmes raisons qu'à la figure 1, la tension aux bornes de la résistance de dégénérescence R est égale à la tension d'entrée (E1-E2). Le courant drain-source des transistors MP1 et MP2 est par ailleurs maintenu constant par les contre-réactions opérées par les transistors MN1 et MN2 sur les transistors MP1 et MP2. Dans cet exemple, des condensateurs C1 et C2 sont connectés entre la grille de commande des transistors MN1 et MN3 pour, le cas échéant, assurer la stabilité des contre-réactions. Lorsque, par exemple, une tension d'entrée (E1-E2) positive est appliquée à l'entrée de l'amplificateur transconducteur, la résistance de dégénérescence R est parcourue par le courant (E1-E2)/R et ce courant s'écoule dans le drain du transistor MN3. Par l'intermédiaire de la paire différentielle (MN3, MN4), ce courant est ensuite reproduit par différence de courant dans la seconde branche de la paire différentielle. Le transistor MN4 est alors parcouru par le courant I8-(E1-E2)/R et on a alors IS2 = (El E2)/R. De l'autre coté, le courant traversant le drain du transistor MN1 est réduit de (E1-E2)/R. Ce défaut de courant est reproduit par la paire différentielle MN1, MN3 et le courant IS1 est égal à -(E1-E2)/R. Si une charge est placée entre les bornes de sortie OUT1 et OUT2, elle est traversée par le courant IS2=-IS1=(E1-E2)/R. La transconductance de ce montage est par conséquent égale à 1/R et la linéarité de sa caractéristique courant-tension ne dépend au premier ordre que de la linéarité de la résistance R. Par ce montage, le courant (E1-E2)/R est recopié par différence de courant dans la seconde branche de la paire différentielle et non par mirorisation de ce courant. Il en résulte une meilleure linéarité de la caractéristique courant-tension. Pour améliorer le fonctionnement du dispositif, on prévoit en outre l'utilisation d'un amplificateur de contre-réaction en mode commun dont le rôle est d'asservir la demi-somme des potentiels V1 et V2 disponibles aux bornes de sortie OUT1 et OUT2, à une valeur de consigne VMCS. Ainsi, si on introduit une impédance de charge Z entre les bornes de sortie OUT1 et OUT2, les potentiels V1 et V2 sont fixés car la tension (V1-V2) est imposée par le courant IS1 = -IS2 et la tension (V1+V2) est imposée par une valeur de consigne VMCS. Dans l'exemple de la figure 3, l'amplificateur de contre-réaction en mode commun ACRMC comporte trois entrées IN1, IN2, IN3 et deux sorties OUT3, OUT4. L'entrée IN1 et la sortie OUT3 sont respectivement connectées au drain et à la source du transistor MN2. De même, l'entrée IN2 et la sortie OUT4 sont respectivement connectées au drain et à la source du transistor MN4. Par ailleurs, un potentiel de consigne VMCS est appliqué sur l'entrée IN3. Dans cet exemple, l'amplificateur ACRMC comporte tout d'abord d'une première paire de transistors de type PMOS, MP3 et MP5, dont les sources sont alimentées par une source de courant continu 19. Le drain du transistor MP5 est connecté à la branche de référence d'un miroir de courant constitué d'un transistor de référence MN5 et d'un transistor de recopie MN6 de type NMOS. Le drain du transistor MP3 est connecté à la branche de recopie de ce même miroir de courant (MN5,MN6). L'amplificateur ACRMC comporte également une seconde paire de transistors de type PMOS, MP6 et MP8, dont les sources sont alimentées par une source de courant continu I10. Le drain du transistor MP6 est connecté à la branche de référence d'un miroir de courant constitué d'un transistor de référence MN7 et d'un transistor de recopie MN8 de type NMOS. Le drain du transistor MP8 est quant à lui connecté à la branche de recopie de ce miroir. Les grilles de commande des transistors MN5, MN6, MN7 et MN8 sont reliées entre elles. L'entrée de consigne IN3 est connectée à la grille de commande des transistors MP5 et MP6. L'entrée IN1 est connectée à la grille de commande du transistor MP3 et à la grille de commande d'un autre transistor MP4 de type PMOS, dont la source est alimentée par la source de courant I9 et dont le drain est connecté au drain du transistor MP8. De manière symétrique, l'entrée IN2 est connectée à la grille de commande du transistor MP8 et à la grille de commande d'un autre transistor MP7 de type PMOS, dont la source est alimentée par la source de courant 110 et dont le drain est connecté au drain du transistor MP3. Enfin, la sortie OUT3 est connectée au drain du transistor MN5 et la sortie OUT4 au drain du transistor MN8. Sommairement, l'amplificateur de contre-réaction en mode commun fonctionne de la manière suivante lorsque la demi-somme (V1+V2)/2 devient supérieure à la tension de consigne VMCS, l'amplificateur ACRMC délivre un courant sur l'électrode commune des paires différentielles (MN1, MN2) et (MN3, MN4) pour s'opposer à l'augmentation des potentiels V1 et V2. Dans le cas inverse (diminution des potentiels V1 et V2), l'amplificateur ACRMC absorbe un courant. Dans l'exemple de la figure 2, l'amplificateur transconducteur comprend en outre des condensateurs C3 et C4 connectés entre les entrées IN1, IN2 de l'amplificateur ACRMC et la masse Vss pour assurer, le cas échéant, la stabilité de cette contre-réaction en mode commun. REVENDICATIONS 1 - Amplificateur transconducteur comportant: - des premier (MP1) et second (MP2) transistors d'entrée d'un premier type ayant chacun une électrode de commande prévue pour recevoir une tension d'entrée (El, E2), une première électrode de sortie connectée pour le premier (MP1) à une première source de courant continu (I1) et pour le second (MP2) à une seconde source de courant continu (I2) et une seconde électrode de sortie connectée pour le premier (MP1) à une troisième source de courant continu (I3) et pour le second (MP2) à une quatrième source de courant continu (I4), et - une résistance de dégénérescence (R) connectée entre les secondes électrodes de sortie desdits premier et second transistors d'entrée (MP1, MP2), caractérisé en ce qu'il comporte en outre: - une première paire différentielle comprenant des premier et deuxième transistors (MN1, MN2) d'un second type, l'électrode de commande dudit premier transistor (MN1) étant connectée à la première électrode de sortie dudit premier transistor d'entrée (MP1) et l'électrode de commande dudit deuxième transistor (MN2) recevant une tension de polarisation (VND), la seconde électrode de sortie des premier et deuxième transistors (MN1, MN2) étant connectée à une cinquième source de courant (15), la première électrode de sortie dudit premier transistor (MN1) étant reliée à la seconde électrode de sortie dudit premier transistor d'entrée (MP1), et la première électrode de sortie dudit deuxième transistor (MN2) étant reliée à une sixième source de courant continu (I6); et - une seconde paire différentielle comprenant des troisième et quatrième transistors (MN3, MN4) d'un second type, l'électrode de commande dudit troisième transistor (MN3) étant connectée à la première électrode de sortie dudit second transistor d'entrée (MP2) et l'électrode de commande dudit quatrième transistor (MN4) recevant la tension de polarisation (VND), la seconde électrode de sortie desdits troisième et quatrième transistors (MN3, MN4) étant connectée à une septième source de courant (I7), la première électrode de sortie dudit troisième transistor (MN3) étant reliée à la seconde électrode de sortie dudit second transistor d'entrée (MP2), et la première électrode de sortie dudit quatrième transistor (MN4) étant reliée à une huitième source de courant continu (I8); et - une première borne de sortie en courant (OUT1) connectée à la première électrode de sortie dudit deuxième transistor (MN2) et une seconde borne de sortie en courant (OUT2) connectée à la première électrode de sortie dudit quatrième transistor (MN4). 2 - Amplificateur transconducteur selon la revendication 1, caractérisé en ce qu'il comporte en outre un premier condensateur (C1) connecté entre l'électrode de commande du premier transistor (MN1) et la masse (Vss) , et un second condensateur (C2) connecté entre l'électrode de commande du troisième transistor (MN3) et la masse (Vss). 3 - Amplificateur transconducteur selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre un amplificateur de contre-réaction de mode commun (ACRMC) ayant une première entrée (IN1) connectée à la première électrode de sortie dudit deuxième transistor (MN2), une deuxième entrée (IN2) connectée à la première électrode de sortie dudit quatrième transistor (MN4), une troisième entrée (IN3) pour recevoir une tension de consigne (VMCS), une première sortie (OUT3) connectée auxdites secondes électrodes de sortie desdits premier et deuxième transistors (MN1, MN2), et une seconde sortie (OUT4) connectée auxdites secondes électrodes de sortie desdits troisième et quatrième transistors (MN3, MN4) 4 - Amplificateur transconducteur selon la revendication 3, caractérisé en ce qu'il comporte en outre un troisième condensateur (C3) connecté entre la première entrée (IN1) de l'amplificateur de contreréaction de mode commun (ACRMC) et la masse (Vss), et un quatrième condensateur (C4) connecté entre la deuxième entrée (IN2) de l'amplificateur de contreréaction de mode commun (ACRMC) et la masse (Vss). 5 - Amplificateur transconducteur selon l'une des revendications précédentes caractérisé en ce que les transistors d'un premier type sont des transistors de type PMOS, en ce que les transistors d'un second type sont des transistors de type NMOS, et en ce que l'électrode de commande, la première électrode de sortie et la seconde électrode de sortie des transistors désignent respectivement la grille de commande, le drain et la source des transistors.