FR 2751149 A1 19980116 FR 9609035 A 19960712 DISPOSITIF POUR L'EMISSION ET LA RECEPTION DE DONNEES NUMERIQUES PAR INDUCTION ELECTROMAGNETIQUE ET COUPLAGE INDUCTIF La présente invention concerne un dispositif pour l'émission et la réception de données numériques par induction électromagnétique et couplage inductif, comprenant une bobine, un circuit limiteur d'une tension induite dans la bobine se déclenchant lorsque la tension induite est supérieure à un seuil, des moyens démodulateurs pour la réception de données et, pour l'émission de données, des moyens pour faire fluctuer la charge de la bobine. Dans certaines réalisations, la transmission de données numériques est faite par induction électromagnétique et couplage inductif, c'est-à-dire au moyen d'une première bobine excitée par une tension alternative modulée en amplitude et d'une deuxième bobine recopiant par induction la tension d'excitation de la première bobine. Cette technique de transmission de données est utilisable quand la distance entre les bobines est réduite, de l'ordre de quelques centimètres à quelques mètres. Elle convient particulièrement bien aux cartes à puce sans contact et aux étiquettes électroniques. La figure 1 représente le schéma électrique classique d'un système de transmission de données par induction et couplage inductif. Un terminal T, par exemple un lecteur de cartes à puce sans contact, est équipé d'une bobine d'émission LE formant avec une capacité CE un circuit résonnant excité par une tension Ve oscillant à une fréquence porteuse Fp. A proximité du terminal T se trouve un module électronique M, par exemple le circuit intégré d'une carte à puce sans contact. Le module M est équipé d'un circuit d'émission réception 4 comprenant une bobine LR, une capacité CR, un démodulateur 1, un circuit limiteur de tension 2 et un interrupteur IMT. La bobine LR forme avec la capacité CR un circuit résonnant LRCR accordé au circuit émetteur LECE. Une tension induite Vc oscillant à la fréquence porteuse Fp apparaît aux bornes de la bobine LR. Pour la transmission de données dans le sens du terminal T vers le module M, le circuit résonnant LECE du terminal T est court-circuité alternativement par un interrupteur électronique ITM . La figure 2A représente l'aspect de la tension Ve, dont les alternances sont représentées schématiquement par des traits verticaux. On y voit s'alterner des périodes où la tension Ve est maximale et des périodes de modulation de durée Tm, où la tension Ve est nulle. La tension induite Vc reçue par le module M, représentée à titre d'exemple sur la figure 2B, est l'image de la tension d'excitation Ve et son enveloppe e présente des maxima d'amplitude alternant avec des minima correspondant aux creux de modulation de la tension d'excitation. La démodulation de la tension Vc est assurée par le démodulateur 1 qui délivre un signal logique Sdem représenté sur la figure 2E. Par convention, le signal Sdem est par exemple à 1 pendant les creux de modulation et à 0 pendant les périodes de non modulation. Le signal Sdem est ensuite appliqué à un circuit décodeur (non représenté) qui délivre le message reçu sous forme d'une suite de 1 et de O. Le codage des données numériques peut être réalisé de diverses manières. Par exemple, le "0" logique peut être codé par un creux de modulation de durée Tm suivi d'une période de non modulation de durée T1, et le "1" logique codé par une période de non modulation de durée T2. Dans ce cas, le fragment de message que l'on voit en figure 2A, une fois décodé, signifie "0100". La transmission de données dans le sens du module M vers le terminal T repose sur une méthode sensiblement différente, qui consiste à faire fluctuer la charge électrique de la bobine LR du module. L'interrupteur ITM du terminal T est laissé ouvert et l'interrupteur 1MATI en parallèle avec la bobine LR, est fermé et ouvert alternativement. La variation de la charge de la bobine LR due à la fermeture de l'interrupteur 1MT perturbe le champ magnétique créé par la bobine LE du terminal et se répercute par effet de couplage inductif sur cette dernière, en provoquant un appel de courant. Un capteur de courant 3 agencé pour détecter le courant traversant la bobine LE, ou tout autre moyen de mesure de l'impédance de la bobine LE, permet au terminal T de détecter les ouvertures et fermetures de l'interrupteur IMT. Par un décodage approprié, le terminal T en déduit les données que lui envoie le module. Par ailleurs, comme l'amplitude de la tension induite Vc est susceptible de fluctuer dans de fortes proportions (de quelques volts à la centaine de volts) selon le couplage entre les bobines LE, LR, c'est-à-dire selon la distance d séparant les bobines, le circuit limiteur 2 a pour fonction de protéger le module M contre les surtensions. Le circuit limiteur 2 se déclenche lorsque la valeur de crête de la tension induite Vc atteint un seuil VD et laisse alors circuler entre les bornes de la bobine LR un courant alternatif Ip appelé courant de délestage ou courant de limitation. Le seuil VD est par exemple choisi de l'ordre de 18V dans le cas d'un circuit intégré CMOS. Bien que le circuit limiteur 2 soit nécessaire pour la protection du module M, le fait de limiter la tension Vc représente un handicap lorsque le couplage entre les bobines LE et LR est élevé. En effet, quand le couplage augmente, l'énergie transmise à la bobine LR croît mais la tension induite Vc ne peut augmenter en raison de l'intervention du circuit limiteur 2 de sorte que la bobine LR atteint un état de saturation en tension. Par "saturation en tension", on désigne ici le fait que les creux de modulation de la tension Vc s'estompent ou disparaissent totalement, comme illustré sur les figures 2C et 2D. Dans le cas de la figure 2C, les écarts entre les maxima et les minima de la tension Vc sont trop faibles pour être détectés par le démodulateur 1. Dans le cas de la figure 2D, le couplage entre LE et LR est encore plus fort (distance d très courte) et l'on ne trouve plus aucune trace de modulation d'amplitude sur l'enveloppe e de la tension Vc. Dans les deux cas, le signal logique de démodulation Sdem reste à 0 et le module est incapable de recevoir le message qui lui est envoye. Dans l'art antérieur, on pallie cet inconvénient en choisissant la durée Tm des creux de modulation suffisamment longue pour que la bobine LR ait le temps de désaturer à chaque creux de modulation. Cette solution représente toutefois l'inconvénient de ralentir considérablement la vitesse de transmission des données. Ainsi, un objectif de la présente invention est de prévoir un dispositif d'émission-réception qui puisse détecter des creux de modulation de courte durée Tm, même quand la bobine du dispositif est saturée en tension. Un autre objectif de la présente invention est de prévoir un dispositif d'émission-réception offrant un périmètre de communication étendu, par exemple de l'ordre de 1 cm à 1,5 m autour d'un terminal. Pour atteindre ces objectifs, la présente invention se base tout d'abord sur la constatation que, lorsque la bobine d'un tel dispositif est saturée en tension en raison du déclenchement du circuit limiteur, une modulation d'amplitude apparaît simultanément sur le courant de limitation. Ainsi, une première idée de la présente invention est de réaliser une démodulation du courant de limitation au lieu de réaliser une démodulation de la tension induite. Une idée complémentaire de la présente invention est de fixer le seuil de déclenchement du circuit limiteur à une valeur basse de manière que le courant de limitation soit toujours présent, même quand la tension induite est faible en raison d'un faible couplage. Enfin, la présente invention se base également sur le fait contradictoire que, lorsque le dispositif fait varier la charge de la bobine pour envoyer des données, la tension induite doit de préférence être la plus élevée possible afin que la fluctuation de charge crée une forte perturbation du champ magnétique environnant et puisse être perçue par le terminal émettant le champ magnétique. Ainsi, encore une idée de la présente invention est de prévoir un circuit limiteur dont le seuil de déclenchement peut être réglé à une valeur basse pour la réception de données et à une valeur haute pour l'émission de données. Plus particulièrement, la présente invention prévoit un dispositif du type décrit ci-dessus, dans lequel le circuit limiteur comprend des moyens pour régler le seuil de déclenchement à un premier niveau bas pendant la réception de données et à un niveau haut pendant l'émission de données, et les moyens démodulateurs sont agencés pour démoduler l'amplitude d'un courant de limitation apparaissant lorsque le circuit limiteur est déclenché. Selon un mode de réalisation, les moyens pour régler le seuil de déclenchement du circuit limiteur comprennent une pluralité de diodes en série et un premier interrupteur agencé pour court-circuiter une partie au moins de la pluralité de diodes. Selon un mode de réalisation, le circuit limiteur comprend en outre des moyens pour régler le seuil de déclenchement à un deuxième niveau bas pendant l'émission de données, les fluctuations de la charge de la bobine étant réalisées par des transitions entre le niveau haut et le deuxième niveau bas du seuil de déclenchement. Selon un mode de réalisation, les moyens pour régler le seuil de déclenchement du circuit limiteur comprennent une pluralité de diodes en série, un premier interrupteur pour court-circuiter un certain nombre de diodes et un deuxième interrupteur pour court-circuiter un certain autre nombre de diodes. Avantageusement, les moyens démodulateurs reçoivent comme signal à démoduler une tension de commande d'un transistor contrôlant le courant de limitation. On évite ainsi l'ajout d'un capteur de courant. Ces caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détails dans la description suivante d'un exemple de réalisation d'un démodulateur selon l'invention, en relation avec les figures jointes parmi lesquelles - la figure 1 précédemment décrite représente de façon simplifiée le schéma électrique classique d'un système de communication de données par induction électromagnétique et couplage inductif, - les figures 2A à 2E précédemment décrites représentent divers signaux électriques apparaissant dans le système de la figure 1, - la figure 3 représente le schéma électrique d'un dispositif d'émission-réception selon l'invention, - la figure 4 représente une variante de réalisation du dispositif de la figure 3, - la figure 5 représente une variante de réalisation du dispositif de la figure 4, - les figures 6A à 6D représentent divers signaux électriques apparaissant dans le dispositif de la figure 4 pendant la réception de données, et - les figures 7A et 7B représentent des signaux électriques apparaissant dans le dispositif de la figure 4 pendant l'émission de données. La figure 3 représente un dispositif d'émissionréception 5 selon l'invention. Le dispositif 5 est par exemple intégré dans un module électronique M destiné à dialoguer avec un terminal T. Le terminal T émet un champ magnétique FLD au moyen d'une circuit résonant LECE, l'intensité du champ magnétique étant modulée lorsque des données sont envoyées au module. Le dispositif 5 selon l'invention comprend une bobine LR, formant avec une capacité CR un circuit accordé LRCR, un circuit limiteur 10 selon l'invention, un interrupteur 1MT en parallèle avec la bobine LR, pour l'émission de données par modification de la charge de la bobine LR, et un démodulateur 20 selon l'invention, pour la réception de données. Le circuit limiteur 10 présente ici une structure symétrique et comprend un demi-circuit 10-1 pour limiter des alternances positives Vcl de la tension Vc induite dans la bobine LR et un demi-circuit 10-2 pour limiter les alternances négatives Vc2 de la tension Vc. Le demicircuit 10-1 comprend, entre une borne Al de la bobine LR et la masse, une résistance R1 en série avec un groupe de diodes agencées dans le sens passant, ici cinq diodes D1 à D5 respectivement, la cathode de la dernière diode D5 étant connectée à la masse. Le point milieu entre la résistance R1 et la première diode D1 est connecté à la grille G d'un transistor PMOS T1 dont la source S est connectée à la borne Al. Le drain D du transistor T1 est connecté à la masse par l'intermédiaire d'une résistance R2 et attaque la grille G d'un transistor NMOS T2. Le drain D du transistor T2 est connecté à la borne Al et sa source S à l'autre borne A2 de la bobine. Le demi-circuit 10-2, de même structure que le demi-circuit 10-1 et représenté dans un souci de simplicité sous la forme d'un bloc, est connecté dans le sens de la borne A2 vers la borne Al. Ainsi, lorsqu'une alternance positive Vcl de la tension induite Vc atteint la tension de conduction du groupe de diodes D1 à D5, le transistor T1 est passant et un courant circule dans la résistance R2. Une tension VG apparaît sur la grille G du transistor T2 qui devient progressivement conducteur. Le transistor T2 laisse traverser l'alternance positive Ipl d'un courant Ip de limitation de la tension Vc puis se referme. De la même manière, l'alternance négative Ip2 du courant de limitation Ip traverse le demi-circuit 10-2 au cours d'une alternance négative Vc2 de la tension induite Vc. Selon l'invention, la tension de conduction du groupe de diodes D1 à D5, qui représente le seuil VD de déclenchement du circuit limiteur 10, peut être réglée au moyen d'un transistor shunt T3 disposé en parallèle avec les deux dernières diodes D4, D5 et commandé par un signal RECEPT. Quand le signal RECEPT est à 1 et que le transistor shunt T3 est passant, le seuil VD est égal à la somme VDa des tensions de seuil des diodes D1, D2 et D3 et est minimal, les diodes D4 et D5 étant courtcircuitées. Quand le signal RECEPT est à 0, le seuil VD est égal à la somme VDb des tensions de seuil des cinq diodes D1 à D5 et est maximal. L'intérêt d'un tel seuil de déclenchement variable apparaîtra plus loin, lorsque le fonctionnement du démodulateur 20 aura été décrit. Selon l'invention, le démodulateur 20 assure la démodulation du courant de limitation Ip. On a vu en effet au préambule que le déclenchement du circuit limiteur 10 a pour effet de saturer la bobine LR et d'effacer les creux de modulation sur l'enveloppe de la tension Vc, saturation à laquelle on ne peut pallier qu'en allongeant la durée des Tm creux de modulation au détriment de la vitesse de transmission des données. Par ailleurs, on a également indiqué plus haut qu'une modulation d'amplitude apparaît simultanément sur le courant de limitation Ip. Ainsi, selon l'invention, le courant de limitation Ip est utilisé comme signal à démoduler, au lieu de la tension induite Vc. On notera ici que l'effet de modulation du courant de limitation Ip, sur lequel repose le fonctionnement du dispositif 5 selon l'invention, existe tant que le circuit limiteur 10 n'écrête pas le courant de limitation. En pratique, on choisira donc le transistor T4 du circuit limiteur 10 d'une dimension suffisante pour absorber sans saturation le courant de limitation Ip (dans les limites des conditions normales de fonctionnement). Ici, le démodulateur 20 reçoit comme signal à démoduler la tension VG présente sur la grille G du transistor T2 contrôlant l'alternance positive Ipl du courant de limitation Ip. L'utilisation de la tension VG comme signal à démoduler permet d'éviter l'ajout d'un capteur de courant, la tension VG étant représentative du courant Ipl selon une relation linéaire, au carré ou exponentielle suivant le régime de fonctionnement du transistor T2. Le démodulateur 20 comprend en entrée une diode D7 recevant sur son anode la tension VG. La cathode de la diode D7 est connectée à la masse par l'intermédiaire d'un circuit de type RC comprenant une capacité C7 en parallèle avec une résistance R7, ainsi qu'à la grille G d'un transistor PMOS T7 dont la source S reçoit la tension à démoduler VG. Sur la grille G du transistor T7, on trouve une tension de référence Viref imposée par la capacité C7 et représentative de la valeur moyenne du courant Ipl, la constante de temps du circuit R7C7 étant choisie de manière que la tension Viref reste constante pendant les creux de modulation du courant Ip mais suive les variations lentes du courant Ip. Ainsi, à chaque alternance positive Ipl, lorsque la tension VG devient supérieure à Viref, la diode D7 est rendue passante, le transistor T7 devient passant et une impulsion de tension apparaît sur son drain D, le transistor T7 fonctionnant comme un comparateur. Le drain D du transistor T7 forme la sortie du démodulateur 20 et qui délivre un signal pulsé Vi. Le signal pulsé Vi est envoyé dans un circuit de mise en forme 21 de type classique délivrant un signal logique SI1 semblable au signal Sdem illustré sur la figure 2E. Comme représenté sur la figure 3, le démodulateur 20 peut, de façon optionnelle, être combiné avec un démodulateur 20' fonctionnant sur les alternances négatives Ip2 du courant Ip, afin de détecter les creux de modulation avec une précision d'une demi-période de la fréquence d'oscillation Fc du champ magnétique FLD. Le démodulateur 20' est identique au démodulateur 20 et est représenté sous forme d'un bloc en traits pointillés. Le démodulateur 20' reçoit en entrée une tension VG' semblable à la tension VG, prélevée dans le demi-circuit limiteur 10-2, et délivre un signal pulsé Vi' transformé en un signal logique SI2 par un circuit de mise en forme 21'. Les signaux SI1 et SI2 sont additionnés dans un circuit logique 22 dont la sortie délivre un signal combiné SI. Pour bénéficier de la démodulation double alternance, le circuit 22 est réalisé de manière que le signal SI passe à 1 dès l'instant où le premier des deux signaux SI1 ou SI2 passe à 1, et à O dès l'instant ou le premier des deux signaux SI1 ou SI2 passe à 0. Selon l'invention, le signal RECEPT de commande du transistor shunt T3 est mis à 1 lorsque le dispositif 5 reçoit des données envoyées par le terminal T. Le seuil de déclenchement du circuit limiteur 10 est alors à la valeur basse VDa qui peut par exemple être choisie de l'ordre de 4 V (soit 8 V crête à crête pour la tension induite Vc). L'avantage est que l'on maintient ainsi le circuit limiteur 10 déclenché et l'on fait apparaître le courant de limitation Ip (sur lequel est basé la démodulation) même quand l'intensité du champ magnétique FLD et la tension induite Vc sont faibles (distance d séparant le module M du terminal T élevée). La sensibilité du dispositif 5 selon l'invention en mode réception de données est donc maximale, ce qui permet la transmission de données au module M dans un large périmètre autour du terminal T. D'autre part, le signal RECEPT est mis à 0 quand le dispositif 5 envoie des données au terminal. Le seuil de déclenchement VD du circuit limiteur est alors porté à sa valeur maximale VDb, qui pourra être choisie égale à la tension maximale autorisée par la technologie de fabrication, par exemple 9 V (soit 18 V crête à crête) pour la technologie CMOS. L'avantage est que la commutation de la bobine LR par l'interrupteur 1MT est faite avec une tension induite Vc maximale, ce qui permet de perturber fortement le champ magnétique FLD et d'être certain que le terminal T va détecter la variation de charge même si la distance d le séparant du module M est grande. En définitive, tant pour l'émission que la réception, le dispositif 5 selon l'invention offre un périmètre de communication étendu et une vitesse de transmission des données élevées, la durée Tm des creux de modulation pouvant être courte. Pour fixer les idées, les figures 6A à 6D illustrent le fonctionnement du dispositif 5 en mode réception de données. La figure 6A représente la courbe de la tension induite Vc, la figure 6B la tension VG de commande du transistor T2 (représentative de l'intensité du courant de limitation Ip) la figure 6C le signal pulsé Vi à la sortie du démodulateur 20, et la figure 6D le signal de démodulation SI (ou le signal SI1 l'on choisit une démodulation simple alternance). La bobine étant maintenue saturée par le limiteur 10, dont le seuil de déclenchement est à sa valeur minimale VDa, on voit que les creux de modulation de la tension induite Vc sont peu marqués (figure 6A) et ne pourraient être détectés par un démodulateur recevant en entrée la tension induite Vc. Par contre, la tension VG représentative du courant de limitation Ip oscille et présente une modulation d'amplitude (figure 6B) détectée par le démodulateur 30 qui délivre le signal pulsé Vil (figure 6C). Le signal Vil cesse de pulser pendant les creux de modulation de la tension VG, lorsque la valeur de crête de la tension VG ne parvient pas à dépasser la tension de seuil Viref. Par convention, le signal logique SI passe à 1 à chaque creux de modulation de la tension VG et à 0 pendant les périodes de non modulation (figure 6D). La figure 4 représente une variante 6 du circuit émetteur-récepteur selon l'invention, prévue pour un module M alimenté électriquement par un pont redresseur à diodes Pd recevant en entrée la tension induite Vc et délivrant une tension d'alimentation Vdd. Dans ce cas particulier de réalisation, on ne souhaite pas courtcircuiter la bobine LR au moyen d'un interrupteur afin de ne pas priver le module de la tension d'alimentation Vdd issue du pont redresseur, qui doit rester alimenté. L'interrupteur INUIT de la figure 3 est ainsi remplacé par un circuit limiteur 30 à seuil variable commandé par un signal DATA, les autres éléments étant conservés. Le circuit limiteur 30 comprend un demi-circuit limiteur 30-1 pour les alternances positives Vcl de la tension induite Vc et un demi-circuit limiteur 30-2 pour les alternances négatives Vc2. Le demi-circuit 30-1 comprend une résistance R3 connectée à la borne Al de la bobine LR, un transistor PMOS T4, une résistance R4 et un transistor MOS T5 agencés comme les éléments R1, T1, R2 et T4 du demi-circuit limiteur 10-1 déjà décrit. A la place des diodes D1 à D5, on trouve une diode D6 dont la cathode est connectée à la masse par l'intermédiaire d'un transistor T6 piloté par le signal DATA. Le signal DATA pilote également le demi-circuit 30-2, de même structure que le demi-circuit 30-1 et représenté sous forme de bloc. Lorsque le signal DATA est à 0, le transistor T6 est bloqué et le limiteur 30 est inactif, la diode D6 étant isolée de la masse. Par analogie, cela correspond sur la figure 3 au cas où l'interrupteur IMT est ouvert. Quand le signal DATA est à 1, le transistor T6 est passant et le circuit limiteur 30 se déclenche quand la tension induite Vc au cours d'une alternance, atteint une limite VDC égale à la tension de seuil de la diode D6 (en négligeant la tension aux bornes de l'interrupteur T6). Par analogie, cela correspond sur la figure 3 au cas où l'interrupteur 1MT est fermé. Toutefois, ici, la tension induite Vc est simplement maintenue en dessous du seuil VDC au lieu d'être annulée, de sorte que le pont de diodes continue d'être alimenté. De préférence, le seuil VDC est inférieur au seuil VDa et peut par exemple être choisi égal à 2 V (ou 4 V crête à crête). Pour fixer les idées, le tableau ci-après résume le fonctionnement du dispositif 6 selon l'invention, en relation avec les figures 7A et 7B qui représentent respectivement l'aspect de la tension induite Vc en fonction du signal DATA et le signal DATA. La figure 5 représente un circuit limiteur 40 selon l'invention qui est une synthèse des circuits limiteurs 10-1 et 30-1 déjà décrits. Le circuit 40 est identique au circuit 10-1 déjà décrit mais un deuxième transistor shunt T8 commandé par le signal DATA est ajouté en parallèle avec les diodes D2 à D5. Ainsi, le circuit 40 présente un triple seuil de déclenchement VD, égal à VDa quand le signal DATA est à 0 et le signal RECEPT à 1 (réception de données), à VDb quand le signal DATA et le signal RECEPT sont à 0, et à VDC quand le signal DATA est à 1 et le signal RECEPT à 0 (émission de données). Tableau Signal Signal Seuil de RECEPT DATA déclenchement VD VIa réception à1 ào (démodulation au caurant Ip) altemativement à O et à 1 Vnb (DATA = 0) émission à 0 selon le codage utilisé et V (DATA = 1) les données à envoyer I1 apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de nombreuses variantes et modes de réalisation. En particulier, on notera que le démodulateur 20 tel qu'il a été décrit fonctionne selon le principe de la démodulation par détection de crête mais pourrait fonctionner selon d'autres principes connus, par exemple par détection d'enveloppe ou encore par détection synchrone. Par ailleurs, le démodulateur pourrait recevoir en entrée un autre signal que la tension de commande VG du transistor T2, par exemple un signal délivré par un capteur de courant. D'autre part, le circuit limiteur est susceptible de tout mode de réalisation connu, les diodes déterminant les valeurs des seuils de déclenchement VDa, VDb, VDC pouvant être remplacées par tout moyen équivalent, par exemple des diodes zéner, des transistors MOS dont la grille est ramenée sur le drain, des sources de tension commandées, etc. Enfin, le circuit limiteur tel qu'il a été décrit présente une structure symétrique vis à vis de la masse mais pourrait, dans une variante de réalisation, être connecté entre les deux bornes de la bobine LR. REVENDICATIONS 1. Dispositif (5,6) pour l'émission et la réception de données numériques par induction électromagnétique, comprenant - une bobine (LR), - un circuit (10, 40) limiteur d'une tension induite (Vc) dans la bobine (LR), se déclenchant lorsque la tension induite est supérieure à un seuil (VD), - pour la réception de données, des moyens démodulateurs (20,20'), - pour l'émission de données, des moyens (1mu, 30, 40) pour faire fluctuer la charge de la bobine (LR), caractérisé en ce que - le circuit limiteur (10, 40) comprend des moyens (D1 D5, T3) pour régler le seuil (VD) de déclenchement à un premier niveau bas (VDa) pendant la réception de données et à un niveau haut (VDb) pendant l'émission de données, - lesdits moyens démodulateurs (20, 20') sont agencés pour démoduler l'amplitude d'un courant de limitation (Ip) apparaissant lorsque le circuit limiteur est déclenché. 2. Dispositif selon la revendication 1, dans lequel les moyens pour régler le seuil de déclenchement (VD) du circuit limiteur comprennent une pluralité de diodes (D1 D5) en série et un premier interrupteur (T3) agencé pour court-circuiter une partie au moins (D3-D5) de ladite pluralité de diodes. 3. Dispositif selon l'une des revendications précédentes, dans lequel le circuit limiteur (10, 40) comprend en outre des moyens (T8) pour régler le seuil de déclenchement à un deuxième niveau bas (VDC) pendant l'émission de données, les fluctuations de la charge de la bobine (LR) étant réalisées par des transitions entre le niveau haut (VDb) et le deuxième niveau bas (VDC) du seuil de déclenchement. 4. Dispositif selon la revendication 3, dans lequel les moyens pour régler le seuil de déclenchement (VD) du circuit limiteur comprennent une pluralité de diodes (D1- D5) en série, un premier interrupteur (T3) pour courtcircuiter un certain nombre (D4, D5) de diodes et un deuxième interrupteur (T8) pour court-circuiter un certain autre nombre (D2-D5) de diodes. 5. Dispositif selon l'une des revendications précédentes, dans lequel les moyens démodulateurs (20, 20') reçoivent comme signal à démoduler une tension de commande (VG) d'un transistor (T2) contrôlant le courant de limitation (Ip). 6. Dispositif selon l'une des revendications précédentes, dans lequel les moyens démodulateurs (20, 20') comprennent un premier démodulateur (20) des alternances positives (Ipl) du courant de limitation (Ip) et un second démodulateur (20') des alternances négatives (Ip2) du courant de limitation (Ip). 7. Procédé pour l'émission et la réception de données au moyen d'une bobine (LR) environnée d'un champ magnétique (FLD), la bobine étant équipée d'un circuit limiteur (10, 40) se déclenchant lorsqu'une tension (Vc) induite dans la bobine est supérieure à un seuil (VD), caractérisé en ce qu'il comprend les opérations consistant à - pour la réception de données, abaisser le seuil (VD) de déclenchement du circuit limiteur (10, 40) à un premier niveau bas (VDa) choisi de manière que la bobine soit saturée en tension, et démoduler un courant de limitation (Ip) apparaissant dans la bobine (LR) ou le circuit limiteur (10, 40), - pour l'émission de données, remonter le seuil de déclenchement (VD) du circuit limiteur (10, 40) à un niveau haut (VDb) et faire fluctuer la charge de la bobine (LR) 8. Procédé selon la revendication 7, dans lequel, pour faire fluctuer la charge de la bobine (LR), on fait fluctuer le seuil (VD) de déclenchement du circuit limiteur (40) entre le niveau haut (VDb) et un deuxième niveau bas (VDc) 9. Procédé selon la revendication 8, dans lequel le deuxième niveau bas (VDC) est inférieur au premier niveau bas (VDb) 10. Procédé selon l'une des revendications 7 à 9, dans lequel, pour démoduler le courant de limitation (Ip), on démodule une tension (VG) de commande d'un transistor (T2) contrôlant le courant de limitation (Ip).