FR 2741742 A1 19970530 FR 9515507 A 19951127 CIRCUIT DE COMMANDE DE DIODES ELECTROLUMINESCENTES La présente invention concerne des dispositifs pour commander de manière indépendante plusieurs diodes électroluminescentes (DEL), telles que les segments d'un affichage nurné- rique à DEL. La figure 1A représente un dispositif classique de commande de segments d'un affichage à DEL. Un tel dispositif est couramment utilisé dans les affichages numériques d'horloge. Les segments sont groupés par couples et la commande des deux segments de chaque couple est multiplexée. La figure 1A représente le dispositif de commande associé à un couple de diodes LD1, LD2. Les deux diodes LD1, LD2 sont commandes par un étage de sortie 10 comprenant un transistor MOS à canal P MP1 dont la source est reliée à une borne d'alimentation haute Vcc et dont le drain est relié aux anodes des deux diodes LD1, LD2. La grille du transistor MP1 est reliée à un noeud P de tension de référence par un interrupteur S1 et à la borne Vcc par un interrupteur S2. Les interrupteurs S1 et S2 sont commandés en opposition de phase. Quand l'une des diodes LD1, LD2 doit être allumée, l'interrupteur S1 est fermé et 1' interrupteur S2 est ouvert, ce qui rend passant le transistor MP1. Le transistor MP1 est bloqué quand l'inter- rupteur S1 est ouvert et l'interrupteur S2 fermé. L'interrupteur S2 est prévu pour décharger la capacité de grille du transistor MP1. Les cathodes des diodes LD1 et LD2 reçoivent respectivement deux phases différentes cpl et (p2 d'une tension sinusoidale redressée prélevée sur le secteur. La figure 1B illustre les deux phases cpl et (p2 de la tension sinusoidale. La tension sinusoidale est référencée par rapport à la tension d'alimentation Vcc. La phase cpl correspond aux alternances négatives de la tension sinusoidale et la phase (p2 correspond aux alternances positives redressées négativement. La diode LD1 ne peut s'allumer que lorsque la phase cpl excède sa tension seuil Vtl. De manière similaire, la diode LD2 ne peut rallumer que lorsque la phase p2 excède sa tension seuil Vt2. Ainsi, il existe des intervalles de temps au début et à la fin de chaque phase pendant lesquels les deux diodes LD1 et LD2 sont toujours éteintes, même si le transistor MP1 est conducteur. Les étages de sortie 10 associés à tous les couples de diodes à commander sont reliés à une source de référence commune 11 avec laquelle les étages de sortie 10 forment un miroir de courant à sorties multiples. L'étage de référence 11 comprend un transistor MOS à canal P MP2 dont la source reçoit la tension d'alimentation Vcc et dont le drain est relié à la masse GND par un générateur de courant 13. La grille et le drain du transistor MP2 sont reliés l'un à l'autre et constituent le noeud P d'où est prélevée la tension de référence pour les étages de sortie 10. Le courant fourni à chaque diode LD1, LD2 est égal au courant fourni par le générateur de courant 13, multiplié par le rapport de dimension des transistors MP1 et MP2.Ce rapport de dimension est relativement important, car une DEL nécessite un courant relativement important, couramment compris entre 6mA et 30mA. Les dispositifs de commande de DEL du type de la figure 1A, notamment dans des horloges à affichage numérique, sont souvent réalisés en technologie P-MOS. La technologie P-MOS est en train de devenir obsolète et n'existera plus dans les années à venir. Toutefois, certains circuits en technologie P-MOS sont encore utilisés à grande échelle. Par conséquent, on a tendance à adapter les vieux circuits P-MOS aux nouvelles technologies. Ceci n'est pas toujours facile, notarrment si les nouveaux circuits doivent avoir les mêmes caractéristiques que les vieux circuits, en particulier la tension d'alimentation maximale d'environ 15 V. Le dispositif de commande de DEL de la figure 1A ne peut être réalisé directement en technologie CMOS, puisque les transistors CMOS acceptent des tensions d'alimentation maximales de seulement 5 volts ou moins. La figure 2 représente une réalisation possible du circuit de la figure 1A en technologie bipolaire. Les transistors bipolaires acceptent des tensions plus élevées que les transistors CMOS. Les transistors MOS à canal P MP1 et MP2 sont remplacés par des transistors PNP QP1 et QP2. Pour éviter une influence indésirable qui serait provoquée par le courant de base tiré par le transistor QP1, le transistor QP2 est connecté au noeud P seulement par sa base et on prévoit un transistor supplémentaire PNP Q3 dont l'émetteur est relié au noeud P, dont le collecteur est relié à la masse GND et dont la base est reliée entre le transistor QP2 et le générateur de courant 13. Cette configuration réduit l'influence du courant de base du transistor QP1 d'un facteur ss (le gain du transistor Q3). Un inconvénient de ce circuit est rencontré pendant les intervalles de temps où les phases cpl et (p2 n'ont pas encore atteint les tensions seuil Vtl et Vt2 des diodes LD1, LD2. Dans ce cas, quand le transistor QP1 est passant, le courant élevé qui s'écoulerait normalement par la diode LD1 ou LD2, s'écoule dans le transistor Q3 par la jonction base-émetteur du transistor QP1. Le courant de base du transistor QP1 augmente alors d'un facteur ss (gain du transistor QP1) par rapport au fonctionnement normal, ce qui provoque une augmentation considérable de la consommation de puissance. Un objet de la présente invention est de prévoir un dispositif de commande de DEL fonctionnant à tension élevée et consommant une faible puissance, tout en étant réalisé dans une technologie récente. Ces objets sont atteints par un dispositif pour commander une pluralité de diodes électroluminescentes comportant des premières bornes reliées à un étage de sortie commun et des deuxièmes bornes recevant respectivement différentes phases, convenablement redressées, d'un signal sinusoïdal.L'étage de sortie comprend un premier transistor bipolaire couplé entre une première borne d'alimentation et les premières bornes des diodes ; un premier transistor MOS pour camnander la base du premier transistor bipolaire, la grille du premier transistor MOS étant couplée à une première tension de référence ; et un deuxième transistor bipolaire cas code relié en série avec le premier transistor MOS et polarisé par une deuxième tension de référence telle que la tension aux bornes du premier transistor MOS n'excède pas une valeur limite. Selon un mode de réalisation de l'invention, la base du transistor bipolaire cascode est reliée à la deuxième tension de référence par une résistance. Selon un mode de réalisation de l'invention, la première tension de référence est fournie par un étage de référence comprenant un troisième transistor bipolaire couplé entre la première borne d'alimentation et un générateur de courant ; un deuxième transistor MOS pour commander la base du troisième transistor bipolaire ; et un quatrième transistor bipolaire relié entre une deuxième borne d'alimentation et la grille du deuxième transistor MOS sur laquelle est prélevée la première tension de référence, la base du quatrième transistor bipolaire étant reliée entre le générateur de courant et le troisième transistor bipolaire. Selon un mode de réalisation de l'invention, la deuxième tension de référence est prélevée sur la base du quatrième transistor bipolaire. Selon un mode de réalisation de l'invention, le premier transistor MOS est relié entre la première borne d'alimentation et la base du premier transistor bipolaire. Selon un mode de réalisation de l'invention, le deuxième transistor MOS est relié entre la première borne d'alimentation et la base du troisième transistor bipolaire. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles les figures 1A et 1B illustrent l'état de la technique et le problème que vise à résoudre 1' invention la figure 2 représente une réalisation possible mais déraisonnable d'un dispositif de commande de diodes électroluminescentes (DEL) en technologie bipolaire la figure 3 illustre un premier pas selon la présente invention dans la réalisation en une technologie récente d'un dispositif de commande de DEL à faible consommation de puissance et à tension d'alimentation élevée ; et la figure 4 représente un mode de réalisation de dispositif de commande de DEL selon la présente invention. Dans la figure 3, on a tenté, selon l'invention, de réaliser le dispositif de commande de DEL de la figure 1A en technologie BICMOS. Dans l'étage de sortie 10, le transistor MP1 de la figure 1A a été remplacé par un transistor Darlington composite comprenant un transistor bipolaire NPN Q1 commandé par un transistor MOS à canal P MP1'. L'émetteur du transistor Q1 est relié aux anodes des diodes LD1 et LD2, et son collecteur reçoit la tension d'alimentation Vcc. Le transistor MP1' est connecté corne le transistor MP1 de la figure 1A, sauf que son drain est relié à la base du transistor Q1.Pour réaliser une fonction convenable de miroir de courant, dans l'étage de référence 11, le transistor MP2 de la figure 1A a également été remplacé par un transistor Darlington composite comprenant un transistor bipo laire NPN Q2 et un transistor MOS à canal P MP2' connectés tous deux de la même manière que les transistors Q1 et MP1'. L'émetteur du transistor Q2 est relié au générateur de courant 13 et la grille du transistor MP2' constitue le noeud P de tension de référence. Pour compléter la fonction de miroir de courant, un transistor bipolaire PNP Q3' est relié de la même manière que le transistor Q3 dans la figure 3 pour établir la tension de référence du noeud P avec une faible impédance. Avec cette configuration, le courant de commande des diodes LD1, LD2 est égal au courant du générateur 13, multiplié par le rapport de dimension des transistors Q1 et Q2. Les transistors MP1' et MP2' sont de même taille. En technologie BICMOS, les transistors bipolaires peuvent supporter des tensions élevées tandis que les transistors MOS ne le peuvent pas. Le transistor MOS MP2' fonctionne toujours dans ses limites car sa tension source-drain est sensiblement égale à sa tension source-grille (légèrement au-dessus de la tension seuil du transistor MP2'). En effet, la tension sur le noeud P (la grille du transistor MP2) est réduite, au niveau de la base du transistor Q3', d'une tension base-émetteur (Vbe) du transistor Q3' et augmentée de nouveau, au niveau du drain du transistor MP2', d'une tension Vbe du transistor Q2. Toutefois, lorsque l'une des phases cpl et (p2 est basse, le drain du transistor MP1' est forcé à une tension faible par lune des diodes LD1 et LD2 et par la j onction base-émetteur du transistor Q1, tandis que la source du transistor MP1' reste reliée à la tension d'alimentation élevée Vcc. La tension sourcedrain du transistor MP1' est alors trop élevée. La figure 4 représente un mode de réalisation de dispositif de commande de DEL selon la présente invention, dérivé du circuit de la figure 3 mais capable de fonctionner avec une tension d'alimentation élevée. La différence avec la figure 3 est que le drain du transistor MP1' est relié à la base du transistor Q1 par un transistor cascode bipolaire de type PNP Q4. L'émetteur du transistor Q4 est relié au drain du transistor MP1' et son collecteur est relié à la base du transistor Q1. La base du transistor Q4 reçoit une tension de référence Vr. Ainsi, la tension de drain du transistor MP1' est fixée à une valeur sensiblement égale à la tension de référence Vr augmentée d'une tension Vbe du transistor Q4.La tension Vr est choisie suffisamment proche de la tension Vcc pour porter la tension source-drain du transistor MP1' à une valeur acceptable. Cette tension de référence Vr est, par exemple, prélevée sur l'émetteur du transistor Q2, qui est à une valeur égale à la tension du noeud P moins une tension Vbe du transistor Q3'. Avec les éléments qui viennent d'être décrits, quand le transistor MP1 est passant, le transistor Q1 ne délivre aucun courant de base jusqu'à ce que 1 'une des phases (pi et p2 dépasse la tension seuil de la diode LD1 ou LD2 (voir figure 1B). Jusqu'alors, la jonction base-émetteur du transistor Q4 est polarisée dans le sens direct et un courant s'écoulera à travers celle-ci depuis le transistor MP1' vers le générateur de courant 13. Ceci réduit le courant du transistor Q2 et donc le courant du transistor MP1'. Un état stable est atteint où un certain courant, dépendant fortement de la technologie, s'écoule encore par la jonction base-émetteur du transistor Q4. Pour réduire ce courant s ' écoulant inutilement par la jonction base-émetteur du transistor Q4, une résistance R est placée entre la base du transistor Q4 et la tension de référence Vr. Avec cette configuration, lorsqu'un courant excédentaire s'écoule du transistor Q4 vers le générateur 13, la tension de base du transistor Q4 augmente. Si la valeur de la résistance R est choisie suffisamment élevée, le transistor MP1' se mettra à fonctionner dans sa zone linéaire (comme une résistance), ce qui contribue à la diminution de son courant. Aussitôt que le seuil de la diode LD1 ou LD2 est dépassé par la phase correspondante cpl ou p2, le courant qui s'écoulait en excès par la résistance R peut de nouveau s'écouler par la base du transistor Q1. La tension de drain du transistor MP1' chute à sa valeur normale sensiblement égale à la tension de référence Vr augmentée d'une tension Vbe du transistor Q4. Avec les polarités particulières choisies dans la figure 4 pour les transistors, on obtient un avantage lié au fait que le transistor, Q1, qui doit fournir le plus de courant est un transistor NPN qui peut être intégré dans une surface particulièrement faible. Le circuit fonctionne néanmoins convenablement si les polarités des transistors et des bornes d'alimentation sont interverties. REVENDICATIONS 1. Dispositif pour commandeur une pluralité de diodes électroluminescentes (LD1, LD2) comportant des premières bornes reliées à un étage de sortie commun (10) et des deuxièmes bornes recevant respectivement différentes phases ((pi, (p2), convenablement redressées, d'un signal sinusoidal, caractérisé en ce que étage de sortie comprend - un premier transistor bipolaire (Q1) couplé entre une première borne d'alimentation (Vcc) et les premières bornes des diodes - un premier transistor MOS (MP1') pour commander la base du premier transistor bipolaire, la grille du premier transistor MOS étant couplée à une première tension de référence (P) ; et - un deuxième transistor bipolaire cascode (Q4) relié en série avec le premier transistor MOS et polarisé par une deuxième tension de référence (Vr) telle que la tension aux bornes du premier transistor MOS n'excède pas une valeur limite. 2. Dispositif selon la revendication 1, caractérisé en ce que la base du transistor bipolaire cascode (Q4) est reliée à la deuxième tension de référence (Vr) par une résistance (R). 3. Dispositif selon la revendication 1, caractérisé en ce que la première tension de référence (P) est fournie par un étage de référence (11) comprenant - un troisième transistor bipolaire (Q2) couplé entre la première borne d'alimentation (Vcc) et un générateur de courant (13) - un deuxième transistor MOS (MP2') pour commander la base du troisième transistor bipolaire (Q2) ; et - un quatrième transistor bipolaire (Q3') relié entre une deuxième borne d'alimentation (GND) et la grille du deuxième transistor MOS sur laquelle est prélevée la première tension de référence (P), la base du quatrième transistor bipolaire (Q3') étant reliée entre le générateur de courant et le troisième transistor bipolaire (Q2). 4. Dispositif selon la revendication 3, caractérisé en ce que la deuxième tension de référence (Vr) est prélevée sur la base du quatrième transistor bipolaire (Q3'). 5. Dispositif selon la revendication 1, caractérisé en ce que le premier transistor MOS (MP1') est relié entre la première borne d'alimentation (Vcc) et la base du premier transistor bipolaire (Q1). 6. Dispositif selon la revendication 3, caractérisé en ce que le deuxième transistor MOS (MP2') est relié entre la première borne d'alimentation (Vcc) et la base du troisième transistor bipolaire (Q2).