FR 2751487 A1 19980123 FR 9609130 A 19960716 CCMPENSATION EN FREQUENCE D'UN AMPLIFICATEUR DE COURANT EN TECHNOLOGIE ZANIS La présente invention concerne le domaine des amplificateurs de courant à étage de sortie constitué de transistors MOS. L'invention s'applique plus particulièrement à une compensation en fréquence d'un étage de sortie constitué d'un transistor MOS de puissance. La figure 1 représente un exemple classique d'un amplificateur à sortie en courant pourvu d'un transistor de sortie en technologie MOS. Un étage de sortie de l'amplificateur est constitué d'un transistor MOS M1 (dans cet exemple, à canal P) recevant un courant de commande Ic et monté en miroir de courant avec un transistor MOS M2 de même type. Les sources des transistors M1 et M2 sont connectées à une ligne positive d'alimentation V+. Le drain du transistor M2 constitue une borne S de sortie de l'amplificateur. La borne S est destinée à recevoir une première borne d'une charge Z, par exemple à composante inductive, dont une deuxième borne est connectée à une ligne négative d'alimentation V- (par exemple, la masse). La grille du transistor M1 est reliée à son propre drain et à la grille du transistor M2. Le drain du transistor M1 constitue une borne E de commande en courant de l'amplificateur. Le rapport des surfaces des transistors M1 et M2 fixe le rapport d'amplification entre le courant Ic imposé dans le drain du transistor M1 et le courant de sortie Is fourni à la charge Z. La commande en courant a été symbolisée par une source de courant variable 1 entre la borne E et la ligne V-. Le montage amplificateur représenté en figure 1 constitue un générateur de courant Is variable. Un inconvénient d'un tel montage est qu'il ne fonctionne pas de manière satisfaisante dans le domaine des puissances élevées (courant Is supérieur à 500 mA) quand on souhaite que le courant de sortie Is suive rapidement une variation du courant de commande Ic pour un rapport d'amplification élevé. Pour que la réponse du transistor soit rapide, il faut que sa capacité parasite équivalente ramenée sur la grille soit faible. Cette capacité, dite de grille, correspond aux capacités grille-drain et grille-source en parallèle. Bien que la capacité grille-source soit généralement supérieure à la capacité grilledrain, cette dernière est inversement proportionnelle à la tension drain-source. Dans le domaine des puissances élevées, elle subit donc une excursion de potentiel beaucoup plus élevée que la capacité grille-source et son influence sur la réponse en fréquence de l'amplificateur ne peut alors pas être négligée. Quand le courant Is dans la charge Z augmente, la tension drain-source diminue et la capacité de grille augmente par l'augmentation de la capacité grille-drain. La capacité de grille peut atteindre des valeurs de l'ordre de 10 à 20 nanofarads pour un courant Is d'environ 1,5 ampères. Une telle capacité parasite modifie fortement la réponse en fréquence de l'amplificateur. En effet, l'étage de sortie introduit une fréquence de coupure qui est, en première approximation, proportionnelle au rapport du gain en transconductance (rapport du courant de drain sur la tension grille-source) du transistor M1 sur la capacité de grille du transistor M2. La fréquence de coupure qui varie en fonction du courant de sortie est basse pour des courants importants (de l'ordre du JdIz pour un courant d'environ 1,5 ampères). Cela entraîne que l'amplificateur ainsi constitué présente un gain très faible pour des fréquences excédant environ 1 kHz. La présente invention vise à proposer un nouvel amplificateur de courant à transistor de sortie en technologie MOS qui pallie les inconvénients ci-dessus. Pour atteindre cet objet, la présente invention prévoit un amplificateur de courant comportant un premier transistor MOS dont un drain définit une première borne de commande en courant de l'amplificateur et dont une source est connectée à une première ligne d'alimentation, un deuxième transistor MOS dont un drain constitue une borne de sortie en courant de l'amplificateur et dont une source est connectée à la première ligne d'alimentation, et au moins un premier transistor bipolaire dont une base est reliée à la première borne de commande, dont un émetteur est relié à une grille du premier transistor MOS et, par l'intermédiaire d'une première résistance de polarisation, à la première ligne d'alimentation, un collecteur du premier transistor bipolaire étant connecté à une deuxième ligne d'alimentation. Selon un mode de réalisation de la présente invention, l'amplificateur comporte un deuxième transistor bipolaire dont une base est reliée à la première borne de commande, dont un émetteur est relié à une grille du deuxième transistor MOS et, par l'intermédiaire d'une deuxième résistance de polarisation, à la première ligne d'alimentation, un collecteur du deuxième transistor bipolaire étant connecté à la deuxième ligne d'alimentation. Selon un mode de réalisation de la présente invention, les première et deuxième résistances sont de même valeur. Selon un mode de réalisation de la présente invention, les transistors MOS sont à canal P, le ou les transistors bipolaires étant de type PNP et la première ligne d'alimentation constituant une ligne plus positive que la deuxième ligne. Selon un mode de réalisation de la présente invention, les transistors MOS sont à canal N, le ou les transistors bipolaires étant de type NPN et la première ligne d'alimentation constituant une ligne plus négative que la deuxième ligne. Selon un mode de réalisation de la présente invention, l'amplificateur comporte un troisième transistor MOS à canal N dont un drain est relié à une deuxième borne de commande en courant et dont une source est connectée à la deuxième ligne d'alimentation, un quatrième transistor MOS à canal N dont un drain est relié à ladite borne de sortie et dont une source est connectée à la deuxième ligne d'alimentation, et au moins un troisième transistor bipolaire de type NPN dont une base est reliée à la deuxième borne de commande, dont un émetteur est relié à une grille du troisième transistor MOS et, par l'intermédiaire d'une troisième résistance de polarisation, à la deuxième ligne d'alimentation, un collecteur du troisième transistor bipolaire étant connecté à la première ligne d'alimentation. Selon un mode de réalisation de la présente invention, l'amplificateur comporte un quatrième transistor bipolaire dont une base est reliée à la deuxième borne de commande, dont un émetteur est relié à une grille du quatrième transistor MOS et, par l'intermédiaire d'une quatrième résistance de polarisation, à la deuxième ligne d'alimentation, un collecteur du quatrième transistor bipolaire étant connecté à la première ligne d'alimentation. Selon un mode de réalisation de la présente invention, toutes les résistances de polarisation ont la même valeur. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1 décrite précédemment est destinée à exposer l'état de la technique et le problème posé la figure 2 représente un premier mode de réalisation d'un étage de sortie d'un amplificateur de courant selon la présente invention la figure 3 représente un deuxième mode de réalisation d'un étage de sortie d'un amplificateur de courant selon la présente invention ; et la figure 4 représente une variante du deuxième mode de réalisation représenté à la figure 3. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Une caractéristique de la présente invention est de réaliser l'étage de sortie d'un amplificateur de puissance en associant des transistors bipolaires et des transistors MOS. La figure 2 représente un premier mode de réalisation d'un amplificateur de courant selon la présente invention. L'amplificateur comporte toujours deux transistors MOS, respectivement M1 et M2 (ici, à canal P), entre une ligne positive d'alimentation V+ et, respectivement, une borne E de commande en courant Ic et une borne S de sortie en courant Is. La base d'un transistor bipolaire T1 de type PNP est reliée à la borne E. Son émetteur est connecté à la ligne V-. Son collecteur est relié aux grilles des transistors M1 et M2 et, par l'intermédiaire d'une résistance R1, à la ligne V+. La résistance R1 sert à polariser le transistor T1. Une première fréquence de coupure de l'étage de sortie est toujours liée à la capacité de grille du transistor M2. Mais, cette première fréquence de coupure est ici, en première approximation, proportionnelle au rapport du gain en transconductance du transistor T1 sur la capacité de grille du transistor M2. On tire ici profit du fait que les transistors bipolaires possèdent un gain en transconductance nettement plus élevé que les transistors MOS. Ainsi, la première fréquence de coupure liée à la capacité de grille du transistor M2 est toujours nettement plus élevée que dans un montage classique tel que représenté à la figure 1 et ce, malgré le fait que la capacité de grille du transistor M2 varie comme précédemment en fonction du courant de sortie. Par contre, l'insertion du transistor bipolaire T1 introduit une boucle (transistors M1 et T1) dans l'étage de sortie qui a tendance à osciller à partir d'une deuxième fréquence de coupure lorsque le courant de sortie Is devient important. Il faut donc rendre cette boucle stable dans la gamme de fréquence souhaitée pour l'amplificateur. Cette deuxième fréquence de coupure introduite par la boucle définie par les transistors Mi et T1 est proportionnelle au rapport du gain en transconductance du transistor M1 sur les capacités présentes sur son drain. Comme pour le transistor M2, la capacité drain-grille du transistor M1 augmente avec le courant de son drain (ici, le courant de commande Ic), ce qui entraîne que la fréquence à partir de laquelle la boucle commence à osciller est d'autant plus basse que le courant de sortie est élevé. On ne peut pas intervenir sur le gain en transconductance du transistor M1 sans modifier le rapport d'amplification en courant souhaité. Pour stabiliser la boucle M1/T1, une solution classique consiste à disposer un condensateur C (représenté en pointillés) de forte valeur sur le drain du transistor Mi. Mais, un tel condensateur risque de diminuer la fréquence de coupure de l'amplificateur global qui dépend, entre autres, de la source 1 de courant de commande Ic. Cette solution requiert donc que la plage fréquentielle de fonctionnement dynamique souhaitée pour l'amplificateur soit compatible avec un compromis effectué entre la valeur du condensateur rapporté sur le drain du transistor M1 et la fréquence de coupure de l'amplificateur global. La figure 3 représente un deuxième mode de réalisation de la présente invention. Selon ce mode de réalisation, chaque transistor M1 ou M2 est associé à un transistor bipolaire, respectivement T1 ou T2, de type PNP. Le transistor T1 est connecté comme dans le premier mode de réalisation pour diminuer l'impédance d'entrée du montage. La base du transistor T2 est, comme la base du transistor T1, reliée à la borne E. émetteur du transistor T2 est relié à la grille du transistor M2 et, par l'intermédiaire d'une résistance de polarisation R2, à la ligne V+. Les résistances R1 et R2 sont de même valeur. émetteur du transistor T2 est, comme émetteur du transistor T1, connecté à la ligne V-. Une caractéristique de ce mode de réalisation est que les grilles des transistors M1 et M2 ne sont désormais plus reliées ensemble. Dans une réalisation sous forme de circuit intégré, la différence entre les tensions base-émetteur des transistors T1 et T2 due aux dispersions technologiques et à leurs températures respectives de fonctionnement est négligeable devant la tension grille-source des transistors MOS. Ainsi, on peut considérer que les grilles respectives des transistors M1 et M2 sont toujours sensiblement au même potentiel. Le fonctionnement statique de l'étage de sortie n'est donc sensiblement pas modifié par llad- jonction des transistors bipolaires T1 et T2. La fréquence de coupure liée à la boucle constituée par les transistors T1 et M1 correspond désormais au rapport du gain en transconductance du transistor T1 sur la capacité de grille du transistor M1. Comme les transistors M1 et M2 sont dimensionnés pour que le courant Is soit nettement supérieur au courant Ic, la capacité de grille du transistor M1 est nettement plus faible que celle du transistor M2. Or, le gain en transconductance du transistor T1 est, comme celui du transistor T2, très élevé (transistors bipolaires). La fréquence de coupure apportée par la boucle est donc nettement plus élevée que la fréquence de coupure qui dépend du rapport du gain en transconductance du transistor T2 sur la capacité de grille du transistor M2. Ainsi, la boucle constituée par les transistors M1 et T1 est stable pour les fréquences inférieures à la fréquence de coupure liée à la capacité de grille du transistor M2. Comme on a augmenté considérablement cette fréquence de coupure en la rendant proportionnelle au gain en transconductance d'un transistor bipolaire (le transistor T2 dans le deuxième mode de réalisation) et non plus au gain en transconductance du transistor M1, la fréquence de coupure la plus basse de l'étage de sortie est bien nettement supérieure à celle d'un montage classique tel que représenté à la figure 1. La figure 4 représente une variante du montage de la figure 3 pour un étage de sortie constitué de transistors MOS à canal N. La structure du montage est similaire à celle décrite précédemment. Deux transistors MOS M'1 et M'2 sont connectés par leurs sources respectives à la ligne V-. Le drain du transistor M'2 définit la borne de sortie S. Le drain du transistor M'1 constitue une borne d'entrée E' recevant un courant de commande I'c fixé par une source de courant. Deux transistors bipolaires T'1 et T'2 de type NPN ont leurs bases respectives reliées à la borne E et leurs collecteurs respectifs connectés à la ligne V+. L'émetteur du transistor T'1 est relié à la grille du transistor M'1 et, par l'intermédiaire d'une résistance R'1, à la ligne V-. L'émetteur du transistor T'2 est relié à la grille du transistor M'2 et, par l'intermédiaire d'une résistance R'2, à la ligne V-. Le fonctionnement du montage représenté à la figure 4 est similaire au fonctionnement décrit en relation avec la figure 3. Les deux montages des figures 3 et 4 peuvent être associés pour constituer un amplificateur de puissance symétrique en technologie BICMOS. Les drains respectifs des transistors M2 et M'2 sont alors reliés pour constituer une borne de sortie S unique. Chaque borne d'entrée E et E' sert à fixer le courant dans les transistors, respectivement supérieurs M1 et M2 et inférieurs M'1 et M'2. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensionnements respectifs des transistors MOS de puissance et bipolaires et des résistances de polarisation sont à la portée de l'homme de l'art en fonction des caractéristiques souhaitées pour l'amplificateur. REVENDICATIONS 1. Amplificateur de courant du type comportant un premier transistor MOS (M1, M'1) dont un drain définit une première borne (E) de commande en courant (Ic, I'c) de l'amplificateur et dont une source est connectée à une première ligne d'alimentation (V+, V-) un deuxième transistor MOS (M2, M'2) dont un drain constitue une borne (S) de sortie en courant (Is) de l'amplificateur et dont une source est connectée à la première ligne d'alimentation (V+, V-), caractérisé en ce qu'il comporte au moins un premier transistor bipolaire (T1, T'1) dont une base est reliée à la première borne de commande (E), dont un émetteur est relié à une grille du premier transistor MOS (M1, M'1) et, par l'intermédiaire d'une première résistance de polarisation (R1, R'1), à la première ligne d'alimentation (V+, V-), un collecteur du premier transistor bipolaire (T1, T'1) étant connecté à une deuxième ligne d'alimentation (V-, V+). 2. Amplificateur selon la revendication 1, caractérisé en ce qu'il comporte un deuxième transistor bipolaire (T2, T'2) dont une base est reliée à la première borne de commande (E), dont un émetteur est relié à une grille du deuxième transistor MOS (M2, M'2) et, par l'intermédiaire d'une deuxième résistance de polarisation (R2, R'2), à la première ligne d'alimentation (V+, V-), un collecteur du deuxième transistor bipolaire (T2, T'2) étant connecté à la deuxième ligne d'alimentation (V-, V+). 3. Amplificateur selon la revendication 2, caractérisé en ce que les première et deuxième résistances (R1, R2 ; R'1, R'2) sont de même valeur. 4. Amplificateur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les transistors MOS (M1, M2) sont à canal P, le ou les transistors bipolaires (T1, T2) étant de type PNP et la première ligne d'alimentation (V+) constituant une ligne plus positive que la deuxième ligne (V-). 5. Amplificateur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les transistors MOS (T'1, T'2) sont à canal N, le ou les transistors bipolaires (T'1, T'2) étant de type NPN et la première ligne d'alimentation (V-) constituant une ligne plus négative que la deuxième ligne (V+). 6. Amplificateur selon la revendication 4, caractérisé en ce qu'il comporte un troisième transistor MOS (M'1) à canal N dont un drain est relié à une deuxième borne (E') de commande en courant et dont une source est connectée à la deuxième ligne d'alimentation (V-) ; un quatrième transistor MOS (M'2) à canal N dont un drain est relié à ladite borne de sortie (S) et dont une source est connectée à la deuxième ligne d'alimentation (V-) ; et au moins un troisième transistor bipolaire (T'1) de type NPN dont une base est reliée à la deuxième borne de commande (E'), dont un émetteur est relié à une grille du troisième transistor MOS (M'1) et, par l'intermédiaire d'une troisième résistance de polarisation (R'1), à la deuxième ligne d'alimentation (V-), un collecteur du troisième transistor bipolaire (T'1) étant connecté à la première ligne d'alimentation (V+). 7. Amplificateur selon la revendication 6, caractérisé en ce qu'il comporte un quatrième transistor bipolaire (T'2) dont une base est reliée à la deuxième borne de commande (E'), dont un émetteur est relié à une grille du quatrième transistor MOS (M'2) et, par l'intermédiaire d'une quatrième résistance de polarisation (R'2), à la deuxième ligne d'alimentation (V-), un collecteur du quatrième transistor bipolaire (T'2) étant connecté à la première ligne d'alimentation (V+). 8. Amplificateur selon la revendication 6 ou 7, caractérisé en ce que toutes les résistances de polarisation (R1, R2, R'1, R'2) ont la même valeur.