FR 2750535 A1 19980102 FR 9608008 A 19960627 TRANSISTOR MOS ET PROCEDE D'ISOLATION LATERALE D'UNE REGION ACTIVE D'UN TRANSISTOR MOS DESCRIPTION Domaine technique La présente invention concerne un transistor à effet de champ de type MOS (Metal-Oxide-Semiconductor) réalisé sur un substrat de type SOI (Silicon On Insulator), c'est-à-dire un substrat comportant un film mince de silicium sur un support en oxyde de silicium. L'invention concerne également un procédé de préparation d'un substrat de type SOI pour y délimiter des régions actives de transistors MOS. L'invention trouve des applications en microélectronique pour la fabrication de composants et de circuits intégrés rapides, ayant une faible consommation électrique. Etat de la technique antérieure De façon générale, les transistors MOS rapides, de même que les transistors bipolaires rapides, nécessitent de fortes tensions d'alimentation et posent des problèmes par leur forte consommation en énergie électrique. Avec l'augmentation de la densité d'intégration la distance entre source et drain tend à diminuer. Ce phénomène engendre des courants de fuite entre la source et le drain des transistors MOS et ces courants altèrent par effet Joule la fiabilité des composants. Les composants réalisés sur un substrat de type silicium sur isolant (SOI) permettent d'isoler la source et le drain du substrat et de réduire les capacités parasites, d'une part, entre la source et le substrat et, d'autre part, entre le drain -et le substrat. Cette caractéristique autorise un fonctionnement des composants à fréquence élevée. Un dopage trop important sous les source et drain est également évité. Toutefois, les transistors MOS sur substrat SOI ont une consommation électrique importante due à des courants de fuite en régime de faible inversion, c'est-à-dire lorsque la tension qui leur est appliquée est faible et que le circuit à transistors est dans un état d'attente ou de veille. Un bruit important entre la source et le drain est par ailleurs généré. Les problèmes du contrôle de la caractéristique des transistors en faible inversion apparaissent plus clairement à la lecture de la figure 1. La figure 1 montre en coupe un transistor MOS d'un type connu réalisé sur un substrat SOI. Le transistor, vu en coupe transversale, est réalisé sur un substrat 10 SOI comprenant une couche d'oxyde de silicium enterrée 12 et un film superficiel de silicium 14. Une région active 14a du transistor est formée dans le film 14. Elle est latéralement délimitée par des pavés d'oxyde de silicium épais 16. Pour simplifier la figure, et en raison de sa symétrie, un seul côté, et partant, un seul pavé 16 est représenté sur la figure 1. Une grille 18, formée pour l'essentiel audessus de la région active 14a est séparée de celle-ci par une fine couche d'oxyde de grille 20. Les source et drain du transistor ne sont pas contenus dans le plan de coupe de la figure 1 eL n'y apparaissent donc pas. Les problèmes du contrôle de la caractéristique en faible inversion d'un transistor conforme à la figure 1 sont liés à trois phénomènes principaux. Le premier phénomène correspond au partage de charges entre le canal lui-même et le flanc du transistor. Un deuxième phénomène est un perçage entre la source et le drain du transistor. Enfin, un troisième phénomène, décrit ci-dessous, est la fuite de courants par le "fond" de la région active. Les deux premiers phénomènes sont classiques et apparaissent également pour des transistors MOS réalisés sur un substrat de silicium massif. Les problèmes de contrôle liés à ces deux phénomènes peuvent être résolus en jouant sur le dessin et un dopage des flancs du transistor et par une conception appropriée des régions de source et de drain. On peut, par exemple, implanter les sources et drains de façon à ce qu'ils présentent un profil graduel en diminuant la diffusion latérale sous la grille (LDD). On peut se reporter à ce sujet au document (1) dont la référence est indiquée à la fin de la présente description. Le troisième phénomène est spécifique aux transistors MOS réalisés sur un substrat SOI. Il convient de préciser que la fuite de courant par le "fond" de la région active comprend à la fois une fuite directement entre la région active 14a et la couche enterrée d'oxyde de silicium 12 et une fuite sur le bord de la région active à l'interface entre la couche active 14a, le pavé d'oxyde de silicium 16 et la couche enterrée 12. Cette interface est désignée dans la suite du texte par "coin inférieur" et est repérée par la référence 24 sur la figure 1. La fuite engendrée directement à l'interface entre la région 14a et la couche 12 peut être contrôlée par un choix d'une qualité du matériau et son procédé d'élaboration. On peut se reporter à ce sujet au document (2) cité à la fin de la présente description. Par contre, la fuite engendrée dans le coin inférieur 24 est plus difficile à contrôler. Elle est due, au moins en partie, à un défaut d'impuretés dopantes dans ce domaine de très petit volume de la région active. Les cotes en épaisseur du coin 24 sont comprises entre 0 nm à quelques 10 nm. Or, pour une région active dont la concentration de dopage est de l'ordre de 1018 at.cm3, le nombre d'atomes moyen effectivement présent dans un domaine d'une section 10 nmxl0 nm est inférieur à 1. Par conséquent, pour des concentrations de dopage de la région active plus faible, il est probable qu aucun atome d'impureté dopante ne soit présent dans un volume donné du coin inférieur 24 de silicium. Ainsi, le silicium du coin inférieur 24, sous le pavé d'oxyde de silicium épais 16, est sensiblement intrinsèque. Ce phénomène est encore renforcé pour des transistors à enrichissement avec un canal de type n dopé avec du bore. En effet, le coefficient de diffusion du bore dans l'oxyde de silicium est supérieur à son coefficient de diffusion dans le silicium. Ainsi une région confinée de silicium, de très petit volume, et entourée d'oxyde de silicium tend encore davantage à s' appauvrir en impuretés dopantes. Dans cette région, le contrôle de la charge d'espace est par conséquent difficile et une fuite de courant par le coin 24 peut se produire. Selon l'enseignement du document (1) dont la référence est indiquée à la fin de la présente description, il est également connu que le coin supérieur de la région active 14a formé à l'intersection de la couche 14, de la couche d'oxyde de grille 20 et du pavé d'oxyde de silicium épais 16 doit de préférence être arrondi. Sur la figure 1, ce coin est indiqué avec la référence 22. L'arrondi du coin supérieur 22 permet de contrôler la divergence des lignes de champ dans la partie semi-conductrice et d'éviter ainsi une extension mal contrôlée de la zone de charge d'espace de la région active polarisée. Pour obtenir un coin supérieur arrondi sur la couche active, il est connu de former les pavés d'oxyde épais 16 selon un procédé d'oxydation à haute température. L'oxydation à haute température est décrite dans les documents (3) et (4) dont les références sont indiquées à la fin de la présente description. Le traitement à haute température pour arrondir le coin supérieur de la région active est connu pour la réalisation de transistors sur un substrat de silicium massif et repose sur le principe du fluage de l'oxyde de silicium. Un tel traitement n'est par conséquent envisageable que pour arrondir un coin supérieur de la structure, c'est-à-dire qui affleure librement à sa surface. On peut noter également, qu'a priori, pour des substrats de type SOI un tel traitement à haute température peut avoir des effets négatifs en provoquant la migration des impuretés de dopage de la région active. Par ailleurs, on sait qu'il est avantageux de prévoir un surplomb avec une marche positive entre la surface 26 du pavé d'oxyde épais et la surface 28 de l'oxyde de grille. Cette marche positive permet d'éviter un risque de couplage parasite de la grille du transistor avec le flanc de la zone active. Ce couplage peut engendrer une fuite. On peut se reporter à ce sujet aux documents (1) et (5) dont la référence est indiquée à la fin de la présente description. Exposé de l'invention Un but de la présente invention est de proposer un procédé de préparation d'un substrat de type SOI pour y délimiter des régions actives d'un transistor ne souffrant pas des limitations évoques ci-dessus. Plus précisément un but est de conformer la région active de façon à obtenir un contrôle total des courants de fuite en régime de faible inversion, c'està-dire lorsque le transistor est en-dessous du seuil de conduction. En particulier, un but est de réduire de façon importante les fuites de courant à l'interface des bords inférieurs de la région active, des oxydes épais d'isolation délimitant latéralement la région active, et de la couche d'oxyde enterrée. Un but de l'invention est aussi de proposer un transistor présentant une faible consommation d'énergie au repos, c'est-à-dire avec des courants de fuite réduits. Pour atteindre ces buts, l'invention a plus précisément pour objet un transistor à effet de champ de type MOS comprenant une portion de couche de silicium, formant une région active, disposée entoure une couche d'oxyde de grille et une couche d'oxyde enterrée, et délimitée latéralement par des pavés d'oxyde d'isolation latérale. Conformément à l'invention, la portion de couche de silicium présente des bords concaves tournés vers les pavés d'oxyde d'isolation latérale. On considère que les bords de la région active sont concaves lorsque l'extrémité supérieure des bords, adjacente à la couche d'oxyde de grille, et l'extrémité inférieure des bords, adjacente à la couche d'oxyde enterrée, sont arrondies. En particulier, le coin inférieur saillant de la région active, s étendant entre la couche d'oxyde enterrée et le pavé d'oxyde d'isolation, tel que décrit précédemment, est éliminé dans la structure du transistor conforme à l'invention. Pour des raisons de commodité, le bord de la couche active adjacent à la couche d'oxyde de grille et le bord de la couche active adjacent à la couche d'oxyde enterrée sont respectivement désignés par "coin supérieur" et "coin inférieur" dans la suite du texte. Le caractère concave des bords de la couche active exclut l'existence de régions confinées de silicium intrinsèque de petit volume. Les courants de fuite sont par conséquent évités. On peut noter enfin que pour des transistors à canal n, dopé au bore, le phénomène de diffusion de l'impureté dopante (bore) vers les régions d'oxyde de silicium devient marginal. Selon un aspect particulier avantageux, les pavés d'oxyde d'isolation peuvent former un surplomb à marche positive par rapport à la couche d'oxyde de grille. Le surplomb à marche positive est considéré entre la surface des pavés d'oxyde d'isolation et la surface de la couche d'oxyde de grille. L'invention a également pour objet un procédé de préparation d'un substrat de type SOI comportant une couche de silicium dite sous-jacente, une couche d'oxyde de silicium dite enterrée et un film mince superficiel de silicium, pour délimiter au moins une région active de transistor dans le film superficiel de silicium avec des pavés d'oxyde d'isolation latérale, dans lequel - on recouvre respectivement une portion du film superficiel correspondant à chaque région active avec une couche de nitrure de silicium, et - on effectue une oxydation locale de la couche superficielle de silicium dans des régions non recouvertes par la couche de nitrure de silicium pour former les pavés d'oxyde d'isolation, conformément à l'invention, l'oxydation locale est une oxydation à haute température. Comme dans le cas des dispositifs à transistors MOS classiques sur substrat massif ,l'oxydation à haute température permet, par un phénomène de fluage de l'oxyde de silicium des pavés d'isolation latérale, d'arrondir le coin supérieur du bord de la région active. Cependant, dans le cadre de l'invention dans son application à la préparation de substrats SOI, l'oxydation a une autre fonction pour l'arrondissement du coin inférieur du bord de la région active. Il convient de préciser que l'arrondissement du coin inférieur ne peut pas être obtenu par un fluage en raison du fait que le coin inférieur n apparaît pas à la surface de la structure. La fonction de l'oxydation thermique à haute température dans le cadre de l'invention est d'augmenter la diffusion des atomes interstitiels de silicium. On entend par atomes interstitiels des atomes de silicium qui ont quitté leur position de valence dans le réseau de silicium, par exemple sous l'effet d'une agitation thermique. Les inventeurs ont en effet découvert que dans le cas particulier de préparation de substrats SOI avec une couche superficielle mince, l'augmentation de la température d'oxydation permet la diffusion d'atomes de Si, vers le coin inférieur du bord de la région active. Ces atomes, qui proviennent pour l'essentiel de la couche sous-jacente de silicium, peuvent être alors oxydés. Il en résulte que le coin inférieur de silicium est arrondi. Pour augmenter la diffusion des atomes interstitiels de silicium, on augmente leur coefficient de diffusion en élevant la température d'oxydation des pavés d'oxyde d'isolation. Cependant, selon un aspect avantageux de l'invention, on peut aussi effectuer une oxydation à température élevée et à haute pression. L'augmentation de la pression permet en effet d'accroître la densité d'atomes de silicium interstitiels disponibles. Selon un autre aspect de l'invention, l'oxydation locale de la couche superficielle peut comporter une première étape d'oxydation par voie sèche suivie d'une deuxième étape d'oxydation par voie humide, sous vapeur d'eau. L'ambiance d'oxydation, et en particulier une atmosphère de vapeur d'eau, favorise la diffusion d'atomes de silicium interstitiels provenant de la couche de silicium sous-jacente, à travers la couche enterrée d'oxyde de silicium. L'atmosphère humide augmente aussi le coefficient de diffusion de groupes OH à travers l'oxyde déjà formé et accélère par conséquent la vitesse d'oxydation à l'interface Si/SiO2 du bord inférieur de la couche active. De préférence, l'oxydation par voie humide est précédée d'une première étape d'oxydation par voie sèche. L'oxydation par voie sèche est plus sélective par rapport au masque de nitrure de silicium et limite la formation d'un "bec d'oiseau" (bird's beak) par oxydation du nitrure de silicium et oxydation du silicium sous-jacent de la couche de nitrure. Selon un autre aspect avantageux de l'invention, on peut effectuer un dopage de la région active après l'oxydation à haute température. Un tel dopage, a priori inefficace pour des structures classiques à caissons, est possible en raison du caractère relativement fin du film superficiel de silicium. Le dopage postérieur à l'oxydation, permet d'éviter une migration à haute température des impuretés dopantes. D'autres caractéristiques et avantages de l'invention apparaissent dans la description qui suit, en référence aux figures des dessins annexés, donnée à titre purement illustratif et non limitatif. Brève description des figures - la figure 1, déjà décrite, est une coupe schématique transversale partielle d'un transistor connu, avec une isolation latérale par des pavés d'oxyde de silicium, sur un substrat SOI, - la figure 2 est une coupe schématique transversale partielle d'un substrat et d'un transistor conforme à l'invention, - les figures 3, 4 et 5 sont des coupes schématiques transversales partielles d'un substrat SOI et illustrent des étapes de préparation de ce substrat conformément à une mise en oeuvre du procédé de l'invention. Modes de mise en oeuvre de l'invention La figure 2 montre en coupe une partie d'un substrat et d'un transistor conforme à l'invention. En raison de la similitude d'un certain nombre d'éléments avec la figure 1, les éléments identiques ou similaires de la figure 2 portent la meme référence à laquelle on a ajouté 100. Le transistor de la figure 2 est réalisé sur un substrat SOI 110 comportant une couche sous-jacente de support 111 en silicium, une couche enterrée d'oxyde de silicium 112 et un film mince de silicium superficiel 114. Dans le film superficiel 114, une ou plusieurs régions actives 114a sont délimitées par des pavés d'oxyde de silicium 116 formant une isolation latérale. Les pavés 116 sont formés par oxydation locale. On note que sur la figure 2, seule une partie de région active 114a et une partie d'un pavé d'oxyde 116 sont représentés. On indique avec les références 122 et 124 respectivement le coin supérieur et le coin inférieur du bord de la région active tournée vers le pavé d'oxyde 116. Une couche d'oxyde de silicium, formant oxyde de grille 120, sépare la région active 114a de la grille 118, représentée à titre purement indicatif par un trait discontinu. En raison du plan de coupe transversal de la région active, les drain et source du transistor ne sont pas contenus dans le plan de la figure. De la meme façon, et pour des raisons de simplification, les prises de connexion sur les bornes du transistor sont omises. Conformément à l'invention, la région active 114a du transistor est une portion de la couche de silicium 114 présentant des bords concaves tournés vers le pavé 116. Le caractère concave du bord se traduit par des coins supérieur 122 et inférieur 124 arrondis. Le pavé d'oxyde de champ 116 s'étend dans le film mince superficiel sur toute son épaisseur pour venir se confondre avec la couche enterrée 112 d'oxyde de silicium. La figure 2 montre également un surplomb à marche positive entre la surface libre 126 du pavé d'oxyde 116 et la surface 121 de la couche d'oxyde de grille 120, en contact avec la grille 118. On se réfère aux figures 3, 4 et 5 pour la description d'une mise en oeuvre du procédé de préparation du substrat. Des éléments identiques ou similaires à ceux de la figure 2 portent les mêmes références. Comme le montre la figure 3, on part d'un substrat de type SOI avec une couche de silicium 111 dite sous-jacente, une couche enterrée d'oxyde de silicium 112 et un film superficiel 114. Dans une première étape on forme par oxydation une fine couche 150 d'oxyde de silicium à la surface du film 114. La couche 150, dite couche piédestal permet de limiter la contrainte induite, lors de l'oxydation locale, sur la zone active. Sur la couche 150, on forme une couche de nitrure de silicium. Celle-ci est mise en forme avec des procédés de photolithographie, connus en soi, pour définir un ou plusieurs motifs 152 qui recouvrent des parties du substrat SOI correspondant aux futures régions actives. Dans la suite du texte, on ne fait référence qu'à un seul motif 152. Toutefois, une pluralité de tels motifs permet de définir simultanément plusieurs régions actives. Après élimination d'un éventuel masque de résine ayant servi à former le motif 152, on procède à une oxydation locale du substrat pour y définir des pavés épais d'oxyde de silicium. On réalise dans l'exemple décrit l'oxydation en deux étapes distinctes dans les régions non protégées par le nitrure de silicium. Une première étape comporte une oxydation en ambiance sèche sous atmosphère 2 avec du HCl. Cette oxydation sèche limite l'oxydation du motif de nitrure de silicium 152 et par conséquent limite l'extension du bec d'oiseau, c'est-à-dire la déformation de la surface du substrat apparaissant au bord du motif de nitrure 152. En effet, le nitrure de silicium s' oxyde beaucoup moins vite en atmosphère sèche qu'en atmosphère humide. Une deuxième étape d'oxydation est conduite en atmosphère humide avec un mélange 2 et H2. Cette deuxième étape permet d'arrondir plus facilement les coins 122, 124 de la région active 114a, et en particulier le coin inférieur 124. Ceci apparaît sur la figure 4. Les oxydations sont effectuées à une température comprise de préférence entre 1000 C et 1200"C et à une pression comprise de préférence entre 105 et 107 De. Après l'oxydation, on élimine la couche de nitrure, partiellement oxydée, formant le motif 152, et la couche de piédestal dans la région active 114a qui est maintenant définie et délimitée par des pavés d'oxyde épais. Un seul de ces pavés 116 est visible sur la figure 4. De façon accessoire, on peut nettoyer la surface de la région active 114a en y formant par oxydation une fine couche 154 d'oxyde sacrificiel puis en éliminant cette couche. La couche d'oxyde sacrificiel 154 est représentée en trait discontinu sur la figure 4. Le substrat est alors prêt pour y fabriquer un ou plusieurs transistors dans les régions actives. Comme le montre la figure 5, la préparation du substrat peut être complétée par le dopage 156 par implantation des régions actives 114a avec des atomes de Bore (canal N) et la formation d'une couche d'oxyde de grille 120 sur la région active. Le dopage de la région active à ce stade du procédé permet de soustraire les impuretés de dopage aux effets de la température élevée de l'oxydation. Pour réaliser un transistor, une grille, des régions de source et de drain, non représentées sur la figure 5, sont ensuite fabriquées selon des techniques connues en soi. On obtient un transistor tel que représenté à la figure 2 déjà décrite. Un tel transistor a l'avantage d'être rapide et d'avoir une faible consommation au repos en raison de la limitation des courants de fuite au bord de la région active. DOCUMENTS CITES (1) A Post Gigabit Generation Flash Memory Shallow Trench Isolation Scheme. The LATI-STI Process (LArge Tilt Implanted Sloped Trench Isolation) Using 100% CMP Planarization. De S. DELEONIBUS et al., Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osas, 1995, p.587-589 (2) Microstructures of silicon implanted with high dose oxygen ions de C. Jaussaud et al. Appl. Phys. Lett., 46(11), 1 june 1985, p. 1064-1066 (3) A High Pressure High Temperature Poly Buffer LOCOS (HP-HTPBL) Isolation Process for 1Gbit Density Non Volatile Memories de S. DELEONIBUS et al., Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osaka, 1995, pp.893-895. (4) High Pressure Oxidation of Silicon in Dry Oxygen de Liang N. Lie et al., J. Electrochem Soc Solid-state Science and Technology December 1982, pages 2828-2834. (5) "Trench Isolation for 0.45 um Active Pitch and Belon" de Asanga H. Perera, et al., IDEM 95, pages 679-682. REVENDICATIONS 1. Transistor à effet de champ de type MOS comprenant une portion de couche de silicium, formant une région active (114a), disposée entre une couche d'oxyde de grille (120) et une couche d'oxyde enterrée (112), et délimitée latéralement par des pavés d'oxyde d'isolation latérale (116), caractérisé en ce que la portion de couche de silicium présente des bords concaves (122, 124) tournés vers les pavés d'oxyde d'isolation latérale. 2. Transistor selon la revendication 1, caractérisé en ce que les pavés d'oxyde d'is0lation (116) forment un surplomb à marche positive par rapport à la couche d'oxyde de grille (120). 3. Procédé de préparation d'un substrat de type SOI comportant une couche de silicium dite sous-jacente (111), une couche d'oxyde de silicium dite enterrée (112) et un film mince superficiel de silicium (114), pour délimiter au moins une région active (114e) de transistor dans le film superficiel de silicium avec des pavés d'oxyde d'isolation latérale (116), dans lequel - on recouvre respectivement une portion du film superficiel correspondant à chaque région active avec une couche de nitrure de silicium (152), et - on effectue une oxydation locale de la couche superficielle de silicium dans des régions non recouvertes par la couche de nitrure de silicium pour former les pavés d'oxyde d'isolation, caractérisé en ce que l'oxydation locale est une oxydation à haute température. 4. Procédé selon la revendication 3, caractérisé en ce que l'oxydation locale est une oxydation à haute température et à haute pression; 5. Procédé selon la revendication 3, caractérisé en ce qu'on effectue l'oxydation locale à une température comprise entre 1000"C et 12000C. 6. Procédé selon la revendication 3, caractérisé en ce qu on effectue l'oxydation locale à une pression comprise entre 105 Pa et 107 Pa. 7. Procédé selon l'une des revendications 4 à 6, caractérisé en ce que l'oxydation locale de la couche superficielle comporte une première étape d'oxydation par voie sèche et une deuxième étape d'oxydation sous vapeur d'eau. 8. Procédé selon la revendication 3, caractérisé en ce qu il comporte en outre une étape de dopage de la région active (114a), l'étape de dopage étant effectuée après l'oxydation à haute température. 9. Procédé selon la revendication 3, caractérisé en ce qu'avant de recouvrir la région active avec la couche de nitrure de silicium (152), on forme à la surface du film mince de silicium une fine couche (150) d'oxyde de silicium dite couche piédestal, la couche piédestal et la couche de nitrure de silicium étant éliminées après l'oxydation locale. 10. Procédé selon la revendication 8, caractérisé en ce qu'il comporte en outre après l'oxydation locale, l'élimination de la couche de nitrure de silicium sur chaque région active et le nettoyage d'une surface de chaque région active ainsi mise à nu. 11. Procédé selon la revendication 10, caractérisé en ce que le nettoyage de la surface de chaque région active comporte une oxydation de la surface pour former une couche sacrificielle d'oxyde de silicium, puis l'élimination de ladite couche sacrificielle. 12. Procédé de réalisation d'un transistor MOS selon lequel - on délimite une région active (114e) du transistor sur un substrat de type SOI, - on forme une couche d'oxyde de grille (120) puis une grille (118) au-dessus de la région active, et - on forme des régions de drain et de source dans la région active de part et d'autre de la grille. caractérisé en ce qu'on délimite la région active conformément au procédé de la revendication 4.