FR 2750227 A1 19971226 FR 9607835 A 19960619 DISPOSITIF POUR STABILISER LA TENSION D'ALIMENTATION D'UN MICROCIRCUIT La présente invention concerne un dispositif pour stabiliser une tension continue d'alimentation d'un circuit électronique, et plus particulièrement un dispositif de stabilisation de la tension d'alimentation d'un microcircuit en silicium. Dans le domaine de l'électronique, il arrive parfois qu'il soit difficile, voire impossible, de fournir à un circuit électronique une tension continue d'alimentation stable et parfaitement régulée. En particulier, on rencontre cette difficulté avec les microcircuits montés sur des supports portables, par exemple les microcircuits des cartes à puce ou des étiquettes électroniques, qui ne possèdent pas leur propre source d'alimentation et sont alimentés depuis l'extérieur dans des conditions qui ne sont pas toujours optimales. A titre d'exemple, la figure 1 représente schématiquement un microcircuit 1 de carte à puce recevant une tension d'alimentation Va grâce à des plages métallisées 4, 5 sur lesquelles viennent s'appuyer des languettes métalliques 2, 3 d'un terminal dans lequel la carte est insérée. Avec l'usure et l'encrassement des languettes 2, 3 ou des plages 4, 5, on voit apparaître des résistances de contact parasites qui engendrent un bruit de fond électronique élevé et provoquent une baisse de tension proportionnelle à l'intensité du courant. Ainsi, le microcircuit 1 voit sur son entrée d'alimentation une tension Vext instable et bruitée, différente de la tension Va délivrée par le terminal. Sur la figure 2, on voit un microcircuit 10 d'une carte à puce sans contact alimenté par induction électromagnétique. Un terminal envoie à la carte un signal électromagnétique au moyen d'une bobine émettrice B1 excitée par une tension alternative Va'. La carte est équipée d'une bobine réceptrice B2 dans laquelle apparaît une tension induite Vaut. La tension induite Va" est filtrée par une capacité Cf puis redressée par un pont de diodes Pd. A la sortie du pont de diodes Pd, on trouve la tension d'alimentation Vext du microcircuit 10. Le problème que pose ce mode de transmission de l'énergie est que, dans des conditions réelles d'utilisation, l'énergie transmise à la bobine B2 peut varier brusquement. Par exemple, la distance entre B1 et B2 peut ne pas être constante et dépendre des mouvements de la main de l'utilisateur qui tient la carte à puce. Egalement, l'utilisateur peut, sans le savoir, masquer la bobine B2 avec sa main, etc. De plus, un mode de transmission de données numériques au microcircuit 10 consiste à moduler ou hacher la tension d'excitation Va' selon un codage approprié, de sorte que la tension Vext peut fluctuer de façon significative selon la distribution des "1" et des "0" au cours du transfert des données. En définitive, la puissance transmise est rarement constante et la tension reçue Vext peut varier fortement ou être entachée d'un bruit de fond élevé. Dans la pratique, de telles fluctuations ou microcoupures de la tension d'alimentation peuvent conduire à des aberrations de fonctionnement, comme par exemple l'interruption d'une transaction en cours, l'écriture de données erronées dans une zone de la mémoire du microcircuit, ou encore l'écriture dans une zone interdite de la mémoire. Pour pallier cet inconvénient, on a généralement recours à une capacité de stabilisation Cst intégrée, de forte valeur, formant un réservoir de charges électriques apte à compenser les défaillances de la tension d'alimentation. Comme montré schématiquement en figure 3, la capacité Cst reçoit la tension d'alimentation Vext par l'intermédiaire d'une diode d'isolement Di. On prélève aux bornes de Cst une tension stabilisée Vst qui constitue la tension d'alimentation interne du microcircuit. L'inconvénient de cette solution est que la capacité de stabilisation Cst occupe une surface de silicium considérable. En effet, la capacité Cst étant égale à Cst = s sud S étant la surface des plaques de la capacité Cst, d la distance entre les plaques et g la constante diélectrique du matériau présent entre les plaques, d et g étant imposés par la technologie, on voit que la prévision d'une capacité Cst de forte valeur implique l'occupation d'une surface de silicium importante. Ainsi, par d'exemple, une capacité de stabilisation Cst de l'ordre de la centaine de picofarads, qui permet de maintenir une tension de 5V et un courant de 50 pA pendant 10 As en cas de coupure de la tension d'alimentation externe Vexe, occupe une surface de 2 silicium de 0,1 mm ce qui représente l'équivalent de 500 transistors avec leurs connexions. Un objectif de la présente invention est de prévoir un moyen de stabilisation de la tension d'alimentation qui soit de moindre encombrement. Un objectif plus particulier de la présente invention est de réduire la surface d'une capacité de stabilisation d'alimentation sans réduire la charge électrique stockée par une telle capacité. Pour atteindre ces objectifs, la présente invention se fonde sur la constatation que l'on peut stocker la même charge électrique Q dans une capacité de plus faible valeur et de moindre encombrement en polarisant cette capacité à une tension plus élevée. Ainsi, la présente invention prévoit un dispositif pour stabiliser une tension présente sur une ligne d'alimentation recevant une tension d'alimentation externe instable, comprenant au moins une capacité de stabilisation polarisée par une tension plus élevée que la tension d'alimentation, et au moins un moyen interrupteur pour connecter la capacité de stabilisation à la ligne d'alimentation quand la tension sur la ligne est inférieure à un seuil prédéterminé. Selon un mode de réalisation, la tension de polarisation de la capacité de stabilisation est délivrée par une pompe de charges pilotée par un oscillateur. Selon un mode de réalisation, la capacité de stabilisation est un élément d'une ligne de production d'une haute tension de programmation d'une zone mémoire de type EEPROM, la ligne de production de la tension de programmation étant maintenue active en permanence. Selon un mode de réalisation, il est prévu des moyens pour empêcher la fermeture du moyen interrupteur pendant les périodes de programmation de la zone mémoire. Dans ce cas, on donne la priorité à la programmation de la zone mémoire en cas d'insuffisance de la tension d'alimentation externe. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'exemples de réalisation de la présente invention, faite en relation avec les figures jointes parmi lesquelles - les figures 1 et 2 déjà décrites représentent schématiquement des systèmes classiques d'alimentation d'un microcircuit de carte à puce, - la figure 3 déjà décrite représente une capacité de stabilisation classique de la tension d'alimentation d'un microcircuit, - la figure 4 représente sous forme de blocs un dispositif de stabilisation selon la présente invention d'une tension d'alimentation d'un microcircuit, - la figure 5 est un schéma électrique représentant un mode de réalisation d'un bloc de la figure 4, - la figure 6 est un schéma électrique représentant un mode de réalisation d'un autre bloc de la figure 4, - la figure 7 représente un mode de réalisation de la présente invention applicable à un microcircuit comprenant une zone mémoire de type EEPROM. La figure 1 représente l'architecture générale d'un dispositif 14 selon la présente invention, permettant de stabiliser la tension d'alimentation d'un microcircuit. Sur la figure 1, on n'a pas représenté le microcircuit mais uniquement la ligne d'alimentation interne 15 de ce microcircuit, qui reçoit une tension d'alimentation externe Vexe, supposée instable, par l'intermédiaire d'une diode d'isolement Di. Dans la pratique, la diode d'isolement Di peut ne pas être nécessaire, notamment quand la tension Vext est délivrée par un pont de diodes comme dans l'exemple de la figure 2. La tension présente sur la ligne 15, notée Vst, est par exemple de l'ordre de 4 à 5 volts. Le dispositif 14 selon l'invention comprend essentiellement une capacité de stabilisation Chv, un circuit survolteur 16 alimenté par la tension Vst, et un interrupteur 17 reliant l'anode de la capacité Chv à la ligne d'alimentation 15. La capacité Chv est polarisée par une tension Vhv délivrée par le circuit survolteur 16, Vhv étant supérieure à Vst et par exemple de l'ordre de 20 V. L'interrupteur 17 est commandé par un circuit 18 qui surveille la tension Vst sur la ligne 15 et la compare à une référence de tension Vmin qui représente le seuil inférieur en dessous duquel le microcircuit risque de présenter des dysfonctionnements. Classiquement, Vmin est de l'ordre de 3 à 4 V. Quand le microcircuit est correctement alimenté, la tension Vext fournie à la ligne 15 est supérieure à Vmin et le circuit 18 maintient l'interrupteur 17 ouvert (dans un souci de simplicité, on néglige la tension aux bornes de la diode Di). Si, à un instant donné, la tension Vext diminue et passe sous le seuil Vmin, le circuit 18 ferme l'interrupteur 17 et la capacité Chv se décharge dans la ligne 15. La tension Vst remonte au dessus de Vmin, le circuit 18 ouvre à nouveau l'interrupteur, puis le referme à nouveau si Vext est toujours inférieure à Vmin, ainsi de suite. Ainsi, par des opérations successives d'ouverture et de fermeture de l'interrupteur 17, la tension Vst est maintenue au dessus de Vmin. Bien entendu, il apparaîtra clairement à l'homme de l'art que d'autres modes de fonctionnement du dispositif de l'invention peuvent être prévus. Par exemple, le circuit de commande 18 peut présenter une hystérésis de commutation, c'est-à-dire des seuils de fermeture Vmin et d'ouverture Vmax de l'interrupteur 17 différents. Dans ce cas, la tension Vst est maintenue dans une fourchette de tension comprise entre Vmin et Vmax. Egalement, l'interrupteur 17 peut être remplacé par un moyen interrupteur plus élaboré, par exemple un circuit interrupteur assurant le contrôle du courant débité par la capacité Chv. L'avantage de l'invention apparaît clairement : si Q représente la charge électrique à stocker pour compenser les fluctuations de Vexe, la capacité Chv doit être égale à Chv = Q/Vhv Dans l'art antérieur, on aurait dû prévoir une capacité Cst de plus grande valeur et par conséquent plus volumineuse, égale à Cst = Q/Vext Ainsi, le gain en encombrement obtenu grâce à la présente invention est égal au rapport Vhv/Vext, ce qui signifie que l'on a diminué par quatre la surface de silicium nécessaire pour réaliser la capacité de stabilisation Chv quand la tension de polarisation Vhv est égale à 20V et si Vext est égale à 5V. On n'a pas compté dans ce bilan l'encombrement des circuits 16 et 18 de l'invention car, comme on le verra ci-après, ces circuits peuvent être réalisés de façon très simple et être d'un encombrement négligeable. Un mode de réalisation du circuit survolteur 16 avantageux en raison de sa simplicité est illustré en figure 5. Le circuit survolteur est une pompe de charge 19, du type utilisé dans les mémoires EEPROM (mémoires de lecture effaçables et programmables électriquement) pour générer la tension de programmation des points mémoire. La pompe de charge 19 comprend une pluralité de capacités de faible valeur et de faible encombrement disposées en cascade, ici 14 capacités C1 à C14. La tension Vst est appliquée sur l'anode de la première capacité C1, par l'intermédiaire d'un premier transistor MOS T1, l'anode de C1 est reliée à l'anode de C2 par un deuxième transistor MOS T2, l'anode de C2 à l'anode de C3 par un troisième transistor MOS T3, ainsi de suite jusqu'à l'anode de C14 qui est reliée à l'anode de la capacité de stabilisation Chv par un dernier transistor MOS T15. Les transistors T1 à T15 fonctionnent en mode saturé (grille connectée au drain) et sont équivalents à des diodes. Les cathodes des capacités de rang impair C1, C3,...C13 sont attaquées par un signal carré alternatif VH délivré par un oscillateur 20, et les cathodes des capacités de rang pair C2, C4,...C14 par un signal /VH en opposition de phase avec VH, délivré par un inverseur 21 recevant VH sur son entree. Quand VH est à 1 et /VH à 0, les transistors/diodes de rang pair T2, T4...T14 sont passants et chaque capacité de rang impair C1 à C13 se décharge dans la capacité adjacente de rang pair C2 à C14. Quand VH est à o et /VH à 1, les transistors/diodes de rang impair T1, T3,...T15 sont passants, les capacités de rang pair C2, C4,...C12 se déchargent dans les capacités de rang impair C3, C5, C13. En bout de chaîne, la capacité C14 se décharge dans Chv. En entrée de la chaîne, C1 est chargée par la tension Vst. Une fois le dispositif stabilisé, la tension Vhv appliquée par la pompe de charge à la capacité Chv est égale à Vhv = 13 VH - (VT1 + VT2 + VT3 + ....VT15) VT1, VT2,....VT15 étant les tensions de seuils des transistors MOS T1 à T15, dont la valeur dépend de la tension entre la source S des transistors et le substrat du microcircuit. L'homme de l'art notera que l'avantage d'utiliser une telle pompe de charge 19 comme circuit survolteur 16 est que les capacités C1 à C14 de la pompe 19 forment un réservoir de charges supplémentaires, qui en combinaison avec la capacité Chv, confère au dispositif 14 selon l'invention une aptitude encore plus importante à l'amortissement des fluctuations de la tension externe Vexe. La figure 6 représente un mode de réalisation particulièrement simple du circuit 18 de commande de l'interrupteur 17, l'interrupteur 17 étant ici un transistor MOS. Le circuit 18 comprend un transistor PMOS T20 et deux transistors NMOS T21, T22. Les transistors T20 et T21 sont disposés en série et fonctionnent en mode saturé, leurs grilles G étant ramenées sur leurs drains D. La source S de T20 est reliée à la ligne d'alimentation 15 et reçoit la tension Vst. La source S de T21 attaque la grille G de T22 dont la source S est connectée à la masse. Un générateur de courant 23 délivrant un courant I1 de faible intensité est disposé entre la source S de T21 et la masse pour éviter l'apparition d'un potentiel flottant quand le transistor T22 est ouvert. Enfin, le drain D de T22 est alimenté par la tension Vhv par l'intermédiaire d'un deuxième générateur de courant 24 et attaque la grille G de l'interrupteur 17 par l'intermédiaire d'un étage adaptateur de puissance, comprenant ici deux inverseurs 25, 26 en série. Le générateur de courant 24 délivre un courant I2 de faible intensité et garantit une faible consommation du circuit 18. Comme représenté en traits pointillés sur la figure 6, les transistors T20, T21 et T22 forment un étage 18-1 de déclenchement de la fermeture de l'interrupteur 17, alimenté par la tension Vst. Le transistor T22 forme avec les deux inverseurs 25, 26 et le générateur de courant 24 un étage de commande 18-2 de la grille G de l'interrupteur 17, alimenté par la tension Vhv. Le circuit 18 déclenche la fermeture de l'interrupteur 17 quand la tension Vst est inférieure à la somme des trois tensions de seuils VT20, VT21, VT22 des transistors T20, T21, T22, soit environ 3V, qui représentent ici la tension de seuil Vmin. Ainsi, quand Vst est inférieure à Vmin, le transistor T22 s'ouvre, la grille G de l'interrupteur 17 se trouve au potentiel de Vhv et l'interrupteur 17 se ferme. L'avantage de ce mode de réalisation est que le circuit 18 possède sa propre tension de seuil interne Vmin. Il est donc d'une grande simplicité de réalisation. Toutefois, de nombreux autres modes de réalisation pourront être prévus par l'homme de l'art. Par exemple, la tension de seuil Vmin pourrait être fournie par une source de tension de référence et le circuit 18 pourrait être un comparateur recevant en entrée Vmin et Vst. La figure 7 représente un mode de réalisation de la présente invention applicable à un microcircuit possédant une zone mémoire 40 programmable et effaçable électriquement, de type EEPROM. Un tel microcircuit est de façon classique équipé d'une ligne 41, que l'on appellera ligne "haute tension", fournissant une haute tension de programmation Vpp nécessaire aux opérations d'écriture ou d'effacement dans la zone mémoire 40. Classiquement, la haute tension de programmation Vpp est de l'ordre de 20V. La ligne haute tension 41 comprend en série un oscillateur 42, une pompe de charges 43 du type déjà décrit délivrant la haute tension Vpp, une capacité de stockage C pour stabiliser la haute tension Vpp, un étage régulateur 44 et un étage de mise en forme 45 commandé par un signal de programmation PGR. Le rôle de l'étage 45 est d'appliquer progressivement, sous la forme d'une rampe, la tension de programmation Vpp à la zone mémoire 40. Ici, l'idée de l'invention est d'utiliser la ligne haute tension 41 et sa capacité Cpp, inutilisée en dehors des périodes de programmation de la mémoire 40, comme un réservoir de charges électriques permettant de stabiliser la tension d'alimentation interne Vst. La capacité Cpp remplace la capacité Chv de la figure 4 et la tension Vpp joue le rôle de la tension Vhv. L'interrupteur 17 déjà décrit est disposé entre la ligne haute tension 41 et la ligne d'alimentation 15. L'interrupteur 17 est connecté avant l'étage de mise en forme 45, par exemple à la sortie de l'étage régulateur 44. Le circuit de commande 18 est conservé. Par ailleurs, la ligne haute tension 41 fonctionne ici en permanence, alors que dans l'art antérieur on arrête l'oscillateur 42 lorsque des opérations d'écriture ou d'effacement dans la mémoire 40 sont terminées. L'homme de l'art notera que l'oscillateur 42 peut toutefois fonctionner à fréquence réduite en dehors des périodes de programmation de la mémoire 40. Selon un mode de réalisation, la présente invention prévoit d'inhiber pendant les périodes de programmation le signal de commande de l'interrupteur 17 délivré par le circuit 18. En effet, si une coupure de l'alimentation externe Vext intervient pendant la programmation de la zone mémoire 40, on préfère donner la priorité à la programmation, c'est-à-dire utiliser toutes les charges électriques disponibles dans la capacité Cpp pour que la programmation se termine dans de bonnes conditions. Dans ce cas, et comme représenté en figure 7, l'interrupteur 17 peut être commandé au moyen d'une porte NON OU 46 recevant en entrée le signal PGR et, par l'intermédiaire d'un inverseur 47, la sortie du circuit de commande 18. Ainsi, l'interrupteur 17 ne peut pas être fermé tant que le signal PGR à 1 indique qu'une programmation est en cours. En définitive, avec très peu de moyens ajoutés (le circuit 18, les portes 46, 47 et l'interrupteur 17) et une surface de silicium qui peut être considérée comme négligeable, on obtient une régulation efficace de la tension d'alimentation interne Vst. I1 apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de nombreuses variantes de réalisation, perfectionnements et applications. La présente invention peut être utilisée pour réduire la surface de silicium nécessaire à la réalisation de la fonction de stabilisation de la tension interne Vst d'alimentation d'un microcircuit, ou pour réaliser un dispositif de stabilisation très performant pour les applications problématiques où la tension d'alimentation reçue est fortement instable et la consommation du circuit élevée. Dans ce dernier cas, on pourrait combiner le mode de réalisation de la figure 4 et celui de la figure 7, c'est à dire utiliser deux capacités Chv et Cpp. De façon générale, la présente invention permet d'améliorer le rapport entre performance et surface occupée des systèmes de stabilisation intégrés et est susceptible de s'appliquer à tout type de microcircuit. REVENDICATIONS 1. Dispositif (14) pour stabiliser une tension (Vst) présente sur une ligne d'alimentation (15) recevant une tension d'alimentation externe (Vext) instable, caractérisé en ce qu'il comprend - au moins une capacité de stabilisation (Chv, Cpp) polarisée par une tension (Vhv, Vpp) plus élevée que ladite tension d'alimentation (Vext), et - au moins un moyen interrupteur (17) pour connecter la capacité de stabilisation (Chv, Cpp) à la ligne d'alimentation (15) quand la tension (Vst) sur ladite ligne (15) est inférieure à un seuil prédéterminé (vain). 2. Dispositif selon la revendication 1, caractérisé en ce que la tension (Vhv, Vpp) de polarisation de la capacité de stabilisation (Chv, Cpp) est délivrée par une pompe de charges (16, 43) pilotée par un oscillateur (20, 42). 3. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que ledit moyen interrupteur (17) est commandé par un circuit de déclenchement (18) à seuil interne (Vmin) recevant en entrée la tension (Vst) présente sur la ligne d'alimentation (Vst). 4. Dispositif selon la revendication 3, caractérisé en ce que ledit seuil interne (Vmin) du circuit de déclenchement (18) est déterminé par la somme des tensions de seuil (VT20, VT21, VT22) d'une pluralité de transistors MOS (T20, T21, T22). 5. Dispositif selon l'une des revendications 3 et 4, caractérisé en ce que le moyen interrupteur (17) est un transistor MOS, ledit circuit de déclenchement (18) comprend un étage (18-2) de commande de la grille de l'interrupteur (17) alimenté par la tension de polarisation (Vhv, Vpp) de la capacité de stabilisation ( ChV, Cpp) 6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que ladite capacité de stabilisation (Chv) est un élément d'une ligne (41) de production d'une haute tension (Vpp) de programmation d'une zone mémoire (40) de type EEPROM, ladite ligne (41) de production de la tension de programmation (Vpp) étant maintenue active en permanence. 7. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend des moyens (46, 47) pour empêcher la fermeture du moyen interrupteur (17) pendant les périodes de programmation (PGR) de la zone mémoire (40).