FR 2744539 A1 19970808 FR 9700401 A 19970116 L'invention concerne l'extension des possibilités de création d'entrées pour un système de traitement. En particulier, l'invention concerne un système de traitement comprenant un processeur et un organe périphérique et tel que les entrées d'adresse qui ne sont pas nécessaires pour ia détermination de i'adresse de l'organe périphérique sont utilisées pour l'augmentation des entrées possibles de traitement par le processeur. On utilise des circuits à base d'un microprocesseur dans des applications très diverses pour l'exécution de nombreuses fonctions différentes. Par exemple, on peut utiliser un circuit à base d'un microprocesseur comme unité centrale de traitement dans un ordinateur ou un organe de commande spécialisé destiné à un circuit d'entrée-sortie d'ordinateur. Un circuit incorporé à base de microprocesseur peut etre utilisé pour la commande du fonctionnement d'un appareil domestique tel qu'un adoucisseur d'eau, un réfrigérateur ou un four à microondes. D'autres applications très vastes de ces circuits sont bien connues de l'homme du métier. Les circuits à base de microprocesseur ont une interface avec le "monde réel" et des signaux internes du système par des broches d'entrées et de sorties. Les broches peuvent être placées sur le microprocesseur lui-même ou sur des circuits d'interface qui communiquent avec le microprocesseur. Par exemple, un microprocesseur Z86C30 a vingtquatre broches affectées à des fonctions d'entrées et de sorties. Cependant, comme les progrès de la réalisation des circuits intégrés ont rendu possible la commande d'un plus grand nombre de lignes de signaux par une seule pastille, le nombre de broches d'entrées et de sorties qui sont disponibles sur des boîtiers de circuit intégré a introduit une restriction de la réalisation de circuits à base de microprocesseur. Les broches disponibles peuvent déterminer le type de microprocesseur qui peut être utilisé pour une application donnée et le nombre de circuits d'interface qui doivent être réalisés, si bien que le nombre de propriétés que peut donner le circuit et le coût du produit sont affectés. Les circuits à base de microprocesseur comprennent habituellement des organes périphériques qui remplissent des fonctions de communication et auxiliaires (par exemple circuits de pilotage d'affichage, circuits d'interface, mémoires, convertisseurs analogiques-numériques). Un microprocesseur communique habituellement avec les organes périphériques par un bus parallèle ou série à plusieurs fils qui peuvent travailler avec plusieurs organes périphériques. Lorsqu'un seul organe périphérique est présent sur un bus, un microprocesseur peut communiquer sans ambiguïté avec l'organe périphérique. Cependant, si plusieurs organes périphériques sont présents sur un bus, le circuit doit être réalisé afin qu'il permette au microprocesseur de s'adresser sans ambiguïté à un organe périphérique particulier. Plusieurs réalisations permettent l'adressage par un microprocesseur d'un organe périphérique particulier par un bus. Dans une réalisation, chaque organe périphérique placé sur un bus a une adresse unique qui lui est affectée. Lorsqu'il veut communiquer avec un organe périphérique particulier, le microprocesseur spécifie l'adresse originale de dispositif de l'organe périphérique. Un circuit de décodage d'adresse utilise cette adresse originale pour créer un signal de sélection ou de validation de l'organe périphérique voulu. L'organe périphérique choisi peut alors communiquer avec le microprocesseur. En outre, un circuit de décodage d'adresse peut comprendre des entrées de configuration qui modifient sélectivement l'adresse de dispositif d'un organe périphérique particulier. Par exemple, des entrées de configuration peuvent être utilisées pour changer l'adresse du dispositif dans une mémoire. Le circuit de décodage d'adresse peut utiliser les entrées de configuration pour créer des signaux convenables de sélection dans la mémoire. Dans une autre réalisation, telle que l'interface série classique à bus "I2C" (interface série normalisée utilisée par une famille de dispositifs commercialisés par des sociétés telles que Philips, Signetics, Exel et Microship Technology), chaque type d'organe périphérique est affecté à un code original de dispositif (par exemple le code original de dispositif d'une mémoire permanente est 10102). Le code préalablement affecté au dispositif est incorporé à chaque organe périphérique et ne peut pas être changé. Lorsqu'une communication avec un organe périphérique par un bus doit être déclenchée avec un seul organe périphérique de ce type, un microprocesseur spécifie le code original de l'organe périphérique et seul l'organe périphérique voulu répond. Cependant, pour utiliser un bus avec plusieurs organes périphériques de même type, il faut utiliser des périphériques ayant plusieurs entrées d'adresse de dispositif qui peuvent être réglées à un état bas ou élevé de façon matérielle (par exemple par une mémoire EEPROM 24C01A qui a trois entrées d'adresse de dispositif) . Le microprocesseur déclenche une communication avec un organe périphérique en spécifiant une adresse en plus du code de dispositif et seul l'organe périphérique voulu répond. Un circuit à base de microprocesseur peut travailler indépendamment de l'état des entrées de configuration qui modifient sélectivement l'adresse de dispositif d'un organe périphérique particulier ou peut utiliser un seul organe périphérique d'un type donné. Par exemple, un circuit peut permettre l'accès à une mémoire à différentes adresses de dispositif, ou le circuit peut utiliser uniquement un seul dispositif de mémoire EEPROM. Dans ce conditions, les entrées de configuration ou les entrées d'adresse de dispositif peuvent être réglées à un état quelconque pourvu que le microprocesseur soit programmé pour avoir accès à l'organe périphérique à l'adresse convenable de dispositif. A cet égard, les entrées de configuration et entrées d'adresse de dispositif n'ont plus de rôle fonctionnel dans le circuit. Il serait donc souhaitable de réaliser un système de traitement dans lequel les entrées de configuration et les entrées d'adresse de dispositif qui ne sont pas nécessaires pour la détermination d'une configuration ou d'une adresse de dispositif d'un périphérique soient utilisées pour l'augmentation des entrées possibles d'un processeur. Il serait aussi souhaitable de disposer d'un système de traitement dans lequel les entrées de configuration d'un décodeur d'adresse ou les entrées d'adresse de dispositif d'un dispositif d'organe périphérique puissent être réglées à un niveau logique élevé ou faible par utilisation d'un interrupteur, d'un cavalier, d'un interrupteur à deux lignes de connexions (DIP), etc. avec lecture par un microprocesseur. Dans un mode de réalisation, l'invention concerne un système de traitement destiné à lire au moins une entrée de données, chaque entrée de données ayant au moins deux états. Le système de traitement comporte un organe périphérique et un décodeur d'adresse couplé à l'organe périphérique, le décodeur d'adresse ayant une entrée d'adresse et au moins une entrée de configuration couplée à l'entrée de données au moins. Le décodeur d'adresse a une configuration lui permettant de sélectionner l'organe périphérique en fonction de l'entrée d'adresse et des entrées de configuration, si bien que l'organe périphérique a plusieurs adresses possibles de dispositif suivant l'état de chaque entrée de données. L'invention concerne aussi un processeur couplé à l'organe périphérique et à l'entrée d'adresse du décodeur d'adresse. Le processeur a une configuration lui permettant d'essayer de communiquer avec l'organe périphérique par vérification de plusieurs adresses possibles de dispositif de l'organe périphérique jusqu'à ce que le décodeur d'adresse sélectionne l'organe périphérique et que l'organe périphérique donne une réponse au processeur, si bien que l'adresse de dispositif à laquelle répond l'organe périphérique représente l'état de chaque entrée de données. Dans un autre mode de réalisation, l'invention concerne un système de traitement qui comporte un dispositif à organe périphérique ayant au moins une entrée d'adresse de dispositif, et le dispositif à organe périphérique a plusieurs adresses possibles qui dépendent de chaque entrée d'adresse du dispositif. Une entrée de données au moins est couplée à une entrée d'adresse de dispositif au moins du dispositif de l'organe périphérique, et chaque entrée de données a deux états si bien que l'adresse de dispositif de l'organe périphérique est au moins partiellement déterminée par l'état de chaque entrée de données. L'invention concerne aussi un microprocesseur couplé à un dispositif à organe périphérique. Le microprocesseur a une configuration telle qu'il peut essayer de communiquer avec le dispositif de l'organe périphérique par vérification de plusieurs adresses possibles de dispositif de l'organe périphérique jusqu'à ce que le dispositif d'organe périphérique donne une réponse au microprocesseur, si bien que l'adresse de dispositif à laquelle répond l'organe périphérique représente l'état de chaque entrée de données. Dans un autre mode de réalisation, l'invention concerne un procédé permettant extension des entrées possibles d'utilisation d'un système à microprocesseur comprenant un dispositif à organe périphérique ayant au moins une entrée d'adresse de dispositif et au moins une entrée de données couplée à l'entrée d'adresse de dispositif au moins de l'organe périphérique. Chaque entrée de données a deux états si bien que l'adresse du dispositif périphérique dépend au moins partiellement de l'état de chaque entrée de données. Le système selon invention comporte aussi un microprocesseur couplé au dispositif à organe périphérique. Le procédé comprend les étapes suivantes . (a) une tentative de communication avec le dispositif à organe périphérique par utilisation d'une adresse possible du dispositif à organe périphérique, (b) la répétition de l'étape (a) avec différentes adresses possibles du dispositif à organe périphérique jusqu'à ce que celui-ci réponde au microprocesseur, et (c) l'utilisation de l'adresse du dispositif à laquelle répond l'organe périphérique pour déterminer l'état de chaque entrée de données. Dans un autre mode de réalisation, l'invention concerne un système de traitement permettant la lecture d'au moins un signal d'entrée de données, chaque signal d'entrée de données ayant au moins deux états. Le système de traitement comprend un dispositif à organe périphérique ayant un dispositif d'entrée d'adresse de dispositif si bien que le dispositif à organe périphérique a plusieurs adresses possibles qui dépendent de l'entrée d'adresse de dispositif, et au moins un dispositif d'entrée de données couplé au dispositif d'entrée d'adresse de dispositif du dispositif à organe périphérique, le dispositif d'entrée de données étant représentatif du signal d'entrée de données, si bien que l'adresse de dispositif du dispositif à organe périphérique dépend au moins partiellement de l'état de chaque signal d'entrée de données. L'invention concerne aussi un microprocesseur couplé au dispositif à organe périphérique. Le microprocesseur a une configuration telle qu'il tente de communiquer avec le dispositif à organe périphérique par vérification de plusieurs adresses possibles de dispositif de l'organe périphérique jusqu'à ce que l'organe périphérique donne une réponse au microprocesseur, si bien que l'adresse de dispositif à laquelle répond l'organe périphérique représente l'état de chaque signal d'entrée de données. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels les références identiques désignent des éléments analogues et sur lesquels la figure 1 est un diagramme synoptique d'un système de traitement ayant un organe périphérique, un décodeur d'adresse et un processeur, dans lequel les entrées de configuration qui ne sont pas nécessaires pour la détermination de l'adresse de dispositif de l'organe périphérique sont utilisées pour l'augmentation des entrées possibles du microprocesseur la figure 2 est un diagramme synoptique d'un système de traitement ayant un dispositif à organe périphérique et un microprocesseur, dans lequel les entrées d'adresse de dispositif qui ne sont pas nécessaires pour la détermination de l'adresse de dispositif de l'organe périphérique sont utilisées pour l'augmentation des entrées possibles du microprocesseur la figure 3 est une vue analogue à la figure 2, mais représentant deux dispositifs à organe périphérique de même type dans lesquels les entrées d'adresse de dispositif des organes périphériques sont utilisées à la fois pour la détermination des adresses de dispositif des organes périphériques et pour la saisie de données ; et la figure 4 est un schéma électrique d'un circuit dans lequel des entrées d'adresse de dispositif normalement inutilisées sont utilisées pour l'augmentation des entrées possibles du système de traitement. On se réfère à la figure 1 ; un système de traitement 100 comporte un processeur 102, un organe périphérique 104 et un décodeur d'adresse 106 couplés par un bus de communication 108 ou entrée d'adresse. Le décodeur d'adresse 106 est aussi couplé à un organe périphérique 104 par un bus 110 de signaux de sélection. Le processeur 102 est par exemple un microprocesseur ou microcontrôleur qui commande le fonctionnement d'un système de traitement 100. L'organe périphérique 104 effectue souvent des fonctions de communication ou auxiliaires sous la commande du processeur 102. Par exemple, l'organe périphérique 104 peut être un organe de pilotage d'affichage, une interface ou une mémoire. Le décodeur d'adresse 106 crée le signal 110 de sélection lorsqu'un signal d'adresse du bus 108 correspond à l'adresse de dispositif de l'organe périphérique 104. Le décodeur d'adresse 106 peut être réalisé sur un circuit intégré séparé de l'organe périphérique 104, ou peut être solidaire de l'organe périphérique 104 placé sur le même circuit intégré. Le bus 108 est par exemple un bus parallèle ou série à plusieurs conducteurs (par exemple à plusieurs fils ou une optique à plusieurs fibres) qui peut transmettre des informations d'adresse, de données et de commande. Le bus 108 peut comprendre un certain nombre de conducteurs destinés à transmettre des signaux individuels d'adresse, de données et de commande (par exemple un bus parallèle) ou peut comprendre un plus petit nombre de conducteurs destinés à transmettre des signaux multiplexés de bus (par exemple un bus série). En outre, le processeur 102, l'organe périphérique 104 et le décodeur d'adresse 106 peuvent être couplés chacun à tous les conducteurs du bus 108 ou à certains seulement. Par exemple, le décodeur d'adresse 106 peut ne pas être couplé aux lignes de données du bus 108, lors de l'utilisation d'un bus parallèle 108. Lors du fonctionnement, le processeur 102 communique avec l'organe périphérique 104 par application d'un signal d'adresse au bus 108. Le décodeur d'adresse 106 compare l'adresse du bus 108 à l'adresse de dispositif de l'organe périphérique 104 et sélectionne l'organe périphérique 104 par le signal 110 de sélection lorsque les adresses se correspondent, comme décrit plus en détail dans la suite. Après sélection, l'organe périphérique 104 donne une réponse au processeur 102 par l'intermédiaire du bus 108. Le décodeur d'adresse 106 peut sélectionner l'organe périphérique 104 en fonction d'une partie ou de la totalité de l'adresse déterminée par le processeur 102 sur le bus 108. Par exemple, le décodeur d'adresse 106 peut effectuer une comparaison sur quelques lignes d'adresse d'ordre élevé seulement. Dans un mode de réalisation préféré, un processeur 102 est un microcontrôleur "Zilog" Z86C30, l'organe périphérique 104, une mémoire EEPROM "Exel" de 1 kilooctets, le décodeur d'adresse 106, un circuit de décodage interne à la mémoire EEPROM, et le bus 108 un bus "I2C". Comme décrit à propos de l'arrière-plan technologique, le processeur "Z86C30" 102 déclenche la communication entre l'organe périphérique 24COlA 104 par spécification d'une adresse de dispositif en plus du code original de dispositif "12C". Le décodeur d'adresse 106 comprend au moins une entrée 112 de configuration destinée à déterminer l'adresse de dispositif de l'organe périphérique 104. Les entrées 112 de configuration sont par exemple transmises par des broches séparées. La figure 1 représente un décodeur d'adresse 106 ayant N entrées 112 de configuration désignées par les références C0, C1, . CN. Une entrée de configuration au moins est couplée à une entrée de données 114 au moins. La figure l représente N-l entrées de données 114 appelées DO, Dl, ... DN-1. Le nombre d'entrées 114 de données dépend des conditions du système et il n'est nécessaire qu'il soit égal au nombre d'entrées 112 de configuration. Par exemple, la figure 1 représente la Ne entrée de configuration CN à la masse puisque le système ne nécessite aucune Ne entrée de données. Les entrées de données 114 ont au moins deux états et peuvent provenir d'interrupteurs (par exemple des interrupteurs DIP, des cavaliers) qui créent un signal logique élevé ou faible. Cependant, les entrées 114 de données peuvent aussi être utilisées par d'autres circuits qui peuvent créer un signal ayant au moins deux états, et le signal peut changer pendant le fonctionnement du système de traitement 100. Comme le décodeur d'adresse 106 sélectionne l'organe périphérique 104 d'après l'adresse du bus 108 et l'état des entrées 112 de configuration, et comme les entrées 114 sont couplées aux entrées 112 de configuration, l'organe périphérique 104 a plusieurs adresses possibles de dispositif qui dépendent de l'état des entrées 114 de données. Lors de la lecture de l'état des entrées de données 114, le processeur 102 essaie de communiquer avec l'organe périphérique 104 par application d'une adresse possible de dispositif de l'organe périphérique 104 au bus 108. Le décodeur d'adresse 106 compare l'adresse possible du bus 108 à l'adresse de dispositif de l'organe périphérique 104 sélectionnée par les entrées de données 114. Lorsque les adresses ne se correspondent pas, le décodeur d'adresse 106 ne sélectionne pas l'organe périphérique 104 et celui-ci ne donne aucune réponse au processeur 102. Le processeur 102 essaie alors à nouveau de communiquer avec l'organe périphérique 104 par application dune adresse possible différente de dispositif de l'organe périphérique 104 au bus 108. Cette opération se poursuit jusqu'à ce que le processeur 102 applique l'adresse possible de dispositif de l'organe périphérique 104 qui correspond à l'adresse de dispositif de l'organe périphérique 104. Lorsque les adresses se correspondent, le décodeur d'adresse 106 sélectionne l'organe périphérique 104, et l'organe périphérique 104 donne une réponse au processeur 102. L'adresse de dispositif à laquelle répond l'organe périphérique 104 représente l'état de chaque entrée de données 114. Lorsque l'organe périphérique 104 est temporairement occupé, il peut ne pas répondre lorsque le processeur 102 vérifie l'adresse convenable possible de dispositif de l'organe périphérique 104. Pour prendre en compte cette situation, le processeur 102 peut avoir une configuration telle qu'il continue à essayer de communiquer avec l'organe périphérique 104 par répétition de la vérification des adresses possibles de dispositif de l'organe 104 jusqu'à ce que l'organe 104 réponde. Lorsque l'organe 104 répond, l'adresse possible de dispositif correspond à l'adresse de dispositif de l'organe périphérique 104 et peut être utilisée pour la détermination de l'état de chaque entrée de données 114. Le processeur 102 peut avoir une configuration lui permettant de déterminer l'adresse de dispositif de l'organe périphérique 104 et donc l'état des entrées de données 114 dès le début du fonctionnement. L'adresse convenable de dispositif peut être conservée en mémoire pour être utilisée ultérieurement. Le processeur 102 peut aussi avoir une configuration permettant la détermination de l'adresse de dispositif de l'organe périphérique 104 et en conséquence l'état des entrées de données 114 par fonctionnement du système de traitement 100. Cette configuration permet au processeur 102 de lire l'état des entrées de données 114 lors de leur changement au cours du temps. Lorsque le protocole du bus 108 nécessite la réception par le processeur 102 d'un accusé de réception à chaque tentative de communication avant de pouvoir continuer à exécuter les instructions, le système de traitement 100 peut comprendre un circuit 130 de minutage destiné à créer un signal de fin de minutage 132 après une période prédéterminée si aucun accusé de réception n'est reçu. Le processeur 102 peut utiliser le signal de fin de minutage 132 pour terminer la tentative actuelle de communication et transmettre l'adresse possible suivante d'organe périphérique 104. Le système de traitement 100 peut utiliser l'extension des entrées possibles obtenue avec l'ensemble d'adressage précité dans un but quelconque. Par exemple, les entrées inutilisées 114 de données peuvent être utilisées pour la lecture d'un fil formant un cavalier indiquant si la fréquence du réseau est égale à 50 ou 60 Hz, ou si un système de traitement doit afficher les données en anglais ou en unités métriques pour un utilisateur. La figure 2 représente un système de traitement 200 ayant une extension d'entrées possibles dans un second mode de réalisation. Le système de traitement 200 comprend un microprocesseur 202 et un dispositif à organe périphérique 204 couplés par un bus 208 de communication. Le microprocesseur 202, le dispositif 204 à organe périphérique et le bus 208 sont utilisés à la place du processeur 102, de l'organe périphérique 104 et du bus 108 respectivement de la figure 1. Le dispositif à organe périphérique 204 est par exemple sous forme d'un boîtier de circuit intégré séparé. Pendant le fonctionnement, le microprocesseur 202 déclenche la communication avec le dispositif 204 à organe périphérique par application d'une adresse de dispositif sur le bus 208. Le dispositif 204 à organe périphérique compare cette adresse de dispositif du bus 208 à sa propre adresse de dispositif et donne une réponse au microprocesseur 202 par l'intermédiaire du bus 208 lorsque les adresses se correspondent. Le dispositif à organe périphérique 204 peut répondre suivant une partie ou la totalité d'adresse du dispositif déterminée par le microprocesseur 202. Le dispositif périphérique 204 comprend au moins une entrée 212 d'adresse de dispositif destinée à déterminer l'adresse du dispositif à organe périphérique 204. Les entrées 212 d'adresse de dispositif sont utilisées habituellement pour la saisie avec des broches séparées, et le terme "entrée d'adresse de dispositif" recouvre tous les signaux d'entrée utilisés pour la sélection ou la validation du dispositif d'après une adresse de dispositif (par exemple des entrées 212 d'adresse de dispositif peuvent être des entrées de validation de pastille ou de sélection de pastille). La figure 2 représente un dispositif 204 à organe périphérique ayant N entrées d'adresse de dispositif 212 appelées A0, Al, . AN. Une entrée d'adresse de dispositif 212 au moins est couplée à au moins une entrée de données 214. La figure 2 représente N-l entrées de données 214 appelées DO, D1, . DN-1. Le nombre d'entrées de données 214 dépend des conditions du système et il n'est pas nécessaire qu'il soit égal au nombre d'entrées 212. Par exemple, la figure 2 représente la Ne entrée AN d'adresse de dispositif à la masse puisque le système ne nécessite pas une Ne entrée de données. Les entrées 214 de données sont analogues aux entrées 114 de la figure 1. Comme les entrées 212 d'adresse de dispositif sélectionnent l'adresse du dispositif 204 à organe périphérique et les entrées de données 214 sont couplées aux entrées 212, le dispositif 204 à organe périphérique a plusieurs adresses possibles de dispositif qui dépendent de l'état des entrées de données 214. Pour la lecture de l'état des entrées de données 214, le microprocesseur 202 tente de communiquer avec le dispositif à organe périphérique 204 par application d'une adresse possible de dispositif de l'organe périphérique 204 au bus 208. Le dispositif 204 compare l'adresse possible à sa propre adresse choisie par les entrées de données 214. Si les adresses ne correspondent pas, le dispositif 204 à organe périphérique ne donne pas de réponse au microprocesseur 202. Celui-ci tente alors à nouveau la communication avec le dispositif 204 par application d'une adresse possible différente du dispositif 204 au bus 208. L'opération se poursuit jusqu'à ce que le microprocesseur 202 applique l'adresse possible du dispositif 204 qui correspond à l'adresse de ce dispositif 204, et le dispositif à organe périphérique 204 répond. L'adresse de dispositif à laquelle répond le dispositif 204 dépend de l'état de chaque entrée 214 de données. Le système de traitement 200 peut aussi comprendre une minuterie à chien de garde 234 destinée à créer une commande 236 vers des sorties de sécurité (non représentées) du système de traitement 200 lorsque le microprocesseur 202 se verrouille sur une boucle infinie et ne peut pas remettre à jour la minuterie à chien de garde 234. Cette disposition peut aussi être utilisée dans un système de traitement ayant plusieurs dispositifs à organe périphérique. Comme l'indique la figure 3, un système 300 de traitement comprend un microprocesseur 302, un premier dispositif à organe périphérique 304 et un second dispositif à organe périphérique 305 couplés par un bus de communication 308. Par raison de clarté, la figure 3 est décrite à l'aide d'un exemple dans lequel les dispositifs à organe périphérique 304 et 305 sont des dispositifs "I2C" de même type (par exemple tous deux des mémoires EEPROM 24C01A de 1 kilooctets) et le bus 308 est une interface série "I2C". Comme les dispositifs périphériques 304 et 305 sont du même type, le microprocesseur 302 peut adresser sans ambiguïté chaque dispositif à organe périphérique avec le code unique de dispositif "I2C". Ainsi, au moins une entrée d'adresse de dispositif de chaque dispositif à organe périphérique est nécessaire pour distinguer l'adresse du dispositif à organe périphériques 304 de celle du dispositif 305. Une entrée 312 d'adresse de dispositif AN du dispositif 304 est connectée à la masse alors que l'entrée 313 d'adresse de dispositif AN du dispositif 305 est mise à un niveau élevé par une résistance élévatrice 316. Les entrées AN d'adresse de dispositif des dispositifs à organe périphérique 304 et 305 et le code unique d'adresse suffisent pour permettre au microprocesseur 302 d'adresser sans ambiguïté les deux dispositifs à organe périphérique. Comme les entrées d'adresse de dispositif A0, Al, AN-1 de chaque dispositif à organe périphérique 304 et 305 ne sont pas nécessaires pour l'adressage, elles sont disponibles pour les entrées de données DO, D1, DN-l (314) et D20, D21, ... D2N-1 (318) pour le système de traitement 300. Le fonctionnement du dispositif de la figure 3 est analogue à celui de la figure 2, mais chaque adresse possible du dispositif à organe périphérique 304 est une adresse qui correspond à l'entrée 312 d'adresse de dispositif AN à la masse, et chaque adresse possible de dispositif de l'organe périphérique 305 est une adresse correspondant à une entrée d'adresse 313 de dispositif AN à l'état sous tension. S'il existe 2N dispositifs à organe périphérique de même type couplés au bus 308, les N entrées d'adresse de dispositif sont nécessaires pour la détermination de l'adresse des dispositifs à organe périphérique et aucune adresse de dispositif n'est disponible pour l'entrée de données. On se réfère à la figure 4 qui représente un chemin électrique d'un système 400 ayant l'ensemble d'adressage selon l'invention et comprenant un microprocesseur 402 et un dispositif à organe périphérique 404 couplés par un bus de communication 408. Le microprocesseur 402 est du type 'WZilog" Z86C30, le dispositif 404 à organe périphérique est une mémoire EEPROM 24C01A de 1 kilooctets et le bus 408 est une interface série "I2C". Le bus 408 a une ligne 420 d'horloge et une ligne 422 de données. La ligne 420 d'horloge est pilotée par la sortie P34 du microprocesseur 402, par logiciel. La ligne de données 422 est une ligne bidirectionnelle qui relie l'entrée-sortie POO du microprocesseur 402 et la ligne de données du dispositif à organe périphérique 404. La ligne de données 422 est un signal de drain ouvert couplé à une résistance élévatrice 424 qui permet à la ligne de données 422 d'être câblée pour l'opération OU à d'autres sorties à drain ouvert ou à collecteur ouvert. Par exemple, la ligne de données 422 et la ligne d'horloge 420 peuvent être connectées aux lignes de données et d'horloge d'un autre dispositif "I2C" pour une extension du circuit. Le dispositif périphérique 404 comprend trois entrées 412 d'adresse de dispositif appelées A0, Al et A2. Comme le circuit ne comprend qu'un seul dispositif 404 à organe périphérique, un code unique suffi Après la détermination d'un octet de commande, le microprocesseur 402 attend l'accusé de réception du dispositif à organe périphérique 404. Cependant, celui-ci peut ne pas répondre par envoi d'un accusé de réception pour plusieurs raisons. D'abord, aucun accusé de réception n'est transmis à moins que le code unique et l'adresse du dispositif ne correspondent à ceux du dispositif 404. Ensuite, aucun accusé de réception n'est transmis lorsque le dispositif est occupé (par exemple, les mémoires EEPROM ont habituellement des temps d'occupation de l'ordre de quelques millisecondes après un cycle d'écriture dans le dispositif). Enfin, le dispositif à organe périphérique 404 ou le circuit lui-même peut être en panne (par exemple par une piste en circuit ouvert). Pour la solution de ces divers problèmes, le microprocesseur 402 a une configuration avec laquelle il tente à nouveau la communication avec le dispositif à organe périphérique 404 par utilisation d'une adresse possible différente de dispositif, et il continue à tenter la communication avec le dispositif 404 en boucle infinie jusqu'à ce que ce dispositif donne un accusé de réception. La condition de panne est traitée puisque le microprocesseur 402 se verrouille dans une boucle infinie jusqu'à la disparition de la panne et jusqu'à la réponse du dispositif 404 à organe périphérique. Le système de traitement peut aussi comprendre une minuterie à chien de garde qui transmet une commande de sécurité à toutes les sorties lorsque le microprocesseur 402 se verrouille sur une boucle infinie et ne peut pas remettre à jour la minuterie à chien de garde. Le microprocesseur 402 peut aussi avoir une configuration telle qu'il n'essaie la communication que pendant une période prédéterminée avant de lever un indicateur d'erreur de diagnostic. Comme le dispositif 404 à organe périphérique a trois entrées 412 d'adresse de dispositif, le microprocesseur 402 essaie l'adresse 0002 et fait progresser l'adresse (en passant de 1112 à 0002) jusqu'à la réponse du dispositif 404. L'adresse de dispositif à laquelle répond le dispositif 404 représente l'état des entrées de données 414. Ainsi, la disposition selon l'invention permet au microprocesseur 402 de lire l'état des entrées de données 414 sans autre matériel d'interface. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux procédés et systèmes qui viennent d'être décrits uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention. REVENDICATIONS 1. Système de traitement (100) destiné à lire au moins une entrée de données (114), chaque entrée de données (114) ayant au moins deux états, le système de traitement (100) étant caractérisé par un organe périphérique (104), un décodeur d'adresse (106) couplé à l'organe périphérique (104), le décodeur d'adresse (106) ayant une entrée d'adresse (108) et au moins une entrée de configuration (112) couplée à l'entrée de données au moins (114), le décodeur d'adresse (106) ayant une configuration telle qu'il sélectionne l'organe périphérique (104) d'après l'entrée d'adresse (108) et les entrées de configuration (112), si bien que l'organe périphérique (104) a plusieurs adresses possibles de dispositif suivant l'état de chaque entrée de données (114), et un processeur (102) couplé à l'organe périphérique (104) et à l'entrée d'adresse (108) du décodeur d'adresse (106), le processeur (102) ayant une configuration telle qu'il tente de communiquer avec l'organe périphérique (104) par vérification de plusieurs adresses possibles de dispositif de l'organe périphérique (104) jusqu'à ce que le décodeur d'adresse (106) sélectionne l'organe périphérique (104) et que l'organe périphérique (104) donne une réponse au processeur (102), si bien que l'adresse de dispositif à laquelle répond l'organe périphérique (104) représente l'état de chaque entrée de données (114). 2. Système de traitement (100) selon la revendication 1, caractérisé en outre en ce que l'organe périphérique (104) a une entrée de signal de sélection (110) et le décodeur d'adresse (106) a une sortie de signal de sélection (110) couplée à l'entrée de signal de sélection (110) de l'organe périphérique, et les entrées de configuration (112) du décodeur d'adresse (106) sont des broches séparées. 3. Système (100) de traitement selon l'une des revendications 1 et 2, caractérisé en outre en ce que le processeur (102) est couplé au décodeur d'adresse (106) et à l'organe périphérique (104) à l'aide d'un bus "I2C". 4. Système (100) de traitement selon l'une quelconque des revendications 1 à 3, caractérisé en outre en ce que le processeur (102) a en outre une configuration telle qu'il continue à tenter de communiquer avec l'organe périphérique (104) par répétition de la vérification des adresses possibles de dispositif de l'organe périphérique (104) jusqu'à ce que l'organe périphérique (104) réponde, si bien que le processeur (102) peut communiquer avec l'organe périphérique (104) même lorsque l'organe périphérique (104) ne répond pas auparavant à son adresse de dispositif. 5. Système (100) de traitement selon l'une quelconque des revendications 1 à 4, caractérisé en outre par un circuit de minutage (130) destiné à créer un signal de fin de minutage (132) une période prédéterminée après que le processeur (102) a tenté de communiquer avec l'organe périphérique (104) mais n'a pas reçu de réponse de l'organe périphérique (104), et le processeur (102) a en outre une configuration telle qu'il utilise le signal de fin de minutage (132) pour interrompre la tentative de communication. 6. Système (200, 300, 400) de traitement, caractérisé par un dispositif à organe périphérique (204, 304, 305, 404) ayant au moins une entrée d'adresse de dispositif (212, 312, 313, 412) telle que le dispositif à organe périphérique (204, 304, 305, 404) a plusieurs adresses possibles de dispositif qui dépendent de chaque entrée d'adresse de dispositif (212, 312, 313, 412), au moins une entrée de données (214, 314, 318, 414) couplée à l'entrée au moins d'adresse de dispositif (212; 312, 313, 412) du dispositif à organe périphérique (204, 304, 305, 404), chaque entrée de données (214, 314, 318, 414) ayant deux états, si bien que l'adresse de dispositif de l'organe périphérique (204, 304, 305, 404) dépend au moins partiellement de l'état de chaque entrée de données (214, 314, 318, 414), et un microprocesseur (202, 302, 402) couplé au dispositif à organe périphérique (204, 304, 305, 404), le microprocesseur (202, 302, 402) ayant une configuration telle qu'il tente de communiquer avec le dispositif à organe périphérique (204, 304, 305, 404) par vérification des adresses possibles de dispositif du dispositif à organe périphérique (204, 304, 305, 404) jusqu'à ce que le dispositif à organe périphérique (204, 304, 305, 404) donne une réponse au microprocesseur (202, 302, 402), si bien que l'adresse de dispositif à laquelle répond le dispositif à organe périphérique (204, 304, 305, 404) représente l'état de chaque entrée de données (214, 314, 318, 414). 7. Système (200, 300, 400) de traitement selon la revendication 6, caractérisé en outre en ce que les entrées d'adresse de dispositif (214, 312, 313, 412) du dispositif à organe périphérique (204, 304, 305, 404) sont des broches séparées. 8. Système (200, 300, 400) de traitement selon l'une des revendications 6 et 7, caractérisé en outre en ce que le nombre d'entrées d'adresse de dispositif (212, 312, 313, 412) du dispositif à organe périphérique (204, 304, 305, 404) est supérieur au nombre d'entrées de données (214, 314, 318, 414) couplées aux entrées d'adresse de dispositif (212, 312, 313, 412). 9. Système (200, 300, 400) de traitement selon l'une quelconque des revendications 6 à 8, caractérisé en outre en ce que le microprocesseur (202, 302, 402) transmet un code de dispositif et une adresse de dispositif au dispositif à organe périphérique (204, 304, 305, 404) par utilisation d'un bus "I2C". 10. Système (200, 300, 400) de traitement selon l'une quelconque des revendications 6 à 9, caractérisé en outre en ce que le microprocesseur (202, 302, 402) a en outre une configuration telle qu'il continue à tenter de communiquer avec le dispositif à organe périphérique (204, 304, 305, 404) par répétition de la vérification des adresses possibles de dispositif du dispositif à organe périphérique (204, 304, 305, 404) jusqu'à ce que le dispositif à organe périphérique (204, 304, 305, 404) réponde, si bien que le microprocesseur (202, 302, 402) peut communiquer avec le dispositif à organe périphérique (204, 304, 305, 404) même si le dispositif à organe périphérique (204, 304, 305, 404) ne répond pas auparavant à son adresse de dispositif. 11. Système (200, 300, 400) de traitement selon l'une quelconque des revendications 6 à 10, caractérisé en outre par une minuterie à chien de garde (234) couplée au microprocesseur (202, 302, 402) et ayant une configuration telle qu'elle crée une commande de sécurité (236) lorsque le microprocesseur (202, 302, 402) ne remet pas à jour la minuterie à chien de garde (234) pendant une période prédéterminée depuis la remise à jour antérieure. 12. Procédé d'extension des entrées possibles d'un système à microprocesseur (200, 300, 400) comprenant un dispositif à organe périphérique (204, 304, 305, 404) ayant au moins une entrée d'adresse de dispositif (212, 312, 313, 412), au moins une entrée de données (214, 314, 318, 414) couplée à ladite entrée d'adresse de dispositif au moins (212, 312, 313, 412) du dispositif à organe périphérique (204, 304, 305, 404), chaque entrée de données (214, 314, 318, 414) ayant deux états si bien que l'adresse de dispositif du dispositif à organe périphérique (204, 304, 305, 404) dépend au moins partiellement de l'état de chaque entrée de données (214, 314, 314, 318, 414V, et un microprocesseur (202, 302, 402) couplé au dispositif à organe périphérique (204, 304, 305, 404), le procédé étant caractérisé en ce qu'il comprend les étapes suivantes (a) une tentative de communication avec le dispositif à organe périphérique (204, 304, 305, 404) par utilisation d'une adresse possible de dispositif du dispositif à organe périphérique (204, 304, 305, 404), (b) la répétition de l'étape (a) avec différentes adresses possibles de dispositif du dispositif à organe périphérique (204, 304, 305, 404) jusqu'à ce que le dispositif à organe périphérique (204, 304, 305, 404) réponde au microprocesseur (202, 302, 402), et (c) l'utilisation de l'adresse de dispositif à laquelle répond le dispositif à organe périphérique (204, 304, 305, 404) pour la détermination de l'état de chaque entrée de données (214, 314, 318, 414) 13. Procédé selon la revendication 12, caractérisé en outre en ce qu'il est mis en oeuvre pendant l'initialisation du système (200, 300, 400) à microprocesseur pour la détermination de la configuration de chaque entrée de données (214, 314, 318, 414) à l'initialisation. 14. Procédé selon l'une des revendications 12 et 13, caractérisé en ce qu'il est mis en oeuvre pendant le fonctionnement du système (200, 300, 400) à microprocesseur pour la détermination de la configuration de chaque entrée de données (214, 314, 318, 414) lorsque le système (200, 300, 400) est en fonctionnement.