FR 2754120 A1 19980403 FR 9711292 A 19970911 La présente invention concerne un dispositif de commutation horloge monté sur un circuit logique ou un dispositif de traitement utilisant un signal parmi plusieurs signaux d'horloge qui ont tous des fréquences différentes, et elle concerne aussi un procédé de commutation d'horloge. On utilise beaucoup une carte à circuit intégré dans laquelle est incorporé un microordinateur. La carte à circuit intégré a des bornes de connexion externe, par exemple une borne d'alimentation, une borne d'horloge, une borne de réarmement et une borne d'interface série d'entréesortie. La carte à circuit intégré peut ainsi être reliée à un dispositif extérieur tel qu'un appareil de lectureécriture de carte par les bornes de connexion externe. La borne d'horloge, qui est l'une des bornes de connexion externe, est utilisée pour la transmission d'un signal d'horloge destiné à la commande du microordinateur placé dans la carte. Dans certaines des cartes à circuit intégré, deux signaux d'horloge ayant des fréquences différentes sont transmis successivement afin qu'ils exécutent une série d'opérations. Dans ce cas, un dispositif de commutation d'horloge destiné à sélectionner l'un des deux signaux d'horloge et à transmettre à la carte à circuit intégré placée dans l'appareil de lecture-écriture est nécessaire, en plus d'un circuit d'oscillation pour chaque signal d'horloge. Comme exemple de dispositifs de commutation d'horloge, on connaît les deux dispositifs suivants (1) et (2). (1) Un premier signal d'horloge (cl) est transmis à une première borne d'entrée d'une porte ET à deux entrées (gl), et un signal de sélection d'horloge est transmis à l'autre borne d'entrée. Un autre signal d'horloge (c2) est transmis à une première borne d'entrée d'une autre porte ET à deux entrées (g2), et un signal inverse du signal de sélection d'horloge est transmis à l'autre borne d'entrée par l'intermédiaire d'un circuit inverseur (g3). Un signal de sortie de la porte (gl) est transmis à une première borne d'entrée d'une porte OU à deux entrées (g4), et un signal de sortie de la porte (g2) est transmis à l'autre borne. Un signal de sortie de la porte (g4) est transmis à un système utilisant le signal d'horloge (cl) ou (c2). Un procédé mettant en oeuvre ce circuit peut être le suivant. Le niveau d'un signal de sélection d'horloge est commuté spécifiquement de manière qu'un signal d'horloge à utiliser soit transmis par la porte ET à laquelle est transmis ce signal d'horloge. Comme l'affectation du signal de sortie parmi les deux signaux d'horloge est indiquée par un signal de commande, la collision des deux signaux d'horloge ne se produit pas lors de la transmission du signal d'horloge au système qui doit être utilisé. (2) Dans un autre exemple, des signaux de validation d'horloge (sl) et (s2) sont préparés pour être utilisés à la place des signaux de sélection d'horloge. Un premier signal d'horloge (cl) est transmis à une première borne d'entrée d'une porte ET à deux entrées (gl), et le signal de validation d'horloge (g2) est transmis à l'autre borne d'entrée. L'autre signal d'horloge (c2) est transmis à la première borne d'entrée de l'autre porte ET à deux entrées (g2) et le signal de validation d'horloge (s2) est transmis à l'autre borne d'entrée. Le signal de sortie de la première porte (gl) est transmis à une première borne d'entrée de la porte OU à deux entrées (g4) et le signal de sortie de la seconde porte (g2) est transmis à l'autre borne. Le signal de sortie de cette porte (g4) est transmis au système à l'aide du signal d'horloge (cl) ou (c2). On décrit maintenant le cas dans lequel le signal d'horloge (cl) est utilisé dans ce système. D'abord, les signaux de validation d'horloge (sl) et (s2) sont mis à un état d'inhibition d'horloge afin que le signal d'horloge transmis vers le système soit interrompu. A partir de cet état, le signal de validation d'horloge (sl) est mis à un état de validation d'horloge. De cette manière, le signal d'horloge (cl) est transmis au système. Pour la transmission du signal d'horloge (c2) au système, le signal de validation d'horloge (sl) est mis à l'état d'inhibition d'horloge. Ensuite, le signal de validation d'horloge (s2) est mis à l'état de validation d'horloge. De cette manière, le signal d'horloge (c2) est transmis au système. On décrit dans la suite les problèmes posés par le dispositif classique précité de commutation d'horloge. (a) Les signaux d'horloge, qui ne sont pas en synchronisme avec les signaux d'horloge (cl) et (c2) sont transmis au système. En d'autres termes, des signaux, qui ne sont pas synchronisés sur les signaux d'horloge (cl) et (c2), sont utilisés comme signaux de sélection d'horloge ou signaux de validation d'horloge. En conséquence, il est possible que des impulsions, qui ne sont pas synchronisées sur les signaux d'horloge (cl) et (c2), soient créées et transmises à une ligne de sortie sous forme de bruit. (b) Le nombre d'éléments à utiliser pour l'obtention des signaux d'horloge qui sont synchronisés sur les signaux d'horloge (cl) et (c2) est élevé. En d'autres termes, pour synchroniser les signaux d'horloge qui doivent être transmis au système sur les signaux d'horloge (cl) et (c2), il faut utiliser un circuit de synchronisation mettant en oeuvre au moins deux bascules pour chacun des signaux d'horloge (cl) et (c2) (c'est-à-dire qu'il faut au moins quatre bascules) . Les bascules fonctionnent par utilisation du signal de sélection d'horloge comme signal de déclenchement. Les signaux d'horloge actuellement transmis (cl) et (c2) sont alors transmis aux entrées d'horloge de la bascule. En conséquence, le nombre d'éléments à utiliser est élevé, le circuit de commande devient compliqué, et le coût de fabrication augmente. (c) Il faut beaucoup de temps pour la commutation réelle du signal d'horloge après la désignation de la commutation d'horloge. Dans la structure mettant en oeuvre le circuit de synchronisation décrit dans le paragraphe précédent (b), il faut un temps correspondant à la somme de deux cycles de chaque signal d'horloge si bien qu'un niveau du signal d'horloge est transmis dans une ligne de sortie après que le signal a été synchronisé sur le signal d'horloge de sortie, et le signal d'horloge transmis est arrêté. (d) Dans la structure mettant en oeuvre deux signaux de validation d'horloge (sl) et (s2) décrits au paragraphe (2), il existe une restriction car ces signaux de validation d'horloge (sl) et (s2) ne doivent pas être mis simultanément à l'état de "validation d'horloge". La présente invention a pour objet un dispositif de commutation d'horloge qui permet la sélection d'un signal parmi plusieurs signaux d'horloge source pour la transmission du meilleur signal d'horloge synchronisé sur le signal d'horloge choisi, et qui empêche la création de bruit au moment de la commutation du signal d'horloge. En outre, selon la présente invention, le dispositif de commutation d'horloge permet une réduction du temps nécessaire à la commutation du signal d'horloge à une valeur minimale. A cet effet, la présente invention concerne un dispositif de commutation d'horloge destiné à sélectionner l'un de plusieurs signaux d'horloge dont les fréquences sont différentes, en fonction d'un signal de sélection, et à transmettre le signal d'horloge à une ligne de sortie, le dispositif comprenant un premier dispositif de détection d'un changement de niveau d'un signal d'horloge actuellement transmis à la ligne de sortie après que le signal de sélection a été changé, un dispositif d'extraction de l'un de plusieurs signaux d'horloge après un retard prédéterminé par rapport à la détection réalisée par le premier dispositif de détection, un second dispositif de détection d'un changement de niveau du signal d'horloge extrait par le dispositif d'extraction en fonction de la détection effectuée par le premier dispositif de détection, et un dispositif de commande de transmission de signal de sortie destiné à interrompre la transmission du signal d'horloge à la ligne de sortie par le dispositif d'extraction en fonction de la détection effectuée par le premier dispositif de détection, et à supprimer cet état d'interruption en fonction de la détection réalisée par le second dispositif de détection. La phase du signal de sélection et les phases des signaux d'horloge sont indépendantes. En conséquence, comme la transmission du signal d'horloge est interrompue au moment de la commutation du signal d'horloge, aucun bruit n'est créé dans la ligne de sortie. Le premier dispositif de détection comporte un dispositif destiné à détecter le moment où le signal d'horloge actuellement transmis change d'abord après le changement du signal de sélection, et le second dispositif de détection comporte un dispositif de détection du moment où le niveau du signal d'horloge extrait par le dispositif d'extraction est d'abord changé après la détection par le premier dispositif de détection. De cette manière, le temps d'interruption de la transmission du signal d'horloge peut être limité à une valeur minimale. En d'autres termes, le temps nécessaire à la commutation du signal d'horloge est extrêmement court. Le premier dispositif de détection comporte un dispositif destiné à détecter une première diminution du niveau du signal d'horloge actuellement transmis après le changement du premier signal de sélection, et le second dispositif de détection comporte un dispositif de détection d'une première diminution du niveau du signal d'horloge extrait par le dispositif d'extraction après la détection effectuée par le premier dispositif de détection. Le dispositif de commutation d'horloge est en outre destiné à créer un premier et un second signal d'horloge dont les fréquences sont différentes. Le premier dispositif de détection comporte un premier circuit inverseur 13 destiné à inverser le signal d'horloge actuellement transmis à la ligne de sortie, et une première bascule 12 dont le signal de sortie est à un niveau du signal de détection, en fonction d'un signal d'une entrée de données à laquelle est transmis le signal de sélection, d'un signal d'une entrée d'horloge à laquelle est transmis un signal de sortie du premier circuit inverseur 13, et d'un signal de sortie du premier circuit inverseur 13. Le circuit d'extraction comprend un circuit à retard 14 qui retarde le signal de sortie de la première bascule 12 d'un temps prédéterminé pour la transmission d'un signal de retard, une première porte NON-ET (3) dont une entrée reçoit le premier signal d'horloge et l'autre reçoit le signal de retard, un second circuit inverseur 15 destiné à inverser un signal de sortie du circuit à retard 14, une seconde porte NON-ET 4 dont une entrée reçoit le second signal d'horloge et l'autre entrée reçoit un signal de sortie du circuit inverseur, et une troisième porte NON-ET 5 dont une première entrée reçoit un signal de sortie de la première porte NON-ET 3 et l'autre entrée reçoit un signal de sortie de la seconde porte NON-ET 4. Le second circuit de détection comporte un troisième circuit 19 d'inversion du signal de sortie de la troisième porte NON-ET 5, et une seconde bascule ayant une sortie destinée à transmettre le niveau de sortie de la première bascule 12 sous la commande d'une entrée d'horloge à laquelle est transmis un signal de sortie du troisième circuit inverseur 19, d'une entrée de données à laquelle est transmis un signal de sortie de la première bascule 12, et d'un signal de sortie du troisième circuit inverseur 19. Le dispositif de commande du signal de sortie comprend une porte OU exclusif 17 dont une première entrée reçoit un signal de sortie de la première bascule 12 et l'autre entrée reçoit un signal de sortie de la seconde bascule 12, un quatrième circuit inverseur 18 destiné à inverser le signal de sortie de la porte OU exclusif 17, et une porte ET 6 dont une entrée reçoit un signal de sortie de la troisième porte NON-ET 5 et l'autre entrée reçoit un signal de sortie du quatrième circuit inverseur 18. D'autres objets et caractéristiques de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels la figure 1 est une vue représentant la structure du circuit d'un dispositif de commutation d'horloge dans un mode de réalisation de l'invention la figure 2 est un diagramme des temps utile pour la description du fonctionnement du dispositif de la figure 1 ; et la figure 3 est un diagramme synoptique d'un appareil de lecture-écriture ayant le dispositif de la figure 1. La figure 1 représente la structure d'un circuit 100 de commande d'une commutation d'horloge. Ce circuit 100 est monté dans un appareil de lecture-écriture dans lequel est disposée une carte à circuit intégré. Un circuit 1 d'oscillation transmet un premier signal d'horloge A ayant une fréquence qui est par exemple de 3,5 MHz. Un circuit 2 d'oscillation transmet un second signal d'horloge B dont la fréquence est par exemple de 4,9 MHz. Le signal d'horloge A est transmis à une première borne d'entrée d'un circuit porte NON-ET 3, et le signal d'horloge B est transmis à une première borne d'entrée d'un circuit porte NON-ET 4. Les signaux de sortie de ces circuits portes NON-ET 3 et 4 sont transmis aux deux bornes d'entrée d'un circuit porte NON-ET 5, et un signal de sortie de ce circuit 5 est transmis à une borne d'entrée d'un circuit porte ET 6. Une borne de sortie du circuit porte ET 6 parvient à une ligne de sortie 7. Cette ligne de sortie 7 est connectée à une borne d'horloge de la carte à circuit intégré lorsque celle-ci est en place. Un circuit 11 générateur d'un signal de sélection crée un signal C pour la sélection de l'un des deux signaux d'horloge A et B. Ce signal C de sélection est transmis afin qu'il ne soit pas synchrone sur les signaux d'horloge A et B. Le circuit 11 générateur du signal de sélection change le niveau du signal de sélection C afin qu'il soit haut ou bas en fonction de la désignation de la fréquence d'horloge depuis la carte à circuit intégré. Le signal C de sélection est transmis à une borne d'entrée d'établissement d'un circuit 12 à bascule. Un signal (un signal d'horloge actuellement transmis) qui est actuellement transmis à la ligne de sortie 7, parvient à une borne d'entrée d'horloge du circuit 12 à bascule par l'intermédiaire d'un circuit inverseur 13. Un signal de sortie du circuit à bascule 12 est transmis aux deux bornes d'entrée d'un circuit porte OU exclusif 14. Un signal de sortie de ce circuit 14 parvient à l'autre borne d'entrée du circuit porte NON-ET 3. En outre, un signal de sortie du circuit porte OU exclusif 14 est transmis à l'autre borne d'entrée du circuit porte NON-ET 4. Le circuit porte OU exclusif 14 joue le rôle d'un élément à retard qui introduit un retard prédéterminé dans le passage du signal. Le signal de sortie du circuit à bascule 12 est transmis à une borne d'entrée d'établissement d'un circuit à bascule 16 et à une borne d'entrée d'un circuit porte OU exclusif 17. Un signal de sortie de ce circuit 17 est alors transmis à l'autre borne d'entrée du circuit ET 6 par l'intermédiaire d'un circuit inverseur 18. Le signal d'horloge, extrait par le circuit porte NON-ET 5 et destiné au circuit porte ET 6, parvient à une borne d'entrée d'horloge du circuit à bascule 16 par l'intermédiaire d'un circuit inverseur 19. On peut décrire le fonctionnement fondamental du circuit de commutation d'horloge de la manière suivante. Si le circuit C de sélection d'horloge est à un niveau élevé, le signal d'horloge A est transmis à la ligne de sortie 7. Si le signal C de sélection d'horloge est à un niveau bas, le signal d'horloge B est transmis à la ligne de sortie 7. Dans la structure logique précitée, il existe un premier circuit 21 de détection du changement de niveau (descente) du signal d'horloge de sortie (A ou B) après le changement du niveau du signal de sélection C. Un circuit 22 d'extraction comporte des circuits portes NON-ET 3, 4 et 5, le circuit porte OU exclusif 14 et le circuit inverseur 15. Après un retard prédéterminé depuis la détection par le premier circuit 21 de détection, le circuit 22 d'extraction extrait le signal d'horloge A ou B destiné à la ligne de sortie 7. Un second circuit 23 de détection comporte le circuit à bascule 16 et le circuit inverseur 19. Le second circuit 23 de détection détecte le changement de niveau (diminution) du signal d'horloge extrait par le circuit 22 après la détection du premier circuit 21 de détection. Un circuit 24 de commande de sortie comporte le circuit porte ET 6, le circuit porte OU exclusif 17 et le circuit inverseur 18. Le circuit 24 de commande de sortie interrompt la transmission du signal d'horloge à la ligne de sortie 7 par le circuit 22 d'extraction en fonction de la détection du premier circuit 21. Ensuite, le circuit 24 de commande de sortie supprime l'état d'interruption en fonction de la détection effectuée par le second circuit 23 de détection. On décrit maintenant le fonctionnement de la structure précitée en référence au diagramme des temps de la figure 2. D'abord, on décrit la commutation du signal d'horloge A au signal d'horloge B dans un état dans lequel le signal d'horloge A est transmis à la ligne de sortie 7. Si le signal C de sélection d'horloge passe à un faible niveau depuis le niveau élevé afin qu'il ne soit pas synchronisé sur le signal d'horloge A actuellement transmis, le changement correspond à une diminution du niveau du signal d'horloge A actuellement transmis et apparaît à l'étage de sortie de la bascule 12. A ce moment, le signal d'entrée du circuit porte OU exclusif 17 forme la somme OU exclusif du niveau élevé A et du niveau plus faible B et la porte OU exclusif 17 transmet le niveau élevé. Le signal de sortie de cette porte 17 est transmis à l'entrée du circuit porte ET 6 par le circuit inverseur 18. En conséquence, la ligne de sortie 7 est mise à un niveau bas appelé TA. En d'autres termes, la ligne de sortie 7 est interrompue et la transmission du signal d'horloge au système est inhibée. Un certain temps plus tard (correspondant au temps de retard du circuit à porte OU exclusif 14), le signal de sortie du circuit à bascule 12 est transmis au circuit à porte NON-ET 3 et est transmis au circuit à porte NON-ET 4 par le circuit inverseur 15. De cette manière, le signal d'horloge B est extrait à la place du signal d'horloge A qui était extrait jusqu'à présent. A ce moment, le circuit porte NON-ET 5 transmet un niveau élevé pendant une courte période telle que TB. Le signal d'horloge extrait B est transmis au circuit porte ET 6. Au moment de la commutation d'extraction, le signal pulsé (bruit, TB) qui est différent du signal d'horloge est créé par le circuit porte NON-ET 5. Cependant, comme la ligne de sortie 7 du circuit porte ET 6 est interrompue par le signal de faible niveau transmis par le circuit inverseur 18, le signal pulsé (bruit) n'est pas créé dans la ligne de sortie 7. Le signal d'horloge extrait B est transmis à la borne d'entrée d'horloge du circuit à bascule 16 par le circuit inverseur 19, et l'état du signal C de sélection d'horloge est créé dans l'étage de sortie du circuit à bascule 16 par la diminution du niveau du signal d'horloge B. De cette manière, les signaux de sortie des deux circuits à bascule 12 et 16 sont mis au niveau bas, et le signal de sortie du circuit porte OU exclusif 17 auquel sont transmis les signaux de sortie des circuits à bascule 12 et 16 est mis à un niveau bas. Le signal de sortie de niveau bas de la porte OU exclusif 17 est transmis au circuit porte ET 6 par le circuit inverseur 18. De cette manière, l'interruption de la ligne de sortie 7 est supprimée, et la transmission du signal d'horloge B au système est autorisée. Sur la figure 2, le diagramme des temps, après le changement du signal de sélection d'horloge C du niveau bas au niveau haut, indique une opération de commutation de la transmission du signal d'horloge à l'autre dispositif, tel qu'une carte à circuit intégré, qui passe du signal d'horloge B au signal d'horloge A. Comme cette opération est la même que celle qu'on vient de décrire, on ne la décrit pas plus en détail. La description qui suit concerne le retard Tc, compris entre le moment où le niveau du signal de sélection d'horloge C est changé et le moment où le niveau du signal d'horloge extrait s'élève la première fois après que le signal d'horloge extrait a été transmis à la ligne de sortie 7. Ce retard Tc devient maximal lorsque le niveau du signal C de sélection d'horloge change au moment de la descente du signal d'horloge actuellement transmis et le niveau du signal d'horloge extrait diminue en même temps que la diminution du signal d'horloge actuellement transmis. A ce moment, le retard Tc correspond au temps obtenu par l'addition d'un demi-cycle de l'horloge extraite à la somme du cycle PA du signal d'horloge A et du cycle PB du signal d'horloge B. En d'autres termes, ce retard Tc peut être limité à la somme d'un cycle du signal d'horloge A, d'un cycle du signal d'horloge B et d'un demi-cycle de l'horloge d'extraction au plus. Ainsi, l'opération de commutation commence au moment de la diminution du niveau du signal d'horloge actuellement transmis dans la ligne de sortie 7. Ensuite, la transmission du signal d'horloge extrait à la ligne de sortie 7 est autorisée au moment de la diminution du niveau du signal d'horloge extrait après la commutation. En conséquence, le nombre d'éléments, tels que le circuit à bascule et le circuit porte, peut être limité par rapport au cas classique. Dans ces conditions, le meilleur signal d'horloge, qui est synchronisé sur chacun des signaux d'horloge source A et B, peut être sélectionné et transmis. De cette manière, le coût de fabrication peut être réduit, et la création de bruit au moment de la commutation peut être évitée (moment de commutation d'extraction). En outre, le temps nécessaire à la commutation des signaux d'horloge peut être réduit au minimum. La figure 3 représente la structure du système auquel s'applique la présente invention. Sur la figure 3, la référence 111 désigne un appareil de lecture-écriture. La réception et la transmission des données entre l'appareil de lecture-écriture 111 et une carte à circuit intégré 112 s'effectuent avec un protocole prédéterminé de communication, et une communication est réalisée entre l'appareil 111 de lecture-écriture et un ordinateur hôte. Comme l'indique la figure 3, l'appareil 111 de lectureécriture possède une unité centrale de traitement CPU 113. Cette unité 113 est connectée à une mémoire morte ROM 114 et une mémoire à accès direct RAM 115 par un bus. La mémoire morte 114 contient un programme, par exemple permettant la commande des communications. La référence 116 désigne un mécanisme de montage de carte sur lequel est montée la carte à circuit intégré 112. Ce mécanisme 116 est commandé par un circuit 117 de commande de mécanisme. Ce circuit 117 est commandé par l'unité centrale 113. La référence 118 désigne un contact de la carte à circuit intégré, utilisé pour assurer une connexion électrique avec la carte 112. L'unité centrale 113 reçoit et transmet des données de la carte 112 par l'intermédiaire d'un circuit 119 d'interface de la carte à circuit intégré. La référence 120 désigne un circuit d'interface hôte assurant la connexion de l'ordinateur hôte avec l'unité centrale 113. La référence 121 désigne un circuit d'interface de clavier permettant la connexion d'un clavier 122. En outre, la référence 123 désigne une alimentation en énergie de l'appareil de lecture-écriture 111. Une alimentation de tension Vcc, un signal d'horloge Clk, un niveau de masse GND et un signal de réarmement RST sont transmis à la carte à circuit intégré 112 par l'appareil de lecture-écriture 111 par l'intermédiaire du contact 118 de la carte à circuit intégré. La carte 112 à circuit intégré possède une unité de traitement destinée à commander la réception et la transmission de données à une mémoire connectée à l'unité de traitement par le bus. Les communications entre la carte à circuit intégré 112 et l'appareil de lecture-écriture 111 sont réalisées en fonction du protocole prédéterminé. Le circuit 100 de commande de commutation d'horloge représenté sur la figure 1 est placé dans le circuit 119 d'interface de la carte à circuit intégré. L'unité de traitement 113 donne une instruction de commutation du protocole au circuit 119 d'interface de la carte dans les cas suivants. Un premier cas existe lorsque l'unité centrale 113 reçoit une commande de commutation du protocole à partir de l'ordinateur hôte par l'intermédiaire du circuit d'interface hôte 120, et un autre cas existe lorsque le protocole est commuté en fonction des données du type d'un protocole transmises par la carte à circuit intégré 112. En conséquence, le circuit 11 de création du signal de sélection du circuit de commande 100 transmet le signal de sélection C d'après le protocole à commuter. Ensuite, un signal prédéterminé d'horloge est sélectionné et il est transmis à la carte 112 par le contact 118 de celle-ci. Le mode de réalisation précédent concerne le cas dans lequel l'invention est appliquée à un appareil de lectureécriture dans lequel est montée une carte à circuit intégré. Cependant, l'invention s'applique à d'autres appareils, lors de l'utilisation de plusieurs signaux d'horloge ayant tous des fréquences différentes. Comme indiqué précédemment, dans la structure du circuit 100 de commande selon l'invention, l'opération de commutation commence au changement de niveau du signal d'horloge actuellement transmis par la ligne de sortie après que le niveau du signal de commutation d'horloge C a changé. La transmission du signal d'horloge extrait à la ligne de sortie est ainsi autorisée lorsque le niveau du signal d'horloge extrait après la commutation est changé. Dans cette structure, un signal parmi plusieurs signaux d'horloge source est sélectionné sans augmentation du nombre d'éléments, et le meilleur signal d'horloge, synchronisé sur le signal d'horloge choisi, peut être transmis. En conséquence, le coût de fabrication peut être réduit et la création du bruit peut être évitée au moment de la commutation. En outre, le dispositif de commutation d'horloge permet une réduction au minimum du temps nécessaire à la commutation. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux appareils et procédés qui viennent d'être décrits uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention. REVENDICATIONS 1. Appareil de commutation d'horloge destiné à sélectionner l'un de plusieurs signaux d'horloge dont les fréquences sont différentes, à l'aide d'un signal de sélection, et à transmettre le signal d'horloge à une ligne de sortie, caractérisé en ce qu'il comprend un premier dispositif (21) de détection d'un changement de niveau d'un signal d'horloge actuellement transmis à la ligne de sortie après que le signal de sélection a changé, un dispositif (22) d'extraction de l'autre signal d'horloge, différent du signal d'horloge actuellement transmis, parmi les signaux d'horloge après un retard prédéterminé depuis la détection effectuée par le premier dispositif de détection (21), un second dispositif (23) de détection d'un changement de niveau du signal d'horloge extrait par le dispositif d'extraction (22) en fonction de la détection effectuée par le premier dispositif de détection, et un dispositif (24) de commande de sortie destiné à interrompre la transmission du signal d'horloge à la ligne de sortie à partir du dispositif d'extraction (22) à la suite de la détection effectuée par le premier dispositif de détection (21), et à supprimer l'état d'interruption à la suite de la détection effectuée par le second dispositif de détection (23). 2. Dispositif selon la revendication 1, caractérisé en ce que la phase du signal de sélection et les phases des signaux d'horloge sont indépendantes les unes des autres. 3. Dispositif selon la revendication 1, caractérisé en ce que le premier dispositif de détection (21) comporte un dispositif de détection du moment où le niveau du signal d'horloge actuellement transmis change la première fois après le changement du signal de sélection, et le second dispositif de détection (23) comporte un dispositif de détection du moment où le niveau du signal d'horloge extrait par le dispositif d'extraction (22) change la première fois après la détection effectuée par le premier dispositif de détection (21) 4. Dispositif selon la revendication 1, caractérisé en ce que le premier dispositif de détection (21) possède un dispositif de détection d'une première diminution du niveau du signal d'horloge actuellement transmis après le changement du premier signal de sélection, et le second dispositif de détection (23) comporte un dispositif de détection d'une première diminution du niveau du signal d'horloge extrait par le dispositif d'extraction (22) après la détection effectuée par le premier dispositif de détection (21). 5. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend un circuit d'oscillation destiné à créer un premier et un second signal d'horloge dont les fréquences sont différentes, le premier dispositif de détection (21) comporte une première bascule (12) destinée à transmettre un niveau du signal de sélection sous la commande du signal actuellement transmis à la ligne de sortie, le dispositif d'extraction (22) comprend un circuit à retard (14) destiné à retarder le niveau de transmission du signal de détection par la première bascule (12) d'un temps prédéterminé pour la transmission d'un signal de retard, et un circuit de sélection d'horloge (3, 15, 4, 5) destiné à sélectionner l'un des premier et second signaux d'horloge destiné à être transmis en fonction du signal de retard, et le second dispositif de détection (23) comporte une seconde bascule (16) destinée à transmettre un niveau de sortie de la première bascule (12) en fonction du signal d'horloge transmis par le circuit de sélection d'horloge. 6. Dispositif selon la revendication 1, caractérisé en ce qu'il est destiné à créer un premier et un second signal d'horloge dont les fréquences sont différentes l'une de 1 ' autre, le premier dispositif de détection (21) possède un premier circuit inverseur (13) destiné à inverser le signal d'horloge actuellement transmis à la ligne de sortie, et une première bascule (12) ayant une sortie destinée à transmettre un niveau du signal de sélection en fonction du signal d'une entrée de données à laquelle est transmis le signal de sélection, d'un signal d'une entrée d'horloge à laquelle est transmis un signal de sortie du premier circuit inverseur (13), et d'un signal de sortie du premier circuit inverseur (13), le circuit d'extraction (22) comporte un circuit à retard (14) destiné à retarder le signal de sortie de la première bascule (12) d'un temps prédéterminé afin qu'il transmette un signal de retard, une première porte NON-ET (3) dont une première entrée reçoit le premier signal d'horloge et l'autre entrée reçoit le signal de retard, un second circuit inverseur (15) destiné à inverser le signal de sortie du circuit à retard (14), une seconde porte NON-ET (4) dont une première entrée reçoit le second signal d'horloge et l'autre entrée reçoit un signal de sortie du circuit inverseur, et une troisième porte NON-ET (5) dont une entrée reçoit le signal de sortie de la première porte NON-ET (3) et l'autre entrée reçoit un signal de sortie de la seconde porte NON-ET (4), le second circuit de détection (23) comporte un troisième circuit inverseur (19) destiné à inverser le signal de sortie de la troisième porte NON-ET (5), et une seconde bascule ayant une sortie destinée à transmettre un niveau de sortie de la première bascule (12) sous la commande d'un signal d'entrée d'horloge auquel est transmis un signal de sortie du troisième circuit inverseur (19), d'un signal d'une entrée de données à laquelle est transmis un signal de sortie de la première bascule (12), et d'un signal de sortie du troisième circuit inverseur (19), et le dispositif de commande de sortie (24) comprend une porte OU exclusif (17) dont une première entrée reçoit un signal de sortie de la première bascule (12) et l'autre entrée reçoit un signal de sortie de la seconde bascule, un quatrième circuit inverseur (18) destiné à inverser un signal de sortie de la porte OU exclusif (17), et une porte ET (6) dont une première entrée reçoit un signal de sortie de la troisième porte NON-ET (5) et l'autre entrée reçoit un signal de sortie du quatrième circuit inverseur (18). 7. Procédé de commutation d'horloge destiné à sélectionner l'un de plusieurs signaux d'horloge dont les fréquences sont différentes, d'après un signal de sélection, et à transmettre le signal d'horloge à une ligne de sortie, caractérisé en ce qu'il comprend une première étape de détection d'un changement de niveau d'un signal d'horloge actuellement transmis à la ligne de sortie après que le signal de sélection a changé, une étape d'extraction d'un signal parmi plusieurs signaux d'horloge après un retard prédéterminé depuis la détection effectuée par la première étape de détection, une seconde étape de détection d'un changement de niveau du signal d'horloge extrait par l'étape d'extraction après la détection effectuée par la première étape de détection, et une étape de commande de sortie destinée à interrompre la transmission à la ligne de sortie du signal d'horloge de l'étape d'extraction à la suite de la détection effectuée par la première étape de détection, et à supprimer l'état d'interruption à la suite de la détection effectuée par la seconde étape de détection. 8. Procédé selon la revendication 7, caractérisé en ce que la première étape de détection comporte une étape de détection du moment où le niveau du signal d'horloge actuellement transmis change pour la première fois après le changement du signal de sélection, et la seconde étape de détection comprend une étape de détection du moment où le niveau du signal d'horloge extrait par l'étape d'extraction change pour la première fois après la détection effectuée par la première étape de détection. 9. Procédé selon la revendication 7, caractérisé en ce qu'il est appliqué au circuit de commutation d'horloge d'un appareil de lecture-écriture de carte, et l'appareil de lecture-écriture de carte reçoit et transmet des données échangées avec une carte à circuit intégré (112) en fonction d'un protocole prédéterminé de communication, et effectue la communication entre un ordinateur hôte et l'appareil de lecture-écriture de carte, si bien qu'un signal d'horloge destiné à être transmis à la carte à circuit intégré est commuté par le circuit de commutation.