FR 2751108 A1 19980116 FR 9608736 A 19960712 La présente invention concerne un procédé et un dispositif de mesure applicable aux réseaux de transmission de données par paquets, et notamment à ceux connus sous l'abréviation anglo-saxonne ATM "asynchronous transfer mode". Les paquets transportés dans les réseaux ATM sont dénommés cellules et il peut être intéressant de connaître en un point d'un flot de cellules quelle est, à chaque instant, la proportion de cellules qui satisfont à un critère déterminé: par exemple, quelle est la proportion de cellules correspondant à une connexion donnée, à un service donné, etc. Si on connaît le débit total du flot de cellules, comme c'est par exemple le cas s'il s'agit du flot des cellules ATM empruntant une artère de débit connu, une mesure de proportion permet de déduire une mesure de débit pour les cellules satisfaisant au critère considéré. Par essence même une telle mesure doit donner un résultat à tout instant mais elle doit tenir compte des événements qui se sont passés dans un passé plus ou moins récent. Une simple moyenne glissante peut suffire dans de nombreux cas mais la mise en oeuvre d'un tel algorithme fait en général appel à une file circulaire des dernières valeurs, ce qui requiert des capacités de mémorisation et d'accès indexé à la mémoire. Par ailleurs l'horizon de cette moyenne, c'est-à-dire sa capacité de mémorisation du passé dépend directement de la mémoire physique disponible. Le but de l'invention est de pallier les inconvénients précités grâce à un procédé et un dispositif qui permettent d'effectuer une mesure de proportion requérant des ressources matérielles minimales. A cet effet, I'invention a pour objet un procédé de mesure de proportion de cellules ATM satisfaisant à un critère en un point déterminé d'un réseau de transmission de données par cellules, caractérisé en ce qu'il consiste à attribuer une première valeur numérique aux cellules passant par le point déterminé qui vérifient le critère et une deuxième valeur aux cellules qui ne satisfont pas le critère et à effectuer une moyenne exponentielle de la suite des valeurs un ainsi attribuées à chaque cellule. L'invention a également pour objet, un dispositif pour la mise en oeuvre du procédé précité. D'autres caractéristiques et avantages de l'invention apparaîtront dans la description qui suit faite en regard des dessins annexés qui représentent: - Les figures 1 et 2 des dispositifs pour la mise en oeuvre du procédé selon l'invention. - Les figures 3a à 3c des exemples de résultats obtenus par application du procédé selon l'invention. Dans sa mise en oeuvre le procédé selon l'invention utilise le procédé de calcul connu de la moyenne exponentielle et qui n'est rien d'autre que le résultat d'un filtrage linéaire du premier ordre à temps discret effectué sur une suite de valeurs d'entrée un. La suite xn des états du filtre correspondant est défini par l'équation: xn+l = a. xn + (1 - a) un [1] où a est un paramètre inférieur à 1, proche de 1, qui définit l'horizon du filtre. La suite xn représente ainsi une sorte de moyenne instantanée à plus ou moins long terme des entrées un. Le procédé selon l'invention consiste à attribuer à un une première valeur lorsqu'une cellule passant en un point de mesure déterminé d'un réseau ATM à un instant n satisfait un critère déterminé et en lui fixant une deuxième valeur lorsque la cellule considérée ne satisfait pas ce critère, puis à effectuer un filtrage des valeurs un selon l'équation (1) afin d'obtenir à tout instant une valeur moyenne xn représentant la proportion du nombre de cellules qui satisfont au critère et qui transitent au point de mesure sur le réseau. A titre d'exemple, en fixant la première valeur de un à 256 et la deuxième valeur de un à zéro et en choisissant pour valeur de a une valeur remarquable, telle que 15/16 afin de limiter les opérations de multiplication et de division à des décalages binaires, la valeur de xn donne alors la proportion recherchée sur une échelle de O à 241. Un dispositif correspondant pour la mise en oeuvre du procédé selon l'invention est représenté à la figure 1. Celui-ci comprend, un circuit de détection 1 de cellules correspondant au critère considéré couplé à un circuit de calcul de moyenne exponentielle 2 représenté à l'intérieur d'une ligne fermée en pointillé. Le circuit de détection 1 fourni la valeur un correspondant au critère considéré à l'entrée du circuit de calcul 2 et qui est lu par exemple dans un champ prédéfini de la cellule ATM. Le circuit de calcul 2 comprend, un opérateur d'addition 3 couplé sur une première entrée d'opérande marquée "+" à une première sortie du circuit de détection 1. II comprend également un premier opérateur de décalage 4 qui est couplé à la sortie de l'opérateur d'addition 3 pour fournir la suite des valeurs xn. La sortie du premier opérateur de décalage 4 est couplée à une deuxième entrée d'opérande marquée "+" de l'opérateur d'addition 3 par l'intermédiaire d'un deuxième opérateur de décalage 5 et d'un circuit de retard 6 reliés en série. Une troisième entrée d'opérande marquée "-" de l'opérateur d'addition 3 est couplée à la sortie du circuit de retard 6. Pour correspondre à l'exemple cité où a = 15/16 et un est fixé à 256 ou zéro, le premier opérateur à décalage 4 est réglé pour effectuer un décalage de 4 bits vers la droite, le deuxième opérateur 5 est réglé pour effectuer un décalage de 4 bits vers la gauche. Naturellement, le même résultat peut être obtenu à l'aide d'un microprocesseur microprogrammé. Dans ce cas la relation (1) devient: Xn+1 '((xn > sont les opérateurs de décalage logique comme en langage C. Des résultats comparables peuvent aussi être obtenus avec d'autres valeurs remarquables de a, telles que (2r-2S)/2r. Il suffit pour cela de modifier le dispositif de la façon représentée à la figure 2 où les éléments homologues à ceux de la figure I sont représentés avec les mêmes références. Dans ce cas le premier opérateur 4 est réglé pour effectuer un décalage de r bits vers la droite et le deuxième opérateur 5 est réglé pour effectuer un décalage de r bits vers la gauche. Le dispositif diffère de celui de la figure 1 par l'adjonction d'un troisième opérateur à décalage 7 qui doit être inséré entre le dispositif à retard 6 et l'opérateur d'addition 3 et d'un quatrième opérateur à décalage 8 entre la sortie du détecteur 1 et la première entrée d'opérande de l'opérateur d'addition 3, tous deux pour effectuer un décalage de s bits vers la gauche. Dans le cas où a est égal à (2r-2S)12r et pour un = 29 ou 0 selon que la cellule considérée vérifie ou non le critère en question, la proportion calculée par l'équation suivante est comprise entre 0 et 2q-2r-S+1 soit: Xn+1 =(xn > r (3). Des exemples de résultats obtenus par la mise en oeuvre du procédé selon l'invention sont montrés aux figures 3a, 3b et 3c. La courbe représentée figure 3a montre la proportion mesurée lorsqu'une cellule sur deux satisfait au critère donné. La courbe représentée figure 3b montre la proportion mesurée lorsque chaque cellule satisfait au critère donné avec une probabilité de 60%. (Simulation du hasard par une variable aléatoire uniforme.) La courbe représentée figure 3c montre la proportion mesurée lorsque le débit de cellules satisfaisant au critère donné est ajusté à la sinusoïde en traits fins. (Si la cellule à l'instant n satisfait au critère, la prochaine cellule satisfaisant au critère arrivera à l'instant p, partie entière de n + Ilr(n) .) REVENDICATIONS 1. Procédé de mesure de proportion de cellules ATM satisfaisant à un critère en un point déterminé d'un réseau de transmission de données par cellules, caractérisé en ce qu'il consiste à attribuer (1) une première valeur numérique aux cellules passant par le point déterminé qui vérifient le critère et une deuxième valeur aux cellules qui ne satisfont pas le critère et à effectuer une moyenne exponentielle (2) de la suite des valeurs un ainsi attribuées à chaque cellule. 2. Procédé selon la revendication 1, caractérisé en ce que la moyenne exponentielle (2) de la suite des valeurs un est effectuée à l'aide d'un filtre numérique du premier ordre défini par l'équation: xi+1 =a xn + (I-a)un où a est un paramètre inférieur à 1 mais proche de 1 et xn représente ia suite des états du filtre. 3. Procédé selon la revendication 2, caractérisé en ce qu'il consiste à attribuer à la première valeur de un la valeur 256 et à la deuxième valeur de un la valeur 0. 4. Procédé selon les revendications 2 et 3, caractérisé en ce qu'il consiste à attribuer au paramètre "a" la valeur 15116. 5. Procédé selon la revendication 2, caractérisé en ce qu'il consiste à attribuer au paramètre "a" une valeur définie par la relation (2r-2S)/2retà la première valeur de un la valeur 29 et à la deuxième valeur de un la valeur 0, dans laquelle q, r et s sont des entiers positifs. 6. Dispositif pour la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comprend un circuit de détection (1) de cellules satisfaisant au critère couplé à un circuit de calcul de moyenne exponentielle (2) composé d'un filtre numérique du premier ordre. 7 Dispositif selon la revendication 6, caractérisé en ce que le circuit de calcul de moyenne exponentielle (2) comprend - un opérateur d'addition (3) recevant sur une première entrée d'opérande la suite des valeurs Un - un premier opérateur de décalage (4) qui est couplé en sortie de l'opérateur d'addition (3) pour fournir la suite des valeurs xn - un deuxième opérateur de décalage (5) couplé en série avec un circuit de retard (6) entre la sortie du premier opérateur de décalage (4) fournissant la suite des valeurs xn et une deuxième entrée de l'opérateur d'addition (3), - un troisième opérateur de décalage (7) couplée entre la sortie du circuit de retard (6) et une troisième entrée d'opérande de l'opérateur d'addition (3) et un quatrième opérateur de décalage (8) pour appliquer la suite des valeurs un sur la première entrée d'opérande de l'opérateur d'addition (3). 8. Dispositif selon la revendication 7, caractérisé en ce que le premier opérateur de décalage (4) effectue un décalage de r bits vers la droite, le deuxième opérateur de décalage (5) effectue un décalage de r bits vers la gauche, le troisième opérateur de décalage (7) et le quatrième opérateur de décalage (8) effectuent un décalage de s bits vers la gauche. 9. Dispositif selon les revendications 7 et 8, caractérisé en ce qu'il comprend des opérateurs de décalage ayant respectivement des longueurs de décalage de r = 4 et s = O bits.