FR 2726683 A1 19960510 FR 9511988 A 19951012 Circuit de survoltage d'une tension interne dans un dis positif de mémoire à semi-conducteurs Arrière plan de l'invention 1. Domaine de l'invention La présente invention concerne un circuit de survoltage de tension pour survoler une tension interne dans un dispositif de mémoire à semi-conducteurs. 2. Description des techniques concernées D'une façon générale, la communication d'information dans un dispositif de mémoire à semi-conducteurs tel qu'une mémoire vive dynamique (DRAM) sert à déplacer un potentiel efficace. Le potentiel à l'intérieur de la DRAM construite dans la technologie des transistors CMOS, subit une chute de tension légèrement supérieure à une tension de seuil d'un transistor au cours de sa transmission à travers la zone de jonction du transistor MOS (métal oxyde semiconducteur) . Cette chute de tension provoque une perte d'information et constitue également un inconvénient considérable lorsqu'on effectue avec précision des opérations de lecture et d'écriture de données. Les augmentations continues de la densité et de la capacité d'un dispositif de mémoire à semi-conducteurs, ont produit une augmentation proportionnelle de la consommation de puissance. Pour cette raison, le dispositif de mémoire à semi-conducteurs utilise une source de tension interne pour abaisser la consommation de puissance et pour augmenter la fiabilité de son fonctionnement. Pour lire/écrire correctement des données dans une cellule de mémoire constituée d'un transistor MOS et d'un condensateur, la tension doit être prévue suffisamment élevée pour surmonter la tension de seuil du transistor MOS. Ainsi, la tension survoltée de 1,5 V par rapport à la tension interne, doit être appliquée à la ligne de mots branchée à une grille du transistor MOS. La figure 1 est un schéma représentant un circuit de survoltage de tension interne selon l'art antérieur. Le circuit de survoltage de tension interne de la figure 1 comprend un oscillateur 8 pour fournir en sortie un signal de sortie de niveau de tension interne IVC, des condensateurs de pompage 2 et 4 recevant le signal de sortie de l'oscillateur 8 à l'une de leurs extrémités, des noeuds de pompage A et B respectivement branchés aux autres extrémités des condensateurs de pompage 2 et 4, et un transistor de transmission 6 dont le drain est branché au noeud de pompage A, dont la grille est branchée au noeud de pompage B, et dont la source fournit en sortie une tension survoltée VPP.Un circuit de précharge destiné à précharger les noeuds de pompage A et B à un niveau de tension prédéfini, est également compris dans le circuit, mais supprimé à la figure 1 du fait qu'il ne concerne pas le problème à résoudre par l'invention. En cours de fonctionnement, à l'allumage d'une puce ou au début d'un cycle actif, l'oscillateur 8 commence à osciller à chaque fois que la tension survoltée VPP tombe au-dessous d'un niveau de tension prescrit. Les condensateurs de pompage 2 et 7 sont alors pompés par le signal de sortie de niveau IVC fourni en sortie par l'oscillateur 8. La tension à laquelle le noeud de pompage A est chargé, est appliquée par la jonction du transistor de transmission 6, comme la tension survoltée VPP. Cependant, dans le cas de l'utilisation d'une tension interne plus basse tenant compte d'une consommation de puissance plus basse, il est impossible d'augmenter la tension survoltée VPP à un niveau de tension voulu. La raison en est que, dans le cas d'une précharge des noeuds de pompage A et B par une tension prédéterminée, puis d'un pompage de la tension, les noeuds de pompage A et B ne peuvent être suffisamment survoltés du fait d'une tension de pompage plus basse, et la tension est réduite par la tension de seuil du transistor de transmission 6. Dans le cas où les noeuds de pompage A et B sont préchargés par la tension interne IVC et pompés par la sortie de niveau IVC de l'oscillateur 8, les noeuds de pompage A et B sont montés au niveau 2IVC. La tension survoltée VPP peut être survoltée au niveau de tension de 2IVC Vth (où Vth représente une tension de seuil du transistor de transmission 6). Cependant, lorsque le niveau de tension survoltée VPP augmente, il se produit une chute de tension supérieure à la tension de seuil Vth due à l'effet de corps du transistor de transmission 6. Si l'on utilise une tension interne IVC basse pour éviter une telle chute de tension, la tension survoltée VPP ne peut atteindre un niveau de tension survoltée normale IVC + 1,5V.Même si la tension survoltée VPP atteint le niveau de tension de IVC + 1,5 V, on ne peut assurer un fonctionnement stable de la puce du fait de la détérioration de la capacité de commande. Cela est vrai pour le cas de la précharge des noeuds de pompage A et B par une tension d'alimentation de puissance VCC, puis du pompage des noeuds A et B par la sortie de niveau IVC de l'oscillateur 8. Par exemple, en supposant que la tension externe est de 2,8V, la tension interne IVC est de 2V et le rendement de pompage est de 100%, les noeuds de pompage A et B étant survoltés à 4,8V. Cependant, comme la tension survoltée VPP doit être supérieure à 3,5V comme décrit ci-dessus, la tension grille source Vgs du transistor de transmission 6 tombe au-dessous de 1,3V. Ainsi, même si le transistor 6 est allumé, il est impossible d'obtenir une tension survoltée VPP stable du fait de la réduction de sa capacité de commande. Le circuit de survoltage ayant la construction représentée à la figure 1, est fabriqué selon un processus de fabrication de CMOS typique. Ainsi, un transistor NMOS fabriqué par le processus de fabrication de CMOS, est utilisé pour le transistor de transmission 6. A ce stade, le circuit de la figure 1 pose un problème de rendement de pompage. Il est bien connu de la technique que l'augmentation du niveau de tension appliqué à la source et au drain du transistor MOS, provoque une augmentation de son effet de corps. L'augmentation de la densité du dispositif de mémoire à semi-conducteurs, conduit à une miniaturisation de tous ces éléments de circuit, et à des intervalles plus faibles entre les éléments de circuit. Cela augmente considérablement l'effet de corps du transistor MOS. Par suite, le circuit de survoltage de la figure 1 pose un problème de rendement de pompage faible. De plus, même s'il est possible d'obtenir la tension survoltée de niveau voulu, on ne peut assurer la fiabilité de fonctionnement de la puce du fait de la détérioration de la capacité de commande du transistor de transmission. RESUME DE L'INVENTION La présente invention a donc pour but de créer un circuit de survoltage de tension interne d'un dispositif de mémoire à semi-conducteurs, qui soit capable d'augmenter son rendement de pompage. Un autre but de la présente invention est de créer un circuit de survoltage de tension interne du dispositif de mémoire à semi-conducteurs, qui soit capable d'augmenter le rendement de pompage indépendamment de son effet de corps, même lorsqu'on augmente le niveau de tension survolté. Pour atteindre les buts ci-dessus de la présente invention, le circuit de survoltage de tension interne du dispositif de mémoire à semi-conducteurs comprend un circuit de conversion de tension pour recevoir un signal de niveau de tension interne puis pour convertir ce signal en un signal de sortie de niveau de tension d'alimentation de puissance, un circuit de pompage commandé par le signal de sortie de niveau de tension d'alimentation de puissance fourni en sortie par le circuit de conversion de tension, pour pomper un noeud de pompage préchargé par une tension prédéterminée supérieure au niveau de tension prédéterminé, et un circuit de transmission branché au noeud de pompage, pour fournir en sortie une tension survoltée au-dessus du niveau de tension prédéterminé. Pour atteindre un autre but de la présente invention, le circuit de survoltage de tension interne du dispositif de mémoire à semi-conducteurs comprend un oscillateur pour fournir en sortie à un premier et à un second noeud d'entrée, un signal de sortie de niveau de tension interne ayant un cycle d'oscillation constant, un noeud de survoltage pour fournir en sortie une tension survoltée, un premier et un second noeud de pompage préchargés par une tension prédéterminée, un circuit de conversion de tension pour convertir le signal de sortie de niveau de tension interne appliqué par le premier noeud d'entrée, en le niveau de tension d'alimentation de puissance, un premier condensateur de pompage branché entre le circuit de conversion de tension et le premier noeud de pompage, pour pomper le premier noeud de pompage en réponse au signal de sortie du circuit de conversion de tension, un second condensateur de pompage branché entre le second noeud d'entrée et le second noeud de pompage, pour pomper le second noeud de pompage en réponse au signal de sortie de niveau de tension interne appliqué par le second noeud d'entrée, et un transistor NMOS dont la jonction est branchée entre le pre mier noeud de pompage et le noeud de survoltage, et dont la grille est branchée au second noeud de pompage. Pour atteindre un autre but encore de la présente invention, le circuit de survoltage de tension interne du dispositif de mémoire à semi-conducteurs comprend un oscillateur pour fournir en sortie au premier et au second noeud d'entrée, le signal de sortie de niveau de tension interne ayant un cycle d'oscillation constant, un noeud de survoltage pour fournir en sortie une tension survoltée, un premier et un second noeud de pompage préchargé par une tension prédéterminée, un premier circuit de conversion de tension pour convertir le signal de sortie de niveau de tension interne appliqué par le premier noeud d'entrée, en le niveau de tension d'alimentation de puissance, un second circuit de conversion de tension pour convertir le signal de sortie de niveau de tension interne appliqué par le second noeud d'entrée en le niveau de tension d'alimentation de puissance, un premier condensateur de pompage branché entre le premier circuit de conversion de tension et le premier noeud de pompage, pour pomper le premier noeud de pompage en réponse au signal de sortie du premier circuit de conversion de tension, un second condensateur de pompage branché entre le circuit de conversion de tension et le second noeud de pompage, pour pomper le second noeud de pompage en réponse au signal de sortie du second circuit de conversion de tension, et un transistor NMOS dont la jonction est branchée entre le premier noeud de pompage et le noeud de survoltage, et dont la grille est branchée au second noeud de pompage. BREVE DESCRIPTION DES DESSINS La présente invention sera décrite ci-après de manière plus détaillée à l'aide de modes de réalisation représentés sur les dessins annexés dans lesquels - la figure 1 est un schéma représentant un circuit de survoltage de tension interne conventionnel - la figure 2 est un schéma représentant un circuit de survoltage de tension interne selon la présente invention - la figure 3 est un schéma représentant le circuit de survoltage de tension interne selon une autre forme préférée de réalisation de la présente invention - la figure 4 est un schéma représentant le circuit de survoltage de tension interne selon la troisième forme préférée de réalisation de la présente invention ; et - la figure 5 est un diagramme de formes d'ondes selon l'art antérieur et selon la présente invention. DESCRIPTION DETAILLEE DES FORMES PREFEREES DE REALISATION La figure 2 représente un circuit de survoltage de tension interne selon la présente invention. Le circuit de survoltage de tension interne de la figure 2 comprend un oscillateur 8 pour fournir en sortie à un premier et à un second noeud d'entrée, un signal de sortie de niveau de tension interne IVC ayant un cycle d'oscillation constant, un noeud de survoltage pour fournir en sortie une tension survoltée VPP, un premier et un second noeud de pompage A et B préchargé par une tension prédéterminée, un premier condensateur de pompage 2 formé entre le premier noeud d'entrée et le premier noeud de pompage A, pour pomper le premier noeud de pompage A en réponse au signal de sortie de niveau de tension interne appliqué par l'intermédiaire du premier noeud d'entrée, un circuit de conversion de tension 30 pour convertir la tension interne IVC appliquée par l'intermédiaire du second noeud d'entrée, en un niveau de tension d'alimentation de puissance, un second condensateur de pompage 4 formé entre le circuit de conversion de tension 30 et le second noeud de pompage B, pour pomper le second noeud de pompage B en réponse au signal de sortie du circuit de conversion de tension 30, et un transistor de transmission 6 formé entre le premier noeud de pompage A et le noeud de survoltage, la grille de ce transistor étant commandée par le second noeud de pompage B. Le circuit de conversion de tension 30 comprend un transistor PMOS 10 branché entre la tension d'alimentation de puissance VCC et un noeud de commande N1, un transistor NMOS 14 branché entre le noeud de commande N1 et une tension de masse VSS, ce transistor recevant sur sa grille le signal de sortie de niveau de tension interne IVC provenant de l'oscillateur 8, un transistor PMOS 12 branché entre la tension d'alimentation de puissance VCC et un noeud de sortie N2, et un transistor NMOS 18 branché entre le noeud de sortie N2 et la tension de masse VSS, la grille de ce transistor étant branchée à la sortie d'un inverseur 16 recevant le signal de sortie de l'oscillateur 8 par l'intermédiaire du transistor NMOS 14. La grille du transistor PMOS 10 est branchée au noeud de sortie N2 et la grille du transistor PMOS 12 est branchée au noeud de commande N1. Les transistors PMOS 10 et 12 à branchement croisé, et les transistors MOS 14 et 18 ont une construction différentielle, cette construction différentielle étant typiquement connue sous le nom de circuit de conversion de tension à montage cascode. Si l'on applique à l'entrée la tension interne suffisamment élevée pour faire conduire le transistor NMOS 14, le noeud de commande N1 est déchargé pour passer à un état logique "bas", et le transistor PMOS 12 branché au noeud de commande N1, est allumé. Ainsi, le noeud de sortie N2 est chargé au niveau de la tension d'alimentation de puissance. Par suite, la tension de grille du transistor de transmission 6 est survoltée au niveau 2VCC, de sorte qu'on peut ainsi supprimer la chute de tension due à la tension de seuil Vth du transistor de transmission 6. Cela rend possible de transmettre une grande quantité de charge vers le noeud de survoltage. Même lorsque le circuit fonctionne sous la tension d'alimentation à basse puissance de 2,8V, la tension de grille du transistor de transmission 6 est réglée à 5,6V, et sa tension grille-source Vgs passe à 2,3V (VPP = 3,5V). Ainsi, le transistor de transmission 6 est capable de transmettre une grande quantité de charge vers le noeud de survoltage, et sa capacité de commande peut également être renforcée. Le circuit de survoltage de tension interne de la figure 2 permet d'obtenir la tension survoltée VPP de niveau de tension voulu, en commandant la tension de grille du transistor de transmission 6. La figure 3 représente le circuit de survoltage de tension interne selon une autre forme préférée de réalisation de la présente invention. Le circuit de survoltage de tension interne de la figure 3 comprend un oscillateur 8 pour fournir en sortie à un premier et à un second noeud d'entrée, le signal de sortie de niveau de tension interne ayant un cycle d'oscillation constant, un noeud de survoltage pour fournir en sortie une tension survoltée, un premier et un second noeud de pompage A et B préchargés par une tension prédéterminée, un circuit de conversion de tension 30 pour convertir la tension interne appliquée par l'intermédiaire du premier noeud d'entrée, en le niveau de tension d'alimentation de puissance, un premier condensateur de pompage 2 formé entre le circuit de conversion de tension 30 et le premier noeud de pompage A, pour pomper le premier noeud de pompage A en réponse au signal de sortie du circuit de conversion de tension 30, un second condensateur de pompage 4 formé entre le second noeud d'entrée et le second noeud de pompage B, pour pomper le second noeud de pompage B en réponse au signal de sortie de niveau de tension interne appliqué par l'intermédiaire du second noeud d'entrée, et un transistor de transmission 6 formé entre le premier noeud de pompage et le noeud de survol tage, la grille de ce transistor étant commandée par le second noeud de pompage. Le circuit de conversion de tension 30 comprend un transistor PMOS 10 branché entre la tension d'alimentation de puissance VCC et un noeud de commande N1, un transistor NMOS 14 branché entre le noeud de commande N1 et une tension de masse VSS, ce transistor recevant sur sa grille le signal de sortie de l'oscillateur 8, un transistor PMOS 12 branché entre la tension d'alimentation de puissance VCC et un noeud de sortie N2, et un transistor NMOS 18 branché entre le noeud de sortie N2 et la tension de masse VSS, la grille de ce transistor étant branchée à la sortie d'un inverseur 16 recevant le signal de sortie de l'oscillateur 8 par l'intermédiaire du transistor NMOS 14. La grille du transistor PMOS 10 est branchée au noeud de sortie N2, et la grille du transistor PMOS 12 est branchée au noeud de commande N1. Le fonctionnement du circuit de survoltage de la figure 3 est analogue à celui de la figure 2, mais le circuit de survoltage de la figure 3 permet d'obtenir la tension survoltée VPP de niveau de tension voulu, en commandant la tension de drain du transistor de transmission 6. La figure 4 représente le circuit de survoltage de tension interne selon la troisième forme de réalisation préférée de la présente invention. Le circuit de survoltage de la figure 4 comprend des circuits de conversion de tension 30 et 40 correspondant au premier et au second condensateurs de pompage 2 et 4, ce qui permet ainsi de survolter la tension de pompage jusqu'au double de la tension d'alimentation de puissance VCC, indépendamment de la tension interne basse. Le circuit de survoltage de tension interne de la figure 4 comprend un oscillateur 8 pour fournir en sortie à un premier et à un second noeud d'entrée, le signal de sortie de niveau de tension interne ayant un cycle d'oscillation constant, un noeud de survoltage pour fournir en sortie une tension survoltée, un premier et un second noeud de pompage A et B préchargés par une tension prédéterminée, un premier circuit de conversion de tension 30 pour convertir le signal de sortie de niveau de tension interne appliqué par l'intermédiaire du premier noeud d'entrée, en le niveau de tension d'alimentation de puissance, un second circuit de conversion de tension 40 pour convertir le signal de sortie de niveau de tension interne appliqué par l'intermédiaire du second noeud d'entrée, en le niveau de tension d'alimentation de puissance, un premier condensateur de pompage 2 formé entre le premier circuit de conversion de tension 30 et le premier noeud de pompage A, pour pomper le premier noeud de pompage A en réponse au signal de sortie du premier circuit de conversion de tension 30, un second condensateur de pompage 4 formé entre le second circuit de conversion de tension 40 et le second noeud de pompage B, pour pomper le second noeud de pompage B en réponse au signal de sortie du second circuit de conversion de tension 40, et un transistor de transmission 6 formé entre le premier noeud de pompage A et le noeud de survoltage, le courant ce de transistor étant commandé par le second noeud de pompage B. Comme on peut le voir d'après une telle construction, le circuit de survoltage de la figure 4 permet d'obtenir la tension survoltée VPP de niveau de tension voulu, en commandant à la fois la grille et le drain du transistor de transmission 6. La figure 5 est un diagramme de formes d'ondes représentant le résultat de la simulation selon l'art antérieur et selon la présente invention. Dans les conditions où le cycle de l'oscillateur est de 100ns, la tension survoltée VPP est de 3,75V, et la tension interne est de 2V, la figure 5 montre le résultat de la simulation illustrant la quantité de courant à transmettre vers le noeud de survoltage en cas de précharge du noeud de pompage par la tension d'alimentation de puissance de 2,8V, puis de pompage du noeud de pompage en réponse au signal de sortie de niveau de tension interne de l'oscillateur, ainsi que le résultat de la simulation illustrant la quantité de courant à transmettre au noeud de survoltage en cas de pompage de la grille du transistor de transmission par conversion de la tension interne en la tension d'alimentation de puissance par l'intermédiaire du circuit de conversion de tension. Comme on peut le voir d'après la figure 5, la capacité de commande du transistor de transmission selon la présente invention, peut être renforcée comparativement à l'art antérieur. Comme on peut le voir d'après ce qui précède, la présente invention a pour effet d'améliorer le rendement de pompage indépendamment de son effet de corps, même lorsque le niveau de tension survolté est augmenté. Bien que la présente invention ait été décrite en se référant à ce qu'on considère actuellement comme étant la forme de réalisation la plus pratique et la plus préférable, on comprendra que l'invention n'est pas limitée à la forme de réalisation décrite ici mais, au contraire, est destinée à couvrir diverses modifications et dispositions équivalentes entrant dans l'esprit et le cadre de la présente invention. Par exemple, les spécialistes de la question pourront facilement comprendre qu'au lieu d'utiliser le circuit de conversion de tension de type cascode, on peut également utiliser un autre circuit pour commander la tension à la grille et/ou au drain du transistor de transmission. REVENDICATIONS 1) Circuit de survoltage de tension interne d'un dispositif de mémoire à semi-conducteurs, caractérisé en ce qu'il comprend - des moyens de conversion de tension pour recevoir un signal de niveau de tension interne puis pour convertir ce signal en un signal de sortie de niveau de tension d'alimentation de puissance - des moyens de pompage commandés par le signal de sortie de niveau de tension d'alimentation de puissance fourni en sortie par les moyens de conversion de tension, pour pomper un noeud de pompage pré chargé par une tension prédéterminée supérieure au niveau de tension prédéterminé ; et - des moyens de transmission branchés au noeud de pompage, pour fournir en sortie une tension survoltée au-dessus du niveau de tension prédéterminé. 2) Circuit de survoltage de tension interne selon la revendication 1, caractérisé en ce que le signal de niveau de tension interne a un cycle d'oscillation constant. 3) Circuit de survoltage de tension interne d'un dispositif de mémoire à semi-conducteurs, caractérisé en ce qu'il comprend - un oscillateur pour fournir en sortie à un premier et à un second noeud d'entrée, un signal de niveau de tension interne ayant un cycle d'oscillation constant - un noeud de survoltage pour fournir en sortie une tension survoltée - un premier et un second noeud de pompage préchargés par une tension prédéterminée - un circuit de conversion de tension pour convertir le signal de niveau de tension interne appliqué par le premier noeud d'entrée, en un niveau de tension d'alimentation de puissance - un premier condensateur de pompage formé entre le circuit de conversion de tension et le premier noeud de pompage, pour pomper le premier noeud de pompage en réponse au signal de sortie du circuit de conversion de tension - un second condensateur de pompage formé entre le second noeud d'entrée et le second noeud de pompage, pour pomper le second noeud de pompage en réponse au signal de niveau de tension interne appliqué par l'intermédiaire du second noeud d'entrée ; et - un transistor NMOS dont la jonction est branchée entre le premier noeud de pompage et le noeud de survoltage, et dont la grille est branchée au second noeud de pompage. 4) Circuit de survoltage de tension interne selon la revendication 3, caractérisé en ce que le circuit de conversion de tension comprend un premier transistor NMOS pour décharger un noeud de commande en réponse au signal de niveau de tension interne appliqué par l'intermédiaire du premier noeud d'entrée ; un second transistor NMOS pour inverser le signal de niveau de tension interne, de manière à décharger la charge à un noeud de sortie ; un premier transistor PMOS commandé par le noeud de commande, pour charger le noeud de sortie au niveau de tension d'alimentation de puissance ; et un second transistor PMOS commandé par le noeud de sortie, pour charger le noeud de commande au niveau de tension d'alimentation de puissance. 5) Circuit de survoltage de tension interne d'un dispositif de mémoire à semi-conducteurs, caractérisé en ce qu'il comprend - un oscillateur pour fournir en sortie à un premier et à un second noeud d'entrée, un signal de niveau de tension interne ayant un cycle d'oscillation constant - un noeud de survoltage pour fournir en sortie une tension survoltée - un premier et un second noeud de pompage préchargés par une tension prédéterminée - un premier circuit de conversion de tension pour convertir le signal de niveau de tension interne appliqué par l'intermédiaire du premier noeud d'entrée, en un niveau de tension d'alimentation de puissance - un second circuit de conversion de tension pour convertir le signal de niveau de tension interne appliqué par l'intermédiaire du second noeud d'entrée, en le niveau de tension d'alimentation de puissance - un premier condensateur de pompage formé entre le premier circuit de conversion de tension et le premier noeud de pompage, pour pomper le premier noeud de pompage en réponse au signal de sortie du premier circuit de conversion de tension - un second condensateur de pompage formé entre le second circuit de conversion de tension et le second noeud de pompage, pour pomper le second noeud de pompage en réponse au signal de sortie du second circuit de conversion de tension ; et - un transistor NMOS dont la jonction est branchée entre le premier noeud de pompage et le noeud de survoltage, et dont la grille est branchée au second noeud de pompage. 6) Circuit de survoltage de tension interne selon la revendication 5, caractérisé en ce que le premier circuit de conversion de tension comprend un premier transistor NMOS pour décharger un premier noeud de commande en réponse au signal de niveau de tension interne appliqué par l'intermédiaire du premier noeud d'entrée ; un second transistor NMOS pour inverser le signal de niveau de tension interne, de manière à décharger la charge à un premier noeud de sortie ; un premier transistor PMOS commandé par le premier noeud de commande, pour charger le premier noeud de sortie au niveau de tension d'alimentation de puis sance ; et un second transistor PMOS commandé par le premier noeud de sortie, pour charger le premier noeud de commande au niveau de tension d'alimentation de puissance ; et en ce que le second circuit de conversion de tension comprend un troisième transistor NMOS pour décharger un second noeud de commande en réponse au signal de niveau de tension interne appliqué par l'intermédiaire du second noeud d'entrée ; un quatrième transistor NMOS pour inverser le signal de niveau de tension interne, de manière à décharger la charge à un second noeud de sortie ; un troisième transistor PMOS commandé par le second noeud de commande, pour charger le second noeud de sortie au niveau de tension d'alimentation de puissance ; et un quatrième transistor PMOS commandé par le second noeud de sortie, pour charger le second noeud de commande au niveau de tension d'alimentation de puissance.