FR 2735301 A1 19961213 FR 9507105 A 19950609 INVERSEUR CMOS À CHARGE ACTIVE La présente invention concerne la réalisation d'un inverseur en technologie CMOS. Elle s'applique plus particulièrement à la réalisation d'un inverseur destiné à être alimenté sous une plage de tensions susceptible de varier entre quelques volts et quelques dizaines de volts. Les caractéristiques d'un inverseur CMOS sont essentiellement, sa tension Vg de basculement entre un niveau haut et un niveau bas, sa sensibilité au bruit et sa consommation, en particulier, lors du basculement de l'inverseur entre ses deux états. La figure 1 représente un premier exemple de réalisation d'un inverseur CMOS classique. Un tel inverseur est constitué de deux transistors MOS. Un premier transistor P1 à canal P est connecté, par sa source, à un potentiel positif d'alimentation Vcc. Un deuxième transistor N1 à canal N est connecté, par sa source, à la masse. Les grilles des transistors P1 et N1 sont reliées et constituent une borne d'entrée E de l'inverseur. Les drains des transistors P1 et N1 sont également reliés et constituent une borne de sortie S de l'inverseur. Lorsque la borne d'entrée E est à la masse, la tension de sortie Vs est égale à Vcc, à la chute de tension drain source dans le transistor N1 près. Lorsque la tension d'entrée VE est au potentiel Vcc, la borne de sortie S est à la masse, à la chute de tension drain-source dans le transistor P1 près. Un tel inverseur présente une tension de basculement VB égale à la moitié de la tension d'alimentation Vcc. Cette caractéristique est respectée, quelle que soit la valeur de la tension d'alimentation Vcc et quel que soit le rapport W/L (largeur sur longueur de grille) des transistors P1 et Ni, pourvu que le rapport de géométrie ((W/L)pl/(W/L)N1) entre les transistors P1 et N1 soit de 3. Comme la tension de basculement Vg est égale à Vcc/2, un tel inverseur présente une bonne immunité au bruit. En effet, en cas de bruit se superposant au niveau d'entrée VE, l'inverseur est insensible à ce bruit tant que ce bruit n'excède pas un niveau égal à Vcc/2. Par contre, un inverseur tel que représenté à la figure 1 présente l'inconvénient d'entraîner une consommation élevée lors du basculement de la sortie S entre ses deux états, ou niveaux. En effet, le courant qui traverse les transistors P1 et N1 lorsqu'ils conduisent simultanément, donc lors du basculement, n'est pas limité autrement que par la résistance drain-source à l'état passant RdsON des transistors P1 et N1. Pour réduire le courant de conduction simultanée, on réduit, généralement le rapport W/L des transistors pour augmenter leur résistance drain-source à l'état passant RdsON. Mais, même comme cela, le courant de conduction simultanée pour un inverseur susceptible d'être alimenté, par exemple, entre 5 et 15 volts est, au minimum de l'ordre de 30 microampères. La figure 2 représente un deuxième exemple d'inverseur CMOS classique. Un tel inverseur comporte, comme précédemment, deux transistors, respectivement à canal P P1 et à canal N Ni dont les sources sont respectivement connectées à un potentiel positif Vcc et à la masse. Les drains des transistors P1 et N1 sont, comme précédemment, reliés et constituent la borne de sortie S de l'inverseur. Par contre, la borne d'entrée E de l'inverseur est ici constituée par la grille du transistor P1. La grille du transistor N1 est reliée à la grille et au drain d'un troisième transistor MOS à canal N N2, monté en diode entre une source de courant 1 et la masse. En d'autres termes, le transistor N1 est monte en miroir de courant sur le transistor N2. Lorsque la borne d'entrée E est à la masse, la tension de sortie Vs est égale à Vcc, à la chute de tension dans le transistor P1 près. Le courant qui circule dans les drains des transistors P1 et N1 est alors égal au courant IO fixé par la source 1 et miroité sur le transistor N1. Lorsque la tension d'entrée VE est au potentiel Vcc, la borne de sortie S est à la masse, à la chute de tension dans le transistor N1 près. Le courant de drain Id(Pl) du transistor P1 est alors nul. Lors du basculement de l'inverseur entre ses deux états, la valeur du courant qui circule dans les drains des transistors P1 et N1 est limitée à la valeur du courant Io. Un inverseur tel que représenté à la figure 2 présente une consommation permanente quand son entrée est au niveau bas. Mais, cette consommation est contrôlée dans la mesure où le courant est limité à la valeur du courant 10 de la source de courant 1. On peut donc, par le dimensionnement de la source de courant 1, limiter la consommation d'un tel inverseur, dit, à charge active. Par contre, un inverseur à charge active classique tel que représenté à la figure 2 présente une mauvaise immunité au bruit. En effet, la source de courant 1 est classiquement réalisée pour que le courant 10 soit indépendant de la tension d'alimentation Vcc, en négligeant l'effet dit Early des transistors de cette source de courant 1. En effet, le rôle de la source de courant 1 est de fixer la valeur du courant 10 indépendamment de la tension d'alimentation Vcc pour limiter la consommation de l'inverseur lors de son basculement à une valeur donnée. Or, la tension de basculement Vg est liée à la tension d'alimentation Vcc par un terme proportionnel à la racine carré du courant Io. En effet, la relation qui lie la tension de basculement Vg au courant 10 peut s'écrire où VO représente la tension d'alimentation Vcc diminuée de la tension seuil Vth(P) du transistor P1 et où a représente, pour une technologie donnée, une constante. Ainsi, une tension de basculement Vg égale à Vcc/2 ne peut être obtenue qu'en calculant la valeur du courant 10 par rapport à la tension d'alimentation Vcc du circuit auquel est destiné l'inverseur. Si cette tension d'alimentation Vcc varie, la tension de basculement Vg va suivre cette variation mais en étant toujours inférieure à la tension d'alimentation Vcc d'une même valeur fixée par Io. En supposant que la source de courant 1 est dimensionnée pour fixer le courant 10 à une valeur telle que la tension de basculement Vg est égale à Vcc/2 pour Vcc égal à 15 volts, la tension seuil Vg deviendra égale à 1,5 volts pour une tension d'alimentation Vcc de 9 volts et l'inverseur se retrouvera bloqué si la tension d'alimentation Vcc devient inférieure à 7,5 volts. La présente invention vise à proposer la réalisation d'un inverseur en technologie CMOS qui présente une bonne immunité au bruit même en cas de variations importantes de sa tension d'alimentation Vcc et qui soit de faible consommation même lors du basculement. Pour atteindre cet objet, la présente invention prévoit un inverseur en technologie CMOS du type comportant un premier transistor MOS dont la grille et le drain constituent, respectivement, une borne d'entrée et de sortie de l'inverseur, un deuxième transistor MOS, dont le drain est relié au drain dudit premier transistor et qui est monté en miroir de courant sur un troisième transistor, constituant une charge active commandée par une source de courant, ladite source de courant étant réalisée de sorte que les variations du courant qu'elle délivre soient, en première approximation, proportionnelles au carré d'une tension d'alimentation de l'inverseur. Selon un mode de réalisation de la présente invention, ladite source de courant est constituée d'un quatrième transistor MOS de même type que ledit premier transistor et dont la grille est connectée à une borne d'alimentation à laquelle est également connectée la source dudit troisième transistor constituant ladite charge active, les drains desdits troisième et quatrième transistors étant reliés ensemble et aux grilles desdits deuxième et troisième transistors. Selon un mode de réalisation de la présente invention, les rapports W/L respectifs des largeurs sur les longueurs de grille des premier et quatrième transistors sont choisis pour que le rapport W/L du quatrième transistor divisé par le rapport W/L du premier transistor soit inférieur à l'unité. Selon un mode de réalisation de la présente invention, ledit quatrième transistor est dimensionné en fonction de la plage de courant dans laquelle on souhaite limiter le courant de conduction simultané desdits premier et deuxième transistors. Selon un mode de réalisation de la présente invention, la largeur et la longueur de grille dudit troisième transistor sont identiques à celles dudit deuxième transistor. Selon un mode de réalisation de la présente invention, lesdits premier et quatrième transistors sont des transistors MOS à canal P, lesdits deuxième et troisième transistors étant des transistors MOS à canal N et la grille dudit quatrième transistor étant connectée à la masse tandis que sa source est connectée à une borne positive d'alimentation. Selon un mode de réalisation de la présente invention, lesdits premier et quatrième transistors sont des transistors MOS à canal N, lesdits deuxième et troisième transistors étant des transistors MOS à canal P et la grille dudit quatrième transistor étant connectée à une borne positive d'alimentation tandis que sa source est connectée à la masse. Selon un mode de réalisation de la présente invention, la plage de fonctionnement en tensions d'alimentation de l'inverseur est comprise entre 3 et 20 volts. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles les figures 1 et 2 qui ont été décrites précédemment sont destinées à exposer l'état de la technique et le problème posé la figure 3 représente un premier mode de réalisation d'un inverseur CMOS selon l'invention ;; la figure 4 représente un deuxième mode de réalisation d'un inverseur CMOS selon l'invention la figure 5 représente les caractéristiques respectives de la tension de basculement par rapport à la tension d'alimentation d'inverseurs tels que représentés aux figures 1, 2 et 3 les figures 6A et 6B représentent, en fonction de la tension d'entrée, respectivement la tension de sortie et le courant consommé dans des inverseurs tels que représentés aux figures 1, 2 et 3 pour une tension d'alimentation de l'ordre de 16 volts ; et les figures 7A et 7B représentent, en fonction de la tension d'entrée, respectivement la tension de sortie et le courant consommé dans des inverseurs tels que représentés aux figures 1, 2 et 3 pour une tension d'alimentation de l'ordre de 4 volts. La figure 3 représente un premier mode de réalisation d'un inverseur selon l'invention. Cet inverseur comporte quatre transistors MOS. Un premier transistor P1 à canal P est connecté, par sa source, à un potentiel positif d'alimentation Vcc. La grille du transistor P1 constitue une borne d'entrée E de l'inverseur. Un deuxième transistor N1 à canal N est connecté, par sa source, à la masse. Les drains des transistors P1 et N1 sont reliés et constituent une borne de sortie S de l'inverseur. La grille du transistor N1 est reliée à la grille et au drain d'un troisième transistor à canal N N2 dont la source est connectée à la masse. En d'autres termes, le transistor N1 est monté en miroir sur le transistor N2 lui-même monté en diode. Selon l'invention, le drain du transistor N2 est relié au drain d'un quatrième transistor à canal P P2 constituant une source de courant 1'. La source du transistor P2 est connectée à la tension d'alimentation Vcc et sa grille est, selon l'invention, connectée à la masse. Le fait que la grille du transistor P2 soit connectée à la masse conduit à ce que le fonctionnement du transistor P2 ne se situe pas dans la région ohmique, ou portion linéaire, de la caractéristique de sa résistance drain-source à l'état passant RdsON. En d'autres termes, le transistor P2 est en permanence saturé. Le courant I qui traverse le transistor N2 et qui est reproduit sur le transistor N1 est égal au courant de drain du transistor P2. Comme le transistor P2 est saturé, ce courant est égal, si l'on néglige l'effet Early, à ss(Vgs(N2)-Vth(P)), où Vgs(N2) représente la chute de tension grille-source du transistor N2, où Vth(P) représente la tension seuil d'un transistor MOS à canal P, ici du transistor P2, et où ss dépend essentiellement du rapport W/L du transistor P2. Or, la chute de tension grille-source Vgs(P2) du transistor P2 est égale à Vcc. Ainsi, la relation qui lie le courant I à la tension d'alimentation Vcc peut s'écrire, en négligeant l'effet Early 2 I = ss(Vcc - Vth(P)) Une caractéristique de la présente invention est que le courant I, fixé par le transistor P2 jouant le rôle de source de courant, est, en première approximation, proportionnel au carré de la tension d'alimentation Vcc. Or, la tension de basculement VB de l'inverseur est égale, en négligeant l'effet Early, à où VO représente la différence entre la tension d'alimentation Vcc et la tension seuil Vth(P) d'un transistor MOS à canal P, ici du transistor P1. Comme les tensions seuil Vth(P) des transistors P1 et P2 sont les mêmes, la tension de basculement Vg de l'inverseur selon l'invention peut donc s'écrire VB = (1-K).Vo, où VO est égal à Vcc-Vth(P) et où K représente, pour un inverseur donné, une constante. En effet, K est essentiellement fonction de la géométrie des transistors P1 et P2. K est égal, en négligeant l'ef- fet Early, à la racine carrée du rapport des géométries des transistors P1 et P2. En d'autres termes Un avantage de la présente invention est qu'en dimensionnant convenablement les transistors P1 et P2, la tension de basculement Vg peut être maintenue à la moitié de la tension d'alimentation Vcc pour une large plage de tensions d'alimentation. En effet, les variations de la tension de basculement Vg peuvent désormais être proportionnelles aux variations de la tension d'alimentation Vcc, dans la mesure où ces variations de la tension de basculement Vg sont proportionnelles à la racine carrée du courant I dont les variations sont, en première approximation, proportionnelles au carré de la tension d'alimentation Vcc. Pour que la tension de basculement Vg puisse être maintenue entre 0 volt et la tension d'alimentation Vcc sur toute la plage de fonctionnement en tensions d'alimentation de l'inverseur, on veillera selon l'invention à ce que la géométrie des transistors P1 et P2 soit telle que est inférieur à l'unité. Pour simplifier la détermination pratique des rapports W/L, les transistors P1 et P2 sont dimensionnés, selon l'invention, pour que le rapport de leurs géométries ((W/L)p2/(W/L)pl) soit inférieur à l'unité. Lorsque la borne d'entrée E est à la masse, tous les transistors conduisent. La tension de sortie Vs est alors égale à la tension d'alimentation Vcc diminuée de la chute de tension dans la résistance drain-source à l'étant passant RdsON du transistor P1. Le courant qui circule dans le drain des transistors N1 et P1 est alors égal, en négligeant l'effet Early, au courant qui circule dans le transistor P2, soit I. La tension de sortie VS est donc égale à Vcc-I.RdsON(Pl). Lorsque la tension d'entrée VE devient supérieure à la tension de basculement Vg, le transistor P1 se bloque. Comme le transistor N1 est à canal ouvert, la tension de sortie Vs qui est égale à la chute de tension drain-source du transistor N1 en saturation est sensiblement égale à la masse. Le courant Id(Pi) dans le drain du transistor P1 est alors nul. Lors du basculement, le courant qui circule dans les drains des transistors N1 et P1 est, comme dans le cas de l'inverseur représenté à la figure 2, limité à I. Pour réaliser un inverseur selon l'invention, on se fixe, par exemple, la valeur maximale IMaX du courant I que l'on souhaite obtenir. Puis, on dimensionne le transistor P2 pour qu'à la valeur maximale VccMax de la tension d'alimentation Vcc, la valeur du courant I soit égale à la valeur maximale I choisie. On dimensionne alors le transistor P1 pour respecter la condition K On peut également se fixer une valeur nominale de fonctionnement avec une tension d'alimentation nominale VccNom et un courant nominal INom et dimensionner les transistors P1 et P2 pour qu'à cette valeur nominale, le terme (l-K).Vo soit égal à VccNom/2. A titre d'exemple particulier de réalisation, un inverseur selon ce premier mode de réalisation peut être réalisé avec des transistors possédant des rapports W/L (largeur sur longueur de grille) suivants P1 W/L = 5/70 P2 W/L = 5/280 N1 W/L = 10/40 ; et N2 W/L = 10/40. La plage de fonctionnement en tensions d'alimentation Vcc d'un tel inverseur est, par exemple, comprise entre 3 et 20 volts et sa tension de basculement VB est comprise entre 1,1 volts et 10,5 volts, en tenant compte de l'effet Early dont les conséquences ressortiront de la description des figures 5 à 7. La figure 4 illustre un deuxième mode de réalisation d'un inverseur selon l'invention. Ce deuxième mode de réalisation diffère de celui représenté à la figure 1 par le niveau de sortie, respectivement bas ou haut, dans lequel l'inverseur présente une consommation résiduelle. La borne d'entrée E de l'inverseur tel que représenté à la figure 4 est constituée par la grille du transistor N1. Le transistor P1 est monté en miroir sur le transistor P2, luimême monté en diode entre le potentiel positif d'alimentation Vcc et le drain du transistor N2. La grille du transistor N2 est connectée au potentiel positif d'alimentation Vcc. La borne de sortie S de l'inverseur est toujours constituée par les drains, reliés ensemble, des transistors P1 et N1. Le fonctionnement d'un tel inverseur est similaire à celui du premier mode de réalisation. Cependant, ici, c'est le transistor N2 qui joue le rôle de source de courant 1". Le transistor N2 est toujours saturé et fixe la valeur du courant I tandis que le transistor P2 joue le rôle de charge active. Ainsi, la valeur de la tension de sortie Vs à l'état haut qui est égale à la tension d'alimentation Vcc diminuée de la chute de tension drain-source de saturation du transistor P1, est sensiblement égale à la tension d'alimentation Vcc. La tension de sortie VS est, à l'état bas, égale au produit de la résistance drain-source à l'état passant RdsON du transistor N1 par le courant I. Les relations et conditions qui ont été indiquées en relation avec le premier mode de réalisation se transposent au second mode de réalisation en remplaçant les références aux transistors à canal P par les transistors à canal N et réciproquement. Le choix entre les deux modes de réalisation dépend de l'état de sortie pour lequel on souhaite que le potentiel corresponde au potentiel, respectivement positif ou négatif (la masse), d'alimentation. Les figures 5 à 7 illustrent le fonctionnement d'un inverseur selon le premier mode de réalisation de l'invention représenté à la figure 3 en comparant ses caractéristiques avec celles d'inverseurs classiques tels que représentés aux figures 1 et 2. La figure 5 représente la caractéristique de la tension de basculement Vg en fonction de la tension d'alimentation Vcc. La caractéristique I en pointillés représente la caractéristique d'un inverseur classique tel que représenté à la figure 1 qui suit la pente Vcc/2 partant de l'origine. On a illustré deux exemples d'inverseurs classiques tels que représentés à la figure 2. Les caractéristiques II et II' relatives à ces exemples ont été représentées en traits mixtes. Une première caractéristique II concerne un inverseur dont la source de courant 1 est dimensionnée pour que, sous une tension d'alimentation Vcc de l'ordre de 11 volts, la tension de basculement Vg soit sensiblement égale à Vcc/2. Une deuxième caractéristique II' concerne un inverseur dont la source de courant 1 est dimensionnée pour que, sous une tension d'alimentation Vcc de l'ordre de 4 volts, la tension de basculement Vg soit sensiblement égale à Vcc/2. Comme on le constate, la caractéristique de la tension de basculement VB d'un inverseur classique tel que représenté à la figure 2 présente une pente égale à Vcc. Cela entraîne que l'immunité au bruit d'un tel inverseur n'est bonne que s'il est alimenté sous une tension proche de celle pour laquelle il a été initialement prévu. De plus, même si l'on suppose qu'il n'y a pas de bruit sur la borne d'entrée E, le niveau d'entrée doit être adapté pour que l'inverseur puisse continuer à fonctionner si la tension d'alimentation Vcc varie de manière importante. On a également représenté deux caractéristiques d'un inverseur selon l'invention. Ces deux caractéristiques III et III' présentent une pente sensiblement égale à Vcc/2. Par contre, on a fait apparaître sur ces caractéristiques, l'influence de l'effet Early en supposant que la source de courant 1' était dimensionnée en fonction d'un point de fonctionnement nominal en tension d'alimentation VccNom de 11 volts. Pour des valeurs de tension d'alimentation Vcc qui s'écartent de manière importante du point de fonctionnement nominal pour lequel l'inverseur a été dimensionné, l'effet Early du transistor P2 conduit à de faibles dérives de la tension de basculement Vg par rapport à Vcc/2. Ces dérives sont dues au fait que le courant I est en fait égal à INom(l+e.Vcc), où INom représente la valeur nominale du courant I (déterminée pour obtenir Vg = Vcc/2 à VccN, = 11 volts) et où s représente une constante de faible valeur due à l'effet Early. La relation qui lie alors la tension de basculement VR à la tension d'alimentation Vcc est où f(Vcc) est un terme fonction de la valeur de la tension d'alimentation Vcc. On notera cependant que ces dérives restent faibles dans la mesure où la valeur prise par le terme f(Vcc) est faible. L'origine (Vcc = 0 volt) des caractéristiques III et III' est donnée par (X.K-l).Vth(P), où x est égal à 1 + f(O) et est généralement compris entre 0,8 et 1,2. Les figures 6 et 7 représentent, en fonction de la tension d'entrée VE, la tension de sortie VS (figures 6A et 7A) et le courant de drain Id(P1) du transistor P1 (figures 6B et 7B) d'inverseurs classiques tels que représentés aux figures 1 et 2 et d'un inverseur selon l'invention tel que représenté à la figure 3, pour une tension d'alimentation Vcc, respectivement de l'ordre de 16 volts et 4 volts. Aux figures 6 et 7 les caractéristiques I et II des inverseurs classiques conformes aux figures 1 et 2 ont été représentées, respectivement en pointillés et en traits mixtes. Les caractéristiques III d'un inverseur selon l'invention ont été représentées en traits pleins. L'exemple d'inverseur classique tel que représenté à la figure 1 est supposé être dimensionné de la manière la plus petite possible. En d'autres termes, les largeurs et longueurs de grilles sont choisies les plus faibles possibles pour augmenter la résistance drain-source à l'état passant RdsON des transistors P1 et N1 le plus possible. L'exemple d'inverseur classique tel que représenté à la figure 2 est supposé être dimensionné avec un courant 10 de 5 microampères et pour basculer sur toute la plage de tension. En d'autres termes, son point de fonctionnement à Vcc/2 a été choisi pour que l'inverseur ne soit jamais bloqué sur la plage de tensions considérée. L'exemple d'inverseur selon l'invention tel que représenté à la figure 3 est supposé être dimensionné pour une tension d'alimentation nominale médiane de la plage de tension d'alimentation. Ceci afin de faire apparaître l'influence de l'effet Early sur les caractéristiques de cet inverseur pour les tensions d'alimentation Vcc de 16 volts et de 4 volts. Comme l'illustrent les figures 6A et 7A, l'inverseur selon l'invention bascule à une tension Vg sensiblement égale à Vcc/2. Le léger écart entre la tension de basculement de l'in- verseur selon l'invention (courbes III) et l'inverseur classique tel que représenté à la figure 1 (courbes I) est lié, comme cela a été dit plus haut, à l'effet Early du transistor P2. L'inverseur selon l'invention présente donc une très bonne immunité au bruit sur toute la plage de tensions d'alimentation Vcc. Par contre, la tension de basculement de l'inverseur à charge active classique tel que représenté à la figure 2 et pris pour exemple (courbes II) est d'environ 15 volts pour une tension d'alimentation de l'ordre de 16 volts (figure 6A) et d'environ 3 volts pour une tension d'alimentation de l'ordre de 4 volts (figure 7B). La légère différence de niveau de sortie VS pour une tension d'entrée VE de 0 volt entre l'inverseur III selon l'invention et les inverseurs classiques I et II est liée à la chute de tension dans le transistor P1 qui est, selon l'invention, égale à I.RdsON(Pl). Comme l'illustrent les figures 6B et 7B, l'inverseur classique I tel que représenté à la figure 1 présente un fort courant lors de son basculement. Même avec un dimensionnement le plus faible possible des transistors, ce courant est encore d'environ 600 microampères pour une tension d'alimentation Vcc de l'ordre de 16 volts et d'environ 30 microampères pour une tension d'alimentation Vcc de l'ordre de 4 volts. Le courant de drain Id(P1) du transistor P1 de l'inverseur classique II tel que représenté à la figure 2 est, à l'étant de sortie bas, d'environ 5 microampères que ce soit pour une tension d'alimentation Vcc de l'ordre de 16 volts (figure 6B) ou pour une tension d'alimentation de l'ordre de 4 volts (figure 7B). Le courant du drain Id(Pi) du transistor P1 de l'in- verseur III selon l'invention est, à l'état de sortie bas, d'environ 10 microampères pour une tension d'alimentation Vcc de l'ordre de 16 volts et d'environ 0,6 microampère pour une tension d'alimentation Vcc de l'ordre de 4 volts. En effet, selon l'invention, le courant I évolue proportionnellement au carré de la tension d'alimentation Vcc. Un avantage de la présente invention est qu'elle permet de réaliser un inverseur qui présente une bonne immunité au bruit pour une large plage de fonctionnement en tensions d'alimentation. Un autre avantage de la présente invention est que la consommation résiduelle de l'inverseur ainsi que sa consommation lors du basculement, suivent les variations de la tension d'alimentation Vcc et sont parfaitement ajustées aux valeurs désirées. Ainsi, le courant consommé est, selon l'invention, d'autant plus faible que la tension d'alimentation Vcc est faible. On minimise donc la consommation de 1'inverseur, par exemple, lorsqu'il est associé à un circuit susceptible d'être mis en veille par un dispositif approprié. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensionnements de transistors donnés à titre d'exemple pourront être modifiés en fonction, notamment, de la plage de courants I souhaitée et de la plage de tensions d'alimentation à laquelle l'inverseur est destiné. En outre, les plages de tensions de fonctionnement données à titre d'exemple dépendent de la technologie utilisée et pourront être modifiées en fonction des tensions susceptibles d'être supportées par les transistors dans la technologie utilisée. REVENDICATIONS 1. Inverseur en technologie CMOS du type comportant un premier transistor MOS (P1 ; N1) dont la grille et le drain constituent, respectivement, une borne d'entrée (E) et de sortie (S) de l'inverseur, un deuxième transistor MOS (N1 ; P1), dont le drain est relié au drain dudit premier transistor (P1 ; N1) et qui est monté en miroir de courant sur un troisième transistor (N2 ;P2), constituant une charge active commandée par une source de courant (1' ; 1"), caractérisé en ce que ladite source de courant (1' ; 1") est réalisée de sorte que les variations du courant (I) qu'elle délivre soient, en première approximation, proportionnelles au carré d'une tension d'alimentation (Vcc) de l'inverseur. 2. Inverseur selon la revendication 1, caractérisé en ce que ladite source de courant (1' ; 1") est constituée d'un quatrième transistor MOS (P2 ; N2) de même type que ledit premier transistor (P1 ; N1) et dont la grille est connectée à une borne d'alimentation à laquelle est également connectée la source dudit troisième transistor (N2 ; P2) constituant ladite charge active, les drains desdits troisième (N2 ; P2) et quatrième (P2 ; N2) transistors étant reliés ensemble et aux grilles desdits deuxième (N1 ; P1) et troisième (N2, P2) transistors. 3. Inverseur selon la revendication 2, caractérisé en ce que les rapports W/L respectifs des largeurs sur les longueurs de grille des premier (P1 ; N1) et quatrième (P2 ; N2) transistors sont choisis pour que le rapport W/L du quatrième transistor (P2 ; N2) divisé par le rapport W/L du premier transistor (P1 ; N1) soit inférieur à l'unité. 4. Inverseur selon la revendication 2 ou 3, caractérisé en ce que ledit quatrième transistor (P2 ; N2) est dimensionné en fonction de la plage de courant (I) dans laquelle on souhaite limiter le courant de conduction simultané desdits premier (P1 ; N1) et deuxième (N1 ; P1) transistors. 5. Inverseur selon l'une quelconque des revendications 2 à 4, caractérisé en ce que la largeur et la longueur de grille dudit troisième transistor (N2 ; P2) sont identiques à celles dudit deuxième transistor (N1 ; P1). 6. Inverseur selon l'une quelconque des revendications 2 à 5, caractérisé en ce que lesdits premier (P1) et quatrième (P2) transistors sont des transistors MOS à canal P, lesdits deuxième (N1) et troisième (N2) transistors étant des transistors MOS à canal N et la grille dudit quatrième transistor (P2) étant connectée à la masse tandis que sa source est connectée à une borne positive d'alimentation (Vcc). 7. Inverseur selon l'une quelconque des revendications 2 à 5, caractérisé en ce que lesdits premier (N1) et quatrième (N2) transistors sont des transistors MOS à canal N, lesdits deuxième (P1) et troisième (P2) transistors étant des transistors MOS à canal P et la grille dudit quatrième transistor (N2) étant connectée à une borne positive d'alimentation (Vcc) tandis que sa source est connectée à la masse. 8. Inverseur selon l'une quelconque des revendications 1 à 7, caractérisé en ce que sa plage de fonctionnement en tensions d'alimentation est comprise entre 3 et 20 volts.