FR 2733864 A1 19961108 FR 9505406 A 19950505 CIRCUIT DOUBLEUR DE FREQUENCE L'invention concerne les circuits électroniques fournissant sur leur borne de sortie un signal électrique dont la fréquence est double de celle du signal électrique appliqué à leur borne d'entrée. Pour engendrer un signal électrique dont la fréquence est un multiple entier N d'une fréquence de référence, il est connu d'utiliser un circuit électronique qui comprend une boucle à verrouillage de phase, connue sous l'expression anglo-saxonne "Phase Lock Loop", (en abrégé PLL), associée à un circuit diviseur binaire. Un tel circuit est complexe à mettre en oeuvre et nécessite plusieurs dizaines de transistors pour réaliser un oscillateur, un comparateur de phase, un diviseur binaire et un filtre de boucle. Il est également connu d'utiliser un oscillateur haute fréquence qui est synchronisé à partir d'un signal électrique à une fréquence de référence basse. Une telle manière de faire ne s'applique aisément que dans le cas où l'oscillateur haute fréquence a une fréquence propre qui est relativement précise et stable. En outre, la plage de synchronisation est limitée et des circuits accessoires doivent être utilisés pour s'assurer que le rapport de multiplication est celui qui est souhaité, notamment pour éviter le verrouillage sur des harmoniques. Outre les inconvénients précités, les circuits doubleurs ou multiplicateurs de fréquence de l'art antérieur, du fait qu'ils sont constitués de nombreux transistors, sont consommateurs d'énergie, ce qui constitue une gêne considérable lorsqu'ils sont alimentés par une batterie ou pile. Un but de la présente invention est donc de réaliser un circuit doubleur de fréquence qui ne présente pas les inconvénients signalés ci-dessus pour les circuits de l'art antérieur et, plus particulièrement, un circuit doubleur de fréquence qui est simple à réaliser, ne comprend que peu d'éléments, fournit un signal de sortie ayant une fréquence exactement double de celle du signal d'entrée et ne consomme que peu d'énergie. Un autre but de la présente invention est de réaliser un circuit doubleur de fréquence dont plusieurs exemplaires sont connectés en cascade pour réaliser un multiplicateur de fréquence qui effectue une multiplication de la fréquence du signal d'entrée par une puissance entière de deux. L'invention concerne donc un circuit doubleur de fréquence qui fournit sur sa borne de sortie un signal électrique de forme généralement rectangulaire ayant une fréquence double de celle d'un signal électrique de forme généralement rectangulaire appliqué sur sa borne d'entrée, caractérisé en ce qu'il comprend - un circuit bistable biflanc qui prend l'état logique "1" à chaque transition d'état du signal électrique appliqué sur sa borne d'entrée d'horloge correspondant à la borne d'entrée du circuit doubleur de fréquence, ledit circuit bistable biflanc ayant, en outre, au moins une borne de sortie sur laquelle est pris le signal de sortie du circuit doubleur de fréquence et une borne d'entrée de remise à zéro, - un circuit intégrateur dont la charge et la décharge du condensateur d'intégration sont commandées par au moins le signal de sortie du circuit bistable biflanc et, - un circuit comparateur à la borne d'entrée duquel est appliquée la tension de charge du condensateur dudit circuit intégrateur et dont la borne de sortie est connectée à la borne de remise à zéro du circuit bistable. Le courant de charge du condensateur du circuit intégrateur est déterminé par la valeur moyenne du signal de sortie du circuit bistable biflanc qui est obtenue par un filtre passe-bas auquel est appliqué ledit signal de sortie, la durée de cette charge étant déterminée par le signal apparaissant à la borne de sortie dudit circuit comparateur. Le circuit intégrateur comprend, outre le condensateur d'intégration, un premier transistor connecté au condensateur et dont la valeur du courant est déterminée par le signal de sortie du filtre passe-bas et un deuxième transistor connecté au condensateur et dont l'état ouvert ou fermé est commandé par le signal de sortie du comparateur de manière à court-circuiter le condensateur lorsque la tension de charge a atteint un seuil déterminé. L'invention sera mieux comprise à la lecture de la description suivante d'exemples particuliers de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels - la figure 1 est un schéma électrique d'un circuit doubleur de fréquence présentant des caractéristiques de la présente invention, - les figures 2A, 2B, 2C, 2D et 2E sont des diagrammes en fonction du temps de signaux apparaissant à certains points particuliers du circuit de la figure 1, et - la figure 3 est un schéma électrique d'une variante du circuit doubleur de fréquence selon la présente invention. Sur les figures, les mêmes références désignent les mêmes éléments avec des fonctions identiques. Le circuit doubleur de fréquence 10 selon la présente invention présente une borne d'entrée 11 sur laquelle est appliqué un signal d'entrée électrique E de fréquence Fin et une borne de sortie 12 qui fournit un signal de sortie électrique S de fréquence Fout telle que Fout = 2.Fin. La forme du signal d'entrée E, représentée sur la figure 2A, est du type rectangulaire de facteur de forme égal à l'unité, ce qui correspond à un signal de "forme carrée" et il en est de même du signal de sortie S, représentée sur la figure 2B, mais à une fréquence double. Ainsi, si la période du signal d'entrée E est Tin (figure 2A) celle du signal de sortie S est Tout = Tin/2 (figure 2B). Le circuit doubleur de fréquence 10 comprend essentiellement les circuits élémentaires suivants : un circuit bistable 13, un circuit intégrateur 19 et un inverseur logique 17 utilisé en comparateur. Dans une forme de réalisation correspondant au schéma de la figure 1, le circuit intégrateur 19 comprend un circuit de calcul 14 de la valeur moyenne du signal de sortie S, un circuit inverseur 15 et un circuit intégrateur proprement dit 16. Le circuit de calcul de la valeur moyenne est un filtre passe-bas. Dans une autre forme de réalisation correspondant au schéma de la figure 3, le circuit intégrateur 19 comprend toujours le circuit intégrateur proprement dit 16 mais le filtre passe-bas 14 de la figure 1 est remplacé par un vrai circuit intégrateur 22. Le circuit bistable 13 prend l'état logique "1" à chaque transition d'état, flanc montant ou flanc descendant, du signal d'entrée E qui lui est appliqué sur une première borne d'entrée 20 correspondant à l'entrée du signal horloge ; ce circuit bistable, appelé circuit bistable biflanc présente deux bornes de sortie Q et QN qui fournissent l'une Q, le signal de sortie S et l'autre QN, le signal complémentaire ; le circuit bistable 13 comporte une deuxième borne d'entrée D à laquelle est appliquée une tension constante Vb et une troisième borne d'entrée R, dite de remise à zéro, qui est connectée à la borne de sortie du circuit comparateur 17. Le filtre passe-bas 14 présente une borne d'entrée qui est connectée à la borne de sortie Q du circuit bistable 13 et une borne de sortie qui est connectée à la borne d'entrée du circuit inverseur 15 ; de manière classique, le filtre 14 comprend une résistance R d'entrée et un condensateur C2 connecté entre la résistance R et la masse. La forme de la tension Uf à la borne de sortie du filtre passe-bas 14 est représentée par l'un des deux diagrammes de la figure 2E, tension qui varie quasi linéairement dans un sens ou l'autre selon le créneau du signal qui lui est appliqué. Le circuit inverseur 15 a pour but d'inverser le signal de sortie Uf du filtre passe-bas 14 qui est appliqué sur sa borne d'entrée et fournit un signal de sortie Up (figure 2E) qui est appliqué à la borne d'entrée du circuit intégrateur 16. Outre l'inversion, le circuit inverseur 15 présente un gain important lorsque la tension filtrée Uf a une valeur proche de Vb/2 si Vb est la tension d'alimentation du circuit inverseur, de manière à être au bon niveau de polarisation du transistor Tp. Le circuit intégrateur 16 comprend un condensateur C1 dont une armature est connectée à la masse tandis que l'autre armature est connectée au point commun C de deux transistors Tp et Tn en série. Le transistor Tp est du type à effet de champ et à canal p tandis que le transistor Tn est à effet de champ et canal n, tous les deux étant réalisés suivant la technologie dite MOS, c'est-à-dire métal-oxyde semi-conducteur. L'électrode de commande du transistor Tp est connectée à la borne de sortie du circuit inverseur 15 et reçoit donc le signal Up. L'électrode de commande du transistor Tn est connectée à la borne de sortie QN du circuit bistable biflanc 13. Le circuit comparateur 17 a sa borne d'entrée qui est connectée au point C du circuit intégrateur 16 et sa borne de sortie qui est connectée à la borne d'entrée R du circuit bistable 13. La tension du seuil du basculement est Vs voisine de Vb/2 si Vb est la tension d'alimentation du circuit doubleur de fréquence 10. Le fonctionnement du circuit doubleur de fréquence de la figure 1 sera expliqué en relation avec les figures 1 et 2. A chaque flanc montant ou descendant du signal d'entrée E (figure 2A), le circuit bistable 13 prend l'état logique "1", ce qui donne un flanc montant pour le signal de sortie S sur la borne Q du circuit bistable 13 (figure 2B). Sur la borne QN, le signal est celui de la figure 2C, ce qui bloque le transistor Tn. Le blocage du transistor Tn permet la charge du condensateur C1 par un courant Ic fourni par le transistor Tp dont l'électrode de commande reçoit le signal Up (figure 2E). La tension de charge Uc du condensateur C1 augmente linéairement (figure 2D). Lorsque la tension Uc atteint le seuil de basculement Vs du circuit comparateur 17, ce dernier bascule et son signal de sortie fait basculer le circuit bistable 13 dans l'autre état (état o), ce qui conduit au flanc descendant du signal S (figure 2B) et au flanc montant du signal sur la borne QN. Dans cet état o, le signal QN débloque le transistor Tn, ce qui court-circuite le condensateur C1 et amène la tension Uc à zéro volt. Ainsi, pendant le reste de la durée du signal E, le signal S correspond à l'état "0" du circuit bistable 13. En choisissant la tension de basculement Vs du circuit comparateur 17 rigoureusement égale à Vb/2, la durée Td sera égale à Tin/4. En effet, si le délai Td est supérieur à Tin/4, la tension Uf augmente de sorte que la tension Up diminue, ce qui augmente le courant Ic et accélère la charge du condensateur C1 dont la tension de charge Uc atteint plus rapidement le seuil Vs. Le circuit comparateur 17 bascule plus tôt et la durée Td diminue pour atteindre Tin/4. Un fonctionnement similaire mais inversé conduit à augmenter Td si ce dernier est inférieur à Tin/4. Il en résulte que Td se stabilise à Tin/4. La figure 3 est un schéma d'une variante du circuit doubleur de fréquence représenté sur la figure 1 en vue de diminuer la consommation électrique du circuit, ce qui est important dans certaines applications où la source d'énergie est une pile ou batterie, notamment en horlogerie. Dans cette variante, le circuit comparateur 17 est remplacé par un dispositif connu sous le nom de "Trigger de Schmit" 21. Un tel dispositif réalise une économie d'énergie correspondant au courant direct dans le circuit comparateur 17. Par ailleurs, le circuit 14 est remplacé par un circuit intégrateur 22 comprenant un condensateur C3, deux sources de courant 23 et 24 qui fournissent un courant Iop pour la source de courant 23 et un courant Ion pour la source de courant 24. Ces deux sources de courant sont connectées à une armature du condensateur C3 par un commutateur 25 dont la position est commandée par le signal de sortie S ; l'autre armature du condensateur C3 est à la masse. Lorsque le circuit bistable est à l'état "0" (Q = le condensateur C2 est chargé par un courant Iop et sa tension de charge augmente. Lorsque Q = 1 le condensateur C2 est déchargé par un courant Ion et sa tension de charge diminue. Si les deux courants Iop et Ion sont égaux, le rapport cyclique du signal de sortie S est égal à l'unité. Le commutateur 25 peut être réalisé sous la forme d'un circuit inverseur dont les deux bornes d'alimentation sont connectées respectivement aux sources de courant 23 et 24, la borne d'entrée étant connectée à la borne Q du circuit bistable biflanc 13. Afin de réaliser un multiplicateur de fréquence dont la fréquence du signal de sortie serait une puissance entière de deux, plusieurs doubleurs de fréquence, identiques à ceux décrits en relation avec les figures 1 et 3, sont connectés en cascade. Le nombre de doubleurs de fréquence qui peuvent être mis en cascade dépend de la précision avec laquelle on peut obtenir la symétrie du circuit inverseur 15 (figure 1) ou des courants Iop et Ion (figure 3). Ainsi, dans le cas de trois doubleurs de fréquence en cascade, la précision devra être de 6% et elle devra être de 3 % pour quatre doubleurs de fréquence.De manière générale, si n est le nombre de circuits doubleurs en cascade, le coefficient multiplicateur de fréquence sera 2n Les valeurs des autres éléments du circuit doubleur de fréquence ne sont pas critiques pour un montage en cascade. Le circuit doubleur de fréquence selon l'invention présente plusieurs avantages par rapport aux circuits doubleurs, à savoir - une dynamique de fonctionnement qui atteint 4 ou 5 ordres de grandeur, ce qui est irréalisable avec un circuit comportant un oscillateur synchronisé - la fréquence du signal de sortie est toujours le double de celle du signal d'entrée car il n'y pas d'équilibre possible avec un rapport cyclique différent de l'unité, ce qui est à comparer avec les dispositifs du type PLL ou à oscillateur synchronisé pour lesquels des précautions sont à prendre pour garantir un rapport donné - la réalisation du circuit doubleur de fréquence selon l'invention ne nécessite que peu d'éléments, par exemple 36 transistors MOS, et les valeurs et performances de ces éléments ne sont pas critiques sauf en ce qui concerne le circuit inverseur 15 selon le nombre d'étages en cascade - la consommation électrique du circuit doubleur de fréquence est proportionnelle à la fréquence du signal d'entrée si on néglige la consommation statique des circuits inverseurs et celle du Trigger de Schmit. REVENDICATIONS 1. Un circuit doubleur de fréquence qui fournit sur sa borne de sortie (12) un signal électrique (S) de forme généralement rectangulaire ayant une fréquence double de celle d'un signal électrique d'entrée (E) de forme généralement rectangulaire appliqué sur sa borne d'entrée (11), caractérisé en ce qu'il comprend - un circuit bistable biflanc (13) qui prend l'état logique "1" à chaque transition d'état du signal électrique appliqué sur sa borne d'entrée d'horloge (20) correspondant à la borne d'entrée du circuit doubleur de fréquence, ledit circuit bistable biflanc ayant, en outre, au moins une borne de sortie (Q ou QN) sur laquelle est prise le signal de sortie du circuit doubleur de fréquence et une borne d'entrée de remise à zéro (R), - un circuit intégrateur (19) dont la charge et la décharge du condensateur d'intégration (C1) sont commandés par au moins le signal de sortie du circuit bistable biflanc (13) et, - un circuit comparateur (17, 21) à la borne d'entrée duquel est appliquée la tension de charge (Uc) du condensateur d'intégration (C1) dudit circuit intégrateur (19) et dont la borne de sortie est connectée à la borne de remise à zéro (R) du circuit bistable biflanc (13). 2. Circuit doubleur de fréquence selon la revendication 1, caractérisé en ce que ledit circuit intégrateur (19) comprend un circuit de calcul (14, 22) de la valeur moyenne du signal de sortie du circuit bistable biflanc (13) et un circuit de charge et de décharge d'un condensateur (C1) dont le courant de charge dépend de ladite valeur moyenne. 3. Circuit doubleur de fréquence selon la revendication 2, caractérisé en ce que le circuit de calcul de la valeur moyenne du signal de sortie du circuit bistable biflanc (13) est un filtre passe-bas. 4. Circuit doubleur de fréquence selon la revendication 2, caractérisé en ce que le circuit de calcul de la valeur moyenne du signal de sortie du circuit bistable biflanc (13) est un circuit intégrateur dont le condensateur (C3) est connecté à deux sources de courant (23, 24) fournissant des courants égaux (Iop, Iom) par l'intermédiaire d'un commutateur dont la position est commandée par le signal de sortie du circuit bistable biflanc (13) de manière à charger le condensateur (C3) pour une position du commutateur (25) et à la décharger pour l'autre position du commutateur (25). 5. Circuit doubleur de fréquence selon l'une des revendications 1 à 4, caractérisé en ce que ledit circuit de charge et de décharge du condensateur (C1) comprend un premier transistor (Tp) dont la valeur du courant est commandé par le signal de sortie du circuit de calcul de la valeur moyenne et par un deuxième transistor (Tn) dont l'état ouvert ou fermé est commandé par le signal de sortie du circuit bistable biflanc (13). 6. Circuit doubleur de fréquence selon la revendication 3, caractérisé en ce qu'il comprend, en outre, un circuit inverseur (15) qui est connecté entre la borne de sortie du filtre passe-bas (14) et l'électrode de commande du transistor de commande de la charge dudit condensateur (C1). 7. Circuit doubleur de fréquence selon l'une quelconque des revendications précédentes 1 à 6, caractérisé en ce que le circuit comparateur (17) est un circuit bistable connu sous le nom de "Trigger de Schmit". 8. Circuit multiplicateur de fréquence par un nombre égal à une puissance entière de deux (2n), caractérisé en ce qu'il comprend n circuits doubleurs de fréquence en cascade selon l'une quelconque des revendications précédentes.