FR 2736488 A1 19970110 FR 9508401 A 19950706 DéTECTEUR DE VERROUILLAGE D'UN D D ULATEUR PSK OU QAM La présente invention concerne les techniques de modulation dites PSK ("Phase-Shift Keying") et QAM ("Quadrature Amplitude Modulation") permettant de transmettre simultanément plusieurs bits. La présente invention concerne plus particulièrement la détection de verrouillage d'un démodulateur PSK ou QAM. La figure 1 représente schématiquement un démodulateur QPSK ("Quadrature PSK") classique. Ce démodulateur sert à extraire d'un signal Sm deux signaux binaires I et Q modulés en quadrature de phase. Le signal Sm est généralement sous la forme Icosot+Qsinot, où cosot et sinot sont deux porteuses de même fréquence /2s, mais en quadrature de phase. Le signal Sm est appliqué sur deux multiplieurs 10 et 11 recevant par ailleurs, respectivement, le signal cosot et le signal sinot délivrés par un oscillateur commandé (VCO) 13 monté dans une boucle à verrouillage de phase.Si la fréquence de l'oscillateur 13 est voisine de la fréquence de porteuse, le multiplieur 10 fournit un signal dont la valeur moyenne correspond au signal I et ayant une composante alternative de fréquence égale au double de la fréquence de porteuse. De même, le multiplieur 11 fournit un signal de valeur moyenne correspondant au signal Q et ayant une composante alternative de fréquence égale au double de la fréquence de porteuse. Des filtres passe-bas 15 suppriment les composantes alternatives des sorties des multiplieurs 10 et 11 et fournissent respectivement les signaux I et Q. Un détecteur de phase 17 reçoit les signaux I et Q et fournit un signal ç indicatif de l'erreur de phase des signaux I et Q. Ce signal ç commande la fréquence de l'oscillateur 13 de manière que l'écart de phase ç tende vers zéro. Généralement, le signal ç est appliqué sur l'oscillateur 13 à travers un filtre passe-bas 19 dont la fréquence de coupure est particulièrement basse afin de ne commander l'oscillateur 13 que par les variations moyennes du signal . La figure 2A illustre une représentation classique, sous forme de "constellation", des combinaisons possibles des signaux binaires I et Q démodulés. Les valeurs du signal I sont reportées selon un axe horizontal I et les valeurs du signal Q sont reportées selon un axe vertical Q. En modulation QPSK, chacun des signaux I et Q prend une valeur positive ou une valeur négative de même amplitude, correspondant aux états logiques haut et bas. La constellation nominale, correspondant au cas où les signaux délivrés par l'oscillateur 13 sont en phase avec les deux porteuses en quadrature, comprend quatre points P1 à P4 symétriques par rapport aux deux axes I et Q. Lorsque les signaux de l'oscillateur 13 sont déphasés d'un angle ç par rapport aux porteuses en quadrature, on obtient dans la figure 2A une constellation effective tournée d'un angle ç par rapport à la constellation nominale P1-P4. En outre, si la fréquence de l'oscillateur 13 est différente de la fréquence de porteuse, l'angle ç se met à croître, c'est-à-dire que la constellation effective se met à tourner, à une vitesse égale à l'écart de fréquence entre la porteuse et l'oscillateur 13. La figure 2B représente la variation de l'erreur de phase ç lorsque cet écart de fréquence est égal à AF. Le signal ç évolue en dent de scie entre -n/4 et +s/4 à une fréquence de 4AF (en effet, la constellation effective retrouve une configuration nominale à chaque quart de tour). Si l'écart de fréquence AF est faible (dans la bande passante du filtre 19), le signal de commande de l'oscillateur 13 suit l'évolution du signal ç et ajuste rapidement la fréquence de l'oscillateur de manière que le signal ç ne parvient pas à atteindre l'une de ses limites -n/4 ou in/4. Par contre, si l'écart AF est important (très supérieur à la fréquence de coupure du filtre 19), le signal ç évolue si rapidement que le signal de commande de l'oscillateur 13 n'a pas le temps de suivre. Alors, le signal ç se met à évoluer en dent de scie comme cela est représenté à la figure 2B, et le signal de commande de l'oscillateur 13 s'établit à la valeur moyenne, c'est-à-dire zéro, de ce signal en dent de scie.En conséquence, l'oscillateur 13 se trouve dans une situation stable mais réglé à une mauvaise fréquence. Pour éviter cette situation, il existe des circuits de détection de verrouillage qui analysent directement le signal ç et indiquent une condition de verrouillage lorsque l'amplitude du signal ç est comprise entre deux seuils. Lorsque le signal ç franchit ces seuils, on force l'oscillateur 13, par exemple, à balayer sa gamme de fréquences jusqu'à ce que l'on obtienne un signal ç évoluant en dessous des seuils. Toutefois, le signal ç est souvent noyé dans le bruit, ce qui rend inefficace sa comparaison à un seuil. Un objet de la présente invention est de prévoir une détection de verrouillage d'un démodulateur qui soit efficace même si le signal d'erreur de phase ç est noyé dans le bruit. Cet objet est atteint grâce à un procédé de détection de verrouillage d'un démodulateur d'au moins un signal susceptible de prendre des niveaux discrets définissant une constellation de points nominaux dans un plan. Le procédé comprend les étapes consistant à définir des zones de référence aux voisinages des points nominaux, une zone de référence étant séparable d'une autre par une bande ou un secteur angulaire passant par l'origine du plan de la constellation, et à signaler un verrouillage si la proportion des points survenant dans les zones de référence est supérieure à la probabilité de survenue des points dans les zones de référence dans une situation de mauvais réglage du démodulateur. Selon un mode de réalisation de l'invention, chacune desdites zones de référence est délimitée par deux droites passant par l'origine du plan de la constellation. Selon un mode de réalisation de l'invention, le procédé est appliqué à une démodulation QPSK. Les droites sont au nombre de quatre et ont pour pentes respectives 2, , , et -2. L'invention vise également un circuit de détection de verrouillage d'un démodulateur QPSK, comprenant deux circuits de valeur absolue recevant respectivement deux signaux démodulés en quadrature ; un circuit de fourniture du maximum et du minimum des sorties des deux circuits de valeur absolue ; des moyens pour valider un compteur en fonction du signe de la différence entre ledit maximum et le produit dudit minimum par un facteur supérieur à 1 ; et des moyens pour activer un signal d'indication de verrouillage quand le contenu du compteur atteint une valeur prédéterminée. Selon un mode de réalisation de l'invention, le compteur est un compteur/décompteur dont le mode de comptage est sélectionné par ledit signe et dont le bit de poids fort constitue le signal d'indication de verrouillage. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers, faite à titre non-limitatif à l'aide des figures jointes parmi lesquelles la figure 1, précédemment décrite, représente schématiquement un démodulateur QPSK classique la figure 2A représente sous forme de constellation les combinaisons possibles des signaux restitués par le démodulateur de la figure 1 la figure 2B représente une évolution possible d'un signal d'erreur de phase la figure 3 représente un exemple de division, selon l'invention, d'un plan de constellation en des zones ayant une forte probabilité de contenir une constellation effective la figure 4 représente un mode de réalisation de circuit de détection de verrouillage selon la présente invention dans le cadre de l'exemple de la figure 3 ; et la figure 5 représente une variante d'un élément du circuit de la figure 4. Un aspect de l'invention est de constater que des points représentatifs, dans un plan de constellation, d'un ou plusieurs signaux restitués par démodulation, ont une probabilité maximale de survenir au voisinage des points d'une constellation nominale, lorsque l'oscillateur de démodulation 13 est bien réglé. Lorsque l'oscillateur est mal réglé, les points effectifs tournent continûment d'un point nominal vers un autre, de sorte que la probabilité maximale n'est pas localisée au voisinage des points nominaux mais uniformément répartie sur des anneaux comprenant les trajectoires des points effectifs. Il en résulte que la probabilité de survenue des points effectifs au voisinage des points nominaux diminue notablement lorsque l'oscillateur est mal réglé. Pour effectuer une détection de verrouillage, la présente invention prévoit de définir des zones de référence dans lesquelles les points ont une probabilité maximale de survenir lorsque l'oscillateur est bien réglé, et une probabilité minimale nettement inférieure dans le cas contraire. Le nombre de points survenant dans ces zones est compté et une condition de verrouillage est détectée lorsque, sur un ensemble de points survenus, la proportion des points comptés dépasse un seuil supérieur à la probabilité minimale. De telles zones de référence peuvent être des zones quelconques entourant les points nominaux, mais on veillera à ce que deux zones puissent être séparées par une bande ou un secteur angulaire passant par l'origine du plan de la constellation. La figure 3 représente un exemple de choix de zones de référence selon l'invention, dans le cadre d'une démodulation QPSK. Une première zone hachurée, affectée aux points nominaux P1 et P3, est délimitée par deux droites D1 et D2 passant par l'origine du plan de la constellation. Une deuxième zone hachurée, affectée aux points nominaux P2 et P4, est définie par deux droites D3 et D4 passant par l'origine. Les droites D1 à D4 ont pour pentes respectives k, 1/k, -1/k, et -k, où k est un nombre supérieur à 1. Pour savoir si un point (I, Q) survient dans l'une des zones de référence ainsi définies, il suffit de vérifier la relation |I|/k max(|l|, IQI) - k min(III, QI ) C Le coefficient k est choisi pour obtenir des zones de référence relativement restreintes tout en assurant une forte probabilité de survenue des points effectifs dans ces zones lorsque l'oscillateur est bien réglé. Avec k=2, la probabilité de survenue des points dans les zones de référence est de 0,41 lorsque l'oscillateur est mal réglé et proche de 1 lorsque l'oscillateur est bien réglé. Le seuil de détection de verrouillage est alors choisi à une proportion de 0,5, par exemple. La figure 4 représente un mode de réalisation de circuit de détection de verrouillage mettant en oeuvre le procédé selon l'invention décrit en relation avec la figure 3. Ce circuit de détection est réalisé sous forme numérique. En effet, la plupart des fonctions du démodulateur de la figure 1 sont souvent réalisées de manière numérique afin qu'elles soient intégrables à faible coût. Les signaux I et Q, numérisés, sont fournis à des circuits de calcul de valeur absolue respectifs 21 et 22. Les sorties |I| II( | et IQI de ces circuits 21 et 22 sont fournies à un commutateur 24 prévu pour transmettre ces sorties telles quelles ou les croiser. Un soustracteur 26 effectue la différence entre les sorties |I| III et IQI et le signe sgn de cette différence commande le commutateur 24. Avec cette configuration, l'une des sorties du commutateur 24 fournit la valeur maximale, max(III, QI), des sorties des circuits 21 et 22, et l'autre la valeur minimale, min(l IQI), des sorties des circuits 21 et 22. Un soustracteur 28 effectue la différence entre la valeur max(III, IQI) et la valeur min(ïîï, QI) préalablement multipliée par k à l'aide d'un multiplieur 30. Si k=2, ce multiplieur 30 réalise un simple décalage à gauche d'un bit par câblage. Le bit de signe sgn fourni par le soustracteur 28 est à 1 lorsque les signaux I et Q correspondent à un point situé dans l'une des zones de référence définies par les droites D1 à D4 de la figure 3. Pour compter le nombre de points survenant dans ces zones de référence, le bit de signe sgn du soustracteur 28 constitue, par exemple, un signal de validation EN d'un compteur 32 cadencé par une horloge CK à la fréquence de survenue des points. Un signal d'indication de verrouillage LOCK est activé lorsque le contenu du compteur 32 atteint un seuil prédéterminé. Ce signal LOCK correspond, par exemple, au bit de poids fort Qn du compteur. Le compteur 32 est périodiquement remis à zéro par un signal RST de fréquence nettement inférieure à la fréquence de survenue des points, par exemple 1000 fois inférieure, de manière à analyser des ensembles de points suffisamment représentatifs. La figure 5 illustre une deuxième solution pour détecter le verrouillage dans le cas où le seuil de détection est fixé à une proportion 0,5. Un compteur/décompteur 36 cadencé par l'horloge CK remplace le compteur 32 de la figure 4. Le signal de validation EN sélectionne son mode comptage par l'état 1 et son mode décomptage par l'état 0. Avec cette configuration, le compteur/décompteur 36 accumule la différence entre le nombre de points "valides" survenant dans les zones de référence et le nombre de points "non-valides" survenant en dehors. S'il survient en moyenne plus de points valides que de points non-valides, le contenu du compteur/décompteur croît et finit par atteindre sa limite supérieure. Le signal d'indication de verrouillage LOCK est fourni, par exemple, par le bit de poids fort Qn du compteur/décompteur. Le temps nécessaire pour atteindre cette limite supérieure, et donc le nombre de points sur lequel on accumule la différence, varient en fonction du nombre de bits du compteur/décompteur et de l'erreur de réglage de l'oscillateur. Le nombre de bits du compteur/décompteur 36 est choisi pour que l'accumulation de la différence soit effectuée sur un ensemble de points suffisamment représentatif. Dans l'exemple de la figure 3, on peut prendre un compteur/décompteur de 8 bits. Le compteur/décompteur est de préférence connecté de manière qu'il sature au lieu de déborder, c'est-à-dire que, lorsqu'il atteint sa limite supérieure ou inférieure sans que son mode ne soit changé, une impulsion d'horloge supplémentaire ne modifie plus l'état du compteur/décompteur. Les zones de référence définies par des droites d'après la figure 3 permettent de réaliser un détecteur de verrouillage particulièrement simple. Bien entendu, ces zones de référence peuvent être délimitées par d'autres figures géométriques, telles que des cercles centrés sur les points nominaux. Le circuit de la figure 4 peut servir à obtenir, outre la détection de verrouillage, des valeurs utiles dans un démodulateur, telles que l'erreur de phase lîl-IQi à la sortie du soustracteur 26 et le module du vecteur (I, Q) exprimé approximativement par max(lII, IQI) + M min(III, QI). La présente invention a été décrite dans le cadre d'une modulation QPSK, où l'on transmet deux bits à l'aide de deux signaux binaires, mais elle s'applique à d'autres types de modulation pour transmettre plusieurs bits, tels que la modu lation QAM, où deux signaux pouvant prendre plus de deux niveaux discrets chacun sont modulés en quadrature. REVENDICATIONS 1. Procédé de détection de verrouillage d'un démodulateur d'au moins un signal (I, Q) susceptible de prendre des niveaux discrets définissant une constellation de points nominaux dans un plan, caractérisé en ce qu'il comprend les étapes suivantes - définir des zones de référence aux voisinages des points nominaux, une zone de référence étant séparable d'une autre par une bande ou un secteur angulaire passant par l'origine du plan de la constellation ; et - signaler un verrouillage si la proportion des points survenant dans les zones de référence est supérieure à la probabilité de survenue des points dans les zones de référence dans une situation de mauvais réglage du démodulateur. 2. Procédé selon la revendication 1, caractérisé en ce que chacune desdites zones de référence est délimitée par deux droites (D1, D2 ; D3, D4) passant par l'origine du plan de la constellation. 3. Procédé selon la revendication 2 appliqué à une démodulation QPSK, caractérisé en ce que lesdites droites sont au nombre de quatre et ont pour pentes respectives 2, , -, et -2. 4. Circuit de détection de verrouillage d'un démodulateur QPSK, caractérisé en ce qu'il comprend - deux circuits de valeur absolue (21, 22) recevant respectivement deux signaux (I, Q) démodulés en quadrature - un circuit (24, 26) de fourniture du maximum et du minimum des sorties des deux circuits de valeur absolue - des moyens (28, 30) pour valider un compteur (32, 36) en fonction du signe de la différence entre ledit maximum et le produit dudit minimum par un facteur (k) supérieur à 1 ; et - des moyens pour activer un signal (INCA) d'indication de verrouillage quand le contenu du compteur atteint une valeur prédéterminée. 5. Circuit selon la revendication 4, caractérisé en ce que le compteur est un compteur/décompteur (36) dont le mode de comptage est sélectionné par ledit signe et dont le bit de poids fort constitue le signal d'indication de verrouillage.