FR 2729030 A1 19960705 FR 9416034 A 19941230 Procédé de reconfiguration dynamique d'un signal présentant un entrelacement temporel, récepteur et signal correspondants. Le domaine de l'invention est celui de la transmission de signaux numériques (ou de signaux analogiques échantillonnés et numérisés) vers un ou plusieurs récepteurs. Plus précisément, I'invention s'applique aux systèmes de transmission permettant la transmission d'un multiplex formé généralement (mais pas exclusivement) de plusieurs signaux source indépendants, selon une structure de multiplex redéfinissable en fonction des besoins, et mettant en oeuvre un entrelacement temporel des éléments de données formant ces signaux-source. Un domaine particulier de l'invention est la transmission de signaux mettant en oeuvre simultanément une pluralité de fréquences porteuses codées chacune par des éléments de données numériques distincts. De tels signaux sont généralement désignés par le terme FDM (Frequency Division Multiplex (multiplex de fréquences)). Un exemple particulier de ces signaux, auquel s'applique notamment l'invention, est les signaux OFDM (Orthogonal Frequency Division Multiplex (multiplexage de fréquences orthogonales)). Un signal OFDM est par exemple utilisé dans le système de diffusion numérique décrit notamment dans le brevet français FR-86 09622 déposé le 2 juillet 1986 et dans le document "Principes de modulation et de codage canal en radiodiffusion numérique vers les mobiles" (M. Alard et R. Lassalle ; Revue de l'U.E.R, n" 224, août 1987, pp. 168190), et connu sous le nom de système COFDM (Coded Orthogonal Frequency Division Multiplex (multiplexage de fréquences orthogonales codées)). Ce système COFDM a notamment été développé dans le cadre du projet européen DAB (Digital Audio Broadcasting (diffusion audionumérique)). ll est également candidat à la normalisation pour la diffusion terrestre de la télévision numérique. Les signaux transmis par de tels systèmes se présentent sous la forme de trames successives, chaque trame comprenant l'ensemble des fréquences porteuses. Plusieurs signaux source peuvent donc être transportés simultanément, chaque signal source étant par exemple, à un instant donné, associé à un jeu de fréquences. Par signal source, on entend bien-sûr aussi bien des signaux tout à fait indépendants, correspondant à diverses applications (sons, images, télématique, données,..) que des signaux distincts (ou flux) d'une même application (par exemple voies droite et gauche pour un signal stéréophonique, sous-titrage, traduction, images associés à un signal principal,etc..). On comprend aisément qu'il est souhaitable que la structuration de la trame en canaux de données (correspondant à chaque signal source) soit modifiable en fonction des besoins. Par exemple, une station peut n'émettre qu'épisodiquement, et n'avoir donc besoin de ressources de transmission qu'à ses instants d'émission. Une application peut également voir ses besoins varier au cours du temps : transmission stéréophonique de la musique et monophonique de la parole, ajout d'un signal sonore de traduction, transmission d'une illustration etc... Un autre exemple est encore celui de la radiomessagerie, où les besoins varient en permanence. Plus généralement, I'administrateur du réseau peut souhaiter, pour quelque raison que ce soit, changer la structure des trames. Une technique permettant de gérer la structuration en trames et sa reconfiguration est décrite dans le brevet FR-90 16383 du 19 décembre 1990, au nom des mêmes déposants et ayant pour titre "système de transmission de données par répartition dans l'espace temps-fréquence, avec structuration en canaux". Selon cette technique, au moins certaines trames comprennent, périodiquement, un descriptif de la structure courant. Ainsi, tout récepteur peut connaître cette structure, de façon à extraire le ou les signaux qui l'intéressent. Cette technique a été introduite dans la norme DAB. Dans cette norme, la trame est divisée en souscanaux. On conserve par la suite cette terminologie, sans que, bien sûr, elle soit limitative de l'invention. ll convient de noter que, au contraire l'invention peut s'appliquer à tout type de structuration. Notamment, il est possible de prévoir plusieurs niveaux de structuration. Notamment, il est possible de prévoir plusieurs niveaux de structuration (canaux, sous-canaux...), plusieurs types de souscanaux (transparent et par paquets, par exemple), etc.. Un changement de structuration, ou reconfiguration de multiplex, peut être demandé à tout instant (la norme DAB prévoyant un délai minimum de 16 trames, pour des raisons expliquées par la suite). Un problème se présente cependant lors de chaque reconfiguration, du fait de l'entrelacement temporel. ll n'est en effet pas possible de changer instantanément de structure. ll existe en régime transitoire de N trames, N étant la profondeur de l'entrelacement temporel. Plus précisément, si on considère les N trames de la phase transitoire suivant une décision de reconfiguration, on constate qu'elles devraient être partiellement construites selon la structuration précédente (éléments numériques entrelacés précédemment à la commande de reconfiguration) et partiellement selon la nouvelle structuration (éléments numériques entrelacés après la commande). Ainsi, dans le cas du DAB, on sait que le procédé d'entrelacement temporel conduit à introduire un retard global de 15 trames (à 24 ms, soit 360ms). Ce retard est partagé entre l'émission (entrelacement) et la réception (désentrelacement). En fait, un bit donné est retardé de p trames à l'émission, lors de l'entrelacement, et de (15-p) trames à la réception lors du désentrelacement. Le nombre p est déterminé par le rang du bit, modulo 16 dans le sous canal. Pour introduire ces retards, on doit, pour chaque sous canal, mémoriser les bits de ce sous canal correspondant au 16 trames les plus récentes. La mémoire d'entrelacement contient donc tous les bits de l'ensemble des souscanaux sur un horizon de 16 trames. L'allocation mémoire retenue est identique à celle de la trame (dite trame CLF), mais avec une profondeur de 16 trames. Chaque souscanal ayant un nombre entier d'unités de capacités de 64 bits (ou CU, pour le terme anglais "capacity unit"), il s'agit donc de partager la mémoire avec une granularité de 64 bits. La figure 1 permet de se rendre compte de cette allocation mémoire pour un exemple à 3 sous-canauxl 1, 12, 13. La structure de la trame 14 comprend 864 CU. Une case mémoire 16 du plan mémoire 17 peut donc être caractérisé par deux nombres que l'on peut appeler i et j (colonne, ligne).i correspond au rang du bit dans la trame et varie de O à 55295, j correspond à l'indice de la trame CIF et varie de O à 15. Les bits d'un souscanal sont écrits dans cette mémoire de façon à assurer l'entrelacement atemporel. Par exemple, dans le cas de la norme DAB, pour générer la trame CIF d'indice n, le bit de rang i dans le sous canal sera écrit dans lacase caractérisée pari etj = f (i), donc dans la colonne de rang i, mais sur une ligne de rang "j" dépendant de i ou plutôt du reste de la division de i par 16 (une trame CIF étant caractérisée par 55296 bits écrits à la même ligne). La table 1 donne la valeur de la ligne j en fonction du reste de la division de i par 16 et de l'indice n de la trame. TABLE 1 Reste de la division e i par 16 ligne où est écrit le bit de rang i (i rang du bit dans la trame) (trame à laquelle appartient le bit de rang i) o r 1 r-8 2 r-4 3 r-12 4 r-2 5 r-1O 6 r6 7 r-14 8 r-l 9 r-9 10 r-5 11 }-13 12 r-3 13 r-ll 14 r-7 15 r-15 La relecture du souscanal se fait simplement en ligne (père ligne pour la trame d'indice r). Au niveau de la fonction d'entrelacement temporel, la reconfiguration dynamique du multiplex signifie un changement d'allocation des souscanaux dans le trame CIF. Cela peut être un changement de la position d'un ou plusieurs souscanaux dans la trame CIF, sans changement du débit. Cela peut être également un diminution du débit, donc du nombre de CU pour un sous canal ou au contraire une augmentation du débit. Ces 2 derniers événements provoquent également une modification de l'allocation des CU dans la trame CIF. Ce changement est demandé par l'équipement de multiplexage et peut être interprété par une microprocesseur qui connaît, trame après trame, l'allocation des CU dans la trame CI. La norme DAB prévoit que, dans la trame CIF, le changement doit être instantané et qu'une CU soit toujours être composée de bits appartenant au même sous canal. Si on effectue les opérations d'écriture/lecture comme décrit précédemment, cela signifie que dès le changement d'allocation, on va écrire et lire les bits du souscanal à l'emplacement mémoire correspondant à la nouvelle allocation. Après plus de 16 trames, cette mémoire ayant été complètement remplie par le souscanal adéquat, la relecture de cette partie mémoire ne contiendra que des bits de ce même souscanal, et par conséquent la fonction d'entrelacement sera complètement opérationnelle (on se retrouve en régime "établi", ou "normal"). Toutefois, pendant les 15 trames suivant le changement d'allocation, I'emplacement correspondant à la nouvelle allocation contient certes des bits du souscanal nouvellement alloué à cette partie, mais également des bits appartenant au socanal anciennement alloué à cette partie de la mémoire conduit à former des CU contenant des bits de 2 souscanaux différents. Le signal ainsi transmis n'est pas compatible avec la norme pendant cette transition de 15 x 24 ms = 360 ms, ce qui, pour résumer, est dû à l'inertie de la mémorisation des 15 trames précédentes. Les N trames de la phase transitoire sont donc inhomogènes, et donc non décodables. Dans un décodeur, elles correspondront à un bruit, un parasite passager. Pour limiter ce problème, on peut envisager, dès l'instruction de reconfiguration, de construire des trames selon la nouvelle structuration, c'est-à-dire avec des unités de capacité homogène (appartenant à un seul canal). Cette technique ne permet cependant pas de résoudre le problème puisque ces unités de capacité seraient incomplètes pendant la phase transitoire. De plus, cette technique conduit à une perte des derniers éléments de données entrelacés selon la structuration précédente. Enfin, cette technique impose une gestion de mémoire complexe. ll serait en effet nécessaire d'écrire les éléments de données dans une zone mémoire libre. L'inconvénient de cette méthode est d'une part de nécessiter une quantité mémoire supérieure à 16 x 55296 bits, d'autre part de devoir gérer cette mémoire à la manière d'un disque dur d'ordinateur, en ayant en permanence une image de la mémoire occupée et de la mémoire disponible. Cette gestion mémoire peut devenir très complexe puisque dans le cas où par exemple un souscanal doit augmenter son débit, le nombre de CU supplémentaires serait affecté à une zone mémoire non contiguë.Après plusieurs reconfigurations, incluant diverses augmentations et diminutions de débits, la mémoire d'entrelacement risque d'être découpée en un très grand nombre de blocs, alternativement libres et occupés. A titre d'exemple, la figure 2 montre comment une diminution d'un souscanal et une augmentation d'un autre peut conduire à la nécessité d'avoir de la place mémoire supplémentaire, à créer des zones libres, et à partitionner la mémoire allouée à un souscanal donné. La structure précédente 21 prévoit 3 souscanaux 221 à 223, ce qui conduit à l'occupation correspondant du plan mémoire 23. Lors de la reconfiguration, la nouvelle structure 24 prévoit une augmentation du souscanal 221, le décalage en conséquence du souscanal 222 et la réduction du souscanal 223. En conséquence, les données du sous-canal 221, sont écrites à l'ancien emplacement prévu 26, mais également dans une nouvelle zone disponible 25, la zone 27 étant occupée par le souscanal 222. Lorsque le régime normal est à nouveau atteint, le plan mémoire présente une zone vide 28, puisque le souscanal 223 est réduit. On voit donc la gestion de la mémoire peut rapidement devenir très complexe, I'allocation des sous-canaux dans la mémoire d'entrelacement étant complètement indépendante de l'allocation des souscanaux dans la CIF. De plus un souscanal peut être alloué à plusieurs blocs mémoires, à la manière d'un fichier sur un disque dur d'ordinateur. Au bout d'un certain nombre de reconfigurations, il pourrait même être nécessaire de réinitialiser le processus afin de recompacter la mémoire d'entrelacement afin d'éviter de gérer un trop grand nombre de pointeurs, et cette réinitialisation impliquerait une interruption momentanée des programmes. L'invention a notamment pour objectif de pallier ces différents inconvénients de l'état de la technique. Plus précisément, un objectif de l'invention est de fournir un procédé de reconfiguration dynamique de la structure des trames d'un système de transmission, grâce auquel aucune perte de données ni aucune perturbation de la transmission n'apparaît, malgré la mise en oeuvre d'un entrelacement temporel. En d'autre termes, l'invention a pour objectif de fournir un tel procédé, capable de gérer sans perte d'information la phase transitoire due à l'entrelacement, lorsque une reconfiguration est demandée. Un autre objectif de l'invention est de fournir un tel procédé, ne nécessitant aucune augmentation de la capacité de mémorisation, ni à l'émission, ni à la réception. Plus précisément, un objectif de l'invention est de permettre la mise en oeuvre du procédé avec une capacité mémoire correspondant à la taille d'une trame à émettre multipliée par la profondeur de l'entrelacement. Encore un autre objectif de l'invention est de limiter l'augmentation de la complexité due à la mise en oeuvre du procédé. Notamment, un objectif de l'invention est de fournir un tel procédé qui puisse être implanté par exemple sous la forme d'une logique simple peu consommatrice de transistors, dans les composants semionducteurs classiques assurant la réception d'un signal numérique. Un autre objectif de l'invention est de fournir un tel procédé, capable d'accepter tout type de modification de la structuration (taille, nombre et emplacement des souscanaux), sans aucune limitation, quel que soit le rythme de reconfiguration. L'invention a également pour objectif de fournir un tel procédé, qui ne perturbe pas le fonctionnement des récepteurs ne l'incluant pas (en dehors, bien sûr, de la phase transitoire). Un autre objectif de l'invention est de fournir des récepteurs capables de recevoir et décoder les signaux produits par le procédé de l'invention, qui soient simples à mettre en oeuvre, et d'un coût de conception et de production restreint. Ces objectifs, ainsi que d'autres qui apparaitront par la suite, sont atteints à l'aide d'un procédé de reconfiguration dynamique de la structure des trames d'un signal, dans un système de transmission assurant l'émission dudit signal sous la forme de trames successives, comprenant chacune un même nombre d'unités de capacité constituées chacune d'un même nombre d'éléments de données, chacune desdites trames étant de plus structurée en au moins un sousànal, chacun desdits sousànaux correspondant à un signal source distinct et étant formé d'un nombre entier d'unités de capacité, le nombre, l'ordre et/ou le format desdits sous-canaux étant susceptible d'être modifié sous la commande d'une instruction de réallocation définissant une nouvelle structure de trame, un entrelacement temporel sur N trames étant mis en oeuvre sélectivement pour chacun desdits soussanaux, à l'aide d'un plan mémoire formé de N lignes correspondant chacune au contenu d'une trame et dans lequel, en régime normal, les éléments de données sont inscrits en fonction d'une loi d'entrelacement et relus ligne à ligne, procédé selon lequel, en régime transitoire, pour les N trames suivant une instruction de réallocation: la procédure d'inscription desdits éléments de données en fonction de ladite loi d'entrelacement est inchangée, en respectant la nouvelle structure définie par ladite instruction de réallocation ; et une logique spécifique de relecture dudit plan mémoire est mise en oeuvre, de façon que lesdites N trames soient constituées d'unités de capacité homogènes, formées d'éléments de données issus du même signal source. Ainsi selon l'invention, les trames du régime transitoire ne sont pas lues, ligne à ligne, de manière linéaire et selon un ordre d'indice d'adressage strictement croissant, dans la mémoire d'entrelacement. Au contraire, l'invention propose une approche tout à fait nouvelle, que l'homme du métier n'avait jamais envisagée, qui consiste à mettre en oeuvre une logique de relecture spécifique et adaptée. En d'autres termes, lors du régime transitoire, chaque trame à une structure différente, ne correspondant, ni à la structure précédente, ni à la structure courante, et ne suivant plus exactement l'ordre d'entrelacement prédéfini, mais étant toutes formées d'unités de capacité homogènes. Progressivement, la structure des trames peut "glisser" de la structure précédente vers la structure courante. De cette façon, dès lors qu'un récepteur connaît la logique de construction des trames, il lui est possible de reconstruire les signaux source sans perte. On constate que la capacité mémoire est conservée, qu'aucune complexité n'est ajoutée pour l'inscription des éléments, et que le seul ajout par rapport à l'état de la technique est la mise en oeuvre d'une logique de relecture, qui peut être très simple. Cette technique permet d'accepter tout type de reconfiguration, à tout instant, et même si une nouvelle reconfiguration est demandée alors qu'on se trouve en régime transitoire. De façon préférentielle, et au moins pour les unités de capacité affectées à un nouveau souscanal dans ladite nouvelle structure de trame, ladite logique spécifique de relecture consiste à: lire les éléments de données inscrits dans ledit plan mémoire avant ladite instruction de réallocation en fonction de l'organisation définie par la structure précédente; et lire les éléments de données inscrits dans ledit plan mémoire après ladite instruction de réallocation en fonction de l'organisation définie par la nouvelle structure. Dans ce cas, avantageusement, ladite logique de relecture génère un signal de contrôle permettant la sélection d'une adresse de lecture pour chaque élément de données, parmi une première adresse correspondant à la structure précédente et une seconde adresse correspondant à la nouvelle structure. Préférentiellement, lesdites unités de capacité sont constituées d'un nombre entier, supérieure ou égal à 1, de zones de données, chaque zone de données comprenant N éléments de données, et en ce que ledit entrelacement temporel est effectué indépendamment sur des blocs formés de N zones de données de N trames consécutives. Dans ce cas, ledit entrelacement temporel peut consister, pour chaque bloc formé de N lignes et de N colonnes, à calculer une adresse d'inscription dans ledit bloc à partir de l'adresse précédente en: - ajoutant 1 modulo N à l'adresse de colonne, pour déterminer la nouvelle adresse de colonne ; et ajoutant l'adresse de colonne écrite selon la technique bit reverse à l'adresse de ligne modulo N, pour déterminer le nouvelle adresse de ligne. Cela correspond notamment à la technique mis en oeuvre pour la norme DAB. Ledit signal de contrôle est alors avantageusement un signal binaire représentant, pour chaque zone de données, le résultat de la comparaison entre: - le nombre de trames transmises depuis la mise en oeuvre de la nouvelle structure de trame; et la représentation selon la technique bit reverse du rang modulo N de l'élément de données en cours dans ladite zone de données. Selon un mode de réalisation préférentiel, adapté au DAB, N est égal à 16, les éléments de données sont binaires, et dans ledit régime transitoire, on gère cinq compteurs: un compteur de trame (cpttrame) modulo 16; un compteur du nombre de trames écoulées depuis une instruction de reconfiguration (cpt~trame~ch), valant 0 en régime normal et comptant modulo 16; un compteur d'unités de capacité allouées selon la nouvelle structure, sur 10 bits (cptNCU) ; un compteur d'unités de capacité allouées selon la structure précédente, sur 10 bits (cptACU); un compteur de rang de l'élément de donnée binaire dans l'unité de capacité, sur 6 bits (cptfang) ;; et un signal binaire de comparaison entre la valeur dudit compteur du nombre de trames écoulées depuis une instruction de reconfiguration (cpttramech) et des quatre bits de poids fort dudit compteur de rang (cpt~rang), lus selon la technique "bit reverse", et on effectue pour chacun desdits souscanaux des chacune des trames dudit régime transitoire les étapes suivantes: calcul des adresses des blocs dans ledit plan mémoire selon la structure précédente et selon la structure courante; initialisation à 0 des compteurs cpt~NCU, cptACU, cpt rang; pour chaque souscanal: - inscription dans la mémoire des éléments de données binaires à inscrire aux adresses sur 20 bits dont:: les 6 bits de poids faible correspondent audit compteur de rang (cptrang); les 10 bits de poids moyen correspondent audit compteur d'unités de capacité allouées selon la nouvelle structure (cptNCU); les 4 bits de poids fort correspondent à la sommation dudit compteur de trames (cpLtrame) et des 4 bits de poids faible dudit compteur de rang (cpt~rang) lus selon la technique "bit reverse", ledit compteur de rang (cpt~rang) étant incrémenté à chaque élément de données; lecture dans la mémoire des éléments de données binaires à lire aux adresses sur 20 bits dont:: les 6 bits de poids faible correspondent audit compteur de rang (cptrang) ; les 10 bits de poids moyen correspondent audit compteur d'unités de capacité allouées selon la nouvelle structure (cpt~NCU) si ledit signal binaire de comparaison vaut 1 et audit compteur d'unités de capacité allouées selon la structure précédente (cpt~ACU) sinon; les 4 bits de poids fort correspondent audit compteur de trames (cpttrame), ledit compteur de rang (cpt~rang) étant incrémenté à chaque élément de données; incrémentation desdits compteur d'unités de capacité allouées selon la nouvelle structure (cptNCU) et compteur d'unités de capacité allouées selon la structure précédente (cpLACU). L'invention concerne également les émetteurs capables de transmettre ce signal, ainsi que les récepteurs capables de le recevoir, en mettant en oeuvre une procédure symétrique de reconstruction. Elle concerne encore le signal en tant que tel dont les N trames suivant une instruction de réallocation, correspondant aux trames d'un régime transitoire, sont formées chacune d'unités de capacités homogènes, formées d'éléments de données issus du même signal source, obtenues par la mise en oeuvre d'une relecture spécifique d'un plan mémoire dans lequel sont inscrits les éléments de données à transmettre D'autres caractéristiques et avantages de l'invention apparaitront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre illustratif et non limitatif, et des dessins annexés dans lesquels:: la figure 1, déjà commentée en préambule, présente un plan mémoire adapté pour un entrelacement sur 16 trames, dans le cas d'un signal DAB à 3 souscanaux; la figure 2, également commentée en préambule, illustre le problème du partitionnement de la mémoire, dans le cas où une technique visant à mettre en oeuvre instantanément la nouvelle configuration serait mise en oeuvre; la figure 3 illustre de façon générale l'inscription des éléments de données selon l'invention, dans le plan mémoire de la figure 2; la figure 4 présente la technique d'entrelacement mise en oeuvre pour chaque bloc de 16 éléments de données, dans le cas du DAB; la figure 5 est un schéma synoptique décrivant les étapes d'écriture et de lecture selon l'invention, pendant le régime transitoire;; la figure 6 illustre, de façon schématique, un récepteur mettant en oeuvre l'invention. Le mode de réalisation préférentiel décrit par la suite correspond à la technique DAB telle qu'elle est actuellement normalisée. En régime normal, I'émission et la réception correspondant exactement à la norme. En revanche, le régime transitoire est modifié. La figure 3 illustre l'inscription des éléments de donnée. Dans un premier temps, on suit la structuration 31, constituée de 3 souscanaux 311 à 313. Dans cet exemple, le plan mémoire 32 est composé de lignes 331 à 334 correspondant chacune (en régime normal) à une trame à émettre. Chaque trame comprend 7 unités de capacité 34i, comprenant chacune 4 éléments de données 351 à 354. Classiquement, chaque zone mémoire correspondant à chaque sous canal se voit affecter des éléments de données appartenant à ce sous-canal. Ainsi, le sous-canal 311 reçoit les éléments de données repérés par "1", répartis sur deux unités de capacité. De même, respectivement, les souscanaux 312 et 313 reçoivent les éléments de données ';2" et "3". En régime normal, il est clair que les unités de capacité sont homogènes. A un instant donné, une nouvelle configuration 36, ou structuration, de la trame est définie, dans laquelle: le souscanal 361 est augmenté d'une unité de capacité 37; le second souscanal 362 est de taille inchangée, mais est décalé d'une unité de capacité; le troisième souscanal 363 est diminué d'une unité de capacité. A cet instant de nouvelle reconfiguration, le plan mémoire est déjà partiellement rempli, conformément, à la structuration précédente. Cela correspond, sur la figure, aux chiffres inscrits en caractères droits. Dès le changement de configuration, l'inscription est faite selon la nouvelle structuration 36 (chiffres inscrits en italique). Après 4 trames (4 correspondant donc ici à la profondeur de l'entrelacement), on atteint à nouveau un régime normal, avec des unités de capacité homogènes. On comprend que les éléments de données inscrits dans les unités de capacité ayant changées d'affectation ne peuvent pas être homogènes durant la phase transitoite (voir par exemple l'unité de capacité 37). li est à noter que des trames ainsi formées sont contraires à la norme DAB. Ainsi, les trames du régime transitoire ne correspondent ni à la structure précédente ni à la structure courante. n s'agit, pour chaque trame, d'une structure transitoire, que les récepteurs (ou au moins certains d'entre-eux) sont capables de déterminer, de façon symétrique. On présente maintenant un exemple plus spécifique, correspondant au DAB. Chaque souscanal comprend un nombre entier de blocs de 64 bits donc a fortiori un nombre entier de bloc de 16 bits. La loi d'entrelacement est définie modulo 16, donc par bloc de 16 bits également. Dans la mémoire d'entrelacement, on peut donc raisonner sur un bloc de 16 bits avec une profondeur de 16 trames. Le principe d'adressage écriture/lecture sera identique pour tous les blocs mémoire, quelque soit le canal considéré. La figure 4 représente un bloc de 16 x 16 bits. Afin d'affecter les retards adéquats (voir table 1) à chacun des bits, on écrit les 16 bits colonne après colonne mais à une ligne dont la valeur dépend de la ligne courante et de la valeur de la colonne (ligne courante + "bit reverse" de la valeur de la colonne). Par exemple, pour le 7ième bit, si la ligne courante est 0 (trame "r") on écrit à la colonne 7 et à la ligne 0 + "bit reverse" de 7 = 0 + 0111 (lu en sens inverse) =0+110 = 14 Dans la figure 4, les cases entourées désignent l'écriture des 16 bits de la trame de rang r. Les bits de la trame de rang r + 1 seront écrits de la même façon, mais à la case immédiatement inférieure, et ainsi de suite pour r + 2, r + 3... La lecture de la trame de rang r se fait colonne après colonne, sur la même ligne (ici la ligne 0). La lecture de la trame de rang r + 1 se fera sur la ligne 1 et ainsi de suite. L'écriture se fait toujours dans des cases libres (hachurées dans la figure). En régime établi, les 16 x 16 bits du bloc appartiennent au même canal. On vient de voir que les bits d'une nouvelle trame sont écrits dans des cases définies par le rang de la trame et la position du bit (de0 à 15). Au moment d'un changement d'allocation des sons canaux dans la trame CIF, les bits d'un nouveau souscanal sont écrits dans le même bloc de 16 x 16 bits. Toutefois, I'endroit des écritures ne dépendant pas du souscanal, celleci se feront au même endroit que si le souscanal n'avait pas changé, donc dans des cases libres. Pendant 15 trames, le bloc contiendra des bits des 2 souscanaux, mais on voit qu'il n'y a pas eu "écrasement" des bits utiles. Un aspect essentiel de l'invention est la logique spécifique de relecture. Pendant les 15 trames (suivant le changement la relecture doit se faire) dans les blocs correspondant aux CU nouvellement alloués pour les bits que l'on a écrit depuis le changement et dans les blocs correspondant aux CU anciennement allouées pour les bits qui étaient avant le changement. Les 6 bits de poids faible indiquant la position du bit dans la CU sont inchangés. Seuls, les 10 bits désignant la CU où il faut lire, sont concernés. On voit que plus le nombre de trames passées depuis le changement est grand, plus on va lire des bits dans les blocs correspondant au CU nouvellement alloués. Si on considère l'exemple de la figure 4, et que l'on se place sur la ligne de rang 4, on devra lire dans le bloc nouvellement alloué les bits de rang 0,2,4,8 et 12 sont le bit reverse est 0,4,2,1 et 3, donc dont le bit reverse du rang est inférieure ou égal au nombre de trames écoulées depuis le changement. Un signal appelé "nouvelle trame" est donc généré simplement par comparaison de 2 blocs de 4 bits, l'un étant le nombre de trame écoulées depuis le changement, l'autre dont la représentation en bit reverse du rang modulo 16 du bit à lire. Les 10 bits d'adresse de lecture de 15 à 6 seront affectés aux blocs nuvellement alloués lorsque le signal binaire "nouvelle trame" sera activé et aux blocs anciennement alloués dans le cas contraire. La figure 5 décrit l'organigramme du traitement en cas de changement de configuration du multiplex. En régime normal 51 un compteur de trame à la valeur 0. Lorsqu'une commande de changement de configuration est détectée (52), le compteur de trame prend la valeur 1 (53), pour chacun des souscanaux, on effectue (54): - le calcul 541 des adresses des blocs nouvellement et anciennement alloués dans le plan mémoire d'entrelacement; I'initialisation 542 à zéro de trois compteurs: cpt-NCU: compteur 10 bits noté cpt-NCU [9..0] qui compte les CU nouvellement alloués; cpt-ACU: compteur 10 bits noté cpt-ACU [9..0] qui compte les CU anciennement alloués; cpt-rang: compteur 6 bits noté cpt-rang [5..0] qui compte le rang du bit dans la CU; pour chaque élément de données (boucle 59) bit par exemple (543): - 5431: écriture dans la mémoire à l'adresse d'écriture décrite par: 6 bits de poids faibles [5..0] = cpt-rang [5..0] 10 bits de poids moyen [15..6] = cpt-NCU [9..0] 4 bits de poids fort [19-16] = cpt-trame + cpt-rang [0..3] 5432: lecture dans la mémoire de lecture à l'adresse: 6 bits de poids faible [5..0] = cpt-rang [5..0] 10 bits de poids moyen [15..6] = cpt-NCU [9..0] si nouvelle trame cpt-ACU [9..0] sinon; 4 bits de poids fort = cpt-trame. 5433: incrémentation des compteurs cpt-rang, puis éventuellement cpt NCU et Cpt-ACU; On reboucle (55) ainsi pour chaque souscanal, puis on incrémente 56 le compteur de trame Cpt-tramech modulo 16. Si le Cptcramech est différent de 0, on répète (57) le traitement pour la nouvelle trame. Sinon, on est à nouveau (58) en régime normal. S'il n'y a pas de changement, les valeurs cpt-NCU et cpt-ACU sont égales et le calcul des adresses écritwulecture dans la mémoire d'entrelacement restent valables. La figure 6 illustre de façon schématique un récepteur selon l'invention. Le signal reçu 61 subit tout d'abord, d'une façon classique, dans un module générique de réception 62 les opérations de démodulation, filtrage, échantillonnage,etc... permettant de récupérer les éléments de données 63 formant chaque trame.Ces éléments de données sont écrits dans une mémoire 64 identique à celle mise en oeuvre à l'émission, puis relus pour être transmis à un module 65 de décodage source. L'inscription et la lecture dans la mémoire 64 se font de façon symétrique à la technique miose en oeuvre à l'émission. Plus précisément, les opération sont identiques, à ceci près que l'on assure le désentrelacement des données entrelacées. Un module 66 de gestion des adresses de lecture et d'écriture pilote donc la mémoire 64. Le procédé mis en oeuvre correspond pour l'essentiel à celui illustré en figure 5. Le module 66 exploite donc 5 compteurs: - cpt-trame 671, utilisé pour calculer les bits de poids forts des adresses de lecture et d'écriture; cpt-NCU 672, utilisé pour le calcul de l'adresse lorsque l'on doit considérer la nouvelle structure; cpt-ACU 673, utilisé pour le calcul de l'adresse lorsque l'on doit considérer l'ancienne structure; cpt-rang 674, utilisé pour calculer les bits de poids forts des adresses de lecture et d'écriture; cpt-tramch 675, indiquant le nombre de trames depuis le changement de structure. Le choix entre la nouvelle ou l'ancienne structure se fait toujours en fonction du signal binaire "nouvelle-trame" 68, résultat de la comparaison 69 entre cpt-tramech et les 4 premiers bits de cpt-rang. L'opération de désentrelacement temporel qui est mise en oeuvre dans le récepteur est duale de l'opération d'entrelacement temporel. La seule différence est le calcul des 4 bits de poids fort de l'adresse d'écriture. -Récepteur: 4 bits de poids fort [19..16] = cpt-trame + (15-cpt-rang [0..31) (désentrelacement); - Emetteur: 4 bits fort [19..16] = cpt-trame + cpt-rang [0..3]. Les autres bits de l'adresse-écriture et l'adresse-lecture ont la même expression pour l'entrelacement et le désentrelacement. n est a noter que, en conséquence, la structure d'un émetteur peut être directement déduite de celle du récepteur de la figure 6. En régime normal, (quand cpt-trame-ch vaut 0), le module 66 de gestion de l'adressage fonctionne de façon classique, conformément à la norme. Le changement de structuration est signalé dans un canal spécial de la trame, que le module 66 analyse en permanence. Lorsqu'un changement est mentionné, ce module 66 fait passer le cpt-trameh à 1. Une spécificité du récepteur est que, bien sûr, il n'est pas obligé de prendre en compte toutes les unités de capacité, mais seulement celles correspondant aux souscanaux de l'application qu'il souhaite décoder. Cela permet de réduire fortement les traitements. Pour cela, le module 66 prend en compte une information 610 de sélection, qui correspond par exemple au choix d'un utilisateur. L'invention concerne donc le procédé de mise en oeuvre de la reconfiguration, ainsi que les émetteurs et les récepteurs capables de transmettre et recevoir les signaux ainsi produits. Elle concerne également ces signaux, qui possèdent une construction tout à fait nouvelle et non évidente, en régime transitoire. En effet, chaque trame présente alors une structure spécifique et différente, qui ne correspond ni à la structure courante, ni à la structure précédente. Ces structures transitoires sont déterminées par l'émetteur, à partir des structures précédente et courante, en fonction d'un logique connue du récepteur, de façon que celuici puisse reconstruire les signaux source. REVENDICATIONS 1. Procédé de reconfiguration dynamique de la structure des trames d'un signal, dans un système de transmission assurant l'émission dudit signal sous la forme de trames successives, comprenant chacune un même nombre d'unités de capacité constituées chacune d'un même nombre d'éléments de données, chacune desdites trames étant de plus structurée en au moins un sous-canal, chacun desdits souscanaux correspondant à un signal source distinct et étant formé d'un nombre entier d'unités de capacité, le nombre, l'ordre et/ou le format desdits souscanaux étant susceptible d'être modifié sous la commande d'une instruction de réallocation définissant une nouvelle structure de trame, un entrelacement temporel sur N trames étant mis en oeuvre sélectivement pour chacun desdits sous-canaux, à l'aide d'un plan mémoire formé de N lignes correspondant chacune au contenu d'une trame et dans lequel, en régime normal, les éléments de données sont inscrits en fonction d'une loi d'entrelacement et relus ligne à ligne, caractérisé en ce que, en régime transitoire, pour les N trames suivant une instruction de réallocation: la procédure d'inscription desdits éléments de données en fonction de ladite loi d'entrelacement est inchangée, en respectant la nouvelle structure définie par ladite instruction de réallocation ; et une logique spécifique de relecture dudit plan mémoire est mise en oeuvre, de façon que lesdites N trames soient constituées d'unités de capacité homogènes, formées d'éléments de données issus du même signal source. 2. Procédé selon la revendication 1, caractérisé en ce que, au moins pour les unités de capacité affectées à un nouveau souscanal dans ladite nouvelle structure de trame, ladite logique spécifique de relecture consiste à: lire les éléments de données inscrits dans ledit plan mémoire avant ladite instruction de réallocation en fonction de l'organisation définie par la structure précédente; et lire les éléments de données inscrits dans ledit plan mémoire après ladite instruction de réallocation en fonction de l'organisation définie par la nouvelle structure. 3. Procédé selon la revendication 2, caractérisé en ce que ladite logique de relecture génère un signal de contrôle permettant la sélection d'une adresse de lecture pour chaque élément de données, parmi une première adresse correspondant à la structure précédente et une seconde adresse correspondant à la nouvelle structure. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lesdites unités de capacité sont constituées d'un nombre entier, supérieur ou égal à 1, de zones de données, chaque zone de données comprenant N éléments de données, et en ce que ledit entrelacement temporel est effectué indépendamment sur des blocs formés de N zones de données de N trames consécutives. 5. Procédé selon la revendication 4, caractérisé en ce que ledit entrelacement temporel consiste, pour chaque bloc formé de N lignes et de N colonnes, à calculer une adresse d'inscription dans ledit bloc à partir de l'adresse précédente en: ajoutant I modulo N à l'adresse de colonne, pour déterminer la nouvelle adresse de colonne ; et ajoutant l'adresse de colonne écrite selon la technique bit reverse à l'adresse de ligne modulo N, pour déterminer la nouvelle adresse de ligne. 6. Procédé selon les revendications 3 et 5, caractérisé en ce que ledit signal de contrôle est un signal binaire représentant, pour chaque zone de données, le résultat de la comparaison entre: le nombre de trames transmises depuis la mise en oeuvre de la nouvelle structure de trame; et la représentation selon la technique bit reverse du rang modulo N de l'élément de données en cours dans ladite zone de données. 7. Procédé selon l'une quelconque des revendications 4 à 6, caractérisé en ce que N est égal à 16 et en ce que lesdits éléments de données sont binaires, en ce que, dans ledit régime transitoire, on gère cinq compteurs: un compteur de trame (cpt~trame) modulo 16; un compteur du nombre de trames écoulées depuis une instruction de reconfiguration (cpttramech), valant 0 en régime normal et comptant modulo 16; - un compteur d'unités de capacité allouées selon la nouvelle structure, sur 10 bits (cptNCU); un compteur d'unités de capacité allouées selon la structure précédente, sur 10 bits (cptACU); un compteur de rang de l'élément de donnée binaire dans l'unité de capacité, sur 6 bits (cpt~rang);; et un signal binaire de comparaison entre la valeur dudit compteur du nombre de trames écoulées depuis une instruction de reconfiguration (cpt~trame~ch) et des quatre bits de poids fort dudit compteur de rang (cptrang), lus selon la technique "bit reverse", et en ce qu'on effectue pour chacun desdits souscanaux des chacune des trames dudit régime transitoire les étapes suivantes: calcul des adresses des blocs dans ledit plan mémoire selon la structure précédente et selon la structure courante; initialisation à 0 des compteurs cptNCU, cpt~ACU, cptrang ; pour chaque souscanal: inscription dans la mémoire des éléments de données binaires à inscrire aux adresses sur 20 bits dont:: les 6 bits de poids faible correspondent audit compteur de rang (cptrang); les 10 bits de poids moyen correspondent audit compteur d'unités de capacité allouées selon la nouvelle structure (cptNCU); les 4 bits de poids fort correspondent à la sommation dudit compteur de trames (cpt~trame) et des 4 bits de poids faible dudit compteur de rang (cpt~rang) lus selon la technique "bit reverse", ledit compteur de rang (cpt~rang) étant incrémenté à chaque élément de données; lecture dans la mémoire des éléments de données binaires à lire aux adresses sur 20 bits dont:: les 6 bits de poids faible correspondent audit compteur de rang (cptrang); les 10 bits de poids moyen correspondent audit compteur d'unités de capacité allouées selon la nouvelle structure (cpt~NCU) si ledit signal binaire de comparaison vaut 1 et audit compteur d'unités de capacité allouées selon la structure précédente (cpt~ACU) sinon; les 4 bits de poids fort correspondent audit compteur de trames (cpttrame), ledit compteur de rang (cptrang) étant incrémenté à chaque élément de données; incrémentation desdits compteur d'unités de capacité allouées selon la nouvelle structure (cptNCU) et compteur d'unités de capacité allouées selon la structure précédente (cpt~ACU). 8. Dispositif d'émission d'un signal, dans un système de transmission assurant l'émission dudit signal sous la forme de trames successives, comprenant chacune un même nombre d'unités de capacité constituées chacune d'un même nombre d'éléments de données, chacune desdites trames étant de plus structurée en au moins un souscanal, chacun desdits souscanaux correspondant à un signal source distinct et étant formé d'un nombre entier d'unités de capacité, le nombre, l'ordre et/ou le format desdits souscanaux étant susceptible d'être modifié sous la commande d'une instruction de réallocation définissant une nouvelle structure de trame, ledit dispositif comprenant des moyens d'entrelacement temporel sur N trames agissant sélectivement pour chacun desdits souscanaux, à l'aide d'un plan mémoire formé de N lignes correspondant chacune au contenu d'une trame et dans lequel, en régime normal, les éléments de données sont inscrits en fonction d'une loi d'entrelacement et relus ligne à ligne, caractérisé en ce qu'il comprend des moyens de réalisation spécifique de trames en régime transitoire, pour les N trames suivant une instruction de réallocation, assurant: l'inscription desdits éléments de données en fonction de ladite loi d'entrelacement de façon inchangée, en respectant la nouvelle structure définie par ladite instruction de réallocation ; et la relecture spécifique dudit plan mémoire, de façon que lesdites N trames soient constituées d'unités de capacité homogènes, formées d'éléments de données issus du même signal source. 9. Récepteur d'un signal, dans un système de transmission assurant l'démission dudit signal sous la forme de trames successives, comprenant chacune un même nombre d'unités de capacité constituées chacune d'un même nombre d'éléments de données, chacune desdites trames étant de plus structurée en au moins un sousànal, chacun desdits sousànaux correspondant à un signal source distinct et étant formé d'un nombre entier d'unités de capacité, le nombre, l'ordre et/ou le format desdits souscanaux étant susceptible d'être modifié sous la commande d'une instruction de réallocation définissant une nouvelle structure de trame, ledit dispositif comprenant des moyens d'entrelacement temporel sur N trames agissant sélectivement pour chacun desdits souscanaux, à l'aide d'un plan mémoire formé de N lignes correspondant chacune au contenu d'une trame et dans lequel, en régime normal, les éléments de données sont inscrits en fonction d'une loi d'entrelacement et relus ligne à ligne, caractérisé en ce qu'il comprend des moyens de reconstruction spécifique de trames en régime transitoire, pour les N trames suivant une instruction de réallocation, assurant: l'inscription desdits éléments de données en fonction de ladite loi d'entrelacement de façon inchangée, en respectant la nouvelle structure définie par ladite instruction de réallocation ; et la relecture spécifique dudit plan mémoire, de façon symétrique à une logique de relecture mise en oeuvre à l'émission dudit signal, de façon à extraire des unités de capacité homogènes, formées d'éléments de données issus du même signal source. 10. Signal destiné à être transmis vers au moins un récepteur et formé de trames successives, comprenant chacune un même nombre d'unités de capacité constituées chacune d'un même nombre d'éléments de données, chacune desdites trames étant de plus structurée en au moins un souscanal, chacun desdits sousànaux correspondant à un signal source distinct et étant formé d'un nombre entier d'unités de capacité, le nombre, l'ordre et/ou le format desdits souscanaux étant susceptible d'être modifié sous la commande d'une instruction de réallocation définissant une nouvelle structure de trame, lesdits éléments de données présentant un entrelacement temporel sur N trames défini sélectivement pour chacun desdits souscanaux, caractérisé en ce que les N trames suivant une instruction de réallocation, correspondant aux trames d'un régime transitoire, sont formées chacune d'unités de capacités homogènes, formées d'éléments de données issus du même signal source, obtenues par la mise en oeuvre d'une relecture spécifique d'un plan mémoire dans lequel sont inscrits les éléments de données à transmettre.