FR 2714477 A1 19950630 FR 9315955 A 19931229 DISPOSmF DE DETECTION DE DEFAILLANCE D'AU MOINS UN BLOC D'EIMENTS D'UNE BAflRIE L'invention concerne un dispositif de détection de défaillance d'au moins un bloc d'éléments d'une batterie, dispositif comportant pour chaque bloc des moyens de mesure pour mesurer la tension aux bornes du bloc, des moyens de comparaison connectés aux moyens de mesure pour comparer la tension mesurée à une tension de seuil prédéterminée, des moyens de détermination de défaut connectés aux moyens de comparaison et des moyens de signalisation de défaut connectés aux moyens de détermination de défaut. Les batteries d'accumulateur sont constituées d'un certain nombre d'éléments connectés en série. ll est important, dans certaines applications, de détecter une défaillance de la batterie, et, pour en faciliter la maintenance, de pouvoir localiser le ou les blocs d'éléments en défaut. La plupart des systèmes de surveillance existants effectuent des tests de décharge périodiques des différents blocus. Ces tests sont complexes et s'effectuent généralement après déconnexion du bloc à tester, ce qui rend leur utilisation difficile, la batterie, ou du moins le bloc concerné étant indisponible pendant le test. n a également été proposé de réaliser une surveillance automatique de différents paramètres associés aux blocs d'éléments d'une batterie. Le document FR-A-2.635.589, par exemple, propose de surveiller simultanément la tension, la température, la densité et le niveau d'électrolyte de chaque bloc. L'invention a pour but un dispositif de détection de défaillance simple, fiable et peu coûteux, permettant une surveillance automatique d'un bloc. Selon l'invention, ce but est atteint par le fait que les moyens de détermination de défaut comportent des moyens de temporisation, de manière à produire un signal de défaut lorsque la tension aux bornes du bloc est inférieure ou égale à la tension de seuil pendant une durée prédéterminée, et des moyens de mémorisation pour mémoriser le signal défaut. Ainsi, un défaut est signalé et mémorisé dès que la tension aux bornes d'un bloc reste inférieure à un seuil prédéterminé pendant une durée prédéterminée. La temporisation permet d'éliminer les signaux de défaut intempestifs qui seraient produits en son absence lorsque la tension diminue temporairement, par exemple lors du démarrage d'un moteur alimenté par la batterie. Selon un développement, le dispositif comporte un capteur associé à chaque bloc, chaque capteur comportant lesdits moyens de mesure, de comparaison, de temporisation et de mémorisation, et un circuit d'alimentation connecté aux bornes du bloc associé pour autoalimenter le capteur. L'autonomie de chaque capteur est un avantage non négligeable, permettant une standardisation des modules associés aux blocs. Selon un autre développement, chaque capteur comporte des moyens de signalisation locale, par exemple de type visuel. Cette caractéristique permet de faciliter la maintenance, un opérateur pouvant d'un seul coup d'oeil identifier le bloc en défaut parmi une pluralité de blocs. Selon un mode de réalisation particulier, le dispositif comporte des moyens de surveillance à distance connectés aux capteurs. Chaque capteur comporte, de préférence, un contact s'ouvrant en présence d'un signal de défaut, les contacts d'une pluralité de capteurs étant connectés en série, entre des bornes de signalisation des moyens de surveillance à distance. D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention, donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels: La figure 1 représente un premier mode de réalisation d'un dispositif de détection de défaillance d'un bloc d'éléments d'une batterie selon l'invention. La figure 2 illustre un organigramme de fonctionnement du dispositif selon la figure 1. La figure 3 illustre un mode de réalisation d'un dispositif comportant une pluralité de capteurs associés chacun à un bloc d'éléments d'une batterie. La figure 4 représente un second mode de réalisation d'un dispositif selon l'invention. La figure 5 représente les formes d'onde des signaux Al à A4, Q1 et Q2 du dispositif selon la figure 4. La figure 6 représente un troisième mode de réalisation d'un dispositif selon l'invention. La figure 7 représente les formes d'onde des signaux H, Al, A5, A6, A7, Q3, Q4, Q5 et Q6 du dispositif selon la figure 6. La figure 8 représente un mode de réalisation particulier du circuit d'alimentation des dispositifs selon les figures 4 et 6. La figure 9 représente un mode de réalisation particulier du circuit d'alimentation des dispositifs selon les figures 4 et 6. La figure 10 illustre la tension aux bornes d'un bloc, les tensions aux bornes des diodes de signalisation locale et le signal de commande des dispositifs selon les figures 4 et 6. La figure 11 illustre un second mode de réalisation d'un dispositif comportant une pluralité de capteurs associés chacun à un bloc d'éléments d'une batterie. La figure 1 représente un premier mode de réalisation d'un capteur 1 associé à un bloc B1 d'éléments de batterie à surveiller. Le bloc 1 est un bloc à microprocesseur. ll comporte deux entrées El et E2 connectées aux bornes du bloc BI, de manière à appliquer la tension Vb aux bornes du bloc B1 à l'entrée d'un circuit d'alimentation 2 et à l'entrée d'un microprocesseur 3. Le circuit d'alimentation 2 permet d'auto-alimenter le capteur à partir du bloc de batterie. n fournit une tension d'alimentation régulée Va aux divers éléments du capteur. Le microprocesseur 3 produit, le cas échéant, sur une sortie 4 un signal de défaut qui est appliqué à l'entrée d'un circuit 5 de signalisation locale. Une information représentative d'un défaut peut être transmise à l'extérieur par l'intermédiaire d'un circuit d'interface 6. Sur la figure 1, le circuit d'interface 6 est connecté au circuit de signalisation locale 5. n pourrait être connecté directement à la sortie 4 du microprocesseur 3. Sur la figure 1, un circuit d'horloge 7 fournit au microprocesseur 3 un signal d'horloge H. Le fonctionnement du capteur de la figure 1 va être explicité plus en détail au moyen de l'organigramme de la figure 2. A la mise en marche ou à chaque remise à zéro du microprocesseur (en F1), par application d'un signal RAZ sur une entrée Rs de remise à zéro du microprocesseur, le microprocesseur effectue une initialisation de la signalisation (étape F2). L'initialisation peut consister à envoyer un signal représentatif du bon fonctionnement du bloc au circuit de signalisation locale 5 et, éventuellement, au circuit d'interface 6 ou en une remise à zéro de ces circuits. A titre d'exemple non limitatif, le circuit de signalisation locale 5 peut comporter une diode électroluminescente verte, représentative du bon état du bloc, et une diode électroluminescente rouge, représentative d'un défaut. L'initialisation provoque alors l'éclairage de la diode verte et l'extinction de la diode rouge. Puis (étape F3) une grandeur t, représentative du temps, est remise à zéro. Ensuite (étape F4) la tension Vb d'entrée du capteur est mesurée, puis (étape F5) comparée à une tension de seuil Vs prédéterminée. Si (sortie NON) la tension mesurée Vb est supérieure à la tension de seuil Vs, alors le microprocesseur reprend à l'étape F3. Par contre, si (sortie OUI), la tension mesurée Vb est inférieure ou égale à la tension de seuil Vs, alors le microprocesseur réalise une fonction de temporisation. Dans une étape F6, la grandeur t est incrémentée d'une valeur dt prédéterminée. La nouvelle valeur de la grandeur t est ensuite comparée (étape F7) à une durée prédéterminée Ts. Si (sootie NON) t est inférieure à Ts, alors le microprocesseur reprend à l'étape F4. Par contre, si (sortie OUI) la nouvelle valeur de t est supérieure ou égale à Ts, alors le microprocesseur passe à une étape FS de signalisation d'un défaut. La durée dt correspond à l'intervalle de temps nécessaire entre deux mesures de Vb dans le cas où Vb est inférieur ou égal au seuil et t est inférieur à Ts, cet intervalle de temps étant fonction de la fréquence du signal d'horloge H. Dans le mode de réalisation de la figure 2, le microprocesseur se reboucle sur l'étape F8 jusqu'à une nouvelle mise en marche, ou remise à zéro, du microprocesseur qui le ramène au début de l'organigramme. Ainsi, un défaut est signalé lorsque la tension Vb reste inférieure à la tension de seuil Vs pendant un temps supérieur à la durée Ts. Si la tension Vb redevient supérieure à la tension de seuil Vs avant la fin de la durée Ts, alors aucun défaut n'est signalé. Une telle baisse temporaire de la tension Vb, qui peut par exemple se produire lors du démarrage d'un moteur alimenté par la batterie comportant le bloc surveillé par le capteur, n'est pas interprétée comme un défaut du bloc. Si le circuit de signalisation locale comporte des diodes verte et rouge, la signalisation d'un défaut s'effectue par extinction de la diode verte et éclairage de la diode rouge. Le dispositif de surveillance permet la mémorisation d'un défaut. Dans le mode de réalisation représenté à la figure 2, le rebouclage du programme sur l'étape FS jusqu'à une nouvelle mise en marche réalise cette mémorisation. Bien entendu, la mémorisation peut alternativement être effectuée par le circuit de signalisation locale lui-même lorsqu'il reçoit du microprocesseur un signal de défaut. Les moyens de mémorisation sont alors remis à zéro lors d'un remise en marche, soit directement par un signal RAZ appliqué à l'entrée Rs du microprocesseur, soit pendant l'étape d'initialisation F2, par un signal de sortie du microprocesseur. Un circuit 8 de protection contre les surtensions est connecté à l'entrée du capteur de manière à protéger celuici, notamment en cas d'ouverture du bloc associé. En effet si, dans une batterie comportant plusieurs blocs connectés en série, l'un des blocs est ouvert, une tension inverse égale à la somme des tensions à vide des autres blocs est alors appliquée aux bornes du bloc ouvert. Dans le mode de réalisation selon les figures 1 et 2, un capteur est associé à chaque bloc d'une batterie. Le capteur est auto-alimenté par le bloc et comporte à la fois les moyens de mesure de la tension Vb, de comparaison de Vb à la tension de seuil Vs, les moyens de temporisation, de mémorisation, de signalisation locale et de transmission à l'extérieur d'un signal de défaut. Un dispositif de détection comportant une pluralité de capteurs 1 est représenté à la figure 3. Chaque capteur est connecté par ses entrées El et E2 à un bloc associé d'une batterie comportant une pluralité de blocs connectés en série, dont 4 blocs, B1, B2, B3 et B4 sont représentés sur la figure. Un circuit d'exploitation 9, éventuellement disposé à distance, est connecté à chacun des capteurs 1. Le circuit d'exploitation signale l'existence d'un défaut dès qu'il reçoit un signal de défaut de l'un des capteurs. Dans le mode de réalisation des figures 1 et 2, un opérateur alerté par le circuit d'exploitation vérifie alors la signalisation locale des différents blocs. n peut ainsi localiser rapidement le bloc en défaut et le remplacer. La maintenance de la batterie est alors très simple. A titre d'exemple non limitatif, pour un bloc de tension nominale 12V, la tension de seuil Vs peut être de l'ordre de 9V et la durée Ts de l'ordre de la seconde, par exemple 1,5s. Le capteur étant auto-alimenté, si la tension Vb du bloc descend au-dessous d'une tension minimale de fonctionnement Vm, par exemple de l'ordre de 3,5V, le circuit d'alimentation 2 n'est plus en mesure de fournir la tension d'alimentation Va nécessaire au capteur. En dessous de cette tension Vm, le capteur n'est plus alimenté et ne fournit plus de signalisation, ni localement, ni au circuit d'exploitation 9. Selon un mode de réalisation préférentiel, le circuit de signalisation locale comporte à la fois des moyens de signalisation d'un défaut, par exemple une diode rouge, et des moyens de signalisation d'une absence de défaut, par exemple une diode verte. Dans ce cas, l'extinction simultané des diodes rouge et verte signifie que le capteur n'est plus alimenté car la tension Vb est inférieure à la tension Vm. Une telle baisse de tension se produit normalement après détection d'un défaut et signalisation de celui au circuit d'exploitation 9 qui comporte sa propre alimentation et n'est donc pas affecté par cette baisse. L'opérateur averti par le circuit 9 et voulant localiser le bloc en défaut, le détectera grâce à l'absence de signalisation locale sur ce bloc. La présence d'un circuit de signalisation locale facilite la maintenance. Si les capteurs ne comportent pas de circuit de signalisation locale, le circuit d'exploitation 9 comporte des moyens de localiser le bloc en défaut. Un première solution consiste en ce qu'un capteur envoie au circuit d'exploitation un signal de défaut assorti d'une adresse. Le circuit d'exploitation peut aussi interroger cycliquement les blocus, selon un ordre prédéterminé, ce qui lui permet également d'identifier un bloc en défaut. Sur la figure 4, le capteur 1 est du type analogique. Les entrées El et E2 du capteur sont connectées, par l'intermédiaire d'un circuit de protection non représenté, aux entrées du circuit d'alimentation 2 et d'un circuit détecteur de seuil 10. Le circuit détecteur de seuil 10 fournit un signal logique Al, qui dans le mode de réalisation représenté sur les figures 4 et 5, est à 0 lorsque la tension Vb est supérieure à la tension de seuil Vs et à 1 lorsque la tension Vb est inférieure ou égale à la tension de seuil Vs. La sortie du circuit 10 est connectée à l'entrée d'un circuit monostable 11. La sortie Q1 du monostable passe à 1 et la sortie complémentée Q1 à 0 à pendant une durée Ts lorsqu'un front montant est appliqué sur son entrée. Le circuit monostable 11 comporte une entrée Rsl de remise à zéro. Lorsqu'un signal A2 de remise à zéro, appliqué sur l'entrée Rsl, est à zéro, le circuit monostable est réinitialisé, la sortie Ql passant à 0 et la sortie complémentée Q1 à 1. Un circuit d'initialisation fournit le signal A2. Sur la figure 4, le circuit d'initialisation comporte un interrupteur 12 commandé par des signaux appliqués sur l'entrée RAZ du capteur. L'interrupteur 12 est connecté entre la sortie Va du circuit d'alimentation 2 et les bornes d'alimentation, non représentées, des différents éléments du capteur de manière à leur fournir une tension d'alimentation Val égale à Va lorsqu'il est fermé. L'ouverture de l'interrupteur 12 coupe l'alimentation du capteur. Une résistance R1 est connectée en série avec un condensateur C1 entre Val et la borne négative du circuit d'alimentation. Un signal A3, présent au point commun de R1 et C1 est normalement à 1 (figure 5). Lorsque l'interrupteur 12 est ouvert le signal A3 passe à O. Lorsque l'interrupteur 12 est refermé, le signal A3 repasse à 1 après un délai correspondant à la charge du condensateur C1. A titre d'exemple, ce délai peut être de l'ordre de quelques millisecondes. Le circuit d'initialisation comporte également une porte "ET", 13, et une porte "OU", 14. Les entrées de la porte 14 sont respectivement connectées à la sortie Al du circuit détecteur de seuil 10 et à la sortie complémentée Qi du circuit monostable 11. Les entrées de la porte 13 sont respectivement connectées à la sortie de la porte 14 et au point commun à R1 et C1. La sortie de la porte 13 est connectée à l'entrée Rsl du circuit monostable 11 et lui fournit le signal A2. Le signal Al est appliqué à l'entrée d'un circuit à retard 15, par exemple constituée par un circuit RC. La sortie du circuit à retard 15 et la sortie complémentée Q1 du circuit monostable 11 sont connectées à deux entrées d'une porte "ET", 16. La sortie de la porte 16, qui fournit un signal A4, est connectée à l'entrée horloge d'une bascule 17. Dans le mode de réalisation représenté la bascule 17 est une bascule de type D, dont la sortie Q2 passe à 1 et la sortie complémentée Q à 0 dès qu'un front montant est appliqué sur son entrée horloge. La bascule 17 comporte une entrée Rs2 de remise à zéro connectée à la sortie de la porte 13. Une diode électroluminescente rouge Dr est connectée, en série avec une résistance de limitation, entre la sortie Q2 de la bascule 17 et la borne négative du circuit d'alimentation 2. Une diode électroluminescente verte Dv est connectée, en série avec une résistance de limitation, entre la sortie complémentée Q2 de la bascule 17 et la borne négative du circuit d'alimentation. Le fonctionnement du capteur selon la figure 4, va être explicité à l'aide des formes d'onde des signaux Al à A4, Q1 et Q2 représentés à la figure 5, en fonction du temps. Avant un instant tl, le capteur est en marche, interrupteur 12 fermé, et la tension Vb du bloc associé, fonctionnant correctement, est supérieure à la tension de seuil Vs. Le signal A3 est à 1 et le signal Al à 0. La sortie Q1 du monostable est à 0 et la sortie complémentée Q1 à 1. Une des entrées, Qi, de la porte 14 étant à 1, sa sortie est à 1. Les deux entrées de la porte 13 étant à 1, sa sortie A2 est à 1. Une des entrées, Al retardée, de la porte 16 étant à 0, le signal A4 est à 0 et les sorties Q2 et Q2 de la bascule 17 sont respectivement à 0 et à 1. La diode rouge Dr est éteinte et la diode Dv allumée. A l'instant tl, la tension Vb du bloc passe au-dessous de la tension de seuil Vs. Le signal Al passe à 1. L'application d'un front montant sur l'entrée du circuit monostable 11 fait passer la sortie Q1 à 1 et la sortie complémentée Q1 à 0. Le circuit à retard 15 compense le retard de commutation du circuit monostable 11. Entre l'instant tl où Al passe à 1 et le passageà0deQ1, la sortie du circuit 15 reste à 0, maintenant A4 à 0. Puis Qi étant passé à 0, A4 reste inchangé lorsque la sortie retardée du circuit 15 passe à 1. L'état de la bascule 17 n'est pas modifié. La signalisation reste inchangée. Al étant à 1, la sortie de la porte 14 reste à 1 et le signal A2 est inchangé. A un instant t2, la durée séparant t2 de tl étant inférieure à Ts, la tension Vb du bloc redevient supérieure à la tension de seuil Vs. Le signal Al passe alors à 0. Les deux entrées de la porte 14 étant alors0, sa sortie passe à 0. Une des entrées de la porte 13 étant0, le signal A2 passe à 0. Ceci provoque une remise à zéro, à la fois du circuit monostable 11 et de la bascule 17. Le signal complémenté Q1 passe à 1, le signal Q2 reste à 0 et le signal complémenté Q2 à 1, laissant la diode verte allumée et la diode rouge éteinte. Ainsi, une baisse de la tension Vb au-dessous de la tension de seuil Vs entre les instants tl et t2, pendant une durée inférieure à Ts, ne conduit pas à la signalisation d'un défaut. Le circuit d'initialisation est tel que le signal A2 repasse à 1 à un instant t3 proche de t2. En effet, lorsque le signal complémenté Q1 est repassé à 1, la sortie de la porte 14, qui était à 0, passe à 1. Les deux entrées de la porte 13 étant à 1, le signal A2 passe à 1. Le circuit se retrouve dans le même état qu'avant l'instant tl. A l'instant t4, la tension Vb passe de nouveau au-dessous de la tension de seuil Vs. Les différents signaux prennent les mêmes valeurs qu'à l'instant tl. La tension Vb reste inférieure à Vs pendant une durée supérieure ou égale à Ts. Le circuit monostable 11 a une constante de temps égale à Ts. En conséquence, à un instant t5, tel que t5 - t4 = Ts, la sortie complémentée Q1 repasse à 1. Le signal Al étant resté à 1, ceci n'a aucune influence sur la sortie de la porte 14 et le signal A2 reste à 1. Les deux entrées de la porte 16 étant à 1, le signal A4 passe à 1. L'application d'un front montant sur l'entrée horloge de la bascule 17 provoque le passage de la sortie Q2 à 1 et de la sortie complémentée Q2 à 0. La diode rouge s'allume et la diode verte s'éteint, signalisant l'existence d'un défaut. L'état de la bascule 17 ne peut ensuite être modifié que par l'application d'un signal de remise à zéro sur son entrée Rs2. Le défaut est donc mémorisé. Si, par exemple, à un instant t6 après la signalisation d'un défaut, la tension Vb repasse au-dessus de la valeur de seuil Vs, Al passe donc à O, ce qui n'a pas d'influence sur l'état du circuit monostable 11 qui réagit à un front montant. La sortie complémentée Qi reste donc à 1 et la sortie de la porte 14 reste inchangée à 1, ne modifiant donc pas le signal A2. Après le retard apporté par le circuit 15, une des entrées de la porte 16 passe à O et sa sortie A4 passe à 0. Ceci n'a aucune influence sur la bascule 17 qui n'a pas été remise à zéro. Les signaux Q2 et Q2 restent donc dans leur état précédent et la signalisation reste inchangée. Le signal représentatif de l'existence d'un défaut est mémorisé par la bascule 17. Pour interrompre la signalisation du défaut des signaux RAZ de remise à zéro sont appliqués au capteur. Ces signaux provoquent d'abord l'ouverture de l'interrupteur 12, puis sa fermeture pour une remise en marche du capteur. Après ouverture de l'interrupteur 12, la tension Val et les signaux A3 et A2 passent à O (instant t7). Le capteur 1 n'est plus alimenté et tous les signaux, dont Q2 et Q2 passent à O. Les diodes Dr et Dv s'éteignent toutes les deux. Puis (instant t8) l'interrupteur 12 est refermé et la tension d'alimentation Val de nouveau appliquée au capteur. Le condensateur C1 se charge avec une constante de temps RlCl et le signal A3 ne passe à 1 qu'après un certain délai, à un instant t9. Entre les instants t8 et t9, le signal A2 étant nul, le circuit monostable 11 et la bascule 17 sont remis à zéro. Q2 est donc nul, maintenant la diode rouge Dr éteinte, tandis que Q2 passe à 1, allumant la diode verte Dr, indiquant que le capteur est de nouveau en fonctionnement. Le circuit monostable 11 étant remis à zéro, sa sortie complémentée Q1 passe à 1 à l'instant t8. A l'instant t9, A3 passant à 1, les deux entrées de la porte 13 sontà 1 et A2 passe à 1. Le capteur est alors dans le même état qu'avant l'instant tl. La tension Vb devenant inférieure à Vs à l'instant tlO, le capteur réagit comme à l'instant t4 et, cette baisse de tension durant une période supérieure à Ts, conduit à la détection d'un défaut (A4 = 1) à l'instant tii, à sa mémorisation (Q2 = 1) et à la signalisation du défaut. La figure 6 illustre un mode de réalisation préférentiel d'un capteur analogique. Pour éviter certains problèmes de synchronisation le capteur comporte un circuit d'horloge 7, fournissant des signaux d'horloge H de fréquence prédéterminée. A titre d'exemple la fréquence des signaux H peut être de l'ordre de 50Khz, par exemple 54 Khz. Comme le capteur de k figure 3, le capteur de la figure 6 comporte un circuit détecteur de seuil 10 fournissant une signal Al et un circuit d'alimentation 2 fournissant une tension d'alimentation Va. La sortie du circuit détecteur de seuil est appliquée à l'entrée d'un inverseur 18. La sortie de l'inverseur 18 et la sortie du circuit d'horloge 7 sont connectées à deux entrées d'une porte "NANA" 19 fournissant en sortie un signal A5. La sortie de la porte 19 et la sortie Q6 d'un circuit d'initialisation, qui sera décrit plus en détail ultérieurement, sont connectées à deux entrées d'une porte "NAND" 20 fournissant en sortie un signal A6. La sortie de la porte 20 est connectée à l'entrée d'un circuit monostable 21, dont la sortie Q3 passe à 1 et la sortie complémentée Q3 à 0 pendant une période Ts lors de l'application d'un front montant sur son entrée. La sortie complémentée Q3 du circuit monostable 21 est connectée à l'entrée horloge d'une bascule 22, de type D. Un circuit de signalisation locale, comporte, comme sur k figure 3, une diode électroluminescente rouge et une diode électroluminescente verte connectées respectivement àlasortieO4etàlasortiecomplémentéeQ4dekbascule22. Le circuit d'initialisation comporte une bascule 23, de type D, dont l'entrée horloge est connectée à la sortie du circuit d'horloge 7. La sortie Q5 de k bascule 23 est connectée à l'entrée d'un circuit monostable 24 dont la sortie complémentée Q6 constitue la sortie précitée du circuit d'initialisation. Lorsqu'un signal montant est appliqué sur l'entrée du circuit monostable 24, sa sortie Q6 passe à 1 et sa sortie complémentée Q6 à 0 pendant une durée prédéterminée Tt Cette durée est faible, par exemple de l'ordre de quelques microsecondes. Les entrées Rs3, Rs4, Rs5 et Rs6 de remise à zéro des circuits 21, 22, 23 et 24 sont toutes connectées entre elles et à la sortie d'un circuit de remise à zéro fournissant un signal A7. Sur la figure 6, le circuit de remise à zéro comporte une résistance R2 en série avec un condensateur C2 entre les bornes de sortie du circuit d'alimentation 2. Le point milieu du circuit R2C2 fournit par l'intermédiaire de deux inverseurs en série, le signal A7. Un interrupteur 25 est connecté en parallèle sur le condensateur C2. Sur k figure 6, l'interrupteur 25 est contrôlé par une bobine 26 de relais dont les entrées reçoivent le signal RAZ de remise à zéro du capteur. Le fonctionnement du capteur de la figure 6 va être explicité à l'aide des signaux H, Al, A5, A6, A7, Q3, Q4, Q5 et Q6 représentés sur la figure 7, en fonction du temps. Lorsqu'un signal de mise en marche est appliqué à l'entrée RAZ de remise à zéro du capteur, l'interrupteur 25 s'ouvre et le condensateur C2 se charge. Lorsque la tension aux bornes de C2 atteint le niveau logique 1, le signal A7, qui était précédemment à 0, remettant à zéro les bascules 22 et 23 et les circuits monostables 21 et 24, passe à 1 à un instant tii. Tant que la tension Vb reste supérieure à la tension de seuil Vs, Al est à O et Al à 1. Le signal A5 de sortie de la porte 19 correspond au complément du signal H d'horloge. A l'instant t12, le front montant du signal d'horloge H suivant le passage à 1 du signal A7, fait passer à île signal Q5 de sortie de la bascule 23. Le front montant du signal Q5, appliqué à l'entrée du circuit monostable 24, provoque l'apparition sur la sortie Q6 d'une impulsion positive, et sur la sortie complémentée Q6 d'une impulsion négative de durée Ta. Cette impulsion, de durée inférieure à une demi-période d'horloge, n'a aucune influence sur le signal A6 car l'autre entrée, A5, de la porte 20 est à 0, forçant ainsi A6 à 1. Puis, après la période Ta, Q6 repasse à 1 et le signal A6 correspond au complément du signal A5, c'est à dire au signal d'horloge H tant que Al est à 0. A l'instant tl2, le passage à 1 de A6 fait passer Q3 à 1 et Q3 à 0. Q4 reste inchangé à 0 tant qu'un front montant n'est pas appliqué sur l'entrée horloge de la bascule 22. Tant que At est à 0, A6 repasse à 1 à chaque période d'horloge, réinitialisant la durée Ts pendant laquelle k sortie Q3 du monostable 1 reste à 1 et la sortie complémentée Q3 à 0. Ainsi, tant que 4 restent inchangées. La diode rouge est éteinte et k diode verte allumée, signalant l'absence de défaut du bloc de batterie associé au capteur. A un instant t13, la tension Vb passe au-dessous de la tension de seuil Vs et Al passe à 1. Al passe à O et A5 reste à 1 tant que Al est à 1, 46 étant a 1, A6 passe à O en sortie de la porte 20. Ceci n'a aucune influence sur le monostable 21 tant qu'une durée Ts n'est pas écoulée depuis l'application du dernier front montant sur son entrée. La signalisation locale reste donc inchangée, indiquant un bloc sans défaut. La tension Vb repasse au-dessus de la tension de seuil Vs à un instant t14. Al repasse à O et A5 recommence à osciller comme le complément du signal d'horloge H et A6 à suivre le signal d'horloge. Si k durée séparant le premier front montant de H suivant l'instant t14 et le dernier front montant de A6 précédant l'instant t13 est inférieure à Ts, la sortie Q3 du monostable 21 n'est pas repassée à 0, et Q3 a été maintenue à 0. Le front montant de A6 à l'instant t14 réinitialise k période pendant laquelle Q3 reste à 0. Les signaux sont alors du même type qu'entre les instants tl2 et tl3 et la signalisation locale reste inchangée, représentative de l'absence de défaut. Si à un instant tlS, k tension Vb passe au-dessus de Vs, les signaux sont tout d'abord du même type qu'entre t13 et t14. Si cette baisse de tension se maintient pendant une durée suffisante, les signaux Q3 et Q3 passent respectivement à O et 1 à un instant tl6, la durée séparant t16 du dernier front montant d'horloge, donc de A6, précédant tlS, étant égale à Ts. Le passage à 1 de Q3 à l'instant 16 provoque le passage de Q4 à 1 et de Q4 à 0. La diode rouge s'allume, signalant l'existence d'un défaut et la diode verte s'éteint. Les sorties Q4 et Q4 de la bascule 22 peuvent alors être modifiées uniquement par l'application d'un signal de remise à zéro sur l'entrée Rs4. Toute modification de l'entrée Q3 avant une telle remise à zéro n'a aucune influence sur k bascule 22. A titre d'exemple, si à un instant t17, la tension Vb repasse au-dessus de Vs, Al passe à 0, A5 oscille comme le complément de H et A6 suit le signal d'horloge. Le premier front montant de l'horloge, donc de A6, suivant l'instant tl7 refait passer Q3 à 0. Ceci, comme un nouveau front montant éventuel de Q3 du à une nouvelle baisse de Vb endessous de Vs pendant une durée supérieure à Ts, comme entre tlS et 16, n'a aucun effet sur k bascule 22 qui a dà mémorisé le défaut précédent. La signalisation locale reste inchangée, représentative d'un défaut jusqu'à une remise à zéro de la bascule 22. L'application d'un signal de remise à zéro sur l'entrée RAZ du capteur provoque l'excitation de la bobine du relais 26 et k fermeture de l'interrupteur 25 à un instant tel8. Le signal A7 passe à 0, remettant à zéro les circuits monostables 21 et 24 et les bascules 22 et 23. Q3, Q4, Q5 et Q6 passent à O et leurs compléments à 1. La diode rouge s'éteint et la diode verte s'allume. A un instant t20 le signal RAZ repasse à zéro, provoquant l'ouverture de l'interrupteur 25. Le signal A7 passe à 1 à un instant t21, après un délai du à la constante de temps R2C2 nécessaire pour la charge de C2. Le capteur fonctionne de nouveau normalement. Sur la figure 7, à'titre d'exemple, le signal Al est passé à 1 à un instant t19, pendant h remise à zéro du capteur par le signal RAZ. Le signal A5 passe à 1 et le signal A6 à zéro à l'instant tl9. Lorsque le signal A7 est passé à 1 à l'instant t21, le front montant d'horloge suivant, à l'instant t22, provoque le passage de Q5 à 1 et le passage de Q6 à 0 pendant une durée Ta. Une impulsion positive de durée Ta apparaît alors en A6, son front montant réinitialisant la durée Ts pendant laquelle les sorties Q3 et Q3 sont respectivement à 1 et à 0. Al restant à 1, aucun autre front montant apparaît sur A6 et, Q3 repasse à 1 à un instant t23 tel que t23-t22 = Ts. Le passage à 1 de Q3 fait passer la sortie Q4 de la bascule 22 à 1 et sa sortie Q4 à 0, allumant la diode rouge et éteignant la diode verte. Le défaut, présent dès la fin de la remise à zéro du capteur, est donc signalé et mémorisé à partir de l'instant t23. Dans le mode de réalisation de la figure 6, un défaut est donc détecté lorsque la durée de la baisse de tension, entre t21 et t23, ou entre t15 et t16, après une remise à zéro du capteur, est égale à Ts à une période d'horloge près. La figure 8 représente un mode de réalisation préférentiel du circuit détecteur de seuil 10 des figures 4 et 6. Le circuit 10 comporte un amplificateur opérationnel 27 fonctionnant en comparateur. La tension d'entrée Vb est appliquée aux bornes d'un pont diviseur résistif constitué par deux résistances R3 et R4 en série. Le point commun aux résistances R3 et R4 est connecté à l'entrée inverseuse de l'amplificateur 27. Une diode zener Dzl, connectée en série avec une résistance R5 aux bornes de la tension Vb, définit une tension de référence appliquée à l'entrée non-inverseuse de l'amplificateur 27. La figure 9 représente un mode de réalisation préférentiel du circuit d'alimentation 2. La tension Vb est appliquée aux bornes d'un circuit série constitué par deux diodes D1 et D2 et une résistance R6. La base d'un transistor 28, de type PNP, est connectée au point commun à la diode D2 et à la résistance R6. Une diode zener Dz2, connectée entre le collecteur du transistor 28 et la borne négative de la tension Vb du bloc, définit la tension d'alimentation Va, à titre d'exemple 5V. Une résistance R7, connectée entre l'émetteur du transistor 28 et la borne positive de la tension Vb du bloc, fixe le courant pouvant être fourni par le circuit d'alimentation 2. Les relations entre les variations de la tension Vb, les tensions Vdv et Vdr aux bornes des diodes verte Dv et rouge Dr de signalisation locale et le signal RAZ de remise à zéro sont résumées sur la figure 10. Le signal RAZ de remise à zéro étant nul, tant que la tension Vb est supérieure à Vs, avant l'instant t23 et entre t24 et t25, ou ne devient inférieure à Vs que pendant une durée inférieure à Ts, entre t23 et t24 et entre t25 et t26, la tension Vdv aux bornes de la diode verte est à un niveau logique 1, tandis que la tension Vdr aux bornes de la diode rouge est nulle. La diode verte est allumée et la diode rouge éteinte. Si la tension Vb reste inférieure à Vs pendant une durée supérieure à Ts, la diode verte s'éteint et la diode rouge s'allume signalant un défaut (instant t26). Ce défaut reste mémorisé indépendamment de la valeur de Vb jusqu'à réception d'un signal de remise à zéro du capteur à l'instant t27. Pendant la durée du signal de remise à zéro, entre t27 et t28, les deux diodes sont éteintes dans le mode de réalisation de la figure 4. Par contre, dans le mode de réalisation de la figure 6, représenté par des pointillés pour la tension Vdv sur la figure 10, la diode verte s'allume dès l'instant t27. Dans tous les cas, la diode verte est allumée et la diode rouge éteinte lorsque le signal de remise à zéro RAZ repasse à zéro à l'instant t28. Une baisse prolongée de la tension Vb, à partir de l'instant t29, conduit à la signalisation d'un défaut à l'instant t30. Si la tension Vb devient inférieure à la tension minimale Vm de fonctionnement du capteur, à un instant t31, alors les deux diodes s'éteignent. Dans les modes de réalisations décrits cidessus, une baisse temporaire de la tension Vb audessus de Vs, pendant une durée inférieure à Ts, n'est pas du tout signalée. n est néanmoins possible de prévoir une signalisation provisoire d'une telle baisse, par exemple sous la forme d'un clignotement d'une des diodes, ou des deux, ou par l'extinction temporaire des deux diodes, sans s'écarter de l'objet de l'invention. Les capteurs 1 des figures 4 et 6 ne comportent pas de moyens de signalisation externe. Bien entendu, ils sont de préférence, comme le capteur de la figure 1, complétés par une interface permettant une signalisation à distance d'un défaut dans un circuit d'exploitation 9 connecté au capteur, par exemple comme sur la figure 9. L'interface peut par exemple comporter des opto-coupleurs commandés par le circuit de signalisation locale. La figure 11 illustre un mode de réalisation préférentiel d'un ensemble de capteurs, associés chacun à un bloc d'éléments de batterie et connectés à un circuit d'exploitation 9. Sur la figure 11, chaque capteur comporte une interface 29 comportant un contact 30, normalement fermé, dont l'ouverture est commandée par une bobine 31 lorsqu'un défaut a été détecté par le capteur et doit être transmis au circuit d'exploitation. Les extrémités du contact 30 d'un capteur sont respectivement connectées à une borne d'entrée E3 et à une borne de sortie E4 de signalisation du capteur. Chaque capteur comporte également une entrée E5 de signalisation connectée à une sortie E6 de signalisation. Le circuit d'exploitation 9 comporte deux bornes de signalisation respectivement connectées aux entrées E3 et E5 d'un premier capteur la. Les sorties E4 et E6 du premier capteur la sont respectivement connectées aux entrées E3 et E5 d'un second capteur lb, dont les sorties E4 et E6 sont respectivement connectées aux entrées E3 et E5 du capteur suivant lc. Les sorties E4 et E6 du premier capteur, lc sur la figure 11, sont connectées l'une à l'autre. Les contacts 30 des différents capteurs sont ainsi connectés en série entre les bornes de signalisation du circuit d'exploitation. L'ouverture d'un des contacts 30, représentatif de la détection d'un défaut du bloc associé, est ainsi détectée facilement par le circuit d'exploitation 9. Tous les capteurs sont également connectés à une borne de sortie du circuit d'exploitation 9 leur fournissant le signal RAZ de remise à zéro. Chaque capteur comporte de préférence une borne E7 d'entrée de remise à zéro connectée à une borne E8 de sortie de remise à zéro. La borne E8 d'un capteur est connectée à la borne E7 du capteur suivant. Les bornes d'entrée d'un capteur E3, E5 et E7 d'un capteur sont réunies dans un connecteur d'entrée, tandis que les bornes de sortie E4, E6 et E8 du capteur sont réunies dans un connecteur de sortie. Le connecteur d'entrée d'un premier capteur, la, est connecté au circuit d'exploitation 9. Le connecteur de sortie d'un capteur est connecté au connecteur d'entrée du capteur suivant, les bornes de sortie E4 et E6 du dernier capteur, lc, sont courtcircuitées. Cette connexion en série des capteurs d'un ensemble facilite le raccordement et permet la standardisation des capteurs et du circuit d'exploitation indépendamment du nombre de capteurs d'un ensemble. Dans les modes de réalisation représentés le dispositif de détection de défaillance comporte un capteur auto-alimenté associé à chaque bloc, chaque capteur comportant de préférence un circuit de signalisation locale. I1 est possible, si l'on ne désire pas signaler localement la défaillance d'un bloc, d'utiliser des moyens de signalisation, de temporisation et éventuellement de comparaison communs à un ensemble de capteurs. Dans le cas extrême, le dispositif comporte un circuit d'exploitation commun, connecté directement à chacun des blocs, qui mesure, en parallèle ou séquentiellement, les tensions des blocs, effectue les comparaisons de ces tensions à la tension de seuil, réalise les fonctions de temporisation de mémorisation et de signalisation. Le dispositif de surveillance selon l'invention est plus particulièrement adapté à la surveillance de batteries au plomb, notamment dans les alimentations de secours et dans les alimentations de véhicules. REVENDICATIONS 1. Dispositif de détection de défaillance d'au moins un bloc (B1) d'éléments d'une batterie, dispositif comportant pour chaque bloc des moyens (F4) de mesure pour mesurer la tension (Vb) aux bornes du bloc, des moyens de comparaison (F5, 10) connectés aux moyens de mesure pour comparer la tension mesurée à une tension de seuil prédéterminée (Vs), des moyens de détermination de défaut connectés aux moyens de comparaison et des moyens (Dv, Dr, 6, 29) de signalisation de défaut connectés aux moyens de détermination de défaut, dispositif caractérisé en ce que les moyens de détermination de défaut comportent des moyens de temporisation (F6, F7; 11, 21), de manière à produire un signal de défaut (A4, Q3) lorsque la tension (Vb) aux bornes du blocs est inférieure ou égale à la tension de seuil (Vs) pendant une durée prédéterminée (Ts), et des moyens de mémorisation (17, 32) pour mémoriser le signal défaut. 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte des moyens (F1, F2; RAZ; R1, C1, 13, 14, A2; R2, C2, A7) de remise à zéro des moyens de mémorisation. 3. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce qu'il comporte un capteur (1) associé à chaque bloc, chaque capteur comportant lesdits moyens de mesure, de comparaison, de temporisation et de mémorisation, et un circuit d'alimentation (2) connecté aux bornes du bloc associé pour auto-alimenter (Va) le capteur. 4. Dispositif selon la revendication 3, caractérisé en ce que chaque capteur (1) comporte des moyens de signalisation locale (5). 5. Dispositif selon la revendication 4, caractérisé en ce que les moyens de signalisation locale (5) d'un capteur (1) comportent une première diode électroluminescente (Dr) alimentée lorsqu'un signal de défaut est produit par le capteur. 6. Dispositif selon l'une des revendications 4 et 5, caractérisé en ce que les moyens de signalisation locale (5) d'un capteur (1) comportent une seconde diode électroluminescente (Dv)alimentée en l'absence de signal de défaut. 7. Dispositif selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comporte de moyens de surveillance à distance (9) connectés aux capteurs. 8. Dispositif selon la revendication 7, caractérisé en ce que chaque capteur comporte un contact (30) s'ouvrant en présence d'un signal de défaut, les contacts (30) d'une pluralité de capteurs étant connectés en série, entre des bornes de signalisation des moyens de surveillance à distance. 9. Dispositif selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la durée prédéterminée (Ts) est de l'ordre de la seconde.