FR 2714766 A1 19950707 FR 9315894 A 19931230 PROCEDE DE FABRICATION D'UN ECRAN D'AFFICHAGE A MATRICE ACTIVE DESCRIPTION DOMAINE TECHNIQUE La présente invention se rapporte à un procédé de fabrication-d'un écran d'affichage à matrice active. Elle s'applique en particulier au domaine des écrans à cristaux liquides ou à effet électroluminescent. ETAT DE LA TECHNIQUE ANTERIEURE Les écrans comprennent en général deux armatures entre lesquelles se trouve un produit électroluminescent ou un cristal liquide. Des pavés conducteurs formés sur au moins l'une des armatures, définissent les pixels d'affichage. Les pavés sont rangés selon des lignes et des colonnes. L'application à l'un des pavés d'une différence de potentiel par rapport à une contre-électrode formée en général sur la seconde armature disposée en regard des pavés, provoque un changement d'état local du cristal liquide ou provoque l'effet électroluminescent du pixel. Ce changement d'état, ou cet effet électroluminescent est visible sur l'écran. Des pistes conductrices disposées également en lignes et en colonnes permettent de commander individuellement chaque pavé et de former ainsi une image sur l'écran. L'allumage ou le changement d'état d'un pixel résulte d'une tension appliquée à une colonne et à une impulsion envoyée sur une ligne. L'impulsion rend conducteur un transistor reliant la colonne à un pavé ; le pavé est alors polarisé. Chaque couple ligne colonne, permet ainsi de sélectionner un pavé. Les transistors ainsi que les pistes conductrices et les pavés, sont réalisés selon une technique de couches minces. Un tel écran et son procédé de fabrication sont illustrés, par exemple dans le brevet d'invention français FR-A-2 533 072 (1). Selon ce document et comme le résume la figure 1, on forme d'abord sur un substrat 2, des pavés 4 et des pistes colonnes 6, en un matériau conducteur transparent. Des couches successives de matériau semiconducteur 8, d'isolant 10 et de matériau conducteur 12 sont déposées puis gravées pour réaliser des pistes conductrices lignes 14. L'intersection de ces pistes 14 avec chaque piste colonnes 6 et avec un appendice 16 relié à chaque pavé 4 constitue un transistor 18. La grille du transistor 18 est formée par la couche de matériau conducteur 12, et ses drain et source indifféremment par une piste colonne 6 et un appendice 16. Pour des raisons de clarté, un seul pavé est représenté. La matrice de pixels et de transistors de l'armature est passivée par exemple par une couche de nitrure de silicium puis assemblée à une plaque contreélectrode portant par exemple des filtres colorés, pour former la cellule d'affichage. La cellule est emplie avec un cristal liquide puis rebouchée. Enfin, des connexions sont prises sur la cellule. La cellule est alors prête pour être intégrée selon un procédé dit COG (Chip On Glas) par exemple dans une structure comportant des circuits de commande. Une telle matrice est très intéressante, notamment en raison de son coût de fabrication réduit. Néanmoins, il s'avère que, dans certains cas, des coupures très fines dans les pistes colonnes 6 occasionnent des défauts de fonctionnement. Ces coupures accidentelles constituent une limitation du rendement de fabrication des écrans. Une solution a été proposée dans un certificat d'addition FR-A-2 571 893 au brevet (1). Cette solution consiste, comme l'illustre la figure 2, à laisser subsister lors de la formation des pistes lignes 14, des tronçons 20, dédoublant les pistes colonnes 6 sur des portions situées entre deux transistors successifs 18. Une couche 22 de silicium fortement dopé est formée accessoirement avant la couche 8 pour améliorer encore la qualité du contact avec les pistes 6 et les appendices 16, et pour suppléer à la conduction des pistes colonnes en cas de coupure. Bien que le risque des coupures des pistes soit ainsi éliminé, il reste des problèmes liés aux matériaux employés et à la structure même des pistes. Les pistes colonnes sont, de même que les pavés, réalisées en oxyde d'étain et d'indium qui a l'avantage d'être à la fois conducteur électrique et transparent à la lumière visible. Malheureusement, les colonnes en ITO (Indium Tin Oxide) ont une résistivité de l'ordre de 170 uQ.cm qui est élevée par rapport à des pistes traditionnelles en aluminium, dont la résistivité est de l'ordre de 3 ufl.cm. En outre, on note une capacité parasite importante sur les pistes lignes. Cette capacité est due à la présence de la couche de semiconducteur 8, 22 sur toute la longueur de la piste, isolée de la couche conductrice 12 par la couche isolante 10. La capacité parasite, mais surtout la résistivité trop importante des colonnes entraîne un comportement du type "ligne de retard" qui peut être gênant, surtout pour des matrices de grande dimension. Un but de la présente invention est de fournir une matrice d'affichage pour un écran ne présentant pas les inconvénients cités et qui soit réalisable sans accroissement conséquent de la complexité du procédé de fabrication. EXPOSE DE L'INVENTION A cet effet, l'invention concerne plus précisément un procédé de fabrication d'une armature d'un écran d'affichage à matrice active, l'armature comprenant, sur un substrat une mosaïque de pavés conducteurs rangés en lignes et en colonnes, des transistors à couches minces associés aux pavés et des pistes conductrices, disposées en lignes et en colonnes entre les lignes et colonnes de pavés, et reliant les transistors à des plots de connexion disposés en bordure du substrat. Selon l'invention, le procédé comporte les étapes successives suivantes a) - dépôt sur le substrat d'une couche d'un premier matériau conducteur électrique, b) - gravure de la couche de premier matériau conducteur pour la réalisation de pavés et pistes conductrices colonnes, c) - dépôt sur l'ensemble d'un empilement successivement d'une couche semi-conductrice, d'une couche électriquement isolante puis d'une couche d'un second matériau conducteur électrique, d) - gravure de l'empilement en laissant subsister des îlots séparés, chaque îlot constituant l'un desdits transistors et comprenant une électrodedrain et une électrode-source formées (indistinctement) par un pavé et une piste colonne, et une électrodegrille formée par la couche de second matériau conducteur subsistant sur l'îlot, e) - traitement latéral de l'îlot pour isoler la couche semi-conductrice, f) - formation des pistes métalliques lignes reliant respectivement les grilles des transistors associés aux pavés de chaque ligne de pavés, et des tronçons de piste métallique dédoublant des parties de piste colonne entre deux îlots consécutifs. Les pistes lignes et les tronçons de piste sont formés par exemple par un dépôt d'une couche d'un troisième matériau conducteur sur l'ensemble de l'armature puis par la gravure de cette couche au moyen d'un masque définissant l'emplacement des lignes et des tronçons de piste colonne. Les couches de second et troisième matériaux conducteurs peuvent être formés par pulvérisation cathodique. Les couches de semiconducteur et d'isolant sont, de préférence, déposées par plasma de vapeur chimique selon la technique dite CVD (Chemical Vapor Deposition). Le traitement latéral de l'îlot peut être réalisé selon plusieurs variantes. Il s'agit essentiellement d'isoler la couche semi-conductrice de chaque îlot pour éviter un contact électrique entre cette couche et les pistes métalliques lignes qui sont formées par la suite. Cette opération est particulièrement importante lorsqu'une couche de troisième matériau est déposée sur l'ensemble pour former les pistes lignes. Selon une première variante, particulièrement intéressante lorsque le matériau semiconducteur est du silicium, on effectue une nitruration latérale de la couche semi-conductrice des îlots. Selon une seconde variante, il est possible de protéger les îlots par des espaceurs latéraux isolants (en anglais "sidewall spacers"). Par exemple, on peut réaliser sur l'ensemble de la structure un dépôt de nitrure de silicium puis le graver en mode réactif anisotrope pour encapsuler en quelque sorte les îlots sur leur face latérale. Selon une autre variante encore, il est possible d'effectuer une gravure sélective isotrope de la couche de matériau semiconducteur des îlots de manière à la mettre en retrait par rapport aux autres couches de l'îlot et à ménager un espacement qui l'isole de la couche de la piste métallique formée ensuite. Lorsque les îlots sont isolés et lorsqu'on a formé les pistes lignes et les tronçons de piste qui dédoublent les pistes colonnes, l'armature est prête pour la réalisation d'une cellule d'écran d'affichage. BREVE DESCRIPTION DES DESSINS - la figure 1, déjà décrite, est une vue schématique partielle d'une matrice conforme à l'art antérieur, - la figure 2, déjà décrite, est une vue schématique partielle d'une matrice selon un perfectionnement connu, - la figure 3 est une vue partielle d'une matrice selon l'invention telle qu'obtenue après l'étape d) du procédé, illustrant la réalisation d'îlots transistors, - les figures 4 et 5 sont des coupes schématiques à plus grande échelle d'un îlot parallèlement à une piste ligne, illustrant des variantes de réalisation de son isolation latérale. - la figure 6 est une coupe schématique à plus grande échelle d'un îlot et illustre les étapes de son isolation latérale, selon une autre variante, - la figure 7 est une vue partielle d'une matrice conforme à l'invention. DESCRIPTION DETAILLEE DE MODES DE REALISATION Comme on peut le voir sur la figure 3, des pistes 100 et des pavés 102 sont formés directement sur un substrat 104, de préférence transparent. A cet effet, on dépose sur le substrat 104 une couche d'un premier matériau conducteur, par exemple de l'oxyde d'étain et d'indium dit ITO. On peut également utiliser directement des substrats préparés tels que des plaques de verre déjà recouvertes d'ITO. Une épaisseur de 200 nm de matériau conducteur convient bien pour un écran transparent. Une photogravure à l'aide d'un masque non représenté permet de définir les pistes 100 et les pavés 102. D'autres éléments conducteurs tels que des appendices 103 reliés aux pavés 102 ou des bornes de connexion (non représentées) peuvent être réalisés en même temps. Après cette opération, on dépose successivement sur l'ensemble une couche semi-conductrice 108, par exemple de silicium amorphe, une couche isolante 110 de nitrure de silicium puis une couche de second matériau conducteur électrique 112 tel que du chrome. Les couches de silicium et de nitrure de silicium sont déposées préférentiellement selon une technique de dépôt chimique en phase vapeur dite PECVD (Plasma Enhanced Chemical Vapor Deposition). Un dépôt par pulvérisation cathodique sera par contre retenu pour la couche de chrome. Dans la réalisation décrite, les épaisseurs des couches sont respectivement de 20 nm, 500 nm et 100 nm pour les couches 108, 110 et 112. Ces trois couches sont ensuite gravées selon une technique connue de photolithographie. On grave de préférence le chrome par voie humide et les couches 108 et 110 par voie ionique réactive anisotrope. Lors de cette gravure, on laisse subsister des îlots isolés 114 formés donc chacun d'un empilement des trois couches 108, 110 et 112. Ces îlots 114 relient chacun une piste 100 et un pavé 102. Tous les pavés alignés sur une même colonne sont reliés à une même piste dite piste colonne. Les îlots 114 sont autant de transistors à effet de champ dont les électrodes drain et source sont formées indistinctement par les pistes 100 et les appendices 103 reliés aux pavés 102 et dont la grille 116 est formée par la couche de chrome 112 subsistant sur l'empilement. Pour commander les transistors, des pistes conductrices dites piste lignes sont réalisées. Chaque piste ligne est reliée aux grilles des transistors correspondant à une ligne de pixels. Lorsqu'on dépose un matériau conducteur pour former ces lignes, il faut veiller à ne pas créer de contact électrique entre ce matériau et la couche semi-conductrice 108 des îlots. Par un tel contact la grille et le canal des transistors seraient directement reliés. Avant de réaliser ces pistes, une isolation de la couche 108 semi-conductrice des îlots s'impose donc pour éviter tout court-circuit. Cette étape d'isolation consiste essentiellement en un traitement latéral des îlots 114. Le traitement peut être effectué selon plusieurs variantes. La figure 4 illustre la première variante de mise en oeuvre très simple, qui consiste à traiter la tranche de la couche 108 des îlots 114 de manière à la rendre isolante. Cette opération peut être réalisée au moyen d'un plasma contenant de l'azote afin de transformer localement le silicium de la couche 108 en nitrure de silicium. Cette transformation locale est désignée par la référence 122. De manière avantageuse, cette opération s'effectue dans le même équipement que ltétape précédente de gravure anisotrope. Il est possible également de recourir à un réacteur de type PECVD. La figure 5 montre une seconde variante selon laquelle le traitement des îlots 114 consiste à mettre en retrait la couche 108 de silicium de chaque îlot 114. A cet effet, la gravure ionique réactive anisotrope de l'étape précédente de formation des îlots est poursuivie par une gravure isotrope. A titre d'exemple, pour un réacteur de gravure avec une électrode de 550 mm de diamètre, on peut réaliser successivement la gravure anisotrope et la gravure isotrope dans les conditions suivantes - gravure anisotrope des couches 108 et 110 pour former les îlots mélange gazeux : SF6 = 15 sccm, CHF3= 100 sccm, Pression : 10 torr (=1,3.103 Pa), Puissance : 500 Watt. - gravure isotrope pour mettre le silicium en retrait mélange gazeux : SF6 = 15 sccm, Pression : 10 torr (=1,3.103 Pa), Puissance : 50 Watt. Deux autres alternatives non exclusives de celle-ci consistent, lors de la gravure isotrope, à augmenter la pression dans le réacteur et/ou à utiliser une puissance électrique plus faible pour générer le plasma. La figure 6 permet de mieux comprendre une troisième alternative pour l'isolation des îlots 114. La figure 6 montre une coupe d'un îlot 114 parallèlement à une piste colonne 100 (partie a). Selon cette variante, on dépose sur l'ensemble du substrat 2, des îlots 114, des pistes 100 et des pavés (non représentés), une couche 126 de matériau isolant (partie b). Cette couche 126 est ensuite exposée à un plasma de gravure anisotrope. Cette gravure (partie c), représentée par des flèches verticales permet d'enlever la totalité du matériau isolant sur les parties horizontales en en laissant subsister sur les parties verticales. On forme ainsi un espaceur vertical 128 qui entoure l'îlot. Lors de cette gravure, la couche 112, formant une grille de transistor est mise à nu. Un contact électrique avec une piste ligne formée ultérieurement est alors possible. Cette piste ligne est schématisée en trait mixte sur la figure. A titre d'exemple, on dépose selon la technique PECVD une couche de 100 à 500 nm de nitrure de silicium avec les paramètres suivants mélange gazeux SiH4 : 15 sccm, NH3 : 40 sccm, He : 15 sccm Pression : 400 mtorr (5,3.101 Pa), Puissance : 500 Watt. La gravure de type RIE ("Reactive Ion Etching") a lieu dans un réacteur à gravure plasma ayant une électrode de 550 mm de diamètre et dans les conditions suivantes mélange gazeux : SF6 = 15 sccm,CHF3 = 100 sccm, Pression : 10 mtorr (1,3 Pa), Puissance : 50 Watt. Pour isoler latéralement les îlots, on peut aussi, plus traditionnellement, déposer une couche de matériau isolant sur l'ensemble puis réaliser une photolithogravure afin d'y pratiquer des ouvertures pour libérer les électrodes de grille des îlotstransistors afin de permettre un contact avec des pistes 118. Cette solution requiert cependant une opération de masquage supplémentaire et est donc plus onéreuse. Quelle que soit la méthode utilisée, une fois que les îlots sont isolés latéralement, on forme les pistes 118. Comme l'illustre la figure 7, chaque piste 118 relie entre-elles les grilles 116 de transistors disposés selon une ligne et qui correspondent aux îlots 114 associés à une ligne de pavés conducteurs 102. en dehors des îlots 114, les pistes 118 sont directement en contact avec le substrat. La formation des lignes a lieu de préférence par le dépôt d'une couche de métal bon conducteur électrique, par exemple d'aluminium, par pulvérisation cathodique. Cette couche est ensuite gravée par photogravure pour former les pistes 118. Conformément à l'invention, lors de cette gravure, on forme également des tronçons de piste 130 qui viennent dédoubler chaque piste 100 dans des régions situées respectivement entre deux quelconques îlots consécutifs reliés à cette piste. Dans l'exemple représenté, les tronçons s'arrêtent légèrement avant les espaceurs 128. Ainsi, grâce à l'invention, on élimine à la fois le problème des coupures dans les pistes 100 et on augmente nettement leur conductivité puisque les pistes 100 en ITO sont doublées par un métal très conducteur comme l'aluminium. De plus, comme la piste 118 n'est plus disposée sur un empilement d'une couche semiconductrice et d'une couche isolante, il n'y a pratiquement plus de capacité parasite sur les lignes. REVENDICATIONS 1. Procédé de fabrication d'une armature d'un écran d'affichage à matrice active, l'armature comprenant, sur un substrat (104) une mosaïque de pavés conducteurs (102) rangés en lignes et en colonnes, des transistors à couches minces associés aux pavés et des pistes conductrices disposées en lignes et en colonnes (100, 118) entre les lignes et colonnes des pavés et reliant les transistors à des plots de connexion disposés en bordure du substrat, caractérisé en ce qu'il comporte les étapes successives suivantes a) - dépôt sur le substrat (104) d'une couche d'un premier matériau conducteur électrique, b) - gravure de la couche de premier matériau conducteur pour la réalisation des pavés (102) et pistes conductrices colonnes (100), c) - dépôt sur l'ensemble d'un empilement successivement d'une couche semi-conductrice (108), d'une couche électriquement isolante (110) puis d'une couche d'un second matériau conducteur électrique (112), d) - gravure de l'empilement en laissant subsister des îlots (114) séparés constituant lesdits transistors, la couche de second matériau conducteur de chaque îlot formant une grille de transistor (116), e) - traitement latéral des îlots (114) pour isoler la couche semi-conductrice (108), f) - formation des pistes métalliques lignes (118) reliant respectivement les grilles (116) des transistors associés aux pavés (102) de chaque ligne de pavés, et des tronçons (130) de piste métallique dédoublant des parties de piste colonne (100) entre deux îlots consécutifs. 2. Procédé selon la revendication 1, caractérisé en ce que pour la formation des pistes métalliques (118) reliant des grilles (116) et les tronçons (130) de piste dédoublant les pistes colonnes (100), on dépose une couche d'un troisième matériau conducteur puis on réalise une photogravure au moyen d'un masque définissant les lignes (118) reliant les grilles (116) et les tronçons en coïncidence avec les pistes colonnes entre deux îlots (114) consécutifs. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le second et le troisième matériau conducteur sont déposés par pulvérisation cathodique. 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que le second matériau est du chrome. 5. Procédé selon la revendication 3, caractérisé en ce que le troisième matériau conducteur est de l'aluminium. 6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche semi-conductrice (108) et la couche isolante (110) sont respectivement une couche de silicium amorphe et une couche de nitrure de silicium déposées par plasma de vapeur chimique. 7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que pour former les îlots (114), l'empilement est gravé par une méthode de photolithogravure. 8. Procédé selon l'une quelconque des revendications 4 ou 5, caractérisé en ce que, lors de l'étape e), on effectue une nitruration latérale de la couche semi-conductrice des îlots (114). 9. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que lors de l'étape e), on réalise un dépôt de nitrure de silicium sur l'ensemble de la matrice par plasma de vapeur chimique puis on réalise une gravure en mode réactif anisotrope de cette couche de nitrure, de manière à former des espaceurs latéraux sur chaque îlot (114). 10. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que lors de l'étape e), on réalise une gravure isotrope sélective de la couche semi-conductrice (108) des îlots (114) de manière à la mettre en retrait par rapport à la couche isolante (110).