FR 2713794 A1 19950616 FR 9414156 A 19941125 Multiplieur à champ de Galois La présente invention concerne un multiplieur et notamment un multiplieur à champ de Galois. L'opération des champs finis est très utilisée dans différents domaines tels que le codage à correction d'erreurs, la théorie de la commutation et la cryptographie. Par exemple, le décodage des codes BCH (Bose-Chaudhuri-Hocquenghem) ou des codes Reed-Solomon, qui sont des codes à correction d'erreurs, utilise une opération à champ de Galois (2M) pour mettre en oeuvre l'algorithme correspondant. En particulier, dans un système de télécomunications numériques, pour améliorer l'intégrité des données reçues par rapport aux données émises, les données sont codées en utilisant un code prédéterminé à correction d'erreurs avant l'émission. L'appareil récepteur utilise un code à correction d'erreurs pour convertir les données codées en données initiales. Puisque le codage et le décodage sont exécutés sensiblement de telle manière qu'une opération à champ de Galois soit effectuée et qu'un grand nombre d'opérations d'addition et de multiplication sont nécessaires, l'addition et la multiplication dans le champ de Galois doivent être exécutées très rapidement. Cependant, avec le multiplieur classique à champ de Galois, puisque la donnée formant multiplicande et la donnée formant multiplicateur ayant chacune un nombre prédéterminé d'éléments binaires, ou "binaires" ou "bits", appliqués dans des unités d'un signal horloge de symbole sont multipliées pour fournir en sortie le produit de celles-ci, il est difficile d'effectuer une telle opération à grande vitesse. Pour résoudre ce problème, on a proposé un multiplieur dans lequel l'opération est effectuée pour chaque binaire de la donnée formant multiplicande et la donnée formant multiplicateur appliquées en utilisant un signal d'horloge à un binaire au lieu d'un signal d'horloge à un symbole. Malheureusement, les dimensions de la "puce" du circuit intégré du multiplieur augmentent lorsque celui-ci est réalisé sous forme matérielle du fait de la complexité de la configuration de ses circuits. L'invention a donc pour but de fournir un multiplieur à champ de Galois qui puisse exécuter les opérations très rapidement. L'invention a également pour but de fournir un multiplieur à champ de Galois dont la configuration des circuits soit simplifiée. Pour atteindre ces buts, il est prévu un multiplieur à champ de Galois dans lequel la donnée formant multiplicande et la donnée formant multiplicateur appartenant à un champ de Ca- lois composé de 2M données de M binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, le multiplieur comprenant une pluralité de moyens logiques pour exécuter une opération ET sur M/N binaires obtenus en divisant lesdits binaires M de la donnée formant multiplicateur par un nombre prédéterminé N, et M binaires de la donnée formant multiplicande pour chaque binaire selon une règle de multiplication Mx(M/N); et des moyens d'addition pour additionner les valeurs de sortie respectives de ladite pluralité de moyens logiques et fournir en sortie les valeurs résultantes de la multiplication. En outre, le multiplieur à champ de Galois selon la présente invention, dans lequel la donnée formant multiplicande A et la donnée formant multiplicateur B appartenant à un champ de Galois composé de 2M données de M binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, comprend des moyens de multiplication pour multiplier les M binaires de la donnée formant multiplicande pour chaque binaire et M/2 binaires obtenus en divisant la donnée formant multiplicateur par deux, selon une règle de multiplication; des moyens de mémorisation pour mémoriser les M binaires de la donnée de sortie des moyens de multiplication en réponse à la première impulsion d'horloge du signal d'horloge à deux binaires; et des moyens d'addition pour recevoir les M binaires de la donnée de sortie issue des moyens de multiplication et les M binaires de la donnée de sortie fournie par les moyens de mémorisation en réponse à la deuxième impulsion d'horloge du signal d'horloge à deux binaires, et les additionner selon une règle d'addition M+NX2. Les buts et avantages de l'invention indiqués ci-dessus apparaîtront mieux à la lecture de la description détaillée d'un mode de réalisation préféré donnée ci-après en relation avec les dessins annexés, dans lesquels: - la figure 1 est un schéma synoptique du multiplieur à champ de Galois selon un mode de réalisation de l'invention; - la figure 2 est un schéma synoptique du multiplieur à champ de Galois selon un autre mode de réalisation de l'invention; - la figure 3 est un schéma synoptique du multiplieur à champ de Galois selon un autre mode de réalisation de l'invention; et - la figure 4 est un schéma synoptique du multiplieur à champ de Galois selon un mode de réalisation préféré de l'invention. L'invention est décrite ci-après à l'aide d'un exemple du multiplieur à champ de Galois GF (de "Galois field") (28) ayant un polynôme primitif P(x) = 1+X2+X3+X4+X8. Ici, le polynôme primitif P(a) a la valeur 0 comme élément primitif du champ de Gaulois. Par conséquent, le polynôme primitif peut être exprimé sous la forme a8 = 1 + a2 + a3 + a4. La figure 1 est donc un schéma synoptique du multiplieur à champ de Galois selon un mode de réalisation de la présente invention. Sur la figure 1, le multiplieur à champ de Galois est formé de premier à quatrième multiplieurs 10, 20, 30 et 40 prévus pour recevoir et multiplier une donnée formant multiplicateur (M/4) qui est un vecteur B de donnée formant multiplicateur divisé par quatre, et une donnée formant multiplicande comme signaux d'entrée selon une règle de multiplication MxM/4 en supposant qu'un vecteur A de M binaires soit posé comme données formant multiplicande et qu'un vecteur B de M binaires soit posé comme donnée formant multiplicateur, et d'un addi tionneur 50 (H1) pour additionner un vecteur à M binaires et un vecteur à N binaires fournis par les multiplieurs 10 et 20 (Q1 et Q2) selon une règle d'addition MxNX2, un additionneur 60 (H2) pour additionner le vecteur à M binaires et le vecteur à N binaires fournis par les multiplieurs 30 et 40 (Q3 et Q4) selon la même règle d'addition que celle de l'additionneur 50 (H1), et un additionneur 70 (H3) pour additionner le vecteur à M binaires et le vecteur à N binaires fournis par les additionneurs 50 et 60 (H1 et H2), selon la même règle d'addition que celles des additionneurs 50 et 60 (H1 et H2). L'opération exécutée dans le cas de multiplets de huit binaires (octets) est décrite ci-après. Le multiplieur 10 (Q1) reçoit un vecteur A à huit binaires et un vecteur B à deux binaires (8/4 binaires) comme signaux d'entrée et fournit une donnée à M binaires en exécutant une opération de multiplication exprimée par l'équation suivante: Q1 = AxBM/4 = (Ao+AlXl+A2X2+A3X3+A4X4+A5X5+A6X6+A7X7) x (Bo+BlXl) = (A0B0+A7B1)+(A0B1+A1B0)X + (A1B1+A2BO+A7B1)X2 + (A2B1+A3BO+A7B1)X3 + (A3B1+A3BO+A7B1)X4 + (A4B1+A5Bo)X5 + (A5B1+A6Bo)X6 + (A6B1+A7Bo)X7 (1) Ici, la donnée formant multiplicateur dans la multiplication est le binaire de poids faible Bg et le binaire suivant B1, comme cela est représenté dans l'équation (1) donnée cidessus. Le multiplieur 20 (Q2) reçoit le vecteur A à huit binaires appliqué au multiplieur 10 (Q1) et une donnée à deux binaires (B2 et B3) correspondant à la partie de deux binaires de poids suivant (c'est-à dire huit divisé par quatre) appliqués au mul tiplieur 10 (Q1) comme signaux d'entrée et fournit une donnée à N binaires en exécutant une opération de multiplication exprimée par l'équation (2) donnée ci-après. Ici, bien que les binaires M et N soient les mêmes, ils sont exprimés différemment parce que leurs données formant multiplicateur dans la multiplication sont différentes l'une de l'autre. La donnée formant multiplicateur utilisée dans la multiplication par le multiplicateur 20 (Q2) est la donnée formant binaire (B2) de poids suivant appliquée au multiplieur 10 (Q1) et la donnée formant binaire (B3) de poids suivant. Q3 = AxBM/4 = (Ao+AlXl+A2X2+A3X3+A4X4+A5X5+A6X6+A7X7) x (B4+B5X1) = (AoB4+A7B5) + (A0B5+A1B4)X1 + (A1B5+A2B4+A7B5)X2 + (A2B5+A3B4+A7B5)X3 + (A3B5+A4B4+A7B5)X4 + (A4B5+A5B4)X5 + (A5B5+A6B4)X6 + (A6B5+A7B4)X7 (2) Le multiplieur 30 (Q3) reçoit un vecteur A à huit binaires appliqué au multiplieur 20 (Q2) et une donnée à deux binaires (B4 et B5) correspondant aux deux binaires de poids suivant appliqués au multiplieur 20 (Q2) comme signaux d'entrée, et fournit une donnée à M binaires en exécutant une opération de multiplication exprimée par l'équation suivante: Q3 = AxBM/4 = (A0+A1X1+A2X2+A3X3+A4X4+A5X5+A6X6+A7X7) x (B4+B5X1) = (AoB4+A7B5) + (AoB5+AlB4)X1 + (A1B5+A2B4+A7B5)X2 + (A2B5+A3B4+A7B5)X3 + (A3B5+A4B4+A7B5)=x4 + (A4B4+A5B4)X5 + (A5B5+A6B4)X6 + (A6B5+A7B4)X7 (3) Le multiplieur 40 (Q4) reçoit le vecteur A à huit binaires appliqué au multiplieur 30 (Q3) et une donnée à deux binaires correspondant aux deux binaires de poids suivant appliqués au multiplieur 30 (Q3) comme signaux d'entrée, et fournit une données à N binaires en exécutant une opération de multiplication exprimée par l'équation suivante: Q4 = AxBM/4 = (A0+A1X+A2X+A3X +A4X4+A5X5+A6X6+A7X7) x (B6+B7X1) (AOB6+A7B7) + (AoB7+AlB6)xl + (A1B7+A2B6+A7)X2 + (A2s7+A3B6+A7B7)X + (A3B7+A4B6+A7B7)x4 + (A4B7+A5B6)X5 + (A5B7+A6B6)X6 + (A6B7+A7B6)X7 (4) La donnée à M binaires fournie par le multiplieur 10 (Q1) et la donnée à M binaires fournie par le multiplieur 20 (Q2) sont appliquées à l'additionneur 50 (H1) pour être additionnées comme cela est exprimé par l'équation suivante; H1 = M + NX2 = (M0+M1X1+M2X+M3X+M4X4+M5X5+M6X6+M7X7) + (N0+N2X+N3X +N4X4+N5X5+N6X6+N7X7)X = (Mo+N6) + (M1+N7)X1 + (M2+NO+N6)X + (M3+N1+N6+N7)X3 + (M4+N2+N6+N7)x4 + (M5+N3+N7)X5 + (M6+N4)X6(M7+N5)X7 Ici, le coefficient de la donnée à M binaires fournie par le multiplieur 20 (Q2) est X2. Cela est effectué pour tenir compte du degré du coefficient dans l'opération d'addition parce que les degrés de la donnée du vecteur B à deux binaires appliquée pendant l'exécution d'une opération de multiplication dans le multiplieur 20 (Q2) sont X2 et X3, mais les degrés réels sont X0 et X1. Les données ainsi additionnées sont fournies en sortie sous la forme d'un vecteur de M binaires. L'additionneur 60 (H2) additionne la valeur du vecteur à M binaires fournie par le multiplieur 30 (Q3) et la valeur du vecteur à M binaires fournie par le multiplieur 40 (Q4), comme cela est exprimé par l'équation suivante: H2 = (M+NX2)X2 = (Mo+MlXl+M2X2+M3X3+M4X4+M5X5+M6X6+M7X7)X2 + (N0+N2X2+N3X3+N4X4+N5X5+N6X6+N7X7 ) x4 = (M6+N4) + ( M7+N5)X1 + (M0+M6+N6+N4)X2 + (Ml+M6+M7+N4+N5+N7)X3 + (M2+M6+M7+N0+N4+N5+N6)X4 + (M3+M7+N1+N5+N6+N7)X5 + (M4+M2+M6+M7)x6 + (M5+N3+N7)x7 Ici, la valeur du vecteur à N binaires fournie par le multiplieur 40 (Q4) est additionnée en utilisant X2 comme degré du coefficient pour la même raison que dans l'additionneur 50 (H1). La valeur du vecteur à M binaires et la valeur du vecteur à N binaires, qui sont fournies respectivement par l'additionneur 50 (H1) et l'additionneur 60 (H2), sont additionnées selon la même méthode que dans l'additionneur 50 (H1) et l'additionneur 60 (H2). Comme cela a été décrit plus haut, les multiplieurs 10, 20, 30 et 40 (Q1 Q2 Q3 et Q4) sont constitués des mêmes circuits logiques que ceux correspondants aux équations (1) à (4) données plus haut. De même, les additionneurs 50, 60 et 70 (H1, H2 et H3) sont constitués des mêmes circuits logiques que ceux correspondant aux équations (5) et (6) données plus haut. La figure 2 est un schéma synoptique d'un multiplieur à champ de Galois selon un autre mode de réalisation de l'invention. Dans ce multiplieur, le vecteur B de N binaires divisé par deux est multiplié. Ici, l'opération exécutée dans le cas où le nombre de binaires M est huit est décrite comme exemple, de la même manière que pour la figure 1. C'est-à-dire que les données du vecteur A de M binaires et du vecteur B de N binaires sont respectivement de huit binaires, et le vecteur B de N binaires est divisé par deux. Par conséquent, la donnée appliquée du vecteur B a quatre binaires. Le multiplieur 80 (Q5) multiplie la donnée du vecteur A de huit binaires qui lui est appliquée et la donnée du vecteur B de quatre binaires selon la règle de multiplication exprimée par l'équation (7) donnée ci-après et fournit une donnée à M binaires: Q5 = AxBM/2 (AOBO+A5B3+A6B2+A7B1) + (AOB1+A1BO+A6B3+A7B2)X1 + (A2B2+A1B1+A2B0+A5B3+A6B2+A7B1+A7B3)X + (AoB3+AlB2+A2Bl+A3Bo+A5B3+A6B2+A6B3+A7Bl+A7B2)X + (A0B3+A1B2+A2B1+A3B0+A5B3+A6B2+A6B3+A7B1+A7B2+A7B3)X4 + (A2B3+A3B2+A4B1+A5B0+A6B3+A7B2+A7B3 )X5 + ( A3B3+A4B2+A5Bl+A6Bo+A7B3 ) X6 + (A5B2+A6B1+A4B3+A7Bo)X7 (7) Le multiplieur 90 (Q6) reçoit le vecteur A de huit binaires qui lui est appliqué avec la donnée du vecteur B de quatre binaires correspondant au poids suivant du vecteur B de quatre binaires appliqués au multiplieur 80 (Q5) comme signaux d'entrée, et fournit une donnée de N binaires en exécutant une opération de multiplication selon une règle de multiplication exprimée par l'équation suivante (8): Q6 = AxBM/2 = (A0B4+A5B7+A6B6+A7B5) + (A0B5+A1B4+A6B7+A7B6)X1 + (A0B6+AlB5+A2B4+A5B7+A6B6+A7B5+A7B7)x2 + (A0B7+A1B6+A2B5+A3B4+A5B7+A6B6+A6B7+A7B5+A7B6)X3 + (A0B7+A1B6+A2B5+A3B4+A5B7+A6B6+A6B7+A7B5+A7B6)X4 + (A2B7+A3B6+A4B5+A5B7+A6B7+A7B6+A7B7)X5+ (A3B7+A4B6+A5B5+A6B4+A7B7)X6 + (A5B7+A6B6+A4B7+A7B4)x7 (8) L'additionneur 100 (H4) additionne la valeur du vecteur de M binaires issue du multiplieur 80 (Q5) et la valeur du vecteur à N binaires issue duu multiplieur 90 (Q6) selon une règle d'addition exprimée par l'équation suivante (9) et fournit une donnée à M binaires: H4 = M+NX2 = (Mo+MlXl+M2X2+M3X3+M4X4+M5X5+M6X6+M7X7) + (N0+N2X1+N3X3+N4X4+N5X5+N6X6+N7X7 ) x2 = (Mo+N6) + (M1+N7)X1 + (M2+No+N6)X2 + (M3+N1+N6+N7)X3 + (M4+N2+N6+N7)X4 + (M5+N3+N7)X5 + (M6+N4)X6 + (M7+N5)X7 La figure 3 est un schéma synoptique du multiplieur à champ de Galois selon un autre mode de réalisation de l'invention. Sur la figure 3, le multiplieur à champ de Galois est formé de moyens de multiplication 110 ayant des multiplieurs 111, 112, 113 et 114 (Q7, Q8 Q9 et Q10) pour multiplier respectivement les signaux du vecteur A et du vecteur B qui leurs sont appliqués, comme les multiplieurs 10, 20, 30 et 40 (Q1 Q2 Q3 et Q4) représentés sur la figure 1, et d'un additionneur 120 (H5) pour recevoir quatre signaux de sortie M, N, W et Y fournis respectivement par les multiplieurs 111, 112, 113 et 114 (Q7, Q8 Q9 et Q10) comme signaux d'entrée et pour les additionner selon une règle d'addition exprimée par l'équation suivante: H5 = M + NX2 + WX4 + yX6 (10) Les circuits mentionnés ci-dessus représentés sur les figures 1 à 3 sont des multiplieurs à champ de Galois utilisant un signal d'horloge à un binaire. Le multiplieur à champ de Ca- lois qui sera décrit plus loin utilise un signal d'horloge à deux binaires. Le signal d'horloge à deux binaires a une fréquence double de celle du signal d'horloge à un binaire. La figure 4 est un schéma synoptique d'un multiplieur à champ de Galois selon un mode de réalisation préféré de l'invention. Sur la figure 4, le multiplieur à champ de Galois est formé d'un circuit multiplieur 200, d'un registre 210 et d'un additionneur 220. Le multiplieur 200 (Q11) exécute une opération de multiplication sur un vecteur A de M binaires et un vecteur B de M/2 binaires dans le champ de Galois. La méthode d'exécution d'une opération de multiplication est représentée par les équations (11) et (12) données ci-après. L'équation (11) représente une méthode d'exécution d'une opération de multiplication pendant la première période du signal d'horloge et l'équation (12) représente une méthode d'exécution d'une opération de multiplication pendant la deuxième période du signal d'horloge: Q11 = AxBM/2 = (AOBO+A5B3+A6B2+A7B1) + (A0B1+A1B0+A6B3+A7B2)X + (A0B2+A1B1+A2B0+A5B3+A6B2+A7B1+A7B3)X + (A0B3+A1B2+A2B1+A3B0+A5B3+A6B2+A6B3+A7B1+A7B2)X + (A1B3+A2B2+A3Bl+A4Bo+A5B3+A6B2+A6B3+A7Bl+A7B2+A7B3)x + (A2B3+A3B2+A4B1+A5B0+A6B3+A7B2+A7B3)X5 + (A3B3+A4B2+A5B1+A6BO+A7B3)X6 + (A5B2+A6B1+A4B3+A7B0 )X7 (11) Q11 = AxBM/2 (A0B4+A5B7+A6B6+A7B5) + (AoB5+AlB4+A6B7+A7B6)Xl + (A0B6+A1B5+A2B4+A5B7+A6B6+A7B5+A7B7)X + (A0B7+A1B6+A2B5+A3B4+A5B3+A5B6+A6B7+A7B5+A7B6)X + (A0B7+A1B6+A2B5+A3B4+A5B7+A5B6+A6B7+A7B5+A7B6+A7B7)X4 + (A2B7+A3B6+A4B5+A5B4+A6B7+A7B6+A7B7)x5 + (A3B7+A4B6+A5B5+A6B4+A7B7)X6 + (A5B6+A6B5+A4B7+A7B4)X7 (12) Le registre 210 mémorise les résultats calculés pendant la première période du signal d'horloge jusqu'à ce que l'opération de multiplication exécutée pendant la deuxième période du signal d'horloge soit achevée. Le signal d'horloge à deux binaires appliqué au registre 210 a une fréquence double de celle du signal d'horloge à un binaire. La première impulsion dthor- loge de ce signal est produite pendant la première période du signal d'horloge à deux binaires, et la deuxième impulsion d'horloge est produite pendant la deuxième période du signal d'horloge à deux binaires. L'additionneur 220 (H6) reçoit la donnée à M binaires issue du registre 210 et la donnée à N binaires calculée par le multiplieur 200 pendant la deuxième période d'horloge du signal à deux binaires, calcule la donnée reçue dans le champ de Ca- lois selon une règle d'addition M+NX2, et fournit une donnée de M binaires exprimée par l'équation suivante: H6 = M+NX2 = (M0+M1X1+M2X2+M3X3+M4X4+M5X5+M6X6+M7X7) + (No+NlXl+N2X2+N3X3+N4X4+N5X5+N6X6+N7X7)X2 = (Mo+N6) + (M1+N7)X1 + (M2+No+N6)X2 + (M3+N1+N6+N7)X3 + (M4+N2+N6+N7)X5 + (M5+N3+N7)X5 + (M6+N4)X6 + (M7+N5)X7 (13) Le multiplieur à champ de Galois utilisant un signal d'horloge à deux binaires et représenté sur la figure 4 nécessite moins de circuits que le multiplieur utilisant un signal d'horloge à un binaire. Par conséquent, ce multiplieur est le mode de réalisation préféré de l'invention et peut exécuter une opération de multiplication avec une configuration de circuits plus simple que celles des figures 1, 2 et 3. Par conséquent, selon l'invention, puisque le circuit proposé est formé de deux modules seulement - un multiplieur et un additionneur - par lesquels, sur les deux signaux de vecteur appliqués, la donnée du multiplicateur divisée selon un rapport prédéterminé multiplie la donnée du multiplicande dans des unités d'une ou deux impulsions d'horloge, et les données multipliées sont additionnées, les circuits nécessaires sont faciles à réaliser. En outre, puisque l'opération de multiplication est exécutée dans des unités d'impulsions d'horloge à un ou deux binaires, la vitesse d'exécution des opérations est grande. Revendiccations 1. Multiplieur à champ de Galois, dans lequel une donnée formant multiplicande et une donnée formant multiplicateur appartenant à un champ de Galois composé de 2M données à M éléments binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, ledit multiplieur à champ de Galois étant caractérisé en ce qu'il comprend: - une pluralité de moyens de multiplication (10, 20, 30, 40; 80, 90; 110; 200) pour exécuter des opérations ET sur M/N éléments binaires obtenus en divisant les éléments binaires de ladite donnée formant multiplicateur par un nombre prédéterminé N et M éléments binaires de ladite donnée formant multiplicande pour chaque élément binaire selon une règle de multiplication Mx(M/N); et - des moyens d'addition (50, 60, 70; 100; 120; 220) pour additionner les valeurs de sortie respectives de ladite pluralité de moyens de multiplication et fournir les valeurs résultantes de la multiplication. 2. Multiplieur à champ de Galois selon la revendication 1, caractérisé en ce que lesdits moyens d'addition exécutent ladite opération d'addition en réglant le degré du coefficient des valeurs fournies par ladite pluralité de moyens de multiplication. 3. Multiplieur à champ de Galois, dans lequel une donnée formant multiplicande et une donnée formant multiplicateur appartenant à un champ de Galois composé de 2M données de M éléments binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, ledit multiplieur à champ de Galois étant caractérisé en ce qu'il comprend: - des premiers moyens de multiplication pour recevoir des éléments binaires (Bg et B1) d'un nombre prédéterminé correspondant à la partie divisée de poids le plus faible obtenue en di visant les M éléments binaires de ladite donnée formant multiplicateur (B) par quatre, et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(Bo+B1X); - des deuxièmes moyens de multiplication pour recevoir des éléments binaires (B2 et B3) d'un nombre prédéterminé correspondant à la partie divisée de poids suivant appliquée aux premiers moyens de multiplication parmi M éléments binaires de ladite donnée formant multiplicateur (B) et M éléments binaires de la dite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B2+B3X) - des troisièmes moyens de multiplication pour recevoir des éléments binaires (B4 et B5) d'un nombre prédéterminé correspondant à la partie divisée de poids suivant appliquée aux deuxièmes moyens de multiplication parmi M éléments binaires de ladite donnée formant multiplicateur (B) et M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B4+B5X) - des quatrièmes moyens de multiplication pour recevoir des éléments binaires (B6 et B7) d'un nombre prédéterminé correspondant à une partie divisée du poids suivant appliquée aux troisièmes moyens de multiplication parmi M éléments binaires de ladite donnée formant multiplicateur (B) et N éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B6+B7X) - des premiers moyens d'addition pour additionner une donnée à M éléments binaires issue desdits premiers moyens de multiplication et une donnée à N éléments binaires issue desdits deuxièmes moyens de multiplication selon une règle d'addition M+NX2; - des deuxièmes moyens d'addition pour additionner une donnée à M éléments binaires issue desdits troisièmes moyens de multi plication et une donnée à N éléments binaires issue desdits quatrièmes moyens de multiplication selon une règle d'addition M+NX2; et - des troisièmes moyens d'addition pour additionner une donnée à M éléments binaires issue desdits premiers moyens d'addition et une donnée à N éléments binaires issue desdits deuxièmes moyens d'addition selon une règle d'addition M+NX2. 4. Multiplieur à champ de Galois, dans lequel une donnée formant multiplicande (A) et une donnée formant multiplicateur (B) appartenant à un champ de Galois composé de 2M données à M éléments binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, ledit multiplieur à champ de Galois étant caractérisé en ce qu'il comprend; - des premiers moyens de multiplication pour recevoir des éléments binaires (Bg, B1, B2 et B3) d'un nombre prédéterminé correspondant à la partie divisée de poids le plus faible produite en divisant les M éléments binaires de ladite donnée formant multiplicateur (B) par deux, et M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(Bo+B1+B2X2+B2X3); - des deuxièmes moyens de multiplication pour recevoir des éléments binaires (B4, B5, B6 et B7) d'un nombre prédéterminé correspondant à la partie de poids fort produite en divisant les M binaires de ladite donnée formant multiplicateur (B) par deux, et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B4+B5X+B6X2+B7X3) ; et - des premiers moyens d'addition pour additionner une donnée à M éléments binaires issue desdits premiers moyens de multiplication et une donnée à N éléments binaires issue desdits deuxièmes moyens de multiplication selon une règle d'addition M+NX2. 5. Multiplieur à champ de Galois, dans lequel une donnée formant multiplicande (A) et une donnée formant multiplicateur (B) appartenant à un champ de Galois composé de 2M données à M éléments binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, ledit multiplieur à champ de Galois étant caractérisé en ce qu'il comprend: - des moyens de multiplication pour recevoir des éléments binaires de nombres prédéterminés correspondant à chaque partie divisée produite en divisant les M éléments binaires de ladite donnée formant multiplicateur (B) par quatre et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication prédéterminée; et - des moyens d'addition pour additionner les quatre valeurs résultantes M, N W et Y correspondant à ladite donnée formant multiplicateur (B) divisée par quatre dans lesdits moyens de multiplication selon une règle d'addition M+NX2+WX4+YX6. 6. Multiplieur à champ de Galois selon la revendication 5, caractérisé en ce que lesdits moyens de multiplication comprennent: - des premiers moyens de multiplication pour recevoir des éléments binaires (Bg et B1) d'un nombre prédéterminé correspondant à la partie divisée de poids le plus faible produite en divisant les M éléments binaires de ladite donnée formant multiplicateur (B) par quatre et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(Bo+B1X); - des deuxièmes moyens de multiplication pour recevoir des éléments binaires (B2 et B3) d'un nombre prédéterminé correspondant à la partie divisée de poids suivant appliquée aux premiers moyens de multiplication parmi les M éléments binaires de ladite donnée formant multiplicateur (B) et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B2+B3X)i - des troisièmes moyens de multiplication pour recevoir des éléments binaires (B4 et B5) d'un nombre prédéterminé correspondant à la partie divisée de poids suivant appliquée aux deuxièmes moyens de multiplication parmi les M éléments binaires de ladite donnée formant multiplicateur (B) et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B4+B5X); et - des quatrièmes moyens de multiplication pour recevoir des éléments binaires (B6 et B7) d'un nombre prédéterminé correspondant à la partie divisée de poids suivant appliquée aux troisièmes moyens de multiplication parmi les M éléments binaires de ladite donnée formant multiplicateur (B) et les M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication Ax(B6+B7X) 7. Multiplieur à champ de Galois, dans lequel une donnée formant multiplicande (A) et une donnée formant multiplicateur (B) appartenant à un champ de Galois composé de 2M données de M éléments binaires produites en utilisant un polynôme primitif prédéterminé P(x) sont multipliées, ledit multiplieur à champ de Galois étant caractérisé en ce qu'il comprend: - des moyens de multiplication pour recevoir des éléments binaires de chaque nombre prédéterminé correspondant à chaque partie divisée en divisant les M éléments binaires de ladite donnée formant multiplicateur (B) par deux, et M éléments binaires de ladite donnée formant multiplicande (A) comme signaux d'entrée, et les multiplier selon une règle de multiplication; - des moyens de mémorisation pour mémoriser les M éléments binaires de la donnée de sortie desdits moyens de multiplication en réponse à la première impulsion d'horloge d'un signal d'horloge à deux éléments binaires; et - des moyens d'addition pour recevoir les M éléments binaires de la donnée de sortie desdits moyens de multiplication et les M éléments binaires de la donnée de sortie desdits moyens de mémorisation comme signaux d'entrée en réponse à la deuxième impulson d'horloge d'un signal d'horloge à deux éléments binaires, et les additionner selon une règle d'addition M+NX2. 8. Multiplieur à champ de Galois selon la revendication 7, caractérisé en ce que ledit signal d'horloge à deux éléments binaires a une fréquence double de celle dudit signal d'horloge à un élément binaire, la première impulsion d'horloge de celuici est produite pendant la première période du signal d'horloge à deux éléments binaires, et la deuxième impulsion d'horloge de celui-ci est produite pendant le deuxième période du signal d'horloge à deux éléments binaires.