FR 2718876 A1 19951020 FR 9500736 A 19950123 PROCEDE DE FABRICATION D'UN TFT ETAGE INVERSE La présente demande de brevet est une demande divisionnaire de la demande de brevet français NO 94 04523 déposée le 15 AVRIL 1994 concernant un procédé de fabrication de transistors à effet de champ et en couches minces, étagé inverse, ainsi qu'un transistor obtenu par ce procédé. La présente invention concerne quant à elle une structure particulière d'écran à cristaux liquides permettant l'élimination de phénomènes parasites. Les transistors en couches minces sont bien adaptés au commande des électrodes des pixels d'un écran à cristaux liquides. Ces derniers sont composés de lignes (lignes de sélection) et colonnes (lignes de données) aux intersections desquelles sont situées les électrodes de pixel connectées au travers des transistors à ces lignes. Les grilles de ces transistors forment les lignes de sélection et sont commandées par les circuits de commande périphériques qui balayent les lignes et rendent passants les transistors de chaque ligne en permettant, par les lignes de données connectées aux autres circuits de commande périphériques, de polariser les électrodes et modifier les propriétés optiques du cristal liquide compris entre ces électrodes et la controélectrnde (ou électrode de référence). Les transistors sont de préférence à effet de champ à base de silicium amorphe et réalisés à partir d'un empilement de couches minces. Ils peuvent être dits étagés inverses dans la mesure où leurs grilles sont situées sous l'isolant de grille et sous le niveau semi-conducteur. L'utilisation de certaines technologies pour la fabrication des écrans à cristaux liquides pose le problème de la présence de transistors parasites. En effet, sur la figure 1, la ligne 18 horizontale constitue les grilles des transistors de commande des pixels de la ligne de l'écran représenté sur cette figure, la colonne 22 et le doigt 16 de l'électrode de pixel 17 constituant les source et drain de ce transistor. On constate qu'il existe un transistor parasite 15 qui a pour grille la ligne 18 et pour source et drain le doigt 16 de l'électrode de pixel 17 et la colonne adjacente 19, la ligne étant une superposition de couches métal I isolant de grille / silicium amorphe intrinsèque. Une solution selon l'invention consiste à utiliser une structure judicieuse de transistor de commande de pixel permettant d'éliminer dans ce procédé de réalisation de transistors étagés inverses, ces transistors parasites. La présente invention concerne un design particulier d'un écran. Cet écran à cristaux liquide comporte une matrice active constituée d'électrodes de pixels commandées par des transistors en couches minces dont la partie sources et drains est constituée par les colonnes et les électrodes de pixels et les lignes de sélection par les lignes, et il est caractérisé en ce qu'un segment connecté par une de ses extrémités à la ligne vient recouvrir à la fois la colonne et l'électrode de pixel afin de réaliser l'electrode de grille du transistor de façon à ce que le transistor parasite soit situé entre deux colonnes adjacentes et non entre une colonne adjacente et électrode de pixel. Ainsi, la gravure du niveau de grille est faite de manière à ce que le segment de métal de grille réalisant le transistor, dont la source et le drain sont respectivement la colonne et le pixel, à un endroit différent de la ligne de sélection. Cela permet d'éliminer le transistor parasite entre l'électrode de pixel et la colonne adjacente. La présente invention sera mieux comprise et des avantages supplémentaires apparaitront à la lecture de la description qui va suivre illustrée par les figures suivantes: la figure 1, déjà décrite, représente un exemple d'une vue planaire d'un motif d'une matrice active, et la figure 2 représente une structure de pixel selon l'invention. Un exemple de réalisation d'un transistor de commande de pixel, selon l'invention, est représenté sur la figure 2. Lors de la première étape du procédé décrit ci-dessus, chaque ligne 20 est gravée de manière à ce qu'un segment 25 - de préférence en forme de "L" majuscule - solidaire par une de ses extrémités de la ligne 20, vienne, parallèlement à celle-ci, jusque dans la zone où sera déposée et gravée l'électrode de pixel en passant sous la zone où sera déposée et gravée dans la même étape du procédé que le pixel (ou au cours d'une étape différente) la colonne 22. Le niveau de grille est situé entre la plaquesubstrat éventuellement munie d'une grille noire ("Black Matrix"), et le ou les niveaux conducteurs colonne et électrode de pixel. Ainsi est créé un transistor 26 étagé inverse, le segment 25 constituant la grille, la colonne 22 et l'électrode 21 constituant les source et drain. Le transistor parasite 24 relie deux colonnes adjacentes (colonnes qui transportent des informations qui ne sont pas destineés au pixel) et le pixel 21 est isolé de la colonne adjacente de la figure 2. Le problème du transistor de la figure 2 est éliminé. Par ailleurs, cette structure de transistor de commande de pixel proposé ici, est aussi applicable à la réalisation d'un transistor de commande étagé direct, c'est à dire à grille dessus". Dans ce cas, la grille constituée par le segment connecté par une de ses extrémités à une ligne, est déposée après les source et drain (colonne et électrode de pixel) qui peuvent être réalisés ensemble dans un même matérieu ou indépendamment dans des matériaux différents) et le niveau semiconducteur. Un exemple de ce type de technologie dite "grille dessus qui peut ne nécessiter que deux ou trois niveaux de masquage est décrite dans le brevet EP 0 103 523 du CNET. La présente invention s'applique à tous les types de transistors en couches minces à effet de champ étagés inverses, comme par exemple ceux utilisés dans les barrettes de photo-diode, et particulièrement à ceux utilisés pour la réalisation de matrice active d'écrans à cristaux liquides commandés par des circuits électroniques périphériques externes et/ou intégrés (drivers intégrés) sur la plaque substrat de la matrice active. REVENDICATIONS 1. Ecran à cristaux liquide comportant une matrice active constituée d'électrodes de pixels commandées par des transistors (26) en couches minces dont la partie sources et drains est constituée par les colonnes (22) et les électrodes (21) de pixels et les lignes de sélection par les lignes (20), caractérisé en ce qu'un segment (25) connecté par une de ses extrémités à la ligne (20) vient recouvrir à la fois la colonne (22) et l'électrode de pixel (21) afin de réaliser l'electrode de grille du transistor (26) de façon à ce que le transistor parasite (24) soit situé entre deux colonnes adjacentes et non entre une colonne adjacente et électrode de pixel. 2. Ecran selon la revendication 1, caractérisé en ce que le segment (25) formant la grille du transistor (26) est situé entre la plaque substrat sur laquelle est réalisée la matrice active, et la colonne (22) et l'électrode de pixel (21), et qu'il est réalisé selon le procédé de la revendication 1. 3. Ecran selon la revendication 2, caractérisé en ce que le segment (25) formant la grille du transistor (26) est situé sur la colonne (22) et l'électrode de pixel (21), eux mêmes déposés sur la plaque substrat sur laquelle est réalisée la matrice active. 4. Ecran à cristaux liquides selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte des circuits électroniques périphériques de commandes intégrées sur la même plaque substrat.