FR 2695523 A1 19940311 FR 9210693 A 19920908 CONVERTISSEUR ANALOGIQUE/NUMERIQUE RAPIDE ET PROCEDE DE CONVERSION ASSOCIE L'invention concerne les convertisseurs analogiques/numériques rapides. Elle trouve notamment des applications dans le domaine du traitement du signal vidéo et de l'instrumentation. Les convertisseurs analogiques/numériques rapides sont très diversifiés selon les applications. On distingue principalement quatre types de structures parallèles, parallèles-série, à interpolation et repliement et pipeline. Le convertisseur parallèle à N bits de résolution encore appelé convertisseur flash (en littérature anglo-saxonne), comporte 2N-1 comparateurs et un réseau d'au moins autant de résistances pour délivrer des références de tension pour chaque comparateur. Une tension à mesurer Ve est appliquée simultanément sur l'entrée de tous les comparateurs. L'ensemble des comparateurs au-dessous de Ve ne basculeront pas alors que ceux situés au-dessus basculeront. Pour obtenir un codage en binaire sur N bits, il est nécessaire de mettre un circuit logique d'encodage en série sur la sortie des comparateurs. Ce type de convertisseur est le plus rapide, car tous les comparateurs agissent en parallèle. I1 offre une bonne résolution; on peut obtenir 8-10 bits de résolution à quelques dizaines de Megahertzs.En contrepartie, du fait de cette structure parallèle, sa consommation est élevée et il occupe une surface très importante. Un convertisseur-série parallèle à N bits de résolution appelé encore convertisseur semi-flash (en littérature anglo-saxonne), comporte un premier convertisseur analogique/numérique parallèle à P bits de résolution suivi en série d'un convertisseur numérique/analogique et un deuxième convertisseur analogique/numérique parallèle à Q bits de résolution avec P+Q = N+1. Le premier convertisseur analogique/numérique effectue un premier codage d'une tension d'entrée. Le résultat de ce codage est appliqué à un convertisseur numérique/analogique à P bits de résolution et N bits de précision. On obtient en sortie une tension V'e. L'erreur (V'e-Ve) est amplifiée puis appliquée au deuxième convertisseur analogique/numérique parallèle qui effectue un deuxième codage. Une logique de correction traite les deux codages pour configurer le résultat final sur N bits en code binaire.Cette structure nécessite la présence d'un échantillonneur-bloqueur en entrée, dont les performances doivent être compatibles avec le convertisseur analogique/numérique N bits. Une telle structure série-parallèle diminue la rapidité de conversion, mais permet d'obtenir une très bonne résolution au prix d'une structure complexe très encombrante et d'une consommation qui reste élevée. Un convertisseur à interpolation et repliement comporte un étage d'entrée comprenant P groupes de M comparateurs pour délivrer P formes d'ondes repliées du signal d'entrée à convertir. Entre deux formes d'ondes consécutives, on réalise N interpolations au moyen d'un pont de résistances. On obtient P(N+1) sorties interpolées. On retrouve à ce niveau la structure du convertisseur parallèle (flash), chaque sortie étant appliquée à un comparateur. On a en sortie 2N bits de résolution. L'étage d'entrée de ce convertisseur permet de réduire le nombre de comparateurs utilisés dans les structures flash. Mais en contrepartie, la structure de ce convertisseur est assez complexe. Un convertisseur en chevauchement à Nbits de résolution, couramment qualifié de pipeline en littérature anglo-saxonne, comporte N à N+2 comparateurs mis en cascade et autant d'étages d'amplification. Il nécessite en entrée un échantillonneur-bloqueur de performance compatible. Chaque comparateur effectue la comparaison d'une tension d'entrée avec une référence de tension. La référence de tension est la même pour chaque comparateur. Le premier étage reçoit la tension d'entrée à convertir. Le deuxième étage d'entrée reçoit la différence amplifiée entre la tension d'entrée de l'étage précédent et la référence de tension. Un circuit logique combine les sorties des comparateurs pour obtenir un codage en binaire. La surface d'une telle structure est moyenne pour une rapidité également moyenne. Globalement tous ces convertisseurs occupent une surface importante, due au nombre de comparateurs ou à la nécessité d'un échantillonneur-bloqueur et d'étages d'amplification. Il présente une consommation relativement élevée surtout dans le cas des structures parallèles. Ils nécessitent tous un circuit logique pour obtenir un codage binaire. Ils nécessitent également un circuit d'encodage en code Gray à partir des sorties délivrées par chaque étage de conversion lorsque ce code veut être utilisé. Ce code Gray est en effet celui qui permet le moins d'erreur de conversion, notamment, en milieu d'échelle, car un seul bit change entre deux valeurs numériques successives. Il est donc très utilisé, notamment dans les applications de traitement du signal vidéo et d'instrumentation. Le but de l'invention est de réaliser un convertisseur analogique/numérique qui soit relativement compact et de faible consommation pour une résolution faible (6 à 8 bits) mais suffisante pour les applications de traitement du signal vidéo et d'instrumentation. Il est en effet nécessaire de réduire au maximum les surfaces des convertisseurs afin d'augmenter la complexité des circuits électroniques intégrés des matériels vidéo et d'instrumentation. Un autre but de l'invention est un convertisseur qui ait une conversion rapide avec une vitesse de conversion comparable à celle des convertisseurs rapides connus. Dans un exemple, on cherche à obtenir une conversion avec 6 à 8 bits de résolution à 15MHZ. Selon l'invention, on effectue une conversion non plus d'une tension d'entrée mais d'un courant mis dans une gamme symétrique par rapport à zéro. Un étage de conversion comporte un moyen pour détecter le signe du courant d'entrée et délivre un signal numérique correspondant. une telle caractéristique permet d'obtenir une structure beaucoup plus simple, notamment parce qu'il est généralement plus aisé d'obtenir des références stables et précises en courant plutôt qu'en tension. Avantageusement la structure du convertisseur de l'invention est une structure série, ce qui permet de limiter intrinsèquement la consommation. Enfin, la structure du convertisseur de l'invention permet d'obtenir directement, avec les sorties numériques des étages de conversion, un codage en code Gray. Ceci est particulièrement avantageux. Telle qu'elle est revendiquée, l'invention concerne donc un convertisseur analogique/numérique d'un courant d'entrée présenté dans une première gamme symétrique par rapport à zéro. Ce convertisseur comporte au moins un étage de conversion comprenant un moyen pour détecter le signe du signal d'entrée, et délivrant un signal numérique correspondant au signe. Avantageusement, le convertisseur analogique/numérique comporte N étages de conversion en cascade, le signal d'entrée de chaque étage étant obtenu en redressant le courant de l'étage précédent et en lui ajoutant la demi-amplitude de la gamme de l'étage précédent. Chaque étage de conversion délivre un bit correspondant au signe du signal d'entrée qui lui est appliqué. Les N bits obtenus forment ainsi directement un codage en code Gray. L'invention concerne aussi un procédé de conversion analogique/numérique qui consiste a) - à mettre un courant d'entrée dans une gamme symétrique par rapport à zéro et d'amplitude IM; b) - à détecter le signe de ce courant d'entrée et délivrer un signal numérique correspondant; c) - à redresser le courant d'entrée; d) - à ajouter au courant redressé, la demi-amplitude de la gamme du courant d'entrée; e) - à recommencer (N-l) fois les opérations b), c) et d), pour avoir directement à partir des signaux numériques obtenus un codage du courant en code Gray sur N bits. D'autres caractéristiques et avantages de l'invention sont présentés dans la description qui suit, faite à titre indicatif et non-limitatif de l'invention et en référence aux dessins annexés dans lesquels - la figure 1 est un schéma-bloc d'un convertisseur analogique/numérique comprenant six étages selon l'invention; - la figure 2 représente les courants d'entrée de chaque étage du convertisseur de la figure 1, pour un courant d'entrée du convertisseur compris entre +IM; - la figure 3 représente les sorties numériques correspondantes pour chacun des étages; - la figure 4 représente un schéma électrique d'un convertisseur selon l'invention;; - les figures 5a et 5b représentent les différents signaux analogiques (a) d'entrée et de sortie et les sorties numériques (b) du schéma de la figure 4, en fonction du courant d'entrée IeO du conver tisseur; - les figures 6a et 6b représentent un premier (a) et un deuxième (b) circuits de polarisation d'un convertisseur selon l'invention; - la figure 7 représente un bloc diagramme d'un circuit de conversion du code Gray vers le binaire, placé en sortie du convertisseur de l'invention; - la figure 8 représente un schéma électrique d'un circuit de conversion de tension différentielle vers un courant bi-directionnel, à placer devant le convertisseur selon l'invention; et - la figure 9 est un diagramme tension/courant correspondant au circuit de la figure 8. La figure 1 représente un schéma-bloc d'un convertisseur analogique/numérique selon l'invention. On a choisi de représenté un convertisseur à 6 bits de résolution. Ce convertisseur comprend alors six étages E0 à E5 montés en cascade. Le premier étage E0 reçoit le courant à convertir, noté IeO. Il délivre un courant de sortie IsO et un signal numérique G5. Le deuxième étage El reçoit un courant d'entrée Iel égal au courant de sortie IsO de l'étage précédent augmenté d'un courant de référence 10. Il délivre un courant de sortie Isl et un signal numérique G4. Les étages E2, E3, E4 sont identiques à l'étage El. Ils reçoivent respectivement un courant d'entrée Ie2=Isl+Il, Ie3=Is2+I2, Ie4=Is3+I3, où I1, I2 et I3 sont des courants de référence et délivrent en sortie un courant Is2, Is3, Is4 et un signal numérique G3, G2, G1. Enfin, le dernier (sixième) étage E5 reçoit un courant d'entrée Ie5 égal au courant de sortie Is4 de l'étage E4 précédent, augmenté d'un courant de référence I4.Il délivre en sortie le signal numérique GO. Selon l'invention, les courants d'entrée IeO à Ie5 sont dans une gamme de courant symétrique par rapport à zéro. De plus, entre chaque étage, l'amplitude de la gamme du courant d'entrée est divisée par deux. C'est ce qui est représenté à la figure 2. Le courant IeO a ainsi une valeur comprise entre -IM et +IM. Le courant Iel a donc une valeur comprise entre -IM/2 et +IM/2. Le courant Ie2 a une valeur comprise entre -IM/4 et +IM/4 et ainsi de suite, jusqu'à Ie5 qui a une valeur comprise entre -IM/32 et +IM/32. Le signal numérique (G5-G0) délivré par chacun des étages correspond au signe du courant d'entrée de chacun des étages par rapport à zéro. On a pris comme convention que, lorsque le courant est négatif, le signal numérique vaut zéro en sortie et lorsqu'il est positif, il vaut 1. On obtient alors les sorties numériques G5-G0 en fonction du courant à convertir IeO représentées à la figure 3. Le convertisseur analogique/numérique selon l'invention permet ainsi, par la mise en cascade d'étages de conversion déterminant chacun le signe de son courant d'entrée, d'obtenir en sortie un codage numérique correspondant au code Gray. Ceci conduit à un avantage certain, puisque le code Gray est celui qui permet le moins d'erreur possible de conversion notamment en milieu d'échelle, puisque un seul bit change entre deux valeurs numériques consécutives. Et ceci est obtenu dans l'invention, en prenant simplement les sorties des étages du convertisseur analogique/numérique. Nous allons maintenant décrire un schéma électrique d'un étage du convertisseur selon l'invention, en se référant à la figure 4. Dans la suite, on a choisi de décrire une structure bipolaire du convertisseur de l'invention. On transposera aisément cette description pour une structure dans d'autres technologies, comme par exemple en MOS. Notamment, on notera que les électrodes de conduction d'un transistor bipolaire seront appelées émetteur (référence e) et collecteur (référence c) et que l'électrode de commande sera appelée base (référence b). En technologie, MOS, par exemple, on parlerait de source et drain pour les électrodes de conduction, et de grille pour l'électrode de commande. En ce qui concerne les tensions de seuil de conduction, elle est notée, généralement, Vbe en bipolaire et Vt en technologie MOS. Dans la suite, on utilisera le vocabulaire réservé à la technologie bipolaire. Un étage de conversion E0 comporte un transistor T1 dont la base bl est reliée à un potentiel fixe P0. Son émetteur el est relié au point d'entrée E de l'étage E0. Un transistor T2 est monté en diode avec sa base b2 et son collecteur c2 réunis ensemble au point d'entrée E. Son émetteur e2 est connecté au collecteur c4 d'un transistor T4. L'émetteur e4 de ce transistor est connecté à une résistance Re dont l'autre borne est polarisée à un potentiel fixe Q0. Un transistor T5 est monté en diode avec son collecteur c5 et sa base b5 réunis ensemble à la base b4 du transistor T4. Son émetteur e5 est connecté à une résistance R'e dont l'autre borne est connectée au potentiel fixe Q0. Le collecteur c5 est connecté en outre à l'émetteur e3 d'un transistor T3. La base b3 de ce transistor est connectée à la base b2 du transistor T2. Enfin, les collecteurs cl du transistor T1 et c3 du transistor T3 sont réunis ensemble et délivrent la sortie IsO de l'étage E0. Les transistors T2 et T3 forment ainsi un miroir de courant. L'ensemble de la structure composée par les transistors T2, T3, T4 et T5 forme un miroir de Wilson. De préférence, les résistances Re et R'e sont identiques. L'étage de conversion comporte en outre un comparateur de niveau de tension 101 recevant sur une entrée le point d'entrée E de l'étage E0 et sur l'autre entrée une référence de tension Ref 0. Ce comparateur 101 délivre la sortie numérique G5 de l'étage de conversion E0. Les transistors T1, T2 et le comparateur 101 permettent de détecter le signe du courant d'entrée IeO appliqué sur l'entrée E. En effet, les potentiels P0 et Q0 sont tels que lorsque le courant IeO est positif, la tension VE au point E augmente et, de ce fait, la tension base-émetteur du transistor T1 diminue. Le transistor T1 va se bloquer. La tension VE atteint un potentiel haut noté VH. Au contraire, si le courant d'entrée IeO est négatif, la tension VE au point E diminue et la tension base-émetteur du transistor T1 augmente. Le transistor T1 devient passant. La tension VE atteint un potentiel bas noté VL. Le comparateur reçoit une tension de référence RefO comprise entre les niveaux VL et VH. ainsi, lorsque le courant est positif, la tension VE est supérieure à la tension de référence Ref0, le comparateur détecte un signe positif et le signal de sortie numérique G5 vaut 1. Lorsque le courant est négatif, la tension VE est inférieure à la tension de référence Ref 0, le comparateur détecte un signe négatif et le signal de sortie numérique G5 vaut 0. On vient de décrire la détection du courant d'entrée IeO. On va maintenant décrire comment le courant d'entrée IeO qui est dans une gamme symétrique par rapport à zéro et d'amplitude IM, est transformé dans une gamme symétrique de demi-amplitude inférieure. L'étage de conversion EO comporte pour cela un redresseur de courant pour recopier le courant d'entrée IeO, soit par le transistor T1 lorsqu'il est négatif, soit par le transistor T3 lorsqu'il est positif. Le redresseur comporte principalement un miroir de courant formé par les transistors T2 et T3. Lorsque le courant IeO est négatif, on a vu que le transistor T1 est passant. Il a une tension égale à son seuil de conduction Vbe entre son émetteur et sa base. Les potentiels PO et QO sont tels que la différence de tension VE-QO est alors insuffisante pour que le transistor T3 soit passant. I1 suffit que la tension base-émetteur du transistor T3 soit inférieure à la tension de seuil de conduction Vbe. Dans ces conditions, le transistor T3 est bloqué et tout le courant d'entrée IeO négatif transite par le transistor T1 (au courant de base près). On obtient donc, en sortie, le courant IsO = IeO. Lorsque le courant IeO est positif, le transistor T1 est bloqué. Les potentiels PO et QO sont tels, que la différence de tension VE-QO est suffisante à rendre passant le transistor T3. Le courant IeO positif, est alors recopié par le transistor T2 dans le transistor T3 (miroir de courant). On retrouve alors un courant -IeO sur le collecteur c3 du transistor T3. Le courant de sortie IsO est donc égal à -IeO. On a ainsi un courant de sortie IsO qui, de manière générale s'écrit : IsO= -IIeOl. Le courant d'entrée est redressé. La valeur du courant IsO en fonction du courant d'entrée IeO est représenté sur la figure Sa. Pour améliorer la recopie du courant par le miroir de courant formé des transistors T2 et T3, on préfère avantageusement ajouter les transistors T4 et T5. On obtient ainsi un miroir dit de Wilson qui compense les effets d'Early dans le transistor T3 et de courant de base dans le transistor T2, pour assurer une meilleure recopie possible. Dans ces conditions, la branche de recopie du courant positif comporte deux transistors T3 et T5. la branche de recopie du courant négatif comporte un seul transistor T1. Pour un fonctionnement correct du redresseur, il faut que les potentiels PO et QO soient tels que PO-QO soit au moins égal à deux fois Vbe et inférieur à trois fois Vbe où Vbe est la tension de seuil de conduction du transistor bipolaire. De préférence, on choisit PO-QO= 2Vbe. En effet, lorsque le courant est négatif, on a alors PO-VE = 1Vbe et VE-QO=lVbe, ce qui assure que les transistors T3 et T5 sont bloqués. Lorsque le courant est positif, le transistor T1 est bloqué, la tension VE est alors égale à PO. On a alors VE-QO = PO-QO = 2Vbe ce qui suffit pour que les transistors T3 et T5 soient passants et recopient le courant positif. Dans ces conditions, la tension VE va avoir une valeur haute VH égale à 2Vbe et une valeur basse VL égale à lVbe. De préférence, on choisit que la tension de référence RefO du comparateur qui doit être comprise entre VH et VL est égale à RefO=PO-2/3Vbe. On a ainsi une valeur optimale pour détecter la polarité du courant d'entrée. Le courant de sortie IsO est un courant redressé négatif qui varie donc entre 0 et -IM : l'amplitude est divisée par 2 par rapport au courant d'entrée. Mais il faut le remettre dans une gamme symétrique par rapport à zéro. Pour cela, il suffit de rajouter la demi-amplitude de la gamme du courant d'entrée IeO. On obtient un courant de sortie dans la gamme + IM/2. Le courant d'entrée Iel de l'étage El est donc la somme du courant de sortie IsO de l'étage précédent EO et d'un courant de référence IO égal à IM/2 délivré par un circuit 200 de génération de courants. On cascade de cette manière, les étages de conversion du convertisseur. A chaque fois, on ajoute en sortie de l'étage, la demi-amplitude de la gamme du courant d'entrée de cet étage. Le convertisseur analogique/numérique de l'invention comporte donc un circuit de génération de courants référencé 200 sur la figure 4. Ce circuit 200 de génération de courant doit délivrer un courant IO=IM/2, un courant I1=I0/2, un courant I2=I1/2, un courant I3=I2/2, et un courant I4=I3/2. Il comporte, pour chaque référence de courant à délivrer, un réseau de résistances séries ou parallèles, (RO, R1, R2), montées entre la tension d'alimentation VCC et l'émetteur d'un ou plusieurs transistors bipolaires (T10, T20, T30, T40, T50). Les courants de référence sont délivrés sur les collecteurs de ces transistors. La tension de base de ces transistors est délivrée par un circuit de référence de tension 201. Tous les transistors sont donc polarisés sur leur base de la même manière. Les réseaux de résistances sont calculés pour avoir la meilleure proportionnalité possible entre ces courants de référence car toute erreur de proportion va réduire la précision du convertisseur. Le circuit 200 représenté à la figure 4 donne un exemple d'une configuration de résistances et de transistors pour une amplitude du courant d'entrée IeO de deux milliampères et une tension d'alimentation VCC de 9 volts. Le courant IO est ainsi délivré sur les collecteurs communs de 4 transistors dont un seul (T10) a été représenté, montés en parallèle. Un réseau de résistances est placé entre la tension d'alimentation VCC et les émetteurs communs aux quatre transistors. Le ou les collecteur(s) des transistors du circuit de génération de courant 200 sont connectés, pour chaque courant de référence, aux collecteurs communs des transistors T1 et T3 de l'étage de conversion correspondant, ce qui permet ainsi d'additionner les courants. La figure Sa représente le courant de sortie de IsO du premier étage EO et le courant d'entrée Iel de l'étage El qui suit, en fonction du courant d'entrée IeO du convertisseur analogique/numérique. La figure 5b représente les sorties numériques correspondantes G5 et G4 en fonction des courants d'entrée IeO et Iel. On a vu dans la description des étages de conversion, que la détection du signe nécessitait différentes tensions de polarisation notées QO, RefO et PO pour le premier étage EO. On va maintenant décrire un circuit de polarisation particulièrement compact qui permet de générer ces références de tension pour chacun des étages. Sur la figure 6a on a ainsi représenté les trois premiers étages EO, El et E2. - L'étage EO reçoit en entrée les tensions QO, RefO et PO. - L'étage El reçoit en entrée les tensions Q1, Refl et P1. - L'étage E2 reçoit en entrée les tension Q2,Ref2 et P2. On a vu, selon l'invention, que l'on avait, pour chaque étage Ei 2Vbe çPi-Qi Le circuit de référence de tension selon l'invention comprend une première ligne de polarisation comportant des diodes en série, 3, 6, 9, 12, polarisées en direct par un générateur de courant 300. En parallèle sur cette première ligne de polarisation est placée une deuxième ligne de polarisation comprenant des résistances. Ces résistances sont telles qu'entre chaque diode respectivement 3, 6, 9, 12, on retrouve en parallèle une résistance respectivement 1, 4, 7, 10, de valeur R et une résistance respectivement 2, 5, 8, 11, de valeur 2R. Comme les diodes sont en direct, on retrouve aux bornes de chacunes d'elles une tension égale à la tension de seuil de conduction Vbe. Le pont résistif placé en parallèle permet donc d'obtenir 1/3 ou 2/3 de Vbe. Par exemple, selon que l'on prend la tension entre la cathode de la diode 6 et le point milieu entre les résistances 4 (R) et 5 (2R) ou entre l'anode de la diode 6 et ce même point milieu. On obtient ainsi très facilement les valeurs des tensions de polarisation, chacune de ces tensions étant décalées de 1Vbe entre chaque étage. Ainsi, la tension QO est prise au point commun entre la cathode de la diode 3 et la résistance 1 de valeur R. La référence RefO est prise entre la résistance 4 de valeur R et la résistance 5 de valeur 2R, ces deux résistances en série étant en parallèles sur la diode 6. La référence PO est prise au point commun entre la résistance 5 et l'anode de la diode 6. On obtient bien ainsi un décalage de 2Vbe entre QO et PO et de 213 de Vbe entre PO et RefO. La tension Q1 de l'étage El est prise au point commun entre la résistance 4 de valeur R et la cathode de la diode 6. La référence Refl est prise entre la résistance 7 de valeur R et la résistance 8 de valeur 2R qui sont placées en parallèle sur la diode 9. La tension P1 est prise entre la résistance 8 de valeur 2R et l'anode de la diode 9. On obtient ainsi un décalage de lVbe entre QO et Q1, de 1 Vbe entre RefO et Refl et de ivbe entre PO et P1 : Q1=QO+Vbe ; Refl=RefO+Vbe ; P1=PO+Vbe. Ceci n'est pas gênant, puisque ce sont les différences de potentiels (P1-Q1, Pl-Refl) qui doivent être constantes pour un étage donné (El). Cette structure de circuit de polarisation a ses limites puisqu'on ne peut pas générer plus que la tension d'alimentation du convertisseur VCC, qui vaut par exemple 9 volts, Vbe valant environ 0,7 volt. Mais dans la mesure où le convertisseur qui nous intéresse est à faible résolution comprenant au maximum six à sept étages de conversion, ce circuit de polarisation est très avantageux puisqu'il ne comporte que deux lignes de polarisation alimentées par un même générateur de courant 300. Cette structure est particulièrement simple et permet de limiter la consommation du courant. Une autre réalisation du circuit de polarisation en tension est représentée à la figure 6b. On a remplacé la deuxième ligne de polarisation de résistances par une deuxième ligne de polarisation de diodes 13,14,15,16. Chaque ligne de polarisation de diodes est polarisée par un générateur de courant 301 commun. Sur la première ligne de polarisation est placée une résistance R' en série entre le générateur de courant 301 et les diodes. Sur la deuxième ligne de polarisation est placée une résistance KR' en série entre la tension Vcc et les diodes. On a ainsi le potentiel QO sur la cathode de la première diode 13 de la deuxième ligne de polarisation, le potentiel Q1 sur la cathode de la deuxième diode 14 de la deuxième ligne de polarisation, le potentiel PO sur l'anode de cette même deuxième diode, le potentiel Q2 sur la cathode de la troisième diode 15 et le potentiel P1 sur l'anode de cette troisième diode. On a le potentiel RefO sur l'anode de la première diode 3 de la première ligne de polarisation, le potentiel Refl sur l'anode de la deuxième diode 6 de la première ligne de polarisation et ainsi de suite. La résistance R' est calculée pour que le potentiel RefO soit décalée de 1/3 Vbe par rapport au potentiel QO.La constante K est calculée pour avoir un courant identique IP dans les deux branches, pour que la tension de diode soit identique. On obtient ainsi les différentes références de tension avec les décalages appropriés. On a ainsi décrit les étages de conversion du convertisseur analogique/numérique et les circuits de polarisation (courant,tension) selon l'invention. On a vu que ce convertisseur délivre directement en sortie la conversion en code Gray du signal d'entrée. Or, si le code Gray est très avantageux du point de vue de la conversion, puisqu'il limite les erreurs de conversion, il est inutilisable pour les traitements numériques de ces signaux. On doit donc en pratique placer en sortie un convertisseur Gray vers binaire. Dans un exemple, les niveaux de tension des bits du code Gray délivrés par les comparateurs sont égaux à une tension de référence REF + 125 millivolts et cette tension de référence REF est de l'ordre de 2 à 2,5 volts. Ces niveaux de tension correspondent aux niveaux utilisés en technologie binaire à couplage d'émetteur, noté ECL (Emitter Coupled Logic) en littérature anglo-saxonne. On propose ici de placer en sortie du convertisseur analogique/numérique, un convertisseur de code Gray en code binaire en technologie ECL. Ce convertisseur code Gray/binaire représenté à la figure 7 comporte principalement six comparateurs 30 à 35 avec registre de mémorisation 40 à 45 et en sortie des registres 41 à 45, cinq-portes logiques XOR 51 à 55. Le registre 40 délivre directement la sortie en binaire B5, et son complément /B5. Les circuits XOR 51 à 55 délivrent les sorties en binaire B1 à B5, et leurs compléments /B1 à /B5. Les comparateurs avec registre de mémorisation permettent de mémoriser chacun des bits du code Gray G5 à GO. Ils reçoivent le tension de référence REF (Gi = REF +125mv). Ils délivrent pour chacun des bits Gi, les niveaux logiques gi et leurs compléments /gi. De manière connue, le bit de poids le plus fort G5 est égal au bit de poids le plus fort B5 en binaire. Pour tous les autres bits, la conversion logique consiste à présenter le bit de poids (g5) immédiatement supérieur et son complément (/g5) et le bit à convertir (g4) et son complément (/g4) sur la porte logique XOR (51) pour en déduire le bit correspondant en binaire (B4) et son complément (/B4). Dans l'exemple représenté, on obtient alors en sortie les bits binaires B5 à BO et leurs compléments /B5 à /BO. On peut alors changer les niveaux de tension pour passer dans d'autres technologies. Par exemple (figure 7), on utilisera un circuit de la technologie ECL vers la technologie CMOS, c'est-à-dire que l'on va passer d'un niveau de tension compris entre 2 et 2,5 volts à un niveau de tension compris entre 0 et 5 volts. Ce circuit ne sera pas détaillé plus avant. De préférence, on utilisera un circuit de conversion Gray/binaire à structure verticale (figure 7) utilisant un signal horloge CK et un générateur de courant 302. Sur le front montant de l'horloge CK, la sortie du générateur de courant est commutée sur le comparateur qui établit les niveaux logiques en sortie. Sur le front descendant de l'horloge CK, la sortie du générateur de courant est commutée sur les registres de mémorisation qui mémorisent les sorties des comparateurs et ces niveaux mémorisés sont directement convertis en série par les portes logiques. Ainsi, un seul générateur de courant 302 permet de faire toutes les opérations en vertical. Cette structure est particulièrement avantageuse en consommation et aussi en surface puisqu'elle est très dense. Dans de nombreuses applications, notamment les applications de traitement de signaux vidéo, les signaux convertis ne sont pas des courants mais des tensions. Plus précisément, les signaux de télévision sont des signaux différentiels. Pour utiliser un convertisseur selon l'invention, il faut donc placer devant le convertisseur analogique/numérique, un circuit de conversion de tension différentielle vers un courant bidirectionnel. Un tel circuit est représenté sur la figure 8. Il comprend un circuit différentiel constitué de deux transistors T6 et T7 dont les émetteurs sont reliés chacun par une résistance RP à un générateur de courant 63. Le transistor T6 reçoit sur sa base b6 le pôle négatif V- de la tension différentielle. Le transistor T7 reçoit sur sa base b7 le pôle positif de la tension différentielle V+. Un autre circuit différentiel comprend un transistor T8 et un transistor T9 dont les émetteurs e8 et e9 sont connectés chacun par une résistance RP à un générateur de courant 64. Le collecteur c8 du transistor T8 est connecté à l'entrée d'un miroir de courant 62. Le collecteur c9 du transistor T9 est connecté à la sortie du miroir de courant 62. Entre la base b8 du transistor T8 et la base b9 du transistor T9, est placée une résistance R4. La sortie du convertisseur tension-courant est prise sur la base b9 des transistors T9. Le collecteur c6 du transistor T6 est connecté au collecteur c9 du transistor T9. Le collecteur c7 du transistor T7 est connecté au collecteur c8 du transistor T8. La tension VC au noeud de sortie du miroir de courant 62 commande un générateur de courant 65 relié à la base b8 du transistor T8. Enfin un générateur de courant 66 est placé sur la base b8 du transistor T8. Le principe de fonctionnement est le suivant : les circuits différentiels permettent de recopier la différence 6V = V+ - V- aux bornes de la résistance R4 par le circuit de contre-réaction formé par le deuxième circuit différentiel (T8, T9) et le générateur de courant 66. La résistance R4 est calculée pour passer de la gamme de tension d'entrée à la gamme de courant de sortie. Dans un exemple où 6V varie entre + 500 millivolts et que le courant d'entrée du convertisseur analogique/numérique doit être dans une gamme + 2 milliampères, la résistance sera de 250 ohms (V=RI). On obtient la courbe (1) représentée à la figure 9. Dans le cas où la tension d'entrée n'est pas dans une gamme symétrique par rapport à zéro, on rajoute un circuit, sur l'un des pôles de la tension différentielle pour remettre cette tension différentielle dans une gamme symétrique. Dans un exemple, on place sur le pôle V+, un amplificateur en courant 61 connecté en série à une borne de résistance R3. Un générateur de courant Ir est placé en série sur l'autre borne de la résistance. Dans ces conditions, on a un courant Ir qui passe dans la résistance R3 et qui induit une chute de tension V=R3.Ir. Cette chute de tension se rajoute à la tension portée par le pôle positif. Il s'ensuit que la différence 6V entre V+ et V- est décalée d'autant. Dans l'exemple où 6V varie entre 0 et 1 volt (courbe (2) figure 9), on choisit une résistance R3 de 2 Kohms et un générateur de courant Ir de 250 ampères. La chute de tension dans la résistance R3 est alors de 500 millivolts, qui se déduisent de 6V. On obtient donc une tension différentielle comprise entre -500 et +500 millivolts comme représentée sur la courbe (1) de la figure 9. Le convertisseur tension différentielle/courant bidirectionnel décrit avec sa contre réaction offre une grande précision. Ceci est très important si on ne veut pas perdre des bits de résolution dans la conversion analogique/numérique qui va suivre. La conversion tension/courant doit être la plus linéaire possible. Le convertisseur analogique/numérique de l'invention permet ainsi de convertir un courant dans une gamme symétrique directement en code Gray. Des circuits de conversion simples et denses permettent de traduire ce code Gray en code binaire utilisé par les machines de traitement numérique. Des circuits de conversion tension/courant peu complexes permettent de convertir en courant bidirectionnel les tensions analogiques que l'on veut convertir. Le convertisseur lui-même comporte très peu d'éléments : au maximum 6 à 7 étages de connexion de structure simple et des circuits de polarisation en courant et en tension eux-mêmes très simples et très denses. Dans un exemple de réalisation d'un circuit comprenant un convertisseur de tension différentielle en courant bidirectionnel, le convertisseur analogique/numérique de l'invention et les convertisseurs code Gray/binaire et binaire ECL/CMOS, ce circuit occupe une surface quatre fois moins importante environ que celles des convertisseurs analogiques/numériques connus. Il permet d'obtenir une résolution de six à huit bits à 10 ou 15 Mégahertzs. REVENDICATIONS 1. Convertisseur analogique/numérique, d'un signal analogique. d'entrée sous forme d'un courant (IeO) présenté dans une première gamme symétrique (+IM) par rapport à zéro, caractérisé en ce qu'il comporte au moins un étage de conversion (EO) comprenant un moyen pour détecter le signe de ce courant (IeO) appliqué sur une entrée (E) de l'étage de conversion (EO), ce moyen pour détecter le signe délivrant un signal numérique correspondant (G5). 2. Convertisseur selon la revendication 1, caractérisé en ce qu'un étage de conversion (EO) comporte en outre un redresseur du courant d'entrée (IeO) pour délivrer un courant de sortie (IsO) égal à l'nverse de la valeur absolue du courant d'entrée (-iîeoi). 3 Convertisseur selon la revendication 2, caractérisé en ce qu'il comporte N étages de conversion en cascade (EO-E5) et un circuit de génération de N-l courants de référence (IO-I4), le signal d'entrée IeO du premier étage (EO) étant dans la première gamme symétrique (+IM) par rapport à zéro, le signal d'entrée (Iel) des étages suivants (El) étant égal au courant de sortie (IsO) de l'étage précédent (EO) augmenté d'un courant de référence (IO) égal à la demi-amplitude de la gamme du courant d'entrée de l'étage précédent. 4. Convertisseur selon la revendication 3, caractérisé en ce que chacun des N étages délivre un signal numérique correspondant au signe du courant d'entrée de cet étage, et que l'ensemble de ces signaux numériques (G5 et GO) correspond à un codage en code Gray sur N bits, le signal numérique (G5) délivré par le premier étage (EO) étant le bit de poids le plus fort et celui (G8) délivré par le dernier étage étant le bit de poids le plus faible. 5. Convertisseur selon la revendication 1, caractérisé en ce que le moyen pour détecter le signe du courant d'entrée d'un étage (EO) comporte un premier transistor T1 dont une électrode de conduction (el) est reliée au point d'entrée (E), l'électrode de commande étant polarisée à un premier potentiel fixe PO, un deuxième transistor (T2) monté en diode et en série entre le point d'entrée (E) et un deuxième potentiel fixe QO, et un comparateur de tensions dont une entrée (+) est reliée au point d'entrée (E) de l'étage, l'autre entrée (-) étant polarisée à une référence de tension RefO et qui délivre, en sortie, le signal numérique (G5) correspondant au signe du courant (IeO) appliqué au point d'entrée (E). 6. Convertisseur selon la revendication 2, caractérisé en ce que le moyen pour détecter le signe du courant d'entrée d'un étage (EO) comporte un premier transistor T1 dont une électrode de conduction (el) est reliée au point d'entrée (E), l'électrode de commande étant polarisée à un premier potentiel fixe PO, un deuxième transistor (T2) monté en diode et en série entre le point d'entrée (E) et un deuxième potentiel fixe QO, et un comparateur de tensions dont une entrée (+) est reliée au point d'entrée (E) de l'étage, l'autre entrée (-) étant polarisée à une référence de tension RefO et qui délivre, en sortie, le signal numérique (G5) correspondant au signe du courant (IeO) appliqué au point d'entrée (E). 7. Convertisseur selon la revendication 6, caractérisé en ce que le redresseur de courant comporte un miroir de courant formé du deuxième transistor (T2) et d'un troisième transistor T3 dont une électrode de conduction (c3) est reliée à l'autre électrode de conduction (cl) du premier transistor (T1) et dont l'autre électrode de conduction (e3) est polarisée au deuxième potentiel fixe QO. 8. Convertisseur selon la revendication 7, caractérisé en ce que le redresseur de courant comporte un quatrième transistor (T4) en série entre le deuxième transistor (T2) et le potentiel fixe QO et un cinquième transistor (T5) monté en diode, avec une électrode de conduction (c5) réunie à son électrode de commande (b5), cette électrode de commande (b5) étant reliée à celle du (b4) du quatrième transistor (T4), et le cinquième transistor étant placé en série entre le troisième transistor (T3) et le potentiel fixe QO, en sorte que cette structure à quatre transistors forme un miroir de Wilson. 9. Convertisseur selon la revendication 8, caractérisé en ce que les potentiels Pi et Qi d'un étage de conversion sont tels que : 2Vbe XPi-Qi 10. Convertisseur selon la revendication 9, caractérisé en ce que la tension de référence Refl, du comparateur d'un étage de conversion est tel que Refi = Pi - 2/3 Vbe. 11. Convertisseur selon la revendication 8 ou 9 caractérisé en ce que les tensions Pi, Qi et Refi d'un étage de conversion sont décalées d'une tension de seuil Vbe respectivement par rapport aux tensions Pi-l, Qi-l et Refi-l de l'étage précédent. 12. Convertisseur selon la revendication 11, caractérisé en ce que les tensions Pi, Qi et Refi de chaque étage Ei sont délivrées par un circuit de tension comportant deux lignes de polarisation parcourues par un même courant, une première composée de diodes (3,6) en inverse en série entre la tension d'alimentation VCC et un générateur de courant (300) et une deuxième composée de résistances (1,2,4,5) en série entre la tension d'alimentation et le générateur de courant, ces résistances se regroupant en groupements (1,2) identiques, chaque groupement (1,2) étant placé en parallèle sur une diode (3) de la première ligne de polarisation de manière à obtenir les rapports 2/3Vbe et 2Vbe entre les potentiels d'un même étage et un décalage de lVbe entre les potentiels de même nature de deux étages consécutifs. 13. Convertisseur selon la revendication 11, caractérisé en ce que les tensions Pi, Qi et Refi de chaque étage Ei sont délivrées par un circuit de tension comportant deux lignes de polarisation parcourues par un même courant, une première composée de diodes (3) en inverse série entre une résistance de valeur R' et un générateur de courant (301) et une deuxième composée de diodes (13) en inverse entre une résistance de valeur KR' et le générateur de courant, de manière à obtenir les rapports Vbe et 2/3Vbe entre les potentiels d'un même étage et un décalage de lVbe entre les potentiels de même nature de deux étages consécutifs. 14. Procédé de conversion analogique numérique caractérisé en ce qu'il consiste a) - à mettre un courant d'entrée dans une gamme symétrique par rapport à zéro et d'amplitude IM; b) - à détecter le signe de ce courant d'entrée et délivrer un signal numérique correspondant; c) - à redresser le courant d'entrée; d) - à ajouter au courant redressé, la demi-amplitude de la gamme du courant d'entrée; e) - à recommencer (N-l) fois les opérations b), c), d), pour avoir directement à partir des signaux numériques obtenus un codage du courant en code Gray sur N bits. 15. Procédé de conversion analogique numérique selon la revendication 14 d'un signal de tension analogique, caractérisé en ce que l'opération a) est précédée d'une opération de conversion du signal de tension analogique en un courant bidirectionnel dans une gamme symétrique d'amplitude IM.