FR 2705490 A1 19941125 FR 9405798 A 19940511 La présente invention concerne un dispositif de module de mémoire à semiconducteur dans lequel un dispositif à semiconducteur défectueux comportant au moins une ligne de données défectueuse parmi une pluralité de lignes de données est monté sur un substrat de module comportant des plots auxiliaires pour augmenter la capacité mémoire requise et pour abaisser le coût de fabrication. Du fait de l'augmentation de la capacité mémoire compte- tenu de la tendance courante à obtenir un fonctionnement de classe élevée dans des dispositifs électroniques, une pluralité de dispositifs à semiconducteur sont montés sur un substrat de module pour faire en sorte qu'un module de mémoire à semiconducteur d'une unité mémoire soit utilisé dans pratiquement tous les calculateurs en tant que dispositif de mémoire secondaire. La construction du module de mémoire qui utilise une puce de mémoire classique peut être classifiée largement au vu de la capacité mémoire et de l'existence ou de la non existence d'un contrôle et correction d'erreur (ci-après appelé "ECC"). En d'autres termes, selon l'existence ou la non existence de î'ECC, le procédé de formation du module de mémoire est classifié en un module 8 binaire (ci-après simplement appelé "x8") muni de seulement une ligne de transmission de données à 8 bits et en un module 9 binaire (ci-après simplement appelé "x9") muni d'une mémoire ECC ainsi que de la ligne de transmission de données à 8 bits. En outre, en fonction de la capacité mémoire, le module de mémoire est classifié en 1lMbx8(9), 4Mbx8(9), 16Mbx8(9), etc... De façon générale, le procédé de formation du module de mémoire est largement utilisé dans les dispositifs à semiconducteur et le module 1 Mbx8(9) présentant la structure simple est pris à titre d'exemple pour contribuer à la compréhension du procédé de formation du module de mémoire. Le module 1Mbx8 charge huit puces semiconductrices de 1 mégabit (Mb) ou deux puces semiconductrices de 4 mégabits (Mb) sur un unique substrat de module. Le module 1Mbx9 charge neuf puces semiconductrices de 1 Mb ou est constitué par (1Mbx4)x2+(1Mbxl), ce qui indique le chargement de deux puces semiconductrices de 4 mégabits et d'une puce semiconductrice de 1 mégabit. La figure 1 est un schéma fonctionnel qui représente le fonctionnement de circuit d'un dispositif à semiconducteur général du type 1lMbx9 qui est un exemple d'un dispositif à semiconducteur constitué par (1 Mbx4)x2+(1 Mbxl)xl. Par report à la figure 1, le dispositif à semiconducteur est constitué par deux puces semiconductrices de 4Mb 12 et par une puce semiconductrice de 1 Mb 14. La puce semiconductrice de 4Mb 12 est connectée à quatre lignes de données D0-D7 sur ses broches de sortie et elle comporte des broches d'entrée connectées à une ligne d'entrée de signal d'un signal de synchronisation d'adresse de colonne (ci- après appelé "/CAS") qui devient un signal de régénération d'une adresse de colonne pour activer la puce semiconductrice et à une ligne d'entrée de signal de synchronisation d'adresse de rangée (ci-après appelée "/RAS") qui sera un signal de régénération d'adresse de rangée. La puce semiconductrice de 1Mb 14 comporte une broche d'entrée connectée à une ligne d'entrée d'un CAS pour un signal de parité (ci-après appelé "/PCAS") pour l'ECC. La puce semiconductrice de 4Mb 12 et la puce semiconductrice de 1Mb 14 comportent des broches d'entrée connectées en commun à une ligne d'entrée d'un signal d'écriture /W et à une ligne d'entrée d'un signal d'adresse AB-AB. Bien que le module 1Mbx9 ne soit pas représenté, le module de mémoire est constitué, comme sur le schéma fonctionnel de la figure 1, sur lequel on constitue le module 1Mbx9 à l'aide de neuf blocs semiconducteurs de 1Mb. Un exemple du module de mémoire est décrit dans le brevet des Etats-Unis d'Amérique 4 727 513 dans lequel neuf blocs semiconducteurs de 1Mb sont montés sur un côté d'un substrat de module. Des broches d'insertion permettant d'assurer une connexion avec un circuit externe se projettent depuis un côté du substrat de module dont l'autre extrémité charge des capacités de découplage pour empêcher un choc électrique des blocs semiconducteurs. Au moyen de cette technique, le choc électrique appliqué sur les blocs semiconducteurs peut être empêché mais un bloc semiconducteur défectueux comportant une ligne de données munie d'un défaut ne peut pas être utilisé. Par exemple, dans un bloc pris parmi les blocs de 4Mb comportant quatre lignes de données, si la défaillance se produit dans l'une quelconque des lignes de données pendant le procédé de fabrication du bloc à semiconducteur, la puce semiconductrice ou le bloc lui-même doit être considéré comme étant défectueux de telle sorte qu'ils sont mis au rebut ou bradés à faible prix, ce qui conduit à une perte significative pour le fabricant. La puce semiconductrice défectueuse comportant une ligne de données défaillante pendant le processus de fabrication du bloc semiconducteur est décrite ci-après. La figure 2 est une vue en plan qui représente un exemple d'un dispositif de module de mémoire à semiconducteur 20 permettant de monter le dispositif à semiconducteur de la figure 1 et la figure 3 est une vue en coupe du dispositif à semiconducteur prise selon une ligne 111-111 de la figure 2. Le module de mémoire à semiconducteur 20 représente un exemple d'un 1Mbx9 de Meyer Hoff Co., fabriqué en utilisant une technique puce sur carte (ci-après appelée COB). Par report à la figure 3, le module de mémoire à semiconducteur 20 comporte trois gorges 24 respectivement espacées d'une distance prédéterminée sur un substrat de module 21 comportant des motifs de câblage (non représentés) sur ses deux côtés, et des plots 25 connectés aux motifs de câblage sont prévus autour des gorges 24. Séparément des plots 25, des plots auxiliaires 26 sont connectés en correspondance aux plots 25, et les puces semiconductrices 4Mb 22 sont montées sur l'intérieur des gorges 24 au moyen du procédé COB. La puce semiconductrice 4Mb 22 est une puce à plot centré dans laquelle un plot de liaison est formé au niveau de la partie centrale de la puce semiconductrice de manière à pouvoir être utilisé de façon appropriée lors du montage au moyen du procédé COB. Ici, si une ligne de données. quelconque prise parmi quatre lignes de données de lecturelécriture présente un défaut, la puce semiconductrice 22 devient une puce semiconductrice défectueuse avec ligne de données défectueuse (ci-après appelée "DDL"). Les plots de liaison des puces semiconductrices 22 et les plots 25 formés sur une partie prédéterminée du substrat de module 21 sont connectés au moyen de fils 28 et le plot auxiliaire 26 correspondant à la DDL est connecté électriquement aux plots de liaison des puces semiconductrices. C'est-à-dire que du fait que les puces semiconductrices 22 sont des puces à plot centré, le plot auxiliaire 26 qui est le plus proche de la ligne de données qui fait suite à la DDL est connecté au moyen du fil 28 de telle sorte que le module 1Mbx9 soit constitué par trois puces semiconductrices défectueuses de 4Mb. Les puces semiconductrices 22 et les fils 28 sont protégés par un corps de boîtier 29 moulé au moyen d'un composé de moulage époxy (ci-après appelé "EMC"). Par report à la figure 2, des broches 27 insérées dans un substrat externe sont formées sur un côté du substrat de module 21. Le procédé de fabrication du module de mémoire à semiconducteur 20 construit comme décrit ci-avant est décrit maintenant en détail. Après que les puces semiconductrices 22 sont examinées pour vérifier la DDL via un procédé d'inspection, les zones de montage des puces semiconductrices respectives 22 sont déterminées puis les plots 25 et les plots auxiliaires 26 qui doivent être connectés aux plots de liaison des puces semiconductrices 22 sont respectivement déterminés. A cet instant, les plots de liaison sont connectés aux'plots auxiliaires les plus proches 26. Puis les puces semiconductrices 22 sont insérées à l'intérieur des gorges 24 ménagées dans le substrat de module 21 pour être montées au moyen d'un adhésif d'isolation et des données concernant les emplacements des plots 25 ou des plots auxiliaires 26 connectés aux plots de liaison sont programmées dans un appareil de liaison par fil. Après connexion électrique des plots de liaison, à savoir les plots 25 et les plots auxiliaires 26 au moyen des fils 28, le substrat de module 21 est monté dans une matrice de moulage pour former le corps de boîtier 29 pour protéger les puces semiconductrices et les fils 28. Le module 1Mbx9 classique de Meyer Hoff Co. est formé en utilisant trois puces semiconductrices 4Mb comportant une DDL de telle sorte que le module de la capacité mémoire de 1Mb qui permet de mettre en oeuvre le fonctionnement des blocs décrit par report à la figure 1 soit formé de manière à réduire le coût de fabrication en utilisant la puce défectueuse qui est moins chère qu'une puce semiconductrice normale. Cependant, le procédé mentionné ci-avant est désavantageux en ce sens que la puce semiconductrice n'est pas fabriquée en tant que puce à plot centré et la puce semiconductrice générale comportant des plots de liaison sur sa périphérie ne peut pas être utilisée. En outre, la DDL doit être vérifiée avant le montage des puces semiconductrices défectueuses, les plots auxiliaires qui doivent être utilisés sont déterminés puis les données concernant la position de liaison de l'appareil de liaison par fil doivent être programmées une par une. Ainsi, le rendement du travail est abaissé et le rendement de fabrication est dégradé. Une fois que le défaut se produit, le refaçonnage est impossible, ce qui fait que l'on aboutit à ce que le module complet est défectueux du fait de la raison consistant en ce que la puce semiconductrice montée via le procédé COB est moulée au moyen de I'EMC. En outre, de l'air humide d'un environnement externe pénètre aisément à l'intérieur du corps de boîtier moulé via l'EMC pour provoquer une défaillance telle qu'une déconnexion des fils, ce qui dégrade la fiabilité du module de mémoire. La présente invention est élaborée afin de résoudre les problèmes décrits ci-avant. Par conséquent, un objet de la présente invention consiste à proposer un module de mémoire à semiconducteur dans lequel un module de mémoire est formé à partir de blocs semiconducteurs défectueux destinés à être mis au rebut du fait d'un défaut dans une ligne de données, ce qui réduit le coût de fabrication. Un autre objet de la présente invention consiste à proposer un module de mémoire à semiconducteur permettant d'utiliser des puces défectueuses générales comportant des plots sur les parties périphériques des puces semiconductrices ainsi qu'à utiliser des puces à plot centré. Un autre objet de la présente invention consiste à proposer un module de mémoire à semiconducteur permettant d'améliorer le rendement de fabrication au moyen d'un procédé de connexion simple des lignes de données et permettant un refaçonnage aisé indépendamment de l'utilisation de puces semiconductrices défectueuses. Un autre objet de la présente invention consiste à proposer un module de mémoire à semiconducteur permettant d'améliorer la fiabilité en bloquant l'air humide qui pénètre à l'intérieur d'une résine de moulage afin d'empêcher un défaut tel qu'une déconnexion des fils. Pour atteindre l'objet mentionné ci-avant de la présente invention, un module de mémoire à semiconducteur comportant une pluralité de blocs semiconducteurs montés sur un substrat de module inclut des motifs de câblage formés sur le substrat de module, des plots de contact connectés aux motifs de câblage pour monter des connexions de capacités fonctionnant en empêchant un choc électrique pendant l'activation et la désactivation des blocs semiconducteurs. Par ailleurs, des plots auxiliaires sont formés sur deux rangées sur un côté des zones de montage des blocs semiconducteurs de manière à former un angle droit par rapport aux plots de contact et le substrat de module comportant des broches d'entrée/sortie (ci-après appelé "I/O") externes est proposé pour respectivement connecter électriquement des parties d'extrémité des motifs de câblage. Ici, les blocs semiconducteurs comportant des connexions externes montées pour être liées sur les plots de contact du substrat de module comportent en outre au moins une ligne d'entrée/sortie (I/O) de données défectueuse et la somme des capacités mémoire normales excède la capacité mémoire du module de mémoire pris dans sa globalité et les unités de couplage connectent sélectivement seulement les lignes de données normales des plots auxiliaires autres que la ligne de données défectueuse du bloc semiconducteur. Afin d'atteindre un autre objet de la présente invention, un module de mémoire à semiconducteur comportant une pluralité de blocs semiconducteurs montés sur un substrat de module inclut des motifs de câblage formés sur le substrat de module, des plots de contact connectés électriquement aux motifs de câblage pour monter des connexions de capacités fonctionnant en empêchant un choc électrique pendant l'activation et la désactivation des blocs semiconducteurs, et des plots auxiliaires pris sur deux rangées sur un côté des zones de montage des blocs semiconducteurs de manière à former un angle droit par rapport aux plots de contact. Ici, le substrat de module comportant des broches I/O externes est prévu pour respectivement connecter électriquement des parties d'extrémité des motifs de câblage et les blocs semiconducteurs comportant des connexions externes montées pour être liées sur les plots de contact du substrat de module comportent au moins une ligne d'entrée/sortie de données qui est défectueuse et la somme des capacités mémoire normales excède la capacité mémoire du module de mémoire pris dans sa globalité. En outre, des coupleurs de câble de raccordement sont respectivement constitués par une connexion volante externe et par une connexion volante femelle pour connecter sélectivement seulement les lignes de données normales des plots auxiliaires autres que la ligne de données défectueuse du bloc semiconducteur. De préférence, afin d'atteindre un autre objet de la présente invention, un module de mémoire à semiconducteur inclut des puces semiconductrices présentant respectivement la même capacité mémoire et au moins une ligne de données défectueuse agencée de manière à être fixée sur un substrat de module, dans lequel les puces semiconductrices comportent respectivement des broches de sortie connectées à trois lignes de données et des broches d'entrée connectées à une ligne d'entrée d'un signal de synchronisationd'adresse de colonne destiné à être un signal de régénération d'une adresse de colonne pour activer la puce semiconductrice, à une ligne d'entrée d'un signal de synchronisation d'adresse de rangée destiné à être un signal de régénération d'une adresse de rangée et à des lignes d'entrée connectées en commun d'un signal d'écriture et d'un signal d'adresse, et ainsi, le module de mémoire à semiconducteur est relié à la masse au moyen de broches de liaison à la masse respectives des puces semiconductrices. Les objets et avantages de la présente invention mentionnés ci-avant ainsi que d'autres apparaîtront à la lumière de la description de modes de réalisation particuliers de l'invention, description que l'on lira par report aux dessins annexés parmi lesquels: la figure 1 est un schéma fonctionnel qui représente le fonctionnement de circuit d'un dispositif à semiconducteur 1Mx9 général; la figure 2 est une vue de dessus qui représente un exemple d'un dispositif de module de mémoire à semiconducteur permettant de monter le dispositif à semiconducteur de la figure 1; la figure 3 est une vue en coupe qui représente le dispositif à semiconducteur, cette vue étant prise selon une ligne 111-111 de la figure 2, les figures 4A et 4B sont respectivement une vue de dessus et une vue de dessous qui représentent un substrat de module d'un dispositif de module de mémoire à semiconducteur selon la présente invention; la figure 5 est une vue de dessus d'un mode de réalisation du dispositif de module de mémoire à semiconducteur qui représente un état dans lequel un dispositif à semiconducteur est monté sur le substrat de module de la figure 4A; la figure 6 est une vue en coupe qui représente un dispositif à semiconducteur tel que vu depuis une ligne Vl-VI de la figure 5; la figure 7 est un schéma fonctionnel qui représente le fonctionnement de circuit du dispositif à semiconducteur 4Mx9 selon la présente invention; la figure 8 est une vue de dessus agrandie qui représente une partie principale du module de mémoire à semiconducteur permettant de connecter une ligne de données à un plot auxiliaire au moyen de la fonction de circuit du dispositif à semiconducteur représenté sur la figure 7; et la figure 9 est une vue en coupe qui représente un autre mode de réalisation du dispositif à semiconducteur monté sur le module de mémoire à semiconducteur selon la présente invention. Les figures 4A et 4B représentent un mode de réalisation d'un substrat de module 31 permettant de former un module 1Mbx9 au moyen de trois blocs semiconducteurs. Par report aux figures 4A et 4B, des motifs de câblage 33 d'une forme prédéterminée sont prévus sur la surface plane d'un substrat de module rectangulaire 31 réalisé en matière plastique et des plots de contact 35 connectés aux motifs de câblage 33 sont formés sur des parties du substrat de module 31 en contact avec des connexions externes de blocs semiconducteurs (non représentées). Ici, les blocs semiconducteurs mettent en jeu respectivement au moins une DDL, la puce semiconductrice elle- même étant défectueuse ou le bloc semiconducteur étant défectueux du fait de déconnexions des fils, etc... Il est à noter que le nombre de lignes de données servant de lignes I/O de données lors du fonctionnement normal des blocs semiconducteurs est supérieur à neuf. Des broches i/O 37 connectées aux motifs de câblage 33 en vue d'une connexion externe sont formées sur un côté du substrat de module 31 et les plots 35 formés sur les centres des zones de montage du bloc semiconducteur sur le substrat de module 31 sont des plots de contact fixés à des capacités pour empêcher un choc électrique au niveau des puces semiconductrices. En outre, six plots auxiliaires 36 formés selon deux rangées sont constitués par trois groupes sur des parties à l'exception des zones de montage des blocs semiconducteurs et les deux rangées de plots auxiliaires 36 sont mises en court-circuit l'une avec l'autre. Les plots auxiliaires 36 sont formés de manière à être connectés arbitrairement en déconnectant seulement un motif de câblage 33 pris parmi les motifs de câblage 33 connectés à la ligne de données défectueuse et sont connectés par des unités de couplage (non représentées), par exemple des résistances ou des coupleurs de câble de raccordement, au moyen d'une combinaison appropriée conformément à la localisation de la DDL dans le bloc semiconducteur (non représenté). Par report à la figure 4B, les deux motifs de câblage 33 connectés électriquement aux plots de contact 35 supérieurs et inférieurs et les broches I/O 37 sont prévues sur la surface inférieure du substrat de module 31. Bien que les plots auxiliaires 36 et que les motifs de câblage 33 connectés aux plots auxiliaires 36 soient formés sur la surface plane du substrat de module 31, les motifs de câblage 33 connectés aux plots auxiliaires 36 peuvent être formés sur la surface inférieure pendant la conception du substrat de module 31, par souci de commodité. Des trous de passage 38 sont formés dans les deux extrémités du substrat de module 31 de manière à permettre le transfert du substrat de module 31. La figure 5 est une vue en plan d'un mode de réalisation du module de mémoire à semiconducteur qui représente un état dans lequel un dispositif à semiconducteur est monté sur le substrat de module de la figure 4A et la figure 6 est une vue en coupe qui représente un dispositif à semiconducteur tel que vu depuis une ligne VI-VI de la figure 5. Par report à la figure 6, afin de comprendre la construction du dispositif à semiconducteur, des blocs semiconducteurs 42 montés avec des puces semiconductrices 4Mb sont chargés sur des plots de contact 45 d'un substrat de module 41 et sont liés au moyen de soudures. A cet instant, les blocs semiconducteurs 42 mettent en jeu au moins une DDL et sont formés par la combinaison des blocs semiconducteurs comportant des lignes de données disponibles en un nombre supérieur à neuf. Les blocs semiconducteurs respectifs 42 sont du type boîtier compact à incurvation en J dans lequel des connexions externes 44 sont incurvées vers l'intérieur depuis un corps de boîtier 49 tout comme la lettre "J". Sur les plots de contact 45 formés sur la partie inférieure des blocs semiconducteurs 42 et dans l'espace de la partie supérieure du substrat de module 41, des capacités 48 permettant d'empêcher un choc électrique pendant l'activation/désactivation des blocs semiconducteurs 42 sont collées au moyen de soudures. Des plots auxiliaires 46 permettant de déterminer la capacité mémoire en connectant sélectivement les DDL sont formés sur les côtés gauche et droit du substrat de module 41 à l'exception des zones de montage des blocs semiconducteurs 42 et une unité de couplage réalisée au moyen d'une résistance est montée sur le plot auxiliaire 46. Par conséquent, par report à la figure 5, les blocs semiconducteurs 42 sont montés sur les plots de contact (non représentés) pour être liés et les plots auxiliaires 46 sont prévus sur un côté des blocs semiconducteurs 42 pour être connectés électriquement à des broches 1/O 47 au moyen de motifs de câblage (non représentés) formés sur le substrat de module 41 du module de mémoire à semiconducteur 40. La figure 7 est un schéma fonctionnel qui représente le fonctionnement de circuit du dispositif à semiconducteur 4Mbx9 selon la présente invention. Dans le dispositif à semiconducteur représenté sur la figure 7, des lignes d'entrée de signaux /RAS, /CAS, /W et d'adresse AB-AB sont connectées aux broches d'entrée de signal de trois puces semiconductrices 4Mb 52 comportant respectivement une DDL et les broches de sortie de données des puces semiconductrices 52 sont respectivement connectées à trois lignes constituées par deux lignes d'entrée/sortie D0-D7 et par une ligne de signal ECC PD. Dans ce cas, puisque la période d'un signal /PCAS est la même que celle du signal /CAS, la même ligne de signal est utilisée. La figure 8 est une vue en plan agrandie qui représente une partie principale du module de mémoire à semiconducteur permettant de connecter une ligne de données à un plot auxiliaire lors du fonctionnement de circuit du dispositif à semiconducteur représenté sur la figure 7. Par report à la figure 8, six plots auxiliaires 66 sont formés selon les rangées gauche et droite sur un substrat de module 61 et sont connectés en alternance par des motifs de câblage 63 par deux dans la même rangée. Les plots auxiliaires 66 situés sur la rangée gauche sont connectés à quatre lignes de données DOa-D3a d'une puce semiconductrice (non représentée) et les plots correspondants situés sur la rangée droite sont connectés de telle sorte que deux plots auxiliaires soient connectés à la ligne de données DOb-D2b. Du fait que la première ligne de données Dla du bloc semiconducteur 52 est une DDL, les plots auxiliaires 66 situés sur les rangées gauche et droite sont connectés au moyen d'unités de couplage, par exemple des résistances ohmiques ou des résistances nulles 67, tandis que la ligne de données DOa est exclue pour permettre aux lignes de données Dla, D2a et D3a d'être connectées électriquement aux lignes de données DOb, Dlb et D2b. La figure 9 est une vue en coupe qui représente un autre mode de réalisation du dispositif à semiconducteur monté sur le module de mémoire à semiconducteur selon la présente invention. La vue en coupe représente une vue en plan partielle d'un substrat de module 71 permettant d'expliquer un autre mode de réalisation du procédé de connexion par plots auxiliaires du module de mémoire à semiconducteur dans lequel des coupleurs de câble de raccordement 77 faciles à fixer et à détacher sont utilisés en lieu et place de l'unité de couplage de la figure 8, c'est-à-dire des résistances ohmiques ou nulles. Par report à la figure 9, des blocs semiconducteurs 72 comportant respectivement une DDL sont montés sur des plots de contact 75 formés sur un substrat de module 71 tout en étant liés au moyen de soudures et des coupleurs de câble de raccordement 77 destinés à être les unités de couplage sont chargés sur des plots auxiliaires 76 formés sur des parties prédéterminées autres que les zones de montage des blocs semiconducteurs. Le coupleur de câble de raccordement 77 est lié sur le plot auxiliaire 76 à la fois sur les côtés gauche et droit et il est constitué par une connexion volante externe 77a comportant deux broches se projetant vers le haut 77a et par une connexion volante femelle 77b munie d'un trou pour recevoir la connexion volante externe 77a afin de connecter électriquement les plots auxiliaires 76 sur les côtés gauche et droit. En tant qu'unité de couplage, les résistances ohmiques ou nulles 67 et les coupleurs de câble de raccordement 77 peuvent être installés directement par un fabricant ou une machine automatique est utilisée pour les installer ou les séparer pendant la fabrication du module de mémoire. Dans le module de mémoire à semiconducteur selon la présente invention, les blocs semiconducteurs comportant respectivement au moins une DDL sont combinés pour obtenir une capacité mémoire supérieure à une capacité mémoire requise et sont montés sur le substrat de module. Ici, le substrat de module est muni de deux rangées de plots auxiliaires afin d'exclure les lignes de données défectueuses des blocs semiconducteurs montés de la totalité des lignes de données du module. Puis les plots auxiliaires sont connectés par des unités de couplage, par exemple des résistances ohmiques ou nulles ou des coupleurs de câble de raccordement, afin d'isoler la ligne de données défectueuse de telle sorte que le module de mémoire à semiconducteur présentant la capacité mémoire requise soit mis en oeuvre. Par conséquent, le coût de fabrication peut être réduit en utilisant les blocs à semiconducteur défectueux, tous les types de blocs semiconducteurs peuvent être utilisés pour obtenir une compatibilité excellente et le processus de connexion des lignes de données est simple. En outre, le refaçonnage en ce qui concerne le bloc semiconducteur défectueux est aisé, ce qui permet d'améliorer le rendement de fabrication, et l'air humide qui pénètre à l'intérieur de la résine de moulage est bloqué pour empêcher unedéfaillance telle qu'une déconnexion des fils, ce qui améliore la fiabilité. Il résulte de cela que puisque le module de mémoire à semiconducteur selon la présente invention permet d'isoler séparément une ligne de données défectueuse d'un bloc semiconducteur au moyen de plots auxiliaires formés sur un substrat de module, il est bien entendu par l'homme de l'art que diverses variantes quant à la forme et quant aux détails peuvent être réalisées ici sans que l'on s'écarte ni de l'esprit ni du cadre de l'invention. REVENDICATIONS 1. Module de mémoire à semiconducteur (40) permettant de monter une pluralité de blocs semiconducteurs (42) sur un substrat (41), caractérisé en ce qu'il comprend des motifs de câblage (33) formés sur ledit substrat de module; des plots de contact (35) connectés électriquement auxdits motifs de câblage pour monter des connexions de capacités (48) qui servent à empêcher un choc électrique pendant l'activation et la désactivation desdits blocs semiconducteurs; des plots auxiliaires (26) prévus sur un côté des zones de montage desdits blocs semiconducteurs; un substrat de module (21) comportant des broches d'entrée/sortie (I/O) externes pour respectivement connecter électriquement des parties d'extrémité desdits motifs de câblage; des blocs semiconducteurs (42) comportant des connexions externes montées pour être liées sur lesdits plots de contact dudit substrat de module, au moins une ligne d'entrée/sortie (I/O) de données étant défectueuse, la somme des capacités mémoire normales excédant la capacité mémoire du module de mémoire pris dans sa globalité; et un moyen de couplage (67) pour connecter sélectivement seulement les lignes de données normales desdits plots auxiliaires autres que ladite ligne de données défectueuse dudit bloc semiconducteur. 2. Module de mémoire à semiconducteur selon la revendication 1, caractérisé en ce que lesdits plots auxiliaires (26) sont prévus sur l'une desdites zones de montage formées en deux rangées, de manière à former un.angle droit par rapport auxdits plots de contact. 3. Module de mémoire à semiconducteur selon la revendication 1, caractérisé en ce que lesdits moyens de couplage (67) sont des résistances ohmiques soudées entre les plots auxiliaires. 4. Module de mémoire à semiconducteur (40) comportant une pluralité de blocs semiconducteurs (42) montés sur un substrat (41), caractérisé en ce qu'il comprend des motifs de câblage (33) formés sur ledit substrat de module; des plots de contact (35) connectés électriquement auxdits motifs de câblage pour monter des connexions de capacités qui servent à empêcher un choc électrique pendant l'activation et la désactivation desdits blocs semiconducteurs; des plots auxiliaires (26) prévus sur un côté des zones de montage desdits blocs semiconducteurs; un substrat de module (21) comportant des broches!/O externes pour respectivement connecter électriquement des parties d'extrémité desdits motifs de câblage; des blocs semiconducteurs (42) comportant des connexions externes montées de façon à être liées sur lesdits plots de contact dudit substrat de module,. au moins une ligne I/O de données étant défectueuse, la somme des capacités de mémoire normales excédant la capacité mémoire du module de mémoire pris dans sa globalité; et des coupleurs de câble de raccordement (77) respectivement constitués par une connexion volante externe et par une connexion volante femelle pour connecter sélectivement seulement les lignes de données normales desdits plots auxiliaires autres que ladite ligne de données défectueuse dudit bloc semiconducteur. 5. Module de mémoire à semiconducteur selon la revendication 4, caractérisé en ce que lesdits plots auxiliaires (26) sont prévus sur un côté de zones de montage formées en deux rangées, de manière à former un angle droit par rapport auxdits plots de contact. 6. Module de mémoire à semiconducteur selon la revendication 4, caractérisé en ce que ledit coupleur de câble de raccordement (77) a sa dite connexion volante externe qui est liée audit plot auxiliaire et sa dite connexion volante femelle qui comporte un trou pour recevoir ladite connexion volante externe en son sein pour connecter électriquement lesdits plots auxiliaires. 7. Module de mémoire à semiconducteur (40) comprenant des puces semiconductrices (52) présen. tant respectivement la même capacité mémoire et au moins une ligne de données défectueuse étant agencée pour être fixée sur un substrat de module (41), caractérisé en ce que lesdites puces semiconductrices (52) comportent respectivement des broches de sortie connectées à trois lignes de données (D0-D7; PD) et des broches d'entrée connectées à une ligne d'entrée d'un signal de synchronisation d'adresse de colonne (/CAS) destiné à être un signal de régénération d'une adresse de colonne pour faire fonctionner ladite puce semiconductrice, à une ligne d'entrée d'un signal de synchronisation d'adresse de rangée (/RAS) destiné à être un signal de régénération d'une adresse de rangée et à des lignes d'entrée connectées en commun d'un signal d'écriture et d'un signal d'adresse; ainsi, ledit module de mémoire à semiconducteur est relié à la masse par des broches de mise à la masse respectives desdites puces semiconductrices. 8. Module de mémoire à semiconducteur selon la revendication 7, caractérisé en ce que ladite ligne de signal de synchronisation d'adresse de colonne (/CAS) est remplacée par une synchronisation d'adresse de colonne pour une ligne de signal de parité (/PCAS) pour une capacité mémoire et par un contrôle et correction d'erreur dudit substrat de module.