FR 2693296 A1 19940107 FR 9208100 A 19920701 "Circuit d'horloge pour dispositif de jeu". Description La présente invention concerne un circuit d'horloge pour dispositif de jeu notamment, formé d'un oscillateur de fréquence d'horloge couplé à un circuit compteur-diviseur. Ce genre de circuit est bien connu et trouve d'importantes applications. Cependant il y a certaines applications où des exigences nouvelles sont imposées, notamment dans le domaine des jeux. On pourra à ce sujet consulter le brevet US 5 073 931. Dans ce brevet, on propose à des joueurs un dispositif qui permet d'enregistrer des paris sur l'issue d'un événement qui se déroule devant leurs yeux. Le moment du pari ne peut donc pas être postérieur à cette issue. Si le montant de l'enjeu est important, un tel dispositif risque d'être la proie de fraudes. Notamment il importe que le moment du pari ne soit pas falsifié, un joueur malhonnête peut essayer d'affecter un moment antérieur à son pari, alors qu'il l'a fait en connaissant l'issue du jeu. L'invention propose donc un circuit d'horloge qui a pour but de s' opposer à ce genre de fraude. Pour cela, un tel circuit est remarquable en ce qu'il est intégré et qu'il est muni d'un circuit de surveillance de la fréquence dudit oscillateur. La description suivante, accompagnée des dessins ci-annexes, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée. La figure 1 montre le schéma du circuit conforme à l'invention. Le circuit d'horloge proposé par l'invention porte, à la figure 1, la référence 1. Il est constitué essentiellement par un oscillateur 10 piloté par un quartz 12 et par un compteur-diviseur 15. Ces composants peuvent faire partie d'un circuit intégré 20 du genre immatriculé sous le n" PCF8583. Le contenu de ce compteur-diviseur fournit différentes informations de date à une mémoire RAM 22 adressée par un organe d'adressage 24. Ces informations de sortie sont l'année, le mois, le jour, les heures, les minutes, les secondes, etc... D'autres informations peuvent être contenues dans cette mémoire : des informations d'alarmes, de statut, etc... Les informations contenues dans cette mémoire peuvent être lues sur une ligne 26 connectée à sa sortie. Une interface 30 permet une communication du genre I2C vers l'extérieur. Un organe de logique 32 permet de commander tout le fonctionnement de ce circuit 20. Selon un mode de réalisation, pour éviter que les informations élaborées par ce circuit 20 soient falsifiées, on a prévu un circuit de sécurité 50 intégré, sous forme hybride ou non, sur le même substrat que le circuit 20. L'intégration évite qu'une intervention puisse steffectuer à l'intérieur du circuit 1. Cette intégration peut s accompagner d'un enrobage de tout le circuit, ce qui rend toute intrusion encore plus improbable. Le circuit de sécurité est par exemple constitué par un circuit du genre immatriculé sous le n" MC6805SC24. Ce circuit est formé d'un microprocesseur 55 auquel sont rattachées une mémoire RAM 57, une mémoire ROM 59 qui contient les instructions pour le fonctionnement du microprocesseur 55 et également une mémoire EEPROM 61 qui peut contenir différentes données non effaçables par coupure de l'alimentation. Ce microprocesseur peut gérer tout le circuit 1. Pour communiquer, ce circuit comporte un ensemble d'accès 65 et 66 dont une partie 65 est affectée aux communications à l'intérieur du circuit 1 et l'autre partie 66 aux communications vers l'extérieur. Pour permettre une communication entre le bus I2C et le circuit de sécurité 50, un circuit d'interface 90 a été prévu. Le programme assure la communication sur ce bus en respectant le protocole défini par la mise en oeuvre relative au bus I2C. L'information concernant l'horloge est rendue accessible via le circuit 50 sur un accès 92. Le circuit 1 comporte deux autres accès 94 et 96 pour, respectivement, la re-initialisation du circuit et l'application des signaux d'horloge nécessaires au microprocesseur 55. Le circuit 50 opère, selon un mode de fonctionnement préférentiel, selon l'algorithme de cryptagedécryptage DES tel que défini dans la publication Federal Information Processing Standards Publication (FIPS PUB46) du 15 janvier 1977 du Bureau National des Standards du Ministère du Commerce américain. Dans la mémoire EEPROM est enregistrée une clé de chiffrement C. Ainsi, à l'accès 92 la date DAT peut être en clair, mais elle est accompagnée d'un code DES (C, DAT). De la sorte on peut vérifier l'intégrité de cette date DAT, si bien entendu on connaît C, toute précaution étant prise pour que cette clé C demeure inconnue à tout fraudeur potentiel. I1 est possible de compliquer le processus en envoyant au circuit d'horloge 1 un aléa "a", de sorte que la date soit accompagnée d'un code DES (C, a, DAT). Cependant ce genre de mesures n'est pas toujours suffisant pour éviter une éventuelle fraude. On peut, alors, essayer de se prémunir contre une tentative du fraudeur qui consisterait à faire varier la fréquence de l'oscillateur en sa faveur, en jouant d'une manière imprévisible sur certains paramètres (par exemple la température). Pour éviter cela, conformément à l'invention, on a prévu un circuit de surveillance de la fréquence dudit oscillateur. Ce circuit est constitué à partir d'un circuit monostable 100. Pendant la durée T de basculement de ce circuit, le nombre d'impulsions de l'oscillateur 10 est compté. Si le compte n'est pas convenable, une information d'invalidité peut être élaborée. On dérive de ce circuit deux impulsions une pour signaler le début de la durée T, la suivante pour la fin. La gestion de la surveillance peut être exécutée par le microprocesseur 55 sous la conduite d'un programme contenu dans la mémoire ROM. Ainsi à un instant donné, un signal, transitant par l'interface 90, véhiculé sur la ligne I2C déclenche le monos table 100 qui délivre une impulsion en direction du circuit d'horloge 20. Cette impulsion est accompagnée d'une commande pour que le temps défini par le compteur-diviseur 15 soit enregistré dans la mémoire 22. Puis après un laps de temps T survient la deuxième impulsion, ce qui provoque l'enregistrement d'un deuxième contenu dans la mémoire 22. Ensuite, les deux contenus sont soustraits l'un de l'autre et le résultat de la soustraction est comparé à une valeur étalon emmagasinée dans la mémoire EEPROM. Si le résultat de la soustraction est comparable, compte tenu d'une précision acceptable, le circuit d'horloge est considéré comme intact, si non une information de non validité est emmagasinée dans la mémoire EEPROM. Le circuit d'utilisation du circuit d'horloge aura à charge de vérifier la présence ou l'absence de cette information de non validité pour s'assurer de la fiabilité des valeurs données par ce circuit. La valeur étalon contenue dans la mémoire 61 est obtenue aussi par différence. Cet étalonnage est nécessaire car la durée T peut varier d'un circuit monostable à l'autre, mais sa précision est la même d'un circuit à l'autre. Revendications 1. Circuit d'horloge pour dispositif de jeu notamment, formé d'un oscillateur couplé à un circuit compteur-diviseur, caractérisé en ce qu'il comporte un circuit de surveillance de la fréquence dudit oscillateur. 2. Circuit d'horloge selon la revendication 1, caractérisé en ce qu'il comporte des moyens pour dériver des impulsions à la fréquence de ladite horloge, des moyens de comptage des impulsions à la fréquence d'horloge pendant une durée fixée par un organe de durée. 3. Circuit d'horloge selon la revendication 2, caractérisé en ce que l'organe de durée est un circuit monos table. 4. Circuit d'horloge selon la revendication 3, caractérisé en ce qu'il comporte des moyens de mémorisation pour enregistrer une information relative à ladite durée. 5. Circuit d'horloge selon la revendication 4, caractérisé en ce que ces moyens de mémorisation sont constitués par un registre mémoire dans lequel est enregistré le nombre d'impulsions d'horloge pour servir de référence pour définir un critère de surveillance. 6. Circuit d'horloge selon l'une des revendications 1 à 5, caractérisé en ce qu'il est intégré sous forme hybride ou non. 7. Circuit d'horloge selon l'une des revendications 1 à 6, caractérisé en ce qu'il comporte un circuit d'accès protégé pour assurer l'intégrité des données fournies.