FR 2702610 A1 19940916 FR 9302798 A 19930311 Procédé pour produire un signal différentiel en sortie d'un circuit à capacités commutées alimenté par un signal d'entrée unique, et circuit correspondant. L'invention concerne la production d'un signal de sortie différentiel au niveau de deux sorties d'un circuit à capacités commutées à partir d'un signal d'entrée unique appliqué à ce circuit. L'invention s'applique avantageusement mais non limitativement à la conversion de signal et notamment à la conversion delta-sigma utilisée classiquement pour la conversion analogique/numérique ou numérique/analogique. Les codeurs à mise en forme du spectre bruit, en particulier les codeurs de type delta-sigma, comportent au moins un intégrateur en entrée duquel il est généralement préférable de travailler avec un signal différentiel afin de diminuer notamment le bruit généré par les alimentations et les harmoniques d'ordre pair. Or, on ne dispose souvent en entrée du codeur delta-sigma que d'un signal d'entrée tunique. On connaît déjà d'une façon générale, des circuit d'interface capables de produire un signal de sortie différentiel à partir d'un signal d'entrée unique. Cependant, de tels circuits sont complexes à réaliser et introduisent par conséquent des consommations supplémentaires de courant et prennent de la place sur la pastille de silicium sur laquelle sont implantés les différents composants. L'invention vise à élaborer de façon simple un signal différentiel à partir d'un signal d'entrée unique appliqué à un circuit à capacités commutés. L'invention propose donc tout d'abord un procédé pour produire un signal de sortie différentiel au niveau de deux sorties d'un circuit à capacités commutées, à partir d'un signal d'entrée unique appliqué à une entrée dudit circuit; selon une caractéristique générale de l'invention, pendant un premier intervalle temporel on connecte une première capacité du circuit entre l'entrée et la masse, tandis que pendant un deuxième intervalle temporel, disjoint du premier, on connecte cette première capacité entre la masse et l'une des deux sortie tandis que l'on connecte une deuxième capacité du circuit entre l'entrée et l'autre sortie. On relie avantageusement, pendant le premier intervalle temporel, les deux bornes de la deuxième capacité à la masse. L'invention a également pour objet un circuit à capacités commutées par deux horloges non recouvrantes, comprenant une entrée et deux sorties; selon une caractéristique générale de l'invention, ce circuit comprend une première capacité susceptible d'être connectée entre l'entrée et la masse par un premier moyen de commutation commandable par la première horloge, et entre la masse et l'une des sorties par un deuxième moyen de commutation commandable par la deuxième horloge; il est également prévu une deuxième capacité susceptible d'être connectée entre l'entrée et l'autre sortie par un troisième moyen de commutation commandable par la deuxième horloge. Selon un mode de réalisation, les deux bornes de la deuxième capacité sont susceptible d'être connectées à la masse par un quatrième moyen de commutation commandable par la première horloge. Bien que le circuit selon l'invention puisse être incorporé à des filtres à capacités commutées, une application particulièrement avantageuse de l'invention consiste à utiliser un tel circuit dans un codeur à mise en forme du spectre de bruit, en particulier un codeur de type delta-sigma. Ainsi, dans ce cas, les deux sorties du circuit selon l'invention sont respectivement connectées aux deux entrées d'un amplificateur opérationnel formant l'intégrateur du codeur. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen d'un exemple de réalisation nullement limitatif de l'invention illustré sur les dessins annexés sur lesquels: - les figures 1 et 2 illustrent de façon schématique la structure générale d'un codeur à mise en forme du spectre de bruit, en particulier de type delta-sigma, - la figure 3 illustre schématiquement un montage à capacité commutée par deux horloges non recouvrantes, - la figure 4 illustre schématiquement un mode de réalisation d'un circuit selon l'invention, et - la figure 5 illustre un mode de réalisation d'un codeur de type delta-sigma incorporant un circuit selon l'invention. La structure générale des codeurs à mise en forme du spectre de bruit, et notamment de type delta-sigma, a fait l'objet de nombreuses publications, en particulier le brevet français nO 82 15857 dont le contenu est à toutes fins utiles incorporé à la présente description. On va rappeler ici succintement la structure de tels codeurs, en se référant plus particulièrement aux figures 1 et 2. Le codeur représenté schématiquement sur la figure 1 reçoit un signal E(Z) échantillonné, auquel on soustrait un signal de sortie d'un filtre de contre-réaction C(Z). Le signal résultant, après passage dans un filtre B(Z) attaque un quantifieur commandé par la fréquence d'échantillonnage Fe du signal E(Z). La référence N(Z) représente le bruit propre à tout convertisseur qui s'ajoute au signal de sortie du quantifieur. Le signal de sortie Y(Z) du codeur s'exprime classiquement par l'équation suivante: Y(Z) = B(Z) . (E(Z) - Y(Z). C(Z)) + N(Z) dans laquelle B(Z) et C(Z) représentent en fait les fonctions de transfert des filtres correspondants. Cette équation peut également s'écrire sous la forme: Y(Z) = E(Z) . B(Z)/(1 + B(Z) . C(Z) ) + N(Z)/(1 + B(Z) . C(Z) ). On dit alors que l'on a un codeur à mise en forme du spectre de bruit quand B(Z) et C(Z) vérifient les équations suivantes B(Z)/(1+B(Z). C(Z) ) = 1 + B(Z) . C(Z) = H(Z) Concrètement, le but d'un codeur à mise en forme du spectre de bruit est de repousser une partie de la puissance du bruit à l'extérieur de la bande passante du signal d'entrée, c'est-à-dire de procéder à une mise en forme du spectre de bruit. Lorsque la fonction B(Z) est de la forme: l/(l -Z-l)n, le codeur à mise en forme du spectre de bruit est alors un codeur de type delta-sigma, dont l'ordre est donné par la puissance n de la fonction B(Z). Un codeur delta-sigma d'ordre 1 est illustré sur la figure 2. L'additionneur d'entrée reçoit d'une part le signal E(Z) déjà échantillonné ainsi que le signal de sortie Y(Z). Le signal résultant attaque un intégrateur suivi d'un quantifieur recevant sur son entrée de commande le signal d'échantillonnage à la fréquence Fe. n s'avère généralement intéressant de réaliser des codeurs (en particulier de type delta-sigma) utilisant des montages à capacités commutées ce qui rend ces codeurs peu sensibles au bruit et permet par ailleurs d'obtenir des précisions sur les constantes de temps des intégrateurs, en général meilleures que 1%. La figure 3 rappelle la technique des capacités commutées par deux horloges non recouvrantes H1 et H2. Le principe est de substituer à une résistance qui serait connectée entre deux bornes B1 et B2, une capacité C dont une borne est reliée à la masse et dont l'autre est reliée respectivement aux deux bornes B i et B2 par deux commutateurs M1 et M2, tels que des transistors à effet de champ à grille isolée commandés sur leur grille par des signaux cadencés par les horloges H1 et H2. Ainsi, à l'instant t, M1 est par exemple passant et la capacité C est alors chargée par la tension V1 présente à la borne B1. A l'instant t+tl le transistor M1 est bloqué et le transistor M2 est passant ce qui charge la capacité C par la tension V2 présente à la borne B2. Si "te" désigne la période d'échantillonnage, le courant équivalent passant de la borne B1 à la borne B2 pendant cette période est égal à C. (Vi-V2)/te. On définit ainsi en capacité commutée une résistance équivalente égale à 1/Fe.C. On a représenté ici à des fins de simplification des horloges H1 et H2 exactement complémentaires c'est-à-dire avec les fronts montants de l'une correspondant aux fronts descendants de l'autre. Néanmoins, il est possible de prévoir des horloges non recouvrantes définissant un temps mort pendant lequel aucun des deux commutateurs n'est passant (ou fermé). On va maintenant décrire, en référence à la figure 4, la structure d'un circuit selon l'invention. Celui-ci comporte, d'une façon générale, une première capacité susceptible d'être connectée entre l'entrée et la masse par un premier moyen de commutation commandable par la première horloge H1, et entre la masse et l'une des sorties par un deuxième moyen de commutation commandable par la deuxième horloge H2, ainsi qu'une deuxième capacité susceptible d'être connectée entre rentrée et l'autre sortie par un troisième moyen de commutation commandable par la deuxième horloge H2. Par ailleurs, les deux bornes de la deuxième capacité sont susceptibles d'être connectées à la masse par un quatrième moyen de commutation commandable par la première horloge. Le premier moyen de commutation comprend ici un commutateur I8, tel qu'un transistor à effet de champ, connecté en série entre une première borne de la première capacité C2 et la borne d'entrée BE ainsi qu'un autre commutateur I6 connecté en série entre la deuxième borne de la capacité C2 et la masse. Le deuxième moyen de commutation comprend un commutateur I9 connecté en série entre la première borne de la capacité C2 et la masse et ayant une borne commune avec le commutateur I8, ainsi qu'un commutateur I7 connecté en série entre la borne de sortie BS1 et la deuxième borne de la capacité C2 et ayant une borne commune avec le commutateur I6. Le troisième moyen de commutation comprend un commutateur I90 relié entre la borne d'entrée BE et une première borne de la deuxième capacité C20 ainsi qu'un commutateur I70 connecté en série entre la deuxième borne de la capacité C20 et l'autre borne de sortie BS2. Le quatrième moyen de commutation comprend un commutateur I80 connecté en série entre la masse et la première borne de la capacité C20 et ayant une borne commune avec le commutateur I90, ainsi qu'un commutateur I60 connecté en série entre la masse et la deuxième borne de la capacité C20 et ayant une borne commune avec le commutateur I70. D'une façon générale le fonctionnement de cet étage d'entrée est le suivant: lorsque les commutateurs I6 et I8 sont fermés, les commutateurs I7 et I9 étant ouverts, la capacité C2 se charge par la tension d'entrée. La capacité C20 quant à elle est déchargée puisque ses deux bornes sont reliées à la masse par l'intermédiaire des commutateurs I80 et I60.Puis, lorsque les commutateurs précédents, commandés par l'horloge H1, s'ouvrent et que les commutateurs I7, I9, I90 et I70 se ferment sous l'action de l'horloge H2, la tension d'entrée est appliquée d'une part à la borne de sortie BS2 par l'intermédiaire de la capacité C20 et, la tension présente en entrée lors de la charge de la capacité C2 est restituée à l'autre borne de sortie Bu 1. Les deux signaux de tension délivrés aux deux bornes BUS 1 et BS2 sont donc en fait légèrement décalés l'un par rapport à l'autre compte tenu du décalage des horloges H1 et H2. Sur la figure 5, le circuit 1 de la figure 4 forme l'étage d'entrée d'un codeur delta-sigma 10 comportant un amplificateur opérationnel AO formant I'intégrateur du codeur, suivi d'un quantifieur Q dont la sortie matérialise celle du codeur delta-sigma. Le signal de sortie Q1 du quantifieur Q, et son complément Q1B, sont utilisés pour commander des commutateurs I1, I2, I10, I20 permettant d'appliquer des tensions -Vref et +Vref à deux capacités commutées C3 et C30. Les capacités C3 et C30, permettant l'adjonction à la tension d'entrée échantillonnée, des tensions de référence * bref, sont respectivement connectées aux bornes communes des commutateurs I6, I7 et I60, I70. Les autres bornes respectives des deux capacités C3 et C30 sont reliées aux sources de tension de référence par des commutateurs I3 et I30, et à la masse par des commutateurs I5 et I50. Les deux bornes BUS 1 et BS2 sont respectivement reliées aux entrées inverseuse et non inverseuse de l'amplificateur opérationnel AO monté selon un montage différentiel et contre-réactionné par deux capacités de contre-réaction C1 et C10. Dans les codeurs à mise en forme de spectre de bruit, et en particulier des codeurs de type delta- sigma, la fréquence d'échantillonnage est très nettement supérieure à la fréquence du signal d'entrée. De ce fait, la distorsion induite par le léger décalage des signaux présents aux bornes BUS 1 et BS2 se situe en dehors de la bande passante du signal et n'influe donc pas sur le bon fonctionnement du codeur. REVENDICATIONS 1. Procédé pour produire un signal de sortie dfifférentiel au niveau de deux sorties (bis1, BS2) d'un circuit à capacités commutées à partir d'un signal d'entrée unique appliqué à une entrée (BE) dudit circuit, caractérisé par le fait que pendant un premier intervalle temporel on connecte une première capacité (C2) du circuit (1) entre l'entrée (BE) et la masse, et par le fait que pendant un deuxième intervalle temporel, disjoint du premier, on connecte cette première capacité (C2) entre la masse et l'une des deux sorties (BS1), tandis que l'on connecte une deuxième capacité (C20) du circuit entre l'entrée et l'autre sortie. 2. Procédé selon la revendication 1, caractérisé par le fait que pendant le premier intervalle temporel, on relie les deux bornes de la deuxième capacité (C20) à la masse. 3. Circuit à capacités commutées par deux horloges non recouvrantes, comprenant une entrée (BE) et deux sorties (bis1) et (BS2) caractérisé par le fait qu'il comprend une première capacité (C2) susceptible d'être connectée entre l'entrée (BE) et la masse par un premier moyen de commutation (I6, I8) commandable par la première horloge (H1) et entre la masse et l'une des sorties (bus 1) par un deuxième moyen de commutation (17, I9) commandable par la deuxième horloge (H2), ainsi qu'une deuxième capacité (C20) susceptible d'être connectée entre rentrée (BE) et l'autre sortie (BS2) par un troisième moyen de commutation (I70, I90) commandable par la deuxième horloge (H2). 4. Circuit selon la revendication 3, caractérisé par le fait que les deux bornes de la deuxième capacité C20 sont susceptibles d'être connectées à la masse par un quatrième moyen de commutation (I60, I80) commandable par la première horloge. 5. Circuit selon la revendication 4, caractérisé par le fait que le premier moyen de commutation comprend un premier commutateur (I8) connecté en série entre une borne de la première capacité (C2) et la borne d'entrée (BE), ainsi qu'un deuxième commutateur (I6) connectée en série entre la deuxième borne de la première capacité (C2) et la masse, par le fait que le deuxième moyen de commutation comprend un troisième commutateur (19) connecté en série entre la première borne de la première capacité (C2) et la masse et ayant une borne commune avec le premier commutateur (I8), ainsi qu'un quatrième commutateur (I7) connecté en série entre la borne de sortie (BS1) et la deuxième borne de la première capacité (C2) et ayant une borne commune avec le deuxième commutateur (16), et par le fait que le troisième moyen de commutation comprend un cinquième commutateur (I90) relié entre la borne d'entrée (BE) et une première borne de la deuxième capacité (C20) ainsi qu'un sixième commutateur (I70) connecté en série entre la deuxième borne de la deuxième capacité (C20) et l'autre borne de sortie (BS2). 6. Circuit selon la revendication 5, caractérisé par le fait que le quatrième moyen de commutation comprend un septième commutateur (I80) connecté en série entre la masse et la première borne de la deuxième capacité (C20), et ayant une borne commune avec le cinquième commutateur (190), ainsi qu'un huitième commutateur (I60) connecté en série entre la masse et la deuxième borne de la deuxième capacité (C20) et ayant une borne commune avec le sixième commutateur (T70) 7. Codeur à mise en forme du spectre de bruit, en particulier de type delta-sigma, comportant au moins un amplificateur opérationnel formant l'intégrateur du codeur, caractérisé par le fait qu'il comprend un circuit (1) selon l'une des revendications 3 à 6 dans lequel les deux sorties (bis1, BS2) du circuit sont respectivement connectées aux deux entrées de l'amplificateur opérationnel (10).