FR 2700648 A1 19940722 FR 9300351 A 19930115 CONVERTISSEUR ANALOGIQUE-NUMERIQUE DU TYPE C A La présente invention se rapporte aux convertisseurs analogiques-numériques, qui permettent à partir d'un signal analogique d'obtenir un signal numérique représentant ce signal analogique. Ce signal numérique peut alors être traité de manière particulièrement puissante et efficace. L'invention est plus particulièrement utile dans les convertisseurs A fonctionnant en bande de base. Elle permet en particulier de traiter les signaux acoustiques provenant de différentes sources. Le schéma de principe connu en lui-même d'un convertisseur A est représenté sur la figure 1. Un signal d'entrée e1 est appliqué à l'entrée + d'un soustracteur 101. La sortie de ce soustracteur 101 est appliquée à un intégrateur 102 dont la sortie est elle-même appliquée à un comparateur 103. La sortie de ce comparateur 103 est rebouclée sur l'entrée - du soustracteur 101 par l'intermédiaire d'un convertisseur numérique analogique 105, lui-même d'un type connu très simplifié. On obtient ainsi en sortie du comparateur 103 un signal numérique qui représente le signal el sur un bit.Ce signal 1 bit est appliqué à un dispositif de traitement numérique 104 qui simultanément transforme ce signal 1 bit en un signal n bits, n = 16 par exemple, et effectue un filtrage numérique qui permet de délivrer un signal numérique de sortie S, représentant sur 16 bits et avec un rapport signal bruit suffisamment faible le signal d'entrée el. On a représenté sur la figure 2 le diagramme fréquence/ amplitude correspondant au traitement des signaux dans le convertisseur de la figure 1. Le signal d'entrée el est représenté par la fréquence 201. Le signal de sortie 1 bit du comparateur 103 présente un spectre 202 fortement bruité. L'effet du filtre 104 est représenté par la fenêtre spectrale 203, qui permet d'éliminer le bruit haute fréquence du spectre 202 pour obtenir un signal de sortie comportant la raie 201 avec un bruit superposé d'amplitude raisonnable. Le convertisseur de la figure 1 est dit d'ordre 1 parce qu'il ne comporte qu'un seul étage d'intégration 102. Il est également connu de réaliser des modulateurs d'ordre supérieur comportant plusieurs étages d'intégration en cascade, mais ceci conduit rapidement à obtenir des systèmes instables. Cet inconvénient est toutefois limité dans le cas d'un convertisseur d'ordre 2, comme représenté sur la figure 3 dans une représentation qui utilise de manière connue le système de la transformée en Z. Le signal e (Z) est appliqué à l'entrée + d'un sommateur 301 dont la sortie est appliquée à un étage d'intégration 302 réalisant la fonction 11(1- z-1). La sortie de cet étage est appliquée à un amplificateur de correction 306 qui permet de régler le niveau de sortie à une valeur souhaitable pour l'appliquer à l'entrée + d'un deuxième étage de sommation 311 La sortie de ce deuxième étage de sommation est appliquée à l'entrée d'un deuxième étage d'intégration 312 réalisant lui la fonction Z-1/(1-Z-1). La sortie de cet étage 312 est alors appliquée à un comparateur 303 dont la sortie délivre le signal numérique 1 bit s (Z). Celui-ci est rebouclé sur les entrées - des sommateurs 301 et 311. Le signal s (Z) est ensuite appliqué au circuit de filtrage 304 permettant d'obtenir le signal de sortie S sur le nombre de bits souhaités. Une solution connue à ce problème de stabilité consiste à réaliser un modulateur d'ordre élevé, en adoptant une structure en cascade telle que celle représentée sur la figure 4, dans laquelle les étages d'intégration et de sommation ont été rassemblés dans des modules réalisant des traitements symbolisés par G (Z). Dans une telle structure, le signal el est appliqué à un premier étage comportant un module 400 effectuant le traitement G1 (Z) pour délivrer un signal intermédiaire yl qui est appliqué à un comparateur 403 lequel délivre un signal 1 bit sl. Celui-ci est appliqué à un circuit de traitement numérique spécifique 407, qui effectue un traitement T1. Le signal SI est également appliqué en rétroaction à une deuxième entrée du module 400. En outre sl et yl sont appliqués à un circuit formant une combinaison linéaire de ces deux signaux, pour obtenir un signal e2 qui est appliqué à l'entrée du deuxième étage mis en cascade avec le premier. Ce deuxième étage comprend un module 410 effectuant un traitement G2 (Z) pour obtenir un signal y2 appliqué à un comparateur 413 qui délivre un signal s2. Ce signal s2 est appliqué à un dispositif de traitement numérique 417 qui effectue un traitement numérique T2. Le signal s2 est également appliqué en rétroaction à une entrée du module 410. Les signaux s2 et y2 sont alors appliqués au troisième étage de la cascade, et ainsi de suite jusqu'au dernier étage de la cascade, qui reçoit un signal d'entrée en d'un circuit 486 qui effectue une combinaison linéaire sur les signaux sn-l et yn-l provenant de l'étage cascadé précédent. Ce dernier étage en cascade comprend donc un module 490 effectuant un traitement Gn (Z), un comparateur 493 et un module de traitement numérique 497 effectuant un traitement numérique Tn. Les signaux sortant des circuits de traitement numérique 407 à 497 sont additionnés ensemble dans un additionneur 408, dont le signal de sortie sur n bits est appliqué à un filtre numérique passe-bas 404 lequel délivre le signal de sortie S du convertisseur. Ce système permet donc d'obtenir un convertisseur d'ordre élevé stable, mais il oblige à avoir des traitements numériques T1 à Tn spécifiques de chaque étage. En outre les défauts sur les composants des étages analogiques entraînent des déformations importantes de la courbe de réponse, ce qui oblige à utiliser des composants de précision particulièrement sélectionnés et qui sont donc coûteux. Pour pallier ces inconvénients, I'invention propose un dispositif selon la revendication 1. D'autres particularités et avantages de l'invention apparaîtront clairement dans la description suivante faite en regard des figures annexées qui représentent: - la figure 1, un convertisseur S A connu à un étage; - la figure 2, la courbe de réponse de ce convertisseur; - la figure 3, un convertisseur z A connu à deux étages en série - la figure 4, un convertisseur z A connu à n étages en cascade; - la figure 5, un convertisseur z A selon l'invention; - la figure 6, la courbe de réponse de ce convertisseur; et - la figure 7, un exemple de réalisation du circuit 522 de la figure 6. Le schéma de la figure 5 représente, avec la convention de calcul selon la transformée en Z, un convertisseur Ç A selon l'invention comportant deux étages en cascade; le premier étage étant lui-même du second ordre. Ce premier étage comprend, comme dans le convertisseur de la figure 3, un premier sommateur 501 en série avec un premier intégrateur 502, un normalisateur de correction 506 servant essentiellement à éviter la saturation des étages suivants, un deuxième sommateur 511, un deuxième intégrateur 512 et un premier comparateur 503. Toutefois, selon l'invention, le signal d'entrée el est appliqué directement sur l'entrée du comparateur 503 par l'intermédiaire d'un troisième sommateur 521 qui permet de l'additionner au signal de sortie du deuxième intégrateur 512. 11 est en outre appliqué aux entrées des sommateurs 501 et 511.Ceci permet d'obtenir une transmittance de l'ensemble vis-à-vis du signal utile égale à 1. De ce fait on peut considérer que l'entrée du convertisseur se situe juste avant celle du comparateur, et que donc le réseau de réaction comprenant les intégrateurs ne traite que le bruit de quantification. En conséquence il n'y a plus de retard entre l'entrée et la sortie. Le convertisseur comprend en outre un deuxième étage en cascade formé d'un cinquième sommateur 551 en série avec un troisième intégrateur 522 puis un sixième sommateur 561 et un deuxième comparateur 513. Le signal d'entrée e2 de ce deuxième étage en cascade est obtenu à partir de la sommation, dans un quatrième sommateur 541, des signaux d'entrée et de sortie du premier comparateur 503. Le signal d'entrée ainsi obtenu est appliqué comme pour le premier étage, simultanément sur les entrées des sommateurs 551 et 561. Les premier et deuxième intégrateurs 502 et 512 réalisent une intégration classique représentée par la fonction z-1/(1-Z-1). Le circuit 522 du deuxième étage réalise une fonction de résonateur caractérisée par la formule. avec p = 2 cos (2 Il FO/FE). où F0 est une fréquence dans la bande du filtre et FE la fréquence d'échantillonnage. On obtient ainsi sur la sortie de deux étages en cascade respectivement les signaux de sortie 1 bit sl et s2. Dans ces conditions, le traitement numérique qu'il faut appliquer aux signaux s1 et s2 avant d'en faire la sommation se résume pour le premier de ceux-ci à une simple multiplication par 1 c'est-à-dire à une sortie directe sans traitement particulier. Pour les besoins de l'explication cette sortie directe a été représentée sur la figure par un multiplicateur 507 qui effectue l'opération xl. Le signal s2 par contre subit un traitement numérique dans un circuit 517 qui réalise l'opération représentée par la formule où C est le coefficient multiplicateur obtenu par le circuit 506. Ce traitement est indépendant de la fonction 522. Il ne dépend que du premier étage. Les signaux en sortie de ces circuits de traitement 507 et 517 sont additionnés dans un additionneur 508, puis filtrés de la manière habituelle dans un filtre passe-bas 504 qui délivre le signal de sortie S. Selon l'invention, le circuit 522 au lieu d'être un intégrateur comme les circuits 502 et 512, est un résonateur centré sur une fréquence FO Ce résonateur réalise la fonction qui est représentée par la formule (1). L'influence du résonateur sur la courbe de réponse du convertisseur est représentée sur le diagramme de la figure 6, qui est à comparer à celui de la figure 2. L'influence du premier étage avec les intégrateurs correspond à la courbe 602 dont on voit qu'une partie est représentée en pointillés. L'influence du résonateur du deuxième étage correspond à la courbe 604 centrée sur la fréquence F0. L'influence de ce résonateur décale alors la courbe 602 à partir de la fréquence F0 en lui faisant subir un déplacement vers le bas pour obtenir la courbe 612. La courbe 601 représente par exemple le spectre du signal d'entrée. Le filtre de sortie dont le gabarit est représenté par 603 permet comme précédemment d'éliminer les fréquences hautes du bruit, mais on voit que du fait de cette translation de la courbe 602 sur la courbe 612 la partie résiduelle du bruit contenu dans le gabarit du filtre 603 est bien inférieure à celle qui serait restée si l'on n'avait que la courbe 602. L'analyse mathématique de ce convertisseur montre que par rapport aux structures classiques on obtient les avantages suivants: - la transmittance vis-à-vis du signal utile est égale à 1, - la transmittance vis-à-vis du bruit possède un zéro double à la fréquence zéro et deux zéros complexes conjugués à la fréquence F0, ce qui permet justement d'élargir la bande passante comme expliqué plus haut. - Le traitement numérique spécifique à chaque étage du convertisseur est moins complexe, puisque la sortie du premier étage est transmise directement au sommateur 508 et que le traitement numérique est en outre indépendant de la position du zéro situé en F0. A titre de variante, on pourrait utiliser pour l'intégrateur 502 un mode de réalisation dans lequel on réaliserait la fonction 1/(1-Z-1) comme dans l'étage 302 de la figure 3. A ce moment, là il faudrait utiliser pour réaliser le traitement numérique spécifique du deuxième étage un circuit 517 qui réalise la fonction représentée par la formule Dans cette formule C est le coefficient multiplicateur obtenu par le circuit 506 Cette variante, permet de simplifier légèrement le traitement numérique ainsi que la construction d'ensemble. Toutefois on observe que dans cette variante le convertisseur sature légèrement plus vite que dans le premier mode de réalisation, ce qui ne présente pas de réels problèmes pratiques. Le problème qui se pose par contre réside dans la réalisation du second étage du convertisseur en utilisant les technologies nouvelles telles que par exemple les capacités commutées ou les miroirs dynamiques de courant. En effet, ces technologies permettent de réaliser de très bons intégrateurs, mais présentent des difficultés pour obtenir des coefficients non entiers avec une bonne précision. Dans ces conditions, I'invention propose également de réaliser ce résonateur à partir d'intégrateurs en utilisant un schéma tel que celui de la figure 7. Dans ce schéma, le signal d'entrée du résonateur, arrivant donc du sommateur 551 de la figure 5, est appliqué à un sommateur 701 dont la sortie est reliée à un circuit intégrateur 702 qui réalise la fonction -11(1-Z-1). La sortie de ce premier intégrateur est appliquée sur un circuit 703 qui réalise une multiplication par un coefficient y = 1- p/2. Comme p est égal à 2 cos 2 llF0, on a y = 2sin2(ll FO/FE). La sortie du circuit 703 est appliquée à un deuxième sommateur 704 dont la sortie est appliquée à un deuxième intégrateur 705 réalisant la fonction Z-1!(I-Z-1). La deuxième entrée du sommateur 704 reçoit également le signal d'entrée appliqué au premier sommateur 701. La sortie de ce deuxième intégrateur est la sortie du résonateur, qui est donc appliquée sur l'entrée du sommateur 561 de la figure 5. Cette sortie est en outre appliquée en rétroaction sur la deuxième entrée du sommateur 701 après multiplication par 2 dans un circuit 706. Les problèmes qui peuvent éventuellement se poser dans la réalisation de ce convertisseur concernent essentiellement le coefficient C appliqué dans le circuit 506 et le coefficient y appliqué dans le circuit 703. Le coefficient C, qui sert à éviter la saturation dans le premier étage, ne présente pas une valeur critique. Il est seulement nécessaire qu'il soit appairé avec soin avec le même coefficient C utilisé dans la fonction de traitement numérique réalisée par le circuit 517. Cet appairage doit être meilleur que 1 % si on ne veut pas augmenter trop le rapport signalibruit. Dans ces conditions le plus pratique est d'utiliser une valeur qui permette de n'avoir que des coefficients entiers dans le deuxième intégrateur, parce que l'on sait réaliser ces coefficients entiers à mieux que 1 %. On prendra par exemple C = 0,5, ce qui entraîne des coefficients dans le deuxième intégrateur égaux à 1 ou 2. En ce qui concerne le coefficient y, qui détermine la fréquence centrale du résonateur, sa valeur est très faible, par exemple de l'ordre de 0,01. On ne sait pas réaliser avec précision une telle valeur, mais cela présente peu d'importance. En effet, ce coefficient y n'apparaît pas dans le traitement numérique et donc il n'y a pas de besoins d'appariement. En outre, comme il ne joue que sur la position du 0 de la fonction de bruit en racine carrée, une erreur relative de par exemple 10 % entraîne seulement une erreur de 5 % sur la position de la fréquence centrale. Une telle erreur ne joue pas sur la transmittance et donc sur la distorsion, et a un effet faible sur la puissance de bruit. En conclusion, ce type de convertisseur Ç A à large bande permet de gagner sur le facteur de bruit par rapport aux convertisseurs connus ce qui permet d'obtenir une résolution supérieure en nombre de bits sur le signal utile. Le gain théorique est d'au moins 2 bits significatifs par rapport à un convertisseur classique utilisant un quadruple intégrateur et ceci au prix de modifications de schémas de câblage, et donc de coût de réalisation, très faibles. Si l'on se place au niveau de performances identiques, on pourra alors gagner sur le rapport de suréchantillonnage. En outre, en prenant les précautions vues plus haut sur le choix des paramètres, le convertisseur sera peu sensible aux tolérances sur les composants destinés à réaliser les étages analogiques. REVENDICATIONS 1 - Convertisseur du type z A en bande de base , comportant au moins un premier étage comprenant en série au moins un premier sommateur (501), un premier étage intégrateur (502), un deuxième sommateur (511), un deuxième étage intégrateur (512) et un comparateur (503) dont la sortie est reliée à une entrée du premier sommateur caractérisé en ce qu'il comprend en outre un troisième sommateur (521) situé en série entre le deuxième étage intégrateur (512) et l'étage comparateur (503), et que le signal d'entrée du convertisseur est appliqué en parallèle sur les entrées des trois sommateurs (501, 506, 521). 2 - Convertisseur selon la revendication 1, qui comprend au moins un deuxième étage en cascade avec le premier; ce deuxième étage comprenant en série au moins un quatrième sommateur (551), un étage de traitement du signal (522) et un deuxième comparateur (513), caractérisé en ce que l'étage de traitement est un résonateur. 3 - Convertisseur selon la revendication 2, caractérisé en ce qu'il comprend en outre un cinquième sommateur (561) en série entre l'étage de traitement (522) et le deuxième comparateur (513) et que le signal d'entrée du deuxième étage en cascade est appliqué en parallèle sur les entrées des quatrième et cinquième sommateurs (551, 561). 4 - Convertisseur selon l'une quelconque des revendications 2 et 3, caractérisé en ce que le résonateur comprend un premier additionneur (701) pour recevoir le signal d'entrée du résonateur, un premier intégrateur (702) pour recevoir le signal de sortie du premier sommateur, un multiplicateur (703) pour multiplier le signal de sortie du troisième intégrateur par un coefficient déterminé y, un deuxième sommateur (704) pour recevoir le signal de sortie du multiplicateur par y et le signal d'entrée du résonateur, un quatrième intégrateur (707) pour recevoir le signal de sortie du deuxième additionneur et délivrer le signal de sortie du résonateur; ce signal de sortie étant rebouclé sur l'entrée du premier additionneur par l'intermédiaire d'un multiplicateur (706) multipliant ce signal par un coefficient 2.