FR 2708161 A1 19950127 FR 9307950 A 19930628 CONVERTISSEUR SIGMA-DELTA A PLUSIEURS PLAGES La présente invention concerne, d'une façon générale, des convertisseurs sigma-delta et, plus particulièrement, des convertisseurs de ce type capables de convertir un signal d'entrée variable en un signal de sortie variable. Un tel convertisseur sigma-delta est approprié pour être utilisé comme convertisseur analogique/numérique pouvant travailler avec un grand nombre de plages d'entrée tant dans une configuration à boucle fermée que dans une configuration à boucle ouverte et l'invention sera décrite ci-après dans le cadre d'un exemple d'une telle application. Cependant, il est évident que l'invention n'est pas limitée à ce genre d'applications. Les convertisseurs indirects ou à interpolation permettent d'obtenir une résolution élevée, une très bonne précision et une linéarité convenable grâce au fait qu'ils réalisent une interpolation temporelle d'estimations numériques grossières d'un signal d'entrée. Ces estimations sont engendrées à une fréquence nettement plus élevée que la fréquence de Nyquist du signal d'entrée, ce processus d'échantillonnage rapide étant connu sous le vocable "suréchantillonnage". Un convertisseur sigma-delta est un exemple d'un tel convertisseur à interpolation. Pour permettre d'expliquer les principes de base du fonctionnement d'un convertisseur sigma-delta, on se référera à la figure 1 des dessins annexés sur laquelle on a représenté schématiquement un convertisseur analogique/numérique 1 du type sigma-delta du premier ordre, ce convertisseur comprenant un intégrateur 2, un comparateur 3, un convertisseur numérique/analogique 4 à un seul bit, un filtre numérique passe-bas 5 et un circuit 6 de combinaison de signaux. Le convertisseur A/D 1 comprend également une borne d'entrée 7, une borne de sortie 8 et une borne de données 9. Un signal d'entrée analogique est appliqué à la borne d'entrée 7 et transmis à l'intégrateur 2 par l'intermédiaire du circuit de combinaison 6. Le comparateur 3 échantillonne le signal provenant de l'intégrateur 2 à une fréquence d'échantillonnage fs qui est N fois plus élevée que la fréquence fN de Nyquist (fN vaut deux fois la fréquence la plus élevée du signal). N est appelé "facteur de suréchantillonnage". Ainsi, des estimations grossières (à 1 bit) du signal analogique d'entrée apparaissent à la sortie du comparateur 3 au rythme du taux de suréchantillonnage. Ces estimations se présentent sous la forme d'un train de bits à la borne de données 9 et elles sont converties sous forme analogique par le convertisseur D/A 4, tout en étant soustraites du signal d'entrée analogique par le circuit de combinaison de signaux 6. Le train de bits provenant de la sortie du comparateur 3 contient de l'information composée de la valeur d'entrée analogique, sous forme numérique, ainsi qu'un signal d'erreur numérique qui est aussi appelé "erreur de quantification" ou "bruit de quantification". Pour permettre une analyse de l'information contenue dans le train de bits, on peut représenter le convertisseur 1 sous la forme d'un système linéaire dans lequel la sortie du comparateur peut être rendue linéaire sous la forme de y(t) = cx(t) + r(t), expression dans laquelle x(t) est l'entrée du comparateur, y(t) est la sortie de ce dernier et c est le gain linéarisé du comparateur. L'erreur ou le bruit de quantification r(t) représente l'erreur entre le modèle linéaire et le transfert initialement non-linéaire. La sortie du convertisseur apparaissant sur la borne de données 9 peut être exprimée en termes de I(s) et de G(s), qui sont les représentations respectivement du domaine de fréquences du signal d'entrée i(t) appliqué à la borne 7 et de la fonction de transfert d'intégration g(t), et également de R(s) qui est la densité spectrale de l'erreur de quantification r(t) Y(s) = (cG(s))/(l + cG(s))I(S) + 1/(1 + cG(s)).R(S) Cette équation montre que l'utilisation d'une fonction de transfert G(s) représentant un intégrateur ou un filtre passe-bas du premier ordre permet de réduire au minimum l'erreur de quantification dans les composantes à basse fréquence du train de bits Y(s). Dans ce cas, pour des fréquences dans la bande de base, une approximation de Y(s) peut être exprimée par l'équation suivante Y(s) = I(s) + 1/(1 + cG(s)) R(S) Par conséquent, I(s) n'est pas déformée et le bruit de quantification R(s) est transféré par un filtre passehaut 1/(1 + cG(s))r qui réalise une atténuation maximale de l'erreur de quantification pour des fréquences de la bande de base et également une atténuation qui diminue progressivement pour les fréquences qui se situent au-delà de la bande de base. Ce processus est appelé "mise en forme du bruit". Les erreurs à fréquence plus élevée qui sont contenues dans le train de bits sont supprimées par le filtre numérique passe-bas 5. En outre, la plage dynamique du convertisseur sigma-delta 1 peut être améliorée en utilisant à la place de l'intégrateur 2 représenté à la figure 1, soit un intégrateur de second ordre ou d'un ordre plus élevé, soit un filtre passe-bas de second ordre ou d'un ordre plus élevé, soit encore une suite de deux ou plus de deux intégrateurs ou filtres de ce type. Un convertisseur de signal à plages multiples comporte au moins deux plages d'entrée dont chacune est définie par une valeur maximale du signal d'entrée, que le convertisseur peut accepter. On a représenté schématiquement un tel convertisseur sur la figure 2 des dessins annexés sous la forme d'un convertisseur analogique/numérique 10 comprenant un circuit classique 11 convertisseur A/D, des circuits 12 et 13 de combinaison de signaux et un circuit inverseur 14. Un signal analogique Vin est amplifié par un gain G dans le circuit 12 de combinaison de signaux. Le signal amplifié G*Vin est converti en un signal de sortie numérique B par le circuit A/D 11. Le signal de sortie B est ensuite amplifié par l'inverse du gain G dans le circuit 13 de combinaison de signaux. Il en résulte, à la sortie de ce dernier, un signal numérique B/G représentant le signal d'entrée analogique Vi,. Les différentes plages du convertisseur 10 correspondent à différentes valeurs du gain G que l'on peut choisir, chaque plage ayant le même nombre de pas de quantification, nombre qui est déterminé par l'algorithme de conversion du circuit A/D 11. C'est pourquoi la grandeur du pas de quantification dans les différentes plages est directement proportionnelle à la valeur maximale du signal d'entrée. Par conséquent, les plages à faible résolution permettent la conversion de signaux1 ayant des amplitudes élevées, avec un pas de quantification relativement grand, tandis que les plages à haute résolution permettent la convertion de signaux d'amplitude plus faible mais avec un pas de quantification relativement plus petit. La précision et la linéarité des convertisseurs directs ou à pondération binaire sont limitées fondamentalement par la tolérance d'adaptation de ses composants de pondération tels que ses transistors, résistances et condensateurs. Pour cette raison1 les convertisseurs intégrés directs A/D ne peuvent assurer une précision meilleure que 250 à 1000 ppm, ou en d'autres termes, une résolution numérique de 10 à 12 bits. Par contre, les convertisseurs indirects ou à interpolation ont une précision relative qui, en raison de l'interpolation qu'ils opèrent par rapport au temps, n'est pas limitée par les tolérances d'adaptation des composants. Par conséquent, on utilise souvent des convertisseurs sigma-delta avec une résolution à 16 bits dans des applications dans lesquelles la résolution et la précision relative sont des facteurs importants. Cependant, on n'utilise pas souvent des convertisseurs sigma-delta dans des applications dans lesquelles il faut un convertisseur de signaux ayant des plages d'entrée multiples. Si dans un convertisseur sigmadelta, la plage du signal d'entrée est modifiée, on trouve du bruit supplémentaire dans le signal de sortie. Ce bruit que l'on appelle "bruit de commutation", provient du fait que lors de l'accomplissement de la fonction d'intégration, l'intégrateur 2 du convertisseur sigmadelta 1 accumule l'erreur de quantification entre le signal d'entrée et le signal de sortie. Si on utilisait donc un convertisseur sigma-delta dans un convertisseur classique à plages multiples, l'erreur de quantification accumulée serait multipliée par le gain G de la plage utilisée à un moment donné. Si alors la plage du convertisseur, c'est-à-dire la valeur de G, était changée, la fonction de l'intégrateur changerait, mais la charge de sa capacité resterait la même. Par exemple, si au temps t1, le gain devait être changé d'une valeur G1 à une valeur G2, la charge accumulée dans l'intégrateur juste avant le temps t1 représenterait G1(ltle(t).dt), dans laquelle et représente l'erreur de quantification. Juste après le temps t1, la charge accumulée dans l'intégrateur représenterait G({t1e(t).dt). Toutefois, le fait que la charge de l'intégrateur ne varie pas au temps t1 altère la relation avec le processus d'intégration; ce dont il résulte l'apparition de bruit de commutation dans le train de bits produit par l'intégrateur. L'invention a pour but de fournir un convertisseur sigma-delta permettant de remédier aux inconvénients de la technique antérieure. L'invention a également pour but de fournir un convertisseur sigma-delta présentant des plages d'entrée multiples. L'invention a donc pour objet un convertisseur sigmadelta destiné à convertir un signal d'entrée variable en un signal de sortie variable, ce convertisseur comprenant un circuit de combinaison de signaux destiné à additionner le signal de sortie et le signal d'entrée ou à soustraire le signal de sortie du signal d'entrée de manière à produire un signal combiné, un intégrateur destiné à intégrer le signal combiné de manière à produire un signal intégré, l'intégrateur comprenant un circuit de mémorisation d'erreur destiné à mémoriser une grandeur représentant la valeur temporelle dudit signal combiné, un comparateur destiné à comparer ledit signal intégré à au moins un niveau prédéterminé de manière à produire ledit signal de sortie, et un circuit de contre-réaction destiné à appliquer audit circuit de combinaison un signal de contre-réaction représentant ledit signal de sortie, ce convertisseur étant caractérisé en ce qu'il comprend également un circuit pour amplifier ledit signal d'entrée avec un gain prédéterminé, un circuit de réglage de plages destinés à changer ledit gain prédéterminé d'une première valeur à au moins une seconde valeur, un circuit pour amplifier ledit signal de sortie par l'inverse dudit gain prédéterminé et un circuit de compensation de bruit pour multiplier ladite quantité prédéterminée par le rapport de ladite seconde valeur à ladite première valeur, lorsque ledit gain prédéterminé est modifié de ladite première valeur à ladite seconde valeur. En multipliant, lorsque la plage d'entrée du convertisseur est modifiée, l'erreur de quantification mémorisée dans l'intégrateur par le rapport du nouveau gain à l'ancien gain, on évite les défauts introduits par le processus d'intégration et qui conduisent à l'apparition du bruit de commutation. L'invention a également pour objet un convertisseur sigma-delta destiné à convertir un signal d'entrée variable en un signal de sortie variable, ce convertisseur comprenant un circuit de combinaison de signaux destiné à engendrer un signal combiné résultant de l'addition d'un signal de contre-réaction représentant ledit signal de sortie et ledit signal d'entrée, ou de la soustraction de ce signal de contre-réaction dudit signal d'entrée, un intégrateur destiné à intégrer ledit signal combiné de manière à engendrer un signal intégré, ledit intégrateur comprenant un circuit de mémorisation d'erreur destiné à mémoriser une quantité qui représente la valeur temporelle dudit signal combiné, un comparateur pour comparer le signal intégré à au moins un niveau prédéterminé de manière à engendrer ledit signal de sortie, et un circuit de contre-réaction destiné à fournir un signal de contreréaction qui représente ledit signal de sortie audit circuit de combinaison de signaux, ce convertisseur étant caractérisé en ce qu'il comprend également un circuit pour amplifier le signal de sortie par un gain prédéterminé de manière à engendrer ledit signal de contre-réaction, et un circuit de réglage de plages pour changer ledit gain prédéterminé d'une première valeur à au moins une seconde valeur. Comme l'erreur de quantification accumulée dans l'intégrateur est indépendante du gain de la plage particulière qui a été choisie, l'introduction de bruit de commutation dans le signal de sortie du convertisseur sigma-delta est évitée. D'autres caractéristiques de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels - la figure 1, déjà décrite, montre un schéma simplifié d'un convertisseur sigma-delta connu; - la figure 2, déjà décrite également, montre un schéma simplifié d'un convertisseur connu à plages multiples; - la figure 3 est un schéma simplifié d'un convertisseur sigma-delta analogique/numérique selon I'invention, ce convertisseur présentant plusieurs plages d'entrée; - la figure 4 est un schéma simplifié d'un convertisseur à boucle ouverte et à suréchantillonnage du type numérique/analogique, ce convertisseur comprenant également plusieurs plages d'entrée; - la figure 5 est un schéma simplifié d'un convertisseur sigma/delta destiné à convertir un signal numérique à n bits en un signal numérique à m bits; - la figure 6 montre de façon simplifiée le fonctionnement du convertisseur sigma-delta de la figure 5; - la figure 7 est un schéma simplifié d'un convertisseur sigma-delta selon la présente invention, destiné à être utilisé dans le convertisseur numérique/analogique de la figure 4; - la figure 8 montre le schéma d'un autre convertisseur sigma-delta du type analogique/numérique présentant des plages d'entrée multiples, selon la présente invention; - la figure 9 montre un schéma simplifié d'un autre convertisseur sigma-delta destiné à convertir un signal numérique à n bits en un signal numérique à m bits selon la présente invention; - la figure 10 est un schéma bloc d'un convertisseur numérique/analogique à suréchantillonnage et à boucle fermée, comprenant un convertisseur sigma-delta selon la présente invention; - la figure 11 est un schéma simplifié d'un circuit de commande de gain destiné à être utilisé dans un convertisseur sigma-delta selon la présente invention; et - la figure 12 est un schéma simplifié d'un circuit de commande automatique de gain destiné à être utilisé avec un convertisseur sigma-delta selon la présente invention En se référant maintenant à la figure 3, on voit qu'elle représente un convertisseur sigma-delta 20 à plages multiples comprenant un circuit 21 de combinaison de signaux, un intégrateur 22, un comparateur 23, un circuit de contre-réaction 24, un amplificateur 25 du signal d'entrée, un circuit 26 de réglage de plages, un amplificateur 27 du signal de sortie Y et un circuit 28 de compensation de bruit. L'amplificateur 25 de signal d'entrée comprend quatre condensateurs 29, 30, 31 et 32. L'une des armatures des condensateurs 29, 30, 31 et 32 est connectée respectivement à l'une des bornes des interrupteurs 33, 34, 35 et 36. L'intégrateur 22 comprend un amplificateur opérationnel 37 dont un condensateur 38 est connecté entre son entrée inverseuse et sa sortie. L'intégrateur 22 engendre, à sa sortie, une tension analogique qui représente l'intégration par rapport au temps de la charge totale emmagasinée par les condensateurs 29 à 32 et 57. Les autres bornes des interrupteurs 33, 34, 35 et 36 sont connectées ensemble à l'entrée inverseuse de l'amplificateur opérationnel 37 par l'intermédiaire d'un interrupteur 39. Deux bornes 40 et 41 sont connectées à l'amplificateur 25 de signal d'entrée par l'intermédiaire de deux interrupteurs 42 et 43 de manière qu'une tension analogique Vin présente à ces bornes puisse être appliquée sur l'un ou plusieurs des condensateurs 29, 30, 31 et 32. De préférence, les condensateurs 29, 30, 31 et 32 ont la même valeur Cjn. Le circuit 26 de réglage de plages comprend un circuit 44 de commande d'interrupteurs et les interrupteurs 33, 34, 35 et 36. Un bus de données 45 transmet un signal qui représente le gain G désiré du signal d'entrée du convertisseur sigma-delta 20, au circuit 44 de commande d'interrupteurs. Ce circuit présente quatre sorties 44a, 44b, 44c et 44d pour respectivement commander le fonctionnement des interrupteurs 33, 34, 35 et 36. Le fonctionnement des interrupteurs 33, 34, 35 et 36 est commandé respectivement en fonction du signal de gain reçu du bus 45, de manière que l'on puisse appliquer la tension d'entrée Vin présente entre les bornes 40 et 41 sur l'un des condensateurs 29, 30, 31 et 32 ou sur une combinaison de ces condensateurs connectés en parallèle. La charge Qin emmagasinée entre les armatures de la combinaison des condensateurs connectés en parallèle, peut être ainsi égale à Cin*Vin, 2Cin*Vin, 3Cin*Vin or 4Cin*Vin, en fonction de l'amplification souhaitée du signal d'entrée. Un autre condensateur 45 est connecté en parallèle au condensateur 38 par l'intermédiaire de deux interrupteurs 46 et 47. Les deux armatures du condensateur 45 sont également reliées à une borne de masse appropriée par l'intermédiaire de deux autres interrupteurs 48 et 49. Le circuit 28 de compensation de bruit comprend un circuit 50 de commande d'interrupteurs et de détection de gain destiné à détecter une variation de la valeur du signal de gain provenant du bus 45 et à commander le fonctionnement respectif des contacteurs 46, 47, 48 et 49 par l'intermédiaire de ses sorties 50a, 50b, 50c et 50d, de manière que les condensateurs 38 et 45 soient connectés, soit en parallèle, soit en série entre l'amplificateur opérationnel 37 et la masse. Le comparateur 23 compare le niveau de tension à la sortie de l'amplificateur opérationnel 37 avec une tension de référence prédéterminée, qui est dans le cas représenté, le potentiel de la masse. Si la tension de sortie de l'amplificateur opérationnel est supérieure à zéro volt, le comparateur produit un bit de valeur +1 à sa sortie, tandis que lorsque cette tension est inférieure à zéro volt il produit un bit de valeur -1. Dans le train de bits de données, portant la référence Y, qui est ainsi produit par le comparateur 23, la densité des bits de niveau logique haut par rapport à celle des bits de niveau logique bas, représente la tension Vin d'entrée analogique appliquée entre les bornes 40 et 41. Le circuit de contre-réaction 24 comprend un détecteur de bits et un circuit 51 de commande d'interrupteurs, deux bornes 52 et 53, des interrupteurs 39, 54, 55 et 56, un condensateur 57 ayant une valeur Cref et une source de tension Vref (non représentée). Le circuit de commande 51 comporte des sorties 51a et 51b pour permettre la commande des interrupteurs 54 et 55, respectivement. Les interrupteurs 54 et 55 permettent de changer le condensateur 57 avec une charge Qref égale à Cref*Vref, ou de décharger ce condensateur. En fonction de la valeur +1 ou -1 du bit produit à la sortie du comparateur 23, la charge Qref est intégrée dans le sens positif ou dans le sens négatif. La différence entre les charges Qin + Qref est ainsi emmagasinée entre les armatures du condensateur 38 et intégrée de façon correspondante par l'amplificateur opérationnel 37. Enfin, l'amplificateur 27 de signal de sortie comprend un circuit logique destiné à multiplier l'information numérique contenue dans le train de bits Y engendré à la sortie de comparateur 23 par l'inverse du gain G provenant du bus 45. Le mot numérique, qui porte la référence x, qui résulte de ce calcul est fourni à la sortie du circuit logique 27. La stabilité du convertisseur sigma-delta 20 est garantie tant que la charge Qin associée au signal d'entrée est inférieure à la valeur absolue de la charge Qref injectée par contre-réaction. Cette condition détermine la plage d'entrée du convertisseur sigma-delta 20, la tension maximale admissible du signal d'entrée étant donnée sous forme d'une valeur absolue par Vininax = Vref*(Cref/N*cln)r où N est le nombre de condensateurs aux bornes desquels la tension d'entrée Vin est appliquée pour une plage prédéterminée. Le signal d'entrée Vin peut ainsi être échantillonné avec un gain de 1, 2, 3 ou 4 en commandant les interrupteurs 33, 34, 35 et 36 de manière à choisir le nombre correspondant de condensateurs 29, 30, 31 ou 32. Dans ce mode de réalisation de l'invention, la multiplication du signal d'entrée par un gain prédéterminé est réalisée grâce à la programmation du gain de la branche d'entrée du convertisseur sigma-delta. De façon avantageuse, dans ce mode de réalisation, la consommation de la boucle sigma-delta est, en première approximation, indépendante du gain choisi. La consommation du convertisseur 20 est liée directement à la charge Qref injectée par contre-réaction qui est indépendante du gain choisi. De même, l'excursion de l'intégrateur est indépendante du gain choisi et il peut donc être choisi à une valeur optimale pour toutes les plages du signal d'entrée du convertisseur 20. Il est clair que dans d'autres modes de réalisation de l'invention, la multiplication du signal d'entrée par un gain désiré peut être réalisée d'une autre façon, par exemple par un miroir de courant programmable ou par d'autres circuits dans lesquels les éléments actifs sont différents des condensateurs 29, 30, 31 et 32. Il est également clair que dans d'autres modes de réalisation de l'invention, le gain choisi peut être supérieur ou inférieur à 1 et prendre des valeurs autres que des entiers positifs (1, 2, 3 et 4) de la figure 3. Toutefois, l'utilisation d'entiers positifs comme valeurs du gain simplifie le fonctionnement de la division réalisée par le circuit logique 27. De préférence, les valeurs du gain choisi correspondent à des puissances de deux (c'est-à-dire le gain peut prendre des valeurs telles que 4, 2, 1, 1/2, 1/4, ..) de telle sorte que la division du mot numérique produit par le circuit logique 27 implique un simple décalage des bits dans le mot. L'intégrateur 22 accumule la différence entre le signal d'entrée analogique et le signal de sortie numérique reconverti sous forme analogique. Par exemple, lorsque la plage du signal d'entrée est réglée avec un gain de 1, la tension Vin est appliquée seulement sur l'un des condensateurs 29, 30, 31 ou 32. La tension Vamp à la sortie de l'amplificateur opérationnel 37 est Vamp = Itl G*(Vin*Cin - X*Vref*Cref), où G est égal à 1, et la différence entre les charges Qin et + Qref est emmagasinée entre les armatures du condensateur 38. Si le gain est changé d'une valeur 1 à une valeur 2 au temps tl, la tension Vin est également appliquée aux bornes d'un autre des condensateurs 29, 30, 31 ou 32. A partir de cet instant, la tension Vamp devrait être égale à { 2 (Vin*Cin - X*Vref*Cref). Toutefois, la charge emmagasinée par le condensateur 38 reste à cet instant toujours égale à Ji (Vin*Cin - X*Vref*Cref), de sorte qu'il n'y a plus de relation correcte entre la fonction de l'intégrateur et la charge sur son condensateur. Afin d'adapter la charge dans l'intégrateur 22 à la nouvelle plage et d'éviter ainsi du bruit de commutation, qui résulterait de cette inconhérence, le circuit 50 de commande des interrupteurs ferme momentanément les interrupteurs 47 et 48 ce qui charge le condensateur 45 à la même valeur que le condensateur 38. Ensuite, les interrupteurs 47 et 48 sont ouverts, puis les interrupteurs 46 et 49 sont fermés. Ainsi, le condensateur 45 est déchargé et sa charge est transférée sur les armatures du condensateur 38. Si la valeur du condensateur 45 est choisie égale à celle du condensateur 45, la charge emmagasinée par l'intégrateur 22 devient l'équivalent de Itl 2(Vin*Cin - X*Vref*Cref) et l'erreur accumulée dans cet intégrateur est doublée pour compenser la multiplication par deux du gain choisi. On va maintenant supposer que le gain doit être réduit au temps t2 d'une valeur 2 à une valeur 1. Juste avant l'instant t2, deux condensateur parmi les condensateurs 29, 30, 31 ou 32 sont connectés en parallèle et la charge emmagasinée par le condensateur 38 est égale à Itl 2(Vin*Cin + X*Vref*Cref). Au temps t2, la tension Vin n'est appliquée qu'à l'un de ces condensateurs. A cet instant, la tension Vamp devrait être égale à Jtl (Vin*Cin X*Vref*Cref). Toutefois, la charge emmagasinée par le condensateur 38 à cet instant reste toujours égale à 2(Vin*Cin - X*Vref*Cref). Pour compenser cette différence, le circuit 50 de commande des interrupteurs décharge tout d'abord le condensateur 45 en fermant momentanément les interrupteurs 48 et 49. Ensuite, les interrupteurs 46 et 47 sont fermés ce qui relie le condensateur 45 en parallèle avec le condensateur 38. Si on choisit pour le condensateur 45 une valeur égale à celle du condensateur 38, la charge emmagasinée entre les armatures du condensateur 38 est réduite de moitié. Le condensateur 45 est alors déconnecté de l'intégrateur 22. La charge emmagasinée par l'intégrateur 22 devient alors tti (Vin*Cin - X*Vref*Cref) et l'erreur qui y est accumulée est réduite de moitié pour compenser la division par deux du gain choisi. Le convertisseur sigma-delta de la figure 3 est un exemple particulier de la façon par laquelle le bruit de commutation qui résulte d'un changement de la plage du signal d'entrée, peut être compensé par la multiplication de l'erreur accumulée dans l'intégrateur par un rapport R du gain nouvellement choisi par rapport au gain choisi précédemment. Ce fonctionnement peut être mis en oeuvre plus facilement si la relation R entre les divers gains successifs est constante, car dans ce cas, il suffit de réaliser une multiplication et une division de l'erreur accumulée par la relation R. De plus, comme l'utilisation de gains qui sont des puissances de 2 dans de tels convertisseurs simplifie les opérations arithmétiques exécutées par le circuit logique 27, la valeur de R peut de façon commode être égale à 2. L'utilisation des condensateurs 38 et 45 dans la figure 3 est un exemple pratique d'une telle réalisation. Le convertisseur sigma-delta décrit en faisant référence à la figure 3 convertit une tension d'entrée analogique en un mot de sortie numérique, mais il est clair que, selon la présente invention, l'utilisation de ce convertisseur n'est pas limitée à cette application. Par exemple, l'invention peut être appliquée dans le cas où on mesure une capacité qui est convertie en un signal de sortie variable. Dans ce cas, les condensateurs 29, 30, 31 et 32 peuvent être remplacés par une source de tension ayant quatre valeurs prédéterminées qui sont appliquées aux bornes de la capacité à mesurer selon un gain choisi du signal d'entrée. Selon une variante, le signal d'entrée appliqué au convertisseur sigma-delta de la présente invention peut être un courant analogique directement envoyé vers l'intégrateur 22, cas dans lequel l'amplificateur de signal d'entrée comprend un amplificateur de courant réglable ou un réseau de résistances. D'autres variantes et applications possibles sont à la portée de l'homme de 1' art. Une autre application de la présente invention est représentée à la figure 4 qui montre un convertisseur 70 numérique/analogique à suréchantillonnage comprenant un convertisseur sigma-delta 71 à plusieurs plages destiné à convertir une grandeur numérique à n bits en une grandeur numérique à m bits. Outre le convertisseur sigma-delta 71, le convertisseur 70 comprend un filtre numérique d'interpolation 72, un convertisseur élémentaire numérique/analogique 73 et un filtre passe-bas analogique 74. Un signal d'entrée X est constitué par un mot numérique à n bits qui est appliqué au filtre d'interpolation 72. Le signal X est d'abord interpolé et ensuite échantillonné à une fréquence fs dans le filtre d'interpolation 72, fs étant nettement plus grande que la fréquence de Nyquist fN du signal d'entrée X. Dans la suite on expliquera que le convertisseur sigma-delta 71 est utilisé comme conformateur numérique de bruit, fonctionnant à une fréquence d'horloge fst qui "approxime" le signal X1 du filtre d'interpolation de manière à obtenir un signal X2 qui consiste en un mot numérique à m bits, n > m. Le bruit engendré par l'approximation est ainsi rejeté vers des fréquences supérieures On va maintenant se référer à la figure 5 pour expliquer le principe de fonctionnement d'un conformateur numérique de bruit. Sur cette figure 5, on a représenté un convertisseur sigma-delta (conformateur numérique de bruit) 80 comprenant un intégrateur 81, un troncateur 82 et un circuit de soustraction 83. L'intégrateur 81 comprend un registre numérique 84 et un circuit d'addition 85. Un signal numérique Xin à n bits est appliqué au convertisseur 80. Un signal numérique Yout à m bits que l'on décrira brièvement ci-après, n > m, est soustrait du signal Xin et le signal résultant Xdiff à n bits est appliqué à l'intégrateur 81. Dans celui-ci, l'intégration est réalisée selon un algorithme qui ajoute la sortie du registre 84 engendrée lors d'un cycle d'horloge précédent au signal Xdiff et mémorise temporairement la somme qui en résulte dans le registre au cours du cycle d'horloge courant. Le signal Xin à n bits provenant de l'intégrateur 81 est tronqué pour former un signal de sortie Yout comprenant les m bits les plus significatifs du signal Xint. Le signal Yout fournit également un signal de réaction qui est soustrait du signal d'entrée Xin par le circuit de soustraction 83. Une comparaison du convertisseur sigma-delta de la figure 1 avec le conformateur numérique de bruit de la figure 5 montre que le signal d'entrée analogique est remplacé par un signal numérique à n bits, que l'intégrateur 2 est remplacé par l'intégrateur 81 purement numérique et que le comparateur 3 est remplacé par le troncateur 82. La sortie du convertisseur D/A 4 est remplacée par le signal Yout qui n'a pas besoin d'un circuit physique pour être engendré en raison de la division du bus Xint en deux parties par le troncateur 82. Enfin, le circuit 6 de combinaison de signaux est remplacé par le circuit de soustraction 83. On voit donc que le conformateur numérique de bruit 80 de la figure 5 est un équivalent fonctionnel du convertisseur sigma-delta 1 de la figure 1. A cet égard, le conformateur numérique de bruit 80 interpole et suréchantillonne le signal Xin à n bits de manière à produire un signal de sortie Yout qui fournit un estimation à m bits du signal d'entrée Xin. L'erreur de quantification résultant du processus d'échantillonnage est rejetée vers les fréquences plus élevées par l'intégrateur qui est utilisé pour réaliser la conversion sigma-delta. Sur la figure 5, les m bits Ymsb les plus significatifs du signal Xint sont soustraits du signal d'entrée Xin à n bits par le bloc de soustraction 83, à la suite de quoi l'intégrateur 81 additionne Xint au signal résultant. Ceci constitue un équivalent de l'addition directe de (n-m) bits Ylsb les moins significatifs du signal Xint au signal Xin. La figure 6 montre un conformateur numérique de bruit 90 dans lequel cette simplification a été mise en oeuvre. Le conformateur numérique de bruit 90 comprend le registre numérique 84, le troncateur 82 et le circuit d'addition 85 de la figure 5 cependant que dans ce mode de réalisation de l'invention1 les bits Ylsb les plus significatifs sont accumulés jusqu'à ce qu'ils produisent un dépassement du signal Ymsb et soient ainsi transférés vers la sortie de l'écrêteur Yout. Comme le convertisseur sigma-delta 20 de la figure 3, le convertisseur 90 mémorise ainsi l'erreur de conversion entre son signal d'entrée et son signal de sortie. Dans une application qui nécessite plusieurs plages de signaux d'entrée, une variation du gain du signal d'entrée altère la relation entre la fonction de l'intégrateur et la valeur numérique stockée dans l'accumulateur1 ce qui peut être évité en multipliant l'erreur de conversion par le rapport du gain nouveau au gain ancien. La figure 7 montre un mode de réalisation du convertisseur sigma-delta 71 à plages multiples de la figure 4. Ce dernier comprend le convertisseur 90 de la figure 6 et deux circuits de multiplication 91 et 92. Le circuit de multiplication 91 multiplie le signal d'entrée Xin par le signal de gain G(k) choisi provenant du bus 75. La valeur du gain G(k) peut être changée en fonction du choix de la plage du signal d'entrée du convertisseur 71. Comme l'erreur entre le signal d'entrée Xin et le signal de sortie Yout est accumulée dans l'accumulateur numérique 84 avec un gain qui dépend de la plage choisie, le changement de la plage du signal d'entrée introduit du bruit de commutation dans l'erreur de conversion mémorisée. Pour éviter ce bruit de commutation, le circuit de multiplication 92 est connecté dans le circuit de contre-réaction entre le troncateur 82 et le circuit d'addition 85, afin de multiplier le signal Ylsb par le rapport du nouveau gain G(k) à l'ancien gain G(k-1). Bien que ceci ne soit pas essentiel pour l'invention, l'accomplissement de cette multiplication est simplifié si les valeurs du gain sont limitées à des puissances de 2. Dans ce cas, la position des bits dans chacun des mots numériques Xin et Ylsb peut être décalée d'un nombre approprié d'emplacements. Ceci peut être réalisé, de préférence, en utilisant des registres à décalage, les signaux de gain G(k) et G(k)/G(k-1) déterminant le nombre de positions dont les bits doivent être décalés. Un autre mode de réalisation de la présente invention sera maintenant décrit en faisant référence à la figure 8 qui montre d'une façon générale, un convertisseur sigmadelta A/D 100 comprenant l'intégrateur 22, le comparateur 23 et un amplificateur 27 du signal de sortie du convertisseur sigma-delta 20. Le fonctionnement de ces composants a déjà été décrit à propos de la figure 3. En outre, le convertisseur sigma-delta 100 comprend un circuit 101 de combinaison de signaux, un amplificateur 102 du signal de réaction, un circuit de réglage de plages 103 et un circuit de contre-réaction 104. L'amplificateur de contre-réaction 102 comprend quatre condensateurs 105, 106, 107 et 108. Les armatures de ces condensateurs sont respectivement reliées aux bornes d'interrupteurs 109, 110, 111 et 112. Les autres bornes de ces interrupteurs sont reliées ensemble à l'entrée non-inverseuse d'un amplificateur opérationnel 37 par l'intermédiaire de l'interrupteur 56. La tension Vref présente aux bornes 52 et 53 est appliquée sur un ou plusieurs des condensateurs 105, 106, 107 et 108. De préférence, ces condensateurs ont la même valeur Cref Le circuit de réglage de plages 103 comprend un circuit de commande d'interrupteurs 113 ainsi que des interrupteurs 109, 110, 111 et 112. Le circuit 113 présente quatre sorties 113a, 113b, 113c et 113d pour commander le fonctionnement respectivement des interrupteurs 109, 110, 111 et 112. Le fonctionnement des interrupteurs est commandé sélectivement en fonction du signal de gain provenant du bus 45 de sorte que toute combinaison des condensateurs 105, 106, 107 et 108 peut être connectée de manière à recevoir la tension Vref. La charge emmagasinée entre les armatures des condensateurs connectés en parallèle peut ainsi être égale à Cref*Vref, 2Cref*Vref, 3Cref*Vref ou 4Cref*Vrefî en fonction du gain qui est présent sur le bus 45. Le signal d'entrée Vin présent entre les bornes 40 et 41 est appliqué aux bornes d'un condensateur 114 dont la valeur est Cin, au moyen des interrupteurs 42 et 43. Une charge Qin égale à Vin*Cin est ainsi produite entre les armatures du condensateur Cin. Cette charge est appliquée à l'entrée inverseuse de l'amplificateur opérationnel 37 par l'intermédiaire de l'interrupteur 39. Le circuit de contre-réaction 104 comprend un circuit de commande 115, des bornes 52 et 53, les contacteurs 39, 54, 55 et 56 et la source de tension Vref. Le circuit de commande 115 détecte le mot numérique à la sortie de l'amplificateur 27 du signal de sortie, ce mot résultant de la multiplication de l'information numérique dans le train de bits provenant du comparateur 23 par l'inverse du gain sur le bus 45. Le circuit de commande 115 présente des sorties 115a et 115b pour permettre la commande du fonctionnement des interrupteurs 54 et 55, respectivement. La charge G*Qref est intégrée soit positivement soit négativement en fonction de la valeur +1 ou -1 du bit produit à la sortie du comparateur 23, grâce à la commande du fonctionnement des interrupteurs 54 et 55. La différence entre les charges Qin + G*Qref est emmagasinée entre les armatures du condensateur 38 et elle est ainsi intégrée par l'amplificateur opérationnel 37. Comme décrit précédemment à propos de la figure 3, le convertisseur sigma-delta 100 est stable tant que la charge Qin est inférieure à la valeur absolue de la charge de réaction Qref. La tension maximale admissible du signal d'entrée Vin, en tant que valeur absolue, est donnée par Vinmax = Vref*(N Cref/cin) où N est le nombre de condensateurs aux bornes desquels est appliquée la tension de contre-réaction Vref. La plage du signal d'entrée pour le signal d'entrée Vin peut ainsi être choisie selon le nombre N de condensateurs 105, 106, 107 et 108 connectés en parallèle. Comme décrit précédemment, le condensateur 38 de l'intégrateur 22 accumule la différence entre le signal d'entrée analogique et le signal de sortie numérique reconverti sous forme analogique. Dans le convertisseur sigma-delta 20 représenté à la figure 3, le bruit de commutation est introduit au moment où la plage du signal d'entrée est modifiée en raison de l'altération de la relation entre le gain du signal d'entrée Vin et l'erreur de quantification emmagasinée par le condensateur 38. Ce bruit est évité par la multiplication de l'erreur de quantification par le rapport du nouveau gain à l'ancien gain. Par contre, dans le mode de réalisation de la figure 8, l'intégrateur 22 accumule l'erreur de quantification indépendamment du gain choisi. Comme la sélection de la plage du signal d'entrée est réalisée par programmation du gain dans le circuit de contre-réaction du convertisseur sigma-delta 100, plutôt que dans le circuit d'entrée, la sortie Vamp de l'amplificateur opérationnel 22 est égale à A(t1e(t).dt), où A représente le gain fixe du signal d'entrée Vin. Toute altération de la relation entre le gain du signal d'entrée et l'erreur accumulée dans l'intégrateur du convertisseur sigma-delta et par conséquent tout bruit de commutation qui pourrait en résulter, est ainsi évité. Le convertisseur sigma-delta 100 de la figure 8 peut également être réalisé sous la forme d'un conformateur numérique de bruit destiné à convertir un signal numérique de n bits en un signal numérique de m bits. La figure 9 montre1 d'une façon générale, un tel convertisseur sigmadelta 120 comprenant l'accumulateur numérique 84 et le circuit d'addition 85 de la figure 7 et, en outre, un troncateur programmable 121. Le nombre de bits dans le signal Ylsb et par conséquent du signal complémentaire Ymsb est modifié par le troncateur 121 en réponse à la valeur du gain sélectionné G qui lui est appliqué; ce qui permet de programmer le circuit de réaction du convertisseur 121. Lorsque le niveau du signal d'entrée est faible, la sensibilité du convertisseur 121 peut être augmentée en réduisant le nombre des bits les moins significatifs accumulés et par conséquent en produisant plus rapidement un dépassement de ces bits dans le bit le plus significatif du signal X1. Comme l'accumulateur accumule toujours la différence entre le signal d'entrée Xin et le signal de sortie Yout indépendamment de la plage choisie pour le convertisseur 120, la valeur numérique emmagasinée dans l'accumulateur 84 n'a pas besoin d'être mise à jour, lorsque la plage choisie est modifiée. On peut voir que le convertisseur sigma-delta de la figure 9 présente l'avantage d'une plus grande simplicité comparé au convertisseur sigma-delta 71 représenté à la figure 7. Une autre application du convertisseur sigma-delta de la présente invention est montrée à la figure 10 qui représente, d'une façon générale, un convertisseur numérique/analogique 130 à suréchantillonnage et monté en boucle fermée. Le convertisseur 130 comporte un circuit direct avec un convertisseur 131 élémentaire D/A et un intégrateur 132, ainsi qu'un circuit de contre-réaction qui comprend un convertisseur analogique/numérique 133. Un filtre basse-bas 134 élimine le bruit à haute fréquence de la tension à la sortie de l'intégrateur 132. Comme dans tous les systèmes asservis, la précision du convertisseur sigma-delta 130 est déterminée essentiellement par le circuit de contre-réaction. Le convertisseur sigma-delta 130 peut être ainsi réalisé grâce à l'utilisat-ion d'un convertisseur A/D 133 précis et d'un convertisseur plus élémentaire D/A 131. Dans les applications à plages multiples, le convertisseur sigma-delta de la présente invention, dans sa forme décrite par exemple à propos des figures 3 et 8, est ainsi approprié de façon idéale pour être utilisé en tant que convertisseur A/D 133. Il est préférable, pour conférer au convertisseur sigma-delta de la présente invention le meilleur rapport signal-bruit, d'optimiser le gain choisi. Si le gain choisi est trop élevé, le convertisseur va saturer lorsque, soit le signal d'entrée, soit le signal de contre-réaction dépasse une certaine amplitude. Il en résulte une "troncation" du signal et une distorsion du signal de sortie. D'autre part, si le gain choisi est trop faible, le fonctionnement du convertisseur conduit à une faible résolution et le rapport signal-bruit est réduit. La figure 11 représente schématiquement le convertisseur sigma-delta 20 de la figure 3 et un circuit de commande de gain 140, ce dernier pouvant être utilisé également dans les autres modes de réalisation de l'invention. Ce circuit 140 mesure l'amplitude du signal Vin mais peut également mesurer son énergie. En fonction de cette amplitude mesurée, le circuit de commande 140 augmente ou diminue la valeur du gain G sur le bus 45 afin que celle-ci puisse être utilisée par le convertisseur sigma-delta 20 pour le réglage de la plage du signal d'entrée. Le circuit de commande 140 ne sera pas décrit en détail, car il peut être réalisé facilement par les spécialistes; il peut comprendre par exemple un circuit mixte analogique/numérique comprenant des détecteurs de seuil, des comparateurs, des "triggers" de Schmitt, des filtres passe-bas et/ou des convertisseurs A/D à faible résolution moyennant quoi ce circuit vérifie le niveau du signal d'entrée et ajuste par conséquent la sensibilité du convertisseur 20 par l'envoi d'un signal représentant la plage choisie au circuit de sélection de plages du convertisseur 20. La figure 12 montre un autre agencement dans lequel le convertisseur sigma-delta 20 de la figure 3 est commandé par un circuit de commande de gain 150 qui mesure le niveau du signal à la sortie du convertisseur 20. Comme le circuit utilisé est alors pratiquement uniquement numérique, le circuit de commande de gain 20 évite ainsi l'utilisation de circuits analogiques supplémentaires du circuit de commande de gain 140 de la figure 11. Enfin, d'autres modes de réalisation du convertisseur sigma-delta selon l'invention peuvent être envisagés sans sortir du cadre de l'invention. REVENDICATIONS 1. Convertisseur sigma-delta destiné à convertir un signal d'entrée variable en un signal de sortie variable, comprenant - un circuit de combinaison de signaux (21) destiné à additionner ledit signal de sortie dudit signal d'entrée ou à soustraire ces signaux l'un de l'autre, de manière à produire un signal combiné, - un intégrateur (22) destiné à intégrer ledit signal combiné de manière à produire un signal intégré, l'intégrateur comprenant un circuit de mémorisation d'erreur (38) destiné à emmagasiner une quantité représentant la valeur temporelle dudit signal combiné, - un comparateur (23) destiné à comparer le signal intégré à au moins un niveau prédéterminé de manière à produire ledit signal de sortie, et - un circuit de contre-réaction (24) destiné à appliquer un signal de réaction représentant ledit signal de sortie audit circuit de combinaison de signaux, caractérisé en ce qu'il comprend également - un circuit (25) pour amplifier ledit signal d'entrée par un gain souhaité, - un circuit de réglage de plages (26) destiné à modifier ledit gain souhaité d'une première valeur et à au moins une seconde valeur, - un circuit (27) destiné à amplifier ledit signal de sortie par l'inverse dudit gain souhaité, et - un circuit de compensation de bruit (28) destiné à multiplier ladite quantité emmagasinée par le rapport de ladite seconde valeur à ladite première valeur, lorsque ledit gain souhaité est modifié de ladite première valeur à ladite seconde valeur. 2. Convertisseur sigma-delta suivant la revendication 1, caractérisé en ce que ledit intégrateur (22) comprend un amplificateur (37) présentant une entrée inverseuse, un entrée non-inverseuse et une sortie1 ledit circuit d'emmagasinage d'erreur (38) comprenant un condensateur d'emmagasinage connecté entre ladite entrée inverseuse et ladite sortie d'amplificateur, ledit condensateur d'emmagasinage (38) emmagasinant une charge proportionnelle à la valeur temporelle dudit signal combiné. 3. Convertisseur sigma-delta selon la revendication 2, caractérisé en ce que ledit circuit de compensation de bruit (28) comprend un circuit pour multiplier par ledit rapport, la valeur dudit condensateur d'emmagasinage, et par conséquent ladite quantité de charge emmagasinée. 4. Convertisseur sigma-delta selon la revendication 2, caractérisé en ce que ledit circuit de compensation de bruit (28) comprend au moins un condensateur supplémentaire (45) qui peut être connecté soit en série avec le condensateur d'emmagasinage (38) soit en parallèle avec celui-ci. 5. Convertisseur sigma-delta selon la revendication 4, caractérisé en ce que ledit condensateur d'emmagasinage (38) et ledit condensateur supplémentaire (45) ont la même valeur. 6. Convertisseur sigma-delta selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit signal d'entrée comprend une tension analogique, ledit circuit d'amplification (25) du signal d'entrée comprend un condensateur d'entrée (29, 30, 31, 32) connecté à l'intégrateur (22) pour convertir ladite tension analogique en une charge qui représente le signal d' entrée amplifié, ledit circuit de réglage de plages (26) comprenant des moyens (33, 34, 35, 36) pour modifier la valeur dudit condensateur d'entrée. 7. Convertisseur sigma-delta selon la revendication 6, caractérisé en ce que ledit circuit d'amplification (25) du signal d'entrée comprend plusieurs éléments capacitifs (29, 30, 31, 32) ledit circuit de réglage de plages (26) comprenant des interrupteurs (29, 30, 31, 32) pour permettre de mettre en circuit, le cas échéant en parallèle, toute combinaison desdits éléments capacitifs. 8. Convertisseur sigma-delta selon la revendication 7, caractérisé en ce que lesdits éléments capacitifs (29, 30, 31, 32) ont la même valeur. 9. Convertisseur sigma-delta selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit signal d'entrée comprend un condensateur à capacité mesurable qui peut être connecté audit intégrateur (22), ledit circuit d'amplification du signal d'entrée recevant une tension d'entrée prédéterminée qui est appliquée audit condensateur à capacité mesurable pour convertir celui-ci en une charge qui représente cette capacité mesurable, ledit circuit de réglage de plages (26) comprenant des moyens pour modifier la valeur de ladite tension d'entrée. 10. Convertisseur sigma-delta selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit signal d'entrée est un courant analogique qui est envoyé à l'intégrateur (22), ledit circuit d'amplification (25) du signal d'entrée comprenant un amplificateur du courant analogique, ledit circuit de réglage de plages (26) comprenant des moyens pour modifier l'amplification dudit amplificateur. 11. Convertisseur sigma-delta selon la revendication 1, caractérisé en ce que ledit signal d'entrée est une quantité numérique variable, ledit intégrateur (81) comprenant - un accumulateur numérique (84) pour emmagasiner une valeur numérique à n bits représentant ladite valeur temporelle du signal calculé, ledit accumulateur numérique (84) présentant une entrée et une sortie, et - un circuit (85) pour additionner la valeur numérique provenant de la sortie dudit accumulateur (84) et ledit signal calculé. 12. Convertisseur sigma-delta selon la revendication 11, caractérisé en ce que ledit circuit de compensation de bruit comprend - un circuit (92) pour modifier ladite valeur numérique emmagasinée dans ledit accumulateur. 13. Convertisseur sigma-delta selon la revendication 12, caractérisé en ce que ledit comparateur comprend un troncateur (82) destiné à répartir ladite valeur numérique en ses m bits les plus significatifs (Ymsb) et ses (n-m) bits les moins significatifs (Ylsb), ledit signal de sortie (Yout) comprenant lesdits m bits les plus significatifs. 14. Convertisseur sigma-delta selon la revendication 13, caractérisé en ce que lesdits (n-m) bits les moins significatifs sont ajoutés audit signal combiné de manière à fournir ledit signal d'entrée de l'accumulateur, ladite sortie d'accumulateur étant appliquée directement audit troncateur, ledit circuit de compensation de bruit multipliant par ledit rapport lesdits (n-m) bits les moins significatifs. 15. Convertisseur sigma-delta selon la revendication 14, caractérisé en ce que ledit rapport est égal à une puissance de 2r et ledit circuit de compensation de bruit comprend des moyens pour décaler les (n-m) bits les moins significatifs vers des positions plus significatives dans ladite valeur numérique. 16. Convertisseur sigma-delta destiné à convertir un signal d'entrée variable en signal de sortie variable, comprenant - un circuit de combinaison de signaux (101) destiné à additionner un signal de contre-réaction représentant ledit signal de sortie et ledit signal d'entrée ou de soustraire ce signal de contre-réaction de ce dernier de manière à produire un signal combiné, - un intégrateur (22) destiné à intégrer ledit signal combiné de manière à produire un signal intégré, ledit intégrateur comprenant un circuit d'emmagasinage d'erreur (38) qui emmagasine une quantité représentant la valeur temporelle dudit signal combiné, - un comparateur (22) destiné à comparer ledit signal intégré à au moins un niveau prédéterminé de manière à produire un signal de sortie, caractérisé en ce qu'il comprend également - un circuit (102) pour amplifier ledit signal de sortie par un gain souhaité de manière à fournir ledit signal de contre-réaction, et - un circuit de réglage de plages (103) destiné à modifier le gain souhaité d'une première valeur à une seconde valeur. 17. Convertisseur sigma-delta selon la revendication 16, caractérisé en ce que ledit circuit d'amplification (102) du signal de sortie comprend un condensateur de contre-réaction (105, 106, 107 r 108) connecté à l'intégrateur pour convertir ledit signal de sortie en une charge qui le représente, ledit circuit de réglage de plages comprenant des moyens (109, 110, 111, 112) pour modifier la valeur dudit condensateur de contre-réaction. 18. Convertisseur sigma-delta selon la revendication 17, caractérisé en ce que ledit circuit d'amplification (102) du signal de sortie comprend plusieurs éléments capacitifs (105, 106, 107, 108) ledit circuit de réglage de plages (103) comprenant des moyens d'interruption (109, llOr 1111 112) pour permettre la mise en circuit, le cas échéant en parallèle1 desdits éléments capacitifs. 19. Convertisseur sigma-delta selon la revendication 18, caractérisé en ce que lesdits éléments capacitifs (105, 106, 107,.108) ont la même valeur. 20. Convertisseur sigma-delta selon la revendication 16, caractérisé en ce que ledit signal d'entrée est une quantité numérique variable, ledit intégrateur (81) comprenant un accumulateur numérique (84) destiné à emmagasiner une valeur numérique à n bits représentant ladite valeur temporelle dudit signal combiné, ledit accumulateur numérique (84) comprenant une entrée et une sortie, ledit comparateur comprenant un troncateur (121) destiné à répartir ladite valeur numérique en ses m bits les plus significatifs et ses (n-m) bits les moins significatifs. 21. Convertisseur sigma-delta selon la revendication 20, caractérisé en ce que un nombre desdits (n-m) bits les moins significatifs sont additionnés audit signal combiné de manière à fournir ledit signal d'entrée de l'accumulateur, la sortie de l'accumulateur étant appliquée directement audit troncateur (121), ledit circuit de sélection de plages modifiant le nombre de bits qui sont ajoutés au signal de différence. 22. Convertisseur sigma-delta selon l'un quelconque des revendication précédentes, caractérisé en ce qu'il comprend également un premier circuit de commande de gain (140) pour mesurer ledit signal d'entrée et pour produire un signal de gain (G) représentant le gain choisi destiné à être utilisé par le circuit de réglage de plages (26). 23. Convertisseur sigma-delta selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend également un second circuit de commande de gain (150) destiné à mesurer ledit signal de sortie et à produire un signal de gain (G) représentant le gain choisi pour être utilisé par ledit circuit de réglage de plages (26). 24. Convertisseur (70) numérique/analogique à suréchantillonnage comprenant un convertisseur sigma-delta selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend également - un filtre d'interpolation (72) destiné à échantillonner un signal d'entrée numérique de manière à fournir un signal échantillonné à n bits, - un convertisseur élémentaire (73) numérique/analogique destiné à fournir un signal analogique qui représente ledit signal d'entrée numérique, ledit convertisseur sigma-delta (71) étant destiné à recevoir lesdits n bits du signal échantillonné et à appliquer un signal conformateur de bruit à m bits représentant ledit signal échantillonné au convertisseur (73) élémentaire numérique/analogique. 25. Convertisseur (130) numérique/analogique à suréchantillonnage comprenant un convertisseur sigma-delta selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend également - un circuit d'entrée comprenant un convertisseur numérique/analogique (131) destiné à convertir un signal numérique de différence en un signal de différence analogique et un intégrateur (132) destiné à intégrer ledit signal de différence analogique de manière à produire un signal de sortie analogique, - un circuit de contre-réaction comprenant un convertisseur (133) analogique/numérique sigma-delta destiné à convertir ledit signal de sortie analogique en un signal numérique de contre-réaction, et un circuit de combinaison de signaux destiné à combiner un signal d'entrée analogique avec ledit signal de contreréaction de manière à produire ledit signal combiné.