FR 2697955 A1 19940513 FR 9213398 A 19921106 PROCEDE ET DISPOSITIF DE CONVERSION ANALOGIQUE NUMERIQUE A AUTO-CALIBRATION L'invention se situe dans le domaine des convertisseurs analogique numérique (CAN). De tels convertisseurs sont connus dans l'art et il en existe une grande variété. II est connu que les CAN très précis sont lents et que les CAN rapides sont peu précis. Pour améliorer la précision, il est connu d'étalonner les convertisseurs. Cet étalonnage permet d'associer à chaque valeur de sortie une valeur d'erreur. La valeur d'erreur mesurée est inscrite dans une case de mémoire R.O.M. (Mémoire qui ne peut qu'être lue). Un additionneur additionne alors la valeur de sortie du convertisseur et la valeur algébrique d'erreur lue dans la case mémoire pour donner le résultat corrigé. Ce genre de C.A.N. permet de diminuer les erreurs de linéarité, les erreurs de décalage (offset) et de gain du convertisseur. Par contre, ni les erreurs dues aux défauts de l'ensemble du circuit de conversion incluant le convertisseur, ni les défauts résultant des variations du gain et/ou de décalage dus aux variations de température ne sont corrigés. Par rapport à cet état de la technique, I'invention vise un convertisseur analogique numérique de haute résolution, de haute linéarité (10 bits et plus) très rapide ( > plusieurs mégahertz) fonctionnant avec ces qualités dans une large gamme de température (- 550 + 1250c). L'invention vise de plus à obtenir ces performances avec un coût réduit. A cette fin l'invention utilise des produits standard du commerce à base de circuits intégrés monolithiques de performances moyennes et donc de coût raisonnable par rapport aux circuits hybrides nécessaires pour obtenir des convertisseurs analogique numérique de haute performance. Les produits standard utilisés par l'invention sont - un convertisseur analogique numérique de rapidité moyenne ou haute, par exemple un convertisseur flash ou un convertisseur multipasses - un convertisseur numérique analogique (CNA) de très haute résolution, précis mais éventuellement lent - un commutateur analogique rapide de préférence à haute rejection - un microprocesseur ou microcontroleur ou séquenceur; - un ensemble de mémoire à accès aléatoire RAM. L'agencement et le fonctionnement de ces composants sont les suivants Le signal à convertir est envoyé vers le convertisseur analogique numérique (CAN) par l'intermédiaire du commutateur électrique. La valeur de sortie de ce convertisseur détermine l'adresse d'au moins une case mémoire RAM. Les cases mémoires ainsi adressées contiennent une valeur de correction, qui par l'intermédiaire d'un additionneur numérique est ajoutée à la valeur de sortie du convertisseur pour donner une valeur corrigée. Selon la programmation du microprocesseur le cycle de conversion peut être continué ou au contraire interrompu pour introduire des étapes d'étalonnage. L'étalonnage est réalisé de la façon suivante Sur commande du microprocesseur le cycle de conversion analogique numérique est interrompu. Cette interruption est marquée par une commande du microprocesseur qui commute le commutateur analogique. Dans la position ainsi commutée, le commutateur reçoit la sortie du convertisseur numérique analogique. Le convertisseur analogique numérique convertit la valeur reçue du CNA. Le CNA étant précis, la différence entre la valeur en sortie du CAN et la valeur connue de sortie du CNA constitue la valeur de correction dont il faut affecter la sortie du CAN chaque fois que le CAN a cette valeur comme valeur de sortie. II convient donc d'inscrire la valeur de correction ainsi déterminée dans la case mémoire dont l'adresse a pour valeur la sortie du CAN. Cette inscription est exécutée au cours d'une phase de calibration dont les séquences sont commandées par le microprocesseur. Cette phase de calibration consiste à mesurer quelle est la valeur réelle qu'il faut injecter au CAN pour obtenir une valeur de sortie déterminée. Les différentes séquences de cette phase consisteront à injecter au CAN des valeurs par exemple croissantes se situant dans une plage de valeurs susceptibles de produire la sortie recherchée du CAN. Lorsque le CAN sort la valeur de sortie attendue, le microprocesseur adresse la case mémoire dont l'adresse correspond à cette valeur de sortie et charge cette case mémoire d'une valeur égale à la différence algébrique entre la tension injectée par le CNA et la tension mesurée par le CAN. Le CNA a besoin d'un délai relativement long pour que la valeur de tension commandée soit établie. C'est pourquoi un certain séquencement des opérations de mesure est nécessaire. Lorsqu'une mesure de calibration vient d'être faite, le microprocesseur commande le commutateur analogique qui revient en position de mesure. La conversion de la grandeur à convertir se poursuit. Parallèlement le microprocesseur commande la nouvelle valeur de calibration du CNA. Une nouvelle mesure de calibration ne sera effectuée qu'après le temps nécessaire pour que la tension en sortie du CNA soit effectivement la tension commandée. II s'ensuit que le chargement de la totalité des cases mémoires est relativement long. Toutefois si l'on suppose que le temps d'établissement de la tension aux bornes du CNA est de 10 ps, cela conduit à un temps total de calibration de k 0,7 ms environ pour un convertisseur 16 bits (216 positions x 10 ,us = 0,65 millisecondes). Ce temps même porté à quelques secondes est en général assez court car les dérives de température sont lentes. Le nombre k est le nombre de mesures qu'il faut effectuer pour obtenir les deux valeurs numériques entre lesquelles on obtient le basculement du CAN sur une valeur de sortie. Ce nombre sera mieux explicité plus loin sur un exemple. L'idée à la base de l'invention repose sur le constat que ce qui est long dans une mesure de calibration d'un CAN rapide, c'est le temps d'établissement d'une tension de référence stable et précise. Lorsque cette tension est établie, la mesure de cette tension par le CAN est très rapide et donc si l'on dispose d'un commutateur analogique rapide pour remplacer la tension à convertir par la tension de calibration et inversement on pourra calibrer en permanence le CAN sans interrompre le cycle de conversion. En résumé l'invention est relative à un procédé de conversion d'une grandeur analogique X, susceptible de varier entre deux valeurs X1 et X2, en une grandeur numérique N variant entre deux valeurs numériques N1 et N2n constituées par une succession de bits, chaque bit ayant un poids fonction de sa place dans la succession, les valeurs N1 et N2n correspondant aux valeurs X1 et X2 et 2n-1 valeurs intermédiaires Ni entre N1 et Nn correspondant chacune à une valeur intermédiaire Xi, la pième valeur numérique suivant N1 correspondant à la valeur procédé étant effectué à l'aide d'une chaîne de mesure dont la grandeur X de valeur instantanée Xj constitue l'entrée, et la valeur numérique correspondante Nj, la sortie, procédé du type dans lequel une calibration préalable permet d'affecter à chaque valeur numérique de sortie Nj, une valeur de correction hj, procédé caractérisé en ce que les mesures de calibration sont répétées tout au long du processus de conversion, sans interrompre les mesures de conversion. Elle est également relative à un dispositif de conversion d'une grandeur analogique X susceptible de varier entre deux valeurs X1 et X2, en une grandeur numérique N variant entre deux valeurs numériques N 1 et N2n les valeurs N1 et N2n étant constituées par une succession de bits chaque bit ayant un poids fonction de sa place dans la succession, les valeurs N1 et N2" correspondant aux valeurs X1 et X2 et 2n -1 valeurs intermédiaires Ni entre les valeurs N1 et N2" correspondant chacune à une valeur intermédiaire Xi, une Pième valeur numérique suivant N1 correspondant à la valeur le dispositif comportant un convertisseur analogique numérique recevant en entrée une valeur instantanée Xj et restituant en sortie une valeur numérique Nj, le dispositif comportant un premier ensemble de cases mémoires, un additionneur recevant d'une part la valeur en sortie du convertisseur et d'autre part une valeur de correction hj en provenance d'une case mémoire du premier bloc mémoire dont l'adresse est déterminée par la valeur d'ordre de la grandeur numérique Nj, la grandeur de sortie du dispositif Njk étant la somme des grandeurs Nj et hj, dispositif caractérisé en ce qu'il comporte en amont du convertisseur un interrupteur analogique commandable capable d'au moins deux positions, une position de mesure et une position de calibration, le passage de l'une à l'autre de ces positions étant commandé par un séquenceur, dans la position de mesure le convertisseur reçoit la grandeur instantanée Xj à convertir, la grandeur Nj en sortie du convertisseur alimentant une borne d'entrée de l'additionneur, une autre borne d'entrée de l'additionneur recevant une valeur hj en provenance du premier bloc mémoire, la valeur de sortie du dispositif étant la valeur Njk = Nj + hj, dans la position calibration, le convertisseur reçoit en provenance d'un convertisseur numérique analogique une valeur instantanée de référence Xjr, la valeur Njr en sortie du convertisseur alimentant une entrée d'un microprocesseur, le microprocesseur alimentant une case mémoire d'adresse Njr d'un second ensemble de cases mémoire, le séquenceur commandant l'inversion des fonctions des premier et second blocs mémoires lorsqu'une phase calibration est terminée, le second bloc mémoire devenant bloc mémoire de correction et le premier bloc mémoire devenant bloc mémoire de réception des valeurs de calibration. Un mode général de réalisation de l'invention et deux modes de réalisation seront ci-après décrits en référence aux dessins annexés dans lesquels - la figure 1, représente un schéma d'un mode général de réalisation de l'invention; - les figures 2a et 2b, représentent des exemples d'alternance de mesure de conversion et de mesures de calibration - la figure 3, représente un mode de réalisation avec utilisation d'un convertisseur A.N. multipasses, en phase de mesure; - la figure 4, représente le même mode de réalisation que celui de la figure 3 en phase calibration - la figure 5, représente un deuxième mode de réalisation avec utilisation d'un même convertisseur deux fois pour une même mesure, la première fois pour des bits de poids forts et la seconde pour des bits de poids faibles. La figure 1 représente un schéma d'un mode général de réalisation de l'invention. Une valeur Xj d'une grandeur analogique X est introduite sur l'entrée 11 d'un convertisseur analogique digital 10. Le convertisseur est par exemple un convertisseur flash. La grandeur X est introduite sur l'entrée 11 par l'intermédiaire d'un commutateur analogique 20. Une borne 23 de ce commutateur peut être reliée soit à une borne d'entrée 21 recevant la grandeur X à mesurer, soit à une borne 22 recevant une valeur de référence Xjr. Le passage d'une borne d'entrée à l'autre est commandé par un séquenceur 30. Le commutateur 20 doit être choisi avec un temps de commutation au plus égal à la moitié du temps qui s'écoule entre deux prises d'échantillon. La rejection pour cette vitesse de conversion doit être élevée. La description et le fonctionnement du dispositif représenté figure 1 seront ci-après décrit dans un premier temps avec le commutateur 20 en position mesure, la borne 21 reliée à la borne 23 comme représenté en trait plein et dans un second temps en position calibration, la borne 22 reliée à la borne 23 comme représenté en pointillés. La valeur Nj représentant en sortie 12, la valeur numérique de la grandeur Xj telle que convertie par le CAN 10 est conduite par un bus 13 d'une part vers l'entrée 71 d'un additionneur 70 et est utilisée d'autre part par une autre branche de ce même bus 13 fonctionnant en bus d'adresse, pour adresser une case mémoire d'adresse Nj d'un premier ensemble 50 de cases mémoires. La valeur contenue dans cette mémoire est dirigée par un bus 14 vers la seconde entrée 72 de l'additionneur 70.La valeur Njk en sortie de l'additionneur 70 représente la valeur corrigée du dispositif de mesure. Dans la position de calibration dans laquelle les bornes 22 et 23 du commutateur 20 sont reliées entre elles comme représenté en pointillé figure 1, L'entrée 11 du CAN 10 reçoit une valeur analogique de référence Xjr générée par un CNA 40. La valeur Xjr est commandée par le séquenceur 30. De préférence il sera utilisé un CNA 40 ayant une résolution supérieure d'au moins deux bits à celle du CAN 10. On veut dire par là que si le CAN convertit par exemple sur 16 bits le CNA convertira lui sur au moins 18 bits. La valeur Xjr de référence est convertie par le CAN 10. La valeur Njr en sortie 12 du CAN 10 adresse alors une case mémoire d'adresse Njr d'un second bloc mémoire 60 ainsi qu'un port d'entrée 101 d'un microprocesseur 100. La valeur Njr est soustraite de la valeur Xjr commandée et la valeur de la différence alimente la case mémoire du second bloc mémoire 60 d'adresse Njr pointée par la sortie du CAN 10. Le processus est itératif et lorsque la dernière case mémoire du bloc 60 est chargée, le séquenceur 30 commute l'alimentation de la borne 72 de l'additionneur 70. Les moyens de cette commutation sont représentés symboliquement par des commutateurs 80 commandés en simultanéité par le séquenceur 30. Les blocs mémoires 50 et 60 changent alors de rôle. Le bloc 50 devient le bloc dans lequel se chargent les valeurs de correction alors que le bloc 60 est utilisé pour corriger les mesures en cours. La commande des mesures de calibration peut être soit interne au séquenceur 30 et autonome, soit externe. Lorsque la commande est interne l'intervalle minimum de temps entre deux prises de mesure de calibration est égal au temps minimum pour établir la tension commandée en sortie du CNA 40. Ce temps minimum est compté en nombre de battements d'une horloge 33 utilisée pour synchroniser le CAN 10, le CNA 40 et le séquenceur 30. Cette horloge doit avoir une période au maximum égale à la demi période de conversion souhaitée pour le convertisseur 10. Sur la figure 1, L'horloge 33 a été représentée de façon autonome mais il est évidemment possible d'utiliser les signaux d'horloge éventuellement présents dans l'un des circuits 10, 30, 40 ou 100. Les instants de mesure de calibration sont alors intercalés périodiquement entre deux mesures de conversion. Le commutateur 20 est commuté en position calibration (borne 22), et reste ainsi connecté le temps d'une mesure de calibration et est reconnecté à nouveau en position 21 pour continuer la conversion de la grandeur X. Avec la commande interne et compte tenu de la nécessité de prévoir périodiquement une mesure de calibration insérée entre deux mesures de conversion, la cadence maximum de conversion obtenue du CAN 10 est égale à la moitié de la fréquence de conversion nominale. Lorsque la commande est externe au séquenceur 30, on essaie de profiter de temps morts de conversion. Ces temps morts correspondent à des temps pendant lesquels, il n'y a pas de conversion à effectuer. L'ouverture de tels temps morts est signalée au séquenceur 30 par un bit d'état reçu en 32 et la cessation du temps mort par le changement d'état du bit de commande. Dans ce cas la fréquence des mesures de calibration est toujours limitée par le temps d'établissement de la tension en sortie du CNA 40, mais il est alors possible d'utiliser le CAN 10 au maximum de ses capacités. Un exemple d'alternances de mesures de conversion et de mesure de calibration est représenté figure 2. Sur cette figure les petites flèches verticales représentent sur une échelle des temps horizontale les instants de prise de mesure de conversion. Les grandes flèches représentent les instants de prise de mesure de calibration. Sur la figure 2a, le séquenceur 30 travaille selon un programme interne ; les prises de mesures de calibration viennent s'insérer à intervalles réguliers entre les prises de mesures de conversion. Sur la figure 2b, le séquenceur 30 est programmé selon une loi interne qui lui permet de déclencher des mesures de calibration qui se succèdent à des intervalles au moins égaux au temps d'établissement de la tension en sortie du CNA 40, mais les moments possible pour cette prise de mesure sont commandés de l'extérieur. Dans ce cas les prises de mesure de calibration sont plus irrégulières. Ainsi sur la figure 2b on a représenté un cas où le temps d'interruption a été suffisant pour que deux mesures successives de calibration puissent être prises puis une troisième mesure de calibration qui compte tenu du temps d'interruption autorisé n'a permis qu'une mesure de calibration. On observe que sur la figure 2b les intervalles entre mesures de conversion sont moitié de ceux de la figure 2a car dans ce cas le CAN 10 peut fonctionner, en mesure, à sa fréquence nominale maximum. La figure 3 représente un mode de réalisation représenté en phase mesure dans lequel on utilise un convertisseur multipasses. Afin de mieux faire comprendre l'invention, cet exemple de réalisation sera chiffré, mais ce mode de réalisation n'est pas limité à l'exemple ainsi commenté. L'exemple de réalisation est relatif à un convertisseur multipasses comportant deux CAN de 6 bits chacun, I'un étant utilisé pour les poids forts et l'autre pour les poids faibles, les deux ayant un recoupement de deux bits en sorte que la conversion est effectuée sur 10 bits. Dans ces conditions comme expliqué plus haut il est préférable d'utiliser un CNA 40 12 bits. Sur la figure 3, les éléments ayant la même fonction que ceux représentés figure 1 portent le même numéro de désignation. La description et le fonctionnement du convertisseur multipasses représenté en 10 sur la figure 3 seront tout d'abord décrits. Ce genre de convertisseur est disponible dans le commerce. La description et le fonctionnement qui en sont donnés ci-après n'ont pour but que de faciliter la compréhension de l'usage qui en est fait dans l'invention. Le convertisseur comporte un échantillonneur bloqueur 14, un CAN 15 pour les poids forts, un CNA 16, un soustracteur 17, un CAN 18 pour les poids faibles et un additionneur 19. Le fonctionnement est le suivant. Le signal arrivant en 11 est échantillonné, et la valeur instantanée du signal est conservée par l'échantillonneur bloqueur 14. La tension en sortie 6 de l'échantillonneur est envoyée d'une part sur une entrée 9 du soustracteur 17 et est d'autre part convertie par le CAN 15 qui ne convertit que les poids forts. Le résultat numérique de la conversion en sortie 5 du convertisseur 15 est envoyé vers l'entrée du CNA 16, convertit par ce dernier en grandeur analogique envoyée sur l'autre entrée 7 du soustracteur 17. La tension en sortie 8 du soustracteur 17 est envoyée vers le CAN 18 des poids faibles. Les sorties numérique 5 du CAN 15 et 4 du CAN 18 sont introduites sur les deux bornes d'entrée de l'additionneur 19. La sortie 3 de cet additionneur porte le résultat de la conversion.Supposons par exemple que l'on veuille utiliser un convertisseur 10 bits donc capable de 1024 positions possibles pour mesurer une tension susceptible de varier entre 0 et 1023 mV. Le poids du bit le plus faible sera de 1 mu. Si l'on prend deux convertisseurs de 6 bits chacun soit 26 = 64 positions, on pourra prendre pour le convertisseur 15 affecté aux poids forts des pas de 16 mV, permettant d'effectuer des mesures entre 0 et 16x63 = 1008 mV, et pour le convertisseur 18 des poids faibles, des pas de 1 mV permettant d'effectuer des mesures entre - 32 et + 32 mV. Supposons que les convertisseurs 15, 18 ainsi choisis et utilisés et un CNA 16 sont parfaits et que l'on veuille convertir une tension de valeur 955 mV. Le convertisseur de poids 15 va donner un chiffre binaire dont la valeur décimale sera 59 ou 60 car 955 = 16x59 + il (16x59) et (16x60) correspondant aux nombres binaires 111011 et 111100. Si l'on admet que pour chacune de ces valeurs le CNA 16 est assez précis pour restituer soit dans un premier cas 944 mV ou dans un second cas 960 mV, on aura en sortie 8 du soustracteur 17 + il mV ou - 5 mV ce qui correspond respectivement aux valeurs binaires + 001011 ou - 000101.Dans le premier cas l'addition du nombre binaire 111011 dans lequel le bit de poids le plus faible est 16 et du nombre binaire 001011 dans lequel le bit de poids 16 est le cinquième en partant de la droite conduira au nombre binaire 1110 11 + 00 1011 = 1110 11 1011 chiffre binaire qui sur dix bits exprime le nombre décimal 955. 11 y a deux bits de recoupement entre les deux bits de poids les plus forts du CAN 18 des poids faibles et les deux bits de poids les plus faibles du CAN 15 des poids forts. Ces deux bits ont pour valeur 16 et 32mV. De même, dans le second cas 1111 00 00 0101 = 1110 11 1011 Ce dernier chiffre correspond de nouveau à la valeur décimale 955 qui est bien la valeur à mesurer. Le fonctionnement qui vient d'être décrit pour le convertisseur multipasses 10 représenté figure 3 a supposé que ce convertisseur fonctionnait parfaitement. Ce n'est évidemment pas le cas en réalité. C'est pourquoi il est prévu, selon l'invention, de corriger la valeur présente en sortie 3 de l'additionneur 19 inclus dans le CAN multipasses 10, par addition d'une valeur de correction au moyen d'un additionneur 70. La valeur de correction provient comme dans le cas général décrit figure 1 d'une mémoire 50. Cette mémoire est toutefois divisée en deux blocs de cases. Un premier bloc 51 fournit une correction pour les bits de poids forts tels qu'ils figurent en sortie 5 du CAN 15 des bits de poids fort. La case mémoire adressée est la case mémoire dont l'adresse a pour numéro la valeur numérique en sortie 5 du CAN 15.Un second bloc 52 fournit une correction pour les bits de poids faibles. La case mémoire adressée est la case mémoire dont l'adresse a pour numéro la valeur numérique en sortie 4 du CAN 18. Cette façon de faire a pour intérêt de diminuer l'importance du bloc mémoire nécessaire. Ainsi par exemple pour un codeur 10 bits comportant 210 = 1024 codes élémentaires, il faudrait un bloc mémoire de 1024 mémoires. Avec deux CAN de 6 bits (et deux bits de recoupement d'échelle) il suffit de 26 + 26 = 128 cases mémoires, chaque case mémoire ne contenant que l'erreur du CAN 15 ou 18 par rapport à la valeur vraie à chaque niveau de conversion. A l'exception du mode de correction de la mesure qui est effectué comme il vient d'être expliqué selon deux voies l'une pour les bits de poids fort et l'autre pour les bits de poids faible, le fonctionnement du dispositif en mode mesure est identique à ce qui a été décrit en rapport avec la figure 1. L'horloge utilisée est celle du CAN 10. Le mode d'étalonnage sera maintenant décrit en référence à la figure 4. Les figures 3 et 4 représentent le même montage physique, cependant pour faciliter la lecture des schémas on a représenté sur la figure 3 uniquement les éléments utilisés en phase mesure avec les aiguillages de bus correspondants et sur la figure 4 uniquement les éléments utilisés en phase étalonnage avec les aiguillages de bus correspondants. Le circuit d'autocalibration fonctionne comme il a été expliqué plus haut à vitesse relativement lente. La période minimale de répétition de l'opération de calibration est une fonction du programme du séquenceur 30 et de la vitesse d'établissement de la tension de référence aux bornes du CNA 40. Une mesure de calibration consiste à commander au CNA 40 une tension très précise. Par "très précise" on veut dire avec une précision meilleure que celle du CAN 10. On peut se contenter d'une précision d'un bit supplémentaire. Ainsi pour un CAN 10, de dix bits, le bit de moindre poids correspondant à 1 mV, un CNA 40 de 1 1 bits dont le bit de moindre poids pour la même pleine échelle correspond à 0,5 mV, peut dans certain cas être suffisant. Dans le cas de la réalisation pour un CAN 10 de 10 bits, il a été pris un CNA 40 de 12 bits, soit deux bits supplémentaires. On peut ainsi réaliser des valeurs dont le bit de moindre poids correspond au quart du bit de moindre poids du CAN 10 soit 0,25 mV pour 1 mV. Après le temps nécessaire pour que la tension aux bornes du CNA 40 soit établie, il devient possible de commander le basculement du commutateur analogique 20 pour effectuer une mesure rapide. Dans le cas de la réalisation c'est le mode autocommandé qui a été choisi. Le passage en mesure de calibration est donc commandé entre deux mesures de codage. Les informations de résultat obtenues sont alors traitées par le microprocesseur 100 pour charger la mémoire inactive en mesure 60. Une phase complète de calibration se décompose en deux phases principales. La première est la mesure de l'erreur sur les poids faibles et la seconde celle de l'erreur sur les poids forts. La mesure sur les poids faibles permet de mesurer l'erreur du CAN 18 des poids faibles augmentée de l'erreur de décalage (Offset) du CNA 16 inclus dans le CAN 10. Pour cela tout au long de cette phase le microprocesseur 100 adresse la valeur 0 au CNA 16. De la sorte la valeur mesurée par le CAN 18 des poids faibles est la valeur reçue, sur l'entrée 9, en provenance du CNA 40, du soustracteur 17, diminuée de la tension de décalage du CNA 16, reçue sur l'entrée 7 de ce soustracteur. Cette valeur est la valeur présente en sortie 8 du soustracteur 17. Pour chaque valeur binaire possible du CAN 18 des bits de poids faibles (soit + 32 = 26 = 64 cases) on va chercher par approximation successives, par balayage linéaire ou par dichotomie, les valeurs d'essais qui encadrent la valeur réelle pour laquelle le CAN 18 bascule d'un code au code supérieur. Un exemple sera ci-après donné à titre explicatif. Soit un codeur 10 de 10 bits avec 2 bits de recoupement d'échelle, la pleine échelle étant de 1023 mV, le pas du bit de poids faible étant de 1 mV, le CNA 40 de référence ayant 12 bits avec un pas de 0,25 mV. On suppose de plus que l'erreur maximum en sortie du CAN 18 donc incluant l'erreur de décalage du CNA 1 6 est au maximum de 8 mV soit 23 fois le pas. On veut mesurer pour quelle valeur réelle le CAN 18 va passer de la sortie 13 à la sortie 14 soit en binaire de la sortie 001101 à la sortie 001110. Une séquence possible de mesure pourrait être la suivante; Valeur de sortie Ya-t-il Action sur la de CNA 40 basculement à une valeur commande du commandée > 14 = 14 CNA 40 14 mV NON NON Augmenter de 8mV 22 mV OUI NON Diminuer de 4 mV 18 mV OUI NON Diminuer de 2 mV 16 mV NON OUI Diminuer de 1 mV 15 mV NON NON Augmenter de 0,5 mV 15,5 mV NON NON Augmenter de 0,25 mV 15,75 mV ~ NON NON Fin de test Dans un tel cas la programmation du microprocesseur permet de conclure que le basculement à la valeur 14 se produit pour une valeur comprise en 15,75 et 1 6 mV. Le microprocesseur va alors inscrire dans un bloc 62 de la mémoire 60 dédié aux corrections de poids faibles, et à la case mémoire d'adresse 14, la valeur de correction 15, 75 - 14 = 1,75 mV soit la valeur 1,11 en binaire. Avec les hypothèses et le mode d'itération retenu dans cet exemple, on voit que quelle que soit la valeur réelle de basculement on parvient toujours à l'encadrer entre deux valeurs ne différant entre elles que de la valeur d'incrément minimum du CNA 40 de référence. II faut dans le cas retenu un nombre de mesure k=7. Le nombre de mesure k est donc un nombre qui est une fonction de l'erreur admise sur le CAN 10 à calibrer du mode d'itération retenu, de la précision que l'on recherche sur la valeur de basculement. Dans l'exemple ci-dessus exposé l'itération est effectuée en attribuant à la valeur d'un premier essais la valeur que l'on teste en sortie du CAN 10. Dans l'exemple ci-dessus exposé il s'agissait de la valeur 14, on augmente ensuite la valeur de test de la totalité de la marge d'erreur admise soit dans l'exemple 14+8 mV = 22 mV. S'il n'y a pas du tout de basculement, on diminue la valeur sous test de la totalité de la marge d'erreur admise soit dans le cas présent 14-8 = 6 mV. S'il n'y a, à nouveau, pas de basculement le microprocesseur 100 émet une alarme de panne 104. Si par contre l'un des deux essais précédent donne un basculement la valeur de l'essais suivant sera la valeur de l'essais présent augmentée ou diminuée de la moitié de la différence entre la valeur de l'essais présent et la valeur de l'essais précédant. Avec l'exemple décrit on voit que, en toute rigueur le nombre de mesures k pour connaître les deux valeurs d'encadrement du basculement est égal à 8 puisqu'il faut d'abord déterminer si l'erreur du CAN 10 est par excès ou par défaut. En pratique à l'exception éventuellement des toutes premières mesures d'une première mesure de calibration on admet que le sens de l'erreur du CAN 10 est toujours le même. si l'erreur est supérieur à un certain seuil. Si par contre elle est proche de zéro donc de temps en temps soit positive soit négative, cette simplification n'est plus possible. Lorsque toutes les sorties possibles ont été testées chaque case du blocs mémoire 62 de correction des poids faibles contient la valeur dont il faut corriger la sortie dont la valeur est égale au numéro d'adresse de la case mémoire. Afin de préparer les explications relatives à la correction des valeurs données par le CAN 16 des bits de poids forts, il est donné ci-après un tableau A faisant apparaître quelques exemples fictifs de résultats de mesures ainsi obtenues. Dans ce tableau les adresses mémoires sur 6 bits correspondant à des valeur négatives de sortie du CAN commencent par un 1, les adresses correspondant à des sorties positives commencent par un 0. Valeur de Valeur de Valeur de Mémoire 62 sortie du basculement correction Adresse contenu CAN 18 par défaut en binaire 6 bits 6 bits 2 bits 1 2 3 4 5 6 - 32 100000 - 9 - 5,75 + 3,25 -7 - 3,5 + 3,5 - 4 - 1,25 + 2,75 -3 -1 - 1 + 2 mV + 3 111111 000011 00 0 3,25 + 3,25 000000 000011 01 + 1 4,25 + 3,25 000001 000011 01 + 2 + 5,0 3 000010 000011 00 13 14,25 1,25 001101 000001 01 14 15,75 1,75 001110 000001 11 15 17,25 2,25 001111 000010 + 32 011111 Le procédé de calibration du CAN 15 des bits de poids fort sera maintenant explicité. Le microprocesseur 100 injecte à l'entrée 2 du CNA 16, I'une des valeurs correspondant à un code de sortie possible du CAN 15, par exemple la valeur numérique 18, parallèlement la valeur théorique de tension correspondant à cette valeur numérique est commandée en sortie du CNA 40. Dans l'exemple choisi, il s'agira de la valeur 18 x 16 mV = 288 mV. On rappelle que le pas du CAN 15 est de 16 mV. La valeur présente en sortie 8 du soustracteur 1 7 représente donc l'erreur introduite par le CNA 1 6 et le soustracteur 17, lorsque le CNA 16 reçoit la valeur numérique qui lui est injectée et que le soustracteur 1 7 reçoit la valeur théorique dans notre exemple la valeur 18. Supposons que la valeur réelle présente en sortie 8 du soustracteur 1 7 soit 1 5 mV.En se reportant au tableau fictif établi à titre d'exemple on constate que 15 mV est compris entre 14,25 mV et 15,75 mV. Cette valeur génère donc la valeur 13 en sortie 4 du CAN 18 des poids faibles. A l'adresse 13 du bloc mémoire de correction des poids faibles la valeur de correction inscrite est 1,25 mV. Dans ces conditions le microprocesseur 100 est programmé pour inscrire à l'adresse 18 du bloc mémoire 61 de correction des poids forts la valeur qui est la somme de la valeur en sortie du CAN 18 soit 13 et de la valeur de correction inscrite à l'adresse 13 du bloc 62 de correction des poids faibles soit 1,25. Dans notre exemple la correction inscrite à l'adresse 1 8 du bloc mémoire 61 est 14,25. Les mêmes opérations d'inscription de corrections des valeurs d'entrée du CNA 16 sont effectuées pour chacune des valeurs numériques de sorties que peut générer le CAN 15 des poids forts. Dans l'exemple de réalisation il faudra donc faire 26 = 64 mesures. Afin de préparer des explications complémentaires relatives aux améliorations apportées par le dispositif selon I'invention, il est donné ci-après un tableau B faisant apparaître quelques exemples fictifs de résultats de mesures ainsi obtenues. Bits de poids forts Bits de poids faibles Adresse de la CAN 15 CAN 18 mémoire de correction du bloc 61 Code de Valeur Valeur Valeur en Code en Valeur de correction sortie théorique traduite sortie 8 sortie du CAN CAN 18 15 rapide précise 1 2 3 4 5 6 7 8 0 0 000000 1 16 18 288 303 +15 13 13+1,25 13+1,75 010010 = 14,25 =14,75 19 304 309 +5 1 1+3,25 1+3,75 010011 = 4,25 =4,75 20 320 317 -3 -7 -7+3,5 -7+3,75 010101 =-3,5 =-3,25 63 1023 La valeur figurant en colonne 6 est égale à la valeur figurant en colonne 5 augmentée de la valeur de correction figurant, pour la valeur en colonne 5 du tableau B, dans la valeur en colonne 3 du tableau A. La valeur en colonne 7 sera explicitée ultérieurement. II sera vu plus loin qu'en augmentant le nombre de mesures de calibration il est possible d'augmenter la précision de la correction à inscrire dans chacune des cases mémoires du bloc 61 de correction des poids forts. Un exemple fictif de conversion d'une valeur sera ci-après donné afin de faire apercevoir certaines précautions d'emploi du dispositif selon l'invention. Supposons qu'une tension de 308 mV (=16 x 19 + 4) soit injectée à l'entrée 11 du CAN 10 en mode mesure. Pour cette valeur le CAN 1 5 peut sortir les valeurs numériques 18, 1 9 ou 20. On a vu (tableau B) que pour le code 18 en entrée du CNA 16, et la valeur 288 en entrée 9 du soustracteur 1 7 la valeur en sortie 8 de ce soustracteur est 15 mV. Dans l'exemple que nous avons choisi la valeur réelle figurant en entrée 9 du soustracteur 17 est 308 mV soit 288 + 20. Si l'on suppose que l'erreur propre due au soustracteur 17 est constante dans la plage 288 + 32 mV on peut estimer que la tension qui sera présente en sortie 8 du soustracteur 17 sera de (288 + 20) - (288 + 15) = 5 mV. D'après le tableau A on sait qu'il faut au minimum 4,25 mV pour faire basculer le CAN 18 à 1 et au minimum 5 mV pour le faire basculer à 2. 5 mV est une valeur de basculement à 2 par défaut. Pour la valeur d'entrée 5 mV, le CAN 18 va probablement basculer à 1. Pour cette valeur la valeur de correction lue dans la mémoire est 3,25. La correction des bits de poids faible donnera donc la valeur 1 + 3,25 = 4,25. La correction des bits de poids forts lue dans la mémoire 18 est de 14,25 (Tableau B). La valeur convertie sera donc 18x16+14,25+ 1+3,25 =306,50 poids forts poids faibles L'erreur est de 1,5 mV ou de façon plus générale 1,5 fois la valeur du bit de poids le plus faible. Si l'on suppose maintenant que c'est le code 19 qui est présent en sortie du CAN 15. On voit dans le tableau B que la valeur en sortie 8 est + 5 lorsqu'il y a 19 x 16 = 304 en entrée 9 du soustracteur 17. Avec la même hypothèse sur l'erreur propre introduite par le soustracteur 17, on peut estimer que la tension qui sera présente en sortie 8 du soustracteur 1 7 sera de (304 + 4) - (304 + 5) = - 1 mV D'après le tableau A on sait que la valeur de basculement à - 4 du CAN 18 est provoqué pour une entrée comprise ente - 1,25 valeur par défaut et - 1 valeur par excès. La sortie du CAN 18 va donc s'établir à - 4 valeur pour laquelle la valeur de correction est + 2,75. La correction des bits de poids faibles donnera donc la valeur - 4 + 2,75 = - 1,25.La correction des bits de poids fort donnera la valeur 19x16 + 4,25 = 308,25 La correction des bits de poids faible donnera la valeur - 4 + 2,75 = - 1,25 La somme corrigée des bits de poids fort et faible en sortie du convertisseur 10 sera 308,25 - 1,25 = 307 mV. L'exposé de la mesure avec la valeur 20 en sortie du CAN 15, n'apporterait pas d'information supplémentaires sur les résultats du procédé selon l'invention et ne sera donc pas effectuée. On constate que les erreurs introduites par les bits de poids faibles sont de l'ordre du mV, de même que celle introduite sur les bits de poids fort soit au total une marge d'erreur de 2 mV environ ou de façon plus générale 2 plus petits bits de poids faible.Pour que cette marge d'erreur ne soit pas dépassée il convient que la valeur résiduelle qui reste à mesurer par le CAN 18 qui représente (à l'erreur propre du soustracteur 17 près) la différence entre la valeur réelle présente à l'entrée du CAN 1 5 et la valeur présente à la sortie du CAN 16 après conversion en valeur numérique par le CAN 15 et reconversion analogique de cette valeur numérique par le CNA 16, ne soit pas hors de la plage d'entrée du CAN 18. Dans notre exemple de réalisation cette plage d'entrée est la plage représentée en colonne 2 du tableau A entre la valeur donnant la sortie + 32 mV et la valeur donnant la sortie - 32 mV. On admettra que cette valeur peut aller de - 32 + A à + 32 + A , A représentant une valeur de correction supposée égale pour les valeurs de sortie - 32 et + 32. Pour que cette condition soit réalisée il convient que le CAN 15 des poids forts ne donne pas pour des valeurs réelles d'entrée comprises entre des valeurs autres que n-l, n ou n+1, soit une erreur égale au maximum à 1,5 fois le pas de mesure. II a été signalé plus haut lors de la recherche de correction des poids forts qu'il était possible d'affiner la valeur de correction des poids forts en procédant à un plus grand nombre de mesures. Pour arriver à ce but le procédé est le suivant Il est rappelé tout d'abord que pour connaître la correction des poids forts à appliquer lorsque le CAN 15 sort la valeur numérique n le microprocesseur injecte à l'entrée du CNA 16 la valeur n tandis qu'il commande au CNA 40 de référence la valeur n fois le pas de mesure. La différence entre la valeur réelle et la valeur convertie présente en sortie 8 du soustracteur 17 est mesurée par le CAN 18 des poids faibles, la valeur mesurée par le CAN 18 étant corrigée par addition de la valeur contenue à l'adresse correspondant à la valeur de sortie du CAN 18 dans le bloc mémoire de correction des poids faibles 62.Dans l'exemple qui avait été exposé il avait été supposé que pour la valeur de sortie 18 soit, au pas de 1 6 mV, 288 mV que la valeur en sortie 8 du soustracteur 17 était 15 mV, ce que le CAN 18 interprétait comme valeur 13 corrigée par addition de la correction lue en adresse 13 de la mémoire 62 soit dans ce cas 1,25 mV, la correction inscrite en adresse 18 de la mémoire 61 étant alors de 14, 25. Revenant à cet exemple et au tableau A le microprocesseur 100 peut calculer que lorsque la valeur 13 est présente en sortie du CNA 18 cela signifie que la valeur en entrée est comprise entre 14,25 au minimum et 15,75 + 0,25 = 16 au maximum. II est rappelé que les valeurs 14,25 et 15,75 sont les valeurs par défaut de 0,25 maximum, du basculement aux valeurs 13 et 14. Afin d'affiner la mesure de la correction des poids forts, on va chercher de combien il faut augmenter la valeur présente sur l'entrée 9 du soustracteur 17 pour obtenir le basculement du CAN 1 8 à la valeur numérique immédiatement supérieure. Ainsi dans notre exemple, tout en laissant 18 en entrée du CNA 16, le microprocesseur 100 commandera la valeur 288,25 en sortie du CNA 40, soit en entrée 9 du soustracteur 17. il sera admis que pour de petits accroissements l'erreur propre introduite par la soustracteur 1 7 est négligeable et qu'au lieu de 1 5 en sortie 8 on aura 15,25, pour cette nouvelle valeur la sortie 4 du CAN 18 des poids faibles ne change pas. On continue donc à incrémenter au pas de 0,25 la valeur de sortie du CNA 40 jusqu'à arriver à la valeur 16 en sortie 8 du soustracteur 17, valeur pour laquelle le CAN 18 passe à 14. Sur cet exemple on voit qu'il a fallu incrémenté de 1 (4 x 0,25) la valeur en sortie 8 pour obtenir le basculement à 14. Si la valeur réelle en sortie 8 avait été comprise dans la plage minimum de basculement à 13 du CAN 18 soit entre 14,25 et 14,50 il aurait fallu augmenter au minimum de 1,5 mV soit 6 pas de 0,25 pour arriver à une valeur comprise entre 15,75 et 16 susceptible de faire basculer à 14 le CAN 18. Le fait qu'il n'ait fallu que quatre pas pour obtenir le basculement permet de conclure que la valeur réelle qui était présente en sortie 8 est supérieure d'au moins deux pas à la valeur minimum par défaut de basculement à 13. La valeur qui sera inscrit en case mémoire 18 du bloc mémoire 61 des poids fort sera alors 14,75 au lieu de 14,25. C'est la valeur de correction ainsi obtenue qui figure en colonne 7, dite de correction précise des poids forts, du tableau B. Cette façon de procéder permet d'obtenir la correction sur les poids forts à 0,25 mV près par défaut. L'erreur sur les poids faibles est pour une mesure donnée de poids faible, égale à la différence entre la valeur telle que mesurée et la valeur nécessaire pour obtenir la valeur de sortie numériquement immédiatement supérieure en sortie du CAN 18 des poids faibles. Ainsi par exemple le poids faible 13 est obtenu pour toutes les valeurs réelles allant de 14,25 par défaut à 15,75 par excès soit dans ce cas 1,5 mV. La valeur en sortie du CAN 10 est donc une valeur par défaut entachée d'une erreur qui dans ce cas est égale au maximum à 0,25 + 1,5 mV = 1,75 mV. Dans le cas où l'on se satisfait du mode de calibration rapide mais moins précis, la valeur obtenue pour les poids forts est une valeur par défaut, dont l'erreur maximum est égale à deux fois la valeur maximum d'erreur possible pour la valeur numérique obtenue en sortie du CAN 18 des poids faibles. Ainsi par exemple si la valeur Xj convertie donne une sortie du CAN 15 égale à 18, il a été vu (tableau B) que la valeur Xj est considérée comme étant égale à 18 x 16 + 14,25. Cette valeur est une valeur par défaut. La correction de poids fort inscrite en case mémoire 18 du bloc 61 de correction des poids forts aurait pu rester la même si la valeur Xj avait été accrue mais d'une valeur insuffisante pour faire passer à 14 la sortie du CAN des poids faible. Il s'ensuit bien que l'erreur totale est égale à deux fois l'erreur sur les poids faibles pour la valeur de sortie 13. Cette erreur est réalisée une fois lors de la correction des poids forts et à nouveau lors de la lecture des poids faibles. Quelle que soit le mode de calibration choisit il est simple d'introduire dans le programme de calibration un module d'autotest permettant d'enclencher une alarme de panne 104 dans l'un au moins des deux cas suivants - premier cas : Le CAN 1 5 de poids fort donne une valeur numérique éloignée de la valeur réelle, supérieure à 1,5 fois le pas du CAN 15 des poids forts - second cas : La différence entre les valeurs d'entrée par défaut nécessaire pour passer d'une valeur numérique à la valeur numérique immédiatement supérieure du CAN 18 est, pour au moins une valeur numérique, supérieure à un seuil préalablement fixé. Cette signalisation de panne est représentée en 104 sur la figure 4, en sortie du microprocesseur 100. Compte tenu de ce qui vient d'être expliqué on comprend que l'erreur maximum sur la plage de mesure est au minimum égale à la valeur d'un pas de mesure du CAN 18 des poids faibles, augmentée de la valeur d'un pas de génération du CNA 40 de référence. Au niveau de l'additionneur 70 L'entrée 71 reçoit une valeur sur 10 bits dont le bit le moins signifiant représente le pas du CAN des poids faibles 16. L'entrée 72 reçoit une valeur sur un nombre de bits égal par exemple à 8 dont le bit le moins signifiant représente le pas du CNA 40. Dans l'exemple de réalisation la somme des valeurs reçues en entrée 71 et 72 correspond donc à une valeur exprimée sur douze bits au lieu de 10. L'erreur minimale est on l'a vu d'au moins 1,25 pas du CAN 18. La valeur maximale des deux bits les moins signifiants en sortie de l'additionneur 70 étant de 0,75 fois le pas du CAN 18, leur signification est illusoire. C'est pourquoi la sortie du CAN selon l'invention est effectuée sur 10 bits en négligeant les deux derniers bits. Les commutations et les séquencements nécessaires au fonctionnement du circuit représenté figures 3 et 4 sont connus de l'homme de l'art et ont été délibérément laissés de côté pour concentrer les explications sur ce qui appartient en propre à l'invention. Dans la description d'un second mode de réalisation qui sera donné ci-après en référence à la figure 5, les principes seront un peu moins abordés et il sera donné quelques explications permettant à l'homme du métier de réaliser les commutations et séquencements. Le mode représenté figure 5 a été utilisé pour valider l'invention, il n'est pas optimisé. Pour ce mode de réalisation on a cherché à simplifier les opérations de câblage. Sur la figure 5 les éléments ayant même fonction que sur les figures 3 et 4 portent les mêmes numéros. Le dispositif représenté figure 5 comporte un commutateur analogique 20, un échantillonneur bloqueur 14 un CAN 10, qui dans une première séquence joue le rôle du CAN 15 des figures 3 et 4 et dans une seconde celui du CAN 18. Il s'agit d'un AD9048 du constructeur Analog Devices. Le dispositif comporte également une unité arithmétique 70. 11 s'agit d'un circuit VLSI IDT 7381 d'lntégral Device Technologies. Le dispositif comporte un bloc mémoire 50, 60. II s'agit de mémoires RAM double port à accès séparés CYC 132 de CYPRESS. Ce bloc est organisé en deux fois deux blocs. Un premier bloc 50 comporte lui-même deux blocs un bloc de correction des poids faibles 52 et un de correction des poids forts 51. Un deuxième bloc 60 utilisé en alternance avec le précédent comporte un bloc de correction des poids faibles 62 et un des poids forts 61. Les quatres blocs 51, 52 ; 61, 62 comporte deux adresses mémoires consécutives pour chaque valeur de correction, de façon à disposer de 16 bits par valeur de correction. Le dispositif comporte un microprocesseur 100, un CNA 40, il s'agit d'un DAC 703, 1 6 bits du constructeur Burn Brown. II comporte un CNA 16, 8 bits, il s'agit d'un "DAC08" de chez Analog Devices. Enfin le dispositif comporte 10 LATCHES commandables trois états, 80 à 89, un amplificateur opérationnel 67 comportant deux entrées 9, 7 et une sortie 8, un commutateur analogique 25 comportant deux entrées 26, 27 et une sortie 28. L'ensemble est séquencé par l'horloge de l'échantillonneur bloqueur 14, et un circuit 30 séquenceur décodeur EPLD de ALTERA EPM 5130. Le fonctionnement est le suivant. Dans le mode mesure, l'entrée analogique Xj est reçue sur l'entrée 21 d'un premier commutateur commandable 20. La sortie 23 du commutateur 20 alimente l'entrée de l'échantillonneur 14. La sortie de l'échantillonneur alimente l'entrée 26 d'un commutateur d'échelle 25 et l'entrée 9 de l'amplificateur opérationnel 67. La sortie 28 du commutateur 25 alimente l'entrée du CAN 10 qui pendant une première séquence de mesure des poids forts, sera appelé 15. La sortie numérique du CAN 15, alimente à travers des latches commandables par le séquenceur 30, 81 et 82, L'unité arithmétique et logique 70. Ce dernier comporte des registres permettant de stocker la valeur reçue. La sortie numérique 5 du CAN 15 adresse également à travers un latche commandable 87, le bloc mémoire 61 de correction des poids forts. La valeur contenue dans la RAM adressée est envoyée vers l'unité arithmétique 70. Pour une séquence suivante, de mesure des poids faible, la valeur numérique en sortie 5 du CAN 1 5 est envoyée par l'intermédiaire du latche 87 à l'entrée 2 du CNA 16. Le commutateur 25 est commuté sur son entrée 27, représenté en pointillés. La sortie du CNA 16 est reçue sur l'entrée 7 de l'amplificateur opérationnel 67. La sortie 8 de l'amplificateur alimente l'entrée 27 du commutateur 25 dont la sortie 28 alimente l'entrée du CAN 10 qui pour une seconde séquence de mesure des poids faibles sera appelé 18. L'entrée 9,7 de l'amplificateur 67 représente la différence entre la valeur analogique Xj et sa valeur de conversion en poids forts par le CAN 15. La valeur d'amplification de l'amplificateur 67 correspond au facteur d'échelle entre les poids forts et les poids faibles.La différence ainsi amplifiée va pouvoir être mesurée avec le même CAN 10, et la valeur de conversion représentera bien la valeur des poids faibles. Cette valeur adressera à travers le latche 87 le groupe de mémoire 62 de correction des poids faibles. Cela est rendu possible par le fait que le groupe mémoire adressé a été changé par une commande 35 en provenance du séquenceur 30. La valeur ira également se charger à travers le latches 81, commandable par le séquenceur vers une entrée différente de l'entrée des poids forts, de l'unité 70. L'unité 70 reçoit également la valeur en provenance de la mémoire adressée du bloc 62. L'unité arithmétique 70 effectue lorsque les quatre valeurs ont été reçues la somme algébrique de la valeur des poids forts, la valeur des poids faibles, les valeurs de correction des poids faibles et forts, la valeur de sortie en 73 représentant la valeur de conversion. Le fonctionnement en circuit de calibration sera maintenant expliqué. Pour ce fonctionnement le commutateur 20 est commuté sur sa borne 22. L'échantillonneur bloqueur 14 reçoit par la sortie 23 du commutateur 20 la valeur en sortie du CNA 40. On effectue d'abord la correction des poids faibles. Pour la séquence de calibration des poids faibles , le microprocesseur 100 introduit à travers le latche 88 la valeur 0 à l'entrée 2 du CNA 1 6. La valeur en sortie de l'échantillonneur 14 est introduite sur l'entrée 9 de l'amplificateur 67 dont la sortie 8 alimente le CAN 18 à travers les bornes 27, 28 du commutateur 25. La valeur numérique en sortie du CAN 18 est introduite à travers le iatche 86 dans le microprocesseur 100. Cette valeur est soustraite de la valeur commandée par ce même microprocesseur 100 au CNA 40 à travers les latches 80, 89. Les valeurs analogique exactes encadrant la valeur analogique exacte de basculement à la sortie numérique testée du CAN 18 sont recherchées par approches successives comme expliqué plus haut et la valeur par défaut inscrite par le microprocesseur 100 à l'adresse de cette valeur numérique dans le bloc 52 de correction des poids faibles du bloc mémoire 50. Lorsque toutes les valeurs numériques de poids faibles du CAN 18 ont été exécutées, on commence la calibration des poids forts. Pour cette calibration le microprocesseur 30 injecte à l'entrée 2 du CAN 16, à travers le latche 88 I'une des valeurs représentant une sortie numérique possible pour le CAN 1 5. La valeur numérique correspondante est commandée au CNA 40 par l'intermédiaire des latches 80, 89. Ainsi l'entrée 9 de l'amplificateur 67 reçoit la valeur réelle de la tension en provenance du CNA 40, L'entrée 7 reçoit la valeur convertie par le CNA 16 de la valeur numérique correspondante. La différence amplifiée par l'amplificateur 67 est appliquée à travers les bornes 27, 28 du commutateur 25 au CAN 18. La valeur numérique en sortie du CAN 18 adresse à travers le latche 87 le bloc mémoire 52 de correction des poids faibles et à travers le latche 86 le microprocesseur 100. Le microprocesseur 100 reçoit également la valeur en provenance de ia case mémoire du bloc 52 adressée par la valeur de sortie du CAN 18. La somme de ces deux valeurs représente la valeur de correction qui est adressée par le microprocesseur 100 à l'adresse du bloc 51 de correction des poids forts qui a pour valeur numérique la valeur commandée à l'entrée du CNA 1 6. Comme expliqué plus haut il est possible d'affiner cette valeur de correcteur en faisant varier par pas la valeur commandée à l'entrée du CNA 40 sans faire varier la valeur numérique appliquée au CNA 16. Le nombre de pas nécessaire pour obtenir le basculement du CAN 18 à la valeur numérique immédiatement supérieure à la valeur initialement sortie représente l'accroissement dont il faut augmenter la valeur de correction initialement calculée pour obtenir une valeur de correction affinée. Lorsque la séquence de correction des poids forts est terminée les blocs mémoires 51, 52 et 61, 62 ont leurs rôles inversés. Le bloc 50 est utilisé pour les mesures et le bloc 60 est utilisé pour la calibration. Les entrées sorties du microprocesseur 100 qui est asynchrone de l'échantillonneur 14 sont autorisées par le séquenceur décodeur 30. Bien que l'invention ait été illustrée et décrite en se référant à des formes de réalisation particulières, l'homme de métier comprendra néanmoins que des modifications peuvent y être apportées sans se départir de son cadre. En particulier les moyens de conversion 10 peuvent comporter p étapes de conversion, chaque étape étant affectée à un groupe de bits M1, M2.. .Mp dont les poids vont en décroissant, les groupes comportant n1 n2...np bits chacun et ayant entre eux n'2 - n'3 ...n'p bits de recoupement, les étapes étant effectuées des poids forts vers les poids faibles, des moyens permettant de soustraire la valeur de tension déjà prise en compte par les bits de poids des groupes précédents. Les étapes peuvent être réalisées par des étages en cascade comme représenté pour deux étages figures 3 et 4 ou par un même étage, les différences successives étant corrigées par un amplificateur opérationnel programmable ou par des amplificateurs opérationnels. Les moyens de commutation pour réaliser successivement les étapes dans les deux cas sont à la portée de l'homme du métier. REVENDICATIONS 1. Procédé de conversion d'une grandeur analogique X, susceptible de varier entre deux valeurs X1 et X2, en une grandeur numérique N variant entre deux valeurs numériques N1 et N2n constituées par une succession de bits, chaque bit ayant un poids fonction de sa place dans la succession, les valeurs N1 et N2n correspondant aux valeurs X1 et X2 et 2n-1 valeurs intermédiaires Ni entre N1 et N2n correspondant chacune à une valeur intermédiaire Xi, la pième valeur numérique suivant N1 correspondant à la valeur le procédé étant effectué à l'aide d'une chaîne de mesure dont la grandeur Xj constitue l'entrée, et la valeur numérique correspondante Nj, la sortie, procédé du type dans lequel une calibration préalable permet d'affecter à chaque valeur numérique de sortie Nj, une valeur de correction hj, procédé caractérisé en ce que les mesures de calibration sont répétées tout au long du processus de conversion, sans interrompre les mesures de conversion. 2. Procédé selon la revendication 1, caractérisé en ce que les mesures de calibration sont introduites de façon périodique entre deux mesures de conversion; 3. Procédé selon la revendication 1, caractérisé en ce que les mesures de calibration sont exécutées au reçu d'une autorisation extérieure. 4. Procédé selon la revendication 2, caractérisé en ce que la période d'introduction des mesures de calibration est au minimum égale au temps nécessaire à un générateur, délivrant une valeur de référence pour la mesure de calibration, pour établir de façon stable une valeur de référence. 5. Procédé selon la revendication 3, caractérisé en ce que les mesures de calibration ne sont exécutées qu'au reçu de l'autorisation extérieure et d'une autorisation interne, cette autorisation interne n'étant délivrée qu'après le temps nécessaire à un générateur, délivrant une valeur de référence pour la mesure de calibration, pour établir de façon stable une nouvelle valeur de référence à partir d'une précédente valeur de référence. 6. Procédé selon l'une des revendications 4 ou 5, caractérisé en ce que les bits constituant la valeur numérique de sortie sont répartis en groupes de bits consécutifs, les bits d'un premier groupe étant à l'exception des derniers de poids supérieurs à ceux d'un second groupe eux-mêmes supérieurs à l'exception des derniers à ceux des groupes suivants, et en ce que la mesure est effectuée en premier lieu pour déterminer la valeur des bits du premier groupe et en ce que la valeur numérique de sortie pour ce premier groupe est convertie en grandeur analogique qui est soustraite à la grandeur d'entrée, la valeur de cette différence servant à déterminer la valeur des bits du second groupe, et ainsi de suite jusqu'au dernier groupe et en ce que la valeur de correction de la mesure est constituée par une somme de valeurs partielles de correction chaque valeur partielle étant spécifique d'un groupe de bits et déterminée par la valeur de sortie de ce groupe de bits. 7. Procédé selon l'une des revendications 4 ou 5, caractérisé en ce que les bits constituant la valeur numérique de sortie sont répartis en groupe de bits consécutifs les bits d'un premier groupe étant à l'exception des derniers de poids supérieurs à ceux d'un second groupe eux-mêmes de poids supérieurs à l'exception des derniers à ceux d'un second groupe eux-même supérieurs à l'exception des derniers au poids des groupes suivants le dernier groupe étant constitué des bits de poids les plus faibles et en ce que la calibration est effectuée tout d'abord en déterminant par comparaison avec une valeur de référence l'erreur sur chacune des valeurs numériques de sorties possibles, pour le dernier groupe en déterminant ensuite pour l'avant dernier groupe l'erreur sur chacune des valeurs numériques de sorties possibles pour ce groupe la valeur de cette erreur étant mesurée par la partie de chaîne de mesure donnant la valeur des bits du dernier groupe le résultat de cette mesure étant corrigé par la valeur de correction affectée à la valeur de sortie obtenue, et ainsi de suite jusqu'au premier groupe dont l'erreur sur chaque valeur de sortie numérique possible est mesurée à l'aide de la partie de chaîne donnant la valeur de sortie des bits du second groupe, le résultat de cette mesure étant corrigé par la valeur de correction affectée à cette sortie, cette valeur de correction étant elle-même la somme de la valeur de correction mesurée pour cette sortie par la partie de chaîne affectée aux mesures des valeurs possible du troisième groupe elle-même corrigée de la valeur de correction affectée à cette valeur numérique de sortie et ainsi de suite jusqu'au dernier groupe. 8. Procédé de calibration selon la revendication 7, caractérisé en ce que chacune des valeurs de correction affectée à une valeur numérique de sortie d'un groupe est augmentée de la valeur dont il faut augmenter la tension de référence pour augmenter d'une unité la valeur de la sortie numérique du dernier groupe. 9. Dispositif de conversion d'une grandeur analogique X susceptible de varier entre deux valeurs X1 et X2 en une grandeur numérique N variant entre deux valeurs numériques N1 et N2n les valeurs N1 et N2n étant constituées par une succession de bits chaque bit ayant un poids fonction de sa place dans la succession, les valeurs N1 et N2n correspondant aux valeurs X1 et X2 et 2" - 1 valeurs intermédiaires Ni entre les valeurs N1 et N2 correspondant chacune à une valeur intermédiaire Xi, la Piéme valeur numérique suivant N1 correspondant à la valeur le dispositif comportant un convertisseur analogique numérique (10) recevant en entrée une valeur Xj et restituant en sortie une valeur numérique Nj, le dispositif comportant un premier ensemble (50) de cases mémoires, un additionneur (70) recevant d'une part la valeur en sortie du convertisseur (10) et d'autre part une valeur de correction hj en provenance d'une case mémoire du premier bloc mémoire (50) dont l'adresse est déterminée par la valeur d'ordre de la grandeur numérique Nj, la grandeur de sortie du dispositif Njk étant la somme des grandeurs Nj et hj, dispositif caractérisé en ce qu'il comporte en amont du convertisseur (10) un interrupteur commandable (20) capable d'au moins deux positions (21, 22), une position de mesure (21) et une position de calibration (22), le passage de l'une à l'autre de ces positions étant commandé par un séquenceur (30), dans la position de mesure le convertisseur (10) reçoit la grandeur Xj à convertir la grandeur Nj en sortie du convertisseur alimentant une borne d'entrée (71) de l'additionneur (70), une autre borne d'entrée (72) recevant une valeur hj en provenance du premier bloc mémoire (50), la valeur de sortie du dispositif étant la valeur Njk = Nj + hj, en sortie de l'additionneur 70 dans la position calibration, le convertisseur (10) reçoit en provenance d'un convertisseur numérique analogique (40) une valeur de référence Xjri la valeur Njr en sortie du convertisseur (10) alimentant une entrée d'un microprocesseur (100), le microprocesseur alimentant une case mémoire d'adresse Njr d'un second ensemble (60) de cases mémoire, le séquenceur (30) commandant l'inversion des fonctions des premier et. second blocs mémoires (50, 60) lorsqu'une phase calibration est terminée, le second bloc mémoire (60) devenant bloc mémoire de correction et le premier bloc mémoire (50) devenant bloc mémoire de réception des valeurs de calibration. 10. Dispositif de conversion d'une grandeur analogique X susceptible de varier entre deux valeurs X1 et X2, en une grandeur numérique N exprimée sur n bits la grandeur N variant entre une valeur N1 et une valeur N2 par pas Pp de le dispositif comportant des moyens de conversion (10) travaillant sur un premier groupe M1 représentant les bits de poids forts et comportant nl bits, le pas pl de variation de ce premier groupe étant égal à un deuxième groupe M2 représentant les bits de poids immédiatement inférieurs comportant n2 bits, le pas q2 de variation de ce second groupe étant égal à n'2 représentant un nombre de bits de poids les plus forts du second groupe dont le poids est égal au poids de bit de poids les plus faibles du premier groupe et ainsi de suite jusqu'à un dernier groupe Mp représentant les bits de poids les plus faibles dont le pas Pp est égal au pas de mesure du dispositif soit des premiers moyens (15) recevant la grandeur d'entée X à un moment où elle a une valeur d'entrée Xj ces moyens convertissant la valeur Xj, en une valeur numérique de sortie Nj1 exprimée sur les bits du premier groupe, le dispositif comportant si p est supérieur à 1 des premiers moyens (16) pour convertir la valeur numérique Nj1 en une valeur analogique Xjîi des moyens (14, 17, 67) pour soustraire les valeurs analogiques Xj et Xj1, des moyens (18) pour convertir la différence Xj-Xj1 en une valeur numérique de sortie Nj2 exprimée sur les bits du second groupe, des moyens (16) pour convertir la valeur numérique Nj2 en une valeur analogique Xj2 des moyens (14, 17, 67) pour effectuer la différence (Xj - Xj1) - Xj2 des moyens (18) pour convertir la différence (Xj - Xj1) - Xj2 en une valeur numérique exprimée sur les bits du troisième groupe et ainsi de suite jusqu des moyens pour convertir la différence (Xj - Xj1 Xj2 - Xjp 1) - Xjp en une valeur numérique Np exprimée sur les bits du dernier groupe, des moyens (70) si p est supérieur à 1 recevant les valeurs numériques Nj1 à Njp et restituant une valeur numérique Nj représentant la somme des poids de chacun des bits de chacun des p groupes de bits, dispositif caractérisé en ce qu'il comporte en outre un commutateur (20) des moyens de commande et calcul (100, 30, 70) deux blocs mémoires (50, 60) de calibration et de correction, des moyens de commutation (80) le commutateur 20 comportant une première 21 et une seconde 22 entrée, une sortie 23, le commutateur étant commandable sur chacune des deux entrées 21, 22, par les moyens de commande et calcul (30), sur la première entrée 21 le commutateur alimente les moyens de conversion (10) de la grandeur X, ces moyens de commande et calcul (100, 30, 70) ajoutant à la valeur de sortie des moyens de conversion (10) un ensemble de p valeurs de correction en provenance de cases mémoires du bloc (50) de correction chacune des corrections provenant d'un sous groupe (51, 52, 5p) affecté à un groupe M1, M2...Mp) de bits, l'adresse de la case mémoire dans le sous groupe étant commandée par la valeur de sortie du groupe de bit (M1, M2...), sur la seconde entrée (22) du commutateur (20) les moyens de conversion (10) reçoivent une tension de référence en provenance d'un générateur de tension (40) commandé par les moyens de commande et de calcul (100, 30, 70) les moyens de commande et calcul étant programmés pour inscrire dans des cases mémoires du bloc de calibration (60) un ensemble de p valeur de correction chaque correction étant affectée à un sous groupe (61, 62 6p) du bloc (60) de calibration et chaque sous groupe (61, 62, 6p) recevant à l'adresse désigné par la valeur numérique de sortie d'un des sous-groupes de bit M1 M2 Mp une valeur égale à la différence entre la valeur représentée par cette valeur numérique de sortie et la valeur numérique qui aurait été la valeur numérique de sortie si la mesure avait été exacte, les moyens de commutation (80) inversant les rôles des blocs mémoires de calibration (60) et de correction (50) sur commande des moyens de commande et calcul (30, 70, 100). 11. Dispositif selon la revendication 10, caractérisé en ce que les moyens de conversion (10) travaillent sur deux groupes de bits un groupe de bits forts et un groupe de bits faibles. 12. Dispositif selon la revendication 9, caractérisé en ce que les moyens de conversion (10) comportent un échantillonneur bloqueur (14), un convertisseur AN (15) des bits de poids forts, un convertisseur AN (18) des bits de poids faibles un convertisseur NA (16) et un soustracteur (17), 'échantillonneur bloqueur (14) recevant la tension à l'entrée des moyens de conversion et alimentant le convertisseur de poids forts (15) et une entrée (9) du soustracteur (17) une seconde entrée (7) du soustracteur (17) étant alimentée par le CNA (16) recevant la sortie numérique du convertisseur des poids forts (15), une sortie (8) du soustracteur alimentant le CAN (18) des poids faibles. 13. Dispositif selon la revendication 11, caractérisé en ce que les moyens de conversion (10) comportent un échantillonneur bloqueur (14) un commutateur d'échelle (25) commandable par les moyens de commande et calcul (100, 70, 30) le commutateur (25) ayant deux entrées, une première (26) et une seconde (27), et une sortie (28), un convertisseur AN (10), un CNA (16) et un ampli opérationnel (67). I'échantillonneur bloqueur (14) alimentant la première entrée (26) du commutateur (25) et une entrée (9) de l'amplificateur opérationnel (67), une seconde entrée (7) de cet amplificateur (67) recevant la tension en provenance d'un CNA (16) recevant en entrée la valeur numérique en sortie du CAN (10) luimême alimenté par la tension de l'échantillonneur (14) lorsque le commutateur d'échelle (25) est sur sa première entrée (26) et la tension en sortie de l'amplificateur (67) lorsque le commutateur d'échelle (25) est sur sa seconde entrée (27).