FR 2698202 A1 19940520 FR 9213902 A 19921119 CIRCUIT DE COMMANDE DES COLONNES D'UN ECRAN D'AFFICHAGE DESCRIPTION La présente invention concerne un circuit de commande des colonnes d'un écran d'affichage. ELle trouve une application priviligiée dans la commande (analogique) des écrans d'affichage à cristal liquide. En particulier, l'invention s'applique à la commande de grands écrans à plusieurs centaines de colonnes ou de petits écrans de projection. De façon générale, l'invention s'applique à la commande de tout écran d'affichage ayant la possibilité d'utiliser des circuits élémentaires de commande de colonne (encore appelés "drivers-colonnes" dans la littérature technique) intégrés sur le substrat (par exemple en verre) de l'écran, même si la vitesse de fonctionnement de ces circuits élémentaires de commande est limitée. De tels circuits élémentaires de commande intégrés sont fabriqués en même temps que les éléments de matrice de l'écran. L'intégration de tels circuits élémentaires de commande nécessite l'intégration de condensateurs, d'interrupteurs (éventuellement de registres à décalage et d'amplificateurs), et la réalisation des interconnexions de tels composants. On connalt également des écrans d'affichage à cristal liquide dont les circuits élémentaires de commande de colonne sont rapportés à la périphéri e de ces écrans (on parle également de "drivers rapportés"), c'est-à-dire sont fixés à la périphérie de l'une des plaques (par exemple en verre) que comportent ces écrans. On rappelle ci-après quelques notions relatives aux écrans d'affichage à cristal liquide. Un écran d'affichage à cristal liquide se présente généralement sous la forme illustrée sur la figure 1. L'écran proprement dit ECR est constitué de lignes L et de colonnes C d'adressage, d'une matrice de pixels P, chacun relié à un transistor TFT dont L'état est commandé par la ligne L et la colonne C associées. Un tel écran est commandé par un circuit de commande de lignes CCL, qui applique séquentiellement aux lignes une tension d'adressage (par exemple quelques volts) et par un circuit de commande de colonnes CCC, qui appLique, à la totalité des colonnes, des tensions reflétant l'intensité lumineuse des points à afficher sur la ligne adressée. L'image globale est ainsi affichée ligne par ligne. Le circuit de commande de colonnes CCC reçoit un signal vidéo SV délivré par un circuit vidéo CV. Ce signal est en général constitué de trois composantes correspondant aux trois composantes primaires d'une image en couleur. Si I' écran EC R possède 162 colonnes, le circuit CCC comprend 162 circuits élémentaires de commande de colonne, disposés en parallèle, et 162 sorties reliées aux différentes colonnes. Chaque circuit élémentaire de commande de colonne comprend un circuit échanti Ilonneur-bloqueur dont la fonction est d'échantillonner le signal vidéo à un instant déterminé correspondant à la colonne à commande r et de maintenir cet échantillon su r la colonne pendant toute la durée d'adressage d'une ligne (fonction "sample-and-hold" selon la terminologie anglo-saxonne). Il existe, dans les catalogues, divers circuits de commande des colonnes d'un écran à cristal liquide. Ces circuits sont des circuits rapportés ou "drivers rapport . De plus, des écrans comportant des "drivers intégrés" ont déjà été fabriqués (les circuits élémentaires de commande des colonnes sont alors intégrés sur le substrat de ces écrans). On connait notamment les drivers rapportés suivants OKI 5280/81 et 5330/81 HITACHI HD66300/31 0 TOSHIBA T6AOO/01 NEC 16400/21/23 CNET PCD 162S. Pour le driver PCD162S, on consultera les documents suivants (1) ISSCC 1992, "A 25 MHz 162 Output S/H Analog Column Driver for LCDs" (2) Demande de brevet français n 9011681 du 21 septembre 1990, pour "Circuit de commande, notamment pour écran d'affichage à cristal liquide, à sortie protégée", P. Senn, A. Lelah, G. Martel - voir aussi E P-A-04770 99 (3) Demande de brevet français n09011682 du 21 septembre 1990, pou r "Circuit échanti I lonneur- b loqueur pour écran d'affichage à cristal liquide", P. Senn, A. Lelah, G. Martel - voir aussi EP-A-0477100 (4) Demande de brevet français n09012419 du 9 octobre 1990, pour "Circuit de commande des colonnes d'un écran d'affichage, comprenant des moyens de test à sorti e unique", P. Senn, A. Lelah, G. Martel, D. P radel. Pour les drivers intégrés, on consultera les documents suivants (5) ISSCC 1992, "Switched Capacitor Circuits Using Polysilicon on Quartz Thin Film Technologies" (6) ISSCC 1992, "A poly-Si TFT monolithic LC Data Driver with Redundancy" . On expose c;-après divers inconvénients présentés par les circuits de commande de colonne connus, qui ont été mentionnés plus haut. Les circuits de commande rapportés utilisent deux types de technologie, à savoir la technologie "haute tension" et la technologie "basse tension". En ce qui concerne la technologie haute tension, la fréquence d'échantillonnage est limitée et i I en est donc de même pour le nombre de colonnes réalisables. De ce fait, cette technologie est incompatible avec les standards du type VGA et TVHD n ot amment. La technologie basse tension utilise quant à elle les technologies microniques et submicroniques, qui sont compatibles avec de tels standards mais qui nécessitent la modulation de la contre-électrode d'un écran à cristal liquide. Or, un e telle modulation n'a pas encore été accueillie à l'unanimité et ne permet pas d'utiliser les techniques d 'alternance-colonne pour rédui re le scintillement ("flicker") de l'écran. De toute façon, tant pour la technologie haut e tension que la technologie basse tension, le nombre de sorties des circuits de commande est important, ce qui pose des problèmes d'interconnexion. L'intégration de circuits de commande des colonnes su r le substrat d'un écran à cristal liquide pose quant à elle des problèmes de vitesse de fonctionnement, de rendement de fabrication et d'encombrement qui limitent la complexité de tels circuits. La présente invention propose un circuit de commande des colonnes d'un écran d'affichag e qui conserve tous les acquis des technologies microniques et submicroniques (vitesse et densité d'intégration) et qui utilise les possibilités ouvertes par les circuits de commande intégrés (moins d'interconnexions) tout en Limitant la complexité de ces circuits et sans être gêné par leur vitesse de fonctionnement. L'architecture du circuit de commande objet de L'invention permet de suivre facilement l'évolution de l'état de l'art en ce qui concerne les drivers intégrés. De plus, le circuit objet de l'invention permet de réduire le nombre d'interconnexions entre les circuits périphériques (drivers rapportés) qu'il comporte et l'écran auquel il est associé. Enfin, dans certains modes de réalisation particuliers, l'invention permet d'utiliser la technique de I 'alternat-colonne dans le cas de circuits rapportés de basse tension qui nécessitent I 'utilisation de la contre-électrode d'un écran d'affichage ainsi que la modulation de cette contreé lectrode. De façon précise, la présente invention a pou r objet un circuit de commande des colonnes d'un écran d'affichage, cet écran comportant des lignes et des colonnes d'adressage et étant commandé séquentiellement ligne par ligne, ce circuit de commande comprenant un premier ensemble de circuits échantillonneurs-bloqueurs, qui qui est rapporté à la périphérie de l'écran et qui est prévu pour recevoir un signal vidéo relatif à chaque ligne à commander et pour échantillonner ce signal vidéo (appelé aussi "signal vidéo-ligne"), ce circuit de commande étant caractérisé en ce qu'il comprend en outre - des moyens de multiplexage qui sont rapportés à la périphérie de l'écran et qui sont prévus pour multiplexer les échantillons ainsi obtenus, par paquets de n échantillons, le multiplexage ayant lieu pendant l'échantillonnage du signal vidéo-ligne s u i v an t, e t - un deuxième ensemble de circuits qui est intégré sur le substrat de l'écran, ces circuits du deuxième ensemble étant groupés par paquets de n circuits, chacun de ces paquets de n circuits étant connecté aux moyens de multiplexage, de façon à recevoir l'un des paquets de n échantillons, et étant prévu pour démultiplexer ce paquet de n échantillons de façon à extraire les n échantillons de ce paquet, et pour envoyer ces n échantillons respectivement à n colonnes de l'écran. Ainsi, l'architecture du circuit de commande objet de L'invention est mixte : ce circuit comprend à la fois des circuits rapportés à la périphérie de l'écran et des circuits intégrés sur l'écran. Les circuits du deuxième ensemble faisant partie du circuit objet de l'invention peuvent être des circuits échantil lonneurs-bloqueurs ou, p lus simplement,des circuits d'échantillonnage. Selon un mode de réalisation particulier du circuit objet de l'invention, ces circuits du deuxième ensemble comprennent respectivement des condensateurs d'échantillonnage et le circuit de commande comprend en outre des moyens de modulation de ces condensateurs, qui appliquent à chacun de ces condensateurs une tension de référence constante, pendant le transfert sur l'écran du signal vidéo, et qui décalent cette tension de référence d'une tension constante, appelée tension de modulation, pendant le transfert sur l'écran du signal vidéo suivant. On remplace ainsi avantageusement la modulation de la contre-électrode d'un écran par la modulation desdits condensateurs (cette modulation ayant alors lieu "à l'entrée de l'écran"). Selon un mode de réalisation préféré, ces moyens de modulation comprennent - des premiers moyens de modulation des condensateurs de rang pair, pour appliquer alternativement à ceux-ci la tension de référence puis cette tension de référence décalée de la tension de modulation, et - des deuxièmes moyens de modulation des condensateurs de rang impair, pour appliquer alternativement à ceux-ci la tension de référence décalée de la tension de modulation puis cette tension de référence, en opposition de phase avec les tensions appliquées aux condensateurs de rang pair. Dans ce cas, on a la possibilité d'utiliser la méthode dite d'alternance-colonne pour réduire le scintillement de l'écran. La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés ci-après à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels - la figure 1, déjà décrite, montre schématiquement un écran d'affichage à cristal liquide, - la figure 2 montre de façon schématique un circuit de commande des colonnes d'un écran d'affichage, qui est conforme à la présente invention, - la figure 3 est un diagramme temporel expliquant le fonctionnement du circuit de commande représenté sur la figure 2, - la figure 4 illustre schématiquement la modulation classique de la contre-électrode d'un écran à cristal liquide (sans alternat-colonne), - la figure 5 est un diagramme temporel qui explique la modulation des condensateurs que comporte un circuit de commande conforme à l'invention, - la figure 6 représente de façon schématique et partielle un écran à cristal liquide comportant un circuit de commande des colonnes conforme à l'invention, dans lequel on met en oeuvre une technique d'alternat-colonne en modulant des condensateurs que comporte ce circuit de commande, - la figure 7 est un diagramme temporel qui explique la modulation de ces condensateurs pour la mise en oeuvre de cette technique, - la figure 8 est un schéma d'un circuit élémentaire de commande de colonne qui est utilisable dans la présente invention pour être intégré sur le substrat d'un écran d'affichage à cristal liquide, - la figure 9 est un diagramme temporel relatif au circuit représenté sur la figure 8, - la figure 10 est un schéma d'un autre circuit élémentaire de commande de colonne qui est utilisable dans la présente invention pour être intégré sur le substrat d'un écran d'affichage à cristal liquide, - la figure 11 est un diagramme temporel relatif au circuit de la figure 10, - la figure 12 est un schéma d'un circuit de commande utilisable dans la présente invention pour être rapporté à la périphérie d'un écran d'affichage à cristal liquide, - la figure 13 est un diagramme temporel relatif au circuit représenté sur la figure 12, - la figure 14 représente le schéma d'un autre circuit de commande utilisable dans la présente invention pour être rapporté à la périphérie d'un écran d'affichage à cristal Liquide, et - la figure 15 est un diagramme temporel relatif au circuit de commande représenté sur la figure 14. Sur la figure 2, on a représenté schématiquement un mode de réalisation particulier du circuit de commande objet de l'invention. Ce circuit schématiquement représenté sur la figure 2 est destiné à commander les N colonnes C1, C2 CN CN d'un écran d'affichage à cristal liquide ECR. Le circuit représenté sur la figure 1 comprend - un premier ensemble CR de circuits échantillonneurs-bloqueurs, qui est rapporté à la périphérie de l'écran, - des moyens de multiplexage MR qui sont également rapportés à la périphérie de l'écran et qui sont associés au premier ensemble de circuits CR, et - un deuxième ensemble CI de circuits de démultiplexage qui est, quant à lui, intégré sur le substrat S de l'écran ECR. Le premier ensemble CR comprend N circuits échantillonneurs-bloqueurs EB1 ... EBN qui reçoivent les signaux vidéos successifs correspondant respectivement aux lignes de l'écran (cet écran étant commandé séquentiellement ligne par ligne). Ces signaux vidéos arrivent aux circuits échantillonneurs-bloqueurs EB1 ... EBN par l'intermédiaire de bus internes BI. On a en fait représenté sur la figure 2 un seul bus interne, ce qui correspond au cas d'un écran monochrome. Dans le cas d'un écran en couleur, on sait qu'il y a en fait trois bus internes (on se reportera à la demande de brevet français n090 12419 du 9 octobre 1990 déjà citée, figure 3, sur laquelle on voit trois bus internes connectés à des circuits échantillonneursbloqueurs). Chaque signal vidéo, ou signal vidéo ligne, est échantillonné en N points par les N circuits EB1 ... EBN. L'échantillonnage des signaux vidéos est réalisé grâce aux N interrupteurs il ... iN des circuits échantillonneurs-bloqueurs EB1 ... EBN, qui sont commandés successivement par un registre à décalage non représenté. On note Fe la fréquence d'échantillonnage des signaux vidéos. Les moyens de multiplexage MR sont destinés à multiplexer les N échantillons ainsi obtenus, par paquet de n échantillons (n étant un nombre entier tel que 1 Ce multiplexage a lieu pendant l'échantillonnage du signal vidéo ligne suivant. Sur la figure 2, on voit que les moyens de multiplexage comprennent N interrupteurs groupés par paquets de n interrupteurs I1 ... In, In+1 ... I2n, ..., IN-n+1 . . - IN. Ces n interrupteurs sont commandés successivement par des moyens appropriés, par exemple un registre à décalage dont la fréquence vaut (n/N)xFe. Le deuxième ensemble CI comprend N circuits CE1 ... CEN qui sont respectivement associés aux colonnes C1 ... CN de l'écran et qui sont groupés par paquets de n circuits, comme on le voit sur la figure 2. On a ainsi N/n paquets de n circuits de démultiplexage CE1 ... CEn, ..., CEN-n+1 ... CEN. Comme on le voit sur la figure 2, les N/n paquets de circuits sont respectivement connectés aux paquets d'interrupteurs des moyens de multiplexage par des lignes d'interconnexions L1, L2, ... LN/n. Ainsi, chaque paquet de n circuits de démultiplexage reçoit, par l'intermédiaire d'une ligne d'interconnexion, l'un des paquets de n échantillons formés, et démultiplexe ce paquet de n échantillons. Ce démultiplexage permet d'extraire les n échantillons du paquet considéré. Ces n échantillons extraits sont alors envoyés à n colonnes de l'écran après un décalage du niveau du signal échantillonné, suivant les besoins de l'écran, ce décalage étant réalisé par des moyens non représentés sur la figure 2. On reviendra sur ce décalage, ou modulation, par la suite. Dans un écran classique, une telle modulation est réalisée avec la contre-électrode de cet écran. On précise que les circuits CE1 ... CEN comprennent respectivement des interrupteurs jl ... jN qui permettent le démultiplexage des paquets en n échantillons. Ces interrupteurs jl ... jN sont bien entendu groupés par paquets de n interrupteurs et, dans chacun de ces paquets, les interrupteurs sont successivement commandés par des moyens appropriés, par exemple un registre à décalage (non représenté). La fréquence du démultiplexage est égale à (n/N)xFe. On notera qu'on a considéré dans ce qui précède N/n paquets de n composants ce qui implique que N est divisible par n. Cependant, il est toujours possible de réaliser de tels groupements de n composants, quitte à ne pas utiliser certaines commandes de colonne de l'écran. On précise que les circuits de commande, ou drivers, qui sont rapportés sur la périphérie de L'écran ECR, peuvent éventuellement intégrer d'autres fonctions telles que l'amplification vidéo, la compensation de température, la correction de gamma, la mémoire de ligne et la protection de ces circuits. De plus, divers modes de fonctionnement sont possibles tels que commande des colonnes de l'écran par des circuits situés d'un seul côté de l'écran, commande des colonnes de l'écran par des circuits situés des deux côtés de cet écran, écran en couleur ou écran monochromatique, sens normal/reverse. On remarquera aussi que les échantillons sont multiplexés par paquets de n échantillons successifs dans le cas où les colonnes de L'écran sont commandées par des circuits situés d'un coté de l'écran. Ce n'est pas le cas d'un écran dont les colonnes sont commandées par des circuits situés des deux côtés de l'écran, car, dans ce cas, on réalise d'un côté de l'écran le multiplexage par paquets de n échantillons impairs successifs et, de L'autre côté, le multiplexage par paquets de n échantillons pairs successifs. On constate que le circuit de commande conforme à L'invention, qui est schématiquement représenté sur la figure 2, permet effectivement de réduire le nombre d'interconnexions puisque seulement N/n interconnexions sont nécessaires entre les moyens de multiplexage MR et le deuxième ensemble de circuits CI qui est intégré sur le substrat S de l'écran alors que dans l'art antérieur on a besoin de N interconnexions entre les drivers et les colonnes de cet écran. Dans le cas d'un écran couleur, le nombre n peut être choisi égal à 6 (on choisit un nombre n multiple de trois, puisqu'il y a trois couleurs). On notera les deux cas particuliers suivants n=1 et n=N. Dans le cas où n=1, on retrouve l'équivalent classique de drivers rapportés avece en plus, des possibilités de modulation et d'alternance-colonne qui seront explicitées par la suite. Le cas où n=N est le cas de drivers intégrés sur l'écran avec éventuellement certaines fonctions dans les circuits rapportés sur la périphérie de l'écran (ce cas-limite étant d'autant plus facile à réaliser que L'écran est plus petit). On voit que l'invention permet de diminuer non seulement le nombre d'interconnexions mais encore la fréquence d'échantillonnage sur l'écran. En effet, même si l'on a toujours besoin de la fréquence Fe (fréquence d'échantillonnage du signal vidéo ligne) au niveau des circuits rapportés sur la périphérie de l'écran, le démultiplexage n'a lieu qu'à la fréquence Fex(n/N) au niveau de l'écran, d'où un facteur de réduction égal à n/N (si n est différent de N). Ceci est valable tant pour un écran monochrome qu'un écran couleur pour lequel cette fréquence de démultiplexage reste égale à Fex(n/N). Ainsi, avec L'invention, les performances d'un écran à cristal liquide ne sont plus limitées par la fréquence d'échantillonnage possible au niveau de drivers intégrés sur l'écran. De plus, le choix de la valeur de n permet de suivre l'état de l'art en matière de drivers intégrés sur un écran à cristal liquide (en ce qui concerne la fréquence d'échantillonnage avec de tels drivers). Le chronogramme représenté sur la figure 3 illustre le fonctionnement du circuit de commande qui est représenté sur la figure 2. La ligne A de la figure 3 montre des signaux vidéos-lignes successifs SVi, SVi+1, SVi+2 qui arrivent aux circuits échantillonneurs-bloqueurs EB1 ... EBN de la figure 2. La ligne B de la figure 3 représente l'échantillonnage de ces signaux vidéos par ces circuits échantillonneurs-bloqueurs EB1 ... EBN, cet échantillonnage ayant lieu à la fréquence Fe et conduisant à un ensemble de N échantillons pour chaque signal vidéo. On voit sur la ligne B les échantillonnages echi, echi+1, echi+2 correspondant respectivement aux signaux SVi, SVi+1, SVi+2. La ligne C de la figure 3 montre le multiplexage des échantillons par paquets de n échantillons, d'ou l'obtention de N/n tels paquets. On voit que le multiplexage relatif à un signal vidéo-ligne a lieu pendant l'échantillonnage du signal vidéo-ligne suivant. C'est ainsi que le multiplexage mi relatif au signal vidéo SVi a lieu pendant l'échantillonnage du signal vidéo suivant SVi+1. On notera que, sur la ligne C, on a seulement représenté le signal échantillonné (paquet de n échantillons) qui est issu de l'une des N/n sorties des moyens de multiplexage MR de la figure 2. Les N/n paquets de n échantillons sont respectivement disponibles en même temps sur ces N/n sorties. La ligne D de la figure 3 symbolise le transfert de ces paquets d'échantillons vers les circuits de démultiplexage CE1 ... CEN intégrés sur le substrat de l'écran ECR de la figure 2. La ligne E de la figure 3 représente le démultiplexage des paquets de n échantillons, à La fréquence (n/N)xFe, par ces circuits de démultiplexage CE1 ... CEN. Ce démultiplexage est quasiment simultané avec le multiplexage correspondant (par exemple, le démultiplexage correspondant au signal vidéo SVi a lieu pendant l'échantillonnage du signal vidéo SVi+1). Enfin, la ligne F de la figure 3 représente le transfert, vers n colonnes de l'écran, des signaux ainsi démultiplexés. On voit par exemple le signal démultiplexé vi qui est transféré vers n colonnes de l'écran et qui correspond au signal vidéo SVi. On observe que ce transfert a lieu pendant l'échantillonnage du signal vidéo SVi+2. Cependant, on précise que ceci n'est pas obligatoire : dans un mode de réalisation plus simple, ce transfert pourrait avoir lieu pendant l'échantillonnage du signal vidéo SVi+1. Plus précisément, dans le cas où n est égal à 1 ou dans le cas où les circuits intégrés sur le substrat de l'écran ont simplement une fonction d'échantillonnage et n'ont pas de fonction de maintien des signaux démultiplexés sur les colonnes pendant toute la durée d'adressage d'une ligne de l'écran, le transfert du signal démultiplexé correspondant au signal vidéo-ligne SVi peut se faire pendant l'échantillonnage du signal vidéo-ligne SVi+1. On va maintenant décrire un mode de réalisation particulier de l'invention permettant de "ramener" la modulation de la contre-électrode d'un écran à cristal liquide à l'entrée de cet écran. On commence par rappeler la méthode classique de modulation de cette contre-électrode. La plupart des écrans d'affichage à cristal liquide nécessitent une tension de commande de l'ordre de 12V crête à crête. Dans ce cas, il faut que le circuit de commande des colonnes de L'écran, qui est rapporté à la périphérie de cet écran, soit capable de supporter une tension élevée d'au moins 12V. Ceci ne permet pas de réaliser ce circuit avec des méthodes autorisant une haute densité d'intégration et une grande vitesse de fonctionnement, qui sont indispensables pour les écrans de grande taille. Si l'on utilise un circuit de commande à basse tension (entre O et 6V), il faut alors moduler la contre-électrode de l'écran. Ceci est schématiquement illustré par la figure 4 où l'on voit un écran à cristal liquide ECR comportant une contre-électrode CE. Dans l'exemple représenté sur cette figure 4, la commande des colonnes se fait des deux côtés de l'écran : les colonnes impaires C1, C3 ... C2p-1 sont commandées par un premier ensemble de drivers (non représentés) tandis que les colonnes paires C2, C4 ... C2p sont commandées par un ensemble de drivers (non représentés) situés de l'autre côté de L'écran. De plus, la contre-électrode est munie de moyens MCE destinés à moduler cette contre-électrode. On rappelle que, au niveau de l'écran, chaque pixel est un condensateur dont l'une des bornes est commandée par la sortie du driver-colonne correspondant, par l'intermédiaire d'un interrupteur, l'autre borne de ce condensateur étant reliée à un plan de masse qui est commun à tout les pixels de l'écran et qui est constitué par la contre-électrode. Pendant un premier signal vidéo-ligne, on applique une tension comprise entre 0 et 6V sur chaque pixel (ceci constitue l'alternat positif), tandis que la contre-électrode est maintenue à OV. Pendant le signal vidéo-ligne suivant (alternat négatif), on applique encore une tension comprise entre 0 et 6V sur ce pixeL mais, en même temps, on applique (grâce aux moyens de modulation MCE) une tension de 6V à la contre-électrode. Ceci a pour effet de soumettre le pixel à une tension comprise entre -6V et OV. Par conséquent, bien que le circuit de commande de la colonne correspondant à ce pixel fonctionne avec des tension de 6V crête à crête, le pixel dispose de 12 volts crête à crête. En revenant au circuit de commande conforme à L'invention représenté sur la figure 2, on voit que les circuits de démultiplexage CE1 ... CEN comprennent des condensateurs d'échantillonnage cel ... ceN. Il est alors possible, conformément à l'invention, de réaliser la modulation précédente sur ces condensateurs d'échantillonnage en laissant la contre-électrode à un potentiel fixe. Grâce à cette modulation, on décale le signal d'entrée de chaque colonne de l'écran. Plus précisément, pour réaliser cela, on munit le circuit conforme à l'invention, représenté sur la figure 2, de moyens de modulation (non représentés) des condensateurs cel ... ceN et ces moyens de modulation sont prévus pour appliquer, à chacun de ces condensateurs, une tension de référence constante pendant un signal vidéo-ligne, et pour décaler cette tension de référence d'une tension constante ("tension de modulation") pendant le signal vidéo-ligne suivant. La modulation devient ainsi plus facile à réaliser car Les problèmes causés par la modulation de la contre-électrode et liés à l'énorme capacité de contre-électrode ne se posent plus. Le diagramme temporel de la figure 5 illustre la modulation de ces condensateurs cel ... ceN des circuits de démultiplexage intégrés sur L'écran. La ligne A de la figure 5 montre cette modulation - pendant un signal vidéo-ligne, une tension de référence constante (OV dans l'exemple représenté) est appliquée à chacun de ces condensateurs d'échantillonnage et, - pendant le signal vidéo-ligne suivant, cette tension de référence constante est décalée d'une tension constante égale à 6V dans l'exemple représenté. Dans cet exemple, les circuits (drivers) intégrés sur l'écran reçoivent un signal qui varie entre O et 6V et chaque pixel de l'écran reçoit un signal qui varie entre O et 6V pendant que le condensateur d'échantillonnage correspondant est maintenu à OV et ce pixel reçoit un signal qui varie entre -6V et OV pendant que le condensateur d'échantillonnage est maintenu à 6V. Ceci revient bien à disposer de 12V crête à crête au niveau du pixel. Il est à noter que, si l'on veut faire le transfert de l'information vers toutes les colonnes simultanément pour un même signal vidéo-ligne, il faut prévoir deux condensateurs par colonne pour pouvoir stocker l'information. Ceci est d'ailleurs illustré par la figure 8 sur laquelle on reviendra par la suite. Les figures 6 et 7 illustrent la possibilité d'utiliser la technique de l'alternat colonne avec la présente invention. On commence par faire un rappel sur cette technique. Dans les écrans à cristal liquide, il est connu d'appliquer à chaque pixel un signal qui, pendant un signal vidéo-ligne, varie entre 0 et 6V par exemple et qui varie entre -6V et OV pendant le signal vidéoligne suivant. On a ainsi une succession d'alternats positifs et d'alternats négatifs. Lorsque toute une image vidéo est d'un alternat et toute l'image vidéo suivante est de L'alternat opposé, on voit apparaftre sur l'écran un scintillement ("flicker"). Pour réduire ce phénomène, il est connu de donner aux tensions appliquées à des pixels voisins des signes opposés pendant la même image vidéo. Suivant qu'on applique cette alternance aux lignes adjacentes ou aux colonnes adjacentes, on parle "d'alternance ligne" ou "d'alternance colonne". La fréquence de ligne étant assez faible, il est facile de moduler la contre-électrode de l'écran pour réaliser l'alternance ligne. Par contre, La fréquence de colonne est plus élevée et l'alternance colonne est impossible dans le cas de la modulation de la contre-électrode. D'ailleurs cette imposibilité résulte également du fait que la contre-électrode est commune à toutes les colonnes de l'écran. La présente invention permet de remédier à cet inconvénient en utilisant encore les condensateurs d'échantillonnage faisant partie des circuits qui sont intégrés sur le substrat de l'écran. On munit les condensateurs d'échantillonnage de rang pair de moyens de modulation qui appliquent alternativement à ces condensateurs la tension de référence mentionnée plus haut puis cette tension de référence décalée de la tension de modulation. De plus, on munit les condensateurs de rang impair d'autres moyens de modulation qui appliquent alternativement à ces condensateurs la tension de référence décalée de la tension de modulation puis cette tension de référence, en opposition de phase avec les tensions appliquées au condensateurs de rang pair. Ainsi, l'alternance colonne ne pose plus de problèmes. Pendant un signal vidéo-ligne et en alternance, les condensateurs pairs et les condensateurs impairs reçoivent des signaux complémentaires de modulation. Ceci est schématiquement illustré par la figure 6 qui se rapporte encore à un écran à cristal liquide ECR dans lequel la commande des colonnes se fait par les deux côtés de l'écran. Sur cette figure 6, on voit les colonnes impaires C1 ... C2p-1 et les colonnes paires C2 C2p. On voit également la contre-électrode CE de l'écran qui, dans l'exemple représenté, est maintenue constamment à OV. On voit aussi les circuits de démultiplexage CE1, CE2 ... CE2p qui sont intégrés sur l'écran et qui sont respectivement associés aux colonnes. Les circuits de démultiplexage impairs sont d'un côté de l'écran et les circuits de démultiplexage pairs sont de l'autre côté de l'écran. On voit également les condensateurs ci c2p-1 faisant partie des circuits de démultiplexage pairs et les condensateurs c2 ... c2p faisant partie des circuits de démultiplexage impairs. Le circuit de commande de l'écran comprend des moyens MCI de modulation des condensateurs impairs ainsi que des moyens MCP de modulation des condensateurs pairs. Le chronogramme de la figure 7 explique le fonctionnement du circuit de commande de la figure 6. Les lignes A et B de la figure 7 montrent que, pendant un signal vidéo-ligne, les moyens de modulation MCP appliquent aux condensateurs pairs une tension de référence constante qui vaut OV dans L'exemple représenté (ligne A) tandis que les moyens de modulation MCI appliquent aux condensateurs impairs une tension constante de 6V dans l'exemple représenté (ligne B). Pendant le signal vidéo-ligne suivant, les moyens de modulation MCP appliquent aux condensateurs pairs une tension de 6V tandis que les moyens de modulation MCI appliquent aux condensateurs impairs une tension de OV. Le lignes C et D de la figure 7 montrent que, pendant un signal vidéo-ligne, les colonnes paires reçoivent un signal qui varie entre O et 6V alors que les colonnes impaires reçoivent un signal qui varie entre -6V et OV. Pendant le signal vidéo-ligne suivant, les colonnes paires reçoivent un signal qui varie entre -6V et OV tandis que les colonnes impaires reçoivent un signal qui varie entre 0 et 6V. Tous les pixels des colonnes paires et des colonnes impaires reçoivent encore des signaux de 12V crête à crête. Dans la présente invention, du fait qu'une partie des circuits de commande des colonnes d'un écran d'affichage est rapportée sur cet écran, les exigences concernant les circuits de commande qui sont intégrés sur l'écran sont réduites. La structure la plus simple que l'on puisse trouver pour les circuits élémentaires de commande de colonne intégrés sur l'écran est celle que l'on voit sur la figure 6 où ces circuits élémentaires de commande comprennent chacun un condensateur muni d'un premier interrupteur pour charger ce condensateur et d'un autre interrupteur pour le décharger vers la colonne correspondante (sans passer par un amplificateur). Comme on l'a vu, ce condensateur a avantageusement sa propre modulation. On peut envisager d'ajouter un circuit suiveur entre ce condensateur et l'écran. On peut également envisager de compenser le décalage ("offset") de ce circuit suiveur, toutes les améliorations classiques pouvant d'ailleurs être ajoutées. On a représenté sur les figures 8 et 10 des schémas de circuits élémentaires de commande ou "drivers" qui sont intégrés sur le substrat d'un écran d'affichage à cristal liquide conformément à l'invention. Sur le figures 12 et 14 on a représenté des schémas de "drivers" qui sont rapportés sur la périphérie de l'écran et qui résultent de légères modifications de drivers rapportés, connus par la document relatif au circuit PCD162S qui a été mentionné plus haut. La figure 8 est le schéma d'un échantillonneur-bloqueur ebij qui, conformément à l'invention, est intégré en plusieurs exemplaires sur le substrat d'un écran d'affichage à cristal liquide pour commander les colonnes de cet écran. Il s'agit de l'échantillonneur-bloqueur numéro j du paquet i regroupant n tels échantillonneurs-bloqueurs. Sur la figure 8, on voit également la colonne Cij correspondante, la contre-électrode CE de L'écran et l'entrée Ei commune à tous les échantillonneursbloqueurs du paquet i. L'échantillonneur-bloqueur ebij comprend, de façon connue, un condensateur d'échantillonnage 2 qui reçoit des signaux de l'entrée Ei et qui est associé - d'une part à deux interrupteurs électroniques 4 et 6 commandés par un signal FSj et - d'autre part à deux interrupteurs électroniques 8 et 10 commandés par un signal FH. Les interrupteurs 4 et 6 réalisent la fonction de multiplexage en échantillonnant le signal de l'entrée Ei. Les interrupteurs 8 et 10 réalisent simultanément la modulation du signal échantillonné et le transfert de ce signal vers le condensateur de maintien 18. Le condensateur 2 peut être en outre associé, mais non obligatoirement, à deux autres interrupteurs électroniques 12 et 14 commandés par un signal RZ2 et permettant de protéger les drivers rapportés à la périphérie de L'écran, après la modulation du condensateur Z et avant l'échantillonnage de la ligne suivante. Un circuit de maintien comprend un amplificateur 16 qui est relié au condensateur 2 par l'intermédiaire des interrupteurs 8 et 10, ainsi qu'un condensateur de stockage 18 et un interrupteur électronique 20 montés en parallèle, l'interrupteur 20 étant commandé par un signal RZ1 et servant à la remise à zéro du condensateur. La sortie de l'amplificateur 16 est reliée à la colonne Cij De façon analogue aux techniques utilisées dans le driver PCD162S, on peut ajouter un circuit de test TSi comportant une porte 22 de type ET et un interrupteur électronique 24, la porte 22 étant commandée par les signaux TEST et FSj. On voit également la sortie de test Si du paquet i d'échantillonneurs-bloqueurs. On précise que les signaux RZ1, RZ2, RH et TEST sont communs à tous les échantillonneurs- bloqueurs. Le signal FSj, issu d'un registre à décalage (intégré ou non sur l'écran), est commun à tous les échantillonneurs-bloqueurs j de tous les paquets i. Le signal MD, appliqué à l'interrupteur 10, est commun à tous les échantillonneurs-bloqueurs suivant le même alternat, et les autres échantillonneurs-bloqueurs voient ce signal MD décalé d'un signal vidéo-ligne. Le chronogramme de la figure 9 illustre le fonctionnement de l'échantillonneur-bloqueur de la figure 8 et l'on voit sur ce chronogramme les divers signaux RZ1, FH, RZ2, FSj (j variant de 1 à n) et le signal MD. Les signaux RZ1, FH, RZ2 et MD sont appliqués pendant le retour-ligne et viennent d'entrée de commande de l'écran. L'entrée TEST permet d'activer le mode TEST et de se servir ainsi de la sortie de test Si (voir les documents relatifs au driver PCD162S). Sur le chronogramme de la figure 9, le premier groupe AN de signaux FS1 ... FSn est relatif au démultiplexage pendant l'alternat négatif tandis que le deuxième groupe AP de signaux FS1 ... FSn est relatif au démultiplexage pendant l'alternat positif. On décrit ci-après brièvement le fonctionnement de l'échantillonneur-bloqueur de la figure 8. Pendant le signal FSj le signal vidéo est échantillonné sur le condensateur 2. Au retour ligne suivant, RZ1 remet à zéro le condensateur 18. Ensuite MD (suivant l'alternat) module le signal au condensateur 2 et FH réalise le transfert de l'échantillon vers le condensateur 18. RZ2 permet ensuite de décharger le condensateur 2 et de s'assurer que le circuit en amont ne voit pas de tension trop forte. Un autre mode de réalisation particulier des échantillonneurs-bloqueurs intégrés sur le substrat de l'écran d'affichage est représenté sur la figure 10. On a encore représenté l'échantillonneur- bloqueur j du paquet i regroupant n échantillonneursbloqueurs. On voit sur la figure 10 l'entrée Ei commune à tous les échantillonneurs-bloqueurs de ce paquet l ainsi que la colonne Cij associée à l'échantillonneur- bloqueur j du paquet i. L'échantillonneur-bloqueur Ebij représenté sur la figure 10 comprend - un condensateur 26 qui sert à L'échantillonnage pendant l'alternat négatif et - un condensateur 28 qui sert à l'échantillonnage pendant l'alternat positif. Le condensateur 26 est associé - d'une part à deux interrupteurs électroniques T1 et T2 commandés par des signaux TDM et servant au transfert de l'information vers l'écran pendant l'alternat négatif, et - d'autre part à deux interrupteurs électroniques T3 et T4 commandés par des signaux ECMj et servant à échantillonner le signal d'entrée pendant L'alternat négatif. Le condensateur 28 est d'une part associé à deux interrupteurs électroniques T5 et T6 commandés par des signaux TDP et servant au transfert de l'information vers l'écran pendant l'alternat positif. Le fait d'appliquer la tension de modulation constante md (par exemple 6v) via T5 décale le signal échantillonné d'autant. Le condensateur 28 est associé d'autre part à deux interrupteurs électroniques T7 et T8 commandés par des signaux ECPj et servant à échantillonner le signal d'entrée pendant l'alternat positif. Pour protéger les circuits de commande, ou drivers, rapportés sur la périphérie de l'écran, on peut prévoir, mais ce n'est pas obligatoire, deux autres interrupteurs électroniques T9 et T10 associés au condensateur 28, commandés par des signaux RZP et servant à décharger le condensateur 28 avant d'échantillonner de nouveau le signal d'entrée. L'échantillonneur-bloqueur de la figure 10 comprend également un amplificateur 30 qui reçoit, sur son entrée non-inverseuse, les signaux provenant des condensateurs 26 et 28. La sortie de cet amplificateur 30 est reliée à son entrée inverseuse. On peut prévoir, mais ce n'est pas obligatoire, un circuit de correction d'offset CCO entre l'amplificateur 30 et la sortie commune aux deux interrupteurs T2 et T6 respectivement commandés par les signaux TDM et TDP, comme on le voit sur la figure 10. Ce circuit de correction d'offset CCO comprend un condensateur 32 associé à un interrupteur électronique T12 commandé par un signal TD et également associé à deux autres interrupteurs électroniques T13 et T14 commandés par un signal OFF. Ce circuit de correction d'offset CCO comprend également un autre interrupteur électronique T15 qui est monté entre l'entrée inverseuse de l'amplificateur 30 et une borne du condensateur 32 et qui est également commandé par le signal OFF. Pendant OFF les transistors T13, T14 et T15 font charger la valeur de l'offset de l'amplificateur 30 sur le condensateur 32. Pendant TD, le transistor T12 assure le transfert de l'information du condensateur 26 pour L'alternat négatif et du condensateur 28 pour l'alternat positif vers L'écran à travers l'amplificateur-suiveur 30, tout en soustrayant la valeur de l'offset précédement chargée sur le condensateur 32. Dans le cas de la figure 10, on peut encore prévoir, mais ce n'est pas obligatoire, un circuit de test TSi à la sortie de L'amplificateur 30. Le chronogramme de la figure 11 explicite le fonctionnement de l'échantillonneur-bloqueur de la figure 10 et montre les divers signaux utilisés. Sur la figure 11, l'accolade I correspond à L'échantillonnage en alternat positif de la ligne vidéo en cours et au transfert en alternat négatif de la ligne vidéo précédente. L'accolade II correspond à l'échantillonnage en alternat négatif de la nouvelle ligne vidéo et au transfert en alternat positif de la ligne vidéo qu'on vient d'échantillonner. On précise que les signaux TD, RZP, OFF et TEST sont communs à tous les échantillonneursbloqueurs. Le signal ECj, issu d'un registre à décalage (intégré ou non sur l'écran) est commun à tous les échantillonneurs-bloqueurs j de tous les paquets i. On ajoute qu'on peut utiliser les signaux de base ECj et TD pour former localement les signaux ECP1 ... ECPn et les signaux ECM1 ... ECMn ainsi que les signaux TDP et TDM. Les signaux OFF, TD et RZP viennent d'entrées de commande de l'écran. Le signal ECj (j variant de 1 à n) provient d'un registre à décalage, intégré ou non. Sur la figure 12, on a représenté le schéma d'un mode de réalisation particulier d'un circuit de commande rapporté sur la périphérie d'un écran d'affichage à cristal liquide, conformément à la présente invention. Dans l'exemple représenté, l'affichage se fait avec trois couleurs et il y a donc trois bus internes portant respectivement les références R, V et B. De plus, dans cet exemple, chaque ligne d'interconnexion, telle que la ligne Li, qui relie le circuit de commande rapporté à la périphérie de l'écran à des circuits qui sont intégrés sur le substrat de L'écran, est associée à trois colonnes de l'écran (non représentées). Ainsi, dans l'exemple considéré, n est égal à 3 et le circuit de la figure 12 comprend trois cellules d'échantillonnage-blocage (une par couleur). Dans cet exemple, l'échantillonnage/ multiplexage a lieu en deux temps dans ce circuit rapporté de la figure 12. C'est pourquoi chaque ligne d'interconnexion telle que la ligne Li est associée à deux groupes G1 et G2 comprenant chacun trois condensateurs d'échantillonnage. Dans l'exemple représenté sur la figure 12, cette ligne d'interconnexion Li est également associée des moyens de correction d'offset CO, cette correction d'offset étant optionnelle. Ainsi, comme on le voit sur la figure 12, chaque cellule d'échantillonnage-blocage comprend - dans le groupe G1, un condensateur d'échantillonnage 32R ou 32V ou 32B qui est associé à deux interrupteurs électroniques d'échantillonnage elR ou e1V ou e1B commandés par des signaux E1R ou E1V ou E1B ainsi qu'à deux autres interrupteurs électroniques de transfert tlR ou tlV ou tlB qui sont commandés par des signaux TIR ou T1V ou T1B, - dans le groupe G2, un condensateur d'échantillonnage 34R ou 34V ou 348 qui est associé à deux interrupteurs électroniques d'échantillonnage e2R ou e2V ou e2B commandés par des signaux E2R ou E2V ou E2B ainsi qu'à deux autres interrupteurs électroniques de transfert t2R ou t2V ou t2B commandés par des signaux T2R ou T2V ou T2B, et - dans les moyens de correction d'offset CO, un condensateur 36R ou 36V ou 368 qui sert à échantillonner l'offset des circuits situés en aval et qui est associé - à un interrupteur électronique tD qui est commandé par un signal TD servant à échantillonner L'offset, et - à un autre interrupteur électronique tDR ou tDV ou tDB qui est commandé par un signal TDR ou TDV ou TDB servant à corriger L'offset. Dans l'exemple représenté sur la figure 12, il y a également un amplificateur de maintien 38 qui est commun aux groupes G1 et G2 ainsi qu'aux moyens de correction d'offset CO, comme on le voit sur la figure 12. Cet amplificateur 38 est associé à un condensateur de stockage 40 et à un interrupteur 42 qui est commandé par un signal RAZ servant à la décharge du condensateur de stockage 40. La sortie de cet amplificateur 38 est reliée à la ligne d'interconnexion Li. Cependant, on peut insérer entre la sortie de cet amplificateur 38 et la ligne d'interconnexion Li un circuit BF comportant un amplificateur de sortie 44 ("buffer") mais ce n'est pas obligatoire. On peut également insérer entre cet amplificateur de sortie 44 et la ligne d'interconnexion Li un circuit de protection de sortie PS comprenant trois interrupteurs électroniques 46, 48 et 50 mais ceci n'est pas non plus obligatoire. Le chronogramme de la figure 13 permet de comprendre Le fonctionnement du circuit de commande représenté sur la figure 12. Les signaux TD1R, TD1V, TD1B, TD2R, TD2V et TD2B sont formés à partir des signaux TDR, TDV et TDB. Sur ce chronogramme, on a représenté des intervalles de temps VLî et VL2 qui correspondent à deux signaux vidéo-lignes consécutifs et qui sont séparés par des intervalles RL de retour de ligne. Tous les signaux commandant les interrupteurs d'échantillonnage du groupe G2 sont dans l'intervalle VL1 alors que tous les signaux commandant les interrupteurs d'échantillonnage du groupe G1 sont dans l'intervalle VL2. La position relative des signaux commandant les interrupteurs d'échantillonnage correspondant aux couleurs R, V et B dépend du type d'écran considéré ("mono-côté", "bi-côté", "reverse" ou "non reverse") Il est à noter que la position temporelle exacte des signaux qui commandent les interrupteurs d'échantillonnage dépend du numéro du pixel à adresser. L'échantillonnage en deux temps à lieu de la façon suivante - pendant un signal vidéo-ligne, L'échantillonnage a lieu dans le groupe G1, - pendant le signal vidéo-ligne suivant, ce qui a été échantillonné dans le groupe G1 est transféré vers la ligne d'interconnexion Li et L'échantillonnage a lieu dans le groupe 62, - pendant le signal vidéo-ligne suivant le précédent, ce qui a été échantillonné dans le groupe 62 est transféré vers la ligne d'interconnexion Li, et ainsi de suite. On précise que les signaux utilisés dans le circuit de la figure 12 sont représentés sur la figure 13. Ce sont des signaux de commande venant de l'extérieur du circuit, dont une partie peut éventuellement être élaborée dans ce circuit par des registres à décalage ou des portes logiques. Sur la figure 14, on a représenté le schéma d'un autre mode de réalisation particulier d'un circuit de commande rapporté à la périphérie de L'écran, conformément à L'invention. Plus précisément, sur la figure 14, on a représenté l'un des paquets de n cellules d'échantiilonnage-blocage, qui sont rapportés sur la périphérie de l'écran, chaque paquet Pi de cellules étant associé à une ligne d'interconnexion Li qui relie ces n cellules à n colonnes de l'écran, par l'intermédiaire de n circuits de démultiplexage intégrés sur le substrat de l'écran. Sur La figure 14, on a représenté un seul bus interne R par souci de simplification mais il peut bien entendu y avoir trois bus internes R, V, B que l'on relie alors aux cellules d'échantillonnage-blocage suivant le mode de fonctionnement : mono ou bi-côté et couleur ou Noir et Blanc de l'écran (voir les documents relatifs au driver PCD162S). Dans l'exemple de la figure 14, chacune des n cellules d'échantillonnage-blocage EBi ... EBi+n-1 comprend deux condensateurs 52 et 54 qui sont associés à trois interrupteurs électroniques T16 qui sont commandés par des signaux notés Ei pour la cellule EBi et par des signaux notés Ei+n-1 pour la cellule EBi +n-1, et à trois autres interrupteurs électroniques T18 qui sont tous commandés par des signaux TRD. A la suite de ces deux condensateurs 52 et 54 et des interrupteurs qui leurs sont associés, on trouve un amplificateur 56 qui est associé à un condensateur 58 et à un interrupteur 60 qui est commandé par un signaL RAZ. A la suite de chaque amplificateur 56, on trouve un interrupteur électronique 62 qui est commandé par un signal référencé TS1 pour la cellule EBi et TSn pour La cellule EBi+n-i. Les n interrupteurs 62 sont reliés à la ligne d'interconnexion Li. Comme on le voit sur la figure 14, on peut prévoir entre cette ligne d'interconnexion et le point commun aux interrupteurs 62 un circuit BF comportant un amplificateur de sortie 64 ("buffer") mais ce n'est pas obligatoire. De même, on peut prévoir entre cet amplificateur de sortie 64 et la ligne d'interconnexion Li un circuit de protection de sortie PS à trois interruteurs 66, 68 et 70 mais ceci n'est pas non plus obligatoire. Il est à noter que la sortie TEST (non représentée) est utilisable dans les mêmes conditions que pour le circuit PCD162S déjà mentionné. On peut aussi prévoir un circuit de compensation d'offset des circuits situés en aval mais ce n'est pas obligatoire. Le chronogramme de la figure 15 explique le fonctionnement du circuit de commande Pi représenté sur la figure 14. On voit sur cette figure 15 deux ensembles successifs de signaux TS1 ... TSn qui ont respectivement lieu pendant deux signaux vidéo-lignes successifs VL qui sont séparés par des intervalles de temps de retour de ligne RL. En fait, la cellule de base de l'étage driver représenté sur la figure 14 est la même que celle du PCD162S avec quelques modifications. A la sortie de l'amplificateur opérationel 56, et avant la protection de sortie PS, l'on insère l'interrupteur 62 de multiplexage. Sa sortie est reliée aux autres drivers du paquet, et l'on peut, à ce niveau-ci insérer l'amplificateur opérationnel BF, monté en suiveur, avant de retrouver la protection de sortie PS. L'amplificateur BF monté en suiveur permet de relacher les contraintes de charge des amplificateurs drivers 56. Les signaux de commandes des interrupteurs T16, T18, 60, 66, 68, 70 sont identiques à ceux du driver PCD162S. Les signaux TSi sont n signaux répartis sur le temps de la ligne vidéo et sont identiques pour tous les paquets de n cellules (ils sont identiques à ceux utlisés pour le démultiplexage au niveau du driver intégré sur écran). Ils sont issus d'un registre à décalage. En ce qui concerne le fonctionnement du circuit de la figure 14, il est identique, en ce qui concerne L'échantillonnage et blocage, à celui du driver PCD162S. Il n'y a plus qu'une seule sortie par paquet et on obtient successivement chaque valeur d'échantillonnage i (i variant de 1 à n) à la sortie Li. REVENDICATIONS 1. Circuit de commande des colonnes d'un écran d'affichage (ECR), cet écran comportant des lignes (L) et des colonnes (Cl ... CN) d'adressage et étant commandé séquentiellement ligne par Ligne, ce circuit de commande comprenant un premier ensemble (CR) de circuits échantillonneurs-bloqueurs, qui est rapporté à la périphérie de l'écran et qui est prévu pour recevoir un signal vidéo (SVi) relatif à chaque ligne à commander et pour échantillonner ce signal vidéo, ce circuit de commande étant caractérisé en ce qu'il comprend en outre - des moyens de multiplexage (MR) qui sont rapportés à la périphérie de l'écran et qui sont prévus pour multiplexer les échantillons ainsi obtenus, par paquets de n échantillons, le multiplexage ayant lieu pendant l'échantillonnage du signal vidéo-ligne suivant (SVi+i), et - un deuxième ensemble de circuits (CI) qui est intégré sur le substrat (S) de l'écran (ECR), ces circuits du deuxième ensemble étant groupés par paquets de n circuits (CE1 ... CEn, ..., CEN-n+1 ... CEN), chacun de ces paquets de n circuits étant connecté aux moyens de multiplexage (MR), de façon à recevoir l'un des paquets de n échantillons, et étant prévu pour démultiplexer ce paquet de n échantillons de façon à extraire les n échantillons de ce paquet, et pour envoyer ces n échantillons respectivement à n colonnes de l'écran (C1 ... Cn, ..., CN-n+1 ... CN). 2. Circuit selon la revendication 1, caractérisé en ce que les circuits du deuxième ensemble (CI) comprennent respectivement des condensateurs d'échantillonnage (cî ... c2p) et en ce que le circuit de commande comprend en outre des moyens de modulation (MCP, MCI) de ces condensateurs, qui appliquent à chacun de ces condensateurs une tension de référence constante, pendant le transfert sur l'écran du signal vidéo, et qui décalent cette tension de référence d'une tension constante, appelée tension de modulation, pendant le transfert sur l'écran du signal vidéo suivant. 3. Circuit selon la revendication 2, caractérisé en ce que ces moyens de modulation comprennent - des premiers moyens (MCP) de modulation des condensateurs de rang pair (c2 ... c2p), pour appliquer alternativement à ceux-ci la tension de référence puis cette tension de référence décalée de la tension de modulation, et - des deuxièmes moyens (MCI) de modulation des condensateurs de rang impair (cl ... c2p-1), pour appliquer alternativement à ceux-ci la tension de référence décalée de la tension de modulation puis cette tension de référence, en opposition de phase avec les tensions appliquées aux condensateurs de rang pair. 4. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les circuits du deuxième ensemble (CI) sont des circuits échantillonneurs-bloqueurs. 5. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les circuits du deuxième ensemble (CI) sont des circuits d'échantillonnage. 6. Circuit selon la revendication 5, caractérisé en ce que les n échantillons sont respectivement envoyés aux n colonnes (C1 ... Cn, CN-n+l ... CN) de l'écran pendant l'échantilLonnage dudit signal vidéo suivant. 7. Circuit selon l'une quelconque des revendications 1 à 5, caractérisé en ce que les n échantillons sont respectivement envoyés aux n colonnes (C1 ... Cn, ..., CN-n+1 ... CN) de l'écran pendant l'échantilLonnage du signal vidéo qui suit ledit signal vidéo suivant.