FR 2689318 A1 19931001 FR 9302876 A 19930312 La présente invention concerne un dispositif à semiconducteur et plus particulièrement, un dispositif à semiconducteur comportant un transistor à effet de champ utilisant un semiconducteur composite. Puisqu'un transistor à effet de champ utilisant un semiconducteur composite présente une mobilité électronique plus élevée qu'un élément utilisant du silicium, il peut fonctionner à une fréquence plus élevée. En tant que transistor à effet de champ utilisant un semiconducteur composite, un transistor à mobilité électronique élevée (ci-après appelé "HEMT") et autre ont été proposés. On connaît également un HEMT dans lequel par exemple de l'InGaAs est utilisé en tant que matériau semiconducteur d'une couche de canal afin d'augmenter la mobilité des porteurs. Son processus de fabrication sera expliqué dans ce qui suit. Tout d'abord, comme représenté sur la figure la, une couche en GaAs intrinsèque (couche i-GaAs) (42) est superposée sur un substrat semi-isolant (41) et une couche en i-InGaAs en tant que couche de canal (43) est obtenue par croissance épitaxiale sur la couche en i GaAs suite à quoi une couche en n-InxGal~xP (44) en tant que couche de fourniture d'électrons et une couche en n-GaAs en tant que couche de recouvrement sont successivement superposées au moyen du procédé de dépôt chimique en phase vapeur d'organo-métallique (procédé MOCVD). Dans le cas qui précède, x est égal à 0,48 et la couche en n-InxGal~xP (44) ainsi que la couche en n GaAs (45) sont soumises à une adaptation de taille de réseau. Ensuite, un film en SiO2 (47) est superposé sur la totalité de la surface de la couche supérieure et il est soumis à une conformation de telle sorte qu'il reste dans la région de formation d'électrode de grille ainsi qu'au niveau de sa circonférence. Puis sur la couche en n-GaAs (45) située au niveau de chaque côté de la région de formation d'électrode et qui n'est pas recouverte par le film en SiO2 sont formées une électrode de source (48s) et une électrode de drain (48d) qui sont constituées par du AuGe/Au. Puis une résine photosensible ou photorésine est appliquée sur les électrodes et elle est soumise à une exposition/développement et un masque en photorésine (49) comportant une fenêtre (49a) le long de la région de formation d'électrode de grille est formé, comme représenté sur la figure lb, suite à quoi la zone du film en sio2 qui n'est pas recouverte par le masque en photorésine (49) est éliminée au moyen d'une solution aqueuse tamponnée d'acide fluorhydrique puis la couche en n-GaAs qui se trouve au-dessous est gravée de manière sélective au moyen d'un mélange de solutions d'acide fluorhydrique et de peroxyde d'hydrogène d'où la formation d'une ouverture 50. Ensuite, le masque en résine (49) est éliminé au moyen de l'utilisation d'une solution de libération ou d'un plasma d'oxygène puis un film en SiO2 est déposé sur la totalité de la surface de la couche supérieure suite à quoi le film en Silo2 est ôté par gravure suivant la direction verticale au moyen d'un procédé de gravure ionique réactive qui utilise un gaz réactif tel que l'hexafluorure de souffre (SF6) de manière à laisser le film en SiO2 (51) seulement sur la paroi latérale de l'ouverture (50) du film en Silo2 (47) et de la couche en n-GaAs (45) de telle sorte qu'une structure à parois latérales telle que représentée sur la figure lc soit obtenue. Ensuite, par exemple de l'aluminium est déposé sur la structure à parois latérales au moyen de l'utilisation d'un dispositif de dépôt par faisceau électronique et l'aluminium déposé est soumis à une conformation de manière à former une électrode de grille (52) qui traverse l'intérieur de l'ouverture (50) et qui est en contact Shottky avec la couche en nxGal-xP (44) (figure ld). Cependant, lorsque ledit HEMT mentionné ci-avant est mis en fonctionnement au moyen de l'application d'un courant, un problème se pose et il consiste en ce qu'une défaillance se produit du fait que le courant de fuite augmente progressivement, ce qui conduit à une gêne notable quant à la fiabilité de l'élément. Par exemple, lorsqu'un test est mis en oeuvre à une température de canal de 175 C, à une tension de drain de 2 V, à un courant de drain de 10 mA et pour un temps d'application de courant de 1000 heures, le courant de fuite est augmenté jusqu'à environ 30 à 150 % au fil du temps qui s'écoule. Puis si l'on examine la relation entre la tension de polarisation (TENSION DE POLARISATION) et la valeur de capacité (VALEUR DE CAPACITE), comme représenté sur la figure 2, quant à une diode MIS (métal-isolantsemiconducteur) constituée par la structure à trois couches n-InGaP/SiO2/Al, on n'observe aucune modification se concrétisant par un passage d'un état de stockage à un état d'inversion et il apparaît clairement que la valeur de capacité est augmentée lorsque la tension de polarisation augmente. Ce test est mené à une température de 300 K et à une fréquence de 1 MHz. On considère que la raison pour laquelle la diode en vient à présenter une telle caractéristique est constituée par le fait que l'InGaP est métamorphosé pour générer un niveau interfacial haute densité et on présume que ce mécanisme est tel que décrit ci-après. C'est-à-dire que comme représenté sur la figure lc, lors de l'étape de dépôt pleine plaque du film en sio2 (51), la surface de la couche en n-InGaP qui est mise à nu au niveau de l'ouverture (50) est oxydée de telle sorte que du Ion202 est formé et que de l'In est déposé et une charge électrique négative haute densité est générée sur l'interface. On considère que la charge électrique négative ainsi générée forme une voie de conduction entre elle-même et la zone circonférencielle et la voie de conduction ainsi formée induit un courant de fuite. Un tel phénomène est observé également dans un autre HEMT comportant du InAlAs ou autre en tant que couche de fourniture d'électrons et on suppose que ce phénomène est commun aux semiconducteurs composites contenant de l'In. Considérons maintenant un semiconducteur sur la surface duquel un semiconducteur composite contenant de l'Al en tant que matériau actif est mis à nu, soit par exemple un HEMT présentant une structure dans laquelle une couche en AlGaAs est formée sur une couche en GaAs et une électrode de grille est formée sur la couche en AlGaAs. Dans ce cas, de l'A1203 est formé sur la surface de la couche en AlGaAs mise à nu. A l'endroit où l'Al203 est formé, de l'As métallique est formé concurremment, ce qui aboutit à la survenue d'un courant de fuite. Ainsi, le même problème que dans le semiconducteur composite contenant de l'In mentionné ci-avant se pose. La présente invention a été élaborée au vu de ce problème et son objet consiste à proposer un dispositif à semiconducteur permettant de réduire le courant de fuite au niveau de la circonférence d'une électrode de grille formée sur un semiconducteur composite contenant de l'In et à ainsi obtenir une caractéristique de fonctionnement de transistor excellente. Ce problème mentionné ci-avant peut être surmonté au moyen d'un dispositif à semiconducteur selon la présente invention. Selon une caractéristique essentielle de l'invention, ce dispositif à semiconducteur comporte un transistor à effet de champ constitué par un semiconducteur du groupe III-V, comme représenté sur la figure 3f, dans lequel une couche semiconductrice monoconductrice contenant de l'indium est recouverte par une couche en GaAs monoconductrice, une électrode de grille est amenée en contact avec ladite couche en GaAs monoconductrice et ladite couche en GaAs monoconductrice qui existe dans la région d'au moins une électrode prise parmi une électrode de source, une électrode de drain et ladite électrode de grille est recouverte par un film d'isolation. Selon une variante, un dispositif à semiconducteur composite comprend : une première couche semiconductrice composite ; une seconde couche semiconductrice composite contenant au moins de l'In ou de l'Al, laquelle est en contact avec la première couche semiconductrice composite pour générer une couche de gaz électronique à deux dimensions dans l'interface entre les première et seconde couches semiconductrices composites ; une troisième couche semiconductrice composite en GaAs prévue de manière à recouvrir la seconde couche semiconductrice composite une électrode de source et une électrode de drain connectées électriquement à la couche de gaz électronique à deux dimensions ; et une électrode de grille prévue entre l'électrode de source et l'électrode de drain de manière à être en contact Shottky avec la troisième couche semiconductrice composite. Selon un mode de réalisation particulier de l'invention, l'électrode de source et l'électrode de drain sont connectées électriquement à la couche de gaz électronique à deux dimensions par l'intermédiaire de la seconde couche semiconductrice composite et de la troisième couche semiconductrice composite. Selon un autre mode de réalisation particulier de l'invention, une quatrième couche semiconductrice composite est présente entre l'électrode de source et l'électrode de drain, l'électrode de grille s'étend jusqu'au-dessus de la quatrième couche semiconductrice composite et un film d'isolation est prévu entre la partie étendue de l'électrode de grille et la quatrième couche semiconductrice composite. Selon un autre mode de réalisation particulier de l'invention, le film d'isolation est constitué par du Silo2, du SiN ou du SioN. Selon un autre mode de réalisation particulier de l'invention, la seconde couche semiconductrice composite est constituée par de l'InP, de l'InGaP, de l'InGaAsP, de l'InAlAs ou de l'InSb. Selon un autre mode de réalisation particulier de l'invention, la quatrième couche semiconductrice composite comporte une surface constituée par une couche en GaAs et en ce qu'une couche semiconductrice composite présentant une vitesse de gravure différente de celle de la couche en GaAs est prévue entre la couche en GaAs et la troisième couche semiconductrice composite. Selon un autre mode de réalisation particulier de l'invention, la couche semiconductrice composite qui présente une vitesse de gravure différente est constituée par de l'InGaP, de l'AlGaAs ou de l'AlInAs. Selon un autre mode de réalisation particulier de l'invention, la troisième couche semiconductrice composite présente une épaisseur de 1 Â à 500 . La présente invention sera mieux comprise à la lumière de la description détaillée qui suit que l'on lira en relation avec les dessins annexés parmi lesquels les figures la à id sont des vues en coupe qui représentent un exemple de dispositif à semiconducteur classique ; la figure 2 est un graphique de caractéristique valeur de capacité en fonction de la tension de polarisation pour une diode MIS classique les figures 3a à 3f sont des vues en coupe qui représentent un mode de réalisation de la présente invention ; et la figure 4 est un graphique de caractéristique valeur de capacité en fonction de la tension de polarisation pour une diode MIS selon la présente invention. Selon la présente invention, un semiconducteur contenant de l'indium tel que du InP, du InGaP, du InGaAsP, du InAlAs et du InSb est recouvert d'une couche en GaAs monoconductrice et sur cette couche sont formés une électrode de grille et un film d'isolation. La couche en GaAs présente de préférence une épaisseur comprise en 1 A et 500 . Ainsi, le taux d'accroissement du courant de fuite devient égal à 5 % ou moins et par conséquent, le présent dispositif à semiconducteur est notablement amélioré quant au courant de fuite par comparaison avec un transistor à effet de champ présentant la structure classique. Lors de l'examen de la caractéristique valeur de capacité en fonction de la tension de polarisation, par exemple pour une diode MIS présentant la structure de couche constituée par exemple par n-InGaP/nGaAs/SiO2/Al, il est confirmé, comme représenté sur les figures la à id, que la densité de niveau interfacial est diminuée notablement. Le courant de fuite au niveau de la circonférence de l'électrode de grille recouverte par le film d'isolation est donc diminué. En tant que film d'isolation mentionné ci-avant, on a mentionné des films en SiO2, en SiN, en SiON et autre. En outre, il ressort clairement des résultats du test mentionné ci-avant que le courant de fuite sur l'interface entre le GaAs monoconducteur et le sio2 est très faible et il n'est nullement nécessaire de recouvrir encore la couche en GaAs monoconductrice au niveau de la circonférence de l'électrode de grille (15) par une couche en GaAs intrinsèque, tel que proposé dans la demande de brevet du Japon non examinée n 57-128070. Les modes de réalisation de la présente invention sont expliqués par report aux dessins. (a) Explication du premier mode de réalisation de la présente invention Les figures 3a à 3f sont des vues en coupe qui représentent le processus de fabrication du dispositif selon le premier mode de réalisation de la présente invention. Tout d'abord, comme représenté sur la figure 3a, une couche en i-GaAs (2) est superposée sur un substrat en GaAs semi-isolé (1) et une couche en i-InGaAs (3), en tant que couche de canai, est obtenue par croissance épitaxiale sur la couche (2) suite à quoi une couche en n-InGaP (4) et une couche en n-GaAs (5) sont superposées sur la couche (3) pour faire en sorte que ces couches (4) et (5) forment une couche de fourniture d'électrons (10) et une couche en n-InGaP (6) ainsi qu'une couche en n-GaAs (7) sont superposées sur la couche de fourniture d'électrons formée (10) selon cet ordre. Ces semiconducteurs composites sont obtenus par croissance au moyen du procédé MOCVD. Dans le cas mentionné ci-avant, en tant qu'impureté susceptible de convertir le semiconducteur composite mentionné ci-avant en semiconducteur de type n, on peut mentionner par exemple le silicium et la concentration en impuretés du silicium est de par exemple 1 x 1018 atomes /cm3. Puis au moyen d'un procédé CVD pyrolitique un film en Silo2 (8) est déposé selon une épaisseur de 3000 . Une résine photosensible ou photorésine (9) est en outre appliquée sur le film déposé (8) et elle est exposée à la lumière et développée de manière à former un masque qui recouvre le fiml en SiO2 (8) existant dans la région de formation d'électrode de grille ainsi qu'au niveau de sa circonférence suite à quoi le film en sio2 (8) qui n'est pas recouvert par la photorésine (9) est éliminé avec de l'acide fluorhydrique afin de mettre à nu une couche en n-GaAs (7). Ensuite, la photorésine (9) est éliminée suite à quoi du AuGe/Au est déposé pleine plaque et la couche ainsi déposée est formée photolithographiquement de manière à laisser de l'AuGe/Au sur les deux côtés du film en sio2 (8) d'ou il résulte qu'une électrode de source (lis) et qu'une électrode de drain (nid) qui sont en contact ohmique avec la couche en n-GaAs supérieure (7) sont formées (3b). Puis une photorésine (12) est appliquée et est soumise à une exposition/développement de telle sorte qu'une fenêtre (12a) soit formée au niveau de la région de formation d'électrode de grille (figure 3c). La dimension d'ouverture mesurée suivant la direction de longueur de grille de la fenêtre (12) vaut approximativement 0,5 ssm. Ensuite, le film en SiO2 (8) mis à nu au niveau de la fenêtre (12a) est éliminé au moyen d'une solution aqueuse tamponnée d'acide fluorhydrique puis la couche en n-GaAs (7) existant au-dessous est gravée de façon sélective avec un mélange de solutions constitué par de l'acide fluorhydrique et par du peroxyde d'hydrogène ou est gravée sélectivement au moyen d'une gravure ionique réactive qui utilise un gaz réactif tel que du CC12F2 ou que du CHC1F de manière à former une ouverture (13) (figure 3d). Ensuite, la couche en n-InGaP (6) mise à nu au niveau de l'ouverture (13) est exposée à une solution aqueuse d'acide chlorhydrique afin d'être gravée d'où il résulte que la couche en n-GaAs (5) est mise à nu. Dans ce cas, une couche en n-GaAs (5) joue le rôle d'une couche d'arrêt de gravure vis-à-vis de l'acide chlorhydrique. Puis la photorésine (12) est éliminée au moyen de l'utilisation d'une solution de libération, d'un plasma d'oxygène ou autre et l'intérieur de l'ouverture (13) est lavé suite à quoi le film en SiO2 (14) est déposé sur la totalité de la surface supérieure et le film déposé est ôté par gravure suivant la direction verticale au moyen d'un procédé de gravure réactive qui utilise un gaz réactif tel que l'hexafluorure de souffre de manière à laisser le film en SiO2 (14) seulement sur le film en sio2 (8) et sur les parois latérales de l'ouverture (13) de la couche en n-GaAs d'où il résulte qu'une structure à parois latérales telle que représentée sur la figure 3e est obtenue. Ensuite, l'aluminium est déposé sur la structure à parois latérales obtenue au moyen d'un dispositif de dépôt par faisceau électronique et la couche d'aluminium déposée est conformée de manière à former une électrode de grille qui traverse l'intérieur de l'ouverture (13) d'où il résulte qu'un HEMT est obtenu (figure 3f). Dans le cas présenté ci-avant, l'électrode de grille (15) est en contact Shottky avec la couche en n-GaAs (5). Dans ce qui suit, le fonctionnement du dispositif du mode de réalisation décrit ci-avant est expliqué. Lorsqu'un courant est appliqué au HEMT mentionné ci-avant pour une température de canal de 175 C, une tension de drain de 2 V et un courant de drain de 10 mA pendant 1000 heures, le taux d'augmentation du courant de fuite est de 5 % ou moins et par conséquent, le présent HEMT est notablement amélioré quant au courant de fuite par comparaison avec un HEMT d'une structure classique, tel que représenté sur les figures la à id. Lors de l'examen de la caractéristique de valeur de capacité en fonction de la tension de polarisation, par exemple pour une diode MIS présentant la structure n-InGaP/n-GaAs/SiO2/Al, il est confirmé que, comme représenté sur la figure 4, la densité de niveau interfacial est réduite notablement. I1 ressort de ce résultat que le courant de fuite sur l'interface entre le film en SiO2 (14) constituant la paroi latérale et les couches de canal (10) est réduit. Dans le cas présent, les conditions de test sont définies de telle sorte que la température vaille 300 K et que la fréquence vaille 1 MHz. En outre, la ligne continue et la ligne en pointillés de la figure 4 forment une boucle d'hystéresis. Il ressort de ce résultat de test que le courant de fuite au niveau de l'interface entre les couches n GaAs et en SiO2 est très faible et par conséquent, il n'est pas du tout nécessaire de recouvrir en plus la couche en n-GaAs (5) située au niveau de la circonférence de l'électrode de grille (15) par une couche en i-GaAs, tel que proposé par exemple dans la demande de brevet du Japon non examinée n 57-128070. En outre, lors du processus de fabrication du mode de réalisation présenté ci-avant, une couche en n-InGaP (6) est interposée entre les deux couches en n-GaAs (5) et (7) et la couche en n-GaAs (7) située sur le côté supérieur est gravée de manière à former l'ouverture (13) suite à quoi la couche en n-InGaAs (6) est gravée sélectivement avec de l'acide chlorhydrique ou est gravée sélectivement au moyen d'une gravure ionique réactive qui utilise un gaz réactif tel que du CC12F2 ou que du CHC1F de manière à empêcher que la couche en n-GaAs (5) située sur le niveau le plus faible ne swamincisse. Le contrôle de l'épaisseur de film de la couche de canal 10 devient ainsi plus facile. Puisque la couche en n-InGaP (6) présente une densité de niveau interfacial faible, le courant de fuite n'est pas augmenté par la présence de cette couche. (b) Explication d'un autre mode de réalisation de la présente invention. Dans le mode de réalisation présenté ci-avant de la présente invention, le cas où un semiconducteur du groupe III-V situé dans une région plus étendue que la région d'électrode de grille pour former une couche de déplétion est du InGaP a été expliqué. Lorsque cette couche semiconductrice est formée sur un matériau semiconducteur du groupe III-V contenant de l'indium tel que du InP, du InGaAsP, du InAlAs et du InSb, si ces films de composés sont recouverts par du n-GaAs et si simultanément ce n-GaAs est amené en contact Shottky avec l'électrode de grille, la génération d'un courant de fuite au niveau de la circonférence de l'électrode de grille peut être contrôlée. En outre, dans le mode de réalisation présenté ciavant, une explication concernant un problème de niveau interfacial de la couche semiconductrice contenant de l'indium recouverte par le film en SiO2 (14) qui recouvre la circonférence de l'électrode de grille (15) a été présentée. Par ailleurs, lorsque la couche semiconductrice contenant de l'indium est recouverte par du SiN ou par du SioN, un problème similaire se pose. Dans ce cas, si la couche semiconductrice contenant de l'indium est recouverte par du n-GaAs, une augmentation du courant de fuite au niveau de la circonférence de l'électrode de grille peut être contrôlée de la même manière que décrit ci-avant. En outre, la structure présentée ci-avant peut s'appliquer également à un transistor à effet de champ à grille Shottky. Bien que dans les modes de réalisation mentionnés ci-avant une explication ait été présentée quant à des dispositifs à semiconducteur dans lesquels un semiconducteur composite contenant de l'In est en contact Shottky avec une électrode, des résultats similaires peuvent être obtenus lorsque la présente invention est appliquée à un dispositif à semiconducteur dans lequel un semiconducteur composite contenant de l'Al est en contact Shottky avec une électrode. Comme mentionné dans ce qui précède, selon la présente invention, un semiconducteur monoconducteur contenant de l'indium tel que du InP, du InGa?, du InGaAsP, du InAlAs et du InSb, est recouvert par une couche en GaAs monoconductrice et sur cette couche (5) sont formés une électrode de grille d'un transistor à effet de champ et un film d'isolation tel que les films en SiO2, en SiN et en SioN. Le taux d'augmentation du courant de fuite vaut 5 % ou moins conformément à un résultat expérimental et par conséquent, la caractéristique électrique du présent dispositif à semiconducteur est notablement améliorée par comparaison avec un transistor présentant une structure classique. REVENDICATIONS 1. Dispositif à semiconducteur composite caractérisé en ce qu'il comprend : une première couche semiconductrice composite (3) ; une seconde couche semiconductrice composite (4) contenant au moins de l'In ou de l'Al, laquelle est en contact avec la première couche semiconductrice composite (3) pour générer une couche de gaz électronique à deux dimensions dans l'interface entre les première et seconde couches semiconductrices composites ; une troisième couche semiconductrice composite (5) en GaAs prévue de manière à recouvrir la seconde couche semiconductrice composite (4) ; une électrode de source (lis) et une électrode de drain (ild) connectées électriquement à la couche de gaz électronique à deux dimensions ; et une électrode de grille (15) prévue entre l'électrode de source et l'électrode de drain de manière à être en contact Shottky avec la troisième couche semiconductrice composite (5). 2. Dispositif selon la revendication 1, caractérisé en ce que l'électrode de source (lis) et l'électrode de drain (lad) sont connectées électriquement à la couche de gaz électronique à deux dimensions par l'intermédiaire de la seconde couche semiconductrice composite (4) et de la troisième couche semiconductrice composite (5). 3. Dispositif selon la revendication 2, caractérisé en ce qu'une quatrième couche semiconductrice composite (7) est présente entre l'électrode de source et l'électrode de drain, l'électrode de grille (15) s'étend jusqu'au-dessus de la quatrième couche semiconductrice composite et un film d'isolation (14) est prévu entre la partie étendue de l'électrode de grille (15) et la quatrième couche semiconductrice composite (7). 4. Dispositif selon la revendication 3, caractérisé en ce que le film d'isolation (14) est constitué par du Silo2, du SiN ou du SioN. 5. Dispositif selon la revendication 1, caractérisé en ce que la seconde couche semiconductrice composite (4) est constituée par de l'InP, de l'InGaP, de l'InGaAsP, de l'InAlAs ou de l'InSb. 6. Dispositif selon la revendication 3, caractérisé en ce que la quatrième couche semiconductrice composite comporte une surface constituée par une couche en GaAs (7) et en ce qu'une couche semiconductrice composite (6) présentant une vitesse de gravure différente de celle de la couche en GaAs (7) est prévue entre la couche en GaAs (7) et la troisième couche semiconductrice composite (5). 7. Dispositif selon la revendication 6, caractérisé en ce que la couche semiconductrice composite (6) qui présente une vitesse de gravure différente est constituée par de l'InGaP, de l'AlGaAs ou de l'AlInAs. 8. Dispositif selon la revendication 1, caractérisé en ce que la troisième couche semiconductrice composite (5) présente une épaisseur de 1A à 500 .