FR 2679726 A1 19930129 FR 9109371 A 19910724 "DISPOSITIFS DE PRE-TRAITEMENT DE SIGNAUX VIDEZ, DISPOSITIF DE RESTITUTION DE SIGNAUX PRETRAITES, ET DISPOSITIFS DE POST-TRAITEMENT CORRESPONDANTS". La présente invention concerne un dispositif de prétraitement de signaux vidéo obtenus à partir d'une suite images organisée en trames alternativement impaires et paires et destinés à être, par blocs, transmis et/ou stockés après une réduction de la quantité d'informations à transmettre, ledit dispositif comprenant (a) un sous-ensemble de sous-échantillonnage temporel dans un rapport 1/2 (b) un sous-ensemble d'estimation de mouvement, prévu pour délivrer des informations de mouvement (c) un sous-ensemble de reconstitution avec compensation de mouvement, prévu pour délivrer1 à partir d'une part des signaux non éliminés par le sous-ensemble de sous-échantillonnage temporel et d'autre part desdites informations de mouvement, les signaux qui seraient reconstruits à la réception en remplacement des signaux éliminés par ledit sous-ensemble de sous-échantillonnage temporel et à partir des séquences de signaux et informations de mouvement transmises (d) un sous-ensemble de prise de décision, prévu pour délivrer par bloc, à partir d'une comparaison impliquant d'une part les signaux d'origine et d'autre part les signaux reconstitués avec compensation de mouvement, une information de commande relative à la sélection , ou non, des signaux de sortie du sous-ensemble de sous-échantillonnage temporel ; (e) un sous-ensemble de traitement de repli, prévu pour délivrer des signaux de remplacement des signaux de sortie du sous-ensemble de sous-échantillonnage temporel. Ce dispositif est notamment utilisable lors du codage numérique de signaux de télévision à des fins d'enregistrement ou de transmission numérique. Un but de l'invention est donc de proposer un dispositif de prétraitement de signaux qui permette, grâce à une réduction préalable du nombre d'échantillons à coder, de transmettre et/ou de stocker ces signaux en utilisant un canal de transmission ou un support de stockage plus étroit, en termes de débit numérique, que dans le cas des dispositifs actuellement utilisés. L'invention concerne à cet effet un dispositif caractérisé en ce que (A) ses signaux d'entrée sont organisés en une suite de trames impaires et en une suite de trames paires, l'une et l'autre alternativement traitées de façon identique (B) le sous-ensemble de sous-échantillonnage temporel est prévu pour délivrer1 alternativement pour la suite des trames impaires et pour celle des trames paires1 selon un premier mode dit compensé, une première séquence de signaux à transmettre et/ou à stocker de fréquence deux fois plus faible que celle desdites suites de trames, impaires ou paires1 alternativement traitées (C) le sous-ensemble d'estimation de mouvement comprend une première, une deuxième, une troisième et une quatrième mémoire de trame en série prévues pour délivrer respectivement quatre trames d'origine successives ainsi qu'un corrélateur par blocs recevant la sortie de la première mémoire de trame, la sortie de la troisième mémoire de trame et l'entrée de la quatrième mémoire de trame et délivrant lesdites informations de mouvement (D) le sous-ensemble de reconstitution avec compensation de mouvement comprend de même une cinquième, une sixième1 une septième et une huitième mémoire de trame en série, et des moyens d'interpolation compensée en mouvement entre les signaux correspondant aux trames non éliminées par le sous-ensemble de sous-échantillonnage temporel (E) le sous-ensemble de prise de décision comprend un premier commutateur prévu pour sélectionner selon ladite information de commande soit, en mode compensé, la sortie du sous-ensemble de sous-échantillonnage atemporel, soit, en mode dit de repli, la sortie dudit sous-ensemble de traitement de repli (F) le sous-ensemble de traitement de repli comprend entre l'entrée du dispositif et ladite sortie du sous-ensemble de traitement de repli reliée à l'entrée correspondante dudit premier commutateur du sous-ensemble de prise de décision, deux mémoires de trame en série, dites neuvième et dixième, et, en parallèle sur cet ensemble de deux mémoires, une liaison directe entre ladite entrée du dispositif et ladite entrée correspondante du premier commutateur. Dans cette réalisation, le dispositif est de préférence caractérisé en ce que ledit premier commutateur est commandé par un circuit de décision comprenant lui-même un circuit de calcul de l'énergie de l'erreur introduite par le sous-ensemble de reconstitution avec compensation de mouvement, un circuit de calcul du rapport de cette énergie et de celle du bloc d'origine, et un étage de décision finale prévu pour délivrer une information relative au choix dudit mode compensé ou dudit mode de repli. Un dispositif tel que défini dans le préambule précisé plus haut est également utilisable en vue de la transmission analogique et/ou du stockage de signaux de télévision de format 16/9 compatibles avec la norme D2-MAC/paquets. Pour cette application, les dispositifs de traitement connus jusqu'à présent nécessitent une bande passante du canal de transmission supérieure à une valeur de l'ordre de 8 à 10 mégahertz, si une excellente qualité d'image est requise à la réception. Un autre but de l'invention est alors de proposer un dispositif de prétraitement qui permette d'utiliser un canal de transmission ou un support de stockage plus étroit en matière de bande passante. L'invention concerne à cet effet un dispositif qui est en outre caractérisé en ce que le sous-ensemble de traitement de repli comprend, entre l'entrée dudit dispositif et ladite sortie du sous-ensemble de traitement de repli reliée à l'entrée correspondante du premier commutateur du sous-ensemble de prise de décision, un sous-ensemble de sous-échantillonnage spatial comprenant lui-même deux voies en parallèle dont la première comprend un premier circuit de sous-échantillonnage spatial et dont la seconde comprend en série lesdites neuvième et dixième mémoires de trame suivies d'un second circuit de sous-échantillonnage spatial, la maille de sous-échantillonnage spatial étant fixe et indépendante du mouvement entre trames1 et lesdites deux voies en parallèle étant précédées d'un circuit de préfiltrage et suivies d'une connexion commune pour relier leur sortie à ladite entrée correspondante du premier commutateur. Dans cette réalisation, le dispositif est de préférence caractérisé en ce que ledit premier commutateur est commandé par un circuit de décision comprenant lui-même un circuit de calcul d'erreur d'interpolation en mode compensé, un circuit de calcul d'erreur de repli en mode de repli, et des moyens de sélection de la plus faible de ces erreurs, prévus pour délivrer une information relative au choix dudit mode compensé ou dudit mode de repli, un additionneur pouvant être prévu en série entre la sortie du circuit de calcul d'erreur de repli et l'entrée correspondante des moyens de sélection pour ajouter une valeur de seuil à l'erreur de repli. Dans cette deuxième application (transmission analogique), le dispositif peut comprendre également (F) des moyens de restitution du facteur d'entrelacement, de la fréquence de trame, et du nombre de lignes des signaux vidéo d'origine. Selon un mode avantageux de réalisation, ces moyens de restitution comprennent des moyens de démultiplexage de trames, puis des circuits de traitement en mode compensé et des circuits de traitement en mode de repli, lesdits circuits étant organisés en (a) une première voie de traitement en mode de repli; située entre l'entrée desdits moyens de restitution et une première entrée d'un commutateur de sortie et comprenant elle-même des premiers moyens de mémorisation de trame, la première entrée d'un troisième commutateur de mode, et un premier circuit d'interpolation spatiale (b) une deuxième voie de traitement en mode de repli, située entre l'entrée desdits moyens de restitution et la deuxième entrée dudit commutateur de sortie et comprenant elle-même la première entrée d'un quatrième commutateur de mode, un deuxième circuit d'interpolation spatiale, et des deuxièmes moyens de mémorisation de trame (c) une première voie de traitement en mode compensé, située entre l'entrée desdits moyens de restitution et la deuxième entrée du troisième commutateur de mode et comprenant elle-même un premier circuit de sous-échantillonnage spatial suivant une maille de sous-échantillonnage déterminée, un premier circuit de multiplication par un paramètre p positif compris entre O et 1 et lié à la valeur des informations de mouvement, et un additionneur (d) une deuxième voie de traitement en mode compensé, située entre l'entrée desdits moyens de restitution et la deuxième entrée du troisième commutateur de mode et comprenant elle-même un deuxième circuit de sous-échantillonnage spatial suivant la maille complémentaire de ladite maille déterminée, la deuxième entrée du quatrième commutateur de mode, le premier circuit d'interpolation spatiale, un premier étage de compensation de mouvement, un troisième circuit de sous-échantillonnage spatial suivant ladite maille déterminée, un deuxième circuit de multiplication par le paramètre (1-p), et ledit additionneur dont les entrées sont reliées respectivement à la sortie desdits premier et deuxième circuits de multiplication et dont la sortie est reliée à la deuxième entrée du troisième commutateur de mode. Ce dispositif peut, en poutre, comprendre des moyens de comparaison de deux décisions successives, l'une pour les trames paires et l'autre pour les trames impaires1 et, si l'une au moins de ces décisions est une décision de sélection du mode de repli, de remplacement de l'autre par une telle décision de sélection de mode de repli, ou bien, dans un autre mode de réalisation, comprendre des moyens de calcul, pour chacun des deux modes compensé et de repoli, de la somme des erreurs sur les trames paires et impaires1 et de comparaison de ces deux sommes avant sélection de la plus faible. Un autre but de l'invention est également de proposer un dispositif de post-traitement apte à recevoir et à traiter des signaux du type de ceux délivrés par les dispositifs de prétraitement précédents, pour permettre, à la réception, une amélioration de la qualité des images restituées. L'invention concerne à cet effet, dans le cas de l'application analogique citée précédemment un dispositif de post-traitement, caractérisé en ce qu'il comprend (A) une première voie de post-traitement, reliée à l'entrée du dispositif et comprenant elle-même en série l'une des connexions mobiles d'un deuxième commutateur et une première mémoire d'image (B) une deuxième voie de post-traitementr également reliée à l'entrée du dispositif et comprenant en sortie un premier circuit de sous-échantillonnage spatial et l'autre connexion mobile du deuxième commutateur (C) une troisième voie de post-traitement comprenant d'une part une première branche reliée à l'entrée du dispositif et comprenant elle-même1 pour une interpolation temporelle compensée en mouvement, des deuxième et troisième mémoires d'image, un premier circuit de sélection de bloc, un premier additionneur, et un premier diviseur par deux, et d'autre part une deuxième branche également reliée à l'entrée du dispositif et comprenant elle-même en série une quatrième mémoire d'image, un soustracteur, un diviseur par p, et un deuxième circuit de sous-échantillonnage spatial suivant une maille complémentaire de celle choisie dans le premier circuit de sous-échantillonnage spatial, ledit soustracteur recevant lui-même d'une part la sortie de la quatrième mémoire d'image et d'autre part, par l'intermédiaire d'un multiplieur par (1-p), la sortie de ladite première branche (d) une quatrième voie de post-traitement, prévue en sortie de la connexion fixe du deuxième commutateur et comprenant, pour une interpolation temporelle compensée en mouvement, des cinquième et sixième mémoires d'image, un circuit de sélection de bloc, un additionneur, et un diviseur par deux (e) une cinquième voie de post-traitement, prévue en sortie de la quatrième mémoire d'image et comprenant en série un troisième commutateur, dont l'une des connexions mobiles reçoit ladite sortie de mémoire et l'autre la sortie de ladite quatrième voie de post-traitement, un troisième circuit de sous-échantillonnage spatial dont la maille d'échantillonnage est identique à celle du deuxième circuit de sous-échantillonnage spatial et un circuit d'interpolation spatiale (f) un quatrième commutateur, pour la reconstitution finale des images par sélection alternative de la sortie de la première mémoire d'image ou de la sortie des quatrième et cinquième voies de post-traitement. Dans le cas de l'application numérique citée également plus haut, l'invention concerne, en variante, un dispositif de post-traitement, caractérisé en ce qu'il comprend, entre des cinquième et sixième commutateurs dont le premier reçoit sur sa connexion fixe des signaux d'entrée du dispositif de restitution et le second délivre sur sa connexion fixe les signaux de sortie à restituer (a) une sixième voie de post-traitement, comprenant elle-même une septième mémoire d'image située entre les connexions mobiles correspondantes desdits commutateurs (b) entre les deux autres connexions mobiles correspondantes desdits commutateurs, une septième voie de post-traitement, comprenant elle-même un deuxième étage de compensation de mouvement. Dans l'un ou l'autre cas, ledit dispositif est de préférence caractérisé en ce que chaque étage de compensation de mouvement comprend deux mémoires d'image en série, un circuit sélecteur de bloc relié à l'entrée de cet ensemble de deux mémoires, un additionneur des sorties dudit circuit sélecteur de bloc et dudit ensemble de deux mémoires, et un diviseur par deux de la sortie de l'additionneur. Les particularités et avantages de l'invention apparaîtront maintenant de façon plus précise dans la description qui suit et dans les dessins annexés, donnés à titre d'exemples de réalisation non limitatifs et dans lesquels - les figures 1A et 1B montrent deux exemples de réalisation d'un dispositif de prétraitement de signaux vidéo conforme à l'invention, selon l'application considérée - les figures 2A et 2B montrent deux exemples de gabarits du circuit de préfiltrage du dispositif de la figure 1, adaptés respectivement à des mailles de sous-échantillonnage telles que celles représentées sur les figures 3A et 3B - la figure 4 montre un exemple de réalisation du sous-ensemble de compensation de mouvement et du sous-ensemble de prise de décision du dispositif de prétraitement de la figure 1A ;; - la figure 5 montre par rapport à la figure 4 une variante de réalisation du circuit de décision, dans le cas où le dispositif de prétraitement est celui de la figure 1B - la figure 6 montre un exemple de réalisation d'un dispositif de mise en forme apte à recevoir et traiter les signaux de sortie du dispositif de prétraitement selon l'invention - la figure 7A montre un exemple de réalisation d'un dispositif de post-traitement apte à traiter les signaux de sortie d'un dispositif de traitement tel que celui réalisé par association des figures 1A et 6, et la figure 7B un exemple de réalisation d'un dispositif de post-traitement apte à traiter les signaux de sortie d'un dispositif de prétraitement tel que celui de la figure 1B. Le dispositif de prétraitement de signaux représenté sur la figure lA et qui correspond à l'exemple d'application analogique comprend essentiellement un sous-ensemble 100 de traitement de repli1 un sous-ensemble 200 de sous-échantillonnage temporel, un sous-ensemble 300 d'estimation de mouvement, un sous-ensemble 400 de reconstitution avec compensation de mouvement, et un sous-ensemble 500 de prise de décision. Les signaux d'entrée du dispositif sont des trames entrelacées, successivement impaires et paires, et l'on appelle T la période qui correspond à la fréquence de trame. Le sous-ensemble 100 est un étage de sous-échantillonnage spatial qui comprend un circuit de préfiltrage spatial 101, destiné à limiter la bande passante des signaux d'entrée (notamment pour éviter le recouvrement de spectre dû au sous-échantillonnage) et suivi de deux branches en parallèle dont la première comprend un premier circuit de sous-échantillonnage spatial 102 (par exemple un sous-échantillonnage en quinconce ligne, ou un sous-échantillonnage orthogonal) et dont la seconde comprend deux mémoires de trame en série 104 et 103 suivies d'un deuxième circuit de sous-échantillonnage spatial 105 (ce sous-échantillonnage étant similaire à, ou complémentaire de celui réalisé par le circuit 102). Des exemples du filtrage réalisé par le circuit de préfiltrage spatial 101 sont donnés sur les figures 2A et 2B selon la nature de la maille d'échantillonnage : si fp et fo sont respectivement la fréquence horizontale (celle des points) et la fréquence verticale (celle des lignes) d'une trame, la figure 2A montre le préfiltrage opéré par le circuit 101 dans le cas d'un sous-échantillonnage horizontal tel que représenté sur la figure 3A (les croix et les points représentent les points respectivement conservés et éliminés lors de ce sous-échantillonnage), et la figure 2B le préfiltrage opéré dans le cas d'un sous-échantillonnage en quinconce tel que celui de la figure 3B. Le sous-ensemble de sous-échantillonnage temporel 200 comprend un commutateur 201 éliminant une trame sur deux dans la suite des trames d'entrée de même parité, par exemple une trame impaire sur deux pour les trames impaires, et, de même, une trame paire sur deux pour les trames paires. Le sous-ensemble d'estimation de mouvement 300 comprend quatre mémoires de trame 304 à 301 en série, ainsi qu'un corrélateur par blocs 305 qui reçoit la sortie de la première mémoire de trame 301, la sortie de la troisième mémoire de trame 303 et l'entrée de la quatrième mémoire de trame 304 (on connaît déjà des corrélateurs de ce type, par exemple de l'article "Displacement measurement and its application in interf rame image coding", J.R. Jain et A.K. Jain, IEEE Transactions on Communications, Vol.COM-29, ne12, déc.1981, pp.1799-1808). Dans l'exemple ici décrit, le corrélateur a pour fonction de déterminer, alternativement pour la succession des trames impaires ou pour celle des trames paires respectivement, et pour chaque bloc desdites trames, un vecteur de déplacement D tel qu'on puisse déduire une approximation de chaque trame impaire éliminée (située entre deux trames impaires non éliminées successives de la suite des trames impaires) à partir du vecteur D et desdites deux trames impaires non éliminées (ou, respectivement, une approximation de chaque trame paire éliminée située entre deux trames paires non éliminées successives de la suite des trames paires, à partir du vecteur D et desdites deux trames paires non éliminées).Ce vecteur D est ensuite, notamment, envoyé vers le sous-ensemble 400 de reconstitution avec compensation de mouvement, et est également transmis et/ou stocké (connexion 350)- Ce sous-ensemble de reconstitution 400 est ici réalisé de la façon suivante. Il comprend, comme indiqué sur la figure 4, quatre mémoires de trame 411 à 414 en série, en sortie desquelles sont présentes respectivement les trames notées Ti(n-1), T2(n-1), Ti(n), T2(n) et définies ci-après. Des circuits de sélection de bloc 415a et 415b (par décalage de +D et -D respectivement), un additionneur 416 et un diviseur par deux 417 permettent d'effectuer une interpolation compensée en mouvement, par une demi-somme des trames T1(n-1) et Tl(n+l) en tenant compte du vecteur de déplacement D fourni par le sous-ensemble d'estimation de mouvement 300 et transmis avec le signe approprié au circuit 415a (tD) et au circuit 415b (- D), les trames T1(n-1) et Ti(n+1) étant présentes respectivement en sortie de la mémoire 411, pour Ti(n-1), et à l'entrée de la mémoire 414 (et du circuit 415a), pour Ti(n+1). Plus précisément, on appelle T1(n-1), T2(n-1), T1 (n), T2(n), T1(n+1), T2(n+1), etc... la succession des trames impaires et paires des images correspondantes I(n-1), I(n), I(n+1),... etc, ..., lesdites trames étant découpées en blocs B de p points x Q lignes, notés B(T1(n)) par exemple pour un bloc B de la première trame T1 (n) de l'image de rang n.Pour chaque bloc B et à l'aide du vecteur D correspondant, on peut obtenir, à partir des trames Tt(n-I) et T1(nr1), une approximation du bloc B donnée par l'expression suivante (T1(n)) = (B D)(T1(n-1)) t (B+D)(T1(n+1)) 2 = les notations (B-D) (T1 (n-i)) et (B+D)(T1(n+1)) désignant respectivement le bloc de la trame T1(n-1) dont la position est obtenue à partir de celle de B par une translation -D et le bloc de la trame Ti(n+1) dont la position est obtenue à partir de celle de B par une translation +D.Pour une telle estimation (par interpolation compensée en mouvement), le corrélateur choisit celui des déplacements qui rend minimale l'erreur d'interpolation, calculée pour chaque déplacement possible en évaluant la différence entre le bloc d'origine et le bloc estimé. L'ensemble de ces opérations est, comme on l'a dit, réalisé d'une part pour la succession des trames pairles, d'autre part pour la succession des trames impaires. Le sous-ensemble de prise de décision 500, prévu en sortie du sous-ensemble 400, est également représenté en détail sur la figure 4. Il comprend un commutateur 501, dit premier commutateur et destiné à opérer1 sur commande d'une information de décision M fournie par un circuit de décision 510 (voir la figure 1A), une sélection de mode : en mode dit compensé, le commutateur 501 laisse passer les signaux de sortie du sous-ensemble 200, tandis qu'en mode dit de repli, ce commutateur laisse passer les signaux de sortie du sous-ensemble 100.Le mode compensé (dans chacune des séquences de trames impaires et de trames paires, transmission d'une trame sur deux avec remplacement de la trame non transmise par le vecteur de déplacement associé) est en général le mode de fonctionnement le plus fréquent, et le mode de repli (toutes les trames sont transmises, après préfiltrage et sous-échantillonnage spatial) est celui qui est sélectionné en cas de comportement défaillant du sous-ensemble d'estimation de mouvement 300. Pour chaque bloc, c'est celui des deux modes qui permet une reconstitution des trames d'image avec une erreur minimale qui est choisi par le circuit de décision 510. Ce circuit de décision 510 est constitué de la façon suivante. Un soustracteur 518, retranchant de la trame Ti(n) (de sortie de la mémoire 413) la trame compensée en mouvement présente en sortie du diviseur par deux 417, et un circuit de calcul d'énergie 519 de la sortie de ce soustracteur 518 constituent ensemble un circuit (518, 519) dit de calcul (par bloc) de l'erreur d'interpolation en mode compensé. Le circuit de calcul d'énergie 519 comprend, pour tous les points du bloc coursant, un élévateur au carré, suivi d'un sommateur des signaux de sortie successifs de cet élévateur au carré pour lesdits points successivement considérés.Un circuit (521, 522, 523, 524, 525, 526, 527, 528) permet de même un calcul d'erreur en mode de repli, et comprend à cet effet des circuits de filtrage spatial (521, 522) et (523, (524) recevant respectivement la sortie de la mémoire 413 et l'entrée de la mémoire 414 (et comprenant l'un et l'autre un filtre spatial, 521 ou 523, et un soustracteur, 522 ou 524), puis des circuits de calcul d'énergie 525 et 526 des signaux de sortie desdits soustracteurs, un additionneur 527 délivrant la somme des signaux de sortie de ces circuits de calcul d'énergie, et un diviseur par deux 528. Un comparateur 530 des signaux de sortie du circuit de calcul d'énergie 519 et du diviseur 528 sélectionne celle des deux sorties qui est la plus faible et délivre1 pour chaque bloc extrait d'une trame éliminée dans le sous-ensemble de sous-échantillonnage temporel1 une information de mode M correspondante : mode compensé en cas de sélection de la sortie du circuit 519, mode de repli dans le cas contraire. Cette information M est, elle aussi1 transmise et/ou stockée. Un additionneur 529 peut, comme représenté sur la figure 4, être inséré entre la sortie du diviseur 528 et l'entrée correspondante du comparateur 530, afin d'ajouter une valeur de seuil à l'erreur de repli délivrée par le diviseur. On oriente ainsi la décision dans le sens d'une sélection plus fréquente du mode compensé. La description ci-dessus correspond à une réalisation particulièrement adaptée au cas d'une transmission ou d'un stockage analogique, tel que mentionné dans le préambule de la demande. Il pourrait convenir aussi pour une application numérique. Cependant, dans le cas d'une application numérique telle que citée également dans le préambule, le mode de réalisation préférentiel est le suivant : par rapport à la figure 1A, le sous-ensemble de traitement de repli ne comprend plus les éléments 101, 102 et 105, mais simplement les mémoires 104 et 103 et, en parallèle, une'connexion directe entre l'entrée du dispositif et la borne appropriée (borne haute1 sur la figure) du premier commutateur 501 du sous-ensemble de prise de décision. Le dispositif de prétraitement correspondant est représenté sur la figure 1B. Dans cette variante de réalisation, chaque bloc appartenant à une trame éliminée par le sous-ensemble 200 de sous-échantillonnage temporel1 mais pour lequel le mode sélectionné est le mode de repli, est intégralement transmis, de même que le bloc courant en correspondance spatiale appartenant à la trame non éliminée par le sous-ensemble 200. La sortie S du dispositif est envoyée, dans ce cas, vers un système de codage numérique (non représenté), ce système étant par exemple à base de transformation orthogonale et de codage à longueur variable. Le sous-ensemble 500 de prise de décision est également modifié dans le cas de cette variante de la figure lB. Il comprend comme précédemment le premier commutateur 501, mais la structure du circuit de décision est différente de celle décrite jusqu'à présent. Comme indiqué maintenant sur la figure 5, ce circuit de décision modifié comprend d'une part un circuit de calcul de l'énergie de l'erreur introduite par le sous-ensemble de reconstitution avec compensation de mouvement, d'autre part un circuit de calcul du rapport de cette énergie et de celle du bloc d'origine correspondant, ainsi qu'un étage de décision finale. Le circuit de calcul d'énergie comprend successivement un soustracteur 601, recevant sur sa borne positive la sortie de la troisième mémoire de trame 413 du sous-ensemble 400 et sur son entrée négative la sortie du diviseur par deux 417, et un circuit de calcul d'énergie 602 identique au circuit 519. L'énergie calculée par le circuit 602 est donnée par une expression de la forme (sommation considérée pour tous les points du bloc courant) E1 = E (point original - point interpolé)2 points ou encore1 avec les notations déjà précisées (B-D)(T1(n-1))+(B+D)(T1(n+1)) E1 = fi [B(T1(n)) - 2 points Le circuit de calcul du rapport d'énergie comprend, lui, d'abord des moyens (611, 612, 613, 614) pour calculer la variance du bloc d'origine.Cette variance est donnée par où Xi est la luminosité d'un point i du bloc, n le nombre de points du bloc et m la luminosité moyenne sur tout le bloc. L'expression E xi2 /n est calculée par un circuit de calcul d'énergie 611 identique aux circuits 519 et 602 et placé (comme l'entrée positive du soustracteur 601) en sortie de la mémoire de trame 413. En sortie de cette même mémoire 413 est également prévue1 en parallèle sur le circuit 611, une voie de calcul de la grandeur m2, comprenant en série un additionneur 612, dont la sortie est rebouclée vers l'entrée, et un élévateur au carré 613. Un soustracteur 614, reçevant d'une part la sortie, divisée par n, du circuit de calcul d'énergie 611 et d'autre part la sortie, divisée par n2, de l'élévateur au carré 613, délivre finalement E2. Le rapport E1/E2 est alors fourni par un diviseur 615 recevant la sortie, divisée par n, du circuit de calcul d'énergie 602 et la sortie du soustracteur 614. Le circuit de décision finale comprend un comparateur 621, qui reçoit, comme le diviseur 615, la sortie1 divisée par n, du circuit 602 et compare l'énergie Ei ainsi obtenue à un seuil fixe représentant le maximum d'erreur que l'on tolère, pour délivrer une décision de fonctionnement en mode de repli si E1 dépasse cette valeur de seuil, un comparateur 622 (à seuil fixe également), qui reçoit la sortie E1/E2 du diviseur 615 et prend, de façon similaire une décision de fonctionnement en mode de repli si le rapport E1/E2 dépasse ladite valeur de seuil, et un circuit de décision finale 623.Ce circuit 623 reçoit les décisions présentes en sortie des comparateurs 621 et 622 et prend une décision finale de fonctionnement en mode de repli si au moins l'une ou l'autre desdites décisions de sortie de ces comparateurs est celle du mode de repli. Le prétraitement qui vient d'être décrit dans diverses variantes concerne, on l'a dltr l'une des séquences de trames1 par exemple celle des trames paires. Le même prétraitement est répété pour l'autre séquence, dans cet exemple celle des trames impaires. Dans l'exemple décrit, les décisions sont considérées indépendamment les unes des autres pour l'une et l'autre des séquences. On peut cependant, bien entendu, corréler les décisions relatives aux blocs de mêmes coordonnées spatiales dans l'une et l'autre des séquences de trames paires et de trames impaires. Par exemple, si l'une au moins des deux décisions obtenues pour les trames paires et impaires d'une meme image est la sélection du mode de repli1 on impose à l'autre décision d'être identique. On peut aussi prévoir d'imposer que, si la décision pour une trame impaire est le mode de repli, la décision pour la trame paire de la même image soit aussi celle du mode de repli.Dans ce dernier exemple, il suffit, pour sa mise en oeuvre, d'insérer, en sortie du circuit de décision finale 623 et en série avec lui, un circuit OU logique, et d'adjoindre à ce circuit OU, entre sa sortie et son entrée, une boucle de rétroaction incluant en série une mémoire de la décision finale présente en sortie du circuit (par exemple, décision relative aux trames impaires) et un interrupteur alternativement ouvert ou fermé selon la parité des trames (dans l'exemple donné, fermé si les trames sont paires). Dans cet exemple, si la décision obtenue pour une trame impaire est le mode de repli1 la boucle de rétroaction est sans effet si elle est ouverte, et la décision "repli" est ainsi validée (on suppose que la décision "repli" correspond au f logique). Si la boucle de rétroaction est fermée (cas des trames paires), elle a pour effet la sélection de la décision "repli" à la sortie du circuit OU logique pour les trames paires. Si la décision obtenue pour la trame impaire n'est pas le mode de repoli, et si la décision obtenue pour la trame paire suivante n'est pas non plus le mode de repli1 aucune décision "repli" n'est validée. Au contraire si cette décision obtenue pour la trame paire suivante est celle du mode de repli, cela suffit pour que le circuit OU valide la décision "repli". Comme autre exemple de mode de réalisation impliquant une corrélation entre décisions, on peut aussi1 dans le cas du sous-ensemble de traitement de repli avec sous-échantillonnage spatial, calculer la somme des erreurs pour chacun des modems, pour les trames paires et impaires, puis comparer ces sommes avant de prendre la décision correspondant à la plus faible. Dans tous les cas, le prétraitement ainsi effectué aboutit donc à une division par deux du nombre d'échantillons à transmettre, conformément à l'objectif initial de réduction de bande passante. Cependant, comme les signaux d'origine avaient un facteur d'entrelacement de deux, une fréquence de trame FT et un nombre de ligne nL, il est souhaitable de retransformer le signal prétraité en un signal ayant ces trois caractéristiques, et le dispositif de mise en forme représenté sur la figure 6 permet, dans le cas d'un traitement de repli incluant un sous-échantillonnage spatial, d'opérer cette transformation. Ce dispositif de mise en forme comprend, selon l'invention, tout d'abord un sous-ensemble 670 de démultiplexage de trames, puis des circuits de traitement en mode de repli et des circuits de traitement en mode compensé, ces circuits étant répartis sur plusieurs voies prévues entre, d'un côté, l'entrée du dispositif de restitution et, de l'autre côté, un commutateur de sortie 790. L'entrée du dispositif de mise en -forme est elle-même reliée à la sortie du premier commutateur 501 du sous-ensemble de prise de décision 500. Le sous-ensemble 670 comprend un premier circuit de commutation de mode 67riz recevant sur son entrée ladite sortie du premier commutateur 501 et commandé par l'information de mode M de sortie du sous-ensemble de prise de décision 500. Ce circuit 671 est suivi de deux voies en parallèle, l'une correspondant au mode compensé et l'autre au mode de repli, dont les sorties sont à leur tour reliées respectivement aux deux entrées d'un deuxième circuit de commutation de mode 677. La première de ces voies -celle qui correspond au mode compensé- comprend deux mémoires de trame en série 672 et 673, tandis que la deuxième comprend un circuit de démultiplexage de trames 674 suivi de deux branches en parallèle. L'une des branches est une connexion directe entre la sortie du circuit 674 et l'entrée correspondante du deuxième circuit de commutation de mode 677, et l'autre branche comprend deux mémoires de trame en série 675 et 676. Le deuxième circuit de commutation de mode 677 est également commandé par l'information de mode M, et sa sortie, qui constitue celle du sous-ensemble 670, est fournie aux voies des circuits de traitement en mode de repli et en mode compensé, maintenant décrites. L'une de ces voies comprend des moyens de mémorisation consistant en deux mémoires de trame 712 et 711, la première connexion d'un troisième commutateur de mode 713, et un premier circuit d'interpolation spatiale 714. Une autre de ces voies comprend la première connexion d'un quatrième commutateur de mode 721, un deuxième circuit d'interpolation spatiale 722, et des moyens de mémorisation consistant aussi en deux mémoires de trame 724 et 723. L'entrée commune de ces deux voies est donc reliée à la sortie du sous-ensemble 670 et les sorties de ces deux voies sont reliées respectivement aux deux entrées du commutateur de sortie 790. Entre la sortie du sous-ensemble 670 et la deuxième connexion du troisième commutateur de mode 713, une autre voie comprend un premier circuit 731 de sous-échantillonnage spatial suivant une maille de sous-échantillonnage déterminée, un premier circuit 732 de multiplication de la sortie du circuit 731 par un paramètre p positif, de valeur inférieure ou égale à 1 et liée à la valeur du vecteur de déplacement D, et un additionneur 733. On peut considérer par exemple que le paramètre p est une fonction linéairement décroisssante de D1 selon une expression du type p = 1 - (1D1/1Dmax1)î où 1Dmax1 représente la valeur absolue du plus grand vecteur de déplacement autorisé.Est, enfin, également reliée à la sortie du sous-ensemble 670 une autre voie comprenant un deuxième circuit 741 de sous-échantillonnage spatial suivant la maille de sous-échantillonnage complémentaire de ladite maille déterminée, la deuxième connexion du quatrième commutateur de mode 721, le deuxième circuit d'interpolation 722, un premier étage (751, 752, 753, 754, 755) de compensation de mouvement comprenant deux mémoires d'image en série 751 et 752, un circuit sélecteur de bloc 753, relié à l'entrée de la mémoire 752, un additionneur 754 des sorties de la mémoire 751 et du circuit 753 et un diviseur par deux 755 de la sortie de cet additionneur (les informations de mouvement -D et +D sont fournies respectivement à la mémoire d'image 751 et au circuit sélecteur de bloc 753)r un troisième circuit 735 de sous-échantillonnage spatial suivant ladite maille détermine, et un deuxième circuit 736 de multiplication de la sortie du circuit 735 par le paramètre (1-p). La sortie de ce circuit 736 est reliée à une autre entrée de l'additionneur 733r dont la sortie est elle-même reliée à la deuxième connexion du troisième commutateur de mode 713. Les positions des troisième et quatrième commutateurs de mode 713 et 721 sont commandées par l'information de mode M.Ces positions des commutateurs ont pété représentées, sur la figure 6, d'une façon quelconque, la position réellement appropriée pour chacun d'eux pendant chaque étape du fonctionnement étant précisée ci-dessous. Le fonctionnement de ce dispositif de la figure 6 va en effet maintenant être décritr d'abord en faisant l'hypothèse que toutes les décisions prises lors du prétraitement réalisé à l'aide du dispositif de la figure 1A sont la sélection du mode de repoli, puis en se plaçant dans le cas général où les décisions sont quelconques (sélection du mode compensé, ou sélection du mode de repli). Tout d'abordr lorsque la décision est celle du mode de repli, le troisième commutateur de mode 713, occupant la position appropriée (position basse, sur la figure 6), sélectionne la sortie de la mémoire de trame 711, c'est-à-dire ici les blocs de la trame T1 (n), le signal courant dans cette situation étant, à l'entrée du dispositif de restitution, la trame Tl(ntl). Après interpolation spatiale dans le circuit 714, le commutateur de sortie 790, en position appropriée (position basse), peut opérer la sélection de la sortie de ce circuit 714, qui est une trame ayant le même nombre de lignes que la trame d'origine.Pendant ce temps, les blocs de la trame T1(n+1) (trame courante présente à l'entrée du dispositif), sont fournis, par l'intermédiaire du quatrième commutateur de mode 721 occupant la position appropriée (position haute), au circuit 722 d'interpolation spatiale. La sortie de ce circuit 722 est à son tour fournie aux mémoires de trame 724 puis 723, et, une période d'image plus tard, la sortie de cette mémoire 723 est fournie au commutateur de sortie 790, qui est maintenant en position haute. La trame ainsi reçue par ce commutateur est là encore de même nombre de lignes que la trame d'origine. Ces étapes de traitement en mode de repli décrites pour des trames courantes d'entrée impaires, restent les mêmes pour des trames d'entrée paires. Finalement, au niveau du commutateur de sortie 790, le signal disponible sur sa sortie possède bien les trois caractéristiques voulues (facteur d'entrelacement, fréquence de trame, nombre de lignes). Au lieu de supposer que toutes les décisions sont celles du mode de repli, on se place maintenant dans le cas général et l'on suppose qu'elles peuvent être soit celle du mode compensé, soit celle du mode de repli. On suppose aussi, là encore, que la trame courante d'entrée est la trame T1(n+1). A un bloc B(n) de la trame T1 (n) en mode compensé (c'est-à-dire un bloc non transmis), correspond alors un bloc B(n+1) de mêmes coordonnées spatiales dans la trame T1(n+1). Ce bloc B(n+1) serait, normalement, transmis. Pour satisfaire les trois conditions citées précédemment (facteur d'entrelacement, fréquence de trame, nombre de lignes) sans augmenter la largeur de bande nécessaire à la transmission et/ou au stockage du signal prétraité, on décide de ne laisser que la moitié des échantillons dans le bloc B(n+1), et d'effectuer une opération dite de projection de l'autre moitié de ce bloc B(n*1) sur le bloc B(n). Pour cette projection, on sous-échantillonne le bloc B(n+1) suivant une maille de sous-échantillonnage déterminée et suivant la maille complémentaire de celle-ci, dans les circuits de sous-échantillonnage spatial 731 et 741 respectivement. La sortie B'(n+1) du circuit 741 est transmise, par l'intermédiaire du quatrième commutateur de mode 721 occupant la position appropriée (position basse), au circuit 722 d'interpolation spatiale, puis stockée comme précédemment dans les mémoires de trame 724 puis 723 pour être transmise à la place de B(n+1). La sortie B"(n*1) du circuit 731 constitue, elle, ce que l'on a choisi d'appeler la projection du bloc B(n+l). L'information que l'on va, dans le bloc B(n), ajouter à cette projection est obtenue de la façon suivante1 à savoir par une interpolation compensée en mouvement permettant d'obtenir une approximation du bloc B(n) qui constitue le complément de la projection. Cette interpolation, réalisée à l'aide des circuits 751 à 755, fournit un bloc compensé noté Bc(n) = 1/2 [T1(n-1)(B-D) + T1(n+1)(B+D)], et est suivie, dans le circuit 735, d'un sous-échantillonnage spatial suivant la même maille que celle choisie dans le circuit de sous-échantillonnage spatial 731. Enfin, les multiplieurs 732 et 736, par p et par (1-p) respectivement, et l'additionneur 733 permettent d'obtenir un bloc Bsc résultant d'une combinaison linéaire des sorties des circuits 731 et 735.Le bloc Bsc résultant de cette combinaison est donné par l'expression Bsc = pB"(n+1) + (1-p) Bc(n). Ce bloc Bsc est fourni à l'autre connexion du troisième commutateur de mode 713 (en position haute à ce moment) pour être envoyé vers le circuit d'interpolation spatiale 714, en sortie duquel on dispose maintenant du bloc transmis à la place de B(n), dans le cas d'une décision pour un fonctionnement en mode compensé. Bien entendu, dans le cas d'une décision pour un fonctionnement en mode de repli, c'est la description qui avait été faite précédemment qui reste valable. On avait supposé que le.signal courant à l'entrée du dispositif était la trame impaire Tl(n+l), mais les trames paires subissent les mêmes opérations. En définitive, les signaux obtenus en sortie du commutateur de sortie 790 possèdent bien les trois caractéristiques citées, et l'ensemble du traitement est réversible puisque le brassage d'échantillons opéré est effectué sans perte d'informations. Par ailleurs, il importe, lorsque des signaux vidéo ont été traités par des dispositifs tels que ceux qui viennent d'être décrits, de prévoir que ces signaux transmis soient ensuite visualisés à l'aide d'un récepteur. En effectuant à la réception le traitement qui va être maintenant décrit, il en résulte une amélioration de la qualité des images. Ce traitement qu'on appellera ci-après post-traitement, est réalisé par le dispositif représenté sur la figure 7A dans le cas du dispositif de prétraitement de la figure 1A, et par celui représenté sur la figure 7B dans le cas du dispositif de prétraitement de la figure lB. On suppose que l'on va tout d'abord reconstruire par exemple les blocs d'une trame impaire T1(n+1). Les blocs qui se présentent à l'entrée du dispositif de post-traitement de la figure 7A sont1 on l'a vu, soit des blocs de repli Brepr soit des blocs compensés Bcomp. Pour les blocs de repli Brep(n+î) de la trame T1(n+1), le dispositif comprend une première voie de post-traitement qui est une voie directe1 reliée à l'entrée du dispositif et composée successivement d'un deuxième commutateur 811 et, en sortie de la connexion fixe de celui-ci, d'une première mémoire d'image 812. Pour les blocs compensés BcOmp(n+1) de Ti(n+1), il faut appliquer la transformation inverse de celle qui avait été précédemment réalisée1 c'est-à-dire reconstruire un bloc tel que celui-ci soit la recombinaison des blocs B'(n+l) et B"(n+l) (blocs présents en sortie respectivement des circuits de sous-échantillonnage spatial 741 et 731, à mailles de sous-échantillonnage complémentaires). D'après la description précédente, on sait que le bloc B'(n+1) est obtenu par sous-échantillonnage spatial de Bcomp(n+l). Il est donc prévu, entre l'entrée du dispositif de post-traitement et l'autre entrée du deuxième commutateur 811, une deuxième voie de post-traitement comprenant un premier circuit de sous-échantillonnage spatial 813. Pour obtenir B"(n+1), on sait aussi que l'information correspondante est contenue dans le bloc BcOmp(n). Il faut d'abord recalculer le bloc noté précédemment Bc(n) et disponible en sortie du circuit de sous-échantillonnage spatial 735. Ce bloc Bc(n) est obtenu en sortie d'une troisième voie de post-traitement également reliée à l'entrée du dispositif et comprenant dans une première branche des deuxième et troisième mémoires d'image en série 814 et 815, un premier circuit de sélection de bloc 816, un premier additionneur 817 et un premier diviseur par deux 818.Cette troisième voie effectue l'interpolation compensée en mouvement qui permet de restituer Bc(n) en tenant compte du vecteur de déplacement D précédemment déterminé et transmis, avec le signe approprié, au circuit de sélection de bloc 816 (+D) et à la deuxième mémoire d'image 814 (-D). Le bloc BcOmp(n) précédent étant présent en sortie d'une quatrième mémoire d'image 819, on peut obtenir le bloc B"(n+1) à partir du calcul suivant Bcomp(n) - (1-p) Bc(n) p et en sous-échantillonnant spatialement le résultat de ce calcul. Ces différentes opérations sont réalisées dans une deuxième branche de la troisième voie de post-traitement, comprenant en outre la quatrième mémoire d'image 819, un multiplieur 820 de Bc(n) par (1-p), un soustracteur 821 effectuant la différence BcOmp(n)-(1-p) Bc(n), un diviseur 822 (diviseur par p), et un deuxième circuit de sous-échantillonnage spatial 823 (suivant la maille complémentaire de celle choisie dans le circuit de sous-échantillonnage spatial 813).Il suffit alors, pour reconstruire le bloc compensé BcOmp(n+1) de la trame T1(n+1), d'assembler à l'aide d'un multiplexeur 824 les blocs B'(n+1) et B"(n+1) ainsi obtenus, le bloc ainsi formé étant stocké dans la première mémoire d'image 812. La trame T?(ntl) est désormais reconstruite (et sera disponible, 2T secondes plus tard, en sortie de la mémoire d'image 812). Pendant ce temps, ayant effectué la reconstruction de la trame T1(n+1)...), on va traiter les blocs de la trame Ti(n) : (a) blocs en mode compensé : ils sont obtenus à nouveau par une interpolation temporelle compensée en mouvement, réalisée par une quatrième voie de post-traitement prévue en sortie de la connexion fixe du deuxième commutateur 811-et comprenant des cinquième et sixième mémoires d'image 825 et 826, un circuit de sélection de bloc 827 (comme précédemment, ce circuit 827 reçoit le vecteur de déplacement D, tandis que la cinquième mémoire dtimage 325 reçoit le vecteur -D), un additionneur 828 et un diviseur par deux 829, puis ils sont envoyés d'une part, pour participer à la reconstruction des blocs en mode de repli, vers l'une des connexions mobiles, (a), drun troisième commutateur 830, et d'autre part vers la connexion mobile (c) d'un quatrième commutateur 850 (b) blocs en mode de repli : présents en sortie de la quatrième mémoire d'image 819, ils sont envoyés vers une cinquième voie de post-traitement comprenant en série la connexion mobile (b) du troisième commutateur 830, un circuit de sous-échantillonnage spatial 831 dont la maille d'échantillonnage est identique à celle du circuit 823, et un circuit d'interpolation spatiale 832 dont la sortie est envoyée sur la connexion (c) du quatrième commutateur 850. La trame T1 (n) est ainsi disponible sur la connexion fixe de sortie du quatrième commutateur 850 lorsque celle-ci est reliée à la connexion mobile (c). La trame Ti(n+1) est, elle, disponible 2T secondes plus tard en sortie de la mémoire d'image 812 lorsque ladite connexion fixe est reliée à l'autre connexion mobile (d) du quatrième commutateur 850. On dispose ainsi de la totalité des trames impaires reconstituées. Les trames paires T2(n), T2(n+1),...1 sont reconstituées de façon rigoureusement similaire. Dans le cas de l'application numérique déjà mentionnée (dispositif de prétraitement de la figure lB), le dispositif de post-traitement correspondant est représenté sur la figure 7B. On rappellera préalablement que, dans le cas de la figure 1B, le prétraitement a pour objectif de réduire le nombre de points des images à transmettre. Cet objectif a été réalisé en prévoyant la transmission, pour chaque suite de trames impaires (ou, respectivement, pour chaque suite de trames paires), d'une trame impaire sur deux (respectivement paire), d'informations de mouvement relatives aux autres trames impaires (respectivement paires) non transmises, et d'informations dites de repli qui consistent en des blocs d'image que l'on préfère transmettre tels quels plutôt que de les reconstituer par interpolation compensée en mouvement. Le post-traitement correspondant a donc pour objectif, lui, de faire réapparaitre le nombre initial de points d'image. Le dispositif de post-traitement de la figure 7B comprend à cet effet deux voies de post traitement, dites sixième et septième et situées entre des cinquième et sixième commutateurs 910 et 920. Le cinquième commutateur 910 reçoit sur sa connexion fixe les signaux en provenance de la sortie du dispositif de prétraitement de la figure 1B, et le sixième commutateur 920 délivre sur sa connexion fixe les images entièrement reconstituées comme indiqué maintenant. La sixième voie de post-traitement comprend en effet une septième mémoire d'image 911 dont l'entrée est reliée à la connexion mobile (a) du cinquième commutateur 910 et la sortie à la connexion mobile (c) du sixième commutateur 920. La septième voie de traitement comprend, elle, un étage de compensation de mouvement (912, 913, 914, 915, 916) dont l'entrée est reliée à la connexion mobile (b) du cinquième commutateur 910, et la sortie à la connexion mobile (d) du sixième commutateur 920 (cet étage comprend, comme précédemment mais cette fois respectivement référencés 912 à 916, deux mémoires d'image en série 912 et 913r un circuit sélecteur de bloc 914 relié à l'entrée de la mémoire 913, un additionneur 915 des sorties de la mémoire 912 et du circuit 914 et un diviseur par deux 916 de la sortie ce cet additionneur, les informations de mouvement transmises -D et +D étant fournies respectivement à la mémoire d'image 912 et au circuit sélecteur de bloc 914). Le fonctionnement de ce dispositif de post-traitement est le suivant, Pour la suite des trames impaires (respectivement paires), le dispositif agit de la façon indiquée ci-après (a) trames concernées par le sous-échantillonnage temporel : les blocs de repli sont transmis directement vers la sortie du dispositif, par la sixième voie de post-traitement, tandis que les autres blocs sont reconstruits par l'étage de compensation de mouvement de la septième voie de post-traitement, à partir des trames non éliminées de la suite des trames impaires (respectivement paires) et des informations de mouvement obtenues lors du prétraitement en remplacement des trames éliminées (b) trames non concernées par le sous-échantillonnage temporel : elles sont, comme les blocs de repli, directement transmises par la sixième voie de traitement, la mémoire d'image 911 de cette voie ayant donc simplement pour fonction de permettre la remise en phasme, avant reconstitution des images1 des trames transmises et des trames non transmises et donc interpolées avec compensation de mouvement. REVENDICATIONS 1. Dispositif de prétraitement de signaux vidéo obtenus à partir d'une suite d'images organisée en trames alternativement impaires et paires et destinés à être, par blocs, transmis et/ou stockés après une réduction de la quantité d'informations à transmettre, ledit dispositif comprenant (a) un sous-ensemble de sous-échantillonnage temporel dans un rapport 1/2 (b) un sous-ensemble d'estimation de mouvement, prévu pour délivrer des informations de mouvement (c) un sous-ensemble de reconstitution avec compensation de mouvement, prévu pour délivrer, à partir d'une part des signaux non éliminés par le sous-ensemble de sous-échantillonnage temporel et d'autre part desdites informations de mouvement, les signaux qui seraient reconstruits à la réception en remplacement des signaux éliminés par ledit sous-ensemble de sous-échantillonnage temporel et à partir des séquences de signaux et informations de mouvement transmises (d) un sous-ensemble de prise de décision, prévu pour délivrer par bloc, à partir d'une comparaison impliquant d'une part les signaux d'origine et d'autre part les signaux reconstitués avec compensation de mouvement, une information de commande relative à la sélection, ou non, des signaux de sortie du sous-ensemble de sous-échantillonnage temporel (e) un sous-ensemble de traitement de repoli, prévu pour délivrer des signaux de remplacement des signaux de sortie du sous-ensemble de sous-échantillonnage temporel ledit dispositif étant en outre caractérisé en ce que (A) ses signaux d'entrée sont organisés en une suite de trames impaires et en une suite de trames paires1 l'une et l'autre alternativement traitées de façon identique (B) le sous-ensemble de sous-échantillonnage temporel est prévu pour délivrer, alternativement pour la suite des trames impaires et pour celle des trames paires1 selon un premier mode dit compensé, une première séquence de signaux à transmettre et/ou à stocker de fréquence deux fois plus faible que celle desdites suites de trames, impaires ou paires, alternativement traitées (C) le sous-ensemble d'estimation de mouvement comprend une première, une deuxième, une troisième et une quatrième mémoire de trame en série, prévues pour délivrer respectivement quatre trames d'origine successives, ainsi qu'un corrélateur par blocs recevant la sortie de la première mémoire de trame, la sortie de la troisième mémoire de trame et l'entrée de la quatrième mémoire de trame et délivrant lesdites informations de mouvement (D) le sous-ensemble de reconstitution avec compensation de mouvement comprend de même une cinquième, une sixième, une septième et une huitième mémoire de trame en série, et des moyens d'interpolation compensée en mouvement entre les signaux correspondant aux trames non éliminées par le sous-ensemble de sous-échantillonnage temporel (E) le sous-ensemble de prise de décision comprend un premier commutateur prévu pour sélectionner selon ladite information de commande soit, en mode compensé, la sortie du sous-ensemble de sous-échantillonnage temporel, soit, en mode dit de repli, la sortie dudit sous-ensemble de traitement de repli (F) le sous-ensemble de traitement de repli comprend, entre l'entrée du dispositif et ladite sortie du sous-ensemble de traitement de repli reliée à l'entrée correspondante dudit premier commutateur du sous-ensemble de prise de décision, deux mémoires de trame en série, dites neuvième et dixième, et, en parallèle sur cet ensemble de deux mémoires, une liaison directe entre ladite entrée du dispositif et ladite entrée correspondante du premier commutateur. 2. Dispositif selon la revendication 1, caractérisé en ce que le sous-ensemble de traitement de repli comprend, entre l'entrée dudit dispositif et ladite sortie du sous-ensemble de traitement de repli reliée à l'entrée correspondante du premier commutateur du sous-ensemble de prise de décision, un sous-ensemble de sous-échantillonnage spatial comprenant lui-même deux voies en parallèle dont la première comprend un premier circuit de sous-échantillonnage spatial et dont la seconde comprend en série lesdites neuvième et dixième mémoires de trame suivies d'un second circuit de sous-échantillonnage spatial, la maille de sous-échantillonnage spatial étant fixe et indépendante du mouvement entre trames, et lesdites deux voies en parallèle étant précédées d'un circuit de préfiltrage et suivies d'une connexion commune pour relier leur sortie à ladite entrée correspondante du premier commutateur. 3. Dispositif selon la revendication 1, caractérisé en ce que ledit premier commutateur est commandé par un circuit de décision comprenant lui-même un circuit de calcul de l'énergie de l'erreur introduite par le sous-ensemble de reconstitution avec compensation de mouvement, un circuit de calcul du rapport de cette énergie et de celle du bloc d'origine, et un étage de décision finale prévu pour délivrer une information relative au choix dudit mode compensé ou dudit mode de repli. 4. Dispositif selon la revendication 2, caractérisé en ce que ledit premier commutateur est commandé par un circuit de décision comprenant lui-même un circuit de calcul d'erreur d'interpolation en mode compensé, un circuit de calcul d'erreur de repli en mode de repli, et des moyens de sélection de la plus faible de ces erreurs, prévus pour délivrer une information relative au choix dudit mode compensé ou dudit mode de repli. 5. Dispositif selon la revendication 4, caractérisé en ce qu'un additionneur est prévu en série entre la sortie du circuit de calcul d'erreur de repli et l'entrée correspondante des moyens de sélection pour ajouter une valeur de seuil à l'erreur de repli. 6. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend des moyens de comparaison de deux décision successives, l'une pour les trames paires et l'autre pour les trames impaires, et, si l'une au moins de ces décisions est une décision de sélection du mode de repli1 de remplacement de l'autre par une telle décision de sélection de mode de repli. 7. Dispositif selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend des moyens de calcul, pour chacun des deux modes compensé et de repli1 de la somme des erreurs sur les trames paires et impaires, et de comparaison de ces deux sommes avant sélection de la plus faible. 8. Dispositif selon la revendication 2, ou selon l'une des revendications 4 à 7 lorsqu'elles dépendent de la revendication 2, caractérisé en ce qu'il comprend également (F) des moyens de restitution du facteur d'entrelacement, de la fréquence de trame, et du nombre de lignes des signaux vidéo d'origine. 9. Dispositif selon la revendication 8, caractérisé en ce que lesdits moyens de restitution comprennent des moyens de démultiplexage de trames, puis des circuits de traitement en mode compensé et des circuits de traitement en mode de repli1 lesdits circuits étant organisés en (a) une première voie de traitement en mode de repli, située entre l'entrée desdits moyens de restitution et une première entrée d'un commutateur de sortie et comprenant elle-même des premiers moyens de mémorisation de trame, la première entrée d'un troisième commutateur de mode, et un premier circuit d'interpolation spatiale (b) une deuxième voie de traitement en mode de repli, située entre l'entrée desdits moyens de restitution et la deuxième entrée dudit commutateur de sortie et comprenant elle-même la première entrée d'un quatrième commutateur de mode, un deuxième circuit d'interpolation spatiale, et des deuxième moyens de mémorisation de trame (c) une première voie de traitement en mode compensé, située entre l'entrée desdits moyens de restitution et la deuxième entrée du troisième commutateur de mode et comprenant elle-même un premier circuit de sous-échantillonnage spatial suivant une maille de sous-échantillonnage déterminée, un premier circuit de multiplication par un paramètre p positif compris entre 0 et 1 et iié à la valeur des informations de mouvement, et un additionneur (d) une deuxième voie de traitement en mode compensé, située entre l'entrée desdits moyens de restitution et la deuxième entrée du troisième commutateur de mode et comprenant elle-même un deuxième circuit de sous-échantillonnage spatial suivant la maille complémentaire de ladite maille déterminée, la deuxième entrée du quatrième commutateur de mode, le premier circuit d'interpolation spatiale, un premier étage de compensation de mouvement, un troisième circuit de sous-échantillonnage spatial suivant ladite maille déterminée, un deuxième circuit de multiplication par le paramètre (1-p), et ledit additionneur dont les entrées sont reliées respectivement à la sortie desdits premier et deuxième circuits de multiplication et dont la sortie est reliée à la deuxième entrée du troisième commutateur de mode. 10. Dispositif de post-traitement pour la restitution de signaux traités préalablement dans un dispositif selon la revendication 9, caractérisé en ce qu'il comprend (A) une première voie de post-traitement, reliée à l'entrée du dispositif et comprenant elle-même en série l'une des connexions mobiles d'un deuxième commutateur et une première mémoire d'image (B) une deuxième voie de post-traitement, également reliée à l'entrée du dispositif et comprenant en sortie un premier circuit de sous-échantillonnage spatial et l'autre connexion mobile du deuxième commutateur (C) une troisième voie de post-traitement comprenant d'une part une première branche reliée à l'entrée du dispositif et comprenant elle-même, pour une interpolation temporelle compensée en mouvement, des deuxième et troisième mémoires d'image, un premier circuit de sélection de bloc, un premier additionneur, et un premier diviseur par deux, et d'autre part une deuxième branche également reliée à l'entrée du dispositif et comprenant elle-même en série une quatrième mémoire d'image, un soustracteur, un diviseur par p, et un deuxième circuit de sous-échantillonnage spatial suivant une maille complémentaire de celle choisie dans le premier circuit de sous-échantillonnage spatial, ledit soustracteur recevant lui-même d'une part la sortie de la quatrième mémoire d'image et d'autre part, par l'intermédiaire d'un multiplieur par (1-p), la sortie de ladite première branche (d) une quatrième voie de post-traitement, prévue en sortie de la connexion fixe du deuxième commutateur et comprenant, pour une interpolation temporelle compensée en mouvement, des cinquième et sixième mémoires d'image, un circuit de sélection de bloc, un additionneur, et un diviseur par deux (e) une cinquième voie de post-traitement, prévue en sortie de la quatrième mémoire d'image et comprenant en série un troisième commutateur, dont l'une des connexions mobiles reçoit ladite sortie de mémoire et l'autre la sortie de ladite quatrième voie de post-traitement, un troisième circuit de sous-échantillonnage spatial dont la maille d'échantillonnage est identique à celle du deuxième circuit de sous-échantillonnage spatial et un circuit d'interpolation spatiale (f) un quatrième commutateur, pour la reconstitution finale des images par sélection alternative de la sortie de la première mémoire d'image ou de la sortie des quatrième et cinquième voies de post-traitement. 11. Dispositif de post-traitement pour la restitution de signaux traités préalablement dans un dispositif selon la revendication 1, caractérisé en ce qu'il comprend entre des cinquième et sixième commutateurs dont le premier reçoit sur sa connexion fixe des signaux d'entrée du dispositif de restitution et le second délivre sur sa connexion fixe les signaux de sortie à restituer (a) une sixième voie de post-traitement, comprenant elle-même une septième mémoire d'image située entre les connexions mobiles correspondantes desdits commutateurs (b) entre les deux autres connexions mobiles correspondantes desdits commutateurs, une septième voie de post-traitement, comprenant elle-même un deuxième étage de compensation de mouvement. 12. Dispositif selon l'une des revendications 10 et 11, caractérisé en ce que chaque étage de compensation de mouvement comprend deux mémoires d'image en série, un circuit sélecteur de bloc relié à l'entrée de cet ensemble de deux mémoires1 un additionneur des sorties dudit circuit sélecteur de bloc et dudit ensemble de deux mémoires, et un diviseur par deux de la sortie de l'additionneur.