FR 2681973 A1 19930402 FR 9111910 A 19910927 ECRAN MATRICIEL A CELLULES ELECTRO-OPTIQUES La présente invention concerne un écran matriciel à cellules électrooptiques, plus particulièrement la commande des colonnes d'un tel écran matriciel. La présente invention sera décrite en se référant à un écran plat à matrice active dans lequel chaque cellule électro-optique, constituée par exemple par une cellule à cristal liquide, est connectée à un conducteur ligne et à un conducteur colonne par un élément de commutation tel qu'un transistor réalisé le plus souvent selon la technologie couche mince. Toutefois, il est évident pour l'homme de l'art que la présente invention peut s'appliquer à d'autres types d'écran matriciel, notamment des écrans dans lequel l'élément de commutation reliant la cellule électro-optique à une ligne et à une colonne de la matrice, est constitué par des diodes ou éléments similaires ou d'autres types d'écran bien connus de l'homme de l'art. De plus, dans le cadre de la présente description, le circuit de commande des colonnes est un circuit permettant d'afficher au niveau des cellules électro-optiques l'information souhaitée, tandis que les lignes sont sélectionnées les unes après les autres. n est évident pour l'homme de l'art que les lignes et les colonnes peuvent être interverties sans sortir du cadre de la présente invention. Comme représenté sur la figure l, un écran matriciel auquel peut s'appliquer la présente invention est donc constitué par deux réseaux orthogonaux de lignes Lt, L2, ..., Lm et de colonnes Cl, C2, ..., Cn. A l'intersection de chaque ligne et de chaque colonne est réalisé un point matriciel P formé d'un élément actif de commutation, à savoir un transistor T dans le présent cas, relié en série à une cellule électro-optique symbolisée par un condensateur. En fait, lorsque la cellule électro-optique est constituée par une cellule à cristal liquide, celle-ci est équivalente à un condensateur en parallèle avec une résistance de fuite, l'ensemble donnant un effet mémoire. Comme représenté sur la figure l, les lignes Lt, L2, L3, ..., Lm de l'écran t sont connectées à un circuit 3 d'adressage des lignes qui envoie séquentiellement sur chaque ligne une impulsion de commande commandant les grilles de transistors T de manière à les rendre passants. D'autre part, les colonnes Ct, C2, C3, ..., Cn de l'écran l sont connectées à un circuit 2 de commande de colonnes envoyant en parallèle sur les cellules C de la ligne sélectionnée une tension correspondant à l'information à afficher sur l'écran 1. Avec le type de circuit de commande des colonnes décrit à la figure 2, il est donc nécessaire, pendant la durée d'un temps-ligne, de réaliser en même temps l'échantillonnage du signal vidéo en entrée ainsi que son transfert vers les cellules optiques C sélectionnées. Ceci présente un certain nombre d'inconvénients. En effet, la fréquence d'échantillonnage doit être élevée pour laisser un temps non négligeable au transfert. D'autre part le temps de transfert est court et les colonnes ne sont adressées que pendant la durée d'échantillonnage. De plus, chaque colonne Cl à Cn n'est adressée qu'une seule fois, ce qui pose des problèmes notamment en cas de coupure. La présente invention a pour but de remédier à ces inconvénients en proposant un nouveau mode d'adressage des colonnes d'un écran matriciel. En conséquence, la présente invention a pour objet un écran matriciel comportant une pluralité de cellules électro-optiques arrangées en lignes et en colonnes, chaque cellule étant connectée à un conducteur de ligne et à un conducteur de colonne par un élément de commutation, caractérisé en ce que chaque extrémité des conducteurs de colonne est connectée à un circuit de commande, un des circuits de commande fonctionnant en mode échantillonnage de ligne pendant que l'autre fonctionne en mode transfert et vice et versa. Selon une caractéristique supplémentaire de la présente invention, chaque circuit de commande est contrôlé par une impulsion de début d'échantillonnage et un signal de début de transfert, ces signaux étant reçus une ligne sur deux et avec un décalage d'une ligne entre eux. De plus, dans le cas des écrans matriciels à cristaux liquides, la polarité de chacune des différentes cellules électro-optiques de la matrice doit être alternée fréquemment pour fonctionner correctement. Pour obtenir ce résultat, le plus souvent on inverse à chaque trame la tension appliquée sur le circuit de commande des colonnes. Ceci entraîne une excursion de tension non négligeable. Selon une autre caractéristique de la présente invention permettant de remédier à cet inconvénient, un des circuits de commande est alimenté par une tension (V+) présentant une première polarité et l'autre circuit de commande est alimenté par une tension (V') présentant une polarité inverse. Dans ce cas, les lignes impaires sont adressées par un circuit de commande de colonnes, et les lignes paires sont adressées par l'autre circuit de commande de colonnes avec inversion à chaque trame. Cette caractéristique permet de diminuer par deux l'excursion de tension en sortie des circuits de commande des colonnes. D'autres caractéristiques et avantages de la présente invention apparaitront à la lecture de la description d'un mode de réalisation pris à titre d'exemple non limitatif, cette description étant faite avec référence aux dessins ci-annexés dans lesquels: - la figure I déjà décrite est une vue simplifiée et partielle d'un écran matriciel selon l'art antérieur; - la figure 2 est une vue simplifiée et partielle d'un écran matriciel conforme à la présente invention, et - la figure 3 est un chronogramme des différents signaux appliqués à l'écran matriciel pour en expliquer le fonctionnement. Pour simplifier la description, dans les figures les mêmes éléments, notamment les éléments constituants l'écran plat, portent les mêmes références. L'écran t à matrice active représenté sur la figure t est identique à l'écran 1 représenté sur la figure l. Dans cet écran, l'élément de commutation connectant le cristal liquide symbolisé par le condensateur C au réseau de lignes Lt à Lm et de colonnes Cl à Cn, est constitué par un transistor T réalisé selon la technologie couche mince. La grille du transistor T est reliée à une ligne tandis qu'une des électrodes est reliée à une colonne, l'autre électrode étant reliée à une des électrodes du condensateur C. Sur la figure 2, on a représenté complètement un seul point P de la matrice, les autres points P étant symbolisés par un trait en diagonal. Comme représenté sur la figure 2 et conformément à la présente invention, les conducteurs de colonnes Ct, C2, C3, ..., Cn de l'écran 1 sont connectés à chaque extrémité à un circuit de commande des colonnes 4 et 5. Les deux circuits de commande 4 et 5 reçoivent en entrée le signal vidéo et sont contrôlés de telle sorte que, lorsque pendant un temps-ligne, un des circuits fonctionne en mode échantillonnage, l'autre circuit fonctionne en mode transfert et vice et versa. Pour réaliser cette fonction, les circuits de commande des colonnes sont contrôlés par différents signaux, à savoir le signal HS envoyant une impulsion de début d'échantillonnage, l'horloge d'échantillonnag HCK et le signal OE envoyant un signal de début de transfert. Ces signaux seront expliqués de manière plus détaillée ci-après. L'utilisation de deux circuits de commande des colonnes présente un certain nombre d'avantages. Chaque colonne est adressée par ces deux extrémités, ce qui entraîne une redondance et permet notamment de remédier aux défauts, tels qu'une coupure de colonne. D'autre part, comme l'un des circuits de commande fonctionne en mode échantilonnage de ligne pendant toute une durée-ligne tandis que l'autre circuit de commande fonctionne en mode transfert pendant toute une durée-ligne, à savoir pendant tOms à 64ms, ceci entraîne une diminution de la fréquence d'échantillonnage et une augmentation du temps de transfert. D'autre part, chaque colonne est toujours adressée et se trouve donc en basse impédance. On expliquera maintenant, avec référence plus particulièrement au chronogramme de la figure 3, le fonctionnement de l'écran matriciel représenté à la figure 2. Le circuit d'adressage des lignes 3 reçoit donc un signal VS constitué par une impulsion à chaque début de trame. D'autre part, le circuit 3 est piloté par une horloge représentée par le signal VCK et qui réalise le décalage d'une ligne à l'autre. De manière connue, on adresse séquentiellement les lignes Lt, L2 ..., Lm de l'écran t sous l'effet de l'horloge VCK comme représenté par les signaux Lt, L2, L3 ... Comme représenté sur la figure 3, lorsque le circuit de commande des colonnes 4 reçoit une impulsion de démarrage d'échantillonnage HS haut pour réaliser soit l'échantillonnage 2 ou l'échantillonnage 4, le signal OE haut de début de transfert est en position basse bloquant tout transfert et l'horloge d'échantillonnage HCK haut fonctionne réalisant l1échantillonnage, au niveau du circuit de commande des colonnes 4, du signal vidéo en entrée. Pendant ce temps, le circuit de commande des colonnes bas 5 ne reçoit aucune impulsion de démarrage d'échantillonnage HS bas et aucun signal d'horloge d'échantillonnage HCK bas, mais le signal OE bas de début de transfert est en position haute permettant le transfert du signal vidéo échantillonné ECHt qui vient d'être échantilloné. A la fin de cette première ligne Lt, le circuit de commande des colonnes 5 reçoit une impulsion de début d'échantillonnage HS bas pour commencer l'échantillonnage de l'échantillon 3 à l'aide de l'horloge d'échantillonnage HCK bas. Pendant ce temps, le signal de début de transfert OE haut passe en position haute permettant le transfert vers l'écran matriciel des informations précédemment échantillonnées, à savoir le transfert d'échantillon ECH 2 représenté par TR2. L'opération est recommencée pour la ligne L3 et ainsi de suite pour toutes les lignes d'une trame, comme représenté clairement sur le chronogramme de la figure 3 où les informations échantillonnées sont référencées ECH 2, ECH 3, ECH 4, ... et les informations transférées par TRt, TR2, TR3, TR4, .... Selon une caractéristique supplémentaire de la présente invention permettant de limiter l'excursion de tension en sortie des circuits de commande des colonnes, le circuit de commande des colonnes 4 est alimenté par une tension V+ à une polarité positive tandis que le circuit de commande des colonnes 5 est alimenté par une tension V- à une polarité négative, les deux tensions étant inverses l'une de l'autre. Il est évident pour l'homme de l'art que ces tensions peuvent être inversées sans sortir du cadre de la présente invention. Dans ce cas là, il y a inversion de l'adressage des lignes à chaque trame. Ainsi, pour une trame impaire, les lignes impaires Lt, L3, ... sont adressées par le circuit de commande des colonnes haut 4 et les lignes paires L2, ..., sont adressées par le circuit de commande des colonnes bas 5. Pour une trame paire, les lignes impaires Lt, L3, ..., sont adressées par le circuit de commande des colonnes bas 5 tandis que les lignes paires L2, ..., sont adressées par le circuit de commande des colonnes haut 4. Ceci permet donc de diminuer par deux l'excursion de tension en sortie de ces circuits de commande des colonnes. REVENDICATIONS 1. Ecran matriciel comportant une pluralité de cellules électro-optiques arrangées en lignes et en colonnes, chaque cellule étant connectée à un conducteur de ligne (Lt à Lm) et à un conducteur de colonne (Ct à Cn) par un élément de commutation (1), caractérisé en ce que chaque extrémité des conducteurs de colonne (Ct à Cn) est connectée à un circuit de commande, un des circuits de commande (4, 5) fonctionnant en mode échantillonnage de ligne pendant que l'autre fonctionne en mode transfert et vice et versa. 2. Ecran selon la revendication l, caractérisé en ce que chaque circuit de commande est contrôlé par une impulsion de début d'échantillonnage et un signal de début de transfert, ces signaux étant reçus une ligne sur deux et avec un décalage d'une ligne entre eux. 3. Ecran selon l'une quelconque des revendications t et 2, caractérisé en ce qu'un des circuits de commande est alimenté par une tension (V+) présentant une première polarité et l'autre circuit de commande est alimenté par une tension (V-) présentant une polarité inverse.