FR 2681993 A1 19930402 FR 9211537 A 19920928 CIRCUIT DE SOURCE DE COURANT A TRANSISTORS AYANT DES TYPES DE CONDUCTIVITE DIFFERENTS ET PROCEDE POUR FAIRE FONCTIONNER CE CIRCUIT Domaine de l'invention La présente invention concerne un circuit de source de courant et un procédé pour faire fonctionner ce circuit, et elle concerne plus particulièrement un circuit de source de courant ayant un débit de courant qui est commandé sous la dépendance d'un signal externe, ainsi qu'un procédé pour faire fonctionner ce circuit. Description de l'art antérieur Un circuit de source de courant ayant un débit de courant commandé sous la dépendance d'un signal externe est utilisé de façon classique dans divers dispositifs, comme un convertisseur numérique/analogique (N/A) du type â sommation de courant, et un circuit échantillonneurbloqueur. La figure 22 est un schéma synoptique qui montre un convertisseur N/A du type à sommation de courant, comportant des circuits de source de courant classiques. En se référant à la figure 22, on note que dans un circuit de source de courant 704, il entre un courant I provenant d'une source de tension constante, et que le courant débité est commandé par un élément de commutation 701, représenté fonctionnellement, sous la dépendance d'un signal de commande numérique externe. Dans un circuit de source de courant 705, il entre un courant 21 provenant de la source de courant constante, et le courant débité est commandé par un élément de commutation 702, représenté fonctionnellement, sous la dépendance d'un signal de commande numérique externe. De plus, dans un circuit de source de courant 706, il entre un courant 41 provenant de la source de tension constante, et le courant débité est commandé par un élément de commutation 703, représenté fonctionnellement, sous la dépendance d'un signal de commande numérique externe.La somme des courants qui circulent dans les circuits de source de courant qui sont sélectionnés sous l'effet de signaux numériques appliqués de façon externe, circule à travers une résistance de charge 600 ayant une valeur de résistance R, et la tension entre les bornes de cette résistance est prélevée à titre de tension de sortie analogique. D'autre part, la figure 23 est un schéma synoptique montrant un circuit échantillonneur-bloqueur qui comporte des circuits de source de courant classiques. Sur la figure 23, des circuits de source de courant 804, 805, 806 et 807 constituent des circuits d'attaque de pont de type bidirectionnel, qui sont destinés à attaquer un pont de diodes 801, au moyen d'une commande de commutation. La figure 24 est un schéma montrant un exemple d'un circuit de source de courant classique qui est utilisé dans un dispositif représenté sur les figures 23 et 24, et ce circuit est décrit par exemple dans le document "DATA ACQUISITION AND CONVERSION" par Vivian W-K Shen et al., Digest of Technical Papers of IEEE International Solid-State Circuits Conference, pages 188-189, février 1983. Le circuit de source de courant est un circuit de source de courant du type à une seule sortie qui peut fournir ou non un courant de sortie à partir d'une borne de sortie, sous l'effet d'un signal de commande qui est appliqué de façon externe. Sur la figure 24, une borne de sortie 100 d'un circuit de source de courant est connectée au drain d'un transistor MOS à canal N, 902. La source du transistor 902 est connectée au drain d'un transistor MOS à canal N 901, et la source du transistor 901 est reliée à la masse. Une source de tension de polarisation 921 est connectée à la grille du transistor 902. L'autre source de tension de polarisation 920 est connectée à la grille du transistor 901 par l'intermédiaire d'un chemin de conduction d'un transistor MOS à canal N 903. La grille du transistor 903 est connectée à une ligne de signal 101a, et les grilles des transistors MOS à canal N 904 et 905 sont connectées en commun à une ligne de signal 101b. Le drain du transistor 905 est connecté à une source de tension de polarisation 921 et sa source est connectée à la source du transistor 902.Le drain du transistor 904 est connecté à la grille du transistor 901 et sa source est connectée à la masse. On va maintenant décrire le fonctionnement du circuit qui est représenté sur la figure 24. Au moment de l'activation du circuit de source de courant, le potentiel sur la ligne de signal 101a prend un niveau haut ou H, et le potentiel sur la ligne de sortie 101b prend un niveau bas ou B. Ensuite, le transistor 903 devient conducteur et les transistors 904 et 905 sont bloqués, ce qui fait que les potentiels des sources de tension de polarisation 921 et 920 sont respectivement appliqués aux grilles des transistors 902 et 901. Les deux transistors 902 et 901 sont débloqués, grâce à quoi un courant circule dans les transistors 902 et 901 à partir de la borne de sortie 100. En d'autres termes, on obtient sur la borne de sortie 100 un courant qui circule dans le circuit de source de courant. Au moment de la désactivation du circuit de source de courant, le potentiel sur la ligne de signal 101a prend un niveau B, et le potentiel sur la ligne de signal 101b prend un niveau H. Ensuite, le transistor 903 se bloque et les transistors 904 et 905 se débloquent, ce qui fait que les grilles des transistors 902 et 901 sont connectées aux sources respectives. I1 en résulte que les transistors 902 et 901 se bloquent et le courant qui circule dans le circuit de source de courant devient égal à zéro. La figure 25 est un schéma de circuit montrant un autre exemple d'un circuit de source de courant classique, qui est décrit par exemple dans le document "An 80 MHz 8-bit CMOS D/A Converter" par T. Miki et al., IEEE Journal of Solid-State Circuit, Vol. SC-21, n" 6, pages 983-988, décembre 1986. En se référant à la figure 25, on note qu'une borne de sortie positive 100a et une borne de sortie complémentaire 100b d'une source de courant sont connectées aux drains de transistors MOS à canal N respectifs 902a et 902b. Les sources des transistors 902a et 902b sont connectées en commun au drain du transistor MOS à canal N 901, et la source du transistor 901 est connectée à la masse. Une source de tension de polarisation 921 est connectée aux grilles des transistors MOS à canal N 902a et 902b par l'intermédiaire de portes de transmission respectives 906a et 906b. Les grilles des transistors 902a et 902b sont connectées aux drains des transistors MOS à canal N respectifs 907a et 907b, et les sources des transistors 907a et 907b sont connectées à la masse. Une autre source de tension de polarisation 920 est connectée à la grille du transistor 901. Une ligne de signal 101a est connectée à la grille d'un transistor MOS à canal N qui constitue la porte de transmission 906a, à la grille d'un transistor MOS à canal P qui constitue la porte de transmission 906b, et à la grille du transistor 907. D'autre part, la ligne de signal 101b est connectée à la grille d'un transistor MOS à canal N qui constitue la porte de transmission 906b, à la grille d'un transistor MOS à canal P qui constitue la porte de transmission 906a, et à la grille du transistor 907a. On va maintenant décrire le fonctionnement du circuit qui est représenté sur la figure 25. Le circuit de source de courant est un circuit de source de courant d'un type à sortiescomplémentaires,qui fournit un courant de sortie à partir de l'une ou l'autre des bornes de sortie 100a ou 100b. Lorsqu'on tente d'obtenir un courant à partir de la borne de sortie 100a, la ligne de signal 101a passe au niveau H et la ligne 101b passe au niveau B.La porte de transmission 906a et le transistor MOS à canal N 907b sont débloqués, la porte de transmission 906b et le transistor MOS à canal N 907a sont bloqués, la grille du transistor 902a reçoit le potentiel de la source de tension de polarisation 921, et la grille du transistor 902b est reliée à la masse. I1 en résulte qu'un courant circule dans les transistors 902a et 901, à partir de la borne de sortie 100a, et qu'un chemin allant de la borne 100b vers le transistor 902b est placé dans un état non conducteur. Au contraire, lorsqu'on tente d'obtenir un courant à partir de la borne de sortie 100b, la ligne de signal 101a passe au niveau B et la ligne de signal 101b passe au niveau H. La porte de transmission 906b et le transistor MOS à canal N 907a sont débloqués, la porte de transmission 906a et le transistor MOS à canal N 907b sont bloqués, la grille du transistor 902b reçoit le potentiel de la source de tension de polarisation 921, et la grille du transistor 902a est connectée à la masse. I1 en résulte qu'un courant circule dans les transistors 902b et 901, à partir de la borne 100b, et qu'un chemin allant de la borne 100a vers le transistor 902b est placé à l'état non conducteur. La figure 27 est un schéma de circuit montrant un autre exemple d'un circuit de source de courant classique, qui est décrit par exemple dans le document "A 30-MHz 10-CMOS D/A Converter" par K. Oka et al., IEICE Technical Report, Paper NO ICD-88-6, pages 39-46, 1988. En se référant à la figure 27, on note que la source d'un transistor MOS à canal N 912, le drain d'un transistor MOS à canal N 911 et la source d'un transistor MOS à canal N 913 sont connectés à un noeud commun . La grille du transistor 912 est connectée à une source de tension de polarisation 914, la grille du transistor 911 est connectée à une source de tension de polarisation 915, et la grille du transistor 913 est connectée à une ligne de signal 101a. Le drain du transistor 912 est connecté à une borne de sortie 100, la source du transistor 911 est connectée au potentiel de la masse, et le drain du transistor 913 est connecté à un potentiel de source de tension VDD On va maintenant décrire le fonctionnement du circuit qui est représenté sur la figure 27.Dans le circuit qui est représenté sur la figure 27, les transistors 912 et 913, ayant le même type de conductivité, constituent une paire différentielle. De façon générale, le courant de drain du transistor 912 est supérieur à celui du transistor 913 lorsque le potentiel sur la ligne de signal 101a est inférieur au potentiel de la source de tension de polarisation 914, tandis que le courant de drain du transistor 913 est supérieur à celui du transistor 912 lorsque le potentiel sur la ligne de signal 101a est supérieur au potentiel de la source de tension de polarisation 914. En particulier, on doit considérer ici le cas dans lequel l'amplitude du changement de potentiel sur la ligne de signal 101a est une amplitude logique normale. Dans un tel cas, lorsque le potentiel sur la ligne de signal 101a passe au niveau B, le courant de drain du transistor 911 circule seulement à partir du transistor 912, ce qui fait qu'un courant circule à partir de la borne de sortie 100 vers des chemins de conduction des transistors 912 et 911. En d'autres termes, on obtient à partir de la borne de sortie 100 un courant qui entre dans le circuit de source de courant. D'autre part, lorsque le potentiel sur la ligne de signal 101a passe au niveau H, le courant de drain du transistor 911 circule seulement à partir du transistor 913, ce qui fait que la valeur du courant qui entre dans le circuit de source de courant devient égale à zéro. On a rencontré les problèmes suivants dans les circuits de source de courant classiques, réalisés de la manière décrite ci-dessus. Dans un circuit classique du type à une seule sortie, représenté sur la figure 24, la condition de conduction/blocage des transistors 903 et 905 est commandée par des signaux présents sur les lignes de signal 101a et 101b, ce qui fait que le courant des transistors 901 et 902, constituant un chemin de circulation de courant, est commandé indirectement.D'autre part, dans un circuit classique du type à sortiescomplémentairesqui est représenté sur la figure 25, la condition de conduction/blocage des transistors 907a et 907b et des portes de transmission 906a et 906b, est commandée par des signaux présents sur les lignes de signal 101a et 101b, ce qui a pour effet de commander indirectement le courant des transistors 901, 902a et 902b, constituant un chemin de circulation de courant. Plus précisément, dans les circuits de source de courant classiques envisagés ci-dessus, du fait que la condition de conduction/blocage de transistors qui constituent un chemin de circulation de courant est commandée indirectement, cinq et neuf transistors sont respectivement nécessaires dans un type à une seule sortie et dans un type à sortiescomplémentaires.Ceci occasionne un problème qui consiste en ce que le nombre total de dispositifs constituant un circuit de source de courant est augmenté. Dans un circuit classique du type à une seule sortie qui est représenté sur la figure 27, le nombre de transistors est réduit à trois, tandis que deux sources de tension de polarisation sont toujours exigées. Ceci conduit à une simplification insuffisante de la structure du circuit de source de courant. En outre, dans le circuit classique du type à une seule sortie qui est représenté sur la figure 27, le transistor 911 est toujours conducteur, même lorsque le potentiel sur la ligne de signal 101a est au niveau H, et le courant de sortie sur la borne de sortie 100 est égal à zéro. Ceci entraîne une consommation de puissance accrue. Un but de la présente invention est de procurer un circuit de source de courant qui est conçu de façon à réduire le nombre de dispositifs. Un autre but de la présente invention est de procurer un circuit de source de courant qui est conçu de façon à fonctionner à une vitesse élevée, ainsi qu'un procédé pour faire fonctionner ce circuit. Un autre but encore de la présente invention est de procurer un circuit de source de courant qui est conçu de façon à stabiliser une tension de sortie, ainsi qu'un procédé pour faire fonctionner ce circuit. Un autre but encore de la présente invention est de procurer un circuit de source de courant dans lequel on puisse diminuer le potentiel de la source de tension tout en maintenant un fonctionnement rapide, ainsi qu'un procédé pour faire fonctionner ce circuit. Brièvement, la présente invention consiste en un circuit de source de courant comprenant des premier et second transistors qui établissent un premier chemin de circulation de courant série entre une source d'un premier potentiel constant et une borne de courant de sortie, et un troisième transistor ayant un type de conductivité opposé à celui du second transistor, pour établir un second chemin de circulation de courant série entre une source d'un second potentiel constant et une borne de conduction du premier transistor. Une électrode de commande du premier transistor reçoit un signal correspondant à un troisième potentiel constant, et des électrodes de commande des second et troisième transistors sont connectées de façon à recevoir une tension de commande, pour commander l'état de fonctionnement de la source de courant. Un circuit de source de courant conforme à un autre aspect de la présente invention comporte une première borne de sortie qui fournit un courant de sortie, une première source de tension de polarisation, un premier dispositif à semiconducteurs ayant une première borne de conduction, et une seconde borne de conduction et une borne de commande, un second dispositif à semiconducteurs ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, un troisième dispositif à semiconducteurs ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et qui est d'un type de conductivité opposé à celui du second dispositif à semiconducteurs, et dans ce circuit la première borne de conduction du premier dispositif à semiconducteurs, la seconde borne de conduction du second dispositif à semiconducteurs et la seconde borne de conduction du troisième dispositif à semiconducteurs sont connectées à un noeud commun, la seconde borne de conduction du premier dispositif à semiconducteurs est connectée à la première borne de sortie, la borne de commande du premier dispositif à semiconducteurs est connectée à la première source de tension de polarisation, et le circuit de source de courant comporte en outre un circuit qui commande de façon dynamique la conduction des second et troisième dispositifs à semiconducteurs sous l'effet d'un signal externe. Dans un circuit de source de courant conforme à la présente invention, lorsqu'on tente d'obtenir un courant de sortie, le second dispositif à semiconducteurs est placé à l'état conducteur et le troisième dispositif à semiconducteurs est placé à l'état non conducteur, sous l'effet d'un signal externe. Ceci fait circuler un courant dans un chemin de courant des premier et second dispositifs à semiconducteurs, et le premier dispositif à semiconducteurs stabilise un courant de sortie. Lorsque le courant de sortie doit être interrompu, le second dispositif à semiconducteurs est placé à l'état non conducteur et le troisième dispositif à semiconducteurs est placé à l'état conducteur sous l'effet d'un signal externe.Ceci fait passer à l'état non conducteur un chemin de circulation de courant des premier et second dispositifs à semiconducteurs, et la première borne de conduction du premier dispositif à semiconducteurs est chargée ou déchargée par l'intermédiaire du troisième dispositif à semiconducteurs. I1 en résulte qu'il est possible de faire fonctionner à une vitesse élevée un circuit de source de courant qui est constitué par un petit nombre de dispositifs. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels La figure 1 est un schéma de circuit montrant un circuit de source de courant conforme à un premier mode de réalisation de la présente invention. La figure 2 est une représentation graphique destinée à l'explication du premier mode de réalisation de la présente invention. La figure 3 est un schéma de circuit montrant une version modifiée du premier mode de réalisation. La figure 4 est un schéma de circuit montrant un circuit de source de courant conforme à un second mode de réalisation de la présente invention. La figure 5 est un schéma de circuit montrant un circuit de source de courant conforme à un troisième mode de réalisation de la présente invention. La figure 6 est un schéma de circuit montrant un circuit de source de courant conforme à un quatrième mode de réalisation de la présente invention. La figure 7 est un schéma de circuit montrant un circuit de source de courant conforme à un cinquième mode de réalisation de la présente invention. La figure 8 est un diagramme séquentiel qui est destiné à l'explication du fonctionnement du troisième mode de réalisation de la présente invention. La figure 9 est un diagramme séquentiel qui est destiné à l'explication du fonctionnement du quatrième mode de réalisation de la présente invention. La figure 10 est un diagramme séquentiel qui est destiné à l'explication du fonctionnement du cinquième mode de réalisation de la présente invention. La figure 11 est un schéma de circuit montrant un circuit de source de courant conforme à un sixième mode de réalisation de la présente invention. La figure 12 est un schéma de circuit montrant un circuit de source de courant conforme à un septième mode de réalisation de la présente invention. La figure 13 est un schéma de circuit montrant un circuit de source de courant conforme à un huitième mode de réalisation de la présente invention. La figure 14 est un schéma de circuit montrant un circuit de source de courant conforme à un neuvième mode de réalisation de la présente invention. La figure 15 est un schéma de circuit montrant un circuit de source de courant conforme à un dixième mode de réalisation de la présente invention. La figure 16 est un schéma de circuit montrant un circuit de source de courant conforme à un onzième mode de réalisation de la présente invention. La figure 17 est un schéma de circuit montrant un circuit de source de courant conforme à un douzième mode de réalisation de la présente invention. La figure 18 est un schéma de circuit montrant une première structure d'une source de tension de polarisation qui convient pour la présente invention. La figure 19 est un schéma de circuit montrant une seconde structure d'une source de tension de polarisation qui convient pour la présente invention. La figure 20 est un schéma de circuit montrant une troisième structure d'une source de tension de polarisation qui convient pour la présente invention. La figure 21 est un tableau destiné à l'explication du fonctionnement du dixième mode de réalisation. La figure 22 est un schéma de circuit montrant un exemple d'un convertisseur N/A qui utilise des circuits de source de courant classiques. La figure 23 est un schéma de circuit montrant un exemple d'un circuit échantillonneur-bloqueur qui utilise des circuits de source de courant classiques. La figure 24 est un schéma de circuit montrant la structure d'un circuit de source de courant classique. La figure 25 est un schéma de circuit montrant une autre structure d'un circuit de source de courant classique. La figure 26 est une représentation graphique destinée à l'explication des caractéristiques générales d'un transistor. La figure 27 est un schéma de circuit montrant une structure supplémentaire d'un circuit de source de courant classique. La figure 28 est un schéma de circuit montrant la structure d'un circuit de source de courant qui est réalisé en développant le circuit classique de la figure 27. La figure 29 est une table de vérité que l'on utilise pour l'activation/désactivation du circuit de source de courant. La figure 30 est un schéma de circuit d'un exemple d'un circuit logique de commande qui est prévu pour l'utilisation dans l'exemple classique de la figure 27. La figure 31 est un schéma de circuit d'un exemple d'un circuit logique de commande qui est prévu pour l'utilisation dans le premier mode de réalisation de la figure 1. La figure 32 est un schéma de circuit d'une version modifiée du premier mode de réalisation, dans laquelle un transistor MOS est remplacé par un transistor bipolaire. En se référant maintenant à la figure 1, qui est un schéma d'un circuit de source de courant conforme à un premier mode de réalisation de la présente invention, on note que la source d'un transistor MOS à canal N 2, le drain d'un transistor MOS à canal N 1 et le drain d'un transistor MOS à canal P 3 sont connectés à un noeud commun. La grille du transistor 2 est connectée à une source de tension de polarisation 21, et les grilles des transistors 1 et 3 sont connectées à une ligne de signal 10 la. La source du transistor 1 est connectée à un premier potentiel constant (qui est un potentiel de masse dans ce mode de réalisation), et la source du transistor 3 est connectée à un second potentiel constant (qui est un potentiel de source de tension VDD dans ce mode de réalisation). On va maintenant décrire le fonctionnement du premier mode de réalisation représenté sur la figure 1. Lorsqu'un circuit de source de courant doit être activé, le potentiel sur la ligne de signal 101a passe au niveau H. Le transistor 1 devient conducteur et le transistor 3 devient non conducteur, ce qui fait qu'un courant circule à partir d'une borne de sortie 100, vers un chemin de conduction des transistors 2 et 1. En d'autres termes, on obtient sur la borne de sortie 100 un courant qui entre dans le circuit de source de courant. D'autre part, lorsque le circuit de source de courant doit être désactivé, le potentiel sur la ligne de signal 101a passe au niveau B. Le transistor 1 devient non conducteur et le conducteur 3 devient conducteur. Immédiatement après ceci, bien qu'un courant circule vers la source du transistor 2, à partir des transistors 2 et 3, du fait que le transistor 1 est bloqué, la tension de source Vx du transistor 2 augmente rapidement et la tension grille-source du transistor 2 devient inférieure à une valeur de seuil VTH I1 en résulte que le transistor 2 se bloque, et la valeur du courant de sortie dans le circuit de source de courant devient égale à 0. Comme indiqué au paragraphe "Description de l'art antérieur", dans le circuit classique du type à une seule sortie qui est représenté sur la figure 24, bien que le chemin de courant de sortie soit placé à l'état bloqué et qu'aucune puissance électrique ne soit consommée lorsque le circuit de source de courant est désactivé, ce circuit nécessite néanmoins cinq transistors et deux sources de tension de polarisation. D'autre part, dans le circuit classique du type à une seule sortie qui est représenté sur la figure 27, bien que le nombre de transistors soit réduit à trois, une puissance électrique est consommée même lorsque le circuit de source de courant est désactivé. Au contraire, dans le premier mode de réalisation qui est représenté sur la figure 1, le nombre de transistors et le nombre de sources de tension de polari sation sont réduits respectivement à trois et un, et de plus, le transistor 1 est bloqué et aucune puissance électrique ntest consommée lorsque le circuit de source de courant est désactivé. La figure 2 représente une caractéristique qui est destinée à l'explication du fonctionnement du mode de réalisation représenté sur la figure 1. On expliquera ciaprès, en se référant à la figure 2, la raison pour laquelle le transistor MOS à canal P 3 est incorporé. En premier lieu, on va considérer le cas dans lequel un circuit de source de courant semblable à celui de la figure 1 ne comporte pas le transistor 3. La ligne en pointillés sur la figure 2 montre la relation entre le potentiel de source Vx et le courant de drain ID du transistor 2 dans ce cas. Lorsque le potentiel sur la ligne de signal 101a passe au niveau B dans le but de désactiver le circuit de source de courant, le potentiel de source Vx du transistor 2 est augmenté par le courant qui circule dans le transistor 2, même en l'absence du transistor 3.Dans cet état, un courant qui est appliqué à la source du transistor 2 est exactement égal au courant de sortie 1out qui entre à partir de la borne de sortie 100. Par conséquent, la variation de Vx diminue et la vitesse de stabilisation du courant 1out est également réduite proportionnellement à la diminution du courant de sortie 1out qui tend vers zéro, du fait d'une augmentation du potentiel de source Vx du transistor 2. On va maintenant considérer le cas dans lequel le transistor 3 est incorporé conformément à la présente invention. La ligne continue de la figure 2 montre la relation entre le potentiel de source Vx du transistor 2 et le courant de drain ID du transistor 3 dans ce cas. Dans le cas de la figure 1, du fait qu'un chemin pour la charge/décharge de la source du transistor 2 est établi autrement que par le chemin de courant de sortie, du fait de l'incorporation du transistor 3, le courant qui traverse le transistor 3 contribue également au changement du potentiel de source Vx du transistor 2. En d'autres termes, le courant qui entre dans le transistor 2 continue à circuler jusqu'à ce que le potentiel de source Vx du transistor 2 devienne égal au potentiel de source du transistor 3, c'est-à-dire le potentiel de source de tension VDD Par conséquent, comme le montre la ligne continue sur la figure 2, même si le courant de sortie 1out tend vers zéro, le changement du potentiel de source Vx ne diminue pas, ce qui a pour effet d'accélérer la réponse transitoire du circuit de source de courant. I1 est nécessaire qu'un circuit de source de courant fournisse un courant de sortie presque constant, indépendamment de la variation de tension d'une borne de sortie. En relation avec le premier mode de réalisation, on décrira des caractéristiques générales d'un transistor avant d'expliquer comment on procède pour rendre le potentiel constant. Dans divers transistors tels qu'un transistor MOS, un transistor bipolaire, un transistor à effet de champ à jonction ou JEFT, etc., il existe des régions de fonctionnement ayant des taux de variation go de valeur élevée et de valeur faible, pour le courant de drain (collecteur), sous l'effet d'une variation de tension drain-source (collecteur-émetteur). Alors qu'une région ayant un taux de variation go faible est généralement appelée région de saturation dans le cas d'un transistor MOS, c'est une région ayant un taux de variation go élevé qui est appelée région de saturation dans le cas d'un transistor bipolaire. Pour éviter une telle confusion, on appellera ci-après région à courant constant une région ayant un taux de variation go faible, tandis qu'on appellera région à courant non constant la région restante.La figure 26 montre des caractéristiques d'un transistor de type général. Sur la figure 26, la pente de la courbe montre le taux de variation go. Dans le cas d'un transistor MOS, lorsque la tension drain-source VDS et la tension grille-source VGS satisfont la relation (1) suivante, le courant de drain ID est donné de façon approchée par la relation (2) VDS > VGS TH (1) 1D ( 0/2) (VGS - VTH) 2 (1 + VDs/VA) (2) dans laquelle ss est un facteur qui est proportionnel à la largeur de canal et inversement proportionnel à la longueur de canal d'un transistor MOS, et V A est une tension de modulation de longueur de canal, qui est presque proportionnelle à la longueur de canal.Par conséquent, le paramètre go est donné dans ces conditions par la relation suivante go = dID/dVDs = ID / (VDS A VA) (3) La relation (4) est valable dans une région à courant non constant. Lorsque cette relation est valable, le courant de drain ID est donné de façon approchée par la relation (5) VDS GS 1D (ss/2) [2 (VGS - VTH) VDS VDS (5) Par conséquent, go dans ces conditions est donné par la relation suivante go = dID / dVDS = ss (VGS - VTH - VDS) (6) De plus, lorsque deux transistors sont connectés en cascade à un chemin de courant, comme dans des exemples classiques qui sont représentés sur les figures 24 et 25 et dans le premier mode de réalisation qui est représenté sur la figure 1, le taux de variation Go du courant de sortie en fonction d'une variation de tension sur une borne de sortie, est donné par la relation suivante Go = golgo2 / (gm2 + go2 + go2) (7) dans laquelle gol et go2 sont respectivement le paramètre go du transistor 1 et le paramètre go du transistor 2, et gm2 est le taux de variation de la tension de drain du transistor 2 sous l'effet d'une variation de tension entre la grille et la source, c'est-à-dire la conductance mutuelle. Par conséquent, si l'un ou l'autre des paramètres gol et go2, ou les deux, sont faibles, Go devient également faible, ce qui améliore les caractéristiques de courant constant d'une source de courant. Dans la présente invention, on fait fonctionner au moins le transistor 2 dans une région à courant constant. Par conséquent, conformément à la relation (1), on peut définir la tension Voutmin de façon à satisfaire la relation suivante VOUtmin > VG2 - VTH2 (8) dans laquelle Voutmin est la tension minimale admissible de la borne de sortie, VG2 est la tension de grille du transistor 2, c'est-à-dire la tension de sortie d'une source de tension de polarisation, et VTH2 est une valeur de seuil du transistor 2. Par exemple, lorsqu'une résistance de charge est une résistance ayant une valeur RL et ayant une extrémité connectée au potentiel de source de tension VDD et l'autre extrémité connectée à la borne de sortie 100, le potentiel de la borne de sortie est égal à VDD lorsque le circuit de source de courant est désactivé, et le potentiel de la borne de sortie est égal à VDD - RLIoUt lorsque le circuit de source de courant est activé.On peut définir diverses constantes, telles que RL, Tout, VG2, de façon à satisfaire la relation suivante Voutmin VDD - OUT > VG2 - VTH2 outmin TH Lorsque la relation (8) est satisfaite, on obtient la relation suivante go2 = 1out / (VDS2 + VA (9) dans laquelle VDS2 est une tension qui est présente entre le drain et la source du transistor 2, et VA2 est une tension de modulation de longueur de canal du transistor 2. D'autre part, le rapport entre la variation tout du courant de sortie, et Tout, lorsque la tension sur la borne de sortie varie dans la plage de #Vout, est donné par la relation suivante out / 1out = # Vout Go/but (10) Si l'on suppose que gol est infini dans la relation (7), à titre d'exemple extrême, on obtient la relation suivante go = go2 (11) Par conséquent, la relation suivante est véri fiée IoUt/IoUt = #Vout . go2/IOut = zVout/(VDS2 + VA2) (12) La valeur de VA2 devient plus élevée lorsque la longueur de grille du transistor 2 augmente de plus en plus.Cependant, à titre de valeur pratique, si l'on suppose que VA = 300V (ce qui est aisément obtenu avec une longueur de grille d'environ 10 pm, conformément à la technologie de fabrication actuelle des semiconducteurs), et si l'on suppose en outre que VDS2 = 2V et que tVOUt = 1V, on obtient l'excellente caractéristique de courant constant suivante tout / out 0,33% Bien que le calcul ci-dessus soit effectué en supposant que gol est infini, ce paramètre est en réalité fini.Par conséquent, indépendamment du fait que l'état de fonctionnement du transistor 1 soit dans une région à courant constant, les caractéristiques de courant constant d'une source de courant sont encore davantage améliorées que dans l'exemple décrit ci-dessus, par l'existence du transistor 1 lui-même. Comme le montre la figure 3, lorsqu'un transistor 2e (un transistor MOS à canal N dans ce mode de réalisation), qui est de la même sorte et qui a le même type de conductivité que le transistor 2, ou un transistor (par exemple un transistor NPN, etc.), qui est d'une sorte différente et qui a un type de conductivité correspondant à celui du transistor 1, est connecté en cascade avec le côté drain du transistor 2, tandis que la grille (ou la base) est polarisée par une source de tension de polarisation 21e, les caractéristiques de courant constant sont encore améliorées davantage, du fait que le taux de variation Goc du courant de sortie en fonction de la variation de la tension de la borne de sortie 100 après la connexion en cascade, est donné par la relation suivante, semblable à la relation (7) qui est relative au taux de variation Go avant la connexion en cascade. Dans la relation suivante, gm3 et go3 sont les paramètres gm et go d'un transistor nouvellement connecté. Goc = Gogo3 / (gm3 + Go + go3) ( Go Comme décrit ci-dessus, et conformément à la présente invention, on obtient des caractéristiques de courant constant pour un circuit de source de courant en faisant fonctionner au moins le transistor 2 dans une région à courant constant. D'autre part, il est préférable de faire fonctionner le transistor 1 dans une région à courant non constant, dans le but d'obtenir un fonctionnement à vitesse élevée, ainsi qu'un plus faible potentiel de source de tension VDD. Ainsi, lorsque le circuit de source de courant est activé, il est nécessaire que la tension de source Vx du transistor 2, au moins, se stabilise pour que la sortie se stabilise.La constante de temps r x de ce noeud est donnée par la relation suivante: tx = Cx / (gm2 + gol) (13) dans laquelle Cx est une capacité parasite. Par conséquent, alors que la constante de temps est élevée et la stabilisation de la sortie est lente dans une région à courant constant dans laquelle gol est faible, la vitesse de réponse du circuit de source de courant augmente dans une région à courant non constant dans laquelle gol est élevé, du fait que gol produit un effet de réduction de la constante de temps. On peut faire fonctionner le transistor 1 dans une région à courant non constant en procédant de la manière suivante. Plus précisément, la relation suivante découle de la relation (2), du fait que le transistor 2 fonctionne dans une région à courant constant Vx = GG2 - VTH2 (21out / p 2)1/2 (14) Dans cette relation p 2 est la paramètre fi du transistor 2. Dans la relation ci-dessus, on suppose que VA est infinie pour simplifier le calcul. IoUt est une valeur désirée de courant de sortie. Pour faire fonctionner le transistor 1 dans une région à courant non constant, il est nécessaire que soit vérifiée la relation suivante VG 1 VTH1 = VG - VTH2 - (2Iout / ss2)1/2 (15) dans laquelle VG1 est la tension de grille du transistor 1 et VTH1 est le seuil du transistor 1 lorsque la source de courant est activée. Par conséquent, si VG2 est fixée à une valeur faible appropriée, la relation (15) est satisfaite. I1 est également possible de diminuer ss2 en donnant à la largeur de grille une valeur faible appropriée, ce que l'on peut réaliser aisément. I1 est plus préférable de diminuer V G2, du fait que la valeur minimale admissible de la plage de tension de sortie qu'exprime la relation (8) devient plus faible. Dans ce mode de réalisation en particulier, du fait que VG1 dans un état actif est égale au potentiel de niveau H sur la ligne de signal 101a, c'est-à-dire le potentiel de source de tension, la relation (15) a un plus grand terme du côté gauche et la réalisation est plus aisée. Le courant de sortie IoUt est donné par la relation suivante, d'après la relation (5) Iout = ( ss1/2) [2 (VGl - VTH1) VX Vx] (16) en désignant par ss 1 le paramètre ss du transistor 1. Par conséquent, le courant de sortie 1out est obtenu en éliminant Vx entre les relations (14) et (16). En d'autres termes, bien que 1out dépende de (3î, (32, VG1 et V G2, on peut aisément fixer IoUt à une valeur désirée, en ajustant ces paramètres de façon appropriée dans la plage dans laquelle la relation (15) est satisfaite. La plus faible valeur minimale admissible VOUtmin du circuit de source de courant, comme décrit cidessus, permet de diminuer le potentiel de source de tension VDD d'une source de tension (non représentée) qui est connectée à la borne de sortie 100. A cet égard, si on fait fonctionner le transistor 911 dans la région à courant non constant, dans le but de diminuer le potentiel de source de tension VDD dans le circuit classique du type à une seule sortie qui est représenté sur la figure 7, il apparaîtra un problème consistant en ce que la consommation de puissance dans l'état désactivé du circuit devient plus élevée que dans l'état activé du circuit. Plus précisément, dans le circuit classique qui est représenté sur la figure 27, le courant de sortie sur la borne de sortie 100 est interrompu en faisant passer au niveau H le potentiel sur la grille du transistor MOS à canal N 913, comme décrit dans la description de l'art antérieur. I1 en résulte que la tension drain-source du transistor 913 devient plus élevée lorsque le courant de sortie est dans l'état bloqué. Par conséquent, le courant de drain du transistor 911 est fortement augmenté lorsque l'on fait fonctionner le transistor 911 dans la région à courant non constant. I1 en résulte qu'il est difficile de diminuer le potentiel de source de tension VDD en faisant fonctionner le transistor 911 dans la région à courant non constant, du fait que la consommation de puissance dans l'état désactivé du circuit augmente fortement. Au contraire, conformément au premier mode de réalisation de la présente invention, on peut diminuer le potentiel de source de tension VDD qui est appliqué à la borne de sortie 100, en faisant fonctionner le transistor 1 dans la région à courant non constant. En plus de l'obtention d'une vitesse élevée par l'incorporation du transistor 8, comme décrit ci-dessus, et de l'obtention d'une vitesse élevée en faisant fonc tionner le transistor 1 dans une région à courant non constant, comme décrit ci-dessus, un circuit de source de courant conforme à la présente invention fonctionne avec une vitesse élevée pour les raisons suivantes. Plus précisément, aussi bien dans les exemples classiques que dans la présente invention, il est nécessaire d'utiliser un transistor ayant une longueur de grille relativement élevée pour au moins un transistor de l'ensemble de transistors qui constituent un circuit de source de courant, et il est nécessaire de faire fonctionner ce transistor dans une région à courant constant. D'autre part, du fait qu'un transistor ayant une longueur de grille élevée provoque souvent une augmentation de la capacité de grille, la vitesse est réduite lorsque ce transistor est attaqué de façon dynamique. Cependant, dans la présente invention, la grille du transistor 2 ayant une longueur de grille élevée n'est pas attaquée de façon dynamique, du fait qu'elle est maintenue à un potentiel constant par la source de tension de polarisation 21. Dans la présente invention, les transistors 1 et 3, dont la longueur de grille peut être courte, sont conçus pour être attaqués de façon dynamique. Par conséquent, on obtient une vitesse de fonctionnement plus élevée dans un circuit de source de courant conforme à la présente invention. La figure 4 est un schéma de circuit montrant un circuit de source de courant conforme à un second mode de réalisation de la présente invention, et cette figure montre un exemple dans lequel la présente invention est appliquée à un circuit de source de courant d'un type à sortiescomplémentaires.En se référant à la figure 4, on note que chacun des circuits qui sont formés par les transistors la, 2a et 3a et par les transistors Ib, lbr 2b et 3b, est un circuit ayant une structure identique à celle du premier mode de réalisation représenté sur la figure 1. Cependant, les grilles des transistors 2a et 2b sont connectées en commun à la même source de tension de polarisation 21. Des signaux numériques complémentaires sont appliqués aux lignes de signal 101a et 101b. En d'autres termes, lorsque la ligne de signal 101a est au niveau H et la ligne de signal 101b est au niveau B, le circuit de source de courant qui est formé par les transistors la, 2a et 3a est activé, et le circuit de source de courant qui est formé par les transistors lb, 2b et 3b 31 > est désactivé. Inversement, lorsque la ligne de signal 101a est au niveau B et la ligne de signal 101b est au niveau H, le circuit de source de courant qui est formé par les transistors 1A, 2a et 3a est désactivé, et le circuit de source de courant qui est formé par les transistors lb, 2b et 3b 31 > est activé. Du fait que les grilles des transistors 2a et 3b sont connectées en commun à la même source de tension de polarisation 21, les bornes de sortie 100a et 100b fournissent des courants de sortie égaux. Comme décrit cidessus, le second mode de réalisation représenté sur la figure 4 constitue un circuit de source de courant d'un type à sorties complémentaires. On va considérer le cas dans lequel deux circuits classiques du type à une seule sortie de la figure 27 sont combinés pour former un circuit de source de courant développé, prévu pour être attaqué de façon complémentaire. La figure 8 montre un tel circuit, formé par la combinaison de deux circuits classiques de la figure 27, qui n'est pas réellement connu à l'heure actuelle. En comparant le circuit qui est ainsi formé et le second mode de réalisation qui est représenté sur la figure 4, on note que le nombre de sources de tension de polarisation dans le second mode de réalisation est réduit à une source seulement, comme dans le premier mode de réalisation décrit ci-dessus. Dans le circuit qui est représenté sur la figure 28, de la puissance électrique est toujours consommée indépendamment de l'état activé/désactivé du circuit de source de courant, pour la raison décrite précédemment, en relation avec le circuit classique du type à une seule sortie qui est représenté sur la figure 27. Plus précisément, la consommation de puissance dans l'état désactivé du circuit de source de courant est fortement augmentée lorsque l'on fait fonctionner le transistor 911 dans la région à courant non constant, dans le but de diminuer le potentiel de source de tension. Au contraire, dans le second mode de réalisation qui est représenté sur la figure 4, il faut noter que lorsque le circuit de source de courant qui se trouve d'un côté (par exemple le circuit qui comprend les transistors la, 2a et 3a) est activé dans le but de produire un courant de sortie sur la borne de sortie 100, aucune puissance électrique n'est consommée dans le circuit de source de courant qui se trouve de l'autre côté et qui est désactivé (par exemple le circuit qui comprend les transistors lb, 2b et 3b). I1 faut également noter que le potentiel de source de tension VDD peut être diminué sans augmenter la consommation de puissance, dans ce second mode de réalisation, en faisant fonctionner les transistors la et lb dans la région à courant non constant. Les figures 5 et 6 sont des schémas qui représentent des circuits de source de courant respectivement conformes à un troisième mode de réalisation et un quatrième mode de réalisation de la présente invention. Dans ces modes de réalisation des figures 5 et 6, on a pour but d'atténuer l'influence d'un biais qui se produit dans les signaux complémentaires qui commandent une source de courant, c'est-à-dire que des changements logiques des deux lignes de signal se produisent à des instants qui présentent une légère différence mutuelle. Dans le troisième mode de réalisation qui est représenté sur la figure 5, la grille du transistor 3a est connectée au drain du transistor 3b, et la grille du transistor 3b est connectée au drain du transistor 3a. Ceci mis à part, le troisième mode de réalisation est identique au second mode de réalisation qui est représenté sur la figure 4. La figure 8 est un diagramme séquentiel qui est destiné à l'explication du fonctionnement du troisième mode de réalisation. On décrira ci-après le fonctionnement du circuit qui est représenté sur la figure 5, en se référant à la figure 8. Sur la figure 8, Sa et Sb désignent des niveaux logiques dans les lignes de signal respectives 101a et 101b, Vxa et Vxb désignent des potentiels de source des transistors respectifs 2a et 2b, et I et I désignent des courants de sortie qui sont out a et out 1 > respectivement obtenus sur les bornes de sortie 100a et 100b. Vx en ordonnée est le potentiel de source, qui est donné par la relation (14), pour le transistor 2a ou le transistor 2b, lorsque la source de courant est activée, et 1out est le courant de sortie lorsque la source de courant est activée. En se référant à la partie (a) de la figure 8, on suppose que dans les conditions initiale Sa est au niveau B et Sb est au niveau H. A ce moment, le transistor la est bloqué et le transistor lb est débloqué. Comme le montre la partie (b) de la figure 8, Vxa est la tension de source VDD et Vxb est le paramètre Vx qui est donné par la relation (14). Cet état est maintenu par le transistor 3b qui est bloqué par Vxa (= VDD), et par le transistor 3a qui est débloqué par Vxb (= Vx).Par conséquent, comme le montre la partie (c) de la figure 8, le courant 1out a de la borne de sortie 100a devient égal à 0 et le courant 1out b de la borne de sortie 100b devient égal à une valeur prédéterminée 1out Comme le montre la partie (a) de la figure 8, lorsque Sa passe au niveau H, le transistor la est débloqué et Vxa présente une transition descendante, comme le montre la partie (b) de la figure 8. Du fait que ceci a pour effet de débloquer le transistor 3b, Vxb augmente tandis que le courant 1out b commence à diminuer, même si Sb est toujours au niveau H. Lorsque Sb passe au niveau B (partie (a) de la figure 8), le transistor lb est bloqué. Simultanément, Vxa converge vers la valeur Vx qui est donnée par la relation (14), et Vxb converge vers la tension de source VDD (partie (b) de la figure 8). Cet état est maintenu par le transistor 3b qui est débloqué par Vxa (= Vx), et par le transistor 3a qui est bloqué par Vxb (= VDD) Par conséquent, le courant IoUt a de la borne de sortie 100a devient égal à IoUt et le courant 1out b de la borne de sortie 100b devient égal à 0. Comme décrit ci-dessus, dans le troisième mode de réalisation qui est représenté sur la figure 5, même si un biais apparaît dans des signaux complémentaires et s'il apparaît une période au cours de laquelle les deux signaux complémentaires prennent des niveaux H, il est possible d'atténuer l'influence du biais sur le fonctionnement du circuit de source de courant. Le fonctionnement décrit cidessus peut être obtenu aisément, de même que le fonctionnement des transistors la et lb dans une région à courant non constant, qui a été envisagé ci-dessus, en réduisant le potentiel de polarisation de la source de tension de polarisation, ou en réduisant la largeur de canal des transistors 2a et 2b, sur la base du fait que Vx est une tension suffisamment faible pour débloquer les transistors 3a et 3b. En d'autres termes, on peut aisément, sans contradiction, attaquer les transistors 3a et 3b par la tension Vx, et faire fonctionner les transistors la et lb dans une région à courant non constant. Les lignes en pointillés dans les diagrammes séquentiels des parties (b) et (c) de la figure 8, montrent des variations de tension et de courant dans une autre structure (par exemple lorsqu'un biais se produit dans des signaux complémentaires dans le mode de réalisation qui est représenté sur la figure 4), et Vxb' et 1out b' montrent respectivement le potentiel de source et le courant de sortie dans la structure. Par conséquent, si un biais se produit dans des signaux complémentaires dans une structure telle que celle qui est représentée sur la figure 4, la valeur totale des courants de sortie (tout a + 1out b' dans la partie (c) de la figure 8) qui sont obtenus sur les bornes de sortie 100a et 100b varie dans une large mesure, ce qui fait apparaître du bruit. Cependant, on peut éviter cette variation élevée de la valeur totale des courants de sortie, c'est-à-dire l'apparition de bruit, en adoptant une structure telle que celle qui est représentée sur la figure 5. Dans le quatrième mode de réalisation qui est représenté sur la figure 6, la grille du transistor la est connectée au drain du transistor lb, et la grille du transistor lb est connectée au drain du transistor la. Ceci mis à part, ce mode de réalisation est identique au second mode de réalisation qui est représenté sur la figure 4. La figure 9 est un diagramme séquentiel destiné à l'explication du fonctionnement du quatrième mode de réalisation. On décrira tout d'abord le fonctionnement du circuit représenté sur la figure 6, en se référant à la figure 9. Chaque symbole de référence sur la figure 9 est identique à l'un de ceux du troisième mode de réalisation, décrit ci-dessus. En premier lieu, on suppose que dans les conditions initiales Sa est au niveau H et Sb est au niveau B, comme représenté dans la partie (a) de la figure 9. A ce moment, le transistor 3a est bloqué et le transistor 3b est débloqué. Comme représenté dans la partie (b) de la figure 9, Vxa est égale à la tension Vx donnée par la relation (14), et Vxb est le potentiel de source VDD. Cet état est maintenu par le transistor lb, qui est bloqué par Vxa (= Vx) et par le transistor la qui est débloqué par 1out a Vxb (= VDD) Par conséquent, le courant de la borne de sortie 100a prend une valeur prédéterminée 1out' et le courant 1out b de la borne de sortie 100b devient égal à 0. Comme représenté dans la partie (a) de la figure 9, lorsque Sa passe au niveau B, le transistor 3a est débloqué, pour augmenter Vxa. Du fait que ceci provoque le déblocage du transistor lb, Vxb augmente pendant que 1out b commence à diminuer, même si Sb est toujours au niveau B. Lorsque Sb passe au niveau H (partie (a) de la figure 9), le transistor 3b est bloqué. Simultanément, Vxa et Vxb convergent respectivement vers le potentiel de source VDD et vers la tension Vx qui est donnée par la relation (14). Cet état est maintenu par le transistor lb qui est débloqué par Vxa (= VDD), et par le transistor la qui est bloqué par Vxb (= Vx).Par conséquent, le courant 1out a de la borne de sortie 100a devient égal à 0, et le courant 1out b de la borne de sortie 100b devient égal à out Comme décrit ci-dessus, dans le quatrième mode de réalisation qui est représenté sur la figure 6, même si un biais se produit dans des signaux complémentaires et s'il apparaît une période pendant laquelle les deux signaux complémentaires prennent des niveaux B, on peut atténuer l'influence de cette condition sur le fonctionnement du circuit de source de courant.On peut obtenir aisément le fonctionnement décrit ci-dessus, ainsi que le fonctionnement des transistors la et lb dans une région à courant non constant, que l'on a envisagé précédemment, en réduisant le potentiel de polarisation de la source de tension de polarisation 21, ou en réduisant la largeur de canal des transistors 2a et 2b, sur la base du fait que Vx est une tension suffisamment basse pour débloquer les transistors la et lb. En d'autres termes, d'une manière similaire au troisième mode de réalisation décrit cidessus, on peut aisément, et sans contradiction, attaquer les transistors 3a et 3b par la tension Vx, et faire fonctionner les transistors la et lb dans une région à courant non constant.De façon similaire, les lignes en pointillés dans les diagrammes séquentiels de la figure 9 montrent des changements de tension et de courant dans une autre structure (par exemple lorsqu'un biais se produit dans des signaux complémentaires dans le mode de réalisation qui est représenté sur la figure 4). La figure 7 est un schéma de circuit montrant un circuit de source de courant conforme à un cinquième mode de réalisation de la présente invention. Le circuit de source de courant qui est représenté sur la figure 7 est un circuit de source de courant dont un but est d'éliminer complètement l'influence d'un biais, même si un biais de valeur élevée se produit entre les signaux. En se référant à la figure 7, on note que les états de connexion respectifs des transistors la, 2a, 3a, 1B, 2b, 3b et de la source de tension de polarisation 21 sont fondamentalement identiques aux états de connexion du second mode de réalisation qui est représenté sur la figure 4.Par conséquent, lorsque le potentiel du noeud 10laya, correspondant à la ligne de signal 101a de la figure 4, est au niveau H, et le noeud de potentiel 10lbb, correspondant à la ligne de signal 101b sur la figure 4, est au niveau B, un courant est obtenu à partir de la borne de sortie 100a, tandis que dans le cas opposé un courant est obtenu à partir de la borne de sortie 100b. La structure des autres parties est la suivante. Sur la figure 7, les bornes d'entrée d'inverseurs 201a et 201b sont connectées aux drains des transistors respectifs la et lb, et leurs bornes de sortie sont connectées à des portes de transmission respectives 202a et 202b. L'autre extrémité de la porte de transmission 202a est connectée à la porte de transmission 203a et au noeud 10laya, et l'autre extrémité de la porte de transmission 202b est connectée à la porte de transmission 203b et au noeud 10lbb. Les autres extrémités des portes de transmission 203a et 203b sont respectivement connectées aux lignes de signal 101a et 101b. Les lignes d'horloge 204 et 205 fournissent des signaux d'horloge ayant des phases mutuellement opposées. La ligne d'horloge 204 est connectée aux grilles de transistors MOS à canal N des portes de transmission 202a et 202b, et aux grilles de transistors MOS à canal P des portes de transmission 203a et 203b. La ligne d'horloge 205 est connectée aux grilles de transistors MOS à canal P des portes de transmission 202a et 202b, et aux grilles de transistors MOS à canal N des portes de transmission 203a et 203b. La figure 10 est un diagramme séquentiel destiné à l'explication du fonctionnement du cinquième mode de réalisation, représenté sur la figure 7. Sur la figure 10, + désigne la valeur logique d'un signal présent sur la ligne de signal d'horloge 205, et un signal présent sur la ligne de signal d'horloge 204 a une phase opposée à 0. Saa est la valeur logique présente au noeud 10laya, et Sbb est la valeur logique au noeud 101bob. Les autres références sont les mêmes que celles des figures 8 et 9; par exemple, Sa désigne la valeur logique présente sur la ligne de signal 101a. En premier lieu, on suppose que dans les conditions initiales 0 est au niveau B, le noeud 101axa est au niveau B, et le noeud 10lbb est au niveau H. A ce moment, les portes de transmission 202a et 202b sont débloquées et les portes de transmission 203a et 203b sont bloquées. Par conséquent, les lignes de signal 101a et 101b et les noeuds 101axa et 101bob sont respectivement séparés.D'autre part, du fait que le noeud lOlaa est au niveau B, 1out a est égal à 0, le potentiel de source Vxa du transistor 2a est égal à VDD, et la sortie de l'inverseur 201a est au niveau B, ce qui coîncide avec la valeur logique de la ligne de signal 101aa. I1 en résulte que cet état est maintenu par une boucle fermée qui est formée par les transistors la et 3a, l'inverseur 201a et la porte de transmission 202a. Du fait que le noeud 101bb est au niveau H, le courant de sortie 1out b est égal à la valeur de courant IoUt' le potentiel de source Vxb du transistor la est égal à la tension Vx qui est donnée par la relation (14), et la sortie de l'inverseur 201b est au niveau H, ce qui conci- de avec la valeur logique de la ligne de signal 101bb. Il en résulte que cet état est maintenu par une boucle fermée qui est formée par les transistors lb et 3b, l'inverseur 201b et la porte de transmission 202b. Comme décrit ci-dessus, pendant que la ligne de signal 101a et le noeud 101axa sont séparés, et que la ligne de signal 101b et le noeud 101bb sont séparés, les valeurs logiques Saa et Sbb aux noeuds lOlaa et 101bb sont maintenues. Comme représenté dans la partie (a) de la figure 10, même si Sa et Sb changent leurs états à des instants différents à ce moment, l'état du circuit de source de courant lui-même ne change pas. Ensuite, on suppose que 4 passe au niveau H, comme le montre la partie (b) de la figure 10. A ce moment, les portes de transmission 203a et 203b sont débloquées et la boucle fermée mentionnée ci-dessus est ouverte. Simultanément, les portes de transmission 202a et 202b sont bloquées, et les signaux Sa et Sb sont transmis aux noeuds 10laya et 10lbb. Par conséquent, au moment où 4 passe d'un niveau B à un niveau H, comme représenté dans la partie (d) de la figure 10, 1out a et 1out b commencent à changer simultanément et ils se stabilisent dans des états de sortie conformément aux valeurs logiques Sa et Sb. Comme décrit ci-dessus, dans le cinquième mode de réalisation qui est représenté sur la figure 7, même si un biais élevé se produit entre les valeurs logiques Sa et Sb de lignes de signal pendant une période au cours de laquelle le signal d'horloge 4 est au niveau B, le courant de sortie change simultanément en synchronisme avec le signal d'horloge, en n'étant absolument pas influencé. Le fonctionnement décrit ci-dessus peut être obtenu aisément, de même qu'il est possible de faire fonctionner aisément les transistors la et lb dans une région à courant non constant, en réduisant le potentiel de polarisation de la source de tension de polarisation 21, ou en réduisant la largeur de canal des transistors 2a et 2b, sur la base du fait que la tension Vx est inférieure aux valeurs de seuil logiques des inverseurs 201a et 201b.En d'autres termes, de façon similaire aux troisième et quatrième modes de réalisation décrits ci-dessus, on peut aisément, et sans contradiction, attaquer les transistors 3a et 3b par la tension Vx, et faire fonctionner les transistors la et lb dans une région à courant non constant. La figure 11 est un schéma de circuit montrant un circuit de source de courant conforme à un sixième mode de réalisation de la présente invention. Le sixième mode de réalisation consiste en un circuit de source de courant bidirectionnel qui permet de sélectionner l'un de deux états, dans lesquels un courant prédéterminé sort d'un circuit de source de courant, ou un courant prédéterminé entre dans le circuit de source de courant. En se référant à la figure 11, on note que les états de connexion du transistor MOS à canal N 2, du transistor MOS à canal N 1, du transistor MOS à canal P 3 et de la source de tension de polarisation 21 sont les mêmes que ceux du premier mode de réalisation, représenté sur la figure 1. De plus, la grille du transistor MOS à canal P 2c est connectée à une seconde source de tension de polarisation 21c, sa source est connectée à la source du transistor 2 et son drain est connecté à la borne de sortie 100, ainsi qu'au drain du transistor 2. On décrira ci-après le fonctionnement du mode de réalisation de la figure 11. Lorsque la ligne de signal 101a est au niveau H, le transistor 1 est débloqué et le transistor 2 est bloqué. I1 en résulte que, comme décrit dans la description du premier mode de réalisation, un courant entre dans les transistors 2 et 1 à partir de la borne de sortie 100.Du fait que le transistor 2c est un transistor MOS à canal P, le courant de drain du transistor 2c devient égal à 0, et le circuit de source de courant fonctionne exactement comme celui qui a été décrit dans le premier mode de réalisation, lorsque la relation suivante est vérifiée Vx Dans cette relation, Vx est le potentiel de source du transistor 2, VTH2' est la valeur de seuil du transistor 2c et VG2' est la valeur de tension de la source de tension de polarisation 21c. Plus précisément, lorsque la relation suivante, basée sur les relations (14) et (17), est vérifiée, un chemin de circulation du courant est formé seulement par les transistors 2 et 1. VG - VTH - (21out /ss) 1/2 VG ~ out VTH2,I Dans ce cas, si la relation (8) est satisfaite simultanément, le courant est rendu constant par le transistor 2, et on obtient un courant d'entrée ayant une caractéristique de courant constant. D'autre part, lorsque la ligne de signal 101a est au niveau B, le transistor 1 est bloqué et le transistor 2 est débloqué. I1 en résulte qu'un courant sort de la borne 100 en passant par les transistors 3 et 2c. En prenant en considération le fait que le transistor 2c est un transistor MOS à canal P, on note que la relation suivante est vérifiée, de même que la relation (14). Vx' VG2' + /VTH2' 1 f (2Iout / pzl)i/2 (19) Dans cette relation, V' est le potentiel de source transistor 2c, Iout' est le courant désiré à ce moment et ss2' est le paramètre ss du transistor 2c. Dans cette relation, V' est le potentiel de source du transistor 2C, 1out' est le courant désiré à ce moment et ss2' est le paramètre p du transistor 2c. D'autre part, à ce moment, si Vx' > VG - VTH2 (20) le courant de drain du transistor 2 devient égal à 0. Plus précisément, lorsque la relation suivante est vérifiée, conformément aux relations (19) et (20), un chemin de circulation du courant est formé seulement par les transistors 2c et 3. VG2' + 1VTH2, + t (2Iout / 2') 1/2 > V G2 - VTH2 (21) Dans la relation ci-dessus, V est la ten outmax sion maximale admissible d'une borne de sortie. En prenant en considération le fait que le transistor 2c est un transistor MOS à canal P, le courant est rendu constant par le transistor 2c, et on obtient un courant de sortie ayant une caractéristique de courant constant, si la relation suivante est satisfaite, de même que la relation (8). Voutmax Comme décrit ci-dessus, lorsque les relations (8), (18), (21) et (22) sont satisfaites, on obtient un courant constant dans les deux cas, c'est-à-dire pour un courant entrant et un courant sortant. On obtient aisément une telle condition de fonctionnement, par exemple en diminuant VG2 et en augmentant VG2'. I1 en résulte que le fonctionnement des transistors 1 et 3 dans une région à courant non constant peut également être obtenu, et ce fonctionnement est également préférable en ce qui concerne l'augmentation de la vitesse de fonctionnement de la source de courant, comme dans les modes de réalisation envisagés précédemment.On peut aisément faire en sorte que le courant sortant 1out coïncide avec le courant entrant Tout', en ajustant VG2, VG2,t 2, 2', ainsi que d'autres paramètres, dans les conditions décrites cidessus. Les figures 12 et 13 sont des schémas de circuit qui montrent respectivement un septième mode de réalisation et un huitième mode de réalisation de la présente invention. Les septième et huitième modes de réalisation de la présente invention concernent des circuits de source de courant permettant chacun de fournir des courants de sortie complémentaires et bidirectionnels, en connectant en parallèle avec les transistors de sortie 2, 2a et 2b décrits dans les premier à sixième modes de réalisation envisagés ci-dessus, des transistors ayant des types de conductivité différents de ceux des transistors précités, et en connectant à leurs grilles une nouvelle source de tension de polarisation. En se référant aux figures 12 et 13, on note que les transistors 2c et 2d, ayant un type de conductivité différent de celui des transistors 2a et 2b, sont respectivement connectés en parallèle avec les transistors 2a et 2b, et on note que les grilles des transistors 2c et 2d sont connectées en commun à la source de tension de polarisation 21c. Cette configuration fait passer à l'état conducteur les transistors la, 2a, 3b et 2d lorsque la ligne de signal 101a est au niveau H et la ligne de signal 101b est au niveau B. Par conséquent, un courant sort par la borne de sortie 100b et un courant est absorbé par la borne de sortie 100a. Lorsque la ligne de signal 100a est au niveau B et la ligne de signal 101b est au niveau H, les transis tors 3a, 2c, lu et 2b 21 > deviennent conducteurs. Par consé- quent, un courant sort par la borne de sortie 100a et un courant est absorbé par la borne de sortie 100b. Un tel circuit de source de courant convient par exemple pour l'attaque d'un pont de diodes 400. La figure 14 est un schéma de circuit montrant un neuvième mode de réalisation qui est une version modifiée des modes de réalisation ci-dessus. Les bornes de sortie qui fournissent du courant sont séparées, comme dans le cas d'une borne 100 et d'une borne 100c. En d'autres termes, lorsque la ligne de signal 101a est au niveau H, un courant entrant est obtenu sur la borne 100, tandis que lorsque la ligne de signal ioula est au niveau B, un courant sortant est obtenu sur la borne 100c. Lorsque les bornes de sortie ne sont pas séparées, comme sur la figure 14, il est nécessaire que la plage de tension admissible de la borne 100 satisfasse simultanément les relations (8) et (22). Cependant, sur la figure 14, il suffit que la tension de la borne 100 satisfasse la relation (8) et que la tension de la borne 100c satisfasse la relation (22). Les transistors 1 et 3 dans le premier mode de réalisation qui est représenté sur la figure 1 peuvent être considérés comme un inverseur, qui est un circuit logique. I1 est donc possible de réaliser un circuit de source de courant ayant diverses fonctions, en incorporant les transistors 1 et 3 dans un autre circuit logique. La figure 15 est un schéma de circuit montrant un circuit de source de courant qui est un dixième mode de réalisation de la présente invention. La figure 15 montre une configuration d'un circuit de source de courant à trois états dans lequel on peut sélectionner l'une quelconque de trois états dans lesquels un courant prédéterminé sort du circuit de source de courant ou entre dans le circuit de source de courant, ou bien aucun courant n'entre ni ne sort. En d'autres termes, la source du transistor MOS à canal N 2a, le drain du transistor MOS à canal N la et le drain du transistor MOS à canal P 3a sont connectés à un noeud commun. La grille du transistor 2a est connectée à la source de tension de polarisation 21a. La source du transistor MOS à canal P 2c, le drain du transistor MOS à canal P lc et le drain du transistor MOS à canal N 3c, sont connectés à un noeud commun. La grille du transistor 2c est connectée à la source de tension de polarisation 21c. D'autre part, les transistors la et 3a constituent une porte NON-ET 40, en association avec un transistor MOS à canal N 301a et un transistor MOS à canal P 303a. Les transistors lc et 3c constituent une porte NON OU en association avec un transistor MOS à canal P 301c et un transistor MOS à canal N 303c. Les drains des transistors 2a et 2c sont connectés en commun à la borne de sortie 100. Une ligne de signal 102 est directement connectée en entrée de la porte NON-ET 40 et à un inverseur 304. La sortie 305 de l'inverseur 304 est connectée à l'entrée de la porte NON-OU 41. Les autres entrées respectives de la porte NON-ET 40 et de la porte NON-OU 41 sont connectées en commun à la ligne de signal 101. On va maintenant décrire le fonctionnement du circuit de source de courant qui est représenté sur la figure 15. En premier lieu, on considère le courant qui circule dans le transistor 2a. Lorsque les deux lignes de signal 101 et 102 sont au niveau H, les deux transistors la et 301a sont débloqués, et les deux transistors 3a et 303a sont bloqués. I1 en résulte que le potentiel de source Vxn du transistor 2a tombe à la tension Vx qui est exprimée par la relation (14), et un courant circule à partir de la borne 100, dans le chemin qui comprend les transistors 2a, la et 301a. Lorsque les valeurs logiques des lignes de signal 101 et 102 deviennent différentes des valeurs précitées, l'un des transistors la et 301a, ou les deux, sont bloqués, et l'un des transistors 3a et 303a, ou les deux, deviennent conducteurs. I1 en résulte que le potentiel de source Vxn du transistor 2a augmente jusqu'à VDD, et le courant qui circule dans la borne 100 devient égal à 0. On considère ensuite le courant qui circule dans le transistor 2c. Lorsque la ligne de signal 101 et la sortie 305 de l'inverseur 304 sont au niveau B, les deux transistors îc et 301c sont débloqués, et les deux transistors 3c et 303c sont bloqués. I1 en résulte que le potentiel de source Vxp du transistor 2c augmente jusqu'à la tension Vx' qui est exprimée par la relation (19), et un courant circule à partir de la borne 100 dans un chemin qui est formé par les transistors 301c, lc et 2c. Lorsque les valeurs logiques de la ligne de signal 101 et de la sortie 305 de l'inverseur 304 deviennent différentes des valeurs précitées, l'un des transistors lc et 301c, ou les deux, se bloquent, et l'un des transistors 3c et 303c, ou les deux, se débloquent. I1 en résulte que le potentiel de source Vxp du transistor 2c tombe au potentiel de masse (= 0), et le courant qui circule dans la borne 100 devient égal à 0. La figure 21 montre un tableau qui résume les opérations décrites ci-dessus. Dans ce tableau S101 et S102 représentent les valeurs logiques des lignes de signal respectives 101 et 102, et S305 représente la valeur logique du noeud 305.Comme il ressort du tableau de la figure 21, S101 est un signal qui commande le sens du courant et S102 est un signal qui commande la présence ou l'absence du courant. Comme décrit ci-dessus, conformément au dixième mode de réalisation de la présente invention, on peut aisément réaliser un circuit de source de courant ayant une fonction spéciale, en incorporant dans le cadre d'un circuit logique, des transistors tels que les transistors la, 3a, lc, 3c, etc., ayant des types de conductivité mutuellement différents, pour commander l'état d'activation/désactivation d'une source de courant. On obtient également un circuit de source de courant à trois états du type décrit ci-dessus, en améliorant un circuit de source de courant bidirectionnel conforme à la présente invention, qui est représenté par le circuit de la figure 11. La figure 16 est un schéma de circuit montrant un onzième mode de réalisation de la présente invention, à titre d'exemple d'un tel circuit. Sur la figure 16, la source du transistor 1 est connectée à la masse par l'intermédiaire du transistor MOS à canal N 301a. La source du transistor 3 est connectée à un potentiel de source de tension par l'intermédiaire du transistor MOS à canal P 301c. La ligne de signal 102 est connectée à la grille du transistor 301a et à une entrée de l'inverseur 304. La borne de sortie 305 de l'inverseur 304 est connectée à la grille du transistor 301c.La configuration restante est similaire à celle du premier mode de réalisation qui est représenté sur la figure 1. On va maintenant décrire le fonctionnement du mode de réalisation de la figure 16. Lorsque la ligne de signal 102 est au niveau H, les deux transistors 301a et 301c sont débloqués. Si la ligne de signal 101 est au niveau H à ce moment, le transistor 1 est débloqué et le transistor 3 est bloqué. Il en résulte que le potentiel de source du transistor 2 (et par conséquent le potentiel de source du transistor 2c) tombe à la tension Vx qui est exprimée par la relation (14), et un courant circule à partir de la borne 100 dans un chemin qui comprend les transistors 2, 1 et 301a. De façon similaire, lorsque la ligne de signal 102 est au niveau H, si la ligne de signal 101 est au niveau B, le transistor 1 est bloqué et le transistor 3 est débloqué. I1 en résulte que le potentiel de source du transistor 2 augmente jusqu'à la tension Vx' qui est exprimée par la relation (19), et un courant circule vers la borne 100 à partir du chemin qui comprend les transistors 301c, 3 et 2c. Lorsque la ligne de signal 102 est au niveau B, les deux transistors 301a et 301c sont bloqués. Par conséquent, indépendamment de la valeur logique de la ligne de signal 101, le courant qui entre dans la borne 100 devient égal à 0. Lorsque la ligne de signal 102 passe au niveau B, à partir du niveau H, la source du transistor 2 est chargée ou déchargée par le transistor 2 ou le transistor 2c. Pour accélérer cette charge/décharge, un transistor de charge/décharge tel que le transistor MOS à canal N 303c et le transistor MOS à canal P 303a de la figure 17, peut être connecté entre la source du transistor 302 et le noeud 310, de façon à satisfaire la relation suivante VG2 VTH2 310 On va maintenant décrire un exemple de configuration des sources de tension de polarisation 21 et 21c qui sont utilisées dans chaque mode de réalisation décrit ci-dessus. L'une des configurations les plus simples est une configuration dans laquelle des résistances sont connectées en série entre le potentiel de source de tension et le potentiel de masse, et le point de connexion des résistances est pris à titre de sortie de la source de tension de polarisation. Bien qu'on puisse envisager divers autres exemples, on décrira ci-après certains exemples en se référant aux figures 18 à 20. La figure 18 montre la configuration d'une source de tension de polarisation 21 dans laquelle on doit obtenir un courant de sortie désiré 1out La source de tension de polarisation 21 de la figure 18 comporte : une source de courant de référence 510 ayant une valeur de courant de sortie IR; un transistor MOS à canal N 501, dont le paramètre g est égal à 01R, et dont la valeur de seuil est égale à VTH1, comme pour le transistor 1; et un transistor MOS à canal N 502 dont le paramètre p est égal à 132R R et la valeur de seuil est égale à VTH2, comme pour le transistor 2.Un circuit de source de courant est connecté à la grille et au drain du transistor 502, la source du transistor 502 est connectée au drain du transistor 501, la source du transistor 501 est connectée au même potentiel que la source du transistor 1, c'est-à-dire le potentiel de la masse1 et la grille du transistor 501 est connectée à un potentiel correspondant au niveau H de la ligne de signal 101a, c'est-à-dire le potentiel de source de tension VDD. La grille du transistor 502 est connectée à la grille du transistor 2, pour former une sortie 500 de la source de tension de polarisation. Dans ce circuit, la tension de grille du transistor 502 est fixée à une tension qui fait circuler le courant de référence IR. Du fait que les grilles des transistors 502 et 2 sont connectées ensemble, et du fait que les potentiels de grille des transistors 501 et 1 deviennent mutuellement égaux lorsque la ligne de signal 101a est au niveau H, si l'on suppose ici que, par exemple, les paramètres (3des transistors 1 et 2 sont respectivement égaux à p1 et p2, et que B1 / 01R = (3 2 / p2R = M1 (24) le courant de sortie 1out lorsque le circuit de source de courant est activé, devient 1out = M1IR (25) et par conséquent on obtient un courant 1out désiré en réglant IR. La figure 19 montre un exemple auquel un perfectionnement supplémentaire est ajouté pour la génération du courant de référence décrit ci-dessus. Une extrémité d'une résistance variable 511 est connectée au potentiel de source de tension, et son autre extrémité est connectée au drain du transistor 502. La source de tension 513, qui est par exemple une référence à bande interdite ayant une tension de sortie invariable en présence de variations de température et de tension de source, est connectée par une extrémité au potentiel de source de tension, et elle est connectée par l'autre extrémité à une entrée négative d'un amplificateur opérationnel 512. Une entrée positive de l'amplificateur opérationnel 512 est connectée au drain du transistor 502, et une sortie de l'amplificateur opérationnel 512 est connectée à la grille du transistor 502 et à la grille du transistor 2, à titre de sortie 500 de la source de tension de polarisation. Dans ce circuit, lorsque le potentiel de sortie de l'amplificateur opérationnel augmente, le potentiel du drain du transistor 502, c'està-dire le potentiel de l'entrée positive de l'amplificateur opérationnel, diminue. Par conséquent, une réaction négative est établie, et le potentiel de grille du transistor 502 est ajusté de façon que les potentiels des entrées positive et négative de l'amplificateur opérationnel deviennent mutuellement égaux.A ce moment, le courant de référence IR qui circule dans la résistance variable 511 s'exprime par la relation suivante IR = VR / R (26) dans laquelle VR est la tension de la source de tension 513, et R est la valeur de la résistance variable 511. Du fait que les grilles des transistors 502 et 5 sont connectées, et du fait que les potentiels de grille des transistors 501 et 1 deviennent égaux lorsque la ligne de signal 101a est au niveau H, le courant de sortie I out s'exprime par la relation suivante, si par exemple la relation (24) est vérifiée. 1out = M1IR = M1VR / R (27) Par conséquent, on obtient le courant 1out en réglant la valeur R de la résistance variable 511. Dans cet exemple, du fait que VR est une tension de sortie qui est invariable en présence de variations de température et de tension de source, le courant de sortie Tout, au moins, est invariable en présence d'une variation de la tension de source.Si une résistance ayant la valeur RL est connectée à la borne de sortie 100 du circuit de source de courant, à titre de résistance de charge, la chute de tension Vout de la résistance de charge qui se produit lorsque le circuit de source de tension est activé devient: out = IoUtRL = M1VRRL / R (28) Cependant, lorsque RL présente la même caractéristique de température que R, la tension Vout devient invariable lorsque la température varie. La figure 20 montre un exemple de configuration de la source de tension de polarisation 21c visant à rendre égales les valeurs du courant sortant et du courant entrant d'une source de courant bidirectionnelle ou d'une source de courant à trois états. La source de tension de polarisation 21c comporte : un transistor MOS à canal N 501m dont le paramètre ss est égal à plm et dont la valeur de seuil est égale à VTH1, comme le transistor 1; un transistor MOS à canal N 502m, dont le paramètre 13 est égal à l32m et dont la valeur de seuil est égale à VTH2, comme pour le transistor 2; un transistor MOS à canal P 501c, dont le paramètre H est égal à i3lc et dont la valeur de seuil est égale à VTH1, comme pour le transistor 3; et un transistor MOS à canal P 502c, dont le paramètre ss est égal à pic et dont la valeur de seuil est égale à VTH2, comme pour le transistor 2c. Le drain du transistor 502m est connecté à la grille et au drain du transistor 502c, et il constitue la sortie 499 de la source de tension de polarisation 21c. La source du transistor 502c est connectée au drain du transistor 501c, la source du transistor 501c est connectée au même potentiel que la source du transistor 3, c'est-à-dire au potentiel de source de tension, et la grille du transistor 501c est connectée au potentiel correspondant au niveau B de la ligne de signal 101a, c'est-à-dire le potentiel de la masse. La sortie 500 de la source de tension de polarisation 21 décrite ci-dessus est connectée à la grille du transistor 502m et à la grille du transistor 2.La source du transistor 502m est connectée au drain du transistor 501m, la source du transistor 501m est connectée au même potentiel que la source du transistor 1, c'est-à-dire le potentiel de la masse, et la grille du transistor 501m est connectée au potentiel correspondant au niveau H de la ligne de signal 101a, c'est-à-dire le potentiel de source de tension VDD.Du fait que les grilles des transistors 502m et 2 sont connectées, et du fait que les potentiels de grille des transistors 501m et 1 deviennent mutuellement égaux lorsque la ligne de signal 10la est au niveau H, en supposant par exemple que les paramètres ss des transistors 1 et 2 sont respectivement égaux à 1 et ss 2, et que ss1 / ss 1m = ss2 / ss 2m = M2 la relation entre le courant entrant 1out et le courant de drain Im du transistor 502m, lorsque la ligne de signal 101a est au niveau H, s'exprime de la façon suivante 1out = MlIm (30) Par conséquent, la tension de grille du transistor 502c est fixée à la tension qui fait circuler le courant Im.D'autre part, du fait que les grilles des transistors 502c et 2c sont connectées, et du fait que les potentiels de grille des transistors 501c et 1 deviennent mutuellement égaux lorsque la ligne de signal 101a est au niveau B, si l'on suppose que, par exemple, les paramètres b des transistors 3 et 2c sont respectivement p1' et 2', et que / lc = = iB t32c = m3 (31) la relation entre le courant sortie 1out' et le courant Im lorsque la ligne de signal 101a est au niveau B, s'exprime de la façon suivante Iout' = M31m (32) Par conséquent, conformément aux relations (29) et (30), on a tout' = (M3 / M2) 1out (33) et il est possible de rendre mutuellement égaux le courant sortant 1out et le courant entrant 1out en fixant film, p2m, plc et (3 2c de façon à avoir (M3 / M2) = 1. La combinaison des transistors 1 et 3 dans chacune des figures 1, 3, 11 et 14 peut être considérée comme un inverseur. De façon similaire, la combinaison des transistors la et 3a et la combinaison des transistors lb et 3b dans chacune des figures 2, 7 et 12 peuvent être considérées comme des inverseurs. Comme décrit précédemment, les transistors la et 3a et les transistors îc et 3c peuvent être considérés comme des transistors qui constituent partiellement la porte NON-ET 40 et des transistors qui constituent partiellement la porte NON-OU 41, respectivement. De façon similaire, conformément à la présente invention, on peut former n'importe quel circuit correspondant à une porte logique, en ajoutant de façon appropriée d'autres transistors aux transistors 1 et 3.Par conséquent, on peut réaliser un circuit de source de courant dont la sortie est activée ou désactivée lorsque les valeurs logiques appliquées satisfont la condition logique désirée. On doit considérer le cas dans lequel une source de courant doit être activée ou désactivée conformément à une table de vérité qui est représentée sur la figure 29. Cette logique est une logique de commande pour un circuit de source de courant que l'on utilise habituellement dans un convertisseur N/A qui est constitué par des sources de courant élémentaires disposées de façon bidimensionnelle, comme décrit dans les documents précités IEEE Journal of Solid-State Circuit, Vol. SC-21, n" 6, pages 983-988, décembre 1986, et IEICE Technical Report, Paper n" ICD88-6 pages 39-46, 1988. Dans la table qui est représentée sur la figure 29, les entrées C1 et C2 désignent deux signaux de sélection de colonne tandis qu'une entrée R désigne un signal de sélection de ligne. Lorsque C1 et C2 sont au niveau H, le circuit de source de courant est activé indépendamment de R. D'autre part, lorsque C1 et C2 sont au niveau B, le circuit de source de courant est désactivé indépendamment de R. Lorsque C1 et C2 sont respectivement au niveau H et au niveau B, le circuit de source de courant est activé seulement si R est au niveau H.D'autre part, du fait que la condition dans laquelle les entrées C1 et C2 sont respectivement aux niveaux L et B est interdite, la condition de sortie dans ce cas est "indéterminée", c'est-àdire que le circuit est activé ou désactivé. Lorsqu'on utilise le circuit de source de courant classique qui est représenté sur la figure 27, la manière la plus commode pour réaliser cette logique consiste à utiliser une porte OU/NON-ET 620, en association avec le circuit de source de courant classique 610, et à connecter une sortie de la porte 620 à une ligne de signal 101a, comme représenté sur la figure 30. La valeur logique de sortie S de la porte OU/NON-ET, c'est-à-dire la valeur logique sur la ligne de signal 101a, est également représentée dans la table de la figure 29.Dans cette structure, le circuit de source de courant est activé lorsque S est au niveau B. D'autre part, conformément à la présente invention, il est possible de réaliser avec un plus petit nombre d'éléments une fonction identique à celle que procure un tel circuit logique, ainsi qu'un circuit de source de courant devant être attaqué par ce circuit logique. La figure 31 est un schéma de circuit montrant un circuit de source de courant conforme à un mode de réalisation supplémentaire de la présente invention. Sur la figure 31, un circuit de source de courant 630 comprenant des transistors 1, 2 et 3, une borne de sortie 100 et une source de tension de polarisation 21, est identique au circuit du premier mode de réalisation qui est représenté sur la figure 1. D'autre part, un circuit 640 comprenant des transistors 1, 3 et 641-644, entouré par une ligne en pointillés, est exactement identique à la porte OU/NON-ET 620 qui est représentée sur la figure 30. En d'autres termes, le circuit de source de courant 630 et la porte logique 640 utilisent en commun les transistors 1 et 3 sur la figure 31.Dans ce circuit, lorsque C1 est au niveau H et C2 ou R est également au niveau H, le transistor 1 et le transistor 641 ou 642 deviennent conducteurs, pour former un chemin de courant allant de la source du transistor 2 vers le potentiel de la masse, ce qui permet d'obtenir du courant sur la borne de sortie 100. Lorsque C1, C2 et R prennent des valeurs autres que les valeurs ci-dessus, un chemin de courant est formé à partir de la source du transistor 2 vers la source de tension, pour charger la source du transistor 2. I1 en résulte que le transistor 2 se bloque de façon à désactiver le circuit de source de courant.On peut donc comprendre que la fonction qui est représentée sur la figure 29 peut également être réalisée par ce mode de réalisation, représenté sur la figure 31, et que le nombre de transistors est réduit de deux, du fait que les transistors 1 et 3 sont également utilisés dans le cadre du circuit logique 640. N'importe quel type de porte logique CMOS comporte une ou plusieurs bornes d'entrée et une ou plusieurs bornes de sortie, de façon similaire à la porte OU/NON-ET décrite ci-dessus, et un ou plusieurs transistors MOS à canal N et un ou plusieurs transistors MOS à canal P sont nécessairement connectés à chaque borne de sortie. D'autre part, un chemin de courant est formé entre la borne de sortie et le potentiel de la masse lorsqu'un signal de sortie de niveau B doit être fourni, tandis qu'un chemin de courant est formé entre la borne de sortie et le poten tiel de source de tension lorsqu'un signal de sortie de niveau H doit être fourni. Par conséquent, on peut former une partie correspondant à une porte logique en ajoutant d'autres transistors aux transistors 1 et 3 de la présente invention.Du courant est fourni ou interrompu selon que le chemin de courant qui part de la source du transistor 1 est établi vers le potentiel de la masse ou vers le potentiel de source de tension. Comme décrit ci-dessus, et conformément à la présente invention, le circuit de source de courant dont la sortie est activée ou désactivée lorsque les valeurs logiques d'entrées satisfont la condition logique désirée, peut être réalisé en ajoutant d'autres transistors aux transistors 1 et 3, pour former une partie de circuit correspondant à une porte logique CMOS. I1 est possible de réduire le nombre total de transistors, en comparaison avec l'exemple classique dans lequel une partie logique et une partie de circuit de source de courant sont formées séparément. Dans chacun des modes de réalisation décrits cidessus, dans des circuits de source de courant du type à une seule sortie et du type à sorties complémentaires, on utilise des transistors MOS à canal N pour les transistors 1, 2, la, 2a, lb et 2b, et des transistors MOS à canal P pour les transistors 3, 3a et 3b. Cependant, on peut obtenir un effet similaire en utilisant pour chaque transistor un transistor ayant un type de conductivité opposé. De plus, on utilise des transistors MOS dans chacun des modes de réalisation décrits ci-dessus, mais on peut également utiliser des transistors à effet de champ à jonction (ou JFET) et des transistors bipolaires.Plus précisément, on peut remplacer un transistor MOS à canal N par un transistor bipolaire NPN ou un transistor JFET à canal N, tandis qu'on peut remplacer un transistor MOS à canal P par un transistor bipolaire PNP ou par un transistor JFET à canal P, en obtenant le même effet. La figure 32 montre un exemple dans lequel un transistor MOS à canal N est remplacé par un transistor bipolaire NPN 2f dans le premier mode de réalisation représenté sur la figure 1. Comme décrit ci-dessus, dans un circuit de source de courant conforme à la présente invention, il est possible de réduire aisément le nombre de dispositifs qui constituent le circuit de source de courant, d'augmenter la vitesse de fonctionnement du circuit de source de courant, d'étendre la plage de tension de sortie et de rendre la tension de source constante. I1 va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de source de courant, caractérisé en ce qu'il comprend : des premier et second transistors (2, 1) établissant un premier chemin de circulation de courant série entre une source de premier potentiel constant et une borne de courant de sortie (100); un troisième transistor (3) de type de conductivité opposé à celui du second transistor (1), destiné à établir un second chemin de circulation de courant série entre une source de second potentiel constant et une borne de conduction du premier transistor (2); une électrode de commande du premier transistor (2) recevant un signal d'un troisième potentiel constant; et les électrodes de commande des second et troisième transistors (1, 3) étant connectées de façon à recevoir une tension de commande pour commander l'état de fonctionnement de la source de courant. 2. Un circuit de source de courant selon la revendication 1, caractérisé en ce que le second transistor (1) fonctionne dans une région à courant non constant tandis que le troisième transistor (3) fonctionne dans une région à courant constant lorsque les second et troisième potentiels constants ont une relation prédéfinie, et la tension de commande a une valeur qui correspond à la valeur du second potentiel constant. 3. Circuit de source de courant selon la revendication 1, caractérisé en ce qu'il comprend un quatrième transistor (2e) dans le premier circuit de circulation de courant série, ce quatrième transistor (2e) ayant une électrode de commande qui reçoit un quatrième potentiel constant. 4. Circuit de source de courant selon la revendication 3, caractérisé en ce que les troisième et quatrième potentiels constants ont des valeurs différentes. 5. Circuit de source de courant selon la reven dication 1, comprenant en outre un circuit logique destiné à accomplir une fonction prédéterminée, caractérisé en ce que le circuit de source de courant et le circuit logique utilisent en commun les second et troisième transistors (1, 3). 6. Circuit de source de courant, caractérisé en ce qu'il comprend : une première borne de sortie (100) qui fournit un courant de sortie; une première source de tension de polarisation (21); un premier dispositif à semiconducteurs (2) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; un second dispositif à semiconducteurs(l) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; et un troisième dispositif à semiconducteurs (3) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du second dispositif à semiconducteurs; et en ce que la première borne de conduction du premier dispositif à semiconducteurs (2), la seconde borne de conduction du second dispositif à semiconducteurs (1) et la seconde borne de conduction du troisième dispositif à semiconducteurs (3) sont connectées à un noeud commun; la seconde borne de conduction du premier dispositif à semiconducteurs (2) est connectée à la première borne de sortie (100); et la borne de commande du premier dispositif à semiconducteurs (2) est connectée à la première source de tension de polarisation( 21); ce circuit de source de courant comprenant en outre des moyens qui sont destinés à commander de façon dynamique la conduction des second et troisième dispositifs à semiconducteurs (1, 3), sous l'effet d'un signal externe. 7. Circuit de source de courant selon la revendication 6, caractérisé en ce que les moyens de commande comprennent : une première source de tension constante et une seconde source de tension constante, fournissant respectivement un premier potentiel constant et un second potentiel constant; et une source fournissant le signal externe; e ence quela premièrebone de conduction du second dispositif à semiconducteurs (1) et la première borne de conduction du troisième dispositif à semiconducteurs (3) sont respectivement connectées aux première et seconde sources de tension constante; et les bornes de commande des second et troisième dispositifs à semiconducteurs (1, 3) sont connectées en commun à la source fournissant le signal externe. 8. Circuit de source de courant selon la revendication 6, caractérisé en ce que les second et troisième dispositifs à semiconducteurs (1, 3) font partie d'un circuit logique ayant une fonction prédéterminée. 9. Circuit de source de courant selon la revendication 6, caractérisé en ce qu'il comprend en outre : un quatrième dispositif à semiconducteurs (2e) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du premier dispositif à semiconducteurs (2); et une seconde source de tension de polarisation (21e); et en ce que la première borne de conduction du quatrième dispositif à semiconducteurs (2e) est connectée à la première borne de conduction du premier dispositif à semiconducteurs (2); et la borne de commande du quatrième dispositif à semiconducteurs (2e) est connectée à la seconde source de tension de polarisation (21e). 10. Circuit de source de courant selon la revendication 9, caractérisé en ce que la seconde borne de conduction du quatrième dispositif à semiconducteurs (2e) est connectée à la première borne de sortie (100). 11. Circuit de source de courant selon la revendication 9, caractérisé en ce qu'il comprend en outre une seconde borne de sortie (100c) fournissant un courant de sortie; et la seconde borne de conduction du quatrième dispositif à semiconducteurs (2c) est connectée à la seconde borne de sortie (100c). 12. Procédé pour faire fonctionner un circuit de source de courant, ce circuit comprenant une première borne de sortie (100) qui fournit un courant de sortie; une première source de tension de polarisation (21); un premier dispositif à semiconducteurs (2) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; un second dispositif à semiconducteurs (1) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; et un troisième dispositif à semiconducteurs (3) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du second dispositif à semiconducteurs; et dans lequel la première borne de conduction du premier dispositif à semiconducteurs (2), la seconde borne de conduction du second dispositif à semiconducteur (1) et la seconde borne de conduction du troisième dispositif à semiconducteurs (3) sont connectées à un noeud commun; la seconde borne de conduction du premier dispositif à semiconducteurs (2) est connectée à la première borne de sortie (100); la borne de commande du premier dispositif à semiconducteurs (2) est connectée à la première source de tension de polarisation (21); ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes : on fait fonctionner le second dispositif à semiconducteurs (1) dans une région à courant non constant tout en faisant passer le troisième dispositif à semiconducteurs (3) à l'état non conducteur sous l'effet d'un signal externe; et on fait passer le second dispositif à semiconducteurs (1) à l'état non conducteur, tout en faisant passer le troisième dispositif à semiconducteurs (3) à l'état conducteur. 13. Circuit de source de courant, caractérisé en ce qu'il comprend : une première borne de sortie (100a) et une seconde borne de sortie (100b), fournissant chacune un courant de sortie; une première source de tension de polarisation (21); un premier dispositif à semiconducteurs (2a) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; un second dispositif à semiconducteurs (la) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; et un troisième dispositif à semiconducteurs (3a) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du second dispositif à semiconducteurs; dans lequel la première borne de conduction du premier dispositif à semiconducteurs (2a), la seconde borne de conduction du second dispositif à semiconducteurs (la) et la seconde borne de conduction du troisième dispositif à semiconducteurs (3a) sont connectées en commun à un premier noeud; la seconde borne de conduction du premier dispositif à semiconducteurs (2a) est connectée à la première borne de sortie (100a); le circuit de source de courant comprenant en outre : un quatrième dispositif à semiconducteurs (2b) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant du même type de conductivité que le premier dispositif à semiconducteurs (2a); un cinquième dispositif à semiconducteurs (lob) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant du même type de conductivité que le dispositif à semiconducteurs (la); et un sixième dispositif à semiconducteurs (3b) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du cinquième dispositif à semiconducteurs (lb); dans lequel la première borne de conduction du quatrième dispositif à semiconducteurs (2b), la seconde borne de conduction du cinquième dispositif à semiconducteurs (lb) et la seconde borne de conduction du sixième dispositif à semiconducteurs (3b) sont connectées en commun à un second noeud; la seconde borne de conduction du quatrième dispositif à semiconducteurs (2b) est connectée à la seconde borne de sortie (100b); et les bornes de commande des premier et quatrième dispositifs à semiconducteurs (2a, 2b) sont connectées en commun à la première source de tension de polarisation (21); ce circuit de source de courant comprenant en outre des moyens qui sont destinés à commander de façon dynamique les conductions des second, troisième, cinquième et sixième dispositifs à semiconducteurs conformément à des signaux externes. 14. Circuit de source de courant selon la revendication 13, caractérisé en ce que les moyens de commande comprennent : une première source de tension constante et une seconde source de tension constante qui fournissent un premier potentiel constant et un second potentiel constant; et une première source (101a) et une seconde source (101b) fournissant les signaux externes précités; dans lequel la première borne de conduction du second dispositif à semiconducteurs (la) et la première borne de conduction du cinquième dispositif à semiconducteurs (lob) sont connectées à la première source de tension constante; la première borne de conduction du troisième dispositif à semiconducteurs (3a) et la première borne de conduction du sixième dispositif à semiconducteurs (3b) sont connectées à la seconde source de tension constante; les bornes de commande des second et troisième dispositifs à semiconducteurs (la, 3a) sont connectées en commun à la première source de signal externe (101a); et les bornes de commande des cinquième et sixième dispositifs à semiconducteurs (lob, 3b) sont connectées en commun à la seconde source de signal externe (101b). 15. Circuit de source de courant selon la revendication 13, caractérisé en ce que les moyens de commande comprennent : une première source de tension constante et une seconde source de tension constante qui fournissent un premier potentiel constant et un second potentiel constant; et une première source (ioula) et une seconde source (10lob) fournissant les signaux externes précités; dans lequel la première borne de conduction du second dispositif à semiconducteurs (la) et la première borne de conduction du cinquième dispositif à semiconducteurs (lb) sont connectées à la première source de tension constante; la première borne de conduction du troisième dispositif à semiconducteurs (3a) et la première borne de conduction du sixième dispositif à semiconducteurs (3b) sont connectées à la seconde source de tension constante; la borne de commande du troisième dispositif à semiconducteurs (3a) est connectée à la seconde borne de conduction du sixième dispositif à semiconducteurs (3b); et la borne de commande du sixième dispositif à semiconducteurs (3b) est connectée à la seconde borne de conduction du troisième dispositif à semiconducteurs (3a). 16. Circuit de source de courant selon la revendication 13, caractérisé en ce que les moyens de commande comprennent : une première source de tension constante et une seconde source de tension constante qui fournissent un premier potentiel constant et un second potentiel constant; et une première source (101a) et une seconde source (101b) fournissant les signaux externes précités; dans lequel la première borne de conduction du second dispositif à semiconducteurs (la) et la première borne de conduction du cinquième dispositif à semiconducteurs (lob) sont connectées à la première source de tension constante; la première borne de conduction du troisième dispositif à semiconducteurs (3a) et la première borne de conduction du sixième dispositif à semiconducteurs (3b) sont connectées à la seconde source de tension constante; la borne de commande du second dispositif à semiconducteurs (la) est connectée à la seconde borne de conduction du cinquième dispositif à semiconducteur (lb); et la borne de commande du cinquième dispositif à semiconducteur (lb) est connectée à la seconde borne de conduction du second dispositif à semiconducteurs (la). 17. Circuit de source de courant selon la revendication 13, caractérisé en ce que les second et troisième dispositifs à semiconducteurs (la, 3a) font partie d'un premier circuit logique ayant une fonction prédéterminée, et en ce que les cinquième et sixième dispositifs à semiconducteurs (la, 3b) font partie d'un second circuit logique ayant une fonction prédéterminée. 18. Circuit de source de courant selon la revendication 13, caractérisé en ce qu'il comprend en outre un septième dispositif à semiconducteurs ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du premier dispositif à semiconducteurs (2a); un huitième dispositif à semiconducteurs ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du quatrième dispositif à semiconducteurs (2b); et une seconde source de tension de polarisation; dans lequel les première et seconde bornes de conduction du septième dispositif à semiconducteurs sont respectivement connectées aux première et seconde bornes de conduction du premier dispositif à semiconducteurs (2a); les première et seconde bornes de conduction du huitième dispositif à semiconducteurs sont respectivement connectées aux première et seconde bornes de conduction du quatrième dispositif à semiconducteurs (2B); et les bornes de commande des septième et huitième dispositifs à semiconducteurs sont connectées à la seconde source de tension de polarisation. 19. Procédé pour faire fonctionner un circuit de source de courant, ce circuit comprenant : une première borne de sortie (100a) et une seconde borne de sortie (100b), fournissant chacune un courant de sortie; une première source de tension de polarisation; un premier dispositif à semiconducteurs (2a) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; un second dispositif à semiconducteurs (la) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande; et un troisième dispositif à semiconducteurs (3a) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du second dispositif à semiconducteurs (la); dans lequel la première borne de conduction du premier dispositif à semiconducteurs, la seconde borne de conduction du second dispositif à semiconducteurs et la seconde borne de conduction du troisième dispositif à semiconducteurs sont connectées en commun à un premier noeud; et la seconde borne de conduction du premier dispositif à semiconducteurs (2a) est connectée à la première borne de sortie (100a); le circuit de source de courant comprenant en outre : un quatrième dispositif à semiconducteurs (2b) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant du même type de conductivité que le premier dispositif à semiconducteurs (2a); un cinquième dispositif à semiconducteurs (lb), ayant une première borne de conduction1 une seconde borne de conduction et une borne de commande, et étant du même type de conductivité que le second dispositif à semiconducteurs (la); et un sixième dispositif à semiconducteurs (3b) ayant une première borne de conduction, une seconde borne de conduction et une borne de commande, et étant d'un type de conductivité opposé à celui du cinquième dispositif à semiconducteurs (lb); dans lequel la première borne de conduction du quatrième dispositif à semiconducteurs, la seconde borne de conduction du cinquième dispositif à semiconducteurs et la seconde borne de conduction du sixième dispositif à semiconducteurs sont connectées en commun à un second noeud; la seconde borne de conduction du quatrième dispositif à semiconducteurs (2b) est connectée à la seconde borne de sortie (100b); et les bornes de commande des premier et quatrième dispositifs à semiconducteurs (2a, 2b) sont connectées en commun à la première source de tension de polarisation (21); ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes : on fait fonctionner le second dispositif à semiconducteurs (la) dans une région à courant non constant, et on fait passer le sixième dispositif à semiconducteurs (3b) à l'état conducteur en faisant passer simultanément les troisième et cinquième dispositifs à semiconducteurs (3a, lb) à l'état non conducteur, sous l'effet de signaux externes; et on fait fonctionner le cinquième dispositif à semiconducteurs (lb) dans une région à courant non constant et on fait passer le troisième dispositif à semiconducteurs (3a) à l'état conducteur, en faisant passer simultanément les second et sixième dispositifs à semiconducteurs (la, 3b) à l'état non conducteur. 20. Circuit de source de courant, caractérisé en ce qu'il comprend : un premier transistor (1) d'un premier type de conductivité, connecté entre un noeud de connexion et un premier noeud de potentiel, l'électrode de commande de ce premier transistor recevant un premier signal d'attaque; un second transistor (3) d'un second type de conductivité, connecté entre le noeud de connexion et un second noeud de potentiel, l'électrode de commande du second transistor recevant un second signal d'attaque; et un troisième transistor (2) d'un premier type de conductivité, connecté entre le noeud de connexion et un noeud de sortie (100), l'électrode de commande du troisième transistor recevant un potentiel de polarisation. 21. Circuit de source de courant selon la revendication 20, caractérisé en ce que les premier et second signaux d'attaque sont constitués par le même signal. 22. Circuit de source de courant, caractérisé en ce qu'il comprend : un premier transistor (1) d'un premier type de conductivité, connecté entre un noeud de connexion et un premier noeud de potentiel, l'électrode de commande de ce premier transistor recevant un premier signal d'attaque; un second transistor (3) d'un second type de conductivité, connecté entre le noeud de connexion et un second noeud de potentiel, l'électrode de commande du second transistor recevant un second signal d'attaque; et un groupe de transistors (2, 2e) comportant un ensemble de transistors connectés en série entre le noeud de connexion et un noeud de sortie (100), l'électrode de commande de chaque transistor recevant un potentiel de polarisation respectif. 23. Circuit de source de courant selon la revendication 22, caractérisé en ce que les premier et second signaux d'attaque sont constitués par le même signal. 24. Circuit de source de courant, caractérisé en ce qu'il comprend : un premier transistor (la) d'un premier type de conductivité, connecté entre un premier noeud de connexion et un premier noeud de potentiel, l'électrode de commande du premier transistor (la) recevant un premier signal d'attaque; un second transistor (3a) d'un second type de conductivité, connecté entre le premier noeud de connexion et un second noeud de potentiel, l'électrode de commande du second transistor (3a) étant connectée à un second noeud de connexion; un troisième transistor (2a) du premier type de conductivité, connecté entre le premier noeud de connexion et le premier noeud de sortie (100a), l'électrode de commande du troisième transistor (2a) recevant un premier potentiel de polarisation; un quatrième transistor (lob) du premier type de conductivité, connecté entre le second noeud de connexion et le premier noeud de potentiel, l'électrode de commande du quatrième transistor (lb) recevant un second signal d'attaque; un cinquième transistor (3b) d'un second type de conductivité, connecté entre le second noeud de connexion et le second noeud de potentiel, l'électrode de commande du cinquième transistor (3b) étant connectée au premier noeud de connexion; et un sixième transistor (2b) du premier type de conductivité, connecté entre le second noeud de connexion et le second noeud de sortie (100b), l'électrode de commande du sixième transistor (2b) recevant un second potentiel de polarisation. 25. Circuit de source de courant selon la revendication 24, caractérisé en ce que les premier et second potentiels de polarisation sont constitués par le même potentiel. 26. Circuit de source de courant, caractérisé en ce qu'il comprend : un premier transistor (la) d'un premier type de conductivité, connecté entre un premier noeud de connexion et un premier noeud de potentiel, l'électrode de commande du premier transistor (la) étant connectée à un second noeud de connexion; un second transistor (3a) d'un second type de conductivité connecté entre le premier noeud de connexion et un second noeud de potentiel, l'électrode de commande du second transistor (3a) recevant un premier signal d'attaque; un troisième transistor (2a) du premier type de conductivité, connecté entre le premier noeud de connexion et le premier noeud de sortie (100a), l'électrode de commande du troisième transistor recevant un premier potentiel de polarisation; un quatrième transistor (lob) du premier type de conductivité, connecté entre le second noeud de connexion et le premier noeud de potentiel, l'électrode de commande du quatrième transistor (lb) étant connectée au premier noeud de connexion; un cinquième transistor (3b) du second type de conductivité, connecté entre le second noeud de connexion et le second noeud de potentiel, l'électrode de commande du cinquième transistor (3b) recevant un second signal d'attaque; et un sixième transistor (2b) du premier type de conductivité, connecté entre le second noeud de connexion et le second noeud de sortie (100b), l'électrode de commande du sixième transistor (2b) recevant un second potentiel de polarisation. 27. Circuit de source de courant selon la revendication 26, caractérisé en ce que les premier et second potentiels de polarisation sont constitués par le même potentiel. 28. Circuit de source de courant, caractérisé en ce qu'il comprend : un premier transistor (1) d'un premier type de conductivité, connecté entre un noeud de connexion et un premier noeud de potentiel, l'électrode de commande du premier transistor (1) recevant un premier signal d'attaque; un second transistor (3) d'un second type de conductivité, connecté entre le noeud de connexion et un second noeud de potentiel, l'électrode de commande du second transistor (3) recevant un second signal d'attaque; un troisième transistor (2) d'un premier type de conductivité, connecté entre le noeud de connexion et un premier noeud de sortie (100), l'électrode de commande du troisième transistor (2) recevant un premier potentiel de polarisation; et un quatrième transistor (2c) du second type de conductivité, connecté entre le noeud de connexion et un second noeud de sortie (100c), l'électrode de commande du quatrième transistor (2c) recevant un second potentiel de polarisation/ 29. Circuit de source de courant selon la revendication 28, caractérisé en ce que les premier et second signaux d'attaque sont constitués par le même signal.