FR 2680278 A1 19930212 FR 9110139 A 19910808 CIRCUIT INTEGRE ET UTILISATION DANS UN MODULE A PLUSIEURS PUCES DE CIRCUIT INTEGRE L'invention concerne les circuits intégrés, et plus particulièrement les modules de circuits électroniques comportant plusieurs puces de circuit intégré. L'application qui est principalement visée ici est celle des cartes à puces portatives, mais l'invention peut trouver une application également dans des modules électroniques qui ne sont pas sous forme de cartes. Pour simplifier, on se référera cependant dans la suite uniquement aux cartes à puces. Dans certaines applications, on souhaite, pour augmenter les capacités fonctionnelles des cartes à puces, placer plusieurs puces dans la carte. Ces puces peuvent être des puces toutes identiques, ou des puces différentes. Les puces sont reliées par des connexions conductrices, en général sous forme de circuit imprimé, à un ensemble de bornes extérieures de la carte, ces bornes permettant une communication entre l'intérieur de la carte (donc les puces) et l'extérieur (un lecteur de cartes ou tout autre système dans lequel la carte est utilisée). Les puces comportent des plots de contact auxquels on soudera généralement des fils conducteurs reliés par ailleurs aux conducteurs imprimés de la carte. Qu'elles soient identiques ou différentes, les puces comporteront la plupart du temps un certain nombre de plots de contact communs, c'est-à-dire destinés à être connectés à une même borne de connexion extérieure de la carte. Par exemple, les différentes puces peuvent avoir toutes au moins - un plot d'alimentation positive VCC et une borne d'alimentation négative VSS; - un plot CLK pour recevoir un signal commun d'horloge extérieure; - un plot d'alimentation en tension élevée VPP; - etc. Par exemple si on veut réaliser une mémoire de mots de p bits avec p puces de mémoires de mots de 1 bit, tous les plots des puces à l'exception d'un seul seront reliées aux plots correspondants des autres puces et à des bornes correspondantes de l'ensemble de bornes de connexion extérieures de la carte; seul le plot d'entrée/sortie de données de la mémoire sera différent et la carte possédera p plots de données reliés chacun à une puce respective. Si les puces ne sont pas toutes identiques elles peuvent quand même avoir des plots communs avec les autres puces. Un but de l'invention est de simplifier le montage des puces dans une carte à puce ou tout autre module ayant des bornes extérieures reliées aux plots de contact des puces. Selon l'invention on propose que chaque puce comporte plusieurs plots de contact dédoublés, court-circuités deux-à-deux à l'intérieur de la puce, un des plots étant situé sur un côté de la périphérie de la puce et un autre sur un autre côté. On pourrait même envisager que chaque plot soit divisé en trois ou même quatre plots différents placés à différentes positions sur la périphérie de la puce. Dans le module, les puces seront placées côte à côte, et les plots d'une puce pourront être reliés aux plots correspondants de la puce adjacente par des conducteurs placés entre ces puces. On utilisera alors les plots de la puce qui sont du bon côté, c'est-à-dire en regard de la puce adjacente, de manière à simplifier beaucoup les connexions. On pourra en particulier réaliser des interconnexions entre puces, ou entre puces et bornes de connexion extérieures, avec un seul niveau d'interconnexions, ce qui est très avantageux du point de vue du cout de réalisation. Les croisements d'interconnexions (qui obligent à plusieurs niveaux de conducteurs) seront supprimés car ils sont reportés à l'intérieur des puces; les puces comportent de toutes façons plusieurs niveaux d'interconnexion. Les puces sont reliées aux conducteurs imprimés qui eux-mêmes sont reliés aux bornes de connexion extérieures de la carte. La liaison entre un plot d'une puce et un plot correspondant d'un conducteur imprimé de la carte se fera en général par des fils soudés (technique dite du 1,wire-bonding"). Pour les liaisons entre les plots d'une puce et les plots d'une puce adjacente, on peut envisager que la liaison se fasse par l'intermédiaire d'un conducteur imprimé placé entre les deux puces; mais on peut aussi prévoir que les puces sot très proches l'une de l'autre et que des fils conducteurs soient soudés directement d'un côté sur un plot d'une puce et de l'autre sur un plot correspondant d'une puce adjacente. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1 représente le principe général de l'invention, appliqué à une carte à 4 puces; - la figure 2 représente une autre configuration dans laquelle les bornes extérieures de la carte sont réparties tout autour de l'ensemble de puces. - la figure 3 représente une configuration dans laquelle certains plots ne sont pas communs aux différentes puces; - la figure 4 représente une variante dans laquelle des fils sont soudés directement entre deux puces. Sur la figure 1, on voit le principe de l'invention, appliqué à une carte à mémoire à quatre puces identiques CI1, CI2, CI3, CI4. Si chaque puce comporte une mémoire non volatile électriquement programmable de 256 kilobits, on peut ainsi réaliser une mémoire de 1 mégabit. Les bornes de connexion extérieures de la carte sont en petit nombre, en général 6 ou 8 pour les cartes à puces normalisées au format de carte de crédit. Les puces sont toutes reliées par leurs plots de contact à ces bornes extérieures. Dans l'exemple représenté, les bornes extérieures sont les suivantes : VCC, VSS, VPP pour les alimentations; CLK pour une horloge extérieure; RST, FUSE et PROG pour assurer diverses commandes nécessaires au fonctionnement; et I/O, plot d'entree/sortie pour recevoir ou fournir des signaux binaires d'instructions exécutables par la puce ou des signaux de données. Toutes ces bornes doivent être reliées en parallèle sur toutes les puces sauf la borne I/O; les puces comportent donc des plots correspondant à toutes les bornes communes, mais de plus elles comportent deux plots d'entree/sortie : un plot amont I/OA et un plot aval I/OB; les puces sont reliées en cascade par ces plots, c'est-à-dire que le plot aval d'une puce est relié au plot amont de la suivante, le plot amont de la première puce de la cascade étant relié à la borne extérieure I/O. Ce cas n'est donné qu'à titre d'exemple. Dans la technique antérieure, pour réaliser le montage des quatre puces dans une carte, on aurait utilisé quatre puces avec neuf plots chacun, reliés directement (sauf pour les entrées I/OA et I/OB qui sont en cascade) aux bornes extérieures correspondantes de la carte. Avec l'invention, on va réaliser quatre puces ayant plusieurs plots de contact dédoublés, court-circuités à l'intérieur de la puce. Les puces auront donc plus de plots pour assurer les mêmes interconnexions, mais avec un montage plus simplé sur la carte. Il n'est pas nécessaire de dédoubler tous les plots. Dans l'exemple représenté on a dédoublé cinq plots, mais on n'a pas dédoublé les plots I/OA et I/OB qui représentent plus ou moins déjà une sorte de dédoublement de plot permettant la mise en cascade des puces; on n'a pas dédoublé non plus les plots VSS et VCC; en effet, dans cet exemple tout au moins, VSS et VCC sont des plots qui peuvent être reliés aux puces par deux lignes conductrices situées de part et d'autre de l'ensemble de puces en cascade, sans croiser les autres connexions. Les cinq autres plots sont dédoublés : ce sont ceux qui correspondent, dans cet exemple, aux bornes RST, VPP, CLK, FUSE et PROG. Les puces comportent alors deux ensembles (A et B) de cinq plots de contact qui sont situés chacun d'un côté de la périphérie de la puce, de façon que les liaisons entre deux puces adjacentes puissent se faire directement par des plots en vis-à-vis. On notera d'ailleurs que les plots I/OA et I/OB qui doivent permettre la mise en cascade des puces sont aussi situés chacun d'un côté de la périphérie de la puce. Chaque puce comporte donc des plots A d'un côté de la puce et des plots B de l'autre côté. Chaque plot de l'ensemble A est relié directement, à l'intérieur de la puce, à un plot correspondant de l'ensemble B, sauf pour les plots VCC, VSS, I/OA et I/OB. Dans l'exemple particulier représenté à la figure 1, le plot I/OA est relié au plot I/OB à l'intérieur de la puce par un interrupteur qui peut être ouvert ou fermé selon le cas, pour des raisons qui ne sont pas liées à l'invention. Les ensembles de plots A sont en vis-à-vis des ensembles de plots B d'une puce adjacente. On pourrait envisager aussi, que des ensembles de plots soient prévus sur trois ou quatre côtés de la puce pour permettre de placer des puces adjacentes les unes aux autres par leurs quatre côtés. Dans tous les cas, l'important est de respecter l'ordre des plots sur les différentes côtés de la périphérie de la puce de sorte que deux puces adjacentes par un côté aient des plots correspondants en regard les uns des autres. Par l'expression "en regard les uns des autres1, on n'entend pas forcément qu'ils soient exactement en face les uns des autres, mais au moins qu'ils soient dans le même ordre afin que des liaisons qui ne se croisent pas puissent être établies entre tous ces plots en regard. Cela veut dire en pratique, comme on le voit sur les figures, que si les plots A sont disposés dans un certain ordre en suivant la périphérie dans un sens de rotation donné, alors les plots B seront disposés dans l'ordre inverse en suivant la périphérie dans le même sens. Sur la figure 2, on a représenté une autre configuration d'un module selon l'invention, dans lequel les bornes de connexion extérieures de la carte sont réparties tout autour de l'ensemble de plusieurs puces, alors qu'à la figure 1 toutes les bornes étaient situées d'un même côté. Sur la figure 3, on a représenté encore une autre configuration, dans laquelle les puces ne sont pas mises en cascade par leurs entrées I/OA et I/OB mais elles sont pourvues d'entrées/sorties indépendantes pour les différentes puces. La carte à puces comporte autant de bornes extérieures d'entrée/sortie qu'il y a de puces. Ces bornes sont désignées par I/01 pour la puce CI1, I/02 pour la puce CI2, etc. Chaque borne extérieure est reliée au plot d'entrée/sortie correspondant d'une puce respective. Ces plots n'ont dès lors pas besoin d'être dédoublés à l'intérieur des puces. Les autres plots sont dédoublés, y compris VSS et VCC ou au moins l'un des deux car la présence des plots supplémentaires I/O non dédoublés empêche d'adopter la même configuration de connexions qu'aux figures 1 et 2 pour les plots VSS et VCC. Dans les réalisations des figures 1 à 3, il y a des conducteurs intermédiaires entre les puces adjacentes un plot A d'une puce est relié, en principe par un fil de liaison soudé, à un plot de contact d'un conducteur imprimé de la carte; ce conducteur imprimé comprend un autre plot de contact, à proximité immédiate d'une puce adjacente à la première puce. Un plot de contact B de la puce adjacente est relié par un fil de liaison soudé à cet autre plot du conducteur imprimé. I1 y a donc, entre deux plots correspondants A et B appartenant à deux puces adjacentes, un conducteur imprimé et deux fils de liaison raccordant les plots de ces puces à ce conducteur. Dans la variante de réalisation de la figure 4 au contraire, il n'y a pas ces conducteurs imprimés intermédiaires. Les puces sont disposées physiquement très proches les unes des autres, et des fils conducteurs de liaison sont directement soudés entre un plot A d'une puce et le plot B correspondant d'une puce adjacente. On gagne beaucoup en encombrement du module à plusieurs puces. Il y a cependant toujours des conducteurs appartenant à la carte, pour relier les puces aux bornes extérieures de la carte. On peut réaliser grâce à l'invention des cartes ou autres modules électroniques dans lesquels les conducteurs imprimés reliant les puces entre elles et les puces aux bornes extérieures de la carte s'étendent sur un seul niveau d'interconnexions, donc sans croisement entre conducteurs. Les croisement sont reportés dans les puces pour établir le court-circuit entre les deux plots A et B situés de part et d'autre de la puce. L'invention est applicable pour toutes sortes de circuits intégrés, et c'est pourquoi on n'a pas décrit plus précisément les fonctionnalités des puces des exemples proposés, ni la circuiterie interne aux puces, circuiterie connectée aux différents plots pour accomplir ces fonctionnalités. REVENDICATIONS 1. Puce de circuit intégré, caractérisée en ce qu'elle comporte plusieurs plots de contact dédoublés (A et B), court-circuités deux-à-deux à l'intérieur de la puce, un des plots étant situé sur un côté de la périphérie de la puce et un autre sur un autre côté. 2. Puce de circuit intégré selon la revendication 1, caractérisée en ce que l'ensemble de plots dédoublés comprend un ensemble dé premiers plots A situé d'un côté de la périphérie, disposé dans un certain ordre en suivant la périphérie dans un sens de rotation donné, et un ensemble de deuxièmes plots B disposés dans l'ordre inverse de l'autre côté de la périphérie et reliés chacun à un plot A respectif, pour le même sens de rotation.. 3. Module électronique comportant plusieurs puces de circuit intégré selon l'une des revendications 1 et 2, ces puces ayant des plots destinés à être reliés ensemble, caractérisé en ce que les puces sont placées côte à côte et les plots correspondants de deux puces adjacentes sont placés en vis-à-vis de manière à pouvoir être raccordés sans croisement d'interconnexions à l'extérieur des puces. 4. Module selon la revendication 3, caractérisé en ce que des conducteurs imprimés sur un seul niveau d'interconnexions servent à relier les puces à des bornes extérieures de la carte. 5. Module électronique selon l'une des revendications 3 et 4, caractérisé en ce que des fils de liaison soudés sont reliés entre les puces et des conducteurs imprimés de la carte. 6. Module électronique selon l'une des revendications 3 à 5, caractérisé en ce que des fils conducteurs sont soudés directement entre un plot de contact A d'une puce et un plot de contact correspondant B d'une puce adjacente.