FR 2670951 A1 19920626 FR 9105616 A 19910507 DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS NON-VOLATILE ET PROCEDE DE FABRICATION DE CELUI-CI La présente invention se rapporte à un dispositif de mémoire à semiconducteurs et à un procédé de fabrication de celui-ci, et plus particulièrement elle se rapporte à un dispositif de mémoire à semiconducteurs non-volatile et à un procédé de fabrication de celui-ci qui améliore les caractéristiques de conservation de l'information. En général, une mémoire à semiconducteurs non-volatile du type à grille flottante comprend une électrode de grille flottante isolée électriquement au dessous de l'électrode de grille de commande, et des charges sont induites dans l'électrode de grille flottante pour être retenues en tant qu'information mémorisée Dans la mémoire à semiconducteurs non-volatile du type à grille flottante, lorsque l'information est écrite ou effacée, un champ électrique puissant est appliqué à un mince film d'oxyde de grille sous l'électrode de grille flottante, et des charges sont injectées dans ou émises à partir de l'électrode de grille flottante par l'intermédiaire du film mince d'oxyde de grille Ainsi, la durée de conservation en écriture et effacement de l'information dépend du champ électrique du film d'oxyde de grille formé sous l'électrode de grille flottante. De telles mémoires à semiconducteurs du type à grille flottante comprennent les EPROM (mémoires mortes programmables effaçables), les EEPROM (mémoires mortes programmables effaçables électriquement), les EEPROM du type flash, etc La figure 1 montre une vue en coupe transversale d'une structure de cellule de mémoire à semiconducteurs classique du type à grille flottante typique Dans la cellule montrée à la figure 1, une région de source 9 a et une région de drain 9 b dopées avec une impureté de type n+ près de la surface du substrat de silicium du type p 1, sont séparées l'une de l'autre par une région de canal Un film mince d'oxyde de grille 3 est formé sur la région de canal et partiellement sur la région de source 9 a et sur la région de drain 9 b La première couche conductrice 4 prévue comme électrode de grille flottante, le film isolant 5, et la seconde couche conductrice 6 prévue comme électrode de grille de commande sont formés sur le film d'oxyde de grille Pour écrire de l'information dans une EPROM comportant une telle structure de cellule, des tensions élevées de 12,5 V et de 7 à 8 V sont délivrées respectivement à l'électrode de grille de commande et à la région de drain, en produisant par ce moyen un champ électrique dans l'électrode de grille flottante et en accélérant des électrons dans la région d'étranglement du côté de la région de drain et en faisant en sorte qu'ils soient injectés dans l'électrode de grille flottante Lorsqu'un rayonnement ultra-violet est rayonné pour effacer l'information, les électrons injectés sont émis pour initialiser la cellule de mémoire Cependant, dans une EEPROM, si une tension élevée (d'environ + 20 V) est délivrée à une électrode de grille de commande dont le drain est mis à la masse, des électrons sont injectés dans l'électrode de grille flottante par l'intermédiaire d'un film mince d'oxyde de grille Inversement si la tension est délivrée au drain la grille de commande étant à la masse, des électrons sont émis par l'intermédiaire du film mince d'oxyde de grille à partir de l'électrode de grille flottante Comme cela a été décrit ci-dessus, l'injection et l'émission des électrons sont effectuées par l'intermédiaire du film d'oxyde de grille, ce dont il résulte une variation de la tension de seuil dans la région de canal, et l'obtention par ce moyen d'une fonction de mémorisation d'information non-volatile. Dans la mémoire à semiconducteurs non-volatile classique du type à grille flottante, puisque l'injection et l'émission des électrons sont effectuées par l'électron excité ou l'effet de tunnel, un film mince d'oxyde de grille doit être formé pour réaliser effectivement l'injection et l'émission des électrons De manière classique, une EPROM possède une épaisseur d'approximativement 30 nm et une EEPROM a une épaisseur de nm. Dans de telles mémoires à semiconducteurs non- volatiles classiques du type à grille flottante, les électrons injectés dans l'électrode de grille flottante lors de l'écriture d'information sont enfermés par la barrière de potentiel résultant du film d'isolation l'enveloppant, et par conséquent mémorisés Cependant, si le film d'isolation enveloppant est endommagé lors du processus de fabrication ou comporte un défaut, les électrons injectés fuient à travers la partie endommagée ou défectueuse La fuite des électrons à partir de l'électrode de grille flottante détériore la fiabilité du dispositif de mémoire. Pour découvrir la raison principale de la fuite des électrons, de l'information est mémorisée dans deux échantillons ayant des épaisseurs de film isolant inter-couche de 40 nm et 60 nm Puis les échantillons sont étuvés à 2000 C pendant 48 heures La variation dans la tension de seuil Vt est testée à des intervalles de 12 heures et le résultat est obtenu sous forme d'un graphique représenté à la figure 2 montrant que quelle que soit l'épaisseur du film d'isolation inter-couche, la tension de seuil initiale Vt des deux échantillons diminue de + 4 V à approximativement + 2 V sur 48 heures Par conséquent, la fuite d'électrons de l'électrode de grille flottante n'est pas fonction de l'épaisseur du film d'isolation inter-couche, et elle se produit principalement à travers le film mince d'oxyde de grille. Dans la cellule de structure classique montrée à la figure 1, un film mince d'oxyde de grille 3, une première couche conductrice 4, un film d'isolation inter-couche 5, et une seconde couche conductrice 6 sont déposés de manière séquentielle sur un substrat de silicium 1, et la seconde couche conductrice 6, le film d'isolation inter-couche 5, et la première couche conductrice 4 sont gravés de manière séquentielle pour former un empilement d'électrode de grille flottante et d'électrode de grille de commande A cet instant, si la gravure est excessive, les bords du film d'oxyde de grille 3 sous l'électrode de grille flottante 4 sont également quelque peu décapés, ou encore les bords mis à nu du film d'oxyde de grille 3 reçoivent une attaque et sont alors endommagés par les ions réactifs pendant la réaction de gravure ionique Par conséquent, les bords mis à nu du film d'oxyde de grille 3 sont endommagés pendant le processus de fabrication, ce qui provoque la part la plus importante des fuites d'électrons. D'une manière plus précise, dans le cas des EEPROM de type flash, le film d'oxyde de grille est d'environ 10 nm. d'épaisseur, et dans les dispositifs hautement intégrés de l'ordre d'un mégabit ou davantage, l'épaisseur du film d'isolation est diminuée davantage de sorte qu'il est hautement souhaitable de résoudre le problème de l'information perdue par les fuites d'électrons. C'est par conséquent un objectif de la présente invention de créer un dispositif de mémoire à semiconducteurs non-volatile qui puisse améliorer la propriété de conservation de l'information en améliorant le film d'oxyde de grille, afin de résoudre les problèmes mentionnés ci-dessus. Un autre objet de la présente invention est de créer le procédé le mieux approprié pour la fabrication du dispositif de mémoire à semiconducteurs non-volatile. La présente invention propose à cet effet un dispositif de mémoire à semiconducteurs non-volatile qui comprend; un substrat semiconducteur d'un premier type de conductivité; un film d'oxyde de champ formé pour définir une région active sur le substrat semiconducteur; une région de source et une région de drain, séparées l'une de l'autre par la région de canal, près de la surface du substrat semiconducteur de la région active et dans lesquelles sont diffusées des impuretés du type de conductivité opposé à celui du substrat semiconducteur; un film mince d'isolation de grille formé sur la région de canal, sur une partie de la région de source et sur une partie de la région de drain; une première couche conductrice formée sur le film d'isolation de grille et conçue en tant qu'électrode flottante pour accumuler des charges; un film d'isolation inter-couche formé sur la première couche conductrice; et une seconde couche conductrice formée sur le film d'isolation inter-couche et conçue en tant qu'électrode de commande; dans lequel l'épaisseur du bord du film mince d'isolation de grille est plus grande que celle des parties autre que le bord. Ainsi, puisque le bord du film d'oxyde de grille est formé en tant qu'un film épais, il empêche les fuites d'électrons et il améliore la propriété de conservation de l'information. Pour réaliser l'autre objectif de l'invention, le procédé de fabrication de la présente invention comprend les étapes de: formation d'un film d'oxyde de champ pour définir une région active sur un substrat semiconducteur d'un premier type de conductivité; croissance thermique d'un film mince d'oxyde de grille sur la surface du substrat semiconducteur de la région active; dépôt sur le film mince d'oxyde de grille, d'une première couche de silicium polycristallin dopée avec l'impureté de manière à former un dessin, de la première couche de silicium polycristallin déposée, par un processus classique de photolithographie; recouvrement de la première couche de silicium polycristallin dessinée par un film d'isolation inter-couche; formation d'un dessin d'une première couche de silicium polycristallin conçue en tant qu'électrode flottante pour accumuler les charges et d'un dessin d'une seconde couche de silicium polycristallin dopée en impuretée chevauchant l'électrode flottante et conçue en tant qu'électrode de commande, en déposant la seconde couche de silicium polycristallin sur le film d'isolation inter-couche et en gravant de manière séquentielle les couches empilées de la seconde couche de silicium polycristallin, du film d'isolation inter-couche, et de la première couche de silicium polycristallin; croissance, après l'étape de formation des dessins, sur l'ensemble de la surface du résultat, d'un film d'oxyde thermique ayant une épaisseur d'au moins deux fois l'épaisseur du film mince d'oxyde de grille; et amincissement de l'épaisseur du film d'oxyde thermique formé sur la surface de la région active par gravure du film d'oxyde thermique par un processus de gravure anisotropique, après l'étape de croissance du film d'oxyde thermique; et implantation des ions de l'impureté ayant un type de conductivité opposé à celui du substrat et ainsi formation d'une région de source et d'une région de drain, ce par quoi le bord du film mince d'oxyde de grille est formé de manière épaisse par l'extension en forme de bec d'oiseau à partir du film d'oxyde thermique en direction de la région active. Egalement, dans le procédé de fabrication décrit ci-dessus, l'étape d'implantation d'ions peut être exécutée d'abord, et ensuite la croissance du film d'oxyde thermique peut être exécutée plus tard. Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 est une vue en coupe transversale d'une cellule EEPROM flash du type à empilement classique; la figure 2 est une représentation graphique montrant la variation de caractéristique en fonction du temps de la tension de seuil Vt selon l'épaisseur de film d'oxyde de la grille inter-couche de la cellule EEPROM flash du type à empilement classique; la figure 3 est une vue en coupe transversale d'une cellule EEPROM flash du type à empilement selon la présente invention; la figure 4 est une représentation graphique de la variation de caractéristique de la tension de seuil Vt en fonction du temps selon l'épaisseur d'oxyde thermique de la cellule EEPROM flash du type à empilement selon la présente invention à 2000 C; la figure 5 est un schéma d'implantation du réseau de cellule EEPROM flash du type à empilement de la présente invention; la figure 6 est une vue en coupe transversale suivant la ligne A-A de la figure 5; la figure 7 est une vue en coupe transversale suivant la ligne B-B de la figure 5; les figures 8 A à 8 D sont des vues en coupe transversale montrant un premier mode de réalisation de la séquence du processus de fabrication de l'EEPROM flash du type à empilement selon la présente invention; et les figures 9 A à 9 D sont des vues en coupe transversale montrant un second mode de réalisation préféré de la séquence du processus de fabrication de l'EEPROM flash du type à empilement selon la présente invention. En se référant à la figure 3, dans une structure de cellule d'un dispositif de mémoire à semiconducteurs non-volatile à grille flottante selon la présente invention, une région de source 9 a dopée avec des impuretés de type n+ et une région de drain 9 b sur un substrat semiconducteur de type p 1 sont formées en étant séparées par une région de canal, un film d'isolation de grille 3, par exemple, un film d'oxyde d'approximativement 10 nm est formé par dessus la région de canal, une partie de la région de source 9 a, et une partie de la région de drain 9 b et une première couche conductrice 4 pour une électrode de grille flottante, le film d'isolation inter-couche 5 et une seconde couche conductrice 6 pour une électrode de grille de commande sont formées en étant empilées sur le film d'isolation de grille 3, ce par quoi la cellule est formée par dépôt d'un film d'oxyde thermique 10 qui doit être au moins deux fois plus épais que le film d'isolation de grille 3 sur la surface de la structure ci-dessus Lorsque le film d'oxyde thermique 10 est implanté, le bec d'oiseau s'étendant vers et reliant la région active du film d'isolation de grille 3, à partir du film d'oxyde thermique, est conçu comme étant un film épais 3 a du film d'isolation de grille 3 Ainsi, même si la partie de bord mise à nu du film d'isolation de grille 3 est endommagé, la formation du film épais 3 a le compense, en empêchant par ce moyen la fuite des électrons. En se référant à la figure 4, pour tester la fiabilité de la structure de cellule selon la présente invention, par des échantillons ayant une épaisseur de 20 nm, 50 nm et nm de film thermique 10, une haute tension de + 20 V est délivrée aux secondes couches conductrices 6, et ensuite les régions de source 9 a, les régions de drain 9 b et les substrats 1 sont mis à la masse Des électrons sont injectés entre les premières couches conductrices 4, par exemple, les électrodes de grille flottante pendant 100 m S. Puis, les échantillons sont étuvés dans un four à 2000 C pendant 48 H La tension de seuil Vt de chaque échantillon est mesurée toutes les 12 heures et le graphique obtenu est représenté à la figure 4, il montre que lorsque le film d'oxyde thermique de 20 nm est formé, la caractéristique de décroissance de la tension de seuil est similaire à celle de la structure de cellule classique représentée cependant, dans les cas des échantillons de 50 nm et 100 nm, il est montré que la décroissance dans la tension de seuil est réduite de manière remarquable Comme par exemple pour l'échantillon de 100 nm, une tension de seuil proche de celle de l'état initial est maintenue même après 48 heures. Maintenant, le procédé de fabrication de la présente invention décrite ci-dessus va être expliqué. La figure 5 est un schéma d'implantation en plan d'un dispositif de mémoire à semiconducteurs non-volatile de la présente invention, la figure 6 est une vue en coupe selon la ligne A-A de la figure 5, et la figure 7 est une vue en coupe selon la ligne B-B de la figure 5 Dans ces dessins, les éléments de structure de cellule correspondant utilisent les mêmes références numériques que celles des éléments semblables montrés à la figure 3 La référence numérique 2 à la figure 5 indique un film d'oxyde de champ formé sur une région d'isolation dans la vue en coupe de la figure 6 Aux figures 6 et 7, la référence numérique 7 indique une couche de protection de surface pour rendre plane les surfaces comme par exemple un film BPSG ou un film SOG, etc, et la référence numérique 8 indique une électrode métallique prévue en tant que ligne de bit qui contacte la région de drain 9 b par l'intermédiaire du trou de contact 8 a. En se référant aux figures 8 A à 8 D un mode de réalisation préféré d'un procédé de fabrication d'une mémoire à semiconducteurs non-volatile selon l'invention va être décrit. Avant tout, pour former un transistor dans une région de circuit périphérique faisant partie d'une plaquette de substrat de silicium de type p 1 utilisant une technique CMOS (semiconducteur métal oxyde compatible), un film d'oxyde de remplissage est implanté, et la partie du film d'oxyde de remplissage correspondant à la région de puits de type N est alors gravée et enlevée Successivement des ions p+ d'une impureté de type N sont injectés dans la partie dans laquelle un film d'oxyde de remplissage a été retiré, avec une densité de 4,5 1012 ions/cm 2 à un niveau d'énergie de 150 Ke V, et sont chauffés pendant 10 heures à 1.1000 C pour activer l'impureté pour former un puits de type n Le film d'oxyde de remplissage est complètement retiré et le film d'oxyde de remplissage est implanté pour avoir une épaisseur de 38 nm, sur lequel un film de nitrure de 150 nm est déposé La partie correspondant à la région d'isolation du film de nitrure est retirée par un procédé à sec et la couche photorésistante est déposée sur la région de puits de type n Successivement, en utilisant le film de nitrure et le film photorésistant en tant que masque, les ions d'acide borique d'impureté de type p sont injectés avec une densité de 5,0 1013 ions/cm 2 à 30 Ke V Et le film photorésistant est retiré, et le film d'oxyde de champ est implanté pour avoir une épaisseur d'approximativement 800 nm Successivement, le film de nitrure et le film d'oxyde de remplissage sont complètement retirés Le film d'oxyde de grille d'approximativement 30 nm est formé dans la région active, et les ions de bore sont injectés avec une densité de 5,0 1011 ions/cm 2 à 30 Ke V pour commander la tension de seuil du transistor dans la région active de la partie de circuit périphérique. Après que les ions de bore aient été injectés avec une densité de 2,0 1012 ions/cm 2 à 30 Ke V d'énergie pour commander la tension de seuil de la cellule dans la région active de l'élément de cellule de mémoire, le film d'oxyde de grille est retiré et le film mince d'isolation de grille 3 est implanté de manière à constituer un film d'oxyde de nm Après cela, la première couche de silicium polycristallin, prévue en tant qu'électrode de grille flottante de l'élément de cellule de mémoire et électrode de grille de transistor de la partie de circuit périphérique est déposée de manière à avoir une épaisseur de 200 nm en utilisant un procédé LPCVD (de dépôt chimique en phase vapeur) Successivement, pour réduire la résistance du silicium polycristallin déposé, du PO C 13 est utilisé pour doper l'impureté Successivement, la première couche de silicium polycristallin est dessinée en utilisant un procédé de photolithographie classique Puis la première couche de silicium polycristallin de l'élément de cellule il de mémoire est recouverte avec un film d'isolation inter-couche 5 tel qu'un film O/N/O Après que le premier film d'oxyde constitué d'un film O/N/O ait été déposé de manière à présenter une épaisseur de 16 nm et que le film de nitrure ait été déposé de manière à présenter une épaisseur de 20 nm le second film d'oxyde est traité à 1.000 OC pendant 10 minutes dans une atmosphère humide d'oxygène 02 pour former un film d'oxyde thermique de nm qui constitue une épaisseur de film d'oxyde implanté sur le film de nitrure Puis, pour former la grille du circuit périphérique, le circuit périphérique est défini par un processus de photorésistance, et puis le film d'O/N/O du circuit périphérique est retiré par le processus de gravure, et ensuite, le film d'oxyde de grille est implanté de manière à présenter une épaisseur de 40 nm A cet instant, la croissance du film d'oxyde est limitée à la région couverte par le film d'O/N/o Successivement, pour réaliser l'électrode de grille de commande de l'élément de cellule de mémoire et la poly-structure de l'élément de circuit périphérique, la seconde couche de silicium polycristallin est déposée de manière à présenter une épaisseur de 400 nm et l'impureté est dopée en appliquant du PO C 13 dans la seconde couche de silicium polycristallin pour diminuer sa résistance Par conséquent, l'élément de cellule de mémoire est obtenu avec une structure présentant la section transversale montrée à la figure 8 A Pour réduire davantage la résistance de la seconde couche de silicium polycristallin, un film de siliciure ayant un point de fusion élevé tel qu'un siliciure de tungstène peut être déposé. Après le processus ci-dessus, le dessin du silicium polycristallin de l'élément de circuit périphérique est formé, et un dessin est formé dans l'élément de cellule de mémoire avec la couche photorésistante 11 par un processus de photolithographie classique La seconde couche de silicium polycristallin, le film d'isolation inter-couche d'une structure de O/N/O, et la première couche de silicium polycristallin sont gravées de manière séquentielle selon le dessin de la couche photorésistante 11 servant de masque, en achevant ainsi la cellule de mémoire La figure 8 B montre une vue en coupe transversale de la structure d'empilement de la seconde couche conductrice 6 pour une électrode de grille de commande, du film d'isolation inter-couche 5, et de la première couche conductrice 4 constituant l'électrode de grille flottante, obtenus par le procédé de gravure. Puis, le résultat est placé dans un four et traité pendant 15 minutes dans une atmosphère d'oxygène humide 02 pour faire croître un film d'oxyde thermique 10 jusqu'à nm sur l'ensemble de la surface Par conséquent, le bec d'oiseau s'étendant en direction des bords du film d'isolation de grille 3 à partir du film d'oxyde thermique procure un film épais 3 a autour du bord de la grille flottante 3 comme cela est montré à la figure 8 C. Successivement, le film d'oxyde thermique 10 de nm est gravé de manière anisotropique par un procédé de gravure ionique sensible pour retirer approximativement nm du film d'oxyde En amincissant la partie du film thermique 10 sur laquelle la région de source et la région de drain seront formées Et puis, des ions d'arsenic d'impureté de type n+ sont injectés avec une densité de 6,0 1015 ions/cm 2 à 150 Ke V à travers le film d'oxyde aminci. Un processus de chauffage est alors exécuté pendant 20 minutes à 975 OC, en formant la région de source n+ 9 a et la région de drain n+ 9 b près de la surface du substrat 1 comme cela est montré à la figure 8 D Ainsi, la structure de cellule selon la présente invention est obtenue. Après quoi, pour former une source et un drain d'un transistor dans la région de puits de type N de la partie de circuit périphérique, des ions de bore sont injectés avec une densité de 2,0 1015 ions/cm 2 à 40 Ke V, et un film LTO de 170 nm et un film BPSG de 700 nm sur la totalité de la surface sont gravés de manière séquentielle Le film de BPSG est alors refondu pendant 30 minutes dans une atmosphère N 2 pour aplanir grossièrement la surface, en fermant ainsi la couche de protection de surface 7. Après quoi, le trou de contact métallique est formé. Un dessin de métal de 1 gm d'épaisseur est déposé, terminant le câblage métallique Après cela, le contact entre le métal dans le trou de contact et la région active forme un contact ohmique au moyen d'un processus d'alliage. Les figures 9 A à 9 D sont des vues en coupe transversale montrant un second mode de réalisation du procédé de fabrication d'un dispositif de mémoire à semiconducteurs non-volatile présentant la structure de cellule selon la présente invention Le processus montré aux figures 9 A et 9 B est identique à celui des figures 8 A et 8 B du premier mode de réalisation. Dans le second mode de réalisation préféré selon la figure 9 C, la structure d'empilement constituée de la première couche conductrice 4, du film d'isolation inter-couche 5 et de la seconde couche conductrice 6 est formée, et des ions d'arsenic sont injectés avec une densité de 6,0 1015 ions/cm 2 à 75 Ke V au travers du film mince d'isolation de grille 3. En se référant à la figure 9 D, après le processus d'injection, une atmosphère humide d'02 est appliquée à 9750 C pendant 7 minutes, et ensuite une atmosphère sèche est appliquée pendant 23 minutes, en faisant croître par ce moyen le film d'oxyde thermique 10 pour qu'il soit approximativement de 100 nm Pendant le processus de croissance du film d'oxyde thermique, les ions d'impureté injectés à proximité de la surface du substrat 1 sont activés formant la région de source n+ 9 a et la région de drain n+ 9 b. Par comparaison avec le premier mode de réalisation, le second mode de réalisation réalise le processus d'injection d'ions d'abord et le processus de croissance du film d'oxyde thermique ensuite, ce qui est économiquement intéressant en raison de l'omission du processus de gravure ionique, du processus d'activation des ions injectés, etc. Egalement, le niveau d'énergie des ions injectés peut être divisé par deux. La présente invention telle qu'elle est décrite ci-dessus empêche la fuite des électrons mémorisés dans l'électrode de grille flottante due aux conditions d'environnement, tels que du bruit, une température élevée, de l'humidité, et une pression, en améliorant ainsi la propriété de conservation de l'information C'est-à-dire que, dans un dispositif de mémoire à semiconducteurs non-volatile, un dessin d'électrode de grille flottante et un dessin de grille de commande sont formés, et le bord mis à nu de la région active du film d'isolation de grille endommagé dans le processus de fabrication est épaissi, en améliorant grandement les caractéristiques de la cellule. Procurant ainsi un dispositif de mémoire à semiconducteurs non-volatile d'une haute fiabilité. REVENDICATIONS 1 Dispositif de mémoire à semiconducteurs non-volatile qui comprend: un substrat semiconducteur ( 1) d'un premier type de conductivité; un film d'oxyde de champ formé pour définir une région active sur ledit substrat semiconducteur ( 1); une région de source ( 9 a) et une région de drain ( 9 b), séparées l'une de l'autre par la région de canal, près de la surface du substrat semiconducteur ( 1) de ladite région active et dans lesquelles sont diffusées des impuretés du type de conductivité opposé à celui dudit substrat semiconducteur ( 1); un film mince d'isolation de grille ( 3) formé sur ladite région de canal, sur une partie de ladite région de source ( 9 a) et sur une partie de ladite région de drain ( 9 b); une première couche conductrice ( 4) formée sur ledit film d'isolation de grille ( 3) et conçue en tant qu'électrode flottante pour accumuler des charges; un film d'isolation inter-couche ( 5) formé sur ladite première couche conductrice ( 4); et une seconde couche conductrice ( 6) formée sur ledit film d'isolation inter-couche ( 5) et conçue en tant qu'électrode de commande, caractérisé en ce que l'épaisseur du bord dudit film mince d'isolation de grille ( 3) est plus grande que celle des parties autre que ledit bord. 2 Dispositif de mémoire à semiconducteurs non-volatile tel que revendiqué dans la revendication 1, caractérisé en ce que l'épaisseur de la partie épaisse dudit film mince d'isolation de grille ( 3) est au moins deux fois celle de la partie plus mince. 3 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs non volatile comprenant les étapes de: formation d'un film d'oxyde de champ pour définir une région active sur un substrat semiconducteur ( 1) d'un premier type de conductivité; croissance thermique d'un film mince d'oxyde de grille ( 3) sur la surface du substrat semiconducteur de ladite région active; dépôt sur le film mince d'oxyde de grille, d'une première couche de silicium polycristallin ( 4) dopée avec une impureté de manière à former un dessin, de la première couche de silicium polycristallin ( 4) déposée, par un processus classique de photolithographie; recouvrement de ladite première couche de silicium polycristallin dessinée par un film d'isolation inter-couche ( 5); formation d'un dessin d'une première couche de silicium polycristallin ( 5) conçue en tant qu'électrode flottante pour accumuler les charges et d'un dessin d'une seconde couche de silicium polycristallin ( 6) dopée en impureté chevauchant l'électrode flottante et conçue en tant qu'électrode de commande en déposant ladite seconde couche de silicium polycristallin (b) sur ledit film d'isolation inter-couche ( 5), et en gravant de manière séquentielle les couches empilées de la seconde couche de silicium polycristallin ( 6), du film d'isolation inter-couche ( 5), et de la première couche de silicium polycristallin ( 4); croissance d'un film d'oxyde thermique épais ( 10) après l'étape de formation des dessins, sur l'ensemble de la surface du résultat, ledit film d'oxyde thermique ( 3) ayant une épaisseur d'au moins deux fois l'épaisseur du film mince d'oxyde de grille; amincissement de l'épaisseur du film d'oxyde thermique ( 10) formé sur la surface de ladite région active par gravure dudit film d'oxyde thermique ( 10) par un processus de gravure anisotropique, après l'étape de croissance dudit film d'oxyde thermique ( 10); et formation d'une région de source ( 9 a) et d'une région de drain ( 9 b) par implantation d'ions d'impuretés d'un type de conductivité opposé à celui du substrat à proximité de la surface du substrat semiconducteur ( 1) de la région active au travers dudit film d'oxyde thermique aminci ( 10) et puis activation des impuretés injectées, ce par quoi la partie épaisse du bord dudit film mince d'oxyde de grille ( 3) est formée de manière épaisse par l'extension en forme de bec d'oiseau ( 3 a) à partir du film d'oxyde thermique ( 10) en direction dudit film mince d'oxyde de grille ( 3). 4 Dispositif de mémoire à semiconducteurs non-volatile tel que revendiqué dans la revendication 3, caractérisé en ce que dans l'étape de croissance dudit film d'oxyde thermique ( 10), une atmosphère d'oxygène humide est maintenue pendant approximativement 15 minutes, en faisant croître par ce moyen le film d'oxyde thermique ( 10) jusqu'à une épaisseur d'approximativement 100 nm. Procédé de fabrication d'un dispositif de mémoire à semiconducteurs nonvolatile tel que revendiqué dans la revendication 3, caractérisé en ce que ledit film d'inter-couche ( 5) est formé par un film d'oxyde, un film de nitrure, ou un empilement de film d'oxyde et de nitrure. 6 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs non volatile comprenant les étapes de: formation d'un film d'oxyde de champ pour définir une région active sur un substrat semiconducteur ( 1) d'un premier type de conductivité; croissance thermique d'un film mince d'oxyde de grille ( 3) sur la surface du substrat semiconducteur ( 1) de ladite région active; dépôt sur le film mince d'oxyde de grille, d'une première couche de silicium polycristallin ( 4) dopée avec l'impureté de manière à former un dessin sur ledit film mince d'oxyde de grille ( 3) et formant un dessin par un processus classique de photolithographie; recouvrement de ladite première couche de silicium polycristallin ( 4) dessinée par un film d'isolation inter-couche ( 5); formation d'un dessin d'une première couche de silicium polycristallin ( 4) conçue en tant qu'électrode flottante pour accumuler les charges et d'un dessin d'une seconde couche de silicium polycristallin ( 6) dopée en impureté chevauchant l'électrode flottante et conçue en tant qu'électrode de commande en déposant ladite seconde couche de silicium polycristallin (b) sur ledit film d'isolation inter-couche ( 5), et en gravant de manière séquentielle les couches empilées de la seconde couche de silicium polycristallin ( 6), du film d'isolation inter- couche ( 5), et de la première couche de silicium polycristallin ( 4); implantation ionique d'une impureté du type de conductivité opposé à celle du substrat à proximité de la surface de la surface du substrat semiconducteur ( 1) de ladite région active, après l'étape de formation desdits dessins; et croissance d'un film d'oxyde thermique épais ( 10) après l'étape de formation des dessins, sur l'ensemble de la surface du résultat, après l'étape de ladite implantation ionique, ce par quoi la partie épaisse du bord dudit film mince d'oxyde de grille ( 3) est formé de manière épaisse par l'extension en forme de bec d'oiseau ( 3 a) à partir du film d'oxyde thermique ( 10) en direction dudit film mince d'oxyde de grille ( 3). 7 Procédé de fabrication d'un dispositif de mémoire à semiconducteurs tel que revendiqué dans la revendication 6, caractérisé en ce que l'étape de croissance dudit film d'oxyde thermique ( 10) est effectuée approximativement pendant 7 minutes dans une atmosphère d'oxygène humide à approximativement 975 OC, et elle est effectuée pendant approximativement 23 minutes dans une atmosphère d'oxygène sèche, en faisant croître par ce moyen un film d'oxyde thermique jusqu'à une épaisseur d'approximativement 100 nm.