FR 2667210 A1 19920327 FR 9011797 A 19900925 CAPTEUR D'IMAGE CCD A TEMPS DE CHARGEMENT REDUT L'invention concerne les capteurs d'image du type à transfert de charge (en abrégé "CCD", de l'anglais "Charges Coupled Devise"), comportant une pluralité de points photosensibles ou pixels. Elle concerne en particulier des moyens pour réduire le temps de chargement dans un registre de lecture, des charges produites par ces pixels. Dans les capteurs d'image CCD surfacique, la zone photosensible ou zone image est formée à l'aide d'une pluralité de surfaces élémentaires photosensibles formant un réseau matriciel. Les surfaces photosensibles élémentaires sont appelées "pixels" dans la suite de la description. Chaque pixel est constitué par un détecteur photo sensible CCD ou photomos, c'est-à-dire réalisé suivant la technologie "MOS" (de l'anglais "Metal Oxyde Semiconductor"). La figure 1 représente schématiquement l'architecture classique d'un capteur image type CCD ayant une telle zone image. La zone image 2 comporte des détecteurs photosensibles CCD disposés en lignes et en colonnes - Pour simplifier la figure I seulement 25 détecteurs CCD formant 25 pixels Pi à P25 sont représentés, disposés suivant cinq lignes L1 à L5 et cinq colonnes CI à C5 ; mais l'exemple peut s'appliquer à des capteurs comportant des détecteurs en nombre plus important où même en nombre plus faible. Quand la zone image est exposée à un rayonnement de lumière, chacun des pixels P1 à P25 collecte et stocke des charges engendrées par la lumière, dont la quantité est fonction de l'intensité du rayonnement auquel a été exposé le pixel. L'information que constitue chaque quantité de charge doit être lue, par un circuit de sortie CS qui permet notamment de convertir chaque quantité de charges en un signal de tension. Le transfert des charges stockées au niveau des différents pixels PI à P25, vers le circuit de sortie CS, est réalisé à l'aide d'un registre de lecture RL constitué par un registre à décalage de type CCD. Le registre de lecture RL comporte des étages de lecture EL1 à EL5 en nombre au moins aussi important que les colonnes C1 à C5. A chaque colonne C1 à C5 correspond un étage de lecture. Chaque étage de lecture est destiné à recueillir une quantité de charge provenant des différents pixels de la colonne. En effet, dans chaque colonne C1 à C5, la succession de détecteurs ou pixels dans le sens des colonnes, réalise une succession d'étages d'un registre à décalage, succession d'étages qui permet de transférer des charges dans chaque colonne. Le sens du transfert est celui montré par une flèche 3, et il s'effectue depuis les pixels PE1 à PE5 de la première ligne Li, jusqu a chaque étage de lecture du registre de lecture RL. Ce transfert dans les colonnes C1 à C5 peut s'effectuer indifféremment en mode biphasé, trois ou quatre phases. Dans l'exemple montré à la figure 1, il est effectué en biphasé à l'aide de deux signaux de transfert ST1, ST2 ayant des phases différentes. A cette fin, de façon classique, chaque pixel PI à P25 comporte deux couples d'électrodes El, E2 qui se succèdent dans le sens des colonnes Cl à C5, et auxquels sont appliqués les signaux de transfert ST1, ST2. Le premier couple El reçoit le premier signal de transfert ST1 et le second couple E2 reçoit le second signal ST2. En fait, dans le mode biphasé il est connu que chaque couple El, E2 comporte deux électrodes électriquement reliées l'une à l'autre, qui diffèrent en ce que sous l'une d'elle est réalisée, par implantation dans le substrat semiconducteur, un dopage avec du bore par exemple quand le substrat semiconducteur est du type P. Ceci a pour effet de réaliser une différence de seuil en tension sous l'une des électrodes par rapport à l'autre, d'où résulte une différence de profondeur des puits de potentiels formés sous ces deux électrodes. Pour simplifier la figure 1, les couples d'électrodes El, E2 sont représentés chacun simplement par une case E1,E2, leur structure étant parfaitement connue. Quand les signaux de transfert ST1,ST2 sont appliqués aux pixels P1 à P25, c'est-à-dire à ces couples d'électrodes, ils engendrent sous les électrodes, dans le substrat semiconducteur, une succession de puits et de barrières de potentiel qui permettent de transférer les charges suivant le sens de transfert 3, de pixel en pixel, jusque dans l'étage correspondant du registre de lecture RL. Quand les signaux de transfert ne sont pas appliqués aux pixels, ceux-ci comportent chacun un puits de potentiel stable qui permet de stocker les charges engendrées par la lumière et collectées par chaque pixel. Suivant le fonctionnement le plus courant, le cycle de fonctionnement débute par une période d'intégration durant laquelle la zone image ou seulement certains pixels P1 à P25 sont susceptibles de recevoir un rayonnement de lumière. Durant la période d'intégration, les charges produites au niveau d'un pixel sont stockées dans ce pixel. La période d'intégration est suivie d'une période de transfert de charges pendant laquelle le capteur d'image est aveugle. Le transfert des charges s'effectue en plusieurs temps dans les colonnes CI à C5 et dans le registre de lecture RL, en direction du circuit de sortie C5. Sous l'action des signaux de transfert ST1, ST2 appliqués aux pixels Pl à P25, le transfert des charges s'effectue suivant le sens de transfert 3 : suite au premier pas de transfert, chacune des quantités de charges initialement contenues dans un pixel donné est transféré d'une case c'est-à-dire d'un pixel, vers le registre de lecture RL ; à l'exception des quantités de charges contenues dans les pixels P21 à P25 qui forment la cinquième ligne L5 (la plus proche du registre de lecture), et qui sont directement transférées dans étage de lecture EL1 à EL5 correspondant du registre de lecture RL. Ensuite les charges contenues dans les étages du registre de lecture RL sont évacuées vers le circuit de sortie C5, pour être lues par ce dernier. Le registre de lecture RL peut fonctionner en biphasé, ou en trois ou quatre phases. Dans exemple représenté à la figure 1, il fonctionne en biphasé sous l'action d'un premier et d'un second signal de commande SC1,SC2 de phases opposées. Le registre de lecture étant vidé, le pas de transfert suivant dans les colonnes C1 à C5 transfère à nouveau, d'une case, les charges contenues dans les pixels P1 à P25, et transfère dans l'étage de lecture EL1 à EL5 correspondant, les charges contenues dans les pixels P21 à P25 de la dernière ou cinquième ligne L5 ; les charges contenues dans les étages de lecture sont ensuite évacuées, et le registre de lecture RL étant vide à nouveau, il est prêt pour un troisième pas de transfert. Ce fonctionnement est répété, jusqu a l'instant où les quantités de charges initialement contenues dans les pixels Pi à P5 de la première ligne Li sont chargées dans les étages de lectures EL1 à EL5, pour être évacuées vers le circuit de sortie.Une nouvelle période d'intégration peut alors débuter. Il est courant qu'une zone image comporte un grand nombre de pixels, par exemple plusieurs centaines de lignes et plusieurs centaines de colonnes. Le temps nécessaire au transfert dans les colonnes et dans le registre de lecture peut alors être très important et par suite très pénalisant, par le fait notamment que durant ce temps le capteur d'image est aveugle. La vitesse de transfert dans les colonnes C1 à C5 et dans le registre de lecture RL est liée à la fréquence des signaux ST1, ST2 et SC1, SC2 qui leur sont appliqués ; mais cette fréquence ne peut pas être augmentée au-delà de certaines limites, à partir desquelles le fonctionnement ne peut plus être assuré correctement. Ceci est vrai particulièrement pour le transfert dans les colonnes Cl à C5, du fait notamment que les lignes de silicium polycristallin constituant les électrodes dans la zone image, présentent des constantes de temps réparties, constantes de temps qui sont d'autant plus fortes que le nombre de colonnes est important (la zone image est plus grande).En conséquence, il est plutôt nécessaire de réduire la fréquence des signaux de transfert quand on augmente le nombre des pixels, ce qui va à l'encontre d'une solution quand au problème du temps de transfert dans les colonnes. Un autre inconvénient qui résulte d'un temps de transfert important dans les colonnes, est qu?il retarde la connaissance d'un événement matérialisé par l'éclairement des pixels les plus éloignés du registre de lecture. L'invention constitue une solution particulièrement simple au problème du temps de transfert dans les colonnes, tel que ci-dessus défini. L'invention peut s'appliquer pour des architectures semblables à celle du capteur d'image montré à la figure 1, mais aussi pour des architectures différentes, dès lors qu un transfert de charges doit s'effectuer entre deux points photosensibles d'une zone photosensible. Ainsi, par exemple, l'invention peut s 'appliquer de manière particulièrement avantageuse pour réduire le temps de transfert dans les colonnes d'une matrice de photomos, quand une telle matrice constitue un pixel de grande dimension. Une telle structure pour former un pixel de grandes dimensions fait l'objet d'une autre demande de brevet, et elle est mentionnée ici uniquement pour souligner l'intérêt que présente l'invention. Cette structure de matrice de photomos pour former un pixel de grande dimension, est exposée succinctement dans un passage de la description qui montre comment mettre en oeuvre l'invention pour réaliser une sommation des charges de plusieurs pixels. Suivant l'invention, un dispositif capteur d'image du type à transfert de charges, comportant une zone image, au moins un registre de lecture, la zone image étant formée de détecteurs photosensibles disposés suivant N lignes et M colonnes, N étant égal ou supérieur à 2 et M étant égal ou supérieur à 1, des charges engendrées dans la zone image étant transférées parallèlement aux colonnes jusque dans des étages de lecture du registre de lecture, est caractérisé en ce que la zone image est séparée parallèlement aux lignes en au moins deux parties, de manière que chaque colonne soit constituée par au moins deux sous-colonnes aboutissant chacune à un étage de lecture, et en ce que le dispositif capteur comporte en outre des moyens pour que le transfert des charges s effectue avec des sens de transfert opposés entre les deux sous-colonnes dune même colonne. L'invention sera mieux comprise et d'autres avantages qu'elle procure apparaîtront à la lecture de la description qui suit, faite à titre d'exemple non limitatif en référence aux figures annexées, parmi lesquelles - La figure 1 déjà décrite montre une architecture classique d'un capteur dfimage - la figure 2 montre schématiquement une première version d'un capteur d'image conforme à l'invention, version dans laquelle une zone photosensible est séparée en deux parties par deux registres de lecture - la figure 3 illustre schématiquement une seconde version de l'invention, dans laquelle les registres de lecture montrés à la figure 1 sont disposés sur les bords de la zone photosensible - la figure 4 montre schématiquement une application de l'invention au cas des pixels de grandes dimensions. La figure 2 représente de façon schématique un capteur d'image 10 suivant l'invention. Le capteur d'image 10 est du type à transfert de charges ou CCD ; Il comporte une zone photosensible ou zone image 11 formée par un réseau matriciel de N fois M surfaces photosensibles élémentaires P1 à P40, appelées pixels dans la suite de la description. Chaque pixel P1 à P40 est constitué par un détecteur photosensible CCD. Les pixels P1 à P40 sont disposés suivant N lignes Li à L8 et suivant M colonnes Cl à C5 ; N étant égal ou supérieur à 2 et M étant égal ou supérieur à 1. Dans l'exemple non limitatif de la description et pour simplifier cette dernière, N = 8 et M = 5, ce qui conduit à quarante pixels P1 à P40. Suivant une caractéristique de l'invention, la zone image 11 est partagée en au moins deux parties A, B, la séparation entre ces deux parties étant parallèle aux lignes Li à 1,8 En conséquence chacune des colonnes C1 à C5 comprend deux sous-colonnes Cla et Clb à C5a et C5b. Dans les colonnes C1 à C5, les successions de pixels P1 à P40 constituent des successions d'étages de registre à décalage qui permettent de transférer, parallèlement à ces colonnes, des charges engendrée au niveau des ou de certains pixels P1 à P40, durant une période d'intégration.La différence avec l'art antérieur est que dans l'invention, les transferts des charges s'effectuent suivant deux sens de transfert opposés dans une même colonne C1 à C5 : un premier sens de transfert DTl est commun à toutes les sous-colonnes Cla à C5A contenues dans la première partie A de la zone image il ; un second sens de transfert DT2 opposé au premier, est commun à toutes les sous-colonnes Clb à C5b contenue dans la seconde partie B de la zone image. Dans la première version de l'invention montrée à la figure 2, le capteur d'image 11 comprend en outre deux registres de lecture RLA, RLB, parallèles aux lignes L1 à 1,8 Dans l'exemple non limitatif décrit ces deux registres de lecture sont côte à côte, et constituent la zone de séparation des deux parties A, B de la zone image 11. Chaque registre de lecture RLA, RLB comporte des étages de lecture Dla à D5a et Dlb à D5b en au moins le même nombre que le nombre de colonnes C1 à C5, et chaque étage de lecture est situé en bout d'une sous-colonne. Ces registres de lecture RLA, RLB sont constitués de façon en elle-même classique, par des registres à décalage du type CCD qui sont masqués, c'est-à-dire abrité de la lumière. En fait, un registre de lecture du type CCD fonctionne d'une façon semblable au registre à décalage que constituent une succession de pixels dans une colonne. Aussi dans l'art antérieur, le registre de lecture associé à une zone image est généralement masqué afin d'éviter que des électrons soient produits dans sa proximité. Le premier registre de lecture RLA correspond à la partie A ; chacun de ses étages de lecture Dla à D5a correspond à une sous-colonne Cla à C5a. Le second registre de lecture RLB correspond à la seconde partie B de zone image : chacun de ses étages de lecture Dlb à D5b correspond à une sous-colonnes Clb à C5b. Le fonctionnement est le suivant - Pendant la période d'intégration, des charges s'accumulent dans les pixels P1 à P40 ou dans certains de ces pixels. - A la fin de la période d'intégration, débute le transfert des charges accumulées. Ce transfert s'effectue en premier dans les colonnes C1 à C5 quant on applique des signaux de transfert ST1, ST2 aux pixels P1 à P40. En supposant que ce transfert dans les colonnes s'accomplisse en biphasé, chaque pixel P1 à P40 comporte deux couples d'électrodes El, E2 qui se succèdent parallèlement aux colonnes, et auxquels sont appliqués les deux signaux de transfert ST1, ST2 de phases opposées, comme déjà expliqué dans le préambule relatif à l'art antérieur.Cependant ici la différence avec l'art antérieur est que chaque colonne est divisée en sous-colonnes, chaque sous-colonne constituant un étage de transfert transférant les charges suivant un sens de transfert opposé au sens de transfert de l'autre sous-colonne. Il en résulte d'une part que chacune des sous-colonnes de la partie A déverse des charges dans l'étage Dla à D5a correspondant du premier registre de lecture RLA ; et que simultanément d'autre part, chacune des sous-colonnes Clb à C5b de la partie B déversent des charges dans l'étage de lecture Dlb à D5b correspondant du second registre de lecture RLB. Ainsi le premier cycle des signaux de transfert ST1, ST2 réalise un premier pas de transfert simultanément dans les sous-colonnes des parties A et B - dans la première partie A, ce premier pas de transfert a pour effet de déverser dans les étages Dla à D5a du premier registre RLA, les charges qui étaient initialement contenues respectivement dans les pixels P16 à P20 qui constituent la quatrième ligne IA; M - dans la partie B, ce premier pas de transfert a pour effet de déverser dans les étages Dlb à D5b du second registre de lecture RLB, les charges qui étaient initialement contenues respectivement dans les pixels P21 à P25 qui constituent la cinquième ligne L5. Les deux registres de lecture RLA, RLB sont ensuite actionnés, et les charges qu'ils contiennent sont évacuées vers un premier et un second circuit de sortie 20,21 en eux-mêmes classiques. A cet effet, les deux registres de lecture sont actionnés simultanément par des signaux de commande de transfert SC1, SC2 de phases opposées, qui sont communs à ces deux registres, les deux registres de lecture fonctionnant ainsi en parallèle. Un fonctionnement semblable et répété jusque l'instant où les charges, initialement contenues dans les pixels de la première ligne L1 et dans les pixels de la huitième ligne L8, sont déversés respectivement dans les étages du premier registre de lecture RLA et dans les étages du second registre de lecture RLB. Une nouvelle période d'intégration peut alors débuter. Avec la disposition conforme à l'invention, le transfert complet pour la lecture de toutes les quantités de charge a exigé deux fois moins de transferts élémentaires que dans l'art antérieur, ce qui divise par deux le temps où le capteur d'image est aveugle. Pour que les deux sous-colonnes d'une même colonne C1 à C5 aient des sens de transfert DT1,DT2 opposés, il suffit d'inverser entre ces deux sous-colonnes, la distribution des puits et des barrières de potentiel créés par l'application des signaux de transfert ; le sens de transfert en fonction de cette distribution est en soi bien connu du spécialiste, de même que le moyen de modifier cette distribution.Par exemple dans le cas où le transfert dans les colonnes effectue en biphasé, il suffit d'une part, d'inverser la position d'un dopage (non représenté) qui est généralement réalisé sous l'une des deux électrodes d'un couple El, E2 d'électrodes, et qui engendre un seuil de tension ; d'autre part, il faut inverser la connexion des signaux de transfert ST1, ST2 appliqués aux deux couples E1,E2 d'électrodes d'un même pixel. Ceci apparaît sur la figure 2 où les premier et second signaux de transfert ST1 et ST2 sont appliqués respectivement aux couples d'électrodes El et E2 dans la première partie A de la zone image, et sont à l'inverse appliqués respectivement aux couples d'électrodes E2 et El dans la seconde partie B de la zone image. Dans l'exemple de la figure 2, les registres de lecture RLA,RLB sont disposés en partie centrale de la zone image 11, mais ils peuvent également être disposés sur des bords de cette dernière, comme montré à la figure 3. La figure 3 représente le capteur d'image de l'invention, dans une version qui diffère de celle montrée à la figure 2 en ce que les deux registres de lecture RLA, RLB ne sont plus en partie centrale de la zone image 11, mais chacun le long d'un bord opposé de cette dernière. La zone image est partagée en deux parties A, B, la séparation étant centrale et parallèle aux lignes L1 à L8. En fait, par rapport à la version de la figure 2, dans cette version les deux parties A et B se touchent et ne sont plus séparées par les registres de lecture RLA, RLB. Le premier registre de lecture RLA borde la première partie A et le second registre borde la seconde partie B. Les étages de lecture Dla à D5a et Dlb à D5b correspondent aux mêmes sous-colonnes Cla à C5a et Clb à C5b que dans l'exemple de la figure 2, mais par l'autre extrémité. Les sens de transfert DT1, DT2 sont opposés entre les parties A et B, comme dans l'exemple de la figure 2, et par rapport à cette dernière ils sont inversés. Le fonctionnement et le résultat sont semblables à ceux expliqués en référence à la figure 2. L'invention peut s'appliquer aussi de manière particulièrement intéressante, dans le cas d'une matrice de pixel de grandes dimensions. Pour réaliser des pixels de grandes dimensions, on utilise le plus souvent des photodiodes de préférence au photomos (détecteurs photosensible CCD relevant de la technologie MOS) qui eux notamment ne permettent pas de réaliser des transferts de charges correctement au-delà d'une certain dimension. Les photodiodes présentent cependant une forte capacité qui est très pénalisante. Une solution consiste à réaliser des matrices de pixels de grandes dimensions ou gros pixels, en utilisant pour chaque gros pixel une matrice de sous-pixels constitués chacun par un photomos. Les sous-pixels sont disposés suivant des lignes intermédiaire et des colonnes intermédiaires. Pour retrouver avec une telle matrice de sous-pixels un résultat semblable à celui donné par un gros pixel, il faut faire une sommation des charges contenues dans chacun des sous-pixels. Une partie de cette sommation est effectuée en faisant la somme de tous les sous-pixels d'une même colonne intermédiaire. Cette sommation partielle est effectuée pour toutes les colonnes intermédiaires simultanément, à l'aide d'un registre de lecture dont chaque étage de lecture correspond à une colonne intermédiaire. Le transfert des charges dans les colonnes intermédiaires s'effectue avec le registre de lecture arrêté, et dure jusqu'à l'instant où, pour chacune des colonnes intermédiaire, toutes les quantités de charges de tous les sous-pixels sont transférées et accumulées dans l'étage de lecture correspondant. Le registre de lecture est alors actionné pour évacuer les charges vers un étage de sortie. Dans une telle configuration, un temps long du transfert dans les colonnes intermédiaires peut être très pénalisant, et l'invention peut constituer une solution avantageuse quand elle est appliquée à un tel cas, dans lequel une sommation est effectuée dans les étages d'un registre de lecture. La figure 4 illustre schématiquement l'application de l'invention, à un capteur d'image dans lequel on effectue une sommation dans un registre de lecture, comme ci-dessus mentionné. Une matrice photosensible 25 de type à transfert de charges ou CCD, comporte des détecteurs photosensibles CCD ou pixels Pi à P40 disposés suivant N lignes dites intermédiaire LIi à LI8 et M colonnes dites intermédiaires CIi à CI8. Dans l'exemple non limitatif décrit, N = 8 et M = 5. Les détecteurs ou pixels Pi à P40 sont constitués d'une même manière que dans l'exemple de la figure 2, ctest-à-dire qu'ils peuvent, dans le sens des colonnes intermédiaire Ci à CI5, constituer des étages d'un registre à transfert de charges, susceptible d'être actionné en biphasé, ou en trois ou en quatre phases. Suivant une caractéristique de l'invention, la matrice photo sensible 25 est séparée, parallèlement aux lignes intermédiaires LI1 à LI 8, en au moins deux parties A et B séparées l'une de l'autre par un registre de lecture RL1. Le registre de lecture est un registre à décalage CCD, comportant au mois autant d'étages de lecture EL1 à EL5 qu'il y a de colonnes intermédiaires CI1 à CI5. La séparation en deux parties A et B de la matrice photosensible 25, conduit à former dans chaque colonne intermédiaire CI1 à CI5, deux sous-colonnes Cla à C5a et Clb à C5b, comme dans le cas montré à la figure 2. Mais dans cette version de l'invention, les deux sous-colonnes de chaque colonne intermédiaire sont séparées l'une de l'autre par un unique étage de lecture EL1 à EL5 du registre de lecture RL1, étage de lecture qui est en quelque sorte disposé en série avec les deux sous-colonnes. En conférant des sens de transfert DT1, DT2 opposés aux deux sous-colonnes Cla à C5a et Clb à C5b d'une même colonne intermédiaire Cil à CI5, de manière que ces sens de transfert convergent vers étage de lecture EL1 à EL5, les deux sous-colonnes d'une même colonne intermédiaire constituent deux registres à décalage (durant la période de transfert en colonne) qui aboutissent dans le même étage de lecture.En supposant que le transfert dans les sous-colonne soit effectué en mode biphasé, les sens de transfert DT1,DT2 DT2 étant les mêmes que sur la figure 2, les pixels P1 à P40 peuvent être constitués d'une même manière que dans exemple de la figure 2 et commandés d'une même manière que sur cette dernière par les signaux de transfert ST1, ST2 ; aussi, pour simplifier la description, les couples d'électrodes El, E2 de chacun des pixels Pi à P40, ainsi que les connexions de signaux de transfert ST1, ST2, ne sont pas représentés sur la figure 4. Dans cette configuration, après une période d'intégration, on commande le transfert des charges dans toutes les colonnes intermédiaires Cil à CI5, avec le registre de lecture RLi arrêté, tant que toutes les quantités de charges d'une colonne intermédiaire n'ont pas été transférées dans l'étage de lecture ELI à EL5 correspondant. il est nécessaire bien entendu dans cette application, que chaque étage de lecturé ait la capacité de stocker toutes les charges contenues dans la colonne intermédiaire correspondante. Quand débute le transfert dans les colonnes intermédiaire, dans chacune de ces dernières les deux sous-colonnes transfèrent simultanément les charges dans le même étage de lecture. En prenant pour exemple la première colonne intermédiaire CI1: le premier cycle de signaux de transfert réalise un premier pas de transfert simultanément dans les deux sous-colonnes Cia et Clb, toutes les charges avancent d'une case dans ces deux sous-colonnes, et simultanément les charges contenues initialement dans le seizième pixel P16 et dans le vingt et unième pixel P21 sont déversées dans le premier étage de lecture Eli. Au second pas de transfert on déverse dans le premier étage de lecture EL1, simultanément les charges qui étaient initialement contenues dans les pixels Pli et P26, et ces charges s'ajoutent à celles déjà déversées lors du premier pas de transfert.Ceci est répété jusqu'à l'instant (c'est-à-dire jusqu'au quatrième pas) où les charges initialement contenues dans les premier et trente-sixième pixels Pi, P36 sont à leur tour transférées dans le premier étage de lecture ELI et ajoutées aux charges déjà transférées lors des pas 1, 2 et 3. Un fonctionnement semblable s'accomplit dans les autres colonnes intermédiaires. La sommation de toutes les charges contenues dans une colonne intermédiaire CI1 à CI5, ayant ainsi été réalisée dans un étage de lecture ELi à EL5, on évacue ces charges vers un circuit de sortie 30, d'une manière en elle-même classique. En chargeant simultanément les deux sous-colonnes d'une même colonne intermédiaire dans un même étage de lecture, conformément à l'invention, on réalise la sommation des charges par colonne intermédiaire à l'aide de deux fois moins de transfert élémentaire ou pas dans la colonne, c'est-à-dire deux fois plus rapidement. Cette description constitue un exemple limitatif montrant comment, à fréquence de transfert constante, réduire le temps de chargement ou temps de transfert en colonne, dans un capteur d'image à transfert de charges ; où à temps de chargement constant, comment réduire la fréquence de transfert. Dans les exemples des figures 2, 3 et 4, la zone image est séparée en deux parties A, B égales, mais dans le cadre de l'invention, la zone image peut être partagée en plus que deux parties, et ces parties peuvent être inégales ; les adaptations nécessaires étant à la portée du spécialiste. REVENDICATIONS i. Dispositif capteur d'image du type à transfert de charges, comportant une zone image (11), au moins un registre de lecture (RLA, RLB, RL1), la zone image étant formée de détecteur photosensibles (Pi à P40) disposés suivant N lignes (L1 à L8) et M colonnes (Ci à C5), N étant égal ou supérieur à 2 et M étant égal ou supérieur à 1, le registre de lecture (RLA, RLB, RL1) comportant au moins autant d'étages de lecture (EL1 à EL5) qu'il y a de colonnes (Cl à C5), des charges engendrées dans la zone image étant transférées parallèlement aux colonnes jusque dans des étages de lecture (EL1 à EL5), caractérisé en ce que la zone image est séparée parallèlement aux lignes (L1 à L8) en au moins deux parties (A, B) complémentaires, de manière que chaque colonne soit partagée en au moins deux sous-colonnes (Cla à C5a et Clb à C5b) complémentaires aboutissant chacune à un étage de lecture, et en ce que le dispositif capteur d'image comporte des moyens (ST1,ST2,E1,E2) pour que le transfert des charges s'effectue avec des sens de transfert (DT1,DT2) opposés entre les deux sous-colonnes d'une même colonne. 2. Dispositif capteur suivant la revendication 1, caractérisé en ce que chaque partie (A, B) complémentaire de la zone image (11) coopère avec un registre de lecture (RLA,RLB) différent comportant au moins autant d'étages de lecture (Dla à D5a et Dlb à D5b) qu'il y a de colonne (C1 à C5), chaque registre de lecture étant situé à une extrémité des sous-colonnes (Cla à C5b) de la partie (A, B) à laquelle il correspond, de manière qu'à chaque sous-colonne corresponde un étage de lecture. 3. Dispositif capteur suivant la revendication 2, caractérisé en ce que les deux registres de lecture (RLA, RLB) des deux parties (A, B) complémentaires sont disposés entre les deux parties complémentaires (A, B). 4. Dispositif capteur suivant la revendication 2, caractérisé en ce que les deux registres de lecture (RLA, RLB) des deux parties complémentaires (A, B) sont disposés sur des bords opposés de ces deux parties complémentaires. 5. Dispositif capteur suivant la revendication 1, caractérisé en ce que le registre de lecture (RL1) est commun aux deux parties complémentaires (A, B), le registre de lecture étant placé entre les deux parties (A, B) complémentaires de manière que les deux sous-colonnes (Cla à C5a et Clb à C5b) aboutissent dans une même étage de lecture (EL1 à EL5). 6. Dispositif capteur suivant la revendication 5, caractérisé en ce que chaque étage de lecture (Ell à EL5) du registre de lecture, a la capacité de stocker toutes les charges contenues dans une colonne (CI1 à CI5).