FR 2670307 A1 19920612 FR 9015483 A 19901211 La présente invention concerne un dispositif générateur de tension de programmation pour cartes à mémoire, ainsi qu'un procédé d'étalonnage d'un tel dispositif. Le fonctionnement général des cartes à mémoire implique qu'un terminal conçu pour pouvoir modifier des données mémorisées dans une mémoire non-vola.tile de la carte soit capable d'engendrer une tension de programmation dite VPP. Cette tension, comme le précise notamment la norme ISO 7816-3, est une tension continue qui doit pouvoir varier entre 5 volts et 25 volts par pas de 0,1 volt, avec une précision relative de l'ordre de 2,5%. Classiquement, un générateur d'une telle tension de programmation est conçu pour produire la valeur de tension requise en fonction de l'état d'un registre de données de 8 bits appliqué à une entrée du générateur. Classiquement également, un tel générateur est bâti autour d'un convertisseur numérique/analogique de type conventionnel, comportant une référence de tension interne ou externe, suivi d'un étage d'amplification et d'adaptation approprié pour que la tension VPP produite varie bien dans la gamme requise et avec les pas requis. Un tel générateur connu, s'il donne satisfaction sur le plan technique, est en revanche désavantageux par son colt, lié notamment à la nécessité de faire appel à une référence de tension relativement précise. En outre, il n'est pas toujours aisé d'incorporer un convertisseur numérique/analogique dans un circuit intégré sur mesure. La présente invention vise à pallier les inconvénients de la technique antérieure et à proposer un générateur de tension de programmation pour un terminal pour cartes-à-mémoire qui soit de conception extrêmement simple et économique, et dont au moins une partie des composants puisse être facilement incoporée à un circuit intégré spécialisé pour ce genre de terminal. Elle concerne à cet effet un dispositif générateur d'une tension de programmation continue de valeur variable, en particulier pour un appareil de lecture/écriture de carte à mémoire, ladite valeur de tension étant fonction de la valeur d'un signal numérique appliqué à une entrée du dispositif, caractérisé en ce qu'il comprend: un circuit capable de délivrer en sortie un signal périodique comportant des impulsions de largeur fixe à une fréquence déterminée par la valeur du signal numérique, un moyen intégrateur capable de produire à sa sortie une tension continue égale à la valeur moyenne du signal périodique, et un moyen d'amplification et d'adaptation de niveau produisant à sa sortie ladite tension de programmation. Ledit circuit comprend de préférence un multiplicateur de fréquence binaire dont une entrée d'horloge est reliée à un générateur d'horloge à fréquence fixe, la fréquence dudit signal périodique étant proportionnelle à la valeur du signal numérique. Avantageusement, le moyen intégrateur comprend un circuit RC. Selon un autre aspect, 1 invention concerne un procédé d'étalonnage d'un dispositif tel que défini ci dessus r caractérisé en ce qu il comprend les étapes consistant à: fixer le signal numérique d'entrée à une première valeur et mesurer la tension produite en sortie par le dispositif, fixer le signal numérique d'entrée à une seconde valeur et mesurer la tension produite en sortie par le dispositif, à partir desdites première et seconde valeurs du signal numérique et desdites première et seconde tensions mesurées, déterminer au moins deux paramètres d'étalonnage et les mémoriser dans un appareil de lecture/écriture de carte à mémoire incorporant le dispositif générateur, la valeur numérique à appliquer au dispositif pour obtenir une tension de programmation déterminée étant calculée par ledit appareil en fonction desdits paramètres. De façon préférée, on mémorise dans l'appareil deux paramètres qui sont des valeurs du signal numérique pour lesquelles deux extréma de la tension de programmation sont atteints. D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante d'une forme de réalisation préférée de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés, sur lesquels la figure 1 est un schéma-bloc d'un dispositif générateur de tension de programmation selon l'invention, la figure 2 est un ensemble de chronogrammes illustrant le fonctionnement du circuit de la figure 1, et la figure 3 est un graphique permettantd'expliquer un procédé d'étalonnage du dispositif de la figure 1. En référence tout d'abord à la figure 1, on a représenté un dispositif 10 générateur de - tension de programmation VPP. La valeur de cette tension est déterminée en fonction de la valeur d'un mot de huit bits ou octet appliqué par un bus d'écriture WB à un registre de huit bits 12. La sortie du registre 12 est appliquée, en parallèle, aux huit entrées parallèles de taux de multiplication d'un multiplicateur de fréquence binaire dit "binary rate multiplier" 14. Un tel circuit, bien connu en soi, est articulé autour d'un compteur et est capable de délivrer à sa sortie des impulsions positives de même largeur que la largeur de chaque impulsion positive d'un signal d'horloge, avec une fréquence qui est proportionnelle à la valeur du mot de huit bits appliqué à l'entrée de taux. Un tel circuit est conventionnellement utilisé dans des dispositifs d'accord de syntoniseurs ou analogues. Un générateur d'horloge 16 voit sa sortie1 sous forme d'un signal carré VH de fréquence fixe et bien déterminée, appliquée à l'entrée d'horloge du circuit 14. Avantageusement, le générateur d'horloge 16 est constitué par une horloge programmable intégrée à la logique du terminal de lecture/écriture auquel est incorporé le dispositif de l'invention. La sortie du circuit 14 est appliquée à l'entrée d'un intégrateur 18. Plus précisément, dans le présent exemple, la sortie du circuit 14 est reliée à une première borne d'une résistance R. Un condensateur C est monté entre la seconde borne de R et la masse. La sortie de l'intégrateur 18, c'est-à-dire le point commun entre R et C, est appliquée à l'entrée d'un amplificateur 20 destiné à adapter les niveaux de tension en sortie de l'intégrateur 18 aux niveaux de tension requis pour la tension VPP. Cette tension VPP est disponible à la sortie de l'amplificateur 20. Le fonctionnement du circuit décrit ci-dessus va maintenant être indiqué en référence à la figure 2. La tension VH désigne la tension délivrée par l'horloge 16. Lorsqu'un mot de huit bits de valeur déterminée N est appliquée à l'entrée parallèle du circuit 14, alors ce circuit délivre en sortie (signal VS) une tension dont la fréquence F = 1/T est proportionnelle à la valeur N du mot de huit bits appliqué en entrée, mais dont la largeur d'impulsion positive, notée LI, est toujours la même. Plus précisément, la fréquence F du signal de sortie est régie par la relation F = FH x N/256 où FH est la fréquence du signal d'horloge. On comprend donc que la valeur moyenne, notée VM, de la tension de sortie VS va varier linéairement avec la valeur de N. L'intégrateur 18 a précisément pour objet de convertir la tension de sortie VS du circuit 14 en une tension continue VM égale à sa valeur moyenne. Bien entendu, les valeurs des composants R et C sont choisies de manière à éliminer toute composante alternative dans son signal de sortie, et ce dans toute la gamme de fréquences du signal VS reçu à l'entrée de l'intégrateur. L'amplificateur 20 a deux rôles. D'une part, il amplifie et met à niveau la tension de sortie de l'intégrateur, typiquement comprise entre 0 et 3 volts, pour l'amener dans la gamme de 5 à 25 volts requise pour la tension VPP. D'autre part, il permet de fournir à la carte pour sa programmation les valeurs de courant requises. L'homme de l'art saura aisément concevoir un tel circuit amplificateur, notamment à l'aide d'un ou de plusieurs amplificateurs opérationnels. On a ainsi décrit un circuit générateur de tension de programmation qui est extrêmement simple et économique, tout en offrant un fonctionnement satisfaisant. En outre, le registre 12 et les circuits 14 et 16 peuvent très facilement être incorporés à un circuit intégré spécialisé pour terminaux de lecture/écriture de cartes à mémoire. La tension continue délivrée en sortie de l'intégrateur RC 18 est fonction essentiellement de deux paramètres, à savoir la tension crête-à-crête du signal à la sortie du circuit 14, et la valeur du mot de huit bits N appliqué à son entrée. En revanche, la précision sur la tension continue de sortie n'est tributaire ni de la fréquence d'horloge FH appliquée au circuit 14, ni de la constante de temps du circuit intégrateur RC. Au sujet des valeurs de R et C, on peut noter que des valeurs remplissant la condition R x C ~ 100/FH s'avèrent appropriées. La fréquence FH du signal d'horloge peut par exemple être fixée à une valeur de l'ordre de 1 MHz. On va maintenant décrire en référence à la figure 3 un procédé d'étalonnage automatique du dispositif décrit. Comme on l'a indiqué, le circuit décrit n'assure pas systématiquement qu'à une valeur N connue corresponde à chaque fois (c'est-à-dire pour des dispositifs différents) une même valeur de VPP, puisque la tension crête à crête de VS entre en jeu. Selon la présente invention, lors du test final de chaque terminal de lecture/écriture de cartes à mémoire, l'appareil de test applique au dispositif, successivement, deux valeurs de N, notées N1 et N2, respectivement proches des deux limites (0 à 255) de l'excursion maximale de N. Pour N = N1, l'appareil de test mesure la tension VPP1 recueillie à la sortie du dispositif. De même, pour N = N2, l'appareil mesure la tension VPP2 obtenue. Ces données sont représentatives de deux points P1, P2 par lesquels passe la droite qui établit la relation entre N et VPP. Cette droite, notée D, est tracée sur la figure 3, et sa pente et sa position sont déterminées uniquement par les coordonnées, connues, des points P1 et P2. Ensuite, le dispositif de test peut déterminer facilement la valeur Nmin pour laquelle la tension VPP est égale à 5 volts, la limite inférieure de l'excursion, ainsi que la valeur Nmax pour laquelle la tension VPP est égale à 25 volts, la limite supérieure de l'excursion. Les deux valeurs recueillies Nmin et Nmax sont alors mémorisées par l'appareil de test, puis chargées dans une mémoire programmable appropriée (par exemple une mémoire vive sauvegardée ou une mémoire morte programmable) du terminal auquel est incorporé le dispositif générateur de la présente invention. De cette manière, lorsque le terminal décide qu'une valeur de tension VPPx donnée doit être produite à la sortie du générateur, la valeur Nx du mot numérique à appliquer au registre 12 pour obtenir cette valeur est fixée par la relation Nx = t(VPPx-5)Nmax - (VPPx-25)Nmin]/20 où VPPx est exprimée en volts, la valeur entière la plus proche du résultat obtenu étant prise pour Nx. On comprend que la logique du terminal peut être programmée sans difficulté pour obtenir à chaque fois la valeur appropriée de Nx et l'appliquer au dispositif de l'invention. On comprend également que, pour couvrir de façon sûre les dérives de la tension de sortie, l'étage d'amplification 20 est conçu pour délivrer une -tension dans une excursion plus large que [5V, 25V1 lorsque N varie entre 0 et 255. On assure ainsi, d'une manière extrêmement simple, rapide et fiable, et une fois pour toutes, un étalonnage du dispositif générateur de tension VPP au cours de sa procédure de test final, de manière que son excursion de tension soit correcte et que la valeur de tension VPP correcte soit toujours engendrée, la précision requise de +2,5% étant en outre atteinte sans difficulté. Bien entendu, la présente invention n'est nullement limitée à la forme de réalisation décrite cidessus et représentée sur les dessins, mais l'homme de l'art saura y apporter toute variante ou modification conforme à son esprit. REVENDICATIONS 1. Dispositif générateur d'une tension de programmation continue (VPP) de valeur variable, en particulier pour un appareil de lecture/écriture de carte à mémoire, ladite valeur de tension étant fonction de la valeur d'un signal numérique (N) appliqué à une entrée du dispositif, caractérisé en ce qu'il comprend: un circuit (14) capable de délivrer en sortie un signal périodique (VS) comportant des impulsions de largeur fixe à une fréquence (F) déterminée par la valeur du signal numérique, un moyen intégrateur (18; R, C) capable de produire à sa sortie une tension continue égale à la valeur moyenne du signal périodique, et un moyen d'amplification et d'adaptation de niveau (20) produisant à sa sortie ladite tension de programmation. 2. Dispositif selon la revendication 1, caractérisé en ce que ledit circuit comprend un multiplicateur de fréquence binaire (14) dont une entrée d'horloge est reliée à un générateur d'horloge (16) à fréquence (FH) fixe, la fréquence dudit signal périodique étant proportionnelle à la valeur (N) du signal numérique. 3. Dispositif selon l'une des revendications 1 et 2, caractérisé en ce que le moyen intégrateur comprend un circuit RC. 4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce qu'il comprend un registre d'entrée (12) pour le signal numérique. 5. Procédé d'étalonnage d'un dispositif selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend les étapes consistant à: fixer le signal numérique d'entrée à une première valeur (N1) et mesurer la tension (VPP1) produite en sortie par le dispositif, fixer le signal numérique d'entrée à une seconde valeur (N2) et mesurer la tension (VPP2) produite en sortie par le dispositif, à partir desdites première et seconde valeurs du signal numérique et desdites première et seconde tensions mesurées, déterminer au moins deux paramètres d'étalonnage (Nmin, Nmax) et les mémoriser dans un appareil de lecture/écriture de carte à mémoire incorporant le dispositif générateur, la valeur numérique (Nx) à appliquer au dispositif pour obtenir une tension de programmation déterminée (VPPx) étant calculée par ledit appareil en fonction desdits paramètres. 6. Procédé d'étalonnage selon la revendication 5, caractérisé en ce qu'on mémorise dans l'appareil deux paramètres (Nmin, Nmax) qui sont des valeurs du signal numérique pour lesquelles deux extréma de la tension de programmation sont atteints.