FR 2670646 A1 19920619 FR 9015823 A 19901218 "DISPOSITIF DE DECODAGE DE SIGNAUX NUMERIQUES PREALABLEMENT TRANSMIS ET/OU STOCKES" La présente invention concerne un dispositif de décodage de signaux numériques préalablement transmis et/ou stockés après traitement dans un dispositif de codage comprenant (a) un étage de codage à longueur variable (b) un étage de reconstruction connecté en parallèle dans l'étage de codage et prévu pour exécuter dans une première voie, sur les signaux présents à son point de raccordement avec ledit étage de codage, une première série d'opérations inverses de celles déjà exécutées en ce point de raccordement sur les signaux d'entrée dudit étage de codage (c) un étage d'estimation de mouvement entre images, prévu pour délivrer des informations de mouvement correspondant respectivement aux blocs (d) un étage de prédiction à partir des signaux de sortie desdits étages de reconstruction et d'estimation de mouvement (e) un étage de sélection, à partir des signaux d'entrée du dispositif de codage et des signaux de sortie dudit étage de prédiction, des signaux à coder dans ledit étage de codage (f) une deuxième voie de reconstruction d'image à définition réduite, prévue pour exécuter, sur une fraction des signaux présents après conversion de balayage inverse, une deuxième série d'opérations inverses de celles déjà exécutées audit point de raccordement avec l'étage de codage et complétées par une compensation du mouvement estimé (g) un sous-ensemble de mémorisation hybride, prévu pour délivrer avant prédiction une image résultant d'un mélange pondéré entre lesdites images à haute définition et à définition réduite présentes en sortie desdites première et deuxième voies ledit dispositif de décodage compenant un étage de décodage qui comprend lui-même notamment, en série, une mémoire-tampon, un circuit de décodage à longueur variable, un circuit de quantification inverse, un circuit de normalisation inverse, et un circuit de transformation orthogonale inverse. Cette invention trouve une application avantageuse dans le domaine de la réception d'images de télévision selon deux niveaux de définition, pour assurer la restitution d'images à haute définition avec une excellente qualité d'image, tout en permettant aux récepteurs de télévision classiques, de définition plus faible, de recevoir quand même ces programmes à haute définition. La distribution d'images numériques de télévision à haute définition constitue à l'heure actuelle un axe de recherche très actif. Il est cependant très vite apparu aux industriels concernés que ce nouveau service n'aurait de succès que si les programmes à haute définition pouvaient être reçus non seulement par les récepteurs de télévision à haute définition, mais aussi par les récepteurs classiques. Une telle distribution, dite *compatible*, est effectivement assurée si une fraction du flot des données qui correspondent au programme à haute définition peut facilement être prélevée et traitée par le récepteur classique pour que celui-ci délivre les images de télévision normales (dites compatibles : 625 lignes, 50 Hz, 2:1, rapport 16/9). Cette solution technique permet de distribuer simultanément des programmes de télévision classiques et des programmes de télévision à haute définition, avec une économie certaine en matière de débit d'informations (le débit ainsi économisé est pratiquement celui qui correspondrait à la distribution des images TV seules). La séparation du flot des données à haute définition en deux parties, correspondant d'une part aux seules données dites compatibles (qu'on appellera par la suite les informations TV) et d'autre part aux données complémentaires dites additionnelles (concernant les images à haute définition et qu'on appellera par la suite les informations HD ou HDTV), constitue bien entendu une contrainte au niveau du codeur à haute définition (ou codeur HD) présent à l'émission1 puisque l'ensemble du flot des données doit contenir les informations permettant ultérieurement la reconstruction des images compatibles. La mise en place de ces informations peut, en particulier, conduire à une dégradation de la qualité des images à haute définition. La solution qui semble actuellement la meilleure pour assurer cette distribution compatible repose sur l'emploi d'un codeur utilisant une transformation orthogonale telle qu'une transformation cosinus discrète (notée DCT)1 qui opère sur chaque image divisée en blocs. La reconstruction des images compatibles à partir des données à haute définition est obtenue à l'aide d'un découpage dans le domaine fréquentiel pour chaque bloc d'image à haute définition sur lequel est réalisée la tranformation DCT, on ne transmet au décodeur d'images compatibles (ou décodeur TV), parmi les coefficients résultant de cette transformation, que ceux correspondant aux fréquences les plus faibles Les coefficients ainsi sélectionnés deviennent les coefficients constitutifs de nouveaux blocs d'image de dimensions ici deux fois plus faibles que celles des précédents dans chaque direction horizontale ou verticale. Les images compatibles ainsi obtenues restent de bonne qualité tant que les décodeurs TV n'incorporent pas de dispositifs de compensation de mouvement. Lorsque de tels dispositifs sont prévus, une prédiction préalable du mouvement est nécessaire, et celle-ci doit être effectuée avec la résolution de la haute définition pour maintenir la qualité d'image lors du décodage des images à haute définition. On constate cependant une certaine discordance entre le contenu des blocs ainsi prédits lors du codage et du décodage à haute définition et celui des blocs prédits dans le cas du décodage des images compatibles. Des effets de dégradation de la qualité des images compatibles se produisent alors, et qui sont, en outre, cumulatifs, du fait de la récursivité du dispositif. Le but de l'invention est de proposer un dispositif de décodage de signaux numériques correspondant à des images de télévision, grâce auquel il est possible de reconstituer ultérieurement à la fois des images TV et des images HD de bonne qualité. L'invention concerne à cet effet un dispositif de décodage caractérisé en ce qu'il comprend également (1) un étage de mémorisation hybride, prévu pour délivrer une image résultant d'un mélange pondéré entre une image reconstituée à haute définition et une image reconstituée à définition réduite (2) pour fournir audit étage de mémorisation hybride les images successives à haute définition reconstituées, un étage de compensation de mouvement, prévu pour délivrer les signaux de sortie du dispositif de décodage, également envoyés sur une première entrée dudit étage de mémorisation hybride pour constituer les images successives à haute définition reconstituées (3) un étage de reconstruction d'image à définition réduite, prévu pour recevoir d'une part une fraction des coefficients de chaque bloc des signaux d'entrée du dispositif de décodage et d'autre part lesdites informations de mouvement et pour délivrer ses signaux de sortie sur une deuxième entrée dudit étage de mémorisation hybride. Le document *Coding television signal s at 320 and 64 kbits/s", G.Kummerfeldt et al., Proceedings of the SPIE, décembre 1985, Cannes (France), volume 594, Image Coding, pages 119-128, décrit, notamment sur sa figure 2, un dispositif de codage à longueur variable faisant appel à une reconstruction d'image et à une prédiction des signaux à coder à partir de ladite reconstruction. Un tel dispositif et le dispositif de décodage correspondant ignorent cependant complètement le problème qui consiste, dans le cas d'une distribution d'images à deux niveaux de définition, à délivrer les informations simultanément nécessaires pour la transmission et la reconstitution, côté réception, d'images de télévision à haute définition et d'images de télévision compatibles. La structure ici proposée constitue au contraire une solution technique satisfaisante à ce problème. Les particularités et avantages de l'invention appa raîtront maintenant de façon plus précise dans la description qui suit et sur les figures annexées, données à titre d'exemple non limitatif et dans lesquelles - la figure 1 montre un exemple de réalisation d'un dispositif de codage délivrant des signaux codés tels que ceux traités par le dispositif de décodage selon l'invention - les figures 2a et 2b montrent un balayage de coefficients de type traditionnel et un balayage dit en zig-zag modifié - la figure 3 montre un exemple de réalisation d'un dispositif de décodage selon l'invention. Le dispositif de codage représenté sur la figure 1 comprend tout d'abord un étage de sélection des signaux à coder (des images HDTV, 1250 lignes, 1:1, 50 Hz), qui est ici un circuit 100 dit de décision inter/intra. Ce circuit 100 comprend d'une part un premier circuit de calcul d'énergies 11, qui, en premier lieu, effectue sur les signaux d'entrée du dispositif le calcul de l'énergie contenue par bloc d'image B dans les composantes autres que la composante continue, la référence B désignant le bloc courant. Le circuit 100 comprend également un soustracteur 12 qui reçoit d'une part les échantillons correspondant au bloc B courant et d'autre part les échantillons correspondant à un bloc B' prédit délivré par un étage de prédiction 400 décrit plus loin.La soustraction B-B' étant opérée, le circuit Il de calcul d'énergies détermine également l'énergie contenue dans ce bloc d'échantillons constitué en sortie du soustracteur 102 (toujours hors composante continue), puis, selon le résultat d'une comparaison des deux énergies ainsi calculées, sélectionne l'un ou l'autre de deux modes de codage, dits codage inter-image (B-B' est codé) et codage intra-image (B est codé) et appelés codages inter et intra par abréviation. Une information additionnelle Mc précisant ce mode de codage est alors émise par le circuit 100, car elle sera nécessaire, notamment à la réception, pour permettre la reconstruction des images. L'étage de sélection est suivi d'un étage 200 de codage à longueur variable constituant la chaîne de codage proprement dite. Cette chaine de codage comprend ici un circuit 21 de transformation orthogonale telle qu'une transformation cosinus discrète (sur des blocs de 8 x 8 coefficients, et donc notée DCT 8 x 8), un circuit 22 de conversion de balayage, un circuit 23 de quantification, un circuit 24 de codage à longueur variable, un circuit 25 de mémorisation, et un circuit 26 de régulation de débit délivrant une information de normalisation renvoyée vers le circuit 23. Le balayage -c'est-à-dire l'ordre de lecture- des coefficients délivrés par le circuit 21 de transformation orthogonale est ici un balayage dit en zig-zag modifié. La figure 2a montre l'ordre de lecture des coefficients dans le cas d'un balayage en zig-zag traditionnel, et la figure 2b l'ordre de lecture adopté dans le cas présent du balayage en zig-zag modifié. Les signaux présents en sortie du circuit de quantification 23 sont fournis à un étage de reconstruction 300 constitué de la façon suivante. Cet étage 300 comprend un circuit 31 de quantification inverse, un circuit 32 de conversion de balayage inverse, puis, en sortie de celui-ci, une première voie de reconstruction d'une image à haute définition comprenant elle-même un circuit 34a de transformation cosinus discrète inverse (effectuée sur des blocs de 8 x 8 coefficients, et notée DCT 8 x 8 inverse), et un circuit 35a de reconstruction du signal à haute définition tel qu'il serait décodé, aux erreurs de transmission près (ce circuit 35a recevant, pour permettre ladite reconstruction, le bloc prédit B' et l'information additionnelle Mc de codage inter ou intra). L'étage 300 comprend également, en sortie du circuit 32 de conversion de balayage inverse, une deuxième voie de reconstruction d'une image à définition réduite, ici l'image TV compatible. Cette deuxième voie comprend elle-même un circuit de troncature 33 permettant de sélectionner une fraction des coefficients du bloc, ici les seize premiers dans l'ordre du balayage en zig-zag modifié, un circuit 34b de transformation cosinus discrète inverse (notée DCT 4 x 4 inverse puisque le nouveau bloc ainsi constitué ne contient plus que 4 x 4 coefficients), un circuit 35b de reconstitution de signal de télévision compatible tel qu'il serait décodé aux erreurs de transmission près (ce circuit 35b reçoit également l'information additionnelle Mc), une mémoire 36b de stockage du signal ainsi reconstitué, un circuit 37b de compensation de mouvement, et un circuit 38b de rééchantillonnage et de remise en phase. L'étage 300 comprend enfin, en sortie des première et deuxième voies de reconstruction, un sous-ensemble 39 de mémorisation hybride, comprenant lui-même un multiplieur 39a et un multiplieur 39b des sorties desdites voies par un coefficient a et par un coefficient (1-a) respectivement ( étant compris entre 0 et 1), ainsi qu'un additionneur 39c des sorties desdits multiplieurs et une mémoire hybride 39d stockant la sortie dudit additionneur. Le circuit 38b est prévu pour réaligner en sortie des deux voies le nombre de points d'image constituant les images qui se présentent à l'entrée des multiplieurs, ainsi que pour la remise en phase de ces images (en raison du déphasage dû à la transformation DCT 4 x 4 inverse).La sortie de la mémoire 39d est fournie à l'étage d'estimation de mouvement 500 et à l'étage de prédiction 400. Cet étage de prédiction 400, destiné comme indiqué précédemment à délivrer les blocs B' prédits, est ici, en fait, un circuit d'adressage de la mémoire 39d, cet adressage étant effectué en fonction de vecteurs de mouvement D fournis par un étage 500 d'estimation de mouvement. Ledit étage 500 comprend, de façon classique, un corrélateur par blocs entre l'image courante présente à l'entrée du dispositif et l'image reconstituée présente en sortie de la mémoire 39d, et délivre en association à chaque bloc d'image à haute définition le vecteur de mouvement D correspondant, fourni ensuite à l'étage 400, et également destiné à être transmis, comme l'information additionnelle Mc. Réciproquement, lorsque des signaux numériques ont été, préalablement à leur transmission, codés dans un dispositif de codage tel que celui qui vient d'être décrit, leur décodage doit être prévu, pour permettre une reconstruction des signaux d'origine correspondant aux images de télévision initiales. Un exemple de réalisation d'un dispositif de décodage approprié est représenté sur la figure 3. Le dispositif de décodage ainsi représenté comprend tout d'abord un étage 600 de décodage à longueur variable constituant la chaîne de décodage proprement dite. Cette chaîne de décodage comprend elle-même d'abord une mémoire-tampon 61 recevant les signaux d'entrée du dispositif de décodage, c'est-à-dire l'ensemble des signaux préalablement codés et transmis. Ces signaux incluent d'une part les signaux numériques codés correspondant aux images de télévision HD initiales, et d'autre part les vecteurs de mouvement D de sortie de l'étage 500 d'estimation de mouvement ainsi que les informations additionnelles Mc de sortie du circuit 100.La mémoire-tampon 61 est suivie d'un circuit 62 de décodage à longueur variable, d'un circuit 63 de quantification inverse (relié par l'intermédiaire d'un circuit 64 de normalisation inverse à la mémoire-tampon 61), d'un circuit 65 de conversion de balayage inverse, et d'un circuit 66 de transformation orthogonale inverse (ici un circuit de transformation cosinus discrète inverse opérant sur des blocs de 8 x 8 coefficients, de sorte que cette transformation est notée DCT 8 x 8 inverse). Le circuit 65 réalise un balayage en zig-zag modifié inverse, c'est-à-dire qu'il restitue des signaux identiques à ceux présents en sortie du circuit 21 de transformation orthogonale. L'étage 600 de décodage à longueur variable ainsi décrit constitue, de fait, une première voie de reconstruction d'une image à haute définition. Le dispositif de décodage comprend également un étage 700 de reconstruction d'une image à définition réduite, ici d'une image TV compatible. Cet étage constitue dans ledit dispositif une deuxième voie de reconstruction, comprenant elle-même d'abord un circuit de troncature 71 qui, comme le circuit 33, permet de sélectionner une fraction des coefficients du bloc (dans le cas présent les seize premiers dans l'ordre du balayage en zig-zag modifié) et qui, à cet effet, est prévu en sortie du circuit 65 de conversion de balayage inverse. Ce circuit 71 est suivi d'un circuit 72 de transformation orthogonale inverse (ici une transformation cosinus discrète inverse, notée DCT 4 x 4 inverse), puis d'une mémoire 74 de stockage de l'image à définition réduite reconstituée. Cette reconstitution tient compte d'une part de l'estimation de mouvement effectuée lors du codage, et d'autre part du mode de codage inter ou intra sélectionné. Comme on l'a vu ci-dessus, les signaux transmis incluent les vecteurs de mouvement D et les informations additionnelles Mc. Ces signaux D et Mc sont fournis d'une part à l'étage 600 constituant la voie de reconstruction d'image à haute définition, d'autre part à l'étage 700. Dans l'étage 600, ces signaux sont reçus par un étage de compensation de mouvement qui comprend ici un circuit 67 de compensation de mouvement. Ce circuit 67 est, en fait, un circuit d'adressage d'une mémoire 84 (décrite plus loin) compte tenu des déplacements de bloc indiqués par les vecteurs de mouvement D.Dans l'étage 700, ces signaux sont reçus par un circuit 75 de compensation de mouvement, qui est un circuit d'adressage de la mémoire 74 compte tenu des déplacements de bloc indiqués par les vecteurs de mouvement D. Les images ainsi reconstruites avec compensation de mouvement sont alors envoyées respectivement vers un additionneur 68 (pour les images à haute définition) et vers un additionneur 73 (pour les images à définition réduite). L'additionneur 68, qui reçoit donc la sortie du circuit 67 sur sa première entrée, reçoit sur sa deuxième entrée la sortie du circuit 66 de transformation orthogonale inverse et délivre les images HDTV à haute définition reconstituées (1250 lignes, 1:1, 50 hertz) qui correspondent aux images à haute définition d'origine. L'additionneur 73, qui reçoit sur sa première entrée la sortie du circuit 75 de compensation de mouvement, est inséré, lui, entre le circuit 72 de transformation orthogonale inverse, dont il reçoit la sortie sur sa deuxième entrée, et la mémoire 74, vers laquelle est envoyée sa sortie. Le dispositif de décodage comprend enfin un étage 800 de mémorisation hybride, comprenant lui-même un circuit 81 de rééchantillonnage et de remise en phase prévu en sortie de la mémoire 74, un premier et un deuxième multiplieur 82a et 82b pour la multiplication des sorties de l'additionneur 68 et du circuit 81 respectivement par le coefficient et le coefficient (la), un additionneur 83 des sorties de ces multiplieurs, et une mémoire hybride stockant la sortie de cet additionneur 83. Cette mémoire hybride est la mémoire 84 citée précédemment et contient, du fait de l'action des multiplieurs, un mélange pondéré des images reconstituées à haute définition et à définition réduite, respectivement présentes, après exécution de la compensation de mouvement, en sortie des étages 600 et 700. REVENDICATIONS 1. Dispositif de décodage de signaux numériques préalablement transmis et/ou stockés après traitement dans un dispositif de codage comprenant (a) un étage de codage à longueur variable (b) un étage de reconstruction connecté en parallèle dans l'étage de codage et prévu pour exécuter dans une première voie, sur les signaux présents à son point de raccordement avec ledit étage de codage, une première série d'opérations inverses de celles déjà exécutées en ce point de raccordement sur les signaux d'entrée dudit étage de codage (c) un étage d'estimation de mouvement entre images, prévu pour délivrer des informations de mouvement correspondant respectivement aux blocs (d) un étage de prédiction à partir des signaux de sortie desdits étages de reconstruction et d'estimation de mouvement (e) un étage de sélection, à partir des signaux d'entrée du dispositif de codage et des signaux de sortie dudit étage de prédiction, des signaux à coder dans ledit étage de codage (f) une deuxième voie de reconstruction d'image à définition réduite, prévue pour exécuter, sur une fraction des signaux présents après conversion de balayage inverse, une deuxième série d'opérations inverses de celles déjà exécutées audit point de raccordement avec l'étage de codage et complétées par une compensation du mouvement estimé (g) un sous-ensemble de mémorisation hybride, prévu pour délivrer avant prédiction une image résultant d'un mélange pondéré entre lesdites images à haute définition et à définition réduite présentes en sortie desdites première et deuxième voies ledit dispositif de décodage compenant un étage de décodage qui comprend lui-même notamment, en série, une mémoire-tampon, un circuit de décodage à longueur variable, un circuit de quantification inverse, un circuit de normalisation inverse, et un circuit de transformation orthogonale inverse, caractérisé en ce qu'il comprend également (1) un étage de mémorisation hybride, prévu pour délivrer une image résultant d'un mélange pondéré entre une image reconstituée à haute définition et une image reconstituée à définition réduite (2) pour fournir audit étage de mémorisation hybride les images successives à haute définition reconstituées, un étage de compensation de mouvement, prévu pour délivrer les signaux de sortie du dispositif de décodage, également envoyés sur une première entrée dudit étage de mémorisation hybride pour constituer les images successives à haute définition reconstituées (3) un étage de reconstruction d'image à définition réduite, prévu pour recevoir d'une part une fraction des coefficients de chaque bloc des signaux d'entrée du dispositif de décodage et d'autre part lesdites informations de mouvement et pour délivrer ses signaux de sortie sur une deuxième entrée dudit étage de mémorisation hybride. 2. Dispositif de décodage selon la revendication 1, caractérisé en ce que (1) l'étage de compensation de mouvement comprend (a) un premier circuit de compensation de mouvement, recevant d'une part la sortie dudit étage de mémorisation hybride et d'autre part lesdites informations de mouvement ; (b) un additionneur, recevant d'une part la sortie dudit étage de décodage et d'autre part celle dudit premier circuit de compensation de mouvement (2) l'étage de reconstruction d'image à définition réduite comprend (a) un circuit de troncature, pour prélever une fraction des coefficients du bloc courant (b) un circuit de transformation orthogonale inverse (c) un additionneur recevant sur sa première entrée la sortie dudit circuit de transformation orthogonale inverse (d) une mémoire de stockage de l'image reconstituée à définition réduite, pour le stockage de la sortie dudit additionneur (e) un deuxième circuit de compensation de mouvement, recevant d'une part la sortie de ladite mémoire et d'autre part lesdites informations de mouvement, et relié par sa sortie à la deuxième entrée dudit additionneur (3) l'étage de mémorisation hybride comprend (a) un premier multiplieur de la sortie dudit étage de compensation de mouvement par un coefficient a compris entre 0 et 1 (b) un deuxième multiplieur de la sortie dudit étage de reconstruction d'image à définition réduite par le coefficient (1La); ; un circuit de rééchantillonnage et de remise en phase étant inséré entre ladite sortie et l'entrée correspondante dudit deuxième multiplieur (c) un additionneur des sorties desdits premier et deuxième multiplieurs (d) une mémoire, la valeur du coefficient a étant choisie pour obtenir à l'entrée de ladite mémoire un mélange pondéré entre images à haute définition et à définition réduite dans les mêmes proportions que dans le dispositif de codage.