FR 2667725 A1 19920410 FR 9112255 A 19911004 La présente invention concerne un dispositif à semiconducteurs et un procédé de fabrication de ce dispo- sitif, et elle porte plus particulièrement sur un circuit intégré à base de Ga As de fréquence élevée et de forte puissance comportant un radiateur déposé, et un procédé de fabrication de ce circuit intégré. La figure 7 est une coupe schématique montrant la structure d'un dispositif à semiconducteurs de fréquence élevée et de forte puissance de l'art antérieur La fabri- cation du dispositif à semiconducteurs part d'un substrat semiconducteur en Ga As, 1 On forme des éléments 2 tels qu'un transistor à effet de champ dans la région de surface15 du substrat 1 On forme des trous de passage 3 à travers le substrat, de façon à connecter électriquement la surface avant et la surface arrière du substrat 1 On forme une couche de métal 3 a, consistant par exemple en Au, sur la surface de paroi du trou de passage 3 On fait adhérer sur20 la surface arrière du substrat 1 un radiateur déposé 7, consistant en Au, pour la dissipation de la chaleur Le symbole 6 désigne la courbure de la puce, et Q désigne la longueur du plus grand côté de la puce. On fabrique le dispositif à semiconducteurs en procédant de la manière suivante. En premier lieu, on forme des éléments actifs 2 tels que des transistors à effet de champ dans la région de 2 surface d'un substrat semiconducteur 1 ayant une épaisseur suffisante, et on forme également des trous de passage 3 à travers le substrat 1 Ensuite, on polit la surface arrière du substrat semiconducteur 1, jusqu'à ce que l'épaisseur du 5 substrat 1 soit d'environ 30 microns, de façon à mettre à nu la partie inférieure de la couche de métal 3 a dans le trou de passage 3 On forme un radiateur déposé 7, d'envi- ron 40 microns d'épaisseur, sur la surface arrière du substrat 1, par électrodéposition d'or Ensuite, on découpe le10 substrat 1 et le radiateur déposé 7 au moyen d'une machine de découpage en puces ou par attaque chimique, et on obtient des dispositifs à semiconducteurs qui consistent en puces de semiconducteurs de fréquence élevée et de forte puissance.15 Dans un tel dispositif à semiconducteurs, le radiateur déposé 7 a de façon générale pour fonction de dissiper la chaleur qui est produite dans l'élément actif 2 tel qu'un transistor à effet de champ, qui est formé dans la région de surface du substrat semiconducteur 1 Il rem-20 plit également la fonction d'une structure de renfort du substrat semiconducteur mince 1, pour faciliter ainsi la manipulation de la puce Cependant, une courbure de la puce apparaît dans le dispositif à semiconducteurs, à cause de la différence entre les coefficients de dilatation linéaire25 des matériaux, c'est-à-dire le substrat 1 et le radiateur déposé en Au 7. Dans un exemple dans lequel le substrat 1 consis- te en une couche de Ga As d'environ 30 microns d'épaisseur, et le radiateur déposé 7 consiste en une couche d'Au d'en-30 viron 40 microns d'épaisseur, lorsqu'on utilise la formule des structures bimétalliques, indiquée ci- dessous, avec une température de fixation de la puce de 300 'C, la courbure & et la longueur du grand côté de la puce,, présentent la relation qui est représentée sur la figure 8, dans laquelle35 la courbure 8 augmente considérablement lorsqu'on augmente 3 la longueur du grand côté de la puce,. 1 6 (i+m) 2 (" 2O) A T R 2 + 1 1 E 2: module d'Young de Au ( 7,8 x 10 ) h T = variation de température ( 300 'C 250 C = 2750 C) On calcule la courbure 8 par la formule suivante: & = R( 1-cos@) G = tan (L/2 R) Plus concrètement, lorsque la longueur Q du grand côté de la puce est supérieure à 2,5 mm dans le dispositif à semiconducteurs de l'art antérieur dans la condition décrite ci-dessus, les opérations de fixation de puce et de fixation de fils sont difficiles au moment du montage d'une puce sur un support de puce, et en outre l'aire de contact20 entre la puce et le support de puce est fortement réduite. Ceci dégrade considérablement les caractéristiques de dis- sipation de chaleur, ce qui conduit à des caractéristiques RF non souhaitables. Dans le but d'éviter une telle courbure d'une puce, la publication de demande de brevet du Japon 61-23350 décrit une structure dans laquelle une partie creuse est formée dans la surface arrière d'un substrat semiconduc- teur, de façon que le substrat semiconducteur qui se trouve directement au-dessous d'une région active soit plus mince 4 que sa partie périphérique, et cette partie creuse est remplie avec un métal Cependant, dans ce cas, une région de dissipation de chaleur à la surface arrière du substrat est rétrécie, et l'effet de dissipation de chaleur est 5 considérablement réduit. Un but de l'invention est de procurer un dispo- sitif à semiconducteurs de fréquence élevée et de forte puissance qui évite la courbure d'une puce et qui ne pré-. sente aucune dégradation de la caractéristique de dissipa-10 tion de chaleur, même lorsque la taille de la puce est augmentée. Un autre but de l'invention est de procurer un procédé pour la fabrication d'un tel dispositif à semicon- ducteurs.15 Un dispositif à semiconducteurs conforme à l'in- vention comprend une couche de métal de dissipation de chaleur qui dissipe la chaleur qui est produite par un élé- ment actif se trouvant sur la surface avant du substrat semiconducteur, et cette couche de métal est formée seule-20 ment dans une partie de la surface arrière du substrat semiconducteur qui correspond à l'élément actif, et qui comprend également des couches de revêtement, ayant un coefficient de dilatation linéaire égal à celui du matériau du substrat et différent de celui de la couche de métal de25 dissipation de chaleur, qui sont formées dans des parties du substrat semiconducteur autres que la partie correspon- dant à l'élément actif. Un procédé de fabrication d'un dispositif à semiconducteurs conforme à l'invention comprend un processus de revêtement qui est destiné à former la couche de métal de dissipation de chaleur sur la surface arrière du substrat semiconducteur Ce processus de revêtement comprend les opérations suivantes on forme sélectivement une couche de résine photosensible dans une partie de la surface arrière35 du substrat semiconducteur qui correspond à l'élément actif, on forme une couche de revêtement en accomplissant sélectivement une opération de revêtement, en utilisant la couche de résine photosensible à titre de masque, on enlève le masque de résine photosensible, on enterre la couche de 5 métal de dissipation de chaleur dans la partie qui corres- pond à l'élément actif, en procédant par revêtement sélec- tif ou revêtement positif et négatif avec inversion, et on polit la surface arrière du substrat semiconducteur pour l 'aplanir.10 D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs La suite de la description se réfère aux dessins annexés dans lesquels 15 Les figures i à 4 sont des coupes qui montrent la structure d'un dispositif à semiconducteurs de fréquence élevée et de forte puissance correspondant respectivement à des premier à quatrième modes de réalisation de l'inven- tion;20 La figure 5 montre des coupes qui illustrent un procédé de fabrication du dispositif à semiconducteurs conforme au premier mode de réalisation; La figure 6 montre des coupes qui illustrent un procédé de fabrication du dispositif à semiconducteurs conforme au second mode de réalisation de l'invention; La figure 7 est une coupe montrant la structure d'un dispositif à semiconducteurs de fréquence élevée et de forte puissance de l'art antérieur; et La figure 8 est une représentation graphique montrant la relation entre la courbure d'une puce et la longueur d'un grand côté de la puce pour un dispositif à semiconducteurs de fréquence élevée et de forte puissance de l'art antérieur. La figure i est une coupe montrant la structure d'un dispositif à semiconducteurs de fréquence élevée et de 6 forte puissance conforme à un premier mode de réalisation de l'invention La figure 5 montre des coupes destinés à l'explication d'un procédé de fabrication du dispositif de la figure 1 Sur les figures 1 et 5, les éléments qu'on a 5 déjà décrits en relation avec la figure 7 portent les mêmes références numériques, et on ne les décrira pas à nouveau. Contrairement au dispositif de l'art antérieur, le dispo- sitif de la figure 1 comprend un radiateur déposé 7 en Au seulement dans une partie de la surface arrière du substrat10 semiconducteur 1 qui correspond à l'élément actif Une couche de revêtement 6 ayant un coefficient de dilatation linéaire égal à celui du matériau du substrat, et différent de celui du radiateur déposé en Au, 7, est formée dans les parties situées au-dessous du substrat semiconducteur,15 ailleurs qu'au-dessous de la partie correspondant à l'élé- ment actif La couche de revêtement 6 est une couche dans laquelle un milieu de dispersion 6 a, consistant par exemple en Si ou C, et un métal de revêtement 6 b, consistant par exemple en Au, sont dispersés avec un rapport de composi-20 tion d'environ 7:3 à 4:1. On va maintenant décrire un procédé de fabrica- tion du dispositif de la figure 1. On forme un élément actif 2, tel qu'un transistor à effet de champ, dans une région prédéterminée de la sur- face avant d'un substrat semiconducteur 1, et on forme des trous de passage 3 au voisinage de l'élément actif On forme une couche de métal 3 a, par exemple par revêtement, dans les trous de passage 3, et on polit ensuite la surface arrière du substrat semiconducteur, jusqu'à ce que l'épais-30 seur du substrat soit d'environ 30 microns, de façon que la surface inférieure de la couche de revêtement 3 a dans le trou de passage 3 soit à nu sur la surface arrière du substrat en Ga As 1 On forme sélectivement une couche de résine photosensible 5 d'environ 40 microns d'épaisseur35 dans une partie de la surface arrière du substrat 1, de 7 façon qu'elle recouvre des parties qui correspondent à l'élément actif 2 et aux trous de passage 3 (partie (a) de la figure 5). On forme ensuite sur la surface arrière du subs- trat des couches de revêtement 6 consistant en dispersions Au-Si ou Au- C, d'une épaisseur d'environ 40 microns, en procédant à une opération de revêtement par dispersion qui utilise comme masque la couche de résine photosensible 5, après quoi on enlève la couche de résine photosensible 510 (partie (b) de la figure 5) On réalise l'opération de revêtement par dispersion en dissolvant le milieu de dis- persion dans la solution de revêtement et en brassant l'ensemble On forme ainsi une couche de revêtement de type dispersion qui comprend le milieu de dispersion et le métal15 de revêtement. Ensuite, on forme des secondes couches de résine photosensible 55, seulement sur les couches de revêtement de type dispersion 6, et en utilisant ces couches de résine photosensible à titre de masque, on enterre dans une partie20 creuse dans laquelle la couche de résine photosensible 5 est enlevée, un radiateur déposé consistant en une couche de revêtement en Au d'environ 40 microns d'épaisseur, en procédant par revêtement électrolytique sélectif (partie (c) de la -figure 5). Ensuite, on enlève les secondes couches de résine photosensible 55 et on polit à nouveau la surface arrière du substrat 1 pour l'aplanir, après quoi on obtient des dispositifs à semiconducteurs par découpage en puces de semiconducteurs, en procédant par découpage mécanique ou30 par attaque chimique (partie (d) de la figure 5). Dans ce mode de réalisation, un radiateur déposé 7 est formé seulement dans une partie qui correspond à la partie de génération de chaleur de la puce, sur la surface arrière du substrat semiconducteur 1, c'est-à- dire une35 partie qui correspond à l'élément actif 2 et au trou de 8 passage 3, et des couches de revêtement de type dispersion 6, dans lesquelles le milieu de dispersion 6 a consiste en Si ou en C, et le métal de revêtement 6 b consistant en Au est dispersé dans un rapport de composition d'environ 7:3 à 5 4:1, sont formées de façon à éviter que des contraintes thermiques ne soient générées dans le substrat Cette structure atténue les contraintes entre le substrat 1 et le radiateur déposé 7, et elle réduit la courbure de la puce, du fait que le coefficient de dilatation linéaire à la10 température normale est de 6 pour Ga As, de 14,2 pour Au, de 2,6 pour Si et de 3,1 pour C Il en résulte qu'il est possible d'augmenter la taille de la puce sans dégrader les caractéristiques de dissipation de chaleur. La figure 2 montre un dispositif à semiconduc- teurs conforme à un second mode de réalisation de l'inven- tion Dans ce second mode de réalisation, le métal de revêtement 6 b consiste en Ni (coefficient de dilatation de 13,4), et le rapport de composition entre le milieu de dispersion 6 a et le métal de revêtement 6 b est d'environ 7:3 Cependant, dans ce cas, dans le but de réduire les pertes de conduction d'une ligne à micro-ruban dans le substrat en Ga As 1, une première couche de revêtement en Au, 4, d'environ 1 à 2 microns d'épaisseur, ayant une bonne conductivité électrique, est disposée entre la couche de25 revêtement de type dispersion 6 et la surface arrière du substrat en Ga As 1 En outre, dans le but d'améliorer l'adhérence avec un alliage de brasage Au-Sn au cours de l'opération de fixation de puce, une seconde couche de revêtement en Au, 8, d'environ 1 à 2 microns d'épaisseur,30 est disposée sur la surface inférieure de la couche de revêtement de type dispersion 6. On va maintenant décrire un procédé de fabrica- tion. On forme un élément actif 2 tel qu'un transistor à effet de champ dans une région prédéterminée de la sur- 9 face avant du substrat semiconducteur 1, et on forme des trous de passage 3 au voisinage de l'élément actif 2. Ensuite, on polit la surface arrière du substrat semicon- ducteur jusqu'à ce que l'épaisseur du substrat soit environ 5 de 30 microns, de façon que la surface inférieure de la couche de revêtement 3 a soit mise à nu dans les trous de passage 3 On dépose ensuite par une opération de revête- ment une première couche de revêtement en Au, 4, d'environ 1 à 2 microns d'épaisseur On forme ensuite sélectivement une couche de résine photosensible 5 d'environ 40 microns d'épaisseur, dans une partie de la surface arrière du substrat, de façon à recouvrir des parties qui correspon- dent à l'élément actif 2 et aux trous de passage 3 (partie (a) de la figure 6); Ensuite, de façon similaire au processus qui est représenté dans les parties (b) et (c) de la figure 5 du premier mode de réalisation, on forme une couche de revête- ment de type dispersion 6 (partie (b) de la figure 6), et une couche de résine photosensible 55 ainsi qu'un radiateur20 déposé 7, constitué par un revêtement en Au (partie (c) de la figure 6) La couche de revêtement de type dispersion, 6, comprend ici des constituants Ni-Si ou Ni-C. Après avoir enlevé la couche de résine photosen- sible 55, on polit la surface du substrat en Ga As 1 pour l'aplanir, après quoi on forme une seconde couche de revê- tement en Au, 8, d'environ 1 à 2 microns d'épaisseur, et on effectue un découpage en puces, de type mécanique ou par attaque chimique, pour obtenir ainsi des puces de semicon- ducteurs, comme représenté sur la figure 2 (partoe (d) de30 la figure 6). La figure 3 représente un dispositif à semicon- ducteurs conforme à un troisième mode de réalisation de l'invention Ce troisième mode de réalisation diffère du second mode de réalisation seulement par le fait que le35 métal de revêtement 6 b consiste en Cu (coefficient de dilatation linéaire de 16,5), et que le rapport de composi- tion entre le milieu de dispersion 6 a et le métal de revê- tement 6 b est d'environ 4:1 à 5:1 Dans ce troisième mode de réalisation, du fait que la résistance électrique de la 5 couche de revêtement de type dispersion 6 est inférieure à- celle du second mode de réalisation, on peut supprimer la première couche de revêtement en Au, 4, pour réduire les pertes par conduction de la ligne à micro-ruban. Dans le procédé de fabrication de ce troisième mode de réalisation, on supprime l'opération qui consiste à former la première couche de revêtement en Au, 4, dans l'opération de la partie (a) de la figure 6. La figure 4 montre un dispositif à semiconduc- teurs conforme à un quatrième mode de réalisation de l'in- vention Ce quatrième mode de réalisation diffère du second mode de réalisation seulement par le fait que le revêtement de type dispersion 6 est remplacé par la couche de revête- ment plaquée 66, comprenant des première et seconde pelli- cules de métal plaquées, de façon à supprimer la contrainte20 qui est créée dans la matière du substrat 1 On utilise ici une pellicule de Mo (coefficient de dilatation linéaire de 3,7) pour la première pellicule de métal 66 a, et Ni (coef- ficient de dilatation linéaire de 13,4) pour la seconde pellicule de métal 66 b On peut utiliser une pellicule de W25 ou de W Si à la place de la pellicule de Mo. Dans le procédé de fabrication de ce quatrième mode de réalisation, on forme alternativement les première et seconde pellicules de métal dans l'opération de la partie (b) de la figure 6.30 Dans le mode de réalisation qui est illustré ci- dessus, on enterre le radiateur déposé en Au en employant une opération de revêtement sélectif, mais on peut effec- tuer ceci par une opération de revêtement positif et néga- tif avec inversion On réalise cette opération de revête-35 ment en inversant la polarité de la tension appliquée à des 2667725 ' il instants prédéterminés dans une opération de revêtement électrolytique On effectue en alternance la formation de la couche de métal par revêtement et l'enlèvement de la couche de métal par redissolution, et on peut constater que 5 la redissolution est plus difficile à effectuer dans une partie en creux de la surface de revêtement que dans la partie plane Lorsqu'on enterre le radiateur plaqué en Au en utilisant ce fait, on peut supprimer le masque qui est formé par la couche de résine photosensible 55.10 Dans le mode de réalisation qui est illustré ci- dessus, on utilise un revêtement en Au pour former le radiateur déposé 7, mais on peut utiliser un autre métal ou un autre alliage ayant une bonne conductivité thermique, comme le cuivre En outre, on peut utiliser à la place du15 substrat en Ga As, un substrat en Si, un substrat en In P, ou un substrat dans lequel une couche de Ga As est formée par croissance épitaxiale sur un substrat en Si En outre, bien qu'on utilise ci-dessus S ou C pour le milieu de disper- sion, on peut également utiliser Si O, Si O 2, Si C, Si 3 N 4, ou20 du diamant. Comme il ressort de façon évidente de la descrip- tion précédente, et conformément à l'invention, une couche de métal de dissipation de chaleur, qui dissipe la chaleur qui est produite dans un élément actif se trouvant sur la25 surface avant d'un substrat semiconducteur, est formée seulement dans une partie de la surface arrière du subs- trat, comprenant une partie qui correspond à l'élément actif de la surface avant du substrat semiconducteur, et une couche de revêtement ayant un coefficient de dilatation30 linéaire égal à celui de la matière du substrat, et diffé- rent de celui de la couche de métal de dissipation de chaleur, est formée dans une partie autre que celle qui correspond à l'élément actif du substrat semiconducteur. Cette structure atténue la contrainte thermique entre le35 substrat semiconducteur et l'électrode de dissipation de chaleur (radiateur déposé) à la surface arrière, ce qui évite la courbure d'une puce et réduit la dégradation de l'effet de dissipation de chaleur à partir de l'élément actif qui produit de la chaleur Ceci permet de réaliser une puce de grande taille ayant de bonnes caractéristiques. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1 Un dispositif à semiconducteurs de fréquence élevée et de forte puissance, caractérisé en ce qu'il comprend: un substrat semiconducteur ( 1) comportant un élément actif ( 2) sur sa surface avant; une couche de métal de dissipation de chaleur ( 7) qui dissipe la chaleur qui est générée dans l'élément actif ( 2); cette couche de métal de dissipation de chaleur ( 7) étant formée sur une partie de la surface arrière du substrat semiconducteur ( 1) qui10 correspond à l'élément actif ( 2); et une couche de revête- ment ( 6) ayant un coefficient de dilatation linéaire égal à celui de la matière du substrat ( 1) et différent de celui de la couche de métal de dissipation de chaleur ( 7), formée sur une partie de la surface arrière du substrat semicon-15 ducteur ( 1) de façon à recouvrir une partie correspondant à l'élément actif ( 2). 2 Dispositif à semiconducteurs selon la revendi- cation 1, caractérisé en ce que le substrat semiconducteur ( 1) est un substrat en Ga As, la couche de revêtement ( 6) consiste en une pellicule de revêtement de type dispersion comprenant Ni dispersé dans Si ou C, et des pellicules en Au ( 4, 8) d'environ 1 à 2 microns d'épaisseur sont dispo- sées entre la pellicule de revêtement de type dispersion ( 6) et le substrat ( 1), et sur une surface opposée à la surface avant du substrat ( 1). 3 Dispositif à semiconducteurs selon la revendi- cation 1, caractérisé en ce que le substrat semiconducteur ( 1) est un substrat en Ga As, la couche de revêtement ( 6) consiste en une pellicule de revêtement de type dispersion dans laquelle du cuivre est dispersé dans Si ou C, et une pellicule en Au ( 8) d'environ 1 à 2 microns d'épaisseur est disposée sur une surface opposée à la surface avant du substrat ( 1). 4 Dispositif à semiconducteurs selon la revendi- cation 1, caractérisé en ce que la pellicule de revêtement 14 comprend des premières et secondes pellicules de métal ( 66 a, 66 b) de différentes sortes qui sont plaquées en alternance, et ces premières et secondes pellicules de métal de différentes sortes génèrent des contraintes dans 5 des directions opposées dans le substrat semiconducteur ( 1). Dispositif à semiconducteurs selon la revendi- cation 4, caractérisé en ce que le substrat semiconducteur ( 1) est un substrat en Ga As, et la première pellicule de métal ( 66) consiste en molybdène, en tungstène ou en siliciure de tungstène, et la seconde pellicule de métal ( 66 b) consiste en nickel. 6 Procédé de fabrication d'un dispositif à semiconducteurs employant un processus de revêtement pour former une couche de métal de dissipation de chaleur ( 7) sur la surface arrière d'un substrat semiconducteur ( 1), cette couche dissipant la chaleur qui est générée dans l'élément actif ( 2) qui se trouve sur la surface avant du substrat semiconducteur ( 1), caractérisé en ce que le pro-20 cessus de revêtement comprend les opérations suivantes: on forme sélectivement une couche de résine photosensible ( 5) dans une partie de la surface arrière du substrat semicon- ducteur ( 1), en recouvrant une partie qui correspond à l'élément actif ( 2) sur la surface avant du substrat semi-25 conducteur; on accomplit sélectivement une opération de revêtement en utilisant la couche de résine photosensible ( 5) à titre de masque, pour former une couche de revêtement ( 6); on enlève le masque de résine photosensible ( 5) et on enterre ensuite la couche de métal de dissipation de cha- leur ( 7) dans la partie qui correspond à l'élément actif ( 2) en procédant par revêtement sélectif ou par revêtement positif et négatif avec inversion; et on aplanit par polis- sage la surface arrière du substrat semiconducteur ( 1); 7 Procédé de fabrication d'un dispositif à semi- conducteurs selon la revendication 6, caractérisé en ce que, dans la première opération, on forme une première couche de revêtement en Au ( 4) sur la surface arrière du substrat semiconducteur ( 1), avant de former un masque de résine photosensible ( 5), et en ce que dans la quatrième 5 opération, on forme une seconde couche de revêtement en Au ( 8) sur la totalité de la surface arrière du substrat semi- conducteur ( 1), après aplanissement. 8 Procédé de fabrication d'un dispositif à semi- conducteurs selon la revendication 7, caractérisé en ce que dans la seconde opération, on forme la couche de revêtement ( 66) en formant alternativement une première pellicule de métal ( 66 b) ayant un coefficient de dilatation linéaire supérieur à celui du substrat semiconducteur ( 1), et une seconde pellicule de métal ( 66 a) ayant un coefficient de15 dilatation linéaire inférieur à celui du substrat semicon- ducteur ( 1).