FR 2677194 A1 19921204 FR 9106457 A 19910529 Dispositif de comptage des impulsions d'un signal logique. La présente invention concerne un dispositif de comptage des impulsions d'un signal logique. Un tel dispositif de comptage est, de manière connue, formé par association d'un certain nombre de circuits logiques séquentiels à deux états stables, appelés bascules, dont la sortie est susceptible de prendre, à chaque impulsion d'un signal logique incident appliqué à l'une de ses entrées, dite entrée d'horloge, l'un ou l'autre desdits états, en fonction de l'état, à l'instant considéré, d'un signal logique appliqué à une, ou deux suivant le type de bascule, entrées, dites ici entrées de positionnement. On définit l'état de comptage d'un compteur à un instant donné comme le nombre binaire représentant à cet instant une combinaison de sorties des différentes bascules de ce dispositif, cette combinaison devant être telle qu'un état de comptage différent soit obtenu pour chacune des impulsions d'un groupe de "n" impulsions successives d'un signal logique incident reçu par ce compteur, dans le cas d'un compteur apte à compter suivant des cycles de comptage de "n" états de comptage chacun , au rythme des impulsions de ce signal logique incident. Le signal incident peut par exemple être appliqué à la bascule de poids le plus faible du compteur, ce qui est le cas des compteurs dits binaires, le signal d'horloge des autres bascules étant alors généré de façon interne au compteur, ou à chacune des bascules du compteur, ce qui est le cas des compteurs dits de Johnson. Un circuit de décodage des différents états de comptage du compteur, ayant "n" sorties actives à tour de rôle pour distinguer les uns des autres chacun desdits états de comptage, peut en outre être prévu, notamment en vue de la commande sélective d'un circuit parmi "n" dans un ensemble plus complexe. La présente invention se rapporte plus particulièrement aux compteurs dits de Johnson, dont la particularité est d'avoir des cycles de comptage tels qu'un seul élément binaire change entre chaque état de comptage et le suivant et dont un exemple de schéma est rappelé sur la figure 1. Le compteur de Johnson représenté comporte N bascules B1,...,BN montées en registre à décalage "rebouclé", c'est-à-dire avec les bascules Bi(i=2...N) ici de type "D" ayant leur entrée de positionnement, ou ici entrée "D", connectée à la sortie non inverseuse, ou sortie "Q" de la bascule précédente Bi-l, fournissant un signal Qi-l, la bascule B1 ayant son entrée "D" connectée à la sortie inverseuse, ou sortie "Q", de la bascule BN, fournissant un signal QN, le signal incident H étant en outre appliqué à l'entrée d'horloge, notée "CK", de chacune des bascules. La forme des signaux H, Q1, Q2...QN est indiquée sur la figure 2, à titre d'exemple pour une valeur de N égale à trois. Les états de comptage correspondants, notés J1, J2, ..., J6, sont indiqués dans le tableau ci-dessous, avec les états logiques correspondants des signaux Q1, Q2, Q3 Q1 Q2 Q3 O O O 1 O O J2 1 i O J3 i i i J4 O 1 1 J5 O O 1 ~ J6 Comme on peut le vérifier sur cet exemple, le nombre d'états de comptage d'un compteur de Johnson à N bascules est égal à 2N. On conçoit donc que pour un nombre d'états de comptage suffisamment important, le nombre de bascules d'un compteur de Johnson tel que représenté sur la figure 1 puisse devenir prohibitif, ce qui, ajouté au fait que le nombre de bascules susceptibles d'être attaquées simultanément par un même signal d'horloge est en général limité en fonction de la technologie dans laquelle sont réalisées ces bascules, constitue un inconvénient. La présente invention a pour objet un dispositif de comptage permettant d'éviter cet inconvénient, tout en conservant les particularités ou avantages d'un compteur de Johnson, notamment la simplicité de réalisation du circuit de décodage d'états de comptage associé. La présente invention a ainsi pour objet un dispositif de comptage d'impulsions d'un signal logique, apte à compter suivant des cycles de comptage de X états de comptage chacun, au rythme des impulsions dudit signal logique, essentiellement caractérisé en ce qu'il comporte un premier compteur de Johnson, dit compteur mattre, à Nm bascules, apte à compter suivant des cycles de comptage de 2Nm états de comptage chacun, au rythme des impulsions dudit signal logique, et un second compteur de Johnson, dit compteur esclave, à Ns bascules, apte à compter suivant des cycles de comptage de 2Ns états de comptage chacun, au rythme des changements de cycle de comptage du compteur martre, avec 4Nm.Ns = X. La présente invention a également pour objet un tel dispositif de comptage comportant en outre un dispositif de décodage d'états de comptage, essentiellement caractérisé en ce que ledit dispositif de décodage comporte en outre des moyens de synchronisation pour rendre synchrones les prises en compte, pour le décodage, des changements de cycles de comptage du compteur maître et des changements d'états de comptage du compteur esclave. D'autres objets et caractéristiques de la présente invention apparaîtront à la lecture de la description suivante d'un exemple de réalisation, faite en relation avec les dessins ci-annexés dans lesquels, outre les figures 1 et 2 déjà décrites et relatives à l'art antérieur - la figure 3 est un schéma d'un dispositif de comptage suivant l'invention; - la figure 4 est un schéma synoptique d'un circuit de décodage d'états de comptage d'un dispositif de comptage suivant l'invention; - la figure 5 est un schéma montrant une variante de réalisation avantageuse d'un circuit de décodage d'états de comptage d'un dispositif de comptage suivant l'invention. Le dispositif de comptage représenté sur la figure 3 comporte un premier compteur CM, dit compteur martre, qui est un compteur à Nm bascules, en l'occurence du type "D", BM1, BM2,...., BM(Nm), montées en compteur de Johnson avec le signal incident H appliqué à leur entrée d'horloge CK, et un second compteur, CS, dit compteur esclave, qui est un compteur à Ns bascules, en l'occurence du type "D", BS1, BS2...BS(Ns) qui sont également montées en compteur de Johnson, avec le signal incident H également appliqué à leur entrée d'horloge CK, mais qui ont en outre une entrée dite d'autorisation de comptage, EN, ième connectée à la sortie d'un circuit "cd" de détection du (2Nm) état de comptage des cycles de comptage du compteur maître CM.Ce circuit de détection est en l'occurence formé d'une porte logique du type "ET" à deux entrées connectées respectivement à la sortie non inverseuse de la bascule BM(Nm), fournissant un signal QM(Nm), et à la sortie inverseuse de la bascule BM(Nm-1), fournissant un signal QM(Nm-1). Sur la figure 3 est en outre repéré NRST un signal appliqué aux entrées de remise à zéro des différentes bascules de ce dispositif de comptage, permettant une remise à zéro de ce dispositif de comptage. Le fonctionnement de ce dispositif de comptage est le suivant. En partant d'un état de comptage initial dans lequel les sorties non inverseuses, ou sorties Q, de l'ensemble des bascules du compteur maître et du compteur esclave sont à l'état logique O, les états de comptage du compteur maître et du compteur esclave étant alors notés respectivement M1 et S1, le compteur maître CM décrit, pour un premier groupe de 2Nm impulsions du signal incident H, un premier cycle de comptage à 2Nm états de comptage au cours duquel tout changement d'état de comptage du compteur esclave est inhibé, du fait de l'état logique alors pris par le signal de sortie, référencé S, du circuit de détection "cd". A la fin de ce premier cycle de comptage du compteur maître, et plus précisément au cours de la (2Nm)ième impulsion de ce premier groupe d'impulsions, le signal S issu du circuit de détection "cd" prend un état logique tel qu'il autorise, à l'impulsion suivante, c'est-à-dire à la première impulsion d'un second groupe de 2Nm impulsions du signal incident, un changement d'état de comptage du compteur esclave (en l'occurence un changement d'état de la première bascule BS1 de ce compteur) Cette impulsion inaugure simultanément un second cycle de comptage du compteur maître, au cours duquel le compteur esclave conserve l'état de comptage, noté S2, acquis précédemment, le signal issu du circuit de détection "cd" retournant en effet, à l'impulsion considérée, à un état logique tel que tout changement d'état du compteur esclave est à nouveau inhibé. La fin de ce second cycle de comptage du compteur martre provoque à son tour une autorisation de changement d'état de comptage du compteur esclave. Ce changement, plus précisément un passage à un état S3, se produit à l'impulsion suivante du signal H par laquelle le compteur maître entame un troisième cycle de comptage. Le compteur esclave conserve alors l'état S3 jusqu'à la fin du troisième cycle de comptage décrit par le compteur mattre. Le processus se poursuit ainsi jusqu'à ce que le compteur esclave ait décrit un cycle de comptage complet, auquel cas le nombre d'états de comptage de ce dispositif de comptage est obtenu en faisant le produit 2Nm.2Ns des états de comptage des deux compteurs, martre et esclave. En prenant Nm = Ns = N, soit un nombre de bascules identique et égal à N pour chacun des deux compteurs, maître et esclave, on obtient ainsi 4N2 états de comptage, alors qu'un compteur de Johnson classique tel que rappelé dans ce qui précède nécessiterait pour cela bascules. L'invention n'est cependant pas limitée au cas d'un nombre de bascules identique pour les deux compteurs, mattre et esclave. Un dispositif de décodage des états de comptage de ce dispositif de comptage est représenté sur la figure 4. Ce circuit de décodage comporte - un circuit CDI de décodage des états de comptage du compteur mattre, recevant les signaux des sorties non inverseuse et inverseuse de chacune des bascules BMl à BM(Nm), soient QMl et QM1 à QM(Nm) et QM(Nm) respectivement et fournissant 2Nm signaux de décodage JM1 à JM(2Nm) actifs à tour de rôle pour distinguer les uns des autres les différents états de comptage M1 à M(2Nm) de ce compteur martre, - un circuit CD2 de décodage des états de comptage du compteur esclave, recevant les signaux des sorties non inverseuse et inverseuse de chacune des bascules BS1 à BS(Ns), soient QS1 et QS1 à QS(Ns) et QS(Ns) respectivement et fournissant 2Ns signaux de décodage JS1 à JS(2Ns) actifs à tour de rôle pour distinguer les des autres les différents états de comptage S1 à S(2Ns) du compteur esclave et - un circuit de décodage CD3 opérant à partir des signaux fournis par les circuits de décodage CD1 et CD2 pour fournir 4Ns.Nm signaux de décodage LT1 à LT(4Ns.Nm) actifs à tour de rôle pour distinguer les uns des autres les différents états de comptage T1 à T(4Ns.Nm) de ce dispositif de comptage. Les états de comptage, soient Ml,...,M(2Nm), du compteur maître, respectivement représentés par les signaux JMl,...,JM(2Nm), sont décodés conformément aux équations logiques suivantes JM1 = QM (Nm). QM1 JM2 = QM1 . QM2 Ir JM3 = QM2 . QM3 JM4 = QM3 . QM4 JM(Nm) = QM(Nm-1) . JM(Nm+l) = QM(Nm) . QM1 JM(Nm+2) = QMl . QM2 JM(Nm+3) = QM2 . QM3 JM (2Nm)= JM (2Nm)= (Nm-l). QM(Nm) Les états de comptage, soient S1,..., S(2Ns) du compteur esclave, respectivement représentés par les signaux JS1,..., JS(2Ns), sont de même décodés conformément aux équations logiques suivantes I JS1 = QS(Ns) . QS1 JS2 = QSi . QS2 JS3 = QS2 . QS3 JS4 = QS3 . JS (Ns) = QS(Ns-1) . QS(Ns) JS(Ns+l) = QS (Ns) . QS1 JS(Ns+2) = QS1 . QS2 JS(Ns+3) = QS2 . QS3 JS(2Ns) = QS(Ns-i) . QS(Ns) Les états de comptage, soient Tl,...,T(4Ns.Nm) de ce dispositif de comptage, respectivement représentés par les signaux LTl,...,LT(4Ns.Nm) sont décodés à partir des signaux représentatifs des états de comptage du compteur maitre et du compteur esclave conformément aux équations logiques suivantes LT1 = JM1 . JS1 LT2 = JM2 . JS1 LT3 = JM3 . JS1 LT(2Nm) = JM(2Nm) . JS1 LT(2Nm+1) = JM1 . JS2 LT(2Nm+2) = JM2 . JS2 LT(2Nm+3) = JM3 . JS2 (1) LT(4Nm) = JM(2Nm) . JS2 LT(4Nm+l) = JM1 . JS3 LT(4Nm+2) = JM2 . JS3 LT(4Nm+3) = JM3 . JS3 LT(6Nm) = JM(2Nm) . JS3 LT (2(2Ns-l)Nm+1) = JM1 .JS(2Ns) LT (2(Ns-l)Nm+2) = JM2 . JS(2Ns) LT (2(2Ns-l)Nm+3) = JM3 . JS(2Ns) LT (4NsNm) = JM(2Nm). JS(2Ns) Les circuits de décodage CD1, CD2 et CD3 peuvent donc être réalisés simplement chacun à l'aide d'une batterie de portes ET à deux entrées, en nombre 2Nm, 2Ns et 4Ns.Nm pour les trois circuits respectivement. Sur la figure 5 est représenté un dispositif de décodage des états de comptage de ce dispositif de comptage, reprenant les circuits de décodage CD1 et CD2 de la figure 4, et comportant en outre, à la place du circuit de décodage CD3 de la figure 4, un circuit de décodage CD3' à moyens de synchronisation pour rendre synchrones les prises en compte, pour le décodage, des changements d'état de comptage du compteur martre et du compteur esclave lorsque ces deux compteurs sont simultanément susceptibles de changer d'état, ce qui est le cas à chaque changement de cycle de comptage du compteur matte, ceci afin d'éviter tout décodage d'état de comptage parasite ou erroné en sortie du dispositif de décodage. Ce circuit CD3' comporte un circuit logique CD4 pour combiner celles des équations logiques (1) qui définissent les signaux de décodage des états de comptage de ce dispositif de comptage obtenus pour un premier ou un dernier état de comptage d'un cycle de comptage du compteur matte, avec l'un ou l'autre des deux signaux logiques dits de synchronisation, lHD et IHD, complémentaires l'un de l'autre, et des moyens SY de génération de ces signaux logiques de synchronisation, de façon à interdire la prise en compte de celles de ces équations qui correspondraient à des états de comptage parasites d'un état de comptage attendu, c'est-à-dire donc à interdire le décodage de tels états de comptage parasites, et à autoriser la prise en compte de celle de ces équations qui correspond audit état de comptage attendu, c'est-à-dire donc à autoriser le décodage de cet état de comptage attendu. Ces moyens SY de génération de signaux de synchronisation sont formés d'un diviseur par deux commandé par le signal QM(Nm) et dont le positionnement à l'instant initial ou à chaque instant de réinitialisation est défini par la parité, paire ou impaire, de l'ordre, dans le cycle de comptage du compteur esclave, de l'état de comptage à cet instant de ce compteur.Ces moyens comportent en l'occurence une bascule du type "JK", Syl, dont l'entrée d'horloge reçoit le signal QM(Nm), dont l'entrée "J" reçoit le signal issu d'une porte "OU", SY2, recevant elle-même les signaux QSl, QS3,...QS(Ns-l) si le compteur esclave comporte un nombre pair de bascules, ce qui est le cas illustré, ou les signaux QSl, QS3,...QS(Ns) dans le cas contraire et dont l'entrée "K" reçoit le signal issu d'une porte "OU", SY3, recevant elle-même les signaux QS2, QS4,...QS(Ns) ou QS2, QS4,...QS(Ns-l) selon que le compteur esclave comporte un nombre pair ou un nombre impair de bascules.Le signal logique issu de la porte "OU" SY2 est à l'état "l" pour des états de comptage d'ordres impairs du compteur esclave, et le signal logique issu de la porte "OU" SY3 à l'état "l" pour des états de comptage d'ordres pairs du compteur esclave. Le signal lHD est alors obtenu sur la sortie Q de cette bascule p JK et le signal lHD sur la sortie Q de cette bascule JK. Les états de comptage du dispositif de comptage qui correspondent au premier état de comptage d'un cycle de comptage du compteur martre, sont alors décodés en faisant le produit logique du second membre de celles des équations logiques (l) qui font intervenir ce premier état de comptage alternativement avec l'un des signaux lHD et IHD, et ceux qui correspondent au dernier état des comptage d'un cycle de comptage du compteur mattre, en faisant le produit logique de celles des équations qui font intervenir ce dernier état de comptage, alternativement avec les signaux IHD et IHD. Les signaux LTl à LT(4NsNm) de décodage des états de comptage du dispositif de comptage sont donc dans le cas illustré dans la figure 5 obtenus conformément aux équations logiques suivantes LTl = JMl .JSl.IHD LT2 = JM2 . JSl LT3 = JM3 . JSl LT(2Nm) = JM(2Nm) . JSl.IHD LT(2Nm+l) = JMl . JS2.IHD LT(2Nm+2) = JM2 . JS2 LT(2Nm+3) = JM3 . JS2 LT(4Nm) = JM(2Nm) . JS2.IHD LT(4Nm+l) = JMl . JS3.IHD LT(4Nm+2) = JM2 . JS3 LT(4Nm+3) = JM3 . JS3 (2) LT(6Nm) = JM(2Nm) . JS3.IHD LT (2(2Ns-l)Nm+l) = JMl . JS(2Ns).IHD LT (2(2Ns-l)Nm+2) = JM2 . JS(2Ns) LT (2(2Ns-l)Nm+3) = JM3 .JS(2Ns) LT (4NsNm) = JM(2Nm). JS(2Ns).lHD Ainsi, à partir par exemple de l'état de comptage T(4Nm) du dispositif de comptage, si le compteur maître change de cycle de comptage, c'est-à-dire passe de l'état M(2Nm) à l'état Ml, tandis que le compteur esclave est toujours dans l'état S2, alors qu'avec le dispositif de décodage décrit en regard de la figure 4 il serait décodé de façon transitoire l'état T(2Nm+l) puisque le produit logique JMl.JS2 serait alors temporairement égal à 1, avec la variante selon la figure 5, comme le signal IHI) vaut ici "O", l'état T(2Nm+l) n'est pas validé et l'état T(4Nm+l) sera validé lorsque le compteur esclave changera d'état. Le circuit logique CD4, qui élabore les signaux de décodage LTl à LT(4NsNm) à partir des signaux de décodage JMl à JM(2Nm) et JSl à JS(2Ns) et des signaux de synchronisation iHD et lHD conformément aux équations logiques (2), peut être réalisé simplement à l'aide d'une batterie de 4Ns.Nm portes logiques à deux entrées de signaux de décodage et dont 4Nm d'entres elles présentent en outre une entrée de commande pour un signal de synchronisation, lHD ou IHD selon le cas, ces entrées de commande constituant avec les moyens SY les moyens de synchronisation du circuit de décodage CD3'. REVENDICATIONS l) Dispositif de comptage d'impulsions d'un signal logique, apte à compter suivant des cycles de comptage de X états de comptage chacun, au rythme des impulsions dudit signal logique, caractérisé en ce qu'il comporte un premier compteur de Johnson, dit compteur maître (CM), à Nm bascules (BMl à BM(Nm)), apte à compter suivant des cycles de comptage de 2Nm états de comptage chacun, au rythme des impulsions dudit signal logique, et un second compteur de Johnson, dit compteur esclave (CS), à Ns bascules (BSl à BS(Ns)), apte à compter suivant des cycles de comptage de 2Ns états de comptage chacun, au rythme des changements de cycle de comptage du compteur maître, avec 4Nm.Ns = X. 2) Dispositif selon la revendication 1, caractérisé en ce que lesdites bascules (BSl à BS(Ns)) formant le compteur esclave (CS) sont munies d'une entrée d'horloge (CK) sur laquelle est appliqué ledit signal logique (H) et d'une entrée d'autorisation de comptage (EN) sur laquelle est appliqué un signal (S) issu d'un circuit (cd) de détection du dernier état de comptage des cycles de comptage du compteur maître (CM). 3) Dispositif selon la revendication 2, caractérisé en ce que ledit circuit de détection (cd) comporte une porte logique "ET" dont une première entrée reçoit le signal issu de la sortie non inverseuse de la (Nm)ième bascule (BM(Nm)) du compteur maître (CM) et dont une deuxième entrée reçoit le signal issu de la sortie inverseuse de la (Nm-l)ième bascule (BM(Nm-l)) du compteur maître (CM). 4) Dispositif selon l'une des revendications l à 3, caractérisé en ce qu'il comporte en outre un dispositif (CDl, CD2, CD3) de décodage de ses états de comptage, élaborant des signaux logiques Lu(1) à LT(4Ns.Nm) respectivement représentatifs de ses états de comptage, comportant un circuit logique (CD3) réalisant les équations logiques suivantes, où JM(l) à JM(2Nm) désignent des signaux logiques respectivement représentatifs des états de comptage du compteur maître (CM) et JSl à JS(2Ns) désignent des signaux logiques respectivement représentatifs des états de comptage du compteur esclave (CS) LTl = JMl . JSl LT2 = JM2 . JSl LT3 = JM3 . JSl LT(2Nm) = JM(2Nm) . JSl LT(2Nm+l) = JMl .JS2 LT(2Nm+2) = JM2 . JS2 LT(2Nm+3) = JM3 . JS2 LT(4Nm) = JM(2Nm) . JS2 LT(4Nm+l) = JMl . JS3 LT(4Nm+2) = JM2 . JS3 LT(4Nm+3) = JM3 . JS3 LT(6Nm) = JM(2Nm) . JS3 LT (2(2Ns-l)Nm+l) = JMl . JS(2Ns) LT (2(2Ns-l)Nm+2) = JM2 . JS(2Ns) LT (2(2Ns-l)Nm+3) = JM3 . JS(2Ns) LT (4NsNm) = JM(2Nm). JS(2Ns) 5) Dispositif selon la revendication 4, caractérisé en ce que ledit dispositif de décodage (CDl, CD2, CD'3) comporte en outre des moyens (CD4, SY) de synchronisation pour rendre synchrones les prises en compte, pour le décodage, des changements de cycles de comptage du compteur maigre (CM) et des changements d'états de comptage du compteur esclave (CS). 6) Dispositif selon les revendications 4 et 5, caractérisé en ce que lesdits moyens de synchronisation comportent des moyens (CD4) pour combiner celles desdites équations logiques qui définissent les signaux représentatifs des états de comptage de ce dispositif de comptage obtenus pour un premier ou un dernier état de comptage d'un cycle de comptage du compteur maître (CM), avec l'un ou l'autre de deux signaux logiques (IHD, IHD), dits de synchronisation, complémentaires l'un de l'autre, et des moyens (SY) de génération de ces signaux logiques de façon à interdire la prise en compte de celles de ces équations qui correspondraient à des états de comptage parasites d'un état de comptage attendu, et à autoriser la prise en compte de celle de ces équations qui correspond audit état de comptage attendu. 7) Dispositif selon la revendication 6, caractérisé en ce que lesdits moyens (SY) de génération de signaux de synchronisation comportent une bascule (SYl) du type "JK" ayant son entrée d'horloge qui reçoit le signal (QM(Nm)) issu de la sortie non inverseuse de la (Nm)ième bascule du compteur maitre (CM), et ses entrées J et K qui reçoivent respectivement des signaux logiques qui sont à l'état "l" respectivement pour les états de comptage d'ordres impairs et pairs du compteur esclave (CS).