FR 2673785 A1 19920911 FR 9102623 A 19910305 Module de commutation temporelle et procédé d'exploitation correspondant L'invention concerne un module de commutation temporelle notamment pour installation de communication de type numérique et un procédé d'exploitation correspondant. L'établissement de communications téléphoniques entre usagers par l'intermédiaire d'une installation d'abonné multiposte de type numérique est susceptible de s'effectuer par commutation temporelle et notamment par l'intermédiaire d'une mémoire tampon dite de commutation. I1 est classique d'insérer dans la mémoire tampon de commutation des informations particulières relatives à la réalisation d'opérations complémentaires liées à la mise en place des circuits temporaires de liaison, à leur exploitation et/ou à leur invalidation en fin de communication. I1 est aussi usuel de combiner entre elles et à ce niveau des informations transitant par la mémoire tampon, ces combinaisons étant effectuées par exemple à des fins de conférence entre abonnés, pour assurer une transmission de tonalité en superposition sur une communication en cours, pour permettre une entrée en tiers d'opératrice. Ceci implique la mise en oeuvre de dispositifs auxiliaires notamment additionneurs travaillant dans des conditions prédéterminées pour permettre une bonne intégration des informations additionnelles dans le flot constitué par les autres informations transmises. I1 est d'autre part connu de prévoir l'envoi de tonalités ou de commandes d'état à un terminal receveur au travers de la mémoire tampon. Toutefois, tout ceci n'est prévu qu'à titre accessoire et de manière limitée, les dispositions de commutation constituant les éléments essentiels et l'accessoire étant souvent traité au cas par cas. Ainsi il n'est généralement prévu qu'un petit nombre d'additionneurs puisque le nombre d'opérations correspondantes simultanées est généralement limité dans les réalisations connues, chaque addition étant alors considérée comme une opération relativement exceptionnelle et par conséquent gênante dans la mesure où elle déroge à la règle générale. La présente invention propose donc un module tampon temporelle pour installation de communication de type numérique dans laquelle différentes sources d'information sont périodiquement susceptibles d'être mises en communication avec des récepteurs au cours de trames répétitives par l'intermédiaire d'au moins une mémoire tampon, dite de commutation, permettant, successivement, d'enregistrer un nombre déterminé de données numériques d'informations multiplexées, usuellement à raison d'un octet par intervalle de temps de trame, et de transmettre chaque octet, au cours de l'un des intervalles de temps de trame qui succèdent à son enregistrement avec un délai maximal correspondant à la durée d'une trame, l'adressage en écriture et en lecture de la mémoire tampon étant assuré au rythme d'une horloge de synchronisation, sous la supervision d'une logique de commande et par l'intermédiaire de deux dispositifs d'adressage, l'une d'écriture et l'autre de lecture. Selon une caractéristique de l'invention, le module comporte une mémoire tampon, notamment pour la commutation, dont la sortie est connectée à deux entrées d'un agencement additionneur, cette mémoire tampon étant adressée en lecture par l'intermédiaire d'une mémoire de commande qui lui fournit systématiquement deux adresses d'octet pour chaque intervalle de temps de trame, afin que cet agencement additionneur produise un octet unique par intervalle de temps à partir des deux octets reçus à ses entrées en provenance de la mémoire tampon pour le intervalle de temps considéré. L'invention propose aussi un procédé d'exploitation pour module de commutation temporelle tel qu'évoqué ci-dessus. Selon une caractéristique de ce procédé, chaque commutation en mémoire tampon de module de commutation implique un adressage simultané en lecture de deux zones pour octet d'information à transmettre de cette mémoire tampon, ainsi qu'une addition des deux octets obtenus par cet adressage simultané, seul étant transmis, pour chaque commutation, l'octet alors obtenu par addition. L'invention, ses caractéristiques et ses avantages sont précisés dans la description qui suit, en liaison avec les figures répertoriées ci-dessous. La figure 1 présente un schéma d'un exemple de module de commutation temporelle selon l'invention. Les figures 2 à 4 présentent chacune un schéma représentatif d'une opération d'addition correspondant respectivement à une connexion, une déconnexion ou une sommation d' informations. Le module de commutation temporelle présenté en figure 1 est destiné à équiper une installation de communication de type numérique destinée à mettre sélectivement en communication une pluralité d'unités d'équipement fonctionnant chacune en source et/ou en récepteur d'informations. Cette installation de communication comporte par exemple une pluralité d'unités constitutives spécialisées qui sont amenées à communiquer entre elles suivant leurs spécialisations respectives et en fonction des services de communication mis en oeuvre, par l'intermédiaire de liaisons physiques, de type point-à-point, ne reliant chacune que deux des unités de l'installation qui sont amenées à communiquer entre elles, ces liaisons étant spécifiquement régies en fonction des besoins des unités reliées à leurs deux extrémités. Au moins l'une de ces unités constitutives comporte alors un module de commutation temporelle organisé de manière usuelle autour d'une mémoire tampon 1, dite de commutation, conçue pour pouvoir emmagasiner "p" octets d'information. Ces octets correspondent usuellement à des informations de signalisation, ou à des signaux de parole échantillonnés et codés MIC, par exemple en loi A ou , ou encore à des octets de données vis à vis desquels l'installation doit être transparente. De manière usuelle, l'écriture et la lecture en mémoire tampon 1 sont rythmés par une horloge 2 définissant une structure de trame permettant d'une part "p" écritures successives d'octets par trame et d'autre part "p" lectures doubles correspondantes. A cet effet, la mémoire tampon est reliée à un agencement 3, de type multiplexeur, lui permettant de recevoir les informations de différentes sources, notamment celles transmises multiplexées dans le temps à partir de terminaux d'usager distants par l'intermédiaire d'au moins une liaison de transmission, telle que 5, et celles provenant sous forme d'octets spécifiques produits localement par exemple par un générateur spécialisé, tel que 8, piloté par l'horloge 2 et/ou une logique de commande 7 du module. La logique 7 est usuellement organisée autour d'un processeur auquel sont associées des mémoires,le générateur 8 est par exemple de type compteur adressé à la demande. La mémoire tampon l est adressée en écriture par l'intermédiaire d'un dispositif d'adressage 9, par exemple de type compteur ou mémoire, qui délivre "p" adresses d'écriture par trame. Selon l'invention la mémoire tampon 1 comporte une sortie permettant de délivrer deux octets en parallèle, à chaque opération de lecture. A cet effet, cette mémoire 1 est adressée en lecture par l'intermédiaire d'une mémoire 1O qui délivre "2p" adresses de lecture par trame au rythme de deux adresses simultanées par intervalle de temps de trame, chaque adresse comportant 7 bits dans l'exemple choisi. Un agencement additionneur 11 est connecté en sortie de la mémoire tampon 1 de manière à recevoir un octet différent sur chacune de ses deux entrées pour chaque lecture à chaque intervalle de temps de trame. En conséquence, un nouvel octet est produit par cet agencement à chaque intervalle de temps de trame par addition de deux octets qui lui ont été simultanément fournis par la mémoire tampon 1. L'agencement additionneur 11 est un usuel additionneur, de type logique ET, pour échantillons de parole codés en loi A ou , suivant les besoins. Un agencement démultiplexeur 12 permet de redistribuer les "p" octets apparaissant successivement en sortie d'agencement additionneur 11 à chaque trame. De manière classique, non développée ici car sans rapport direct avec l'objet de l'invention, l'horloge 2 et la logique de commande 7 sont reliés aux divers constituants 1, 3 à 12 de manière à assurer les synchronisations et les traitements nécessaires au fonctionnement du module de commutation considéré. Comme indiqué plus haut, un octet est produit à chaque intervalle de temps de trame par addition des deux octets simultanément transmis par la sortie de mémoire tampon 1. La figure 2 montre un exemple de mise en oeuvre du module de commutation selon l'invention pour l'établissement d'une connexion dans le cas d'une communication impliquant une commutation de circuit. Si l'on désigne par ";" l'entrée de l'agencement multiplexeur 3 de la mémoire tampon 1 par laquelle une information entrante doit être reçue à l'occasion d'un intervalle de temps de rang "n" de trame par le module de commutation temporelle, l'indication "j" doit être fournie par le dispositif d'adressage en écriture 9 pour chaque intervalle de temps de rang "n" des trames successives ou est reçue l'information , afin que chaque octet d'information successivement reçu, ici globalement référencé (j), puisse être transmis en sortie de mémoire tampon 1 au cours d'un intervalle de temps de trame, par exemple de rang "i", suivant l'intervalle de temps "j" de réception de l'échantillon (j) considéré avec un délai au plus égal à la durée de trame. Dans l'exemple choisi, l'indication de connexion est traduite par addition d'un octet, ici référencé (55H), à l'octet (j) reçu au cours de l'intervalle de temps ";" précédent l'addition. Cet octet (55H) correspond au code hexadécimal 55 et est alors équivalent à un niveau électrique zéro, lorsque la loi de codage en vigueur pour les échantillons de parole est la loi A comme indiqué plus haut. La logique de commande 7 du module doit préalablement déclencher la fourniture de l'octet (55H) par le générateur 8 et son inscription dans une zone de mémoire tampon 1 qui est par exemple celle susceptible d'être écrite à chaque intervalle de temps de rang "O" des trames successives. La logique de commande 7 doit aussi inscrire préalablement les indications "n" et "O" dans la zone de mémoire d'adressage en lecture 10 destinée à être lue pour chaque intervalle de temps de rang "i" de trame, tel qu'évoqué ci-dessus. L'adressage en lecture de la mémoire tampon 1 à chaque intervalle de temps de rang "i" par la mémoire 10 entraîne l'addition de l'octet variable (j) à l'octet (55H) fixe, qui sont alors mémorisés dans les zones respectivement écrites au cours des intervalles de temps de rang "n" et de rang "O" en mémoire tampon, ce qui conduit en fait à la reproduction de chacun des octets (j) successifs en sortie d'agencement additionneur 11, sans que ceux-ci ne soient modifiés. D'une manière identique, il est possible d'émettre unidirectionnellement depuis le module de commutation temporelle n'importe quel octet par l'intermédiaire du générateur 8, usuellement sous la supervision de la logique de contrôle 7. Cette émission est réalisée au travers d'une entrée de l'agencement multiplexeur qui, par exemple définie par "j", est activée au cours de l'intervalle de temps de trame de rang "n", la transmission des octets en sortie d'agencement additionneur s'effectuant par l'intermédiaire de l'un des canaux temporels sortants qui sont définis par une suite d'intervalles de temps de même rang et par exemple de rang "i". Chaque octet spécifique, ici supposé issu du générateur 8, est alors additionné à un octet (55H) par l'agencement 11 et par conséquent transmis sans modification par ce dernier. La figure 3 montre un exemple de mise en oeuvre du module de commutation temporelle selon l'invention pour une déconnexion d'une liaison assurée, au niveau du module de commutation temporelle, par exemple par le canal que définissent les intervalles de temps de trame qui sont de rang "k" au cours des trames successives. Cette déconnexion est ici obtenue par transmission de l'octet (55H) au cours d'au moins un des intervalles de temps de rang "k" en sortie d'additionneur 11. A cet effet, la logique de commande 7 initialise la déconnexion par écriture de l'octet (55H) en mémoire tampon 1, si cet octet n'y figure pas déjà, cette écriture en mémoire tampon s'effectue de la manière précédemment décrite et par exemple dans la même zone de mémoire tampon de rang "O", au cours d'un intervalle de temps de rang "O". La logique de commande 7 doit aussi inscrire préalablement une double indication O dans la zone de mémoire d'adressage en lecture 10 destinée à être lue en cours d'un intervalle de temps "k" tel qu'évoqué ci-dessus. L'adressage en lecture de la mémoire tampon 1 à un intervalle de temps de rang "k" par la mémoire 10 entraîne la transmission simultanée du même octet (55H) fixe aux deux entrées de l'agencement additionneur 11, qui produit alors un signal somme lui-même constitué par un octet (55H). La figure 4 montre un exemple de mise en oeuvre du module de commutation temporelle selon l'invention pour une addition d'informations, au niveau du module de commutation temporelle, par exemple de signaux de parole transmis à la mémoire tampon 1 par un canal entrant de rang "r" avec d'autres signaux de parole ou éventuellement de tonalité transmis par un canal entrant de rang "s" en vue d'être transmis après addition par un canal sortant de rang "q" au cours des trames successives. A cet effet, la logique de commande 7 inscrit préalablement, en une zone de la mémoire d'adressage en écriture 9 destinée à être lue à l'intervalle de temps de trame "r" de mémoire tampon, une indication "f" de définition de l'entrée d'agencement multiplexeur 3 par laquelle seront reçus les octets parvenant à la mémoire tampon à chacun des intervalles de temps de rang "r", pour la durée de communication. Elle effectue aussi la même opération pour une indication "t" de définition de l'entrée d'agencement multiplexeur 3 par laquelle seront reçus les octets parvenant à la mémoire tampon à chacun des intervalles de temps de rang "s", cette indication "t" étant enregistrée dans la zone de mémoire d'adressage en écriture 9, qui est lue pour chacun de ces intervalles de temps de rang "s". Une double indication d'adresse est également inscrite en mémoire d'adressage en lecture 10 dans la zone de cette mémoire qui est destinée à être lue pour chaque intervalle de temps de rang "q" de trame, cette double indication contient les indications des adresses "r" et "s" où sont situés les octets (f) et (t) provenant respectivement des entrées définies par les indications "f" et "t". L'adressage en lecture de la mémoire tampon 1 par la mémoire d'adressage 10 à chaque intervalle de temps de trame de rang "q" conduit aux sorties parallèles d'un octet (f) et d'un octet (t), alors simultanément présents dans cette mémoire tampon 1, ainsi qu'à la création d'un nouvel octet d'information qui est obtenu par addition de ces deux octets (f), (t) et qui est transmis par la sortie de l'agencement additionneur 1. Le module de commutation temporelle proposé permet donc d'effectuer simplement et sans mesure particulière, tant les commutations normalement imparties à un commutateur temporel que les opérations d'émission d'octets qui y sont souvent associées, chaque opération étant considérée comme impliquant systématiquement une addition de deux octets provenant le plus généralement de sources différentes. Ceci existant tant dans les cas usuels de mise en conférence entre trois terminaux, d'intervention en tiers d'une opératrice et/ou de superposition d'une tonalité sur une communication existante que dans le cas de communication entre deux terminaux ou d'envoi d'octets spécifiques, tels que ceux de commande d'état d'un terminal. REVENDICATIONS 1/ Module de commutation temporelle pour installation de communication de type numérique, dans laquelle différentes sources d'information sont périodiquement susceptibles d'être mises en communication avec des récepteurs au cours de trames répétitives par l'intermédiaire d'au moins une mémoire tampon, dite de commutation, (1) permettant, successivement, d'enregistrer un nombre déterminé de données numériques d'informations multiplexées, à raison d'un octet par intervalle de temps de trame, et de transmettre chaque octet, au cours de l'un des intervalles de temps de trame qui succèdent à son enregistrement dans un délai correspondant à la durée d'une trame, l'adressage en écriture et en lecture de la mémoire tampon étant assure au rythme d'une horloge de synchronisation sous la supervision d'une logique de commande (7) et par l'intermédiaire de deux dispositifs d'adressage, l'un en écriture (9) et l'autre en lecture (10), ledit module étant caractérisé en ce qu'il comporte une mémoire tampon (1) ,pour notamment la commutation, dont la sortie est connectée à deux entrées d'un agencement additionneur (11), cette mémoire tampon étant commandée en lecture par l'intermédiaire d'un dispositif d'adressage (10) de type mémoire qui lui fournit systématiquement deux adresses d'octet pour chaque intervalle de temps de trame, afin que l'agencement additionneur produise un octet unique par intervalle de temps à partir des deux octets reçus à ses entrées en provenance de la mémoire tampon pour l'intervalle de temps considéré. 2/ Nodule de commutation temporelle selon la revendication 1, caractérisé en ce que l'agencement additionneur est constitué par un additionneur en loi A ou , de type logique ET. 3/ Procédé d'exploitation pour module de commutation temporelle selon au moins l'une des revendications 1 et 2, caractérisé en ce que chaque commutation en mémoire tampon (1) de module implique un adressage simultané en lecture de deux zones de mémoire d'octet d'information à transmettre de cette mémoire tampon, ainsi qu'une addition des deux octets obtenus par cet adressage simultané, seul étant transmis, pour chaque commutation, l'octet alors obtenu par addition. 4/ Procédé d'exploitation selon la revendication 3, caractérisé en ce que la transmission unidirectionnelle d'une information de connexion pour une communication est obtenue par addition d'un octet dont le code correspond à un zéro électrique, dans la loi de codage en vigueur, à l'octet d'information à transmettre au cours du intervalle de temps de trame imparti à la communication pour le sens de transmission considéré, les deux octets additionnés étant préalablement mis en mémoire tampon. 5/ Procédé d'exploitation selon la revendication 3, caractérisé en ce que la transmission unidirectionnelle d'une information de déconnexion pour une communication est obtenue par transmission de l'octet obtenu par addition de deux octets identiques et dont le code correspond à un zéro électrique, dans la loi de codage en vigueur, au cours de l'intervalle de temps de trame imparti à la communication pour le sens de transmission considéré, au moins un octet correspondant à un zéro électrique ayant eté préalablement mis en mémoire tampon. 6/ Procéde d'exploitation selon la revendication 3, caractérisé en ce que l'obtention de chacun des octets successifs correspondant à la transmission de signaux de parole échantillonnes et codés provenant de deux sources à destination d'un même troisième dans le cadre d'une conférence est réalisé par adressage simultané en lecture d'un octet de chacune des sources en mémoire tampons, chaque octet à transmettre étant produit par l'additionneur à partir de deux octets simultanément adressés en mémoire tampon. 7/ Procédé d'exploitation selon la revendication 3, caractérisé en ce que la transmission unidirectionnelle d'une commande d'état dans un sens determiné de transmission est obtenue par transmission d'un octet obtenu par addition d'un octet dont le code correspond à un zéro électrique, dans la loi de codage en vigueur, à l'octet de commande d'état concerné, l'un et l'autre préalablement mis en mémoire tampon. 8/ Procédé d'exploitation selon la revendication 3, caractérisé en ce que la transmission unidirectionnelle d'une tonalité dans un sens déterminé de transmission est obtenue par transmission successive d'octets individuellement obtenus par addition d'un octet de la tonalité concerne avec un octet dont le code correspond à un zéro électrique, dans la loi de codage en vigueur, l'un et l'autre préalablement mis en mémoire tampon.