FR 2673340 A1 19920828 FR 9102302 A 19910221 AMPLIFICATEUR À ETAGE D'ENTREE BIPOLAIRE À COURANT D'ENTREE COMPENSE La présente invention concerne les amplificateurs à étage d'entrée bipolaire, et en particulier de tels amplificateurs ayant un courant d'entrée compensé. Certaines applications d'amplificateurs nécessitent que ceux-ci absorbent un courant d'entrée aussi faible que possible, c'est-à-dire qu'ils présentent une impédance d 'entrée élevée. Si on utilise un amplificateur à étage d'entrée à transistors bipolaires, ces derniers nécessitent un courant de base qui se traduit par un courant d'entrée non négligeable. Pour diminuer le courant d'entrée, on a souvent recours à des amplificateurs dont l'étage d'entrée est constitué par des transistors à effet de champ. Toutefois, dans certaines applications, on préfère les étages d Ventrée à transistors bipolaires car ces derniers présentent certains avantages par rapport aux transistors à effet de champ, commue par exemple un gain plus important. La figure 1 illustre un étage d'entrée bipolaire d'un amplificateur classique. L'étage d'entrée comprend un amplificateur différentiel constitué par des transistors NPN T1A et T2A dont les émetteurs sont reliés et chargés par une source de courant IA reliée à une tension d'alimentation négative Vss, et dont les bases sont respectivement reliées à une entrée non inverseuse (+) et à une entrée inverseuse (-). Le collecteur du transistor T1A est relié au collecteur et à la base d'un transistor PNP T1B et à la base d'un transistor T2B de mêmes caractéristiques que le transistor T1B. Les émetteurs des transistors T1B et T2B sont reliés à une tension d'alimentation positive Vdd et le collecteur du transistor T2B est relié au collecteur du transistor T2A qui constitue la sortie S de l'étage. Les transistors T1B et T2B sont montés en miroir de courant. Un miroir de courant est un dispositif qui recopie à sa sortie, ici le collecteur du transistor T2B, le courant présent à son entrée, ici le collecteur du transistor T1B. Lorsque l'amplificateur différentiel est au repos, la source de courant IA draine un courant 2IO en fixant le courant de collecteur de chacun des transistors T1A et T2A à Io. Les bases des transistors T1A et T2A consomment chacune un courant Ibî correspondant au courant de collecteur 10 divisé par le gain des transistors. Ces courants de base se traduisent par des courants d'entrée qui doivent être fournis par le circuit branché à 1 'entrée de l'amplificateur. La figure 2 illustre une solution de l'art antérieur pour diminuer le courant d'entrée. On retrouve le même amplificateur différentiel qu'à la figure 1. A chacun des transistors d 'entrée T1A et T2A est associé un circuit additionnel pour lui fournir son courant de base. On ne décrira ici que le circuit associé au transistor TIA, celui associé au transistor T2A étant identique. Ce circuit additionnel comprend un transistor T de mêmes caractéristiques que le transistor T1A branché en série dans le circuit du collecteur de celui-ci. La base du transistor T est reliée à 1' entrée d'un miroir de courant C dont la sortie est reliée à la base du transistor T1A. L'entrée du miroir C correspond au collecteur d'un transistor PNP T1C. Le transistor T1C a son collecteur relié à sa base et à la base d'un transis tor T2C de mêmes caractéristiques que le transistor T1C. Les émetteurs des transistors T1C et T2C sont reliés à une tension V1. Le collecteur du transistor T2C constitue la sortie du miroir de courant. La tension Vl est par exemple fixe par rapport à la moyenne des tensions présentes aux entrées (+) et (-) et elle est au plus égale à Vdd. Le fonctionnement en première approximation de ce circuit est le suivant. Les transistors T et T1A ont sensiblement le même courant de collecteur et leurs courants de base respectifs Ib et Ibl sont sensiblement égaux. Le courant de base Ib du transistor T est recopié par le miroir de courant C et appliqué sur la base du transistor T1A. Le courant Ib étant sensiblement égal à Ibl, le courant Ibl-Ib à fournir sur la borne d'entrée (+) de l'amplificateur sera sensiblement nul et la compensation recherchée est obtenue. Toutefois, si on analyse plus finement le fonctionnement du circuit, le courant de collecteur Ic du transistor T ntest pas strictement égal au courant de collecteur Icl du transistor T1A puisque le courant Icl est égal au courant Ic augmenté du courant de base Ib du transistor T. Donc, Si on suppose que ces transistors ont le même gain, le courant Ibl est supérieur au courant Ib. De plus, les transistors T1A et T n'ont pas les mêmes gains car ils ne sont pas soumis à la même tension collecteur-émetteur. En effet, le gain d'un transistor est fonction de sa tension collecteur-émetteur par un phénomène appelé effet Early.La tension collecteur-émetteur du transistor T1A est sensiblement constante et celle du transistor T dépend de la tension Vi présente sur la borne (+), qui est variable. Le courant Ibl est donc sensiblement constant et le courant Ib est variable en fonction de la tension Vi. Les deux défauts mentionnés arrivent à se compenser pour une valeur donnée de la tension Vi, mais le courant d'entrée Ibl-Ib ne peut être annulé pour toutes les valeurs de cette tension Vi. De plus, l'insertion du transistor T dans le circuit du collecteur du transistor T1A diminue la dynamique de 1' étage d'entrée de la chute de tension Vce aux bornes du transistor T. En effet, la tension de collecteur du transistor TlA est au plus égale à Vdd-Vbe-Voe, , où Vbe désigne la tension base-émetteur du transistor T1B ; alors que, dans le cas de la figure 1, cette tension de collecteur pouvait atteindre Vdd-Vbe. Un objet de la présente invention est de prévoir un amplificateur à étage d'entrée bipolaire à compensation de courant d'entrée améliorée et à grande dynamique d'entrée. Cet objet est atteint grâce à un amplificateur à étage d 'entrée bipolaire à compensation de courant d'entrée comprenant au moins un premier transistor bipolaire dont la base est reliée à une entrée, le circuit de compensation comprenant : un deuxième transistor bipolaire de mêmes caractéristiques que le premier, dont la base est reliée à la base du premier transistor, dont l'émetteur est relié à l'émetteur du premier transistor et dont le collecteur est relié à la sortie d'un premier miroir de courant ; un troisième transistor bipolaire de mêmes caractéristiques que le premier, dont l'émetteur est relié à 1 'émetteur du premier transistor, dont le collecteur est relié à 1 'entrée du premier miroir de courant et dont la base est reliée au drain d'un premier transistor MOS ayant sa grille reliée à la sortie du premier miroir de courant et sa source reliée à une source d'alimentation ; et des deuxième et troisième transistors MOS de mêmes caractéristiques que le premier, disposés en parallèle entre la source d'alimentation et la base du premier transistor bipolaire et dont les grilles sont reliées à la sortie du premier miroir de courant. Selon un mode de réalisation de la présente invention, l'étage d'entrée est un amplificateur différentiel comprenant le premier transistor bipolaire et un autre transistor bipolaire dont 1 'émetteur est relié à l'émetteur du premier, les oollecteurs de ces transistors étant chargés par des transistors MOS montés selon un deuxième miroir de coursant. Selon un mode de réalisation de la présente invention, le premier miroir de courant est à transistors MOS et la taille des transistors des premier et deuxième miroirs de courant est égal à la taille des premier à troisième transistors MOS multipliée par le gain en courant des premier à troisième transistors bipolaires. Selon un mode de réalisation de la présente invention, ledit autre transistor est associé à un circuit de compensation semblable à celui associé au premier transistor bipolaire. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles les figures 1 et 2 précédemment décrites, illustrent l'état de la technique ; et la figure 3 représente une demi vue d'un mode de réalisation de la présente invention. On retrouve, en figure 3, un amplificateur différentiel d'entrée classique constitué par des transistors NPN T1A et T2A dont les bases sont reliées respectivement à une entrée E et à une entrée symétrique non représentée, et dont les émetteurs sont reliés et chargés par une source de courant IA connectée à une tension d'alimentation négative Vss. Le collecteur du transistor T1A est relié au collecteur et à la grille d'un transistor MOS à canal P T1B et à la grille d'un transistor MOS T2B de mêmes caractéristiques que le transistor T1B.Les sources s des transistors T1B et T2B sont reliés à une tension d'alimentation positive Vdd et le drain du transistor T2B est relié au drain du transistor T2A qui constitue la sortie S de l'étage. Les transistors T1B et T2B constituent un miroir de courant B. Le circuit de compensation du courant d'entrée selon la présente invention étant symétrique, comme celui de la figure 1, on n'a représenté que celui correspondant au transistor TlA. Ce circuit comprend un transistor T3 de mêmes caractéristiques que le transistor TIA, dont la base est reliée à l'entrée E, dont l'émetteur est relié à l'émetteur du transistor T1A et dont le collecteur est relié à un point P. Le point P est relié au drain d'un transistor MOS à canal P T2C, qui constitue la sortie d'un miroir de courant C. L'entrée de ce miroir est constituée par le drain d'un transistor T1C de mêmes carac téristiques que le transistor T2C. Les sources s des transistors T1C et T2C sont reliées à la tension d'alimentation Vdd. Les grilles des transistors T1C et T2C sont reliées au drain du transistor T1C. Un transistor T4, de mêmes caractéristiques que les transistors T3 et T1A est relié par son émetteur aux émetteurs des transistors T3 et TIA, par son collecteur à l'entrée du miroir de courant C et par sa base au drain d'un transistor MOS à canal P T5 dont la source est reliée à la tension d'alimentation positive Vdd et dont la grille est reliée au point P. Deux transistors MOS T6 et T7 de mêmes caractéristiques que le transistor T5 sont reliés par leurs drains à l'entrée E, par leurs sources à la tension d'alimentation Vdd et par leurs grilles au point P. Le fonctionnement de ce circuit est le suivant. Les transistors T3 et T1A fonctionnent dans les mêmes conditions. En effet, ils présentent notamment les mêmes tensions base-emetteur et les mêmes tensions collecteur-émetteur comme on le verra plus loin. Par conséquent, leurs courants de base s'établissent à une même valeur Ib et leurs courants de collecteur à une même valeur Ic. Le courant du collecteur du transistor T4 est asservi à celui du transistor T3 par le miroir de courant C et le transistor T5.Supposons que le courant de collecteur du transistor T3 augmente ce dernier devenant plus conducteur, alors la tension au point P diminue, ce qui entraîne une augmentation de la tension grille-source du transistor T5 qui devient plus conducteur et injecte davantage de courant dans la base du transistor T4 qui à son tour devient plus conducteur et fournit davantage de courant à 1' entrée du miroir de courant C ; le transistor de sortie T2C de ce miroir devient plus conducteur et la tension au point P tend à augmenter.A 1' équili- bre, la tension au point P est telle que le transistor T5 pilote le transistor T4 pour que le miroir C fonctionne dans ses conditions normales, c'est-à-dire pour que son courant d'entrée, le courant de collecteur du transistor T4, soit égal à son courant de sortie, le courant de collecteur Ic du transistor T3. Le courant de base du transistor T4, qui est le courant de drain du transistor T5, s'établit donc au courant de base Ib des transistors T3 et T1A. Le courant de drain du transistor T5 est fixé à Ib par la tension au point P ; comme cette tension est aussi appliquée à la grille des transistors T6 et T7 qui fonctionnent dans les mêmes conditions que le transistor T5, les courants de drain des transistors T6 et T7 s'établissent chacun aussi à Ib. Ainsi, les courants de base des transistors T3 et T1A sont intégralement fournis par les transistors T6 et T7 et il ne subsiste aucun courant d'entrée sur la borne E. Les transistors T1B et T1C ont le même courant de drain, et comme ils ont les mêmes caractéristiques, leurs tensions grille-source Vgs sont égales. Ainsi, les transistors T1A et T4 ont la même tension de collecteur Vdd-Vgs. Si le transistor T5 était de mêmes caractéristiques que les transistors T1B, T2B, T1C et T2C, comme son courant de drain Ib est inférieur à celui de ces derniers transistors, sa tension grille-source serait aussi inférieure à celle de ces s derniers transistors. Par conséquent, la tension de collecteur du transistor T3 serait supérieure aux tensions de collecteur des transistors T1A et T4. Il en résulterait, par effet Early, que le courant de base du transistor T3 serait différent des courants de base des transistors T1A et T4.Toutefois, cet effet Early est négligeable car la différence des tensions de collecteur est faible. L'effet Early peut être minimisé en fabriquant les transistors T5 à T7 de taille, c'est-à-dire avec un rapport largeur sur longueur de canal (W/L), égale à la taille, que l'on choisira élevée, des transistors des miroirs de courant B et C divisée par le gain en courant moyen des transistors TIA, T2A, T3 et T4. Ainsi, la tension grille-source du transistor T5, et donc celle des transistors T6 et T7, sera égale à la tension grille-source des transistors T1B et T1C. En général, l'étage amplificateur (non représenté) piloté par la sortie S fixe la tension de sortie (tension de collecteur du transistor T2A) à celle du collecteur du transistor T1A pour éviter des éffets indésirables liés à une dissymétrie. Un effet Early sur les transistors bipolaires de la moitié symétrique non représentée du circuit est ainsi aussi évité. La présente invention est susceptible de nombreuses variantes et modifications qui apparaîtront à l'homme du métier. Par exemple, les transistors MOS des miroirs de courant peuvent être remplacés s par des transistors bipolaires. Les types des transistors peuvent aussi être intervertis. On peut aussi remplacer les transistors T6 et T7 par un seul transistor à transoenductance double. REVENDICATIONS 1. Amplificateur à étage d'entrée bipolaire à oompensation de courant d'entrée comprenant au moins un premier transistor bipolaire (TIRA) dont la base est reliée à une entree, caractérisé en ce que le circuit de compensation comprend - un deuxième transistor bipolaire (T3) de mêmes caractéristiques que le premier, dont la base est reliée à la base du premier transistor (TIA), dont l'émetteur est relié à l'émetteur du premier transistor et dont le collecteur est relié à la sortie (P) d'un premier miroir de courant (C) - un troisième transistor bipolaire (T4) de mêmes caractéristiques que le premier, dont l'émetteur est relié à l'émetteur du premier transistor (TIA), dont le collecteur est relié à 1 'entrée du premier miroir de courant (C) et dont la base est reliée au drain d'un premier transistor MOS (T5) ayant sa grille reliée à la sortie (P) du premier miroir de courant (C) et sa source reliée à une source d'alimentation (Vdd) ; et - des deuxième et troisième transistors MOS (T6, T7) de mêmes caractéristiques que le premier (T5), disposés en parallèle entre la source d'alimentation (Vdd) et la base du premier transistor bipolaire (T1A) et dont les grilles sont reliées à la sortie (P) du premier miroir de courant 2.Amplificateur selon la revendication 2, caractérisé en ce que l'étage d'entrée est un amplificateur différentiel comprenant le premier transistor bipolaire (T1A) et un autre transistor bipolaire (T2A) dont 1 'émetteur est relié à ltémet- teur du premier, les collecteurs de ces transistors étant chargés par des transistors MOS montés selon un deuxième miroir de courant (B). 3. Amplificateur selon la revendication 2, caractérisé en ce que le premier miroir de courant (C) est à transistors MOS et en ce que la taille (W/L) des transistors des premier et deuxième miroirs de courant est égal à la taille des premier à troisième transistors MOS multipliée par le gain en courant des premier à troisième transistors bipolaires. 4. Amplificateur selon l'une des revendications 2 ou 3, caractérisé en ce que ledit autre transistor (T2A) est associé à un circuit de compensation semblable à celui associé au premier transistor bipolaire (T1A).