FR 2676605 A1 19921120 FR 9106012 A 19910517 Boucle à verrouillage de phase numérique et récepteur comportant une telle boucle. La présente invention se rapporte à un circuit numérique constitué par une boucle pour asservir en phase et en fréquence une horloge glissante sur une autre horloge, qui est appelée horloge de référence et dont la fréquence nominale est la même que celle de l'horloge glissante. L'invention se rapporte également aux récepteurs comportant une telle boucle. L'asservissement d'une horloge en phase et en fréquence (Phase-frequency locked loop, ou PFLL, ou phase locked loop, ou PLL, dans la littérature anglo-saxonne) est connu. I1 est traditionnellement réalisé en analogique mais il est également connu, par un article paru dans "Electronic components and applications" volume 9, numéro 2 pages 66 à 89, de réaliser une boucle à verrouillage de phase entièrement numérique. Le circuit proposé dans cet article comporte un composant 74HC/HCT 297, un compteur par N et, éventuellement, un diviseur de fréquence. Le composant 74 HC/HCT 297 comprend les éléments suivants : un détecteur de phase, un compteur-décompteur par K et un circuit d'incrémentation-décrémentation . crémentation. Le fonctionnement du circuit décrit dans cet article peut être résumé comme suit - le détecteur de phase compare la phase de l'horloge asservie Hout à celle de l'horloge d'entrée de référence Href ; lorsque la différence de phase est nulle le détecteur de phase génère un signal carré dont le rapport cyclique est de 50% - ce signal est appliqué sur l'entrée D/U d'un comp teur-décompteur par K > D/U étant l'entrée de sélec tion du mode compteur ou décompteur, si le rapport cyclique du signal sur l'entrée D/fl est de 50%, le compteur-décompteur peut compter et décomp ter un nombre identique de fois. I1 fournira alors alterna tivement un signal "Carry" et un signal "Borrow", si le rapport cyclique du signal sur l'entrée D/U n'est pas de 50% (signaux Hout et Href non en phase), le compteur-décompteur comptera ou décomptera plus longtemps. I1 ne fournira alors qu'un signal "Carry" ou un signal "Borrow" > selon le signe du déphasage - ces signaux "Carry" et "Borrow" sont utilisés par le circuit d'incrémentation-décrémentation , si ce circuit reçoit un signal " Carry" et un signal "Borrow" du compteur par K, il n'effectue qu'une divi sion par 2 de sa fréquence d'horloge (2Nfo) si le circuit d'incrémentation-décrémentation ne reçoit qu'un signal "Carry", il rajoute une impulsion supplémen taire à sa sortie I/Dout, si le circuit d'incrémentation-décrémentation ne reçoit qu'un signal "Borrow", il supprime une impulsion à sa sortie I/Dout, - le signal de sortie I/Dout du circuit d'incrémentation-décrémentation est utilisé en tant qu'horloge par un compteur par N situé dans la contre-ré action. La sortie de ce compteur fournit alors le signal sortie Hout. L'avantage d'un tel système est de pouvoir synchroniser deux signaux de fréquences différentes. Mais l'inconvénient est une limitation en fréquence. En effet, pour obtenir une fréquence fo, le système requiert une horloge à une fréquence Mfo pour le compteur par K et une horloge à une fréquence 2Nfo pour le circuit d'incrémentation -décrémentation et le compteur par N; ces horloges peuvent d'ailleurs être les mêmes. De plus, ce système est sensible au bruit. La présente invention a pour but d'éviter ou, pour le moins, de réduire ces inconvénients. Ceci est obtenu en élaborant, à partir de l'horloge glissante, une série d'horloges à la même fréquence que l'horloge glissante mais déphasées entre elles par pas constants ; la phase des horloges ainsi obtenues est comparée avec la phase de l'horloge de référence afin de pouvoir sélectionner celle des horloges de la série dont le déphasage est minimal par rapport à l'horloge de référence; et > dans la mesure où il est souhaité que la remise en phase de horloge glissante s'effectue de façon progressive, cette sélection se fera de telle sorte que le déphasage entre deux horloges sélectionnées successivement dans la série ne dépasse la valeur d'un pas. Selon l'invention il est proposé une boucle à verrouillage de phase numérique pour asservir une horloge glissante sur une horloge de référence, les deux horloges ayant la même fréquence nominale, caractérisée en ce qu'elle comporte des moyens de retardement pour fournir, à partir de l'horloge glissante, une série de N signaux d'horloge retardés ayant un pas au moins sensiblement constant, tp, de retard les uns par rapport aux autres, avec N entier positif, tp petit devant la période T correspondant à la fréquence nominale et N. tp au moins égal à 1,5 TX des moyens de mesure pour donner une valeur de mesure en fonction du déphasage entre l'horloge glissante et l'horloge de référence et des moyens de sélection pour sélectionner un parmi les N signaux en fonction de la valeur de mesure, et faire du signal sélectionné le signal de sortie de la boucle. La présente invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-apres et de la figure s'y rapportant qui représente le schéma d'une boucle à verrouillage de phase numérique selon l'invention. La boucle à verrouillage de phase numérique selon la figure, est destinée à asservir une horloge d'entrée de fréquence, He, aussi appelée horloge glissante, sur la phase d'une hor loge de référence, de fréquence Hr égale à He. Dans l'exemple décrit la valeur nominale de ces deux fréquences est de 27 MHz ce qui correspond à une période T d'environ 37 nS. Dans ce qui suit He et Hr désigneront indifféremment le signal ou la fréquence ; il en sera de même pour la référence Hm qui sera vue plus loin. Le signal d'entrée He est appliqué à l'entrée du premier circuit à retard Al d'un ensemble de N circuits à retard Al à AN, où N vaut 200 dans l'exemple décrit. Chacun de ces 200 circuits est constitué par un amplificateur dont le temps de transit du signal est qualibré pour entraîner un pas de retard tp sensiblement égal à 0,3 nS, ce qui donne un retard total de 60 nS pour l'ensemble des N circuits ; ce temps de retard total correspond à un peu plus de 1,5 fois la période T des signaux He et Hr :1,5.T = 56 nS. La sortie du circuit à retard Ai, avec i prenant n'importe quelle valeur entière de 1 à N, fournit un signal d'horloge Hi ; cette sortie est reliée à la première entrée d'une porte ET à deux entrées, Pi, dont la seconde entrée reçoit un signal Ci provenant d'un décodeur 7, à N sorties. Les sorties des N portes P1 à PN sont respectivement reliées aux N entrées d'une porte OU, 8, qui fournit le signal asservi recherché, Hue'. La sortie du circuit à retard Ai est également reliée à l'entrée D d'une bascule de type D, Bi, qui reçoit sur son entrée d'horloge le signal de référence, Hr. Les sorties des bascules B1 à BN sont respectivement reliées aux N entrées d'un registre parallèle-série, 1, dont le signal de lecture est constitué par un signal HmZ à 41 kHz dans l'exemple décrit. Les N horloges délivrées respectivement par les circuits à retard Al à AN sont chargées et mémorisées dans le registre 1 sur un front montant de l'horloge de référence Hr, grâce aux bascules B1 à BN. La sortie du registre 1 est reliée à l'entrée de signal d'un compteur, 2, et à l'entrée de signal d'un détecteur de transitions, 3, qui permet de détecter les transitions de 0 à 1 et de 1 à 0. Le détecteur 3 comporte un contrôleur de majorité sur son entrée, pour éviter de prendre en compte les états intempestifs des bascules B1 à BN c'est-à-dire qu'il effectue un filtrage consistant à corriger les bits erronés par une corrélation entre les bits fournis par le registre 1 ;; dans le cas décrit le contrôle d'un bit s'effectue sur cinq bits, c'est-à-dire sur l'ensemble composée du bit à contrôler, des deux bits qui le précèdent et des deux bits qui le suivent ainsi, après contrôle majoritaire, la suite 00010111 devient 0001111 puisque, par exemple, le contrôle du premier 1 à partir de la gauche se fait sur l'ensemble 00101 où il y a une majorité de 0. La remise à zéro du compteur 2 et celle du détecteur 3 se font par le signal n. Le détecteur 3 autorise l'affichage dans un registre 4 du contenu A + B du compteur 2 au moment de la détection du deuxième passage de 1 à 0. Dans l'exemple décrit le compteur 2 compte jusqu'à 28 = 256 afin de pouvoir compter les N = 200 bits successifs provenant du registre à décalage 1.Ainsi, par exemple, si le contenu du registre à décalage est 1 1,0 0 0 ... 0 0,1 1 1 ...1 1,0 0 0 ... 0 0,1 1 où, par convention,les virgules correspondent aux transitions repérées par le détecteur 3 le nombre A- correspond au nombre de bits dans 1 1,0 0 0 ... 0 0, c'est-à-dire jusqu'à la première transition de 0 vers 1 et le nombre B correspondra au nombre de bits dans ,1 1 1 ... 1 1 > Il est à noter que le nombre A + B représente le numéro i du circuit Ai dont le signal a la phase la plus proche du signal de référence. Un circuit de comptage-décomptage 6 fournit, en code binaire le numéro i de celui des circuits à retard Al à AN dont le signal est sélectionné pour constituer le signal asservi recherché, He'. Pour faire cette sélection le circuit de comptage-décomptage 6, dont le signal de sortie peut prendre toutes les valeurs de 1 à N, est relié à l'entrée du décodeur, 7 ; ce décodeur délivre un signal Ci de niveau 1 sur sa sortie de rang i et un signal de niveau 0 sur ses N-1 autres sorties ; les N sorties du décodeur étant respectivement réunies aux secondes entrées des N portes P1 à FN, le signal Ci ouvre la porte Pi tandis que les autres portes restent fermées. Le circuit de comptage-décomptage 6 comporte une entrée "+" d'incrément et une entrée "-" de décrément ; ces entrées sont reliées respectivement aux sortie "-" et "+" d'un circuit de comparaison 5 qui compare la valeur contenue dans le registre 4 à la valeur du signal de sortie du circuit de comptage-décomptage 6. Le circuit 5 effectue périodiquement, au rythme du signal Hm, une comparaison avec hystérésis afin que le montage ne soit pas sensible aux fluctuations dans le temps, ou gigue (jitter dans la littérature anglo-saxonne), des instants significatifs du signal de référence Hr. A cette fin la valeur X de sortie du circuit de comptage-décomptage 6 est comparée, non pas directement à la valeur A + B fournie par le registre 4, mais aux valeurs A + B - h et A + B + h où h est le nombre entier tel que h. tp soit aussi proche que possible de la valeur de la gigue maximale du signal de référence tout en lui étant supérieur ou au moins égal (h = 3 dans le montage qui a servi d'exemple à la présente description) ; il est à noter qu'une variante consiste à réaliser le montage de manière que h soit un paramètre réglable. Tant que X est compris entre A + B + h et A + B - h, bornes comprises, le circuit de comparaison 5 ne délivre aucune impulsion ; si X devient supérieur à A + B + h le circuit 5 délivre une impulsion sur sa sortie "-" entraînant la sélection du signal d'horloge Hi-1 à la place du signal Hi et donc la fourniture de ce signal par la sortie de la porte OU 8 ; si X devient inférieur a A + B - h le circuit 5 délivre une impulsion sur sa sortie "+" entraînant la sélection du signal d'horloge 11i-1 à la place du signal Hi, comme signal asservi He'. Comme le déphasage par décalage du circuit à retard sélectionné ne peut s'effectuer au delà de Al et de AN, lorsque C1 ou CN passent à 1 il est respectivement ajouté ou soustrait un nombre K au compte du circuit de comptage-décomptage 6 ce nombre K est la partie entière du résultat de la division de la période du signal He par la valeur d'un pas de retard, tp ; c'est le détecteur de transitions 3 qui détermine la valeur de K par comptage des bits entre deux transitions successives de l'étant 0 à l'état 1 ou entre deux transitions successives de l'état 1 à l'état 0.Ainsi le signal H1 ou le signal HN est remplacé, sur la sortie de la porte OU, 8, par un signal déphasé de 2S, à l'erreur de quantification près correspondant à tp, temps de transit d'un des circuits à retard Al à AN ; ce signal provient d'un des circuits à retard Al à AN autre que AI et AN. L'opération d'addition ou de soustraction de K dans le circuit 6 est effectuée grâce aux signaux Cl et CN du décodeur 7 : le passage à 1 du signal C1 entraîne l'addition du nombre K au compte du circuit de comptage-décomptage 6 tandis que le passage à 1 du signal CN entraîne la soustraction du nombre K au compte du circuit de comptage-décomptage 6. Le circuit de comptage-décomptage 6 comporte de plus une entrée, Z, de forçage à N/2 = 100 de son compte au moment de la mise en marche du montage. La présente invention trouve son application dans les récepteurs et, en particulier, dans les récepteurs radioélectriques et de télévision. REVENDICATIONS 1. Boucle à verrouillage de phase numérique pour asservir une horloge glissante (He) sur une horloge de référence (Hr), les deux horloges ayant la même fréquence nominale, caractérisée en ce qu'elle comporte des moyens de retardement (Ai-AN) pour fournir, à partir de l'horloge glissante, une série de N signaux d'horloge retardés (H1-HN) ayant un pas au moins sensiblement constant, tp, de retard les uns par rapport aux autres, avec N entier positif, tp petit devant la période T correspondant à la fréquence nominale et N. tp au moins égal à 1,5 T, des moyens de mesure (B1-BN, 1-4) pour donner une valeur de mesure en fonction du déphasage entre l'horloge glissante et horloge de référence et des moyens de sélection (5-8,P1-PN) pour sélectionner un parmi les N signaux en fonction de la valeur de mesure, et faire du signal sélectionné le signal de sortie de la boucle. 2. Boucle selon la revendication 1, caractérisée en ce que les moyens de mesure comportent des moyens de comparaison (B1-BN) pour comparer la phase de chacun des N signaux d'horloge retardés avec la phase de l'horloge de référence et donner le résultat par un seul bit et des moyens de détermination (1-4) pour fournir la valeur de mesure grâce à un registre (1) de mise en série des N bits de résultat relatifs aux N signaux d'horloges retardés fournis à un même instant et à un ensemble de comptage (2-4) pour compter les bits des séries de bits 0 et de bits 1 fournies par le registre (1). 3. Boucle selon la revendication 2, caractérisée en ce que l'ensemble de comptage (2-4) fait précéder le comptage des séries de bits par un filtrage consistant à corriger les bits erronés par une corrélation entre les bits fournis par le registre (1). 4. Boucle selon la revendication 1, caractérisée en ce que les moyens de sélection (5-8, P1-PN) comportent un ensemble de comptage-décomptage (5-6) pour fournir un compte et un décodeur (7) ayant une suite de N sorties pour fournir un signal de commande sur une seule de ses N sorties, cette seule sortie étant déterminée par le compte de l'ensemble de comptage-décomptage, en ce que le compte de l'ensemble de comptage-décomptage est amené à une valeur prédéterminée à la mise en marche de la boucle puis est augmenté ou diminué d'une unité selon qu'il est inférieur ou supérieur, au moins d'une valeur h donnée, à toute valeur de mesure donnée par les moyens de mesure (B1-BN, 1-4) et en ce que les moyens de sélection (5-8, P1-PN) comportent un ensemble de N portes (P1-PN) recevant respectivement les N signaux d'horloge retardés et reliées respectivement aux N sorties du décodeur (7), pour utiliser le signal de commande délivré par les N sorties du décodeur (7) comme signal de sélection d'un parmi les N signaux d'horloge retardés. 5. Boucle selon la revendication 4, caractérisée en ce qu'elle comporte des moyens de calibrage (3) pour déterminer un nombre K représentatif de la période, à un instant donné, de l'horloge glissante (He) et en ce que les moyens de sélection (5-8, Pi-PN) commandent l'addition du nombre K dans l'ensemble de comptage-décomptage (5-6) lorsque, parmi la suite de N sorties, c'est la première sortie de la suite qui fournit le signal de commande et commandent la soustraction du nombre K dans l'ensemble de comptage-décomptage (5-6) lorsque, parmi la suite de N sorties, c'est la dernière sortie de la suite qui fournit le signal de commande. 6. Récepteur, caractérisé en ce qu'il comporte une boucle selon l'une quelconque des revendications précédentes.