FR 2656699 A1 19910705 FR 8917552 A 19891229 CIRCUIT ANALOGIQUE DE LINEARISATION La présente invention concerne le domaine technique général des circuits analogiques adaptés pour linéariser un signal électrique. L'invention trouve une application particulièrement avantageuse pour permettre de corriger le défaut de linéarité d'un capteur capacitif et éventuellement du dispositif de mesure associé au capteur. Ce défaut de linéarité intervient ainsi, par exemple, lors de la mise en oeuvre d'un capteur capacitif constitué sous La forme d'une poutre en porte-à-faux, comportant un élément sensible formant une armature mobile placée en relation de distance, d'une armature fixe présentée par un support de fixation de l'élément sensible. Un défaut de linéarité apparaît également dans le dispositif de mesure des variations de capacité du capteur, constitué, par exemple, par un pont de détection incorporant des diodes à capacités variables. Un tel capteur et le dispositif de mesure associé présentent donc, dans leur domaine d'emploi, des écarts à la linéarité interdisant de considérer la sensibilité comme constante, en relation de la précision exigée des mesures. L'état de la technique connaît un premier type de circuits de linéarisation d'un signal électrique faisant appel à des techniques numériques de linéarisation. Ces circuits nécessitent la mise en oeuvre d'un convertisseur analogique numérique, une mémoire affectant une valeur mémorisée à chaque valeur du signal électrique utilisé comme adresse de la mémoire, et un convertisseur numérique-analogique. De mise en oeuvre simple et rapide, ces circuits de linéarisation sont peu économiques car la précision est directement liée à la capacité de la mémoire. Un second type de circuits de linéarisation fait appel à des techniques analogiques mettant en oeuvre des diodes. L'utilisation de tels circuits est en pratique limitée à La linéarisation d'un signal électrique dont la courbe de variation présente une inflexion de sens prédéterminée et unique. L'objet de L'invention vise à remédier aux inconvénients énoncés ci-dessus en proposant un circuit adapté pour corriger le défaut de linéarité d'un signal électrique dont la loi de variation présente des inflexions de sens variées. La présente invention vise aussi à proposer un circuit adapté pour linéariser un signal électrique et offrant une grande possibilité de réglage ou de linéarisation, tout en présentant un coût limité. Pour atteindre le but énoncé ci-dessus, le circuit selon l'invention, de linéarisation d'un signal électrique comporte - n unités différentielles à seuil recevant chacun, en entrée, le signal à linéariser et une tension de référence et délivrant chacun en sortie un courant, dont la loi de variation comprend une partie à pente nulle raccordée à une partie à pente déterminée, par l'intermédiaire d'un point anguleux défini par la tension de référence, - et n moyens de combinaison des courants issus des unités différentielles, de manière à obtenir un signal résultant à points anguleux multiples, qui, combiné au signal à linéariser, permet la linéarisation de ce dernier. Diverses autres caractéristiques ressortent de la description faite ci-dessous en référence aux dessins annexés qui montrent, à titre d'exemples non limitatifs, des formes de réalisation de l'objet de llinvention. La fig 1 illustre un exemple de réalisation d'un circuit de linéarisation conforme à l'invention. La fig. 2 illustre une courbe d'un exemple de signal électrique à linéariser par le circuit conforme à llinvention. Les fig. 3A à 3E sont des courbes illustrant le fonctionnement du circuit de linéarisation selon l'invention. La fig. 4 illustre un schéma électrique d'un détail caractéristique de L'invention. La fig. 1 montre un exemple de réalisation d'un circuit adapté pour Linéariser un signal électrique Ve tel qu'illustré à la fig. 2. Par exemple, Le défaut de linéarité de ce signal provient d'un capteur de type capacitif et/ou du dispositif de mesure associé, constitué par exemple, par un pont de détection pourvu de diodes à capacités variables. Le circuit de linéarisation selon l'invention comporte au moins une, et dans l'exemple illustré, quatre unités U1-U4 différentielles à seuil, comportant chacune une première entrée 22 recevant le signal à linéariser Ve et une seconde entrée 23 présentant une tension de référence respectivement Vr1 à Vr4.Chaque unité U1-U4 délivre respectivement un courant de sortie I -I dont la loi de variation comporte une partie à pente nulle raccordée, à une partie à pente déterminée, par l'intermédiaire d'un point anguleux défini pour la tension de référence correspondante. Tel que cela apparaît plus précisément aux fig. 3A et 3B, au moins une et, par exemple, deux unités différentielles U1, U2 délivrent chacune un courant de sortie I1, I2 dont la loi de variation comprend une partie N à pente nulle pour une valeur du signal à linéariser Ve, inférieure à celle de la tension de référence Vr1, Vr2 correspondante, et une partie P à pente déterminée, pour une valeur du signal Ve supérieure à celle de la tension Vr1, Vr2 qui correspond au point anguleux de la courbe. Avantageusement, le circuit de linéarisation peut comporter également au moins une et, dans L'exemple illustré, deux unités différentielles U3, U4 délivrant, conformément aux fig 3C-3D, un signal de sortie 13, 14 dont la loi de variation comprend une partie à pente nulle N pour une valeur du signal de déséquilibre supérieure à celle de la tension de référence Vr3, Vr4, et une partie à pente déterminée P, pour une valeur du signal de déséquilibre inférieure à celle de la tension de référence correspondante. Il est à noter que la partie plane M de la courbe prolongeant la partie à pente P n'est pas utilisée pour l'objet de l'invention. La fig. 1 illustre un exemple de réalisation des unités différentielles à seuil U1-U4 aptes à délivrer un signal de sortie affectant les caractéristiques énoncées ci-dessus. Chaque unité différentielle U1, U2 comporte un transistor T1 du type NPN, dont la base reçoit le signal à linéariser Ve. L'émetteur du transistor T1 des unités différentielles U1, U2 est connecté, par l'intermédiaire d'une résistance 251 252, à l'émetteur d'un transistor T2 du type NPN. L'émetteur du transistor T2 est 2 connecté par l'intermédiaire d'une résistance 26 à la masse, tandis que le collecteur de ce transistor T2 est reliée à une tension de polarisation. La base du transistor T2 de chaque unité U1, U2 reçoit le signal de référence Vr1, Vr2 correspondant qui est délivré, par exemple, par un pont diviseur de tension formé par des résistances 27, 28, 29. Le fonctionnement de chaque unité différentielle découle directement de la description établie ci-dessus. Si le signal Ve présente une valeur de tension inférieure à une tension de référence Vr1, Vr2, le transistor T1 correspondant est bloqué, de sorte que le courant I1, I2 sortant du collecteur du transistor est nul. Si la tension Ve présente une valeur supérieure à une tension de référence Vr1, Vr2, le collecteur du transistor T1 débite un courant tel que I1 = (Ve - Vr1) / R251 et I2 = (Ve - Vr2) / R252 Il est à noter que la pente de la courbe de variation du courant I1, 12 (fig. 3A, 3B) est déterminée par la valeur R251, R252 de la résistance correspondante 251 252. De plus, le point anguleux de cette courbe est directement défini pour la tension de référence Vr1, Vr2. Tel que cela apparaît plus précisément à la fig. 1, chaque unité différentielle U3, U4 comporte un transistor T3 dont la base reçoit le signal de référence Vr3, Vr4 correspondant qui est délivré, par exemple, par un pont diviseur 30, 31, 32. L'émetteur du transistor T3 des unités U3, U4 est relié à l'émetteur d'un transistor T4 par l'intermédiaire d'une résistance 333, 334. L'émetteur du transistor T4 est relié à une résistance 35 connectée à la masse, tandis que le collecteur du transistor T4 est relié à une tension de polarisation. La base du transistor T4 reçoit le signal à linéariser Ve. Si le signal Ve présente une valeur de tension supérieure à la tension de référence Vr3, Vr4, le transistor T3 est bloqué, de sorte que le courant 13, 14 sortant du collecteur du transistor T3 est nul (fig. 3C, 3D). Si la tension Ve présente une valeur inférieure à celle de la tension de référence Vr3, Vr4, le transistor T3 est conducteur et débite un courant I3 = (Vr3 - Ve) / R333 et 14 = (Vr4 - Ve) / R334 La pente de la loi de variation des courants I3, I4 (fig 3C, 3D) peut donc être adaptée en fonction du choix de la valeur R333, R334 des résistances 333, 334. De même, le point anguleux de cette loi se trouve directement déterminé par les tensions de référence Vr3, Vr4. Tel que cela apparaît plus précisément à la fig. 1, chaque unité différentielle U1, U4 est associée à un moyen 38 de combinaison des courants I1, 14 issus des unités différentielles, de manière à obtenir un courant résultant I, image de tous les courants délivrés par les unités différentielles. Dans l'exemple illustré, les moyens de combinaison 38 sont constitués chacun par un miroir de courant et se trouvent associés ensemble pour additionner les courants Il à 14 et obtenir un courant résultant I dont la loi de variation est illustrée à la fig 3E. A titre d'exemple, chaque miroir de courant 38 comporte un transistor T5 de type PNP dont le collecteur est relié à sa base et au collecteur du transistor T1. L'émetteur du transistor T5 est pourvu d'une résistance 41 de polarisation, tandis que la base du transistor T5 est reliée à la base d'un transistor T6 dont l'émetteur est connecté à une résitance de polarisation 42. Le collecteur du transistor T6 est relié à une ligne collectrice 43 connectée aux collecteurs des transistors T6 des autres miroirs de courant 38.Il est à noter que le choix des résistances 41, 42 permet de régler la pente de la loi de variation des courants I -I i 4 Le courant résultant I peut alors traverser une résistance Rs de manière à obtenir, en combinaison avec le signal Ve, un signal de sortie linéarité Vs, tel que Vs = Ve + Rs.I Le circuit de linéarisation selon l'invention permet ainsi d'assurer une linéarisation d'un signal électrique dont la loi de variation présente des inflexions de sens contraire, tel que cela apparaît clairement à la fig. 2. Bien entendu, le circuit de linéarisation selon L'invention peut comporter, d'une manière générale, n unités différentielles à seuil U, associées chacune à un moyen de combinaison 38. Le nombre d'unités différentielles est choisi en fonction de la précision de linéarisation à obtenir. De plus, le type d'unités différentielles utilisées individuellement ou en combinaison est déterminé en fonction du signal à linéariser. La linéarisation effectuée par le circuit peut être réglée en choisissant des valeurs adaptées pour les résistances 251, 252, 333, 334, 41 et 42 ainsi que pour les tensions de référence Vr. Le circuit de linéarisation selon L'invention présente manifestement un coût limité tout en présentant une possibilité de réglage analogique du signal. Il doit être considéré, par ailleurs, que le signe de la pente du courant résultant I peut être modifié, si les moyens de combinaison 38 assurent non pas une addition, mais une soustraction des courants délivrés par les unités différentielles à seuil. A cet effet, tel que cela apparaît plus clairement à la fig. 4, le collecteur du transistor T6 est relié au collecteur d'un transistor T7 dont I1 émetteur est reliée à la masse par l'intermédiaire d'une résistance 44. La base du transistor T7 qui est relié à son collecteur, est connectée à la base d'un transistor T8 dont l'émetteur est relié à la masse grâce à une résistance 45. Le collecteur du transistor T8 est relié à la ligne collectrice 43 à partir de laquelle les courants I1-I4 sont soustraits. Il est à noter que la pente de la loi de variation des courants peut être adaptée en fonction des résistances 44, 45. L'invention n'est pas limitée aux exemples décrits et représentés, car diverses modifications peuvent y être apportées sans sortir de son cadre. REVENDICATIONS 1 - Circuit de linéarisation d'un signal électrique (Ve), caractérisé en ce qu'il comporte - n unités différentielles (U1 - Un) à seuil recevant chacun, en entrée, le signal à linéariser et une tension de référence (Vr) et délivrant chacun en sortie un courant (I1, In) dont la loi de variation comprend une partie (N) à pente nulle raccordée à une partie (P) à pente déterminée, par l'intermédiaire d'un point anguleux défini par la tension de référence, - et n moyens (38) de combinaison des courants issus des unités différentielles, de manière à obtenir un signal résultant (I) à points anguleux multiples, qui, combiné au signal à linéariser, permet la linéarisation de ce dernier. 2 - Circuit selon la revendication 1, caractérisé en ce qu'au moins une unité différentielle délivre un courant de sortie (I1, 12 ---) dont la loi de variation comprend une partie à pente nulle (N) pour une valeur du signal à linéariser (Ve) inférieure à celle de la tension de référence (Vr) et une partie à pente déterminée (P) pour une valeur du signal à linéariser supérieure à celle de la tension de référence. 3 - Circuit selon la revendication 1 ou 2, caractérisé en ce qu'au moins une unité différentielle délivre un courant de sortie (I1, ,..) dont la loi de variation comprend une partie à pente nulle (N) pour une valeur du signal à linéariser (Ve) supérieure à celle de la tension de référence (Vr) et une partie à pente déterminée (P) pour une valeur du signal à linéariser (Ve), inférieure à celle de la tension de référence (Vr). 4 - Circuit selon la revendication 2, caractérisé en ce que chaque unité différentielle est constituée par un premier transistor (T1) comportant une base reliée à la tension de référence (Vr) et un émetteur relié par l'intermédiaire d'une résistance (251 252 ..) à L'émetteur d'un second transistor (T2) dont la base reçoit le signal à linéariser (Ve), tandis que le collecteur délivre le courant de sortie (I1, I2 .). 5 - Circuit selon la revendication 3, caractérisé en ce que chaque unité différentielle est constituée par un premier transistor (T3) comportant une base recevant le signal à linéariser et un émetteur relié par l'intermédiaire d'une résistance (333, 334 ...), à l'émetteur d'un second transistor (T4) dont la base est reliée à la tension de référence tandis que le collecteur délivre le courant de sortie (I3, I4 ...). 6 - Circuit selon la revendication 4, 5, caractérisé en ce que les résistances d'émetteur (251 252 .1-, 333, 334 .--, 41, 42) déterminent la pente (P) de la loi de variation du courant de sortie des unités analogiques. 7 - Circuit selon la revendication 1, caractérisé en ce que chaque moyen de combinaison (38) est formé par un miroir de courant. 8 - Circuit selon la revendication 7, caractérisé en ce que les miroirs de courant (38) assurent une soustraction des courants de sortie délivrés par les unités analogiques. 9 - Circuit selon la revendication 7, caractérisé en ce que les miroirs de courant (38) assurent une addition des courants de sortie délivrés par les unités analogiques. 10 - Circuit selon la revendication 1, caractérisé en ce que le condensateur (6) est de nature variable pour assurer une détection différentielle de capacités.