FR 2659770 A1 19910920 FR 9003573 A 19900314 DISPOSITIF DE DÉTECTION DE CARTE À CIRCUIT INTÉGRÉ FRAUDULEUSE La présente invention concerne la détection de cartes à circuit intégré frauduleuses ou utilisées frauduleusement. Avec le développement de l'utilisation des cartes à circuit intégré, couramment appelées cartes à puce, qui sont des dispositifs comprenant à l'intérieur d'un support un circuit intégré relié à un oennecteur, on assiste à un développement parallèle de dispositifs de fraude. L'un des modes de fraude les plus couramment utilisés semble consister pour le fraudeur à Xr chacune des plages du connecteur associé à la carte à un fil de dérivation, ces fils étant reliés à un circuit de simulation des fonctions du circuit intégré disposé dans la carte. Ainsi, le lecteur croit avoir à faire à une carte normale et délivre gratuitement le service requis. Pour éviter ce type de fraude, on a prévu au niveau du lecteur des dispositifs de sectionnement ou de détection de fils. Mais, parallèlement, les fraudeurs ont trouvé au fur et à mesure du tepps des mens pour tourner oes protections. En tout cas, la plupart des dispositifs coupe-fils ou de détection de fils impliquent que la carte à puce soit avalée par le lecteur puis restituée à l'utilisateur. Cette opération d'avalement et de restitution nécessite la mise en oeuvre de mayens mécaniques relativement complexes susceptibles de se dégrader ou d'être détériorés. on cherche donc actuellement à faire des lecteurs à insertion manuelle de cartels, sans avalement. Avec de tels lecteurs, la détection ou le sectionnement de fils de dérivation deeient enoore plus délicat. Ainsi, un abjet de la présente invention est de prévoir des mayens antifraudes associés à des lecteurs de cartes à puoe. Plus particulièrement, la présente invention prévoit un dispositif antifraude associable à un lecteur de carte à puoe sans avalement de carte. Pour atteindre cet t objet, la présente invention s'écarte des techniques habituelles qui cherchent à détruire ou à détecter directement la présence de fils de dérivation pour utiliser une technique de caractérisation du circuit intégré normalement compris dans la carte à puce. En effet, pour une famille de cartes donnée, les circuits proviennent généralement d'un, deux ou trois fabricants de circuits intégrés. Les circuits d'un même fabricant présentent des signatures relativement constantes. Ainsi, la présente ineention prévoit au niveau d'un lecteur de carte à puce, un dispositif de détection de cartes à circuit intégré frauduleuses ou utilisées frauduleusement avec des fils de dérivation, insérées dans un lecteur de carte compre- nant un connecteur complémentaire du connecteur de la carte.Ce dispositif comprend : des moyens pour déconnecter le connecteur du lecteur des circuits de lecture normaux et pour assurer une connexion vers un circuit de contrôle ; des moyens dans le circuit de contrôle pour appliquer des tensions déterminées entre des premières bornes déterminées du connecteur ; des moyens pour mesurer des tensions et des courantes entre des secondes bornes déter'nieees du connecteur; des moyens pour mémoriser des valeurs de tension et de courant correspondant à des configurations prédéterminées des premières et deuxièmes bornes et des tensions appliquées pour des circuits non frauduleux ; et des moyens pour ccnperer les données mémorisées aux données mesures. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles la figure 1 illustre de façon schématique un circuit de mise en oeuvre de la présente invention; et la figura 2 illustre sous forme de schéma bloc la commande du circuit de la figure 1. En figure 1, la référence 1 désigne une carte munie d'une puce nan représentée reliée à un connecteur 2 comprenant des bornes constituées de plages métallisées apparentes. Dans l'exemple de réalisation illustré, correspondant à une carte de type téléphonique couramment utilisée en France la borne M correspond à la masse, la borne VPP à une tension de programation, la borne I/0 à une validation en lecture ou écriture, la borne F à un fusible, la borne VCC à une alimentation, la borne A à une première entrée, la borne S à une commands d'échantillonnage, et la borne B à une deuxième entrée. La carte 1 est destinée à être irisée dans un lecteur comprenant un connecteur 3 se couplant au connecteur 2 quand la carte est introduite dans le lecteur. la connecteur 3 est normalement relié à divers circuits internes au lecteur propres à assurer les fonctions de lecture et d'écriture dans la carte et éventuellement de communication vers un oentral à distance. Selon la présente invention, il est prévu que la connexion avec le lecteur est interrompue par des commutateurs (non représentés) et que les bornes du connecteur 3 sont connec- tées de la façon illustrée. Les bornes de masse M et d'alimentation VOC sont respectivement reliées à une masse et à un généra- teur d'alimentation commandé G1. La liaison entre la borne Voe et le générateur G1 se fait par l'intermédiaire d'un interrupteur S1.D'autre part, un générateur commandable G2 peut être relié par l'intermédiaire d'une résistance R entre la masse et la première borne d'un commutateur muitivoies S2 dont la deuxième borne peut être co connectée à certaines au moins des autres bornes du connecteur 3 (dans l'exemple représenté, ce commutateur S2 comprend sept voies, une voie neutre S2-1 et six voies reliées à chacune des bornes du connecteur autres que les bornes M et VOC). Ce montage permet de mesurer, pour différentes valeurs de la tension d'alimentation, l'impédance apparente entre des bornes du dispositif et la masse, en mesurant la tension U1 aux bornes de la résistance R et la tension U2 entre le commutateur S2 et la masse. Pour chaque famille ou type de cartes, éventuellement selon le fabricant, il existera un ensemble d'impédances ou signatures caractéristiques. La présente invention prévoit de prélever divers points de cette signature et de les comparer à des signatures prémémo- risées. Dans ce but, et comme l'illustre la figura 2, la présente invention prévoit d'associer au dispositif de la figura 1 un programmateur 11 pour commander un générateur 12 fournissant les tensions G1 et G2, et pour coernader le commutateur S2. Simultanément, ce programmateur commande une mémoire MEM 13 pour four des valeurs Vli et V2i qui correspondent respectivement aux tensions U1 et U2 que l'on doit s'attendre à observer pour les valeurs sélectionnées de G1 et G2 et pour le positionement sélectionné du oommutateur S2. Les valeurs Vli et V2i sont ccmparées aux valeurs U1 et U2 dans un ccmparateur 14 qui fournit une sortie de validation 15 qui est dans un premier état si l'écart entre les valeurs U1 et U2, d'une part, et Vli et V2i, d'autre part, est à l'intérieur d'une plage prédéterminée et dans un deuxième état dans le cas contraire. Une succession de tests sera effectuée pour diverses valeurs de la tension appliquée entre la borne d'alimentation et la masse et pour divers couplets de bornes du connecteur. on pourra par exemple effectuer très rapidement pour chacune des six bornes considérées trois relevés d'impédances pour trois valeurs distinctes de tension d'alimentation. Un tel ensemble de valeurs est très caractéristique d'une pcce. Si un fraudeur place des fils 20 (voir figure 1) sur chaque borne de la carte à pu pour relier oes s bornes à un circuit de fraude externe, on notera immédiatement une différence d'impédance caractéristique qui sera signalée par le circuit selon l'invention. Bien entendu, la présente invention est susceptible de nombreuses variantes et modifications qui apparaitoont à l'homme de l'art. Par exemple, on pourra effectuer des relevés sur un nombre plus faible de bornes ou au contraire effectuer des relevés entre des bornes quelconques et non pas nécessairement, comme cela a été indiqué, entre une borne et la masse. D'autre part, pour décourager un fraudeur, la séquence de test selon l'invention n'aura pas nécesrement lieu initialement lors de l'introduction d'une carte mais à un moment quel conque en cours de fonctionnement du lecteur, et éventuellement en plusieurs étapes, pour éviter qu'un fraudeur n'alterne un branchement et un débranchement de son dispositif de fraude et n'utilise alternativement la puce authentique et son circuit frauduleux. REVENDICATIONS 1. Dispositif de détection de cartes à circuit intégré frauduleuses ou utilisées frauduleusement avec des fils de dérivation, insérées dans un lecteur de carte comprenant un connecteur (3) complémentaire du connecteur (2) de la carte, caractérisé en ce qu'il comprend des moyens pour déconnecter le connecteur du lecteur des circuits de lecture normaux et pour assurer une connexion vers un circuit de contrôle; des moyens (G1, G2) dans le circuit de contrôle pour appliquer des tensions déterminées entre des premières bornes déterminées du connecteur ; ; des moyens pour mesurer des tensions et des courants entre des secondes bornes déterminées du connecteur des moyens (13) pour mémoriser des valeurs de tension et de courant correspondant à des configurations prédéterminées des premières et deuxièmes bornes et des tensions appliquées pour des circuits non frauduleux ; et des moyens (14) pour comparer les données mémorisées aux données mesurées.