FR 2656145 A1 19910621 FR 8916651 A 19891215 VERROU ELECTRONIQUE DE CIRCUIT INTEGRE, A DOUBLE TRANSISTOR A GRILLE FLOTTANTE L'invention concerne les circuits intégrés. Plus précisément, elle concerne ceux qui utilisent des cellules de mémoire électriquement programmables pour réaliser un changement durable de configuration de circuit. Dans de nombreuses applications de circuit intégré on a utilisé des fusibles pour modifier définitivement la configuration électrique du circuit à un moment donné; par application d'une impulsion de courant ou de tension, on faisait fondre irréversiblement le fusible, interrompant ainsi une connexion électrique ou établissant une connexion précédemment coupée, en modifiant par conséquent la configuration et le fonctionnement du circuit.A titre d'exemple, on peut citer les applications suivantes - application de sécurité : après certains tests, on rend inaccessible, grâce à un fusible, une certaine zone du circuit intégré; - redondance des mémoires : lorsque le test met en évidence des lignes ou colonnes défectueuses de mémoire, on les remplace par des colonnes de réparation; des batteries de fusibles peuvent servir à stocker une information sur le fait qu'un réparation est nécessaire et sur l'adresse des colonnes ou lignes défectueuses; les fusibles modifient la configuration du circuit en ce sens qu'ils permettent de connecter les éléments de réparation à la place des éléments défectueux de manière invisible pour l'utilisateur. Avec l'apparition de mémoires électriquement programmables, on tend de plus en plus à remplacer les fusibles par des cellules de mémoire électriquement programmables qui jouent en quelque sorte le rôle de "verrou électronique ou "fusible électronique" : elles permettent de modifier de manière en principe irréversible une configuration de circuit. Ces mémoires sont généralement désignées par l'appellation EEPROM pour les cellules électriquement programmables et électriquement effaçables, ou. par EPROM pour les cellules électriquement programmables et effaçables par rayons ultraviolets. L'état de la cellule est binaire : programmé ou effacé; cet état est d'une certaine manière analogue à l'état binaire d'un fusible (état intact ou état fondu), ce qui permet à la cellule de jouer le rôle d'un fusible. Le principe de fonctionnement de ces mémoires fait qu'elles sont effaçables; a priori on pourrait penser qu'elles sont peu adaptées à remplir la fonction de fusible qui par essence présente un certain caractère d'irréversibilité. Mais la solution peut être technologiquement assez simple pour les mémoires EPROM constituées à partir de transistors à grille flottante on les transforme en mémoires non effaçables (cellules UPROM pour "Unerasable Programmable Read Only Memory) en les masquant avec une couche d'aluminium qui empêche toute transmission de rayons ultraviolets jusqu'à la grille flottante (grille qui est généralement l'élément de stockage d'information de ces mémoires). Avec des mémoires UPROM, électriquement programmables mais non effaçables, on réalise assez bien une fonction de verrou ou fusible électronique. Toutefois, un critère essentiel doit être satisfait pour que la fonction de fusible soit efficacement remplie : il faut être sur que le fusible soit initialement dans un état bien déterminé différent de l'état final dans lequel il sera après transformation irréversible. Pour une mémoire UPROM, la transformation ne peut s'effectuer que dans un sens : c'est une programmation; on part d'un état vierge pour arriver dans un état programmé représentant un fusible grillé. La programmation se fait en général en chargeant la grille flottante d'un transistor à grille flottante, et la charge est toujours de même signe. Avec une EPROM, ou une UPROM, il n'y a pas de moyen pour faire le contraire, c'est-à-dire pour passer électriquement d'un état programmé (grille chargée) à un état non programmé (grille déchargée). L'état initial sera donc nécessairement un état vierge (grille déchargée) puisque l'état final ne peut être qu'un état programmé (grille chargée). Le fusible de base est donc en général réalisé par une cellule de mémoire UPROM (EPROM masquée contre les irradiations ultraviolettes), et leur état final est l'état vierge (grille déchargée), l'état final étant l'état programmé (grille chargée). Dans certaines applications, la cellule de mémoire utilisée comme fusible est plutôt une cellule de type EEPROM, masquée contre les ultraviolets et parfois désignée par le terme "cellule UUPROM. On s'est aperçu, aussi bien pour des cellules EPROM et UPROM que pour des cellules EEPROM et UUPROM que la technologie de fabrication ne permettait pas d'être sûr d'avoir bien une grille déchargée au départ. L'état de charge de la grille flottante dépend en effet du procédé technologique de fabrication et même de l'emplacement de la cellule sur la tranche dans laquelle le circuit intégré est fabriqué. Selon la charge présente sur la grille flottante en fin de fabrication de la cellule, on obtient une tension de seuil variable pour le transistor à grille flottante de la cellule. Or c'est la valeur de la tension de seuil de la cellule qui définit l'état de la cellule (par comparaison avec une valeur de référence). Il peut même arriver que la lecture de l'état de la cellule montre qu'elle est programmée dès le départ, en fin de fabrication, ce qui rend le circuit inutilisable (par exemple on ne peut pas le tester). Les lots de circuits intégrés fabriqués avec ce type de cellule-fusible subissent donc un taux de rejet qu'il serait souhaitable de réduire. L'invention propose un nouveau type de "verrou électronique" ou "fusible électronique" de circuit intégré éliminant cet inconvénient. Par "verrou" ou "fusible électronique", on entend ici un organe accomplissant une fonction de changement de configuration en principe irréversible d'une partie de circuit sous l'effet d'une commande électrique, et non pas une fusion physique de matière. Selon l'invention, on propose d'utiliser comme verrou ou fusible électronique deux cellules de mémoire électriquement programmables et effaçables dont les sorties sont combinées dans une porte OU-Exclusif, la commande du verrou s'effectuant par programmation de l'une des cellules et effacement de l'autre. Ainsi, on n'a pas besoin de se préoccuper de l'état exact de charge des grilles flottantes des cellules : a priori, les cellules ayant suivi le même processus de fabrication sont chargées de manière identique. Même si leur charge est trop élevée, les cellules fourniront un signal de sortie identique. La sortie de la porte OU-Exclusif sera nulle aussi bien si les deux cellules sont vierges que si elles sont programmées au départ. Lors de la commande de claquage du fusible ou verrouillage du verrou, l'une des cellule sera effacée et l'autre programmée, de sorte que les cellules fourniront ensuite obligatoirement des signaux complémentaires; la sortie de la porte OU-Exclusif changera d'état, indiquant le nouvel état du fusible. L'état du fusible est donc indiqué non pas par l'état d'une cellule mais par la sortie d'une porte OU-Exclusif combinant les sorties de deux cellules a priori identiques mais placées dans des états inverses l'un de l'autre lors de la commande de changement d'état du fusible. Les cellules seront de préférence aussi identiques que possible et très proches l'une de l'autre dans le circuit intégré pour être plus sur qu'elles sont dans le même état en fin de fabrication. Elles sont masquées contre les ultraviolets. On peut prévoir une opération d'effacement préalable par ultraviolets, avant utilisation du circuit, et si les cellules sont masquées contre les ultraviolets, cette opération aura lieu en cours de fabrication avant dépôt de la couche de masquage. Chaque cellule de mémoire comprend de préférence un transistor à grille flottante en série avec un transistor de sélection, et un amplificateur de lecture. Bien que les cellules soient a priori toutes deux programmables et effaçables électriquement, on prévoit de préférence que l'une des cellules ne comporte pas de moyen de commande d'effacement, et l'autre ne comporte pas de moyen de commande de programmation. Cela rend complètement irréversible, dès la première commande de claquage, l'état de ce fusible. On pourrait toutefois imaginer une réversibilité dans certaines applications spéciales où l'on doit pouvoir temporairement simuler le claquage du fusible puis revenir à l'état initial jusqu'à claquage définitif du fusible. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence au dessin annexé dans lequel la figure unique représente un schéma de réalisation du fusible électronique selon l'invention. Le verrou ou fusible électronique comporte deux cellules de mémoire électriquement programmables et électriquement effaçables (incluant leurs commandes et leurs circuits de lecture). L'une des cellules comprend essentiellement un transistor à grille flottante TGF1 en série avec un transistor de sélection Tl, et un amplificateur de lecture SA1. L'autre cellule comprend essentiellement un transistor à grille flottante TGF2 en série avec un transistor de sélection T2, et un amplificateur de lecture SA2. Les sorties des amplificateurs de lecture SA1 et SA2 sont reliées chacune à une entrée respective d'une porte OU-Exclusif 10 dont la sortie peut fournir un signal indiquant si le fusible est dans son état initial ou dans son état final. Ce signal est fourni en mode de lecture de l'état des cellules. Un circuit logique CLPE, permettant la commande de lecture, programmation, et effacement des cellules est représenté symboliquement sur la figure. Ce circuit reçoit un signal logique R/W pour définir si on est en mode de lecture (pour examiner l'état du fusible électronique) ou d'écriture (pour faire passer le fusible de son état initial dans son état final). Le circuit CLPE fournit les différentes tensions de commande nécessaires selon qu'on est en mode de lecture ou d'écriture; on donnera le détail de ces tensions ci-après. Selon l'invention, le claquage du fusible comprend une programmation de la première cellule (TGF1, T1, SA1) et un effacement de la deuxième (TGF2, T2, SA2). Dans l'exemple représenté, on a considéré que les cellules sont construites de manière symétriques, seul le circuit de commande CLPE fournissant des tensions de commande dissymétriques pour commander la programmation de la première cellule et l'effacement de la deuxième. On notera que le passage du fusible de son état initial dans son état final peut se faire soit par une opération simultanée de programmation de la première cellule et d'effacement de la deuxième, soit par deux opérations successives, programmation de la première cellule puis effacement de la deuxième ou réciproquement. La construction du circuit pourra être légèrement différente selon le choix qui est fait : si l'opération est simultanée il faut pouvoir porter simultanément la source du premier transistor à grille flottante en haute impédance et la source du deuxième à la masse. Il ne faut donc pas réunir les deux sources. Mais si les opérations sont successives il n'y a pas d'inconvénient à les réunir. C'est le choix qui est fait dans l'exemple de la figure. Les sources du premier et du second transistors à grille flottante TGF1 et TGF2 sont donc réunies à un point AG qui peut soit être relié par un transistor T3 à une masse Vss (en mode de lecture ou d'effacement) soit être mis en haute impédance par blocage du transistor T3 (pendant la programmation de la première cellule). Le circuit CLPE établit un signal PR servant à commander le transistor T3. La grille de commande CG1 du transistor TGF1 est commandée par le circuit CLPE pour recevoir une tension de lecture VL en mode de lecture (par exemple 2 volts) et une tension de masse (Vss) en mode d'écriture (programmation). Elle ne peut pas recevoir en principe de tension d'effacement (tension élevée de l'ordre de 20 volts). La grille de commande CG2 du transistor TGF2 est commandée par le circuit CLPE pour recevoir la tension de lecture VL en mode de lecture et une tension élevée Vpp (environ 20 volts) en mode d'écriture (effacement); elle ne peut en principe pas être mise à la masse. Le drain du transistor à grille flottante TGF1 de la première cellule est relié à la source du transistor de sélection Tl, et de la même manière le drain de TGF2 est relié à la source du transistor de sélection T2. Les grilles de commande WL1 et WL2 des transistors de sélection doivent recevoir une tension différente selon qu'on est en mode de lecture ou en mode d'écriture. On leur appliquera une tension qui les rend conducteurs pendant la lecture proprement dite ou pendant l'écriture proprement dite. Mais si c'est la lecture, une tension de commande de grille égale à la tension d'alimentation normale Vcc du circuit intégré peut convenir. Si c'est l'écriture, une tension élevée (Vpp, par exemple 20 volts) est nécessaire. Là encore, le circuit CLPE fournit les tensions de commande des grilles WL1 et WL2 dans les différentes phases de lecture et d'écriture. On ne rentrera pas dans les détails des opérations de lecture et d'écriture qui sont des opérations très classiques pour ce type de mémoire. En particulier, la lecture et l'écriture peuvent se faire à chaque fois en plusieurs phases, par exemple une phase de précharge et une phase de lecture proprement dite pour l'opération de lecture. Le drain du transistor de sélection T1 est relié à une ligne BL1 connectée à l'entrée de l'amplificateur de lecture SA1 correspondant à la première cellule. De la même façon, le drain du transistor T2 est relié à une ligne BL2 connectée à l'entrée de l'amplificateur SA2 de la deuxième cellule. Des transistors d'isolation T6 et T7 sont interposés pour isoler les lignes BL1 et BL2 des entrées des amplificateurs SA1 et SA2 pendant les opérations d'écriture : le transistor T6 est bloqué pendant l'opération de programmation de TGF1; le transistor T7 est bloqué pendant l'opération d'effacement de TGF2. La ligne BL1 correspondant à la première cellule est par ailleurs reliée par un transistor T4 à une ligne HT sur laquelle on peut appliquer une tension élevée Vpp servant lors de la programmation de la première cellule. Le transistor T4 est commandé par le signal PR issu du circuit de commande CLPE pour permettre la transmission de la tension Vpp à la ligne BL1 lors de la programmation. Par symétrie, un transistor T5 peut connecter la ligne BL2 de la deuxième cellule à la tension Vpp. Toutefois, comme la deuxième cellule n'a pas en principe à être programmée, on ne prévoit pas de commande susceptible de rendre ce transistor T5 conducteur. Le transistor peut être complètement supprimé, la ligne BL1 ne pouvant alors pas être connectée à la haute tension Vpp. En mode de lecture, les tensions seront les suivantes AG = Vss (O volt) CG1 = VL (2 volts) CG2 = VL (2 volts) WL1 = Vcc (5 volts) WL2 = Vcc (5 volts) BL1 = en l'air BL2 = en l'air En mode de programmation, les tensions seront AG = en l'air CG1 = Vss (0 volt) CG2 = Vss ou VL ou Vcc WL1 = Vpp (20 volts) WL2 = Vss ou Vcc BL1 = Vpp (20 volts) BL2 = en l'air En mode d'effacement, elles seront AG = Vss (0 volt) CG1 = Vss ou VL ou Vcc CG2 = Vpp (20 volts) mi = Vss ou Vcc WL2 = Vpp (20 volts) BL1 = en l'air BL2 = en l'air De ce choix de tensions, il résulte que seule la première cellule est programmée en mode de programmation, alors que seule la deuxième cellule est effacée en mode d'effacement. Par contre les deux cellules sont lues simultanément en mode de lecture, de sorte que - avant transformation ("fusible" dans son état initial) les deux cellules fournissent un même signal l'une sur la ligne BL1 et l'autre sur la ligne BL2, la porte OU-Exclusif 10 fournissant un zéro logique; - et après transformation ("fusible" claqué) la première cellule seule est programmée et la deuxième cellule seule est effacée, les deux états complémentaires apparaissant sur les lignes BL1 et BL2 faisant passer à 1 l'état logique de sortie de la porte 10. Le circuit CLPE fournit les différentes tensions de commande pour les grilles, sources et drains des transistors selon les indications données ci-dessus; il reçoit à cet effet les tensions Vss, VL, Vcc, Vpp. Si les cellules fonctionnent avec des phases de précharge, comme cela est classique pour des cellules EEPROM, le circuit CLPE fournit les tensions désirées en fonction de ces phases. Il reçoit alors un signal d'horloge adéquat. Le mode de lecture est déclenché par un premier état du signal logique d'entrée R/W; le mode d'écriture (claquage) est déclenché par l'autre état du signal R/W. Sur le circuit intégré, les cellules seront réalisées de manière aussi identiques que possible et de préférence très proches l'une de l'autre pour éliminer au maximum la dispersion technologique sur les charges présentes sur les grilles flottantes en fin de fabrication. On peut prévoir que les charges stockées accumulées en cours de fabrication sont évacuées en fin de fabrication par une illumination aux ultraviolets. Les deux cellules sont de préférence ensuite masquées contre toute exposition aux ultraviolets. Pour cela, un masque d'aluminium est déposé à la surface du circuit, transformant ainsi les cellules EEPROM en cellules UUPROM; cela est tout particulièrement utile dans les applications où une sécurité contre les fraudes est désirée. REVENDICATIONS 1. Verrou ou fusible électronique pour circuit intégré, caractérisé en ce qu'il comprend deux cellules de mémoire électriquement programmables et électriquement effaçables (TGF1, T1, SA1; TGF2, T2, SA2) dont les sorties sont combinées dans une porte OU-Exclusif (10), la commande du fusible s'effectuant par programmation de l'une des cellules (TGF1) et effacement de l'autre (TGF2). 2. Verrou ou fusible électronique selon la revendication 1, caractérisé en ce que les cellules sont aussi identiques que possible et très proches l'une de l'autre dans le circuit intégré. 3. Verrou ou fusible électronique selon la revendication 1 ou 2, caractérisé en ce que les cellules sont masquées contre les rayons ultraviolets. 4. Verrou ou fusible électronique selon l'une des revendications précédentes, caractérisé en ce que chaque cellule de mémoire comprend un transistor à grille flottante (TGF1, TGF2) en série avec un transistor de sélection (T1, T2), et un amplificateur de lecture (SA1, SA2). 5. Verrou ou fusible selon l'une des revendications 1 à 4, caractérisé en ce que l'une des cellules (TGF1) ne comporte pas de moyen de commande d'effacement, et l'autre (TGF2) ne comporte pas de moyen de commande de programmation.