FR 2650915 A1 19910215 FR 8910829 A 19890811 TRANSISTOR.A EFFET DE CHAMP ET SON PROCEDE DE REALISATION. La présente invention concerne un transistor à effet de champ, et le procédé de réalisation de ce transistor, dont la structure est asymétrique de façon à s'opposer à l'échauffement dans la région située entre source et grille. Il est connu que dans un transistor à effet de champ tel que celui schématisé en figure 1, comportant une couche active 2 supportée par un substrat 1, c'est la région 6, située entre et sous les électrodes de source 3 et de grille 4 qui est soumise à un échauffement maximum. Cela correspond d'ailleurs aux lois de la physique, et à la répartition des courants et des champs. Quelles que soient la structure, plane, creusée' ou en V, d'un transistor, ainsi que le nombre et la nature des. couches semiconductrices qui constituent la couche active 2, les transistors connus sont symétriques, c'est à dire que les niveaux de dopages sont les mêmes entre la grille et la source, ou entre la grille et le drain. Cet échauffement peut présenter de graves inconvénients, allant jusqu a la destruction du transistor, si le dispositif est soumis à de fortes contraintes en tension de claquage ou en transconductance, donc en tension ou en courant. Pour diminuer la résistance d'accès grille-source RGS, donc diminuer l'échauffement dans la région correspondante 6, soit on utilise des caissons fortement dopés, donc bons conducteurs, soit on décale la metallisation de grille vers la source. Ce déplacement a des limites : avec les transistors hyperfréquences dont la longueur source-drain est de tordre de 3 microns, il est très délicat, en fabrication, de décentrer la grille de quelques fractions de microns. L'invention propose un procédé simple pour la réalisation d'un transistor a effet de champ de structure asymétrique : le caisson fortement dopé de type N+, sous la métallisation de source, est prolongé jusqu'à la grille, tandis que le caisson sous la métallisation de drain, est conforme à l'art connu, et' donc limité sensiblement à l'aire du contact ohmlque. La grille est donc en contact avec un matériau N du côté source, et avec un matériau N du côté drain. De façon plus précise, l'invention concerne un transistor à effet de champ, comportant, supportées par un substrat en matériau semiconducteur, au moins une couche active contrôlée par une métallisation de grille et deux caissons de prises de contact, avec les métallisations d'accès, dites source et drain, ce transistor étant caractérisé par sa dissymétrie par rapport à la métallisation de grille, le caisson de source, plus dopé que la couche active, s'étendant jusqu'à la métallisation de grille. L'invention sera mieux comprise par la description suivante d'un exemple de réalisation, qui aboutit à un exemple de transistor, en liaison avec les figures jointes en annexe, qui représentent - figure 1 : coupe schématisée d'un transistor à effet de champ selon l'art connu - fig. 2 à 5 : différentes étapes de réalisation d'un #slstor, selon le procédé de l'invention. Le procédé concerne les transistors en silicium, en n'atérlaux du groupe III-V tel que GaAs ou encore en matériaux tel que GaAlAs épitaxié sur silicium ou un substrat semi-isolant. Cependant, afin de rendre les explications plus claires, l'invention sera exposée en s'appuyant sur l'exemple non limitatif d'un transistor à effet de champ en GaAs. La première étape du procédé, en figure Z; consiste à protéger la surface d'une plaquette 1 de GaAs semi-isolant, qui sert de substrat, par une couche 7 de nitrure de silicium, sur une épaisseur de 0, 05 micron; cette encapsulation servira ultérieurement à protéger le matériau semiconducteur pendant les opérations de recuit. Un caisson 8, dopé de type N, et correspondant à l'aire du futur transistor, est obtenu par implantation profonde sur 0,2 micron d'ions de silicium ou de sélénium, sous une énergie comprise entre 100 et 350 KeV, dans le substrat semi-isolant 1. Après implantation ionique, la plaquette est recuite pendant une quinzaine de minutes, à une température comprise entre 800 et 900 C, sous atmosphère de.... ? Une seconde implantation ionique, en figure 3, d'ions de même nature que précédemment mais sous une énergie plus faible de l'ordre de 60-70 KeV, permet de réaliser, à l'intérieur du caisson N, deux petits caissons 9 et 10, moins profonds, 0,05 microns, mais dopés N L'originalité de ces opérations, en soi connues, est que l'un des caissons N, celui qui correspond au futur contact ohmique de source, est prolongé jusqu'à l'axe de symétrie Il du transistor, qui correspond à la position du futur contact de grille.Il y a donc une dissymétrie qui est introduite, le caisson 10 de prise de contact 'de source est #longé jusqu'à l'emplacement de la grille, dans l'axe 11. Ces deux caissons N 9 et 10 sont séparés par une portion 12 du caisson N 8, qui -n'a pas reçue la seconde implantation ionique. Cette seconde implantation ionique ne requiert pas une extrême précision dans le positionnement du caisson de source 9 par rapport à l'axe de symétrie 11. Si on appelle "d" la distance entre le bord du caisson 9 et l'axe de symétrie 11, cette distance peut être nulle, ou positive ou négative de quelque 0,5 micron par rapport à l'axe 11, pour r --3istor dans lequel la distance source-drain est de l'ordre de 3 microns. En effet, ultérieurement, une tranchée ou "recess" sera gravée, qui éliminera les matériaux semiconducteurs voisins de l'axe de symétrie 11. La plaquette est soumise à un second recuit, dans les mêmes conditions que le premier recuit, après la seconde implantation ionique. La couche 7 de nitrure de silicium est alors gravée à l'emplacement des contacts de source et de drain, et les métallisations de contacts ohmiques 3 et 5 sont déposées, ainsi que représenté en figure 4. Puis une tranchée ou "recess" est gravée par des moyens connus, tel que la gravure sèche ionique ou RIE (Réaction Ion Etching). Ce "recessn est marqué sur la figure 4 par un pointillé : il est symétrique par rapport à l'axe de symétrie 11, a une ouverture correspondant à la longueur de la grille, 0,5 micron par exemple, et pénètre partiellement dans le caisson N de source 9. Le "recess"- doit être au moins aussi profond que le caisson 9, du sorte qu'il a un flanc constitué de matériaux dopé N+ (caisson 9) et un flanc constitué de matériau dopé N (portion 12 du caisson 8). Le recess est utilisé comme masque pour le dépôt de la métallisation Schottky de grille 5 : Ti-Pt-Au pulvérisés par des moyens directionnels, suivi d'une recharge électrolytique d'or. Le transistor achevé est représenté en figure 5 : il est asymétrique en ce sens que la région d'accès de la source vers la grille est composée de GaAs dopé N+ (caisson 9), tandis que la région d'accès du drain vers la grille est composée de GaAs dopé N (portion 12). Dans une variante au procédé, la plaquette de GaAs peut ne pas être encapsulée par une couche 7 de nitrure de silicium. Dans ce cas, les opérations de recuit sur substrat nu se font en atmosphère d'arsine, pour éviter la dégradation de GaAs. Par rapport à un transistor de même dessin, mais à structure symétrique, le transistor asymétrique selon l'invention a une tension de claquage améliorée de 50 %, et une transconductance améliorée de 30 %. Le procédé décrit s'adapte de façon évidente pour l'homme de l'art à d'autres types de transistors dont la nature des matériaux, le nombre de couches semiconductrices, la fréquence de fonctionnement ou les dimensions seraient différentes de celles qui ont été citées pour exposer l'invention. REVENDICATIONS 1 - Transistor à effet de champ, comportant, supportées par un substrat (1) en matériau semiconducteur, au moins une couche active (8) contrôlée par une métallisation de grille (4) et deux caissons (9,10) de prises de contacts avec les métallisations d'accès, dites source (3) et drain (5), ce transistor étant caractérisé par sa dissymétrie par rapport à la métallisation de grille (4), le caisson (9) de source, plus dopé que la couche active (8), s'étendant jusqu'à la métallisation de grille (4). 2 - Transistor selon la revendication 1, caractérisé en ce que, la couche active (8) étant dopée de type N et les caissons (9,10) de prises de contacts étant dopés de type N+, la région située entre grille (4) et source (3) est de type N, et la région située entre grille (4) et drain (5) est de type N. 3 - Transistor selon la revendication 2, caractérisé en ce que la métallisation de grille (4) est déposée dans une tranchée (13), et en ce quelle est en contact d'un côté avec le caisson de source (9) dopé N et d'un autre côté avec la portion de couche active (12) dopée N, située entre les deux caissons N (9,10). 4 - Procédé de réalisation d'un transistor à effet de champ caractérisé par la suite d'opérations -dans un substrat (1) en matériau semi-isolant, implantation d'au moins une couche active (8) de type N, par implantation d'atomes de donneurs légers, silicium en sélénium, sous une énergie comprise entre 100 et 350 KeV, - dans la couche active (8) implantation de deux caissons (9,10) de prises de contacts, de type N+, par implantation des mêmes atomes sous une énergie comprise entre 60 et 70 KeV, le caisson de source (9) s'étendant jusque sensiblement la position de la future métallisation de grille (4), ces deux implantations étant suivies chacune par un traitement thermique d'environ 15 minutes à 800-900 C, - dépôt des métallísations ohmiques de source (3) et de drain (5), respectivement sur le caisson (9) de source et sur le caisson (10) de drain, et gravure d'une tranchée (13) pour la grille, cette gravure, effectuée dans l'axe de symétrie source-drain (3-5), pénétrant partiellement dans le caisson de source (9) - dépôt de la métallisation de grille (4) dans la tranchée (13). 5 - Procédé de réalisation selon la revendication 4, caractérisé en ce que le substrat (1) est préalablement encapsulé par une couche (7) de nitrure de silicium, qui sert de masque pour le dépôt des contacts, ohmiques (3,5) et la gravure de la tranchée (13), les opérations de traitement thermique étant effectuées sous atmosphère de ... ? 6 - Procédé -de réalisation selon la revendication 4, caractérisé en ce que le substrat étant nu, les opérations de traitement thermique sont effectuées sous atmosphère d'arsine.