FR 2644918 A1 19900928 FR 8903663 A 19890321 SYSTME EMETTEUR/RECEPTEUR peur A ADRESSAGE PROGRAMMABLE DU RECEPTEUR PAR L'EMETTEUR. La présente invention concerne un système émetteur/récepteur à adressage programmable du récepteur par l'émetteur. Elle s'applique notamment, mais non exclusivement, aux petits appareils de télécommande servant à de multiples usages tels que, par exemple, des déclenchements à distance, des commandes de portes et, d'une façon particulièrement avantageuse, à l'assistance aux personnes agrées. Ces appareils font habituellement intervenir des modules émetteurs portatifs et autonomes, de petites dimensions, par exemple logés dans des bottiers en forme de médaillon ou de porte-clefs, ainsi qu'un ou plusieurs modules récepteurs de plus grandes dimensions, installé à poste fixe ou sur un support mobile (par exemple un véhicule) et dont les sorties, à raison de une ou plusieurs par module récepteur, peuvent être affectées à des fonctions différentes. Dans de nombreux cas, un même module émetteur doit être à meme de communiquer avec un ou plusieurs modules récepteurs déterminés et doit pouvoir sélectionner les sorties de ces modules récepteurs qu'il souhaite activer. Pour des raisons évidentes de sécurité, ces systèmes sont généralement conçus de manière à ce que les modules récepteurs ne puissent prendre en compte que les informations délivrées par des modules émetteurs dûment habilités. Cette fonction de sécurité est couramment obtenue en utilisant, au niveau du module émetteur, un dispositif de codage de l'information à émettre et, au niveau du module récepteur, un dispositif de décodage approprié au type de codage effectué par le module émetteur. Il s'avère, à l'usage, que les solutions utilisées à l'heure actuelle présentent un certain nombre d'inconvénients - Elles font tout d'abord intervenir, au niveau du module émetteur un circuit de codage, dont la complexité est fonction du niveau de sécurité recherché et qui est la cause d'un surcroît de consommation d'énergie électrique. Ce circuit constitue donc un obstacle à la miniaturisation du module émetteur, non seulement en raison de son propre encombrement, mais en outre de l'accroissement des dimensions de la source de courant électrique qu'il impose (à autonomie constante). - Un autre inconvénient de ces solutions résulte du fait que dans le cas de systèmes émetteurs/récepteurs de conception simple, elles ne permettent pas à l'utilisateur de modifier le codage initialement affecté au module émetteur - d'une part, du fait que l'adjonction d'un dispositif permettant d'effectuer une telle modification est diffi cilement concevable dans un module de petites dimensions, - d'autre part, cette modification implique une modifica tion correspondante du circuit de décodage présent dans le module récepteur et, par conséquent, l'adjonction à ce module, d'un dispositif approprié qui, de toute façon, ne conviendrait pas pour les applications précédemment évoquées (tant en ce qui concerne le coût, que la complexité de son mode d'utilisation). L'invention a donc plus particulièrement pour but de supprimer ces inconvénients. Elle propose un système émetteur/récepteur de conception extrêmement simple et peu coûteux, dont le module émetteur peut présenter des dimensions très réduites, ce système permettant cependant de résoudre les problèmes de codage et de changement de code précédemment évoqués. D'une façon plus précise, ce système fait intervenir - au moins un module émetteur comprenant une première mémoi re programmable préalablement programmée et connectée à un dispositif d'adressage conçu de manière à provoquer, à la sortie de la mémoire, l'émission d'un signal numérique comprenant au moins un code d'identification propre à l'émetteur et, éventuellement, un code de fonction, ce signal numérique étant appliqué à l'entrée d'un circuit émetteur, et - un module récepteur comprenant un circuit récepteur apte à recevoir les signaux émis par le circuit émetteur et à les transmettre à un circuit de traitement comprenant un microprocesseur associé à une seconde mémoire et programmé de manière à pouvoir exécuter les deux modes de fonction n ment suivants -un mode Zprogrammation", dans lequel le microprocesseur stocke dans la mémoire le code d'identification présent dans le signal reçu par le circuit récepteur et prove nant d'un module émetteur, et - un mode utilisation", au cours duquel le code d'identi fication du signal reçu par le circuit récepteur est comparé au code d'identification précédemment mémorisé et, dans le cas où ces deux codes sont identiques, exécute une fonction par exemple celle définie par le code de fonction dudit signal. Bien entendu, la mémoire associée au microprocesseur pourra avoir une capacité propre à recevoir en mode programmation plusieurs codes d'identification émanant de plusieurs modules émetteurs. Dans ce cas, en mode utilisation, le microprocesseur effectuera la comparaison du code d'identification du signal reçu par le circuit récepteur, avec tous les codes d'identification présents dans la seconde mémoire, l'exécution du code de fonction n'étant commandée que lorsque le microprocesseur détecte une identité. Selon un mode d'exécution avantageux de l'invention, le susdit circuit de traitement comprend une pluralité de sorties adressables par le code de fonction. Dans ce cas, le module émetteur pourra comprendre un dispositif de sélection permettant de sélectionner le code de fonction correspondant à la sortie que l'on veut utiliser. Un mode de réalisation de l'invention sera décrit ci-après, à titre d'exemple non limitatif, avec référence aux dessins annexés dans lesquels La figure 1 représente schématiquement le circuit d'un module émetteur ; La figure 2 est un schéma d'un module récepteur ; La figure 3 est une représentation schématique illus trant le format des messages transmis par le module émetteur. Dans cet exemple, les messages transmis par le module émetteur 1 sont engendrés par une mémoire programmable 2 de type PROM présentant quatre sorties S1 à S4 de type à collecteur ouvert, adressées au moyen d'un compteur 3 piloté par une horloge à quartz 4. Cette mémoire 2, programmée en usine, est organisée en 256 x 4 bits, de manière à pouvoir engendrer sur ses quatre sorties S1 à S4 quatre codes de transmission respectifs disposant chacun de 256 bits. Chacune des quatre sorties Sî à S4 de cette mémoire est reliée, d'une part, par l'intermédiaire d'une diode D1 à D4 à l'entrée E1 d'un circuit émetteur haute fréquence R et, d'autre part, à la base d'un transistor Q1, par l'intermédiaire d'une résistance R et d'un interrupteur à poussoir I à 14. L'entrée E1 du circuit émetteur est, quant à elle, reliée à la masse par l'intermédiaire d'une résistance R,. L'émetteur du transistor Q1 est porté à une tension d'alimentation V, tandis que son collecteur est relié aux entrées d'alimentation des circuits électroniques du module. 1 (compteur 3, mémoire 2, circuit émetteur 5) ainsi qu'à un circuit comprenant en série une diode électroluminescente 6 et une résistance 7. La mise sous tension de ces circuits 2, 3, 5 est assurée en provoquant la fermeture de l'un des interrupteurs I1 à I4, fermeture qui assure la polarisation de la base du transistor Q1 et le passage à l'état passant de ce dernier. L'état logique 1 appliqué à l'entrée E1 du circuit émetteur 5 est alors obtenu à l'état ouvert du collecteur de sortie de la PROM (qui correspond à l'interrupteur I1 à 14 qui a été actionné). Les codes de transmission affectés à chacune des sorties de la PROM sont organisés de la façon illustrée sur la figure 3 et comprennent un premier message (message 1) comportant - 4 bits de démarrage ("start"), - 40 bits pour le code d'identification, - 4 bits de mode définissant le type de l'émetteur, - 16 bits pour le code canal qui identifient l'interrupteur associé à la sortie correspondante de la PROM. Cet ensemble de 64 bits est suivi d'un silence de 64 bits. Pour les 128 bits restants, le me-me message (message 2) est répété à nouveau. Tel que représenté sur la figure 2, le module récepteur 9 comprend un circuit récepteur 10, accordé à la fréquence du circuit émetteur 5 et comprenant les moyens usuels de démodulation pour fournir, à sa sortie, un signal alogique image de celui appliqué à l'entrée de ce circuit émetteur 5. Ce circuit récepteur 10 est raccordé, par sa sortie, à l'entrée E2 d'un circuit de traitement à microprocesseur 11 utilisant une mémoire 12, de préférence de type E2PROM. Ce circuit de traitement comprend quatre sorties ou canaux à à S'4 qui correspondent respectivement aux quatre sorties S1 à S4 de la mémoire PROM 2 et, par conséquent, aux quatre interrupteurs I1 à 14. I1 est programmé de manière à présenter deux modes de fonctionnement commutables gracie à un interrupteur 13. En mode de programmation, le circuit de traitement ll sert à la mise en mémoire des codes d'identification des messages reçus par le circuit récepteur 10, et émis par un ou plusieurs modules émetteurs 1. En mode utilisation, le circuit de traitement 11 effectue la comparaison du code d'identification présent dans les messages reçus par le circuit récepteur 10, avec les codes d'identification précédemment mémorisés dans la mémoire E2PROM 12. Il n'activera sa sortie S' à 5'4 correspondant au code canal présent dans le message que si le code d'identification du message reçu est identique à un code d'identification présent dans 1'E2PROM 12. Avantageusement, l'activation d'un canal provoquera l'allumage d'un voyant lumineux L1 à L4 associé à ce canal. I1 apparaît donc que, grâce à cette disposition, le module récepteur 9 pourra être utilisé avec une pluralité de module les émetteurs 1 présentant des codes d'identification différents, l'habilitation de ces modules émetteurs 1 par le module récepteur 9 s'effectuant par une procédure très simple. De même, le code d'identification des modules émetteurs 1 poura être modifié sans difficulté, soit en remplaçant la mémoire programmable 2 par une autre PROM, programmée en usine, ou même en programmant à nouveau la mémoire programmable, dans le cas où il s'agit d'une mémoire reprogrammable. Par ailleurs, compte tenu de la simplicité du circuit du module émetteur 1, celui-ci pourra être monté dans un boitier de très petites dimensions. En outre, du fait qu'il ne fait intervenir que des composants à faible consommation d'énergie, ce circuit pourra être alimenté par des piles de petites dimensions tout en bénéficiant d'une grande autonomie. Bien entendu, l'invention ne se limite pas à un type particulier de circuits émetteurs et de circuits récepteurs. Ceux-ci pourraient tout aussi bien utiliser des ondes électromagnétiques, des ondes lumineuses, des infrarouges, des ultrasons, etc... Revendications 1. Système émetteur/récepteur à adressage programmable du récepteur par l'émetteur, caractérisé en ce qu'il fait intervenir - au moins un module émetteur (1) comprenant une première mémoire programmable (2) préalablement programmée et connectée à un dispositif d'adressage (3) conçu de manière à provoquer, à la sortie de la mémoire (2), l'émission d'un signal numérique comprenant au moins un code d'iden tification propre à l'émetteur et, éventuellement, un code de fonction, ce signal numérique étant appliqué à l'entrée d'un circuit émetteur (5), et - un module récepteur (9) comprenant un circuit récepteur (10) apte à recevoir les signaux émis par le circuit émetteur et à les transmettre à un circuit de traitement (11) comprenant un microprocesseur associé à une seconde mémoire (12) et programmé de manière à pouvoir exécuter les deux modes de fonctionnement suivants :: - un mode "programmation", dans lequel le microprocesseur stocke dans la mémoire (12) le code d'identification présent dans le signal reçu par le circuit récepteur (9) et provenant d'un module émetteur (1), et - un mode "utilisation", au cours duquel le code d'identi fication du signal reçu par le circuit récepteur (10) est comparé au code d'identification précédemment mémo risé et, dans le cas où ces deux codes sont identiques, exécute une fonction par exemple celle définie par le code de fonction dudit signal, dans le cas où ce code de fonction est présent dans le signal reçu. 2. Système selon la revendication 1, caractérisé en ce que la susdite seconde mémoire (12) présente une capacité propre à recevoir, en mode programmation, plusieurs codes d'identification émanant de plusieurs modules émetteurs, et en ce que, dans ce cas, en mode utilisation, le circuit de traitement (11) effectue la comparaison du code d'identification du signal reçu par le circuit récepteur, avec tous les codes d'identification présents dans la seconde mémoire (12), l'exécution du code de fonction n'étant commandée que lorsque le circuit de traitement détecte une identité. 3. Système selon l'une des revendications 1 et 2, caractérisé en ce que le susdit circuit de traitement (11) comprend une pluralité de sorties adressables par le code de fonction du signal émis par un module émetteur (1), et en ce que le module émetteur (1) comprend un dispositif de sélection (Iî à I4) permettant de sélectionner le code de fonction correspondant à la sortie (S1 à S4) que l'on veut utiliser. 4. Système selon l'une des revendications précédentes, caractérisé en ce que la susdite première mémoire (2) est une mémoire programmable de type PROM à collecteur ouvert présentant plusieurs sorties î à S4) permettant d'engendrer chacune un code de transmission respectif.