FR 2651604 A1 19910308 FR 8911651 A 19890906 La présente invention concerne un dispositif d'interruption statique qui comporte un composant interrupteur de puissance, ce composant fonctionnant sous une tension périodique et étant commandé par l'intermédiaire d'un transistor à grille isolée de manière à pouvoir être fermé, en réponse à un signal de commande, pour des valeurs de la tension périodique proches de zéro. On connaît dans la technique antérieure de tels dispositifs, utilisés comme relais statiques, dans lesquels le composant de puissance est un thyristor, un triac ou un transistor, et le transistor à grille isolée est un transistor du genre MOS (métal-oxyde-semiconducteur ou plus généralement conducteur-isolant-semiconducteur) ou une structure MOS-bipolaire dite IGBT. En réponse à l'application d'un signal isolé de commande à la grille du transistor à effet de champ, celui-ci alimente ltélectrode de commande du composant de puissance, qui se ferme. Il est souvent demandé au composant interrupteur de puissance d'un relais statique de se fermer pour induire peu de parasites au voisinage du passage de la tension périodique par zéro. Le brevet FR- 2 538 170 décrit ainsi un relais statique intégré comportant un montage antiparallèle de deux optothyristors. Les anodes et les cathodes des optothyristors sont reliées à un réseau de tension alternative, et à leurs gâchettes sont reliés les trajets de courant de transistors MOS; le potentiel des grilles des transistors est commandé à partir du réseau alternatif via un diviseur capacitif pour définir des fenêtres de faible tension dans lesquelles l'allumage des optotransistors est autorisé. Un tel relais statique est complexe et difficile à réaliser. L'invention a notamment pour but de faciliter la réalisation d'un dispositif d'interruption statique du type indiqué ci-dessus, et cela par intégration sur un substrat semiconducteur de la partie essentielle du circuit de commande d'un tel dispositif. Elle a pour autre but d'associer à un dispositif d'interruption statique du type décrit un circuit de commande peu sensible aux variations brusques de tension. Selon l'invention, dans un dispositif du type indiqué en introduction, une diode PNPN est disposée entre l'électrode de grille du transistor à grille isolée et une électrode de puissance du composant interrupteur de puissance pour définir une fenêtre de fermeture de celui-ci; de plus, la diode PNPN est montée en série avec une résistance limitatrice dans une branche parallèle au composant interrupteur de puissance. La fenêtre de fermeture est déterminée par la tension de retournement de la diode PNPN; le composant de puissance peut donc être fermé lorsque le signal de commande se présente, alors que la tension périodique - alternative ou redressée - passe dans la fenêtre précitée. Le composant de puissance reste fermé par le maintien du signal de commande ou sa réitération. Une résistance de désensibilisation aux dV/dt est avantageusement prévue entre la cathode et la base P de la diode PNPN. Avantageusement, la diode PNPN peut être intégrée avec le transistor à grille isolée sur un même substrat semiconducteur sans pour autant compliquer le processus de réalisation du transistor, plus particulièrement lorsque celui-ci est du type vertical et que la diode PNPN est du type horizontal ou latéral. Plus précisément, dans un substrat d'un premier type de conductivité, définissant le drain du transistor et la base N de la diode, une première diffusion d'un deuxième type de conductivité produira la région de canal du transistor, ainsi que l'anode et la base de P de la diode, tandis qu'une deuxième diffusion du premier type produira la source du transistor et la cathode de la diode; la résistance de désensibilisation peut facilement être réalisée à partir d'une couche de polysilicium prévue pour former l'électrode de grille du transistor. L'invention concerne aussi un circuit de commande intégrant comme indiqué ci-dessus un transistor à grille isolée et une diode PNPN pour piloter un dispositif d'interruption statique de puissance. Un mode de réalisation de l'invention est décrit ciaprès à titre non limitatif en regard des dessins annexés, sur lesquels - la figure 1 est le schéma de principe d'un dispositif interrupteur statique à thyristor selon l'invention, utilisable avec une source de puissance alternative redressée pleine onde, - la figure 2 représente la caractéristique couranttension de la diode PNPN utilisée pour définir la fenêtre d'amorçage du thyristor; - la figure 3 montre schématiquement un interrupteur selon l'invention utilisable comme relais statique en courant alternatif non redressé; - les figures 4A à 4E sont des graphes explicitant le fonctionnement du dispositif de la figure 1; et - la figure 5 est une coupe d'un circuit de commande préférentiel intégrant le transistor à grille isolée et la diode PNPN. Le dispositif d'interruption statique 10 illustré sur la figure 1 comprend un composant interrupteur de puissance 11 prévu pour être relié par ses bornes de puissance A et B à une source de puissance alternative 12 redressée en monoalternance ou double alternance, en série avec une charge 13. Le composant 11 a pour fonction d'établir et respectivement interrompre le passage du courant électrique dans la charge en réponse à un signal de commande S. Le composant de puissance 11 est présentement un thyristor qui présente deux électrodes de puissance, à savoir une anode llA et une cathode 11K, et une électrode de commande, à savoir une gâchette llG. Il peut également être un triac ou plus généralement un interrupteur électronique commandable susceptible de prendre deux états stables d'ouverture et de fermeture. Le dispositif interrupteur 10 comprend d'autre part un circuit de commande 20 qui reçoit un signal isolé S délivré par un circuit générateur 14. L'isolation galvanique entre le côté commande 15 et le côté puissance 16 du circuit 14 est réalisée par des moyens classiques 17, tels qu'un transformateur, une transmission optique par optocoupleur ou autres moyens équivalents. Le circuit de commande 20 est connecté d'une part à la gâchette llG du thyristor, d'autre part aux bornes de puissance A, B du thyristor 11. Le circuit 20 comporte un transistor à grille isolée 30 et une diode PNPN 40. Le transistor 30 est un transistor MOS, terme par lequel on désigne présentement toute structure "conducteurisolant-semiconducteur", mais il peut aussi être un transistor MOS-bipolaire dit IGBT. Il comprend une électrode de grille 30G, une électrode de source 30S et une électrode de drain 30D. La diode PNPN 40 est une structure du genre thyristor dont la gâchette 40G (base P) n'est pas commandée ; elle comprend une anode 40A et une cathode 40K. Le potentiel VA du point A est appliqué à l'électrode de drain 30D du transistor 30 et, via une résistance R1, à l'anode 40A de la diode PNPN. Le potentiel VB du point B est appliqué à la cathode 40K de la diode PNPN et, via une résistance R2, à la base P de la diode PNPN. La source 30S du transistor 30 est connectée directement ou via une faible résistance non représentée à la gâchette llG du thyristor 11. Il est avantageux que la source 30S ne soit pas reliée directement au point B. En un point C commun à la résistance R1, à la grille du transistor 30 et à l'anode de la diode PNPN 40 est appliqué le signal de commande S délivré par le générateur 14. La diode PNPN 40 couplée selon l'invention au transistor MOS ou IGBT 30 permet de délimiter une fenêtre d'amorçage au voisinage du zéro de la tension périodique pour le transistor 11. Le courant produit par la source électrique 12 ne pourra traverser la charge 13 que lorsque le thyristor 11 sera passant, c'est-à-dire lorsque celui-ci d'une part aura été allumé par présence du signal de commande S à son niveau haut dans une fenêtre d'amorçage et, d'autre part, restera allumé par persistance ou réitération du signal S dans les fenêtres d'amorçage des alternances suivantes. Comme on le voit figure 2, lorsque la tension aux bornes de la diode PNPN 40 croît à partir de zéro, le courant traversant la diode est négligeable jusqu'à une tension de retournement Vth (zone I), par exemple de l'ordre de 30 à 40 volts. Au-delà de cette tension de retournement Vth, la diode PNPN prend un état de faible résistance générant une faible chûte de tension (zone II) et reste conductrice tant que le courant qui la traverse est supérieur à une valeur de maintien Ih que l'on choisit faible pour limiter les pertes, de préférence inférieure à lmA. Un courant d'allumage circule donc dans le transistor 30 vers la gâchette llG du thyristor au cours des fenêtres de tension t1 et un faible courant de fuite circule d'autre part dans la branche constituée par la résistance Ri et la diode PNPN 40. La figure 3 représente un dispositif statique bidirectionnel selon l'invention, applicable par exemple à un relais. Il comporte deux thyristors tête-bêche 11, -11' auxquels sont associés des circuits de commande respectifs 20, 20' selon l'invention, eux-mêmes commandés par le circuit générateur 14 du signal de commande isolée S. Les bornes de puissance A, B communes aux deux thyristors peuvent être raccordées à un réseau alternatif non redressé. En variante, on peut utiliser pour un tel dispositif bidirectionnel un triac couplé à un seul circuit de commande 20. Les figures 4A à 4E explicitent le fonctionnement de l'interrupteur à thyristor de la figure 1. La différence de potentiel VA-VB est dans ce cas du type redressé double alternance, le redressement s'effectuant à l'aide de moyens non indiqués (figure 4A). La tension VA-Vs reste inférieure à la tension de retournement Vth de la diode PNPN pendant des fenêtres de tension de durée ti encadrant les passages à zéro de VA-VB. Tant que le signal de commande S (figure 4B) reste à l'état bas (entrée faiblement impédante du circuit de commande 20), le transistor MOS 30 reste bloqué et maintient le thyristor 11 bloqué. Quand le signal de commande S passe à l'état haut (entrée fortement impédante du circuit 20), c'est-à-dire prend une valeur supérieure au seuil du transistor MOS, par exemple 10 volts, la tension grillesource Vss du transistor MOS provoque la mise en conduction de celui-ci dès la première fenêtre de tension (figure 4C), de sorte qu'un courant s'établit dans le transistor (figure 4D) et alimente la gâchette du thyristor, celui-ci s'amorçant (figure 4E). Dès que la tension VA-VB devient supérieure à Vth, c'est-à-dire à la fin de l'intervalle tr, la diode PNPN 40 est mise en conduction; le potentiel au point C s'effondre et le transistor 30 se bloque, mais le thyristor continue de conduire. Tant que le signal de commande S est maintenu, les cycles de fermetures et d'ouvertures alternées du transistor 30 et de la diode 40 se succèdent. Quand le signal ~ de commande S revient à l'état bas, le thyristor 11 est bloqué au premier passage à zéro de la tension VA-VB. Le circuit de commande intégré illustré par la figure 5 est destiné à piloter le dispositif d'interruption décrit et comprend le transistor à grille isolée 30, la diode PNPN 40 et la résistance R2. A partir d'un même corps de silicium 50, le transistor MOS 30 est réalisé sous forme verticale, c'est-à-dire avec une direction générale de conduction perpendiculaire aux surfaces principales du substrat, et la diode PNPN est réalisée sous forme horizontale ou latérale, c'est-à-dire avec une direction générale de conduction parallèle aux surfaces principales. Le transistor 30 est du type à double diffusion DMOS. Il est formé dans le substrat 51 en silicium dopé N- par diffusion d'une région 52 de type P, surdopée ultérieurement P+ dans sa partie centrale, et par diffusion dans la région 52 de zones 53 de type N+, afin de créer de part et d'autre de la région 52 des régions de canal 54 de largeur déterminée. Au-dessus des canaux, on forme sélectivement sur la surface du corps en silicium 50 une couche mince 55 d'oxyde de grille, puis sur cette couche une couche de polysilicium convenablement dopée. Une région 56 de la couche de polysilicium contribue à former l'électrode de grille 30G du transistor. Au dessus de la région 52, une fenêtre est ouverte et reçoit une métallisation 57 qui est ainsi en contact ohmique avec une partie des zones N+ 53 et avec la partie centrale de la région 52. La métallisation 57 contribue à former l'électrode de source 30S du transistor et elle est connectée à la gâchette llG du thyristor. Une couche 58 de type N+ est formée sur la face principale inférieure du corps 50 et reçoit une métallisation 59 mise au potentiel VA et contribuant à former l'électrode de drain 30D du transistor. Lorsque le transistor à grille isolée est un IGBT, la couche 58 est dopée avec des impuretés P+ Pour réaliser la diode PNPN horizontale 40, on diffuse près des régions 52 deux régions de type P 60 et 61 qui débouchent sur la surface principale supérieure du corps 50 et qui sont séparées par un intervalle 62 de largeur d. On observe que la distance d, qui détermine la tension de retournement de la diode PNPN et donc la fenêtre d'amorçage ti, est facile à ajuster par simple modification du masque de diffusion correspondant. Dans la région 61, on diffuse une zone 63 de type N+ pour constituer l'émetteur de la diode PNPN.Des fenêtres appropriées, ouvertes sur la couche d'oxyde recouvrant les régions 60, 61 et 63, reçoivent des zones de métallisation respectives 64, 65 et 66. La zone de métallisation 64 est rélie au point C et détermine un contact ohmique pour l'anode 40A; la zone de métallisation 66 est reliée au point B et détermine le contact ohmique pour la cathode 40K; la zone de métallisation 65 est reliée indirectement au point B comme on le verra plus loin et forme le contact ohmique avec la base de cathode 40G. Il convient de noter que les régions 60 et 61 de la diode sont diffusées en même temps que la région 52 du transistor MOS, et que la région 63 de la diode est diffusée en même temps que les régions 53 du transistor. Pour désensibiliser la diode aux dV/dt, on relie sa base P 40G à sa cathode 40K par la résistance R2, Cette résistance est avantageusement intégrée; pour cela, on utilise une région 67 en polysilicium disposée latéralement par rapport à la région 61, cette région 67 étant convenablement dopée et dimensionnée. La région 67 est formée en même temps que la région 56 sur une couche mince d'oxyde de silicium. Elle est recouverte d'oxyde de silicium 68 r sauf à ses extrémités où sont ménagées dans l'oxyde des fenêtres permettant le contact ohmique de zones métallisées 65 et 69 par ailleurs interconnectées en un endroit choisi de la surface du corps 50, la zone 69 étant reliée au potentiel VB. On comprend que la technologie MOS employée pour élaborer le transistor vertical 30 est particulièrement appropriée à la réalisation concomitante de la diode PNPN et de sa résistance et désensibilisation R2. REVENDICATIONS 1. Dispositif d'interruption statique comportant - un composant interrupteur de puissance (11) qui présente une électrode de commande (11G) et deux électrodes de puissance (11A, 11K), et - un transistor à grille isolée (30) relié à l'électrode de commande du composant interrupteur pour commander celui-ci et comprenant une électrode de grille (30G) et deux électrodes principales (30D, 30S) dont l'une est reliée à une première électrode de puissance (liA) et l'autre à l'électrode de commande (11G) du composant de puissance (11), une tension d'utilisation périodique (VA-VB) étant applicable aux électrodes de puissance du composant, tandis qu'un signal de commande isolée (S) est applicable à l'électrode de grille, caractérisé par le fait que - une diode PNPN (40) est disposée entre l'électrode de grille (30G) du transistor (30) et une deuxième électrode de puissance (11K) du composant interrupteur (11) pour définir une fenêtre de fermeture de celui-ci, et - la diode PNPN (40) est montée en série avec une résistance limitatrice (R1) dans une branche parallèle au composant interrupteur. 2. Dispositif selon la revendication 1, caractérisé par le fait que la résistance limitatrice (R1) est disposée entre d'une part, une deuxième électrode de puissance (lia) du composant interrupteur (11) et d'autre part, un point (C) commun à l'anode (40A) de la diode PNPN (40) et à l'électrode de grille (30G) du transistor (30). 3. Dispositif selon la revendication 1 ou 2, caractérisé par le fait qu'une résistance de désensibilisation (R2) est prévue entre la cathode (40K) et la base P (40G) de la diode PNPN. 4. Dispositif selon l'une des revendications 1 à 3, caractérisé par le fait que le transistor à grille isolée (30) et la diode PNPN (40) sont réalisés sur un même corps semiconducteur, le transistor à grille isolée étant du type vertical et la diode PNPN étant du type horizontal. 5. Dispositif selon la revendication 4, caractérisé par le fait que - une couche de polysilicium convenablement dopée est formée sur une couche mince (55) d'oxyde formée sélectivement sur le substrat (51) semiconducteur, et - la couche de polysilicium comprend une première région (56) déterminant l'électrode de grille (30G) du transistor (30) et une deuxième région (67) déterminant une résistance (R2) intégrée cathode-base P pour la diode PNPN (40). 6. Circuit de commande pour interrupteur statique comprenant un composant interrupteur de puissance (11) muni d'une électrode de commande (llG) et de deux électrodes de puissance (llA, 11K), une tension d'utilisation périodique (VA-Ve) étant applicable aux électrodes de puissance du composant, le circuit de commande comportant un transistor à grille isolée (30) relié à l'électrode de commande (llG) du composant de puissance pour commander celui-ci en réponse à l'application d'un signal de commande isolée (S) à la grille (30G), caractérisé par le fait que:: - le transistor à grille isolée (30) présente deux électrodes principales (30D, 30S) dont l'une est réliée à une première électrode de puissance (lIA) et dont l'autre est reliée à l'électrode de commande (11G) du composant de puissance, - une diode PNPN (40) est disposée entre d'une part un point commun à la première électrode de puissance (ilA) et à l'électrode de grille (30G) du transistor et d'autre part une deuxième électrode de puissance (11K) du composant - de puissance pour déterminer une fenêtre d'amorçage de ce dernier, et - le transistor à grille isolée (30) et la diode PNPN (40) sont réalisés sur un même corps semiconducteur, le transistor étant du type vertical et la diode PNPN du type horizontal. 7. Circuit de commande selon la revendication 6, caractérisé par le fait que - une couche de polysilicium convenablement dopée est formée sur une couche mince (55) d'oxyde formée sélectivement sur le substrat (51) semiconducteur, et - la couche de polysilicum comprend une première région (56) déterminant l'électrode de grille (30G) du transistor (30) et une deuxième région (67) déterminant une résistance (R2) intégrée cathode-base P pour la diode PNPN (40).