FR 2653936 A1 19910503 FR 8914271 A 19891031 La présente invention a pour objet un circuit intégré comportant un transistor vertical présentant une région enterrée de contact de collecteur d'un premier type de conductivité ménagée dans un substrat d'un deuxième type de conductivité opposé au premier et bordée sur tout son pourtour par une zone d'isolement par jonction du deuxième type de conductivité s'étendant depuis une surface principale du substrat jusqu'à ladite région enterrée, une région de collecteur du premier type de conductivité s'étendant depuis la couche enterrée jusqu'à la surface principale, région de collecteur dans laquelle sont ménagées à partir de la surface principale une région de prise de contact de collecteur du premier type de conductivité s'étendant jusqu'à la couche enterrée ainsi qu'une région de base du deuxième type de conductivité s'étendant sur une partie de l'épaisseur de la région de collecteur, une région d'émetteur du premier type de conductivité étant ménagée à partir de la surface principale sur une partie de l'épaisseur de la région de base. La zone d'isolement forme avec le substrat une jonction qui est polarisée en inverse pour obtenir ledit isolement par jonction. L'invention propose de résoudre le problème de la détection de saturation d'un transistor. En général, celle-ci est réalisée en mesurant, par exemple à l'aide d'un transistor supplémentaire, une tension caractéristique. Lorsqu'une telle tension dépasse un seuil donné, un signal est disponible qui permet éventuellement d'agir sur un paramètre (gain d'un amplificateur etc...) susceptible de supprimer la saturation. Cependant, les dispositifs de détection connus ne permettent d'identifier qu'un état de saturation élevée. L'in vention propose une détection permettant d'identifier le début d'un phénomène de saturation ce qui permet éventuellement d'agir de telle sorte que le transistor ntest jamais saturé. L'idée de base de l'invention repose sur le fait que, pour un transistor du type précité, des porteurs commencent à migrer horizontalement vers la zone d'isolement par jonction dès que le transistor commence à se saturer. L'idée de l'invention consiste alors à capter les porteurs qui migrent horizontalement, pour réaliser une détection. Le circuit intégré selon l'invention est ainsi caractérisé en ce qu'il comporte une région de détection du deuxième type de conductivité s'étendant à partir de la surface principale sur une partie de l'épaisseur de la région de collecteur, et entourant au moins partiellement, et de préférence entièrement, la région de base. Un circuit de détection d'un seuil de courant peut avoir une entrée connectée à la région de détection du transistor. Ledit circuit de détection peut avantageusement comporter une source de courant de référence et un miroir de courant dont une première branche est connectée à la source de courant de référence et dont une deuxième branche est connectée d'une part à ladite région de détection et d'autre part à la base d'un transistor de détection, de telle sorte que le courant traversant le trajet de courant principal du transistor de détection est représentatif de l'état de saturation dudit transistor intégré. L'invention sera mieux comprise à la lecture de la description qui va suivre donnée à titre d'exemple non limitatif, en liaison avec les dessins qui représentent - les figures la et lb respectivement en coupe verticale AA et en vue de dessus un circuit intégré selon l'invention - et la figure 2 un dispositif de détection selon l'invention. Selon les figures la et lb, un transistor vertical réalisé en technologie à isolement par jonction dans un subs trat 1 de type p comporte une région enterrée 2 de type n++ qui sert à la prise de contact collecteur (par exemple dopée par Sn à 4.1018at/cm3), le collecteur étant réalisé sous la forme d'une couche épitaxiée 3 de type n qui s'étend depuis une face principale 10 du circuit intégré jusqu'à la couche enterrée 2. Le contact collecteur est ramené à la surface principale par une région diffusée 5 de type n++ (par exemple dopée au phosphore avec une teneur de 5.10.20at/cm3) associée à une diffusion superficielle 5' de type n++ en vue du contact avec une métallisation (non représentée). La région de base est une zone diffusée 6 de type p+ (par exemple dopée au bore avec une teneur de 115.10.18at/cm3) dans laquelle est diffusée une zone 7 de type n++ constituant l'émetteur (par exemple dopée au phosphore avec une teneur de 1021at/cm3). Lors du fonctionnement normal (hors saturation) du transistor, tout le courant dans le collecteur circule verticalement et est ramené par les régions 2 et 5 précitées. Par contre dès le début de la saturation du transistor, une partie du courant du collecteur circule horizontalement et est absorbé par la région d'isolation par jonction 4. Selon l'invention, les charges correspondant à un tel courant sont piégées par une région diffusée 8 de type p+ qui entoure au moins partiellement la région de base et qui est espacée de celle-ci. A la figure lb, cette région 8 est représentée sous la forme préférée d'une région annulaire qui entoure entièrement la base et dont le dopage peut être le même que celle-ci. La région 8 commence à être traversée par un courant dès que le transistor commence à se saturer et ce courant augmente avec l'importance de la saturation. Une telle détection directe du phénomène de saturation est particulièrement avantageuse et permet notamment une contre-réaction sur au moins un paramètre agissant sur la sa turation, par exemple le gain d'un étage précédant le transistor (dans ce cas un transistor de sortie). La figure 2 montre le mode préféré d'application. Un transistor T (du type décrit aux figures la et lb) présente outre les électrodes de base B d'émetteur E et de collecteur C, une électrode de détection D correspondant à la région 8 des figures la et lb. Le collecteur du transistor T est relié à une source de tension d'alimentation Vcc à travers une résistance R1, et son émetteur est relié au pôle de mode commun à travers une résistance R2. Un miroir de courant, par exemple présentant deux transistors T1 et T2 de type npn couplés par la base, ayant leurs émetteurs aux pôle de mode commun, et le transistor T1 ayant sa base et son collecteur interconnectés, est connecté sur sa première branche (collecteur du transistor T1) à une source de courant de référence IREZ, et sur sa deuxième branche (collecteur du transistor T2) à l'électrode de détection D, ainsi qu a la base d'un transistor TD dont lié- metteur est connecté au pôle de mode commun. Le collecteur du transistor TD est traversé par un courant de détection I'. Lorsque le transistor T n'est pas saturé, le courant ID traversant l'électrode de détection D du transistor T est nul (ou négligeable). Le collecteur du transistor T2 tend à être traversé par le courant de référence IREZ, mais ne peut absorber que ID. La base du transistor TD est donc portée à un potentiel bas interdisant sa conduction. En cas de saturation, l'électrode D fournit un courant ID. Le courant 1B dans la base du transistor TD vaut 1B = ID - IREF Dès que le courant ID atteint IREF r un courant 1B circule dans la base de TD permettant la conduction de celui-ci. Le courant IREF constitue ainsi un courant de référence indicatif du niveau de saturation que l'on considère comme acceptable. Le collecteur du transistor TD peut être connecté à une électrode d'un condensateur CO, dont la charge, en fonctionnement normal, est fixée par un faible courant de maintien 1M et dont la tension à ses bornes est limitée (diodes D1 à D3 par exemple), électrode également connectée à une entrée de contrôle de gain G d'un étage amplificateur situé en amont du transistor T, l'autre électrode du condensateur CO étant à la masse. On obtient alors de manière simple un contrôle de la saturation. Le condensateur Co se décharge quand le transistor T est saturé et revient à sa charge initiale grâce au courant de maintien 1M lorsqu'il ne l'est plus. REVENDICATIONS i. Circuit intégré comportant un transistor vertical présentant une région enterrée de contact de collecteur d'un premier type de conductivité ménagée dans un substrat d'un deuxième type de conductivité opposé au premier et bordée sur tout son pourtour par une zone d'isolement par jonction du deuxième type de conductivité s'étendant depuis une surface principale du substrat jusqu'à ladite région enterrée, une région de collecteur du premier type de conductivité s'étendant depuis la couche enterrée jusqu'à la surface principale, ré gion de collecteur dans laquelle sont ménagés à partir de la surface principale une région de prise de contact de collecteur du premier type de conductivité s'étendant jusqu'à la couche enterrée ainsi qu'une région de base du deuxième type de conductivité s'étendant sur une partie de l'épaisseur de la région de collecteur, une région d'émetteur du premier type de conductivité étant ménagée à partir de la surface principale sur une partie de l.'épaisseur#de la région de base caractérisé en ce qu'il comporte une région de détection (8) du deuxième type de conductivité s'étendant à partir de la surface principale (10) sur une partie de l'épaisseur de la région de collecteur (3)î et entourant au moins partiellement la-région de base (6). 2. Circuit intégré selon la revendication 1, caractérisé en ce que la région de détection (8) entoure entièrement la région de base (6). 3. Dispositif de détection de saturation caractérisé en ce qu'il comporte un transistor intégré, selon une des revendications 1 et 2, et en ce qu'il comporte un-circuit de détection d'un seuil de courant dont l'entrée est connectée à la région de détection dudit transistor. 4. Dispositif selon la revendication 3, caractérisé en ce que le circuit de détection de seuil de courant comporte une source de courant de référence (IREF) et un miroir de courant dont une première branche est connectée à la source de courant de référence et dont une deuxième branche est connectée d'une part à ladite région de détection et d'autre part à la base d'un transistor de détection (TD), de telle sorte que le courant traversant le trajet de courant principal du transistor de détection (TD) est représentatif de l'état de saturation dudit transistor intégré.