FR 2655791 A1 19910614 FR 8916477 A 19891213 La présente invention est relative à un circuit de miroir de courant et, plus particulièrement, à un tel circuit en technologie bipolaire, corrigé de l'effet Early. Le circuit couramment appelé "miroir de courant" est bien connu dans la technique où il est très utilisé notamment pour la polarisation de transistors bipolaires intégrés. Il comprend deux transistors identiques T1 et T2 (voir la figure 1 du dessin annexé) dont l'un T1 est monté en diode, les bases des deux transistors étant reliées entre elles ainsi qu'au collecteur du transistor monté en diode. Grâce à ce montage, le courant I "de référence" circulant dans le circuit émetteur-collecteur du transistor T1 monté en diode est "recopié" dans celui de l'autre transistor T2.Ainsi lorsque les transistors sont connectés tous les deux entre une source de tension Vcc et la masse, par exemple, le courant Ic dans le circuit émetteur-collecteur du transistor T2 est tel que Ic = I. Cette "recopie" ne se fait cependant pas sans erreurs qu'il convient de réduire en fonction de la précision demandée. Une première erreur résulte du fait que le courant I, tel qu'on peut le régler à l'aide d'une commande appropriée, est tel que I = Ic + 21H avec Ic = courant dans le collecteur de T1 ou T2 IB = courant de base de T1 ou T2, ces deux courants étant par hypothèse égaux. Ainsi, en commandant le courant I de référence on n'obtint pas, dans une charge 1 connectée au collecteur de T2, un courant I mais un courant Ic = I - 21B . L'erreur par rapport à la commande est donc de 21B Suivant un montage connu, on réduit cette erreur à l'aide du circuit de la figure 2 constitué d'un circuit conforme à celui de la figure 1, modifié par l'adjonction d'un transistor T5 dont le circuit émetteur-collecteur est branché entre les bases des transistors TI et T2, et la masse, sa propre base étant connectée au collecteur du transistor T1. Ainsi, le courant de base du transistor T5, soit 2IB/ss, ss étant le gain courant de ce transistor, se substitue au courant d'erreur 2IB du circuit de la figure 1.L'erreur relative sur le courant Ic dans la charge est alors égale à : IC = ss car IC = ssIB IC + 2IB/ss ss + 2/ss Ainsi, avec ss = 100, valeur courante, l'erreur sur courant dans la charge 1, est réduite à 2.10-' environ. Il existe cependant une autre source d'erreur sur Ic, qui peut s'avérer beaucoup plus importante. On sait que le courant de collecteur de tout transistor bipolaire est sujet à variations en fonction de la tension Vcs appliquée entre son émetteur et son collecteur, variation qui résulte d'une modulation de la largeur de sa base, connue sous le nom d'effet Early. Dans un miroir de courant tel que celui représenté à la figure 1 du dessin annexé, le courant I dans le transistor T2 peut se trouver affecté d'une erreur due à l'effet Early du fait d'une variation Vcc de la tension Vcc ou du fait d'une variation de la tension absorbée par la charge 1.On remarquera en particulier que le miroir de courant de la figure 2 est, tout comme celui de la figure 1, affecté par cet effet car si, pour le transistor T1, on a : VCE(T1) = VBE(T1) + VBE(T5) = 2VBE, valeur fixe avec VBE(T1) et VBE(T5) représentant les tensions baseémetteur du transistor T1 et T5 respectivement, celles-ci étant toutes deux egales à la chute de tension standard VBE entre la base et l'émetteur d'un transistor, par contre la tension correspondante VcE(T2) du transistor T2 pourra continuer à varier avec la tension d'alimentation Vcc ou la tension absorbée par la charge 1, variation genératrice d'une erreur sur le courant Ic dans cette charge due à l'effet Early. Or cette erreur peut s'avérer très importante, notamment dans un circuit intégrant des transistors du type PNP, l'erreur pouvant alors même masquer l'erreur relative p/(p+2/'3) corrigée par le montage de la figure 2. La présente invention a donc pour but de réaliser un circuit de miroir de courant à transistors bipolaires, corrigé de l'effet Early. La présente invention a aussi pour but de réaliser un tel circuit conçu pour être corrigé à la fois de l'erreur due à l'effet Early et de l'erreur due à l'addition des courants de base des transistors T1 et T2 du miroir de courant. La présente invention a encore pour but de réaliser un tel circuit muni de moyens d'amorçage du circuit. On atteint ces buts de l'invention, ainsi que d'autres qui apparaîtront à la lecture de la présente description, avec un circuit de miroir de courant comprenant des premier et deuxième transistors identiques reliés par leurs bases et dont les circuits émetteurcollecteur sont alimentés par une même source de tension, l'un de ces transistors étant monté en diode, caractérisé en ce qu'il comprend un moyen pour asservir la tension emetteur-collecteur du premier transistor à la tension correspondante du deuxième transistor. Suivant un mode de réalisation de l'invention, ledit moyen est constitué par un troisième transistor bipolaire d'un type de conductivité opposé à celui des premier et deuxième transistors, la base de ce troisième transistor étant reliée au collecteur du deuxième transistor de manière à maintenir l'égalité des chutes de tension émetteur-collecteur des premier et deuxième transistors, à la chute de tension dans la jonction émetteur-base du troisième transistor près. En maintenant ainsi les tensions émetteur-collecteur des premier et deuxième transistors à des valeurs égales, à la valeur VBE près de la tension émetteur-base du troisième, valeur dont on sait qu'elle est classiquement de l'ordre de 0,6 volts, on élimine pratiquement tout déséquilibre dans les courants de collecteur des premier et deuxième transistors, déséquilibre qui pourrait résulter autrement d'une variation de la tension absorbée par une charge alimentée par le collecteur du deuxième transistor ou d'une variation de la tension d'alimentation Vcc Suivant une autre caractéristique du circuit selon l'invention, celui-ci comprend en outre un quatrième transistor bipolaire connecté aux bases des premier et deuxième transistors par son circuit émetteur-collecteur, la base du quatrième transistor étant polarisée avec une tension prédéterminée propre à assurer le déblocage des premier et deuxième transistors à la mise en service du miroir de courant et à assurer le blocage du quatrième transistor sitôt le circuit ainsi amorcé. Suivant un mode de réalisation de l'invention, le circuit comprend un générateur de courant commandé placé dans le circuit émetteur-collecteur du premier transistor pour régler le courant de recopie circulant dans une charge placée en série avec le circuit émetteur-collecteur du deuxième transistor, ce circuit étant caractérisé en ce qu'il comprend un cinquième transistor bipolaire dont le circuit émetteur-collecteur est placé en série avec celui du troisième transistor et dont la base remplace l'émetteur de ce troisième transistor pour la connexion au point commun au générateur de courant et au collecteur du premier transistor, de manière à réduire l'erreur sur le courant de recopie due aux courants dans les bases des premier et deuxième transistors. D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description suivante et à l'examen du dessin annexé dans lequel Les figures 1 et 2 sont des schémas de circuits de miroirs de courant de la technique antérieure, décrits en préambule de la présente description La figure 3 est un schéma de principe du circuit de miroir de courant selon la présente invention La figure 4 est un schéma du circuit selon l'invention, complété par la présence d'un circuit d'amorçage La figure 5 est un schéma d'un mode de réalisation du circuit selon l'invention, perfectionné par l'adjonction d'un transistor T5 jouant le rôle de celui de la figure 2 La figure 6 est un schéma complet d'un circuit selon la présente invention, combinant les caractéristiques des circuits des figures 4 et 5 et, La figure 7 est un schéma d'un circuit analogue à celui de la figure 5, réalisé avec des transistors NPN montés en miroirs de courant, en lieu et place des transistors PNP des montages des figures précédentes. Dans la suite on décrira l'invention essentiellement dans son application à des miroirs de courant à transistors du type PNP. C'est en effet avec des transistors de ce type, notamment en version intégrée, que l'effet Early corrigé par la présente invention est le plus important. Cependant comme on l'illustrera dans la suite par un exemple, l'invention trouve aussi application dans des miroirs de courant à transistors NPN. On se réfère à la figure 3 du dessin annexé qui représente un circuit de miroir de courant suivant l'invention où l'on retrouve les transistors T1 et T2, du type PNP, du montage de la figure 1. On retrouve encore la source de courant commandée I et la charge 1 de ce dernier montage dans le même agencement. Ces références serviront d'ailleurs à désigner dans la suite des éléments identiques ou similaires dans les différents montages qui seront décrits. Suivant une caractéristique essentielle du circuit selon 1 invention, le montage en diode du premier transistor T1 est assuré par le circuit émetteurcollecteur d'un troisième transistor T3, du type NPN. L'émetteur, le collecteur et la base de ce transistor sont connectés respectivement au collecteur du transistor T1, aux bases des transistors T1 et T2, et au collecteur du transistor T2. Il apparaît ainsi que les tensions sur les collecteurs des transistors T1 et T2 ne sont séparées que par la tension VBE aux bornes de la jonction émetteur-base du transistor T3. On sait que, classiquement, cette tension V BE est de l'ordre de 0,6 volts. Ainsi, grâce à la présence du transistor T3, la tension au collecteur de l'un des transistors T1, T2 est asservie à celle régnant sur le collecteur de l'autre transistor, à 0,6 volt près environ. Les fluctuations éventuelles de la tension Vcc agissant de même sur les émetteurs des deux transistors, il s'ensuit que les tensions V CE entre émetteur et collecteur des deux transistors sont aussi asservies l'une à l'autre, à la valeur VBE près. Les transistors T1 et T2 étant identiques présentent des caractéristiques de courant de collecteur Ic = f(VCE) identiques affectées par un effet Early de même grandeur, pour toute valeur de VCE Dans la partie linéaire, à faible pente, de la caractéristique Ic = f(VcE), un écart VBE de tension n'affecte pas sensiblement la valeur de Ic. Par conséquent, le courant Ic recopié par le transistor T2 dans la charge 1, à partir du courant circulant dans le collecteur du transistor T1, sera sensiblement identique en grandeur à ce dernier. On améliore ainsi beaucoup, grâce à l'invention, la précision de la recopie du courant, malgré l'effet Early important qui affecte les deux transistors T1 et T2 du type PNP. A titre d'exemple on a pu avec un circuit selon l'invention, réduire à 10 pA environ la variation du courant dans la charge due à l'effet Early quand la tension V CE du transistor T2 varie entre 5 et 15 volts, alors que cette variation est de l'ordre de 200 pA dans un circuit intégré de miroir de courant classique à transistor PNP présentant une tension d'Early de - 30 volts environ. On contrôle ainsi avec précision le courant circulant dans la charge 1 quand bien même celle-ci absorberait des tensions très variables. On peut à cet égard, supprimer complètement toute influence de l'effet Early sur le courant circulant dans la charge en ajoutant, comme représenté à la figure 3 en trait interrompu, une diode D1 polarisée dans le sens direct. Ainsi la chute de tension dans la jonction de la diode D1 compense la chute de tension base-émetteur V BE dans le transistor T3 pour établir l'égalité des tensions de collecteur des transistors T1 et T2 et donc une annulation complète des effets d'une éventuelle variation de tension aux bornes de la charge 1. Il faut remarquer maintenant qu'un circuit conforme au schéma de principe de la figure 3, doit être complété par un dispositif d'amorçage. En effet ce circuit ne peut démarrer de lui-même, à la commande du générateur de courant car le transistor TI est alors bloqué du fait de l'absence de courant dans sa base. Selon l'invention, pour établir ce courant 1B de base, le circuit comprend en outre (voir figure 4) un quatrième transistor T4 du type NPN dont l'émetteur et le collecteur sont connectés respectivement au collecteur et à la base du transistor T1. La base du transistor T4 est alimentée par une source de tension V propre à mettre en conduction ce transistor pour que celui-ci "tire" du courant dans la base du transistor Tl. Il faut alors choisir une tension V supérieure à V B E On peut choisir V = 2VBE Du courant circulant alors dans la base du transistor TI, le transistor T2 se met à conduire et le courant ainsi injecté dans la base du transistor T3 déclenche la conduction de celui-ci et la croissance de la tension sur la base du transistor T3, due à la chute de tension dans la charge 1.Dès que celle-ci dépasse la valeur V = 2VBE, la tension émetteur-base du transistor T4 devient inférieure à V BE et ce transistor se bloque. Ainsi, après l'amorçage du circuit, le transistor T4 n'influe plus sur le fonctionnement de celui-ci. On peut réduire le courant injecté sur le collecteur du transistor T1 par le transistor T3 en incorporant au circuit selon l'invention un cinquième transistor T5 fonctionnant suivant le principe décrit en préambule, en liaison avec la figure 2. On a représenté à la figure 5 un circuit selon l'invention, ainsi modifié. Sur cette figure on retrouve les éléments déjà décrits précédemment. En outre, il apparaît que le deuxième transistor T2 des figures précédentes est remplacé par n transistors PNP identiques T21, T22, T2n, dont les circuits émetteur-collecteur sont connectés en parallèle, les bases de tous ces transistors étant connectées les unes aux autres et à celle du transistor TI. Il est clair que les transistors T21, etc... T2n débitent tous dans la charge 1 et que leurs courants s'ajoutent alors. C'est là un montage utilisé pour assurer le passage dans cette charge d'un courant d'intensité suffisante, adapté à un besoin particulier.Ce montage a cependant pour conséquence de provoquer l'addition, dans le collecteur du transistor T3, de n courants de base 1B' supposés égaux en provenance des transistors T21 à T2n, et du courant de base IB du transistor T1. Le courant (n + 1) il alors délivré par le transistor T3 au collecteur du transistor T1, en supposant le transistor T3 monté comme à la figure 4, s'ajoute au courant Ic délivré par le collecteur du transistor T1 pour constituer le courant I commandé par le générateur de courant I = Ic + (n+l)I, L'erreur sur le courant Ic voulu dans la charge est alors I - Ic = (n + 1)1B I1 apparaît clairement que cette erreur est proportionnelle au nombre n des transistors T21 à T2n et qu'elle peut donc devenir très importante si n est grand. Il convient alors de mettre en oeuvre des moyens de réduction de cette erreur. A cet effet, le circuit de la figure 5 comporte un cinquième transistor T5 du type PNP dont l'émetteur, le collecteur et la base sont reliés respectivement à l'émetteur du transistor T3, à la masse et au collecteur du transistor T1. Ainsi, c'est la base du transistor T5 qui injecte un courant "d'erreur" sur le collecteur du transistor T1, et non l'émetteur du transistor T3, comme dans le montage de la figure 4. Le courant de base du transistor T1 étant égal au courant d'émetteur du transistor T5 (ou du transistor T3, puisque les émetteurs de ces deux transistors sont connectés) divisé par le gain en courant ss du transistor T5, on réduit ainsi dans le rapport de ce gain (50 à 250 environ), l'erreur sur le courant Ic établi dans la charge. Ainsi 1 invention permet-elle d'améliorer considérablement la précision du courant recopié par rapport au courant réglé par le générateur de courant I, en combinant la compensation suivant l'invention de l'effet Early à la réduction du courant "d'erreur" qu'implique normalement de par sa structure, un circuit de miroir de courant. Bien entendu, dans le montage de la figure 5 comme dans celui de la figure 3, la compensation de l'effet Early peut être rendue totale par l'addition de diodes sur le collecteur du transistor Tl. Dans le montage de la figure 5, deux diodes D1 et D2 en cascade sont alors nécessaires pour compenser les tensions base-émetteur des deux transistors T3 et T5. Le circuit de la figure 6 est généralement conforme à celui de la figure 5 mais il est complété par un transistor d'amorçage agencé comme celui de la figure 4. La tension de polarisation V de sa base doit cependant être supérieure à 2VBE de manière à dépasser la somme des tensions émetteur-base des transistors T4 et T5 pour assurer l'amorçage du circuit. On peut choisir V = 3VBE de manière que T4 se bloque ensuite très vite une fois l'amorçage obtenu. Comme on l'a vu plus haut, l'invention n'est pas limitée à un circuit de miroir de courant dans lequel les transistors de base sont du type PNP. Tous les circuits représentés aux figures 3 à 6 pourraient être transposés aisément par l'homme de métier dans des circuits de miroirs de courant à transistor T1 et T2 du type NPN. On a représenté à la figure 7 un tel circuit dérivé de celui de la figure 5. Tous les transistors sont de types opposés à ceux des transistors correspondants du circuit de la figure 5 et les connexions à la ligne Vcc et à la masse sont inversées. Bien entendu l'invention n' est pas limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. L'invention s'étend en particulier à tout circuit permettant de maintenir la différence des tensions émetteur-collecteur des transistors T1 et T2 à une valeur prédéterminée, que ce soit au moyen de la chute de tension émetteur-base d'un transistor ou par tout autre moyen. REVENDICATIONS 1. Circuit de miroir de courant comprenant des premier et deuxième transistors bipolaires identiques (T1, T2) reliés par leurs bases et dont les circuit émetteurcollecteur sont alimentés par une même source de tension (Vcc) l'un (T1) de ces transistors étant monté en diode, caractérisé en ce qu'il comprend un moyen (T3) pour asservir la tension émetteur-collecteur du premier transistor (T1) à la tension correspondante du deuxième transistor (T2). 2. Circuit conforme à la revendication 1, caractérisé en ce que ledit moyen (T3) est constitué par un troisième transistor bipolaire (T3) d'un type de conductivité opposé à celui des premier et deuxième transistors (T1, T2), le montage en diode du premier transistor (T1) étant assuré par le circuit émetteurcollecteur du troisième transistor (T3), la base de ce troisième transistor (T3) étant reliée au collecteur du deuxième transistor (T2) de manière à maintenir l'égalité des chutes de tension émetteur-collecteur (VCE) des premier et deuxième transistors, à la chute de tension dans la jonction émetteur-base du troisième transistor (T3) près. 3. Circuit conforme à la revendication 2, caractérisé en ce qu'il comprend un quatrième transistor bipolaire (T4) connecté aux bases des premier et deuxième transistors (T1, T2) par de son circuit émetteurcollecteur, la base du quatrième transistor (T4) étant polarisée avec une tension prédéterminée propre à assurer le déblocage des premier et deuxième transistors (T1, T2) à la mise en service du miroir de courant et à assurer le blocage du quatrième transistor (T4) sitôt le courant ainsi amorcé. 4. Circuit conforme à l'une quelconque des revendications 2 et 3, comprenant un générateur de courant commandé (I) placé dans le circuit émetteur-collecteur du premier transistor (T1) pour régler le courant (1c) de recopie circulant dans une charge (1) placée en série avec le circuit émetteur-collecteur du deuxième transistor (T2), caractérisé en ce qu'il comprend un cinquième transistor bipolaire (T5) dont le circuit émetteurcollecteur est placé en série avec celui du troisième transistor (T3) et dont la base remplace l'émetteur de ce troisième transistor pour la connexion au point commun au générateur de courant et au collecteur du premier transistor (Tl), de manière à réduire l'erreur sur le courant de recopie due aux courants dans les bases des premier et deuxième transistors (T1, T2). 5. Circuit conforme à la revendication 4, caractérisé en ce qu'il comprend n deuxième transistors (T21 T22, T2n) dont les bases sont connectées à celle du premier transistor (T1) et dont les circuits émetteurcollecteur sont connectés en parallèle pour débiter dans une même charge (1). 6. Circuit conforme à l'une quelconque des revendications 1 à 5, caractérisé en ce qu'une diode (Dl) est montée en polarisation directe sur le collecteur du premier transistor (T1) pour compenser la chute de tension émetteur-base du troisième transistor (T3) qui affecte autrement l'égalité des tensions émetteur-collecteur (VcE) des premier et deuxième transistors (T1, T2). 7. Circuit conforme à l'une quelconque des revendications 4 et 5, caractérisé en ce que deux diodes (D1) et (D2) sont montées en polarisation directe en série sur le collecteur du premier transistor (T1) pour compenser les chutes de tension émetteur-base (VBE) du troisième et cinquième transistors (T3, T5) qui affectent autrement l'égalité des tension émetteur-collecteur (VCE) des premier et deuxième transistors (T1, T2). 8. Circuit conforme à l'une quelconque des revendications 1 à 7, caractérisé en ce que les premier et deuxième transistors (T1, T2) sont du type PNP. 9. Circuit conforme à la revendication 8, caractérisé en ce qu'il est intégré.