FR 2659143 A1 19910906 FR 9002655 A 19900302 Dispositif de mesure de tensions alternatives à fréquence variable. La présente invention concerne un dispositif pour mesurer un signal alternatif à fréquence variable, comportant au moins un circuit d'échantillonnage pour prélever un échantillon du signal à mesurer à un instant déterminé du cycle alternatif1 et un circuit dit PLL constitué d'un oscillateur avec une boucle de verrouillage de phase, ce circuit PLL étant associé, pour commander l'instant d'échantillonnage, à un élément de comptage du temps écoulé depuis le début d'une période du signal à mesurer. Un dispositif de ce type est utilisé notamment pour la mesure de l'amplitude du signal dans un appareillage d'ajustage automatique de filtres en présence de signaux sinusoïdaux. Ce réglage exige la mesure de déphasages et d'amplitudes. Après chaque mesure, on détermine s'il faut encore agir, ou nonr sur le paramètre qui est en cours d'ajustage il faut donc autant de mesures que de pas d'ajustage. Pour obtenir une grande précision, le pas d'ajustage doit être petit donc il en faut un grand nombre. En fin de compte, le temps total d'ajustage est constitué principalement par les temps de mesure. Il est donc primordial que celles-ci soient effectuées le plus rapidement possible. Un dispositif correspondant au préambule ci-dessus est connu de l'article 'Phase locked Loop Interface for Microprocessor Based Measurement of Power System Signales", J. Inst. Eng. (India) Elec. Eng. div, vol 66, oct 1985, pp 79-81. Le dispositif décrit dans cet article recherche la rapidité et est basé sur le fait que l'on sait que le signal est sinusoïdal. Il est destiné à la mesure de signaux de puissance à 50 Hz et sa gamme de fréquences de mesure présente'un rapport faible entre la fréquence maximale et la fréquence minimale pour lesquelles la mesure est possible, la gamme de fréquence possible étant en tout cas bien trop étroite pour être utilisable dans un appareil de réglage de filtres. Ce document ne décrit pas le circuit PLL, mais il est connu qu'en général un tel circuit est constitué d'un oscillateur dont la fréquence est commandée par une tension, avec une boucle de verrouillage de phase comprenant un comparateur de phase suivi par un élément d'intégration, pour fournir un signal de commande de la fréquence de l'oscillateur, signal dont la grandeur dépend de la différence de phase entre le signal de l'oscillateur et le signal à mesurer. Selon l'invention, le comparateur de phase étant d'un type dont la sortie fournit un signal donné lorsque l'un des signaux à comparer arrive avant l'autre, fournit un signal inverse lorsque c'est l'autre des signaux à comparer qui arrive le premier, et est en état de haute impédance dans les autres cas, et l'oscillateur étant d'un type dans lequel le temps qui sépare une période d'oscillation de la suivante est fonction de la grandeur, intégrée sur ledit temps, du signal de commande de fréquence, les constituants de l'oscillateur et de la boucle sont dimensionnés de telle façon que la limite de fréquence basse de la plage de capture du circuit PLL soit supérieure à la limite basse de la plage de fréquences d'utilisation désirée. Ce type d'oscillateur est connu en soi, et ce type de comparateur aussi, mais l'invention est basée sur la reconnaissance que lorsqu'on les associe dans un dispositif suiveur de fréquence, on peut accroître l'étendue de la gamme de fréquences utilisable. La constante de temps de l'élément d'intégration est avantageusement choisie de façon à correspondre à une fréquence située au centre de la plage de capture du circuit PLL. Pour obtenir de façon simple le signal de déclenchement de l'instant d'échantillonnage, un diviseur numérique de fréquence est disposé entre la sortie du signal de l'oscillateur et l'entrée du comparateur de phase, si bien que la fréquence de l'oscillateur est plus élevée que celle du signal à mesurer, et au moins un élément détecteur de chiffre de comptage du diviseur délivre un signal de déclenchement pour une valeur déterminée du chiffre de comptage. Le diviseur divise avantageusement par au moins quatre, pour que l'élément détecteur de chiffre de comptage puisse délivrer un signal au quart et aux trois quarts d'une période du signal à mesurer. Le dispositif comporte en outre avantageusement deux circuits d'échantillonnage commandés chacun par un signal provenant d'un élément détecteur de chiffre de comptage du diviseur, pour prélever des échantillons du signal à mesurer à deux instants différents, et un amplificateur différentiel faisant la différence entre les échantillons prélevés à ces deux instants différents. On peut encore étendre notablement la gamme de fréquences d'utilisation du dispositif en prévoyant deux gammes de fréquences commutables automatiquement. A cet effet, pour détecter dans quelle gamme le signal se situe et réaliser le choix de gamme approprié, le dispositif est avantageusement muni d'un discriminateur de fréquences constitué par un autre circuit oscillateur à boucle de comparaison de phase, dit PLL, constitué d'un oscillateur et d'un comparateur de phase pour comparer la phase du signal de l'oscillateur et celle du signal à mesurer, dans lequel le signal à mesurer d'une part, et le signal d'oscillateur d'autre part, sont intervertis en ce qui concerne leur branchement aux entrées du comparateur de phase. Ainsi le bouclage tend à faire monter la fréquence du discriminateur à son maximum quand la fréquence du signal à mesurer est la plus basse, et à la faire descendre à son minimum quand la fréquence du signal à mesurer est la plus haute. Un tel discriminateur a un temps de réponse bref et est peu sensible aux parasites. Sa fréquence charnière est aisément établie à toute valeur requise, et il présente une hystérésis telle que le dispositif ne risque pas de changer intempestivement de gamme au cours d'une série de mesures servant à l'ajustage d'un même élément de filtre, bien que la fréquence des signaux à mesurer soit variable, et parfois même variable en cours de mesure Avec les circuits intégrés d'échantillonnage ("sample and hold") disponibles aujourd'hui dans le commerce sous forme de circuits intégrés, le temps de prise d'échantillon est trop long pour permettre le fonctionnement dans le haut de la gamme dans laquelle le dispositif est capable de fonctionner, et pour résoudre ce problème, les éléments d'échantillonnage du dispositif sont avantageusement constitués chacun par un interrupteur analogique, qui peut être précédé par un montage suiveur de tension et suivi par un autre montage suiveur de tension. La description qui va suivre, en regard des dessins annexés décrivant des exemples non limitatifs fera bien comprendre comment l'invention peut être réalisée. La figure 1 est un schéma-bloc du dispositif. La figure 2 est un exemple de schéma de l'oscillateur PLL selon l'invention. La figure 3 est un diagramme de signaux rencontrés dans l'oscillateur PLL. La figure 4 est un schéma d'un circuit d'échantillonnage. La figure 5 est un schéma d'un élément discriminateur de fréquences pour la commutation de gamme de fréquences. La figure 5 est un schéma d'un circuit d'échantillonnage. Le dispositif de la figure 1 est constitué de deux circuits d'échantillonnage et de maintien ("sample & hold") 31A et 31B dont les entrées 12, 13 sont reliées entre elles et reliées à la borne d'entrée de signal à mesurer SIG, et dont les sorties 34 et 35 sont reliées respectivement aux entrées + et - d'un amplificateur opérationnel 32 dont la sortie fournit sur une borne de sortie 16, via un filtre passe-bas 3, une tension continue qui représente la valeur de la tension alternative du signal à mesurer SIG. L'ensemble des éléments 4 à il constitue un agencement de commande des instants d'échantillonnage, qui comporte - un oscillateur 4 dont la fréquence est commandée par la tension appliquée sur une entrée 10, - une boucle de verrouillage de phase comprenant un comparateur de phase 6 aux entrées de comparaison 8, 9 duquel sont amenés respectivement le signal à la sortie 11 de l'oscillateur 4 après division dans un diviseur de fréquence 5, et le signal à mesurer SIG, et dont la sortie est reliée à l'entrée 10 de commande de fréquence de l'oscillateur 4, - un élément 7 auquel est amené le chiffre de comptage du compteur 5, et qui contient deux détecteurs de chiffre de comptage, délivrant chacun un signal (de déclenchement d'échantillonnage) pour une valeur déterminée du chiffre de comptage. Le diviseur numérique 5, qui est disposé entre la sortie de l'oscillateur et l'entrée du comparateur de phase, a un rapport de division de seize si bien que la fréquence de l'oscillateur est seize fois plus élevée que celle du signal à mesurer. Donc, en comptant de zéro à quinze ses périodes d'oscillation à partir du début d'une période du signal à mesurer, l'apparition du chiffre quatre et l'apparition du chiffre douze correspondent respectivement à des phases de 900 et de 2700 dans une période du signal SIG. L'élément 7 fournit donc, pour le chiffre de comptage quatre, une impulsion sur un conducteur référencé "90 " qui commande la prise d'échantillon par le circuit 31A, et pour le chiffre de comptage douze, une impulsion sur un conducteur référencé "2700" qui commande la prise d'échantillon par le circuit 31B. La figure 2 représente plus en détail un circuit d'oscillateur et de comparateur. La fréquence de l'oscillateur 4 est commandée par la tension appliquée à son entrée 10. Dans le présent exemple, la fréquence diminue quand la tension de commande diminue. Pour que le dispositif fonctionne comme on le désire, il est nécessaire que le temps qui sépare une période d'oscillation de la suivante soit fonction de la grandeur, intégrée sur ledit temps, du signal de commande de fréquence. Ceci peut être obtenu par exemple de façon connue lorsque l'oscillateur est constitué par un générateur de rampe, dans lequel une capacité est chargée par un courant et déchargée systématiquement lorsque sa charge atteint une certaine valeur ; la valeur du courant de charge de la capacité est commandée par la tension appliquée à l'entrée de commande de fréquence. Un tel oscillateur, qui délivre des signaux carrés, existe sous forme de circuit intégré, et il est prévu que la susdite capacité du générateur de rampe est une capacité extérieure 17, de façon que la fréquence, pour une tension de commande déterminée, puisse être fixée par le choix de la valeur de cette capacité extérieure. Le signal sur la sortie il de l'oscillateur est amené à un diviseur 5 qui divise par 16, et dont le signal sortant 37 est appliqué à un circuit comparateur de phase qui est constitué par les éléments référencés 23 à 27. Le signal d'entrée SIG est d'abord transformé en signal carré dans un module 33 où chaque passage par zéro du signal entrant déclenche une transition du signal sortant. Le signal 37 issu du diviseur 5 et le signal d'entrée SIG transformé en signal carré sont appliqués respectivement à l'entrée d'horloge d'une bascule 23 et d'une bascule 24, d'un type connu sous le nom de bascule D (l'entrée D étant à 1). Les sorties Q des bascules 23 et 24 sont reliées chacune à une des entrées d'une porte NON-ET 25 dont la sortie est rebouclée sur l'entrée de remise à zéro (active à l'état bas) de chacune des bascules 23 et 24. Supposons que le signal SIG puis le signal 37 présentent l'un après l'autre un front montant. Lorsque le signal SIG présente un front montant, la bascule 24 fournit un signal haut sur sa sortie Q reliée à l'entrée de la porte NON-ET 25.A l'arrivée du front montant du signal 37, la bascule 23 fournit à son tour un signal haut sur sa sortie Q reliée à l'autre entrée de la porte NON-ET 25. Alors la porte 25 est activée et sa sortie remet à zéro les deux bascules 23 et 24. Le signal haut sur la sortie Q de la bascule 24 a été présent seulement pendant l'intervalle de temps entre les deux fronts montants. Le fonctionnement est identique pour la bascule 23, dans le cas où c'est le signal 37 qui présente un front montant avant le signal SIG. Les sorties Q des bascules 23 et 24 (dont l'une ou l'autre est donc à l'état bas pendant l'intervalle de temps entre les arrivées des fronts montants des signaux SIG et 37) sont reliées chacune à une des entrées d'une porte OU 26 et aussi chacune à une des entrées d'une porte NON-OU 27 ; un inverseur est inséré dans la connexion allant de la bascule 24 vers la porte 26 et dans la connexion allant de la bascule 23 vers la porte 27. Les sorties des bascules 26 et 27 commandent les grilles de deux transistors à effet de champ complémentaires respectivement 22 (à canal P) et 21 (à canal N) montés en cascade entre la borne d'alimentation Vcc positive et la masse. Le signal 36 au point commun 36 constitue le signal de sortie du comparateur.Lorsque l'une ou l'autre des sorties Q des bascules 23 ou 24 fournit un signal bas, c'est l'un ou l'autre des deux transistors 21, 22 respectivement qui est conducteur, et lorsqu'un signal haut est fourni par les deux bascules à la fois, le point commun 36 est à l'état de haute impédance. Le signal 36 traverse un élément d'intégration constitué par la résistance 20 en série suivie de la capacité 18 en parallèle, puis sa puissance est renforcée par un amplificateur suiveur 19 et il est enfin appliqué à l'entrée 10 de commande de fréquence de l'oscillateur 4. Avec ce type de comparateur et à l'intérieur de sa plage de capture, les instants de transition du signal à mesurer SIG et les instants de transition du signal 37 coïncident pratiquement. Le résultat global, en régime stabilisé, est que l'erreur de phase est nulle sur l'ensemble de la plage de capture qui dans ce cas particulier est égale à la plage de poursuite. Le montage décrit ci-dessus peut notamment être réalisé au moyen d'un circuit intégré de type commercial HEF 4046 qui en fournit la plupart des éléments. Supposons par exemple qu'on ait choisi une plage de capture commençant à 800 Hz. La capacité 17 est déterminée à cet effet, en conséquence de quoi la limite haute de la plage de capture est alors située entre 5 et 10 kHz. La constante de temps choisie pour l'élément d'intégration est d'environ 2 mS, ce qui correspond à une fréquence d'environ 3 kHz qui est située au centre de la plage de capture du circuit PLL. Pour mémoire, en fonctionnement normal dans la plage de capture, le signal du comparateur est lissé par la capacité 18, et c'est une tension quasi continue qui est appliquée à l'entrée 10 de commande de fréquence. Néanmoins, bien que la plage de capture du circuit dit PLL soit ici limitée à 800 Hz, le dispositif est capable de travailler à des fréquences bien inférieures à cette valeur, de la façon expliquée ci-après en référence à la figure 3 : lors d'une transition vers le haut du signal à mesurer (transformé en signal carré, ligne SIG), une transition vers le haut (ligne P) est déclenchée en sortie du comparateur et la présence de cet état haut excite rapidement le passage à l'état haut de l'oscillateur (ligne VCO), qui a donc lieu plus tôt que stil était arrivé naturellement.L'oscillateur a déja été synchronisé de la manière qui vient d'être décrite lors des transitions précédentes du signal SIG, et on admettra que de ce fait le temps à rattraper par action sur la commande de fréquence n'est pas très important : cela veut dire que les périodes de l'oscillateur qui viennent de se produire avant la transition du signal SIG sont les périodes 14 et 15 dans le système de comptage des périodes (par le compteur 5 de la figure 1). La période suivante de l'oscillateur est donc celle numérotée 0 qui engendre immédiatement une transition (ligne D5) en sortie du diviseur par seize, ce qui fait retomber à zéro l'impulsion (ligne P). La durée de cette impulsion est telle qu'elle est transmise à peu près sans déformation par les éléments d'intégration 18, 20. A ces fréquences, la boucle de verrouillage de phase ne fonctionne donc pas selon son mode de fonctionnement normal, mais la fréquence de l'oscillateur suit néanmoins celle du signal à mesurer, au prix d'une légère erreur de phase. Le circuit fonctionne comme discriminateur de fréquence : il y a une légère erreur de phase, mais pas d'erreur de fréquence. L'oscillateur VCO travaille en oscillateur libre, avec resynchronisation à chaque période du signal SIG. On arrive ainsi avec les valeurs indiquées plus haut à descendre jusqu'à environ 100 Hz, au lieu de 800 Hz normalement. Le circuit décrit ci-dessus est un exemple et tout autre montage qui fournit un résultat logique équivalent peut être utilisé. Par exemple, si l'oscillateur avait une commande de fréquence agissant dans l'autre sens, le montage pourrait aisément etre adapté pour obtenir des signaux inverses sur la borne 36. Chacun des circuits d'échantillonnage et de maintien 31 de la figure 1 est réalisé selon un schéma représenté à la figure 4, qui est constitué par un interrupteur analogique 38 commandé par l'un des signaux 190011 ou *270"" issu de l'élément 7 de la figure 1. Cet interrupteur est par exemple un modèle en technologie CMOS disponible dans le commerce sous la référence HEF 4066. Il précédé par un montage suiveur de tension fait d'un opérateur opérationnel 39 (choisi parmi les modèles dont l'offset est le plus faible possible) rebouclé sur son entrée " et est suivi par un autre montage suiveur de tension 40 réalisé de façon identique. On peut encore étendre notablement la gamme de fréquences d'utilisation du dispositif en prévoyant deux gammes de fréquences commutables automatiquement, avec une hystérésis pour éviter des changements de gamme intempestifs. A cet effet, le montage représenté sur la figure 4 est associé au montage de mesure décrit plus haut pour en commander le changement de gamme. Il est muni d'une entrée SIG pour le signal à mesurer et d'une sortie 30 qui fournit un signal de commande pour définir la gamme de fréquence. Il comporte un oscillateur 29 à fréquence commandée par une tension, dont le signal de sortie Fvco est rebouclé sur une entrée d'un comparateur de phase 28. Le signal à mesurer SIG est apppliqué à l'autre entrée de ce comparateur de phase.La sortie du comparateur 28 est reliée à l'entrée de commande de fréquence de l'oscillateur 29, et constitue aussi la sortie 30 de commande de gamme. Un montage intégrateur, constitué d'une résistance 41 en série et d'un condensateur 42 en dérivation, est inséré entre la sortie du comparateur 28 et l'entrée de commande de fréquence de l'oscillateur 29. A première vue ce montage semble être un circuit dit PLL tout à fait classique, mais il est en fait particulier parceque l'entrée du comparateur à laquelle est amené le signal SIG est l'entrée VCOin normalement prévue pour le rebouclage du signal de sortie de l'oscillateur, et l'autre entrée à laquelle est amené le signal Fvco est l'entrée SIGin normalement prévue pour le signal à mesurer.Ce montage constitue un sélecteur de fréquences, dont le signal de sortie 30 a deux états possibles qui indiquent si la fréquence d'entrée est haute ou basse. On suppose que, comme ci dessus, la fréquence de l'oscillateur croit avec le signal de commande. Le montage fonctionne de la manière suivante :lorsque la fréquence du signal SIG est basse, comme la boucle est branchée "à l'envers11, le signal de commande 30 monte à son maximum de façon à entrainer la fréquence de l'os- cillateur à son maximum. Lorsque la fréquence du signal SIG augmente, il arrive un moment où elle passe au dessus de la limite haute de la plage de capture du circuit PLL. Alors, le signal de sortie du comparateur (qui constitue le signal de commande 30) s'inverse et descend à son minimum de façon à entrainer la fréquence de l'oscillateur à son minimum.Lorsque la fréquence du signal SIG diminue à nouveau, il arrive un moment où elle repasse au dessous de la limite basse de la plage de capture du circuit PLL. Alors, il se produit à nouveau une sorte de basculement et la fréquence de l'oscillateur remonte à son maximum. Il y a donc un effet d'hystérésis dans le domaine des fréquences. Le fonctionnement en dynamique, c'est-à-dire lorsque la fréquence est en train de varier, est en outre modifié par la présence de l'intégrateur 41, 42. L'échelon de tension en sortie du comparateur 28 est en effet transformé en une charge exponentielle du condensateur 42, et le basculement ne devient effectif qu'après un délai qui est déterminé par la constante de temps de l'intégrateur 41, 42. il y a donc dans le domaine du temps un effet d'hystéresis, dont la largeur est liée uniquement à la dite constante de temps, indépendamment des autres caractéristiques du circuit PLL, telles que la gamme de capture ou de poursuite. Il est ainsi possible de réaliser un dispositif de mesure dont la gamme s'étend par exemple de 80 Hz à 100 kHz, en deux gammes allant de 80 Hz à 3200 Hz pour l'une et de 2500 Hz à 100 kHz pour l'autre. La commande de changement de gamme est faite au moyen d'un PLL dont la boucle est connectée "à l'envers", comme décrit ci-dessus, et dont la plage de capture s'étend de 2500 à 3200 Hz. REVENDICATIONS: 1. Dispositif pour mesurer un signal alternatif à fréquence variable, comportant au moins un circuit d'échantillonnage pour prélever un échantillon du signal à mesurer à un instant déterminé du cycle alternatif, et un circuit dit PLL constitué d'un oscillateur dont la fréquence est commandée par une tension, avec une boucle de verrouillage de phase comprenant un comparateur de phase suivi par un élément d'intégration, pour fournir un signal de commande de la fréquence de l'oscillateur dont la grandeur dépend de la différence de phase entre le signal de l'oscillateur et le signal à mesurer, ce circuit PLL étant associé, pour commander l'instant d'échantillonnage, à un élément de comptage du temps écoulé depuis le début d'une période du signal à mesureur, caractérisé en ce quer le comparateur de phase étant d'un type dont la sortie fournit un signal donné lorsque l'un des signaux à comparer arrive avant l'autre, fournit un signal inverse lorsque c'est l'autre des signaux à comparer qui arrive le premier, et est en état de haute impédance dans les autres cas, et l'oscillateur étant d'un type dans lequel le temps qui sépare une période d'oscillation de la suivante est fonction de la grandeur, intégrée sur ledit temps, du signal de commande de fréquence, les constituants de l'oscillateur et de la boucle sont dimensionnés de telle façon que la limite de fréquence basse de la plage de capture du circuit PLL soit supérieure à la limite basse de la plage de fréquences d'utilisation désirée. 2. Dispositif selon la revendication 1, caractérisé en ce que la constante de temps de l'élément d'intégration est choisie de façon à correspondre à une fréquence située au centre de la plage de capture du circuit PLL. 3. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce qu'il est muni d'un diviseur numérique de fréquence, disposé entre la sortie de l'oscillateur et l'entrée du comparateur de phase, si bien que la fréquence du signal d'oscillateur est plus élevée que celle du signal à mesurer, et d'un élément détecteur de chiffre de comptage du diviseur qui délivre au moins un signal de déclenchement pour une valeur déterminée du chiffre de comptage. 4. Dispositif selon la revendication 3, caractérisé en ce que le diviseur divise par au moins quatre. 5. Dispositif selon l'une des revendication 3 ou 4, caractérisé ce qu'il comporte deux circuits d'échantillonnage commandés chacun par un signal provenant d'un élément détecteur de chiffre de comptage du diviseur, pour prélever des échantillons du signal à mesurer à deux instants différents, et un amplificateur différentiel pour faire la différence entre les échantillons prélevés à ces deux instants différents. 6. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est muni en outre d'un discriminateur de fréquences constitué d'un autre circuit dit PLL muni d'un oscillateur à fréquence commandée par une tension avec une boucle comprenant un comparateur de phase pour comparer la phase du signal de l'oscillateur et celle du signal à mesurer, dans lequel le signal à mesurer d'une part, et le signal d'oscillateur d'autre part, sont intervertis en ce qui concerne leur branchement aux entrées du comparateur de phase. 7. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les circuits d'échantillonnage sont constitués chacun par un interrupteur analogique. 8. Dispositif selon la revendication 7, caractérisé en ce que l'interrupteur analogique est précédé par un montage suiveur de tension constitué à partir d'un amplificateur opérationnel. 9. Dispositif selon la revendication 7, caractérisé en ce que l'in- terrupteur analogique est suivi par un montage suiveur de tension constitué à partir d'un amplificateur opérationnel.