FR 2644934 A1 19900928 FR 9003536 A 19900320 La présente invention concerne le domaine de la fabrication des cellules mémoire électriquement program- mables et électriquement effaçables, en particulier celles de ces cellules qui sont sujettes à des effets de dégra- dation provoquées par les électrons chauds. La dégradation des MOSFETs à canal N provoquée par les électrons chauds est devenue un problème important dans les circuits VLSI (à très haut degré d'intégration) actuels et futurs en raison du champ électrique de canal de plus en plus important dans ces composants dont on réduit l'échelle. Les effets des dégradations provoquées par les porteurs chauds sont particulièrement néfastes à la fiabilité de ceux de ces composants qui font appel à des phénomènes de trans- fert de charges électriques tels que l'injection avec ava- lanche, l'injection de canal, l'effet tunnel Fowler- Nordheim, l'injection d'électrons chauds depuis le substrat, etc. Les mémoires mortes électriquement programmables (EPROMs) et les mémoires électriquement programmables et électriquement effacables (EEPROMs) font toutes deux parties de cette catégorie de composant. Les mémoires "flash" (par exemple, les EEPROMs "flash") sont particulièrement sensibles aux effets de la dégradation en raison du fait que l'on produit dans chaque cellule un nombre non négligeable d'électrons chauds lors de la pro- grammation et de l'effacement électriques. Dans ces mémoires flash, les performances des électrons chauds sont poussées à leurs limites extrêmes. Par exemple, au cours des cycles successifs des mémoires flash (c'est-àdire lorsque le composant est programmé et effacé de façon répétée), un nombre non négligeable d'électrons chauds du substrat sont piégés & l'intérieur de la couche d'oxyde de grille isolante séparant la région de drain de la grille flottante. Plus on soumet un composant de mémoire flash à un nombre important de cycles, plus le nombre de porteurs piégés dans l'oxyde de grille devient élevé. Les effets de la dégradation par électrons chauds se manifestent généralement de deux manières dans les mémoires flash. La manifestation la plus apparente en est l'accrois- sement des durées d'effacement/programmation bien au-delà de leur limite normale pour un réseau mémoire donné. Ce phé- nomène est souvent appelé push-out ou allongement des durées d'effacement/programmation. Ceci signifie que, au fur et & mesure des cycles successifs des composants, il faut prévoir une durée d'effacement/programmation de plus en plus élevée pour chaque nouveau cycle si l'on veut être sûr que le réseau entier soit complètement chargé ou déchargé. La seconde manifestation des effets de la dégradation d'un réseau de mémoire flash apparaît sous la forme d'une perte de charge excédentaire ("apparente"), qui fait perdre sa fiabilité au composant mémoire. Plus précisément, mime si le composant a été initialement programmé à un niveau "appa- remment" correct, ce niveau de programmation va, avec le temps, tomber au-dessous des limites garantissant un fonc- tionnement fiable. Cette perte de charge "apparente" résulte d'une dérive de la transconductance des composants après de nombreux cycles de programmation/effacement. Bien que l'on ne connaisse toujours pas le mécanisme exact de la dégradation du composant, de nombreuses études ont indiqué qu'il pourrait s'agir de la création d'un état interfacial lié à l'hydrogène. Cette théorie suppose que de l'hydrogène se trouve incorporé dans la structure du compo- sant lors de diverses étapes de traitement - y compris lors de l'étape finale de recuit. Une source de l'hydrogène qui pourrait être introduit dans le composant est la couche de passivation riche en hydrogène, qui comporte habituellement une certaine forme d'oxyde ou de nitrure (par exemple, on utilise couramment un oxynitrure). De nombreuses propositions ont été faites pour améliorer la stabilité aux électrons chauds des composants MOS. Par exemple, un groupe de chercheurs a modifié, avec succès, le profil de dopage de drain par gradation du drain ou par utilisation de niveaux à dopage léger dans le but de réduire la rigidité de champ électrique du canal. Cependant, même en utilisant ces structures réductrices de champ, la dégrada- tion provoquée par les électrons chauds peut persister. Dans un article de S. Yoshida et al. publié dans IEDM 88, commençant page 22 et intitulé Improvement of Endurance to Hot-Carrier Degradation by Hydrogen Blocking P-SiO, il a été proposé d'utiliser un plasma d'oxyde de silicium comme remède aux problèmes des électrons chauds. Les auteurs estimaient que l'on pouvait créer un effet de blocage à l'encontre de l'hydrogène en piégeant les atomes d'hydrogène dans les liaisons libres présentes dans la couche de plasma d'oxyde de silicium. Le plasma d'oxyde de silicium s'est révélé présenter une excellente aptitude au piégeage et au blocage de l'hydrogène. Une autre technique, consistant à exécuter un recuit final dans une atmosphère d'azote au lieu de l'effectuer dans une atmosphère normale d'hydrogène, est décrite dans un article de F.-C. Hsu et coll. intitulé Effective Final Anneal on Hot-Electron Induced MOSFET Degradation paru dans les IEEE Electron Device Letters, volume EDL-6, n 7 de juillet 1985. Cet article rapporte que l'on peut réduire le contenu en hydrogène dans certains composants en exécutant un recuit final en atmosphère d'azote. On peut ainsi réduire la dégradation par les électrons chauds à un niveau négli- geable. Une proportion plus faible d'hydrogène conduit à une plus faible dégradation, comme indiqué par Hsu et coll. Ces résultats vont tout à fait dans le sens du modèle hydrogène pour la dégradation des composants provoquée par les élec- trons chauds. Une autre technique enseignant l'utilisation d'un long recuit dans l'azote est décrite dans un article de Shuo-Tung Chang et coll. intitulé Reduced Oxide Charge Trapping in Approved Hot-Electron Reliability and Submicrometer MOS Devices Fabricated by Titanium Salicide Process paru dans les IEEE Electron Device Letters, volume 9, n 5 de mai 1988. Le recuit dans l'azote est décrit en relation avec un processus mettant en oeuvre un "salicide" (self-aligned silicide: siliciure auto-aligné) de titane, qui est une nouvelle technique destinée à réduire la résistance entre source et drain dans les composants à grille de silicium. Le siliciure de titane forme l'électrode de grille du composant. Les auteurs ont constaté que la pulvérisation de titane peut produire un endomagement par rayonnement à l'interface silicium-oxyde en produisant des états inter- faciaux, dégradant ainsi les performances du transistor. Habituellement, on utilisait un recuit dans l'hydrogène pour éliminer cet endommagement provoqué par le rayonnement. Les auteurs ont découvert que, si l'on prévoit un recuit dans l'azote au lieu d'un recuit dans l'hydrogène, on obtient une plus faible dégradation par les électrons chauds. Même si l'on utilise certaines de ces techniques que l'on vient d'indiquer, l'état de contrainte dû aux électrons chauds reste dans les mémoires flash un problème très grave, en particulier lorsque les mémoires flash sont utilisées pour des applications nécessitant un nombre important de cycles. Dans de telles applications, elles doivent pouvoir supporter un très grand nombre des cycles sans allongement du temps d'effacement ou sans piégeage des charges excé- dentaires dans la couche d'oxyde. Comme on le verra, la présente invention propose un procédé pour fabriquer des composants de mémoire flash com- prenant le dépôt d'une couche d'arrêt de titane sous les couches normales de métallisation et coïncidant, dans l'en- semble, avec celles-ci. Cette couche d'arrêt de titane n'est pas convertie intentionnellement en siliciure et fait en réalité partie du matériau de la métallisation d'intercon- nexion. L'inclusion de cette couche d'arrêt a pour effet d'empêcher que l'hydrogène présent dans la couche de passi- vation n'interagisse avec le transfert continu des charges qui a lieu dans la région d'oxyde de grille des composants mémoire. En utilisant le procédé de la présente invention, l'allongement des temps d'effacement devient négligeable, avec simultanément une amélioration notable de la fiabilité des composants de mémoire flash. A cet effet, la présente invention propose un procédé pour réduire les effets de dégradation provoqués par les électrons chauds dans les composants semiconducteur à effet de champ. Le procédé de la présente invention comprend, avant le dépôt d'une couche de passivation, le dépôt d'une couche métallique d'arrêt protectrice au moins sur les régions actives du composant semiconducteur. La couche métallique d'arrêt doit être composée d'un matériau présentant une affinité pour l'hydrogène, dont on a montré que la présence a un effet néfaste sur les composants à électrons chauds. Dans une forme de réalisation préférée, on dépose une couche de titane sur une épaisseur de 150 nm, et cette couche présente des bords qui coïncident avec ceux de la couche de métallisation d'aluminium formant la ligne de bit d'un réseau mémoire. La couche métallique d'arrêt de ti- tane vient en contact avec la région de drain du composant, ce qui assure une liaison électrique. En utilisant le procédé enseigné par la présente invention, on limite nota- blement l'allongement des temps d'effacement et la perte de charge excédentaire des composants de mémoire flash. La présente invention sera mieux comprise à la lecture de la description détaillée donnée ci-dessous, en relation avec les dessins annexés, d'un mode de réalisation préféré de l'invention; ce dernier n'est donné qu'à titre illustratif et pour permettre la compréhension de la présente invention, sans aucun caractère limitatif. La figure 1 est une vue en coupe d'un composant EEPROM flash réalisé de manière à inclure une couche métallique d'arrêt selon le mode de réalisation actuellement préféré de la présente invention. La figure 2 est une vue de dessus du composant EEPROM flash illustré figure 1. La figure 2 montre la relation entre la couche métallique d'arrêt et la couche de métal- lisation d'aluminium dans le mode de réalisation actuelle- ment préféré de la présente invention. La figure 3A illustre les dérives de marge et de seuil de tension pour des composants ayant subi 5000 cycles après passage au four à 250 C pendant 48 heures. Les données de la figure 3A ont été obtenues à partir d'un composant fabri- qué sans couche métallique d'arrêt. La figure 3B montre, par comparaison, les dérives de marge et de seuil de tension pour des composants ayant subi 5000 cycles après passage au four à 250 C pendant 48 heures, pour des composants fabriqués en utilisant le procédé de la présente invention. La figure 4A montre l'allongement du temps d'effacement, exprimée en secondes, pour un lot de composants réalisés sans couche métallique d'arrêt. La figure 4B, montre, par comparaison, l'allongement du temps d'effacement pour un lot de composants réalisés en utilisant le procédé de la présente invention. On va décrire un procédé perfectionné permettant de réaliser des composants à effet de champ o l'on réduit la dégradation provoquée par les électrons chauds. Dans la des- cription qui va suivre, on donnera de nombreux détails particuliers tels que des épaisseurs, des compositions, etc. pour permettre une compréhension complete de la présente invention. Cependant, il est bien évident pour l'homme du métier que ces détails particuliers ne sont pas essentiels à la mise en oeuvre de la présente invention. Inversement, des étapes de traitement bien connues n'ont pas été décrites en détail afin de ne pas alourdir inutilement la description de la présente invention. La cellule de mémoire de la présente invention est réalisée en utilisant une technologie métal-oxyde- semiconducteur (MOS). Le traitement particulier utilisé n'est pas critique pour la présente invention, car celle-ci peut être aisément adaptée à tout processus destiné à fabri- quer des composants présentant des phénomènes de dégradation par électrons chauds. Dans le mode de réalisation préféré, on utilise le procédé de la présente invention en relation avec un processus de fabrication d'un composant (à savoir une EEPROM) ou un réseau de mémoire flash faisant appel à l'injection par électrons chauds, ou effet tunnel, de porteurs entre le substrat et un élément formant grille flottante. Comme on l'a indiqué plus haut, les cycles répétés des mémoires flash produisent une perte de charge de la grille flottante, avec une dégradation correspondante des perfor- mances du composant. On pense que ce phénomène est en partie la conséquence de l'introduction d'hydrogène dans les ré- gions actives du composant à effet de champ. La présence d'hydrogène exalte la production d'un état interfacial et produit une dégradation du composant. Bien que la plupart des composants de mémoire flash sont normalement réalisés de telle manière que les régions actives et de canal soient recouvertes par une couche -de métallisation d'aluminium, des atomes d'hydrogène peuvent néanmoins diffuser sous cette couche de métallisation, au travers des domaines ouverts situés entre les lignes métalliques. Sur la figure 1, on a représenté une cellule de mémoire flash réalisée par mise en oeuvre du procédé du mode de réa- lisation actuellement préféré. Les étapes de traitement utilisées pour réaliser le composant de mémoires flash de la figure 1 jusqu'aux étapes de métallisation sont de préfé- rence les étapes décrites dans une demande de brevet US in- titulée Low Voltage EEPROM Cell, déposée le 4 août 1986 sous le numéro 892 446 et appartenant à la Demanderesse, et dont on considérera que les enseignements font partie inté- grante de la présente description. Succintement, les cellules mémoires du mode de réalisa- tion actuellement préféré sont réalisées sur un substrat de silicium 13 de type P. On utilise une orientation cris- talline avec un substrat à relativement faible dopage (38 à 36 O.cm) . Avec une couche de masquage de nitrure de silicium, on définit tout d'abord des régions 15 d'oxyde de champ (d'isolation), puis on fait croître l'oxyde de champ jusqu'à une épaisseur d'environ 750 nm. Après avoir formé ces régions d'oxyde de champ, on fait croître thermiquement un oxyde pour effet tunnel 24 de haute qualité au-dessus de la région de canal du substrat. L'é- paisseur de la région d'oxyde pour effet tunnel est d'envi- ron 10 nm. Après cela, on dépose une couche 16 de silicium polycristallin (polysiiicium) dopé au phosphore et on la grave en un motif de bandes parallèles qui formeront ensuite les grilles flottantes de chacune des cellules mémoire. Après que l'on ait fait croître thermiquement une couche diélectrique 22 sur la couche 16, on dépose une seconde couche de polysilicium 17 et on la grave en bandes parallèles s'étendant, dans leur ensemble, perpendiculaire- ment à celles de la couche 16. La seconde couche 17 définit la grille de commande du composant mémoire, et elle sert de masque pour graver la couche sous-jacente 16. La couche 16 forme la grille flottante du composant. L'élément formant grille de commande 17 s'allonge au-dessus de la région active de canal 12 de la cellule et s'étend au-delà de la région d'effet tunnel jusqu'à la cellule suivante, formant ainsi une ligne de mot d'un réseau. Les régions de source et de drain des cellules sont formées après que l'on ait défini la seconde couche de poly- silicium 17. On utilise d'abord une implantation d'arsenic pour former une région source-drain relativement peu profon- de. Dans le mode de réalisation actuellement préféré, l'im- plantation d'arsenic a lieu à 60 keV à un niveau de 4.1015 atomes/cm2. Les régions de source reçoivent une implantation additionnelle de phosphore à 60 keV à une concentration de 6.1014 atomes/cm2. On forme ainsi une jonction de source au phosphore relativement profonde du fait de la diffusion aisée du phosphore dans le silicium. Cette implantation fait que le côté de la source a un gradient de concentration en dopant plus fort et plus graduel que le côté du drain. En variante, on peut former ces régions par des étapes ordi- naires de diffusion. Comme illustré sur la figure 1, on uti- lise une implantation plus profonde dans la région de source 11 afin de réduire le courant de substrat lors de l'effa- cement électrique (la région 11 représente une source commune interne au réseau de mémoire flash). Apres avoir formé les régions de source et de drain, on fait croître une couche d'oxyde thermique 23 au-dessus des surface de source/drain et de grille de polysicium. On dépose ensuite sur l'oxyde thermique, par dépôt chimique en phase vapeur, un film diélectrique 18 afin d'aplanir le composant. Pour ouvrir le contact de drain, on masque le composant et on le grave jusqu'à exposer une surface de silicium di- rectement au-dessus de la région de drain. Ceci devient la région de contact de drain 14 de la figure 1. Dans les traitements de l'art antérieur, on déposait normalement une couche de métallisation d'aluminium 20 sur le composant pour relier ensemble les régions de drain et former les lignes de bit du réseau mémoire. En revanche, conformément au procédé de la présente invention, on dépose une couche métallique d'arrêt 19 juste avant le dépôt d'aluminium. Cette couche d'arrêt s'étend complètement au-dessus des régions actives et de canal du composant. Dans le mode de réalisation pré- féré, la couche métallique d'arrêt 19 est configurée en un motif correspondant à la couche métallique d'aluminium 20, de sorte que les bords des couches 19 et 20 sont prati- quement en coïncidence. En variante, on peut définir la couche d'arrêt 19 et la couche métallique 20 par des étapes séparées de masquage. Enfin, le composant est passivé en totalité par une couche isolante 21, qui est constituée d'un oxynitrure dans le mode de réalisation actuel. La couche métallique d'arrêt 19 est formée d'une sub- stance qui présente une affinité aux atomes d'hydrogène. De la sorte, la couche métallique d'arrêt 19 joue le rôle de couche de "blocage" ou de "captation" pour l'hydrogène, ce qui a pour effet de l'empêcher de diffuser dans les régions actives ou de canal du composant. Une source courante d'ato- mes d'hydrogène dans tout processus impliquant des semicon- ducteurs est la couche de passivation 21, qui est habi- tuellemement formée d'un oxyde ou d'un oxynitrure de sili- cium. Sans couche métallique d'arrêt présentant une certaine affinité pour l'hydrogène, les atomes d'hydrogène diffusent aisément sous la couche de métallisation (généralement à la frontière métallisation/oxyde de champ) puis migrent vers la région de canal 12. Ils vont y produire des états inter- faciaux qui sont en partie responsables de la diminution de la charge excédentaire au cours des cycles successifs. Dans le mode de réalisation actuellement préféré, la couche 19 comporte du titane. D'autres composés riches en titane tels que le nitrure de titane ou le titane-tungstène peuvent être également utilisés. Essentiellement, on peut employer tout métal présentant une affinité pour l'hydrogène ou présentant un nombre suffisant de liaisons libres suscep- tibles de piéger l'hydrogène. L'épaisseur du titane est, dans le mode de réalisation préféré, d'environ 150 nm pour une couche d'aluminium d'un micrométre d'épaisseur. On estime que toute épaisseur supérieure à 10 nm suffit pour réduire de façon appropriée les effets des dégradations associées aux cycles successifs avec les électrons chauds. Comme on l'a indiqué, la couche métallique d'arrêt 19 est formée juste avant le dépôt de la couche de métallisation 20. Cette couche métallique d'arrêt est déposée par l'une quelconque des diverses techniques de dépôt bien connues. Par exemple, dans le mode de réalisation préféré, on pulvé- rise du titane sur la tranche. On dépose ensuite l'aluminium sur la tranche et on forme les motifs de la même façon à la fois dans le titane et dans l'aluminium afin de former les lignes d'interconnexion (c'est-à-dire les lignes de bit). On notera que, dans certains processus de l'art anté- rieur, on dépose le titane-tungstène au voisinage du contact de drain dans le but d'empêcher une migration d'aluminium dans le silicium et pour assurer une faible résistance électrique de contact avec la région de drain. Cependarnt, dans ces processus, le motif de tungstène ne s'étend géné- ralement pas au-delà des bords de l'ouverture du contact. En revanche, dans la présente invention, la couche d'arrêt de titane 19 s'étend sur la totalité de l'étendue de la partie active du composant à effet de champ, et on lui donne une forme qui, dans l'ensemble, coincide avec celle de la couche de métallisation d'aluminium 20. Ceci est conforme à son rôle de couche d'arrêt servant à empêcher l'introduction d'atomes d'hydrogène dans le composant. La figure 2 est une vue de dessus de la cellule de mémoire flash illustrée figure 1. L'élément formant grille flottante est illustrée par la région hachurée 16 tandis que la couche 17, qui constitue l'élément formant grille de commande, est illustrée sous la forme de la ligne de mot du réseau. Perpendiculairement à la ligne de mot en poly- silicium 17, on trouve la ligne de bit formée par la couche métallique d'aluminium 20. La couche d'arrêt de titane a été, ici encore, illustrée par la couche 19 (pour les be- soins de l'illustration, les bords des couches 19 et 20 ont été illustrés légèrement décalés mais, dans le mode de réa- lisation préféré, les deux couches sont gravées simul- tanément, de sorte que leurs bords sont pratiquement en coïncidence). En formant une feuille ou couverture continue de métal protecteur au-dessus des régions actives et de canal du composant de mémoire flash, la couche de titane 19 réduit notablement la quantité d'hydrogène susceptible de diffuser dans les régions d'oxyde 22 à 24. La couche d'arrêt 19 permet ainsi de préserver l'intégrité de l'oxyde 24 dans la zone d'effet tunnel entre la grille 16 et le drain 10. Si l'on utilise le procédé enseigné par la présente invention, les cellules EEPROM flash illustrées sur les figures 1 et 2 peuvent être soumises à des cycles répétés sans souffrir des effets des dégradations normalement associées aux composants utilisant les phénomènes d'électrons chauds. Bien que la figure 2 montre des bords de la couche de métallisation d'aluminium 20 qui soient approximativement en coïncidence avec les bords de la couche d'arrêt de titane 19, on notera que l'invention fonctionnerait aussi bien si l'une des couches s'étendait au-delà de l'autre. D'autres motifs ou relations entre les couches d'aluminium et de titane sont également possibles. Pour permettre le blocage ou captation de l'hydrogène, la couche d'arrêt de titane 19 a simplement besoin de recouvrir de façon appropriée les régions actives et de canal du composant à grille flottante. De la sorte, on peut utiliser une très grande variété de motifs métalliques d'arrêt sans sortir du cadre de la pré- sente invention. Si l'on se réfère maintenant aux figures 3A et 3B, on a illustré la dérive de marge et la dérive du seuil de tension (VT) pour des composants. ayant subi 5000 cycles après pas- sage au four à 250 C pendant 48 heures (le passage au four à 250 C pendant 48 heures est une technique couramment utilisée pour accélérer le vieillissement d'un composant semiconducteur). La dérive de marge est une mesure de la perte de charge qui peut survenir dans une mémoire flash, et représente une modification de la caractéristique courant/ tension du composant. En général, plus la dérive de marge est importante, plus on a une perte importante de charge dans le composant. Les données de la figure 3A ont été obtenues à partir d'un lot de composants réalisés avec le processus décrit plus haut, mais sans la couche d'arrêt de titane. Les composants de la figure 3B ont été fabriqués de la même facon que ceux de la figure 3A, à l'exception d'une étape supplémentaire de formation d'une couche d'arrêt de titane avant le dépôt de l'aluminium, conformément au pro- cédé de la présente invention. Si l'on compare les figures 3A et 3B, on voit que la dérive de marge est beaucoup plus faible pour les composants réalisés avec une couche d'arrêt de titane que pour ceux réalisés sans une telle couche. La dérive du seuil de tension V., qui constitue une autre mesure de la perte de charge, est grosso modo comparable dans les deux cas. La dérive de marge accrue dans les compo- sants de l'art antérieur implique une perte accrue de charge apparente dans les composants qui avaient été réalisés sans la couche d'arrêt de titane. Si l'on se réfère maintenant aux figures 4A et 4B, on y a illustré l'allongement des temps d'effacement pour les deux lots de composants précédents (c'est-à-dire ceux fabriqués sans couche d'arrêt de titane et ceux fabriqués avec une couche d'arrêt de titane). Les données de la figure 4A, qui correspondent au processus de fabrication de l''art anté- rieur, montrent, après 5000 cycles d'environ 0,4 seconde, un allongement du temps d'effacement environ trois fois supérieur à celui des composants réalisés avec une couche d'arrêt de titane (figure 4B). Bien entendu, la présente description n'a aucun caractère limitatif, et de nombreuses variantes équivalentes pourront être réalisées par l'homme de l'art, notamment avec d'autres motifs pour la couche métallique d'arrêt, ou encore d'autres éléments ou composés à la place du titane. REVENDZCATIONS 1. Un procédé pour réduire la dégradation provoquée par les électrons chauds dans un composant à semiconducteurs à effet de champ, caractérisé en ce qu'il comprend les étapes de: (a) dépôt d'une couche métallique d'arrêt (19) sur les régions actives dudit composant, cette couche présentant une affinité à l'hydrogène de manière à réduire la présence d'atomes d'hydrogène au voisinage de ces régions actives du composant, et (b) configuration de cette couche métallique d'arrêt en un motif. 2. Le procédé de la revendication 1, dans lequel la couche métallique d'arrêt comporte un composé comprenant du titane. 3. Le procédé de la revendication 1, dans lequel la couche métallique d'arrêt est choisie dans le groupe compre- nant le titane, le nitrure de titane et le tungstène-titane. 4. Le procédé de la revendication 3, dans lequel l'épais- seur de la couche métallique d'arrêt est d'environ 150 nm. 5. Un processus de réalisation d'un composant à effet de champ à semiconducteur, comprenant les étapes de: (a) formation, dans un substrat (13), de régions de source (11) et de drain (10) de manière à définir une région de canal (12), (b) réalisation d'un élément formant grille (16, 17) disposé au-dessus de cette région de canal et isolé du sub- strat, et (c) dépôt d'une couche de métallisation (20) pour établir un contact électrique avec les régions de source ou de drain, caractérisé en ce que, pour réduire la dégradation provo- quée dans ce composant à effet de champ par les électrons chauds, on prévoit une étape supplémentaire consistant à: - déposer, avant l'étape (c), une couche métallique d'arrêt (19) sur au moins une partie de la région de canal, cette couche métallique d'arrêt présentant une affinité à l'hydrogène afin de rendre négligeable les effets de degra- dation provoquée par les électrons chauds. 6. Le processus de la revendication 5, dans lequel la couche métallique d'arrêt (19) se trouve sous la couche de métallisation (20) et présente des bords qui coïncident pratiquement avec ceux de la couche de métallisation. 7. Le processus de la revendication 6, dans lequel la couche métallique d'arrêt recouvre également les régions de source et de drain du composant. 8. Le processus de la revendication 7, dans lequel la couche métallique d'arrêt comporte un composé comprenant du titane. 9. Le processus de la revendicatiom7,dans lequel le matériau de la couche métallique d'arrêt est choisi dans le groupe comprenant le titane, le nitrure de titane et le tungstène-titane. 10. Le processus de la revendication 9, dans lequel la couche métallique d'arrêt est déposée sur une épaisseur d'environ 150 nm. 11. Un procédé pour réduire, dans un processus de fabrication d'un composant mémoire électriquement program- mable et électriquement effaçable, les effets de la dégrada- tion provoquée par les électrons chauds associés à ces cycles répétés de ce composant mémoire, caractérisé en ce -u'il comprend les étapes de: (a) dépôt d'une première couche de métaliúsatlon (!9) afin de recouvrir pratiquement au moins les régions actives du composant et former un contact électrique avec cer:ain.es régions du substrat, cette couche métallique d'arrêt présen- tant une affinité à l'hydrogène de manière à réduire la présence des atomes d'hydrogène au voisinage des régions actives du composant, (b) dépôt d'une seconde couche de métallisation (20) sur au moins une partie de la couche métallique d'arrêt afin d'établir une liaison électrique au composant, et (c) configuration de cette première et de cette seconde couche en un motif permettant de réaliser des intercon- nexions électriques. 12. Le procédé de la revendication 11, dans lequel le composant mémoire est une EEPROM flash. 13. Le procédé de la revendication 12, dans lequel le matériau de la couche métallique d'arrêt est choisi dans le groupe comprenant le titane, le nitrure de titane et le tungstene-titane. 14. Le procédé de la revendication 13, dans lequel la couche métallique d'arrêt présente des bords qui sont coin- cident pratiquement avec ceux de la seconde couche de métal- lisation. 15. Le procédé de la revendication 14, dans lequel la couche métallique d'arrêt est déposée sur une épaisseur com- prise entre 10 et 300 nm. 16. Un processus de réalisation d'un réseau de composants mémoire électriquement programmables et électriquement effa- çables du type mémoire flash, ce processus comprenant les étapes de: (a) formation, dans un substrat (13), de régions de source (11) et de drain (10) de manière à définir une pluralité de régions de canal (12), (b) réalisation d'une pluralité d'éléments formant grille (16, 17), disposés au-dessus de ces régions de canal et iso- lées du substrat, (c) dépôt d'une couche de métallisation (20), afin de former dans ledit réseau des lignes de bit et des lignes de mot, cette couche de métallisation établissant un contact électrique avec les régions de source ou de drain, et (d) passivation de ce réseau mémoire, caractérisé en ce que, pour réduire l'allongement des du- rées d'effacement et la perte de charge excédentaire résul- tant de la répétition de cycles des composants du réseau, on prévoit l'étape supplémentaire de: (e) dépôt, avant l'étape (c), d'une couche métallique d'arrêt (19) au moins sur les régions de source ou de drain des composants. 17. Le processus de la revendication 16, dans lequel la couche métallique d'arrêt se trouve sous la couche de métal- lisation, établissant un contact électrique avec les régions de source ou de drain. 18. Le processus de la revendication 17, dans lequel la couche métallique d'arrêt recouvre également les régions de canal des composants mémoire. 19. Le processus de la revendication 18, dans lequel le matériau de la couche métallique d'arrêt est choisi dans le groupe comprenant le titane, le nitrure de titane et le tungstène-titane. 20. Le processus de la revendication 19, dans lequel la couche métallique d'arrêt présente des bords qui coïncident pratiquement avec les bords de la couche de métallisation. 21. Le processus de la revendication 20, dans lequel la couche métallique d'arrêt est déposée sur une épaisseur d'environ 150 nm.