FR 2631181 A1 19891110 FR 8806320 A 19880503 CIRCUIT D'INTERFACE POUR CIRCUIT A CAPACITÉS COMMUTÉES La pressente invention concerne des circuits d'interface pour circuits à capacités commutes et plus particulierement des circuits permettant à partir d'une entree unique de fournir une sortie différentielle et à partir d'une entrée différentielle de fournir une sortie unique. En plaçant de tels circuits d'interface respectivement à ltentrEe et à la sortie d'un circuit à capacités commutées, on peut faire fonctionner celui-ci en mode différentiel. En effet, on cherche autant que possible à utiliser des architectures complète- ment différentielles dans des circuits à capacites commutées pour augmenter le domaine de fréquence utilisable.Les avantages d'une structure à entrées et sorties- differentielles sont multiples - augmentation d'un facteur 2 (6 dB) de la dynamique de sortie, - taux de réjection des tensions d'alimentation et taux de rejection de mode commun améliorés, - élimination au premier ordre des phénomènes d'injection d'horloge qui constituent un effet tout particulièrement nuisible dans les structures à capacités commutées. C'est pourquoi, la présente invention prévoit des circuits d'interface spécifiques pour effectuer la conversion entre des signaux sur une borne unique et des signaux en différentiel. Divers circuits permettant de fournir ce résultat existent dans l'art antérieur. Beaucoup sont extrêmement complexes et/ou nécessitent des structures qui ne sont pas réalisables sous forme de circuits intégrées. Ainsi, un objet de la pressente invention est de prévoir un tel circuit réalisable sous forme de circuit intégré, qui soit particulièrement simple, et qui soit peu sensible aux parasites. De façon générale, la pressente invention propose de stocker une entrée unique positivement et négativement dans deux capacités commutées reliées en un point qui correspond à une masse virtuelle d'un amplificateur opérationnel pour les restituer ensuite séparément. Inversement, quand on veut passer d'une sortie différentielle à une sortie unique, on charge deux capacités puis on les ajoute en les connectant aux bornes d'un amplificateur opérationnel de la façon indiquée précédemment. Plus particulièrement, la présente invention prévoit un circuit d'interface à capacités commutées permettant de fournir deux charges gales et opposes correspondant à un signal sur une borne d'entrée. Lesdites charges sont, pendant une première phase, stockées sur deux capacités commutes dont l'une est disposée entre ladite borne d'entre et une première entrée d'un amplificateur opérationnel ayant sa deuxième entrée à un potentiel de référence, et dont l'autre est dispose entre la sortie et la premitre entrée de l'amplificateur opérationnel. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles la figure 1 représente un circuit de l'art antérieur la figure 2 représente un circuit d'interface à entre simple et sortie différentielle selon un premier mode de ralsa- tion de la présente invention la figure 3 représente un circuit d'interface à entrée simple et sortie différentielle selon un second mode de ralisa- tion de la présente invention la figure 4 représente un circuit dtinterface à sortie simple et à entrée différentielle selon un premier mode de réalisation de la présente invention ; et la figure 5 représente un circuit dtinterface à sortie simple et entrée différentielle selon un deuxième mode de réali- sation de la présente invention. Dans la présente description et dans les revendications ci-apres, on appelera capacité commutée une capacité dont chacune des bornes est reliée à un commutateur, permettant lors d'une première phase, , de connecter la capacité selon un premier circuit et lors d'une deuxième phase, , de connecter la capacité selon un second circuit. La figure 1 représente un circuit de l'art antérieur, tel que le circuit décrit par Chowdhury Rahim et al dans l'article intitulé A Righ-Performance Custom Standard-cell CMOS Equalizer For Telecommunications Applications", IEEE Journal of Solid State Circuits, Vol SC-22, P 174-180, avril 1987. Les auteurs de l'article ci-dessus décrivent un circuit relativement complexe pouvant fonctionner en circuit d'échantillonnage-maintien mais, en figure 1, on a supprimé une partie des composants de ce circuit pour représenter un simple intégrateur car cela simplifiera la comparaison avec les circuits selon l'invention. Ainsi, le circuit de la figure 1 comprend un circuit intégrateur 1 comprenant un amplificateur à entrées et sorties différentielles 2 dont chaque sortie est rebouclée sur I'entre de polarité opposée par un condensateur, respectivement C et C'. Une interface est prévue à ltentrée de ce circuit pour fournir à partir d'un signal d'entrée E un signal en différentiel sur les bornes d'entrée de l'amplificateur 2 à entrées et sorties ties différentielles. Cette interface utilise des capacités commutees C1 et C'1. La capacité C1 est connectée pendant la phase à entre l'entrée E et la masse, et, pendant la phase *, entre un noeud N1 du circuit et l'entree inverseuse (-) de l'amplificateur 2.La capacité C'1 est connectée pendant la phase # à la masse par ses deux bornes et pendant la phase #* entre le noeud N1 et l'entrée (+) non inverseuse de l'amplificateur 2. Le fonctionnement de ce circuit est le suivant Pendant la phase #, le condensateur C1 se charge en fonction de la valeur de signal E. Simultanément la capacité C'l est déchargée. Pendant la phase , la charge se repartit entre les capacités C1 et C'1 puisque ces deux capacités se trouvent avec une borne commune et leurs autres bornes reliées aux entres d'un amplificateur différentiel, c'est-à-dire à des masses virtuelles. L'amplificateur permet de recopier les charges sur les capacités C1 et C'1 dans les condensateur6 C et C'. Ce circuit présente plusieurs inconvénients. D'abord, il ne stocke sur C et C' que la moitie de la charge initialement stockée sur C1 puisque cette charge se répartit entre C1 et C'1. Mais surtout, l'inconvénient de ce circuit provient de l'existence d'un noeud N1 qui est maintenu flottant et est donc sensible aux parasites. En effet, en tout point d'un circuit intégré, il existe une certaine capacité parasite entre ce circuit et la masse (ou autre potentiel de référence) et une certaine partie de la charge initialement stockée sur la capacité C1 se retrouvera sur cette capacité parasite. Ceci pourra entrainer une accumulation de charges nocives à la fidélité de fonctionnement du circuit dans le cas où le signal d'entrée E varie et une dissymétrie sur les charges stockée6 sur les capacités C1 à C'1. La figure 2 représente un circuit d'intérface à entrée simple et sortie différentielle selon la pressente invention. On retrouve à la figure 2 le circuit intégrateur 1 déjà représenté en figure 1. A l'entrée de ce circuit sont disposes un amplificateur opérationnel 10 dont l'entrée non inverseuse (+) est reliée à la masse et deux capacités commutées C2 et C'2. La capacité C2 est connectée pendant la phase entre la sortie et l'entrée inverseu * se de l'amplificateur 10 et pendant la phase entre la masse et ltentrée (-) de l'amplificateur 2.La capacité C'2 est connecte pendant la phase entre la borne d'entre E du signal et l'en- trée inverseuse de l'amplificateur 10, et pendant la phase * entre la masse et l'entrée (+) de l'amplificateur 2. En outre, un commutateur 11 est fermé pendant la phase entre la sortie et l'entrez inverseuse de l'amplificateur 10. Ce circuit fonctionne de la façon suivante. Pendant la phase , la capacité C'2 connectée entre l'entrez E et la masse virtuelle que constitue l'entrez inverseuse de l'amplificateur 10 se charge en fonction de la valeur du signal E et cette charge est recopiée sous l'faction de l'amplificateur différentiel sur la capacité C2. On notera que les bornes interconnectes des capacités C2 et C'2 stockent des charges de signe opposé pour qu'une charge nulle apparaisse sur l'entrée inverseuse. Pendant la phase 4 , les charges sur les capacités C2 et C'2 sont reportes par l'amplificateur différentiel 2 sur les condensateurs C et C'. On notera que dans ce circuit, aucun des points ne se trouve flottant et que les potentiels sont bien définis à chaque étape et qu'ainsi il ne peut apparattre d'influence de capacités parasites. Ceci est encore conforté par le fait que, pendant la phase * , les bornes deys capacités C2 et C'2 qui ne sont pas vers la masse, passent d'une première masse virtuelle constituée par l'entrée inverseuse de l'amplificateur 10 à une deuxième masse virtuelle constituée par les entres de l'amplificateur 2. Ceci améliore encore les caractéristiques de asymétrie du système. L'interrupteur 11 sert à boucler l'amplificateur 10 pen * dant la phase #* tandis que la capacité commute C2 n'est pas connecte. On notera également que, si l'amplificateur 10 pressente une tension de décalage (tension d'offset), cette tension ne nuit pas au bon fonctionnement du dispositif car elle se retrouve de la même manière sur les capacités C2 et C'2 et est donc élimine lors du transfer vers l'amplificateur 2. La figure 3 représente une variante de réalisation d'un circuit selon la présente invention dans laquelle, comme cela est classique dans le domaine des circuits à capacités commutées, on a remplacé le système à simple échantillonnage représenté en figure 2 par un système à double échantillonnage pour éviter la présence de temps morts. Ce circuit ne sera pas décrit en détail car il sera facilement compris de l'homme de l'art. De mêmes références qu'en figure 2 représentent de mêmes éléments, les éléments rajouts pour la fonction de double échantillonnage étant repérés par l'indice s.La seule différence à part cette symtrisation est que, dans le circuit de la figure 3, le commutateur 11 est suppri m puisque la sortie et l'entrez inverse use de l'amplificateur 10 sont toujours couples ou bien par la capacité C2 ou bien par la capacité C25. La figure 4 représente un circuit d'interface entre une entrée differentielle (E+, E ) et une sortie unique S. Ce circuit comprend deux amplificateurs opérationnels 21 et 22 et un certain nombre de capacités commutées. Une capacité C3 est commutée pendant la phase # entre ltentrée (E-) et ltentrée inverseuse de l'amplificateur opérationnel 21 et pendant la phasé entre la masse et cette entrée inverseuse. Une capacité C4 est connectée pendant la phase 9 entre la sortie et l'entrée inverseuse de l'amplificateur 21 et pendant la phase entre la masse et l'entrée inverseuse de l'amplificateur 22.Une capacité C5 est connectée pendant la phase $ entre la sortie de l'amplificateur 21 * et la masse et pendant la phase entre cette sortie et l'entrez inverseuse de cet amplificateur. Une capacité C6 est connectée pendant la phase entre l'entrée E+ et la masse et pendant * la phase + entre la sortie et l'entrez inverseuse de l'amplifi- cateur 22. Une capacité C* est connectée pendant la phase f entre la sortie et l'entrée inverseuse de l'amplificateur 22 et * pendant la phase f entre la sortie de cet amplificateur et la masse. Le fonctionnement de ce circuit est le suivant. Pendant la phase la tension sur l'entrée E+ est stockée sous forme daune charge aux bornes de la capacité commutée C6 La tension sur l'entrez E est stocke sur la capacité C3, et, en raison de la présence de l'amplificateur opérationnel 21, sur la capacité C4 et sur la capacité C5. Pendant ce temps, la capacité C* assure une réfaction entre l'entée et la sortie de l'amplif i- cateur 22 qui n'est par ailleurs pas connecte. Pendant la phase , principalement, les charges stoc kees sur les capacités C6 et C4 se trouvent respectivement connec tées entre l'entrez inverseuse de l'amplificateur 22 et la masse et entre la-sortie et l'entrée inverseuse de cet amplificateur. Pendant ce temps, pour la conservation des charges, la capacité C* est connectée entre la sortie de l'amplificateur 22 et la masse alors que la capacité C5 est connecte entre la sortie et l'entrée inverseuse de l'amplificateur 21 et que la capacité C3 est connectee entre l'entrée inverseuse de l'amplificateur 21 et la masse. (le rale de cette capacité C3 est le stockage de la tension de décalage, ou tension d'offset, de l'amplificateur 21). Ainsi, pendant la phase f on stocke sur les capacités commutées C4 et C6 des charges correspondant aux entrées E+ et È et, lors de la phase ces charges se retrouvent dans une configuration symétrique de celle exposée précédemment dans le cas d'une transformation d'entre unique en sortie différentielle. A nouveau, aucun point n'est laisse flottant lors d'une phase du fonctionnement et les bornes des capacités commutes sont toujours connectées soit à la masse soit au signal que l'on veut transformer, soit à des noeuds correspondant à des masses virtuelles. Le circuit de la figure 5 correspond au circuit de la figure 4 dans le cas où on adopte un montage à double échantil- lonnage de façon classique. Ce circuit n'est à nouveau pas décrit en détail mais se déduit immédiatement du circuit de la figure précédente comme cela sera compris de l'homme de l'art habitue aux circuits a capacités commutées. REVENDICATIONS 1. Circuit d'interface à capacités commutées permettant de fournir deux charges égales et opposes correspondant à un signal sur une borne d'entrée, caractérisé en ce que lesdites charges sont, pendant une première phase, stockées sur deux capacités commutes dont l'une (C'2) est disposée entre ladite borne d'entrée (E) et une première entrée (-) d'un amplificateur opra- tionnel (10) ayant sa deuxième entrée (+) à un potentiel de référence, et dont l'autre (C2) est disposée entre la sortie et la première entre de l'amplificateur opérationnel. 2. Circuit d'interface à capacités commutes permettant de fournir deux charges égales et opposées correspondant à un signal sur une borne d'entrée, caractérisé en ce qu'il comprend - un amplificateur opérationnel (10) - une première capacité commutée (C'2) ; - une deuxième capacité commutée (C2) de sorte que, pendant une première phase (), la premiere capacité commutée est connectée entre la borne d'entrée et l'entrée inverseuse de l'amplificateur opérationnel et, pendant une deuxième phase ( ), une borne de chacune des capacités commutées est à la masse et l'autre borne constitue une borne de sortie. 3. Circuit d'interface à capacités commutées permettant de fournir un signal unique à partir de deux signaux sensiblement égaux et opposés, caractérisé en ce que des charges correspondant à chacun desdits signaux sont stockes pendant une première phase () sur deux capacités commutées telles que, pendant une deuxième phase- ($*) : l'une (C4) est disposée entre la masse et l'entrée inverseuse d'un amplificateur opérationnel (22), et l'autre (C6) est disposée entre la sortie et l'entrée inverseuse dudit amplificateur opErationnel (22). 4. Circuit d'interface à capacités commutées permettant de fournir un signal unique à partir de deux signaux sensiblement égaux et opposés apparaissant sur des première et deuxième entrées, caractérisé en ce qu'il comprend un premier (22) et un second (21) amplificateur opérationnel et des première à quatrième capacités commutes telles que, - pendant une première phase (#) la première capacité commutée (C6) est connecte entre la première entre (E+) et la masse ;; . la deuxième capacite commutée (C4) est connectée entre la sortie et l'entrez inverseuse du deuxième amplificateur opera- tionnel . la troisième capacité commutée (C3) est connecte entre la deuxième entre (E-) et l'entrez inverseuse du deuxième amplificateur oprationnel opérationnel la quatrième capacité commutée (C5) est connectée entre la sortie du deuxième amplificateur opérationnel et la masse - pendant une deuxième phase (#*) . la première capacite commutée (C6) est connectée entre l'entrée inverseuse et la sortie du premier amplificateur opéra- tionnel ; ; . la deuxième capacité commutée (C4) est connectée entre l'entree inverseuse du premier amplificateur opérationnel et la masse.