FR 2641143 A1 19900629 FR 8817220 A 19881227 AMPLIFICATEUR TAMPON DE SORTIE EN TECHNOLOGIE BIPOLAIRE La présente invention concerne les circults-intégrés bipolaires, et plus particulièrement un amplificateur tampon (en anglais "buffer") de sortie, capable de fournir en sortie des signaux logiques à fréquence élevée. Les signaux logiques doivent être fournis par l'amplificateur selon un gabarit qui fixe les fourchettes de potentiel correspondant au niveau logique bas et au niveau logique haut. De manière classique, pour un circuit de type ECL (de l'anglais "Emitter Coupled Logis"), dans lequel les sorties de niveau logique se font sur l'émetteur d'un transistor dont le collecteur est à la masse, les niveaux de potentiel sont les suivants - le potentiel d'alimentation haut est la masse 9 zéro volt; - le potentiel d'alimentation bas est un potentiel négatif d'environ - 5 volts, par exemple -5,2 volts; - le niveau logique haut (niveau 1) est défini par un potentiel nominal de - 0,8 volts pouvant varier dans une fourchette de 0,1 å 0,2 volts de part et d'autre de cette valeur nominale;; - le niveau logique bas (niveau 0) est défini par un potentiel nominal de - 1,6 volt pouvant également varier dans une fourchette de une ou plusieurs centaines de millivolts autour de cette valeur. Un amplificateur tampon classique en technologie bipolaire ECL est représenté å la figure 1: il comprend essentiellement un amplificateur différentiel suivi d'un transistor monté en émetteur suiveur. L'amplificateur différentiel comprend deux branches en parallèle; l'une comprend un transistor bipolaire NPN Q1 dont le collecteur est å la masse (borne A); l'autre comprend un transistor bipolaire NPN Q2 dont le collecteur est relié par un résistance R1 å la masse et dont l'émetteur est relié å l'émetteur de Q1; les émetteurs sont reliés 9 une source de courant qui est constituée ici par un ensemble en série d'un transistor Q3 (dont le collecteur est relié aux émetteurs de Q1 et Q2) et d'une résistance R2 reliée å une borne négative B d'alimentation du circuit; la base de Q3 est reliée å un potentiel de référence Vref pour que Q3 se comporte en source de courant. Les bases des transistors Q1 et Q2 jouent le rôle d'entrées de l'amplificateur différentiel et d'entrées de l' amplificateur tampon. Ces entrées sont désignées par Vin et Vinb sur la figure 1; deux types de signaux d'entrée sont possibles soit des signaux logiques complémentaires sur les entrées Vin et Vinb, soit un signal logique sur l'une des entrées seulement, l'autre étant maintenue à un potentiel de référence intermédiaire entre les niveaux logiques de potentiel appliqués å la première entrée. La sortie de l'amplificateur différentiel est prise sur le collecteur de Q2; elle est reliée à la base d'un transistor Q4 monté en émetteur suiveur, c 'est-à-dire un transistor dont le collecteur est å la masse. La sortie S de l'amplificateur tampon est prise sur l'émetteur du transistor suiveur Q4. En fonctionnement, l'amplificateur tampon ainsi décrit attaque un ou plusieurs circuits non représentés, dont le comportement peut être modélisé par une résistance de charge RCH en parallèle avec une capacité de charge CL. Cette résistance et cette capacité sont sftuees entre la sortie S de l'amplificateur et une borne d'alimentation négative D qui peut être ou non au même potentiel que la borne B. Lorsque le signal logique à l'entrée de l'amplificateur rend conducteur le transistor Q1 et bloque le transistor Q2, le transistor Q4 voit sa base pratiquement au potentiel de la masse; il est conducteur; son émetteur est donc à un potentiel d'environ 0,8 volts (chute de tension directe base-émetteur d'un transistor bipolaire classique au silicium). Le niveau de sortie sur la borne S est le niveau logique haut. Lorsque le signal logique à l'entrée bloque le transistor Qi et rend conducteur le transistor Q2, le potentiel de l'émetteur de Q4 (qui est encore conducteur) est - 0,8 volts diminué de la chute de tension Rili dans la résistance R1. Le courant Il dans R1 est le courant fourni par la source de courant Q3, R2. Le potentiel Vref et la résistance R2 sont choisies pour obtenir un courant Il désiré dans R2 donc dans R1; la résistance R1 est choisie pour que la chute de tension Rili soit de 0,8 volt; on obtient sur la sortie S un niveau logique bas de - 1,6 volts. Cette structure très classique d'amplificateur tampon a l'avantage de ne comporter que peu de transistors et résistances, mais les simulations ont montré que la fréquence des signaux logiques que l'on peut transmettre de l'entrée vers la sortie de l'amplificateur est limitée. Pour une charge capacitive de 10 picofarads et une charge résistive de 100 ohms, la fréquence transmissible ne dépasse pas 300 MHz en pratique. On s'est aperçu que la limitation de fréquence est principalement due au temps de descente important du niveau logique haut vers le niveau bas, alors que le temps de montée parait satisfaisant. Le temps de descente est notamment dû å ce que la charge capacitive CL, chargée lors de l'établissement d'un niveau logique haut, ne peut se décharger qu'à travers la résistance RCH. Selon l'invention, on cherche à améliorer la structure de l'amplificateur tampon pour pouvoir le faire fonctionner correctement avec des signaux logiques d'entrée de fréquence plus élevée. On propose pour cela un amplificateur tampon comprenant - un amplificateur différentiel d'entrée et un transistor de sortie monté en émetteur suiveur, ayant son collecteur relié à une première borne d'alimentation, son émetteur relié à la sortie de l'amplificateur tampon, et se base reliée à une sortie de ltamplificateur différentiel - un transistor de rappel ayant son émetteur relié å une autre borne d'alimentation, son collecteur relié à la sortie de l'amplificateur tampon, et sa base reliée par l'intermédiaire d'une capacité à une autre sortie de l'amplificateur différentiel, - un moyen de polarisation continue de la base du transistor de rappel, pour maintenir ce transistor légèrement conducteur en permanence. Le transistor de rappel a pour fonction de rappeler plus vite vers l'état logique bas la sortie de l'amplificateur tampon lors d'une transistion de la sortie du niveau haut vers le niveau bas. Pour cela, ce transistor est mis en conduction forte lors de cette transition; il crée alors un chemin de courant de décharge rapide pour la capacité CL de la charge. Le transistor de rappel est commandé par l'amplificateur différentiel de manière à recevoir une impulsion de courant transitoire ( & travers la capacité) lors de la transition du niveau haut vers le niveau bas. La polarisation continue du transistor de rappel permet l'écoulement d'un courant de décharge de la capacité de liaison entre l'amplificateur différentiel et le transistor de rappel, après chaque impulsion de rappel à l'état bas. Le moyen de polarisation est de préférence constitué par un transistor monté en diode et parcouru par un courant constant; ce transistor et le transistor de rappel sont montés en miroir de courant de telle sorte que le transistor de rappel recopie le courant dans le transistor monté en diode. Par transistor monté en diode, on entend un transistor ayant sa base et son collecteur réunis. Par miroir de courant, on entend plus spécialement un montage dans lequel les bases des deux transistors sont reliées sinsi que leurs émetteurs. De préférence toutefois, pour éviter que les impulsions ne soient dérivées dans le transistor monté en diode lors des transitions logiques de signaux, on prévoit une résistance entre la base du transistor monté en diode et la base du transistor de rappel. L'amplificateur différentiel a de préférence deux sorties complémentaires, l'une commandant le transistor de sortie monté en émetteur suiveur et l'autre commandant le transistor de rappel. On pourrait toutefois prévoir que le transistor de rappel soit commandé par la même sortie que le transistor suiveur mais avec interposition d'un montage inverseur logique entre cette sortie et le transistor de rappel. Dans un exemple de réalisation, un transistor supplémentaire monté en suiveur est interposé entre la sortie de l'amplificateur différentiel et le transistor de rappel. L'amplificateur tampon selon l'invention peut être un amplificateur symétrique å deux sorties complémentaires. Il comporte alors un amplificateur différentiel à deux sorties complémentaires et deux transistors de sortie montés en suiveur, commandés chacun par une sortie respective de l'amplificateur différentiel. Il comporte aussi deux transistors de rappel, chacun connecté à une des sorties de l'amplificateur tampon. Chaque transistor de rappel est commandé, à travers une capacité respective, par une sortie respective de l'amplificateur différentiel. Le moyen de polarisation des transistors de rappel peut être commun aux deux. Dans un autre exemple de réalisation, pour une réalisation symétrique avec deux sorties complémentaires, on prévoit pour chaque sortie de l'amplificateur tampon un transistor de sortie suiveur, un transistor de rappel dont la base est commandée par une capacité, et en outre un transistor suiveur intermédiaire, entre une sortie de l'amplificateur différentiel et la capacité. Un moyen de polarisation commun des deux transistors de rappel est prévu; ce moyen de polarisation peut d'affleures servir aussi de source de polarisation pour deux sources de courant en série chacune avec un transistor suiveur intermédiaire respectif. On notera que l'amplificateur ne nécessite dans tous les cas qu'une seule alimentation, entre une borne positive (masse) et une borne négative. D'autres caractéristiques et avantages de l'invention apparaitront å la lecture de la description détafllée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1, déjà décrite, représente un amplificateur tampon de structure classique; - la figure 2 représente un schéma de base de l'amplificateur selon l'invention; - la figure 3 représente une variante de réalisation; - la figure 4 représente une variante pour amplificateur symétrique; - la figure 5 représente une autre variante pour amplificateur symétrique. Par rapport å la figure 1 déjà décrite, l'invention. propose de rajouter les éléments suivants (figure 2) : d'une part un transistor Q5 de rappel à l'état bas, rendu fortement conducteur lors des transitions de sortie du niveau haut vers le niveau bas, et d'autre part un moyen de polarisation continue de la base de ce transistor. Le transistor Q5 est un transistor dont le collecteur est relié à la sortie S, dont l'émetteur est relié au potentiel bas (point B) de l'alimentation, et dont la base est commandée par l'amplificateur différentiel d'entrée (transistors Q1, Q2) à travers une capacité C. Dans l'exemple représenté, la capacité C est connectée entre la base du transistor de rappel Q5 et une sortie de l'amplificateur différentiel. Cette sortie est complémentaire de celle qui attaque le transisor Q4, de manière que le transisor Q5 soit rendu fortement conducteur lors des fronts descendants de la sortie S, c'est-8-dire lors des fronts descendants appliqués à la base du transistor de sortie Q4. On remarquera qu'on a rajouté une résistance R3 entre la masse A et le collecteur du transistor Qi, résistance qui n'était pas présente (mais qui aurait pu l'être) dans le schéma de la figure 1. Cette résistance permet de prélever sur le collecteur de Qi un signal de sortie complémentaire du signal de sortie prélevé sur le collecteur de Q2. La base du transistor Q4 est attaquée par l'une des sorties (ici le collecteur de Q2) et la base du transistor Q5 est attaquée (à travers la capacité C) par l'autre sortie (collecteur de Q1). La base du transistor Q5 est par ailleurs polarisée en courant continu de la manière suivante: un transistor Q6 monté en diode est parcouru par un courant de polarisation constant défini par une résistance R4; le transistor Q4 et la résistance R4 sont reliés en série entre les bornes d'alimentation A et B. Les transistors Q5 et Q6 sont montés en miroir de courant; le transistor Q5 recopie, éventuellement avec un coefficient multiplicateur correspondant au rapport de géométrie de ces transistors, le courant dans le transistor Q6. Les émetteurs de Q5 et Q6 sont réunis, leurs bases aussi. Toutefois, sans changer la fonction de miroir de courant en régime continu, on prévoit de préférence que les bases sont reliées par l'intermédiaire d'une résistance R5 de quelques centaines d'ohms qui a pour fonction d'éviter que les impulsions transmises par la capacité C ne se transmettent aussi intégralement à la base du transistor Q6. Lors d'une transition logique à l'entrée Vin, Vinb, l'amplificateur différentiel d'entrée bascule. Pour une transition correspondant au passage vers le niveau haut en sortie, l'impulsion transmise à la capacité C est négative et tend A bloquer le transistor Q5, ce qui n'a pas d'effet sur la sortie. Pour une transition correspondant au passage de la sortie vers le niveau bas, le transistor Q5 reçoit une impulsion positive qui le rend fortement conducteur et permet une décharge rapide du potentiel de la sortie S. Lorsque l'impulsion se termine, le transistor Q5 reste légèrement conducteur grace à sa polarisation de base. La capacité C peut se décharger à travers la résistance R5 et la base de Q5. La figure 3 représente une variante de réalisation de l'amplificateur tampon. Dans, cette variante, la capacité C n'est pas connectée directement à une sortie de l'amplificateur différentiel; mais un transistor Q7 monté en émetteur suiveur est intercalé entre cette sortie et la capacité C. Plus précisément, le collecteur de Q1 est relié à la base de Q7. Le collecteur de Q7 est å la masse (point A), et la capacité C est connectée entre l'émetteur de Q7 et la base de Q5. L'émetteur de Q7 est par ailleurs relié å une source de courant de polarisation, constituée ici par un transistor Q8 et une résistance R6 (analogue å la source de courant Q3, R2); la base de Q8 peut être polarisée par la source de tension Vref. Le transistor suiveur Q7 a pour rôle de constituer une source de faible impédance interne pour fournir les impulsions de transition de niveau å la capacité C. La figure 4 représente un schéma d'amplificateur tampon dans le cas où on désire deux sorties S et S' fournissant des niveaux logiques complémentaires, au lieu d'une seule. Le schéma est établi à partir du schéma de la figure 2. Les éléments Q4 et Q5, C, R5 relatifs à la sortie S sont doublés par un montage complémentaire correspondant Q'4, Q'5, C', R'5, relatif à une sortie complémentaire S'. Les éléments du montage original qui sont commandés par une des sorties de l'amplificateur différentiel sont commandés par l'autre sortie dans le montage complémentaire. On notera qu'un seul transistor de polarisation continue Q6, avec sa résistance R4, sert au montage originel et au montage complémentaire: la base du transistor Q6 est reliée par une résistance R5 à celle du transistor Q5 et par une résistance R'5 å celle du transistor Q'5. Enfin, la figure 5 représente une combinaison des montages de la figure 4 et de la figure 3, c'est-å-dire qu'on a å la fois un montage symétrique avec des sorties S et S', et l'incorporation de transistors suiveurs Q7 et Q'? intercalés entre les sorties de l'amplificateur différentiel et les capacités C et C'. On notera que les transistors Q7 et Q'7 sont alimentés en courant par des transistors Q8 et Q'8 respectivement: Q8 est en série avec Q7 entre les bornes d'alimentation A et B; de même Q'8 est en série avec Q'7 entre A et B. Q8 et Q'8 sont montés en miroir de courant avec Q5 et Q'5 respectivement. Cela permet de minimiser la consommation de courant par les chemins Q?, Q8 et Q'?, Q'8. On a pu vérifier que la mise en oeuvre de l'invention permettait de doubler la fréquence des signaux logiques d'entrée, sans dégradation substantielle des signaux de sortie et sans augmentation notable de la consommation. REVENDICATIONS 1. Amplificateur tampon comprenant un amplificateur différentiel d'entrée (Q1, Q2, Q3) et un transistor de sortie (Q4) monté en émetteur suiveur, ayant son collecteur relié à une première borne d'alimentation (A), son émetteur relié à la sortie (S) de l'amplificateur tampon, et sa base reliée à une sortie de l'amplificateur différentiel, caractérisé en ce qu'il comprend en outre - un transistor de rappel (Q5) ayant son émetteur relié à une autre borne d'alimentation (B), son collecteur relié à la sortie de l'amplificateur tampon, et sa base reliée par l'intermédiaire d'une capacité (C) à une autre sortie de l'amplificateur différentiel, - un moyen (Q6, R4) de polarisation continue de la base du transistor de rappel, pour maintenir ce transistor légèrement conducteur en permanence. 2. Amplificateur tampon selon la revendication 1, caractérisé en ce que le moyen de polarisation comprend un transistor (Q6) monté en diode et parcouru par un courant constant. 3. Amplificateur selon la revendication 2, caractérisé en ce que le transistor monté en diode (Q6) et le transistor de rappel (Q5) sont montés en miroir de courant de telle sorte que le transistor de rappel recopie le courant dans le transistor monté en diode. 4. Amplificateur selon la revendication 3, caractérisé en ce qu'une résistance (R5) est intercale entre la base du transistor monté en diode (Q6) et la base du transistor de rappel (Q5). 5. Amplificateur selon l'une des revendications 1 å 4, caractérisé en ce que l'amplificateur différentiel comporte deux sorties complémentaires, l'une commandant le transistor de sortie (Q4) monté en émetteur suiveur et l'autre commandant le transistor de rappel (Q5). 6. Amplificateur selon la revendication 5, caractérisé en ce qu'il comporte un transistor supplémentaire (Q7) monté en suiveur est interposé entre une sortie de l'amplificateur différentiel et le transistor de rappel. 7. Amplificateur tampon selon l'une des revendications précédentes, caractérisé en ce qu'il possède deux sorties complémentaires (S et S'), un amplificateur différentiel à deux sorties complémentaires et deux transistors de sortie (Q4, Q'4) montés en suiveur, commandés chacun par une sortie respective de l'amplificateur différentiel, deux transistors de rappel (Q5, Q'5), chacun connecté à une des sorties de l'amplificateur tampon, chaque transistor de rappel étant commandé, & travers une capacité respective (C, C'), par une sortie respective de l'amplificateur différentiel. 8. Amplificateur tampon selon la revendication 7, caractérisé en ce qu'il comporte un moyen de polarisation continue (Q6, R4) commun aux deux transistors de rappel. 9. Amplificateur selon la revendication 8, caractérisé en ce qu'il comporte, pour chaque sortie de l'amplificateur, un transistor suiveur intermédiaire, entre une sortie respective de l'amplificateur différentiel et la capacité correspondante.