FR 2636765 A1 19900323 FR 8812385 A 19880922 DISPOSITIF POUR DIMINUER LES PERTES DE MéMOIRES ANALOGIQUES UTILISANT DES CIRCUITS ECHANTILLONNEURS-BLOQUEURS DESCRIPTION La présente invention concerne un dispositif pour diminuer les pertes de mémoires analogiques utilisant des circuits echantillonneurs-bloqueurs. Ce dispositif s'applique à la mesure de différences d'amplitude d'un signal analogique. On utilise généralement les circuits echantillonneursbloqueurs pour mémoriser temporairement (quelques millisecondes au pLus) une valeur analogique d'un signal d'entrée préalablement échantillonné en un temps court (3/us), Les échantillonneurs-bloqueurs, connu dans l'~tat de la technique, utilisent une capacité qui, une fois chargée à la valeur du signal d'entrée, doit avoir Le moins de fuite possible pendant toute la durée de mémorisation. Il est impossible de supprimer totalement Les courants de fuite et la valeur analogique que l'on veut conserver se trouve alors affectée d'une erreur qui augmente avec la durée de mémorisation.La vitesse de perte de mémoire ("Droop rate" en terminologie anglo-saxonne) Limite la durée de mémorisation des échantillonneurs-bloqueurs. La vitesse de perte de mémoire s'exprime en volts/seconde (V/s). On peut diminuer la vitesse de variation de L'erreur sur la valeur analogique à mémoriser en augmentant la valeur de la capacité de stockage mais on augmente en conséquence les courants nécessaires à la charge de La capacité et donc la vitesse d'acquisition du signal diminue. Le dispositif selon t'invention permet de remédier à ces inconvénients. Il permet notamment, sans augmenter la valeur de la capacité de stockage (usuelLement inférieure ou égale à 1,5nF) et donc en maintenant une durée d'échantilLonnage rapide environ 3 > ss), de gagner un facteur 1000 sur la durée de mémorisation. La durée de mémorisation, dans un dispositif selon l'invention peut etre de quelques centaines de secondes. La mémoire analogique selon l'invention convient parfaitement à une application à la mesure de différences d'amplitude d'un signal, les amplitudes dont on fait la différence étant séparées par un intervalle de temps supérieur ou égal à Is, par exemple. Cette utilisation est décrite dans La demande de brevet français n0Z1.4.###u.###4iéposée Le meme jour et au nom du même demandeur. De manière plus précise, l'invention a pour objet un dispositif pour diminuer les pertes de mémoires analogiques utilisant des circuits échantillonneurs-bloqueurs. Ce dispositif comprend : - un premier circuit echantillonneur-bloqueur recevant sur une entrée El un signal à mémoriser, sur une entrée E2 un signal de commande, et dé Livrant pendant une durée de blocage un signal reflétant le signal à mémoriser échantillonné sur une sortie S1, - un second circuit échantillonneur-bloqueur inverseur relié par une entrée E3 à la sortie SI du premier échantillonneur bloqueur, recevant sur une entrée E4 le meme signal de commande que celui reçu par l'entrée E2 du premier circuit échantillonneur-bloqueur, et délivrant pendant la durée de blocage sur une sortie S3, un signal reflétant le signal inverse délivré sur la sortie SI, - un circuit amplificateur de gain g et inverseur relie par une entrée E5 à la sortie S3 du second circuit échantillonneur bloqueur et délivrant un signal amplifie et inversé sur une sortie S4, - un circuit réalisant une sommation relié par une entrée E7 à la sortie S4 du circuit amplificateur et inverseur et par une entrée E6 à la sortie 51 du premier échantillonneur bloqueur, ledit circuit réalisant une sommation et fournissant un signal proportionnel au signal à mémoriser sur une sortie S6, pendant la durée de blocage des circuits échantillonneurs-bloqueurs. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre purement illustratif et nullement Limitatif en référence aux figures annexées, dans lesquelles - la figure 1 représente schématiquement une mémoire analogique selon l'invention, - La figure 2 représente schématiquement la réalisation d'un circuit echantillonneur-bloqueur utilise dans un dispositif selon l'invention. La figure 1 représente schématiquement une mémoire analogique selon l'invention. Un générateur 5 délivre un signal à mémoriser sur une sortie S. Ce signal peut etre une tension Vo. Un premier circuit échantitlonneur-btoqueur 10 est relie par une entrée El à la sortie S du générateur 5. Le premier circuit échantillonneur-bloqueur 10 est réalisé à partir d'un circuit du type HA 5320 distribué par la Société Datel, par exemple. Un mode de réalisation d'un circuit échantillonneur-bloqueur 10 est représenté schématiquement figure 2. L'entrée El est reliée à une entrée E8 d'un circuit du type HA 5320, par exemple, par l'intermédiaire d'une résistance R2 de 10 kn, par exemple. Une entrée E7 du circuit de type HA 5320 est portée à un potentiel de référence, la masse par exemple, par l'intermédiaire d'une résistance R4 de Skns par exemple. Un commutateur (non représenté) interne au circuit de type HA 5320 est commandé par un signal de commande délivré sur une entrée E9 du circuit de type HA 5320. Un séquenceur 20 délivre Le signal de commande sur une sortie S2 reliée à l'entrée E9. Le circuit de type HA 5320 délivre un signal sur une sortie S9. Une résistance R3 de 10 knpar exemple, est reliée en parallèle avec un circuit de type HA 5320. Une capacité de stockage C de 1,5 nF, par exemple, est reliée d'une part à une sortie S8 et d'autre part à la sortie S9 du circuit HA 5320. La capacité de stockage C est montée de manière à constituer un montage intégrateur interne au circuit de type HA 5320. La sortie S9 du circuit de type HA 5320 est reLiée à La sortie S1 du circuit échantillonneur-bloqueur 10. Le signal appliqué sur L'entrée El étant une tension analogique Vo, la sortie S1 est portée, après échantiLLonnage et pendant une durée de blocage, à une tension -Vo+EB+DVI. Le circuit échantillonneur-bloqueur 10 fonctionne en inverseur. EB est une tension parasite dite tension de blocage. Dans un circuit échantillonneur-bloqueur dont Les éléments constitutifs sont disposes de La manière décrite ci-avant et représentée figure 2, la tension EB de blocage est fixe. DVI est une tension qui correspond à L'erreur sur La tension Vo due à la perte de mémoire. DVI est une tension variable au cours du temps : elle est nulle au début du blocage et augmente (en valeur absolue) jusqu'à saturation, au bout d'un certain temps, à une valeur de tension correspondant à une tension d'alimentation du circuit de type HA 5320. La disposition des éléments constituant le circuit de l'échantillonneur-bloqueur 10 fait que La variation de la tension DVI est indépendante de la valeur et du signe de la tension Yo mémorisée. On voit sur la figure 1 que la sortie S1 du premier circuit échantillonneur-bloqueur 10 est reliée à une entrée E3 d'un second échantillonneur-bloqueur 30. Ce second circuit échantillonneur-bloqueur 30 est réalisé de manière identique au premier circuit échantillonneur-blocjueur 10 ; les valeurs des résistances et d'une capacité ajoutée à un circuit de type HA 5320, par exemple, ainsi que la disposition de ces éLéments sont les mêmes que pour la réalisation du premier circuit échantillonneur-bloqueur 10. L'échantillonnage et Le blocage du second circuit échantillonneur-bloqueur 30 sont commandés par le signal de commande que délivre le séquenceur 20. La sortie S2 du séquenceur 20 est reliée à une entrée E4 du second circuit échantitlonneur- bloqueur 30. Le signal de commande issu du séquenceur 20 est commun pour le premier et le second circuits échantillonneurs-bloqueurs 10, 30. Il en résulte que la valeur de la tension ES de blocage est la meme pour le premier et le second circuits échantillonneurs-bloqueurs 10, 30. IL en résulte d'autre part que Le premier et le second circuits échantiLlonneurs-bloqueurs 10, 30 échantillonnent simultanément Le signal délivré sur leurs entrées El et E3 respectives : L'entrée El est portée à La tension Vo, L'entrée E3 est portée à la tension -Vo+EB qui est la tension de sortie du premier circuit échantillonneur-bloqueur 10 (en début de blocage la tension DVI de perte de mémoire est nulle). Le signal de commande d'échantillonnage correspond à un créneau de tension, qui peut etre négatif, et de durée 3fus, par exemple. Pendant cette durée, les commutateurs internes aux circuits HA 5320 mis en jeu dans la réalisation des premier et second circuits échantillonneurs-bloqueurs sont fermés. Le second circuit échantillonneur-bloqueur 30 délivre sur une sortie S3, après échantillonnage et pendant une durée de blocage, une tension Vo+EB-EB+DV2, soit Vo+DV2. Le second circuit échantillonneur-bloqueur 30 fonctionne en inverseur. La tension ES de blocage est la meme pour Les deux circuits échantillonneurs-bloqueurs, c'est pourquoi les tensions ES de blocage provenant de l'un et L'autre des circuits échantillonneurs-bloqueurs 10, 30 se compensent. DV2 est une tension qui correspond à l'erreur sur une tension mémorisée due à la perte de mémoire. DVZ est variable en fonction du temps : elle est nulle en début de blocage puis augmente (en valeur absolue) pour se saturer, au bout d'un certain temps, à une valeur d'une tension d'alimentation du circuit de type HA 5320 utilisé dans le circuit échantillonneur- bloqueur. La variation de la tension DV2 est indépendante de la valeur et du signe de la tension -Vo+EB appliquée sur L'entrée E3 du second échantillonneur-bloqueur 30. Chacun des circuits de type HA 5320 utilisés dans Les circuits échantillonneurs-bloqueurs 10, 30 nécessite l'emploi de deux alimentations (non représentées) délivrant des tensions de +15V et -15V, par exemple. La sortie S3 du second circuit échantillonneur-bloqueur 30 est reliée à une entrée ES d'un amplificateur 40 de gain g, cet amplificateur est aussi un inverseur. L'amplificateur inverseur 40 délivre sur une sortie S4 et pendant la durée de blocage des circuits échantillonneurs- bloqueurs 10, 30, un signal égal à -gVo-gDV2, par exemple. Le gain g est réglable, on peut donc faire en sorte que : DV1 = gDV2. Le signal délivré sur la sortie S4 est donc égal à -gVo-DVî. Dans le cas où Le premier et Le second circuits échantillonneurs-bloqueurs sont appairés, c'est-à-dire qu'on les sélectionne de manière telle que DVI ait les memes variations au cours du temps que DV2, g est pris égal à 1. Les sorties S4 et SI sont reliées respectivement à une entrée E7 et E6 d'un circuit 50 réalisant une sommation. Dans l'exemple propose où Le signal à mémoriser est une tension Vo, Le circuit 50 réalisant une sommation délivre, pendant Le temps de blocage des deux circuits échantillonneurs-bloqueurs 10, 30, une tension égaLe à : Vox(I+g)/2 - EB/2 Le circuit 50 réalisant une opération de sommation fonctionne en inverseur. Le ci cuit 50 réaLisant une sommation opère une division par deux de la somme obtenue. Le signal obtenu après sommation contient la tension EB/2 moitié de la tension blocage ; cette tension EB/2 qui est fixe peut etre compensée par un réglage d'un potentiomètre (non représenté) prévu à cet effet et compris dans le circuit 50 réalisant une sommation, ce potentiomètre est couramment appelé "potentiomètre d'offset". Ainsi, on obtient sur la sortie S6 du circuit 50 réalisant une sommation, pendant la durée de blocage des circuits échantilLonneurs-bLoqueurs un signal proportionnel au signal à mémoriser ; un facteur de proportionnalité égal à (1+9)/2, par exemple, est égal à dans le cas où les deux circuits echantillonneurs-bloque sont appairés. La mémoire anaLogique selon l'invention présente une vitesse de perte de mémoire de L'ordre de 100 V/s, par exemple, à comparer avec des performances de L'ordre d'une centaine de mV/s dans des dispositifs selon l'art antérieur. La mémoire analogique selon l'invention convient parfaitement à une application à la mesure de différences d'amplitude d'un signal, les amplitudes dont on fait La différence étant séparées par un intervalle de temps supérieur ou egal à 20s, par exemple. Pour cette application, on relie en parallèle avec La mémoire analogique, un potentiomètre P5. De manière plus précise, une entrée EP du potentiomètre P5 est reliée à la sortie S du générateur 5. Une entrée ER du circuit 50 réalisant une sommation est reLiée à une sortie SP du potentiomètre P5. Cet ajout pour application à la mesure de différence est représenté schématiquement en tiretés sur la figure 1. Les circuits échantillonneurs-bloqueurs 10, 30 étant appairés, le signal déLivré sur La sortie S6 du circuit 50 réalisant une sommation est nul immédiatement après un échantillonnage. Le potentiomètre P5 permet d'équiLibrer Les gains appliqués aux signaux délivrés sur L'entrée ER avec ceux des signaux délivrés sur les entrées E6 et E7. Immédiatement avant un échantillonnage, le signal délivré sur La sortie S6 est égal à une différence d'amplitude du signal à mesurer, cette différence étant effectuée pendant un intervalle de temps Cgal à la durée de blocage des échantillonneurs-bloqueurs 10 et 30. Le système ne délivre pas de signal significatif sur La sortie S6 pendant la durée d1échantillonnage, cette durée est appelée "temps mort" de la mesure, elle est de 3 s, par exemple, dans le cas de L'emploi de circuit HA 5320. Ce "temps. mort" est de durée négLigeable par rapport aux intervalles de temps de 1s ou plus, par exemple, intervenant lors de la mesure d'une différence d'amplitude. Le signal délivré sur la sortie S6 est analysé puis traité par des moyens d'analyse et de traitement 60 reliés à la sortie S6 du circuit 50 réalisant une sommation par une entrée E. Ces moyens d'analyse et de traitement peuvent etre un amplificateur-codeur relié à un micro-ordinateur. Les mémoires analogiques selon l'invention présentent bien une faible vitesse de perte de mémoire (100 -V/s). De plus, l'ensemble du dispositif se prête à l'intégration, ce qui est un avantage supplémentaire. REVENDICATION Dispositif pour réduire les pertes de mémoires anatogiques utilisant des circuits echantillonneurs-bloqueurs, caractérisé en ce qu'il comprend : un premier circuit échantillonneur-bloqueur (10) recevant sur une entrée El un signal à mémoriser, sur une entrée E2 un signal de commande, et délivrant sur une sortie S1, pendant une durée de blocage un signal reflétant le signal à mémoriser échantilLonné, un second circuit échantillonneur-bloqueur inverseur (30) relié par une entrée E3 à la sortie S1 du premier echantillonneur bloqueur, recevant sur une entrée E4 le même signal de commande que celui reçu par L'entrée E2 du premier circuit échantillonneur-bLoqueur (10), et délivrant sur une sortie S3, pendant la durée de blocage un signal reflétant le signal inversé délivré sur ta sortie S1, un circuit (40) amplificateur de gain g et inverseur relié par une entrée E5 à la sortie S3 du second circuit échantillonneur- bloqueur inverseur (30) et délivrant sur une sortie S4, un signal ampLifié et inversé, un circuit (50) réalisant une sommation relié par une entrée E7 aux sorties S4 du circuit (40) amplificateur et inverseur et par une entrée E6 à La sortie S1 du premier circuit échantillonneur-bloqueur (10 > , Ledit circuit (5û) réaLisant une sommation délivrant sur une sortie S6, un signal proportionnel au signal à mémoriser, pendant la durée de blocage des circuits échantillonneurs-bloqueurs (10, 30).