FR 2625630 A1 19890707 FR 8718393 A 19871230 DescriPtion "Circuit déphaseur actif L'invention concerne un circuit déphaseur actif, fonctionnant dans le domaine des hyperfréquences, formé de deux cellules K1 et K2 recevant simultanément un même signal d'entrée VE, chaque cellule X1 ou K2 incluant un étage inverseur A1 un étage suiveur A2 et un réseau R-C, pour former un filtre passe-tout, et fournissant en sortie un signal VS1 et VS2 respectivement, ces signaux de sortie étant de même am- plitude et en quadrature de phase. L'invention trouve son application dans la réalisation de mélangeurs à réjection de fréquence image destinés, par exemple à des têtes de réception de signaux retransmis par satellites artificiels ou de signaux hertziens en général. L'invention trouve aussi son application dans la réalisation de modulateurs quatre phases. Un-circuit déphaseur est connu de la publication intitulée Developmemt of key monolithic circuits to ka-band full MMIC Receivers" par Takashi Ohira et alii dans "IEEE 1987 Microwave and Millimeter Wave Monolithic Circuits Symposium, pp.69-74". Ce circuit connu est constitué de deux cellules. Chaque cellule comprend un transistor à effet de champ, dont la source est reliée à la masse à travers une résistance et dont le drain est relié à une tension continue d'alimentation à travers une résistance de même valeur que celle qui relie la source à la naisse. La source de ce transistor est en outre relié à une capacité, et le drain à une résistance, cette capacité et cette résistance étant couplées par leur seconde ex trinité. Le signal sur le drain du transistor est d'amplitude égale, et en opposition de phase avec le signal présent sur la source du transistor. Dans ces conditions, le réseau R-C. forme un filtre dit passe-tout, le signal de sortie étant disponible au point de couplage de la résistance et de la capacité. Chaque cellule reçoit sur la grille du transistor un même signal d'entrée hautes fréquences. Les valeurs des résis- tances et/ou des capacités sont différentes dans chacune des deux cellules et calculées pour obtenir, à partir de ce signal d'entrée, en sortie des cellules, des signaux présentant entre eux un déphasage de 900 dans un domaine de fréquences désiré. Chacune de ces cellules est équivalente dans son fonctionnement à un étage inverseur et un étage suiveur de même gain sur lesquels est appliqué un signal d'entrée commun, la sortie de l'inverseur étant reliée à la sortie du suiveur par l'intermédiaire d'une résistance et d'un capacité, et la sortie de la cellule étant au point de couplage de cette résistance et de cette capacité. Ce dispositif présente, du fait de ce principe de fonctionnement, plusieurs inconvénients, dont notamment que - il est nécessaire de générer les deux signaux d'égale amplitude et en opposition de phase pour réaliser la fonction passe-tout - le.fonctionnement est sensible à l'impédance de sortie des étages inverseurs et suiveurs. En effet, l'impédance de ces étages inverseurs et suiveurs doit être faible devant l'impédance du réseau R-C, pour que les amplitudes des signaux de sortie des cellules soient raisonnablement égales - le fonctionnement est sensible à l'impédance d'entrée de l'étage suivant chaque cellules.En effet, l'impédance de sortie de chacune des cellules est différente du fait des valeurs différentes des résistances et/ou capacités constituant chaque réseau R-C, et l'impédance d'entrée de l'étage suivant correspondant doit être élevée, pour obtenir une égalité satisfaisante entre les amplitudes de sortie de chaque cellule passe-tout. Aux inconvénients précités, s'ajoute encore un inconvénient dû au mode de réàlisation particulier du circuit connu du document cité - le fonctionnement est dégradé du fait que les signaux disponibles sur le drain et la source du transistor de chaque cellule ne sont pas rigoureusement d'égale amplitude et ne sont pas rigoureusement en opposition de phase. Cet inconvénient résulte de la mise en oeuvre particulière des fonctions de type suiveur et inverseur en n'utilisant dans ce circuit connu qu'un seul transistor, le signal inversé étant disponible sur le drain du transistor, et le signal non inversé sur la source. Compte tenu des inconvénients exposés ci-dessus, il s'ensuit que l'adaptation de l'impédance du réseau R-C à l'impédance de sortie des étages suiveur et inverseur d'une part, et à l'impédance d'entrée de l'étage suivant d'autre part, est très difficile à obtenir, de sorte que - ie fonctionnement du circuit connu n est satisfaisant que sur une bande de fréquence trop étroite pour l'application envisagée, - le fonctionnement du circuit connu est aussi limité à un domaine de fréquences trop basses pour l'application envisagée. C'est pourquoi, la présente invention a pour but de proposer un circuit qui est dénué de ces inconvénients. Ce but est atteint au moyen du circuit décrit dans le préambule, caractérisé en ce que, dans chaque cellule, respectivement Kt, K2 - l'étage inverseur A1 présente un gain double de celui de l'étage suiveur A2, - le signal de sortie hyperfréquences, respecti veaent VS1, VS21 est obtenu par la sommation des signaux de sortie de l'étage suiveur et inverseur, - cet étage inverseur A1 est constitué d'un transistor à effet de champ, respectivement T1, T2 monté en inverseur dont la capacité grille-source, respectivement CGS1, CGS2, est utilisée pour constituer la capacité du réseau R-C, - la résistance du réseau R-C est montée entre l'en trée de l'étage suiveur A2 et la grille du transistor inverseur, - et la valeur de la résistance du réseau R-C, respectivement Ri, R2, est prévue en fonction des capacités CGS11 CGS2 pour fournir des constantes de temps, respectivement T1, T2 permettant d'obtenir, entre le signal d'entrée hyperfréquences VE appliqué sur l'entrée de l'étage suiveur et le signal de sortie hyperfréquences un déphasage qui est 450 et 135 pour K1 et K2 respectivement. Dans ces conditions, la fonction passe-tout réalisée par ce circuit est insensible à l'impédance de sortie de l'étage précédent ce circuit, à l'impédance d'entrée de l'étage suivant le circuit. Dans une réalisation, ce circuit est taractérisé en ce que, pour que l'étage inverseur A1 présente un gain double de celui de l'étage suiveur A2, ce dernier est constitué par un transistor à effet de champ, respectivement T3, T4, dont la largeur de grille a une dimension moitié de celle du transistor T1, T2 constituant l'étage inverseur et dont la tension grille-source est identique. Dans une réalisation du circuit, ce dernier est aussi caractérisé en ce que des tensions grille-source identiques sur le transistor inverseur T1, T2 respectivement, et sur le transistor suiveur T3, T4 respectivement, sont obtenues au moyen d'un circuit de polarisation qui comprend un transistor, respectivement Ts, T6r monté en parallèle sur le transistor suiveur T3, T41 les drains communs étant reliés à une tension de polarisation Eo et les sources communes au drain du transistor inverseur Ti, T21 point commun sur lequel s'effectue la sommation du signal de sortie des étages inverseurs et suiveurs, la grille de ce transistor Ts, Te étant reliée d'une part à une tension de polarisation E1 par l'intermédiaire d'une résistance de polarisation, respectivement RP5 et RP6, et d'autre part au drain du transistor inverseur T1, T2 par une capacité C101 C12 respectivement, circuit de polarisation qui comprend aussi une tension de polarisation E3 à laquelle est reliée la grille du transistor inverseur Ti, T2 par par l'intermédiaire d'une résistance de polarisation respec tivement RP3 et RPc, circuit de polarisation qui comprend encore une tension de polarisation E2 à laquelle est portée la grille du transistor suiveur T3, T, à travers une résistance de polarisation RP2 commune aux deux cellules, l'entrée hyperfréquence VE qui est appliquée sur la grille du transistor suiveur étant isolée en continu par une capacité C11, et une capacité d'isolement en continu respectivement CD1 et CD2 étant en outre disposée entre la grille du transistor inverseur Ti, T2 et la résistance du réseau R-C, R1, R2 respectivexent, les tensions de polarisation Eo, E1, E2, E3 étant ajustées les unes vis-à-vis des autres pour obtenir ladite égalité des tensions grille-source des transistors inverseur et suiveur. Dans ces conditions - des variations des tensions de polarisation les unes par rapport aux autres permettent d'obtenir un réglage fin de l'égalité d'amplitude des signaux de sortie sans modification notable de l'écart de phase - des variations des largeurs de grille des transistors T1, T2, T3, Ts, dans le même rapport, associées à une variation des résistances R1, R2 permettent d'obtenir une variation de l'impédance de sortie du circuit dans une même bande de fréquences - des variations des capacités CD1 et CD2 permettent aussi de minimiser l'écart d'amplitude entre les si gnaule de sortie - des variations des résistances R1, R2 permettent de minimiser l'écart vis-à-vis du déphasage de 90 recherché entre les signaux de sortie. Dans une variante de la réalisation du circuit selon l'invention, ce circuit est caractérisé en ce que dans chaque cellule R1, K2, la résistance du réseau R-C, R1, R2 respectivement, est constitùée par la résistance drain-source d'un transistor à effet de champ1 respectivement TR1, TR2, polarisé de telle sorte que sa tension drain-source est nulle. Dans ces conditions, une variation de la bande de fréquences de fonctionnement du circuit peut être obtenue en agissant sur la tension grille-source de ces transistors TR1, TR2. D'une façon générale le circuit selon l'invention présente, entre autres, les avantages suivants - l'égalité d'amplitude des signaux de sortie du circuit est obtenue avec une précision meilleure que celle du circuit connu, - l'erreur sur le déphasage de 90" voulu entre les deux signaux de sortie est aussi minimisée, - le fonctionnement du circuit selon liinvention est tout à fait insensible aux impédances de sortie et entrée respectivement des étages précédents et suivants, - la fréquence maximale de fonctionnement est beaucoup plus élevée, - la bande de fréquence de fonctionnement est beaucoup plus large, - le circuit peut être réalisé dans des technologies monolithiquement intégrées sur des composés III-V notamment l'arséniure de gallium. L'invention sera mieux comprise au moyen de la description suivante illustrée par les figures annexées dont - la figure la qui représente le circuit déphaseur actif 90" selon l'invention, dans un premier exemple de réalisation, - la figure lb qui représente le schéma équivalent fonctionnel du circuit de la figure la, - la figure îc qui représente le circuit déphaseur selon l'invention, dans un second exemple de réalisation, - la figure 2a qui représente la courbe des varia- tions de la différence de phase A, en degré, entre les deux signaux de sortie du circuit VS1 et VS2, en fonction de la fréquence F en GHz dans le premier exemple de réalisation, - la figure 2b qui représente la courbe des variations de la différence d'amplitude A en dB, entre les deux signaux de sortie du circuit VS1 et VS2, en fonction de la fréquence F en GHz, dans le premier exemple de réalisation, - la figure 3a qui représente les courbes des variations de la différence de phase ## en fonction de la fréquence F pour différentes valeurs de la tension de polarisation E4 dans le second exemple de réalisation, - la figure 3b qui représente les courbes de variations de la différence d'amplitude LA en fonction de la fréquence F pour différentes valeurs de la tension de polarisation E4 dans le second exemple de réalisation, - la figure 4a qui représente les courbes de variations de la différence de phase ', en fonction de la fréquence F dans le second exemple de réalisation, pour différentes valeurs de la tension de polarisation Ei, les autres tensions étant fixes, - la figure 4b qui représente les courbes de variations de la différence d'amplitude A en fonction de la fréquence F dans le second exemple de réalisation, pour différentes valeurs de la tension de plarisation E1, les autres tensions étant fixes. Tel que représenté sur la figure lb, le schéma fonctionnel du circuit selon l'invention comprend deux cellules Kt et K2 sur lesquelles on applique simultanément le même signal d'entrée hyperfréquences VE, et qui fournissent deux signaux hyperfréquences de sortie, respectivement VS1 pour K1 et VS2 pour K2, d'égale amplitude présentant entre eux un déphasage de 90'. Chacune des cellules K1 et K2 comprend un étage inverseur (A1 pour K1 et A1' pour K2) et un étage suiveur (A2 pour K1 et A'2 pour K2). L'entrée hyperfréquence unique VE est appliquée simultanément directement sur l'entrée des étages suiveurs A2, A'2, et à travers une résistance respecti ventent R1, R2 sur l'entrée aes étages inverseurs A1, A'1. Les résistances R1, R2 forment avec les capacités C1, C2 respec vivement, lesquelles sont connectées d'une part à l'entrée des inverseurs K1, A't et d'autre part à la masse, des réseaux R-C.Dans chaque cellule K1, K2, les sorties des étages A1 et A2 et des étages A'1 et A'2 sont couplées pour fournir par sommation les sorties hyperfréquences respectivement VS1 et VS2. Donc, contrairement au circuit connu de l'état de la technique, le réseau R-C est selon l'invention disposé sur l'entrée des étages inverseur-suiveur. Chacune des cellules K1 et K2 a la fonction d'un filtre R-C passe-tout et présente une fonction de transfert exprimée par les relations 1 et 2 du tableau I, dans lesquelles w est la pulsation associée à la fréquence F de fonctionnement et T1 et T2 sont les constantes de temps associées à chacun des filtres respectivement de K1 et K2. Le circuit est prévu de telle sorte que, dans chaque cellule K1, K2, l'étage inverseur présente un gain -2G par rapport à l'étage suiveur qui présente un gain +G. Les fonctions de transfert des cellules K1 et K2 sont alors données par les relations 3 et 4 du tableau I, relations qui sont équivalentes au signe près, aux relations 1 et 2 respectivement, multipliées par le gain G. Dans chacune des cellules K1 et K2, les constantes de temps T1 et T2 sont ajustées pour obtenir un déphasage de 45" entre le signal d'entrée VE et le signal de sortie VS1 de K1, et pour obtenir un déphasage de 135 entre le signal d'entrée VE et le signal de sortie VS2 de K2. Ceci permet d'obtenir un déphasage de 90" entre les signaux VS1 et VS2 sur une large bande de fréquences. L'obtention du déphasage de 45" entre les signaux VE et VS1 et le déphasage de 135 entre les signaux VE et VS2 résulte alors du choix des couples résistance-capacité, qui sont R1-C1 dans K1 et R2-C2 dans K2. Selon l'invention ces caractéristiques sont obtenues au moyen du circuit représenté schématiquement sur la figure la. Telles que représentées sur la figure la dans un premier exemple de réalisation, les cellules K1, K2 comprennent d'abord, pour former l'étage inverseur1 un transistor à effet de champ, respectivement T1, T2 monté en inverseur, la source reliée à la masse, dont la capacité grille-source CGS1, CGS2 respectivement est utilisée pour former la capacité C1, C2 respectivement du réseau R-C. Dans ces conditions, cette capacité est très faible. Les cellules K1 et K2 comprennent ensuite pour former l'étage suiveur, un transistor à effet de champ, respectivement T3 et Ts dont la source est reliée au drain des transistors inverseurs T1, T2 et dont le drain est polarisé par une tension Eo. Les résistances R1, R2 des réseaux R-C sont montées entre les grilles des transistors inverseurs et suiveurs Tx, T3 et T21 Ts respectivement. Les grilles des transistors suiveurs T3, Tq reçoivent le signal d'entrée hyperfréquence VE à travers une capacité d'isolation en continu Cl1. Les signaux de sortie, respectivement VS1 et VS2 hyperfréquences sont disponibles au point de couplage des transistors inverseur-suiveur T1, T3 et T2, Ts, point où s'effectue la sommation du signal à la sortie des étages inverseur A1 et suiveur A2 par sommation des courants respectifs. Pour obtenir de l'étage inverseur un gain double de celui de l'étage suiveur, la largeur de grille des transistors inverseurs est prévue de dimension double de celle des transistors suiveurs. De plus les tensions grille-source sont prévues identiques sur les quatre transistors T1, T2, T3, Tq. Une tension grille-source identique sur tous les transistors suiveurs et inverseurs est obtenue par un circuit de polarisation qui comprend d'abord deux transistors à effet de champ T5 et Te aontés en parallèle sur les transistors suiveurs T3 et T*, leur drain commun étant porté à la tension de polarisation Eo, leur source commune étant reliée au drain du transistor inverseur correspondant T1, T2 respectivement et leur largeur de grille étant de même dimension que celle des transistors T3, Tq. Ce circuit comprend aussi une tension de polarisation E2 à laquelle sont reliées les grilles des transistors inverseurs T3, T4 à travers une résistance de polarisation RP2 qui peut être commune aux deux cellules K1, K2 dans cet exemple de réalisation, une tension de polarisation E3 à laquelle sont reliées les grilles des transistors inverseurs T1, T2 à travers une résistance de polarisation RP3, RP4 respectivement, une tension de polarisation E1 à laquelle sont portées les grilles des transistors montés en parallèle Ts, Te à travers une résistance de polarisation RP5, RP6 respectivement. De plus, les grilles des transistors Ts, Te sont reliées au point de couplage des transistors inverseurs T1, T2 avec les transistors suiveurs T3, T4, à travers une capacité Cio, C12 respectivement.Enfin, une capacité respectivement CD1, CD2 est montée en série avec les résistances R, R2 respectivement entre les grilles des transistors inverseurs et suiveurs T1, T3 d'une part et T2, T4 d'autre part. Ainsi de par sa structure, la cellule passe-tout K1 ou K2 n'est pas perturbée par l'impédance de sortie de l'étage précédent le circuit. En effet, le signal de sortie VS1 ou VS2, est la somme, disponible au point de couplage des transistors inverseur et suiveur, d'un premier signal formé du signal présent sur la grille du transistor suiveur Ts, Ts respectivement amplifié par le gain G de ce dernier, et d'un second signal formé du signal présent sur la grille du transistor inverseur, déphasé par le réseau R-C respectivement R1-CGSr et R2-CGS2 et amplifié par le gain (-2G) de ce dernier. il en résulte que l'impédance de sortie de l'étage précédent le circuit n'intervient pas dans la fonction passe-tout réalisée par ce circuit. De plus, l'impédance d'entrée de l'étage suivant le circuit ne perturbe pas non plus la fonction passe-tout puisque le réseau R-C, formé dans chaque cellule par les couples R1, CGS1 et R2, CGS2 respectivement, est isolé de la sortie à travers la transconductance et la capacité grille- drain du transistor inverseur. L'impédance de sortie du circuit est indépendante du réseau R-C et ne dépend que de la largeur de grille du transistor suiveur. On voit donc que si les impédances d'entrée des deux circuits ou étages, qui vont suivre chacune des cellules R1, K2 passe-tout, sont iden tiques1 -les. amplitudes des signaux Vs1 et VS2 sont identiques quel que soit le niveau de cette impédance d'entrée de circuits ou étages suivants. La seule condition est que ces impédances d'entrée soient identiques. Dans une mise en oeuvre de cet exemple de réalisation, les éléments du circuit de la figure la présentent les valeurs reportées dans le tableau II. Les transistors à effet de champ sont du type à déplétion et réalisés en arséniure de gallium (GaAs). Le choix des éléments selon l'invention permet d'obtenir - un déphasage de 90 entre les signaux de sortie VS1 et VS2 avec une grande précision, - une égalité des amplitudes des signaux Vs et VS2 avec une grande précision, - un fonctionnement à fréquence élevée, - un fonctionnement sur une large bande de fréquence, - une sortie basse-impédance, - une possibilité de réglage fin de l'écart des amplitudes1 - une possibilité de réglage de la bande de fréquence et d'optimisation de la différence de phase entre les signaux de sortie. La figure 2a montre les écarts A obtenus sur le déphasage q entre les signaux de sortie VS1 et VS2, dans le cas où le circuit est réalisé au moyen des éléments du tableau II. Dans cet exemple1 l'impédance de sortie du générateur de tension modélisant la source hyperfréquences VE était 50 9, et les sorties VS1 et VS2 étaient chargées par des capacités de 0,1 pF modélisant les charges de l'étage suivant le circuit déphaseur. On constate que, dans la bande de fréquences 2,3 à 4,3 GHz, l'écart n'excède pas 1,250 par rapport au déphasage recherché de 90 , la valeur optimale (90 exactement) étant obtenue pour 2,5 GHz et 3,9 GHz. La figure 2b montre dans les mêmes conditions les écarts A d'amplitude A entre les signaux de sortie VS1 et VS2, entre 1,7 0Hz et 4,7 GHz. Cet écart LA n'excède pas 0,05 dB entre 2,3 et 3,8 GHz. On notera que les valeurs des capacités CD1 et CD2 jouent un râle non négligeable dans les résultats obtenus au moyen du circuit selon l'invention. En effet, les calculs montrent que des variations des valeurs de CD1 et CD2 permettent d'obtenir de légères variations des amplitudes des signaux de sortie et donc une meilleure égalité des amplitudes de ces signaux. Cette optimisation peut être faite par des essais de routine, lors de la mise en oeuvre du circuit, ou bien par des simulations du circuit sur ordinateur. On notera d'autre part, qu'une optimisation de l'écart d'amplitude entre les deux signaux de sortie peut être obtenue en faisant varier légèrement les tensions de polarisation des transistors à effet de champ Ts et Te, c'est-à-dire en prévoyant une variation de la tension E2 par rapport à E1. Ces possibilités de réglage fin de l'écart entre les amplitudes des signaux de sortie sont indépendantes du réglage de la différence de phase entre ces signaux, lequel ne dépend que de la dimension des transistors, et des résistances R1 et R2. Ainsi, s'il est désiré une variation de l'impédance de sortie du circuit selon l'invention, la dimension des transistors T1, T2 et T3, T, peut être modifiée. Dans ces conditions, les résistances Ri'et R2 doivent être modifiées en conséquence, pour rester dans la même bande de fréquences. Dans d'autres cas, la bande de fréquences de fonctionnement sera changée à volonté en choisissant d'autres valeurs des résistances R1 et R2, sans changer les autres paramètres du circuit. On notera que ce circuit peut aussi bien être réalisé avec vautres transistors que ceux qui ont été choisis dans l'exemple décrit. On pourra par exemple utiliser des transistors à enrichissement ou des transistors à haute mobilité électronique (HEMT). On pourra aussi ajouter une capacité supplémentaire en parallèle sur la capacité grille-source des transistors Ti et T2, ce qui permet de diminuer la valeur et donc la taille des résistances R1 et R2. Enfin, il est tout à fait possible, dans un second exemple de réalisation du circuit, de remplacer les résistances Rt et R2 par la résistance drain-source de transistors à effet de champ, respectivement TR1 et TR2 polarisés de telle sorte que tension drain-source est nulle et dont la largeur de grille est prévue et calculée pour obtenir des valeurs égales à celles de R1 et R2. Ce mode de réalisation des résistances du réseau R-C permet d'ajuster la bande de fréquences de fonctionnement du circuit en agissant sur la tension grille-source de ces transistors TR1 et TR2. La figure îc représente une telle variante du circuit selon l'invention dans laquelle les résistances R1 et R2 sont ainsi constituées par les résistances drain-source de transistors à effet de champ. Pour mettre en oeuvre des transistors à effet de champ dont la grille présente une largeur raisonnable au moins égale à 10 pu, chaque transistor TR1, TR2 replaçant une résistance R1, R2 respectivement est constitué de deux transistors en série, dont les grilles sont couplées, respectivement T7, Tg pour R1 et Ts, Tio pour R2. Les grilles couplées des transistors T7, T9 et Ts, Tie sont polarisées par une'tension Ex à travers une résistance de polarisation RP7 et RP8 respectivement. Une petite résistance R' est en outre placée en série avec le groupe de transistors Te, Tio pour compenser la variation du rapport entre la valeur des résistances de TR1 et TR2 qui apparait lorsque le domaine de fréquences choisi passe des hautes fréquences aux hyperfréquences. Lorsque les valeurs des résistances de TR1 et TR2 sont grandes, cette résistance R' est né- gligeable ; mais lorsque ces résistances diminuent, alors R' intervient et permet d'obtenir le rapport souhaité entre les valeurs des résistances des réseaux R-C ainsi constitués. Les conditions de polarisation des autres transistors du circuit sont légèrement différentes de celles de l'exemple précédent. En particulier les grilles des transistors suiveurs T3, T4 sont polarisées individuellement à travers deux résistances distinctes RP'2 et RP"2 respectivement. La source des transistors T7, T8 est reliée à la capacité CD1, CD2 respectivement. Les drains des transistors T9, T10 sont reliés à la grille des transistors suiveurs T3, Tq à travers une capacité C13, C15 respectivement. Le signal d'entrée VE est alors porté sur le drain des transistors Ts, T10 par l'intermédiaire de la capacité Cii et sur les grilles des transistors suiveurs T3, T & par l'intermédiaire des capacités Cii et C131 Cis respectivement. Des valeurs des éléments et des tensions de polarisation pour mettre en oeuvre un circuit de ce type sont données à titre d'exemple dans le tableau III. Comme dans l'exemple précédent les transistors étaient du type à déplétion. Mais ce circuit pourrait aussi être mis en oeuvre avec d'autres types de transistors tels que à enrichissement ou HEMT, comme il a été dit précédemment. Dans ce second exemple de réalisation du circuit selon l'invention, les courbes de la figure 3a montrent les écarts hg obtenus sur le déphasage # entre les signaux de sortie VS1! VS2, dans le cas où le circuit est réalisé au moyen des éléments du tableau III.' - la courbe A a été tracée dans le cas où Ex = -1,5V - la courbe B a été tracée dans le cas où Es = -0,5V Dans les mêmes conditions, les courbes de la figure 3b montrent les écarts #A d'amplitude A entre les signaux de sortie VS1, VS2, en fonction de la fréquence F. - la courbe A' a été tracée dans le cas où E, = -1,5V - la courbe B' a été tracée dans le cas où E4 = -0,5V. Ces courbes montrent que les variations de la polarisation Es permettent de faire varier la bande de fréquences de fonctionnement du circuit. Les courbes de la figure 4a montrent, toujours dans ce second exemple de réalisation mis en oeuvre avec les éléments du tableau III, les écarts #4 obtenus sur le dépha sage'9 entre les signaux VS1, VS2. - la courbe C a été tracée pour Es = -0,5V et E1 = 1,6V - la courbe D a été tracée pour E4 = -0,5V et E1 = 1,7V - la courbe E a été tracée pour Es = -0,5V et E1 = 1,8V Les courbes de la figure 4b montrent, toujours dans les mêmes conditions les écarts ,a A d'amplitude A entre les signaux VS1, VS2 - la courbe C' a été tracée pour Ex = -0,5V et E1 = 1,6V - la-courbe D' a été tracée pour Ex = -0,5V et E1 = 1,7V - la courbe E' a été tracée pour Ex = -0,5V et Ei = 1,8V Ces courbes montrent que la variation de la polarisation E1 permet de faire varier l'écart # A d'amplitude entre les signaux VS1, VS2 sans changer sensiblement la bande de fréquences de fonctionnement. TABLEAU I 1 - jw t1 fi(T) = 1/ 1 + jw t2 1 - jW T2 f2(t) = 2/ 1 + jw T2 2 f1(t) = G(1 -) 3/ 1 + jw t1 2 f2(T) = G(1 - - ) 4/ 1 + jw T2 TABLEAU II Transistors Longueur de Largeur de Résistances Valeurs Capacités Valeurs grille lG grille W T1, T2 0,7 m 60 m R1 100 # CD1 1,2 pF T3, T4 0,7 m 30 m R2 1,2 k# CD2 1,2 pF T5, T6 0,7 m 30 m RP2 20 k# C10 0,5 pF RP3 20 k# C11 0,5 pF RP4 20 k# C12 0,5 pF RP5 20 k# RP6 20 K# Valeurs des tensions continues de polarisation E0 = 6V E1 = 2,5V E2 = 2,5V E3 = -0,5V TABLEAU III Transistors Longueur de Largeur de Résistances Valeurs Capacités Valeurs grille lG grille W R' 390 # T1, T2 0,7 m 120 m RP2' 20 # CD1,CD2 1 pF T3, T4 0,7 m 60 m RP2" 20 k# C10,C12 0,2 pF T5, T6 0,7 m 60 m RP3,RP4 20 k# C11 5 pF T7, T9 0,7 m 10 m RP5,RP6 20 k# C13,C15 1 pF T8, T9 0,7 m 58 m RP7,RP8 20 k# Valeurs des tensions continues de polarisation E0 = 5V E2 = 1,6V - 1,5V # E4 # OV E1 = 1,6V E3 = -0,9V revendications 1. Circuit déphaseur actif fonctionnant dans le doaine des hyperfréquences, formé de deux cellules K1 et K2 recevant simultanément un même signal d'entrée VE, chaque cellule K1 ou K2 incluant un étage inverseur A1, un étage suiveur Az et un réseau R-C pour former un filtre passe-tout, et fournissant en sortie un signal respectivement VS1 et VS2, ces si gnaux de sortie étant de même amplitude et en quadrature de phase, caractérisé en ce que, dans chaque cellule, respectivement, K1, K2 - l'étage inverseur A1 présente un gain double de celui de l'étage suiveur A2, - le signal de sortie hyperfréquences, respective ment VS11 VS2, est obtenu par la sommation des signaux de sortie de l'étage suiveur et inverseur, - cet étage inverseur Ai est constitué d'un transistor à effet de champ, respectivement T1, T2, monté en inverseur1 dont la capacité grille-source, respectivement CGS1, CGS2, est utilisée pour constituer la capacité du réseau R-C, - la résistance du réseau R-C est montée entre l'entrée de l'étage suiveur A2 et la grille du transistor inverseur, - et la valeur de la résistance du réseau R-C, respectivement R1, Rz est prévue en fonction des capacités CGS1, CGS2 pour fournir les constantes de temps, respectivement t1, T2, permettant d'obtenir, entre le signal d'entrée hyperfréquences VE appliqué sur l'entrée de l'étage suiveur et le signal de sortie hyperfréquences, un déphasage qui est 45 et 135 pour K1 et K2 respectivement. 2. Circuit selon la revendication 1, caractérisé en ce que, pour que l'étage inverseur Aj présente un gain double de celui de l'étage suiveur Az, ce dernier est constitué par un transistor à effet de champ, respectivement T3, Ts, dont la largeur de grille a une dimension moitié de celle du transistor T1, T2 constituant l'étage inverseur et dont la tension grille-source est identique. 3. Circuit selon la revendication 2, caractérisé en ce que, des tensions grille-source identiques sur le transistor inverseur T1, T2 respectivement, et sur le transistor suiveur T3, Ts respectivement, sont obtenues au moyen d'un circuit de polarisation qui comprend un transistor, respective-. ment Ts, Te, monté en parallèle sur le transistor suiveur T3, T4, les drains communs étant reliés à une tension de polarisation Eo et les sources communes au drain du transistor inverseur T1, T2, point commun sur lequel s'effectue la sommation du signal de sortie de l'étage inverseur et de l'étage suiveur, la grille de ce transistor Ts, T6 étant reliée d'une part à une tension de polarisation E2 par l'intermédiaire d'une résistance de polarisation, respectivement RP5 et RP6, et d'autre part au drain du transistor inverseur T1, T2 par une capacité C10, Ci2 respectivement, circuit de polarisation qui comprend aussi une tension de polarisation E3 à laquelle est reliée la grille du transistor inverseur T1, T2 par l'intermédiaire d'une résistance de polarisation respectivement RP3 et RPx, circuit de polarisation qui comprend encore une tension de polarisation E2 à laquelle est portée la grille du transistor suiveur T3, T, à travers une résistance de polarisation RP2 commune aux deux cellules, l'entrée hyperfréquence VE qui est appliquée sur la grille du transistor suiveur étant isolée en continu par une capacité C11, et une capacité d'isolement en continu respectivement CD1 et CD2 étant en outre disposée entre la grille du transistor inverseur Ti1 T2 et la résistance du réseau R-C, Ri, R2 respectivement, les tensions'de polarisation Eo, Er, E2, E3 étant ajustées les unes vis-à-vis des autres pour obtenir ladite égalité des tensions grille-source des transistors inverseur et suiveur. 4. Circuit selon la revendication 3, caractérisé en ce que la capacité CD1, CD2 respectivement, disposée en série avec la résistance R1, R2 du réseau R-C est choisie pour obtenir l'écart minimal entre l'amplitude des signaux de sortie hyperfréquences, VS1 et VS2 respectivement, de l'une et l'autre cellule Kt, Kz. 5. Circuit selon l'une des revendications 1 à 4, ca caractérisé en ce que dans chaque cellule K1, K2 respectivement, la résistance R1, R2 est choisie, pour des transistors donnés, pour optimiser la différence de phase de 90 entre les signaux de sortie hyperfréquences VSj et VS2 respectivement, ainsi que pour faire varier la bande de fréquences de fonctionnement. 6. Circuit selon l'une des revendications 2 à 4, caractérisé en ce que les largeurs de grille des transistors inverseurs et suiveurs sont choisies pour optimiser l'impédance de sortie de ce circuit, et en ce que les valeurs des résistances R1, RZ sont ajustées en conséquence pour maintenir le fonctionnement dans le domaine de fréquences choisi. 7. Circuit selon l'une des revendications 1 à 6, caractérisé en ce que dans chaque cellule K1, K2 la résistance du réseau R-C R1, R2 respectivement, est constituée par la résistance drain-source d'un transistor à effet de champ respectivement TR1, TR2 polarisé de telle sorte que sa tension drain-source est nulle. 8. Circuit selon la revendication 7, caractérisé en ce que dans chaque cellule la polarisation grille-source du transistor à effet de champ TR1, TR2 respectivement, est choisie pour optimiser la bande de fréquence de fonctionnement du circuit. 9. Circuit selon l'une des revendications 7 ou 8, caractérisé en ce que la polarisation adéquate du transistor Titi, TRz est obtenue au moyen d'un circuit de polarisation qui comprend une tension de polarisation E, appliqué sur la grille de ce transistor par l'intermédiaire d'une résistance de polarisation RP7, RPs respectivement, le drain de ce transistor étant relié à la grille du transistor suiveur par l'intermédiaire d'une capacité et la source de ce transistor TR1, TR2 étant reliée à la capacité série CD1, CD2 respectivement, la grille du transistor suiveur T2, T, étant alors polarisée in dividuellerent par la tension E2 à travers une résistance RP2', RP2" respectivement. 10. Circuit selon la revendication 9, caractérisé en ce que chaque transistor TR1, TR2 est constitué de deux transistors en série T7, Ts et T8, T10 respectivement, dont les grilles sont couplées. 11. Circuit selon l'une des revendications précédentes caractérisé en ce qu'il est réalisé au moyen de transistors à effet de champ choisis parmi le type à déplétion, le type à enrichissement, le type à haute mobilité électronique (HEMT), réalisés en un matériau du groupe III-V, par exemple 1 'arsé- niure de gallium (GaAs).