FR 2625388 A1 19890630 FR 8718298 A 19871229 PROCEDE DE RAnRAPAGE D'ERREUR DANS UN CONVERTISSEUR ANALOGIQUE NUMERIQUE (CAN) ET CAN UTILISANT CE PROCEDE. La présente invention concerne un procédé de rattrapage d'erreur numérique dans les convertisseurs analogique-numérique, à architectures "parallèle-série" et "parallèle-rebouclé", comportant au moins deux étages de conversion d'une valeur de tension en nombre binaire. Selon l'invention, le second étage comporte un nombre de bits au moins supérieur d'une unité au nombre de bits requis, et ce bit, dit de retenue, permet de détecter une erreur du premier étage, et de la corriger. Les convertisseurs analogique -numérique, souvent désignés par leur abrévi ation CAN, de type flash sont bien connus. Les architectures "parallèle - série" et "parallèle-rebouclé" en sont deux formes d'application. On sait que, dans ces CAN flash, une tension analogique est appliquée à toutes les entrées en parallèle d'une pluralité de comparateurs: chaque comparateur travaille par rapport à une tension de référence et définit un intervalle.Tous les comparateurs forment ce que l'on appelle une "échelle thermométrique" : selon la valeur de la tension analogique, comprise dans un domaine (O,V) volts, tous les comparateurs référencés par rapport à une tension inférieure à cette valeur délivrent un 1 logique, et tous les comparateurs référencés par rapport à une tension supérieure à cette valeur délivrent un 0 logique. Un encodeur recueille toutes ces valeurs logiques, et délivre un nombre logique formé de bits. Bien entendu, plusieurs CAN peuvent travailler en série pour fournir un nombre complexe : par exemple, le premier CAN peut fournir le chiffre deF milliers, le second le chiffre des centaines, le troisième celui des dizaines ...etc. Cette conversion analogique numérique, rigoureuse mathématiquement, peut en fait être entâchée d'erreur : si la tension analogique correspond, à très peu de chose près, à la frontière entre deux intervalles correspondant à deux comparateurs. Compte tenu de la dispersion des tensions de seuils des transistors constituant les comparateurs, et de la plage de tension - fa!ble, mais réelle - dans laquelle ces transistors basculent, une tension très légèrement supérieur à une frontière entre intervalles peut être mesurée par le comparateur avec erreur, et attribuée à l'intervalle inférieur. Et réciproquement. Ce comparateur a donc délivré un 1 logique au lieu d'un O logique, ou au contraire un O logique au lieu d'un 1 logique : le dernier bit du nombre logique est faux. L'objet de l'invention est de rattraper cette erreur par le CAN suivant, qui reçoit une tension qui sort de son domaine : il détecte que l'étage précédent a fait une erreur de mesure. Pour cela, son échelle thermométrique est munie d'au moins deux comparateurs supplémentaires, qui sont placés aux deux extrêmes de l'échelle thermométrique, et auxquels correspondent deux intervalles ces deux comparateurs délivrent un bit supplémentaire, qu'on conviendra d'appeler bit de retenue. Ce bit est un O logique si le signal appliqué à cet étage de CAN est situé dans le domaine normal du dit étage, donc si l'étage précédent n'a pas commis d'erreur, et c'est un 1 logique si le signal sort du domaine dudit étage, donc si l'étage précédent a commis une erreur par excès ou par défaut. De façon plus générale, hormis le premier étage d'un CAN à architecture parallèle composée, tous les étages peuvent comporter des extensions supérieures à 2 comparateurs, dont une partie opère au dessous du domaine, et une autre partie opère au dessus du domaine. Dans tous les cas, un additionneur est ajouté au CAN : en additionnant les nombres logiques délivrés par tous les étages de conversion, il tient compte des bits de retenue et corrige la ou les erreurs de mesure des étages, et restitue un nombre binaire exact. De façon plus précise, l'invention concerne un procédé de rattrage d'erreur dans un convertisseur analogique-numérique à conversion parallèle composée comportant au moins deux étages de conversion parallèle, constitués chacun par une échelle thermométrique, formée par des comparateurs qui définissent 2n intervalles de quantification de longueur q pour une conversion sur n bits, et par un encodeur qui recueille les valeurs logiques issues de ces intervalles pour former un nombre logique de n bits, ce procédé étant caractérisé en ce que, si un premier étage de conversion fait une erreur sur la quantification d'une valeur analogique (x1) proche de la frontière entre deux intervalles de quantification successifs (1,1+1), cette erreur est rattrapée par un second étage de conversion dont l'échelle thermométrique est étendue, et comporte au moins un intervalle supplémentaire (-1) en bas d'échelle et au moins un intervalle supplémentaire (2n) en haut d'échelle, le signal (x2) issu du premier étage de conversion étant étant adressé à l'un de ces intervalles d'extension (-1,2n) du second étage. L'invention sera mieux comprise par la description plus détaillée qui en suit maintenant, avec l'aide des figures jointes en annexe, qui représentent - fig. 1 : diagramme d'échelle thermométrique dans un CAN, selon l'art connu. - fig. 2 : schéma en bloc-diagramme d'un CAN parallèle-série, selon l'art connu, - fig. 3 : schéma en bloc-diagramme d'un CAN parallèle-rebouclé selon l'art connu, - fig. 4 : diagramme d'échelle thermométrique dans un CAN étendu à l'ordre 1, selon l'invention - fig. 5 : agrandissement d'un intervalle de la figure précédent - fig. 6 : généralisation d'un CAN selon l'invention, étendu à l'ordre k (ki) - fig. 7 et 8 : diagrammes, respectivement, d'un CAN parallèle-série et parallèle-rebouclé, selon l'invention. L'exposé de l'invention sera plus facilement compréhensible après le rappel préliminaire du fonctionnement et de la structure d'un CAN flash existant : en effet, le procédé selon l'invention complète ce fonctionnement en modifiant une structure existante. La figure 1 rappelle le principe d'une échelle thermométrique. Soit à convertir un signal x de tension analogique, compris dans le domaine (O,V) volts, en une valeur n numérique de n bits : ce domaine est découpé en 2n intervalles de longueurs égales V/2" = q. q. Ces intervalles sont numérotés de O à 2n-1 dans le sens des tensions croissantes, et ils sont définis au moyen de comparateurs dont les tensions de n-i références sont égales à q,2q. . . (2n )q : selon la valeur de la tension x, le convertisseur délivre des 0 logiques dans tous les intervalles pour lesquels x est inférieur à la tension de réfèrence, et des 1 logiques pour tous les intervalles pour lesquels x est supérieur à la tension de référence. Le signal de sortie est donc constitué d'une suite de 000...0111... logiques, qui justifient l'appellation échelle thermométrique. Par convention, la longueur q est souvent appelée LSB (least significant bit) et les intervalles de longueur q sont appelés intervalles de quantification. Tous les signaux logiques issus des comparateurs sont addressés en parallèle à un encodeur qui délivre un signal binaire de n bits. En fait, un tel convertisseur analogique-numérique ne donne qu'une certaine approximation: le signal analogique x est compris à l'intérieur d'un intervalle q. Pour obtenir plus de précision, il faut utiliser un CAN composé de plusieurs étages, la précision du CAN de chaque étage devenant de plus en plus exigeante. La figure 2 rappelle brièvement -l'architecture d'un tel CAN parallèle - série, bien connu. Le première étage comporte un convertisseur analogique-numérique élémentaire 1, tel que celui qui a été décrit brièvement: à partir du signal d'entrée x1 il délivre un premier groupe de bits bl. Le second étage comprend un circuit schématisé par le triangle 2 - afin de simplifier la figure - et un second CAN élémentaire 3. Pour obtenir le second groupe de bits, on restitue, au moyen d'un convertisseur numérique analogique 8 une tension égale à b1. à partir de bl, un soustracteur 9 fait la différence entre x1 et b1 V et un amplificateur 10 multiplie par 2n On a donc un nouveau signal analogique x 2: X 2 2 (X1 1 f '.2') qui appartient au domaine (O,V) volts. Le second CAN'3 fournit un deuxième groupe de bits b2. Le procédé est répété jusqu'à obtention des n bits recherchés, et le résultat est obtenu par concaténation, ou alignement, des groupes de bits b1,b2... b1... bn Dans un CAN parallèle- série, les CAN élémentaires de chacun des étages n'ont pas tous obligatoirement la même définition en nombre de bits. Une forme dérivée du CAN précédent est le CAN parallèle rebouclé, représenté en figure 3. I1 ne comporte qu'un seul CAN 1 à nO bits, rebouclé sur lui-même: r fois si n = r nO. Pour obtenir le premier groupe de bits, l'interrupteur 11, commandé par une horloge H, adresse le signal analogique x1 sur le CAN flash 1. Pour les groupes de bits suivants, l'interrupteur 11 reboucle le CAN flash sur lui-même, à travers une chaine identique à celle déjà décrite convertisseur numérique-analogique 8, soustracteur 9, multiplicateur 10 par 2nO. A chaque rebouclage, on obtient successivement les groupes de bits b2...bl+1, bi2...bn. Le nombre binaire est obtenu par concaténation des groupes de bits bl à bn. n L'invention s'applique à ce type de CAN avec conversion parallèle composée, et elle permet de rattraper une erreur de mesure d'un CAN flash élémentaire. En effet, si l'attribution d'une valeur analogique x dans un intervalle de quantification ne pose pas de problème lorsque la valeur de x est nettement comprise entre les deux frontières de cet intervalle, il n'en est plus de même si la valeur de x est proche, par excès ou par défaut, de cette frontière. La figure 4 représente les échelles thermométriques du premier CAN 12 et du second CAN 13 d'un CAN à conversion parallèle composée selon l'invention. Pour simplifier, on supposera que ces deux CAN fournissent le même nombre n de bits. Soit x1 la valeur du signal analogique adressé sur les entrées en parallèle des comparateurs constituant le CAN 12. Lorsque xl est à une valeur très proche d'une frontière commune entre deux intervalles de quantification repérés i et 1+1, une erreur d'attribution dans l'un ou l'autre intervalle est possible. Elle provient de l'incertitude représentée . en 14 sur la position de la frontière, et cette incertitude provient elle-même - de la plage de basculement des transistors qui composent les comparateurs, à supposer que tous les transistors aient la même tension de seuil, - de la plage des tensions de seuils des transistors. On sait que tous les transistors d'un même circuit intégré n'ont pas rigoureusement la même tension de.seuil. Si l'erreur est commise par le CAN 12, et que comme représenté en figure 4, une tension x1 qui correspond à l'intervalle 1+1 est en fait attribuée à l'intervalle i, le - CAN 13 qui suit reçoit une tension x2 qui sort de son domaine. X2 est au dessus du domaine du second CAN 13 si x1 a été attribuée par défaut, et x2 est en dessous du domaine du CAN 13 si xl a été attribuée par excès. Le procédé selon l'invention consiste à doter le second CAN 13 d'au moins deux comparateurs suppRémentaires, qui, situés chacun à une extrémité de l'échelle thermométrique, définissent deux intervalles de- quantification supplémentaires, égaux à - q et à V+q, et repérés -1 et 2n respectivement, si les n intervalles normaux sont repérés de O à 2 -1. Ces deux intervalles supplémentaires fournissent un bit supplémentaire, dit bit de retenue, qui est égal à - O logique si le premier CAN 12 n'a pas commis d'erreur et que la tension x2 entre dans le domaine du second CAN 13, - 1 logique s'il y a une erreur et que la tension x2 sort du domaine (O,V) du CAN 13. Si x2 est en dessous du domaine, et tombe dans l'intervalle -1, le bit de retenue est égal à 1 logique, et tous les bits de l'échelle thermometrique sont des 1 logiques. Si x2 est en dessus de l'échelle et tombe dans l'intervalle 2n, le bit de retenue est égal à l logique et tous les bits de l'échelle thermométrique sont des O logiques. L'inversion qui a eu lieu - un signal x1 attribué par le premier CAN à un intervalle inférieur entraine que le signal X2 est adressé à un intervalle supérieur dans le second CAN, ou l'inverse- s'explique aisément. Considérons la figure 5, qui constitue un agrandissement de la frontière entre deux intervalles i et 1+1 de longueurs V/2n de la figure 4. Soit x1 un signal analogique dont la valeur est très légèrement supérieure d'une valeur ç à la tension (k+l)q de frontière entre deux intervalles i et 1+1. Si la CAN 12 attribue sans erreur xl à l'intervalle 1+1, la tension 2n qui sera adressée au CAN 13, après amplification par l'amplificateur 10 du circuit 15 - qui est le même que le circuit 2 de la figure 2 - est inférieure à la v 2n tension2n ; et le signal x2 est dans le domaine (O,V) volts du CAN 13. Mais si le CAN 12 attribue par erreur x1 à V l'intervalle i l'erreur est + et après amplification, (+ vn )2n r 2n est plus grand que : n: le signal x2 génère le bit de retenue supérieur du CAN 13. Le même raisonnement s'applique si xl étant très légèrement inférieur à une frontière entre deux intervalles est attribué par erreur à l'intervalle supérieur le signal x2 génère alors le bit de retenue inférieur du CAN 13. Les deux CAN 12 et 13 considérés ont donc fourni, s'il y a eu erreur - pour le premier CAN, un nombre binaire dont le dernler bit est faux, de 1 unité logique. - pour le second CAN, - un nombre binaire dont le premier blt, qui est le bit de retenue, est un 1 logique, suivi de O logiques si l'erreur était par défaut, ou de 1 ioniques si l'erreur était par excès. Pour rattraper l'erreur, ll suffit de faire la somme des nombres binaires, au moyen d'un addltionneur, qui restitue un nombre logique exact, par une simple opération de logique booléenne. Dans le convertisseur composé considéré, le premier CAN 12 est un CAN flash classique à n bits, et le second CAN 13 est un CAN flash étendu d'ordre 1, c'est à dire que selon l'invention on lui a ajouté un seul intervalle (-q,O) volts, repéré -1, en bas de l'échelle thermométrique, et un seul intervalle (V, V+q) volts, repéré 2n, en haut de l'échelle thermométrique. Dans sa généralisation, l'invention prévoit qu'un CAN peut être étendu à un ordre supérieur à 1, et la figure 6 en donne une représentation. Dans un CAN n bits étendu à l'ordre k, on ajoute k comparateurs à chaque extrêmité de l'échelle thermométrique. le domaine (O,V) volts est donc étendu de - k intervalles inférleurs, de longueurs - q, -2q, ... -kq, repérés -1,-2... -k - k intervalles supérieures, de longueurs V+q, V+2q...V+kq, repérés 2n, 2n + 1, 2n +(k-1). L'avantage est que l'on montre mathématiquement que plus l'ordre k d'extension est élevé, pour un étage donné, plus les contraintes de précision sur les comparateurs des étages précédents sont abaissées. De façon générale également, l'extension d'un CAN à l'ordre 1 ou k n'est pas limitée au seul second CAN d'un convertisseur composé de plusieurs étages, et la figure 7 donne le schéma d'un convertisseur composé selon l'invention : sauf le premier CAN 12, pour lequel cela est inutile, tous les CAN 13,17,18 des différents étages peuvent être étendus selon l'invention En outre, les longueurs des intervalles normaux ou d'extensions, dans une échelle thermométrique, ne sont pas obligatoirement constantes dans les étages d'un convertisseur composé. Mais quelles que soient les extensions des divers étages d'un convertisseur composé, l'extension du nombre de comparateurs dans une échelle thermométrique entraine une même extension de l'encodeur qui suit, afin que celui-ci puisse prendre en compte le bit de retenue. Les figures 7 et 8 donnent les schémas en diagramme de blocs de deux convertisseurs composés selon l'invention. En figure 7, le convertisseur parallèle-série est composé de - un premier étage qui ne comprend qu'un CAN 12 selon l'art connu, sans extension, - au moins un second étage, dans lequel un circuit 15, identique au circuit 2 de la figure 2 (CNA 8, soustracteur 9, multiplieur 10) précède un CAN 13 étendu à l'ordre k (k a 1) selon l'invention. Tous ces CAN 12 à 18 fournissent des nombres binaires, dont certains peuvent être entachés d'erreur sur leur dernier signe logique : un additionneur 20 fait la somme logique de tous ces nombres bianlres adressés en parallèle, corrige les erreurs, et fournit un résultat exact exprimé sur n bits par les groupes de bits bl,b2...b,. bn. Le convertisseur parallèle rebouclé de la figure 8 - est tout à fait comparable à celui, connu, de la figure 3. Il en diffère cependant en ce que - il comporte un additionneur 20, qui additonne les nombres logiques qui lui sont adressés en série, - l'unique CAN 12 comporte automatiquement une échelle thermométrique étendue à l'ordre k (kil). Pour la détermination du premier nombre binaire b1, l'interrupteur 11 adresse le signal analogique x1 sur le CAN 12, dont seule la partie non étendue de l'échelle thermométrique est utilisée. Puis l'interrupteur 11 est commandé par l'horloge H et il reboucle le convertisseur sur lui-même : à chaque tour de boucle est déterminé un nombre binaire b2 b3. bn L'additionneur 20 fait la somme de tous ces nombres, qui lui sont adressés en série. Les convertisseurs ananalogique-numérique selon l'invention sont essentiellement réalisés sous forme de circuit intégré, sur silicium ou sur matériaux III-V tel que GaAs; leur réalisation en composants discrets est envisageable, mais n'est pas une solution économique valable. Ils sont utilisés dans le traitement de l'information pour le passage d'un système analogique à un système numérique. REVENDICATIONS 1 - Procédé de rattrapage d'erreur dans un convertisseur analogique-numérique à conversion parallèle composée comportant au moins deux étages de conversion parallèle, constitués chacun par une échelle thermométrique, n formée par des comparateurs qui définissent 2 intervalles de quantification de longueur q pour une conversion sur n bits, et par un endodeur qui recueille les valeurs logiques issues de ces intervalles pour former un nombre logique de n bits, ce procédé étant caractérisé en ce que, si un premier étage de conversion (12) fait une erreur sur la quantification d'une valeur analogique (xl) proche de la frontière entre deux intervalles de quantification successifs (i,i+1), cette erreur est rattrapée par un second étage de conversion (13) dont l'échelle thermométrique est étendue, et comporte au moins un intervalle suppémentaire (-1) en bas d'échelle et au moins un intervalle supplémentaire (2n) en haut d'échelle, le signal analogique (x2) issu du premier étage de conversion (12) étant adressé, s'il y a erreur de quantification au premier étage, à l'un de ces deux intervalles d'extension (-1,2n) du second étage. 2 - Procédé de rattrapage d'erreur selon la revendication 1, caractérisé en ce que les intervalles d'extension du second étage de conversion (13) fournissent - un 0 logique si le signal analogique (x2) issu du premier étage (12) est compris dans le domaine de tension (O,V) volts du second étage (13), la quantification du premier étage (12) étant correcte, - un 1 logique si le signal analogique (x2) issu du premier étage (12) est hors domaine de tension du second étage (13), la quantification du premier étage (12) étant fausse, le signe logique, O ou 1, fourni par lesdits intervalles d'extension fournissant un bit de retenue supplémentaire dans le nombre logique délivré par le second étage de conversion. 3 - Procédé de rattrapage d'erreur selon la revendication 2, caractérisé en ce que la sommation du nombre logique faux (b1) fourni par le premier étage de conversion (12) et du nombre logique 4 - Convertisseur analogique- numérique composé, à architecture parallèle-série, comportant une pluralité d'étages de conversion parallèle (12,13,17,18), dont chacun délivre un nombre logique partiel (b1, b2.. b1, bn), caractérisé en ce que au moins un étage (17) comprend une échelle thermométrique étendue d'au moins deux intervalles de quantification (-1,2") selon le procédé de le revendication 1. 5 - Convertisseur analogique numérique selon la revendication 4, caractérisé en ce que les nombres logiques (b1,b2. b1.. bn) issus des étages de conversion (12,13,17,18) sont adressés en parallèle à un additionneur (20) qui déllvre un nombre binaire exact. 6 - Convertisseur analogique-numérique composé, à architecture parallèle-rebouclée, comportant un seul étage de conversion sur n bits, caractérisé en ce que cet étage est étendu à au moins 2n+2 intervalles de quantification, selon le procédé de la revendication 1. 7 - Convertisseur analogique-numérique selon la revendication 6, caractérisé en ce que les nombres logiques b1, exprimé sur n bits, et b2...bn, exprimés sur (n+lj bits, sont adressés en série à un additionneur (20) qui délivre un nombre binaire exact. 8 - Convertisseur analogique-numérique selon l'une quelconque des revendications 4 ou 6, caractérisé en ce que l'encodeur qui coopère avec l'échelle thermométrique (12) de comparateurs, est étendu d'autant de bits supplémentaires que l'échelle thermométrique est étendue d'intervalles de quantification (-1,2n) supplémentaires.