FR 2627027 A1 19890811 FR 8801552 A 19880204 DÉTECTEUR DE SURCHARGE THERMIQUE DANS UN CIRCUIT INTÉGRÉ La présente invention concerne un détecteur de surcharge thermique dans un circuit intégré, et plus particulièrement un circuit intégré comprenant des transistors de puissance et des composants de type MOS latéraux. La présente invention se base sur une étude du fonctionnement d'un transistor MOS et sur des caractéristiques particulivres du comportement d'un transistor MOS en fonction de la température quand ce transistor se trouve dans sa zone de faible inversion, savoir quand sa tension de grille est voisine de la tension de seuil du transistor MOS ctest-à-dire que la tension de grille Vgs est proche de la tension pour laquelle le. transistor MOS commence à conduire. Dans ce domaine de tension de grille, le courant de drain d'un transistor MOS s'exprime par la relation suivante et 1D = (W/L)JDO exP!q(Vg5#V0)/nkT1 (1) Dans cette équation : ID est le courant de drain, W/L est le rapport entre la largeur W et la longueur t de la zone de canal, JDO est la densité de courant de fuite de canal à l'état bloque (polarité négative), cette densité de courant étant indépendante des dimensions du transistor MOS et variant en fonction de la température de la même façon pour tous les transistors MOS, Vgs est la tension grille/source appliquée, VO est une tension de référence, T est la température absolue, q, n et k sont des paramètres classiques. Ainsi, pour deux transistors MOS de type enrichi ou naturel auxquels sont appliques des tensions grille/source Vgs1 et Vgs2 et ayant des rapports dimensionnels respectifs W/L1 et W/L2, on déduit de l'équation (1) que ces deux transistors seront parcourus par le même courant de drain si l'équation (2) ci-dessous est satisfaite (W/L)1exp[q(vgs1-v0]/nkt)=(W/L)2exp[q(vgs2-V0/nkT] (2) En posant Vg5# - Vgsl dVgs et A = (W/L)1/(W/L)2, l'équation (2) peut s'écrire ln(A) = qdVgslnkT (ln : logarithme népérien) (3) Ainsi, pour un écart dVgs choisi et une relation dimensionnelle A déterminée, on aura un même courant de drain dans les deux transistors si et seulement si la température T est égale a To tel que To = qdvg5/nkln(A) (4) En tenant compte de ces considérations, la présente invention prévoit un détecteur de surcharge thermique qui assure sa fonction indépendamment de fluctuations éventuelles de la ten sion d'alimentation du circuit, réalisé à l'aide de transistors MOS latéraux. Ce détecteur de surcharge thermique, prévu dans un circuit intégré MOS, comprend deux transistors MOS connectés en parallèle et dont les tensions de grille sont telles qu'ils fonctionnent dans leurs régions de faible inversion, ces transistors MOS ayant des dimensions relatives telles qu'ils laissent passer un même courant de drain pour une température de seuil prédéterminée, et des moyens de comparaison desdits courants de drain et de détection du moment où ils deviennnent égaux. Selon un mode de réalisation de la présente invention, les moyens de comparaison comprennent un amplificateur différentiel dont les entrées sont connectées aux drains desdits transistors MOS dont les sources sont interconnectées. Selon un mode de réalisation de la présente invention, il est prévu des moyens pour décaler la tension de grille de l'un des transistors MOS quand la tempErature de seuil a été atteinte pour créer ainsi une hystérésis. Un avantage d'un tel détecteur utilisant des transistors MOS latéraux est qu'il peut être utilisé dans un circuit intégré comprenant des transistors MOS verticaux et des transistors bipolaires verticaux sans être affecté par les connexions externes des circuits de puissance. Ces objets, caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec la figure jointe. Comme le représente la figure, deux transistors MOS Ml et M2 du type à enrichissement ou du type naturel sont montés en parallèle, leurs sources étant interconnectées et leurs drains étant connectés à l'alimentation par des charges respectives constituées de transistors MOS à appauvrissement M3 et M4 dont les grilles sont reliées aux sources. Les sources reliées ensemble des transistors Mi et M2 sont connectées à la masse par l'interné- diaire d'un transistor MOS à enrichissement M5. La grille du transistor M5 est reliée à la'tension d'alimentation par un miroir de courant comprenant un transistor à appauvrissement M6- dont la grille est connectée à la source et un transistor MOS à enrichissement M7 dont le drain est relié à la grille. Les transistors MOS M1 et M2 sont polarisés à des tensions de polarisation grille/source légèrement différentes. La source de courant M5, M6, M7 est dimensionnée pour que ces transistors M1 et M2 fonctionnent dans leur zone de faible inversion. Le transistor MOS M1 est polarisé par un pont diviseur relié entre une tension V,Vzfournie par une diode Zener et la mas- se. Ce pont diviseur comprend des transistors MOS à appauvrissement M8, M9 et M10 dont la grille est connectée au drain ou à la source, la tension de grille étant prise au point de connexion source/drain des transistors M8 et M9. Le transistor M2 est polarisé par un pont diviseur comprenant des transistors MOS à appauvrissement Mil et M12 dont les grilles sont connectées aux sources, la tension de grille du transistor M2 étant prélevée au point de raccordement des transistors Mil et M12. Les transistors M8 et M9, d'une part, Mil et M12, d'autre part, sont adaptés de sorte que les tensions de grille ap- pliquées aux transistors M1 et M2 sont relativement insensibles aux variations de la tension de polarisation Vz et aux variations liées aux dérives technologiques. Ainsi, pour des températures de fonctionnement dans la gamme normale, inférieures à la tension de seuil que l'on veut détecter, les tensions de polarisation Vgl et Vg2 des transistors M1 et M2 diffèrent seulement du fait de la présence du transistor MOS M10 dans le pont diviseur polarisant la grille-du transistor M1. Les dimensions W/L des transistors M1 et M2 sont choisies pour que la condition d'égalité des courants de drain dans ces deux transistors soit satisfaite pour une température prédéterminée, fixée a priori en utilisant la relation (3) susmentionnée. Ainsi, la tension de sortie différentielle Vd2 - Vdi entre les drains D1 et D2 est positive tant que l'on est dans la plage normale de bon fonctionnement et décroît quand la température augmente pour devenir nulle quand le seuil prédéterminé est atteint. A ce stade, le signe de la différence de potentiel Vd2 - Vdi s'inverse. Comme cela est représenté dans la figure, cette inversion de signe peut être détectée par un amplificateur différentiel A dont la sortie est mise en forme par un trigger de Schmitt T pour fournir une indication du dépassement du seuil de température prédéterminé. Pour s'affranchir des effets d'oscillation au voisinage de la température de seuil, on prévoit de préférence une hystérésis créée en diminuant la tension de grille sur le transistor M1 en plaçant en parallèle avec le transistor M10 un transistor MOS à appauvrissement M13 dont la grille est connectée à la source et un transistor MOS à enrichissement M14 qui est rendu conducteur quand la sortie de l'amplificateur A passe à haut niveau. La valeur modifiée de la tension de grille du transistor M1 entraine que l'égalité des courants de drains entre les transistors M1 et M2 est maintenant atteinte pour une température plus faible que celle initialement déterminée.On obtient donc ainsi des seuils différents correspondant à une première température lors de la croissance de la température dans le substrat et à une température plus faible lors de la décroissance de cette température. Dans la pratique, des résultats satisfaisants ont été obtenus en prévoyant que le rapport WIL pour le transistor M2 est égal à 5,7 fois le rapport W/L pour le transistor Ml et en calculant en conséquence les ponts diviseurs susmentionnés. Les fluctuations de la tension d'alimentation VDD fait éventuellement varier le courant dans le miroir de courant M5, M6, M7, mais comme la région de simple inversion s'étend sur environ 5 décades de courant, ceci n'aura pas d'influence sur la température de déclenchement choisie. Bien entendu, le mode de réalisation décrit en relation avec la figure unique ne constitue qu'un exemple de mise en oeuvre possible de l'invention. L'aspect fondamental de l'invention réside dans le choix de deux transistors Mi et M2 dont les polarisations de grille sont décalées d'une valeur prédéterminée et dont les dimensions sont choisies d'une façon prédéterminée pour permettre qu'un courant de drain identique traverse ces transistors pour une température prédéterminée choisie en fonction des paramè- tres prédédents d'après l'équation (4) susmentionnée. L'homme de l'art pourra imaginer d'autres façons de polariser ces transistors et de détecter le passage par la température critique. REVENDICATIONS 1. Détecteur de surcharge thermique dans un circuit intégré comprenant des transistors MOS latéraux, caractérisé en ce qu'il comprend deux transistors MOS (M1, M2) connectés en parallèle et dont les tensions de grille sont telles qu'ils fonctionnent dans leurs régions de faible inversion, ces transistors MOS ayant des dimensions relatives (W/L) telles qu'ils laissent passer un même courant de drain pour une température de seuil prédéterminée, et des moyens (A) de comparaison desdits courants de drain et de détection du moment où ils deviennnent égaux. 2. Détecteur de surcharge thermique selon la revendication 1, caractérisé en ce que lesdits moyens de comparaison comprennent un amplificateur différentiel (M1, M2, M3, M4) dont les entrées sont connectées aux drains desdits transistors MOS dont les sources sont interconnectées. 3. Détecteur de surcharge thermique selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend des moyens (Mi4, M13) pour décaler la tension de grille de l'un des transistors MOS (M1) quand la température de seuil a été atteinte pour créer ainsi une hystérésis.