FR 2626424 A1 19890728 FR 8800932 A 19880127 La présente Invention concerne le domaine des convertisseurs analogiques/numériques. De nombreux dispositifs convertisseurs analogiquesi numériques ont déjà été proposés. Les plus couramment utilisés sont dénommés généralement convertisseurs simple rampe, convertisseurs double rampe, convertisseurs tension/fréquence et convertisseurs à approximations successives. ke convertisseur simple rampe comprend un générateur de rampe, deux comparateurs et une base de temps. Les comparateurs comparent la tension de rampe générée, respectivement à la tension à Convertir et à une tension nulle. La base de temps mesure le temps séparant les deux coincidences détectées par les comparateurs et génère le signal numérique recherché. Le convertisseur double rampe comprend un intégrateur, un générateur de tension de référence et une base de temps. L'intégrateur est chargé pendant un temps prédéterminé T par la tension à convertir, puis déchargé par la tension de référence. La base de temps mesure le temps nécessaire a la décharge et génère le signal numérique recherché. Le convertisseur tension/fréquence utilise un intégrateur, un générateur dtimpulsions de durée calibrée possédant une amplitude de référence déterminée de signe opposé å la tension à convertir, et une base de temps. L'intégrateur reçoit en permanence la tension à convertir. De plus, les impulsions sont appliquées à l'intégrateur chaque fois que la tension de sortie de cet intégrateur dépasse un seuil L'amplitude des impulsions est telle qu'elles ramènent au voisinage de zéro la tension de sortie de l'intégrateur. Sur une période de temps T suffisante, la charge apportée par la tension à convertir est Compensée par la charge enlevée par les N impulsions de contreéaction appliquées. La valeur numérique recherchée est obtenue par mesure de la fréquence NIT. Le Convertisseur à approximations successives comprend un comparateur et un convertisseur numériquelanalogique réalisé par exemple à l'aide d'un réseau de résistances R/2R dont chaque étage peut être relié à une source de courant par l'intermédiaire d'un interrupteur commandé La tension à convertir est comparée séquentiellement à la tension issue du convertisseur numérique/analogique. Le résultat des différentes phases de comparaison définit l'état des interrupteurs. L'état final de ceux-ci représente le nombre numérique recherché. Les différents convertisseurs analogiques/numériques jusqu'icl proposés ont déjà rendu de grands services. La présente a cependant pour but de proposer un nouveau convertisseur analogique/numérique qui soit à la fois fiable, économique et rapide. A cet effet, la présente invention propose un convertisseur analogique/numérique qui comprend - une pluralité de comparateurs, en nombre égal au nombre de bits recherchés, recevant chacun sur une première de leurs entrées, la tension à convertir, - des moyens formant pont diviseur associes respectivement à chacun des comparateurs autre que le comparateur de poids le plus fort, - chacun des moyens formant pont diviseur comprenant une première impédance connectée entre la seconde entrée du comparateur associé et une tension de référence, et une ou des seconde(s) impédance(s) connectées) entre la seconde entrée du comparateur associé et respectivement la ou les sortie(s) de chaque comparateur de poids supérieur, et - des moyens pour appliquer une tension de référence à la seconde entrée du comparateur correspondant au bit de poids le plus fort. D'autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre, et en regard des dessins annexés donnes à titre d'exemples non limitatifs et sur lesquels - la figure I représente le schéma d'un convertisseur analogiqueS numérique conforme à une première variante de réalisation de la présente invention, - les figures 2 et 2 bis représentent deux tableaux explicitant le fonctionnement du convertisseur analogique/numérique conforme à cette première variante de réalisation, - la figure 3 représente le schéma d'un convertisseur analogique{ numérique conforme à une seconde variante de réalisation de la présente invention, - la figure 4 représente des signaux électriques assurant le séquencement du convertisseur conforme à la seconde variante de réalisation, - la figure 5 représente le schéma d'un convertisseur analogique/ numérique conforme à une troisième variante de réalisation de la présente invention, et - la figure 6 représente des signaux assurant le séquencement du convertisseur conforme à la troisième variante de réalisation. On va dans un premier temps décrire le convertisseur conforme à la première variante de réalisation illustrée sur la figure 1 annexée. Ce convertisseur comprend une pluralité de comparateurs K 1 à K4. Le nombre des comparateurs égale le nombre de bits recherches. L'état de sortie des comparateurs Kf à K4 représente Ia valeur numérique recherchée. Selon le mode de réalisation illustré sur la figure I annexée, i! est ainsi prévu 4 comparateurs permettant de générer une conversion analogique/numérique sur 4 bits. La tension d'entrée à convertir est appliquée sur une première entrée de chacun des comparateurs, en l'espèce l'entrée non inverseuse. Les comparateurs K1 à K4 reçoivent sur leur seconde entrée, correspondant en l'espèce à l'entrée inverseuse, une tension de consigne respective VRl, VR2, VR3, VR4. La tension de consigne VR4 appliquée à la seconde entrée du comparateur K4 correspondant au bit de poids le plus fort est définie par une tension de référence fixe. Les tensions de consigne VR 1, VR2 et VR3 appliquées aux secondes entrées des comparateurs K1, K2, K3, autres que le comparateur K4 de poids le plus fort, évoluent au cours de la conversion et sont définies par des ponts diviseurs respectivement associes à chacun des comparateurs K1, K2, K3. Ces ponts diviseurs comprennent chacun t - d'une part, une première impédance R 101, R 202, R 301 connectée entre la seconde entrée du comparateur associé Ki, K2, K3 et une tension fixe de référence, correspondant avantageusement à la tension de référence VR4 appliquée à la seconde entree du comparateur K4 de poids le plus fort, et - d'autre part, une ou des seconde(s) impédance(s) R 112, R 113, R 114 ; R 223, R 224 ;R 334, connecteets) entre la seconde entrée du comparateur K1, K2, K3 associé et respectivement la ou les sortie(s) de chaque comparateur de poids supérieur Ainsi, selon le mode de réalisation illustré sur la figure 1 annexée, comprenant 4 comparateurs, la seconde entrée du comparateur Kl de poids le plus faible et reliée à la sortie du comparateur K2 par l'intermédiaire d'une résistance R112, à la sortie du comparateur K3 par l'intermédiaire d'une résistance R113 et à la sortie du comparateur K4 par l'intermédiaire d'une résistance Ri 14. De même, la seconde entrée du comparateur K2 est reliée à la sortie du comparateur K3 par l'intermédiaire d'une résistance R 223 et à la sortie du comparateur K4 par l'intermédiaire d'une résistance R 224. Enfin, la seconde entrée du comparateur K3 est reliée par l'intermédiaire d'une résistance R 334 à la sortie du comparateur K4. Les impédances d'entrée des comparateurs K1, K2, K3 et K4 doivent être très grandes, tendant vers l'infini. Par contre, les impédances de sortie des comparateurs K 1, K2, K3 et K4 doivent être très faibles, tendant vers une valeur nulle. La sortie des comparateurs K1, K2, K3, K4 bascule entre un état bas et un état haut en fonction de la valeur de la tension d'entre à convertir appliquée sur la première entrée et de la tension de consigne appliquée sur la seconde entrée. De préférence, le niveau d'état haut en sortie d'un comparateur K1, K2, K3 et K4 correspond à la tension maximale à convertir. La tension de référence VR4 appliquée sur la seconde entrée du comparateur K4 de poids le plus fort et sur les ponts diviseurs associés aux autres comparateurs K 1, K2 et K3 correspond avantageusement à la moitié du niveau d'état haut en sortie des comparateurs, c'est-à-dire à la moitié de la tension maximale à convertir. Par ailleurs, au niveau de chaque moyen formant pont diviseur associé à un comparateur K 1, K2, K3, la premier résistance R 101, R 201, R 301, connectée entre la seconde entrée du comparateur associé K I, W2, K3 et la tension de référence VR4, est égale à la seconde résistance R 112, R 223, R 334, connectée entre la seconde entrée du même comparateur associé K 1, K2, K3 et la sortie du comparateur de poids immédiatement supérieur K2, K3, K4. De plus, au niveau de chaque moyen formant pont diviseur, les secondes impédances R 112, R 113, R 114 ; R 223, R 224 ; R 334 ; connectées entre la seconde entrée du comparateur associé K1, K2, K3, et les sorties des comparateurs K2, K3, K4 de poids supérieur décroissent respectivement avec un rapport de 2, dans le sens croissant de poids des comparateurs dont les sorties sont connectées auxdites secondes impédances. Ainsi, au niveau du pont diviseur associe au comparateur KI de poids le plus faible, la résistance R 113 reliant la sortie du comparateur K3 à la seconde entrée du comparateur K1 est deux fois plus faible eue la résistance R 112 reliant la sortie du comparateur K2 à la seconde entrée du comparateur K1 (R112 étant égaie à R 101), et deux fois plus élevée que la résistance R 114 reliant la sortie du comparateur K4 de poids le plus fort à la seconde entrée du comparateur Ki. De même, la résistance R 224 reliant la sortie du comparateur K4 de poids le plus fort à la seconde entre du comparateur K2 est deux fois plus faible que la résistance R 223 reliant la sortie du comparateur K3 à la seconde entrée du comparateur K2 (R223 étant égale à R 201). Les moyens définissant la tension intermédiaire VR4 doivent posséder une impédance très faible tendant vers une valeur nulle On a illustré sur le tableau de la figure 2, les valeurs de consigne VR1, VR2, VR3 et VR4, ainsi que l'état des sorties B1, B2, B3, B4 des différents comparateurs Ki, K2, K3, K4, pour un signal d'entrée Ve évoluant entre O et lg volts, en supposant que le niveau d'état haut en sortie des comparateurs corresponde à 16 volta Comme indiqué précédemment, la tension de référence VR4 appliquée à la seconde entrée du comparateur K4 est alors fixée en permanence à 8 volts. La tension de consigne VR3 appliquée à la seconde entrée du comparateur K3 dépend de l'état de sortie du comparateur K4 de poids le plus fort La tension de consigne VR3 égale 4 volts tant que la sortie du comparateur K4 est au niveau bas, c'est-à-dire pour une tension d'entrée allant de 0 à 8 volts. Par contre, la tension de consigne VR3 appliquée à la seconde entrée du comparateur K3 passe à 12 volts lorsque la sortie du comparateur K4 de poids le plus fort passe au niveau haut, c'est-à-dire pour une tension d'entrée Ve comprise entre 8 et 16 volts La tension de consigne VR2 appliquée à la seconde entrée du comparateur K2 dépend de l'état de sortie des comparateurs K3 et K4 de poids supérieur.La tension de consigne VR2 peut ainsi prendre les valeurs de 2, 6, 10 ou 14 volts, selon l'état des comparateurs K3 et K4. Enfin la tension de consigne VR I appliquée à la seconde entrée du comparateur K1 de poids le plus faible dépend de l'état de sortie des comparateurs K2, K3 et K4 de poids supérieur. La tension de consigne VR1 peut ainsi prendre les valeurs de 1, 3, 5, 7, 9, 11, 13 ou 15 volts En fait, les tensions de consigne VR1, VR2, VR3 et VR4, ainsi que l'état des sorties B1, 132, B3 et B4 des comparateurs K1, K2, K3, K4 indiqués sur le tableau de la figure 2, correspondent au niveau stable obtenu à la fin de la conversion.Cependant, ces niveaux stables ne sont pas obtenus instantanément lors de l'application d'une tension d'entrée Ve. lis peuvent apparaître seulement après différents basculements successifs des comparateurs On va expliciter cette cinématique de basculements en regard du tableau de la figure 2 bis dans le cas particulier de la conversion d'une tension d'entrée de 10 volts, en remplacement d'une tension antérieure d'entrée de 0 volt Ce cas particulier correspond au nombre maximal de basculements requis pour une conversion sur 4 bits, en l'espèce. Lorsque la tension initiale de O volt est appliquee en régime stable en entrée des comparateurs CI, K2, K3 et K4, les tensions de consigne VR1, VR2, VR3 et VR4 sont respectivement de 1,2,4 et 8 volts. Les sorties des 4 comparateurs K1, K2, K3 et K4 sont toutes au niveau bas Lorsqu'une tension d'entrée de 10 volts est alors appliquée sur la première entrée des 4 comparateurs K11 K2, K3 et K4, les sorties de ces différents comparateurs passent au niveau haut. On obtient ainsi une première séquence de basculement. Ce basculement obtenu induit une modification des tensions de consigne VR1, VR2 et VR3. Les tensions de consigne VRî, VR2, VR3 et VR4 deviennent alors 13, 14, 12 et 8 volts. Il en resulte un second basculement des comparateurs K1, K2 et K3 dont la sortie passe au niveau bas, la tension d'entrée de 10 volts redevenant inférieure aux tensions de consigne VR1, VR2 et VR3 Le second basculement des comparateurs K1, K2 et K3, au niveau bas, provoque une nouvelle modification des tensions de consigne VR1 et VR2. Les tensions de consigne VR1, VR2, VR3 et VR4 sont alors 9, et 12 et 8 volts. Ces nouvelles valeurs de consigne provoquent un troisième basculement des comparateurs K1 et K2 qui repassent au niveau haut Le troisième basculement des comparateurs K;1 et K2 induit une modification de la tension de consigne VRI qui passe à Il volts. Cette nouvelle valeur de consigne VRI induit un quatrième basculement du comparateur K1 dont la sortie repasse au niveau bas. Le convertisseur analogique/numérique a atteint alors un état stable. Les sorties B1, 132, B3 et B4 des comparateurs K1, K2, K3 et K4 sont respectivement au niveau bas, haut, bas, haut. Les tensions stables de consigne VR1, VR2, VR3 et VR4 sont de 11, 10, 12 et 8 volts. Pour éviter une fluctuation des sorties du-convertisseur au cours de la séquence de basculements précitée, un organe de mémo- risation, tel qu'une bascule, peut être intercalé entre la sortie B1, B2, B3, B4 de chaque comparateur et la sortie 51, 52, 53 et 54 du dispositif convertisseur respectivement associee. Les différentes bascules ainsi nécessaires sont regroupes sous la référence 10 sur la figure 1. La mémorisation de l'état de sortie des comparateurs K1, K2, K3 et K4 dans l'organe 10 est commandée par une entrée 12 après un temps supérieur au temps requis pour le nombre maximal de basculements des comparateurs, consécutif à l'application d'une nouvelle tension dlentree. On va maintenant décrire la seconde variante de réalisation illustrée sur la figure 3 annexée Le convertisseur illustré sur la figure 3 comprend également une pluralité de comparateurs KI, K2, K3, K4 en nombre égal au nombre de bits recherchés, recevant chacun la tension à convertir sur une première de leurs entrées ventrée non inverseuse) des moyens formant pont diviseur associes respectlvement à chacun des comparateurs KI, K2 et K3 autres que le comparateur K4 de poids le plus fort, et des moyens appliquant à la seconde entrée du comparateur K4 de poids le plus fort une tension de référence VR4. Chacun des ponts diviseurs comprend une première impédance Connectée entre la seconde entrée du comparateur associé et la tension de référence VR4, et une ou des seconde(s) impédance(s) connectée(s) entre la seconde entrée du comparateur associé et respectivement la ou les sortie(s) de chaque comparateur de poids supérieur. Cependant, selon la seconde variante de réalisation illustrée sur la figure 3r les première et seconde impédance(s) de chaque pont diviseur comprennent une capacité au lieu d'une résistance comme c'était le cas dans le cadre de la premiere variante de réalisation illustrée sur la figure 1. Plus précisément encore, selon la seconde variante réalisation illustrée sur la figure 3, chacune des premières impédances connectées entre la seconde entrée des comparateurs K 1, K2, et K3 autres que le comparateur K4 de poids le plus fort, et la tension de référence VR 4, comprenant une capacité, un premier interrupteur commandé cycliquement connecté en parallèle de la capacité et un second interrupteur commande cycliquernent connecté en série de la capacité. Les capacités servant de première impédance associées respectivement aux comparateurs K I, K2 et K3 sont référencées C101, C201, C301 sur la figure 3. Les premiers interrupteurs connectés en parallèle des capacités précitées sont référencées IlOla, 120 la et I3Ola sur la figure 3. De même, les seconds interrupteurs connectes en série des capacités sont référencés I101b, I201b et I301b sur la figure 3. De façon similaire chacune des secondes impédances connectées entre la seconde entrée d'un comparateur associé K1, K2, K3 et respectivement la ou les sorties de chaque comparateur de poids supérieur comprend une capacité, un premier interrupteur commandé cycliquement, connecté en parallèle de la capacité et un second interrupteur commande cycliquement connecte en serie de la capacité. Les capacités servant de secondes impédances associées au comparateur K1 de poids le plus faible sont référencées C I12, C113 et C Il 4. Les premiers interrupteurs associés connectés en parallèle de ces capacités sont référencés I 112a, I 113a et I 114a. Les seconds interrupteurs connectés en série de ces capacités sont référencés I 1 12b, I 113b, I 114b. De même, les capacités servant de secondes impédances associées au comparateur K2 sont référencées C 223 et C 224 Les premiers interrupteurs connectés en parallèle de ces capacités sont référencés I 223a, I 224a Les seconds interrupteurs connectés en serie de ces capacités sont référencés I 223b et I 224b. Enfin, la capacité servant de seconde impédance associée au comparateur K3 est référencée C 334. Le premier interrupteur connecté en parallèle de cette capacité est référence I 334a, tandis que le second interrupteur connecté en série de cette capacité est référencé I 334b. Les premiers interrupteurs connectés en parallèle de capacités précitées, dont la référence est assortie d'un indice a, sont fermés cycliquement simultanément Ces premiers interrupteurs sont commandés à la fermeture par un signal logique référencé a sur la figure 4 comprennent une suite régulière de créneaux. Les seconds interrupteurs connectés en série de capacités précitées, dont les références sont assorties d'un indice b, sont fermés commandés à la fermeture par un signal logique référencé b sur la figure 4 comprenant une suite régulière de créneaux. On notera que les signaux logiques a et b commandant la fermeture des premiers et seconds interrupteurs ont la même fréquence, mais sont déphasés et interdisent tout recouvrement entre le temps de fermeture des premier et second interrupteurs, Les premières et secondes impédances à base de capacités respectent les conditions de valeurs relatives précédemment définies en regard de la première variante de réalisation illustrée sur la figure 1. A savoir au niveau de chaque moyen formant pont diviseur la première impédance C 101, C 201, C 301 connectée entre la seconde entrée du comparateur associé K1, K2, K3 et la tension de référence VR4 est égale à la seconde impedance C 112, C 223, C 334 connectée entre la seconde entrée du même comparateur associé et la sortie du comparateur de poids immédiatement supérieur ; tandis qu'au niveau de chaque moyen formant pont diviseur, les secondes impédances C 112, C 1 1 3 C 114 9 C 223, C 224, connectées entre la seconde entrée du comparateur associé et les sorties des comparateurs de poids supérieur décroissent respec tivement avec un rapport de 2 dans le sens croissant de poids des comparateurs dont les sorties sont connectées auxdites secondes impédances. Ainsi, la première capacité C 101 associée au comparateur K 1 est égale à la capacité C 112 reliant la sortie du comparateur K2 à l'entrée inverseuse du comparateur KI, tandis que le condensateur C 113 a une capacité double du condensateur C 112 et deux fois plus faible que celle du condensateur C 114. De même, le condensateur C 201 associé au comparateur K2 a une capacité égale à celle du condensateur C 223 et deux fois plus faible que celle du condensateur C 224. Enfin, le condensateur C 301 a une capacité identique à celle du condensateur C 334. Pour permettre un bon fonctionnement du convertisseur, il est de plus prévu entre la sortie des comparateurs Ki, K2, K3 et K4 et le point de connexion des secondes impédances, une cellule respective comprenant en série un interrupteur principal I 102A, I 202A, I 302A, I 402A, commandé cycliquement, une porte tampon PI, P2, P3, P4 servant de buffer, et un interrupteur secondaire I 103b, I 203b, I 303b, I 4Q3b, ainsi qu'une capacité C 102, C 202, C 302, C 402, connectée entre la masse du montage et l'entrée de la porte tampon P1, P2, P3, P4 associée. Les interrupteurs principaux I 102a, I 202a, I 302a, I 402a, dont les références sont assorties d'un indice a, sont fermes cycliquement en même temps que les premiers interrupteurs intégrés aux ponts diviseurs, sur la base du signal a illustré sur la figure 4. De même, les interrupteurs secondaires I 103b, I 203b, I 3G3b, I 403b, dont les références sont assorties d'un indice b, sont fermés cycliquement en même temps que les seconds interrupteurs intégrés aux ponts diviseurs, sur la base du signal b illustré sur la figure 4. Afin d'eviter une evolution de la tension d'entrée à convertir avant l'atteinte d'un état stable du convertisseur, de préférence la tension d'entrée a convertir est appliquée sur la premiere entrée des comparateurs KI, K2, K3 et K4 est mémorisée sur une capacité Ce. Cette capacité Ce est connectée entre la masse du montage et les premières entrées des comparateurs' Elle reçoit la tension d'entrée à convertir par l'intermédiaire d'un interrupteur Ie. Ce dernier est commandé à la fermeture par un signal logique référencé e sur la figure 4. Les créneaux du signal logique e colncident avec certains des créneaux du signal logique b. Plus précisément, la fréquence du signal logique b est un multiple du signal logique e assurant la fermeture de l'interrupteur entrée le, Le facteur de multiplication entre les fréquences des créneaux des signaux logiques b et e égale le nombre maximal de basculements nécessaire pour obtenir un état stable du convertisseur. Ce rapport de multiplication est donc de 4 dans le cadre du mode de réalisation précité, le nombre maximal de basculements des comparateurs étant de 4 {dans le cas de la conversion d'une valeur d'entrée égale à 10 volts). Là encore pour éviter une fluctuation en sortie du convertisseur, il est de préférence prevu un ensemble de bascules ou organes équivalents de mémorisation dont les entrées sont connectées aux points de connexion communs aux secondes impédances et aux interrupteurs secondaires I 103b, I 203b, I 303b, et I 403b, et dont les sorties Si, 52, 53 et 54 correspondent aux sorties du convertisseur. La mémorisation dans l'organe la des valeurs obtenues est commandée par le signal logique e. Le fonctionnement du convertisses illustré sur la figure 3 est pour l'essentiel le suivant Lors de l'app@ rition d'un créneau logique e, a capacité d'entrée Ce est chargee à la tension à convertir (grâce à la fermeture de l'interrupteur le). Simultanément, la donnée disponible en sortie des portes P1, P2, P3 et P4 et stockée sur les capacités C 102, C 202, C 302 et C 402, qui represente le résultat d'une conversion précédente, est chargée dans l'organe 10 de mémorisation. En même temps, les comparateurs K1, K2, K3 et K4 comparent la tension d'entrée mémorisée sur la capacité Ce à la tension de consigne associée définie suite à la fermeture des interrupteurs secondaires et des seconds interrupteurs. Les tensions de consigne sont definies par les ponts diviseurs capacitifs de façon équivalente aux ponts diviseurs résistifs illustrés sur la figure 1. Lors de l'apparition de créneau du signal logique a, le nouvel état des comparateurs KI, K2, K3 et K4 est stockée sur les Capacités c 102, C 202, C 302~et C 402 grâce à la fermeture des interrupteurs principaux I 102a, I 202a, I 302a et I 402a, tandis que les charges stockées préalablement sur le réseau diviseur capacitif sont évacuées par fermeture des premiers interrupteurs. Lors de l'apparition du creneau suivant du signal logique b, de nouvelles valeurs de consigne sont définies en fonction des valeurs stockées sur les capacités C 102, C 202, C 302 et C 402. Les comparateurs K1, K2, K3 et K4 peuvent donc faire l'objet d'un nouveau basculement.Après 4 créneaux du signal logique a et 4 créneaux du signal logique b au maximum dans le cas d'un convertisseur à 4 comparateurs, le convertisseur est à l'étant stable et les niveaux stockés sur les capacités C 102, C 202, C 302 et C 402 correspondent à la conversion numérique recherchée Dans le cadre de la seconde variante de réalisation illustrée sur la figure 3, les capacités d'entrée des comparateurs KI, K2, K3 et K4 doivent être suffisantes pour mémoriser la valeur de consigne antérieure entre deux fermetures des seconds interrupteurs.Il est de plus avantageux de prendre des valeurs de capacités formant pont diviseur très supérieures à la valeur entrée des comparateurs KI, K2, K3 et K4. Dans le cas contraire, la valeur de la capacité d'entrée de ces comparateurs doit être prise en compte lors du calcul des valeurs relatives des première et seconde capacités. On a illustre sur la figure 5, une troisième variante de réalisation conforme à la présente invention. La troisième variante de réalisation illustrée sur la figure 5 diffère simplement de la seconde variante de réalisation illustrée sur la figure 3 par le fait que - les seconds interrupteurs I IOlb, I 2Olb et I 301b connectés en série des capacités C 101, C 201 et C 301 formant les premières impédances selon la seconde variante de réalisation, sont supprimés ; et - que les premiers interrupteurs I I 112c, I 113c, I Il 4c, I 223c, I 224c, I 334c connectés en p"rallèle des capacités C 112, C 113, C 114, C 223, C 224, C 334, intégrées aux secondes impédances, ne sont plus fermes en synchronisme avec les interrupteurs principaux I 102a, I 202a, I 302a, I 4O2a, mais sur la base d'un signal logique spécifique c qui, comme illustré sur la figure G, comprend des créneaux de même fréquence que les signaux a et b, générés après les créneaux du signal logique a (fermeture des premiers interrupteurs} et avant les créneaux du signal logique b (fermeture des seconds interrupteurs), sans recouvrement entre le temps de fermeture des interrupteurs premiers, seconds et principaux. Les interrupteurs secondaires I 103b, I 203b, I 303b, I 403b restent fermés en synchronisme avec les seconds interrupteurs connectés en série des capacités intégrées aux secondes impédances. Par ailleurs, la fermeture de l'interrupteur d'entrée Ie et la mémorisation dans l'organe de sortie 10 restent commandées par un signal logique e dont les créneaux cotncident séquentiellement avec les créneaux du signal logique b. Le fonctionnement de la troisième variante de réalisation illustrée sur la figure 5 est le suivant. La capacité d'entrée Ce est chargée à la tension à convertir lors de l'apparition d'un créneau du signal logique e. Simultanément la donnée présente sur la sortie des portes P1, P2, P3 et P4, qui représente les résultats d'une conversion précédente, est chargée dans l'organe de sortie 10. En même temps, les comparateurs Kl, K2, K3 et K4 comparent la tension d'entrée aux valeurs de consigne définies par les ponts diviseurs cap 'citifs suite à la fermeture des seconds interrupteurs et des interrupteurs secondaires. L'état des comparateurs est stocké sur les capacités C 102, C 202, C 302 et C 402 lors de l'apparition ultérieure d'un créneau du signal logique a Les charges stockées sur les capacités des ponts diviseurs capacitifs sont évacuées lors de la fermeture des premiers interrupteurs, c'est-à-dire lors de l'apparition du créneau suivant du signal logique c. Le dispositif est alors prêt pour la définition de nouvelles tensions de consigne et le cas échéant un nouveau basculement des comparateurs, par fermeture des seconds interrupteurs et des interrupteurs secondaires et ainsi de suite jusqu'à l'obtention d'un état stable. Bien entendu la présente invention n'est pas limitée aux modes de réalisation particuliers qui viennent d'être décrits mais s'étend à toutes variantes conformes a son esprit Les valeurs de tension indiquées dans la description notamment, ne sont données qu'à titre d1exemple non limitatif. R E Y E N D I C A T I O N S 1. Convertisseur analogique/numérique caractérisé par le fait qu'il comprend - une pluralité de comparateurs (K1, K2, K3, K4), en nombre égal au nombre de bits recherchés, recevant chacun sur une première de leurs entrées, la tension à convertir, - des moyens 1R 101, R 112, R 113, R 114 ; C 101, C 112, C 113, C 114) formant pont diviseur associés respectivement à chacun des comparateurs (K 1, K2, K3) autre que le comparateur (K4) de poids le plus fort, - chacun des moyens formant pont diviseur comprenant . une première impédance (R 101, R 201, R 301 ;C 101, C 201, C 301) connectée entre la seconde entrée du comparateur associé (K1, 1, K2, K3) et une tension de référence (VR4), et .une ou des seconde(s) impédance(s) ÇR 112, R 113, R 114, R 223, R 224, R 334 ; C 112, C 113, C 114, C 223, C 224, C 334) connectée(s) entre la seconde entrée du comparateur associé et respectivement la ou les sortie(s) de chaque comparateur de poids supérieur, et - des moyens pour appliquer à la seconde entrée du comparateur (K4) correspondant au bit de poids le plus fort, une tension de référence (VR4). 2. Convertisseur analogique/numérique selon la revendication 1, caractérisé par le fait qu'au niveau de chaque moyen formant pont diviseur, la première impédance (R 101, R 201, R 301 ; C 101, C 201, C 301), connectée entre la seconde entrée du comparateur associé (K1, K2, K3) et une tension de référence (VR4) est égale à la seconde impédance (R 112, R 223, R 334 ; C 112, C 223, C 3345 connectée entre la seconde entrée du meme comparateur associé (KI, K2, K3) et la sortie du comparateur de poids immédiatement supérieur. 3. Convertisseur analogique/numérique selon la revendication 2, caractérisé par le fait qu'au niveau de chaque moyen formant pont diviseur, les secondes impédances (R 112, R 113, R 114 ; R 223, R 224-; C 112, C 113, C 114 ; C 223, C 224) connectées entre la seconde entrée du comparateur associé et les sorties des comparateurs de poids supériéur décroissent respectivement avec un rapport de 2 dans le sens croissant de poids des comparateurs dont les sorties sont connectées auxdites secondes impédances. 4. Convertisseur analogique/numérique selon l'une des revendications i à 3, caractérisé par le fait que les premières et secondes impédances sont formées de resistances (R 101, R 202, R 301 ; R in 112, R 113, R 114, R 223, R 224, R 334). 5. Convertisseur analogique/numérique selon l'une des revendications l à 3, caractérisé par le fait que les premieres et secondes impédances comprennent des capacités (C 101, C 201, C 301 ; C 112, C 113, C 114, C 223, C 224, C 334). 6. Convertisseur analogique/numérique selon la revendication 5, caractérise par le fait que chacune des premières impédances comprend une cap@ cité (C 101, C 201, C 301) et un interrupteur commandé cycllquement (I 101a, I 201a, I 301a ; I 101c, I 201c, I 301c) connecté en parallèle de la capacité, 7. Convertisseur analogique/numérique selon la revendication 6, caractérisé par le fait que chacune des premières impédances comprend en outre un second interrupteur (I 101b, I 201b, I 301b) commandé cycliquement et connecte en série de la capacité. 8. Convertisseur analogique/numérique selon l'une des revendications 5 à 7, caractérisé par le fait que chacune des secondes impédances comprend une capacité (C 112, C 113, C 114), un premier interrupteur commandé cycliquement (I 112a, I 113a, I 114a ; I 112c, I 113c, I 114c) connecté en parallèle de la capacité, et un second interrupteur commandé cyclîquement (I 11Zb, Il 113b, Il 114b) connecté en série de la capacité. 9. Convertisseur analogique/numérique selon l'une des revendications 5 à 8, caractérise par le fait que tous les premiers interrupteurs (I 101a, I 201a, I 301a ; I 112a, I 113a, I 114a ; I 123a, I 124a ; I 134a ; I 101c, I 201c, I 301c ; I 112c, I 113c, I 114c ; I 223c, I 224c ; I 334c), connectés en parallèle de capacités (C 101, C 201, C 301, C 112, C 113, C 114, C 223, C 224, C 334), sont fermés cycliquement simultanément, que tous les seconds interrupteurs (I 101b, I 201b, I 301b ; I 112b, 1 113b, 1 114b ; I 223b, I 224b ;I 334 bk connectés en série des capacités, sont fermés cycliquement simultanément entre eux, et qu'il n'existe pas de recouvrement entre le temps de fermeture des premiers et seconds interrupteurs. 10. Convertisseur analogique/numérique selon l'une des revendications 5 à 9, caractérise par le fait qu'il est prévu entre la sortie des comparateurs (Kl, K2, K3, K4) et le point de connexion des secondes impédances (C 112, C 113, C 114 ; C 223, C 224 ; C 334) une cellule respective comprenant en série un interrupteur principal (I 102a, I 202a, I 302a, I 402a) commandé cycliquement, une porte tampon (buffer) (P1, P2, P3, P4), un interrupteur secondaire (I 103b, I 203b, I 303b, I 403b), ainsi qu'une capacité (C 102, C 202, C 302, C 402) reliée à l'entrée de la porte tampon. 11. Convertisseur analogique/numérique selon la revendication 10 combinée avec l'une des revendications 7 à 9, caractérisé par le fait que les interrupteurs secondaires (I 103b, I 203b, I 303b, I 403b) sont fermés cycliquement en même temps que les seconds interrupteurs (I 101b, I 201b, I 301b ; I 112b, I 113b, I 114b ; I 223b, I 224b ; I 334b). 12. Convertisseur analogique/numérique selon l'une des revendications 10 et 11 combinée avec l'une des revendications 7 à 9, caractérisé par le fait que les interrupteurs principaux (I 102a, I 202a, I 302a, I 402a) sont fermés cycliquement en même temps que les premiers interrupteurs (I lOla, I 201a, T 301a, I 401a). 13. Convertisseur analogique/numérique selon l'une des revendications 10 et 11 combinée avec l'une des revendications 6, 8 et 9, caractérisé par le fait que les interrupteurs principaux (E I 02a, I 202a, I 302a, I 402a) sont fermés cycliquement après fermeture des premiers interrupteurs (I 101c, I 201c, I 301c, I 401c) et avant fermeture des seconds interrupteurs (I 101b I 201b, I 301b, I 112b, I 113b, I 114b ; I 223b, I 224b ; I 334b) sans recouvrement entre le temps de fermeture des interrupteurs premiers, seconds et principaux* 14. Convertisseur analogique/numérique selon l'une des revendications 1 à 13, caractérisé par le fait qu'il est prévu un organe de memorisation (10) commandé cycliquement pour mémoriser l'état des différents comparateurs (K1, K2, K3, K4). 15. Convertisseur analogique/numérique selon l'une des revendications I à 14, caractérisé par le fait qu'une capacité (Ce) est connectée à la première entrée des comparateurs (K1, K2, K3, K4) pour mémoriser la tension à convertir.