FR 2634076 A1 19900112 FR 8904688 A 19890410 La présente invention concerne un dispositif de protection d'entrée contre les décharges statiques pouvant être appliquées a L'étage d'entrée de circuits intégrés semiconducteurs, et, plus spécialement, un dispositif de protection permettant d'améliorer Le temps de retard de L'étage d'entrée dans des dispositifs semiconducteurs, avec lequel il peut être obtenu une protection vis-à-vis de La dégradation de performance du circuit intégré qui est due au temps de retard, d'une manière qui assure une aire suffisante pour dissiper Les charges d'entrée présentes autour du plot d'entrée. Dans La conception des circuits intégrés, il faut prendre en considération La préparation d'un dispositif de protection d'entrée contre l'appLication de charges statiques à L'étage d'entrée du circuit intégré. La plupart des circuits intégrés semiconducteurs, comme par exemple Les mémoires semiconductrices, possèdent ce dispositif de protection de manière à être protégés contre la destruction en cas d'application instantanée de charges statiques en provenance du corps humain ou d'une autre source. On va maintenant décrire, en relation avec ta figure 1, un dispositif de protection classique contre les charges statiques pouvant être appliquées à un étage d'entrée. La figure 1(A) est une vue en plan d'un schéma de L'étage d'entrée d'un circuit intégré classique et elle montre L'aire 2 de recueil de charges connectée à La terre (Vss) et L'aire 3 de trajet d'entrée connectée au plot d'entrée La figure 1(B) est une vue en section droite suivant La Ligne a-a' de la figure 1(A) et elle montre une couche de diffusion n+ de L'aire 3 de trajet d'entrée et une couche de diffusion n+ de L'aire 2 de recueil de charges sur un substrat de silicium de type p. La figure 1(C) est un schéma de circuit équivalent dudit dispositif classique de protection contre Les charges statiques d'un étage d'entrée. IL existe un certain retard pour Le signal traversant le plot d'entrée 4, produit par la résistance R3 de la couche de diffusion de L'aire 3 de trajet d'entrée. Les charges statiques passant par Le ptot d'entrée 4 sont recueillies etins L'aire de recueil de charges 2. En résultat, des circuits intégrés tels que des dispositifs de mémoire peuvent être protégés d'une destruction par les charges statiques. Toutescis, le trajet ou circuit d'entrée doit etre allongé, ce qui accroît l'aire effective de recueil de charges, et ceci provoque une augmentation de La résistance de diffusion, si bien que ces circuits présentent un Long retard.Ceci entraine donc une diminution des performances du circuit intégré dans son ensemble. L'invention a ete réalisée en considératio- des probLèmes ci-dessus exposes et elle a cour but de produire un dispositif de protection d'entrée permettant d'amériorer le retard de l'étage d'entrée dans les dispositifs semiconducteurs, de racourcissement du retard de propagation couvant etre atteint sans réduction de l'aptitude o l'aire ce recue ce marges à recueiLLir des charges statiques Selon L'invention, il est propose un dispositif de protection d'entrée remettant d'améliorer Le retard de L'étage d'entrée dans les dispositifs semiconducteurs, lequel dispositif est for d'une couche å casse resstance disposée sur l'aire formant le trajet du Circuit d'entrée, au est connectée avec le plot d'entrée se trouvant sur le substrat de s-,.iciu-. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur Les dessins annexés, parmi lesquels : la figure 1(A) est une vue en plan du schéma d'un dispositif classique de protection contre tes décharges statiques dans un étage d'entrée ; La figure 1 (B) est une vue en section droite prise suivant la ligne a-a' de La figure 1(A) ; ta figure 1(C) est un schéma de circuit équivalent dudit dispositif classique de protection contre Les décharges statiques d'un étage d'entrée ; la figure 2(A) est une vue en plan du schéma d'un dispositif de protection d'un étage d'entrée contre les décharges statiques, selon L'invention ; La figure 2(B) est une vue en section droite prise suivant la ligne a-a' de la figure 2(A) ; et La figure 2(C) est une schéma de circuit équivalent du dispositif de protection de L'étage d'entrée contre les décharges statiques, selon l'invention On va maintenant décrire te dispositif de protection selon L'invention de manière plus détaiLLée en reLation avec Les dessins annexes. Comme représenté sur les figures 2(A) et 2(8), une couche de diffusion n+ de L'aire 2 de recueil de charges et une couche de diffusion n+ de L'aire 3 de trajet du circuit d'entrée sont respectiveet forées sur un substrat 1 du type p. Une couche à basse résistance 5 est formée sur Ladite aire de trajet 3 du circuit d'entrée. Un circuit équivalent est présenté sur la figure 2(C). Ici, les charges statiques passant par le plot d'entrée 4 sont recueillies sur L'aire 2 ce recueil de charges et te signal d'entrée passant par le plot 4 est propagé via la résistance de diffusion R3 et ladite faible résistance R5. Par Conséquent, on peut obtenir un raccourcissement du temps de propagation sans réduction de l'aptitude de recueil de charges statiques, car le temps de propagation du signal d'entrée peut être raccourci grâce au circuit paralLèle formé des résistances R3 et R5. En résumé, selon l'invention, on réussit à abréger Le temps de propagation sans réduire l'aptitude de recueil des charges statiques, si bien qu'on peut améliorer La caractéristique de vitesse du circuit intégré, par exemple une mémoire semiconductrice. Bien entendu, L'homme de l'art sera en mesure d'imaginer, à partir du dispositif dont La description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de L'invention. REVENDICATIONS Dispositif de protection d'entrée possèdant une aire de trajet du circuit d'entrée et une aire de reculez . de charges servant å protéger L'étage d'entrée d'un dispositif semiconducteur contre Les charges statiques, caractérisé en q'il comporte une couche de faible résistance (5) formée sur L'aire de trajet (3) du circuit d'entrée connectée à un plot d'entrée (4) Situé sur Le substrat (1).