FR 2621172 A1 19890331 FR 8812582 A 19880927 La présente invention concerne un procédé de fabri- cation de dispositifs à semiconducteur, et elle porte plus particulièrement sur un procédé qui permet de réduire la ré- sistance de contact entre chaque couche lorsqu'on met une couche de siliciure en contact avec une couche de silicium polycristallin dans la fabrication de dispositifs à semicon- ducteur. La cellule de mémoire vive statique de type stan- dard qu'on utilise à l'heure actuelle comprend quatre tran- sistors et deux résistances de charge et présente la struc- ture représentée sur la figure 1. En considérant la figure 1, on voit que la cellule comprend deux paires d'éléments con- sistant en un transistor MOS et une résistance de valeur élevée (Rl, Tl) et (R2, T2), qui sont connectés en série en- tre une tension de source d'alimentation Vcc et une tension de masse Vss. Chaque noeud 1, 2 entre les résistances de va- leur élevée et les transistors MOS est respectivement con- necté de façon croisée à chaque grille 3, 4 des transistors MOS T2, Tl. D'autres transistors MOS T3, T4, dont les grilles sont connectées à une ligne de mot WL, sont respectivement interconnectés entre les noeuds 1, 2 et les lignes de bit BL et BL. Les grilles de transistors 3,4 qui sont utilisées dans la mémoire vive statique ont habituellement la structure en siliciure ou en siliciure/silicium polycristallin dans la- quelle le siliciure est formé sur la couche de silicium poly- cristallin, et les résistances de charge Rl, R2 sont en sili- cium polycristallin.. Le procédé de l'art antérieur pour établir le con- tact entre la grille en siliciure et la résistance en sili- cium polycristallin est le suivant. Premièrement, on forme une grille et on dépose une couche isolante sur la totalité de la surface du substrat sur laquelle la grille est formée. On forme ensuite une fenêtre de contact dans la couche iso- lante et on dépose ensuite une couche de silicium polycris- tallin sur la fenêtre. L'aptitude à obtenir le contact ohmi- que correct dans la fenêtre dépend cependant fortement de la condition de dépôt du silicium polycristallin, et l'inca- pacité à obtenir un tel contact ohmique correct conduit sou- vent à la formation d'une résistance très élevée, de plu- sieurs douzaines de kiloohms, bien que le silicium polycris- tallin soit déposé sur du siliciure très propre dans lequel la couche isolante a été complètement enlevée par attaque au moment du traitement de formation de la fenêtre de contact. Lorsque la résistance de contact entre le siliciure et le silicium polycristallin devient très élevée,il apparait un problème qui consiste en ce que cette résistance de contact limite le courant qui circule dans les résistances de charge Ri, R2, à partir de la tension de source d'alimentation Vcc. Ceci conduit donc à l'incapacité de compenser le courant de fuite dans les transistors T1 à T4, ce qui entraîne souvent une erreur de données en ce qui concerne l'état de mémoire.' L'invention a donc pour but de procurer un procédé de fabrication d'un dispositif à semiconducteur ayant une faible résistance de contact dans la zone de contact entre un siliciure et une couche de silicium polycristallin. On expliquera ci-après les caractéristiques et avantages du procédé conforme à l'invention, en se référant aux dessins annexés dans lesquels: La figure 1 est un schéma de circuit électrique montrant la structure d'une mémoire vive statique; Les figures 2A à 2D sont des coupes partielles correspondant à chaque stade de fabrication pour un mode de réalisation préféré de l'invention; et Les figures 3A à 3C sont des coupes partielles correspondant à chaque stade de fabrication dans un autre mode de réalisation de l'invention. Les figures 2A à 2D illustrent chaque stade de fa- brication pour la zone de contact 5, 6 entre les résistances et le silicium polycristallin sur la figure 1, dans laquelle le siliciure/silicium polycristallin est utilisé en tant que grille de transistor et le silicium polycristallin est uti- lisé en tant que résistance de charge. En considérant main- tenant la figure 2A, on note qu'on forme une couche d'oxyde 11 sur un substrat semiconducteur 10 qui consiste en sili- cium. On dépose ensuite successivement une couche de sili- cium polycristallin dopé au phosphore (P), à l'arsenic (As) ou avec POC13, 12, et une couche de siliciure 13, pour former une grille sur la couche d'oxyde 11. On forme ensuite par un procédé photolithographique classique une grille en siliciure/silicium polycristallin 14, qui comprend la couche de silicium polycristallin 12 et la couche de siliciure 13. Ensuite, comme le montre la figure 2B, on forme une couche isolante d'oxyde 15 sur la totalité de la surface du substrat et de la grille en siliciure/silicium polycris- tallin 14. Pour définir un motif afin de former une fenêtre de contact, on dépose une couche de résine photosensible 16 sur la couche isolante d'oxyde 15. Après avoir formé la fe- nêtre de contact 17 par un procédé de gravure bien connu, on effectue une implantation ionique avec une dose élevée sur la totalité de la surface du substrat, en employant la résine photosensible en tant que masque d'implantation ioni- que, comme le montre la figure 2C. On effectue ensuite une implantation ionique avec une dose élevée dans le siliciure 13, dans la fenêtre de contact. Ensuite, on enlève la résine photosensible 16 et on forme une couche de silicium poly- cristallin 18 pour réaliser une partie ou un élément consis- tant en une résistance de charge. Dans ce mode de réalisa- tion, l'implantation ionique avec une dose élevée est de préférence accomplie seulement dans la partie de siliciure de la fenêtre de contact, dans le but de réduire la résis- tance de contact entre la couche en silicium polycristallin 18 et la grille en siliciure/silicium polycristallin 14. Les figures 3A à 3C représentent des coupes par- tielles correspondant à chaque stade de fabrication d'un autre mode de réalisation de l'invention, et on utilise sur ces figures les mêmes références numériques que sur les fi- gures 2A à 2D pour désigner les parties ou éléments identi- ques. Cet autre mode de réalisation permet également de ré- duire la résistance de contact entre la couche en silicium polycristallin et la grille en siliciure/silicium polycris- tallin. En se référant à la figure 3A, on note qu'on forme la couche d'oxyde 11 sur le substrat en semiconducteur 10 et qu'on dépose successivement sur cette couche la couche en silicium polycristallin dopé au phosphore 12 et la couche de siliciure 13, pour former une grille sur la couche d'oxyde 11. On effectue ensuite dans cette structure l'implantation ionique avec une dose élevée. En considérant maintenant la figure 3B, on note qu'on forme la grille en siliciure/sili- cium polycristallin 14 par le procédé photolithographique bien connu, et on fait croître la couche isolante d'oxyde sur la totalité de la surface supérieure du substrat. Le dépôt de la résine photosensible 16 sur la couche isolante est suivi par la formation de la fenêtre de contact 17, par le même procédé photolithographique. Ceci a pour effet d'en- lever la résine photosensible 16. Ensuite, comme le montre la figure 3C, on fait croître le silicium polycristallin pour réaliser une partie ou un élément consistant en une ré- sistance de charge. En se référant au tableau A ci-après qui montre chaque valeur de résistance de contact dans diverses appli- cations, on comprend parfaitement que la résistance de con- tact dans la zone de contact entre le silicium polycristal- lin et le siliciure qui sont fabriqués par les processus conformes à l'invention, présente une valeur très inférieure à celle qu'on trouve dans l'art antérieur. Dans le tableau, une colonne A indique chaque valeur de résistance de contact lorsqu'on applique l'invention, tandis qu'une autre colonne B indique chaque valeur de résistance de contact lorsqu'on applique un procédé de l'art antérieur, ces valeurs résul- tant respectivement d'une série de tests. Tableau A Résistance de contact A B du test 1 58,5 A. 25 k.-D 2 57, 5 i 44 k. - 3 58,0 Qf 21,4 k.L 4 64,8I | 20,4 k.- 62,8/k 45 k il Plage totale 57,5-64,8 20-45 kQL Comme indiqué ci-dessus, l'invention permet d'obte- nir un contact de très faible valeur ohmique entre une couche de siliciure et une couche de silicium polycristallin dans un dispositif à semiconducteur, par la formation de la couche de silicium polycristallin sur la couche de siliciure, suivie par une implantation ionique avec une dose élevée, ce qui permet de réduire les pertes de courant dans la zone de con- tact. En outre, la faible résistance de contact entraîne une réduction du risque d'erreur sur les données qui résulte du fait que la résistance de contact entre la grille en siliciu- re et la résistance de charge en silicium polycristallin de- vient si élevée qu'elle limite le courant qui circule dans les résistances de charge à partir de la source de tension d'alimentation, conduisant ainsi à l'impossibilité de compen- ser le courant de fuite dans les transistors. Bien qu'on ait expliqué principalement l'invention en se référant au mode de réalisation préféré dans lequel on prend en considération la partie de contact entre le sili- ciure de grille et le silicium polycristallin d'une résistan- ce de charge dans une mémoire vive statique, on notera que diverses modifications de cet exemple de réalisation apparaî- tront à l'homme de l'art, sans sortir du cadre de l'invention. En particulier, on pourra parfaitement employer l'invention dans toute zone de contact entre du siliciure et du silicium polycristallin ailleurs que dans une mémoire vive statique. REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semi- conducteur ayant un contact ohmique, caractérisé en ce qu'il comprend les opérations suivantes: on forme successivement une couche de silicium polycristallin (12) et une couche de siliciure (13) sur une partie de la surface supérieure d'un substrat semiconducteur (10); on forme une couche isolante (15) sur la couche de siliciure (13) et sur la totalité de la surface supérieure du substrat (10); on forme une fenêtre de contact (17) par gravure de la partie de la couche iso- lante (15) qui se trouve au-dessus de la couche de siliciure (13); et on forme une couche de silicium polycristallin (18) sur la totalité de la surface supérieure du substrat (10), après avoir effectué une implantation ionique à travers la fenêtre de contact (17). 2. Procédé selon la revendication 1, caractérisé en ce qu'on effectue l'implantation ionique avec un dopage élevé de type N dans le siliciure (13). 3. Procédé de fabrication d'un dispositif à semi- conducteur ayant un contact ohmique, caractérisé en ce qu'il comprend les opérations suivantes: on forme successivement une couche de silicium polycristallin (12) et une couche de siliciure (13) sur la totalité de la surface supérieure d'un substrat semiconducteur (10), et on effectue ensuite une implantation ionique; on forme une couche isolante (15) sur la couche de siliciure (13) et sur la totalité de la surface supérieure du substrat (10); on forme une fenêtre de contact (17) par gravure d'une partie de la couche isolante (15); et on forme une couche de silicium polycristallin (18) sur la totalité de la surface supérieure du substrat (10) pour mettre le siliciure (13) en contact avec la couche de silicium polycristallin (18), à travers lalfenêtre de con-_ tact (17). 4. Procédé selon la revendication 3, caractérisé en ce qu'on effectue l'implantation ionique avec un dopage élevé de type N dans le siliciure (13).