FR 2622076 A1 19890421 FR 8813782 A 19881020 DISPOSITIF A TRANSFERT DE CHARGE AYANT UNE FONCTION D AMPLIFICATION POUR LA CHARGE TRANSFEREE La présente invention se rapporte à des dispositifs à transfert de charge et notamment à un dispositif à transfert de charge présentant une structure dans laquelle on peut améliorer une caractéristique de sortie dans une portion d'extrémité de transfert. Pour décrire l art antérieur. la figure 3 représente un schéma fonctionnel montrant un capteur d images à semi-conducteurs mettant en oeuvre un dispositif à transfert de charge connu de façon générale. On va maintenant décrire une structure de celuici en référence à la figure 3. Des portions photodétectrices 21a à 21c formées par des photodiodes disposées sur trois colonnes et quatre rangées sont connectées à des portions de transfert verticales 23a à 23c formées par des dispositifs à couplage de charge (désignés ci-aprés dispositifs CCD) respectivement à travers les portes de transfert 22a à 22c. Une portion de transfert horizontal 25 formée par un dispositif CCD est connectée aux extrémités des portions de transfert vertical respectives 23a à 23c par le biais des portions d interface respectivement 2Xa à 2 & et une borne de sortie 27 est connecté à une extrémité de la portion de transfert horizontal 25 via un préamplifica- teur 26. On va maintenant décrire brièvement le fonctionnement du capteur d images précité. Les signaux lumineux atteignant les portions photodétectrices 21a à 21c sont convertis en signaux électriques qui sont successivement lus aux portions de transfert vertical 23a à 23c lorsque les portes de transfert 22a à 22c respectivement sont débloquées. Les charges de signaux lues au niveau des portions de transfert vertical 23a à 23c sont transférées par une fonc tion de transfert de charge et lues au niveau de la portion de transfert horizontal 25 via respectivement les portions d interface 24a à 24c. Les charges de signaux lues au niveau de la portion de transfert horizontal 25 sont par ailleurs transférées par la fonction de transfert de charges et le préamplificateur 26 amplifie les charges transférées en signaux électriques. qui sont successivement prélevés de la borne de sortie 27 en tant qu informations d entrée de signal lumineux des portions photodétectrices 21a à 21c.Ce cycle de conversion sé quentielle, de transfert et d'opérations de sortie est successivement répété. ce qui effectue le traitement de limage. La figure 4 est un schéma montrant une coupe transversale prise le long de la direction de transfert du dispositif CCD de la portion de transfert horizontal de la figure 3 et des potentiels dans cette portion. La figure 5 est un diagramme de représentation temporelle montrant des impulsions d'horloge appliquées aux électrodes de transfert dans cette portion. On va maintenant décrire brièvement les opérations de transfert du dispositif CCD en référence aux figures 4 et 5. Dans la description suivante. on suppose que les portes connectées aux portions d'interface 24a à 24c reçoivent un signal OAl. Tout d'abord, une tension de niveau H (haut) est appliquée aux bornes OAl et OA2 en provenance des bornes connectées à une électrode de transfert 11 de la portion de transfert horizontal 25 et une tension de niveau L (bas) est appliquée aux bornes SA3 et OA4 en réponse aux impulsions d'horloge représentées sur la figure 5. Ensuite, des puits de potentiel sous l'electrode de transfert dans un substrat 1 à semi-conducteurs sont présents comme montré à l'instant tO.A cet instant, les charges QA. GB et OC transférées par les portions de transfert vertical 23a à 23c sont transférées via les portions d interface 24a à 24c aux puits de potentiel dans lesquels elles sont provisoirement stockées. Les charges stockées sont transférées successivement vers le préamplificateur 26 par mouvement des puits de potentiel en fonction des impulsions d'horloge comme cela est montré aux instants tl à t4. Ainsi, par la répétition des mêmes impulsions d'horloge, les charges transférées à partir des portions de transfert vertical 23a à 23c sont successivement transférées vers le côté sortie. La figure 6 est une vue en coupe montrant une structure classique de la sortie de la portion de transfert horizontal de la figure 3. La figure 7 est un diagramme de représentation temporelle montrant des impulsions d'horloge appliquées aux composants respectifs dans cette portion de sortie. On va maintenant décrire la structure et le fonctionnement de cette portion de sortie en référence aux figures 6 et 7. Les électrodes de transfert 2 et 3 connectées aux bornes #A3 et A4 en tant que portes finales du dispositif CCD sont formées sur la surface principale du substrat à semi-conducteurs 1 et des régions d'impuretés 14 et 15 sont formées sur la surface principale du substrat à semi-conducteurs 1. Une électrode de porte 4 est formée sur une région située entre la région d'impuretés 14 et la région sous-#acente de l'électrode de transfert 3 tandis qu'une électrode de porte 9 est formée en tant que transistor de rétablissement ou remise à zéro sur une région située entre les régions d'impuretés 14 et 15.Un transistor M.O.S. désigné par la lettre Q ayant sa porte reliée à la région d'impuretés 14 et une résistance de charge R sont connectés pour former le préamplificateur 26, et la borne de sortie 27 est con nette à une interconnexion du transistor Q et de la résistance de charge R. En fonctionnement, le niveau de tension à la borne QA4 de l'électrode de porte 3 s'élève au niveau H à l'instant toi, A cet instant, une charge de signal à lire juste aprés est stockée sous les électrodes de porte 2 et 3. Lorsque le niveau de tension sous les électrodes 2 et 3 s'élève au niveau H, un niveau de rétablissement OR s'élève au niveau H en même temps. et les potentiels des régions d'impuretés atteignent un niveau VR. Lorsque le niveau de tension OR de l'électrode de porte 9 du transistor de rétablissement passe du niveau H au niveau L, le potentiel de la région d'impuretés 14 est abaissé par suite du couplage capacitif entre l'électrode de transfert 9 et la région d'impuretés 14. Ceci entraine la modification de l'état conducteur du transistor Q et l'abaissement du niveau de la sortie DO. A l'instant t02 (postérieur à tO1M, la tension OR de l'électrode 9 du transistor de rétablissement est L et la région d'impuretés 14 est dans un état flottant. Après cela, le niveau de la tension de l'électrode de transfert 3 passe du niveau H au niveau L. A l'instant t03 (postérieur à t02), le niveau de tension de l'électrode de transfert 3 est L et la charge de signal stockée sous l'électrode de transfert 3 est lue au niveau de la région d'impuretés 14, entrainant le changement du niveau de la sortie DO en fonction de l'intensite du signal. En d'autres termes, la modification du potentiel de la région d'impuretés 14 est transmise à l'extérieur via le préamplificateur 26 fonctionnant en montage à charge de source. Ainsi, le dispositif de transfert de charge classique comporte la portion de sortie et son milieu environnant structurés de la manière décrite ci-dessus. En supposant qu une capacité de la région d'impuretés 14 à savoir une capacité de diffusion flottante soit CFD et qu'un gain du montage à charge de source soit G, la tension de sortie VO par rapport au nombre Ns de charges de signaux est VO = G x q x Ns/CFD où q représente la charge de l'électron. Par conséquent, plus CFD est petit, plus VO est grand. Toutefois, CFD est égal à environ 0,01 à 0,1 pF et il est difficile de diminuer plus encore la valeur de CFD compte tenu de la technologie de structure miniaturisée effectivement mise en oeuvre. Par conséquent, on se heurte à une limitation à l'égard de la réduction de la capacité de diffusion flottante et on ne peut obtenir une sortie suffisante pour un faible signal transféré à partir du dispositif CCD. Dans le brevet US ne 4 646 119, Kosonocky décrit une structure d'amplificateur à diffusion flottante. Tou tefois, ce brevet ne fait nullement état d'un perfectionnement dans la sensibilité de détection pour une faible quantité de charge transférée comme cela est décrit dans la présente invention. La présente invention a pour objet - un dispositif à transfert de charge présentant une fiabilité élevée; - un dispositif à transfert de charge présentant une sensibilité élevée pour la détection des charges; - un dispositif à transfert de charge permettant d'obtenir une sortie de détection suffisante même si les signaux transférés sont très faibles; et/ou - un dispositif à transfert de charge permettant d'obtenir une sortie de détection suffisante sans diminuer la capacité de la diffusion flottante. Pour atteindre les objets précités, un dispositif de transfert de charge selon la présente invention comprend : un substrat semi-conducteur, des premiers moyens d'injection de charge, des premiers moyens de stockage de charge, des premiers moyens de réglage du potentiel de référence, des premiers moyens de transfert de charge, des seconds moyens de stockage de charge, des seconds moyens d'injection de charge, des troisièmes moyens de stockage de charge, des seconds moyens de reglage du potentiel de référence, des seconds moyens de transfert de charge et des moyens de sortie de signaux électriques. Le susbtrat semi-conducteur comporte une région de transfert de charge. Les premiers moyens d'injection de charge injectent une première charge dans la région de transfert de charge du substrat semi-conducteur.Les premiers moyens de stockage de charge sont formés dans le susbtrat semi-conducteur et servent à stocker une charge. Les premiers moyens de réglage du potentiel de référence établissent le potentiel des premiers moyens de stockage de charge à un premier potentiel de référence. Les premiers moyens de transfert de charge transfèrent la première charge injectée par les premiers moyens d'injection de charge dans les premiers moyens de stockage de charge réglés au premier potentiel de référence. Les seconds moyens de stockage de charge sont formés dans le substrat semi-conducteur et stockent une charge.Les seconds moyens d'injection de charge injectent une seconde charge, qui devient supérieure à la première charge, dans les seconds moyens de stockage de charge en fonction d'un potentiel modifié par rapport au premier potentiel de référence par suite de la première charge transférée aux premiers moyens de stockage de charge. Les troisièmes moyens de stockage de charge sont formés dans le substrat semi-conducteur et servent à stocker une charge. Les seconds moyens de réglage du potentiel de référence établissent le potentiel des troisièmes moyens de stockage de charge à un second potentiel de référence. Les seconds moyens de transfert de charge transfèrent la seconde charge injectée dans les seconds moyens de stockage de charge aux troisiémes moyens de stockage de charge fixés au second potentiel de référence.Les moyens de sortie de signaux électriques émettent un signal électrique en fonction du potentiel des troisièmes moyens de stockage de charge modifié par rapport au second potentiel de référence par suite de la seconde charge transférée aux troisièmes moyens de stockage de charge. Le dispositif de transfert de charge ainsi structuré fournit une tension de sortie fonction de la seconde charge supérieure à la première charge et par conséquent on peut obtenir un signal de sortie important, même si la première charge est très petite. Les objets mentionnés ci-dessus, ainsi que d'autres objets, caractéristiques, aspects et avantages de la présente invention apparaitront mieux à la lecture de la description détaillée suivante de l'invention en référence aux dessins d'accompagnement sur lesquels - la figure 1 est une illustration montrant une structure des portions de sortie de dispositifs CCD selon un mode de réalisation de la présente invention et les potentiels relatifs à celui-ci; - la figure 2 est un diagramme de représentation temporelle montrant les impulsions d'horloge appliquées aux électrodes de transfert et aux électrodes de porte de la figure 1; - la figure 3 est un schéma fonctionnel d'un capteur d images à semi-conducteurs utilisant un dispo sitif à transfert de charge généralement connu;; - la figure s est une illustration montrant une vue en coupe prise le long d'une direction de transfert du dispositif CCD constituant une portion de transfert horizontal de la figure 3 et les potentiels y afférents; - la figure 5 est un diagramme de représentation temporelle montrant les impulsions d'horloge appliquées aux électrodes de transfert de la figure 4; - la figure 6 est une vue en coupe montrant une structure classique autour de la sortie de la portion de transfert horizontal de la figure 3 - la figure 7 est un diagramme de représentation temporelle montrant les impulsions d'horloge appliquées aux composants respectifs de la figure 6. La figure 1 est une illustration montrant une structure des portions de sortie des dispositifs CCD selon un mode de réalisation de la présente invention et les potentiels y afférents. La figure 2 est un diagramme de représentation temporelle montrant les impulsions d'horloge appliquées aux électrodes de transfert de ce mode de réalisation. On va maintenant décrire la structure et le fonctionnement de ce mode de réalisation en référence aux figures 1 et 2. Des régions d'impuretés 10. 12, 13, 14 et 15 sont formées dans des positions prédéterminées sur une surface principale d'un substrat semi-conducteur 1. Des électrodes de transfert 2 et 3 connectées aux bornes 6A3 et OAX en tant que portes finales des dispositifs CCD montrées à la figure 4 sont formées sur une portion à gauche de la région d'impuretés 10. Une électrode de porte 4 sur laquelle est appliquée une tension VGo est formée sur une portion comprise entre la région sousjacente de l'électrode de transfert 3 et la région d'impuretés 10. Une électrode de porte 5 sur laquelle est appliquée une tension 9R1 est réalisée sous forme de premier transistor de rétablissement sur une zone située entre les régions d'impuretés 10 et 12. Les tensions VR1 et 91 sont appliquées sur les régions d'impuretés 12 et 13 respectivement, et les électrodes de transfert 6, T et 8 sont formées sur une zone située entre les régions d'impuretés 13 et 14. L'électrode de transfert 6 est reliée à la région d'impuretés 10 de sorte qu'elles sont toujours au mème potentiel tandis que les tensions OST et es sont appliquées aux électrodes de transfert 7 et 8 respectivement. Une électrode de porte 9 sur laquelle est appliquée une tension OR2 est réalisée en tant que second transistor de rétablissement sur une zone située entre les régions d'impuretés 14 et 15, une tension VR2 étant appliquée à la région d'impuretés 15. Un circuit de sortie comprend un transistor M.O.S. désigné par la référence o et une capacité de charge R connectée en série entre une tension d'alimentation VO et la masse. La porte du transistor Q est connectée à la région d'impuretés 14 et une tension de sortie DO est fournie à partir d'une interconnexion du transistor Q et de la résistance de charge R. La structure du circuit de sortie est la même que dans l'art antérieur. On va maintenant décrire le fonctionnement de ce mode de réalisation. Tout d'abord, à l'instant T1, une charge de signal Osl est stockée dans la porte finale des dispositifs CCD avec la borne OA4 qui est au niveau H. En même temps, les tensions OR1 et OR2 sont au niveau H et le transistor de rétablissement est débloqué, ce qui entraine l'établissement des régions d'impuretés 10 et 14 aux niveaux VR1 et VR2 (comme cela est indiqué en (b) sur la figure 1 > . A l'instant T2, les tensions OR1 et OR2 sont abaissées au niveau L et les régions d'impuretés 10 et 14 sont amenées à l'état flottant (comme cela est montré en (c) sur la figure 1).A cet instant, les niveaux des régions d'impureté 10 et 14 sont légè- rement abaissés en raison du couplage capacitif des électrodes de transfert 5 et 9. A l'instant T3, le terminal OAs est abaissé au niveau L et la charge de signal asl stockée sous les électrodes de transfert 2 et 3 traverse une barrière sous l'électrode de porte s et elle est transférée dans la première région d'impuretés 10 ce qui entraine le changement du potentiel dans cette portion (comme cela est montré en (d) sur la figure 1). Etant donné que l'électrode de porte 6 est connectée à la région d'impuretés 10, la modification de potentiel au niveau de l'électrode de porte 6 est la même que dans la région d'impuretés 10.Ensuite, à l'instant T4, la tension #I est abaissée au niveau L ce qui entraine l'injection de la charge depuis la région d'impuretés (13), en tant que source, via l'électrode 6 jusque dans le puits de potentiel sous l'électrode de transfert 7 (comme cela est montré en (e) sur la figure 1). A l'instant T5, XI est élevé au niveau H et par conséquent une charge Os2 définie par le potentiel sous l'électrode 6 demeure sous l'électrode 7 (comme cela est indiqué en (f) sur la figure 1). A l'instant T6. ST est abaissé au niveau L et es est élevé au niveau H.Par conséquent, la charge de signal as2 sous l'électrode 7 est transférée à la seconde région d'impuretés 14 et une modification de potentiel provoquée dans la région d'impuretés 14 à cet instant est transmise vers l'extérieur sous forme de tension de sortie DO via le circuit de sortie de la même manière que dans l'art antérieur (comme cela est montré en (g) sur la figure 1). La charge transférée à la seconde région d'impuretés 14 est définie par l'aire de l'électrode 16 et la différence de potentiel entre les électrodes 6 et 7. Etant donné que la modification de potentiel à l'elec- trode 6 peut être augmentée en diminuant une capacité reliée à la première région d'impuretés 10, on peut augmenter le degré d'amplification de la charge en diminuant l'aire de l'électrode 6 et en augmentant l'aire de l'électrode T autant que faire se peut. De plus, en choisissant de façon appropriée les impulsions d'horloge et les niveaux des charges, on peut fournir une tension de sortie obtenue par soustraction d'une quantité arbitraire. Bien que le circuit de sortie utilisant un étage du montage à charge de source soit mis en oeuvre dans le mode de réalisation décrit ci-dessus, il va sans dire qu'un circuit de sortie utilisant les étages multiples du montage à charge de source peut être mis en oeuvre et qu'un circuit de détection présentant une autre structure peut être adopté. Bien que la charge obtenue au potentiel de l'é- lectrode de porte connectée à la première région d'impuretés soit transférée directement à la seconde région d'impuretés dans le mode de réalisation décrit cidessus, un autre moyen de transfert de charge tel qu'un dispositif CCD peut être intercalé entre celles-ci de façon à fournir une tension de sortie fonction de la charge transférée via les moyens de transfert de charge. Comme cela a été décrit ci-dessus, selon la presente invention, une seconde charge plus importante est produite en fonction d'une première charge émise à la sortie d'un dispositif CCD et un signal de sortie est fourni en fonction de la seconde charge. Par conséquent, même si la première charge est très faible, un grand signal de sortie peut être obtenu avec une sensibilité de détection de charge élevée. Bien que la présente invention ait été décrite et illustrée en détail, il demeure bien entendu que la description détaillée n'a été donnée qu'à titre d'illustration et d'exemple nullement limitatifs, l'esprit et la portée de la présente invention n'étant limités que par les revendications ci-annex~es. REVENDICATIONS 1. Dispositif à transfert de charge, caractérisé par le fait qu il comprend en combinaison un substrat semi-conducteur (1) comportant une région de transfert de charge, des premiers moyens d'injection de charge (2, 3) pour injecter une première charge dans la région de transfert de charge du substrat semi-conducteur. des premiers moyens de stockage de charge formés dans le substrat semi-conducteur pour stocker une charge. des premiers moyens de réglage de potentiel de référence (5,12) pour établir le potentiel des premiers moyens de stockage de charge à un premier potentiel de référence, des premiers moyens de transfert de charge (4) pour transférer la première charge injectée par les premiers moyens d'injection de charge dans les premiers moyens de stockage de charge établis au premier potentiel de référence, des seconds moyens de stockage de charge (7) formés dans le substrat semi-conducteur pour stocker une charge, des seconds moyens d'injection de charge (6, 13) pour injecter une seconde charge, plus grande que la première charge, dans les seconds moyens de stockage de charge, en fonction d'un potentiel des premiers moyens de stockage de charge modifié par rapport au premier potentiel de référence par suite du transfert de la pre mière charge aux premiers moyens de stockage de charge, des troisièmes moyens de stockage de charge (14) formés dans le substrat semi-conducteur pour stocker une charge, des seconds moyens de réglage de potentiel de référence (9,15) pour établir le potentiel des troisiè- mes moyens de stockage de charge à un second potentiel de référence. des seconds moyens de transfert de charge (8) pour transférer la seconde charge injectée dans les seconds moyens de stockage de charge aux troisiémes moyens de stockage de charge ajustés au second potentiel de référence, et des moyens de sortie de signaux électriques (26) pour émettre en sortie un signal électrique fonction du potentiel des troisièmes moyens de stockage de charge modifie par rapport au second potentiel de référence par suite du transfert de la seconde charge aux troisièmes moyens de stockage de charge. 2. Dispositif à transfert de charge selon la revendication 1, caractérisé en ce que les seconds moyens d'injection de charge comprennent des quatrièmes moyens de stockage de charge (13) formés dans le substrat semi-conducteur pour stocker une charge, des moyens d'alimentation de charge connectés aux quatrièmes moyens de stockage de charge, pour fournir une charge aux quatrièmes moyens de stockage de charge, une électrode de transfert (6) formée sur une première région de susbtrat semi-conducteur entre les quatrièmes moyens de stockage de charge et les seconds moyens de stockage de charge, et des moyens de réglage de potentiel identique pour établir le potentiel des premiers moyens de stockage de charge de façon qu'il soit identique au potentiel de l'électrode de transfert, le potentiel de la première région étant modifié en fonction du potentiel de l'électrode de transfert pour transférer la charge fournie aux quatrièmes moyens de stockage de charge par les moyens d'alimentation de charge aux seconds moyens de stockage de charge. 3. Dispositif a transfert de charge selon la revendication 2, caractérisé en ce que les seconds moyens de stockage de charge comprennent une seconde région de substrat semi-conducteur contigue à la pre mièvre région et des moyens de formation de puits de potentiel pour former un puits de potentiel d'une profondeur prédéterminée dans la seconde région. 4. Dispositif à transfert de charge selon la revendication 3, caractérisé en ce que les premiers moyens de stockage de charge sont constitués par une première région d'impuretés formée dans le substrat semi-conducteur, les troisièmes moyens de stockage de charge étant constitués par une seconde région d'impuretés formée dans le substrat semi-conducteur, et les quatrièmes moyens de stockage de charge étant constitués par une troisième région d'impuretés formée dans le substrat semi-conducteur. 5. Dispositif à transfert de charge selon la revendication 4. caractérisé en ce que les premiers moyens de réglage de potentiel de référence comprennent un premier transistor ayant en tant que source ou région de drain la première région d'impuretés. 6. Dispositif à transfert de charge selon la revendication X, caractérisé en ce que les seconds moyens de réglage de potentiel de référence comprennent un second transistor ayant en tant que source ou région de drain la seconde région d'impuretés. 7. Dispositif à transfert de charge selon la revendication 6, caractérisé en ce que les moyens de sortie de signaux électriques comprennent un troisième transistor et une résistance connectés en série entre un potentiel de référence et un potentiel de masse, une interconnexion pour relier une électrode de porte du troisième transistor et la région d'impuretés, et une borne de sortie connectée à une intersection du troisième transistor et de la résistance.