FR 2609843 A1 19880722 FR 8700567 A 19870120 -1 _ DEPHASEUR ACTIF 0-180 POUR HYPERFREQUENCES" La présente invention a pour objet un déphaseur ac- tif 0-180 pour hyperfréquences. On connaît déjà un tel déphaseur mettant en oeuvre une cellule différentielle comportant deux transistors à effet- de champ dont les sources sont couplées entre elles et sont chargées par une impédance Z dont la valeur est ajustée pour obtenir l'égalité des modules des signaux présents sur les drains des transistors ainsi que la valeur désirée de la pha- se, soit 180 . Or un tel ajustage ne peut être obtenu que pour une bande de fréquences limitée et de plus il nécessite d'occuper une surface importante de substrat lorsqu'il est intégré. La présente invention a pour objet un déphaseur ac- tif mettant en oeuvre des éléments actifs, donc nécessitant une surface de substrat beaucoup moins importante, et qui de plus est susceptible de fonctionner dans une large bande de fréquences, et présentant en outre une bonne réjection de mode commun. Le principe de base de l'invention consiste à effec- tuer de manière symétrique la différence de deux signaux pro- venant des sorties d'un amplificateur différentiel classique. Dans ce but, l'invention a pour objet un déphaseur actif 0-180" pour hyperfréquences caractérisé en ce qu'il com- porte un amplificateur différentiel d'entrée recevant un si- gnal d'entrée et comportant une sortie inverseuse et une sor- tie non inverseuse et un premier et un deuxième étage de sor- tie du type push-pull réalisés avec des transistors MESFET, et comportant chacun une entrée inverseuse et une entrée non in- verseuse ladite sortie inverseuse attaquant l'entrée inverseu- se du premier étage de sortie et l'entrée non inverseuse du deuxième étage de sortie, et ladite sortie non inverseuse - 2 - attaquant l'entrée non inverseuse du premier étage de sortie et l'entrée inverseuse du deuxième étage de sortie, les sor- ties des deux étages de sortie constituant les sorties du dé- phaseur. Selon un mode de. réalisation préféré, l'amplifica- teur différentiel d'entrée est un amplificateur MESFET à char- ge active dont les sorties attaquent les entrées respectives du premier et du deuxième étage de sortie à travers des diodes disposées en série de manière à compenser les décalages de ni- veau continu. L'invention sera mieux comprise à la lecture de la description qui va suivre donnée à titre d'exemple non limita- tif en liaison avec les figures qui représentent: les figures la et lb, respectivement un déphaseur à cellule différentielle selon l'art antérieur et un schéma de modélisation simplifiée de celui-ci. les figures 2a et 2b, respectivement un schéma d'un déphaseur selon l'invention et un schéma de modélisation sim- plifiée d'un des étages de sortie de celui-ci. et la figure 3, un mode de réalisation préféré du déphaseur selon l'invention. La figure la montre un déphaseur 0-180 de l'art antérieur présentant deux transistors MESFET T1 et T2 couplés par les sources de manière à former une cellule différentiel- le, une impédance Z étant disposée entre les sources et un pô- le de tension d'alimentation. Les drains des transistors sont reliés au pôle de mode commun chacun à travers une résistance R. Une modélisation simplifiée de ce circuit est représentée à la figure lb. Selon cette modélisation, le transistor T1 est équivalent d'une part, à un condensateur C1 recevant sur une de ses bornes la tension d'entrée e et présentant à ses bornes la tension VgS1 et, d'autre part, à une source de courant con- trôlée d'intensité gm VgS1 disposée en série avec la résistan- ce R de drain du transistor T1, et connectée à l'autre borne du condensateur C1. Le transistor T2 est équivalent, d'une - 3 - part, à un condensateur C2 disposé en parallèle sur la charge Z et présentant à ses bornes la tension VgS2, et, d'autre part, à une source de courant contrôlée d'intensité gmVgS2 disposée en série entre la résistance R de drain du transistor T2 et le réseau parallèle Z,C2. Il vient alors: VgS2 = VgS1 - e gmVGS2 + gmVGs1 + jCw VGS1 + (. + jC2w) VGS2 = 0 V' = -R gm VgS2 V = -R gm VgS1 La résolution du système d'équations donne les valeurs de V' et V: gm + jClw V' = Rgm g c e V Rgm 1 + 2gm + j(C1 + C2) w e Z gm + Z + jC2w V=-Rg - e = -R +gm 1 +2gn + j(C1 + C2) w L'égalité des modules (gains identiques sur les deux branches) et le déphasage de 180 peuvent être obtenus en ajustant l'impédance Z. Cependant, un tel ajustage n'est valable que pour une bande de fréquences limitée et la présence d'éléments passifs impose une perte de place préjudiciable. Selon la figure 2a, un déphaseur selon l'invention comporte un amplificateur différentiel recevant un signal d'entrée Ve et produisant à sa sortie non inverseuse un signal Va et à sa sortie inverseuse un signal Vb. Il vient: Va = v = Gd + Gc e Va =ciV= e Vb = V -Gd + Gc Vb =V= e2 - 4 - Gd désignant le gain de l'amplificateur différentiel et Gc son gain de mode commun. Les signaux de sortie V1 et V2 du déphaseur sont produits par deux amplificateurs push-pull équipés de transis- tors MESFET, le premier comportant des transistors Til et Tl2 recevant respectivement sur leur porte les signaux aV et eV, et le second des transistors T13 et T14 recevant respective- ment sur leur porte les signaux eV et aV. Le drain du transis- tor Tll est connecté à un pôle de tension d'alimentation, sa source au drain du transistor T12 et la source du transistor T12, au pôle de mode commun. Le drain du transistor T13 est connecté audit pôle de tension d'alimentation, sa source au drain du transistor T14 et la source du transistor T14, au pô- le de mode commun. Si on considère les amplificateurs push pull comme idéaux, on a: V1 = (a - P) V = GdVl et V2 = ( - a) V = - GdVl, ce qui correspond à l'exactitude sur la valeur du module et de la phase et à une réjection totale du mode commun. En prati- que, les amplificateurs introduisent des défauts et nous al- lons maintenant montrer l'intérêt d'utiliser des étages push- pull MESFET dans le cas d'espèce. Un schéma équivalent simplifié d'un étage push- pull, celui constitué par les transistors T11 et T12, est re- présenté à la figure 2b. Pour le transistor Tll recevant le signal aV, le schéma comporte un condensateur parallèle de va- leur Cgd recevant à ses bornes la tension aV, un condensateur série de valeur Cgs dont une borne est connectée à la borne non à la masse du condensateur parallèle Cgd et dont l'autre borne est connectée à une borne d'une source de courant con- trôlée d'intensité gmVgs2 référencée par rapport au pôle de mode commun, V'gs2 désignant la tension aux bornes du conden- sateur Cgs. Enfin, une conductance de valeur gd est connectée en parallèle sur la source de courant précitée. Pour le tran- sistor T12 recevant le signal lV, le schéma comporte un con- densateur parallèle de valeur Cgs recevant à ses bornes la tension 9V (égale à V'gsl par définition), un condensateur sé- rie de valeur Cgd dont une borne est connectée à la borne non à la masse du condensateur parallèle Cgs précité et dont l'au- tre borne est connectée à une borne d'une source de courant contrôlée d'intensité gm Vgs1 référencée par rapport au pôle de mode commun. Enfin une conductance de valeur gd est connec- tée en parallèle sur la source de courant précitée. La tension de sortie V1 est celle présente à la borne commune des condensateurs série et des conductances de valeur gd. On a: Vgs1 = PV Vgs2 = "V - V1 -gmVgsl + gmVgs2 - gVs + (RV - VI) jw Cgd + (aV - V1)jwCgs = O avec g = 2gd. D'o: V= gm(a-e) V + j (Cgde + Cgsa) V G G avec gm + g + jw (Cgs + Cgd) = G Pour obtenir la valeur de V2, il suffit d'inverser a et dans la formule précédente. d'o: V2= gm(U-) V + jw (Cgda + Cgs) V G G En remplaçant a et p par leur valeur: Gc + Gd -Gd + Gc G G =d 2 on a: V1 = Gm GdV + jw Gc (Cgd+Cgs)V + 2G Gd(Cgs -Cgd)V G 2G 2G V2=- gm GdV + 2G Gc (Cgd+Cgs)V + 2G Gd(Cgd -Cgs)V G 2G 2G -- 6 - c'est-à-dire: Dw GdV jwGc(g+Cg) Vi = [gm + (Cgs-Cgd)] + Gc (Ggd + Cgs)V 2 G 2G V2 = -[gm +w (Cgs-Cgd)]-d +3G Gc (Ggd + Cgs)V 2 G 2G On obtient une réduction du gain de mode commun à raison d'un facteur multiplicatif k de mndule inférieur à 1: k = jw (Cgd + Cgs) G En ce qui concerne le déphasage, sa valeur est exacte pour f = O et se dégrade progressivement en hautes fréquences. On peut montrer que l'amélioration peut s'exprimer sous le forme équivalente du facteur K: K = 1 f +(i4)2 avec ft = gm 2T Cgs On obtient donc une amélioration en ce qui concerne la phase jusqu'à la fréquence de coupure du transistor. Selon la figure 3, le déphaseur comporte un étage différentiel d'entrée comprenant deux transistors MESFET dont les sources sont couplées et connectées à une source de cou- rant constituée par un transistor T28 dont la grille et la source sont connectées au pôle de tension d'alimentation néga- tive U3, (par exemple -4V), et le drain connecté aux sources des transistors T21 et T23 précités. La tension d'entrée Ve est appliquée à la grille du transistor T21 à travers un ré- seau de découplage comportant un condensateur série C4 et une résistance parallèle R2 entre la grille du transistor T21 et le pôle de mode commun. La grille du transistor T23 est directement référencée au pôle de mode commun. Afin d'obtenir un gain en dynamique tout en conser- vant un gain en continu de l'ordre de l'unité, les drains de transistors T21 et T23 sont associés à une charge active cons- - 7 - tituée par un transistor MESFET respectivement T22 et T24 dont la source est connectée au drain du transistor correspondant, et comportant un condensateur C3 de faible valeur ( de l'ordre du picofarad) connecté entre leur source et leur grille. La grille de chacun des transistors T22 et T24 est reliée à un pôle de tension d'alimentation Ul (par exemple +1,5V) à tra- vers une résistance R1, alors que leur drain est connecté à un pôle de tension d'alimentation U2 (par exemple +4V). Des transistors T25 et T26 montés en suiveur et dont le drain est directement référencé à la source de tension U2 recoivent sur leur porte les tensions de drain respective- ment des transistors T21 et T23. Les sources des transistors T25 et T26 sont connectés chacun à un groupe-de plusieurs dio- des D en série, ici au nombre de 4, de manière à réaliser une adaptation de niveau pour les étages push-pull de sortie. Des transistors T27 et T29 montés en source de courant de manière analogue au transistor T28 ont leur drain connecté à la catho- de de la dernière diode de chaque grouper de manière à définir le courant traversant les diodes et donc la chute de tension dans celles-ci. La source des transistors T25 et T26 est reliée à la porte respectivement des transistors T13 et Tll avec une chute de tension d'une diode, et à la porte respectivement des transistors T12 et T14 avec une chute de tension dans la tota- lité des diodes, à savoir quatre, ce qui permet de polariser correctement les étages de sortie. On pourra prendre dans cet- te configuration U1 = 1,5V, U2 = 6V et U3 = -4V. Les figures 4a et 4b représentent un mode de réalisation préféré de l'invention dans lequel la valeur de l'écart de phase entre les sorties du déphaseur peut varier entre O et 1800. Selon la figure 4a, un module déphaseur (W1, z2) comporte deux branches en parallèle recevant le signal d'en- trée. La première branche parallèle comporte un amplificateur A5 dont la sortie est chargée par deux résistances de même va- leur en série R5 et R'5, R'5 ayant une borne connectée au pôle de mode commun. La borne commune aux résistances R5 et R'5 2609E43 8 - constitue la sortie de la première branche. La deuxième bran- che parallèle comporte un amplificateur inverseur A6 dont la sortie est chargée par une résistance variable R6 dont la va- leur est commandée par une tension V'e et un condensateur C6 dont une borne est connectée au pâle de mode commun. La borne commune à la résistance R6 et au condensateur C6 constitue la sortie de la deuxième branche. Les sorties des diux branches sont additionnées par un sommateur 40 dont la sorte fournit un signal S. On a alors avec R5 = R's et les deux amplificateurs A5 et A6 ayant le même gain A: AVe - AVe 1 2 jC6w R6 + 1 jC6w soit: -AVe 1 - Tp 2 1 + Tp Le déphasage pour une fréquence donnée dépend de la constante de temps T = R6C6. On a: 2S= A; Ap = 1800 - 2 Arc tg pT On peut ainsi décrire un écart de phase Ap variant de O à 180 suivant la valeur de T, donc de R6. La figure 6b décrit un mode de réalisation particu- lièrement avantageux du déphaseur dans lequel l'écart de phase peut être réglé entre O et 180 , mettant en oeuvre un étage différentiel d'entrée MESFET à charge active, et un étage de sortie pour chaque amplificateur, mettant en oeuvre des transistors MESFET montés en push-pull, ce qui permet d'optimiser la tension résiduelle de mode commun. On obtient donc une amélioration en ce qui concerne la phase jusqu'à la fréquence de coupure du transistor. Les éléments similaires portent sur la figure 4b les mêmes références que sur la figure 3. Les résistances R5 et R'5 sont raccordées en série entre la sortie de l'étage push-pull T11, T12 et le pôle de 9 - mode commun avec interposition éventuelle d'un condensateur de découplage Cs de faible valeur. La résistance variable R6 est la résistance drain-source d'un transistor MESFET T36 dont le drain est connecté à la sortie de l'étage push-pull T13, T14 et dont la source est connectée à la borne non à la masse du condensateur C6. La grille du transistor T36 reçoit une tension V'e. Enfin, le scmmateur 40 est constitué par deux transistors MESFET T31 et T32 dont les drains sont connectés à la source de tension d'alimentation U2, dont les sources sont couplées entre elles et connectées à transistor T33 monté en source de courant de manière analogue au transistor T28. La source du transistor T36 est connectée à la grille du transistor T32 et la borne commune aux résistances R5 et R'5, à la grille du transistor T31, ce qui fait que la somme de leurs tensions apparaît sur les sources des transistors T31 et T32. (signal S). Pour faire varier l'écart de phase entre 0 et 180 , il faut faire varier la tension V'e jusqu'à atteindre la tension de pincement du canal du transistor T36. - 10 - REVENDICATIONS: 1. Déphaseur actif 0-180 pour hyperfréquences carac- térisé en ce qu'il comporte un amplificateur différentiel d'entrée recevant un signal d'entrée et comportant une sortie inverseuse et une sortie non-inverseuse, et un premier et un deuxième étage de sortie du type push-pull réalisés avec des transistors MESFET, et comportant chacun une entrée inverseuse et une entrée non-inverseus-, ladite sortie inverseuse atta- quant l'entrée inverseuse dt premier étage de sortie et l'en- trée non-inverseuse du deuxième étage de sortie, et ladite sortie noninverseuse attaquant l'entrée non-inverseuse du premier étage de sortie et l'entrée inverseuse du deuxième étage de sortie, les sorties des deux étages de sortie consti- tuant les sorties du déphaseur. 2. Déphaseur selon la revendication 1, caractérisé en ce que l'amplificateur différentiel d'entrée est un amplifica- teur MESFET à charge active dont les sorties attaquent les en- trées respectives du premier et du deuxième étage de sortie et en ce qu'il comporte des diodes disposées en série sur les sorties dudit amplificateur MESFET, au moins certaines des en- trées du premier et du deuxième étage de sortie étant raccor- dées auxdites sorties de l'amplificateur MESFET à travers au moins une desdites diodes de manière à compenser les décalages de niveau. 3. Déphaseur selon une des revendications 1 ou 2 ca- ractérisé en ce que la sortie du premier étage de sortie est chargée par le trajet drain-source d'un premier transistor dont la grille reçoit un signal de commande, en série avec un condensateur, la sortie du deuxième étage de sortie étant chargée par une première et une deuxième résistance en série, et en ce que les tensions présentes à la borne commune au tra- jet drain-source du premier transistor et au condensateur d'une part et à la borne commune aux première et deuxième ré- sistance d'autre part, sont additionnées par un circuit somma- teur dont la sortie délivre ainsi un signal dont la phase va- rie en fonction du signal de commande.