FR 2616270 A1 19881209 FR 8707941 A 19870605 RESEAU DE TRANSISTORS PREDEPOSES, PROCEDE DE REALISATION DE CE RESEAU, ET CIRCUIT ELECTRONIQUE REALISE AU MOYEN DE CE RESEAU La présente invention concerne un réseau de transistors en couches minces, prédéposés sur un substrat, dont le matériau n'est pas monocristallin. Ce réseau de transistors å effet de champ est comparable aux circuits prédiffusés réalisés dans des technologies classiques sur des substrats et matériaux tels que le silicium, et le dernier niveau de métallisation est réalisé à la demande de l'utilisateur: les transistors du circuit ont des géométries variées qui permettent de choisir le gain, la puissance ou la vitesse de fonctionnement par exemple, en fonction de l'utilisation envisagée..L'invention concerne également le procédé de réalisation d'un réseau de transistors en couches minces. Les transistors en couches minces sont connus, et ils sont actuellement utilisés soit en éléments discrets pour l'adressage des points d'image dits pixels dans les écrans plats å cristaux liquides ou les senseurs dtimages X soit en circuits logiques des bascules et des registres å décalage ont été réalisés. Leur principal intérêt réside en l'intégration des fonctions de multiplexage sur le même substrat que l'écran ou le senseur. Cependant d'autres applications peuvent être envisagées utilisant des circuits à base de transistors en couches minces. Ils ont des vitesses de fonctionnement limitées, inférieures à 1 MHz s'ils sont réalisés en silicium amorphe, et inférieures à 10 MHz stlls sont réalisés en silicium polycristallin, cette limitation de vitesse étant due å la faible mobilité électronique dans les matériaux utilisés. Mais cette technologie a l'avantage de pouvoir être déposée à basse température c'est à dire aux environs de 250 à 800 degrés centigrades, en grande surface, Jusqu'à 30 x 30 cm2 et sur des substrats divers tels que le verre, les métaux, les polymères comme les polyimides, ou d'autres substrats encore. Les applications sont de ce fait très spécifiques, un exemple typique étant la carte à mémoire comportant un circuit intégré. L'objet de l'invention est de réaliser des circuits électroniques complexes et variés a à partir d'un unique composant, qui est un réseau de transistors en couches minces. L'originalité réside d'une part dans l'utilisation de transistors en couches minces sur des substrats divers, et d'autre part dans le fait que les transistors ont des géométries variées et donc que les fonctions de base peuvent être optimisées en fonction de chaque. application : inverseur, suiveur, bascule.. etc. On peut ainsi privilégier, selon l'objectif recherché, soit la vitesse de fonctionnement soit les performances statiques telles que les niveaux de fonctionnement pour chaque fonction individuelle. On conviendra d'appeler ces réseaux de transistors en couches minces "circuits prédéposés" : en effet, on ne peut pas les appeler "prédiffusé" comme les circuits sur silicium monocristallin puisque il n'y a pas de diffusion, ni "préimplanté't comme les circuits sur matériaux III-V puisque il n'y a pas d'implantation. Le procédé concerne essentiellement les transistors à effet de champ et il permet d'optimiser très rapidement des circuits spécifiques et d'étudier leurs performances en fonction. des performances des transistors individuels. Il comprend deux étapes. Lors de la première étape commune à tous les circuits, les transistors individuels sont réalisés avec des géométries variées et une disposition spatiale permettant leur utilisation optimale lors de la deuxième étape. Dans cette deuxième étape les circuits sont individualisés et les transistors sont choisis parmi ceux qui sont déposés dans le réseau de transistors en fonction de leur géométrie, c'est à dire des caractéristiques que l'on attend d'eux. Ces transistors sont alors reliés entre eux au moyen d'une interconnexion métallique. De façon plus précise l'invention concerne un réseau de trarisistors préd#éposés sur un substrat, comportant une pluralité de transistors à effet de champ individuels, chaque transistor étant isolé ou relié à d'autres transistors par un bus, ce réseau étant caractérisé en ce que - le substrat est en un matériau non-monocristallin > - les transistors sont de type en couches minces, les couches de matériaux semiconducteurs les constituant étant amorphes ou polycristallines. L'invention sera mieux comprise par la description détaillée du procédé de fabrication, qui sera ensuite illustrée par quelques exemples de réalisation de circuits, ces descriptions s'appuyant sur les figures jointes en annexe qui représentent - figures 1 à 6 : étapes du procédé de réalisation d'un transistor en couches minces selon l'invention - figure 7 : représentation symbolique d'un transistor à effet de champ å l'issue de la première étape de fabrication - figure 8 : représentation symbolique d'un transistor à effet de champ à l'issue de la deuxième étape de fabrication - figures 9 et 10 : schéma électrique d'un inverseur, et sa réalisation en circuit selon le procédé de l'invention - figures 11 et 12 : schéma électrique d'une bascule RS et sa réalisation selon l'invention - figures 13 et 14 : schéma électrique d'un registre à décalage dynamique et sa réalisation selon l'invention - figures 15 et 16 : schéma électrique d'une bascule D et sa réalisation selon l'invention. L'exposé des différentes étapes du procédé de réalisation permettra de mieux comprendre par la .suite la structure des circuits de transistors en couches minces prédéposés. Ce procédé sera exposé en s'appuyant sur l'exemple d'un unique transistor en couches minces, mais il est bien entendu qu'il concerne la réalisation de circuits complexes comprenant un grand nombre de transistors déposés sur un substrat de grande dimension. La figure 1 représente la première opération nécessaire pour réaliser un transistor en couches minces. Le substrat 1 est un substrat tel qu'une plaque de verre, une feuille de polymère comme le polyvinil chlorure ou le polyimide, une tôle d'acier ou d'autres substrats céramiques dont le point commun est de n'être pas monocristallin, comme le silicium ou l'arséniure de gallium sur lesquels sont généralement fabriqués les circuits intégrés. Si nécessaire, ce substrat est recouvert d'une couche de silice tampon 2 pour le rendre isolant en surface ou pour éviter que des impuretés provenant du substrat ne diffusent dans les couches déposées ultérieurement. Celle-ci est recouverte ensuite par une première couche métallique, représentée en pointillé, dans laquelle une gravure, opérée par les procédés connus, permet d'isoler la grille 3 du futur transistor à effet de champ. Sur la grille 3 et la face isolée du substrat est déposée, comme montré en figure 2, une première couche isolante 4, les transistors fabriqués sont donc des Mosfets ou des Misfets. Ensuite est déposée une couche 5 de silicium amorphe, non intentionnellement dopée, c'est à dire ayant un type d'impureté n de l'ordre de 1016 at/cm3 Sur cette couche 5 non intentionnellement dopée est ensuite déposée une couche 6 de silicium amorphe fortement dopée, avec du bore ou du phosphore par exemple, de manière à conférer à cette couche un dopage de type p ou n Par fortement dopée, on entend qu'il y a de l'ordre de 100 à 10.000 ppm d'impuretés dans la phase gazeuse de dépôt. Ces différentes couches recouvrent l'ensemble de la plaquette sur laquelle sont fabriqués les futurs circuits intégrés et l'opération suivante consiste à effectuer une gravure de mésa pour délimiter, en 7, les transistors individuels. Les couches 5 et 6 constituent la couche active du transistor à effet de ~champ, et l'opération suivante représentée en figure 3 consiste à déposer une seconde couche métallique 8, qui est gravée soit à l'aplomb de la grille 3 du futur transistor à effet de champ, soit de manière à donner lieu à un recouvrement entre la couche 8 et la grille 3. Les deux parties de la métallisation 8 constitueront les électrodes de source et de drain du transistor. L'opération suivante consiste à attaquer la couche 6 de silicium amorphe fortement dopée, partout où celle-ci n'est plus recouverte par la couche métallique 8, ou de la résine photosensible qui a permis de graver la couche métallique 8. La largeur de cette gravure définit la longueur du canal du transistor.Lorsque la métallisation 8 a été déposée, elle a recouvert toute la surface de la plaquette en cours de fabrication : en même temps qu'est gravé le canal au dessus de la grille, cette métallisation est gravée selon le contour 9 qui correspond au mésa qui avait été gravé selon le contour 7 de la figure 2. Mais on peut aussi graver selon un contour qui sera plus intéressant lors de la deuxième étape. Le transistor étant ainsi constitué, une couche d'isolant 10 est déposée sur l'ensemble, comme montré en figure 4. Le transistor de la figure 4 peut constituer l'issue de la première étape de fabrication et les plaquettes supportant des réseaux de. transistors ainsi protégés par une couche d'isolant 10 peuvent être stockées en attendant la définition du circuit à fabriquer, selon les spécifications de l'utilisateur. La première phase de la deuxième étape est représentée en figure 5. Les transistors choisis, parmi la pluralité de ceux qui ont été réalisés dans le réseau prédéposé de transistors, pour faire un circuit individualisé, sont masqués de façon appropriée et la couche superficielle est percée pour prendre les contacts de source et de drain sur les métallisations 8, respectivement en 11 et 12, ainsi que sur les métallisatlons 3 de grilles. Puis, comme représenté en figure 6, une troisième couche métallique permet de réaliser des interconnexions 13 et 14 avec les dits sources et drains, et avec la grille 3 déjà réalisée à l'origine sur le substrat, sous le réseau de transistor La figure 7 donne une représentation schématique d'un transistor tel qu'il est à la fin de la première étape, c'est à dire sur la figure 4.Ce transistor comporte trois régions ou métallisations de grille, de source, et de drain, et on conviendra pour la simplification des figures qui suivent de représenter ce transistor sous la forme d'un rectangle, équivalent aux deux métallisations de source et de drain, barré par un trait qui symbolise la grille La figure 8 représente le même transistor que celui de la figure 7, mais après interconnexion c'est à dire dans l'état de la figure 6. De la même façon on conviendra de représenter ce transistor connecté à d'autres composants sur le circuit sous la forme d'un rectangle barré d'un trait, avec des croix symbolisant la connexion sur les métallisations de source, de grille et de drain. Les figures suivantes, de 9 à 16 représentent différentes fonctions électriques connues, et leur réalisation sous forme de circuit de transistors en couches minces prédéposés. Ainsi la figure 9 représente un inverseur, d'un type bien connu, constitué par un transistor à effet de champ alimenté à partir d'une tension VDD à travers un autre transistor dont la grille est reliée au drain. En figure 10 cet inverseur est réalisé en connectant entre eux deux transistors à effet de champ. Un certain nombre de transistors qui ne sont pas représentés avec une interconnexion sur cette figure peuvent servir à d'autres fonctions selon le câblage qu'ils recevront. Les transistors en couches minces sont préférentiellement alignés, et il est commode de prévoir une série de bus qui permettent d'une part les entrées et sorties des circuits complexes réalisés, d'autre part l'alimentation et la masse, ainsi que des bus qui peuvent servir à éviter des croisements d'interconnexion par exemple. La figure 11 représente un schéma électrique d'une bascule RS connue : alimentée entre une tension VDD et la masse, elle comporte deux entrées R (reset) et S (set) et de sorties Q et Q La figure 12 en donne la réalisation selon un circuit de transistors en couches minces prédéposés. La figure 13 donne le schéma d'un élément de registre à décalage dynamique, réalisé en circuits ' de transistors prédéposés conformément à la figure 14. Celle-ci comporte un plus grand nombre de transistors que ceux représentés en figure 13 car un registre à décalage est un circuit répétitif.. On peut observer sur la figure 14 que, entre les transistors en couches minces prédéposés, sont placés des éléments d'interconnexions métalliques linéaires, repérés en 15. Ces éléments d'interconnexion facilitent l'interconnexion finale du réseau de transistors prédéposés, selon les spécifications de l'utilisateur. La figure 14 permet également de remarquer que dans un réseau de transistors en couches minces prédéposés, il est possible de regrouper dans de mêmes régions des transistors ayant les mêmes spécifications. Par exemple les transistors au niveau repéré 16 peuvent avoir un rapport largeur sur longueur de grille égal à 100, ceux des niveaux 17 et 18 ont un rapport égal à 20, et ceux du niveau 19 un rapport égal à 5. On peut encore regrouper les transistors en fonction de la puissance, et réaliser dans une région du circuit des transistors de grande surface qui dissipent une forte puissance, et dans d'autres régions des transistors de grande dimension (exemple w/l = 500) qui serviront d'interface de sortie du signal. Enfin la figure 15 représente le schéma électrique d'une bascule D synchronisée sur un front descendant, et la figure 16 donne le dessin dtinterconnexion des transistors d'un circuit prédéposé pour réaliser cette bascule D. Le circuit de transistor en couches minces selon l'invention permet de réaliser des circuits à la demande à des coûts et dans des délais réduits. Il permet également d'optimiser des circuits. spécifiques et de les produire en petites séries à partir de transistors individuels de géométries variées, déposés sur un substrat unique, non monocristallin, et complétés grâce à un niveau de métalilsations supplémentaires servant d'interconnexions. L'invention est plus particulièrement destinée à la réalisation de circuits complexes mais de faible prix, et sur des substrats qui sont d'une matière quelconque, hormis, le cas du silicium monocristalîin ou des matériaux du groupe III-V monocristalllns, tel que l'arséniure de gallium par exemple. L'invention est destinée à la réalisation de cartes bancaires, ou de façon plus générale à la monétique électronique, ainsi qu'à la réalisation de dispositifs de visualisation réalisés en couches minces. Dans ce dernier cas, par exemple pour des écrans plats à cristaux liquides à matrice active, le circuit sera déposé sur la périphérie du substrat de verre sur lequel se trouve le réseau d'électrodes et de transistors de commande de l'écran. Les transistors du circuit seront ainsi réalisés en même temps que les transistors de commande de ltécran REVENDICATIONS 1. Réseau de transistors prédéposés sur un substrat, comportant une pluralité de transistors à effet de champ individuels, chaque transistor étant isolé, ou relié à d'autres transistors par un bus, ce réseau étant caractérisé en ce que - le substrat (1) est en un matériau non-monocristallin, - les transistors sont de type en couches minces, les couches de matériaux semiconducteurs (4, 5, 6) les constituant étant amorphes ou polycristailines. 2. Réseau de transistors selon la revendication 1, caractérisé en ce que les couches de matériaux semiconducteurs (4, 5, 6) constitutives de chaque transistor sont en silicium. 3. Réseau de transistors selon la revendication 1, caractérisé en ce que le substrat (1) est en un matériau amorphe tel que verre ou polymère organique, ou polyamide. 4. Réseau de transistors selon la revendication 1, caractérisé en ce que le substrat (1) est en un matériau polycristallin tel que métal recouvert d'un couche (2) de silice ou de nitrure de silicium, ou en céramique. 5. Réseau de transistors selon la revendication 1, caractérisé en ce que les transistors déposés sur le substrat (1) ont des géométries différentes, et sont regroupés selon leurs performances dynamiques et statiques, en groupes ayant mêmes rapports longueur/largeur de grille. 6. Réseau de transistors selon la revendication 5, caractérisé en ce qu'un circuit électronique est personnalisé à partir de ce réseau de transistors par dépôt des métallisations d'interconnexions (13, 14) entre les transistors choisis en fonction de leurs performances dynamiques et statiques. 7. Procédé de réalisation d'un réseau de transistors prédéposés sur un substrat, comportant les étapes suivantes a) sur un substrat amorphe ou polycristallin (1), ayant au moins une couche superficielle (2) isolante, dépôt d'une première couche métallique, masquage et gravure de ladite couche pour réaliser les grilles (3) de transistors à effet de champ, b) dépôts successifs d'une première couche isolante (4), en silice ou nitrure de silicium, puis d'une première couche de silicium amorphe (5), non intentionnellement dopée, et d'unedeuxième couche de silicium amorphe (6), fortement dopée de type n ou p c) gravure, dans les trois couches (4, 5, 6) précédentes, d'une mésa (7) pour délimiter les transistors individuels, d) dépôt d'une deuxième couche métallique (8), puis gravure de ladite couche (8) pour définir (9) les contacts de source et drain des transistors, et gravure à l'aplomb de la grille (3) de la deuxième couche de silicium amorphe (6) pbur définir le canal des transistors, e) dépôt d'une deuxième couche isolante (10) de passivation, en silice ou nitrure de silicium ou résine de type polyimide. 8. Procédé de réalisation d'un circuit électronique, à partir d'un réseau de transistors prédéposés selon la revendication 7, comportant les étapes suivantes a) masquage des transistors choisis parmi la pluralité de transistors du réseau, et gravure de la deuxième couche isolante (10) pour accéder (11, 12) aux métallisations de grilie dans la première couche métallique (3), et de source et drain, dans la deuxième couche métallique (8), b) dépôt d'une troisième couche métallique, masquage et gravure de ladite couche pour définir les interconnexions (13, 14) entre transistors.