FR 2614743 A1 19881104 FR 8706091 A 19870429 Circuit intégré numérique à Drécharaement L'invention concerne les circuits intégrés numériques comportant au moins un montage à plusieurs étages successifs subissant des commutations entre deux niveaux logiques lors du fonctionnement et munis d'une alimentation électrique générale. Elle présente une application particulièrement intéressante. dans le domaine des circuits intégrés à grande échelle dont les montages présentent un nombre important d'étages pouvant subir des transitions identiques au même moment. Les commutations des étages, et notamment des étages de sortie, de tels montages induisent des appels de courant d'autant plus élevés que les temps de réponse recherchés sont courts. En effet, les excursions de tension sont alors brutales et se traduisent, quand elles sont appliquées sur un bus ayant une capacité élevée, par des appels de courant qui engendrent des perturbations de l'alimentation préjudiciables au fonctionnement du circuit intégré lui-même et éventuellement à celui des cartes électroniques reliées au même circuit d'alimentation. La figure 1 montre, à titre d'exemple, les paramètres qui interviennent lors de la commutation d'un montage d'ordre N dans un circuit intégré muni de fils d'alimentation 12 et 14 fournissant respectivement les niveaux de référence Vcc et Vss, le montage attaquant un bus 16. Le bus présente une capacité C et les différentes liaisons présentent des inductances dans lesquelles, lors d'une commutation, interviennent des variations de tension ç de la forme di/dt qui se propagent dans les fils d'alimentation et provoque un bruit électrique important, surtout lors dc la commutation d'un étage de variation de courant est importante.Les perturbations transitoires des niveaux de référence Vcc et Vss qui en résultent peuvent troubler le fonctionnement d'autres circuits, notamment lorqu'ils répondent à de faibles excursions logiques, ce qui est par exemple le cas des circuits TTL. Le risque est encore accru lorsque des étages 1Sî,. . '18N-1' 18N en nombre élevé sont raccordés aux mêmes fils et au même bus et sont susceptibles de commuter simultanément. Par exemple dans le cas de mémoires vives où les points mémoire sont regroupés dans des formats de huit, il peut y avoir la même transition sur les huit étages, à la fois sur des capacités de charge qui peuvent atteindre 100 pF, ce qui se traduit par des appels de courant de nature à perturber le fonctionnement global. On a déjà tenté de réduire les perturbations en munissant les étages de sortie de condensateurs de découplage 20. Mais ce découplage d'alimentation n'absorbe pas complètement les appels de courant et atténue le problème sans vraiment le -résoudre. L'invention vise à fournir un circuit intégré dans lequel les perturbations sont notablement réduites, sans pour autant apporter une limitation soit à la vitesse de fonctionnement, soit au niveau d'intégration. Pour cela elle part d'une approche totalement différente de celle utilisée jusqu'ici et de la constatation qu'une commutation de la tension de sortie d'un montage, et éventuellement de chaque étage du montage autre que le premier , est précédée d'une transition d'au moins un signal de demande d'accès. L'invention propose en conséquence un circuit intégré dans lequel certains au moins des étages comportent chacun des moyens de détection de l'arrivée d'une demande d'accès au montage et des moyens pour, en réponse à la détection de cette demande d'accès, amener la tension de sortie du montage à un niveau intermédiaire entre les deux niveaux logiques de commutation Vol et Voh. Le niveau intermédiaire sera généralement choisi à une valeur proche du milieu de l'excursion logique. Si la demande d'accès est suivie d'une commutation effective, la tension de sortie passe au niveau logique complémentaire de celui d'origine. Le montage peut être muni de moyens permettant, dans le cas contraire, à la tension de sortie de revenir à l'état d'origine. On peut considérer que les moyens pour amener l'étage de sortie à un niveau intermédiaire constituent des moyens de préchargement qui peuvent faire évoluer non seulement la tension de sortie du circuit, mais également celle de certains des étages intermédiaires. Les moyens de préchargement sont avantageusement constitués de façon que leur temps de réaction à la demande d'accès soit proportionné à l'intervalle de temps au bout duquel il y a éventuellement commutation en sortie, afin de ne pas affecter la réponse du circuit. L'invention sera mieux comprise à la lecture de la description qui suit d'un mode particulier de réalisation de l'invention, donné à titre d'exemple non limitatif. La description se réfère aux dessins qui l'accompagnent, dans lesquels - La Figure 1, déjà mentionnée, est un schéma montrant une disposition possible des composants d'un circuit intégré, - la Figure 2 est un schéma synoptique de principe montrant les composants essentiels des moyens de préchargement d'un circuit suivant l'invention, - la Figure 3 est un chronogramme montrant l'échelonnement des signaux dans un circuit du genre illustré en figure 2, - la Figure 4 est une courbe représentative de la variation de tension d'un étage de sortie muni d'un dispositif suivant l'invention, en réponse à une demande d'accès, - la Figure 5 donne, à titre d'exemple, une constitution possible d'étage de sortie de circuit numérique mettant en oeuvre l'invention. Dans le montage de la figure 2, comprenant un étage de sortie 22 précédé d'étages logiques de traitement d'informations 24, les moyens suivant l'invention peuvent etre regardés comme comprenant des moyens 26 de détection des demandes d'accès au montage, révèlées par un changement d'état logique de l'entrée Ve à l'instant tO (figure 3), qui commandent, à un instant tl décalé par rapport à tO d'un nombre de coups d'horloge dépendant du temps de traitement de l'information par la logique 24, des éléments de préchargement 28. Les moyens de préchargement font évoluer progressivement la tension de sortie Vs vers une valeur intermédiaire Vi située approximativement au milieu de l'étendue de l'excursion logique [Voh,Vol]. Les caractéristiques données au circuit 28 sont telles que la tension de sortie Vs atteint la valeur Vi au moment où la commande de commutation est appliquée à l'entrée 30 du circuit de sortie, comme indiqué sur la ligne 30 de la figure 3. Il est nécessaire que la commande de préchargement ait un palier actif suffisamment étendu pour qu'il y ait une réduction notable de l'étendue de commutation Voh-Vi ou Vi-Vol. Mais l'effet des moyens de préchargement ne doit pas se poursuivre au-delà de l'instant d'apparition faute de quoi il pourrait y avoir perturbation de la réponse du montage. Les moyens 28 peuvent être prévus pour assurer le préchargement non seulement de l'étage final 22, mais aussi d'un ou plusieurs étages précédents, comme indiqué par la flèche en tirets sur la figure 2. Cependant, il suffira en général de précharger à un niveau intermédiaire l'étage de sortie qui est celui qui provoque les appels de courant les plus importants. Non seulement le préchargement réduit les perturbations dues aux appels de courant, mais encore il tend à diminuer le temps d'accès. La figure 4 montre que dans le cas où il y a commutation de Voh à Vol en sortie, et où le niveau intermédiaire Vi est au milieu de l'excursion logique Voh-Vol, le temps de commutation, T1 dans le cas de la mise en oeuvre de l'inwvention, est environ moitié du temps TO en l'absence de préchargement. La figure 5 montre un mode possible de mise en oeuvre de l'invention dans le cas d'un étage de sortie constitué en transistors complémentaires. L'étage final représenté à titre d'exemple comprend l'inverseur 32 qui attaque l'étage de sortie constitué des transistors 36 et 38 à travers une porte de transfert 44 à transistors P et N pour la voie P et une autre porte de transfert 46 du même type sur la voie N. Le transistor 40 de type P assure le préchargement à partir du niveau Vs = Voh tandis que le transistor 42 de type N exécute la même tâche à partir du niveau V1 = Voh. Les moyens 26 sont composés d'un détecteur de transition sur les entrées du circuit, qui génère une impulsion de préchargement ; d'un détecteur de seuil haut ; et d'un détecteur de seuil bas afin de contrôler le niveau de préchargement de la sortie Vs. Deux cas peuvent se présenter 1) La tension de sortie Vs est à l'état haut lors d'une demande d'accès. L'impulsion de préchargement générée par les moyens 26 bloque la porte de transfert 44 et le transistor 36 par l'action du transistor 48 tandis que le transistor de pré chargement 42 est rendu conducteur avec un retard T, fourni par exemple par deux portes ou un réseau RC, afin d'éviter tout conflit avec l'étage de sortie jusqu'à atteindre la valeur Vi voisine de 1,5 Volt. La porte de transfert 46 est passante et le transistor 40 bloqué durant la phase de préchargement. 2) La tension de sortie Vs est à l'état bas lors d'une demande d'accès. La configuration inverse de préchargement de la sortie est mise en oeuvre par les moyens 26, c'est-à-dire la porte de transfert 46 et le transistor 38 sont bloqués, tandis que le transistor de préchargement 40 de type P est conducteur. La porte de transfert 44 est passante et le transistor 42 bloqué. Dans les deux situations envisagées, une demande d'accès non suivie d'une commutation entraine le retour de la tension de sortie de la valeur intermédiaire Vi au niveau logique d'origine. REVENDICATIONS 1. Circuit intégré numérique comportant au moins un montage à plusieurs étages successifs subissant des commutations entre deux niveaux logiques lors du fonctionnement munis d'une alimentation électrique générale, caractérisé en ce que certains au moins des étages comportent chacun des moyens de détection de l'arrivée d'une demande d'accès au montage et des moyens pour, en réponse à la détection de cette demande d'accès, amener la tension de sortie du montage à un niveau intermédiaire entre les deux niveaux logiques de commutation Vol et Voh. 2. Circuit selon la revendication 1, caractérisé en ce que un niveau intermédiaire est proche du milieu de l'excursion logique entre Vol et Voh.