FR 2613524 A1 19881007 FR 8704720 A 19870403 MEMOIRE A ACCES ALEATOIRE A ZONE DE REPARATION ET PROCEDE DE REPARATION D'UNE TELLE MEMOIRE La présente invention concerne une mémoire à accès aléatoire à zone de réparation. Elle concerne aussi un procédé de réparation d'une telle mémoire. Elle trouve application dans le domaine de la fabrication des mémoires, principalement à la fin de l'opération de test. Une mémoire à accès aléatoire est organisée en lignes et colonnes conductrices d'accès à des cellules transistorisées intégrées. Ces éléments, lignes ou colonnes, sont tracés sur du polysilicium et ont des dimensions transversales très réduites. De telle mémoires sont testées systématiquement avant leur conditionnement. On découvre des taux variables de mémoires défaillantes dans lesquelles de une à quelques centaines de cellules mémoire ne sont pas reliées. D'abord mises au rebut, ces mémoires ont ensuite été récupérées. Dans l'art antérieur on connaît plusieurs méthodes de récupération. Parmi celles-ci, on cite la méthode de réparation par remplacement à laquelle se rattache la présente invention. Dans les mémoires l'information est contenue dans des cellules mémoires. Celles-ci sont réparties matriciellement selon un arrangement de lignes et de colonnes. Les mémoires comportent aussi des décodeurs : au moins un décodeur ligne pour sélectionner une ligne de cellules, et éventuellement un décodeur colonne pour sélectionner une colonne de cellules. Dans les mémoires, les cellules d'une même ligne de cellules sont reliées à une connexion commune ou éventuellement à deux mêmes connexions complémentaires dites lignes de bit. Ces lignes de bit permettent de véhiculer les états électriques contenus, ou à contenir, dans les cellules mémoires. Ces lignes de bit sont polarisées à une extrémité chacune par un circuit d'alimentation et sont reliées à l'autre extrémité chacune à un circuit de sélection de ligne de bit.Les circuits de sélection de lignes de bit d'une ligne de cellules sont eux-même commandés par des sorties du décodeur ligne qui correspondent à la ligne de cellules en question. Les circuits de réparation concernés par la présente invention sont des circuits interconnectés entre des circuits de sélection et les sorties correspondantes du décodeur. La mission de ces circuits de réparation est de bloquer les circuits de sélection d'une ligne de cellules et de mettre ainsi hors fonctionnement les lignes de bit de cette ligne de cellules. Lorsque ce bloquage a eu lieu, le circuit de réparation établit une liaison entre le décodeur et une connexion de réparation. Une ligne supplémentaire de cellules est reliée à cette connexion de réparation. Cette ligne supplémentaire est redondante par rapport à la capacité affichée de la mémoire. Les circuits de réparation doivent donc pouvoir se trouver dans deux états distincts. Dans un premier état, ils n'interférent pas sur le fonctionnement normal du décodeur, des circuits de sélection, et des lignes de cellules. Dans un fonctionnement en réparation ils transportent les ordres de sélection affectés à une ligne de cellules en mauvais état à une ligne de cellules redondante.Pour pouvoir prendre ces deux états les circuits de réparation de l'état de la technique comportent un circuit bistable mis en cascade avec un fusible. En situation normale le fusible n'est pas coupé, le bistable est dans un premier état. Quand on veut passer à une situation en réparation le fusible est décomposé. Cette décomposition du fusible est obtenue par des moyens extérieurs. Le bistable change alors d'état. Il est connu dans l'état de la technique des moyens pour faire fondre les fusibles. Ces moyens comportent essentiellement des moyens pour maintenir la pastille semiconductrice en face d'un laser. On déplace le rayon du laser par rapport à la pastille pour que ce rayon soit dirigé très précisément sur un fusible à faire fondre. On envoie une impulsion de rayon laser : le fusible fond. le circuit de réparation change alors d'état, et une liaison s'établit entre la ou les sorties du décodeur qui correspondent à la ligne de cellules en question et une connexion de réparation qui aboutit à une ligne supplémentaire de cellules. Dans le même temps l'information de changement d'état du circuit de réparation est utilisée pour bloquer les circuits de sélection de la ligne de cellules mise ainsi hors fonctionnement. Cette réalisation présente deux inconvénients. -le principal inconvénient réside dans la manipulation du laser. D'une part l'acquisition du laser est coûteuse ce qui grève le prix des mémoires fabriquées, et d'autre part la manipulation de ce laser est délicate. En effet, il est nécessaire de placer le laser par rapport à la pastille de telle manière qu'il vise exactement l'emplacement du fusible à faire fondre. Le temps perdu dans l'apprentissage de la manipulation du laser, manipulation relative à chaque type de mémoire fabriquée, vient en déduction de la durée de vie conmmerciale de la mémoire en question. Par ailleurs, il n'est pas toujours suffisant d'effectuer le remplacement d'une ligne de cellules déficiente par une ligne de cellules redondante. En effet, si la ligne de cellules déficente est le lieu d'un court-circuit électrique, par exemple entre une de ses lignes de bit et un circuit d'alimentation, la mémoire, qui est fonctionnellement bonne puisque réparée, est quand même rejetée lors des tests de vérification pour excès de consommation électrique.Cet excès de consommation électrique fait sortir le circuit des gammes de spécifications garanties par le fabricant. Dans ces conditions, on ne peut attendre des circuits de réparation tous les avantages que l'on avait espéré y trouver. Pour remédier aux inconvénients cités, on a proposé des circuits de réparation dans lesquels l'accès au fusible pour le décomposer est obtenu en utilisant tout simplement un des décodeurs de la mémoire. On y programme l'adresse d'une ligne ou d'une colonne de cellules en question, ce qui permet de la sélectionner, et on envoie en même temps une impulsion sur une borne unique de commande supplémentaire pour décomposer le fusible correspondant à la ligne ou à la colonne de cellules sélectionnée. D'autre part on exploite l'information de changement d'état du circuit de réparation d'information pour couper en plus l'alimentation de la ligne de cellules en question. Dans une précédente demande de brevet, on a présenté une mémoire en circuit intégré comportant - des cellules mémoires réparties matriciellement en lignes et en colonnes, - au moins un décodeur ligne pour sélectionner par ses sorties des lignes de cellules, - des circuits de réparation interconnectés entre les lignes de cellules et au moins une sortie du décodeur, munis chacun d'un fusible, et capables de commuter, en fonction de l'état du fusible, des liaisons entre le décodeur et les lignes en des liaisons entre le décodeur et au moins une connexion de réparation, - au moins une ligne supplémentaire de cellules reliée à la connexion de réparation, caractérisée en ce qu'elle comporte - des moyens pour faire fondre les fusibles, ces moyens comprenant pour chaque fusible, - un interrupteur en série avec le fusible, - et une porte logique de commande munie de deux entrées pour actionner l'interrupteur - une première entrée de la porte logique étant reliée à une sortie du décodeur, et - une deuxième entrée de la porte logique étant reliée en commun à plusieurs portes logiques de circuits de réparation de la mémoire et à une borne unique d'accès extérieur pour commander la décomposition des fusibles. Dans une autre demande de brevet, on a proposé une mémoire en circuit intégré: - dans laquelle des cellules mémoires sont réparties matriciellement en lignes et en colonnes, les cellules d'une même ligne de cellules étant reliées à des mêmes connexions dites lignes de bit, ces lignes de bit étant polarisées d'une part chacune par un circuit d'alimentation et étant en série d'autre part chacune avec un circuit de sélection de ligne de bit;; - dans laquelle des circuits de réparation comportent des moyens pour bloquer des circuits de sélection et mettre ainsi hors fonctionnement des lignes de bit de lignes de cellules, et des moyens pour débloquer des circuits de sélection de lignes de bit de lignes de cellules supplémentaires qui remplacent les lignes de cellules mises hors fonctionnement, caractérisée en ce qu'elle comporte des moyens pour interrompre l'alimentation des lignes de cellules mises hors fonctionnement. Une telle technique présente encore l'inconvénient que le transistor de puissance, le fusible et la borne d'accès occupent une place non négligeable sur la surface utilisable du silicium. La présente invention concerne une mémoire intégrée à semiconducteurs comportant pour chaque zone de cellules au moins une zone de secours à laquelle on accède par une ligne de réparation caractérisée ne ce que chaque élément (ligne ou colonne) est connectée à la ligne de réparation par l'intermédiaire d'un moyen de dérivation activable par un rayonnement énergétique. De préférence, le moyen de dérivation comporte une première zone de forte résistance qui relie l'élément (ligne ou colonne) à la ligne de réparation, une seconde zone de forte résistance connectée entre cet élément et un point froid de potentiel, les deux zones précitées étant reliées par une zone de faible résistance sur l'élément lui-même, les valeurs de résistance étant inversées pour assurer la réparation de l'élément défaillant par la zone de secours, par un rayonnement énergétique. L'invention concerne aussi un procédé de réparation d'une mémoire, caractérisé en ce que l'élément défaillant détecté par voie de test, une impulsion énergétique est émise sur son moyen de dérivation pour l'activer en mode réparation. L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen de la figure qui l'accompagne. Cette description et cette figure ne sont données qu'à titre indicatif et nullement limitatif de l'invention. En particulier il est tout à fait possible de transposer la description de l'invention portant sur des mémoires statiques à des mémoires à accès aléatoire ou non. En plus la description assimilant les lignes aux lignes de bits et les colonnes aux lignes de mot ne peut pas faire obstacle à une transposition évidente des moyens mis en oeuvre. Ceux-ci peuvent être associés à l'une ou l'autre de ces directions de partition de la mémoire. Sur la figure, chaque élément 1, ligne ou colonne, d'accès aux cellules mémoires est activé par un décodeur 2 d'adresse. De plus, pour une zone de mémoire donnée dont la capacité dépend du taux d'erreur prévisible, on préserve une zone de réparation 3 à laquelle on accède par une ligne de réparation 4, chaque décodeur est relié d'une part à cette ligne 4 et d'autre part à l'élément I correspondant par le biais d'un moyen de dérivation 5. Ce moyen de dérivation comporte deux états stables: - un premier état stable, naturel à sa fabrication, où le signal émis du décodeur 2 est transmis au seul élément 1 - un second état stable, consécutif à une opération de réparation, où le signal émis du décodeur 2 est transmis sur la ligne de réparation 4. Au cours de la fabrication, si le test de la mémoire révèle que l'élément I est défaillant, on envoie un rayonnement énergétique depuis l'extérieur de la mémoire pour passer au second état précité. L'avantage d'une telle disposition est directement de remplacer la logique de sélection, l'aiguillage fusible et le gros transistor de claquage nécessités selon l'art antérieur. Le moyen de dérivation a été représenté dans un mode de réalisation particulier. On sait que le silicium polycristallin peut être dopé uniformément sur une faible section et présenter ainsi une résistance faible. Si cette zone est ensuite soumise à un rayonnement d'énergie élevée, la zone peut être volatilisée et la résistance présentée devient très grande. Réciproquement, si une zone de polysilicium intrinsèque est comprise entre deux zones dopées de même type, une fusion locale permet une redistribution des porteurs dans la zone non dopée. On trouve ainsi un moyen reversible pour transformer une forte résistance en faible résistance. Pour exploiter ces phénomènes, l'invention propose un circuit simple et de dimensions réduites. La sortie du décodeur 2 est connectée à la ligne 4 de réparation par l'intermédiaire d'une forte résistance 6. Dans cette situation, le signal émis par le décodeur ne peut atteindre la zone de remplacement 3 dite aussi zone de réparation. Puis, la sortie du décodeur 2 est aussi reliée au pied de l'élément 1 en fonction par l'intermédiaire d'une faible résistance 7. Ensuite une forte résistance 8 est connectée à un point froid de potentiel. D'autre part, la zone de réparation est connectée à la ligne de réparation commune à ltensemble de la zone à réparer et par une résistance (20) de rappel de faible valeur à un point froid de potentiel. Si au test, l'élément 1 est trouvé défaillant, une impulsion énergétique permet d'inverser les valeurs des résistances en assurant ainsi directement sans aucune opération de sélection logique la réparation de l'élément 1 par la zone de remplacement. Dans un exemple de réalisation, le rayonnement énergétique est founi par un laser à impulsion que le testeur déplace avec précision sur le silicium. De préférence, le laser à impulsion sera déplacé sur le silicium par pilotage interférométrique. REVENDICATIONS 1. Mémoire intégrée à semiconducteurs comportant pour chaque zone de cellules au moins une zone de secours à laquelle on accède par une ligne de réparation caractérisée en ce que chaque élément (ligne ou colonne) est connectée à la ligne de réparation par l'intermédiaire d'un moyen de dérivation (5) activable par un rayonnement énergétique. 2. Mémoire selon la revendication 1, caractérisée en ce que le moyen de dérivation comporte une première zone (6) de forte résistance qui relie l'élément (ligne ou colonne) à la ligne de réparation, une seconde zone (8) de forte résistance connectée entre cet élément et un point froid de potentiel, les deux zones précitées étant reliées par une zone (7) de faible résistance sur l'élément luimême, les valeurs de résistance étant inversées pour assurer la réparation de l'élément défaillant par la zone de secours, par un rayonnement énergétique. 3. Mémoire selon la revendication 1, caractérisée en ce que le moyen d'aiguillage est disposé à la sortie du sélecteur d'élément (2). 4. Mémoire selon la revendication 1, caractérisée en ce que la zone de réparation est connectée à la ligne de réparation commune à l'ensemble de la zone à réparer et par une résistance (20) de rappel de faible valeur à un point froid de potentiel. 5. Procédé de réparation d'une mémoire selon l'une des revendications 1 à 4, caractérisé en ce que l'élément défaillant détecté par voie de test, une impulsion énergétique est émise sur son moyen de dérivation pour l'activer en mode réparation. 6. Procédé selon la revendication 5, caractérisé en ce que l'impulsion énergétique est un flash laser. 7. Procédé selon la revendication 5, caractérisé en ce qu'un organe émetteur de l'impulsion énergétique est déplacé sur le silicium par pilotage interférométrique.