FR 2606552 A1 19880513 FR 8708008 A 19870609 La présente invention se rapporte d'une façon générale aux composants à semi-conducteurs et con- cerne plus particulièrement un composant à semi-conduc- teur résistant au rayonnement. Comme cela est connu dans la technique, de nombreux systèmes de télécommunications militaires et basés dans l'espace imposent des conditions pour la survie et le bon fonctionnement pendant et après diffé- rents environnements de rayonnements. Quatre types d'ex- positions à des rayonnements sont généralement connus. La première exposition est l'exposition aux neutrons. Une exposition aux neutrons se proauit par des neutrons qui sont émis par une explosion ou une réac- tion nucléaire. L'effet des neutrons sur des matières semi-conductrices est qu'ils produisent des dommages au réseau dans la structure cristalline du semi-conducteur. Ces dommages au réseau diminuent généralement' la mobili- té et la durée de vie des porteurs dans la matière semi- conductrice et dégradent ou détruisent les performances de fonctionnement des composants à semi-conducteurs fa- briqués à partir de ces matières. Ce problème est parti- culièrement important dans la technologie au silicium bipolaire, dont le fonctionnement repose sur la durée de vie des porteurs minoritaires. Dans l'arséniure de gal- lium, les seuils de dommage sont nettement plus élevés que dans le silicium. Le second type d'exposition est une ex- position à dose totale ou l'intégration dans le temps de tous les types de sources de rayonnements comme des ra- yons gamma, des rayons X et des rayons cosmiques. Avec des expositions à des doses totales très élevées, des dommages dans la masse se produisent comme avec l'expo- sition aux neutrons. Là également, avec l'arséniure de gallium, le seuil auquel des dommages dans la masse de l'arséniure de gallium se produisent est généralement très élevé et l'exposition à doses totales n'est généra- lement pas un problème pour l'arséniure de gallium. Dans les technologies MOS qui utilisent une couche d'oxyde au-dessous d'une région de grille, l'exposition à doses totales peut entrainer qu'une charge soit piégée-dans la couche d'oxyde, interdisant ou inhibant ainsi le fonc- tionnement des transistors MOS. Le troisième type d'exposition à des ra- yonnements est généralement appelé un rayonnement d'io- nisation transitoire. Un rayonnement d'ionisation tran- sitoire dépend de la dose d'impulsions courtes d'exposi- tioh à un rayonnement élevé de 20 à 1000 rads d'une du- rée d'impulsions de 5 nanosecondes à 3 microsecondes par exemple. En général, un rayonnement d'ionisation transi- toire pose un problème dans des dispositifs analogiques car l'exposition entraine des erreurs ou des manques de fonctionnement temporaires de ces circuits, bien qu'une telle exposition n'entraine généralement pas de dommages permanents au circuit. Mais, pour des composants à semi-conduc- teurs comme des mémoires à accès direct qui imposent de mémoriser des données sous forme d'états de transistors débloqués ou bloqués, un rayonnement ionisant transitoi- re pose un problème très sérieux car une exposition à un tel rayonnement peut entrainer une perte permanente de données. Une perte de données se produit de la maniè- re suivante. Les charges ionisées qui sont développées pendant une ionisation transitoire de la matière semi- conductrice se déplacent vers les électrodes du compo- sant, créant un courant photoélectrique primaire. Un cou- rant photoélectrique primaire est un courant photoélec- trique produit en réponse à un rayonnement ionisant. Un courant photoélectrique secondaire résulte des effets d'un courant photoélectrique primaire, par exemple des pièges à électrons ou à trous qui sont ionisés en répon- se au courant photoélectrique primaire. Après cessation du courant photoélectrique primaire et du rayonnement ionisant transitoire, ces pièges peuvent moduler le cou- rant dans le canal du composant. S'il est suffisant, le courant photoélectrique primaire peut changer ou "inver- ser" l'état du transistor. Dans des mémoires numériques, lorsque l'état du transistor est inversé, les données dans la mémoire, par exemple une mémoire à accès direct (RAM) sont perdues. Dans l'arséniure de gallium par exem- ple, le taux d'ionisation transitoire est 50% plus élevé que le taux dans le silicium. Mais la durée de vie des porteurs ionisés dans l'arséniure de gallium est 1% de la durée de vie des porteurs dans'le silicium. Par conséquent, l'arséniure de gallium est moins sensible à un rayonnement ionisant transitoire que le silicium et il apporte généralement une améliora- tion d'un ordre de grandeur sur le silicium sans qu'au- cune précaution spéciale ne soit prise. Mais, dans cer- taines applications, par exemple des mémoires à accès direct qui remplacent des mémoires à fils plaqués dans des systèmes de missiles balistiques, un taux de doses de système typique de 1012 rads/seconde, avec des expo- sitions de 5 à 100 nanosecondes, dépasse les capacités actuelles de l'arséniure de gallium. Le quatrième type d'exposition à un ra- yonnement est généralement appelé inversion par un seul événement. Une inversion par un seul évènement est un problème qui semble similaire à celui de l'exposition à un rayo: iement ionisant transitoire, à l'exception près qu'elle se produit sur la base d'un seul évènement lors- que des particules aléatoires comme des neutrons, des rayons alpha, bêta ou cosmiques recontrent la matière semi-conductrice, entrainant une production transitoire d'un courant photoélectrique. Ce problèmes est particu- lièrement important dans des mémoires à accès direct ex- trèmement denses dans lesquelles les structures des tran- sistors sont très petites et la valeur de charge emmaga- sinée à chaque jonction est relativement faible. Dans une certaine mesure, le problèmes est résolu dans les applications terrestres en appliquant un revêtement d'une matière sur le semi-conducteur. Ce revêtement est choisi de manière à absorber les particules alpha et bêta. Mais dans l'espace, étant donné qu'il n'existe aucune atmos- phère pour filtrer les rayons cosmiques et que leur é- nergie est très supérieure à celle des particules alpha et bêta, le revêtement seul n'est généralement pas suf- fisant pour réduire l'apparition du problème de rayonne- ment d'inversion à un seul événement. Plusieurs solutions sont connues dans la technique pour pallier le problème d'ionisation transi- toire pour certains types de composants à semi-conduc- teurs. Par exemple, comme cela est décrit dans un arti- cle intitulé "Computer Modeling and Radiation Testing of AlGaAs Photodiodes Structures" Osbourne et al, IEEE Tran- sactions in NUclear Science, volume NS 28, N 6, décembre 1981, pages 4342-4345, des photodiodes ont été fabriquées comprenant un substrat d'arséniure de gallium et une cou- che barrière d'arséniure d'aluminium et de gallium dis- posée sur le substrat avec une seconde région active d'arséniure de gallium disposée sur la couche barrière d'arséniure d'aluminium et de gallium. La région active d'arséniure de gallium et la couche barrière d'arséniure d'aluminium et de gallium sont dopées chacune pour former une jonction P-N à leur interface. La différence des in- tervalles de bande entre l'arséniure d'aluminium et de gallium et l'arséniure de gallium forme une barrière con- tre l'écoulement des porteurs minoritaires provenant de larégion active d'arséniure de gallium ou du substrat d'arséniure de gallium dans la couche barrière d'arsé- niure d'aluminium et de gallium. Si cette barrière est suffisamment importante, les porteurs minoritaires pro- duits dans le substrat ne peuvent traverser la couche barrière d'arséniure d'aluminium et de gallium et sont recueillis comme un courant dans la jonction. Osbourne décrit l'utilisation d'une seule couche non abrupte de AlGaAs qui apporte une amélioration de 2 à 3 fois la to- lérence aux rayonnements. Etant donné que Osbourne re- cueille des charges provenant d'une jonction PN formée par les couches de GaAs et AlGaAs, la contribution du le substrat est relativement faible car il n'est possible de recueillir des charges qu'aux environs de la distance de diffusion à partir de la jonction. Une longueur de diffusion est liée à la racine carrée du produit de la mobilité des porteurs dans la matière semi-conductrice par la durée de vie des porteurs dans cette matière. Une seconde technique connue, particu- lièrement en ce qui concerne les transistors bipolaires, I est généralement appelée procédé d "isolement diélectri- que" selon lequel une cuvette de matière épitaxi:ale en silicium est entourée et isolée du substrat par une cou- che de bioxyde de silicium (SiOuX. Avec cette disposi- tion pendant une ionisation transitoire, des porteurs produits dans le substrat de silicium polycristallin sont isolés par l'isolant formé par le bioxyde de silicium. Bien que cela apporte un certain degré de résistance sup- plémentaire aux composants en silicium, cette technique ne peut être utilisée avec succès dans le cas de matières comme l'arséniure de gallium car il n'est pas connu d'o- xydes naissant d'arséniure de gallium. En outre, la te- chnologie d'isolement diélectrique est généralement une technologie "flip/chip" ce qui signifie que ce traitement se fait sur les deux faces de la plaquette de silicium. Cette technologie est relativement couteuse, conduisant souvent à des rendements réduits et produisant des com- posants avec de faibles densités en transitors. Selon l'invention, un composant à semi- conducteur comporte un substrat consistant en une pre- mière matière semi-conductrice du groupe III-V et une couche barrière aux rayonnements disposée sur ce substrat, consistant en au moins une couche de la matière de grou- pe III-V du substrat disposée entre deux couches consis- tant en une seconde matière différente du groupe III-V. La seconde matière a un intervalle de bande plus grand que celui de la première matière, avec une énergie de bande de conduction supérieure à l'énergie de bande de conduction de la première matière et une énergie de ban- de de valence inférieure à l'énergie de bande de valence de la première matière. Un dispositif est disposé sur cette couche barrière pour former le transistor à effet de champs à métal-semi-conducteur. Ce dispositif peut comporter une couche cristalline dopée de la première matière du groupe III-V sur des parties de laquelle sont disposées des régions de contact ohmique pour des élec- trodes de source et de drain et une région de grille for- mée dans un contact barrière de Schottky avec la région semi-conductrice pour former un transistor à effet de champ à métal-semi-conducteur. Avec cette disposition, les couches al- ternées de la première et la seconde matières forment plusieurs barrières de potentiel pour des porteurs pro- duits en réponse à une exposition à un rayonnement. Les porteurs produits dans le substrat pendant une exposition à un rayonnement ionisant transitoire doivent surmonter une hauteur de barrière liée à la différence des éner- gies de bandes entre la première et la seconde matières. Les électrons et les trous présents dans la couche bar- rière sont réduits d'un facteur proportionnel à exp (E/ KT) o E est la discontinuité de bande de valence ou de bande de conduction, k est la constante de Boltzman et T est la température de la matière semi-conductrice ex- primée en degrés Kelvin ( K). Les porteurs qui ne sur- montent pas la barrière de potentiel se recombinent-et par conséquent, ne contribuent pas à la production d'un cou- rant photoélectrique primaire dans la région active du composant. Par conséquent, un grand nombre potentiel de porteurs qui peuvent être produits à partir du substrat en réponse à une exposition à un rayonnement sont prati- quement isolés des régions actives du transistor à effet de champ et par conséquent, pratiquement aucun courant photoélectrique primaire n'est recueilli dans la région active, ce qui évite un inversion, par exemple de l'état logique d'un transistor à effet de champ ou une erreur transitoire dans un circuit analogique utilisant un tel transistor à effet de champ. Selon un autre aspect de l'invention, un transistor à effet de champ à métal-semi-conducteur comporte un substrat consistant en de l'arséniure de gallium et une couche barrière aux rayonnements consis- tant au moins en une couche non dopée d'arséniure de gal- lium disposée entre deux couches non dopées d'arséniure d'aluminium et de gallium (AlxGal xAs) ayant un rapport de composition d'alliage x, o x est le rapport entre A1 et As et se situe dans la plage de 0,1 à 1,0. Au-des- sus de la dernière couche de la couche barrière, une couche active consistant en une couche cristalline d'ar- séniure de gallium dopé est disposée. Des électrodes de source et de drain sont disposées en contact ohmiques sur des parties de cette couche active avec une électrode de grille comprenant un métal de contact à barrière de Schottky disposée en contact à barrière de Schottky avec la région active entre les électrodes de source et de drain. Avec cette disposition, des porteurs produits en réponse à un rayonnement ionisant depuis le substrat sont isolés des couches actives du transistor à effet de champ. Ainsi, pratiquement aucun courant photoélectrique de substrat n'est recueilli, ce qui augmente le niveau seuil au rayonnement, pouvant provoquer une inversion de l'état du transistor à effet de champ lorsqu'il est pré- vu dans un circuit logique numérique comme une mémoire à accès direct ou améliorant le seuil pour éviter une erreur transitoire dans un circuit analogique utilisant un tel transistor. D'autres caractéristiques et avantages de l'invention apparaiîtront au cours de la description qui va suivre. Aux dessins annexés, donnés uniquement à titre d'exemples nullement limitatifs: la figure 1 est un schéma synoptique re- présentant une configuration typique de cellules d'une mémoire à accès direct, la figure 2 est un schéma d'une cellule de mémoire courante utilisée dans un circuit logique à FET à tampon (BFT), la figure 3 est une vue en plan d'un transistor à effet de champ utilisé dans une partie de la cellule de mémoire de circuit logique FET à tampon de la figure 2, la figure 4 est une coupe suivant la li- gne 3-3 de la figure 4, la figure 5 est une vue à grande échelle d'une partie de la figure 4 montrant en détail la struc- ture de la barrière aux rayonnements, la figure 6 est une représentation gra- phique d'un diagramme de bande d'énergie de 11hétérostruc- ture représentée conjointement avec la figure 3, la figure 7 est une courbe d'un courant photoélectrique en fonction de la tension de polarisa- tion à une dose de 9 x 109 rads (GaAs)/ seconde pour 3 structures semiconductrices,montrant le réduction de courant photoélectrique en utilisant une couche barrière telle que décrite conjointement avec les figures 3 à 6, et la figure 8 est une courbe du courant photoélectrique en fonction de la dose pour une struc- ture conventionnelle et une structure fabriquée selon les figures 3 à 6. Les figures 1 et 2 représentent donc une matrice 10 de cellules 12ij d'une mémoire à accès direct. Les cellules de mémoire 12.. reçoivent les lignes BL. et BL. qui sont.iji ème BLj qui sont respectivement la jime ligne de bits et la jième ligne de complément de bits pour la jième posi- tion binaire de la cellule de mémoire 12i... Les cellules 12ij de la iième et la jième cellules 12ij reçoivent é- galement l'une d'un nombre prédéterminé de lignes de mots Wi. Par conséquent, comme le montre la figure 1 et comme cela sera décrit plus en détail conjointement avec la figure 2, un "1" ou un "0" peut être écrit sélective- ment et lu dans chacune des cellules de mémoire 12ij. Un "1" ou un "0" est écrit dans tous les bits pour le mot 12i en plaçant le niveau logique "0" ou "1" à écrire dans chaque cellule 12ij sur les lignes de bits respec- tives, BLj et le complément du niveau logique à écrire sur la ligne de bits respective B9j. La ligne de mots W. est ensuite élevée à l'état logique "1" et les cel- lules de la iième ligne de mots sont écrites dans cha- que jième position binaire. Toutes les positions binai- res du iième mot sont lues en élevant la ligne de mots W et en détectant les niveaux de tension couplés par la cellule de mémoire avec chacune des lignes de bits BL et B. La figure 1 ne montre pas les décodeurs d'a- dresse, les circuits de lecture/écriture et les circuits d'interface de tampon qui sont nécessaires, mais conven- tionnels, et utilisés pour relier la matrice de cellules de mémoire 10 à des dispositifs extérieurs. La figure 2 représente une cellule de mémoire 12.ij, o i désigne la cellule de mémoire dans la iième ligne de mots et j désigne la jième position binaire de la cellule, comprenant plusieurs transistors, dans le cas présent des transistors à effet de champ à métal-semi-conducteurs (MESFET). Des détails sur la réa- lisation de ces transistors selon la présente invention seront décrits conjointement avec les figures 3 à 6. La cellule de mémoire 12ij comporte deux éléments logiques tampon 13 et 33. Chaque élément logique, par exemple l'é- lément logique 13 comporte deux transistors, à savoir 16 et 18 connectés pour former un inverseur, un transistor tampon FET 14 connecté entre une ligne de bits B1j et l'interconnexion des transistors 16 et 18 et un circuit de translation de niveau comprenant des transistors 20 et 24 et plusieurs diodes désignées généralement par 22, entre la connexion des transistors 20 et 24. En outre, un transistor 16 de l'inverseur et un transistor 24 du circuit de décalage de niveau sont connectés chacun en configuration de mode résistif en connectant leur élec- trode de grille à l'électrode de source, formant ainsi une résistance ou une charge prédéterminée en fonction de la largeur et la longueur de l'électrode de grille du transistor. Le transistor 18 de l'inverseur et le tran- sistor 20 du circuit de décalage de niveau sont connec- tés comme des éléments de commutation de chacun des cir- cuits respectifs. D'une manière similaire, l'élément logi- que 33 comporte un inverseur constitué par des transis- tors 36 et 38 connectés de la manière représentée, un transistor tampon 34 connecté entre la connexion commune des transistors 36 et 38 et la ligne de bits BLj et un circuit de translation de niveau constitué par des tran- sistors 40 et 44 et des diodes désignées globalement par 42 disposées entre l'interconnexion des transistors 40 et 44 comme représenté. D'une façon similaire, les tran- ll sistors 36 et 44 sont connectés en un mode résistif pour présenter une charge et les transistors 38 et 40 sont connectés en un mode de commutation. Dans cette configuration, les électro- des de drain des transistors 16, 20, 36 et 40 sont con- nectées à une source de tension VDD qui est généralement de l'ordre de 2 à 2,5 V. Les électrodes de source des transistors 24 et 44 sont connectées à une source de tension VSS, généralement égale à -1, OV. Pour obtenir une configuration de cellules de mémoire pour la combi- naison des éléments logiques 13 et 33, l'électrode de grille du transistor 18 est connectée à l'électrode de drain du transistor 44 et l'électrode de grille du tran- sistor 38 est connectée à l'électrode de drain du tran- sistor 24, formant ainsi une configuration bistable pour l'interconnexion des deux éléments logiques 13 et 33. La cellule de mémoire a pour fonction de mémoriser un niveau logique "0" ou un niveau logique "1", par le transistor 24 ou 44, de la manière suivante. Un signal de tension, généralement entre -1 V pour un ni- veau logique "0" et +1 V pour un niveau logique "1" est appliqué au transistor de commutation 18 ou 38 de chacun des éléments logiques. En réponse à cette excursion de niveau de tension, une tension de sortie est produite à l'électrode de drain du transistor 18 ou 38 entre 0,2 V (niveau "0") et 2,5V (niveau "1"). Plus particulièrement, lorsqu'un niveau logique "0" est placé sur la ligne BE et qu'un niveau lo- gique "1" est placé sur la ligne BL et que la ligne de mots W. sélectionne les transistors 14 et 34 en plaçant i un niveau logique "l"sur la ligne Wi, un "1" est écrit dans la cellule de mémoire 12ij. Un niveau logique "1" sur la ligne Wi permet également de placer les transis- tors 14 et 34 à l'état débloqué. Si la ligne de bits cor- respondante WE ou BL est à l'état logique "1", ce niveau de tension est transféré à la jonction 15 ou à la jonc- tion 35 de sorte que le transistor 18 et le transistor 38 changent d'état et mémorisent le niveau logique "1" sur le transistor 18 et le niveau logique "0" sur le transistor 38, ce qui correspond à l'état logique "0" sur BLj. D'une manière similaire, un niveau logique "0" est écrit dans la cellule 12ij en plaçant un niveau lo- gique "0" sur la ligne BL et un niveau logique "1" sur la ligne TE. Lorsqu'une cellule de mémoire 12ij est interrogée pour en lire le contenu, la ligne de mots pas- se à l'état logique "1", sélectionnant ainsi tous les bits du iième mot. Si un niveau logique "1" est mémorisé dans la cellule, BL passe à l'état "1" et B1[ passe à l'é- tat "0". Des circuits de lecture, comme un comparateur commuté (non représenté) ou des tampons à FET (non repré- sentés) peuvent être utilisés pour lire le contenu des cellules de mémoire du jième mot dans la mémoire, sur des circuits tampon (non représentés). * Les n cellules de mémoire 12 sont utili- sées pour mémoriser un état logique "0" ou un état logi- que "1". Une interruption ou une perte de contenu des cellules de mémoire entraine des erreurs sévéres pour des instruments ou des systèmes qui reposent sur le con- tenu de la mémoire. Comme cela a été mentionné dans le préam- bule de l'invention, l'un des problèmes apparaissant a- vec l'utilisation de mémoires à accès direct du type à transistors dans un environnement à rayonnement élevé, est la perte d'informations résultant d'un rayonnement ionisant transitoire. Si le rayonnement ionisant transi- toire est suffisant pour changer l'état du transistor dans la matrice et commuter par conséquent l'état du con- tenu des cellules de mémoire, ce contenu est perdu de fa- çon permanente. En outre, des circuits analogicues qui sont exposés à ce rayonnement peuvent être succeptibles d'erreurs transitoires ainsi que des effets de retard d'un courant photoélectrique primaire chargeant des pié- ges à électrons ou à trous dans le semi-conducteur. Par conséquent, grâce à une structure de transistors à effet de champ qui sera maintenant dé- crite en regard des figures 3 à 6, ayant un degré élevé de résistance au collectage d'un courant photoélectrique primaire en réponse à un rayonnement ionisant pulsé, les événements d'inversion généralement associés avec ces cellules de mémoire ou les erreurs transitoires dans des circuits analogiques sont réduits et par conséquent, le niveau seuil de rayonnement ionisant pour lequel une in- version ou une erreur transitoire se produit est relevé. Comme le montrent les figures 3 et 4, un transistor à effet de champ 18 est formé sur un subs- trat 52 consistant en arséniure de gallium ou toute autre matière appropriée du groupe III-V sur une première sur- face de laquelle est formé un conducteur de plan de mas- se 51 et sur une seconde surface de laquelle est formée une couche barrière 54 comme cela sera décrit en regard de la figure 4. Sur la couche barrière 54 est disposée une région active 56 consistant en de l'arséniure de gallium ou autre matière appropriée du groupe III-V, for- mée par croissance épitaxiale ou implanté avec un élément pour obtenir le niveau de dopage voulu dans la région de canal, soit environ 1017 porteurs/cm. La région acti- ve peut être isolée en des semi-conducteurs individuels par une implantation de bore ou d'oxygène, comme repré- senté ou en variante, par gravure de mésas individuelles. Sur la région active 56 sont disposées des régions de contact 58a et 58b consistant en arséniure de gallium fortement dopé ou autre matière appropriée du groupe III- V, sur lesquelles sont disposées des électrodes de sour- ce et de drain 60a et 60b. Les régions de contact 58a, 58b ayant généralement une densité de dopage d'environ 1018 atomes par cm3 sont disposées au-dessous des con- tacts de source et de drain 60a, 60b pour obtenir un con- tact du type à faible résistance ohmique entre le métal formant les contacts 60a, 60b et le semi-conducteur 58a, 58b. Une électrode de grille 62 est disposée de la ma- nière représentée entre les électrodes de source et de drain 60a, 60b. L'électrode de grille 62 consiste en un métal de contact à barrière de Schottky disposé sur la couche active 56 de la manière représentée. La figure 5 montre que la couche barrié- re'54 consiste en plusieurs couches alternées 54a, 54b d'une matière à faible intervalle de bande disposées en- tre des régions d'une matière d'intervalle de bande éle- vée. Plus particulièrement, en ce qui concerne le tran- sistor 18 et comme le montre la figure 3, pour un sub- strat 52 consistant en arséniure de gallium, les pério- des 54a consistent en des régions d'arséniure d'alumi- nium et de gallium (AlxGal xAs) ayant un rapport de com- position x entre l'aluminium et l'arsenic d'au moins environ 0,1 à 1,0. De préférence, x se situe dans la plage de 0,3 à 0,5. De plus fortes concentrations de AI peuvent augmenter la durée de vie des porteurs dans Alx GalxAs ce qui pourrait dégrader légèrement la résistan- ce aux rayonnements car un certain courant photoélectri- que développé dans la couche de AlGaAs peut être recueil- li par le transistor. Entre les couches d'arséniure d'a- luminium et de gallium sont disposées des couches d'ar- séniure de gallium 54b. Cette disposition forme une hé- térostructure de super réseau consistant en des pério- des alternées d'arséniure d'aliminium et de gallium et d'arséniure de gallium, ayant chacune de préférence une épaisseur de l'ordre de 50A à 500, lOOA étant une épais- seur préférée. D'une façon générale, il est préférable que le AlGaAs voisin de la couche active soit relative- ment mince comparativement à l'épaisseur des régions ac- tives mais avec une épaisseur minimaled'environ 50A pour éviter l'effet tunnel des porteurs dans la couche. De préférence, les couches alternées 54a, 54b sont dispo- sées sur le substrat 52 par croissance épitaxiale par faisceau moléculaire. Cette technique de dépôt est pré- férée car elle permet de déposer des couches relative- ment minces et d'épaisseur uniforme et en particulier en raison de la nécessité d'utiliser des différences d'éner- gies d'intervalle de bande, elle permet que les couches soient déposées avec des interfaces abruptes entre les couches alternées, évitant ainsi une diffusion mutuelle notable ou une formation d'alliage dans l'hétérostructu- re. La couche barrière 54 se comporte comme une barrière entre le substrat et la région active 56 pour des porteurs produits en réponse à l'exposition du transistor 18 à un rayonnement ionisant. En présence d'un rayonnement ionisant, des rayons gamma ou de-s ra- yons cosmiques par exemple sont dirigés vers le substrat d'arséniure de gallium 52. Quand ce rayonnement rencon- tre l'arséniure de gallium, il se crée en réponse des porteurs de trous et d'électrons. Les trous et les élec- trons développés dans le substrat d'arséniure de gallium 52 ont tendance à se déplacer respectivement vers l'élec- trode la plus négative ou l'électrode la plus positive a ou 60b. Autrement dit, des électrons se déplacent vers l'électrode avec le potentiel le plus positif et les trous se déplacent vers l'électrode avec le poten- tiel le plus négatif. Grâce à l'interposition de la couche bar- rière 54 entre la région active 56 du transistor 18 et le substrat 52, les électrons et les trous produits en réponse à un rayonnement ionisant transitoire doivent surmonter une série de barrières de potentiel, comme le montre la figure 6, créeespar les différences d'inter- valles de bande entre chacune des couches alternées d'ar- séniure d'aluminium et de gallium et d'arséniure de gal- lium. La discontinuité de bande de conduction (pour A1 3 Gao7 As) est A Ec= 235 millivolts et la discontinuité de bande de valence est L Ev= 155 millivolts. Par con- séquent, si l'on suppose que la statistique de Boltzman s'applique aux électrons et aux trous présents dans l'hétérostructure, chaque fois que les porteurs surmon- tent une barrière de potentiel, leur concentration dimi- ue dans un facteur exprimé par exp (4 E/kT o k est la constante de Boltzman et T est la température de la matière exprimée en degrés Kelvin. Ceux des porteurs qui ne surmontent pas la barrière de potentiel se recombi- nent et par conséquent, ne contribuent pas à la produc- tion d'un courant photoélectrique. Ceux des porteurs qui sont produits dans la couche d'arséniure d'aluminium et de gallium gagnent de l'énergie lorsqu'ils tombent dans le puits de potentiel résultant de la différence d'énergie d'intervalle de bande entre GaAs et AlGaAs. O O Mais, dans la distance de 50A à 500A dans la couche d'arséniure d'aluminium et de gallium, ces porteurs at- teignent un équilibre thermique et ne semblent pas non plus contribuer au collectage d'un courant photoélectri- que primaire. En outre, étant donné que la durée de vie des électrons et des trous dans l'arséniure d'aluminium et de gallium est plus courte que dans l'arséniure de gallium, il apparait un taux plus élevé de recombinai- son des trous et des électrons dans l'arséniure d'alumi- nium et de gallium et par conséquent, une autre réduc- tion de la contribution des porteurs produits dans l'ar- séniure d'aluminium et de gallium au collectage d'un courant photoélectrique primaire. Pour réduire encore le courant photoélec- trique développé en réponse à un rayonnement ionisant, le courant photoélectrique développé dans la partie de région active du transistor lui-même peut être réduit au minimum. Etant donné qu'une partie du courant photoélec- trique recueilli est multipliée par le gain photoconduc- teur du canal du FET 18, le courant photoélectrique pri- maire peut être réduit en augmentant le dopage du canal actif et en réduisant simultanément l'épaisseur du ca- nal pour maintenir la tension seuil voulue et réduire ainsi la quantité d'arséniure de gallium présent dans la région active 56. En outre, le rapport entre le courant photoélectrique produit et le courant total que le MES FET peut fournir peut aussi être réduit en réduisant la longueur de canal. En se rapportant maintenant à la figure 7, une série de structures d'essai (non représentées) ont été fabriquées pour obtenir une estimation quantita- tive de la valeur de réduction du courant photoélectri- que de substrat collecté. La figure 7 est une courbe du courant photoélectrique en fonction d'une tension de po- larisation à une dose de 9 x 109 rads (GaAs)/ seconde. Chacune des structures d'essai a été fa- briquée sur un substrat de GaAs semi-isolé. Deux contacts ohmiques ayant une longueur de 300 pm, une largeur de pm et espacé de 6 Mm (représentant des électrodes de source et de drain) ont été formés sur des régions N+, disposées sur le substrat semi-conducteur. Du bore a été implanté pour isoler les contacts ohmiques afin qu'un courant photoélectrique recueilli ne puisse provenir que du substrat. En ce qui concerne la courbe 72, les ré- gions N+ ont été disposées directement sur le substrat. En ce qui concerne la courbe 74, une couche de AlGaAs d'une épaisseur de 0,5 Vm a été intercalée entre la cou- che N+ et le substrat. En ce qui concerne la courbe 76, une hétérostructure telle que décrite ci-dessus compre- nant cinq couches de Al0, 3Gao,7As alternées avec cinq couches de GaAs ont été intercalées entre les régions N+ et le substrat. Une comparaison des courbes 72, 74 et 76 montre que la seule couche de 0,5 pm apporte une amélioration dans un facteur d'environ 4 sur la solution conventionnelle représentée par la courbe 72 tandis que la courbe 76 apporte une amélioration d'un facteur d'en- viron 100. Un examen plus définitif de la courbe 76 n'est pas possible car le courant photoélectrique recueilli est presque indiscernable du niveau de bruit dans l'appa- reil d'essai (non représenté). La figure 8 est une courbe du courant photoélectrique en fonction de la dose pour une struc- ture conventionnelle (courbe 82) et une structure fabri- quée selon les figures 3-6 (courbe 86). Une comparaison des courbes 82 et 86 montre qu'en fonction de la dose, le composant à hétérostructure apporte une amélioration dans un facteur d'au moins 100 et en outre, que ce dis- positif peut fonctionner à des niveaux de doses nette- ment plus élevées qu'une structure conventionnelle. Des modes préférés de réalisation de l'invention ont été décrits mais il apparait à l'homme de l'art que d'autres modes de réalisation incorporant son concept peuvent être utilisés. Il apparait donc que l'invention n'est pas limitée aux modes de réalisation décrits mais ne l'est que par l'esprit et le cadre des revendications annexées. REVENDICATIONS. 1- Composant à semi-conducteur, caracté- risé en ce qu'il comporte un substrat (52) consistant en une première matière du groupe III-V, une barrière aux rayonnements (54) disposée audessus du substrat, consis- tant en plusieurs couches alternées (54a,54b) de ladite première matière du groupe III-V et d'une seconde matiè- re du groupe III-V ayant une énergie de bande de conduc- tion supérieure à celle de la-première matière et une énergie de bande de valence inférieure à celle de la pre- mière matière, et un dispositif (56) disposé au-dessus de ladite barrière pour former le composant à semi-con- ducteur. 2-Composant selon la revendication 1, caractérisé en ce que la première matière du groupe III- V est AlxGalxAs, o x est le rapport de composition en- tre Al et As. 3-Composant selon la revendication 2, ca- ractérisé en ce que x se situe dans la plage de 0,1 à 1,0. 4-Composant selon la revendication 2, ca- ractérisé en ce que x se situe dans la plage de 0,3 à 0,5. -Composant selon la revendication 4, ca- ractérisé en ce que l'épaisseur de la couche de AlGaAs la plus voisine du dispositif disposé au-dessus de la bar- oo rière se situe dans la plage de 50A à 500A. 6-Composant selon la revendication 4, ca- ractérisé en ce que l'épaisseur de chaque couche de Ga o o As et AlGaAs se situe dans la plage de 50A à 500A. 7-Composant selon la revendication 4, caractérisé en ce que l'épaisseur de chaque couche de la o barrière est de l'ordre de 1OOA. 8-Transistor à effet de champ à métal- semi-conducteur, caractérisé en ce qu'il comporte un substrat (52) consistant en une première matière du grou- pe III-V, une couche barrière aux rayonnements (54) dis- posèe au-dessus du substrat, consistant en au moins une couche (54a) de ladite première matière disposée entre deux couches (54b) d'une seconde matière différente du groupe III-V ayant une énergie de bande de conduction supérieure à l'énergie de bande de conduction de ladite première matière et une énergie de bande de valence in- férieure à l'énergie de bande de valence de ladite pre- mière matière, et un dispositif (56) disposé au-dessus de ladite couche barrière pour former ledit transistor à effet de champ à métal-semi-conducteur. g-Transistor selon la revendication 8, caractérisé en ce que le substrat (52) consiste en ar- séniure de gallium et la couche barrière (54) comporte au moins deux couches d'arséniure d'aluminium et de galllium et une couche d'arséniure de gallium disposée entre lesdites deux couches d'arséniure d'aluminium et de gal- lium. 10-Transistor selon la revendication 9, caractérisé en ce que la couche d'arséniure d'aluminium et de gallium a un rapport de composition entre l'alumi- nium et l'arsenic dans la plage de 0,1 à 1. 11-Transistor selon la revendication 3, caractérisé en ce que chacune des couches de ladite bar- rière a une épaisseur d'environ 100 Angstroms. 12-Transistor selon la revendication 10, caractérisé en ce que la plus grande desdites barrières a une épaisseur d'environ 100 Angstroms. 13-Mémoire à accès direct, caractérisée en ce qu'elle comporte un substrat (52) consistant en une matière du groupe III-V, plusieurs transistors à ef- fet de champ à métal-semi-conducteur (18) disposés au- dessus dudit substrat et consistant en une première ma- tière du groupe III-V et une couche barrière aux rayon- nements (54) disposée entre ledit substrat et lesdits plusieurs transistors, consistant en une couche (54a) de ladite première matière du groupe III-V disposée en- tre deux couches (54b) d'une seconde matière différente du groupe III-V, ladite seconde matière différente du groupe III-V ayant une énergie de bande de conduction supérieure à l'énergie de bande de conduction de ladite première matière et une énergie de bande de valence in- férieure à l'énergie de bande de valence de ladite pre- mière matière. 14-Transistor selon la revendication 8 caractérisé en ce que le substrat (52) consiste en ar- séniure de gallium et la couche barrière (54) consiste en au moins deux couches d'arséniure d'aluminium et de gallium et une couche d'arséniure de gallium disposée entre lesdites deux couches d'arséniure d'aluminium et de gallium. -Transistor selon la revendication 14, caractérisé en ce que la couche d'arséniure d'aluminium et de gallium a un rapport de composition entre l'alumi- nium et l'arsenic dans la plage de 0,1 à 1. 16-Transistor selon la revendication 14, caractérisé en ce que la couche d'arséniure d'aluminium et de gallium a un rapport de composition entre l'alumi- nium et l'arsenic dans la plage de 0,3 à 0,5. 17-Transistor selon la revendication 15, caractérisé en ce que chacune des couches de ladite bar- rière a une épaisseur dans la plage d'environ 100 A à 500A. 18-Transistor selon la revendication 15, caractérisé en ce que chaque couche de ladite barrière o a une épaisseur d'environ 100 A.