FR 2615677 A1 19881125 FR 8806665 A 19880518 La présente invention concerne de façon générale des circuits de boucle de verrouillage de phase de type numérique, et elle porte plus particulièrement sur un circuit de boucle de verrouillage de phase numérique prévu pour l'utilisation dans un circuit de démodulation qui démodule des données re- produites à partir d'une disquette ou d'un élément analogue. Lorsque les données représentées sur la figure 1A sont écrites sur une disquette conformément au système d'en- registrement à double densité, les données font l'objet d'une modulation de fréquence modifiée (MFM), comme représenté sur la figure lB, et elles sont ensuite enregistrées sur la dis- quette. On désigne par T l'intervalle de temps entre des bits de données. L'intervalle entre impulsions des données modulées en MFM prend alors l'une des valeurs 2T, 3T ou 4T. Au moment de la lecture des données de la disquette, un signal de fenêtre indiquant la séparation entre les bits adjacents, représenté sur la figure 1C, est formé à partir des impulsions modulées en MFM, et on utilise ce signal de fenêtre pour démoduler les données modulées en MFM, pour pro- duire des données reproduites, représentées sur la figure 1D. On appelle circuit séparateur de données ou oscil- lateur à fréquence variable (OVF) le circuit destiné à générer le signal de fenêtre. Dans la plupart des cas d'enregistrement MFM, le circuit de génération de signal de fenêtre est consti- tué par un circuit de boucle de verrouillage de phase de type analogique. Bien que le circuit de boucle de verrouillage de phase (qu'on appellera simplement ci-après un circuit de BVP) de type analogique soit fabriqué sous la forme d'un circuit intégré, il est nécessaire de connecter une résistance et un condensateur à l'extérieur du circuit intégré. Ceci augmente inévitablement le nombre de broches de connexions externes pour le circuit intégré. En outre, le circuit de BVP analogi- que nécessite un réglage approprié, et sa caractéristique de température n'est pas satisfaisante. Pour éliminer les défauts précités, on peut utili- ser un circuit de BVP numérique connu, qui est représenté sur la figure 2. On décrira ci-après en détail ce circuit de BVP numérique connu, en se référant à la figure 2. La figure 2.montre un circuit de BVP 10 qui com- prend un circuit de comparateur de phase numérique 11, un filtre passe-bas numérique 12 et un compteur 13. Le compteur 13 divise la fréquence d'un signal d'horloge CK qui lui est appliqué, à partir d'un circuit générateur d'horloge ou d'un oscillateur à quartz (non représenté), et il change la valeur de la fréquence qui résulte de la division, de façon à fonc- tionner en oscillateur commandé par tension (OCT). On sélec- tionne par exemple une valeur T/16 pour le cycle répétitif du signal d'horloge CK. Cependant, des données reproduites à partir de la disquette contiennent une composante de gigue qui résulte de la rotation irrégulière d'un moteur d'entraînement, d'une composante de bruit parasite ou autre, ce qui fait que lors- qu'un bit de données et un bit d'horloge sont extraits par exemple de données modulées en MFM, une erreur de quantifi- cation ou une erreur d'échantillonnage du circuit de BVP nu- mérique fait apparaître un problème important. - Lorsque des données entrantes ayant un intervalle d'impulsions de 4,05T (environ 65 cycles d'horloge), repré- sentées sur la figure 3A, sont appliquées au circuit de BVP numérique classique 10 qui est représenté sur la figure 2, le signal de sortie du filtre passe-bas numérique 12 passe de (0) à (1), comme représenté sur la figure 3B, ce qui fait que, comme le montre la figure 3C, le rang de division (rapport de division de fréquence) du compteur 13 passe de (16) à (17). Par conséquent, l'intervalle d'impulsions de 4,05T des données d'entrée est considéré comme étant égal à 17 x 4 = 68 cycles d'horloge. Dans cet état, l'intervalle d'impulsions des don- nées d'entrée devient inférieur à 4 cycles du signal de sor- 26 1 5677 tie du compteur 13, ce qui fait que le signal de sortie du circuit de comparateur de phase numérique 11 tend à devenir négatif. Cependant, le filtre passe-bas numérique 12 est conçu de façon à ne pas suivre le changement rapide précité, ce qui fait qu'au bout d'une durée prédéterminée pendant la- quelle le compteur 13 conserve son rang jde division, (17), le rang de division du compteur 13 passe de (17) à (16). Si le compteur 13 conserve ce rang de division, c'est-à-dire (16), pendant une durée prédéterminée, les 4 périodes du si- gnal de sortie du compteur 13 sont présentées comme 16'x 4 = 64 cycles d'horloge, ce qui est plus court que l'intervalle d'impulsions réel des données d'entrée, c'est-à-dire 65 cy- cles d'horloge. Le signal de sortie du circuit de compara- teur de phase numérique 11 retourne donc progressivement vers une valeur positive et il s'inverse ensuite pour deve- nir positif à un certain instant. Lorsque la durée prédéter- minée s'est écoulée, le signal de sortie du filtre passe-bas numérique 12 passe de (0) à (1), ce qui fait que le compteur 13 fonctionne à nouveau avec le rang de division (17). Du fait que le circuit de BVP numérique classique ne peut pas éviter l'erreur d'échantillonnage décrite ci- dessus, la caractéristique de suivi des données d'entrée du circuit de BVP numérique est inférieure à celle du circuit de BVP analogique. De façon générale, des données reproduites à par- tir d'une disquette contiennent une composante de fluctua- tion de fréquence, ayant une fréquence relativement basse, qui résulte de la rotation irrégulière du moteur d'entrai- nement, etc. De plus, lorsque des données écrites sur la disquette ont une configuration de bits particulière, une interaction entre des impulsions de données provoque un dé- placement de la position des impulsions, ce qui produit une composante de fluctuation de fréquence ayant une fréquence élevée, qu'on peut appeler un déplacement de crête. Par conséquent, le circuit de BVP numérique doit suivre de façon satisfaisante la composante de fluctuation de fréquence basse, et il ne doit pas suivre ce qu'on appelle le déplacement de crête, car sinon la lecture des données s'effectuerait de façon erronée. Pour obtenir les caractéris- tiques précitées, on sélectionne par exemple à 10 kHz la fré- quence de coupure du filtre passe-bas numérique 12. Dans ces conditions, lorsque des données entrantes ayant une composante de fluctuation de fréquence suffisamment supérieure à la fréquence de coupure du filtre passe-bas nu- mérique 12, c'est-à-dire des données qui présentent un déplacement de crête,sont appliquées à la borne d'entrée IN du circuit de BVP 10 qui est représenté sur la figure 2, le signal de sortie du circuit de comparateur de phase 11 change sous l'effet de cette fluctuation rapide, tandis que le si- gnal de sortie du filtre passe-bas numérique 12 devrait auto- matiquement devenir égal à (0). Cependant, du fait de l'er- reur de mesure du filtre passe-bas numérique 12, le signal de sortie précité ne devient pas (0), et un signal de sortie peut apparaître. Lorsque des données d'entrée ayant une composante de fluctuation de fréquence élevée due au phéno- mène de déplacement de crête, comme représenté par exemple sur la figure 4A, sont appliquées à la borne d'entrée IN du circuit de BVP 10, le signal de sortie du circuit de compara- teur de phase numérique 11, qui change en prenant les valeurs (0), (-5), (0) et (+5), est appliqué au filtre passe-bas nu- mérique 12. Comme mentionné précédemment, le filtre passe-bas numérique 12 ne réagit pas à la fréquence élevée, ce qui fait que son signal de sortie doit devenir (0). Cependant, à cause de son erreur de mesure, à un instant auquel l'erreur de phase (+5) est appliquée à l'entrée du filtre passe-bas numé- rique 12, (+1) apparaît à la sortie de ce filtre,, comme re- présenté sur la figure 4D. Il en résulte que, comme le montre la figure 4E, la valeur de division de fréquence du compteur 13 passe de (16) à (17) et, par conséquent, le circuit de BVP numérique 10 suit le déplacement de crête. Ainsi, comme le montre la figure 4C, l'erreur de phase reste présente dans plusieurs données d'entrée. Du fait de l'erreur de mesure envisagée ci-dessus, le circuit de BVP numérique classique n'est-pas stable pour des données d'entrée contenant une composante de déplacement de crête, en comparaison avec le circuit de BVP analogique. Un but de l'invention est donc de procurer un cir- cuit de boucle de verrouillage de phase numérique de type perfectionné qui soit capable d'éliminer les défauts précités de l'art antérieur. Un autre but de l'invention est de procurer un cir- cuit de boucle de verrouillage de phase numérique qui réduise l'erreur de quantification et qui présente une meilleure ca- ractéristique de suivi. Un but supplémentaire de l'invention est de procurer un circuit de boucle de verrouillage de phase numérique qui n'ait pas d'erreur de phase résiduelle. Un autre but supplémentaire de l'invention est de procurer un circuit de boucle de verrouillage de phase numé- rique qui ne réagisse pas à une composante de fluctuation de fréquence élevée, telle qu'un déplacement de crête ou autre, et qui ait une stabilité élevée. Un aspect de l'invention procure un circuit de bou- cle de verrouillage de phase (BVP) numérique, comprenant: a) une source de signal numérique d'entrée destiné à générer un signal numérique d'entrée dans lequel des impul- sions apparaissent à un multiple entier d'une période unitai- re; b) un compteur destiné à compter le nombre de si- gnaux d'horloge de référence; c) un comparateur de phase numérique destiné à com- parer des phases du signal numérique d'entrée et du signal de sortie du compteur; d) un filtre passe-bas numérique qui reçoit le si- gnal de sortie du comparateur de phase numérique; e) des moyens de génération de signal de commande de correction, destinés à générer un signal de commande de cor- rection qui apparaît dans une période unitaire qui suit une période unitaire au cours de laquelle apparaît l'impulsion du signal numérique d'entrée; et f) des moyens de commande qui réagissent au signal de commande de correction en appliquant au compteur le signal de sortie du filtre passe-bas numérique, pour commander le rapport de division du compteur, uniquement pendant la période unitaire au cours de laquelle le signal de commande de correc- tion est obtenu. D'autres caractéristiques et avantages de l'inven- tion seront mieux compris à la lecture de la description qui va suivre de modes de réalisation préférés, et en se référant aux dessins annexés dans lesquels les éléments identiques ou similaires sont toujours désignés par les mêmes références numériques, et dans lesquels: Les figures 1A à 1D sont des diagrammes séquentiels qu'on utilise pour expliquer le fonctionnement de l'invention; La figure 2 est un schéma synoptique qui montre un exemple d'un circuit de boucle de verrouillage de phase numé- rique de type classique; Les figures 3A à 3C et les figures 4A à 4E sont des diagrammes séquentiels qu'on utilise pour expliquer le fonc- tionnement de l'exemple de circuit de boucle de verrouillage de phase numérique de type classique de la figure 2; La figure 5 est un schéma synoptique montrant un mode de réalisation d'un circuit de boucle de verrouillage de phase numérique conforme à l'invention; Les figures 6A à 6F et les figures 7A à 7D sont des diagrammes séquentiels qu'on utilise pour expliquer le fonc- tionnement du mode de réalisation qui est représenté sur la figure 5; La figure 8 est un schéma synoptique montrant la configuration d'un circuit générateur d'impulsions de comman- de de correction qu'on utilise dans-le circuit de boucle de verrouillage de phase numérique de l'invention, représenté sur la figure 5; Les figures 9A à 9I sont des diagrammes séquentiels qu'on utilise pour expliquer le fonctionnement du circuit gé- nérateur d'impulsions de commande de correction qui est re- présenté sur la figure 8; Les figures 1OA à 1OD sont des diagrammes séquen- tiels qu'on utilise pour expliquer le fonctionnement du mode de réalisation représenté sur la figure 5; La figure 11 est un schéma synoptique qui représen- te un second mode de réalisation du circuit de boucle de ver- rouillage de phase numérique conforme à l'invention; La figure 12 est un schéma synoptique qui montre la-structure d'un circuit de correction de composante conti- nue qui est utilisé dans le second mode de réalisation, re- présenté sur la figure 11; Les figures 13A à 13G, les figures 14A à 14G et les figures 15A à 15SD sont des diagrammes séquentiels qu'on utilise pour expliquer le fonctionnement du second mode de réalisation, représenté sur la figure 11; La figure 16 est une représentation schématique qui illustre une configuration de données entrantes; La figure 17 est un schéma synoptique qui représen- -te un troisième mode de réalisation du circuit de boucle de verrouillage de phase numérique conforme à l'invention; La figure 18 est unschéma synoptique montrant la configuration d'un circuit de correction de composante con- tinue qui est utilisé dans le troisième mode de réalisation, représenté sur-la figure 17; Les figures 19A à 19E et les figures 20A à 20D sont des diagrammes séquentiels qu'on utilise pour expliquer le fonctionnement du troisième mode de réalisation, représenté sur la figure 17; La figure 21 est un schéma synoptique qui représen- te un quatrième mode de réalisation du circuit de boucle de verrouillage de phase numérique conforme à l'invention; La figure 22 est une représentation graphique d'une caractéristique qu'on utilise pour expliquer le fonctionnement du quatrième mode de réalisation de l'invention; et Les figures 23A à 23F sont des diagrammes séquen- tiels qu'on utilise pour expliquer le fonctionnement du qua- trième mode de réalisation de l'invention. On va maintenant décrire l'invention en considérant tout d'abord la figure 5 qui représente la structure d'un mode de réalisation d'un circuit de boucle de verrouillage de phase numérique conforme à l'invention. Sur la figure 5, les éléments qui correspondent à ceux de la figure 2 sont désignés par les mêmes références, et il n'est donc pas nécessaire de les décrire en détail. On voit sur la figure 5 un circuit de BVP numérique A conforme à l'invention, dans lequel les données entrantes présentes sur la borne d'entrée IN sont appliquées au circuit de comparateur de phase numérique 11 et à un circuit généra- teur d'impulsions de commande de correction 14. Le signal de sortie du circuit générateur d'impulsions de commande de correction 14 et le signal de sortie du filtre passe-bas nu- mérique 12 sont appliqués à une porte ET 15. Le signal de sortie de la porte ET 15 est appliqué au compteur 13 par l'intermédiaire d'un additionneur 16. L'additionneur 16 reçoit une valeur de division de fréquence no0 (=16) de la fréquence centrale, qui est choisie de façon que le signal de sortie du compteur 13 devienne la fréquence centrale en l'absence de données d'entrée. Le signal de sortie du compteur 13 est ap- pliqué au circuit de comparaison de phase 11 et au circuit générateur d'impulsions de commande de correotion 14. On va maintenant décrire le fonctionnement de ce mode de réalisation, représenté sur la figure 5. Lorsque des données d'entréeD ayant une période fondamentale T, représentées sur la figure 6A, sont appliquées au circuit de BVP numérique 10A, le circuit de comparateur de phase numérique 11 mesure la différence de phase entre les données d'entrée et le signal de sortie (impulsion de fenê- tre) du compteur 13. Ensuite, sur la base de la différence de phase mesurée, un signal de sortie (n1) ou D (représenté sur la figure 6D) du filtre passe-bas numérique 12 est appli- qué à une borne d'entrée de la porte ET 15. La porte ET 15 reçoit sur son autre borne d'entrée des impulsions de comman- de de correction t (représentées sur la figure 6C) qui pro- viennent du circuit générateur d'impulsions de commande de correction 14. Du fait que ces impulsions de commande de cor- rection t sont au niveau bas dans le premier demi-cycle (pé- riode fondamentale) de l'impulsion de fenêtreî, le signal de sortie Dde la porte ET 15 devient (0), comme le montre la figure 6E. Par conséquent, comme le montre la figure 6F, le signal de sortie de l'additionneur 16 prend la valeur de division de fréquence no correspondant à la fréquence centra- le, qui devient le rang de division du compteur 13. Pendant le demi-cycle suivant de l'impulsion de fe- nêtreX l'impulsion de commande de correction Qpasse au ni- veau haut, comme le montre la figure 6C, ce qui fait que la porte ET 15 s'ouvre de façon à fournir à l'additionneur 16 la valeur n1 du signal de sortie Qprovenant du filtre passe- bas numérique 12. Par conséquent, comme le montre la figure 6F, le signal de sortie de l'additionneur 16 devient (n0 + n1), et le rang de division du compteur 13 est corrigé con- formément à la phase des données d'entrée. Dans les troisième et quatrième demi-cycles de l'impulsion de fenêtre , l'impulsion de commande de correc- tion Qpasse à nouveau au niveau bas, ce qui fait qu'une opé- ration similaire à celle du premier demi-cycle est accomplie d'une manière répétée. De façon similaire, lorsque les données d'entrée sont appliquées et lorsque les valeurs n2, n3,..., sont me- surées pour la différence de phase entre les données d'entrée et l'impulsion de fenêtre , le rang de division du compteur 13 est corrigé sur la base de la différence de phase mesurée, uniquement pendant le demicycle suivant de l'impulsion de fenêtre La valeur de division de fréquence no de la fréquen- ce centrale est fixée par exemple à 16, et le signal de sortie ni du filtre passe-bas numérique 12 est sélectionné de façon à tomber dans une plage qui est par exemple définie de la façon suivante: -8 quete de 20,3 cm fonctionnant dans le mode MFM, dans lequel la cadence de données et la plus élevée, sous l'effet d'une fréquence d'horloge de 16 MHz, la fréquence du signal de sor- tie G du compteur 13 est commandée de façon à tomber dans une plage de 696 à 2000 kHz. En outre, le nombre (7) est chargé dans le compteur 13 et ce dernier est commandé de façon à compter en sens décroissant. Ainsi, quandles données Centrée sont appliquées, si le rang de division du compteur 13 à ce moment est mémorisé, cette valeur mémorisée représente la différence de phase entre les données d'entrée et le signal de sortie B du compteur 13. Lorsque l'intervalle des données d'entrée est repré- senté par 4,05T (environ 65 cycles d'horloge), et lorsque le signal de sortie du filtre passe-bas numérique 12 devient (1), de façon similaire à la figure 3, dans ce mode de réali- sation, comme le montrent les figures 7C et 7D, le rang de division du compteur 13 n'est corrigé que dans le demi-cycle suivant des données d'entrée, ce qui fait que l'intervalle de données de 4,05T peut être rendu égal à 65 cycles d'horloge, ce qui réduit l'erreur de quantification. On se référera à la figure 8 qui est un schéma sy- noptique et aux figures 9A à 9I, qui sont des diagrammes sé- quentiels, pour décrire la configuration de circuit pratique du circuit de génération d'impulsions de commande 14 repré- senté sur la figure 15 et son fonctionnement. En considérant initialement la figure 8, on note 1 1 que les données d'entrée qui proviennent de la borne d'en- trée IN sur la figure 5 sont appliquées à une borne d'instau- ration S d'une bascule de type RS 141, et le signal de la sortie Q de la bascule de type RS 141 est appliqué à une bor- ne d'entrée de données D d'une bascule de type D 142. Un si- gnal de sortie de détection de zéro du compteur 13 est ap- pliqué à une borne d'entrée de données D d'une bascule de type D 143, et cette bascule de type D 143 reçoit sur sa bor- ne d'entrée d'horloge CK le même signal d'horloge Que le compteur 13 (figure 5). Le signal 0de la sortie Q de la bas- cule de type D 143 est appliqué à la borne d'entrée de res- tauration R de la bascule de type RS 141. Le signal de sortie de détection de zéro G du compteur 113 est appliqué à la bor- ne d'entrée d'horloge CK de la bascule de type D 142, dont le signal de la sortie Q devient l'impulsion de correction O. On va maintenant décrire le fonctionnement du cir- cuit générateur d'impulsions de commande de correction 14, représenté sur la figure 8, en se référant aux figures 9A à 9I. La figure 9A représente une valeur de division de fréquence (correspondant à sur la figure 5), ayant une période de cycle T, qui doit être appliquée au compteur 13. La figure 9B représente le signal de sortie e du compteur 13. La figure 9C représente le signal de sortie de la fi- gure 5, c'est-à-dire le signal de sortie de la porte ET 15. Dans ce mode de réalisation, on sélectionne le signal de sortie no0 égal à (15), et le signal de sortie Oqui résulte de l'addition de (15) au signal de sortie Ode là porte ET , est chargé dans le compteur 13. Ensuite, le compteur 13 compte en sens décroissant sous l'effet du signal d'horloge d'entrée CK. Le compteur 13 comporte des moyens de détection de valeur zéro du signal de sortie, qui ne sont cependant pas représentés. Ces moyens de détection de valeur zéro du signal de sortie produisent une impulsion rreprésentée sur la figure 9D à un instant auquel le signal de sortie du comp- teur 13 devient égal à zéro. Cette impulsion Oest appliquée à la borne d'entrée de données D de la bascule de type D 143, qui mémorise sa valeur sous l'effet de chaque impulsion d'horlogeO2représentée sur la figure 9I. Le signal de la sortie Q de la bascule de type D 143 devient un signal de sor- tie Qqui est retardé d'une période d'horloge par rapport à l'impulsion . D'autre part, la bascule de type RS 141 est instaurée par les données d'entréeX qui sont représentées sur la figure 9F, et elle est restaurée par le sigfial de sor- tie Oprécité, ce qui fait qu'elle produit l'impulsion Qqui est représentée sur la figure 9G. Cette impulsion est appli- quée à la borne d'entrée de données D de la bascule de type D 142, dans laquelle elle est mémorisée par l'impulsion G. Par conséquent, la bascule de type D 142 produit sur la sortie Q le signal qui passe au niveau haut pendant la période qui correspond au cycle qui suit le cycle T au cours duquel les données d'entrée existent, comme représenté sur la figure 9H. Ce signal de sortieD est appliqué à la porte ET 15 de la fi- gure 5, en tant qu'impulsion de commande de correction. Conformément à l'invention, et comme décrit ci-des- sus de façon complète, du fait que l'impulsion de commande de correction est générée pendant la période fondamentale qui fait suite à la période fondamentale au cours de laquelle le signal numérique d'entrée existe, et le rapport de division de fréquence du compteur est commandé uniquement pendant cet- te période par le signal de sortie du filtre passe-bas numé- rique, il est possible de réduire l'erreur de quantification, grâce à quoi on peut améliorer la caractéristique de suivi du circuit de boucle de verrouillage de phase numérique de l'invention. Avec le système de commande considéré ci-dessus, le circuit de BVP numérique ne peut pas éviter un défaut qui consiste dans l'apparition d'une erreur de phase résiduelle, bien que le circuit de BVP se verrouille aisément sur les données d'entrée. Plus précisément, lorsque des données d'en- trée dont le cycle de données est égal à 33 cycles d'horlo- ge, comme représenté sur la figure 10A, soit en d'autres ter- mes lorsque des données d'entrée A ayant des composantes con- tinues de fluctuation de cycle d'un cycle d'horloge, sont ap- pliquées à la borne d'entrée IN, dans le cycle de mesure au cours duquel les données d'entrée arrivent, on mesure une différence de phase de (+1) entre les données d'entrée et l'impulsion de sortie u représentée sur la figure 10B. Par conséquent, le filtre passe-bas numérique 12 produit le si- gnal de sortie (+1), comme représenté sur la figure 10C. Pen- dant le cycle de correction suivant, le rapport de division de fréquence du compteur 13 est corrigé de façon à passer de (16) à (17), sur la base du signal de sortie (+1), comme re- *présenté sur la figure 10D. Une opération similaire est ensuite effectuée de façon répétée, et la somme du cycle de mesure et du cycle de correction devient ensuite égale au cycle des données d'en- trée, ce qui fait que le circuit de BVP 10A se verrouille sur les données d'entrée. Conformément à ce système de com- mande, l'erreur de phase qui apparaît dans le cycle de mesure est utilisée dans le cycle de correction de façon à employer de manière générale les données d'entrée. S'il n'y avait pas une différence de phase (+1), le circuit de BVP 10A ne pour- rait pas être verrouillé sur les données d'entrée. Par con- séquent, comme le montrent les figures 10A et 10B, l'erreur de phase d'un cycle d'horloge reste présente dans chaque cy- cle de données. En d'autres termes, si l'opération de comman- de n'est pas effectuée dans l'état dans lequel l.'erreur de phase résiduelle est maintenue, le circuit de BVP 10A n'est plus verrouillé sur les données d'entrée. De façon similaire, lorsque le cycle des données d'entrée est (34), et lorsqu'il existe une composante de fluctuation cyclique continue de 2 cycles d'horloge, une er- reur de phase de 2 cycles d'horloge reste présente. Avec une telle erreur de phase résiduelle, la plage de capture du circuit de BVP numérique 10A est limitée, ce qui fait que la plage dans laquelle on peut utiliser le cir- cuit de BVP est également restreinte. Dans le mode de réalisation suivant, un circuit de correction de composante continue est prévu pour supprimer l'erreur de phase résiduelle mentionnée ci-dessus, de façon que le circuit de BVP de l'invention puisse traiter de façon suffisamment satisfaisante le problème de la composante de fluctuation cyclique continue des données d'entrée. La figure 11 représente un second mode de réalisa- tion de l'invention, dans lequel est ajouté le circuit de correcuion de composante continue. Sur la figure 11, tous les éléments qui correspondent à ceux de la figure 5 sont dé- signés par les mêmes références, et il n'est donc pas néces- saire de les décrire en détail. Sur la figure 11, la référence numérique 20 désigne de façon générale un circuit de correction de composante con- tinue qui comprend un circuit de détection de composante con- tinue 21 et un compteur de correction de composante continue 22. Les données d'entrée Equi proviennent de la borne d'en- trée IN et le signal de sortie D du filtre passe-bas numéri- que 12 sont respectivement appliqués aux bornes d'entrée 21a et 21b du circuit de détection de composante continue 21. Une paire de signaux de sortie et du circuit de détection de composante continue 21 sont appliqués au compteur de correc- tion de composante continue 22. Le signal de sortie de ce compteur de correction de composante continue 22 est appliqué à un additionneur 17, et il est ainsi additionné au signal de sortie du filtre passe-bas numérique 12. La figure 12 représente de façon plus détaillée la structure du circuit de correction de composante continue 20. En considérant la figure 12, on note que des données d'entrée et un signal d'erreur de phase provenant des bornes 21a et 21b sont respectivement appliqués à un compteur à 3 bits 23 et à un circuit de détermination de polarité d'erreur de pha- se 24. Une paire de signaux de sortie du circuit de détermrina- tion de polarité d'erreur de phase 24 sont respectivement ap- -pliqués à une borne de sens croissant U et une borne de sens décroissant D d'un compteur réversible 25, tandis que le si- gnal de sortie du compteur à 3 bits 23 est appliqué à la borne de remise à zéro CLR du compteur réversible 25. Le signal de sortie du compteur réversible 25 est appliqué à un circuit de détermination de valeur 26, et une paire de signaux de sortie du circuit de détermination de valeur 26 sont respectivement appliqués par des portes ET 27U et 27D au compteur de correc- tion de composante continue 22. Le signal de sortie du comp- teur de correction de composante continue 22 est appliqué à l'additionneur 17 (voir la figure 11), et à un limiteur de niveaux supérieur et inférieur 28. Le signal de sortie du li- miteur 28 est appliqué à la fois aux portes ET 27U et 27D. On va maintenant décrire le fonctionnement du cir- cuit de correction de composante continue 20 qui est repré- senté sur la figure 12. Lorsque des données d'entrée qui sont représentées sur la figure 13A, sont appliquées au compteur à 3 bits 23, à partir de la borne d'entrée 21a, ce compteur produit une impulsion de remise à zéro représentée sur la figure 13B, toutes les huit données d'entrée. Sous l'effet de cette impulsion de remise à zéro , le compteur réversible 25 ramène son compte à la valeur "0", comme repré- senté sur la figure 6E. Lorsque les données d'entrée ne présentent aucune composante de fluctuation cyclique continue, la polarité du signal de sortie du circuit comparateur de phase' 11 (voir la figure 11) alterne entre les polarités positive et négative avec moins de fluctuation, comme le montre la figure 13C. Ce signal de sortie du circuit comparateur de phase 11 est appli- qué au circuit de détermination de polarité d'erreur de phase 24, par l'intermédiaire du filtre passe-bas numérique 12 (voir la figure 11) et de la borne d'entrée 21b. Ensuite, sous la dépendance de la polarité positive ou négative de l'erreur de phase, un signal de sens croissant UP et un signal de sens décroissant DN ou D, représentés sur la figure 13D, sont respectivement appliqués par le circuit de détermination 24 aux bornes d'entrée U et D du compteur réversible 25. De ce fait, le rang de division du compteur 25 est augmenté et di- minué de façon répétée, comme le montre la figure 13E. Le rang de division du compteur réversible 25 est comparé avec une valeur prédéterminée, et sa valeur est déter- minée par le circuit de détermination de valeur 26, immédiate- ment avant l'impulsion de remise à zéro suivante, comme le montre la figure 10E. Dans ce mode de réalisation, lorsque le signal d'en- trée est supérieur à (5), le circuit de détermination de va- leur 26 produit une impulsion sur sa borne de sortie 26a, tan- dis que lorsque le signal d'entrée est inférieur à (-5), le circuit de détermination de valeur 26 produit une impulsion sur son autre borne de sortie 26b. Dans le cas de la figure 13, du fait que le rang de division (4) du compteur réversible est appliqué au circuit de détermination de valeur 26, comme le montre la figure 13F, ce circuit de détermination de valeur 26 ne produit aucune impulsion sur ses bornes de sortie 26a et 26b. Ainsi, comme le montre la figure 13G, le rang de division du compteur de correction de composante continue 22, c'est-à-dire le signal de sortie du circuit de correction de composante continue 20, reste égal à (0). Lorsque les données d'entrée présentent une com- posante de fluctuation cyclique continue, la polarité du si- gnal de sortie du circuit de comparateur de phase numérique 11 (voir la figure 1) tend vers le côté positif, comme le montre par exemple la figure 14C. Ce signal d'erreur de phase déplacé est appliqué au circuit de détermination de pola- rité d'erreur de phase 24 à partir de la borne 21b, et le circuit 24 produit continuellement le signal de sens crois- sant UP, comme le montre le signal de sortie qui est repré- senté sur la figure 14D. Par conséquent, comme le montre la figure 14E, le rang de division Ddu compteur réversible 25 est augmenté progressivement et il atteint (7.) juste avant l'impulsion de remise à zéro suivante. Le circuit de détermination de valeur 26 reçoit le rang de division (7) du compteur réversible 25, et il produit une impulsion sur sa borne de sortie 26A, comme le montre la figure 14F. Cette impulsion de sortie est appliquée par la porte ET 27U à la borne de sens croissant U du compteur de correction de composante continue 22, ce qui a pour effet d'incrémenter de (O) à (1) la valeur de comptage du compteur de correction de composante continue 22, comme le montre la figure 14G. Le circuit additionneur 17 qui est représenté sur la figure 11 additionne la valeur corrigée (1) du compteur 22 et l'erreur de phase résiduelle du filtre passe-bas numérique 12, tandis que l'additionneur 16 additionne la valeur addi- tionnée précitée et la valeur de division de fréquence cor- respondant à la fréquence centrale (no), pour corriger ainsi le rapport de division de fréquence du compteur 13 (voir la figure 11). Le limiteur de niveaux supérieur et inférieur 28 de la figure 12 est conçu de façon à empêcher un fonctionne- ment incontrôlé du circuit de correction de composante con- tinue 20. Ainsi, lorsque la valeur de comptage du compteur de correction de composante continue varie par exemple au-delà de (+3), le limiteur 28 applique un signal de sortie dé niveau bas à la porte ET 27U, tandis que lorsque la valeur de comp- tage varie par exemple au-delà de (-3), le limiteur 28 appli- que un signal de sortie de niveau bas à l'autre porte ET 27D, de façon que la valeur du compteur de correction de composante continue 22 soit commandée pour être comprise dans une plage prédéterminée. Lorsque le circuit de BVP numérique 1OA de ce mode de réalisation reçoit des données d'entrée ayant une compo- sante de fluctuation cyclique continue d'un cycle d'horloge, comme le montre la figure 15A, ce circuit continue à présen- ter une erreur de phase d'un cycle d'horloge, jusqu'à ce que le circuit de correction de composante continue 20 produise le signal de sortie de correction, comme représenté sur la figure 10. Lorsque le circuit de correction de composante con- tinue 20 produit la valeur de correction (1), comme décrit ci-dessus, dans le cycle de mesure initial, cette valeur de correction (1) est additionnée à la valeur d'erreur de phase (1), comme le montre la figure 15C. Par conséquent, dans le premier cycle de correction, comme représenté sur la figure D, le rapport de division de fréquence du compteur 13 (voir la figure 11) devient 16 + 1 + 1 = 18, ce qui fait que, comme le montrent les figures 15A et 15B, dans le second cycle de mesure, l'erreur de phase entre les données d'entrée A et l'impulsion de l'oscillateur commandé par tension devient (0). A ce moment, comme le montre la figure 15C, le circuit de correction de composante continue 20 maintient la valeur de correction (1), ce qui fait que, comme le montre la figure 15D, le rapport de division de fréquence du compteur 13 dans le second cycle de correction devient 16 + 1 = 17. De plus, dans le troisième cycle de mesure, comme le montrent les fi- gures 15A et 15B, l'erreur de phase entre les données d'entrée Get l'impulsion Ode l'oscillateur commandé par tension de- vient égale à (0). Une opération similaire est effectuée ensuite de façon répétée, grâce à quoi le circuit de BVP numérique 10A qui est représenté sur la figure 11 est verrouillé sur des données d'entrée présentant une composante de fluctuation cyclique continue, sans aucune erreur résiduelle, ce qui per- met d'agrandir la plage de capture du circuit de BVP numéri- que. On décrira ensuite le second mode de réalisation du circuit de BVP numérique comportant le circuit de correc- tion de composante continue conforme à l'invention. La figure 16 représente de façon générale un format d'enregistrement pour une disquette. Comme le montre la figu- re 16, ce format d'enregistrement comporte une zone de syn- chronisation avant la zone de données de chaque secteur, de façon qu'un circuit de BVP numérique du côté de la reproduc- tion puisse être synchronisé aisément avec des données repro- duites à partir de la disquette. A titre d'exemple, des don- nées correspondant à une configuration de bits prédéterminée (101010... 10), d'une longueur de 12 octets soit 96 bits, sont enregistrées dans cette zone de synchronisation. Le se- - cond mode de réalisation de l'invention utilise effectivement des données enregistrées dans la zone de synchronisation pré- citée. La figure 17 représente la configuration globale du second mode de réalisation. Sur la figure 17, les éléments qui correspondent à ceux de la figure 5 sont désignés par les mêmes références, et il n'est donc pas nécessaire de les dé- crire en détail. Comme le montre la figure 17, le circuit de BVP numérique 10A comprend un circuit de correction de composante continue 200, qui comporte un circuit de détection de zone de synchronisation 121 et un circuit de mémorisation de compo- sante continue 122. Le circuit de détection de zone de syn- chronisation 121 reçoit respectivement sur ses bornes d'entrée 121a et 121b des données d'entrée qui proviennent de la borne d'entrée IN, et le signal de fenêtre qui provient du compteur 13. Le signal de sortie du filtre passe-bas numérique 12 est appliqué au circuit de mémorisation de composante continue 122, et le signal de sortie détecté du circuit de détection de zone de synchronisation 121 est appliqué au circuit de mé- morisation de composante continue 122 en tant que signal de mémorisation. Le signal de sortie mémorisé du circuit de mé- morisation de composante continue 122 est appliqué à l'addi- tionneur 17, et est ainsi additionné au signal de sortie du filtre passe-bas numérique 12. On décrira de façon plus complète la structure du circuit de correction de composante continue 200, en se réfé- rant au schéma synoptique représenté sur la figure 18. En considérant la figure 18, on note que des données d'entrée sur la borne d'entrée 121a et le signal de fenêtre sur la borne d'entrée 121b sont appliqués à un circuit de reproduc- tion de données 123, et le signal de sortie du circuit de reproduction de données 123 est appliqué à un registre à dé- calage à 16 bits 124. Le signal de fenêtre qui provient de la borne 121b est appliqué en tant que signal d'horloge au registre à décalage 124. Le signal de sortie du registre à dé- calage 124 est appliqué à un circuitdedétectionde configuratisn de synchronisatin 125, et le signal de sortie du circuit de détection de configuration de synchronisation 125 est appliqué au circuit de mémorisation de composante continue 122, en tant que signal de mémorisation. Dans ce cas, le circuit de reproduction de données 123 peut remplir la fonction du circuit séparateur de données mentionné précédemment. On va maintenant décrire le fonctionnement du cir- cuit de correction de composante continue 200 de la figure 18. Lorsque le circuit de BVP numérique 1OA est ver- rouillé sur la configuration de synchronisation comme décrit ci-dessus, la relation de phase entre les données d'entrée et le premier signal de sortie du compteur 13 (voir la figure 17), c'est-à-dire l'impulsion d'oscillateur commandé par tension, devient constante, comme le montrent les figures 19A et 19B. Lorsque le compteur 13 applique au circuit de re- production de données 123 l'impulsion de fenêtre qui est re- présentée sur la figure 19C, par l'intermédiaire de la borne d'entrée 121b, en réponse à la configuration àe synchronisa- tion modulée en MFM, telle que la configuration 1010... re- présentée sur la figure 19A, le circuit de reproduction de données 123 produit des données reproduites, 1010..., comme le montre la figure 19D. Ces données reproduites sont appli- quées au circuit de détection de configuration de synchronisa- tion 125, par l'intermédiaire du registre à décalage à 16 bits 124. A l'instant auquel le circuit de détection 125 détecte la configuration de synchronisation à 16 bits telle que 10 10 10 5... 10, le circuit de détection de configuration de synchroni- sation 125 applique directement un signal de verrouillage, re- présenté sur la figure 19E, au circuit de mémorisation de com- posante continue 122, ce qui a pour effet de mémoriser l'er- reur de phase à- cet instant. Lorsque des données de configuration de synchronisa- tion, représentées sur la figure 20A, sont appliquées au cir- cuit de BVP numérique 10A qui est représenté sur la figure 17, la valeur de l'erreur de phase fluctue du côté positif ou du côté négatif comme le montre la figure 20B (-7 ou une valeur similaire sur la figure représente un nombre négatif), jus- qu'à ce que le circuit de BVP numérique 10A se verrouille sur les données d'entrée. A l'achèvement de l'opération de verrouillage du circuit de BVP numérique 10A sur les données d'entrée, l'er- reur de phase devient une valeur constante, comme décrit pré- cédemment. Lorsque les données d'entrée contiennent une com- posante de fluctuation cyclique continue, comme représenté sur la figure 20B, une erreur de phase, par exemple égale à (1) reste présente. Lorsque le circuit de détection de zone de synchronisation 21 détecte la zone de synchronisation, comme décrit ci-dessus, dans ce mode de réalisation l'erreur de phase (1) est considérée comme une composante de fluctua- tion cyclique continue des données d'entrée. Cette composante continue est mémorisée dans le circuit de mémorisation de composante continue 122, sous l'action du signal de mémorisa- tion qui est représenté sur la figure 20C. Ensuite, comme le montre la figure 20D, le signal de sortie du circuit de mémorisation de composante continue 122 est augmenté de (0) à (1). Le circuit d'addition 17 additionne la valeur cor- rigée (1) du circuit de mémorisation 122 et l'erreur de phase résiduelle qui provient du filtre passe-bas numérique 12, tandis que l'additionneur 16 additionne la valeur additionnée et la valeur de division de fréquence correspondant à la fré- quence centrale (n0), pour corriger ainsi le rapport de divi- sion de fréquence du compteur 13. Lorsque le circuit de BVP numérique 10A du mode de réalisation qui est représenté sur la figure 17 reçoit les données d'entrée ayant la composante de fluctuation cyclique continue d'un cycle d'horloge qui est représentée sur la fi- gure 15A, ce circuit continue à présenter l'erreur de phase d'un cycle d'horloge, jusqu'à ce que le circuit de correction de composante continue 200 produise le signal de sortie corri- gé. Lorsque le circuit de correction de composante con- tinue 200 produit la valeur corrigée (1) comme décrit ci- dessus, dans le premier cycle de mesure, cette valeur corrigée est additionnée à la valeur d'erreur de phase (1), comme le montre la figure 15C. Ainsi, dans le premier cycle de correc- tion, comme le montre la figure 15D, la valeur de division de fréquence du compteur 13 devient 16 + 1 + 1 = 18, ce qui fait que, comme le montrent les figures 15A et 15B, dans le second cycle de mesure, l'erreur de phase entre les données d'entrée et l'impulsion d'oscillateur commandé par tension devient égale à zéro. A ce moment, comme le montre la figure 15C, la valeur corrigée (1) du circuit de correction de composante continue 200 est maintenue de façon que, comme le montre la figure 15D, la valeur de division de fréquence du compteur 13 dans le second cycle de correction devienne 16 + 1 = 17. De plus, dans le troisième cycle de mesure, l'erreur de phase entre les données d'entrée et l'impulsion d'oscillateur com- mandé par tension devient égale à zéro, comme le montrent les figures 15A et 15B. Une opération similaire est ensuite effectuée de façon répétée. Il en résulte que le circuit de BVP numérique A représenté sur la figure 17 peut être verrouillé sur les données d'entrée présentant une composante de fluctuation cyclique continue, sans aucune erreur de phase résiduelle, ce qui permet d'élargir la plage de capture de ce circuit. En considérant maintenant les figures 21 à 23, on va expliquer un autre mode de réalisation du circuit de BVP numérique conforme à l'invention. Dans ce mode de réalisa- tion, le circuit de BVP numérique est conçu de façon à ne pas suivre une composante de fluctuation de fréquence ayant une fréquence élevée, comme un déplacement de crête ou un phénomène similaire. La figure 21 représente une configura- tion de circuit d'ensemble de ce mode de réalisation. Sur la figure 21, les éléments qui correspondent à ceux de la figu- re 5 sont désignés par les mêmes références, et on ne repe- tera donc pas l'explication concernant ces éléments. En considérant la figure 21, on voit le circuit de BVP numérique 10A de ce mode de réalisation. Dans le circuit de BVP numérique 10A, un circuit de conversion non linéaire, comprenant une mémoire morte 30, est incorporé entre le fil- tre passe-bas numérique 12 et une borne d'entrée de la porte ET 15, et le signal de sortie du circuit de conversion non linéaire 30 est appliqué au compteur 13 par l'intermédiaire de la porte ET 15 et de l'additionneur 16. L'additionneur 16 reçoit également la valeur de division de fréquence no0 (=16) de la fréquence centrale, grâce à laquelle le signal de sor- tie du compteur 13 devient une fréquence centrale en l'ab- sence de données d'entrée. Les autres éléments sont similai- res à ceux de la figure 5. On va maintenant décrire le fonctionnement de ce modede réalisation. La caractéristique entrée-sortie du cir- cuit de conversion non linéaire 30 est déterminée de façon que le signal de sortie devienne (0) lorsque le signal d'en- trée est compris dans une plage de (-1) à (+1), comme le montre par exemple une ligne continue sur la figure 22. De façon similaire à l'exemple précité de l'art antérieur qui est représenté sur la figure 4, des données d'entrée présentant une composante de fluctuation de fréquen- ce élevée du fait du déplacement de crête, qui sont représen- tées sur la figure 23A, sont appliquées à la borne d'entrée IN, et le signal de sortie du circuit de comparateur de phase numérique 11, qui change en prenant les valeurs (0), (-5), (0) et (+5), est appliqué au filtre passe-bas numérique 12. Lorsque l'erreur de phase de (+5) qui est due à l'erreur de mesure est appliquée au filtre passe-bas numérique 12, comme représenté sur la figure 23D, une valeur (1) apparaît à la sortie du filtre passe-bas numérique 12. Ce signal de sortie (+1) est appliqué au circuit de conversion non linéaire 30. Dans ce mode de réalisation, on peut négliger les opérations du circuit de génération d'impulsions de correction 14 et de la porte ET 15. Du fait que le circuit de conversion non li- néaire 30 présente la caractéristique entrée-sortie qui est représentée par la ligne continue sur la figure 22, comme indiqué précédemment, pour les données d'entrée (+1), le signal de sortie du circuit de conversion non linéaire 30 devient (0), comme le montre la figure 23E. Par conséquent, comme le montre la figure 23F, le signal de sortie de l'ad- ditionneur 16 devient la valeur de division de fréquence cor- respondant à la fréquence centrale (n0), qui définit le rang de division du compteur 13. Conformément à une caractéristique de ce mode de réalisation représenté sur la figure 21, l'erreur de mesure du filtre passe-bas numérique 12 peut être absorbée et éli- minée par le circuit de conversion non linéaire 30. Par con- séquent, on peut éviter que le circuit de BVP numérique 10A ne fluctue de façon incontrôlée, et on peut améliorer la sta- bilité de ce circuit. Lorsque les données d'entrée et l'horloge du cir- cuit séparateur de données ne sont pas mutuellement syn- chronisées, du fait de l'erreur de quantification qui se pro- duit lorsque le circuit de comparateur de phase numérique échantillonne les données d'entrée avec l'horloge de réfé- rence, le signal de sortie du filtre passe-bas numérique ne devient pas (O), bien qu'il n'existe pas de différence de phase entre les données d'entrée et le signal de sortie du circuit de BVP. Dans ce cas également, l'utilisation du cir- cuit de conversion non linéaire permet d'absorber et d'élimi- ner l'erreur de quantification, ce qui permet d'améliorer la caractéristique de suivi du circuit de BVP de l'invention. En outre, en fixant la caractéristique du circuit de conversion non linéaire de la manière représentée par la ligne en trait mixte sur la figure 22, il est possible de décaler le signal de sortie comprenant la zone morte. * Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et repré- sentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de boucle de verrouillage de phase nunié- rique, caractérisé en ce qu'il comprend: (a) une source de signal numérique d'entrée destinée à produire un signal num6- rique présentant des impulsions qui apparaissent à un multi- ple entier d'une période unitaire; (b) un compteur (13) des- tiné à compter le nombre d'impulsions d'une horloge de réfé- rence; (c) un comparateur de phase numérique (11) destiné à comparer les phases du signal numérique d'entrée et du signal de sortie du compteur (13); (d) un filtre passe-bas numérique (12) qui reçoit le signal de sortie du comparateur de phase numérique (11); (e) des moyens de génération de signal de commande de correction (14) destinés à produire un signal de commande de correction qui apparaît au cours d'une période unitaire faisant suite à une période unitaire pendanz laquel- le apparaiît l'impulsion du signal numérique d'entrée; et (f) des moyens de commande (15,.16) qui réagissent au signal de commande de correction en appliquant au compteur (13) le si- gnal de sortie du filtre passe-bas numérique (12), pour com- mander le rapport de division du compteur (13) uniquement pendant la période unitaire au cours de laquelle le signal de commande de correction est obtenu. 2. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 1, caractérisé en ce que le si- gnal d'entrée numérique est un signal en modulation de fré- quence modifiée, et les impulsions apparaissent à des inter- valles de 2, 3 ou 4 fois la période unitaire, cette période unitaire étant égale à la moitié de la période de données de la source. 3. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 1, caractérisé ef ce que les moyens de commande comprennent une porte ET (15) qui reçoit le signal de commande de correction et le signal de sortie du filtre passe-bas numérique (12)., 4. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 3, caractérisé en ce que les moyens de commande comprennent en outre un additionneur (16) destiné à additionner le signal de sortie de la porte ET (15) et un nombre prédéterminé, et le signal de sortie de cet ad- ditionneur (16) est appliqué au compteur (13). 5. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 1, caractérisé en ce que les moyens de génération de signal de commande de correction (14) sont commandés par le signal numérique d'entrée, le signal de sortie du compteur (13) et l'horloge de référence. 6. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 5, caractérisé en ce que les moyens de génération de signal de commande de correction (14) comprennent une première bascule de type D (143) ayant une borne d'entrée de données qui reçoit le signal de sortie du compteur (13), une borne d'entrée d'horloge qui reçoit l'hcr- loge de référence et au moins une borne de sortie sur laquel- le est obtenu un premier signal de sortie; une première bas- cule de type RS (141) ayant une borne d'instauration à la- quelle est appliqué le signal d'entrée numérique, une borne de restauration à laquelle est appliqué le premier signal de sortie, et au moins une borne de sortie sur laquelle est obtenu un second signal de sortie; et une seconde bascule de type D (142) ayant une borne d'entrée de données à laquelle est appliqué le second signal de sortie, une borne d'horloge à laquelle est appliqué le signal de sortie du compteur (13), et au moins une borne de sortie sur laquelle est obtenu le signal de commande de correction. 7. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 1, caractérisé en ce qu'il com- prend en outre un circuit de correction de composante conti- nue (20) qui reçoit le signal de sortie du filtre passe-bas numérique (12) et qui produit un signal de correction de com- posante continue qui est combiné avec le signal de sortie du filtre passe-bas numérique (12). 2615,677 8. Circuit de boucle de verrouillage de phase numé- rique selon la revendication 7, caractérisé en ce que le cir- cuit de correction de composante continue (20) comprend de. moyens de détection de composante continue (21) qui sont des- tinés à détecter la composante continue du signal de sortie du filtre passe-bas numérique (12), et un compteur de correc- tion de composante continue (20) qui reçoit le signal de sor- tie des moyens de détection de composante continue (21) et qui produit le signal de correction de composante continue. 9. Circuit de boucle de verrouillage de phase nuar- rique selon la revendication 8, caractérisé en ce que les moyens de détection de composante continue (21) comprennent des moyens de détection de polarité (24) destinés à détecter la polarité du signal de sortie du filtre passe-bas numérique (12), et un premier compteur (25) qui est commandé par le - signal de sortie des moyens de détection de polarité (24), et le compteur de correction de composante continue comprend un comparateur (26) destiné à comparer le signal de sortie du premier compteur (25) et une valeur prédéterminée, et un se- cond compteur (22) qui est commandé par le signal de sortie du comparateur (26) et qui produit le signal de correction de composante continue. 10. Circuit de boucle de verrouillage de phase nume- rique selon la revendication 7, caractérisé en ce que le cir- cuit de correction de composante continue (20) comprend un circuit de mémorisation numérique (122) qui est destiné à mé- moriser le signal de sortie du filtre passe-bas numérique (12), et des moyens de génération d'impulsion dé mémorisation (121) qui sont destinés à produire une impulsion de mémorisa- tion appliquée au circuit de mémorisation numérique (122). 11. Circuit de boucle de verrouiilage de phase numé- rique selon la revendication 10, caractérisé en ce que les moyens de génération d'impulsion de mémorisation (121) com- prennent des moyens de détection de configuration de synchro- nisation qui sont destines à détecter une configuration de synchronisation du signal numérique d'entrée, et à produire l'impulsion de mémorisation. 12. Circuit de boucle de verrouillage de phase nun.-- rique selon la revendication 1, caractérisé en ce que le - tre passe-bas numérique (12) comprend des moyens de conversion non linéaire (30) qui sont destinés à convertir d'une manière non linéaire le signal de sortie du filtre passe-bas numérique (12), de façon que le signal de sortie du filtre passe-bas nu- mérique (12) soit fixé à un niveau de référence lorsqu'il est inférieur à un niveau prédéterminé. 13. Circuit de boucle de verrouillage de phase nuzt- rique selon la revendication 12, caractérisé en ce que les moyens de conversion non linéaire comprennent une mémoire mor- te (30).