FR 2613889 A1 19881014 FR 8704855 A 19870407 ETAGE DE COMMANDE D'UN INTERRUPTEUR STATIQUE DE PUISSANCE A BLOCAGE COMMANDABLE. La présente invention concerne un étage de commande d'un interrupteur statique de puissance pour courant alternatif ou courant continu, ledit interrupteur statique étant du type à blocage commandable, c'est-à-dire apte à interrompre le courant qui le traverse, soit en réponse à une commande volontaire, soit en réponse à une surintensité, et présentant une configuration générale à quatre électrodes qui nécessite deux commandes. Parmi les configurations connues d'interrupteur statique de puissance nécessitant deux commandes, l'invention vise essentiellement celle qui comporte, d'une part, un montage série formé d'un composant haute tension commandé en courant et d'un composant basse tension commandé en tension et, d'autre part, un composant haute tension commandé en tension pour commander l'électrode de commande dudit composant commandé en courant, la commutation de l'interrupteur s'effectuant en réponse à deux signaux de commande respectivement applicables aux deux électrodes de commande des deux composants commandés en tension. Le composant commandé en courant peut être un thyristor GTO (gate turn-off), un transistor bipolaire ou une association de transistors bipolaires montés en "Darlington", tandis que chacun des deux composants commandés en tension peut être notamment un transistor à effet de champ du type MOS ou SIT, ou un semi-conducteur du type MOS-bipolaire à réaction, connu sous la dénomination commerciale IGT, COMFET ou GEMFET. Avec de tels semi-conducteurs, le montage série précité allie avantageusement la rapidité de commutation du composant basse tension commandé en tension et la tenue en haute tension et fort courant du composant commandé en courant ; de plus, chacun des deux composants commandés en tension du genre mentionné précédemment ne demande que très peu d'énergie de commande. De manière générale, l'interrupteur statique de puissance à blocage commandable visé par l'invention peut se définir comme possédant deux électrodes de puissance et deux électrodes de commande, comportant : i) un montage série formé d'un composant haute tension du type commandé en courant et d'un composant basse tension du type commandé en tension, ces composants connectés en série définissant un chemin de passage du courant entre les électrodes de puissance de l'interrupteur, le composant commandé en tension présentant une électrode de commande qui constitue l'une des électrodes de commande de l'interrupteur et le composant commandé en courant présentant une électrode de commande qui est commandée par un composant haute tension du type commandé en tension, lequel est relié à l'une des électrodes de puissance de l'interrupteur et présente une électrode de commande qui constitue l'autre électrode de commande de l'interrupteur, ii) un organe écrêteur de tension disposé entre l'électrode de commande du composant commandé en courant et l'autre électrode de puissance de l'interrupteur, et étant apte à présenter une position fermée correspondant à un état de conduction des deux composants commandés en tension pour un fonctionnement normal, ou une position ouverte correspondant à un état de blocage du composant haute tension commandé en tension ou des deux composants commandés en tension pour un fonctionnement normal ou en présence d'une sur intensité traversant le montage série. Par ailleurs, dans le cadre d'un interrupteur statique blocable possédant une seule électrode de commande, il est connu d'associer audit interrupteur un étage de commande adapté pour commander, d'une part, les commutations de l'interrupteur en réponse à une commande volontaire en service normal, ledit étage de commande délivrant à cet effet un signal de commande composé d'ordres de fermeture et d'ouverture et, d'autre part, la commutation de l'interrupteur en réponse à une sur intensité -courant de surcharge ou de court-circuit- détectée dans le chemin principal de courant de l'interrupteur. La présente invention a pour but de réaliser un étage de commande associé à un interrupteur statique de puissance du type défini précédemment, c'est-à-dire possédant deux électrodes de commande, qui remplit les fonctions de commande sus-évoquées tant en courant alternatif qu'en courant continu, avec de faibles pertes énergétiques. A cet effet, selon l'invention, un étage de commande de l'interrupteur statique considéré, du type comportant un circuit d'entrée comprenant des moyens pour engendrer un signal logique de commande composé d'ordres de fermeture et d'ouverture, et un circuit de détection de sur intensité relié au montage série de l'interrupteur et adapté pour délivrer un signal logique de détection, est caractérisé en ce qu'il comporte également - un premier circuit de commande agencé pour recevoir, d'une part, le signal de commande issu du circuit d'entrée et, d'autre part, le signal de détection issu du circuit de détection, et adapté pour délivrer à l'électrode de commande du composant basse tension commandé en tension un premier signal logique de polarisation à deux niveaux, l'un, dit niveau haut correspondant à la conduction dudit composant, apparaissant sur un ordre de fermeture et étant maintenu transitoirement sur un ordre d'ouverture lors d'un fonctionnement normal en courant alternatif, l'autre, dit niveau bas correspondant au blocage dudit composant et apparaissant, soit sur un ordre d'ouverture lors d'un fonctionnement normal en courant continu, soit en présence d'une sur intensité, - un second circuit de commande agencé pour recevoir, d'une part, le signal de commande issu du circuit d'entrée et, d'autre part, le premier signal de polarisation issu du premier circuit de commande via une liaison de réaction, et adapté pour délivrer à l'électrode de commande du composant haute tension commandé en tension un second signal logique de polarisation à deux niveaux, l'un, dit niveau haut correspondant à la conduction dudit composant et apparaissant sur un ordre de fermeture, l'autre, dit niveau bas correspondant au blocage dudit composant et apparaissant, soit sur un ordre d'ouverture lors d'un fonctionnement normal en courant alternatif ou en courant continu, soit en présence d'une surintensité. Par cet agencement particulier des deux circuits de commande et du circuit de détection, il en résulte un parfait séquencement dans les apparitions des états respectifs des deux composants commandés en tension, aussi bien au cours d'une commande volontaire en service normal qu'au cours d'une détection de sur intensité. Suivant une autre caractéristique de l'invention, une contre-réaction est prévue sur le premier circuit de commande pour verrouiller le niveau bas du premier signal de polarisation issu dudit premier circuit de commande lors de son apparition, soit sur un ordre d'ouverture, soit en présence d'une sur intensité ; ce verrouillage permet d'empêcher toute remise en conduction intempestive du composant basse tension commandé en tension due à d'éventuels parasites. D'autres caractéristiques et avantages de l'invention apparaîtront mieux dans la description détaillée qui suit et se réfère aux dessins annexés donnés uniquement à titre d'exemple et dans lesquels La figure 1 représente un schéma bloc de l'étage de commande conforme à l'invention, associé à un inter rupteur statique à semi-conducteurs dont la configu ration est illustrée sous une forme générale La figure 2 représente un schéma électronique partiel de l'étage de commande de la figure 1, associé à un exemple de réalisation de l'interrupteur statique selon la figure 1 ; et La figure 3 représente une variante de l'interrupteur statique de la figure 2, dans laquelle la détection de surintensité est effectuée à l'aide d'un transistor à effet de champ MOS monté en miroir de courant. Sur la figure 1, on a représenté en 1 la configuration générale d'un interrupteur statique de puissance à semiconducteurs à blocage commandable, pour courant alternatif ou courant continu, auquel est associé un étage de commande 2 conforme à l'invention qui est adapté à cet interrupteur pour en commander les commutations, soit en réponse à une commande volontaire en service normal, soit en réponse à une sur intensité détectée dans le chemin principal de courant de l'interrupteur. L'interrupteur statique 1 visé par l'invention est un interrupteur à quatre électrodes la, lb, lc, ld qui nécessite deux commandes, et sa configuration générale est basée sur la combinaison de trois composants semi-conducteurs SC, SC1, SC2 : le composant SC est un composant haute tension du type commandé en courant, tandis que les composants SC1, SC2 sont des composants, respectivement basse tension et haute tension, du type commandé en tension ; les deux composants SC, SC1 sont connectés en série entre les deux électrodes de puissance la, lb de l'interrupteur et définissent le chemin principal de courant dudit interrupteur, tandis que le composant SC2 est agencé de façon classique pour commander en courant le composant SC. Les deux composants commandés en tension SC1, SC2 présentent chacun une électrode de commande, respectivement lc, ld, dont la polarisation détermine les états du composant correspondant. Chacun de ces deux composants SC1, SC2 peut présenter deux états : un état de conduction pour une polarisation déterminée de son électrode de commande, par exemple positive, et un état de blocage pour une polarisation différente, par exemple nulle. A partir des états respectifs de conduction et de blocage des deux composants SC1, SC2, l'interrupteur 1 considéré peut donc présenter deux positions : une position fermée correspondant à une conduction, en premier lieu, du composant SC1, et en second lieu, du composant SC2 lequel commande la mise en conduction du composant SC, et une position ouverte correspondant, en mode continu ou en surcharge, à un blocage quasiment simultané du composant SC1 et du composant SC2, entraînant le blocage du composant SC avec un courant négatif qui passe par un organe écrêter de tension constitué par exemple par une diode silicium à avalanche contrôlée Z, visible à la figure 1. A titre illustratif et non limitatif, on a représenté sur la figure 2 un exemple de la configuration générale de l'interrupteur statique 1 décrit précédemment, dans le cadre d'un montage série composé d'un thyristor GTO 4 et d'un transistor à effet de champ MOS basse tension 5, dont les chemins respectifs anode-cathode et drain-source sont en série. Comme le montre le figure 2, la gâchette du thyristor GTO 4 est commandée par un transistor à effet de champ MOS haute tension 6 dont le drain est relié à l'électrode de puissance la de l'interrupteur 1 ; les deux grilles G1, G2 des transistors à effet de champ MOS 5, 6 constituent respectivement les deux électrodes de commande lc, ld dudit interrupteur. La diode à avalanche contrôlée Z, aux bornes de laquelle est connecté un condensateur C', est disposée entre la source du transistor à effet de champ MOS 5 et un point 8 intermédiaire entre la source du transistor à effet de champ MOS 6 et la gâchette du thyristor GTO 4. Comme le montre la figure 2, l'interrupteur statique 1 considéré comporte également, entre son électrode de puissance la et l'anode du thyristor GTO 4, un montage parallèle d'une inductance L d'aide à la commutation à l'ouverture et d'une diode de roue libre D'. De façon connue, un circuit constitué d'un condensateur C placé en série avec un montage parallèle d'une résistance R et d'une diode D (circuit RCD ou "snubber") est disposé en parallèle au montage série GTO-MOS en étant connecté aux deux électrodes de puissance la, lb de l'interrupteur, de manière à protéger le montage série GTO-MOS contre les gradients de tension en sens direct consécutifs aux ouvertures. En se reportant à la figure 1, l'étage de commande 2 de l'interrupteur statique 1 pour courant alternatif ou courant continu selon l'invention comporte un circuit d'entrée 10 adapté pour délivrer, à partir d'une commande externe E, un signal logique de commande SC à deux niveaux, l'un (par exemple d'état logique 1) correspondant à un ordre de fermeture, l'autre (par exemple d'état logique 0) correspondant à un ordre d'ouverture. L'étage 2 comprend également deux circuits de commande 12, 13 qui sont chacun connectés entre le circuit d'entrée 10 et l'une des deux électrodes de commande de l'interrupteur, respectivement lc, ld, et qui sont chacun destinés à appliquer à l'électrode de commande un signal logique de polarisation, respectivement Spl, Sp2, présentant deux niveaux, l'un, dit niveau haut (par exemple d'état logique 1) correspondant à l'état de conduction du composant associé, respec tivement SC1, SC2, l'autre, dit niveau bas (par exemple d'état logique 0) correspondant à l'état de blocage de ces mêmes composants. Un circuit de détection de surintensité 14, du type à seuil, est par ailleurs connecté sur le chemin principal de courant de l'interrupteur 1, entre les deux composants SC et SC1, et est adapté pour fournir au circuit de commande 12 un signal logique de détection SD. Sur la figure 1, le circuit de commande 13 présente une entrée supplémentaire destinée à recevoir le signal de polarisation Spl issu du circuit de commande 12 via une liaison de réaction 15, de manière à ce que, d'une part, l'état de conduction du composant 5C1 apparaisse avant celui du composant SC2 et, d'autre part, les états de blocage respectifs des composants SC1, SC2 apparaissent presque simultanément lors d'un fonctionnement normal en courant continu ou lors d'une détection de surintensité. Comme le montre la figure 1, le circuit de commande 12 est pourvu d'une liaison de contre-réaction 16 destinée à réaliser un verrouillage du niveau bas du signal de polarisation Spl lors de l'application de celui-ci sur l'électrode de commande lc de l'interrupteur, de manière à empêcher toute remise en conduction intempestive du composant SC1 en présence d'éventuels parasites. En se référant à la figure 2 dans laquelle les mêmes circuits de l'étage de commande sont désignés par les mêmes références qu'à la figure 1, le circuit d'entrée 10 comporte un optocoupleur 19 à phototransistor polarisé par une tension + V et destiné à recevoir des impulsions lumineuses émises à partir de la commande externe E en vue de fermer ou d'ouvrir l'interrupteur 1. L'optocoupleur 19 réalise ainsi l'isolation galvanique de l'étage de commande et il est suivi d'un organe inverseur 20 assurant une mise en forme du signal délivré par son phototransistor. La sortie de cet organe inverseur 20 est reliée à un buffer non inverseur 21 constitué de deux transistors bipolaires agencés de façon classique suivant un montage push-pull, la tension de polarisation étant également + V.Le buffer 21 délivre le signal logique de commande SC présentant deux niveaux, l'un, d'état logique 1, correspondant à un ordre de fermeture, l'autre, d'état logique 0, correspondant à un ordre d'ouverture. Le circuit d'entrée 10 comporte également un monostable 23 qui reçoit le signal de commande SC et qui délivre, en une sortie inversée, une brève impulsion (d'état logique 0) à partir d'un ordre de fermeture (état logique 1 du signal de commande). La durée de cette impulsion est choisie égale au temps mis par le composant SC1 considéré (transistor à effet de champ MOS 5 en relation à la figure 2) pour que la tension à ses bornes, lors de sa mise en conduction, descende en dessous du seuil du circuit de détection de surintensité 14. On va maintenant décrire la structure des deux circuits de commande 12, 13 de la figure 2 en choisissant, d'une part, l'état logique 1 comme niveau que présentent les deux signaux de polarisation Spl, Sp2 pour permettre la conduction des deux transistors à effet de champ MOS 5, 6 et, d'autre part, l'état logique 0 comme niveau que présentent ces deux signaux de polarisation pour permettre le blocage desdits transistors à effet de champ MOS. Le circuit de commande 12 comporte une première unité logique 26, en l'exemple une porte NON-ET, à laquelle sont applicables les signaux suivants - le signal logique de commande SC délivré par le buffer 21 du circuit d'entrée 10 dans le cas d'une utilisation sur réseau continu, ou un signal de niveau haut + V dans le cas d'une utilisation sur réseau alternatif ; un commuta teur illustré schématiquement en 27 sur la figure 2 permet de passer selon le cas du mode continu au mode alternatif, et inversement, - le signal logique de polarisation Spl via la contre réaction 16, - le signal logique de détection SD issu du circuit de détection de surintensité 14. Le circuit de commande 12 comporte également une seconde unité logique 28, en l'exemple une porte ET, à laquelle sont applicables, d'une part, le signal S1 fourni par la porte NON-ET 26 et, d'autre part, le signal S2 délivré par le monostable 23 du circuit d'entrée 10. Le signal de sortie S3 issu de la porte ET 28 est ensuite appliqué à un buffer inverseur 30 constitué de deux transistors à effet de champ MOS agencés de façon classique suivant un montage push-pull, la tension de polarisation étant également + V. Le buffer 30 délivre le signal logique de polarisation Spl qui est appliqué, d'une part, à la grille G1 du transistor à effet de champ MOS 5 et, d'autre part, à l'entrée de la porte NON-ET 26 via la contre-réaction 16. Sur la figure 2, le circuit de commande 13 comporte une unité logique 32, en l'exemple une porte NON-ET, à laquelle sont applicables, d'une part, le signal logique de commande SC délivré par le buffer 21 du circuit d'entrée 10 et, d'autre part, le signal logique de polarisation Spl issu du circuit de commande 12 via la liaison de réaction 15. La porte NON-ET 32 est adaptée pour se prémunir contre d'éventuels parasites et délivre un signal S4 qui est appliqué à un buffer inverseur 34 identique au buffer 30 du circuit de commande 12. Le buffer 34 délivre le signal logique de polarisation Sp2 qui est appliqué à la grille G2 du transistor à effet de champ MOS 6, comme visible à la figure 2. Le circuit de détection de surintensité 14, figure 2, est adapté pour surveiller la tension VDS du transistor à effet de champ MOS 5 et comporte un écrêteur de tension 36, connu en soi, dont l'entrée est connectée au drain dudit transistor à effet de champ MOS 5 et dont la sortie est reliée à l'une des entrées d'un comparateur de tension 37, l'autre entrée du comparateur 37 étant polarisée par une tension de référence Vref délivrée par un pont de résistances R1, R2. Vref Le comparateur 37 est suivi d'un transistor à effet de champ MOS T1 qui délivre le signal logique de détection SD, lequel présente deux niveaux, l'un, (d'état logique 1) correspondant à la position fermée de l'interrupteur en service normal et apparaissant lorsque la tension VDs est inférieure à la tension de référence Vreft l'autre, (d'état logique 0) correspondant, soit à la position ouverte de l'interrupteur en service normal, soit à la présence d'une surintensité, et apparaissant lorsque la tension VDS est supérieure à ladite tension de référence Vref. Suivant une variante illustrée à la figure 3 dans laquelle les mêmes éléments de l'interrupteur sont désignés par les mêmes références qu'à la figure 2, la détection de surintensité peut être effectuée en utilisant un transistor à effet de champ MOS T3 monté en miroir de courant avec un convertisseur courant/tension qui est constitué par un amplificateur opérationnel 39 et une résistance de contre-réaction R3, et qui délivre la tension image du courant, cette tension étant appliquée à l'entrée du circuit de détection décrit précédemment. En relation à la figure 2, le fonctionnement de l'interrupteur 1 considéré, associé à l'étage de commande décrit, est le suivant. En mode alternatif, sur un ordre d'ouverture en service normal, le signal de commande SC généré en sortie du buffer 21 est à l'état logique 0, lequel est appliqué uniquement à la porte NON-ET 32 du circuit de commande 13. Toutes les entrées de la porte NON-ET 26 du circuit de commande 12 étant à un niveau haut, le signal S1 est à l'état logique 0, ainsi que le signal S3 en sortie de la porte ET 28. Le signal de polarisation Spl délivré par le buffer inverseur 30 est donc à l'état logique 1, lequel est maintenu grâce à la contre-réaction 16 et est appliqué à la porte NON-ET 32 par la liaison 15. Dès lors, le signal S4 en sortie de cette porte NON-ET 32 est à l'état logique 1, et le signal de polarisation Sp2 délivré par le buffer inverseur 34 est à l'état logique 0.Le transistor à effet de champ MOS 6 est donc bloqué et le courant de gâchette du thyristor GTO 4 est interrompu. Le montage série GTO-MOS de l'interrupteur 1 s'ouvre alors au zéro de courant. En mode continu, sur un ordre d'ouverture en service normal, l'état logique 0 du signal de commande SC est appliqué à chacune des deux portes NON-ET 26, 32. Les signaux S1 et étant tous deux à l'état logique 1, le signal S3 en sortie de la porte ET 28 est à l'état logique 1 et le signal de polarisation Spl généré par le buffer inverseur 30 est à l'état logique 0, provoquant le blocage du transistor à effet de champ MOS 5 ; la montée du potentiel de source du transistor à effet de champ MOS 6 provoque son blocage et le circuit de cathode du thyristor GTO 4 s'ouvre. Le signal S4 en sortie de la porte NON-ET 32 est à l'état logique 1 et le signal de polarisation Sp2, lequel apparaît après le signal Spl' est à l'état logique 0, accélérant le blocage du transistor à effet de champ MOS 6. Le montage série GTO-MOS de l'interrupteur 1 s'ouvre alors immédiatement. En mode alternatif ou en mode continu, sur un ordre de fermeture en service normal, le signal de commande SC généré en sortie du buffer 21 est à l'état logique 1, lequel est appliqué à la porte NON-ET 32 du circuit de commande 13. Suite à cet ordre de fermeture, le monostable 23 passe à l'état logique 0, ce qui force la porte ET 28 à passer à l'état logique 0 en inhibant le signal de détection SD. Le signal de polarisation Spl est donc à l'état logique 1, provoquant la conduction du transistor à effet de champ MOS 5. Le signal S4 en sortie de la porte NON-ET 32 passe à l'état logique 0 et le signal de polarisation Sp2 passe donc à l'état logique 1, provoquant la conduction du transistor à effet de champ MOS 6. Le montage série GTO-MOS se ferme. En présence d'une surintensité dans le chemin principal de courant de l'interrupteur 1, il se produit une élévation de la tension VDS du transistor à effet de champ MOS 5 qui est détectée par le comparateur 37 du circuit de détection 14. Le signal de détection SD généré en sortie du transistor à effet de champ MOS T1 passe à l'état logique 0. Dès lors, le signal S1 en sortie de la porte NON-ET 26 passe à l'état logique 1. Le signal S2 étant à l'état logique 1 (après fermeture de l'interrupteur), le signal S3 en sortie de la porte ET 28 passe à l'état logique 1 et le signal de polarisation Spl passe à l'état logique 0, provoquant le blocage du transistor à effet de champ MOS 5 ; la montée du potentiel de source du transistor à effet de champ MOS 6 provoque son blocage. La liaison de réaction 15 appliquant l'état logique 0 du signal Spl à la porte NON-ET 32, celle-ci passe forcément à l'état logique 1, de sorte que le signal de polarisation Sp2 passe à l'état logique 0, accélérant le blocage du transistor à effet de champ MOS 6. Le montage série GTO-MOS de l'interrupteur 1 s'ouvre immédiatement. Bien entendu, le fonctionnement de l'interrupteur décrit cidessus s'applique également à tout autre type de composant semi-conducteur qui s'inscrit dans la configuration générale explicitée précédemment en relation à la figure 1. Revendications 1. Etage de commande d'un interrupteur statique de puissance à blocage commandable pour courant alternatif ou continu, ledit interrupteur (1) possédant deux électrodes de puissance (la, lb) et deux électrodes de commande (lc, ld) comportant : i) un montage série formé d'un composant haute tension du type commandé en courant (SC) et d'un composant basse tension du type commandé en tension (SC1), ces composants connectés en série définissant un chemin de passage du courant entre les électrodes de puissance de l'interrupteur, le composant commandé en tension présentant une électrode de commande qui constitue l'une (lc) des électrodes de commande de l'interrupteur et le composant commandé en courant présentant une électrode de commande qui est commandée par un composant haute tension du type commandé en tension (SC2), lequel est relié à l'une des électrodes de puissance de l'interrupteur et présente une électrode de commande qui constitue l'autre électrode de commande (ld) de l'interrupteur, ii) un organe écrêteur de tension (Z) disposé entre l'électrode de commande du composant commandé en courant et l'autre électrode de puissance de l'interrupteur, et étant apte à présenter une position fermée correspondant à un état de conduction des deux composants commandés en tension pour un fonctionnement normal, ou une position ouverte correspondant à un état de blocage du composant haute tension commandé en tension ou des deux composants commandés en tension pour un fonctionnement normal ou en présence d'une sur intensité traversant le montage série, ledit étage de commande comportant - un circuit d'entrée (10) comprenant des moyens pour engen drer un signal logique de commande (SC) comportant des ordres de fermeture et d'ouverture, - un circuit de détection de sur intensité (14) relié au montage série de l'interrupteur et adapté pour délivrer un signal logique de détection caractérisé en ce qu'il comporte également - un premier circuit de commande (12) agencé pour recevoir, d'une part, le signal de commande issu du circuit d'entrée et, d'autre part, le signal de détection issu du circuit de détection, et adapté pour délivrer à l'électrode de commande (tic) du composant basse tension commandé en tension (SC1) un premier signal logique de polarisation (Spl) à deux niveaux, l'un, dit niveau haut correspondant à la conduction dudit composant, apparaissant sur un ordre de fermeture et étant maintenu transitoirement sur un ordre d'ouverture lors d'un fonctionnement normal en courant alternatif, l'autre, dit niveau bas correspondant au blocage dudit composant et apparaissant, soit sur un ordre d'ouverture lors d'un fonctionnement normal en courant continu, soit en présence d'une surintensité, - un second circuit de commande (13) agencé pour recevoir, d'une part, le signal de commande issu du circuit d'entrée et, d'autre part, le premier signal de polarisation issu du premier circuit de commande (12) via une liaison de réaction (15), et adapté pour délivrer à l'électrode de commande (ld) du composant haute tension commandé en tension (SC2) un second signal logique de polarisation (Sp2) à deux niveaux, l'un, dit niveau haut correspondant à la conduction dudit composant et apparaissant sur un ordre de fermeture, l'autre, dit niveau bas correspondant au blocage dudit composant et apparaissant, soit sur un ordre d'ouverture lors d'un fonctionnement normal en courant alternatif ou en courant continu, soit en présence d'une surintensité. 2. Etage de commande selon la revendication 1, caractérisé en ce qu'une contre-réaction (16) est prévue sur le premier circuit de commande (12) pour verrouiller le niveau bas du premier signal de polarisation issu dudit premier circuit de commande lors de son apparition, soit sur un ordre d'ouverture, soit en présence d'une sur intensité. 3. Etage de commande selon les revendications 1 et 2 prises ensemble, caractérisé en ce que le circuit d'entrée (10) comporte un monostable (23) à sortie inversée qui reçoit le signal de commande comportant les ordres de fermeture et d'ouverture et qui délivre une impulsion uniquement sur un ordre de fermeture, en ce que le premier circuit de commande (12) comporte - une première unité logique (26) à laquelle sont applica bles, d'une part, soit le signal de commande pour un fonc tionnement normal en courant continu, soit un signal de niveau haut pour un fonctionnement normal en courant alternatif et, d'autre part, le signal de détection issu du circuit de détection ainsi que le premier signal de polarisation via la contre-réaction (16), - une deuxième unité logique (28) à deux entrées dont l'une est reliée à la sortie de la première unité logique (26) et dont l'autre est reliée à la sortie du monostable (23) cette deuxième unité logique étant adaptée pour générer en réponse à ladite impulsion le niveau haut du premier signal de polarisation, et en ce que le second circuit de commande (13) comporte une troisième unité logique (32) à laquelle sont applicables, d'une part, le signal de commande comportant les ordres de fermeture et d'ouverture et, d'autre part, le premier signal de polarisation via la liaison de réaction (15). 4. Etage de commande selon la revendication 3, pour lequel les ordres de fermeture et d'ouverture correspondent respectivement à des états logiques 1 et 0, l'impulsion issue du monostable (23) uniquement sur un ordre de fermeture présente un état logique 0, le signal de détection présente un état logique 0 en présence d'une sur intensité et les niveaux haut et bas de chacun des premier et second signaux de polarisation correspondent respectivement à des états logiques 1 et 0, caractérisé en ce que la première unité logique (26) est constituée par une première porte NON-ET, en ce que la deuxième unité logique (28) est constituée par une porte ET laquelle est suivie d'un premier buffer inverseur (30) qui délivre le premier signal de polarisation (Spl), et en ce que la troisième unité logique (32) est constituée par une seconde porte NON-ET laquelle est suivie d'un second buffer inverseur (34) qui délivre le second signal de polarisation (Sp2) 5. Etage de commande selon l'une des revendications précédentes, caractérisé en ce que le circuit de détection de surintensité (14) comporte un comparateur de tension (37) relié au composant basse tension commandé en tension de l'interrupteur et adapté pour détecter une surtension aux bornes dudit composant, la sortie du comparateur délivrant au premier circuit de commande (12) le signal logique de détection (SD) correspondant à cette surtension. 6. Etage de commande selon l'une des revendications précédentes, caractérisé en ce qu'il est appliqué à un interrupteur statique comportant un montage série composé d'un thyristor GTO (4) et d'un premier transistor à effet de champ MOS (5) dont les chemins respectifs anode-cathode et drain-source sont mis en série, la gâchette du thyristor GTO étant commandée par un second transistor à effet de champ MOS (6) et un circuit de protection (RCD) contre les gradients de tension étant disposé en parallèle sur ledit montage série en étant connecté aux deux électrodes de puissance de l'interrupteur.