FR 2608866 A1 19880624 FR 8617897 A 19861219 Interface d'adaptation de tension et d'isolation notamment entre un terminal videotex et un micro-ordinateur La présente invention concerne, de manière generale, une interface d'adaptation de niveaux de tension et d'isolation galvanique pour une liaison de signaux de communication entre deux systèmes differents de traitement de donnees. Plus precisement, l'interface offre un faible coût et un encombrement reduit et realise une isolation electrique et une adaptation de niveaux de tension. Elle est destinee à être incluse dans un câble de liaison pour une transmission bidirectionnelle de donnees, par exemple dans un boîtier de connecteur du câble. Une solution simple pour realiser une adaptation de niveau logique apres une isolation electrique entre un equipement de transmission et un equipement de reception est d'utiliser les elimentations de l'equipement de reception. Ces alimentations fournissent les niveaux logiques de tensions requis et destines a la mise en forme d'un signal de transmission de donnees pour l'equipement de réception au moyen de circuits integres specialises. Toutefois, bien que les différentes normalisations existantes prevoient generalement dans les prises de transmission, des broches spécifiques pour les niveaux de tension utilisés pour la transmission, elles sont rarement câbles par les constructeurs par crainte bien souvent qu'unie utilisation ne correspondant pas a des valeurs nominales de courants entrain un fonctionnement défectueux de l'ensemble de l'equipement. De plus, l'utilisation de circuits intégrés specialises ne permet pas toujours de satisfaire è des contraintes de coûts. Une autre solution consiste a equiper l'interface d'une alimentation delivrant les niveaux de tension necessaires à partir de la tension secteur. Cette solution présente evidemment l'inconvenient d'un coût et d'un encombrement nettement accrus, notamment lorsque les niveaux de tension necessaires sont de pclarites opposees par rapport a une tension de reference. La presente invention vise fournir une interface d'adaptation de niveaux de tension et d'isolation galvanique n'exigeant aucune alimentation exterieure pour la mise en forme de signaux de communication sortants à deux niveaux de tension de polarités opposees. A cette fin, une interface d'adaptation de niveaux de tension et d'isolation électrique selon l'invention pour une liaison bidirectionnelle entre des premier et second systèmes de traitement de données, l'interface comprenant des moyens pour partager ladite interface en des première et seconde parties isolées galvaniquement et connectees respectivement auxdits premier et second systèmes, est caracterisee en ce que l'une desdites première et seconde parties comprend des moyens alimentes par un signal de communication sortant du système connecté à ladite partie pour mettre en forme un signal de communication entrant dans ledit système et ayant des premier et second niveaux de tension de polarites opposes par rapport à une tension de référence dudit système, lesdits moyens pour mettre en forme étant commandes a travers lesdits moyens pour separer par un signal de communication sortant du système connecté a l'autre partie. Selon une autre caracteristique de l'invention, les moyens pour mettre en forme comprennent des moyens s'autochargeant à partir dudit signal de communication sortant du système connecte pour fournir d'une part, une tension d'alimentation, et d'autre part, ledit premier niveau de tension dudit signal de communication entrant lorsque ledit signal de communication sortant du système connecté s l'autre partie est è un premier état logique, un premier condensateur ayant une première borne relie à une borne de l'interface transmettant ledit signal de communication entrant mis en forme, et des moyens pour connecter une seconde borne dudit premier condensateur à ladite tension d'alimentation et à ladite tension de référence lors dudit premier état logique et d'un second niveau logique du signal de communication sortant du système connecte a l'autre partie respectivement, afin de produire à ladite borne de l'interface ledit second niveau de tension correspondant audit second niveau logique. De préférence, les moyens pour connecter comprennent un premier transistor ayant une première electrode reliee à ladite seconde borne du premier condensateur à travers une première rbsistance, une seconde Electrode portée a la tension de reference à travers les moyens pour separer recevant le signal de communication sortant du système connecte à l'autre partie, un second transistor ayant une première electrode reliée à la seconde borne du premier condensateur à travers une seconde resistance, une seconde électrode portee à la tension d'alimentation, et une électrode de commande relies à la première electrode du premier transistor e travers au moins une diode et portes a ladite tension d'alimentatiee à travers une troisième résistance. D'autre: avantages et caracteristiques de l'invention appsrattront plus clairement B la lecture de la description suivante d'une realisation préférée de l'invention en reference à la Fig.l unique annexes correspondante. L'interface d'adaptation et d'isolation selon l'invention est decrite dans le cadre d'une adaptation à realiser entre, d'une part, un micro-ordinateur (MO) disposant d'une prise de transmission sens respectant la norme de transmission sens référencée RS232C de 1' EIA et d'autre part un terminal videotex TM de type MINITEL (marque deposee) disposant d'une prise de transmission serine de peripherique connue sous l'appellation "prise peri-informatique". La norme RS232C preconise deux tensions opposées égales à +12 V et -12 V, par rapport a une tension de reference, pour representer respectivement un etat logique "0" et un etat logique "1". Toutefois, les entrees des circuits utilises actuellement pour des liaisons normalisées de type RS232C se satisfont de tensions plus faibles pour des réception et transmission de donnees. Ainsi, un fonctionnement correct est toujours obtenu lorsqu'une tension superieure à +3 V est applique pour un etat logique "0" et une tension inférieure -3 V est applique pour un etat logique "1". L'interface d'adaptation et d'isolation selon l'invention fait appel à cette caracteristique. La prise de peripherique d'un terminal vidéotex de type MINITEL fonctionne sous des niveaux de tension de type logique TTL, à savoir des tensions +5 V et Q V representant respectivement un stat logique "1" et un etat logique "O". Comme montre dans la Fig.1, l'interface d'adaptation IA selon l'invention est par exemple localisée à proximite du micro-ordinateur MO. L'interface lA est relies à une prise de transmission sens P0, selon la norme RS232, du micro-ordinateur MO au moyen d'un connecteur correspondant CI appartenant à l'interface IA et enfiche dans la prise P0. Un cible de liaison CL à quatre fils CL1 à CL4 connecte l'interface IA à la prise de périphérique PP du terminal vidéotex TM. Suivant le sens de transmission de donnees du micro-ordinateur MO vers le terminal vidéotex TM, une borne de transmission de données CII du connecteur CI délivre, en provenance du micro-ordinateur MO, un signal de transmission de données TX1 ayant les deux niveaux de tension, +VO - +12 V et -VO = -12 V, par rapport à la tension de reference VR0 du micro-ordinateur MO pressente 42 une borne CI2 du connecteur CI. Le signal TX1 est remis en forme par l'interface IA qui fournit au terminal TM un signal de transmission de donnees RX2 correspondant. La borne CI1 du connecteur CI est relies é une cathode d'une diode Dl et à une anode d'une diode D2. L'anode de la diode Dl est relié à un point de connexion P1. La cathode de la diode D2 est connectze à une borne 11 d'un optocoupleur 1 à travers une résistance R1. Une borne 12 de I'optocoupleur 1 est fixes à la tension de réference VRO du micro-ordinateur HO par connexion a la borne CI2 du connecteur CI. Les bornes 11 et 12 de l'optocoupleur 1 correspondent respectivement à une anode et à une cathode d'une diode électroluminescente 13 dans l'optocoupleur 1. Des bornes 14 et 15 de l'optocoupleur 1 correspondent respectivement Cl1 des collecteur et émetteur d'un phototransistor 16 dans l'optocoupleur 1. La borne 15 est connectée à travers le fil CL1 du cible de liaison CL à une borne de reference PP1 de la prise de peripherique PP portes à une tension de référence VRT du terminal TK. La borne 14 est connectée a travers le fil CL2 du câble de liaison CL à une borne de rEception de données PP2 de la prise PP. La borne PP2 reçoit le signal RX2 et est polarisée à une tension VT, typiquement égale à +5 V par rapport à la tension de réfFrence VRT, par une résistance RT incluse dans le terminal. Lorsque le signal TX1 est au niveau de tension positif +VO = +12 V, la diode electroluminescente 13 est activée, et le phototransistor 16 est sature. I1 apparat alors sur la borne de reception PP2 une tension sensiblement gale à la tension de refrrence VRT et interprêtee par le terminal TM comme un etat logique "0". Lorsque le signal TX1 est à un niveau de tension negatif -VO = -12 V, la diode electroluminescente 13 est polarise en tension inverse, et le phototransistor 16 est bloqué. La borne de reception PP2 est alors à la tension VT X +5 V correspondant a un état logique "1". La borne de reception PP2 reçoit ainsi le signal de transmission de donnees RX2 portant les informations du signal TX1, mais isole galvaniquement de celui-ci, et ayant des niveaux de tension compatibles avec la logique utilise dans le terminal TM. Suivant le sens de transmission de donnees du terminal videotex TM vers le micro-ordinateur MO, un signal de transmission de donnes TX2 est produit G une borne de transmission de données PP3 de la prise PP par un transistor Tr ayant un collecteur connecte ; ladite borne et un emetteur à la tension de reference VRT. Le signal TX2 est remis en forme par l'interface lA qui fournit au micro-ordinateur MO un signal de transmission de donnees RX1 correspondant ayant des niveaux de tension +VO et -VO, de signes opposes par rapport à la tension de reference VRO. La borne PP3 est relies à une borne 21 d'un optocoupleur 2 dans l'interface IA, par un fil CL3 du câble de liaison CL. Le terminal TM délivre, lorsqu'il est prêt à transmettre, après mise sous tension, un signal de protocole PT au niveau de tension VT - +5 V par une borne PP4 de la prise PP. La borne PP4 est connectée à une borne 22 de l'optocoupleur 2 par un fil CL4 du câble de liaison CL et è travers une résistance R2. Un condensateur de reservoir Cd est interconnecte dans l'interface IA, entre le fil CL4 à la tension VT et le fil CL1 à la tension de reference VRT. Le condensateur Cd fournit le courant instantané necessaire > I'optocoupleur 1 lorsque le signal TX2, est e l'etat "O", ce courant etant superieur au courant que peut délivrer le terminal TM par le fil PP4. L'optocoupleur 2 est analogue à l'optocoupleur 1. Les bornes 2] et 22 correspondent respectivement à une cathode et à une anode d'une diode électroluminescente 23 dans 1'optocoupleur 2. Des bornes 24 et 25 de ltoptocoupleur 2 correspondent respectivement à des collecteur et émetteur d'un phototransistor 26 dans l'optocoupleur 2. La borne 24 est reliée à la borne CI2 du connecteur CI à la tension de référence VRO. La diode électroluminescente 23 est active et le phototransistor 26 est saturé lorsque le transistor Tr du terminal TM est sature et transmet le signal de transmission TX2 avec un niveau de tension sensiblement égal à la tension de référence VRT et correspondant à ltétat logique "O". Le signal TX2 est au niveau de tension VT correspondant à un etat logique "1" lorsque le transistor Tr est bloque et interdit le passage d'un courant à travers la diode Electroluminescente 23. Le phototransistor 26 est alors bloqué. La borne 25 de l'optocouplsur 2 est reliée à une anode d'une diode D3 et à une première borne d'une résistance R3. Une deuxième borne de la résistance R3 est reliée à une borne de réception de donnees CI3 du connecteur CI à travers un premier condensateur C1 et à un émetteur 31 d'un transistor bipolaire 3, de type PNP, à travers une résistance R4. La borne de réception de données CI3 reçoit le signal de transmission de donnes RX1 délivré par l'interface IA au micro-ordinateur MO. Un collecteur 32 du transistor 3 est relié au point de connexion P1. Une base 33 du transistor 3 est connectée au point P1 travers une résistance R5, et à une cathode d'une diode D4. Les diodes D3 et D4 sont en sens. Entre le point de connexion P1 et la borne de réception CI3 du connecteur CI est prevue une résistance R6. Un second condensateur C2 est disposé entre le point de connexion P1 et la borne CI2 a la tension de référence VRO. Dans la suite, le fonctionnement de l'interface IA suivant le sens de transmission du terminal TM vers le micro-ordinateur HO est décrit en référence à des valeurs numériques de tension en différents points de connexion dans l'interface et des valeurs ohmiques de certaines résistances selon une réalisation préfétse. De plus, l'on considère des vitesses de transmission de donnees telles que la decharge des condensateurs C1 et C2 pendant un intervalle de temps correspondant à une information binaire elementaire est faible et n'affecte pas sensiblement les niveaux de tension du signal RX1. Le condensateur C2 constitue un reservoir de tension négative. Le condensateur C2 est charge à travers la diode D1, de type au silicium, par un courant circulant de a borne CI2 à la tension de reference VRO vers la borne CIl lorsque le signal de transmission de donnees TX1 sur la borne CI3 est au niveau de tension -VO = -12 V. Le condensateur C2 est charge à une tension Vc2 = -VO + VD1 = -11,3 V > pour une tension de saturation de la diode de VDl = 0,7 V. Lorsque le phototransistor 26 de l'optocoupleur 2 est bloque par un etat logique "1" du signal TX2, le condensateur C2 impose à la borne de reception CI3 une tension -VO' Le condensateur Cl est charge par le passage d'un courant de la borne CI3, à la tension -VO' = -4,1 V, vers le point de connexion PI, a la tension VC2 = -11,3 V à travers le transistor 31. Le condensateur C1 se charge progressivement jusqu'a atteindre la tension VCl = -VO' -VC2 = +7,2 V lorsque le transistor 31, fonctionnant en source de courant, est sature par la charge du condensateur C1. Lorsque le phototransistor 26 bascule à l'etat conducteur à la suite d'un stat logique "0" du signal TX2, la borne de réception CI3 est porte h une tension +VO' > +3 V correspondant à un etat logique "0" pour le micro-ordinateur MO. En effet, la borne 25 de l'optocoupleur 2 vient alors à la tension de reference VRO, et la tension +VO' sur la borne CI3 est egale e VCl-VR3, où VR3 est la tension aux bornes de la resistance R3. La tension VR3 est due au passage d'un premier courant produit par le condensateur C1 à travers l'impedance Ze, le phototransistor saturé 26, et la résistance R3, et au passage d'un second courant produit par le condensateur C2 à travers le phototransistor sature 26, la résistance R3, le condensateur C1 et la résistance R6. Les premier et second courants ont des valeurs respectives de 1,44 mA et 2,34 mA pour une résistance R3 egale à 1 kOhm, des tensions VCl et VC2 égales à +7,2 V et -11,3 V, et l'impédance Ze et la résistance R6 égales à 4 kohm et 6,8 kOhm.De la somme des premier et second courants dans la résistance R3 est deduite la tension VR3 - (3,8 x 103)x(103) ^ 3,8 V qui polarise la jonction emetteur-base du transistor 3 en tension inverse, évitant ainsi une décharge complète du condensateur C2 È travers ledit transistor 3. La tension +VO' = VCl-VR3 t +3,4 V détermine ainsi un état logique "O" sur la borne de réception CI3. A partir de la description précédente d'une interface selon l'invention, l'bombe du métier peut aisément concevoir une interface d'isolation symétrique pour une communication entre deux systèmes de traitement de données équipes chacun d'une prise transmettant et recevant des signaux de communication ayant des niveaux de tension de polarites opposees. REVENDICATIONS 1 - Interface d'adaptation de niveaux de tension et d'isolation galvanique pour une liaison bidirectionnelle entre des premier et second systèmes de traitement de donnees (TM, MO), l'interface comprenant des moyens (1, 2) pour partager ladite interface (IA) en des première et seconde parties isoles galvaniquement et connectes respectivement auxdits premier et second systèmes, caracterises en ce que l'une desdites première et seconde parties comprend des moyens (D1, D3, D4, R3, R4, R5, R6, C1, C2, 3) alimentes par un signal de communication (tex1) sortant du système (MO) connecte 2 ladite partie pour mettre en forme un signal de communication (RX1) entrant dans ledit système (MO) et ayant des premier et second niveaux de tension de polarités opposées (+VO', -VO') par rapport a une tension de reference dudit système (VRO), lesdits moyens pour mettre en forme étant commandés travers lesdits moyens pour separer (1, 2) par un signal de communication (TX2) sortant du système connecte. (TM) à l'autre partie. 2 - Interface conforme à la revendication 1, caractérisée en ce que les moyens pour separer (1, 2) comprennent un optocoupleur pour chacun des sens de transmission dans ladite liaison (CL). 3 - Interface conforme a la revendication 2 caracterisse en ce que les moyens pour separer (1,2) comprennent egalement un condensateur reservoir (cd) pour fournir un courant instantane nécessaire S l'un desdits optocoupleurs commande par le signal de communication (TX2) sortant du système connecte (TM) 9 ladite autre partie lorsque ledit signal de communication sortant (TX2) est à un etat logique determine ("O"). 4 - Interface conforme > l'une quelconque des revendications 1 3, caracterises en ce que lesdits moyens pour mettre en forme (Dl, D3, D4, R3, R4, R5, R6, C1, C2, 3) comprennent des moyens (D1, C2) s'autochargeant a partir dudit signal de communication (TX1) sortant du système connecte (MO) pour fournir d'une part, une tension d'alimentation (VC2), et d'autre part, ledit premier niveau de tension (-VO') dudit signal de communication entrant (RXi) lorsque ledit signal de communication sortant (TX2) du système (TM) connecte à l'autre partie est à un premier etat logique ('ru"), un premier condensateur (C1) ayant une première borne reliée à une borne (CI3) de l'interface (IA) transmettant ledit signal de communication entrant (RX1) mis en forme, et des moyens (26, 3, R3, R4, R5, R6, D3, D4) pour connecter une seconde borne dudit premier condensateur (C1) a ladite tension d'alimentation (VC2) et à ladite tension de référence (VRO) lors dudit premier état logique ("1") et d'un second niveau logique ("0") du signal de communication sortant (TX2) du système connecte (TM) h l'autre partie, respectivement, afin de produire à ladite borne (CI3) de l'interface (IA) ledit second niveau de tension (+VO') correspondant audit second niveau logique ("0"). 5 - Interface conforme à la revendication 4, caractérisée en ce que lesdits moyens pour fournir (D1, C2) comprennent une diode (D1) et un second condensateur (C2) connectes en sens entre une borne (CI2) de l'interface (IA) portee à ladite tension de référence (VRO) et une borne (CI1) de l'interface (IA) recevant ledit signal de communication (TX1) sortant du système connecté (MO). 6 - Interface conforme à la revendication 4 ou 5, caracteriste en ce que lesdits moyens pour connecter (26, 3, R3, R4, R5, R6, D3, D4) comprennent un premier transistor (26) ayant une première électrode (25) reliee c > ladite seconde borne du premier condensateur (C1) à travers une première résistance (R3), une seconde électrode (24) portée h la tension de référence (VRO), et une électrode de commande recevant le signal de communication sortant (TX2) du système connecté (TM) h l'autre partie h travers les moyens pour séparer (1, 2), un second transistor (3) ayant une première électrode (31) relies h la seconde borne du premier condensateur (C1) è travers une seconde resistance (R4), une seconde électrode (32) portée à la tension d'alimentation (VC2)s et une électrode de commande (33) reliée h la première électrode (25) du premier transistor (26) à travers au moins une diode (D3, D4) et porte e ladite tension d'alimentation (VC2) à travers une troisième résistance (R5). 7 - Interface conforme > la revendication 6, caractérisée en ce que ledit premier transistor est un phototransistor (26) d'optocoupleur (2) inclus dans les moyens pour séparer (1, 2).