FR 2602094 A1 19880129 FR 8610692 A 19860723 DISPOSITIF SEMICONDUCTEUR DU TYPE TRANSISTOR BIPOLAIRE A HETEROJONCTION L'invention concerne un dispositif semiconducteur du type transistor bipolaire à hétérojonction, comprenant sur un substrat une couche pour former le collecteur et une couche pour former la base, ces couches étant en matériau du groupe m-m, comprenant en outre une couche pour former l'émetteur, cette couche émetteur étant d'une part composée de matériaux dont la largeur de bande d'énergie est supérieure à celle de la couche de base et d'autre part composée de plusieurs couches présentant des concentrations en impuretés différentes. L'invention trouve son application dans la réalisation de transistors bipolaires à hétérojonction principalement constitués de matériaux du groupe In-# et dont la technologie d'élaboration est compatible avec celle des dispositifs semiconducteurs du groupe EEt-#, ces transistors bipolaires à hétérojonction montrant des performances améliorées par rapport à celle des HBT conventionnels. Un transistor bipolaire à hétérojonction est connu de l'état de la technique par la demande de brevet européen 0 132 025. Ce document décrit un transistor bipolaire à hétérojonction réalisé à l'aide de couches superposées sur un substrat, ces couches formant successivement le collecteur, la base et l'émetteur. La couche constituant émetteur est faite d'un matériau dont la largeur de bande d'énergie est supérieure à celle du matériau formant la base de manière à former une hétérojonction entre la base et l'émetteur. La base d'une part et l'émetteur d'autre part, sont formés chacun de plusieurs couches superposées, lesquelles montrent, en s'éloignant du substrat respectivement des concentrations croissantes en impuretés. Ce transistor connu est composé d'un substrat en arséniure de gallium de type-n+, d'un collecteur en arséniure de gallium de type-n, d'une base en arséniure de gallium de type-p, et d'un émetteur de type-n en arséniure de gallium et d'aluminium. La couche conductrice pour former l'électrode du collecteur est réalisée sur la face du substrat opposée à celle qui reçoit les couches collecteur-base-émetteur. Les couches d'émetteur sont gravées de manière à constituer un MESA de part et d'autre duquel et à une certaine distance, des contacts sont réalisés en surface de la couche de base, ou d'une des couches de base pour former l'électrode de base. Enfin une couche conductrice est réalisée en surface du MESA constitué par les couches d'émetteur pour former l'électrode d'émetteur. Le but recherché dans la fabrication de ce dispositif connu est la diminution des capacités intrinsèques du transistor de manière à augmenter la vitesse de fonctionnement. Or du fait que l'émetteur est constitué d'arséniure de gallium et d'aluminium, le contact d'émetteur réalisé en surface se trouve être obligatoirement un contact ohmique élaboré par formation d'un alliage, ce qui entraîne l'apparition de différents problèmes associés à la fusion de l'eutec- tique. Ces problèmes sont entre autres - une moindre définition des bords latéraux de l'émetteur - une pénétration en profondeur, à l'intérieur de la couche émetteur, sur plusieurs centaines de nanomètres, de constituants de l'eutectique, créant des défauts ponctuels qui diffusent rapidement à travers de la structure, faisant diffuser à leur tour les impuretés de type-p de la base.Ceci rend l'épaisseur de cette dernière non uniforme et y crée des centres de recombinaison qui diminuent le gain en courant du dispositif - une épaisseur de la couche émetteur d'une valeur élevée; cette forte épaisseur étant prévue pour diminuer les effets néfastes exposés précédemment, mais générant à son tour des inconvénients. En effet, une telle épaisseur complique le procédé de réalisation du MESA, car lors de la mise en oeuvre de ce procédé, il doit être réalisé une gravure de la couche émetteur qui ne doit pas se prolonger exagérément dans la couche de base sous peine d'augmenter la résistance série parasite de la base. Ceci nécessite de réaliser cette gravure avec une grande précision difficile à obtenir en pratique par les moyens courants connus de l'homme du métier, de façon reproductible et avec un rendement de fabrication acceptable. Le but de la présente invention est de décrire un transistor bipolaire à hétérojonction dont les performances sont améliorées et dont le procédé de réalisation est plus facile à mettre en oeuvre que dans le dispositif connu de l'état de la technique. Selon la présente invention ce but est atteint au moyen d'un dispositif tel que décrit dans le préambule et caractérisé en ce que - les différentes couches d'émetteur comprennent d'une part des couches minces en matériau du groupe T=-# et d'autre part, surmontant ces dernières, une couche plus épaisse en germanium (Ge), - le contact électrique sur la couche émetteur est réalisé au moyen de couches de métaux non alliés. Ce dispositif peut en outre être caractérisé en ce que des caissons isolants sont réalisés sous les contacts de base, et en ce que les contacts de base et d'émetteur présentent une structure interdigitée. Le dispositif selon l'invention montre alors entre autres les avantages suivants - du fait que les épaisseurs de l'émetteur et de la base sont diminuées, la résistance intrinsèque base-émetteur est diminuée, - du fait que la largeur d'émetteur est réglée par une sous-gravure, cette largeur d'émetteur peut être faible et les performances du transistor sont améliorées. Ce procédé de sous-gravure permet en outre de réaliser le transistor par autoalignement. Le transistor est alors miniaturisé par un procédé particulièrement simple.Et non seulement les perfor mances sont comme on l'a vu améliorées mais la densité d'intégration est plus grande, - du fait qu'il n'est pas utilisé d'alliage pour faire les contacts, non seulement le procédé de réalisation est plus simple, mais encore les performances du transistor sont à la fois améliorées et plus répétitives, - du fait que des caissons sont implantés sous les contacts de base les capacités parasites entre les contacts de base et de collecteur sont diminuées. Cette propriété est encore accrue du fait que les plots d'émetteur, base et collecteur sont éloignés les unes des autres, - du fait que l'émetteur est partagée en plusieurs doigts les propriétés du transistor sont aussi améliorées, - du fait que le plot du collecteur est réalisé sur la même face du substrat que les autres plots, le transistor est plus facile à intégrer. L'invention sera mieux comprise à l'aide de la description suivante : illustrée par les figures annexées dont - la figure 1 qui représente en coupe schématique une partie du transistor selon l'invention - la figure 2 qui représente le transistor selon 1 t invention schématiquement vu du dessus ;; - la figure 3 qui représente en coupe schématique l'empilement des couches dans le procédé de réalisation de ce transistor - la figure 4a qui représente schématiquement vu du dessus les masques de définition du transistor dans ce pro cédé - la figure 4b qui représente schématiquement en coupe ce transistor dans une étape du procédé - la figure Sa qui représente schématiquement vu du dessus le masque de définition de l'émetteur dans ce procédé - la figure 5b qui représente schématiquement en coupe ce transistor dans une autre étape du procédé - la figure 5c qui représente schématiquement en coupe une partie du transistor montré figure 5b ;; - la figure 6a qui représente schématiquement vu du dessus, le masque de définition de la base dans ce procédé - la figure 6b qui représente schématiquement en coupe ce transistor dans une étape suivante du procédé - la figure 6c qui représente schématiquement en coupe une partie du transistor selon la figure 6b - la figure 7 qui représente schématiquement en coupe une partie du transistor dans une étape suivante du procédé - la figure 8 qui représente schématiquement en coupe une partie du transistor dans une étape ultérieure du procédé ; - la figure 9 qui représente les diagrammes des dopages et épaisseur de couches de ce transistor. Tel que représenté schématiquement en coupe sur la figure 1, le transistor bipolaire à hétérojonction (HBT) selon l'invention est composé, sur un substrat S semi-isolant 100 en arséniure de gallium monocristallin (GaAs) d'une première couche d'arséniure de gallium (GaAs) 1 de type n+ dopée à environ 5.1018 impuretés/cm3, comme le montre le diagramme de la figure 9. Cette couche 1 constitue la première couche du collecteur C et a une épaisseur d'environ 1/um. Sur cette couche est réalisée une couche 2 d'arséniure de gallium (GaAs) dopée n de 5.1016 à 1017 impuretés au cm3. Cette couche constitue la seconde couche du collecteur C et a une épaisseur d'environ 800 nm. Le transistor HBT -comprend ensuite une base B formée d'une couche 3 en arséniure de gallium (GaAs) déposée sur la seconde couche 2 du collecteur. Cette couche de base 3 est dopée p avec un taux de 1019 impuretés au cm3 et a une épaisseur d'environ 50 à 100 nm. Le transistor HBT comprend de plus un émetteur E formé de trois à quatre couches. La première couche 4 d'émetteur n'est pas indispensable à l'invention. Cependant elle peut être utilisée comme couche d'accélération. Elle repose directement sur la couche 3 de base B. Elle est en arséniure de gallium (GaAs) de type n dopée à #3.1017 impuretés au cm3, et a une épaisseur de 10 nm. En surface de la couche 4, se trouve la seconde couche 5 d'émetteur E. Elle est en arséniure de gallium et d'aluminium (GaAlAs) qui présente une largeur de bande d'énergie plus grande que celle de l'arséniure de gallium (GaAs) qui forme la base B. Cette seconde couche 5 d'émetteur de type-n est dopée par entre 1018 et 1019 impuretés au cm3. Cette couche 5 présente une épaisseur de 30 nm. Cette couche 5 est surmontée d'une troisième couche 6 d'émetteur E en arséniure de gallium et d'aluminium (CaAlAs), de type n dopée par environ 1019 impuretés au cm3, et d'épaisseur environ 20 nm. Entre la couche 4 et la couche 6 d'émetteur existe en réalité un gradient de la concentration en aluminium (Al) tel que montré sur le diagramme de la figure 9, consistant en une augmentation de la concentration en aluminium qui part de O S au départ de la première couche d'émetteur, qui augmente progressivement dans les 20 premiers nanomètres de l'émetteur E jusqu'à plafonner à une concentration de 20 S pendant les 20 nanomètres suivants, pour redescendre progressivement à la concentration 0 S en fin de la troisième couche d'émetteur E c'est-à-dire sur les 20 nm suivants. La quatrième couche 7 d'émetteur E est en germanium (Ge) de type n, dopée à environ 1019 impuretés au cm3. Elle a une épaisseur d'environ 500 nm. Les quatre (ou trois) couches 4, 5, 6, 7 (ou 5, 6, 7 si la couche 4 n'existe pas ) sont formées en MESA et un contact KB de base est réalisé sur la couche 3 de base B, tandis qu'un contact KE d'émetteur E est réalisé sur la couche 7 de germanium. Le contact KB de base peut être un contact métallique de tout métal, ce type de contact de base étant connu de l'état de la technique. Le contact KE d'émetteur, étant ici, contrairement à l'état de la technique, pris sur le germanium, est aussi un contact métallique, de tout métal. Dans une forme préférentielle de l'invention, des caissons isolants 13 sont implantés sous les contacts de base. Le transistor HBT selon l'invention montre également de préférence une forme interdigitée. C'est-à-dire quej comme il est montré sur la figure 2, l'émetteur E présente plusieurs doigts de contact 20 réunis pour former un plot de grande surface 21, qui est réalisé dans une zone éloignée des autres parties du transistor. Entre les doigts d'émetteur, on trouve les doigts de contact 30 de la base B, qui se réunissent pour former un plot 31 de base B de grande surface. Les doigts de base sont disposés de manière à ne pas créer de court-circuit avec les doigts d'émetteur et le plot 31 est disposé dans une zone éloignée des autres parties du transistor et tout particulièrement des plots d'émetteur et de collecteur C. Ce plot de collecteur C est réalisé dans une zone éloignée des autres parties du transistor au moyen d'une couche métallique 41, de tout métal, déposée en surface de la couche de collecteur, cette couche étant mise à nu dans ladite zone, par exemple par gravure. Dans la forme de réalisation du transistor montré vu du dessus sur la figure 2, le plot collecteur 41 se trouve donc sur la même face du substrat que les plots de base 31 et d'émetteur 21. Dans une autre forme de réalisation, non représentée, le plot collecteur peut être réalisé sur la seconde face du substrat, à condition de prévoir ce dernier, non pas semi-isolant, mais de type n. Dans ce dernier cas, le plot collecteur n'est pas disposé vis-à-vis des autres plots, émetteur ou base mais au contraire dans une zone éloignée. Le transistor ainsi réalisé présente plusieurs avantages - l'implantation des caissons 13 légèrement isolants sous les contacts K8 de base est prévue pour réduire les capacités parasites base-émetteur, - la limitation de la largeur des doits d'émetteur 20 est prévue pour améliorer les performances du dispositif. En effet le schéma équivalent à ce transistor HBT montre une résistance en série avec la base et une capacité baseémetteur. On cherche à diminuer cette résistance série qui limite les performances du transistor. Cette diminution de la résistance série est obtenue d'une part par une diminution de la largeur d'émetteur, et d'autre part par une diminution de la distance entre le contact de base et le transistor intrinsèque. La réalisation du contact émetteur sous la forme de doigts de faible largeur est donc favorable. D'autre part, pour un doigt d'émetteur étroit, la longueur de ce doigt, doit également être petite. On est alors amené à définir un rapport optimal pour les dimensions de longueur L et largeur Q des doigts d'émetteur. Dans ces conditions, un courant d'émetteur d'une valeur satisfaisante est obtenu en munissant le dispositif de plusieurs doigts d'émetteur 20 réunis au plot de contact 21, - la concentration en aluminium (Al) prévue dans la couche 5, permet d'obtenir que cette couche 5 constitue une barrière en GaAlAs qui lance les électrons à vitesse élevée à travers la base.En passant du matériau GaAlAs au matériau GaAs, les électrons augmentent leur énergie cinétique avec la différence des affinités électroniques des deux matériaux, - la couche 6 dont la composition est proche de GaAs permet d'obtenir que le contact d'émetteur présente une faible résistance, - le transistor selon l'invention ne montre pas nécessairement une couche de base composée de deux couches comme le transistor HBT considéré comme état de la technique. En effet cette disposition connue était prévue pour éviter le champ électrique entre émetteur et base causant un effet d'avalanche. Dans le transistor selon l'invention ce risque est apparu quasiment nul et cette complexité de la couche de base peut donc être évitée, - la concentration variable en aluminium (Al) prévue dans les couches d'émetteur 4, 5, 6, permet d'éviter la réflexion quantique et un pic de potentiel à l'interface, - l'utilisation du germanium comme couche supérieure 7 d'émetteur procure le très important avantage de permettre la réalisation du contact d'émetteur au moyen d'une, ou plusieurs couches métalliques, sans alliage évitant les inconvénients déjà cités. - l'éloignement des plots d'électrodes les uns des autres permet de diminuer les capacités parasites entre électrodes. Cet effet est aussi obtenu, lorsque le collecteur est sur une face du substrat opposée à celle sur laquelle sont disposées les autres électrodes, en évitant de disposer le plot collecteur en vis-à-vis de ces autres électrodes. Cependant la disposition des trois plots d'électrodes sur la même face du substrat est jugée préférable, d'une part du fait que les capacités parasites sont automatiquement réduites et d'autre part du fait que l'intégration du transistor est ainsi facilitée, - les dimensions du transistor peuvent être rendues submicroniques au moyen du procédé de réalisation formulé ci-après. Dans ces conditions non seulement les performances du transistor sont améliorées mais encore sa réalisation est particulièrement simple. Les différentes étapes de ce procédé sont illustrées par les figures 3 à 8. a) la première étape du procédé de réalisation du transistor selon l'invention consiste en la réalisation de l'empilement sur le substrat 100, des couches 1 à 7 décrites précédemment, comme montré figure 3. Dans des variantes de l'invention, le substrat pourra être soit de type n, soit semi-isolant. De plus il pourra être réalisé en tout matériau II1-# de maille compatible avec celle des couches réalisées à sa surface. Comme substrat semi-isolant pourra être utilisé en particulier un composé GaInAs recuit qui non seulement présente la propriété d'être semi-isolant mais encore exempt de dislocations et est connu de la demande de brevet européen 0 176 130. D'autre part, de préférence, dans ce procédé de réalisation, la couche 1 du collecteur est réalisée par implantation ionique de sélénium Se dans le substrat semi-isolant 100. Les couches suivantes 2 à 6 sont par contre de préférence réalisées par épitaxie. b) La seconde étape consiste en la délimitation de la zone active du transistor. Comme il est montré vu du dessus, schématiquement sur la figure 4a, un masque M1 est formé en surface de la couche 7 de germanium. Ce masque peut être avantageusement réalisé en laque photosensible positive. Après développement de la laque, reste une protection de la zone destinée à constituer la zone active du transistor. Les dimensions de cette protection peuvent être de l'ordre de pour d4 ~ 9/um d5 ~ 20/um Une gravure de la couche de germanium 7 est pratiquée autour de ce masque M1, mettant à nu la couche 6. Cette gravure peut être réalisée par exemple par plasma CF4 qui n'attaque pas l'arséniure de gallium GaAs dont est faite la couche 6. Un second masque M2, qui peut être également en laque positive est alors réalisé de manière à protéger l'ensemble de la couche 6 en laissant à nu la surface de la couche 6 autour de M1 sur une distance d1 ~ 3/um. A ce stade de la réalisation, le transistor est représenté figure 4b qui est une coupe selon l'axe I'I de la figure 4a. Dans la zone 16 séparant M1 et M2, est alors réalisée une implantation, par exemple de bore (B+), d'oxygène (O-) ou encore d'hydrogène (H+) pour délimiter la zone active du transistor par une zone périphérique isolée. A cet effet l'implantation d'ions de ce type est faite jusqu au niveau supérieur de la couche 1 du collecteur. Les masques M1 et M2 sont alors éliminés mettant à nu la couche 6 d'arséniure de gallium (GaAs) ainsi qu'un MESA de germanium (Ge) de dimensions : d2 P 16/um d3 ~ 5/um inférieures aux dimensions d4 et d5 du masque M1, du fait qu'une sous-gravure s'associe, dans la technologie employée ici, toujours à la gravure. c) La troisième étape de la réalisation consiste en la dilimitation du contact émetteur. A cet effet est réalisé un masque M4 montrant après développement une ouverture de la forme du contact émetteur. Cette ouverture montrera en surface du MESA de germanium des doigts 20 de dimensions dg ~ 1/um d10 - 1, 5/um1,5/um dépassant de la zone active d'une distance d7 ~ 1,5/um et d8 ~ 1,5/um comme représenté figure Sa vue de dessus schématiquement. Ces doigts se réunissent en une zone 21 de dimension d6 ~ 11/um pour un émetteur montrant cinq doigts, puis s'épanouissent en un plot d'émetteur de grande surface comme il est montré vu du dessus figure lb schématiquement. Dans l'ouverture du masque M4 est réalisé le contact d'émetteur. Comme la surface supérieure de l'émetteur est le germanium (Ge), de nombreux métaux sont connus et aptes à réaliser ce contact. On pourra réaliser ce contact de façon avantageuse par une superposition d'une couche de titane (Ti?, d'une couche de platine (Pt) et d'une couche d'or (Au), formées par évaporation sous vide par exemple. Cet ensemble forme la couche métallique 11. Lors de ltévapbration sous vide, la laque qui délimite l'émetteur reçoit aussi les couches métalliques. Ces couches métalliques indésirables sont éliminées en même temps que la laque par exemple au moyen d'acétone (LIFT-OFF). A l'issue de cette étape le transistor est montré figure 5b qui est une coupe selon l'axe KK' de la figure Sa, ou encore, plus en détail bien que toujours schématiquement figure 5c. d) La quatrième étape consiste en la réalisation du contact de base KB. A cet effet, dans l'ouverture d'un masque M5 tel que montré figure 6a et qui délimite les contours extérieurs du contact de base, est pratiquée en premier lieu une gravure des couches 7, 6, 5 et 4. Au cours de cette gravure, l'attaque des matériaux se produit aussi bien perpendiculairement aux couches que parallèlement à ces couches. Ceci entraîne une sous-gravure des couches sous la couche métallique 11 constituant les doigts d'émetteur, lesquels forment eux-mêmes un masque à l'intérieur de l'ouverture du masque Ms. Cette sous-gravure est de l'ordre de grandeur de l'épaisseur des couches gravées. La gravure de la couche 7 (germanium) est faite comme précédemment par exemple à l'aide d'un plasma CF4, ou CF3, associé par exemple à 2 qui favorise la gravure anisotrope. A ce stade le transistor est représenté en coupe figure 6c schématiquement. La gravure des couches 6, 5 et 4 peut être pratiquée ensuite par voie chimique ou par RIE. A ce stade le transistor est représenté figure 6b qui est une coupe selon l'axe L'L de la figure 6a, ou encore figure 7 plus en détail bien que toujours schématiquement. Puis dans l'ouverture du masque Ms et des métallisation d'émetteur formant masque, réalisation d'une implantation d'ions par exemple B+, O- ou H+, de manière à rendre la région 13 faiblement dopée du collecteur isolante entre les doigts d'émetteur. En dehors de la zone d'émetteur, cette implantation ionique est donc délimitée par le masque Ms. Ce masque sera conservé pour l'opération suivante. Cette opération consiste en le dépôt entre les doigts d'émetteur et dans l'ouverture du masque Ms, d'un métal 12 qui peut être de même nature que le métal de contact émetteur. Ce peut donc être par exemple une superposition, réalisée par évaporation sous-vide, de titane (Ti), platine (Pt), or (Au). La métallisation des doigts d'émetteur limitant la largeur des contacts de base ainsi réalisés, et la sousgravure sous cette métallisation délimitant de façon précise la distance entre les doigts 30 de base et les doigts d'émetteur 20, ce procédé de réalisation du transistor interdigité HBT selon l'invention est dit "par auto-alignement". Le dépôt du métal 12 formant les doigts 30 et le plot de base 31, se fait aussi sur les autres parties du transistor découvertes par le masque Ms, et sur la laque formant ce masque Ms. En particulier ce dépôt vient épaissir la couche de contact 11 d'émetteur. Il y sera conservé car il est favorable d'avoir un contact d'émetteur aussi épais que possible, cette épaisseur diminuant la résistance du contact. Par contre dans la zone du masque Ms, cette couche métallique 12 est éliminée par dissolution de la laque formant le masque (LIFT-OFF). e) La cinquième étape du procédé consiste en la réalisation du contact collecteur. Comme on l'a vu, ce contact peut être réalisé sur la face du substrat opposée à celle qu-i reçoit les autres parties du dispositif. Mais d'une façon préférentielle il sera réalisé sur la même face. A cet effet une gravure des couches est pratiquée dans l'ouverture d'un masque M3 jusqu'à la couche 1 du collecteur. Un dépôt métallique 15 qui peut être identique à celui qui constitue les contacts de base et d'émetteur (12 et 11) peut être effectué avantageusement en surface de cette couche 1 dans cette zone gravée. Le masque M3 est ensuite éliminé (LIFT-OFF). Cette cinquième étape peut être réalisée indifféremment entre la première et la seconde étape comme illustré figures 4a et 4b. Ce procédé de réalisation permet donc de façon simple d'obtenir un transistor HBT à émetteur couvert de germanium (Ge), structure interdigitée, et contacts métalliques non alliés, conforme à l'invention. La figure 9 représente symboliquement les différentes couches formant le dispositif selon l'invention, figurées perpendiculairement par rapport à la représentation de la figure 3, et en partant de la couche supérieure de germanium (Ge). Cependant l'axe des abscisses n'est pas gradué, dans le but de rendre perceptibles les couches d'émetteur de faible épaissseur. D'autre part sur cette figure 9, la courbe I représente les concentrations de dopant n, la courbe Il les concentrations de dopant p, et la courbe ITI la concentration en aluminium (Al). REVENDICATIONS 1. Dispositif semiconducteur du type transistor bipolaire à hétérojonction, comprenant sur un substrat une couche pour former le collecteur et une couche pour former la base, ces couches étant en matériau du groupe iti-, comprenant en outre une couche pour former l'émetteur, cette couche émetteur étant d'une part composée de matériaux dont la largeur de bande d'énergie est supérieure à celle de la couche de base et d'autre part composée de plusieurs couches présentant des concentrations en impuretés différentes, caractérisé en ce que - les différentes couches d'émetteur comprennent d'une part des couches minces en matériau du groupe X Z et d'autre part, surmontant ces dernières, une couche plus épaisse en germanium (Ce) - le contact électrique sur la couche émetteur est réalisé au moyen de couches de métaux non alliés. 2. Dispositif selon la revendication 1, caractérisé en ce que les couches d'émetteur sont au nombre de trois, de composition Al " AlBv dans laquelle A# et BS sont respectivement des éléments du groupe 1=-Y, et couches telles que l'aluminium (Al) présente une concentration croissante dans la première couche, maximale dans la seconde et décroissante dans la troisième. 3. Dispositif selon la revendication 2, caractérisé en ce que le maximum de la concentration d'aluminium dans la composition de la seconde couche d'émetteur atteint une valeur de 20 W environ. 4. Dispositif selon la revendication 3, caractérisé en ce que la couche collecteur est formée de deux couches présentant des concentrations en impuretés différentes. 5. Dispositif selon la revendication 4, caractérisé en ce que - le substrat est en arséniure de gallium (GaAs) semi-isolant - la première couche collecteur est en arséniure de gallium de type n+ à environ 5.1018 impuretés/cm3, d'épaisseur environ 1/um ; - la seconde couche collecteur est en arséniure de gallium de type n à environ 5.1016 à 1017 impuretés/cm3, d'épaisseur environ 0,8/ut ~ - la couche de base est en arséniure de gallium de type p à 1019 impuretés/cm3 d'épaisseur 50 à 100 nm - la première couche d'émetteur est en arséniure de gallium ét d'aluminium de type n à environ 3.1017 impuretés/cm3, d'épaisseur environ 10 nm - la seconde couche d'émetteur est en arséniure de gallium et d'aluminium de type n à environ 1019 à 1020 impuretés/cm3, d'épaisseur environ 30 nm - la troisième couche d'émetteur est en arséniure de gallium et d'aluminium de type n à environ 1019 impuretés/cm3, d'épaisseur environ 20 nm - la quatrième couche d'émetteur en germanium est de type n à 1020 impuretés/cm3, d'épaisseur environ 500 nm. 6. Dispositif selon la revendication 5, caractérisé en ce que des caissons isolants sont réalisés sous les contacts de base pour diminuer les capacités base-émetteur. 7. Dispositif selon l'une des revendications précédentes, caractérisé en ce que les contacts de base et de collecteur sont formés comme le contact d'émetteur, de couches de métaux non alliés, par exemple constituées de la succession de couches de titane (Ti), platine (Pt), et or (Au). 8. Dispositif selon l'une des revendications précédentes, caractérisé en ce que les contacts base et émetteur présentent une structure interdigitée. 9. Procédé de réalisation d'un dispositif selon la revendication 8 caractérisé en ce qu'il comprend les étapes de a) dépôt sur un substrat SI du groupe tII-= de la succession des couch#es, collecteur de base et d'émetteur, se terminant par la couche d'émetteur en germanium (Ge), la première couche collecteur étant réalisée. par implantation d'ions dans le substrat et les autres couches étant réalisées par épitaxie b) formation par gravure de Ce jusqu'à la surface de la troisième couche d'émetteur, d'un MESA de dimensions choisis pour la zone active du transitor et isolation de ce MESA en périphérie par implantation d'ions choisis parmi Be, O, H jusqu'à la première couche collecteur c) délimitation par un masque de la zone du contact émetteur montrant des doigts raccordés à un plot et évaporation sous-vide du métal de contact émetteur, puis élimination du masque d) délimitation par un masque de la zone de contact de base, montrant un plot de base et des doigts raccordés à ce plot, ces doigts étant eux-mêmes délimités par le métal des doigts d'émetteur, gravure des couches d'émetteur en matériau du groupe r ~ r dans l'ouverture de ces masques jusqu'à la surface de la couche de base, implantation d'ions choisis parmi O, Be, H entre les doigts d'émetteurs pour réaliser des caissons isolants sous les doigts de base, et évaporation du métal de contact de base dans l'ouverture de ces masques, puis élimination du masque de base e) Délimitation par un masque du plot de contact de collecteur, gravure des couches dans l'ouverture de ce masque jusqu'à la première couche collecteur, puis évaporation sous vide du métal de contact collecteur dans cette ouverture.