FR 2601504 A1 19880115 FR 8609983 A 19860709 ~DISPOSITIF SEMICONDUCTEUR COMPORTANT UN TRANSISTOR POUR LOGI QUE INTEGREE A INJECTION". La présente invention a pour objet un dispositif semiconducteur comprenant un transistor pour logique intégrée à injection du type comportant une pluralité de collecteurs alignés selon une direction longitudinale avec un injecteur. La conception de tels transistors doit concilier divers impératifs, notamment le gain en courant au niveau des collecteurs et le facteur de mérite, qui est le produit du retard à la propagation du signal par la consommation en puissance de la porte. Pour des faibles courants, le gain au niveau des collecteurs dépend essentiellement du rapport entre la surface efficace des collecteurs et celle des émetteurs, le gain étant d'autant plus élevé que ce rapport est élevé. Le facteur de mérite est sensiblement constant à faible courant et ne dépend que des capacités. A partir d'un certain niveau de courant, le gain au niveau des collecteurs tend à chuter sous l'influence des chutes de tensions produites par la résistance de base. Il suffit en effet pour observer de tels effets que cette chute de tension atteigne seulement quelques millivolts. Il est cependant intéressant de faire travailler les transistors à des courants élevés, de manière à obtenir des vitesses de commutations élevées. Cependant, si les niveaux de courants désirés sont tels que le gain en courant au niveau des collecteurs est trop faible, et en particulier inférieur à i, il en résulte un non fonctionnement des circuits. La présente invention a pour objet d'augmenter le niveau de courant pour lequel le gain au niveau des collecteurs reste élevé, de manière a obtenir un transistor relativement rapide ayant un bon facteur de mérite. Dans ce but le dispositif semiconducteur selon l'invention est caractérisé en ce que la surface des collecteurs du transistor pour logique intégrée à injection croît avec la distance avec l'injecteur. Selon un mode de réalisation préféré, les rapports entre les surfaces des collecteurs sont choisis de manière telle que, pour un courant de fonctionnement nominal donné, les courants des différents collecteurs soient sensiblement identiques. Les transistors peuvent être avantageusement du type dit à collecteurs murés, c'est-à-dire dans lequel les collecteurs sont bordés latéralement par une couche isolante. Les transistors peuvent être avantageusement du type décrit dans la demande de brevet français déposée le 26 mars 1985 par la Demanderesse sous le numéro 85 04472 et dans laquelle le transistor, réalisé dans un corps semi-conducteur, comporte une couche isolante disposée à la surface du semiconducteur, laquelle présente au moins deux fenêtres de contact de collecteur, séparées latéralement par une portion étroite de couche isolante et des électrodes conductrices de collecteur disposés dans lesdites fenêtres de contact, la surface de chacune desdites fenêtres de contact étant entièrement recouverte par une couche de métal combiné avec le matériau du corps semi-conducteur, l'écart entre lesdites électrodes conductrices de collecteur étant supérieur à la largeur de la portion étroite, lesdites électrodes conductrices ne recouvrant de la sorte pas entièrement lesdites fenêtres. L'invention sera mieux comprise à la lecture de la description qui va suivre donnée à titre d'exemple non limitatif en liaison avec les dessins qui représentent - la figure 1, une vue en coupe d'un transistor pour logique intégrée à injection selon l'art antérieur, - la figure 2, une vue en coupe d'un transistor pour logique intégrée à injection selon l'invention, - la figure 3 étant une coupe AA de la figure 2. - la figure 4, une variante de l'invention - la figure 5, une courbe illustrant le gain en courant de chacun des quatre collecteurs du transistor de la figure 1 en fonction du courant - la figure 6, une courbe illustrant le gain en courant de chacun des quatre collecteurs du transistor de la figure 2 en fonction du courant. Selon la figure 1, un transistor pour logique à injection intégrée (I2L) selon l'art antérieur réalisé dans un corps semi-conducteur par exemple en silicium comporte une couche enterrée 1 du type n+ sur laquelle a été réalisée une couche épitaxiale 2 de type n. Cette couche épitaxiale 2 est délimitée sur son pourtour par une couche isolante 5, par exemple en SiO2, qui s'étend jusqu'à la surface supérieure du corps semi-conducteur. Dans la couche épitaxiale 2, a été réalisé par diffusion ou implantation une région de base 3 dans laquelle ont été diffusés ou implantés une pluralité de régions de collecteurs, ici au nombre de 4, à savoir C1, C2, C3 et Cs, ainsi qu'une'région d'injecteur 4 espacée longitudinalement de la région de base.Les contacts électriques Il à 14 respectivement des collecteurs C1 â C4 sont réalisés dans des fenêtres d'une couche isolante 16. Cette couche isolante 16 présente également un contact électrique de base 10 en contact avec la couche de base 3 et un contact électrique d'injecteur 20 en contact avec la couche d'injecteur 4. Dans cette structure, les collecteurs Ci à Cs, tous de même dimension, sont alignés selon une direction longitudinale avec l'injecteur 4. On a représenté également le contact de#base comme étant disposé entre les contacts d'injecteur et de collecteur, mais on comprendra qu'il peut être disposé de manière différente. A faible courant (voir figure 5), tous les collecteurs C1 à Ci ont le même gain en courant Go. Par contre, au fur et à mesure que le courant augmente, le gain baisse progressivement dans chacun des collecteurs, et ced'autant plus rapidement que celui-ci est plus éloigné de l'injecteur. Ce phénomène est dû aux chutes de tensions produites dans la base lorsque celle-ci est parcouru par le courant d'injection. Ce phénomène ne dépend pas de la position du contact de base. Le courant nominal Io est choisi de manière telle que la chute de gain dans les collecteurs ne soit pas trop élevée, ce qui conduit à des transistors peu ou moyennement rapides. La figure 2 représente un transistor selon l'invention dans lequel les mêmes numéros de référence ont été conservés pour les éléments communs 1, 2, 3, 4, 5, 10, 16 et 20. Le transistor présente quatre collecteurs C'1 à C'-4 comportant des contacts électriques respectivement 11' à 14' ménagés dans des fenêtres de la couche isolante 16. La surface de ces collecteurs est d'autant plus grande que leur distance avec l'injecteur 4 est plus grande. Ainsi, le collecteur C'1 qui est le plus proche de l'injecteur, pésente la surface la plus petite, alors que le collecteur C'4, qui est le plus éloigné de l'injecteur présente la surface la plus grande. On notera que ces modifications dimensionnelles n'impliquent pas de modifications dans les profondeurs et les niveaux de dopage. On obtient dans cette nouvelle configuration un réseau de courbes dont l'allure optimisée est donnée à la figure 6. A faible courant, les collecteurs C'1 à C'4 présentent des gains différents directement proportionnels à la surface des collecteurs. Le collecteur C'1 présente le gain le plus faible G'1, et le collecteur C'4 le gain le plus fort G'4. Lorsque le courant de fonctionnement augmente, le gain en courant dans chacun des collecteurs diminue, mais comme les collecteurs ont un gain à faible-courant d'autant plus élevé qu'ils sont plus éloignés de l'injecteur, ce surcroît de gain est de nature à compenser la pente plus forte de décroissance de ces collecteurs. Cette compensation est optimisée lorsque les quatre courbes correspondant aux quatre collecteurs C'1 à C'4 se croisent en un même point pour lequel le gain est voisin de G'1. On en déduit un point de fonctionnement à un courant li relativement élevé permettant d'obtenir un transistor nettement plus rapide que dans l'art antérieur. Cette structure à collecteurs de surfaces croissantes est particulièrement intéressante dans le cas des transis tors réalisés par la technique des collecteurs murés. Cette technique, est illustrée a la figure 5 et consiste à border latéralement chacun des collecteurs C'1 à C'4 par la couche d'oxyde 5. Cette structure présente en effet deux propriétés des gains en courant élevés pour les collecteurs dû au bon rapport entre la surface de jonction de collecteur et de la surface d'émetteur, ainsi qu'une résistance de base relativelent élevé car la couche d'oxyde 5 forme un mur empêchant tout effet de shunt. L'invention est donc particulièrement intéressante dans le cas de transistors à collecteurs murés, car sans dégrader le gain élevé des collecteurs, elle permet de compenser au moins en partie les effets négatifs de la résistance de base. A titre d'exemple, un transistor de l'art antérieur du type à émetteurs murés présente à faible niveau pour ses quatre collecteurs un gain Go = 3,5 et un courant de fonctionnement Io de 1 microampère. Un transistor selon l'invention et sensiblement de même surface présente pour-ses quatre collecteurs des gains G'1 à C'i s'échelonnent entre des valeurs comprises entre 3 et 7 et un courant de fonctionnement I1 de 10 microampères. L'invention s'applique également de manière avantageuse aux transistors pour logique intégrée # injection du type décrit dans la demande 85 04472 déposée le 26 mars 1985 par la Demanderesse . Un tel transistor est décrit à lafigure 4. Un tel transistor modifié selon l'invention comporte un émetteur 41 constitué par le substrat proprement dit, une diffusion formant base 42 et des collecteurs C'1 à C's de surfaces croissantes qui peuvent être diffusés ou implantés à travers des fenêtres 43 de la couche isolante 16. Les fenêtres 43 sont séparées par des régions étroites 45 de la couche isolante 16, et recouvertes par une couche de métal combiné 46, par exemple du PtSi. Pour améliorer le gain des transistors, on veut que le rapport entre la largeur du collecteur et celle de la ré gion isolante étroite soit élevé, et étant donné que la valeur de la résistance de contact collecteur n'a pas besoin d'être optimisée, on peut éventuellement donner aux métallisations 12' à 14' une largeur inférieure à celle de leurs fenêtres correspondantes 63, donc en acceptant un recouvrement seulement partiel des fenêtres 43 par des métallisations 12' à 14' adjacentes. Si on désigne par A la tolérance de positionnement des métallisations par rapport aux fenêtres et par B l'écart minimal entre deux métallisations permis par le procédé, et pour un procédé dans lequel A > B > 2A, la largeur E d'une région étroite peut être supérieure ou égale à seulement 2A-B , ce qui conduit en pratique à choisir la valeur minimale C permise par les méthodes de photogravure soit environ 2 microns. L'invention s'applique de manière avantageuse à un tel type de transistor, car la diminution des dimensions des régions étroites 45 permet d'augmenter la surface des collecteurs et donc de mieux tirer parti de leur gain. L'invention ne se limite pas aux modes de réalisations décrits et représentés. Elle s'applique notamment aux transistors ne présentant pas de couche enterrée, par exemple ceux réalisés sur substrat GaAs. REVENDICATIONS 1. Dispositif semi-conducteur comprenant un transistor pour logique intégrée à injection du type comportant une pluralité de collecteurs alignés selon une direction longitudinale avec un injecteur caractérisé en ce que la surface des collecteurs croit avec la distance avec l'injecteur. 2. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que les rapports entre les surfaces des collecteurs sont choisis de manière telle que, pour un courant de fonctionnement nominal donné, les courants des différents collecteurs soient sensiblement identiques. 3. Dispositif selon une des revendications 1 ou 2 caractérisé en ce que les collecteurs sont bordés latéralement par une couche isolante. 4. Dispositif selon une des revendications précédentes caractérisé en ce que le transistor, réalisé dans un corps semi-conducteur, comporte une couche isolante disposée à la surface du semiconducteur, laquelle présente au moins deux fe nêtres de contact de collecteur, séparées latéralement par une portion étroite de couche isolante et des électrodes conductrices de collecteur disposés dans lesdites fenêtres de contact, la surface de chacune desdites fenêtres de contact étant entièrement recouverte par une couche de métal combiné avec le matériau du corps semi-conducteur, l'écart B entre lesdites électrodes conductrices de collecteur étant supérieur à la largeur E de la portion étroite, lesdites électrodes conductrices ne recouvrant de la sorte pas entièrement lesdites fenôtres.