FR 2593624 A1 19870731 FR 8601377 A 19860131 PROCEDE D'OPTIMISATION DE LA MEMORISATION DE SIGNAUX VIDEOS DANS UN TRANSFORMATEUR NUMERIQUE D'IMAGES, ET TRANSFORMATEUR NUMERIQUE D'IMAGES METTANT EN OEUVRE UN TEL PROCEDE La pressente invention a pour objet un procédé d'optimisation de la mémorisation de signaux vidéos dans un transformateur numérique d'images. Elle a également pour objet un transformateur numérique d'images, souvent appelé TDI (pour Transformateur Digital d'Images), utilisant ce procedé. On rappelle qu'un TDI est un dispositif qui admet une information vidéo exprimée en coordonnées polaires pour permettre de la visualiser sur un écran à balayage en mode télévision. Une telle information peut-être par exemple le signal vidéo reçu par un radar : ce signal est affecté à chacune des directions successives de l'antenne radar, repérées angulairement (Gi) par rapport à une direction de référence (en général le Nord), et il est visualisé le long des rayons d'un même cercle, ayant pour centre le centre radar (CR); l'information ainsi visualisée sur un rayon est appelée "radiale".Pour remplir cette fonction, un TDI comporte principa lement: - des moyens de numérisation de l'information incidente; - des moyens de mémorisation de cette information numérisée, appelés "mémoire image" et contenant à tout instant l'image telle qu'elle doit être visualisée sur écran, un certain nombre de bits de cette mémoire étant affectés à chacun des points de l'écran, appelés "pixels", considérés comme distincts; - des moyens de conversion de coordonnées: en effet, une information à visualiser sur un écran de type télévision doit être exprimée en coordonnées cartésiennes; - des circuits dits de rémanence artificielle, assurant un vieillissement de l'information mémorisée selon une loi prédéfinie. Lorsque la quantité d'informations à visualiser devient importante, ce qui est le cas par exemple lorsque la vitesse de rotation de l'antenne radar augmente, il se pose un problème au niveau des temps d'accès à la mémoire image: en effet, cette mémoire doit être de grande capacité, ce qui exclut pour des raisons économiques l'utilisation de mémoires très rapides. La charge en accès mémoire est la suivante: - lecture de la mémoire, à un rythme imposé par l'écran à balayage télévision; - rafraîchissement de la mémoire, en général imposé par les technologies utilisées pour les mémoires de grande capacité; - écriture du signal vidéo dans la mémoire. En outre, dans un TDI, le processus de conversion se fait le long des radiales et, au voisinage du centre radar, il apparaît que les, points convertis sont extrêmement proches les uns des autres et tombent souvent sur le même pixel, ce qui multiplie les accès mémoires. A titre d'exemple, pour un écran carré de 1024 x 1024 pixels, si on a une image (centrée) comportant 8192 radiales par tour d'antenne, chaque radiale comportant 512 points, on voit que l'écriture d'une image nécessite 8192 x 512 * 4.106 accès par tour, alors que l'écri- ture de 1024 x 1024 pixels ne nécessite en principe qu'environ accès par tour. Une solution consisterait à permettre l'accès à plusieurs pixels en parallèle pour l'écriture dans la mémoire image. Toutefois, du fait que les points incidents n'ont pas une structure régulière par rapport à l'organisation de la mémoire, un tel parallélisme est assez difficile et assez lourd à mettre en oeuvre. Une autre solution consiste à interposer une mémoire intermédiaire, dite mémoire de blocs, entre l'information incidente et la mémoire Image. L'organisation de cette mémoire intermédiaire est identique à celle de la mémoire image mais les pixels adjacents sont en outre regroupés en pavés, ou blocs, et ces blocs sont transférés en parallèle dans la mémoire image lorsqu'ils sont totalement remplis, ce qui permet d'alléger la charge en écriture de la mémoire image. Le problème que se propose de résoudre l'invention est le dimensionnement et l'organisation d'une telle mémoire de blocs. La présente invention a donc pour objet un procédé d'optimisation de la mémorisation des signaux vidéos dans un TDI, qui consiste à utiliser une mémoire de blocs: - où les pixels seront inscrits au fur et à mesure que le signal vidéo radar est reçu et les coordonnées converties dans un repère cartésien; - dont la taille est très inférieure à la taille de la mémoire image, égale au minimum à 4N blocs si la mémoire image en contient N2, les mêmes blocs étant ré-utilisés plusieurs fois lors d'un même tour d'antenne selon le processus suivant: les blocs de la mémoire de blocs sont regroupés en 2N paires, l'un des blocs d'une paire étant lu en parallèle à destination de la mémoire image pendant que l'autre bloc reçoit l'information incidente; en outre, si on considère les losanges concentriques que forment l'ensemble des pavés de l'écran, les blocs d'une même paire sont affectés à un même losange de la façon suivante à un instant donné, la radiale en cours de mémorisation traverse un pavé de rang i sur un losange donné; l'information correspondante est écrite dans le premier des blocs de la paire affectée à ce losange; pendant ce temps, le deuxième bloc de la paire est en lecture; lorsque la lecture est terminée, ce deuxième bloc est disponible pour recevoir l'information qui sera mémorisée lorsque les radiales traverseront le pavé suivant, de rang i+l, du même losange.A ce rnoment, le premier bloc sera lu, etc... D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les dessins annexés, qui représentent: - la figure 1, le schéma synoptique d'un TDl; - la figure 2, le schéma synoptique d'un TDI comportant une mémoire de blocs; - la figure 3, un schéma explicatif de l'organisation de la mémoire de blocs selon l'invention; - la figure 4, un premier mode de réalisation du TDI selon l'invention; - la figure 5, un mode de réalisation d'un des éléments de la figure précédente; - la figure 6, un mode de réalisation d'un autre élément de la figure 4 - la figure 7, un mode de réalisation du TDI selon l'invention comportant un ensemble de variantes susceptibles d'être mises en oeuvre indépendamment. Sur ces différentes figures les mêmes références se rapportent aux mêmes éléments. Le TDI représenté sur le synoptique de la figure 1 comporte principalement: - un moniteur de télévision 7, sur lequel les informations radar sont visualisées; - une mémoire image 4, contenant sous forme numérique l'image qui sera affichée sur le moniteur 7 - un ensemble 1 de circuits de traitement des signaux vidéos provenant du radar et reçus par le TDI; cet ensemble comporte principalement un circuit d'échantillonnage du signal analogique reçu, qui assure sa conversion numérique, et une mémoire 10, dite mémoire radiale, qui contient successivement les différentes radiales; en général, ensemble contient deux mémoires radiales travaillant alternativement en écriture et en lecture; pour simplifier, on ne parlera globalement, dans la suite de la description, que de la mémoire 10; l'ensemble 1 peut comporter en outre des circuits de mélange de la vidéo radar incidente avec d'autres signaux à afficher sur l'écran 7; - un ensemble 3 assurant la conversion des coordonnées polaires en coordonnées cartésiennes; à cet effet, l'ensemble 3 reçoit la valeur de l'angle g il assure l'adressage en écriture de la mémoire image 4, L'ensemble 1 fournissant, par l'intermédiaire d'un ensemble 2, l'information vidéo à inscrire en mémoire image 4 en synchronisme avec l'adressage;; - un ensemble 2 de circuits de rémanence artificielle, qui a donc pour rôle de créer pour les informations numériques mémorisées-dans la mémoire 4, pour lesquelles il n'existe pas de modifications dues au vieillissement, un effet de rémanence comparable à celui qui est produit sur un tube rémanent où la brillance d'un point commence à décroître dès qu'il est inscrit; - un ensemble 5 de circuits de lecture en mode télévision, assurant l'adressage en lecture de la mémoire image 4 ; - un ensemble 6 de circuits de sortie en mode télévision, qui reçoit l'information contenue dans la mémoire image 4 telle qu'adressée par l'ensemble 5, en assure la conversion numériqueanalogique pour engendrer un signal vidéo télévision destiné au moniteur 7, ainsi que la génération des signaux de synchronisation de télévision classiques. Les ensembles de circuits représentés sur la figure 1 travaillent sous la commande et la synchronisation d'un circuit central de commande, non représenté, réalisé par exemple à l'aide d'un microprocesseur, qui reçoit à la fois les signaux de vidéo radar et les signaux de rotation de l'antenne. La figure 2 représente un schéma synoptique partiel d'un TDI comportant une mémoire de blocs. Sur cette figure, on retrouve la mémoire radiale 10, l'ensemble de conversion de coordonnées 3, l'ensemble de rémanence 2 et la mémoire image 4 de la figure précédente. Ce synoptique comporte de plus une mémoire de blocs 8, interposée entre la mémoire radiale 10 et l'ensemble de rémanence 2. Elle a pour fonction, ainsi qu'il est mentionné plus haut, de mémoriser la vidéo au fur et à mesure de sa réception et des conversions de coordonnées correspondantes, selon une structure telle, proche de celle de la mémoire image 4, que des blocs correspondant à des pavés de pixels adjacents puissent être transmis en parallèle à la mémoire image 4, via les circuits de rémanence 2. Le TDI comporte alors également des circuits d'adressages 9 chargés d'élaborer, à partir des coordonnées x et y des points successifs des radiales, fournies par l'ensemble de conversion 3: - les adresses en écriture de la mémoire de blocs 8, c'est-àdire déterminer le numéro du bloc qui se trouve en écriture; - les adresses en lecture de cette même mémoire de blocs; - l'adresse dans la mémoire image où doit être écrit le bloc qui est en lecture dans la mémoire de blocs. En outre, ainsi qu'il a été mentionné ci-dessus, une des raisons de la surcharge en accès de la mémoire image vient du fait qu'un même pixel est adressé plusieurs fois lors d'un même tour d'antenne par plusieurs radiales successives, dans les zones proches du centre radar. Un des avantages de l'insertion de la mémoire de blocs 8 est de permettre d'éviter ces accès multiples à la mémoire image pour un même pixel; cela est réalisé en opérant un regroupement au niveau de la mémoire de blocs des informations incidentes correspondant à un même pixel, et ce avant tout transfert à la mémoire image. Pour cela, les radiales incidentes, venant de la mémoire radiale 10, passent par un circuit de regroupement 11 avant d'atteindre la mémoire de blocs 8.Le circuit de regroupement 11, à réception de chacun des points de la radiale incidente, reçoit simultanément l'information éventuellement déjà stockée dans la mémoire de blocs pour le pixel considéré; on effectue alors un regroupement de ces informations, incidente et déjà mémorisée, en général par une fonction maximum. C'est l'information vidéo regroupée qui sera inscrite dans la mémoire blocs en lieu et place de la radiale incidente. La figure 3 est un schéma expliquant la correspondance retenue entre les blocs de la mémoire de blocs 8 et les blocs de la mémoire image 4. Sur la figure 3, on a représenté un repère orthonormé x y d'origine CR, centre radar. A partir du centre radar, la zone couverte par le radar est divisée en pavés, ordonnés en lignes et colonnes et comportant chacun le même nombre de pixels. A titre d'exemple, la description ci-après sera faite dans le cadre de pavés carrés comportant A2 pixels chacun. Ces pavés ont leurs côtés respectivement parallèles aux axes x et y. On suppose que l'écran télévision (7 sur la figure 1) comporte (N.A) pixels, c'est-à-dire N2 pavés. La mémoire image 4 devra donc avoir une capacité de (N.A)2 mots de ç bits chacun, si p est le nombre de bits affectés à chaque pixel.On rappelle également que la partie de la zone couverte par le radar qui est visualisée sur l'écran n'est pas forcément centrée sur le centre radar CR. On a fait apparaître en pointillés sur la figure 3 un ensemble de "losanges" repérés Lg, Ll...Li...LN..., le premier (Lg) étant confondu avec l'origine CR. On peut considérer que les différents pavés de la figure 3 forment des losanges concentriques L0... LN, les différents pavés étant reliés à leur losange par l'un de leurs sommets. Les pavés sont repérés ci-après par le numéro du losange auquel ils appartiennent, affecté alternativement d'un indice A ou B pour les raisons exposées ci-après. Les pavés de pixels de l'écran correspondent à des blocs de bits en mémoire qui, pour simplifier, seront repérés par la même référence. On a également représenté une radiale Rj faisant avec 11axe y un angle g. Ainsi qu'il a été dit ci-dessus, un bloc correspondant à un pavé traversé par une radiale R. (par exemple le pavé LiB sur la figure) ne doit être transféré à la mémoire image que lorsque les radiales ne traverseront plus le pavé LiB; cela est vérifié dès que l'angle 8. atteint le pavé qui lui est adjacent, à 450 vers le bas à droite pour le premier quadrant par exemple, c'est-à-dire le pavé LiA qui lui est adjacent sur le même losange (Li). En mémoire de blocs, a première inscription dans le bloc suivant (LiA) pourra donc déclencher la lecture du bloc précédent (LiB) d'un même losange (Li). Par ailleurs, lorsque le contenu du bloc en lecture (LiB par exemple) est intégralement transféré à la mémoire image 4, ce dernier bloc peut être ré-utilisé pour un autre pavé. Le pavé choisi est précisément celui dans lequel une écriture déclenche la lecture du bloc LiA. Selon l'invention, les blocs de la mémoire de bloc sont donc regroupés en paires (indice A, indice B), chacune des paires étant affectée à un losange distinct (Li), l'un des blocs de la paire (LiA par exemple) étant lu en parallèle à destination de la mémoire image pendant que l'autre bloc (LiB) reçoit l'information incidente, et les blocs étant alternativement utilisés pour reconstituer les différents pavés d'un même losange. Conventionnellement, pour un angle Gj positif et voisin de zéro, les blocs sont de type A.De la sorte, le type (A ou B) d'un bloc en écriture est uniquement fonction de x. Le nombre maximum de losanges qui peuvent traverser un écran dont le côté est égala N pavés, est égal à 2N-2. Ainsi qu'on l'a montré ci-dessus, la mémoire de blocs doit contenir deux blocs pour chacun des losanges, ce qui fait un nombre minimum de blocs, pour la mémoire de blocs, de 4N-4, qu'on peut arrondir à 4N. I1 apparaît que la taille de la mémoire de blocs est donc très inférieure à celle de la mémoire image (N2 blocs). En ce qui concerne la taille des pavés (A2 pixels chacun), son choix est le résultat d'un compromis entre différents paramètres. Tout d'abord, la taille de la mémoire de blocs, en pixels, est égale à B=4NxA2; si on désigne par E la dimension du côté de l'écran (toujours en pixels), on a N=E/A d'où B=4EA. La taille de la mémoire des blocs croit donc comme A, c'est-à-dire comme celle des pavés. De plus, pour pouvoir transférer les A pixels en parallèle de la mémoire de blocs à la mémoire image en un seul accès mémoire image, cette dernière doit en général comporter A2 boîtiers adressables indépendamment. Ces deux aspects conduisent à limiter la taille des pavés. En outre, les blocs n'étant transmis à la mémoire image qu'une fois complètement remplis, il se produit un retard à la visualisation qui est fonction de la taille des pavés (il augmente avec la taille des pavés) et, à taille donnée, de la distance du pavé au centre radar (il est maximum vers le centre radar). Ce retard conduit également à limiter la taille des pavés. Toutefois, pour minimiser cette dernière limitation, deux solutions sont possibles. La première consiste à découper les blocs en sous-blocs et, dans les zones proches du centre radar, à appliquer le processus de lecture-écriture décrit plus haut aux sous-blocs et non plus aux blocs. La deuxième solution consiste à utiliser plusieurs mémoires de blocs distinctes, chacune ayant des blocs de taille différente et concernant une zone particulière de l'écran: la taille des blocs diminue vers le centre radar.Dans un but de simplicité, les zones sont alors formées de carrés emboîtés, centrés sur CR. L'image finale est ensuite formée dans la mémoire image en employant le principe des médaillons, décrit plus loin. La deuxième solution plus performante que la première, mais demande davantage de boîtiers de mémoire. Au contraire, le nombre d'adresses des blocs étant égal à 4 N et donc inversement proportionnel au côté (A) des pavés, pour limiter le nombre d'adresses, on est conduit à ne pas donner une trop petite taille à ceux-ci. De plus, dans le même sens, des blocs de trop petite taille limitent les possibilités d'excentrement de la partie visualisée. En effet, des images très excentrées sont formées de portions de radiales très distantes les unes des autres; or, un fonctionnement correct du processus décrit ci-dessus nécessite que tous les pavés soient traversés par au moins une radiale, ce qui n'est plus le cas lorsque la distance entre deux radiales, en x par exemple, devient trop grande par rapport au côté A du pavé, c'est-à-dire en pratique voisine de A. La figure 4 représente un mode de réalisation du TDI selon l'invention. Sur cette figure, on retrouve des éléments de la figure 2, à savoir la mémoire radiale 10, le circuit de regroupement 11, la mémoire blocs 8, l'ensemble de conversion de coordonnées 3 et l'ensemble d'adressages 9. Le synoptique de la figure 4 comporte en outre un ensemble de mémoires tampons du type FIFO (pour First In First Out en anglais), l'une (21) interposée sur le parcours de la vidéo entre la mémoire blocs 8 et les circuits de rémanence 2 et l'autre (22), sur le parcours des adresses entre l'ensemble 9 et la mémoire image 4. En effet, ainsi qu'il l'a été mentionné plus haut, la mémoire image est lue selon des cycles imposés par l'affichage en mode télévision; elle doit également subir des cycles de rafraîchissement et, dans le temps restant, elle peut admettre en écriture les blocs en provenance de la mémoire bloc. C'est donc la mémoire image qui impose le rythme de son écriture. Toutefois, I'organisation du procédé de mémorisation par blocs décrit ci-dessus ne tient pas compte des impératifs de la mémoire image. II est donc nécessaire de disposer de mémoires tampons: conformément à ce qui est dit ci-dessus, lorsque l'écriture d'un bloc de la mémoire 8 est terminée, celui-ci est lu à destination de la mémoire FIFO 21 ou il est mémorisé en attendant d'être transféré vers la mémoire image 4, via les circuits de rémanence 2, lorsque celle-ci est disponible.De même pour les adresses, élaborées selon un processus décrit ciaprès. L'ensemble d'adressages 9 comporte un premier circuit, repéré 91, qui assure l'adressage en écriture et lecture des blocs de la mémoire 8 à partir des coordonnées x et y fournies par l'ensemble de conversions de coordonnées 3. Comme on l'a vu ci-dessus (figure 3), la mémoire blocs 8 doit être constituée au minimum de deux parties distinctes (deux boîtiers), l'une contenant les blocs de type A et l'autre contenant les blocs de type B. Dans chacun de ces boîtiers, l'adresse d'un bloc est la même: elle est constituée par le numéro du losange auquel il appartient.Ce numéro est donné par l'expression suivante: L=X+Y avec: X = x/A Y = y/A, x et y étant les coordonnées d'un point exprimées par rapport au centre radar CR et A étant le nombre de pixels de chacun des côtés d'un bloc; X et Y expriment donc les coordonnées d'un bloc par rapport à CR, ou plus précisément les coordonnées d'un point caractéristique de ce bloc, dit point de base: celui de ses sommets qui est situé sur le losange auquel il appartient. Le circuit 91 assure donc le calcul de l'expression L. Selon une variante de réalisation, étant donné que le nombre maximal de losanges traversant un écran carré de N2 pavés est égal à 2N - 2, on peut exprimer l'adresse du pavé modulo 2N pour simplifier; l'adresse en mémoire de bloc sera alors: L = X + Y (mod. 2N) Le circuit 91 fournit en outre un bit noté LA/LB qui a pour valeur 1 par exemple lorsque le système procède à l'écriture dans un bloc de type A et pour valeur 0 lorsqu'il procède à l'écriture dans un bloc de type B. Ce bit est adressé notamment à la mémoire blocs 8, pour valider les ordres d'écriture et de lecture alternativement pour les boîtiers contenant les blocs de type A et de type B, respectivement. L'ensemble 9 comporte encore un circuit 93, qui reçoit également les coordonnées x et y, ou seulement les bits de poids faible de celles-ci, et fournit l'adresse dans le bloc de chacun des pixels à mémoriser, à l'intention de la mémoire 8. La transmission d'un bloc de la mémoire blocs 8 à la mémoire image 4, via les mémoires tampons 20, consiste en: - la transmission de l'information vidéo de chacun des A2 pixels du bloc; la transmission s'effectue en parallèle et permet de bénéficier au niveau de la mémoire image de la structure organisée des blocs; - la transmission des coordonnées du bloc considéré dans l'écran TV ; ce calcul est fait par un circuit 92 de Pensemble 9. A cet effet, le circuit 92 reçoit les coordonnées x et y précédentes, ainsi que les coordonnées du centre de l'écran C e par rapport au centre radar CR et que l'information du quadrant auquel appartient le bloc en lecture. Le circuit 92 calcule alors les coordonnées Xexc, Yexc du bloc considéré dans l'écran, exprimées par rapport au centre écran Ce A titre d'exemple, on a pour le premier quadrant: X exc = XE + 1 - xe Yexc = YE + 1 - Ye avec (XE, YE) coordonnées du point de base du bloc en écriture par rapport au centre radar et (xe, ye) coordonnées du centre écran Ce On procède de façon analogue pour les autres quadrants.Au passage des axes de coordonnées, on a par exemple pour la partie positive de l'axe x: Xexc = XE - xe exc = XE - Xe Yexc = De même pour le passage des autres axes de coordonnées. Toutefois, ce qui précède, avantageux par sa simplicité, n'est possible que si on a tenu compte du quadrant pour inscrire la vidéo dans les blocs; dans le cas contraire, une rotation des blocs à la lecture est nécessaire, avant transmission à la mémoire image. Dans un mode de réalisation préféré, on tient donc compte du quadrant pour inscrire la vidéo dans les blocs; cela est fait au niveau du circuit 93, qui reçoit à cet effet l'information de quadrant Q. Sur la figure 4, on a encore représenté un circuit 12 de chronométrie de la mémoire blocs 8 qui, commande le calcul des coordonnées écran par le circuit 92, l'écriture et la lecture, alternativement, dans les deux boîtiers de la mémoire blocs 8, ainsi que l'écriture dans les mémoires FIFO 20, par l'intermédiaire d'un circuit 14 décrit ci-après. Enfin, on a encore représenté sur la figure 4 un circuit 13 de chronométrie de la mémoire image qui, outre la commande écriture et lecture de la mémoire image, commande également la lecture des mémoires FIFO 20. Les circuits de chronométrie 12 et 13 sont réalisés de façon classique, à l'aide d'horloges et de circuits logiques, et synchronisés par le microprocesseur assurant le contrôle de l'ensemble du TDI. On a décrit ci-dessus le regroupement des signaux vidéos correspondant à un même pixel. Ce regroupement implique que la vidéo incidente soit comparée à la vidéo mémorisée dans la mémoire blocs 8 si, et seulement si, il ne s'agit pas de la première écriture relative au pixel considéré. S'il s'agit de la première écriture, celleci doit être faite directement, sans comparaison. A cet effet, deux solutions sont possibles: soit on mémorise le fait, pour chaque pixel, qu'une première écriture a été réalisée, ce qui nécessite des moyens de mémorisation; soit on procède à la remise à zéro de chaque bloc après sa lecture. Cette dernière solution, schématisée par le bloc 14 de la figure 4 est décrite ci-après en relation avec la figure 5. Le bloc 14 comporte une mémoire 23, adressée par le bloc 91 (adresse L) et qui contient le bit LA/LB, pour chacun des losanges; ce bit lui est fourni également par le bloc 91 de la figure 4. A chaque top fourni par le bloc de chronométrie 12, le contenu de la mémoire 23 pour le losange considéré est lu puis il y est inscrit la nouvelle valeur du bit LA/LB. La valeur incidente LA/LB ainsi que la valeur mémorisée de ce même bit sont envoyées à deux circuits logiques 24 et 25. Lorsque ces deux bits sont différents, ce qui veut dire que la vidéo incidente est inscrite dans un nouveau bloc (LB par exemple), le circuit 25 envoie un signal de commande d'une part vers la mémoire de bloc 8 pour que le bloc correspondant à l'adresse L soit lu à destination des mémoires FIFO 20 et, d'autre part, à destination de ces memoires 20 afin qu'elles admettent en écriture le contenu en cours de lecture de la mémoire 8.Au contraire, lorsque les bits LA/LB sont égaux, ce qui veut dire que la vidéo incidente est toujours inscrite dans le même bloc (LA dans l'exemple précédent), la lecture du bloc LB ayant déjà été opérée, on procède à la remise à zéro du bloc Lob; à cet effet le circuit 24 délivre un signal de remise à zéro à destination de la mémoire de blocs 8. La figure 6 représente un mode de réalisation de l'ensemble de conversion de coordonnées 3 des figures précédentes. Cet ensemble a donc pour fonction de fournir des coordonnées cartésiennes (x et y) à partir de l'angle a que fait le faisceau radar avec la direction de référence (le Nord). Le principe utilisé est celui de l'accumulation: en partant par exemple du point le plus proche du centre radar CR, dont les coordonnées sont fournies au bloc 3 (entrée "init."), on calcule successivement les coordonnées de chacun des points d'une même radiale. Deux méthodes sont connues: I'accumulation en sinus-cosinus et l'accumulation en tangente. A titre d'exemple, on décrit ci-après l'accumulation en tangente. Dans ce cas, il faut distinguer selon que l'angle a est inférieur ou supérieur à n/4 dans le premier quadrant, J et symétriquement dans les autres: - si 0 - si 450 A cet effet, l'ensemble 3 comporte: - une table 33 des différentes valeurs des tangentes de chacun des angles 9j définissant respectivement les radiales; cette table est constituée de préférence par une mémoire, adressée par exemple les valeurs successives (j) de l'angle G - un premier accumulateur 35, chargé d'élaborer la coordonnée à laquelle il faut faire subir une accumulation en tg X, c'est-à-dire x dans un demi-quadrant et y dans l'autre demi-quadrant d'un même quadrant, (cf. expressions (1) et (2) ci-dessus); cette coordonnée est notée V; à cet effet, I'accumulateur 35 reçoit de la table précédente (33) la valeur tg a ainsi que la valeur d'initialisation, c'est dire la coordonnée (notée VO) du premier point de la radiale visualisée; l'accumulateur 35 est constitué par un additionneur 42 entouré d'un registre d'entrée 41, recevant pour chaque radiale la valeur de tg a, et d'un registre de sortie 43; ce dernier registre reçoit la coordonnée initiale VO sa sortie, d'une part, fournit la coordonnée V courante le long de la radiale pendant les accumulations et, d'autre part, est dirigée également vers l'additionneur 42; - un deuxième accumulateur 34, chargé d'élaborer l'autre coordonnée, notée U, à laquelle il faut faire subir une accumulation égale à +1, c'est-à-dire y dans le premier demi-quadrant et x dans le deuxième demi-quadrant du premier quadrant; ce deuxième accumulateur peut être constitué simplement par un compteur, recevant comme valeur initiale la coordonnée (Uo) du premier point de la radiale; - un ensemble de circuits 36, recevant les coordonnées U et V élaborées par les accumulateurs 34 et 35, ainsi que l'information du demi-quadrant auquel appartient l'angle a considéré, ce qui lui permet d'élaborer les coordonnées cartésiennes (x et y) des points de la radiale par rapport au centre radar L'ensemble des circuits du bloc 3 représenté sur la figure 6 est, comme mentionné plus haut, commandé et synchronisé par le dispositif de commande du TDI, qui assure notamment les commandes d'accumulation et la fourniture des valeurs initiales. La figure 7 représente un schéma synoptique général du TDI selon l'invention, comportant par rapport à la figure 4 un certain nombre de variantes susceptibles d'être mises en oeuvre indépendamment les unes des autres. Sur la figure 7, on retrouve les différents éléments de la figure 4, à savoir: - L'ensemble de regroupement il - la mémoire blocs X, subdivisée en deux boîtiers, 81 et 82, contenant respectivement les blocs de type A et de type B; - l'ensemble 9 d'adressages; - l'ensemble 20 de mémoires FIFO; - les chronométries 12 et 13. I1 est à noter que les coordonnées reçues par l'ensemble 9 ne sont plus x et y mais U et V, l'élaboration des premières à partir des secondes étant ici intégrée à l'ensemble 9. A ces éléments a été ajouté tout d'abord une mémoire 1f, dite mémoire de zone. Cette mémoire est utilisée dans le cas ou l'on désire former des "médaillons" sur l'écran. On rappelle qu'on entend par "médaillon" une partie de la zone de couverture du radar, appartenant ou n'appartenant pas à l'image visualisée sur l'écran, qui est agrandie par rapport à cette image; cette possibilité est par exemple utilisée lorsque l'opérateur souhaite examiner un détaii particulier. Pour former ces médaillons sur l'écran, la mémoire de zone 15 reçoit les coordonnées du bloc en écriture, ainsi que l'indication d'appartenance ou non appartenance à l'image à visualiser du bloc en lecture (flèche 150 en provenance du dispositif de commande du TDI). En outre, un circuit ET 16 est interposé sur la commande de lecture de la mémoire blocs 8 et d'écriture des mémoires FIFO 20, commande en provenance du bloc de chronométrie 12. Une entre de cette porte ET 16 est reliée a la sortie de la mémoire de zone 15 de la sorte, un bloc susceptible d'être lu dans la mémoire blocs ne peut effectivement l'être, à destination des mémoires FIFO, que s'il est reconnu par la mémoire de zone 15 comme devant appartenir à l'image finalement visualisée. Enfin, pour former un maximum de m médaillons sur l'écran, il est nécessaire de disposer de m circuits supplémentaires tels que le circuit 92, leur commutation étant également assurée par le disposi- tif de contrôle du TDI (flèche 151). Par ailleurs, une mémoire de zone est nécessaire, même en l'absence de médaillon, lorsque l'image visualisée sur l'écran ne constitue qu'une partie de la zone couverte par le radar, pour pouvoir déterminer de même si un bloc susceptible d'être lu en mémoire blocs doit appartenir ou non à l'image formée sur l'écran. Le schéma de la figure 7 a également été modifié par rapport au schéma de la figure 4 pour permettre l'homogénéisation de l'image par remplissage (également appelée dans la littérature anglo-saxonne "pixel filling"). On rappelle que lorsque le processus de conversion de coordonnées et/ou de visualisation est quantifié, comme c'est le cas pour un TDI, il peut arriver que la conversion fasse apparaître des tâches sombres au milieu d'une zone lumineuse, notamment dans les parties éloignées du centre radar. Cet aspect "mité" de l'image est corrigé en "remplissant" les tâches sombres, c'est-à-dire en leur affectant une luminosité non nulle. Selon l'invention, on réalise ce remplissage au niveau de la vidéo reçue en coordonnées polaires, en crééant des radiales fictives entre les radiales réelles et en leur affectant un chacune un signal vidéo fonction du signal vidéo des radiales réelles voisines et, de préférence; le signal vidéo des points des radiales réelles voisines qui sont situées au même module que le point fictif. Ces radiales fictives sont ensuite converties en coordonnées cartésiennes et viennent remplir les pixels précédemment non atteints. Outre des circuits spécifiques à la génération des radiales fictives et à leur conversion, une telle fonction de remplissage nécessite par rapport au schéma de la figure 4 tout d'abord un dédoublement de la fonction de regroupement 11. On a représenté sur la figure 7, à l'intérieur de l'ensemble 11, un premier bloc 111 qui est affecté au regroupement de la vidéo réelle (IR) et un second bloc 112 qui reçoit d'une part, comme le bloc précédent, la vidéo mémorisée dans la mémoire blocs 8 mais qui reçoit, d'autre part, non plus la vidéo réelle incidente mais la vidéo élaborée par la fonction de remplissage, notée IF. La vidéo regroupée, qu'elle provienne des radiales réelles ou des radiales fictives de remplissage, est dirigée comme précédemment pour mémorisation vers la mémoire blocs 8. Toutefois, afin de permettre le traitement simultané des radiales réelles et des radiales fictives, les signaux vidéos à écrire devant, à un instant donné, se trouver dans des boîtiers différents, on peut être amené à subdiviser la mémoire blocs 8 en une pluralité de boîtiers de contenance moindre, organisés en diagonale. Par ailleurs, un bloc ne doit être transféré à la mémoire image, via les mémoires FIFO, que si les radiales réelles et les radiales fictives de remplissage l'ont quitté. Cette vérification est réalisée par un circuit de comparaison 17, qui reçoit les coordonnées élaborées par le système de conversion de coordonnées pour les différentes radiales réelles et fictives et qui fournit ou non une autorisation de transfert au circuit ET 16, en fonction du résultat de la comparaison. Plus précisément, dans le cas où on calcule les coordonnées par la méthode d'accumulation en tangente décrite cidessus, on constate que la radiale réelle et la radiale fictive ont une coordonnée identique: la coordonnée U, qui est indépendante de l'angle polaire a Il suffit alors de comparer entre elles les coordonnées VR de la radiale réelle et VF de la radiale fictive et, plus précisément, l'un des bits de cette coordonnée, pour savoir si les deux points considérés appartiennent ou non à un même bloc; c'est ce qui est fait par le circuit 17, qui est un circuit logique le résultat de la comparaison est noté LR = LF. Cette information LR = LF est également transmise à l'ensemble 14 de remise à zéro des blocs de la mémoire 8 afin d'inhiber l'écriture de l'information LA/LB en mémoire 23 lorsque les radiales IF et IR n'appartiennent pas au même pavé. En effet, dans ce cas, la lecture du bloc en mémoire 8 a été inhibée et il faut inhiber corrélativement la remise à zéro du bloc concerné. L'avantage de cette configuration est la légèreté de mise en oeuvre de la fonction remplissage qui, en particulier, n'augmente pas le nombre de blocs à transmettre à la mémoire image, bien que le nombre de radiales soit augmenté. Ce qui est décrit ci-dessus est nécessaire dans le cas où on désire réaliser un remplissage "synchrone", c'est-à-dire lorsque les radiales réelles et les radiales fictives sont transmises simultanément à la mémoire image. Au contraire, lorsque les radiales, réelles ou fictives, sont envoyées les unes après les autres à la mémoire image (remplissage "asynchrone"), le dédoublement de la fonction de regroupement ( et le circuit de comparaison (17) ne sont pas nécessaires. REVENDICATIONS 1. Procédé d'optimisation de la mémorisation de signaux vidéos dans un transformateur numérique d'images, les signaux vidéos étant fournis en coordonnées polaires sous forme d'une succession de radiales et formant une image, le transformateur comportant: - un écran (7) à balayage télévision, sur lequel sont visualisés les signaux vidéos; - au moins une mémoire radiale (10), mémorisant succes sivement les radiales i - un ensemble (3) de circuits assurant la conversion de coordonnées polaires en coordonnées cartésiennes; - une mémoire image (4), contenant les signaux vidéos numérisés selon une organisation qui est identique à celle de l'écran (7) - une mémoire de blocs (8), interposée entre la mémoire radiale (10) et la mémoire écran (4); le procédé étant caractérisé par le fait:: - que les signaux vidéos sont transmis de la mémoire radiale (10) à la mémoire de blocs (8) au fur et à mesure que les coordonnées de chacun des points de la radiale considérée sont converties en coordonnées cartésiennes par l'ensemble de conversion (3); - que la mémoire de blocs (8) est organisée comme la mémoire écran (4) et divisée en blocs, chacun des blocs correspondant à un pavé de points adjacents sur l'écran, les blocs étant regroupés en paires (type A, type B), l'un des blocs d'une même paire étant lu en parallèle à destination de la mémoire image (4) pendant que l'autre bloc reçoit en écriture les signaux vidéos en provenance de la mémoire radiale (10);; - que, si on considère les losanges (Li) concentriques que forment l'ensemble des pavés de l'écran, les paires de blocs sont affectées respectivement aux losanges, - et que la première écriture dans un bloc déclenche la lecture du deuxième bloc de la même paire. 2. Procédé selon la revendication 1, caractérisé par le fait que la deuxième écriture dans un même bloc déclenche la remise à zéro du deuxième bloc de la même paire. 3. Procédé selon l'une des revendications précédentes, caractérisé par le fait que, préalablement à l'écriture d'un point dans un bloc de la mémoire de blocs (8), le contenu de cette mémoire (8) pour le point considéré est lu, l'information inscrite en mémoire de blocs résultant alors du regroupement (11) de l'information précédemment lue et de l'information provenant de la mémoire radiale (10). 4. Procédé selon la revendication 3, caractérisé par le fait que la fonction appliquée lors du regroupement (11) est une fonction maximum. 5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'adresse d'un bloc en mémoire de blocs (8) est constitué par le numéro d'ordre L du losange auquel il appartient, ce numéro étant formé à partir des coordonnées (x, y) de l'un des sommets du bloc de la façon suivante: L = X + Y avec: X = x/A Y = ylA où A est le nombre de points par côté de pavé. 6. Transformateur numérique d'images pour la mise en oeuvre du procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte en outre un ensemble (9)- de circuits d'adressages recevant les coordonnées cartésiennes (x, y) élaborées par l'ensemble de conversion (3) et comportant: - des premiers moyens (9 I) assurant le calcul de l'adresse (L) du bloc dans la mémoire de blocs (8) - des deuxièmes moyens (93) assurant le calcul du numéro du point dans le pavé; - des troisième moyens (92) assurant le calcul des coordonnées dans l'écran (7) du bloc en lecture dans la mémoire de blocs (8). 7. Transformateur numérique d'images selon la revendication 6, caractérisé par le fait qu'il comporte en outre deux ensembles de mémoires tampon du type FIFO (20), le premier (21) pour les signaux vidéo et le deuxième (22) pour les adresses, interposés entre la mémoire de blocs (8) et la mémoire image (4). 8. Transformateur numérique d'images selon l'une des revendications 6 ou 7, caractérisé par le fait qu'il comporte en outre des moyens de création de radiales fictives, destinées à homogénéiser par remplissage l'image formée sur l'écran (7), des moyens de regroupement (112) des radiales fictives avec le contenu de la mémoire de blocs (8), et des moyens de comparaison (17) déterminant si les points d'une radiale fictive appartiennent ou non au même pavé que les points de la radiale réelle précédente. 9. Transformateur numérique d'images selon Pune des revendications 6 ou 8, caractérisé par le fait qu'il comporte en outre des moyens (14) de remise à zéro des blocs de la mémoire de blocs (8). 10. Transformateur numérique d'images selon l'une des revendications 6 ou 9, caractérisé par le fait qu'il comporte en outre une mémoire de zone (15), déterminant si un bloc en lecture de la mémoire de blocs (8) appartient ou non à l'image qui doit être visualisée sur l'écran (7).