FR 2602383 A1 19880205 FR 8611270 A 19860804 Egaliseur autoadaptatif pour sections de ligne héterogènes La présente invention concerne un égaliseur analogique audoadaptatif inclus en entrée d'un répéteur-régénérateur d'une section de ligne de transmission numérique, ou à ltextrémité de réception d'une ligne de transmission numérique. La ligne de transmission est du type hétérogène, c'est-à-dire comprend typiquement des tronçons de câble à paires symétriques de transmission connectés en série et ayant des longueurs et des calibres différents. Plus généralement, la ligne de transmission inclut des tronçons de ligne ayant des transmittances linéiques différentes. Comme il est connu, un égaliseur est destine è compenser des distorsions d'affaiblissement et de phase dans un signal transmis, dues à la ligne. Lorsque la section de ligne comporte par exemple trois types de tronçons de câble ayant des transmittances linéiques différentes T4-#4, T6-#6 et T8-#8 et des longueurs totales #4, #6 et 8' la transmittance de la section de ligne est TSL(p) = T4-#4#T6-#6#T8-#8 Dans l'égaliseur connu, un circuit à commande automatique de gain (CAG) commande le gain d'un correcteur actif afin que le correcteur ait une transmittance nominale correspondant aux longueurs totales L4, L6 et L8 des tronçons dans la section de la ligne, sous la forme: Tco(p) = F(p)-x(L4, L6, L8) où x désigne la tension de commande de gain, et p la variable complexe de Laplace. Lorsque les transmittances linéiques des differents types de tronçons dans la section de ligne sont approximativement homothétiques les unes des autres dans la bande de fréquence utile du signal transmis, on a alors T4 # T6P = T8Q où P et Q sont des nombres définissant les homothéties entre les transmittances T6 et T8 et la transmittance T4. Dans ce cas, la transmittance nominale de l'égaliseur est TCO(p)#T4-L4.T4-L6/P.T4-L8/Q ou TCO(p)#(T4)-(L4+L6/P+L8/Q) = F(p)-x ce qui permet de concevoir l'égaliseur comme un égaliseur pour ligne homogène ne comprenant que des premiers tronçons à transmittance T4. Une telle approximation en pratique est acceptable lorsque la transmit tance retenue T4 est sensiblement égale à celles des autres tronçons à 1 1,5 dB près. Par exemple, lorsque les premiers, seconds et troisièmes tronçons sont ceux de câbles usuels ayant des diamètres de RD4 = 4/10 mm, RD6 = 6/10 mm et RD8 = 8/10 mm, l'égaliseur connu donne de bons résultats lorsque le signal transmis est en code bipolaire avec un débit de 160 kbit/s, ou est en code binaire-ternaire 6B/4T avec un débit de 160 kbit/s, ou est en code HDB3 avec un débit de 2048 kbit/s, et que l'affaiblissement nominal pour les trois tronçons de câble est de 40 dB 3 la fréquence de Nyquist de D/2 Hz, où D désigne le débit. Par contre, dans d'autres cas, l'écart entre transmittances nominales des tronçons excèdent l'écart tolérable de 1,5 dB, et est de l'ordre de s 3 + 3,25 dB, par exemple, lorsque le signal transmis est en code HDB3 avec un débit de 704 kbit/s, ou en'code 6B/4T avec un débit de 704 kbit/s. L'égaliseur connu ne fonctionne plus dans de bonnes conditions et le signal sortant de I'égaliseur a une qualité réduite de 405 à 50%, traduite lors de mesures par une fermeture de "diagramme de l'oeil" dans les mêmes proportions, le diagramme de l'oeil indiquant l'interférence intersymbole dans le signal sortant comme il est connu. L'invention vise ainsi à remédier aux inconvénients précités des égaliseurs connus pour ligne de transmission hétérogène, en vue d'obtenir selon l'exemple auquel on se référa dans la description détaillée ci-après, un egaliseur autoadaptatif pour un débit en Ligne dit intermédiaire de 704 kbit/s, produisant en sortie un signal égalise ayant une excellente qualité. A cette fin, un égaliseur relié à une section de ligne de transmission incluant des premiers et seconds tronçons de ligne ayant respectivement des première et seconde transmittances linéiques différentes, est caractérisé en ce qu'il comprend des premiers moyens autoadaptatifs pour égaliser un signal numérique transmis par la section de ligne en un premier signal égalise en fonction de la seconde transmit tance linéique et des seconds moyens autoadaptatifs pour égaliser le premier signal égalisé en un second signal égalise en fonction du rapport des première et seconde transmit tances linéiques. Les premiers moyens pour égaliser ont une structure analogue à un égaliseur connu, mais ont une transmittance de la forme L (T6@6)@4@6@6 où T6 désigne la seconde transmittance linéique, #4 une longueur totale des premiers tronçons dans la section de ligne inférieure à une longueur maximale L4, #6 une longueur totale des seconds tronçons dans la section de ligne inférieure S une longueur maximale L6, et (#4 + #6)/L6 un paramètre dont dépend une tension produite par les premiers moyens pour commander et contrôlant le gain de premiers moyens d'amplification inclus dans les premiers moyens pour égaliser. Les seconds moyens pour égaliser comprennent des seconds moyens d'amplification ayant une structure gsnérale classique mais ayant des composants choisis pour réaliser une transmittance de la forme (T4/T6) et plus précisemment une transmittance ((T4/T6)L4)i4/L4 où T4 désigne la première transmittance linéique, et L/L est un paramètre dont dépend une tension de commande de gain produite par des seconds moyens pour commander le gain des seconds moyens d'amplification. Selon une autre caractéristique de l'invention, les seconds moyens pour commander comprennent des moyens pour mesurer l'interférence intersymbole moyenne au niveau de zéros dans le second signal égalisé et des moyens pour produire ladite tension contrôlant le gain des seconds moyens d'amplification en fonction de ladite interférence intersymbole moyenne afin que l'interférence intersymbole moyenne dans le second signal egalise soit minimale. Ainsi les seconds moyens pour commander règlent le gain dans les seconds moyens pour amplifier, non pas en fonction de l'enveloppe du signal égalisé comme dans un égaliseur classique, mais en fonction de l'interférence intersymbole au niveau des zéros dans le second signal égalisé, puisque le niveau du signal égalise est déjc réglé dans les premiers moyens pour égaliser. D'autres avantages et caractéristiques de l'invention apparaîtront plus clairement S la lecture de la description suivante de plusieurs réalisations préférées de l'invention en référence aux dessins annexés correspondants dans lesquels - la Fig.l est un bloc-diagramme schématique d'un égaliseur selon l'invention, inclus en entrée d'un répéteur-regénérateur d'une section de ligne de transmission - la Fig.2 est un diagramme de variation de module de. transmittance maximale d'un second égaliseur inclus dans l'égaliseur selon l'invention, en fonction de la fréquence - la Fig.3 montre des variations de transmittance de trois tronçons de câble de différents calibres pouvant composer une section de ligne en fonction de la fréquence, lesdits tronçons ayant des longueurs respectives maximales correspondant S un affaiblissement maximal, typiquement de 40 dB, pour une fréquence de Nyquist, typiquement de 352 kHz - la Fig.4 montre en détail une réalisation préférée d'un correcteur de Bode actif inclus dans ledit second égaliseur - la Fig.5 est un bloc-diagramme d'un circuit de commande de gain selon l'invention, inclus dans le second égaliseur - la Fig.6 montre des signaux utilisés dans le circuit de commande de gain - la Fig.7 montre en détail un circuit de production d'impulsion d'échantillonnage de zéro inclus dans le circuit de commande de gain - la Fig.8 montre en détail une base de temps incluse dans le circuit de commande de'gain ; - la Fig.9 montre en détail un circuit de mesure d'interférence intersymbole moyenne inclus en entrée du circuit de commande de gain - la Fig. 10 montre en détail un circuit de calcul de tension de commande inclus dans le circuit de commande de gain ; et - la Fig.ll montre en détail un circuit de conversion numérique-analogique inclus dans le circuit de commande de gain et délivrant une tension de commande vers un circuit résistance variable inclus dans le correcteur du second égaliseur. A titre d'exemple, on se réfère dans la suite S des sections d'une ligne de transmission numérique pouvant comprendre chacune des tronçons de câbles d'un premier type et d'un second type. Les premiers tronçons sont constitués par un câble à paires symétriques de petit calibre RD4 = 4/10 mm ; la somme des longueurs des premiers tronçons de câble dans une section de ligne reliant deux répéteurs-régénérateurs est désignée par Q4 et est comprise dans l'intervalle [0, L43, où L4 est la longueur maximale de l'ensemble des premiers tronçons dans une section de ligne. En outre, on désigne par T4 (p) la transmittance linéique des premiers tronçons, où p est la variable complexe de Laplace fonction de la fréquence f du signal à transmettre dans la ligne. De même, pour les seconds tronçons de câble de grand calibre sont définis des paramètres ED 6 = 6/10 mm, 26 désignant la somme des longueurs des seconds tronçons dans une section de ligne inférieure S une longueur maximale L6 de l'ensemble des seconds tronçons dans une section de ligne, et T6 (p) désignant la transmittance linéique des seconds tronçons. Comme montré s la Fig.l, un égaliseur de câble EG selon l'invention est inclus classiquement en entrée d'un répéteur-régénérateur. L'égaliseur EG est interconnecté entre une extrémité de sortie d'une section de ligne SL comprenant des premiers et/ou des seconds tronçons de câble, S travers un transformateur d'adaptation d'entrée TE, et un circuit de régénération et récupération de rythme RR.Dans le cas présent où le signal transmis dans la ligne est du type bipolaire, par exemple en code de ligne HDB3 ou 6B/4T, le circuit RR délivre par deux sorties S+ et S , deux signaux binaires convenablement calibrés correspondant respectivement aux marques bipolaires positives et négatives du signal bipolaire, et un signal d'horloge récupére HR correspondant au débit initial du signal numérique, soit ici D = 704 kbit/s.L'égaliseur pour les paramètres indiqués ci-dessus est destiné Égaliser le signal numérique ayant subi un affaiblissement maximal de 40 dR a la fréquence de Nyquist de D/2 = 352 kHz, ce qui correspond à une section de ligne comprenant un premier tronçon ayant une longueur maximale L4 2,59 km et S une section de ligne comprenant un second tronçon ayant une longueur maximale L6 z 3,71 km. D'une manière générale, on considère une section de ligne SL constituée par un premier tronçon de câble ayant une longueur #4 et un second tronçon de câble ayant une longueur R6, dont les transmittances ne sont pas homothétiques l'une de l'autre. Dans ce cas, la transmittance de la section de la ligne est TSL(p) = T4-#4.T6-#6, et quelles que soient les valeurs de 4 et Q6 comprises dans les intervalles [0, L4 et [0, L6], I'égaliseur EG a une transmittance : TEG(p) = T4#4.T6#6. Cette dernière transmittance s'écrit sous la forme TEG(p) = (T6) (#4 + #6).(T4/T6)#4 ou, en normalisant les longueurs par rapport aux longueurs maximales L4 et L6, TEG(p) = TEG1(p).TEG2(p) où TEG1(p) = (T6L6)x avec x = (#4 + #6)/L6 variant dans [0, 15, et TEG2(p) = (T4L4/T6L4)y avec y = #4/L4 variant dans [0, 1]. Selon l'invention, l'égaliseur EG est constitué d'un premier égaliseur autoadaptatif EG1 et d'un second égaliseur autoadaptatif EG2 connectés en série, comme montré å la Fig.l, ayant respectivement des transmittances TEGl(p) et TEG2(p). Le premier égaliseur EG1 a ainsi une transmittance ne dépendant que de la transmittance linéique T6 des seconds tronçons de câble et offre, par suite, une structure classique montrée schématiquement la Fig.l. L'égaliseur EG1 comprend un correcteur actif 11 pour "second" tronçon de câble ayant une longueur maximale de L4 + L6, et un circuit à commande automatique de gain (CAG) 21 qui commande d'une maniere classique des éléments variables dans une boucle de contre-réaction d'un amplificateur inclus dans le correcteur 11, en fonction de la valeur x établie S partir de l'amplitude du premier signal égalisé e sortant du correcteur 11. Le second égaliseur EG2 réalise un complément de calibre de cable, par passage du calibre [RD6, L6] au calibre [RD4, L43. Le module de la transmittance maximale à réaliser par l'égaliseur EG2 et correspondant à y = 1 est indiqué à la Fig.2 et est déduit des modules des transmittances T4L4 et T6L6 = (T6L4)L6/L4 montrés à la Fig.3 et obtenus par mesure. Bien entendu, selon une autre variante, la transmittance du premier égaliseur EGI peut être égale à (T4L4) (#4+#6)/L4 et la transmit tance du second égaliseur EG2 peut égale L ((T6/T4) 6) 6/ 6. I1 est à noter que dans la Fig.3 est également représentée la variation en fréquence du module de la transmittance T8L8 d'un troisième tronçon de câble ayant un plus grand calibre de RD8 = 8/10 mm et une longueur maximale L8 = 4,92 km ; la transmittance TL8 est très proche de T6L6 et une section de ligne comprenant un troisième tronçon de câble [RD8, #8] à la place d'un second tronçon de câble [RD6, #6] ne modifie pas pratiquement la transmittance de la section de ligne. Pour réaliser la transmittance TEG2, ltégaliseur EG2 comprend un correcteur actif du type correcteur de Bode 12 relié à la sortie du correcteur 11, un filtre passe-bas 3 relié à la sortie du correcteur 12, et un circuit à commande automatique de gain CAG 22 propre à l'invention relié à la sortie du filtre passe-bas, elle-même transmettant le second signal égalisé au circuit RR. Le circuit 22 commandent le gain du correcteur 12 en fonction du paramètre y. Comme montré à la Fig.4, le correcteur 12 comprend un amplificateur opérationnel 10 fonctionnant en additionneur et soustracteur. Une tension d'entrée e délivrée par la sortie du premier égaliseur EG1 et une tension intermédiaire d'entrée v sont additionnées et respectivement appliquées à l'entrée inverse (-) de l'amplificateur 10 G travers des impédances d'entrée 11 et 12 de valeurs Z1 et Z0. L'entrée inverse (-) est reliée à la sortie de l'amplificateur 10 fournissant une tension s et à l'entrée du filtre passe-bas 3 à travers une impédance de contre-réaction 13 de valeur Zl. Pour opérer une soustraction, la tension v est également appliquée à une entrée directe (+) de l'amplificateur 10 à travers une résistance d'entrée 14 de valeur ohmique R, l'entrée directe étant également reliée à la terre à travers une résistance 15 de valeur R.Une seconde boucle à contre-réaction est équivalente à un potentiomètre forme par deux résistances variables 16 et 17 interconnectées en sérié entre la sortie de l'égaliseur EG1 et l'entrée du filtre passe-bas 3, et ayant une borne commune 18 reliée à une borne commune à l'impédance 12 et la résistance 14 à travers un amplificateur non inverseur 19 de gain égal à l'unité, et d'impédance d'entrée très grande. Si R16 et R17 désignent les valeurs ohmiques des résistances 16 et 17, la tension v à la borne 18 est : v =[R17/(R16 + R17)]e + [1-R17 (R16+R17)]s Par suite, la borne commune 18 est équivalente à un additionneur de tension ae+(l-a)e en la tension v, où a est un rapport de transformation tel que a = R17/(R16+R17) Des critères régissant le fonctionnement de l'amplificateur opérationnel 10 est déduite la transmittance de l'égaliseur EG2 TEG2(p) = s/e = - [1 + a((Zl/2ZO) - 1)3/[1+(1 - a)((Zl/2ZO) - 1)' avec a = (y + 1)/2 La transmittance maximale de l'égaliseur EG2 correspond à y = 1 et donc à a = 1, et est égale à (T4/T6)L4 Z1/(2Z0) dans la bande de fréquence utile du signal transmis dans la ligne. Pour approximer au mieux la transmittance 2(T4/T6)L4 par (Z1/Z0), une transmittance offrant 2 pôles pO et P1 et 2 zéros z0 et z1 suffit, soit Z1/Z0 = k[(p + z1) (p + z0)1/[p + p1) (p + p0)] La constante k et les valeurs d'impédances z1, z0, p1 et pO sont à optimiser pour minimiser la distance euclidienne entre Zl(P)/zo(P) et 2(T4(p)/T6(p))L4 dans la bande de fréquence utile. Après optimisation par calcul au moyen d'un calculateur, les pôles et zéros optimums sont les suivants pour obtenir une transmit tance maximale telle qu'indiquée à la Fig.2 zO = 14,69 kHz Z1 = 495,75 kHz pO = 23,94 kHz P1 = 110,13 kHz k = 1,33 Par exemple, les impédances ont des valeurs égales à ZO = (p+p0)/(p+z0) et Z1 = (p+z1)/(p+p1) et, au moyen d'une méthode de synthèse de circuits passifs, on déduit que chaque impédance Z0, Z1 peut être constituée par une résistance rO, r1 en série avec un circuit incluant un condensateur C0, C1 et une résistance R0, R1 en parallèle, comme illustré à la Fig.4.Les valeurs de ces derniers composants passifs sont les suivantes pour les valeurs optimales de pôles et de zéros précitées rO = 1018 Ohm ; rl = 980 Ohm C0 = 16,9 nF ; C1 = 421 pF R0 = 641 Ohm ;; R1 = 3437 Ohm Concernant le paramètre variable y, celui-ci ne peut être obtenu au moyen d'un circuit à commande automatique de gain usuel, puisque le niveau du signal e à l'entrée du second égaliseur EG2 a déjà été réglé par le correcteur de cable 1 relatif aux "seconds" tronçons de câble [RD6, L4 + L6. Selon l'invention, le paramètre y est choisi de sorte que l'interférence intersymbole moyenne soit minimale dans le signal de sortie s du second égaliseur EG2, c'est-à-dire de l'égaliseur global EG. L'interférence intersymbole est mesurée pendant les digits "0" du signal numérique en code de ligne.La recherche d'une tension de commande VC qui correspond a l'interférence intersymbole minimale est effectuée pas à pas dans le circuit de commande 22, la plage de variation de la tension VC étant quantifiée typiquement en NC = 256 niveaux selon une loi de quantification linéaire et uniforme. Comme montré dans le bloc-diagramme de la Fig.5, le circuit de commande de gain 22 comprend un circuit de production d'impulsion d'échantillonnage de zéro 4, un circuit de mesure d'interférence intersymbole moyenne 5, une base de temps 6, un circuit de calcul de tension de commande 7 et un circuit de conversion numérique-analogique 8. Les différents circuits 4 à 8 inclus dans le circuit de commande 22 sont détaillés dans les Figs.7 à 11 selon un exemple de réalisation préférée. Comme montré à la Fig.7, pour permettre une mesure de l'interférence intersymbole (IIS) dans les zéros du signal de sortie s du filtre passe-bas 3, le circuit de production d'impulsion d'échantillonnage de zéro 4 comprend un circuit de détection de zéro 41 pour détecter les zéros dans le signal bipolaire s, un circuit de formation d'impulsion d'échantillonnage 42 pour produire des impulsions d'échantillonnage de largeur inférieure à la période élémentaire d'horloge d'un digit dans le signal s, et une porte ET de sortie à deux entrées 43 pour produire des impulsions d'échantillonnage Ech en réponse aux zéros détectes. Le circuit 41 comprend deux détecteurs de seuil à amplificateur opérationnel 411+ et 411 ayant respectivement des entrées directe (+) et inverse (-) recevant le signal s et des entrées inverse (-) et directe (+) reliées à des potentiomètres 412+ et 412 imposant des tensions de seuil opposées VS et -VS en valeur absolue nettement inférieure au niveau haut "1" des marques bipolaires. Une porte OU 413 dans le circuit 41 a deux entres reliées aux sorties des amplificateurs 411+ et 411 et fournit à une première entrée de la porte ET 43 les zéros du signal s compris entre VS et -VS. Dans le circuit 42, un amplificateur opérationnel non-inverseur 421 muni d'une cellule passe-bas d'entrée 422 calibre les impulsions d'horloge récupérée HR transmise par le circuit de régénération et de récupération de rythme RR (Fig. 1). Les impulsions d'horloge calibrées HR ont une largeur typiquement de 1/2D = 710,2 ns et sont montrées à une troisième ligne de la Fig.6 au-dessus de laquelle sont montrés le signal s, tel qu'un signal en code ternaire, et des impulsions d'échantillonnage Ech sortant de la porte 43. Dans le circuit 42, les impulsions d'horloge calibrées traversent un inverseur 423 pour déclencher sur front descendant une cellule monostable ou différentiateur 424 produisant des impulsions d'échantillonnage à la fréquence de 704 kHz appliquée à une seconde entrée de la porte ET 43.La sortie de la porte 43 produit ainsi des impulsions d'échantillonnage Ech, ayant une largeur inférieure à 1/2 D, en réponse aux zeros détectés dans le signal s. Les impulsions Ech sont appliquées s une entrée de comptage d'impulsion de la base de temps fi et à une borne de commande d'un interrupteur 511 inclus dans un échantillonneur-bloqueur 51 dans le circuit 5. Comme montré à la Fig.8, la base de temps 6 comprend essentiellement un circuit d'horloges 61 pour élaborer quatre signaux d'horloge H1, H2, H3 et H4 et un circuit de comptage d'impulsions d'échantillonnage 62. Comme on le verra dans la suite, les signaux d'horloge H1, H2, H3 et H4 sont destinés respectivement commander "périodiquement" des interrupteurs d'échantillonneurs-bloqueurs inclus dans les circuits 5 et 7 > une bascule dans le circuit 7 pour lire un résultat de comparaison et une porte ET dans le circuit 7 pour arreter momentanément, le cas échéant, un compteur-décompteur inclus dans le circuit 7. Comme montré dans les quatre dernières lignes de la Fig.6, les impulsions d'horloge H1 à H4 sont espacées d'une durée variable T pendant laquelle N zéros successifs sont détectés dans le signal s, où N est un entier typiquement égal à 1600.Statistiquement, les signaux d'horloge H1 à H 4 sont quasi-périodiques eu égard au nombre entier élevé N. Dans le circuit de comptage 62, trois compteurs élémentaires hexadécimaux 63, 64 et 65 sont reliés en série, reçoivent par des entrées d'horloge Ct les impulsions d'échantillonnage Ech, et comptent N zéros. A la fin du comptage, la sortie Cout du dernier compteur 65 délivre, à travers un inverseur 66, une impulsion à une entrée R du circuit 61 qui élabore, en synchronisme avec le signal d'horloge récupéré HR reçu à une entrée d'horloge C et au moyen de temporisateurs, des impulsions H1 2 H4.Comme montré à la Fig.6, au début d'une durée T, une impulsion H1 suivie d'une impulsion H2 et, à la fin d'une durée T, une impulsion H3 suivie d'une impulsion H4 sont produites par quatre sorties respectives Q2, Q1' Q7 et Q8 du circuit 61. L'impulsion H4 remet à zéro (RAZ) tous les compteurs 63 à 65. En référence à la Fig.9, le circuit de mesure 5 comprend en série à partir d'une entrée recevant le signal s délivré par le filtre passe-bas 3, un préamplificateur-inverseur 50, un premier échantillonneur-bloqueur 51 déjà cité, un amplificateur non-inverseur 52, un circuit redresseur à une alternance 53, un filtre actif passe-bas du premier ordre 54 et un second échantillonneur-bloqueur 55. Chacun des echantillonneurs-bloqueurs 51, 55 comprend un interrupteur série 511, 551 qui est fermé pendant et sous la commande d'une impulsion Ech délivre par la porte ET 43 (Fig.7), respectivement d'une impulsion H2 délivrée par le circuit d'horloges 61 (Fig.8), et un condensateur d'échantillon 512, 552 relié à la terre et succédant à l'interrupteur. Pour mesurer l'interférence intersymbole aux zéros, le signal s est échantillonné par fermeture brève de l'interrupteur 511 en réponse aux impulsions Ech et donc aux zéros dans le signal s. Un échantillon de zéro est maintenu dans le condensateur 512 jusqu'au zéro suivant. La partie positive des échantillons subit une amplification dans l'amplificateur 52 et une intégration dans le circuit redresseur 53 qui délivre une enveloppe des échantillons. L'enveloppe est amplifiée et filtre dans le filtre 54 ayant une cellule passe-bas d'entrée 541 et un amplificateur opérationnel 542. L'intégration est effectuée pour N zéros comptés par la base de temps 6, et donne, comme résultat, l'interférence intersymbole moyenne 115 en sortie de l'amplificateur 542 qui est prélevée en une impulsion analogique dite de qualité Qn dans le second échantillonneur-bloqueur 55 sous la commande du signal H Plus l'amplitude de l'impulsion Q est grande, plus l'interférence intersymbole moyenne IlS est petite, c'est-S-dire plus le diagramme de "l'oeil" traduisant l'interférence entre symboles ou digits du signal s est ouvert. Le nombre N de zéros échantillonnés est choisi assez grand pour lisser le bruit dû à la répartition "aléatoire" des zéros dans le signal s ; cependant, le nombre N n'est pas trop grand afin d'éviter que la valeur de la tension en sortie de l'amplificateur 541 converge lentement vers une valeur relativement minimale de l'interférence intersymbole. Pour un signal ternaire s au débit de 704 kbit/s, la valeur N = 1600 a donne de bons résultats. L'interférence intersymbole moyenne IIS est amplifiée dans le filtre 54 pour éviter des saturations dans une chaîne de mesure constituée par les circuits 5, 7 et 8 et pour augmenter le gain de boucle de l'égaliseur EG2. Le circuit de calcul 7 montré à la Fig. 10 comprend un circuit de comparaison de qualite de l'oeil 71, un circuit de comptage-decomptage 72 et un détecteur de seuil 73. Le circuit de comparaison 71 comprend un amplificateur opérationnel 711 fonctionnant en comparateur de tension pour comparer l'amplitude de l'impulsion Qn analogique représentative de la qualité de "l'oeil" entre digits, c'est-à-dire de l'interférence intersymbole moyenne et transmise par l'échantillonneur-bloqueur 55, avec l'impulsion analogique de qualité Qn-1 précédant l'impulsion Q , en réponse à chaque impulsion d'horloge H2. A cette fin, le comparateur 711 a des entrées inverse (-) et directe (+) équilibrées reliées respectivement à la sortie de l'échantillonmeur-bloqueur 55 et à la sortie d'un autre échantillonneur-bloqueur 712 ayant une entrée reliée à la sortie de l'échantillonneur-bloqueur 55 à travers un amplificateur suiveur 713.L'échantillonneur-bloqueur 712 comprend un interrupteur 714 qui est fermé sous la commande des impulsions H1, et un condensateur 715 succédant à l'interrupteur 712 pour mémoriser l'impulsion de qualité Qn-î Dans le circuit de comparaison 71 sont également incluses une porte OU-Exclusif 716 ayant une première entrée reliée à la sortie de l'amplificateur 711, et une bascule bistable 717 du type D ayant une entrée D reliée à la sortie de la porte 716. Une sortie Q de la bascule 717 est reliée à une seconde entrée de la porte 716. Une entrée d'horloge C; de la bascule 171 reçoit les impulsions H3 délivrées par le circuit d'horloges 61 (Fig.8).La sortie de la porte 716 délivre un signal de commande Cn, utilisé pour commander des comptages et décomptages dans le circuit 72, dont l'état indique le sens de variation de la qualité de l'oeil en vue de commander le correcteur 12. 2 Ainsi à chaque durée T, le comparateur 711 transmet un signal proportionnel à Qn 1~Qn qui est comparé à un signal de commande Cn-1 précédant cette comparaison et ladite durée T, et mémorisé dans la bascule 717. La commande C est ainsi n déduite de la relation suivante c n = :1 + signe (Qn-1-Qn)]/2 $ C 1 Le signal de commande logique C permet de contrôler par.pas n de durée T, la variation du compte dans le circuit 72.Le circuit 72 décompte et compte ainsi les états "O" et "1" du signal C n correspondant à (Qn+1-Qn) 0 respectivement. Comme montre a la Fig.10, le circuit 72 comprend deux compteurs-décompteurs hexadécimaux 720 et 721 en série afin de quantifier le signal de commande de gain VC par rapport à NC = 256 niveaux. Les compteurs-décompteurs 720 et 721 reçoivent par des entrées d'autorisation de comptage-décomptage UlD, le signal C délivre par la sortie Q de la bascule 717 à travers un inverseur 723. Les opérations de comptage-décomptage des impulsions H4 délivrées par le circuit d'horloges 61 (Fig.8) sont appliquées à des entrées d'horloge Ci des compteurs-décompteurs 720 et 721 lorsque deux portes ET en cascade 733 et 724 sont ouvertes.Lorsque C n est à l'état "1", un comptage d'une impulsion H4 est effectuée ce qui correspond à une évolution vers un oeil fermé et donc vers une interférence intersymbole moyenne maximale ; lorsque C est à n l'état "O" un décomptage d'une impulsion H4 est effectuée, ce qui correspond à une évolution vers un oeil ouvert et vers une interférence intersymbole moyenne minimale. Le détecteur de seuil 73 comprend un amplificateur opérationnel 731 ayant une entre inverse (-) reliée à la sortie de l'amplificateur 542 (Fig. 9), une entrée directe (+) portée à une tension de seuil SI imposée par un potentiomètre 732, et une sortie reliée à une seconde entrée de la porte ET 733 recevant par une autre entrée les impulsions H4. Le seuil SI correspond à un niveau prédéterminé acceptable de l'interférence intersymbole moyenne IIS Dès que le signal IIS atteint le seuil SI, un signal 1n à 1V état "O" sortant de l'amplificateur 731 ferme la porte 724 et inhibe ainsi des opérations de comptage et décomptage dans le circuit 7 afin de maintenir le signal de commande VC a un niveau constant correspondant à IIS = SI. Dans le circuit 7 sont également prévues une porte à deux entrées OU-Exclusif 725, une porte OU 726, et une porte OU 727 ayant deux entrées reliées à des sorties des portes 725 et 726. Une sortie de la porte 727 est reliée à une seconde entrée de la porte 724 ayant une première entrée reliée à une sortie de la porte d'inhibition 733.Les entrées de la porte 726 sont reliées à des sorties de compte maximal Cout des compteurs-décompteurs 720 et 721, et les entrées de la porte 725 sont reliées à la sortie de l'inverseur 723 et à une sortie de bit de poids le plus fort MSB du second compteur-décompteur 721 afin de bloquer l'ensemble des deux compteurs-décompteurs en cas de débordement, c'est-à-dire d'inhiber les impulsions H4 lorsque le compte de l'ensemble des compteurs est égal à 0 et le signal Cn est à l'état de décomptage "0", ou lorsque le compte de l'ensemble des compteurs est égal à NC-1 = 255 et le signal C est à l'état de comptage "1". Ainsi les portes 725, 726 n et 727 évitent tout débordement des compteurs-décompteurs 720 et 721 en empêchant des passages directes du compte maximal "11...1" vers le compte minimal "00...0" et réciproquement. En référence à la Fig.11, deux bus de sortie à quatre fils chacun sortant des compteurs-décompteurs 720 et 721 délivrent la valeur quantifiée du signal VC sur NC = 28 = 256 niveaux vers des entrées parallèles d'un convertisseur numérique-analogique 80 inclus dans le circuit 8 qui la convertit en la tension analogique de commande VC à travers un amplificateur de sortie 81 et un diviseur de tension 82. Comme montré également à la Fig.11, le circuit à résistances variables 1-a et a selon le schema du correcteur 12 de la Fig.4 est réalisé en pratique par une combinaison de deux résistances 161 et 171 de valeurs égales R', connectées en série entre les bornes d'entrée et de sortie du correcteur 12 et ayant une borne commune 18 reliée à une entrée directe (+) de l'amplificateur de gain unité 19, et d'un pont équilibra 162 à quatre branches de deux diodes chacune ayant deux premières bornes opposées reliées aux bornes de la résistance 161.La tension de commande VC délivrée par le circuit de conversion numérique-analogique 8 est délivrée à l'entrée directe (+) d'un amplificateur non inverseur de gain unité 163, puis à l'entrée inverse (-) d'un amplificateur inverseur de gain -1, 164, afin d'appliquer une tension +VC - (-VC) = 2VC à deux secondes bornes opposées du pont de diodes 162. Dans ces conditions pratiques, si on désigne par rd = UT/I la résistance dynamique d'une diode, UT la tension aux bornes d'une diode en fonction de la température T, et I le courant traversant une diode, on en déduit le paramètre variable a défini en rnference à la Fig.4 puisque R16 = R'//(2rd) et R17 = R' d'où R16 = 2R'UT/(R'I + 2UT) et a = (R2I + 2R'UT)/(R2I + 4R'UT) Pour I = O et donc VC = O, on obtient a = 1/2 et TEG2(P) = s/e = -1 ; et pour I très grand et donc VC maximum, on obtient a = 1 et s/e = -Z1/(2Z0). REVENDICATIONS 1 - Egaliseur (EG) relié à une section de ligne de transmission (SL) incluant des premiers et seconds tronçons de ligne (RD4, #4 ; RD6, 6) ayant respectivement des première et seconde transmittances linéiques différentes (T4, T6) > caractérisé en ce qu'il comprend des premiers moyens autoadaptatifs (EGI pour égaliser un signal numérique transmis par la section de ligne (SL) en un premier signal égalisé (e) en fonction de la seconde transmittance linéique (T6), et des seconds moyens autoadaptatifs pour égaliser le premier signal égalis (e) en un second signal égalise (s) en fonction du rapport (T4/T6) des première et seconde transmittances linéiques. 2 - Egaliseur conforme à la revendication 1, caractérisé en ce que les premiers moyens pour galiser (EG1) comprennent des premiers moyens d'amplification (1 (11) pour corriger le signal transmis par la section de ligne (SL) en le premier signal egalisé (e), et des premiers moyens (21) recevant le premier signal égalisé pour commander le gain des premiers moyens d'amplification afin que la transmittance des premiers moyens d'amplification soit de la forme (T6L6) (#4+#6)/L6 où T6 designe la seconde transmittance linéique, #4 une longueur totale des premiers tronçons dans la section de ligne inférieure à une longueur maximale L4, Q6 une longueur totale des seconds tronçons dans la section de ligne inférieure à une longueur maximale L6, et (4 + 6)/L6 un paramètre (x) dont dépend une tension produite par' les premiers moyens pour commander et contrôlant le gain des premiers moyens d'amplification. 3 - Egaliseur conforme à la revendication 1 ou 2, caractérisé en ce que les seconds moyens pour égaliser (EG2) comprennent des seconds moyens d'amplification (12) pour corriger le premier signal égalisé (e) en le second signal égalise (s), et des seconds moyens (22) recevant le second signal égalise pour commander le gain des seconds moyens d'amplification afin que la transmittance des seconds moyens d'amplification soit de la forme :: ((T4/T6)L4)#4/L4 où T4 et T6 désignent les première et seconde transmittances linéiques, Q4 une longueur totale des premiers tronçons dans la section de ligne inférieure à une longueur maximale L4, et 24/L4 un paramètre (y) dont dépend une tension (VC) produite par les seconds moyens pour commander et contrôlant le gain des seconds moyens d'amplification. 4 - Egaliseur conforme à la revendication 3, caractérisé en ce que que la transmittance ((T4/T6) 4) des seconds moyens d'amplification (12) lorsque les premiers tronçons dans la section de ligne ont la largeur maximale (L4), est proportionnelle au rapport (Z1/Z0) de deux impédances d'entrée (11, 12) incluses dans des seconds moyens d'amplification, l'une (11) des impédances reliant une borne d'entrée recevant le premier signal égalise à une entre (-) d'un amplificateur (10), et l'autre impédance (12) reliant une borne intermédiaire (18) de moyens à résistance variable (16, 17) interconnectés entre ladite borne d'entrée et une sortie de l'amplificateur (10), les moyens à résistance variable (16, 17) variant en fonction de la longueur totale (Q4) des premiers tronçons dans la section de ligne (SL). 5 - Egaliseur conforme à la revendication 3, caractérisé en ce que les seconds moyens d'amplification (12) comprennent un amplificateur (10) ayant des première et seconde -entre-e (-, +), une première impédance (11) reliant une borne d'entrée recevant le premier signal égalisé (e) à la première entre (-), un amplificateur de gain unité (19), une seconde impédance (12) reliant une sortie de l'amplificateur de gain unité (19) à la première entrée (-), une troisième impédance (13) reliant la première entrée (-) à une sortie de l'amplificateur (10), une première résistance (14) reliant la sortie de l'amplificateur de gain unité (19) à la seconde entrée (+), une seconde résistance (15) reliant la seconde entrée (+) à la terre, et deux résistances variables (16, 17) connectées en série entre ladite borne d'entrée et la sortie de l'amplificateur et ayant une borne commune (18) reliée 6 - Egaliseur conforme à la revendication 5, caractérisé en ce que chacune des première, seconde et troisième impédances (11, 12, 13) comprend une résistance (r1, r0) en série avec une combinaison d'un condensateur (C1, CO) et d'une résistance (R1, R0) en parallèle. 7 - Egaliseur conforme à la revendication 5 ou 6, caractérisé en ce que les première et troisième impédances (11, 13) sont égales. 8 - Egaliseur conforme à l'une quelconque des revendications 5 à 7, caractérisé en ce que les deux résistances variables (17, 18) sont sous la forme de deux résistances égales (161, 171) et d'un pont de diode (162) interconnecté aux bornes de l'une (161) des deux résistances égales et commandé par la tension (VC) produite par les seconds moyens pour commander (22). 9 - Egaliseur conforme à l'une quelconque des revendications 3 à 8, caractérisé en ce que les seconds moyens pour commander -(22) comprennent des moyens (4, 5) pour mesurer l'interférence intersymbole moyenne (Q (Qn) au niveau de zéros dans le second signal égalise (s), et des moyens (7, 8) pour produire ladite tension (VC) contrôlant le gain des seconds moyens d'amplification (12) en fonction de ladite interférence intersymbole moyenne afin que l'interférence intersymbole moyenne dans le second signal égalisé (s) soit minimale. 10 - Egaliseur conforme à la revendication 9, caractérisé en ce que les moyens pour mesurer comprennent des moyens (4, 50, 51) pour échantillonner des zéros dans le second signal égalisé (s) en des échantillons de zéro, des moyens (52, 53, 54) pour intégrer les échantillons de zéro pendant une durée prédéterminée (T) en une tension analogique (Q ) représentative de l'interférence intersymbole moyenne pendant ladite dure, et des moyens (55) pour mémoriser ladite tension analogique (Q ) pendant la durée (T. 11 - Egaliseur conforme à la revendication 10, caractérisé en ce que ladite durée (T) est variable et est déterminée er fonction d'un nombre constant prédétermine de zéros successifs échantillonnés dans le second signal egalisé (s). 12 - Egaliseur conforme à l'une quelconque des revendications 9 à 11, caractérisé en ce que les moyens pour produire ladite tension (7, 8) comprennent des moyens (71) pour comparer deux interférences intersymboles moyennes (Qn, Qn-1) mesurés pendant deux durées successives prédéterminées (T) afin de produire un signal logique (con) indiquant le signe de la difference des deux interférences intersymboles moyennes mesurées, et des moyens (72) pour respectivement compter et décompter les états du signal logique successivement à chaque durée prédéterminée (T) en une tension numérique, et des moyens (8) pour convertir la tension numérique en ladite tension (VC) contrôlant le gain des seconds moyen d'amplification (12). 13 - Egaliseur conforme à la revendication 12, caractérisé en ce que les moyens pour compter et décompter (72) comprennent un circuit de comptage-décomptage (720, 721) comptant et décomptant des impulsions (H) espacées desdites durées prédéterminées (T) en fonction des états ("1" ; "0") dudit signal logique (C ). 14 - Egaliseur conforme à la revendication 12 ou 13, caractérisé en ce que les moyens pour produire ladite tension (7, 8) comprennent des moyens (73) pour inhiber les comptage et décomptage des états du signal logique (con) lorsque l'interférence intersymbole moyenne mesurée excede un seuil prédéterminé (SI).