FR 2591389 A1 19870612 FR 8518037 A 19851205 TRANSISTOR A EFFET DE CHAMP SELECTIF AUX IONS ET PROCEDE DE FABRICATION La présente invention concerne un transistor à effet de champ sélectif aux ions et le procedé de fabrication de ce transistor. Les transistors à effet de champ sélectifs aux ions sont connus par l'article de A. SIBBALD. "Chimical-sensitive field-effect transistors" I.E.E. Proceedings. Vol. 130. Pt. 1. N 5. Oct 1983 qui rassemble la bibliographie (130 références) sur les ISFET depuis les travaux de BERGVELD. 1970 jusqu'à nos jours. De tels transistors à effet de champ sont connus, notamment par le brevet britannique 2 010 011, ainsi que leur procédé de fabrication. Un tel dispositif de l'art antérieur présente l'inconvénient de ne pouvoir éviter la formation de canaux parasites ou parallèles ailleurs qu'au niveau du canal de type P réalisé dans la zone de la grille. De plus, la longueur de diffusion de drain et de source est telle qu'elles amènent des résistances complémentaires et diminuent de ce fait, l'amplification du transistor à effet de champ. Un premier but de l'invention est de proposer. un transistor à effet de champ palliant les inconvénients cidessus. Ce premier but est atteint par le fait que le transistor a effet de champ sélectif aux ions, comportant un substrat en forme de T dans lequel sont exécutées, dans une zone de grille (2) proche de l'extrémité de la jambe du T, deux diffusions de type N pour constituer la source (3) et le drain (4) dans la zone de grille (2), lesdites diffusions de type N se prolongeant en s'écartant vers la zone de substrat(1) où la jambe du T rejoint la barre transversale, est caractérisé en ce que les diffusions de source (3) et de drain (4) sont entourées par une diffusion de type P constituant un anneau de garde (6) au niveau de la zone de grille (2), en ce que , entre la zone de grille (2) et la zone de jonction de la barre du T avec sa jambe, une zone de diffusion de type P entoure de chaque côté les diffusions de drain (4) et de source (3) et en ce que la longueur de la jambe du T est réduite et les diffusions de type N s'arretent à proximité immediate de la jonction de la jambe et de la barre transversale du T. Selon une autre caractéristique, la diffusion de type N est effectuée jusqu'a une profondeur de 5 microns tandis que la diffusion de type P est effectuée jusqu'à une profondeur de 10 microns. Selon une autre caractéristique, les diffusions de type N sont prolongées en surface de la barre du T par des métallisations (30, 40) qui sont en contact avec ces diffusions par des ouvertures (31, 41). Selon une autre caractéristique, le transistor à effet de champ comporte un plot de contact (5) de polarisation du substrat. Un deuxième but de l'invention est de proposer un procédé de fabrication de ce transistor qui permette d'obtenir des éléments de meilleure qualité, c'est-à-dire avec une faible dispersion des caractéristiques des composants et une plus grande fiabilité dans la fabrication, c'est-à-dire un haut rendement de fabrication. Ce but est atteint par le fait que le procéde de fabrication comprend , après une étape de nettoyage d'une plaquette de silicium (1) les étapes suivantes - formation d'un anneau de garde (6) par une diffusion de type P - formation des électrodes de source (3) et de drain (4) par une diffusion de type N - passivation du composant par nitruration - découpe chimique suivant un profil en # ; - formation de l'électrode de grille (14) ; - passivation de l'ensemble des composants et des flancs de découpe ; - réalisation des ouvertures de contact (31, 41, 50) et des métallisations de contact (30, 40, 5) - découpe de chaque composant (1A, 1B). D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels - la figure 1 représente une vue en perspective et en coupe partielle du composant ; - la figure 2a représente une vue de dessus du composant et avant découpe selon la ligne DD'. - la figure 2b représente une vue en coupe de la figure 2a suivant la ligne de coupe AA' - les figures 3a, 3c, 3d, 4a, 4c, 5, 6a, 6c, 7, 8a, 9, 10, 11a, 12, 13a,- représentent, suivant une vue en coupe du composant, les différentes étapes du procédé de fabrication; - les figures 3b, 4b, 6b, 8b, îîb, 13b, représentent les vues de dessus des masques utilisés dans le procédé de fabrication du composant. La figure 1 représente un transistor à effet de champ sélectif aux ions (ISFET, ion selective field effect transistor).Ce transistor a substantiellement la forme d'un T dont la zone étroite (1B) forme la jambe centrale du T et la zone large (1A) forme la barre transversale du T. Ce transistor est constitué d'un substrat (1) de silicium de type P avec une concentration de 5.1015 atm/cm3 et une orientation dans le plan (100) du substrat. Dans le substrat ci-dessus, on va définir au moyen du procédé de fabrication que l'on va expliciter ci-après, une zone de grille (2), des diffusions drain (3), une source (4) de type N et des métallisations de drain (30), de source (40) et une métallisation (5) dite de contact de substrat.Les métallisations (30, 40) se terminent, à une extrémité par des plots de contact (32, 42) et à l'autre extrémité, viennent prendre contact dans les ouvertures du substrat (31, 41) avec les diffusions respectives (3, 4) du drain et de la source. Ceci permet de réduire au maximum la longueur des diffusions de drain et de source et par conséquent, de diminuer proportionnellement les résistances complémentaires apportées par ces diffusions qui diminuent l'amplification du transistor à effet de champ. La métallisation (5), constituant un plot central, assure une prise de contact dans le volume du silicium constituant le substrat (1). Cette prise de contact est effectuée au moyen d'une métallisation dans une ouverture (50, figure 2a) comme on le verra dans la suite du processus de fabrication.Ce plot de contact central(5) qui assure un contact avec le substrat (1) permet éventuellement d'ajuster la tension de seuil VT de l'ISFET par le règlage de la valeur de la tension source-substrat conformément à la relation suivante où VTO représente la tension de seuil de l'ISFET à tension source-substrat V35 nulle, k étant une constante et C0x la capacité de grille par unité de surface. Les figures 2a, 2b, 2c permettent de mieux discerner un autre avantage et perfectionnement du transistor ISFET de la présente invention par rapport à l'art antérieur. La figure 2a représente une vue de dessus du transistor dans lequel on a figuré la forme prise par les diffusions de type N, de source (3) et de drain (4), les métallisations (30, 40) et la métallisation (5) ainsi que la forme prise par les ouvertures (31, 41 et 50) de prise des contacts des métallisations (30, 40, et 5) sur, respectivement la source (3), le drain (4) et le substrat (1). On a également représenté en hâchures sur cette figure, un anneau de garde (6) constitué par une diffusion de type P qui entoure totalement les diffusions de type N de source et de drain (3, 4).Comme on peut le voir sur la figure 2c, qui est une représentation suivant la coupe AA' du substrat- (1), dans la zone de jonction de la barre du T avec la zone de grille (2) située à l'extrémité de la jambe du T, la diffusion de type P comprend une zone centrale (6) située entre les deux diffusions de type N de source (3) et de drain (4) et deux zones externes situées de part et d'autre des diffusions de source (3) et de drain (4). D'autre part, sur la figure 2b, qui est une représentation en coupe suivant BB' (correspondant à la zone de grille (2) ), du substrat (1), on voit que la diffusion de type P est uniquement située de part et d'autre des deux diffusions de source (3) et de drain (4) et qu'il existe entre chacune des diffusions P, N une zone de substrat (1) dont l'épaisseur est maintenue à un minimum donné, de façon à abaisser la tension de claquage de la diode source-substrat et de la diode drain-substrat. De plus, la diffusion des zones de drain et de source et la réalisation d'une zone de séparation entre ces deux diffusions conduisent à une meilleure reproductibilité -des caractéristiques générales des diodes source-substrat et drain-substrat, notamment de leur tension de claquage, ce qui est essentiel pour le fonctionnement de l'IFSET. Par rapport à un art antérieur connu par le brevet britannique 2 010 011, dans lequel on utilise une couche de type P+ pour délimiter la zone canal, cette couche étant diffusée en surface du composant au-dessus des diffusions drain et source, ou partout sur une face, à l'exception de la zone canal et de la zone prise de contact, l'anneau de garde diffusé de part et d'autre des diffusions de type N constituant la source et le drain présente deux avantages : - il évite la formation de canaux parasites ou parallèles ailleurs qu'au niveau du canal - il joue un rôle électrique, en améliorant les caractéristiques des diodes source-substrat et drainsubstrat. La fabrication du transistor décrit suivant les figures 1, 2, va maintenant être explicitée par le procédé de fabrication décrit à l'aide des figures 3 à 13. Après nettoyage initial de la plaquette de substrat (1) ayant dans l'ordre pour but de dégraisser la plaquette, de supprimer les impuretés métalliques et les produits organiques, on procède à une première étape d'oxydation en chauffant la plaquette à 11000C pendant 45 minutes avec de la vapeur puis pendant 15 minutes avec de l'oxygène sec et enfin pendant 10 minutes avec de l'argon. Dans cette étape d'oxydation, on fait croître un oxyde de silicium (S i 2) sur une épaisseur de 5000 A représentée par la couche (10) sur la figure 3a. Une troisième étape de photogravure à l'aide du masque de la figure 3b permet d'enlever la couche de silice (10) dans les zones où la diffusion de type P + doit s'effectuer. Ces zones sont représentées par la référence (6) sur la figure 3b. Cette étape de photogravure et d'attaque de la couche de silice est suivie d'une étape de nettoyage pour supprimer les traces de résine et enlever les composés organo-métalliques. Une quatrième étape consistant à prédéposer la couche de type P + est obtenue en chauffant des impuretés de Bore constituées par du BBr chauffé à 10800C dans un courant d'azote et d'oxygène pendant 7 minutes pour le transformer en Bq. Cette étape permet d'obtenir les zones (6) de diffusion 2/ de type P représentées à la figure 3c. Cette étape de prédépôt est suivie d'une cinquième étape dite de redistribution de la diffusion des impuretés P+ effectuée par chauffage du substrat à 11500C dans un courant d'azote pendant 30 minutes, puis un courant d'oxygène humide pendant 30 minutes et enfin pendant 10 minutes dans un courant d'argon. Cette étape est effectuée afin d'augmenter la profondeur de diffusion , comme représenté à la figure 3d, et de calibrer la résistance carrée surfacique. Après une sixième étape de désoxydation totale et une septième étape de reoxydation du substrat de façon à faire croltre la couche de silice (11), on procède à la huitième étape de photogravue des zones de diffusion du type N + dans laquelle, comme représenté à la figure 4a, on attaque la diffusion de la source et du drain (3, 4). Cette opération de photogravure est réalisée à l'aide du masque représenté à la figure 4b, figure sur laquelle on a représenté en pointillés les zones (113) et (114) dans lesquelles la couche de silice (11) est attaquée. Une neuvième étape de prédépôt et redistribution des impuretés de type N, diffusée dans le substrat est réalisée de façon classique pour l'homme de métier, de façon à diffuser les impuretés de type N jusqu a une profondeur de 5 microns et former ainsi la source (3) et le drain (4), comme représenté à la figure 4c. On remarquera que la diffusion des impuretés du type P dans le procédé de l'invention est réalisée jusqu'à une profondeur de 10 microns, profondeur supérieure à la profondeur des impuretés de type N. Par rapport au procédé de l'art antérieur connu par le brevet britannique 2 010 011, dans lequel la diffusion de type N doit atteindre une profondeur de 10 microns pour permettre par la suite la diffusion du canal P, le procédé de l'invention permet une économie de temps. Par ailleurs, la "redistribution qui fait suite au prédépôt d'impuretés de dopage des zones de drain et de source ne fait qu'entralner une diffusion profonde de l'anneau, ce qui n'est pas gênant alors que l'inverse, ainsi que le fait KURARAY l'est. Cette neuvième étape est suivie d'une dixième étape de nitruration de protection pour l'étape suivante d'attaque en V. Cette nitruration joue un rôle d'agent de masquage et de passivant dont les propriétés électriques sont analogues à l'oxyde de silicium Si 02 , tout en ayant les qualités de résistance à l'attaque des agents chimiques. Dans cette étape consistant en un dépôt chimique en phase vapeur sous basse pression, on dépose sur l'ensemble du substrat une couche de nitrure de silicium (12), 3N4, comme représenté à la figure 5. Le dépôt de vapeur chimique sous basse pression est effectué en introduisant du dichlorosilane (SiH2C ) et de l'ammoniaque (NH3) dans un four maintenu à une température de 750 Oc et dans lequel on a effectué un vide primaire.Cette opération de dépôt chimique en phase vapeur sous basse pression (LPCVD, low pressure chimical vapor deposition) permet d'obtenir une meilleure qualité de passivation que dans une opération dite CVD à pression atmosphérique. Cette retape de dépôt de nitrure s'effectue jusqu'à l'obtention d'une épaisseur de nitrure de 0,1 micron. Une onzième étape de photogravure de la zone de découpe chimique à effectuer est représentée sur les figures 6a, 6b et 2a par la référence (13), cette référence représente une forme de découpe en Jn~ à l'intérieur de laquelle après photogravure, on va effectuer une attaque par plasma, du nitrure de silicium (12). Le plasma est constitué de fréon (CF4) mélangé avec 8% d'oxygène (02 r. Cette attaque plasma est suivie d'une attaque de oxyde de silicium qui s'est formé dans la zone (13) de façon à mettre à nu le silicium du substrat (1) dans la zone (13) en 23- visible sur la figure 2a. Il va de soi que cette attaque et ces étapes sont d'abord effectuées sur une face, comme représenté à la figure 6a, puis répétées de façon à obtenir, comme représenté à la figure 6c, une attaque sur les deux faces du substrat (1).Cette forme en FL (13) permet, lorsqu'on découpe plusieurs transistors sur la même plaquette, comme représenté à la figure 2a, où l'on voit plusieurs -zones de découpe (13) appartenant respectivement à des transistors adjacents, de conserver à la plaquette une plus grande rigidité que lorsque celle-ci est découpée suivant une forme dite en peigne. Par ailleurs, ce type de découpe permet également, lors de la séparation des différents transistors par découpe de l'élément (1A), d'absorber une erreur de positionnement de l'outil de découpe sans pour autant detériorer un ou plusieurs transistors de la plaquette. Cette mesure est importante car, lors de la découpe mécanique des composants sur la plaquette, le rendement de fabrication peut décroître énormément à cause de la difficulté de positionner le diamant sans endommager les aiguilles (1B). Afin de pallier à cet inconvénient, les masques d'attaque anisotropiques possèdent au bas de chaque aiguille (1B) des "épaulements" formant l'extrémité du "n" qui permettent de positionner l'outil de découpe sans endommager l'aiguille, d'où encore une meilleure fiabilité. Cette onzième étape est suivie d'une douzième étape d'attaque anisotropique représentée à la figure 7. Cette attaque est effectuée de façon bien connue pour l'homme de métier et permet d'obtenir également de façon bien connue, des faces latérales du substrat (1) découpées en V dans la zone (13) en forme de Qn ceci de façon à conférer au transistor la forme visible sur les flancsde la partie (1B), en forme d'aiguille de la figure 1. Cette découpe anisotropique est effectuée par de l'éthylène diamine, dont on a augmenté la vitesse d'attaque en procédant à une température de îîO0C avec les proportions suivantes, 125cc d'éthylène diamine, 40cc d'eau et 20 grammes de pyrocathéchol. Dans une treizième étape, on attaque par plasma la couche (12) de nitrure de silicium visible sur la figure 7, pour arriver après cette étape à une plaquette recouverte d'une couche d'oxyde de silicium (11) représentée à la figure 8a. Par une quatorzième étape on pratique l'ouverture de grille (14) au moyen d'une photogravure, à l'aide du masque représenté à la figure 8b, masque dans lequel la zone (114) représente la zone dans laquelle l'oxyde de silicium de la couche (11) sera attaqué, de façon à constituer sur le substrat (1), à l'emplacement désiré, l'ouverture de grille (14), comme représenté à la figure 8a. Par une quinzième étape d'oxydation sèche, effectuée à 1150 C, dans un courant de gaz d'oxygène sec et d'argon, on fait croître une épaisseur de silice de 0,14 micron représentée par la couche (15) sur la figure 9. Une seizième étape de passivation de l'ensemble des composants et des flancs de découpes consiste à déposer par LPCVD une couche de nitrure (16) sur les composants de la plaquette, comme représenté à la figure 10. La dix-septième étape du procédé est constituée par la photogravure des ouvertures de contact (31, 41, 50) à l'aide du masque -représenté à la figure 1lob. Dans ce masque, les références (131, 141, 150) représentent- les endroits où les couches de nitrure et de silice de la plaquette sont attaquées pour laisser place aux ouvertures (31, 41, 50), comme représenté aux figures îîa et 2a. Ces ouvertures seront effectuées au moyen d'une attaque plasma. Une dix-huitième étape consistant en une métallisation des ouvertures et de la plaquette est obtenue en évaporant de l'aluminium, de façon à déposer une couche (17) de 5 microns d'épaisseur sur la plaquette, comme représenté à la figure 12. Une dix-neuvième étape consiste en une photogravure de l'aluminium au moyen du masque représenté à la figure 13b, dans lequel les zones (130 à 132 et 140 à 142) représentent les zones où l'aluminium subsiste, c'est-à-dire à l'emplacement des ouvertures (31, 41, 50), comme représenté à la figure 13a, et aux endroits de métallisation (30, 40, 32, 42), comme représenté à la figure 1. Enfin, une découpe suivant la ligne DD' permet de désolidariser chacun des transistors de la plaquette et d'obtenir les éléments individuels tels que représentés sur la figure 1. Le procédé ainsi décrit permet, par les simplifications et les améliorations apportées, d'une part au procédé de fabrication et d'autre part au dispositif, d'obtenir de façon plus simple, plus économique et plus fiable, des transistors à effet de champ sélectifs aux ions, tels que ceux décrits par l'art antérieur cité ci-dessus. En particulier, le processus de fabrication de l'invention permet d'obtenir un haut rendement de fabrication et une faible dispersion des caractéristiques des composants. Une des mesures qui y contribue est celle qui consiste à d'abord effectuer la diffusion du canal de type P, puis les diffusions de drain et de source. D'autres modifications à la portée de l'homme de métier font également partie de l'invention. REVENDICATIONS 1) Transistor à effet de champ sélectif aux ions comportant un substrat en forme de T dans lequel sont exécutées dans une zone de grille (2) proche de l'extrémité de la jambe du T deux diffusions de type N pour constituer la source (3) et le drain (4) et une ouverture de grille (14) dans la zone de grille (2), lesdites diffusions de type N se prolongeant en s'écartant vers la zone du substrat où la jambe du T rejoint la barre transversale, caractérisé en ce que les diffusions de source (3) et de drain (4) sont entourées par une diffusion de type P constituant un anneau de garde (6) au niveau de la zone de grille (2), en ce qu'entre la zone de grille (2) et la zone de jonction de la barre du T avec sa jambe, une zone de diffusion du type P entoure de chaque côte les diffusions de drain (4) et de source (3) et en ce que la longueur de la jambe du T est réduite et les diffusions de type N s'arrêtent à proximité immédiate de la jonction de la jambe et de la barre transversale du T. 2) Transistor selon la revendication 1, caractérisé en ce que la diffusion de type N est effectuée jusqu'à une profondeur de 5 microns tandis que la diffusion de type P est effectuée jusqu'à une profondeur de 10 microns. 3) Transistor selon la revendication 1 ou 2, caractérisé en ce que les diffusions de type N se prolongent en surface de la tête du T par des métallisations qui sont en contact avec ces diffusions par des ouvertures (31, 41). 4) Transistor selon une des revendications 1 ou 2, caractérisé en ce qu'il comporte un plot de contact (5) de polarisation du substrat (1) 5) Procédé de fabrication du transistor à effet de champ selon une des revendications précédentes, caractérisé en ce qu'après une etape de nettoyage d'une plaquette de silicium (1) on effectue les étapes suivantes - formation d'un anneau de garde (6) par une diffusion de type P; - formation des électrodes de source et de drain par une diffusion de type N; - passivation du composant par nitruration; - découpe chimique suivant un profil en fL ; - formation de l'électrode de grille (14) ; - passivation de l'ensemble des composants et des flancs des découpes; - réalisation des ouvertures de contact (31, 41, 50) et des métallisations de contact (30, 40, 5); ; - découpe de chaque composant (1A, 1B).