FR 2604528 A1 19880401 FR 8613402 A 19860925 "Procédé et dispositif de détermination numérique de l'amplitude de la fonction de transfert entrée-sortie d'un quadripôle. L'invention a pour objet l'élaboration d'un procédé utilisable pour déterminer l'amplitude de la fonction de transfert d'un quadripôle quelconque, afin par exemple, de la stocker physiquement de façon aisément exploitable. L'invention a également pour objet un circuit de mise en oeuvre du procédé décrit. I1 existe de nombreuses occasions dans lesquelles il est utile et même nécessaire, de connaStre pré cisément tout ou partie de la fonction de transfert des quadripôles, qu'ils soient actifs ou passifs. On sait en effet, que ces composants électroniques présentent rarement une réponse linéaire. Or, si l'on peut trouver, dans l'art de la technique, un certain nombre d'études proposant des moyens théoriques d'estimation ou d'approximation d'une fonction de transfert, on s'est jusqu'à présent peu préoccupé de développer des systèmes performants de détermination physique précise de cette courbe caractéristique des quadripôles. On connait, bien entendu, déjà divers montages de laboratoires permettant de relever la fonction de transfert d'un quadripôle. La mise au point d'un composant électronique, ainsi que le contrôle de qualité lors de sa fabrication supposent en effet que l'utilisateur final ait au moins une idée de la plage de fonctionnement et de la caractéristique générale de réponse du quadri ple. En conséquence, le matériel existant permet de tracer l'allure de la fonction de transfert du quadripôle commercialisé, avec une précision plus ou moins importante. Toutefois, ces matériels sont généralement conçus spécifiquement pour un type de quadripôle donné. I1 n'existe en outre aucune standardisation de la présentation des résultats, et rarement une souplesse d'utilisation permettant de choisira précision etlou la plage du relevé. Il en résulte que ces dispositifs sont tout à fait inefficaces pour de nouvelles applications dans lesquelles on souhaiteexploiter d'une manière optimale les "accidents" de la fonction de transfert d'un quadripôle. Tel est le cas, par exemple, lorsqu'on souhaite linéariser un quadripôle non linéaire, par compensation "pas à pas" de ses défauts de linéarité sur une plage de fonctionnement donnée. En outre, certaines applications supposent que la fonction de transfert du quadri p8le utilisé soit constamment suivie lors de son fonctionnement au sein de son circuit d'utilisation, de façon à déceler ou compenser toutes modification de son comportement sous l'effet notamment du vieillissement ou d'influence thermique.A ce moment, il est nécessaire de disposer d'un circuit de relevé capable d'opérer à très grande vitesse, sous commande automatique de la résolution, de la plage et de la fréquence du relevé. La présente invention a pour objectif général de permettre de satisfaire entre.autre à ces conditions de fonctionnement exigentes, en palliant les inconvénients mentionnés ci-dessus des dispositifs existants. Plus précisément, un premier objet de l'invention est de fournir un procédé de relevé de la fonction de transfert d'un quadripôle quelconque sous forme numérique, dans un objectif de stockage et d'exploitation aisés. Un second objet de l'invention est de fournir un procédé souple et universel, dont le fonctionnement soit paramétrable pour l'adapter à chaque spécificité du quadripôle et de l'application considérés. Un troisième objet de l'invention est de fournir un procédé tel que défini ci-dessus qui puisse être mis en oeuvre sur un circuit simple, de complexité et de coût de fabrication réduits. L'invention a en outre pour objet la mémorisation de la fonction de transfert d'un quadripôle quelconque, sous forme standardisée dans une mémoire PROM. Cette caractéristique de l'invention autorise aussi bien les applications dans lesquelles le circuit de relevé de la fonction de transfert est inséré en parallèle dans un circuit d'utilisation du quadriPôle, la mémoire PROM étant partagée entre les deux circuits pour son chargement, et son exploitation, respectivement. La mémoire PROM convient également parfaitement à l'exploitation du relevé de la fonction de transfert en applications déportées. Le procédé selon l'invention, a enfin également pour objet notable, d'autoriser un relevé de la fonction de transfert en temps réel, dans un mode de réalisation particulier. Tous ces objectifs de l'invention, ainsi que d'autres qui apparattront par la suite, sont atteints à l'aide d'un procédé de détermination, sous forme numérique, de la fonction de transfert en amplitude d'un quadripôle, procédé caractérisé en ce qu'il consiste à - échantillonner un signal rampe numérique selon un incrément prédéterminé; - convertir les échantillons Xn ainsi obtenus en signal analogique d'entrée pour le quadri p8le de manière à couvrir la plage souhaitée de la dynamique du quadripôle testé; et - numériser le signal de sortie du qua dripôle pour faire correspondre un échantillon numérique de sortie Y n à chaque échantillon numérique d'entrée Xn, ladite fonction de transfert étant déterminée par la séquence des couples Xn, n ainsi obtenus. De façon avantageuse, la résolution, la période et la plage d'échantillonnage du signal d'entrée Xn sont variables, et commandées par microprocesseur. L'invention concerne également un circuit de numérisation de la fonction de transfert en amplitude d'un quadripôle selon le procédé ainsi défini, circuit caractérisé en ce qu'il comporte - des moyens de génération d'un signal rampe numérique échantillonné Xn; - un convertisseur CN- monté entre lesdits moyens de génération du signal et l'entrée du qua dripôle; - un convertisseur CAN monté en sortie dudit quadripôle pour la numérisation des échantillons de sortie Y dudit quadripôle; n --des moyens de mémorisation des couples d'échantillons Xn, Y représentatifs de la fonction de n transfert du quadripôle. De manière préférentielle, ces éléments sont interconnectés par un système de communication à bus unique. Enfin, l'invention concerne les éléments de mémorisation de la fonction de transfert en amplitude d'un quadripôle caractérisés en ce qu'ils sont constitués d'une mémoire PROM ou équivalent chargée dt: l'échanti- lonnage numérique représentatif de ladite fonction de transfert. D'autres-caractéristiques et avantages de l'invention apparattront à la lecture suivante de la description de modes de réalisation préférentielle non limitatifs de l'invention et des dessins annexés dans lesquels - la Fig.1 représente schématiquement un circuit de numérisation de la fonction de transfert d'un quadripôle, du type structuré autour d'un bus unique; - la Fig.2 représente un schéma illustrant la configuration générale de la carte d'interface du circuit de la figure 1; - la Fig 3 représente un mode de réalisation particulier du port d'entrée-sortie du circuit de la figure 1; - la Fig.4 représente un mode de réalisation préférentiel de la carte d'interface de la figure 1, dans le cas d'un fonctionnement relativement lent; - la Fig.5 représente schématiquement la chaine des composants de la carte d'interface, lors d'un fonctionnement en temps réel;; - la Fig.6 représente un schéma synoptique généralisé d'une application de l'invention à la représentation graphique de la fonction de transfert numérisée, sur analyseur logique, soit par liaison série, (faiblesdébits), soit par liaison parallèle (débits importants). - la Fig.7 représente l'application d'un dispositif selon l'invention à la linéarisation d'un quadripôle. Le schéma de la Pig.1 correspond à un mode de réalisation avantageux de l'invention, constitué de plusieurs éléments organisés autour d'un microprocesseur du type MOTOROLA 6802 s. Plus précisément, le système représenté est structuré autour d'un bus unique 10, et sa version de base (sous-ensemble 20) comporte les éléments suivants - une unité centrale 11, comportant le microprocesseur, le moniteur et les circuits d'inter- face pour la liaison en série de la console 12 de commande et de visualisation du système. Dans le cas représenté, la console 12 est connectée en série à l'unité centrale 11 par liaison V24 (normalisation CCITT). - la carte mémoire RAM 13, complétée éventuellement par des mémoires PROM; - le quadripôle sous test 14 relié au bus 10 à travers la carte d'interface 15 et le port d'entrée-sortie 16. A cette configuration de base peuvent se rajouter des éléments complémentaires d'exploitation de la fonction de transfert du quadripôle telle que nu mérisme et transportde dans le bus 10. Il s'agit par exemple d'une carte de programmation 17 pour stockage de la fonction de transfert sur mémoire PRUM, ou encore un appareil périphérique quelconque 18 de représentation graphique ou autre de la fonction de transfert. Dans le cas représenté, cet appareil est par exemple connecté au bus 10 à travers des adaptateurs à sortie série du type ACIA 19 prolongés par liaison V24. Le principe général de fonctionnement du circuit schématisé en Fig.1, et donc le procédé de l'invention, sontillustrésen Fig.2. Le quadripôle sous test 14 est alimenté en entrée par un signal généré par l'unité centrale 11. Ce signal est multiplexé pour transiter dans le bus 10, puis démultiplexé et décodé dans l'interface d'entrée 21, avant de traverser le convertisseur numérique et analogique 22 pour parvenir aux bornes d'entrée du quadripôle 14. De façon avantageuse, le signal généré par l'unité centrale 11 est une rampe numérique d'incrément égal à la résolution choisie. Les échantillons Xn ainsi générés représentent l'abscisse de la fonction de transfert du quadripôle 14. Le signal de sortie du quadripôle 14 est alors numérisé par le convertisseur analogique-numérique 23, puis multiplexé dans l'interface de sortie 24 communiquant avec le bus 10. Les échantillons numériques Yn de sortie du quadripôle 14 sont alors par exemple mis en mémoire dans la carte RAM de la figure 1, avec l'échantillon d'entrée Xn correspondant. La fonction de transfert du quadripôle est ainsi définie par les couples Xn,Yn, avec une précision correspondant à la résolution de l'échantillonnage réalisé par l'unité centrale 11. Bien entendu, les figures 1 et 2 illustrent schématiquement le procédé de numérisation de fonctions de transfert suivant l'invention, sous la simple forme d'un mode de réalisation préférentiel non limitatif. En outre, l'homme de l'art appréciera tous les développements évidents qu'il est possible de réaliser à partir de la structure de base décrite. La souplesse du système est liée à deux types essentiels de la configuration représentée.: - la performance d'une liaison par bus, qui dépend évidemment notamment des caractéristiques du bus et des éléments périphériques employés. Plus précisément, le débit D,l'information d'un système numérique s'exprimant sous la forme D = F e x b(avec F e représentant la fréquence d'échantillonnage du signal transmis, et b le nombre d'éléments binaires par mot), l'utilisation du système à sa capacité maximale supposent de réaliser un compromis entre la fréquence d'échantillonnage, et la résolution des échattillons. - la programmation de l'unité centrale 11 détermine également la souplesse du système. Il est notamment aisé de permettre à l'opérateur de déterminer (via la console 12), la fréquence d'échantillonnage, la résolution des échantillons, et la portion de la fonction de transfert testée. Dans le mode de réalisation dans lequel on charge la fonction de transfert numérisée sur PROM, il est également aisé de concevoir un logiciel de programmation adéquat. Les Figs 3,4 et 5 sont relatives à des versions spécifiques avantageuses de l'invention. Tout d'abord, les figures 3 et 4 détaillent une configuration de numérisation de fonction de transfert à vitesse lente. La figure 3 détaille dans ce cas de figure, le port d'entrée et de sortie 16 schématisé en fissure 1. En l'occurence, les éléments représentés sont relatifs au seul port d'entrée, dans la mesure où la carte d'interface 15 de la figure 4 est directement connectée en sortie au bus de donnée 10. Les trains d'information transitant par le bus 10 sont tamponnés dans les tampons 31, et les données correspondant aux échantillons d'entrée Xn du quadripôle 14 sont acheminéesen parallèle sur deux adaptateurs de type PIA 32,33 à sortie parallèle sous la commande d'un décodeur d'adresse 34. Le nombre de PIA 32,33 employé dépend de la résolution des échantillons. Dans le mode de réalisation représenté, chaque PIA correspond par exemple à un octet, d'où une résolution de 16 eb. Les sorties parallèles des PIA 32,33 sont connectées au convertisseur numérique-analogique 22 pour leur acheminement vers l'entrée du quadripôle sous test 14. La carte d'interface 15 représentée en figure 4, qui correspond au port entrée-sortie de la figure 3, est composée des convertisseurs numérique-analogique 22 et analogique-numérique 23 synchronisés par un circuit de gestion d'horloge 41. Ce circuit de synchronisation 41 est toutefois non nécessaire dans le cas d'une utilisation à vitesse lente, du fait que les convertisseursutiliséssont du type à verrouillage, fonctionnement en "patch") et ne sont actifs que périodiquement lors du passage de chaque échantillon Xn Le convertisseur analogique-numérique attaque en sortie les tampons 42 trois-états, qui assurent le multiplexage des échantillons de sortie Yn du quadripôle 14 avant leur insertion dans le bus de données 10. Dans le prototype de l'invention réalisé en laboratoire, et correspondant au mode de réalisation des figures 3 et 4, les PIA 32,33 utilisés étaient des Motorola &commat;# 6821. 6821. Les CNA 22 et CAN 23 étaient respec- tivement des MP 1926 et MP 8037. Le premier peut fonctionner jusqu'à une fréquence d'échantillonnage de 120 K?z et le second est du type à triple-rampe et grande résolution d'un fonctionnement plus lent (250 Hz). Les deux convertisseurs 32,33 sont utilisés avec un module AEIGIC, et les tampons 42 étaient des 74LS374 du type à circuit cablé de multiplexage. Structuré autour d'un bus G64, et sous la commande d'un microprocesseur 6802, le prototype fonctionnait avec une dynamique de plus ou moins 10 Volt, pour une résolution des échantillons Xn,Yn de 8 à 16 éléments binaires. Une expérimentation a été faite pour déterminer la fonction de transfert en amplitude d'un coupleur opto,électronique (quadripôle sous test 14). Le choix de la résolution par console 12 a permis de définir un incrément d'échantillonnage généré par l'unité centrale 11. La séquence des échantillons X Y a été mise en mémoire et enregistrée sur PROM au moyen de la carte programmateur 17. La PROM a pu être ensuite utilisée sur une autre machine notamment pour un traitement de linéarisation de la fonction de transfert du coupleur octoélectronique considéré. D'une manière générale, le fonctionnement du prototype réalisé permet la mémorisation des couples Xn, Yn au fur et à mesure de l'exploration complète de toute la dynamique, symétrique ou non. Il permet ainsi de calculer les 2n-1 ou 2n valeurs numériques (n étant la résolution du système) de la fonction de transfert de tout quadripôle actif ou passif , bipolaire ou non. La figure 5 correspond au mode de réalisation de l'interface 15 du système pour une application en temps réel du procédé selon l'invention. Comme déjà noté précédemment, les possibilités de fonctionnement en temps réel du système de la figure 1 découlent d'un compromis entre la période d'échantillonnage utilisée et le nombre de pas nécessaire pour explorer toute la dynamique lié à la résolution choisie. Pour une période d'échantillonnage T et une résolution n donnée, il sera nécessaire de e trouver des éléments périphériques dont la vitesse de calcul soit compatible. A titre illustratif, le tableau suivant fourni la valeur maximale des temps de calcul pour une période d'échantillonnage de 1s et 100 ns avec une résolution de 6,8,10 et 12 éléments binaires successivement (temps de calcul maxi = 2n x Te) REsolution Période d'Schantillonntge (en nombre d'eb) ian lodens 6 64 an 6,4 Ps 8 256 as 25 Ps 10 l s 102 us 12 4 as 409 ps Lorsque les élénents compatibles pour une numérisation en temps réel ont éts déterminés, il est avantageux de réaliser la carte d'interface comme représent en figure 5. Le quadripole sous test 14 est alimenté en échantillons d'entrée X via le convertisseur numéri n que-analogique 22, après traitement du signal dans un circuit supresseur de transitoire 51, et un filtre de lissage 52. Les échantillons de sortie Yn du qua drip8le sous test 14 passent à travers un filtre antirepliement 53 avant d'être numérisés par le convertisseur CAN 23. Une telle chaine de traitement du signal est réalisable à partir des composants détaillés ci-dessus, à la condition d'utiliser un logiciel système légèrement différent qui permette le choix du temps de montée, la fréquence des signaux traités étant limitée en l'occurence à 50 KHz (limite technologique). Les figures 6 et 7 illustrent schéma tiquement deux modes d'application préférentiels de l'invention. La figure 6 est relative à l'utilisation de l'échantillonnage de la fonction de transfert pour la représentation graphique de celle-ci sur analyseur logique 60. Deux types de connexion de l'analyseur logique avec une unité de traitement 61 des échantillons mémorisés en mémoire PROM 62 sont présentés dans les sous-ensembles 63,64 : - le circuit 63 correspond à une liaison série, du type V 24, pour un débit relativement lent de données (signaux de faible fréquence). Le circuit comprend une unité de gestion de la liaison V 24 et un tampon qui assurent le démultiplexage des échantillons Xn, Yn avant leur parallélisation en direction des ports X et Y respectivement. - le circuit 64 correspond au traitement d'un signal exigeant un débit plus fort, par exemple un signal audio, transmis par liaison parallèle. De façon connue, l'introduction dans les ports X,Y doit être précédée d'un démultiplexage et d'un aiguillage des échantillons. Les ports de sortie X,Y dans chaque cas devront avoir une dimension corrélée à la résolution du système et pourront par exemple être constitués de composants périphériques du type PIA 6821. La figure 7 illustre schématiquement l'intégration d'un dispositif 70 de numérisation de la fonction de transfert du quadripôle 14 dans un circuit de linéarisation du même quadripôle 14. Dans ce cas, on utilise des moyens de commutation 71 permettant de connecter sélectivement le quadripôle 14 soit au dispositif 70, soit au circuit de linéarisation 72. Dans un mode de fonctionnement illustratif d'un tel système, le système de numérisation de la fonction de transfert 70 comporte un microprocesseur de calcul de coefficients de compensation C n àpartir des couples d'échantillons Xi '7n d'entrée et de sortie du quadripôle 14. Ces coefficients servent ensuite à commander des moyens de linéarisation des quadripôles situés soit en amont (A1) soit en aval (A2) du quadripôle 14 après commutation du quadripôle sur le circuit 72. Ces moyens de linéarisation (A1), (A2) sont par exemple des multiplieurs auxquels les échantillons de commande C n sont envoyés en fonction d'une lecture préalable du signal X d'entrée, Y de sortie respectivement, du quadripôle 14. Les moyens de commutation 71 peuvent être soit du type mécanique ou équivalent, à fonctionnement très intermitent, soit du type électronique de façon à permettre un suivi très précis de l'évolution de la fonction de tranfert du quadripôle lorsque celle-ci est sujette à modification. Ce mode de réalisation permet également le cas échéant d'effectuer constamment un relevé de la fonction de transfert du quadripôle limité à sa plage instantanée de fonctionnement, afin d'obtenir un échantillonnage et une résolution les plus importants possibles. Les caractéristiques des différentes versions de l'application de la présente invention à la linéarisation des quadripôles sont notamment détaillées dans une demande de brevet conjointe. On constate donc que le procédé de la présente invention, ainsi que les circuits de mise en oeuvre et ses applications permettent la numérisation de l'amplitude de la fonction de transfert d'un quadripôle, quelque soit l'allure et la "non linéarité" de cette fonction de transfert, et même dans les cas de discontinuité de premier et de deuxième ordres. Les applications possibles sont nombreuses depuis le tracé de la fonction de transfert jusqu'à la linéarisation des circuits non linéaires (émetteurs opto-électroniques, diodes, etc.) et d'une manière générale toutes les utilisations nécessitant de connattre exactement la fonction de transfert d'un quadripôle. A cet égard, un aspect essentiel de l'invention est également de permettre de mémoriser une fonction de transfert quelconque sur mémoire PROM ou équivalent. Ce type de composant chargé d'une séquence d'échantillons Xn,Yn représentative de la fonction de transfert d'un quadrip8le quelconque est appelé à trouver de nombreuses autres applications, du fait de sa souplesse d'utilisation et de son universalité. Dans cet esprit, la linéarisation de la fonction de transfert d'un quadripôle n'est mentionnée qu'à titre illustratif, et on peut tout aussi bien envisager d'utiliser la fonction de transfert ainsi numérisée pour la conformation a posteriori de celle-ci d'une manière donnée quelconque. REVENDICATIONS 1". Procédé de numérisation de la fonction de transfert en amplitude d'un quadripôle, caractérisé en ce qu'il consiste à : - échantillonner un signal rampe numérique selon un incrément prédéterminé; - convertir les échantillons(Xn )ainsi obtenus en signal analogique d'entrée pour le quadripôle(14),de manière à couvrir la plage souhaitée de la dynamique dudit quadripôle testé (14) et; - numériser le signal de sortie du quadripôle 14 pour faire correspondre un échantillon numérique de sortie(Yn)à chaque échantillon numérique d'entrée(Xn), ladite fonction de transfert étant déterminée par la séquence des couples (Xn,Yn) ainsi obtenus. 20. Procédé selon la revendication 1, caractérisé en ce que la résolution, la période et la plage d'échantillonnage du signal d'entrée(Xn )sont variables et commandées par une unité de traitement(11)à microprocesseur. 30. Procédé selon la revendication 2, caractérisé en ce que la résolution et la période d'échantillonnage sont choisies en fonction de la vitesse de travail du système, de façon à permettre un relevé de la fonction de transfert du quadripôle(14)en temps réel. 40. Circuit de numérisation de la fonction de transfert en amplitude d'un quadripôle selon le procédé de l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte - des moyens (11,12) de génération d'un signal rampe numérique échantillonné (Xn); - un convertisseur numérique-analogique- (22) monté entre lesdits moyens de génération de signal (11) et l'entrée du quadripôle (14); - un convertisseur analogique-numérique (23) monté en sortie dudit quadripôle (14) pour la numérisation des échantillons de sortie (yin) du quadripôle; - des moyens de mémorisation (13,17) des couples d'échantillons (Xn,Yn) d'entrée et de sortie du quadri pôle (14), représentatifs de la fonction de transfert dudit quadripôle (14). 5D. Circuit selon la revendication 4, caractérisé en ce que lesdits moyens de génération (11) et de mémorisation (13,17), ainsi que les convertisseurs (22,23) sont interconnectés par un système de communication à bus unique (10). 60. Circuit selon l'une quelconque des revendications 4 et 5, caractérisé en ce que lesdits moyens de génération (11) sont constitués par une unité centrale de traitement à microprocesseur. 70. Circuit selon la revendication 4, caractérisé en ce que lesdits moyens de mémorisation comprennent au moins une mémoire PROM ou équivalent, chargée par un circuit de programmation (17). 80. Elément de mémorisation de la fonction de transfert en amplitude d'un quadripôle quelconque, caractérisé enoe qu'il est constitué d'une mémoire PROM ou équivalent, chargée d'un échantillonnage Xn,Yn représentatif de ladite fonction de transfert. 90. Elément de mémorisation selon la revendication 8, caractérisé en ce que ladite mémoire PROM ou équivalent mémorise également un programme d'exploitation dudit échantillonnage numérique (Xn,Yn) représentatif de la fonction de transfert. 100. Utilisation d'un élément de mémorisation selon l'une quelconque des revendications 8 ou 9, dans un appareil appartenant au groupe comprenant les analyseurs logiques à fonction graphique, et les circuits de linéa risatiôn. 110. Utilisation d'un circuit de numérisation selon l'une quelconque des revendications 4 à 7 dans un appareil appartenant au groupe comprenant les analyseurs logiques à fonction graphique, et les circuits de linéarisation.