FR 2579826 A1 19861003 FR 8504472 A 19850326 - 1 - PHF 85/513 Cl "PROCEDE DE REALISATION DE CONTACTS METALLIQUES D'UN TRANSISTOR, ET TRANSISTOR AINSI OBTENU". L'invention a trait à un procédé de réalisation de contacts métalliques d'un transistor (bipolaire), procédé dans lequel on dépose selon un motif désiré des métallisations en mettant en oeuvre un masque présentant des ouvertures position- nées par rapport à au moins deux fenêtres de contact adjacentes ménagées dans une couche isolante, lesdites fenêtres de contact adjacentes étant séparées latéralement par au moins une région étroite de couche isolante. Dans les procédés de l'art antérieur, les métallisa- tions sont déposées directement sur la surface mise à nu du se- miconducteur avec un recouvrement de la couche isolante sur les bords des fenêtres de contact de manière qu'en tenant compte de la tolérance A de positionnement du masque utilisé pour les mé- tallisations par rapport aux fenêtres, ces dernières soient tou- jours complètement remplies par les métallisations correspondan- tes. Les procédés ainsi définis ont pour inconvénient que les régions étroites doivent avoir une largeur Eo au moins égale à B + 2A, B désignant la distance minimale entre deux métallisa- tions. La présente invention a pour objet un procédé dans le- quel cette largeur E de ladite région étroite est inférieure à B + 2A. L'idée de base de l'invention consiste à déposer, préalablement aux métallisations, une couche de métal se combi- nant chimiquement avec le matériau de la surface du semiconduc- teur, et d'accepter que, parmi deux métallisations adjacentes, une au moins puisse ne recouvrir que partiellement la fenêtre correspondante. Dans ce but, le procédé selon l'invention est caracté- risé en ce qu'il comporte les étapes suivantes: a) ouvrir dans la couche isolante lesdites fenêtres de - 2 - PHF 85/513 C1 contact de telle sorte que ladite région étroite ait une largeur nominale E comprise entre C et B + 2A, tout en restant suffisante pour que, compte tenu de la position relative des métallisations et de la région étroite, et du fait que l'on accepte que, parmi deux métallisations adjacentes, au moins une d'entre elles puisse ne recouvrir que partiellement la fenêtre cor- respondante, il n'y ait pas de court-circuit entre deux régions adjacentes par pontage de ladite région étroite dans. les positions extrêmes des métallisations définies par la tolérance A avec A = tolérance de positionnement des métallisa- tions par rapport aux fenêtres. B = écart minimal entre deux métallisations, C = largeur minimale de couche isolante permise par les techniques de photogravure. b) déposer une couche de métal se combinant chimiquement avec le matériau de la surface du substrat, par exem- ple du Pt ou du Pt-Ni c) décaper sélectivement la couche de métal non _combiné, déposée sur la couche isolante, de telle sorte que les surfaces du semiconducteur mises à nu par les fenêtres soient recouvertes d'une couche de métal combiné d) déposer à l'aide dudit masque lesdites métallisations - selon le motif désiré. Le procédé peut comporter entre l'étape a et l'étapê b, une étape de réalisation d'au moins une des régions semi-conduc- trices du transistor. Selon une première variante, la région étroite a une lar- geur égale à la distance entre les métallisations. Dans ce but, le procédé selon l'invention est tel que lesdites métallisations ont une largeur au moins égale à celle desdites fenêtres de contact correspondantes, et, dans les con- ditions nominales, ledit masque est disposé de manière telle qu'au moins un bord de chaque métallisation susceptible de pou- voir ne recouvrir que partiellement la fenêtre correspondante - 3 - PHF 851513 Cl coïncide avec le bord de la fenêtre correspondante jouxtant la- dite région étroite de la couche isolante et enfin la valeur no- minale E de ladite région étroite est au moins égale à la plus grande des deux valeurs: A(3-p); B + (2-p)A. avec p = nombre entier égal à 1 ou 2, selon qu'il soit tolére que, parmi deux métallisations adjacentes, une d'entre elles ou les deux puissent ne recouvrir que partiellement les fenêtres correspondantes. Selon un premier mode de réalisation de cette variante, le transistor est un transistor pour hautes fr&quences ou à fai- ble bruit et, pour conserver un contact émetteur de résistance minimale, un recouvrement seulement partiel n'est accepté que pour deux métallisation de base situées de part et d'autre d'une métallisation émetteur (p = 1), la fenêtre de contact d'émetteur présentant donc deux régions 9troites qu! le bordent latérale- ment, et sur lesquelles, en position nominale, la metallisation d'émetteur déborde de part et d'autre de la quantité A et en ou- tre en position nominale, le contact de base remplit entièrament la fenêtre de contact de base, de telle sorte qu'on obtient un transistor de dimensions plus réduites que dans l'art anterieur. Selon un deuxième mode de réalisation de cette variante, on choisit p = 2, la couche isolante comporte une fenêtre de contact de base, et une de contact d'émetteur, et, pour obtenir une résistance de base minimale, on impose d'une part que la largeur minimale de la métallisation soit dans chacune des fenê- tres égale à une valeur donnée G, et d'autre part que la largeur des fenêtres de contact et des métallisations d'émetteur et de base soit égale à A + CG. Cette disposition est surtour int5res- sante pour les contacts d'1metteur. De ce fait, on peut prendre une valeur G1 pour l19metteur et G2 pour la base. Selon une deuxième variante visant à obtenir des dimen- sions latérales minimales, chaque métallisation susceptible de ne pouvoir recouvrir que partiellement la fenêtre correspondante a une largeur utile inférieure à celle de la fenêtre correspon- dante. - 4 - PHF 85/513 Cl Selon un mode de réalisation avantageux, la valeur nomi- nale E de ladite région étroite est au moins égale à 2A - (p - 1) B. avec p =nombre entier Egai à 1 ou 2, selon qu'il soit toléré que, parmi deux métallisations adjacentes, une d'entre elle ou les deux puissent ne recouvrir que partiellement les fenêtres correspondantes. Si cette valeur E est inférieure à C, on choi- sit bien entendu la valeur C. Le transistor peut avantageusement être du type multi- collecteurs I2L avec p = 2 et lesdites fenêtres de contact être des fenêtres de collecteur est ainsi applicable au contact de base et à l'injecteur. L'invention concerne également un transistor pour tris hautes fréquences réalisé dans un semiconducteur et comportant une couche isolante disposée à la surface du semiconducteur, la- quelle présente au moins deux fenêtres de contact adjacentes, l'une d'émetteur et l'autre de base, séparées latéralement par une région étroite de la couche isolante et des métallisations d'émetteur et de base disposées dans lesdites fenêtres caracté- risé en ce que la surface desdites fenêtres est entièrement re- couv::- couche de métal combiné avec le matériau du sube -. -: lsation d'émetteur recouvre entiè- rement --::aetceur et a a cet effet une largeur supi- rieure d'une quantité 2A à celle de ladite fenêtre d'émetteur, en ce que l'écart entre les métallisations d'émetteur et de base est égal à la quantité B et en ce que la largeur de ladite ré- gion étroite est au moins égale à une des deux valeurs 2A et A + B, et inférieure à 2A + B. L'invention concerne en outre un transistor réalisé dans un semiconducteur et comportant une couche isolante disposée à la surface du semiconducteur, laquelle présente deux fenêtres de contact adjacentes, l'une d'émetteur et l'autre de base, sépa- ries latéralement par une région étroite de couche isolante, et des métallisations d'émetteur et de base disposées dans ladite fenêtre caractérisé en ce que la surface desdites fenêtres est entièrement recouverte par une couche de métal combiné avec le - 5 - PHF 85/513 Cl matériau du substrat, et en ce que ladite région étroite a une largeur E égale à l'écart B entre les métallisations d'émetteur et de base. L'invention concerne enfin un transistor multi-collec- teurs I2L réalisé sur un substrat et comportant une couche iso- lante disposée à la surface du substrat, laquelle présente au moins deux fenêtres de contact de collecteur séparées latérale- ment par une région étroite de couche isolante et des métallisa- tions de collecteur disposes dans lesdites fenêtres caractérisé en ce que la surface desdites fenêtres est entièrement recouver- te par une couche de métal combiné avec le matériau du semicon- ducteur, et en ce que l'écart B entre lesdites métallisations de collecteur est supérieur à la largeur E de la région étroite. L'invention sera mieux comprise à la lecture de la des- cription qui va suivre donnée à titre d'exemple non limitatif, en liaison avec les figures qui représentent en coupe ver- ticale: - la figure 1, un transistor de l'art antérieur dont les métallisations sont représentées en leur position no- minale; - les figures 2a à 2d, une illustration des étapes du procédé selon l'invention; - les figures 3a et 3b, les positions extrêmes suscepti- bles d'être occupées par les métallisations du tran- sistor de la figure 2d dans les limites de la toléran- ce A de part et d'autre de la position nominale. - les figures 4, 5a et 5b, un transistor hyperfréquences selon une variante de l'invention avec ses métallisa- tions respectivement en position nominale, extrême vers la gauche, et extrême vers la droite. - les figures 6, 7a et 7b (coupe partielle), un transis- tor multicollecteurs I2L réalisé selon une deuxième variante de l'invention avec ses métallisations res- pectivement en position nominale, extrême vers la gau- che et extrême vers la droite. - les figures 8, 9a et 9b, un transistor hyperfriquences - 6 - PHF 85/513 Cl selon la deuxième variante de l'invention avec ses mé- tallisations respectivement en position nominale, ex- trême vers la gauche et extrême vers la droite. Selon la figure 1, un transistor fabriqué selon l'art antérieur sur un substrat 1 d'un premier type de conductivité et comportant une base 2 diffusée ou implantée du second type de conductivité opposé au premier et un émetteur 3 diffusé ou im- planté dans une partie de la base 2, présente des métallisations d'émetteur 6 et de base 7 disposées respectivement dans des fe- nêtres 9 et 10 d'une couche isolante 4, la fenêtre 9 servant é- galement pour la réalisation de l'émetteur. Les métallisations 6 et 7, dans leur position nominale, débordent latéralement en 8 d'une quantité A de part et d'autre sur la couche isolante 4. Cette quantité A est au moins égale à la tolérance de position- nement des métallisations 6 et 7 de part et d'autre de leur po- sition nominale, ce qui fait que les fenêtres 9 et 10 sont tou- jours entièrement recouvertes respectivement par les métallisa- tions 6 et 7. Si on désigne par B l'écart minimal entre deux mé- tallisations que permet le procédé, la région étroite 5 de la couche isolante 4 qui sépare les fenatres 9 et 10 a de ce fait une largeur Eo au moins égale à B + 2A. Par exemple, pour A = 1,75 microns et B = 2,5 microns, il vient Eo 6 microns. Selon les figures 2a à 2d, l'émetteur 3 est diffusé à travers une fenêtre 11 séparée d'une fenêtre 12 de contact de base par une région étroite 25 de largeur E inférieure à B + 2A. La figure 2a montre le dispositif au dernier stade com- mun avec les procédés antérieurs, à la largeur près de la région étroite 25, à savoir après diffusion de l'émetteur 3 à travers la fenêtre 11. A la figure 2b, on pulvérise sur la couche isolante 4 et sur la surface du substrat mise à nu par les fenêtres 11 et 12, environ 500À de Pt ou de Pt-Ni (de manière à réaliser un alliage pour former une couche de siliciure de Pt désignée par 21 pour l'émetteur 3 et 22 pour la base 2, alors que la couche isolante 4 est recouverte d'une couche de métal non combiné Pt ou Pt-Ni - 7 - PHF 85/513 Cl selon le cas. Cette étape est connue en soi et est habituelle- ment utilisée pour réaliser des contacts Schottky. On notera que de manière bien connue, l'effet Schottky est Évité lorsque la surface du semi-conducteur est très dopée (par exemple 1020/cm3) soit que la zone semi-conductrice soit elle-même tris dopée (par exemple émetteur) soit qu'une couche superficielle tris dopée ait été réalisée. L'étape suivante (figure 2c), consiste à décaper selec- tivement la couche 24 à l'aide d'une solution de..... L'étape finale (fig. 2d) consiste à réaliser de manière connu en soi des métallisations d'émetteur 26 et de base 27 d'é- paisseur environ 1 micron. Ces m&tallisations 26 et 27 ont dans l'exemple choisi la même largeur respectivement que les fenêtres 11 et 12 et dans leur position nominale, elles remplissent en- tièrement celles-ci. Les figures 3a et 3b illustrent les cas extrêmes de po- sitionnement des métallisations 26 et 27 par rapport auxt fen&- tres 11 et 12 avec des possibilités de recouvrement de la couche isolante 4 et de la portion étroites 25 en 28 et 29 sur une dis- tance A. On en déduit que tant que la largeur E de la rggion Etroite 25 est supérieure ou ggale à A, il ne peut y avoir de court-circuit entre l'émetteur 3 et la base 2 par pontage de la région étroite 25 par l'une ou l'autre des m9tallisations 26 ou 27. Par contre si, dans le procCd& de fabrication, on a B A, comme c'est d'ailleurs en général le cas, alors on choi- sit E = B. En conclusion, dans ce cas o on accepte que les deux contacts adjacents puissent ne recouvrir que partiellement les fenêtres correspondantes, E peut être choisi au moins Égal à la plus grande des deux valeurs A et B, cette valeur étant d'ail- leurs en ginéral supérieure à la valeur C. Par exemple, pour A = 1,75 microns B = 2,5 microns, et C = 2 microns, on a E = 2,5 microns au lieu de Eo = 6 microns. Cette diminution de la largeur E de la région étroite 25 par rapport à la valeur Eo de l'art antérieur permet de diminuer - 8 - PF 85/513 Cl la résistance intrinsèque de base Rb. Par contre, si on veut conserver complètement cet avantage au niveau des métallisations 26 et 27, il faut imposer à celles-ci une distance G de recou- vrement minimum respectivement G1 et G2 de leurs fenêtres cor- respondantes Il et 12 de telle sorte que la résistance de con- tact soit beaucoup plus faible que Rb. La largeur des fenêtres 11 et 12 est alors respectivement de G1 + A et G2 + A alors que dans l'art antérieur on aurait peut être pu par exemple se con- tenter des valeurs respectivement Gj et G2. En d'autres termes, l'optimisation de La valeur de la résistance de base Rb ne per- met pas obligatoirement de gagner sur les dimensions du transis- tor: les deux avantages ne sont pas complètement cumulables. Les figures 4, 5a et 5b, traitent du cas d'un transistor pour hautes fréquences notamment pour hyperfriquences pour le- quel on veut un contact émetteur d'excellente qualité (couche de métal combiné 21 et métallisation 46) alors qu'on est moins exi- geant pour les contacts de base (couche de métal combiné 22 et métallisation 47). Ceci traduit qu'on impose en toutes circons- tances un recouvrement total de la fenêtre 11 à travers laquelle a été réalisé l'émetteur par la métallisation 46 alors qu'on to- lire un recouvrement seulement partiel des fenêtres 12 de base par la métallisation 47. Selon la figure 4, les métallisations 46 et 47 sont en position nominale. La métallisation d'émetteur 46 déborde de part et d'autre en 46 d'une quantité A sur deux régions étroites séparant la fenêtre 11 de deux fenêtres 12 recevant chacune une métallisation d'émetteur 47. Ces deux métallisations d'omet- teur 47 présentent d'un côté un bord 49 jouxtant une des régions étroites 25, et se prolongent du cati opposé en 44 sur la couche isolante 4. Les figures 5a et 5b représentent les positions nomina- les extr8mes des métallisations 46 et 47 par rapport aux fenê- tres 11 et 12, et montrent que le débordement maximal 48' de la métallisation 46 sur l'une ou l'autre des régions étroites 25 est égal à 2A. Comme les métallisations 46 et 47 sont distantes d'au moins la quantité B (voir fig. 4), on en déduit que la lar- - 9 - PHF 85/513 Cl geur E de la région étroite 25 est dans ce cas au moins égale à la plus grande des deux valeurs A + B et 2A. Pour B > A, ce qui est généralement le cas, on aura donc E = A + B. Par exemple, pour A = 1,75 microns et B = 2,5 microns, on pourra prendre E = 4,25 microns. Les figures 6, 7a et 7b traitent du cas d'un transistor logique du type I2L pour un procédé dans lequel A Un tel transistor présente un émetteur 61 constitué par le subs- trat proprement dit, une diffusion formant une base 62 et des collecteurs 60 de largeur donnée W et qui peuvent être diffusés ou implantés à travers des fenêtres 63 de la couche isolante 4. Les fenêtres 63 sont séparées par des régions étroites 65 de la couche isolante 4. Pour améliorer la gain des transistors on veut que le rapport entre la largeur du collecteur et celle de la région isolante étroite soit élevé, et étant donné que la valeur de la résistance de contact collecteur n'a pas besoin d'être optimi- sée, on peut éventuellement donner aux métallisations 68 une largeur inférieure à celle des fenêtres 63, donc en acceptant un recouvrement seulement partiel des fenêtres 63 par les métalli- sations 68 adjacentes. Comme le montrent les figures 7a et 7b qui illustrent les positions relatives extrêmes des métallisa- tions 68 et des fenêtres 69, le ou les bords 68' des métallisa- tions 68 adjacents à une région étroite 65 doivent être écartés d'au moins la distance A du bord opposé 65' de celle-ci. Cette condition assure en effet que les recouvrements 69 des mitalli- sations 68 sur les régions étroites 65 ne provoquent pas de court-circuit par pontage entre deux collecteurs adjacents. Pour des métallisations 68 espaces de la quantité B, il vient alors E > 2A-B, tout en restant bien entendu au moins égal à C d'o pour une largeur W donnée des collecteurs 60, une dimi- nution importante les dimensions du transistor accompagnée d'une augmentation notable de son gain. Par exemple, pour A = 1,75 microns et B = 2,5 microns on aura E > 1 micron, soit une valeur très inférieure à Eo = 6 mi- crons. On doit choirir la valeur minimum C permise sur les mé- - 10 - PEF 85/513 C thodes de photogravure, par exemple E = C = 2 microns. Les figures 8, 9a et 9b reprennent le cas des figures 5, a et 5b, à ceci près que les métallisations 47 de base sont, dans leur position nominale, espacées de la région étroite 25. Comme le montrent les figures 9a et 9b qui illustrent les posi- tions relatives extrêmes des métallisations 46 et 47 par rapport respectivement aux fenêtres 11 et 12, on peut donner à E une va- leur au moins égale à 2A, lorsque A cas de la figure 4 et de Eo = 6 microns dans l'art antérieur. L'invention ne se limite pas aux modes de réalisation dé- crits et représentés. Elle s'applique par exemple également aux transistors latéraux de préférence PNP. En outre, en ce qui con- cerne les transistors 12L elle est aussi bien entendu applica- ble au contact de base et à l'injecteur. - 11 - PHF 85/513 C REVENDICATIONS 1. Procédé de réalisation de contacts métalliques d'un transistor réalise sur un substrat, procédé dans lequel on dépose selon un motif désiré des métallisations en mettant en oeuvre un masque présentant des ouvertures positionnées par rapport à au moins deux fenêtres de contact adjacentes mé- nagées dans une couche isolante, lesdites fenêtres de contact adjacentes étant séparées latéralement par au moins une por- tion étroite de couche isolante, caractérisé en- ce qu'il com- porte les étapes suivantes: a) ouvrir dans la couche isolante lesdites fenêtres de contact (11, 12, 63) de telle sorte que ladite portion étroite (25,65) ait une largeur nominale E comprise entre C et B + 2A, tout en restant suffisant pour que, compte tenu de la position relative des métallisations (26, 27, 46, 47, 68) et de la portion étroite, (25, 65) et du fait que l'on accepte que, parmi deux métallisations (26, 27, 46, 47, 68) adjacentes, au moins une d'entre e1lles puisse ne recouvrir que partiellement la fenêtre correspondante (11, 12, 63), il n'y ait pas de court-circuit entre deux ragions adjacentes par pontage de ladite portion dtroite (25, 65) dans les positions extrêmes des m&tallisations (26, 27, 46, 47, 68) définies par la tolérance A. avec A = tolerance de positionnement des métallisations (26, 27, 46, 47, 68) par rapport aux fenêtres de part et d'autre de leur position nominale. B = icart minimal entre deux mgtallisations, (26, 27, 46, 47,68) écart cependant suffisant pour que, C = largeur minimale de couche isolante permise par les techniques de photogravure. b) déposer une couche de mital (24) se combinant chimiquement avec le matériau de la surface du substrat. c) décaper sélectivement la couche de métal (24) non combin& déposée sur la couche isolante de telle sorte que les sur- faces du substrat mises à nu par les fenêtres (11, 12, 63) - 12 - PIF 85/513 C soient recot-vertes d'une couche de métal combiné (21, 22). d) déposer a l'aide dudit masque lesdites métallisations (26, 27, 46, 47, 68) selon le motif désiré. 2. Procédé selon la revendication 1, caractérisE en ce que lesdites métallisations (26, 27, 46, 47) ont une lar- geur au moins égale à celle desdites fenêtres de contact (11, 12) correspondantes, en ce que, dans les conditions nominales, ledit masque est dispose de manière telle qu'au moins un bord de chaque métallisation (26, 27, 47) susceptible de pouvoir ne recouvrir que partiellement la fenêtre correspondante (11, 12) coïncide avec le bord de la fenêtre correspondante jouxtant ladite portion étroite de couche isolante et en ce que la va- leur nominale E de cette dernière est au moins égale à la plus grande des deux valeurs: A(3-p); B + (2-p)A; avec p = nombre entier égal à 1 ou 2, selon qu'il soit toléré que, parmi deux métallisations adjacentes (26, 27, 46, 47), une d'entre elles ou les deux puissent ne recouvrir que par- ieJ1lement les fenêtres correspondantes (11, 12). , V -e.? selon la revendication 2, caractérisé en o. _: d:-:: un transistor pour très hautes fri- --J.:._.::-:._.nserver un contact émetteur de ré- s T-'__.'::.i:-::-.. u,, recouvrement seulement partiel n'est ac- cepte que pour deux métallisations de base (47) situées de part et d'autre d'une métallisation d' émetteur (p = 1), la fenêtre de contact d'émetteur (11) présentant donc deux ré- gions étroites (25) qui le bordent latéralement, et sur les- quelles, en position nominale, la métallisation d'émetteur dé- borde de part et d'autre de la quantité A et en ce que, en po- sition nominale les métallisation de bases remplissent entiè- rement la fenêtre de contact de base (12), ce qui permet de diminuer les dimensions du transistor. 4. Procédé selon la revendication 2, caractérisé en ce que p = 2, en ce qu'il comporte une fenêtre de contact de base (11) et une de contact d'emetteur (12), en ce que, pour obtenir une résistance de base (Rb) minimale, on impose que la - 13 - PHF 85/513 C largeur minimale des métallisations (26, 27) soit dans chacune des fenêtres égale à G, et en ce que, la largeur des fenêtres de contact (11, 12) et des métallisations d'émetteur (11) et de base (12) est égale à A + G. 5. Procédé selon la revendication 1, caractérisé en ce que, pour obtenir des dimensions latérales minimales, cha- que métallisation (47, 68) susceptible de ne pouvoir recouvrir que partiellement la fenêtre correspondante (12, 63) a une largeur utile inférieure à celle de la fenêtre correspondante (12, 63). 6. Procédé selon la revendication 5 et dans lequel A B 2A caractérisé en ce que la valeur nominale E de ladi- te portion étroite (65) est au moins égale à 2A - (p-l)B. avec p = nombre entier égal à 1 ou 2, selon qu'il soit toléré que, parmi deux métallisations adjacentes, une d'entre elles (47) ou les (68) deux puissent ne recouvrir que partiellement les fenêtres correspondantes (12, 63). 7. Procédé selon une des revendications 5 ou 6 ca- ractérisé en ce que le transistor est du type multi-collec- teurs I2L avec p = 2, et en ce que lesdites fenêtres de con- tact (63) sont des fenêtres de collecteur. 8. Procédé selon une des revendications précédentes caractérisé en ce que ledit métal se combinant chimiquement avec le matériau du substrat est choisi parmi le Pt, le Pt-Ni. 9. Transistor pour très hautes fréquences réalisé dans un semiconducteur et comportant une couche isolante dis- posée à la surface de celui-ci, laquelle présente au moins deux fenêtres de contact adjacentes, l'une d'émetteur, et l'autre de base, séparées latéralement par une portion étroite de couche isolante et des métallisations d'émetteur et de base disposées dans lesdites fenêtres caractérisé en ce que la sur- face desdites fenêtres (11, 12) est entièrement recouverte par une couche (21, 22) de métal combiné avec le matériau du semi- conducteur, en ce que la métallisation d'émetteur (46) recou- vre entièrement la fenêtre d'émetteur (11) et a à cet effet une largeur supérieure d'une quantité 2A à celle de - 14 - PHF 85/513 C ladite fenêtre d'émetteur (11), en ce que l'écart entre les métallisations d'émetteur (46) et de base (47) est égal à une quantité B et en ce que la largeur E de ladite portion étroite (25) est au moins égale à une des deux valeurs 2A et A + B, et inférieure à 2A + B. 10. Transistor réalisé sur un semiconducteur et com- portant une couche isolante disposée à la surface du semicon- ducteur, laquelle présente deux fenêtres de contact adjacentes l'une d'émetteur et l'autre de base, séparées latéralement par une portion étroite de couche isolante, et des métallisations d'émetteur et de base disposées dans lesdites fenêtres carac- térisé en ce que la surface desdites fenêtres (11, 12) est en- tièrement recouverte par une couche (21, 22) de métal combiné avec le matériau du substrat, et en ce que ladite portion étroite (25) a une largeur E égale à l'écart B entre les mé- tallisations d'émetteur (26) et de base (27). 11. Transistor multi-collecteurs I2L réalisé sur un semiconducteur et comportant une couche isolante disposée à la surface du semiconducteur, laquelle présente au moins deux fe- nêtres de contact de collecteur, séparées latéralement par une portion étroite de couche isolante et des métallisations de collecteur disposes dans lesdites fenêtres caractérisé en ce que la surface desdites fenêtres (63) est entièrement recou- verte par une couche (23) de métal combiné avec le matériau du substrat, et en ce que l'écart B entre lesdites métallisations de collecteur est supérieur à la largeur E de la portion étroite (65).