FR 2576723 A1 19860801 FR 8501088 A 19850125 Synthétiseur de fréquence perfectionné. L'invention concerne les synthétiseurs de fréquences, en particulier ceux destinés à opérer à des fréquences de l'ordre du Mégahertz. Dans un type particulier de synthétiseurs, un oscillateur commandé en tension (O.C.T.) alimente un diviseur de fréquence programmable. La sortie de celui-ci est appliquée à un comparateur de phase, lequel reçoit par ailleurs une fréquence de référence. Une boucle fermée est créée par le fait que la sortie du comparateur de phase vient commander l'oscillateur en tension. La fréquence synthétisée par celui-ci tend alors vers la valeur pour laquelle la sortie du diviseur programmable et la fréquence de référence sont synchrones. Il est intéressant de réaliser le comparateur de phase sous la forme d'un générateur de rampe de tension. En version numérique, celui-ci comprend un compteur pulsé cycliquement ; la sortie parallèle de ce compteur est prélevée par un échantillonneur numérique, commandé par la sortie du diviseur programmable; et le contenu de l'échantillonneur est appliqué à un convertisseur numérique/analogique, lequel commande à son tour 1105 cillateur. L'excursion utile de fréquence de l'oscillateur commandé en tension doit être au moins égale à la plage totale des fréquences à synthétiser, augmentée pour tenir compte des dérives que peut subir cet oscillateur. Ce dernier possède alors une sensibilité bien déterminée, exprimée en Hertz/Volt. Le gain de la boucle que comprend le synthétiseur s'établit en fonction de la sensibilité de l'oscillateur, ainsi que du facteur de division du diviseur programmable (lequel est fixé par la fréquence de récurrence de la rampe de tension). La valeur de la fréquence de récurrence est limitée en raison d'autres impératifs, dont celui de conserver une consommation électrique limitée, s'agissant de circuits de technologie CMOS ou analogues. Le temps d'accrochage du synthétiseur sur une nouvelle valeur de la fréquence (ou l'erreur transitoire de fréquence) est un paramètre fondamental qui doit être minimisé. Ceci voudrait que lton fixe le gaine boucle en conséquence, à une valeur proche de l'unité, et que l'on augmente la fréquence de récurrence. Mais cette dernière action dégrade la résolution du synthé tisseur. Pour sa part, le comparateur de phases, en tant que dispositif numérique, possède une erreur de quantif i- cation qui croît avec la sensibilité de l'oscillateur. Ces contraintes sont donc contradictoires, et un compromis a dû être recherché jusqu'S présent. Dans les applications à hautes performances, il est nécessaire à l'heure actuelle de surdimensionner la plage de fonctionnement de l'oscillateur, qui est donc mal exploité La présente invention vient enseigner une solution plus satisfaisante. Le synthetiseur de fréquence proposé est du type comprenant - un oscillateur commandé en tension, - un montage diviseur de fréquence programmable, connecté à la sortie de l'oscillateur commandé en ten- sion, et - un comparateur de phase délivrant une rampe de tension répétée à une fréquence de récurrence tandis que son entrée de comparaison reçoit une fréquence d'échantillonnage tirée de la sortie du montage du diviseur programmable, et que sa sortie, définie par la valeur de la rampe au moment de chaque échantillonnage, sert à commander en tension ledit ocilla- teur. Selon un premier aspect de l'invention, la fréquence d'échantillonnage est un sous-multiple de la fréquence de récurrence, tandis que l'excursion-ut-lie de fréquence ce de lóscillateur commandé en tension est égale ou un peu inférieure à l'excursion qi correspond à l'amplitude de la rampe. Ceci permet de dissocier le gain de boucle du synthétiseur de la sensibilité de l'oscillateur commandé en tension. Avantageusement, le montage diviseur programmable comprend un diviseur variable, associé à une mémoire tampon de commande, un diviseur fixe, et un circuit de bascule propre à faire fonctionner en alternat le diviseur variable et le diviseur fixe, ce qui confère à ce montage diviseur programmable un facteur de division défini par la somme de ceux des diviseurs variable et fixe. Selon un autre aspect de l'invention, le poids le plus faible du contenu de la mémoire tampon, qui n'est pas appliqué au diviseur variable, est par contre appliqué une fois sur deux à la commande d'un étage de poids le plus faible du diviseur fixe; lorsque ce poids le plus faible est 1, la sortie du montage diviseur programmable est définie en alternance par la sortie logique de l'oscillateur commandé en tension et par son complément, tel qu'obtenu après division, ce qui permet de gagner un facteur 2 dans la résolution du synthétiseur, sans modifier ses autres paramètres. D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée ci-après, et des dessins annexés, sur lesquels : sur lesquels - la figure 1 est le schéma électrique général d'un synthétiseur de fréquence du type concerné; - les figures 2A à 2D sont des chronogrammes per-mettant de mieux comprendre la mise en oeuvre de la présente invention; - la figure 3 est un schéma électrique plus détaillé du synthétiseur selon l'invention; et - les figures 4A à 4C ainsi que 5 sont des chronogram- mes illustratifs de l'invention. Sur les figures 1 et 3, la référence 10 désigne un oscillateur commandé en tension. La sortie de celuici, normalement sinusoidale, est mise sous forme nu mérique (ou logique) par un circuit d'adaptation 11, de manière connue. Le signal issu du circuit 11 est noté FOCT. Il est appliqué à un montage diviseur de fréquence programmable 20, dont le facteur de division est N. Un signal FA commande la variation de ce facteur de division, et par là l'ajustement de la fréquence synthétisée, comme on le verra ci-après. La sortie du montage diviseur programmable 20 est ap pliquée à un comparateur de phase numérique 40, qui reçoit par ailleurs, sous forme de signal logique,une fréquence de comptage notée FCO. La sortie du comparateur de phase 40, qui pourrait être appliquée directement à 1'oscillateur commandé en tension 10, passe dans l'exemple illustré par un circuit sommateur 15. L'autre montrée de ce sommateur est soit mise à la masse,soit insérée dans une boucle plus large, à l'aide d'un commutateur 14. A l'autre extrémité du montage, le signal FOCT est appliqué à un di- viseur de fréquence par deux, dont la référence numé- rique est 18, pour former le point de départ 19 de la boucle plus large qui vient d'être mentionnée. Le comparateur de phase 40 est réalisé de préférence sous la forme d'un générateur de rampe. Il produit alors une rampe de tension, comme illustré sur la figure 2A, dont la fréquence de récurrence FRE est un sous-multiple d'ordre 2M de la fréquence de comptage FCO (figure 2B). En conséquence, la période TRE de la rampe est égale à l'inverse de la fréquence de récurrence FRE. La figure 2C illustre le signal logique qui forme la fréquence d'échantillonnage FECH délivrée par le montage diviseur de fréquence programmable 20. A chaque transition de la fréquence d'échantillonnage, on échantillonne la valeur de la rampe, et la tension analogique VC ainsi disponible sert à la commande de l'oscillateur 10 en tension. Actuellement, la rampe de la figure 2A n'est pas engendrée sous forme analogique, mais sous une forme numérique, comme illustré par la figure 2B. C'est-àdire que la rampe est définie comme un escalier de marches très fines, la hauteur de chaque marche défi- nissant le pas de quantification du compteur que comprend alors le comparateur de phase 40. Comme le montre la figure 3, ce comparateur de phase comprend donc un compteur 41, qui est ici un compteur à 12 bits recevant une fréquence de comptage FCD de 2 Mégahertz. Les sorties parallèles du compteur 41 sont appliquées à un échantillonneur numérique, tel qu'une mémoire-verrou, commandé par le signal FECH. Enfin,la sortie de l'échantillonneur numérique 42 est appliquée à un convertisseur numérique/analogique 43, opérant lui aussi sur 12 bits, et possédant une pleine échelle de conversion en principe égale à l'excursion de tension analogique que peut admettre l'oscillateur 10 sur son entrée (sous réserve des altérations que va produire le sommateur 15, lorsqu'il est pré- sent). Dans un montage classique tel que celui qui vient d'être décrit, on a : FOCT : N.FRE. Le fonctionnement dynamique du synthétiseur est régi par les relations suivantes FOCTn = KOCT |A#n (vmax - Vmin) + vminl + F0 2# = An + 2s EFONCTn - FRE dans laquelle n désigne la valeur pour l'échantillon courant, n+1 désigne la valeur pour l'échantillon suivant, KOCT désigne la sensibilité de l'oscillateur commandé en tension exprimée en Hertz/Volt, FO désigne la fréquence que prend l'oscillateur commandé en tension pour une tension de commande nulle. En posant K# = Vmax-Vmin (en Voit/radian), il vient FOCTn+1 = KOCT K N FRE w 1 ) + FOCTn 'FOCTI On notera maintenant, additionnellement le gain de boucle K comme représentant N KOCT K# 2# la fréquence programmée FOCTp = N FRE la période de référence T = T'ÊF i vient FOCT FOCT -FOCT = (FOCTn-FOCTp) (1-KT FOCT n+p n p FOCTn Enfin, si la plage de variation de l'oscillateur commandé en tension est faible devant sa fréquence centrale, le rapport FOCTp/FOCTn est proche de 1, et l'on peut alors écrire :: -FOCTn+t - FOCT = (FOCTn - FOCTp )- (1 - KT)n n+I p p Ceci confirme la remarque déjà faite que le gain de boucle du synthétiseur est déterminé par la sensibilité XOCT de l'oscillateur et par le facteur de division N du diviseur programmable. Si l'on note TA le temps disponible pour l'accrochage du sytnhétiseur, le nombre ne des échantillons utilisables à cet effet est au moins égal à la partie entière du produit FRE par le temps TA, diminué d'une unité, ce que l'on notera nemin. L'erreur de fréquence résiduelle au bout du temps TA est alors notée rf. On peut écrire #f (1-KT) nemin # KT FOCT (1-KT)nemin où Af est l'écart de fréquence initial donné par le premier échantillon, remarque étant faite que ce Af prend une valeur quelconque dans la plage de fonction nenent de l'oscillateur commandé en tension. Il convient maintenant d'examiner l'effet dû à la quantification que produit le diviseur programmable. On a . FOCTp = N FRE. Le pas de quantification est donc FRE. Lors du calcul de N, il faut arrondir la-valeur réelle à l'entier le plus proche, et l'erreur est alors AFq = + F2 (au maximum) Reste encore l'erreur de quantification due au comparateur de phase numérique. La résolution de fréquence peut s'écrire: RF - FOCTmax-FOCTmin = 2s Kf # KOCT cp 2 2N où M est le facteur de division du compteur 41. Il vient RF = M N FRE = KT FOCT cp 2M 2M p L'examen des interactions entre l'erreur transitoire et l'erreur de quantification montre que ces deux paramètres ne sont pas dissociables avec les montages connus. Il est alors nécessaire de choisir d'abord la fréquence de référence FRE, qui conditionne le pas de quantification du synthétiseur. L'erreur transitoire tolérée permet ensuite de déterminer le gain de boucle KT. L'erreur de quantification est alors déterminée à son tour par le choix du nombre de bits M du compteur 41. Onzconstate donc que la plage de fonctionnement du synthétiseur ne peut entre choisie inddpendasment des autres parametres, d'où il résulte que le comparateur de phase, et en particulier son convertisseur numérique/analogique 43 est mal exploité. La présente invention a essentiellement pour but de remédier à cet inconvénient,en permettant de dissocier le choix du gain de boucle de la définition de l'erreur de quantification. La Demanderesse a observé que ceci peut être obtenu par le fait que la fréquence de récurrence du comparateur de phase est un multiple de la fréquence délivrée par la sortie du montage diviseur programmable 20. En d'autres termes, la fréquence d'échantillonnage FECH que délivre ce montage diviseur programmable est un sous-multiple de la fréquence de récur- rence du comparateur de phase 40 (figures 4A à 4C). La figure 4A illustre, en tireté, ce que serait la rampe de tension de la technique antérieure. C'est ce qui se passe dans le montage illustré sur la figure 3. Celui-ci comporte un autre aspect fort intéressant de l'invention, fondé sur la remarque suivante de la Demanderesse: le signal FOCT issu de l'oscillateur commandé en tension 10, après l'adaptation en numérique 11, est un signal logique symétrique. II est donc possible d'exploiter les deux passages à zéro de ce signal, afin de diviser par 2 le pas de quantification du diviseur programnable. La fonction de division réalisée sera alors la suivante = FOCT F divisé NDF+FA/2 où F est un facteur de division fixe et FA est le nombre affiché pour la commande du facteur du diviseur variable- que comprend le synthétiseur. Sur la figure 3, ce nombre FA est appliqué à une mémoire tampon 22. Les dix bits les plus significatifs contenus dans la mémoire 22 sont appliqués d un diviseur variable 21, lorsqu'une entrée de commande de chargement EL de celui-ci est activée. Quinze bits fixes sont appliqués aux quinze poids supérieurs d'un diviseur de fréquence variable 29, que l'on continuera néanmoins à appeler diviseur fixe, dès lors que son facteur de division ne change pas. Ce compteur diviseur 29 comporte en fait seize bits, et le seizième, qui correspond au poids le plus faible; est défini par un onzième bit de la mémoire tampon FA, là aussi le poids le plus faible. Le diviseur 29 prend en compte son facteur de divi- sion en réponse à une entrée de commande de chargement LE. D'un autre côté, une bascule bistable 30,qui reçoit le signal FOCT (typiquement autour de 3,75 Mégahertz}; produit deux signaux d'horloge H et H par ses sorties Q et Q. On dispose donc ainsi des deux transitions lo- giques que présente le signal FOCT. Le signal d'horloge H sert à faire avancer les deux compteurs diviseurs 21 et 29. Ceux-ci fonctionnent en alternat sous la commande d'une bascule bistable 26 du type Do dont l'entrée D est à O logique, et dont l'entrée d'horloge CL est sous le contrôle de la sortie du diviseur 29. Cette bascule comporte encore une entrée de mise à 1 notée S, qui est sous le con trôle de la sortie Q d'une bascule bistable 23. Cette bascule bistable 23 reçoit la sortie (en l'espèce la sortie de report) du compteur diviseur 21 sur son entrée D, tandis que son entrée d'horloge CL reçoit le signal d'horloge H. Sa sortie Q valide une porte NON ET 35 à trois entrées.La sortie Q de cette bascule 23 actionne encore une bascule mémoire 24, montée pour changer d'état une fois sur deux, et dont la sortie Q commande la porte NON-ET 25, qui reçoit sur son autre entrée le onzième bit, le moins significatif, que contient la mémoire tanin 22. Cette porte NON-ET 25 a un double rôle : d'un côté, elle définit le poids inférieur appliqué au diviseur fixe 29, de l'autre elle commande ia définition de la fréquence d'échantillonnage FECH appliquée à l'chantillonneur numérique 42 par les oryanes 31, 33, 32 et 35. On remarquera tout d'abord que, par le jeu de la bascule 26, les compteurs diviseurs 21 et 29 vont fonctionner en alternat. Le facteur de division est donc a priori de la forme FA/2 (å cause de la suppression du dernier bit de FA) + NDF. En pratique - si FA est pair, on peut écrire NDV = FA/2 qui est un nombre entier. Le onzième bit le moins significatif de FA est alors 0, la sortie de la porte NON-ET 25 applique alors au compteur 29 un signal tel que celui-ci opère sur la valeur NDF définie par ces 15 bits fixes. Le facteur de division est donc NDF + NDV = rJDF + + FA/2. - Si FAestimpair,NDV n'est égal qu'à la partie en tière de FA/2. Le compteur diviseur variable 21 est chargé avec cette partie entière NDV. Mais le bit le moins significatif de FA est alors 1, et,comme la bascule 24 change d'état alternativement après chaque comptage complet du diviseur variable 21, la porte NON-ET 25 va définir alternativement un bit 0 et un bit 1 dans le compteur fixe 29,qui se trouve ainsi chargé alternativement avec NDF et NDF+1. Dans ce dernier cas, le signal de sortie FECH, qui se trouve généralement défini par la sortie de la porte NON-ET 35, validée par la sortie de la bascule 23 à chaque fin de comptage du diviseur variable 21, est défini en alternat soit à partir de l'horloge normale H, soit à partir de l'horloge complémentée H (FIG. 5). Cela tient au fait que la sortie de la porte NON-ET 25 est appliquée à une porte NON-ET 31 sur la voie H, et aussi,après complémentation dans l'inverseur 32, à une porte NON-ET 33 sur la voie H A l'inverse, lorsque FA est pair, la sortie de la porte NON-ET 25 ne change jamais d'état, et c'est toujours la voie H qui définit le signal FECH appliqué à l'échantillonneur numérique 42. L'homme de l'art comprendra que l'on a donc, quelle que soit la valeur numérique de FA FOCTp = (NDF+FA/2) FRE Il en résulte que le pas de quantification devient + FR/4, sans modification des autres paramètres tels que le gain de boucle KT, le facteur de division M du compteur 41, donc sans dégradation sur les autres sources d'erreurs possibles. A l'examen des figures 4A à 4C, l'homme de l'art comprendra qu'une ambiguité de fréquence pourrait se produire (q changeant de valeur). La Demanderesse a constaté que la stabilité de fréquence est assurée, dès lors que l'on conserve un gain de boucle KT inférieur à 1, et bien sûr que la fréquence programmée est située dans la zone de fonctionnement définie par la rampe de tension. Le choix des paramètres du synthétiseur selon l'invention s'effectue comme suit a) choix de l'excursion utile de fréquence de l'oscillateur, ce qui définit sa sensibilité; b) choix de la capacité M du compteur 41, et de sa fréquence de comptage. L'erreur de quantification du comparateur de phase est alors définie,indépendamment des autres paramètres. c) Choix du facteur de division N et de la fréquence d'échantillonnage FECH, en fonction de la résolution désirée et/ou de l'erreur transitoire de fréquence admissible. Revendications. 1. Dispositif synthétiseur de fréquence, du type comprenant - un oscillateur commandd en tension (10), - un montage diviseur de fréquence programmable (20) connecté à la sortie de l'oscillateur commandé en tension, et - un comparateur de phase (40) définissant une rampe de tension répétée à une fréquence de récurrence (FRE), tandis que son entrée de comparaison reçoit une réquence d'échantillonnage (FECH) tirée de la sortie du montage diviseur programmable, et que sa sortie, défi nie par la valeur de la rampe (VC) au moment de chaque échantillonnage, sert à commander en tension ledit oscillateur (10) caractSrisé en ce que la fréquence d'échantillonnage 6FECH) est un sous-multiple de la fréquence de recurR rence (FRE), tandis que l'excursion utile de fréquence de l'oscillateur commandé en tension (10) est égale ou un peu inférieure à liexcursion nominale qui correspond à l'amplitude de la rampe, ce qui permet de dissocier le gain de boucle du synthdtiseur de la sensibilité de l'oscillateur commandé en tension. 2. Dispositif selon la revendication 1, caractérisé en ce que le montage diviseur programmable (20) com- prend un diviseur variable (2 i), associé à une mémoire tampon (22) de commande, un diviseur fixe (29) et un circuit de bascule 4 propre à faire fonctionner an alternat le diviseur warsabla le diviseur fixe, ce qui confère au montage diviseur programmable un facteur de division défini par la somme de ceux des diviseurs variable et fixe. 3. Dispositif selon la revendication 2, caractérisé : en ce que le poids le plus faible du contenu de ia mémoire tampon (22), qui n'est pas appliqué au diviseur variable (21), est appliqué une fois sur deux (24, 25) à la commande d'un étage de poids le plus faible du diviseur fixe (19), et en crique, lorsque ce poids le plus faible est égal à 1, la sortie du montage diviseur programmable (20) est définie en alternance par la sortie logique 4. Dispositif selon l'une des revendications 1 à 3, caracterisé en ce que le comparateur de phase (40) comprend un compteur (41), un échantillonneur numérique (42), et un convertisseur numérique/analogique (43). 5. Dispositif selon l'une des revendications 1 à 4, caractérisé en ce que le gain de boucle est choisi inférieur à l'unité.