FR 2587624 A1 19870327 FR 8514563 A 19850926 PROCEDE ET CIRCUITS DE COMMANDE D'ELECTRODES IMPLANTEES POUR STIMULATION NEUROPHYSIOLOGIQUE La présente invention concerne le domaine des circuits de stimulation électrique neurophysiologique dans lesquels on utilise des signaux électriques appliqués a des tissus au moyen d'electrodes externes ou implantées par voie chirurgicale. Un exemple d'une telle application est illustre par les prothèses cochléaires dans lesquelles on implante à l'inte- rieur de la cochlée de tres petites flectrodes de platine venant en contact avec des zones distinctes de la cochlée pour permettre d'exciter par des impulsions dlectriques des terminaisons nerveuses distinctes de la cochlée permettant ainsi a un sourd de recevoir des sons synthétisés et reproduits. Dans la pratique, on s'est aperçu qu'un inconvénient dés électrodes implantées est qu'il pouvait se produire des phénomènes d'electrolyse provoquant une perturbation des tissus et/ou une dissolution des électrodes dans les tissus. Pour éviter ces probl#mes, il faut empêcher l'apparition de composantes continues au niveau des electrodes. On sait assez bien obtenir ce résultat avec des circuits de commande en tension et un condensateur de liaison entre le circuit de commande et les électrodes. Toutefois, il est préférable de commander des électrodes disposées en milieu physiologique par des courants plutdt que par des tensions.En effet, l'impedance d'un milieu physiologique est éminemment variable et indeterminée et seule une commande en courant permet d'obtenir des effets répétitifs et fiables. Ainsi, dans le cas de commandes en courant, pour éviter l'apparition de composantes continues, on s'efforce d'appliquer des signaux de courant a valeur moyenne nulle ou des impulsions alternativement positives et nega tives. Néanmoins, en pratique, on ne peut réaliser des impulsions de courant parfaitement symétriques et le condensateur de liaison finit par se charger à un potentiel qui correspond au potentiel d'alimentation et des phénomènes d'électrolyse se produisent. Ainsi, un objet de la présente invention est de prévoir un système de commande qui compense toute composante continue a moyen terme. Un autre objet de la présente invention est de prévoir un tel circuit qui soit réalisable sous forme partiellement ou totalement intfgre. Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un procédé de commande d'electrodes implantées pour stimulation neurophysiologique dans lequel on applique auxdites electrodes une commande en courant par l'intermfdiaire d'un condensateur de liaison, ce procédé consistant t convertir une tension de commande d'entrée en un courant de coapiande et à détecter la tension continue sur la borne amont du condensateur de liaison et a la ramener 1 une valeur nulle par action sur le circuit de conversion. Selon un aspect de la présente invention, dans ce procédé, la commande est effectuée par - des signaux analogiques en bande de base, la compensation étant assurée par l'intermediaire d'un circuit à constante de temps. Selon un autre aspect de la présente invention, dans ce procfdf, la commande est effectuée par des signaux en impulsions, chaque impulsion étant constituée d'une paire ou d'un groupe de paires d'impulsions successives de signes opposes et d'amplitudes aussi égales que possible, et la compensation est effectuée entre deux paires ou groupe de paires d'impulsions successives. En outre, la présente invention prdvoit des circuits de mise en oeuvre de ces procédés. Selon un mode de réalisation de la présente invention, un circuit de mise en oeuvre comprend : un circuit de conversion de signal de commande de tension en signal de commande en courant connecté au condensateur de liaison, un circuit de constante de temps connecté 1 la borne amont du condensateur de liaison, et un circuit de détection de la tension sur le condensateur de liaison agissant sur le circuit de conversion pour ramener ledit signal de commande en courant à une valeur moyenne nulle. Plus particulièrement, ce circuit peut comprendre : un premier amplificateur opérationnel dont ltentree inverseuse reçoit la tension de commande et est connectée a une électrode implantée de rfffrence, dont l'entrez non inverseuse est reliee a la borne de masse et dont la sortie est connectée, par l'intermfdiaire du condensateur de liaison, a une électrode implantée ; et un deuxième amplificateur opérationnel dont ltentree inverseuse est connectée à la sortie, dont ltentrfe non inverseuse est connectée a la borne amont du condensateur par l'intermediaire d'un moyen de constante de temps et dont la sortie est reliée a la borne d'entrée inverseuse du premier amplificateur opérationnel par l'intermfdiaire d'une résistance. Egalement, ce circuit peut comprendre : un moyen de conversion de signal de tension de commande en signal de courant qui comprend des moyens pour comparer la tension de commande a des tensions de référence, et un circuit de détection qui agit pour modifier le signal de commande de polarité approprié comparé aux tensions de référence. Selon un autre mode de réalisation de la présente invention, un circuit de mise en oeuvre du procédé comprend : des moyens pour fournir, pendant un premier intervalle de temps, des impulsions d'amplitudes et de durées sensiblement égales et de signes opposes, la première impulsion se trouvant au début dudit intervalle de temps et la seconde à la fin dudit intervalle de temps, ces impulsions étant d'amplitude sensiblement constante et de durée proportionnelle à l'amplitude du signal de commande ; et des moyens pour fournir, au debut d'un second intevalle de temps consécutif au premier, une impulsion de compensation d'énergie propre à compenser le signal détecté en amont dudit condensateur de liaison. Ces objets, caractdristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers, faite en relation avec les figures jointes parmi lesquelles la figure 1 illustre de façon générale et sous forme de blocs la présente invention la figure 2 représente un premier mode de réalisation de la prfsente invention la figure 3 représente un autre mode de réalisation de la présente invention ; la figure 4 représente un autre mode de réalisation de la prfsente invention la figure 5 représente un autre mode de réalisation de la présente invention la figure 6 représente des diagrammes de temps utiles 1 ltexpose du fonctionnement du circuit de la figure 5 ;; la figure 7 représente un autre mode de rfalisation de la présente invention ; et la figure 8 représente des diagrammes de temps utiles a ltexposf du fonctionnement du circuit de la figure 7. La figure 1 illustre de façon générale la conception d'un circuit selon l'invention. Dans un tel circuit, un signal de commande V, par exemple sous forme d'une tension, est transforme en un courant par un circuit de conversion 1. Ce courant est appliqué par une borne A a une électrode placée en milieu physiologique, par l'intermédiaire d'un condensateur de liaison C. Selon un aspect fondamental de la présente invention, le signal présent immédiatement en amont du condensateur C est capté pour etre transmis à un circuit de détection 2 qui agit sur le circuit de conversion ou circuit de commande 1 pour que la tension sur la borne amont du condensateur C soit ramenée a une valeur moyenne nulle. La présente invention peut s'appliquer que les signaux I traduisent un signal de commande V en bande de base ou que ces signaux de courant I soient des signaux en impulsions. Les figures 2 à 4 illustrent des modes de rfalisation de la présente invention dans lesquels les signaux de commande sont des signaux en bande de base. La figure 2 illustre un premier mode de réalisation de la présente invention. Le signal de commande V est applique par l'intermédiaire d'une résistance 10 t l'entre inverseuse d'un amplificateur opérationnel 11 dont l'entre non inverseuse est reliée as la masse. La borne de sortie de l'amplificateur opéra- tionnel 11 est connectée a une flectrode en milieu physiologique Ai par l'intermediaire d'un condensateur de liaison C.En outre, bien que cela n'ait pas été mentionné precfde-sent, il est neces- saire pour obtenir une action sur un milieu physiologique de prévoir une deuxième électrode ou électrode de référence AO pour établir un courant ou une différence de potentiel entre ces électrodes AO et Ai. L'élecrrode de référence AO est connecte à l'entrez inverseuse de l'amplificateur opérationnel 11.L'ensemble de la résistance 10, de l'amplificateur opérationnel 11 et de leurs connexions correspond au bloc 1 de la figure 1 La borne amont du condensateur de liaison C est connectee a un circuit de constante de temps 12 comprenant une résis- tance 13 et un condensateur 14 relie a la masse. La constante- de temps peut, par exemple dans le cas d'une prothèse auditive entre de l'ordre de 10 ms. Le point de connexion de la résistance 13 et du condensateur 14 est connecté a la borne non inverseuse d'un deuxieme amplificateur opérationnel 16 dont ltentrfe inverseuse est reliée a la sortie.Cette sortie est reliée R la borne d'entrez inverseuse du premier amplificateur opérationnel 11 par l'interm#diaire d'une résistance 15. L'ensemble de l'amplificateur opdrationnel 16 et de la résistance 15 correspond au bloc 2 de la figure 1. La présence d'un circuit de constante de temps 12 est necessaire pour éviter une réaction trop rapide du circuit de compensation 2 sur le circuit de commande 1, ce qui pourrait avoir lieu, en l'absence de ce circuit 12, si la constante de temps correspondant au condensateur de liaison C et à la résistance du milieu physiologique était trop faible et empecherait, par suite d'une compensation trop rapide, de transmettre au milieu physiologique des composantes a basses fréquences. Le circuit de la figure 2 présente l'avantage d'une grande simplicité mais présente un inconvénient si l'on souhaite introduire plusieurs électrodes dans un milieu physiologique car ltelectrode de référence AO n'est pas directement connectée a la masse mais a ltentrée inverseuse d'un amplificateur opérationnel dont l'autre entrée est, elle, connectée a la masse. Si l'on place en parallele un gand nombre de tels amplificateurs opérationnels, il n'est pas possible d'interconnecter les entres inverseuses sans d#grader le fonctionnement du circuit. Ainsi, dans le cas ot plusieurs électrodes doivent être disposées dans un milieu physiologique, on préférera les modes de realisation des figures 3 et 4 dans lesquelles on retrouve les blocs 1 et 2 de la figure 1 et le circuit de constante de temps 12 de la figure 2. Dans ces figures, diverses bornes de composants sont connectées a des tensions d'alimentation positive et ndga- tive, sy ftriques par rapport à la masse, qui sont simplement désignées sur la figure par les signes + et -. La figure 3 représente un mode de réalisation de l'invention réalisable par la technique dite des circuits intègres bipolaires. Le bloc convertisseur tension/courant 1 comprend un convertisseur proprement dit comprenant des résistances 20 et 21 et des transistors PNP et NPN 22 et 23. Le signal de tension V est appliqué au point d'interconnexion des resistances 20 et 21 dont les autres bornes sont respectivement connectées aux bases des transistors 22 et 23. Les emetteurs de ces transistors sont interconnectés et leurs collecteurs sont respectivement connectes aux tensions d'alimentation - et +. Le convertisseur (20-23) est suivi d'un amplificateur de courant constitue de deux transistors PNP et NPN 24 et 25 dont les bases sont interconnectées ainsi que les émetteurs et dont les collecteurs sont respectivement connectes aux tensions d'alimentation - et +. La base commune des transistors 24, 25 constitue la borne d'entrée de l'amplificateur de courant relise au point de connexion des émetteurs des transistors 22 et 23. Les émetteurs communs des transistors 24, 25 constituent la borne de sortie reliée au condensateur de liaison C. Ainsi, le courant de sortie du circuit 1 est lie å la valeur du désequilibre entre la tension d'entrée V et les valeurs des tensions d'alimentation positive et négative. La tension sur la borne amont du condensateur de liaison C est transmise par l'intermfdiaire du circuit de constante de temps 12, comprenant par exemple une résistance 13 et un conden sateur 14, à l'entre du bloc de détection 2. Ce bloc de détection est en quelque sorte un comparateur comparant la tension sur la borne amont du condensateur de liaison as la masse ou tension de référence. Cette valeur de comparaison est ajoutée à la tension de base du transistor approprié 22 ou 23 pour ramener le système a ltequilibre. Plus particulièrement, le comparateur 2 comprend des transistors d'entrée NPN et PNP 26 et 27 et des transistors de sortie NPN et PNP 28 et 29. Les bases des transistors 26 et 27 sont interconnectées et recoivent le signal du circuit de constante de temps 12. Les bases des transistors 28 et 29 sont interconnectées et relises a la masse. Les collecteurs des transistors 26 et 27 sont respectivement relies aux tensions d'alimentation + et -. Les metteurs des transistors 27 et 29 sont interconnectés et relies a la tension positive par une source de courant alors que les émetteurs des transistors 26 et 28 sont interconnectes et relies a la tension d'alimentation négative par une source de courant.Le signal de sortie sur le collecteur du transistor 28 est connecte comme signal de compensation a la base du transistor 23 alors que le signal sur le collecteur du transistor 29 est transmis comme signal de compensation a la base du transistor 22. Ainsi ces signaux introduisent une correction sur les bases des transistors 22 et 23 introduisant une correction dans la conversion du signal V en courant I qui tend a annuler la tension continue sur la borne amont du condensateur de liaison C. La figure 4 représente une réalisation du circuit selon la présente invention en technologie CMOS (technologie utilisant des transistors MOS (métal-oxyde-semiconducteur) complémentaires). Ce circuit clairement dessiné sur la figure ne sera pas décrit en détail. Il comprend dans le bloc 1, comme le circuit de la figure 3, un étage de conversion tension/courant proprement dit comprenant des transistors alternativement MOS a canal N (references paires) et MOS a canal P (références impaires) 30 a 35, et un circuit amplificateur de courant comprenant des transistors MOS as canal P (references paires) et a canal N (références impaires) 36 a 39.Le circuit comparateur entre la tension sur la borne amont du condensateur de liaison C et la masse comprend des transistors MOS à canal N (références paires) et a canal P (references impaires) 40 a 43. Comme dans le cas de la figure 3, les signaux de sortie des transistors 42 et 43 agissent respectivement pour commander les transistors sur lesquels agit le dfsfquilibre de la tension V par rapport aux tensions de référence positive et négative, 1 savoir les transistors 35 et 34. Dans les modes de réalisation des figures 3 et 4, comme on l'a vu, le signal est appliqué au milieu physiologique par une borne Al relie 1 la borne aval du condensateur C. Mais, comme dans le cas de la figure 2, il faut aussi implanter une électrode de reffrence reliee a un potentiel de rfffrence. Dans le cas des figures 3 et 4, cette électrode de référence peut entre reliée a la masse du circuit. Ainsi, on pourra prévoir un grand nombre d'électrodes A1 (avec les commandes associées) pour une seule et méme électrode de référence reliée a la masse. Les figures 5 t 8 illustrent des variantes d'un deuxième mode de réalisation de la présente invention dans lequel les signaux de commande en courant sont appliqués aux électrodes disposées dans le milieu physiologique sous forme d'impulsions. Pour ce faire, on s'efforce d'appliquer aux électrodes des impulsions alternées de mese amplitude de façon que leurs valeurs moyennes soient nulles. NEanmoins,-en pratique, ce résultat optimal est impossible 1 obtenir et, inevitablements le condensateur de liaison se charge au potentiel correspondant 1 celui de l'une ou l'autre des tensions d'alimentation positive ou négative du circuit. Ainsi, selon la présente invention, on détecte la tension sur la borne amont du condensateur de liaison et on se sert de cette tension détectée pour appliquer un courant d'equilibrage au condensateur de liaison en dehors des intervalles occupés par les impulsions de commande proprement dites. Le circuit de la figure 5 fonctionne en relation avec des circuits annexes non représentés fournissant des signaux de temporisation et de synchronisation illustres en figure 6. Un premier signal X, périodique, est a niveau haut pendant un intervalle de temps tO-tl et 1 niveau bas en dehors de cet intervalle. La periodicitf du signal X peut entre par exemple de 200 Hz, ce signal étant a niveau haut pendant une duree de 0,1 ms et a niveau bas pendant une durée de 0,1 ms. Un signal X' est complb- mentaire de X. Un signal E est a niveau haut pendant une durée tOt2, cette durée étant la moitie de l'intervalle de temps entre les instants tO et tl. La périodicité du signal E est la même que celle du signal X. Un signal E' est complémentaire du signal E. Un signal V+ est constitue d'une rampe de tension montante entre les instants tO et t2 et descendante entre les instants t2 et tl. Ce signal a la même périodicité que le signal X. Un signal V- est inverse du signal V+. Le circuit de la figure 5 comprend un commutateur logique d'entre constitué de transistors NOS à canal N 51 et 52 et de transistors MOS à canal P 53 et 54. Les transistors 51 et 53 ont leurs sources interconnectées ainsi que leurs drains de même que les transistors 52 et 54. Les grilles des transistors 52 et 53 sont interconnectées ainsi que les grilles des transistors 51 et 54. Les sources des transistors 51 et 53 reçoivent le signal d'entrée V et les sources des transistors 52 et 54 sont connectées à la borne amont du condensateur de liaison C. Les grilles des transistors 51 et 54 reçoivent le signal X et les grilles des trnnsistors 52 et 53 le signal X'. Les drains des transistors 51 a 54 sont interconnectés et fournissent le signal de sortie du commutateur logique. Le signal de sortie du commutateur logique 51-54 est appliqué aux grilles des transistors MOS a canal P 55 et à canal N 56 qui font partie, respectivement, de premier et second comparateurs entre ce signal de sortie et des rampes de tension V+ et V-. Le premier comparateur situé à la partie supérieure de la figure 5 comprend le transistor NOS à canal P 55 et un autre transistor MOS à canal P 57. La grille du transistor 57 reçoit le signal V+. De même, dans le second comparateur, le transistor 56 est associé à un autre transistor a canal N 58 qui reçoit sur sa grille le signal V-. Les sources des transistors 55 et 57, et 56 et 58, respectivement, sont interconnectées et respectivement reliées a des sources de courant positive et négative. Les drains des transistors 55 et 56 sont respectivement relies à des tensions d'alimentation négative et positive. Les drains des transistors 57 et 58 sont respectivement reliés a des sources de courant négative et positive. le drain du transistor 57 est relié directement a un premier amplificateur de courant et, par l'intermfdiaire d'un inverseur 67, 3 un deuxième amplificateur de courant, et inversement pour le drain du transistor 58. Comme on le verra ci-après, le rible des amplificateurs de courant et de ces liaisons par des inverseurs est de réaliser des créneaux de courant alternEs. Le premier amplificateur de courant comprend des transistors à canal N 59 a 65 (rfferences impaires) et le deuxième amplificateur de courant comprend des transistors a canal P 60 3 66 (références paires). Les sources des transistors 59 et 63 sont interconnectées et relises a une source de courant positive. Les sources des transistors 60 et 64 sont interconnectées et reliées a une source de courant négative. Les drains des transistors 61 et 65 sont interconnectbs et reliés a la tension d'alimentation négative alors que les drains des transistors 62 et 66 sont reliés 3 la tension d'alimentation positive.Le drain du transistor 59 est relie a la source du transistor 61 de meme que les drains et sources des transistors 63 et 65, 60 et 62, 64 et 66. les grilles des transistors 61 et 66 reçoivent le signal E alors que les grilles des transistors 62 et 65 reçoivent le signal E'. Le transistor 59 du premier amplificateur de courant reçoit la sortie directe du premier comparateur (55, 57) ; de méme la grille du transistor 60 du deuxième amplificateur reçoit le signal de sortie du deuxième comparateur (56, 58). Le signal inversé du premier comparateur est appliqué a la grille du transistor 64 du deuxième amplificateur et le signal inversé du deuxième comparateur est appliqué à la grille du transistor 63 du premier amplificateur. Ces inversions sont réalisées par les inverseurs 67 et 68. Le premier amplificateur commande, par la borne de source commune des transistors 59 et 63, un premier transistor MOS de sortie 69 à canal P alors que le deuxième amplificateur de courant commande par la borne de source commune des transistors 60 et 64 un deuxieme transistor MOS de sortie 70 à canal N. Ces transistors 69 et 70 sont interconnectés et reliés par une électrode principale 3 la borne amont du condensateur C, l'autre électrode principale des transistors 69 et 70 étant relise par une source de courant, respectivement, aux bornes d'alimentation + et - du circuit. Le fonctionnement du circuit de la figure 5 va être exposé en se référant aux diagrammes des temps illustrés en figure 6. Pendant la période comprise entre tO et tl, le commutateur logique (51, 54) laisse passer le signal V, c'est-s-dire que les transistors 51 et 53 sont conducteurs alors que les transistors 52 et 54 sont bloques. Le signal V est transmis au premier (55, 57) et au second (56, 58) comparateur. On supposera que, pendant l'intervalle de temps tO-tl, le signal V a une amplitude sensiblement constante et que cette amplitude est positive. La comparaison s'effectuera donc avec le signal V+ dans le comparateur 55,57, V étant supérieur à V+ entre les instants tO et t3 et les instants t4 et tl et ftant inférieur a V+ entre t3 et t4. Le signal x à la sortie du premier comparateur sur le drain du transistor 57 aura alors l'allure illustrée en figure 6, savoir que des impulsions sont produites entre les instants tO et t3 et t4 et tl. La première impulsion correspond à une période pendant laquelle le signal E est à haut niveau et la deuxième à une période pendant laquelle c'est le signal E' qui est à haut niveau. On peut donc voir que, entre les instants tO et t3 (phase E), c'est le transistor 69 qui sera commande par le premier amplificateur de courant tandis qu'entre les instants t4 et tl (phase E'), c'est le transistor 70 qui sera commande par le deuxième amplificateur de courant.Il en résulte que, pendant l'intervalle de temps t0-t3, c'est la source de courant positive connectée au transistor 69 qui alimente l'electrode Ai, alors que, pendant l'intervalle de temps t4-tl, c'est la source de courant négative relise au transistor 70 qui alimente cette électrode. On obtient donc, comme le représente la derniers courbe de la figure 6, l'envoi d'impulsions de courant I alternées entre les instants tO et t3 et t4 et tl vers le condensateur C et l'flectrode Ai. Il est clair que la durée de ces impulsions, qui résulte de la comparaison de la valeur du signal V avec le signal V+ (ou V- si V est négatif), dépend de l'amplitude du signal V, alors que l'amplitude des impulsions de courant I est constante. On a supposé précédemment que le signal V était positif. Si V est négatif, la comparaison s'effectue dans le comparateur 56, 58 avec le signal V-. On obtient alors pour I une impulsion de courant négative (conduction du transistor 70) suivie d'une impulsion positive (conduction du transistor 69). Après l'instant tl, le signal X revient 1 bas niveau et le signal X' passe à haut niveau. Dans le commutateur logique, les transistors 51 et 53 sont bloques alors que les transistors 52 et 54 sont passants. C'est donc la tension existant sur la borne amont du condensateur C qui est transmise aux bornes d'entrée des premier (55,57) et second (56,58) comparateurs.Ainsi, en fonction du signe de cette tension, on obtient de la meme manier que precedemment une conduction momentanée de l'un ou l'autre des transistors de sortie 69 et 70 pour produire, la suite de l'impulsion négative entre les instants t4 et tl, une impulsion de compensation négative (IC1) ou positive (ICZ). En fait, le signal sur la borne amont du condensateur C étant tres faible, on n'obtiendra normalement pas une conduction complete du transistor 69 ou 70 et, plutôt qu'un créneau de compensation, on voit apparaître un signal de compensation qui tend a s'amortir. Un avantage important du mode de commande par impulsions est qu'on peut obtenir une compensation en dehors des périodes d'apparition des impulsions sans qu'il soit necessaire, comme dans le cas des commandes analogiques décrites précédeaent en relation avec les figures 2 1 4, de prévoir de circuits a constante de temps qui sont inevitable ent réalises au moyen de composants discrets non intégrables (au moins en ce qui concerne le condensateur). tes figures 7 et 8 reprfsentent respectivement un autre mode de réalisation de la présente invention et un diagramme de temps d'impulsions. Ce mode de realisation se prete a augmenter l'écart entre les stimulations fortes et les stimulations faibles vers des électrodes multiples par adjonction d'un réseau de résistances représentant les interactions électriques entre les electrodes. En ce cas, la commande est effectuée par des impulsions de durée constante et d'amplitudes variables, comme le notera l'homme de l'art. Le circuit de la figure 7 constitue une autre variante du deuxième mode de réalisation dans lequel on transforme le signal d'entrée en tension en un signal de commande en courant constitue d'impulsions alternées d'amplitude (et non plus de durée) variable avec le signal de commande. Le circuit de la figure 7 fonctionne en relation avec des circuits annexes non représentés fournissant des signaux de temporisation et de synchronisation illustrés en #figure 8. Un premier signal X, périodique, est à niveau haut pendant un intervalle de temps tO-tl et a niveau bas en dehors de cet intervalle de temps, comme le signal X de la figure 6. Un signal F est a niveau haut (+1), entre les instants tO et t2, a niveau bas (-1) entre les instants t2 et tl et a niveau intermedisire en dehors de cette période. L'instant t2 est au milieu de l'intervalle de temps tO-tl. Ces signaux X et F commandent des commutateurs logiques représentes par une analogie mécanique en figure 7. Le circuit de la figure 7 comprend une partie supérieure et une partie inférieure, presque symétriques. Seule une partie sera décrite étant entendu que les transistors de la partie syolétrique sont, sauf indication contraire, connectEs de façon identique sauf qu'ils sont de type de canal opposé (canal P au lieu de canal N et inversement) et qu'ils sont connectés a des tensions de polarisation ou a des sources de courant inverses. Les transistors de la partie inférieure sont désignés par des références impaires et les transistors antisymétriques de la partie supérieure sont désignés par des références paires incre- mentées d'une unité. La partie inférieure du circuit de la figure 7 comprend un circuit d'entrée comprenant deux transistors MOS a canal N 71 a 73 recevant sur leurs grilles le signal d'entrée V. A noter qu'ici la partie supérieure n'est pas strictement symétrique, les transistors 72 et 74 étant commutés en miroir de courant. La sortie du circuit d'entrée représentée par le diagramme u de la figure 8 est déterminée par un commutateur commandé par le signal F (figure 8). La borne de sortie de ce commutateur est reliée par une résistance 104 au potentiel commun lui-même relié a l'flectrode de référence AO et a une entrée d'un double comparateur comprenant des tran sistors t canal N 75 et 77 et des transistors à canal P 76 et 78 et dont l'autre entrée est reliée a un commutateur commande par le signal X.La sortie du comparateur 75,77 est transmise a un amplificateur situé a la partie supérieure de la figure fournissant des impulsions alternées comprenant des transistors MOS a canal P 80 et 84, a canal N 82 et 86, et a canal P 88 et 90 connectés de la façon représentée. Un commutateur X permet pendant que le signal X est as niveau bas de détecter la tension sur le condensateur de liaison pour fournir une impulsion d'équilibrage ou de compensation de tension continue representee dans le diagramme y de la figure 8 par la référence ICi ou 1C2 selon qu'il s'agit d'une impulsion négative ou positive. En outre, un réseau de résistances 101, 102, 103, etc. analogues aux résistances présentes par les tissus entre les électrodes et reliées a une borne du commutateur X, permet de tenir compte des interactions électriques entre les électrodes implantées. La résistance 102 est placée entre le commutateur et le potentiel commun ; les résistances 101 et 103 sont placées entre le commutateur et, respectivement, les points correspondants des voies similaires adjacentes à droite et à gauche. REVENDICATIONS 1. Procédé de commande d'electrodes implantées pour stimulation neurophysiologique dans lequel on applique auxdites elec- trodes une commande en courant (I) par l'intermediaire d'un condensateur de liaison, ce procédé consistant a convertir une tension de commande d'entrée (V) en un courant de commande (I) et étant caractérisé en ce qu'il consiste a détecter la tension continue sur la borne amont du condensateur de liaison (C) et a la ramener 1 une valeur nulle par action sur ledit circuit de convers ion. 2. Procède selon la revendication 1, dans lequel la commande est effectuée par des signaux analogiques en bande de base, caractérisé en ce que la compensation est assurée par l'intermédiaire d'un circuit à constante de temps. 3. Procédé selon la revendication 1, dans lequel la commande est effectuée par des signaux en impulsions, chaque impulsion étant constituée d'une paire ou d'un groupe de paires d'impulsions successives de signes opposés et d'amplitudes aussi égales que possible, caractérise en ce que la compensation est effectuée entre deux paires ou groupes de paires d'impulsions successifs. 4. Circuit de mise en oeuvre du procédé selon la revendication 2, caractérisb en ce qu'il comprend --un circuit (1) de conversion de signal de commande en tension (V) en signal de commande en courant (I) connecté au condensateur de liaison (C), - un circuit (12) de constante de temps connecté a la borne amont du condensateur de liaison, et - un circuit (2) de détection de la tension sur le condensateur de liaison agissant sur le circuit de conversion pour ramener ledit signal de commande en courant a une valeur moyenne nulle. 5. Circuit selon la revendication 4, caractérisé en ce qu'il comprend - un premier amplificateur opErationnel (11) dont l'en- trée inverseuse reçoit la tension de commande (V) et est connectée 1 une électrode implante de référence (AO), dont l'entre non inverseuse est relise a la borne de masse et dont la sortie est connectée, par l'intermediaire du condensateur de liaison (C), a une électrode implantée (Al), et - un deuxième amplificateur opérationnel (16) dont l'entrée inverseuse est connectée t sa sortie, dont l'entrée non inverseuse est connectée a la borne amont du condensateur par l'intermediaire d'un circuit de constante de temps (12) et dont la sortie est reliée t la borne d'entre inverseuse du premier amplificateur opérationnel (11) par l'intermediaire d'une résistance (15). 6. Circuit selon la revendication 4, caractérisé en ce que le moyen de conversion de signal de tension en commande en courant comprend des moyens (20-23 ; 30-35) pour comparer la tension de commande t des tensions de référence (+ et -) et en ce que le circuit de détection (26-29 ; 40-43) agit pour modifier le signal de commande de polarité approprie comparé aux tensions de référence. 7. Circuit selon la revendication 6, caractérisé en ce que les divers circuits sont réalises l'aide de transistors bipolaires. 8. Circuit selon la revendication 6, caractérisé en ce que les divers circuits sont relises t l'aide de transistors CMOS. 9. Circuit de mise en oeuvre du procédé selon la revendication 3, caractérisé en ce qu'il comprend : - des moyens pour fournir, pendant un premier intervalle de temps (X), des impulsions d'amplitudes et de durées sensiblement égales et de signes opposes, la premiers impulsion se trouvant au début dudit intervalle de temps et la seconde a la fin dudit intervalle de temps, ces impulsions ayant une amplitude ou une durfe proportionnelle t l'amplitude du signal de commande, et - des moyens pour fournir, pendant un second intervalle de temps (X') consécutif au premier, une impulsion de compensation d'énergie propre a compenser le signal détecté en amont dudit condensateur de liaison. 10. Circuit selon la revendication 1, caractérisé en ce qu'il comprend un commutateur d'entrée (51, 54) pour appliquer au circuit de transformation de signal de tension en impulsions de courant, au cours du premier intervalle de temps (X), la tension de commande (V), et, au cours du second intervalle de temps (X'), le signal détecté sur le condensateur de liaison (C). 11. Circuit selon la revendication 9, propre à commander plusieurs électrodes implantées, caractérise en ce qutil comprend un réseau de résistances de sortie dont les valeurs sont du même ordre de grandeur que les résistances physiologiques interélectrodes.