FR 2579827 A1 19861003 FR 8504491 A 19850401 PROCEDE DE REALISATION D'UN TRANSISTOR A EFFET DE CHAMP A METALLISATION DE GRILLE AUTOALIGNEE La présente invention concerne un procédé de fabrication de transistor à effet de champ, à grille autoalignée en métal réfrac- taire, sur jonction de type P-N. Ce procédé vise essentiellement à supprimer les inconvénients consécutifs aux procédés classiques de réalisation d'un transistor à effet de champ à grille autoalignée, en particulier en ce qui concerne la pollution de la couche active, sous la grille, par des atomes métalliques qui ont diffusé, ainsi qu'en ce qui concerne la tension de claquage entre grille et drain. L'invention sera exposée en s'appuyant sur le cas d'un transistor à effet de champ en GaAs, parce que l'arseniure de gallium est actuellement le matériau le plus courant pour réaliser des transistors hyperfréquences, mais il est bien entendu qu'elle s'applique plus généralement à tous les matériaux semiconducteurs utilisés pour les transistors à effet de champ, en particulier ceux du groupe III-V et le silicium. Cette convention qui n'a d'autre objet que de simplifer le langage, ne limite pas la portée de l'invention, que l'homme de l'art peut aisément transposer dans d'autres matériaux. Les transistors à effet de champ à grille autoalignée sont connus: ce sont des transistors dans lesquels un sillon est creusé, dans la couche active, entre les métallisations de source et de drain, les bords de celles-ci s'avançant en porte à faux au-dessus des bords du sillon. Cette géométrie résulte naturellement de l'opération de creusement du sillon, au cours de laquelle le matériau semi- conducteur de la couche active est aussi attaqué latéralement. Ainsi, les bords des métallisations de source et de drain servent de masque au cours du dépôt, dans le fond du sillon, de la métallisation de grille, par pulvérisation de métaux sous forte puissance, ce qui la rend directionnelle: la grille est ainsi autoalignée par rapport aux métallisations de source et de drain. Mais ce procédé connu, qui est essentiellement appliqué aux transistors de type MESFET c'est-à- dire transistor à effet de champ métal-semiconducteur à grille Schottky, a l'inconvénient d'introduire des atomes métalliques, pro- venant de la grille Schottky, dans la couche active. Ces atomes, qui diffusent au cours des traitements de recuit que subit le transistor en cours de fabrication, polluent la couche active, agissant comme piège profond pour les porteurs de charges. Selon le procédé de l'invention, la surface de la couu. c:ive est d'abord protégée par une couche de protection. Un masque de résine en double couche est déposé sur la couche de protection: selon une technique connue, un sillon est ouvert dans ce masque de résine, en laissant la couche extérieure former deux surplombs au- dessus du sillon. Puis une partie de la couche de protection, correspondant à l'ouverture dans la couche extérieure de résine, est supprimée par gravure réactive. La couche de protection forme donc un nouveau niveau de masquage, à travers lequel la couche active, d'un premier type de conductivité, subit une implantation qui la transforme localement, donnant un caisson de type de conductivité inversée par rapport à celle de la couche active. Il y a donc formation d'une jonction P-N. Une métallisation de grille réfractaire est alors déposée dans le fond du sillon: les atomes métalliques, provenant de la grille réfractaire, qui diffusent dans le caisson sont masqués par celui-ci, et la jonction P-N de grille reste propre, sans pollution ni piège profond. Le transistor est achevé en supprimant la double couche de résine et en réalisant les électrodes de source et de drain selon des techniques connues. De façon plus précise l'invention concerne un procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée, comportant, supportée par un substrat au moins une couche d'un matériau semiconducteur d'un premier type de conduc- tivité, ce procédé étant caractérisé en ce qu'il comporte les étapes suivantes - dépôt sur la couche semiconductrice d'une couche de protec- tion, minérale, - dépôt sur la couche de protection d'une double couche de résines organiques, et ouverture dans cette double couche d'un sillon, la couche extérieure de résine formant surplomb au-dessus du sillon, élimination partielle de la couche de protection par gravure ionique, à travers le sillon, laissant une ouverture de dimensions égales aux dimensions de la future grille, - implantation sous faible énergie, à travers l'ouverture de la couche de protection, d'atomes qui forment dans la couche semi- conductrice un caisson dont la conductivité est de type opposée à celle de ladite couche, formant ainsi une jonction P-N, - dépôt, par pulvérisation sous faible pression et faible puis- sance, de la métallisation de grille, en forme de champignon s'appuyant sur la couche de protection, - élimination de la double couche de résines, - implantation, sous forte énergie, de deux caissons surdopés, dans la couche semiconductrice, en autoalignement par rapport à la métallisation de grille qui sert de masque, - achèvement du transistor par l'élimination localisée de la couche de protection et dépôt sur les caissons surdopés de deux métallisations de source et drain. L'invention sera mieux comprise par la description suivante d'un exemple de réalisation, cette description s'appuyant sur les figures jointes en annexe qui représentent: - figure 1: coupe d'un transistor à effet de champ à grille autoalignée selon l'art connu, figure 2: coupe d'un transistor à effet de champ à grille autoalignée selon l'invention, - figures 3 à 6: différentes étapes du procédé de réalisation d'un transistor à effet de champ à grille autoalignée selon l'invention. a Lfigure I représente une vue en coupe d'un transistor à effet de champ à grille autoalignée selon l'art connu, et n'a d'autre objet que de montrer les inconvénients de cette structure. Un transistor à effet de champ à grille autoalignée cornporte, selon les configurations connues jusqu'à présent, un substrat I qui supporte une couche 2 dite active, d'un matériau tel que GaAs légèrement dopé de type N. Sur cette couche de type N on dépose une seconde couche 3 d'avantage dopée de type N+, de façon à prendre de meilleurs contacts avec les métallisations de source et de drain. Celles-ci appartiennent à une couche métallique 4, de type or-germanium, déposée sur la couche 3 de prise de contact. Pour réaliser une grille autoalignée dans cette structure, la couche métallique 4 est convenablement masquée par une résine puis attaquée, de façon à y pratiquer une ouverture 5, dont la largeur correspond à la longueur de la grille que l'on veut réaliser. A travers l'ouverture 5, qui sépare désormais la métallisation 4 en une métallisation de source et une métallisation de drain, la couche 3 de matériau semiconducteur est attaquée, ce qui crée un sillon 6, dont la largeur est d'ailleurs supérieure à la largeur de l'ouverture 5 parce que le matériau semiconducteur est aussi attaqué latéralement, pendant que le sillon se creuse. Lorsque le sillon 6 atteint la couche 2 dite active, l'attaque est arrêtée et une électrode de grille 7 et déposée par pulvérisation sous haute énergie de métaux Schottky. Ce procédé classique de réalisation d'un MESFET a grille Schottky a cependant des inconvénients. Le premier est que la tension de polarisation de grille en direct est limitée à environ 0,8 volts, correspondant à la hauteur de barrière moyenne entre un métal à contact Schottky et un matériau semiconducteur tel que GaAs. Le second inconvénient est que, en dessous de la métallisation de grille 7, existe une région 8 plus ou moins bien définie dans laquelle des atomes de titane, de fer ou de chrome par exemple provenant de la métallisation Schottky, selon la nature du métal utilisé bien entendu, polluent la couche active. Les atomes métalli- ques qui ont diffusé dans cette région 8 ont pu le faire en raison des opérations de recuit qui ont toujours lieu au cours de la fabrication d'un transistor, et ces atomes se manifestent comme des pièges profonds pour les porteurs de charge. Par conséquent le fonction- nement normal de la couche active est perturbé par ces atomes pièges profonds. Enfin le potentiel de claquage entre l'électrode de grille et l'électrode de drain est faible, car il n'y a aucune séparation ou quasiment aucune séparation entre la métallisation de grille 7 et la couche semiconductrice 3. Une séparation peut être créée -en augmentant, sous le surplomb des métallisations de source et de drain, la largeur du sillon 6, de façon à amener une séparation entre la métallisation de grille 7 et la couche 3, mais cette séparation représente une résistance série, non linéaire, avec une important saturation en courant, ce qui détériore les qualités du transistor à effet de champ. Le procédé de réalisation d'un transistor à effet de champ selon l'invention améliore les trois points décrits ci-dessus, et permet de réaliser un transistor pour lequel on conservera l'appel- lation d'autoaligné, bien que cela ne soit pas évident sur la figure 2, qui représente un transistor conforme au procédé de l'invention. La dénomination d'autoaligné reste due au procédé de réalisation. De façon à mieux comprendre le procédé de réalisation selon l'invention, on commencera par considérer en figure 2 le transistor tel qu'il est réalisé, à la fin de ce processus de fabrication. Celui-ci comporte un substrat 10 en arseniure de gallium, ou autres matériaux semiconducteurs, très résistif ou semi-isolant. Sur ce substrat est déposée ou implantée une couche active 11, par exemple en GaAs de type N et, inclus dans cette couche 11, un caisson 12 en GaAs de conductivité de type P. Sur le caisson 12, et autoaligné sur ses bords par un procédé qui sera détaillé ultérieu- rement, une métallisation 13 de grille, en métal ou alliage de métaux réfractaires. Le transistor est complété par deux électrodes de source et de drain, 14 et 15, en métaux tel que or-germanium, ces deux électrodes s'appuyant sur des caissons 16 et 17, de type N si la couche 11 est de type N, ces caissons étant implantés dans la couche i1l et partiellement dans le substrat 10. Enfin une couche superficielle isolante 18 entoure à sa base la métallisation de grille 13 qui est en forme de champignon, et la sépare des métallisations de source et de drain 14 et 15. Un tel transistor à effet de champ est réalisé selon le procédé illustré par les figures 3 à 6. A l'origine, le procédé part d'un substrat par exemple de GaAs semiisolant. Une couche 11 de type N est déposée sur ou implantée dans ce substrat. Cette structure de base est d'abord recouverte par une couche minérale de protection 18 de faible épaisseur, de l'ordre de 500 angstrôms, en nitrure de silicium Si3N4 ou en silice Si02 par exemple. L'objet de cette couche minérale 18 est de garder propre la surface de la couche implantée 11 durant toute la suite des opérations. Puis l'ensemble est recouvert par une double couche de résine, une première couche intérieure 19 et une couche extérieure , choisie de telle façon que la couche 19 est plus facilement attaquée ou dissoute que la couche 20. Par un procédé connu, on ouvre une ouverture 21 dans la couche extérieure 20 puis on poursuit l'attaque ou la dissolution de la couche de résine 19 de façon à obtenir un sillon 22, dont la largeur est supérieure à l'ouverture 21 de telle sorte que la couche de résine extérieure 20 forme deux surplombs au-dessus du sillon 22. La largeur de l'ouverture 21 est sensiblement égale à la longueur de la grille à réaliser. La seconde étape est représentée en figure 4. Elle consiste à d'abord pratiquer une ouverture 23 dans la couche de protection 18, par gravure ionique qui est directionnelle. En raison de la présence de l'ouverture 21 dans la couche de résine extérieure 20, l'ouverture 23 dans la couche de protection 18 correspond à l'ouverture 21 et a la même largeur qu'elle. Ensuite, la couche de protection 18 étant localement supprimée en 23, la couche de matériau semiconducteur Il qui est dégagée en cet endroit est implantée, sous faible énergie, par exemple par des atomes de beryllium10 -1014 ions.cm-2 de Be+de façon à créer un petit caisson 12 de conductivité de type P, qui forme donc une jonction P-N avec la couche active 11I. Le transistor à effet de champ réalisé par le procédé de l'invention sera donc un transistor à jonction P-N, et non pas un transistor de type MESFET à grille Schottky. La profondeur de l'implantation, soit celle du caisson 12, est supérieure à la longueur de diffusion d'atomes de métaux dans la couche semiconductrice 11. Dans l'étape suivante, représentée en figure 5, l'électrode de grille 13 est déposée par pulvérisation à faible puissance. Celle-ci n'est pas directionnelle, et les flèches symbolisent que les atomes métalliques se propagent un peu dans toutes les directions, et remplissent sur une certaine hauteur le sillon 22 creusé dans la couche de résine 19. En remplissant partiellement le sillon 22, l'électrode de grille 13 prend une forme dite de champignon, et s'appuie latéralement, sur environ 0,2-0, 3 microns, sur la couche de protection 18. Les métaux pulvérisés sont des métaux réfractaires ou des alliages, de type WSi ou TiWSi: il est nécessaire qu'ils soient réfractaires en raison des opérations de recuit qui ont toujours lieu dans la fabrication des transistors. Bien entendu au cours de cette opération de métallisation de la grille du transistor, une couche équivalente 24 de métal réfractaire se dépose sur la surface de la résine extérieure 20, mais cela est sans importance parce que cette couche ainsi que les résines seront supprimées dans l'opération suivante. C'est dans cet état qu'est représenté le transistor, figure 6, après dissolution des résines 19 et 20, ce qui a automatiquement entrainé la séparation de la pellicule métallique 24. Deux caissons 16 et 17, de type N+, destinés aux contacts de source et de drain sont alors réalisés par une implantation de silicium à haute dose, c'est-à-dire de l'ordre de 1013at.cm-2. Cette implantation peut se faire à travers la couche de protection 18 car celle-ci n'a qu'une épaisseur de l'ordre de 500 angstrôms. Pour achever le transistor, tel qu'il est représente en figure 2 il suffit alors de décaper localement la couche de protection 18 de façon à atteindre les caissons 16 et 17: en ces endroits peuvent être déposées deux métallisations 14 et 15 de source et de drain, celles- ci étant par exemple réalisées en or-germanium. A titre indicatif et sans pour autant introduire une limitation à la portée de l'invention, le caisson 12 sous la métallisation de grille 13 est implanté sur une épaisseur de l'ordre de 500 angstr6ms. Sa largeur, qui correspond à la longueur de la grille, c'est-à-dire à la distance mesurée dans le sens du courant allant de la source vers le drain, est inférieure à I1 micron, ce qui est dans les ordres de grandeur des transistors hyperfréquences ou logiques rapides sur arseniure de gallium. D'un autre côté la distance repérée a en figure 2, c'est-à-dire la longueur de la couche de protection 18 sur laquelle s'appuie le champignon, qui sépare le caisson 12 de grille du caisson 17 de drain est de l'ordre de 0,2 à 0,3 micron. Ceci est suffisant pour augmenter le potentiel de claquage et séparer les régions de grille et de drain. Cette distance est obtenue en raison du procédé de fabrication qui fait que le sillon 22 dans la résine 19 est plus large que l'ouverture 21 dans la résine 20, et que par pulvéri- sation à faible puissance la métallisation 13 de grille n'est pas une métallisation autoalignée dans le sens o la métallisation de grille 7 était autoalignée dans la figure 1 de l'art connu. Au contraire cette métallisation 13 de grille a une forme de champignon et l'autoali- gnement des caissons 16 et 17 sur les bords de la grille 13 permet d'obtenir automatiquement cette distance, qui augmente le potentiel de claquage entre source et drain. Il convient d'observer que, dans l'art connu, la grille était réalisée en dernier, autoalignée sur la source et le drain, tandis que selon l'invention, la grille est réalisée en premier, et la source et le drain sont autoalignés sur elle. Les inconvénients de l'art connu tels qu'ils ont été cités au début de ce texte sont en partie supprimés par le procédé de l'invention. En premier lieu, la tension maximale de polarisation de la grille peut atteindre 1,4 volts comme dans les transistors à effet de champ à jonction, puisqu'en fait le transistor n'est plus un transistor Schottky mais un JFET. Ensuite la région polluée par des atomes diffusés, sous la métallisation de grille, est masquée par le caisson 12 qui est de niveau de dopage controlé et qui crée une jonction P-N, la seule à jouer un rôle dans le fonctionnement du transistor. Enfin, la zone de séparation entre grille et contact, repérée L\ en figure 2, a une profondeur plus large que celle du canal au-dessus du contact de grille, ce qui améliore le potentiel de claquage entre grille et drain. Bien entendu un transistor à effet de champ à grille auto- 1l alignée peut être réalisé comme cela a été dit précédemment avec d'autre matériaux que GaAs, mais également les types de conduc- tivités peuvent être inversés par rapport à ce qui a été décrit, et même la structure profonde du transistor peut être totalement différente. Le procédé de l'invention est ainsi applicable à n'importe quel type de transistor qui comporterait plusieurs couches autres que la couche active, en particulier des couches de lissage, ou des hétérojonctions entre matériaux de types différents. Le point prin- cipal du procédé de l'invention est de masquer les atomes diffusés au cours des opérations de recuit d'une grille réfractaire, au moyen d'un petit caisson, juste sous la métallisation de grille, ce caisson formant une jonction P-N qui masque l'effet des pièges profonds. Ce type de transistor est préférentiellement utilisé dans les circuits intégrés hyperfréquences, en particulier, les circuits logi- ques rapides sur arseniure de gallium, qui sont destinés à tous les matériels utilisant des micro-ondes tels que les systèmes de télé- communication ou de faisceaux hertziens ou radars par exemple. REVENDICATIONS 1. Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée, comportant, supportée par un substrat (10), au moins une couche (11) d'un matériau semi- condcuteur d'un premier type de conductivité, ce procédé étant caractérisé en ce qu'il comporte les étapes suivantes: - dépôt sur la couche semiconductrice (11) d'une couche (18) de protection, minérale, - dépôt sur la couche de protection (18) d'une double couche (19,20) de résines organiques, et ouverture dans cette double couche (19,20) d'un sillon (22), la couche extérieure de résine (20) formant surplomb (21) au- dessus du sillon (22), - élimination partielle de la couche de protection (18) par gravure ionique, à travers le sillon (22), laissant une ouverture (23) de dimensions égales aux dimensions de la future grille, - implantation sous faible énergie, à travers l'ouverture (23) de la couche de protection (18), d'atomes qui forment dans la couche semiconductrice (11) un caisson (12) dont la conductivité est de type opposé à celle de ladite couche (11), formant ainsi une jonction P-N, - dépôt, par pulvérisation sous faible pression et faible puis- sance, de la métallisation de grille (13), en forme de champignon s'appuyant sur la couche de protection (18), - élimination de la double couche de résines (19,20), - implantation, sous forte énergie, de deux caissons (16,17) surdopés, dans la couche semiconductrice (11), en autoalignement par rapport à la métallisation de grille (13) qui sert de masque, - achèvement du transistor par l'élimination localisée de la couche de protection (18) et dépôt sur les caissons surdopés (16,17) de deux métallisations de source et drain (14,15). 2. Procédé de réalisation d'un transistor selon la revendication 1, caractérisé en ce que la métallisation de grille (13) est réalisée au 1l moyen de métaux réfractaires, tels que WSi ou TiWSi, assurant un contact ohmique sur le caisson (12) formant jonction PN avec la couche semiconductrice (11). 3. Procédé de réalisation d'un transistor selon la revendication 1, caractérisé en ce que la couche de protection (18) est une couche de nitrure ou d'oxyde de silicium, Si3N4 ou SiO2. 4. Procédé de réalisation d'un transistor selon la revendication 1, caractérisé en ce que la profondeur d'implantation du caisson (12) sous la métallisation de grille (13) est supérieure à la profondeur de diffusion des atomes métalliques provenant de cette métallisation (13), après recuit d'implantation. 5. Procédé de réalisation d'un transistor selon la revendication 1, caractérisé en ce que l'ouverture (23) dans la couche de protec- tion (18) étant plus petite que l'ouverture du sillon (22) dans la couche inférieure de résine (19), la métallisation de grille (13) s'appuie latéralement sur ladite couche de protection (18), ce qui introduit une séparation (_) entre la jonction PN de grille (11-12) et le caisson (17) de drain. 6. Procédé de réalisation d'un transistor selon la revendication 1, caractérisé en ce que ce sont les régions de source et drain, par leurs caissons implantés (16,17), qui sont autoalignés par rapport à la grille (13), réalisée préalablement.