FR 2587565 A1 19870320 FR 8513835 A 19850918 La présente invention concerne un multi- plicateur électronique de fréquence destiné notamment à être utilisé avec des machines électriques à murant alternatif alimentées par un convertisseur continus alternatif et fonctionnant en autopilotage. En effet, pour optimiser le fonctionnement en autopîlotage d'un ensemble convertisseur-machine il est connu. d'imposer un déphasage déterminé entre les ondes de courant ou tension délivrées par le con vertisseur et- une grandeur spécifique de la machine. Afin d'obtenir des conditions optimales de fonction~ nement, il est nécessaire que ce déphasage soit va i#ab1e en fonction du point de fonctionnement de la machine, de sorte qu'il est nécessaire de connaitre à chaque instant la position du rotor par rapport à celle du stator. Une solution connue, particulièrement avantapeuse, consiste à installer sur la machine. un capteur de position absolue. Hormis le problème du démariage, ce capteur peut être remplacé par exemple. par un capteur incrémental associe à des compteurs. Dans les machines dont la fréquence de rotation est beaucoup plus faible que la fréquence d'alimentation. le rapport de ces fréquences étant. par la suite, appelé P. un déphasage électrique don, né requiert l'utilisation d'un capteur dont la résolution et la précision sont proportionnelles à ce rapport P. Par exemple, en choisissant un déphasage réglable de deux degrés en deux degrés. avec un rappprt P = 1, le capteur doit délivrer 180 informations par tour du rotor. Mais pour un rapport P : 24 il doit en délivrer 4320 par tour, de sorte qu'il est nécessaire d'utiviser des capteurs précis à forte résolution qui sont par conséquent fragiles et coûteux. Pour éviter l'utilisation de tels composants, il est connu d'utiliser un capteur à faible résolution et de lui associer un montage électronique qui augmente la résolution de ce capteur. Ce capteur à faible résolution peut être soit un capteur de position #placé sur le rotor de la machine, soit un capteur de mise en forme des tensions etiou courants d'alimentation de la machine.Deux types de montages électroniques connus peuvent être utilisés : une boucle à verrouillage de phase ou un multiplicateur de fréquence à compteurs La boucle à verrouillage de phase n'est pas appropriée en combinaison avec un capteur à faible résolution en ce sens qu'elle engendre des difficultés en régime transitoire Les multiplicateurs de fréquence à compteurs connus comportent un oscillateur délivrant un signal à une fréquence fH qui est supérieure au produit du nombre N d'impulsions désirées dans une période électrique par la plus grande fréquence d'entrée fg à multiplier provenant d'un circuit de séquencement, un compteur, un registre de stockage et un décompteur, et ils permettent d'obtenir-à la sortie du décompteur un signal de sortie de fréquence N fo Cependant, avec un tel multiplicateur de fréquence. l'asynchronisme existant entre les signaux provenant du capteur et les signaux issus de l'oscillateur entraine pratiquement toujours, même en régime établi, des variations de la valeur stockée dans le registre d'au moins une unité. Cet asvnchronisme a pour conséquence que le signal de sortie du multiplicateur de fréquence. c est-à-dire sa fréquence instantanée et par conséquent sa phase. n'est pas stable, ceci étant d'autant plus vrai pour des facteurs de multiplication' élevés, et seule la fréquence moyenne de ce signal est effectivement égale à N fois la fréquence du signal du capteur. Par conséquent un tel multiplicateur de fréquence n'est pas adapté pour l'autopilotage d'un ensemble convertisseur-machine électrique. Un but de l'invention est de réaliser un multiplicateur électronique de fréquence qui soit directement utilisable dans l'application particulière mentionnée plus haut et donc fournissant un signal de sortie dont la fréquence et la phase soient stables, même pour des facteurs de multiplication élevés. L'invention a donc pour objet un multiplicateur électronique de fréquence comprenant un oscillateur de fréquence fH, un compteur et un décompteur dont les fréquences des signaux d'horloge issus de l'oscillateur présentent entre elles un rapport N constituant le facteur de multiplication du multi plicateur. un circuit de séquencement recevant le signal dont la fréquence fg doit être multipliée, le premier compteur étant relié au décompteur par l in- termédiaire d'un registre de stockage. caractérisé en ce qu'il comprend un générateur de fenêtre de temps déclenché par le signal d'horloge du compteur et associé à des moyens destinés à ne commander le transfert du contenu du compteur dans ledit registre que si le front de montée du signal dont la fréquence doit être multipliée, apparait dans la fenêtre de temps fournie par ledit générateur. L'invention va être décrite plus en détail ci-dessous, à propos d'un mode de réalisation et en référence aux dessins annexés sur lesquels - la Fiv 1 est un schéma simplifié d'un multiplicateur de fréquence selon l'invention - la Fig.2 est un schéma plus détaillé d'un mode de réalisation particulier du multiplicateur de fréquence de la Fig,1. Le multiplicateur de fréquence représenté à la Fît,1 comprend un oscillateur 1 dont la sortie, fournissant un signal de fréquence fH, est connectée à un diviseur de fréquence par N, 2, dont la sortie est connectée à l'entrée H d'un premier compteur 3. Un circuit de séquencement 4 à l'entrée duquel est applique un signal dont la fréquence fg doit être multipliée. par exemple un signal issu d'un capteur à faible résolution, a une première sortie connectée à l'entrée de remise à zéro du compteur 3 Les sorties de données du compteur 3 sont connectées aux entrées d un registre de stockage 5 composé d'un ensemble de bascules (non représentées > . La sortie du diviseur 2 est en outre connectée à l'entrée d'un générateur de fenêtre 6 constitue par exemple par un monostable et dont la sortie est connectée à l'entrée D d'une bascule 7. La première sortie du circuit de séquencement 4 est également connectée à l'entrée H de cette bascule 7 dont la sortie est connectée à l'une des entrées d'une porte logique "ET" 8. Une deuxième sortie du circuit de séquencement s est connectée à l'autre entrée de la porte logique 8 dont la sortie est connectée à l'entrée de chargement du registre 5. Les sorties du registre de stockage 5 sont connectées aux entrées d'un décompteur 9 dont l'entrée H est connectée à la sortie de l'oscillateur 1. La sortie du décompteur 9, connectée à l'entrée de préchargement de celui-ci, constitue la sortie du multiplicateur de fréquence. Avec un tel multiplicateur de fréquence. la valeur contenue dans le compteur 3 n'est stockée dans le registre de stockage 5 que si le front de montée du signal à traiter. qui est le signal d'initialisation de comptage du compteur 3, apparait dans une fenêtre de temps qui suit le front du signal d'horloge. En effet, si l'impulsion de remise à zéro du compteur 3 fournie par la première sortie du circuit de séquencement 4 est située dans la fenêtre prédéterminée. la bascule 7 autorise le chargement du registre 5 avec la valeur contenue dans le compteur 3, sur le front de montée suivant dudit signal à traiter. Au contraire si l'impulsion de remise à zéro n'est pas incluse dans ladite fenêtre, la valeur n'est pas mémorisée à la fin de la période dans le registre, Le compteur 3 est alors remis à zéro et le registre 5 conserve la valeur précédemment stockée. Ce multiplicateur permet donc de ne prendre en compte que les signaux à traiter présentant un certain degré de synchronisme avec le signal d'horloge. Il va de soi que la largeur relative de la fenêtre conditionne la stabilité du multiplicateur par variation de la probabilité de prise en compte d'un front de montée du signal à traiter. Dans une application particulière de ce multiplicateur de fréquence à un ensemble convertisseur~ machine électrique à courant alternatif, la ligne d' - arbre présentant une grande inertie. interdit un taux de variation rapide de la fréquence du signal à traiter, la largeur relative a été choisie égale à 1/128. On peut donc supposer que la fréquence est à peu près constante sur chaque période de temps considérée. La Fig. 2 représente un mode particulier de réalisation d'un multiplicateur de fréquence selon l'invention ayant un facteur de multiplication N égal à 2048. Ce multiplicateur de fréquence comprend un oscillateur 10 dont la sortie applique à un premier diviseur de fréquence 11. un signal de fréquence 2fH Une première sortie de ce diviseur, fournissant un signal de fréquence 2fH/16, est connectée à l'entrée d'un diviseur de fréquence 12 par 256. dont la sortie de fréquence fH/N est reliée à l'entrée H d'un compteur 13, à 12 bits. Les sorties de ce compteur sont connectées aux entrées d'un registre de stockage 14 à 12 bits dont les sorties sont connectées aux entrées--d'un decompteur 15 également à 12 bits, L'en trée H de ce décompteur reçoit le signal de fréquence par l'intermédiaire du diviseur de fréquence 11. Le signal à traiter de fréquence f0, prove nant par exemple d'un capteur à faible résolution dis posé sur une machine à courant alternatif, est appli que à l'entrée d'un premier monostable 16 dont la sor tie Q est connectée à l'entrée d'un deuxième monosta ble 17 La sortie O de ce deuxième monostable est con nectée à l'entrée d'un troisième monostable 18 dont la sortie O est connectée à l'entrée de remise à zéro du compteur 13.Une sortie du compteur 13, fournissant un signal de fréquence fH/N est reliée à l'entrée d'un circuit logique 19 constituant le générateur de fene tre, Ce circuit logique 19 peut être constitué soit par un monostable déclenché par le signal de fréquence fH/N soit. pour une meilleure précision de cette fenêtre, par un compteur déclenché par le signal fH/N et cadencé par le signal fH La sortie de ce circuit logique est connectée à l'entrée D d'une bascule 20 dont l'entrée H est connectée à la sortie O du troi sième monostable.La sortie O de cette bascule 20 est connectée à une des entrées d'une porte logique "ET" 21 dont l'autre entrée est connectée à la sortie O du premier monostable 16. La sortie de cette porte est connectée à l'entrée de commande du registre de stockage 14. La sortie du décompteur 15 est connectée à l'entrée d'un circuit logique 22 dont une sortie est connectée à l'entrée de commande de ce décompteur et dont une autre sortie est connectée à l'entrée d'un quatrième monostable 23. La sortie O de ce dernier monostable constitue la sortie du multiplicateur de fréquence selon l'invention. Avec un tel multiplicateur de fréquence et dans une condition de synchronisme des signaux à traiter avec les signaux d'horloge. le signal à traiter mémorise dans le registre le stockage 14 le contenu du compteur 13 sur chaque front montant, puis remet ce compteur à zéro. Le décompteur 15 utilise la valeur stockée pour délivrer un signal ayant une fréquence de valeur N fois celle du signal à traiter. Mais le contenu du compteur 13 n'est stocké que si le front de montée du signal à traiter apparait dans un certain intervalle de temps ou fenêtre qui suit le front de l'horloge. de sorte qu'une variation de comptage. c'est-à-dire une instabilité du signal de sortie provenant du compteur 13 à une unité prés. due au non-synchronisme des signaux à traiter et des signaux d'horloge. est réduite. Ainsi, la variation maximale sur le nombre décompté. pour ce multiplicateur de fréquence particulier, est donnée par la formule N/1 6fi N N : 2N/fo 32 Une diminution plus importante de cette variation de comptage est possible mais entrainerait un temps de stockage du nombre compte plus long, de sorte qu'un équilibre entre la stabilité du système dynami que et la variation du nombre décompté détermine le choix de cette diminution. Les calculs ont montré que l'erreur sur la fréquence du signal de sortie du multiplicateur est une fonction directe du nombre N et de la fréquence f0 du signal à traiter et une fonction inverse de fH. Les fréquences minimale et maximale de signaux pouvant être traités par ce multiplicateur de fréquence sont fonctions de la fréquence f H et du nombre N. En choisissant N = 2048, la fréquence fH = 5 MHz, alors la fréquence minimale d'entrée est de 0,6 Hz et la fréquence maximale est de 2,44 kHz avec une erreur maximale sur une période électrique ne dépassant pas 0,9' électrique. REVENDICATIONS 1 - Multiplicateur électronique de fréquence comprenant un oscillateur (1; 10) de fréquence fH, un compteur (3; 13) et un décompteur (9: 15) dont les fréquences des signaux d'horloge issus de l'oscillateur présentent entre elles un rapport N constituant le facteur -de multiplication du multiplicateur, un circuit de séquencement l4; 16, 17, 18) recevant le signal dont la fréquence f0 doit être multipliée, le premier compteur étant relié au décompteur par l'intermédiaire d'un registre de stockage, caractérisé en ce qu'il comprend un générateur de fenêtre de temps (6: 19) déclenché par le signal d'horloge du compteur (3; 13) et associé à des moyens 2 - Multiplicateur électronique de fréquence selon la revendication 1, caractérisé en ce que lesdits moyens de commande sont constitués par une bascule 17 20 > connectée à la sortie du générateur de fenêtre de temps et cadencée par le signal dont la fréquence f0 doit être multipliée, et une porte lo gique "ET" l8, 21) de commande du registre de stoc kage. recevant sur ses entrées le signal de sortie de la bascule et un signal de sortie du circuit de sé quencement, 3 - Multiplicateur électronique de fréquence selon l'une des revendications 1 ou 2, caractérisé en ce que le générateur de fenêtre est constitué par un monostable déclenché par le signal de fréquence f H 1N délivré par le compteur (13). 4 - Multiplicateur électronique de fréquence selon l'une des revendications 1 ou 2, caractérisé en ce que le générateur de fenêtre est constitue par un compteur déclenché par le signal de fréquence fH/N et cadencé par le signal de fréquence fH délivré par l'oscillateur. 5 - Multiplicateur électronique de fréquence selon l'une quelconque des revendications précédentes, caractérisé en ce que le circuit de séquencement est constitué par trois monostables (16 à 18) en série, le premier monostable fournissant ledit signal de sortie du circuit de sèquencement et la sortie du troisième monostable fournissant ledit signal dont la fréquence fg doit être multipliée.