FR 2575851 A1 19860711 FR 8500275 A 19850109 La présente invention concerne la technique de calcul et a notamment pour objet un processeur graphique. L'invention peut etre utilisée pour la visualisation d'informations statiques et dynamiques, sous forme alphanumérique, graphique et symbolique quelconque. A l'heure actuelle on assiste à une extension de l'informatique à des applications aussi peu traditionnelles que la médecine, l'enseignement et les jeux vidéo. L'implantation des ordinateurs oblige à restituer en mode interactif un flot informationnel important. De plus, la visualisation d'informations non seulement statistiques, mais aussi d'informations dynamiques, fait l'objet d'exigences croissantes. En particulier, les dispositifs d'enseignement à l'aide d'ordinateurs conçus à base de microprocesseurs et de micro-ordinateurs font appel, pour la visualisation statique et dynamique, à. des processeurs graphiques. Il existe un processeur graphique (cf. brevet américain NO 4169262, Cl. int. G06K15/20 du 17.1 . 77) comportant un comparateur des valeurs de référence et en cours de la coordonnée X et un comparateur des valeurs de référence et en cours de la coordonnée Y, dont les entrées de commande sont celles du processeur et auxquels sont reliés une mémoire à accès aléatoire, un commutateur multivoie dont -l'une des entrées constitue l'entrée d'informations du processeur, et un additionneur vidéo dont l'une des entrées constitue l'entrée de commande du processeur, et sa sortie, la sortie du processeur.De plus, ledit processeur comporte trois fichiers organisés en mémoires associatives reliées au comparateur des valeurs de référence et en cours de la coordonnée X, au comparateur des valeurs de référence et en cours de la coordonnée Y, à la mémoire à accès aléatoire, au commutateur multivoie et à l'additionneur vidéo, quatre systèmes de visualisation de menus objets et des systèmes. de visualisation de gros objets groupés, qui sont reliés aux mémoires associatives, des mémoires mortes reliées entre elles et destinées au stockage des images des symboles à visualiser possibles, et un additionneur relié à la mémoire à accès aléatoire. Toutefois, dans ce processeur, la capacité de mémoire doit croître en proportion directe du nombre de symboles d'image, étant donné que la visualisation de chaque symbole oblige à introduire ses coordonnées X et Y en mémoire associative, et son adresse, en mémoire à accès aléatoire, ce qui complique la conception desdites mémoires et, partant, celle du processeur. La présente invention vise donc à créer un processeur graphique comportant des blocs supplémentaires dont les liaisons seraient réalisées de manière à permettre, en plus de la visualisation d'une quantité accrue d'informations statiques et dynamiques en tout point de l'écran, une réduction de la capacité de mémoire nécessaire à la génération d'une image, ainsi qu'une. programmation des images nécessaires des symboles en même temps qu'une programmation de la dimension verticale des symboles. Ce but est atteint du fait que le processus graphique du type comportant un comparateur des valeurs de référence et en cours de la coordonnée X et un comparateur des valeurs de référence et en cours de la coordonnée Y, dont certaines entrées constituent les entrées de commande respectives du processeur et auxquels sont reliés électriquement les éléments suivants reliés en série entre eux: une mémoire à accès aléatoire, un commutateur multivoie dont l'une des entrées constitue l'entrée d'informations du processeur, et un additionneur vidéo dont l'une des entrées constitue l'entrée de commande du processeur, -et sa sortie, la sortie du processeur, est caractérisé, selon l'invention, en ce qu'il comprend un chercheur de coordonnée Y dont l'une des entrées est raccordée au comparateur des valeurs de référence et en cours de la coordonnée Y, son autre entrée constituant l'une des entrées de commande du processeur; un séquenceur de sortie des lignes de symboles d'image, dont l'une des entrées est raccordée à la sortie du commutateur multivoie, tandis que trois autres entrées constituent les entrées de commande respectives du processeur; un multiplexeur d'adresse dont l'une des entrées constitue l'entrée d'adresse du processeur, tandis que les deux entrées suivantes sont raccordées au chercheur de coordonnée Y, deux autres entrées, au séquenceur de sortie des lignes de symboles d'image, tandis qu'une autre entrée est reliée à la fois au chercheur de coordonnée Y et au séquenceur de sortie des lignes de symboles d'image, et la sortie, à la mémoire à accès aléatoire; un bloc d'incrémentation du numéro des lignes de symboles d'image dont l'entrée est raccordée à la sortie du commutateur multivoie, l'une de ses sorties, à encore une entrée du séquenceur de sortie des lignes de symboles d'image; une autre sortie, à l'entrée du commutateur multivoie, et une dernière sortie, à l'additionneur vidéo et à d'autres entrées du commutateur multivoie et du multiplexeur d'adresse, respectivement; et un séquenceur de sortie des symboles d'image dont l'une des entrées constitue l'entrée de commande correspondante du processeur, deux autres entrées étant raccordées respectivement au commutateur multivoie et au séquenceur de sortie des lignes de symboles d'image, et la sortie, à une dernière entrée du multiplexeur d'adresse, le commutateur multivoie étant raccordé à encore une entrée du comparateur de valeurs de référence et en cours de la coordonnée- X, du comparateur de valeurs de référence et en cours de la coordonnée Y et de l'additionneur vidéo, respectivement, et la sortie du comparateur de valeurs de référence et en cours de la coordonnée X étant reliée à encore une autre entrée de l'additionneur vidéo. La présente invention permet de réduire la capacité de mémoire image et en même temps de visualiser plus d'informations statiques et dynamiques quelconques en tout point de écran, ce qui rend moins compliquée la conception du processeur. La présente invention permet, de plus, de programmer les images nécessaires des symboles en même temps que la dimension verticale du symbole, d'où une extension des possibilités fonctionnelles du processeur. La présente invention permet en outre de faire varier la taille des symboles d'image aussi bien suivant lthorizon- tale que suivant la verticale, ce qui accroît encore plus les possibilités fonctionnelles du processeur. De plus, ltinvention permet de prédéterminer la couleur de fond de l'écran de télévision, ce qui contribue à accroître encore les possibilités fonctionnelles du processeur. L'invention sera mieux comprise et d'autres buts, détails et avantages de celle-ci apparaîtront mieux à la lumière de la description explicative qui va suivre de différents modes de-réalisation donnés uniquement à titre d'exemples non limitatifs avec références aux dessins non limitatifs annexés dans lesquels: - la figure 1 représente le schéma synoptique d'un processeur graphique conforme à l'invention; - la figure 2 est le schéma synoptique du séquenceur de sortie des symboles d'image; - la figure 3 est le schéma synoptique du bloc d'incrémentation du numéro des lignes de symboles d'image; - la figure 4 est le schéma synoptique du séquenceur de sortie des lignes de symboles d'image; - la figure 5 est le schéma synoptique de l'addition- neur vidéo; - la figure 6 représente un écran avec un symbole d'image visualisé. Le processeur graphique comporte un comparateur 1 des valeurs de référence et en cours de la coordonnée X (figure 1) et un comparateur 2 des valeurs de référence et en cours de la coordonnée Y, aux sorties desquels sont raccordées les entrées 3 et 4, respectivement, d'un additionneur vidéo 5 et d'un chercheur 6 de coordonnée Y (dans ce qui suit: compteur 6); la sortie du compteur 6 est raccordée aux entrées 8, 9 et 10 d'un multiplexeur d'adresse 7 qui a ses autres entrées 11 et 12 et son entrée 10 raccordées à un séquenceur 13 de sortie des lignes de symboles d'image. Une entrée 14 du multiplexeur 7 constitue l'entrée d'adresse 14 du processeur. La sortie du multiplexeur 7 est raccordée à l'entrée 16 d'une mémoire à accès aléatoire 15.La mémoire 15 est reliée à un commutateur multivoie 17 dont l'entrée 18 constitue l'entrée d'informations 18 du processeur La sortie du commutateur 17 est raccordée à l'entrée 20 et à l'entrée 22, respectivement, d'un séquenceur 19 de sortie des symboles d'image et d'un bloc 21 d'incrémentation du numéro des lignes de symboles d'image , de même qu'aux entrées 23, 24, 25 et 26, respectivement, des comparateurs 1 et 2, du séquenceur 13 et de l'additionneur vidéo 5. Les entrées 27 et 28 du commutateur 17 sont raccordées respectivement à des sorties 29 et 30 du bloc 21. La sortie 29 du bloc 21 est raccordée à des entrées 31 et 32, respectivement, du multiplexeur 7 et de l'additionneur vidéo 5. Une entrée 33 et la sortie du séquenceur 13 sont raccordées, respectivement, à la sortie 34 du bloc 21 et à une entrée 35 du séquenceur 19.Encore une sortie 36 du séquenceur 19 est raccordée à encore une entrée 37 du multiplexeur 7. Les entrées 38, 39, 40 et 41,. respectivement, des comparateurs 1 et 2 et des séquenceurs 13 et 19 ont un point commun qui constitue une entrée de commande 42 du-processeur. Des entrées 43, 44 et 45, respectivement, du comparateur 1, de l'additionneur vidéo 5 et du séquenceur 13 ont, elles aussi, un point commun, celui-ci constituant une entrée de commande 46 du processeur. Des entrées 47, 48 et 49, respectivement, du comparateur 2, du compteur 6 et du séquenceur 13 sont réunies entre elles en un point commun qui constitue une entrée de commande 50 du processeur. La sortie 51 de l'additionneur vidéo 5 est la sortie 51 du processeur. La mémoire 15 comprend par zones un fichier 52 de coordonnées Y, un fichier 53 de coordonnées X, un fichier 54 d'implantation des symboles 54, un fichier 55 de cadres d'image, un fichier 56 d'adresses des symboles d'image à former et un fichier 57 de symboles d'image. Chaque fichier 52, 53, 54, 55, 56 et 57 se compose d'un certain nombre de cellules (non représentées). Le séquenceur 19 de-sortie des symboles d'image comprend, reliés entre eux, un registre 58 de recherche des symboles (figure 2) et un multiplexeur 59 de commande de sortie des symboles, reliés entre eux. Le bloc 21 d'incrémentation du numéro des lignes de symboles d'image (figure 1) comporte, reliés entre eux, un registre 60 (figure 3) des informations en cours sur le symbole et un incrémenteur 61. Le séquenceur 13 de sortie des lignes de symboles d'image (figure 1) comprend un registre 62 de recherche des symboles (figure 4) dont la sortie est raccordée à une entrée 64 d'un circuit OU d'addition bit à bit 63. La sortie du circuit OU 63 est raccordée à une entrée 66 d'un circuit ET de multiplication bit à bit 65 dont l'entrée 67 est raccordée à un décodeur 68. Le décodeur 68 possède encore une entrée 69 qui constitue l'entrée 33 du séquenceur 13 (figure 1). La sortie du circuit ET 65 (figure 4) est raccordée à un registre en parallèle principal 70 qui a sa sortie raccordée à encore une entrée 71 du circuit OU 63 et à une entrée 73 d'un multiplexeur 72. Une autre entrée 74 et la sortie 75 du multiplexeur 72 sont raccordées respectivement à la sortie 77 et à l'entrée 78 d'un compteur 76. La sortie 77 du compteur 76 est raccordée à une entrée 80 d'un registre en parallèle supplémentaire 79. La sortie du registre 79 est raccordée à l'entrée 81 du décodeur 68.Des entrées 82 et 83, respectivement, des registres 62 et 70 ont un point commun qui constitue une entrée 49 du séquenceur 13 (figure 1). Des entrées 84 et 85 (figure 4) du compteur 76 constituent respectivement les entrées 40 et 45 du séquenceur 13 (figure 1). L'additionneur vidéo 5 comporte un registre à décalage 86 (figure 5), un registre 87 de couleur de fond de l'écran et un registre 88- de couleur des symboles d'image, dont les sorties sont raccordées respectivement à des entrées 90, 91 et 92 d'un multiplexeur 89. L'entrée 93 du registre 86 est raccordée à un registre 94 de code de la ligne de symboles d'images à visualiser. Les entrées 95 et 96, respectivement, des registres 94 et 87 ont un point commun qui constitue l'entrée 26 (figure 1) de l'additionneur vidéo 5. La figure 6 illustre un exemple de visualisation sur un écran de télévision 98 d'un symbole à échelle fixe 97 à coordonnées prédéterminées XO = 2, YO = 3. Format de l'écran 98 en éléments d'analyse : 256 x 256. Taille du symbole 97 en éléments d'analyse: 16 suivant l'horizontale et de 1 à 16 suivant la verticale (en l'occurrence, on se propose de visualiser les six lignes du symbole 97). Parmi les 16 couleurs possibles on a choisi le blanc pour le symbole 97 et le noir pour l'écran 98. Le processeur central (non représenté)introduit dans la mémoire à accès aléatoire 15, à travers l'entrée d'adresse 14 et l'entrée d'informations 18 du processeur et par l'intermédiaire du multiplexeur d'adresse 7 et du commutateur multivoie 17, respectivement, les informations suivantes: - dans la première cellule du fichier 52 de coordonnées Y, le code binaire 0000 00112 (Y = 3) définissant la q position du symbole 97 suivant la verticale - dans la première cellule du fichier 53 de coordonnées X, le code binaire 0000 00102 (XO = 2) définissant la position du symbole 97 suivant l'horizontale (les fichiers 52 et 53 représentent les ensembles (ordonnés en ordre croissant) des valeurs binaires des coordonnées Y et X des noeuds de symboles, respectivement.Le "noeud de symbole" désigne l'angle supérieur gauche de la matrice d'éléments d'analyse du symbole 97). - dans la première cellule du fichier- 54 d'implantation des symboles, le code 000116; - dans la cellule avec l'adresse appropriéee du fichier 55 de cadre d'image, le code 0000 0000 0100 10102. (Les fichiers 54 et 55 contiennent les informations sur l'implantation des symboles d'image dans un cadre donné). En conformité avec les caractéristiques du symbole 97 (16 x 16 éléments d'analyse) et de l'écran 98 (256 x 256 éléments d'analyse), le fichier 54 comporte 16 cellules, et le fichier 55, 256 cellules. A chaque croisement de coordonnées déterminées Y. et Xj des noeuds de symboles i J sur l'écran 98 (à chaque paire de Y. et X. ) correspond i J un seul bit dans le fichier 54 et une seule cellule dans le fichier 55. Si un point de croisement des coordonnées Y et X doit servir d'origine à un symbole (le noeud de symbole coïncide avec la paire de X. et Xj), le bit i j' respectif du fichier 54 doit recevoir un 1 (signe de présence de symbole) témoignant de la présence d'un symbole dans le croisement de coordonnées considéré. La cellule respective du fichier 55 doit alors recevoir me information caractéristique du symbole: le code de numéro du symbole (adresse de l'origine du symbole dans le fichier de symboles d'image 57), le code de sa couleur et de son échelle (code 0000 0000 01002, dan les 12 bits poids fort) et le code de numéro de la ligne initiale du symbole (code 10102, dans les quatre bits poids faible). L'absence de symbole dans le croisement considéré de coordonnées Y et X est déterminée par la- présence d'un 0 dans le bit respectif du fichier 54.De cette façon, les cellules du fichier 54 mémorisent les informations sur la présence de symboles sur des coordonnées Y prédéterminées; - dans toutes les cellules du fichier 56 d'adresses des symboles d'image à former, des zéros. (Le fichier 56 reçoit la couleur et l'échelle du symbole, ainsi que son adresse complète pour appeler le fichier 57. L'adresse complète represente le numéro.du symbole associé à celui de sa ligne en cours. Les données écrites par le processeur dans les cellules respectives du fichier 56 au cours de la génération des symboles sont nécessaires à la gestion de leur sortie ligne par ligne surl'écran 98). - dans un ensemble déterminé de cellules du fichier 57 de symboles d'image, les codes correspondant à la structure du symbole 97 dans la matrice 16 x 6 d'éléments d'analyse. Au début de l'aller du balayage vertical, l'entrée 8 du multiplexeur d'adresse 7 reçoit une adresse (code 60602) déterminée par l'état du compteur 6. il en résulte un appel du fichier 52 de la mémoire 15. Vers le début de l'aller du balayage vertical, le compteur 16 est à l'état 0, sa remise à zéro étant réalisée par le retour du balayage. Les informations lues dans la cellule 0 du fichier 52 (code 0000 00112) et determinant la ligne de balayage par laquelle doit commencer la visualisation du symbole 97 sur l'écran 98, sont appliquées par l'intermédiaire du commutateur multivoie 17 à l'entrée 24 du comparateur 2 des valeurs de référence et en cours de la coordonnée Y. Par la suite, le comportement du processeur est déterminé par la présence ou l'absence de symboles sur la ligne de balayage considerée. L'absence de symboles à visualiser (comme, par exemple, dans le cas considéré, où la visualisation d'un symbole 97 sur l'écran 98 doit debuter par la troisième ligne de balayage (code 00û0 00112), et où il n'y a pas de symboles sur les lignes de balayage NO 0,1 et 2) est déterminée à l'aide du séquenceur 13 de sortie des lignes de symboles d'image pendant le retour du balayage. Le séquenceur 13 bloque le processeur jusqu'à la ligne de balayage par laquelle doit commencer la visualisation du symbole 97. Sur la troisième ligne de balayage (code 0000 00112) (au déclenchement du retour du balayage horizontal) le comparateur 2 des valeurs de référence et en cours de la coordonnée Y intervient pour autoriser l'appel du fichier 54 à partir d'un code déterminé lui aussi par l'état du compteur 6. L'information lue dans la cellule zéro du fichier 54 (code 000116) est mémorisée par les séquenceurs 13 et 19. Ensuite, le séquenceur 13 détermine, d'après le code reçu, la présence d'un symbole 97 sur la ligne de balayage considérée et fait apparaître le numéro binaire d'un 1 de poids faible dans le code binaire reçu. Dans le cas considéré, le code du numéro du 1 poids faible est égal à 00002, car le signe de présence du symbole 97 est contenu dans le bit zéro de l'information sur l'implantation dessymboles en coordonnée YO = 3. La suite des opérations suivantes effectuées par le processeur pour générer chaque ligne de chaque symbole d'image à créer peut être divisée en quatre séquences. Cette suite quaternaire des opérations est effectuée par le processeur pendant le retour du balayage horizontal ou sur un signal du comparateur 1 des valeurs de référence et en cours de la coordonnée X, mais à condition qu'il n'y ait pas d'inhibition de la part du comparateur 13. Pendant la première séquence, à l'adresse définie par le code arrivant du séquenceur 13 (00002), il y a appel du fichier 53 de la mémoire 15 par l'entrée 11 du multiplexeur 7. L'entrée 23 du comparateur 1 reçoit de la mémoire 15 par l'intermédiaire du commutateur 17 le code 0000 00102 correspondant à la coordonnée XO = 2, origine du symbole 97 sur l'écran 98. Pendant la deuxième séquence, selon le symbole dont la ligne est à visualiser (suivant ou courant), on appelle soit le fichier 55, soit le fichier 56. En l'occurrence, quand on doit visualiser la ligne d'un nouveau symbole (dont la visualisation sur la ligne de balayage considérée n'est qu'à son début), il y appel du fichier 55 par l'entrée 10 du multiplexeur 7, à l'adresse définie par l'état du compteur 6 et par le code en provenance du séquenceur 13. Si la visualisation d'un symbole 97 continue et que sur la ligne de balayage considérée on doit- restituer sa ligne suivante (c'est-à-dire la ligne du symbole courant), il y a appel du fichier 56 par l'entrée 12 du multiplexeur 7, à l'adresse définie par le code venant du séquenceur 13. Ceci est obtenu à l'aide du séquenceur 19 de sortie des symboles d'image, qui détermine quelles lignes seront visualisées : celles du symbole suivant ou celles du symbole courant. S'il s'agit de visualiser la ligne initiale d'un nouveau symbole, le séquenceur 19 a à sa sortie 36 un O,et s'il s'agit de visualiser la ligne suivante du symbole courant, un 1. Le signal de la sortie 36 du séquenceur 19 est appliqué à l'entrée 37 du multiplexeur 7, ce qui produit la commutation de celui-ci sur l'entrée appropriée (l'entrée 10 pour un nouveau symbole, et l'entrée 12, pour le symbole courant) et détermine par conséquent l'appel du fichier correspondant (du fichier 55 pour un nouveau symbole; et du fichier 56, pour le symbole courant).L'information lue relative au symbole 97 (codes de numéro de la couleur, d'échelle et de numéro de la ligne à restituer) arrive à l'entrée 22 du bloc 21 d 'incrémentation du numéro des lignes de symboles d'image. Pendant la troisième séquence, à l'adresse fournie par la sortie 29 du bloc 21, il y a appel du fichier 57 de la mémoire 15 par l'entrée 31 du multiplexeur 7. L'adresse (code 000 0100 10102) est en deux parties: - les quatre bits poids faible sont déterminés par le code de numéro de la ligne du symbole à visualiser. (Sur la ligne de balayage considérée, ces bits corresppndent au code du numéro initial de la ligne du symbole (10102), contenu dans les bits respectifs de la cellule du fichier de cadre d'image 54 et lu pendant la séquence précedente); - les autres bits (000 01002) sont déterminés par le code de numéro du symbole à visualiser, lu, lui aussi, lors de la séquence précédente dans la cellule correspondante du fichier de cadre d'image 54. En fin de troisième séquence, l'additionneur vidéo 5 reçoit à son entrée 26 la ligne initiale (la deuxième) du symbole 97. Pendant la quatrième séquence, les codes binaires de couleur, d'échelle et de numéro du symbole 97 qui aparaissent à la sortie 29 du bloc 21 s inscrivent à travers l'entrée 27 du commutateur 27 dans les bits respectifs de la cellule du fichier 56 dont l'adresse est déterminée par le code fourni par le séquenceur 13. En même temps, les quatre bits poids faible de la même cellule reçoivent le code 10112 qui correspond au numéro incrémenté de la ligne du symbole 97 et qui provient de la sortie 30 du bloc 21 à travers l'entrée 28 du commutateur 17. Pendant la même séquence, les informations sur la couleur et l'échelle du symbole 97 sont transmises de la sortie 29 du bloc 21 à l'entrée 31 de l'additionneur video 5. Simultanément avec l'exécution, par le processeur, de la suite quaternaire des opérations, se poursuit le fonctionnement du séquenceur 13. En constatant que le code 000116 ne comporte aucun signe de présence de symboles et que, partant, sur la ligne de balayage considérée il n'y aura pas de visualisation d'autres symboles, le séquenceur 13 bloque le processeur. Pendant l'aller du balayage de la ligne considérée lorsqu'il y a identité entre la coordonnée X en cours de la coordonnée de référence XO = 2 (0000 00102), le comparateur 1 délivre à l'entrée 3 de l'additionneur vidéo 5 un signal qui autorise celui-ci à sortir sur l'écran 98 le code de la ligne initiale du symbole 97 au rythme des impulsions d'horloge arrivent à l'entrée 44 de l'additionneur vidéo 5. Au début du retour du balayage de la ligne suivante (la quatrième), la sortie du comparateur 2 est remise à zéro ce qui fait avancer le compteur 6 à l'état 00012 et provoque un appel du fichier 52 de la mémoire 15 pour en sortir la coordonnée Y suivante (au cas où le nombre de symboles à visualiser est supérieur à l'unité) comme indiqué ci-dessus. Pendant la première séquence de la suite quaternaire suivante, le fonctionnemnet du processeur est identique au précédent. Pendant la deuxième séquence, étant donné que la visualisation du symbole 97 continue sur la ligne de balayage considérée, c'est-à-dire qu'on doit sortir la ligne-suivante d'un symbole devenu courant, la sortie 36 du séquenceur 19 passe à l'état 0, ce qui entraîne la commutation du multiplexeur 7 sur l'entrée 12. Il en résulte un appel du fichier 56 à l'adresse déterminée par le code en provenance du séquenceur 13- (code 00002). L'information lue (code 0000 0000 0100 10222), contenant l'adresse complète du symbole 97 permettant l'appel du fichier 57 (le code de numéro du symbole 97 et le code incrémenté de numéro de la ligne du symbole 97) et le code de couleur et d'échelle du symbole 97, arrive à l'entrée 22 du bloc 21. Pendant la quatrième séquence, le processeur a le même comportement, à cela près que le bloc 21 envoie par sa sortie 30 à l'entrée 28 du commutateur 17 le code 11002 qui représente le numéro incrémenté de la ligne du symbole 97 lu pendant îa.-deuxième séquence. La sortie de la ligne suivante du symbole 97 sur la ligne de balayage considérée s'opère comme sur la ligne initiale dudit symbole 97. Le processus par lequel le processeur fait sortir sur l'écran les quatre lignes restantes du symbole 97 considéré est le même que précédemment. L'arrêt de la visualisation du symbole 97 sur l'écran 98 s'obtient de la façon suivante. Lors de la préparation à la sortie de la dernière ligne du symbole 97, pendant la quatrième séquence, un signal fourni par la sortie 34 du bloc 21 à l'entrée 33 du séquenceur 13, efface le signe de présence du symbole 97 stocké dans le séquenceur 13. Il en résulte que par la suite le fonctionnement du processeur se déroule de la même façon que sur les lignes NO 0, 1 et 2 sur lesquelles il n'y a pas d'images de symboles. Le séquenceur de sortie des symboles d'image 19 (figure 1, 2 et 5) fonctionne de la manière suivante. Comme exposé plus haut, l'information sur l'implantation des symboles d'image sur une coordonnée donnée YO=3 (code 000116), lue sur le fichier 54, arrive par l'entrée 20 au registre de recherche des symboles 58 du séquenceur 19. La sortie du registre 58 est raccordée à l'entrée du multiplexeur 59 de commande de la sortie de symboles. Selon le code appliqué à son entrée, c'est-à-dire à l'entrée 35 du séquenceur 19, le multiplexeur 59 transmet à la sortie 36 du séquenceur 19 le code contenu dans le bit correspondant du registre 58. En l'occurrence, le code appliqué à l'entrée 35 du séquenceur 19 est égal à 00002 et provient du séquenceur 13. Le code 1 contenu dans le bit zéro du registre 58 est alors transmis à la sortie du multiplexeur 59. De cette manière, la sortie 36 du séquenceur 19 passe à l'état 1 témoignant du début de visualisation du symbole 97. Le registre 58 reste inchangé jusqu'au déclenchement du balayage de la ligne suivante, qui effectue la remise à zéro (RAZ) du registre 58. La RAZ du registre 58 s'effectue sur un signal de balayage horizontal appliqué à l'entrée 41 du séquenceur 19. De ce fait, sur les lignes de balayage suivantes, le multiplexeur 59 délivre à la sortie le code 0 logique contenu dans le bit, zéro du registre 58, de même que dans tous les autres bits. Ceci fait apparaître à la sortie 36 du séquenceur 19 un signal logique 0 confirmant la sortie des l-ignes du symbole courant (dont la visualisation continue sur la ligne de balayage considérée). Le bloc d 'incrémentation des lignes de symboles d'image 21 (figures 1, 3 et 6) fonctionne de la façon suivante. Le registre 60 d'informations en cours sur le symbole reçoit les informations (codes de numéro du symbole 97, d'échelle, de couleur et de numéro de la ligne du symbole 97) lues pendant la deuxième séquence et arrivant à l'entrée 22 du bloc 21. Le registre 60 conserve l'information reçue et l'envoie à la sortie 29 du bloc 21. En même temps, le code de numéro de la ligne du symbole 97 est transmis à l'entrée de l'incrémenteur 61 qui l'incrémente de 1. Le code incrémenté arrive à la sortie 30 du bloc 21. Pour préparer la visualisation de la dernière ligne (code 11112) du symbole 97, l'incrémenteur 61 délivre à sa sortie 34 un signal de report (comme 11112 + 12 = 1 00002). Le séquenceur 13 de sortie des lignes de symboles d'image (figures 1, 4 et 6) fonctionne de la manière suivante. Un signal de retour du balayage vertical arrivant de l'entrée 49 du séquenceur 13 aux entrées 82 et 83 effectue la RAZ des registres 62 et 70. De cette manière, vers le début de l'aller du balayage vertical, les registres 62 et 70 seront à zéro tant qu'il n'y aura pas d'appel de la cellule zéro du fichier 54, c'est-à-dire jusqu'à la troisième ligne de balayage. Pendant le retour du balayage de chaque ligne (signal de validation du compte arrivant à l'entrée 84 du compteur 76 à partir de l'entrée de commande 42 du processeur), le compteur 76 commence à compter les impulsions d'horloge arrivant à l'entrée 85 de l'entrée de commande 46 du processeur. Le code de sortie du compteur 76 passe de sa sortie 77 à l'entrée 74 du multiplexeur 72. L'entrée 73 du multiplexeur 72 reçoit en parallèle le contenu du registre 70 (jusqu'alors des zéros). Le contenu de l'un des bits du registre 70 est alors transféré à la sortie 75 du multiplexeur 72. L'état du compteur 76 détermine le numéro du bit raccordé à ce moment à la sortie 75 du multiplexeur 72. Au cours du comptage, le compteur 76 assure l'examen un par un des bits du registre 70, du poids faible au poids fort, et transmet leur contenu à la sortie du multiplexeur 72. Si l'un des bits du registre 70 contient un 1 et que le code correspondant est présent à la sortie 77 du compteur 76, ce 1 passe de la sortie 75 du multiplexeur 72 à l'entrée 78 du compteur 76. Un 1 à l'entrée 78 bloque le compteur 76, qui maintient à sa sortie 77 un code représentant le numéro du bit du registre 70 contenant ce 1. Comme le 1 contenu dans ce bit est le premier rencontré depuis le début de l'évolution du compteur 76, ce 1 a le plus faible poids possible. De cette façon, le multiplexeur 72 et le compteur 76 assurent la recherche et la génération du numéro binaire d'un 1 de plus faible poids suivant, contenu dans le registre 70. Mais jusqu'ici le registre 70 contenait des zéros. Dans ce cas, le compteur 76 évolue jusqu'au dépassement pour se bloquer ensuite jusqu'à la fin de la ligne de balayage en cours. Le signal de dépassement du compteur 76 bloque le processeur graphique, ce qui exclut la création des images du symbole 97 sur l'écran 98: Sur la troisième ligne de balayage, en accord avec ce qui précède, le registre 62 reçoit de la cellule zéro du fichier 54, par l'entrée 25 du séquenceur 13, le code 000116 annonçant la sortie d'un symbole sur la ligne de balayage considérée. Le contenu du registre 62 (code 000116) est transmis, par le circuit OU d'addition bit à bit 63 -et le circuit ET de multiplication bit à bit 65, au registre 70. Le circuit OU 63 effectue l'addition bit à bit des codes arrivant à ses entrées 64 et 71 des registres 62 et 70, respectivement. Cela est nécessaire pour que les signes de présence de symboles dont la visualisation doit commencer sur la ligne de balaya-ge considérée (les 1 contenus dans le registre 62) s'ajoutent av signes de présence de symboles encore en cours de visualisation (les 1 contenus dans le registre 70). Le circuit ET 65 réalise la multiplication bit à bit du code fourni par le circuit OU 63 à son entrée 66 par le code arrivant de la sortie du décodeur 68 à son entrée 67. Cela est nécessaire pour effacer le signe de présence de symboles dont la visualisation sur la ligne de balayage considérée est terminée. En l'occurrence, l'information arrivant à l'entrée 71 à partir du registre 70 représente des zéros (000016), et l'information arrivant à l'entrée 67 à partir du décodeur 68, des 1 (FFFF16 > , étant donné que la sortie du symbole 97 sur l'écran 98 sur la ligne de balayage considérée n'est qu'à son début. Le code 000116 arrive~ alors au registre 70 sans changement, après quoi il y a une remise à 0 du registre 62. Après la réception de 1' information au registre 70, la recherche d'un 1 de poids faible débute pour cesser aussitôt, car le 1 poids faible débute pour cesser aussitôt, car le 1 poids faible se trouve dans le bit zéro; de ce fait, le compteur 76 conserve, après le début du comptage, l'état 0.Au début de la première séquence de la suite quaternaire des opérations, le code d'état du compteur 76 arrive à l'entrée 80 du registre 79 et y est stocké A partir du registre 79 le code arrive à la sortie du séquenceur 13 pour être utilisé dans les opérations suivantes du processeur. Le début de la première séquence ne bloque pas le compteur 76, mais comme le registre 70 ne contient plus de 1, le compteur 76 progresse jusqu'au dépassement de façon à interdire l'exécution des autres suites quaternaires d'opérations. Sur les cinq lignes de balayage suivantes, le séquenceur 13 fonctionne d'une manière analogue.. Pour préparer la sortie de la dernière ligne du symbole 97, pendant la quatrième séquence,l'entrée 69 du décodeur 68 reçoit un signal de report de l'incrémenteur 61 (figure 3) du bloc 21. Il en résulte que l'une des sorties du décodeur 68, dont le numéro est déterminé par le code arrivant à l'entrée 81 du décodeur 68 de la sortie du registre 79, passe à 0. En l'occurrence , le 0 apparaît dans le bit poids faible en conformité avec le code 00002 contenu dans le registre 79. Ensuite, le registre 70 est modifié. Pendant la modification du registre 70, le code venant du décodeur 68 (FFFE16) efface le signe de présence du symbole 97 dans le code 000116 arrivant du registre 70 lors de la multiplication bit à bit effectuée par le circuit ET 65. De ce fait, le code 0000 se trouve inscrit dans le registre 70, ce qui arrête la visualisation du symbole 97 sur l'écran 98. Au cours de la modification du registre, le circuit OU 63 n'a aucun effet sur le code 000116 présent à l'entrée 71, car le registre 62 est à 0. Le processus par lequel l'additionneur vidéo 5 (figures 1, 5 et 6) fait apparaître à la sortie 51 du processeur une suite de codes de couleur pour gérer les voies R, G et B d'un téléviseur est le suivant. L'information (ligne du symbole 97 à visualiser) arrivant à l'additionneur vidéo 5 dans la troisième séquence arrive à l'entrée 95 du registre de code de la ligne de symboles d'image à visualiser 94, qui la conserve jusqu'au moment qu'il y a identité entre le code de la coordonnée X en cours et sa référence (XO = 2). En cas d'identité, l'information se transmet en parallèle du registre 94 à l'entrée 93 du registre à décalage 86, qui effectue le décalage de l'information reçue au rythme des impulsions d'horloge arrivant à l'entrée 44 de l'additionneur vidéo 5. En conséquence, le registre 86 délivre en série le code de la ligne du symbole 97 à l'entrée 90 du multiplexeur 89. L'information (code de couleur et d'échelle du symbole 97) arrive au registre de couleur des symboles d'image 88 de l'entrée 32 pendant la quatrième séquence. L'information destinée au registre de couleur de fond de l'écran 87 est inscrite en même temps que l'information reçue par le comparateur 2. Les registres 87 et 88 délivr nt l'information respectivement aux entrées 91 et 92 du multiplexeur 89, qui, selon le code présent à son entrée 90, la transmet à la sortie 51. De cette façon, le multiplexeur 89, lorsque son entrée 90 est à 0, transmet à la sortie 51 l'information en provenance du registre 87 et provoque ainsi l'allumage des éléments d'analyse respectifs dans une couleur déterminée par le code de couleur de fond de l'écran. Un 1 à l'entrée 90 fait transférer à la sortie 51 l'information du registre 88, ce qui entraîne l'allumage des éléments d'analyse respectifs de la ligne du symbole 97 en une couleur déterminée par le code de couleur dudit symbole 97. Selon l'invention, si l'on veut visualiser un symbole 97 à échelle variable (dont les bits du code d'échelle comportant des 1), le processeur se comporte d'une manière analogue, sauf que: - pendant la quatrième séquence, l'écriture dans le fichier 56 s'effectue uniquement sur des lignes de balayage paires, ce qui permet de doubler la dimension verticale du symbole 97 sur l'écran 98. - le décalage de l'information (de la ligne du symbole 97) dans le registre 86 (figure 5) de l'additionneur vidéo 5 s'effectue à la fréquence de.s impulsions d'horloge divisée par deux, ce qui permet de doubler la dimension horizontale dusymbole 97 (figure 6) sur l'écran 98. La présente invention permet de réduire l'encombrement du processeur. L'invention permet egalement de réduire la capacité de mémoire image tout en étendant les possibilités fonctionnelles du processeur. REVENDICATION Processeur graphique comportant un comparateur (1) des valeurs de référence et en cours de la coordonnée X et un comparateur (2) des valeurs de référence et en cours de la coordonnée Y, dont les entrées (38, 39, 43 et 47) constituent les entrées de commande respectives (42, 46 et 50) du processeur et auxquels sont reliés entre eux en série les éléments suivant : une mémoire à accès aléatoire (15), un commutateur multivoie (17) dont l'une des entrée (18) constitue l'entrée d'informations (18) du processeur, et un additionneur vidéo (5) dont une entrées (44) constitue l'entrée de commande (46) du processeur, et sa sortie (51), la sortie (51) du processeur, caractérisé en ce qu'il comprend un chercheur (6) de coordonnée Y dont une entrée (4) est raccordée au comparateur (2) des valeurs de référence et en cours de la coordonnée Y tandis qu'une autre entrée (48) constitue l'une (50) des entrées de commande du processeur, un séquenceur (13) de sortie des lignes de symbole d'image, dont une entrée (25) est raccordée à la sortie du commutateur multivoie (17), tandis que trois autres entrées (40, 45 et 49) constituant les entrées de commande respectives (42, 46 et50) du processeur, et un multiplexeur d'adresse (7) dont une entrée (14) constitue l'entrée d'adresse (14) du processeur, deux autres entrées (8 et 9) sont raccordées au chercheur (6) de coordonnées Y, deux autres entrées (11 et 12) sont reliées au séquenceur (13) de sortie des lignes de symboles d'image tandis qu'une autre entrée (10) est raccordée à la fois au chercheur (6) de coordonnée Y et au séquenceur (13) de sortie des lignes de symboles d'image et que sa sortie est raccordée à la mémoire à accès aléatoire (15), un bloc (21) d'incrémentation du numéro des lignes de symboles d'image, dont l'entrée (22) est raccordée à la sOrtie du commutateur multivoie (17), l'une de ses sorties (34) étant raccordée à encore une entrée (33) du séquenceur (13) de sortie des lignes de symboles d'image, une autre sortie (30), à l'entrée (18) du commutateur multivoie (17), et une dernière sortie (39), àl'additionneur vidéo (5) et à d'autres entrées (27 et 31 respectivement) du commutateur multivoie (17) et du multiplexeur d'adresse (7), et un séquenceur (19)de sortie des symboles d'image, dont une entrée (41) constitue l'entrée de commande correspondant (42) du processeur, deux autres entrées (20 et 35) étant raccordées respectivement au commutateur multivoie (17) et au séquenceur (13) de sortie des lignes de symboles d'images, et sa sortie (36), à une dernière entrée (37) du multiplexeur d'adresse (7), le commutateur multivoie (17) étant raccordé à encore une entrée (23, 24 et 26), respectivement, du comparateur (1) des valeurs de référence et en cours de la coordonnée X, du comparateur (2) des valeurs de référence et en cours de la coordonnée Y et de l'additionneur vidéo (5), la sortie du comparateur (1) des valeurs de référence et en cours de la coordonnée X étant raccordée à encore une entre (3) de l'additionneur vidéo (5).