FR 2580422 A1 19861017 FR 8505903 A 19850412 L'invention est relative à un dispositif électronique de mémorisation de signaux audio. tels que notamment mais non exclusivement la parole, et de restitution audible commandée. retardée ou différée. des signaux mémorisés. Plus particulièrement, le dispositif électronique de la présente invention permettra notamment d'enregistrer des séquences temporaires de signaux audio captés par un microphone lors de l'émisssion de ces signaux audio. et selon la commande de l'utilisateur, de lire ces séquences enregistrées afin de les écouter en différé ou de transférer ces séquences enregistrées dans une mémoire de masse d'une façon retardée. La présente invention trouvera son application dans divers domaines et notamment dans le domaine des lignes à retard et dans la diffusion de messages audio pré-enregistrés. La ligne à retard permet de retarder de quelques secondes un signal vocal qui a été émis donnant ainsi un effet d'écho plus ou moins long, mais laissant également à un auditeur le temps de la réflexion et de la décision pour prendre en compte le signal. Une des utilisations de la ligne à retard se fait dans le domaine de l'instrumentation musicale. par exemple pour constituer une chambre d'écho. Néanmoins. d'autres utilisations de la ligne à retard sont appréciables lorsqu il est utile de laisser un temps de réaction entre l'émission des signaux et leur utilisation c'est-à-dire de les réémettre en différé ou de les enregistrer dans une mémoire de masse d'une façon retardée. Dans le domaine d'utilisation en ligne à retard. la présente invention permettra notamment les applications suivantes: - aider à la prise de notes lors de discours. conférences. exposés de cours, ou autres, en laissant à 1 auditeur le temps de la réflexion et de la décision avant de prendre ses notes; par exemple, le dispositif de la présente invention permet: d'aiper des systémes d'enregistrement portables ou non pour prendre des notes enregistrées d'une façon retardée notamment par l'intermédiaire d'un magnétophone prévu à cet effet, ou par tout autre système d'enregistrement faisant office de mémoire de masse, alors que la ligne à retard sert de mémoire tampon, d'équiper des enregistreurs téléphoniques pour prises de notes téléphoniques. - retarder un signal audio dans une régie de salle de conférence pour laisser aux auditeurs le temps de réfléchir et de prendre des notes enregistrées sur magnétophone classique en redistribuant le signal retardé sur des répétiteurs placés à proximité des auditeurs dans la salle, - retarder un signal audio dans une émission radio, notamment pour permettre à une radio locale de terminer son programme avant de relayer une radio nationale plutôt que de devoir écourter son programme brutalement; s - retarder un signal audio dans une régie de salle de spectacle pour obtenir des effets sonores spéciaux Dans le domaine d'utilisation possible pour des diffusions différées de messages audio pre-enregistrees, la présente invention pourra s'appliquer dans les cas suivants: - messagerie vocale pour des réseaux téléphoniques internes afin de laisser un message lorsque le correspondant appelé est absent; - - diffusion d'un ou plusieurs messages publicitaires dans des lieux publics selon un cadencement choisi par l'utilisateur; - diffusion d'intormations durables mais non définitives telles que les informations diffusées par des bornes touristiques et documentaires placées dans les musées, les gares. les sites touristiques ou autres. Actuellement, pour faciliter la prise de notes au cours de conférences. exposés de cours ou autres, il est courant 'avoir recours à un magnétophone classique enregistrant l'intégralité de l'exposé puis, éventuellement après une ré-audition intégrale de l'enregistrement,de faire un ré-enregistrement sélectif à l'aide d'un second magnétophone. -En effet, étant donné que par définition. l'auditeur ne connait pas l'importance de ce qui va être énoncé par l'orateur, l'auditeur ne peut a priori faire aucune sélection dans l'enregistrement qu'il ferait avec un magnétophone classique: le ré-enregistrement sélectif doit donc se faire postérieurement. Si dans l'absolu. cette technique est envisageable, dans la pratique surgissent de nombreux inconvénients; en particulier, la nécessité d'utiliser deux magnétophones et de ré-écouter l'ensemble de l'exposé. Il est aussi connu des lignes à retard constituées à partir de magnétophones comportant plusieurs têtes d'enregistrement et de lecture placées cote à cote sur une meme bande magnétique de manière à pouvoir faire plusieurs enregistrements ou plusieurs lectures simultanés décalés, Ces systèmes sont sophistiqués et nécessitent une réalisation couteuse, de plus, ces systèmes sont peu fiables et sont très sensibles à l'usure ce qui limite leur durée de vie. Il est également connu des dispositifs permettant de transmettre en continu des messages; ces systèmes sont notamment constitués par un magnétophone sur lequel se déroule une bande sans fin comportant le message. Ce système présente les mêmes inconvénients que ceux décrits ci-dessus. Le but de la présente invention est de proposer un dispositif électronique de mémorisation de signaux audio et de restitution audible commandée, retardée ou différée, des signaux mémorisés qui pallient aux différents inconvénients technologiques et d'utilisation des systèmes existants. En particulier, le but de la présente invention est de proposer un dispositif électronique fiable,de conception statique et simple, et d'utilisation facile permettant d'apporter une aide à un utilisateur, autorisant notamment l'enregistrement de séquences temporaires de signaux audio captés par un microphone lors de leur émission, et selon la commande de l'utilisateur, de lire ces séquences enregistrées afin de les écouter en différé ou de les transférer dans une mémoire de masse d'une façon retardee. Un des buts de la présente invention est de présenter un dispositif électronique de mémorisation et de restitution audible de signaux audio qui puisse apporter une aide à la "prise de notes" à un auditeur pendant un discours, une conférence, un exposé de cours ou autre en lui laissant le temps de la réflexion et de la décision avant de noter certains éléments importants énoncés par l'orateur. Le dispositif électronique de mémorisation et de restitution audible de signaux audio permettra d'enregistrer d'une façon retardée dans une mémoire de masse certains passages intéressants du discours, conférence ou autre. Un autre but de la présente invention est de proposer un dispositif électronique de mémorisation et de restitution audible de signaux audio qui puisse apporter une aide dans la retransmission retardée ou différée de messages enregistrés ou pré-enregistrés. Un autre but de la présente invention est de proposer un dispositif électronique de mémorisation et de restitution audible de signaux audio de manipulation aisée permettant une aide efficace å l'utilisateur dans divers domaines, et notamment pour les applications ci-dessus mentionnées. D'autres buts et avantages de la présente invention apparaitront au cours de la description qui va suivre, qui n'est cependant donnée qu'à titre indicatif et qui a pas pour but de la limiter. Le dispositif électronique de mémorisation de signaux audio, tels que notamment mais non exclusivement la parole. et de restitution audible commandée, retardée ou différée. de signaux mémorisés, permettant notamment d'enregistrer des séquences temporaires de tels signaux captés par un microphone lors de l'émission de ces signaux audio, et selon la commande de l'utilisateur, de lire ces séquences enregistrées afin de les écouter en différé ou de les transférer dans une mémoire de masse d'une façon retardée, caractérisé par le fait qu'il comprend au moins: - un circuit codeur d'entrée pour convertir les signaux analogiques captés par le microphone en signaux numériques correspondant. - une mémoire vive tampon dans l'espace de laquelle sont stockées les informations numériques fournies par le circuit codeur d'entrée, - un bloc de controle assurant le pilotage du dispositif et permettant en outre d'adresser l'espace mémoire puis d'écrire ou de lire dans la mémoire. - un circuit décodeur de sortie pour reconvertir les signaux numériques en signaux analogiques qui fournit, selon la commande de l'utilisateur, un signal audio apte à être perçu en différé ou à etre enregistré retardé dans une mémoire de masse. L'invention sera mieux comprise à la lecture de la description suivante accompagnée des dessins en annexe qui en font partie intégrante. La figure 1 montre le schéma synoptique de fonctionnement des différents circuits élémentaires du dispositif électronique de mémorisation et de restitution audible de signaux audio de la présente invention. La figure 2 montre un schéma synoptique d'un dispositif électronique de mémorisation et de restitution de signaux audio selon la présente invention comportant plusieurs plans mémoires. La figure 3 représente le schéma du circuit codeur d'entrée selon un premier mode de réalisation de l'invention. La figure 4 représente le schéma du circuit décodeur de sortie selon un premier mode de réalisation. La figure 5 représente le schéma d'un circuit codeur d'entrée selon un deuxième mode de réalisation de la présente invention. La figure 6 représente le schéma du circuit décodeur de sortie selon un deuxième mode de réalisation de la présente invention. La figure 7 montre le schéma électrique d'un plan mémoire selon la présente invention. La figure 8 représente le schéma d'un compteur d'adresses réalisé selon l'invention. La figure 9 montre le schéma d'un circuit de rafraichissement réalisé selon l'invention. La figure 10 montre le schéma du circuit pilote, d'horloge et leur synchronisation. La figure 11 montre le schéma d'un dispositif de sélection enregistrement ou repos lecture. La figure 12 montre le schéma d'un dispositif de détection de fin de message en enregistrement ou en diffusion. La figure 13 montre le diagramme des séquences d'opérations selon un premier mode de rafraichissement de la mémoire La figure 14 représente le schéma des phases donnant la forme des signaux du circuit représenté à la figure 9. Les figures 15 et 16 montrent les divers temps des séquences d'opération selon deux autres modes de rafraichissement de la mémoire La figure 17 montre le schéma du circuit multiplexeurdémultiplexeur de mémoire selon le mode de réalisation de l'invention représenté en figure 2. Comme le montre la figure 1, le dispositif électronique 1 de mémorisation de signaux audio et de restitution audible commandée, retardée ou différée, des signaux mémorisés, est notamment constitué de plusieurs circuits élémentaires combinés entre eux de manière à permettre notamment d'enregistrer des séquences temporaires de signaux audio captés par un microphone 2 lors de leur émission et,selon la commande de l'utilisateur, de lire ces séquences enregistrées afin de les écouter en différé ou de les transférer dans une mémoire de masse d'une façon retardée. Le dispositif électronique 1 de la présente invention est essentiellement composé de: - un circuit codeur d'entrée 3 pour convertir les signaux analogiques captés par le microphone 2 en signaux numériques correspondants, - une mémoire tampon 4 dans l'espace de laquelle sont stockées les informations numériques fournies par le circuit codeur d'entrée 3. - un bloc de contrôle 5 assurant le pilotage du dispositif 1 et permettant en outre d'adresser l'espace mémoire puis d'écrire ou de lire dans la mémoire 4, - un circuit décodeur de sortie 6 pour reconvertir les signaux numériques en signaux analogiques qui fournit selon la commande 7 de l'utilisateur. un signal audio 8 apte à être perçu en différé ou à être enregistré retardé dans une mémoire de masse indépendante du dispositif. Le dispositif électronique 1 comporte en outre des circuits annexes de fonctionnement tels que: - un circuit de sélection. notamment illustré à la figure 11 autorisant le choix par l'opérateur entre l'enregistrement retard ou l'arrêt de l'enregistrement, - un circuit d'interface de sortie 9 placé en aval du circuit décodeur de sortie 6 apte à amplifier les signaux audio restitués 8 à un niveau sonore convenable pour une écoute différée de la séquence ènregistrée par l'utilisateur etlou apte à adapter les signaux audio 8 en vue de les transférer dans une mémoire de masse indépendante du dispositif, - un circuit d'horloge de synchronisation 10 pour échantillonner le signal analogique audio d'entrée, piloter le système d'adressage mémoire, et cadencer les séquences d opérations à réaliser lors des accès mémoire. Nous allons décrire maintenant en détail chacun des différents éléments constitutifs du dispositif électronique 1 de la présente invention. Le microphone 2 est de type traditionnel, sa bande passante étant adaptée aux signaux audio à capter. Ce micro, lors d'une émission de signaux, fournit des signaux électriques analogiques, modulés qui sont dirigés vers le circuit codeur d'entrée 3. Afin de pouvoir utiliser une mémoire tampon 4 numérique, il est nécessaire de coder ces signaux de manière à transformer -une information analogique en une information numérique. Pour ce, on utilisera un procédé de convertion analogique numérique connu sous le nom de modulation delta. Il existe différents circuits intégrés entièrement digitaux fonctionnant suivant le principe de la modulation delta å pente contînument variable qui sont capables de mettre en oeuvre cette méthode de numérisation de signaux audio. En effet, il existe au moins actuellement sur le marché deux codeurs de caractéristiques différentes, l'un distribué par la Société MATRA MARRIS SEMI-CONDUCTEURS, l'autre par la Société CONSUMER MICROCIRCUITS Limited. La figure 3 montre le schéma d'un circuit codeur d'entrée 3 réalisé à partir d'un codeur de premier type c'est-à-dire MATRA MARRIS. Cette Société commercialise différents codeurs sous les références HC 55516, HC 55532, et HC 55564 se différenciant les uns des autres par la fréquence d'horloge d'échantillonnage admissible allant respectivement de 16 à 64 kHz. Dans tous ces modèles de circuits, les constantes de temps relatives au filtre à prédiction linéaire et au filtre syllabique sont intégrées et de ce fait la bande passante du système est limitée à 3 kHz pour un signal d'entrée de faible amplitude de l'ordre de 50 mV. Selon l'invention, le circuit codeur d'entrée 3 est constitué par un circuit codeur 11 fonctionnant sur le principe de la modulation delta, précédé par un filtre passe bas d'entrée 12. Par conséquent, le filtre passe bas d'entrée 12 doit présenter une bande passante adaptée à la bande passante du circuit codeur il qui ici dans ce premier mode de réalisation est limitée à 3 kHz. Pour des raisons de facilité d'utilisation et de réalisation du filtre passe bas d'entrée 12, le choix s'est porté sur une structure de SALLEN-KEY avec composants de valeur égale. Néanmoins d'autres structures de filtres telles que notamment CHEBYSCHEV ou BUTTERWORTH peuvent fqalernent convenir. De plus, pour éviter des effets de repliement du spectre, le filtre choisi est un filtre du quatrième ordre dont la fréquence de coupure haute est de 3 kHz~. La figure 3 montre un schéma de principe du filtre passe bas 12 et du codeur du type distribué par la Société MATRA MARRIS. Il est à remarquer que dans ce schéma le repère H correspond à la sortie des informations numériques vers l'entrée de la mémoire et le repère C correspond à l'entrée de l'horloge d'échantillonnage. L'entrée du signal sur le codeur il est polarisée en continu à la moitié de la tension d'alimentation, c'est ce qui nécessite la présence du condensateur de 100 nF en sortie du filtre 12. Si l'on alimente les amplificateurs du filtre 12 avec la même ligne d'alimentation que le codeur 11 et que l'on polarise leurs entrées à la moitié de cette tension d'alimentation, il est possible de supprimer ce condensateur. A 1 entrée du filtre 12 un étage amplificateur assure l'adaptation dû point de vue impédance et gain. avec le microphone utilisé. A la figure 5 correspond un autre mode de réalisation du circuit codeur d'entrée 3 de la présente invention organisé autour d'un circuit codeur 11 distribué par la Société CONSUMER MICROCIRCUITS Limited référencé chez le fabricant FX 309. Ce circuit codeur est également un circuit intégré fonctionnant suivant le principe de la modulation delta à pente variable mais, à la différence des codeurs MATRA MARRIS. les constantes de temps ne sont pas intégrées dans le circuit; l'utilisateur doit cabler à l'extérieur du circuit des réseaux résistance-capacité tel que montré à la figure 5. Le choix des constantes de temps permet ainsi d'élargir la bande passante du système. Avec ce type de circuit, on peut élargir la bande passante jusqu' à une valeur de l'ordre de 10 kHz. De même que dans le mode décrit à la figure 3. il faut filtrer le signal d'entrée par l'intermédiaire d'un filtre passe bas 12 dont la fréquence est alors adaptée à celle du circuit codeur 11. La figure S représente le schéma de principe du filtre passe bas 12 connecté à l'entrée du codeur de type CONSUMER MICROCIRCUITS. La structure du filtre a été gardée. c'est-à-dire SALLEN-KEY du quatrième ordre, seule la valeur des composants a été modifiée, Il est à remarquer que le condensateur de 47 nF à la sortie du filtre est rendu nécessaire du fait de la polarisation en continu de l'entrée analogique du codeur. Il peut être supprimé sous réserve d'une polarisation correcte des amplificateurs du filtre. En ce qui concerne la mémoire tampon 4 du dispositif électronique 1, elle est constituée dans un premier mode de réalisation par un plan mémoire vive 13 tel que notamment représenté à la figure 7. Sur un plan pratique, étant donnée la technologie actuelle, le plan mémoire est réalisé avec des mémoires dites RAM dynamiques possédant généralement un bus d'adresses multiplexé, c'est-à-dire que pour atteindre une cellule mémoire quelconque, de chaque RAM dans le plan mémoire organisé sous forme de matrice, il faut d'abord envoyer l'adresse ligne de la cellule et ensuite l'adresse colonne. Il faut donc disposer d'un système de multiplexage entre le compteur d'adresses et les mémoires RAM. Ainsi dans le but de réduire la complexité du circuit, les mémoires RAM étant connectées en parallèle. il est plus facile d'adresser la même cellule dans chacune des mémoires RAM en une seule fois que de faire autant d'adressages consécutifs que de mémoires en parallèle. Pour des contraintes technologiques, le plan mémoire 13 est actuellement limité à 64 K octets. Il est cependant possible d'implanter des plans mémoires plus étendus, par blocs de 64 K octets actuellement, ou par blocs de 256 K octets dans un avenir proche. Pour la réalisation telle que représentée à la figure 7, le choix s'est porté sur des boitiers mémoires RAM 14 standards de 64 K bits chacun. Ils sont choisis parmi les circuits commercialisés notamment MCM 6665 de MOTOROLA, HYB 4164 de SIEMENS, NMC 3764 de NATIONAL SEMICONDUCTOR, uPD 4164 de NEC,qui nécessitent un rafraîchissement particulier plutôt que sur le boîtier MCM 6664 de MOTOROLA qui possède une broche de rafraichissement et qui est plus facile à mettre en oeuvre mais qui n'est pas disponible facilement sur le marché actuellement. Pour diminuer la capacité du compteur d'adressage,qui sera décrit ultérieurement, ainsi que la fréquence d'accès en mémoire, les boîtiers 14 sont montés en parallèle. Pour un plan mémoire de 64 K octets, il faut donc regrouper en parallèle huit boîtiers 14 de 64 K bits chacun. Le chargement des cellules mémoire se fait à partir d'un registre à décalage série-parallèle 15 place à l'entrée du plan mémoire 13. De plus, à la sortie du plan mémoire 13 est disposé un registre à décalage parallèle-série 16 autorisant la lecture du plan mémoire 13 sous forme parallèle. Le registre à décalage série-parallèle 15 permettant à l'entrée du plan mémoire 13 la mise en parallèle des données série délivrées par le circuit codeur d'entrée 3 est constitué notamment par un circuit intégré 17 commercialisé, par exemple, sous la référence MC 14015. De même, la mise en série des données parallèles effectuée par le registre à décalage parallèle-série 16 destiné à envoyer les signaux vers le circuit décodeur de sortie 6 est constitué par des circuits intégrés 18 choisis parmi ceux commercialisés notamment sous la référence MC 14014 ou MC 15021 de MOTOROLA. Il est à remarquer que sur la figure 7, le repère 3 correspond à la sortie de la mémoire 4 c'est-à-dire l'entrée du circuit décodeur 6 et le repère H correspond à l'entrée de la mémoire ; c'est-à-dire à la sortie du circuit codeur 3. Il est à noter également que le circuit 17 placé à l'entrée du plan mémoire 13 est commande par des impulsions d'horloge, repéré par D sur la figure. Ces impulsions proviennent de la même horloge que celle qui commande l'échantillonnage du codeur d'entrée 3, par contre, l'horloge qui commande le registre à décalage parallèle série et le décodeur 6, branchement correspondant au repère L sur la figure 7, doit être en opposition de phase par rapport à celle du codeur 3. En effet, lors d'un accès mémoire. plusieurs opérations doivent être réalisées: - envoi de l'adresse mémoire, en deux temps, - lecture de la cellule adressée et chargement des données dans le registre parallèle-série 16, - écriture de la même cellule avec les nouvelles données contenues dans le registre série-parallèle 15. Le déclenchement de cette séquence d'opérations s'effectue chaque fois que le registre à décalage série-parallèle 15 est plein c'est-à-dire qu'il est synchrone des fronts d'horloge du codeur 3. Plusieurs microsecondes se sont écoulées entre cet instant et le moment d'apparition des données sur la sortie des mémoires. L'impulsion de chargement du registre parallèle-série 16 doit donc être décalée de quelques microsecondes par rapport au front d'horloge du codeur 3; le décalage des données dans ce dernier registre 16 ne pouvant intervenir qu'après le chargement, il est nécessaire de le commander avec un signal d'horloge compatible avec ces impératifs. Ce signal d'horloge, facilement élaboré, est disponible dans le bloc d'horloge 10 sous forme complémentée, comme le montre la figure 10. C'est donc le signal d'horloge inversé par rapport au signal d'horloge du codeur 3, qui est utilisé pour commander le décalage du registre parallèle-série 16 et le décodeur 6. La figure 7 représente en détail le schéma de principe d'un plan mémoire 13, les signaux repérés CAS et RAS sont utilisés pour le multiplexage des adresses et proviennent du circuit pilote 19 représenté à la figure 10 et dont la description sera faite ci-après. Il en est de même pour le signal WE, utilisé pour écrire les données dans la mémoire, et l'impulsion de chargement, repérée G sur la figure, des données dans le registre à décalage parallèle-série 16. Les figures 4 et 6 montrent deux réalisations particulières du circuit décodeur ~de sortie 6. Ces réalisations correspondent respectivement aux codeurs d'entrée 3 représentés aux figures 3 et 5. La figure ; représente le schéma de principe du circuit décodeur de sortie 6 utilisant un décodeur 20 commercialisé par la Société MATRA-HARRIS qui peut être un circuit identique au codeur 11 utilisé à la figure 3 ou alors par un circuit spécifique référencé HC 55536. Plus généralement le circuit décodeur de sortie 6 est constitué par un circuit décodeur 20 fonctionnant suivant le principe de la modulation delta å pente continument variable et adapté au codeur d'entrée 11, suivi d'un filtre passe bas de sortie 21. Le filtre passe-bas de sortie 21 présente une bande passante adaptée au décodeur 20 et une structure de SALLEN-KEY du quatrième ordre. Toutefois d'autres structures notamment BUTTERWORTH peuvent également convenir. Ce filtre a pour but de filtrer le signal analogique délivré avant de l'envoyer sur l'interface de sortie 9 qui sera décrite ci-après. En effet, le signal de sortie analogique reconstitué par le décodeur 20 est un signal en "marches d'escalier" qui présente une mauvaise acoustique. Il est à remarquer que le repère 3 correspond à la sortie du plan mémoire 13, le repère C correspond au branchement horloge d'échantillonnage et le repère K correspond à la sortie du décodeur 6 qui sera ensuite connecté vers l'interface de sortie 9. Par ailleurs, il est à remarquer que dans le mode représenté à la figure 5. le condensateur d'entrée de 2,2 uF est indispensable du fait de la polarisation en continu de la sortie du décodeur. En outre, en cas de réalisation avec un circuit décodeur 20 référencé HC 55536, la borne 10 peut être dispensée d'alimentation. - -- La figure 6 représente le circuit décodeur de sortie 6 adapté au circuit codeur d'entrée 3 représenté à la figure 5. Il est composé d'un circuit codeur 20 fonctionnant sur le principe de la modulation delta suivi d'un filtre passe baside sortie 21. Le circuit décodeur 20 est constitué par un circuit intégré et commercialise par la Société CONSUMER MICROCIRCUIT sous la référence FX 309 cabalé différemment par rapport au circuit codeur pour assurer le décodage des données issues du plan mémoire 13. La figure 6 montre notamment les connexions à réaliser et on notera que le repère C correspond au branchement de l'horloge d'échantillonnage, le repère J correspond à l'entrée du décodeur c'est-à-dire la sortie du plan mémoire et le repère K correspond à la sortie du décodeur 6 qui alimentera l'interface de sortie 9. Il est à remarquer que dans ce mode de réalisation, le signal de sortie du décodeur 20 est un signal composé d'impulsions d'amplitude variable en fonction de la fréquence du signal. Il faut donc intégrer et filtrer ces impulsions pour reconstituer un signal analogique convenable. A cet effet, le filtre de sortie 21. de structure SALLEN-KEY du quatrième ordre, est précédé d'un étage intégrateur 22 destiné à transformer les impulsions du décodeur 20 en signal analogique à allure triangulaire". Par ailleurs, le condensateur d'entrée de 33 uF est rendu nécessaire du fait de la polarisation en continu de la sortie du décodeur 20. Selon la présente invention. le dispositif électronique 1 de mémorisation et de restitution de signaux audio comprend un bloc de contrôle 5 qui comporte des moyens pour gérer la séquence d'opérations pour: - modifier les adresses à chaque accès à la mémoire, - lire le contenu de la cellule mémoire adressée, - écrire les nouvelles données dans cette cellule. Ces moyens pour gérer la séquence d'opérations réalisées par le bloc de contrôle 5 sont constitués par un circuit compteur d'adresses mémoire apte à balayer l'ensemble de l'espace mémoire, un circuit pilote apte à positionner les mémoires dans un état tel qu'on puisse les écrire ou les lire et à assurer la synchronisation des différents constituants du dispositif de la présente invention et. éventuellemen-t un circuit de rafraichissement chargé de rafraîchir la mémoire en dehors des instants d'accès. La figure 8 représente le schéma du multiplexage des adresses sur le bus d'adresses du plan mémoire 13 à la figure 7. Le circuit compteur d'adresses mémoire 23 doit être capable de balayer tout l'espace mémoire, c'est-à-dire dans la présente réalisation les 64 K bits de chaque boîtier mémoire 14. Il faudra donc un compteur de 16 bits (2 puissance 16 65536) pour adresser un boîtier complet 14. Avant d'accéder à la mémoire, les données sont décalées dans un registre serie-paralléle 15 de 8 bits, il faut donc par conséquent prévoir 3 bits supplémentaires sur le compteur. Il a été choisi de réaliser ce compteur à l'aide de deux boitiers 24 et 25: le premier 24 est un compteur de 12 bits binaires dont toutes les sorties sont accessibles, le deuxième 25 est un compteur 8 bits binaires connecté en série avec le premier compteur 24. Ces compteurs seront respectivement choisis parmi les circuits intégrés commercialisés notamment sous les références MC 14040 et MC 14920. Les trois premières sorties donnant les fréquences les plus élevées sont inutilisées car considérées comme adressant les 8 bits du registre à décalage. Les 16 sorties suivantes sont repartied-en deux groupes de 8 et connectées aux entrées d'un système de multiplexage d'adresses 26 coopérant avec les compteurs binaires 24 et 25 de telle façon que les lignes de même poids relatives dans chaque groupe correspondent à la même sortie du système de multiplexage. C'est ainsi que les sorties repérées Q5 à Q11 du compteur 24, correspondant respectivement aux broches 5-3-2-; -12-14-15 dans le circuit MC 14040, constituent le groupe des adresses basses; la sortie 012 du circuit 24, correspondant à la broche 1 du boîtier MC 15040, et les sorties du compteur 25 celui des adresses hautes. Les lignes 04 et 012 du compteur 24 sont les sorties de poids faible dans chacun des groupes; elles sont connectées chacune à une entrée par exemple WO et W1 d'un boîtier 27 du multiplexeur 26 correspondant à la sortie d'une voie de multiplexage, par exemple la sortie W correspond avec les entrées WO, W1. La même disposition pour les autres lignes d'adresses permet d'obtenir, en sortie du multiplexeur 26, les 8 signaux correspondant aux adresses lignes puis les 8 signaux correspondant aux adresses colonnes de la matrice de chaque boîtier 14 du plan mémoire 13, en fonction d'une commande appliquée, repérée F sur la figure 8, sur une entrée de sélection du multiplexeur 26. Selon le mode de réalisation représenté à la figure 8, le multiplexeur 26 est constitué de deux circuits intégrés 27 et 28 commercialisés notamment sous la référence MC 14991. Chacune des sorties de l'ensemble 26 des deux boîtiers de multiplexeur 27 et 28 commande une ligne du bus d'adresses des mémoires, par exemple la ligne de poids faible Ao sera pilotée par la sortie W du boîtier 27, sortie correspondant aux lignes Q; et 012 du compteur 24. Le circuit pilote 19, représente à la figure 10, est constitué par une mémoire morte pré-programmée dite PROM commandée par un compteur binaire 41. pour: - verrouiller les adresses, sur les décodeurs intégrés dans les boîtiers 14, par l'intermédiaire de leurs lignes CAS et RAS. - émettre une impulsion de commande d'écriture sur la ligne WE. - commander le chargement des données sur le registre à décalage 16, ce branchement est repéré par la lettre G à la figure 10, - assurer le multiplexage d'adresse, - - permettre la synchronisation des opérations précédentes avec les instants d'accès à la mémoire, - rafraîchir la mémoire. Ces différentes opérations sont programmées dans la mémoire PROM 19, notamment choisie parmi celles commercialisées sous la référence 82 S 123. Suivant le mode de rafraichissement choisi pour la mémoire, on obtient deux séquences d'opérations différentes donnant les diagrammes des temps des figures 13 et 15. On déduit facilement de ces diagrammes, les tableaux de programmation de la mémoire PROM 19. Ce mode de fonctionnement donne des résultats satisfaisants pour les systèmes ordinaires. Cependant, il est possible de perdre des informations dans la mémoire. En effet, le rafraichissement a lieu à chaque accès mémoire, il est effectif pour toute la ligne de 256 bits qui est sélectionne à chaque accès mémoire. Dans le cas où le retard est de 20 secondes, la période de rafraichissement de chaque cellule est donc égale à environ 80 ms. Pour des systèmes nécessitant de meilleures performances, il est donc nécessaire d'inclure un circuit de rafraichissement complémentaire qui oblige à modifier profondément le système de multiplexage d'adresse tel que représenté à la figure 8. La figure 9 représente un tel circuit qui comporte donc un compteur d'adresses 37, un circuit de multiplexage 38 et un circuit compteur d'adresses de rafraichissement 31. Le compteur d'adresses 37 est constitué par deux compteurs binaires 29 et 30 coopérant avec l'horloge 10 de la figure 10, repère C. Le compteur 29 est choisi notamment parmi ceux commercialisés sous la référence MC 14040 et les compteurs 30 et 31 sont choisis notamment parmi ceux commercialisés sous la référence MC 14920. Ce circuit est chargé de rafraîchir la mémoire en dehors des instants d'accès. Cette opération supplémentaire impose au multiplexeur de présenter des adresses d'écriture et de lecture en deux temps aux instants d'accès et les adresses de rafraichissement d'un compteur indépendant au moment du rafraichissement. Cette fois, il faut donc disposer de boîtiers de multiplexage 32 à 35 de quatre voies vers une. Le choix s'est porté notamment parmi les circuits commercialisés sous la référence MC 14539. Le mécanisme de fonctionnement est similaire à celui qui a été décrit précédemment. Les différences essentielles sont les suivantes: - implantation d'un compteur de rafraichissement indépendant 31, - selection des adresses par deux lignes de commande sur les multiplexeurs 38: l'une repérée "A" à la figure 9, pour les adresses de lecture écriture ou les adresses de rafraîchissement, l'autre repérée commande de multiplexage pour les adresses lignes ou les adresses colonnes, - fréquence d'horloge doublée mais décalage d'un rang vers les sorties de poids plus élevé sur le compteur d'ad-resses 29. Cette dernière modification permet ainsi de ne pas toucher au retard de la ligne à retard et d'avoir une fréquence de rafraichissement plus importante. L'horloge pilote les deux compteurs: le compteur d'adresses 29 de lecture écriture en permanence, branchement figuré par le repère C à la figure 9, et le compteur d'adresses de rafraichissement 31 uniquement entre les accès mémoires, branchement repéré 8 à la même figure. Ce dernier signal d'horloge sert également à synchroniser les opérations gérées par le circuit pilote 19. Lors des rafraîchissements, il ne faut pas laisser la séquence d'opérations se dérouler jusqu'à son terme sous peine d'effacer la mémoire: il convient donc de former un signal supplémentaire dans le circuit pilote: il s'agit du signal RAZ accéléré. Son rôle est de bloquer la séquence aussitôt après le rafraichissement sauf lors des accès mémoires. On obtient ainsi une petite séquence de 3 cycles d'horloge, de fréquence de 2 MHz, permettant un rafraichissement rapide. Dans ces conditions, la fréquence de rafraichissement est égale à 32 fois la fréquence d'écriture ou 4 fois la fréquence d'échantillonnage du signal analogique. Le rafraichissement étant interdit pendant une période d'échantillonnage sur 8, il est possible de rafraîchir 28 lignes de mémoire entre deux accès lecture-écriture. Dans le cas d'un retard de 20 secondes, la période moyenne de rafraichissement de chaque cellule est donc égale à environ 3 ms. La figure 9 montre donc une réalisation possible pour le circuit compteur d'adresses. de multiplexage et de rafraîchissement, et le diagramme des temps représentés å la figure 16 propose les opérations gérées par le circuit pilote 19 utilisable dans ce cas. Afin de préciser le fonctionnement, la figure 14 représente le schéma des phases du circuit de la figure 9 et donne la forme des signaux en différents points de ce circuit notamment repérés 02. Q3, Q4, A et 8. Le bloc de contrôle 5 qui vient d'être décrit trouve notamment son utilisation dans le cas d'application en ligne à retard, et ses fonctions étaient la gestion des séquences d'opérations nécessaires pour modifier les adresses à chaque accès mémoire au système, lire le contenu de la cellule adressée, écrire les nouvelles données dans cette cellule. A cet effet, il comportait un circuit compteur d'adresses, un circuit pilote et éventuellement un circuit de rafraichissement. Pour ce qui est du mode de fonctionnement dans les applications de diffusion, c'est-à-dire dans lesquelles l'enregistrement se fait au préalable et le dispositif de la présente invention restitue ces séquences pré-enregistrées autant de fois qu'il est nécessaire, les attributions du bloc de contrôle 5 sont les mômes mais les opérations décrites précédemment ne s'exécutent pas - au même moment. Lors de l'enregistrement, les opérations peuvent se dérouler de la façon suivante: - rafraichissement de la mémoire, r - modification des adresses à chaque accès mémoire, - écriture des données, - lecture des. mêmes donnees. A l'enregistrement, le dèrouleme-nt de la séquence selon cette procédure permet d'avoir un contrôle immédiat sur la qualité d'enregistrement. Ceci est obtenu en inversant la position relative des impulsions WE et chargement dans les différents diagrammes des temps du circuit pilote 19 représentés aux figures 13, 15 et 16. Pendant que le système est au repos, il suffit simplement de rafraîchir la mémoire, Quand l'utilisateur désire écouter l'enregistrement, la séquence d'opération doit être la même qu'à l'enregistrement mis à part le fait qu'il faut impérativement supprimer l'impulsion d'écriture, sinon cet utilisateur ne pourra diffuser son message qu'une seule fois. Il est à remarquer que selon la nature des messages, les dispositifs électroniques de la présente invention peuvent avoir des configurations différentes, par exemple: - si le message possède un caractère permanent, il pourra être enregistré à la construction dans des mémoires mortes et non pas dans des mémoires vives. Dans ce cas, le circuit codeur d'entrée 3 n'd plus de raisons d'être dans le dispositif. C'est la constitution, par exemple des bornes d'information touristique ou des diffuseurs d'alarme. - si le message possède un caractère transitoire mais doit être diffuse un certain nombre de fois, il sera enregistré dans des memoires vives. Dans ce cas, on peut trouver diverses configurations du dispositif de l'invention dépendant de l'application envisagée. Notamment. on peut prévoir un dispositif sans circuit codeur 3, un seul circuit de ce type pouvant servir à enregistrer les différents messages dans différents dispositifs. Pour faire fonctionner parfaitement le dispositif électronique de mémorisation et de restitution de signaux audio de la présente invention, il faut lui adjoindre des circuits secondaires et notamment il faut implanter un circuit de détection 36 de passage par zéro du compteur d'adresses 23 ou 37 pour bloquer l'enregistrement des que la mémoire 4 est remplie ou pour arrêter la diffusion de la séquence enregistrée à la fin de celle-ci. Une réalisation d'un tel circuit 36 est montrée à la figure 12. Par ailleurs, l'obtention de ces différentes séquences d'opérations impose de mettre deux commandes manuelles à la disposition de l utilisateur. La première, montrée à la figure 11. comporte un inverseur 39 servant à sélectionner l'enregistrement ou la lecture. La seconde commande manuelle, comportant en outre un bouton poussoir CD, permet de débloquer l'arrivée du signal d'horloge sur le compteur d'adresses 23 ou 37, et donc de permettre au compteur de balayer une fois tout l'espace d adresses mémoire 4. L'information donnée par ce bouton poussoir 40 est traitée par le circuit logique représenté à la figure 12 qui constitue le circuit de détection 36 de passage par zéro du compteur d'adresses 23 ou 37. Selon la présente invention, le dispositif électronique comporte un circuit d'horloge de synchronisation 10 pour échantillonner le signal analogique audio d'entrée, piloter le système d'adressage mémoire et cadencer les séquences d'opérations à réaliser lors des accès mémoires. A cet effet, le circuit d'horloge 10 comporte deux horloges distinctes comme le montre la figure 10. Deux horloges ont été implantées pour des raisons de commodité. La première à fréquence variable sert à échantillonner le signal analogique et piloter le système d'adressage mémoire, la deuxième à fréquence fixe et élevée cadence les séquences d'opérations à réaliser lors des accès mémoires. L'oscillateur à fréquence variable permet d'ajuster la durée de l'exploiration de l'espace mémoire dans des limites comprises entre S et 20 secondes avec un plan mémoire de 512 K bits. Cette durée peut être augmentée notamment en employant des capacités mémoire plus importantes. La fréquence d'échantillonnage du signal analogique varie donc de 25 KHz à 105 KHz. Nous avons vu précédemment que la fréquence de rafraichissement qui dépend du même oscillateur est quatre fois plus élevée que la fréquence d'échantillonnage, cet oscillateur devra donc avoir une fréquence réglable entre 100 et 420 KHz environ. La deuxième horloge a été implantée indépendamment pour économiser quelques étages diviseurs de fréquence et avoir une durée de séquence fixe lors~ des accès mémoire. La fréquence de cette horloge doit être au minimum telle que 16 périodes de cette horloge durent moins qu'une période d'échantillonnage et que 3 périodes de cette meme horloge soient plus courtes qu'une demi période de rafraichissement. Ces deux conditions sont remplies pour une fréquence minimale de 2,5 MHz. Par ailleurs, les temps d'accès aux mémoires RAM sont de 200 ns: il ne faut donc pas faire battre la deuxième horloge à plus de 5 MHz. Du fait que ces deux horloges sont indépendantes, il faut les synchroniser lors de chaque accès mémoire ou chaque cycle de rafraichissement. La figure 10 montre un circuit logique de réalisation possible. Il est à remarquer cependant que dans le cas ou le rafraichissement n'est pas utilisé, la remise à zéro du compteur 41, constitué notamment par un circuit du type 74 LS161, est relié directement au signal de remise à zéro du circuit pilote 19, broche 7 du circuit 82S123. Par ailleurs, le dispositif électronique de mémorisation et de restitution audible de signaux audio tels que représentés aux figures 1 et 2 comporte un circuit d'interface de sortie 9 placé en aval du circuit décodeur de sortie 6. Ce circuit d'interface 9 peut comprendre dans le cas d'utilisation en lignes à retard comme en diffuseurs de messages pre-enregistres, un amplificateur audio qui reçoit à son entrée le signal analogique 8 filtré permettant de restituer les séquences enregistrées en différé à un niveau sonore audible pour l'utilisateur. Cet amplificateur sera réalisé selon des techniques connues de l Homme de l Art: néanmoins, il est souhaitable d'implanter un filtre réjecteur de 50 Hz à l'entrée de cet ampli audio. Le circuit d'interface de sortie 9 peut également comporter un circuit adaptateur pour que les signaux audio 8 délivrés en vue de les transférer dans une mémoire de masse soient compatibles avec cette dite mémoire. Ces circuits seront constitués selon des techniques connues de l Homme de l Art et permettront par exemple de brancher le dispositif de la présente invention sur l'entrée micro d'un magnétophone à cassette ordinaire. Le dispositif de la présente invention qui vient d'être décrit propose unerealîsation dont le plan mémoire a une capacité de l'ordre de 500~K bits ce qui autorise d'enregistrer des séquences temporaires de 1 ordre de 5 à 20 secondes. Néanmoins, il est envisageable, connaissant le développement actuel de la technique, de réaliser dans un avenir proche, des plans mémoires de capacité d'environ 2.000 K bits et même plus ce qui augmentera d'autant la longueur des séquences temporaires enregistrées. En outre, selon la présente invention et comme représenté à la figure 2, le dispositif électronique de mémorisation et de restitution des signaux audio peut comporter une mémoire 4 constituée par plusieurs plans mémoires 13 disposés en parallèle et sélectionnables par un circuit multiplexeur-démultiplexeur 42,43 placés respectivement à l'entrée et à la sortie des plans mémoires. Cette disposition est notamment avantageuse dans le cas de l'utilisation pour diffusion de messages pré-enregistrés. Si l'on veut diffuser plusieurs messages, à partir d'un seul dispositif, il suffit alors de lui- adjoindre plusieurs plans mémoires accessibles en lecture et en écriture à l'aide d'une commande extérieure 44 supplémentaire sur les modules de commande. C'est le cas par exemple de diffusion de messages publicitaires à audiance publique par exemple dans les grandes surfaces, centres commerciaux ou radios. Il est également possible de mélanger la nature des plans mémoires dans un même dispositif: avoir un ou plusieurs plans mémoires mortes et un ou plusieurs plans mémoires vives, cette configuration donne des systèmes capables de diffuser des messages enregistrés à la fabrication et d'autres enregistrés par l'utilisateur. Cela peut être le cas d'instruments utilisables en audiométrie vocale. permettant au médecin de tester certaines caractéristiques auditives de ses patients. Afin de réaliser de tels systèmes comportant plusieurs plans mémoires, il faut apporter une modification supplémentaire au bloc de contrôle 5. Il faut placer un multiplexeur 42 analogique à l'entrée et un démultiplexeur 43 à la sortie des plans mémoires 13 qui devront posséder plus ou moins de voies suivant le nombre de plans de mémoire 13 disponibles sur le dispositif .1. Ce multiplexage sélectionnant le plan mémoire choisi sera choisi par l'utilisateur à l'enregistrement et à la diffusion au moyen de commutateurs par exemple constituant la commande extérîeur#44. Un exemple de réalisation pour un ensemble de 4 plans mémoire est représenté à la figure 17. Il est à remarquer que l'impulsion d'écriture doit être acheminée sur le plan mémoire sélectionné, c'est pourquoi on note la présence de la ligne WE mémoire issue du circuit de sélection enregistrement lecture de la figure 11, à l'entrée du multiplexeur 42. Les circuits multiplexeurs et démultiplexeurs seront notamment choisis parmi les circuits commercialisés sous les référ#nces MC 14052. Un seul système de multiplexage d'adresses peut piloter ~~l'ensemble des plans mémoires 13 qui fonctionneront ainsi en parallèle du point de vue de l'adressage mémoire, mais un seul est en liaison avec le filtre d'entrée, et les filtres de sortie par l'intermédiaire des multiplexeurs de voies 42 et 43. Le dispositif électronique de mémorisation et de constitution de signaux audio de la présente invention tel qu'il vient d'être décrit trouvera notamment ses applications parmi celles mentionnées au début de la présente demande. - En particulier, un dispositif électronique comportant l'ensemble des circuits et un plan mémoire qui permettra de: - retarder un signal audio provenant d'une émission radio pour lui permettre de terminer son programme avant de relayer une radio nationale, - retarder un signal audio dans une régie de #salle de conférence pour laisser aux auditeurs le temps de la réflexion et de la décision avant d'enregistrer des notes sur un magnétophone, - équiper des systèmes d'enregistrement portables ou non pour prendre des notes enregistrées au moyen d'un magnétophone par exemple, - équiper des enregistreurs téléphoniques pour prises de note téléphonique. Dans le cas d'utilisation du dispositif de la présente invention pour des diffusions différées de messages pré-enregistrés, le dispositif comportera certains ou tous les circuits parmi ceux qui ont été décrits pour s'appliquer dans les cas suivants: - messageries vocales pour des raisons téléphoniques internes, - diffusion de messages publicitaires dans des lieux publics, - diffusion d'informations durables mais non définitives dans certains lieux publics, Il est à remarquer que le dispositiT--electronique de la présente invention peut également équiper des systèmes de surveillance sonore équipant des lieux à risque tels que notamment des banques, bijouteries ou autres établissements. Dans ce cas, le dispositif de mémorisation et de restitution permettra d'avoir un enregistrement antérieur au déclenchement d'un incident. D'autres applications spéciales pourraient etre envisagées sans pour autant sortir du cadre de la présente invention en utilisant un dispositif électronique dont certains circuits comporteraient des modifications en vue de leur adaptation. Ce pourrait être notamment le cas de: - réalisations ~de chambre d'échos comportant plusieurs décodeurs et filtres de sortie 6 permettant l'obtention de plusieurs retards différents - diffusion de messages immuables pour les bornes d'information touristiques; dans ce cas, le plan mémoire de la mémoire tampon 4 sera de préférence construit avec des mémoires mortes pré-programmées, le dispositif ne comportant pas de circuits codeurs d'entrée 3. Naturellement, d'autres mises en oeuvre de la présente invention à la portée de l Homme de l Art, pourraient être envisagées sans pour autant sortir du cadre de celle-ci REVENDICATIONS 1. Dispositif électronique (1 > de mémorisation de signaux audio, tels que-notamment mais non exclusivement la parole, et de restitution audible commandée, retardée ou différée, des signaux mémorisés, permettant notamment d'enregistrer des séquences temporaires de tels signaux captés par un microphone (2) lors de l'émission de ces signaux audio et, selon la commande de l'utilisateur, de lire ces séquences enregistrées afin de les écouter en différé ou de les transférer dans une mémoire de masse d'une façon retardée, caractérisé par le fait qu'il comprend au moins:: - un circuit codeur d'entrée (3) pour convertir les signaux analogiques captés par le microphone (2 > en signaux numériques correspondant, - une mémoire tampon (4) dans l'espace de laquelle sont stockées les informations numériques fournies par le circuit codeur d'entrée (3), - un bloc de contrôle (5) assurant le pilotage du dispositif (1) et permettant en outre d'adresser l'espace mémoire puis d'écrire ou de lire dans la mémoire (4), - un circuit décodeur de sortie (6) pour reconvertir les signaux numériques en signaux analogiques qui fournit, selon la commande (7) de l'utilisateur, un signal audio (8) apte à etre perçu en différé ou à être enregistré retardé dans une mémoire de masse indépendante. 2. Dispositif électronique de mémorisation et de restitution de signaux audio. selon la revendication 1. caractérisé par le fait que le circuit codeur d'entrée (3) est constitué par un circuit codeur (11) fonctionnant suivant le principe de la modulation delta à pente continûment variable précédé par un filtre passe-bas d'entrée (12). 3. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 2, caractérisé par le fait que le filtre passe-bas d'entrée (12) présente une bande passante adaptée à la bande passante du circuit codeur (11) et une structure de SALLEN-KEY du quatrième ordre, ou de CHEBYSCHEV ou de BUTTERWORTH. 4. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait que la mémoire tampon (4 > est constituée par un plan mémoire vive 13 du type matriciel avec chargement des cellules mémoire å partir d'un registre à décalage série-parallèle 15 placé å l'entrée du plan mémoire (13). 5. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 4, caractérisé par le fait que la mémoire tampon (4) comporte à la sortie du plan mémoire (13) un registre à décalage parallèle-série (16) autorisant la lecture du plan mémoire (13)sous forme parallèle. 6. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication C, caractérisé par le fait que le plan mémoire vive (13) est constitué par plusieurs blocs mémoire unitaire (14) connectés en parallèle. 7. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait que la mémoire tampon (4) est constituée par plusieurs plans mémoires (13) disposés en parallèle sélectionnables par un circuit multiplexeur (42)-démultiplexeur (43) placés à l'entrée et à la sortie des plans mémoires (13). 8. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait que le bloc de contrôle (5) comporte des moyens pour gérer la séquence d'opérations pour modifier les adresses à chaque accès à la mémoire, lire le contenu de la cellule mémoire adressée, écrire les nouvelles données dans cette cellule. 9. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 8, caractérisé par le fait que les moyens pour gérer la séquence d'opérations réalisée par le bloc de contrôle (5) sont constitués par un circuit compteur d'adresses mémoire (23) ou (37) apte à balayer l'ensemble de l'espace mémoire, un circuit pilote (19) apte à positionner les mémoires dans un état tel qu'on puisse les écrire ou les lire et à assurer la synchronisation des différents constituants du dispositif (1), complétés ou non par un circuit compteur d'adresses de rafraîchissement (31) chargé de rafraîchir la mémoire en dehors des instants d'accès memoire. 10. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 9. caractérisé par le fait que le circuit compteur d'adresses mémoire (23) est constitué au moins par deux compteurs binaires (2L) et (29 > connectés en série, par un circuit de multiplexage d'adresses (26) coopérant avec les compteurs binaires (24) et (25). 11. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 9, caractérisé par le fait que le circuit pilote (19) est constitué par une mémoire morte pré-programmée, commandée par un compteur binaire (41), pour verrouiller les adresses, émettre les impulsions de commande d'écriture, commander le chargement des données, assurer le multiplexage d adresses, permettre la synchronisation des opérations présentes avec les instants d'accès à la mémoire, rafraîchir la mémoire. 12. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 9, caractérisé par le fait que le circuit (37, 38, 31) compteur d'adresses mémoire, de multiplexage et, de rafraîchissement, est constitué au moins par un compteur d'adresses mémoire (37), composé de compteurs binaires (29, 30) coopérant avec le circuit d'horloge (10), et par un circuit compteur d'adresses de rafraichissement (31). 13. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait que le circuit décodeur de sortie (6) est constitué par un circuit décodeur (20) fonctionnant sur le principe de la modulation delta à pente continùment variable et adapté au codeur d'entrée (11) suivi d'un filtre passe-bas de sortie (21). 14. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 13, caractérisé par le fait que le filtre passe-bas de sortie (21) présente une bande passante adaptée au décodeur (20) et une structure SALLEN-KEY du quatrième ordre, ou encore de BUTTERWORTH, précédé ou non d'un étage intégrateur (22) destiné à mettre en forme les signaux délivrés par le décodeur (20). 15. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait qu'il comporte un circuit d'horloge de synchronisation (10) pour échantillonner le signal analogique audio d'entrée, piloter le système d'adresses mémoire et cadencer les séquences d'opérations à réaliser lors des accès memoire. 16. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 4, caractérisé par le fait que le circuit d'horloge (10 > comporte deux horloges, l'une à fréquence variable pour l'échantillonnage du signal et le pilotage des adresses, l'autre à fréquence fixe déterminant la durée des séquences d'opérations lors des accès mémoire, ces deux horloges étant synchronisées entre elles. 17. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 16, caractérisé par le fait que la durée de l'exploration de l'espace mémoire est comprise entre 5 et 20 secondes avec une capacité mémoire voisine de 600 K bits, la fréquence de la première horloge étant de l'ordre de 100 à 420 KHz, celle de la deuxième horloge étant de l'ordre de 2,5 à S MHz. 18. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait qu'il comporte en outre un circuit de sélection autorisant le choix par l'opérateur entre l'enregistrement retardé et l'arrêt de l'enregistrement. 19. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait qu'il comporte en outre un circuit de détection (36) de passage par zéro du compteur d'adresses (23) ou (37) pour bloquer l'enregistrement dés que la mémoire [ 4) est remplie ou arrêter la diffusion de la séquence enregistrée à la fin de celle-ci. 20. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait qu'il comporte un circuit d'interface de sortie 191 placé en aval du circuit décodeur de sortie (6) apte å amplifier les signaux audio restitués 18) à un niveau sonore convenable pour une écoute différée de la séquence enregistrée par les utilisateurs etlou apte å adapter les signaux audio (8) en vue de les transférer dans une mémoire de masse. 21. Dispositif électronique de mémorisation et de restitution de signaux audio, selon la revendication 1, caractérisé par le fait que la mémoire tampon (4) est constitué par un plan mémoire morte pré-programmée