FR 2578069 A1 19860829 FR 8602507 A 19860224 La présente invention concerne un dispositif de détection du renouvellement d'instructions destiné â un système de traitement de l'information ou de données en combinaison avec un dispositif de pré-extraction d'instructions dans la détection du renouvellement d'une instruction prd- extraite. Un système de traitement de l'in4Ormation comporte généralement un dispositif de pré-extraction d'instructions. On connatt dans l'art divers dispositifs de préextraction d'instructions. Par exemple, un dispositif de préextraction d'instructions est divulgué dans la demande de brevet des Etats Unis d'Amérique No 552.233 déposée le 16 novembre 1983, aux noms de Syuichi Hanatani et collaborateurs, sur la base de la demande de brevet japonais N9201550 (1982 [ ét d'autres demandes de base de brevets japonais. Le dispositif de pré-extraction d'instructions décrit par Hanatani et collaborateurs, peut fonctionner avec un retard le plus court possible lorsqu'une instruction de branchement indique qu'une instruction pré-extraite et suivant l'instruction de branchement dans un train d'instructions ne doit pas être exécutée mais doit être changée en instruction d'un train différent d'instructions. Un dispositif à mémoire du système de traitement de l'information peut être constitué d'une antémémoire en plus d'une mémoire principale. Quel que soit le débit, un compteur d'adresses d'instructions procède à un comptage jusqu'à fournir une adresse d'instruction à la fois. Une multitude d'instructions sont successivement pré-extraites de telles adresses d'instructions du dispositif a mémoire et stockées dans un tampon d'instruction comme file d'attente d'une instruction pré-extraite la plus ancienne par l'intermédiaire d'une instruction pré-extraite la plus récente. Alors que l'instruction pré-extraite la plus ancienne est exécutée à titre d'instruction courante, une nouvelle instruction est pré-extraite et chargée dans le tampon d'instructions à titre de nouvelle instruction pré-extraite la plus récente. La file d'attente peut comprendre une instruction de stockage destinée à être utilisée dans le renouvellement ou la ré-écriture d'une instruction particulière qui est pré-extraite dans une adresse particulière du dispositif à mémoire ultérieurement à l'instruction de stockage. L'instruction de stockage spécifie l'adresse particulière à titre d'adresse de stockage et est utilisée pour remplacer l'instruction particulière par une instruction différente à titre d'instruction renouvelée à l'adresse de stockage du dispositif à mémoire. Dans la mesure ou l'instruction renou velée doit être utilisée à la place de l'instruction particulière, l'instruction particulière doit être mise au rebut. Plus précisément, l'exécution de l'instruction particulière doit être supprimée. Quand au moins une instruction suit l'instruction particulière dans la file d'attente à titre d'instruction suivante, de telles instructions suivantes doivent également être mises au rebut. Au contraire, les instructions renouvelées et les instructions suivantes doivent être ré-extraites ou extraites de nouveau.Il est par conséquent nécessaire de détecter le renouvellement d'une instruction déjà pré-extraite. Selon une manière qui sera décrite ultérieurement, un dispositif classique de détection du renouvellement d'instructions procède à la détection du renouvellement bien trop tôt avant le renouvellement. Chaque instruction doit par conséquent être ré-extraite, qui est pré-extraite plus tard que l'instruction de stockage et plus tst que l'instruction particuikière. Cela dégrade le fonctionnement du système de pré-extraction d'instructions. Lorsqu'une instruction de branchement est utilisée dans l'appel d'un sous-programme, il se produit souvent qu'une zone de paramètres suive l'instruction de branchement et que les paramètres. soient calculés en conformité avec une instruction précédant l'instruction de branchement et soient chargés dans la zone de paramètres par une instruction de stockage qui est pré-extraite juste avant l'instruction utilisée dans le ealcul des paramètres. L'instauration des paramètres est détectée comme renouvellement d'une instruction. Le dispositif classique de de- tection du renouvellement d'une instruction détériore par conséquent le fonctionnement du système de traitement de l'information chaque fois qu'un sous-programme est appelé. On notera à cet égard qu'une telle zone de paramètres doit être considérée ici comme une instruction. Un objet de la présente invention est par conséquent un dispositif de détection du renouvellement d'instructions qui provoque une détérioration du fonctionnement d'un système de traitement de l'information moins importante qu'un dispositif classique. Un autre objet de la présente invention est un dispositif de détection du renouvellement d'instructions du type décrit qui produit un signal de détection du renouvellement d'instructions aussitôt avant le renouvellement. Un autre objet de la présente invention est un dispositif de détection du renouvellement d'instructions du type décrit qui produit le signal de détection du renouvellement d'instructions aussitôt avant l'exécution d'une instruction particulière qui doit être renouvelée. D'autres objets de la présente invention appa- rairont au fur et à mesure du déroulement de la description. Un dispositif de pré-extraction d'instructions, auquel la présente invention peut s'appliquer, est destiné à être utilisé dans un système de traitement de l'information dans la détection du renouvellement d'une instruction particulière qui est pré-extraite à partir d'une adresse particulière comme l'une d'instructions successivement préextraites, ou le renouvellement est exécuté en réponse à une instruction de stockage qui spécifie l'adresse particulière à titre d'adresse de stockage et est pré-extraite antérieurement à l'instruction particulière Le dispositif de détection de renouvellement d'une instruction comporte un registre d'adresses de stockage dans lequel l'adresse de stockage est chargée lorsque l'instruction de stockage est exécutée, et un tampon d'adresses ultérieures suivantes dans lequel une adresse ultérieure suivante est chargée lorsqu'une instruction courante est exécutée, cette adresse ultérieure suivante étant une adresse d'insruction d'une instruction ultérieure suivante qui doit être exécutée à la suite de l'instruction courante. Selon la présente invention, le dispositif de détection du renouvellement d'instructions est caractérisé par un moyen de comparaison pour procéder à la comparaison de l'adresse de stockage chargée dans le registre d'adresses de stockage avec l'adresse ultérieure suivante chargée dans le tampon d'adresses ulterieures suivantes pour produire un signal de détection du renouvellement d'une instruction lorsque l'instruction particulière devient l'instruction ultérieure suivante. La présente invention sera bien comprise lors de la description suivante faite en liaison avec les dessins ci-joints dans lesquels Les figures 1 (a) et 1 (b) représentent ensemble un schéma sous forme de blocs d'un système de traitement de l'information qui comprend un dispositif de détection du renouvellement d'instructions La figure 2 est un schéma sous forme de blocs d'une unité d'exécution utilisée dans le système de traitement de l'information de la figure 1 ; ; La figure 3 est un schéma sous forme de blocs d'un dispositif de détection du renouvellement d'instructions qui présente une structure correspondant à un mode de reali- sation de la présente invention et est destiné à être utilise dans le système de traitement de l'information illustré en figure 1 La figure 4 est un diagramme de temps permettant de décrire les opérations de pré-extraction d'une instruction et d'exécution d'une instruction pré-extraite en#gé- néral, s'agissant du système de traitement de l'information de la figure 1 La figure 5 est un diagramme de temps permettant de décrire dans ses grandes lignes l'exécution d'une instruction de stockage dans le système de traitement de l'information représenté en figure 1 La figure 6 est un diagramme de temps permettant de décrire l'exécution de quatre instructions successivement pré-extraites dans: le système de traitement de l'information qui comprend le dispositif de détection du renouvellement. d'instructions illustré en figure 3 La figure 7 est un diagramme de temps permettant de décrire l'exécution de plusieurs instructions dans le système de traitement de l'information qui présente la structure représentée en figure 1 et comporte un dispositif classique de détection du renouvellement d'instructions; et La figure 8 est un diagramme de temps permettant de décrire l'exécution des instructions mentionnées en liaison avec la figure 7 dans le système de traitement de l'informqtion qui comporte le dispositif de détection du renouvellement d'instructions décrit en figure 3. En liaison avec les figures 1 (a) et 1 (b), un système de traitement de l'information ou-de traitement de données sera brièvement décrit tout d'abord de manière à faciliter la compréhension du dispositif de détection de renouvellement d'instructions selon la présente invention. Le système de traitement d'instructions comprend un dispositif de pré-extraction d'instructions. Le dispositif de détection du renouvellement d'instructions est destiné à être utilisé en combinaison avec le dispositif de préextraction d'instructions. Le système de traitement de l'information comprend une mémoire centrale 11 et un système central de traitement ou d'exécution d'un programme, qui comporte une antémémoire 12. Comme cela est connu dans l'art, l'antémé- moire 12 sert à conserver une copie d'une partie des en trées qui sont maintenues dans la mémoire centrale 11. Si nécessaire, on se reportera, s'agissant d'une telle antémémoire, au brevet des Etats Unis d'Amérique No 3 670 307. On supposera dans ce qui suit que chaque entrée est un mot d'instruction à octet ou opérande. Chaque mot d'instruction est généralement constitué d'une multitude d'instructions qui peuvent avoir des longueurs différentes. On supposera en outre que le système central de traitement peut fonctionner sous commande d'un pipeline à cinq étages de la manière qui sera décrite ultérieurement. Les cinq étages de la commande de pipeline sont un stade ou cycle de calcul d'adresse , un stade de traduction d'adresse, un stade #'accès à l'antémémoïre, un stade d'exécution et un stade de stockage ou d'écriture. Le stade de calcul d'adresse, le stade de traduction d'adresse, et le stade d'accès à l'antémémoire sont également exécutés pendant la pré-extraction de chaque mot d'instruction. Dans le stade de calcul d'adresse de la préextraction, une adresse d'instruction est instaurée ou stockée dans un compteur d'instructions d'extraction 13 à titre d'adresse d'instruction d'extraction d'une manière qui apparaitra clairement au fur et à mesure de la description. Dans l'exemple illustré, le compteur 13 d'instructions d'extraction conserve deux adresses d'instructions d'extraction à la fois pour les mots d'instruction qui doivent être pré-extraits de deux trains d'instructions sous forme de deux mots d'instruction pré-extraits. Les mots d'instruction de l'un des deux trains d'instructions sont successivement pré-extraits pour les stades d'exécution dessmots respectifs d'instruction pré-extraits. Le train d'instructions en considération est par conséquent un train d'instructions en cours. Les instructions de l'autre train appartiennent à un branchement du train d'instructions en cours. Les mots d'instruction du branchement sont également pré-extraits de manière à obtenir une vitesse de fonctionnement élevée pour de telles instructions de branchement.Quel que soit le débit, l'adresse de l'instruction d'extraction est pour un mot d'instruction d'extraction qui doit être extrait de l'antémemoire 11 à titre de l'un des mots d'instruction préextraits. Pour le compteur 13 d'instructions d'extraction, chaque adresse d'instruction est donnée à titre d'adresse virtuelle d'instruction. Dans le stade de calcul d'adresse de la préextraction, un processus de pré-extraction d'instruction commence pour un mot d'instruction d'extraction. Une unité 16 de commande de pré-extraction délivre une demande d'accès en mémoire à titre de demande de lecture d'instruction à une unité 17 de commande d'antémémoire. La demande de lecture d'instruction spécifie l'une des deux adresses d'instruction d'extraction chargées dans le compteur 13 d'instructions d'extraction. Lorsque la demande de lecture d'instruction est reçue par l'unité 17, l'unité 16 est informée de ce fait et déplace l'adresse d'instruction d'extraction pour la faire passer du compteur 13 à un registre 18 d'adresses virtuelles.Ensuite, l'unité 16 fait renouveler ou mettre à jour par un compteur supplémentaire 19 le compteur 13 d'instructions d'extraction à une nouvelle adresse d'instruction d'un mot d'instruction qui suit immédiatement le mot d'instruction d'extraction dans le train d'instructions en cours à titre de mot d'instruction suivant. Dans le stade. de traduction d'adresse de la préextraction, l'unité 17 de commande d'antémémoire fait en sorte que le registre 18 d'adresses virtuelles envoie l'adresse d'instruction virtuelle du mot d'instruction d'extraction à un tampon 21 de traduction d'adresses. Le cas échéant, on se reportera, s'agissant d'un tampon de traduction d'adresses, au brevet des Etats Unis d'Amérique No 3 761 881. Le tampon 21 produit une adresse d'instruction réelle ou physique du mot d'instruction d'extraction. L'adresse d'instruction réelle est chargée dans un registre 22 d'adresses réelles. L'antémémoire 12 est accédée par l'adresse d'instruction réelle chargée dans le registre 22 d'adresses réelles de manière à fournir le mot d'instruction d'extraction à un tampon d'instructions 23. En correspondance avec le compteur 13 d'instructions d'extraction, le tampon 23 a une capacité de mémoire pour deux files d'attente de mots d'instruction qui sont pré-extraits dans les deux trains d'instructions successivement au titre des mots d'instruc tion pré-extraits, chaque file étant constituée de quatre mots d'instruction pré-extraits. Lorsque le tampon d'instructions 23 ne conserve que trois ou moins mots d'instruction pre-extraits pour llun des deux trains d'instructions de manière à avoir de la place pour au moins un mot d'instruction du train d'instructions en considération, l'unité 16 de commande de pré-extraction produit une autre demande de lecture d'instruction pour un mot d'instruction du train d'instructions en question de manière à faire en sorte que le compteur 13 d'instructions d'extraction envoie l'adresse d'instruction suivante au registre 18 d'adresses virtuelles. Le mot d'instruction suivant est pré-extrait et stocké dans le tampon d'instructions 23 à titre de nouvel élément de la file d'attente pour ce train d'instructions.L'élément de la file qui est stocké comme étant le plus vieux dans le tampon d'instruction 23 à un instant donné sera appelé mot d'instruction le plus ancien Le nouvel élément de la file sera appelé mot d'instruction le plus récent. Selon les circonstances, le mot d'instruction d'extraction n'est pas stocké au préalable dans l'antdmemoi- re 12. Dans ce cas, l'adresse réelle d'instruction est dé- livrée par le registre 22 d'adresses réelles à un registre d'adresses 24 de la mémoire centrale. En réponse à l'adresse réelle chargée dans le registre 24 soit pour un mot d'instruction soit pour un operande,la mémoire centrale 11 envoie un bloc d'entrées à un registre 25 de données d'écriture. Une entrée de tête à octet du bloc est stockée à partir du registre 25 dans l'antémémoire 12 en conformité avec l'adresse réelle chargée dans le registre 22 d'adresses réelles. Lorsque l'adresse réelle d'instruction est chargée dans le registre 22, l'antemémoìre 12 produit l'entrée de tête à titre de mot d'instruction d'extraction. Lors de L'exécution d'un mot d'instruction, le tampon d'instructions 23.délivre le mot d'instructions le plus ancien à titre de mot d'instruction d'exécution à un premier registre d'instructions 26. Le mot d'instruction d'exécution est chargé dans le registre d'instructions 26. Lorsque le tampon d'instructions 23 est vide, pour le train d'instructions en cours, le mot d'instruction d'extraction peut être chargé non seulement dans le tampon d'instructions 23 mais également dans le registre d'instructions 26 directement à partir de l'antémémoire 12. Un décodeur 27 décode le mot d'instruction d'exécution chargé dans le registre d'instructions 26 pour que l'unité 16 de commande de pré-extraction commande un additionneur d'adresses 28 qui calcule une adresse virtuelle d'opérande. A cet effet, l'additionneur 28 utilise le mot d'instruction d'exécution stocké dans le registre d'instructions 26 et les données qui sont lues dans un registre générale 31 et un registre de base 32 en conformité avec le mot d'instruction d'exécution chargé dans le registre d'instructions 26. Le fonctionnement de l'additionneur d'adresses 28 sera brièvement décrit ultérieurement. Dans le stade de calcul d'adresse de la commande de pipeline, l'unité 16 de commande de pré-extraction délivre une demande de lecture d'opérande à l'unité 17 de commande d'antémémoire. Lors de la réception de la demande de lecture d'opérande, l'unité 17 fait en sorte que l'additionneur d'adresses 28 délivre l'adresse virtuelle d'opérande au registre 18 d'adresses virtuelles. Simultanément, le mot d'instruction d'exécution est chargé dans un second registre d'instructions 33 à partir du premier registre d'instructions 26. L'adresse virtuelle d'opérande est en outre chargée dans un registre d'adresses d'opérande 34 à partir de l'additionneur d'adresses 28. Dans le stade de traduction d'adresse de la commande de pipeline, l'unité 17 de commande d'antémémoire fait en sorte que le registre d'adresses virtuelles 18 envoie l'adresse virtuelle d'opérande au tampon 21 de traduction d'adresse. Une adresse réelle d'opérande est produite à partir du tampon 21 et chargé dans le registre 22 d'adresses réelles. Simultanément, le mot d'instruction d'exécution est chargé dans une pile d'instructions 36 partir du second registre d'instructions 33. L'adresse virtuelle d'opérande est chargée dans une pile d'adresses d'opérande 37 à partir du registre 34 d'adresses d'opérande. Chaque pile d'instructions et d'adresses 36 et 37 est une pile "premier entré - premier sorti " pour quatre mots à octet. Dans le stade d'accès à l'antémémoire de la commande de pipeline, l'antémémoire 12 est accédée par l'adresse réelle d'opérande chargée dans le registre 22 d'adresses réelles. L'antémémoire 12 délivre directement l'opérande à une unité d'exécution 38. Les mots d'instruction sont successivement fournis par la pile d'instructions 36 à une unité 39 de commande d'exécution qui sert la commande de l'unité d'exécution 38 en conformité avec chaque mot d'instruction provenant de la pile d'instructions 36 sous forme de mot d'instruction courante. En liaison temporairement avec la figure 2, l'unité d'exécution 38 sert à effectuer le stade d'exécution pour le mot d'instruction courante et comprend des premier et second registres d'opérandes 41 et 42. Le premier registre d'opérandes 41 sert-à stocker une adresse virtuelle d'opérande qui est envoyée par la pile 37 d'adresses d'opérande pour le mot d'instruction courante. Le second registre d'opérandes 42 sert au stockage d'une donnée lue dans le registre de base 32 de la manière connue. Chaque premier et second registre d'opérande 41 et 42 sert en outre au stockage d'un opérande produit à partir de l'antememoire 12 pour le mot d'instruction courante ou soit une donnée lue dans le registre général 31 en conformité avec le mot d'instruction courante, soit le résultat d'une exécution stocké dans un registre de données de résultats 43 de la manière qui sera décrite maintenant. En figure 2, un additionneur 44 et un registre à décalage 45 servent à exécuter un calcul en conformité avec le mot d'instruction courante sur des données fournies par les premier et second registres d'opérande 41 et 42. Le résultat du calcul est stocké à titre de résultat de 1'exé cution dans le registre 43 de données de résultats à partir de l'additionneur 44 ou du registre à décalage 45. Le mot d'instruction courante est exécuté de cette manière avec les instructions du mot d'instruction courante successivement traitées. L'instruction en cours de traitement sera appelée une instruction courante. De nouveau en liaison avec les fi#gures 1 (a) et 1 (b), le stade de stockage suit le stade d'exécution. Le résultat de l'exécution est envoyé du registre 43 de données de résultats de la figure 2 et stocké dans le registre 25 de données d'écriture, le registre général 31 ou le registre de base 32. Le résultat stocké dans le registre 25 de données d'écriture est généralement stocké dans l'antémémoire 12. Suivant le cas, le résultat est stocké à partir du registre 25 dans la mémoire centrale 11 par l'intermédiaire d'un registre 49 de données de mémoire centrale d'une manière qui sera décrite ultérieurement. Dans le système central de traitement, le dispositif de détection du renouvellement d'instructions comprend un registre d'adresses d'instruction 61 dans lequel l'adresse virtuelle d'instruction est chargée à partir du compteur 13 d'instructions d'extraction simultanément au stockage de l'adresse d'instruction virtuelle dans le registre 18 d'adresses virtuelles. Un registre 62 d'adresses de stockage sert au stockage de l'adresse virtuelle d'opérande qui est en voyée par la pile 37 d'adresses d'opérande lorsqu'une instruction de stockage est exécutée à titre d'instruction courante suivant une manière qui apparaitra ultérieurement plus clairement. Pour chaque instruction de stockage, l'adresse virtuelle d'opérande donne une adresse de stockage à laquelle une donnée doit être stockée dans l'antémémoire 12 et/ou dans la mémoire centrale 11.L'adresse de stockage est chargée dans le registre 62 d'adresses de stockage simultanément au stockage dans le registre 18 d'adresses virtuelles. Dans le dispositif de détection du renouvellement d'instructions, les registres 61 et 62 d'adresses d'instruction et d'adresses de stockage sont couplés à une unité 63 de comparaison de stockage d'instructions qui détecte le renouvellement d'une instruction déjà pré-extraite comme on le décrira ci-après. Lors de la détection du renouvellement, l'unité 63 informe de la détection l'unité 39 de commande d'exécution. L'unité d'exécution 38 est commandée par l'unité 39 de commande d'exécution de manière à renouveler ou ré-écrire le mot d'instruction déjà pré-extrait. Suivant la manière décrite ci-dessus, le mot d'instruction déjà pré-extrait peut être une zone de paramètres selon le cas. En liaison maintenant avec la figure 3, le dispositif de détection du renouvellement d'instructions comprend les registres 61 et 62 d'adresses d'instruction et de stockage et l'unité de comparaison de stockage d'instructions qui est décrite ci-dessus en utilisant la refe- rence 63. Chaque fois que l'unité 17 de commande de l'antémémoire de la figure l reçoit une demande de lecture d'instruction, l'unité 17 voit l'adresse virtuelle d'instruction chargée à partir du compteur 13 d'instructions d'extraction (figure l(å) ) dans le registre 18 d'adresses virtuelles (figure 1 (a) ) et dans le registre 61 d'adresses d'instruction (figures 1 (a) et 3) selon la manière décrite ci-dessus. Comme dans un dispositif classique de détection du renouvellement d'instructions, l'unité de comparaison du stockage d'instructions comprend des premier et second tampons d'adresses 66 et 67. Comme le compteur 13 d'instructions d'extraction et le tampon d'instructions 23 de la figure 1 (a), chacun des premier et second tampons 66 et 67 est destiné à deux trains d'instructions. Selon les circonstances, les premier et second tampons 66 et 67 sont désignés alternativement comme tampon d'adresse ultérieure suivante et comme tampon d'adresse de stockage. Cela est dfl au fait que le premier tampon 66 conserve, comme on va le décrire, une adresse virtuelle d'instruction à titre d'adresse ultérieure suivante pour une instruction ultérieure suivante qui doit être exécutée à la suite de chaque instruction courante. une à la fois.Suivant une façon qui sera décrite ultérieurement, le tampon 67 conserve une adresse de stockage pour chaque instruction de stockage selon la présente invention. En liaison avec la figure 4,en plus des figures 1 (a) et 1 (b) et de la figure 3, l'attention est attirée sur seulement l'un des deux trains d'instructions pour le moment. Cela simplement pour rendre la description plus courte. Les cycles machine zéro à huit sont indiqués sur une première ligne ou ligne supérieure en figure 4 par les chiffres 0 à 8. Dans le premier cycle machine, une adresse d'instruction spécifique "A" d'un mot d'instruction spEci- fique est chargée dans le compteur 13 d'instructions d'extraction selon la manière décrite dans la seconde#'.ligne suivant la ligne supérieure. Le mot d'instruction spécifique est, lors de l'exécution initiale d'un programme, un mot d'instruction qui doit être pré-extrait en réponse à l'actionnement initial à partir de l'extérieur de l'unité 39 de commande d'exécution . En variante, le mot d'instruction spécifique est un mot d'instruction qui apparaît le plus en avant dans un branchement comme mot de destination de branchement ou mot d'instruction cible. Bien que désigné de la même manière, le mot d'instruction spécifique est différent de l'instruction particulière décrite ci-dessus. On supposera dans tout ce qui suit que chaque mot d'instruction est constitué de première et seconde instructions à quatre multiplets. Dans le second cycle machine, l'adresse d'instruction spécifique est chargée tant dans le registre d'adresses virtuelles 18 que dans le registre d'adresses d'instruction 61 de la manière indiquée dans les troisième et quatrième lignes à partir de la ligne supérieure. A cet instant, une adresse suivante d'instruction"A "A+ 8" est chargée dans le compteur 13 d'instructions d'extraction (seconde ligne) pour un mot d'instruction qui suit immédiatement le mot d'instruction spécifique à titre de mot d'instruction ultérieure suivante. Dans le troisième cycle machine, l'adresse d'instruction spécifique est chargée tant dans le premier que dans le second tampon d'adresses 66 et 67 de la manière décrite dans les cinquième et sixième lignes à partir de la ligne supérieure. De la manière représentée dans la septième ligne, le registre d'adresses réelles 22 reçoit à cet instant l'adresse réelle d'instruction dans laquelle l'adresse d'instruction spécifique est traduite par le tampon 21 de traduction d'adresses. Comme cela est le cas avec l'adresse d'instruction spécifique, l'adresse de l'instruction suivante est chargée dans le registre 61 d'adresses d'instruction (quatrième ligne) lors du troisième cycle machine. Dans le quatrième cycle machine, l'adresse de lF'instruction suivante est chargée dans le second tampon d'adresses 67 seulement (sixième ligne). Le premier tampon d'adresses 6 conserve l'adresse de l'instruction spécifique (cinquième ligne). Egalement dans le quatrième cycle machine, le tamponvd'instructions 23 reçoit le mot d'instruction spécifique qui est extrait de l'antémémoire 12 à titre de mot d'instruction pré-extrait et est désigné par la lettre de référence pour l'adresse d'instruction spécifique simplement pour simplifier l'illustration de la huitième ligne à partir de la ligne supérieure. Pour la commande de pipeline, le stade de calcul d'adresse, le stade de traduction d'adresse, le stade d'accès à l'antémémoire, le stade d'exécution et le stade de stockage seront appelés dans tous les figures cycle A, cycle P, cycle C, cycle E et cycle W. Bien que cela ne soit pas décrit ici , les premier et troisième cycles machine concernent le stade de calcul d'adresse, le stade de traduction d'adresse, et le stade d'accès à l'antémémoire de l'extraction du mot d'instruction spécifique. Dans le quatrième cycle machine cité ci-dessus, le stade de calcul d'adresse de la commande de pipeline est exécuté pour le mot d'instruction spécifique avec ce mot chargé dans le premier registre d'instructions 26 de la manière décrite dans la sixième ligne à partir de la ligne supérieure. Dans le cinquième cycle machine, le stade de traduction d'adresse est exécuté avec le mot d'instruction spécifique chargé dans le second registre d'instructions 33 comme décrit dans la dixième ligne à partir de la ligne supérieure. Dans le sixième cycle machine, le stade d'accès I l'antémémoire est exécuté avec-le mot d'instruction spécifique stocké dans la pile d'instructions 36 comme indiqué dans la onzième ligne à partir de la li#gne supérieure, c'està-dire l'avant dernière ligne.Dans le septieme cycle machine, le stade d'exécution est exécuté par l'unité d'exécution 38 avec le mot d'instruction spécifique utilisé en mot d'instruction courante de la manière représentée dans la douzième ligne. Dans la pratique, le mot d'instruction spécifique est exécuté individuellement pour les première et seconde instructions avec chaque instruction soumise à la commande de pipeline à cinq stades. Entre autres, le résultat de l'exécution donne la longueur de la première instruction lorsque cette première instruction est exécutée à titre d'instruction courante. D'une manière similaire, la longueur de la seconde instruction est donnée lorsque cette instruction est exécutée. Un additionneur 68 (figure 3) sert à additionner la longueur d'instruction à l'adresse spécifique d'instruction maintenue dans le premier tampon d'adresses 66 de manière à fournir une adresse ultérieure suivante d'une instruction ultérieure suivante qui doit être exécutée à la suite de l'instruction courante. Lorsque la première instruction est exécutée, l'adresse ultérieure suivante est une adresse d'instruction de la seconde instruction.Lorsque la seconde instruction. est exécutée, l'adresse ultérieure suivante est une adresse d'exécution du mot d'instruction ultérieur suivant, c'est-à-dire l'adresse d'instruction suivante citée cidessus. La longueur de l'instruction est representée symboliquement par "+1" en figure 3* Dans le septième cycle machine de la figure 4, la première instruction est soumise au stade #d'exécution (dernière ligne). En d'autres termes, la première instruction est l'instruction courante.Dans le huitième cycle machine, l'adresse d'instruction spécifique est changée dans le premier tampon d'adresses 66 (cinquième ligne) en adresse ultérieure suivante, à savoir dans le cas présent en " A + 4 ". Incidemment, l A + 8 " représente l'adresse d'instruction suivante et l'adresse ultérieure suivante lorsque le mot d'instruction spécifique et sa seconde instruction sont exécutés,respectivement. En liaison avec la figure 5 en plus des figures 1 (a) et 1 (b) et de la figure 2, seul un train d'instructions sera pris en considération en liaison avec une instruction de stockage grace à laquelle une donnée de stockage doit être stockée dans la mémoire centrale 11. Les cycles machines zéro huit sont indiqués en figure 5, dans la première ligne ou la ligne supérieure. Le stade de calcul d'adresse pour le stade de stockage de la commande de pipeline est exécuté pour l'instruction de stockage dans les premier à cinquième cycles machine de la manière indiquée dans la seconde ligne et sera expliqué dans ce qui suit. Dans le stade de calcul d'adresse du premier cycle machine, l'adresse virtuelle d'opérande est calculée comme adresse de stockage par le tampon d'adresses 28. Dans la manière indiquée en troisième ligne, l'adresse de stockage est chargée dans le registre 3t d'adresses d'opérande dans le second cycle machine. Le stade de traduction d'adresse (seconde ligne) est effectué dans le second cycle machine. Comme décrit enquatrième ligne, l'adresse de stockage est déplacée à la pile 37 d'adresses d'opérande et y est maintenue à partir du troisième cycle machine et au-delà. Le stade d'accès à l'antémémoire (seconde ligne) est exécuté dans le troisième cycle machine. Dans le stade d'exécution (seconde ligne) du quatrième cycle machine, l'unité 39 de commande d'exécution fournit à l'unité 17 de commande d'antémémoire une-demande de stockage comme indiqué dans la cinquième ligne. L'unité 17 informe l'unité 39 de commande d'exécution de la réception de la demande de stockage. Lors de la réception de la demande de stockage, l'unité 17 fait en sorte que la pile 37 d'adresses d'opérande produise l'adresse de stockage. Selon la manière décrite dans le cinquième cycle machine en sixième et septième lignes, l'adresse de stockage est chargée dans le registre d'adresses virtuelles 18 et dans le registre d'adresses de stockage 62, Comme représenté dans la huitième ligne , l'adresse virtuelle de stockage est traduite en adresse réelle de stockage dans le sixième cycle machine et chargée dans le registre 22 d'adresses réelles. Comme décrit dans la neuvième ligne, l'adresse réelle de stockage est transmise au registre 24 d'adresses de la mémoire centrale dans le septième cycle machine. Dans le stade d'exécution (seconde ligne) du quatrième cycle machine, l'unité 39 de commande d'exécution charge une donnée du registre général 31 dans le premier registre d'opérandes 41 comme donnée de stockage, tel que cela est indiqué en dixième ligne. Dans le cinquième cycle machine, l'unité 17 de commande d'antémémoire transmet la donnée de stockage au registre 43 de données de résultats de la manière indiquée dans la onzième ligne. Dans le sixième cycle machine, l'unité 17 transmet la donnée de stockage au registre 25 de données d'écriture comme indiqué en onzième ligne.Dans le septième cycle machine, la donnée de stockage est stockée dans l'antémémoire 12 à l'adresse réelle de stockage chargée dans le registre 22 d'adresses réelles et transmise du registre 25 de données d'écriture au registre 49 de données de mémoire centrale 49, comme indiqué en treizième ligne. La donnée de stockage est stockée dans la mémoire centrale 11 à l'adresse réelle de stockage chargée dans le re#gistre 24 d'adresses de mémoire centrale. Dans le stade de stockage (seconde ligne) où l'instruction de stockage est soumise au quatrième cycle machine, l'unité 63 de comparaison de stockage d'instructions (figure 1 (a) exécute une comparaison de stockage de la manière décrite dans la quatorzième ligne. La comparaison du stockage sert à contrôler Si oui ou non l'adresse de stockage se trouve dans une plage d'adresses d'instructions dejà pré-extraites qui vont de l'instruction ultérieure suivante à l'instruction pré-extraite la plus ancienne, c'est-à-dire l'instruction comprenant la dernière dans le mot d'instruction le plus récent défini ci-dessus. De nouveau en liaison avec la figure 3, la comparai son de stockage est exécutée par des premier et second comparateurs 71 et 72 . Le premier comparateur 71 compare l'adresse de stockage du registre 62 d'adresses de stockage à l'adresse d'instruction conservée dans le premier tampon d'adresses 66. Le second comparateur 72 compare l'adresse de stockage à l'adresse d'instruction conservée dans le second tampon d'adresses 67. On notera à cet égard que le premier tampon 66 conserve, de la manière décrite en liàison avec la figure 4, l'adresse ultérieure suivante de l'instruction ultérieure suivante qui doit être exécutée à la suite de l'instruction courante. Le second tampon 67 conserve l'adresse 'd'instruction du mot d'instruction le plus récent.Le premier tampon d'adresses 66 conserve par conséquent une adresse d'instruction plus petitb que le second tampon 67. Dans le dispositif classique de détection du renouvellement d'instructions, le premier comparateur 71 produit un premier signal de sortie qui a un niveau logique "un" lorsque l'adresse de stockage est supérieure à l'adresse d'instruction conservée dans le premier tampon 66.Sinon, le premier signal de sortie a un niveau logique zéro. Le second comparateur 72 produit un second signal de sortie qui a les niveaux logiques un et zéro lorsque l'adresse de stockage est soit égale soit inférieure à l'adresse d'instruction conservée dans le second tampon 67 et lorsque l'adresse de stockage est supérieure à l'adresse d'instruction conservée dans le second tampon 67, respecti vement, En réponse aux premier et second signaux de sortie, une porte ET 73 produit un signal de sortie ET qui a les niveaux logiques un et zéro lorsque l'adresse de stockage se trouve dans la plage d'adresse de pré-extraction et à l'extérieur de cette plage, respectivement.Le signal de sortie ET de niveau logique un est utilisé en signal classique de détection du renouvellement d'instructions pour informer l'unité de commande d'exécution 39 (figure 1 (b) de la détection de l'adresse de stockage dans la plage d'adresses de pré-extraction. En figures 1 (a) et 1 (b), l'unité 39 de commande d'exécution répond au signal de détection du renouvellement d'instructions afin de supprimer l'exécution de l'instruction ultérieure suivante et de pré-extraire le mot d'instruction qui suit le mot d'instruction le plus récent. L'instruction ultérieure suivante n'est pas soumise au stade d'exécution. L'unité 39 de commande d'exécution fait en outre en sorte que l'unité d'exécution 38 et d'autres circuits annexes renouvellent ou réécrivent l'instruction ultérieure suivante pour donner une instruction renouvelée. L'instruction ultérieure suivante et les autres instructions déjà pré-extraites sont mises au rebut. A leur place, les instructions renouvelées et suivantes sont ré-extraites. Selon un mode de réalisation de la présente invention, le premier comparateur 71 produit un premier signal d'égalité qui a les niveaux logiques un et zéro lorsque l'adresse de stockage est égale et n'est pas égale à l'adresse ultérieure suivante couramment chargée dans le premier tampon d'adresses 66. Le signal de sortie ET de niveau logique un est utilisé dans l'instauration d'un drapeau 74 de détection du renouvellement d'instructions, qui est ré-instauré un cycle machine après le passage du signal de sortie ET au niveau logique zéro. Lorsqu'il est instauré et ré-instauré, le drapeau 74 produit un signal de drapeau ayant les niveaux logiques un et zéro. Dès que le signal de drapeau est produit avec le niveau logique un, l'adresse de stockage est chargée dans le second tampon 67 à partir du registre 62 d'adresses de stockage pour remplacer l'adresse d'instruction du mot d'instruction le plus récent. En outre, un comparateur supplémentaire 76 com pare l'adresse ultérieure suivante du premier tampon d'adresses 66 à l'adresse de stockage chargée dans le second tampon 67. Le comparateur 76 produit ainsi un second signal d'égalité qui a les niveaux logiques un et zéro lorsque l'adresse de stockage du second tampon 61 est égale et n'est pas égale à l'adresse ultérieure suivante. En réponse au signal de drapeau et au second signal d'égalité, une porte ET supplémentaire 77 produit un signal d'indication de re-extraction qui a le niveau logique 1 lorsque l'adresse de stockage se trouvait dans la plage des adresses de pre-extraction et est devenue égale à l'adresse ultérieure suivante chargée dans le premier tampon 66. Sinon, le signal d'indication de re-extraction a le niveau logique zéro. Recevant le premier signal d'égalité et le signal d'indication de re-extraction, une porte OU 78 produit un signal de détection de renouvellement d'instruction nouvelle. En liaison maintenant avec la figure 6 en plus des figures 1 (a) et (b) et de la figure 3, on décrira le fonctionnement en ce qui concerne le dispositif de détection du renouvellement d'instruction illustré en figure 3. Les cycles de machine zéro à cinq sont représentés en figure 6 dans la première ligne ou ligne du haut. On supposera comme décrit dans les seconde à cinquième lignes, qu'une instruction de stockage et des première et troisième instructions sont maintenues dans une adresse "B" d'instructions de stockage et que des première à troisième adresses d'instruction ""B + 4" , "B + 8" et "B + 12 " et que l'instruction de stockage et les première à troisième instructions sont soumises individuellement sous la commande de pipeline à cinq stades au stade de calcul d'adresse et aux autres stades. On suppose en outre que l'instruction de stockage concerne le renouvellement ou la ré-écriture de la troisième instruction pour donner une instruction renouvelée. En d'autres termes, la troisième instruction comprend l'instruction particulière définie cidessus et constitue un mot d'instruction particulière.La troisième adresse d'instruction est l'adresse de stockage qui est spécifiée par l'instruction de stockage. Pour l'instruction de stockage (second ligne), les stades de calcul d'adresse jusqu'au stade de stockage sont exécutés dans les cycles machine zéro à quatre. Comme pour la troisième instruction (cinquième ligne) qui est pré-extraite mais n'est pas soumise au stade d'exécution, les stades de calcul d'adresse jusqu'au stade dtaccès à l'antémémoire sont exécutés dans les cycles machine trois à cinq. Après substitution de la troisième instruction, l'instruction renouvelée est extraite à titre d'instruction de nouveau pré-extraite et exécutée de la manière décrite également dans la cinquième ligne et qui sera expliquée ultérieurement. Dans la manière indiquée dans la sixième ligne, le premier tampon d'adresses 66 maintient l'adresse d'instruction de stockage dans le troisième cycle machine dans lequel l'instruction de stockage (seconde'ligne) est soumise au stade d'exécution . Lorsque l'instruction de stockage est exécutée, la première adresse d'instruction remplace l'adresse d'instruction de stockage dans le quatrième cycle machine comme adresse ultérieure suivante. D'une façon similaire, la seconde' adresse d'instruction remplace à titre d'adresse ultérieure suivante dans le cinquième cycle machine, la première' adresse d'instruction.Dans le sixième cycle machine dans lequel la seconde instruction (quatrième ligne) est exécutée comme instruction courante, l'adresse ultérieure suivante devient la troisième adresse d'instruction , c'est-à-dire l'adresse de stockage. Comme représenté dans la septième ligne , le second tampon adresses 67 conserve l'adresse d'instruction du mot d'instruction le plus récent jusqu'à ce que l'adresse du mot d'instruction le plus récent soit changée en adresse de stockage selon la manière décrite ci-dessus et expliquée de nouveau dans ce qui suit, Comme décrit en huitième lign#e, le registre 62 d'adresses de stockage est chargé avec l'adresse de stockage dans le quatrième cycle machine dans lequel l'instruction de stockage (seconde signez est soumise au stade de stockage. Dans le-quatrième cycle machine dans lequel l'instruction de stockage (seconde ligne) est soumis au stade de stockage, la comparaison du stockage est exécutée comme décrit en neuvième ligne. L'adresse de stockage "B + 12 " se trouve dans la plage d'adresses de pré-extraction entre l'adresse ultérieure suivante "B + 4 " chargée dans le premier tampon d'adresses 66 (sixième ligne) à cet instant là et l'adresse du mot d'instruction le plus récent "B + 241' conservée dans le second tampon d'adresses 67 (septième ligne), toutes deux incluses . Le drapeau 74 de détection du renouvellement d'instructions est donc instauré dans le cinquième cycle machine comme indiqué en dixième ligne. Dans#le sixième cycle machine dans lequel l'adresse de stockage est chargée dans le premier tampon d'adresses 66 (sixième ligne) , l'adresse de stockage est également maintenue dans le registre #62 d'adresses de stockage (huitième ligne) et dans le second tampon d'adresses 67 (septième ligne). Chacun des premier et second signaux d'égalité a par conséquent le niveau logique un. En outre, le drapeau 74 de détection du renouvellement d'instructions (dixième ligne) est maintenu au niveau logique un. Le signal de détection du renouvellement d'instruction nouvelle reçoit le niveau logique un dans le septième cycle machine comme décrit en onzième ligne. Comme donné à titre d'exemple en douzième ligne, une adresse d'instruction " B + 32 "peut être chargée dans le compteur d'instructions d'extraction (figure 13) dans le septième cycle machine dans lequel le signal de détection de renouvellement d'instruction de niveau logique un (onzième ligne) est produit. En réponse au signal de détection du renouvellement d'instructions provenant de l'unité 39 de commande d'exécution, l'unité 16 de commande de,pré-extrac- tion charge l'adresse de stockage dans le compteur 13 d'instructions d'extraction aux cours du huitième cycle#ma- chine.De la manière décrite en cinquième ligne, 1'ins- truction renouvelée est soumise au stade de calcul d'adresse, au stade de traduction d'adresse et au stade d'accès à l'antémémoire au cours des huitième à dixième cycles machine, désignés par AI, PI et CI. L'instruction renouvelée est ensuite soumise à la commande de pipeline à cinq stades. Si l'on réexamine les figures 3 et 6, on comprendra maintenant que le dispositif de détection du renouvellement d'instructions sert à la détection du renouvellement exécuté par une instruction de stockage lors d'une instruction particulière qui est déjà pré-extraite d'une adresse particulière à titre de l'une de plusieurs instructions successivement pré-extraites. L'instruction de stockage est pré-extraite plutôt que l'instruction particulière et spécifië l'adresse particulière comme adresse de stockage pour stocker l'instruction renouvelée dans une adresse particulière ou adresse de stockage à la place de l'instruction particulière. Selon l'art antérieur, le dispositif de détection du renouvellement d'instructions comprend un registre 62 d'adresses de stockage dans lequel l'adresse de stockage est chargée lorsque l'instruction de stockage est exécutée. Les tampons d'adresses 66 et 67 servent au maintien d'une adresse ultérieure suivante et d'une adresse de pré-extraction la plus récente. L'adresse ultérieure suivante est une adresse d'instruction d'une instruction ultérieure suivante qui doit être exécutée aussitôt après chaque instruction courante. L'adresse de pré-extraction la plus récente est une adresse d'instruction d'une instruction pré-extraite la plus récente parmi les instructions successivement préextraites. Les comparateurs 71 et 72 servent à comparer l'adresse de stockage aux adresses de pré-extraction la plus récente et ultérieure suivante afin de produire un signal classique de détection du renouvellement d'instructions lorsque l'instruction de stockage n'est pas plus grande que l'adresse de pré-extraction la plus récente et est supérieure à l'adresse ultérieure suivante. Selon la présente invention, une combinaison des comparateurs 71 et 72 sert de premier agencement de comparaison afin de comparer l'adresse de stockage à l'adresse ultérieure suivante et produire un premier signal d'égalité lorsque l'adresse ultérieure suivante devient égale à l'adresse de stockage. Les tampons d'adresses 66 et 67 (67 en particulier) sont utilisés en tampon supplémentaire d'adresse dans lequel l'adresse de stockage est chargée un cycle de machine après l'exécution de l'instruction de stockage. Un second agencement de comparaison 76 est utilisé pour comparer l'adresse ultérieure suivante à l'adresse de stockage chargée dans le tampon supplémentaire 67 et pour produire un second signal d'égalité lorsque l'adresse ultérieure suivante devient égale à l'adresse de stockage.En réponse à au moins l'un des premier et second signaux d'égalité, une combinaison de circuits logiques 74, 77 et 78 produit un signal de détection de renouvellement d'instruction nouvelle s'agissant du matériel, le dispositif de détection de renouvellement d'instructions n'est mis en oeuvre qu'avec l'addition du drapeau 74 de détection du renouvellement d'instructions, du comparateur supplémentaire 76, de la porte ET supplémentaire 77 et de la porte OU 78 à un dispositif classique de détection du renouvellement d'instructions. Pour résumer, une combinaison des premier et second agencements de comparaison 71, 72 et 76 sert d'agencement unique pour comparer l'adresse de stockage du registre 62 d'adresses de stockage à l'adresse ultérieure suivante chargée dans les tampons d'adresses 66 et 67. L'agencement unique de comparaison produit le signal de détection du renouvellement d'instructions lorsque l'instruction par ticulïïère devient l'instruction ultérieure suivante. En liaison avec la figure 7 et de nouveau en liaison avec les figures 1 (a) et 1 (b) et avec la figure 3, on décrira le fonctionnement d'un dispositf classique de détection du renouvellement d'instructions s'agissant des premier et second trains d'instructions X et Y. Le premier train d'instructions X est le train d'instructions en cours. Le second train d'instructions est utilisé en sous-programme. Les cybles de machine zéro à quatre sont représentés dans la première ligne ou ligne supérieure. On supposera,dans la manière décrite dans les lignes deux à six,qu'une instruction de stockage, une pre mière instruction, une instruction de branchement inconditionnel , une seconde instruction, et une instruction de destination de branchement ou instruction cible sont maintenues dans une adresse "B" d'instruction de stockage, une adresse de première instruction "B + 4" , une-adresse d'instruction de branchement " B + 8 ", une adresse de seconde instruction " B + 12 ", et une adresse de destination de branchement du cible "C". L'instruction de stockage, la première instruction, l'instruction de branchement et la seconde instruction appartiennent au premier train d'instructions X. L'instruction cible est située le plus en avant dans le sous-programme, c'est-à-dire dans le second train d'instruttlons Y .L'instruction de stockage spécifie l'adresse de la seconde instruction en tant qu'adresse de stockage. La première instruction sert au calcul des paramètres pour le sous-programme. L'instruction de branchement sert à l'appel du sous-programme chaque fois qu'il est exécuté. La seconde instruction sert de zone de paramètres dans laquelle l'instruction de stockage stocke les paramètres calculés en conformité avec la première instruction. De la manière décrite en septième ligne, le premier tampon d'adresses 66 conserve l'adresse de l'instruction de stockage dans le troisième cycle machine dans lequel l'instruction de stockage (seconde ligne) est soumise au stade d'exécution- . Dans le quatrième cycle machine dans lequel l'instruction de stockage est soumise au stade de stockage, l'adresse de l'instruction de stockage est changée dans le premier tampon d'adresses 66 pour donner l'adresse ultérieure suivante qui est l'adresse de la première instruction à cet instant là. Dans le quatrième cycle machine, le second tampon d'adresses 67 conserve l'adresse de l'instruction suivante "B + 24 " comme décrit en huitième ligne. Egalement dans le quatrième cycle machine, l'instruction de branchement (quatrième ligne) est soumise au stade d'exécution. Le premier tampon d'adresses 66 est chargé, pour le second train d'instructions Y, avec l'adresse de destination de branchement comme indiqué en neuvième ligne. Dans le cinquième cycle machine, une adresse d'instructions suivante C C + 8 " du second train d'instructions Y remplace dans le premier tampon d'adresses 66 (neuvième ligne) l'adresse de destination de branchement.A partir du quatrième cycle machine, le second tampon d'adresses conserve l'adresse de destination de branchement pour le second train d'instructions Y, comme représenté en dixième ligne. Dans le quatrième cycle machine dans lequel l'instruction de stockage (seconde ligne) est soumise au stade de stockage, le registre d'adresses de stockage 62 est chargé avec l'adresse de stockage de la manière indi quée en onzième ligne. La comparaison da stockage est effectuée aussitôt, comme décrit en douzième ligne. Dans le cinquième cycle machine, le dispositif classique de détection du renouvellement d'instructions produit le signal classique de détection de renouvellement d'instructions comme représenté en treizième ligne. Une nouvelle exécution des instructions pré-extraites est supprimée aussitôt de la manière décrite pour la première instruction en troisième ligne. Comme décrit en quatorzième ligne, l'unité 39 de commande d'execution fait en sorte d'une manière inopportune que l'unité 16 de commande de pré-extraction procède de nouveau à la pré-extraction de la première instruction dans le sixième cycle machine. De la manière indiquée en quinzième ligne, l'unité 16 de commande de pré-extraction charge de façon répétée l'adresse de la première instruction dans le compteur d'instructions d'extraction (figure 13) dans le septième cycle machine. L'adresse de la première instruction est changée dans le compteur 13 en adresse de nouvelle instruction " B + 12 " dans le huitième cycle machine. Quel que soit le débit, la première instruction (troisième ligne) est de nouveau soumise au stade de calcul d'adresse de la pré-extraction (AI) dans le septième cycle machine.Dans le treizième cycle machine, le stade d'exécution est ef fectué une fois de plus sur la première instruction. Le treizième cycle machine a lieu neuf cycles machines ultérieurement au quatrième cycle machine dans lequel le stade d'exécution est exécuté en premier lieu sur la première instruction. Enfin, en liaison avec la figure 8 en plus des figures 1 (a) et (b), on procèdera à la description dufonctionnement du dispositif de détection du renouvellement d'instructions illustré en figure 3. Les cycles machine zéro à neuf sont indiqués dans la première ligne ou ligne du haut. Dans les lignes deux à six, des instructions similaires sont décrites comme en figure 7 en même temps que les adresses d'instruction. Comme en figure 7, le premier tampon d'adresses 66 est chargé avec l'adresse de l'instruction de stockage dans le troisième cycle machine et avec l'adresse de la première instruction dans le quatrième cycle machine comme décrit en septième ligne. Lorsque la première instruction (troisième ligne) est soumise au stade d'exécution dans le quatrième cycle machine à titre d'instruction courante, le premier tampon d'adresses 66 est chargé dans le cinquième cycle machine avec l'adresse de l'instruction de branchement, c'est-à-dire avec l'adresse ultérieure suivante pour l'instruction courante. Cela est dù au fait que la première instruction n'est pas mise au rebut dans le cinquième cycle machine.L'adresse de l'instruction de branchement est changée dans le sixième cycle machine en adresse de seconde instruction qui est l'adresse ultérieure suivante pour l'instruction de branchement (quatrièmeligne) soumise au stade d'exécution dans le cinquième cycle machine. Sur ces points, le fonctionnement est assez différent de celui décrit en conjonction avec la figure 7. De la manière indiquée en huitième ligne, le second tampon d'adresses 67 est chargé avec l'adresse de l'instruction suivante dans le premier train d'instructions comme en figure 7. Cependant, l'adresse de l'instruction suivante est changée dans le cinquième cycle machine en adresse de seconde instruction, c'est-à-dire en adresse de stockage. Quant aux adresses d'instruction du second train d'instructions , les premier et second tampons d'adresses 66 et 67 peuvent fonctionner de la manière décrite dans les neuvième et dixième lignes et expliquée en liaison avec la figure 7. Cela s'applique au registre d'adresses de stockage 62 et à la comparaison de stockage décrite dans les onzième et douzième lignes. Par contraste avec le fonctionnement décrit en liaison avec la figure 7 s'agissant du dispositif classique de détection du renouvellement d'instructions . le signal de détection du renouvellement d'instruction nouvelle est produit dans le septième cycle machine comme décrit dans la treizième ligne et expliqué en conjonction avec l'avant dernière ligne de la figure 6. Dans le neuvième cycle machine, le compteur 13 d'instructions d'extraction-est chargé avec l'adresse de stockage de la manière indiquée dans la quatorzième ligne. La ré-extraction est évitée pour les instructions qui sont pré-extraites antérieurement à la seconde instruction (cinquième ligne) c'est-à-dire l'instruction particulière décrite ci-dessus.En outre, l'instruction de branchement (quatrième ligne) est soumise au stade d'exécution dans le cinquième cycle machine sans le retard de neuf cycles. Répondant aussitôt à l'exécution, l'ensemble 39 de commande d'exécution appelle dans le sixième cycle machine le sous-programme qui commence à l'instruction de déstination de branchement (sixième ligne). La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de variantes qui apparartront à l'homme de l'art. Par exemple, différents niveaux logiques peuvent être conférés aux signaux utilisés dans le dispositif de détection du renouvellement d'instructions qui est illustré en liaison avec la figure 3. Par dessus tout, le dispositif de détection du renouvellement d'instructions peut être facilement adapté à un système de traitement de l'information qui comprend deux ou plusieurs tampons d 'instructions. REVENDICATIONS 1 - Dispositif de détection du renouvellement d'instructions destiné à entre utilisé dans un système de traitement de l'information pour la détection du renouvellement d'une instruction particulière qui est pré-extraite à partir d'une adresse particulière comme l'une d'instructions successivement pré-extraites, ce renouvellement étant exécuté en réponse à une instruction de stockage qui spécifie l'adresse particulière comme adresse de stockage et est pré-extraite antérieurement à l'instruction particulière, ce dispositif comportant un registre d'adresses de stockage dans lequel l'adresse de stockage est chargée lorsque l'instruction de stockage est exécutée, et un tampon d'adresses ultérieures suivantes dans lequel une adresse ultérieure suivante est chargée lorsqu'une instruction courante est exécutée , cette adresse ultérieure suivante étant une adresse d'une instruction ultérieure suivante qui doit être exécutée à la suite de l'instruction courante, caractérisé en ce qu'il comprend un moyen de comparaison pour la comparaison de l'adresse de stockage chargée dans le registre d'adresses de stockage à l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes afin de produire un signal de détection du renouvellement d'instructions lorsque l'instruction particulière devient l'instruction ultérieure suivante. 2 - Dispositif selon la revendication 1, caractérisé en ce que le moyen de comparaison comprend un comparateur pour la comparaison de l'adresse de stockage chargée dans le registre d'adresses de stockage à l'adresse ultérieure suivante chargée dans le tampon d'adresses ulterieures suivantes afin de produire le signal de détection de renouvellement d'instructions lorsque l'adresse ultérieure suivante chargée dans le#tampon d'adresses ultérieures suivantes devient égale à l'adresse de stockage chargée dans le registre d'adresses de stockage, 3 - Dispositif selon la revendication 1, caractérisé en ce que le moyen de comparaison comprend :: - un tampon supplémentaire d'adresses dans lequel l'adresse de stockage est chargée a partir du registre d'adresses de stockage un cycle machine après l'exécution de l'instruction de stockage - un comparateur pour comparer l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes à l'adresse de stockage chargée dans le tampon supplémentaire d'adresses afin de produire un signal d'égalité lorsque l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes devient égale à L'adresse de stockage chargée dans le tampon supplémentaire d'adresses ; et - un moyen logique répondant au signal d'égali- té pour produire le signal de détection du renouvellement d'instructions. 4 - Dispositif selon la revendication 1, caractérisé en ce que le moyen de comparaison comprend - un premier comparateur pour comparer l'adresse de stockage chargée dans le registre d'adresses de stockage à l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes afin de produire un pre mer signal d'égalité lorsque l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes devient égale à l'adresse de stockage chargée dans le registre d'adresses de stockage ;; - un tampon supplémentaire d'adresses dans lequel l'adresse de stockage est chargée à partir du registre d'adresses de stockage un cycle machine après l'exécution de l'instruction de stockage - un second comparateur pour comparer l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes à l'adresse de stockage chargée dans le tampon supplémentaire d'adresses afin de produire un second signal d'égalité lorsque l'adresse ultérieure suivante chargée dans le tampon d'adresses ultérieures suivantes devient égale l'adresse de stockage chargée dans le tampon supplémentaire d'adresses afin de produire un second signal d'égalité lorsque l'adresse ultéri.eure suivante chargée dans le tampon d'adresses ultérieures suivantes devient égale à l'adresse de stockage chargée dans le tampon supplémen taire d'adresses ; et - un moyen logique répondant à au moins l'un des premier et second signaux d'égalité pour produire le signal de détection du renouvellement d'instructions.