FR 2572851 A1 19860509 FR 8417012 A 19841108 Réseau Drédiffusé à cellules de base interconnectables L'invention concerne les réseaux prédiffusés constitués par des circuits intégrés comprenant, sur un substrat semiconducteur, plusieurs rangées de cellules de base identiques et des zones destinées aux interconnexions entre lesdites cellules. A partir d'un tel réseau, il est possible, par des tracés différents d'interconnexion, de réaliser des circuits remplissant des fonctions variées. définies par l'utilisateur. On peut en conséquence répondre à des besoins trés divers en utilisant des masques standards, seuls les masques finals qui fixent les interconnexions étant réalisés à la demande. Le temps requis pour concevoir et réaliser un circuit intégré' spécifique aux nouveaux besoins exposés par un utilisateur est aussi très réduit. En contrepartie, les réseaux intégrés prédiffusés actuels ne permettent une utilisation optimale de la surface de semi-conducteur que dans certains cas. Les raisons en sont multiples. D'une part, les zones réservées aux interconnexions ont une taille déterminée en fonction des besoins les plus courants. D'autre part, l'espace disponible est très souvent soit excessif, ce qui signifie qu'on aurait pu placer davantage de cellules sur le substrat, soit insuffisant de sorte qu il n'est pas possible d'utiliser toutes les cellules. Une première tentative faite pour résoudre ce problème (FR-A-2 524 206) consiste à placer des cellules sur tout le substrat. Ces cellules, lorsqu elles restent recouvertes d'oxyde isolant et inutilisées, n'empechent pas le passage de pistes conductrices superficielles de connexion. Une plus grande liberté est ainsi offerte pour la topologie du circuit spécifique final. Mais il s'ensuit une complexité très accrue et des problèmes de conception des connexions.De plus, cette solution laisse intégralement subsister un problème dû au fait que les cellules de base des réseaux prédiffusés sont généralement prévues pour permettre de constituer, par des liaisons simples, des portes ou basculés logiques. Mais de nombreuses applications exigent de disposer également de composants d'autre nature, et notamment de mémoires. Des tentatives ont été faites pour répondre à ce besoin. Une solution consiste à utiliser une bascule classique comme point de mémoire. Mais la surface de semiconducteur requise pour une telle bascule limite alors la taille des mémoires. Une autre solution consiste à réaliser une matrice de points mémoires, optimisés du point de vue de la surface occupée, dans une zone (généralement un coin) du réseau. Cette zone est alors irrémédiablement perdue pour tout utilisateur dont le circuit ne comporte pas de mémoire. L'invention vise à fournir un réseau prédiffusé permettant de constituer un circuit comportant des composants de nature différente des cellules de base, avec une densité d'intégration élevée, sans pour autant pénaliser les utilisateurs pour lesquels n'existe pas de besoin de mémoire. Dans ce but, l'invention propose un réseau prédiffusé, caractérisé en ce que les zones destinées à 1 interconnexion contiennent en profondeur des composants actifs élémentaires permettant de réaliser, par interconnexion, des composants d'autre nature que les cellules de base. La présence de ces composants ne gêne en rien les interconnexions puisqu'ils sont enterrés. En conséquence, le réseau peut être utilisé comme un réseau classique, sans aucune perte de surface. Mais il peut aussi remplir des fonctions qui sont inaccessibles à un réseau classique ou qui sont disponibles uniquement au prix d'une perte de taux d'intégration. Le domaine d'application de l'invention s'étend à tous les genres de réseau prédiffusé (MOS et bipolaires) et à l'intégration de composants actifs enterrés très divers (diodes et transistors notamment). Toutefois, l'invention trouve une application particulibrement intéressante, bien que non exclusive, dans les réseaux prédiffusés utilisant la technologie C-MOS. Les réseaux C-MOS de portes et de bascules peuvent en particulier être complétés par des transistors MOS supplémentaires de petites dimensions.Ces transistors peuvent notamment être prévus pour constituer chacun un# point de mémoire vive (ou RAM) par des liaisons appropriées avec la cellule de base ou pour constituer des points de mémoire morte (ou REM). Dans le dernier cas, deux transistors supplémentaires peuvent être prévus pour chaque cellule de base et utilisés pour constituer à eux seuls deux points mémoire, indépendamment de la cellule de base qui reste disponible, L'invention s'étend non seulement aux réseaux prédiffusés indifférenciés, mais évidemment aussi aux circuits définitifs spécifiques aux besoins d'un utilisateur particulier et comportant des liaisons entre cellules et/ou transistors supplémentaires. L'invention sera mieux comprise à la lecture de la description qui suit de modes particuliers d'exécution donnés à titre d'exemples non limitatifs. La description se réfère aux dessins qui l'accompagnent, dans lesquels la Figure 1 est un schéma d'une fraction d'un réseau classique, montrant quelques-unes des cellules de base groupées en matrices par rangées et colonnes et une zone intermédiaire d'interconnexion (non encore utilisée) - la Figure 2 est un schéma à grande échelle d'une cellule du réseau comportant deux transistors supplémentaires destinés à permettre la réalisation de points de mémoire - la Figure 3 est une vue schématique en coupe suivant la ligne III-III de la Figure 2 - la Figure 4 est un schéma électrique d'un point de mémoire vive réalisé à l'aide d'une cellule de type montré en Figure 2 - les Figures 5 et 6 sont des schémas de principe d'un point de mémoire morte réalisé à partir d'un des transistors supplémentaires montrés en Figure 2. La Figure 1 montre, de façon très schématique et sans que l'échelle soit respectée, l'encombrement de deux cellules élémentaires 10 d'un réseau prédiffusé de type représentatif, tel qu il se présente avant que l'opération d'établissement des liaisons spécifiées par l'utilisateur ne soit effectuée. Les cellules 10 sont disposées en rangées 12 séparées par des espaces 14 destinés aux interconnexions finales. Entre deux cellule successives 10 est également ménagé, en général, un passage 16 destiné à des liaisons. Dans une constitution classique de la cellule de base 10, cette dernière est formée par quatre transistors MOS deux à deux complémentaires. Les deux transis tors 18 montrés à la partie supérieure de la Figure 1 sont par exemple de type P tandis que les deux autres transistors 20 sont de type N. Ces transistors doivent être munis d'alimentations respectives sous les tensions habituellement désignées par VCC et Vss. Ces alimenta -tions sont assurées par les lignes 22 et 24. Les liai sons nécessaires entre sources et drains des transistors et connexions de surface sont réalisées, lors de l'étape finale de fabrication du circuit, par des trous métalli sés placés en certains des emplacements 26. De façon similaire, les grilles des transistors sont prolongées par des pistes enterrées accessibles en des emplacements 30. Le réseau prédiffusé peut également comporter, dans chacun des espaces d'interconnexion 14, des pistes enterrées sous l'isolant superficiel, destinées à faciliter les liaisons ultérieures entre cellules appartenant à des rangées différentes. La Figure 1 montre, à titre d'exemple, des liaisons enterrées, 32, parallèles les unes aux autres, au nombre de quatre par cellule et de deux par passage 16. La disposition qui vient d entre décrite se prête parfaitement à la réalisation de circuits définitifs ne comprenant que des #portes ou des bascules logiques. Par contre, elle conduit à un encombrement excessif de chaque point mémoire, qui doit être réalisé par une bascule classique. La Figure 2 montre une cellule 10 ayant une constitution comparable à l'une de celles de la Figure 1, ayant deux transistors MOS de type P, désignés par T1 et T3, et deux transistors MOS de type N, désignés par T2 et T4. Sur la Figure 2, les organes correspondant directement à ceux de la Figure 1 sont, pour cette raison, désignés par le même numéro de référence. Le cadre en traits épais délimite le couple de deux transistors de type P T1 et T3. Le cadre en tirets délimite de façon similaire le couple de transistors de type N, et donc la zone d'implantation d'impuretés N. Les grilles, constituées en silicium polycristallin, se prolongent dans les espaces d'interconnexion 14 avec une largeur accrue, suffisante pour permettre d'assurer des connexions par trous métallisés à coup sur, en dépit des tolérances de fabrication. On voit que chaque grille 34 ou 36 est commune à deux transistors. Sur le réseau prédiffusé, ces grilles sont enterrées sous la couche isolante d'oxyde superficielle. En général, les espaces 14 destinés au routage des conducteurs superficiels de liaison sont sousutilisés. On voit en particulier sur la Figure 2 que des zones de substrat restent disponibles en profondeur, Conformément à l'invention, cette disponibilité est utilisée pour implanter. au cours de la réalisation du réseau prédiffusé, des transistors MOS supplémentaires de petites dimensions, n'interférant pas avec les cellules du réseau et avec les connexions de sortie, Dans le cas illustré en Figure 2, deux transistors supplémentaires T5 et T6 sont placés entre les sorties de grille 34 d'une cellule et les sorties de grille 36 de la cellule adjacente (non représentée sur la Figure 2). Chacun de ces transistors peut avoir la constitution de principe montrée en Figure 3. On voit sur cette Figure les sorties des grilles 34 et 36 enterrées dans la couche d'isolant 38 placée sur le substrat 40. Dans ce dernier, qu on peut considérer comme du type P, sont implantées les zones N de source 42 et de drain 44. La grille 46 du transistor T6 ou T5 pourra etre prolongée par un plot plus large 48 destiné à faciliter les liaisons par trous métallisés. On voit que la présence de ces transistors T5 et T6 ne gêne en rien l'utilisation normale du réseau pour constituer un circuit à base de portes et/ou de bascules logiques. La Figure 4 montre comment peut être constitué un point de mémoire vive à partir d'une cellule 10 et des deux transistors T5 et T6 qui la complètent. Il suffit de réaliser alors, par métallisation superficielle et trous métallisés, les connexions entre les transistors de la cellule et les liaisons avec un conducteur d'adressage colonne 50 et les conducteurs de bits 52 et 54 (adressage de ligne et adressage de ligne complémen té). Alors que la constitution d'un point de mémoire vive exige d'utiliser l'ensemble des transistors d'une cellule et les deux transistors supplémentaires T5 et T6, on peut constituer un point de mémoire morte en utilisant un seul transistor supplémentaire T5 ou T6. Les Figures 5 et 6 montrent un point de mémoire représentant un 1 logique dans un cas, un O logique dans l'autre. Dans tous les cas, la grille est reliée au conducteur 50 d'adressage colonne. La source est reliée au conducteur ~de bits 52. Enfin, le drain est forcé à Vcc ou à la masse, suivant que l'on veut représenter un CC 1 ou un 0 logique. La Figure 7 montre, à titre d'exemple, une disposition possible d'un point de mémoire morte constitué par un transistor T6. Les carrés délimités par des traits épais indiquent les ouvertures de mise en contact des composants diffusés. Les carrés identifiés par une croix sont des trous de liaison entre deux niveaux de métallisation, dont l'un correspond notamment au conducteur d'adressage de ligne 52. REVENDICATIONS 1. Réseau prédiffusé constitué par un circuit intégré comprenant, sur un substrat semi-conducteur (40) plusieurs rangées de cellules de base identiques (10) et des zones (14,16) destinées aux interconnexions entre lesdites cellules, caracterisé en ce que les zones d'interconnexion contiennent en profondeur des composants actifs élémentaires (T5, T6) permettant de réalisé ser, par interconnexion, des composants d'autre nature que les cellules de base. 2. Réseau selon la revendication 1, caractérisé en ce que les composants supplémentaires (T5, T6) sont constitués par des transistors MOS. 3. Réseau selon la revendication 2, caractérisé en ce que les cellules de base comportent chacune deux couples de transistors MOS de types opposés. 4. Réseau selon la revendication 3, caractérisé en ce que, les cellules de base étant prévues pour constituer des portes ou bascules logiques, les transistors supplémentaires sont disposés de façon à permettre de constituer des points de mémoire. 5. Circuit intégré constitué à partir d'un réseau prédiffusé selon l'une quelconque des revendications précédentes, caractérisé en ce que chacun des composants actifs élémentaires supplémentaires (T5. T6) est prévu pour permettre de réaliser un point de mémoire morte. 6. Circuit intégré constitué à partir d'un réseau prédiffusé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que deux composants actifs élémentaires (T5,T6) sont associés à chaque cellule et permettent de réaliser, avec elle, un point de mémoire vive.