FR 2553607 A1 19850419 FR 8415851 A 19841016 La présente invention se rapporte à la conversion analogique-numérique de signaux, et dans un mode de réalisation particulier, à la conversion de signaux vidéo composites. Les développements actuels des circuits intégrés ont permis la conception de téléviseurs du commerce, o le traitement des signaux est accompli numériquement Dans de tels téléviseurs, les signaux diffusés de télévision sont typiquement traités par un tuner et une section à 10 fréquence intermédiaire conventionnels, puis convertis en un format numérique pour un plus ample traitement. De manière souhaitable, le convertisseur analogiquenumérique (ADC) doit accomplir la conversion à une précision de 8 bits afin de produire une résolution appropriée pendant 15 le traitement et la visualisation du signal reçu Cependant, les convertisseurs analogiques-numériques à 8 bits couramment disponibles, pouvant fonctionner à la largeur de bande vidéo, soit dissipent une puissance excessive ou bien sont trop importants pour être produits à des rende20 ments acceptables, en particulier, s'ils doivent être utilisés dans des téléviseurs de relativement bas prix produits en masse Une solution à ces difficultés a consisté à mettre sous forme numérique le signal analogique à une précision de 7 bits tout en faisant trembloter le 25 signal d'entrée d'un demi-LSB (bit de moindre poids) à la fréquence de balayage horizontal Le tremblotement a tendance à augmenter la précision mais introduit d'autres artefacts pouvant dégrader le signal traité. Dans la présente invention, on emploie un ADC à 30 7 bits pour mettre sous forme numérique moins que la pleine plage dynamique du signal vidéo et on calcule des valeurs d'échantillon du signal qui dépasse la plage établie pour produire une précision du ADC s'approchant de 8 bits Normalement, une conversion analogique-numérique 35 est accomplie sur la plage des signaux d'entrée à partir du top de synchronisation jusqu'au niveau du blanc de crête, qui est une plage d'environ 120 unités IRE dans le système de télévision NTSC Cependant, l'information d'image réside dans la plage d'environ -20 IRE à 120 IRE. En considérant que l'image couleur moyenne a un niveau de saturation des couleurs à 50 %, la plage moyenne du 5 signal de l'information d'image est d'environ 110 IRE. Cette valeur est déterminée en ajoutant 50 % des valeurs de chrominance du jaune et du bleu respectivement à 50 % des valeurs de luminance du jaune et du bleu et en soustrayant la valeur du pic le plus négatif du signal du bleu à 50 % du pic le plus positif du signal du jaune à 50 %. La portion d'information de couleur du signal couleur composite NTSC est une sinusoïde à 3,58 M Hz modulée en phase et en amplitude La conversion numérique de ce signal est traditionnellement accomplie à quatre 15 fois la fréquence de sous-porteuse couleur de 3,58 M Hz, avec pour résultat que des échantillons alternés sont sensiblement en relation de phase de 180 degrés Si la plage d'entrée du ADC est choisie pour couvrir moins que la plage du signal d'entrée et que la phase des points 20 d'échantillonnage est choisie de manière judicieuse, trois sur quatre échantillons successifs tomberont dans la plage d'entrée du ADC Le quatrième échantillon prendra le niveau de saturation du ADC Cependant, comme le signal d'entrée est sensiblement linéaire, des estimations 25 d'échantillon peuvent être calculées à partir des trois échantillons réels pourremplacer le quatrième échantillon saturé De cette façon, un ADC à 7 bits peut être mis en oeuvre pour produire des échantillons sous forme numérique qui ont des rapports signal/bruit à environ 3 d B en dessous d'un système réel à 8 bits plutôt que la différence normale de 6 d B présentée entre les systèmes à 7 et 8 bits. Selon les principes de la présente invention, un dispositif convertit un format d'un échantillon analogique à un format numérique Un convertisseur analogique35 numérique répond au signal analogique et sa plage dynamique est inférieure à la plage dynamique du signal analogique. Des moyens détectent les échantillons numériques saturés correspondant aux signaux analogiques dépassant la plage dynamique du convertisseur Des moyens calculent les valeurs d'échantillon numérique à partir d'échantillons numériques se présentant régulièrement proches de l'échantillon saturé Et des moyens remplacent l'échantillon saturé par l'échantillon calculé. Dans un mode de réalisation de l'invention, un ADC à 7 bits est polarisé pour fonctionner sur la plage de signaux de zéro IRE à 100 IRE Les points d'échantil10 lonnage à quatre fois la fréquence de sous-porteuse couleur sont en phase pour produire au moins trois échantillons réels sur quatre échantillons successifs. Un détecteur de saturation indique la présence d'échantillons saturés et contrôle la substitution d'un échantillon 15 saturé par un échantillon calculé Les échantillons substitués, S, sont calculés selon l'équation S=C-(B-A) o A, B et C sont les valeurs des trois échantillons valables immédiatement précédents. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple 25 illustrant plusieurs modes deréalisationde l'invention et dans lesquels: la figure 1 (a) illustre une ligne d'un signal vidéo composite présentant des signaux de barresde couleur à 100 % de saturation; 1 (b) illustre la relation 30 angulaire du vecteur de chrominance pour différents signaux saturés de couleur et 1 (c) illustre un tableau des amplitudes de luminance et de chrominance pour les composantes du signal de barres de couleur; la figure 2 montre une forme d'onde comprenant 35 le signal de salve couleur par rapport au signal de chrominance pour plusieurs couleurs représentatives; les figures 3 et 4 sont des formes d'onde dilatées de portions du signal de chrominance du signal de barres de couleur de la figure 1 (a) pour les signaux du jaune et du bleu; la figure 5 est une relation graphique de la 5 sortie d'un convertisseur analogique-numérique à 7 bits polarisé pour avoir une plage d'entrée de zéro à 100 IRE; la figure 6 donne un schéma-bloc montrant les composants majeurs d'un téléviseur numérique comprenant un système de conversion analogique-numérique selon la 10 présente invention; et les figures 7 et 8 sont des schémas de systèmes de conversion analogique-numérique pour des signaux vidéo selon l'invention. La figure 1 (a) illustre une ligne d'un signal vidéo 15 composite NTSC présentant un signal de barres de couleur standard d'une saturation des couleurs de 100 % Sur la figure 1 (a), les unités IRE sont indiquées en abscisses, A indique la plage A, B la plage B, H indique la synchronisation horizontale, S la salve, Blkindique blanc, Ja jaune, Cy cyan, Ve vert, Ma magenta, Ro rouge, Bl bleu, No noir Comme on le sait bien dans la technique de la télévision, le signal représenté par les parties ombrées est une sinusoïde modulée en phase et en amplitude à 3,58 M Hz La phase et l'oscillation crête à crête de la 25 sinusoïde représentent la composante de couleur du signal et la valeur moyenne de la sinusoïde représente la composante de luminance Un signal de salve couleur d'environ 9 cycles précède les barres de couleur, sur lequel est référencée la phase des signaux de chrominance couleur L'amplitude des signaux de luminance et de chrominance pour les barres de couleur est donnée sur la figure 1 (c) en unités IRE Les relations angulaires des vecteurs de chrominance pour les couleurs primaires par rapport à la salve, c'est-à-dire -(B-Y) sont montrées 35 sur la figure 1 (b). La forme d'onde illustrée contient les valeurs d'amplitude maximum et minimum des signaux vidéo diffusés. Cependant, la présence des valeurs maximum est rare car l'image couleur moyenne est usuellement saturée à environ 50 % Etant donné cela, les ADC traditionnels pour la mise sous forme numérique des signaux vidéo sont polarisés pour avoir une plage d'entrée de -40 IRE à + 120 IRE, montrée par la plage A sur la figure 1 (a) Dans la forme d'onde de la figure 1 (a) , les impulsions de synchronisation horizontale (H) et la salve ne contiennent pas d'information d'image et ne sont normalement pas traitées dans le 10 circuit de traitement vidéo d'un téléviseur Ainsi, la limite négative de la plage ADC pour les signaux vidéo peut être établie à -33 IRE Cependant, dans la pratique, la plupart dessignaux de diffusion limitent la valeur minimum du signal d'image à environ -15 IRE (en comprimant 15 encore la plage de l'information d'image) Cependant, le signal de salve est maintenu à une valeur moyenne de zéro IRE et des crêtes + de 20 IRE On a proposé, pour mettre sous forme numérique un signal vidéo composite, que le ADC soit utilisé plus efficacement si, pendant la 20 période o la synchronisation et la salve sont présentes, le ADC est polarisé sur une plage qui met avantageusement sous forme numérique la salve et la synchronisation, et pendant la durée o l'information d'image est présente, le signal est polarisé sur la plage du signal de l'infor25 mation d'image Un tel agencement est décrit dans la demande de brevet US N 443 929, déposée le 23 Novembre 1982 et intitulée "Digital Television Receiver with Analog-toDigital Converter Having Time Multiplexed Gain" Un multiplexage par répartition dans le temps de la plage d'entrée du ADC améliore la résolution de quantification du convertisseur. La résolution de quantification d'un convertisseur analogique-numérique, au moins dans le contexte du signal vidéo, peut être encore améliorée en polarisant la plage 35 d'entrée du ADC pour qu'elle contienne moins de la pleine plage de l'information d'image et en calculant les valeurs des échantillons se présentant en dehors de la plage d'entrée du ADC Normalement, le signal vidéo est une sinusolde et la fréquence d'échantillonnage et de conversion est de quatre fois la fréquence cyclique de la sinusoïde Si la plage d'entrée du ADC est établie pour 5 garantir que trois sur quatre échantillons successifs se produiront dans la plage d'entrée du ADC, un quatrième échantillon dépassant la plage d'entrée peut être calculé à partir des trois échantillons valables Pour une sinusoïde échantillonnée à des intervalles de 90 degrés avec des 10 échantillons successifs désignés par A, B, C et D, la valeur de l'échantillon D est égale à C-(B-A)=A+C-B o A, B et C sont les valeurs d'échantillons En surveillant la sortie du ADC pour détecter les échantillons ayant des valeurs de saturation qui saturent-le ADC et en remplaçant 15 les échantillons saturés par les valeurs calculées d'échantillon, la plage du ADC est efficacement accrue. Pour un ADC à 7 bits polarisé pour une plage d'entrée de 140 IRE, c'est-àdire de -20 IRE à + 120 IRE, la résolution de quantification du système est la plage d'entrée divisée par le nombre de niveaux de quantification qui, pour un système à 7 bits,sera de 140/128 Cela donne 1,09 IRE par unité de la plage de l'échantillon Pour un ADC à 7 bits polarisé pour une plage d'entrée de 100 IRE, c'est-à-dire de O IRE à + 100 IRE et ayant un circuit pour calculer les valeurs des échantillons qui résident en dehors de la plage d'entrée, la résolution de quantification est de 100/128 ou 0, 78 IRE, une amélioration de 28 % Cette résolution de quantification n'est plus mauvaise que de 28 % par rapport à celle d'un système à 30 8 bits polarisé pour la pleine plage de 160 IRE Ainsi, un ADC à 7 bits utilisant la présente invention peut produire une résolution de quantification s'approchant de celle d'un ADC à 8 bits Comme le nombre d'étages d'échantillonnage n'est égal qu'à la moitié de celui d'un 35 ADC à 8 bits, le dispositif est plus simple et plus petit. Cela a pour résultat un plus fort rendement de production et un moindre prix ainsi que moins de chaleur et une plus forte fiabilité. La figure 1 (a) montre que les amplitudes maximales du signal se présentent pour des signaux représentant le jaune (+ 134 IRE) et que les amplitudes minimales se présentent pour le bleu (-34 IRE) Par conséquent, si le système ADC est conçu pour traiter linéairement ces signaux au niveau de crête, des signaux de moindre valeur de crête représentant toutes les autres couleurs seront également mis sous forme numérique de manière linéaire. En se référant maintenant à la figure 2, la forme d'onde plus sombre représente le signal de référence ou de salve qui est en phase avec le signal de mélange de couleurs -(B-Y) Dans des systèmes de télévision numérique, il est pratique de démoduler la composante de chrominance 15 d'un signal vidéo composite à ses composantes de mélange de couleurs (R-Y) et (B-Y) en échantillonnant le signal composite en phase avec la salve Les lignes verticales dsignées par Sn_ 2 à Sn+ 1 représentent les points d'échantillonnage du signal Les méthodes et circuits conventionnels pour choisir la phase des signaux d'échantillonnage peuvent être utilisés pour construire un système selon l'invention Les points d'échantillonnage illustrés sur la figure 2 sont à des intervalles de 90 de la salve et se produisent aux passages par zéro et aux 25 crêtes + du signal de salve Les autres formes d'onde de la figure 2 correspondent au signal de chrominance lorsqu'il représente les couleurs désignées rouge, bleu, jaune et cyan Il faut noter que les signaux de chrominance du jaune et du bleu sont complémentaires et que le 30 rouge et le cyan sont complémentaires Bien que les signaux de chrominance illustrés soient tracés avec des amplitudes égales, pour une saturation égale des couleurs, les amplitudes seront différentes La figure 2 montre la phase approximative d'échantillonnage sur le signal de 35 chrominance pour les différentes couleurs. La figure 3 montre un cycle du signal de chrominance de la barre de couleur jaunedela figure 1 (a) pour une saturation des couleurs de 100 % Les points d'échantillonnage établis sur la figure 2 ont été transférés à la forme d'onde de la figure 3 La valeur moyenne de l'oscillation crête à crête est établie au niveau de luminance du jaune de 89 IRE comme cela est illustré sur la figure 1 (a). Les amplitudes aux points d'échantillonnage Sn_ 2 et Sn+ 1 sont entre 89 IRE et 44 IRE L'amplitude aux points d'échantillonnage Sn_ 1 et Sn sont respectivement de 132,8 IRE et 99,1 IRE Par conséquent, un ADC ayant une plage d'entrée entre O et 100 IRE produira au moins trois parmi quatre valeurs d'échantillon réel pour la forme d'onde illustrée Pour les signaux de chrominance du jaune qui sont saturés à moins de 75 %, on peut montrer que quatre sur quatre échantillons seront des valeurs 15 valables. On suppose que le ADC produit des valeurs d'échantillon de sortie en format de complément à deux o les 128 niveaux de quantification sont représentés par des nombres binaires de -64 à + 63 Ainsi, une entrée à zéro IRE sera représentée par un chiffre de sortie binaire de -64 et une entrée à 100 IRE par un chiffre de sortie binaire de + 63 Le signal d'entrée entre O et 100 IRE sera représenté par les nombres entiers binaires entre -64 et + 63 selon la translation linéaire montrée sur la 25 figure 5. Pour l'illustration, on suppose que le signal de couleur est stable et que la valeur d'échantillon au point Sn+ 3 (non représenté) est égale à la valeur au point d'échantillon Sn, c'est-à-dire 132,8 IRE Les valeurs 30 d'échantillon à Sn=A, Sn+I=B et Sn+ 2 =C sont respectivement de 99,1, 45 et 78,9 IRE Les valeurs binaires correspondantes produites à la sortie du ADC pour les points d'échantillon Sn, Sn+ 1, Sn+ 2 et Sn+ 3 =Sn 1 sont + 62, -7, + 36 et + 63 La valeur de + 63 à la sortie du ADC est la valeur supérieure de saturation et elle est erronée. La valeur de sortie binaire pour la valeur d'entrée de 132,8 IRE doit être de 104 Il faut noter que les valeurs binaires sont déterminées comme suit La valeur de sortie zéro du ADC est établie pour correspondre au point central de la plage d'entrée, c'est-à-dire à 50 IRE Entre 50 IRE et 100 IRE il y a 63 niveaux de quantification et entre O et 50 IRE, il y a 64 niveaux de quantification Par conséquent, chaque unité IRE au-dessus du niveau de IRE correspond à 1,26 unités binaires et chaque unité IRE en dessous du niveau de 50 IRE correspond à 1,8 unités binaires La valeur d'entrée de IRE est soustraite de 50 10 et la différence est alors multipliée par les unités binaires appropriées, c'est-à-dire 1,26 ou 1,28. La valeur binaire de 104 peut être obtenue des trois valeurs d' óchantillons réels antérieurs en introduisant les valeurs de sortie du ADC pour les points 15 d'échantillon Sn, Sn+ 1 et Sn+ 2 dans l'équation S=C-(B-A) ( 1) = 36-(-6-62) = 104 Dans la pratique, la valeur calculée peut ne pas être exacte du fait des erreurs accumulées d'arrondi inhérentes à la conversion analogique-numérique mais cependant le résultat sera toujours une approximation très proche. Comme le signal de la couleur jaune saturé à 100 % représente le pire des cas pour l'extrémité supérieure de la plage d'entrée, si les valeurs saturées de sortie sont détectées et remplacées par les valeurs calculées, le système ADC produira des échantillons positifs valables de sortie pour toutes les couleurs du signal de chrominance. On considère maintenant la figure 4 qui montre le signal de chrominance représentant le signal de barres saturé de la couleur bleue de la figure 1 (a) Le signal du bleu est le pire des cas du côté négatif de la plage 3- 5 d'entrée Les valeurs d'échantillon analogiques à Snl, Sn Y Sn+ 1 et Sn+ 2 sont -33, 1, 55 et 21 IRE Les valeurs numériques correspondantes à la sortie du ADC sont -64, -63, + 6 et -37 La valeur de -64 est une valeur de saturation négative du ADC Le chiffre binaire correspondant à -33 IRE doit être de -106 En remplaçant les valeurs de Sn=A, Sn+I=B et Sn+ 2 =C dans l'équation ( 1), 5 la valeur de substitution peut ainsi être calculée comme suit: S=C-(B-A) =-37-( 6 + 63) =-106 De nouveau, comme le bleu est le pire des cas, les extrêmes négatifs de tous les signaux de couleur peuvent être traités par un ADC à 7 bits, avec son entrée polarisée sur la plage de O à 100 IRE si des moyens sont prévus pour détecter les valeurs négatives de saturation 15 du ADC et pour remplacer les valeurs calculées. La figure 6 montre, sous forme de schéma-bloc, un téléviseur numérique Sur cette figure, les lignes en traits gras représentent des trajets de signaux numériques à plusieurs bits et les lignes en traits fins représentent 20 les trajets des signaux numériques à un seul bit, d'horloge ou analogiques La vidéo diffusée de l'antenne réceptrice 100 est appliquée à un circuit oonventionnel d'accord 110 Le signal analogique à la sortie du circuit d'accord 110 est appliqué à des amplificateurs à fréquence 25 intermédiaire et un détecteur vidéo 120 qui produit à sa sortie un signal vidéo composite sur bande de base Le signal vidéo composite à la sortie du détecteur 120 est appliqué à un additionneur 140 qui répond aux tensions continues appliquées par un commutateur 150 pour appliquer 30 sélectivement une polarisation continue au signal pendant l'intervalle de synchronisation et de la salve du signal. Le signal à la sortie de l'additionneur 140 est appliqué à l'entrée du ADC 160 Le décalage produit par l'additionneur 140 établit différentes plages d'entrée du ADC 35 pour la synchronisation et la salve par rapport à la composante d'information d'image du signal vidéo. Le ADC 160 produit des manifestations numériques du signal vidéo analogique en réponse à un signal d'horloge à quatre fois la sousporteuse couleur 4 fsc développé par un générateur d'horloge 130 Le générateur 130 peut être une boucle verrouillée en phase déclenchée 5 par la salve, répondant à la composante de salve analogique du signal vidéo composite à la sortie du détecteur 120 ou bien alternativement, il peut répondre à un signal de salve sous forme numérique appliqué par le bus en tracé fantôme connecté entre le détecteur de synchroni10 sation numérique et circuits de temporisation 170 et le générateur d'horloge 130. Les échantillons sous forme numérique à la sortie du ADC 160 sont appliqués à un circuit 180 de traitement de signaux vidéo numériques qui conditionne de manière 15 appropriée les composantes d'image du signal vidéo composite pour application aux étages d'attaque d'un tube-image Les échantillons sous forme numérique à la sortie du ADC 160 sont également appliqués à un détecteur de synchronisation numérique et à un circuit de temporisa20 tion 170 qui répond aux composantes de synchronisation verticale et horizontale du signal composite pour produire des signaux appropriés de temporisation pour attaquer les bobines de déviation du tube de visualisation Le circuit produit également des impulsions de temporisation 25 pour commander le commutateur 150 pour appliquer le décalage en courant continu au signal vidéo analogique d'entrée. La figure 7 montre, sous forme de schéma-bloc, un système convertisseur analogique-numérique qui peut remplacer le ADC 160 de la figure 6 et qui fonctionne selon la méthode de conversion analogique-numérique cidessus décrite Sur cette figure, les trajets de signaux numériques à plusieurs bits sont représentés par une ligne étroite avec une barre oblique à travers elle et un nombre 35 proche d'elle pour indiquer le nombre de bits du trajet. Sur la figure, un signal analogique est appliqué à la borne 10 d'o il est acheminé au ADC 20 Le ADC 20 peut être un convertisseur éclair conventionnel qui produit, par exemple, une sortie à 7 bits en parallèle en complément à deux au bus 22 Le ADC 20 a deux autres connexions d'entrée, couplées aux sources de potentiel +Vref et -Vref, pour établir la plage d'entrée du signal du convertisseur. Selon l'exemple qui précède, pendant les parties vidéo actives du signal vidéo d'entrée, +Vref est établie pour correspondre à un niveau du signal vidéo de 100 IRE et -Vref est établie pour correspondre à un niveau de zéro IRE. 10 La sortie du ADC 20 est appliquée à un détecteur de dépassement de capacité positif/négatif 24 et à un multiplexeur 38 Pour toutes les valeurs inférieures au maximum et supérieures au minimum à la sortie du ADC, le détecteur de dépassement de capacité positif/négatif applique une valeur de zéro logique à l'entrée de commande du multiplexeur 38 En réponse à ce signal zéro logique, le multiplexeur 38 laisse passer les valeurs de sortie produites par le ADC Pour des valeurs de sortie du ADC 20 égales à ses valeurs de sortie maximum ou minimum, le détecteur 24 de dépassement de capacité positif/négatif applique un signal un logique à l'entrée de commande du multiplexeur 38 et en réponse, le multiplexeur 38 laisse passer une valeur calculée de substitution à la sortie de l'additionneur 36. Le détecteur 24 de dépassement de capacité positif/négatif peut comprendre un circuit logique combinatoire comme cela est montré en 24 ' L'élément 24 ' comprend une première porte ET 23 ayant une entrée inverse couplée au bit de signe de la sortie du ADC 20 et six 30 entrées directes couplées aux six valeurs de bit à la sortie du ADC La porte 23 produit un zéro logique à sa sortie pour toutes les valeurs appliquées à l'exception du signal maximum 0111111 pour lequel il produit un 1 logique Une porte ET 25 est de même couplée au signal du 35 ADC mais elle est connectée pour produire une sortie 1 logique uniquement pour le signal minimum 1000000 Les signaux à la sortie des portes ET 23 et 25 sont appliqués aux bornes respectives d'entrée d'une porte OU 27 qui produit un signal logique 1 à sa sortie pour des valeurs binaires du ADC 1000000 et 0111111, les valeurs minimum et maximum respectivement que l'on peut obtenir à la sortie du ADC 20. Les valeurs à la sortie du ADC 20 sont également appliquées aux éléments retardateurs en série 28, 30 et 32 dont chacun retarde les échantillons appliqués d'une période d'échantillon, Us Les signaux retardés à la sortie des éléments retardateurs 28, 30 et 32 correspondent à des échantillons successifs C, B et A respectivement de l'équation ( 1) Les échantillons de signaux à la sortie des éléments retardateurs 30 et 32 sont appliqués en tant que diminuteur et diminuende respectivement à l'élément soustracteur 34, qui produit les valeurs (A-B) La sortie du soustracteur 34 est appliquée à une entrée de l'additionneur 36 La sortie de l'élément retardateur 28 est appliquée à une seconde entrée de l'additionneur 36. L'additionneur 36 produit des valeurs de sortie correspon20 dant aux valeurs de (A-B)+C=C-(B-A) Ces valeurs sont appliquées au multiplexeur 38 et remplacent la valeur du ADC 20 au bus 40 lorsque les valeurs à la sortie du ADC 20 sont égales aux valeurs maximum ou minimum pouvant être produites par le ADC 20. Une autre caractéristique de l'invention réside dans un second multiplexeur 26 montré en tracé fantdme, qui peut être interposé entre le ADC 20 et l'élément retardateur 28 si on le souhaite Le multiplexeur 26 répond au détecteur 24 de dépassement de capacité positif/négatif 30 et substitue la valeur calculée C-(B-A) dans la chaîne de retard ( 28, 30, 32) et produit une meilleure réponse transitoire si deux valeurs successives à la sortie du ADC sont égales aux valeurs de saturation du ADC. En se référant maintenant à la figure 8, des éléments désignés par des chiffres de référence identiques à ceux de la figure 7 accomplissent des fonctions identiques. Le circuit de la figure 8 accomplit une fonction semblable à l'agencement de la figure 7, mais calcule les valeurs de substitution à partir de deux échantillons précédant la valeur de saturation et de l'échantillon suivant l'échantillon ayant la valeur saturée L'agencement de la 5 figure 8 présente l'avantage que la valeur de substitution est calculée à partir de trois échantillons réels, très proches, dans le temps, de la valeur saturée On considère la séquence des échantillons successifs A 1, B 1, C 1, D 1, A 2, B 2, C 2, D 2, etc On suppose que l'échantillon D 1 a 10 une valeur saturée Le circuit de la figure 7 calcule une valeur de substitution à partir des échantillons A 1, B 1 et C 1 Le circuit de la figure 8 est agencé pour calculer la valeur de substitution pour l'échantillon D 1 à partir des échantillons B 1, C 1 et A 2. Sur la figure 8, le ADC 20 est couplé au multiplexeur 38 par l'élément retardateur 45 L'échantillon A, disponible au ADC 20 est retardé, d'un échantillon, dans le temps, par rapport à l'échantillon D, appliqué au multiplexeur 38 Les sorties des éléments retardateurs 49 20 et 51 couplés en série à l'élément retardateur 45 contiennent les échantillons C et B qui ont été respectivement obtenus à une et deux périodes d'échantillonnage avant l'échantillon D Les échantillons A, D, C et B correspondent aux échantillons A 2, D 1, C 1 et B 1 Il faut noter que par rapport au signal sinusoïdal de chrominance, les échantillons A 1 et A 2 sont pris aux mêmes points de phase et que rien ne détermine le début ou la fin d'un cycle donné du signal Ainsi, le cycle considéré dans le calcul peut aussi bien être défini par les points A 2, D 1, C 1, Bl 30 que les points D 1, Cl, Bl et A 1. En se référant de nouveau à la figure 8, les échantillons à la sortie du ADC 20 et de l'élément retardateur 49 sont appliqués à l'additionneur 47 qui produit les sommes (A+C) Ces sommes sont appliquées en tant que diminuendes au soustracteur 53 et les échantillons de l'élément retardateur 51 sont appliqués comme diminuteurs au soustracteur 53 Le soustracteur 53 produit les différences d'échantillons (A+C)-B=C-(B-A) qui sont ensuite appliquées au multiplexeur 38 pour une utilisation en tant que valeurs de substitution. Sur les figures 7 et 8, le ADC 20 produit un signal de sortie à 7 bits Cependant, les additionneurs et soustracteurs 36, 47, 34 et 53 peuvent produire des signaux à 8 bits La sortie du multiplexeur doit par conséquent tenir compte des signaux à 8 bits Ainsi, le système qui contient un ADC à N bits, produit une 10 conversion partielle de sortie de N+ 1 bits. Dans un système binaire en complément à deux, la position du bit de poids fort (Nième bit) est allouée au bit de signe Le huitième bit du signal à la sortie du multiplexeur est par conséquent alloué au bit de signe mais le septième bit de la sortie du ADC correspond au bit de signe Il est par conséquent nécessaire qu'une position de bit soit interposée entre les positions normales des sixième et septième bits des échantillons à la sortie du ADC afin de se conformer au format de l'échantillon de sortie calculé Le bit supplémentaire peut être ajouté aux échantillons de signaux du ADC dans le multiplexeur Le bit ajouté doit correspondre à une valeur de maintien en place de zéro pour les nombres binaires en complément à deux aussi bien positifs que 25 négatifs parce que le ADC à 7 bits n'est pas capable de produire une valeur pour cette position de bit Il faut noter qu'une valeur de maintien en place de zéro est un zéro logique pour un nombre positif et un un logique est une valeur zéro pour un nombre négatif en complément à 30 deux De même, le bit de signe est un zéro logique pour un nombre positif et un un logique pour un nombre négatif. Pour ajouter le huitième bit, il est simplement nécessaire de reproduire le bit de signe dans les septième et huitième positions de bit. Ceux qui sont compétents en la matière noteront facilement que les valeurs calculées de substitution peuvent également être dérivées d'échantillons, dont tous donnent la valeur saturée avec un circuit semblable. Le choix des phases d'échantillonnage est également arbitraire L'échantillonnage ne doit pas nécessairement être accompli en phase avec la salve, mais cependant le choix de la phase d'échantillonnage affectera le degré auquel la plage d'échantillonnage peut être comprimée. R E V E N D I C A T I O NS _________________________ 1. Dispositif pour convertir un signal analogique en un format d'échantillon numérique, du type comprenant un convertisseur analogiquenumérique répondant audit signal analogique, caractérisé en ce que: ledit convertisseur est polarisé pour avoir une plage dynamique plus faible que la plage dynamique dudit signal analogique; un moyen ( 24) détecte les échantillons numériques 10 saturés produits par ledit convertisseur, qui correspondent à des signaux analogiques dépassant la plage dynamique dudit convertisseur; un moyen ( 28 36) calcule les valeurs des échantillons numériques à partir d'échantillons numériques 15 se produisant régulièrement pris proches desdits échantillons saturés; et un moyen ( 38) remplace les échantillons saturés produits par le convertisseur par des échantillons numériques calculés. 2 Dispositif selon la revendication 1, caractérisé en ce que le moyen ( 28 36) précité pour calculer les échantillons numériques comprend un moyen pour combiner les échantillons numériques se présentant avant les échantillons saturés. 3 Dispositif selon la revendication 2, caractérisé en ce que le moyen ( 28-36) pour calculer les échantillons numériques comprend un moyen pour combiner les échantillons numériques pris à la suite des échantillons saturés ainsi que les échantillons antérieurs dans les 30 valeurs calculées d'échantillon. 4. Dispositif selon la revendication 1, caractérisé en ce que le moyen ( 24) pour détecter les échantillons numériques saturés produit un signal de commande en réponse à cette présence; le moyen ( 38) pour remplacer comprend un multiplexeur ayant un premier point d'entrée numérique couplé ( 22) au convertisseur analogique-numérique, un second point d'entrée numérique, une borne d'entrée de commande couplée pour recevoir ledit signal de commande et un point de sortie auquel des échantillons numériques sont produits ( 40) par ledit dispositif; le moyen ( 28-36) pour calculer comprend un moyen ( 28-32) couplé audit convertisseur pour stocker, en succession, R échantillons numériques successifs, o R est un nombre entier de façon que, comprenant l'échantillon numérique immédiatement disponible à la sortie du convertisseur, on dispose de R+ 1 échantillons numériques successifs et un moyen ( 34,36) pour combiner certains des R+ 1 échantillons pour produire un échantillon numérique 15 correspondant, dans le temps, à l'échantillon présent au premier point d'entrée numérique du multiplexeur, et un moyen pour coupler le moyen pour combiner au second point d'entrée du multiplexeur. 5. Dispositif selon la revendication 4, caractérisé en ce que le moyen ( 28-32) pour stocker R échantillons comprend trois éléments retardateurs couplés en série, chaque élément retardateur produisant un retard d'une période d'échantillon. 6. Dispositif selon la revendication 5, caractérisé en ce que les trois éléments retardateurs en série ( 28-32) sont désignés premier ( 28), second ( 30) et troisième ( 32) éléments retardateurs, lesdits premier et troisième éléments retardateurs étant couplés le plus près et le plus loin du convertisseur ( 20) respectivement 30 et le moyen ( 34, 36) pour combiner comprend: un circuit soustracteur ( 34) connecté pour soustraire les échantillons du second élément retardateur des échantillons du troisième élément retardateur; un circuit additionneur ( 36) connecté pour ajouter 35 les échantillons du premier élément retardateur aux différences produites par ledit circuit soustracteur; et un moyen pour coupler ledit circuit additionneur audit multiplexeur. 7. Dispositif selon la revendication 6, caractérisé en ce que: les trois éléments retardateurs en série ( 45, 49, 51) sont désignés premier ( 45), second ( 49) et troisième ( 51) éléments retardateurs, lesdits premier et troisième éléments retardateurs étant couplés le plus près et le plus loin du convertisseur ( 20) respectivement, le multiplexeur ( 38) est couplé au convertisseur par le premier élément retardateur; et le moyen pour combiner ( 47, 53) comprend un circuit additionneur ( 47) connecté pour ajouter les échantillons du second élément retardateur aux échantillons 15 couramment disponibles à la sortie du convertisseur, un soustracteur ( 53) connecté pour soustraire les échantillons du troisième élément retardateur des sommes produites par ledit circuit additionneur et un moyen pour appliquer les différences produites par le soustracteur au second 20 point d'entrée du multiplexeur.