FR 2565031 A1 19851129 FR 8408254 A 19840525 PROCEDE DE REALISATION D'UN BLINDAGE ENTRE DEUX SOUS-ENSEMBLES D'UN MICROCIRCUIT ET APPLICATION DE CE PROCèDE A LA REALISATION D'UN CIRCUIT INTEGRE MONOLITHIQUE COMPRENANT DEUX SOUS-ENSEMBLES AINSI ISOLES L'invention concerne un procédé de réalisation d'un blindage entre deux sous-ensembles d'un microcircuit. L'invention concerne également un microcircuit comprenant au moins deux sous-ensembles réalisés sous forme de circuits intégrés, ces sous-ensembles étant isolés l'un de l'autre (ou les uns des autres) par un blindage ainsi constitué. L'invention trouve son application dans la réalisation d'un dispositif hyperfréquences monolithiquement intégré formant une tête de réception d'antenne pour transmission d'émissions télévisées par satellite artificiel (en anglais : Direct Broadcasting Satellite Receiver = D B S R). Un tel dispositif comprenant plusieurs sous-ensembles dont chacun forme un circuit intégré sur un substrat en arséniure de gallium (GaAs) est connu de l'art antérieur par-la publication de SHIGERAZU HORI et alii dans "1983 IEEE MTT-S Digest, A-5, pages 59 à 63", intitulée "GaAs Monolithic MICs for Direct Broadcast Satellite Receiver". Le dispositif décrit dans le document cité comprend entre autres, tels que représentés sur la figure 1 de ce document, un amplificateur bas-bruit à 12 GHz (noté L N A), un oscillateur local a' 11 GHz (noté L O), dont les niveaux de puissance en sortie sont très différents. Ces deux types de circuit sont donc intégrés sur des substrats différents afin d'en permettre le blindage. Or il est impératif que ces circuits, du fait qu'ils ont trait à la télévision, soient réalisés en grande série avec un coût de fabrication réduit Le problème technologique posé est donc de réaliser tous les sous-ensembles formant la tête de réception d'antenne sous la forme d'un seul microcircuit monolithiquement intégré. En effet, la résolution de ce problème permettrait de résoudre les problèmes d'interconnexion entre les sous-ensembles et d'amêliorer le rendement de fabrication. Mais on ne peut résoudre le problème d'une telle intégration monolithique que si l'on parvient à résoudre le problème du blindage de deux sous-ensembles de circuit intégré l'un par rapport à l'autre sur le même substrat. C'est pourquoi la présente invention propose un procédé de blindage tel que défini dans le préambule remarquable en ce qu'il comprend les étapes de : a) préparation d'un substrat monocristallin semi-conducteur destiné à recevoir un circuit intégré monolithique formé de plusieurs sous-ensembles ; b) délimitation d'une zone de masse en surface du substrat entre les sous-ensembles devant être isolés par blindage c) réalisation d'une gravure sur la face arrière du substrat de manière à diminuer l'épaisseur de ce dernier dans une zone correspondant sur la face arrière au moins à la zone de masse définie sur la face avant ;; d) réalisation par gravure de la face arrière de passages faisant communiquer la face arrière et-la face avant du substrat dans la #one d'épaisseur réduite e) métallisation, par un métal convenant à former un. plan de masse, de la zone délimitée à cet effet sur la face avant, de tout ou partie de la face arrière incluant la zone d'épaisseur réduite, ainsi que des parois des passages, de manière à obtenir la liaison électrique entre le plan de masse de la face avant et la métallisation arrière ; f) utilisation de ce plan de masse comme masse des sous-ensembles du circuit intégré. Dans une réalisation de l'invention, ce procédé est remarquable en ce qu'il s'applique à un substrat en arséniure de gallium (GaAs) de 330 Vm d'épaisseur initiale, dont l'épaisseur finale est de 300 pm, alors que la zone de masse présente une épaisseur réduite à 150 pm, en ce que les passages métallisés ont un diamètre de 100 pm, et en ce que le métal formant le plan-de masse sur les.faces avant, arrière et dans les passages, est un alliage titane-platine-or (Ti Pt -Au) d'épaisseur 1 pm réalisé -par #exemple par pulvérisation cathodique. Une mise en oeuvre du procédé selon la réalisation précédente peut être appliquée à la fabrication d'un circuit monolithiquement intégré de tête d'antenne hyperfréquences, remarquable en ce que les circuits d'amplificateur bas-bruit et d'oscillateur local sont isolés par un tel plan de masse. L'invention sera mieux comprise à l'aide de la description suivante illustrée par les figures annexées dont - la figure 1 qui représente schématiquement les différents sous-ensembles de circuit formant une tête de réception d'antenne hyperfréquences ; - la figure 2a qui représente en coupe un substrat présentant un plan de masse réalisé par le. procédé selon l'invention, et supportant un élément de circuit intégré - la figure 2b qui représente un tel substrat vu du dessus. Tel que représenté sur la figure 1, un circuit de tête de réception d'antenne hyperfréquences, décrit à titre d'exemple de réalisation d'un circuit comportant un blindage réalisé selon l'invention, comprend plusieurs sous-ensembles. Le signal å 12 GHz recueilli par l'antenne est appliqué à l'entrée d'un amplificateur bas-bruit formé de plusieurs étages, par exemple trois, notés 1, 2 et 3. Un oscillateur local s fournit un signal stable à 11 GHz. Un mélangeur 5, qui reçoit en entrées les signaux issus de l'amplificateur bas-bruit et de l'oscillateur local fournit en sortie un signal à 1 GHz compatible avec les récepteurs de télévision. Ce dernier signal, à une fréquence dite intermédiaire, est traité en sortie par l'amplificateur 7. Jusqu'à ce jour, les différents sous-ensembles constituant le circuit complet de tête de réception d'antenne, ont été intégrés séparément sur des substrats indépendants dans le but de permettre le blindage d'éléments tels que l'amplificateur bas-bruit et l'oscillateur local dont les niveaux de puissance en sortie sont très différents. Mais les impératifs de la réalisation industrielle rendent obligatoire l'intégration monolithique de ces différents sous-ensembles Le substrat choisi pour l'application décrite ici à titre d'exemple est un matériau semi-isolant tel que l'arséniure de gallium (GaAs), qui présentant une mobilité électronique élevée, est particulièrement bien adapté aux applications en hyperfréquences. Tel que représenté sur la figure 2, un circuit réalisé selon la présente invention comporte donc un plan de masse 12, formé à la surface d'un substrat 1, et isolant le sous-ensemble 20 du sous-ensemble 30. Un procédé de réalisation a été développé pour former ce plan de masse. La zone 12 d'implantation de ce dernier est d'abord définie sur la face avant du substrat 1 poli à une épaisseur initiale de 330 pm. Puis sur la face arrière du substrat une zone de grande surface 10, de l'ordre de 400 x 1200 pm, centrée sur la zone 12, est délimitée, par exemple par une fenêtre pratiquée dans une laque photosensi ble formant masque. Une gravure chimique permet d'obtenir dans la fenêtre 10, une cuvette en sorte que dans le fond de cette cuvette, l'épaisseur du substrat se trouve réduit a environ 150 um. Durant cette opération, la face avant du substrat peut être protégée par une couche de laque appropriée. Puis la laque protégeant la face arrière est retirée et une gravure uniforme est pratiquée da manière à arrondir les bords de la cuvette et à amener le substrat à une épaisseur finale de 300 pm. Enfin une nouvelle couche de laque photosensible est déposée sur cette face arrière du substrat dans le but de déterminer des ouvertures réparties dans le fond de la cuvette sur la surface correspondant au plan de masse. Par ces ouvertures, une nouvelle gravure du matériau du substrat permet de former des passages 11 entre la face avant et la face arrière de ce dernier. Une gravure ne formant jamais des parois perpendiculaires aux faces avant ou arrière, mais au contraire des sortes de cratères de forme à peu près tronconique, la réduction de l'épaisseur intiale du substrat est rendue nécessaire, pour dominer la forme et la dimension finales des passages 11, dont le diamètre est choisi ici d'environ 100 pm. Une métallisation convenable pour former le contact de masse est réalisée sur la face avant dans la zone 12, et sur la face arrière, sur tout ou partie de cette dernière incluant au moins la cuvette 12, ainsi que sur les parois des passages 11, en sorte que les métallisations avant et arrière se trouvent électriquement reliées par l'intermédiaire de ceux-ci. On peut utiliser à cet effet un alliage de titane-platine-or (Ti-Pt-Au) de 1 Vm d'épaisseur par exemple, déposé par pulvérisation cathodique. Les figures 2a et 2b montrent en outre quelques éléments de circuit typiques de ceux que l'on peut intégrer sur un substrat en arséniure de gallium (GaAs), réalisés à titre d'exemple. La figure 2a montre en coupe transversale les différentes couches formant ces éléments. Un transistor à effet de champ T est formé sur une couche active 2 d'arséniure de gallium dopée n, de deux contacts ohmiques 3 formant la source et le drain, entre lesquels un contact métallique 9 réalise l'électrode de grille de type Schottky. Une capacité C peut être formée par une couche diélectrique 7 réalisée entre deux couches métalliques 6 et 8. Une résistance R est formée par une zone de type 2 à chaque extrémité de laquelle sont pris des contacts de type 3. Les lignes L1, L2, L3 de transmission sont formées par des métallisations 4 de 2,5 pm d'épaisseur, ainsi que l'électrode supérieure des capacités. Les couches actives 2 de type n peuvent être réalisées par implantation ionique. Les contacts ohmiques 3 peuvent être un alliage or-germanium (Au-Ge). Les contacts schottky 9 peuvent être en aluminium recouvert de platine. Une couche de laque 5 peut être utilisée pour obtenir l'isolation entre le premier et le second niveau d'interconnexion. Par une méthode d'auto- alignement, les transistor à effet de champ T utilisés peuvent présenter une longueur de grille de 0,7 pm dans un espace drain-source-de 2 pin, le facteur de bruit d'un transistor étant alors d'environ 2,5 dB. Par le blindage 12 selon l'invention, le sous-ensemble de circuit 20 se trouve être suffisamment isolé du sous-ensemble de circuit 30. Ce plan de masse 12 peut servir de masse à tous les sousensembles du circuit total et être raccordé au plot de circuit de masse du boîtier. Il est évident que de nombreuses variantes sont possibles dans la mise en oeuvre et dans l'application du procédé selon l'invention sans pour autant sortir du cadre de la présente invention tel que défini par les revendications ci-après annexées. REVENDICATIONS 1. Procédé de réalisation d'un blindage entre deux sous-ensembles d'un microcircuit, caractérisé en ce qutil comprend les étapes de : a) préparation d'un substrat monocristallin semi-conducteur, destiné à recevoir un circuit intégré monolithique formé de plusieurs sous-ensembles ; b) délimitation d'une zone de masse en surface du substrat entre les sous-ensembles devant être isolés par blindage ; c) réalisation d'une gravure sur la face arrière du substrat de manière à diminuer l'épaisseur de ce dernier dans une zone correspondant sur la face arrière au moins à la zone de masse définie sur la face avant ; d) réalisation par gravure de la face arrière de passages faisant communiquer la face arrière et la face avant du substrat, dans la zone d'épaisseùr réduite ;; e) métallisation, par un métal convenant à former un plan de masse, de la zone délimitée à cet effet sur la face avant, de tout ou partie de la face arrière incluant la zone d'épaisseur réduite, ainsi que des parois des passages, de manière à obtenir#1a liaison électrique entre le plan de masse de la face avant et- la métallisation arrière ; f) utilisation de ce plan de masse comme masse des sous-ensembles du circuit intégré. 2. Procédé selon la revendication 1, caractérisé en ce que le substrat est en arséniure de gallium (GaAs) de 330 pin d'épaisseur initiale, dont l'épaisseur finale est de 300 pin, alors que la zone de masse présente une épaisseur réduite à 150 pin, en ce que les passages métallisés ont un diamètre de 100 pin, et en ce que le métal formant le plan de masse sur les faces avant, arrière et dans les passages, est un alliage de titane-platine-or (Ti-Pt-Au) d'épaisseur 1 pin réalisé par exemple par pulvérisation cathodique. 3. Procédé selon la revendication 2, caractérisé en ce qu'il s'applique à la fabrication d'un circuit monolithiquement intégré de tête d'antenne hyperfréquences dont les sous-ensembles constitués par les circuits d'amplificateur bas-bruit et d'oscillateur local sont isolés par un tel plan de masse.