FR 2566213 A1 19851220 FR 8409503 A 19840618 La présente invention est relative à la transmission numérique rapide de mots de plusieurs bits. Elle concerne notamment la transmission des données entre calculateurs par l'intermédiaire du réseau commuté. Les ordinateurs et les systèmes informatiques travaillent sur des mots d'un certain nombre de bits (n en parallèle), chaque bit représentant un état binaire (0 ou 1). I1 paraît donc plus simple de les transmettre sur des voies parallèles. Mais cette formule nécessite l'utilisation de lignes à plusieurs voies, chaque bit d'un mot étant attribué à une voie parallèle. C'est le mode de liaison parallèle. Pour des raisons de coût visant à simplifier le câble de liaison, on est actuellement amené à transmettre les bits d'un mot en série, l'un après l'autre, ce qui est évidemment plus long. La présente invention se rapporte au cas où l'on transmet l'information numérique par une seule voie physique. Cette situation fréquente se retrouve notamment lorsque l'on utilise une voie téléphonique ou un télex, sur le réseau commuté. En effet, les lignes du réseau commuté comportent généralement deux fils pour effectuer des liaisons bidirectionnelles. Quelquefois, quatre fils sont attribués à une ligne pour séparer les sens de transmission, à chaque sens étant associée une paire de fils. Du fait de ces contraintes, les liaisons numériques sur le réseau commuté sont toutes effectuées selon le mode série. Afin de faire transiter par une ligne unique, non plus une mais plusieurs communications, on pratique parfois le multiplexage du signal. On distingue, d'une première part, le multiplexage en fréquence (ou spatial) selon lequel on associe à chaque communication une fraction de la bande passante située autour d'une fréquence centrale de voie. On distingue, d'autre part, le multiplexage temporel principalement utilisé pour le transport de la voie. Le signal analogique est alors préalablement commuté en numérique par échantillonnage selon le principe dit de modulation par impulsion codée (MIC). Les lignes téléphoniques sont conçues pour transmettre des signaux analogiques et plus spécialement la parole. Ces spectres de fréquence transmissibles s'étendent entre 300 et 3000 HZ. Lorsque l'on veut transmettre des informations numériques sur des distances importantes par l'intermédiaire du réseau téléphonique, on est contraint d'utiliser un modulateur-démodulateur (MODEM). Le MODEM recoit les informations numériques, les transforme en un signal analogique qu'accepte la ligne, et puis il les transmet. A la réception, un autre MODEM reçoit l'onde précédemment modulée, transmise par la ligne téléphonique, la décode et reconstitue le message numérique d'origine. Le MODEM émet une onde porteuse modulée selon trois techniques : la modulation d'amplitude, la modulation de fréquence et la modulation de phase. En modulation d'amplitude, on donne à l'amplitude d'une onde porteuse de fréquence fixe, diverses valeurs différentes. Dans le cas le plus simple, on commute deux amplitudes qui traduisent un O ou un 1. C'est le mode A S K. En augmentant le nombre des niveaux, on peut transmettre au cours de chaque séquence des mots de longueur croissante. En modulation de fréquence, l'amplitude de l'onde porteuse est constante mais on lui donne deux fréquences différentes s'alternant, l'une traduisant les 0 et la seconde les 1. Enfin, en modulation de phase, c'est la phase de la porteuse qui est décalée d'un certain nombre de degrés en fonction du spectre digital des mots à transmettre. Selon les méthodes de fonctionnement usuelles des MODEM évoqués ci-dessus, on ne transmet sur la ligne qu'une seule porteuse à la fois, et l'on fait varier l'un de ses paramètres: amplitude, fréquence, phase, pour coder l'état des bits. Dans tous les cas, selon les techniques usuelles, à chaque période, un MODEM ne peut transmettre qu'un mot, dont le nombre des états significatifs est égal au nombre des paramètres différents. Du fait du manque de densité du signal analogique émis, les performances de rapidité de transport des MODEM sont très médiocres. Le plus souvent, le débit d'informations est inférieur à 1200 bits par seconde. Les MODEM les plus performants atteignent 2400 ou 4800 bits par seconde. On rencontre, par ailleurs, dans la technique, un cas où l'on utilise un mixage de fréquences pour transmettre des informations numériques sur le réseau commuté. Il s'agit de la formation des numéros téléphoniques selon la procédure dite d'appel à double ton "DTMF" . Selon cette méthode, on divise le elavier téléphonique en un réseau de trois colonnes verticales et quatre lignes horizontales de touche. A chaque colonne, est associée une fréquence haute et à chaque ligne une fréquence basse. Chaque code tapé au cadran provoque l'émission simultanée sur la ligne de deux fréquences multiplexées, une haute et une basse correspondant à la colonne et à la ligne de la touche. Le signal contenant les deux fréquences est analysé au centre téléphonique par un détecteur de double fréquence utilisant un filtre numérique logarithmique qui reconnait les fréquences présentes dans le signal et active les sorties correspondantes. Cette formule d'émission numérique à double fréquence mixée permet de composer et de transmettre un numéro d'appel environ dix fois plus vite que selon la méthode classique, asynchrone, impulsion par impulsion. Néanmoins, la prise en compte de chaque code nécessite l'émission continue du signal bi-fréquence pendant 50 millisecondes avec une séparation d'au moins 45 millisecondes, soit une période de transmission d'environ 100 millisecondes pour le transfert d'un nombre situé entre 1 et 12 (équivalent d'un octet). Cette vitesse de transmission est beaucoup trop faible pour être appliquée à la transmission de données numériques de grand volume. La lenteur de fonctionnement du mode double ton est liée à la difficulté de détection, d'accord et de différenciation des fréquences émises. Le procédé et les circuits proposés par l'invention permettent de transmettre, sur une ligne du réseau commuté, successivement, une pluralité de mots de n bits, et ce, avec une rapidité environ dix fois supérieure aux méthodes usuelles. Les n bits de chaque mot sont émis concomitament. L'invention constitue une amélioration au principe de l'appel double ton permettant de l'appliquer à la transmission numérique, de façon à émettre et recevoir de gros volumes d'informations numériques à des vitesses très rapides et sans problème ou erreur de décodage. A cet effet, l'invention propose un procédé de transmission numérique rapide de mots de n bits des poids compris entre 0 et n-l. Selon ce procédé, on associe à chacun des bits de poids k du mot une fréquence spécifique de données correspondantes 1k émis par un synthétiseur de fréquences spécifiques SFk. L'ensemble de ces synthétiseurs constitue un réseau d'intégrateurs digitaux analogiques. Lors de l'émission, on introduit les n bits du mot à transmettre à l'intérieur d'un buffer d'émission à verrouillage. En fonction de chacun des bits de poids k placés dans le buffer d'émission, on active des synthétiseurs de fréquences SFk correspondantes de façon à émettre une fréquence fk. Puis, on somme et on émet simultanément les fréquences de données fk au sein d'un signal d'émission Se. On active chacun des synthétiseurs de fréquence SFk à l'aide d'une horloge commune H de fréquence de base fb. De la sorte, l'ensemble des fréquences spécifiques 1k est parfaitement synchronisé. A la réception, on analyse le spectre analogique sa du signal Sr reçu à l'aide d'un ensemble de n détecteurs CK constituant un ensemble de démultiplexage. Les n détecteurs CK sont accordés chacun sur une fréquence fk afin de le reconnaitre et d'émettre un bit correspondant à sa présence ou à son absence On reconstitue ainsi sur un système de récepteurs Rk formant un buffer de réception, le spectre digital sd du mot émis à partir de fréquences fk reconnus constituant le signal Sr. Le procédé de l'invention est remarquable par le fait que - d'une part, on ajoute le signal de référence périodique de fréquences fb, émis par l'horloge H, aux divers signaux de fréquences caractéristiques fk compris dans le signal d'émission Se - et que, d'autre part, on assure le calage en fréquence des détecteurs CK et le séquencement de la réception du signal Sr reçu vis-à-vis de l'émission à l'aide de la fréquence de base fb reçue et isolée à l'intérieur du signal Sr. Ainsi, de manière pratique, selon le procédé de l'invention, on transmet un mot de n bits de poids k (k étant compris entre 0 et n-l) à l'aide d'une combinaison de n+l fréquences différentes. En effet, on émet un signal analogique Se dont le spectre est composé de n+l fréquences (fb, f0, ..., fn-1)-. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre en regard des dessins annexés, lesquels description et dessins sont donnés à titre d'exemple non limitatif. Sur ces dessins - la figure 1 schématise le principe général d'émission, selon le procédé de l'invention; - la figure 2 schématise le principe général de réception, selon le procédé de l'invention; - les figures 3 et 4 détaillent les éléments essentiels d'un circuit électronique d'émission, selon l'invention - les figures 4 et 5 détaillent les éléments essentiels d'un circuit électronique de réception, selon l'invention - enfin, la figure 6 rassemble le diagramme des temps du séquen cement de l'émission et de la réception selon le procédé de transmission de l'invention. La figure 1 décrit les éléments et fonctions essentiels du circuit électronique d'émission numérique 1 selon l'invention, destiné à la transmission rapide d'octets, dont on transmet les huit bits de façon concomitante. Le circuit 1 est destiné à être relié à un microprocesseur (non représenté) par l'intermédiaire d'un bus de données 3 et d'un bus de contrôle 5. Il comporte essentiellement - un buffeur d'émission 7 assurant, sous la commande du bus de contrôle 5 du microprocesseur, l'interfaçage avec le bus de données 3, - un ensemble de multiplexage 9 constitué d'un réseau d'intégrateurs digitaux analogiques, - un sommateur 11 assurant le mixage des différents signaux émis par l'ensemble de multiplexage 9, - et un dispositif de contrôle d'émission 13 assurant d'une part l'amplification du signal Se émis et, d'autre part, la commutation avec une ligne bilaire 15 du réseau commuté ceci sous la commande du bus de contrôle S. Une horloge H activée par un quartz Q émet une fréquence de base fb à partir de laquelle sont synthétisées huit fréquences de données (f0 ...fil). Ces neuf fréquences sont transmises à l'ensemble de multiplexage par l'intermédiaire du circuit de génération fréquentiel 17. De même, la figure 2 décrit les éléments et fonctions essentiels du circuit électronique de réception numérique 19 selon l'invention. Celui-ci est relié à la ligne bifilaire 15 du réseau commuté par l'intermédiaire d'un dispositif de contrôle de réception 21 assurant la commutation et l'amplification du signal Sr reçu sur la ligne bifilaire 15. Le système de contrôle de réception 21 reçoit un signal Sr comprenant neuf fréquences multiplexées, à savoir - les fréquences caractéristiques f0 à f7 dont le spectre analogique sa dans le signal Sr représente le spectre digital sd du mot M transmis - et la fréquence de base fb émise par l'horloge H du circuit d'émission. Le signal Sr est transmis à un ensemble de dé multiplexage 23. Celui-ci - d'une part, transforme le spectre analogique sa reçu dans Sr, correspondant aux fréquences f0 ... f7, en un spectre digital sd et le transmet à un buffeur de réception 25 - et, d'autre part, isole la fréquence de base fb qu'il transmet - à un circuit synchronisateur de réception 27. A cet effet, l'ensemble de démultiplexage 23 comporte une batterie de n+l détecteurs CFO ... CF7, CFb accordés chacun sur une fréquence spécifique fk ou la fréquence de base fb de façon à reconnaître la présence de ces fréquences dans le spectre analogique sa du signal reçu Sr. La fréquence de base fb, isolée dans le spectre sa, est transmise au synchronisateur de réception 27 qui assure la coordination générale du circuit de réception 19 et en particulier contrôle le verrouillage des registres de réception Rr du buffeur de réception 25 par l'intermédiaire d'une voie de synchronisation de réception 29. Le - circuit de réception 19 est relié à un micro-processeur (non représenté) par l'intermédiaire d'un bus de données 3 et d'un bus de contrôle 5. Le buffeur de réception 25 échange des informations avec le bus de contrôle 5 et transmet en parallèle les différents bits du spectre digital sd des mots successivement reçus, au bus de données 3, par l'intermédiaire d'une connexion de sortie de données 31. Le fonctionnement et la composition des circuits d'émission et réception numériques 1 et 19 selon l'invention vont maintenant être décrits plus en détail en référence aux figures 3 à 5. La figure 3 représente les liaisons entre le buffeur d'émission 7 et l'horloge H du circuit d'émission 1, ainsi que les signaux qu'ils délivrent. Le buffeur d'émission 7 est relié au bus de contrôle 5 par l'intermédiaire d'une première ligne de contrôle d'émission 33 comprenant une porte de contrôle d'émission 35 validant l'ouverture des registres d'émission du buffeur d'émission 7 uniquement lorsque le bus de contrôle 5 délivre un signal de préparation d'émission CS et d'écriture WR favorable au passage de la porte 35. Par ailleurs, une bascule de contrôle d'émission 37 est placée également entre le bus de contrôle 5 du système émetteur et le buffeur d'émission 7. Cette bascule 37 reçoit du buffeur 7 une information Q et retransmet l'information Q au bus de contrôle sous la forme d'un signal TBE signifiant que le buffeur d'émission est plein ou en cours de chargement.La bascule de contrôle d'émission 37 est également reliée à l'horloge H activée par le quartz Q qui assure son séquencement et, par là-même, celui du buffeur d'émission 7. Le quartz Q délivre une fréquence à 9,6 KHz à l'horloge H qui, grâce à des circuits résonnants internes, émet huit fréquences caractéristiques respectivement f0 (2.000 Hz), fl (2.100 Hz), f2 (2.200 Hz), f3 (2.300 Hz), f4 (2.400 Hz), f5 (2.500 Hz), f6 (2.600 Hz) et f7 (2.700 Hz), ainsi que la fréquence de basé fb (1.200 Hz). Par ailleurs, des fréquences fb et 4xfb sont transmises par l'horloge H à la bascule d'émission 37 pour qu'elle commande au buffeur d'émission 7 le transfert en parallèle du spectre digital sd (dO, dl, d2 ... d7) du mot M émis. La figure 4 représente plus en détail la partie émission du circuit d'émission 1. On constate que le circuit 1 comporte une batterie de 8+1=9 intégrateurs digitaux analogiques IDAO ... IDA7 et IDAb dont les sorties 39 à 47 sont toutes couplées à la même ligne d'émission 51. Les sorties hO ... h7 des synthétiseurs des fréquences fl ... f7 sont chacune reliées à un des intégrateurs IiDA0 ... IDA7 pour leur transmettre respectivement une fréquence caractéristique f0 ... La voie d'émission de synchronisation hb transmet la fréquence de base fb émise par l'horloge H à l'intégrateur digital analogique IDAb . Par ailleurs, des connexions DO ... D7 relient chacune des sorties des registres d'émission RO ... R7 aux intégrateurs digitaux analogiques IDAO ... IDA7, de façon à leur transmettre l'état des bits élémentaires dO ... d7 du spectre digital sd du mot émis M afin que les intégrateurs soient activés sélectivement en fonction de l'état des bits dO ... d7 pour émettre ou non l'une des fréquences caractéristiques f0 ... f7 sur les lignes 40 ... 47. L'intégrateur IDAb est constamment activé par la tension d'alimentation VCC en sorte qu'il émet en continu la fréquence de base fb sur la sortie 39. Chacune des sorties 39 à 47 est reliée au sommateur 11, lui-m8me relié au circuit de contrôle et d'amplification 13. En sorte que le circuit d'émission 1 transforme un mot M constitué d'un octet de huit bits dO ... d7 en un signal analogique Se constitué d'un train d'impulsions formé par les fréquences fb et l'une ou l'autre des fréquences fb, f0 à f7. Ce signal Se est émis sur la ligne de transmission 15. Une des caractéristiques essentielles du circuit d'émission 1 selon l'invention est que l'on active chacun des synthétiseurs SFk de l'horloge H à l'aide d'une même fréquence de base fb. La figure 6 schématise le diagramme des temps de séquencement de l'émission et de la réception. Le quartz Q émet une fréquence constante de 9,6 KHz à partir de laquelle, outre les fréquences caractéristiques f0 ... f7 sont générées, une fréquence de contrôle 4,8 KHz et une fréquence moyenne de transmission à 2,4 KHz définissent un cycle d'émission de fréquences de 2 fb = 1,2 KHz. Chacune des fréquences fb, 0 ... 17 étant synthétisée à partir du même quartz Q, on peut constater que celles-ci sont parfaitement en phase. Un cycle d'émission peut commencer des que le buffeur d'émission 7 a signalé qu'il était libre par la génération d'un créneau 55. La transmission commence alors et est matérialisée par l'émission d'un signal de validation de transmission 57. Ces- différentes phases sont orchestrées par la bascule de contrôle de chargement 37 qui commande le multiplexage et la sortie multiplexée du signal émis Se. Du fait de la parfaite coordination des fréquences caractéristiques, en raison de leur synthèse à partir d'une même fréquence de base, un signal émis correspondant à un mot M peut être intelligible sur un seul cycle de transmission de la fréquence fb. Afin d'optimiser la rapidité de transmission, il est recommandé par l'invention que la fréquence de base 2 fb (notamment 1,2 KHz) soit sensiblement égale à la moitié de la fréquence moyenne (fm) du spectre des fréquences spécifiques de données (0 = 2 KHz à f7 = 2,7 KHz), en sorte que le train d'impulsions émis correspondant à un mot comporte au moins deux périodes de chaque fréquence caractéristique émise fk. Préférentiellement et en raison des capacités usuelles du réseau commuté, on choisira n fréquences caractéristiques fk situées sensiblement entre 2.000 et 2.800 hertz, la fréquence de base fb étant sensiblement égale à 1.200 hertz. Le circuit électronique de réception numérique 19 selon l'invention, décrit figure 5, est organisé selon les mêmes principes que le circuit d'émission 1. L'ensemble de démultiplexage 23 analyse le spectre analogique sa du signal émis Se et, grâce à une batterie de neuf détecteurs comparateurs analogiques (Cb, C0 ... C7). Il isole d'une part la fréquence de base fb et, d'autre part, la présence ou l'absence dans le signal émis se de composantes de fréquences caractéristiques 0 à f7. Le séquencement de la fréquence de base fb est transmis au synchronisateur de réception 27 qui génère une fréquence de contrôle 4xfb. Le synchronisateur de réception 27 commande la transmission des bits dO à d7 vers le buffeur de réception 25 et assure la synchronisation de transmission grâce à une liaison 59 avec le bus de contrôle 5. Sous la commande du bus de contrôle 5 et du contrôleur de réception 27, les bits dO à d7 sont transmis au bus de données 3 en parallèle sur le connecteur de sortie de données 31. Le séquencement de la réception est décrite à la partie inférieure de la figure 6. Une des particularités principales de ce circuit de réception est que le fonctionnement des détecteurs comparateurs analogiques c0 à c7, assurant l'analyse du signal reçu Sr, est parfaitement séquencé grâce à la même fréquence de base fb, elle-même transmise dans le signal Se. Cette même fréquence fb commande, par l'intermédiaire du synchronisateur de réception 27, le séquencement des phases de réception. Lorsque le buffeur de réception 25 est plein à la suite de la réception d'un signal Sr par l'intermédiaire de la ligne de transmission 15, il émet un créneau caractéristique 61 dont la position vis-à-vis d'un cycle de transmission peut être variable, ainsi qu'un signal de validation 63. L'indication de données disponibles à transmettre 65 est assurée en début de cycle. Dans sa version la plus avantageuse, l'invention recommande d'intégrer sur un même support, et notamment sur un circuit hybride, à la fois un circuit d'émission 1 et un circuit de réception 19, lesdits circuits d'émission et de réception étant synchronisés par la même horloge de base H émettant la fréquence m. On peut ainsi, à l'aide d'un seul composant, émettre et recevoir des mots de n bits et notamment des octets en transmettant au cours d'une seule période de la fréquence de base les huit bits de l'octet pour aboutir à une rapidité dix fois supérieure à celle d'un MODEM actuel. L'invention trouve une application particulièrement avantageuse dans le domaine des liaisons entre ordinateurs, micro-ordinateurs, micro-processeurs et liaisons entre systèmes à micro-processeurs et périphériques. Par ailleurs, une application particulièrement judicieuse concerne le transfert rapide à distance d'images numérisées qui s'effectue habituellement à des vitesses peu élevées. L'invention ayant maintenant été exposée et son intérêt justifié sur des exemples détaillés, le demandeur s'en réserve l'exclusivité pendant toute la durée du brevet, sans limitation autre que celles des termes des revendications ci-apres. REVENDICATIONS 1.- Procédé de transmission numérique rapide de mots M, constitué d'un spectre digital (sa), de n bits de poids (k) compris entre (0 et n-l), consistant - à associer à chacun des bits de poids (k) du mot (M)- une fréquence spécifique de donnée correspondante (fk) que l'on émet à l'aide d'un synthétiseur de fréquence spécifique (SFk), l'ensemble de ces synthétiseurs (SFk) constituant un réseau d'intégrateurs digitaux-analogiques, réunis à l'intérieur de l'ensemble de multiplexage (9) et, lors de l'émission - à introduire les n bits du mot à transmettre à l'intérieur de registre d'émission à verrouillage d'un buffer d'émission (7), - en fonction de chacun des bits de poids (k) placés- dans les registres d'émission (Re), à activer les synthétiseurs de fréquence (SFk) correspondants, de façon à émettre les fréquences (fk), - à sommer les signaux élémentaires de fréquences de données (fk) au sein d'un signal (Se), - en outre, à activer chacun des synthétiseurs (51k) de fréquence spécifique (fk) à l'aide d'une horloge commune (H) de fréquence de base (fob), de façon à ce que chacune des fréquences (fb, f0, .. fn) soit parfaitement synchro nisée, de même, à la réception - à analyser le spectre analogique (sa) du signal (Sr) reçu à l'aide d'un ensemble demultiplexages constitués de n détecteurs (CFk) formant un réseau de comparateurs analo giques accordés chacun sur une fréquence spécifique (1k) afin de la reconnaître et d'émettre un bit correspondant à sa présence ou à son absence, - à reconstituer sur un buffer de réception (25) constitué de récepteurs (Rk), à partir des fréquences (fk) reconnues constituant le signal (Sr), le spectre digital (sd) du mot (M) émis, ledit procédé étant caractérisé en combinaison en ce que - d'une part, on ajoute le signal de référence périodique de fréquence (fb) émis par l'horloge (H) aux signaux de fréquences caractéristiques (fk) comprises dans le signal (Se), - d'autre part, on assure par l'intermédiaire d'un synchroniseur de réception (27), le calage en fréquence des détecteurs et le séquencement de la réception du signal (Sr) vis-à-vis de l'émission du signal (Se), à l'aide de la fréquence de base (fb) reçue. 2.- Procédé selon la revendication 1 précédente de transmission numérique rapide d'un mot (M) de n bits de poids k (O n-i), ledit procédé étant caractérisé en ce que - d'une part, l'on active chacun des synthétiseurs de fréquence (SFk) à l'aide d'une fréquence de base (fob), émise au sein du signal (Se) inférieure à chacune des fréquences caractéristiques de données (fk) (avec O n-l) émises, - d'autre part, on analyse au sein du signal reçu (Sr) la fréquence de base (fb) à l'aide d'un détecteur (CFb) et l'on assure, à l'aide de cette fréquence, le calage en fréquence des détecteurs (CFk). 3.- Procédé selon la revendication 2 précédente de transmission numérique rapide de mots (M) de n bits de poids (k), (O n-i), ledit procédé étant caractérisé en ce que l'on active chacun des synthétiseurs de fréquence (SFk) et on assure le calage en fréquence des détecteurs (Dk) à l'aide d'une fréquence de base (fb) sensiblement égale à la moitié de la moyenne (fm) des fréquences spécifiques de données (fk). 4.- Procédé selon la revendication 3 précédente de transmission numérique rapide de mots de n bits de poids (k), (O n-l), ledit procédé étant caractérisé en combinaison en ce que - on transmet chaque mot (M) en émettant un signal (Se) constitué par un train d'ondes compris sensiblement à l'intérieur d'une période (T) de la fréquence de base (fb) - à l'intérieur du signal (Se), chaque bit de poids (k) non nul est représenté par la présence dans le spectre du signal (S) d'au moins deux périodes de sa fréquence caractéristique (fk). 5.- Procédé selon l'une des revendications 1 à 4 précédentes, de transmission rapide de mots (M) de n bits de poids (k), (0 ledit procédé étant caractérisé en ce que, pour ce faire, on émet un signal analogique (Se) dont le spectre est composé de (n+1) fréquences (fb, 0, ... fn-l) ; la première fréquence (fb) dite de base se trouvant dans l'émission de chaque train d'ondes correspondant à la transmission d'un mot ; et les autres ( (avec O (S) uniquement lorsque le bit de poids (k) correspondant est en position active à l'intérieur du mot à transmettre 6.- Procédé selon l'une des revendications 1 à 5 précédentes de transmission rapide de mots (M) de n bits de poids (k) compris entre (0 et n-l) sur une ligne du réseau commuté téléphonique, ledit procédé étant caractérisé en ce que - les n fréquences de données émises (fk) sont situées sensiblement entre 2000 et 2800 hertz, - la fréquence de base (fiv) est sensiblement égale à 1200 hertz. 7.- Circuit électronique (1) d'émission numérique rapide, selon le procédé d'une des revendications 1 à 6 précédentes, de transmission d'une succession de mots (M) de n bits de poids (k), (0 n-1), le circuit de transmission comprenant - un buffer d'émission (7) à verrouillage, notamment relié à un bus de données (3), stockant avant émission le spectre digital (sd) des n bits du mot (M), et comportant n voies de sortie (Dk) (O n-l) correspondant chacune à l'état (do, , dk) d'un bit de poids (k) du mot, - une horloge (H) activée par un quartz (Q) émettant une fréquence de base (fb) sur une voie de synchronisation, - n synthétiseurs de fréquence (SFk) émettant n signaux de fréquences spécifiques (fk) (O n-1) calées par rapport à la fréquence (fb) de l'horloge (H), ledit circuit d'émission étant caractérisé en ce qu'il est muni - d'un dispositif de- démultiplexage comportant un réseau de (n+1) intégrateurs digitalisateurs analogiques (IDAb, IDA1,..IDAn) dont les sorties (39 à 37) sont toutes couplées à la même ligne d'émission (51), chaque synthétiseur de fréquence (SFk) étant relié à un intégrateur (Ifk) et chaque voie du buffer d'émission (7) étant, en outre, reliée à un intégrateur (Ik), la voie de synchronisation de l'horloge (H) étant reliée à l'intégrateur (I). 8.- Circuit électronique (19) de réception numérique rapide, selon le procédé d'une des revendications 1 à 6 précédentes, d'une succession de mots (M) de n bits de poids (k) (0 circuit de réception (19) comprenant - un buffer (25) de- réception à verrouillage, notamment relié relié à un bus de données (5), stoekant après réception le spectre digital (sd) des n bits du mot reçu et comprenant, en outre n voies d'accès (Ak) (0 - n+î détecteurs comparateurs analogiques (Cb, CO, ...C7) dont une première entrée est reliée à la ligne d'émission, - la sortie de n comparateurs (C1), (Cn) étant reliée à une voie d'accès (Ak) du buffer (25) de réception à verrouillage pour assurer le transport vers- les registres de réception de chacune des composantes correspondantes du spectre digital (sd) du mot (M) reçu, la sortie du dernier comparateur (CFk) étant également reliée à une entrée de synchronisa tion du buffer de réception (25). 9.- Circuit électronique 19 de transmission bi-directionnelle numé rique rapide, selon le procédé d'une des revendications 1 à 6 précédentes, d'une succession de n bits de poids (k) (O n-î), ledit circuit de transmission traditionnelle étant caractérisé en ce qu'il intègre sur un même support - un circuit d'émission (1) selon la revendication 7 - et un circuit de réception (19) selon la revendication 8. Lesdits circuits d'émission (1) et de réception (19) étant synchronisés par la même horloge de base (H) émettant les fréquences de base (fb).