FR 2561822 A1 19850927 FR 8404551 A 19840323 DISPOSITIF SEMICONDUCTEUR A EFFET DE CHAMP A FAIBLE TENSION DE DECHET La présente invention concerne un dispositif semiconducteur à effet de champ, ayant une tension de déchet faible, c'est-à-dire un faible produit résistance à l'état passant RON multiplié par le courant de charge lc. Cet objectif de la faible tension de déchet est atteint en diminuant les résistances d'accès: le dispositif semiconducteur selon l'invention comporte une région de canal de largeur plus petite que la largeur des électrodes d'accès, dans un plan de projection parallèle au plan du substrat du dispositif. La largeur du canal est diminuée par la présence de trous quitraversent la couche active, et détruisent donc la région de canal correspondante par suppression de matière.Ainsi, les régions d'accès sont plus larges que la région de canal et les résistances d'accès diminuées en conséquence, pour une largeur de canal donnée. Les dispositifs semiconducteurs concernés par l'invention sont essentiellement des transistors à effet de champ, qui comportent une électrode de grille déposée sur la région de canal, pour en contrôler la conduction, et les charges à courant constant, qui sont des transistors à effet de champ sans grille et qui fonctionnent à saturation du canal. Ces différents types de dispositifs semiconducteurs peuvent être réalisés en matériaux tels que le silicium ou ceux de la famille III-V ou lI-VI comme GaAs, AlGaAs, InP...etc. Toutefois, ces dispositifs semiconducteurs sont surtout intéressants dans le domaine des hyperfréquences, pour la réalisation de circuit intégrés logiques. Mais ils peuvent également être utilisés dans des oscillateurs, des amplificateurs, des discriminateurs et autres circuits hyperfréquences dans lesquels une grande vitesse, une puissance non négligeable et une faible tension de déchet sont requises du composant actif. La structure par couches des dispositifs semiconducteurs n'intervient pas comme limite au domaine de l'invention. S'il s'agit d'un transistor à effet de champ par exemple, celuici peut comporter une ou plusieurs couches de matériaux supportées par le substrat et faisant fonction de couches actives. Ce peut être un MESFET ou un MISFET, ou un MOSFET ou d'autres types encore. Le transistor peut être normalement passant ou normalement bloquant. Enfin, le dispositif peut être à tension de seuil positive ou à tension de seuil négative. En effet, l'invention concerne essentiellement la structure d'un dispositif semiconducteur dans un plan parallèle au plan du substrat. Pour obtenir une faible tension de déchet, il faut diminuer le produit de la résistance à l'état passant RON par le courant de -charge lc. La résistance à l'état passant RON est égale à la somme des résistances d'accès, depuis les électrodes d'accès vers le canal, et de la résistance du canal. Jusqu'à présent, pour diminuer les résistances d'accès, soit on réalise des caissons conducteurs sous les électrodes d'accès, soit on creuse dans la couche active et on dépose les électrodes d'accès à proximité du canal.Selon l'invention, on impose que la section de la couche active sous chaque électrode d'accès est plus importante que la section du canal, lesdites sections étant considérées dans un plan perpendiculaire à la fois au plan du substrat et à la direction du courant entre les électrodes d'accès. Etant donné que l'épaisseur de la couche active dans laquelle sont considérées ces sections est constante, il en résulte que les sections d'accès sont plus larges que la section du canal. Ceci est obtenu en limitant la largeur du canal parsuppression de matière, c'est-à-dire en réalisant des trous dans la couche active. L'axe des trous est perpendiculaire à la direction du courant entre les électrodes d'accès. De façon plus précise, l'invention concerne un dispositif semiconducteur à effet de champ, à faible tension de déchet, comportant, supportées par un substrat au moins une couche active et deux électrodes d'accès, ladite couche active formant deux régions d'accès, présentant chacune une résistance d'accès, à une région de canal, présentant une résistance de canal, la somme de ces résistances formant la résistance totale opposée au passage du courant entre électrodes d'accès, ce dispositif semiconducteur étant caractérisé en ce que, en vue de diminuer les résistances d'accès pour diminuer la tension de déchet, les régions d'accès au canal ont une section plus grande que la section du canal, selon un plan perpendiculaire à la direction du courant, les régions d'accès ayant une largeur plus grande que la largeur de la région du canal, pour une épaisseur constante de la couche active. L'invention sera mieux comprise par la description suivante de deux exemples de réalisation, cette description s'appuyant sur les figures jointes en annexe qui représentent - figure l: vue en coupe d'un transistor à effet de champ, mettant en évidence les résistances internes dans un transistor selon l'art connu, - figure 2 : vue en coupe d'un transistor à effet de champ, montrant deux façons de réduire les résistances internes dans un transistor selon l'art connu, - figure 3 : vue en plan d'un élément d'un dispositif semiconducteur selon l'invention, - figure 4: vue de trois quart du dispositif semiconducteur de la figure précédente, - figure 5 : vue en coupe d'un dispositif semiconducteur selon l'invention dans le cas où il s'agit d'un transistor à gaz d'électrons bidimensionnel, - figure 6 : vue en plan d'un transistor selon l'invention, - figure 7 : vue en plan d'une charge à courant constant selon l'invention, - figure 8 : courbes caractéristiques d'un transistor selon l'invention, - figures 9 à 12 courbes caractéristiques comparatives d'un transistor selon l'art connu (figure 9) et de trois transistors selon l'invention. La figure 1 représente une vue en coupe d'un dispositif semiconducteur de type transistor à effet de champ, mettant en évidence les résistances internes dans un tel transistor selon l'art connu. Un transistor à effet de champ est composé d'au moins un substrat l qui supporte une ou plusieurs couches épitaxiées formant une couche active 2. Il reçoit sur la surface supérieure de sa pastille trois métallisations dont deux métallisations d'accès extérieur dites source S et drain D et une métallisation d'électrode de commande dite grille G. Lorsque le transistor est conducteur, un courant Ic circule dans la couche active 2 depuis la source S vers le drain D. En fait, la résistance opposée au passage du courant Ic par le transistor est la somme de la résistance d'accès R5 entre la source et la région de canal sous la grille, de la résistance d'accès RD depuis la région de canal vers le drain et de la résistance RC de la région de canal. RON = R5 + RC + RD La structure détaillée du transistor, selon une coupe n'intervient pas dans le domaine de l'invention, non plus que les caractéristiques telles que transistors de type normalement passant ou normalement bloquant. En effet, quelle que soit la structure et le type du transistor, les résistances précitées demeurent des caractéristiques de tous les transistors à effet de champ. Jusqu'à présent, pour diminuer les résistances d'accès R5 et RD du transistor on a cherché des solutions qui s'inscrivent dans un plan vertical par rapport au substrat, c'est-à-dire qui se lisent sur une coupe du transistor. C'est ainsi que la figure2 représente deux solutions connues, parmi beaucoup d'autres, pour diminuer les résistances d'accès R5 et RD dans les transistors à effet de champ. Sur la partie gauche de la figure, un caisson 3 a été épitaxié ou implanté sous les électrodes d'accès: ce caisson est en matériau très conducteur, ce qui permet de réduire la distance entre la région d'accès telle que la source représentée sur cette figure et le canal. La distance à travers la couche active étant réduite, la résistance d'accès correspondante RS est réduite. Sur la partie droite de la figure 2 est représentée une autre solution : sous les emplacements des métallisations d'électrodes d'accès sont creusés deux caissons tels que 4, ce qui fait que la région de canal apparaît, à cette étape de la réalisation, comme formant une mésa. Les métallisations des électrodes d'accès sont déposées sous forme de métallisations épaisses dans ces caissons et ainsi le métal des électrodes d'accès est plus proche de la région du canal, ce qui diminue également les résistances d'accès telles que RD. Diminuer les résistances d'accès R5 et RD a une double importance. Premièrement, parce que si la résistance totale RON du transistor est diminuée, la tension de déchet correspondante est diminuée: la tension de déchet est égale à la résistance totale du transistor RON multipliée par le courant traversant le canal 1c Si la tension de déchet est diminuée, les systèmes logiques formés avec de tels transistors ont des caractéristiques meilleures.Deuxièmement, le temps de basculement tpd d'un transistor est une constante de temps de type RC, R étant dans ce cas la résistance du transistor et C sa capacité, notamment la capacité grillelsubstrat. Si l'on parvient, sans détériorer par ailleurs les caractéristiques du transistor, à diminuer sa résistance R à l'état passant et à diminuer sa capacité de grille le temps de basculement du transistor est diminué ce qui permet de réaliser, par exemple, des circuits intégrés logiques plus rapides La figure 3 représente une vue en plan d'un dispositif semiconducteur selon l'invention, vue du côté des métallisations des électrodes d'accès. Le matériau de la couche active 2 apparaît entre les métallisations 5 et 6 des électrodes d'accès, source et drain par exemple s'il s'agit d'un transistor. La métallisation 7 de l'électrode de contrôle, la grille, est représentée en pointillés et supposée enlevée pour laisser voir la structure du dispositif semiconducteur. Ce qui différencie ce dispositif par rapport à un dispositif connu est la présence dans la région de canal, situé entre les deux électrodes d'accès 5 et 6, d'au moins deux trous 8 et 9 dont la profondeur est égale à celle de la couche active. Pour les transistors à effet de clamp, il est d'usage de définir leur longueur L comme étant la distance qui sépare les électrodes de source et de drain, c'est-à-dire la longueur du chemin parcouru par le courant entre les électrodes d'accès. Dans ces conditions, la largeur Z d'un transistor est définie comme étant la dimension du transistor qui est parallèle aux électrodes d'accès. Ceci est déterminé par le fait que la longueur L d'un transistor est la dimension qui influe sur sa fréquence de travail: pour une longueur de transistor donnée, si une certaine puissance est nécessaire on joue sur la largeur Z du transistor de façon à disposer d'un courant plus important sans influer sur la fréquence de fonctionnement du transistor. Les trous 8 et 9 qui sont pratiqués dans l'épaisseur de la couche active 2 dans la région du canal définissent une zone de contrôle 10 qui a comme longueur la longueur "l" correspondant à la longueur de métallisation de grille 7, et comme largeur, la largeur "a" définie par la distance séparant les bords des deux trous 8 et 9. Ainsi, le transistor représenté en figure 3 a une région de contrôle dont la résistance RC correspond à la résistance de la région 10 dans la couche active 2 : la résistance RC est égale à Rg. l: a. Par contre, les résistances d'accès de source et drain, situées dans l'épaisseur de la couche active 2 entre les métallisations d'accès 5 et 6 ont des valeurs nettement affaiblies puisque leur largeur Z est supérieure à la largeur "a" de la région de contrôle 10.Puisque les résistances d'accès R5 et RD sont constituées par une couche de matériau qui est le même et a la même épaisseur que la rég#ion de contrôle 10, ces résistances d'accès ont pour valeur :R5=R#= Ro 2 Z 2Z La figure 4 est une vue de trois quart du dispositif semiconducteur de la figure précédente : cette vue de trois quart permet de mettre en évidence la différence qui existe entre l'art connu, selon lequel les résistances d'accès sont diminuées par réalisation de caissons qui pénètrent dans l'épaisseur de la couche active, et l'invention selon laquelle les résistances d'accès sont diminuées en leur donnant une largeur plus importante que la largeur du canal associée auxdites résistances d'accès. Sur la figure 4, les couches sont supposées être transparentes de façon à plus facilement laisser voir la structure du dispositif, qui dans le cas présent est un transistor dont on a représenté en pointillés les électrodes d'accès 5 et 6 et l'électrode de grille 7. On a représenté en hachurés les sections des résistances d'accès R5 et RD et de la résistance du canal Rc. Ces sections sont considérées dans un plan qui est à la fois perpendiculaire au plan principal du substrat 1, et perpendiculaire au sens du courant entre la source et le drain, ce courant étant considéré dans la région centrale de contrôle puisque en dehors de cette région il suit des lignes convergentes divergentes telles que représentées en figure 3. La figure 4 met en évidence que la section des résistances de source et de drain est beaucoup plus importante que la section du canal, donc le matériau et l'épaisseur de la couche active 2 étant constante ces résistances R5 et RD sont beaucoup plus faibles que s'il s'agissait d'un transistor ayant une largeur homogène égale à la largeur "a" du canal. Les trous 8 et 9 sont pratiqués dans la couche active 2 par suppression localisée du matériau épitaxié : cette suppression se fait par des moyens connus tels que l'érosion ionique. La profondeur du trou doit être égale à l'épaisseur de la couche active 2, s'il s'agit d'un transistor fonctionnant dans un régime de volume, c'est-à-dire que par exemple il fonctionne en déplétion ou en accumulation dans toute l'épaisseur de la couche active sous la grille. La figure 5 représente une vue en coupe d'un dispositif semiconducteur selon l'invention dans le cas où il s'agit d'un transistor à gaz d'électrons bidimensionnel. Ce transistor comporte outre un susbstrat 1 et des électrodes 5, 6 et 7 une couche active composée de deux couches Il et 12 : parmi ces deux couches, appariées en mailles cristallines, l'une est à grande largeur de bande interdite et dopée de type N au niveau de 1617 J électrons/cm3, et et l'autre est en un matériau de faible hauteur de bande interdite et non intentionnellement dopée, c'est-à-dire qu'elle est au niveau de 1016 électrons/cm3. Une telle association de deux couches donne naissance à un nuage bidimensionnel d'électrons, par accumulation d'électrons au niveau de l'interface entre les deux couches.Un- tel transistor présente l'avantage que les trous 8 et 9 réalisés dans la couche active ne sont pas obligatoirement profonds jusque atteindre le substrat 1. Il suffit que les trous atteignent l'interface et le dépassent très légèrement pour interrompre le nuage bidimensionnel électrons qui se déplace à proximité de cette interface. La structure du dispositif semiconducteur selon l'invention présente des avantages par rapport à un même dispositif semiconducteur qui ne serait pas percé de trous. Le fait d'avoir sur une pastille un transistor de largeur Z qui de toute façon est nécessaire pour abaisser les résistances d'accès R5 et RD, ne doit pas être mis à profit pour disposer d'une région de contrôle, telle que définie en 10 sur les figures 3 et 4, qui ait elle aussi une largeur Z. En effet, il est connu, et cela sera montré ultérieurement, que plus la région de contrôle d'un transistor est petite, meilleures sont les performances du transistor. Il se rapproche des conditions théoriques de fonctionnement et ses caractéristiques sont supérieures à celles d'un transistor de plus grande largeur de région de contrôle. En fait, disposer d'un transistor dont la région de contrôle est de très petite largeur ne permet pas de contrôler un courant suffisamment important dans bien des applications telles que des circuits logiques par exemple. Le transistor représenté en figure 3 et 4 est en fait le chaînon élémentaire d'un transistor plus complexe représenté en figure 6. Les caractéristiques électriques étant données pour un chaînon élémentaire de transistor, la puissance nécessaire est obtenue en faisant travailler ensemble une pluralité de tels chaînons élémentaires, c'est-à-dire en fait en réalisant un transistor qui comporte une pluralité de trous réalisés entre ces électrodes de source et de drain. C'est ce que représente la figure 6 dans laquelle on voit un transistor selon l'invention, vu en plan. Sur la face supérieure de la couche active 2, apparaissent les électrodes de source et de drain 5 et 6 et entre elles une pluralité de trous 8 et 9.Ces trous, pris deux à deux, définissent entre eux un chaînon élémentaire de transistor conforme à la figure 4, c'està-dire un transistor ayant des performances poussées et des résistances de source et de drain faibles. Une électrode de grille.7 est déposée entre les électrodes de source et de drain 5 et 6 : cette électrode de grille a une longueur, mesurée dans le sens tel qu'il a été défini à-Poccasion de la figure 3, qui est au plus égale à la longueur des trous, mesurée dans le sens du courant. La métallisation de grille descend dans le fond des trous, mais ceci est sans importance puisque le substrat est rendu semi-isolant. La figure 7 représente un autre dispositif selon l'invention: c'est une charge à courant constant qui n'est autre qu'un-transistor à effet de champ qui ne reçoit pas de grille. Ainsi, les trous 8 et 9 apparaissent entre les deux électrodes d'accès 5 et 6. Ces trous ont été représentés en hachurés de croisillons pour montrer l'absence de matériaux et le fait que le substrat est visible à travers les trous. L'intérêt des trous dans la - ou les - couche active(s) ressortira mieux de la comparaison entre un transistor à effet de champ connu, sans trous, et un transistor de mêmes dimensions mais muni de trous, selon l'invention. Dans un transistor sans trous, la transconductance est de la forme: avec A = facteur de correction du à la vitesse limite R5 = RD = résistances d'accès côté source et côté drain RC = = résistance du canal (région de contrôle) 2Z Z R étant la résistance par carré du canal. La résistance RON à l'état passant du transistor est RON = RS + RC + RD = R# L/Z ce qui donne une transconductance de la forme: Dans un transistor selon l'invention, avec trous, posons x = #a/Z = rapport de réduction de largeur par les trous. Appelons R'C la résistance du canal d'un transistor à trous R'C = 1 RON 1 x L La résistance à l'état passant R'ON du transistor à trous est R'ON = R'S + R'C + R'D = RON (1 - 1/ L + transconductance d'un transistor à trous est: Par ailleurs, le courant I dans un transistor est donné par l'expression générale: I = G (VG - VT) G étant la tranconductance, VG et VT les tensions de grille et de seuil. Ces deux tensions étant les mêmes pour un transistor connu, sans trous, et un transistor selon l'invention, avec trous: A titre d'exemple, prenons L = 0,2 pour les deux transistors selon l'art connu et selon l1invention, et x = 2 pour le transistor à trous. Il vient: selon l'art connu, et selon l'invention, Le rapport des tensions de saturation des courants maximaux est: Le rapport des courants par capacité intrinsèque est: Comparons maintenant à courant égal entre un transistor à trous selon l'invention et un transistor sans trous, selon l'art connu, qui serait réduit dans le rapport x' pour obtenir le même courant -que dans un transistor à trous : 1T = x'Io s et en conservant I- 0,2 pour L cet exemple. Posons p = = rapport des résistances totales c = XX = rapport des capacités = rapport des tensions de saturations = x X 2x +1 c = x - 3 Les courbes de la figure montrent l'évolution de p > p, c, v en fonction de x. Elles mettent en évidence l'intérêt du transistor selon l'invention, puisque toutes ces courbes sont situées au-dessus de la droite qui joint l'origine des axes au point de coordonnées 1,1. La droite Vc représente la réduction de la tension de saturation dans une charge à courant constant à trous par rapport à une charge à courant constant identique mais sans trous. Ces courbes montrent que, pour des dispositifs semiconducteurs à trous, il y a, en fonction de x et à courant identique: - pour p, réduction de la résistance RON, - pour v, réduction de la tension de saturation, - pour c, réduction de la capacité de grille, - pour vc, réduction de la tension de saturation dans une charge à trous. Les conséquences en sont intéressantes: - la réduction de p et v diminue la tension de déchet RON 1c du transistor, et diminue le bruit, - la réduction de c augmente la vitesse de commutation à courant égal, - la réduction de v c diminue la consommation. La figure 9 représente les caractéristiques IDS = f (VDS) pour un transistor To selon l'art connu, sans trous, tandis que les figures 10 à 12 représentent les mêmes caractéristiques pour trois transistors selon l'invention, appelés T1, T2 et T3. Pour ces quatre figures, le pas sur la grille de l'appareil est 100 mV/carreau, le gain de l'appareil étant variable. Des mesures faites, on déduit les paramètres suivants : T0 T1 T2 T3 Rapport x (réduction de 1 3/9 0,8/9 = 0,088 0,2/9 = 0,022 largeur par trous) max f mA t 4,5 2 1 0,6 RON, Q 120 220 400 550 RON '1c 540 440 400 - 330 P 1 0,815 0,74 0,611 Ces chiffres montrent que, si les trous diminuent le courant maximal et augmentent le RON d'un élément de transistor, le produit RON . Ic diminue cependant, donc la tension de déchet du transistor. Pour disposer d'une puissance suffisante, selon l'application, il suffit de réaliser un transistor tel que représenté en figure 6, dans lequel sont regroupés plusieurs éléments selon l'invention : chaque élément a les caractéristiques qui ont été décrites, notamment une tension de déchet plus faible, une vitesse de commutation plus élevée et une moindre consommation, tandis que la somme des éléments apporte la puissance nécessaire. Il a été dit précédemment que l'invention s'applique à tous les types de transistors à effet de champ, qu'ils soient sur silicium ou sur matériaux du groupe III.V tel que GaAs, qu'il soient normalement passant ou normalement bloquant qu'ils soient à seuil positif ou à seuil négatif. Cependant, Invention est particulièrement intéressante dans le cas des circuits intégrés logiques, tels que les logiques dites DCFL c'est-à-dire en anglais Direct Coupled Fet Logic ou BFL ctest-à-dire Buffered Fet Logic, ou SDFL c'est-à-dire Schottky Diode Fet Logic. Dans les circuits logiques DCFL il importe d'avoir une tension de déchet assez basse. L'utilisation de charges à courant constant, couplées aux transistors selon l'invention, permet d'augmenter le gain de transfert, donc la vitesse de commutation tout en réduisant la consommation. Il existe des procédés de fabrication qui permettent d'obtenir des transistors de faible résistance et des charges à courant constant: par implantation ionique localisée et auto-alignée, on peut fabriquer de tels transistors à seuils positifs et des charges à seuils négatifs. Cette technique nécessite un double contrôle de tension de seuil, ce qui la rend très difficile à maîtriser et le rendement de fabrication est très faible. De même en utilisant la méthode de creusement de canal auto-aligné avec la grille, on peut réaliser des transistors à seuil positif et des charges à seuil négatif. Dans ce cas, il n'y a qu'une seule tension à contrôler mais la méthode est aussi délicate à maîtriser à cause de l'incertitude du creusement dans les grilles très fines. Des essais ont été faits avec des transistors à effet de champ de structure plane, c'est-à-dire qui ne comporte ni canal creusé ni trou, en rapprochant au maximum les contacts ohmiques de source et de drain. Ces essais sont positifs et les transistors présentent des caractéristiques très acceptables pour le fonctionnement en logique DCFL. Cependant, ces transistors plans à seuil positif présentent toujours des résistances RON relativement grandes. En réduisant la distance entre les contacts, on réduit la résistance RON, mais le rendement de fabrication devient très faible et ces transistors sont fragiles et claquent très facilement sous tension. Pour ces dixférentes raisons, la logique DCFL qui présente le grand avantage de simplicité mais nécessite une technologie très délicate est relativement peu développée par rapport au logique à seuil négatif. Le transistor selon l'invention facile à réaliser permet de construire des circuits intégrés en logique DCFL qui ont une tension de déchet assez basse c'est-à-dire que le produit RONIC est tout à faif convenable pour que les caractéristiques de la logique DCFL soient intéressantes en circuit intégré. Bien entendu, d'autres types de logiques qui n'ont pas été cités sont également réalisables avec ce type de transistors et de charges à courant constant qui vient d'être décrit. REVENDICATIONS 1/ Dispositif semiconducteur à effet de champ, à faible tension de déchet, comportant, supportées par un substrat (I) au moins une couche active (2) et deux électrodes d'accès (5, 6), ladite couche active (2) formant deux régions d'accès, présentant chacune une résistance d'accès (Rs, RD), à une région de canal (10), présentant une résistance de canal (RC), la somme de ces résistances (R5 + RC + RD) formant la résistance totale (RON) opposée au passage du courant (IC? entre électrodes d'accès, ce dispositif semiconducteur étant caractérisé en ce que, en vue de diminuer les résistances d'accès (R5, RD) pour diminuer la tension de déchet (RON .Ic), les régions d'accès au canal (10) ont une section plus grande que la section du canal, selon un plan perpendiculaire à la direction du courant (Ic), les régions d'accès ayant une largeur (Z) plus grande que la largeur (a) de la région du canal, pour une épaisseur constante de la couche active (2). 2/ Dispositif selon la revendication 1, caractérisé en ce que la largeur (a) de la région du canal est rendue plus petite que la largeur (Z) des régions d'accès par suppression localisée de la couche active (2) au moyen de deux trous(8,9) pratiqués dans la couche active (2), qui définissent une région de canal de largeur (a) contrôlée. 3/ Dispositif selon la revendication 2, caractérisé en ce que les trous (8, 9) ont une profondeur au moins égale à la profondeur de la couche active (2). 4/ Dispositif selon la revendication 2, caractérisé en ce qu'il constitue un transistor à effet de champ, et est complété par une électrode- de grille (7), disposée entre les électrodes d'accès et déposée sur la région du canal. 5/ Dispositif selon la revendication 2, caractérisé en ce que, dans le cas où le dispositif est un transistor dont la couche active comprend deux sous#ouches (11, 12) formant hétérojonction, à l'interface desquelles se forme un gaz bidimensionnel d'électrons, les trous (8, 9) ont une profondeur suffisante pour atteindre le gaz d'électrons et l'interrompre. - 6/ Dispositif selon la revendication 2, caractérisé en ce qu'il constitue une charge à courant constant, à faible tension de saturation.