FR 2567302 A1 19860110 FR 8410874 A 19840709 PROCEDE DE CONTROLE D'UNE MEMOIRE NON VOLATILE DE TYPE SEMICONDUCTEUR A INJECTION DE CHARGES ELECTRIQUES, MEMOIRE CONTROLABLE ET DISPOSITIF DE CONTROLE DE LADITE MEMOIRE La présente invention concerne un procédé de contrôle d'une mémoire non volatile de type semiconduc teur à injection de charges électriques Ce procédé de contrôle a pour but lBamélioration de La fiabilité des systèmes électroniques utilisant une telle mémoire L'invention concerne également une mémoire non volatile de type semiconducteur ~ injection de charges electrio ques contrôlable selon le procédé de L'invention .L'in- vention concerne enfin un dispositif de contrôle d'une telle mémoire. Les mémoires non volatiles de type semiconb ducteur à injection de charges sont des mémoires mortes (en abrégé MEM). Le contenu de certaines mémoires mor- tes peut être modifié. Ces mémoires sont effaçables soit par un rayonnement énergétique, tel qu'un rayonne ment ultraviolet, soit par un signal électrique. Ces différentes mémoires sont notées ROM, EPROM, EEPROM en terminologie anglosaxonne. Ces mémoires sont utilisées dans les ordina teurs, et de manière générale dans tous les systèmes électroniques programmés, pour mémoriser de manière permanente une information, programme ou données, sous forme numérique. Les domaines d'application privilégies de l'invention sont les domaines tels que L'aviation, L'énergie nucléaire, la robotique ou autre où un degré de sécurité élevé est primordial et où il n'est pas toujours possible de prendre des mesures de sauvegarde suffisamment rapidement après L'apparition d'une dé faillance de la mémoire. L'invention trouve également une application intéressante dans le cas où une immobilisation du système électronique est gênante si elle survient inopinément alors qu'elle est sans importance si la défaillance de la mémoire peut être prévue. C'est le cas notamment des. cartes à mémoire. De manière générale, la mémoire est constituée d'une pluralité de cellules qui permettent chacune de mémoriser une information binaire. Les deux états binaires, désignés conventionnellement par l'état "O" et L'état "1" correspondent à deux états particuliers de la cellule. La mémoire est structurée en mots qui constituent l'unité minimale adressable et qui comprennen tchacun un nombre donné de cellules, par exemple 8, 16 ou 32. Deux principes de mémorisation sont essentiellement utilisés pour mémoriser une information binaire dans une cellule. Selon un premier principe, chaque cellule est une bascule bistable dont on change le contenu en commandant des transistors extérieurs. La lecture de l'information contenue dans la cellule s'effectue également par l'intermédiaire de transistors permettant la sélection de la cellule ou du mot contenant la cellule. Ce principe de mémorisation est utilisé notamment pour les mémoires en technologie TTL. La durée de vie d'une telle mémoire, c1est-à-dire la durée de rétention d'une information par une cellule, est pratiquement infinie tant que l'alimentation n'est pas supprimée. Les deux niveaux possibles de ces bascules sont bien définis. Ils ne dépendent que des caractéristiques des éléments constitutifs et de la valeur de la tension d'alimentation. On ne peut donc modifier facilement Le niveau d'une bascule sans modifier celui d'une bascule voisine soumise à la même tension d'ali- mentation. Par ailleurs, les niveaux sont généralement stables. L'intérêt qu'il y a à tes surveiller est donc minime, d'autant plus qu'on ne peut envisager que des défaillances aléatoires : La détection de la détériora- tion d'un niveau d'une celLule est généralement sans corrélation avec La détérioration d'une ceLlule voisi- ne. SeLon un second principe de mémorisation, un premier état binaire est représenté par la présence de charges électriques piégées dans une cellule et te second état binaire est représenté par une absence de charges électriques dans Ladite cellule Ce principe de mémorisation est notamment nis en oeuvre dans Les méo moires en technologie OS, Les charges éLectriques piégées dans une cellule s'écoulent peu à peu au cours du temps et ta durée de vie de la mémoire n est donc pas infinie.Elle dépend de La technologie utilisée et est en général de l'ordre d'une dizaine données L'invention concerne les mémoires fondées sur ce second principe de mémorisation et a pour objectif une amélioration de la fiabilité des systèmes uti- lisant de tel Les mémoires par un contrôle permanent de la dégradation de cette mémoire. On a représenté sur la figure 1A ta structure re d'un transistor MOS qui constitue l'essentiel d'une cellule dans le cas d'une mémoire non volatile à injection de charges éLectriques en technologie NOS, Se transistor comprend une couche 2 de síti cium polycr#staLLin dopée négativement dans Laquelle deux zones positives et disjointes 4 et 6 sont réali- sées par implantation ou diffusion d'ions positifs Une couche d'isolant 8, par exempte de SiO2, est ensuite déposée sur Le substrat 2 et en contact avec les zones 4 et 6.Cette couche est recouverte d'une seconde couche d'isolant 10 par exemple en Si3N4, pour constituer la grille du transistor MOS. L'épaisseur de la couche 8 est par exemple de L'ordre de 2 à 3 manomètres et L'épaisseur de la couche 10 de l'ordre de 40 à 50 nanomètres. Une couche d'isolant 12, 14 par exemple en Si3N41 est également déposée au-dessus des zones 4, 6. Enfin, des métallisations 16, 18, 20 sont réalisées respectivement sur Les couches 14, 10, 12 et constituent la source, La grille et te drain du transistor. A l'interface entre les deux couches d'iso- Lant 8, 10, il existe des pièges qui sont susceptibLes de retenir Les charges injectées d'une façon non vola- tile. La présence ou L'absence de charges à cette interface définit Les deux états Logiques de la cellule. Par convention, L'état "O" correspond à une présence dé charges et L'état "1" correspond à une absence de charges. L'écriture d'un "0" dans ta cellule steffec- tue comme représenté sur La figure 10 en portant Le potentieL de la grille à une tension VG de 25 V environ, le drain et La source étant mis à La masse. Cette injection est réaLisée en environ 100 milisecondes pour des structures ayant une couche de SiO2 de 3 nanomètres et une couche de Si N de 45 nanomètres. L'effacement de L'état "O" s'effectue symétriquement comme représenté sur La figure 1C en portant La grille du transistor à une tension VG de -25 volts environ, Le drain et ta source étant de nouveau à La masse L'effacement est donc ici réalisé électrique- ment. Il s'agit d'une mémoire dite EEPROM en terminologie anglosaxonne. On tonnait un autre type de cellule à injection de charges dans LaquelLe L'effacement est réalisé par exposition à un faisceau de rayons ultraviolets. La coupe de la figure 2A illustre La structure du transistor MOS d'une celLule dans Le cas d'une mémoire en technologie FAMOS (Floating Avalanche-injection MOS). Ce transistor est constitué d'un substrat 22 en silicium polycristallin dopé négativement dans Lequel deux zones positives 24 et 26 sont réalisées par implantation ou diffusion d'ions positifs. Sur le substrat 22 est déposée une couche d'isolant 28, par exemple en SiO2, dans Laquelle des trous de contact sont gravés au droit des zones 24 et 26. La grille du transistor est réalisée par une couche 30 de silicium polycristallin noyée dans la couche d'isolant 28. Des lignes d'interconnexion 32, 34 reliées respectivement aux zones 24 et 26 définissant la source et le drain du transistor complètent la fabrication du transistor. Une ligne d'interconnexion (non représenté) est reliée également à la grille du transistor par un trou de contact (non représenté). La mémorisation de l'état logique C'O" dans la cellule est réalisée comme représenté sur la figure 2B en portant le drain du transistor à une tension négative VD de l'ordre de 25 volts, ce qui charge la grille par injection d'électrons à partir de la jonction N 36 portée au claquage. Le plasma de paires électron-trou dans la zone de charges d'espace drainsubstrat crée des électrons suffisamment énergétiques pour qu'ils traversent la couche d'isolant 28. L'état logique de la cellule est détecté en mesurant le courant drain-substrat du transistor MOS. L'état "1" correspond å un courant et L'état "0" à une absence de courant. L'effacement de la cellule consiste à évacuer les charges de la grille flottante. Ceci peut se faire en rendant la couche d'isolant 28 conductrice grâce à un faisceau de rayons ultraviolets comme représente sur la figure 2C. Dans Les deux types de mémoire à injection de charges électriques connues qui viennent d'être décrites, la mémorisation de L'état "O" correspond à un piégeage de charges électriques dans la grille du transistor. La durée de vie de la mémoire est définie par la durée de rétention de ces charges dans la grille. Cette durée n'est pas infinie. Elle est limitée par les défauts d'isolement des couches 8 et 28 en SiO2. La qualité isolante de cette couche dépend de nombreux facteurs tels que le procédé de fabrication, Les rayonnements parasites, la température, la quantité de charges initialement injectée lors de la programmation, ou autre. La couche 8, 28 d'isolant de grille est en général réalisée par dépôt d'une couche de silicium polycristallin qui est ensuite oxydée par implantation ou diffusion. Ce procédé ne peut garantir une oxyation parfaite et donc une couche isolante homogène. Par ailleurs, l'écoulement des charges piégées dans la grille peut être favorisé par des rayonnements énergétiques parasites, tel qu'un faisceau de rayons uLtraviolets ou de rayons X, qui favorisent la conduction dans La couche de Si 02. Une élévation de la température du transistor peut également favoriser cette conduction. Enfin, puisque les charges s'écoulent au cours du temps, la durée de vie de la mémoire dépend également de la quantité de charges initialement injectée. L'action de ces différents facteurs implique que la durée de vie d'une mémoire est en général mal connue. Il est donc nécessaire de contrôler L'état d'une telle mémoire pour être averti lorsqu'un système automatique programmé n'est plus en état de remplir les fonctions qui Lui ont été assignées. Il est alors possible de prendre des mesures de sauvegarde pour arrêter le système, le remplacer ou L'aider par un système de secours. On connait pLusieurs méthodes de controle du fonctionnement correct d'une mémoire à injection de charges. Une première méthode, simple à mettre en oeuvre, consiste en une redondance. Le contenu de la m6- moire, ou une partie de ce contenu, est mémorisé dans deux mémoires différentés Le contrôte consiste à vérifier plus ou moins fréquemment l'identité des deux mémoires. Cette méthode nécessite une troisième mémoire identique aux deux premières, si l'on veut être capable de détecter et d'identifier une mémoire défectueuse Cete méthode, pour être efficace, nécessite donc au moins une redondance d'ordre 3, ce qui induit un cout élevé. Le contrôle de la mémoire et la restauration d'une information défaillante peut également etre réalisé par l'utilisation de codes autocorrecteurs Ces codes consistent soit à effectuer un codage algébrique d'un bloc d'informations binaires a mémoriser, soit à associer audit bloc une clé de redondance Ceci permet de détecter, et dans certains cas de corriger, une erreur dans le bloc tors de la Lecture. Si la détection d'une seule erreur dans le bloc est relativement simple (elle peut être mise en oeuvre par un procédé aussi simple qu'un contrôle de parité), la correction de cette erreur nécessite liutiv lisation de codes plus sophistiqués. Dans Le cas d'erreurs multiples La détection, et surtout ta correction, deviennent complexes Pour augmenter ta puissance du code, L'homme de l'art est alors conduit à utiliser des clés de redondance de plus en plus longues. Ceci augmente La taille de la mémoire nécessaire pour stocker un volume d'information donné. D'autre part quel que soit le code utilisé, il n'est pas possibLe de se prémunir simultanément contre de fausses détections d'er reurs et des non-détections d'erreurs. On connaSt un autre procédé de contrôle dit du chien de garde. Ce procédé consiste à insérer dans le programme supporté par la mémoire un sous-programme qui, lorsqu'il est exécuté par Le système, engendre une impulsion ou tout autre signal. Ce sous-programme est exécuté à intervaLLes réguliers par le système. Un dispositif spécialisé est chargé de vérifier La bonne périodicité du signal produit. Si un défaut survient dans la mémoire, il est plus que probabLe que La périodicité de ce signal s'en trouve affectée et iL est donc possibLe d'être averti que le système ne fonctionne plus correctement. Le défaut commun des méthodes connues qui viennent d'être décrites est qu'et tes ne permettent pas de prévoir les défaillances de La mémoire. Toutefois, La méthode de redondance, et dans une certaine mesure L'utiLisation de codes autocorrecteurs, permet de corriger les défaillances de la mémoire, mais ceci est obtenu au prix d'une augmentation de la taille de La mémoire. Dans te cas où la mémoire fait partie d'un système de catcut scientifique par exemple, la défail Lance de cette mémoire peut ne pas avoir de conséquences fâcheuses, les calculs pouvant être repris après réparation de la machine. Mais il est des cas ou L'on ne peut pas reprendre un calcul interrompu par une défaillance du système. C'est le cas général dans les systèmes fonctionnant en temps réeL. Par ailleurs, dans Le cas de systèmes automatiques, il peut se faire qu'une défaillance entraîne des dégâts graves avant qu'une défaillance de la mémoire ne soit mise en évi- dence. Enfin, même si la défaillance de la mémoire n'entratne aucun dégât immédiat, elte peut être très gênante du fait de t'immobilisation d'une machine jus qu a sa réparation ou son rempiacement. Il est donc hautement souhaitable de pouvoir prévenir Les défaillances possibles d'un système incluant une mémoire à injection de charges électriques avant qu'une défaiLlance ne se réalise. Les méthodes connues ne permettent pas cette prévision. L'invention a précisément pour but de pallier cette Lacune. Le procédé de contrôle d'une mémoire non volatile de type semiconducteur à injection de charges électriques de L'invention concerne une mémoire comprenant une pluralité de mots constitués chacun d'un ensemble de cellules mémorisant chacune une information binaire, un premier état binaire étant représenté par une présence de charges électriques dans ladite cellule le, le second état binaire par une absence de charges électriques dans ladite cellule, ce procédé comprenant les étapes de définition dans la mémoire d'une zone de test et d'une zone programmable, chaque zone comprenant un ou plusieurs mots, de programmation de la zone programmable par injection d'un nombre N de charges électriques dans les cellules mémorisant le premier état binaire, d'injection dans chacune des cellules des mots de la zone de test, d'un nombre M de charges électriques inférieur à N, et de lecture périodique de l'état binaire des cellules des mots de la zone de test. De manière préférée, l'injection des charges électriques dans la mémoire comprend une première étape et une seconde étape, la première étape consistant à injecter un nombre M de charges électriques dans chaque cellule de chaque mot de la zone de test et dans les cellules des mots de la zone programmable mémorisant le premier état binaire et la seconde étape con sistant à injecter un complément de charges électriques dans chacune desdites cellules des mots de la zone pro g rammab le. Chaque étape peut comprendre un ou plusieurs cycles identiques selon l'appareil utilisé pour programmer la mémoire. De manière préférée, on déclenche une alarme si, pendant la lecture périodique des cellules des mots de la zone de test, un nombre de cellules supérieur à un seuil prédéterminé se trouve dans le second état binaire. Un second objet de I1 invention est une mémoire non volatile de type à injection de charges elec- triques comprenant une pluralité de mots constitués chacun d'un ensemble de cellules mémorisant chacune une information binaire, un premier état binaire étant représenté par une présence de charges étant électriques dans ladite cellule, le second état binaire représenté par une absence de charges électriques dans ladite cellule, et dans laquelle une zone de test et une zone programmable sont prévues, chaque cellule d'un mot de la zone de test contenant un nombre M de charges électriques et chaque cellule d'un mot de la zone de programmation ne contenant aucune charge électrique ou contenant un nombre N de charges électriques, où N est supérieur à M. L'invention a enfin pour objet un dispositif de contrôle pour la mise en oeuvre du procédé de L'in- vention comprenant un moyen de traitement relié à la mémoire et apte à lire l'état binaire de chaque cellule de chaque mot de la zone de test et un moyen d'alarme relié audit moyen de traitement. De manière préférée, le moyen de traitement du dispositif de contrôle active le moyen d'alarme lorsque le nombre de cellules de La zone de test qui sont dans le second etat binaire est supérieur à un nombre prédéterminé. Les caractéristiques et avantages de L'in- vention ressortiront mieux de la description qui va suivre, donnée à titre ilLustratif mais non limitatif, en référence aux dessins annexés, sur lesquels - les figures lA, 1B et 1C déjà décrites illustrent la structure connue d'une cellule mémoire en technologie MNOS, la commande d'écriture et la commande d'e-ffacement de cette cellule, - les figures 2AD 2B et 2C déjà décrites illustrent la structure connue dune cellule mémoire en technologie FAROS, la commande d'écriture et la commande d'effacement de cette cellule, - les figures SA et 3B représentent respectivement deux modes d'implantation de la zone de test dans une mémoire conforme a' l#invention, - la figure 4 illustre un mode de réalisa- tion du dispositif de contrôle de L'invention. Conformément à L'invention, la mémoire morte 38 représentée sur la figure 3A comprend une zone de test permettant de contrôler l'état de la mémoire. Le reste de la mémoire constitue une zone de programmation dans Laquelle un programme ou des données est (sont) implanté(es). Comme on t'a représenté sur la figure 3A, la zone de test 40 peut être constituée par un bloc de mot 42 contigus. La mémoire 38 peut également avoir une structure telle que représentée sur La figure 3B ou la zone de test est constituée d'un ensemble de mots 42 disséminés dans la mémoire. Ces mots de test peuvent être choisis de manière aléatoire ou autre disposés de maniére réguLière, par exemple un mot de test tous les n mots de la mémoire, où n est un entier. Le procédé de contrôle de l'invention con siste à lire plus ou moins périodiquement t'état des cellules des mots 42 de la zone de test. Pour faciliter l'adressage des mots de La zone de test 40, il est donc préférable que ceuxoci soient consécutifs et définis sent une zone comme représentée sur la figure 3A, ou qu'ils soient répartis régulièrement comme sur la figure 3B. Le procédé de l'invention consiste, Lors de la programmation de la mémoire, à injecter des charges électriques dans chaque cellule des mots 42 de la zone de test 40. L'état binaire de ces cellules est alors par convention l'état "O". Lors de la programmation, on injecte égate- ment des charges électriques dans certaines cetlules des mots de la zone de programmation de la mémoire 38 conformément au programme ou aux données que l'on desi- re implanter. L'état binaire de ces cellules correspond à l'état "O" ou à l'état "1" selon que t'on a injecté dans ladite cellule les charges électriques ou non. La configuration de l'ensemble des mots de La zone de programmation de la mémoire définit un programme ou un ensemble de données qui sont utilisés par le système. Conformément à L'invention, le nombre de charges injectées dans chaque cellule des mots 42 de ta zone de test 40 est inférieur au nombre de charges électriques injectées dans les cellules des mots de la zone de programmation. Cette programmation se fait habituellement par une succession de cycles au cours desquels on injecte une certaine quantité de charges, mot par mot, dans les cellules qui doivent être pro grammées à L'état 11011 Le nombre de charges électriques injectées dans une ceLLule dépend de ta quantité de charges électriques injectées lors de chaque cycle et du nombre de cycles. Les appareils de programmation utiLisés ne permettent généralement pas d'ajuster aux caractéris- tiques exactes des différentes mémoires, telles que le temps d'accés, la quantité de charges éLectriques injectées dans chaque ceLLuLe Lors d'un cycLe. De plus, Le nombre de cycles est généraLement fixe. Cependant, la modification du nombre de cycles de l'appareil nécessite seulement de modifier la valeur d'un paramètre dans son programme. D'autre part, si le nombre de charges injectées durant un seul cycle est jugé insuffisant, il est possible de procéder à une seconde programmation, sans effacement intermédiaire du contenu de la cellule, ce qui conduit à augmenter la quantité de charges injectées dans chaque ceLLuLe. Pour programmer la mémoire conformément à L'invention, on peut donc mettre chaque cellule des mots de la mémoire de test et Les cellules de la zone de programmation dans L'état "O" par injection d'un nombre donné de charges, ceci en un ou plusieurs cycles. On peut ensuite "renforcer'@ l'état "O" des cellules de la zone de programmation en injectant à nouveau des charges électriques, en un ou plusieurs cycles, uniquement dans ces cellules. Les appareils de programmation de mémoire sont généralement aptes à contrôler si la mémoire s'est bien chargée conformément au programme fixé. Cependant, ce contrôle n'est pas effectué dans les mêmes conditions que lors de l'utilisation ultérieure de la mémoire. Il est donc possible que La mémoire soit parfois jugée correctement programmée alors qu'en utilisation normale, elle ne donnera pas satisfaction. En effet, le temps d'accès est fonction de la quantité de charges injectées. Or, les appareils de programmation ont souvent un temps d'accès supérieur au dispositif qui mettra en oeuvre ultérieurement le programme de la mémoire. La possibilité de soumettre, lors de la programmation, la mémoire à un ou plusieurs cycles de programmation complémentaire est intéressante en ce qu'elle permet précisément d'ajuster la quantité de charges injectées dans chaque cellule au temps d'accès de la mémoire en fonctionnement normal. Si on indique par un niveau compris entre O et 100 l'état d'une cellule correspondant respectivement à un absence de charges électriques et à une saturation de charges électriques, un niveau inférieur à 45 par exemple sera considéré comme un état III"1", et un niveau supérieur à 55 sera considéré comme un état "O", un niveau entre 45 et 55 donnant un état plus ou moins indéterminé. Si, Lors de la programmation, le niveau associé aux cellules dans l'état "O" des mots de la zone de programmation est de 100, celui des cellules des mots de la zone de test sera par exemple au niveau 60. Les charges qui ont été injectées lors de la programmation de la mémoire disparaissent peu à peu au cours du temps. Les facteurs de cette disparition peuvent être un échauffement, une exposition à des rayonnements pénétrants, l'imperfection des matériaux isolants des transistors MOS ou autre. Après quelques années, le niveau associé aux cellules a baissé d'un facteur de 0,7 par exemple. Les cellules de la zone de test dont le niveau était égal à 60 ont alors un niveau de 0,4 environ. L'état lu de ces cellules sera donc l'état "1". En revanche, pour les cellules des mots de la zone de programmation dont le niveau d'origine était égal à 100, le niveau est alors de 70. Ces cellules sont donc toujours dans l'état "O". Ainsi, bien que les caractéristiques de la mémoire soient dégradées, le programme mémorisé dans la zone de programmation de la mémoire continue d'être lu, et donc exécuté, correctement. En même temps, le passage de l'état "O" à L'état "1" des cellules des mots de la zone de test avertit l'utilisateur ou le système de la dégradation de la mémoire. On a représenté sur la figure 4 un dessin schématique d'un dispositif pour La mise en oeuvre du procédé de contrôle de l'invention Ce dispositif comprend un moyen de traitement 44 relié par un bus bidi rectionnel 46 à la mémoire 38 Il comprend également un moyen d'alarme 48 qui est commande par le moyen de traitement 44 par l'intermédiaire d'une interface 50 connectée au bus 46. Le moyen de traitement 44 peut etre un microprocesseur. Ce peut être, par exemple, le processeur de traitement qui exécute le programme contenu dans la mémoire 38. Ce peut être également un autre processeur qui partage l'accès a la mémoire par un canal DMA avec le processeur exécutant le programme de La mémoire 38 Si le moyen de traitement 44 comprend un microprocest seur, le programme de Lecture de la zone de test de la mémoire 38 par le microprocesseur peut etre contenu dans le moyen de traitement 44, mais aussi dans la zone de programmation de la mémoire 38. Lorsqu'une cellule d8un mot ou de-le zone de test est dans L'état 11111, te moyen de traitement 44 commande l'interface 50 de manière à activer le moyen d'alarme 48. Ce moyen peut être visuel, sonore ou autre. Le moyen d'alarme peut ne pas etre un moyen exclusivement réservé au contrôle de la mémoire mais peut être partagé avec les dispositifs utilises pour La marche habituelle de L'appareil Par exemple, un voyant utilisé pour transmettre certains messages (marche aro rêt, dépassement d'un seuil ou tout autre message ima- ginable) peut aussi être utilisé pour signaler que Le contrôle de la mémoire a détecte une baisse des caractéristiques.Dans ce cas, il transmettra un autre mes- sage (extinction permanente, clignotement, etc..#) Selon Le procédé de contrôle de La mémoire par te moyen de traitement 44, L'activation du moyen d'alarme 48 peut avoir lieu des lors qu'une cellule d'un mot de la zone de test est passée de L'état "O" à l'état "1". Cependant, de préférence, cette activation n'a Lieu que Si te nombre de cellules des mots de la zone de test ayant changé d'état est supérieur à un nombre prédéterminé. Ceci permet de s'affranchir de défaillances locales de la mémoire. Le signal délivré par le moyen dlaLarme 48 peut être soit définitif, soit simplement fugitif. Ce dernier cas permet de ne pas prendre en compte une mauvaise lecture du fait d'un parasite fugitif. L'alarme peut également n'être déclenchée que Si une ceLlule donnée d'un mot de la zone de test est dans L'état "O" pendant un nombre prédéterminé de Lectures consécuti- ves. REVENDICATIONS 1. Procédé de contrôle d'une mémoire (38) non volatile de type semiconducteur à injection de charges électriques, ladite mémoire comprenant une pluralité de mots constitués chacun d'un ensemble de cellules mémorisant chacune une information binaire, un premier état binaire étant représenté par une présence de charges électriques dans Ladite cellule, le second état binaire par une absence de charges électriques dans ladite cellule, ledit procédé étant caractérisé en ce qu'on définit d-ans la mémoire une zone de test (40) et une zone programmabLe, chaque zone comprenant un ou plusieurs mots, en ce qu'on programme la zone programmable par injection d'un nombre N de charges électron ques dans les cellules mémorisant le premier état binaire, en ce qu'on injecte, dans chacune des cellules des mots (42) de la zone de test, un nombre M de charges électriques inférieur à N, et en ce qu'on lit périodiquement L'état binaire des cellules des mots (42) de la zone de test. 2. Procédé selon la revendication 1, carac térisé en ce que l'ínjection des charges électriques dans la mémoire (38) comprend une première étape et une seconde étape, la première étape consistant à injecter un nombre M de charges électriques dans chaque cellule de chaque mot (42) de la zone de test et dans les cellules des mots de la zone programmable mémorisant le premier état binaire et la seconde étape consistant à injecter un complément de charges électriques dans chacune desdites cellules des mots de la zone programmable. 3. Procédé selon la revendication 2, carac térisé en ce que la première étape est constituée de plusieurs cycles identiques. 4. Procédé selon ta revendication 2, caractérisé en ce que la seconde étape est constituée de plusieurs cycles identiques. 5. Procédé selon L'une quelconque des revendications 1 à 4, caractérisé en ce qu'on déclenche une alarme si, pendant la lecture périodique des cellules des mots (42) de la zone de test, un nombre de cellules supérieur à un seuil prédéterminé se trouve dans Le second état binaire. 6. Mémoire non volatile de type à injection de charges, ladite mémoire (38) comprenant une pluralité de mots constitues chacun d'un ensemble de cellules mémorisant chacune une information binaire, un premier état binaire étant représenté par une présence de charges électriques dans ladite cellule, le second état binaire étant représenté par une absence de charges électriques dans ladite cellule, ladite mémoire étant caractérisée en ce qu'elle comprend une zone de test (40) et une zone programmable, chaque cellule d'un mot de la zone de test contenant un nombre M de charges électriques et chaque cellule d'un mot de la zone de programmation ne contenant aucune charge électrique ou contenant un nombre N de charges électriques, où N est supérieur à M. 7. Dispositif de contrôle d'une mémoire non volatile de type à injection de charges conforme à la revendication 6, caractérisé en ce qu'il comprend un moyen de traitement (44) relié à Ladite mémoire (38) et apte à lire L'état binaire de chaque cellule de chaque mot de la zone de test et un moyen d'alarme (48) relié audit moyen de traitement (44). 8. Dispositif de contrôle selon la revendication 7, caractérisé en ce que le moyen de traitement (44) active le moyen d'alarme (48) lorsque le nombre de cellules de La zone de test qui sont dans te second état binaire est supérieur à un nombre prédéterminé. 9. Dispositif de contrôle selon la revendication 7, caractérisé en ce que le moyen de traitement active le moyen d'alarme #48) torsque, pendant un nombre prédéterminé de lectures consécutives, Le nombre de cellules de la zone de test qui sont dans Le second état binaire est supérieur à un nombre prédéterminé. 10. Dispositif selon lgune queleonque des revendications 7 à 9, caractérisé en ce que le moyen de traitement (44) est le moyen de calcuL exécutant Le programme contenu dans la zone programmée de la mémoire (38). 11. Dispositif seLon l'une quelconque des revendications 7 à 10, caractérisé en ce que le moyen de traitement (44) Lit périodiquement Le contenu de chaque mot de la zone de test