FR 2563670 A1 19851031 FR 8406475 A 19840425 La présente invention a pour objet un circuit de commutation de signaux de haute fréquence à transistor de type M.O.S. (métal, oxyde, semi-conducteur) et plus particulièrement un interrupteur à M.O.S. pour la commutation de signaux de fréquence voisine de 10,7 MHz. En présence d'un signal de niveau prédéterminé fourni sur son électrode de commande, le transistor MOS est passant : il est alors sensi blement équivalent à une résistance série dite R voisine de 30h . En on présence d'un signal d'un autre niveau prédéterminé fourni sur son électrode de commande, ce transistor passe à l'état bloqué : il est alors équivalent à un circuit parallèle composé d'une résistance dite R off de l'ordre de 100 000 Mv aux bornes de laquelle est connecté un condensateur d'une capacité de l'ordre de 0,5 pF. Ces caractéristiques rendent l'utilisation du transistor MOS particulièrement intéressante dans les circuits de commutation des signaux continus ou de basse et moyenne fréquence. La présence de cette capacité de 0,5 pF rend leur utilisation plus délicate dans les circuits de commutation de signaux haute fréquence. Cette capacité interdit pratiquement l'utilisation du transistor MOS lorsqu'il s'agit de commuter des signaux dont la fréquence est voisine de 10 MHz et en particulier lorsque les circuits utilisés comprennent quelques dizaines de commutateurs MOS connectés en parallèle : la capacité présentée alors par l'ensemble de ces commutateurs connectés en parallèle devient nettement trop forte. L'invention a donc pour objet un nouveau circuit de commutation de signaux haute fréquence utilisant des transistors MOS et permettant de pallier les inconvénients précités. Le circuit de commutation de la présente invention est caractérisé en ce qu'il comprend notamment un circuit déphaseur dont l'entrée reçoit le signal haute fréquence à commuter, dont une sortie suiveuse est connectée à une électrode d'entrée d'un premier transistor de type MOS, et dont une sortie inverseuse est connectée à une électrode d'entrée d'un second transistor de type MOS identique au premier, l'électrode de commande de ce second transistor étant connectée à une source de signal le maintenant dans l'état bloqué, l'électrode de sortie des premier et second transistors étant connectée à la sortie du circuit de commutation. Les différents objets et caractéristiques de l'invention seront maintenant détaillés dans la description qui va suivre, faite à titrè d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, le schéma de principe d'un exemple de réalisation d'un circuit de commutation de signaux haute fréquence conçu conformément à la présente invention ; - la figure 2, le schéma détaillé d'un exemple de réalisation du circuit de commutation de la figure 1. On décrira tout d'abord, en se reportant à la figure 1, le schéma de principe d'un exemple de réalisation d'un circuit de commutation conçu conformément à la présente invention. Le circuit de la figure 1 comprend un circuit déphaseur DP dont une entrée en reçoit un signal haute fréquence sh à commuter. Ce circuit déphaseur DP retransmet le signal sh sur une sortie suiveuse sd et un signal sh sur une sortie inverseuse si. Le signal sh est le signal haute fréquence sh déphasé de 1800. Le circuit de la figure 1 comprend également un premier transistor T1 de type M.O.S. dont une première électrode, la source par exemple, est connectée à la sortie suiveuse sd du circuit déphaseur DP, et dont une seconde électrode, le drain selon l'exemple choisi, est connectée à la sortie so du circuit de commutation. L'électrode de porte du transistor il est connectée à une source de signaux de commande sc. V Le circuit de la figure 1 comprend en outre un second transistor T2 de type M.O.S. dont une première électrode, la source par exemple, est connectée à la sortie inverseuse si du circuit déphaseur DP, et dont une seconde électrode, le drain selon l'exemple choisi, est connectée à la sortie so. L'électrode de porte du transistor T2 est connectée à une source de tension de référence, la masse par exemple, qui maintient ce transistor à l'état bloqué. Le circuit de la figure 1 comprend également une résistance de charge R1 connectée entrera sortie so et le potentiel de référence, la masse selon l'exemple choisi. En présence d'un signal de commande sc d'un premier niveau, 10V par exemple, fourni sur son électrode de commande le transistor T1 est passant. Ce transistor retransmet donc le signal sh à commuter à la sortie sq. Le transistor T2 est maintenu à l'état bloqué. I1 est alors sensiblement équivalent, comme on l'a vu précédemment, à un condensateur de O,5pF connecté en parallèle avec une résistance de 100 000 M=u . Ce transistor T2 reçoit sur son électrode de source le signal inversé sh. Compte tenu de la fréquence élevée de ce signal, de l'ordre de 10 MHz dans l'exemple considéré, l'isolation de ce transistor T2 n'est pas parfaite et une fraction du signal sh est retransmise à la sortie so. Toutefois, cette fraction de signal est d'amplitude suffisamment faible et elle n'atténue pratiquement pas le signal sh fournie à la sortie so via le transistor T1. En présence d'un signal de commande sc d'un second niveau, OV selon l'exemple choisi, fourni sur son électrode de commande le transistor T1 passe à l'état bloqué. I1 est alors équivalent, comme on l'a vu précédemment à un condensateur de 0,5 pF connecté en parallèle avec une résistance de 100 000 MA. Compte tenu de la fréquence élevée du signal sh fourni sur son électrode de source, le transistor T1 fournit à la sortie so une fraction de ce signal. Le transistor T2 maintenu à l'état bloqué fonctionne de la façon précédemment décrite et retransmet une fraction du signal inversé sh à la sortie so. Les deux transistors T1 et T2 étant identiques, l'amplitude de la fraction du signal sh retransmise par le transistor T1 est pratiquement égale à l'amplitude de la fraction du signal inversé sh retransmise par le transistor T2. Le signal résultant, à la sortie so, est donc pratiquement nul. Le circuit de commutation de la figure 1 répond donc bien aux exigences précédemment mentionnées : en fonction du signal de commande sc, il retransmet le signal haute fréquence à commuter sh ou il ne retransmet aucun signal. Ce circuit peut être réalisé avec tout type de transistor M.O.S. pourvu que les deux transistors utilisés T1 et T2 soient du meme type. Selon une variante non représentée, le transistor T2 maintenu à l'état bloqué peut être remplacé par un condensateur de faible capacité, inférieure au picofarad. Cette variante présente l'avantage de n'exiger qu un seul transistor, le condensateur etant réalisé sous forme imprimée sur la carte portant le circuit déphaseur DP. Elle présente toutefois l'inconvénient de nécessiter un condensateur dont la capacité dépend de chaque type de transistor MOS utilisé. On décrira maintenant, en se reportant au schéma de la figure 2, le schéma détaillé d'un exemple de réalisation du circuit de commutation de la figure 1. On retrouve sur le schéma de la figure 2 les transistors M.O.S. T1 et T2 la résistance R1 et le circuit déphaseur DP de la figure 1. L'électrode de sortie de chacun des transistors, leur drain selon l'exemple choisi est connectée à la sortie so. Le substrat de chaque transistor est connecté à la masse. Le circuit déphaseur DP est constitué d'un transistor T3 du type n-p-n dont la base est connectée via une résistance R2 et un condensateur C1 à la source de signaux à commuter sh. La base du transistor T3 est également connectée à la mdsse via une résistance R3 et à une source de tension d'alimentation positive +v, de +10V par exemple, via une résistance R4. Le collecteur du transistor T3 est connecté à cette source de tension +v par l'intermédiaire d'u ne résistance R5 et à la sortie inverseuse si du déphaseur DP à travers un condensateur C2. Cette sortie inverseuse est connectée à une électrode d'entrée -la source selon l'exemple choisidu transistor T2 et, par l'intermédiaire d'une résistance R6, à la source de tension +v. L'émetteur du transistor T3 est connecté, d'une part, à la masse à travers une résistance R7, d'autre part, à la sortie suiveuse sd via un condensateur C3. La sortie suiveuse sd est égaiement connectée à une électrode d'entrée -la source- du transistor T1 et, par l'intermédiaire d'une résistance RS, à la source de tension +v. L'électrode de commande du transistor T2 est connectée au potentiel de référence par l'intermédiaipe d'une résistance R9. L'électrode de commande du transistor T1 est connectée à la source de tension de signaux de commande sc via une résistance R10. -Les signaux de commande sc sont, soit des signaux de tension v rendant le transistor T1 passant, soit des signaux de tension nulle -la masse- bloquant le transistor T1. Le fonctionnement du circuit déphaseur DP de la figure 2 est un fonctionnement classique connu de l'homme de l'art. Il ne sera pas décrit. Comme dans le schéma de principe de la figure 1, le transistor T2 de type MOS maintenu à l'état-bloqué peut être remplacé par un condensateur de faible capacité, inférieure à lpF. Le schéma de la figure 2 est alors modifié comme suit : suppression des résistances R6, R8 et R9 ainsi que des condensateurs C2 et C3 et remplacement du transistor T2 par un condensateur série de faible capacité (inférieure à lpF). I1 est bien évident que la description qui précede n'a été donnée qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du-cadre de l'invention. REVENDICATIONS 1. Circuit de commutation de signaux de haute fréquence, caractérisé en ce qu'il comprend un circuit déphaseur (DP) dont l'entrée reçoit le signal haute fréquence (sh) à commuter, dont une sortie suiveuse (sd) est connectée à une électrode d'entrée d'un premier transistor (tri) de type M.O.S., et dont une sortie inverseuse (si) est connectée à une électrode d'entrée d'un second transistor (T2) de type M.O.S. identique audit premier transistor (T1), l'électrode de sortie des premier (T1) et second (T2) transistors étant connectée à la sortie (so) de ce circuit de commutation. 2. Circuit de commutation tel que défini en 1, caractérisé par le fait que l'électrode de commande dudit second transistor (T2) est connectée à une source de tension maintenant ledit transistor à l'état bloqué et que l'électrode de commande dudit premier transistor (tri) est connectée à une source de signaux de commande (sc) de commutation.