FR 2553559 A1 19850419 FR 8316668 A 19831014 Contrôle du chargement de circuits intégrés du type registre série parallèle ayant un registre de chargement distinct des étages de sortie. La présente invention concerne le contrôle du chargement de circuits intégrés du type registre série parallèle dans lesquels parviennent outre des impulsions d'horloge, une série de signaux de données qui sont répartis successivement, sous la dépendance des impulsions d'horloge, dans un ensemble de circuits de sortie montés en parallèle. Ce type de registre est utilisé par exemple dans le périphérique de tableaux de bord utilisés dans les systèmes dits de 'tmultiplexage'" appliqués aux véhicules terrestres, aériens ou marins. Dans ce genre d'applications, le registre est associé à une logique câblée ou à un micro-processeur et sert à déterminer la commande de divers organes du véhicule. Il peut arriver que le registre omette, pour une raison ou pour une autre, de prendre en compte une ou plusieurs impulsions d'horloge ou bien, au contraire, prenne en compte une ou plusieurs impulsions parasites Il en résulte un décalage des signaux de données et une perturbation dans le fonctionnement du périphérique. Ainsi, par exemple, dans le cas d'un véhicule terrestre, la commande des phares peut entraîner la mise en service de l'alarme ou de 20 la ventilation. La présente invention a pour objet un montage comprenant un registre série-parallèle et une logique câblée ou micro-programmée et qui est perfectionné de manière à remédier à cet inconvénient. Le montage selon l'invention est caractérisé par des moyens 25 commandés par l'état d'une sortie utile du registre pour vérifier la concordance entre le nombre d'impulsions d'horloge générées par la logique et celui du nombre d'impulsions d'horloge pris en compte par le registre, et par des moyens pour réinitialiser le registre dans le cas o cette condition n'est pas satisfaite. En admettant par exemple que la logique et le registre soient tous deux à 36 bits, un bit doit parvenir à sa sortie après l'arrivée de la trentesixième impulsion d'horloge Si cela est réalisé, l'ordre de commande est conservé. Mais si le bit parvient à sa sortie alors que la logique n'a 35 généré qu'un nombre d'impulsions d'horloge inférieur à 36, cela veut dire que le registre a pris en compte un signal parasite In- versement, si un bit ne parvient pas à sa sortie du registre après la génération de 36 impulsions d'horloge, cela veut dire que le registre n'a pas pris en compte l'un des signaux d'horloge que lui a envoyé la logique Dans les deux cas, la commande serait erronnée; mais cette commande n'a pas lieu car le registre est alors réinitialisé et une nouvelle tentativepeut alors être effectuée. On a décrit ci-après, à titre d'exemple non limitatif, un mode de réalisation du montage selon l'invention, avec référence 10 au dessin annexé dans lequel: La Figure 1 montre un exemple d'utilisation du montage; La Figure 2 montre les connexions entre la logique et le registre. Tel qu'il est représenté à la Figure 1, le dispositif selon 15 l'invention comprend un micro-processeur 1 du type MC 6801 qui commande un registre à décalage 2 du type MM 5450 Les sorties de ces registre sont connectées à un commutateur de puissance 3 commandant des organes-périphériques 4. Comme on le voit plus particulièrement à la Figure 2, le port 20 21 du micro-processeur 1, qui est une sortie d'un circuit entréesortie ou 1/O de ce micro-processeur, est connecté à l'entrée horloge du registre 2 par l'intermédiaire d'un amplificateur-inverseur A 1. Le port 47, qui est une autre entrée-sortie du micro-proces25 seur 1, est connecté par un amplificateur-inverseur A 2 à l'entrée série des données du registre Le port 40 qui est une autre sortie de ce même circuit entréesortie est connecté par l'intermédiaire d'un amplificateur-inverseur A 3 à l'entrée de sélection de boîtier du registre 2. Le registre 2 est à 36 bits Le premier bit envoyé n'est pas un bit de donnée, mais un bit de niveau haut servant à initialiser le chargement du registre 2 Les deuxième à trente-sixième bits sont envoyés successivement au registre interne du circuit 2. La sortie OB 34 du registre 2 est connectée au port 20 du mi35 croprocesseur 1 Celui-ci est programmé de façon connue en soi pour tester le bit reçu par ce port, ce test étant effectué en réalisant un ET logique entre le bit à tester et un bit de référence. Le port 22 du premier circuit entrée-sortie du micro-proces40 seur 1 est connecté par l'intermédiaire d'un amplificateur-inver- a 3 seur A 4 et d'une résistance R 1 à la base d'un transistor T dont l'émetteur et le collecteur sont respectivement connectés à la source d'alimentation et à l'entrée alimentation du registre 2. La base du transistor est également connectée à la source de ten5 sion par une résistance R 2, les résistances R 1 et R 2 formant diviseur de tension Le signal à ce port 22 dépend du test indiqué cidessus, comme cela est expliqué plus loin. Lorsqu'il est nécessaire d'envoyer de nouvelles données au registre 2, le micro-processeur 1 envoie un premier bit d'initiaO 10 lisation au registre 2 et une impulsion sur l'entrée horloge de ce registre; il génère également un certain niveau de tension sur l'entrée de sélection du bottier afin de mettre en service le registre. Le micro-processeur envoie ensuite les 34 bits de commande en 15 synchronisation avec les impulsions d'horloge qui assurent le décalage du registre. Lorsqu'un bit arrive à la sortie O B 34 du registre 2, il est transmis au port 20 et testé; si le micro-processeur 1 a envoyé trente six impulsions d'horloge, il y a concordance entre les im20 pulsions émises et reçues et le port 22 est à une tension positive. Le signal amplifié et inversé est appliqué à la base du transistor T qu'il rend passant L'alimentation du registre 2 est ainsi connectée au pôle positif de la source d'alimentation et la commande est conservée. Dans le cas contraire, c'est-à-dire si un bit arrive à la sortie OB 34 avant que le micro-processeur 1 ait envoyé trente six impulsions d'horloge, ou bien si aucun bit n'est encore arrivé à la sortie O B 34 lorsque le micro-processeur 1 a généré trente six impulsions d'horloge, la base du transistor T est portée au potentiel 30 positif de la source d'alimentation et le transistor est bloqué. Le registre 2 n'est pas connecté à l'alimentation et la commande n'est pas conservée. Il va de soi que la présente invention ne doit pas être considérée comme limitée au mode de réalisation décrit et représenté, 35 mais en couvre, au contraire, toutes les variantes. REVENDICATIONS 1 Montage comprenant un registre série-parallèle 2 et une logique câblée ou micro-programmée, caractérisé par des moyens commandés par l'état d'une sortie utile du registre 2 pour vérifier la concordance entre le nombre d'impulsions d'horloge géné5 rées par la logique et celui du nombre d'impulsions d'horloge pris en compte par le registre, et par des moyens pour réinitialiser ce registre 2 dans le cas o cette condition n'est pas satisfaite. 2 Montage selon la revendication 1, caractérisé en ce que les moyens pour couper l'alimentation du registre 2 comprenent un 10 transistor dont le collecteur et l'émetteur sont connectés respectivement à l'alimentation du registre et à la source d'alimentation alors que sa base est connectée par une première résistance R 1 à la source d'alimentation et par une seconde résistance à un port de test de la logique, dans le cas d'un registre à décalage ne compor15 tant pas d'entrée de réinitialisation.