FR 2568410 A1 19860131 FR 8511514 A 19850726 TRANSISTOR STATIQUE A INDUCTION ET SON CIRCUIT INTEGRE La présente invention concerne un transistor statique à induction (désigné ci-dessous par l'abréviation SIT) et un circuit intégré d'un transistor de ce type. Plus parti- culièrement, l'invention concerne un SIT de type à émission thermoionique construit pour fonctionner selon le principe de l'émission thermoionique afin que le SIT puisse fonction- ner à grande vitesse, et elle concerne également un circuit intégré d'un tel transistor. Un SIT est un transistor dans lequel le niveau de la hauteur de la barrière de potentiel établie par une couche d'appauvrissement s'étendant entre des régions de grille est modifiée afin de commander le courant qui circule entre une région source et une région drain. Dans un tel transistor, le potentiel est commandé par l'intermédiaire de la capacité électrostatique de la couche d'appauvrissement. Par consé- quent, le SIT est équivalent à un transistor bipolaire dans lequel la capacité de stockage de la couche de base est éliminée. Donc, le SIT est excellent par rapport à un transistor à effet de champ (FET) en ce qu'il fonctionne à plus grande vitesse et avec moins de bruit. Cependant, un SIT de l'art antérieur dans lequel la distance entre la région source et la région drain d'une part, et entre la région source et la région grille d'autre part était assez importante, était désavantageux du fait que les porteurs avaient tendance à être dispersées par les réseaux cristallins et qu'il en résultait une fréquence de coupure limitée. En visant à pallier l'inconvénient de l'art antérieur décrit ci-dessus, un premier objet de l'invention consiste à proposer un nouveau type de SIT à émission thermoionique dans lequel les porteurs peuvent se déplacer à la vitesse de l'émission thermoionique sans être dispersés par les réseaux cristallins et propose également un circuit intégré à semiconducteur comprenant ce nouveau SIT du type à émission thermoionique. Selon un premier aspect de la présente invention, qui réalise l'objet cidessus, il est proposé un SIT du type à émission thermoionique comrpenant une région canal, une région source et une région drain ayant une forte concentration d'impuretés et formées en contact avec les deux côtés respectifs d'une région canal, et une région porte établissant un contact avec une partie ou la totalité de la région canal, celle-ci étant constituée d'un semi- conducteur ayant une bande interdite plus grande que celle du semiconducteur formant la région canal, la distance entre la région source et la région de grille intrinsèque étant choisie pour être inférieure au libre parcours moyen des porteurs. Ainsi, selon la première caractéristique décrite ci- dessus, les porteurs sont à peine diffractés par les réseaux cristallins et peuvent se déplacer à grande vitesse, en créant ainsi un SIT à grande vitesse. En plus de la première caractéristique, la présente invention présente une seconde caractéristique, en ce que, dans un tel SIT, la largeur de la région canal est choisie pour être inférieure à 21D, o AD est la longueur de Debye déterminée par la concentration en impuretés dans la région canal. Selon cette seconde caractéristique, la conductance mutuelle Gm déterminée à la fois par la tension de commande de grille et par le courant de drain augmente, si bien que la caractéristique de la fréquence de coupure peut être nettement meilleure. En plus de la première caractéristique, la présente invention présente encore une troisième caractéristique dans laquelle, dans un tel SIT, la composition du semiconducteur constituant la région porte est modifiée, afin d'obtenir une coincidence entre la constante du réseau du semi- conducteur de la région porte et celle de la région canal. Selon cette troisième caractéristique, le niveau de la surface sur la surface limite de la région porte diminue pour augmenter la caractéristique de la tension de coupure source-grille afin que le courant de fuite puisse être diminué pour réduire la consommation d'énergie. Selon un autre aspect de la présente invention, il est proposé un circuit intégré à semiconducteur comprenant un SIT du type à émission thermoionique incorporé dans ce circuit, le transistor comprenant une région drain ayant une forte concentration d'impuretés, et formée en partie d'au moins une des surfaces principales d'un semiconducteur intrinsèque ou d'un semiconducteur semi-isolant, d'une région canal formée sur la région drain, d'une région source formée sur la région canal, et d'une région grille disposée en contact avec la face de la région canal et constituée d'un semi- conducteur ayant une bande interdite plus grande que celle du semiconducteur constituant la région canal, la distance entre la région source et la région grille étant choisie pour être inférieure au libre parcours moyen des porteurs. Selon cette quatrième caractéristique décrite ci-dessus, un SIT de type à émission thermoionique de structure verticale est incorporé dans un circuit intégré. Par consé- quent, le cablage nécessaire est simplifié et la surface nécessaire aux connexions du cablage peut être réduite d'environ les 2/3 par rapport à la valeur de l'art antérieur, en permettant ainsi une grande densité d'intégration. D'autres objets et caractéristiques de la présente invention apparaîtront d'après la description détaillée gui va suivre en se référant aux dessins annexes dans lesquels la figure 1 (a) est une vue en coupe schématique représentant la construction d'un mode de réalisation du SIT de type à émission thermoionique selon la présente invention; la figure 1 (b) illustre le fonctionnement du SIT représenté sur la figure 1 (a); les figures 2 à 7 sont des vues en coupe schématique représentant la construction d'autres modes de réalisation respectifs d'un SIT du type thermoionique selon la présente invention; la figure 8 est une vue schématique en coupe représen- tant la construction d'un mode de réalisation du circuit- intégré à semi-conducteur utilisant le SIT du type à émission thermoionique selon la présente invention; la figure 9 est un schéma du circuit équivalent au circuit intégré représenté sur la figure 8; la figure 10 est une vue schématique en coupe repré- sentant la construction d'un autre mode de réalisation du circuit intégré à semiconducteur selon la présente inven- tion; et la figure 11 est le schéma d'un circuit équivalent au circuit intégré représenté sur la figure 10. On va supposer que tous les porteurs qui diffusent à travers le pic d'une barrière de potentiel en avant de la région source d'un SIT se déplacent vers la région drain quand le SIT est dimensionné de façon que la distance entre la région source et la région drain soit faible et que le SIT puisse fonctionner à grande vitesse. Lorsque la trajec- toire des porteurs s'approche du libre parcours moyen, les porteurs se déplacent à très grande vitesse sans être sensiblement dispersés par les réseaux cristallins. Dans ce cas la densité de courant J est donnée par l'équation suivante (1) : q(kG - UV > J = q k ns exp S} (1) kT o q est l'unité de charge, k est la constante de Boltzmann, t la température absolue, m* est la masse utile des porteurs, ns est la concentration en impuretés de la région source, mG est le potentiel de diffusion entre la région porte et la rgion source, et est le potentiel appliqu la la région source, et V G est le potentiel appliqué à la région porte, respectivement. La fréquence de coupure fc du SIT lorsque les porteurs sont maintenant injectés en mode d'émission thermoionique est donnée par l'équation suivante (2) dans laquelle la capacité d'entrée du second étage, lorsque le SIT est monté en cascade avec un autre SIT doit être prise en considé- ration: kT 2Âm*... (2) 8.8 Wg dans laquelle Wg est la largeur de la barrière de potentiel dans la région grille. Par conséquent, la fréquence de coupure fc du SIT est d'environ 780 GHz lorsqu'on utilise du GaAs comme matériau semiconducteur et la largeur Wg de la barrière de potentiel dans la région grille est de 0,1 pm. On peut voir d'après la discussion ci-dessus que la fréquence de coupure fc du SIT peut être portée à une très forte valeur lorsque la distance entre la région source et la région grille est choisie pour être inférieure au libre parcours moyen des porteurs afin de donner au SIT une structure à émission thermoionique. En outre, lorsque l'on a donné au SIT la structure à émission thermoionique, son temps de commutation est réduit, et les porteurs se déplacent dans la région intrinsèque de grille sans être dispersés. Par conséquent, le transistor ainsi obtenu peut être facilement intégré dans un circuit intégré, puisqu'il est facile d'augmenter la conductance mutuelle Gm et que la capacité en courant est élevée. Selon l'un des procédés employés dans la présente invention pour augmenter la conductance mutuelle Gm, l'intervalle de grille, c'est-à- dire la largeur du canal, est défini en se basant sur la longueur de Debye qui est choisie comme critère. La longueur de Debye XD est donnée par l'équation suivante (3): ÀD= / n-.. . (3) dans laquelle n est la concentration en impuretés de la région canal et s la constante diélectrique, respectivement. Selon l'équation (3), la longueurde Debye D est d'environ 3,95 pm, 0,4 pm et 0,04 pm quand la concentration 12 -3 14 -3 16 -3 en impuretés n est de 1012 cm, 10 cm3 et 10 cm- respectivement. D'une façon générale, on peut augmenter la conductance mutuelle Gm lorsque la longueur choisie pour le canal est inférieure à 21D. Cependant, puisque la dimension de la largeur du canal est contrôlée dans ce cas par la précision de la photolithographie, il faut déterminer la dimension de la largeur du canal en liaison avec la techno- logie de fabrication. Des modes de réalisation préférés du SIT de type à émission thermoionique et de circuit intégré comprenant le SIT selon la présente invention vont maintenant être décrits en détail en se référant aux dessins annexés. La figure l(a) représente la structure d'un mode de réalisation de SIT du type à émission thermoionique selon la présente invention. En se référant à la figure l(a), on voit que le SIT comprend une région de drain 1 qui est constituée par un substrat de GaAs de type n+, une région canal 2 en forme de couche de type n formée sur le substrat, + et une région source 3 en forme de couche de type n en contact avec la région canal 2. Une couche profonde de Ga(l x)AlxAs est formée dans la région du canal 2 pour constituer une région grille 4. Bien que la région grille 4 soit représentée uniquement en coupe sur la figure l(a), elle est constituée d'une configuration réticulée ou linéaire et les portions illustrées sont associées à leurs extrémités pour être exposées à la surface. Un électrode de grille 7 est formiée sur les parties exposées de la région grille 4. L'électrode de grille 7 est constituée d'un métal assurant un contact ohmique avec la région grille 4. Une électrode de drain 5 et une électrode source 6 sont formées respectivement sur la surface inférieure de la région drain 1 et sur la surface supérieure de la région source 3. Dans le cas d'un semiconducteur composé comme du GaAs, un film isolant électrique convenable ne peut pas être formé sur ce composé. Cependant, lorsqu'un cristal mélangé comme par exemple du Ga(l x)AlxAs dont la largeur de bande inter- dite est supérieure à celle du GaAs est employé pour former la région grille 4 selon les indications ci-dessus, la région grille peut constituer un isolant électrique semblable à celui que l'on obtient grâce à un film de SiO2 ou analogue. Dans la région canal 2 définie entre la région source 3 et la région drain 1, dans laquelle la région grille 4 est formée dans le cas de la structure de transistor représentée sur la figure l(a), la distance entre la région source 3.et la région grille intrinsèque 4 est choisie pour être inférieure au libre parcours moyens des porteurs, de façon à obtenir une structure SIT du type à émission thermo- ionique. Le transistor ainsi obtenu fonctionne comme un transistor du type normalement passant ou normalement coupé en choisissant en conséquence la distance entre les portions de la région grille 4 et leur épaisseur et également en modifiant convenablement la concentration en impuretés dans la région canal 2. La valeur de x dans Ga(! x)AlxAs cons- tituant la région grille 4 est par exemple x = 0,3. Le cristal est mélangé et de préférence non doppé pour atteindre une concentration en impuretés telle que l'injection de porteurs provenant de la grille en direction de la région canal ne puisse pas se produire. La figure 1(b) représente la distribution des potentiels dans la région canal 2 dans laquelle la région grille 4 est incluse,la région canal étant intercalée entre la région source 3 et la région drain 1. Dans le mode de réalisation représenté sur la figure l(a),la capacité grille-source Cgs et la capacité grille- drain Cgd ont tendance à devenir importantes. Un tel problème est résolu par un autre mode de réalisation de la présente invention représenté sur la figure 2. Selon le mode de réalisation représenté sur la figure 2, la capacité grille-source Cgs peut être réduite à une très faible valeur. Sur la figure 2, les mêmes numéros de référence sont utilisés pour désigner des parties iden- tiques ou équivalentes à celles de la figure l(a). On pourra voir d'après la figure 2 que la région grille 4 et la région source 3 sont disposées sur la même surface principale, ce qui facilite la liaison avec l'électrode de grille 7, et que la capacité Cgs entre grille et source et la résistance de grille Rg sont réduites. Ainsi, le mode de réalisation représenté sur la figure 2 est avantageux en ce que le SIT peut fonctionner à plus grande vitesse. La figure 3 représente encore un autre mode de réalisa- tion de la présente invention, et, sur la figure 3, les mêmes numéros de référence sont utilisés pour désigner des éléments identiques ou équivalents à ceux qui apparaissent sur la figure l(a). En se référant à la-figure 3, on peut voir une couche 8 d'isolant électrique incorporée pour réduire la capacité grille-drain Cgd. L'isolant électrique est de préférence du SiO2, Si3N4, une résine de polyimide ou analogue. La constante diélectrique du Si3N4 est d'environ 5,5, celle de SIO2 est d'environ 3,1 et celle du polyimide d'environ 3,2 contrairement à la constante diélectrique du GaAs qui est de 11. Donc, la capacité grilledrain Cgd est réduite à moins de la moitié de la valeur obtenue avec du GaAs au lieu de l'isolant. La figure 4 représente encore un autre mode de réalisa- tion de la présente invention qui constitue une modification partielle du mode de réalisation représenté sur la figure 3. On peut voir que la région canal 2 de type n1 de la figure 3 est remplacée par une couche 9 de type p constituant la région canal. Lorsque la région grille 4 et la couche de type p 9 constituant la région canal sont inversées à cet état et que la portion de la couche de type p 9 en contact avec la région grille 4 devient une couche de type n, des électrons sont injectés depuis la région source 3 dans la région drain 1 pour mettre le SIT en fonctionnement. La figure 5 représente encore un autre mode de réalisa- tion de la présente invention qui représente une modifica- tion partielle du mode de réalisation représenté sur la figure 4. En se référant à la figure 5, on peut voir une + régoon de type p 10 ayant une forte concentration en impuretés formée dans la région canal 9 de type p représentée sur la figure 4 si bien que la circulation des électrons injectés depuis la région source 3- peut être efficacement réduite par la région grille 4. La région profonde 10 constitue une barrière de fort potentiel contre les électrons injectés depuis la région source 3. Par conséquent, les électrons se déplacent des deux côtés de la région 10 de type p+ enfouie dans la région canal 9 de type p. Puisque la portion latérale de la région canal 9 de type p en contact avec la région grille 4 est la portion réellement agissante, l'épaisseur de la région source 3 et celle de l'électrode source 6 peuvent être, par exemple, d'environ 0,5 pm, ce qui facilite la fabrica- tion du SIT. La figure 6 représente encore un autre mode de réalisa- tion de la présente invention qui constitue une modification partielle du mode de réalisation représenté sur la figure 4. En se référant à la figure 6, on peut voir que la région 9 de type p est remplacée par une région 2 de type n sauf la + portion qui est en contact avec la région source 3 de type n. La figure 7 est une modification partielle du mode de réalisa- tion représenté sur la figure 6. En se référant à la figure 7, on peut voir que la région 9 de type p est intercalée dans la région canal 2 en une position proche de la région source 3 de façon à diminuer la capacité grille-source Cgs et, à diminuer aussi la hauteur de la région grille 4. Dans tous les modes de réalisation décrits en se référant aux figures 1 à 7, la distance entre la région source et la région grille intrinsèque est choisie à une valeur inférieure au libre parcours moyens des porteurs de façon à obtenir une émission thermoionique efficace. Le niveau de la surface de Ga(l x)AlxAs constituant la région grille doit être aussi bas que possible par rapport à celui du GaAs. Dans ce but, un cristal mélangé comme par exemple du Ga(lx)AlxAS(ly)Py qui est obtenu en doppant une petite quantité de phosphore (P) dans du Ga(l x)AlxAs, est de préférence utilisé, de façon que la constante du réseau soit suffisamment bien adaptée à celle du GaAs. La composition du Ga (lx)AlxAs(l-y)Py est de préfé- rence telle que y soit égal à environ 0,01 pour x = 0,3. En obtenant ainsi la coïncidence entre la constante du réseau semiconducteur de la région grille et celle de la région canal, on peut obtenir une meilleure caractéristique de la tension de coupure sourcegrille afin de diminuer le courant de fuite et de réduire la consommation d'énergie. La distance optimale Wdg' entre la région grille intrin- sèque et la région drain correspondant à la puissance de sortie est généralement obtenue par l'expression suivante, à condition que cette distance soit inférieure au libre parcours moyen des porteurs: Wdg' 7f... (4) o v est la vitesse des électrons, et f est la fréquence de fonctionnement, respectivement. En supposant que la vitesse des électrons soit de 1 x 107cm/s, alors les valeurs de Wdg' à 100 Ghz, 300 GHz, 500 GHz, 700 GHz et 1000 GHz (1 THz) sont respectivement d'environ 1600 A, 1100 A, 950 A, 227 A et 160 A. Dans le d'environ 1600 A, 1100 A, 950 A, 227 A et 160 A. Dans le cas du GaAS fonctionnant avec une émission thermoionique, la vitesse des électrons est supposée dépasser la valeur de 1 x 107 cm/s, et la valeur de Wdg' sur chacune des fréquences ci-dessus devient supérieure à la valeur calculée mentionnée ci-dessus. Ceci présente l'avantage d'obtenir un SIT qui soit plus facile à fabriquer que le PET de l'art antérieur dans lequel les porteurs se déplaçaient à une vitesse saturée. La concentration en impuretés dans la région canal comparée à celle de la région i est de préférence choisie à une valeur voisine de 1017 cm-3 et celle des régions source et drain est choisie à une valeur d'environ 18-3. 20 -3 1 x 1018cm3 a 1 x 102 cm3 pour l'injection des porteurs. Des circuits intégrés comprenant le SIT du type à émission thermoionique selon la présente invention vont maintenant être décrits ci-dessous. - La figure 8 représente un mode de réalisation de circuit intégré selon la présente invention. En se référant à la figure 8, on peut voir qu'un substrat 11 en GaAs a été pré- paré, que c'est un semiconducteur intrinsèque i-ou un semi- conducteur semi-isolant s.i., et qu'une couche enfouie de -L type n constituant une région drain est formée sur l'une des surfaces principales du substrat 11. Une région canal 13 est formée sur la région drain 12o La concentration en impuretés dans la région drain 12 est choisie entre 18 -3 20 -3 1018cm3 et 1020cm 3 et la concentration dans la région 12 -3 18 -3 canal 13 est choisie entre 10 cm et 10 cm3 La longueur du canal est choisie entre 0,1 et 170 pm. Une région grille 14 à hétéro-jonction est formée en contact avec la surface latérale de la région canal 13. La région grille 14 est constituée d'un semiconducteur composé comme Ga ( _x)AlxAs ou Ga(lx)Al As(l-y)Py Pdont la largeur de bande interdite est supérieure à celle du GaAs constituant le substrat 11. Dans la composition-de la région grille 14 à hétéro-jonction, x et y sont choisis à des 2568 4 10 valeurs de x = 0,3 et y = 0,01 environ. Une région source 15 est formée sur la région canal 13. La concentration en impuretés de cette région source 15 est choisie entre 1018 cm3 et 1020 cm-3. D'autre part, une couche de type n constituant une région résistante 16 est formée sur la surface principale du substrat 11 en GaAs, à proximité de la région drain 12, + et une couche de type n constituant une région d'électrode 17 est formée sur la région résistante 16. La concentration en impuretés de la région résistante 16 est choisie entre 1018 cm-3 et 1020 cm-3 environ. Une électrode de sortie 20 est formée pour recouvrir une partir de la région drain 12 et de la région résistante 16, et une électrode d'alimentation 21 est formée sur la région de l'électrode 17. Ces électrodes sont constituées d'un métal tel que Al, Au, W ou Pt. La zone restante de la surface principale du substrat 11 en GaAs est recouverte d'un film isolant électrique 22 comme du Si3N4, SiO2 ou une résine polyimide. Une électrode de grille 23 est formée sur la région grille 14, elle sort vers le haut à travers le film isolant 22, et une électrode source 24 est formée sur la région source 15. Le matériau de ces électrodes 23 et 24 est semblable à celui des électrodes 20 et 21. Une borne d'entrée 30, une borne de mise à la masse 21, une borne de sortie 32 et une borne d'alimentation 33 sont respectivement connectées à l'électrode de grille 23, à l'électrode source 24, à l'électrode de sortie 20 et à l'électrode d'alimentation 21 pour constituer un circuit intégré. La constitution d'un SIT de type à émission thermi- ionique de structure verticale sur le substrat 11 en GaAs selon le procédé décrit ci-dessus facilite les connexions de cablage avec la région drain 12, la région grille 14 et Ja région source 15, de sorte que le circuit intégré peut être fabriqué plus facilement qu'un circuit intégré compre- nant un FET ou un HEMT dans lesquels il faut prévoir des connexions de cablage fines avec la source, les grilles et le drain. Donc, la surface nécessaire aux connexions du cablage peut être réduite d'environ les 2/3 par rapport à celle de l'art antérieur ce qui conduit donc à une plus grande densité d'intégration. La figure 9 représente un circuit équivalent à la figure 8 et, la figure 9 utilise les numéros de référence qui désignent les mêmes composants que ceux de la figure. On peut voir qu'une résistance de chargè 41 est connectée à un SIT 40 de type à émission thermo-ionique ayant la caractéristiques normalement bioquée représentée sur la figure 9. Lorsqu'un signal d'entrée de bas niveau est appliqué à la borne d'entrée 30 dans l'état o la tension d'alimentation VDD est appliquée à la borne d'alimentation 33, le SIT 40 de type à émission thermoionique reste à son état bloqué, et un signal de sortie de haut niveau apparait sur la borne de sortie 32. D'autre part, lorsqu'un signal d'entrée de haut niveau est appliqué à la borne d'entrée 30, le SIT 40 du type à émission thermoionique est rendu passant et un signal de sortie de bas niveau apparaît sur la borne de sortie 32. Ainsi, le SIT 40 effectue ce que l'on appelle une action d'inversion. Dans le circuit représenté sur la figure 9, la valeur du courant est déter- miné par la valeur de la résistance de charge 41. Si, par exemple, la résistance de charge 41 a une valeur de 1 KM et que VDD est de 1 volt, la valeur du courant est d'environ 1 mA. Dans ce cas, la tension rendant passant le SIT 40 du type à émission thermoionique est très basse. La figure 10 représente encore un autre mode de réalisa- tion du circuit intégré selon la présente invention dans lequel un transistor tu type à émission thermoionique en mode d'appauvrissement constitue une résistance de charge. Sur la figure 10, qui utilise les mêmes numéros de référence que ceux de la figure 8 pour désigner des pièces identiques ou équivalentes, le transistor jouant le râle de charge comprend une région grille 50 dont l'épaisseur est inférieure à celle du transistor normalement bloqué de sorte que le transistor se trouve en fonctionnement normalement passant et fonctionne comme résistance. Le reste de la structure est le même que celui de la structure du semiconducteur représenté sur la figure 8, et la description détaillée en sera donc abrégée. Sur la structure représentée sur la figure 10, il n'est pas nécessaire d'installer séparément la résistance, et, par conséquent, la production s'en trouve donc facilitée. Sur la figure 10, la région grille 50 peut être en contact avec la région source 15. L'électrode de grille 23 peut être en contact direct avec la région canal 13 en GaAS qui est de préférence de type n plutôt que de type p. De plus, le transistor de charge peut être un SIT ou un FET classique ou analogue. La figure 11 représente un circuit équivalent à celui de la figure 10. On peut voir sur cette figure un transistor SIT 42 du type à émission thermoionique normalement passant agissant comme élément d'impédance et connecté au SIT 40 de type à émission thermoionique pour constituer un circuit inverseur. Le fonctionnement de ce circuit inverseur est semblable à celui qui a été représenté sur la figure 9, par conséquent sa description détaillée en sera abrégée. Il faut bien comprendre que le circuit intégré réalisant la présente invention emploie un transistor de type à émission thermoionique ayant une structure verticale. Par conséquent, la présente invention peut proposer un circuit intégré à semiconducteur qui fonctionne à grande vitesse avec une faible consommation d'énergie, ce qui facilite les connexions de cablage et qui permet une intégration à grande densité. Dans les modes de réalisation de la présente invention précédemment décrits, la technique connue, par exemple celle des interconnexions à double couche peut être employée pour connecter le circuit intégré aux bornes de la source d)alimentation, de masse, d'entrée et de sortie, par l'inter- médiaire d'une structure planaire et d'un isolateur. Le matériau ne se limite en aucune façon au GaAs et peut être du Si, du InP, du InAs, du InSb ou un composé semiconducteur du groupe II-V. Il est évident que le matériau peut également être constitué par exemple, par l'association de HgTe ou CdTe avec HG1x)Cfi(x)Te. En outre, le transistor et le circuit intégré réalisant la présente invention peuvent être formés par un procédé de croissance épitaxiale moléculaire ou moléculaire à photo- excitation, qui a été inventé par l'un des auteurs et dans lequel des couches moléculaires de GaAs sont formées l'une après l'autre selon un procédé de croissance épitaxiale. De même, le circuit intégré peut être formé par procédé épi- taxial en phase vapeur, en phase liquide, selon un procédé MO-CVD, un procédé MBE, un procédé d'implantation ou de diffusion d'ions, un procédé de photolithographie, de gravure au plasma, de gravure chimique ou d'une quelconque combinaison des différents procédés de vaporisation sous vide. REVENDICATIONS 1. Transistor à induction statique du type à émission thermoionique comprenant une région canal, une région source et une région drain ayant une forte concentration en impuretés et constitué au contact des deux côtés respectifs de ladite région canal, et une région grille faisant contact avec une partie ou la' totalité de ladite région canal, formée d'un semiconducteur ayant une largeur de bande interdite plus grande que celle du semiconducteur constituant ladite région canal, la distance entre la région source et la région intrinsèque de grille étant choisie pour être inférieure au libre parcours moyen des porteurs. 2. Transistor à induction statique selon la revendi- cation 1, caractérisé en ce que ladite région canal est constituée de GaAs, et ladite région grille de Ga(lix)AlxAS. 3. Transistor à induction statique selon la revendica- tion 1, caractérisé en ce que ladite région canal comprend une région semiconductrice constituant contre les porteurs se déplaçant depuis la région source une barrière de poten- tiel supérieure à celle de la portion restante de ladite région canal. 4. Transistor à induction statique selon la revendi- cation 1, caractérisé en ce qu'une électrode de grille installée en contact avec ladite région grille est constituée en un matériau métallique faisant un contact ohmique avec ladite région grille. 5. Transistor à induction statique du type à émission thermoionique comprenant une région canal, une région source et une région drain ayant une forte concentration en impure- tés formées en contact avec les deux côtés respectifs de ladite région canal, et une région grille faisant contact avec une partie ou la totalité de ladite région canal, formée d'un semiconducteur ayant une bande interdite plus large que celle du semiconducteur constituant ladite région canal, la distance entre ladite région source et la région intrinsèque de grille étant choisie à une valeur inférieure au libre parcours moyen des porteurs, et la bande interdite de ladite région canal étant choisie à une valeur inférieure à 2XDl o AD est la longueur de Debye déterminée par la concentra- tion en impuretés de ladite région canal. 6. Transistor à induction statique selon la revendica- tion 5, caractérisé en ce que ladite région canal comprend une région semiconductrice constituant contre les porteurs provenant de la région source une barrière de potentiel supérieure à celle de la portion restante de ladite région canal. 7. Transistor à induction statique selon la revendi- cation 5, caractérisé en ce qu'une électrode de grille installée en contact avec ladite région grille est consti- tuée en un matériau métallique faisant un contact ohmique avec ladite région grille. 8. Traisistor à induction statique selon la revendica- tion 5, caractérisé en ce que ladite région canal est constituée de GaAs et ladite région grille de Ga(lx)AlxAs ou Ga(lx)AlxAs(l-y) PY 9. Transistor à induction statique comprenant une région canal, une région source et une région drain ayant une forte concentration en impuretés et formées en contact avec les deux côtés respectifs de ladite région canal, et une région grille faisant contact avec une partie ou avec la totalité de ladite région canal, formée d'un semiconducteur ayant une largeur de bande interdite supérieure à celle du semi- conducteur constituant ladite région canal, la distance entre ladite région source et la région intrinsèque de grille étant choisie à une valeur inférieure au libre parcours moyen des porteurs, et la composition du transistor consti- tuant ladite région grille étant modifiée afin d'obtenir la coincidence entre la constante du réseau semiconducteur de ladite région grille et celle de ladite région canal. 10. Transistor à induction statique selon la revendi- cation 9, caractérisé en ce que ladite région canal est constituée de GaAs et ladite région grille de Ga(l x)Alx As(1-y)Py' 11. Transistor à induction statique selon la revendi- cation 9, caractérisé en ce que la bande interdite de ladite région canal est choisie à une valeur inférieure à 2XD, o XD est la longueur de Debye déterminée par la concentration en impuretés dans ladite région canal. 12. Transistor à induction statique, selon la revendi- cation 9, caractérisé en ce qu'une électrode de grille formée en contact avec ladite région grille est constituée en un matériau métallique faisant un contact ohmique avec ladite région grille. 13. Transistor à induction statique selon la revendica- tion 9, caractérisé en ce que ladite région canal comprend une région semiconductrice constituant pour les porteurs provenant de ladite région source une barrière de potentiel supérieure à celle de la portion restante de ladite région canal. 14. Circuit intégré a semiconducteur comprenant un transistor à induction électrostatique du type à émission thermoionique incorporé, ledit transistor comprenant une région drain ayant une forte concentration en impuretés et formée en partie d'au moins une des surfaces principales d'un substrat en semiconducteur intrinsèque ou en semi- conducteur semi-isolant, une région canal formée sur ladite région grille, une région source formée sur ladite région canal, et une région grille disposée en contact avec le côté de ladite région canal et formée d'un semiconducteur ayant une largeur de bande interdite supérieure à celle du semiconducteur constituan ladite région canal, la distance entre ladite région source et ladite région grille étant choisie pour être inférieure au libre parcours moyen des porteurs. 15. Circuit intégré à semiconducteur selon la revendi- cation 14, caractérisé en ce que ladite région canal est constituée de GaAs et ladite région grille de Ga(l x)AlxAs ou Ga(l-x) AlxAs(l-y) Py