FR 2553604 A1 19850419 FR 8316383 A 19831014 COMPARATEUR A HYSTERESIS. La présente invention concerne un circuit de comr paraison, réalisé sous forme de circuit intégré et ayant pour but de réaliser une fonction de comparaison avec hystéresis, ctest-à- dire que le signal de sortie du circuit bascule dWun niveau haut à un niveau bas lorsque le signal d'entrée franchit dans un sens un seuil déterminé et bascule au niveau haut lorsque le signal d'entrée franchit dans l'autre sens un autre seuil différent du premier. Un tel comparateur peut être utilise par exemple pour la transformation d'un signal alternatif de forme approximativement sinusoldale en un signal rectangulaire dont les transitions se font à des instants correspondant à un passage par une valeur légerement négative du début d'une alternance négative et à un passage par une valeur légèrement positive du début de l'alternance positive suivante. A titre d'exemple, un capteur à réluctance variable pour l'allumage electronique d'un moteur à combustion interne peut être suivi d'un tel comparateur de mise en forme.Le seuil bas de la comparaison est choisi à une valeur négative et non nulle pour tenir compte de phénomènes de de calage de phase intervenant lors de la variation de frequence du signal d'entrée ; le seuil haut est choisi à une valeur positive pour éliminer l'influence de parasites. Ces deux seuils doivent pouvoir être choisis et réglés à volonté. On connait des comparateurs à hystérésis obtenus à partir de bascules à transistors dont les seuils de commutation dépendent des rapports de surfaces d'émetteurs de transistors. Un exemple en est représenté à la figure 1. Le circuit de la figure 1 comprend une entrée différentielle (bornes El, E2) à laquelle est applique le signal Ve à traiter ; la borne El est reliée à la base d'un transistor PNP T1 et la borne E2 à la base d'un transistor PNP T2. Les émetteurs de ces transistors sont reliés à une source de courant 10. Le collecteur du transistor T1 est relié au collecteur d'un transistor NPN T3 monté en diode (collecteur relie à la base) dont l'émetteur est relié à la masse. Le montage est symétrique pour le transistor T2 : son collecteur est relié à un transistor T6 monté en diode et relié à la masse. Un transistor T4 a sa base et son émetteur reliés à la base et à l'émetteur du transistor T3. Il constitue donc un miroir du courant du transistor T3 et le rapport du courant dans le transistor T4 au courant dans le transistor T3 est égal au rapport des surfaces d'émetteur de ces transistors. Le collecteur du transistor T4 est relié au collecteur du transistor T2. Symétriquement, un transistor T5 constitue un mirolr du courant dans le transistor T6 et a son collecteur relié au collecteur du transistor T1. Le rapport des surfaces du transistor T4 au transistor T3 est Ml ; le rapport des surfaces du transistor T5 au transistor T6 est M2. La sortie S est prise sur le collecteur du transistor T2. Cette sortie bascule entre un niveau haut (òù les transistors T6 et T5 sont passants et les transistors T3 et T4 bloqués) et un niveau bas (où les transistors T3 et T4 sont passants et les transistors T5 et T6 bloques). La sortie passe à l'état haut lorsque le courant I2 dans le transistor T2 devient superieur au produit Ml.Il, I1 étant le courant dans le transistor T1. Elle repasse à l'état bas lorsque le courant I1 dans le transistor T1 devient supérieur à M2.I2. Or Il et I2 sont liés par une relation logarithmique aux tensions base-émetteur Vbel et Vbe2 des transistors T1 et T2, et on peut écrire que Ve = Vbe2 - Vbel = kT/q Log I1/I2, k et q sont respectivement la constante de Boltzmann et la charge de l'électron ; T est la température absolue. Lorsque I2/I1 devient supérieur à NI, c'est-à-dire lorsque la tension d'entrée descend au-dessous d'un seuil Veb = - kT/q Log M1, la sortie passe au niveau haut. Lorsque I1/I2 devient supérieur à M2, c'est--dire lorsque la tension d'entree devient supérieure à un autre seuil Veh = kT/q Log M2, la sortie passe au niveau bas. Le circuit de la figure 1 remplit donc la fonction de comparateur à hystérésis, mais présente deux inconvénients majeurs - les seuils Veh et Veb sont proportionnels à la température, - les seuils sont obligatoirement de faible valeur pour des rapports de géométrie d'environ 10 entre les surfaces d'émetteurs des transistors, les seuils sont de l'ordre de 60 millivolts seulement à température ambiante. Un autre type de comparateur connu a été représenté à la figure 2. Dans cette réalisation, l'hystérésis est obtenu par des résistances. Le circuit comporte deux transistors PNP T1 et T2 dont les bases sont reliées aux entrées differentielles El et E2 entre lesquelles est appliquée une tension Ve. Une source de courant 10 fournissant un courant 1 est reliée par une résistance Ri â l'émetteur du transistor T1 et par une résistance R2 à l'émetteur du transistor T2. Le collecteur du transistor TI est relié à la base d'un transistor NPN T3. L'émetteur du transistor T3 est à la masse et son collecteur est relié à 11émetteur du transistor T2. Symétriquement, le collecteur du transistor T2 est relié à la base d'un transistor NPN T4. L'émetteur du transistor T4 est à la masse et son collecteur est relie à l'émetteur du transistor Tl. Les courants dans les collecteurs des transistors T3 et T4 sont désignés par I3 et I4 respectivement. Si on néglige les courants de base des transistors T3 et T4, on peut calculer les seuils de basculement de la tension de sortie sur la borne S (collecteur du transistor T2). Ces seuils sont Veh = Vbe2 - Vbel + R2.I Veb = Vbe2 - Vbel - R1.I. Le courant I de la source 10 est constant, mais Vbe2 - Vbel ns est pas nul car les courants dans les transistors T1 et T2 ne sont pas identiques au moment du basculement. Or Vbe2 - Vbel est fonction de la température. Les seuils de basculement ont donc encore une composante proportionnelle à la température comme dans le cas de la figure 1 (quoique beaucoup plus faible car cette composante n'est qu'un terme correctif par rapport à Rl.I et R2.I). Le circuit de la figure 2 présente cependant un autre inconvénient qui est que le système ne fonctionne pas pour n'importe quelle valeur des résistances R1 et R2 : en supposant par exemple que R1 = R2, le basculement de la sortie n'est assuré que si R est supérieur à une valeur r/2b où r est la résistance d'émetteur des transistors T1 et T2 et b le gain en courant des transistors T3 et T4. Les seuils ne peuvent donc pas être choisis absolument librement et il sera en particulier difficile d'obtenir des faibles valeurs de seuil. Pour remédier aux inconvénients des circuits existants, la présente invention propose un circuit de comparaison comprenant une source de courant reliée à une première borne d'alimentation et alimentant deux branches différentielles entre lesquelles se divise le courant de la source, chaque branche comprenant un premier transistor dont ltélectrode de commande constitue une entrée du circuit, en série avec un deuxième transistor monté en diode et relié à une deuxième borne d'alimentation, un troisième transistor connecté en parallèle entre le collecteur du premier transistor de la branche et la deuxième borne d'alimentation et ayant son électrode de commande reliée au collecteur du deuxième transistor de l'autre branche ; un quatrième transistor est prévu dans au moins l'une des branches, en parallèle sur l'ensemble en série du premier et du deuxième transistor de cette branche et ayant son éléctrode de commande reliée à celle du troisième transistor de cette branche ; une résistance est prévue dans au moins l'une des branches en série, entre la source de courant et l'ensemble des transistors de la branche. D'autres caractéristiques et avantages de l'invention apparaltront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexes dans lesquels - les figures 1 et 2 déjà décrites correspondent à des circuits de l'art antérieur, - la figure 3 représente le circuit selon l'invention. Le circuit de base de l'invention comprend, entre une borne d'alimentation A et une borne de masse M, une source de courant constant SC fournissant un courant I, et deux branches différentielles de structures analogues entre lesquelles se répartit le courant I. La première branche comprend une résistance RO reliée à la source de courant et disposée en série avec un groupe de quatre transistors T1, T2, T3, T4 agencés de la maniere suivante : les transistors T1 et T2 sont en série reliés par leurs collecteurs et l'émetteur du transistor T2 est à la masse. T1 est ici un transistor PNP et T2 un transistor de type opposé (ici NFN). La base du transistor T1 est reliée à une entrée El du circuit et son émetteur est relié à la résistance RO. Le transistor T2 est monté en diode, avec son collecteur et sa base réunies. Le transistor T3 est connecte en parallèle avec le transistor T2 : leurs collecteurs sont réunis ainsi que leurs émetteurs. Le transistor T4 est connecté en parallèle avec le couple de transistors en série T1, T2 ; il est de type NPN, son collecteur est relié à la résistance RO et son émetteur à la masse. L'autre branche différentielle est symétrique et com- porte donc une résistance R'O reliée à la source de courant SC et disposée en série avec un groupe de quatre transistors T'1, T'2, T'3, T'4 agencés comme les transistors T1, T2, T3, T4. L'autre entrée E'1 du circuit est reliée à la base du transistor T'1. De plus, les bases des transistors T3 et T4 de la première branche sont reliées toutes deux au collecteur et à la base du transistor T'2 de la deuxième branche > et de même les bases des transistors T'3 et T'4 de la deuxième branche sont toutes deux reliées au collecteur et à la base du transistor T2 de la première branche. La sortie S du circuit est prise sur l'un de ces points de jonction, ici sur celui de la deuxième branche. Le circuit fonctionne de la maniere suivante : une sorte de bascule est constituée par les transistors T1, T2, T3, T'1, T'2, T'3. Cette bascule possède deux états stables, et elle se trouve dans l'un ou l'autre selon la tension Ve appliquée entre les entrées El et E'1. Dans l'un des états stables, la sortie S est au niveau bas, le transistor T'2 est bloqué, et par conséquent les transistors T3 et T4 sont également bloques (tension trop faible sur leur base). Au contraire, le transistor T2 est passant et par conséquent les transistors T'3 et T'4 sont aussi passants. On peut même dire que les transistors T'3 et T'4 sont saturés, sauf à la limite du basculement proprement dit d'un état vers l'autre. Dans l'autre état stable, bien entendu la situation est symétrique. On va voir que la tension Ve pour laquelle se produit le basculement n'est pas la même pour les deux sens de basculement. Supposons qu'on soit à la limite du basculement de l'état initial où T'2 est bloqué (sortie basse) vers l'état final ou T'2 est passant (sortie haute) ; cette limite se définit par l'état dans lequel les transistors T'3 et T'4 sont en régime de fonctionnement non saturé et recopient chacun le courant du transistor T2 dans un rapport correspondant au rapport de leur surface d'émetteur respective à la surface d'émetteur du transistor T2. On peut appeler k'3 le rapport de la surface d'émetteur du transistor T'3 à celle du transistor T2 et k'4 le rapport de la surface du transistor T'4 à celle du transistor T2. On appellera I1, I2, I3, I4, I'1, I'2, I'3, I'4 les courants de collecteur des transistors T1, T2, T3, T4, T'1, T'2, T'3, T'4 respectivement, et IO et I'O les courants dans les résistances RO et R'O. En régime non saturé, on peut négliger les courants de base des différents transistors et considérer que les courants de collecteur sont égaux aux courants d'émetteur. On a alors, dans l'état initial, à la limite du basculement I'2 = O (T'2 bloque) I3 = o ( T3 bloque I4 = O ( T4 bloque) I'3 5 k'3 I2 (par recopie du courant dans T2) I'4 = k'4 I2 (par recopie du courant dans T2) I1 = I2 I'1 = I'3 = k'3 I2 I0 = I2 I'O = I'3 + I'4 = (k'3 + k'4) I2 et I0 + I'O = I courant constant de la source SC ce qui implique que I2 (1 + k'3 + k'4) = I. D'autre part, on a Ve = ROIO - R'OI'O + V'bel - Vbel si V'bel et Vbel sont les tensions base-émetteur des transistors Ti et T'1. On s'arrange pour que les géométries des transistors T'1 et T1 soient dans le même rapport k'3 que les géométries de T'3 et T2 ; on aura alors la même tension base-emetteur pour T1 et T'1 car ils sont parcourus par des courants I1 et I'1 justement dans un rapport k'3. Dans ces conditions, au moment du basculement, on a Vbel = V'bel et on peut écrire Ve = ROIO - R'OI'O, soit Ve = ROI2 - R'O (k'3 + k'4) I2 Ve = RO - R'O (k'3 + k'4) I 1 + k'3 + k'4 Cette dernière équation montre qu'il n'y a qu'une seule valeur possible de Ve pour laquelle il y a un fonctionnement en régime linéaire lorsqu'on part d'un état où le transistor T'2 est bloqué. Cette valeur de Ve, qu'on appellera Vsl, constitue un premier seuil du comparateur : si Ve augmente, IO tend à augmenter et I'O tend à diminuer (leur somme est constante) ; par conséquent I2 augmente et donc I'3 et I'4 tendraient à augmenter par recopie du courant I2, ce qui est impossible car leur somme I'3 + I'4 est égale à I'O et diminue donc. Il en résulte que l'augmentation relative de IO par rapport à I'O se traduit par une saturation du transistor T'3 qui maintient le circuit dans l'étant ob la sortie S est à un niveau bas et le transistor T'2 est bloque. Si au contraire Ve diminue à partir de Ve = Vsl, alors IO tend à diminuer et I'O à augmenter (leur somme est constante) ; I2 tend à diminuer et par conséquent aussi I'3 et 114 par recopie. Comme I'O = I'2 + I'3 + I'4, I'O ne peut augmenter que si I'2 cesse d'être nul et compense la diminution de 1'3 et I'4. Ceci déclenche le basculement : le transistor T'2 devient conducteur et rend conducteurs les transistors T3 et T4 qui absorbent alors tout le courant IO tandis que de leur côté les transistors T2, T'3 et T'4 cessent de conduire. La sortie S passe à l'état haut. Le transistor T'2 doit alors absorber à lui seul tout le courant I'O qui auparavant était réparti entre T'3 et T'4. te basculement est donc très franc. Si on considère la situation dans laquelle on est arrivé, inverse de la situation initiale, on peut montrer de la même façon qu'il y a un deuxième seuil de basculement Vs2 pour lequel le régime de fonctionnement des transistors T3 et T4 devient non saturé ; pour Ve inferieur à ce seuil Vs2, le système reste stable (sortie haute) ; lorsque Ve augmente et dépasse Vs2 il y a à nouveau un basculement vers le premier état stable. En suivant le même raisonnement que précédemment, on montre que ce seuil est indépendant des tensions base-émetteur des transistors T1 et T'1 si le rapport des géométries de Tl à T'1 est égal au rapport k3 des géométries entre les transistors T3 et T'2. Pour que les deux seuils Vsl et Vs2 soient indépendants de Vbel et V'bel, il faut donc que k3 = l/k'3. On montre alors que Vs2 = RO (k3 + k4) - R'O 1 + k3 + k4 avec k3 = l/k'3 ; k4 est le rapport entre la surface d'émetteur du transistor T4 et celle du transistor T'2. Pour que le système fonctionne correctement il est encore nécessaire de prévoir que Vs2 est supérieur à Vsl, faute de quoi le basculement ne serait pas franc. Il est facile de montrer que, dhs lors qu t on a choisi k3 = 1/k'3, on a toujours Vs2 supérieur à Vsl quelles que soient les valeurs de RO et R'O, ce qui laisse une très grande latitude de choix des seuils Vs2 et Vsl en fonction de la valeur de RO et R'O et de la valeur du courant constant I. Pour la plus grande facilité de fabrication, on choisira de préférence les transistors NPN T2 T3, T4, T'2, T'3, T'4 tous de géométrie identique, eSest-à-dire avec des facteurs k3, k4, k'3, kl4 tous égaux à 1, ce qui respecte la condition k3 = l/k13. Dans ce cas, le seuil bas Vsl a pour valeur (RO - 2R'O) I/3 et le seuil haut (2RO - R'O) I/3. Si RO = R'O, le seuil bas et le seuil haut sont symétriques par rapport à O et leur valeur est déterminée par le produit RO.I/3. Si RO et R'O sont différents, le seuil bas et le seuil haut peuvent etre choisis sans restriction. Le montage peut etre disymetrise en ce sens que l'on peut supprimer l'un des transistors T4 cu T'4. lEis si on supprimait les deux, le comparateur ne présenterait plus d'hysteresis mais un seuil unique indépendant des tensions base-emetteur des transistors du circuit On pourrait aussi envisager de supprimer l'une des résistances RO ou R'O ; mais alors les deux seuils Vsl et Vs2, tout en restant tres facilement réglables car proportionnels à la résistance qui subsiste et au courant I, deviennent obligatoirement de même signe et ne peuvent plus être choisis l'un positif et l'autre négatif comme dans le cas général. Si on souhaite deux seuils très rapprochés, sans diminuer trop les résistances RO et R'O et le courant I, on peut par exemple supprimer le transistor T'4 et prévoir un transistor T4 de géométrie beaucoup plus faible que le transistor T'2. Lorsque le comparateur est réalisé en circuit intégre, il est facile de réaliser des transistors T2 T3 T4 T'2 T'3 T'4 tous identiques et des résistances de rapport bien connu à 2 % près et indépendant de la température. On réalisera donc de préférence la source de courant I à partir du rapport entre une tension de référence Vréf stable en température et une résistance R, de sorte que les seuils Vsl et Vs2 s'expriment à partir de rapports de géométries et de rapports de résistances, la température n'intervenant pas dans ltévaluation de Vsl et Vs2. On peut prévoir enfin que, pour augmenter la différence de tension de sortie sur la borne S, entre le niveau bas et le niveau haut, une résistance est insérée entre les collecteurs réunis des transistors T'1 et T'2. Les bases des transistors T3 et T4 sont alors reliées au collecteur du transistor T'2 dont ils doivent recopier le courant. Le collecteur de T'3 est relié au collecteur de T'1 et la sortie S est prélevée sur ces collecteurs réunis. Le circuit a été décrit en détail pour des transistors bipolaires mais peut se transposer sans difficulté avec des transistors à effet de champ. REVENDICATIONS. 1. Circuit de comparaison à hystérésis, comprenant une source de courant (SC) reliée à une premiere borne d'alimentation et alimentant deux branches différentielles reliées à une deuxième borne d'alimentation, caractérisé en ce que a) chaque branche comprend un premier transistor (T1, T'1), dont l'électrode de commande constitue une entrée (El, E'l) du circuit, en serie avec un deuxième transistor (T2, T'2) monté en diode et relié à la deuxième borne d'alimentation, un troisième transistor (T3, T'3) connecté en parallèle entre le collecteur du premier transistor de la branche et la deuxieme borne d'alimentation et ayant son électrode de commande reliée au collecteur du deuxieme transistor de l'autre branche, b) un quatrième transistor (T4, T'4) est prévu dans au moins l'une des branches, en parallèle sur l'ensemble en série du premier et du deuxième transistor de cette branche et ayant son électrode de commande reliée à celle du troisieme transistor de cette branche > c) une résistance (RO, R'O) est prévue dans au moins l'une des branches en série, entre la source de courant et l'ensemble des transistors de la branche. 2. Circuit selon la revendication 1, caracterisé en ce qu'une résistance en série est prévue dans chacune des branches, entre la source de courant et les transistors de cette branche. 3. Circuit selon l'une des revendications 1 et 2, caractérisé en ce que le quatrième transistor existe aussi bien dans la première branche que dans la deuxième. 4. Circuit selon l'une des revendications 1 à 3, caractérisé en ce que le rapport des surfaces d'émetteur du premier transistor (T'1) de la deuxième branche et du premier transistor (T1) de la première branche est égal au rapport (k'3) des surfaces d'émetteur du troisieme transistor (T'3) de la deuxième branche et du deuxième transistor (T2) de la premiere branche, et égal à l'inverse du rapport (k3) des surfaces d'émetteur du troisieme transistor (T3) de la premiere branche et du deuxième transistor (T'2) de la deuxième branche. 5. Circuit selon l'une des revendications 1 à 4, caractérisé en ce que les premier, deuxième, troisième -et quatrieme transistors des deux branches sont tous de géométrie identique. 6. Circuit selon l'une des revendications 1 à 5, caractérisé en ce que les transistors sont des transistors bipolaires et que les premiers transistors sont de type opposé aux autres.