FR 2567702 A1 19860117 FR 8411134 A 19840713 La présente invention se rapporte à un émetteur à courant constant pour la transmission de données sur une ligne de transmission. Dans le cadre des travaux du CCITT sur le réseau numérique avec intégration des services (RNIS), les experts se sont mis d'accord sur un bus permettant la transmission de données entre de nombreux terminaux (jusqu'a huit) par l'intermédiaire éventuellement de dérivations pouvant avoir des longueurs importantes vis-à-vis de la longueur totale de la ligne de transmission et de répartition géographique quelconque. La structure adoptée prévoit l'utilisation de transformateurs dont les secondaires sont connectés en parallèle sur la ligne pour le raccordement des emetteurs des terminaux.L'emploi de transformateurs impose l'utilisation d'un codage à composante continue nulle et on a adopté un code dit "Alternate Mark Inversion" (code AMI) dont les niveaux "zéro" de données sont représentés par des impulsions positives ou négatives et dont les niveaux "un" de données correspondent à un état à haute impédance. A partir de ces normes, un émetteur a été proposé par les PTT suisses pour essayer de minimiser les fortes désadaptations rencontrées avec ces lignes de transmission. Cet émetteur est décrit dans un rapport aux experts RNIS du groupe XVIII du CCITT de Décembre 1982 intitulé "Preliminary results of experiments with passive bus". L'émetteur décrit comprend donc un transformateur alimenté en courant, pour chaque polarité des impulsions à transmettre, par un circuit comportant un miroir de courant alimentant une extrémité du primaire du transformateur et un transistor monté en émetteur suiveur pour relier l'autre extrémité du primaire à la source d'alimentation continue. Le miroir de courant et le transistor sont commandés tous deux par le signal de données correspondant.Le miroir de courant constitue une source de courant à haute impédance et le transistor sert à la limitation de la tension aux bornes du transformateur et passe à l'état bloqué si un signal -venant d'un autre terminal est supérieur à cette tension de limitation, ce qui limite très largement l'augmentation de l'amplitude de l'impulsion sur la ligne lors d'une émission simultanée par deux ou plusieurs terminaux. Ce type de circuit a un autre avantage qui est que, puisque le courant fourni par le miroir de courant et la tension à l'émetteur du transistor sont proportionnels à l'impulsion de commande ou signal de données qui leur est appliqué, une augmentation de la durée des fronts de transition de l'impulsion de commande se traduit par une modification semblable de l'impulsion sur la ligne, ce qui permet une réduction du spectre haute fréquence obtenu. Cependant, un tel émetteur, malgré ses avantages, ne se prête pas parfaitement à la commande par des impulsions à fronts lents. En effet, si un miroir de courant peut très bien suivre un signal d'entrée ayant une pente donnée diminuée, par contre un transistor monté en émetteur suiveur commute, lui, très rapidement et ne donne pas les fronts désirés. Un objet de l'invention est donc de remédier à cet inconvénient en prévoyant un dispositif permettant d'obtenir une commutation du transistor suivant la même pente que le miroir de courant. Un autre objet de l'invention est de prévoir un émetteur à courant constant dans lequel la durée et la pente des fronts de transition sont parfaitement déterminées grâce à une commande par paliers du miroir de courant et du transistor en émetteur suiveur. Selon l'invention, il est donc prévu un émetteur à courant constant du type précisé ci-dessus, caractérisé en ce que chaque circuit d'alimentation en courant comprend des moyens pour commander le miroir de courant et le transistor en émetteur suiveur, à partir du signal de données correspondant, par des signaux dont les fronts de transition ont une pente bien déterminée et identique. L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à l'aide de la description ci-après et des dessins joints où - la figure 1 est le schéma d'un émetteur connu; - la figure 2 représente des diagrammes de signaux expliquant le codage AMI; - la figure 3 est le schéma de principe de l'émetteur à courant constant selon l'invention; - la figure 4 représente des diagrammes de signaux explicatifs du fonctionnement de l'émetteur de la figure 3; - la figure 5 montre un schéma d'une paire de sources de courant de forçage pour l'émetteur selon l'invention; - la figure 6 représente des diagrammes explicatifs ; et - la figure 7 est le schéma d'une variante des circuits de la figure 5. Comme on l'a mentionné plus haut, les PTT suisses ont proposé un schéma d'émetteur à courant constant qui est représenté sur la figure 1. Cet émetteur est relié, par l'intermédiaire d'un transformateur 2, en parallele sur une ligne de transmission dont la longueur peut atteindre deux cents mètres et sur laquelle peuvent être connectées des dérivations allant jusqu'à dix mètres de long.Les: impulsions, de polarité par exemple positive, vers la ligne sont obtenues sous la commande des impulsions de donnees V1 à l'aide d'un circuit d'alimentation en courant du primaire du transformateur 2 comprenant un miroir de courant formé des transistors Q1 et Q2 et connecté à une extrémité du primaire, et dtun transistor Q3 monté en émetteur suiveur et reliant l'autre extrémité du primaire à la tension d'alimentation en continu +VO. Le miroir de courant reçoit à travers la résistance R1 un courant de forçage déterminé par le signal V1 et qui se retrouve sur le collecteur du transistor Q2 si les transistors Q1 et Q2 ont la même géométrie. Le transistor Q3 est commandé par le même signal V1. De la même façon, les impulsions de polarité opposée sont obtenues par un circuit d'alimentation en courant identique comprenant le miroir de courant R'1, Q'1, Q'2 et le transistor en émetteur suiveur Q'3, tous deux commandés par des impulsions de données V2. Le codage utilisé est le codage AMI et la figure 2 représente des diagrammes mettant en évidence ses caractéristiques. Le signal émis en ligne est le signal S et les signaux de données A et B fournis par le codeur correspondent respectivement aux impulsions positives et négatives émises en ligne pour représenter des données "zéro", alors que les données "un" correspondent à un état haute impédance. Selon les conventions du codage AMI, dans une trame TR, les impulsions correspondant à l'état actif se succèdent avec des polarités alternées avec une violation de polarité pour la synchronisation. Le nombre de données "zéro" est tel qu'il y a autant de "zéros" positifs (signal A) que de "zéros" négatifs (signal B) à un près et on ajoute un "zéro" en fin de trame si le nombre de "zéros" est impair. Dans le cas de la figure 1, on peut remplacer le signal V1 par le signal A et le signal V2 par le signal B. Cependant, si l'on désire contrôler les fronts de transition des impulsions appliquées à la ligne et augmenter la durée de ces fronts pour réduire le spectre haute fréquence, on se heurte au problème que le transistor en émetteur suiveur commute trop rapidement et ne suit pas le signal de commande appliqué. La figure 3 représente le schéma de principe d'un émetteur à courant constant selon l'invention permettant de remédier à cet incon vénient. Sur ce schéma, on retrouve des éléments du schéma de la figure 1, à savoir le transformateur 2, les miroirs de courant I, I' dont les transistors de sortie T1, T'1 alimentent les extrémites du primaire du transformateur et les transistors en émetteur suiveur T3, T'3, reliant l'autre extrémité respective à la tension d'alimentation +Vcc. La polarisation de la base du transistor en émetteur suiveur T3, T'3 est déterminée à l'aide d'un pont de résistances R2-R3, R'2-R'3 et d'un second miroir de courant II, II' dont le transistor de sortie T2, T'2 est connecté à la base du transistor en émetteur suiveur T3, T'3.Les résistances du pont et le courant fourni par le second miroir de courant sont tels que, lorsque le miroir de courant fournit un courant, il fait chuter suffisamment la tension V B de la base du transistor T3 pour bloquer celui-ci. Lorsque le miroir de courant II est bloqué, le transistor T3 conduit. Ceci étant précisé, on a prévu une paire de sources de courant de forçage, respectivement 3, 4 et 3', 4', pour fournir des courants de forçage en opposition de phase aux miroirs de courant, respectivement I, II et I', II'. On a donc représenté les sources commandées respectivement par les signaux de données A, B et leurs compléments A, B. Ces sources de courant de forçage sont prévues pour fournir des courants dont les fronts de transition ont une durée et une pente prédéterminées. Si une réalisation sous forme intégrée est envisagée, on ne peut prévoir de solution à charge-decharge de condensateurs et on préfère donc une solution numérique dans laquelle les sources fournissent des courants variant par paliers dont le nombre et la durée sont déterminés en fonction en particulier du signal d'horloge H reçu. Le fonctionnement de l'émetteur de la figure 3 va être décrit plus en détail en utilisant les diagrammes de la figure 4. On suppose que le signal de données A passe à l'état I alors que le signal de données B était à l1état 0 et doit obligatoirement y rester (le codage AMI ne permet pas que les deux signaux A et B prennent l1état i en même temps). Ainsi, seul le circuit d'alimentation, comprenant les sources 3 et 4, les miroirs de courant I et II, les résistances R2 et R3 et le transistor T3,est concerné puisqu'il va devoir fournir du courant dans le primaire du transformateur 2. A l'état O du signal de données A, la source de courant 3 ne fournit pas de courant de forçage et le miroir de courant I est bloqué. Simultanément, la source de courant 4, en opposition de phase, fournit un courant de forçage au miroir de courant II qui maintient bloqué le transistor T3. Lorsque le signal de données A passe à l'état 1, la source de courant de forçage 3 commence à fournir un courant augmentant par paliers réguliers. Le courant fourni par le miroir de courant I augmente de la même manière. Ainsi, la tension V C du collecteur du transistor T1 varie comme représenté sur la figure 4 pour atteindre, après une transition par paliers, une valeur minimum qui reste constante tant que le signal de données A reste à l'état i et qui correspond au passage d'un courant Ip dans le primaire. Dans le même temps, le signal de données A passe à l'état 0 et la source 4 se bloque progressivement par paliers réguliers. Le courant fourni par le miroir de courant Il décroît de la même manière. Ainsi, la tension V BE base-émetteur du transistor T3 varie comme représenté sur la figure 4 en croissant de la valeur VBE "OFF" où le transistor T3 est bloqué jusqu'à la valeur VBE "ON" où il est conducteur. Simultanément, la tension V B de l'émetteur du transistor T3 (figure 4) croît jusqu'à une valeur maximum qui reste ensuite constante tant que le signal de données A reste à i"état O et qui correspond au passage d'un courant Ip. Lorsque le signal de données A repasse à l'état O (et donc le signal A à l'état 1), le processus inverse se produit pour repasser à l'état haute impédance. On constate donc que les transitions sur les fronts du signal de données ont une durée et une pente déterminées par la durée (fixée par la période d'horloge) et le nombre des paliers, ici huit. Le courant résultant Ip est "lissé" par le transformateur. Bien entendu, le fonctionnement de l'autre demi-émetteur, comportant la paire de sources 3', 4' et fournissant des impulsions de courant -Ip au primaire du transformateur 2, est identique. On peut ainsi contrôler parfaitement le spectre haute fréquence en ligne et réduire au maximum les distorsions. Les valeurs des résistances R2 et R3 sont déterminées en fonction des impératifs fixés ci-dessus. Lorsque le transistor T3 conduit, si on appelle Rp l'impédance ramenée au primaire du transformateur 2, le niveau haut VBH de la tension base V B doit être tel que Vcc R3 - Ip/B . R2 R3 VBH = R2 + min > VBE(T3) + RpIp + VCES(Tl) R3 BE où ssmin est la valeur minimum du gain en courant du transistor T3 et où VBE(T3) et VCEs(T1) sont respectivement la tension base-émetteur du transistor T3 et la tension de saturation collecteur-émetteur du transistor T1. De même, à l'état haute impédance, le miroir de courant II est conducteur et le niveau bas VBL de la tension base V B du transistor T3 est tel que VEL = Vcc R3 - Ip R2 R3 > CES R2 + R3 VT2 où VCEs(T2) est la tension de saturation du transistor T2, le courant fourni par le transistor T2 lorsque le miroir de courant II est actif étant choisi égal au courant Ip. A l'aide de ces deux équations, il est alors possible de déterminer les valeurs des résistances R2 et R3. La figure 5 représente un mode de réalisation pratique de la paire de sources de courant 3, 4 utilisant des registres à décalage RD3, RD4 à sorties parallèles. Chacun de ces registres a une entrée d'horloge CLK commandant les décalages, une entrée de données et huit sorties QA à QH correspondant aux huit étages du registre. Toutes les sorties d'un registre sont reliées ensemble par l'intermédiaire de résistances RS et de diodes anti-retour D identiques pour fournir le courant de forçage vers le miroir de courant correspondant. Le registre RD3 reçoit sur son entrée de données le signal de données A et le registre RD4 reçoit, via un inverseur 7, le signal de données A. Un circuit de contrôle d'horloge est prévu pour ne transmettre aux registres à décalage que les signaux d'horloge H nécessaires à l'obtention des huit paliers et pour bloquer ensuite les signaux H pendant tout le temps où les courants de forçage restent constants. Ce circuit de contrôle d'horloge comprend une porte OU exclusif 5, dont une entrée est reliée à la sortie QH du registre RD3 et dont l'autre entrée reçoit le signal de données A, et une porte ET 6 dont une entrée est reliée à la sortie de la porte 5 et dont l'autre entrée reçoit le signal d'horloge H. Le fonctionnement peut en être expliqué en se reportant également à la figure 6, où sont représentés successivement le signal d'horloge H, le signal de données A et les signaux de certaines des sorties du registre RD3. On voit que, lorsque le signal de données A passe à l'état 1, un état 1 progresse de sortie en sortie dans le registre RD3 au rythme du signal d'horloge qui est appliqué à l'entrée CLK par l'intermédiaire de la porte ET 6. En effet, tant que le signal de données A était à l'état o, toutes les sorties du registre RD3 étaient à l'état 0.Dès le passage à l'état 1 du signal de données A, la sortie de la porte 5 est passée à l'état 1 (figure 4, signal indiqué par la référence 5), ce qui a autorisé le passage de signaux d'horloge par la porte 6 (figure 4, signal indiqué par la référence 6). Lorsque huit impulsions d'horloge ont été transmises, la sortie QH est passée à l-'état i, ce qui fait passer la sortie de la porte 5 à l'état O et bloque la porte 6. Le registre RD3 reste dqnc ensuite dans l'état qu'il a atteint, c'est-à-dire avec toutes ses sorties à l'état 1, ceci jusqu'au changement d'état suivant du signal de données A.Pour le registre RD4 qui reçoit les mêmes signaux d'horloge, le signal de données A appliqué à son entrée passe à l'état o, et les sorties QA à QH passent donc successivement dans cet état. La figure 7 représente une variante de réalisation de la paire de sources 3, 4. On utilise ici un seul registre à décalage RD avec le circuit de contrôle d'horloge utilisant les portes 5, 6 comme dans le schéma de la figure 5. Les sorties du registre RD sont, d'une part, reliées ensemble par des résistances RS et des diodes D identiques pour fournir le courant de forçage du miroir de courant I. D'autre part, les sorties QA à QH sont reliées ensemble par l'intermédiaire d'inverseurs Inv, de résistances RS' et de diodes D' identiques pour fournir le courant de forçage en opposition de phase du miroir de courant II. Les résistances RS' peuvent être identiques aux résistances RS. Cependant comme, en moyenne, l'état haute impédance est celui qui est le plus fréquent, on peut,pour diminuer la consommatiolq prévoir un miroir de courant Il à plusieurs transistors de sortie en parallèle. On diminue ainsi dans les mêmes proportions le courant de forçage nécessaire et on choisit alors des résistances RS' plus élevées. Naturellement, il existe d'autres solutions pour réaliser les sources de courant de forçage à paliers et on pourrait par exemple utiliser des compteurs binaires dont les sorties successives seraient reliées à des résistances dont les valeurs seraient choisies en fonction du poids des sorties. Bien entendu, les exemples de réalisation décrits ne sont donc nullement limitatifs de l'invention. REVENDICATIONS 1. Emetteur à courant constant pour la transmission de données sur une ligne de transmission, lesdites données étant codées selon le code AMI ayant une composante continue nulle et se présentant sous la forme de deux signaux de données (A et B) correspondant respectivement aux polarités positive et négative des impulsions à émettre, ledit émetteur comprenant un transformateur (2) dont le secondaire est connecté en parallèle sur la ligne de transmission et, pour chaque signal de données (A, B), un circuit d'alimentation en courant du primaire du transformateur, ce circuit comportant un miroir de courant (Q1, Q2) alimentant une extrémité du primaire et un transistor (Q3) monté en émetteur suiveur pour relier l'autre extrémité du primaire à l'autre borne d'une source d'alimentation (+VO), le miroir de courant et le transistor en émetteur suiveur étant tous deux commandés par le signal de données correspondant (V1, V2), ledit émetteur à courant constant étant caractérisé en ce que chaque circuit d'alimentation en courant (I, T3 ; I',T'3) comprend des moyens (3, 4, II, R2, R3 ; 3', 4', II', R'2, R'3) pour commander le miroir de courant (I ; I') et le transistor en émetteur suiveur (T3 ; T'3), à partir du signal de données correspondant (A ; B), par des signaux dont les fronts de transition ont une pente bien déterminée et identique. 2. émetteur à courant constant selon la revendication I, carac térisé en ce que lesdits moyens comprennent, pour chaque circuit d'alimentation en courant, un pont de résistances (R2, R3 ; R'2, R'3) pour polariser la base du transistor en émetteur suiveur (T3 ; T'3), un second miroir de courant (II ; II') pour injecter un courant sur la base dudit transistor et deux sources de courant de forçage (3, 4 ; 3', 4') commandées respectivement par le signal de données (A ; B) et son complement (A ; B) pour fournir des courants de forçage en opposition de phase, ayant des transitions de pente déterminée, respectivement au premier et au second miroirs de courant (I, II ; I', II'). 3. Emetteur à courant constant selon la revendication 2, caractérisé en ce que les valeurs des résistances du pont (R2, R3 ; R'2, R'3) et la valeur du courant fourni par le second miroir de courant (II; II') sont telles que, lorsque le second miroir de courant est bloqué, le transistor monté en émetteur suiveur (T3 ; T'3) est conducteur alors qu'il est bloqué lorsque le second miroir de courant est conducteur. 4. Emetteur à courant constant selon l'une des revendications 2 ou 3, caractérisé en ce que les sources de courant de forçage (3, 4 3', 4') sont prévues pour fournir des courants dont les transitions varient par paliers, le nombre et la durée des paliers étant choisis pour que la pente et la durée des fronts de transition aient des valeurs prédéterminées. 5. Emetteur à courant constant selon la revendication 4, caractérisé en ce que chaque source de courant de forçage (3, 4 ; 3', 4') comprend un registre -à décalage (RD3 ; RD4) à sorties parallèles dont l'entrée de données reçoit le signal de données correspondant (A, A B, B), dont les sorties (QA à QH) sont réunies ensemble par 1 'intermé- diaire chacune d'une résistance (RS) et d'une diode (D) identiques pour fournir le courant de forçage, et en ce qu'il est prévu pour chacune des paires de sources de courant de forçage en opposition de phase un circuit de contre d'horloge (5, 6) fournissant aux registres à décalage de la paire de sources des signaux d'horloge (CLK), seulement pendant le temps nécessaire à la génération des paliers des fronts de transition. 6. Emetteur à courant constant selon la revendication 5, caractérisé en ce que le cirçuit de controle d'horloge (5, 6) comprend une porte OU exclusif (5), dont une entrée est reliée à une des sorties (QH) du registre à décalage (ru3, RD4) d'une des sources de courant de forçage et dont l'autre entrée reçoit le signal de données (A, W ; B, B) appliqué à l'entrée dudit registre, et une porte ET (6) dont une entrée est reliée à la sortie de la porte OU exclusif (5), dont l'autre entrée reçoit un signal d'horloge (H) à la fréquence désirée et dont la sortie fournit lesdits signaux d'horloge contrôlés (CLK) aux registres à décalage de la paire de sources considérée. 7. Emetteur à courant constant selon l'une des revendications 5 ou 6, caractérisé en ce que lesdites sources de courant de forçage d'une paire (3, 4 ; 3', 4') utilisent le même registre à décalage (RD) dont les sorties (QA à QH) sont réunies ensemble, d'une part, par l'interme- diaire chacune d'une résistance (RS) et d'une diode (D) identiques pour fournir le courant de forçage d'une première source (3 ; 3') de la paire et, d'autre part, par l'intermédiaire chacune d'un inverseur (InvX diune résistance (RS') et d'une diode (D') identiques pour fournir le courant de forçage de la source en opposition de phase (4 ; 4').