FR 2535546 A1 19840504 FR 8218090 A 19821028 La présente invention concerne les amplificateurs opérationnels réalisés en technique CMOS et destinés à être utilisés notamment dans divers composants des circuits téléphoniques tels que les codeurs-décodeurs (CODEC) et les circuits d'interface deboucle d'abonné Dans de tels circuits qui sont en principe très sensibles aux variations de la source d'alimentation (surtout ssil nVy a pas de boucle de réaction ou une boucle n'introduisant qu'une faible réaction), on peut avoir recours à la technique de l'amplification différentielle qui annule totalement les effets des variations de lgali- mentation sur 1 signal utile puisque ce signal est pris comme une différence entre deux signaux transitant sur des lignes qui sont indépendantes de la masse Toutefois, cette technique ne peut etre appliquée jusqu'à la sortie finale de la plupart des circuits mentionnés ci-dessus, car le signal doit le plus souvent sortir asymétriquement il en est ainsi par exemple pour le poste d'abonné ( circuit SLIC) . Dans le domaine des télécommunications, on utilise jusqu'ici des circuits de filtrage pour éliminer l'influence des variations de l'alimentation sur les étages de sortie differentiels/asymetriaNeg mais cette solution est de plus en plus couteuse à mesure que la technique avance et que les fréquences utilises augmentent en raison de la complexité de ces filtres. Lginvention a pour but de fournir un amplifica teur opérationnel en technique CMOS à entrée différentielle et à sortie en mode commun, dans lequel lginfluen- ce des variations de l'alimentation soit sinon totalement éliminée du moins réduite à une valeur partaitement acceptable. Elle a donc pour objet un amplificateur opérationnel en technique CMOS à entrée symétrique et sortie en asymétrique, caractérisé en ce qu'il comprend une chaîne d'amplification symétrique ayant deux entrées et deux sorties différentielles, l'une des sorties for mant la sortie asymétrique du montage, un circuit de sommation raccordé aux sorties de la chaîne d'amplification, une source de courant montée de manière à alimenter au moins une partie de ladite chaîne d'amplification et une boucle de réaction reliée entre le circuit de sommation et ladite source de courant pour réguler celle-ci en opposition de phase par rapport à la somme des fluctuations apparaissant sur les sorties de la chaîne d'amplification. Grâce à ces caractéristiques, le montage se trouve muni d'une boucle de réaction qui est capable de reboucler sur l'entrée de la chaîne d'amplification-les variations dans le signal de sortie en mode commun dues à la source d'allmentation, tout en n1 influençant nullement le signal différentiel utile qui passe sans réaction à la borne de sortie. La boucle de réaction pouvant être réalisée à l'aide de simples transistors faisant partie du circuit CMOS, cette solution est peu onéreuse et contribue néanmoins à un taux trés favorable de réjection des parasites introduits par l'alimentation. D'autres caractéristiques et avantages de l'invention apparaitront au cours de la description qui va suivre, faite en se référant aux dessins annexés donnés uniquement à titre d'exemple et dans lesquels - la Fig. 1 est un schéma simplifie d'un exemple d'amplificateur opérationnel suivant l'invention, - la Fig. 2 est un schéma détaillé de cet ampli ficateur; - la Fig. 3 représente une variante de réalisation de l'étage d'entrée de l'amplificateur représenté sur la Fig. 2. La Fig. 1 représente un schéma simplifié de l'amplificateur suivant l'invention. I1 comporte un premier étage d'amplificateur 1 à entrée symétrique formée par les bornes 2 et 3 recevant un signal différentiel d'entrée. L'étage amplificateur 1 comprend une sortie symétrique formée par des bornes 5 et 6 qui constituent respectivement les bornes d'entrée de deux unités amplificatrices 7 et 8 formant un second étage amplificateur9 du montage. L'une 7 de ces unités amplificatrices est destinée à former le signal de sortie utile sur une borne 10 par rapport à une borne de référence 17. La borne -10 est également connecte à un point de sommation 12 auquel est reliée la borne de sortie 13 de la seconde unité amplificatrice 8. La sortie du point de sommation 12 est reliée à l'une des entrées 14 d'un amplificateur d'erreur 15 de gain unité dont l'autre entrée 16 est connecte à une source 17 de potentiel de. référence qui en l'occurence est la masse. La sortie 18 de l'amplificateur 15 est reliée à une source de courant réglable- 19 qui alimente le premier étage amplificateur 1 par l'intermédiaire d'une tension d'alimentation régnant entre des bornes Vdd et vss. On sait qu'un montage différentiel n'est en principe pas influencé par les variations de la tension d'ali mentation-puisque ces variations se retrouvent avec une phase et des amplitudes égales sur les deux lignes différentielles du montage. En l'occurence jusqu'au point de sommation 12, ces variations ne peuvent nuire à -la- bonne transmission du signal différentiel -à travers le circuit. I1 mien n' est pas de même à la borne 10 qui constitue avec la borne 17, la sortie asymétrique du circuit. En effet, les variations de l'alimentation se font ici sentir par rapport à la masse et seront donc superposées au signal utile sans filtrage ou autre précaution particuliere. Suivant l'invention, les signaux apparaissant sur les sorties 10 et 13 sont additionnés dans le point de sommation 12 et appliqués a l'amplificateur 15 qui inverse la phase des fluctuations et qui amplifie cellesci avec un gain unité. Le signal représentant les fluctuations est comparé à la référence de la borne 16 et la sortie d'erreur est appliquée en tant que signal de régulation à la source de courant 1Y pour que les variations introduites par les tensions Vdd et Vss soient conDensées en sortie en mode commun. La Fig. 2 représente un mode de réalisation préféré de l'amplificateur suivant l'invention. I1 est réalisé en technologie CMOS et comporte tous les circuits élémentaires de la Fig. 1 désignés par les mêmes références. Le premier étage amplificateur 1 comporte deux transistors différentiels- 20 et 21 servant d'amplificateur dont les grilles sont reliées respectivement aux bornes d'entrée symétriques 2 et 3. Les trajets sourcedrain sont reliés en série avec ceux de deux autres transistors 22 et 23 qui fonctionnent comme source de courant et forment des résistances de charge des deux transistors amplificateurs 20 et 21. Les sorties 5 et 6 de cet étage amplificateur 1 apparaissent respectivement sur les jonctions entre les transistors 20 et 22 d'une part et les transistors 21 et 23 d'autre part. Les unités amplificatrices 7 et 8 comprennent des transistors amplificateurs 24 et 25 dont les grilles sont reliées aux sorties 5 et 6, leurs trajets sourcedrain étant reliés respectivement en série avec ceux de deux transistors 26 et 27 formant résistance de charge et fonctionnant comme source de courant. La sortie 10 du montage est constituée par ia jonction entre les transistors 25 et 27, tandis que la connexion 13 avec le circuit de sommation-12 est la jonction entre les transistors 24 et 250 Des réseaux 28 et 29 de compensation de fréquence sont associés aux transistors amplificateurs 24 et 25. Le circuit de sommation 12 comporte deux résistances sommatrices 30 et 31 connectées respectivement aux bornes 13 et 10 et shuntées par des condensateurs 32 et 33 servant à la compensation de la boucle de réac- tion de l'amplIficateur opérationnel La sortie du circuit de sommation est reliée à la première entrée 14 de A8-amplificateur 15 de gain unité, ctest-à-dire à la grille d'un transistor 3 qui est associé à un autre transistor 35 dont la grille (entrée 16) est reliée à la source de référence 17 (ici la masse) Les sourcesdes transistors 34 et 35 sont reliées en commun à un transistor 36 qui forme source de courant pour l'amplificateur 15 Les trajets source-drain de chacun des transistors 34 et 35 sont respectivement reliés à des transistors 37 38 formant résistances de charge Le signal de sortie de l'amplificateur 15 apparaissant sur la grille du transistor 37 est appliqué a la source de courant 19 qui est constituée par un tran sister 39 dont le trajet source-drain est relié au premier étage amplificateur 1 pour alimenter les transistors de celui-ci. Des transistors de polarisation 40 à 43 assurent la polarisation des grilles de-toutes les sources de courant. La Fig. 3 montre une variante du premier étage amplificateur 1. Celui-ci comporte, afin de réduire les influences dues aux dispersions capacitives aux entrées 2, 3 de cet étage amplificateur deux transistors de cascode 44 et 45 montés respectivement en série avec les transistors amplificateurs et de charge 20, 22 et 21, 23 et polarisés par un groupe de trois transistors 46 à 48 tous montes en série entre la source de courant régulée 19 et la ligne V55. L'invention fournit ainsi un amplificateur opérationnel symétrique/ asymétrique dans lequel les variations parasites dues â'la source d'alimentation sont quasiment élimines à la sortie. Cet amplificateur présente d'excellentes propriétés se traduisant par un taux de rection en mode commun et un taux de réjection de source d'alimentation très élevés {dénominations anglosaxones respectivement CMRR - Common Mode Rejection Ratio et PSRR Power Supply Rejection Ratio). Un amplificateur suivant l'invention réalisé par la Demanderesse présente les propriétés suivantes, les valeurs étant données uniquement à titre d'exemple : Source d'alimentation +5, -5 V Charge 2OpF Température 270C Gain 10Hz...........78dB 200kHZ.............. 20dB Largeur de bande à gain unité 2,5MHz Excursion signal de sortie -4,9 à 3,3 V Plage en mode commun -3,2 à 2,9 V CMRR 10Hz...............118dB 200kHz 41dB PSSR à Vdd 10Hz.................113dB 200kHz 54dB PSRR à Vss 10Hz................114dB 200kHz................. 42dB Temps d'établissement 1,8 s 0,1% a échelon de 1V Taux de pente 3,2 V/ s échelon de 1V Distorsion harmonique totale 0,008% (sin 3kHz-6V crête à crête) Consommation 1,5mW. REVENDICATIONS 1 - Amplificateur opérationnel en technique CMOS à entrée symétrique et sortie asymétrique, caractérise en ce qu'il comprend une chaîne d'amplification symétrique (1, 9r ayant deux entrées et deux sorties différentielles, l'une des sorties (10) formant la sortie asymétrique du montage, un circuit de sommation (12) raccordé aux sorties (10, 13) de la chaîne d'amplification (1, 9), une source de courant (19) montée de manière à alimenter au moins une partie de ladite chaîne d'amplification (1, 9) et une boucle de réaction (14 à 18) reliée entre le circuit de sommation (12) et ladite source de courant (19) pour réguler celle-ci en opposition de phase par rapport à la somme des fluctuations apparaissant sur les sorties de la chaîne d'amplification (1, 9). 2 - Amplificateur suivant la revendication 1, caractérisé en ce que ladite boucle de réaction comporte un amplificateur d'erreur (15) à deux entrées (14, 16) connectées respectivement à la sortie du circuit de sommation (12) et à une source de potentiel de refé- rence, la sortie de cet amplificateur d'erreur étant reliée à ladite source de courant (19). 3 - Amplificateur suivant l'une quelconque des revendications 1 et 2, caractérisé en ce que ladite chaîne d'amplification (1, 9) comporte un premier étage différentiel alimenté par ladite source de courant (19) et un second étage, également différentiel et formé par deux unités amplificatrices distinctes (7, 8) dont l'une présente une sortie reliée à la borne de sortie (10) du montage et audit circuit de sommation (12) et dont l'autre présente une sortie (13) reliée directement à ce circuit. 4 - Amplificateur suivant la revendication 3, caractérisé en ce que le premier étage amplificateur (1) comporte deux transistors différentiels d'amplifi cation (20, 21) connectés respectivement en série par leurs trajets source-drain avec les trajets sourcedrain de transistors (22, 23) formant résistance de charge et fonctionnant en source de courant, les deux montages en série de transistors (20, 22 et 21, 23) étant connectés ensemble' à ladite source de courant régulée (19). 5 - Amplificateur suivant la revendication 4, caractérisé en ce que ledit premier étage amplificateur comporte en outre pour chaque branche différentielle un transistor de cascode (44, 45) polarisé par une chaîne de transistors (46 à 48) reliée également à ladite source de courant (19). 6 - Amplificateur suivant lsune quelconque des revendications 1 à 5, caractérisé en ce que ledit am pîlficateur d'erreur (15) comporte deux transistors différentiels (34, 35) montés en série avec deux transistors (37, 38) formant résistance de charge, le tout étant alimenté en commun par une autre source de courant. 7 - Amplificateur suivant l'une quelconque des revendications 1 à 6 caractérisé en ce que ledit circuit de sommation (12) est composé de deux rEsistances (3G, 31) branchées d'une part respectivement aux sorties (10, 13) de ladite chaîne d'amplification (1, 9) et d'autre part en commun à l'entrée correspondante de leampli- fixateur d'erreur (15).