FR 2548454 A1 19850104 FR 8311006 A 19830701 TRANSISTOR A EFFET DE CHAMP A GRILLE SUBMECRONIQUE PRESENTANT UNE STRUCTURE VERTICALE L'invention concerne les transistors à effet de champ de type Schottky à grille ultra-courte présentant une structure verticale. Elle trouve son application dans les circuits intégrés, de faible consommation, à canmutation ultrarapide, ou bien dans les circuits intégrés fonctionnant en hyperfréquence, notamment dans le domaine des télécougunications. Les transistors à effet de champ de type Schottky conventionnels sont composés de deux contacts ohmiques, de source et drain, situés de part et d'autre d'un contact Schottky, constituant la grille, disposés sur une couche dite active, de type N, recouvrant un substrat monocristallin seni-i.solant. Le fonctionnement de ces transistors suppose la desertion, sous la grille, d'une partie de la couche active de type N, par application d'un potentiel sur la grille, créant un courant entre la source et le drain dans le canal, ce dernier étant la partie de la couche active située entre la zone désertée et le substrat. La résistance de grille étant proportionnelle à la lon- gageur de grille, et la frequence de coupure étant inversement proportionnelle à la résistance, il est impératif7 pour augmenter la frequenee de fOnctionnement du transistor, de diminuer la longueur de grille qui est définie conme étant la distance parcourue sous la grille par les électrons. D'autre part, lorsque le transistor fonctionne en commu- tation, le temps de transit des électrons sous la grille est d'autant plus petit que la longueur de grille est plus faible. Enfin, lorsque la longueur de grille atteint des valeurs de tordre de quelques dixifflles de microns, longueurs variables selon le dopage de la couche active, il apparat un nouveau phénomene dit transport balistique qui est très favorable.En effet, lorsque la distance parcourue par un électron est plus petite que son libre parcours moyen, alors la vitesse de ltélectron peut être considérée comme maximale (le libre parcours moyen d'un electron étant défini comme la distance moyenne parcourue par l'électron dans un réseau cristallin avant qu'intervienne une collision qui ralentit ltélectron et lui fait perdre partiellement son Les vitesses atteintes par un électron en transport balistique peuvent être 10 fois celles qu'il atteint en régime d'équilibre pour un même champ électrique. Dans ces conditions le temps de transit est considérablement réduit ou la fréquence de coupure augmentée. Cependant, dans les transistors conventionnels qui pré sentent une structure horizontale dite PLANAR, il n'est pas aisé de réduire la longueur de grille, cette dernière étant limitée par la définition des masques utilisés lors de l'implantation du transistor ou du circuit intégré. C'est pourquoi une structure verticale, ou la longueur de grille est limitée seulement à ltépaisseur d'une couche métallique réalisée par évaporation, apporte un progrès technique important dans la réalisation de transistors à effet de champ pour une application telle que définie dans le préambule. D'une façon plus précise, l'invention concerne un transistor à effet de champ, de type Schottky, à grille ultracourte et structure verticale, comportant d'une part, sur une face d'un substrat une succession de trois couches éptaxiales respectivement de type N , N et N+ dont les deux couches supérieures sont gravées jusqu'au milieu de ltépaisseur de la seconde couche autour d'un plot qui forme ainsi une saillie constituée de la troisième couche et d'une partie de la seconde et qui supporte, sur la troisième couche, un premier contact ohmique de source ou drain, comportant d'autre part une électrode de grille déposée sur un caisson implanté rendu semi-isolant et formée par une couche métallique d'épaisseur inférieure à celle de la seconde couche épitaxiale dite active, en contact avec un des flancs de la saillie au niveau du milieu de ltépaisseur de cette seconde couche épitaxiale, et comportant enfin un second contact ohmique. De tels transistors, à grille ultra-courte et structure verticale, sont connus de l'art antérieur par le brevet français n0 1 317 256 et par le brevet européen n0 O 051 504 Ai. Le brevet français n0 1 317 256 décrit un transistor à effet de champ, à structure verticale (GRIDISTOR) possédant un grand nombre de grilles en parallèle. Mais lorsque la fréquence de fonctionnement du transistor augmente, apparaissent sous les grilles, des capacités parasites élevées. La fréquence de fonctionnement du transistor décrit dans le document cité est donc faible. D'autre part, la section des grilles étant petite, la résistance électrique de ces dernières est élevée. Enfin, les contacts ohmiques de source et drain sont situés de part et d'autre du substrat, ce qui entraîne l'impossibilité d'utiliser de tels transistors dans des circuits intégrés. Le brevet européen, déposé sous le n0 O 051 504 Ai, décrit un transistor présentant une structure pratiquement identique à celle du transistor tel que défini dans le préambule de la présente invention. Cependant le transistor réalisé selon le document cité présente également une structure telle que les contacts de source et drain sont situés de part et d'autre du substrat, ce qui entraîne, comme pour le premier document cité, l'impossibilité d'utiliser ce transistor dans l'application aux circuits intégrés. L'objet de la présente invention est de remédier à ces limitations en présentant un transistor a' effet de champ tel que décrit dans le préambule, remarquable en ce que le second contact ohmique est en contact avec la première couche épitaxiale de type N+ déposée sur le substrat, ce dernier étant monocristallin et semi-isolant, de manière à ce que les trois electrodes soient situées du même côté du substrat. Dans ces conditions, les transistors réalisés selon l'invention présentent une fréquence de coupure élevée, ou un temps de commutation minimal. Il peuvent de plus présenter une faible consommation. En même temps, ces transistors sont parfaitement in te'gables du fait que les trois électrodes de grille, source et drain sont situées du même côté du substrat. Enfin, la possibilité de réaliser ces transistors sur un substrat monocristallin semi-isolant, à l'aide d'une technologie classique compatible avec celle des circuits intégrés conventionnels, permet de les incorporer sans problème dans des circuits intégrés comportant d'autres types d'éléments actifs.Une telle réalisation permet la fabrication de circuits hyperfréquences intégrés monolithiquement, ou bien celle de circuits logiques à commutation ultrarapide intégrés monolithiquement, cette fabrication pouvant être effectuée, de ce fait, en grande série, avec un coût réduit. La description ci-après, en se référant aux dessins annexés fera mieux comprendre les particularités et le fonctionnement du transistor dans un exemple de réalisation selon l'invention. La figure 1 représente une vue de dessus d'un transistor selon l'invention La figure 2 représente une coupe schématique d'un tel transistor suivant l'axe XX'. La figure 3 représente une coupe schématique d'un tel transistor suivant l'axe yy'. Les figures 4a, 4b, 4c, 4d représentent en coupe schématique les différentes étapes de la réalisation d'un transistor selon l'invention. La figure 5 représente une réalisation particulière du transistor selon l'invention. Tel que représenté sur la figure 1, le transistor à effet de champ réalisé selon la présente invention comprend, sur un substrat monocristallin semi-isolant 10, le contact ohmique de source ou drain 1, le second contact ohmique 2 et la grille 3. Chacun de ces trois contacts se trouve dans un plan différent comme le montrent les figures 2 et 3. Le contact ohmique 1 est situé à la surface de la troisième couche épitaxiale 13 de type N+, le contact de grille 3 se trouve au niveau du milieu de l'épaisseur de la seconde couche épitaxiale 12 de type N, et le second contact ohmique 2 est pris sur la première couche épitaxiale 11 de type N L'ensemble des figures 4 représente en coupe schématique un exemple de réalisation du transistor selon l'invention.Sur un substrat 10 en arséniure de gallium monocristallin semi-isolant sont déposées successivement par épitaxie une première couche 11 d'arséniure de gallium de type N+ dopée au niveau de 5 1018 atomes par cm3 et d'épaisseur environ 0,2/um, une seconde couche 12 d'arséniure de gallium, de type N dopée au niveau de 5.1015 atomes par em3 et d'épaisseur environ 0,3hum et enfin une troisième couche 13 identique à la première, comme il est montré sur la figure 4a. La largeur d du plot 1 de drain ou source est déterminée comme étant inférieure ou égale au double de la profondeur des zones désertées 5 et 6 qui apparaissent dans la couche 12 sous l'influence de la tension appliquée à la grille 3. Pour un dopage tel que celui qui est donné plus haut, la profondeur des zones désertées 5 et 6 est d'environ 0,4hum. La largeur d du plot 1 est donc choisie d'environ 0,8/um. Par un procédé lithographique, une gravure est pratiquée autour du plot 1 jusqu'au milieu de l'épais- seur de la couche intexwédiaire 12 de type N comme le montre la figure 4b. Des caissons 14 semi-isolants sont réalisés dans les zones prévues pour les grilles par exemple par implantation de bore tels que représentés sur la figure Ac. Une légère sous-gravure de la couche 1, qui sert de couche protectrice, peut être prévue, afin de mieux localiser l'implantation du B+, comme il est montré sur la figure 5. Les contacts de grille 3 sont alors déposés par évaporation à la surface des caissons 14, à l'aide d'un métal tel que Al.L'épaisseur de cette métallisation 3 qui représente la longueur de grille L du transistor est de l'ordre de 0,1/uns donc plus faible que celle de la couche 12 de type N contre laquelle elle s'appuie, comme il est représente sur la figure 4d. Dans le but d'obtenir un bon contact entre la métallisation 3 et la couche 12, la métallisation peut être réalisée avec une légère inclinaison sur la verticale comme il est montré sur la figure 5. Dans le meme but, la croissance des couches épitaxiales surle substrat monocristallin peut être réalisée selon une face cristallographique privilégiée de manière à obtenir que après la gravure, les flancs de la saillie constituée par les couches 12 et 13 surmontées du contact 1 soient inclinées selon certaines faces cristallographiques. De plus, dans le but de diminuer la résistance électrique du contact de grille, une surépaisseur métallique 7 peut etre déposée sur les grilles 3. Pour éviter les court-circuits, on réalise le second contact ohmique 2 dans une zone éloignée de 1 ou 2/um des contacts de grille 3. On notera que, dans le but de réaliser ces derniers, une gravure avait été pratiquée autour du plot 1, jusqu'au niveau du milieu de l'épaisseur de la couche 12, alors que le second contact ohmique 2 doit être pris sur la couche 11 de type N située sous la couche 12. Il n'est cependant pas nécessaire de pratiquer une gravure supplémentaire pour déposer le contact 2 sur la couche 11. I1 suffit de déposer, sur l'épaisseur restante de la couche 12, à l'emplacement prévu pour le second contact ohmique 2, un composé or, germanium, le substrat étant porté à la température de formation de l'eutectique de l'ordre de 3600C de manière à former l'alliage Au-Ge.A cette température, cet alliage interagit avec l'arséniure de gallium pour former un composé quatermaire qui recristallise lors du refroidissement. Dans ces conditions le contact ohmique se fait avec la couche 11. On réalise en même temps et par un procédé identique, le contact ohmique 1, au-dessus de la couche 13. Par contre les contacts de grille 3, qui ont été réalisés précédemment à l'aide d'un métal-tel que l'aluminium Al, ne se trouvent pas modifiés ou altérés, lors de l'élaboration des contacts ohmiques 1 et 2. En effet, l'aluminiun est un métal dont la température de fusion est de l'ordre de 1000 C et qui ne présente aucune interaction avec l'arséniure de gallium. On notera que, dans la réalisation particulière présentée sur les figures 1 à 5, il est possible de réaliser un transistor à une grille en reliant les deux contacts 3 entre eux, ou à deux grilles alimentées séparément. Dans ce dernier cas, les zones désertées 5 et 6 peuvent présenter des profondeurs différentes. La couche il de type N+ étant extrêmement conductrice, on peut considérer que lorsqu'un potentiel est appliqué sur la grille 3, le courant qui s'établit dans le canal, entre les deux zones désertées 5 et 6, circule verticalement. Des essais ont été effectués en utilisant, dans un premier temps, le contact supérieur 1 comme drain et le contact 2 comme source. Dans un deuxième temps, des essais inverses ont été faits. Il n'a pas été trouvé de différences notables entre les résultats des différents essais. L'une et l'autre polarisation offrent des résultats intéressants, en accord avec des résultats prévus d'après l'étude du fonctionnement des transistors PLANAR à grille submicronique. Mais la réalisation du transistor vertical à grille ultra-courte selon l'invention est beaucoup plus aisée que celle d'un transistor PLANAR à grille submicronique. Les résultats obtenus sont aussi plus répétitifs. Cela est dû au fait que la technologie employée est, non pas la technologie très délicate des transistors à grille submicronique, mais une technologie classique. Cela, joint au fait que les transistors selon l'invention ont leurs trois électrodes du meme coté du substrat, et que le substrat est le même que celui utilisé pour l'implantation des circuits conventionnels, entraîne que les transistors selon l'invention peuvent être incorporés sans problème dans les circuits intégrés monolithiques conventionnels, par exemple les circuits réalisés à l'aide de matériaux tels que l'arséniure de gallium ou les composés de la famille III-V. Il est manifeste que, d'une part l'application de l'invention au domaine des circuits intégrés hyperfréquences ou aux circuits intégrés logiques à commutation ultrarapide n'est pas limitative et que d'autre part de nombreuses variantes sont possibles à l'aide d'autres matériaux semiconducteurs sans sortir du cadre de la présente invention tel que défini par les revendications ci-après annexees. REVENDICATIONS : 1. Transistor à effet de champ, de type Schottky, à grille ultracourte et structure verticale, comportant d'une part, sur une face d'un substrat (10) une succession de trois couches épitaxiales respectivement de type N (11), N (12) et N+ (13) dont les deux couches supérieures sont gravées jusqu'au milieu de l'épaisseur de la seconde couche (12) autour d'un plot qui forme ainsi une saillie constituée de la troisième couche (13) et d'une partie de la seconde (12) et qui supporte, sur la troisième couche, un premier contact ohmique (1) de source ou drain, comportant d'autre part une électrode de grille (3) déposée sur un caisson implanté (14) rendu semi-isolant et formée par une couche métallique d'épaisseur inférieure à celle de la seconde couche épitaxiale dite active, en contact avec un des flancs de la saillie au niveau du milieu de l'épaisseur de cette seconde couche épitaxiale (12), et comportant enfin un second contact ohmique (2), ce transistor étant caractérisé en ce que le second contact ohmique (2) est en contact avec la première couche épitaxiale de type N+ (11) déposée sur le substrat (10), ce dernier étant monocristallin et semi-isolant, de manière à ce que les trois électrodes soient situées du même côté du substrat. 2. Transistor selon la revendication 1, caractérisé en ce que le substrat (10) et les couches épitaxiales (11, 12, 13) sont en arséniure de gallium. 3. Transistor selon l'une des revendications 1 ou 2, caractérisé en ce que la première couche épitaxiale (11), de type N+ dopée au niveau de 5.1018 atomes par cm3 présente une épaisseur de l'ordre de 0,2 pm, en ce que la seconde couche épitaxiale (12) de type N dopée au niveau de 5.1015atomes par cm3 présente une épaisseur de l'ordre de 0,3 pm et en ce que la troisième couche épitaxiale (13) de type N+ est identique à la première. 4. Procédé de réalisation d'un transistor selon l'une des revendications 1 à 3, caractérisé en ce que, pour former le second contact ohmique (2) en contact avec la première couche épitaxiale (11), un composé or-germanium est déposé sur la seconde couche épitaxiale (12) à l'emplacement prévu pour ce second contact et, le substrat étant porté à la température de formation de l'eutectique de l'ordre de 3600C, 11 alliage or-germanium est réalisé, de telle sorte que, cet alliage présentant avec l'arséniure de gallium une interaction à cette température, il se forme entre l'alliage Au-Ge et l'arséniure de gallium, un composé quaternaire qui cristallise au moment du refroidissement, formant le contact ohmique souhaité avec ladite première couche épitaxiale. 5. Transistor selon l'une des revendications 1 à 4, caractérisé en ce que la largeur de grille, définie par l'épaisseur d'une couche métallique (3) d'aluminium déposée par évaporation, est de l'ordre de 0,1 ym.