FR 2543727 A1 19841005 FR 8305361 A 19830331 CELLULE DE MEMOIRE RAM NON VOLATILE A DEUX TRANSISTORS MOS A GRILLE FLOTTANTE A CANAL N La présente invention concerne les mémoires intégrées du type mémoire vive à fonctionnement statique (RAM statiques). On sait que ces mémoires sont appelées mémoires vives car elles ne- conservent une information que si elles ne cessent pas d'être alimentées : une coupure accidentelle de courant efface l'information. On cherche de plus en plus à prévoir des moyens pour sauvegarder l'information, avant qu'elle ne se perde par coupure de courant, dans un élément de mémoire permanente associe à chaque cellule de mémoire vive. On appelle alors ces mémoires des mémoires vives non volatiles, qui se distinguent des mémoires vives pures parce qu'elles sauvegardent l'information stockée même en cas de coupure d'alimentation, et qui se distinguent des mémoires permanentes car, en dehors des moments d'enregistrement non volatile des informations, elles fonctionnent comme des mémoires vives, c'est à dire notamment avec une grande vitesse et une grande facilite de lecture et d'écriture. On a déjà proposé des mémoires vives non volatiles, et notamment des mémoires qui utilisent comme élément de mémorisation des transistors MOS (Metal Oxyde Semiconducteur) complémentaires à grille flottante. On peut se référer par exemple au brevet US 4 128 773 de Troutman qui montre une cellule de mémoire vive qui est une bascule bistable classique à quatre transistors, alimentée entre deux bornes d'alimentation Vss et Vdd. L'élément de mémorisation est essentiellement un ensemble en série de deux transistors complémentaires, l'un à canal n, l'autre à canal p, cet ensemble en série étant placé entre les bornes Vss et Vdd et possédant une grille flottante commune et une grille de commande commune reliée à une sortie de la bascule alors que le point de jonction des deux transistors complémentaires est relié à l'autre sortie (complementalre) de la bascule Une zone d'injection de charges électriques dans la grille flottante est prévue du côté du point de jonction des deux transistors complémentaires. Cet ensemble constitue bien une cellule de mémoire vive non volatile, mais il présente deux types d'inconvénients. Le premier inconvénient est le fait que lorsqu'on a enregistré l'information non volatile, par exemple lors d'une coupure de courant, et qu'on veut remettre ensuite la bascule dans un état correspondant à l'information ainsi sauvegardée, il se trouve qu'en fait la bascule se repositionne dans ltétat inverse de celui qu'elle avait au départ. Il y a bien une sauvegarde de l'information, mais l'information retrouvée doit etre complémentée pour revenir à sa valeur vraie.Le deuxième inconvénient est la disymétrisation de la bascule : selon l'état de l'élément de mémorisation permanente, on retrouve sur 11 une ou l'autre des branches de la bascule l'equivalent d'un transistor en parallèle qui fausse l'équilibre de la bascule : la branche de mémorisation perturbe le fonctionnement normal en mémoire vive de la bascule. La présente invention propose une cellule de mémoire non volatile différente qui ne présente pas ces inconvénients. Cette cellule comprend également une bascule bistable à deux sorties complémentaires, alimentée par une tension continue ; deux éléments de mémorisation non volatile sont prévus et connectes en sétie entre les deux sorties complémentaires de la bascule ; chacun de ces éléments comporte essentiellement un transistor MOS à grille flottante, l'un ayant sa source reliée à la première sortie de la bascule et ayant sa grille de commande reliée à la deuxième sortie de la bascule, l'autre ayant sa source reliée sa la deuxième sortie et ayant sa grille de commande reliée à la première sortie de la bascule, la cellule comprenant encore un moyen pour appliquer temporairement un potentiel d'alimentation au ##point de jonction des deux éléments de mémorisation non volatile. Les transistors à grille flottante sont de préférence à canal n. Chaque élément de mémorisation non volatile comporte de préférence, en série avec le transistor à grille flottante, un transistor MOS normal. Ce transistor a sa grille de commande reliée à la grille du transistor à grille flottante de l'autre élément de mémorisation non volatile. Le point de jonction des deux éléments de mémorisation non volatile est alors constitué par le point de jonction de deux transistors MOS insérés en série entre les transistors à grille flottante reliés aux sorties de la bascule. Le moyen pour appliquer temporairement une tension d'alimentation à ce point de jonction est soit une capacité reliée une borne d'alimentation, soit un transistor relié à cette borne et commande par un signal de repositionnement de la bascule. D'autres caractéristiques et avantages de l'invention apparaitront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1 représente un mode de réalisation de l'invention - la figure 2 représente un autre mode de réalisation. La cellule de mémoire de la figure 1 comprend une bascule bistable classique, alimentée entre deux bornes d'alimentation en tension continue A (tension Vdd) et B (tension Vss). Cette bascule comprend quatre transistors MOS Tl, T2, T3, T4. Les transistors Tl et T3 sont en série entre les bornes A et B, les transistors T2 et T4 également. La grille du transistor T4 est reliée tau point de jonction Q des transistors Tl et T3, et la grille du transistor T3 est reliée au point de jonction R des transistors T2 et T4. Les points Q et R sont les deux sorties complémentaires de la bascule, reliées respectivement la première par un transistor T7 à une ligne de bit LB, la seconde par un transistor T8 à une ligne de bit complémentaire LB*.Les transistors T7 et T8 sont commandés tous deux par une ligne de mots LM. Les transistors T3 et T4 sont des transistors à canal n, ayant des caractéristiques électriques sensiblement équivalentes, tandis que les transistors Tl et T2 sont à canal p et ont également des caractéristiques sensiblement équivalentes. ta grille du transistor T1 est reliée à celle du transistor T3, celle du transistor T2 à celle du transistor T4. Toutefois, la bascule pourrait être eggièrement composée de transistors à canal n, auquel cas les transistors T1 et T2, à canal n, auraient chacun sa grille reliée à sa source ou à son drain et non à la grille du transistor T3 ou T4. Des résistances pourraient aussi remplacer ces transistors Tl et T2. La mémorisation non volatile est effectuée par deux transistors à canal n à grille flottante, respectivement T5 et T6, connectés en série dans une branche de circuit reliant les sorties complémentaires R et Q de la bascule. Plus précisément, deux demi-branches en série sont prévues, chacune comportant l'un des transistors à grille flottante T5 et T6, leur point de jonction étant désigné par M. Sur la figure, la demi-branche de gauche comprend le transistor T5 et est reliée à la sortie R ; la demi-branche de droite comprend le transistor T6 et est reliée à la sortie Q. Les transistors à grille flottante possèdent chacun une grille de commande reliée la sortie de la bascule correspondant à l'autre demi-branche : ainsi, la grille du transistor T5 est reliée à la sortie Q et la grille du transistor T6 à la sortie R. On appellera arbitrairement source du transistor à grille flottante le côté de ce transistor relié à la sortie de la bascule. Dans les réalisations préférentielles représentées, chaque demi-branche comporte en outre un transistor MOS normal, T9 pour la demi-branche de gauche, T10 pour la demi-branche de droite, connecté en série entre le point de jonction M et le transistor à grille flottante correspondant à la meme demi-branche. La grille du transistor série T9 est reliee à la sortie R (alors que la grille de commande du transistor à grille flottante de la meme demi-branche est reliée à l'autre sortie) ; la grille du transistor série TlO est reliée à la sortie Q. Les transistors T5 et T6 ont des caracteristiques électriques équivalentes ; les transistors T9 et T10 aussi. Enfin, une capacité C est reliée entre le point de jonction M et la borne d'alimentation A. Le fonctionnement de cette cellule est le suivant : en fonctionnement normal, l'une des demi-branches au moins est bloque, que ce soit par le transistor à grille flottante ou par le transistor série de cette branche. Il n'y a donc pas de consommation de courant dans la branche reliant les sorties Q et R et la cellule de mémoire peut fonctionner normalement, en lecture ou écriture : sélection d'une ligne de mot LN qui rend conducteur les transistors T7 et T8 et relie les sorties de la bascule aux lignes de bit LB et LB* pour transmettre l'etat de ces sorties (lecture) ou pour faire prendre ces sorties ltetat des lignes de bit (ecriture). L'alimentation continue normale est d'environ 5 volts entre les bornes B et A et la bascule prend soit un état tel que la sortie Q soit a Vdd (5 volts) et la sortie R à Vss (O volt), soit l'etat inverse. Pour effectuer une sauvegarde de l'état de la bascule, on fait passer temporairement (pendant 10 à 20 ms par exemple) la tension Vdd à une valeur élevée VH, de l'ordre de 20 volts. Ce passage de Vdd à 20 volts peut titre effectue soit automatiquement lors de la détection d'une coupure de courant, solt systématiquement à chaque changement d'état de la bascule (pour un compteur par exemple), soit sous l'effet d'un ordre de sauvegarde émis volontairement. Si on suppose que la sortie Q était au niveau bas, et la sortie R au niveau haut, on voit qu'il apparaît 20 volts sur la grille-de commande du transistor T6 et O volt sur sa source, et inversement O volt sur la grille de commande du transistor T5 et 20 volts sur sa source. Pour le transistor T6, ceci se traduit par une injection d'électrons sur la grille flottante, qui charge negativement celle ci et augmente notablement la tension de seuil apparente (vua de la grille de commande) de ce transistor.Pour le transistor T5 au contraire, il y a expulsion d'electrons de la grilla de commande1 ce qui la charge positivement (ou réduit sa charge négative) et abaisse la tension de seuil du transistor T50 A la fin de l'injection, les grilles flottantes conservent les charges injectées et les transistors conservent donc des tensions de seuil differentes. On peut alors considérer que pour une s8me tension appliquée entre grille et source, le transistor T5 présentera une résistance interne beaucoup plus faible que le transistor T6. Dans ces conditions, lorsqu'on veut repositionner la bascule pour retrouver l'information sauvegardée, par exemple lors du rétablissement de l'alimentation, on fait passer Vdd de O à 5 volts. Cette variation de tension est transmise par la capacité C au point M. Entre le point M et la borne d'alimentation B, on trouve l'equivaîent de deux ponts diviseurs, l'un constitue par les transistors T9, T5, T4, l'autre par les transistors TlO, T6, T3. Les transistors T4 et T3 ont des caractéristiques électriques identiques, et de même les transistors T9 et TlO. Au contraire, le transistor T5 est beaucoup plus conducteur que le transistor T6.Par consequent, bien que le montage de la bascule soit structurellement symétrique, de sorte que la bascule n'aurait pas de raison de choisir un état de basculement plutôt qu'un autre lorsque son alimentation est rétablie (les transistors T7 et T8 d'acces aux lignes de bit étant bloques pendant la phase de repositionnement), en fait il y a bien une dissymétrie qui fait monter le potentiel du point R plus vite que celui du point Q. Cette disymetrie est suffisante pour provoquer un basculement franc de la bascule dans un état òù la sortie R est à Vdd et la sortie Q à Vss, et ceci d'autant plus vite que le transistor T9 se met lui aussi à conduire plus car sa grille est reliée à la sortie R, alors que le transistor TlO se bloque. On vérifie que la bascule a été remise dans l'état ou elle était lors de la sauvegarde et non dans l'état inverse. La démonstration est exactement la même si on part d'un état òù la sortie Q est à Vdd et la sortie R à Vss ; c'est alors le transistor T6 qui voit sa tension de seuil diminuer par une charge positive de sa grille flottante et le transistor T5 qui voit sa tension de seuil augmenter par une charge négative de sa grille flottante. On remarque qu'eu fonctionnement normal (en dehors des phases de sauvegarde et de repositionnement)1 la capacité e est normalement déchargée et perturbe très peu la vitesse d'écriture de la cellule car elle reste déchargée lors de l'écriture : par exemple, si le transistor T5 est conducteur, et si la bascule est repositionnee avec sa sortie R à Vdd, le transistor T9 est également conducteur et la capacité C, connectée directement entre deux points à Vdd, reste déchargée. Si on écrit en mémoire l'état inverse en faisant passer la sortie R à Vss et la sortie Q à Vdd, le transistor T9 se bloque et la capacité C ne se charge pas. Les transistors à grille flottante T5 et T6 sont des transistors MOS ayant une grille intermédiaire isolée au dessous de la grille de commande, entre celle-ci et la région de canal du transistor ; cette grille intermédiaire recouvre le canal et une zone d'injection de charges qui est de préférence la région de source (ou le bord de la région de source, adjacent à la région de canal). Cette zone d'injection doit alors être située comme cela a été représenté sur les figures, du côté de la sortie Q ou R de la bascule La grille intermédiaire est séparée de cette zone par une couche isolante très mince. On peut indiquer que les transistors série T9 et TlO rendent le fonctionnement du dispositif particulièrement sûr. Toutefois, ils peuvent dans certains cas ne pas être nécessaires, seuls les deux transistors T5 et T6 étantprévus en se rie entre les sorties R et Q : en effet, si on suppose qu'une injection de charges négatives dans la grille de l'un des transistors T5 ou T6 amène la tension de seuil à 7 volts par exemple, tandis qulune expulsion de charges dans l'autre transistor amène la tension de seuil à -2 volts par exemple, le premier transistor sera toujours bloque et le second toujours passant en fonctionnement normal sous une alimentation 0/5 volts. La branche de mémorisation non volatile ne conduira jamais de courant. Toutefois, dans ce cas, la capacité C détériore la vitesse de changement d'état de la bascule en fonctionnement normal. De manière générale, on peut remplacer la capacité C par un transistor Tll entre le #point M et le point A, ce transistor étant rendu conducteur uniquement pendant la phase de repositionnement, par un signal de repositionnement RP. En effet, la capacité C ne sert qu'a transmettre une tension au point M pendant la phase de repositionnement. La figure 2 montre le schema de réalisation correspondant. REVENDICATIONS 1. Cellule de mémoire non volatile, comprenant une bascule bistable à deux sorties complémentaires (Q et R), alimentée par une tension continue (Vss, Vdd), caractérisée en ce que deux éléments de mémorisation non volatile sont prévus et connectés en série entre les deux sorties de la bascule, chacun de ces éléments comportant un transistor NOS à grille flottante (T5, T6), l'un (T5) ayant sa source reliée à la première sortie (R) de la bascule et sa grille de commande reliée à la deuxième sortie (Q), l'autre (T6) ayant sa source reliée à la deuxième sortie et sa grille de commande reliée à la première sortie ; la cellule comportant encore un moyen (C, Tll) pour appliquer temporairement un potentiel d'alimentation au point de jonction (E) des deux éléments de mémorisation non volatile. 2. Cellule selon la revendication 1, caractérisée en ce que le moyen pour appliquer temporairement au point de jonction (M) un potentiel d'alimentation (Vdd) est une capacité reliée entre ce point (M) et une borne d'alimentation (A). 3. Cellule selon la revendication 1, caractérisée en ce que le moyen pour appliquer temporairement au point de jonction (M) un potentiel d'alimentation (Vdd) est un transistor relie entre ce point et une borne d'alimentation (A) et ayant sa grille commandée par un signal de repositionnement (RP). 4. Cellule selon la revendication 1, caractérisée en ce que chaque élément de mémorisation non volatile comporte en outre, entre le point de jonction (N) et le transistor à grille flottante, un transistor NOS dont la grille est commandée par la sortie (R ou Q) à laquelle est relie cet élément de mémorisation. 5. Cellule selon la revendication 1, caractérisée en ce que les transistors à grille flottante comportent une zone d'injection de charges située du côté de la source c'est à dire du côté relié à une sortie de la bascule.