FR 2541052 A1 19840817 FR 8302379 A 19830215 L'invention concerne la télécommande centralisée, technique utilisée dans un réseau de conducteurs électriques aboutissant à des organes d'utilisation géographiquement répartis, en particulier dans un réseau de distribution énergie électrique. D'une manière générale, la télécommande centralisée consiste à émettre en des points nodaux du réseau un message de télécommande à base d'impulsions ou trains d'onde de basse fréquence, de nombre, longueur et espacement prédéterminés, commençant par une impulsion de démarrage, tandis qu'au niveau de certains au moins des organes d'utilisation dits organes récepteurs, on reçoit ce message pour déterminer et exécuter le ou les ordres qu'il contient. A l'heure actuelle, la demanderesse utilise un message constitué de 40 impulsions d'ordres précédées d'une impulsion de démarrage. Toutes les impulsions sont formées d'un train d'onde à 175 Hz de durée 1 seconde. L'intervalle entre l'impulsion de démarrage et la première impulsion d'ordre est égal à 2,75 s, tandis que 11 inter- valle entre les impulsions d'ordres est de 1,5 s. A chaque impulsion d'ordre est associé, suivant son rang, un ordre particulier. Il s'ensuit que l'on ne dispose que de 40 ordres. Cependant, comme deux ordres sont nécessaires pour réaliser une fonction "en-hors", il reste au maximum 20 fonctions t'en-hors" disponibles. Ce nombre apparaît maintenant insuffisant pour réaliser une gestion fine de la charge des centrales électriques, en particulier dans le cadre des nouvelles dispositions tarifaires prévues pour diminuer la demande-les jours de pointe annuelle ("effacement jours de pointe"). La difficulté est qu'on ne peut augmenter le nombre d'ordres ainsi transmis sans augmenter la longueur du message, et par conséquent le temps mis à son exécution, compte-tenu du fait qu'une confirmation par un second message est le plus souvent nécessaire. La présente invention a en particulier pour but de résoudre cette difficulté, tout en conservant l'avantage de pouvoir transmettre plusieurs ordres différents dans un même message L'invention a également pour but d'offrir une transmission d'ordres qui s'adresse sélectivement à certains seulement des organes d'utilisation qui sont équipés de récepteurs. A cet effet, selon lXinvention, on émet une impulsion de démarrage de longueur différente de celle des autres impulsions; ces autres impulsions possèdent chacune une signification binaire, et elles définissent ensemble, d'une part une section binaire codée numériquement, comportant un segment adresse, un segment de masque d'adresse et un segment apte à coder pour un groupe d'ordres, et d'autre part une section binaire non codée, dont chaque élément binaire est associé sélectivement à un ordre particulier dans chaque groupe d'ordres.Au niveau de chaque organe récepteur, on compare le segment d'adresse reçu à un numéro d'adresse local, abstraction faite des éléments binaires de l'adresse qui sont neutralisés par le segment de masque d'adresse, on compare le segment de groupe d'ordres à au moins un numéro de groupe d'ordres local, et, si les deux comparaisons révèlent une identité, on enregistre le ou les ordres définis par le ou les éléments binaires reçus pour la section non codée, dans le groupe d'ordres concerné. L'invention a également pour but de permettre l'exécution immédiate de certains ordres. Pour cela, le message comprend en outre, après l'impulsion de démarrage, un segment d'ordre immédiat ; en réponse à une configuration binaire prédéterminée de ce segment d'exécution immédiate, chaque organe récepteur exécute immédiatement le ou les ordres correspondants, par exemple un délestage immédiat du réseau. En l'absence de cette configuration prédéterminée, les ordres ne sont exécutés qu'après la fin du message, avec des retards programmés localement. L'invention a encore pour but de permettre la restitution du message s'il a été perturbé par une micro-coupure. A cet effet, le message comprend un élément binaire de parité portant sur l'ensemble de ses impulsions à signification binaire, et chaque organe récepteur comporte un dispositif détecteur de micro-coupures dans le réseau, et des moyens utilisant l'élément binaire de parité pour rétablir, le cas échéant, un élément binaire manqué pendant le message si celui-ci n'a connu qu'une micro-coupure. D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée qui va suivre, ainsi que des dessins annexés, sur lesquels - la figure 1 illustre une portion du réseau de distri bution d'énergie électrique, avec des moyens pour llémission d'un message de télécommande centralisée ; - le figure 2 illustre le schéma de principe d'un récep teur de télécommande centralisée permettant la mise en oeuvre de l'invention ; - les figures 3A et 3B illustrent la nature du message de télécommande centralisée utilisée selon la présente invention - la figure 4 illustre un message de télécommande centra liséé complet selon présente invention - la figure 5 illustre sous forme de schéma électrique l'utilisation de segment d'adresse et de masque d'adresse du message de la figure 4 ;; et - la figure 6 illustre sous forme de diagramme d'état l'ensemble de la réception du message de télécommande centralisée selon l'invention. Sur la figure 1 est représentée une ligne à haute tension notée HT. Cette ligne alimente un transformateur haute tension l moyenne tension, noté THM, et suivi du secondaire d'un transformateur d'injection TI. L'autre extrémité de ce secondaire est reliée à une série de lignes de moyenne tension, notées MT. Chaque ligne de moyenne tension alimente un ou plusieurs transformateurs moyenne tension / basse tension, tels que TMB1. Enfin, la sortie basse tension de tels transformateurs alimente des organes d'utilisation dont certains sont équipés de relais récepteurs RR. L'expression "relais récepteur" s'entend ici d'organes récepteurs de la télécommande, munis de relais pour exécuter les ordres de télécommande. Une source ST est capable d'émettre des impulsions ou trains d'onde de basse fréquence, également dénommées tonalités, sous le contrôle d'un circuit de commande noté CST. Ces trains d'onde sont reçus par un circuit résonnant parallèle CR, et appliqués au primaire du transformateur d'injection TI. Par l'intermédiaire de ce transformateur d'injection, les trains d'onde en question vont donc être distribués vers toutes les lignes de moyenne tension, en direction des relais récepteurs tels que RR. Le transformateur THM est éventuellement équipé de circuits de blocage empêchant la remontée de ces trains d'onde vers l'amont, afin d'éviter qu'ils ne passent vers d'autres lignes de moyenne tension à travers la ligne de haute tension. Sur la figure 2, le relais récepteur RR commence par un circuit 10 permettant la protection aux surtensions pouvant exister sur les lignes d'alimentation. Bien que deux lignes d'alimentation alternative seulement soient représentées, dans l'hypothèse d'un poste d'usager travaillant en monophasé, l'homme de l'art comprendra que le circuit 10 peut recevoir trois ou quatre lignes, si l'usager travaille en courant triphasé. La sortie du circuit 10 est appliquée tout d'abord à un circuit 11 permettant l'alimentation en courant continu de l'ensemble des autres appareils. A cet effet, le circuit d'alimentation Il est relié auxcircuits 12, 13, 14, 20 et 21. Au contraire, les relais d'exécution des ordres sont en principe alimentés directement à partir du courant alternatif. Le point chaud ou "phase" disponible en sortie du circuit de protection 10 est celui qui comporte les trains d'onde de télécommande, par rapport à la ligne neutre du secteur. Ce point chaud est relié à un filtre 12 accordé sur la basse fréquence de ces trains d'onde. Le filtre 12 est suivi d'un circuit de redressement et de mise en forme 13, à la sortie duquel on obtient un signal détecté constitué de l'enveloppe des trains d'onde de basse fréquence. Ce signal détecté est appliqué à un microprocesseur 20. Celui-ci est associé à une mémoire morte programmable PROM 21, ainsi qu'à un circuit de chien de garde 14, qui lui fournit un signal d'initialisation, en même temps qu'il surveille le bon fonctionnement du microprocesseur. Le microprocesseur 20 reçoit enfin la tension présente au point chaud en sortie du circuit 10, de fanon à pouvoir vérifier la permanence de la tension d'alimentation secteur. Enfin, le microprocesseur 20 commande un certain nombre de relais d'exécution d'ordres, qui sont ici au nombre de 3, et notés 31 à 33.Les contacts respectifs de ces trois relais vont, lorsqu'ils sont fermés, produire l'exécution des ordres selon la télécommande. On se référera maintenant aux figures 3A et 3B, qui illustrent le début d'un message de télécommande selon la présente invention, respectivement sous forme de trains d'onde pour la figure 3A (sortie du filtre 12), et sous forme de l'enveloppe des trains d'onde pour la figure 3B (sortie du circuit 13). Dans le mode de réalisation préférentiel, l'impulsion de démarrage notée ID possède une longueur différente de celle des autres impulsions. En l'espèce, l'impulsion de démarrage est constituée par un train d'onde de durée 2 s, suivi d'un blanc de durée 1 s. Les impulsions qui la suivent possèdent chacune une signification binaire. Chaque élément binaire est associé à un créneau de temps de 1 s. L'élément binaire ou bit vaut 1 s'il commence par un train d'onde de 0,5 s suivi d'un blanc de même longueur. Il vaut zéro si aucun train d'onde n'apparaît pendant la durée de 1 s affectée à cet élément binaire. On distingue ainsi sur la figure 3 deux éléments binaires affectés à une section dite SEO, et d'autres éléments binaires correspondant au début d'une autre partie du message, notée SA. La figure 4 illustre un message de télécommande complet selon la présente invention. On y reconnaît au début l'impulsion de démarrage ID. Celle-ci est suivie du segment SEO, qui comporte deux bits, et constitue un ordre à exécution immédiate, comme on le verra plus loin. La suite du message peut être décomposée en deux parties. La première partie est une section binaire codée numériquement, comportant un segment d'adresse SA de 6 bits, un segment de masque d'adresse SMA également de 6 bit, et un segment de groupe d'ordres SGO de 5 bits. La seconde partie, notée SO, est une section binaire non codée de 30 bits. Chaque élément binaire de cette section est associé sélectivement à un ordre particulier dans chaque groupe d'ordres. Enfin, le message se termine par un bit de parité BP, portant sur l'ensemble de ces impulsions à signification binaire, à savoir SEO, SA, SMA, SGO et SO. On fera maintenant référence aux figures 2 à 4, ainsi qu'à la figure 6. Le microprocesseur 20 est normalement à l'état de veille, illustré par la ligne d'état 60 de la figure 6. A l'arrivée de tout train d'onde, le microprocesseur 20 va d'abord examiner le début de ce train d'onde, pour voir s'il s'agit bien d'une impulsion de démarrage. On sait qu'un microprocesseur est muni d'une horloge interne. Il peut donc contrôler la durée du train d'onde, vérifier si elle mesure bien 2 s, et si elle est suivie d'un blanc de 1 s. La détection du début d'une impulsion est illustrée en 71 sur la figure 6, et se traduit par le passage à l'état 11début de code'sur la ligne 61.Lorsqu'une impulsion de démarrage complète a été vue, ce que détecte l'opération 71,on passe à la lionne 62 qui prépare le microprocesseur à détecter la suite des autres impulsions à signification binaire. Avec le message de la figure 4, les deux premières impulsions binaires concernent la section d'ordresdirects, qui est détectée à l'étape 73. Après cette détection, la mémoire de travail (non représentée) du microprocesseur 20 enregistre les deux bits d'ordres directs, et l'on passe à la ligne 63 qui démarre la détection d'adresse. L'étape 74 consiste en la détection et l'enregistrement des 6 bits d'adresse, après quoi on passe à la ligne 64. L'étape 75 consiste en la détection des 6 bits du segment de masque d'adresse, après quoi on passe à la ligne 65 qui consiste en le calcul de l'adresse masquée. Dans le microprocesseur, ces calculs s'effectuent en logique programmée, mais il est aussi simple de les décrire en logique câblée en référence à la figure 5. Pour cela, on suppose que les 6 bits d'adresse reçus sont introduits au rythme d'une horloge H dans un registre SA recevant le segment d'adresse. Un autre registre NAL reçoit au même rythme d'horloge H un numéro d'adresse locaècod stocké normalement dans la mémoire 21 de la figure 2. Les impulsions d'horloge sont à nouveau appliquels pour décharger les registres SA et NAL de façon synchrone dans une porte OU EXCLUSIF 50. La sortie de cette porte ne sera donc au niveau 1 que lorsqu' un bit de l'adresse reçue diffère du bit correspondant de l'adresse locale. Toujours au rythme de la même horloge H, la sortie de la porte OU EXCLUSIF 50 est stockée dans un registre tampon 51. En même temps ou avant l'horloqe H assure le chargement du segment de masque d'adresse dans le registre SMA. Dans le mode de réalisation préférentiel du message de la figure 4, le segment de masque d'adresse comporte des bits rangés dans le même ordre que ceux du segment d'adresse. Lorsque le bit de masque est zéro, le bit correspondant du segment d'adresse est à prendre en considération. Lorsque le bit de masque est 1, -le bit correspondant d'adresse doit au contraire être ignoré. Dans ces conditions, la sortie du registre SMA de la figure 5 est appliquée à un inverseur 52, dont la sortie est à son tour appliquée à une porte ET 53, en même temps que la sortie du registre 51. Lorsque le bit de masque est à 1, la porte ET 53 verra donc une entrée zéro sur la sortie de l'inverseur 52, et sera donc forcée à zéro, même si le bit correspondant enregistré dans la mémoire tampon 51 indiquait une différence entre l'adresse reçue et l'adresse locale. Enfin, au même rythme d'impulsion d'horloge qui assure la décharge des registres SMA'et 51, la sortie de la porte ET 53 est introduite dans un dernier registre 54. Lorsque les 6 étages de ce registre sont à zéro, une porte NI 55 produit un signal de validation indiquant que le relais récepteur en question est concerné par la suite du message (étape 76 de la figure 6, qui aboutit à la ligne 67 de détection d'ordres). Dans le cas contraire, lorsque le signal de validation est à zéro, on passe par l'étape 77 de la figure 6 qui aboutit à la ligne 66 définissant une attente de fin de trame. Cela signifie qu'on attend la fin du comptage du nombre total de bits attendu dans le message, après quoi l'étape 81 ramène le microprocesseur 20 à l'état de veille sur la ligne 60. On comprendra mieux le masquage d'adresse sur un exemple. On suppose que l'adresse codée 1 0 1 0 0 0 est envoyée dans le message, et qu'elle est suivie d'un masque 0 0 0 0 1 1. Dans ce cas, vont répondre au message les relais récepteurs RR possédant les adresses suivantes 1 0 1 0 0 O, 1 0 1 0 0 1, 1 0 1 0 1 O, et 1 0 1 0 1 1. En référence à la réalisation câblée illustrée sur la figure 5, le nombre d'impulsions d'horloge utilisées sera de 6 en synchronisme avec la réception du segment d'adresse, pour son introduction dans le registre SA en même temps que l'adresse locale est introduite dans le registre NAL. Six autres impulsions d'horloge seront nécessaires pour l'introduction du segment de masque dans le registre SMA, en même temps que les registres SA et NAL sont vidés, et que la sortie de la porte 50 est introduite dans le registre tampon 51. Enfin, six autres impulsions d'horloge seront nécessaires pour vider conjointement les registres SMA et 51, et introduire la sortie de la porte 53 dans le registre terminal 54. La réalisation de ces fonctions en logique programmée s'effectue de manière très simple, par exemple à l'aide du compteur de temps au pas 0,5 s déjà mentionné. Au passage, on notera que de manière analogue, les autres impulsions à signification binaire du message peuvent être soit reçues par des circuits logiques câblés, soit exploitées directement par le microprocesseur, de façon équivalente. Dans l'hypothèse où le relais récepteur RR considéré est concerné par le message, on reviendra maintenant à la ligne 67 de la figure 6. L'étape suivante 78 consiste à détecter d'abord les 5 bits du segment de groupe d'ordres SGO, puis les 30 bits des ordres proprement dits notés SO sur la figure 4. Après cela, on effectue une détection du bit de parité BP à la ligne 68. L'étape suivante 79 consiste à vérifier qu'on est bien en fin de trame, le compteur d'horloge au pas de 0,5 s ayant enregistré un nombre de bits correspondant exactement à ceux d'un message. La ligne 69 effectue un contrôle de parité. Si la parité est correcte, l'étape 80 fait passer à la ligne 70, qui consiste à interpréter les ordres reçus. Après cela, on retourne à l'état de veille 60. Si la parité observée à la ligne 69 est mauvaise, on peut également retourner directement par l'étape 82 à l'état de veille. Dans ce cas, toute détection d'une coupure de la tension secteur à l'étape 83 se traduira également par un retour à l'état de veille 60. Par ailleurs, la détection en 84 dlune impulsion de démarrage sur l'une quelconque des lignes 62 à 70 se traduit par un retour à l'état 61 de début de code. Dans le diagramme d'états de la figure 6, tous les retours venant d'une autre ligne que 70 se traduisent par une annulation du message enregistré. Le diagramme d'états de la figure 6 peut être aisément mis en oeuvre comme programme principal du microprocesseur 20, compte-tenu de la description donnée cidessus. Toutefois, les opérations 83 et 84 (détection de coupure secteur ou d'une nouvelle impulsion de démarrage) peuvent aussi etre réalisées sous forme d'interruptions. Une variante intéressante de l'invention consiste à traiter différemment la présence d'une coupure secteur si celle-ci est très brève ("micro-coupure", jusuq'à quelques centaines de millisecondes). En pareil cas, au lieu de retourner à l'état de veille, on mémorise simplement l'instant d'apparition et la durée de la micro-coupure dans la trame (d'après l'horloge de base du pas 0,5 s), puis on continue le cheminement normal dans le diagramme d'états. A la fin, -si le bit de parité est correct, on ignore la micro-coupure, et le message est enregistré normalement. Si le bit de parité est incorrect, on rétablit un bit '1' si possible à l'emplacement de la micro-coupure, de façon à reconstituer un message correct qui est alors enregistré normalement. Si cela n'est pas possible, le message est annulé. Bien qu'on puisse envisager un processus de correction analogue en présence de plusieurs micro-coupures dans une même trame, la demanderesse préfère actuellement annuler purement et simplement un message qui a connu plusieurs micro-coupures (événement peu probable) et dont le bit de parité est incorrect. La ligne "synchro réseau" allant vers le microprocesseur 20 sur la figure 2 permet la surveillance des coupures et micro-coupures du réseau. Elle permet également la synchronisation d'une horloge sur le réseau, pour la détection des bits dans la trame du message. Bien entendu, l'alimentation 11 est munie d'une autonomie suffisante pour permettre le fonctionnement du microprocesseur pendant les micro-coupures et les coupures relativement brèves. L'utilisation des messages reçus peut se faite de deux manières - pour un message commençant par une instruction "ordre direct" (par exemple code '11'), l'ordre correspondant va être exécuté immédiatement ; cela sert notamment à transmettre un ordre de délestage urgent. - dans les autres cas, l'ordre est simplement enregistré, et ne sera exécuté qu'après un temps prédéterminé, de préférence programmé localement, afin d'éviter une mise en charge brutale du réseau, synchronisée sur le message. L'homme de l'art comprendra que la présente invention offre les possibilités suivantes - 32 groupes de 30 ordres, soit 960 ordres disponibles - 64 adresses de zone, regroupables par masquage - 1 ordre immédiat pour délestage urgent - protection contre une micro-coupure par vérification de parité - possibilité d'annuler un message en cours par un autre plus urgent en envoyant une nouvelle impulsion de démarrage. Chaque message permet donc l'envoi de 30 ordres différents, qui peuvent donc être confirmés totalement par une seule répétition du message, dans une durée globale de 2 minutes. L'adresse avec masquage permet un découpage à la fois fin et souple des zones géographiques-pour leur transmettre les ordres de façon sélective etjou échelonnée dans le temps : mise en charge progressive des ballons d'eau chaude par zone, délestages sélectifs, etc. Par ailleurs, il a été observé à propos de la figure 1 que la transmission des messages vers l'amont (transformation haute tension / moyenne tension et ligne haute tension) est normalement bloquée. Cependant, ce blocage peut disparaltre, produisant alors une remontée d'amont" des messages de télécommande. Ceux-ci viennent alors perturber une région où une télécommande différente devrait s' appliquer. La disparition du blocage des remontées d'amont s'explique comme suit : le réseau d'énergie électrique est maillé, de façon à disposer toujours d'un circuit d'alimentation de variante (zone B) prêt à suppléer un circuit d'alimentation normal défaillant (zone A) ; mais lors d'une telle suppléance, la télécommande du circuit de variante (zone B) vient s'appliquer à la zone A pour laquelle elle n'était pas prévue. Les remontées d'amont peuvent se faire par le réseau Haute Tension lorsque l'impédance aval (réseau Moyenne Tension) est faible par rapport à l'impédance amont (réseau Haute Tension). Normalement, les impédances amont sont faibles par rapport aux impédances aval, ce qui ne provoque pas de remontées. La présente invention résoud ce problème l'adressage masqué permet non seulement d'éviter que la zone A ne reçoive la télécommande de la zone B, mais aussi de rétablir rapidement une télécommande correcte et sélective de la zone A. Les groupes d'ordres viennent compléter cet avantage en enrichissant considérablement les possibilités de télécommande. Outre qu'une partie au moins des bits en question peut servir aussi à un adressage non masqué, ceuxci permettent de regrouper ensemble les ordres qui ont un rapport entre eux et devront être confirmés ensemble par un même message, donc en temps bref. En d'autres termes, les différents groupes d'ordres pourront se distinguer par la famille d'ordres de chacun, aussi bien que par la catégorie d'usagers concernée par chacun, et/ou le domaine géographique. Il apparaît donc finalement que les dispositions selon l'invention présentent des avantages considérables par rapport à celles utilisées jusqu'à présent. En pratique, pour la distribution d'énergie électrique, la basse fréquence des trains d'onde est une fréquence comprise entre 100 et 400 Hz, non multiple de la fréquence de la tension d'alimentation électrique. De préférence, on choisit une fréquence plutôt située en bas de la fourchette, par exemple 195 Hz, pour faire la différence avec la fréquence de 175 Hz utilisée actuellement. Bien entendu, la présente invention n'est pas limitée au mode de réalisation décrit, et s'étend à toute variante inscrite dans le cadre des revendications ci-après. REVENDICATTONS 1. Procédé de télécommande centralisée dans un réseau de conducteurs électriques aboutissant à des organes d'utilisation géographiquement répartis, en particulier dans un réseau de distribution d'énergie électrique, dans lequel on émet en des points nodaux du réseau (THM, TI) un message de télécommande à base d'impulsions ou trains d'onde de basse fréquence, de nombre, longueur et espacement prédéterminés, commençant par une impulsion de démarrage (ID), tandis qu'au niveau de certains au moins des organes d'utilisation (RR), dits organes récepteurs, on reçoit ce message pour déterminer et exécuter le ou les ordres qu'il contient, caractérisé par le fait que l'on émet une impulsion de démarrage (ID) de longueur différente de celle des autres impulsions, que ces autres impulsions possèdent chacune une signification binaire, et qu'elles définissent ensemble, d'une part une section binaire codée numériquement, comportant un segment d'adresse (SA), un segment de masque d'adresse (SMA) et un segment apte à coder pour un groupe d'ordres (SGO), et d'autre part une section binaire non codée (50), dont chaque élément binaire est associé sélectivement à un ordre particulier dans chaque groupe d'ordres, et par le fait qu'au niveau de chaque organe récepteur, on compare le segment d'adresse (SA) reçu à un numéro d'adresse local (NAL), abstraction faite des éléments binaires de l'adresse qui sont neutralisés par le segment de masque d'adresse (SMA), on compare le segment de groupe d'ordres (SGO) à au moins un numéro de groupe d'ordres local (NGOL), et, si les deux comparaisons révèlent une identité, on enregistre le ou les ordres définis par le ou les éléments binaires reçus pour la section non codée (SO), dans le groupe d'ordres concerné. 2. Procédé selon la revendication 1, caracté- risé par le fait que le message comprend en outre après l'impulsion de démarrage, un serment d'ordre immédiat (SEl), et par le fait qu'en réponse à une configuration binaire prédéterminée de ce segment d'ordre immédiat (SEI), chaque organe récepteur exécute immédiatement le ou les ordres correspondants, alors qu'en l'absence de cette configuration prédéterminée, les ordres ne sont exécutés qu'après la fin du message. 3. Procédé selon l'une des revendications 1 et 2, caractérisé par le fait que le message comprend un élément binaire de parité (BP) portant sur l'ensemble de ses impulsions à signification binaire, et par le fait que chaque organe récepteur (RR) comporte un dispositif détecteur de micro-coupures dans le réseau, et des moyens utilisant l'élément binaire de parité (BP) pour rétablir, le cas échéant, un élément binaire manqué pendant le message si celui-ci n'a connu queune micro-coupure. 4. Procédé selon la revendication 3, caractérisé par le fait que le message est annulé au niveau de l'organe récepteur (RR), Si il a connu plusieurs microcoupures. 5. Procédé selon l'une des revendications 1 à 4, caractérisé par le fait que le segment d'adresse (SA) et le segment de masque d'adresse (SMA) sont de même longueur. 6. Procédé selon l'une des revendications 1 à 5, caractérisé par le fait que les segments d'adresse (SA) et de masque d'adresse (SMA) occupent 6 bits, le segment de groupe d'ordre 5 bits, et la section non codée 30 bits. 7. Procédé selon l'une des revendications 1 à 6, caractérisé par le fait que l'impulsion de démarrage est constituée d'un train d'onde de 2 secondes suivi d'un silence de 1 seconde. 8. Procédé selon l'une des revendications 1 à 7, caractérisé par le fait que les impulsions à signification binaire sont constituées d'un train d'onde de 0,5 seconde suivi d'un blanc de 0,5 seconde. 9. Procédé selon l'une des revendications 1 à 8, caractérisé par le fait que la basse fréquence des trains d'onde est une fréquence comprise entre 100 et 400 Hz, non multiple de la fréquence de la tension d'alimentation électrique.