FR 2542946 A1 19840921 FR 8403904 A 19840314 La présente invention concerne un amplificateur différen- tiel formé de transistors à caractéristique de fonctionnement bi- polaire et se rapporte plus particulièrement à un amplificateur différentiel de ce type compatible avec une technologie MOS com- plémentaire standard. L'évolution actuelle des circuits électroniques intégrés montre un intérêt de plus en plus fort à la possibilité de réali- ser sur le même circuit des fonctions analogiques et des fonc- tions numériques Bien que les technologies bipolaires s'avèrent plus intéressantes pour les circuits purement analogiques, les technologies MOS gardent l'avantage lorsque la partie numérique du circuit est importante Bien des tentatives ont été faites pour combiner les avantages des technologies bipolaires et MOS, mais ces tentatives soit impliquent des modifications des procé- dés de fabrication existants, soit résultent dans des dispositifs aux applications très limitées A titre d'exemple de procédés mo- difiés pour permettre l'intégration de dispositifs bipolaires et MOS, on peut citer l'article de M Darwish et R Taubenest, inti- tulé "CMOS and complementary isolated bipolar transistor monolith- ic integration process" et paru dans le Journal of the Electro- chemical Society, Vol 121, No 8, August 1974, ainsi que l'arti- cle de Otto H Shade Jr intitulé "Bimos micropower IC's" paru dans IEEE Journal of Solid-State Circuits, Vol AS-13, No 6, Dec. 1978 Les modifications de procédés consistent, en fait, en des étapes supplémentaires de fabrication; ce qui accroit les coûts et diminue les rendements des circuits. On a déjà proposé des dispositifs bipolaires réalisables avec une technologie MOS notamment dans les articles de Yannis P. Tsividis et al, intitulé "A CMOS voltage reference" et paru dans IEEE J of Solid-State Circuits, Vol SC-13, No 6, Dec 1978 et de Eric A Vittoz et al, intitulé "A low-voltage CMOS bandgap reference" et paru dans la même revue Vol SC-14, No 3, June 1979. Un dispositif, tel que décrit dans les revues précitées et sou- vent appelé "transistor MOS au substrat", est représenté à la fi- gure 1 Dans un substrat 1 de type N est réalisé un caisson 2 de + type p Une zone 4 de diffusion N, dans le caisson, est reliée à une électrode E servant d'émetteur tandis que le caisson 2 est -2- relié à une électrode de base B et le substrat 1 à une électrode de collecteur C Le transistor bipolaire ainsi formé a, par défi- nition, son collecteur C au potentiel du substrat et ce dernier est relié à la tension positive de la source d'alimentation On conçoit que les applications d'un tel dispositif soient limitées. Un autre exemple de dispositif entièrement compatible avec une technologie MOS standard et présentant les caractéristiques d'un transistor bipolaire sans avoir les limitations du transis- tor MOS au substrat de la figure 1 est représenté à la figure 2. Dans un substrat 10 de type N est réalisé, par exemple au moyen d'une diffusion, un caisson 11 de type p Le caisson 11 est relié, par l'intermédiaire d'une diffusion 12 de type p, à une électro- de de base B, tandis que deux diffusions de type N sont reliées l'une 14 à une électrode d'émetteur E et l'autre 13 à une élec- trode de collecteur C Une grille 16, en métal ou en silicium polycristallin dopé, est déposée sur un oxyde isolant 15 au-des- sus de l'espace entre les deux diffusions 13 et 14; elle est re- liée à une électrode de grille G Le substrat 10 est relié à une électrode S par l'intermédiaire d'une diffusion 17 de type n Cette structure diffère de celle de la figure 1, en ce que le transistor ainsi formé a une structure latérale L'électrode de grille G est portée à un potentiel suffisamment négatif, pour éviter l'inversion du type de conductivité de la zone située en- tre les diffusions 13 et 14 On notera qu'il est possible d'omet- tre la grille 16 dans la mesure o l'on peut empêcher la forma- tion d'un canal dans la zone située entre les diffusions 13 et 14, par exemple en implantant dans cette zone des impuretés de type p La jonction p-n, caisson 11-substrat 10, est polarisée dans le sens inverse Lorsque la jonction d'émetteur N -p est polarisée dans le sens direct, des électrons sont émis dans le caisson 11 (relié à l'électrode de base B), dont une partie est collectée par le collecteur C (la jonction de collecteur N -p étant polari- sée en inverse) On peut alors définir, pour ce transistor bipo- laire, un gain en courant ≤ I; o I et 1 représentent les IE E c ersntn e courants d'émetteur et de collecteur respectivement On aura tou- jours c, qui rend ce dispositif parfaitement utilisable en pratique Ce- pendant, si dans certaines applications, ce dispositif peut par- faitement être utilisé en lieu et place d'un transistor bipolaire classique, il est d'autres applications o la valeur faible et mal contrôlée de son gain en courant c cas lorsqu'on veut réaliser, à l'aide d'un tel dispositif, un am- plificateur différentiel intégré. On entend par amplificateur différentiel, un circuit com- portant une paire, dite paire différentielle, de transistors dont les émetteurs sont reliés à un générateur de courant et dont les courants de collecteur sont définis par les signaux appliqués sur les bases des transistors De tels circuits sont couramment uti- lisés pour amplifier une différence entre deux signaux et dans ce cas, la grandeur de sortie est une tension D'autres circuits sont utilisés pour réaliser un "aiguillage de courant" et dans ce cas, la grandeur de sortie peut être un courant. Aussi un objet de l'invention est un amplificateur diffé- rentiel réalisable à l'aide de dispositifs bipolaires dont la va- leur du gain en courant c Un autre objet de l'invention est un amplificateur diffé- rentiel entièrement compatible avec une technologie CMOS standard. L'amplificateur différentiel de l'invention comporte une première paire de transistors, ayant une caractéristique de fonc- tionnement bipolaire, dont les émetteurs sont reliés l'un à l'au- tre, dont les collecteurs sont reliés à des éléments de charge et dont au moins l'une des bases constitue une entrée de l'amplifi- cateur différentiel, et est caractérisé en ce qu'il comporte en outre une deuxième paire de transistors, identiques aux transis- tors de la première paire, dont les émetteurs sont reliés aux émetteurs des transistors de la première paire, dont les bases sont reliées respectivement aux bases des transistors de la pre- mière paire et dont les circuits de collecteur sont alimentés par une première source de courant, et en ce qu'un circuit d'asser- vissement est prévu, entre les circuits de collecteur des tran- sistors de ladite deuxième paire et le point commun aux émetteurs des transistors desdites première et deuxième paires de manière -4- telle que la somme des courants de collecteur des transistors de ladite première paire soit égale au courant fourni par ladite source de courant. D'autres objets, caractéristiques et avantages de la pré- sente invention apparaîtront plus clairement à la lecture de la description suivante, ladite description étant faite à titre pu- rement illustratif et en relation avec les dessins joints dans lesquels: la figure 1 représente un transistor MOS bipolaire 0 au substrat, connu dans l'art antérieur; la figure 2 montre un autre transistor bipolaire réalisé à l'aide d'une technologie de type MOS; la figure 3 montre, sous forme schématique, un am- plificateur différentiel selon l'invention; la figure 4 a montre un exemple de réalisation de l'amplificateur A de la figure 3; la figure 4 b est une courbe caractéristique du cir- cuit de la figure 4 a; la figure 5 a montre un autre exemple de réalisation de l'amplificateur A de la figure 3; la figure 5 b est une courbe caractéristique du cir- cuit de la figure 5 a; la figure 6 montre une variante du circuit de la fi- gure 5 a; la figure 7 a montre un autre exemple de réalisation de l'amplificateur A de la figure 3; et la figure 7 b est une courbe caractéristique du cir- cuit de la figure 7 a. La figure 3 montre, sous une forme schématique, un amplifi- cateur différentiel selon l'invention Il comprend classiquement deux transistors bipolaires de type npn Tl et T 2, dont les émet- teurs sont reliés l'un à l'autre, dont les collecteurs sont re- liés à travers une charge RL à une borne Vcc d'une source de ten- sion d'alimentation et dont les bases constituent les bornes -5- d'entrée E+ et E-, le collecteur du transistor T 2 étant relié à une borne de sortie SO Dans les circuits classiques réalisés en technologie bipolaire, la somme des courants d'émetteur est fixée par un générateur de courant qui est connecté en série avec les émetteurs Comme le gain en courant o proche de l'unité, la somme des courants de collecteur est éga- lement constante et bien déterminée Dans le cas des transistors bipolaires réalisés en technologie MOS, tel le transistor de la figure 2, le gain en courantes l'unité mais n'est, de plus, pas défini d'une intégration à l'au- tre Il n'est donc pas possible d'utiliser, dans ce cas, le même principe de polarisation que dans les circuits classiques Ainsi, selon l'invention, il est proposé d'adjoindre aux deux transis- tors Tl et T 2 deux autres transistors T 3 et T 4, identiques aux premiers, dont les électrodes de base et d'émetteur sont reliées aux électrodes correspondantes des transistors Tl et T 2 Les col- lecteurs des transistors T 3 et T 4 sont reliés l'un à l'autre et sont alimentés par un générateur de courant GO qui délivre un courant IO Le point commun aux collecteurs de T 3 et T 4 est re- lié, via la liaison 20, à l'entrée d'un amplificateur à transcon- ductance A Cet amplificateur A délivre à sa sortie un courant I qui varie de manière croissante avec la tension V appliquée à son entrée Le courant I de sortie de l'amplificateur A représente la somme des courants d'émetteur des transistors Tl à T 4 circulant sur la liaison 30 Si l'ensemble est convenablement dimensionné et si la tension collecteurémetteur des transistors Tl à T 4 est supérieure à quelques dixièmes de volt, le montage a un point d'équilibre P pour lequel: IC 1 + IC 2 = IC 34 = 10; ce qui corres- pond à I = 2 En ce point d'équilibre, la tension V à l'entrée de l'amplificateur A prend la valeur VO qui doit être telle que la tension collecteur-émetteur de T 3 et T 4 soit supé- rieure à quelques dixièmes de volt. Bien que les transistors Tl à T 4 de la figure 3 soient re- présentés comme des transistors bipolaires classiques, il est clair cependant que le schéma de la figure 3 s'applique plus par- ticulièrement au cas des transistors dont le gain en courant C est mal défini, tels les transistors représentés à la figure 2. Si des transistors, comme représentés à la figure 2, sont utili- sés, ils comportent une électrode de grille (borne G de la figu- re 2) et une électrode reliée au substrat (borne S de la figu- re 2) Pour chacun des transistors Tl à T 4, l'électrode de gril- le doit être portée à un potentiel suffisamment négatif par rap- port à l'émetteur pour ne pas avoir d'inversion du type de con- ductivité de la zone recouverte par la grille Pratiquement cette électrode de grille pourra être reliée à la borne négative d'ali- mentation du-circuit (borne O de la figure 3) L'électrode reliée au substrat doit être portée à un potentiel tel que, pour chacun des transistors Tl à T 4, la jonction caisson 11-substrat 10 (fi- gure 2) soit polarisée dans le sens inverse Pratiquement le substrat sera relié à la borne positive Vcc d'alimentation du circuit Les résistances de charge RL en série avec les collec- teurs de Tl et T 2 peuvent être réalisées à l'aide de transistors MOS connectés en diode ou par tout autre moyen équivalent En particulier, ces éléments de charge peuvent être constitués par un circuit associé fournissant aux collecteurs des transistors Tl et T 2 des courants donnés On notera que, les bases des tran- sistors d'une même paire (Tl et T 3 ou T 2 et T 4) étant reliées, ces transistors peuvent être réalisés dans le même caisson. La figure 4 a montre un exemple de réalisation de l'ampli- ficateur A de la figure 3 et la figure 4 b représente la courbe caractéristique du circuit de la figure 4 a L'amplificateur A de la figure 4 a comprend un transistor MOS à canal p T 5 connecté en série avec une source de courant Gp entre les bornes d'alimen- tation du circuit La grille de T 5, reliée aux collecteurs des transistors T 3 et T 4 (figure 3) par la liaison 20, est portée à un potentiel V Le courant I de sortie de l'amplificateur, appa- raissant sur la liaison 30, est tel que: I = Ip-ID 5, o Ip est le courant fourni par la source de courant Gp et ID 5 est le cou- rant de drain du transistor T 5 La variation du courant de sor- tie I en fonction de la tension d'entrée V de l'amplificateur A est représentée à la figure 4 b Si le courant Ip est supérieur à 2 10, l'équilibre du circuit est atteint pour une valeur du courant de sortie égale à la valeur 2 auquel correspond une tension d'entrée V égale à VO Il est clair que, pour remplir la condition sur la valeur du courant Ip, il est possible d'asservir -7- ce courant au courant IO, par exemple au moyen de miroirs de cou- rant dont le rapport est supérieur à la valeur maximum de La figure 5 a montre un autre exemple de réalisation de l'amplificateur A et la figure 5 b représente la courbe caracté- ristique du circuit de la figure 5 a L'amplificateur A de la fi- gure 5 a comprend un transistor MOS T 5 à canal n, dont la source est portée à un potentiel Vp par rapport à la borne O d'alimenta- tion Le courant de drain ID 5 de T 5 est transformé en un courant de sortie I par l'intermédiaire de deux miroirs de courant; for- més des transistors MOS à canal p T 6 et T 7 pour le premier et des transistors MOS à canal N T 8 et T 9 pour le deuxième La figure 5.b montre la variation du courant de sortie I de l'amplificateur A en fonction de la tension V de la grille de T 5 Le point P de coordonnées VO et 2 1 correspond au point d'équilibre du circuit. La tension Vp doit être assez élevée pour assurer une tension collecteurémetteur de T 3 et T 4 supérieure à quelques dixièmes de volt. La figure 6 montre comment la tension de source de T 5 peut être asservie au niveau de la tension d'entrée appliquée à la borne d'entrée E (figure 3) de l'amplificateur différentiel La borne d'entrée E est reliée à la grille d'un transistor MOS à canal p T 10 dont le drain est relié à la borne O du circuit et la source est reliée à la source de T 5 La tension Vp, par rapport à la borne O, de la source de T 5 est ainsi asservie à la tension d'entrée de l'amplificateur différentiel. La figure 7 a montre un autre exemple de réalisation de l'amplificateur A et la figure 7 b représente la courbe caracté- ristique du circuit de la figure 7 a L'amplificateur A de la fi- gure 7 a comprend un transistor MOS à canal N T 5 travaillant en mode drain-commun et chargé par un miroir de courant formé par les transistors Tii et T 12 La tension d'entrée V de la grille de T 5 est égale à la somme des tensions grille-source des transis- tors Tii et T 5 traversés par un courant o K est le rapport K des courants du miroir de courant formé par Tii et T 12 La ten- sion d'équilibre VO, pour laquelle le courant de sortie I est égal à 2 2 (figure 7 b), peut être augmentée en ajoutant entre T 5 et Tii un ou plusieurs éléments provoquant une chute de ten- -8- 8 2542946 sion, tels, par exemple, les transistors T 13 et T 14 montés en diodes et représentés en pointillé à la figure 7 a. Bien que la présente invention ait été décrite dans le ca- dre d'exemples de réalisation particuliers, il est clair qu'elle n'est cependant pas limitée auxdits exemples et qu'elle est sus- ceptible de modifications ou de variantes sans sortir de son ca- dre Il est clair en effet qu'elle s'applique également dans le cas d'une technologie MOS basée sur l'utilisation d'un substrat de type p et de caissons de type n Par ailleurs, bien que les différentes variantes aient été décrites en relation avec un dis- positif bipolaire particulier représenté à la figure 2, on com- prend aisément que la présente invention s'applique, de manière générale, à tout dispositif bipolaire dont le gain en courant est faible et mal contrôlé. REVENDICATIONS 1 Amplificateur différentiel comportant une première paire de transistors, ayant une caractéristique de fonctionnement bipolaire, dont les émetteurs sont reliés l'un à l'autre, dont les collecteurs sont reliés à des éléments de charge et dont au moins l'une des bases constitue une entrée dudit amplificateur différentiel, et étant caractérisé en ce qu'il comporte en outre une deuxième paire de transistors, identiques aux transistors de la première paire, dont les émetteurs sont reliés aux émetteurs des transistors de la première paire, dont les bases sont reliées respectivement aux bases des transistors de la première paire et dont les circuits de collecteur sont alimentés par une première source de courant, et en ce qu'un circuit d'asservissement est prévu, entre les circuits de collecteur des transistors de ladite deuxième paire et le point commun aux émetteurs des transistors desdites première et deuxième paires de manière telle que la som- me des courants de collecteur des transistors de ladite première paire soit égale au courant fourni par ladite première source de courant. 2 Amplificateur différentiel selon la revendication 1, caractérisé en ce que ledit circuit d'asservissement est consti- tué par un amplificateur à transconductance délivrant un courant qui varie de manière croissante avec la tension du point commun aux circuits de collecteur des transistors de ladite deuxième paire, appliquée à son entrée. 3 Amplificateur différentiel selon la revendication 2, caractérisé en ce que ledit amplificateur à transconductance com- prend un premier transistor MOS dont la grille est reliée au point commun aux circuits de collecteur des transistors de ladite deuxième paire, dont la source est reliée à une première borne de la source d'alimentation dudit amplificateur différentiel et dont le drain est relié au point commun aux émetteurs des transistors desdites première et deuxième paires et en ce qu'une deuxième source de courant est connectée entre le drain dudit premier transistor MOS et la deuxième borne d'alimentation; le courant -10- fourni par ladite deuxième source de courant devant être supé- rieur à 2 I-, o Io est le courant fourni par ladite première source de courant et c D caractérisé en ce que ledit amplificateur à transconductance com- prend un premier transistor MOS dont la grille est reliée audit point commun aux circuits de collecteur des transistors de ladite 0 deuxième paire, dont la source est reliée à une source de tension et dont le drain est connecté à travers deux miroirs de courant au point commun aux émetteurs des transistors desdites première et deuxième paires. Amplificateur différentiel selon la revendication 4, caractérisé en ce que ladite source de tension est constituée par un deuxième transistor MOS, d'un type de conductivité opposé à celui dudit premier transistor MOS, dont la source est reliée à la source dudit premier transistor MOS, dont le drain est relié à une borne de la source d'alimentation et dont la grille est reliée à la base de l'un des transistors de ladite première paire. 6 Amplificateur différentiel selon la revendication 2, caractérisé en ce que ledit amplificateur à transconductance com- prend un premier transistor MOS dont la grille est reliée au point commun aux circuits de collecteur des transistors de ladite deuxième paire, dont le drain est relié à une borne de la source d'alimentation dudit amplificateur différentiel et dont la source est couplée au point commun aux émetteurs desdites première et deuxième paires par l'intermédiaire d'un miroir de courant. 7 Amplificateur différentiel selon la revendication 6, caractérisé en ce qu'au moins un élément entraînant une chute de tension est connecté entré la source dudit premier transistor MOS et ledit miroir de courant. -11- 8 Amplificateur différentiel selon l'une quelconque des revendications 1 à 7, caractérisé en ce que les transistors desdites première et deuxième paires présentent chacun une structure de transistor MOS, réalisée dans un substrat d'un pre- mier type de conductivité et comportant un caisson d'un second - type de conductivité, une première et une deuxième régions dudit premier type de conductivité formées dans ledit caisson et une grille recouvrant au moins partiellement la zone dudit caisson qui sépare lesdites première et deuxième régions et étant isolée de ladite zone par une couche isolante, lesdites première et deuxième régions et ledit caisson constituant respectivement l'é- metteur, le collecteur et la base du transistor et ladite grille et ledit substrat étant polarisés de telle manière que d'une part, le type de conductivité de ladite zone du caisson située sous la grille ne soit jamais inverse et d'autre part, la jonction formée par ledit substrat et ledit caisson soit toujours bloquée. 9 Amplificateur différentiel selon la revendication 8, caractérisé en ce que chaque paire de transistors, dont les bases sont connectées l'une à l'autre, est réalisée dans le même cais- son.