FR 2535110 A1 19840427 FR 8217549 A 19821020 "PROCEDE D'ENCAPSULATION D'UN COMPOSANT SEMICONDUCTEUR DANS UN CIRCUIT ELECTRONIQUE REALISE SUR SUBSTRAT ET APPLICATION AUX CIRCUITS INTEGRES RAPIDES." La présente invention concerne un procede d'encap- sulation d'un composant semiconducteur nu comportant au moins une électrode munie d'au moins une borne de sortie destinée à être connectée électriquement à une piste métallisée déposée sur une première face d'un substrat isolant. Elle concerne également une application du procédé d'encapsulation selon l'invention à des circuits intégrés rapides fonctionnant à une fréquence supérieure à 1 GHz. L'invention trouve une application particulièrement avantageuse dans a reallsatlon en hyperfréquence de circuits analogiques tels que les amplificateurs ou de circuits digitaux comme les diviseurs de fréquence. Dans les circuits électroniques connus réalisés sur n substrat iso :.3nt lc 5 es composants semiconducteurs nus so:t généralement disposés directement sur la première face dudit substrat isolant Les bornes de sortie des électrodes des composants sont ensuite conectées par fils aux pistes métallisées du circuit et, ainsi, aux autres composants actifs ou passifs. Cette technologie connue présente cependant plusieurs inconvénients. D'une part, elle n'assure pas l'encapsulation des composants semiconducteurs nus qui se trouvent alors exposés à des dégradations mécaniques ou chimiques extérieures. D'autre part, le cablage par fils est une opération délicate et coûteuse qui ne garantit pas toujours une bonne reproductibilité des connexions electriques, avec la conséquence que les impédances parasites introduites par les fils sont mal connues et aléatoires. Ce dernier inconvénient est particulièrement néfaste dans le cas, par exemple, où des circuits intégrés rapides travaillant en hyperfréquence à plus de I GHz, doivent être reliés à des lignes d'impédance caractéristique bien définie, souvent prise égale a 50 Ohms. Le but de la présente invention est de remédier à ces inconvénients en proposant un procédé d'encapsulation permettant à la fois de protéger le composant semiconducteur nu et de réaliser une connexion électrique reproductible et exempte d'impédances parasites entre la borne de sortie du composant et la piste métallisée du substrat. En effet, selon la présente invention, un procédé d'encapsulation d'un composant semiconducteur nu comportant au moins une électrode munie au moins d'une borne de sortie destinee à être connectée électriquement à une piste métallisée déposée sur une première face d'un substrat isolant, est notamment remarquable en ce qu'on pratique dans le substrat isolant, du côté de la première face, un évidement dont les dimensions sont prévues pour recevoir le composant semiconducteur nu, on soude ensuite ladite borne de sortie à un pilier conducteur déposé sur un intermédiaire de cablage constitué par une plaquette d'un matériau diélectrique, plaquette destinée à recouvrir ledit évidement sur une surface plus grande que celle de l'évidement lui-même, le pilier conducteur étant prolongé vers la périphériesde l'intermédiaire de cablage par une plage métallique, et en ce que, cette plage métallique étant placée en regar,d de la piste métallisée du substrat, on réalise un contact électrique entre la plage métallique et la piste métallisée tandis qu'on fixe hermétiquement la plaquette sur la premitre face du substrat isolant. Ainsi, le composant semiconducteur nu se trouve comple- tement isolé à l'intérieur de l'évidement, lui-même hermétiquement fermé par la plaquette de 11 intermédiaire de cablage. D'autre part, le cablage par fils est remplacé par des contacts électriques ponctuels entre la borne de sortie du composant et le pilier conducteur, puis entre la plage métallique de la plaquette et la piste métallisée du substrat, d'où des connexions électriques reproductibles et pratique ment dépourvues d'éléments parasites. La description qui va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée. La figure 1 est une vue de dessus d'un circuit électronique réalisé sur substrat. La figure 2 est une vue de dessous d'un intermédiaire de cablage muni d'un circuit intégré. La figure 3 est une vue en coupe du circuit de la figure 1 et de l t intermédiaire de cablage de la figure 2 assemblés selon l'invention. L'ensemble des figures 1, 2 et 3 décrit un procédé d'encapsulation d'un composant semiconducteur nu 11 qui, dans le cas des figures 1, 2 et 3, comporte cinq électrodes correspondant â l'entrée E du composant, à la sortie S du composant, â la polarisation positive, à la polarisation négative et & la masse. Chacune des électrodes est munie d'une borne de sortie, respectivement les bornes 21, 22, 23, 24, 25. Chaque borne de sortie est destinée à être connectée à une piste métallisée, respectivement les pistes 31, 32.,. 33, 34, 35, déposée sur une première face 12 d'un substrat isolant 13, en alumine par exemple.Conformément au procédé selon l'invention, on pratique dans le substrat 13, du coté de la première face 12, un évidement 14 dont les dimensions sont prévues pour recevoir le composant semiconducteur nu 11. On soude ensuite les bornes de sortie 21, 22, 23, 24, 25 respectivement à des piliers conducteurs 41, 42, 43, 44, 45 déposés sur un intermédiaire de cablage 15 constitué par une plaquette d'un matériau isolant qui peut également être de l'alumine. La technique de cablage utilisant un substrat intermédiaire et des piliers conducteurs est décrite notamment dans la demande de brevet français n0 82 OS 551. La plaquette 15 est destinée à recouvrir ledit évidement 14 sur une surface plus grande que celle de l'évi- dement lui-même.Par ailleurs, les piliers conducteurs 41, 42, 43, 44, 45 sont prolongés vers la périphérie de l'intermédiaire de cablage 15 par des plages métalliques 51, 52, 53, 54, 55. Ces plages métalliques étant placées en regard des pistes métallisées du substrat, on réalise alors un contact électrique entre chaque plage métallique et la piste métallisée correspondante a' l'aide, par exemple, de colle époxy conductrice déposée localement en 61, 62, 63, 64, 65, 66 par des techniques usuelles de sérigraphie ou d'application au tampon, tandis qu'on fixe hermétiquement la plaquette 15 sur la première face 12 du substrat isolant 13 par un cordon continu 16 de colle epoxy isolante et étanche, sérigraphiée par exemple. On obtient ainsi une encapsulation complète du composant semiconducteur nu qui à l'intérieur de l'évidement 14 hermétiquement fermé, se trouve à l'abri des chocs directs et des agressifs chimiques. D'autre part, l'absence de fils de connexion, remplacés par des contacts ponctuels, élimine les impédances parasites particulièrement néfastes lorsque le circuit fonctionne dans la gamme des hyperfréquences. Comme on peut le voir à la figure 3, afin d'améliorer l'évacuation de la chaleur dissipée par le composant semiconducteur nu 11, on remplit l'évidement 14 avec une résine époxy 70, isolante électriquement et conductrice thermiquement. Dans une application avantageuse de l'invention, le composant semiconducteur nu 11 est un circuit intégré rapide fonctionnant à une fréquence supérieure à 1 GHz, par exemple un amplificateur ou encore un diviseur de fréquence. Dans ce cas, les pistes métallisées 31, et 32 du substrat 13 sont généralement des lignes d'impédance caractéristique 50 Ohms; il est alors prévu que les plages métalliques 51 et 52 correspondantes de la plaquette 15 sont également des lignes d'impédance caractéristique 50 ohms de façon a assurer la continuité de l'adaptation du circuit. Dans un mode d'exécution préférentiel de l'invention, le circuit sur le substrat 13 est réalisé en lignes coplanaires par sérigraphie, les lignes d'alimentation étant découplées par condensateur. REVENDICATIONS: 1. Procédé d'encapsulation d'un composant semiconducteur nu (ll) comportant au .noirs une électrode munie d'au moins une borne de sortie (21,22,23,24,25) destinée à être connectée électriquement à une piste métallisée (31,32,33,34, 35) déposée sur une première face (12) d'un substrat isolant (13), caractérisé en ce qu'on pratique dans le substrat isolant (13), du côté de la première face (12) un évidement (14) dont les dimensions sont prévues pour recevoir le composant semiconducteur nu (11), on soude ensuite ladite borne de sortie (21,22,23,24,25) à un pilier conducteur (41,42,43,44,45) déposé sur un intermédiaire de cablage (15) constitué par une plaquette d'un matériau isolant, plaquette destinée à recouvrir ledit évidement (14) sur une surface plus grande que celle de l'évidement lui-même, le pilier conducteur (41,42,43,44,45) étant prolongé vers la périphérie de l'intermédiaire de cablage (15) par une plage métallique (51,52,53,54,55), et en ce que, cette plage métallique étant placée en regard de la piste métallisée du substrat, on réalise un contact électrique entre la plage métallique et la piste métallisée et qu'on fixe hermétiquement la plaquette (15) sur la première face (12) du substrat isolant (13). 2. Procédé d'encapsulation selon la revendication 1, caractérisé en ce qu'on réalise le contact électrique entre la plage métallique (51,52,53,54,55) de l'intermédiaire de cablage (15) et la piste métallisée (31,32,33,34,35) du substrat (13) à l'aide de colle époxy conductrice. 3. Procédé d'encapsulation selon l'une des revendications 1 ou 2, caractérisé en ce qu'on fixe la plaquette (1S) sur la première face (12) du substrat isolant (13) à l'aide de colle époxy isolante étanche. 4. Procédé d'encapsulation selon l'une des revendications 1 à 3, caractérisé en ce qu'on remplit l'évidement (14) avec une résine époxy (70), isolante électriquement et conductrice thermiquement. 5. Application du procédé d'encapsulation selon l'une quelconque des revendications 1 à 4 à des circuits intégrés rapides (11) fonctionnant à une fréquence supérieure à 1 GHz, caractérisée en ce que, ladite piste métallisée (31,32) du substrat (13) étant une ligne d'impédance caractéristique 50 ohms, la plage métallique (51,52) correspondante de la plaquette (15) est également une ligne d'lmpéo dance caractéristique 50 ohms.