FR 2523357 A1 19830916 FR 8204342 A 19820315 MATRICE D'ELEMENTS A MEMOIRE INTEGRES, A DOUBLE COUCHE DE SILICIUM POLYCRISTALLIN DE HAUTE RESISTIVITE ET PROCEDE DE FABRICATION La présente invention concerne les circuits intégrés et notamment ceux qui comportent des mémoires mortes programmables par l'utilisateur (PROM). On sait qu'on peut réaliser un réseau de pointsmemoire discrets sous forme d'une matrice de diodes, en constituant un ensemble de lignes conductrices indépendantes et un ensemble de colonnes conductrices perpendiculaires aux lignes et en prévoyant à chaque point de croisement d'une ligne et d'une colonne une interconnexion entre la ligne et la colonne par une diode ou une absence de diode (résistance infinie ou très élevée) représentant respectivement deux états distincts de point-mémoire. La présente invention s'inspire de ce type de mémoire morte et propose une mémoire en réseau de lignes et de colonnes dont les points de croisement sont interconnectés par une structure facilement réalisable en circuit intégré de très petites dimensions. Dans cette structure, chaque point-mémoire, ctest-à-dire chaque interconnexion entre une ligne et une colonne conductrice est constituée une diode Schottky en série soit avec une épaisseur de silicium polycristallin de très haute résistivité (premier état du point-mémoire), soit avec une couche de silicium polycristallin de faible résistivité (deuxième état). Selon l'invention, la matrice d'éléments-mémoire, constituée sur un substrat dont la surface supérieure comporte une couche isolante, comprend une première couche métallique conductrice gravée définissant des lignes d'accès aux élémentsmémoire, et, sur un autre niveau, une deuxième couche métallique conductrice gravée pour définir des colonnes d'accès aux élémentsmémoire.Entre les couches métalliques, au niveau des zones de croisement entre une ligne et une colonne, sont prévus deux couches superposées de silicium polycr#istallin découpées selon des portions correspondant chacune à un élément-mémoire situé au croisement d'une ligne et d'une colonne, la première couche de silicium polycristallin étant peu dopée dans sa partie inférieure et étant en contact par cette partie inférieure avec la première couche métallique de manière à constituer un contact Schottky, et la deuxième couche de silicium polycristallin, en contact avec la deuxième couche métallique qui la recouvre, présentant sur au moins une partie de son épaisseur, pour certains éléments-némoire, une résistivité très forte, largement supérieure à la résistivité de la partie inférieure de la première couche de silicium. La première couche de silicium polycristallin est de préférence divisée en une sous-couche inférieure faiblement dopée et une sous-couche supérieure plus fortement dopée. Lors de la fabrication de la mémoire, la deuxième couche dé silicium polycristallin peut soit être composée uniquement de silicium polycristallin de très haute résistivité, soit être divisée en une sous-couche inférieure très peu dopée et une souscouche supérieure fortement dopée pour réaliser un contact ohmique avec la deuxième couche métallique. Après programmation par l'utilisateur, les portions de silicium polycristallin de la deuxième couche correspondant à certains. éléments-mémoire ont toujours une partie d'épaisseur de forte résistivité (partie inférieure ou totalité) tandis que les portions correspondant à d'autres éléments-mémoire ont une résistivité beaucoup plus faible sur toute leur épaisseur ; cette différence de résistivité définit les deux états logiques possibles des éléments-mémoire. Enfin, la première couche de silicium polycristallin a de préférence une épaisseur nettement plus grande (au moins deux fois plus) que l'épaisseur de la partie de très haute résistivité de la seconde couche. La programmation d'un point-mémoire s'effectue par l'utilisateur en appliquant entre une ligne et une colonne, c'està-dire entre la première et la seconde couche métallique, dans le sens ou le contact Schottky est passant, une tension supérieure à la tension d'utilisation normale (en mode de lecture), cettetension étant suffisante pour provoquer un phénomène de transition irréversible de la résistivité de la deuxième couche de silicium polycristallin qui, de forte, devient faible. Avant d'arriver à ce stade de programmation par l'utilisateur, le procédé de fabrication de la matrice intégrée d'éléments-mémoire consiste, en partant d'un substrat dont la surface supérieure est constituée par une couche isolante, à : a) déposer sur le substrat une première couche métallique conductrice et la graver pour former des lignes d'accès à des éléments-mémoire et des zones d'éléments-mémoire reliées par des tronçons de chaque ligne b) déposer une première couche de silicium polycristalliq venant en contact avec la première couche métallique dans les zones d'éléments-mémoire et ayant, au moins dans sa partie inférieure, une résistivité telle que le contact est un contact Schottky ;; c) déposer une seconde couche de silicium polycristallin de forte résistivité, ayant sur au moins une partie de son épaisseur une résistivité notablement plus forte que celle de la partie inférieure de la première couche ; d) graver les deux couches de silicium polycristallin selon un motif de zones séparées correspondant chacune sensiblement à une zone d'élément-mémoire ; e) déposer et graver une deuxième couche métallique pour définir des colonnes d'accès aux éléments-mémoire et des plages métalliques en contact avec la deuxième couche de silicium polycristallin et reliées entre elles par des tronçons de ces colonnes. Le procédé peut comprendre après l'étape b) une formation, à la surface supérieure de la première couche de silicium polycristallin, d'une sous-couche supérieure plus fortement dopée que le reste de la première couche. Il peut comprendre aussi, après l'étape a), le dépôt d'une couche isolante et sa gravure pour définir des ouvertures dans lesquelles la première couche de silicium polycristallin viendra en contact avec la première couche métallique, cette couche isolante subsistant au moins jusqu'au dépôt de la deuxième couche métallique pour que les colonnes d'accès aux élémentsmémoire reposent sur cette couche isolante en dehors des zones d'éléments-mémoire. Enfin, une sous-couche supérieure fortement dopée peut être formée à la surface de la deuxième couche, soit à la fin du dépôt de la deuxième couche, soit après la fin de ce dépôt, par implantation ionique superficielle. D'autres caractéristiques et avantages de l'invention apparaltront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure 1 est une coupe transversale montrant la structure de deux points-mémoire d'une même ligne du réseau, - la figure 2 représente le schéma équivalent électrique de ces deux points, - la figure 3 montre en schéma de circuit de lecture de l'état des pointsmémoires, - les figures 4 et 5 représentent ltéquivalent des figures 1 et 2 pour une variante de réalisation, - les figures 6 à 10 montrent les principales étapes du procédé de réalisation selon l'invention. Les deux points-mémoire qui ont été représentés sur la figure 1 sont des points adjacents d'une même ligne d'accès et ils correspondent au croisement de cette ligne avec deux colonnes adjacentes ; les points-mémoire représentés correspondent respectivement à un premier état logique (qu'on peut appeler état logique 0) et un deuxième état logique (état 1). La matrice de points-mémoire est formée sur un substrat semiconducteur 10 par exemple en silicium dont la surface supérieure est constituée par une couche isolante 12 qui peut être en oxyde de silicium SiO2. Cette couche isolante est présente endessous de la matrice mémoire, étant entendu que le circuit intégré incorporant cette mémoire comprend d'autres circuits qui ne seront pas décrits, par exemple des circuits de sélection de ligne et de colonne pour l'ces aux différents points mémoire, la couche isolante 12 n'existant pas forcément dans les zones correspondant à ces circuits. Au-dessus de la couche isolante 12 est prévue une première couche métallique conductrice réfractaire 14, par exemple en alliage d'aluminium, nickel et chrome, ou un composé de titane et tungstène, ou un siliciure (de titane, tungstène ou molybdène par exemple). Cette couche 14 est gravée selon un motif constituant un réseau de lignes parallèles. Chaque ligne se présente sous forme d'une bande étroite uniforme, ou bien de tronçons de bande reliant des plages élargies réparties le long de la ligne pour constituer des zones de pointsmémoire correspondant à cette ligne. Comme on le voit, la couche métallique 14 relie le point-mémoire de gauche et le point-mémoire de droite de la figure 1. La couche métallique 14 est recouverte d'une autre couche isolante 16 qui peut être de l'oxyde de silicium protégeant la couche 14. Cette couche a une épaisseur qui peut être de l'ordre de 5000 angstroms. Elle est gravée de manière à présenter une ouverture au niveau de chaque point mémoire, c'està-dire de chaque croisement entre une ligne et une colonne du réseau. Cette ouverture a par exemple des côtés de quelques microns et elle est localisée au-dessus d'une portion de couche métallique 14 sans en déborder. Les ouvertures dans l'oxyde 16 sont remplies par des portions d'une première couche de silicium polycristallin 18 qui recouvre toute la surface de couche métallique 14 non recouverte d'oxyde 16 et qui peut remonter sur les bords (de préférence biseautés) de la couche d'oxyde 16. Chaque portion de silicium polycristallin correspond à un point-mémoire, mais, bien entendu, en dehors de la matrice de points-mémoire, le silicium polycristallin peut servir à la constitution des autres circuits présents sur la même pastille et notamment des circuits périphériques de la mémoire (adressage, lecture, etc.). La première couche 18 de silicium polycristallin est de préférence divisée en une sous-couche inférieure 20 de forte résistivité (comprise entre 500 et 10000 ohms-cm, de préférence de l'ordre de 1000 ohms-cm au moins), pour que cette sous-couche constitue avec la couche métallique inférieure 14 une diode Schottky supportant une tension inverse de quelques volts sans toutefois avoir une trop grande résistance interne dans le sens passant, et une sous-couche supérieure 22 de résistivité beaucoup plus faible (de l'ordre de 0,1 à 10 ohms-cm par exemple). La première couche de silicium polycristallin 18 est surmontée par une seconde couche 24 divisée en portions selon le même motif que la couche 18, c'est-à-dire en portions correspondant chacune à une zone d'élément-mémoire. La sous-couche superficielle 22 de la première couche sert à bien séparer les deux couches 18 et 24 par une zone plus conductrice que les zones qui l'entourent. Dans la variante de réalisation de la figure 1, cette seconde couche de silicium polycristallin 24 se décompose en deux épaisseurs qui sont respectivement - une sous-couche inférieure 26 en contact avec la surface de la sous-couche supérieure 22 de la première couche 18 cette sous-couche 26 a une très forte résistivité, d'au moins 104 ohms-cm et de préférence de l'ordre de 105 ohms-cm, - une sous-couche supérieure 28, fortement dopée, de résistivité de l'ordre de 0,1 à 10 ohms-cm par exemple, destinée à assurer un contact ohmique avec un métal qui la recouvrira.# Dans la variante de réalisation de la figure 3, cette sous-couche fortement dopée n'existe pas et la couche 24 a sur toute son épaisseur une très forte résistivité. L'épaisseur de la première couche 18 est de préférence environ deux fois plus grande et éventuellement notablement plus de deux fois plus grande que l'épaisseur de la partie fortement résistive (26) de la deuxième couche de silicium polycristallin 24. Enfin, une deuxième couche métallique réfractaire 30, en un alliage tel que de l'aluminium-nickel-chrome ou un compose titane-tungstène, ou un siliciure de molybdène, titane ou tungstène constitue un niveau de connexion supérieur qui est grave de manière à constituer (dans la région de la mémoire) un réseau de colonnes parallèles adjacentes, perpendiculaires aux lignes de la couche 14 ; ces colonnes conductrices se présentent sous forne de bandes uniformes coupant les lignes aux endroits où les portions de couche de silicium polycristallin 18 et 24 recouvrent ces lignes, ou bien sous forme de tronçons de bandes reliant des plages conductrices élargies recouvrant les portions de silicium polycristallin 24. Le- métal de la couche 30 est directement en contact avec le silicium polycristallin. La couche 30 peut servir bien entendu à d'autres interconnexions en dehors du réseau de points-mémoire proprement dit. Les points-mémoire qui viennent d'être décrits en référence à la figure 1 permettent de définir deux états logiques différents en fonction de la résistivité de la sous-couche inférieure 26 de la deuxième couche de silicium polycristallin 24. Cette résistivité a, lors de la fabrication de la mémoire, une haute valeur (par exemple 105 ohms-cm comme on l'a dit). La programmation par l'utilisateur consiste à appliquer entre les couches conductrices 14 et 30 (en sélectionnant une ligne et une colonne déterminée) une tension d'écriture supérieure à la tension normale de lecture de la mémoire, dans le sens passant de la diode Schottky 32. Cette tension se retrouve appliquée essentiellement sur la partie très fortement résistive 26 de la couche 24 et le champ élevé qui en résulte dans cette partie provoque un phénomène de transition irréversible de cette résistivité qui, de très élevée, devient faible. Ce phénomène est exposé dans l'article de Masafumi Tanimoto et autres, A novel MOS PROM using a highly resistive poly-Si resistor", paru dans la revue IEEE Transactions on Electron Devices Vol. ED-27, n03, Mars 1980. La tension nécessaire à l'obtention d'une transition irréversible de la résistivité dépend de la valeur de la résistivité initiale, et de l'épaisseur de la couche à laquelle on applique cette tension. On peut choisir la résistivité initiale et l'épaisseur de la sous-couche 26 de telle façon que la tension de transition soit de l'ordre de 8 à 25 tolts, largement supérieure à la tension appliquée en mode de lecture de la mémoire (de l'ordre de 1 volt). Il faut alors prévoir que la tension appliquée en mode d'écriture ne provoque pas, après la diminution brutale de résistivité de la sous-couche 26, le même phénomène de transition irréversible sur la première couche 18 de silicium polycristallin (dont la résistivité est de l'ordre de 1000 ohms-cm). On y parvient soit en donnant une épaisseur suffisante à la couche 18 ou plus exactement à la sous-couche 20 (environ deux fois au moins l'épaisseur de la sous-couche 26), soit en prévoyant que la tension d'écriture est appliquée à travers une résistance faible devant la résistance de la sous-couche 26 mais du même ordre ou plus grande que la résistance de la couche 18. Les valeurs indiquées, à savoir une résistivité initiale de l'ordre de 105 ohms-cm sur une épaisseur de 3000 à 4000 angströms pour la sous-couche 26 et une résistivité de l'ordre de 1000 ohms-cm sur une épaisseur de 7000 à 8000 angströms conviennent bien. Le choix des lignes et colonnes entre lesquelles on applique la tension d'écriture, détermine point par point la programmation de tous les éléments-mémoire de la matrice. On obtient ainsi certains points-mémoire, par exemple celui de gauche sur la figure 1, qui conservent une valeur très élevée de résistivité de la sous-couche 26, et d'autres qui présentent une résistivité beaucoup plus faible, de plusieurs ordres de grandeur (par exemple une résistivité de l'ordre de 1 ohm-cm), comme celui de droite sur la figure 1. Il en résulte que les points-mémoire correspondant au premier état logique se présentent, comme cela est montré sur la figure 2, sous la forme d'une liaison entre un conducteur de ligne 14 (première couche métallique) et un conducteur de colonne 30 (deuxième couche métallique), cette liaison comprenant en série une diode Schottky 32, qui est constituée par le contact entre la couche 14 et la couche 18, et une résistance 34 de très forte valeur, qui correspond à l'addition de la résistance due à l'épaisseur de la couche de silicium 18 (c'est-à-dire essentiellement de sa partie inférieure 20), et surtout de la résistance due à l'épaisseur de la couche 24 (c'est-à-dire essen tiellement de sa partie inférieure très résistive 26). Les points-mémoire dans le second état logique se présentent sous forme d'une liaison entre un conducteur de ligne et un conducteur de colonne, cette liaison comprenant en série la même diode Schottky 32 et une résistance 36 de valeur beaucoup plus faible qui correspond à l'addition de la résistance due à l'épaisseur de la couche de silicium 18 (essentiellement de sa partie inférieure 20), c'est-à-dire pratiquement la résistance interne de la diode Schottky, et de la résistance due à la couche 24, cette dernière étant devenue très faible après programmation. La mémoire comprendra donc des circuits de lecture pour déterminer l'état des points-mémoire. Un exemple de tel circuit est représenté à la figure 3. Dans ce circuit, on choisit d'effectuer une lecture par comparaison : une colonne de pointsmémoire sert spécifiquement de référence de mesure et ses pointsmémoire peuvent être sélectionnés ligne par ligne en même temps que les points-mémoire qu'on cherche à lire. Ces points-mémoire de la colonne de référence sont tous programmés dans le deuxième état logique (résistance plus faible en série avec la diode Schottky). Cette colonne est reliée, à travers un transistor To de commande de lecture, à une charge résistive décomposée en deux résistances en série, par exemple de valeur R chacune. Le point de jonction de ces deux résistances sert de référence de potentiel et est relié à une première entrée d'un comparateur COMP. Les autres colonnes sont reliées chacune à un transistor de sélection de colonnes T1, T2, etc., et tous ces transistors sont reliés à une charge résistive commune qui a comme valeur la valeur totale de la charge résistive de la colonne de référence. Le point de jonction entre les transistors de sélection de colonne et leur charge est relié à l'autre entrée du comparateur COMP. Il suffit alors de choisir comme valeur commune des charges résistives (2R) une valeur suffisamment faible devant les résistances 34 et 36 pour que le comparateur fournisse une sortie logique différente selon quelle point-mémoire à lire, sélectionné en ligne et en colonne, est dans le premier ou le deuxième état. Le réseau de points-mémoire ainsi réalisé peut être très dense car chaque point-mémoire ne nécessite pratiquement que l'espace nécessaire à la constitution d'un contact Schottky ; la structure du point-mémoire est en effet une simple superposition verticale de couches sans aucun motif de dessin latéral comme c'est le cas dans des points mémoire utilisant des transistors, ceux-ci devant par exemple comporter au moins un drain et une source séparés pour des transistors MOS. On peut donc ici arriver à une densité de points mémoire correspondant pratiquement à la densité de lignes et de colonnes que l'on peut graver côte à côte en tenant compte de la nécessité d'aligner sur les points de croisement les zones de silicium polycristallin. Une variante de réalisation de la matrice est représentée aux figures 4 et 5. La différence entre la figure 4 et la figure 1 réside dans le fait que la seconde couche de silicium polycristallin 24 ne comprend pas de sous-couche superficielle fortement dopée. Elle est donc très fortement résistive sur toute son épaisseur, ce qui conduit à former avec la couche métallique supérieure 30 une deuxième diode Schottky (38 sur la figure 5), tête-bêche par rapport à la diode 32. La programmation électrique par l'utilisateur s'effectue exactement comme pour le mode de réalisation des figures 1 et 2 en utilisant le phénomène de transition de résistivité de la couche 24 en présence d'un champ électrique suffisamment élevé à travers cette couche : on applique une tension supérieure à la tension normale de lecture entre les couches conductrices 14 et 30, dans le sens ou la diode Schottky 14, 18 est passante. Cette tension se retrouve appliquée essentiellement entre la sous-couche 22 de la première couche de silicium et la couche métallique 14. Le champ qui en résulte provoque la transition de résistivité cherchée de sorte que la couche de silicium 24 acquiert une faible résisitivité réalisant un contact ohmique avec la couche métallique 30. La liaison entre la ligne et la colonne devient constituée par une diode Schottky 32 en série avec une résistance 36 qui comme pour le cas de la figure 1 est essentiellement la résistance interne de la diode Schottky 32 donc de la couche 18. Pour les points-mémoire auxquels on n'a pas appliqué la tension d'écriture, la liaison est constituée par deux diodes Schottky tête-bêche et il est facile de distinguer les deux états de points-mémoire ainsi programmés, soit à l'aide d'un circuit fonctionnant par comparaison comme à la figure 3, soit à l'aide d'un circuit de détection d'un passage de courant entre une ligne et une colonne sélectionnées. Outre son faible encombrement, la matrice d'élémentsmémoire selon l'invention a l'avantage d'une grande simplicité de fabrication et on va maintenant donner les grandes lignes du procédé permettant de la réaliser, en référence aux figures 6 à 10. On part du substrat 10 recouvert d'une couche isolante 12 qui peut être constituée par de l'oxyde épais servant à l'isolation de transistors par rapport aux interconnexions dans les circuits périphériques de la mémoire. Ce substrat de départ recouvert de la couche isolante 12 peut très bien comporter déjà des éléments de circuit (notamment des transistors formés par des régions complémentaires de type N et P diffusées dans le substrat), mais en principe seulement en dehors de la matrice de points-mémoire ; c'est pourquoi ces éléments n'apparaissent pas sur la figure 6. On dépose une première couche métallique réfractaire 14 que l'on grave selon un motif de lignes désiré avec éventuellement des plages élargies au niveau de chaque point mémoire (figure 6). On dépose ensuite une couche isolante 16, par exemple de l'oxyde de silicium pyrolytique, que l'on grave aux emplacements prévus pour les croisements de lignes et de colonnes de la matrice mémoire pour mettre à nu le métal à ces emplacements 17 (figure 7). On dépose alors une couche de silicium polycristallin de haute résistivité, par exemple par décomposition de silane à basse pression, de manière à obtenir une couche 18 d'une épaisseur d'environ 7000 angströms ayant une résistivité d'environ 1000 ohms-cm. Cette couche de silicium polycristallin 18 peut, comme on l'a dit, être divisée en une sous-couche inférieure 20 qui a cette haute résistivité et une couche supérieure 22 de résistivité bien plus faible (figure 8). Pour cela on peut prévoir plusieurs solutions. Une première solution consiste à effectuer la fin du dépôt de silicium polycristallin avec un dopage in situ important, par exemple par introduction de phosphine (PH3) avec le silane dans le four de dépôt de silicium. Une autre solution consiste à effectuer une implantation ionique superficielle d'une impureté de dopage, après le dépôt de silicium ; on peut d'ailleurs prévoir, avant cette étape d'implantation, un masquage de certaines parties du silicium, en dehors de la matrice de points-mémoire proprement dite, si l'on veut conserver une couche de silicium de haute résistivité dans certaines parties du circuit intégré autres que la matrice. Après cette division en deux sous-couches de silicium 20 et 22, on procède au dépôt d'une deuxième couche de silicium polycristallin 24, par décomposition de silane à basse pression ; cette couche peut avoir une épaisseur de 2000 à 4000 angströms et sa résistivité est très forte (plus forte que celle de la souscouche 20 du premier dépôt), par exemple de l'ordre de 105 ohms-cm (figure 9). Cette couche 24 peut aussi être divisée en une souscouche 26 inférieure qui a effectivement cette très haute résistivité et une sous-couche supérieure 28 de faible résistivité. Pour aboutir à ce résultat, on peut procéder comme pour la couche 18 : soit introduire un dopant in situ (phosphine) pendant la fin du dépôt de silicium, soit implanter une impureté après le dépôt de silicium, avec ou sans masquage de certaines régions (en dehors des points-mémoire proprement dits). Les couches 18 et 24 étant ainsi déposées et éventuellement divisées en sous-couches, on les grave pour laisser subsister, sur la surface de la matricemémoire, seulement des portions de silicium polycristallin isolées les unes des autres, recouvrant chacune complètement une des ouvertures 17 ménagées aux points de croisement des lignes et des colonnes, ctest-à-dire recouvrant chacune une zone d'élément-mémoire (figure 10). Le procédé de fabrication se poursuit par le dépôt d'une deuxième couche métallique réfractaire 30 que l'on grave selon un motif de colonnes perpendiculaires aux lignes de la couche 14, les colonnes croisant les lignes à ltemplacement des zones de silicium polycristallin subsistantes. Le procédé se termine par un recuit pour profiler de manière adéquate les zones dopées des ou de la couche de Poly-Si ; puis une passivation et une ouverture de contacts pour le soudage de fils de sortie par thermo-compression. Le recuit sert a réaliser un contact ohmique correct entre la deuxième couche métallique 30 et la sous-couche superficielle 28 de silicium polycristallin lorsqu'elle existe. La mémoire morte ayant ainsi été fabriquée, il reste à la programmer comme on l'a expliqué. On peut concevoir des variantes de procédé de fabrication sans sortir du cadre de l'invention, par exemple en supprimant le dépôt et la gravure de l'oxyde de silicium 16 et en effectuant directement sur le métal un dépôt de silicium polycristallin que l'on subdivise en portions séparées les unes des autres par un procédé de type "LOCHS", à savoir une oxydation localisée complète de la masse du silicium polycristallin en protégeant par du nitrure, pendant cette oxydation, les zones de silicium à conserver. RENENDICATIOtIS 1. Matrice d'éléments-mémoire intégrés, constituée sur un substrat (10) dont la surface supérieure comporte une couche isolante (12), cette matrice comprenant une première couche métallique conductrice gravée (14) définissant des lignes d'accès aux éléments-mémoire et une deuxième couche métallique conductrice gravée (30) définissant des colonnes d'accès aux éléments-mémoire, caractérisée par le fait qu'elle comprend, entre les couches métalliques, au niveau des zones de croisement entre une ligne et une colonne d'accès, deux couches superposées de silicium polycristallin découpées selon des portions correspondant chacune à un élément-mémoire situé au croisement d'une ligne et d'une colonne, la première couche (18) de silicium polycristallin étant peu dopée dans sa partie inférieure, et étant en contact par cette partie inférieure avec la première couche métallique (14), de manière à constituer un contact Schottky, et la deuxième couche (24) de silicium polycristallin, en contact avec la deuxième couche métallique (30) qui la recouvre, présentant sur au moins une partie de son épaisseur, pour certains éléments-mémoire, une résistivité très forte, largement supérieure à la résistivité de la partie inférieure de la première couche de silicium polycristallin, et pour d'autres éléments-mémoire une faible résistivité. 2. Matrice selon la revendication 1 caractérisée par le fait que la première couche de silicium polycristallin est divisée en une sous-couche inférieure (20) de forte résistivité, en contact avec la première couche métallique, et une sous-couche supérieure (22) de faible résistivité. 3. Matrice selon l'une des revendications 1 et 2, caractérisée par le fait que pour certains éléments-mémoire la seconde couche de silicium Efolycristallln est composée uniquement de silicium polycristallin de très forte résistivité. 4. Matrice selon l'une des revendications 1 et 2, caractérisée par le fait que pour certains éléments-mémoire la seconde couche de silicium polycristallin (24) est composée d'une sous-couche inférieure (26) de très forte résistivité et d'une sous-couche supérieure (28) de faible résistivité, en contact avec la seconde couche métallique. 5. Matrice selon l'une des revendications 1 à 4, caractérisée par le fait que l'épaisseur de la première couche (18) de silicium polycristallin est au moins deux fois plus élevée que l'épaisseur de la partie très fortement résistive (26) de la seconde couche (24). 6. Matrice selon l'une des revendications 1 à 5, caractérisée par le fait que l'épaisseur de la première couche de silicium polycristallin est d'environ 7000 à 8000 angströms, et que l'épaisseur de la seconde couche est d'environ 2000 à 4000 angströms. 7. Matrice selon l'une des revendications 1 à 6, caractérisée par le fait que la résistivité de la partie inférieure de la première couche est de l'ordre de 102 à 104 ohmscm et que la résistivité de la partie très fortement résistive de la seconde couche est d'au moins 104 ohms-cm. 8. Procédé de réalisation d'une matrice intégrée d'éléments-mémoire sur un substrat (10) dont la surface supérieure comporte une couche isolante (12), caractérisé par les opérations consistant à : a) déposer sur le substrat une première couche métallique conductrice (14) et la graver pour former des lignes d'accès à des éléments-mémoire et des zones d'éléments-mémoire reliées par des tronçons de chaque ligne b) déposer une première couche de silicium polycristallin (18), venant en contact avec la première couche métallique (14) et ayant, au moins dans sa partie inférieure, une résistivité telle que le contact est un contact Schottky c) déposer une seconde couche de silicium polycristallin (24) ayant dans au moins .une partie de son épaisseur, une résistivité notablement plus forte que celle de la partie inférieure de la première couche d) graver les deux couches de silicium polycristallin selon un motif de zones séparées correspondant chacune sensiblement à une zone d'élément-mémoire e) déposer et graver une deuxième couche métallique (30) pour définir des colonnes d'accès aux éléments-mémoire, et des plages métalliques en contact avec les zones de silicium polycristallin et reliées entre elles par des tronçons de ces colonnes. 9. Procédé selon la revendication 8, caractérisé par le fait qu'entre les étapes a et b, on dépose une couche isolante (16) et on la grave pour définir des ouvertures (17) dans lesquelles la première couche de silicium polycristallin (18) sera en contact.avec la première couche métallique (14). 10. Procédé selon l'une des revendications 8 et 9, caractérisé par le fait qu'après le dépôt de la première couche de silicium polycristallin, on effectue une implantation ionique superficielle d'une impureté de dopage. 11. Procédé selon l'une des revendications 8 et 9, caractérisé par le fait que le dépôt de la première couche de silicium polycristallin est décomposé en une première phase où le silicium déposé (20) est peu dopé et une deuxième phase où le silicium déposé (22) est fortement dopé. 12. Procédé selon l'une des revendications 8 à 11, caractérisé par le fait que le dépôt de la deuxième couche de silicium polycristallin est suivi d'une implantation ionique superficielle d'une impureté de dopage en vue de réaliser un contact ohmique avec la deuxième couche métallique (30). 13. Procédé selon l'une des revendications 8 à 11, caractérisé par le fait que le dépôt de la deuxième couche de silicium polycristallin est décomposé en une première phase où le silicium polycristallin déposé (26) est très peu dopé et une deuxième phase où le silicium déposé (28) est fortement dopé en vue de réaliser un contact ohmique avec la deuxième couche métallique (30).