FR 2529015 A1 19831223 FR 8310248 A 19830621 La présente invention concerne un dispositif à semiconducteurs. Dans un dispositif à semi-conducteurs selon la technique antérieure, par exemple un dispositif à semi-conducteurs comportant un transistor npn vertical, pour fixer à une petite valeur la tension de saturation VS existant entre le collecteur et l'émetteur de ce transistor et pour limiter le courant parasite, on forme, de manière connue, une couche de diffusion de type n annulaire, qui est généralement appelé un anneau n , pour servir de région de collecteur autour d'une région de base, et on forme une couche de diffusion de type n devant étre utilisée cornue région de collecteur de façon qu'elle atteigne une région enterrée de type n qui est conçue pour diminuer la résistance de collecteur, Dans un dispositif à semi-conducteurs comportant un transistor pnp latéral, on forme, de manière connue, un anneaux n entourant la région du transistor dans le même but. La figure 1 représente une vue en section droite simplifiée d'un dispositif à semi-conducteurs classique, possédant un transistor npn vertical. La figure 2 est une vue en plan simplifiée de ce dispositif à semi-conducteurs. Ce dispositif à semi- conducteurs comporte un substrat 2 de type p, une couche enterrée 4 de type n formée dans l'aire superficielle de ce substrat 2 de type p,et une couche épitaxiale 6 de type n formée sur le substrat 2 de type p et la couche enterrée 4 de type n . Une partie de cette couche épitaxiale 5 est isolée de l'autre partie par une région + + d'isolation 8 de type p . Unerégion 10 de type p et une région 12 d'anneau n sont formées dans l'aire superficielle de cette + couche épitaxiale 6.Une région 14 de type n , qui est par exemple + formée au cours de la mème opération que la région 12 d'anneau n+, est est forméedans l'aire superficielle de la région 10 de type p Des électrodes 15, 16 et 17, indiquées par les hachures obliques des figures 1 et 2, sont respectivement formées en contact ohmique avec la région 10 de type p+, la région 12 d'anneau n+ et la région 14 de type n par l'intermédiaire d'ouvert.ures ménagées dans une pellicule d'isolation 18. Sur la figure 2, on a omis la pellicule d'isolation 18 pour simplifier la représentation. L'émetteur, la base et le collecteur du transis or npn vertical représenté sur les figures 1 et 2 sont respectivement formés + par la région de type n 14, la région de type p 10, et les couches de type n et n 6 et 4. Un transistor parasite se forme dans le dispositif à semi-conducteurs représenté sur les figures 1 et 2. Ce transistor parasite comporte comme émetteur la région de type p 10, comme base la couche de type n S, et comme collecteur la région de type p 8. Lorsque le transistor npn vertical représente sur les figures 1 et 2 fonctionne dans la région de saturation, le transistor pnp parasite fonctionne si bien qu'un courant parasite assez important passe de la région de type p 10 à la région de type p 8 via la couche n 5. La figure 3 montre un circuit équivalent du dispositif à semi-conducteurs représenté sur les figures 1 et 2. Ce circuit équi-,ale,-* comporte un transistor npn 20 dont la base cc le collecteur sont respectivement couplés aux bornes V1 et V2 et dont l'émetteur est connecté à la terre, et un transistor pnp 22 dont l'émetteur et la base sont respectivement couplés à la base et au collecteur du transistor npn 20 et dont le collecteur est connecté à la terre. Les transistors 20 et 22 correspondent respectivement au transistor npn vertical et au transistor npn parasite représentés sur les figures 1 et 2. Les bornes V1 et V2 correspondent aux électrodes 15 et 16. Si l'on suppose que le facteur d'amplification de courant du transistor 22 en configuration de base con.une est ai (~ 1), que le courant arrivant à la borne V1 est k.IB, et que le courant de base du transistor 20 est IB, le courant parasite IP1 qui doit être produit par le transistor 22 est donné par l'expres- sion suivante IP1 = &alpha;l . (k - 1)IB (1) Lorsque le courant parasite IP1 augmente, le potentiel du substrat devient supérieur au potentiel de la terre; ceci provoque un phénomène de verrouillage et il se forme le transistor npn parasite constitué de la région de type p 8 et de deux parties de la couche épitaxiale de type n 6 qui existent des deux côtés de cette région de type p 8.Ainsi, un défaut de fonctionnemen; du transistor npn vertical peut être entraîne. Les figures 4 et 5 sont respectivement une vue en section droite simplifiée et une vue en plan d'un dispositif à semi-conducteurs classique comportant un transistor pnp latéral. Comme dans le dispositif à semi-conducteurs présenté sur les figures 1 et 2, ce dispositif comporte un substrat de type p 2, une couche enterrée de type n 4, une couche épitaxiale de type n 6, et une région d'isolation de type p 8. + Une région de type p 30, unerégion de type p 32 + entourant la région de type p 30, et une région d'anneau n 34 entourant cette région de type p 32 sont formées dans l'aire superficielle de la couche épitaxiale de type n 6. Des électrodes 35, 36 et 37 sont respectivement formées en contact ohmique avec les régions 30, 32 et 34. La région de type p 30, la couche épitaxiale de type n 6 et la région de type p 34 forment respectivement l'émetteur, la base et le collecteur du transistor pnp latéral. ême dans le dispositif des figures 4 et 5, il se forme un transistor pnp parasite, ce transistor ayant la région de + type p 32 comme émetteur, la couche épitaxiale de type n 6 comme base, et la région d'isolation de type p 8 et le substrat de type p2 comme collecteur. Lorsque le transistor pnp latéral fonctionne dans la région de saturation, ce transistor pnp parasite fonctionne en laissant circuler un courant parasite assez important de la région de type + de type p 32 au substrat de type p 2 et à la région de type p 8 via la couche épitaxiale de type n 6. La figure 6 montre un circuit équivalent du dispositif à semi-conducteurs des figures 4 et 5. Ce circuit équivalent comporte un transistor pnp 40 dont la base l'émetteur et le collecteur sont respectivement couplés à des bornes V3, V4 et VS, et un transistor pnp 42 dont la base et l'émetteur sont couplés aux bornes V3 et VS et dont le collecteur est connecté à la terre. Ces transistors 40 et 42 correspondent respectivement au transistor pnp latéral et au transistor pnp parasite représentés sur les figures 4 et 5. Les bornes P3, V4 et VS correspondent respectivement aux électrodes 37, 35 et 36. Si l'on suppose que le facteur d'anplificatjon de courant du transistor 42 en configuration d'émetteur commun est a2 (C > 1), que le courant sortant de la borne V3 est k-IB, et que le courant de base du transistor 40 est IB, le courant parasite IP 2 est donné par l'expression suivante 1P2 = a2 Une augmentation de ce courant parasite IP2 provoque un problème analogue à celui décrit en relation avec les figures 1 à C'est un but de l'invention de proposer un dispositif à semi-conducteurs qui supprime la production de courant parasite et qui fonctionne avec une fiabilité élevée. t1 invention atteint le but ci-dessus énoncé en proposant un dispositif à semi-conducteurs qui comprend : un substrat semi-conducteur d'un premier type de conductivité; une couche semiconductrice du type opposé de conductivité formée sur ce substrat semi-conducteur; une structure de transistor formée dans cette couche semi-conductrice; une région semi-conductrice du premier type de conductivité formée, à proximité de cette structure de transistor, au moins dans l'aire superficielle de la couche semi-conductrice; et un moyen permettant de coupler électriquement cette région semiconductrice et la couche semi-conductrice. La description suivante, conçue à titre d'illustration de llinvention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels - la figure 1 représente schématiquement une structure en section droite d'un dispositif à semi-conducteurs classique possédant un transistor vertical; - la figure 2 montre schématiquement la structure de motif en plan du dispositif à semi-conducteurs représ enté sur la figure 1; - la figure 3 est un schéma de circuit équivalent du dispositif à semi-conducteurs des figures 1 et 2; - - la figure 4 représente schématiquement une structure en section droite d'un dispositif à semi-conducteurs classique possédant un transistor latéral;; - la figure 5 montre schématiquement la structure de motif en plan du dispositif à semi-conducteurs de la figure 4; - la figure 6 est un schéma de circuit équivalent du dispositif à semi-conducteurs des figures 4 et 5; - les figures 7 et 8 illustrent respectivement et schématiquement une structure en section droite et une structure de motif en plan d'un dispositif à semi-conducteurs possédant un transistor vertical suivant un mode de réalisation de l'invention; - la figure 9 est un schéma de circuit équivalent du dispositif à semi-conducteurs des figures 7 et 8; - les figures 10 et 11 illustrent respectivement et schématiquement une structure en section droite et une structure de motif en plan d'un dispositif à semi-conducteurs possédant un transistor latéral suivant un autre mode de réalisation de l'invention;; - la figure 12 est un schéma de circuit équivalent du dispositif à semi-conducteurs des figures 10 et 11; et - les figures 13 et 14 illustrent des variantes respectives du dispositif à semi-conducteurs représenté sur les figures 10 et 11. Sur les figures 7 et 8, la structure en section droite et la structure de motif en plan d'un dispositif à semiconducteurs possédant un transistor pnp vertical sont schématiquement représentées suivant un mode de réalisation de l'invention. Ce dispositif à semi-conducteurs est analogue au dispo- sitif à semi-conducteurs représenté sur les figures 1 et 2, à l'exception du fait qu'il comporte en outre une région de type p 70 formée dans l'aire superficielle de la couche épitaxiale de type n 5 + en contact avec la région d'anneau n 12 de façon à entourer la région de type p+ 10. Cette région de type p+ 70 est électriquement couplée à la région de type n 12 par l'intermédiaire d'une électrode 71, laquelle est formée à la place de l'électrode 16, si bien que la région de type p 70 peut etre maintenue au même potentiel que la couche épitaxiale de type n 6. Dans le dispositif à semi-conducteurs représenté sur les figures 7 et 8, comme cela a précédemment été indiqué, un transistor npn vertical est formé par la région de type n 14, la région de type p 10 et la couche épitaxiale de type n 6. Ce dispo- sitif à semi-conducteurs possède un transistor pnp latéral possédant la la région de type p 10 comme é.mePteur, la couche épitaxiale de type + n 6 comme base, et la région de type p 70 corme cuîecteur. n ce qui concerne le fonctionnement du transistor pnp latéral, le courant + en excès qui part de la région de type p 10, laquelle fait fonction de base pour le transistor npn vertical, revient collecteur du transistor npn vertical.En outre, le dispositif à semi-conducteurs des fIgures 7 et 8 possède également un transistor pnp parasite cctr.por- tant la région de type p 10 comme émetteur, la couche épitaxiale de type n 6 comme base, et le substrat de type p ~ et la région de type p 8 comme collecteur, ainsi que cela a été précéde.ment indiqué. La figure 9 montre un circuit équivalent du dispositif à semi-conducteurs des figures 7 et 8. Ce circuit équivalent est sensiblement identique h celui présenté sur la figure 3, à l'exception du fait qu'il comporte, à la place du transistor 22 un transistor pnp 72 à plusieurs collecteurs, dont le premier collecteur est connecté à la terre et dont le deuxième collecteur est couplé à la borne V2. Ainsi, ce transistor pnp 72 correspond à la combinaison du transistor pnp latéral et du transistor pnp parasite des figures 7 et 8. Le rapport #de l'intensité du courant qui circule de la la région de type p 10 au substrat 2 et à la région d'isolation de type p 8, à savoir le courant 1P3 qui arrive au premier collecteur du transistor 72, à l'intensité du courant qui circule de la région de type p 10 à la région de type p 70, à savoir le courant IFl qui traverse le deuxième collecteur du transistor 72, s'exprime de la manière suivante IP3/IF1 = aZF/a3 (3) Dans l'équation (3), &alpha; ;3 représente le facteur d'amplification de courant du transistor pnp latéral en configuration de base commune, et a4 indique le facteur d'amplification de courant du transistor pnp parasite en configuration de base commune, o3 et a4 obéissant à la condition suivante a3 + a4 -# 1 (4) La largeur de base du transistor pnp latéral est + déterminée par la distance séparant les régions 10 et 70 de type p La largeur de base du transistor pnp parasite est déterminée par la distance séparant la région de type p+ 10 et le substrat 2 ou la région de type p 8.Ainsi, il est possible de fixer la largeur de base du transistor pnp latéral à une valeur suffisamment supérieure à celle du transistor pnp parasite pour que a3 puisse être fixé à une valeur plus grande que a4. Dans ce cas, a4 devient une valeur qui est suffisamment plus petite que 1. Lorsque le courant k-IB passe dans la borne V1 et le courant IB passe dans la base du transistor 20, on obtient l'équation suivante 1P3 + IF1 = (a3 + a4) . (k - 1)IB ~ (5) Des équations (3) et (5), on peut déduire l'équation suivante &alpha;3 &alpha;3)(k-1)IB IP3 + &alpha;4 . IP3 = &alpha;4(1 + &alpha;4) (6) Alors, l'équation suivante se déduit de l'équation (6) 1P3 = a4 ~ (k - 1)IB (7) Le courant parasite 1P3 résultant de l'équation (7) est ramené à une valeur suffisamment plus petite que le courant parasite IP1 déduit de l'équation (1).Ainsi, dans le dispositif à semi-conducteurs des figures 7 et 8, même lorsque le transistor npn vertical fonctionne dans la région de saturation, le courant parasite est ramené à une valeur extrêmement petite, si bien qu'il n'affecte pas le fonctionnement du transistor npn vertical. Les figures 10 et 11 représentent respectivement et schématiquement la structure en section droite et la structure de motif en plan d'un dispositif à semi-conducteur possédant un transistor pnp latéral suivant un autre mode de réalisation de l'invention. Ce dispositif à semi-conducteurs est identique au dispositif semi-conducteurs des figures 4 et S, à l'exception du fait qu'il comporte en outre une région de type p 80 formée dans l'aire superficielle de la couche épitaxiale de type n 6 en contact avec la région d'anneau n+ 34 de manière à entourer la région de type p+ 30. Cette région de type p 80 est électriquement couplée à la région de type n 34 au moyen d'une électrode 81 formée à la place de l'élec- + trode 37, de sorte que la région de type p 80 peut être maintenue au même potentiel que la couche épitaxiale de type n 6. Comme cela a précédemment été indiqué, le dispositif à semi-conducteurs des figures 10 et ll est doté d'un transistor pnp latéral principal par la région de type p 30, la couche épitaxiale de type n 6 et la région de type p 32. Ce dispositif à semiconducteurs possède également un transistor pnp latéral supplémentaire comportant la région de type p 32 comme émetteur, la couche + épitaxiale de type n 6 commebase, et la région de type p 80 comme collecteur. En ce qui concerne le fonctionnement du transistor pnp latéral supplémentaire, le courant en excès sortant de la région de type p 32, laquelle fait fonction de collecteur du transistor pnp latéral principal, revient à la base de ce transistor pnp latéral principal. En outre, le dispositif à semi-conducteurs des figures 10 et 11 possède un transistor pnp parasite possédant la région de type p 32 comme metteur, la couche épitaxiale de type n 6 comme base, et le substrat 2 et la région d'isolation de type + p 8 comme collecteur, ainsi que cela a précédemment été indiqué. La figure 12 montre un circuit équivalent du dispositif à semi-conducteurs des figures 10 et 11. Ce circuit -équiva- lent est identique à celui présenté sur la figure 6, à l'exception du fait qu'il comporte, à la place du transistor 42, un transistor pnp 82 à plusieurs collecteurs, dont le premier collecteur est connecté à la terre et dont le deuxième collecteur est couplé à la borne V3. Ainsi, ce transistor 82 correspond à une combinaison du transistor pnp latéral supplémentaire et du transistor pnp parasite des figures 10 et 11. Le rapport de l'intensité du courant qui circule de la région de type p 36 au substrat 2 et à la région d'isolation de + type p 8, à savoir le courant 1P4 qui arrive au premier collecteur du transistor 82, à l'intensité du courant qui circule de la région + + de type p 32 à la région de type p 80, à savoir le courant IF2 qui traverse le deuxième collecteur du transistor 82, est donné par ltexpression suivante IP4/IF2 = a6/a5 (8) où a5 représente le facteur d'amplification de courant du transistor pnp latéral supplémentaire en configuration de base commune et a6 indique le facteur d'amplification de courant du transistor pnp parasite en configuration de base commune OS et a5 satisfaisant la condition suivante a5 + a6 # 1 (9) La largeur de base du transistor pnp latéral supplémentaire est déterminée par la distance existant entre les régions 32 et 80 de type p . La largeur de base du transistor pnp parasite + est déterminée par la distance existant entre la région de type p 32 + et le substrat 4 ou la région d'isolation de type p 8.Ainsi, il est possible de fixer la largeur de base du transistor pnp latéral supplémentaire àune valeur suffisamment plus petite que celle du transistor pnp parasite. Alors, on peut fixer &alpha;5 à une valeur suffisamment plus grande que a6. Dans ce cas, a6 devient une valeur-qui est suffisamment plus petite que 1. Lorsque le courant k ~ IB1 sort de la borne V3, Si l'on suppose que le courant de base du transistor 40 est IB1, et que les courant d'émetteur et de base du transistor 82 sont respectivement IE et IB2, on obtient les équations suivantes IE = IP4 + IF2 + IB2 = (a5 + a6)IE + IB2 (10) k.IB1 = IB1 + IB2 + IF2 (11) IF2 = a5-I4 (12) IP4 = o6.IE (13) Des équations (10) et (11), on peut déduire l'équation suivante k1131 = IB1 + IF2 + (1 - &alpha;5 - &alpha; ;6) ~ IE (14) Des équations (12) et (14), on peut obtenir l'équation suivante k IBl = IB1 + (1. - a6) ~ IE (15) Des équations (13) et (15), on peut obtenir 11 équation suivante IP4 = &alpha;6 . (k - 1) . IB1 (16) Puisque a6 a une valeur suffisamment plus petite que l'unité, a6/(1-a6) possède également une valeur suffisamment plus petite que l'unité.Dans les équations (2) et (16), lorsque 113 = 1131, 1P4 est notablement inférieur à 1P2. Ainsi, avec le dispositif à semi-conducteurs représenté sur les figures 10 et 11, même lorsque le transistor pnp latéral principal fonctionne dans la région de saturation, le courant parasite est ramené à une valeur extrêmement petite, et il n'affecte pas le fonctionnement de ce transistor pnp latéral principal. La figure 13 montre une variante du dispositif à semi-conducteurs des figures 7 et 8. Ce dispositif représenté sur la figure 13 est identique à celui des figures 7 et 8, à l'e::cep- + tion du fait qu'il est utilisé une région de type p 90, à la place place de la région de type p 70, pour entourer la région d'anneau + + n 12 et atteindre la couche enterrée de type n 4. Cette région de T + type p 90 est électriquement couplée à la région d'anneau n L2 par par l'intermédiaire d'une électrode 91.Cette région de type p 90 peut etre fermée au coL de la mGme opération que la région de type p 8. Dans ce mode de realisation, le courant en excès qui + quitte latéralement la région de type p 10, laquelle fait fonction de base pour le transistor npn vertical et d'émetteur pour le tran + sistor pnp latéral supplémentaire, arrive dans la région de type p 90; ensuite, ce courant est délivré au collecteur du transistor npn vertical au titre de courant de collecteur. En d'autres termes, dans ce mode de réalisation, le courant en excès ramène le courant parasite à un niveau minimal sans passer dans le substrat 2 ou la région de de type p 8. La figure 14 présente une variante du dispositif à semi-conducteurs représenté sur les figures 10 et 11. Le dispositif de la figure 14 est identique à celui des figures 10 et 11, à + l'exception du fait qu'il est utilisé une région de type p 100 à + la place de la région de type p 80 pour entourer la région d'anneau + n 34 et atteindre la coucheenterrée de type n 4. Cette région de type p 100 est électriquement couplée à la région d'anneau n 36 par l'intermédiaire d'une électrode 101. La région de type p 100 + a une fonction identique à celle de la région de type p 90 présentée sur la figure 10, qui est de ramener le courant parasite à un niveau minimal. L'invention a été décrite en relation avec des modes de réalisation particuliers; toutefois, elle ne s'y limite pas. Par exemple, dans les modes de réalisation ci-dessus mentionnés, il est + possible d'omettre les régions d'anneaun 12 et 34 et la couche + enterrée de type n 4; il est alors nécessaire de maintenir les + régions de type p 70, 80, 90 et 100 au même potentiel que la couche épitaxiale de type n 6 isolée. + Alors que les régions de type p 70, 80, 90 et 100 sont sont en forme de bague, chaque région de type p peut être divisée en plusieurs régions. Même dans ce cas, il est possible de limiter dans une certains mesure le courant parasite. En outre, il est possible de remplacer chaque région semi-conductrice par une région semi-conductrice du type opposé de conductivité, dans les modes de réalisation ci-dessus mentionnés. En outre, dans les modes de réalisation ci-dessus + mentionnés, les régions de type p 70, 80, 90 et 100 sont respecti + vement formées en contact avec les régions d'anneau n 12, 34, 12 et 34; il est toutefois possible de former chacune des régions de + + type p de manière qu'elle soit séparée de la région d'anneau n correspondante. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des dispositifs dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses autres variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS l - Dispositif à semi-conducteurs comprenant un sjbs- trat semi-conducteur d'un premier type de conouctivité, une couche semi-conductrice du type opposé de conductivité qui est formée sur -ledit substrat semi-conducteur, et une structure de transistor formée dans ladite couche semi-conductrice, caractérisé en ce qu'il comprend en outre une première région semi-conductrice (70; 80; G; lG0! dudit premier type de conductivité qui est formée à proxinité de lad te structure de transistor, et un moyen (71; 81; 91; 101) destiné à ccupler électriquement ladite première région semi-con & ctrIce (70; 80; 90; 100) et ladite couche semi-conductrice (5) afin de maintenir un même potentiel. 2 - Dispositif à semi-conducteurs selon la revendication 1, caractérisé en ce que ladite structure de transistor comporte un transistor vertical formé de ladite couche semi-conductrice (5), d'une deuxième région semi-conductrice (10) dudit premier type de conductivité qui est formée dans l'aire superficielle de ladite couche semi-conductrice (6) et d'une troisième région semi-conductrice (14) du type opposé de conductivité qui est formée dans l'aire superficielle de ladite deuxième région semi-conductrice (10). 3 - Dispositif à semi-conducteurs selon la revendica tion 2, caractérisé en ce que ladite première région semi-conductrice (70; 90) est formée de façon à entourer ladite deuxième région semiconductrice (10). 4 - Dispositif à semi-conducteurs selon la revendication 3, caractérisé en ce que ledit moyen comporte une quatrième région semi-conductrice (12) du type opposé de conductivité possédant une concentration en impuretés supérieure à celle de ladite première couche semi-conductrice (6) et formée dans l'aire superficielle de ladite couche semi-conductrice () et une électrode (71; 91) connectée auxdites première et quatrième réglons semi-conductrices (70, 12; 90, 12). 5 - Dispositif à semi-conducteurs selon la revendica tion 3, caractérisé en ce qu'il comprend en outre une cinquième région semi-conductrice (4) du type opposé de conductivité possédant une concentration en impuretés supérieure à celle de ladite couche semiconductrice (6) et formée sensiblement dans l'aire superficielle dudit substrat semi-conducteur (2). 6 - Dispositif à semi-conducteurs selon la revendication 5, caractérisé en ce que ladite première région semi-conductrice (90) est formée de façon à atteindre ladite cinquième région semiconductrice (4). 7 - Dispositif selon la revendication 6, caractérisé en ce que ledit moyen comporte une quatrième région semi-conductrice (12) du type opposé de conductivité possédant une concentration en impuretés supérieure à celle de ladite couche semi-conductrice (6) et formée dans l'aire superficielle de ladite couche semi-conductrice (6), et une électrode (71; 91) connectée auxdites première et quatrième régions semi-conductrices (70, 12; 90, 12). 8 - Dispositif à semi-conducteurs selon la revendication 1, caractérisé en ce que ladite structure de transistor comporte un transistor latéral formé de ladite couche semi-conductrice (6) et d'une deuxième et une troisième région semi-conductrice (30 et 32) dudit premier type de conductivité qui sont formées séparément dans l'aire superficielle de ladite couche semi-conductrice (6). 9 - Dispositif à semi-conducteurs selon la revendication 8, caractérisé en ce que ladite deuxième région semi-conductrice (32) est formée de façon à entourer ladite première région semiconductrice (30). 10 - Dispositif à semi-conducteurs selon la revendication 9, caractérisé en ce que ladite première région semi-conductrice (80, 100) est formée de façon à entourer ladite deuxième région semiconductrice (32). 11 - Dispositif 3 semi-conducteurs selon la revendication 10, caractérisé en ce que ledit moyen comporte une quatrième région semi-conductrice (34) du type opposé de conductivité possédant une concentration en impuretés supérieure à celle de ladite couche semi-conductrice (6), et une électrode (81; 101) connectée auxdites première et quatrième régions semi-conductrices (80, 34; 100, 34). 12 - Dispositif à semi-conducteurs selon la revendication 10, caractérisé en ce qu'il comprend en outre une cinquième région semi-conductrice (4) du type opposé de conductivité possédant une concentration en impuretés supérieure à celle de ladite couche semi-conductrice (6) et formée sensiblement dans l'aire superfi- cielle dudit substrat semi-conducteur (2). 13 - Dispositif h semi-conducteurs selon la revendication 12, caractérisé en ce que ladite première région semiconductrice (100) est formée de façon à atteindre ladite cinquième région semi-conductrice (4). 14 - Dispositif à semi-conducteurs selon la revendication 8, caractérisé en ce que ladite première région semiconductrice (80; 100) est formée de façon à entourer lesdites deuxième et troIsième régions semi-conductrices (30 et 32).