FR 2532503 A1 19840302 FR 8313655 A 19830824 CIRCUIT DE RETARD COMMUTABLE POUR SIGNAL DE COULEUR L'invention se rapporte à un circuit de retard sélectivement commutable pour l'un des signaux. Ce circuit est du type comportant une ligne à retard permettant de produire une image partielle horizontalement décalée de l'un des signaux de couleur par rapport aux deux autres signaux de couleur, lors de la restitution d'une image composée de trois signaux de couleurs primaires (R, B, et V) qui doit être regardée à l'aide d'une paire de lunettes anaglyptiques pour obtenir l'effet d'une image en couleurs pseudo-tridirnensionnelle ou en pseudo-relief. Dans la demande de brevet allemand P 32 17 849.2, sont décrits un procédé et un dispositif pour produire sur un écran une image en couleurs paraissant en trois dimensions, dite en pseudo-relief. A cette fin, L'image apparaîssant sur l'écran est formée de deux images partielles décalées lune par rapport à l'autre, et ayant des couleurs complémentaires adaptées à celles des lunettes anaglyptiques. Lorsqu'on regarde l'écran à travers de telles lunettes, on a l'impression que l'image est en trois dimensions.Il est à noter que le procédé ainsi décrit est entièrement indépendant et ne nécessite pas une émission spéciale, étant capable de transformer n'importe quelle émission monoscopique (normale ou bidimensionnelle) en une image donnant une impression tridimensionnelle, lors de sa restitution par le récepteur de télévision équipé de façon idoine. L'originalité de ce procédé réside en ce que, contrairement à la technique antérieure, il permet de produire des images pseudo-tridimensionnelles en couleurs, ce qui, jusqu'à présent, n'était possible qu'en noir et blanc. Le dispositif pour la mise en oeuvre de ce procédé comporte, dans chaque voie de retard, un circuit à retard qui peut être mis en circuit lorsque l'on désire obtenir des images en couleurs pseudo-tridimensionnelles. Les images partielles résultantes sont recomposées, à l'aide d'une paire de lunettes anaglyptiques ayant des couleurs correspondantes, en une image apparemment tridimension ne île. L'effet sur le spectateur est tel qu'il a l'impression de regarder par une fenêtre derrière laquelle l'événement se déroule en trois dimensions.Ainsi donc, L'effet de profondeur, en partant de l'écran, est dirigé vers l'arrière, à la différence de ce qui se passe dans le procédé à trois dimensions connu où les images sont prises à l'ai de de deux caméras espacées de la distances des yeux et sont rassemblés en une image unique dont l'effet de profondeur s'étend aussi vers l'avant. Le circuit de retard utilisé dans la demande de brevet précitée, est réalisé à l'aide de lignes à retard. Dans l'exemple de réalisation représenté, les signaux des voies verte et bleue sont retardés par rapport à celui de la voie rouge. Ceci nécessite l'utilisation de deux lignes à retard.Pour diminuer la complexité, il est indiqué dans la description qu'il est également possible, pour obtenir le même effet, de ne retarder que le signal rouge par rapport aux deux autres signaux, ce qui ne nécessite qu'une seule ligne de retard. Dans l'exemple représenté, les lignes à retard sont shuntées à l'aide de contacts de relais, lorsque le retard doit être supprimé, c'est-à-dire, quand on veut obtenir une simple image bidimensionnelle qui peut être regardée sans avoir recours à des lunettes anaglyptiques. Un tel montage a, toutefois, certains inconvénients. C'est ainsi que les contacts des relais branchés en parallèle sur la ligne à retard constituent des capacités parasites indésirables qui aff ectent le spectre du signal. D'autre part, la ligne à retard elle-même introduit des pertes ou atténuations apparaîssent lors de sa mise en circuit, ce qui se traduit par un affaiblissement du signal. Par ailleurs, les contacts de relais pour court-circuiter les lignes à retard sont à un potentiel variable, élevé par rapport à la masse. Or, ceci est un inconvénient pour le fonctionnement de ce montage lorsque l'on veut remplacer les contacts de relais par des commutateurs électroniques qui sont sensibles aux champs électriques.Par contre, les commutateurs électroniques peuvent avoir une structure particuliè rement simple lorsqu'ils aboutissent à la masse ou à un autre potentiel de référence fixe. En conséquence, la présente invention permet d'éliminer les inconvénients des montages à relais de l'état de la technique. C'est ainsi, par exemple, que la présente invention se propose d'éliminer es effets capacitifs secondaires des contacts de ces relais. D'autre part, lorsqu'on court-circuite l'une des voies, il ne doit en résulter aucune réaction sur la voie passante du circuit. De plus, les niveaux de sortie, qu'il s'agisse d'un signal retardé ou d'un signal non-retardé, doivent être égaux. Le circuit de retard sélectivement commutable, objet de l'invention, comprend un étage de séparation à deux sorties auxquelles sont respectivement connectées une voie de retard retardant le signal d'un intervalle de temps prédéterminé et une voie directe ne retardant pas le signal, les deux voies aboutissant, à travers des étages amplificateurs de sortie, à une sortie commune, les deux voies peuvent être alternativement reliées, à l'aide de deux interrupteurs électroniques, à des potentiels de référence.Le circuit de retard selon l'invention est conçu, en outre, de telle sorte que l'étage d'amplification alimenté par la voie de retard compense, d'une part, l'atténuation apportée par-la ligne à retard et d'autre part, l'effet passe-bas de celle-ci par une contre-réaction sélective qui donne à cet étage une caractéristique passe-haut de façon à élargir la bande passante globale de la voie de retard. Suivant l'invention, un circuit de retard sélectivement commutable pour l'un des signaux de couleurs primaires dans un récepteur de télévision en couleurs, en vue d'engendrer à la demande une image partielle de l'une des couleurs horizontalement décalée par rapport à celles des deux autres, qui permet, en utilisant des lunettes anaglyptiques pour observer l'écran, de disposer d'une image apparamment tridimensionnelle ou en pseudo-relief, ainsi que des moyens de commutation permettant de disposer d'une image partielle de cette couleur en. phase avec celles des deux autres, est principalement caractérisé en ce que ledit signal de couleur est appliqué à un étage séparateur comportant deux sorties dont la première fournit ce signal avec une inversion de phase à l'entrée d'une voie de retard comprenant une ligne à retard et dont la seconde fournit ce signal en phase à l'entrée d'une voie directe qui le transmet sans déphasage notable, ces deux voies alimentant respec tivement deux étages de sortie dont les sorties respectives sont reliées ensemble pour former une sortie commune aux deux voies, et en ce que les moyens de commutation comprennent deux interrupteurs électroniques destinés à réunir dé manière alternée l'un des points de l'une des voies à un point de potentiel de référence, en vue d'empêcher la transmission du signal provenant de l'une des sorties de l'étage séparateur à l'un des étages de sortie, les interrupteurs étant commandés en opposition de phase au moyen d'un signal à deux niveaux appliqués à une entrée de commande commune, de façon à rendre l'une ou l'autre des voies passante. L'invention sera mieux comprise et d'autres de ses objets, caractéristiques et avantages ressortiront de la description qui suit et des dessins annexes s'y rapportant2 donnés à titre d'exemple, sur lesquels: - la figure 1 est un schéma synoptique (blc-åiagramme) å'un circuit de retard commutable d'un signal de couleur, suivant l'invention ; et - la figure 2 est un schéma de principe d'un mode de réalisatlon simple et économique du circuit de la figure 12 à l'aide d'éléments discrets. Sur la figure 1, l'entrée E du circuit qui reçoit le signal de couleur rouge R est celle d'un étage séparateur 1 dont les deux sorties alimentent respectivement deux voies ou canaux de transmission 2 et 3 de ce signal. Cet étage séparateur 1 permet, d'une part de séparer les signaux respectivement appliqués aux deux voies 2 et 3, dont la première 2 est une voie de retard et la seconde 3 une voie dite directe ou sans retard et, d'autre part2 de présenter à l'entrée d'une ligne à retard 4 équipant la première 2, une impédance adaptée à llimpédance caracteristique de cette ligne 4.Le signal rouge R transmis par la voie de retard 4 est retardé par la ligne à retard 4 d'un intervalle de temps prédéterminé (qui est une fraction constante de la durée d'une période de ligne de 64vs). La voie directe 3 qui est ici une simple liaison galvanique, par exemple, ne fait subir au signal rouge R aucun retard notable. Les deux voies 2 et 3 peuvent être mises en court-circuit de manière alternée à l'aide de deux interrupteurs électroniques 8 et 9 commandables chacun à l'aide d'une entrée de commande, selon le mode de fonctionnement désiré du récepteur qui peut être bi- ou pseudo-tridimensionnel (en pseudo-relief).Ces interrupteurs électroniques 8, 9 peuvent être connectés de telle sorte qu'ils puissent respectivement relier lorsqu'ils sont fermés, un point de ces deux voies 2 et 3 à un point de potentiel de référence, tel que la- masse, afin d'empêcher la transmission du signal rouge par l'une d'elles. A cette fin, le signal de commande de sélection du mode de fonctionnement est appliqué à l'entrée de commande de l'un 9 des interrupteurs 8, 9 de façon directe, et à travers un inverseur I, à l'autre interrupteur 9, afin que lorsque l'un est ouvert, L'autre soit fermé. Pour la mise à la masse de la voie de retard 2 on choisit, de préférence, L'entrée de la ligne à retard 4. La sortie de la voie de retard 2, constituée par celle de la ligne à retard 4, est reliée à un premier étage de sortie 5 qui est agencé de telle sorte que son gain compense l'atténuation que subit le signal rouge R en transitant par la ligne à retard 4. La voie directe 3 réunit directement la seconde sortie de l'étage séparateur I à l'entrée d'un second étage de sortie 6 qui peut être à gain unitaire et sans inversion de phase entre son entrée et sa sortie, tandisque le signal rouge transmis par la voie de retard subit deux inversions de phase successives symbolisées par les petits cercles situés respectivement à la première sortie de l'étage séparateur 1 et à la sortie du premier étage de sortie 5. La figure 2 est le schéma de principe d'un mode de réalisation simple, réalisé à l'aide d'éléments actifs discrets du circuit de la figure 1. Le signal de couleur primaire rouge R est appliqué à l'entrée E de l'étage séparateur 1 qui est du type déphaseur (dit "phase splitter" en anglais), généralement utilisé en amont des amplificateurs de sortie du type push-pull et équipé d'un transistor bipolaire chargé par des résistances collecteur et émetteur. Cette entrée E est reliée à la base d'un premier transistor bipolaire 10 du type NPN, dont le collecteur est relié à l'une des bornes d'une première résistance 11 et dont l'émetteur est relié à l'une des bornes d'une seconde résistance 15. L'autre borne de la première résistance 11 est reliée à la jonction 32 de l'une des bornes d'une troisième résistance 30 et de l'une des armatures d'un premier condensateur 31 qui forment ensemble un circuit de découplage. L'autre borne de la troisième résistance 30 est reliée au pôle positif (+) d'une source de tension continue d'alimentation UB dont le pôle négatif est relié à la masse. L'autre borne de la seconde résistance 15 et l'autre armature du premier condensateur 31 sont également reliées à la masse. Le collecteur du premier transistor il alimente la voie de retard 2. A cette fin, il est réuni par l'intermédiaire d'une quatrième résistance 12 à l'entrée de la ligne de retard 4, qui est celle de la voie de retard 2. La sortie de la ligne à retard 4 est reliée à l'entrée du premier étage de sortie 5, constitué par la base d'un second transistor bipolare 13 de type PNP, qui est également reliée par une cinquième résistance 29 à la jonction 32 précitée. Cette jonction 32 est également réunie à l'émetteur du second transistor 13 au moyen d'un montage parallèle 34 composé d'une sixième résistance 25 et d'un second condensateur 26.Ce montage parallèle 25-26 (ou 34) dans le circuit émetteur du second transistor 13 monté en émetteur commun, en fait un étage d'amplification à contre-réaction en courant sélective de façon à favoriser la transmission des fréquences élevées pour compenser la caractéristique passe-bas de la ligne à retard 4. Le collecteur du second transistor 13, relié à la sortie commune 7 des deux étages 5 et 6, est relié, en outre, par l'intermédiaire d'une septième résistance 14 à l'anode d'uné première diode 24-dont la cathode est reliée à la masse. L'émetteur du premier transistor 10 alimente la voie directe 3. A cette fin, il est relié à la cathode d'une seconde diode 16 dont I'anode est reliée à la cathode d'une troisième diode 17. L'anode de la troisième diode 17 est reliée à l'entrée de la voie directe 3 qui est constituée par un conducteur réunissant cette anode en même temps à la base d'un troisième transistor bipolaire 18 du type NPN2 monté en collecteur commun, à l'anode d'une quatrième diode 21 et à liune des bornes d'une huitième résistance 28 dont l'autre borne est reliée à la jonction 32, à laquelle est également relié le collecteur du troisième transistor 18. L'émetteur du troisième transistor 18 est relié à la sortie commune 7 de telle sorte que la septième résistance 14 en série avec la première diode 24 constitue la charge commune des deux étages de sortie 5 et 6. La cathode de la quatrième diode 21 est reliée à la jonction du collecteur d'un quatrième transistor bipolaire 20, de la base d'un cinquième transistor bipolaire 22, tous les deux du type NPN, et de l'une des bornes d'une neuvième résistance 27 dont l'autre borne est reliée à la jonction 32. L'émetteur du quatrième transistor 20 est relié à la masse et sa base est réunie au moyen d'une dizième résistance 33 à l'entrée de commande C recevant le signal de commande du mode de fonctionnement à deux niveaux (haut et bas). Le collecteur du cinquième transistor 22 est relié au pôle positif (+) de la source UB et son émetteur est relié à l'anode d'une cinquième diode 23 dont la cathode est reliée à l'entrée de la voie de retard 2. Ainsi le trajet collecteur-émetteur du quatrième transistor 20 constitue, d'une part, l'interrupteur 9 permettant de connecter la voie directe 3 à la masse et d'autre part, l'inverseur 1 inséré entre l'entrée C et l'entrée de commande de l'interrupteur 8 qui lui est constitué par le trajet collecteur-émetteur du cinquième transistor 22. Les deux sorties de l'étage séparateur 1, respectivement constituées par le collecteur et l'émetteur du premier transistor 10 fournissent le signal de couleur rouge R en opposition de phase relative. Toutefois, dans le cas présent, les interrupteurs électroniques s et 9 respectivement constitués par les transistors 22 et 20, le font fonctionner de manière alternée en collecteur commun, lorsque l'interrupteur 8 est fermé et l'interrupteur 9 est ouvert, ou en émetteur commun, dans le cas contraire. En collecteur commun (également dit "emitter follower" en anglais), le gain en tension de l'étage 1 est légèrement inférieur à l'unité, quelle que soit la valeur de la résistance émetteur 15.En émetteur commun, le gain de l'étage séparateur dépend notamment du -choix de la valeur de la résistance collecteur 11 et de la valeur absolue des autres impédances qui sont connectées en parallèle avec cette dernière en tenant compte de la contre-réaction en courant dGe à la résistance émetteur 15. La quatrième résistance 12 qui réunit le collecteur du premier transistor 10 à l'entrée de la ligne à retard 4 et à l'une des bornes du dipôle interrupteur 22-23 (ou 8), permet3 d'une part, d'adapter l'impédance de sortie de l'étage séparateur 1 fonctionnant en émetteur commun2 à l'impédance caractéristique de la ligne à retard et d'autre part, de réduire la tension collecteur du premier transistor 10, lorsque le cinquième transistor 22 est saturé et réunit à travers son trajet collecteur-émetteur et la diode 23 en série, la jonction de la quatrième résistance 12 et de l'entrée de la ligne a retard 4 au pole positif (+) de la source de tension d'alimentation UB.Du point de vue du courant continu, cette jonction est également réunie à travers la ligne à retard 4 à la base du second transistor 13 qui est alors polarisée positivement par rapport à l'émetteur de ce transistor 13 en le bloquant. La saturation du cinquième transistor 22 est obtenu par le blocage du quatrième 20 par un signal de commande du mode de fonctionnement constitué par un état bas (tension sensiblement nulle ou négative par apport à la masse) appliqué à l'entrée de commande 19 (C).La base du cinquième transistor 22 est alors polarisée à travers la neuvieme résistance 27 (de base) à une tension inférieure à la tension U32 de la jonction 32 mais supérieure à la tension collecteur du premier transistor 10 ainsi qu'à la tension de base du troisième 18 de sorte que la seconde diode 21 se bloque et la base du troisième transistor 18 est polarisée par une tension qui est décalée vers le haut par deux chutes de tension directes des diodes 16 et 17 en série (dites "diode foward voltage drop" représentées par le sigle VFD et égales à 0,7 volts environ chacune) par rapport à la tension émetteur du premier transistor 10.Ces diodes 16 et 17 permettent de compenser les chutes de tension à travers les jonctions base-émetteur du troisième transistor 18 et anode-cathode de la première diode 24, afin de conserver la composante continue du signal de couleur rouge R et, par conséquent, son niveau de référence correspondant à une amplitude nulle. L'étage de sortie 6 de la voie directe étant du type à collecteur commun avec couplage directe à l'étage séparateur 1 qui est alors également à collecteur commun, tous les- deux présentant un gain en tension sensiblement unitaire.Il est important de conserver la composante continue du signal R et le niveau de référence couleur (rouge) qui est élaboré dans le décodeur (PAL, SECAM ou NTSC) et-conservé dans le circuit de matriçage qui lui élabore les signaux de couleurs primaires R (rouge), B (bleue) et V (verte) à partir des signaux de chrominance (R - Y) et (B - Y) ou I et Q et du signal de luminance Y, ainsi que le réglage des échelles de gris (saturation). L'utilisation des étages à collecteur commun dans la voie directe 2 est nécessaire pour éviter des retards non désirés du signal rouge R en mode de fonctionnement normal. En résumé, lorsque l'interrupteur 9 est ouvert et l'interrupteur 8 est fermé, le signal de couleur R est transmis sans retard ni atténuation notable entre l'entrée E et la sortie 7 qui est réunie à la masse par la charge commune 14-24 des deux étages de sortie 5 et 6 dont le premier 5 est bloqué de la manière décrite cidessus. Lorsque l'on désire un fonctionnement du récepteur de télévision en mode de pseudo-relief ou pseudo-tridimensionnel, on transmet le signal rouge R par voie de retard 2 en bloquant le voie directe 3. Ceci est obtenu par l'application à l'entrée de commande commune 19 (ou C) d'un état haut qui, à travers la dixième résistance 33, commande la saturation du quatrième transistor 20 qui réunit alors la base du troisième transistor 18 à travers la seconde diode 21 conductrice, à la masse en appliquant à cette base une tension VB18 inférieure à 1,4 V de manière à le bloquer. Du fait que la tension VBl8 est inférieure à 2 VFD, les deux diodes 16 et 17 réunissant la base à l'émetteur du premier transistor 10 sont également bloquées et la voie directe 3 est hors service.La résistance émetteur 15 du premier transistor 10 ne sert alors qu'à la contre-réaction en courant de l'étage séparateur 1 qui fonctionne en émetteur commun. D'autre part, la saturation du quatrième transistor 20 provoque le blocage du cinquième 22 en polarisant sa base négativement par rapport à son émetteur.En effet, le collecteur du quatrième transistor 20 fournissant une tension VCEsat 20 (inférieure à 0,6 V environ), par rapport à la masse, la jonction baseémetteur du cinquième transistor 22 en série avec la diode 21 dont la cathode est galvaniquement reliée à la base du second transistor 13 et à la résistance de base 29 de celui-ci, ainsi qu'à travers la résistance 12 au collecteur du premier, se polarise à l'envers, provoquant son blocage et en même temps celui de la diode 21, libérant ainsi l'entrée de ligne à retard 4et débloquant le second transistor 13 qui se met à conduire. La ligne à retard 4 transmet le signal rouge R de phase inversé, prélevé sur le collecteur du premier transistor 10, avec un retard prédéterminé à la base du second transistor 13 monté en émetteur commun, dont le collecteur relié à la sortie commune 7 fournit alors le signal rouge R retardé et de phase réinversée. Comme il a été dit précédemment, le gain de l'étage de sortie 5 comprenant le second transistor 13 est choisi de manière à compenser l'atténuation du signal par la ligne à retard 4 et la caractéristique amplitude-fréquence de cette dernière, pouvant présenter une fréquence de coupure haute (-3 dB) trop basse pour transmettre la totalité du spectre du signal rouge (R) de 1,5 MHz environ, est compensé par la contre-réaction en courant sélective obtenue à l'aide du montage RC parallèle 25-26 (34) dans le circuit émetteur de ce transistor 13. En résumé, le circuit suivant l'invention permet de transmettre de manière sélective le signal de couleur rouge R retardé (par la voie de retard 2 comprenant la ligne à retard 4) ou non-retardée (par la voie directe 3), à l'une des électrodes de commande (Wehnelt ou cathode) du canon rouge d'un tube à rayons cathodiques trichrome. Ceci est obtenu au moyen d'un signal de- commande de commutation des voies ou du mode de fonctionnement, à deux niveaux de tension continue, appliqué à l'entrée de commande commune (C) des deux interrupteurs (8, 9) de façon qu'ils relient sélectivement l'une des voies 2 ou 3 à des potentiels de référence (masse ou UB) qui constituent le point de vue du signal alternatif la masse, et qui peuvent, en outreS provoquer le blocage de celui des étages de sortie (5 et 6) que la voie hors service alimente. Le circuit de l'invention présente donc l'avantage que les niveaux d'entrée du signal rouge R sont sensiblement conservés à la sortie commune 7 des deux voies 2, 3 quelle que soit la voie passante2 et qu'aucun retard parasite non-désiré n'est produit par la voie directe 3. Un tel circuit est particulièrement adapté à l'incorporation ultérieure ou optionnelle dans un récepteur de télévision en couleurs, par son insertion dans la voie de transmission de l'un ou de plusieurs signaux de couleurs primaires (R, B, v)-. REVENDICATIONS 1. Circuit de retard sélectivement commutable pour l'un (R) des signaux de couleurs primaires (R, B, V) dans un récepteur de télévision en couleurs, en vue d'engendrer à la demande une image partielle de l'une (R) des couleurs (R, B, V) horizontalement décalée par rapport à celles des deux autres (B, V), qui permet, en utilisant des lunettes anaglyptiques pour observer l'écran, de disposer d'une image apparamment tridimensionnelle ou en pseudo-relief, ainsi que des moyens de commutation permettant de disposer d'une image partielle de cette couleur (R) en phase avec celles des deux autres (B, V), caractérisé en ce que ledit signal de couleur (R) est appliqué à un étage séparateur (1) comportant deux sorties dont la première fournit ce signal avec une inversion de phase à l'entrée d'une voie de retard (2) comprenant une ligne à retard (4) et dont la seconde fournit ce signal en phase à l'entrée d'une voie directe (3) qui le transmet sans déphasage notable, ces deux voies (2, 3) alimentant respectivement deux étages de sortie (5, 6) dont les sorties respectives sont reliées ensemble pour former une sortie (7) commune aux deux voies, et en ce que les moyens de commutation comprennent deux interrupteurs électroniques ( 9) destinés à réunir de manière alternée l'un des points de l'une des voies (2, 31 à un point de potentiel de référence (UB, O), en vue d'empêcheur la transmission du signal provenant de l'une des sorties de l'étage séparateur (1) à l'un des étages de sortie (5, 6), les interrupteurs (8, 9) étant commandés en opposition de phase au moyen d'un signal à deux niveaux appliqué à une entrée de commande commune (C) de façon à rendre l'une ou l'autre des voies (2, 3) passante. 2. Circuit de retard suivant la revendication 1, caractérisé ce que l'étage séparateur (1) comprend un premier transistor (10) dont les circuits collecteur et émetteur comprennent respecti- vement des résistances (11, 15), dont le collecteur est réuni à l'entrée de la ligne à retard (b} et à l'une des bornes du premier interrupteur électronique (8) au moyen d'une résistance (12) et dont L'émetteur est couplé à la voie directe 3 et à l'une des bornes du second interrupteur électronique (9), les deux interrupteurs (8, 9) étant constitués par les trajets coilecteur-émetteur respectifs de deux transistors (20, 22) bipolaires. 3. Circuit de retard suivant l'une des revendications précédentes, caractérisé en ce que la sortie de la voie directe (3) est reliée à la base d'un transistor bipolaire (18)du type NPN, monté en collecteur commun, constituant le second étage de sortie (6), dont l'émetteur est relié à la sortie commune (7) du circuit, celle-ci étant réunie à la masse au moyen d'une charge résistive commune (14). 4. Circuit de retard suivant l'une des revendications précédentes, caractérisé en ce que la sortie de la voie de retard (2), constituée par celle de la ligne à retard (4),'est reliée à la base d'un autre transistor bipolaire (13), du type PNP, monté en émetteur commun, constituant le premier étage de sortie (5), L'émetteur de cet autre transistor (13) étant réuni à une borne (32) d'alimentation positive au moyen d'un montage parallèle (34) composé d'une résistance (25) et d'un condensateur (26) formant un circuit de contre-réaction sélectif et dont les valeurs respectives ont été choisies pour que la caractéristique amplitude-fréquence du premier étage de sortie (5) compense l'insuffisance de celle de la ligne à retard (4), le collecteur de cet autre transistor (13) étant relié à la sortie (7) et à la charge (14) communes et en ce que la valeur de la résistance de cette dernière est choisie de telle sorte que le gain de ce premier étage de sortie (5) soit sensiblement égal à l'atténuation que la ligne à retard (4) fait subir au signal retardé. 5. Circuit de retard suivant l'une des revendications 3 et 4, caractérisé en ce que le transistor bipolaire (20) constituant le second interrupteur (9) est réuni par son collecteur, à travers une diode (21) conductrice dans le même sens que lui, à la base du transistor (18) équipant le second étage de sortie (6), et par son émetteur à la masse, de telle sorte que, lorsqutil est polarisé sur sa base pour conduire, il commande simultanément la mise à la masse de la voie directe (3) et le blocage de ce transistor (18). 6. Circuit de retard suivant la revendication 5, caractérisé en ce que la charge commune (14, 24) étant composée d'une résistance (14) et d'une diode (24) en série, la base du transistor (18) équipant le second étage de sortie (6) est reliée à travers deux diodes (16, 17) en série à l'émetteur du transistor (10) équipant l'étage séparateur (1), afin de conserver la transmission de la composante continue et du niveau de référence couleur, élaborés dans des circuits en amont de l'entrée (E) de l'étage séparateur (1), ces diodes (16, 17) étant bloquées, lorsque le second interrupteur (9) est fermé. 7. Circuit de retard suivant l'une des revendications 5 et 6, caractérisé en ce que le transistor (22) équipant le premier interrupteur (8) est relié par son émetteur à travers une diode (23) conduisant dans le même sens que lui, à l'entrée de la voie de retard (2) et par son collecteur au pôle positif (+) d'une source de tension (UB) d'alimentation de niveau supérieur à la tension d'alimentation (U32) commune des étages séparateur (1) et de sortie (5, 6), de sorte que, lorsque ce transistor (22) est saturé, il commande simultanément la coupure du signal sur cette entrée et le blocage du transistor PNP (13) équipant le premier étage de sortie (5). 8. Circuit de retard suivant la revendication 7, caractérisé ce que la base du transistor (22) équipant le premier interrupteur (8) est reliée au collecteur du transistor (20) équipant le second interrupteur (9), de telle sorte que le second (20) constitue pour le premier (22) un inverseur logique afin que lorsque l'un est saturé l'autre soit bloqué et vice versa. 9. Récepteur de télévision en couleurs, caractérisé en ce qu'il comporte au moins un circuit de retard sélectivement commutable suivant l'une des revendications précédentes, inséré dans au moins l'une des voies de transmission des signaux des trois couleurs primaires (R, B, V).