FR 2533735 A1 19840330 FR 8314854 A 19830919 Circuit de décodage pour des lignes de sélection de mémoires à semiconducteurs. L'invention se rapporte à un circuit de décodage pour des lignes de sélection de mémoires à semiconducteurs, constitué par une pluralité de mélangeursinverseurs de décodage qui sont susceptibles d'être attaqués par l'intermédiaire de lignes d'adresses chargées par des bits d'adresse et les bits d'adresse inversés, les sorties des mélangeurs-inverseurs étant liées aux lignes de sélection. L'invention a pour objet d'indiquer un circuit de décodage de ce genre qui présente, en fonctionnement statique, une consommation plus faible en courant que les décodeurs habituels, sans que l'on doive, pour cela, augmenter les moyens de circuiterie à mettre en oeuvre. Selon l'invention, ce problème est résolu grâce au fait que chacun des mélangeurs-inverseurs de décodage est constitué par un circuit série relié à la tension d'alimentation et constitué par une première branche de courant et par le circuit série d'un nombre de secondes branches de courant qui correspond au nombre de bits d'adresse, que la première branche de courant comporte un premier transistor de commutation et présente une résistance, alors que dans chacune des secondes branches de courant est disposé un second transistor de commutation, et que la borne de grille du premier transistor de commutation est reliée à l'une des lignes d'adresses, à l'exclusion des lignes d'adresses qui sont reliées aux bornes des grilles du second transistor de commutation associées du même mélangeur inverseur, et que les premiers transistors de commutation, sont répartis, du point de vue de leur attaque, sur une pluralité de lignes d'adresses qui sont à prendre en considération. L'avantage que permet d'obtenir l'invention réside en particulier dans le fait que la consommation en courant, en fonctionnement statique, est abaissée par de simples mesures de circuiterie, presqu'à la moitié de celles qu'il convient de mettre en oeuvre dans les décodeurs connus, étant noté que l'on assure en même temps une charge capacitive très uniforme des lignes d'adresses qui servent à l'attaque. Suivant une première forme de réalisation, le circuit de décodage conforme à l'invention est caractérisé par le fait que chacune des lignes d'adresses sert à attaquer un même nombre de premiers transistors de commutation. Une autre variante est caractérisée par le fait que la résistance de la première branche de courant d'un mélangeur-inverseur est constituée par la résistance de la voie source-drain du premier transistor de commutation. Suivant une autre forme de réalisation, la résistance de la première branche de courant d'un mélangeur-inverseur est constituée par un élément de charge. A titre d'exemple on a décrit ci-dessous l'invention en se référant à un exemple de réalisation qui est représenté au dessin. Dans le dessin, on a représenté deux mélangeurs inverseurs G1 et G2 d'un circuit de décodage la comportant, au total, 2n de tels mélangeurs-inverseurs. Parmi les 2n sorties A1 à A2n du décodeur, l'une de celles-ci est respectivement susceptible d'être sélectionnée, et, plus particulièrement, en fonction de n bits d'adresse x0 à x Le mélangeur-inverseur Cl est constitué par le circuit série forme par une première branche de courant 2 avec un circuit parallèle de n secondes branches de courant 31 à 3n. La branche de courant 2 qui reçoit, par l'intermédiaire d'une borne 4, la tension d'alimentation VDD, comporte la voie de commutation d'un premier transistor de commutation TS1, alors que chacune des secondes branches de courant 31 à 3n comporte un second transistor de commutation T1 à Tn. Les seconds transistors de commutation sont reliés, par leurs bornes de drain, à une ligne de sortie LA1, alors que leurs bornes de source sont portées au potentiel de référence.Leurs bornes de grille sont reliées respectivement à lluné des deux lignes d'adresses qui appartiennent a un bit d'adresse, c'est-à-dire soit à la ligne qui reçoit le bit d'adresse inversé soit à la ligne de bits d'adresses qui n'est pas inversée. Dans le dessin, et à titre d'exemple, la grille de T1 est reliée à la ligne L1 et reçoit de ce fait le bit d'adresse xO, la grille de T2 étant reliée à la ligne L3 et ainsi de suite. La grille de TSl est également reliée à une ligne d'adresses, étant noté toutefois que n'est concernée qu'une ligne d'adresses. qui n'est pas pliée à la grille de l'un des seconds transistors de commutation T1 à Tn de ce mélangeur-inverseur. Dans l'exemple représenté, la porte de TS1 est reliée à la ligne d'adresses L4. La première branche de courant 2 présente une résistance qui est supérieure à la résistance de l'une des secondes branches de courant 31 à 3n, lorsque son transistor de commutation est passant. Si l'on remplace d'abord le bloc 4, qui est indiqué en traits interrompus, par un court-circuit, cette condition de la résistance est satisfaite par le fait que le transistor de commutation TS1 est pourvu d'une résistance de base suffisamment importante, par exemple avec une zone de canal longue et étroite entre les zones de source et de drain.Si par contre la voie de commutation de TS1 est réalisée de façon à être faiblement ohmique, on prévoit avantageusement un élément de charge représenté dans le bloc 4, élément de charge qui est constitué par un transistor à effet de champ LT dont la grille est reliée à sa~ borne de source. Les autres mélangeurs-inverseurs -G2 sont réalisés de façon correspondant aux mélangeursinverseurs G1, étant noté que l'on prévoit respectivement d'autres coordinations entre les bornes de grille des seconds transistors de charge et les différentes lignes d'adresses L1 à L2n. Pour choisir un mélangeur-inverseur déterminé, par exemple G1, il faut que tous les seconds transistors de commutation, par exemple T1 à Tn soient bloqués par l'intermédiaire des lignes d'adresses qui sont branchées. pour choisir G1, les bits d'adresse xO (x(n-l) ont respectivement la valeur 0, alors que les bits d'adresse xO à x(n-l) ont, en conséquence, respectivement la valeur 1. Etant donné que la ligne L4 est, dans ce cas, occupée par un 1, le transistor TS1 se trouve dans son état passant. I1 en résulte que la ligne de sortie LA1 reçoit, environ, la tension d'alimentation VDD. Cette tension est appliquée, par l'intermédiaire de Ai, à la ligne de mots WL1.Dans les autres mélangeurs-inverseurs G2... etc, c'està-dire les mélangeurs-inverseurs qui n'ont pas été sélectionnés, au moins l'un des seconds transistors de commutation est passant, en sorte que leurs lignes de sortie LA2, etc. sont au potentiel masse. Les premiers transistors de commutation, par exemple TS1 de Cl et TS12 de G2, sont répartis, pour ce qui concerne leur attaque, de telle manière sur les lignes d'adresses Li à L2n qui existent que dans la mesure un nombre égal de premiers transistors de commutation soit relié à chacune de ces lignes d'adresses. Ceci permet que pour environ la moitié de tous les mélangeurs-inverseurs qui n'ont pas été sélectionnés, les bornes de grille de leurs premiers transistors de commutation ne se trouvent reliées aux lignes d'adresses qui sont précisément occupées par un 0, en sorte qu'elles bloquent. Dans ces mélangeurs-inverseurs, aucun courant transversal ne se présente, si l'on est en présence d'un état non sélectionné.Des courants transversaux passent uniquement dans les mélangeurs-inverseurs qui ne sont pas sélec- tionnés et dont les premiers et seconds transistors de commutation sont commutés dans leur état passant. Mais étant donné que dans tous les cas la borne de grille du premier transistor de commutation ne doit être reliée qu'à des lignes d'adresses qui ne sont pas en même temps reliées à une borne de grille des seconds transistors de commutation d'un même mélangeurinverseur, seul le mélangeur-inverseur souhaité est sélectionné. REVENDICATIONS 1. Circuit de décodage pour-des lignes de sélection de mémoires à semiconducteurs, constitué par une pluralité de mélangeurs-inverseurs de décodage qui sont susceptible d'être attaqués par lBintermé- diaire de lignes dVadress-es chargées par des bits d'adresse et les bits d'adresse inversés, les sorties des mélangeurs-inverseurs étant liées aux lignes de sélection, caractérisé par le fait que chacun des mélangeurs-inverseurs de décodage (G1) est-constitué par un circuit série relié à la tension dValimenta- tion et constitué par une première branche de courant (2) et par le circuit série d'un nombre de secondes branches de courant (31 0OO 3n) qui correspond au nombre de bits d'adresse, que la première branche de courant (2) comporte un premier transistor de commutation L2n) qui sont à prendre en considération. 2. Circuit de décodage selon la revendication 1, caractérisé par le fait que chacune des lignes d'adresses (L1 ... L2n) sert à attaquer un même nombre de premiers transistors de commutation (TS1, TS12, etc.). 3. Circuit de décodage selon la revendication 1 ou 2, caractérisé par le fait que la résistance de la première branche de courant (2) d'un mélangeurinverseur (G1) est constituée par la résistance de la voie source-drain du premier transistor de commutation (TS1). 4. Circuit de décodage selon la revendication 1 ou 2, caractérisé par le fait que la résistance de la première branche de courant (2) d'un mélangeurinverseur (G1) est constituée par un élément de charge (LT).