FR 2525014 A1 19831014 FR 8305794 A 19830408 La présente demande est un développement de la demande de brevet FR 82 01584 déposée le ler février 1982 au même nom, le contenu de ce dépôt antérieur étant incorporé dans la présente demande pour référence. La présente invention a trait d'une manière générale au domaine des montages de distribution et de commande de haute tension de circuit intégré et aux systèmes à circuit intégré tels que systèmes de mémoire rémanente ou non volatile pro- grammable et systèmes logiques qui utilisent dans leur fonc- tionnement des signaux à tension relativement élevée Les procédés et montages selon la présente invention sont parti- culièrement utiles pour constituer des circuits intégrés tels que systèmes de mémoire morte rémanente modifiable par commande électrique (EEPROM) comportant des éléments de mé- moire à circuit de grille flottante intégré, dans lesquels une tension relativement élevée servant à modifier par com- mande électrique les éléments de mémoire peut être obtenue "sur puce" tension. Les circuits de mémoire EEPROM peuvent généralement être lus au moyen d'un potentiel de niveau logique à ten- sion relativement faible, couramment de 5 volts Toutefois, dans divers dispositifs de mémoire rémanente mettant en oeu- vre la technologie de grille flottante, on utilise une ten- sion relativement plus forte, par exemple de 20-25 volts, pour l'écriture et l'effacement dans les éléments de mémoi- re On engendre couramment ces tensions plus élevées "hors puce" c'est-àdire extérieurement au circuit intégré) en raison des forts courants qu'exigent les circuits décodeurs sur puce utilisés pour acheminer l'impulsion de haute ten- sion jusqu'à la cellule de mémoire ou multiplet à programmer ainsi. On fait couramment usage de dispositifs comportant des éléments à grille flottante MOS dans des systèmes exigeant la rétention prolongée de données avec possibilité de modi- fication par commande électrique Une grille flottante est un úlot de matériau conducteur, électriquement isolé du substrat mais en couplage capacitif avec lui, formant la grille d'un transistor MOS Selon qu'une charge est présente ou absente sur cette grille flottante, le transistor se trouve mis à l'état conducteur ("passant") ou non conducteur ("bloqué"), ce sur quoi est fondé le stockage dans le dispo- sitif de mémoire de données de " 1 " ou de " O " binaires cor- respondant à la présence ou à l'absence de charge de grille flottante On connaît divers moyens permettant d'introduire la charge de signal sur la grille flottante ou de l'en éli- miner Une fois présente sur la grille, la charge y demeure captive de manière quasi permanente, parce que la grille flottante est complètement entourée par un matériau isolant qui se comporte en barrière s'opposant à la décharge de la grille flottante On peut introduire une charge sur la gril- le flottante par injection d'électrons excités et/ou par mé- canismes d'effet tunnel On peut éliminer une charge de la grille flottante par exposition à un rayonnement (lumière ultraviolette, rayons X), par injection par avalanche, ou par effet tunnel. On a réalisé des éléments et matrices de mémoire réma- nente perfectionnés, tels que décrits dans les brevets US 4 274 012, 4 300 212 et 4 314 265, qui utilisent des ten- sions relativement élevées pour la programmation et l'ef- facement dans des éléments de mémoire rémanents à circuit intégré, et ces systèmes ont comporté la génération sur puce des hautes tensions de programmation et d'effacement, comme décrit dans le brevet US 4 263 664 et dans la demande de brevet US Serial No 71 498 déposée le 31 août 1979 et inti- tulée "Integrated Rise-Time Regulated Voltage Generator Systems". Toutefois, un problème critique posé par la réalisation d'un circuit de mémoire intégré qui engendre sur puce de hautes tensions de programmation à partir de sources exter- nes d'énergie à niveau logique réside en ce que la quantité de courant nécessaire pour décoder de manière courante la haute tension présente dans l'EEPROM est sensiblement supé- rieure à la quantité de courant dont on dispose à partir de générateurs de haute tension prévus sur puce Par exemple, il peut falloir un nombre de décodeurs de 128, 256 ou plus pour chaque conducteur de rangée de la matrice de mémoire sur puce Les logiques statiques ou à rapport prévues dans de tels décodeurs utilisent des impédances de charge ou des transistors qui prélèvent constamment du courant alternatif. Un circuit comportant 128 de ces décodeurs exigerait, par exemple, du courant se chiffrant par milliampères pour main- tenir sélectivement "bloqués" 127 de ces décodeurs au cours d'une opération d'écriture Des matrices de mémoire plus importantes exigeraient encore plus de courant Or, les gé- nérateurs de haute tension sur puce ont typiquement un pou- voir de débit de courant très limité Par exemple, une pompe de charge sur puce type peut fournir un courant de sortie de l'ordre de 10 microampères, ce qui est absolument inadéquat pour répondre aux besoins en courant de montages d'adressage de mémoire courants. En raison de ce pouvoir relativement faible de fourni- ture de courant haute tension sur puce, il serait souhaita- ble de pouvoir distribuer le courant de sortie du générateur haute tension d'une manière contrôlée permettant d'épargner des surcharges à ces générateurs à pouvoir de débit limi- tées On ressent donc le besoin de systèmes à circuit inté- gré pour la commande et la distribution de haute tension qui n'exigent pas l'application de charges de courant importan- tes à partir de circuits décodeurs individuels d'une matrice de mémoire De tels systèmes seraient particulièrement sou- haitables en matière de systèmes de mémoire à circuit inté- gré rémanents de grandeur notable, tels que systèmes de mé- moire à nombre de bits de 16 K ou plus, comportant un nombre de circuits décodeurs de 128 ou plus pour l'adressage à la matrice de mémoire. En outre, il est souhaitable que des systèmes de dis- tribution et de commande d'énergie haute tension ne compor- tent qu'un minimum de composants et puissent ainsi n'occu- per, une fois disposés, qu'une superficie faible Ce point est important parce qu'on peut être amené à utiliser beau- coup de ces sous-éléments de circuit pour assurer la distri- bution de haute tension à des éléments de circuit sélectés. Pour minimiser l'encombrement de la puce, il est aussi sou- haitable que ces circuits puissent s'insérer sur une largeur ou "pas" faible du conducteur de rangée et/ou de colonne d'une matrice de mémoire rémanente. En outre, il est souhaitable que ces montages de com- mande de haute tension à circuit intégré, qui tendent à avoir une forte impédance et un faible pouvoir de débit de courant, soient compatibles avec des composants de circuits intégrés à niveau logique rapides, tels que circuits déco- deurs de ligne de mot de mémoire, qui ont des caractéris- tiques opposées: faible tension, faible impédance et fort pouvoir de débit de courant. En conséquence, un but de la présente invention est de proposer, en matière de circuit imprimé, des procédés et dispositifs pour la commande et l'application de hautes ten- sions L'invention a encore pour but de proposer des dispo- sitifs de mémoire morte rémanente susceptibles d'effacement et de programmation par commande électrique conçus pour en- gendrer sur puce et appliquer sélectivement des signaux de programmation à haute tension à débit de courant limité à des cellules de mémoire adressable Les objets, caractéris- tiques et avantages de l'invention ressortiront de la description détaillée ci-dessous en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma symbolique simplifié d'une réalisation de matrice de mémoire vive rémanente modifiable par commande électrique comportant divers aspects de la présente invention; la figure 2 est un schéma de réalisation d'un montage de commande et de distribution de haute tension décodable qu'on peut utiliser dans la matrice de la figure 1; - la figure 3 est une vue de dessus d'une réalisation sous forme de circuit intégré du montage de commande et de distribution de haute tension de la figure 2; la figure 4 est une vue latérale en coupe droite du transistor de couplage/découplage de la réalisation de la figure 2; la figure 5 est une vue de dessus d'une réalisation de montage de mémoire modifiable par commande électrique qui peut être utilisé dans la matrice de mémoire modifiable par commande électrique des figures 1 et 2; et la figure 6 est une vue latérale du circuit de mémoire intégré de la figure 5, en coupe droite, suivant la ligne 6-6 la figure 7 est un schéma simplifié d'une matrice de dispositifs de cellule de mémoire analogue à celui selon la figure 5; et l'ensemble des figures 8 A à 8 D est un diagramme illus- trant les états de fonctionnement du circuit de la figure 2. Suivant la présente invention, il est prévu d'une ma- nière générale des procédés et circuits intégrés pour l'ap- plication sélective de potentiels de haute tension à des éléments de circuit utilisant ces potentiels tels qu'élé- ments de mémoire rémanents d'une matrice de mémoire réma- nente De tels montages peuvent comporter des moyens déco- deurs pour charger sélectivement un ou plus d'un d'une série de noeuds d'élément de circuit à un premier potentiel élec- trique et pour charger d'autres noeuds de la série à un se- cond potentiel, des moyens de couplage/découplage pour iso- ler électriquement au moins le ou les noeuds d'élément de circuit sélectés qui ont été chargés au premier potentiel, et des moyens de charge haute tension sélective pour charger sélectivement le ou les noeuds de sortie électriquement iso- lés portés au premier potentiel à un potentiel élevé supé- rieur au premier potentiel, tout en empêchant la charge d'autres noeuds à un haut potentiel Les procédés et systè- mes à circuit intégré sont particulièrement utiles dans la commande et la distribution de potentiels relativement éle- vés, allant environ de 10 à 50 volts, générés par des géné- rateurs de haute tension à circuit intégré prévus sur puce, ayant un pouvoir de débit de courant limité allant environ de 0,1 à 100 microampères, courant qui, peut être transmis sélectivement et par adressage à l'une d'une série de desti- nations possibles Suivant l'invention, il est possible d'appliquer un potentiel relativement élevé à l'une ou plu- sieurs, sélectées, d'une série de destinations qui peuvent être au nombre d'environ 128, par exemple à l'un de 256 multiplets de huit bits de cellule de mémoire chacun. Suivant certains aspects des divers modes de réalisa- tion d'élément de circuit intégré selon la présente inven- tion, des circuits de distribution et de commande peuvent être prévus pour appliquer sélectivement un haut potentiel à un noeud de sortie, comportant des moyens pour recevoir un signal de haute tension ayant un potentiel maximum d'au moins 10 volts environ, et de préférence compris entre 15 et volts environ, des moyens, pour déceler le potentiel du noeud de sortie, et des moyens, sensibles au potentiel décelé du noeud de sortie, pour appliquer un haut potentiel d'au moins 10 volts environ et de préférence compris entre 15 et 40 volts environ au noeud de sortie quand le potentiel de ce noeud dépasse une valeur préfixée, et pour empêcher l'application d'un haut potentiel au noeud de sortie quand le potentiel décelé du noeud de sortie est inférieur à une valeur préfixée Avantageusement, le noeud de sortie se trouve dans un état électrique quasi flottant, et les moyens sensibles au potentiel décelé du noeud de sortie peuvent transmettre une haute tension entre le noeud de sortie et les moyens récepteurs de haute tension quand le potentiel décelé dépasse une valeur préfixée, et interdire quasi totalement la transmission de haute tension entre lesdits moyens récepteurs de haute tension et ledit noeud de sortie quand le potentiel décelé du noeud de sortie est inférieur à une valeur préfixée De tels circuits de distribution et de commande n'exigent pour fonctionner qu'une quantité de cou- rant quasi nulle, par exemple inférieure à quelques nano- ampères Avantageusement, les valeurs de potentiel décelées préfixées peuvent être basées sur dre à ou être intermédiaires entre) des potentiels de niveau logique présents dans une matrice de mémoire ou autre circuit logique, et les noeuds de sortie peuvent être des conducteurs de mots ou de colonne, isolables par commande électrique, de la matrice de mémoire On notera à cet égard qu'il est particulièrement avantageux que le noeud de sortie du circuit de distribution et de commande puisse être un conducteur de rangée ou de mot d'une matrice de mémoire rémanente que l'on peut charger à un potentiel de commande et faire isoler électriquement au potentiel de commande par un montage de décodage et de découplage approprié A cette fin, suivant des aspects complémentaires de la présente invention, des éléments à circuit intégré sont prévus pour commander la connexion électrique d'un noeud, tel que le conducteur de mot d'une matrice de mémoire rémanente, avec un montage décodeur de rangée pour décoder sélectivement des signaux d'adresse d'entrée et appliquer un potentiel de sortie de niveau logique à un noeud de sortie susceptible d'adressage sélectif du montage décodeur Des moyens sont prévus pour appliquer un potentiel de niveau logique préfixé à un noeud de sortie "adressé" (faisant l'objet d'un adres- sage) tel que conducteur de mot d'une matrice de mémoire, et isoler ensuite le noeud, par commande électrique, du montage décodeur; le potentiel de niveau logique appliqué au noeud avant l'isolement électrique peut être un potentiel supé- rieur à celui reconnu par le montage de commande de haute tension en tant que condition pour l'application de poten- tiel de haute tension au noeud de sortie L'élément de circuit de commande peut maintenir la connexion électrique du montage décodeur avec des noeuds non sélectés pour maintenir ceux-ci à un potentiel reconnu par le montage de distribution et de commande de haute tension en tant que condition interdisant l'application d'une haute tension au noeud. On se rendra compte, notamment d'après la description détaillée ci-dessous, que le montage de distribution et de commande de haute tension peut être combiné avec un montage de conducteur de rangée ou de mot courant, et peut comporter des moyens pour isoler sélectivement les conducteurs de mot afin de réaliser un système compact et efficace à faible consommation de courant pour l'application par adressage de hauts potentiels à une matrice de mémoire rémanente. D'une manière générale, suivant des aspects de la pré- sente invention relatifs aux procédés, il est prévu des pro- cédés pour l'application sélective de hauts potentiels dans des systèmes à circuit intégré tels que matrices de mémoire rémanente et analogues, comportant les opérations d'adres- sage et de charge d'un ou plusieurs noeuds de sortie sélec- tés, tels que conducteurs de mot d'une matrice de mémoire à un premier potentiel de commande préfixé et de charge d'au- tres noeuds à un second potentiel préfixé Le mot "charge" est utilisé dans un sens général pour désigner la mise des noeuds respectifs à des potentiels désiréSs, ce qui peut impliquer une augmentation de potentiel, une réduction de potentiel ou un maintien de potentiel, selon les potentiels respectifs présents sur les noeuds lors de l'opération de charge Selon des modes de mise en oeuvre préférés de tels procédés, les premier et second potentiels de commande peu- vent correspondre à des potentiels de niveau logique qui peuvent être sélectivement appliqués à des conducteurs de mot de matrice de mémoire par un montage décodeur courant. De tels procédés couvrent encore l'isolement électrique au moins du noeud ou des noeuds sélectés Les autres noeuds, non sélectés, peuvent être électriquement isolés de la même manière ou être maintenus en continu au second poten- tiel de niveau logique par connexion à une source de poten- tiel appropriée telle que montage décodeur de mémoire le procédé vise encore la charge à un haut potentiel du ou des noeuds électriquement isolés se trouvant au premier poten- tiel de commande Cette charge peut être opérée en décelant les potentiels des noeuds et en appliquant un haut potentiel aux noeuds électriquement isolés ayant un premier potentiel de niveau logique, tout en interdisant quasi totalement l'application de haut potentiel aux noeuds maintenus à un second potentiel de niveau logique De cette manière, on peut éviter un prélèvement de courant notable sur des sour- ces de haute tension. Après avoir décrit d'une manière générale divers de ses aspects, on va maintenant décrire plus particulièrement la présente invention en se référant au système de mémoire ré- manent 10 illustré par les figures 1 à 8. La figure 1 représente schématiquement une réalisation de système de mémoire morte rémanente modifiable par com- mande électrique comportant un montage de distribution et de commande adressable, à faible consommation d'énergie, pour appliquer sélectivement de l'énergie haute tension générée sur puce à une ou plusieurs cellules de mémoire rémanentes, modifiables par commande électrique, sélectées de la matri- ce Comme illustré par la figure 1, la matrice de la mémoire rémanente 10 comprend une matrice 12 située centralement d'éléments de mémoire morte rémanents 600, qui peuvent être du type décrit dans la demande de brevet FR citée dans l'in- troduction. Bien que les cellules de mémoire 600 utilisent la con- figuration de grille flottante selon ladite demande, on con- çoit que l'on peut utiliser divers types de cellules et ma- trices de mémoire rémanentes, notamment des matrices d'EEPROM et matrices logiques programmables assurant par commande électrique le stockage et l'effacement de charge, et que la présente invention s'avèrera très utile en la ma- tière Dans la matrice de mémoire 12, les cellules de mémoi- re rémanentes individuelles 600 sont réparties en une matri- ce de N x M à adressage assuré par une série de N conduc- teurs de "rangée" ou de "mot" X à X+N et disposées sur M conducteurs de colonne adressables symbolisés sur la figure 1 par des conducteurs de colonne Y à Y+M selon la pratique courante Les nombres N et M de conducteurs de mot et de colonne peuvent varier, suivant la grandeur de la matrice 12 et, de manière correspondante, selon le nombre de cellules de mémoire 600 susceptibles de stockage et d'adressage de la matrice 12 Dans une matrice de mémoire 8 K type, il peut être prévu 128 conducteurs de mot et 64 conducteurs de colonne, alors que dans une mémoire 32 K, les nombres respec- tifs de conducteurs seraient doublés On peut réaliser des matrices 12 multiples sur une seule puce de circuit intégré, pour disposer d'une capacité de mémoire accrue à partir d'un modèle de mémoire particulier. En outre, conformément dans l'ensemble à la pratique courante, l'adressage aux conducteurs de rangée X à X+N est assuré par un décodeur de rangées 20 qui comprend une série de circuits segmentaires décodeurs 200 à 200 +N, correspon- dant chacun à un conducteur de rangée respectif Dans la réalisation illustrée 10, les circuits segmentaires déco- deurs respectifs, qui peuvent être prévus conformément à la pratique courante, établissent la connexion électrique avec les conducteurs de rangée respectifs par l'intermédiaire d'une matrice de couplage/découplage 32 comportant une série correspondante de transistors de couplage/découplage 500 à 500 +N, comme on l'exposera ci-après plus en détail Les transistors de couplage/découplage sont commandés par un potentiel de commande Vc appliqué à un conducteur de com- mande 22 à partir d'un circuit de commande de connexion de rangée et de validation de générateur de haute tension 24, dont le fonctionnement sera aussi décrit plus en détail ci- après. Les conducteurs de colonne de la réalisation illustrée sont pareillement munis d'un montage tampon d'entrée/sortie (E/S) 14 et d'un montage de déclenchement périodique de dé- io codeurs de colonne 16, qui comporte une série de circuits de colonne 400 à 400 +M pour le décodage des conducteurs de co- lonne Y à Y+M respectivement Le montage tampon d'E/S de co- lonnes et le montage de déclenchement périodique de décodeur peuvent être réalisés selon la pratique courante et n'exi- gent pas de description supplémentaire Les circuits de co- lonne et conducteurs de colonne peuvent être prévus et uti- lisés pour adressage aux éléments 600 de la matrice 12 de manière courante, et ne sont pas directement liés à la fonc- tion des circuits d'excitation de mot haute tension 14 A cette fin, le dispositif de mémoire 10 représenté est aussi muni d'une source d'énergie sous 5 volts, de broches d'E/S et de broches d'adresse comme indiqué. Le dispositif de mémoire rémanent 10 représenté est en outre muni d'un montage d'excitation de mot ou de rangée haute tension 18 comportant une série de circuits d'excita- tion haute tension 300 à N+ 300, dont chacun correspond à un des conducteurs de rangée respectif X à X+N et établit la connexion électrique avec lui Comme représenté sur la figu- re 1, les circuits d'excitation haute tension appliquent un signal de source de haute tension HV, à partir d'un généra- teur de haute tension placé sur puce 30, à un ou plusieurs conducteurs de rangée sélectés X à X+N, comme on l'exposera ci-après plus en détail. Chacun des circuits d'excitation haute tension du mon- tage d'excitation de mot haute tension 18 reçoit un signal de source de haute tension HV et un signal de commande de haute tension HVC, par des conducteurs respectifs 26, 28, d'un générateur source de haute tension approprié 30 Le générateur source de haute tension 30 qui fournit lesdits signaux de haute tension HV 26 et HVC 28 peut être une pom- pe de charge de circuit intégré ou un multiplicateur de ten- sion de modèle approprié, tel que celui décrit dans le bre- vet US 4 263 644 et dans la demande de brevet US Serial No. 71 498 déposée le 31 Août 1979, dont le contenu est incor- poré dans la présente demande pour référence, bien qu'on puisse utiliser d'autres modèles de générateur Avantageu- sement, le générateur 30 fournit, lorsqu'il est rendu actif, un signal de sortie à montée relativement lente HV, choisi 1 o propre à programmer le type particulier de cellule de mémoi- re adopté dans la matrice 12 On notera que le signal HV 28 du générateur 30 peut typiquement avoir une tension comprise entre 15 et 45 volts, selon les exigences de programmation et d'effacement des cellules 600, et peut typiquement avoir une capacité de débit de courant comprise entre 5 et 15 microampères Le signal HCV est un signal de commande à ten- sion légèrement supérieure à celle du signal HV, et n'est pas destiné à subir une utilisation de courant notable. Dans la réalisation 10 illustrée, les noeuds de sortie des circuits décodeurs de rangée 200 à 200 +N sont reliés chacun à une extrémité des conducteurs de rangée respectifs X à X+N, au moyen de transistors de couplage/découplage res- pectifs 500 à 500 +N Les conducteurs de rangée, qui sont par ailleurs isolés quasi complètement par un diélectrique con- venable tel que dioxyde de silicium, sont connectés par leurs extrémités opposées respectives aux circuits d'excita- tion haute tension individuels de la rampe d'excitation 18. Au moyen du montage de couplage/découplage 32, les conduc- teurs de rangée peuvent être électriquement isolés dans un état "flottant", et la capacité de conducteur de rangée peut servir au stockage dynamique d'un état décodé haut ou bas sous forme de potentiel (nominalement potentiel de niveau logique tel que de O à 5 volts) stocké sur une capacité de conducteur de rangée sélecté une fois le décodeur de rangée 20 découplé du conducteur de rangée par le transistor de couplage/découplage respectif 32 Par ce moyen, le montage de distribution et de commande 18 reçoit une information qu'il utilise pour déterminer s'il y a lieu ou non d'ap- pliquer une haute tension telle que le signal HV au conduc- teur de rangée intéressé Simultanément, le montage de dis- tribution et de demande 18 est découplé du décodeur de ran- gée à faible impédance 20 par la matrice de couplage/décou- plage 32, en sorte que le montage de distribution et de com- mande de haute tension, à faible puissance, 18 ne lutte pas avec le montage décodeur à faible impédance et à forte puis- sance 20. Bien que le montage de déclenchement périodique de co- lonne et d'E/S puisse être réalisé selon la technologie courante et n'exige donc pas de supplément de description, la matrice de couplage/découplage 32 et le montage d'excita- tion de rangée haute tension 18 sont des composants nouveaux que l'on décrira plus en détail à propos de la réalisation de la figure 2, qui représente un transistor de couplage/ découplage individuel 501 de la matrice de découplage 22, un conducteur de rangée individuel Xn de la matrice de mémoire 12, et un circuit de distribution et de commande de haute tension individuel 301 du montage d'excitation de rangée haute tension 18 de la réalisation 10 selon la figure 1. Dans la réalisation 10 choisie à titre d'exemple, on peut avantageusement utiliser la technologie MOS à N canaux sous volts, mais on conçoit qu'on peut aussi utiliser d'autres procédés et paramètres de niveau logique Divers des compo- sants de la figure 2 sont encore représentés sur les figures 3 à 7. * Le montage de distribution et de commande représenté à titre d'exemple sur les figures 1 à 7 est à puissance ex- trêmement faible (quasi nulle), se prête au décodage dyna- mique, compte un nombre faible de composants et n'occupe une fois disposé qu'une superficie faible On va d'abord décrire le montage en se référant à la représentation schématique de la figure 2, puis on en décrira les divers composants en seréférant aux figures 3 à 7. Comme représenté sur la figure 2, le circuit de distri- bution et de commande 301 est couplé à une extrémité du con- ducteur de rangée Xn de la matrice de mémoire 12 Dans la réalisation illustrée par la figure 2, le conducteur de mot ou de rangée Xn est représenté par une résistance effective Rw qui est fonction de la longueur, de la section et du ma- tériau de construction du conducteur, et d'une capacitance Cw qui apparait principalement entre le conducteur de mot et le substrat semiconducteur monocristallin La résistance effective du conducteur de mot, qui peut être fabriqué à partir de silicium polycristallin et d'autre matériau conducteur approprié, peut être typiquement comprise environ entre 5 et 50 000 ohms et par exemple d'environ 5 000 ohms. La capacitance effective du conducteur de mot, qui englobe la capacitance des cellules de mémoire individuelles reliées à ce dernier, ainsi que celle associée au conducteur de mot lui-même, peut typiquement être comprise entre 1 et 10 picofarads environ. Le segment d'excitation de rangée haute tension 301 comporte un noeud HV pour recevoir le signal de haute ten- sion provenant du conducteur 26 du générateur 30, et un transistor T 3 pour régler la conduction entre le conducteur de rangée Xn et le noeud HV, sous la commande du transistor T 2, du condensateur C et du noeud HVC auquel s'applique le signal de commande HVC provenant du conducteur 28 du généra- teur 30 L'autre extrémité du conducteur de rangée Xn est couplée à un transistor de couplage/découplage 501, qui est un transistor MOS de charge d'appauvrissement Tl ayant une tension de seuil Vt comprise entre - 1 et -2 volts environ, lui-même connecté au noeud de sortie Vd du segment décodeur NON-OU courant 201 Le transistor de couplage/découplage 501 a typiquement une résistance à l'état "passant" (conducteur) d'environ 8 000 ohms ou moins, et de préférence de 5 000 ohms ou moins, et a avantageusement à l'état "bloquant" (non conducteur) une résistance d'un milliard d'ohms ou plus, à température ambiante (par exemple de 250 C) Le noeud de sor- tie de décodeur Vd est à un potentiel de niveau logique no- minal (par exemple de O ou de 5 volts), selon que le conduc- teur de rangée subit ou non l'adressage par le décodeur 201. Le potentiel Vc appliqué à la grille du transistor de couplage/découplage 501 (représentée par le noeud Vc) dépend -de la sélection et détermine la sélection d'un fonction- nement du dispositif en mode de lecture ou de haute tension. Le signal Vc qui commande le couplage ou le découplage du conducteur de rangée Xn par rapport au décodeur 201 est fourni par un conducteur approprié provenant de la commande 24 à chacun des transistors de couplage/découplage Tl des circuits respectifs 500 à 500 +N du circuit 22. La tension Vc de commande de la grille du transistor à appauvrissement Tl a un potentiel de niveau logique haut d'environ 5 volts et un potentiel bas compris entre O et 2 volts, selon qu'il s'agit d'établir ou d'interrompre la con- nexion du conducteur de rangée Xn avec le décodeur 201. Lorsque l'EEPROM est en cours d'utilisation en mode de lec- ture de mémoire morte, le conducteur de rangée Xn se trouve électriquement connecté au décodeur 201 du fait que le tran- sistor Tl est rendu conducteur par un potentiel de grille Vc de 5 volts qui lui est appliqué Quand l'EEPROM 10 est en cours de programmation, le conducteur Xn peut être en fait déconnecté d'un potentiel de décodeur de 5 volts VD par ap- plication d'un potentiel faible de O à 2 volts à la grille du transistor à appauvrissement Tl Bien que le transistor Ti représenté à titre d'exemple soit un transistor MOS à ap- pauvrissement, il pourrait être réalisé de façon à être du type à enrichissement, mais ceci est moins avantageux parce que la tension de commande Vc pourrait alors être d'environ + 7 volts ou plus dans le mode de lecture dans lequel le con- ducteur de rangée Xn est couplé au noeud de décodeur VD, et inférieur à 5 volts dans le mode haute tension, dans lequel le conducteur de rangée est découplé du noeud VD A la fin d'un cycle de programmation, le générateur 30 peut être dé- sexcité et la tension de commande Vc peut revenir à 5 volts pour relier à nouveau les conducteurs de mot au décodeur. Pendant le fonctionnement en mode de programmation du dispositif 10, une haute tension est appliquée à un ou plu- sieurs conducteurs de rangée sélectés au moyen des circuits de distribution et de commande 300 à 300 +N Comme indiqué, le circuit de commande et de distribution 301 comporte, com- me les autres, un transistor T 3 qui règle la transmission du signal haute tension HV au conducteur de rangéee Xn Le po- tentiel de grille du transistor T 3 est réglé par interaction du transistor T 2, qui "décèle" le potentiel du conducteur de rangée, et le condensateur C qui couple la grille du tran- sistor T 3 au signal de commande haute tension HVC La fonc- tion du condensateur C est de coupler la haute tension HVC à la grille du transistor T 3, tandis que le transistor T 2 cou- ple ou découple la source et la grille du transistor T 2, et que le transistor T 3 établit ou interrompt le couplage de la haute tension HV au conducteur de rangée Xn. Dans la réalisation illustrée, un potentiel Vcc, qi est la tension d'alimentation en énergie commune au décodeur de rangées et à tous les autres circuits fondamentaux du dispo- sitif à circuit intégré 10 (Vcc étant typiquement de 5 volts + 10 %) est appliquée à la grille du transistor T 2. Dans la réalisation illustrée, la résistance de conduc- teur de mot Rw peut varier à peu près entre O et 107 ohms, et la capacité de conducteur de rangée Cw peut être compri- se entre 0,1 et 100 picofarads, selon les dimensions, les matériaux diélectriques et conducteurs, etc utilisés Les transistors T 2 et T 3 peuvent typiquement avoir des rapports Z/L de 2/10 à 10/5 (dimensions en microns) qui permettent au segment d'excitation 301 de s'insérer facilement dans une largeur de pas de la matrice 12. 2 Q On notera à cet égard qu'on peut poser le transistor de couplage/découplage 501 et le circuit de distribution et de commande 301 sur une largeur faible compatible avec le pas d'une matrice de cellules de mémoire rémanente, le pas étant la distance qui sépare un conducteur du suivant dans la ma- trice de mémoire Le pas de rangée peut être de manière courante compris entre, disons, 10 à 30 microns environ pour caractériser une mémoire contemporaine assez dense, utili- sant des écarts nominaux de 5 ou 4 microns On peut réduire les écarts nominaux pour augmenter la densité. Ayant décrit d'une manière générale le circuit de la figure 2, on va maintenant en décrire plus en détail les divers composants en se référant aux figures 3 à 7 La figu- re 3 constitue une vue de dessus d'une disposition de cir- cuit intégré pour circuit de commande et de distribution de haute tension 301 selon la figure 2 sur laquelle diverses, couches du dispositif sont représentées superposées Les composants du dispositif, de même que les autres composants intégrés de l'EEPROM 10, peuvent être fabriqués sur un substrat en silicium monocristallin de type p selon des techniques de fabrication connues Dans le dispositif repré- senté, une zone N+ implantée dans le substrat forme des ré- gions de canal recouvertes par une mince couche d'oxyde pour des transistors à enrichissement T 2 et T 3 Les transistors T 2, T 3 établissent des connexions électriques comme indiqué sur la figure 3, à travers la couche d'oxyde, avec des con- ducteurs 31, 33, 35, 37 surjacents en métal (par exemple aluminium), respectivement reliés au conducteur de rangée Xn, au conducteur de signal HV 26, au conducteur de signal HVC 28 et au condensateur Cc Le condensateur Cc est lui- même formé par la zone implantée N+ 34, constituant une plaque, mise en contact électrique avec l'entrée de signal HVC à travers une bande de connexion 35, et par une électro- de en polysilicium diélectriquement isolée 36 située entre le conducteur de connexion métallique 37 et la zone implan- tée 34 Un prolongement de la plaque de condensateur en polysilicium supérieure 36 forme la grille du transistor T 3. La grille du transistor T 2 est pareillement formée par un conducteur en polysilicium 38 (surjacent au mince oxyde im- planté de la zone implantée N+ 32), qui établit une con- nexion électrique avec la source d'énergie sous 5 volts Vcc. Un transistor à appauvrissement à canal N courant 501 est représenté en coupe sur la figure 4, sur laquelle des électrodes 42, 44 en contact avec des zones implantées N+ sont reliées à la sortie de décodeur VD et au conducteur de mot Xn, respectivement, et une grille 46 séparée par une couche diélectrique appropriée de la zone de type N sous- jacente commande la conductibilité du dispositif 501. Une matrice de mémoire rémanente, dont les conducteurs de mot peuvent être interposés entre le transistor de cou- plage/découplage 501 de la figure 4 et le circuit de haute tension 501 de la figure 3, peut être fabriquée à partir du substrat semiconducteur en silicium de type p sensiblement monocristallin, et de trois couches conductrices 420, 422 et 424 déposées ultérieurement et successivement déposées, con- figurées, gravées et isolées, 420, 422 et 424 est représen- tée sur les figures 5 à 7 On notera que les conducteurs de mot Xn, représentatifs des conducteurs de mot X à X+N, sont représentés disposés verticalement sur les figures 5 à 7, tandis que les conducteurs de colonne sont représentés dis- posés horizontalement Des zones 426 à type de conductibi- lité opposé à celui du substrat sont introduites dans le substrat monocristallin dont elles sont isolées par effet de jonction inverse Une couche diélectrique isole les zones de type N 426 des couches de polysilicium, qui forment respec- tivement une électrode de programmation 101, une grille flottante sujacente 102, et une électrode de sélection/ef- facement de mot 103 surjacente à la grille flottante Une 1 o zone de type N 426 forme dans le substrat une électrode de polarisation 104, sousjacente à une partie de l'électrode de sélection/effacement de mot, de l'électrode de program- mation et de la grille flottante Une partie 106 de la gril- le flottante 102 forme de la grille d'un transistor de dé- tection MOS 108 formé dans un canal de transistor de détec- tion 110 pour déceler l'état de charge de potentiel élec- trique de la grille flottante 102. Une cellule en symétrie spéculaire 601 est représentée sur la figure 1 associée à la cellule 600 Ces cellules 600, 601 forment une paire de cellules qui peut être répétée pour former une matrice de mémoire s'étendant dans les deux directions X (haut-bas) et Y (gauche-droite) Dans une telle matrice, l'électrode de sélection/effacement de mot 103 s'étend jusqu'à des cellules contig Ues pour former les con- ducteurs de sélection de mot ("de rangée") de la matrice. L'électrode de programmation 101 est répétée dans la direc- tion Y jusqu'à des cellules contig Ues pour former les con- ducteurs de programmation de la mémoire Les transistors de détection MOS 108 des deux cellules partagent un drain com- mun 416 réalisé sous forme de région diffusée ou implantée du type N du substrat p, qui est reliée à un conducteur mé- tallique sujacent 417 en vue d'une détection de sélection Y de la cellule en tant que partie d'une matrice de mémoire. Le même type de région de type N diffusée ou implantée dans le substrat p forme des conducteurs de source communs pour les transistors 108 dans la direction Y La zone comprise entre chaque source respective et le drain définit la région de canal du transistor de détection MOS Bien qu'un accès séparé aux bits individuels d'une matrice de mémoire consti- tue une option possible, dans la réalisation représentée sur la figure 1, les cellules sont organisées en groupes de mul- tiplets, par exemple de huit cellules ou "bits" chacun, des paires de cellules qui s'étendent horizontalement faisant partie d'un tel multiplet Lors du fonctionnement de telles cellules de mémoire, le substrat peut être polarisé à envi- ron 0 volt, le canal de type N peut être polarisé à environ 0 volt, et des tensions de programmation et d'effacement de + 25 à 40 volts peuvent être appliquées sélectivement aux 1 o électrodes de nature polycristalline et de type N du subs- trat Comme indiqué, un montage de décodage X-Y peut être prévu conformément à la pratique courante. Les couches de silicium polycristallin 420, 422 et 424 peuvent être déposées, configurées, gravées et oxydées, et j 5 la couche de substrat de type N 426, diffusée et implantée conformément à la pratique courante Comme on le voit le mieux sur la figure 6, les couches diélectriques de dioxyde de silicium 112 qui, dans la réalisation représentée, sont formées par croissance à partir du substrat en silicium ou des éléments en polysilicium respectivement par des techni- ques d'oxydation thermique courantes jusqu'à obtention d'une épaisseur entre éléments d'environ 1 000 angstrams, isolent diélectriquement les couches de substrat et de polysilicium les unes des autres La grille flottante 102, l'électrode de programmation 101 et les conducteurs de mot Xn (électrode de sélection/effacement 103) sont formés de couches de poly- silicium convenablement et successivement déposées, gravées et oxydées, ou autrement configurées et fabriquées par tech- niques photolitographiques courantes, pour former la struc- ture de dispositif décrite à titre d'exemple, représentée sur les figures 5 à 7 Les divers éléments sont représentés comme si les couches diélectriques 112 étaient transparen- tes, afin qu'on puisse voir la structure d'électrode sous- jacente D'autres détails de la structure du dispositif sont représentés sur la vue en coupe droite de la figure 6. L'électrode de programmation 101 présente des aspérités associées pour former une structure analogue à une diode avec la surface inférieure lisse adjacente de la grille flottante 102 Des aspérités établissent la même caracté- ristique de similidiode entre la grille flottante et l'élec- trode de sélection/effacement de mot 103. Une troisième couche de polysilicium 424 est déposée (après gravure et oxydation de la seconde couche, de grille flottante) au-dessus de la grille flottante 102 et est trai- tée de manière à former une électrode de sélection/efface- ment de mot 103 qui, conjointement avec les aspérités de la face supérieure de la grille flottante 102 et la polarisa- tion assurée par l'électrode de polarisation 104, forme un moyen pour l'élimination d'électrons à partir de la grille flottante. L'électrode de polarisation 104 est diffusée ou implan- tée de la substrat de type p, et assure une polarisation adéquate de la grille flottante 102 pendant les opérations d'écriture, d'effacement et de lecture L'électrode de pola- risation 104 est commune avec les conducteurs de source 418 du transistor 108, de sorte que les conducteurs de source 418 peuvent fournir la tension de polarisation de l'élec- trode 104. Si l'on polarise adéquatement la grille flottante 12 à une polarité positive par rapport à l'électrode de program- mation 101, des électrons passent par effet tunnel de l'électrode de programmation 101 à la grille flottante 102. Quand la tension de polarisation a cessé de s'appliquer à la grille flottante 102, les électrons transférés par effet tunnel sont confinés sur la grille flottante, attendu qu'ils n'ont pas l'énergie voulue pour franchir la barrière d'éner- gie de l'oxyde isolant 112 Les électrons peuvent être re- tenus quasi indéfiniment sur la grille flottante s'ils ne sont pas éliminés, et confèrent à la grille flottante une charge électrique négative suffisante pour bloquer le tran- sistor de détection MOS à grille flottante 108. Des électrons peuvent être éliminés de la grille flot- tante au moyen du conducteur de mot 103, séparé par une cou- che diélectrique de dioxyde de silicium 114 de la surface de la grille flottante 102 munie d'aspérités et placé de maniè- re à chevaucher une partie de cette surface Par polarisa- tion adéquate de l'électrode d'effacement 103 à un potentiel positif suffisamment élevé par rapport à la grille flottan- te, on peut amener des électrons à passer par effet tunnel des aspérités de la face supérieure de la grille flottante à l'électrode d'effacement De cette manière, on peut conférer à grille flottante 102 une charge relativement positive, suffisamment positive pour rendre conducteur le transistor MOS à canal N 108. Une partie 106 de la grille flottante 102, située dans un canal 110, forme la grille d'un transistor de détection MOS 108 comprenant des régions de source et de drain 120, 122 qui font respectivement partie du conducteur de source commune 418 et du conducteur de drain commun 16, et sont du type de conductibilité N+ Ces régions 120, 122 sont sépa- rées par des parties intermédiaires du substrat de type p, respectivement modulées par la tension du conducteur de mot (électrode de sélection/effacement 103) et par la tension de la région 106 de la grille flottante 102. Lors du fonctionnement de la cellule de mémoire 600, la grille flottante 102 est soit chargée par un nombre excéden- taire d'électrons, ce qui rend sa tension basse (négative) et a ainsi pour effet de bloquer le transistor de détection 108 situé à distance, soit chargée de manière relativement positive par une élimination d'électrons, ce qui rend sa tension élevée, rendant ainsi conducteur le transistor de détection 108 La mise à l'état conducteur ou à l'état blo- quant du transistor de détection 108 sert de fondement pour la détection de l'état de mémoire de la grille flottante 102 des cellules de mémoire 600 Ces états de mémoire de la grille flottante 102 peut être modifié par introduction (ou "programmation") d'électrons dans la grille, et par élimi- nation (ou "effacement") d'électrons de la grille. L'électrode de programmation 101 forme un condensateur ayant une capacité CP avec la surface adjacente de la grille flottante 102 et fournit une charge (des électrons) à la grille flottante lorsqu'une tension suffisante apparaît aux bornes du condensateur Quand la grille flottante est char- gée négativement, le transistor à effet de champ 108 est bloqué La grille flottante 102 forme aussi un condensateur à capacité CW avec le conducteur de mot (électrode de sélec- tion/effacement 103) Quand la grille flottante 102 est * chargée positivement comme lorsque des électrons quittent par effet tunnel la grille flottante 102 à travers le con- densateur d'effacement CW, le transistor à effet de champ 108 est conducteur L'électrode d'effacement 103 assure une dissipation permettant d'éliminer de la charge de la grille flottante 102 quand la tension aux bornes du condensateur CW est suffisamment grande pour que des électrons quittent par effet tunnel la grille flottante 102. L'électrode de polarisation 104, incorporée au substrat et qui comprend la couche 426, forme avec la grille flot- tante un condensateur relativement grand, à capacité CS. Pendant la programmation, le potentiel de l'électrode de po- larisation est rendu "haut" (par exemple de 26 volts), de préférence par élévation de la tension présente sur le con- ducteur de source 418 Pendant l'effacement, le potentiel de l'électrode de polarisation 104 est rendu "bas" (par exemple d'environ O volt) Comme décrit plus en détail dans la demande de brevet FR citée dans l'introduction, il faut maintenir des rela- tions de capacité appropriées pour assurer l'apparition dans les condensateurs CP, CW et CS de champs assez intenses pour la programmation, la lecture et l'effacement sur la grille flottante. La cellule 600 peut fonctionner dans une matrice dense de cellules compactes La figure 5 représente deux cellules 600, 601 se partageant un contact de drain de transistor de détection commun, qui peuvent former une unité se répétant dans une grande matrice à circuit intégré de cellules de mémoire 12 Les dimensions de cellule élémentaire de la pai- re de cellules représentée peuvent être d'environ 20 mi- crons (direction Y) et 30 microns (direction X) pour un écartement nominal de 4 microns Pour éclairer l'exposé d'un tel fonctionnement dans une matrice de cellules, une repré- sentation symbolique de cellules de mémoire individuelles 600, 601, 602, 604, 604 est donnée sur la figure 7, sur la- quelle des conducteurs de source et de drain sont partagés avec des cellules en symétrie spéculaire 605, 606, 607, 608 pour augmenter la densité Les conducteurs de mot en poly- silicium (électrode de sélection/effacement 103) se poursui- 2 525014 vent de cellule en cellule en travers de la matrice 12, aux fins de sélection de cellule, pour servir de déclencheur périodique d'entrée de sélection de mot X, Xn+ 1, etc Dans cette représentation figurent un certain nombre de cellules ayant une disposition en matrice de mémoire qui se poursuit dans'la matrice N x M 12 Chaque cellule peut subir l'écri- ture, l'effacement et la lecture dans la matrice 12 sans perturbation des cellules directement et diagonalement adja- centes ni des cellules en symétrie spéculaire. Des tensions et fonctionnement types à appliquer à la matrice de la figure 7 pour que les éléments de la matrice assument les diverses fonctions de mémoire décrites peuvent être les suivantes: FONCTIONNEMENT DE MATRICE Voir tableau p 23 A propos de ce tableau, il peut être utile de donner des précisions sur certains états Lors de la programmation ou écriture dans la cellule 601, le conducteur d'électrode de sélection/effacement de mot sélecté Wl, qui est sélecté du fait qu'un potentiel de 5 volts lui est appliqué sous l'action du décodeur 20, est ultérieurement mis dans un état flottant, isolé électriquement, sous l'action de la matrice de couplage/découplage 32, et reçoit une impulsion de ten- sion de + 36 volts sous l'action du montage de distribution et de commande de haute tension 18 Le conducteur de source Sl est mis à 26 volts pour accuser la polarisation de l'électrode de polarisation 104 qui, de ce fait, donne à la grille flottante une polarisation positive par l'intermé- diaire du condensateur CS pour favoriser l'écoulement d'électrons du conducteur de programme Pl à la grille flot- tante 601 Le conducteur de sélection/effacement de mot est polarisé à + 36 volts pour élever encore le niveau de la grille flottante Autrement, le condensateur CW agirait en charge, empêchant la grille flottante d'atteindre un niveau assez haut pour que la programmation puisse avoir lieu At- tendu que Sl est à 26 volts, le conducteur de drain Dl peut être à 26 volts pour empêcher un passage de courant indé- sirable Pour éviter une programmation dans la cellule 604, quand W 2 et Pl sont à O volt et que Sl est à + 26 volts, le FONCTIONNEMENT DE MATRICE Cellule 601 Cellule 602 Cellule 603 Cellule 604 Pl 51 W 1 D 1 P 2 52 W 1 D 2 P 2 52 W 2 D 2 Pl 51 W 2 D 1 Programme 0 26 36 26 26 26 36 26 26 26 0 26 0 26 0 26 Cellule 601 ____________________________________________________________ Effacement 0 O 360 26263626 26 26 O 26 O O O O Cellule 601 ____________________________________________________________ Lecture 0 O 5 O 05O 5 O O O O 00 O O 5 Cellule 601 rapport de capacités entre CW, CP et CS est choisi tel que le potentiel de grille flottante ne soit pas assez fort pour provoquer le passage par effet tunnel d'électrons de Pl à la grille flottante Pour éviter une programmation de la cel- * lule adjacente 602, le conducteur de programme P 2 est main- tenu simultanément à environ -+ 26 volts pour empêcher des électrons de pénétrer dans la grille flottante de la cellule non sélectée 602 Le conducteur de source 52 est à + 26 volts, de sorte que-D 2 doit être aussi à + 26 volts pour la raison déjà mentionnée ci-dessus afin de polariser Dl à un niveau haut lorsque 51 est à un niveau haut On choisit que le conducteur P 2 soit à + 26 volts par commodité; il pour- rait être à une autre tension déterminée pour optimaliser le fonctionnement des cellules. Pareillement, la cellule 601 peut subir un effacement sans problèmes de perturbation des cellules voisines 602, 603 ou 604 Dans ce cas, l'électrode de sélection/effacement de mot Wl est mise à + 36 volts par action appropriée du dé- codeur 20, et la rampe de couplage/découplage 32 ainsi que le montage d'excitation haute tension 18 et toutes les au- tres électrodes sauf P 2, 52 et D 2 sont mis à O volts Le conducteur P 2 est polarisé à + 26 volts pour éviter de per- turber la cellule 602 en maintenant le potentiel entre P 2 et Wl faible de façon qu'il n'apparaisse pas d'effet tunnel. Dans la cellule 603, attendu que P 2 est haut (approximative- ment + 26 volts) et que 52 est haut (approximativement + 26 volts), la grille flottante est polarisée négativement par rapport à P 2. En fonctionnement, le circuit de distribution et de commande de haute tension représenté à titre d'exemple sur la figure 2 utilise la charge et la décharge dynamique de systèmes capacitifs L'état de charge du conducteur de mot isolé Xn est préétabli à l'aide du transistor de couplage/ déccuplage 501, et de l'état de charge, ce qui gouverne ul- térieurement la réponse du circuit de distribution et de commande 301 relié au conducteur de mot De cette manière, le circuit à faible puissance, haute tension 301 est rendu compatible avec le décodeur de rangée 201. Le décodeur de rangée 201 est un circuit à grande puis- sance, à faible impédance et à grande vitesse parce qu'il a pour fonction d'opérer un décodage rapide au cours du pro- cessus de lecture de la mémoire, qui peut typiquement avoir lieu en temps de 1 à 100 manosecondes Par contre, le cir- cuit de distribution et de commande 300 s'acquitte typique- ment de sa fonction en un temps de plusieurs millisecondes, sensiblement plus long que le temps de décodage et de lectu- re de la mémoire En adoptant un couplage de commande capa- citif dynamique, et en plaçant le montage décodeur à une extrémité des conducteurs de mot ou de rangée respectifs, et le montage de distribution et de commande à l'autre extrémi- té des conducteurs de rangée afin de séparer matériellement ces montages, on remédie à leur incompatibilité de poten- tiel, et l'on utilise la fonction d'adressage et de décodage du montage de lecture courant 201 à l'adressage et à la dis- tribution du signal de haute tension HV engendré par le gé- nérateur 30 lors de l'établissement du mode de programmation du dispositif 10. Comme indiqué, un transistor d'isolation Tl est prévu pour établir et interrompre la connexion du décodeur de ran- gée 201 avec le conducteur de rangée Xn pendant le fonction- nement sous haute tension Pendant le fonctionnement en lec- ture rapide, sous basse tension, du dispositif 10, ce tran- sistor de couplage/découplage est conducteur, reliant le dé- codeur de rangée 201 au conducteur de rangée Xn Pendant la durée de cette connexion, l'action du décodeur de rangée ayant la faculté d'impédance faible est totalement prépondé- rante par rapport à celle du circuit de distribution de hau- te tension. Les transistors d'isolation Tl de la matrice de cou- plage/découplage peuvent être rendus non conducteurs par un signal d'ordre logique par modification appropriée du poten- tiel de commande Vc qui leur est appliqué Lorsqu'on souhai- te passer du mode de lecture du dispositif 10 au mode de programmation, on met à l'état Nbloquantal la rampe de tran- sistors d'isolation 32 (figure 1), puis on envoie par des moyens appropriés au générateur 30 l'ordre de procéder à la génération de signaux de haute tension HV et HVC pour porter le conducteur de rangée sélecté à la haute tension Le cir- cuit de distribution et de commande de haute tension de la figure 2 est agencé pour porter son conducteur de rangée individuel, lorsqu'il est sélecté, à une haute tension, et il est prévu un mécanisme de commande tel qu'un conducteur de rangée sélecté puisse atteindre un niveau haut, d'autres sélectés demeurant à un niveau bas Un aspect particulière- ment avantageux du mode de réalisation illustré réside en ce que la fonction de décodage de haute tension peut être as- sumée par le décodeur de rangée, ce qui évite de prévoir un autre circuit décodeur pour la distribution de haute tension aux conducteurs de mot. Pendant le fonctionnement du décodeur 20 représenté à titre d'exemple, un conducteur de rangée sélecté faisant l'objet de l'adressage par le décodeur 20 prend un niveau haut de 5 volts, les autres conducteurs de rangée étant né- cessairement maintenus à un niveau bas (par exemple de O à 1 volts) Lors de l'application d'un potentiel de commande de découplage Vc à la rampe de transistors de couplage/décou- plage 32, ce conducteur de rangée demeure électriquement isolé, ou "flottant", au potentiel de 5 volts, et présente à température ambiante une impédance de régime permanent (me- surée à tension constante) d'au moins un million et, de pré- férence, d'au moins un milliard d'ohms au circuit de haute tension 301 A cet égard, le mieux est que le conducteur de mot isolé soit capable de conserver au moins 80 % de sa charge de niveau logique de 5 volts pendant au moins 0,01 seconde environ et de préférence pendant au moins 0,5 secon- de à température ambiante lors de l'isolation par le tran- sistor Tl Lors de la génération de signaux haute tension HV et HVC et de leur application à la rampe d'excitation haute tension 18, le circuit de haute tension 301 est agencé pour reconnaître le potentiel de 5 volts présent sur le conduc- teur de rangée Xn isolé en tant qu'ordre de transmettre la haute tension HV au conducteur de rangée qui a été électri- quement isolé par le transistor de couplage/découplage res- pectif 201 Un potentiel bas présent sur le conducteur de rangée est reconnu par le circuit de distribution et de com- mande 301 comme un signal de commande destiné à empêcher la transmission de HV au conducteur de rangée Xn. Au cours de la fonction de lecture normale, les cir- cuits de haute tension se voient présenter de manière aléa- toire des potentiels de 5 volts et O volt, mais la haute tension n'est pas transmise à la rampe de circuit de distri- bution et de commande 18 au cours d'une opération de lectu- re En outre, pendant une opération de lecture du dispositif , les signaux de haute tension HV et HVC ne sont pas ren- dus actifs hors une polarisation d'environ 4 volts présente sur le conducteur HV 426 pour éviter que du courant ne passe d'un conducteur de mot ou de rangée quelconque, à travers un transistor T 3 quelconque, au conducteur de signal HV 426, ce qui "chargerait" inutilement le conducteur de rangée au cours du fonctionnement en lecture à grande vitesse Pour la préparation au fonctionnement en haute tension, un conduc- teur de rangée est sélecté comme s'il était en mode de lec- ture Il demeure alors au niveau haut pendant un temps supé- rieur à la durée du cycle de lecture normal qui est par exemple d'environ 250 nanosecondes, du fait que le conduc- teur de rangée est déconnecté du circuit décodeur au moyen du transistor de couplage/découplage 501 A cette fin, le transistor de découplage Tl doit présenter à l'état "blo- quant" une impédance d'au moins 10 millions et de préférence d'au moins un milliard d'ohms et le mieux est que l'impédan- ce présentée, à potentiel constant, par chacun des conduc- teurs de rangée X à X+N lors de leur mise à l'état "flot- tant" sous l'action du transistor de découplage Tl, aux cir- cuits respectifs de la rampe de haute tension 18 dépasse 10 millions d'ohms et, plus préférablement, 500 millions d'ohms à température ambiante Le conducteur de rangée isolé con- serve en conséquence sa charge pendant un temps relativement long tel qu'il puisse servir de bit de mémoire, par exemple de condensateur chargé, pour maintenir la charge de 5 volts des circuits de distribution 18 Après l'application d'un potentiel de découplage Vc aux transistors d'isolation 32, la haute tension HV est appliquée à la rampe de circuits de distribution 18, ce qui élève le niveau haut du conducteur de mot sélecté, tandis que les conducteurs de mot au niveau bas sont maintenus tels au moyen du décodeur de rangée, com- me précédemment décrit Le transistor d'isolation 501 repré- senté à titre d'exemple n'interrompt pas complètement la connexion avec le décodeur de rangée sous tension de déco- deur basse, mais prend plutôt un niveau de conduction in- termédiaire, de telle sorte que si le décodeur de rangée 201 est au niveau bas, le transistor d'isolation conserve assez de pouvoir de transmission entre le décodeur de rangée et le conducteur de rangée Xn pour permettre au décodeur de main- tenir ce dernier au niveau bas, cet état étant reconnu par le circuit de distribution et de commande 18 comme un signal interdisant la transmission d'aucune haute tension au déco- deur Par contre, si le potentiel VD du décodeur de rangée 201 est supérieur à ce niveau de seuil intermédiaire, étant par exemple à 5 volts, il est découplé du conducteur de rangée Xn de sorte que la rangée est effectivement libre ou "flottante" quant à son potentiel. En se reportant maintenant à la figure 8, on va décrire le fonctionnement du circuit de la figure 2 considéré sous l'angle des diagrammes de synchronisation et de potentiel qui y sont représentés Comme indiqué, il existe deux modes fondamentaux de fonctionnement du système de mémoire il- lustré 10: un mode de lecture lors duquel la mémoire peut subir un adressage et un décodage sous l'effet du décodeur de rangée 10 et du montage décodeur de colonnes 14, 16 de manière sensiblement courante, et un mode de haute tension pour la programmation des éléments de mémoire, dont chacun présente deux états En mode de lecture, comme illustré par les figures 8 a et 8 b pour des rangées non sélectée et sélec- tée respectivement, la haute tension n'est pas générée par le générateur 30 ni appliquée au noeuds d'entrée HV ou HVC du circuit de distribution et de commande, et la rampe de transistors de couplage/découplage 32 est maintenue à l'état conducteur "passant" par application de potentiels de com- mande Vc appropriés aux noeuds d'entrée Vc En mode de lec- ture, une information décodée est transmise à travers le décodeur 20, de manière courante, aux noeuds VD respectifs des segments décodeurs 200 à 200 +N, qui la transmettent à travers les transistors de couplage/découplage 500 à 500 +N respectifs Au cours du fonctionnement en lecture, la ten- sion de commande de transistor de couplage/découplage Vc est maintenue à 5 volts, de sorte que les transistors Tl respec- tifs sont maintenus à l'état conducteur Au cours du fonc- tionnement en lecture de la matrice de mémoire 10, les po- tentiels VD respectifs appliqués à partir des circuits déco- deurs 200 à 200 +N, à travers les transistors de couplage/ découplage respectifs, se modifient quand l'adressage passe d'environ 5 volts à environ O volts, potentiel qui est transmis directement au conducteur de rangée respectif Le circuit de commande de haute tension respectif (par exemple circuit 301 de la figure 2) subit le potentiel de rangée présent sur la source du transistor T 3 et sur la source du transistor T 2, sans exercer aucune action dans le circuit en mode de lecture parce que la haute tension n'est pas appli- quée au circuit de distribution et de commande 18 en mode de lecture Si le conducteur de rangée est à un potentiel de niveau logique nominal de 5 volts, le potentiel dirigé sur le drain du transistor T 2 (figure 2) et transmis à travers le transistor T 2 pour devenir, fonctionnellement, le noeud de source du transistor T 2, noeud qui est la grille du tran- sistor T 3 De cette manière, un potentiel logique relative- ment haut d'approximativement 4 volts est transmis à la grille du transistor T 3 quand le conducteur de rangée sélec- té est à un potentiel de 5 volts Le conducteur de rangée étant à 5 volts et la grille du transistor T 3 à 4 volts, le circuit tendrait à amener la source du transistor T 3 (qui est le conducteur de haute tension) à 3 volts environ Tou- tefois, parce qu'il n'y a pas de trajet de courant à travers le transistor T 3 en l'absence d'application de haute tension à la rampe de circuit de distribution de haute tension 18, on conçoit que pendant le fonctionnement en lecture, le décodeur 20 et les conducteurs de rangée peuvent librement se décaler entre 0 et 5 volts sans intervention du circuit de haute tension 18 Pour mieux empêcher une intervention possible à partir du noeud HV jusqu'au conducteur de rangée, le noeud HV est maintenu à une polarisation minimale d'envi- ron 4 volts, comme précédemment exposé, par un montage cou- rant approprié quand le générateur de haute tension 30 n'est pas rendu actif. Ce fonctionnement est illustré par les figures 8 A et 8 B sur lesquelles le mode de lecture avec potentiel de décodeur de niveau bas et un potentiel de décodeur de niveau haut sont transmis au conducteur de rangée de manière courante sans intervention dans ce fonctionnement du circuit de dis- tribution de haute tension 18 En mode de lecture, le poten- tiel de conducteur de mot Vw répond au potentiel de décodeur VD, et seulement à VD. Dans le mode de fonctionnement en haute tension tel qu'illustré par la figure 8, le décodeur 201 sert de la ma- nière normale à assumer la fonction de décodage, et ceci amène le conducteur de rangée soit à O volt, soit à 5 volts selon la fonction d'adressage normale du décodeur Comme représenté sur la figure 8, lors de la transmission du ni- veau de décodeur zéro à partir du décodeur 201, le niveau zéro s'applique au conducteur de rangée Xn respectif La tension de commande Vc de la rampe de couplage/découplage 500 à 500 +N tombe alors (par exemple à 0-2 volts) pour as- surer le découplage du ou des conducteurs de mot ou de ran- gée à haut potentiel sélectés, tout en maintenant les con- ducteurs de rangée non sélectés au potentiel zéro On notera à ce propos que, le noeud de décodeur VD du ou des conduc- teurs de mot ou de rangée non sélectés étant environ au po- tentiel zéro, le potentiel de commande Vc, d'environ O à 2 volts, est appliqué aux transistors Tl de la rampe de cou- plage/découplage 32 Parce que le transistor Tl est un tran- sistor du type à appauvrissement, il demeure conducteur et transmet activement le potentiel zéro appliqué par le déco- deur 201 aux conducteurs de rangée, de sorte que les conduc- teurs de rangée auxquels le potentiel zéro a été appliqué par la matrice de décodeurs 201 ne sont pas complètement isolés, ou "flottants", mais plutôt maintenus à zéro volt par connexion au décodeur en tant que mesure supplémentaire de fiabilité En outre, parce que le conducteur de mot est maintenu à zéro volt, la source du transistor T 3 et aussi la source du transistor T 2 des circuits de distribution et de commande de haute tension (figure 2), qui sont reliées aux conducteurs de rangée respectifs, sont aussi maintenues près du potentiel zéro volt Le transistor T 2 est à l'état con- ducteur parce que sa source est voisine de zéro et que sa grille est à 5 volts Le drain du transistor T 2 est couplé à la tension de source de sorte que la grille du transistor T 3 est à environ O volt Avec ces paramètres opératoires, quand les hautes tensions HV et HVC (sont appliquées au circuit de distribution et de commande 18, le noeud HVC qui est mainte- nu à un potentiel supérieur d'environ 4 volts à celui du si- gnal HV) subit une hausse de niveau et tente de charger la grille du transistor T 3 à travers le condensateur C, mais ne peut charger la grille du transistor T 3 parce que le tran- sistor T 2 est conducteur Par conséquent, le transistor T 3 est rendu non conducteur et empêche la transmission d'une tension ou d'un courant quelconque au conducteur de mot Xn. La présence d'un transistor de mode d'enrichissement T 3 est importante dans la réalisation illustrée pour interdire en quasi complètement le passage de courant au conducteurs de mot non sélectés qui sont au potentiel de O volt Les transistors T 2, tels que représentés, sont des transistors à enrichissement, mais on pourrait les réaliser en utilisant des transistors à appauvrissement avec une tension de polarisation appropriée pour refléter les divers changements de seuil Les circuits de rampe de circuit eux-mêmes ne consomment pratiquement pas de courant autre que celui de fuite de jonction pn, qui est très faible. Dans le quatrième mode de fonctionnement o le conduc- teur de rangée se trouve porté à environ 5 volts du fait de sa sélection au cours du fonctionnement normal du décodeur, le noeud VD est porté à 5 volts, potentiel qui est transmis à travers le transistor de couplage/découplage Tl, respectif de la rampe 32, lequel est dans son état "passant" normal au cours du fonctionnement de décodage Lorsqu'on souhaite pro- grammer des cellules de mémoire du conducteur de rangée sé- lecté, la tension de commande Vc du transistor de couplage/ découplage 501 (figure 2) est alors ultérieurement ramenée entre 2 volts et O volt ce qui a pour effet de bloquer le transistor à appauvrissement Tl, vu la valeur relativement plus élevée des régions de source et de drain de ce transis- tor Tl Par conséquent, le conducteur de rangée est chargé à environ 5 volts et est ensuite presque complètement isolé ou "flottant" Le conducteur de rangée s'est aussi chargé par l'intermédiaire du transistor T 2 du circuit de distribution et de commande 18 et a chargé la grille du transistor T 3 à environ 4 volts A ce moment (temps tl de la figure 6), les potentiels de haute tension HV et HVC sont appliqués à la rampe de circuits de distribution et de commande 18 par en- voi d'un signal de commande approprié au générateur 30 Par- lo ce que le transistor T 2 est sensiblement non conducteur, le condensateur Cc couple le potentiel de commande HVC à la grille du transistor T 3 En conséquence, le signal de haute tension HV émanant du générateur de haute tension se trouve transmis au conducteur de rangée, et le transistor T 2 de- meure non conducteur durant la charge du conducteur de ran- gée sélecté. Le potentiel relativement élevé (par exemple de 4 volts) appliqué à la grille du transistor T 3 est suffisam- ment élevé pour compenser la forte baisse de seuil découlant de ce que le drain et la source du transistor T 3 sont à une tension relativement élevée (par exemple de 15 à 40 volts). Du fait que le condensateur C ne couple qu'une partie (par exemple 80 à 90 %) de la tension HVC appliquée à la grille du transistor T 3, selon sa capacité parasite, le signal de commande HVC doit être élevé de manière correspondante à -20 % de plus que HV dans la réalisation illustrée pour faciliter la transmission de HV du drain à la source du transistor T 3, comme précédemment indiqué Bien que, dans la réalisation de mémoire 10 illustrée, il soit de préférence envisagé que seul l'un des conducteurs de mots soit sélecté par le décodeur, on conçoit qu'il peut être souhaitable de prévoir un montage décodeur qui sélecte plus d'un grand nombre de conducteurs de mot ou autre éléments nodaux de circuit d'une mémoire, et de tels décodeurs peuvent être facilement prévus. L'intervalle de hautes tensions du circuit peut être élevé par modification appropriée de la coupure par diode conditionnée des divers transistors opérée par réglage ap- proprié de profils de dopage de jonction et augmentation de tensions de grille Le mode de réalisation illustré procède par technologie au silicium MOS à canal n, mais on conçoit que des systèmes selon la présente invention pourront être obtenus au moyen d'autres matériaux et techniques de fabri- cation comme par technologie à canal p, avec modification appropriée des composants et paramètres de tension On con- çoit aussi, bien que la présente description ne porte d'une manière générale que sur des potentiels de tension positifs, on pourra aussi engendrer et commander selon la présente i O invention des potentiels de tension négatifs. Bien qu'on ait décrit divers aspects de la présente invention en se référant en particulier à des modes de réa- lisation et d'utilisation concrets, on pourra concevoir d'après la présente description divers autres usages, ainsi que des modifications et variantes sans sortir, pour autant, du cadre de la présente invention. A ce propos, on remarquera que les dispositifs et pro- cédés selon la présente invention, ainsi que matrices de tels dispositifs, sont compatibles avec diverses technolo- gies de circuit intégré, telles celle de circuit intégré CMOS (et entre autres CMOS/SOS) et de circuit intégré bipo- laire, et peuvent être utilisés dans des circuits intégrés comportant des éléments de circuit intégré CMOS et bipolaire. REVENDICATIONS 1 Circuit intégré pour l'application sélective de hau- te tension à des éléments de circuit utilisant ces poten- tiels, caractérisé en ce qu'il comprend un moyen décodeur ( 20) pour charger plusieurs noeuds d'élément de circuit, sé- lectés parmi une pluralité de noeuds, à un premier potentiel électrique et pour charger d'autre noeuds de la série de noeuds à un second potentiel, un moyen de couplage/découpla- ge ( 32) pour isoler électriquement au moins le ou les noeuds d'élément de circuit sélectés qui ont été chargés au premier potentiel, et un moyen de charge haute tension sélectif ( 18) pour charger des noeuds de sortie électriquement isolés, se trouvant audit premier potentiel, à haut potentiel électri- que supérieur au premier potentiel, tout en empêchant la charge des autres noeuds à ce haut potentiel. 2 Circuit intégré selon la revendication 1, caractéri- sé en ce que ledit haut potentiel est compris entre 10 et 50 volts environ et en ce que ledit moyen de charge comprend un générateur de haute tension sur puce, à circuit intégré ( 30) ayant une capacité de débit de courant comprise entre envi- ron 0,1 et 100 microampères. 3 Circuit intégré selon la revendication 1, caracté- risé en ce que ledit dispositif est un système de mémoire rémanente modifiable par commande électrique ( 10), et en ce que lesdits noeuds d'élément de circuit sont des conducteurs de mot ou de rangée (Xn) de la matrice de mémoire '12) du dispositif de mémoire. 4 Circuit intégré selon la revendication 3, caractéri- sé en ce que ledit moyen de couplage/découplage ( 32) com- prend au moins un transistor ( 500-500 +N) par noeud, avec une impédance d'au moins 8 000 ohms environ à l'état de couplage et de plus de 100 millions d'ohms environ à l'état de décou- plage, en ce que lesdits noeuds de conducteur de mot ou de rangée (Xn) ont une capacité comprise entre environ 1 et 10 micofarads, et en ce que ledit moyen de changement sélectif de haute tension ( 18) comprend au moins un transistor (T 2) pour la commande de l'application de haute tension dudit générateur de haute tension ( 30) à chacun desdits noeuds (Xn) et au moins un transistor chacun desdits transistors de commande en fonction du poten- tiel présent sur le noeud respectif. Circuit intégré de commande et de distribution de haute tension ( 18) pour l'application sélective d'une haute tension à un élément de circuit ( 600) d'un circuit intégré, caractérisé en ce qu'il comprend un moyen générateur à cir- cuit intégré ( 30) pour fournir un signal de haute tension ayant un potentiel maximum d'au moins environ 10 volts, un moyen pour déceler le potentiel dudit élément de circuit et un moyen sensible au potentiel décelé dudit-moyen détecteur pour appliquer un haut potentiel d'au moins environ 10 volts à l'élément de circuit quand le potentiel décelé de l'élé- ment est supérieur à une valeur préfixée, et pour empêcher l'application d'un haut potentiel à l'élément de circuit quand le potentiel décelé de l'élément est inférieur à une valeur préfixée. 6 Circuit intégré selon la revendication 5, caractéri- sé en ce que ledit élément de circuit est un conducteur d'adresse (Xn) d'une matrice de mémoire rémanente à circuit intégré ( 12) comportant des moyens pour isoler électrique- ment le conducteur d'adresse dans un état quasi électrique- ment flottant, et en ce que ledit moyen sensible au poten- tiel décelé du conducteur d'adresse comprend un moyen pour transmettre la haute tension entre le moyen générateur et le conducteur d'adresse quand le potentiel décelé dépasse une valeur préfixée, et pour empêcher quasi complètement la transmission de haute tension entre ledit moyen générateur et ledit conducteur d'adresse quand le potentiel décelé du noeud de sortie est inférieur à une valeur préfixée. 7 Circuit de distribution et de commande selon la re- vendication 6, caractérisé en ce que ledit conducteur d'adresse est un conducteur de rangée (Xn) et en ce que le- dit moyen pour déceler le potentiel du conducteur de rangée comprend au moins un transistor en couplage capacitif avec une source de potentiel de référence haute tension, en ce que ledit moyen pour appliquer le signal à haut potentiel comprend au moins un transistor à enrichissement MOX, re- liant ledit moyen générateur ( 30) et ledit conducteur de rangée (Xn), le ou chaque susdit transistor à enrichissement étant réglé quant à sa conduction par le ou chaque susdit transistor à couplage capacitif, et en ce que ledit moyen détecteur et ledit moyen d'application dudit signal à haut potentiel consomment moins d'environ 10 nanoampères en fonc- tionnement à température ambiante. 8 Dispositif selon la revendication 7, caractérisé en ce que ladite valeur de potentiel préfixéq est intermédiaire entre deux potentiels de niveau logique d'une matrice de mé- moire de sorte qu'un seulement des potentiels de niveau lo- gique provoque l'application de haute tension au conducteur de rangée. 9 Dispositif de mémoire rémanente à circuit intégré comportant une matrice ( 12) d'élément de mémoire adressables rémanents ( 600) reliés à des conducteurs d'adresse de rangée (X-X+N) et de colonne SY-Y+M), un montage décodeur de rangée ( 20) destiné à appliquer un potentiel de niveau logique pré- fixé à un conducteur de rangée sélecté de la matrice de mé- moire et un montage de colonne ( 16) pour l'adressage d'en- trée/sortie au conducteur d'adresse de la colonne, caracté- risé en ce qu'il comprend un moyen de couplage/découplage ( 32) pour isoler ultérieurement le conducteur d'adresse se trouvant au potentiel préfixé du montage décodeur de rangée, et un moyen à faible consommation d'énergie ( 18) pour char- ger le conducteur de rangée sélecté isolé se trouvant audit potentiel préfixé à un potentiel supérieur tout en empê- chant la charge de conducteurs de rangée non sélectés à ce potentiel supérieur. Dispositif de mémoire rémanente à circuit intégré selon la revendication 9, caractérisé en ce que ledit moyen de couplage/découplage ( 32) et ledit moyen de charge ( 18) établissent une connexion électrique avec lesdits conduc- teurs de rangée à leurs extrémités opposées. 11 Procédé pour l'application sélective de haut poten- tiel à des composants d'une matrice de mémoire rémanente à circuit intégré ou analogue, caractérisé en ce qu'il com- prend les opérations d'adressage et de charge d'un ou plu- sieurs noeuds de sortie, sélectés parmi une série de noeuds adressables, à un premier potentiel de commande préfixé et de charge d'autres noeuds à un second potentiel préfixé, d'isolation électrique d'au moins le ou les noeuds de sortie sélectés, et de charge du ou des noeuds sélectés électrique- ment isolés, se trouvant au premier potentiel de commande, a un haut potentiel. 12 Procédé selon la revendication 11, caractérisé en ce que ladite charge à un haut potentiel est opérée en décelant les potentiels des noeuds et en appliquant un haut potentiel aux noeuds électriquement isolés qui se trouvent à un pre- mier potentiel de niveau logique, tout en empêchant quasi complètement l'application de haut potentiel aux noeuds maintenus au second niveau logique. 13 Procédé selon la revendication 12, caractérisé en ce que lesdits noeuds de sortie sont des conducteurs de rangée d'une matrice de mémoire rémanente.