FR 2525839 A1 19831028 FR 8207253 A 19820427 PROCEDE DE DETECTION D'ABSENCE DE SIGNAL NUMERIQUE, DISPOSITIF POUR LA MISE EN OEUVRE DE CE PROC@DE ET UTILISATION D'UN TEL DISPOSITIF La présente invention co@ce@ne un procédé de détec@on @'ab- sence de signal numérique, a@si q@'on dispositif a@urant @@ mise en oeuvre de ce procédé, et utilisé notamment dans @n @@sième de transmission par fibres optiques, Dans le domaine de la transmission sur fibre @plique d'@@for- mations ou donnees numériques codées de façon @qui@@o@able, il s'avère nécessaire de surveiller les équipements électreriques @ti- lises de façon à déceler tout défaut de l'un de ce @quipements- que par exemple une panne du módule émetteur ou un@ coupure de @a fibre optique.Au niveau des données num@@iques, un @el de@aut provoque une absence de signal se traduisane soi@ par une série continue de bits égaux à 1, soit pe@ une série continue de b@ts égaux à 0. En conséquence, il s'avère nécessaire de détecter l'absence de signal numérique pour pouvoir @@médier ensuite au défaut provoquant cette absence de signal. On connaît différentes re@@niques permettant de détecter l'absence de signal numérique dans un système de @ransmission par exemple sur fibre optique. L'une d'entre elles fait appel à un monostable dont la constante de temps est choisie @@périeure à la plus grande période qui sépare deux bits successils du signal numérique Dans ces conditions en présence du @gnal numé@@ne, c'est-à-dire en présence d'une série de bits équiprobables égaux à 1 et à 0, le monostable se redécienche pour tout front par exemple de montée présent pendant l'intervalle de temps correspondant a l'état stable dudit monostable, ce dernier générant donc en permanence un niveau logique continu représentatif de la présence du signal numérique. Lors de l'apparition d'une série continue de bits égaux à 1 ou à 0, une telle série continue étant représentative de l'absence de signal numérique, le monostable change de niveau logique, permettant ainsi de ':étecter l'absence de signal De plus, le monostable est suivi d'un système d'alarme se dé@@@@ch@@@ lors de l'absence de signai ainsi détectée. T@utefois, un tel procédé p@ésente des inconvénients, En effet, @e monostable doit fonctionner au rythme @@ signal numérique pour pouvoir détecter correctement t@us @@@ @@ts présents, de sorte qu'avec des déb@ts éleves @@@@ermations, @@ est indispensable de con- cevoir le monestable en un@ @ech@@@@gie rapide pour déclencher l'ala@me en cas d'absence de signal ; dès lors, un tel monostable dit rapide consomme beaucou@ de courant et est relativement co@teux. La présente invention a pour but @e remédier à ces inconvénients en proposant un proc@@@ de @étection d'a@sence de signal numérique, qui est simple à réa@@ser, est entièrement satisfaisant, et fait appel pour sa mise en o@@@@e à un di@positif dont la structure comporte peu de composants, et don@ la consommation en courant est relativement peu élevé. A cet effer; l'inventi@@ a pout @@je@ un pro@édé de détection J'absence de signal numérique con@@@@@ par une première série de bits égaux à @ et à 0 cor@@@spon@@@@ à @@ @ésence de signal et suivie d'une seconde série con@nue de bite égaux à 1 ou à 0 correspondant à l'absence de signal, carac@é@is@ en @@ que le procédé comporte les étapes suivantes :: - une intégration ou signal aumérique de façon à fournir un signal ayant une amplitu@e sersiblemen constante donnée corresponcant à la présence de signal et @@ affaitlissement correspondant à l'absence de signal, ledi@ affaiblissement prenant une valeur supérieure à celle de l'amplitude @@stante lorsque l'absence de signal correspond à une série conti@@e de bits égaux à 1 et une valeur inférieure à celle de @ampli@@de constante lorsque l'absence de signal correspond à une série continue de bits @gaux à 0 ;; - lorsque l'absence de signal correspond à une série continue de bits égaux à 1, une comparaison ou niveau du signal obtenu par intégration à un seuil donné supérieur à l'amplitude sensiblement constante, permettant ainsi de détecter l'absence de signal lorsque le signal obtenu par intégration présente un affaiblissement supérieur au seuil; - lorsque l'absence de signal correspond à une série continue de bits égaux à 0, une comparaison du niveau du signal obtenu par intégration à un seuil donné inférieur à l'amplitude sensiblement constante, permettant ainsi de détecter l'absence de signal lorsque le signal obtenu par intégration présente un affaiblissement inférieur au seuil. L'invention vise également un dispositif pour la mise en oeuvre du procédé selon l'invention, ce dispositif étant caractérisé par le fait qu'il comporte: - un intégrateur du signal numérique et de son inverse numérique, délivrant une tension ayant, en présence du signal, une amplitude sensiblement constante et sensiblement nulle constituant la valeur moyenne du signal et de son inverse, et en l'absence du signal, un affaiblissement prenant une valeur supérieure à celle de l'amplitude constante lorsque l'absence de signal correspond à une série continue de bits égaux à 1 et une valeur inférieure à celle de l'amplitude constante lorsque l'absence de signal correspond à une série continue de bits égaux à 0 ; et - un discriminateur à fenêtre détectant l'affaiblissement de la tension obtenue par intégration en l'absence de signal, et comportant deux seuils donnés situés de part et d'autre de l'amplitude sensiblement constante, le seuil supérieur à l'amplitude constante étant attribué à une série continue de bits égaux à 1 et le seuil inférieur à l'amplitude constante étant attribué à une série continue de bits égaux à O, de sorte que le discriminateur fournit, pour une série continue de bits égaux à 1, un signal de détection de l'absence de signal numérique lorsque l'affaiblissement détecté est supérieur au seuil correspondant, et pour une série continue de bits égaux à 0, un signal de détection de l'absence de signal numérique lorsque l'affaiblissement détecté est inférieur au seuil correspondant. L'invention vise de plus une utilisation du dispositif de détection d'absence de signal numérique selon l'invention, cette utilisation étant caractérisée par le fait que le dispositif est monté dans le module émetteur d'un système de transmission par fibres optiques. D'autres caractéristiques et avantages de l'invention apparaîtront mieux dans la description détaillée qui suit et se réfère aux dessins annexés donnés uniquement à titre d'exemple et dans lesquels: - la figure 1 représente un schéma d'un mode de réalisation du dispositif de détection d'absence de signal selon l'invention; - la figure 2, a à c, représente des diagrammes en fonction du temps illustrant la détection d'absence de signal correspondant à une série continue de bits égaux à 0, par le dispositif selon l'invention - la figure 3, a à c, représente des diagrammes en fonction du temps illustrant la détection d'absence de signal correspondant à une série continue de bits égaux à 1, par le dispositif selon l'invention; et - la figure 4 représente la réponse du discriminateur à fenêtre utilisé pour la détection d'absence de signal. La figure 1 représente un mode de réalisation préféré d'un dispositif de détection d'absence de signal numérique, conforme à l'invention, utilisé dans un système de transmission par exemple sur fibre optique. Ce dispositif peut être monté dans un équipement quelconque du système de transmission, tel que par exemple dans le module émetteur de façon à déceler toute panne susceptible de se produire en amont dudit émetteur, la panne ou défaut se traduisant par une absence de signal numérique. Le dispositif de détection, repéré globalement en 10, comporte un intégrateur 12 constitué par exemple par une première résistance R1 reliée à une.borne d'entrée du signal numérique noté Q, une seconde résistance R2 reliée à une borne d'entrée de l'inverse numérique du signal, noté Q, et un condensateur C1 connecté entre les deux résistance R1 et R2. Le diagramme 2a représente en fonction du temps le signal numérique Q constitué par une série de bits équiprobables égaux à 1 et à 0 représentatifs de la présence du signal. Lorsqu'une panne survivent dans l'un des équipements à con trôner du système de transmission sur fibre optique, cette panne se traduit par une absence de signal numérique se présentant soit sous la forme d'une série continue de bits égaux à 0, soit sous la iorrne d'une série continue de bits égaux à 1. Ainsi, on a représenté sur Je diagramme 2a l'absence de signal sur venant à l'instant tl et se présentant sous la forme d'une série continue de bits égaux à 0. Le diagramme 3a représente également en fonction du temps le signal numérique Q identique à celui représenté sur le dia gramme 2a, avec une absence de signal survenant à l'instant tl e. se présentant sous la forme d'une série continue de bits égaux à 1. Le diagramme 2b représente l'inverse Q du signal numérique dans l'exemple choisi, I'absence de signal se traduisant par une serie continue de bits égaux à 1. Le diagramme 3b représente également l'inverse Q du signal numérique dans l'exemple choisi, i'absence de signal se traduisant par une série continue de bits égaux à 0. On notera que le signal numérique Q et son inverse Q sont mis sous forme logique en utilisant par exemple une logique dite positive, c'est-å-dire qu'à une tension nulle correspnJ un niveau O et qu'à une tension positive ou négative (par exemple +5 volts) correspond un niveau 1. Comme il apparaît sur la figure 1, le dispositif de détection comporte également un discriminateur à fenêtre 14, ou double comparateur, destiné à détecter l'absence de signal numérique se traduisant soit par une série continue de bits égaux à 0, soit par une série continue de bits égaux à 1. Le discriminateur à fenêtre 14 comporte par exemple deux transistors identiques T1 et T2, par exemple du type PNP, et montés en inverse avec l'électrode base du transistor T1 reliée à l'électrode émetteur du transistor T2, et avec l'électrode base du transistor T2 reliée à l'électrode émetteur du transistor T1. Les électrode bases respectives des deux transistors T1 et T2 sont reliées aux bornes du condensateur C1, et les électrodes collecteurs respectives desdits transistors sont reliées en P à un système d'alarme 16 constitué par exemple par un voyant lumineux s'allumant lors de la détection de l'abenoe de signal, comme on l'expliquera par la suite. Le fonctionnement du dispositif de détection d'absence de signal 10 selon l'invention est le suivant. En présence du signal numérique correspondant à une série de bits équiprobables égaux à 1 et à 0, le condensateur C1 se charge et se décharge de façon identique en fonction des bits présents, de sorte que le condensateur C1 engendre à ses bornes une tension V dont la valeur moyenne est sensiblement nulle pendant toute la durée de la présence du signal numérique, Les diagrammes 2c et 3c représentent en fonction du temps la tension V engendrée aux bornes du condensateur C1 (figure 1), dont la valeur moyenne V m est égale à O volt lors de la présence du signal numérique, c'est-à-dire jusqu'à l'instant t1 dans l'exemple choisi. Ainsi, en présence du signal, les tensions respectives baseémetteur des deux transistors T1 et T montés en inverse sont égales à O volt, de sorte que les deux transistors sont à l'état bloqué. Dans ces conditions, aucun courant ne traverse les électrodes collecteurs des deux transistors T1 et T2, de sorte que l'alarme 16 ne se déclenche pas. On notera qu'avantageusement le dispositif de détection 10 ne consomme aucun courant en présence de signal, car les deux transistors du discriminateur à fentr sont à l'état bloqué. En cas d'absence de signal correspondant par exemple à une série continue de bits égaux à 0, comme représenté sur le diagramme 2a, et survenant à l'instant t1, le condensateur C1 se décharge, de sorte que la tension V aux bornes dudit condensateur présente un affaiblissement prenant une valeur inférieure à la valeur moyenne nulle Vm, comme représenté sur le diagramme 2c. Ainsi, en se déchargeant, la tension V aux bornes du condensateur C1 atteint au point S la tension base-émetteur du transistor T1 jouant le rôle de seuil donné, noté Vs1 sur le diagramme 2c et égal par exemple à -0,7 volt. De plus, lorsque l'affaiblissement de la tension V devient inférieur au seuil Vsl, le transistor T1 devient conducteur tandis que le transistor T2 monté en inverse reste à l'état bloqué, de sorte que seul le transistor T1 engendre un courant dans son électrode collecteur, noté I sur la figure 1. Le courant I constitue donc un courant de détection d'absence de signal numérique, et commande l'alarme 16 se déclenchant pour indiquer la présence d'une panne ou défaut dans l'équipement à contrôler. De façon symétrique, en cas d'absence de -signal correspondant à une série continue de bits égaux à 1, comme représenté sur le diagramme 3a, et survenant à l'instant tl, le condensateur C1 se charge, de sorte que la tension V aux bornes dudit condensateur présente un affaiblissement prenant une valeur supérieure à la valeur moyenne nulle Vm, comme représenté sur le diagramme 3c. Ainsi, en se chargeant, la tension V aux bornes du condensateur C1 atteint au point S' la tension baseqmetteur du transistor T2 jouant le rôle de seuil donné, noté Vs2 sur le diagramme 3c et égal par exemple à +0,7 volt. De plus, lorsque l'affaiblissement de la tension V devient supérieur au seuil Vs2, le transistor T2 devient conducteur tandis que le transistor T1 monté en inverse reste à l'état bloqué, de sorte que seul le transistor T2 engendre un courant I (figure 1) dans son électrode collecteur. Comme précédemment, ce courant I constitue donc un courant de détection d'absence de signal numérique, et commande l'alarme 16 se déclenchant pour indiquer la présence d'une panne ou défaut dans l'équipement à contrôler. La figure 4 représente, en fonction de la tension de sortie de l'intégrateur, la réponse du discriminateur à fenêtre jouant le rôle de détecteur d'absence de signal. Lorsque la tension V obtenue par intégration reste selon le cas supérieure au seuil donné VS1 ou inférieure au seuil donné Vs2, les deux transistors du discriminateur sont à l'état bloqué, de sorte qu'on est en présence de signal. De même, lorsque la tension V prend la valeur m correspondant à la valeur moyenne de l'intégrateur, les deux transistors du discriminateur sont à l'état bloqué, de sorte qu'on est également en présence de signai. Ainsi, I'intervalle entre les deux seuils V51 et VS2 constitue la fenêtre du discriminateur correspondant à la présence de signal. Dans l'exemple choisi, la tension V m est égale à O volt, et les seuils et VS2 correspondent aux tensions respectives baseémetteur des deux transistors T1 et T2 et sont respectivement égaux à -0,7 volt et +0,7 volt dans le cas où les deux transistors sont identiques, de sorte que les deux seuils VS1 et VS2 sont disposés symétriquement par rapport à la valeur moyenne Vm. Comme il apparaît sur la figure 4, lorsque la tension V obtenue par intégration devient inférieure au seuil VS1, seul l'un des deux transistors du discriminateur conduit, de sorte qu'on est en absence de signal correspondant à une série continue de bits égaux à 0, comme représenté sur le diagramme 2c. De même, lorsque la tension V obtenue par intégration devient supérieure au seuil Vs2, seul l'un des deux transistors du discriminateur conduit, de sorte qu'on est également en absence de signai correspondant à une série continue de bits égaux à 1, comme représenté sur le diagramme 3c. Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté et comprend tous les équivalents techniques des moyens décrits ainsi que leurs combinaisons si celle ci sont effectuées selon l'esprit de l'invention et mises en oeuvre dans le cadre des revendications qui suivent. REVENDICATIONS 1. Procédé de détection dabsence de signal numérique (Q) constitué par une première série de bits égaux à 1 et à O correspondant à la présence de signal et suivie dune seconde série continue de bits égaux à 1 ou à O correspondant à l'absence de signai, caractérisé en ce que le procédé comporte les étapes suivantes:: - une intégration du signal numérique (Q) de façon à fournir un signal ayant une amplitude sensiblement constante donnée (V m > correspondant à la présence de signal et un affaiblissement correspondant à l'absence de signal, ledit affaiblissement prenant une valeur supérieure à celle de l'amplitude constante lorsque l'absence de signal correspond à une série continue de bits égaux à 1 et une valeur inférieure à celle de l'amplitude constante lorsque l'absence de signal correspond à une série continue de bits égaux à O - lorsque l'absence de signal correspond à une série continue de bits égaux à 1, une comparaison du niveau du signal obtenu par intégration à un seuil donné (Vs2) supérieur à l'amplitude sensiblement constante (Vm)' permettant ainsi de détecter l'absence de signal lorsque le signal obtenu par intégration présente un affaiblissement supérieur au seuil; - lorsque l'absence de signal correspond à une série continue de bits égaux à 0, une comparaison du niveau du signal obtenu par intégration à un seuil donné (VS1) inférieur à l'amplitude sensiblement constante (Vm), permettant ainsi de détecter l'absence de signal lorsque le signal obtenu par intégration présente un affaiblissement inférieur au seuil. 2. Procédé selon la revendication 1, caractérisé en ce que la série de bits correspondant à la présence de signal contient des 1 et des O équiprobables. 3. Dispositif de détection d'absence de signal numérique pour la mise en oeuvre du procédé selon l'une des revendications 1 ou 2, le signal numérique (Q) étant constitué par une première série de bits égaux à 1 et à O correspondant à la présence de signal et suivie d'une seconde série continue de bits égaux à 1 ou à 0 correspondant à l'absence de signal, caractérisé en ce que le dispositif comporte:: - un intégrateur (12) du signal numérique (Q) et de son inverse numérique (Q), délivrant une tension ayant, en présence du signal, une amplitude sensiblement constante et sensiblement nulle constituant la valeur moyenne (Vm) du signal et de son inverse, et en l'absence du signal, un affaiblissement prenant une valeur supérieure à celle de l'amplitude constante lorsque I'absence de signal correspond à une série continue de bits égaux à 1 et une valeur inférieure à celle de l'amplitude constante lorsque l'absence de signal correspond à une série continue de bits égaux à O;; et - un discriminateur à fenêtre (14) détectant l'affaiblissement de la tension obtenue par intégration en l'absence de signal, et comportant deux seuils donnés (Vs1, Vs2) situés de part et d'autre de l'amplitude sensiblement constante, le seuil supérieur (Vs2) à l'amplitude constante étant attribué à une série continue de bits égaux à 1 et le seuil inférieur (Vs1) à l'amplitude constante étant attribué à une série continue de bits égaux à O, de sorte que le discriminateur fournit, pour une série continue de bits égaux à 1, un signal de détection de l'absence de signal numérique lorsque l'affaiblissement détecté est supérieur au seuil correspondant (Vs2), et pour une série continue de bits égaux à O, un signal de détection de l'absence de signal numérique lorsque l'affaiblissement détecté est inférieur au seuil correspondant (vs). 4. Dispositif selon la revendication 3, caractérisé en ce qu'il comporte de plus une alarme (16) reliée en sortie du discriminateur à fenêtre (14) et commandée par le signal de détection de l'absence de signal numérique, I'alarme se déclenchant en présence du signal de détection. 5. Dispositif selon l'une des revendications 3 ou 4, caractérisé en ce que l'intégrateur comporte une première résistance (R1) reliée à une première borne d'entrée du signal numérique (Q), une seconde résistance (R2) reliée à une seconde borne d'entrée de l'inverse du signal numérique (Q), et un condensateur (C1) connecté entre la première et la seconde résistances et aux bornes duquel est engendrée la tension ayant une amplitude sensiblement constante et sensiblement nulle en présence de signal et un affaiblissement en absence de signal. 6. Dispositif selon la revendication 5, caractérisé en ce que le discriminateur à fenêtre (14) comporte un premier (T1) et un second (T2) transistors montés en inverse, l'électrode base du premier transistor étant reliée à l'électrode émetteur du second transistor et à l'une des bornes du condensateur, et l'électrode base du second transistor étant reliée à l'électrode émetteur du premier transistor u re 'u'r borne du condensateur, et en ce que les deux seuils donnés (Vsl, Vs2) sont constitués par les tensions respectives baseémetteur des deux transistors, de sorte que pour une série continue de bits égaux à 1, I'un des transistors engendre un courant collecteur pour un affaiblissement supérieur à sa tension base-émetteur, ce courant collecteur constituant ainsi le courant de détection (I) de l'absence de signal, et pour une série continue de bits égaux à 0, I'autre transistor engendre un courant collecteur pour un affaiblissement inférieur à sa tension base-émetteur, ce courant collecteur constituant ainsi le courant de détection (I) de l'absence de signal. 7. Dispositif selon la revendication 6, caractérisé en ce que les deux transistors (T1, T2) sont identiques, de sorte que leurs tensions respectives base-émetteur sont disposées symétriquement par rap port à l'amplitude sensiblement constante et sensiblement nulle de la tension fournie par l'intégrateur. 8. Utilisation d'un dispositif de détection d'absence de signal numérique tel que défini selon l'une des revendications 3 à 7, caractérisée en ce que le dispositif (10) est monté dans le module émetteur d'un système de transmission par fibres optiques.