FR 2518815 A1 19830624 FR 8123953 A 19811222 TRANSISTOR NESA HAUTE TENSION. La présente invention concerne le domaine des transistors haute tension et leurs procédés de fabrication. Plus particulièrement, elle vise les zones situées à la périphérie d'une puce de transistor haute tension ou, en d'autres termes, les zones situées aux endroits de découpe d'une tranche semiconductrice à partir de laquelle sont fabriqués une pluralité d'éléments de transistors haute tension. On va d'abord rappeler divers modes classiques de découpe de puces de transistors de puissance pour faire ressortir les difficultés que vise à résoudre la présente invention. La figure 1 représente en coupe une portion d'une tranche portant une pluralité de puces de transistors NPN haute tension. Chacun de ces transistors comprend un collecteur constitué d'une première couche 1 de type Nt, c'est-à-dire à niveau de dopage aussi eleve que possible, et d'une deuxième couche 2 de type N, c'est-à-dire à niveau de dopage faible, par exemple 1014 à 1015 atomes/cm3 selon les performances souhaitées pour le transistor. La deuxième couche de collecteur 2 est surmontée d'une couche de base 3 dans laquelle est localisée une couche d'émetteur 4. Pour des transistors haute tension, constitues par exemple de puces carrées ayant une longeur de cote de 1,5 à 10 mm, l'epaisseur de la couche de base 3 est par exemple de l'ordre de 20 à 40 microns. L'épaisseur de la couche 2 dépend de la tension que doit pouvoir supporter le transistor. Elle sera par exemple de l'ordre de 60 microns pour une tension maximale de l'ordre de 1000 volts et de 140 microns pour une tension maximale-de l'ordre de 2000 volts. L'épaisseur de la couche 1 est normalement indifférente. Elle est seulement suffisamment épaisse pour assurer la maniabilité et la tenue mécanique de la tranche.Néanmoins, l'epaisseur de la couche 1 doit de préférence etre faible pour limiter les pertes ohmiques quand le transistor est en conduction car, bien que la résistance de cette couche soit faible, elle est néanmoins très supérieure à celle des conducteurs métalliques.' la couche de base 3 est habituellement formée par diffusion uniforme (non localisée) d'un dopant tel que de l'aluminium ou du gallium. Ensuite, aux limites entre deux puces élémentaires sont formés des sillons 5. Ces sillons sont remplis d'une substance de passivation pour assurer une tenue en tension satisfaisante et éviter des courants de fuite. Après quoi, les puces élémentaires sont séparées par découpe, par exemple sciage, au niveau des traits pointillés 7.Pour- satisfaire à une passivation convenable, on a d'habitude utilisé des sillons 5 s'étendant jusqu'a la couche N+ 1. En effet, si ces sillons sont moins pro fonds, une partie de la couche N- apparaîtra dans la zone de cassure non passivée à la périphérie du transistor et il en résultera des courants de fuite élevés lors d'un blocage de la jonction collecteur-base, ces courants de fuite augmentant avec la température et le temps.Cette structure présente au moins deux inconvénients. D'une part, du fait que les sillons 5 vont jusqu'a la couche Nf 1, celle-ci doit avoir une épaisseur d'au moins 150 à 200 microns pour assurer une tenue mécanique suffisante du dispositif, ce qui donne à l'ensemble de la tranche une épaisseur de l'ordre de 300 à 400 microns alors qu'habituellement on préfère utiliser des tranches plus minces, par exemple de l'ordre de 250 microns d'épaisseur. D'autre part, pour obtenir une- passivation suffisante, il est connu que la substance de passivation doit avoir des qualites diélectriques particulièrement bonnes et que les flancs du sillon doivent de préférence presenter par rapport au plan de la tranche des angles optimaux. Pour éviter ces inconvénients, on peut penser à fabriquer une structure de type planar comme cela# est représenté à titre d'exemple en figure 2. On retrouve en figure 2 les couches Wf 1 et N- 2. La couche de base 3 non localisée de type P est remplacée par une couche P localisée 10 a l'lntérieur de laquelle est formée la zone d'émetteur 4 de type N. Les traits en pointillés 12 représentent les lignes de champ. Normalement, une certaine distance laterale d est suffisante pour l'extension de la zone de charge d'espace en fonction de la tenue en tension souhaitée.Par exemple, si l'on souhaite une tenue en tension de l'ordre de 1000 volts, l'epaisseur de la couche N- entre la couche P et la couche Nf est de l'ordre de 70 microns et la distance d doit être supérieure à 110 microns. Néanmoins, on observe dans une zone 13 un effet de canal dt aux charges existant inévitablement à l'interface entre la surface du semiconducteur et la couche supérieure, par exemple de la silice. Pour interrompre ce canal, il est connu d'utiliser une couche de type N à fort niveau de dopage (couche 14) appelee zone anti-canal ou d'arrêt de canal (souvent désignée par les techniciens sous l'appellation anglosaxonne zone de stop-channel").On effectue #ensuite la découpe entre deux transistors adjacents selon la ligne en pointillés verticale 7 au milieu de la zone#anti-canal 14. Un avantage de cette structure de type planar par rapport à la structure mesa de la figure 1 réside dans le fait qu'il n'est plus nécessaire de prévoir un sillon très profond 5 qui oblige à prévoir une couche I de type Nf épaisse. Néanmoins, un inconvénient important est qu'il est obligatoire de réaliser une diffusion 10 de type P localisée. Pour cela, on est amené à utiliser un dopant de type P tel que du bore pour lequel la silice peut convenablement servir de masque et l'on ne peut plus utiliser des dopants, tels que le gallium, qui sont extrêmement difficiles à masquer. Ceci est regrettable car le gallium permet de former des zones diffusées nettement moins perturbées que le bore, ce qui est d'un intérêt particulier dans le domaine des hautes puissances. Un deuxième inconvénient de la structure de type planar est inhérent à la configuration des jonctions dans ces structures, à savoir que la tenue en tension est limitée par la courbure de la jonction. Pour éviter ce deuxième inconvénient, on peut adopter la structure de la figure 3 qui differe de celle de la figure 2 uniquement par le fait'qu'il est prévu un sillon 15 à la limite de la jonction entre la couche de type P 10 et la couche de type N 2. Comme en figure 2, il est prévu une diffusion d'arret de canal de type N+ 14. Dans ce cas, le sillon 15 rempli d'une substance de passivation 16 peut être peu profond et rentrer- seulement légèrement dans la couche de type N-. Les courbes 17 illustrent la répartition des lignes de champ. La référence 18 désigne les zones de canal. Un objet de la présente invention est d'allier les avantages liés aux structures de type mesa, telles qutillustrées en figure 1, à ceux des structures de type planar telles que celles illustrées en figure 3, c'est-à-dire de pouvoir utiliser des diffusions de type P non localisées tout en ayant seulement besoin de sillons peu profonds. Pour atteindre cet objet ainsi que d'autres, la présente invention prévoit un transistor haute tension comprenant un collecteur constitué d'au moins deux couches de même type de conductivité dont la première, ou couche externe, a un fort niveau de dopage et la deuxième, ou Couche interne, a un faible niveau de dopage, une couche de base reposant sur cette deuxième couche, ce transistor ayant une structure mesa, un sillon périphérique faisant apparaître la ponction entre la couche de base et la deuxième couche, mais n'atteignant pas la limite entre les première et deuxième couches.Dans ce transistor, il est prévu au fond du sillon une zone de même type de conductivité que lapremière couche, mais à niveau de dopage plus élevé, la distance latérale entre l'affleurement de la jonction et la limite de ladite zone étant suffisante pour l'etalement des lignes de champ. Dans ce transistor; la couche de base-peut être une couche de type P obtenue par diffusion non localisée, le produit dopant étant, par exemple, du gallium ou de l'aluminium. Ces objets, caracteristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles les figures 1 à 3 destinées a illustrer l'état de la technique ont été décrites précédemment, la figure 4 représente une vue-en coupe d'une portion de tranche semiconductrice dans laquelle sont formés deux transistors haute tension adjacents selon la présenté invention. Dans les diverses figures, de memes références numériques indiquent des couches ou zones analogues. On notera également que ces diverses figures ne sont pas tracées à l'échelle, ni d'une figure à l'autre, ni à l'intérieur d'une meme figure, conformément à l'usage dans le domaine des semiconducteurs pour améliorer la lisibilité des figures. Dans la structure de la figure 4, comme dans les structures précédentes, apparaissent successivement une couche 1 de type Nf et une couche 2 de type N-, l'ensemble de ces deux couches constituant le collecteur du transistor. Dans la couche 2, est réalisée une diffusion de type P non localisée 3, par exemple au moyen d'un dopant tel que de l'aluminium ou du gallium, pour constituer une couche de base. On peut également voir une couche 4 de type N correspondant à la couche d'émetteur. A la limite entre deux transistors d'une même tranche semiconductrice, est prévu un sillon 20 rempli d'une substance de passivation 6. La découpe des transistors individuels se fait selon un trait pointillé 7.Selon l'invention, le sillon 20 pénètre seulement légèrement dans la couche 2 de type N sans atteindre la couche 1 de type 5+. D'autre part, sensiblement dans la partie médiane du sillon, est réalisée une zone 21 dopée selon le type N avec une concentration nettement plus élevée que la concentration moyenne de la couche 2 de type N-. Ainsi, il peut se réaliser un étalement des lignes de champ entre les points désignés par les références 22 et 23, la diffusion de type N 21 servant d'arrêt de canal (ou stop-channel). On peut ainsi découper la tranche selon le plan 7 sans qu'il se présente dans les zones latérales apparentes de la couche 2 de type N des contraintes électriques.A titre d'ordre de grandeur, si l'on considère a nouveau que la profondeur de la couche 3 est de l'ordre de 20 à 40 microns, la profondeur du sillon sera de 'l'ordre de 40 à 60 microns, sa demi-largeur étant de l'ordre de 220 + 200 microns (ces derniers 200 microns étant occupés par la deini-zone 21), dans le cas où le transistor est destiné à supporter 2000 volts, c'est-à-dire que l'épaisseur de sa couche Nest de l'ordre de 120 microns pour un niveau des dopage de quelques 1014 atones/cm3#. Divers procédés sont envisageables pour fabriquer une structure telle que celle représentée en figure 4 à partir d'un substrat N- N+. Mais on notera que dans tous ces procédés, la diffusion de la zone de base 3 est effectuée sans localisation et est suivie du creusement d'un sillon traversant la zone de base sans atteindre la couche 1 de type N+. Selon un premier procédé, on effectue d'abord la diffusion 3, puis la diffusion de l'émetteur 4, selon une concentration de quelques 1020 atomes/cm3 et une profondeur de jonction de 5 à 10 microns. On creuse ensuite le sillon 20. Puis, l'on opere un masquage et l'on fait la diffusion Nf 21 d'arrêt de canal au fond du sillon. On notera que cette dernière diffusion n'est pas nécessairement effectuée avec une très forte concentration superficielle, et, en tout cas, qu'elle peut être moins concentrée en dopant de type N que la zone d'émetteur 4.Ceci permet, par exemple si l'on veut atteindre une concentration superficielle de quelques j018 atome/cm3 et une profondeur de jonction de quelques microns, d'opérer à une température de 10000C.pendant seulement un quart d'heure- alors que, typiquement, la zone d'émetteur 4 est obtenue par diffusion à une température de l'ordre de 11000C pendant six heures. Enfin, dans une dernière étape, on réalise une passivation 6 avant les métallisations et les découpes. Selon un deuxième procédé, on commence par former un caisson de type 5+ sensiblement aux emplacements ou l'on veut obtenir les zones 21. Après quoi, l'on effectue la diffusion de base de type P non localisée, puis la diffusion d'émetteur de type N+. On notera que, tandis que l'on effectue ces diffusions de base et d'émetteur, la première diffusion de type Nf destinée à former la couche de type 21 pénètre dans le semiconducteur au-dela de-la profondeur de la couche de base. Ensuite, on creuse les sillons 20 de fanon à laisser en place la portion la plus profonde de la première diffusion de type Nt. Après cela, on procède aux passiva tions, métallisations et découpes. Selon un troisième procédé, on commence par effectuer la diffusion de base de type P, puis on. forme les sillons. Après cela, on diffuse simultanément avec un masque approprié, les zones d'émetteur et d'arrêt de canal. Cette dernière solution parait séduisante car elle limite le nombre d'étapes de fabrication. Néanmoins, elle exige de prévoir un produit de masquage de très bonne qualité particulièrement au niveau des flancs et des arêtes du sillon pour pouvoir supporter une diffusion de longue durée à température élevée. Ce type de transistor permet d'atteindre des courants de fuite particulièrement peu élevés tout en résultant d'un-processus de fabrication simple et en permettant d'utiliser des tranches de silicium relativement peu épaisses (faible épaisseur de la couche 1 de type N+). la présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits. Elle en englobe les diverses variantes et généralisations incluses dans le domaine des revendications ci-après. Bien entendu on a décrit ici seulement les étapes de fabrication et les éléments de structures nécessaires à la compréhension de l'invention. Pour un transistor complet, il conviendra de prévoir des étapes et éléments supplémentaires e nettoyages, passivations, masquages, métallisations... REVENDICATIONS. 1. Transistor à haute tension comprenant un collecteur constitué d'au moins deux couches de même type de conductivité dont la première, ou couche externe (1), a un fort niveau dedopage et la deuxième, ou couche interne (2), a un faible niveau de dopage, une couche de base (3) reposant sur cette deuxième couche, ce transistor ayant une structure mesa, un sillon périphérique (20)- faisant apparattre la jonction entre la couche de base et la deuxième couche mais n'atteignant pas la limite entre les première et deuxième couches, caractérisé en ce que, au fond du sillon, est prévue une zone (21) d'arrêt de canal de même type de conductivité que la première couche mais à niveau de dopage plus élevé, la distance latérale entre l'affleurement de la jonction et la limite de ladite zone étant suffisante pour l'etalement des lignes de champ. 2. Transistor selon la revendication 1, caractérisé en ce que la couche de base est une couche de type P obtenue par diffusion non localisée, le produit dopant étant du gallium ou de l'aluminium. 3. Procédé de fabrication d'un transistor haute tension selon la revendication 1, caractérisé en ce qu'il comprend les étapes successives suivantes en partant d'une structure Nf N a) faire une diffusion de base de type P non localisée, b) faire une diffusion d'émetteur de type N à forte con centration, c) former un sillon, d) masquer et former une diffusion de type N au fond du sillon. 4. Procédé de fabrication d'un transistor haute tension selon la r#evendication 1, caractérisé en ce qutil comprend les étapes suivantes en partant d'une structure Nf N a) faireune diffusion de base de type P non localisée, b) former un sillon,# c) masquer et effectuer une diffusion de type N pour former simultanément l'émetteur et la zone d'arrêt de canal. 5. Procédé de fabrication d'un transistor haute tension selon la revendication 1, caractérisé en ce qu'il comprend les étapes suivantes en partant d'une structure Nit': a) former un caisson de type N aux emplacements où l'on veut former une couche d'arrêt de canal, b) faire une diffusion de base deltype P non localisée, c) faire une diffusion d'émetteur à forte concentration, d) former un sillon.