FR 2519194 A1 19830701 FR 8221941 A 19821228 La présente invention concerne un appareil de reproduction en fac-similé et plus précisément un tel appareil qui permet la réduction au minimum des éléments matériels nécessaires au circuit de traitement et permettant le partage d'un micro-ordinateur unique au moins par le codage, le décodage et les traitements analogues d'images, la commande d'un dispositif de lecture et d'enregistrement et la commande de la procédure de transmission. Parallèlement au progrès des techniques de traitement numérique de signaux et d'intégration à grande échelle, des études sont en cours pour la mise en oeuvre d'un micro-ordinateur pour tous les traitements nécessaires de données dans un appareil de reproduction en fac-similé, y compris la fonction de modulateur-démodulateur, et on a déjà proposé diverses architectures. Dans l'état actuel cependant, aucune des architectures n'a donné satisfaction pour le contrôle de l'ensemble du fonctionnement d'un appareil de reproduction en fac-similé à l'aide d'un seul micro-ordinateur, étant donné la vitesse limitée de traitement des micro-ordinateurs. La Demanderesse a proposé un appareil de reproduction en fac-similé dans lequel un seul micro-ordinateur exécute presgue tous les traitements, mis à part la fonction de modulation-démodulation (brevet des Etats-Unis d'Amérique ne 4 297 727). Cet appareil original de reproduction en fac-similé réduit remarquablement le nombre d'éléments matériels nécessaires à la construction peu encombrante et peu coûteuse. Cependant, un tel appareil ne peut éviter une consommation superflue de temps ou des temps morts dans le codage des données d'image et le décodage des données codées, si bien que la vitesse de fonctionnement disponible du micro-ordinateur est limitée et la vitesse de traitement de l'appareil dans son ensemble est réduite. L'appareil de reproduction en fac-similé selon l'invention a un seul micro-ordinateur pour le traitement des données de fac-similé. I1 comporte un dispositif de lecture de données d'image et une horloge destinée à interrompre le micro-ordinateur après une période prédéterminée. Une mémoire temporaire conserve temporairement des données d'image et sa capacité est suffisamment grande pour qu'elle contienne trois lignes de données d'image. La condition de mémorisation, dans la memoire, est vérifiée par un dispositif prédéterminé à la suite d'une interruption provenant de l'horloge, si bien qu'une ligne du signal de sortie de données d'image provenant du dispositif de lecture est conser véé séquentiellement dans la mémoire lorsqu'au moins une ligne d'espace vide est présente dans la mémoire. Une ligne de données d'image est lue et codée successivement par un dispositif prédéterminé depuis le moment de la fin de la mémorisation jusqu'au moment de l'interruption suivante par 1 'horloge. Selon l'invention, un appareil dé reproduction en fac-similé comporte un micro-ordinateur partagé par une majorité de divers traitements de données de fac-similé. Une zone tampon de ligne de capacité suffisamment grande pour qu'elle contienne trois lignes de données est délimitée dans une mémoire du micro-ordinateur afin que les données d'image puisent être introduites dans cette zone tampon et reti- rées de celle-ci à tout moment pour le codage ou le décodage des données. Les périodes creuses du fonctionnement du microordinateur sont éliminées si bien que la vitesse globale de fonctionnement est accrue. L'invention concerne un appareil de reproduction en fac-similé qui assure une vitesse accrue de fonctionnement d'un micro-ordinateur qui favorise les traitements à grande vitesse et attribue le temps de fonctionnement du micro-ordinateur à un plus grand nombre de tâches afin que la construction matérielle soit réduite. Elle concerne aussi un appareil perfectionné de reproduction en fac-similé. D'autres caractéristiques et avantages de l1înven- tion seront mieux compris à la lecture de la description qui ya suivre d'exemples de modes de réalisation, faite en référence aux dessins annexés sur lesquels la figure I est un diagramme synoptique d'un appareil de reproduction en fac-similé selon l'invention la figure 2 est un schéma représentant la construction utilisée en pratique pour une section I de balayage représentée sur la figure 1 la figure 3(a) est un diagramme synoptique d'une construction réelle d'une section II d'entrée de signaux d'image représentée sur la figure 1 la figure 3(b) est un diagramme des temps illustrant le fonctionnement de la section II d'entrée de signaux la figure 4(a) est un diagramme synoptique d'une construction d'une section III de sortie d'image de la figure 1; la figure 4(b) est un diagramme des temps illustrant le fonctionnement de la section III de sortie d'image la figure 5(a) est un schéma d'une construction d'une section IV d'enregistrement d'image représentée sur la figure 1 ; la figure 5(b) est un schéma représentant une disposition d'un élément thermique SE incorporé à la section IV d'enregistrement la figure 6 est un diagramme synoptique d'une construction de la section V à microprocesseur représentée sur la figure 1 la figure 7 est un diagramme synoptique d'une construction d'une section VI à générateur de signaux de synchronisation représentée sur la figure 1 la figure 8 est un diagramme synoptique d'une construction d'une section VII de mémorisation de programme de commande représentée sur la figure 1 ;; la figure 9 est un diagramme synoptique d'une construction d'une section VIII de mémorisation de données représentée sur la figure 1 la figure 10(a) est un diagramme synoptique représentant une construction d'une section IX d'entrée-sortie représentée sur la figure 1 ; la figure 10(b) est un diagramme des temps représentant le fonctionnement de la section IX d'entrée-sortie en mode de transmission la figure lO la figure 11 est un diagramme synoptique d'une construction d'une section X d'entrée de signaux de commande représentée sur la figure 1 la figure 12 est un diagramme synoptique d'une construction d'une section XI de sortie de signaux de commande représentée sur la figure 1 les figures 13(a) à 13(c) forment ensemble un organigramme illustrant l'ensemble de fonctionnement de l'appareil de reproduction en fac-similé en mode de transmission selon l'invention les figures 14(a) et 14(b) forment un organigramme illustrant le fonctionnement d'un appareil de reproduction en fac-similé en mode de réception selon l'invention la figure 15 est un schéma représentant les flux de données d'image en mode de transmission dans un appareil de reproduction en fac-similé selon l'invention ; ; la figure 16 est un diagramme des temps illustrant des tâches A à E exécutées par la section V à micro-processeur de la figure 6 en mode de transmission la figure 17(a) est un diagramme des temps des tâches D et E, obtenues avec un appareil connu de reproduction en fac-similé et utilisées pour la description d'une vitesse de fonctionnement d'un micro-ordinateur pendant une transmission la figure 17(b) est un diagramme des temps analogue à la figure 17(a) mais représentant l'exécution des tâches D et E selon l'invention;; la figure 18(a) est un organigramme représentant la tâche B exécutée par la section V à micro-processeur de la figure 6 pour l'avance d'un moteur pulsé de balayage vertical d'un pas, dans la section de balayage la figure 18(b) est un schéma représentant le dessin d'excitation des phases d'un moteur pulsé correspondant à la tâche B la figure l8(c) est un schéma représentant les signaux d'excitation des phases transmis en réalité au moteur pulsé pendant la tâche B ; la figure 19(a) est un organigramme représentant le transfert des donées d'image lues par la section I de balayage dans la section II d'entrée de signaux d'image, pour leur transmission à la section VIII de mémorisation pendant la tâche D exécutée par la section V à microprocesseur ;; la figure 19(b) est un schéma représentant une mémoire à accès direct incorporée à la section VIII de mémoire ét ayant diverses zones associées à différents types de données les figures 20(a) et 20(b) sont des organigrammes représentant le fonctionnement pendant un traitement préalable des données d'image et leur transfert dans la section VIII de mémorisation pendant la tâche D les figures 21(a) à 21(c) forment ensemble un organigramme illustrant le fonctionnement pendant la lecture des données d'image dans une zone RBF de la mémoire à accès direct afin qu'une longueur de passage "blanc soit obtenue pendant la tâche E les figures 22(a)-1 et 22(a)-2 d'une part et les figures 22(b)-1 et 22(b)-2 sont des orgranigrammes représentant le fonctionnement lors de la consultation d'une table d'après la longueur de passage blanc" afin qu'un code BLANC soit prélevé et transféré dans une zone de mémorisation à pile FIFO, pendant la tâche E les figures 23(a) à 23(c) forment ensemble un organigramme représentant le fonctionnement lors de l'obtention d'une longueur de passage "noir" dans la tâche E les figures 24(a)-1 et 24(a)-2 d'une part et 24(b)-1 et 24(b)-2 sont des organigrammes représentant le fonctionnement lors de la consultation d'une table pour le prélèvement d'un code NOIR et son transfert à la zone de mémorisation à pile pendant la tâche E les figures 25(a) à 25(c) forment ensemble un organigramme illustrant le fonctionnement lors de la création d'un code de synchronisation et de son transfert dans la zone à pile pendant la tâche E la figure 26 est un organigramme représentant la tâche C assurant le transfert des données codées d'image de la zone à pile à la section IX-d'entrée-sortie de données la figure 27 est un schéma représentant les flux de données d'image dans un appareil de reproduction en facsimilé en mode de réception selon l'invention ; la figure 28 est un diagramme des temps des tâches F à I exécutées par la section V à micro-processeur en mode de réception la figure 29(a) est un diagramme des temps représentant les tâches I et H réalisables par un appareil connu de fac-similé et représentant la vitesse de fonctionnement d'un micro-ordinateur pendant la réception la figure 29(b) est analogue à la figure 29(a) mais représente l'exécution des tâches I et H selon l'invention la figure 30 est un organigramme illustrant lexé- cution de la tâche G pendant laquelle les données codées sont transférées de la section IX d'entrée-sortie de données à la zone à pile les figures 31(a)-1 à 31(a)-3 forment ensemble un organigramme représentant le fonctionnement lors de la consultation d'une table d'après les données introduites à partir de la zone à pile afin qu'un code de longueur de passage soit obtenue pendant la tâche I les figures 31(b) à 31(d) sont des schémas représentant la table la figure 32 est un organigramme d'un sous-programme de lecture de zone à pile de l'organigramme des figures 31(a)-1 à 31(a)-3 les figures 33(a) et 33(b) forment ensemble un organigramme d'un sous-programme de mémorisation de longueur de passage de l'organigramme des figures 31(a)-1 à 31(a)-3 les figures 34(a) à 34(c) forment ensemble un organigramme illustrant le fonctionnement lors de la mémorisation de données d'éléments d'image d'arrêt dans la zone RBF pendant le sous-programme de mémorisation de longueur de passage ; et la figure 35 est un organigramme illustrant une opération de transfert de données d'éléments d'image de la zone RBF à la section III de sortie d'image. Bien que l'appareil de reproduction en fac-similé selon l'invention puisse être réalisé d'après de nombreux modes, suivant les conditions et les critères d'utilisation, de nombreux modes de réalisation décrits et représentés dans le présent mémoire ont été réalisés, testés et utilisés et ont tous donné parfaitement satisfaction. La figure 1 représente sous forme de diagramme synoptique la disposition générale d'un ensemble de communication en fac-similé selon l'invention. Comme représenté, l'ensemble comporte uné section I de balayage destinée à lire un document pendant une transmission de données et à former un signal d'image, et une section II d'entrée de signaux d'image qui transforme le signal série de données de la section I et données parallèles à 8 bits et lés transmet à un microordinateur repéré par le cadre en traits mixtes à gauche de la figure. Cette conversion de données est destinée à faciliter le traitement à grande vitesse du signal d'image afin qu'il soit codé dans le micro-crdinateur.L'ensemble comporte aussi une section III de sortie d'image qui transmet un signal d'image décodé par le micro-ordinateur pendant la réception des données et une section IV d'enregistrement d'image reçue qui reçoit le signal d'image de la section III et forme une copie d'un document. Le micro-ordinateur a diverses fonctions telles que le codage et le décodage de signaux d'image et la commande des diversesosections de l'ensemble et il comporte une section V à unité de micro-traitement, une section VI génératrice de signaux de synchronisation, une section VII de mémorisation de programme de commande et une section VIII de mémorisation de données. L'ensemble comporte en outre une section IX d'entrée-sortie de données qui, pendant la transmission, alimente un modulateur-démodulateur MDM en données parallèles ayant chacune 8 bits et codées par le micro-ordinateur par transformation en données série alors que, pendant la réception, il reçoit du modulateur-démodulateur MLM des données série codes et les transmet au micro-ordinateur par transformation en données parallèles à 8 bits.Naturellement, la section IX d'entrée-sortie non seulement assure la réception et la transmission des données d'image mais assure aussi la réception et la transmission des données nécessaires lorsqu'un protocole ou des informations analogues sont souhaitables. Une section 10 d'entrée de signaux de commande re çoit des signaux des sections I et IV, du modulateur-démodulateur MDM et d'une section NCU de commande de réseau et les transmet au micro-ordinateur. Une section XI de sortie de signaux de commande est destinée à transmettre des signaux prédéterminés aux sections respectives. L'ensemble de communication en fac-similé réalisé comme décrit précédemment est décrit plus en détail, par sa structure et son fonctionnement, en référence aux figures 2 et suivantes. Le modulateur-démodulateur MDM, l'unité NCU de commande de réseau et ne section IOP d'affichage d'opération peuvent comporter des composants déjà connus des hommes du métier et n'entrant pas dans le cadre de l'invention si bien que leurs détails ne sont pas compris dans la description qui suit. Dans le paragraphe suivant, les lettres majuscules désignent en principe des lignes communes et des lignes de signaux et les lettres minuscules des signaux qui y apparaissent. SECTION I DE BALAYAGE (voir figure 2) La section I de balayage représentée sur la figure 2 dans le cadre supérieur en traits mixtes comporte un moteur PM à impulsions destiné à transmettre un document verti 'le- ment, deux rouleaux R de transport de document entraînés par le moteur PM, une première source lumineux L1 de détection d'un document, une seconde source lumineuse L2 d'éclairement d'un document et un premier et un second capteur SL1 et SL2 de document. Lorsqu'un opérateur introduit un document à une entrée de documents indiquée par une flèche, manuellement ou par un appareil d'avance, le premier capteur SL1 est manoeuvre. L'état du capteur SL1 est contrôlé périodiquement par le micro-ordinateur représenté par le cadre en traits mixtes du bas. Après commande du capteur SL1, le microordinateur transmet un ordre de mise sous tension par l'in- termédiaire de l'ensemble 11 de sortie de signaux de commande à un circuit OLD d'excitation de source lumineuse qui assure le fonctionnement de la source L2 afin qu'elle éclaire le document. Simultanément, le micro-ordinateur transmet un signal d'excitation au circuit PMP d'excitation de manière que le moteur PM à impulsions tourne. Le moteur PM entrainè lui-même les rouleaux R si bien qu'ils transportent le document comme indiqué par une flèche. Lorsque le bord antérieur du document atteint la position du second capteur SL celui-ci informe le micro 2 ordinateur de l'arrivée du document par unité 10 d'entrée de signaux de commande. Le micro-ordinateur arrête alors la rotation du moteur PM et le commande afin que le document avance verticalement afin qu'il soit balayé de la manière nécessaire. Un dessin d'image porté par le document est focalisé sur un capteur IS d'image à l'aide d'un plateau CG de verre, d'un miroir M et d'un objectif Q. L'unité il d'entrée de donnéces d'image crée des impulsions d'horloge d'élément lck et des impulsions de synchronisation de ligne ss. Les signaux d'image synchronisés sur les impulsions d'horloge sont transmis par le capteur IS bit par bit en format série à l'unité II d'entée par un amplificateur A et un circuit bi- naire B. SECTION Il D'ENTREE DE DONNEES D'IMAGE (figer 3fla) et 3(b) La figure 3(a) représente, en traits mixtes, la section II d'entrée qui comporte un compteur CT1, un registre à décalage SR1 et un tampon TB à trois étages. Dans cette section II, le signal de sortie série du circuit binaire B est transformé en données parallèles d'image qui patent être couplées à des lignes.communes de données Do-D7. Un procédé connu de conversion de données série en données parallèles met en oeuvre deux registres à décalage et reçoit les données parallèles de l'un d'eux pendant que l'autre reçoit les données série. Au contraire, le mode de réalisation représenté n'utilise qu'un seul registre à décalage puisque la fréquence d'horloge est déterminée de manière que le registre soit rempli par les données suivantes pendant que le micro-ordinateur traite les données parallèles. Le compteur CT1 est un compteur binaire synchrone préréglable à quatre bits afin que, à l'arrivée d'une impulsion d'échantillonnage de lecture RSo provenant du microordinateur comme décrit dans la suite, le compteur puisse former 8 impulsions d'horloge d'élément elck successivement. Tant que le compteur CT1 reçoit un signal logique 1 à sa borne L, il progresse sous la commande du flanc antérieur de chaque impulsion d'horloge parvenant à une borne CT. Lorsque le signal de la borne L est à l'état logique lION, les états logiques des bornes &alpha;, ss, &gamma; et ô du compteur appa raissent aux bornes du circuit Q&alpha;, Qss, Q&gamma;, et Qo. Lorsqu'un signal O apparaît à la borne R, le compteur est remis à O d'une manière asynchrone par les impulsions d'horloge. Le compteur CT1 crée un signal "1" à sa borne CO lorsque toutes les sorties Q -Q6 sont des 1 formant un nombre F à 16 bits. Les signaux de sortie CO et Qo parviennent par une porte NI à la borne L du compteur CT1. Ainsi, un signal "O" apparaît à la borne L lorsque la valeur du compteur CT1 devient 0-7 et un nombre F à 16 bits. Les bornes a et ss sont toujours à "O", la borne r à l'état de la sortie Qu et la borne 6 à l'état de la sortie Q. En conséquence, le signal d'entrée de la borne r est '1" et celui de la borne 6 est "o" lorsque la valeur du compteur CT1 est 4-7 ou un nombre à 16 bits C-F, et ils sont "0" et "1" respectivement lorsque la valeur du compteur est 0-3 ou 8-13. En conséquence, "4" est introduit lorsque la valeur du compteur CT1 est 4-7 ou F et 8 lorsque la valeur est 0-3, à chaque fois au flanc antérieur de l'impulsion suivante d'horloge qui est appliquée à la berne CT. Le signal de la sortie Q6 du compteur CT1 parvient à une porte ET afin qu'il commande la création et l'interruption des impulsions d'horloge d'élément. Le registre SR1 à décalage est un registre à 8 bits à entrée série et sortie parallèle. Le tampon TB à trois étages alimente 8 lignes communes de données Do-D7 du micro-ordinateur avec 8 bits de données décalés dans le registre SR1 pendant l'activité du signal d'échantillonnage rsO. Le diagramme des temps de la figure 3(b) illustre le fonctionnement de l'unité d'entrée de données d'image. Une impulsion d'échantillonnage rsO (négative) transmise par le micro-ordinateur parvient à une borne G du tampon TB par une ligne rsO si bien que les données du registre SR1 sont transmises en parallèle aux 8 lignes communes D0-D7. Simultanément, l'impulsion d'échantillonnage rsO parvient à la borne R du compteur CT1 et le remet à O au flanc postérieur. Les données parallèles des lignes communes sont introduites dans un accumulateur du micro-ordinateur. Dans ce cas, l'impulsion d'échantillonnage rsO peut apparaître à tout moment et peut avoir toute largeur voulue d'impulsion. En outre, les impulsions d'horloge clk peuvent apparaître avec une période quelconque dans la mesure où 9 d'entre elles au moins apparaissent entre le moment où le micro-ordinateur prend les données par distribution d'une impulsion d'échantillonnage rsO et le moment où il crée une autre impulsion rsO pour le prélèvement des données suivantes. Si le nombre d'impulsions d'horloge clk apparaissant pendant le temps indiqué est inférieur à 9, le registre SR1 ne se remplit pas 8 bits de données et empêche le fonctionnement normal. Lorsque le compteur CT1 est remis à 0, ses sorties Q -Q deviennent "0000". a 6 En conséquence, les entrées a, a deviennent "0001" et lorsque l'impulsion suivante clk atteint le compteur CT1, ces sorties passent à "00001" ou "8" au flanc postérieur de l'impulsion d'horloge. Comme le compteur CT1 est ainsi mis à "8" et comme la sortie Q6 est à 1 et provoque l'ouverture de la porte ET, une impulsion d'horloge est transmise par celle-ci et parvient au capteur CS d'image sous forme d'une impulsion d'horloge d'élément elck. Simultanément, l'impulsion d'horloge est transmise come impulsion d'horloge de décalage SFCK au registre SR1. Le capteur IS d'image qui comporte par exemple un dispositif à couplage par charge, transmet un signal vidéo en format série en synchronisme avec les impulsions d'horloge d'élément. Ce signal vidéo parvient au registre SR1 par l'intermédiaire de l'amplificateur A et du circuit binaire B comme décrit précédemment et il est introduit bit par bit en synchronisme avec les impulsions d'horloge de décalage SFCK qui parviennent aussi au registre. Le signal "1" de la borne de sortie Q6 met l'entrée L à"l", si bien que le compteur CT1 continue à faire progresser sa valeur d'une unité à la fois en synchronisme avec les impulsions d'horloge clk. Après l'arrivée de la 7ème impulsion d'horloge clk, la valeur du compteur CT1 devient F c'est-à-dire "1111" et en conséquence, la sortie CO transmet "1" et l'entrée L devient égale à "O". L'entrée a-d d'autre part est "0010". Ainsi, l'impulsion suivante d'horloge clk met le compteur CT1 à "4" à son flanc postérieur et provoque la fermeture de la porte ET. Pendant cette période, la porte ET transmet au total 8 impulsions d'horloge. Le registre SR1 a reçu les données série à 8 bits D,-D7, d'après les 8 impulsions d'horloge. Ensuite, le compteur CT1 est mis de façon répétée à "4" en synchronisme avec les impulsions d'horloge clk pendant que le registre à décalage SR1 contient les données à 8 bits d0-d7. Lorsque le micro-ordinateur transmet une autre impulsion rsO, les données à 8 bits du registre SR1 sont transmises aux 8 lignes communes D0-D7 et le compteur CT1 est remis à 0 afin qu'il répète l'opération décrite précédemment. Le micro-ordinateur prélève une ligne horizontale de données de cette manière. On suppose que le micro-ordinateur doit prélever une ligne de données formée de 2048 bits d'un document de format B4, et l'appareil répète alors la procédure indiquée 256 fois avec 8 bits à chaque fois. Le micro-ordinateur code les données d'image introduites ligne par ligne comme décrit dans la suite et les transmet à un poste de destinataire par l'unité V d'entréesortie, le modulateur-démodulateur MDM et l'unité NCU. Avant la description détaillée de ces différentes actions, on considère la section III de sortie d'image reçue et la section IV d'enregistrement d'image, qui enregistre les données que le micro-ordinateur a transmises par décodage des données provenant du poste du destinataire. Il faut se rappeler que le mode de réalisation considéré met en oeuvre un appareil d'enregistrement thermosensible si bien que les deux sections III et IV ont des circuits réalisés en fonction de ce type d'enregistrement. Cependant, l'invention s'applique également évidemment à d'autres ensembles d'enregistrement, avec desvariantes très réduites. SECTION III DE SORTIE D'IMAGE RECUE (voir figures 4(a) et 4(b) Comme l'indique la figure 4(a), cette section a des registres à décalage à 33 bits SFR1 à SFR8, des portes NON-ET 1 à 8, des transistors de commutation de puissance Tr1-Tr8, un multivibrateur monostable M et des circuits N d'inversion, montés comme représenté. Les lignes communes de données DO-D8 sont reliées à des bornes individuelles d'entrée IN des registres à décalage SPR1 à SFR8 dont les bornes de sortie Ol sontreliées aux portes NON-ET individuelles 1 à 8 et les bornes de sortie 2- 7 sont reliées à des lignes d'entrée de signaux B1-B256 d'un élément thermique de la section IV d'enregistrement d'image décrit dans la suite. Les bornes de sortie des transistors Trl-Tr8 sont reliées par des lignes respectives d'entrée EG1-EG8 de sélection respective de segments de l'élément thermique. On se réfère maintenant au diagramme des temps de la figure 4(b) pour la description du fonctionnement de la section III. Pendant la réception de données1 le micro-ordinateur décode les données reçues et transmet les données décodées aux lignes communes Do-D7 en parallèle avec 8 bits. Dans ce cas, le micro-ordinateur transmet une impulsion d'échantillonnage d'écriture wsO à une ligne WSO en synchronisme avec chaque donnée parallèle à 8 bits. Les données parallèles à 8 bits sont couplées successivement aux registres individuels à décalage et décrites dans ceux-ci par les impulsions wsO. Lorsque 32 bits de données sont ainsi totalement transférés dans chacun de ces registres1 c'est-à-dire lorsque des données d'élément d'image de 256 bits au total sont totalement transférées à la section III de sortie de données d'image, le micro-ordinateur arrête temporairement le transfert de données et transmet finalement les données ssd de sélection de segment de l'élément thermique avec une impulsion d'échantillonnage d'écriture wsO. Les données ssd sont décalées au 33ème bit des registres individuels à décalage SFR1 à SFR8 par les lignes communes Do à D7. Les données de sélection de segment sont ajoutées à chacune des données d'image à 256 bits et elles mettent ainsi à "1" la sortie 1 des registres à décalage SFRi à SFR3 successivenent chaque fois que les données des registres sont modifiées comme décrit dans la suite. Dès que des données prédéterminées du micro-ordinateur sont conservées dans les registres SFR1 à SFR8 de la sectioa III, le micro-ordinateur transmet une impulsion d" & ntillonnage de lecture rs2 au multivibrateur monostable H de cette même section III. Le multivibrateur M transmet alors un signal de validation d'alimentation, représenté par la forme d'onde inférieure de la figure 4(b), pendant un temps prédéterminé et le transmet aux portes NON-ET. A l'autre entrée, ces portes reçoivent les données de sélection de segment ssd des bornes Ol à O8 des registres SFR1 à SFR8 par les lignes G1- G8 de signaux. En conséquence, l'une de ces deux portes transmet un signal de sortie "0" ; lorsque le premier segment d'une ligne doit être enregistré par exemple, la porte NON-ET1 met sa sortie à "O et le transistor correspondant Tr1 est mis à l'état conducteur afin qu'il assure la connexion entre la ligne EG1 de l'élément thermique SE de la section IV et la source d'énergie. SECTION IV D'ENREGISTREMENT D'IMAGE (voir figures 5(a) et 5(b) Comme l'indique la figure 5(a), la section IV d'enregistrement comporte un moteur PM à impulsions faisant avancer verticalement une feuille d'enregistrement thermosensible, une paire de rouleaux RO de transporteur commandés par le moteur PM afin que la feuille d'enregistrement soit transportée, un rouleau presseur RO, un élément thermique SE, un rouleau de papier dlenregistrement PR et un capteur SP de feuille. Comme l'indique la figure 5(b), l'élément thermique SE a un arrangement d'éléments résistifs R1-R2 1048 qui dégage de la chaleur et correspond aux 2048 bits d'une ligne afin qu'ils enregistrent l'information sur les feuilles de format B4. Ces éléments résistifs sont divisés e 8 segments ayant chacun 258 bits et tous les éléments de chaque segment ont leur première extrémité reliée en commun à l'une des lignes de signaux de sélection de segment EG1-EG8. Les autres extrémités des éléments sont reliées par des lignes communes d'entrée d'élément thermique B1-B256, dans l'ordre d'arrangement dans les segments individuels. Des diodes D associées aux éléments résistifs individuels évitent la circulation d'un courant. La section d'enregistrement fonctionne de la manière suivante. Lorsque, comme indiqué précédemment, des données d'image du premier segment à 256 bits du micro-ordinateur (indiqué par le rectangle gauche sur la figure 5(a)) et des données de sélection de segment parviennent à la section III de sortie d'image représentée sur la figure 4(a) et lorsqu'une impulsion d'échantillonnage d'écriture ws2 est transmise, les éléments résistifs individuels de l'élément thermique reçoivent la tension d'alimentation par l'intermédiaire de la ligne EG1 de sélection de segment et les signaux d'image par les lignes B1 à B256. Les signaux d'image du premier segment sont alors enregistrés sur la feuille. Ce temps d'enregistrement est déterminé par le temps de maintien de sortie p du multivibrateur M.Lorsqu'un segment de données est totalement enregistré sur la feuille, le micro-ordinateur transmet des données d'image du segment suivant et les données de sélection de segment à la section III de sortie. Ensuite, à la suite d'une impulsion d'échantillonnage ws2, les éléments résistifs R257 à R512 sont excités pour l'enregistrement des signaux d'image du second segment. Cette procédure se répète 8 fois pour l'enregistrement d'une ligne ou 2048 bits de signaux d'image sur la feuille d'enregistrement. Entre temps, le micro-ordinateur transmet à la section XI de sortie de signaux de commande des données d'excitation de moteur à impulsions, comme décrit dans la suite du présent mémoire, si bien que le moteur PM est entrainé et fait avancer la feuille verticalement. Le micro-ordinateur vérifie périodiquement l'état du capteur de feuille SP et lorsque la feuille est déplacée vers l'extérieur, il exécute une action prédéterminée. I1 faut se rappeler que le micro-ordinateur, dans ce mode de réalisation, comprend la section V à unité de micro-traitement, la section VI formant générateur de signaux de synchronisation, la section VII de mémorisation de programme de commande et la section VIII de mémorisation de données. Ces sections du micro-ordinateur sont réalisées comme décrit successivement dans la suite. SECTION V A MICROPROCESSEUR (voir figure 6) Dans ce mode de réalisation, la section V à microprocesseur comporte une unité centrale CPU de traitement "INTEL" 8085 comme indiqué sur la figure 6. L'unité centrale 8085 a 16 bornes au total pour la transmission d'adresses et de données. Dans un premier temps, les signaux d'adresse aO-al5 de 16 bits, comprenant 8 bits de poids élevé et 8 bits de poids inférieur, apparaissent aux 16 bornes. A un second temps, les signaux d'adresse a8-al5 des 8 bits de poids élevé et un signal de données à 8 bits d0-d7-apparaissent aux mêmes 16 bornes. Ainsi, le signal d'adresse à 8 bits de poids inférieur a0-a7 apparaissant au premier temps doit être conservé dans une bascule afin que le signal d'adresse à 16 bits au total puisse être formé lorsque le signal de données doit7 est transmis.A cet effet, le microprocesseur V comporte un circuit RCH1 à bascules qui est raccordé aux 8 bornes de sortie de l'unité centrale 8085, le signal d'adresse de poids inférieur a0-a7 et le signal de données doit7 décalé au cours du temps par rapport au signal d'adresse apparaissant ainsi. L'unité centrale 8085 forme ainsiun signal ale en synchronisme avec le signal d'adresse a0-a7 qui apparaît au premier temps. Ce signal ale parvient sous forme d'une impulsion d'échantillonnage au circuit RCH1 afin que les 8 bits inférieurs du signal d'adresse a0-a7 soient conservés. Le nombre de bornes de l'unité centrale 8085 disponibles pour l'échange des signaux est très limité. Cepen dant, un nombre plus important de lignes de signaux doit être placé entre l'unité centrale et le dispositif associé d'enrée-sortie afin qu'un grand nombre de signaux puisse être échangé avec l'unité centrale et que la construction de l'ensemble de communication en fac-similé soit simplifiée et possède un fonctionnement plus commode. A cet effet, le mode de réalisation représenté comprend en outre des décodeurs DCD1-DCD3 destinés à augmenter le nombre de lignes de signaux disponibles. Le décodeur DCD1 reçoit les bits d'adresse de poids élevé, du 14ème au 16ème, (al3-al4) afin qu'il multiplie le nombre de lignes et de signaux par 8, le décodeur DCD2 reçoit les bits de l'adresse inférieure du Sème au 8ème a4-a7 afin qu'il multiplie le nombre de lignes de signaux par 16, et le décodeur DCD3 reçoit les bits du second au 4ème (al-a3) de adresse afin qu'il multiplie le nombre de lignes par 8. Comme, dans ce mode de réalisation, il n'est pas nécessaire d'utiliser toutes ces lignes, le décodeur DCD1 utilise deux des 8 lignes et le décodeur DCD2 6 des 16 lignes. L'unité centrale 8085 forme un signal rw en mode entrée, lorsqu'il reçoit une adresse, des données et des signaux analogues alors que, en mode de sortie, il forme un signal rd. Ces signaux sont transmis -par une porte G aux décodeurs DCD1 et DCD2. Un signal iofi qui détermine, parmi les données de mémoire et les données du dispositif d'entréesortie,, celles qui doivent être couplées à la ligne commune de données, et ce signal est transmis par l'unité centrale 8085 au décodeur DCD1 (borne NOT) et au-décodeur DCD2. Lorsque la ligne commune de données doit recevoir les données de la mémoire, le décodeur DCD1 est sélectionné et forme un signal-ms4 ou msO dans une ligne de sélection MS4 ou MSo correspondant à un signal d'adresse al3 à a15 qui lui est alors transmis. Lorsque les données du dispositif d'entrée-sortie doivent parvenir à la ligne commune, le décodeur DCD2 est choisi et forme l'un des signaux iosO à ios4 et ios7 à l'une des lignes de sélection d'entréesortie IOSo-IOS4-et.IOS7 correspondant à un signal d'adresse a4- a7 qui lui parvient à ce moment.En particulier, lorsque le signal ios4 est transmis par la ligne IOS4, le décodeur DCD3 est sélectionné et un signal d'échantillonnage de lecture rsO-rs2 ou un signal d'échantillonnage d'écriture WsO-ws4 apparaît à l'une des lignes RSO-RS2 ou WSO-WS , suivant le signal d'adresse a1-a3 qui lui est alors transmis. En outre, une ligne INT de signaux est reliée à l'unité centrale- 8085 afin qu'elle reçoive les signaux d'interruption int a.intd décrits dans la suite. L'unité centrale V ayant la construction indiquée, dans le mode de réalisation considéré, est reliée à huit lignes d'adresse A8-A15 de poids élevé, huit lignes communes de données DO'D7, une ligne de signaux d'échantillonnage et d'écriture WS, huit lignes communes d'adresse inférieure A0-A7, deux lignes de signaux de sélection de mémoire S et MSo, cinq lignes de sélection d'entrée-sortie lOS7 et IOSO- IOS3, trois lignes de signaux d'échantillonnage de lecture RSORS2, cinq lignes de signaux d'échantillonnage écriture WSo-WS4, et une ligne de signaux de demande d'interruption INT.Cependant, il ne s'agit que d'un mode de réalisation de l'invention et il est naturellement modifié lors do lutili- sation d'un autre type de microprocesseur. Parmi les diverses lignes de signaux, la ligne d'échantillonnage de lecture RSo par exemple est reliée à la section tI d'entrée de données déjà décrite en référence à la figure 3(a) et les lignes de signaux d'échantillonnnage d'écriture WSO et WS2 sont reliées à la section III de sortie de données de la figure 4(a). Les autres lignes communes et lignes de signaux sont reliées à diverses parties décrites dans la suite du présent mémoire. GENERATEUR DE SIGNAUX DE SYNCHRONISATION VI (figure 7) Le générateur de signaux de synchronisation est représenté sur la figure 7 et il comporte un circuit cscil- lateur piézoélectrique ayant un vibrateur piézoélectrique QCO et un circuit DIV de division de fréquence destiné à diviser Ja fréquence des impulsions d'horloge transmises par 1'oscillateur. Ce générateur forme des impulsions d'horloge clk transmises à la section II entrée de donnees de la figure 3(a), un signal de synchronisation de ligne ss, des signaux d'horloge sl-s4 décrits dans la suite, etc. MEMOIRE DE PROGRAMME DE COMMANDE VII (figure 8) La section VII de mémoire de programme de commande comporte deux mémoires passives ROM1 et ROM2 de 4k octets comme indiqué sur la figure 8 et est destinée à mémoriser les procédures qui provoquent les diverses actions décrites et celles qui apparaissent dans la suite du présent mémoire, et on décrit une table de conversion de code. 13 lignes communes d'adresse A0-A12, une ligne de signaux de sélection de mémoire MSg et des lignes communes de données DO'D7 sont connectées à chacune de ces mémoires mortes ROM1 et ROM2. Lorsque l'unité centrale forme un signal de sélection de mémoire msO par la ligne MSo comme indiqué, la transmission des données de la mémoire aux lignes communes est permise. Un signal d'adresse al2 de la ligne commune A12 sélectionne alors la mémoire ROM1 ou ROM2 et 12 bits du signal d'adresse aO-all des lignes communes d'adresse provoquent la transmission par les lignes communes de données D0-D8 de 8 bits de données de mémoire doit7 conservés à une adresse choisie de la mémoire. MEMOIRE DE DONNEES VIII (figure 9) Comme indiqué sur la figure 9, cette section VII comporte deux mémoires à accès direct RAM1 et RAM2 ayant 1k emplacement de 4 bits et destinées à conserver temporairement les données qui deviendront nécessaires pendant l'exécution d'un programme donné par l'unité centrale. Ces mémoires RAM1 et RAM2 ont 10 lignes communes d'adresse A0-A91 une ligne'de signaux de sélection de mémoire MS4, une ligne de signaux d'échantillonnage d'écriture WS et des lignes de données D0-D7. Sur les 8 lignes de données1 les lignes D0-D3 sont reliées à la mémoire RAM1 et les autres D4-D7 à la mémoire RAM2. Grâce à cette disposition, un signal de sélection de mémoire ms4 de la ligne MS4, en provenance de l'unité centrale, sélectionne l'une des mémoires RAM1 et RAM2 alors qu'un signal d'échantillonnage d'écriture ws lui aussi transmis par l'unité centrale prépare la mémoire choisie pour l'opération d'écriture ou de lecture. Simultanément, 8 bits du signal d'adresse aO-ag des lignes A0-A9 sélectionnent des adresses données des mémoires à accès direct et les données do-d7 des lignes Do-D7 sont ensuite introduites par groupe de 4 bits aux adresses choisies des deux mémoires ou les données en sont transmises par groupe de 4 bits aux lignes communes D0-D7. SECTION D'ENTREE-SORTIE DE DONNEES IX (figures I(a) et 10(b) Cette section IX compor-te des bascules RCH2-RCH4, un registre à décalage SR2, un compteur à 8 bits CT2, un basculeur FS et des portes GT2-GT6. Une fonction de cette section est la transmission au poste du destinataire de données parallèles ayant chacune 8 bits et transmises par le micro-ordinateur pendant la transmission ou de données parallèles ayant 8 bits et transmises par le micro-ordinateur pendant un protocole, par transmission de ces données pa- rallèles à 8 bits en série à un modulateur-démodulateur. Cette section assure aussi, pendant la réception, la conversion des données série provenant d'un poste d'abonné en données parallèles ayant 8 bits avant qu'elles ne parviennent au micro-ordinateur. La bascule RCH2 a 8 lignes communes de données DO"D7 et une ligne d'échantillonnage d'écriture WS1 et, lorsqu une impulsion d'échantillonnage wsl apparaît dans la ligne WS1 en provenance de l'unité centrale, il conserve les données t0-t7 des lignes communes DO'D7 et les couple à 8 bornes d'entrée P0-P7 du registre à décalage SR2. Une ligne RXD destinée à accepter les données re çues rxd provenant du modulateur-démodulateur, une ligne CLKM destinée à recevoir des impulsions d'horloge de transfert clkm provenant aussi du modulateur-démodulateur, et ine ligne qui reçoit un signal de chargement parallèle pl de la porte GT3 sont reliées au registre SR2. Une borne Q7 de sortie parallèle du registre SR2 est reliée au modulateurdémodulateur par une ligne RXD afin que des données de transmission txd soient échangées.Lorsqu'un signal de chargement parallèle pl parvient au registre SR2 en cas de transmission de données, les données do-d7 de la bascule RCH2 sont prélevées dans le registre au flanc antérieur des impulsions d'horloge de transfert et les données sont transmises en série par la borne Q7 au modulateur-démodulateur en synchronisme avec les impulsions d'horloge de transfert. La bascule RCH3 a une sortie à trois états et est reliée à une ligne RS1 d'échantillonnage de lecture, à des lignes communes DO-D7 de données et à une ligne transmettant un signal d'échantillonnage de bascule rc provenant de la porte GT2. Rendant la réception de données et lorsque le signal rc est transmis, la bascule RCH3 prélève des données à 8 bits d0-d7 dans le registre SR2 au flanc antérieur de l'impulsion d'échantillonnage. Ainsi, à la suite d'une impulsion d'échantillonnage de lecture rsl, la bascule RCH3 transmet les données doit7 aux lignes communes Do-D7. La bascule RCH4, lorsqu'elle reçoit le signal d'échantillonnage d'écriture ws2, rfixe les signaux do et dl qui apparaissent dans les lignes Do et D1 et les transmet aux portes individuelles GT3 et GT4. Le compteur CT2 transmet un signal report c aux portes GT2 et GT3 et au basculeur FF chaque fois qu'il comprte 8 impulsions clkm. Après transmission du report cs le basculeur FF est établi par le flanc antérieur de l'impulsion suivante clkm et forme un signal r afin qu'un signal de demande d'interruption intc ou intg soit formé comme décrit dans la suite. La porte GT4 transmet à l'unité centrale le signal intc ou intg, à la suite du signal r, alors que la bascule RCH4 transmet un signal de validation d'interruption i. L'unité centrale reçoit les signaux de demande d'interruption d'autres dispositifs d'entrée-sortie par la seule ligne INT. La porte ST6 est destinée à faire la distinction entre les demandes d'interruption de la section IX d'entrée-sortie et des autres dispositifs d'entrée-sortie. Plus précisément, l'unité centrale forme périodiquement une impulsion d'échantillonnage de lecture rs2 pour le prélèvement du signal r par la ligne commune Do et détermine ainsi que la demande d'interruption apparaissant à ce moment provient de la section IX. En conséquence, la porte GTX ntest pas utile lorsque des lignes individuelles de signaux sont attribuées à des demandes d'interruption individuellesX On considère maintenant le fonctionnement de la section d'entrée-sortie IX en référence aux figures lO(b' et 10(c) qui représentent respectivement une transmission et une réception. En mode de transmission, des signaux do et dl provenant de l'unité centrale par les lignes Do et D1 comme indiqué sur la figure 10(b) sont conservés dans la bascule RCH4-à la suite du signal ws2. La bascule RCH4 forme alors un signal de mode de transmission tx/rx à l'état Ul et un signal de validation d'interruption i à l'état 1. Le compteur CT2 compte 8 impulsions d'horloge de transfert clkm et, lorsque le nombre atteint "7", crée un signal de report c. Le basculeur FF qui reçoit le signal c est établi par le flanc antérieur de l'impulsion suivante clkm et transmet un signal r à la porte ET GT4. Celle-ci transmet alors un signal inti à l'unité centrale. Le report c du compteur est aussi transmis par la porte GT3 au registre SR2 sous forme d'un signal de chargement parallèle pl. Le signal pl provoque le prélèvement des données doit7 de la bascule RCH2 par le registre SR2 au flanc antérieur de l'impulsion suivante clkm. Les données do à d7 sont décalées par les impulsions clkm et transmises en serie, bit par bit, par la borne Q7 au modulateur-démodulateur. A la suite de la demande d'interruption inti, l'unité centrale transmet les données suivantes à 8 bits doit7 aux lignes DO à D7, tout en transmettant le signal wsl d'échantillonnage d'écriture à la ligne WS1. En conséquence, la bascule RCH2 conserve les données do-d7 au flanc antérieur de l'impulsion ws Simultanément, le basculeur FF est rétabli. Après arrivée de la 8ème impulsion clkm, toutes les données do-d7 sont transférées au modulateur-démodulateur. Le compteur CT2 transmet un autre signal c si bien qu'un signal pl de chargement parallèle provoque le décalage des données dans la bascule RCH2 vers le registre SR2 qui les transmet alors au modulateur-démodulateur bit par bit comme décrit. Ainsi, la section IX d'entrée-sortie de données transforme les données de sortie à 8 bits parallèles de ligne d'unité centrale en données série et les transmet de façon continue au modulateur-démodulateur. L'unité'centrale ne doit former que des données à 8 bits transmises par les lignes DO'D7 et une impulsion wsl pendant la période comprise entre le moment où elle accepte un signal de demande d'interruption intc et le moment où le compteur CT2 transmet le signal suivant de report c. Entre temps, la bascule RCH2 peut être supprimée si la fréquence de traitement de l'unité centrale est élevée au point de permettre la production des données do-d7et du signal wsl pendant un bit de l'impulsion clkm après réception du signal inti. On note ainsi que l'arrangement représenté est efficace lorsque les impulsions clkm apparaissent à une grande fréquence ou lorsque la vitesse de traitement de gunite centrale est tires faible. Dans le mode de réception de données, la bascule RCH4 transmet le signal de mode de réception tx/rm à l'état 0 et un signal de validation d'interruption i à l'état 1, sous la commande des signaux dot dl et ws2 provenant de l'unité centrale. Comme dans le mode de transmission, le compteur CT2 compte 8 impulsion clkm et, lorsque le nombre atteint 7, il forme un signal de report c comme indiqué sur la figure 10(c). Ce signal c parvient à la porte GT2 et au basculeur FF. Ainsi, la porte GTZ transmet une impulsion d'échantillonnage de bascule rc au moment indiqué. Au flanc antérieur de ce signal, les données déplacées dans le registre SR2 sont conservées dans la bascule RCH Le modulateur-démodulateur transmet bit par bit au registre SR2 d'une manière continue, en synchronisme avec les impulsions slkm. En conséquence, après que les données du registre SR2 ont été conservées dans la bascule RCH3, les données suivantes doit7 sont décalées dans le registre SR1 en synchronisme avec les impulsions clkm. Après que les données d7 ont été décalées dans le registre SR2, le compteur CT2 forme un signal de report c au moment où les données d0-d7 apparaissent aux bornes de sortie Qo-Q7 La porte GT2 transmet alors une impulsion rc d'échantillonnage de bascule afin que les données doit7 soient conservées dans la bascule RCH3. A ce moment, le basculeur FF est établi afin qu'il transmette un signal de demande d'interruption int à l'untié centrale. g Lorsqu'elle reçoit ce signal int , l'unité centrale g' forme encore un signal d'échantillonnage de lecture rsl afin que les données do-d7.soient prélevées dans la bascule RCH3. Ainsi, la section IX d'entrée-sortie transforme les données série qui lui sont transmises par le modulateurdémodulateur et les transmet à l'unité centrale. Lorsque le signal wsl apparaît en modede transmission, le signal rsl peut apparaître à tout moment dans la période précédant l'impulsion suivante d'échantillonnage de bascule rc. Bien qu'on ait décrit la section IX comme comportant deux bascules RCH2 et RCH3, celles-ci ne sont pas toujours nécessaires. Dans une variante de l'unité centrale, les lignes communes D0-D7 sont directement reliées aux bornés DO"D7 du registre SR2 e t aux portes Q0-Q7 de celui-ci. En mode de transmission, l'unité centrale transmet des données d0-d7 et le signal wsl pendant un bit de l'impulsion clkm après réception du signal intc. En mode de réception, l'unité centrale transmet un signal d'échantillonnage de lecture pendant un bit de l'impulsion clkm après réception d'un signal intg et prélève ainsi les données d0-d7. Dans cette variante d'unité centrale, les données do-d7 peuvent être transmises directement par l'unité centrale au registre à décalage et inversement sans bascule intermédiaire RCH2 et RCH3. Comme dans le cas précédent, des données parallèles à 8 bits codés provenant de l'unité centrale sont transformées en données série par le registre SR2 et transmises par celui-ci au modulateur-démodulateur bit par bit alors que des données série codées transmises par ce modulateur bit par bit sont transformées par le registre SR2 en données parallèles à 8 bits qui sont introduites dans l'unité centrale. De plus, la bascule RCH3 n'est pas utile si la. fréquence de traitement de l'unité centrale est élevée au point qu'elle. peut former une impulsion d'échantillonnage rsl en un bit d'impulsion d'horloge de transfert après réception d'un signal de demande d'interruption int . On peut g conclure que la disposition représentée est utilisée lorsque les impulsions d'horloge de transfert apparaissent à une très grande vitesse ou lorsque la vitesse de traitement de l'unité centrale est très faible. SECTION X D'ENTREE DE SIGNAUX DE COMMANDE (figure 11 Cette section X qui comporte un multiplexeur est destinée à alimenter l'unité centrale en divers signaux de détection et d'état transmis par la section I de balayage, la section IV. d'enregistrement, le modulateur-démodulateur MDM, la section NCU de commande de réseau, la section IOP d'affichage d'opération et des unités analogues. d'entréesortie. Cette section X est reliée à l'unité centrale par des lignes communes de données Do et D1, des lignes communes d'adresse Ag et A1 et une ligne de signaux IOS7. L'unité centrale transmet périodiquement aumulti- plexeur un signal de sélection d'entrée-sortie ios7 et des signaux d'adresse aO et al alors que le multiplexeur transmet à la ligne commune de données Do ou D1 un signal apparaissant à la borne d'entrée et sélectionné par les signaux ios1, aO et al. SECTION XI DE SORTIE DE SIGNAUX DE COMMANDE (figure 12) Cette section XI comprend des bascules RCH5 et RCH6 destinées à alimenter le moteur à impulsions de la section I et celui de la section IV en signaux d'excitation de phase, et une bascule adressable ARCH destinée à transmettre des signaux d'opération, des signaux d'affichage et autres aux sections I et IV, au modulateur-dimodulateur MDM et à l'unité NCU ainsi qu'à'la seçtion IOP, etc. Des lignes com munes d'adresse Ao-A4 et A6 et des lignes de signaux WS3 et WS4 et IOSo relient cette section XI à l'unité centrale. Lorsqu'elle réçoit une impulsion d'échantillonnage d'écriture WS3 de l'unité centrale, la bascule RCH5 conserve les signaux aO, a, a4 et a6 des lignes communes d'adresse et les transmet à la section I afin d'exciter le moteur associé à impulsions. A la suite d'une impulsion d'échantillonnage d'écriture ws4 provenant de l'unité centrale, la bascule RCH6 conserve les signaux aO, a2, a4 et a6 apparaissant alors dans les lignes communes d'adresse et excite le moteur associé à la section IV d'enregistrement. Lorsque l'unité centrale transmet un signal de sélection d'entrée-sortie iosO, la bascule adressable ARCH conserve le signal aO de la ligne d'adresse A et transmet le signal conservé à une unité choisie d'entrée-sortie, par sa borne de sortie qui est choisie d'après les signaux al-a3 de ces lignes d'adresse. Un ensemble de communication en fac-similé selon l'invention est réalisé comme indiqué précédemment. L'unité centrale, en mode de transmission de données, exécute le traitement représenté par l'organigramme des figures 13(a) à 13(c) et, en modede réception, il exécute le traitement représenté par l'organigramme des figures 14(a) et 14(b). La signification des différentes opérations de ces organigrammes est la suivante. 100 : début 101 : appel 102 : connexion ? 103 : introduire document 104 : la machine qui détecte l'arrivée d'un document transporte celui-ci, met en route une source lumineuse et transmet le document en position de balayage. 105 : l'opérateur pousse un bouton de mise en route afin qu'il indique un début de transmission 106 : la machine ferme la ligne et exécute un protocole. 107 : protocole convenable ? 108 : ouverture de ligne, évacuation de document, arrêt de transporteur et de source lumineuse et affichage de panne de transmission 109 : supprimer panne 110 : fin 111 : avance horizontale et verticale du document et transmis sion de données codées d'image 112 : détection de fin de document ? 113 : évacuer document et attendre document suivant pendant une période déterminée 114 : un document est arrivé pendant la période déterminée ? 115 : échanger message postérieur pour transmission continue 116 : réponse convenable ? 117 : arrêter transporteur de document et source lumineuse et ouvrir ligne afin d'afficher panne de transmission 118 : échanger message postérieur de fin de transmission et arrêter transporteur de document et source lumineuse. 119 : réponse convenable ? 120 : ligne ouverte 121 : ligne ouverte et affichage de panne de transmission 122 : début (automatique) 123 : signal d'appel détecté ? 124 : début- (automatiqùe) 125 : commutateur de réception fermé 126 : fermer ligne pour protocole et mettre l'unité propre au mode voulu 127 : protocole ? 128 : ouverture de ligne et arrêt 129 : décoder données codées reçues et avance horizontale et verticale d'enregistreur pour formation de copie 130 : signal de fin de page détecté ? 131 : échange de message postérieur 132 : réception continue ? 133 : feuille de copie en position donnée, ouverture de ligne et arrêt 134 : fin On considère maintenant en détail ces opérations, pendant les modes de transmission et de réception. MODE DE TRANSMISSION Lors de la mise en oeuvre des opérations des figures 13(a) à 13(c), l'unité centrale doit proportionner le temps nécessaire aux opérations ou aux tâches A-E décrites dans la suite du présent mémoire et il exécute ainsi les tâches A à E par division dans le temps, en fonction de divers signaux de demande d'interruption. L'unité centrale reçoit,.par la ligne INT, un signal de demande d'interruption inti tiré du signal de synchronisation et et transmis par le générateur VI, un signal intb de demande d'interruption d'après un signal s2 de synchronisation et un signal intd de demande d'interruption d'après 1 signal de synchronisation s3, en plus d'un signal de demande d'interruption intc provenant de la section IX d'entrée-sortie. Les tâches A à D exécutées par l'unité centrale d'après les siqnaux inti à intd ont un ordre de priorité exprimé sous la forme A > > C > D. Habituellement, l'unité centrale exécute la tâche E. Les tâches A à E exécutées par. l'unité centrale sont décrites rapidement dans la suiteen référence aux figures 15 et 16. TACHE A L'unité centrale exécute la tâche A à la suite du signal inti. L'unité centrale, pendant la tâche A, rétablit une étiquette de mémoire vide MEF1 ou MEFII si elle est établie dans une zone de travail de la mémoire RAM de la section VIII les étiquettes MEFI et MEFII indiquent que les zones tampons de ligne (zones RBF) I et II de la mémoire à accès direct, destinées à conserver les données d'image, sont vides respectivement. Simultanément, l'unité centrale établit l'étiquette DRF1 ou DRFII de réception ou d'écriture de données. En cutre, lorsque l'une des étiquettes MEFI ou MEFII est rétablie, l'unité centrale rétablit aussi l'étiquette de réception DRFI ou DRF11. TACHE B L'unité centrale, lorsqu'elle reçoit le signal inti, ne l'accepte que lorsque l'étiquette DRFI ou DRFII est établie et exécute alors la tâche B afin que le moteur à impulsions de balayage vertical avance d'un pas. Cependant, le rythme auquel l'unité centrale exécute la tâche B diffère quelque peu d'une densité de ligne de balayage vertical à une autre. Lorsque la densité des lignes de balayage vertical est de 7,7 par mm, l'unité centrale accepte toutes les secondes les signaux intb afin qu'elle exécute un balayage vertical de 8 pas par ligne. Dans le cas d'une densité de 3,85 lignes par mm, l'unité centrale accepte chaque signal intb pendant que l'étiquette DRF est établie et exécuté donc un balayage vertical à 16 pas pour une ligne. On décrit plus en détail dans la suite les détails de la tâche B. Les tâches D et E dont maintenant considérées avant la tâche C. TACHE D L'unité centrale exécute la tâche D lorsqu'elle re çoit le signal intd. La tâche D, comme représenté sur la figure 15, comprend la mémorisation-des données d'image lues par la section I de balayage dans la zone tampon de ligne RBF I ou II de la mémoire à accès direct de la section VIII à l'aide de l'unité centrale1 par groupe de 8 bits, lorsque l'étiquette DRFI ou DRFII est établie. La description qui précèdede la tâche D s'applique à une densité de lignes de balayage vertical de 7,7 lignes/mm. Dans le cas d'une densité de 3,85 lignes/mm, l'unité centrale accepte aussi les signaux de demande d'interruption intd, ; une ligne de données est prélevée avec les signaux intd et une autre ligne de données est prélevée avec les signaux intd,, et la seconde ligne de données est traitée logiquement avec la première ligne, les données étant conservées dans la zone tampon de lignes RBF I ou II. Après réception complète des données1 l'unité centrale établit une étiquette MFFI ou MFFII de mémoire pleine. TACHE E La tâche E est habituellement exécutée par l'unité centrale dans laquelle, lorsque l'étiquette MFFI ou MFFII est établie, celle-ci est rétablie et les données conservées dans la zone tampon de lignes au cours de la tâche B sont introduites dans l'unité centrale par un groupe de 10 bits comme indiqué sur la figure 15. Ces données sont codées par l'unité centrale et conservées dans la zone FIFO de pile de la section VIII de mémorisation comme décrit dans la suite. Lorsque le codage d'une ligne de données est terminé, unité centrale établit l'étiquette MEFI ou MEF11 de mémoire vide. TACHE C L'unité centrale exécute la tâche C lorsqu'elle accepte une demande d'interruption présentée par le signal int c La tâche C correspond à la transmission à la section IX d'entrée-sortie de données conservées dans la zone de pile sous forme séquentielle, par groupe de 8 bits. La figure 16 est un diagramme des temps représentant un exemple de relation entre les tâches A et E pour une densité de lignes de balayage vertical égale à 3,85 lignes/mm par exemple. On suppose que l'unité centrale a reçu les signaux inta et intb, sur la base des signaux de synchronisation sl et 53, en exécutant la tâche E afin qu'elle prélève et code les données de la zone tampon de ligne RBF par groupe de 8 bits. L'unité centrale établit ou rétablit alors l'étiquette DRFI ou DRFII, exécute la tâche A, puis fait avancer d'un pas le moteur de balayage vertical dans la tâche B, et reprend la tâche E. Entre temps, la section IX d'entrée-sortie transmet en série les données codées au modulateur-démodulateur et un signal de demande d'interruption intc apparaît chaque fois que 8 bits de données arrivent au modulateur-démodulateur comme indiqué précédemment. Lorsqu'elle reçoit le signal intc, l'unité centrale interrompt la tâche E et exécute la tâche C afin qu'elle établisse les donées codées à 8 bits dans la zone de pile de la section IX, puis reprend la tâche E. L'unité centrale, lorsqu'elle accepte le signal intd d'après le signal de le synchronisation s2, exécute la tâche D dans laquelle les donnes d'image lues par le dispositif I de balayage sont conservées dans la zone tampon de lignes RBF par groupe de 8 bits ; la tâche E est interrompue jusqu'a ce qu'une ligne de données d'image soit totalement mémorisée dans la zone tampon de lignes RBF. Naturellement, la tâche C se poursuit même pendant la. période indiquée, afin que les données codées parviennent à la section IX si bien que le modulateur-démodulateur MDM reçoit des données sans interruption. La capacité de la zone de pile dépend de la vitesse de codage, de la vitesse du dispositif de balayage et de la fréquence du modulateur-démodulateur et elle correspond à un nombre de bits suffisamment grand pour que le temps suffise à la transmission continue des données au modulateur-démodulateur. Dans ce mode. de réalisation, la capacité de la zone de pile est déterminée à une valeur de 258 bits, avec une certaine marge de sécurité. Après la fin de la tâche D qui est temporaire, l'unité centrale reprend la tâche E. Lorsqu'un signal intd, suivant un signal s2 arrive à l'unité centrale, celle-ci exécute la tâche D pendant laquelle, lors de la mémorisation de données d'image transmises par la section I de balayage dans la zone tampon de lignes1 elle lit simultanément les données d'image déjà mémorisées et conserve leur somme logique dans la zone tampon de lignes. Comme l'indiquent les figures 15 et 16, l'unité centrale V consomme une partie importante de son temps de traitemet pour les tâches D et E, pendant l'exécution des tâches A à C, par interruption dans l'intervalle du temps de traitement. Le codage d'une ligne de données peut ne pas être total dans l'intervalle inti étant donné la vitesse irrégulière de traitement pendant la tâche E. Ainsi, si la zone RBF a une capacité qui ne dépasse pas 2 lignes de données, une telle défaillance affecte les autres tâches (notamment les tâches D et F) et réduit la vitesse de fonctionnement de l'unité centrale V. Par exemple, comme le codage d'une ligne de données E-l représettée sur la figure 17(a) dure pendant un intervalle s du signal inta, la tâche B de balayage vertical ou la tâche D de mémorisation de données dans la zone RBF ne peut pas être exécutée dans l'intervalle suivant car la zone RBF a été remplie. L'unité centrale V se concentre donc sur la tâche E-2. Pendant la période T comprise entre la fin de la tâche E-2 et la fin de l'intervalle suivant, l'unité centrale V se concentre sur la tâche D uniquement, en perdant le reste de ses possibilités. La vitesse de fonctionnement de l'unité centrale V est réduite de cette manière. Compte tenu de ces considérations, la mémoire à accès direct de la section VIII de mémoire a une zone RBF qui peut contenir trois lignes de données. Ainsi, comme représenté sur la figure 17(b), même lorsque le temps t se termine avant la fin de la tâche D-l, une ligne de zone vide est présente dans la zone RBF pour l'intervalle suivant et permet l'exécution de la tâche D-3 et en conséquence de la tâche E-3. Ainsi, les tâches D et E peuvent être poursuivies sans interruption. Il n'est pas inhabituel d'utiliser deux mémoires tampons ou plus lorsqu'un échange de données doit être réalisée entre deux appareils qui fonctionnent à des vitesses différentes de traitement. Cependant, cette utilisation est destinée strictement à la synchronisation des opérations des deux appareils séparés ; plus la différence de vitesses de fonctionnement est grande et plus la capacité que doivent posséder les mémoires tampons est grande. Ceci se distingue du mode de réalisation considéré dans lequel une seule unité centrale V exécute les deux traitements différents et étant donné que les deux vitesses de traitement ont un effet mutuel, le résultat qui peut être obtenu avec la mémoire tampon peut se distinguer du résultant habituel. Etant donné que l'exécution de l'un des deux traitements d'une manière plus rapide permet l'exécution plus rapide de l'autre traitement, une plus grande capacité mémoire tampon reliant les deux traitements non seulement améliore la fonction de changement de vitesse mais accélère les deux traitements individuels et en conséquence augmente'la vitesse de fonctionnement de l'unité céntrale V. Cette mémoire tampon à trois lignes diffère notablement de la mémoire tampon connue en ce qu'elle équilibre bien les deux traitements l'un avec l'autre et élimine ainsi la nécessité d'une plus grande capacité de mémoire. On se réfère maintenant aux figures 18(a) à 18(c) et suivantes pour la description des diverses tâches plus en détail. L'organigramme de la figure 18(a) a la signification suivante. 135 : début 136 : protéger données d'unité centrale 137 : mettre dessin d'excitation de moteur dans unité centrale par prélèvement dans zone de travail 138 : faire circuler dessin d'un bit 139 : coupler le dessin à la section de sortie XI 140 : conserver dessin dans zone de travail 141 : retour La figure 18(a) représente les procédures -utilisées pour la tâche B qui fait avancer le moteur à impulsions de balayage vertical à impulsions I d'un pas. Cette tâche B est réalisée d'après un signal de synchronisation s2 qui apparaît à une fréquence prédéterminée lorsque la transmission des données dans la zone tampon de lignes est validée comme décrit précédemment. L'unité centrale qui accepte le signal intb interrompt la tâche D ou E et décale les données présentes dans les compteurs, registres et analogues respectifs de l'unité centrale dans une zone de travail WK de la mémoire à accès direct. Un dessin d'excitation de moteur à impulsions est alors tiré de la zone de travail et est introduit dans l'unité centrale. Dans le mode de réalisation considéré, on utilise, pour le moteur à impulsions, un système d'excitation de phase 1-2. Comme indiqué en référence à Ia figure 12 pour la section XI, les signaux d'adresse aO, a2, a4 et a6 jouent le rôle de signaux d'excitation du moteur. Ainsi, un dessin d'excitation tel que "1110000" est placé dans la zone de travail de la mémoire à accès direct au début. Chaque fois que la tâche B est exécutée, le dessin est introduit dans l'unité centrale et, après circulation d'un bit, il est transmis à la section XI par I'intermédiaire des lignes d'adresse Aoss A2, A4 et A6 tout en étant renvoyé à nouveau dans la zone de travail. En conséquence, le dessin d'excitation du moteur circule bit par bit chaque fois que la tâche B est exécutée comme indiqué sur la figure 18(b) et les signaux de sortie aO, a2, a4 et a6 varient comme indiqué sur la figure 18(c) si bien que le moteur est excité pas à pas. L'unité centrale, ayant terminé la tâche B, reprend la tâche qu'elle exécutait antérieurement. La figure 19(a) est un organigramme illustrant le transfert des données d'image lues par la section I de la section II à. la zone tampon de lignes de la section VIII. Cet organigramme est dépourvu du traitement OU de ligne-2 décrit précédemment. Sur cet organigramme, les références ont la signification suivante 142 : début 143 : écriture convenable ? 144 : prendre dans la zone de travail l'adresse d'écriture dans l'unité ventrale et l'établir dans adresse 145 : prendre les données dans l'accumulateur de la section II d 'entrée 146 : transférer les données à la zone RBF 147 : ajouter 1 à l'adresse 148 : les 8 bits inferieurs de l'adresse sont-ils égaux à 0 ? 149 : établir MFF dans la zone de travail. 150 : retour I1 faut noter que, comme le mode de réalisation représenté est destiné au traitement de feuilles de format B4, les données d'éléments d'image sont supposées contenir 1048 bits par ligne bien qu'il ne s'agisse pas d'une caractéristique limitative. 2048 bits peuvent être exprimés ous forme de 256 octets de I bits. La zone tampon de lignes RBF occupe les adresses 16384 à 17152 des deux mémoires à accès direct de 1000 emplacements de 4 bits, c'est-à-dire 1k octet au total comme indiqué sur la figure 9. Lorsqu'on utilise des codes décimaux, la zone RBF I occupe des emplacements d'adresses 4000 à 4oFF, la zone RBF II occupe les emplacements d'adresses 4100 à .41FF et la zone RBF III occupe les adresses 4200 à 42FF. En outre, les adresses 4300-43FF de la mémoire RAM sont attribuées à la zone de pile et les adresses 4400-44FF à la zone de travail WK. La zone de travail est destinée à conserver diverses étiquettes, des adresses d'opérations d'écriture et de lecture, etc. On suppose dans la description qui suit, correspondant à l'organigramme, que de tels réglages initiaux indiqués dans la zone de travail ont déjà été effectué et mémorisés dans la zone. L'unité centrale commence comme indiqué sur la figure 19(a) par vérifier les mémoires d'étiquettes de la zone de travail afin de déterminer Si des données peuvent être introduites dans les zones RBF I, II ou III. Si l'une quelconque des zones est vide et prête à recevoir des données, une adresse conservée dans la zone WK, dans laquelle les données peuvent être écrites dans la zone RBF, est indiquée dans le registre d'adresse ADR de l'unité centrale. Les données ayant chacune 8 bits sont alors transmises par l'unité centrale à l'adresse de la zone RBF par l'intermédiaire de la section II et ajoutent "1" au registre d'adresse ADR. La répétition 256 fois de cette opération par ligne met les 8 bits inférieurs du registre d'adresse à 16 bits à O. Ceci indique que la zone RBF a conservé une ligne complète de données d'image et une étiquette MF de mémoire pleine indiquant que la zone RBF est pleine est établie dans la zone WK. Lorsque la densité de lignes de balayage vertical est de 7,7 lignes/mm, une ligne de données d'image est conservée dans la zone prédéterminée RBF comme indiqué pré cédemment. Lorsque la densité de lignes de balayage vertical est de 3,85 par mm, les programmes des figures 20(a) et 20(b) sont utilisés pour la somme logique de deux lignes de données d'image et sa conservation dans une zone RBF prédéterminée sous forme d'une ligne de données d'imagé. Sur ces figures, les références numériques ont les significations suivantes. 151 : début (ligne interne) 152 : prendre dans zone WK l'adresse d'écriture dans l'unité centrale et la mettre dans le registre ADR 153 : prendre les données d'accumulateur dans la section II d'entrée 154 : transférer les données à la zone RBF 155 : ajouter 1 à l'adresse 156 : les 8 bits inférieurs d'adresse sont-ils à 0 ? 157 : mettre "fin de transmission dans la zone de travail 158 : retour 159 : début (ligne paire) 160 : prendre dans zone de travail l'adresse d'écriture dans l'unité centrale et la mettre dans le registre d'adresse 161 : prendre les données dans l'accumulateur à partir de la section d'entrée Il 162 : faire opération réunion sur données des zones RBF 163 : transférer le résultat à RBF 164 : ajouter 1 à l'adresse 165 : les 8 inférieurs d'adresse sont-ils à 0 ? 166 : établir une fin de transmission dans la zone de travail 167 : retour L'organigramme de la figure 20(a) concerne les données d'image des lignes impaires. Comme indiqué, les données d'une ligne impaire sont conservées dans la zone RBF I par exemple exactement de la même manière que dans le cas de la figure 19(a). Dans le cas des données d'image d'une ligne paire, les données d'une ligne paire conservées déjà dans la zone R!F I sont produites à raison de 10 bits chacune et traitées avec les données de la ligne de numéro pair et la somme logique est à nouveau introduite dans la zone.RBF I comme indiqué sur la figure 20(b). De cette manière, une ligne de données d'image ayant subit un traitement réunion est conservée dans la zone RBF I. On se réfère maintenant aux figures 21a à 25c pour la description d'un organigramme correspondant à l'exécution de la tâche E qui correspond à l'extraction des données d'image de la zone RBF, à leur traitement sous forme de codes de longueur de passage et à leur mémorisation dans la zone de pile. Les références numériques de ces organigrammes ont les significations suivantes. 168 : début 169 : mettre adresse réduite de RBF dans unité centrale 170 : mettre complément de 96 dans TCLC 171 : mettre 8 dans BTCI 172 : remise en route de codage (de figures 25(a)-25(c)) 173 : mettre complément de 64 dans compteur T 174 : mettre 0 dans compteur F 175 : prendre données de RBF dans unité centrale 176 : vérifier données 177 : tout est à 0 ? 178 : ajouter 8 au compteur T 179 : report ? 180 : faire progresser adresse de lecture de RBF 181 : ajouter contenu de l'accumulateur à l'accumulateur 182 : report ? 183 : ajouter 1 au compteur T 184 : codage BLANC (de figure 24(a) 185 : fin de longueur de passage BLANC (vers figure 22) 186 : report ? 187 : établir MEF 188 : mettre complément de 64 dans chiffre supérieur, les trois chiffres inférieurs étant inchangés 189 : ajouter 1 au compteur M 190 : report ? 191 : soustraire 1 de BTCI 192 : BTCI = 0 ? 193 : mettre 8 dans BTCI 194 : ajouter 1 au compteur M 195 : mettre complément de 64 dans compteur T 196 : fin de longueur de passage BLANC (de figure 21(a) à 21oc)) 197 : vérifier compteur M 198 : H = 0 ? 199 : consulter table avec T comme adresse 200 : établir longueur de code dans CLR 201 : ajouter longueur de code à TCLC 202 : report ? 203 : établir NFF 204 : BTC2 = 8 ? 205 : RAR = WAR ? 206 : transférer un bit de données codées dans pile FIFO 207 : soustraire 1 de BTC2 208 : BTC2 = 0 ? 209 : mettre 8 dans BTC2 210 : ajouter I à WAR 211 : report ? 212 : mettre adresse de tête de pile FIFO dans WAR 213 : retrancher 1 de CLR 214 : CLR = 0 ? 215 : retrancher 1 de CLR 216 :CLR = 0 ? 217 : mettre valeur initiale (complément de 64) dans compteur T 218 : MEF = 1 ? 219 : codage NOIR (vers figure 23) 220 : EOL apparaît (figure 25) 221 : consulter table avec M comme adresse 222 : mettre longueur de code dans CLR 223 : ajouter longueur de code à TCLC 224 : report ? i 225 : établir NFF 226 : BTC2 = 8 ? 227 : RAR = WAR ? 28 : transférer un bit de données codées à pile FIFO 229 : retrancher 1 de BTCII 230 : BTC2 = 0 231 : mettre 8 dans BTCII 232 : ajouter 1 à WAR 233 : report ? 234 : mettre adresse de tête de pile FIFO dans WAR 235 : retrancher 1 de CLR 236 : CLR = 0 7 237 : retrancher 1 de CLR 238 :CLR = 0 ? 239 : effacer compteur M 240 : codage NOIR (de figure 22(a)) 241 : ajouter 1 à compteur T 242 : retrancher I de BTCI 243 : BTCI = 0 ? 244 : ajouter le contenu de l'accumulateur à l'accumulateur 245 : report ? 246 : ajouter 1 à compteur T 247 : fin de longueur de passage NOIR (vers figure 24(a)) 248 : report ? 249 : ajouter 1 à compteur M 250 : mettre valeur initiale dans compteur T 251 : retrancher 1 de compteur BTCI 252 : BTCI = O ? 253 : mettre 8 dans BTCI .254 : ajouter 8 à compteur T 255 : report ? 256 : mettre complément de 64 dans les chiffres supérieurs, les trois chiffres inférieurs étant inchangés. 257 : ajouter i au compteur M 258 : ajouter 1 à RAR 259 : report 7 260 établir MEF 261 : mettre données de RBF dans unité centrale 262 : vérifier donées 263 : tout à 1 ? 264 : fin de longueur de passage NOIR 265 : vérifier compteur M 266 : M = 0 ? 26i : consulter table avec T comme adresse 268 : établir longueur de code CLR 269 : ajouter longueur de code à TCLC 270 : report ? 271 : établir NFF 272 : BTCII = 8 ? 273 : RAR = WAR ? 274 : transférer un bit de données à pile FIFO 275 : retrancher 1 de BTCII 276 : BTCII = O ? 277 : mettre 8 dans BTCII 278 : ajouter 1 à WAR 279 : report ? 280 : mettre adresse de tête de pile FIFO dans WAR 281 : retrancher 1 de CLR 282 : CLR = 0 ? 283 : retrancher 1 de CLR 284 :CLR = 0 ? 285 : mettre valeur initiale (complément de 64) dans compteur T 286 : NEF = 1 ? 287 : codage BLANC (figure 21) 288 : EOL apparaît (vers figure 25). 289 : consulter table avec H comme adresse 290 : mettre longueur de code dans CLR 291 : ajouter longueur de code à TCLC 292 : report ? 293 : établir WFF 294 : BTCII = 8 ? 295 : RAR = WAR ? 296 : transférer un bit de données codées à pile FIFO 297 : retrancher 1 de BTCII 298 : BTCII = 0 ? 299 : retrancher 1 de CLR 300 : CLR = 0 ? 301 : mettre 8 dans BTCII 302 : ajouter 1 à WAR 303 : report ? 304 : mettre adresse de tête de pile FIFO dans WAR 305 : retrancher 1 de CLR 306 : CLR = 0 ? 307 : effacer compteur M 308 : EOL apparaît (de figures 22(a) et 24(a)) 309 : mettre 11 dans compteur à 11 bits 310 : vérifier étiquette non-plein 311 : NFF = 1 ? 312 : BTCII = 8 ? 313 : retrancher 1 de BTCII 314 : BTCII = 0 315 : mettre 8 dans BTCII 316 : ajouter 1 à WAR 317 : report ? 318 : retrancher 1 de BTCII 319 : BTCII a 0 ? 320 : mettre 8 dans BTCII 321 : ajouter 1 à WAR 322 : report ? 323 : RAR : WAR ? 324 : transférer un bit "0" à zone de pile FIFO 325 : ajouter 1 à TCLC 326 : report ? 327 :retrancher 1 de BTCII 328 : BTCII = 0 ? 329 : mettre adresse de tête dans WAR 330 : WAR = RAR ? 331 : transférer un bit "0" dans pile FIFO 332 : retrancher 1 du compteur à 11 bits 333 : compteur à 11 bits à 0 334 : mettre adresse de tête dans WAR 335 : WAR = RAR ? 336 : transférer un bit "1" à pile FIFO 337 : retrancher 1 de BTCII 338 :BTCII = 0 ? 339 : mettre b dans BTCII 340 : ajouter 1 à WAR 341 : report ? 342 : mettre adresse de tête dans WAR 343 : mettre 8 dans BTCII 344 : ajouter 1 à WAR 345 : report ? 346 : mettre adresse de tête dans WAR 347 : effacer NFF 348 : remettre en route codage (vers figure 21) Bien que tout système connu de codage s'applique à l'invention, le mode de réalisation considéré met en oeuvre un codage Huffman modifié pour le codage par longueur de passage. Les codes d'arrêt sont les codes correspondant aux longueurs de passage 0-63 comme indiqué dans le tableau 1 indiqué dans la suite. Les codes d'appoint sont ceux qui correspondent à des multiples entiers de 64 comme indiqué dans le tableau 2. En outre, un code de synchronisation EOL représente le code qui a un train de 11 "0" et de 1 "1" suivant le dernier "0". Tableau 1 I PL (= T) Code BLANC | Code NOIR O 00110101 0000110111 - 1 000111 010 2 0111 11 4J e 3 lQ00 10 h 4 1011 011 0011 a 5 1100 1 O 63 0010100 1 000001100111 Tableau 2 I PL (= 64 x M) Code BLANC Code NOIR 64 (= 64 x 1) 11011 0000001111 128 (= 64 x 2) 10010 000011001000 +J o 192 .' 64 x 3) 010111 000011001001 O a 1728 (= 64 x 27) 010011011 0000001100101 oe T, . o u 2048 (= 64 x 32) 000000010-011 000000010011 Tableau 3 ro EOL EOL 000000000001 (une ligne com mençant par un code BLANC) Comme l'indiquent les tableaux qui précédent, chaque code de longueur de passage apparaît sous forme d'un code BLANC représentant du "blanc" ou d'un code NOIR représentant du noir. On suppose maintenant que les codes de longueur 0-63 destinés à la préparation d'un code d'arrêt sont représentés par T et les longueurs de passage destiné à la préparation d'un code d'appoint sont 64 x M (M = 0, 1, 2, 3, .*.), toutes ces longueurs pouvant être exprimées sous la forme RL = (64 x M)+T. Les données peuvent alors etre codées par longueur de passage ligne par ligne par prélèvement séquentiel de T et M pour chaque signe de données, avec formation de donne co- dées choisies tirées d'une table mémorisée dans la mémoire passive d'après T et M, puis par mémorisation successive dans la zone de pile FIFO. Dans la table de la mémoir:?, un bloc de dcnnees destiné au prélèvement de données codées correspond à 3 octets. Le premier octet de la table conserve des longueurs d'3 code avec 4 bits et le second et le troisième octet conser 'e des données codées par longueur de passage. Plus précisément, les longueurs des codes sont diffrentgs, comme l'indiquent les tableaux. En conséauence, la réalisation est telle que, lorsqu'un certain code par longueur de passage doit être obtenu dans la table en fonction de T et M, les longueurs de code du premier octet sont utilisées comme identification d'une partie effective du second et du troisème octet. Evidemment, la disposition précitée de la table est purement illustrative. Comme le montrent les tableaux meee des codes par longueur de passage ayant plus de 8 bits ont leur neuvième bit et les bits suivants représentés par des ^ ". En conséquence, un bloc de données peut comprendre deux octets afin qu'il conserve des données codées dans le premier octet et des codes de longueur de passage dans le second. Cet variante permet aussi le prélèvement d'un code donné de longueur de passage d'après les valeurs particulières de T et M. On a considéré de façon générale qu'un code BLANC était formé obligatoirement après un code de synchronisation lors d'un codage des données ligne par ligne. En d'autres termes, une couleur de référence à la tête d'une ligne doit être "blanc". En conséquence, lorsque le codage commen- ce avec un élément d'image "noir", le code BLANC de longueur 0 est transmis d'abord. Dans la tâche E exécutée habituellement par l'unité centrale une partie de prélèvement de données d image dans la zone RBF de la memoire à accès direct et ltobtention des longueurs de passage sont indiquées par l'organigramme des figures 21(a) à 21(c). Comme la tâche E est exécutée par division dans le temps comme indiqué, elle est précédée par une procédure dans laquelle l'unité centrale prélève dans la zone de travail une adresse dans laquelle des données d'image à 8 bits doivent être tirées de la zone RBF et la met dans le registre d'adresse A3R de l'unité centrale. En conséquence, l'unité centrale met le complément de 96 dans le compteur de longueur totale de code TCLC1 S dans un compteur de bits BTCI, le complément à "64" dans un compteur T et "0" dans un compteur M. Le compteur TCLC est un compteur à 8 bits qui, lorsqu'un changement quelconque existe dans les données à 8 bits provenant de la zone RBF, assure le positionnement du point de modification par traitement des bits. Le compteur T est un compteur à 8 bits destiné à donner les longueurs de passage 0-63 pour la censultation de la table des codes d'arrêt, avec le complément à '64", c'est-à-dire 256 - 64, qui est indiqué initialement. Le compteur M est un compteur à 8 bits destiné à compter M pour la consultation dwune table de code d'appoint. Le compteur TLCL est décrit plus en détail dans la suite du présent mémoire. suite, au pas de programme JST1, le fait que les données à 8 bits introduites dans un accumulateur ACC de l'unité centrale sont toutes des "0" ou "BLANC" est déterminé. S1 le résultat de ce pas JST1 est NON, le traitement des bits a lieu. Ainsi, lorsque les données d'image à 8 bits dans l'accumulateur ACC contiennent des données d'éléments d'image "NOIR", le contenu de l'accumulateur est ajouté à l'accumulateur ACC afin que les données d'image à 8 bits soient décalées d'une unité seulement. Ensuite, au pas JST2, la création d'un report au pas précédent est déterminée, c'est-à-dire que la transition de données d'élément d'image blanc à des données d'élément d'image noir est vérifiée. Si le résultat est OUI, le comptage de la longueur de passage blanc est terminé et est suivi par l'organigramme des figures 22(a)-1 à 22(a)-1 et 23(a;U2, destiné au prélèvement de données codées dans la table. Par exemple, lorsque des données "noir" apparaissent dans une ligne, l'unité centrale passe du pas JST1 à l'orga- nigramme des figures 22(a)-1 et 22(a)-2 par le pas JS, le nombre du compteur T étant maintenu à 0. Lorsqu'un 0 apparaît initialement dans les données d'image à 8 bits ou les données d'un octet dans llaccumula- teur ACC, le résultat du pas JST2 est NON et 1 est ajouté au compteur T. En d'autres termes, la longueur de passage blanc de données d'un octet est comptee. Au pas JST3, l'apparition d'un report du compteur T est déterminée, c'est-à-dire la détermination du fait que l'addition de 1 au compteur T a permis au total d'atteindre 64 bits.? Ce pas'JST3 n'a pas de rapport avec le cas dans lequel la longueur initiale de passage blanc d'une ligne est comptée, mais il devient important lorsque, ultérieurement, le codage de longueur de passage noir est utilisé et est ensuite suivi par un comptage de longueur de passage blanc avec le même organigramme. Comme l'indique progressivement la description qui suit, lorsque les données d'image à 8 bits de l'accumulateur ACC indiquent un point de transition, la longueur suivante de passage est naturellement comptée après le comptage du reste des données et par prélèvement de l'octet suivant dans la zone RBF. Comme une fraction inférieure à 8 bits pénètre alors dans le compteur T, le nombre total de bits introduits dans ce compteur dépasse 64 et un report apparaît lorsque "1" est ajouté au compteur T au milieu du traitement des bits. Si le report apparaît au pas JST3, "1" est ajouté au compteur M pour la préparation des codes d'appoint et le compteur T est mis à sa valeur initiale qui est de 256-64 l'opération est suivie par la soustraction de 1 de BTCI en vue de la conservation dans celui-ci du fait que le comptage d'un bit est terminé. Si un report n'apparaît pas malgré l'addition de 1, une.unité est soustraite immédiatement du compteur de bits BTCI. Au pas JST4, le fait que le compteur BTCI est à 0 est déterminé. Comme le pas JST3, le pas JST4 prend- de l'importance lors du traitement de fractions inférieures à 8 bits. Jusqu'à la 'fin du traitement de fractions, les opérations précitées se répètent ; si un point de transition est présent, l'organigramme de prélèvement de données codées commence et, lorsque 64 bits au-total sont introduits dans le compteur T, un 1 est ajouté au compteur M afin que la valeur initiale qui est le complément de 64 soit déterminée dans le compteur T. Si le résultat du pas JST4 est OUI indiquant que le compteur BTCI est passé à 0, le traitement de l'octet a lieu. Le traitement de l'octet est réalisé lorsque le résultat du pas JST1 est OUI. Lorsque toutes les données d'octet sont 0, le nombre "8" est ajouté au compteur T afin que l'apparition possible d'un report du compteur T soit vérifiée. Si le report apparaît le réglage initial est exécuté à l'aide de la fraction du compteur T considéré. Ainsi, lorsque les trois chiffres inférieurs du compteur T restent les mêmes, un complément de 64 est établi dans les chiffres supérieurs et une unité est ajoutée au compteur M. Lorsqu'un report n'apparaît pas, l'adresse de lecture dans la zone RBF progresse afin que les données suivantes d'octet de la zone RBF pénètrent dans l'accumulateur ACC. Comme décrit précédemment, une ligne de données d'image est conservée aux adresses 4000-40FF ou 4100-41FF de la zone RBF de la mémoire à accès direct. I1 peut donc arriver qu'une ligne de données soit sortie lorsque les données d'octet ont été retirées de la zone RBF. Ce phénomèe est vérifié au pas JST6 par détermination de l'apparition d"une retenue du registre d'adresse lorsque l'adresse de lecture RBF progresse. Si le résultat est NON, les procédures décrites se répètent. Si le résultat est OUI, une ligne de données d'image est extraite entièrement de la zone RBF. Si le résultat est OUI, cela signifie qu'une ligne de données a été entièrenent lue dans la zone RBF et que son comptage par longueur de pas- sage a été terminé. Une opération de détermination d'un code BLANC dans une table est alors exécutée. Les figures 22(a)-1, 22(a)-2 et 22(b)-1, 22(b)-2 sont des organigrammes relatifs au prélèvement d'un code BLANC d'une table d'après le résultat du comptage des longueurs. D'abord, la nécessité d'un code d'appoint est déterminée. A cet effet, le contenu du compteur M est vérifié et il est 0 au pas JST7. Si le résultat est OUI, l'unité centrale commence immédiatement la préparation d'un code d'arrêt puisqu'un code d'appoint est inutile dans ce cas. Ainsi, un bloc de données est lu par consultation de la table d'après la valeur T conservée dans le compte' T, selon l'organigramme des figures 21(a) à 21(c). Come indiqué, les donées du bloc lu comportent trois octets dont le premier conserve la longueur codée et 3 La longueur du code est d'abord introduite dan un registre de longueur de code et parvient au compteur dî longueur totale TCLC. Ce compteur TCLC est nécessaire à la détermination de la nécessité de bits de remplissage. lors de la transmission d'ùne ligne de donées codées, une telle ligne doit comprendre un nombre donné de bits tel que 96 afin que le temps minimal de transmission soit obtenu. Ainsi, les bits de remplissage doivent être ajoutés si le taux de compression d'une ligne de données d'image est relativement élevé. Ainsi, chaque fois que des données codées sont nré- parées d'après la longueur des passages, les longueurs codées sont ajoutées pour le contrôle d'une ligne de longueur codée. Dans l'organigramme des figures 21(a) å 21(c), le compteur TCLC est établi avec le complément de 96. Si le résultat du pas JST8 est OUI, aucun bit de remplissage n'est nécessaire et une étiquette de non remplissage NFF apparaît. Les données codées de la table sont transférées bit par bit dans la zone de pile FIFO de la mémoire à accès direct. Chaque fois que 8 bits de données atteignent cette zone, la transmission des données de celle-ci vers la section IX dlentrée-scrtie est validée. I1 faut se rappeler que la zone FIFO occupe 32 octets de mémoire à accès direct à partir de l'adresse 4300. Le fonctionnement de la pile FIFO nécessite un registre d'adresse d'écriture WAR destiné à contenir des adresses lorsuq'un octet est écrit dans la zone de pile, un registre d'adresse de lecture RAR destiné à conserver les adresses lorsqu'un octet est lu, et un compteur de bits BTCII qui, lorsque les données codées sont écrites bit par bit, conserve les données jusqu'au bit qui a été écrit sur l'octet considéré de données. Ces éléments, en cooperation, provoquent l'écriture successive des données codées dans des appareils choisis d'écriture de la zone de pile alors que les données écrites dans la one de pile sont lues à des adresses choisies de lecture octet par octet, vers la section IX d'entrée-sortie. Les adresses d'écriture et de lecture circulent constamment de 0 à 32 et les données sont écrites indéfiniment dans la zone de pile. Cependant, deux conditions doivent être respectées. Ces conditions sont (1) que l'adresse d'écriture ne doit pas dépasser l'adresse de lecture et Ensuite, au pas JST9, le fait que des données codées sont écrites dans des adresses choisies de la zone de pile est déterminé et, dans le cas positif, un bit suivant les données codées lues dans la table est écrit dans la zone de pile. Lorsque le résultat du pas JST9 est OUI indiquant qu'aucun bit n'a encore été écrit à cet adresse, la coincidence des adresses d'écriture et de lecture est vérifiée au pas JST10. Si le résultat est OUI, indiquant la coincidence de ces adresses de lecture et d'écriture, d'autres donnés ne peuvent pas être écrites à cette adresse tant que les donnees y sont lues si bien que les données ne peuvent pas être perdues. Lorsque la zone de pile est prête à recevoir des données, un bit des données codées est transféré à la zone de pile FIFOxet une unité est retranchée du compteur BTCII. Au pas JST11, le fait que le compteur BTCII a atteint 0 est déterminé, c'est-à-dire le fait que 8 bits de données se trouvent aux adresses de la zone de pile. Lorsque la réponse est NON, une unité est retranchée du registre CLR de longueur de code pour le contrôle du nombre de bits transféré à la zone de pile. Au pas JST12, le fait que la longueur du code a atteint' 0 est déterminé, c'est-à-dire que le transfert complet des données codées vers la zone de pile est détermine. Si la réponse est NON, c'est-à-dire si les données codées lues dans la table n'ont pas été encore entièrement transférées à la zone de pile, le processus précédent se répète pour le transfert des données codées à la zone de pile FIFO. Si le résultat du pas JSTll est OUI, indiquant que 8 bits de données codées se trouvent dans les adresses données de la zone de pile, le compteur BTCII est mis à 8 et une unité" est ajoutée au registre WAR afin que l'adresse d'écriture soit remise à jour. Les données sont écrites dans la zone de pile et lues dans celle-ci d'une manière indéfinie comme indiqué précédemment. Ainsi, lorsque les données ont été écrites dans la dernière adresse de la zone de pile, les données suivantes doivent être écrites dans l'adresse antérieure de la zone de pile. Ainsi, dans le cas de la remise à jour de l'adresse d'écriture, le débordement du registre WAR est vérifié au pas JST13 et, si la réponse est OUI, l'adresse antérieure est mise dans le registre WAR. Si la réponse est NON, une unité est retranchée du registre CLR. Au pad JST14, le fait que le registre de longueur codée CLR a atteint O est déterminé, c'est-à-dire que le transfert complet de toutes les données codées est déterminé. Si le résultat de ce pas est NON, le fait que les données suivantes peuvent être écrites est déterminé au pas JST10 et la procédure précédente se répète. Si le transfert des données codées lues dans la table est terminé, la valeur initiale est mise dans le compteur T. Ensuite, au pas JST15, l'établissement d'une étiquette MEF de mémoire vide est vérifié. Dans l'organigra.m es figures 21(a) à 21(c) destiné à extraire les données d'image blanc de la zone RBF et au comptage de la longueur de passage, ltétiquette MEF est établie lorsqu'une ligne de données d'image a été extraite en totalité au moment où un octet de données a été lu. En conséquence, si les dernières données codées sur une ligne sont transférées à la zone de pile, le résultat au pas JSTi5 est OUI et l'unité centrale passe à l'organigramme de création du code de synchronisation EOL. Si le résultat du pas JST15 est NON, des données noir sont prélevées dans la zone RBF pour l'exécution de lor- ganigramme de comptage de la longueur de passage. Les opérations qui précèdent, dans l'unité centrale, concernent le cas où le compteur M est à O. Lorsqu'il ne l'est pas et nécessite un code d'appoint, l'organigramme correspond à celui des figures 22(b)-1 et 22(b)-2 qui comprend la consultation de la table à l'aide du contenu du compteur M comme adresse. En & ite, l'unité centrale fonctionne de la même manière que lors de la préparation d'un code d'arrêt. La longueur du code est indiquée dans le registre CLR et cette longueur est transmise au compteur TCLC. Si un report apparait alors, l'étiquette MFF est mise à 1 est, dans le cas contraire, le compteur BTC11 est vérifiée. Lorsque le compteur BTCII est à O et lorsque des données codées doivent être transférées pour la première fois à l'adresse de la zone de pile, le fait que des données peuvent être écrites à cette adresse est vérifié et l'unité centrale reste en attente jusqu'à ce qu'un état soit établi. Si les données codées ont déjà été transférées à cette adresse, le bit suivant est immédiatement transféré dans la zone de pile. Entre temps, le transfert de 8 bits de données à la Zone de pile est vérifié par le compteur BTCII et le transfert de toutes les données codées à cet instant vers la zone de pile est déterminé à l'aide du registre de longueur codée. Lorsque 8 bits de données codées ont été transférés à la zone de pile, c'est-à-dire lorsqu'un octet déterminé de données a été conservé à une adresse déterminée de la zone de pile, l'adresse d'écriture est remise à jour afin que des données codées soient transférées à l'adresse suivante. Si des données transférées précédemment se trouvent à la dernière adresse de la zone de pile, la première adresse est rétablie dans le registre d'adresse d'écriture afin que les données suivantes puissent être introduites dans la première adresse de la zone de pile. La procédure précédente se répète jusqu'au transfert total à la zone de pile des données à code d'appoint lues dans la table d'après le contenu du compteur M. A la fin de ce transfert, des données à code d'arrêt sont transférées comme indiqué sur les figures 22(a)-1 et 22(a)-2. Après une telle compression des données d'image "blanc", la compression des données d'image "noir" est exécutée. Les figures 23(a) à 23(c) représentent un organigramme permettant l'obtention de T et M par comptage des longueurs de passage "noir". Cet organigramme suit obligatoirement celui des figures 21(a) à 21(c) et en conséquence les registres et compteurs respectifs contiennent encore certaines valeurs nécessaires au traitement. Le compteur T contient la valeur initiale1 le compteur M la valeur 0, le compteur BTCI les bits restants de fraction à la suite de l'organigramme des figures 21(a) à 21oc), et l'accumulateur ACC de l'unité centrale des données d'image "noir" correspondant aux bits de fraction. Plus précisément, lorsqu'une longueur de passage "blanc" a été complètement comptée dans l'organigramme des figures 21(a) à 21(c), un bit de données "noir" des données à 8 bits transférées de la zone RBF à l'accumulateur ACC est décalé mais le reste a été conservé dans cet accumulateur et y est encore. Le nombre de données d'élément d'image "noir" produit par -enlèvement de données d'élément d'image "blanc" de données d'image à 8 bits a été conservé dans le compteur BTCI. Lorsque l'organigramme des figures 23(a) à 23(c) est exécuté après celui des figures 22(a)-1 à 221b)-2, une unité est d'abord ajoutée au compteur T et une unité est retranchée du compteur BTCI. Au pas JST16, le passage du compteur BTCI à 0 est vérifié afin que le comptage complet de la longueur de passage de la fraction soit déterminé. Si la réponse est NON, le contenu de l'accumulateur ACC est'ajouté à l'accumulateur ACC afin qu'il se décale d'un bit. Comme dans ce cas, les longueurs de passage "noir" sont en cours de comptage, un 0 est décalé de l'accumulateur si un point de transition est présent. Lorsqu'un report est déterminé au pas JST17, le comptage des longueurs est terminé et est suivi par une opérationi/ d'écriture de données codées dans la zone de pile. Si le résultat au pas JST17 est NON, une unité est ajoutée au compteur T et le pas JST18 détermine si la valeur T dépasse 64. Si la réponse est OUI, une unité est ajoutée au compteur M et la valeur initiale est mise dans le compteur T, puis une unité est retranchée du compteur BTCI. Si le compteur T n'a pas encore dépassé 64, c'està-dire si la réponse est NON, une unité est immédiatement retranchée du compteur BTCI. Au pas JSTl9, le fait que le contenu du compteur BTCI est à 0 est déterminé, afin que le traitement complet de la fraction soit déterminé. Si le résultat est NON, l'opération précédente de décalage du contenu de l'accumulateur est repétée. Si la réponse est OUI au pas UST19, 8 est mis dans le compteur BTCI et 1 est ajouté au registre d'adresse de lecture afin que l'adresse de lecture dans la zone RBF soit remise à jour. L'apparition d'un report du registre de lecture est alors déterminée au pas JST20. Si la réponse est OUI indiquant une ligne entière d'éléments de données d'image a été lue, l'étiquette MEF est établie et la préparation des données codées commence d'après les valeurs T et M à cet instant. Si la réponse est NON, un octet de données est transmis de la zone' RBF à l'accumulateur ACC de l'unité centrale et la présence de 1 uniquement dans les données d'éléments d'image est vérifiée. Si la réponse est OUI, le traitement a lieu octet par octet. Si la réponse est NON, suggérant la présence d'un point de transition dans l'octet correspondant de données, le traitement bit par bit est répété afin que le contenu de l'accumulateur soit ajouté dans l'accumulateur ACC. Si le traitement est réalisé octet par octet 8 est ajouté au compteur T et au pas JST22, la présence d'un report, indiquant si le compteur T a dépassé 64, est déterminée. Si le compteur T a dépassé 64 avec addition de 8, la proportion dépassant 64 est égale à la fraction traitée à l'état initial de cet organigramme et sa valeur est directement mise dans le compteur T. En conséquence, si la valeur initiale qui est le complément de 64 est mise dans les chiffres supérieurs, les trois chiffres inférieurs étant inchangés afin que la fraction reste, le compteur T conserve le nombre du fragment traité. Ensuite, une unité est ajoutée au compteur M et une unité est alors ajoutée au registre d'adresse de lecture afin que l'octet'suivant de données soit lu dans l'unité centrale avec remise à jour de l'adresse de lecture. Après que les compteurs T et M ont ainsi obtenu le résultat du comptage des longueurs de passage "noir", la table est consultée avec les valeurs T et H comme adresse et des données 'codées "noir" sont transférées à la zone de pile. Les organigrammes des figures 24(a)-i à 24(a)-2 et 24(b)-1 et 24(b)-2 sont analogues aux organigrammes des figures 22(a)-1 à 22(b)-2, mais les données à lire dans la' table sont des données codées "NOIR". Ainsi, on ne décrit pas ces organigrammes en détail. Lorsqu'une ligne de processus de codage est terminée lorsque l'organigramme des figures 24(a)-1 à 24(b)-2 a été terminé, l'opération passe à l'organigramme des figures 25(a) à 25(c) pour la préparation d'un code de synchronisation EOL. Si l'opération n'est pas terminée, le programme repasse à l'organigramme des figures 21(a) à 21(c) puisque le codage des données "BLANC" a lieu à nouveau. L'organigramme des figures 25(a) à 25(c) correspond à la préparation d'un code de synchronisation EOL. Comme décrit, le code de synchronisation est constitué de 11 O et d'un 1 et les 11 0 sont comptés par un compteur à Il bits. La valeur initiale 11 est établie dans ce compteur. Lorsqu'une ligne de données est inférieure à un nombre prédéterminé, des bits de remplissage doivent précéder le code EOL et, à cet effet, l'établissement de l'étiquette NFF est déterminé. L'étiquette NFF a été établie si les données codées ont dépassé un nombre prédéterminé lors de la mise en oeuvre d'un organigramme des figures 22(a)-l à 22(b)-2 ou 24(a)-1 à 24(b)-2. En conséquence, si le résultat du pas jST30 est OUI, la préparation du code de synchronisation commence immédiatement. D'abord, "0" est transféré à la zone de pile et "1" est retranché du compteur à il bits et, au pas JST31, le fait que le nombre de "0" transféré à la zone de pile a atteint Il "1i" est vérifié. Si le résultat est NON, une unité est retranchée du compteur BTCII afin que le pas JST32 détermine si un octet de données a été transféré à la zone de pile. Si le résultat est NON, un bit de "0" est à nouveau transmis à la zone de pile. Si un octet a été transféré à la zone de pile, "8" est établi dans le compteur BRCII et un "1" est ajouté au registre WAR afin que l'adresse d'écriture soit remise à jour. Dans ce cas, l'apparition d'un report au registre d'adresse d'écriture est déterminée au pas JST33. Si la réponse est OUI, la valeur initiale est mise dans ce registre WAR. Au pas JST34, la coïncidence entre les adresses d'écriture et de lecture est vérifiée afin que la possibilité d'écriture dans la zone de pile soit déterminée. Si possible, le transfert d'un bit "0" à la zone de pile est répété. Si le résultat du pas JST30 est NON, indiquant que des bits de remplissage sont nécessaires, le pas JST35 détermine si c'est une nouvelle adresse d'écriture ou l'adresse d'écriture partiellement chargée de données qui doit recevoir des bits de remplissage ou "O". S'il s'agit de la ncuvelle adresse, le pas JST36 détermine si celle-ci peut recevoir des bits de remplissage. Si c'est possible, un "0" est transmis à la zone de pile. A ce moment, une unité est ajoutée au compteur TCLC, et le pas JST37 vérifie si le compteur TCLC a atteint le nombre détermine de bits. Si le résultat est non, une unité est- retranchée du compteur BTCII et le pas JST38 détermine si un octet de données a été introduit à l'adresse déterminée de la zone de pile. Si la réponse est négative, le transfert d'un 0 à cette adresse se répète. Lorsque la transmission d'un octet à cette adresse est terminée, 8 est mis dans le compteur BTCII et une unité est ajoutée au registre d'adresse d'écriture WAR. Le pas JST39 détermine l'apparition d'un report. L'apparition d'un report suggère le transfert de données à la dernière adresse de la zone de pile ; l'octet suivant doit être transmis à la première adresse de la zone de pile. Ainsi, la valseur initiale qui est la première adresse, est place dans le registre d'adresse d'écriture. De cette manière, des bits de remplissage sous forme de 0 sont transmis bit par bit à la zone de pile jusqu'à ce que la longueur totale du code atteigne la valeur prédéterminée. Le pas JST37 donne alors une réponse OUI. Ensuite, 11 0 sont transférés à la zone de pile comme indiqué afin que le code de synchronisation EOL soit ajouté. Le résultat du pas JST31 devient alors OUI et une unité est retranchée du compteur BTCII. Ensuite, le transfert d'un octet à l'adresse déterminée de la zone de pile est vérifié, et si la réponse est positive, la remise de l'adresse à la première adresse en cas de remise à jour de l'adresse et la possibilité de la réception de l'adresse remise à jour dans la zone de pile sont déterminées aux pas successifs JST40 à JST42. Après le traitement réalisé d'après ces résultats, le dernier 1 du code de synchronisation est transféré à la zone de pile. Ensuite, une unité est retranchée du compteur BTCII et, à nouveau au pas JST43, le fait que le compteur BTCII doit être mis à 8 et, au pas JST44, le fait que l'adresse d'écriture doit être égalée à la première adresse de la zone de pile, sont déterminés. Après le traitement qui dépend des résultats, le processus revient à l'organigramme des figures 21(a) à 21(c) afin que 'la ligne suivante de codage soit exécutée. Les données d'image conservées dans la zone RBF sont de cette manière lues vers l'unie centrale octet par octet, sont comprimées et sont conservées dans la zone de pile. La figure 26 représente la procédure de la tâche C dans laquelle les données codées ainsi conservées dans la zone de pile sont transférées octet par octet vers la section IX d'entrée-sortie de données.. Les significations des références numériques de cet organigramme sont les suivantes. 349 : interruption 350 : protéger données d'unité centrale dans zone de travail 351 : prélever adresse de lecture de pile dans unité centrale et la mettre dans registre RAR. 352 : transférer données de pile à section IX d'entrée-sortie 353 : ajouter 1 à registre RAR 354 : report ? 355 : mettre adresse de tête dans registre RAR. 356 : conserver adresse de lecture de pile dans zone de travail 357 : renvoyer données d'unité centrale 358 : retour Comme indiqué précédemment, la tâche C est exécutée à la suite d'un signal de demande d'interruption int c qui provient de la section IX chaque fois que des données à 8 bits sont transférées à la section IX sont transmises en série au modulateur-démodulateur. Le signal intc apparaît à une fréquence de 8/4800 s soit 1,6 micro-seconde lorsque la fréquence de transmission est de 4800 bauds par seconde par exemple Après création du signal intc, l'unité centrale suspend la tâche D ou E qui est en cours et décale les données conservées dans les compteurs et registres respectifs de l'unité centrale dans la zone de travail de la mémoire à accès direct. L'unité centrale lit alors 11 adresse de lecture dans la zone de pile, dans la zone WK et la met dans le registre RAR de l'unité centrale. Un octet de données est transmis depuis cette adresse de la zone de pile à la section IX alors qu'une unité est ajoutée au registre RAR afin que l'adresse de lecture soit renouvelée. En conséquence, comme dans le cas de l'écriture de données dans la pile, le registre RAR crée un report. Ensuite, comme dans le cas d'écriture de données dans la zone de pile, cette adresse est conservée dans la zone WK après mise de la valeur initiale dans le registre RAR lorsque celui-ci crée un report, dépassant la dernière adresse de la zone de pile. L'adresse est conservée directement dans la zone WK si le report n'apparaît pas. L'unité centrale reprend alors la tâche D ou E et renvoie les données recodées dans l'unité centrale. MODE DE RECEPTION Dans le mode de réception, l'unité centrale exécute diverses opérations qui ont été décrites de façon générale en référence à la figure 1. L'unité centrale est destinée à exécuter les tâches suivantes F à I par division dans le temps à la suite de divers signaux de demande d'interruption qui lui parviennent. Pendant la réception des données, l'unité centrale reçoit un signal intf de demande d'interruption, d'après un signal de synchronisation sl en provenance du générateur VI et un signal inth de demande d'interruption d'après un signal de synchronisation s2 ainsi qu'un signal intg de demande d'interruption provenant de la section IX comme décrit en référence à la figure 11, tous ces signaux parvenant par la ligne commune INT. L'ordre hiérarchique des tâches F, G et H exécutées par l'unité centrale à la suite des signaux de demande d'interruption intf à inth est F > G > H. Habituellement, l'unité centrale exécute la tâche I. Les tâches F à I sont décrites brièvement dans la suite en référence à la figure 27 qui indique le flux du traitement de données. TACHE F L'unité centrale exécute la tâche F à la suite du signal intf. Dans la tache F, lorsque l'étiquette MFFI ou MFFII a été établie, indiquant que la mémoire est pleine car une ligne de données. décodées d'élément limage a été conservée dans lazone RBF I ou II de la mémoire à accès direct, l'unité centrale rétablit étiquette et établit une étiquette de lecture de données I ou II. Si l'étiquette MFFI ou MFFII a été rétablie, l'unité centrale rétablit l'étiquette DRFI ou DRFII de lecture de données. Cette étiquette DRFI ou DRFII est préparée pour le cas où l'unité centrale exécute la tâche H. TACHE G L'unité centrale exécute la tâche G sous la commande du signal intg. Le signal int apparaît lorsque 8 bits des données g reçues sont transmis par le modulateur-démodulateur MDM à la section IX. La tâche G de l'unité centrale est la réponse au signal intg et le transfert d'un octet ou de 8 bits de données à la zone de pile et son écriture à une adresse prédéterminée. Au cours de la tâche suivante I, les données transférées à la zone de pile sont décodées en données d'éléments d'image et transférées à la zone RBF qui les conserve. TACHE I Il s'agit de la tâche exécutée habituellement par l'unité centrale. Si l'une des étiquettes MEFI et MEFII a été établie, l'unité centrale les rétablit et prélève des données d'image de la zone de pile. Les données d'image de l'unité centrale sont décodées et transférées séquentiellement à la zone RBF afin que celle-ci les conserve. Au moment où une ligne de données d'image est complètement décodée, l'unité centrale vérifie les erreurs dans les données reçues et, en l'absence d'erreur, elle établit étiquette MFF1 ou MFFII. TACHE H L'unité centrale, lorsqu'elle reçoit le signal inth, accepte la demande et exécute la tâche H uniquement lorsque l'étiquette DRF1 ou DRFII a été établie. La tâche H est la progression du moteur de balayage vertical de la section IV d'un pas et la transmission à la section III de 256 bits de données d'image décodées, par groupe de 8 bits. Cependant, la synchronisation de l'exécution de la tâche H par l'unité centrale est différente lorsque la densité des lignes de balayage vertical varie. Pour une densité de 7,7 lignes/mm, l'unité centrale, lorsque l'étiquette DRF est établie, fait avancer le moteur d'un pas pour chaque signal inth et transmet complètement une ligne de données d'image à la section III après 8 temps d'interruption. Lorsque la densité est de 3,85 lignes/mm, l'unité centrale, lorsque l'étiquette DRF est établie, accepte un signal inth sur deux et fait avancer le moteur d'un pas et transmet une ligne complète de données d'image à la section III de façon continue deux fois pour 16 signaux inth La figure 28 est un diagramme des temps représentant un exemple de relation entre les tâches F à I pour une densité de lignes de balayge vertical de 3,85 lignes/mm.On suppose que l'unité centrale est dans la tâche I, des données d'image étant transmises à l'unité centrale pour chaque groupe de 8 bits provenant de la zone de pile et étant transmises successivement à la zone tampon de lignes RBF sous forme de données décodées d'image. Lorsqu'un signal intf ou inth de demande d'interruption correspondant au signal de synchronisation sl ou s2 parvient à l'unité centrale, celle-ci établit ou rétablit d'abord l'étiquette DRF, exécute la tâche F et fait avancer le moteur de balayage vertical d'un pas en transmettant à la section III les données décodées de la zone RBF correspondant à la tâche H. Entre temps, le modulateur-démodulateur MDM transmet en série des données d'image reçues à la section IX et, comme décrit précédemment, cette dernière crée un signal de demande d'interruption intg chaque fois quelles données reçues atteignent 8 bits. A la suite de ce signal inti, l'unité centrale Interrompt la tâche H ou I et exécute la tâche G dans laquelle elle transfère les données à 8 bits de la section IX à la zone de pile. Après exécution de la tâche G, l'unité centrale reprend la tâche H ou I. Lorsqu'une ligne de données d'image est couplée à la section III par 8 demande d'interruption des signaux inth, l'unité centrale transmet à nouveau à la section III la même ligne de données d'image à la suite d'autres signaux inth En conséquence, la section IV d'enregistrement décrit deux fois les données d'image. I1 est évident d'après les figures 27 et 28 que l'unité centrale V consacre la plus grande partie de son temps de traitement aux tâches H et I en exécutant les tâ- ches F et G de temps en temps par interruption. En outre, comme décrit en référence aux figures 15 et 16, si deux lignes seulement de capacité sont disponibles dans la zone RBF, le décodage d'une ligne n'est pas total dans l'intervalle inth du fait de la vitesse irrégulière de la tâche I qui affecte l'autre tâche H si bien que le fonctionnement de l'unité centrale est ralenti. Par exemple, comme l'indique la figure 29(a), lorsque l'intervalle T du signal intf expire avant la fin du décodage d'une ligne de données 1-1 de la tâche I, les données d'image ne peuvent pas être transmises vers la mémoire dans l'intervalle suivant parce qu'une ligne de données d'image à transmettre à la zone RBF n'e s'est pas remplie. Bien que l'unité centrale se concentre sur la tâche I-2 pour linter- .value concerné, c'est seulement la tâche I que l'unité centrale exécute pendant la période T1 comprise entre la fin de la tâche I-2 et la fin de l'intervalle suivant. I1 s'agit d'une perte des possibilités de l'unité centrale V qui réduit la vitesse de fonctionnement. Dans ce mode de réalisation la zone RBF de la mémoire à accès direct de la section VII peut contenir trois lignes de données si bien que cette consommation inutile de temps est supprimée et l'unité centrale peut avoir un fonctionnement optimal. Plus précisément, comme représenté sur la figure 17(b), bien que la période T puisse expirer avant la fin de la tâche I-1, la tâche H-l peut être exécutée parce qu'une ligne de données d'image est obligatoirement mémorisée dans la zone RBF, dans l'intervalle suivant. Les données sont renvoyées à la tâche I et permettent l'exécution de la tâche I-3. Ainsi, les tâches I et H peuvent se poursuivre de façon pratiquement continue sans interruption. La zone RBF ayant une capacité de 3 lignes sert non seulement de tampon simple de lignes mais contribue aussi dans une grande mesure à l'augmentation de la vitesse de traitement assurée par l'unité centrale V. On se réfère maintenant à la figure 30 et aux figures suivantes pour la description plus en détail de la procédure d'exécution des tâches décrites précédemment. La figure 30 est un organigramme représentant la tâche G dans laquelle 8 bits de données de la section IX d'entrée-sortie de données, provenant du moaulateur-démodulateur, doivent etre transférés à la pile FIFO. 359 : interruption 360 : protéger données d'unité centrale par mise dans zone de travail 361 : prélèvement d'adresse d'écriture dans la zone de travail et mise dans le registre WAR 362 : transférer données de section-IX d'entrée-sortie dans zone de pile. 363 : ajouter 1 au registre WAR 364 : report ? 365 : mettre adresse de tête dans registre WAR 366 : conserver adresse de lecture de pile dans zone de travail 367 : retour des données d'unité centrale 368 : retour I1 faut se rappeler qu'un signal int de demande g d'interruption apparaît lorsque 8 bits de données arrivent à la section IX, en provenance du modulateur-démodulateur MDM. Comme dans le mode de transmission, le signal int g apparaît toutes les 8/4800 s soit 1,6 ms, lorsque la fréquence de transmission est de 4800 bauds par seconde par exemple. L'unité centrale1 lorsqu'elle accepte le signal inti; commence la tâche G après interruption de la tâche H ou I. L'unité centrale transfère d'abord le contenu des compteurs, des registres et de la ligne du programme précédent dans la zone WK de la mémoire à accès direct afin que ces donnés puissent être réutilisées lorsque l'unité centrale revient au programme. L'unité centrale met l'adresse d'écriture dans la zone de pile, en provenance de la zone WK, et la dispose dans le registre d'adresse de l'unité centrale. L'unité centrale prélève alors 8 bits de données transmis à la section IX et les transmet à la zone de pile et les écrit dans son adresse. Après le transfert, une unité est ajoutée au registre d'adresse ADR afin que l'apparition d'un report soit vérifiée. Un report, lorsqu'il est présent, indique qu'un octet précité de données a été écrit à la dernière adresse de la zone de pile et en conséquence les données suivantes doivent être écrites dans la première adresse de la zone de pile. La valeur initiale est donc mise dans le registre ADR et est conservée dans la zone K. En ltabsence de report, l'adresse d'ecriture est directement conservée dans la zone K. L'unité centrale met alors le contenu précédent à nouveau dans l'unité centrale afin que la tâche précédente reprenne. De cette manière, les données codées conservées dans la zone de pile sont décodées dans la tâche suivante I. Les figures 31(a)-1 à 31(a)-3 représentent ensemble un organigramme de la tâche I destinée à préparer une longueur de passage (nombre binaire) par consulation de la table d'après les données codées reçues. Les références numériques de l'organigramme ont la signification suivante. 369 : mettre données initiales d'unité centrale 370 : comparer adresse de lecture et d'écriture de pile371 : RAR = WAR ? 372 : transférer données de pile à DR 1 d'unité centrale 373 : consulter première table avec contenu du compteur 0 comme adresse 374 : mettre données dans ADR 375 : consulter seconde table avec contenu de ADR comme adresse et mettre données dans DR 3 376 : effacer DR 2 377 : transférer contenu de DR 1 à accumulateur et décaler 378 : mettre 8 dans compteur 379 : transférer données codées de DR 1 dans accumulateur 380 : décaler données d'accumulateur d'un bit pour introduction de bits de tête dans mémoire à 1 bit 381 : retour de données décalées dans DR 1 382 : retrancher 1 de BTCII 383 : retour de données décalées dans DR 1 384 : introduction de bits de tête décalés dans DR 2 385 : retrancher 1 de BCT 386 :BTCII F O ? 387 : lecture de pile 388 : BTCII = O ? 389 : lecture de pile 390 : mémoire à 1 bit à 1 ? 391 : retrancher i du compteur O 392 : compteur O à 0 ? 393 : flux EOL 394 : retrancher 1 de DR 3 395 : DR 3 = 0 ? 396 : ajouter le contenu de DR 2 à l'adresse de la seconde table 397 : ajouter 1 à la somme et consulter la seconde table avec le contenu comme adresse. 398 : introduire les données de table dans le registre ADR 399 : décaler le contenu de ADR afin de vérifier si la con sultation est terminée. 400 : report 7 401 : mémorisation de longueur de passage A l'entrée dans cet organigramme, l'unité centrale exécute d'abord les préréglages des registres et des éléments associés et vérifie si des données codées peuvent être lues dans la zone de pile. Lorsque des données sont conservées dans la zone de pile et peuvent en être extraites, l'unité centrale conserve 8 bits de données dans son registre DR1. L'unité centrale consulte la table d'après les données codées et prélève la longueur de passage correspondant aux données codées. Dans ce cas, dans ce mode de réalisation, les codes BLANC et NOIR représentés par les tableaux 1 et 2 sont divisés en groupes par rapport au cas où le bit antérieur des données codées est "1", au cas où le bit antérieur est "0" avec un "1" qui apparait comme second bit, au cas dans lequel les deux premiers bits sont "0" et un "1" apparait comme troisième bit, etc. La table est ainsi disposée-de manière qu'elle permette le'prélèvement d'une longueur de passage correspondant à un code particulier. En conséquence, il faut à ce moment que le nombre de bits "0" compris dans la partie de tête des données codées introduites dans le registre DR1 depuis la zone de pile soit vérifiée. A cet effet, un compteur O est installé. Comme l'indiquent les tableaux qui précèdent, le nombre de "0" apparaissant dans la partie antérieure des données codées comporte 7 bits au maximum. Un code de 8 bits "0" ou plus dans sa partie antérieure est un code de synchronisation. Compte tenu de cette caractéristique, "8" est mis initialement dans le compteur O. Les données codées du registre DR1 sont alors transférées à l'accumulateur ACC afin qu'elles soient décalées d'un bit. Cette opération permet l'examen du nombre de bits "0" ajoutés à la tête des données codées dans le registre DR1. Le report résultant est conservé dans une mémoire à 1 bit. Les données codées décalées d'un bit sont à nouveau renvoyées dans le registre DR1 qui les conserve si bien qu'elles peuvent être vérifiées successivement à un stade ultérieur. Dans ce cas, il faut que la mémorisation soit effectuée jusqu'au bit auquel les données codées ont été extraites. A cet effet, une unité est soustraite de "8" qui a été placé initialement dans le compteur de bits BTCII. Lorsque toutes les données codées à 8 bits ont été lues dans le registre DR1, les données codées suivantes à 8 bits doivent être introduites dans le registre DR1. Dans ce cas, le sous-programme de lecture de pile FIFO représenté sur la figure 32 et décrit dans la suite, est exécuté. Ensuite, le fait que le report obtenu après décalage précédent d'un bit est "0" ou 1 est déterminé. S'il s'agit de "1", l'unité centrale progresse dans l'organigramme pour la consultation de la table et le prélèvement d'une longueur de passage. Si le report est "O", une unité est retranchée du compteur O. Si le nombre résultant est inférieur ou égal à 7, les données codées sont à nouveau décalées pour le comptage de 0. Lorsque 8 bits "0" apparaissent de façon continue dans la partie de tête des données codées, la soustraction d'une unité du compteur O laisse un "0" indiquant que les données codées forment un code de synchronisation. Cette opération permet la vérification des erreurs dans les données reçues et la détection des repères de retour. Lorsqu'une retenue "1" apparaît après décalage des données codées, un pas de programme ST50 assure la consultation d'une première table T1 avec, comme adresse, le contenu du compteur O. Les tables sont divisées en deux types, l'un pour le prélèvement de la longueur de passage qui correspond à des données codées "BLANC" et l'autre qui correspond à des données codées "NOIR11. Ces tables ont pratiquement la même construction. La figure 31(b) représente la disposition d'une table de données codées "BLANC". Comme représenté, la table comprend une première table T1 et une seconde T2 placée dans une zone prédéterminée de la mémoire passive. La première table T1 a des adresses 1-8 dans lesquelles WH7-WHo sont conservées pour l'indication des adresses antérieures de la seconde table. La seconde table T2 d'autre part est divisée en plusieurs blocs par rapport au nombre de bits O qui apparaissent dans les parties antérieures des données codées. Chacun des blocs conserve des données nécessaires au prélèvement d'une longueur de passage correspondant aux données codées. La figure 31(c) représente une partie de la seconde table T2 qui est comprise entre les adresses WH1 et WH2 et qui correspond à un cas dans lequel seul un bit antérieur des données codées est égal à "0". On décrit maintenant le programme à partir du pas ST50, sur la figure 31(a), en combinaison avec les tableaux des figures 31(b) et 31oc), avec, à titre illustratif, un jeu de données codées ayant un "0" comme bit antérieur seulement. Lorsque le pas ST50 est atteint, les données codées ont été décalées de 2 bits "0,1", et le contenu du compteur O et celui du compteur BTCII sont devenus "7" et "6" respectivement. En conséquence, au pas Sot50, les données WH1 peuvent être lues à l'adresse 7 de la première table T1. Ensuite, d'après ces données, l'unité centrale prélève les données 2 de l'adresse WH1 de la seconde table T2 aux pas ST51 et ST52 et charge un registre de données DR2 des données 2. La raison pour laquelle "2" se trouve dans l'adresse WH1 de la seconde table T2 apparaît dans la description qui suit. I1 suffit de noter pour l'instant que, comme l'indiquent clairemet les tables 1 et 2, les données codées ayant "0, 1" dans la partie antérieure ont toujours au moins deux bits à suivre. En effet, des données codées commençant par "0, 1" comportent au moins 4 bits. Au pas ST53, le registre DR2 est effacé afin qu'il puisse recevoir des données choisies dans un pas suivant. Ensuite, au pas ST54, le contenu du registre DR1 est transféré dans l'accumulateur ACC et est décalé. Les données décalées sont à nouveau ramenées dans le registre DR1 et, au pas ST56, les données décalées d'un bit sont chargées dans le registre préalablement effacé DR2. Les données codées contenues dans le registre DR1 ont alors été décalées au maximum de 3 bits. Un 1 est retranché du contenu du compteur BTCII afin qu'il puisse les conserver. Le résultat de la détermination du pas PST58 est NON Si bien que l'unité centrale passe au pas ST59 et retranche 1 du contenu "2" du registre DR3. Le contenu de ce registre DR3 est alors à "1" et le résultat du pas JST60 est NON. Le programme passe alors au pas ST54 et les pas ST54 ST59 sont répétés. Ainsi, à la seconde exécution du pas ST59, le registre DR1 a été chargé des 4 bits restants des données codées et le registre DR2 a été chargé du troisième et du quatrième bit des données codées. Le compteur DCTII a atteint "4" et le registre DR3 "0". Le résultat du pas JST60 est donc OUI si bien que l'unité-centrale passe au pas ST61. A ce pas, le contenu du registre DR2 est ajouté à l'adresse WH1 de la seconde table et, aux pas suivants ST62 et ST63, "1"- est ajouté à la somme et la seconde table est consultée. Par exemple, lorsque le troisième et le quatrième bit des données codées sont "O, 0", c'est-à-dire "0", les données a sont retirées de l'adresse WH1+0+1. De même, lorsque le troisième et le quatrième bit sont "0,1", des données b sont produites à l'adresse WH alors que, si ces données sont "1, O", les données c sont prélevées à l'adresse WH1+2+1. En outre, lorsque le troisième et le quatrième bit des données codées sont "1, 1", les données sont prélevées à l'adresse WH1+3+1. Les données à cet instant sont "0, 1, 1, 1 qui, comme indique le tableau 1, correspondent à une longueur de passage de "2". En conséquence, l'adresse WH1+3+1 conserve la longueur "2", un symbole T = "0" montrant que la longueur est celle du code d'arrêt, et un symbole "1" montrant que la longueur a été déterminée, c'est-à-dire que le codage est terminé. L'adresse choisie dans la seconde table conserve de façon générale; comme indiqué sur la figure 31(d) une longueur de passage (nombre binaire) RUN (dans le cas où les données codées comportent un code d'appoint, un nombre donné par division de la longueur correspondant à 64), un symbole T/M indiquant que la longueur est celle d'un code d'arrêt ou celle d'un code d'appoint, et un symbole "1" indiquant la fin du codage. Ces symboles sont utilisés dans les pas suivants de programme. Au pas ST64, les données de la table sont décalées d'un bit afin que la fin du codage soit déterminé et, au pas JST65, l'apparition de la retenue "1" est vérifiée. Par exemple, lorsque les données sont retirées de l'adresse WHl+3+l du fait que le troisième et le quatrième bit sont "I, 1", une retenue "1" apparaît. Un sous-programme de mémorisation de longueur de passage est exécuté, et des données élément d'image ayant chacune un bit sont transférées à la zone RBF sur la base de la longueur de passage. Lorsque le troisième et le quatrième bit des-données codées sont "0, 0" et lorsque les données a sont chargées depuis l'adresse Wu1+0+1 dans le registre ADR, un report "0jet apparaît si bien que le programme revient au pas ST52. A ce pas ST52, la seconde table est alors consultée d'après le contenu a du registre ADR si bien qu'un "1" est mis dans le registre DR3. Ainsi, au pas ST56, le cinquième bit des données codées est transmis au registre DR2 et, au pas ST63, les données conservées à l'adresse a + .0 + 1 ou a + 1 + 1 sont chargées dans le registre ADR suivant le contenu du cinquième bit. La même procédure se répète ensuite. Lorsque, pendant cette période, les 8 bits de données conservés dans le registre DR1 sont décalés, le résultat du pas JST58 devient OUI. Les données suivantes sont alors transférées de la zone de pile au registre DR1, dans un sous-programme de lecture de pile FIFO. La figure 32 est un organigramme représentant le sous-programme de lecture de pile FIFO. La signification des références numériques de cet organigramme est la suivante. 402 : lecture de pile FIFO 403 : protéger données d'unité centrale 404 : comparer adresse d'écriture et de lecture de pile 405 : RAR = WAR ? 406 : mettre 8 dans BTCII 407 : retirer données de pile et les mettre dans DR1 -408 : ajouter 1 au registre RAR 409 : report ? 410 mettre adresse de tête dans registre RAR 411 : retour des données d'unité centrale 412 : retour Lorsque l'unité centrale commence l'exécution de cet organigramme, elle provoque d'abord le retrait de diverses données qu'elle conserve. Ensuite, les données sont lues dans la zone de pile. Comme indiqué en mode de transmission, la transmission des données à la zone de pile et leur extraction doivent satis faire,a'd-eux conditions (1) l'adresse de lecture ne doit pas dépasser l'adresse d'écriture afin que les données écrites dans 1a Zone. de pile ne soient pas perdues, et (2) l'adresse de lecture ne doit pas*otDe dépassée par l'adresse d'écriture afin que la zone de pile ne se vide pas. Ainsi, les données ne peuvent être lues que lorsque l'égalité des adresses de lecture et d'écriture dans la zone de pile a été vérifiée, lorsque les données sont transférées de la section IX à la zone de pile et lorsque le résultat du pas JST66 devient NON. Lorsque le pas JST66 donne une réponse NON, la valeur initiale 8 est mise dans le compteur BTCII afin que le retour à l'organigramme des figures 31(a)-1 à 31(a)-3 soit préparé. Ensuite, un octet des données codées est lu dans la zorre de pile et conservé dans le registre DR1 et l'adresse de lecture de cette zone de pile est remise à jour. ce moment, le pas JST67 détermine si l'adresse de lecture doit être remise à la valeur de la première adresse. Si l'opération est superflue, la condition est inchangée. Si elle est nécessaire, la valeur initiale est mise dans le registre d'adresse de lecture et les données d'unité centrale qui avaient été retirées sont ramenées à l'état d'origine, et le programme de l'organigramme des figures 31(a)-1 à 31(a)-3 reprend. L'organigramme des figures 33() et 33(b) représente le sous-programme de mémorisation de longueur de passage. Les références numériques de cet organigramme ont les significations suivantes. 413 : mémorisation de longueur de passage 414 : protection des données d'unité centrale 415 : mise des données initiales de l'unité centrale 416 : décalage d'un bit du contenu du registre ADR 417 : report ? 418 : fin de ligne 419 : mettre dans compteur M et mémoire M dans registre ADR 420 : BTCI = 8 ? 421 : mettre 8 dans compteur T 422 : mettre 0 dans accumulateur 423 : transférer contenu d'accumulateur dans zone RBF 424 : faire avancer adresse 1 d'écriture RBF 425 ; retrancher 1 du compteur T 426 : compteur T à 0 ? 427 : retrancher 1 du compteur M 428 : donner BLANC ? 429 : transférer données de RBF à ACC 430 : ajouter contenu d'accumulateur dans accumulateur 431 : retrancher 1 de BTCI 432 :BTCI = 0 7 433 : transférer contenu d'accumulateur dans zone RBF 434 : faire avancer adresse d'écriture 1 de zone RBF 435 : transfert de bit PEL NOIR (omettre) 436 : donneur BLANC ? 437 : transfert d'octet PEL NOIR (omettre) 438 : compteur M à 0 ? 439 : compenser BTCI 440 : transférer contenu de BTCI dans zone de travail 441 : retour de données d'unité centrale 442 : retour D'abord, diverses données de l'unité centrale sont protégées dans la zone dé travail alors que les données nécessaires à cet organigramme sont retirées de la zone de travail afin que les valeurs initiales des diverses données soient déterminées. Ensuite, la longueur de passage est décalée d'un bit et conservée dans le registre ADR au pas ST64, lorsque l'organigramme des figures 31(a)-1 à 31(a)-3 est exécuté, est à nouveau décalée d'un bit afin que le fait que la longueur de passage correspond à un code d'arrêt ou un code d'appoint soit déterminé. L'opération décale T à 0 et, si un report "1" n'apparait pas, le pas JST68 donne une réponse NON suggérant que la longueur de passage conservée dans le registre ADR est celle du code d'arrêt. L'organigramme suit alors un processus dans lequel les données d'éléments d'image correspondant à la longueur du passage sont créées et est transférées à la zone RBF. Entre temps, le registre ADR a conservé une longueur de passage d'appoint M qui, comme décrit précédemment, est un code numérique donné par division de la longueur de passage correspondant à un code d'appoint par 64. En conséquence, si le résultat du pas JST68 est OUI, les données d'élément d'image sont créées et transférées à la zone RBF un nombre égale 64 fois la longueur de passage d'appoint. Dans cet organigramme, la longueur de passage d'appoint du registre ADR est introduite dans le compteur M. Ansuite, le pas PST69 détermine si le traitement octet par octet est possible ou si le traitement doit être effectué bit par bit. Plus précisément, au cours de l'exécution de cet organigramme, lorsque les données d'élément d'image précédemment transférées dans la zone RBF sont inférieures à 8 bits, les bits de fraction doivent être transférés d'abord et l'adresse doit être remplie avec les données S 8 bits. Le nombre de bits de fraction a té mémorisé dans le compteur BTCI. En conséquence, le pas JST69 détermine si le compteur BTCI est à 8 et, s'il l'est, les données sont traitées octet par octet alors que, s'il ne l'est pas, elles. sont traitées bit par bit. Dans le cas du traitement par octet, le pas JST70 détermine si les données considérées sont "BLANC" ou "NOIR" et, si la réponse est "NOIR" un traitement décrit ultérieurement est exécuté. Si la réponse est "NOIR", le traitement réalisé est tel- que des données d'élément d'image "NOIR" sont formées pour chaque groupe de 8 bits et transférées à la zone RBF. Ce traitement des données "NOIR" est pratiquement analogue à celui du traitement des données "BLANC" comme décrit dans la suite, à part la différence sur la nature des données d'élément d'image et en conséquence on ne décrit pas en détail ce traitement. Dans le cas du traitement par bit, le pas JST71 détermine si les données considérées sont "BLANC" ou "NOIR". Il faut se rappeler que les données transmises par un poste d'expéditeur ont toujours des données codées "BLANC" suivant immédiatement un code de synchronisation EOL. En conséquence, lorsque la table est consultée d'après les données codées par exécution de l'organigramme des figures 31(a)-î à 31(a)-3, et lorsque la longueur correspondante de passage est prélevée, la longueur initiale est "BLANC" et aucun changement de couleur n'apparaît ensuite avec une longueur d'appoint, alors que la couleur change avec un code d'arrêt chaque fois qu'une longueur d'arrêt est détectée.En conséquence, la mémorisation d'un changement de couleur qui apparaît chaque fois qu'un report "0" est déterminé au pas JST71 provoque le décalage du contenu du registre ADR et la vérification du report à "1", le pas JST71 déterminant ainsi si les données sont "BLANC" ou "NOIR". Si le résultat du pas JST70 est "NOIR", des données "NOIR" sont produites et transmises par la zone RBF. L'organigramme se poursuit alors de la même manière que dans le cas de données "BLANC" et ne les décrit donc pas plus en détail. -Lorsque le résultat du pas JST71 est "BLANC", l'unité centrale charge temporairement les données à 8 bits dans l'accumulateur ACC, correspondant à l'adresse dans laquelle les bits de fraction des données d'image' doivent être écrits. Le contenu de l'accumulateur ACC est alors ajouté à celui de cet accumulateur afin que le contenu soit décalé d'un bit. En conséquence, l'accumulateur contient un bit de données "0" d'image "BLANC" à côté des données à 8 bits chargées précédemment. Lorsqu'un bit de la fraction est traité de cette manière, une unité est retranchée du compteur BTCI et le pas JST72 vérifie que la fraction a été entièrement traitée. Si le traitement de la fraction n'est pas terminé et le pas JST72 donne un résultat NON, le contenu de l'accumulateur ACC est à nouveau décalé afin qu'un "0" soit introduit, d'une manière répétitive. Lorsque le compteur de bits atteint "0" et la zone de fraction est totalement remplie de "O", le contenu de l'accumulateur ACC est transféré à la zone RBF et l'adresse d'écriture dans cette zone est remise à jour. Le traitement par bit est alors terminé et permet ensuite un traitement par octet. Ainsi, la valeur initiale "8" est mise d'abord dans le compteur T. Le contenu de l'accumulateur ACC est mis à des "0" uniquement est transmis à la zone RBF, l'adresse d'écriture de cette zone est remise à jour, et une unité est retranchée du compteur T. L'opération se répète huit fois. Si le pas JST73 donne le résultat OUI indiquant que 64 bits de données d'élément d'image ont été transférés à la zone RBF, une unité est retranchée du compteur M. Le pas JST74 vérifie que le contenur du compteur M a été mis à 0 par l'opération précédente et, dans le cas contraire, la valeur 8 est à nouveau mise dans le compteur T afin que 64 bits de données d'élément d'image "BLANC" soit transférés. Lorsque toutes les données "BLANC" égales à la longueur de passage correspondant au code d'appoint ont-transférées à la zone RBF et lorsque le pas JST74 donne la réponse OUI, le contenu du compteur BTCI est compensé. Plus précisément, une longueur de passage correspondant à un code d'appoint est un multiple de 8. Lorsque les données de longueur de passage sobt formées et mémorisées dans la zone RBF, des données écrites à la dernière adresse de cette zone ne sont efficaces que dans les bits donnés par soustraction de la fraction écrite dans l'adresse initiale, bit à bit, de l'ensemble des 8 bits. Lorsque les données d'élément d'image d'une longueur d'arrêt sont ensuite transférées, le nombre supplémentaire de bits de données d'image qui doit être chargé à l'adresse doit être mémorisé. A cet effet, le contenu du compteur BTCI est compensé afin que la fraction initiale soit rétablie. Après mémorisation dans la zone de travail et mise à leur état initial de diverses données de l'unité centrale protégée précédemment, l'organigramme des figures 31(a)-1 à 31(a)-3 reprend. On revient à ce même organigramme et on note que l'unité centrale prélève une longueur de passage dans la table comme décrit précédemment afin que le registre ADR soit chargé de la longueur d'arrêt après une longueur d'appoint. Le résultat du pas JST68 devient donc NON, et les données d'élément d'image de cette longueur d'arrêt sont formées et transférées à la zone RBF. L'opération est représentée par l'organigramme des figures 34 34ira) à 34 (c) qui détermine si la longueur de passage chargée dans le registre ADR est "0". La signi fication des références numériques de cet organigramme est la suivante. 443 : chargement d'élément d'image d'arrêt 444 : vérifier longueur de passage 445 : longueur de passage = 0 ? 446 : vérifier compteur BTCI 447 : BTCI = 8 ? 448 : renvoyer données dans unité centrale 449 : retour 450 : faire avancer adresse d'écriture d'une unité dans zone RBF 451 : vérifier données d'élément d'image 452 : données d'élément d'image BLANC ? 453 : traitement de bits de longueur BLANC omis 454 : transférer données de zone RBF à accumulateur ACC d'unité centrale 455 : mettre 1 dans mémoire à 1 bit d'unité centrale 456 : décaler contenu d'accumulateur avec mémoire à 1 bit 457 : retrancher 1 de BTCI 458 :BCTI O? 459 : vérifier couleur de données d'élément d'image 460 : données = BLANC ? 461 : traitement par octet de longueur d'élément d'image BLANC omis 462 : mettre des 1 dans l'accumulateur de l'unité centrale 463 : transférer contenu d'accumulateur dans zone RBF 464 : retrancher 8 de RLC 465 : RLC = 0 ? 466 : signe de RLC négatif ? 467 :compenser BTCI 468 : retrancher 1 de RLC 469 : RLC = 0 ? 470 : transférer contenu d'accumulateur dans zone RBF 471 : protéger adresse d'écriture de zone RBF 472 : protéger contenu de BTCI 473 : transférer contenu d'accumulateur dans zone RBF 474 : retrancher 1 de RLC 475 : RLC = 0 ? 476 : mettre 8 dans BTCI 477 : faire avancer adresse dlécriture de zone RBF. Si le résultat du pas JST75 est OUI indiquant qu'il n'est pas nécessaire de transférer les données d'élément d'image dans la zone RBF parce que la longueur est "0", les diverses données protégées préalablement reprennent leur état initial et l'organigramme des figures 31(a)-1 à 31(a)-3 reprend. Si le résultat du pas JST75 est NON, la fraction des données de l'adresse qui doit être chargée de données dans la zone RBF est vérifiée. Le pas JST76 détermine si le compteur BTCI est à 8 et, si la réponse est OUI indiquant que la fraction est "0" et que des données à 8 bits peuvent être écrites à l'adresse d'écriture, le fait que les données qui doivent être créées sont "NOIR" ou "BLANC" est déterminé. Un traitement par octet est alors exécuté. Le traitement par octet des données "NOIR" est décrit dans la suite. Le même traitement des données BLANC est pratiquement analogue au traitement des données "NOIR" et en conséquence on ne décrit pas les détails. Si le résultat du pas JST76 est NON indiquant que les données déjà transférées n'atteignent pas 8 bits, des bits de fraction sont d'abord transférées à l'adresse et le traitement par bit est exécuté afin que le nombre de bits dans cette adresse soit 8. A cet effet, le pas JST77 détermine si les données d'élément d'image qui doivent être formées sont "BLANC" ou "NOIR", et si elles doivent être "BLANC" des données "BLANC" sont formées et transférées à la zone RBF. Le traitement progresse de la même manière que pour le traitement des données "NOIR" décrit dans la suite et en conséquence on ne décrit pas les détails. Lorsque le pas JST77 donne une réponse NON, les données qui sont sur le point d'être transférées sont chargées dans l'accumulateur. Ensuite, un "1" est mis dans la mémoire k 1 bit et les données de l'accumulateur ACC sont décalées d'un bit par l'intermédiaire de cette mémoire. En conséquence, l'accumulateur ACC est alors chargé des données précédemment écrites d'élément d'image à 8 bits dont 7 bit a été remplacé par des données NOIR qui doivent être chargées à ce moment. Comme l'élément d'image d'un bit de fraction est réalisé de cette manire, une unité est soustraite du compteur BTCI. Au pas JST78, la mise à 0 du compteur de bit est déterminée. Si le résultat est NON, indiquant que des bits de fraction à traiter restent encore, une unité est retranchée de la longueur conservée dans le registre ADR et le pas. JST79 vérifie si la longueur du passage d'arrêt a été totalement traitée. Si le pas JST79 donne une réponse NON, l'accumu- lateur ACC est à nouveau décalé et le traitement comprenant le- chargement d'un bit de données NOIR se répète. Si la réponse du pas JST79 est OUI, suggérant que les données ont été formées pour la longueur d'arrêt avant le traitement de la fraction, le contenu de i'ac- cumulateur ACC est transféré à l'adresse convenable de la zone RBF. Ensuite, l'adresse d'écriture et le contenu du compteur BTCI sont conservés dans la zone de travail et les conditions originales de l'unité centrale sont rétablies. Le traitement reprend alors suivant l'organigramme des figures 31(a)-i à 31 (a) -3. Lorsque la fraction a été traitée avant la fin du traitement de la longueur d'arrêt et lorsque des données NOIR correspondant aux bits de fraction ont été introduites dans les données déchargées de l'acèumulateur ACC, celui-ci étant alors rempli des données choisies, le pas JST78 donne une réponse OUI et le contenu de l'acaccumulateur ACC est transféré à la zone RBF alors qu'une unité est retranchée de la longueur d'arrêt. Ensuite, si le pas JST80 donne une réponse NON indiquant que la longueur d'arrêt n'a pas été totalement traitée, l'adresse d'écriture dans la zone RBF progresse d'une unité et l'unité centrale passe au traitement par octet. Lorsque le pas JST80 donne une réponse OUI, le compteur BTCI est mis à 8 et l'adresse d'écriture dans la zone RBF progresse d'une unité, les données étant alors conservées dans la zone de travail. L'unité centrale se retrouve alors dans les conditions internes d'origine et passe à l'organigramme des figures 31(a)-1 à 31Xa)-3. L'unité centrale qui passe au traitement par octet met des 1 dans les 8 bits de son accumulateur et les transfère à la zone RBF. Ensuite "8" est retranché de la longueur d'arrêt et le pas JST81 détermine si cette longueur est égale à 0. Si ce pas donne une réponse OUI suggérant que la longueur d'arrêt a été totalement traitée avec juste des données d'élément d'image à 8 bits chargées dans l'adresse d'écriture de la zone RBF, le compteur BTCI est mis à 8 et l'adresse d'écriture progresse d'une unité. Ensuite, comme dans le cas précédent, les données sont conservées dans la zone de travail et l'unité centrale reprend ses conditions internes d'origine et passe à l'organigramme des figures 31(a)-1 à 31(a)-3. Lorsque le pas JST81 donne la réponse NON, le fait que le résultat donné par soustraction de 8 de la longueur de passage est positif ou négatif est déterminé, c'est-à-dire le fait que le signe est 0 ou 1. Lorsque le pas JST82 donne une réponse NON i.ndiquant qu'il reste encore une longueur de passage, l'adresse d'écriture progresse et 1 octet de données d'élément d'image NOIR est à nouveau transféré à la zone RBF. Si le pas JST82 donne une réponse OUI indiquant que des données d'élément d'image dépassant la longueur d'arrêt ont été transférées à la zone tampon, le compteur BTCI est chargé d'une fraction. Celle-ci représente le nombre de bits qui doivent petre introduits lorsque l'élément suivant d'image est transféré à cette adresse de la zone RBF. Dans ce cas, l'adresse d'écriture de la zone RBF a été chargée de données NOIR supplémentaires. Ces données supplémentaires n'ont cependant pas d'importance puisqu'elles sont remplacées par les données de l'élément suivant d'image comme l'indique la description qui précède. Après compensation du compteur BRCI, l'adresse d'écriture est renouvelée et les données sont conservées dans la zone de travail. L'unité centrale reprend alors les conditions internes d'origine et repasse au traitement de l'organigramme des figures 31(a)-1 à 31(a)-3. Grâce à cette tâche I exécutée par l'unité centrale, les données de la zone de pile sont chargées dans l'unité centrale octet par octet et décodées par celleci pour être conservées dans la zone RBF. Lorsque l'unité centrale exécute la tâche H a'ia suite du signal inti, les données décodées sont transmises par la section III à la section IV d'enregistrement et sont ainsi enregistrées sur une feuille. Le transfert des données d'élément d'image à la section III pendant la tâche H est représenté par l'organigramme de la figure 35. La signification des références numériques de cet organigramme est la suivante. 478 : interruption 479 : mettre données de sélection de segment dans registre R 480 : mettre 32 dans le compteur d'octet BYC 481 : prendre adresse d'écriture de zone RBF dans unité centrale 482 : transférer données d'accumulateur de zone RBF 483 : transmettre contenu d'accumulateur section III 484 : faire avancer adresse de lecture de zone RBF d'une unité 485 : retrancher 1 du compteur d'octet BYC 4 c X BYC ≈8 4|7 : charger données de segment dans accumulateur 488 : transmettre contenu d'accumulateur à section III 489 : instruction pour mémorisation d'écriture 490 : décaler données de sélection de segment d'un bit 491 : protéger données dans zone de travail 492 : retour L'unité centrale, en commençant l'organigramme, retire d'abord des données de sélection de segment de l'élément thermique décrit en référence aux figures 4(a) et 4(b), dans la zone de travail. Comme indiqué, les données de sélection de segment sont adaptées à la sélection successive de 8 segments de l'élément thennique. En conséquence, au moment où le segment initial d'une ligne doit être choisi, la zone de travailla mémorisé "0, 0, 0, 0, 0, 0, 0, 1". La valeur initiale "32" est placée dans un compteur d'octet BYC. Cette opération est due au fait que, comme indiqué précédemment, un segment de données comporte 256 bits ou 32 octets et les données d'image doivent être traitées 32 fois par groupe de 8 bits afin qu'elles puissent être chargées dans la section III-. En outre, l'adresse d'écriture de la zone RBF est déchargée de la zone de travail et est chargée dans l'unité centrale. Ensuite, un octet de données' est transféré de l'adresse d'écriture à l'accumulateur en ACC. L'octet de données considéré est transmis de l'accumulateur à la section III pendant que l'adresse de lecture est remise à jour. Le transfert d'un octet de données est ainsi terminé et une unité est ainsi retranchée du compteur BYC. Lorsque l'unité centrale répète un tel transfert 32 fois successivement, la section III se charge d'un segment de données. Le compteur BYC atteint alors 0 et les données de sélection de segment sont transférées du registre R à l'accumulateur et de celui-ci à la section III de sortie. La section de sortie III est alors chargée d'un segment de données d'élément d'image et de données de sélection de segment. L'unité centrale transmet alors à la section III une impulsion d'échantillonnage d'écriture ws2 pour la création d'un signal de validation d'alimentation décrit précédemment. En conséquence, l'élément thermique est excité de la manière décrite et la section IV enregistre un segment de données sur une feuille convenable. L'unité centrale décale les données de sélection de segment d'un bit afin d'être prête à une autre tâche H, provoque la protection de l adresse de lecture dans la zobevR-BP, dans la zone de travail, et commence alors la tache qu'elle avait entrepris avant l'interruption. La tâche H exécutée par l'unité centrale à la suite d'un signal inth de demande d'interruption comprend aussi la transmission d'un signal d'excitation de phase du.moteur de balayage vertical de la section d'enregistrement1 en plus de la transmission des données indiquées prdoédemxent. La transmission d'un tel signal estpra- tique-ent identique à celle qu'on a décrit en référence aux figures 18{a) à 18(c) et on ne la décrit donc pas. On note ainsi que, en mode de réception, l'unité centrale, exécutant les diverses tâches F à I, décode les données d'image reçues et les enregistre afin de former une copie. Ainsi, ce mode de réalisation élimine la consommation superflue du temps d'attente d'écriture des données dans la zone RBF ou de lecture des données dans cette zone, dans la mémoire à accès direct, pendant la transmission ou la réception, par simple utilisation d'une capacité de trois lignes pour la zone RBF. A part sa fonction de tampon, la zone RBF augmente la vitesse de fonctionnement de l'unité centrale V si bien que l'appareil de reproduction en fac-similé peut fonctionner à une vitesse accrue et avec un nombre minimal de circuits. Bien que les diverses opérations de traitement de données telles que la lecture, l'enregistrement, le codage et le décodage, aient été représentées et décrites en considérant qu'une ligne formait un ensemble, elles peuvent être exécutées à raison de N lignes à la fois. Dans ce cas, la capacité de la zone RBF doit évidemment être suffisamment grande pour qu'elle puisse contenir 3N lignes. En résumé, on note que l'invention concerne un appareil de reproduction en fac-similé qui constitue un perfectionnement remarquable du fonctionnement d'un micro-ordinateur placé à l'intérieur et en conséquence qui donne une plus grande vitesse de fonctionnement et dont la construction matérielle est simple. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux appareils qui viennent décrits uniquement à titre d'exemples non limitatifs sans sortir du cadre de l'invention. REVENDICATIONS 1. Appareil de reproduction en fac-siiié ayant un seul micro-ordinateur pour le traitement de données de fac-similé, caractérisé en ce qu'il comprend un dispositif (I) de lecture de données d'image, une horloge (VI) destinée à interrompre le microordinateur avec une période prédéterminée, une mémoire tamporaire (VII I) destinée à cs-nser- ver temporairement des données d'image et ayant une capacité de trois lignes de données d'image, un dispositif (V) de vérification d'une condi- tion de mémorisation dans la mémoire, à la suite d'une interruption de l'horloge et de mémorisation successive dans la mémoire d'une ligne de données d'image provenant du dispositif de lecture lorsqu'une zone d'au moins une ligne est vide dans la mémoire, et un dispositif (V) de lecture et de codage successif d'une ligne de données d'image depuis la fin de la mémorisation jusqu'à l'interruption suivante commandée par l'horloge. 2. Appareil selon la revendication 1, caractérisé en ce qu'il comprend un dispositif (V) de vérification d'une condition de mémorisation de la mémoire (VIII) à la suite d'une interruption provoquée par l'horloge et, lorsqu'une ligne de données décodées d'image au moins a été mémorisée le transfert des données à un dispositif d'enregistrement en quantité prédéterminée à la fois, et un dispositif