FR 2512228 A1 19830304 FR 8116342 A 19810825 Appareil électronique d'analyse de signaux électriques neurosensoriels pour détecter des anomalies. La présente invention a pour objet des appareils électroniques destinés à analyser des signaux électroniques neuro-sensoriels consécutifs à des stimulations en vue de dépister des anomalies. Le secteur technique de l'invention est celui de la construction des appareils électroniques médicaux. On sait qu'il est possible de mesurer les réponses électriques des fibres nerveuses ou des centres nerveux du tronc cérébral faisant suite à des stimulations externes ou électriques. Ces réponses électriques peuvent être captées par des électrodes posées sur le scalp. Après chaque stimulation, on recueille une tension électrique de tres faible amplitude, de tordre de O,l à 1 micro-volt. L'amplitude du signal varie et passe par des maxima et des minima successifs. L'intervalle de temps qui sépare un maximumde l'instant d'une stimulation est appelé latence. ta valeur normale des latences est tres faible, de l'ordre de quelques millisecondes à quelquescen.tainesdemilli- secondes, selon les maxima considérés. On a pu déterminer les valeurs normales des latences. # En comparant les latences mesurées sur un individu aux valeurs normales, il est possible de détecter des anomalies ou des pathologies d'un système nerveux sensoriel d'un individu, par exemple du système auditif ou visuel. Il est également possible de demontrerw au contraire, le fonctionnement normal d'un système nerveux sensoriel en vue de démasquer des simulateurs. On a déjà effectué de nombreuses études à partir d'enregistrements analogiques ou numériques de signaux sensoriels en effectuant Sur des ordinateurs, des traitements de très nombreuses valeurs numériques extraites de ces enregistrements. L'objectif de la présente invention-est de procurer un appareil électronique utilisable par les praticiens, par exemple par les spécialistes en oto-rhino-laryngologie ou par des ophtalmologistes. Les appareils électroniques selon l'invention sont conçus pour stimuler un système neuro-sensoriel d'un patient, pour analyser automatiquement la réponse aux stimulations et pour donner au praticien une indication utilisable directement pour un diagnostic neuro-sensoriel. Il est précisé que les appareils selon l'invention ne se limitent pas au domaine sensoriel, mais peuvent être utilisés par exemple en cardiologie dans l'examen de la propagation dans le système Nodo-Hissien en méthode non endocavitaire. Dans tous les cas, les signaux électriques neuro-sensoriels sont associés à un bruit aléatoire ou pseudo-aléatoire. Pour améliorer le rapport signal/bruit, il est connu d'effectuer un grand nombre de stimulations successives et de faire la somme des tensions que l'on obtient en des points déterminés d'un système neuro-sensoriel après n stimulations successives, le nombre n étant élevé, de l'ordre de plusieurs milliers. Cette méthode connue de sommation ne permet pas d'améliorer le rapport signal/bruit au delà de certaines limites. Les appareils selon l'invention utilisent également la sommation des signaux après un grand nombre de stimulations successives mais ils effectuent sur ces signaux d'autres opérations qui permettent d'améliorer le rapport signal/bruit et l'amplitude du signal, de telle sorte que l'appareil élabore un signal amplifié présentant des maxima et des minima bien individualisés, dont la latence peut être déterminée avec précision. On expose ci-après en utilisant le langage mathématique, les lignes directrices du procédé mis en oeuvre par un appareil selon l'invention. Cet appareil comporte deux électrodes qui sont implantées à quelques centimètres l'une de l'autre, par exemple sur le scalp d'un patient, sur la projection d'une aire cérébrale d'activité sensorielle ou en cardiologie, en regard de la projection sur le thorax du faisceau de Hiss. Après chaque stimulation, ces deux électrodes captent des signaux électriques qui varient dans le temps et qui ont des amplitudes très voisines. Soit s (t) + al(t) le signal capté par la première électrode et s2(t) + a2(t), le signal capté par la deuxième électrode sl(t) et s2(t) représentent les amplitudes,très voisines l'une de l'autre, et variables avec le temps des tensions recueillies par chaque-électrode en réponse à une stimulation. al(t) et a2(t) représentent un bruit aléatoire ou pseudo-aléatoire. Chaque électrode est connectée sur une voie indépendante comportant des moyens connus d'amplification, de filtrage, de conversion analogique à numérique, d'échantillonnage et de mise en mémoire des valeurs échantillonnées. On effectue un grand nombre de stimulations successives, de même intensité, et après chacune d'elles, on échantillonne les signaux captés par chaque électrode, c'est-à-dire qu'on prelerD une valeurs à des instants bien déterminés faisant suite à chair lation et on fait la somme des valeurs numériques équidistantes des stimulations, c'est-à-dire qui correspondent à un même retard par rapport à chaque stimulation. On met en mémoire les valeurs de ces échantillons qui sont égaux à S1(t) + a1(t) pour la première voie et à S2(t) + a2(t) pour la deuxième voie. Si n est le nombre de stimulations successives/ S1(t) et S2(t) sont très grands par rapport à a1 (t) et a2(t) qui sont des sommes de signaux aléatoires. Les valeurs binaires de S (t) + a1 (t) et S2(t) + a2(t) comportent un grand nombre de bits. On conserve seulement huit bits de poids le plus fort. On effectue ensuite la multiplication des signaux des deux voies, ce qui conduit à un produit dont la valeur est égale à S1(t). S2(t) + a(t) |S1(t) + S2(t)| +|S1(t) + S2(t)| a2(t). Le terme S1(t).S2(t), qui est sensiblement égal à s (t) puisque S1(t) et S2(t) sont voisins, est prépondérant. La courbe S2(t) présente des maxima et des minima très nets. On découpe cette courbe en tranches passant par les minima et on recherche à l'intériexr de chaque tranche le maximum global dont on repère l'adresse. Les adresses des maxima globaux correspondent aux temps de latence du signal. On les compare aux valeurs normales des temps de latence pour détecter des anomalies. Les objectifs de l'invention sont atteints au moyen d'un appareil électronique d'analyse des signaux électriques neuro-sensoriels,pour détecter des anomalies,qui comporte un générateur de stimulations d'un système neuro-sensoriel, deux électrodes qui sont appliquées en deux points voisins du trajet d'un système neuro-sensoriel et qui captent les signaux électriques faisant suite à chaque stimulation, une horloge de sychronisation qui commande en synchronisme les stimulations et des prises d'échantillons sur les signaux captés par chaque électrode à des instants déterminés après chaque stimulation, des circuits électroniques pour totaliser les valeurs numériques des échantillons équidistants de chaque stimulation et pour mettre en mémoire les valeurs totalisées, des circuits électroniques pour optimiser les valeurs binaires des échantillons en éliminant tous les bits de poids inférieur à un seuil variable, des circuits électroniques de multiplication des signaux optimisés issus de chaque voie, des circuits électroniques pour détecter les minima et les maxima du produit, des circuits électroniques pour diviser ltensem- ble des données en tranches délimitées par les minima, pour rechercher le maximum particulier à chaque tranche et pour enregistrer l'adresse de ces maxima particuliers et un dispositif d'affichage décimal des adresses des maxima particuliers qui correspondent aux temps de latence. Avantageusement, les circuits d'optimisation des signaux de chaque voie comportent des circuits électroniques qui déterminent automatiquement le rang N du bit le plus significatif de la valeur binaire du maximum global et des circuits qui limitent la valeur binaire de tous les échantillons à un gabarit qui est constitué par les bits de rang supérieur au rang N augmente d'un nombre constant Selon un mode de réalisation particulier, les circuits d'optimisation comportent - un comparateur binaire associé à une mémoire tampon qui compare tous les nombres binaires deux à-deux et qui enregistre l'adresse du plus grand de ces nombres,appelé maximum global;; - un registre parallèle-série à travers lequel tous les nombres défilent, qui est associé à un comparateur d'adresse qui compare l'adresse évolutive des nombres qui traversent le registre à l'adresse du maximum global et des circuits logiques qui enregistrent le rang N du bit le plus significatif dudit maximum global et un gabarit utile comportant tous les bits supérieurs à un rang égal au rang N augmenté d'un nombre déterminé,par exemple tous les bits supérieurs au rang N + 8; - et un registre série-parallèle à travers lequel tous les nombres défilent et qui limite les nombres binaires aux bits compris dans ledit gabarit. L'invention a pour résultat un nouvel appareil électronique destiné aux praticiens qui permet à ceux-ci de mesurer les temps de latence dans la transmission des signaux neuro-sensoriels le long d'un système nerveux pour détecter des anomalies ou, au contraire, pour confirmer l'absence d'anomalies. Les appareils selon 1 invention peuvent être utilisés, notamment par les oto-rhino-laryngologistes pour contrôler le système auditif, par les ophtalmologistes, par les spécialistes des systèmes olfactifs ou gustatifs et également en cardiologie dans l z .CIU du système Nodo-Hissien. Ils peuvent etre également utilisés p- > ; etude de la sensibilité au toucher mais on dispose, dans ce daaine, d'autres appareils très efficaces. A la différence des appareils qui sont utilisés dans les laboratoires d'études scientifiques, qui comportent des ordinateurs et des spécialistes de logiciel capables de traiter des quantités d'informations, les appareils selon l'inventionsont des appareils entièrement conçus et programmés pour traiter automatiquement des signaux neuro-sensoriels et pour fournir à un praticien, des mesures affichées sous forme décimale sans que celui-ci ait besoin de connaissances spéciales en informatique ou en logiciel. Le praticien lit sur l'appareil les temps de latence et il peut faire apparaître une représentation analogique de la courbe des latences qui lui permettent de formuler son diagnostic comme par exemple sur un électrocardiogramme. Ce résultat a pu être obtenu grâce à un traitement particulier et original des signaux, en particulier grâce à l'utilisation de deux électrodes et à la multiplication des signaux issus des deux électrodes. L'optimisation des signaux en limitant la valeur binaire de ceux-ci à un nombre N + 8 de bits de poids le plus fort, permet de simplifier l'appareil sans aucune perte de précision. On remarquera que le nombre N est un nombre variable, en fonction de l'individu, de l'intensité de la stimulation et de plusieurs autres facteurs et qu'un appareil selon l'invention permet de déterminer automatiquement ce nombre N. Une autre particularité d'un appareil selon l'invention réside dans les circuits de découpage de la courbe des latences en tranches qui sont délimitées par les minima, dont la position peut être déterminée avec une certaine imprécision et dans les circuits qui permettentbde détecter le maximum particulier à l'intérieur de chacune des tranches avec une grande précision en éliminant ainsi tous les risques d'erreur sur la mesure des latences dus à des sommets parasites de la courbe des latence. La description suivante se réfère aux dessins annexés qui représentent, sans aucun caractère limitatif, un exemple de réalisation d'un appareil selon l'invention. La figure 1 est un schéma synoptique très condensé d'un appareil selon l'invention. La figure 2 est une représentation graphique du signal suivant une stimulation et du signal cumulé La figure 3 est un schéma synoptique sous forme d'un bloc diagramme plus détaillé. La figure 4 est une représentation graphique d'une courbe de latences. La figure 1 représente un appareil électronique selon l'invention destiné à analyser des influx nerveux, notamment des tensions électriques très faibles, qui se propagent tout le long d'un système nerveux neuro-sensoriel enréponsead'une stimulation. L'appareil comporte un générateur 1 de stimulations qui est commandé par une horloge de synchronisation H et qui permet de produire des stimulations successives d'un système nerveux à des instants bien déterminés. Les stimulations peuvent être des impulsions électriques appliquées en un point d'un système nerveux ou bien des stimulations sensorielles,par exemple des sons dans le cas où l'on analyse le système autitif. L'appareil électronique selon l'invention comporte deux électrodes 2a, 2b de tout type connu, qui sont appliquées en deux points voisins, par exemple sur le scalp du patient sur la projection d'une aire d'activité sensorielle ou bien en cardiologie sur le thorax sur la projection du faisceau de Hiss. Après chaque stimulation, ces deux électrodes captent des tensions très faibles, de l'ordre du microvoît, ayant une amplitude variable dans le temps. Chaque électrode 2a, 2b est associée à une voie de traitement des signaux. Cette voie comporte, de façon connue, des circuits électroniques 3a, 3b de préamplification et de filtrage du signal électrique, un convertisseur analogique à#numérique et un échantillonneur qui prélève des valeurs numériques de chaque signal à des instants équidistants après chaque stimulation. Chaque voie comporte, en outre, un accumulateur 4a, 4b composé d'un sommateur associé à une mémoire, par exemple une mémoire pouvant enregistrer 256 nombres de 24 bits chacun. Afin d'améliorer le rapport signal/bruit, on effectue, de façon connue, un grand nombre de stimulations successives, par exemple plusieurs milliers de stimulations séparées par des intervalles de temps de l'ordre de 0,1 seconde et,après chaque stimula- tion, on additionne les valeurs des échantillons correspondants, c' est-a-dire de tous les échantillons qui sont séparés d'une stimulation par un même intervalle de temps. La figure 2 permet de mieux expliquer cette première partie du traitement des signaux. Cette figure 2 représente, en abscisses le temps à partir d'une origine qui correspond à l'instant où a lieu chaque stimulation. L'échelle des ordonnées n'est pas respectée. La courbe C1 représente, sous forme analogique, l'amplitude de la tension recueillie par l'une ou l'autre des deux électrodes 2a et 2b après une stimulation. Le signal de tension recueilli est fortement perturbé par un bruit aléatoire qui est figuré par la forme très dentelée de la courbe. On fait une conversion analogiquellumérique du signal recueilli par chaque éléctrode et on met en mémoire des échantillons des valeurs du signal qui sont prélevés à des instants to, tl, t2, t3...tn équidistants à partir de l'origine. Par exemple, si on dispose d'une mémoire ayant une capacité de 256 mots, on prélève 256 échantillons dont les valeurs sont représentées sur la courbe Ci par des points équidistants dans le temps. Après chaque cycle d'échantillonnage, on effectue une nouvelle stimulation et on recommence un nouvel échantillonnage. On additionne et on mémorise les valeurs cumulées de chaque échantillon. Après un grand nombre de stimulations successives, de l'ordre de plusieurs milliers, on obtient dans la mémoire 4a, 4b de chaque voie, 256 valeurs cumulées représentées par des croix qui constituent des échantillons d'une courbe cumulée C2. On voit que l'importance relative du bruit par rapport à celle du signal cumulé est très réduite. Les valeurs des 256 échantillons cumules contenues dans les deux mémoires des accumulateurs 4a, 4b, sont des nombres binaires dont certains,qui.correspondent aux maxima de la courbe C2, ont une valeur élevée puisqu'ils résultent de l'addition de plusieurs milliers de valeurs successives. Les repères Sa, 5b représentent des circuits dont la fonc tion est d'optimiser les valeurs numériques stockées dans les deux accumulateurs de chaque voie en ne conservant que les 8bits les plus significatifs de chaque nombre binaire exprimant la valeur des échantillons. Les repères 6a, 6b représentent des convertisseurs digitaux à analogiques éventuels pour élaborer un signal analogique à partir des valeurs numériques,, optimisées sur huit bits contenues dans les mémoires des circuits d'optimisation Sa, 5b. Bien entendu, toutes les opérations d'optimisation, de mise - en mémoire des valeurs optimisées et de conversion numérique à analogique de ces valeurs sont commandées en synchronisme à partir des signaux délivrés par l'horloge de synchronisation H. Le repère 7 représente un circuit multiplicateur qui effectue le produit des valeurs délivrées par les deux voies. Il est précisé que le multiplicateur 7 peut être un multiplicateur analogique, plus simple à réaliser qu'un multiplicateur numérique, et dans ce cas, il est précédé de convertisseurs numéri- ques à analogiques. Bien entendu, le multiplicateur 7 peut être également constitué par des circuits multiplicateurs numériques binaires. Le signal sortant du multiplicateur 7 est le produit des deux signaux optimisés de chaque voie, ctest- -dire le produit S1(t).S2tt) + a(t) iS1(t)+S2(t)! + a2(t). L'importance relative du bruit qui apparaît dans le deu xième et 'lue troisième terme de ce produit est très réduite par rap port à la valeur du, signal S1(t).52(t). Le repère 8 représente des circuits' de détection des maxima et minima de la courbe des latences obtenue par multiplica tion des signaux optimisés issus des deux voies. La détection des ma xima et minima peut être réalisée par voie analogique en dérivant le signal produit sortant du multiplicateur analogique 7 et en re cherchant les passages à zéro du signal dérivé. Si le multiplicateur 7 est un multiplicateur numérique, la recherche des maxima et minima peut entre faite par un circuit de détection numérique Avantageusement, on peut équiper un même appareil de deux dispositifs de détection des maxima et des minima, l'un analogique et 11 autre numérique et d'un circuit de comparaison qui recherche les coincidences entre les résultats fournis par les deux détecteurs et qui valide les adresses retenues uniquement lorsqu'elles sont semblables pour les deux systèmes. Le repère 9 représente des circuits électroniques qui découpent l'ensemble des valeurs numériques en tranches ou sousensembles délimités par les minima, qui recherchent le maximum particulier à chaque tranche et qui enregistrent les adresses de ces maxima particuliers qui correspondent aux temps de latence recherchés. Le repère 10 représente des horloges de synchronisation, un dispositf d'affichage des valeurs décimales des latences et un dispositif éventuel d'affichage analogique de la courbe des latences. La figure 3 représente un synoptique général plus détaillé des circuits composant un appareil selon l'invention. On a représenté sur la figure 3 une seule voie étant précise que les circuits qui composent la deuxième voie sont identiques. On retrouve sur cette figure une électrode 2a dont la sortie est connectée sur des circuits électroniques 3al, 3a2 qui correspondent au bloc 3a de la figure 1. Le bloc 3al comprent un amplificateur à faible bruit, et une unité de filtrage. Le bloc 3a2 comporte un convertisseur analogique à numérique de 12 bits et de 30 us de temps de conversion et un ensemble d'unité logique arithmétique de sommation. Le bloc 4al est une unité de mémoire,par exemple une mémoire de 256 mots binaires de 24 bits à lecture-écriture séparée. La mémoire est associée à un compteur d'adresse 4a2. Le bl'oc a représente une unité d'horloge programmable qui commande en synchronisme les aiguillages des différents ordres de lecture-écriture en fonction des opérations à effectuer, les modifications des vitesses d'écriture et de lecture, les stimulations et le blocage des unité de comptage des stimulations en fin d'analyse, le forçage en lecture pendant un temps variable au début de chaque stimulation afin d'éliminer les artefacts etc.... Le bloc Sa de la figure 1 est représenté plus en détail par les blocs Sal, 5a2...5a6. Le bloc 5al représente un circuit de recherche du maximum global parmi les nombres enregistrés dans la mémoire 5al de l'accumulateur et de mise en'mémoire de l'adresse de ce maximum. Les circuits de recherche du maximum global sont des circuits bien connus qui comportent un comparateur binaire à 24 bits qui compare chaque nombre binaire extrait de la mémoire au plus grand des nombres binaires déjà extrait qui a été conservé dans une mémoire tampon de 24 bits et qui enregistre dans cette mémoire tampon le plus grand des deux nombres. Lorsque tous les nombres ont été extraits de la mémoire 4al, on obtient dans la mémoire tampon le plus élevé d'entre eux que l'on désigne par le maximum global. Le circuit 5al comporte, de plus, une mémoire tampon de 8 bits dans laquelle on enregistre l'adresse du maximum global. Le bloc 5a2 représente un circuit d'aiguillage du maximum global sur un registre parallèle-série 5a3 permettant de déterminer le rang N du bit le plus significatif du maximum global. Cette~ opération a pour but d'optimiser les nombres binaires enregistrés en supprimant dans tous ces nombres tous les bits de rang supérieur à N qui sont forcément égaux à zéro puisque N est le rang de poids le plus fort du maximum global. De plus, on ne, conservera sur chaque nombre binaire que les bits compris dans un gabarit N + 8, c'est-à-dire les bits de rang supérieur au rang N augmenté d'un nombre constant égal à 8. afin d'éliminer les nombres faibles qui correspondent à de faibles amplitudes de signal et de se débarrasser de valeurs qui sont sans utilité pour la recherche des latences. Le bloc 5a2 comporte un comparateur binaire 8 bits qui compare les adresses des nombres binaires successifs extraits de la mémoire 4a avec l'adresse du maximum global enregistrée dans la mémoire tampon dtadresse-du bloc sati. Ce comparateur émet un signal logique lorsqu'il y a égalité entre les deux adresses et que le maximum global est envoyé sur le registre parallèle-série 5a3. Le registre parallèle-série 5a3 comporte un registre à 24 entrées en parallèle sur laquelle arrivent les 24 bits de chaque nombre binaire extrait de la mémoire 4a. Ces 24 bits sortent en série sur une sortie unique dans un ordre allant du bit de poids le plus fort vers le bit de poids le moins fort. Lorsque le maximum global arrive sur le registre parallèlesérie, le comparateur du circuit 5a2 le détermine. A la sortie série, on compte le rang N du premier bit égal à 1 du maximum global. Ce rang N est le rang de poids le plus fort. Il dépend du niveau du signal de stimulation, des amplifications, du nombre de stimulations successives qui sont cumulées et des individus. L'appareil selon l'invention détermine automatiquement le rang N du bit le plus significatif du maximum global. En variante, au lieu d'utiliser un registre parallèle-série pour déterminer le rang N du bit le plus significatif du maximum global, on peut utiliser un microprocesseur qui compte le rang du premier 1 de tous les nombres binaires inscrits dans la mémoire de l'accumulateur et qui détermine le rang N le plus élevé. Le bloc 5a3 comporte, en plus du registre parallèle-série, des circuits logiques qui enregistrent la valeur N du bit de poids le plus fort du maximum global. Ces circuits logiques comportent un monostable Mi qui bascule lorsque le premier 1 apparaît à la sortie série du registre parallèle-série lorsque le maximum global passe dans le registre. La sortie (#1I de ce monostable est connectée sur une entrée d'une première porte ET1, dont la deuxième entrée est connectee sur la sortie d'une horloge H1 qui commande les sorties en série du registre parallele-serie. La sortie de la porte ET1 est connectee sur l'entrée d'une deuxième porte ET2 dont la deuxième entrée est connectée sur la sortie de l'horloge Ho qui commande les sorties de la mémoire 4al. On obtient à la sortie de la deuxième porte ET2 un nombre de coups d'horloge Ko = QM1.H1.Ho qui est égal au nombre N recherché lorsque l'adresse du nombre qui passe ,à travers le registre série parallèle est égale à l'adresse du maximum global. Le nombre Ko est envoyé sur le bloc suivant 5a4 qui a pour fonction de générer le gabarit utile N+8 qui sera appliqué à tous les nombres binaires. Pour obtenir le gabarit utile N+8, il faut ajouter au nombre N huit coups de l'horloge H1 qui commande les sorties H1 du registre parallèle-série. La sortie de l'horloge H1 est connectée sur une entrée d'une porte ET3 dont la deuxième entrée est connectée sur la sortie Q du monostable Ml. La sortie de la porte ET3 est connectée sur un diviseur par huit de sorte que ce diviseur émet une première impulsion lorsque le monostable M1 bascule, c1est-à-dire lorsque le bit de poids le plus fort du maximum global est détecté et une deuxième impulsion pour N+8. La sortie du diviseur par huit est connectée sur un deuxième monostable M2 dont la sortie Q#12 est connectée sur une entrée d'une porte ET4 dont la deuxième entrée est connectée à la sortie de la porte ET3. La sortie de la porte ET4 émet un signal logique = QM1.H1.QM2 qui intervient huit coups d'horloge H1 après N. Les N+8 coups d'horloge sont appliqués à un compteur programmable dont la sortie est connectée sur une mémoire tampon à huit bits qui reçoit l'impulsion indiquant l'égalité entre l'adresse du maximum global et l'adresse variable des nombres qui défilent. Cette mémoire enregistre le nombre N+8 qui correspond au gabarit utile qui sera appliqué à tous les nombres binaires par le circuit suivant représente par le bloc SaS. Le bloc 5a5 comporte un compteur décompteur programme sur le nombre binaire N+8. Pour chaque nombre qui défile, ce compteur évolue à chaque coup d'horloge de N+8 à zéro et atteint zéro après N+8 coups d'horloge. Le bloc 5a6 représente les circuits qui permettent d'optimiser tous les nombres binaires enregistrés en 24 bits dans la mémoire 4a en ne conservant que le N+8 premiers bits de chaque nombre binaire. Le bloc 5a6 comporte un registre sérieparailèle qui re çoit sur une entrée série le N+8 premiers bits de chaque nombre binaire sortant en série du registre série parallèle compris dans le bloc Sa3. Pour chaque nombre binaire dont les bits arrivent en paral lèle sur les entrées du registre parallèle-série, N+8 coups d'horloge- sont appliqués simultanément aux deux registres et il apparavît en parallèle, sur les sorties du deuxième registre, un nombre binaire de N+8 bits dont le N premiers bits sont égaux à zéro. On remarquera que les 256 nombres binaires enregistrés dans la mémoire 4a sont-balayés une première fois par le registre parallèle-série pour déterminer le maximum global et le gabarit utile N+8 et une deuxième fois pour appliquer à tous les nombres le gabarit utile N+8. La sortie des blocs 5a6 et 5b6 de chaque voie sont con nectées sur un convertisseur numérique à analogique 6a, 6b, afin de visualiser les signaux analogiques optimises et d'effectuer la multiplication de ces signaux dans un multiplicateur analogique 7 qui reçoit le signal analogique optimisé y1 de la voie 1 et le signal analogique optimisé y2 de la voie 2 et qui émet un signal égal au produit yl.y2. La sortie du multiplicateur analogique 7 est connectée sur un bloc 81 qui comporte un fIltre passe-bas et un circuit dérivateur qui délivre un signal qui passe par zéro à des instants correspondant aux maxima et aux minima de la courbe y1.y2. Le bloc 81 comporte un circuit détecteur de passage à zéro et une mémoire qui mémorise les adresses, c'est-à-dire les coups d'horloge qui correspondent à ces passages à zéro. Le circuits détecteur de passages à zéro est un circuit intégré connu. Au lieu d'utiliser un multiplicateur analogique 7, on peut utiliser un multiplicateur numérique. Dans ce cas, les convertisseurs numérique-analogique 6a, 6b sont supprimés Le bloc 7 représente alors un multiplicateur numérique associé à une mémoire qui mémorise des nombres binaires de 8 bits correspondant aux valeurs du produit yl.y2. Dans ce cas, les sorties de la mémoire sont connectées sur un comparateur binaire à 8 bits 82 qui compare les nombres deux à deux et qui comporte trois sorties S1, S2, S3 et on obtient un signal logique 1 sur S1 si A > B, sur S2 si A = B et sur S3 si A Le bloc ~82 comporte, en outre, une bascule JK dont la sortie Q est connectée en parallèle sur un premier monos table qui déclenche sur un front descendant et sur un deuxième monostable qui déclenche sur un front montant. La remise à zéro de cette bascule est connectée sur la sortie S3 du comparateur et l'entrée horloge sur la sortie S1. Le bloc 83 est connecté sur le registre d'adresse 4a2 associé à la mémoire 4al (ou sur le registre 4b2 associé à la mémoire 4a2). C'est un circuit d'aiguillage qui comporte huit portes ET à deux entrées. Une des entrées de chaque porte est commune et elle est reliée à un circuit de commande d'ouverture des portes venant du bloc N . 8 ou du bloc 82. Les autres entrées des huit portes reçoivent chacune un des huit bits du nombre binaire indiquant chaque adresse. L'entrée commune aux huit portes reçoit un signal de commande chaque fois que le produit yl . y2 passe par un minimumou un maximum qui est détecté soit par le bloc analogique 81, soit par le co-parateur numérique 82 Les sorties des huit portes ET du bloc d'aiguillage 83 sont connectées sur deux mémoires qui font partie du bloc 84 et qui enregistrent respectivement les adresses des maxima et des minima particuliers. On a représenté en pointillés sur la figure 3 un bloc éventuel 85 qui peut être utilisé dans le cas où l'appareil comporte à la fois un détecteur analogique 81 et un détecteur numérique 82. il peut exister des divergences entre les adresses des minima et des maxima déterminées par ces deux -circuits. Le bloc 85 comporte des circuits logiques de comparaison des adresses déterminées par les deux systèmes et de validation de ces adresses seulement si elles colncident, ce qui permet d'éliminer des maxima et des minima non significatifs. La figure 4 représente une courbe normale des signaux électriques se propageant le long du système nerveux auditif. Il s'agit d'une courbe lissée obtenue après un traitement des signaux destiné à faire disparaître le plus possible les -accidents et bruits donnant naissance à des pentes nulles non significatives. Les abscisses représentent le temps mesuré en millisecondes à partir d'une stimulation. On voit ~que la courbe présente une succession de minima mo - ml...m7 qui délimit#ent des tranches A - B ...H correspondant à la propagation du signal nerveux à travers le système. Entre les minima, la courbe présente des maxima particuliers M1 - M2 ...M7 qui délimitent des tranches I, II...VII. Ces maxima correspondent à des centres d'activité sensorielle bien détermines. Par exemple, la tranche I correspond au nerf acoustique, la tranche Il aux noyauxçcochlealres, la tranche III au complexe olivaire, la tranche IV au lemnisque latéral etc... On connaît bien les latences normales, c'est-à-dire les durées qui séparent les divers maxima M1 à M7 de l'origine qui correspond à une stimulation. On sait par exemple que la latence normale du maximum M1 est de 1,9 ms, celle du maximum M2 de 3 ms, celle du maximum M3 de 4,1 ms. Le problème à résoudre est de mesurer avec une très grande précision les retards des maxima pour comparer ceux-ci aux valeurs normales connues. Les circuits 81, 82, 83, 84, 85 ont permis de déterminer les adresses donc les retards des maxima et des minima. On va expliquer maintenant comment il est possible de déterminer avec toute la précision voulue les adresses des maxima particuliers en éliminant notamment les points de la courbe qui correspondent à des pentes nulles dues à des bruits ou autres signaux parasites grâce aux circuits 9a et 9b. Dans un premier temps, on divise ltensemble des données en un certain nombre de sous-ensembles ou tranches A, B...H, délimitees par les minima mi, m2 etc. MEme si les minima sont déterminés avec une certaine imprécision, celle-ci nta aucune influence sur la précision de la détermination des maxima Ml, M2...M7. Chacun de ces maxima dit maxima particulier est déterminé comme étant le maximum général d'un sous-ensemble par des circuits analogues aux circuits 5al, 5a2, qui ont été utilisés pour détermi- ner le maximum global de tous les points de la courbe. Le bloc 9a représente des circuits de découpage automatique des données en tranches A, B... H. Ces circuits comportent une mémoire dans laquelle sont enregistrées les adresses des minima mi, m2 et un compteur d'adresse de cette mémoire Le bloc 9b représente des circuits de recherche automatique du maximum particulier à chaque tranche. Les circuits 9b comportent un comparateur binaire 8 bits associé à une mémoire qui compare des nombres binaires deux à deux ,qui enregistre en mémoire le plus élevé des deux et qui le compare ensuite à un autre et ainsi de suite jusqu a la fin de chaque tranche et qui enregistre à chaque fois L'adresse du maximum particulier à chaque tranche. Le bloc 9b comporte, de plus, un comparateur binaire d'adresses qui compare les adresses des nombres qui entrent dans le comparateur de recherche du maximum particulier à l'adresse du minimum suivant. Lorsqutil y a égalité entre les adresses, ce comparateur émet un signal qui commande la mise en mémoire de l'adresse du maximum particulier de la tranche, qui commande un monostable dont la sortie commande la remise à zéro du dispositif de recherche du maximum particulier et qui introduit dans la mémoire d'adresses des minima l'adresse du minimum suivant. Le bloc 10a représente une horloge et des diviseurs par 2, 4, 8 qui commandent les opérations' successives de lecture et écriture des différentes mémoires contenues dans les blocs 81 > 82, 84, 9b. Le bloc 10b représente un dispositif d'affichage qui est relié à la mémoire du bloc 9b dans laquelle sont mémorisées les adresses des maxima particuliers M1...M7. Le bloc 10b comporte, de façon connue, un convertisseur binaire-décimal et un afficheur lumineux qui affiche successivement les valeurs décimales des latences à une cadence permettant la lecture. Le bloc 10c représente un dispositif éventuel de visualisation analogique de la courbe des latences. En résumé, un appareil selon l'invention permet l'étude des signaux neuro-sensoriels avec une optimisation du rapport signal/bruit qui est obtenue par la combinaison des éléments ci-après - deux électrodes voisines suivies de deux voies de traitement du signal permettant d'optimiser le signal relatif à chaque électrode par un grand nombre de stimulations successives et par somma- tion des signaux équidistants de ces stimulations; - des circuits qui permettent de rechercher automatiquemnet le maximum global de toutes les valeurs, le rang N du bit le plus significatif de ce maximum global et d'optimiser les valeurs binaires en les limitant aux bits de rang supérieur à N + 8 afin d'éliminer les valeurs du signal inférieures à un seuil déterminé qui n'ont aucun intérêt pratique pour la recherche des latences; ; - des circuits qui permettent d'effectuer la multiplication, par voie analogique et/ou numérique des signaux optimisés; - des circuits qui permettent de rechercher les maxima et les minima du produit optimisé des signaux des deux voies, de diviser l'ensemble des données en sous-ensembles délimités par les minima et de rechercher le maximum particulier à chaque tranche et l'adresse-de ce maximum qui correspond à un temps de latence,qui peut être affiché en valeur décimale d'où une lecture immédiate par un praticien. REVENDICATIONS 1. Appareil électronique d'analyse de signaux électriques neuro-sensoriels pour détecter des anomalies, caractérisé en ce qu'il comporte un générateur (1) de stimulations d'un système neurosensoriel, deux électrodes (2a, 2b), qui sont appliquées en deux points voisins du trajet d'un système neuro-sensoriel et qui captent les signaux électriques faisant suite à chaque stimulation, une horloge de synchronisation (H) qui commande en synchronisme les stimulations et des prises d'échantillons sur les signaux captés par chaque électrode à des instants déterminés après chaque stimulation, des circuits électroniques (3a, 3b, 4a, 4b) pour totaliser les valeurs numériques des échantillons équidistants de chaque stimulation et pour mettre en mémoire les valeurs totalisées, des circuits électroniques (5a, 5b) pour optimiser les valeurs binaires des échantillons en éliminant tous les bits de poids inférieur à un seuil variable (N + 8),des circuits électroniques (7) de multiplication des signaux optimisés issus de chaque voie, des circuits électroniques (8) pour détecter les minima m et les maxima M du produit, des circuits électroniques (9) pour diviser l'ensemble des données en tranches délimitées par les minima, pour rechercher le maximum particulier à chaque tranche et pour enregistrer l'adresse de ces maxima particuliers et un dispositif (10) d'affichage décimal des adresses des maxima particuliers qui correspondent aux temps de latence. 2. Appareil selon la revendication 1, caractérisé en ce que lesdits circuits (5a, 5b) d'optimisation des signaux de chaque voie comportent des circuits électroniques (5al, 5a2) qui déterminent automatiquement le. rang (N) du bit le plus significatif de la valeur binaire du maximum global et des circuits (5a3, 5a4, 5a5, 5a6) qui limitent la valeur binaire de tous les échantillons à un gabarit qui est constitué par les bits de rang supérieur au rang N augmenté d'un nombre constant. 3. Appareil selon la revendication 2; caractérisé en ce que lesdits circuits d'optimisation comportent - un comparateur binaire (5aI) associé à une mémoire tampon qui compare tous les nombres binaires deux à deux et qui enregistre l'adresse du plus grand de ces nombres, appelé maximum global; - un registre parallèle-série (5a3) à travers lequel tous les nombres défilent, qui est associé à un comparateur d'adresse (5a2) qui compare l'adresse évolutive des nombres qui traversent le registre à l'adresse du maximum global et des circuits logiques qui enregistrent le rang N du bit le plus significatif dudit maximum global et un gabarit utile comportant tous les bits supérieurs à un rang égal au rang N augmenté d'un nombre determinelpar parexemple tous les bits supérieurs au rang N + 8;; - et un registre série-parallèle (5a6) à travers lequel tous les nombres défilent et qui limite les nombres binaires aux bits compris dans ledit gabarit. 4. Appareil selon la revendication 1, caractérisé en ce qu'il comporte, à la sortie de chaque voie, un convertisseur numéri- que-analogique (6a, 6b) dont les sorties sont connectées sur un multiplicateur analogique (7) dont la sortie est connectée sur un circuit de dérivation (81) associé à des circuits de détection du passage à zéro du signal dérive. 5. Appareil selon la revendication 4, caractérisé en ce qu'il comporte, en outre, un multiplicateur binaire des valeurs numeriques des signaux optimisés des deux voies et un comparateur binaire (82) qui compare deux à deux toutes les valeurs du produit calculées par ledit multiplicateur et qui détecte les fins de croissance ou de décroissance correspondant aux maxima et aux minima.