FR 2504732 A1 19821029 FR 8108341 A 19810427 TRANSISTOR TUNNEL A DOUBLE HETEROJONCTION La présente invention concerne les perfectionnements aux dispositifs semiconducteurs de type transistor réalisés sur matériaux de type III-V, et Flus spécialement ceux dont le fonctionnement fait intervenir un courant électrique produit par effet tunnel. L'effet tunnel est le transport électronique d'électrons ou de trous à travers une barrière de potentiel. Les calculs de mécanique quantique montrent que les électrons ou trous peuvent traverser une barrière de Fotentiel de hauteur E et d'épaisseur d avec une probabilité égale à: cut est constante de Plank m est la masse effective de l'électron ou du trou i est son énergie Depuis la découverte des diodes tunnel, des recherches ont été entreprises en vue de réaliser des transistors tunnel, c'est à dire des c'ispositifs dans lesquels le courant émetteur-collecteur est modulable par une tension appliquée à la base de telle sorte que l'effet tunnel soit le phénomène qui contrôle le courant électronique.Ces efforts ne se sont pas concrétisés pour plusieurs raisons: - lorsque la base est constituée par une couche d'oxyde qui est le siège de l'effet tunnel, le caractère non conducteur de l'oxyde ne permet pas de moduler le courant émetteur-collecteur; - dans les structures du type à injection tunnel, dans lesquels l'émetteur est constitué par un métal et une couche d'oxyde et la base est un métal, le libre parcours moyen des électrons dans la base est très faible, environ 100 A , ce qui oblige à avoir une base de très faible épaisseur. Il en résulte une très grande résistance de base donc une fréquence de coupure médiocre. Récemment, L.L. CHANG et L. ESAKI (Applied Physics Letters vol 31, p. 687 (1977)) ont proposé un transistor tunnel à hétérojonction wn-p dont la base est en Inx Gal As et l'émetteur et le collecteur en Ga Asy Sbl y. Comme dans un transistor classique, le contact métallique de la base est un contact ohmique et la résistance de la base est celle de la couche semiconductrice en GaInAs. Dans cette structure les trous devraient pouvoir traverser la base par effet tunnel si cette dernière est suffisamment mince, soit environ 50 A .Une telle épaisseur rendrait la résistance de la base extrêmement élevée, et ceci d'autant plus qu'à l'interface p-n il y a une zone de charge d'espace dans laquelle les porteurs libres sont dépeuplés. L'objet de la présente invention est de remédier à ces limitations: - en utilisant des hétérojonctions isotype n-n de telle façon que la base soit constituée par un semiconducteur à plus grande bande interdite que celui de l'émetteur et du collecteur, et de manière à ce que la discontinuité dans la bande de conduction à l'interface de l'hétérojonction constitue la barrière de potentiel que les électrons doivent franchir par effet tunnel; - en choisissant des couples de matériaux semiconducteurs de telle façon que la hauteur de barrière de potentiel soit contrôlable par ce choix; - en prenant, comme contact électrique sur la base, des contacts Schottky et non pas des contacts ohmiques. De cette façon la résistance de la base n'est pas celle du matériau semiconducteur mais uniquement celle de la métallisation.La résistance peut être ainsi réduite d'un facteur dépassant 103. Du fait de l'utilisation du contact Schottky, et du fonctionnement avec un seul type de porteurs (électrons) on utilisera la terminologie des transistors à effet de champ (source, grille, drain) plutôt que celle des transistors bipolaires (émetteur, base, collecteur). De façon plus précise, l'invention consiste en un transistor tunnel comportant, supportés par un substrat fortement conducteur, une première couche de type n de concentration électronique de 1017 à 1019 e/cm3, une deuxième couche de type n de concentration électronique de 5.1016 à 5.1017 e/cm3, une troisième couche de type n de concentration électronique de à 1017 à i019 e/cm3, ainsi que deux contacts électriques de source et de drain déposés le premier sur la troisième couche et le second sur la surface libre du substrat, et un contact de grille, ce transistor étant caractérisé en ce que le matériau semiconducteur de la deuxième couche présente le même paramètre de maille que celui des première et troisième couches et constitue vis à vis des électrons contenus dans les première et troisième couches une barrière de potentiel que ces électrons peuvent traverser par effet tunnel, le courant tunnel étant modulable par la tension appliquée sur la grille. L'invention sera mieux comprise grâce aux descriptions d'exemples de réalisations qui suivent, lesquelles s'appuient sur les figures qui représentent: - figure 1 : diagramme schématique illustant le parcours à travers une barrière de potentiel par effet tunnel et par effet tunnel assisté de l'effet thermolonique ; - figure 2: schéma de bandes d'une hétérojonction GaAs (type n) AlxGal vas (type n); - figure 3: schéma de bandes d'une double hétérojonction GaAs - AlxGai#xAs#GaAs; - figure 4: schéma de bandes d'une double hétérojonction sous polarisation; - figure 5: schéma de bande d'une double hétérojonction sous polari sation et avec une tension appliquée sur AlxGal i#xAs; - figure 6: un premier exemple de réalisation de transistor tunnel selon l'invention; - figure 7: un deuxième exemple de réalisation de transistor tunnel selon l'invention; - figure 8: un troisième exemple de réalisation de transistor tunnel selon l'invention; - figure 9: un quatrième exemple de réalisation de transistor tunnel selon l'invention. La figure 1 représente de manière schématique le cas général d'une barrière de potentiel (1) de hauteur #E et d'épaisseur d. Un premier électron (2) sous une tension appliquée traverse la barrière par effet tunnel selon la probabilité définie par l'équation (1) citée plus haut. Un second électron (3) traverse la barrière par effet tunnel assisté d'effet thermolonique. Dans cette figure la forme de la barrière de potentiel est rectangulaire. D'autres formes de barrière présentent les mêmes types de phénomène physique. La figure 2 représente le schéma de bandes d'une hétérojonction GaAs de type n et AIxGa î#xAs de type n. Une discontinuité dans la bande de conduction BC crée une barrière de potentiel A E de forme parabolique. Cette barrière peut être traversée par les électrons, allant de GaAs vers Alx Gal x As, par effet tunnel si AE n'est pas trop grand ni la zone de déplétion trop large. La figure 3 représente le schéma de bandes d'une double hétéro jonction GaAs - AlxGal î#xAs - CaAs. La couche de AIxGal xAs crée donc une barrière de potentiel. La hauteur de cette barrière est déterminée par la composition x en aluminium dans l'alliage. L'épaisseur de la barrière est déterminée par l'épaisseur de la couche de AIxGal xAs. La figure 4 représente cette même double hétérojonction sous polarisation de tension V entre les deux couches de GaAs. Si la hauteur de barrière oE n'est pas trop élevée et l'épaisseur de la couche pas trop épaisse, les électrons traversent la barrière par effet tunnel. On sait que AE varie avec x selon une loi presque linéaire avec pour x = 0, A E = O et pour x = 1, A E I 1 eV. D'autre part, l'épaisseur de la couche en AlxGal xAs est contrôlable par dépôt épitaxique. On dispose donc de deux paramètres permettant de régler le courant tunnel à une valeur convenable. Cependant pour des raisons pratiques il ne faut pas que x soit trop faible, ni trop élevée.Pour 0 Dans la figure 5, la couche AlxCal,xAS est supposée en contact avec une grille Schottky dont le champ électrique est perpendiculaire au plan de la couche. Pour une valeur VC négative appliquée à la grille Schottky, la bande de conduction de AIxCa î#xAs se déplace vers les grandes énergies, ce qui accroit donc la hauteur de barrière. Cet accroissement de barrière fait donc varier le courant tunnel selon une loi exponentielle du type: IDS ~ exp - AVC (2) où A désigne une constante dépendant de m et d, où IDS désigne le courant source-drain. Dans les transistors à effet de champ classique, la loi de variation de IDS en fonction de VG est 1DS BV G ou (3) BV2 1DS G selon le régime de fonctionnement, B étant une constante dépendant de ce régime. Il s'en suit que la transconductance gm qui est la valeur absolue de 6 IDES/6 VG est beaucoup plus importante pour le transistor tunnel que pour le transistor à effet de champ classique. Pour une valeur VG positive appliquée à la grille Schottky, la bande de conduction de AlxGal xAs se déplace vers les énergies plus faibles, ce qui diminue donc la hauteur de barrière. Il s'ensuit une variation de courant tunnel, selon la loi citée en (2). D'autre part, la grille étant très courte (plusieurs centaines d' ) par rapport à la grille du transistor classique (plusieurs milliers d'A), le temps de transit sous la grille est très faible. La fréquence de transit est donc très élevée. En ce qui concerne la comparaison avec les transistors bipolaires, plusieurs avantages peuvent être dégagés: le courant émetteur-base (ici source-grille) peut être réduit à des valeurs très faibles compte tenu des possibilités de réaliser des grilles Schottky de très bonne qualité en tension inverse sur AlxGal xAs. D'autre part, lorsque l'on veut augmenter la fréquence de coupure d'un transistor bipolaire par réduction de l'épaisseur de la base, on augmente aussi la résistance de cette dernière, ce qui n'est pas souhaité. L'utilisation de la grille Schottky permet d'avoir des résistances de grille beaucoup plus faible, le métal étant 100 à 1000 fois plus conducteur que le semiconducteur. Un premier exemple de réalisation de transistor selon l'invention est schématiquement représenté sur la figure 6. Sur un substrat 4 en GaAs de type n+ fortement dopé sont déposées par épitaxie successivement une couche 5 en GaAs n+ fortement dopée de 1017 à 1019 électrons/cm3, une couche 6 en AlxGal xAs (0 Pour réduire la résistance de grille on peut créer une surépaisseur de métallisation à une distance très proche du flanc de la mésa, par exemple de 1 à 2 llm. La figure 7 représente une telle structure comparable à la structure de la figure 6, mais dans laquelle une seconde métallisation 11 d'épaisseur supérieure à 1000 et pouvant aller jusqu'à 0,5 llm ou plus est déposée sur la grille 10 afin de réduire la résistance de grille. Un autre élément parasite qui risque de réduire la fréquence de coupure du transistor est la capacité de grille. On peut réduire cette capacité, en créant sous la grille des caissons 12 rendus isolants par implantation d'ions tels que H+. Ces caissons peuvent être aussi près des flancs de la même mésa que possible. La figure 8 représente le transistor tunnel selon l'invention, dans un troisième exemple de réalisation, muni de caissons isolants 12. La figure 9 représente un quatrième exemple de réalisation de transistor selon l'invention dans laquelle le flanc de la mésa est en retrait par rapport à la métallisation 8, d'une distance de 1000 à plusieurs milliers . Une telle structure peut être obtrenue par gravure chimique ou gravure plasma. Une telle structure permet de réaliser des caissons par implantation d'ions avec la métallisation 8 comme masque. Elle permet aussi de déposer les métallisations 10 de grille en utilisant la métallisation 8 comme masque. Un tel procédé permet de rapprocher les caissons 12 très près des flancs de mésa, donc de réduire les capacités parasites de grille. L'invention qui a été décrite en s'appuyant sur le couple GaAs AIxGal As, peut être réalisée avec d'autres couples de matériaux de la famille des composés III-V, associant un semiconducteur à petite bande interdite à un autre à grande bande interdite ayant un paramètre de maille cristalline égal au premier, tels que par exemple: - GaAs associé à GaxIn1-xP, AlxIn1-xP, AIPxSb1-xP, AIPxSb1-x, AlxGa1-xPySb1-y ou GaxIn1-xPySb1-y - InP associé à AlAsxSb1-x ou AIPxSb1-x - GaxInl xAs associé à InP, AlxIn1-xAs, AlAsxSb1-x ou AIPxSb1-x. REVENDICATIONS 1. Transistor tunnel comportant, supportés par un substrat (4) forte ment conducteur, une première couche (5) de type n de concentration électronique de 1017 à 1019 e/cm3, une deuxième couche (6) de type n de concentration électronique de S.1016 à 5.1017 e/cm3, une troisième couche (7) de type n de concentration électronique de 1017 à 1019 e/cm3, ainsi que deux contacts électrique (8 et 9) de source et de drain déposés le premier sur la troisième couche (7) et le second sur la surface libre du substrat (4), et un contact de grille (10), ce transistor étant caractérisé en ce que le matériau semiconducteur de la deuxième couche (6) présente le même paramètre de maille que celui des première et troisième couches (5 et 7) et constitue vis à vis des électrons contenus dans les première et troisième couches (S et 7) une barrière de potentiel que ces électrons peuvent traversr par effet tunnel, le courant tunnel étant modulable par la tension appliquée sur la grille. 2. Transistor tunnel selon la revendication 1, caractérisé en ce que le substrat (4) est constitué par GaAs, le matériau semiconducteur de la première couche (5) et de la troisième couche (7) est GaAs, le matériau semiconducteur de la deuxième couche (6) est l'un quelconque des alliages suivants parmi: Alx Gaî#x As, Gax Inl~xP, Alx Inî#xP, AIPxSb1-x, Alx Ga Py Sbl,y Ou Gax Inl x Py Sbl y. 3. Transistor tunnel selon la revendication 1, caractérisé en ce que le substrat (4) est constitué par InP, le matériau semiconducteur de la première couche (5) et de la troisième couche (7) est InP, le matériau semiconducteur de la deuxième couche (6) est l'un quelconque des alliages suivants parmi: AI Asx Sb, ou AlPx Sbl x 4.Transistor tunnel selon la revendication 1, caractérisé en ce que le substrat (4) est en InP, le matériau semiconducteur de la première couche (5) et de la troisième couche (7) est Gax In1-x As, le matériau semiconducteur de la deuxième couche (6) est l'un quelconque des alliages suivants parmi : InP, AlxInl-xAs, AI Asx Sb, ou AI Px Sbl~x 5. Transistor tunnel selon l'une quelconque des revendications 2 à 4, caractérisé en ce que la métallisation (8), la troisième couche (7) et, partiellement, la deuxième couche (6) constituent une mésa et en ce que le contact (10) de grille Schottky est d'épaisseur plus faible que celle de la deuxième couche (6) et est en contact avec cette dernière sur le flanc de la mésa. 6. Transistor tunnel selon la revendication 5, caractérisé en ce qu'une métallisation (11) de forte épaisseur, supérieure à 1000 A, est déposée sur le contact de grille (10) afin de diminuer la résistance électrique de grille. 7. Transistor tunnel selon l'une quelconque des revendications 5 ou 6, caractérisé en ce que sous la métallisation (10) de grille se trouvent des caissons (12) rendus isolants par implantation d'ions, en vue de réduire la capacité de grille. 8. Transistor tunnel selon l'une quelconque des revendications 5 à 7, caractérisé en ce que la métallisation (8) déposée sur la troisième couche (7) est de dimensions latérales plus grandes que celle-ci.