FR 2498387 A1 19820723 FR 8100774 A 19810116 DISPOSITIF DE PROTECTION CONTRE LES SURTENSIONS POUR CIRCUIT TERMINAL DE CENTRE TELEPHONIQUE La présente invention concerne un dispositif de protection contre les surtensions pour circuit terminal de centre téléphonique. Les lignes téléphoniques peuvent etre le siège de perturbations électriques de nature diverse, pouvant endommager ou détruire les circuits téléphoniques. Ces perturbations électriques provoquent des surtensions que les équipements ne peuvent généralement pas supporter. Le Centre National d'Etudes des Télécommunications (CNET) a défini les surtensions que les circuits doivent supporter. Cela peut hêtre une tension de quelques kV de durée très brève provoquée par la foudre ou bien des impulsions de 30 Hz cadencées au rythme de deux impulsions d'une seconde espacées de deux secondes toutes les trois minutes jusqu a 200 V, ou bien encore un signal de 50 Hz permanent jusqu'à 80 V. Les circuits terminaux à protéger sont les joncteurs des centraux, ils sont situés entre le réseau de commutation du central téléphonique et les lignes extérieures. Dans les premiers autocommutateurs de type électromécanique (Rotary ou Pentaconta), le matériel était protégé grâce à un surdimensionnement lui permettant de supporter des chocs électriques relativement importants sans dommage. Dans les centraux stmi- électriques les équipements ne sont plus surdimensionnés et l'on place des dispositifs de protection sur les lignes. Ces dispositifs connectés en permanence sur les lignes détectent les éventuelles surtensions, commandent un relais qui ouvre la ligne et protège ainsi le joncteur. Les différentes fonctions des joncteurs sont de plus en plus réalisées à l'aide de circuits intégrés, aussi les protections existantes deviennent moins efficaces. La présente invention a pour objet un dispositif de protection présentant un volume réduit et une fiabilité augmentée par rapport aux solutions mécaniques, et dont certains éléments sont intégrables. L'invention propose un dispositif de protection contre les surtensions pour circuit terminal de centre téléphonique comportant des moyens de protection de la ligne pour chaque fil de ligne comprenant chacun une résistance à coefficient de température positif placée sur le fil de ligne correspondant, une diode Zener branchée entre le fil de ligne et un potentiel V, un triac en parallèle sur la diode Zener, ces moyens étant placés en amont des circuits terminaux, le dispositif de protection comporte également des moyens de détection de faux potentiels pour détecter des faux potentiels sur les fils de ligne et pour commander les moyens de protection ; ces moyens étant munis d'une première et d'une deuxième entrée, d'une première et d'une deuxième sortie; la première entrée étant connectée à au moins un fil de ligne, la deuxième entrée étant connectée à au moins un autre fil de ligne, en amont des moyens de protection ; la première sortie étant connectée à la gâchette du triac appartenant aux moyens de protection placé sur run des fils de ligne, la deuxième sortie étant connectée à la gâchette du triac appartenant aux moyens de protection placé sur l'autre fil de ligne. D'autres caractéristiques et avantages de la présente invention apparaîtront au cours de la description suivante d'un exemple de réalisation. Bien entendu la description et les dessins ne sont donnés qu'à titre indicatif et nullement limitatif de Pinvention. La figure 1 représente le schéma de principe de l'invention. La figure 2 représente une réalisation de rinvention. Comme indiqué sur le schéma de principe de la figure 1 les moyens de protection PR comportent deux circuits PRI et PR2 identiques associés respectivement aux fils 1 et 2 de la ligne. Seul le circuit PR1 va être décrit, les éléments du circuit PR2 étant référencés par les me mes lettres que ceux du circuit PR I, suivis d'un 2. Le circuit PRI comporte une résistance R1 connectée en série sur le fil 1. La résistance R1 est en série avec une résistance CTP1 du type CTP c'est-à-dire une résistance à coefficient de température positif. La résistance CTP 1 est utilisée pour sa caractéristique qui est de croître lorsque la température augmente, ceci a pour effet de réduire le courant de ligne. La résistance R1 est utilisée pour remédier à la mauvaise précision sur la tolérance de la résistance CTP I car l'erreur relative ARR est grande, or en mettant la résistance Rl en série, cette résistance ayant sensiblement la même valeur que la résistance CTPI mais une tolérance meilleure, l'erreur relative diminue. Une diode Zener est connectée entre le fil I et un potentiel nul à la suite de la résistance CTP I. Le circuit PRI comporte également un triac TRI connecté entre le fil I et le potentiel nul. La gachette G1 du triac TRI est connectée à une première sortie S1 des moyens de détection de faux potentiels DFP, ce qui permet à ceux-ci de commander 4e triac.Les moyens de détection de faux potentiels DFP ont pour fonction de détecter des surtensions persistantes qui pourraient détériorer la diode Zener (DZ1 et DZ2) et de courtcircuiter cette diode lorsqu'une surtension d'une durée et d'un niveau suffisants est détectée. La diode Zener comporte deux diodes Zener DZI et DZ2 qui sont enmerie et tête bêche. Le schéma synoptique de la figure 1 représente les fonctions principales du détecteur de faux potentiels DFP. Ce détecteur est muni d'une première entrée El, d'une deuxième entrée E2, d'une première sortie S1, et d'une deuxième sortie S2. Le détecteur de faux potentiels comporte deux cellules "RC". La cellule RSC1 est reliée à l'entrée El, laquelle est reliée au fil 1, la deuxième cellule R13C2 est reliée à l'entrée E2, laquelle est reliée au fil 2. 1l comporte un circuit de redressement double alternance RD constitué par deux circuits de redressement simple alternance RDI et RD2 et par un sommateur S. Les circuits de redressement RDI et RD2 sont connectés en série entre les cellules RC et le sommateur S respectivement aux cellules R5CI et R13C2. La sortie de chaque circuit RD1, RD2 est connectée à l'entrée du circuit sommateur S. La sortie de ce circuit S est connectée à une première entrée d'un premier circuit comparateur avec hystéresis. CH1. La deuxième entrée du circuit CH1 est reliée à un circuit B du commutateur de seuil de détection de 47 V o-n lorsqu'il fonctionne normalement, commuté à 95 V en présence de sonnerie à l'aide d'un circuit de commutation classique. La sortie du circuit CH1 est connectée à l'entrée d'un circuit de temporisation TEM. La sortie de ce circuit TEM est connectée à l'entrée d'un deuxième circuit comparateur avec hystéresis CH2. Sa sortie est connectée d'une part à un circuit de commande de triac COM, d'autre part à une commande de forçage de relais FR. La sortie du circuit de commande de triac COM est connectée à la gachette Cl du triac TRI, et G2 du triac TR2. La sortie du circuit de forçage de relais FR est connectée à la bobine du relais A d'alimentation -48 V. Le circuit de détection de faux potentiels détecte plusieurs types de surtensions. Les surtensions présentes sur les lignes sont schématisées par les quatre configurations suivantes: - détection d'une surtension entre le fil 1 et la masse; - détection d'une surtension entre le fil 2 et la masse; - détection d'une surtension en mode de différentiel entre les fils 1 et 2 - détection d'une surtension en mode commun sur les fils 1 et 2. Pour détecter les faux potentiels, dans tous les cas, la tension, entre chaque fil et la terre, est redressée. Les deux tensions obtenues sont additionnées. Si la somme des tensions dépasse le seuil de détection de 47 V pour un fonctionnement normal, et 95 V en présence de sonnerie, le comparateur à hystérésis CH1 bascule et déclenche une temporisation réalisée par le circuit de temporisation TEM. Ce circuit TEM comporte un circuit "RC". Quand la tension aux bornes du condensateur du circuit TEM a atteint la valeur qui détermine la durée de la temporisation, le deuxième comparateur à hystérisis CH2 bascule et entraîne la commande des triacs TR1 et TR2. Le schéma détaillé de réalisation des différentes fonctions est représenté sur la figure 2. Pour réaliser le redressement des tensions apparaissant sur les fils 1 et 2 on utilise des diodes au silicium D1 et D2 sur le fil 1, D3 et D4 sur le fil 2. Ces diodes présentent un seuil trop important vis à vis des signaux à redresser. Pour annuler les tensions de seuil on emploie des amplificateurs opérationnels Al et A2. Les diodes sont connectées dans la boucle de contre-réaction de l'amplificateur opérationnel ÀI, A2, leurs tensions de seuil sont divisées par le gain de l'amplificateur qui est très élevé. Le montage est le suivant. A l'entrée non inverseuse de l'ampli ficateur opérationnel Al on connecte une résistance R 10 reliée à la masse. A l'entrée inverseuse on connecte une résistance R9. Cette dernière R9 est connectée à la cathode de la diode D2, l'anode est reliée à la sortie de l'amplificateur AI. On connecte également à l'anode de la diode D2 la cathode de la diode Dl. L'anode de Dl est connectée à une résistance R8 dont la deuxième extrémité est connectée à l'entrée inverseuse de ramplificateur opérationnel. Une résistance R6 est connectée entre la résistance R6 et la masse.Une résistance R7 est connectée entre le point commun des résistances R5 et R6 et rentrée inverseuse de l'amplificateur opérationnel Al. Le deuxième circuit de redressement RD2 est strictement identique au premier RDI. Les résistances R3, R6, R7, R8, R9, R10, RI 1, R12 sont référencées respectivement RI3, R14, R15, R17, Rl9, R20, R16, Rls, les diodes D1, D2 sont référencées respectivement D3, D4, ramplificateur AI est référencé A2, le condensateur C1 est référencé C2.Ces circuits RDl et RD2 sont connectés au circuit sommateur S chacun par l'intermédiaire de deux résistances Roll, R12 et R16, R18 respectivement. Pour le circuit RD1, une borne de la résistance Rîl est connectée à la sortie de la cellule ROC1, une borne de la résistance R12 est connectée à anode de la diode D1. Pour le circuit RD2 ce sont les résistances R16 et RIS qui font la liaison. L'autre borne de toutes ces résistances est reliée à l'entrée inverseuse d'un troisième amplificateur opérationnel A3.Dans la boucle de contre-réaction de cet amplificateur, c'est-à-dire entre la sortie et l'entrée inverseurse on a connecté une résistance R22. L'entrée inverseuse est reliée à la masse par l'intermédiaire d'une résistance R21. Si on considère qu'il y a une tension El entre la première extrémité de la résistance R 11 et la masse, et une tension E2 entre la première extrémité de la résistance R12 et la masse; la fonction somme réalisée est la suivante: VS étant la tension prise entre la masse et la sortie de rampli- ficateur opérationnel A3. Dans cette application particulière le circuit de redressement RD divise les surtensions présentes sur la ligne par 50 qui est le gain de l'amplificateur A3. Le premier comparateur à hysteresis CH1 placé en série après le circuit précédent, vérifie si la surtension divisée par 50 est inférieure à une tension de référence. La comparaison est réalisée par un amplificateur opérationnel A4 fonctionnant en boucle ouverte. En l'absence de tension sur l'entrée non inverseuse de l'amplificateur A4, ce dernier amplifie une tension négative. Ayant un gain très élevé, la tension de sortie de l'amplificateur sera proche de la tension de l'alimentation négative.Quand la tension sur Pentrée non inverseuse de l'amplificateur est supérieure à celle de l'entrée inverseuse c'est une tension positive qui est fortement amplifiée, la tension de sortie de l'amplificateur est voisine de la tension d'alimentation positive. Le montage est le suivant. La sortie de Pamplificateur opérationnel A3 est reliée à l'entrée non inverseusede l'amplificateur opérationnel A4 appartenant au circuit comparateur à hystéresis CH1. L'entrée inverseuse de l'amplificateur A4 est reliée au potentiel d'alimentation V par l'intermédiaire d'une résistance R23. Elle est également reliée au circuit commutateur de seuil de détection B par l'intermédiaire d'une résistance R24. En série avec cette résistance R24, sont connectées deux résistances, en série R23 et R26. La résistance R26 est reliée à la masse. Le drain d'un transistor T1 du type "VMOS" est connecté entre la résistance R26 et la résistance R2S. La source de T1 est connectée à la masse. La grille du transistor T 1 est connectée entre deux résistances R44 et R45 connectées en série entre le potentiel d'alimentation V, et à un interrupteur I, lui-même relié à la masse. Entre les résistances R24 et R25 est connecté le drain d'un deuxième transistor T2. La grille de ce transistor T2 est reliée à la masse, tandis que sa source est connectée entre deux résistances R28 et R27. Ces deux résistances sont branchées en série entre la sortie de l'amplificateur A4 et la masse. Pour que le détecteur ne déclenche pas sur le moindre parasite connecté sur la ligne, le dédenchement des triacs est temporisé. Ce qui conditionne la durée de la temporisation à réaliser est le temps pendant lequel les diodes Zener DZ1 et DZ2 peuvent supporter une surtension. Ce temps est inversement proportionnel à l'amplitude de la surtension. Le circuit de temporisation TEM comporte un condensateur et deux résis 40 tances. Le premier comparateur à hystéresis CHI commande un transistor T3 qui peut être assimilé à un interrupteur. La source de ce transistor T3 est connectée entre les deux résistances R28 et R27. Sa grille est reliée à la masse. Son drain est connecté à une résistance R29. Cette résistance est connectée au potentiel d'alimentation V par Pintermé- diaire d'un condensateur C3. Une résistance R30 est connectée en parallèle sur le condensateur C3. Cette résistance R30 est connectée à l'entrée non inverseuse d'un amplificateur opérationnel AS appartenant au deuxième circuit comparateur à hystérisis CH2. Le circuit réalisant le comparateur à hystérésis pour le dtden- chement des triacs comporte l'amplificateur opérationnel AS utilisé en comparateur associé à un transistor T4 pour commuter le seuil. Lorsque le condensateur C3 est déchargé, l'entrée non inverseuse de l'ampli ficateur opérationnel AS est portée au potentiel de l'alimentation V. L'amplificateur AS ayant une tension positive sur ses entrées, amplifie cette tension et sa sortie se sature, c'est-à-dire que sa tension de sortie est proche de la tension d'alimentation. La sortie de l'amplificateur AS commande le transistor T4. Pour bloquer ce transistor, il faut que sa tension baseémetteur soit inférieure à 0,7 V. On utilise deux résistances R32 et R31 pour diviser la tension de sortie de l'amplificateur AS. L'entrée non inverseuse de l'amplificateur opérationnel AS est connectée entre la résistance R29 et le condensateur C3. L'entrée inverseuse est reliée au collecteur du transistor T4 par l'intermédiaire d'une résistance R34. La sortie de l'amplificateur AS est reliée à la base du transistor T4 par l'intermédiaire de la résistance R31. La résistance R32 est connectée entre l'alimentation V et la base du transistor T4. Le collecteur de ce transistor est relié également à l'alimentation par l'intermédiaire d'une résistance R33. L'émetteur est relié directement à l'alimentation. Une résistance R35 est connectée en série entre la résistance R34 et la masse. Le circuit de commande COM des triacs TRI et TR2 est relié au circuit comparateur à hystéresis CH2 par une résistance R36 connectée à la sortie de l'amplificateur opérationnel AS, en amont de la résistance R31. Ce circuit de commande COM comporte un circuit de commande du triac connecté au fil 1, une commande du triac connecté au fil 2, une commande de forçage du relais A d'alimentation -48V. Ces commandes comportent plusieurs transistors et leurs résistances de polarisation. Lorsque le comparateur CH2 bascule, il provoque la saturation d'un transistor T5, qui entraîne la saturation des transistors T7 et T8. Le transistor T7 permet de commander le transistor T8 par rapport à la masse sans inverser la logique de commande et augmente le gain du circuit de commande. Ce gain est nécessaire parce que les triacs ont besoin d'un fort courant d'amorçage. En absence de polarisation sur la gachette, le triac désamorcé est équivalent à un interrupteur ouvert. En présence d'une tension suffisante sur la gâchette, le triac s'amorce et la tension entre ses bornes diminue jusqu'à 1,5 V environ. Les deux triacs TRI, TR2 sont commandés simultanément. Si la surtension a lieu entre un fil et la terre, un seul des deux s'amorcera et les deux s'amorceront dans le cas où la surtension est présente sur les deux fils.Quand l'un des triacs est amorcé, il limite la tension aux bornes des diodes Zener qui sont branchées en parallèle à 1,5 V, ce qui les bloque. Les résistances CTP1 et CPT2 qui ont commencé à changer d'état dès la présence de la surtension, voient un potentiel plus important à leurs bornes et le phénomène d'augmentation de la résistance s'accélère. Les résistances CTP basculent après les triacs et limitent le courant dans la ligne et dans le triac. Aussi longtemps que dure la surtension, les triacs sont amorcés et les résistances CTP prennent une position d'équilibre en fonction de la surtension. Pendant ce temps, le condensateur du circuit de temporisation TEM continue à se charger jusqu'à ce qu'il ait atteint une tension maximale de charge. Le transistor T5 est monté en émetteur commun, sa base est reliée à la sortie de l'amplificateur A5, et est également connectée au potentiel d'alimentation V par l'intermédiaire d'une résistance R37. Entre son collecteur et la masse sont connectées deux résistances en série R42 et R43. La base d'un transistor T7 est connectée entre ces deux résistances. Son émetteur est relié à la masse. Une résistance R39 est branchée entre le collecteur du transistor T7 et la base d'un transistor T6. Le transistor T6 est monté en émetteur commun. L'émetteur de T6 est connecté au potentiel d'alimentation V, son collecteur est connecté à la bobine du relais A d'alimentation - 48 V.Lors de la commande FR de forçage du relais d'alimentation A, un interrupteur K s'ouvre, le triac TR2 est alimenté, à la fin de la commande l'interrupteur se ferme, le circuit d'alimentation du triac est fermé. Le transistor TS a son émetteur connecté au potentiel d'alimentation V, son collecteur est connecté à la gachette du triac TR1 par l'intermédiaire d'une résistance R4I. Une résistance R40 relie sa base au collecteur du transistor T7. En série avec la résistance R4O est connectée une résistance R38 reliée à la base d'un transistor T9. L'émetteur de ce transistor est connecté à l'alimentation V, son collecteur est connecte' à la gachette du triac TR2 par l'intermédiaire d'une résistance R46. Le dispositif de protection des circuits terminaux tel qu'il est décrit ci-dessus permet de limiter la tension sur le circuit à protéger, de limiter le courant de ligne, et de limiter la puissance dissipée par le circuit à protéger à partir d'un circuit de protection réalisé à l'aide d'un seul composant sur chaque fil. II permet également de détecter de faux potentiels (Ce sont des surtensions permanentes que ne supporterait pas les circuits de protection) à Raide de composants parfaitement intégrables. Ce dispositif de protection présente donc un volume réduit et une fiabilité augmentée par rapport aux dispositifs connus dans Part antérieur. REVENDICATIONS 1. Dispositif de protection contre les surtensions pour circuit terminal de centre téléphonique comportant des moyens de protection de ligne (PR1, PR2) pour chaque fil de ligne (1, 2) comprenant chacun une résistance à coefficient de température positif (CTP1, CTP2) placée sur le fil de ligne correspondant, une diode Zener (DZ1, DZ2) branchée entre le fil de ligne et un potentiel V) un triac (TR1, TR2) en parallèle sur la diode Zener (DZ1, DZ2) ; ces moyens étant placés en amont des circuits terminaux (CT), caractérisé en ce qu'il comporte des moyens de détection de faux potentiels (DFP) pour détecter des faux potentiels sur les fils (1, 2) de ligne et pour commander les moyens de protections (PR1, PR2) ; ces moyens étant munis d'une première (El) et d'une deuxième (E2) entrée, d'une première (S1) et d'une deuxième (S2) sortie; la première (El) entrée étant connectée à au moins un fil de ligne, la deuxième (E2) entrée étant connectée à au moins un autre fil de ligne, en amont des moyens de protection (PR1, PR2); la première (S1) sortie étant connectée à la gachette du triac appartenant aux moyens de protection (PR1, PR2) placé sur l'un des fils de ligne (1, 2), la deuxième (52) sortie étant connectée à la gachette du triac appartenant aux moyens de protection placé sur l'autre fil de ligne (1, 2). 2. Dispositif de protection contre les surtensions pour circuit terminal de centre téléphonique, caractérisé en ce que les moyens pour détecter les faux potentiels (DFP) sur les fils de lignes et pour commander les moyens de protection (PR1, PR2) comportent des moyens pour recevoir les signaux par la première (El), et la deuxième (E2) entrée, issus des fils de ligne constitués par une première (R5C1) et une deuxième (R13C2) cellule correctrice, par un circuit redresseur (RD) muni d'une entrée reliée à la première cellule (R5Cl) d'une autre entrée reliée à la deuxième cellule (R13C2), et d'une sortie, ce circuit permettant de redresser et d'additionner les deux signaux afin de transmettre un signal redressé à des premiers moyens de comparaison (CH1) reliés à la sortie de ces derniers par une première entrée, reliés par une deuxième entrée à un commutateur de seuil de détection (B), ces premiers moyens comparant le signal entrant à un niveau de tension de saturation et délivrant un signal dont l'amplitude maximale est fonction de sa tension d'alimentation, ce signal étant transmis à l'entrée des moyens de temporisation (TEM) qui activent les moyens de protection (PRO, PR2) par l'intermédiaire des deuxièmes moyens de comparaison (CH2) et des moyens de commande (COM) ; les moyens de comande étant munis de deux sorties correspondant aux sorties (S1, S2) des moyens de détection de faux potentiels (DFP), et d'une entrée connectée à la sortie des moyens de comparaison (CH2), eux-mêmes connectés à la sortie des moyens de temporisation (TEM). 3. Dispositif de protection contre les surtensions pour circuit terminal selon la revendication 1, caractérisé en ce que le circuit redresseur (RD) est constitué par deux circuits redresseurs (RDI, RD2) simple alternance comportant chacun, deux diodes (D1, D2 et D3, D4) dans la boucle de contre-réaction d'un amplificateur opérationnel (Al, A2) qui permettent de redresser les signaux en amont des circuits terminaux (CT). 4. Dispositif de protection contre les surtensions pour circuit terminal selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le circuit redresseur comporte un sommateur S constitué par un amplificateur opérationnel (A3) à la sortie des deux circuits redresseurs simple alternance (RD 1, RD2) recevant les deux signaux pour les additionner et délivrer un signal redressé double alternance à sa sortie. 5. Dispositif de protection contre les surtensions pour circuit terminal selon l'une quelconque des revendications I à 4, caractérisé en ce que les premiers moyens de comparaison (CH 1) comportent un amplificateur opérationnel relié par son entrée positive à la sortie du sommateur (A4) et recevant à l'entrée négative deux niveaux de tension effectuant, une comparaison des deux signaux d'entrée et délivrant un signal d'amplitude maximale fonction de la tension d'alimentation. 6. Dispositif de protection contre les surtensions pour circuit terminal selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les deuxièmes moyens de comparaison (CH2) comportent un amplificateur opérationnel (AS) utilisé en comparateur associé à un transistor, dont l'entrée positive de l'amplificateur opérationnel (AS) reçoit le signal de sortie des moyens de temporisation (TEM) constitués par une cellule RC, dont l'entrée négative est connectée au collecteur du transistor (T2) par une résistance (R24), dont la sortie est connectée à la base du transistor (T2) par une autre résistance (R 28), et est également connectée aux moyens de commande (COM). 7. Dispositif de protection contre les surtensions pour circuit terminal selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le circuit de commande (COM) est constitué -par une commande (T5, T7, T8) du triac (TR1) d'un fil de ligne, une commande (T5, T7, T9) du triac (TR2) de l'autre fil de ligne, une commande (T5, T7, T6) de forçage du relais d'alimentation du triac (TR2). 8. Dispositif de protection contre les surtensions pour circuit terminal selon l'une quelconque des revendications 1 à 7, caractérisé en ce que chaque circuit de commande de triac comporte un transistor (T8, T9) monté en émetteur commun dont les bases sont reliées entre elles par deux résistances (R38, R40) en série et dont les collecteurs sont connectés respectivement à la gachette (G1, G2) du triac (TRi, TR2) correspondant par l'intermédiaire d'une autre résistance (R41, R43). 9. Dispositif de protection contre les surtensions pour de circuit terminal selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la commande (FR) de forçage du relais d'alimentation comporte un transistor (T6) monté en émetteur commun, dont le collecteur est relié à un relais d'alimentation (A) et dont la base est connectée entre les deux résistances séries (R38, R40) connectées chacune sur la base des transistors (T8, T9) de commande de triacs (TR1, TR2).