FR 2512606 A1 19830311 FR 8117138 A 19810910 La présente invention concerne les amplificateurs opérationnels et se rapporte plus particulièrement a la réalisation d'un amplificateur opérationnel en technolow gie MOS complémentaire. Les amplificateurs opérationnels connus de ce type nécessitent une tension d'alimentation relativement élevée et présentent une excursion de tension de sortie relativement faible. L'invention vise a remédier aux inconvénients précités en créant un amplificateur opérationnel pouvant fonctionner avec une très faible tension d'alimentation et présentant une très grande excursion de la tension de sortie et de la tension de mode commun à l'entrée. Elle a donc pour objet un amplificateur opérationnel å technologie MOS complémentaire, caractérisé en ce qu'il comporte deux étages d'entrée complémentaires connectés en parallèle. D'autres caractéristiques de l'invention apparateront au cours de la description qui va suivre, faite en référence aux dessins annexés, donnés uniquement à titre d'exemple et sur lesquels - la Fig.l est un schéma d'un étage classique d'un amplificateur opérationnel en technologie MOS complémentaire; - la Fig.2 est un schéma d'un étage d'amplificateur opérationnel à technologie MOS complémentaire suivant l'invention; - la Fig.3 est un schéma d'un amplificateur opérationnel fsn technologie MOS complémentaire suivant l'invention. L'étage classique d'ampliricateur opérationnel en technologie MOS complémentaire représenté à la Fig=l comporte une source de courant constituée par un transistor MOS à canal N, M1 dont la source est connectée à une tension V55 et dont le drain est connecté aux sources de deux transistors MOS à canal N, M2 et M3 qui forment une paire différentielle d'entrée. Les grilles de ces transistors constituent les entrées el et e2 de l'étage, tandis que leurs drains sont connectés aux drains de deux transistors MOS à canal P,M4 et M5 dont les grilles sont connectées entre elles et court-circuitées avec le drain du transistor M4. Les sources des transistors M4 et M5 sont connectées à une tension VDD.La sortie unipolaire de l'étage est prise au noeud 7 entre les drains des transistors M3 et M Les transistors M4 et M5 forment un réflecteur de courant. La source de courant M1 assure à la fois l'alimentation de l'étage d'entrée et le couplage entre les transistors M2 et M3. Pour qu'un tel étage fonctionne correctement, il faut que tous les composants travaillent en régime de saturation de courant, ctest-à-dire que la tension drainsource soit supérieure ou éaale à la tension grille-source VGs, sauf pour la paire différentielle qui peut, elle, travailler en résistance variable avec, évidemment un rendement plus faible. En dimensionnant correctement les différents é1é- ments, il est possible de les faire travailler avec une tension VGS très proche de leur tension de seuil VT. Ceci implique que la tension d'alimentation VDDVSS minimale soit comprise entre 2 et 3 fois la valeur maximale de VT. Par ailleurs, la tension d'entrée en mode commun est limitée en valeur minimale car le potentiel du noeud 5 entre le drain du transistor M1 et les sources des transistors M2 et M3 devient inférieur à celui du noeud 4, qui est constitué par la grille de transistor M1, ce qui modifie la valeur du courant débité par M1, dégrade le coupla ge entre les transistors M2 et M3, le transistor M1 n'étant alors plus une source de courant mais une résistance. Elle est également limitée en valeur maximale quand la différence de potentiel entre les noeuds 6 et 5 ou 7 et 5 devient trop faible et que la-résistance des éléments M2 et M3 ne peut plus être modulée par leur tension VGs. Afin de remédier aux inconvénients précités, on met en parallèle deux étages~d'entrée complémentaires sans élément de couplage dans la paire différentielle. Un étage de ce type est représenté à la Fig.2. I1 comporte une paire différentielle formée de transistors MOS à canalN,M6,M7 dont les électrodes de sources sont con bectées à la tension V55,- dont les électrodes de grille forment les noeuds 8 et 9 d'entrée de l'étage et dont les électrodes de drain sont connectées aux électrodes de drain correspondantes de deux transistors MOS à canal P, M8 et M9 qui forment un réflecteur de courant. Les grilles des transistors M8 et Mg sont connectées ensemble au drain du transistor M8. Les sources des transistors M8 et Mg sont connectées à la tension VDD. La sortie de l'étage de la Fig.2 est constituée par le noeud 11 entre les drains des transistors M7 et Mg. La Fig.3 montre le circuit d'un amplificateur opérationnel suivant l'invention. Cet amplificateur comporte un premier étage à entrée sur canal P constitué par une paire différentieln le Mlo, M11 et un réflecteur de courant formé par les transistors M12, M13. Entre le drain du transistor M11 de la paire différentielle et celui du transistor M13 du réflecteur de courant est inséré le trajet source-drain d'un transistor MOS à canal P M14, la grille de ce transistor étant connectée à la tension Vss. L'amplificateur comporte en outre un étage à entrée sur canal N constitué par une paire différentielle M15, M16 et un réflecteur de courant formé par les tran- sistors M17, M18. Le trajet source-drain d'un transis- tors MOS à canal N, M19 est connecté entre le drain du transistor M16 et celui du transistor M18. La grille du transistor M19 est connectée à la tension VDD. Les deux transistors M14 et M19 sont destinés à décaler les potentiels des grilles de l'étage de sortie de l'amplificateur constitué par un transistor MOS 9 canal P, M20 et un transistor MOS à canal N M21 dont les trajets source-drain sont connectés en série entre les tensions VDD et Vss et dont les grilles sont respectivement connectées aux drains des transistors M13 et M18 des réflecteurs de courant M12, M13 et M17, M18. Des condensa- teurs de compensation C1 et C2 sont connectés respectivement entre la grille et le drain des transistors M20 et M21 o Le fonctionnement de l'amplificateur de la Fig.3 est le suivant. Le courant moyen de l'étage M10 à M13 varie avec la tension moyenne des entrées. Si l'on se réfère à la Fig.2, il est minimal quand el et e2 sont près de V55 et maximal quand el et e2 sont près de VDD; mais étant donné qu'il varie en sens inverse dans l'étage complémentaire M15 à M18, qui est branché en parallèle, le courant moyen dans l'ensemble des deux étages reste à peu près constant quelle que soit la tension d'entrée, de sorte que la tension du noeud 11 reste à peu près constante et voisine de VDD pour des tensions d'entrée en mode 2 commun variant entre VSS et VDD. En dimensionnant correctement les tailles relatives des éléments de la paire différentielle et de ceux du réflecteur de courant, on peut faire en sorte que le fonctionnement différentiel reste correct pour des tensions d'entrée comprises entre ( VSS + VT) et VDD; pour des tensions d'entrée inférieures à (vus5 + VT), le courant disparait dans l'étage considéré mais il est alors maximal dans l'étage complémentaire. Le taux de réjection de mode commun peut être également optimisé par le dimensionnement relatif tel que décrit ci-dessus. Le noeud 11 de l'étage de la Fig.2 peut alors attaquer une paire complémentaire classique constituant le deuxième étage et étage de sortie de l'amplificateur. Si l'attaque se fait directement, ce deuxieme étage aura son débit maximal au repos ce qui n'est pas le but recherché. I1 faut donc attaquer les deux grilles de cet étage avec des tensions décalées de façon à avoir un fonctionnement s'apparentant à la classe AB.Le décalage est obtenu par les transistors M14 à Mol9. REVENDICATIONS 1. Amplificateur opérationnel à technologie MOS complémentaire, caractérisé en ce qu'il comporte deux étages d'entrée complémentaires (M10 à M13, M15 à M18) connectés en parallèle. 2. Amplificateur suivant la revendication 1, caractérisé en ce que chaque étage d'entrée comporte une paire différentielle de transistors MOS (M10, Mil; M15, M) d'une polarité et un réflecteur de courant formé de deux transistors MOS (M12, M13, M17, M18) de polarité complémentaire. 3. Amplificateur suivant l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il comporte un étage supplémentaire faisant également office d'étage de sortie, réalisé à l'aide d1unepaire complémentaire (M20, M21) connectée aux étages d'entrée par l'intermédiaire d'un dispositif (M14, M19) de décalage de tension de grille des transistors MOS (M20, M21) dudit étage de sortie en vue d'obtenir un fonctionnement voisin de la classe AB. 4. Amplificateur suivant la revendication 3, caractérisé en ce que le dispositif de décalage des tensions de grille des transistors (M20, M21) dudit étage de sortie consiste en deux transistors MOS complémentaires (M14, M) respectivement insérés chacun entre la paire diffé 19 rentielle (M10, M111 M15, M16) et le réflecteur de courant (M15 M16 M17, M18) de l'étage d'entrée correspondant.