FR 2511562 A1 19830218 FR 8214133 A 19820813 La présente invention se rapporte a des filtres numériques à réponse impulsionnelle limitée (FIR), et plus particulièrement à des filtres numériques FIR ayant une caractéristique de structure "pliée. Dans un filtre numérique FIR, un signal d'entrée est pondéré et retardé de quantités variables de temps par rapport au point d'impulsion du filtre. Les composantes pondérées et retardées du signal sont combinées à une sortie qui présente une caractéristique de réponse souhaitée. Des filtres numériques FIR peuvent être conçus en utilisant soit des registres à décalage à prises de sortie ou des registres à décalage à prises d'entrée. Un filtre FIR à prises de sortie peut être construit comme cela est indiqué au chapitre 9 du texte "Therory and Application of Digital Signal Processing", de Rabiner and Gold (Prentice-Hall, 1975), où des signaux aux prises de sortie, du registre à décalage sont pondérés puis combinés en parallèle par un agencement additionneur en arbre pour produire un signal filtré de sortie. Un filtre FIR à prises d'entrée peut être construit comme cela est indiqué dans ce texte et illustré å la figure 1.Le registre à décalage comprend un certain nombres d'éléments retardateurs d'une impulsion d'horloge, chacun étant représenté par la transformation de z, z 1 avec les additionneurs 10, 12, 14-et 16 suivant chaque élément retardateur de z'l. Un signal d'entrée x(n) est appliqué en parallèle au premier élément retardateur et aux secondes entrées des additionneurs 10-16 par des circuits à fonction de pondération aO, a1... aN-3' aN~2, aN-l qui pondèrent le signal x(n) appliqué. Les échantillons de signal pondéré sont ainsi accumulés tandis qu'ils s'ajoutent et sont décalés à travers le registre pour produire un signal final de sortie y(n) à la sortie du dernier additionneur 16. On peut donner, au filtre FIR de la figure 1, une caractéristique de réponse en phase linéaire en distribuant les éléments retardateurs et les circuits de fonction de pondération symétriquement autour du point de réponse d'impulsion au centre (dans le temps) du filtre, et en utilisant des poids distribués symétriquement dans les circuits de fonction de pondération. Par exemple, un filtre FIR à cinq prises comprendra des circuits de fonction de pondération aO, a1, a2, a3 et a4 connectés aux prises d'entrée du filtre. Pour obtenir une caractéristique de phase linéaire, les poids des prises aO, a1, a3 et a4 seront distribués symétriquement avant et après la prise centrale a2, qui correspond au point de réponse impulsionnelle du filtre. Les première et dernière fonctions de pondération aO et a4 reçoivent alors les mêmes valeurs comme les seconde et quatrième fonctions de pondération a1 et a3. Il est souhaitable de mettre en oeuvre un filtre FIR à phase linéaire en utilisant une quantité minimum de circuits, et de rendre les valeurs des fonctions de pondération programmables afin que la caractéristique du filtre puisse être dynamiquement modifiée. Selon les principes de l'invention, un filtre numérique FIR est prévu où les circuits de fonction de p dém- tion sont partagés et appliquent des signaux pondérés à un certain nombre de points à retard différents du registre à décalage. Dans un mode de réalisation préféré de l'invention, le filtre FIR se compose d'un certain nombre de modules, chacun comprenant un circuit à fonction de pondération et un certain nombre d'additionneurs et d'éléments retardateurs qui sont interconnectés pour donner, au filtre, une carac téristique de structure "pliée". Selon un autre aspect de l'invention, les circuits de fonction de pondération sont rendus programmables donc la caractéristique de réponse du filtre peut être dynamiquement changée. Les circuits de fonction de pondération dans un mode de réalisation préféré du filtre FIR comprennent chacun un registre pour contenir l'information de coefficient de pondération, deux moyens de décalage programmables et un additionneur pour additionner les signaux pondérés produits par les moyens de décalage. En changeant l'information de coefficient stockée dans le registre, la caractéristique de réponse et/ou l'ordre (indiquant le nombre d'échantillons accumulés dans le filtre) du filtre FIR peuvent être modifiés. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci appara;- tront plus clairement au cours de la description aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels - la figure 1 montre un filtre FIR pondéré à prises d'entrée de l'art antérieur sous forme de schéma bloc - la figure 2 montre sous forme de schéma bloc, un filtre FIR modulaire programmable construit selon les principes de l'invention - la figure 3 montre sous forme de schéma bloc, un circuit à fonction de pondération programmable pour le filtre FIR de la figure 2 - les figures 4 et 5 illustrent sous forme de schéma bloc, une représentation plus détaillée de la matrice de décalage du registre à décalage du circuit à fonction de pondération programmable de la figure 3 ; - la figure 6 est un schéma d'un circuit de verrouillage semi-dynamique pouvant être utilisé dans le registre à décalage de la figure 5 ; et - la figure 7 est une représentation schématique de la matrice de la figure 4. En se référant à la figure 2, on peut y voir un filtre FIR construit selon les principes de l'invention. Un signal numérique d'entrée x(n) est appliqué atKcircuif de fonction de pondération 20, 22, 24 et 26. La sortie du circuit 20 est reliée aux entrées d'un circuit de verrouillage 30 et d'un additionneur 66. La sortie du circuit 22 est reliée aux entrées d'additionneurs 32 et 36. La sortie-du circuit 30 est couplée à une seconde entrée de l'additionneur 32 et la sortie de l'additionneur 36 est couplée à l'entrée d'un circuit de verrouillage 34.La sortie du circuit de verrouillage 34 est couplée a une seconde entrée de l'additionneur 66.La sortie de l'additionneur 32 est couplée a l'entrée d'un circuit de verrouillage 40 et une seconde entrée de l'additionneur 36 est couplée à la sortie d'un circuit de verrouillage 44. Le circuit 22 de fonction de pondération, les verrouillages 30 et 34 et les additionneurs 32 et 36 sont groupés en configuration de module 60. Les lignes en pointillé en dessous du module 60 indiquent l'emplacement possible de modules supplémentaires qui peuvent être incorporés si l'on souhaite un filtre d'ordre supérieur. L'entrée du circuit de verrouillage 44 et la sortie du circuit de verrouillage 40 sont couplée la sortie d'un additionneur 46 et a une entrée d'un additionneur 42 respectivement. La sortie du circuit de fonction de pondération 24 est couplée aux entrées des additionneurs 42 et 46. La sortie de l'additionneur 42 est couplée à l'entrée d'un circuit de verrouillage 50 et la sortie d'un circuit de verrouillage 54 est couplée à une seconde entrée de l'additionneur 46. La sortie du circuit de verrouillage 50 est couplée à une entrée d'un additionneur 52 dont la seconde entrée est couplée a la sortie d'un circuit de fonction de pondération 26. La sortie de l'additionneur 52 est couplée à l'entrée d'un circuit de verrouillage 54. Les générateurs de coefficient 20, 22, 24 et 26 sont connectés en série par des portions d'un bus de contrôle de coefficient 77. Le registre à décalage du filtre se compose de verrouillages en série 30, 40, 50, 54, 44, 34 et d'un verrouillage 64 qui est couplé a la sortie de l'additionneur 66. Les verrouillages duregistre à décalage sont déclenchés parrun signal d'horloge de registre à décalage pour transférer la donnée à travers le filtre. Le signal d'entréex(n) est pondéré par le circuit de fonction de pondération et est appliqué aux additionneurs qui connectent les verrouillages du registre, ainsi qu'à l'entrée du premier circuit de verrouillage 30. Les circuits de fonction de pondération 20, 22 et 24 développent chacun des signaux pondérés pour les deux étages du filtre.Le circuit de fonction de pondération 20, par exemple, produit les signaux pondérés pour le verrouillage 30 du premier étage et le dernier étage additionneur 66 qui correspond aux valeurs de fonction de pondération aO et aN-l d'un filtre à N prises. De même, le circuit de fonction de pondération 22 développe des signaux pondérés par les fonctions a1 et aN-2 pour les premier et avant dernier additionneurs 32 et 36 respectivement. Les signaux pondérés sont ainsi accumules à travers le réseau de verrouillage et additionneur, et une version filtrée y(n) du signal d'entrée x(n) est produite à la sortie du dernier verrouillage 64. Le filtre FIR de la figure 2 se compose d'un certain nombre de modules dont chacun est indiqué par le cadre 60 en pointillé. Chaque module comprend un circuit de fonction de pondération (22), deux additionneurs (32, 36) et deux verrouillages ou étages de registre à décalage (30, 34). Le nombre de modules utilisés dans le filtre déterminera l'ordre du filtre. Les modules aux extrémités et au centre du filtre sont modifiés comme le montre le mode de réalisation de la figure 2. Le noeud 62 par exemple peut comprendre un additionneur d'un module dans le mode de réalisation illustré qui comprend également un circuit de fonction de pondération 20, les verrouillages 64 et 68 et un additionneur 66 correspondants à l'additionneur 32, au circuit de fonction de pondération 22, aux verrouillages 30 et 34 et à l'addition neur 36 du module 60 respectivement.Afin qu'un additionneur a cet emplacement fonctionne comme un noeud, l'additionneur doit ajouter un signal de valeur nulle (du verrouillage 68, au signal pondéré appliqué par le circuit 20), afin d'appliqier ainsi effectivement le signal pondéré du circuit 20 à l'entrée du verrcuil- lage 30. De même, au centre de la réponse impulsionnelle dufiltre, un module comprend un circuit de fonction de pondération 26, des verrouillages 50 et 54, un additionneur 52 et un noeud 56 qui correspondent au circuit de fonction de pondération 22,aux verrouillages 30 et 34, et aux additionneurs 32 et 36 dumodule 60 respectivement. Le noeud 56 peut également ccoprendre un additionneur de ce module.Dans ce cas, la valeur de fonction de pondéra tion à la prise centrale a(N 1)/2) est divisée par deux, et le signal d'entrée pondéré par cette valeur est ajouté au signal de sortie du verrouillage 50 dans l'additionneur 52 et l'additionneur 56. Par exemple, si la valeur de la fonction de pondération de la prise centrale est de 1/2, la fonction de pondération a((N-1)/2 est établie égale à 1/4. Le signal d'entrée pondéré de 1/4 est alors ajouté au signal de sortie du verrouillage 50 dans l'additionneur 52 et de nouveau dans l'additionneur 56, afin de produire ainsi l'addition souhaitée de signaux pondérés. Le filtre FIR de la figure 2 est un filtre de septième ordre qui comprend sept signaux pondérés à prises d'entrée et sept étages de verrouillage. Le filtre peut être converti en un filtre de huitième ordre en insérant un étage de verrouillage supplémentaire entre les additionneurs 52 et 56. Dans cette configuration modifiée, quatre prises d'entrée précèdent puis suivent cet étage supplémentaire de verrouillage qui est au centre du filtre. La configuration modulaire du filtre FIR de la figure 2, où le même circuit de fonction de pondération produit des signaux pondérés d'entrée en deux points du filtre qui sont également distribués dans le temps autour de la réponse impulsionnelle centrale du filtre, donne, au filtre, une caractéristique de réponse en phase linéaire. Il en résulte une économie importante de matériel, du fait de ce double usage des circuits de fonction de pondération, ce qui donne également au filtre une caractéristique de structure "pliée" autour de la réponse impulsionnelle ou module central. Selon un autre aspect de l'invention, la caractéristique de réponse et/ou l'ordre du filtre FIR de la figure 2 peuvent être dynamiquement modifiés en changeant les valeurs des fonctions de pondération. Cela est accompli par un bus de contrôle de coefficient 77, qui interconnecte les circuits de fonction de pondération. La caractéristique de réponse du filtre est changée en décalant en série le nouveau coefficient dans le circuits de fonction de pondé ration, comme on le décrira ci-aprds. En se référant à la figure 3, on peut y voir un schéma bloc de l'un des circuits de fonction de pondération de la figure 2. Deux registres à décalage dynamiques 72 et 74 sont couplés en série par des parties du bus de contrôle de coefficient 77. Une sortie du registre 72 est couplée à une entrée de commande d'une matrice de décalage 76et une sortie du registre 74 est couplée a une entrée de co-arde d'une atrioe - décalage 6. Le signal d'entrée x(n3est apXiqué aux entrées des matrices -76 et 78, dont les sorties sont couplées aux deux entrées d'un additionneur 70. Un signal pondéré x(n) est produit à une sortie de l'additionneur 70. Le circuit de fonction de pondération de la figure 3 pondère le signal x(n) appliqué par une fonction qui est une somme ou une différence de multiple de puissance aux inverses de deux, en utilisant une technique de décalage et addition ou soustraction. Par exemple, on suppose que le circuit de fonction de pondération doit produire un signal égal à (3/16) x(n). Les valeurs des coefficients représentant 1/8 et 1/16 sont d'abord décalées dans les registres à décalage dynamique 72 et 74, respectivement. Le coefficient de 1/8 est appliqué à la matrice 76 qui décale le signal d'entrée x(n) vers la droite de trois positions de bits pour produire un signal égal à (1/8)x(n). Le coefficient de 1/16 est appliqué à la matrice 78, qui décale le signal d'entrée x(n) vers la droite de quatre positions, afin de produire ainsi un signal égal à (1/16)x(n). L'additionneur 70 ajoute alors la valeur de (1/8)x(n) à (1/16)x(n), pour produire le signal pondéré souhaité de (3/16)x(n). Les matrices et les registres de la figure 3 sont illustrés en plus de détail sur les figures 4 et 5 respectivement. En se référant à la matrice illustrée sur la figure 4, le signal d'entrée appliqué x(n), par exemple, de 8 bits est appliqué à une section d'inversion 80 de la matrice. La section d'inversion 80 inversera le signal x(n) ou le laissera passer sans inversion selon les valeurs des signaux complémentaires de commande INVERSION et INVERSION. Le signal produit par la section d'inversion est alors appliqué à une section de pondération de 1/2 82 ou il peut être pondéré par 1/2 ou passer sans être pondéré, selon les valeurs des signaux complémentaires de commande C1 et C1. Un signal à 9 bits est produit par la section de pondération de 1/2 et est appliqué à une section de pondération de 1/4 84. Dans cette section, le signal peut être encore pondéré de 1/4 ou passer sans être pondéré selon la valeur des signaux complémentaires de commande C2 et C2.Un signal à 11 bits produit par la section de pondération 84 est appliqué a une section de pondération 1/16 86 qui peut pondérer le signal d'un autre facteur 1/16 ou le laisser passer sans être pondéré selon l'établissement de signaux complémentaires de commande C4 et C Le signal pondéré est alors applique a la section de mise à zéro et tampon 88 qui reçoit un signal de commande d'une porte ET 87. Quand les signaux de commande C1, C2 et C4 appliqués à la porte ET 87 sont tous vrais (c'est-à-dire tous des uns logiques), la section 88 produit un signal de sortie de valeur nulle. Autrement, le signal pondéré x(n) n'est que tamponné par la section 88 et est appliqué à l'additionneur 70 de la figure 3. Quand les valeurs de fonction de pondération sont programmables comme le montrent les figures 3 et4, l'ordre du filtre FIR peut être modifié par mise à zéro des signaux des circuits de fonction de pondération en débutant avec ceux couplés aux premier et second étages de registre à décalage du filtre. Par exemple, le mode de réalisation de la figure 2 montre un filtre FIR de septième ordre avec des poids des prises aO, a1, a((N-1)/2)-1' a((N-1)/2' a((N-1)/2)+1' aN-2 et aN~1, où N=7. Les valeurs de fonction de pondération 20 de la figure 2 peuvent etre établies à zéro (c'est-à-dire a0=O et aN~1=0) en utilisant la structure des figures 3 et 4, où les coefficients C1, C2 et C4 sont établis égaux a un. Le circuit 20 appliquera alors des signaux de valeur nulle au verrouillage 30 et a l'additionneur 66. Cela changera le filtre FIR à un filtre de cinquième ordre avec des poids de prises de a1, a((N-1)/2)-1t a((N-1)/2t a((N-1)/2)+1 et aN~2. Ce filtre de cinquième ordre est suivi des retards de deux cycles d'horloge des verrouillages 34 et 64, qui reçoivent le signal filtré de sortie produit a la sortie de l'additionneur final effectif 36 du filtre de cinquième ordre. La matrice de la figure 4 peut être contrôlée pour pondérer le signal x(n) par des facteurs de un, 1/2, 1/4, 1/8, 1/16, 1/32 ou 1/64 selon les valeurs des signaux de commande. Le signal pondéré peut, comme on l'a décrit ci-dessus, être inversé (complément a un) ou passe sans inversion selon les valeurs des signaux de commande INVERSION et INVERSION. Par exemple, si deux signaux pondérés doivent être soustraits, alors il faut d'abord prendre le complément a deux du signal devant être soustrait de l'autre. L'opération de prise de complément) deugproduit un signal dont la valeur est le négatif de la valeur du signal d'entrée. Pour prendre le complément à deux d'un signal binaire, les bits du signal d'entrée sont d'abord inversés puis un "1" binaire est ajouté au résultat.Si l'on doit prendre le complément à deux des signaux pondérés, le signal de commande INVERSION peut alors etre appliqué à la position du bit le moins important (retenu) de lladdi- tionneur 70 pour compléter le processus de prise du complément à deux en ajoutant 1 à la somme du cumulateur et du cumulant. Un registre à décalage adapté à une utilisation comme registre à décalage dynamique 72 ou 74 de la figure 3 est représenté sur la figure 5. Des bascules ou flips-flops 90, 92, 94 et 96 du type D sont couplées en série avec le bus de contrôle de coefficient 77 et elles sont déclenchées par un signal d'horloge. Si l'on souhaite changer la valeur de la fonction de pondération de la figure 4, le signal d'horloge est activé pour décaler les nouveaux signaux de commande dans le registre, du bus 77. Le courant de données de signaux de commande, consistant en bits de donnés de coefficient en série, est déclenché à travers le registre jusqu'à ce que les bits représentant les coefficients souhaités soient stockés aux étages appropriés des registres.Des valeurs des coefficients pour les registres suivantspeuvent également passer par le registre et dans des registres suivants construits de façon semblable. Quand le registre est bien chargé, les signaux de commande INVERSION, C11 C2 et C4 sont produits aux sorties Q-des bascules, et les valeurs complémentaires sont produites aux sorties Q. La matrice de la figure 4 pondérera et/ou inversera le signal d'entrée x(n) selon ces valeurs de coefficient. En se référant a la figure 6, un étage de verrouillage semi-dynamique adapté à une utilisation dans le registre a décalage des figures 3- et 5 est illustré sous forme schématique. Quatre des étages de verrouillage de la figure 6 peuvent être montés en cascade pour produire un registre a décalage a quatre étages ayant une fonction semblable à celle de la figure 5. Sur la figure 6, le signal de commande de coefficient est appliqué a une porte de transmission 200, comprenant deux transistors complémentaires MOS 202 et 204 du type E et du type n, qui sont couplés de la source au drain. La sortie de la porte de transmission 200 est couplée à l'entrée d'un inverseur 208 dont la sortie est couplée à une seconde porte de transmission 210 comprenant des transistors complémentaires MOS 212 et 214 couplés de la source au drain. La sortie de la porte de transmission 210 est couplée à l'entrée d'un inverseur 218, dont la sortie est couplée à l'entrée d'une troisième porte de transmission 220 comprenant des transistors complémentaires MOS 222 et 224 couplés de la source au drain. La sortie de la porte de transmission 220 est couplée à l'entrée de 1' inverseur 208. Les signaux complémentaires de SORTIE et SORTIE (correspondant aux sorties Q et Q des bascules 90-96 de la figure 5) sont produits aux sorties des inverseurs 218 et 208, respéctivement. L'étage de verrouillage semi-dynamique de la figure 6 est déclenché par des signaux complémentaires d'horloge g et T tandis que la porte 220 est ouverte parce que le signal ECRITURE est à l'état haut et que le signal ECRITURE est à l'état bas. Quand le signal T est bas et que le signal d'horloge v est haut, le signal de commande de coefficient est conduit par la porte de transmission 200 et est stocké dans la capacité d'entrée 206 de l'inverseur 208. Le signal d'horloge + et ) change alors d'état, ce qui ouvre la porte de transmission 220 et rend la porte de transmission 210 conductrice.Le niveau du signal a l'entrée de l'inverseur 208 est inversé, transmis par la porte 210 et maintenu à la capacité d'entrée 216 de l'inverseur 218. Quand le verrouillage a été chargé des valeurs souhaitées, le signal ECRITURE passe à l'état bas et le signal ECRITURE passe a l'état haut, ce qui rend la porte de transmission 220 conductrice. Le niveau du signal à l'entrée de l'inverseur 218 est inversé par cet inverseur et est transmis par la porte 220, renforçant ainsi le niveau du signal stocké à l'entrée de l'inverseur 208. Le signal a la sortie de l'inverseur 208 continue a être conduit par la porte 208 pour renforcer le niveau du signal maintenu à l'entrée de l'inverseur 216. Ainsi, les niveaux des signaux stockés sont maintenus aux entrées des deux inverseurs par contre réaction positive, et des signaux complémentaires de SORTIE et SORTIE sont présentés à la matrice par le verrouillage. La figure 7 montre un mode de réalisation plus détaillé des matrices des figures 3 et 4, adapté à une fabrication sous forme de circuit intégré MOS. Sur la figure, des trajets métallisés sont représentés par des lignes en traits pleins épais, les trajets de diffusion sont représentés par des lignes en traits pleins minces et les trajets de polysilicium sont représentés par des lignes en pointillés minces. Les intersections des trajets du même type désignent des connexions en ces points. Les signaux sont acheminés à travers la matrice par les portes de transmission qui sont formées par les intersections des trajets de couche de diffusion et des trajets de polysilicium sous le contrôle des niveaux des signaux sur le trajet de polysilicium.Quand le signal sur le trajet de polysilicium est a l'état haut, les signaux peuvent passer à travers ce point dans le trajet de couche de diffusion quand le signal sur le trajet de polysilicium est bas, les signaux ne peuvent passer à travers ce point dans le trajet de couche de diffusion. Les bits B7-B0 d'un signal d'entrée à huit bits x(n) sont appliqués à une première colonne 100 de huit inverseurs dans la section d'inversion de la matrice. Chacun de ces inverseurs est by-passé par un trajet de signaux commandés qui est partiellement un conducteur métallisé et partiellement un trajet de couche de diffusion. Les sorties des huit premiers inverseurs sont couplées aux entrées d'une seconde colonne 102 de huit inverseurs. Les signaux de sortie sont produits par la seconde colonne d'inverseurs sur sept trajets de signaux de couche de diffusion 110-116 et sur le trajet 117, qui est partiellement un conducteur métallisé et partiellement un trajet de diffusion. Les huits trajets de signaux 110-117 passent d'abord par la section de pondération de 1/2 82, comprenant un trajet de polysilicium 130 qui transfère le signal de commande C1 sur un polysilicium et un trajet métallisé 132 qui transfère le signal de commande Cl. Les huit trajets 110-117 et le trajet de signaux de bits d'ordre inférieur 120 passent ensuite par la section de pondération de 1/4 84, qui comprend un trajet de polysilicium 140 qui transfère le signal de commande C2 et un trajet de polysilicium et métallisé 142 qui transfère le signal de commande C2.Les huit trajets de signaux 110-117 et les trajets des bits d'ordre inférieur 120-122 passent alors par la section de pondération de 1/16 86 qui comprend un trajet de polysilicium 150 qui transfère le signal de commande C4 et un trajet de polysilicium et métallisé 152 qui transfère le signal de commande C4. Enfin, les huit trajets de signaux 110-117 et les trajets des bits d'crdre inférieur 120-122 passent par un circuit de mise à zéro et tampon 88. Un circuit de mise à zéro 160, comprend un trajet de polysilicium 166, un trajet de couche de diffusion et métallisé 162 et un bus métallisé de mise à la masse 164. Les onze trajets de signaux sont alors couplés aux inverseurs des colonnes 160 et 172 qui produisent 11 bits de sortie WB7-WB ,. Le circuit de mise à zéro 160 est commandé par des signaux d'une porte ET 87 qui reçoit les signaux d'entrée des trajets de C11 C2 et C4, 132, 142 et 152. La sortie de la porte ET 87 est couplée au trajet métallisé et de polysilicium 162, et à l'entrée de l'inverseur 165. La sortie de l'inverseur 165 est couplée au trajet de polysilicium 166. Si le signal d'entrée x(n) ne doit pas être inversé, le signal INVERSION est bas et le signal INVERSION est haut. Le signal INVERSION à l'état bas ouvre les portes de transmission (comme on l'a décrit ci-dessus3 dans les trajets qui by-passent les premiersinverseurs 100, et le signal INVERSION à l'état haut ferme les portes de transmission aux entrées des premiers inverseurs 100. Les 8 bits du signal d'entrée sont alors doublement inversés par deux inverseurs dans chaque trajet, les signaux sur les lignes 110-117 ne sont pas inversés par rapport aux signaux d'entrée. Le signal INVERSION est également appliqué aux entrées de trois inverseurs 104, 106 et 108, dont les sorties sont couplées aux entrées des trajets des signaux des bits d'ordre inférieur 120, 121 et 122, respectivement. Quand le signal d'entrée ne doit pas être inversé, le signal INVERSION à l'état haut force les inverseurs 104, 106 et 108 à appliquer les niveaux de valeur de signaux zéro aux entrées des trajets des signaux des bits d'ordre inférieur 120, 121 et 122. Quand la section d'inversion 80 doit inverser le signal d'entrée, le signal INVERSION est à l'état bas et le signal INVERSION est à l'état haut. Le signal INVERSION ouvre alors les portes de transmission aux entrées de la première colonne 100 des inverseurs et le signal INVERSION ferme les trajets qui dépassent les premiers inverseurs. Les bits du signal d'entrée sont alors inversés une fois seulement par les inverseurs 102. En même temps, le signal INVERSION à l'état basaux entrées des inverseurs 104, 106 et 108 produit les signaux au niveau un logique aux entrées des trajets de bits fractionnés 120, 121 et 122. Cela forme un signal à 11 bits totalement complété à la sortie de la matrice à décalage. Quand le signal d'entrée doit être pondéré de 1/2 par la section de pondération 82, le signal C1 est haut et le signal C1 est bas. Le signal C1 à l'état haut au trajet de commande 132 ferme alors les trajets en diagonale reliant des trajets adjacents. Le signal C1 à l'état bas sur le trajet 130 ouvre également les trajets 110-116 et 120 aux points suivant les points de départ pour les trajets en diagonale et avant les points où les signaux sont appliqués aux trajets inférieurs respectifs. Ainsi, les signaux au conducteur 117 sont conduits vers le trajet 116, les signaux sur le trajet 116 sont conduits au trajet 115 et ainsi de suite, (les signaux sur le trajet 117 passent sans être affectés car le trajet 117 est un trajet métallisé).Si la section de pondération 82 doit laisser passer le signal d'entrée sans décalage, le signal C1 est à l'état bas, ce qui ouvre le trajet en diagonale et le signal1 à l'état haut ferme lestrajets110-116 et 120 a travers la section. Les sections 84 et 86 fonctionnent d'une façon analogue à la section 82 a l'exception que le signal d'entrée est décalé de deux et quatre positions respectivement, par ces sections. Les trajets de contrôle ou commande 140 et 150 commandent les portes de transmission dans les trajets directs 110-116 et 120-122 et les trajets de commande 142 et 152 commandent les portes de transmission dans les trajets en diagonale pour le décalage. Toutes les sections de pondération 82, 84 et 86 reproduisent également le bit le plus important B7 tandis que le signal est décalé vers le bas, pour addition subséquente par complément à deux. Par exemple, quand le signal d'entrée est pondéré par un 1/16 par la section 86, le signal B7 au trajet 117 est également appliqué aux trajets 116, 115 et 114 ainsi qu'au trajet 113 par le trajet de diffusion 154. Quand les signaux C11 C2 et C4 sont tous à l'état haut, le signal de décalage est remis à zéro. La combinaison de ces trois signaux par la porte ET 87 place un signal à l'état haut au conducteur 162. Ce signal à l'état haut relie alors les trajets de signaux 110-122 au bus à la masse 164. En même temps, l'inverseur 165 et le trajet de polysilicium 166 ouvrent tous les trajets (comprenant 117 qui est trajet de diffusion) avant les points où ils sont mis à la masse. Un signal avec que des zéros est alors produit à la sortie des inverseurs tampons 170 et 172. A titre d'exemple, on suppose que le signal d'entrée x(n) doit être pondéré par un facteur de 1/64. Cela est accompli en forçant les sections de pondération 84 et 86 à produire un décalage de six positions. Le bit B5 sera placé sur le trajet 115 par les inverseurs dans les colonnes 100 et 102 et passera directement par la section de pondération de 1/2 82, en restant sur le trajet 115. Le bit B5 sera alors conduit au trajet 113 par la section de pondération 84, puis au trajet 120 par la section de pondération 86. Le bit Bd d'origine du signal d'entrée passera alors par la sortie WB 1 un décalage de six places par rapport a saposition d'origine. Tous les bits du signal d'entrée seront décalés de cette façon, afin de pondérer ainsi le signal d'entrée x(n) d'un facteur de 1/64. Les matrices à décalage et du circuit de fonction de pondération du filtre FIR selon l'invention sont mieux décrits dans la demande de brevet US No 363 827 intitulée "Digital Filter Circuits", de Lauren A. Christopher. REVENDICATIONS 1. Filtre numérique à réponse impulsionnelle limite et pondérée à prises d'entrée, comprenant un certain nombre d'éléments retardateurs couplés en série et des additionneurs en séquence alternée, ayant un point central ; un certain nombre de prises d'entrée couplées à un premier desdits éléments retardateurs et aux entrées desdits additionneurs ; et un certain nombre de circuits de fonction de pondération ayant des entrées couplées pour recevoir un signal numérique d'entrée et les sorties respectives, caractérisé en ce que lesdites sorties respectives sont couplées aux prises d'entrée placées à un nombre identique de prises avant et après ledit point placé au centre. 2. Filtre selon la revendication 1, caractérisé en ce que les éléments retardateurs, additionneurs et circuits de fonction de pondération sont agencés en un certain nombre de modules (60), chaque module comprenant : un circuit de fonction de pondération de signaux d'entrée (22) ayant une entrée pour recevoir ledit signal numérique d'entrée et une sortie ob sont produits les signaux pondérés ; des premier (30) et second (34) éléments retardateurs, chacun ayant une entrée de signaux et une sortie de signaux ; un premier additionneur (32) ayant une première entre couplée à la sortie dudit circuit à fonction de pondération, une seconde entrée couplée à la sortie de signaux dudit premier élément retardateur et une sortie ; et un second additionneur (36) ayant une première entrée couplée a la sortie du circuit de fonction de pondération, une seconde entrée et une sortie couplée à l'entrée de signaux du second élément retardateur. 3. Filtre numérique selon la revendication 2, caractérisé en ce que les modules comprennent un module final ayant une sortie où est produit un signal filtré ( y(n)) ; ledit filtre comprenant de plus un moyen pour coupler chaque entrée du premier élément retardateur et chaque sortie du second élément retardateur des modules à la sortie d'un premier additionneur et a la première entrée d'un second additionneur d'un module adjacent, respectivement. 4. Filtre selon la revendication 3, caractérisé en ce que le module final comprend un circuit de fonction de pondération (20) ayant une entrée pour recevoir un signal numérique et une sortie où est produit un signal numerique pondere un additionneur (66) ayant une première entrée couplée à la sortie du circuit de fonction de pondération, une seconde entrée couplée à la sortie du second élément retardateur d'un module adjacent, et une sortie ; et un élément retardateur (64) ayant une entrée couplée à la sortie de l'additionneur du module final et une sortie où est produit le signal filtré. 5. Filtre selon la revendication 1, caractérisé en ce que les éléments retardateurs (30, 40, 50, 54, 44, 34, 64) comprennent N éléments retardateurs ayant des entrées et des sorties, et numérotés respectivement N-i, où i est un nombre entier entre N-l et zéro, la sortie de l'élément retardateur numéro N étant couplée à la sortie du filtre les additionneurs (32, 42,52, 46,36, 66) comprennent N-l additionneurs respectivement numérotés N-j, où j est un nombre entier entre N-2 et zéro, chacun desdits additionneurs ayant une première entrée, une seconde entrée couplée a la sortie de l'élément retardateur de numéro N-j-l et une sortie couplée a l'entrée de l'élément retardateur de numéro N-j les prises d'entrée comprennent N prises d'entrée respectivement numérotées N-i où la prise d'entrée de numéro 1 est couplée à l'entrée de l'élément retardateur de numéro 1 et les prises d'entrée respectives numérotées 2 à N sont couplées aux premières entrées respectives des additionneurs numérotés 2 à N ; et les circuits de fonction de pondération (20, 22, 24 comprennent (N/2) circuits de fonction de pondération respectivement numérotés (N/2)-k, où k est un nombre entier entre (N/2)-1 et zéro, avec les entrées desdits circuits de fonction de pondération couplées a l'entrée du filtre, et les sorties respectives des circuits de fonction de pondération couplées à des prises respectives du même numéro et à des prises respectives numérotées N-(N/2)+k+1, la partie fractionnée des termes N/2, s'il y en a, n'étant pas considérée. 6. Filtre selon la revendication 5, caractérisé en ce que le nombre N est un nombre impair, les prises comprennent une prise centrale de numéro (N+1)/2 et comprend de plus un circuit de fonction de pondération supplémentaire (26) ayant une entrée couplée à l'entrée du filtre et une sortie couplée a la prise centrale. 7. Filtre selon la revendication 1, caractérisé en ce que élément retardateur (30, 40, 50, 54, 44, 34, 64) a une entrée et une sortie ; les additionneurs (32, 42, 52, 46, 36, 66) sont en un nombre moindre que les éléments retardateurs, une entrée de chaque additionneur étant couplée à une sortie d'un élément retardateur précédent et la sortie de chaque additionneur étant couplée à l'entrée d'un élément retardateur suivant ; le point central (52, 56) est placé à un nombre donné d'éléments retardateurs suivant l'entrée du premier élément retardateur (30) de la séquence et précédant la sortie du dernier élément retardateur (34) de la section ; les prises d'entrée sont couplées aux secondes entrées des additionneurs et à l'entrée du premier élément retardateur ; et les circuits de fonction de pondération (20, 22, 24) ont chacun une entré couplée pour recevoir un signal numérique (x)(n)) qui doit être filtré, afin de produire des signaux numériques pondérés à des sorties respectives, chacune desdites sorties des circuits de fonction de pondération étant couplée à deux des prises d'entrée qui sont placées à un nombre identique de prises du point central de la séquence. 8. Filtre selon la revendication 7, caractérisé en ce que le point central (52, 56) est placé à un nombre donné de prises d'entrée suivant la prise d'entrée couplée à l'entrée du premier élément retardateur (30) et précédant la prise d'entrée couplée à l'additionneur final (66) de la séquence, l'un des additionneurs (52) étant placé au point central ; et comprenant de plus un circuit de fonction de pondération supplémentaire (26) ayant une entrée couplée pour recevoir le signal numérique qui doit être filtré et une sortie couplée à la seconde entrée de l'additionneur qui se trouve au point central. 9. Filtre selon la revendication 1, caractérisé par une entrée pour recevoir le signal numérique (x (n)) à traiter ; et une sortie où est produit un signal traité (y (n)) ; les additionneurs (32, 42, 52, 46,36, 66) sont en un nombre égal aux éléments retardateurs (30, 40, 50, 54, 44, 34, 64 ); chacun des additionneurs a des première et seconde entrées et une sortie ; les sorties de l'élément retardateur sont couplées aux premières entrées des additionneurs suivant respectifs et les sorties des additionneurs sont couplées aux entrées des éléments retardateurs suivant respectifs, la sortie du dernier additionneur (66) de la séquence alternée étant couplée à la sortie du filtre ; le point central comprend un additionneur (52) le nombre d'éléments retardateurs entre l'entrée du premier élément retardateur et la première entrée de l'additionneur central étant égal au nombre d'éléments retardateurs entre la sortie de l'additionneur central et la sortie du dernier additionneur ; les prises étant en un nombre égal à au moins un de plus que le nombre des éléments retardateurs, l'une desdites prises étant couplée à l'entrée du premier élément retardateur (30) les autres prises étant couplées aux secondes entrées respectives des additionneurs; et les circuits de fonction de pondération (20, 22, 24, 26) sont en un nombre égal à un plus la moitié du nombre d'éléments retardateurs, chacun des circuits de fonction de pondération ayant une entrée et une sortie, les entrées de tous les éléments de pondération étant couplées a l'entrée du filtre, la sortie d'un premier (26) des éléments de pondération étant couplée à la seconde entrée de l'additionneur central, les sorties de chacun des autres éléments de pondération étant couplées a au moins deux prises, chacune des deux prises étant éloignées du même nombre d'éléments retardateurs, par rapport à l'additionneur central. 10. Filtre selon la revendication 1, caractérisé en ce que chaque circuit de fonction de pondération (20, 22, 24, 26) comprend des première (76) et seconde (78) matrices de décalage, chacune ayant une entrée couplée pour recevoir le signal numérique (x(n)) et des sorties respectives où sont produits des premier et second signaux numériques pondérés, et un additionneur (70) ayant une première entrée couplée a la sortie de la première matrice, une seconde entrée couplée à la sortie de la seconde matrice et une sortie où est produit un signal numérique pondéré. 11. Filtre selon la revendication 1, caractérisé en ce que chaque circuit de fonction de pondération (20, 22, 24, 26) comprend une première matrice (76) ayant une entrée couplée pour recevoir le signal numérique (x(n)), une sortie où est produit un premier signal numérique décalé de façon réglable et une entrée de commande de décalage ; une seconde matrice (78) ayant une entrée couplée a l'entrée de la première matrice, une sortie où est produit un second signal numérique décalé de façon réglable et une entrée de commande de décalage ; et un additionneur (70) ayant des entrées couplées aux sorties des matrices à décalage et une sortie où est produit un signal numérique pondéré ; et un registre (72 ; 74) ayant une entrée couplée pour recevoir un signal de commande de décalage et un certain nombre de sorties couplées aux entrées de commande des matrices à décalage. 12. Filtre selon la revendication 11, caractérisé en ce que les. matrices à décalage (76, 78) comprennent une première section (82) pour décaler de façon réglable le signal numérique d'une position d'un bit ; une seconde section (84) couplée en série à la première section pour décaler de façon réglable le signal numérique de deux positions de bits ; et une troisième section (86) couplée en série à la seconde section pour décaler de façon réglable le signal numérique de quatre positions. 13. Filtre selon la revendication 12, caractérisé par une section d'inversion (80) couplée en série avec la première section pour compléter de façon réglable le signal numérique.