FR 2500974 A1 19820903 FR 8103983 A 19810227 DISPOSITIF DE FORMATTAGE POUR L'EMISSION DE DONNEES NUMERIQUES SUR UNE PREMIERE VOIE DE TRANSMISSION ET DISPOSITIF DE RECEPTION DES DONNEES AINSI FORMATTEES EN VUE DE LEUR TRANSFERT VERS UNE SECONDE VOIE DE TRANSMISSION La présente invention concerne un dispositif de formattage pour rémission de données numériques sur une première voie de transmission de débit binaire dl, et un dispositif de réception des données ainsi formattées en vue de leur transfert vers une seconde voie de transmission de débit binaire d2. La présente invention concerne plus particulièrement un dispositif de formattage pour l'émission de données numériques dans les intervalles de temps de même rang r (r étant un entier compris entre 1 et q) d'un multiplex temporel transmis sur une première voie de transmission de débit binaire dl, et un dispositif de réception des données ainsi formattées en vue de leur transfert vers une seconde voie de transmission de débit binaire d2. A. titre d'exemple, le multiplex temporel "MIC" européen normalisé par le CCITT (avis de la série G700, Tome 111-2 du livre orange) comporte q intervalles de temps (q étant égal à 32) transmis sur une voie de transmission de débit binaire dl égal à 2048 kilobits par seconde. L'invention s'applique notamment à la signalisation par canal séma- phore utilisée dans les centraux téléphoniques à une unité de commande électronique et à réseau de connexion numérique, c'est-àdire aptes à commuter des signaux de parole numérisés selon le mode "MIC" et, par exemple selon le mode "MIC" précité. Conformément à ce type de signalisation, les informations de signalisation sont transmises sur une voie de signalisation, distincte de la voie de parole, et correspondant à la seconde voie de transmission précitée. (On entend ici par voie de transmission le support matériel de transmission > . Les informations de signalisation émises vers le central téléphonique sur la voie aller de la voie de signalisation sont insérées, gracie à un dispositif d'insertion situé dans le central téléphonique, en amont du réseau de connexion, dans les intervalles de temps de même rang r (généralement égal à 6) des multiplex temporels transmis sur la voie aller des jonction "MIC" raccordées au réseau de connexion (une jonction "MIC" correspondant à la première voie de transmission précitée. Un tel dispositif d'insertion a fait l'objet d'une demande de brevet NO 80 22 795 déposée le 24 octobre 1980 par la demanderesse, ce dispositif ayant pour principale caractéristique d'avoir une structure unique quel que soit le débit binaire d2 de la seconde voie de transmission. Les intervalles de temps de rang f" contenant les informations de signalisation sont commutés en permanence à travers le réseau de connexion vers des organes de traitement de la signalisation, c'est-à-dire vers un périphérique programmé de signalisation communiquant avec l'unité de commande du réseau de connexion. Les informations de signalisation émises en retour par les organes de signalisation sont commutées en permanence à travers le réseau de connexion vers les intervalles de temps de rang r de la voie retour des jonctions "MIC" raccordées au réseau de connexion. fl est donc nécessaire de prévoir, à l'image du dispositif d'insertion précité, un dispositif de réception des informations de signalisation contenues dans les intervalles de temps de rang "r" de la voie retour des jonctions "MIC" en vue de leur transfert vers la voie retour de la voie de signalisation. fl est important de remarquer que les voies de signalisation peuvent avoir en pratique des débits binaires très différents, les valeurs 1,2 - 2,4 4,8 - 9,6 - 24 ou 48 kilobits par seconde étant par exemple des valeurs couramment utilisées. Aussi la présente invention a pour objet un dispositif de réception des informations de signalisation contenues dans les intervalles de temps de rang r de la voie retour des jonctions MIC, en vue de leur transfert vers la voie retour de la voie de signalisation, ayant une structure unique quel que soit le débit binaire d2 de la seconde voie de transmission, ce qui procure un important avantage d'unification des fabrications. La présente invention a également pour objet un dispositif de formattage pour l'émission des informations de signalisation dans les intervalles de temps de rang r de la voie retour des jonctions MIC, destiné à rendre possible l'unicité de structure du dispositif de réception précitée. On entend ici par formattage de données numériques une méthode d'adjonction d'informations de service à ces données, et d'agencement de ces données, lors de leur émission, de manière à fournir des indications rendant possibles certains traitements de ces données lors de leur réception. Selon l'invention, le dispositif de formattage pour l'émission de données numériques dans les intervalles de temps de rang r (r étant un entier compris entre I et q) d'un multiplex temporel transmis sur une première voie de transmission de débit binaire dl, comporte: - des moyens de répétition pour répéter les mêmes données sur M intervalles de temps de rang r successifs (avec M = d1 - des moyens d'association pour associer à ces données un élément binaire P dont la valeur change tous les M intervalles de temps de rang r successifs, ce qui permet au dispositif de transfert d'être utilisable quel que soit le débit binaire d2 de la secoride voie de transmission. Selon l'invention, le dispositif de réception des données ainsi formattées, en vue de leur transfert vers une seconde voie de transmission de débit binaire d2, comporte: - des moyens de sélection pour sélectionner les premières de M données se répétant identiquement sur M intervalles de temps de rang r successifs, - des moyens de reconnaissance pour reconnaître le débit binaire d2 de la seconde voie de transmission, - des moyens d'émission pour émettre les données sélectionnées, à un rythme correspondant au débit binaire d2 reconnu. Les objets et caractéristiques de la présente invention apparaitront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins ciannexés dans lesquels: - la figure 1 est un schéma de principe des dispositifs de formattage et de réception conformes à la présente invention et de leur environ nement; - la figure 2 est un schéma détaillé d'un dispositif de formattage conforme à la présente invention; - la figure 3 est un schéma détaillé d'un dispositif de réception conforme à la présente invention; - la figure 4 est un diagramme des temps représentant les signaux obtenus en différents points du dispositif représenté à la figure 3. Des éléments identiques sur des figures différentes portent des références identiques. Ces figures s'inspirent plus particulièrement de l'application à la signalisation par canal sémaphore précitée mais le principe de l'invention est indépendant de l'applicàtion envisagée. Sur la figure 1, on a représenté un réseau de connexion numérique 1 d'un central téléphonique à unité de commande électronique 2. On a également représenté les organes de signalisation de ce central téléphonique, ceux-ci comportant un périphérique programmé de signalisation 3 qui communique avec l'unité de commande 2 au moyen d'une liaison 4. Les informations de signalisation émises par le périphérique programmé de signalisation 3 empruntent une liaison 3 multiplexée dans le temps à raison de 32 intervalles de temps par trame, c'est-à-dire transportant les informations de signalisation destinées à être émises sur la voie retour de voies de signalisation 61, 62 ... 632. Grace à des liaisons semi-permanentes établies dans le réseau de connexion 1, les informations contenues dans les intervalles de temps de rang R des multiplex de signalisation transmis sur la liaison 5 (R étant un entier variable de 1 à 32) sont commutées vers les intervalles de temps de rang 6 des supermultiplex transmis sur la voie retour d'une superjonction MIC 7. Ce supermultiplex est composé de supertrames qui comportent successivement 32 intervalles de temps de rang 1, 32 inter valles de temps de rang 2, ...etc 32 intervalles de temps de rang 32. La superjonction MIC 7 est reçue sur un premier équipement de terminaison de voie de transmission 8 constitué par une interface de commutation qui aiguille les premiers, les seconds, ... etc les 32èmes intervalles de temps de même rang R de la superjonction MIC 7 respecti vement vers les intervalles de temps de rang R de 32 jonctions "MIC" 91 à 32- Les jonctions MIC 91 à 932 sont reçues respectivement sur 32 dispositifs de réception 101 à 1032 aptes à transférer les informations de signalisation contenues dans les intervalles de temps de rang 6 des multiplex temporels transmis sur les jonctions MIC 91 à 932 respectivement vers les voies de signalisation 61 à 632.Chaque dispositif de réception 10R est notamment apte à faire passer ces informations de signalisation du débit binaire dl avec lequel elles sont transmises sur la jonction "MIC" 9R (c'est-à-dire sur la première voie de transmission) au débit binaire d2 avec lequel elles sont transmises sur la voie de signalisation Les informations fournies par les dispositifs de réception 1 1 à 1032 sont recueillies sur 32 voies intermédiaires 111 à 32 Entre ces 32 voies intermédiaires et les 32 voies de signalisation sont encore prévus 32 seconds équipements de terminaison de voies de transmission 121 à 1232, aptes notamment à adapter les signaux délivrés par les dispositifs de réception 101 à 1032 aux voies de signalisation 61 à 632.Dans ces conditions ce sont les voies intermédiaires, et non plus les voies de signalisation, que l'on qualifie de secondes voies de transmission. Le dispositif de formattage conforme à l'invention a une structure telle qu'il peut être raccordé indifféremment à n'importe quelle voie de signalisation quel que soit le débit binaire de celle-ci, ce qui est particulièrement intéressant en pratique. Ce résultat est obtenu par l'utilisation conjointe du dispositif de réception conforme à l'invention et d'un dispositif de formattage 13 situé entre périphérique programme de signalisation 3 et la liaison 3, c'est-à-dire du côté émission des informations de signalisation.Le dispositif de formattage conforme à l'invention est apte à procurer aux informations de signalisation un format qui permet une reconnaissance automatique, par le dispositif de réception du débit binaire de la voie de signalisation à laquelle elles sont destinées, c'est-à-dire de la vitesse à laquelle le dispositif de réception correspondant devra les émettre à son tour. On fait pour cela l'hypothèse que les valeurs des débits binaires des différentes voies de signalisation sont centralisées au niveau des organes de signalisation. Le dispositif de formattage 13 représente sur la figure 2 reçoit du périphérique programmé de signalisation 3 à la fois le rang R de l'intervalle de temps actuellement traité du multiplex de signalisation transmis sur la liaison 5, les informations de signalisation proprement d, d1 dites SIG, le résultat M de la division qF pour l'intervalle de temps de rang R actuellement traité par le dispositif de formattage, et un signal d'horloge H1 de rythme égal au débit binaire dl (c'est-à-dire ici 2,048 MHz). Le dispositif de formattage 13 comporte des moyens de répétition pour répéter les mêmes informations SIC sur M intervalles de temps successifs de même rang R du multiplex de signalisation et des moyens d'association pour associer aux informations SIG un élément binaire P, de position fixe à l'intérieur d'un intervalle de temps, et dont la valeur change tous les M intervalles de temps sucessifs de même rang R. La simple observation de l'élément binaire P du côté réception des informations de signalisation, c'est-a-dire à intérieur des dispositifs de réception permet ainsi d'en déduire le débit binaire d2 auquel ces informations devront être émises sur- la voie de signalisation correspondante. On fait l'hypothèse que les informations SIG n'occupent pas toutes les positions d'éléments binaires d'un intervalle de temps, et par exemple qu'elles occupent seulement 7 positions d'éléments binaires, le premier élément binaire d'un intervalle de temps étant constitué par l'élément binaire P, et les sept éléments binaires suivants par les informations SIC. Les moyens de répétition comportent alors une première mémoire vive 15, de 32 mots de 7 éléments binaires, dite mémoire de stockage des informations de signalisation, munie -d'entrées d'adresse qui reçoivent le signal R, (codé en l'occurence sur 5 éléments binaires) d'entrées de données qui reçoivent les informations SIC (codées sur 7 éléments binaires), et de sorties qui fournissent également les informations SIG. Les moyens de répétition comportent également une seconde mé- moire vive 16 de 32 mots de b éléments binaires (b étant le nombre d'éléments binaires nécessaire pour coder le résultat M de la division La La mémoire vive 16 est munie d'entrées d'adresse qui reçoivent le signal R, d'entrées de données reliées aux sorties d'un multiplexeur 17, et d'une entrée de sélection de lecture-écriture reliée à la sortie d'un multiplexeur 17'. Les moyens de répétition comportent également une mémoire morte 18 munie d'entrées d'adresse reliées aux sorties de la mémoire vive 16 via un registre 19 à entrées et sorties parallèle, dont l'entrée d'horloge reçoit le signal d'horloge H1. Le multiplexeur 17 est muni de premières entrées de données qui reçoivent le signal M, de secondes entrées de données reliées à des premières sorties de la mémoire morte 18 et d'une entrée de commande reliée à une seconde sortie de la mémoire morte 18. Le multiplexeur 17' est muni d'une première entrée de données reliée à la seconde sortie de la mémoire morte 18, d'une deuxième entrée de données qui reçoit le signal d'horloge H1, et d'une entrée de commande reliée à la seconde sortie de la mémoire morte 18. La mémoire morte 18 est programmée de manière à fournir sur ses premières sorties un signal de valeur m-l lorsqu'elle est adressée par un signal de valeur m (m étant un nombre entier compris entre O et M) et sur sa seconde sortie un signal X qui a un premier niveau logique tant que m est compris entre M et O, et un second niveau logique lorsque m atteint la valeur O. Le signal X est également utilisé pour commander les entrées de sélection de lecture-écriture des mémoires vives 15 et 16. L'ensemble formé par la mémoire vive 16, la mémoire morte 18 et le multiplexeur 17 constitue un circuit d'inhibition de l'écriture, et du maintien de la lecture, de la mémoire 15, tant que les informations SIG n'ont pas été répétées dans M intervalles de temps de même rang R du multiplex de signalisation. Les moyens d'association comportent une mémoire vive 20, de 32 mots de un élément binaire. La mémoire 20 est munie d'entrées d'adresse qui reçoivent le signal R, d'une entrée de sélection de lecture-écriture qui reçoit le signal X, et d'une entrée de données reliée à la sortie inversée Q d'une bascule 21 du type D, dont l'entrée D est reliée à la sortie de la mémoire 20 et dont l'entrée d'horloge reçoit le signal X. La sortie de la mémoire 20 fournit l'élément binaire P qui est juxtaposé aux informations SIG pour constituer les informations SIG' transmises dans l'intervalle de temps de rang R du multiplex de signalisation. Le dispositif de formattage représenté sur la figure 2 fonctionne de la façon suivante. d On a fait l'hypothèse que d2 est und sous multiple de ql, c'est-à-dire qu'il existe un nombre entier M tel que q = Md2. II est donc possible, lors de l'émission de ces données, de répéter les mêmes données dans les intervalles de temps de même rang R de M trames consécutives. Pour cela la mémoire vive 15 n'est sélectionnée en écriture, c'est-à-dire de nouvelles informations n'y sont écrites à une même adresse, que lorsque M trames successives ont été émises avec les anciennes informations stockées à la même adresse. Grâce à une programmation adéquate de la mémoire morte 18, le signal X de sélection de lecture-écriture de la mémoire vive 15 ne prend en effet un niveau logique correspondant à l'écriture de la mémoire vive 15 que lorsque m atteint la valeur 0 (m décroissant de la valeur M à la d1 valeur 0 au rythme q). q La variation de m de la valeur M à la valeur 0 est obtenue à la fois par l'adressage de la mémoire morte 18 au moyen des données fournies par la mémoire vive 16, par le fait qu'à l'adresse m de la mémoire morte 18 est stockée la valeur m-l, et par la réécriture des données fournies par la mémoire morte 18 dans la mémoire vive 16, celle-ci étant alors sélectionnée en lecture ou en écriture par le signal d'horloge H1. Tant que m reste compris entre M et O, le signal X garde un niveau logique correspondant à une opération de lecture de la mémoire vive 15. On profite de la répétition des mêmes informations dans les intervalles de temps de même rang R de M trames consécutives pour associer à ces informations un élément binaire P dont la valeur ne change, pour une valeur de R donnée, que toutes les M trames. Ce format particulier permet lors de la réception des informations dans le dispositif de réception, d'avoir accès à la valeur M, et par conséquent de reconstituer le débit binaire d2 (le débit binaire dl étant invariable) ce qui est bien le but recherché. L'élément binaire P est fourni par la mémoire vive 20 qui est sélectionnée en lecture-écriture comme la mémoire vive 15, c'est-à-dire qu'on ne peut y écrire une nouvelle valeur de P que lorsque m atteint la valeur 0, cette mémoire étant lue le reste du temps. Et la nouvelle valeur de P qui est alors écrite est l'ancienne valeur inversée au moyen de la bascule D 21, ce qui est également le but recherché. La figure 3 représente un dispositif de réception 10, inséré entre l'interface de commutation 8 et un équipement 12 de terminaison de voie de signalisation. Le dispositif de réception 10 reçoit de l'interface de commutation 8 un multiplex temporel transmis sur une jonction "MlC"9, un signal REP de repérage de la fin des intervalles de temps de rang "r-l" du multiplex temporel, et un signal d'horloge H1 de rythme égal au débit binaire dl. Le dispositif de réception 10 fournit à l'équipement 12 de terminaison de voie de transmission les informations de signalisation sur une voie intermédiaire 11 de débit binaire dy et un signal d'horloge h2 de rythme égal au débit binaire d2. Le dispositif de réception 10 comporte un registre sérieparallèle 22, de huit éléments binaires dont l'entrée de donnée est reliée à la jonction "MIC"9, un registre parallèle-parallèle 23, de huit éléments binaires, dont les entrées de données sont reliées aux sorties du registre série-parallèle 22, et un registre parallèle-série 24, dont les entrées de données sont reliées aux sorties du registre parallèle-parallèle 23 qui transportent les informations SIG. Le dispositif de réception 10 comporte également une porte "OU exclusif" 25 munie d'une première entrée reliée à la sortie du registre série-parallèle 22 qui transporte l'élément binaire P, d'une seconde entrée reliée à la sortie du registre parallèle-parallèle 23 qui transporte l'élément binaire P, et d'une sortie reliée à l'entrée LD de commande de chargement du registre parallèle-série 24 via une bascule 26 du type D. La bascule 26 a son entrée D reliée à la sortie de la porte "OU exclusif" 25 et sa sortie Q reliée à l'entrée LD du registre 24. Le dispositif de réception 10 comporte également un séquenceur 27 qui fournit un signal d'horloge hl identique au signal d'horloge H1 pendant la durée des intervalles de temps de rang r et ne présentant aucune impulsion en dehors de cette durée, un signal d'horloge h présentant une seule impulsion à la fin de la durée des intervalles de temps de rang r, et un signal RAZ présentant également une impulsion à la fin de la durée des intervalles de temps de rang r. Le signal d'horloge hl est reçu sur l'entrée d'horloge CK du registre série-parallèle 22. Le signal d'horloge h est reçu sur l'entrée d'horloge CK de la bascule 26. Le signal d'horloge h inversé au moyen d'un inverseur 27' est reçu sur l'entrée d'horloge CK du registre parallèle-parallèle 23. Le signal RAZ est reçu sur l'entrée de remise à zéro CL de la bascule 26. L'ensemble formé par les éléments 23, 25, 26 et 27' constitue des moyens de sélection des premières de M données se répétant identiquement sur la première voie de transmission. Le dispositif de réception 10 comporte également des moyens de reconnaissance du débit binaire d2 de la seconde voie de transmission. Ces moyens de reconnaissance comportent un générateur 28 qui génère simultanément les débits binaires des différentes voies de signalisation susceptibles d'être raccordées à la même interface de commutation et un circuit de validation du débit binaire de la voie de signalisation effectivement raccordée à l'interface de commutation. Le- générateur 28 est alimenté par le signal H1 et fournit N signaux HZ1, H22 ... * H2N ayant des rythmes égaux aux différents débits binaires d2 utilisables. ll suffit d'alimenter le générateur 28 au moyen du signal d'horloge H1 puisqu' a fait l'hypothèse que d2 est un sous-multiple de d1 q Le générateur 28 est constitué par exemple par un compteur incrémenté par le signal d'horloge H1. Le circuit de validation- comporte un compteur 29 dont l'entrée CL de remise à zéro reçoit l'élément binaire P obtenu en sortie du registre série-parallèle 22 et dont l'entrée d'horloge CK reçoit l'un des signaux fournis par le générateur 28, par exemple le signal H2 1 Le circuit de validation comporte également un registre parallèle-parallèle 30, dont les entrées de données sont reliées aux sorties du compteur 29 et dont l'entrée d'horloge reçoit l'élément binaire P obtenu en sortie du registre série-parallèle 22.Le circuit de validation comporte également une mémoire morte 31 munie d'entrées d'adresse reliées aux sorties du registre 30 et de N sorties reliées respectivement à une première entrée de N portes "ET" 321 à 32N Les secondes entrées des portes "ET" 321 à 32N reçoivent respectivement les signaux H21 à H2N. Le circuit de validation comporte également une porte "OU" 33 munie de N entrées reliées aux sorties des portes "ET" 32i à 32N et d'une sortie, fournissant le signal H2, reliée à l'entrée d'horloge CK du registre parallèle-série 24. Le fonctionnement du dispositif de réception représenté sur la figure 4 est maintenant expliqué en relation avec le diagramme des temps représenté sur la figure 5. La première ligne de la figure 4 représente le signal d'horloge H1, de rythme égal au débit binaire dl (soit 2048 kilobits par seconde dans le cas du multiplex "MIC" européen). Le signal REP représenté à la deuxième ligne de la figure 5 passe d'un premier niveau logique à un second niveau logique lors de l'émission du sixième élément binaire de l'intervalle de temps de rang r-l par l'interface de commutation, puis du second niveau logique au premier niveau logique lors de l'émission du cinquième élément binaire de l'intervalle de temps de rang r. Le séquenceur 27 fournit, à partir du signal d'horloge H1 et du signal REP, un signal d'horloge hl qui est identique au signal d'horloge H1 pendant la durée séparant l'émission des premier et huitième éléments binaires de l'intervalle de temps de rang r, et qui a un niveau logique constant en dehors de cette période. Dans ces conditions les éléments binaires P et B1 à B7 constituant les données SIG' transmises dans l'intervalle de temps de rang r et représentées à la troisième ligne de la figure 4 sont stockées dans le registre 22 au fur et à mesure de leur arrivée sur la jonction MIC 9. Le séquenceur 27 fournit également un signal d'horloge h qui présente une impulsion après que le dernier élément binaire B7 ait été stocké dans le registre 22, c'est-à-dire après le dernier front du signal h1 sur lequel le registre 22 est activé. Les données stockées dans le registre 22 sont alors transférées dans le registre 23 lors de l'impulsion présentée par le signal h inversé au moyen de l'inverseur 27'. On suppose pour la suite de l'explication que le registre 23 est activé sur les fronts montants de son signal d'horloge. Dans ces conditions les données stockées dans le registre 22 sont transférées dans le registre 23 sur les fronts descendants du signal d'horloge h. Ainsi, entre le dernier front actif du signal d'horloge hi et le front descendant du signal d'horloge h, une comparaison est effectuée entre la valeur de l'élément binaire P de l'intervalle de temps de rang r de la trame reçue actuellement (stockée dans le registre 22) et la valeur de Pélément binaire P de l'intervalle de temps de même rang r de la trame reçue précédemment (stockée dans le registre 23). Et, sur le front montant de l'impulsion du signal d'horloge h, le résultat de cette compba- raison est pris en compte par la bascule 26. On suppose que l'entrée de commande de chargement du registre 24 est activée par les fronts descendants du signal qui lui est appliquée. Ainsi si les deux éléments binaires P précités ont la même valeur, c'est-à-dire si les données stockées dans le registre 22 ne sont qu'une répétition des données stockées dans le registre 23, les données stockées dans le registre 23 ne sont pas transférées dans le registre 24. En revanche, si ces deux éléments binaires ont des valeurs différentes, les données stockées dans le registre 23 sont transférées dans le registre 24 car il s'agit de données qui n'ont pas encore été émises vers la voie de signalisation. Et, comme le registre 24 est activé par le signal d'horloge H2, ces données sont émises vers la voie de signalisation avec un débit binaire d2. Il est nécessaire de remettre au niveau logique haut la sortie de la bascule 26 avant la réception par le dispositif de transfert 10 d'un nouvel intervalle de temps de rang r. C'est le râle du signal RAZ qui présente à cet effet une impulsion dont le front actif (relativement à l'entrée PR de la bascule 26) se situe entre le front montant et le front descendant de l'impulsion du signal h. Afin de valider le débit binaire d2 correspondant à la voie de transmission 11, le compteur 29 échantillonne l'élément binaire P obtenu en sortie du registre 22 au rythme de l'un des signaux fournis par le générateur 28. Grâce à la remise à zéro du compteur 29 par le même élément binaire P, cet échantillonnage s'effectue pour un même niveau logique de l'élément binaire P. Le résultat obtenu en fin d'échantillonnage est donc significatif de la valeur M, c'est-à-dire du rapport dl Grâce à 4à2 q2 la présence du registre parallèle-parallèle 30 chargé au moyen de l'élément binaire P obtenu en sortie du registre 22, le résultat obtenu en fin d'échantillonnage est utilisé pour adresser la mémoire morte 31. Si le compteur 29 est incrémenté au moyen du signal HZR de rythme D le compteur 29 fournit en fin d'échantillonnage un nombre A MqD2 égal à al . Dans cette expression la seule inconnue est M ; il est donc possible d'en déduire la valeur de M. Et comme M est égal à d1 il est aussi possible d'en déduire la valeur d2 recherchée. qd2, La mémoire morte 31 est programmée de manière à fournir un signal actif sur une seule de ses sorties, cette sortie correspondant à la valeur d2 associée à la valeur A obtenue en sortie du compteur 29 conformément au processus précité. Un seul des signaux d'horloge fournis par le générateur 28 x trouve ainsi sélectionné par l'ensemble des portes "et" 32. C'est ce signal que l'on retrouve en sortie de la porte "OU" 33 et qui a pour rythme le débit binaire de la voie de signalisation associé au dispositif de réception. REVENDICATIONS 1. Dispositif (13) de formattage pour l'émission de données numé- riques dans les intervalles de temps de rang r (r étant un entier compris entre 1 et q) d'un multiplex temporel transmis sur une première voie de transmission (9) de débit binaire d11 caractérisé en ce que le dispositif dé formattage (13) comporte:: - des moyens de répétition (15, 16, 17, 18)pour répéter les mêmes données d1 sur M intervalles de temps de rang r successifs (avec M = % ) du multiplex temporel, - des moyens d'association (20,21) pour associer à ces données un élément binaire P dont la valeur change tous les M intervalles de- temps de rang r successifs, ce qui permet au dispositif de transfert d'être utilisable quel que soit le débit binaire d2 de la seconde voie de transmission. 2. Dispositif de réception (10) de données numériques formattées par le dispositif de formattage (13), selon la revendication 1, en vue de leur transfert vers une seconde voie de transmission (11) de débit binaire d2 d (d2 étant un sous multiple de -) caractérisé en ce qutil comporte: q - des moyens de sélection (22, 23, 25, 26, 27) pour sélectionner les premières de M données se répétant identiquement sur M intervalles de temps de rang r successifs, - des moyens de reconnaissance (28, 29, 31, 32, 33) pour reconnaître le débit binaire d2 de la seconde voie de transmission, - des moyens d'émission (24) pour émettre les données sélectionnées à un rythme correspondant au débit binaire d2 reconnu. 3. Dispositif de formattage selon la revendication 1, caractérisé en ce que les moyens de répétition comportent des moyens de mémorisation (15) pour mémoriser les données numériques à émettre sur la première voie de transmission et des moyens d'inhibition de l'écriture, et de maintien de la lecture des moyens de mémorisation (15) tant que la condition orm d valeur M à la valeur 0 au rythme ql, et d'autorisation de l'écriture des moyens de mémorisation (15) lorsque la valeur m atteint la valeur 0. 4. Dispositif de formattage selon la revendication 3, caractérisé en ce que les moyens d'inhibition de l'écriture et de maintien de la lecture des moyens de mémorisation (15) comportent une mémoire morte (18) dont les entrées d'adresse sont reliées aux sorties de moyens de stockage (16), les entrées de données des moyens de stockage (16) étant reliées aux sorties d'un multiplexeur (17) muni de premières entrées de données reliées à des premières sorties de la mémoire morte (18), de secondes entrées de données destinées à recevoir la valeur M, et d'une entrée de commande reliée à une seconde sortie de la mémoire morte (18). 5. Dispositif de formattage selon la revendication 4, caractérisé en ce que la mémoire morte (18) est programmée de manière à fournir sur ses premières sorties la valeur m-l lorsqu'elle est adressée par la valeur m, et sur sa seconde sortie un signal ayant un premier niveau logique tant que la condition orm 6. Dispositif de formattage selon la revendication 1, caractérisé en ce que les moyens d'association comportent des moyens de stockage (20) de l'élément binaire P, des moyens d'inhibition de l'écriture et de maintien de la lecture des moyens de stockage de l'élément binaire P tant que la condition orm 7. Dispositif de formattage selon les revendications 4 et 6 ou 5 et 6, caractérisé en ce que les moyens d'écriture des moyens de stockage de l'élément binaire P comportent une bascule (21) du type D dont l'entrée D est reliée à la sortie des moyens de stockage de l'élément binaire P, dont l'entrée d'horloge est reliée à la-seconde sortie de la mémoire morte (18) et dont la sortie inversée est reliée à l'entrée des moyens de stockage de l'élément binaire P. 8. Dispositif de réception selon la revendication 2, relié à la première voie de transmission au moyen d'un premier équipement de terminaison de voie de transmission (8) qui fournit la première voie de transmission (9), un signal d'horloge (Hî) de rythme égal au débit binaire dl de la première voie de transmission, et un signal (REP) de repérage de fin d'intervalle de temps de rang r-l, caractérisé en ce que qu'il comporte un séquenceur (27) apte à fournir un premier signal de commande (hl) identique au signal d'horloge (H1) pendant la durée de l'intervalle de temps de rang r, et un second signal de commande (h) présentant une impulsion à la fin de la durée de l'intervalle de temps de rang r. 9. Dispositif de réception selon les revendications 2 et 8, dans lequel les données sont transmises sur la première voie de transmission sous forme série, caractérisé en ce que les moyens de sélection comportent un registre série-parallèle (22) dont l'entrée de données est reliée à la première voie de transmission et dont l'entrée d'horloge reçoit le premier signal de commande founi par le séquenceur (27), un registre parallèleparallèle (23) dont les entrées de données sont reliées aux sorties du registre série-parallèle (22), une porte "OU exclusif" (25) munie d'une première et d'une seconde entrées reliées respectivement aux sorties des registres série-parallèle (22) et parallèle-parallèle (23) correspondant à - la position de l'élément binaire P, et une bascule (26) du type D, dont l'entrée D est reliée à la sortie de la porte "OU exclusif" (25), dont l'entrée d'horloge reçoit le second signal de commande fourni par le séquenceur (27) et dont la sortie Q est reliée à une entrée de commande des moyens d'émission. 10. Dispositif de réception selon les revendications 2,8 et 9, caractérisé en ce que les moyens de reconnaissance de débit binaire d2 comportent un compteur (29) muni d'une entrée de remise à zéro reliée à la sortie du registre série-paralléle (22) correspondant à la position de l'élément binaire P et d'une entrée d'horloge reliée à l'une des sorties d'un générateur (28) apte à générer simultanément des signaux d'horloge de rythmes égaux aux différents débits binaires utilisables, une mémoire morte (31) munie d'entrées d'adresse reliées aux sorties du compteur, et de N sorties (N étant le nombre de débits binaires différents utilisables), N portes "ET" (32) munies chacune d'une première entrée reliée à l'une de sorties de la mémoire morte (31) et d'une seconde entrée recevant l'un des signaux d'horloge fournis par le générateur (28), et une porte "OU" (33) munie de N entrées reliées aux sorties des N portes "ET" (32) et d'une sortie qui constitue la sortie des moyens de reconnaissance de débit binaire. 11. Dispositif de réception selon les revendications 2,8 et 9, dans lequel les données sont transmises sur la seconde voie de transmission sous forme série, caractérisé en ce que les moyens d'émission comportent un registre parallèle-série (24), muni d'entrées de données reliées aux sorties du registre parallèle-parallèle (23), exceptée celle correspondant à la position de l'élément binaire P, d'une entrée de commande de chargement reliée à la sortie des moyens de sélection, d'une entrée d'horloge reliée à la sortie des moyens de reconnaissance de débit binaire, et d'une sortie reliée à la seconde voie de transmission (11).