FR 2504764 A1 19821029 FR 8207159 A 19820426 La présente invention se rapporte à un procédé et un dispositif pour verrouiller une boucle verrouillée en phase sur un signal de référence. Dans un système de caméra de télévision "Triax't, un seul câble double blindé (câble triaxial) est utilisé pour transmettre les signaux de la tête de caméra (CH) à l'unité centrale de traitement (CPU) et inversement. Parmi divers autres signaux, trois signaux vidéo sur bande large contenant l'information du rouge, du vert et du bleu d'une scène qui est vue par la tête de campera doivent être transmis à l'unité de traitement ou CPU. Dans un système particulier, le procédé choisi pour effectuer cela consiste multiplexer en fréquence avec trois porteuses différentes réglées par quartz à 16,5, 28,5 et 40,5 MHz respectivement. Ces fréquences porteuses peuvent également être choisies différemment. On utilise une modulation d'amplitude à porteuse supprimée sur bande latérale double. Afin de démoduler un tel signal à la CPU, la porteuse doit etre régénérée avec un système à boucle verrouillée en phase (PLL), ayant un- démodulateur, un intégrateur et un oscillateur réglé en tension à inductance-condensateur. Le signal vidéo pendant certains de ses intervalles, comme les périodes d'effacement horizontal et verticalvpeut être utilisé comme référence de phase pour la boucle verrouillée en phase ou PLL. La référence de phase échantillonne un signal d'erreur du démodulateur, lequel signal d'erreur est une onde sinusoldale quand la PLL n'est pas verrouillée sur la fréquence porteuse. On considère cependant l'utilisation des impulsions d'effacement horizontal comme impulsions d'échantillonnage dans un tel système échantillonné.Les impulsions peuvent échantillonner des portions positive et négative presque égales des signaux d'erreur d'onde sinusoïdale quand la fréquence de l'onde sinusoïdale correspond à l'harmonique de la frequence-horizontale d'échantillonnage. Cela a pour résultat peu ou pas de tension d'erreur appliquée à l'inte- grateur dans la PLL. Par conséquent, une tension de réglage de fréquence pour l'oscillateur réglé en tension dérivée de l'intégrateur reste inchangée, et par conséquent la PLL peut se verrouiller sur une bande latérale de la porteuse supprimée, laquelle bande latérale a une fréquence qui diffère de la fréquence porteuse par la fréquence d'échantillonnage ou son harmonique. Par ailleurs, une large gamme d'entraînement des fréquences pour la PLL est nécessaire du fait des tolérances et du glissement de fréquence de l'oscillateur réglé en tension à inductance-capacité. Un oscillateur à quartz plus stable n'est pas possible dans le système de caméra, parce qu'aux fréquences mises en cause, les quartz doivent fonctionner à leur troisième harmonique et ne peuvent être entrainés que sur une gamme très limitée de fréquences (au maximum quelques centaines de hertz), ce qui n'est pas suffisant pour tenir compte du glissement dû à la tolérance et à la température de l'oscillateur à quartz dans la tête de la caméra.Une large gamme d'entraînement de la boucle verrouillée en phase nécessite une faible constante de temps dans l'intégrateur ; cependant, une constante de temps importante est souhaitable pour augmenter l'insensibilité aux bruits. Il est parconséquent souhaitable d'avoir une PLL qui permette au moins d'éviter des verrouillages à faux escient et qui de préférence a également une large gamme d'entrainement et/ou une forte insensibilité aux bruits. Selon un aspect de l'invention, on prévoit un procédé pour verrouiller le signal de référence de phase et de fréquence d'une boucle verrouillée en phase sur une phase et une fréquence prédéterminées associées à un signal d'entrée, ce procédé étant caractérisé en ce qu'on échantillonne un signal variant selon le signal d'entrée pour produire des échantillons indiquant les erreurs de phase et/ou de fréquence entre les signaux, et on répond aux échantillons pour éviter des verrouillages à faux escient de la boucle sur d'autres phases et fréquences que la phase et la fréquence prédéterminées associées au signal d'entrée. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaI- tront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels - la figure 1 donne un schéma bloc d'un premier mode de réalisation de l'invention à utiliser à l'unité centrale de traitement - la figure 2 montre un schéma détaillé de circuit du mode de réalisation de la figure 1 - la figure 3 donne un schéma bloc d'un second mode de réalisation de l'invention ; et - la figure 4 montre un schéma du circuit détaillé du mode de réalisation de la figure 3. En se référant à la figure 1, un signal vidéo modulé à porteuse supprimée sur les deux bandes latérales est reçu à une borne d'entrée 10 et est appliqué à un premier démodulateur équilibré 12 lequel reçoit également une porteuse du déphaseur 14. Le signal à la sortie du déphaseur 14 a une phase qui est arbitrairement appelée zéro degré. Le signal vidéo démodulé à la sortie du démodulateur équilibré 12 est amplifié, filtré et bloqué dans le dispositif de traitement vidéo 16. Un signal de réglage automatique du gain est également dérivé ici. Un second démodulateur équilibré 18 reçoit une porteuse du déphaseur 14, qui a un déphasage de 900 par rapport à la phase de la porteuse appliquée au démodulateur 12. Le démodulateur 18 produit un signal d'erreur qui représente les différences de fréquence et de phase entre le signal È porteuse supprimée et le signal à la sortie d'un oscillateur réglé en tension 34, lequel- signal d'erreur est amplifié par un amplificateur 20. Le signal d'erreur est échantillonné pendant les temps d'effacement horizontal et vertical où l'ampli tude du signal est constante par un échantillonneur 22 qui reçoit les impulsions d'effacement horizontal et vertical d'un générateur de signaux de synchronisation (non représenté qui est présent dans la CPU. Des résistances 24 et 26 produisent des constantes de temps choisies (ce que l'on expliquera ci-apres) pour des échantillons du signal d'erreur se présentant pendant les intervalles horizontal et vertical respectivement. Ensuite, les échantillons du signal d'erreur sont appliqués à l'entrée inverse d'un amplificateur 28 d'un intégrateur de "maintien" 30, qui contient également un condensateur 32. La constante de temps de l'intégrateur 30 avec la résistance 24 est de l'ordre de 20 millisecondes pour une-bonne insensibilité aux bruits. Une forte insensibilité aux bruits est importante pour les échantillons du signal d'erreur qui se présentent pendant les périodes d'effacement horizontal, car le signal vidéo actif se présente peu de temps après et toute erreur due à un signal de référence bruyant provoquera un tremblottement de l'image. La constante de temps de l'intégrateur 30 avec la résistance 26 est de l'ordre de 4 millisecondes. Une forte insensibilité aux bruits n'est pas si importante pendant les périodes d'effacement vertical, car les échantillons du signal d'erreur horizontale se présentent peu de temps ensuite, pour maintenir le blocage de la boucle verrouillée en phase.Par conséquent, une courte constante de temps est utilisée pour garantir un court temps de verrouillage de la boucle verrouillée en phase. La sortie de l'intégrateur 30 fait changer la fréquence de l'oscillateur réglé en tension 34 en utilisant un condensateur à tension variable (non representé) dans l'oscillateur 34, afin de diminuer le signal d'erreurìl'oscillateur de référence 34 est autonome, ce qui peut être le cas après mise en circuit de la PLL ou après déconnexion du signal vidéo reçu, la fréquence peut être relativement éloignée de la fréquence nominale. Les bandes latérales ou signaux parasites, c ' est-à-dire les harmoniques de la fréquence horizontale, dans le signal d'entrée, peuvent perturber un verrouillage correct.Ou bien l'on n'obtient pas de verrouillage ou bien un verrouillage à une fréquence parasite peut se produire.Pour empêcher un verrouillage non voulu, une tension continue de décalage est introduite à l'entrée directe de l'amplificateur 38 par un système de recherche de fréquence 36 selon la présente invention. Lors d'un verrouillage sur une harmonique de la fréquence d'échantillonnage horizontal, l'amplitude du signal à l'entrée inverse de l'amplificateur 28 est faible car des parties positive et négative presque égales seront échantillonnées comme on l'a expliqué ci-dessus. Par conse- quent, la différence entre la tension de décalage et le signal d'erreur est intégrée par l'intégrateur 30 pour forcer l'oscillateur 34 à vobuler la fréquence soit vers ou au loin de la fréquence correcte de verrouillage. Cela est vrai car l'amplitude des bandes latérales, et par conséquent l'amplitude du signal échantillonné d'erreur, est faible en comparaison à l'amplitude du signal de décalage, par conséquent ne peut "avoir la priorité " sur l'amplitude du signal de décalage.Juste avant verrouillage à la fréquence porteuse correcte, il y a un signal d'erreur de grande amplitude et à basse fréquence en comparaison à l'amplitude du signal de décalage du fait des différences de phase entre le signal à la sortie de l'oscillateur réglé en tension 34 et la porteuse à l'entrée 10. De nouveau, la différence entre les signaux d'erreur et de décalage est intégrée, cette fois provoquant le verrouillage de l'oscillateur 34 sur la fréquence porteuse. Du fait de la caractéristique du démodulateur 18, quand le verrouillage en fréquence a été obtenu, l'amplitude du signal d'erreur diminue tandis que le verrouillage en phase se produit, jusqu'à être égale à l'amplitude du signal de décalage. Comme l'amplificateur 28 amplifie la différence de tension entre ses entrées, laquelle différence est alors nulle, il n'y a plus de charge appliquée au condensateur 32. Le condensateur 32 contient une charge fixe, et ainsi applique une tension fixe à l'oscillateur 34. Par conséquent, la fréquence de I'oscillateur 34 est - une constante, c'està-dire celle de la fréquence porteuse. Comme le niveau o la sortie de l'intégrateur 30 peut être à une extrémité de sa gamme du fait de la tension de décalage à son extrée, l'oscillateur 34 peut ne pas se verrouiller. Ce problème peut être surmonté en inversant la phase du décalage des qu'une extrémité de la gamme de sortie de l'intégrateur a été atteinte. On peut voir la façon dont cela peut être accompli par le circuit détaillé de la figure 2. Sur la figure 2, U108 est l'échantillonneur 22. Les échantillons du signal d'erreur pendant les périodes d'effacement horizontal apparaissent à la broche 2 et les échantillons du signal d'erreur pendant l'effacement vertical apparaissent à la broche 4. U109 est l'amplificateur opérationnel 28 qui est connecté comme un intégrateur 30 par la contre-réaction capacitive par C135 (32) et R151 (pour des raisons de stabilité). Le décalage de l'intégrateur est introduit à l'entrée directe de U109, broche 3, et il est produit par une bascule de Schmitt U110 (36). En supposant un décalage de tension positif; à la broche 3 de U109, la tension à la broche de sortie 6 commence à augmenter (devient plus positive)jusqu' ce qu'un niveau de tension de seuil (le niveau de seuil de U110, qui est égale à la moitié de la tension d'alimentation) établi par R153 et R 154 soit atteint. U110 change alors rapidement d'état et un décalage de tension négatif est appliqué à U109. La tension à la sortie de l'intégrateur 30 chute alors jusqu'à ce que le seuil (changé) soit atteint. La sortie de U109 sera par conséquent une forme d'onde de tension en triangle sans signal de référence d'entrée. En supposant qu'il y a un signal d'entrée, l'oscillateur 34 change de fréquence en réponse à la tension à la sortie de U109 jusqu'à ce que la fréquence porteuse reçue soit atteinte. Si le système de recherche 36 n'était pas présent, le signal d'erreur serait alors nul. Cependant, du fait du système 36, la tension du signal d'erreur a une amplitude égale et la même polarité par rapport à la tension de décalage, et la boucle verrouillée en phase se verrouille en fréquence. Comme la sortie de I'intégrateur 30 est constante, la vobulation de fréquence par l'oscillateur 34 s'arrête. Dans le mode de réalisation des figures 1 et 2, une petite erreur de phase entre le signal à la sortie de l'oscillateur 34 et le signal d'entrée reçu existe du fait de la tension continue de décalage introduite pour verrouiller l'oscillateur 34 dans toutes les conditions. Par ailleurs ce décalage peut être positif ou négatif selon le "cotte" auquel le circuit de contrôle de recherche verrouille l'oscillateur 34. Cette erreur de phase provoque une dégradation de la réponse en fréquence ( platitude) du signal vidéo démodulé à la sortie du démodulateur 12. L'erreur de platitude n'est que de l'ordre de 0,5dB à travers une largeur de bande vidéo de 5MHz, mais malheureusement elle est différente selon la direction de l'erreur de phase. Cela peut ne pas être acceptable dans certaines applications. Il est par conséquent très souhaitable de décommuter la tension de décalage dès que l'oscillateur 34 a été verrouillé. Il faut noter que ce décalage n'est utilisé que pour garantir le verrouillage de l'oscillateur 34. La solution représentée dans le mode de réalisation de la figure 3 est prévue pour comprendre un comparateur 42 et une porte analogique illustrée comme un commutateur 38 pour inhiber la tension continue de décalage dès que l'oscillateur 34 a été verrouille. Le signal de commande de la porte analogique 38 peut être dérivé d'un dispositif de traitement 40 de réglage automatique du gain. Le signal de réglage automatique du gain atteint sa valeur maximum (comme 5 volts) si l'oscillateur 34 est déverrouillé et atteint moins de 4 volts si l'oscillateur 34 est verrouillé et si le niveau 10 est correct. Un circuit comparateur 42 à bascule de Schmitt ayant un niveau de seuil de l'ordre de 4,5 V peut par conséquent être utilisé pour commuter la porte analogique 38. La figure 4 montre un schéma détaillé de circuit d'une partie du mode de réalisation de la figure 3. Le circuit est essentiellement le même que celui représenté sur la figure 2, à l'exception de C150, U108b et U120 qui ont été ajoutés. Si U108b est fermé, la tension de décalage est présente à la broche 3 de U109. Si U108b est ouvert, le décalage disparait lentement tandis que C150 se charge. Par suite, le signal d'erreur à la broche 2 de U109 suit la diminution de la tension de décalage. Ainsi, l'erreur de phase provoquée par la tension de décalage disparait. Le comparateur U120 forme le circuit comparateur 42 qui dérive les critères de mise hors circuit de la tension de réglage automatique de gain. Il faut noter que C150 offre une décommutation régu lière de la tension de décalage, autrement la fréquence de l'oscillateur 34 sauterait et l'on pourrait perdre le verrouillage en phase de la boucle verrouillée en phase. R E V E N D I C A T I O N S REVENDICATIONS 1.Procédé pour verrouiller la phase et la fréquence d'un signal de référence d'une boucle verrouillée en phase sur une phase et une fréquence prédéterminéesassociét à un signal d'entrée, caractérisé en ce qu'on échantillonne un signal variant selon ledit signal d'entrée pour produire des échantillons indiquant des erreurs de phase et/ou de fréquence entre les signaux et répondant aux échantillons pour éviter des verrouillages à faux escient de ladite boucle à d'autres phases et fréquences que la phase et la fréquence prédéterminées associées au signal d'entrée. 2. Procédé selon la revendication 1, caractérisé en ce le signal d'entrée précité comprend un signal modulé et en ce que de plus on démodule ledit signal d'entrée avec une porteuse de référence pour produire un signal représentatif de l'erreur de-phase et/ou de fréquence entre ladite porteuse de référence et la porteuse du.signal d'entrée et en ce que l'étape d'échantillonnage consiste à échantillonner le signal d'erreur. 3.Procédé selon l'une quelconque des revendications I ou 2, caractérisé en ce que le signal d'entrée précité comprend un signal de télévision auquel sont associées des périodes d'effacement et en ce que l'étape d'échantillonnage consiste à échantillonner le signal d'erreur pendant au moins un type de période d'effacement. 4. Procédé selon l'une quelconque des revendications précédentes,caractérisé en ce que l'étape précitée d'éviter un verrouillage à faux escient consiste à intégrer la différence entre un signal de décalage et 1DS échantillons précités afin de produire un signal contrôlant la fréquence du signal de référence. 5. Procédé selon la revendication 4, caractérisé en ce que le signal d'erreur est échantillonné par un premier signal d' échantillonnage à une allure relativement lente et par un second signal d'échantillonnage à une allure relativement rapide, et en ce que les échantillons dus au premier signal sont intégrés avec une constarte de temps relativement courte 'et les échantillons dus au second signal sont intégrés avec une constante de temps relativement longue. 6. Procédé selon l'une quelconque des revendications 3, 4 ou 5, caractérisé en ce que l'étape précitée d'échantillonnage consiste à échantillonner le signal d'erreur pendant les périodes d'effacement horizontal et vertical 7. Procédé selon l'une quelconque des revendications 4, 5 ou 6, caractérisé en ce qu'on inverse la polarité du signal de décalage précité quand une amplitude choisie du signal intégré est atteinte. 8. Procédé selon l'une quelconque des revendications 4, 5, 6 ou 7, caractérisé en ce qu'on arrête d'appliquer le signal de décalage précité quand le verrouillage est obtenu. 9. Dispositif pour verrouiller la phase et la fréquence d'un signal de référence d'une boucle verrouillée en phase, sur une phase et une fréquence prédéterminées associées à un signal d'entrée, caractérisé par un moyen d'échantillonnage (22) pour échantillonner un signal variant selon ledit signal d'entrée afin de produire des échantillons indiquant les erreurs de phase et/ou de fréquence entre les signaux et un moyen (30) répondant aux échantillons pour éviter des verrouillages à faux escient de ladite boucle à d'autres phases et fréquences que la phase et la fréquence prédéterminées associées audit signal d'entrée. 10. Dispositif selon la revendication 9, caractérisé en ce que le signal d'entrée précité comprend une porteuse modulée avec de plus un moyen (12, 18) pour démoduler le signal d'entrée avec une porteuse de référence afin de produire un signal représentatif de l'erreur de phase et/ou de fréquence entre les porteuses et en ce que le moyen d'échantillonnage précité échantillonne le signal d'erreur. Il. Dispositif selon la revendication 10, caractérisé en ce que le signal de référence précité est un signal à porteuse supprimée sur double bande latérale modulé par un signal vidéo. 12. Dispositif selon l'une quelconque des revendication 9, 10 ou 11, caractérisé en ce que le signal d'entrée (io) précité comprend un signal de'télévision auquel sont associées des périodes d'effacement et en ce que le moyen d'échantillonnage précité échantillonne le signal d'erreur pendant au moins un type de période d'effacement. 13. Dispositif selon l'une quelconque des revendication 8, 9, 10, 11 ou 12, caractérisé en ce que le moyen précité consistant à éviter un verrouillage à faux escient comprend un moyen (30) pour intégrer la différence entre un signal de décalage et les échantillons précités afin de produire un signal contrôlant la fréquence du signal de référence. 14. Dispositif selon la revendication 13, caractérisé en ce que le moyen d'échantillonnage précité échantillonne le signal d'erreur en utilisant un premier signal d'échantillonnage à une allure relativement lente et en utilisant un second signal d'échantillonnage à une allure relativement rapide, et en ce que le moyen d'intégration précité integre les échantillons dus au premier signal à une constante de temps relativement courte et intègre les échantillons dus au second signal à une constante de temps relativement longue. 15. Dispositif selon l'une quelconque des revendicatior 12, 13 ou 14,caractérisé en ce que le moyen d'échantillonnag précité échantillonne le signal d'erreur pendant les période d'effacement horizontal et vertical 16. Dispositif selon l'une quelconque des revendication 13,14ou 15, caractérisé en ce que le moyen d'application précité comprend un moyen (36) pour inverser la polarité du signal de décalage quand une amplitude choisie du signal intégré est atteinte. 17. Dispositif selon la revendication 16, caractérisé en ce que le moyen précité pour inverser la polarité comprend une bascule de Schmitt. 18. Dispositif selon l'une quelconque des revendications 9 à 17, caractérisé par un moyen pour inhiber le moyen précité pour éviter un verrouillage à faux escient lorsqu'on atteint un verrouillage correct. 19. Dispositif selon la revendication 18, caractérisé en ce que le moyen précité pour inhiber comprend un moyen à réglage automatique du gain (40) répondant au signal démodulé pour produire un signal de réglage du gain qui contrôle le gain appliqué au signal d'entrée, un comparateur (42) couplé audit dispositif de traitement, et un commutateur (38) couplé entre le moyen dtapplication et le moyen d'intégration et répondant au comparateur pour empêcher l'application du décalage au moyen d'intégration quand l'amplitude du signal de réglage du gain dépasse un seuil associé au comparateur.