FR 2497355 A1 19820702 FR 8027695 A 19801229 DETECTEUR DE PHASE UTILISABLE NOTAMMENT POUR LA DETECTION DE POSITION ANGULAIRE La présente invention concerne un détecteur de phase, utilisable notamment pour la mesure angulaire d'une rotation d'axe mécanique. De manière plus précise, le détecteur de phase concerné par l'invention est prévu pour la mesure du déphasage présenté entre un signal périodique et un signal de référence de même période, ou sensiblement, les deux signaux étant le cas échéant convertis sous forme binaire pour être appliqués à l'entrée du détecteur de phase, et présentant un rapport cyclique égal à un demi. II est connu de réaliser un comparateur de phase à un circuit logique sous forme d'un circuit simple en utilisant un circuit opérateur logique OU-EXCLUSIF lorsque les signaux d'entrée à comparer sont constitués de créneaux symétriques. Le signal de sortie à une valeur moyenne qui est directement proportionnelle au déphasage mais qui ne révèle pas son signe, I'excursion totale étant obtenue similairement pour une variation de 0 à +1800, ou de 0 à 1800. Ainsi, I'avantage d'une grande simplicité de réalisation se trouve contrebalancé par l'ambiguité sur le signe de la mesure. Il existe également des phasemètres logiques travaillant sur 3600 et qui utilisent des bascules logiques RS, mais ces circuits doivent être déclenchés par l'intermédiaire de circuits de liaison à capacité et résistance qui introduisent des constantes de temps, ce qui dégrade bien souvent la précision et limite la bande de fréquence d'exploitation. L'invention à pour but de réaliser un détecteur de phase logique et apériodique, qui remedie aux inconvénients ci-dessus, indétermination du comparaLeur à OU-EXCLYSW et limitations des réalisations à bascules logiques. Suivant un objet de l'invention, le détecteur de phase utilise un circuit opérateur OU-EXCLUSIF dont la sortie est constituée de créneaux périodiques de durée proportionnelle au déphasage, et des circuits logiques complémentaires pour supprirner l'indétermination de signe par traitement du signal de sortie du OU-EXCLUSIF en y sélectionnant un créneau sur deux. Ces circuits logiques additionnels peuvent consister en une bascule logique qui reproduit celui des deux signaux qui se trouve en retard de phase sur l'autre et un circuit opérateur ET pour comparer la sortie de la bascule avec celle du OU-EXCLUSIF. Suivant un autre objet de l'invention, les circuits logiques complémentaires comportent en outre un circuit OU-EXCLUSIF connecté en fin de chaîne pour comparer la sortie de l'opérateur ET avec le signal incident à mesurer de manière à délivrer un signal représentatif de la phase à la -fois en valeur et en signe, le déphasage pouvant être quelconque de 0 à 360o. Les particularites de l'invention apparaltront dans la descrip tion qui suit, donnée à titre d'exemple, à l'aide des figures annexées qui représentent: -Fig.1, un diagramme général d'un détecteur de phase conforrne à l'invention; -Fig.2, un diagramme du circuit logique de base utilisé dans le détecteur de phase; -Fig.3a et Fig.3b, des signaux représentatifs du fonctionnement du détecteur, respectivement dans le cas d'un déphasage positif et négatif -Fig.4, un diagramme d'une variante de réalisation du détecteur de phase; -Fig.5 et Fig.6, des diagrammes d'une variante préférée de réalisation d'un détecteur de phase selon l'invention -Fig.7, un schéma d'une utilisation du détecteur pour la détection de position angulaire. En se reportant au diagramme général de la Fig.1, le détecteur de phase comporte essentiellement un ensemble comparateur de phase à circuits logiques CPH, à l'entrée duquel sont appliqués les signaux A et B à comparer, ces signaux étant sous forme numérique binaire et de rapport cyclique égal à un demi, c'est à dire constitués par des créneaux symétriques. L'un de ces signaux, A par exemple, constitue la référence de mesure de la phase présentée par le deuxième signal B. Lorsque les signaux A et B se présentent sous la forme numérique désirée, ils sont appliqués aux bornes d'entrée AN et BN du détecteur, dans les autres cas ils sont appliqués aux deux autres bornes d'entrée AO et BO et sont traités dans un circuit CTR pour être convertis de manière appropriée.C'est le cas notamment pour des signaux d'entrée sinusoldaux qui seronl traités par écrêtage et mise sous forme. La sortie SP du comparateur de phase CPH est un signal numérique binaire représentatif de la phase, sous forme d'un créneau périodique à la période des signaux A et B et de durée proportionnelle à la phase. Ce signal logique est transmis à un circuit d'exploitation EXP où il est utilisé en fonction de l'application prévue. La valeur de la phase peutêtre mesurée par comptage d'impulsions d'horloge, le résultat pouvant être visualisé sur un dispositif d'affichage pour réaliser un appareil phasemètre, ou mis en mémoire, ou transmis à un comparateur pour effectuer un asservissement de position, etc... Le comparateur logique CPH comporte un opérateur OU EXCLUSIF, QO, combiné avec des moyens logiques additionnels CL. La sortie A S B du circuit. QO est composé de deux créneaux par période, tous les deux égaux au déphasage à mesurer. L'information est par suite redondante et I'un des créneaux peut être supprimé sans modifier la mesure. Il y a lieu de remarquer également que, dans tous les cas de figures possibles, I'un des créneaux de A O Bse produit pendant que le signal de référence A est au niveau haut et L'autre créneau a lieu quand le signal A est au niveau bas. Pour réaliser selon l'invention un détecteur de phase effectuant une mesure d'angle quelconque sur 3600, le comparateur de phase CPH est aménagé avec les circuits log;ques additionnels CL, en sorte de garder le premier créneau et le sélectionner pour un signe donné du déphasage et de garder par contre le second créneau pour un déphasage de signe inverse. A titre d'exemple, le premier créneau correspond à une avance de B par rapport à A (SPO,Fig.3a) et le deuxième créneau à un retard de B par rapport à A (SPO, Fig.3b). Pour obtenir ce résultat, les circuits logiques additionnels CL, permettent de sélectionner et reproduire, des deux signaux d'entrée A et B, celui qui est en retard de phase sur l'autre (signal M) ; ce signal M est ensuite comparé à la sortie de QO dans un circuit opérateur ET, Q6, pour fournir le signal de mesure SPO désiré. Pour ce faire, le circuit CL comporte une bascule logique BS réalisant une fonction mémoire élémentaire. Outre les éléments BS et Q6, le circuit Q6 comporte avantageusement, selon une réalisation préférée, un opérateur inverseur Q8 ou circuit NON et un opérateur OU-EXCLUSIF Q7. Le circuit de base groupant le OU-EXCLUSIF QO, la bascule BS et la porte ET Q6, est représenté sur la Fig.2. Ce circuit de base correspond d'ailleurs à un premier mode de réalisation possible d'un détecteur de phase selon l'invention. Le circuit QO comporte deux opérateurs logiques alimentés par les signaux d'entrée A et B, un opérateur ET,Q1, et un opérateur OU-NON,Q2; Les deux sorties correspondantes A.B et A + B sont appliquées d'une part à un deuxième opérateur OU-NON, Q5, terminant la OU-EXCLUSIF QO et d'autre part, comme représenté à deux opérateurs OU-NON, Q3 et Q4, bouclés pour former la bascule BS. La sortie M de la bascule et celle A S B de QO sont ensuite comparées dans la porte ET,Q6 qui délivre le signal SPO indicatif de la phase à mesurer. Le fonctionnement est apparent sur les Figs.3a eL 3b relatives à une avance { û et un retard - 6 de phase, respectivement. Dans ce concept de réalisation, il est necessaire de disposer, outre le créneau SPO, de l'information de signe correspondante qui est donnée par le signal de référence A. Les autres réalisations décrites ci-après permettent de s'affranchir de l'information de signe A. La Fig.4 correspond à une première variante qui se distingue du circuit de base par l'adjonction en bout de chaîne d'un circuit opérateur logique OU-EXCLUSIF,Q7, supplémentaire pour produire un créneau SP1 à la période des signaux A et B, eL dont la durée est proportionnelle au déphasage e à mesurer (compris entre 0 et 3600) augmenté d'une valeur fixe correspondant à 1800. La sortie SPO de l'opérateur Q6 est comparée dans l'opérateur terminal Q7 au signal B à mesurer.En se reportant à la Fig.3a, on voit que pour une avance de phase + e , la durée du créneau SP1 est égale à une demipériode augmentée d'une quantité proportionnelle au déphasage o soit une valeur totale correspondant à 1800 +6 ; inversement selon la Fig.3b correspondant à un retard - 0 , la durée du créneau SP1 représente 1800 - 0. La donnée SP1 fournie par le comparsteur CPH ne donne pas ainsi une valeur directe de la mesure e , mais il peut y être remedié aisément en aménageant le détecteur selon les Figs.5 ou 6 avec un circuit inverseur ou circuit NON, Q8, interposé sur l'une des branches d'arrivée des signaux A et B (A par exemple comme figuré) en amont des opérateurs Q1 et Q2.Selon cette version préférentielle, le signal SP2 produit correspond au déphasage dans la plage 0 à 3600, une avance de 0 à 1800 est lue directement (Fig.3a), un retard de 0 à -180 est également lu directement (Fig.3b). La Fig.6 représente le mame détecteur qu'à la Fig.5 complété par des circuits logiques Q9 à Q12 dits circuits identités (sortie égale à l'entrée), pour compenser les différents retards et équilibrer les voies. Ces opérateurs ne modifient en rien la fonction mathématique du détecteur, ils permettent de minimiser les erreurs de mesure dues aux retards de commutation des opérateurs logiques 01 à Q8. Les représentations Figs.2 et 4 à 6 ne sont pas à considérer comme limitatives. Pour obtenir un résuliaL équivalent, il est possible de modifier tout ou partie des circuits en transformant les opérateurs logiques proposés par d'autres opérateurs logiques équivalents à l'aide des propriétés de l'algèbre logique de Boole. Ainsi par exemple pour les circuits QO et BS, tous les opérateurs peuvent être inversés en utilisant une porte ET-NON et cinq portes OU, la bascule recevant les signaux 77.B et A+B. La fig.7 a trait à une application à la détection de position angulaire d'un axe mécanique sur lequel est monté un capteur résolver RS. La tension de sortie aux bornes du rotor est indicatrice du décalage angulaire e à mesurer Les bobinages statoriques sont alimentés en quadrature par les signaux U sinwt et U coswt élaborés par un circuit générateur HG par l'intermédiaire d'un circuit diviseur DIV, soit directement, soit en utilisant un circuit déphaseur DPH.La tension aux bornes d'un stator S1 constitue le signal sinusoldal de référence U sinue appliqué à la borne AO et la tension issue du rotor U sin(wt+ O ) est appliquée en BD. La sortie SP est utilisée pour effectuer la remise à zéro et le démarrage d'un compteur CPT qui reçoit un signal d'horloge H du générateur HC. Le signal H est formé d'impulsions de comptage à une fréquence déterminée notamment grâce au circuit DIV pour être multiple de celle d'alimentation du resolver eL oblenir la précision de mesure désirée, la minute d'arc par exemple.La valeur mesurée à chaque période est transmise au circuit d'exploitation annexe EXP pour utiisation. Dans le cas d'un asservissement de position, la valeur de recopie mesurée est comparée à une donnée de eommande et ;a différence entre ces valeurs est ampiifiee et commande un servo-moteur. Lors du rattrapage de position la fréquence instantanée du signal B à mesurer présente un glissement vis à vis de la fréquence du signal A de référence ; pour cette raison il est dit que les fréquences des signaux A et B sont identiques, ou sensiblement. Une autre application intéressante est la réalisation d'un appareil de mesure (phasemètre) logique et apériodique, à affichage numérique. La précision de la mesure n'est limitée que par la vitesse et les retards apportés par les commutatiens des npérateurs logiques. REVENDICATIONS 1. Détecteur de phase pour la mesure du déphasage présenté par un signal périodique (B) vis à vis d'un signal de référence (A) de même période, les deux signaux étant considérés sous forme logique et ayant un rapport cyclique égal à un demi, utilisant un circuit OU EXCLUSIF pour produire un signal de mesure (A O B) constitué de créneaux périodiques de durée proportionnelle au déphasage, carac- térisé en qu'il comporte des circuits logiques additionnels pour supprimer l'indétermination de signe du déphasage par traitement du signal de mesure en supprimant un créneau sur deux, par sélection du créneau qui se produit lorsque le signal de référence est au niveau haut pour un signe donné du déphasage et du créneau correspondant au niveau bas pour le signe inverse de déphasage, lesdits circuits logiques (CL) étant formés de circuits opérateurs agencés pour sélectionner et reproduire celui (M) des deux signaux qui est en retard de phase sur l'autre et d'appliquer simultanément avec ledit signal de mesure à un opérateur ET (Q6). 2. Détecteur de phase selon la revendication 1, caractérisé en ce que le circuit OU-EXCLUSIF (QO) comporte un agencement d'opérateurs logiques pour produire comme signaux intermédiaires deux signaux correspondant respectivement à I'opérateur logique ET, c'est à dire A.B, et à l'opérateur logique OU, c'est à dire A+B, et en inversant l'un d'eux, ces deux signaux étant appliqués auxdits circuits logiques additionnels à une bascule (BS) constituée par un élément de mémorisation qui délivre ledit signal (M) en retard de phase. 3. Détection de phase selon la revendication 2, caractérisé en ce que les signaux d'entrée (A et B) sont appliqués respectivement à un opérateur ET (Q1) et à un opérateur OU-NON (Q2) dont les sorties sont appliquées, d'une part, à un opérateur OU-NON (Q5) terminant le circuit OU-EXCLUSIF (QO) et d'autre parL, à la bascule (BS) constituée de deux portes OU-NON (Q3 et Q4) bouclées. 4. Détecteur de phase selon l'une quelconque des revendi cations 1 à 3 , caractérisé en ce que l'information de signe est donnée par l'état correspondant du signal de référence (A), la sortie SPO de l'opérateur ET terminal (Q6) constituant le signal de mesure traité et donnant la valeur absolue du déphasage. 5. Détecteur de phase selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte en outre un circuit OU-EXCLUSIF (Q7) alimenté par la sortie de l'opérateur ET (Q6) terminal et par le signal périodique (B) à mesurer, en sorte de délivrer un signal de mesure traitée (SP1) sous forme d'un créneau périodique de durée proportionnelle au déphasage à mesurer ( 0 ) augmenté de 1800. 6. Détecteur de phase selon la revendication 5, caractérisé en ce qu'il comporte en outre un circuit NON (Q8) interposé sur la connexion d'arrivée d'un des signaux d'entrée en amont du OU EXCLUSIF (QO) en sorte de délivrer un signal de mesure traité (SP2) sous forme d'un créneau périodique de durée proportionnelle au seul déphasage ( o ) à mesurer. 7. Détecteur de phase selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte en outre des circuits identités (Q9 à Q12) pour compenser les retards de propagation des circuits logiques. 8. Détecteur de phase selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte en outre un circuit de traitement (CTR) de signaux sinusoïdaux pour les transformer en signaux binaires (A,B). 9. Utilisation d'un circuit détecteur selon les revendications 8 pour la détection de position angulaire d'un axe mécanique sur lequel est monté un capteur résolver, caractérisé en ce que la tension d'alimentation d'un stator constitue un signal sinusoïdal de référence et la tension aux bornes du rotor (RT) constitue le signal sinusoïdal dont le déphasage est à mesurer, la sortie (SP) du détecteur commandant un circuit compteur (CPT) d'impulsions d'horloge (H) de fréquence déterminée multiple de celle des signaux d'alimentation du résolver.