FR 2515385 A1 19830429 FR 8120168 A 19811027 CIRCUIT DE POLARISATION REGULEE POUR TRANSISTORS La présente invention concerne un circuit de polarisation régulée pour transistors, destiné plus particulièrement à être utilisé avec des transistors de hyper-et/ou ultra-haute fréquence, qu'ils soient du type à effet de champ ou bipolaire à jonction. De tels transistors sont généralement utilisés dans les étages d'entrée (ou tête haute-fréquence) de récepteurs d'ondes hyperfréquence (microondes) pour assurer l'amplification radio-fréquence de ces dernières, leur transposition à des fréquences inférieures à l'aide d'un mélangeur héterodyne alimenté d'autre part par un oscillateur local et, éventuellement, l'amplification de l'onde transposée à une fréquence intermédiaire. Un circuit de polarisation de ce type est particulièrement utile lorsque l'on utilise dans un amplificateur de signaux hyperfréquence de faible niveau, des transistors à effet de champ en arséniure de gallium avec grille à barrière de Schottky constituée par un contact entre une couche de métal (Al) et un semiconducteur de type N (As Ga dopée). Des transistors de ce type sont également désignés par l'abbréviation MESFET (métal-semiconducteur) dans la littérature de langue anglaise.Les conditions de fonctionnement (c'est-à-dire la tension drain-source VDS et le courant de drain IDS) de ces transistors MESFET sont différentes suivant que l'on désire obtenir un facteur de bruit minimal ou un gain en puissance maximal, comme cela a été décrit dans l'article de COWAN, MERCER et BELL, aux pages 995 à 1000 du N" 12, du Vol. MTT-25, de Décembre 1977, de la revue américaine IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES.Cet article mentionne également un circuit d'alimentation et de polarisation unique pour un amplificateur radio-fréquence à plusieurs étages dont chaque transistor MESFET est alimenté en tension draim-source VDS et polarisé par une tension de grille VG (négative) de manière séparé, afin qu'ils fournissent des courants de repos respectifs différents. Ces tensions d'alimentation positive et de polarisation négative y sont obtenues à l'aide d'un régulateur à découpage muni d'un circuit à démarrage graduel et d'un circuit de régulation à modulation de largeur d'impulsions (PWM). Il a été également proposé, dans un article d'EISENBERG et DISMAN, aux pages 52 à 56 du N"2, du Vol. 12 de Février 1973, de la revue américaine "MICROWAVES", de munir chaque transistor MESFET d'un amplificateur hyperfréquence équilibré (à l'aide de deux circuits hybrides à quadrature), d'un circuit régulateur de sa tension de polarisation en vue de stabiliser son courant de drain malgré des dérives et fluctuations dans le temps et en fonction des variations de la température ambiante. Ce circuit régulateur comporte un amplificateur opérationnel intégré, alimenté par des tensions, positive et négative dont l'une des entrées différentielles (+) est reliée au drain du transistor qui est réuni à une source de tension positive stabilisée VDD par l'intermédiaire d'une résistance de mesure parcourue par le courant de drain, aux bornes de laquelle se produit alors une chute de tension qui varie proportionnellement avec ce dernier et dont l'autre entrée (-) reçoit une tension de référence réglable à l'aide d'un potentiomètre permettant de choisir la tension de polarisation grillesource VGS négative correspondant au courant de drain désiré en fonction du type et de l'utilisation du transistor MESFET.Lorsque le courant de drain ID de celui-ci diminue (ou augmente) la tension de drain VD augmente (ou diminue) en conséquence et entraîne à son tour une augmentation (ou diminution) de la tension de sortie de l'amplificateur opérationnel. Ceci équivalut à une diminution (ou augmentation) de la tension de grille VG négative qui entraîne à son tour un accroissement (ou réduction) du courant de drain ID qui devient ainsi stabilisé. L'utilisation des potentiomètres pour le réglage des courants de repos de chaque étage présente plusieurs inconvénients qui sont notamment les suivants: 1/ leur impossibilité d'intégration et les deux ou trois broches d'interconnexion de chacun; 2/ accessibilité au réglage rendant difficile ou coûteuse la réalisation de l'étanchéité, lorsqu'il s'agit d'équiper des unités situées à l'extérieur et exposées aux intémpéries ou des unités embarquées (avion, satellite) ; et 3/ instabilité ou susceptibilité de dérive de la résistance de contact entre le curseur et la couche résistive, et de détérioration avec le temps. La présente invention permet d'éviter cet inconvénient en remplaçant le potentiomètre de chaque circuit par des sources de courant constant de différentes ou de même valeurs qui peuvent être se lectivement connectées en parallèle, avec une résistance alimentée par une tension stabilisée, en série. Le choix du courant dans la résistance est programmable à l'aide de fusibles que l'on peut faire fondre à l'aide de transistors dits de programmation. Suivant l'invention, un circuit de polarisation régulée pour plusieurs transistors à effet de champ et/ou bipolaires, montés en source ou en émetteur commun, dans lequel la tension de drain ou de collecteur de chacun des transistors est comparée à l'aide d'un amplificateur différentiel ou opérationnel à une tension de référence de valeur choisie en fonction de la valeur nominale de son courant de drain ou collecteur provenant d'une source de tension d'alimentation stabilisée à travers une résistance de mesure, la sortie de l'amplificateur étant couplée à la grille ou à la base du transistor, est principalement caractérisé en ce que le générateur de la tension de référence comprend plusieurs générateurs de courant qui peuvent être sélectivement connectés en parallèle à l'aide d'un dispositif de programmation incorporé, agissant sur un réseau programmable de fusibles. t'invention sera mieux comprise et d'autres de ses caractéristiques et avantages apparaîtront à l'aide de la description ci-après et des dessins annexés s'y rapportant, sur lesquels: - la figure I est un schéma synoptique (bloc-diagramme) de la partie d'entrée d'un récepteur hyperfréquence utilisable notamment pour la réception directe de signaux de télévision transmis par satellite, qui comprend l'antenne et une unité extérieure montée sur celle-ci, pouvant utiliser un circuit de polarisation conforme à l'invention; - la figure 2 est un schéma synoptique (bloc-diagramme) du circuit de polarisation CP de la figure 1; -la figure 3 est un schéma de principe d'un mode de réalisation de la partie du circuit de polarisation suivant l'invention destinée à un transistor à effet de champ (MESFET ou JFET) ; et - la figure 4 est un schéma de principe d'un mode de réalisation d'une autre partie du circuit de polarisation, destinée à un transistor bipolaire à jonctions (BJT). Il est à remarquer ici que les mêmes éléments ont été désignés par les mêmes repères, sur toutes les figures. La figure 1 représente synoptiquement la partie amont ou d'entrée UX d'un récepteur hyperfréquence qui est généralement située à l'extérieur et jouxte l'antenne A de réception directive, à laquelle s'applique la présente invention. Liantenne A est composée d'un réflecteur parabololdal R et d'une source symbolisée par un doublet D qui alimente, à travers un premier guide d'onde ou câble coaxial CI, l'entrée RI de cette partie amont UX, appelée également unité extérieure ("out-door unit" en anglais). Cette unité extérieure UX est généralement contenue dans un boîtier étanche formant écran 5H, fixé à l'arrière du réflecteur R, dont la paroi arrière est munie de deux traversées conductrices étanches pour amener une basse tension d'alimentation VA continue (15V) de la partie aval (non représentée) du récepteur, qui est également appelée unité intérieure UN ("in-door unit" en anglais) et d'une traversée coaxiale étanche constituant la sortie de signal RO de la partie amont UX, reliée par un second cable coaxial C2 à la partie aval UN. La basse tension d'alimentation VA peut également être amenée par ce câble C2. Cette partie amont UX comprend en cascade deux étages d'amplification hyperfréquence Al, A2, un étage mélangeur ML et deux étages d'amplification A3, A4, (UHF) à la première fréquence intermédiaire à la large bande (de 0,9 à 1,7 MHz), par exemple. Chacun de ces étages comporte une entrée de signal SI, une entrée d'alimentation PI, une entrée de polarisation BI et une sortie de signal SO, sauf l'étage mélangeur ML qui comporte en outre une entrée d'oscillateur Ol reliée à la sortie d'un oscillateur local hyperfréquence OL qui ne comporte ici qu'une entrée d'alimentation PI. Les étages d'amplification hyperfréquence Al, A2 ainsi que l'étage mélangeur ML sont équipés, de préférence, de transistors à effet de champ en arséniure de gallium avec grille à barrière de Schottky ("MESFET"s AsGa), qui peuvent être de type différent et/ou exploités dans un mode différent, notamment en ce qui concerne le facteur de bruit minimal (Fmin) ou le gain maximal disponible de puissance (Gavm). Leur tensions d'alimentation drainsource (VDS) et de polarisation négative grille-source (-V,,) doivent donc être différentes suivant le mode de leur exploitation. En outre, afin d'assurer la stabilité de leurs performances, le courant de drain (IDS) de chaque transistor doit être régulé au moyen d'une boucle de polarisation, connue en soi et décrite dans l'article précité d'EISENBERG et al. L'oscillateur local OL hyperfréquence peut être équipé d'un transistor BJT, JFET ou MESFET ou de toute autre élément actif à résistance négative tel que les diodes tunnel (Esaki), de Read (IMPATT, TRAPATT) ou de Gunn, par exemple. Il peut donc être alimenté par une seule tension d'alimentation régulée appliquée à son entrée d'alimentation Pl, ou par un circuit de polarisation automatique ou régulée, lorsqu'il est équipé d'un transistor. Comme la partie amont du récepteur UX subit des variations importantes de la température ambiante, il peut également être avantageux de stabiliser les performances (gain) des transistorsbipolaires équipant les étages d'amplification à fréquence intermédiaire A3, A4 en effectuant la régulation séparée de leurs courant collecteur respectifs à raide de boucles de régulation agissant sur leurs courants de base en fonction de leurs tensions collecteur. Toutes les tensions d'alimentation et de polarisation des divers étages de la partie amont UX sont fournies par un circuit de polarisation CP unique, objet de l'invention, qui comporte, outre ses entrées d'alimentation continue 1, 2, des sorties de polarisation régulée 3, 5, 7, 10 et 12 respectivement reliées aux entrées de polarisation RI des étages Al, A2, ML, A3 et A4, des sorties d'alimentation 4, 6, 8, 9, Il et 13 respectivement reliées aux entrées d'alimentation PI de tous les étages. Suivant l'invention, le réglage des valeurs nominales des courants de drain ou de collecteur régulées de tous les étages Al, A2, ML, A3 et A4 est commandé par des séries d'impulsions appliquées à une entrée de programmation (EP) 14, d'une manière qui sera expliquée plus loin. La figure 2 est le schéma synoptique du circuit de polarisation CP de la figure 1, conforme à l'invention, sur laquelle les connexions à la masse commune 2 réunissant ensemble les pôles de référence respectifs de toutes les sources de tension extérieure et intérieures, n'ont pas été représentées. Le circuit de polarisation CP comporte ici deux sources de tension continue positive internes VRI et VR2 et une source de tension continue négative SR constituée par un régulateur-inverseur à découpage, toutes alimentées par la basse tension d'alimentation VA (15V) provenant de l'unité intérieure UN. La première source VR1, constituée par un régulateur à ballast variable classique fournit une première basse tension régulée Vreg1 (4V environ) qui constitue une référence pour la seconde source VR2, semblable à la première et fournissant une seconde basse tension régulée Vreg2 (7V environ). La première basse tension régulée Vregl alimente donc les entrées de référence respectives de la seconde source VR2, des trois premiers circuits régulateurs CR1, CR2, CR3 respectives des étages Al, A2 et ML équipés de MESFETs AsGa et l'entrée d'alimentation d'un générateur de courant étalon CE débitant par la broche 17 sur une résistance d'étalonnage extérieure RX. La seconde basse tension régulée Vreg2 alimente les entrées d'alimentation positive respectives du circuit de régulation par le rapport cyclique CM comprenant en cascade un amplificateur opérationnel ou différentiel d'erreur AE et un multivibrateur astable MA faisant partie du régulateur-inverseur à découpage SR et des trois premiers circuits régulateurs de polarisation CRI, CR2, et CR3, ainsi que les entrées de référence respectives des deux derniers circuits régulateurs de polarisation CR4 et CR5 dont les entrées d'alimentation respectives sont reliées à l'entrée d'alimentation 1 du circuit de polarisation CP. Le multivibrateur MA comporte un condensateur extérieur CX auquel il est relié par des broches 19 et 20. Cette entrée d'alimentation I est également reliée à celles respectives de l'étage d'attaque DR et de l'étage interrupteur électronique SW du régulateur-inverseur à découpage SR. La sortie de l'étage interrupteur SW est reliée à travers la broche 15 à l'une des bornes d'une inductance de stockage d'énergie L et à la cathode d'une diode de redressement RN de crêtes négatives dont l'anode est reliée à l'armature négative d'un condensateur de filtrage CF par l'intermédiaire de la broche 16 qui constitue donc la borne d'alimentation négative du circuit CP fournissant une tension négative régulée -VNreg qui alimente l'entrée de mesure de l'amplificateur d'erreur AE pour obtenir une boucle de régulation fermée. Cette tension négative -VNreg alimente également les entrées d'alimentation négative respectives des trois premiers circuits régulateurs de polarisation CRl, CR2, et CR3, ainsi que celles respectives de trois étages d'inversion de polarité et de conversion courant-tension PCl, PC2 et PC3, respectivement insérés entre les sorties de polarisation des circuits CRI à CR3 et celles 3, 5 et 7 du circuit CP. Elle est également utilisée pour alimenter la sortie d'alimentation 8 de l'oscillateur local OL (figure 1), lorsque celui-ci ne nécessite pas de tension de polarisation de grille régulée. Dans le cas contraire, il est possible d'utiliser une combinaison d'un circuit régulateur et d'un inverseur de polarité analogue à celles destinées aux autres MESFET TI, T2, T3 en prévoyant un courant de drain de 3 à 5 fois plus élevé que pour ce dernier. Les circuits régulateurs de polarisation CRI à CR5 comportent en outre des entrées de programmation parallèles qui sont respectivement réunies à des sorties parallèles d'un décodeur DC dont les entrée parallèles sont respectivement reliées à des sorties parallèles d'un compteur binaire CB dont l'entrée de comptage CO reçoit des séries d'impulsions. Le décodeur DC et le compteur CB, qui font partie d'un dispositif de programmation, sont alimentés à partir de la broche 18. La relation entre le courant de drain ou collecteur nominal choisi et le nombre d'impulsions appliqués à l'entrée de comptage CO du compteur CB sera expliquée plus loin avec référence à la figure 3. Sur la figure 3 on a représenté le schéma de principe d'une partie du circuit de polarisation CP de la figure 2, nécessaire à la compréhension des circuits régulateurs de polarisation CRI à CR3 respectivement destinés aux MESFETs T1, T2, eut T3 équipant les étages Al, A2 et ML, par exemple, ainsi que le dispositif de programmation commun à tous les circuits régulateurs CRI à CR5. Le circuit régulateur CR1 de la figure 3 comprend un amplificateur opérationnel ou différentiel AOI dont l'entrée inverseuse (-), dite de mesure ici, est reliée, d'une part par l'intermédiaire d'une diode D1 et de la broche d'alimentation 4, au drain du premier transistor à effet de champ T1 (MESFET) et, d'autre part, à l'une des bornes d'une résistance de mesure RM1 dont l'autre borne est reliée à la sortie de la première source de tension régulée VRl fournissant la tension Vregl.Cette résistance de mesure RM1 est parcourue par le courant drain-source IDS de ce transistor T1. On obtient ainsi que cette entrée inverseuse reçoit la tension drain-source VDS de ce dernier, qui varie en fonction du courant de drain IDS (VDS = - RMl.IDES)' L'entrée non-inverseuse, dite de référence, de l'amplificateur AO1, est reliée à l'une des bornes d'une autre résistance RR1, dite de référence, dont la valeur a été choisie dix fois supérieure à celle de la résistance de mesure RMl (RR1 = 10.RMl) et dont l'autre borne est reliée au même potentiel Vregl que cette dernière. La jonction de l'entrée non-inverseuse avec l'autre résistance RRl est reliée à l'aide de plusieurs générateurs de courant sélectivement connectables en parallèle, à la masse 2 au moyen d'un réseau logique programmable.Lorsque deux ou plusieurs de ces générateurs de courant sont connectés en parallèle, le courant IR dit de référence, qui parcourt la résistance de référence RRl est égal à la somme des courants IGnque les n générateurs de courant parallèles four- nissent.Ce courant de référence 1R est donc égal au dizième du courant drain-source IDS nominal pour que la tension de drain VDS (VDS = Vregl - RMl.IDs) soit ramenée par la boucle de régulation comprenant l'amplificateur AO1, à la tension Vrefl (Vrefl = Vregl - RRî.!R V -RRlI ) regl Gn La sortie de l'amplificateur AOl est reliée à Pune des bornes d'une résistance de sortie RSl dont l'autre borne est reliée au collecteur et à la base réunis d'un transistor Q17 bipolaire de type NPN, dont l'émetteur est relié à la broche 16 fournissant la tension d'alimentation négative -VNreg. Le branchement de la sortie de l'amplificateur AOI (alimenté symétriquement par Vreg2 et -VNreg) à la tension négative -VNreg au moyen d'une résistance de sortie Nreg RSl en fait un convertisseur tension-courant de telle sorte que le courant lo à travers cette résistance RSl varie proportionnellement à la différence V entre ses tensions d'entrée (Vrefl - V DS Le transistor Q17 connecté en diode, fournit un courant émetteur sensiblement égal à lo. La jonction de la résistance de sortie RSl, avec le collecteur et la base reliés du transistor Q17 est reliée à la base d'un autre transistor Q18 dont l'émetteur est également relié au potentiel négatif -VNreg, de telle sorte qu'ils forment ensemble un miroir de courant faisant partie l'inverseur de polarité PI1. Lorsque les gains de courant direct en émetteur commun hFE ou gaz F et les courants émetteur de saturation IES respectives des deux transistors Q17, Q18 sont sensiblement égaux, le courant collecteur de l'autre transistor Ql8 est sensiblement égal au courant émetteur du transistor Q17 et, par conséquent au courant de sortie lo de l'amplificateur AOI. Le collecteur du transistor Q18 est réuni, d'une part au moyen d'une résistance de polarisation de grille RG1, à la masse 2, et d'autre part, à la grille du transistor à effet de champ T1 afin de lui fournir une tension de grille VGS négative dont la valeur absolue varie en fonction inverse de sa- tension de drain VDS Plus précise ment, lorsque la tension de drain VDS diminue suite à une augmentation intempestive du courant de drain IDS du transistor à effet de champ T1 par rapport à sa valeur nominale déterminée au moyen de la tension de référence fixe Vrefl, le courant de sortie lo de l'amplificateur AO1 augmente proportionnellement à la dif renceV = Vrefl - VDS.Le miroir de courant Q17 - Q18 engendre alors dans le transistor Q18 un courant collecteur sensiblement égal à ce courant de sortie Io qui parcourt la résistance RG1 de telle sorte que la tension collecteur du transistor Q18 et, par conséquent, la tension grille-source VGS du transistor T1 est égale à -Ios RGl, d'où l'on voit qu'une augmentation du courant lo entraîne une diminution de la tension de polarisation VGS, ce qui à son tour provoque une diminution du courant drain-source IDS et une augmentation correspondante de la tension drain-source VDS = RMI.IDS jusqu'à ce qu'elle devienne sensiblement égale à Vrefl qui détermine la valeur nominale du courant IDS. On voit ainsi que la boucle de régulation qui comprend la résistance de mesure RM1, l'amplificateur différentiel AO1, monté en convertisseur tension-courant, le générateur de la tension de référence et l'inverseur de polarité PCl comprenant le miroir de courant et l'étage inverseur-convertisseur courant tension combinés, alimenté par tension négative -VNreg, est refermée par l'intermédiaire du transistor à effet de champ à barrière de Schottky Tl (MESFET) dont elle sert à stabiliser le courant drain-source IDS. L'avantage important d'un tel circuit inverseur PCl, c'est-à-dire de la connexion de la résistance de polarisation de la grille RGl entre la masse et le collecteur d'un transistor Q18 dont l'émetteur est relié à une tension négative, est la protection du transistor MESFET T1 dont la grille ne peut jamais devenir positive par rapport à sa source. Les valeurs de VR1 et -VNreg sont, de préférence choisies de telle sorte que la somme de leurs valeurs absolues soit inférieure à la tension drain-grille maximale admise. Le générateur de tension de référence Vrefl comprend donc la résistance de référence RR1 (=10.RMl) et plusieurs générateurs de courant constant connectés en parallèle et déconnectables de ma nière sélective à l'aide d'un dispositif de programmation comprenant un réseau logique programmable à fusibles Fil, F12, et F13 dont chacun réunit un générateur de courant à la masse 2, et des transistors bipolaires de type NPN Q14, Q15 et Q16, dits de programmation, destinés à faire fondre sélectivement quelques uns de ces fusibles suivant la tension de référence Vrefl et le courant IDS nominal désirés. Les générateurs de courant comprennent des transistors bipolaires de type NPN Qîl, Q12 et Q13 dont les trajets collecteurémetteur sont respectivement reliées en série avec les fusibles FI1, F12 et F13 entre l'entrée non-inverseuse (+) ou de référence de l'amplificateur AO1 et la masse 2 et dont les bases sont reliées ensemble à la sortie SC du générateur de courant étalon Ge, commun à tous les circuits régulateurs de polarisation CR1 à CR5. Le générateur de courant étalon GE comprend un premier transistor QOl de type PNP, connecté en diode, dont l'émetteur est relié à un potentiel positif constant tel que celui fourni par la sortie du premier régulateur de tension VRl (V regî) Le collecteur et la base du premier transistor QO1 sont reliés ensemble à la broche 17 du circuit de polarisation CP. Cette broche 17 est reliée par l'intermédiaire d'une résistance d'étalonnage extérieure RX à la masse 2. La valeur de la résistance d'étalonnage RX est choisie de telle sorte que le courant émetteur IE du premier transistor Q01 soit égal à une fraction prédéterminée du courant drain-source minimal que le circuit de polarisation devra permettre d'obtenir.La base et le collecteur réunis du premier transistor QO1 sont reliés, en outre, à la base d'un second transistor QO2, également de type PNP, dont l'émetteur est relié au meme potentiel (V ) que celui regi premier QO1 et qui forme avec celui-ci un premier miroir de courant. Le collecteur du second transistor QO2 est relié à celui d'un troisième transistor QO3 de type NPN, connecté en diode et dont émetteur est relié à la masse 2. Le point commun du collecteur et de la base réunis du troisième transistor QO3 constitue la sortie SC reliée aux bases des transistors Qll, Q12 et Q13 dont les courants collecteurs respectifs sont choisis sensiblement égaux à des multiples du courant collecteur du second transistor QO2, qui est égal au courant étalon IE.Le courant de saturation d'une diode étant proportionnel à la surface de sa section, les surfaces des sections des jonctions base-émetteur des transistors Qll, Q12 et Q13 peuvent être respectivement choisies égales à 2n fois celle du troisième transistor QO3, où n est respectivement égal à 0, 1 et 2 par exemple.Ceci permet de faire passer des courants générateur compris entre 1E et 71 à travers la résistance de référence RRI, et d'obtenir, par conséquent, des courants drain-source IDS compris entre 101E et 70IE avec des pas de 101E Si l'on nécessite pour les transistors T1, T2 des étages d'entrée Al, A2 (figure 1) des courants IDS de 10 mA, il peut être avantageux de choisir une résistance d'étalonnage RX d'une valeur telle que le courant étalon regl - VBEsat)/ RX (où VBEsat est de 0,7V environ) soit égal à 1D5 / 2n, qui pour n = 2 et donc 2n = 4 est égal à 0, 25 mA environ. Il faudra donc faire fondre les fusibles F11 et F12 et ne garder que le fusible F13 intact. Il est à remarquer ici que les transistors Qll, Q12, Q13 peuvent être constitués par des transistors ayant tous une même surface de jonction émetteur-base de façon à fournir respectivement les mêmes courants collecteurs sensiblement égaux à un multiple quelconque du courant étalon 1E ou encore par un transistor unique ayant plusieurs émetteurs respectivement reliés à la masse par des fusibles. Le dispositif de programmation agissant sur le réseau de fusibles F11, F12 et F13 par l'intermédiaire de transistors de programmation Q14, Q15, Q16, comporte, en outre, le compteur CB et le décodeur DC montés en cascade. Les sorties parallèles Bl, B2, B3 du décodeur DC sont respectivement reliées aux bases des transistors de programmation Ql4, Q15, Q16 afin de commander leurs mises en saturation respectives par des états logiques hauts ou leur blocage par des états logiques bas, lorsque leurs collecteurs sont alimentés par une tension continue positive qui peut provenir de la même source +Vpp que celle qui alimente à travers la broche 18 du circuit CP, le compteur CB et le décodeur DC ainsi qu'un étage de réinitialisation ou de remise à zéro RZ dont la sortie est reliée à l'entrée de remise à zéro RE du compteur CB. D'autre part, les collecteurs des transistors de programmation Q14, QIS et Q16 sont reliés ensemble à la jonction de la broche d'alimentation (4) du drain du transistor T1 avec la cathode de la diode d'isolement Dl qui permet d'isoler le reste du circuit de polarisation CP de la tension de programmation positive +Vpp appliquée à la broche 4 pour ne faire fondre que l'un ou deux des fusibles F11, F12 et F13 associés au circuit de régulation Ckl. L'utilisation succesive de la broche d'alimentation 4 pour alimenter les collecteurs des transistors de programmation Ql4-Q16 en leur appliquant une tension continue extérieure, au cours de la phase de programmation, et pour alimenter le drain du transistor à effet de champ Tl en fonctionnement normal du circuit de polarisation CP, permet de réaliser celui-ci sous la forme d'un circuit intégré hybride (en partie linéaire et en partie logique) ayant un nombre de broches d'entrée/sortie (1-20) limité, à vingt par exernple, pour cinq transistors à polariser de manière régulée. Pendant la phase de programmation, l'entrée d'alimentation positive 1 du circuit CP est connectée à la masse afin de rendre toutes les alimentations incorporées inopérantes. La phase de programmation de chacun des circuits de régulation CRI à CR5 (figure 2) est initiée par l'application de la tension de programmation +Vpp à la broche 18 du circuit CP pour alimenter les éléments communs du dispositif de programmation (CB, RZ, DC). Dans l'un de ses modes de réalisation, l'étage de remise à zéro RZ est agencé de telle sorte que chaque fois que son entrée d'alimentation reçoit un transition entre une tension nulle et la tension il commande la remise à zéro du compteur CB. Il peut comporter à cet effet un intégrateur RC passif ou actif, par exemple. Suite à cette remise à zéro du compteur CB, les deux sorties à A0 et Al de celui-ci fournissent des états bas (niveaux logiques "0"), de telle sorte que les trois sorties utiles B1, B2 et B3 du décodeur CD en font de même (la sortie BO inutilisée ici, peut alors fournir un état haut). Un générateur d'impulsions de programmation GI extérieur (non représenté), agencé de telle manière que l'on puisse, d'une part, régler le nombre d'impulsions de programmation contenues dans une séquence et d'autre part, commander le début de la transmission de cette séquence, est connecté par sa sortie à l'entrée de programmation (EP figure 1) constituée par la broche 14 du circuit CP. Ayant préalablement choisi le courant de référence IR qui doit parcourir la résistance de référence RR1 pour obtenir un courant de drain IDS (=10 IR) nominal en fonction du type et du mode d'utilisation du transistor T1, on règle l'organe de sélection du nombre d'impulsions N (N étant 1, 2 ou 3? de la première séquence à fournir par le générateur d'impulsions GI de telle sorte que la sortie (B1 à B3) du décodeur DC correspondant à ce nombre N, permette de faire mettre hors circuit l'un des générateurs de courant Qll à Ql3 afin que la somme des courants fournis par les deux autres soit sensiblement égale ou supérieure mais le plus proche possible au courant de référence IR.On commande ensuite la transmission de cette première séquence. Puis, tout en continuant d'alimenter les étages communs du dispositif de programmation, on applique la tension +Vpp (ou une autre tension positive par rapport à la masse 2) à la broche 4, afin que, par exemple, le transistor de programmation Q1S activé par un état haut sur la sortie B2 du décodeur DC, correspondant à N = 2, fasse fondre le fusible F12 et mette ainsi hors circuit le transistor-générateur de courant Q12. Ceci accompli, les broches 18 et 4 sont déconnectées respectivement pour permettre la remise à zéro du compteur BC avant la transmission de la séquence suivante et pour empêcher la fusion intempestive des fusibles au cours du comptage des impulsions de celle-ci. Si la différence entre le courant de référence choisi et la somme des courants fournis par les deux générateurs QIl et Q13 restant dans le circuit est inférieure ou égale à la moitié du plus faible de ces deux courants, la première séquence d'impulsions de programmation est considérée suffisante. Dans le cas contraire, on agit de nouveau sur l'organe de sélection précité de telle sorte que le nombre d'impulsions N de la seconde séquence permette, après remise à zéro, transmission, comptage et activation consécutive de collecteurs des transistors de programmation Q14 à Q16, de ne laisser en circuit que celui des générateurs de courant Qll et Ql3 dont le courant est le plus proche du courant de référence IR choisi. Le générateur de tension de référence Vrefl du premier circuit régulateur de polarisation CRI étant ainsi programmé, on procède à la programmation successive des autres circuits régulateurs CR2 à CR5 (figure 2) de manière analogue en déconnectant avant chaque transmission, l'alimentation par la broche 18, afin d'obtenir des remises à zéro du compteur CB qui, pour trois transistors de programmation (Q14 à Q16) au plus dans chaque circuit régulateur CRI à CR5 (figure 2), ne comporte que deux basculeurs bistables en cascade (non représentés). Dans un autre mode de réalisation, le circuit de remise à zéro RZ comporte un basculeur bistable (de type Eccles-Jordan, par exemple) à deux transistors bipolaires, agencé de telle sorte que lors de chacune de ses mises sous tension, sa sortie réuni à l'entrée de remise à zéro RE du compteur soit à l'état haut. Ceci peut être obtenu à l'aide d'une diode insérée entre le collecteur du transistor qui n'est pas relié à cette sortie, et la base de celui dont le collecteur y est relié. La base de ce dernier est en outre reunie, par l'intermédiaire d'une diode DZ et une connection représenté en pointillé, à la broche 14 de telle sorte que le front avant de la première impulsion de chaque séquence commande son basculement dans un état complémentaire.Ceci résulte en une transition négative sur l'entrée de remise à zéro RE du compteur CB, qui commande sa remise à zéro sans nécessiter la déconnection de I'alimentation par la broche 18. Dans ce cas, il est avantageux d'appliquer les impulsions de programmation à celle des entrées de comptage du compteur CB, qui compte les transitions négatives des fronts arrière des impulsions de chaque séquence. On remarquera ici que si l'on utilise un compteur à trois ou quatre bits, trois des sorties parallèles de celui-ci pourraient être respectivement directement reliées aux bases de transistors de programmation, dont deux pourraient alors être activés en même temps. Une séquence ou série d'impulsions suffirait pour programmer un circuit régulateur de polarisation. Toutefois le nombre d'impulsions serait alors une fonction différente du courant de référence. La figure 4 est un schéma de principe partiel d'un circuit régulateur de polarisation CR4 (ou CR5, figure 2) destiné à stabiliser le courant collecteur d'un transistor UHF bipolaire T4 (ou T5) équipant les étages d'amplification de fréquence intermédiaire A3 (ou A4, figure 1). Le circuit générateur de tension de référence Vref4 semblable à celui de la figure 3, comprend une résistance de référence RR4, des générateurs de courant à transistors Q41 à Q43 polarisés sur leurs bases par la sortie SC du générateur de courant étalon GE, des fusibles F41 à F43 et des transistors de programmation Q44 à Q46 polarisés sur leurs bases par le décodeur DC. Le collecteur du transistor T4 est relié ici par la broche 11 et par une diode d'isolement D4 en série avec une résistance de mesure RM4 (= 0,l.RR4), à la sortie de la seconde source de basse tension continue positive VR2, qui est également reliée à la résistance de référence RR4, afin que la tension collecteur Ve soit supérieure à la tension drain-source V DS Contrairement au circuit de la figure 3, le circuit régulateur CR4 n'est pas suivi d'un étage inverseur (PIl) et la tension de référence Vref4 y est appliquée à l'entrée inverseuse (-) d'un amplificateur opérationnel A04, la tension collecteur VC étant appliquée à son entrée non-inverseuse (+).La sortie de l'amplificateur A04 est réunie à travers une résistance de base RB4 et la broche 10, à la base du transistor bipolaire T4 pour lui fournir un courant de polarisation IB qui varie en fonction de sa tension collecteur VC pour obtenir la régulation de son courant collecteur lc, qui assure ainsi une meilleure stabilité du gain de l'étage A3 (figure 1). Il est à noter que lorsque l'on utilise des amplificateurs différentiels dans les circuits régulateurs CR1 à CR3, leurs étages de sortie différentiels peuvent être équipés de transistors PNP dont les collecteurs sont alimentés par la tension négative .VNreg et l'on peut omettre l'étage inverseur (PCî à PC3). On remarquera ici que si l'on utilise plusieurs transistors avec le même courant de drain ou collecteur et la même tension d'alimentation de celui-ci, la même tension de référence programmable en fonction de ce courant peut être appliquée à l'entrée de référence de plusieurs amplificateurs différentiels ou opérationnels dont chacun reçoit sur son autre entrée la tension de drain ou collecteur de l'un de ces transistors. REVENDICATIONS 1. Circuit de polarisation régulée pour plusieurs transistors (T1 à T5) à effet de champ et/ou bipolaires, montés en source ou en émetteur commun, dans lequel la tension de drain ou de collecteur de chacun des transistors (T1 à T5) est comparée à l'aide d'un amplificateur différentiel ou opérationnel (AO1 ou AO4) à une tension de référence de valeur choisie en fonction de la valeur nominale de son courant de drain ou collecteur provenant d'une source de tension d'alimentation stabilisée (VRI, VR2) à travers une résistance de mesure (RMl ou RM4), la sortie de l'amplificateur (AOl ou AO4) étant couplée à la source ou à la base du transistor (T1 à T5), caractérisé en ce que le générateur de la tension de référence comprend plusieurs générateurs de courant (Qll à Q13, Q41 à Q43) qui peuvent être selectivement connectés en parallèle à l'aide d'un dispositif de programmation incorporé agissant sur un réseau programmable de fusibles (Fll à F13, F41 à F43). 2. Circuit de polarisation suivant la revendication 1, caractérisé en ce que chacun des générateurs de courant (Qll-Q13, Q41 -Q43) est relié par l'une de ses bornes à la jonction de l'entrée de référence de 1'amplificateur (AO1 ou AO4) avec l'une des bornes d'une résistance de référence (RRl ou RR4) dont l'autre borne est reliée à la même source de tension (VRI, VR2) que la résistance de mesure (RM1 ou RM4) et dont la valeur est choisie égale à un multiple entier de cette dernière, de telle sorte que le courant de drain ou collecteur nominal du transistor (T1 ou T4) qui la parcourt soit égale au même multiple de la somme des courants respectivement fournis par les générateurs (Qll à Q13, Q41 à Q43) restés réunis en parallèle après la programmation par la fusion de fusibles (F11 à F13, F41 à F43). 3. Circuit de polarisation suivant l'une des revendications précédentes, caractérisé en ce que chacun des générateurs de courant (QI 1, Q12, Q13, Q41, Q42, Q43) est constitué par un transistor bipolaire dont le trajet collecteur-émetteur est réuni en série avec l'un des fusibles au réseau (F11, F12, F13, F41, F42, F43) entre l'entrée de référence de l'amplificateur (AOl, AO4) et la masse (2) qui fournit le potentiel de référence commun à toutes les sources de tension (VR1, VR2, SR) extérieures et incorporées alimentant le circuit et ses divers éléments, et en ce que les bases de tous ces transistors générateurs de courant sont polarisées à l'aide d'un générateur de courant étalon (GE) unique fournissant un courant étalon déterminé à l'aide d'une résistance d'étalonnage extérieure (RX) et d'une source de tension d'alimentation stabilisée (VRI), de telle sorte que le courant collecteur fourni par chaque transistor générateur soit sensiblement égal à un multiple entier prédéterminé du courant étalon. 4. Circuit de polarisation suivant l'une des revendications précédentes, caractérisé en ce que le dispositif de programmation comporte des transistors de programmation (Q14-Ql6, Q44-Q46) bipolaires dont les émetteurs sont respectivement reliés aux fusibles (Fll-F13, F41-F43) du réseau et dont les collecteurs sont réunis, au cours de la phase de programmation préalable, antérieure à l'utilisation du circuit (cl), à une source de tension extérieure de niveau suffisant pour faire fondre ces fusibles, et en ce que les bases des transistors de programmation sont respectivement reliées à des sorties d'un décodeur numérique (DC) dont les entrées parallèles sont respectivement alimentées par les sorties parallèles d'un compteur binaire (CB) recevant sur son entrée d'horloge (CO) des séquences d'impulsions dont le nombre détermine les mises hors circuit respectives par la fusion de leurs fusibles associés, de certains des générateurs de courant. 5. Circuit de polarisation suivant l'une des revendications précédentes, caractérisé en ce que, en vue de polariser un transistor à effet de champ à jonction ou à grille à barrière de Schottky (T1, T2, T3), l'amplificateur opérationnel (AOl) monté en convertisseur tension-courant au moyen d'une résistance de sortie (RS1) réunissant sa sortie à une source de tension d'alimentation négative régulée (SR), est suivi d'un étage inverseur de polarité et convertisseur courant-tension (PC1) comprenant un miroir de courant (Q17, Q18) dont un premier transistor (Q17) connecté en diode est inséré entre la résistance de sortie (RS) et la source négative (SR) et dont un second transistor (Q18) dont l'émetteur est relié avec celui du premier (Q17) à cette dernière, dont la base est reliée à la base et au collecteur du premier (Q17) et dont le collecteur réuni par une résistance de polarisation (RG1) à la masse (2), est également relié à la grille du transistor à effet de champ (T1, T2, T3). 6. Circuit de polarisation suivant l'une des revendications 1 à 4, caractérisé en ce-que, en vue de polariser un transistor bipolaire (T4, T5) > la sortie de l'amplificateur opérationnel (AO4) est relié à la base du transitor (T4) au moyen d'une résistance de polarisation de la base (RB4).