FR 2508741 A1 19821231 FR 8112390 A 19810624 La présente invention concerne d'une manière gêné- raie la modulation d'un signal d'une bande de fréquences à une autre bande de fréquences, par multiplication de ce sr gnal par un autre signal possédant une forme d'onde simple qui est en général sinusoldale ou carrée. On a déjà mis en oeuvre des modulateurs en utilisant différents types de dispositifs non linéaires, tels que des tubes à vide, des diodes, des transistors et des commutateurs en liaison avec soit des transformateurs, soit des amplificateurs. Un modulateur typique a été décrit dans le brevet déposé aux Etats-Unis d'Amérique sous le numéro 3.937.882 (Bingham). Si l'application projetée nécessitait que tous les signaux de sortie parasites du modulateur soient supprimés en étant amenés à un niveau très faible, un réglage individuel des paramètres du circuit était en général nécessaire. Il est très souvent souhaitable que les fonctions de transfert d'un réseau électronique soient réalisées en utilisant uniquement des composants pouvant être fabriqués en employant des circuits à haute densité d'intégration. Un ensemble de tels composants comporte des commutateurs, des condensateurs et des amplificateurs opérationnels. La technologie permettant d'utiliser ces composants est connue maintenant sous le nom de technologie à condensateurs commutés et a été décrite par Hosticka et d'autres auteurs dans la revue IEEE Journal of Solid State Circuits, décembre 1977, page 600. Les fonctions de transfert de circuits à condensateurs commutés se sont avérées être sensibles aux capacités parasites s'étendant depuis chaque armature du condensateur à la masse commune, habituellement le substrat. La majeure partie des capacités parasites se produit entre l'armature inférieure du condensateur et le substrat relié à la masse. Cependant cette capacité parasite peut être en général annihilée grâce à une configuration des circuits telle que l'armature inférieure du condensateur est raccordée au substrat relié à la masse. Cette configuration rendra le circuit sensible à la plus petite des capacités parasites apparraissant entre l'armature supérieure du condenateur et le substrat relié à la masse. Deux utilisations d'intégrateurs à condensateurs commutés, qui sont complètement insensibles à l'ensemble des capacités parasites mentionnées précédemment, ont été décrites par Martin et Sedra dans le document Electronics Letters, 21 juin 1979, page 365. Un couple complémentaire d'intégrateurs avec inversion et sans inversion était décrit dans ce document ainsi que des utilisations de tels circuits pour différentes sections de filtres. C'est pourquoi un but important de la présente invention est de fournir un modulateur pouvant être totalement intégré et qui ne nécessite pas l'emploi de composants.discrets. Un autre objet de la présente invention est de réaliser la mise en oeuvre d'un tel modulateur en utilisant des commutateurs, des condensateurs et des amplificateurs opérationnels. Un autre objet de la présente invention est de fournir un modulateur dans lequel un signal de modulation est appliqué à un intégrateur qui fonctionne alternativement selon le mode avec inversion et selon le mode sans inversion sous la commande d'un signal à fréquence porteuse. Un autre objet de la présente invention est de fournir un modulateur dans lequel l'équilibre de sortie entre le mode avec inversion et le mode sans inversion de fonctionnement est indépendant de l'adaptation des composants du circuit. Un autre objet de la présente invention est de fournir un modulateur qui est insensible aux capacités parasites inhérentes associées aux condensateurs intégrés. Conformément à l'invention, il est prévu un intégrateur dont le fonctionnement alterne entre les modes avec inversion et sans inversion sous la commande du signal à fréquence porteuse. Le signal arrivant ou signal de modulation est appliqué à cet intégrateur par l'intermédiaire du réseau à condensateurs commutés. Les composants utilisés dans la conception des circuits de l'intégrateur et du réseau a condensateurs commutés sont totalement appropriés pour la mise en oeuvre dans un circuit à haute densité d'intégration. Une caractéristique de la présente invention a trait à un modulateur comportant un amplificateur opérationnel unique muni d'un condensateur de réaction (l'intégrateur) et un ou plusieurs condensateurs d'entrée qui sont commutés entre le signal arrivant et l'intégrateur, en appliquant soit le signal d'entrée, soit le signal de signe opposé, à l'intégrateur. Le signal de sortie de l'intégrateur est équivalent au signal à fréquence porteuse, modulé par le signal arrivant. Ci-après on décrit plusieurs formes de réalisation de la présente invention qui satisfont a un ou plusieurs des buts indiqués précédemment. De nombreuses autres caractéristiques, objets et avantages de la présente invention ressortiront de la description donnée ci-après considérée en liaison avec les dessins annexés. A titre d'exemple on a décrit ci-dessous et illustré schématiquement aux dessins annexés plusieurs formes de réalisation de l'objet de l'invention. La figure 1 est un schéma-bloc illustrant le système de modulation. La figure 2a est un schéma montrant-les détails de la forme de réalisation de base du réseau à condensateurs commutés de la figure 1. La figure 2b est un diagramme de cadencement su système logique selon une forme de réalisation permettant d'activer les commutateurs de la figure 2a. La figure 3a est un schéma montrant une autre forme de réalisation du réseau à condensateurs commutés de la figure 2a. La figure 3b est un diagramme de cadencement du système logique selon une forme de réalisation permettant d'actionner les commutateurs de la figure 3a. La figure 4a est un schéma montrant une autre forme de réalisation du réseau à condensateurs commutés de la figure 1. La figure 4b est un diagramme de cadencement du système logique selon une forme de réalisation permettant d'actionner les commutateurs de la figure 4a. La figure 5a est un schéma montrant une autre forme de réalisation du réseau à condensateurs commutés de la figure 1. La figure 5b est un diagramme de cadencement du système logique selon une forme de réalisation pour actionner les commutateurs de la figure Sa. La figure 6a est un schéma montrant encore une autre forme de réalisation du réseau à condensateurs commutés de la figure 1. La figure 6b est un diagramme de cadencement du système logique selon une forme de réalisation permettant d'actionner les commutateurs de la figure 6a. La figure 1 représente un schéma-bloc illustrant le système de modulation comportant le réseau logique 8, le réseau 10 à condensateurs commutés et l'intégrateur 12. Un signal d'horloge est appliqué à une entrée 14 du réseau logique 8 en vue de fournir les moyens de base d'echantillon- nage du signal de modulation qui est appliqué à I'entrée 16 du réseau 10 à condensateurs commutés. Le signal à fréquence porteuse est appliqué à une entrée 18 du réseau logique 8 et l'état du signal à fréquence porteuse détermine si le signal de modulation échantillonné ou l'opposé de ce dernier est appliqué à l'intégrateur 12, qui produit un signal de sortie équivalent au signal à fréquence porteuse modulé par le signal de modulation.Le réseau logique 8 produit des signaux de commutation appliqués au réseau 10 à condensateurs commutés de manière à réaliser l'application mentionnée précédemmént du signal de modulation à I'intégrateur 12. Dans la forme de réalisation préférée de la présente invention, le système de modulation de la figure 1 ne comporte que les composants du circuit qui sont aisément fabriqués à l'aide d'une technologie à haute densité d'intégration. Les commutateurs peuvent être des circuits intégrés MOSFET communs et l'intégrateur peut être d'un type usuel comportant un amplificateur opérationnel muni d'un condensateur de réaction , l'ensemble pouvant être intégré sur un seul substrat. De préférence on n'utilise aucun composant discret pour la réalisation de la présente invention. La figure 2a représente une forme de réalisation de base du réseau 12 à condensateurs commutés de la figure 1. Au cours d'une première demi-période sélectionnée de temps du signal à fréquence porteuse, le commutateur 20 et le commutateur 22 fonctionnent en phase et se ferment pour charger le condensateur 24. Les commutateurs 20 et 22 s'ouvrent ensuite et les commutateurs 26 et 28 se ferment pour décharger le condensateur dans L'intégrateur 12. L'échantillonnage du signal de modulation dans ce mode de fonctionnement applique la valeur opposée échantillonnée du signal de modulation à l'intégrateur 12. Lorsque l'intégrateur 12 est réalisé sous la forme d'un amplificateur inverseur avec un condensateur de réaction, l'ensemble du système de modulation fonctionne selon le mode sans inversion. Au cours de la seconde demi-période de temps du signal à fréquence porteuse, les commutateurs 20 et 28 sont actionnés en phase et se ferment pour charger le condensateur 24, en appliquant le signal de modulatior échantil lonnédirectement à l'intégrateur 20. Les commutateurs 20 et 28 s'ouvrent alors et les commutateurs 22 et 26 se ferment pour décharger le condensateur 24 à la masse. Lorsque l'intégrateur est réalisé comme indiqué ci-dessus, l'ensemble du système de modulation fonctionne selon le mode avec inversion. Le changement du mode de fonctionnement sur la commande du signal à fréquence porteuse réalise la modulation. Le réseau logique 8 produit des signaux de commutation en vue de commander les commutateurs situés dans le réseau 10 à commutateurs commutés. La représentation logique préférée des signaux de commutation, Sn (où n est le numéro de référence du commutateur respectif représenté sur la figure 2a) est la suivante 20 S22 = CLOCK S26 = CLOCK (+) CXR S28 = CLOCK dans laquelle les symboles CLOCK et CXR se réfèrent aux niveaux logiques du signal d'horloge et du signal à fréquence porteuse respectivement. Aucune relation de phase ou de fréquence entre le signal d'horloge et le signal à fréquence porteuse n'est nécessaire, mais il peut apparaître une distorsion parasite importante Si la fréquence des signaux d'horloge est inférieure à huit fois la fréquence du signal à fréquence porteuse. Dans la forme de réalisation préférée de la présente invention, la fréquence du signal d'horloge est une puissance d'un multiple de 2 de la fréquence du signal à fréquence porteuse, et le multiple devrait être égal au moins à 4. La figure 2b montre l'une des relations préférées entre le signal à fréquence porteuse, le signal d'horloge,et les signaux de commutation du type décrit ci-après. Lorsque le modulateur tel que décrit ci-dessus fonctionne dans le mode sans inversion, la première moitié de la période du signal d'horloge provoque le chargement du condensateur 24, tandis que la seconde moitié du signal d'horloge provoque la décharge du condensateur 24 dans l'intégrateur 12 ; le signal de modulation, tel qu'il est appliqué à I'intégrateur 12, est par conséquent retardé d'une demi-période de temps du signal d'horloge. Cependant, au cours du mode avec inversion, le signal de modulation est appliqué par l'intermédiaire du condensateur 24 à I'intégrateur 12, sans aucun retard. Ce déséquilibre provoque l'apparition d'une composante parasite dans le signal de sortie. Le déséquilibre décrit ci-dessus peut être compensé par le réseau à condensateurs commutés de la figure 3a, qui montre la forme de réalisation de base du réseau à condensateurs commutés comportant un commutateur supplémentaire. Au cours d'une première moitié de la période du signal à fréquence porteuse, le commutateur 30 reste ouvert et le restant du réseau de commutation fonctionne de la manière décrite en référence au mode sans inversion du réseau de la figure 2a. Cependant, au cours de la demi-période restante du signal à fréquence porteuse, les commutateurs 20 et 22 restent ouverts et le commutateur 26 reste fermé. La première moitié de la période du signal d'horloge ferme le commuta teur 30 de manière à charger- le condensateur 24 par l'intermédiaire du commutateur 26 La seconde moitié de la période du signal d'horloge ouvre le commutateur 30 et ferme le commutateur 28 de manière à décharger le condensateur 24 dans I'intégrateur 14. Le mode sans inversion est par conséquent également réalisé avec le retard décrit ci-dessus et le déséquilibre est corrigé. Les relations décrites précédemment entre les fréquences du signal d'horloge et du signal à fréquence porteuse, associées au réseau de la figure 2a, sont également valables en rapport avec la figure 3a, mais le cadencement des signaux individuels de commutation est différent. Le réseau logique 83 produit des signaux de commuta- tion de manière à faire fonctionner les commutateurs situés dans le réseau 103 à condensateurs commutés. La représentation logique préférée des signaux de commutation, 5n (n est le numéro de référence du commutateur respectif représenté sur la figure 3a) est la suivante S20 = S22 = CLOCK . CXR S26 = CLOCK + CXR .S28 = CLOCK S30 = CLOCK . CXR dans lesquelles les symboles CLOCK et CXR sont tels que définis ci-dessus. La figure 3b montre l'une des relations préférées entre le signal à fréquence porteuse, le signal d'horloge et les signaux de commutation décrits précédemment en référence à la figure 3a. La figure 4a montre une forme de réalisation complémentaire du système de modulation de la figure 3a et par conséquent le mode de fonctionnement n'a pas besoin d'être complètement décrit. Le commutateur 32 est le complément du commutateur 30 de la figure 3a. Cependant afin qu'un spécialiste de la technique puisse comprendre complètement le fonctionnement du système de la figure 4a, on a représenté sur la figure 4b l'une des relations préférées entre le signal à fréquence porteuse, le signal d'horloge et les si#gnaux de commutation. Lorsque le réseau de la figure 3a (ou 4a) est réalisé sous la forme d'un circuit intégré, une capacité parasite entre le substrat et l'armature du condensateur 24, qui est raccordée aux commutateurs 22, 28 et 30 (20, 26 et 32), provoque un accroissement du gain de l'intégrateur 12 dans le mode avec inversion, mais n'a aucun effet sur le gain dans le mode sans inversion. Ce déséquilibre peut provoquer l'apparition de faibles composantes parasites dans le signal de sortie produit par l'intégrateur 12. L'effet de la capacité parasite peut être supprimé en utilisant le réseau de la figure 2a, qui est insensible aux capacités parasites, et en prévoyant des dispositifs à retard fonctionnant pendant le mode avec inversion de manière à retarder le signal de modulation pendant une demipériode du signal de commutation avant que ce dernier ne soit appliqué à l'intégrateur 12. 2 La figure 5a montre le réseau 10 à condensateurs commutés de la figure 2a, auquel est adjoint le dispositif à retard 38. Le signal de modulation est alors appliqué à l'entrée 40. Le commutateur 42 fonctionne en phase avec le commutateur 22. Pendant la première demi-période, précédemment décrite, du signal à fréquence porteuse, le commutateur 42 est par conséquent également en phase avec le commutateur 20, et le signal de modulation n'est pas retardé de façon supplémentaire. Cependant, pendant la seconde moitié de la période du signal à fréquence porteuse, le commutateur 42 fonctionne en étant déphasé par rapport au commutateur 20 et le circuit d'échantillonnage et de maintien, qui est constitué par le commutateur 42, le condensateur 46 et l'amplificateur de gain unité 44, sert à retarder le signal de modulations d'une demi-période du signal d'horloge et par conséquent à corriger le déséquilibre décrit précédemment en référence à la figure 2a. La figure 5a montre en outre l'intégrateur 12 comportant un amplificateur 48 et un condensateur d'intégration 50. En parallèle sur l'intégrateur 12 est monté un circuit 51 comportant un commutateur 52, un commutateur 54 et un condensateur 56. Cette combinaison commutateur /condensateur/ commutateur sert à supprimer la faible quantité de charge sur le condensateur 50 pendant chaque période du signal d'horloge afin d'empêcher une saturation en courant continu dans l'amplificateur en donnant à l'amplificateur la caractéristique de "dispositif à fuites. Les relations décrites précédemment entre la fréquence des signaux de commutation et le signal à fréquence porteuse en association avec le réseau de la figure 2a s'appliquent également à la figure Sa bien qu'un réseau 5 logique 85 modifié produise les signaux de commutation. La représentation logique préférée des signaux de commutation, 5n (oZt n concerne le numéro de référence du commutateur respectif représenté sur la figure 5a) est la suivante S20 = CLOCK (+) CXR S22 S42 554 CLOCK S26 = CLOCK (+) CXR S28 S52 = CLOCK où les symboles CLOCK et CXR sont tels que définis précédemment. La figure 5b représente l'une des relations préférées entre le signal à fréquence porteuse, le signal d'horloge et les signaux de commutation décrits précédemment en référence à la figure Sa. Il est également souhaitable que les fonctions de commutation décrites jusqu'à présent soient réalisées sous la forme de fonctions sans recouvrement. Les commutateurs devant être fermés doivent attendre que le restant des commutateurs antérieurement fermés soient ouverts. Un moyen préféré pour obtenir cette caractéristique de non recouvrement consiste à produire les signaux décrits ci-dessus de commutation et à appliquer chaque signal de ce type à une porte ET correspondante. A la seconde entrée de chaque porte ET est appliquée une impulsion d'horloge dont la fréquence est égale au double de la fréquence du signal d'horloge définie ci-dessus. Le signal produit par la porte ET est ensuite appliqué au commutateur particulier que ce signal de commutation commande.La fonction de commutation sans recouvrement est garantie étant donné que chacun desdits commutateurs est fermé pendant seulement un quart de la période du signal d'horloge. La description ci-dessus des formes de réalisation décrit le fonctionnement intervenant lorsque le signal à fréquence porteuse est une onde carrée. Si une meilleure approximation d'une onde porteuse sinusoidale est requise, des dispositifs de mise en forme augmentent et réduisent le gain de l'intégrateur 12 par échelons de sorte que la modulation est effectuée au moyen d'une approximation pas-à-pas d'une onde sinusoidale. Le gain de l'intégrateur est directement proportionnel à la capacité du condensateur 24 et peut être accru au moyen d'une commutation séquentielle d'autres condensateurs en parallèle avec ce condensateur. Le nombre des condensateurs utilisés dans les moyens de mise en forme détermine la précision de l'approximation sur une onde sinusoidale. La figure 6a représente une forme de réalisation préférée des condensateurs et des commutateurs parallèles raccordés au condensateur 24. Le réseau peut être ajouté à n'importe lequel des réseaux de commutation décrits précédemment. Lorsque les commutateurs 56, 58 et 60 sont ouverts, le gain de l'intégrateur 12 est déterminé uniquement par le condensateur 24 situé dans le réseau 106 à condensateurs commutés. Le commutateur 56 se ferme et ajoute une capacité 62 au système, puis les commutateurs 58 et 60 se ferment en séquence et ajoutent des capacités 64 et 66. Les commutateurs s'ouvrent alors et suppriment les capacités du système dans l'ordre inverse.Si les capacités 24, 62, 64 et 66 sont entre elles dans les rapports 1:1,848:1,414:0,765 respectivement, alors les troisième, cinquième, septième, neuvième, onzième et treizième harmoniques du signal à fréquence porteuse et les bandes latérales associées de ce dernier seront supprimées. La figure 6b représente le diagramme de cadencement du système logique de la forme de réalisation décrite, requise pour produireen signaux de commutation S56, S58 et S60 requis pour actionner les commutateurs 56, 58 et 60 respectivement de la figure 6a. La représentation logique préférée de ces signaux de commutation produits par le réseau logique 86 peut être déterminée à partir de la table de vérité adjointe représentée ci-après sous la forme du tableau I ; F1 se réfère au niveau logique du signal à fréquence porteuse, et F2, F4 et F8 se réfèrent aux niveaux logiques des signaux pour le double, le quadruple et l'octuple de la fréquence du signal à fréquence porteuse. On vient de décrire un appareil et des techniques de modulation d'un signal par un autre signal tout en utilisant uniquement les composants du circuit appropriés pour une technologie à haute densité d'intégration. Il est évident que les spécialistes de la technique peuvent effectuer de nombreuses utilisations et apporter de nombreuses modifications et variantes par rapport aux formes de réalisation spécifiques décrites ici même, sans sortir du cadre de la présente invention, qui est conçue de manière à englober toute nouvelle caractéristique et toute nouvelle combinaison de caractéristiques présentes ou incluses dans l'appareil selon la présente invention. TABLEAU I F1 F2 F4 S56 S58 S60 S60 O O O O O O O O O 0 1 1 0 0 O 0 1 0 1 1 0 O 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 0 1 0 0 0 1 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 0 REVENDICATIONS 1. Modulateur à condensateurs commutés pour la modulation d'un signal à fréquence porteuse à l'aide d'un signal de modulation afin de produire un signal modulé, caractérisé en ce qu'il comporte un dispositif de commutation (10, 102, 103, 104, 105, 106) comportant une première borne d'entrée (16) pour appliquer le signal de modulation, une seconde borne d'entrée pour appliquer plusieurs signaux de commutation, une borne de sortie pour délivrer un signal de modulation échantillonné, un dispositif capacitif primaire (24) possédant une première et une seconde armatures, et plusieurs commutateurs binaires (20, 22, 26, 28) aptes à répondre aux signaux de commutation pour le raccordement desdites première et seconde armatures auxdites bornes d'entrée et de sortie, un dispositif logique (8, 82, 83, 84, 8 , 86) apte à répondre au signal à fréquence porteuse et un signal d'horloge possédant une fréquence égale au moins au quadruple de la fréquence du signal à fréquence porteuse et agissant de manière à produire lesdits signaux de commutation, et un dispositif intégrateur (12) apte à répondre audit signal de modulation échantillonné et agissant de manière à fournir le signal modulé. 2. Modulateur selon la revendication 1, caractérisé en ce que plusieurs commutateurs binaires (20, 22, 26, 28) comprennent au moins un premier commutateur (20), un second commutateur (26), un troisième commutateur (28) et un quatrième commutateur (22) et en ce que la première armature est raccordée à ladite première borne de sortie par l'intermédiaire desdits premiers commutateurs (22) et à la masse commune par l'intermédiaire du second commutateur (26), dans lequel la seconde armature est raccordée à la borne de sortie par l'intermédiaire du troisième commutateur (28) et à la masse commune par l'intermédiaire du quatrième commutateur (22). 3. Modulateur selon la revendication 2, caractérisé en ce que le dispositif logique (8, 82, 83, 8#, 851 86) délivre, pendant un demi-cycle du signal de fréquence porteuse, des signaux de commutation qui alternent avec le signal d'horloge pour fermer le premier et quatrième (20, 22) commutateurs et ouvrir les second et troisième (26, 28) commutateurs de manière à charger le dispositif capacitif primaire (24) par le signal de modulation pendant une demipériode du signal d'horloge et ouvrir les premier et quatrième (20, 22) commutateurs et fermer le second et le troisième (26, 28) commutateurs pour décharger ledit dispositif capacitif primaire (24) pendant l'autre demi-période du signal d'horloge. 4. Modulateur selon la revendication 3, caractérisé 2 3 4 5 6 en ce que le circuit logique (8, 82, 8 , 84, 85, 86) délivre, pendant le demi-cycle restant du signal à fréquence porteuse, des signaux de commutation qui alternent avec le signal d'horloge pour fermer les premier et troisième (20, 28) commutateurs et ouvrir les second et quatrième (26, 22) commutateurs pour charger ledit dispositif capacitif primaire (24) par le signal de modulation pendant une demi-période du signal d'horloge, et ouvrir lesdits premier et troisième (20, 28) commutateurs et fermer lesdits second et quatrième (26, 22) commutateurs pour décharger ledit dispositif capacitif primaire (24) pendant l'autre demi-période du signal d'horloge. 5. Modulateur selon la revendication 4, caractérisé en ce qu'il comporte en outre un dispositif à retard (38) comportant un amplificateur opérationnel (44) possédant une borne d'entrée et une borne de sortie, un cinquième commutateur (42) et un dispositif capacitif de mémorisation (46), et que la borne d'entrée de l'amplificateur est raccordée à la première borne d'entrée (40) par l'intermédiaire du cinquième commutateur (42) et que la borne de sortie de l'amplificateur est raccordée au premier commutateur (20), tandis que le dispositif capacitif de mémorisation (46) est raccordé entre la borne d'entrée de l'amplificateur et la masse commune, le cinquième commutateur (42) étant apte à répondre au signal de commutation activant le quatrième commutateur (22). 6. Modulateur selon la revendication 3, caractérisé en ce que le dispositif de commutation comporte un cinquième commutateur (42) apte à répondre à un autre s anal de commutation pour raccorder ladite première borne ' ' :~ée la seconde armature, que le dispositif logique (85) délivre ledit autre signal de commutation pour ouvrir le cinquième commutateur (42) pendant ledit demi-cycle du signal à fréquence porteuse et que pendant le demi-cycle restant du signal à fréquence porteuse, le dispositif logique (85) délivre des signaux de commutation pour fermer le second commutateur (26) et ouvrir le premier et le quatrième (20, 22) commutateurs pendant la durée du demi-cycle restant, et, alternativement, pour fermer le cinquième commutateur (42) et ouvrir le troisième commutateur (28) pour charger le dispositif capacitif (46) avec le signal de modulation pendant une demi-période du signal d'horloge et ouvrir le cinquième commutateur (42) et fermer le troisième commutateur (28) pour décharger le dispositif capacitif (46) pendant l'autre demi-période du signal d'horloge. 7. Modulateur selon la revendication 3, caractérisé 5 en ce que le dispositif de commutation (10 ) comporte un cinquième commutateur (42) apte à répondre à un autre signal de commutation pour raccorder ladite borne de sortie à la première armature, que le dispositif logique (85) développe cet autre signal de commutation pour ouvrir le cinquième commutateur (42) pendant ledit demi-cycle du signal à fréquence porteuse, et que pendant le demi-cycle restant du signal à fréquence porteuse, le dispositif logique (85) délivre des signauxsde commutation pour fermer le quatrième commutateur (26) et ouvrir le second et le troisième (26, 28) commutateurs pendant la durée du demi-cycle restant, et, alternativement, pour fermer le premier commutateur (20) et ouvrir le cinquième commutateur (42) pour charger ledit dispositif capacitif (46) à l'aide du signal de modulation pendant une demi-période du signal d'horloge et ouvrir le premier commutateur (20) et fermer le cinquième commutateur (42) pour décharger le dispositif capacitif (42) pendant l'autre demi-période du signal d'horloge. 8. Modulateur selon l'une quelconque des revendications 5 à 7, caractérisé en# ce que le dispositif de commu tation (106) comporte en outre des moyens de mise en forme possédant plusieurs dispositifs capacitifs secondaires (62, 64, 66) et plusieurs commutateurs secondaires (56, 58, 60) aptes à répondre à des seconds signaux de commutation, que chaque dispositif capacitif secondaire (62, 64, 66) est raccordé par l'intermédiaire de l'un des commutateurs secondaires (56, 58, 60) aux bornes du dispositif capacitif 6 primaire (24) et que le dispositif logique (-8 ) délivre les signaux secondaires de commutation pour actionner les commutateurs secondaires (56, 58, 60) à des fréquences qui sont des multiples entiers de la fréquence du signal à fréquence porteuse.