FR 2481005 A1 19811023 FR 8107374 A 19810413 2 48 1005 i La présente invention concerne les dispositifs à semi- conducteurs. Les chercheurs dans le domaine des structures de transistor à effet de champ du type métal-oxyde-semiconducteur (MOS) ont reconnu qu'on pouvait obtenir certains avantages en faisant en sorte que les diffusions de source ou de drain soient relativement peu profondes. Par exemple, un article de R. Hori et coll. intitulé "Short Channel MOSIC Based on Accurate Two-Dimensional Device Design", publié dans Supplement to Japanese Journal of Applied Physics, Vol. 15, pages 193-199 (1976), indique que des profondeurs de jonction relativement faibles pour la source et le drain pourraient contribuer à donner à la fois un décalage de tension de seuil relativement faible dans une structure de transistor MOS à canal court et une tension relativement élevée pour le claquage par percement. On entend par "canal court" une séparation source- drain inférieure à environ deux microns. Les structures de transistor MOS à canal court sont souhaitables du point de vue du fonctionnement en haute fréquence (de l'ordre de 1 GHz) et de la miniaturisation, en particulier dans l'intégration à très grande échelle de divers circuits à semiconducteurs, comme dans un réseau de mémoire dans lequel chaque cellule de mémoire contient un tel tran- sistor MOS à canal court. Un transistor MOS à canal court fabriqué par les techniques classiques a tendance à présenter des propriétés défavorables qui découlent d'une capacité parasite relativement élevée entre l'élec- trode de grille en silicium polycristallin et la source ou le drain. De façon similaire, une structure de transistor à effet de champ à grille métallique (barrière de Schottky), ou structure "1ES", à canal court fabriquée de manière classique présente le problème d'une résistance ohmique excessivement élevée le long d'un chemin allant de l'électrode de source ou de drain à la partie conductrice du canal, pendant le fonctionnement du transistor à l'état conducteur. Il serait donc souhaitable de disposer d'un procédé de fabrication de transistors à canal court qui attenue ces problèmes. Pour fabriquer un transistor à grille en silicium poly- cristallin à canal court, avec une faible capacité parasite, on forme des contacts d'électrodes en siliciure de platine (15,16,17) sur la grille, la source et le drain, au cours d'un bombardement par du platine (figure 4) des surfaces qui sont alors à nu de la grille en silicium polycristallin, de la source et du drain. A la place du pla- tine, on peut utiliser d'autres métaux de transition qui forment un siliciure de métal. Lorsqu'on effectue ce bombardement, la surface du bord latéral dé la grille en silicium polycristallin a avantageusement été revêtue au préalable d'une couche de dioxyde de silicium (14). Les paramètres qui commandent ce bombardement avec du platine sont réglés de façon que pendant que le siliciure de platine est formé sur les surfaces à nu de la grille en silicium polycristallin, de la source et du drain (tous ces éléments étant en silicium), il n'y ait aucune accumulation de platine ou de siliciure de platine sur la surface à nu de la couche de dioxyde de silicium 14. De façon similaire, pendant ce bombardement avec du platine, il n'y aucune accumulation de platine ou de siliciure de platine sur n'importe quelle autre couche de di- oxyde de silicium (11) à nu qui a pu être formée précédemment, par exemple pour assurer l'isolation entre dispositifs. L'invention porte ainsi sur un procédé de fabrication d'un dispositif consistant en un transistor dans un corps semiconducteur en silicium (10), ce dispositif (20 ou 30, figure 6 ou figure 7) comportant un contact de couche d'électrode de grille (15) qui est formé sur une électrode de grille en silicium polycristallin (13) au cours d'une phase de fabrication du dispositif, un contact de couche d'électrode de source (16) et un contact de couche d'électrode de drain (17), ce procédé étant caractérisé en ce que, après la formation de l'électrode de grille polycristalline (13), avec ses bords latéraux revêtus d'une couche de dioxyde de silicium (14), on forme simultané- ment les contacts d'électrode de source et de drain (16,17) par bom- bardement du corps (10), avec un métal de transition capable de former un siliciure, tandis que le corps (10) est soumis à une tension élec- trique appliquée (E2, figure 4) dont le niveau et la fréquence sont tels que le siliciure de ce métal se forme sur une paire de régions (10.1, 10. 2) qui sont à nu à ce moment et qui sont continguës à une surface principale du corps (10), afin de former les contacts d'élec- trodesde source et de drain (16,17), et qu'il n'y ait pratiquement pas d'accumulation de siliciure sur le revêtement de dioxyde de silicium(14). Tout métal qui s'accumule sur cet oxyde peut ensuite être enlevé par une attaque classique. Le bombardement avec le métal peut être accom- pli en pulvérisant le métal à partir d'une cible (31) de ce métal. Les structures de dispositif qu'on peut fabriquer avec le procédé de l'invention comprennent des structures de transistor à effet de champ du type à grille isolée (figure 6) ou à grille conduc- trice (figure 7), à barrière de Schottky ou à jonction. L'invention sera mieux comprise à la lecture de la description qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: Les figures 1 à 6 représentent des coupes qui illustrent diver- ses phases de la fabrication d'un transistor, plus précisément d'un transistor MOS, conformément à un mode de réalisation particulier de l'invention; la figure 7 est une coupe qui illustre la phase finale de la fabrication d'un autre transistor, plus précisément un transistor MES, conformément à un autre mode de réalisation particulier de l'inven- tion; et les figures 8 à 13 sont des coupes qui illustrent une séquence de phases de la fabrication d'un autre transistor MOS, conformément à un autre mode de réalisation particulier de l'invention. Simplement par souci de clarté, aucun des dessins n'est à l'échelle. Comme le montre la suite des dessins des figures 1 à 6, on peut fabriquer un transistor MOS à canal court (figure 6), conformément à l'invention, sur une surface principale supérieure d'un corps semi- conducteur en silicium monocristallin, 100 Comme il est connu dans le domaine de la fabrication simultanée de plusieurs dispositifs semi- conducteurs ("techniques de fabrication par lot"), on peut fabriquer simultanément un grand nombre de transistors MOS similaires dans un tel corps, tous ces transistors étant mutuellement isolés au point de vue électrique par une région 11 en oxyde relativement épais ("oxyde de champ"). Le corps 10 est formé par un bloc 9 de semiconducteur mono- cristallin sur une surface plane principale duquel on a fait croître une couche semiconductrice épitaxiale 10.5. Le semiconducteur 9 est 248 1005 de façon caractéristique du silicium de type de conductivité ltr c'est-àdire qu'il a une conductivité de type P relativement faible, soit par exemple 10 fl..cm. La couche épitaxiale 10.5 a avantageuse- ment une conductivité électrique modérée, qui est de façon caracté- ristique de type P, grâce à une concentration résultante notable d'impuretés de type accepteur qui est ordinairement de l'ordre is à 1017 impuretés par cm3, et qui est de façon caractéristique d'environ 1016 par cm3. L'épaisseur de cette couche épitaxiale est de façon caractéristique d'environ un à deux microns ou moins. Pour fabriquer le transistor MOS 20 (figure 6), on fait tout d'abord croître par voie thermique une couche mince 12 (figure 1) de dioxyde de silicium ("oxyde de grille"), sur la partie à nu de la surface supérieure du corps 10, avec une épaisseur caractéristique de l'ordre de quelques dizaines de nanomètres. Avant ou après la forma- tion de cette couche d'oxyde mince, les régions d'oxyde relativement épais, 11, sont formées, par une opération classique d'oxydation ther- mique, dans des parties sélectionnées de la couche épitaxiale PJ de façon qu'elles pénètrent jusqu'au cristal d'origine de type rt sous- jacent, afin d'établir une isolation par oxyde de type classique entre les transistors voisins. On notera qu'on peut utiliser la lithographie par faisceaux d'électrons ou par rayons X, aussi bien que la photo- lithographie, en combinaison avec des masques classiques en matière de réserve pour définir les zones de formation sélective de l'oxyde épais. On dépose ensuite une couche 13' de silicium polycristallin conducteur de l'électricité et de type N sur une zone choisie à l'avance de la surface à nu de l'oxyde mince. Cet élément est formé par les techniques classiques de masquage par matière de réserve et d'attaque appliquées à une couche polycristalline déposée à l'origine sur la totalité de la surface supérieure, en utilisant les techniques de lithographie (par faisceau d'électrons, par rayons X ou par de la lumière) pour définir la forme du masque. La couche polycristalline 13' a de façon caractéristique une conductivité de type N du fait qu'elle est dopée avec un niveau important d'impuretés de type don- neur, comme de l'arsenic, afin d'augmenter sa conductivité électrique. Elle a une longueur caractéristique d'environ 1,0 micron dans la direction du canal source-drain du transistor terminé et une largeur caractéristique de quelques microns. Cette couche de silicium poly- 248 1005 cristallin est utilisée en tant qu'électrode de grille du transistor terminé. Les surfaces supérieures et latérales à nu de la couche de silicium polycristallin 13' sont ensuite soumises à une opération d'oxydation classique qui oxyde le silicium polycristallin pour donner un revêtement mince de dioxyde de silicium 14 (figure 2). Ce revêtement d'oxyde 14 a une épaisseur caractéristique d'environ 50 nm. Du fait de cette oxydation de la couche polycristalline, l'épaisseur de la couche d'oxyde d'origine 12 (figure t) est un peu augmentée, comme il est indiqué par la couche d'oxyde 12' (figure 2). La partie à nu de la couche d'oxyde mince 12' et la partie supérieure (mais non les parties latérales) de la couche d'oxyde mince 14 sont ensuite enlevées (figure 3) par une technique d'attaque aniso- trope, comme l'attaque par pulvérisation inverse avec réaction chimi- que (attaque ionique réactive) avec des ions fluorure (p+) dans un plasma produit par CHF3. On désigne par attaque "anisotrope" une atta- que qui s'effectue de façon préférentielle dans la direction perpendi- culaire à la surface principale du corps 10. Par exemple, une plaque de cathode 32,qui est de façon caractéristique en platine, est située à une distance caractéristique de quelques centimètres du corps 10 dans une chambre dans laquelle on a fait le vide (non représentée). Ce corps est monté sur un plan conducteur de l'électricité (non représen- té) qui est connecté par un condensateur C à une source E de tension HF, cette source fournissant de façon caractéristique une tension de 500 V crête à crête, à une fréquence qui est comprise dans la plage d'environ 200 kHz à 14 MHz, et qui est de façon caractéristique de 13,5 MHz. La pression dans la chambre est réduite à une valeur qui est inférieure à environ 1 mm de mercure et qui est de façon caractéris- tique d'environ 50 pm de mercure, afin que lorsqu'un plasma se forme au voisinage de la plaque de cathode 32, la surface supérieure de la couche épitaxiale 10.5 demeure à l'intérieur d'une région d'espace sombre de la décharge qui a lieu à partir de la plaque de cathode 32. La puissance HF est, de façon caractéristique, d'environ 20 à 100 W pour une cathode de plusieurs centimètres de diamètre et la tempéra- ture du corps est maintenue à une valeur caractéristique d'environ 5000C. De cette manière, les ions fluorure qui bombardent tout élément (y compris l'oxyde et la couche de silicium polycristallin) situé à la 248 1005 surface supérieure du corps 10 heurtent cet élément en arrivant dans une direction qui est pratiquement normale à la surface principale supérieure de la couche épitaxiale 10.5. Ces ions n'enlèvent complè- tement l'oxyde mince que dans les parties de surface dans lesquelles la normale à la surface est parallèle au vecteur vitesse des ions de bombardement, mais non sur les parties latérales. Cependant, lors- qu'on enlève ainsi les parties d'oxyde mince, il est important que les surfaces latérales de la couche de silicium polycristallin 13 demeurent revêtues par les parties restantes (paroi latérale) de la couche d'oxyde 14. L'épaisseur (dans la direction horizontale) de cet oxyde de paroi latérale restant est de façon caractéristique d'environ 50 rm, et elle est de toute manière avantageusement égale ou inférieure (approximativement) à la longueur de Debye (qui est un paramètre bien connu) dans le silicium, dans la région de la fron- tière source-canal du dispositif final terminé. Ensuite, comme il est indiqué sur la figure 4, on dirige des ions argon chargés positivement vers une électrode de cible 31, ou cathode, afin de pulvériser sur le corps 10 du platine provenant de la cible. Ces ions argon positifs ont des énergies cinétiques appro- priées, du fait d'une tension d'accélération E1 (de polarité négative) qui est appliquée à la cible. Cette pulvérisation de platine se tra- duit par l'arrivée d'atomes de platine et/ou d'ions platine sur la surface supérieure à nu de la couche épitaxiale 10.5, o le platine s'accumule sur le silicium à nu sous la forme de couches d'électrode en siliciure de platine 15,16 et 17, semblables à un métal. On règle les tensions E1 et E de façon que la vitesse d'enlèvement du platine à partir des parties d'oxyde à nu à la surface supérieure soit- plus grande que la vitesse d'arrivée. Ainsi, il n'y a pratiquement aucune accumulation d'un métal ou d'une substance quelconque semblable à un métal (platine ou siliciure de platine) sur une partie quelconque de l'oxyde à nu, qu'il s'agisse de l'oxyde de champ ou de l'oxyde de grille. Cependant, si du métal s'accumulait sur l'oxyde, on pourrait utiliser un traitement ultérieur avec une solution d'attaque classique, comme de l'eau régale, pour enlever ce métal mais non les couches de siliciure ou d'oxyde. L'impureté de dopage de type donneur, à savoir de l'arsenic ou de l'antimoine (ou les deux), peut être avantageusement ajoutée à la cible 31 dans le but de former simultanément, par "co-pulvérisa- tion" une paire de zones N+ 10.1 et 10.2, espacées et auto-alignées, pendant le bombardement avec le platine. Ces zones N+ sont formées par réjection de l'impureté de dopage vers le silicium à partir du sili- ciure de platine ("coefficient de ségrégation"). Du fait que toutes les températures de traitement ultérieures sont très inférieures à la température à laquelle il se produit une diffusion notable d'impu- retés dans le silicium, la profondeur des jonctions N P résultantes dans le silicium (au-delà du siliciure de platine) peut ne pas dépas- ser 10 nm ou moins. Selon une variante, les zones N 10.1 et 10.2 peuvent être formées à une phase antérieure de la fabrication, par exemple au moyen de techniques classiques telles que l'implantation ionique et la diffusion d'impuretés de type donneur, en utilisant la couche polycristalline 13 avec l'oxyde de paroi latérale 14 en tant que mas- que imperméable à ces impuretés. On peut indiquer les valeurs caractéristiques suivantes pour les paramètres utilisables pour cette phase de bombardement avec du platine: E1 est une tension continue égale à environ 1000 V et E2 est une tension HF située dans une gamme caractéristique d'environ 500 à 1000 V crête à crête, à une fréquence d'environ 13 MHz. La puissance HF est de façon caractéristique d'environ 20 à 100 W pour une cathode 31 de plusieurs centimètres de diamètre. La fréquence et l'amplitude de la tension E2 commandent la vitesse d'enlèvement du platine et du siliciure de platine pendant le bombardement. Le fait que la vitesse d'enlèvement du platine soit ainsi fixée à une valeur environ deux fois supérieure, ou plus, à la vitesse d'enlèvement du siliciure de platine tend à assurer l'enlèvement résultant de tout platine métallique arrivant initialement sur l'oxyde à nu, tandis qu'il se produit une formation permanente résultante et une accumula- tion de siliciure de platine sur le silicium à nu (qu'il soit mono- cristallin ou polycristallin). La température du corps 10 pendant cette opération de pulvérisation est de façon caractéristique d'envi- ron 6250C, tandis que la pression ambiante d'argon est de façon carac- téristique d'environ 10 à 20 pm de mercure. Après la formation des couches de siliciure de platine 15,16 et 17 sur les surfaces de silicium à nu, jusqu'à une épaisseur caracté- ristique de l'ordre de quelques dizaines de nanomètres, la surface supérieure du corps 10 est revêtue dans des zones sélectionnées par une couche isolante 22 (figure 5), par les techniques classiques de dépôt, de masquage et d'attaque. Cette couche 22 consiste de façon caractéristique en orthosilicate de tétraéthyle ayant une épaisseur d'environ 500 nm, par exemple. En employant des techniques classiques, on applique ensuite une métallisation, comme par exemple de l'aluminium, à travers des ouvertures formées dans la couche 22, de façon à établir le contact avec les couches de siliciure de platine 15,16 et 17 afin de former les contacts de métallisation d'électrode respectifs 18,19 et 20 pour la grille, la source et le drain, respectivement, du tran- sistor MES terminé 20 (figure 6). On notera que pendant le fonctionnement, une tension de pola- risation de "grille arrière" (s bstrat) d'une valeur de 2 V ou davan- tage est souhaitable, afin d'éviter des courts-circuits entre diffé- rents transistors,à cause des canaux de surface, sous l'oxyde épais (oxyde de champ). Selon une variante, on peut éviter ces canaux en utilisant un corps 10 de type V (type N à faible conductivité). Pour obtenir de bonnes performances du transistor, il est utile que les régions de source et de drain 10.1 et 10.2 soient aussi peu profondes que possible, c'est-à-dire que l'opération d'implantation pour ces régions doit limiter leur profondeur au-dessous de la surface du corps semiconducteur à une valeur de quelques dizaines de nano- mètres, ce qu'on peut obtenir en utilisant une température du corps semiconducteur ne dépassant pas 500C pendant toute phase de fabrica- tion postérieure à la diffusion de ces zones N. Comme le montre la figure 7, la croissance de la couche d'oxyde mince 12 peut être complètement supprimée, si bien que la couche de silicium polycristallin 13 de type N_ est directement en contact avec la surface supérieure du corps semiconducteur en silicium 10, ce qui forme une jonction PN à ce niveau. Le dispositif résultant est ainsi un équivalent d'un transistor à effet de champ à jonction. Dans ce tran- sistor (figure 7), les régions N 10.1 et 10.2 sont avantageusement remplacées respectivement par des régions P" 31.1 et 31.2, de façon que le transistor ait und source à barrière de Schottky relativement basse et un drain à barrière de Schottky relativement basse, comme par exem- ple une barrière de 0,25 V dans le cas du siliciure de platine sur du silicium de type P. Inversement, sur ce silicium de type P, on forme une barrière de Schottky relativement élevée, d'environ 0,65 V,avec du hafniumn, par exemple. On peut donner à la distance entre le drain et la grille une valeur supérieure à la distance entre la source et la grille, en plaçant l'électrode 17 plus loin de la couche de silicium poly- cristallin 13, afin que cette électrode ne vienne pas directement en contact physique avec la couche d'oxyde 14, pour définir une région de dérive plus longue au voisinage du drain. D'autre part, on peut supprimer la région P+ 31.1 ou 31.2 (ou les deux) dans le dispositif qui est représenté sur la figure 7. De plus, on doit prendre garde que la diffusion de ces régions 31.1 et 31.2 n'étende pas latéralement l'une ou l'autre de ces régions vers la couche polycristalline 13. Si ceci se produisait, il apparaltrait um court-circuit parasite entre l'électrode de grille et la source ou le drain (ou les deux). De plus, en supprimant à nouveau la couche d'oxyde mince 12, on peut obtenir une structure de transistor à effet de champ à grille métallique (structure ':ES"), en effectuant l'opération de bombarde- ment par In métal (figure 4) pendant une durée suffisamment longue pour que la couche polycristalline 13 soit complètement convertie en un siliciure de métal. Dans un tel cas, il est avantageux d'utiliser un métal donnant une barrière de Schottlcy relativement élevée,commne du hafnium pour la couche de silicium de type P 10.5 (platine pour du silicium de type N). Il est avantageux d'utiliser conjointement une paire de zones diffusées de type P localisées, au lieu des zones N localisées 10.1 et 10.2 dans la couche de silicium de type P 10.5 (ou de conserver les zones N localisées 10.1 et 10.2, mais dans une couche épitaxiale de type N au lieu de la couche de type P 10.5). Ici encore, on peut supprimer les zones diffusées localisées (en particu- lier dans la région de source), grâce à quoi la source ou le drain peuvent être du type à barrière de Schottky. Au lieu de faire croître la couche épitaxiale de type P 10.5, on peut traiter avec-un excès d'impuretés de type accepteur la surface supérieure de la base de semiconducteur d'origine 9, de type é. Cette base de type t7, 9, contient un excès important d'impuretés du type accepteur, correspondant à environ 1016 impuretés par cm3. Dans un exemple ayant pour seul but d'illustrer l'invention, on forme successivement à la surface supérieure de la base de type 7T d'origine, 248 1005 9, une couche de dioxyde de silicium de 35 nm, par croissance thermi- que, et une couche de nitrure de silicium de 120 nm. En utilisant comme masque une matière de réserve pour la lumière, pour un rayonnement X ou pour un faisceau d'électrons, on enlève la couche de nitrure de silicium dans les zones dans lesquelles on doit former l'oxyde d'iso- lation épais, c'est-à-dire qu'on n'enlève la couche de nitrure de silicium que dans le complément des zones d'électrodes (grille,source et drain). En laissant la matière de réserve en place à titre de masque de protection contre l'implantation ionique, on forme une zone d'arrêt de canal en implantant des ions bore d'une énergie caractéristique d'environ 100 keV, avec une dose caractéristique d'environ 1012 à 1013 cm 2 dans le complément des zones d'électrodes. On enlève ensuite la matière de réserve en laissant la couche de nitrure en place, puis on fait croître par voie thermique une couche d'oxyde de champ d'une épais- seur de 900 nm dans les zones d'oxyde de champ (complément des zones d'électrodes), tandis que la partie supérieure de la couche de nitrure dans les zones d'électrodes est convertie en une couche d'oxynitrure. Ensuite, en utilisant successivement des solutions d'attaque d'acide fluorhydrique tamponné et d'acide phosphorique, on enlève respective- ment et successivement les couches d'oxynitrure et de nitrure présentes dans les zones d'électrodes, tandis que ces opérations n'enlèvent qu'une faible fraction de la couche d'oxyde de champ épais. Ensuite,une croissance thermique produit un total de 300 nm de dioxyde de silicium dans les zones d'électrodes et un total d'environ 950 nm de dioxyde de silicium dans la zone d'oxyde de champ. Ensuite, on enlève tout l'oxyde situé dans les zones d'électrodes, par attaque avec de l'acide fluor- hydrique tamponné, tandis que l'épaisseur de l'oxyde de champ est réduite à environ 650 m. Une autre opération de croissance thermique produit ensuite dans les zones d'électrodes une couche de dioxyde de silicium ayant une épaisseur comprise dans la plage d'environ 10 à 50 nm et ayant une valeur caractéristique de 12,5 m. On implante ensuite des ions bore avec une énergie de 35 keV, suffisante pour pénétrer dans le silicium sous-jacent dans les seules zones d'électrodes, avec une dose de 2 x 1012 ions bore par centimètre carré, afin de donner une tension de seuil de fonctionnement commode aux transistors finals du type à enrichissement. Si on doit également former des transistors du type à appauvrissement dans certaines des régions d'électrodes, on il applique une matière de réserve sur ces zones avant d'effectuer l'implantation d'ions bore à 35 keV. On enlève ensuite cette matière de réserve après cette implantation de bore; on enlève ensuite com- plètement l'oxyde dans toutes les zones d'électrodes (et une faible fraction de l'oxyde des zones d'oxyde de champ); et on forme finale- ment la couche d'oxyde 12 (figure 1) par croissance thermique. Bien que l'invention ait été décrite en considérant des modes de réalisation particuliers, on peut lui apporter diverses modifications sans sortir de son cadre. Par exemple, la base de semiconducteur 9 peut être du type V (type N à faible conductivité) au lieu d'être du type 7T. De plus, on peut permuter de partout les conductivités de type N et de type P, dans tous les dispositifs décrits ci-dessus. Au lieu d'utiliser des ions fluorure pour enlever l'oxyde (figure 3), on peut utiliser d'autres ions, comme des ions argon; c'est-à-dire qu'on peut utiliser une attaque ionique avec ou sans réaction chimique pour l'opération d'enlèvement d'oxyde. De plus, au lieu du platine, on peut employer des procédés faisant appel à d'au- tres métaux de transition, comme le cobalt, le hafnium, le titane ou le tantale, par exemple, chacun d'eux formant un siliciure de métal convenant pour la formation d'une barrière de Schottky sur du silicium. De plus, on peut également supprimer la région N 10.1 ou 10.2 (ou les deux) dans le dispositif qui est représenté sur la figure 6, ce qui forme une source ou un drain (ou les deux) à barrière de Schottky dans une structure de transistor MOS. Au lieu de former le siliciure de platine par pulvérisation, on peut tout d'abord faire évaporer le platine lui- même sur toute la surface puis le convertir ensuite en siliciure de platine au moyen d'un traitement par une "pointe" de tem- pérature d'une valeur caractéristique d'environ 400 à 650'C pendant une durée caractéristique d'environ 2 à 6 minutes. On peut ensuite enlever le platine demeurant à l'état libre ou l'oxyde, en procédant par attaque avec de l'eau régale chaude. Comme le montre la suite des figures 8 à 13, on peut fabriquer un transistor MOS à canal court, 20 (figure 13), conformément à l'in- vention, sur une surface principale supérieure d'une région ou zone de surface 110 de type P (technologie N-MOS). Comme il est indiqué sur la figure 8, on prépare initialement cette région de type P 110 en luidonnant un niveau notable de dopage par des impuretés, afin 2 481005 d'obtenir des conductivités électriques appropriées aux frontières respectives entre cette région de type P 110 et une couche d'oxyde de champ 111 relativement épaisse et une couche d'oxyde de grille 112 relativement mince. On dépose ensuite une couche 113 (figure 8) de silicium polycristallin sur les couches d'oxyde de champ et de grille 111 et 112, jusqu'à une épaisseur ccmprise de façon caracté- ristique dans la plage d'environ 350 à 500 nm. Cette couche de sili- cium polycristallin 113 est avantageusement dopée avec des impuretés notables de type donneur comme de l'arsenic ou du phosphore, en par- ticulier dans les régions qui recouvrent les transistors qui seront formés finalement et dans les régions des interconnexions, afin d'augmenter la conductivité électrique du silicium polycristallin jusqu'à une plage de valeurs qui est de façon caractéristique d'envi- ron 10 à 100 ohms/carré, qui convient pour une électrode de grille, dans les régions recouvrant l'oxyde de grille dans lesquelles la couche de silicium polycristallin fera fonction d'électrode de grille. Simultanément, cette conductivité convient pour les interconnexions conductrices de l'électricité dans les régions qui recouvrent l'oxyde de champ, dans lesquelles la couche de silicium polycristallin fera fonction d'interconnexion électrique (figure 13). On dépose ensuite sur la surface à nu de la couche de silicium polycristallin une couche de masquage de dioxyde de silicium 114, ayant de façon caractéristique une épaisseur comprise dans la plage d'environ 100 à 200 nu, en employant un traitement classique tel que l'oxydation dans une atmosphère sèche. En employant une matière de réserve photosensible classique ou un mas- quage pour lithographie par faisceau d'électrons ou par rayons X, et une attaque, on enlève la couche d'oxyde 114 et la couche de silicium polycristallin 113 sauf aux emplacements auxquels on désire une cou- che d'électrode de grille en silicium polycristallin 113 sur la couche d'oxyde de grille 112 et une couche d'interconnexion en silicium polycristallin 123 sur la couche d'oxyde 111 (figure 9). Cette couche d'électrode de grille 113 sera ainsi revêtue à sa surface supérieure par une couche de masquage de grille en dioxyde de silicium, 114'. De façon similaire, la couche d'interconnexion en silicium polycristallin 123 sera revêtue à sa surface supérieure de dioxyde de silicium cons- tituant une couche 124'. La largeur de la couche d'électrode de grille 113, en particulier, peut ne pas dépasser 0,8 micron pour des transis- tors à canal court. Ensuite, en procédant par oxydation thermique (figure 10), on revêt les parois latérales des couches de silicium polycristallin 113 et 123 par une couche d'oxyde de grille de paroi latérale 115 et une couche d'oxyde d'interconnexion de paroi latérale 125, respectivement, résultant d'une croissance thermique. L'épaisseur de ces couches d'o- xyde 115 et 125 est comprise de façon caractéristique dans une plage d'environ 20 à 50 nm. Simultanément à la croissance des couches d'oxyde et 125, les épaisseurs respectives des couches d'oxyde 114' et 124', ainsi que de la couche d'oxyde de champ 111, augmentent dans une cer- taine mesure, du fait de l'oxydation thermique simultanée respective du silicium ou du silicium polycristallin sous-jacent. Dans le cas ou la longueur de la couche de silicium polycristallin 113 est inférieure à ce qu'on désire pour définir la longueur d'une grille, on peut dépo- ser une couche d'oxyde un peu plus épaisse sur les parois latérales du silicium polycristallin, comme par exemple par dépôt par plasma ou par dépôt chimique en phase vapeur à basse pression, afin que l'oxyde de paroi latérale plus épais qui en résulte constitue ensuite un masque plus long contre la diffusion ultérieure des impuretés de source et de drain, réduisant ainsi la sous-diffusion d'impuretés dans la région de grille, ce qui augmente la distance de la source au drain, comme on le désire dans ce cas. Ensuite (figure 11), on expose la surface supérieure du corps i10 à une attaque anisotrope des couches d'oxyde, sous l'effet de laquelle les oxydes de paroi latérale 115 et 125 demeurent pratiquement intacts, tandis que l'épaisseur des couches d'oxyde 114' et 124' est réduite pour donner respectivement les couches d'oxyde 114 et 124. La couche d'oxyde de grille 112 demeure uniquement dans la région de grille qui se trouve sous la couche de silicium polycristallin 113 et sous l'oxyde de paroi latérale 115, tandis que cette couche d'oxyde de grille 112 est complètement enlevée dans les régions qui se trouvent entre l'oxyde de paroi latérale 115 et l'oxyde de champ 111, c'est-à- dire dans les régions qui constitueront finalement la source et le drain. On peut employer pour cette attaque anisotrope des couches d'oxyde la technique d'attaque par pulvérisation avec réaction chi- mique (pulvérisation inverse) utilisant des ions fluorure dans un plasma produit par CHF3, comme il a été décrit précédemment. On arrête cette opération de pulvérisation inverse lorsque la surface du corps de silicium 110 est à nu dans les régions de source et de drain, ou un court instant après, de façon qu'une certaine quantité d'oxyde demeure dans les couches 114 et 124 qui couvrent la surface supérieure des couches respectives d'électrodes en silicium polycristallin 113 et 123. Du fait que l'épaisseur de l'oxyde de masquage 114' est con- sidérablement supérieure à celle de l'oxyde de grille 112, il existe ainsi une marge considérable qui permet que les couches d'oxyde res- tantes 114 et 124 aient une épaisseur suffisante, de façon caractéris- 1o tique d'environ 100 nm, pour empêcher la formation de siliciure sur l'électrode de grille 113. On introduit ensuite une impureté de type donneur, par exem- ple par implantation ionique et diffusion, dans les zones de source et de drain, pour former respectivement des régions diffusées de source et de drain 110.1 et 110.2 (figure 12), contiguës à la surface du corps de silicium. On implante par exemple une dose d'arsenic à environ 30 keV et on la fait diffuser jusqu'à une concentration com- prise de façon caractéristique dans la plage d'environ 1019 à 1020 cnf2. Le terme "diffuser" englobe dans ce contexte toute opération de diffusion thermique simultanée ou ultérieure à l'opération d'im- plantation d'impureté. On soumet ensuite la surface supérieure du corps 110 à un bombardement avec un métal, comme du titane, qui forme des couches de siliciure de métal 116,117, ayant une épaisseur carac- téristique de quelques dizaines de nanomètres, dans les parties à nu du silicium. Le métal qui demeure à la surface des zones d'oxyde après bombardement est enlevé par attaque. On peut par exemple attaquer le titane avec de l'acide éthylène-diamino-tétracétique. Cependant,cette attaque laisse intactes les couches de siliciure de métal 116,117. On peut réduire au minimum la quantité de métal qui est déposée sur l'oxyde en réglant de façon appropriée les divers paramètres du bom- bardement par le métal, de la manière décrite précédemment. On revêt ensuite la surface supérieure du corps 110, dans des zones sélectionnées, avec une couche isolante 122, par des techniques classiques de dépôt, de masquage et d'attaque. La couche 122, qui est par exemple en orthosilicate de tétraéthyle, a une épaisseur caracté- ristique comprise dans la plage d'environ 500 à 1000 nm. A l'aide d'au- tres techniques classiques, on applique ensuite une métallisation qui 248 1005 vient en contact avec les couches de siliciure de métal 116 et 117, afin de former les contacts de métallisation d'électrode respectifs 119 et 121, pour la source et le drain. Simultanément, on applique également cette métallisation de façon à établir un contact avec les couches de silicium polycristallin 113 et 123 à travers des ouvertures formées dans la couche isolante -122, afin de former des contacts de métallisation d'électrode 118 et 128 pour la grille et les inter- connexions. Il est évident que les couches de siliciure de métal 116 et 117 réduisent la résistance latérale parasite dans la source à faible profondeur 110.1 et dans le drain à faible profondeur 110.2, et qu'on obtient également une valeur réduite de la capacité parasite de recou- vrement de l'électrode de grille, lorsqu'on compare avec des procédés plus classiques. Il va de soi que de nombreuses modifications peuvent être apportées au procédé décrit et représenté, sans sortir du cadre de l'invention. Par exemple, au lieu d'utiliser du titane, on peut utili- ser d'autres métaux de transition qui forment des siliciures, comme le cobalt, le platine ou le tantale. Cependant, le titane ou le cobalt sont préférables dans la mesure o ces métaux diffusent dans le sili- cium et forment donc plus facilement un contact souhaitable avec les * couches de silicium polycristallin dopé. REVENDICATIONS 1. Procédé de fabrication de transistors dans un corps semi- conducteur en silicium (10), ce transistor (20 ou 30, figure 6 ou figure 7) comportant une électrode de grille en silicium polycristal- lin (13) au cours d'une phase de fabrication du dispositif, un contact de couche d'électrode de source (16) et un contact de couche d'élec- trode de drain (17), caractérisé en ce qu'on revêt les bords latéraux de l'électrode de grille en silicium polycristallin (13) avec une couche de dioxyde de silicium (14) et on forme simultanément les con- tacts d'électrode de source et de drain par un bombardement de ce corps (10) avec un métal de transition capable de former un siliciure, tandis que le corps (10) est soumis à une tension électrique appliquée (E2, figure 4) dont le niveau et la fréquence sont tels qu'il n'y a pratiquement aucune accumulation de métal ou de siliciure sur le revetement de dioxyde de silicium (14) et qu'un siliciure de ce métal est produit au cours du bombardement sur une pedLe de régions à nu (10.1, 10. 2) sur une surface principale du corps (10), pour former les contacts d'électrode de source-et de drain (16,17) qui sont sépa- rés de l'électrode. de grille par une distance précise. 2. Procédé selon la revendication 1, caractérisé en ce qu'une surface supérieure de l'électrode de grille en silicium polycristallin est exposée au bombardement et la tension électrique a un niveau et une fréquence tels qu'un siliciure dudit métal se forme sur la surface du silicium polycristallin pour former un contact de grille (15). 3. Procédé selon la revendication 1, caractérisé en ce qu'il n'y a pratiquement aucune accumulation de siliciure pendant le bombarde- ment sur une surface à nu d'une région d'oxyde (11) qui isole le transistor de son voisin dans un groupe de transistors. 4. Procédé selon la revendication 2, caractérisé en ce qu'on enlève par attaque tout métal qui s'accumule sur le revêtement de dioxyde de silicium (14). 5. Procédé selon la revendication 4, caractérisé en ce que le métal est du platine, du hafnium, du cobalt, du tantale ou du titane. 6. Procédé selon la revendication 4, caractérisé en ce qu'on forme une couche d'isolation en oxyde, d'épaisseur supérieure à la première couche de dioxyde de silicium, dans une seconde partie, séparée de la surface principale du corps de silicium, avant l'opéra- tion qui consiste à soumettre ce corps au bombardement avec le métal et aucun siliciure de métal ne se forme sur une partie quelconque de la couche d'isolation en oxyde. 7. Procédé selon la revendication 2, caractérisé en ce qu'on pulvérise le métal à partir d'une électrode (31) distante du corps (10), on applique une tension continue d'environ 1000 V à l'électrode, et on applique au corps une puissance HF de 20 à 100 W, une tension crête à crête de 500 à 1000 V et mune fréquence d'environ 13 MHz. 8. Procédé selon la revendication 7, caractérisé en ce que l'espace situé entre l'électrode (31) et le corps contient de l'argon sous une pression de 10 à 20 microns de mercure. 9. Procédé selon la revendication 1, caractérisé en ce qu'on revêt d'une couche de dioxyde de silicium la surface principale du corps (iO,t10) ainsi que les bords latéraux de l'électrode de grille en siliciuim polycristallin, et on effectue l'opération qui consiste à attaquer le dixoyde de silicium de façon anisotrope dans une direction parallèle aux bords latéraux et normale à la surface principale, pendant une durée suffisante pour enlever complètement la couche de dioxzyde de silicium à nu qui recouvre la surface principale, mais insuffisante pour enlever le dioxyde de silicium qui se trouve sur les bords latéraux de l'électrode de grille. 10. Procédé selon la revendication 9, caractérisé en ce qu'on recouvre la surface supérieure de l'électrode de grille en silicium polycristallin d'une couche de dioxyde de silicium qui constitue une première couche de dioxyde de silicium (114'), tandis que la couche de dioxyde de silicium qui se trouve sur le bord latéral de l'électrode de grille constitue une seconde couche de dioxyde de silicium (115), et que la couche de dioxyde de silicium qui se trouve sur la surface prin- cipale du corps constitue une troisième couche de dioxyde de silicium (112), et le temps d'attaque est suffisant pour enlever complètement la troisième couche d'oxyde mais non les première ou seconde couches d'oxyde. 248 1005 11. Procédé selon la revendication 10, caractérisé en ce qu'on forme une première partie de la première couche de dioxyde de silicium (114') par une première opération de croissance d'oxyde thermique : avant de former l'épaisseur restante de la première couche de dioxyde de silicium par une seconde opération de croissance thermique, au cours de laquelle est formée toute l'épaisseur de la seconde couche de dioxyde de silicium (115).