FR 2481023 A1 19811023 FR 8107559 A 19810415 243 nou3 "Modulateur de fréquence" La présente invention concerne un montage de circuit modulateur de fréquence comprenant un modulateur de phase comportant une première entrée pour un signal de porteuse, une deuxième entrée pour un signal de modula- tion et une sortie pour le signal de porteuse modulé, et un circuit intégrateur dont la sortie est connectée à l'en- trée du modulateur de phase. Comme la modulation de fréquence est la diffé- rentielle dans le temps de la modulation de phase, un cir-. cuit modulateur de phase peut être converti en un circuit modulateur de fréquence par le montage d'un circuit intégra- teur dans le trajet du signal vers son entrée de signal de modulation. Ce fait est bien connu; voir, par exem- ple, l'ouvrage "Information Transmission, Modulation and Noisa"l de M. Schwarz (McGraw Hill 1959) sections 3 - 10, figures 3 - 30. Si une source à fréquence fixe (qui peut être stabilisée par quartz) est connectée à l'entrée du signal de porteuse d'un tel circuit modulateur de fréquen- ce, on obtient un circuit générateur de signaux à fréquen- ce variable qui peut avoir des avantages du moins en ce qui concerne la stabilité comparé à un générateur de si- gnaux à fréquence variable ayant la forme d'un oscillateur piloté par quartz dans lequel la propriété du quartz de régir la fréquence est rendue variable au moyen d-un va- ractor. Cependant, des circuits modulateurs de fréquence du type du simple modulateur de phase plus circuit inté- grateur ne conviennent pas très bien pour des applications dans lesquelles ils doivent traiter des composantes de modulation quasi ou réellement en courant continu, par exemple dans certaines formes de systèmes de signalisa- tion dans lesquelles la modulation a la forme d'une suc- cession de valeurs stationnaires, parce qu'une composante de modulation en courant continu implique un signal de wrti e du circuit i ntégrateur qui cro t ou décroit de ma- , y.it.re nri i nte eL unr dé-phaisage produi t par l e mcidul:,' v de phase qui croit et décrott de manière continue, et, par conséquent, dans un intervalle dynamique infini une capacité de traitement pour le circuit intégrateur et le modulateur de phase à moins que la modulation soit choi- sie de telle façon que son intégrale dans le temps ne dé- passe jamais (ni dans un sens ni dans l'autre) des valeurs qui peuvent être traitées par le circuit intégrateur et le modulateur de phase. Le choix de la modulation en vue de satisfaire ce critère dans un tel système tend à entraî- ner une sous-utilisation des capacités de base du système. L'invention a pour but d'atténuer cet inconvénient. L'invention procure un montage de circuit modu- lateur de fréquence, comprenant un modulateur de phase comportant une première entrée pour un'siginal de porteuse, une deuxième entrée pour un signal de modulation, et une sortie pour le signal de porteuse modulé, et un circuit intégrateur dont la sortie est connectée à la deuxième entrée, caractérisé en ce qu'il comprend un diviseur de fréquence à facteur de division variable dans un trajet de signaux parvenant à la première entrée du modulateur de phase ou dans un trajet de signaux partant de la sortie du modulateur de phase, et un circuit de réglage pour ré- gler le facteur de division du diviseur de fréquence et ajuster la valeur du signal de sortie du circuit intégra- teur, le circuit de réglage comprenant un dispositif réagis- sant à une valeur de seuil qui comporte une entrée à la- quelle la sortie du circuit intégrateur est connectée, ce circuit de réglage étant construit pour (a) régler le facteur de division du diviseur en fonction de la valeur du signal de sortie du circuit intégrateur d'une manière telle que le facteur de division soit réglé à une premiè- re valeur en réaction au passage du signal de sortie par le seuil du dispositif dans un sens donné et soit réglé sur une deuxième valeur en réaction au passage du signal 3'- de sortie par le seuil du dispositif dans le sens opposé, *t (t>) ajuster le signal de usortie dans le sens donné tiar.s ire reiur'e prirv:-terminée, par rapport à la valeur qui:' - non serait la sienne chaque fois qu'un cycle de division est exécuté par le diviseur lorsque son facteur de division a la deuxième valeur, la première et la deuxième valeur présentant une relation et la mesure prédéterminée ayant une grandeur telles que la variation de phase du signal de sortie et la combinaison du diviseur de fréquence et du modulateur de phase qui sinon serait produite par l'exé- cution de chaque cycle de division lorsque le facteur de division a la deuxième.-valeur après un passage du facteur de division de la première valeur à la seconde, soit en substance exactement compensée par la variation du dépha- sage produite par le modulateur de phase en réaction à chacun de ces ajustements du signal de sortie du circuit intégrateur dans la mesure prédéterminée par rapport à la valeur qui sinon serait la sienne au moins lorsque la combinaison du diviseur et du modulateur de phase est ali- mentée par un signal de porteuse ayant une fréquence donnée. Le dispositif réagissant à une valeur de seuil peut présenter de l'hystérésis, c'est-à-dire qu'An passage dans le facteur de division de la première valeur à la seconde peut se produire à une valeur du signal de sor- tie du circuit intégrateur différente de celle à laquelle se produit un passage du facteur de division de la secon- de valeur à la première. On a maintenant découvert que le fait d'incor- porer un diviseur de fréquence par un facteur de division variable à l'entrée de signal de porteuse parvenant au modulateur de phase ou à la sortie du signal de porteuse modulé partant du modulateur de phase, permet d'introdui- re un déphasage fixe dans le signal de sortie de la com- binaison du diviseur de fréquence et du modulateur de pha- se, lorsqu'il le faut. Si, par exemple, le diviseur est alimenté par un signal en courant alternatif à phase fixe et que le facteur de division est pour l'instant N, la 3> cmmurtation du facteur de division vers N + M pendant un cycle de divisioro du diviseur, puis la c (,mmmutatiori.nve- :xtr:. N, er r nt un déphase ul teri fYur CT,:'! are:ar..s le signal de sortie du diviseur de 2?lYM/N radians, ce dé- phasage étant un retard si M est positif et une avance si M est négatif. Si, tandis que ledit cycle de division se déroule, le signal de sortie de l'intégrateur est modi- fié dans un sens et dans une mesure tels que la variation résultante dans le déphasage produit par le modulateur de phase soit exactement égale et opposée à celle produi- te par la variation temporaire dans le cycle de division du diviseur, les deux variations n'ont ensemble aucun effet sur le signal de sortie de la combinaison du diviseur et du modulateur de phase. Pourvu que la seconde valeur soit supérieure à la première, si une variation dans le signal de sortie du circuit intégrateur dans le sens donné entral- ne la production dans le modulateur de phase d'un retard de phase croissant ou d'une avance de phase décroissan- te, ou pourvu que la seconde valeur soit inférieure à la première, si une variation dans le signal de sortie du circuit intégrateur dans le sens donné entraîne la produc- tion dans le modulateur de phase d'un retard de phase dé- croissant ou d'une avance de phase croissante, le seul résultat est que la valeur finale du signal de sortie du circuit intégrateur sera plus proche de sa valeur initiale qu'elle le serait autrement, permettant ainsi d'admettre une autre variation dans le signal de sortie du circuit intégrateur dans le sens donné si'le signal d'entrée parve- nant:u circuit intégrateur l'exige, ceci entraînant éven- tuellement une ou plusieurs autres variations temporaires amenant le facteur de division à N + M. Si le facteur de division n'est modifié à par- tir de ladite première valeur qu'en réaction à une varia- tion dans le signal de sortie du circuit intégrateur dans le sens donné et s'il faut que le montage soit à même de traiter des signaux de modulation d'entrée qui varient dans un sens ou dans l'autre par rapport à "zéro", la va- leur "zéro" doit correspondre à un signal d'entrée fini pour le circuit intégrateur. Dans ces circonstances, une valeur "zéro" du signal de modulation d'entrée entraîne un cyclage du facteur de division du diviseur entre sa 2 481O23' première et sa deuxième valeur et donne, par conséquent, une fréquence de sortie efficace du modulateur qui est située entre la valeur qui serait la sienne si le facteur de division présentait en permanence la première valeur et la valeur qui serait la sienne si le facteur de divi- sion présentait en permanence la deuxième valeur. Ce "cy- clage"l peut avotr un effet nuisible sur la pureté spectrale du signal de sortie du montage et, pour l'empêcher de se produire dans ces conditions,. le circuit de réglage peut comprendre un autre dispositif réagissant à une valeur de seuil qui comporte une entrée à laquelle la sortie du circuit intégrateur est connectée et peut être construit de manière à régler, en outre, le facteur de division du diviseur en fonction de la valeur du signal de sortie du circuit intégrateur d'une manière telle que le facteur de division soit réglé sur une troisième valeur en réac- tion au passage du signal de sortie par la valeur de seuil de l'autre dispositif dans le sens opposé et soit réglé sur la première v*leur en réaction au passage du signal de sortie par la valeur de seuil de cet autre dispositif dans le sens donné et de manière à ajuster le signal de sortie dans le sens opposé dans une seconde mesure prédé- terminée par rapport à la valeur qui sinon serait la sien- ne chaque fois qu'un cycle de division est exécuté par le diviseur lorsque son facteur de division présente la troisième valeur, la première valeur étant située entre la deuxième et la troisième valeur et la deuxième mesure prédéterminée ayant une grandeur telle que la variation, de phasede signal de sortie de la combinaison du diviseur de fréquence et du modulateur de phase qui sinon serait produite par l'exécution de chaque cyclr de division lors- que le facteur de division présente la troisième valeur après un passage du facteur de division de la première valeur à la troisième valeur, soit en substance exactement compensée par la variation du déphasage produite par le modulateur de phase en réaction à chaque ajustement du signal de sortie du circuit intégrateur dans la deuxième mesure prédéterminée par rapport à la valeur qui sinon serait la sienne,,au moins lorsque la combinaison du divi- seur et du modulateur de phase est alimentée par un signal de porteuse ayant la fréquence donnée, la valeur de seuil de l'autre dispositif réagissant à une valeur de seuil ayant une relation avec la valeur de seuil du premier dis- positif réagissant à une valeur de seuil telle qu'une va- riation du signal de sortie du circuit intégrateur à par-- tir de la valeur de seuil du premier dispositif réagissant à une valeur de seuil soit dirigée dans le sens opposé. La grandeur de la deuxième mesure prédéterminée peut être égale à la grandeur de la première mesure prédéterminée. Comme le premier dispositif réagissant à une valeur de seuil, l'autre dispositif réagissant à une valeur de seuil peut présenter de l'hystérésis. On peut ajuster le signal de sortie du circuit intégrateur de la manière requise en prévoyant dans le circuit de réglage le montage en série d'un premier inter- rupteur réglable et d'une première résistance connectant un premier point de potentiel constant au circuit intégra- teur, le montage en série d'un second interrupteur régla- ble et d'une seconde résistance (ou de la première résis- tance) connectant un deuxième point de potentiel constant au circuit intégrateur, un dispositif pour ne fermer le premier interrupteur que pendant que le facteur de divi- sion a sa deuxième valeurp et un dispositif pour ne fermer le deuxième interrupteur que pendant que le facteur de division a sa troisième valeurde sorte que, pendant que le facteur de division a sa deuxième valeur, du courant passe continuellement dans le premier montage en série dans un sens tendant à modifier le signal de sortie du circuit intégrateur, dans le sens donné et, pendant que le facteur de division a sa troisième valeur, du courant passe continuellement dans le deuxième montage en série dans un sens tendant à modifier le signal de sortie du circuit intégrateur dans le sens opposé. Un ajustement du signal de sortie du circuit intégrateur effectué de cette façon, peut donner des résultats raisonnablement précis tout en étant économique en ce qui concerne les composants requis, Pour faciliter le réglage correct du facteur de division et des interrupteurs réglables (éventuels), le circuit de réglage peut être construit de manière à ne réagir à la valeur du signal de sortie du circuit in- tégrateur qu'une fois pendant chaque cycle du signal de sortie du montage du diviseur de fréquence et du modula- teur de phase. Des formes d'exécution de l'invention seront décrites ci-après à titre d'exemple avec référence aux dessins schématiques annexés, dans lesquels: - la fig. 1 est un schéma synoptique d'une première forme d'exécution; la fig. 2 est un schéma synoptique d'une deuxième forme d'exécution; - la fig. 3 montre une construction pratique possible de la forme d'exécution de la Fig. 2, et - la fig. 4 montre une construction possible pour un des blocs du schéma de la fig. 3. Un montage de circuit modulateur de fréquence représenté sur la fig. 1 comprend un modulateur de phase 1 comportant une première entrée 2 pour un signal de por- teuse, une deuxième entrée 3 pour un signal de modulation et une s'irtie 4 pour le signal de porteuse modulé, la sor- tie 4 étant connectée à la borne de sortie 5 du montage. Une borne d'entrée de signal de modulation 6 du montage est connectée à l'entrée de signal de modulation 3 du mo- dulateur de phase 1 par l'intermédiaire d'un circuit in- tégrateur 7 comprenant un amplificateur inverseur à haut gain 8 à l'entrée duquel la borne d'entrée 6 est connectée par l'intermédiaire d'une résistance 9, et un condensateur connecté entre la sortie et l'entrée de l'amplificateur8. Le sortie 11 du circuit intégrateur 7 est aussi connectée à l'entrée inverseuse d'un amplificateur à haut gain 12 dont l'entrée non inverseuse est alimentée par un potentiel constant (qui peut être zéro) à partir d'une source de tension (non représentée) connectée à une borne 13, de sorte que l'amplificateur 12 fonctionne comme un dispositif réagissant à une valeur de seuil; son signal de sortie est positif ("1" logique) si la tension à la sortie du circuit intégrateur 7 est plus négative que la tension appliquée à la borne 13, et est négatif -("O" logique) au cas contraire. La sortie du dispositif 12 réagissant à une valeur de seuil est connectée à l'entrée de données d'une-bascule de données 14 dont l'entrée d'horloge est alimentée à partir de la sortie 4 du modulateur de phase 1. L'entrée de signal de porteuse 2 du modulateur de phase 1 est alimentée a partir de la borne d'entrée du signal de porteuse 15 du montage par,llntermédiaire d'un diviseur de fréquence 16 dont le facteur de division est variable entre une première et une deuxième valeur en réaction àl'application d'un signal de réglage à une entrée de signal de réglage 17 de ce diviseur. L'entrée de signal de réglage 17 est alimentée à partir de la sor- tie Q de la bascule 14. La sortie d'un générateur de si- gnal de porteuse à fréquence fixe 18 (représentée en traits interrompus) peut être connectée à la borne d'entrée de signal de porteuse 15 du montage. La sortie Q de la bascule 14 est aussi connectée à l'entrée de commande 19 d'un circuit d'interruption 20. Le circuit d'interruption 20, lorsqu'il est fermé, connec- te une borne 21 à l'entrée de l'amplificateur 8 dans le circuit intégrateur 7 par l'intermédiaire d'une résistan- ce 22. La borne 21 est alimentée par une tension négati- ve -V au moyen d'une source de tension (non représentée) qui y est connectée. Le circuit d'interruption 20 est construit de manière à être fermé lorsque la tension à son entrée de commande est élevée (positive) et est sinon ouvert. L'entrée de l'amplificateur 8 du circuit intégra- teur est aussi alimentée à partir d'une borne 23 par l'in- termédiaire d'une résistance 2,4. La borrne 23 est alimen- tée par une tension positive à partir d'une source de ten- sion (non représentée) qui y est connectée. Si le modulateur de phase 1 est construit de manière qu'une variation dans le sens négatif de la tension à son entrée de signal de modulation 3 entraIne un retard de phase croissant (ou une avance de phase décroissante> dans le signal présent à sa sortie 4 par rapport à celui présent à son entrée de signal de porteuse 2, le diviseur de fréquence 16 est construit de telle sorte que des ten- sions "haute" (positive) et basse à son entrée de réglage 17 règlent son facteur de division de manière qu'il présen- te respectivement des valeurs relativement haute et basse. Au contraire, si le modulateur de phase 1 est construit de telle façon qu'une variation dans le sens négatif de la tension présente à son entrée de signal de modulation 3 entraîne une avance de phase croissante (ou un retard de phase décroissant) dans le signal à sa sortie 4 par rapport à celui présent à son entrée de signal de porteu- se 2, le diviseur de fréquence 16 est construit de telle sorte que des tensions haute et basse à son entrée de ré- glage 17 règlent son facteur de division de manière qu'il présente respectivement des valeurs basse et haute. Pour la suite de la description, on suppose que l'on se trouve dans le cas de la première de ces deux possibilités, qu'un signal "bas" ou logique "O" a l'entrée de réglage 17 pro- duit un facteur de division N, qu'un signal logique "1" ou "haut" à l'entrée de réglage 17 produit un facteur de division N + M, et que la tension appliquée à la borne 13 est égale à zéro. En fonctionnement, un signal de fréquence cons- tante f est appliqué à la borne d'entrée 15 par la source 18. En supposant que le signal à l'entrée de réglage 17 soit initialement "bas", un signal de fréquence f/N est, par conséquent; appliqué à l'entrée de signal de porteuse 2 du modulateur de phase 1 et apparait à la borne de nor- tie 15 décalé d'un déphasage quelconque produit dans le modulateur 1. En supposant que la tennion appli que ae l'entrée inverseuse de l'amplificateur 12 soit initialement positive, la tension à la sortie de l'amplificateur 12 est initialement négative ("0" logique). La bascule 14, dont l'entrée d'horloge est alimentée à partir de la sortie 4 du modulateur 1, réagit à chaque bord antérieur du signal à la sortie du modulateur. Aussi longtemps que le signaI à la sortie de l'amplificateur 12 est un "0" logique, la sortie Q de la bascule 14 reste également au "0" logique, de sorte que le facteur de division du diviseur 16 a con- tinuellement une valeur N et que l'interrupteur 20 est continuellement ouvert. Pour un signal de modulation d'entrée zéro à la borne 6, la tension à la sortie de l'amplificateur 8 du circuit intégrateur varie de manière constante dans. le sens négatif en raison du potentiel positif appliqué à son entrée à partir de la borne 23 par l'intermédiaire de la résistance 24. Ainsi, dans ces conditions, le modu- lateur de phase 1 produit un retard de phase régulièrement croissant dans le signal à sa sortie 4, c'est-à-dire que le signal appliqué à la borne de sortie 5 a une fréquence qui est inférieure à la fréquence f/N du signal appliqué à l'entrée du signal de porteuse 2 du modulateur de phase 1. Lorsque finalement la tension à la sortie du circuit intégrateur 7 devient négative, c'est-à-dire qu'elle croi- se la valeur de seuil du dispositif 12 dans le sens deve- nant négatif, la tension de sortie de l'amplificateur 12 devient positive. Lorsque le bord antérieur suivant appa- ralt à la sortie 4 du modulateur 1, la sortie Q de la bas- cule 14 devient, par conséquent, haute ("1" logique) modi- fiant le facteur de division du diviseur 16 en le faisant passer à N + M et fermant l'interrupteur 20. Le résultat de la modification du facteur de division est que le bord antérieur suivant apparait à la sortie du diviseur 16 plus tard qu'il ne l'aurait fait sinon, c'est-à-dire qu'un re- tard de phase (de 21 quent, dans le signal de sortie du diviseur 16. Le résul- tat de la fermeture de l'interrupteur 20 est que la tbrrie 21 (à laquelle un potentiel de -V est présent) est connec- tée à l'entrée de l'amplificateur 7 du circuit intégrateur par l'intermédiaire de la résistance 22. Les valeurs du potentiel négatif à la borne 21 et de la résistance 22 sont choisies telles que, si la résistance 24 était en circuit ouvert, la fermeture de l'interrupteur- 20 entraîne- rait une variation du potentiel à la sortie 11 du circuit intégrateur 7 dans un sens positif à une allure telle que, lorsque le cycle de division suivant du diviseur 16 sera achevé, le retard de phase produit par le modulateur 1 aura diminué exactement de 2'YIM/N radians. Le résultat net du passage au "1" logique de la sortie Q de la bascu- le 14 est, par conséquent, qu'à la fin du cycle de division suivant du diviseur 16, le signal de sorti-e du circuit intégrateur 7 est moins négatif (davantage positif) qu'il ne l'aurait été sinon et que de ce fait le retard de pha- " se relatif produit par le modulateur 1 est inférieur à celui qu'il aurait été sinon, sans aucun effet sur le mo- ment auquel le bord antérieur suivant se présente à la borne de sortie 5. Les valeurs du potentiel positif appliqué à la borne 23 et de la résistance 24 sont choisies par rap- port à celles du potentiel négatif appliqué à la borne 21 et de la résistance 22 d'une manière telle que chaque fermeture de l'interrupteur 20 entraîne une variation réel- le dans un sens positif de la tension de sortie du circuit intégrateur 7 (pourvu que la tension à la borne d'entrée 6 du signal de modulation soit égale à zéro). Ces valeurs peuvent être telles que, à la fin du cycle de division suivant du diviseur 16 qui se produit après la fermeture de l'interrupteur 20, le potentiel à la sortie 11 du cir- cuit intégrateur 7 est déjà positif par rapport au poten- tiel appliqué à la borne 13, c'est-à-dire qu'il a croisé la valeur de seuil du dispositif 12 dans un sens devenant positif, entraînant le repositionnement de la sortie Q din la ba:cule 14 sur un "0" logique lorsque le bord anté-- r f.trUivarrt..me préàrtC a la burne de sortie ', r sur conséquent, l'ouverture de l'interrupteur 20 et le renvoi du facteur de division du diviseur 16 à N après un seul cycle de division à l'aide du facteur de division N + M. En variante, ces valeurs peuvent être telles que cet état de chose ne se présente qu'après que plusieurs cycles de Z -on aient été achevés au moyen du facteur de division N + M. En tout cas, la sortie Q de la bascule 14 devient finalement à nouveau un "O" logique, après quoi le signal de sortie du circuit intégrateur 7 varie à nouveau réguliè- rement dans un sens négatif jusqu'à ce qu'il devienne à nouveau négatif, avec pour résultat que les opérations décrites plus haut sont répétées. Cela étant, on se rendra compte que, lorsque le potentiel à l'entrée de signal de modulation 6 est égal à zéro, un signal se présente à la borne de sortie 5 avec une fréquence inférieure à f/N dans une mesure déterminée par le taux d'augmentation du retard de phase produit par le modulateur 1 et par le passage périodique du facteur de division 16 à N + M. On empêche les intervalles du déphasage produit par le modulateur 1 seul, et le signal de sort,* cou circuit intégrateur 7 de devenir excessifs en amenant le diviseur 16 à introduire périodiquement un retard statique dans le signal de sortie, le retard, relatif produit par le modulateur 1 étant réduit de manière cor- respondante chaque fois que cette opération est effectuée. Si un potentiel positif est appliqué à la borne 6, le taux de variation du signal de sortie du circuit intégrateur 7 dans un sens négatif est accru, ce qui a pour résultat que le facteur de division du diviseur 16 est commuté plus fréquemment sur N + M et que, par conséquent, la fréquence du signal de sortie à la borne 5 est rédu4te. D'une maniè- re analogue, l'application d'un potentiel négatif à la borne 6 entralne une augmentation de la fréquence à la borne 5. Evidemment, les limites supérieure et inférieure de la fréquence de sortie sont F/N et f/(N + M) respecti- vement. Dans tous ces cas, la présence du diviseur régla- ble 16 de la manière décrite plus haut entraîne le main- 243 1023 tien dans des limites raisonnables et pratiques, des inter- valles du signal de sortie du circuit intégrateur 7 et de la variation de phase produite par 'Le modulateur 1. On comprendra que, si une composante de courant continu positive convenablement choisie est imposée sur le signal de modulation appliqué à la borne 6, les compo- sants 23 et 24 peuvent être omis. On comprendra également que le modulateur de phase 1 peut être prévu dans le tra- jet de signal allant du générateur de signaux 18 au diviseur 16, plutôt que dans le trajet de signal allant du diviseur 16 à la borne de sortie 5. Cependant, il est normalement préférable de prévoir lz modulateur 1 dans la position représentée, car, en généra.l., le déphasage maximum qu'il faut produire est inférieur s'il est produit dans cette position plutôt que dans l'autre. Le fait que, avec le montage de la fig. 1, le facteur de division du diviseur 16 effectue un cyclage entre ses deux valeurs lorsque le signal de modulation à la borne 6 est égal à zéro peut parfois introduire des composantes indésirables dans le spectre du signal de sor- tie. La fig. 2 illustre une variante de montage dans la- quelle le cyclage ne se produit pas dans ces cir5constan- ces. Le montage de circuit modulateur de fréquence de la fig. 2 (dans lequel les composants correspondant à ceux de la fig. 1 sont désignés par les mêmes chiffres de référence) est semblable a celui de la fig. 1, mais comprend un autre amplificateur 25 dont l'entrée non in- vcrseuse cst alimentée à partir de la sortie du circuit intégrateur 7 et dont l'entrée inverseuse est alimentée par une tension positive par une source du tension (non représentée) connectée à une borne 26 (l'entrée non inver- seuse de l'amplificateur 12 est, sur la fig. 2, alimentée par un potentiel négatif constant appliqué à la borne 13), une autre bascule de type D 27 dont l'entrée de données est alimentée par la sortie de l'amplificateur 25 et dont l'entrée d'horloge est alimentée par la sortie du miodula- 1 4 teur de phase 1, et un autre interrupteur réglage 28 dont l'entrée de réglage 29 est alimentée par la sortie Q de la bascule 27. Une borne de l'interrupteur 28 est alimen- tée par une tension positive V1 au moyen d'une source de tension (non représentée) connectée à une borne 30 et l'autre borne de l'interrupteur 28 ainsi que la borne cor- * respondante de l'interrupteur 20 sont rendues communes. Comme l'interrupteur 20, l'interrupteur 28 est fermé-si un "1" logique est présent à son entrée de réglage 29, sinon il est ouvert. L'amplificateur 25 fonctionne comme un dispositif à valeur de 3euil ou un comparateur d'une manière analogue à l'amplificateur 12, si la tension à la sortie du circuit intégrateur 7 est davantage positive que la tension appliquée à la borne 26, l'esignal de sor- tie de l'amplificateur 25 est haut ("1" logique), sinon il est bas ("0" logique). Le diviseur de fréquence 16 de la fig. 2 comporte une autre entrée de réglage 31 et est construit de manière que si les signaux à ses entrées de réglage 17 et 31 sont tous deux des "0" logiques, son facteur de division soit égal à N, si les signaux à ses entrées de réglage 17 et 321 sont respectivement un "1" logique et un "0" logique, son facteur de division soit égal à N + M et si les signaux à ses entrées de réglage 17 et 31 sont respectivement un "0" logique et un "1" lo- gique, son facteur de division soit égal à N - M. Il n'y a, sur la fig. 2, pas d'équivalent à la borne 23 et à.la résistance 24 de la fig. 1 pour des raisons qui apparat- tront clairement ci-après. Si le potentiel à l'entrée de signal de modu- lation 6 est initialement égal à zéro et reste constant, le potentiel à la sortie 11 est également constant. Si l'on suppose que le potentiel à la sortie 11 est initiale- ment à zéro, dans ce cas et dans ces conditions, les slswc de sortie des deux comparateurs 12 et 25 sont négatifs ("0" logique) et le restent, de sorte que les sorties Q des deux bascules 14 et 27 sont constamment des "0" logi- ques. Les interrupteurs 20 et 28 sont, par conséquent, 2431023 l tous deux ouverts et le rapport de division du diviseur 16 est égal à N. La fréquence du signal à la borne de sortie 5 est, par conséquent, de flN, o f est la fréquence de sortie du générateur 18 et cette situation persiste aussi longtemps que le signal à la borne d'entrée 6 reste à zéro. Maintenant, si un potentiel positif est appliqué à la borne 6, le signal à la sortie 11 du circuit intégra- teur 7 varie constamment dans un sens négatif, amenant. le modulateur de phase 1 à produire un retard de phase croissant de manière constante dans le signal à la borne de sortie 5. Finalement, le signal à la sortie 11 du cir- cuit intégrateur devient plus négatif que le potentiel appliqué à la borne 13, c'est-à-dire qu'il croise la valeur de seuil du dispositif 12 dans un sens devenant négatif, avec pour résultat que la sortie de l'amplificateur 12 devient positive ("1" logique) et que, par conséquent, la sortie Q de la bascule 14 devient un "r' logique lors- que le bord antérieur suivant se présente à la borne de sortie 5. D'une manière analogue à celle décrite avec référence à la fig. 1, ceci a pour résultat que le facteur de division du diviseur 16 passe à N + M, et que l'interrup- teur 20 se ferme, cette fermeture ayant pour effet d'appli- querun potentiel négatif -V2 à l'entrée de l'amplificateur 8 du circuit intégrateur par l'intermédiaire de la résis- tance 22 et, par conséquent, de modifier le signal de sor- tie du circuit intégrateur 7 dans un sens positif dans une mesure amenant le modulateur 1 à diminuer le retard de phase relatif ainsi produit dans une mesure qui est juste suffisante pour compenser, à la fin du cycle de di- vision suivant du diviseur 16, le retard de phase constant introduit par le passage du facteur de r'ivision à N + M, moins l'augmentation du retard de phase produit par la présence persistante du potentiel positif à la borne 6. Si le potentiel positif à la borne 6 reste constant, la fréquence de sortie à la borne 5 est, par conséquent, cons- tante à une valeur comprise entre f/N et f/(N + M) (la valeur réelle dépendant de la grandeur du potentiel à la borne 6) et le signal de sortie du circuit intégrateur 7 ainsi que le retard de phase relatif produit par le modu- lateur 1 étant maintenus dans des limites admissibles par les réductions périodiques qui s'y produisent lorsque le facteur de division du diviseur 16 passe à N + M. Si maintenant un potentiel négatif constant est appliqué à la borne 6, le potentiel moyen à la sortie 11 du circuit intégrateur 7 varie de manière constante dans un sens positif avec pour résultat que le modulateur de phase 1 produit une avance de phase croissant de maniè- re constante. Dans ces conditions, la fréquence du signal à la borne de sortie 5 est, par conséquent, supérieure à f/N, comme il le faut. Finalement, le potentiel à la sortie 11 du circuit intégrateur devient sUpérieur au po- tentiel à la borne 26, c'est-à-dire croise la valeur de seuil du dispositif 25 dans un sens devenant positif, avec pour résultat une sortie positive ("1"t logique) du compa- rateur 25 et, par conséquent, le passage de la sortie Q de la bascule 27 à un "1n" logique lorsque le bord anté- rieur suivant se présente à la borne de sortie 5. Le ré- sultat de ceci est que l'interrupteur 28 est fermé et que le facteur de division du diviseur 16 passe à N - M. Le bard antérieur suivant qui se présente à la sortie du divi- seur 16 subit, par conséquent, une avance de phase de 2'iM/N radians. La fermeture de l'interrupteur 28 entral- ne l'application du potentiel positif +V de la borne 30 à l'entrée de l'amplificateur 8 du circuit intégrateur par l'intermédiaire de la résistance 22, et la valeur du potentiel à la borne 30 est choisie telle que la variation résultante dans un sens négatif du signal à la sortie 11 du circuit intégrateur 7 provoque la réduction de l'avan- ce de phase relative produite par le modulateur 1 par rap- port à la valeur qui serait sinon la sienne au terme du cycle de division suivant du diviseur 16 dans une mesure ") qui est juste suffisante pour compenser l'avance de phase cc(.n:;tante introduite par le passage du facteur de division t;- Si le potentiel négatif à la borne 6 reste cons- tant, la fréquence de sortie à la borne 5 est, par consé- *quent, constante à une valeur comprise entre f/N et f/(N-M) (la valeur réelle dépendant de la grandeur du potentiel à la borne 6) et le signal de sortie du circuit intégra- teur 7 ainsi que l'avance de phase relative produite par le modulateur 1 sont maintenus dans des limites admissi- bles par les réductions périodiques qui s'y produisent lorsque le facteur de division du diviseur 16 passe à N-M. D'une manière semblable.à.celle décrite avec référence à la fig. 1, le modulateur 1 peut être inclus dans le trajet d'entrée du signal de porteuse parvenant au diviseur 16 plutôt que dans le trajet de signal de sor- tie partant de ce diviseur, si on le souhaite. Bien que l'on suppose que le facteur de division du diviseur 16 puisse être modifié pour passer à des valeurs qui soient situées symétriquement de part et d'autre de sa valeur de base N, cet espacement symétrique n'est pas essentiel pourvu que les grandeurs relatives des potentiels appliqués aux bornes 21 et 30 soient choisies de manière correspondante. Si les valeurs "standard", "haute" et "basse" de la fréquence de sortie du diviseur 16 sont res- pectivement f et f1, pour obtenir une réaction symé- trique, il faudrait idéalement choisir ces valeurs de tel- le sorte que fh - f0 = f - fi. En d'autres termes, si les valeurs haute et basse du facteur de division du divi- seur 16 sont N + M1 et N - M2 respectivement, M1 et M2 devraient idéalement être choisis de telle façon que 2M1 M2/(M1-M2) = N si une réaction symétrique doit être obtenue. Les tensions V1 - V2 appliquées aux bornes 30 et 21 res- pectivement sur la fig. 2 ont idéalement des grandeurs relatives telles que V1/V2 = M2(N + M)/M (N - M2), leurs grandeurs réelles et la valeur de la résistance 22 étant choisies de telle façon que la quantité de charge correc- te soit fournie au condensateur 10 du circuit intégrateur ou soit extraite de ce condensateur 10 chaque fois qu'un interrupteur 20 ou 28 est fermé. La fig. S illustre une construction possbtile détaillée pour le montage général de la fig. 2, des dif- férences mineures existant entre le fonctionnement des montages des fig. 2 et 3, par suite du fait que, dans le montage de la fig. 3, (a) une tension positive croissante à la sortie 11 du circuit intégrateur 7 entraîne un retard de phase croissant (ou une avance de phase décroissante) dans le signal à la borne de sortie 5 plutôt qu'une avance de phase croissante de ce même signal et (b) le diviseur 16 de la fig. 3 exige un "1" logique sur ses deux entrées 17 et 31 si son facteur de division doit être égal à N. A la comparaison avec le montage de la fig. 2, ces diffé- rences mineures exigent l'inversion des connexions aux entrées de l'amplificateur 25 de la fig. 3, l'entrée 17 du diviseur 16 étant alimentée par la sortie Q de la bas- cule 14 plutôt que par sa sortie Q et l'entrée de commande de l'interrupteur 28 étant alimentée par la sortie Z de la bascule 27 plutôt que par sa sortie Q. Sur la fig. 3, dans laquelle N = 100 et M = 1, le diviseur variable 16 comprend deux décompteurs décimaux à 4 bits 32 et 33 respectivement, connectés en cascade, l'entrée d'horloge du compteur 32 étant alimentée par la sortie du générateur 18 (qui produit un signal ayant une fréquence de, par exemple, 1 MHz) et l'entrée d'horloge du compteur 33 étant alimentée par la sortie Q4 du comp- teur 32. La sortie Q4 du compteur 33 constitue la sortie du diviseur 16. Chaque compteur est du type disponible dans le commerce sous le numéro de type MC 14522. Si son entrée de charge ou de validation parallèle PE est un "0" logique, chaque compteur effectue normalement des cyclages répétés passant par dix positions de comptage correspondant à la séquence 9, 8... 1, 0 lorsque des impulsions d'hor- loge sont appliquées à son entrée d'horloge, un "1" logique apparaissant à sa borne de sortie de comptage "0" chaque fois qu'elle atteint un compte zéro, si et uniquement si son entrée de "report vers l'avant" CF est alors un "1" logique (positif). Cependant, l'application d'un "1" logi- que à l'entrée de charge parallèle PE de chaque compteur amène un nombre binaire à 4 bits (qui peut en principe avoir n'importe quelle valeur allant Jusqu'à 15) présenté à son entrée de donnée D1, D2, D3 et D4 à être introduit de manière asynchrone dans le compteur, le compteur décomp- tant alors à partir de ce nombre et revenant à son cycle décimal. L'entrée de données du compteur 33 est alimentée en permanence par un 9 binaire (1001). Si les deux entrées 17 et 31 du diviseur 16 sont alimentées par un "1" logique, l'entrée de données du compteur 32 est alimentée par 10 binaire (1010). Si les entrées 17 et 31 du diviseur 16 sont alimentées par un "1" logique et un "0" logique res- pectivement, l'entrée de données du compteur 32 est alimen- tée par un 11 binaire (1011). Si les entrées 17 et 31 du diviseur 16 sont alimentées par un "O" logique et par un "1" logique respectivement, l'entrée de données du compteur 32 est alimentée par un 9 binaire (1001). Cela étant, on peut voir que le diviseur 16 divise par 100, 101 et 99 lorsque les entrées 17 et 31 sont un "1" logique et un "1" logique, un "1" logique et un "0" logiqu!e. et un "0" logique et un "1" logique respectivement, ces'-trois cas correspondant à la situation des bascules 14 et 27 dans les états de repositionnement et de positionnement, dans les états de repositionnement et de repositionnement et dans les états de positionnement et de positionnement res- pectivement. Sur la fig. 3, la sortie de l'amplificateur 8 du circuit intégrateur (qui peut être du genre disponi- ble sous le numéro de type CA 3160) alimente l'entrée de signal de modulation du modulateur 1 et les amplificateurs à valeur de seuil 12 et 29 à la fois par l'intermédiaire d'une résistance 34 et d'un émetteur suiveur 35, 36 ainsi que d'un condensateur 37. L'émetteur suiveur est prévu de telle façon que l'entrée 3 du modulateur 1 "voie" une basse impédance de courant alternatif à la sortie 11 du circuit intégratcur 7. L'entrée non inverseuse de l'am- plifirateur 8 est alimentéee par la ligne d'alimrentation po:;itive par l'intermédiaire d'un diviseur de potentiei comprenant les résistances 38, 39, 40 et 41. Le potentiel à cet endroit est de +5 V. Le signal de sortie de l'inté- grateur est fixe si le potentiel à l'entrée inverseuse est également de + 5 V. Les entrées non inverseuses du comparateur ou des amplificateurs à valeur de seuil 25 et 12 (qui peuvent chacun être du genre disponible sous le numéro de type TCA 520B) sont alimentées par la jonction des résistances de diviseur 38 et 39 et 39 et 40 respectivement. Leurs entrées inverseuses sont alimentées par la sortie il du circuit intégrateur 7 par l'intermédiaire d'une résistance 42, et sont également connectées à la ligne d'alimenta- tion positive (+10 V) par l'intermédiaire d'une diode de Zener 43 en vue de limiter l'oscillation de la tension. Une diode 43 peut être du genre disponible sous le numéro de type BZY 88-C5V1. Les bascules 14 et 27 sont constituées d'un seul circuit intégré 44 disponible sous le numéro de type HEF 4013. Des interrupteurs réglables 20 et 28 sont cons- titués par la moitié d'un seul circuit intégré 45 disponi- ble sous le numéro de type HEF 4016. Les entrées de réglage 17 et 31 du diviseur 16 sont connectées à la partie binaire Dl de l'entrée de données du compteur 32 par l'intermédiaire d'un circuit- porte NON-ET 46. Le circuit-porte NON-ET 46 peut être un quart d'un circuit intégré disponible sous le numéro de type HEF 4011. Le transistor 35 peut être du type disponible sous le numéro de type BC 549. Les diverses résistances et Les divers conden- sateurs peuvent avoir les valeurs suivantes: Résistance 9 1M Résistance 22 10K (1%) Résistance 34 1K Résistance 36 8K2 Résistance 38 1K Résistance 39 5K6 Résistance 40 3K9 Résistance 41 10K Résistance 42 2K7 Condensateur 10 22 nF (% polystyrène) Condensateur 37 330 nF i Les valeurs précitées des composants sont adé- quates lorsque la sensibilité du modulateur de phase I - est de 0,0277 radian/volt. Le montage de la fig. 3 fonctionne d'une maniè- re semblable à celle décrite avec référence à la fig. 2. Aussi longtemps que le signal de sortie du circuit intégra- teur 7 est compris entre les tensions appliquées aux entrées non inverseuses des amplificateurs comparateurs 12 et 25, les bascules 14 et 27 sont respectivement dans les états de repositionnement dt de positionnement, de sorte que les deux interrupteurs 20 et 28 sont ouverts, les bornes 17 et 31 du diviseur 16 sont toutes deux des "1" logiques et le facteur de division du diviseur 16 est égal à 100. Si le signal de sortie du circuit intégrateur 7 tombait en dessous du potentiel appliqué à l'entrée non inverseu- se de l'amplificateur comparateur 12 (correspondant à la production d'une avance de phase relative considérable par le modulateur 1), la bascule 14 est positionnée lors- que le bord positif suivant se présente à la borne de sor- tie 5. Cec2 ferme, à son tour, l'interrupteur 20, amenant le signal de sortie du circuit intégrateur à croltre, et fait Dasser le facteur de division du diviseur 16 à 99. De même, si le signal de sortie du circuit intégrateur 7 s'élève audessus du potentiel appliqué à l'entrée non inverseuse de l'ampificateur comparateur 25 (correspondant à la pro- duction d'un retard de phase consi- dérable par le modulateur 1), la bas- cule 27 est repositionnée lorsque le bord positif suivant se présente à la borne de sortie 5. Ceci forme, à son tour, 24A1gi l'interrupteur 28, amenant le signal de sortie de l'inté- grateur à décroître, et fait passer le facteur de division du diviseur 16 à 101. Le signal de modulation appliqué à la borne 6 peut avoir un intervalle allant de O à 10 volts, la va- leur "zéro" correspondant à +5 V. Les bords positifs du signal de sortie de 10 kHz modulé en fréquence à la borne présentent la phase réelle souhaitéé. La fig. 4 illustre une construction possible pour le modulateur de phase 1 de la fig. 3. Le modulateur a la forme d'un circuit intégré CMOS ou LOCMOS, auquel une résistance variable 54, un condensateur 53 et un inver- seur 47 sont connectés par l'intermédiaire de bornes 51, , 64, 65 et il comprend une source de courant constant ayant la forme d'un miroir de courant comprenant deux tran- sistors à effet de champ (FETs) 50 et 52 alimentés par la ligne d'alimentation de masse par l'intermédiaire de la résistance 54. Les sources des transistors 50 et 52 sont connectées à l'alimentation de +10 Y, leurs électro- des de commande étant rendues communes et connectées au drain du transistor 50 et à la masse par l'intermédiaire de la résistance 54, et un courant constant dont la valeur est déterminée par la valeur de la résistanee 54 (réglable) apparatt au drain du transistor 52. La sortie du circuit de source de courant cons- tant 50,-52,- 54 est connectée à l'entrée d'un deuxième cir- cuit à miroir de courant commutable comprenant des tran- sistors à effet de champ 57, 58, 59 et 60. D'une maniè- re plus:spécifique, le drain du transistor 52 est connec- té aux drains des transistors 57 et 59, la source du tran- sistor 59 étant connectée aux électrodes de commande des transistors 57 et 60. Les sources des transistors 57 et sont connectées à la masse, de même que la source du transistor 58. Le drain du transistor 58 est connecté aux électrodes de commande rendues communes des transis- tors 56 et 60. La borne d'entrée de signal de porteuse 2 est connectée à l'électrode de commande du transistor 248 1023 58 directement et à l'électrode de commande du transistor 59, par l'intermédiaire d'un inverseur 61. Lorsque le potentiel à la borne d'entrée de signal de porteuse 2 est faible, le transistor 59 est rendu conducteur et le transis- tor 58 est rendu non conducteur et le courant de drain du transistor 52 apparaît comme dans un miroir au drain du transistor 60. Lorsque, d'autre part, le potentiel à la borne d'entrée de signal de porteuse 2 est élevé, le transistor 60 est rendu non conducteur. La borne d'entrée d signal de modulation 3 est connectée au côté de la borne 64 du condensateur 53 et la sortie 4 du modulateur provient du côté de la borne du condensateur 53 par l'intermédiaire de l'inverseur 47 (qui peut être un quart d'un circuit intégré disponible sous le numéro de type HEF 4011). Les trajets source-drain de deux transistors à effet de champ 62 et 63 de type de conductivité mutuellement opposé sont connectés au conden- sateur 53, la source du transistor 62 et le drain du tran- sistor 63 étant connectés à la borne 64 et le drain du transistor 62 ainsi que la source du transistor 63 étant connectés à la borne 65 et au drain du transistor 60. La borne d'entrée de signal de porteuse 2 est connectée à l'électrode de commande du transistor 63 directement et à l'électrode de commande du transistor 62, par l'inter- médiaire de l'inverseur 61. Ainsi, lorsque le potentiel à la borne 2 est faible, les deux transistors 62 et 63 sont rendus non conducteurs, tandis que lorsque ce poten- tiel est élevé, les deux transistors 62 et 63 sont rendus conducteurs. On suppose qu'initialement le potentiel à la borne 2 est élevé. Le transistor 60 eLt non conducteur et les transistors 62 et 63 sont tous deux conducteurs, de sorte que le potentiel à la borne de sortie 4 est égal au potentiel à la borne d'entrée du signal de modulation 3 (le potentiel à la sortie 11 du circuit intégrateur 7 de la fig. 3). Si maintenant le potentiel à la borne d'en- trée de signal de porteuse 2 passeà un bas niveau, les 24810, transistors 62 et 63 deviennent non conducteurs et le tra sistor 60 porte un courant constant déterminé par la vale de la résistance 54. Le condensateur 53 se charge, par conséquent, d'une manière linéaire, et une tension décroi sant de manière constante se présente à la borne de sorti 4. Lorsque cette tension atteint la tension de transitio de l'inverseur 47, la tension à la borne de sortie 4 pass rapidement à un 1 logique et reste à cette valeur Jusqu'à ce que le potentiel à la borne 2 passe à nouveau à un hau niveau. Il est évident que le temps mis par le potentiel à la borne 4 pour passer à un haut niveau après que le potentiel à la borne 2 soit passé à un bas niveau est dir tement proportionnel à la valeur à laquelle la décroissan ce constante de la tension à la borne 65 démarre, c'est- à-dire à la valeur de la tension à la borne 3. Le circui de la fig. 4 constitue donc un modulateur de phase, le temps qui s'écoule entre la transition dans le sens négat de la tension à la borne d'entrée de porteuse 2 et la tra sition dans le sens positif résultante à la borne de sort 4, c'est-à-dire le retard de phase produit, étant directe ment proportionnel à la tension à l'entrée de signal de modulation 3. Avec la fréquence de sortie de 1 MHz citée pou le générateur 18 de la fig. 3, le condensateur 53 de la fig. 4 peut avoir une valeur de 3,3 nF (1%, polystyrène) et la résistance 54 peut avoir une valeur (maximum) de 22 kohms, la valeur réelle de cette dernière résistance étant ajustée pour donner la sensibilité requise. Dans l'intérêt de la pureté spectrale des si- gnaux de sortie des modulateurs de fréquence décrits, la mesure selon laquelle le facteur de division du diviseur 16 est modifié chaque fois que le signal de sortie du cir cuit intégrateur a franchi la valeur de seuil correspon- dante est de préférence choisie de manière à être aussi petite que possible, compte tenu du faitqu'elle doit êti compatible avec l'écart de fréquence maximum requis. Il :;t possible de modiflier, par exemple, le montage di'crlt avec référence à la fig. 2, de telle sorte que la mesure selon laquelle le facteur de division est modifié, s'ajuste automatiquement à l'écart requis à chaque instant. A cet effet, le montage de la fig. 2 peut être pourvu d'autres combinaisons de circuit à valeur de seuil/bascule de type D/interrupteur réglable semblables aux combinaisons 12, 14, 20 et 25, 27, 28, les valeurs de seuil auxquelles les autres circuits à valeur de seuil prévus réagissent dif- férant de celles auxquelles réagissent les circuits à va- leur de seuil 12 et 25 ainsi que les unes des autres. Le diviseur 16 doit alors être pourvu d'une autre entrée de réglage correspondant à chaque autre bascule ainsi pré- vue et connectée à la bascule correspondante et doit être construit de manière à réagir à l'application de signaux de réglage à ces autres entrées de réglage en opérant avec des facteurs de division correspondants convenablement choisis. Chaque autre interrupteur réglable ainsi prévu doit être alimenté par un potentiel de la grandeur correc- te de telle sorte que, lorsque l'interrupteur correspon- dant est fermé, le signal de sortie du circuit intégrateur soit modifié dans le sens correct dans une mesure propre à provoquer une modification du déphasage produit par le modulateur 1 qui compense exactement le déphasage cons- tant produit par la modification du facteur de division du diviseur 16 lorsque la bascule correspondante produit un signal de sortie. Ainsi, par exemple, deux autres com- binaisons de circuit à valeur de seuil/bascule/interrup- teur réglable peuvent être prévues dans le montage de la fig. 2 d'une manière telle que, pour la première de ces nou- velles combinaisons, l'entrée inverseuse du circuit à va- leur de seuil soit alimentée du double de la tension posi- tive fournie à la borne 26 (par rapport à la moyenne des potentiels aux bornes 13 et 26), la sortie de la bascule soit connectée à une entrée de réglage du diviseur 16 qui, à l'application d'un signal, fait passer le facteur de i5vI:;ion du diviseur à N - 2M, et l'entrée de l'Interrup- t.ur réglable est ai irmernte du doubl e de la tenron po:i- tive fournie à la borne 30. Pour la deuxième de ces com- binaisons, l'entrée non inverseuse du circuit à valeur de seuil peut être alimentée du double de la tension néga- tive fournie à la borne 13 (par rapport à la moyenne des potentiels aux bornes 13 et 26), la sortie de la bascule peut être connectée à une entrée de réglage du diviseur 16 qui, à l'application d'un signal, fait passer le facteur de division du diviseur à N + 2M, et l'entrée de l'inter- rupteur réglable peut être alimentée du double de la tension négative fournie à la borne 21. Etant donné que le modulateur de phase 1 de la fig. 3 dont la construction est représentée sur la fig. 4 opère en retardant les bords du signal de porteuse dans une mesure dépendant du signal de modulation, il est clair que la modification du déphasage ainsi produite qui se présente lorsque l'interrupteur 20 ou 28 est fermé n'atteint la valeur requise que lorsque la fréquence de sortie du générateur 18 a une valeur spécifique. Si le montage de modulateur de fréquence doit opérer avec un intervalle de fréquences de porteuse d'entrée, une construction dif- férente pour le modulateur de phase 1 doit être utilisée, pereml une constructkntell que &k ens a doeande clbovet bdten- nique If8o 03889 dép&e le 231/80 au na de Philips Eacbtxic and Pas=. Ind. It& Quoique dans les formes d'exécution décrites, chaque modification du facteur de division du diviseur 16 entre une paire de valeurs donnée, par exemple entre N et N + M, ait été décrite comme se produisant en réac- tion au passage de la sortie du circuit intégrateur 7 par la même valeur de seuil (bien que dans des directions dif- férentes), que la modification aille dans le sens de N à N + M ou dans lesens de N + M à N, il est évident qu'il n'en n'est pas nécessairement ainsi; la modification de N à N + M peut se produire en réaction au passage du si- gnal de sortie du circuit intégrateur par une première 3r valeur de seuil relativement élevée et la modification de N + M à N peut se produire en réaction au passage du grial de sortie du circuit intégrateur par une deuxième valeur de seuil relativement basse. En d'autres termes, les dispositifs réagissant aux valeurs de seuil peuvent ' présenter de l'hystérésis. Les comparateurs 12 et 25 de la fig. 3 tendent, en pratique, à présenter en tout cas une certaine hystérésis. 2431I REVENDICATIONS 1. Montage de circuit modulateur de fréquence comprenant un modulateur de phase comportant une première entrée pour un signal de porteuse, une deuxième entrée pour un signal de modulation et une sortie pour le signal de porteuse modulé, et un circuit intégrateur dont la sor tie est connectée à l'entrée du modulateur de phase, cara térisé en ce qu'il comprend un diviseur de fréqL-rTe à facteur de division variable dans un trajet de signaux parvenant à la première entrée du modulateur de phase ou dans un trajet de signaux partant de la sortie du modulat de phase, et un circuit de réglage pour régler le facteur de division du diviseur de fréquence et ajuster la valeur du signal de sortie du circuit intégrateur, le circuit de réglage comprenant un dispositif réagissant à une valei de seuil qui comporte une entrée à laquelle la sortie du circuit intégrateur est connectée, ce circuit de réglage étant construit pour (a) régler le facteur de division du diviseur en fonction de la valeur du signal de sortie du circuit intégrateur d'une manière telle que le facteur de division soit réglé à une première valeur en réaction au passage du signal de sortie par le seuil du dispositif dans un sens donné et soit réglé à une deuxième valeur en réaction au passage du signal de sortie par le seuil du dispositif dans le sens opposé, et (b) ajuster le signz de sortie dans une mesuré pPédét ifmihéè PâP rapport à la valeur qui sinon serait la âiëiîïië êhàqUè tôi& qu*Uh cycle de division est exécuté par le diviseur lorsque son factet de division a la deuxième valeur, la première et la deuxif me valeur présentant une relation et la mesure prédétermi- née ayant une grandeur telles que la modification de phase du signal de sortie de la combinaison du diviseur de fré- quence et du modulateur de phase qui serait sinon produit( par l'exécution de chaque cycle de division lorsque le facteur de division a la deuxième valeur, après un passage du facteur de division de la première valeur à la deuxième soit en substance exactement compensée par la variation du déphasage produite par le modulateur de phase en réac- tion à chacun de ces ajustements du signal de sortie du circuit intégrateur dans la mesure prédéterminée par rap- port à la valeur qui serait sinon la sienne, au moins lors- que la combinaison du diviseur et du modulateur de phase est alimentée d'un signal de porteuse ayant une fréquence donnée. 2. Montage suivant la revendication 1, carac- térisé en ce que le circuit de réglage comprend un autre dispositif réagissant à une valeur de seuil comportant une entrée à laquelle la sortie du circuit intégrateur est connectée, et le circuit de réglage est construit de manière à régler, en outre, le facteur de division du divi- seur en fonction de la valeur du signal -de--sortie du cir- cuit intégrateur dtUhe tanière telle que le facteur de division soit réglé à Une troisième valeur en réaction au passage du signal de sortie par la valeur de seuil de l'autre dispositif dans le sens opposé et soit réglé à la première valeur en réaction au passage du signal de sortie par la valeur de seuil de cet autre dispositif dans le sens donné et pour ajuster le signal de sortie dans le sens opposé dans une seconde mesure prédéterminée, par rapport à la valeur qui serait sinon-la sienne, chaque fois qu'un cycle de division est exécuté par le diviseur lorsque son facteur de division présente la troisième va- leur) la première Valeur étant comprise entre la deuxième et la troieième VaieUt et la deuxitme mesure prédéterminée ayant une grandeur telle que la variation de phase du signal de sortie de la combinaison du diviseur de fréquence et du modulateur de phase, qui serait sinon produite par l'exé- cution de chaque cycle de division lorsque le facteur de division présente la troisième valeur, après une modification du facteur de division de la première valeur vers la troi- sième valeur, soit en substance exactement compensée par la variation du déphasage produite par le modulateur de phase qui se présente en réaction à chaque ajustement de la valeur du signal de sortie du circuit intégrateur de 24J1023 la deuxième mesure prédéterminée par rapport à la valeur qui serait sinon la sienne, au moins lorsque la combinai- son du diviseur et du modulateur de phase est alimentée d'un signal de porteuse ayant la fréquence donnée, la valeu de seuil de l'autre dispositif réagissant à une valeur de seuil ayant une relation avec la valeur de seuil du premier dispositif réagissant à une valeur, de seuil spéci- fié dans la revendication 1 telle qu'une variation du si- gnal de sortie du circuit intégrateur qui y parvient à partir de la valeur de seuil du premier dispositif réagissant à une valeur de seuil spécifié dans la revendication 1 soit d; igée dans le sens opposé. 3. Montage suivant la revendication 1 ou 2, caractérisé en ce que le circuit de régl-age comprend le montage en série d'un interrupteur réglable et d'une ré- sistance connectant un point de potentiel constant au cir- cuit intégrateur, et un dispositif pour ne fermer l'inter- rupteur que pendant que le facteur de division a sa deu- xième valeur, de sorte que, pendabt que le facteur de di- vision à sa deuxième valeur, du courant passe continuelle- ment dans le montage en série dans un sens tendant à mo- difier le signal de sortie du circuit intégrateur dans le sens donné. 4. Montage suivant la revendication 3, décou- lant de la revendication 2, caractérisé en ce que le circui de réglage comprend le montage en série d'un deuxième in- terrupteur réglable et d'une résistance connectant un deu- xième point de potentiel constant au circuit intégrateur, et un dispositif pour ne fermer le deuxième interrupteur que pendant que le facteur de division a sa troisième va- leur, de sorte que, pendant que le facte.Àr de division a sa troisième valeur, du courant passe continuellement dans le deuxième montage en série dans un sens tendant à modifier le signal de sortie du circuit intégrateur dans le sens opposé. 5. Montage suivant L'une quelconque des reven- dications 1 à 4, caractérisé en ce que le circuit de régla 248 1023 ge est construit pour ne réagir à la valeur du signal de sortie du circuit intégrateur qu'une fois pendant chaque cycle du signal de sortie de la combinaison du diviseur de fréquence et du modulateur de phase.