FR 2493081 A1 19820430 FR 8022795 A 19801024 La présente invention concerne un dispositif d'insertion de données numériques transmises sur une premiere voie de transmission de débit binaire 11d111 dans les intervalles de temps de rang "r" ("r" étant un entier variable de I à "q") d'un multiplex temporel transmis sur une seconde voie de transmission de débit binaire "d2". A titre d'exemple le multiplex temporel "HIC" européen normalisé par le CCITT (avis de la série G 700, Tome III - 2 du livre orange) comporte "q" intervalles de temps ("q" étant égal à 32) transmis sur une voie de transmission de débit binaire égal à 2048 kilobits par seconde. Ce multiplex temporel MIC, initialement reservé à la transmission de communications téléphoniques, a donné naissance aux centraux téléphoniques du type à réseau de connexion temporel numérique. Avec le développement des communications, le besoin de commuter des données numériques quelconques, et pas seulement relatives à des communications téléphoniques, s'est fait sentir. Pourpouvoirutiliser les centres de commutation existants, c'est-à-dire les centraux téléphoniques et notamment ceux du type à réseau de connexion temporel numérique, il est nécessaire d'insérer les données numériques à commuter dans le multiplex temporel HIC. Pour cela on a l'habitude de réserver à l'intérieur du multiplex temporel MIC, un intervalle de temps de rang "r" fixe que l'on affecte à la transmission des données numériques, les autres intervalles de temps étant affectés à la transmission des communications téléphoniques. Le rang "r" est généralement choisi égal à 6. On dispose alors, en amont de l'interface entre la seconde voie de transmission et le réseau de connexion, un dispositif d'insertion qui reçoit la première voie de transmission. Les données numériques subissant un changement de débit binaire à l'intérieur du dispositif d'insertion, il se pose un premier problème qui est du au phénomene de "glissement" entre les signaux d'horloge associés respectivement aux données numériques et au multiplex temporel. Un second problème se pose, qui est dû au fait que le débit binaire "d " varie avec le type de voie de transmission utilisé pour transmettre les données numériques. La présente invention vise à résoudre ces deux problèmes en proposant un dispositif d'insertion dont la structure permet à la fois de se prémunir contre le phénomène de glissement précité et d'etre utilisable quel que soit le débit binaire de la voie de transmission des données numériques, à condition toutefois d'avoir d1x q Selon une caractéristique de l'invention, le dispositif d'insertion de données numériques transmises sur une première voie de transmission de débit binaire "d11,, dans les intervalles de temps de rang "r" ("r" étant un entier variable de 1 à "q") d'un multiplex temporel transmis sur une seconde voie de transmission de débit binaire "d2" (avec la condition dl x q sur la première voie pendant la durée séparant l'émission de deux intervalles de temps consécutifs de rang "r" du multiplex temporel sur la seconde voie ;; - des moyens de bourrage pour juxtaposer à ces "n1,, " éléments binaires un groupe de "n-nl" éléments binaires de bourrage, de débit binaire "du", "n" désignant le nombre d'éléments binaires d'un intervalle de temps ; - des moyens d'émission pour émettre, avec un débit binaire le groupe de "n" éléments binaires ainsi formé, sur l'intervalle de temps de rang "r" de la seconde voie. Les objets et caractéristiques de la présente invention apparaltront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins ci-annexés dans lesquels - la figure 1 est un schéma de principe du dispositif d'insertion et de son environnement ; - la figure 2 est un schéma du dispositif d'insertion selon l'in vention ; - la figure 3 est un diagramme des temps des signaux obtenus en différents points du dispositif d'insertion selon l'invention. Le dispositif d'insertion 1 représenté sur la figure 1 est destiné à insérer des données numériques transmises sur une première voie de transmission de débit binaire "d1,' dans les intervalles de temps de rang +'r" d'un multiplex temporel transmis sur une seconde voie de transmission 3 de débit binaire "d2". Les données numériques sont reçues à travers un premier équipement 4 de terminaison de voie de transmission qui fournit au dispositif d'insertion les données numériques DRM et un signal HRM qui est un signal reconstituant le signal d'horloge d'émission des données numériques. Le dispositif d'insertion communique avec la seconde voie 3 au moyen d'un second équipement 5 de terminaison de voie de transmission qui fournit au dispositif d'insertion un signal HEM d'horloge d'émission des éléments binaires du multiplex temporel et un signal REP de repérage de la fin des intervalles de temps de rang "r-l" du multiplex temporel, et qui reçoit du dispositif d'insertion les données numériques DEM à insérer dans les intervalles de temps de rang "r" du multiplex temporel. Le dispositif d'insertion représenté à la figure 2 est destiné à insérer dans les intervalles de temps de rang "r" d'un multiplex temporel MIC des données numériques transmises sur une voie de transmission de débit binaire "d " tel que l'on ait q x dl 32 encore dl Le dispositif d'insertion comporte des moyens de stockage pour stocker "nul" éléments binaires reçus sur la première voie pendant la durée séparant l'émission de deux intervalles de temps consé cutifs de rang "r" du multiplex temporel sur la seconde voie, des moyens de bourrage pour juxtaposer a ces "n1,, éléments binaires un groupe de "n-nl" éléments binaires de bourrage, de débit binaire "dol", "n" désignant le nombre d'éléments binaires d'un intervalle de temps, et des moyens d'emission pour émettre, avec un débit binaire "d2", le groupe de "n" éléments binaires ainsi formé, sur l'intervalle de temps de rang "r" de la seconde voie. Dans le cadre de l'exemple de réalisation décrit chaque intervalle de temps du multiplex temporel comporte huit éléments binaires; par conséquent "n" est égal à 8. La relation q.dl Les moyens de bourrage et les moyens d'émission comportent en commun un séquenceur 7 commandé par le signal REP (visible sur la figure 1) activé par le signal HEM (visible également sur la figure 1) et destiné à forunir un premier, un deuxième et un troi sième signaux de commande : RC, INIT et VH, présentant respectivement et successivement entre la fin de l'émission d'un intervalle de temps de rang "r-l" et la fin de l'émission d'un intervalle de temps de rang "r", une première, une deuxième et une troisième impulsions de commande. Le séquenceur 7 comporte par exemple un compteur 8 modulo "a+l" ("a" étant défini ultérieurement) dont l'entrée de commande de chargement L reçoit le signal REP et dont l'entrée d'horloge CK reçoit le signal HEM. Les entrées A, B, C et D de chargement du compteur 8 reçoivent une configuration prédéterminée d'éléments binaires, de valeur "a" en code décimal. Dans le cadre de l'exemple de réalisation décrit, cette configuration est "1110" et on suppose que le signal REP est actif lors de l'émission du septième élément binaire de l'intervalle de temps de rang "r-l". Le séquenceur 7 comporte alors un circuit de décodage de la valeur "a+l" du compteur 8, constitué ici par un simple fil connecté à la sortie de retenue du compteur 8, et fournissant le signal RC. Le séquenceur 7 comporte également un circuit de décodage de la valeur "a+5" du compteur 8, constitué ici par une porte "ET" 9 munie de deux entrées reliées respectivement aux sorties A et Q3 du compteur 8 d'une entrée reliée à la sortie QD du compteur 8 via un inverseur 10, et d'une sortie qui fournit le signal INIT. Le séquenceur 7 comporte également un circuit de décodage de la valeur "a+7" du compteur 8, constitué ici par une porte "ET" 11 munie de deux entrées reliées respectivemement aux sorties QA et QC du compteur 8, d'une entrée reliée à la sortie QD du compteur 8 via l'inverseur 10, et d'une sortie qui fournit le signal VH. Les moyens de bourrage comportent, en plus du séquenceur 7, un circuit de réinitialisation 12 du registre à decalage 6. Le circuit de réinitialisation du registre à decalage 6 comporte une bascule 13, du type "D", dont l'entrée D reçoit les données numériques DRM, dont l'entrée d'horloge reçoit un signal H1 qui est le signal d'horloge HRM retardé d'une façon qui sera expliquée par la suite, dont l'entrée de forçage à un premier niveau logique (ici le niveau logique "1") reçoit le signal INIT, et dont la sortie Q est reliée à l'entrée série A du registre à décalage 6. Le circuit de réinitialisation du registre à décalage 6 comporte également un fil 14 connecté entre la sortie de la porte "ET" 9 et l'entrée CLR de forçage à un second niveau logique (ici le niveau logique "0"). Les moyens d'émission comportent en plus du séquenceur 7 un registre 15, de huit éléments binaires, à entrées parallèle et sortie série. L'entrée A du registre 15 est reliee à l'entrée A du registre 6. Les entrées B à H du registre 15 sont reliées respectivement aux sorties A à QG du registre 6. L'entrée d'horloge du registre 15 reçoit le signal d'horloge HEM et son entrée de commande de chargement reçoit le signal RC. La sortie Q11 du registre 15 fournit les données DEM. Les moyens d'emission comportent également un circuit 16 d'inhibition de l'horloge du registre 6 lors du chargement du registre 14. Le circuit 16 comporte une bascule 17 du type "D", dont l'entrée D reçoit le signal d'horloge HRM, dont l'entrée d'horloge CK reçoit le signal REP, et dont l'entrée de forçage au niveau logique "1" reçoit le signal VH. Le circuit 16 comporte également une porte "ET" 18 dont une entrée est reliee à la sortie Q de la bascule 17, et une autre entrée reçoit le signal d'horloge HRM retardé à travers une ligne à retard 19. La sortie de la porte "ET" 18 fournit le signal d'horloge H1. On décrit maintenant le fonctionnement du dispositif d'insertion représenté à la figure 2 en relation avec le diagramme des temps représenté à la figure 3. Sur la figure 3, on remarque que le signal REP passe du niveau logique "0" au niveau logique "1" lors de l'émission du septième élément binaire de l'intervalle de temps de rang "r-l", puis du niveau logique "1" au niveau logique "O" lors de l'émission du septième élément binaire de l'intervalle de temps de rang "r". Le passage au niveau logique "1" du signal REP provoque le chargement du compteur 8 avec les données "1110". Lors de l'émission du huitième élément binaire de l'intervalle de temps de rang "r-l" le contenu du compteur 8 passe de la valeur "1110" à la valeur "1111", le signal RC passe alors du niveau logique "0" au niveau logique "1", provoquant ainsi le chargement du registre 15 avec les données stockées dans le registre 6. Ainsi les données DEM peuvent être émises au rythme du signal d'horloge HEM dans la tranche de temps affectée au rang "r". Au cours de l'émission des données DEM dans l'intervalle de temps de rang "r", et plus précisément lors de l'émission du quatrième élément binaire, le contenu du compteur 8 prend la valeur "0011". Le signal INIT passe alors du niveau logique "0" au niveau logique "1", provoquant ainsi la remise à zéro des sorties du registre 6 et, par l'intermédiaire de la bascule 12, l'application d'un signal de niveau logique "1" sur l'entrée A du registre 6. Lors de l'émission du septieme élément binaire de l'intervalle de temps de rang "r", le contenu du compteur 8 prend la valeur "0101". Le signal VH passe alors du niveau logique "1" au niveau logique "O", provoquant ainsi le forçage au niveau logique "1" de la bascule 16, et par conséquent le déblocage de l'horloge du registre 6. Ainsi, comme on peut le voir sur la figure 3, si le signal d'horloge HRM présente un front montant entre l'émission du septième élément binaire de l'intervalle de temps de rang "r-1" et l'émission du septieme élément binaire de l'intervalle de temps de rang "r", c'est-à-dire si l'on reçoit une donnée numérique entre ces deux instants, cette donnée ne sera enregistrée dans le registre 6 que lorsque le registre 14 aura préalablement été chargé avec les données numériques précédemment stockées dans le registre 6. Par contre si le signal d'horloge HEM ne présente pas de front montant entre les deux instants précités, le signal d'horloge H1 du registre 6 est identique au signal d'horloge HUM. Les données numériques reçues sont alors enregistrées sans aucun retard dans le registre 6. Lors de l'enregistrement de la première donnée numérique reçue après l'mission du septième élément binaire de l'intervalle de temps de rang "r", le registre 6 voit son contenu passer de la valeur "00000001" à'la valeur "0000001X") où X représente la donnée reçue. Et chaque réception d'une nouvelle donnée numérique s'accompagne d'un décalage des données stockées dans le registre 6 conformément au tableau ci-dessous. Contenu du registre 6 Nombre de données numériques reçues -1 X X X X X X x 7 0 lXXXXXX 6 001XXXXX 5 0 O 0 I X X X X 4 0000 lxxx 3 0 0 0 0 0 X X 2 0 0 0 0 0 0 0 1 X 1 0 0 0 0 0 0 0 1 0 Ce tableau montre que grace à la technique de bourrage utilisée dans la présente invention la structure du dispositif d'insertion est indépendante du débit binaire "dol" de la premiere voie de transmission, à condition toutefois que le débit binaire "d1" soit tel que l'oit ait q . d1 Ce tableau montre également que la technique de bourrage utilisée dans la présente invention permet de résoudre les problèmes dus au phénomène de glissement entre les signaux d'horloge HEM et HRM. En effet un glissement entre ces deux signaux d'horloge se traduit par un nombre variable de données numériques reçues sur la première voie entre l'émission sur la seconde voie de deux intervalles de temps de rang r consécutifs. Le dispositif d'insertion selon l'invention permet donc de résoudre de manière extrèmement simple les problèmes de variation du débit binaire "d1", ou de variation relative des débits binaires "d1" et "d2". REVENDICATIONS 1. Dispositif d'insertion (1) de données numériques transmises sur une première voie de transmission (2) de débit binaire dans les intervalles de temps de rang "r" ("r" étant un entier variable de 1 à "q") d'un multiplex temporel transmis sur une seconde voie de transmission (3) de débit binaire "d2" (avec la condition d1 x q reçus sur la première voie pendant la durée séparant l'émission de deux intervalles de temps consécutifs de rang "r" du multiplex temporel sur la seconde voie ;; - des moyens de bourrage (7 , 12) pour juxtaposer a ces "n " éléments binaires un groupe de "n-n1" éléments binaires de bourrage, de débit binaire "dol", "n" désignant le nombre d'élé ments binaires d'un intervalle de temps ; - des moyens d'émission (7, 15, 16) pour émettre avec un débit binaire "d2" le groupe de "n" éléments binaires ainsi formé, sur l'intervalle de temps "r" de la seconde voie. 2. Dispositif selon la revendication 1, relié à la première voie de transmission par l'intermédiaire d'un premier équipement (4) de terminaison de voie de transmission qui fournit un signal recons titué d'horloge d'émission des donnees numeriques, caractérisé en ce que les moyens de stockage comportent un registre à décalage de "n" éléments binaires, à entrée série et sorties parallèle, dont l'entrée série est reliée à la première voie de transmission, et dont l'entrée d'horloge reçoit le signal reconstitué d'horloge d'émission des données numériques. 3. Dispositif selon la revendication 1, relié à la seconde voie de transmission par l'intermédiaire d'un second équipement (5) de terminaison de voie de transmission qui fournit un signal d'horloge d'émission du multiplex temporel et un signal de détection de fin d'émission de l'intervalle de temps de rang '.'r-î", carac térisé en ce que les moyens de bourrage et d'émission comportent un séquenceur (7) activé par le signal d'horloge d'émission du multiplex temporel, commandé par le signal de détection de fin d'émission de l'intervalle de temps de rang "r-1", et destiné à fournir un premier, un deuxième et un troisième signaux de commande présentant respectivement et successivement, entre la fin de l'intervalle de temps de rang "r-I" et la fin de l'intervalle de temps de rang "r" une première, une deuxième et une troisième impulsion de commande. 4. Dispositif selon les revendications 1, 2 et 3, caractérisé en ce que les moyens de bourrage comportant un circuit de réinitialisation (12) du registre à décalage, commandé par le deuxième signal de commande. 5. Dispositif selon les revendications 1, 2 et 3, caractérisé en ce que les moyens d'émission comportent un registre (15), de "n" éléments binaires, à entrées parallèle et sortie série, dont les entrées parallèle sont reliées aux sorties du registre à decalage, dont l'entrée d'horloge reçoit le signal d'horloge d'emission du multiplex temporel et dont l'entrée de commande de chargement reçoit le premier signal de commande, et un circuit d'inhibition (16) pour inhiber l'horloge du registre à décalage lors du chargemment du registre à entrées parallèle et sortie série. 6. Dispositif selon la revendication 5, caractérise en ce que le circuit d'inhibitiou comporte une porte "ET" (18) munie d'une première entrée qui reçoit le signal d'horloge du registre à décalage, retardé au moyen d'une ligne à retard (19), et d'une deuxième entrée reliée à la sortie Q d'une bascule D (17) dont :'entrée D reçoit le signal d'horloge du registre à décalage, dont l'entrée d'horloge reçoit le signal de détection de fin d'émission de l'intervalle de temps de rang "r-l" et dont une entrée de forçage reçoit le troisième signal de commande. 7. Dispositif selon les revendications 2, 3, 4 et 5 caractérisé en ce que le circuit de réinitialisation du registre à décalage comporte une bascule D (13) dont entrée D reçoit les données numériques, dont l'entrée d'horloge reçoit le signal fourni par le circuit d'inhibition dont l'entrée de forçage à un premier niveau logique reçoit le deuxième signal de commande, et dont la sortie Q est reliée à entrée série du registre à décalage, l'entrée de forçage à un second niveau logique du registre à décalage recevant le deuxième signal de commande. 8. Dispositif selon les revendications 2 et 3, dans lequel le signal de détection de fin d'émission de l'intervalle de temps de rang "r-1" est fourni lors de l'émission du "m1" ème élément binaire de l'intervalle de temps de rang "r-1" ("m1" étant un entier compris entre 1 et "n") caractérisé en ce que le séquenceur comporte un compteur (8) chargé avec la valeur "a" par le signal de détection de fin d'émission de l'intervalle de temps de rang "r-î", et incrémenté par le signal d'horloge d'émission du multiplex temporel, un circuit de décodage de la valeur "a+n-ml" du compteur, qui fournit le premier signal de commande, un circuit de détection de la valeur "a+n-m1+m2" du compteur (m2 étant un entier compris entre 1 et n), qui fournit le deuxième signal de commande, et un circuit de détection de la valeur "a+n-ml+m2+m3" du compteur (m3 étant un entier compris entre m2 et n) qui fournit le troisième signal de commande.