FR 2469001 A1 19810508 FR 7920888 A 19790817 La présente invention concerne les dispositifs semiconducteurs du type transistors à effet de champ, et plus particulièrement ceux qui fonctionnent en hyperfréquences. Différentes structures de transistors è effet de champ, ou FET d'après leur appellation anglaise "field effect transistors", sont connues. L'augmentation des performances de ces composants (gain, bruit, fréquence de coupure etc ...) a pu être obtenue au prix d'une miniaturisation extrémement poussée Cependant les technologies actuelles se heurtent aux très faibles dimensions atteintes, dimensions qui par ailleurs conditionnent et limitent les tenues en tension entre les différentes électrodes. Le transistor à effet de champ selon l'invention apporte une solution à ces difficultés, par une organisation interne qui permet d'une part de rapprocher les électrodes de source et de drain - ce qui constitue l'un des éléments nécessaires pour augmenter la fréquence de coupure et diminuer le facteur de bruit - d'autre part de maintenir et même augmenter les tensions de claquage entre source grille et drain De façon précise, l'invention consiste en un transistor à effet de champ comportant, supportés par un substrat semi-isolant deux électrodes d'accès dites source et drain, réunies par une couche active, le passage du courant à travers la couche active, étant contrôlé par une- éleccrode de commande dite grille Ce transistor est caractérisé en ce que ses régions de source et de drain de conductivité N sont enterrées dans le substrat et partiellement recouvertes par la couche active de conductivité N, la grille recouvrant elle-même la couche active. L'invention sera mieux comprise au moyen de la description qui suit, laquelle s'appuie sur des figures qui représentent: - la figure 1 : un transistor FET à jonction, selon l'art connu ; - la figure 2 : un transistor FET à jonction Schottky, selon l'art connu; - la figure 3: un transistor FET à effet MOS, selon l'art connu; - la figure 4: le transistor FET selon l'invention ; - la figure 5 : les étapes de réalisation d'un transistor FET selon l'invention s - la figure6: un profil de la couche active N; - la figure 7 : coupes du transistor polarisé, faible bruit; - la figure 7a): transistor conventionnel; - la figure 7b) : transistor selon l'invention. La figure 1 représente, très schématiquement, vu dans l'espace, la pastille d'un transistor FET à jonction, classiquement dénommé J-FET. Sur un support ou substrat silicium 1 de type P est déposée une région 2 semiconductrice de type N, dans laquelle sont diffusées localement les régions d'électrodes d'accès, telles que la source 5 et le drain 4, et l'électrode de commande, dite grille 5. Il s'agit donc d'un dispositi, dont la surface libre est plane, puisque les trois électrodes sont diffusées dans la couche active 2 Ce type de transistor J-FET, très utilisé aux fréquences basses et moyennes, n' est plus utilisable au delà de quelques Gigaherz en raison des difficultés d'obtention par le processus de diffusion de géométries extremement fines et peu profondes (pour l'obtention de la grille en particulier).La fréquence est par ailleurs limitée par la mobilité des électrons dans le silicium. La figure 2 représente un autre type de transistor à effet de champ, appelé FET à grille Schottky ou MESFET, dont seule la coupe est représentée. La structure qui en est décrite ici est la structure de principe. Sur un substrat semi-isolant d'arséniure de gallium est déposé une couche active de type N de resistivité adaptée. Deux contacts ohmiques (électrodes 3 et 4) sont pris sur cette surface, la nouveauté intervenant au niveau de l'électrode de grille 5 qui est réalisée sous la forme d'une jonction Schottky, c'est à dire une bande métallique déposée à #la--surface de la couche active 2, entre source et drain.Cette bande est obtenue avec une excellente définition par gravure chimique ou procédé appelé "lift-off", la "longueur" de grille pouvant être égale ou inférieure à 0,5 microns ce qui permet donc de rapprocher source et drain et de ce fait diminuer le temps de transit entre les deux électrodes. La fréquence maximale de fonctionnement s'en trouve donc améliorée. Toutefois les deux contacts de source et drain ne sauraient être trop rapprochés en raison du fait que l'on doit laisser entre eux une distance suffisante au développement de la zone de charge d'espace de la grille polarisée négativement. La limite d'une telle structure apparent donc clairement avec comme principale difficulté l'obtention de tensions source drain et grille drain suffisante. La figure 3 représente un troisième type connu de transistor à effet de champ, appelé MOS-FET, parce que sa structure comprend un métal, un oxyde et un semiconducteur. Le substrat semi-isolant 1, la couche active 2 et les électrodes de source 3 et de drain 4 sont en tous points identiques aux mêmes éléments, désignés par les mêmes repères, des JcFET et MES-FET. Cependant, l'électrode de grille 5 est obtenue par dépôt d'une métallisation sur une couche 6 d'oxyde (généralement de l'oxyde de silicium). Dans d'autres réalisations de ce type de transistor, la grille 6 est en silicium polycristallin au lieu d'être en métal. Les MES-FET sur Arséniure de Gallium sont encore l'objet à l'heure actuelle de travaux importants. Toutefois les difficultés technologique d'obtention d'oxydes propres (oxyde de silicium ou d'arséniure de gallium) ne sont pas résolues et il ne semble pas que ces recherches aboutissent à court terme. Par ailleurs il convient de signaler que ce type de transistor se prêterait certainement moins bien à la réalisation d'amplificateurs à très haute fréquence en raison de la capacité de l'électrode de commande qui est plus élevée que celle d'un MES-FET. La figure 4 représente une coupe du transistor FE r selon l'invention. Le substrat 7 est constitué par un matériau semi-isolant, tel que par exemple l'arséniure de gallium GaAs ou le phosphure d'indium InP, ou par un matériau de très haute résistivité, tel que par exemple du silicium intrinsèque, sans que les matériaux soient limitatifs du domaine de l'invention. Dans l'épaisseur de la couche du substrat 7 sont diffusées ou implantées deux régions de type de conductivité N+, dont l'une est la région de source 8 et l'autre est la région de drain 9. L'originalité du transistor FET selon l'invention réside dans le fait que les jonctions N+/N entre source 8 et couche active 10, d'une part, et entre drain 9 et couche active 10, d'autre part, ne sont plus réalisées dans l'épaisseur de la couche active, comme c'était le cas dans les trois exemples de l'art connu cités. Les jonctions N+/N sont enterrées par rapport à la jonction entre grille 11 et couche active 10, cette dernière recouvrant partiellement les régions de source et de drain. Ainsi, la couche active 10 est déposée sur la surface libre du substrat, par épitaxie, après que les régions de source et de drain y aient été réalisées, et par dessus celles-ci, alors que, dans l'art antérieur, ce sont les régions de source et de drain qui étaient diffusées ou implantées dans la couche active, après que celle-ci ait été réalisée. L'électrode de grille 11 est ensuite déposée par dessus la couche active 10, soit directement par une métallisation - la jonction 10/11 est alors de type Schottky soit plus rarement sous forme d'une grille P+, faite par épitaxie suivie d'une métallisation de prise de contact. L'un des avantages de l'invention apparat par comparaison entre un FET selon l'art connu et le transistor selon l'invention. Dans tous les cas cités de l'art connu, la distance qui sépare le drain de la source mesurée au niveau de la surface libre de la pastille est au mieux de l'ordre de 1,5 p (0,5 p de longueur de grille à laquelle il faut ajouter la distance source grille et grille drain soit un micron). Dans l'état actuel de l'art ceci représente la limite de ce que l'on peut obtenir avec les technologies les plus performantes. Par opposition, dans le transistor selon l'invention, la grille est située dans un plan séparé de celui des source et drain, et peut recouvrir partiellement ces dernières la distance entre source et drain peut alors être de l'ordre de 0,5 p, c'est à dire approximativement trois fois moins que dans l'art antérieur. Le temps de transit entre source et drain s'en trouve donc sensiblement diminué ce qui conduit à des performances supérieures en fréquence. Il est intéressant par ailleurs de recouvrir la surface libre du transistor - hors les zones de métallisation pour prise de contact - d'un couche isolante de silice9 comme cela est montré sur la dernière des figures-de réalisation Bien que;'exemp;e de réalisation soit donné en uti;isant GaAs comme substrat et couche active, ce type de transistor est réalisable avec be silicium ou d'autres matériaux semiconducteurs. La figure 5a représente la première étape de réa;isation d'un transistor selon ;'inventinn. Dans un substrat semi-isolant 7 sont réaiisées bes futures régions de source 8 et de drain 9, par diffusion ou de préférence par implantation localisée, à travers-;es ouvertures d'un masque 12 déposé à la surface de ba tranche de départ. A la fin de cette opération, le masque en résine ou métallique (aluminium par exemple) est éliminé par dissolution, et la tranche subit un recuit dit d'implantation, selon un procédé classique. La couche active 10 - figure 5b - est alors réalisée par épitaxie N, soit localisée sur ;'aire de la couche active#, soit plus facilement sur toute la surface de la tranche; dans ce dernier cas, l'opération d'épitaxie est suivie d'une attaque chimique localisée qui permet de dégager source et drain tout en laissant des i;ots de zone active comme indiqué sur la figure 5b. Dans le cas où ira grive est du type P+N, une double épitaxie est réalisée, selon le même procédé: d'abord une épitaxie N comme celle qui vient d'être décrite, puis une épitaxie P+ qui recouvre exactement la précédente. A titre d'exemple non limitatif, un transistor hyperfréquence réalisé selon ce procédé a une source éloignée du drain de 0,8 microns, mesurés à la surface du substrat, et la couche N recouvre partiellement la source et le drain de 2 microns chacun. A ce point de la réalisation, une couche de silice, ou plus généralement une couche isolante passivante 13 est déposée sur la surface libre du dispositif. Elle recouvre toute la surface, et est ensuite attaquée chimiquement ou par plasma pour dégager localement les aires dans lesquelles seront définies successivement les métallisations 11 pour la grille, puis les prises de contact 14 sur la source et 15 sur le drain. Les transistors FET ayant la structure de l'invention, et réalisés selon le procédé décrit, présentent d'une part les avantages bien connus des MESFET'S parmi lesquels nous citerons (à titre non limitatif): - une structure simple de type Schottky pour la grille dont la définition peut être extremement poussée (longueur inférieure ou égale à 0,5 microns); - une mobilité élevée des porteurs dans la couche active d'où des performances fréquentielles intéressantes; - la possibilité de passiver les zones actives du transistor; D'autre part certains avantages spécifiques revendiqués dans le cadre de la présente invention à savoir:: - possibilité de rapprochement source-drain jusqu'à des longueurs de 0,8 'i (soit 2 à 5 fois moins que la structure classique, la conséquence en étant une réduction du temps de transit des porteurs ce qui permet de repousser les limites actuelles de fonctionnement des transistors à effet de champ jusqu'à des fréquences de l'ordre de 40 à 50 GHz ; - une diminution des résistances d'accés R5 (résistance d'accès source-gri;;e) et RD (résistance d'accès gri;;e-drain) entrainant une réduction non négligeable du facteur de bruit:: - be maintien à un niveau acceptable des tensions de claquage source drain et grille drain en raison du fait que les zones Pd de drain et source sont enterrées - en choisissant pour la couche active N un profil tel que celui représenté sur la figure 6, parfaitement réalisable dans l'état actuel de la technologie (ce type de profil permet de linéariser la caractéristique IDS = f(VGS) dans les conditions de polarisation faible bruit) le maintien de la pente à un niveau élevé et constant, ce qui est intéressant pour l'utilisateur. Enfin, on remarquera, en-comparant ;e chemin parcouru par les électrons dans le cas ou l'on est polarisé dans les conditions faible bruit #1DSS/5 environ) - figure 7a et 7b - que dans la structure objet de ;'invention (7b) les électrons trouvent à leur sortie de leur passage sous la grille (sous laquelle ils ont été brutalement accélérés) une zone de concentration élevée qui a pour effet de les ralentir et par là diminuer le facteur de bruit du composant. Un rapide examen de la structure du MESFET conventionne; figure 7a, montre qu'il n'en est pas ainsi dans cette configuration. REVENDICATIONS 1. Transistor à effet de champ, fonctionnant aux hyperfréquences comportant, supportées par un substrat semi-isolant (7) deux électrodes d'accès dites source (8) et drain (9) séparées par une couche active (10), le passage du courant à travers la couche active étant contrôlé par une électrode de commande dite grille (11), ce transistor étant caractérisé en ce que ses régions de source et de drain de conductivité N+ sont enterrées dans le substrat et partiellement recouvertes, par la couche active de conductivité N, qui est déposée sur la surface libre du substrat, la grille (11) recouvrant elle-même la couche active. 2. Transistor à effet de champ selon la revendication 1, caractérisé en ce que les régions de source et de drain sont réalisées directement dans le matériau du substrat semi-isolant (7). 3. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la distance entre grille et source, d'une part, et entre grille et drain, d'autre part, est égale à l'épaisseur de la couche active (10) obtenue par épitaxie. 4. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la grille étant une métallisation déposée directement sur la couche active, N, la jonction de grille est une jonction Schottky. 5. Transistor à effet de champ selon la revendication 1, caractérisé en ce que la grille étant une région de conductivité P+ déposée par épitaxie sur la couche active, N, la jonction de grille est une jonction P+N. 6. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le substrat est recouvert par une couche semi-isolante déposée par épitaxie et comporte deux électrodes d'accès dites source et drain diffusées ou implantées dans cette dernière couche et séparées par une couche active 10. 7. Transistor- à effet de champ selon l'une quelconque des revendications 1 à 7, caractérisé- en ce que la surface libre du dispositif est recouverte par une couche isolante, couche dans laquelle des fenêtres sont pratiquées pour les prises de contact sur les métallisations des électrodes.