FR 2460038 A1 19810116 FR 7916557 A 19790627 La présente invention concerne un procédé pour réduire l'injection de courant réalisée par le transistor latéral d'un circuit logique intégré à injection ou circuit I2L. Dans le domaine des circuits logiques à haute densité d'intégration, la logique dite I2L, ctest-à-dire la logique à injection de courant, prend une place de plus en plus importante en raison de ses propriétés caractéristiques très avantageuses par rapport aux autres types de logique, tant du point de vue de sa densité très élevée d'intégration, que de son facteur de mérite, de sa faible tension d'alimentation et de sa consommation réduite, notamment. Dans le cadre de cette technique, on s'efforce d'améliorer certaines caractéristiques, comme par exemple la densité dtinté- gration ou la vitesse de commutation, tout en recherchant par ailleurs une réduction du coût de tels circuits. Une autre propriété interessante de cette technique est d'être compatible avec la réalisation simultanée, sur la même plaquette de silicium, d'une partie bipolaire classique, remplissant par exemple des fonctions linéaires. Dans sa version la plus répandue, le circuit de base (ou opérateur) 12L est constitué par un transistor PNP, dit "latéral" qui sert de source de courant, et par un transistor NPN dit "vertical" servant d'élément de commutation. Pour que le circuit fonctionne correctement, il faut que le courant injecté par le transistor PNP dans la base du transitor NPN, pour une tension donnée de l'injecteur, soit inférieur à une certaine valeur. Par conséquent, en vue d'accroître la tenue en tension 2 de la partie linéaire compatible avec une partie I2L, sans dégra- der la vitesse de commutation et la densité d'intégration de cette dernière, et ce sans en accroître notablement le coût, la présente invention a pour but de réduire le courant injecté par le transistor latéral. Ce problème est résolu conformément à l'invention grâce au fait que l'on crée une modification locale du dopage dans une région, proche de la surface, de la base du transistor latéral, entre l'émetteur et le collecteur de ce dernier, la région superficielle supplémentaire à dopage modifié conservant le même type de dopage que celui de la base. Cette modification locale du dopage peut être réalisée selon des techniques connues telles que par exemple une diffusion ou implantation d'ions. Conformément à l'invention, la région superficielle supplémentaire possède le type de conductivité N , c'est-à-dire que son dopage est de même nature (N) que celui de la base du transistor PNP latéral mais est fortement accru par rapport à ce dernier. 2 Dans un circuit I2L, dans lequel on met en oeuvre le pro- cédé selon l'invention, ladite région superficielle à dopage modifié peut ne contacter ni l'émetteur, ni le collecteur du transistor latéral PNP ; mais selon une variante avantageuse la région superficielle à dopage modifié contacte et/ou intersecte l'émetteur et/ou le collecteur de ce transistor. Grâce a cette disposition, on obtient, outre une réduction du courant injecté, également une possibilité d'accroissement de la densité d'intégration du circuit I L. Enfin dans le cas où plusieurs circuits ou opérateurs I2L sont disposés en parallèle selon une structure dans laquelle, en vue en plan, les émetteurs des transistors latéraux desdits opérateurs sont réunis entre eux pour former une bande enserrant sous la forme de dents d'un peigne les bases desdits transitors ; et la région superficielle supplémentaire à dopage modifié (N+) de chaque transistor PNP latéral s'étend également entre le zone de base de chaque circuit et les doigts de la bande (P) des émettueurs. En outre, -selon une variante avantageuse de réalisation, dans le cas d'un montage de plusieurs opérateurs I2L tel qu'indiqué ci-dessus, mais dans lequel la bande des émetteurs entoure complétement les bases desdits opérateurs, la région superficielle supplémentaire à dopage modifié (N+) forme une bande continue entourant complétement, en vue en plan, la base de chaque circuit et entourée complétement par la bande des émetteurs. La mise en oeuvre de l'objet de l'invention dans les deux derniers montages du type mentionné précédemment, à plusieurs opérateurs I2L, présente l'avantage consistant en ce que de tels circuits sont maintenant réalisables grâce à la présence de la région superficielle supplémentaire à dopage modifié, ce qui dans l'art antérieur n'était pas toujours le cas, notamment en raison du fait que , par suite de la présence de la bande étendue des émetteurs entourant les bases des opérateurs, une certaine condition impérative de fonctionnement ne pouvait pas toujours être assurée, comme on l'expliquera plus loin. A titre d'exemple on a décrit ci-dessous et illustré schématiquement aux dessins annexés un mode d'exécution du procédé conforme à l'invention et plusieurs formes de réalisation d'un circuit I 2L conforme à l'invention. Les figures 1 et 2 représentent respectivement une vue en plan et une vue en coupe, prise suivant la ligne II-II, d'un opérateur 12L classique. Les figures 3 et 4 sont des schémas illustrant différentes possibilités envisagées dans l'art antérieur pour réduire le courant injecté du transistor PNP latéral. Les figures 5 et 6 représentent respectivement une vue en plan et une coupe, prise suivant la ligne VI-VI, du dispositif 12L perfectionné conforme à l'invention. La figure 7 représente une variante du dispositif des figures 5 et 6. La figure 8 représente une disposition antérieure connue d'un montage à plusieurs opérateurs I 2L. La figure 9 représente la nouvelle structure du montage, de la figure 8, mettant en oeuvre l'objet: de l'invention. La figure 10 est une variante de réalisation de la structure de la figure 9. Les figures 1 et 2 représentent une structure ou un opérateur 12L de type connu, constituant la cellule de base de la logique I2L. Comme cela est connu, cet opérateur I2L est constitué par un transistor latéral PNP, formant source de courant et repéré par une flèche double horizontale sur le dessin, et par un transistor vertical NPN, formant le transistor de commutation et repéré par une flèche double verticale. Le transistor latéral PNP possède une base 1 du type N, formée par une couche épitaxiale déposée sur une région de type N+, un émetteur 3 du type P et un collecteur 4 du type P. Le transistor vertical NPN est inversé par rapport à un transistor NPN traditionnel, le collecteur et l'émet- teur étant permutés. Dans la technique I2L, la même région P (4) sert de collecteur au transistor latéral PNP et de base au transistor vertical NPN et en outre ce dernier comporte plusieurs collecteurs 5. 2 Lors du fonctionnement d'un tel opérateur I2L, il se produit une injection de courant (flèches I sur les figures 1 et 2) qui s'effectue dans la zone de la base 1, d'étendue WBP entre l'émetteur 3 et le collecteur 4 du transistor latéral PNP et ce sur la longueur L des parties en regard de l'émetteur et du collecteur. Sans entrer dans tous les détails de fonctionnement d'un tel opéra teur I2L, qui est parfaitement connu, on peut cependant indiquer ce qui suit. Si la relation entre le courant collecteur ICN et la tension base-émetteur VbeN du transistor vertical NPN de l'opérateur 12L s'écrit sous la forme connue ICN = ICNO exp.G vbeN) et si la relation analogue pour le transistor latéral PNP d'injection de cet opérateur s'écrit sous la forme connue ICP = 1CPO exp. t VbeP) on sait que les grandeurs caractéristiques ICpo et ICNo de ces deux transistors doivent, pour que l'opérateur puisse fonctionner, satisfaire à la relation %étant une constante supérieure à 1, qui dépend d'autres caractéristiques du transistor NPN. Par conséquent, pour un transistor NPN donné, et donc pour une valeur ICNo donnée, il faut que la valeur de 1CPO ne soit pas trop élevée.Or ICpo est une grandeur proportionnelle à la longueur L mentionnée plus haut et est une fonction décroissante de la grandeur WBP mentionnée plus haut. En outre ICpo est une fonction croissante de la résistivité de la région N, en général réalisée sous la forme d'une couche épitaxiale. Si l'on est conduit à augmenter la résistivité de la couche épitaxiale, par exemple pour augmenter la tenue en tension de la partie linéaire dans le cas d'un circuit mixte logique-linéaire, on tend à augmenter ICpo et il faut donc agir sur d'autres paramètres pour le réduire. Dans l'art antérieur, il a alors été proposé d'agir sur les dimensions pour obtenir l'effet recherché. Ainsi, conformément aux figures 3 et 4, on a cherché à accro#tre WBP sur toute ou sur une partie de la longueur L et donc à écarter (figures 3 et 4) les régions 3 et 4 l'une à l'autre, en totalité ou partiellement. Mais alors d'une part la densité d'intégration diminue et d'autre part, la vitesse de commutation de l'opérateur I2L est réduite, car il y a un accroissement du volume de la région où des charges sont stockées. La présente invention consiste à réduire le courant injecté en insérant une région superficielle limitée 6 ayant un dopage de concentration plus élevée (N+) mais de même type (N) que celui de la base du transistor latéral, entre l'émetteur 3 et le collecteur 4 de ce dernier, comme représenté sur les figures 5 et 6 (qui correspondent aux représentations des figures 1 et 2). Ainsi on réalise selon une technique telle que par exemple de diffusion ou d'implantation d'ions, une région 6 dopée du type N+ à la surface de l'opérateur I2L. Cette région 6 peut avantageusement être formée en même temps que les régions 5 de collecteurs du transistor NPN ce qui évite d'introduire une opération de diffusion supplémentaire.Au contraire cette région 6 peut Autre réalisée lors d'une opération spéciale ce qui permet de la vendre plus profonde que les collecteurs du transistor NPN. L'insertion de cette région 6 réduit la section transversale de la région N(1) et donc le courant ICpo. En effet les champs électriques résultants des gradients de concentration N.N+ poussent les trous à passer de préférence dans la région N plutôt que dans la région N ; or c'est la section transversale de la région N que l'on réduit ainsi précisément. A titre d'exemple et pour donner des ordres de grandeur, la concentration d'impuretés peut être de 5.1015 atomes/cm3 dans la région N épitaxiale, et la concentration en surface de la région N+ peut atteindre 5.1020 atomes/cm3, tandis que la concentration en surface de la région P de base du NPN peut entre de 1019 atomes/ 3 cm Sur la figure 7 on a représenté un opérateur 12L obtenu conformément au procédé selon l'invention, mais qui diffère de celui des figures 5 et 6 par le fait que la région 6 est sécante avec l'émetteur 3 et avec le collecteur 4 du transistor latéral PNP. Cette forme de réalisation est avantageuse par le fait qu'elle autorise une plus haute densité d'intégration de l'opérateur 12L. Sur la figure 8 on a représenté une structure 12L formée de plusieurs opérateurs I2L, disposés en parallèle et dont les émetteurs des transistors PNP d'injection sont réunis entre eux pour former une bande 7 d'un seul tenant qui comporte des genres de doigts 8 intercalés entre les opérateurs et ce de manière à réduire des couplages parasites intervenant entre ces derniers. Il s'agit là d'une structure de l'art antérieur qui ne pouvait être mise en oeuvre que de façon problèmatique car, par suite de l'accroissement de la longueur L passant à une valeur bien plus grande L + 2M le courant ICpo proportionnel à cette longueur augmentait et la condition indiquée précédemment n'était alors plus toujours respectée et il en résultait des impossibilités de fonctionnement dans certains cas de processus technologiques. La présente invention permet de résoudre avantageusement ce problème grâce à l'insertion d'une région superficielle supplémentaire 9 de type N (figure 9) sur l'ensemble- de la longueur L + 2M, ce qui provoque une réduction du courant injecté des transistors latéraux PNP et rend donc un tel montage fiable et efficace. Enfin sur la figure 10 on a représenté une variante de la forme de réalisation de la figure 9, dans laquelle cette fois la bande 7/8 entoure complétement les collecteurs des transistors latéraux PNP, c'est-à-dire les bases de transistors verticaux NPN. Dans ce cas les couplages parasites entre transistors NPN voisins sont supprimés ce qui rend inutile la diffusion d'une zone profonde qui est habituellement réalisée pour séparer les transistors NPN. REVENDICATIONS 1. Procédé pour réduire le courant injecté par le transistor latéral d'un circuit logique intégré à injection, caractérisé par le fait qu'on crée une modification locale du dopage dans une région, proche de la surface, de la base du transistor latéral, entre l'émetteur et le collecteur de ce dernier, la région superficielle supplémentaire à dopage modifié conservant le même type de dopage que celui de la base. 2. Procédé suivant la revendication 1, caractérisé par le fait que dans le cas d'un transistor latéral PNP, dont la base possède le type de conductivité N, le dopage de la région superficielle supplémentaire est du type N 3. Procédé suivant la revendication 2, caractérisé par le fait que le dopage de type N+ de la région superficielle dans la base du transistor latéral PNP est réalisé en même temps que celui des collecteurs du transistor vertical NPN. 4. Circuit logique intégré à injection fabriqué suivant la revendication 2, caractérisé par le fait que la région superficielle à dopage modifié (N+) ne contacte ni l'émetteur, ni le collecteur du transistor latéral PNP. 5. Circuit logique intégré à injection fabriqué suivant la revendication 2, caractérisé par le fait que la région superficielle à dopage modifié (N+) contacte et/ou intersecte l'émetteur et/ou le collecteur du transistor latéral PNP. 6. Montage logique intégré à injection du type comportant plusieurs circuits logiques intégrés à injection suivant l'une des revendications 4 ou 5, disposés en parallèle selon une structure dans laquelle, en vue en plan, les émetteurs des transistors latéraux sont réunis entre eux sous la forme d'une bande enserrant avec une forme de doigts les bases desdits transistors latéraux, caractérisé parle fait que la région superficielle supplémentaire à dopage modifié (N ) de chaque transistor latéral, PNP s'étend également entre la zone de collecteur de chaque circuit et les doigts de la bande (P) des émetteurs. 7. Montage logique intégré à injection fabriqué suivant la revendication 6, dans lequel la bande des émetteurs entoure complétement les collecteurs des transistors injecteurs, caractérisé par le fait que la région superficielle supplémentaire à dopage modifie (N+) forme une bande continue entourant complétement, en vue en plan, le collecteur du transistor injecteur de chaque circuit et entourée complétement par la bande des émetteurs.