FR 2461300 A1 19810130 FR 8015152 A 19800708 APPAREIL DE CALCUL NUMERIQUE COMPORTANT DEUX DISPOSITIFS DE CALCUL NUMERIQUE DONT CHACUN EST COMMANDE PAR SA PROPRE HORLOGE La présente invention se rapporte à un appareil de calcul numérique. Le besoin que peut se faire sentir de disposer d'un appareil de calcul, comportant des dispositifs de calcul numériques distincts qui sont commandés chacun par leur propre horloge et qui doivent coopérer d'une manière qui nécessite le report de données de l'un à l'autre, ces deux dispositifs ayant accès à des données emmagasinées ou mémorisées, dans une même mémoire. Si les horloges respectives de ces dispositifs ont des fréquences différentes, il est difficile d'obtenir qu'un seul à la fois de ces dispositifs de calcul puisse avoir accès à cette mémoire. L'invention concerne un appareil grâce auquel deux dispositifs de calcul numérique peuvent, sans se géner l'un l'autre, avoir accès à une même mémoire, même s'ils comportent des horloges de commande ayant des fréquences différences. L'invention vise également un appareil dans lequel l'accès de l'un desdits dispositifs de calcul à la mémoire unique est commandé par l'horloge de ce dispositif, l'accès de l'autre dispositif à cette mémoire unique ne pouvant avoir lieu que lorsqu'il n'y a pas report de données entre le premier dispositif et cette mémoire. L'appareil selon l'invention permet d'obtenir ces résultats, grâce au fait qu'il est conçu de manière que le premier des dispositifs de calcul n'ait accès à la mémoire que pendant une alternance de chaque cycle de ses impulsions d'horloge et que le second dispositif de calcul ait accès à cette mémoire pendant l'autre alternance de chaque cycle d'une impulsion d'horloge du premier dispositif. A cette fin, un signal d'horloge modifié provenant des impulsions d'horloge du second dispositif est fourni en réponse à la demande faite par ce second dispositif d'avoir accès à la mémoire unique. Le second dispositif obtient un tel accès en réponse à un signal de commande qui est sensible à la coincidence entre ledit signal d'horloge modifié et ladite autre alternance d'impulsion d'horloge provenant du premier dispositif de calcul. De façon plus précise, l'invention a pour objet un appareil de calcul numérique caractérisé par le fait qu'il comprend un premier dispositif de calcul numérique comportant une horloge de commande servant à fournir des impulsions ayant une première fréquence, et un second dispositif de calcul numérique comportant une horloge de commande servant à fournir des impulsions ayant une seconde fréquence, une mémoire, un bus de données reliant lesdits dispositifs et ladite mémoire, des moyens de synchronisation sensibles à un signal qui correspont à la demande faite par ledit second dispositif d'obtenir accès à ladite mémoire et sensibles également à un état périodique donné des impulsions d'horloge provenant dudit premier dispositif, lesdits moyens ayant pour règle de fournir un signal de commande dont la durée est comprise l'intérieur de l'un desdits états périodiques donnés, et des moyens sélecteurs sensibles à ce signal de commande et qui donnent audit second dispositif accès à ladite mémoire pendant la durée dudit signal de commande et audit premier dispositif accès à cette même mémoire en dehors de la durée de ce signal de commande. Suivant une forme de réalisation préférée, lesdits moyens sélecteurs consistent en un circuit multiplexeur pour les signaux d'adresse et de données provenant desdits premier et second dispositifs de calcul. Suivant une autre forme de réalisation préférée, lesdits moyens de synchronisation comprennent des moyens destinés à retarder le début dudit signal de commande pendant un temps donné après le début de l'un desdits états périodiques donnés. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, faite en regard des dessins annexés et donnant, à titre explicatif mais nullement limitatif, une forme de réalisation. Sur ces dessins, la Figure 1 est le schemade principe d'une installation de commande de circulation de carburant pour un moteur la Figure 2 est le schéma de principe d'un appareil d'étalonnage destiné àcertaines parties de l'installation représentée sur la Figure 1 la Figure 3 est le schéma de principe d'un équipement d'essai de circulation de carburant, faisant partie de l'appareil représenté sur la Figure 2 la Figure 4 est le schéma de principe d'un calculateur numérique faisant partie de l'appareil de la Figure 2 la Figure 5 est le schéma d'un ensemble pour interface faisant partie du calculateur représenté sur la Figure 4 la Figure 6 représente un circuit de synchronisation faisant partie de l'ensemble pour interface de la Figure 5 la Figure 7 représente un circuit de temporisation faisant partie de l'équipement d'essai représenté sur la Figure 3 la Figure 8 représente les impulsions de signaux qui se forment en différents endroits des circuits représentés sur les Figures 5 et 6 la Figure 9 représente la relation temporelle entre les impulsions d'horloge-et les signaux d'adresse et de données.provenant d'un dispositif de calcul numérique ; et la Figure 10 indique comment la relation représentée par la Figure 9 se trouve modifiée par le circuit de temporisation de la Figure 7. L'installation de commande de- circulation de carburant, telle que représentée sur la Figure 1 et destinée à un moteur 10, correspont, dans les grandes lignes, à l'installation décrite dans la demande de brevet britannique n0 41906/78. Cette installation comporte une pompe 11, un dispositif de mesure variable li sensible à une pression d'entrée P1 du moteur, une soupape d'étranglement, ou papillon, 13, asservie, commandée par pression, montée en série avec le dispositif 12, une commande asservie de pression 14 sensible à une différence de pressions entre la sortie et l'entrée du dispositif de mesure 12 et à des signaux électriques provenant d'un circuit de commande 15. Ce circuit de commande 15 est sensible à la température T du moteur, à la pression d'entrée PI et à un signal e, qui correspond à un angle d'incidence entre l'axe longitudinal du moteur 10 et sa direction de déplacement dans l'atmosphère environnante. Le circuit 15 comprend un ensemble micro-processeur numérique (mpu) 16, qui est commandé par une horloge 17 ; cet ensemble micro-processeur comporte une mémoire morte programmable (prom) et également un convertisseur analogique-numérique destiné aux signaux d'entrée T, P1, e ainsi qu'un convertisseur numérique analogique destiné à fournir des signaux de sortie à la commande asservie de pression 14. Dans l'installation décrite ci-dessus, le papillon 13 assure la commande complète de la circulation de carburant à des valeurs données de o et de T, la commande ultérieure se faisant en fonction de e, T et P1. Afin que la circulation de carburant corresponde très exactement, dans de telles conditions, à celle qui est nécessaire pour les valeurs d'entrée détectées, malgré les tolérances sur les composants hydro-mécaniques et électro-mécaniques sur le papillon 13 et sur la commande 14, il est indispensable d'étalonner l'installation. L'appareil d'étalonnage représenté dans son ensemble sur la Figure 2, comporte un équipement d'essai de circulation de carburant, désigné dans son ensemble par la éférence 20, et décrit de façon plus. détaillée à-propos de la Figure 3. Cet équipement 20 comprend un dispositif de mesure 12, un papillon (ou soupape d'étranglement) 13, une commande asservie de pression 14 et un circuit 15 provenant de l'installation à étalonner. Cet appareil de la Figure 2 comprend en outre un calculateur 21, qui sera décrit de façon plus détaillée à propos des Figures 4, 5 et 6, et qui comporte un tableau 22 de commande d'entrée et de sortie, qui peut comporter une imprimante 19 assurant l'enregistrement des étalonnages fournis par le calculateur 21. Comme représenté sur la Figure 3 et comme signalé plus haut, l'équipement d'essai 20 comprend un circuit 15 et une commande de circulation 25 comprenant les dispositifs 12, 13 et 14 décrits précédemment. Cette commande de circulation 25 est alimentée en carburant par un réservoir 25, au moyen d'une pompe à piston plongeur 27, par l'intermédiaire d'une chambre d'accumulation 39 et d'un régulateur 28 de pression de carburant, commandé par un signal électrique analogique sur la ligne 29 provenant du calculateur 21, et qui fournit un signal PD de pression de fourniture de carburant dans la ligne 30, au calculateur 21. Le carburant en excès est renvoyé dans le réservoir 26 par un clapet de retenue 40. La commande d'écoulement 25 et le circuit 15 sont sensibles à une pression d'air d'essai, qui correspont à la pression P1 et qui provient des sources de pression 31 et 32 au moyen d'un régulateur de pression 33 sensible à un signal analogique provenant du calculateur 21, sur la ligne 34. Un transducteur 35 fournit, sur la ligne 36, un signal Plt, caractéristique de la valeur de la pression d'air d'essai. Le calculateur 21 fournit au circuit 15 un signal analogique d'essai et qui correspont au signal d'incidence e indiqué ci-dessus, sur la ligne 37. Un réchauffeur d'air 38 fournit un signal de température Tt, qui correspont à la température T du moteur indiquée plus haut. Comme indique dans le brevet britannique 41906/78, la commande 25 de circulation de carburant comporte quatre passages de sortie 41 et, dans l'équipement d'essai 20, le fluide provenant de ces passages passe dans un compteur 42 avant de revenir dans le réservoir 26. Ce compteur d'écoulement 42 fournit au calculateur 21, sur la ligne 43, un signal analogique de sortie. Un circuit tampon 44 est intercalé, dans un bus d'adresses et de données et dans une série de lignes de commande 46, entre le circuit de commande 15 et le calculateur 21. Ce circuit tampon 44 comprend un circuit temporisateur 47, que l'on décrira plus loin à propos de la Figure 7. Comme représenté sur la Figure 4, le calculateur 21 comprend un micro-processeur 50, une mémoire à accès direct (RAM) 51 et une mémoire morte programmable (PROM) 52. Les signaux qui passent dans les-lignes 29, 34 et 37 proviennent de ce micro-processeur 50 par l'intermédiaire d'un circuit analogique de sortie 53. Les signaux d'entrée, dans les lignes 36 et 43, parviennent au micro-processeur 50 par l'intermédiaire d'un circuit analogique d'entrée 54. La mémoire à accès direct 51 est accessible au microprocesseur 16 dans le circuit 15. Cet accès est réglé par un ensemble à interface 55, qui sera décrit plus détaillé à propos des Figures 5 et 6. Cet-ensemble à interface 55 communique avec le micro-processeur 16 au moyen du bus 45, et avec le micro-processeur 50 au moyen d'un bus 57. Les signaux compris entre le tableau de commande 52 et le micro-processeur 50 traversent un circuit d'entrée et de sortie 56 et un circuit de mémoire morte programmable 58. Le micro-processeur 50 comporte une horloge 59. Dans le présent exemple, l'horloge 59 a une fréquence de 1 MHZ et l'horloge 17 du circuit de commande de l'installation 15 a une fréquence de 0,9 MHz. Il est indispensable que la mémoire à accès direct (RAM) 51 ne soit accessible, à un instant donné, qu a un seul des deux micro-processeurs 16 et 50. Il est également indispensable que le signal de sortie du circuit 15 ne soit pas interrompu, de façon que l'accès à cette memoire d'accès direct 51 (RAM) par le micro-processeur 50 ne soit autorisé que dans les intervalles de temps au cours desquels il n'y a pas accès au circuit 15. Comme représenté sur les Figures 5 et 6, l'ensemble à interface 55 comprend un multiplexeur 60 d'adresses et de données, du type de ceux qui sont fabriqués par la société Texas Instruments, sous la dénomination SN 74LS158N, destiné à régler la circulation des données et des adresses dans les bus 45 et 57, vers et en provenance de la mémoire a accès direct 51 (RAM) sur le bus 61. Etant donné que le circuit 15 doit fonctionner de façon ininterrompue, il est prévu que le fonctionnement normal du multiplexeur 60 est tel que le micro-processeur 16 puisse obtenir l'accès à la mémoire d'accès direct RAM 51. Le multiplexeur 60 est sensible à un signal L passant sur une ligne 62 en provenance d'un circuit de synchronisation 63, représenté de façon plus détaillée sur la Figure 6. Le circuit 63 est sensible à un train d'impulsions (A) dans une ligne 64. Ce train d'impulsions provient des impulsions (A) de l'horloge 17 du circuit 15, d'une manière que l'on expliquera plus loin. Le circuit 63 est également sensible à des signaux (C) et (F) respectivement de la ligne 66 et de la ligne 65. Le signal (C) est fourni par une porte ET 67 lorsque des signaux, sur les lignes 68 et 69, indiquent que le micro-processeur 50 désire envoyer une adresse à la mémoire d'accès direct (RAM) 51 et que cette demande d'adresses est valable. Si nécessaire, un train d'impulsions (B) dans une ligne 70, en provenance de l'horloge 69 du micro-processeur 50, est appliqué à la borne d'un bistable 71 du type D située du côté de l'horloge, par l'intermédiaire d'un inverseur 72. Cette borne D du basculateur bistable 71 est sensible à un signal (D) de la ligne 73, provenant du circuit de synchronisation 63. Le signal à la sortie Q du basculateur bistable 71 est appliqué, en même temps que le signal (B) de la ligne 70 à une porte NON-ET 74, de manière à fournir le signal (F) dans la ligne 65. La disposition du bistable 71, de l'inverseur 72 et de la porte 74 est telle que, lorsque le signal (D) dans la ligne 73 est fort, le signal (F) dans la ligne 65 est l'inverse du signal (B) de la ligne 70 en provenance de l'horloge 59 et que, lorsque le signal (D) dans la ligne 73 est faible, le signal (F) dans la ligne 65 demeure élevé, en partant de la faible valeur suivante du signal (B). Cette relation des signaux se voit plus clairement sur la Figure 8. Comme représenté sur la Figure 6, le circuit de synchronisation 65 comprend des basculateurs bistables 80, 81, 82 du type 3D, dont chacun fait partie d'un ensemble double du type SN74LS74AN, les trois monostables 83, 84, 85, dont chacun fait partie d'un ensemble double du type SN74LS123N, deux portes ET (86, 87) et une porte NON-ET (88) et un inverseur 89. Les signaux (F) et (C) des lignes 65 et 66 sont envoyés dans la porte ET 86, dont le signal de sortie est appliqué à l'entrée (D) du basculateur bistable 80. L'entrée d'horloge bistable 80 est alimentée par le train d'impulsions (A) de la ligne 64.Les impulsions (H) à la sortie Q du basculateur bistable 80 sont appliquées à l'entrée B du monostable 83, de manière à fournir, à la sortie Q du monostable 83, des impulsions faibles (J) d'une durée donnée, ces impulsions (J) étant appliquées à l'entrée B-du monostable 84, à une borne d'inversion affichée PR du bistable 81 et à une borne d'inversion de remise à zéro CLR du bistable 82. Le signal (J) à l'entrée B du monostable 84 fournit une impulsion forte (K) de durée donnée à sa sortie Q, et une impulsion faible, de durée correspondante, à la sortie Q.L'impulsion (K) est appliquée, par une ligne 90, à un circuit sélecteur 91 (Figure 5)- dont les signaux de sortie dans les lignes 129 obligent la mémoire d'accès direct (RAM) 51 à prendre un état tel que les données puissent être introduites ou obtenues, ce circuit comportant des portes qui sont sensibles, de façon sélective, à l'impulsion (K) ou à un signal faible de réglage temporel dans une ligne 128, de manière à fournir, dans les lignes 129, les signaux qui obligent la mémoire d'accès direct (RAM) 51 à prendre un état tel que les données puissent être introduites ou obtenues.Le signal dans la ligne 128 indique qu'une adresse valable a été choisie par la mémoire d'accès direct (RAM) 51 par le micro-processeur 16, et ce signal de réglage temporel est prolongé, d'une manière qui sera décrite plus loin, par le circuit de temporisation 47. Une impulsion à la sortie Q du monostable 84 est appliquée à la borne cté horloge CK du bistable 81, dont la borne D est maintenue à une valeur faible. Une impulsion de "remise'à zéro" peut autre appliquée, sur la ligne 92, à une borne de remise à zéro CLR du bistable 81, à une borne d'inversion d'affichage PR du bistable 82 et, également, à une entrée de la porte ET 87. Le signal de sortie de la porte ET 86 est appliqué, par l'intermédiaire de l'inverseur 89, à l'entrée cbté horloge CK du bistable 82, dont l'entrée D demeure à une valeur élevée. Une impulsion, à la sortie Q du bistable 82, est appliquée à 11 autre entrée de la porte ET 87, dont le signal de sortie est appliqué à la borne de remise à zéro CLR du bistable 80 et à la borne CLR du monostable 85. L'entrée B du monostable 85 est sensible aux impulsions (C) de la ligne 66. La porte NON-ET 88 reçoit l'impulsion (C) de la ligne 66 et les impulsions à la sortie Q du monostable 85. Les signaux-de sortie de faible valeur de la ligne 73, provenant de la porte NON-ET 88, fournissent, au bistable 71 de la Figure 5, les impulsions (D) de la ligne 73. Les circuits représentés sur les Figures 5 et 6 fournissent des impulsions, de la manière représentée sur la Figure 8, cette figure indiquant la suite des signaux au moyen desquels l'accès du micro-processeur 50 à la mémoire d'accès direct RAM 51 est amorcé pendant une portion de faible valeur des impulsions (A) et également pendant une portion de faible valeur de ces impulsions. Il est prévu que le micro-processeur 16 doit avoir accès à la mémoire d'accès direct (RAM) 51, lorsque les impulsions Par conséquent, ce micro-processeur 50 ne peut avoir accès à la mémoire d'accès direct RAM 51 que lorsque les impulsions De plus, l'impulsion (J) remet à zéro le bistable 82 en obligeant ainsi le signal de sortie (N) de la porte ET 87 à devenir faible à l'instant t3, légèrement postérieur à l'instant t2, en raison des retards imposés par le fonctionnement du basculateur bistable 82 et de la porte 87. Le signal de faible valeur (N) met à zéro le monostable 85, en réglant à une valeur élevée le signal de sortie (D) de la porte NON-ET, également à l'instant t3. Le monostable 85 se remet également à zéro à un intervalle donné (par exemple de 4 microsecondes) après l'instant tl, de telle sorte que le signal (D) prend une valeur élevée à la suite de cet intervalle donné, même en l'absence des impulsions (A) dans la ligne 64. Le signal (N) est également appliqué à la borne de remise à zéro CLR du basculateur bistable 80 et il termine l'impulsion (H) à l'instant t3. Pendant la durée de valeur faible du signal (N), la combinaison d'une partie de valeur élevée des impulsions (A) et du signal (C) ne provoque pas l'amorçage des signaux (H), (J), (L) ou (K). Lorsque le signal (J) croit à l'instant t4, le signal (K) à la ligne 90 augmente jusqu'à l'instant t5, et pendant cette durée, le micro-processeur 50 peut obtenir accès à la mémoire d'accès direct (RAM) 51. A l'instant t5, le signal Q provenant du monostable 84 oblige le basculateur bistable 81 à envoyer le signal faible (L). L'impulsion (K) permet d'obtenir accès à la mémoire d'accès direct RAM 51, après que le multiplexeur 60 a été réglé par le signal (L) de manière à permettre l'envoi d'une adresse et de données dans la mémoire d'accès direct RAM 51, en provenance du microprocesseur 50, et l'impulsion (K) est entièrement contenue dans un créneau des impulsions (A), c'est-à-dire dans un intervalle de temps où le microprocesseur 16 ne demande pas accès à la mémoire RAM 51. Le montage est donc tel que lorsque le micro-proresseur 50 demande accès à la mémoire RAM 51, cet accès peut s'obtenir au cours du créneau suivant des impulsions (A) même si la fréquence de l'horloge 17 est différente de celle de l'horloge 59. Mais on comprendra facilement que l'appareil serait tout aussi efficace si les horloges 17 et 59 avaient la même fréquence mais des phases différentes. En outre, l'appareil peut servir à régler l'accès à des informations mémorisées, à l'aide de dispositifs ayant des impulsions d'horloge de même fréquence et de même phase. Etant donné que l'équipement d'essai 50 de la Figure 2 comporte la commande, représentée sur la Figure 1, du carburant pour le moteur, et que le calculateur 21 constitue un organe distinct, il est commode que cet équipement et ce calculateur soient reliés par des câbles électriques constituant les lignes bus 45 et les lignes de commande 46. Les informations qui passent entre le microprocesseur 16 et la mémoire d'accès direct 51 sont, comme signalé plus haut, sous la commande des impulsions Comme indiqué sur la Figure 9, les informations d'adresses 100, qui sont fournies par le micro-processeur 16 au début d'un front de descente du train d'impulsions (A) fourni par l'horloge 17 ne se stabilisent pas pendant la durée d'environ 275 nanosecondes qui suit. Les données 101 destinées à alimenter une adresse indiquée sont fournies au début d'un front de montée du train d'impulsions d'horloge mais elles ne se stabilisent pas pendant la durée de 225 nanosecondes qui suit. Les informations d'adresses 100 et les données 101 durent un maximum de 20 nanosecondes après le début du front de descente suivant du train d'impulsions (A). Le délai imposé par une longueur de câble de, par exemple 6 m, est d'au moins 20 nanosecondes et ce retard peut varier d'une ligne à l'autre du bus d'adresses et du bus de données 45. On ne peut donc pas garantir le synchronis#me, dans le calculateur 21, des informations dans le bus 45 et des impulsions d'horloge sur l'une des lignes 46, et ces informations risquent de devenir inexactes dès avant la fin de 11 impulsion (L) qui commande son accès à la mémoire d'accès RAM 51. Grâce à l'invention, une telle absence de synchronisme ne risque pas de gêner le report des informations, du fait que ces informations sont retenues sur le bus 45 pendant un certain temps après la fin du créneau positif du signal d'horloge (A). Comme expliqué précédemment, l'horloge 17 a une fréquence de 0,9 MHz, de telle sorte que chaque alternance du train d'impulsions (A) a une durée d'environ 550 nanosecondes. Comme indiqué sur la Figure 7, le circuit de temporisation 47 comprend un inverseur 110 sensible aux impulsions (A) provenant de l'horloge 17, ces impulsions étant inversées de nouveau par un dispositif tampon inverseur 111 et transmises à l'ensemble à interface 55 (Figure 4) sur une ligne 121 qui constitue l'une des lignes 46. Le signal sortant de l'inverseur 110 est également appliqué à la borne d'affichage PR d'un basculateur bistable 112 du type D, dont la borne D est maintenue à un potentiel faible et dont la sortie Q est reilée à l'une des entrées d'une porte NON-ET 113. L'autre entrée de cette porte 113 est reliée à la sortie de l'inverseur 110.Cette sortie de la porte NON-ET est reliée à l'une des entrées de chacune des deux portes NON-ET 114 et 115. L'autre entrée de la porte NON-ET 115 est alimentée par le signal de sortie d'un inverseur 116, dont l'entrée est alimentée par un signal de commande sur la ligne 117 qui fait savoir que le microprocesseur 16 a choisi une adresse valable dans la mémoire RAM 51. L'autre entrée de la porte NON-ET 114 est alimentée par un inverseur 118 qui est alimenté par les signaux de sortie de l'inverseur 116. La borne d'affichage PR et la borne CLR de mise à zéro du bistable 119 sont alimentées par les signaux provenant respectivement de la porte NON-ET 115 et de la porte NON-ET 114. Un dispositif tampon inverseur 120 est alimenté par le signal de sortie Q du bistable 119 et la borne de sortie de la porte 120 communique avec une ligne 128 qui constitue l'une des lignes 46. Le signal sur la ligne 121 est appliqué à un dispositif tampon inverseur 122 qui fait partie de l'ensemble à interface 55 (Figure 5), la sortie de ce tampon 122 fournissant le signal (A) sur la ligne 64. En outre, comme indiqué sur la Figure 5, ce signal (A) est encore modifié par les inverseurs successifs 123, 124, 125, de manière à fournir un signal (P) qui est renvoyé dans le circuit de temporisation 47 par une ligne 126 qui constitue l'une des lignes 46. Dans le circuit 47, ce signal (P) est appliqué, par l'intermédiaire d'un dispositif tampon inverseur 127, à la borne d'horloge du basculateur bistable 112. De la sorte, comme indiqué sur la Figure 10, un créneau positif du train d'impulsions (A) fourni par l'horloge 17 règle à une valeur élevée le signal (R) à la sortie Q du bistable 112. Le créneau positif du signal (P) renvoyé est retardé de 100 nanosecondes en raison de son passage par les lignes 121, 126, les inverseurs 123, 124 et les dispositifs tampons 122, 125. Le signal (R) est donc réglé à une valeur faible par le signal (P) environ 100 nanosecondes après la descente du train d'impulsions (A) fourni par l'horloge 17.Le signal (R), à la sortie Q du bistable 112, demeure à une valeur élevée pendant 100-nanosecondes après la descente du train d'impulsions (A), et l'impulsion (S) fournie par la porte NON-ET 113 garantit que le signal de commande "d'adresse valable" (T) de la ligne 117 est bien prolongé pendant les 100 nanosecondes complémentaires et est bien appliqué, par l'intermédiaire d'une ligne 128, comme signal (V) de réglage temporel du circuit sélecteur 91 (Figure 5) de manière à entretenir un signal de lecture/écriture dans l'une d'une série de lignes de commande 129 de la mémoire d'accès RAM 51. Ce signal (V) de réglage temporel de la ligne 128 est également appliqué à la partie restante du circuit tampon 44, pour maintenir les données du bus 45 pendant encore 100 nanosecondes. Les adresses et les données provenant du micro- processeur 16 peuvent donc alimenter la mémoire d'accès 51 pendant une durée complémentaire qui est caractéristique du temps mis par une impulsion fournie par l'horloge 17 pour passer dans le calculateur 21 et revenir au circuit 47. Comme indiqué sur la Figure 10 les adresses et les données provenant du micro-processeur 16 peuvent toutes deux alimenter la mémoire d'accès direct RAM 51 au cours d'un créneau supérieur du train d'impulsions (A), c'est-à-dire pendant la durée d'un créneau inférieur du train d'impulsions (A). Le micro-processeur 50 peut donc avoir accès à la mémoire RAM 51 pendant des durées qui sont entièrement contenues dans les créneaux supérieurs du train d'impulsions (A), comme indiqué sur la Figure 8. On voit, d'après la Figure 10, que la prolongation de 100 nanosecondes, à l'aide de l'impulsion (S), de la durée pendant laquelle les informations d'adresses et les données fournies par le micro-processeur 16 sont présentes dans le bus 45, a pour effet que ces informations et ces données sont prolongées jusque dans le créneau inférieur suivant du train d'impulsions (A). Mais, comme indiqué plus haut, les nouvelles informations d'adresses amorcées par le micro-processeur 16 au front de descente du train d'impulsions (A) ne se stabilisent pas pendant environ la durée de 275 nanosecondes qui suit. Les informations d'adresses et les données peuvent donc être retenues dans le circuit tampon 44 pendant la durée de stabilisation du micro-processeur 16 sans nuire aux données et aux informations qui suivent immédiatement. Le retard introduit par les lignes 121, 126, qui s'ajoute au retard fixe imposé par les éléments 122, 123, 124, 125 et 127, produit cet effet que toute augmentation de la longueur des lignes 121 et 126 a pour conséquence une augmentation correspondante de la durée des impulsions (S). REVENDICATIONS 1. Appareil de calcul numérique, caractérisé par le fait qu'il comprend un premier dispositif de calcul numérique 16 comportant une horloge 17 de commande servant à fournir des impulsions A ayant une première fréquence, et un second dispositif de calcul numérique 50 comportant une horloge de commande 59 servant à fournir des impulsions ayant une seconde fréquence, une mémoire 51, un bus de données 45, 57, 61 reliant les dispositifs 16, 50 et la mémoire 51, des moyens de synchronisation 55 sensible à un signal C qui correspond à la demande faite par le second dispositif 50 d'obtenir accès à la mémoire 51 et sensibles également à un état périodique donné A des impulstions d'horloge provenant du premier dispositif 16, ces moyens ayant pour rôle de fournir un signal de commande K dont la durée est comprise à 11 intérieur de l'un des états périodiques donnés A , et des moyens sélecteurs 91 sensibles à ce signal de commande K, donnant au second dispositif 50 accès à la mémoire~51 pendant la durée du signal de commande K et au premier- dispositif 16 accès à cette même mémoire 51 à tout autre moment. 2. Appareil de calcul numérique selon la revendication 1, caractérisé par le fait que les moyens de synchronisation 55 comprennent des moyens 81 sensibles à l'état périodique donné A et servant à fournir un second signal de commande L contenu dans la durée de l'un des états periodiques donnés et L commençant avant le premier signal de commande K ainsi qu'un autre moyen sélecteur 60 sensible au second signal de commande L et destiné à laisser les signaux du bus 45, 57, 61 passer entre le second dispositif 50 et la mémoire 51. 3. Appareil de calcul numérique selon la revendication 2, caractérisé par le fait que les moyens sélecteurs complémentaires 60 consistent en un circuit multiplexeur disposé dans le bus de données 45, 57, 61 entre la mémoire 51 et le premier dispositif 16 et entre la mémoire 51 et le second dispositif 50. 4. Appareil de calcul numérique, selon l'une quelconque des revendications 2 et 3, caractérisé par le fait que les moyens de synchronisation 55 comportent des moyens 71, 74, sensibles à un état périodique donné des impulsions ayant la seconde fréquence B et au signal C caractéristique de la demande, de la part du second dispositif 50, d'accès à la mémoire 51, ces moyens servant à fournir un troisième signal de commande G, et des moyens 80, 81, 83, 84, sensibles à ce troisième signal de commande G et à l'état périodique donné A des impulsions ayant la première fréquence ces derniers moyens ayant pour rôle d'amorcer les premier et second signaux de commande K, L. 5. Appareil de calcul numérique selon l'une quelconque des revendications 1 à 4, caractérisé par le fait que le premier sélecteur 91 est sensible aussi bien au premier signal de commande K qu'à un signal de réglage temporel V provenant du premier dispositif 16. 6. Appareil de calcul numérique selon la revendication 5, caractérisé par le fait qu'il comprend des moyens 112, 113, 114, 115, 116, 119 sensibles à l'indication T fournie par le premier dispositif 16 du fait que ce dispositif a fourni une adresse valable dans la mémoire 51, et à un autre état périodique A des impulsions ayant la première fréquence, ces moyens étant destinés à fournir le signal de réglage temporel V d'une durée égale à la somme de la durée de l'indication T d'adresse valable et d'au moins la durée de transit des données 46, 41 dans le bus entre le premier dispositif 16 de calcul et la mémoire 51. 7. Appareil de calcul numérique selon la revendication 6, caractérisé par le fait que les moyens de synchronisation 55 sont situés adjacents à la mémoire 51 ; un circuit en série 121, 126 compris entre le premier dispositif de calcul 16 et les moyens de synchronisation 55 étant prévu dont les deux extrémités sont situées dans le premier dispositif de calcul 16 ainsi que des moyens 110, 111 servant à renvoyer à l'une des extrémités de ce circuit en série 121, 126 un quatrième signal de commande P faisant connaitre le début de l'autre état périodique A des impulsions ayant la première fréquence, et des moyens 119 servant à amorcer le signal de réglage temporel V au début de l'indication d'adresse valable T et à mettre fin au signal de réglage temporel V dès réception du quatrième signal de commande P , à l'autre extrémité du circuit en série 121, 126.