FR 2462062 A1 19810206 FR 7918862 A 19790720 La pr6ésente invention concerne d'une façon générale le codage numérique MIC ou PCM de signaux de parole sur la base d'un seul canal téléphonique en technologie à intégration à large échelle. Plus particulièrement l'invention concerne un systéme de codage du type concerné dans lequel le signal de basse friéquence est échantillonné à fréquence élevée puis souséchantillonné et filtr6 numériquement pour revenir à la fréquence d'échantillonnage de 8 kHz qui est celle utilisée dans les systèmes MIC. Dans cette configuration, il est connu (cf. par exemple "A single-channel PCM coder with companded DM and bandwith restricting digital filtering" par Ludwig D.J. Eggermont Philips Research Laboratory, Eindhoven, PaysEBas, que le seul filtrage analogique à réaliser est un filtrage simple par une cellule à RC à l'émis- sion et à la réception. Le codage à fréquence élevée peut être réalisé de plusieurs façons différentes. On peut utiliser un codeur delta linéaire conventionnel mais dans ce cas une fréquence d'échantillonnage supérieure à 10 MHz est nécessai- re pour tenir les conditions de rapport du signal au bruit dans la bande de fréquences 300-3400 Hz du système MIC (cf. CCITT, livre orange, Vol. III-2, Recommandations G711, 712). Cette fr6quence élev6e est rédhibitoire dans un système MIC o, la fr6quence maximale-disponible dans l'équipement est de 2,048 MHz. De plus, le filtre numérique de sous échantillonnage serait trop complexe pour être intégré dans un chip d'intégration à grande échelle. Il a été proposé par Ludwig D.J. Eggermont (article précité) d'utiliser un codage delta adaptatif qui est un codage delta dans lequel la taille de l'échelon de comparaison dans le modulateur delta peut pren- dre sélectivement les valeurs 2, 1 et 1/2. La taille de l'échelon est doublée quand les deux bits qui viennent d'être transmis et le bit résultant de la comparaison actuelle sont les m9mes. La taille de l'échelon est divisée par 2 quand le bit résultant de la comparaison actuelle est opposé à celui transmis à l'instant antérieur. Dans tous les autres cas, la taille de l'échelon est celle représentant l'unité. Le codage delta adaptatif est bien adapté au traitement numérique subséquent mais l'ex- périence a montré qu'une fréquence d'échantillonnage de 256 kHz est nécessaire pour obtenir le rapport du signal au bruit imposé par les nor- mes et que ce codage nécessitait un décodeur numérique - analogique de 6 à 8 bits et un intégrateur dans le décodeur du convertisseur numérique delta-MIC. Il est également connu d'utiliser comme convertisseur analogique numérique dans un codeur PCM à canal unique, un codeur à mise en for- me du bruit. Le codeur delta sigma à simple intégration n'est autre qu'un codeur à mise en forme du bruit d'ordre 1. Rappel théorique sur les codeurs à mise en forme du bruit. Ces codeurs sont décrits dans l'article "Oversampled", Linear Predictive and Noise-Shaping Coders of Order N >1" par Stuart K. TEWKSBURY et Robert W. HALLOCK, IEEE Transactions on Circuits and Systems, Vol. Cas-25, N 7, Juillet 1978. Dans les Figs. 1A et 1 B ci-jointes qui ne sont autres que les Figs. 2 et 4 de l'article de Stuart TEWKSBURY et al, B(z) est un filtre de réaction, C(z) un filtre de contre-réaction et Q(z) un quantificateur. Les transformées en z, Y(z), S(z) et Q(z) de la séquence d'échantillons de sortie, de la séquence d'échantillons d'entrée et de la séquence d'erreurs de quantification du codeur sont reliées entre elles par Y(z) = [B(z) S(z) + Q(z)] / [i + B(z) C(z)] (1) Le codeur à contre-réaction linéaire est un codeur à mise en forme de bruit si Y(z) = S(z) + HNs(z) Q(z) (2) Les équations (1) et (2) définissent des contraintes sur 8(z) et C(z). Ces contraintes sont les suivantes B(z) / [1 + B(z) C(z)]= HNs(Z) = 1 B(z) C(zDu d'o l'on tire B(z) =1/ [1-C(z)] (3 HNs(z) = 1 - C(z) (4) Le codeur delta sigma de la Fig. 2 est un codeur à mise en forme du bruit d'ordre I. Dans ce cas, on a 1 o B (z) = z -/ (1 z-1) o B (z) est la fonction de transfert en z d'un intégrateur suivi d'un blo- queur d'ordre zéro, et C (z) =1 d'o -1 - Y(z)= z S (z)+(1 -z) Q(z) (5) -1 que si l'on fait abstraction de z qui multiplie S (z) et qui correspond à un simple retard est bien de la forme de l'équation (2) qui caractérise un codeur à mise en forme du bruit. L'emploi de codeurs delta sigma comme échantilloneur dans un convertisseur analogique-MIC a été proposé dans l'article "A single Channel PCM Codec" par J.D. EVERARD, IEEE, ICC 1978, Toronto Juin 1978. Dans cette référence, la fréquence d'échantillonnage est de 2,048 MHz. Cette fréquence ne permet pas d'obtenir, avec un codage delta sigma te rapport du signal au bruit imposé par les normes, notam- ment aux faibles niveaux. Il a été proposé également (cf. "Improvements to delta sigma modulators when used for PCM encoding" de J.D. EVERARD dans Electronics Letters, 22 Juillet 1976, vol. 12, N 15, page 379) d'augmenter le rapport du signal au bruit aux faibles niveaux, en injectant un signal de brouillage à une fréquence telle qu'il soit filtré par le filtre numérique de sous-échantillonnage. Ce procédé augmente le rapport du signal au bruit aux faibles niveaux mais le dégrade aux forts niveaux. L'objet de l'invention est un codeur analogique-MIC et un décodeur MICanalogique qui siert équivalerlsà un codeur et un décodeur à douze bits dans toute la dynamique du signal d'entrée. Conformément à l'invention on prend pour convertisseur analogique numérique un codeur à mise en forme du bruit d'ordre supérieur à 1. L'article de Stuart TEWKSBURY précité a montré que le filtre optimum d'ordre N qui minimise la puissance du bruit dans la bande du signal utile a pour fonction de transfert en z H NS (z) =(1 -1z N Si N=2 HNS (z) = (1 z-1 2 (6) ce qui entraife - 2 B (z)=1/ (t-z) - z12) -1 -2 C (z)= 1- (1z 2 =2z -z Le codeur correspondant est le codeur de Ritchie représenté par la Fig. 3 qui n'est autre que la Fig. 13 de l'article de TEWKSBURY. L'équation (1) s'écrit alors. z-2 (1.-z1) 2 Y (z) -1 -2 S (z) + (1 - Q (z) (7) _1 -2 -2 1-z +z 1 -z +z ou, en posant -1 -2 T (z) = 1 -z +z -2 -12 y (z) =z2 S (z) + (1 - z) Q (z) (8) T (z) T (z) Qz Le-signal d'entrée S (z) et le brut de quantification sont tous les deux filtrés par T () T (z) Le module de cette fonction de transfert s'écrit T (z) - + 2 cos Zt ou z = et t; = inverse de la fréquence d'échantillonnage. Le module de cette fonction de transfert est représenté par la Fig. 4. Elle est très préjudiciable car elle augmente le bruit dans la zone de basse fréquence. L'invention va être maintenant décrite en détail en relation avec les dessins annexés dans lesquels: _ les Figs. 1A et 1 B représentent un codeur à mise en forme du bruit ?462062 de l'art antérieur et elles ont été commentées dans l'entrée en matière; la Fig. 2 représente un codeur delta sigma de l'art antérieur et elle a été commentée dans l'entrée en matière; -la Fig. 3 représente un codeur de Ritchie de l'art antérieur et elle a été commentée dans l'entrée en matière; - la Fig. 4 représente le module de la fonction de transfert d'un codeur delta sigma de l'art antérieur; - la Fig. 5 représente un codeur binomial d'ordre N - la Fig. 6 représente un codeur binomial d'ordre 2; - la Fig. 7 représente un codeur delta sigma d'ordre 2 à double intégra- tion analogique conforme à l'invention; - la Fig. 8 représente le module de la fonction de filtrage dans le cas de codeur cde l'invention de la Fig. 7; - la Fig. 9 est un réseau de courbes comparant les performances du codeur de l'invention à des codeurs delta sigma de l'art antérieur; - la Fig. 10 représente un décodeur delta sigma d'ordre 2 à double inté- gration numérique conforme à l'invention; - la Fig. 11 est un schéma électronique plus détaillé du décodeur de la Fig. 10; et - la Fig. 12 représente un codeur analogique-MIC et un décodeur MIC-analogique à codeur-décodeur delta sigma d'ordre 2. Le codeur de Ritchie de la Fig. 3 est conformément à l'invention modifié comme indiqué à la Fig. 5. Les boucles du codeur ont des gains différents selon la boucle considérée. En appelant A1, A2,... A. le gain dans la première, la seconde,... la ième boucle, la relation donnant la transformée en z du signal de sortie s'écrit: n+1 -i -n i = n Y(z) - z S(z) + Q(z) - Y(z) A Y(z) = z-1 (1-z-) n -)n_ + 1z-i Le facteur de Y (z) qui est n-i i i n - n - i (1 - z)n +) (1 -z)-1 peut être rendu égal à une constante Cte en prenant (i -l)!. A. i-1 i n ni (n-i+l)' On a alors Cte =(1-z) + - C (z) (1-z) =1 +. - n= :=0 L'équation (9) s'écrit alors, avec les C ci-dessus n -nn Y(z)=z Sn (z) + Q (z) (1 -z) (9') -n Au retard z pr,ès, l'équation (9')a la forme d'un codeur à mise en forme du bruit. Le codeur de la Fig. 5 est appelé codeur binomial et la Fig. 6 repr6sente un codeur binomial d'ordre 2. Lh filtre récursif d'ordre 2 a pour fonction de transfert - _ (z) = z (10) t1 2 (-z) tandis que le codeur à mise en forme du bruit d'ordre 2 a pour fonction de transfert H ()( -1)2 (6) H (z)=1Z) De (6) on peut déduire la fonction de transfert C(z) du filtre de contre - réaction C (z)=l -H(z)=2-z1 (11) Donc avec E(z) donné paro 0), H (z) donné par(6)et C (z) donné par( 1), on obtient la transformée en z: -1 z - 1)2 Y (z) = z S (z) + (1- Z-1) Q (z) (12) On voit que le filtre de contreréaction C (z) nécessite un retard -1 z1 qui est facilement réalisable au moyen d'une bascule. Le filtre de réaction d'ordre 2, de fonction de transfert (10) est réalisé de la manière suivante. Là fonction de transfert (10) est la transformée en (z) d'une fonction continue F (p) multipliée par la fonction de transfert d'un bloqueur d'ordre zéro (TF en z) 1 - e-p F(p) = z-1 p (1 - z -1)2 : (1-_z 1)TFen z L D'o TFenz[ F(p)] P -1 z ( -1) 3 (1 -z *) La solution de l'équation (13) est F (p) = p + 2/Z 2 p2 avec z = e jo En effet TFenz t P+2/V= 1 TFenz [1 2't p3 j 2t - _ _ _ _ 1 + _ _ _ 2 -1 _ 1 t z_ 1 I- 2 21 t -z-1 2-2 (1 - z -1 z (1 - z-1)8 + 23 -1; ) 3 -1)3 La fonction de transfert (14) peut se réaliser avec un seul amplifi- cateur opérationnel tel que représenté à la Fig. 7. La fonction de trans- fert du montage de la Fig. 7 est -2RC (p + RC) 2R F (p) -2 R R 02 p2 F (p) -- (16 RA/R1) + 2RC 8RCp p = G F(p) L'équation (15) peut être identifiée à (14) en posant G = - 16 (R/R1) = 1/f= 4 RC Le codeur delta sigma à double intégration comprend un amplifica- teur opérationnel 20 avec dans sa voie de contre-réaction une cellule formée de deux condensateurs en série 21 et 22 de capacité C et d'une résistance en parallèle 23 de valeur R. La sortie de l'amplificateur opérationnel est reliée à deux bascules en cascade 24 et 25 dont les sorties sont reliées à l'entrée de l'amplificateur opérationnel 20 par les résis- tances 26 et 27 de valeurs respectives R' et 2R'. La valeur de la résis- tance 27 est en effet le double de celle de la résistance 26 pour réaliser un codeur binomial ainsi qu'on l'a expliqué en relation avec la Fig. 6. (13) (14) (15) ?462062 Les deux bascules 24 et 25 associées aux résistances 26 et 27 réalisent la fonction de transfert -1 C (z) = 2 - z (11) La sortie de la deuxième bascule est faite sur Q. Les expériences du demandeur ont montré que si l'on choisissait R' = R1 (R1 résistance d'entrée 28) la tension du filtre d'ordre deux atteignait des valeurs trop élevées qui pouvaient occasionner des blocages. Pour éviter cet inconvénient, au lieu de prendre - C (z)=2-z (11) on prend C (z) = 2 (2-z) ( 11') L'équation (12) devient alors z Y(z) (1 -z-1) 2) = +(1' 2 T'(z) 2V (z) avec -2 T'(z) = 1 + z - Z 2 2 Le module de la fonction de transfert 1/T' (z) |T(z)l 1 1 + j sinu.û vaut ( + sin2CW) 1/2 Ce module est représenté sur la courbe de la Fig. 8. Cette fonction de transfert ne perturbe pratiquement pas le signal dans la bande utile et ne présente pas de pointe infinie. On comparera les Figs. 4 et 8. Il faut donc prendre dans le diagramme de la Fig. 7, R' = R 1/2. Les performances du codeur de la Fig. 7 sont représentées sur la Fig.9 (courbe 91). On a représenté également sur cette figure à titre de comparaison les performances d'un codeur delta sigma à simple intégra- tion sans signal de brouillage (courbe 92) et avec signal de brouillage (courbe 93). Dans tous les cas la fréquence d'échantillonnage est de 2,048 MHz. Dans la chaîne de codage et de décodage de la Fig. 12qui sera 9 ?462062 décrite ultérieurement, on a besoin d'un convertisseur d'un code à 12 bits à 32 kHz en un code à 1 bit à 2,048 Mnz qui est filtré par le circuit RC de sortie. Le décodeur 8 est un décodeur numérique qui utilise les mêmes principes que le codeur analogique 2. Il est représenté sur la Fig. 10. Dans la Fig. 10, 80 désigne un filtre numérique d'ordre 2 dont les coefficients sont égaux à 2 ou à - 1. Le filtre numérique a pour fonction de transfert ( 1), ce qui correspond à un double intégrateur numérique équivalent af double intégrateur analogique de la figure 7. Les échantillons arrivant dans l'additionneur 81 sont des mots de douze bits (onze bits + bit de signe). On doit ajouter aux échantillons un nombre qui peut avoir quatre valeurs différentes suivant la valeur du bit de poids fort présent à l'instant t sur la bascule 85 et à l'instant t - Z sur la bascule 84. La fonction à réaliser est -1 -1 C(z)=2(2-z)-4-2z- Dans le tableau qui suit r représente la quantité à ajouter au signal d'entrée suivant la configuration des bascules 84 et 85. 84 85 - r 0 0 - 2 o 1 -6 1 0 +6 I 1 +2 On suppose que les signaux d'entrée sont codés en complément à 2. On peut alors considérer que le point binaire est placé juste après le bit de signe, ce qui revient à considérer que les échantillons d'entrée sont toujours inférieurs ou égaux à 1 en module. Suivant les valeurs de zk* s s 1, et du bit de signe de l'échantillon d'entrée yn' on peut éta- blir la table suinte_ blir la table suivante S* ri - e_ s% _ s s'. s% Sn1 SI' ffn-1 Sn s*n-i S*n Sn-1S* bit de signe de Yn-l 0 o o0 1 0 I 1 1 1 0 1 01 1 0 0'1 0 I tI 01 I 001 0 1 01 0001 4-b3 b2 b 4 32 1 b4 b b2 b b b Db2 b b4 b3 b2 b1 o b1, b2, b3, b représentent les bits à la gauche du point binaire à la sortie de l'additionneur 81. Les bits situés à droite du point binaire restent inchangés puisque la valeur de r est entière (2 ou 6). Le tableau ci-dessus permet de vérifier que bI = bit de signe de Yn-1 b2 = bit de signe de Yn-1 b =s 3 n b = s 4 n-1 L'équation aux différences du filtre récursif d'ordre 2,80, est la suivante * *;* s =2s -s +(16) s =2Sn-1s n-2 +n-1 (16) D'autre part on a sur la voie de contre-réaction xn - = Yn-1 - 4 (bit de signe de s n_) + 2 (bit de signe de s n2) (17) La Fig. 11 montre un schéma plus détaillé du décodeur de la Fig.10. Il comprend trois registres 81'1, 812 et 813 et deux additionneurs 814 et 815. Le registre 811 reçoit Y, le bitde sig-ned s 1 x 4 et le bit de si- * n1n-1 gne d Sn-2 x 2 et donne par cablage Xn1. Le registre 812 reçoit s n-1 de l'additionneur 815 après multiplica- tion par 2. Le registre 813 reçoit s de 812 après division par 2. n-2 L'additionneur 814 forme x +2s_ n-1 n-1 et l'additionneur 815 forme' - x +2s -s cet r *n-1 n-i n-2 c'est-à-dire s qui au-temps suivant est transféré dans le registre 812. n En se référant enfin à la Fig. 12, on a représenté un codeur analo- gique-MIC et un décodeur MIC-analogique pur canal unique conforme à l'invention. Le codeur comprend un filtre à RC 1, un codeur delta sigma du second ordre à double intégration analogique 2 qui est du type conforme à l'invention représenté sur la Fig. 7, fonctionnant à 2,048 MHz, un ?-462062 premier filtre numérique de sous-échantillonnage 3 fonctionnant à 16 kHz, un second filtre numérique de sous-échantillonnage 4 fonctionnant à 8 kHz et un compresseur 12 bits- 8 bits 5. Le décodeur comprend un expanseur 8 bits - 12 bits 6 fonctionnant à 8 kHz, un filtre numérique de sur-échantillonnage 7 fonctionnant & 32kHz, un décodeur delta sigma d'ordre 2 âcbuble intégration num6rique 8 qui est du type conforme à l'invention représenté dans la Fig. 10 fonc- tionnant & 2,048 MHz et un filtre à RO 9. Revendications de brevet. 1 - Un système de codage analogique-MIC et de décodage MIC - analogique composé d'une unité de codage comprenant un filtre à RC, un codeur delta sigma du second ordre échantillonnant un signal à coder à la fréquence de 2,048 MHz, au moins un filtre de sous-échantillonnage et un compresseur de diminution du nombre de bits et d'une unité de décoda- ge comprenant un expanseur d'augmentation du nombre de bits, au moins un filtre de suréchantillonnage, un décodeur delta sigma du second ordre et un filtre à RC, caractérisé en ce que le codeur est un codeur delta sigma à double inté- gration analogique comprenant un amplificateur opérationnel (20), deux cellules d'intégration (21-23), (22-23) sur la voie de contre-réaction dudit amplificateur opérationnel, deux circuits de retard en cascade (24, 25) connectés à la sortie de l'amplificateur opérationnel et échantil- lonnant à deux instants successifs le signal de sortie de cet amplificateur 1 5 et deux voies de contre-réaction allant chacune de la sortie d'un circuit de retard à l'entrée de l'amplificateur et contenant des résistances (26, 27) double l'une de l'autre. 2 - Un système de codage analogique-MIC et de décodage MIC - analogique composé d'une unité de codage comprenant un filtre à RC, un codeur delta sigma du second ordre échantillonnant un signal à coder à la fréquence de 2,048 MHz, au moins un filtre de sous-échantillonnage et un compresseur de diminution du nombre de bits et d'une unité de dé- codage comprenant un expandeur d'augmentation de nombre de bits, au moins un filtre de suréchantillonnage, un décodeur delta sigma du second ordre et un filtre à RC, caractérisé en ce que le décodeur est un décodeur delta sigma à double intégration numérique comprenant un filtre numérique du deuxième ordre (80), un extracteur du bit de signe (82),deux circuits de retard en casca- de (84, 85) connectés à la sortie dudit filtre numérique et retardant d'un intervalle de temps de 1/2,048 106 s les bits de signe extraits par ledit extracteur et deux voies de contre-réaction allant chacune de la sortie d'un circuit de retard à l'entrée du filtre numérique et contenant des gains numériques doubles l'un de l'autre, l'opération d'addition des si- ? 462062 gnaux issus des retards (84,85) affectés des gains (86, 87) étant réali- sée par cablage au niveau de l'additionneur (81).