FR 2460573 A1 19810123 FR 7917380 A 19790704 La présente invention concerne un dispositif d'échange de signaux numériques entre une unité centrale et un moins un poste périphérique reliés par une ligne de transmission. L'invention s'applique de façon générale à tous les systèmes informatiques, et plus particulièrement à ceux destinés à équiper les véhicules automobiles où une unité centrale munie d'un microprocesseur échange des informations avec des postes périphériques couplés à des oraanes fonctionnels du véhicule. Les principales qualités exigées d'une telle installation sont la fiabilité,- ceci en dépit de dures conditions d'environnement, et un coût réduit en raison du caractère "grand public" de son application. Le brevet américain nO 3 678 194 décrit un système de transmission de données numériques entre un dispositif émetteur (fig. 1) et récepteur (fig. 2) pouvant être reliés par une ligne. Le système ainsi décrit est relativement complexe et ne se prête absolument pas à un échange réciproque de données entre les deux dispositifs précités. Un des buts de la présente invention est de réaliser un dispositif simple de transmission de signaux entre une unité centrale et une pluralité de périphériques exploitable en toute sécurité à bord d'un véhicule automobile. Un autre but de l'invention est de permettre la transmission de données en retour du ou des périphériques vers l'unité centrale. Selon l'invention, le dispositif d'échange de signaux numé riques entre une unité centrale et au moins un poste périphérique reliés par une ligne de transmission est notamment remarquable en ce que, côté unité centrale le conducteur de ligne est connecté, d'une part par l'intermédiaire d'un générateur à courant constant à l'une des bornes d'une source de tension à courant continu, et d'autre part à l'autre borne de ladite source tout à la fois par une diode zéner disposée en série avec le trajet collecteur-émetteur d'un premier transistor, et par le trajet collecteur-émetteur direct d'un second transistor, les bases des deux transistors précités étant respectivement couplées à deux générateurs de signaux synchrones d'horloge et de données, et en ce que, côté poste périphériaue, le conducteur de ligne est connecté à deux entrées réunies d'un premier et d'un second circuits comparateurs trieurs respectivement de signaux d'horloge et de données, les deux autres entrées desdits circuits comparateurs étant reliées à deux sources de tensions de seuils. Avantageusement, la ligne de transmission du dispositif selon l'invention comporte un second conducteur de-retour des signaux de données connecté côté unité centrale, d'une part à une borne de la source de tension à courant continu par l'intermédiaire d'un second générateur à courant constant, et d'autre part à l'entrée d'un circuit comparateur trieur de. signaux de données, et côté périphérique, à l'autre borne de la source de tension par le trajet collecteur-émetteur d'un transistor dont la base est couplée à un générateur de signaux de données. Le conducteur de ligne du dispositif selon l'invention, ali menté depuis le générateur à courant constant, peut présenter trois niveaux de tension, à savoir la tension de la source (Vb) lorsque les deux transistors sont bloqués, la tension de la diode zéner (Vz) lorsque le transistor recevant les signaux d'horloge est sa turé, et le niveau zéro lorsque le second transistor recevant les signaux de données est saturé ; au niveau du poste périphérique, la discrimination entre ces trois niveaux au moyen des circuits comparateurs permet de restituer séparément les signaux d'horloge et de données émis par l'unité centrale. Le dispositif selon l'invention ne nécessite qu'une seule horloge centrale et l'énergie de ligne est fournie par l'unité centrale à l'exclusion des périphériques, ce qui permet éventuellement d'alimenter ces derniers à partir de sources de tension à forte résistance interne assurant une protection en cas de surtension accidentelle. Enfin, la ligne de transmission ne consomme pas d'énergie au repos, c 'est-à-dire en l'absence de signaux d'horloge et présente une excellente immunité au bruit. Le dispositif selon l'invention comporte plusieurs variantes de réalisation pouvant être choisies en fonction de conditions particulières d'exploitation, tels pue ligne de transmission unique ou double, possibilité d'alimentation des périphériques en énergie directement par la ligne, etc. La description qui va suivre en regard des schémas annexés, fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente le schéma de principe d'un dispositif de transmission unilatéral selon l'invention entre une unité centrale et un poste périphérique. Les figures 2a, 2b, 2c, représentent la forme des signaux appliqués et obtenus en différents points de l'unité centrale. La figure 3 représente le schéma de principe d'un mode de réalisation d'un dispositif de transmission bilatéral selon l'invention utilisant une ligne de liaison à deux conducteurs. La figure 4 représente le schéma de principe d'une variante de réalisation du dispositif de la figure 3. La figure 5 représente le schéma de principe d'un mode de réalisation d'un dispositif de transmission bilatéral selon l'invention utilisant une ligne de liaison à un seul conducteur. La figure 6 représente le schéma de principe d'un poste péri sphérique muni d'une alimentation en tension autonome. La figure 7 représente le schéma de principe d'un poste périphérique alimenté en tension par la même source que l'unité centrale. La figure 8 représente le schéma de principe d'un poste périphérique dont une ligne de liaison assure tout à la fois la transmission des signaux numériques et l'alimentation en tension. La figure 9 représente la forme des signaux numériques exploitables par le poste périphérique de la figure 8. Sur la figure 1, le collecteur d'un transistor 1, de type NPN, est relié à l'anode d'une diode zéner 2 dont la cathode est raccordée par un aérateur 3 de courant constant à la borne positive 4 d'une source de tension Vb dont la borne négative 5 est reliée à une masse commune 6. Le collecteur d'un autre transistor 7, de type NPN, est relié au point commun de la diode zéner et du générateur 3 auquel est connectée l'extrémité d'une ligne de transmission 8. Les émetteurs des transistors 1 et 7 sont réunis à la masse 6, tandis que les bases sont reliées à deux bornes d'entrées de signaux respectivement d'horloge 9 et de données 10. L'autre extrémité de la ligne de transmission 8 est couplée par une résistance 11 aux entrées négatives réunies de deux circuits comparateurs 12 et 13 trieurs de signaux d'horloge et de données ; deux sources de tension de seuils 14 (VS1) et 15 (VS2) sont disposées rexpectivement entre les entrées positives des comparateurs 12, 13 et la masse 6. Sur le schéma de la figure 1, ainsi que sur les suivants, la la partie située à qauche de la ligne 8 représente l'unité centrale et celle située à droite le poste périphérique. Lorsque les deux transistors 1 et 7 sont bloqués, le générateur de courant 3 ne débite pas et la tension de la ligne 8 est éaale à + Vb, valeur à laquelle est limitée la tension de sortie dudit générateur ; si on applique à la base- du transistor 1 le siqnal d'horloge de la figure 2a, la tension de la ligne 8 varie périodiauement de + Vbà + Vz, (tension de la diode zéner 2). Si durant l'une des impulsions d'horloge de la figure 2a des signaux de données tels que ceux de la figure 2b sont appliqués à la base du transistor 7, la tension de la ligne 8 tombe à zéro (à la tension de déchet près). On obtient ainsi la tension de ligne à trois états de la figure 2c, à savoir + Vb, + Vz et zéro. L'exploitation des signaux de ligne de la figure 2c par le poste périphérique s'effectue de la façon suivante -la tension de seuil VS1 du circuit comparateur 12 est inférieure à + Vb et supérieure à + Vit tandis que la tension de seuil du comparateur 13 est comprise entre Vz et zéro ; de la sorte, la sortie du comparateur 12 bascule à chaque impulsion, qu'elle soit de niveau Vz ou zéro, et l'on recueillie sur ladite sortie la réplique exacte du signal d'horloge de la figure 2a appliqué au transistor 1. Par contre, la sortie du comparateur 13 -ne bascule que si la tension appliquée à sa borne d'entrée est inférieure à VS2, en l'occurrence zéro, ce qui fait que l'on recueille à sa sortie la réplique exacte des signaux de données 2b appliqués au transistor 7. Le dispositif de la figure 1 ne permet que la transmission unilatérale de signaux entre l'unité centrale et le périphérique, excluant ainsi tout retour d'informations vers l'unité centrale. Les trois schémas suivants autorisent cette possibilité : sur la figure 3, dont les références sont communes avec celles de la figure 1, la sortie du circuit comparateur 12 est reliée à la première-entrée d'une porte "ET" 16 dont la seconde entrée reçoit des signaux de données ; la sortie de la porte 16 est couplée à la base d'un transistor 17, de type NPN, dont l'émetteur est relié à la masse 6. Le collecteur du transistor 17 est connecté à une extrémité d'une ligne de retour 18 dont l'autre extrémité, côté unité centrale, est, d'une part raccordée au + Vb par un générateur 19 de courant constaptet est d'autre part couplée par une résistance 110 à l'entrée négative d'un circuit comparateur 130, une source de tension de seuil 150 (VS2) étant disposéeentre l'entrée positive dudit comparateur et la masse 6. En l'absence de signaux de données appliqués à la seconde entrée de la porte 16, le transistor 17 est bloqué et la tension de la ligne de retour8 est à + Vb ; lorsqu'un signal de données est appliqué sur la seconde entrée de la porte 16 en synchronisme avec un signal d'horloge appliqué sur la première entrée, le transistor 17 est porté à saturation et la tension de la ligne 18 tombe à zéro ; cet état zéro est détecté par le comparateur 130 qui bascule à la tension VS2 et fournit en sortie une réplique exacte des signaux de données appliqués à la seconde entrée de la porte 16. On peut remarque que la ligne 18 ne présente que deux états, + Vb et zéro, et que les signaux d'horloge étant transmis par la ligne "aller" 8, une coupure accidentelle de celle-ci bloque toute possibilité de transmission par la ligne de retour 18, ce qui peut présenter un inconvénient dans certains cas. Le schéma de la figure 4 permet de pallier cet inconvénient. Sur la figure 4, dont les références sont communes avec celles des figures 1 et 3, la première entrée de la porte 16 est couplee à la sortie d'un circuit comparateur 120 dont l'entrée négative est reliée par une résistance 111 à la ligne 18, une source de tension de seuil 140 (VS1) étant disposée entre l'entrée positive et la masse 6. Côté unité centrale, le collecteur d'un transistor 100, de type NPN, est relié à l'anode d'une diode zéner 200 dont la cathode est réunie à la ligne 18. L'émetteur du transistor 100 est réuni à la masse 6 tandis que la base est connectée à la-borne 9 de signaux d'horloge. Le transistor 100 et la diode zéner 200 jouent vis-à-vis de la ligne de retour 18, le même rôle que le transistor 1 et la diode 2 pour la ligne "aller" 8 ; chaque impulsion d'horloge fait descendre la tension de ligne au niveau + Vz, ce niveau étant dé tecté par le poste périphérique -au moyen du comparateur 120 et appliqué à la première entrée de la porte 16, autorisant ainsi le passage éventuel de signaux de données au niveau zéro détectés par l'unité centrale'au moyen du comparateur 130 ; on peut voir dans ces conditions qu'une coupure éventuelle de la ligne "aller" 8 est sans influence sur la transmission d'informations à partir du poste périphérique vers l'unité centrale. I1 va sans dire que les lignes t'aller" 8 et "retour" 18, représentées séparées sur es schémas des figures 3 et 4, peuvent être rassemblées en un câble à deux conducteurs sous un blindage unique. Sur la figure 5 dont les références sont communes avec celles des figures 1, 3 et 4, côté unité centrale la base du transistor 7 est reliée à une entrée d'inhibition d'un circuit comparateur 131 détecteur de données en retour, et côté poste périphérique, la base du transistor 17 est également reliée à l'entrée d'inhibition d'un circuit comparateur 132, également détecteur de données. Le dispositif de la figure 5, qui combine des éléments des schémas des figures 3 et 4, autorise un processus bilatérald'é- change d'informations sur une ligne unique 80 entre l'unité centrale et le poste périphérique ; la présence d'une entrée d'inhibition sur les comparateurs 131 et 132, dont le fonctionnement est par ailleurs rigoureusement semblable à ceux des circuits 13 et 130 des schémas précédents n'autorise la prise en compte des signaux de données que par le dispositif récepteur en verrouillant le comparateur correspondant côté émission. Par ailleurs, le fonctionnement du dispositif de la figure 5 découle directement des explications fournies à propos des montages précédents. I1 est à remarquer que les dispositifs à deux lignes des-figures 3 et 4 permettent l'échange réciproque des données en mode simultané entre l'unité centrale et le poste périphérique, dans la mesure où un signal d'horloge est émis en permanence par ladite unité centrale. Cette possibilité n'existe évidemment pas pour le dispositif à ligne unique de la figure 5 où l'échange des informations ne peut s'effectuer qu'en mode séquentiel. Sur la figure 6, dont les références sont communes avec celles des figures 1, 3, 4 et 5, la borne positive 19 d'une source de tension VbP, dont la borne négative 20 est à la masse 6, est reliée aux bornes d'alimentation positives des comparateurs 12 et 13 d'une part, et aux extrémités réunies de deux résistances 21 et 22 d'autre part disposées respectivement en série avec deux diodes zéner 141 et 151 dont les cathodes sont branchées aux entrées des cormparateurs 12 et 13. Pour le poste per-iphérique à alimentation autonome de la figure 6, les tensions de seuils VS1 et VS2 sont respectivement déterminées par les tensions de zéner des diodes 141 et 151, tandis que les autres circuits (non représentés) du périphérique sont également alimentés à partir de la source VbP. Sur la figure 7, dont les références sont communes avec celles de la figure 6, une chaîne de résistances 23, 24 et 25 est disposée entre la ligne + Vb, en provenance de l'unité centrale, et la masse 6, les entrées positives des comparateurs 12 et 13 étant respectivement branchées aux points communs des résistances 23-24 et 24-25. Pour le poste périphérique. de la figure 7, les tensions de seuils VS1 et VS2 des comparateurs 12 et 13 sont déterminées par le rapport des valeurs des résistances 23, 24 et 25, tandis que lesdits comparateurs ainsi que les autres circuits du périphérique (non représentés) sont alimentés également à partir de la source Vb, par exemple la batterie de bord d'un véhicule automobile; dans ce cas pour une tension nominale de batterie de 12 volts, et une tension de diode zéner 2 de 6 volts (fig. 1, 3, 4 et 5), les seuils VS1 et VS2 sont respectivement fixés aux environs de 9 volts et 3 volts, ce qui assure un fonctionnement normal dans la limite des variations admises de la tension de batterie Vb. Sur la figure 8, dont les références sont communes avec celles de la figure 7, l'anode d'une diode de redressement 26 est reliée à la ligne de transmission, tandis que la cathode est réunie à l'armature positive d'un condensateur électrochimique 27 à la auelle sont reliés le pont de résistances 23, 24 et 25, les broches positives d'alimentation des comparateurs 12 et 13, ainsi que les autres circuits du périphérique (non représentés). Pour le--poste périphériaue de la figure 8, le condensateur 27 se charge à la valeur Vb de la ligne en l'absence de signaux, et sa tension moyenne en présence de signaux dépend tout à la fois du rapport cyclique des impulsions entre le + Vb et les tensions + Vz et zéro, et du rapport entre le nombre d'impulsions d'horloge et de données. En tout état de cause, ce mode d'alimentation à partir de la ligne peut être mis en oeuvre à partir de signaux de fort rapport cyclique tel que ceux montrés figure 9, et pour autant que la consommation énergétique du poste périphérique soit relativement faible. Les différentes variantes du dispositif selon l'invention qui viennent d'être décrites se rapportent à l'échange de signaux entre une unité centrale et un poste périphérique unique ; il va de soi que l'invention s'applique également à une installation comportant plusieurs postes périphériques en y adjoignant des moyens connus d'adressage des informations échangées. vPERENDICATIONS-- 1.- Dispositif d'échange de signaux numériques entre une unité centrale et au moins un poste périphérique reliés par une ligne de transmission, caractérisé en ce que, côté unité centrale, le conducteur de ligne est connecté, d'une part par l'intermédiaire d'un générateur à courant constant à l'une des bornes d'une source de tension à courant continu, et d'autre part à l'autre borne de ladite source tout à la fois par une diode zéner disposée en série avec le trajet collecteur-émetteur d'un premier transistor, et par le trajet collecteur-émetteur direct d'un second transistor, les bases des deux transistors précités étant reFpectivement couplées à deux générateurs de signaux synchrones d'horloge et de données, et en ce que, côté poste'périphériue, le conducteur de ligne est connecté à deux entrées réunies d'un premier et d'un second circuits comparateurs trieurs respectivement de signaux d'horloge et de données, les deux autres entrées desdits circuits comparateurs étant reliées à deux sources de tensions de seuils. 2.- Dispositif d'échange de signaux selon la revendication 1, caractérisé en ce que le conducteur de la ligne est connecté, côté unité centrale à l'entrée d'un circuit comparateur trieur de signaux de données, et côté poste périphérique à l'autre borne de la source de tension par le trajet collecteur-émetteur d'un transistor dont la base est couplée à un générateur de signaux de données. 3.- Dispositif d'échange de signaux selon l'ensemble des revendications 1 et 2, caractérisé en ce que les circuits comparateurs trieurs de signaux de données côté unité centrale et côté poste périphérique sont munis chacun d'une entrée d'inhibition reliées respectivement à la base du transistor recevant les signaux de données et à la sortie du générateur de signaux de données. 4.- Dispositif d'échange de signaux selon l'ensemble des revendications 1, 2 et 3, caractérisé en ce que le générateur de signaux de données spécifié en 2 est une porte "ET" à deux entrées dont la première est connectée à la sortie du circuit comparateur de signaux d'horloge et la seconde à une source de signaux de données. 5.- Dispositif d'échange de signaux selon les revendications 1, 2 et 4, caractérisé en ce que la ligne comporte un second conducteur de retour des signaux de données connecté côté unité centrale à une borne de la source de tension par un second générateur à courant constant et à l'entrée du circuit comparateur de signaux de données. 6.- Dispositif d'échange de signaux selon les revendications 1, 2, 4 et 5, caractérisé en ce que côté unité centrale, le second conducteur de la liante est également relié à l'autre borne de la source de tension par une diode zéner disposée en série avec le trajet collecteur-émetteur d'un transistor dont la base est cou plée au générateur de signaux d'horloge. 7.- Dispositif d'échange de signaux selon les revendications 1, 2, 5 et 6, caractérisé en ce que le générateur des signaux de données est une porte ET à deux entrées dont la première est connectée à la sortie d'un second circuit comparateur trieur de signaux d'horloge du poste périphérique et la seconde à une source de signaux de données. 8.- Dispositif d'échange de signaux selon l'ensemble des revendications 1 à 7, caractérisé en ce que la ligne est connectée, côté poste périphérique, à un circuit de redressement et de filtrage constitué par une diode et un condensateur, une armature de ce dernier constituant un des pôles de la source de tension d'alimentation des circuits du poste périphérique.