FR 2472268 A1 19810626 FR 7931483 A 19791221 La présente invention concerne un procédé de for- mation de caissons dans des circuits intégrés et des struc- tures intégrées incorporant de tels caissons. Elle s'ap- plique plus particulièrement aux circuits intégrés bipo- laires dans lesquels l'épaisseur de la couche épitaxiale est de l'ordre de quelques microns seulement. De façon générale, dans la technique des circuits intégrés bipolaires, chaque composant élémentaire du cir- cuit intégré est formé à l'intérieur d'un caisson destiné à assurer le fonctionnement de ce composant indépendamment des phénomènes pouvant se produire dans les zones corres- pondant aux composants voisins. La figure 1 représente un caisson de circuit in- tégré bipolaire obtenu de façon classique. Ce caisson est formé sur un substrat de semiconducteur, couramment du silicium désigné par la référence 1. Il est délimité laté- ralement par une zone 2 de type + ayant un contour fermé, couramment de forme carré ou rectangulaire. Entre la partie inférieure du caisson et le substrat 1 est fréquemment for- mée une couche enterrée 3 du même type de conductivité que le caisson, et du type de conductivité opposé à celui du substrat, par exemple de type N+ si le substrat est du type P et le caisson de type N. De façon classique, ce caisson, de type N, est formé en implantant initialement dans le substrat P, sensible- ment aux emplacements de la couche destinée à devenir la couche enterrée 3, des impuretés dopantes à concentration élevée, puis en faisant croître une couche épitaxiale 4 sur le substrat et enfin en effectuant à travers un masque approprié une diffusion pour former les murs d'isolement 2 du caisson. L'une des difficultés technologiques qui se pose lors de la fabrication de caissons décrits ci-dessus en relation avec la figure 1, réside dans le fait que, une fois que la couche enterrée 3 a été formée puis que la 2couche épitaxiale 4 a été amenée à croître, on ne "voit" pas les emplacements de la couche enterrée 3 à partir de la surface supérieure du substrat. Il est donc très difficile de positionner le masque destiné à localiser la diffusion des murs d'isolement pour l'aligner sur le masque ayant servi à la formation de la couche enterrée 3. Divers procédés ont déjà été imaginé antérieure- ment pour essayer de résoudre ce problème. L'un des procédés connus consiste, comme cela est représenté en figure 2, à graver dans une couche d'oxyde 10 formée à la surface du substrat 1 des ouver- tures 11 dans lesquelles seront implantées les couches enterrées 12 de type N. Dans un deuxième temps repré- senté sur la figure 3, on effectue un traitement ther- mique à température élevée en atmosphère légèrement oxydante. Durant cette opération la croissance de la cou- che de silice plus rapide au niveau du silicium apparent de la couche enterrée provoque une dépression dans la surface du silicium au-dessus de cette couche enterrée. Cette dénivellation fait apparaître une marche 13 qui délimite la périphérie de la couche enterrée. L'orienta- tion de cette marche étant différente du reste de la sur- face du substrat et la croissance épitaxiale étant ani- sotrope, la croissance du silicium va s'effectuer d'une façon oblique par rapport à la marche. On obtiendra alors à la surface de la couche épitaxiée, comme représentéefigure 4, une image de la dépression qui ne sera plus à l'aplomb de celle effec- tuée dans le substrat. De plus,l'orientation cristal- line des facettes en regard étant différente, les déplacements d1 et d2 qu'elles subiront le seront aussi et l'image de la dépression à la surface sera non seule- ment déplacée mais encore déformée. Bien qu'il soit possible, pour des conditions de croissance épitaxiale rigoureusement contrôlées d'ob- tenir des déplacements et des déformations reproductibles, -3- il apparaît que cette méthode ne permet pas d'obtenir une grande précision dans l'alignement de la gravure qui dé- finira les murs d'isolement par rapport à la couche enter- rée sous-jacente. Pratiquement,en tenant compte d'un dé- placement constant pour des conditions données de crois- sance,il n'est pas possible d'assurer cet alignement avec une précision supérieure à lp et ceci pour des couches épitaxiées n'excédant pas 3u d'épaisseur. Un autre procédé de l'art antérieur pour position- ner le masque d'isolement par rapport à la couche enterrée consiste à prendre un repère sur la face arrière du sub- strat. Ce repère réalisé lors de la gravure de la couche enterrée nécessite une face arrière polie optique pour que sa définition géométrique soit suffisante lors de l'alignement. Mais avec les méthodes utilisées la préci- sion est encore moins bonne que précédemment et est d'au- tant plus mauvaise que la plaquette est épaisse ce qui limite son emploi aux plaquettes de faible diamètre ou aux dispositifs de puissance dont l'alignement pst peu critique. Ainsi, un objet de la présente invention est de pallier les inconvénients exposés ci-dessus de l'art antérieur et de prévoir un procédé de formation de cais- son permettant un alignement extrêmement précis des murs d'isolement par rapport à la couche enterrée d'un circuit intégré. Selon ce procédé, avant de former la couche épita- xiale, on implante dans le substrat d'une part des zones surdopées du type de conductivité opposé à celui du subs- trat destinées à servir de couches enterrées, et d'autre part des zones surdopées de même type de conductivité que le substrat selon le contour des murs d'isolement, puis, après formation de la couche épitaxiale, on amène les impuretés implantées correspondant aux murs d'isolement à diffuser jusqu'à la surface de la couche épitaxiée. -4- Ainsi, les murs d'isolement sont positionnés sur la même surface que celle sur laquelle on a implanté les couches enterrées et l'on peut donc prendre un repère extrêmement précis des deux masques l'un par rapport à l'autre ou re- courir à des procédés de superposition de masques. Dans une étape ultérieure les-murs peuvent être transformés en murs de silice par anodisation et oxydation. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réali- sation particuliers faite en relation avec les figures jointes parmi lesquelles: Les figures 1 à 4 ont été décrites précédemment et étaient destinées à illustrer l'état de l'art antérieur; Les figures 5 à 9 illustrent des étapes du procé- dé de formation de caisson selon la présente invention; et- Les figures 10 et 11 représentent des applications de la présente invention. La figure 5 illustre une première étape du procé- dé de la présente invention. Comme dans le procédé de l'art antérieur, on utilise par exemple un substrat 1 de type P que l'on soumet à une oxydation thermique. A la différence du cas précédent, on grave dans la couche de silice 10, en une seule opération, deux types d'ouvertures au lieu d'un. Dans les ouvertures 21 seront diffusées les couches enterrées N et dans les ouvertures22 on formera ultérieurement les fondations des murs d'iso- lement. Le masque photographique utilisé comporte les motifs correspondant aux couches enterrées et aux murs d'isolement. La position relative des deux régions est donc définie par la définition photographique du masque; elle est actuellement de l'ordre de 0,1 p. Dans une deuxième étape représentée en figure 6,on étale sur la couche de silice 10 et ses ouvertures 21 et 22 une -5- couche 23 d'une laque ou résine photo-sensible, cette cou- che est ensuite impressionnée à travers un masque compor- tant uniquement les motifs de la couche enterrée. Ces mo- tifs sont légèrement agrandis, de 2 p par exemple, de façon à permettre leur alignement par rapport aux motifs précédemment gravés. La résine,alors développée, dégage les ouvertures 21 tout en obstruant les ouvertures 22. On procède ensuite à l'implantation du dopant pour former la couche enterrée 12. L'implantation d'une dose d'arsenic de 5 x 1015atcm2 avec une énergie de 100 keV permet,après diffusiond'obte- nir des résistances de couche de 10 2/D nécessaires pour ce genre d'élément. La diffusion fournissant la couche enterrée 3 est effectuée de façon à restaurer les défauts provoqués par l'implantation et à former une mince couche d'oxyde 24, couche qui évite la perte d'arsenic (voir figure 7). La figure 7 représente la plaquette à l'étape suivante, une couche de résine photosensible 25 recouvre les régions de couche enterrée de façon à limiter l'im- plantation du bore au niveau des ouvertures 22 des fonda- tions de mur. Le masque photographique utilisé pour cette opération comporte les motifs des murs d'isolement légè- rement agrandis comme précédemment; un agrandissement de 2 p permet une tolérance de positionnement de 1 V, mais exige que sur le premier masque les motifs des couches enterrées soient distants de plus de 2 p de ceux des murs d'isolement. Cette contrainte permet cependant aux fonda- tions d'isolement de rentrer en contact avec la couche enterrée par diffusion latérale s'il est nécessaire de réduire au maximum la dimension des caissons. L'implantation de fondations 26 dopées au bore est alors effectuée, avec une énergie choisie de façon que les ions ne tra versent ni la couche de résine, ni la couche d'oxyde plus épaisse ayant crû initialement. Une -6couche d'oxyde de 1 p et une énergie de 200 keV permettent de placer le bore assez profondément pour éviter son exodif- fusion lors de l'épitaxie. La couche d'oxyde mince (50 nm) créee lors du recuit de la couche enterrée peut être élimi- née soit avant, soit après l'implantation suivant la dose de bore implantée, elle est de toute façon d'épaisseur trop faible pour masquer l'implantation dans les conditions choisies. Une dose de bore de 5 x 1015 at./cm2, par exemple, sera suffisante pour obtenir par diffusion une traversée complète de la couche épitaxiée sans que la couche enterrée ne remonte d'une façon trop sensible. La figure 8 représente la plaquette après la croissance de la couche épitaxiée et la diffusions d'isole- ment. Les fondations-26 ont donné naissance à des murs d'isolement 30 de type P qui délimitent dans la couche épi- taxiée de type N des caissons isolés. Selon le procédé de la présente invention, la distance entre les murs d'isolement et la couche enterrée peut donc être étroitement contrôlée: ces murs peuvent être disposés de la façon illustrée schématiquement en figure 8, ou bien ils peuvent être strictement adjoints à la couche enterrée, ou bien encore, comme cela est illustré en figure 9, les jonctions des murs d'isolement peuvent pénétrer de façon symétrique dans la diffusion latérale de la couche enterrée. Les caractéristiques de la présente invention exposées ci-dessus permettent d'atteindre un objet de la présente invention à savoir d'aligner avec précision les positions des murs d'isolement par rapport à celles des couches enterrées. Maispour que l'avantage ainsi obtenu soit effectif, il importe-que l'on puisse "voir" la posi- tion du faîte des murs d'isolement pour permettre l'ali- gnement des photogravures ultérieures effectuées dans chaque caisson. Pour faire apparaître le faîte des murs on peut -7- procéder de deux façons:soit en creusant, par attaque chimique sélective selon le type de conductivité, le faîte des murs d'isolement P, soit en transformant le silicium qui les constitue en silicium poreux par attaque anodique. Les deux procédés ont été essayés avec succès. Le second procédé est particulièrement utile dans les cas de structurestelles que celle de la figure 9. Il est alors souhaitable de transformer le silicium poreux des murs en oxyde si l'on ne veut pas réduire d'une façon excessive la tenue en tension d'isolement du caisson. On obtient alors un caisson isolé latéralement par oxyde, disposition qui permet, comme cela est bien connu, de réduire les dimensions des éléments et leur distance aux murs d'isolement du caisson. Pour que l'isolement latéral soit de bonne qua- lité, il est nécessaire de contrôler la porosité du si- licium lors de l'anodisation de façon à limiter les contraintes qui résultent de l'oxydation ultérieure. Le procédé décrit permet donc d'obtenir un iso- lement diélectrique latéral aligné à la périphérie des couches enterrées; cette disposition permet en parti- culier de réaliser des dispositifs comportant simulta- nément des caissons dont le fond est isolé soit par la jonction entre le substrat et la couche épitaxiée, soit par celle de la couche enterrée précédemment décrite et du substrat. La figure 10 représente deux caissonsadjacents et 31 formés selon la présente invention. Le caisson ne comprend pas de couche enterrée et contient un transistor PNP - substrat classique. Le caisson 31 com- prend une couche enterrée 32 dont les bords viennent contacter les fondations de murs d'isolement en silice. Le caisson 31 contient un transistor NPN latéral classique. Lorsqu'on utilise simultanément ces deux types de transistor une difficulté généralement rencontrée pro- vient du fait que le fonctionnement du transistor PNP dont - 8- le collecteur est formé par le substrat est perturbé par - le transistor PNP parasite dont l'émetteur est constitué par la base du transistor NPN. Dans les procédés classiques le gain du transis- tor parasite PNP ainsi constitué dépend grandement de la distance entre la fondation d'isolement et la couche en- terrée puisque dans cet espace le fonctionnement est iden- tique à celui d'un transistor PNP substrat authentique. Il est alors évident que toutes variations relatives de l'isolement et de la couche enterrée conduiront à des va- riations importantes du gain de cet élément-parasite et donc à des mauvais fonctionnements du circuit intégré lui- même. Le procédé décrit précédemment permet de contrôler exactement cette distance isolement/couche enterrée et donc le gain des transistors parasites. Une autre applicationde la présente invention est illustrée en figure il qui représente les caissons 40 munis de couches enterrées 41, adjacentes à des murs d'iso- lement 33 en oxyde de silicium. Dans ce cas l'élément con- duisant à un courant parasite dans le substrat peut être une diode métal/semiconducteur (42/43) dite diode Schottky.- Ce genre de disposition est fréquemment rencontré dans les mémoires bipolaires programmables. Ces mémoires sont cons- tituées d'une matrice de diodes Schottky, matrice dans la- quelle l'accès à chaque diode est formé par une connexion métallique non représentée et pouvant être fondue pour une intensité élevée. Lors de la programmation d'un point mé- moire, on comprend aisément que le courant qui circulerait à l'extérieur du caisson de la diode adressée pourrait pro- voquer des inscriptions parasites. Là encore la possibilité d'autoaligner les murs d'isolement sur les couches enterrées permet de réaliser des points mémoires de très petites di- mensions et d'un fonctionnement très sûr. Ces deux exemples mettent en évidence l'intérêt de l'invention. On comprendra de plus que l'exemple de réalisation qui est proposé n'est pas limitatif: on pourrait par exemple pour des caissons -9- d'épaisseur très faible (ô 1 p) au lieu de déposer la couche épitaxiée à température élevée par décomposition chimique d'un composé hydrogène ou chloré de silicium, déposer ce silicium sous une forme amorphe à beaucoup plus basse température, un recuit superficiel grâce à un laser ou à un faisceau d'électrons conduisant simul- tanément à une recristallisation épitaxique de la couche et à la diffusion des isolements. La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus; elle en inclut les diverses variantes et généralisations comprises dans le domaine des revendi- cations ci-après. - 10 - REVENDICATIONS 1. Procédé de formation de caissons dans des circuits intégrés, ces caissons étant formés dans une couche d'un premier type de conductivité obtenue par croissance épitaxiale sur un substrat du deuxième type de conductivité dans lequel sont implantées dans des zo- nes correspondant au fond des caissons, des impuretés dopantes du premier type de conductivité, ces caissons étant limités latéralement par des murs d'isolement; ca- ractérisé en ce qu'il consiste à implanter des impuretés dopantes du deuxième type de conductivité dans le substrat selon le contour des murs d'isolement, puis, après forma- tion de la couche épitaxiale, à faire diffuser ces impu- retés vers et jusqu'à la surface de la couche épitaxiée. 2. Procédé selon la revendication 1 caractérisé en ce que l'épaisseur de la couche épitaxiée est infé- rieure à 3 microns. 3. Procédé selon la revendication 1 caractérisé en ce qu'il consiste à anodiser les plaquettes pour trans- former les murs d'isolement en silicium monocristallin dopé du même type de conductivité que le substrat en sili- cium poreux, puis à procéder à un traitement oxydant pour transformer le silicium poreux en silice. 4. Procédé selon la revendication 3 caractérisé en ce que les fondations des murs d'isolement sont dis- posées pour venir latéralement en contact avec la péri- phérie de la couche enterrée du premier type de conduc- tivité, après diffusion. 5. Procédé selon la revendication 1 caractérisé en ce qu'il comprend en outre l'étape consistant à sou- mettre la surface de la plaquette à une attaque chimique, sélective selon le type de conductivité, d'o il résulte que la position du faite des murs d'isolement est identi- fiée. - 11 - 6. Procédé selon la revendication 1 caractérisé en ce que les premières impuretés dopantes sont de l'ar- senic et les deuxièmes du bore. 7. Utilisation du procédé selon la revendication 4 à la formation de caissons contenant des transis- tors NPN, voisins de caissons contenant des transistors PNP-Substrat.