FR 2475777 A1 19810814 FR 8102462 A 19810209 La présente invention se rapporte d'une façon générale aux circuits intégrés de mémoires à semi-conducteurs, et concerne plus particulièrement l'utilisation multiplexée de la borne d'autorisation d'écriture d'un circuit de mémoire à semi-conducteur pour assurer 11 alimentation de secours de ce circuit. Des mémoires à semi-conducteurs sont de plus en plus utilisées dans les ordinateurs de moyenne et de grande ca parité et elles ont largement remplacé les mémoires du type à tores magnétiques. Ce changement s'est produit par le fait que les mémoires à semi-conducteurs sont plus rapides, consomment moins de courant et occupent moins de place. Mais un sérieux problème posé par ces mémoires est que leurs cellules ne sont pas rémanentes, c'est à dire que les informations mémorisées dans les cellules sont perdues à la disparition de l'alimentation de la mémoire. La perte d'alimentation ntentratne aucun dommage aux circuits de mémoire mais la perte du profil binaire mémorisé dans la mémoire peut être un sérieux inconvénient pour l'utilisateur ainsi qu'une perte de temps précieux de calcul lorsque les programmes et les données doivent autre rechargés dans la mémoire. Dans de plus petites applications, aucune mémoire de secours, par exemple un disque magnétique, n'est prévue pour recharger rapidement les programmes. Dans ce cas, les informations de programmation doivent titre introduites manuellement dans le système par une opération très longue. Il a été proposé de munir une mémoire à semi-conducteur d'une source d'alimentation de secours lui fournissant un courant suffisant pour maintenir le profil binaire qui s'y trouve après une défaillance de la source d'alimentation principale. Pour l'application directe de ce concept, il est nécessaire qu'une borne affectée sur chaque circuit intégré de mémoire soit connectée à la source d'alimentation de secours. Cela est impraticable car les circuits actuels de mémoires à semi-conducteurs, couramment utilisées, comportent des broches affectées chacune à une fonction spécifique et l'affectation des broches est maintenant standardisée dans l'industrie. L'adjonction d'une broche supplémen taire bouleverserait l'affectation standardisée des broches du circuit de mémoire. Compte-tenu de tout ceci, le besoin existe dtun procédé et un appareil pour fournir une alimentation de secours à un circuit intégré de mémoire à semi-conducteur de manière qu'aucune broche supplémentaire ne soit nécessaire et que les affectations actuelles des broches ne soient pas modifiées. L'invention concerne donc un appareil destiné à fournir une alimentation de secours à un circuit de mémoire à semiconducteur, pour préserver le profil binaire qui y est mémorisé lors d'une défaillance de l'alimentation principale du circuit de mémoire. Le circuit de mémoire comporte une borne de commande 5io d'autorisation d'écriture qui reçoit un signal d'autorisation d'écriture provenant d'une borne de sortie d'autorisation d'un circuit de commande, le circuit de mémoire étant placé en mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et étant placé dans un mode d'écriture quand le signal d'autorisation d'écriture se trouve dans un second état.L'appareil comporte une source d'alimentation de secours et un circuit connecté pour contrbler l'alimentation principale du circuit de mémoire et il produit un état actif d'un signal d'alarme d'alimentation principale lors de la défaillance de cette alimentation principale. L'appareil comporte en outre un circuit connecté pour recevoir le signal d'alarme d'alimentation principale, et destiné à connecter la borne de sortie d'autorisation d'écriture du circuit de commande de manière à transférer le signal d'autorisation d'écriture au circuit de mémoire quand le signal d'alarme d'alimentation principale n'est pas à l'état actif.Le circuit de commutation déconnecte la borne-de sortie d'autorisation d'écriture du circuit de commande d'écriture et connecte à cette borne la source d'alimentation de secours quand le signal d'alarme d'alimentation principale se trouve dans l'état actif. D'autres caractéristiques et avantages de l'invention apparaltront au cours de la description qui va suivre. Au dessin annexé donné uniquement à titre d'exemple nullement limitatif la figure unique représente schématiquement un calculateur comprenant un appareil d'alimentation de secours selon l'invention. La figure représente donc un calculateur 10 qui comprend une unité centrale de traitement 12 avec un circuit de commande 14 produisant des signaux de commande de mémoire. Le circuit de commande 14 émet à sa borne de sortie 16 un signal 1 d'autorisation d'écriture. Il produit également plusieurs signaux CS de sélection de pastille à plusieurs bornes 18. Une source principale d'alimentation 20, par exemple à partir du secteur, est connectée par un conducteur 22 à la source d'alimentation 24 du calculateur. Cette dernière produit le courant continu Vcc qui est transmis par une ligne 26 à l'unité centrale de traitement 12. La sortie de la source d'alimentation 24 est également connectée à une mémoire 28 du calculateur comprenant entre autre des circuits individuels de mémoire 30 à 44. Chacun des circuits de mémoire 30 à 44 comporte une borne d'alimentation désignée par Vcc. Les bornes Vcc sont connectées à une ligne omnibus d'alimentation 46, elle-mme connectée à la sortie 26 de la source d'alimentation 24. Mais, dans certaines applications, la mémoire 28 peut titre alimentée par une source séparée de celle provenant de l'uni - té centrale de traitement 12. Dans la mémoire 28, chacun des circuits de mémoire 30 à 44 comporte également une borne de commande WE destinée à recevoir le signal d'autorisation d'écriture produit par le circuit de commande 14. Les bornes WE des circuits de mémoire sont connectées à une ligne 48 qui constitue un point de commande de la mémoire 28. Chaque circuit 30 à 44 comporte également une borne CS destinée à recevoir le signal de sélection de pastille. Les circuits de mémoire 30 à 36 sont connectés à une ligne de sélection de pastille 50 connectée elle-m8me à l'une des sorties de sélection 18. Les bornes CS des circuits de mémoire 38 à 44 sont connectées à une ligne de sélection 52 connectée elle-mme à une autre sortie 18 de sélection du circuit de commande 14.Dans d'autres sections de la mémoire 28, les bornes CS des circuits de mémoire sont connectées par sections à l'une différente des bornes de sélection 18. La figure montre également une source 54 d'alimentation secondaire, par exemple un- accumulateur, connecté par une ligne 56 à un commutateur 58. La sortie du commutateur 58 est une ligne 60 connectée au point 48 de commande de mémoire. La source d'alimentation 24 délivre un signal de commande au commutateur 58 par une ligne 62. Le fonctionnement du commutateur 58 est illustré par un commutateur 64 à deux positions dont le contact mobile est commandé par le signal reçu sur la ligne 62. Dans une première position, le commutateur 64 connecte la ligne d'entrée 16 à la ligne de sortie 60 et dans une seconde position, il connecte la ligne d'entrée 56 à la ligne de sortie 60. Le fonctionnement de appareil selon l'invention sera maintenant décrit en regard de la figure. Comme cela a été expliqué ci-dessus, un inconvénient sérieux de l'utilisation des mémoires à semi-conducteurs dans un ordinateur est que ces mémoires ne sont pas rémanentes, c'est-à-dire que le profil binaire qui y est mémorisé est perdu quand ltalimen- tation de la mémoire est interrompue. L'invention apporte un procédé et un appareil pour fournir ltalimentation de secours à chacune des cellules individuelles de mémoire à la disparition de l'alimentation principale de cette mémore. La source 24 d'alimentation principale produit l'alimentation principale pour les mémoires 30 à 44 et cette tension d'alimentation est transmise par la ligne 26 à la ligne omnibus 46 dans la mémoire 28. Le courant est distribué par cette ligne omnibus 46 à chacun des circuits individuels de mémoire. Mais à la perte de l'alimentation principale, généralement une défaillance de la source principale 20, 11 alimentation de la mémoire disparate sur la ligne 46. La demande de brevet en France NO 81 02 332 déposée le 6 Février 1981 au nom de la Demaneresse décrit un circuit d'alimentation de secours destiné à titre inclus dans les circuits de mémoire 30 à 44. Ce circuit centrale les bornes Vcc et WE et alimente la matrice de mémoire à partir de la borne Vcc quand l'alimentation principale se trouve dans les limites acceptables, mais transfère ce point interne d'alimentation de matrice à la borne WE quand la tension d'alimentation principale sort de la plage normale. La source d'alimentation 24 du calculateur comporte un circuit qui centrale le courant alternatif reçu sur la ligne 22. A la détection d'une défaillance de cette tension, un signal d'alarme d'alimentation principale passe dans un état actif et ce signal est transmis sur la ligne 62 vers le commutateur 58. Des sources d'alimentation de calculateur fournissant ce signal d'alarme sont d'usage courant, par exemple la source d'alimentation du modèle H7100 fabriqué par Digital Equipment Corporation. Dans des conditions normales de fonctionnement, le signal d'alarme d'alimentation principale transmis sur la ligne 62 se trouve à l'état inactif. Dans cet état, le commutateur 58 est placé de manière que la ligne d'entrée 16 soit connectée à la ligne de sortie 60 pour transmettre le signal WE du circuit de commande 14 à chacun des circuits de mémoire de la mémoire 28, comprenant les circuits 30 à 44. La source d'alimentation 24 comporte des condensateurs de capacité suffisamment grande pour que le signal d'alimentation Vcc soit fourni pendant une période de quelques millisecondes après la disparition de l'alimentation sur la ligne 22.A tla perte de l'alimentation principale, le signal d'alarme d'alimentation principale passe à l'état actif de sorte que le commutateur 58 déconnecte la ligne 16 de la ligne 60 et connecte cette dernière à la ligne 56. Cela déconnecte le signal WE du circuit de mémoire et connecte la source 54 d'alimentation secondaire à la borne de commande WE de chacun des circuits de mémoire. Comme cela a été indiqué ci-dessus, chacun de ces derniers comporte un circuit interne qui reçoit l'alimentation transmise par la borne WE. Le commutateur 5 est représenté fonctionnellement dans une forme mécanique 64, mais il consiste de préférence en un circuit logique ne comportant aucune pièce mécanique. Il peut en option titre réalisé sous la forme d'un commutateur à semi-conducteur. Le signal d'autorisation d'écriture transmis sur la li gne 16 sélectionne les modes de lecture et d'écriture dans la mémoire 28. Quand le signal d'autorisation d'écriture est au niveau haut, les circuits de mémoire sont placés dans le mode de lecture pour permettre la lecture d'informations dans les cellules de mémoire. Quand le signal d'autorisation d'écriture est au niveau bas, les circuits de mémoire sont placés dans un mode d'écriture qui permet d'écrire de nouvelles données dans les cellules de mémoire. Quand les circuits de mémoire 30 à 44 sont placés dans le mode de lecture, les cellules qui s'y trouvent sont protégées contre l'écriture d'informations.Pendant une perte d'alimentation principale, des signaux parasites pourraient être produits sur les différentes lignes de commande et ces signaux parasites pourraient par inadvertance tenter d'écrire de nouveules données dans les cellules de la mémoire 28. Si cela se produisait, les informations voulues déjà mémorisées dans les cellules seraient perdues. Par conséquent, dans le cas d'une panne d'alimentation imminente, la sécurité veut qu'un signal de niveau haut soit appliqué à chacune des bornes WE des circuits de mémoire pour les placer dans un mode de lecture qui protège les informations mémorisées. Selon l'invention, la borne WE a été choisie pour un fonctionnement multiplexé afin de fournir l'alimentation de secours car c'est la broche la plus connectée en commun dans les mémoires 28. D'autres broches de commande, par exemple la broche ne sont connectées qu'à un sous-groupe de circuit dans la mémoire 28. Comme le montre la figure, les circuits de mémoire 30 à 36 sont connectés à la ligne de sélection de pastille 50 tandis que les circuits 38 à 44 sont connectés à la ligne séparée 52 de sélection de pastille. Si l'alimentation de secours était aiguillée sur la borne CS, un commutateur séparé tel que le commutateur 58 devrait autre prévu pour chacune des lignes de sélection de pastille. En résumé, l'invention concerne donc un procédé et un appareil d'alimentation de secours d'une mémoire à semiconducteur, selon lesquels la borne d'autorisation d'écriture de chacun des circuits de mémoire dans la mémoire fonctionne d'une façon multiplexée. En fonctionnement normal, la borne d'autorisation d'écriture reçoit le signal d'autorisation d'écriture provenant d'un circuit de commande, mais à la détection d'une panne de l'alimentation principale, une source d'alimentation secondaire est connectée à une ligne qui, à son tour, est reliée à chacune des bornes d'autorisation d'écriture des circuits de la mémoire. Un circuit interne dans chacun des circuits de mémoire détecte la disparition de l'alimentation principale et connecte les matrices de mémoire de manière qu'elles reçoivent llalimen- tation de la borne d'autorisation d'écriture. Un seul mode de réalisation a été décrit ci-dessus et illustré mais il est bien entendu que de nombreuses modifications peuvent y être apportées sans sortir du cadre ni de l'esprit de l'invention. REVENDICATIONS 1 - Appareil destiné à fournir une alimentation de secours à un circuit (30-48) de mémoire à semi-conducteur pour préserver le profil binaire qui y est mémorisé à la défaillance d'une source principale (24) d'alimentation du circuit de mémoire, le circuit de mémoire comportant une borne (WE) de commande d'autorisation d'écriture qui reçoit un signal d'autorisation d'écriture provenant d'une borne de sortie d'autorisation d'écriture d'un circuit de commande (14), le circuit de mémoire étant placé en mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et le circuit de mémoire étant placé dans un mode d'écriture quand le signal d'autorisation d'écriture se trouve dans un second état, appareil caractérisé en ce qu'il comporte une source (54) d'alimentation de secours, un dispositif (24) connecté pour contrôler l'alimentation principale du circuit de mémoire et produisant un état actif d'un signal d'alarme d'alimentation principale à la défaillance de l'alimentation principale du circuit de mémoire et un commutateur (58) connecté pour recevoir le signal d'alarme d'alimentation principale et pour connecter la borne de sortie d'autorisation d'écriture à la borne de commande d'autorisation d'écriture afin de transférer le signal d'autorisation d'écriture au circuit de mémoire quand ledit signal d'alarme d'alimentation principale ntest pas dans l'état actif, ledit commutateur (58) déconnectant la borne de sortie d'autorisation d'écriture de la borne de commande d'autorisation d'écriture et connectant ladite source d'alimentation de secours à la borne de commande d'autorisation d'écriture quand le signal d'alarme d'alimentation principale se trouve à l'état actif. 2 - Appareil selon la revendication 1, caractérisé en ce que ladite source (54) d'alimentation de secours est un accumulateur. 3 - Appareil selon la revendication 1, caractérisé en ce que ladite source (54) d'alimentation de secours est une source d'alimentation alimentée par accumulateur. 4 - Appareil selon la revendication 1, caractérisé en ce que ledit commutateur (58) est un commutateur à semiconducteur dont la borne de commande (62) est connectée pour recevoir ledit signal d'alarme d'alimentation principale, dont une première borne d'entrée (16) est connectée à la borne de sortie d'autorisation d'écriture, dont une seconde borne d'entrée (56) est connectée à la source d'alimentation de secours (54) et dont la borne de sortie (60) est connectée à la borne de commande d'autorisation d'écriture. 5 - Appareil selon la revendication 1, caractérisé en ce que ladite source (54) d'alimentation de secours produit une tension qui correspond au premier état du signal d'autorisation d'écriture pour limiter le fonctionnement du circuit de mémoire au mode de lecture après une défaillance de l'alimentation principale, protégeant ainsi le profil binaire mémorisé dans le circuit de mémoire. 6 - Appareil destiné à fournir une alimentation de secours à un circuit (30-44) de mémoire à semi-conducteur afin de préserver le profil binaire qui y est mémorisé après une défaillance de l'alimentation principale (24) du circuit de mémoire, le circuit de mémoire comportant une borne (WE) de commande d'autorisation d'écriture qui reçoit un signal d'autorisation d'écriture provenant d'un circuit de commande (14), le circuit de mémoire étant placé dans un mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et le circuit de mémoire étant placé dans un mode d'écriture quand le signal d'autorisation d'écriture se trouve dans un second état, appareil caractérisé en ce qu'il comporte une source (54) d'alimentation de secours, un dispositif (24) connecté pour contrbler ladite alimentation principale du circuit de mémoire et pour produire un état actif d'un signal d'alarme d'alimentation principale à la défaillance de l'alimentation principale du circuit de mémoire, et un dispositif (58) destiné à transmettre le signal d'autorisation d'écriture du circuit de commande vers la borne de commande d'autorisation d'écriture du circuit de mémoire quand le signal d'alarme d'alimentation principale n'est pas à l'état actif, et fournissant l'alimentation de la source d'alimentation secondaire au circuit de mémoire par la borne de commande d'autorisation d'écriture quand ledit signal d'alarme d'alimentation principale se trouve à l'état actif. 7 - Appareil destiné à fournir une alimentation de secours à une mémoire à semi-conducteur (28) afin de préserver le profil binaire qui y est mémorisé lors d'une défaillance de l'alimentation principale de la mémoire, la mémoire comprenant plusieurs circuits individuels de mémoire (30-44) avec chacun une borne (WE) de commande d'autorisation d'écriture qui est connectée à un point de commande de mémoire (60) qui reçoit un signal d'autorisation d'écriture provenant d'une borne de sortie d'autorisation d'écriture d'un circuit de commande (14), la mémoire étant placée dans un mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et la mémoire étant placée dans un mode d'écriture quand le signal d'au- risation d'écriture se trouve dans le second état, appareil caractérisé en ce qu'il comporte une source (54) dlalimen- tation principale, un dispositif (24) connecté à l'alimentation principale de la mémoire et destiné à produire un état actif d'un signal d'alarme d'alimentation principale à la défaillance de l'alimentation principale de la mémoire et un commutateur (58) connecté pour recevoir ledit signal d'alarme d'alimentation principale et destiné à connecter la borne de sortie d'autorisation d'écriture au point de commande de mémoire quand ledit signal d'alarme d'alimentation principale n'est pas dans ledit état actif, le commutateur déconnectant en outre la borne de sortie d'autorisation d'écriture du point de commande de mémoire et connectant la source d'alimentation de secours au point de commande de mémoire quand ledit signal d'alarme d'alimentation principale se trouve dans ledit état actif. 8 - Appareil selon la revendication 7, caractérisé en ce que ladite source (54) d'alimentation de secours délivre une tension qui correspond au premier état du signal d'autorisation d'écriture pour limiter le fonctionnement de la mémoire au mode de lecture après une défaillance de l'alimentation principale, protégeant ainsi le profil binaire mémorisé dans la mémoire. 9 - Procédé d'alimentation de secours pour préserver le profil binaire mémorisé dans un circuit (30-44) de mémoire à semi-conducteur lors de la défaillance de 1' alimentation principale du circuit de mémoire, le circuit de mémoire comportant une borne (WE) de commande d'autorisation d'écriture destinée à recevoir un signal d'autorisation d'écriture provenant d'une borne de sortie d'autorisation d'écriture d'un circuit de commande (14), le circuit de mémoire étant placé dans un mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et le circuit de mémoire étant placé dans un mode d'écriture quand le signal d'autorisation d'écriture se trouve dans un second état procédé caractérisé en ce qu'il consiste essentiellement à contrtler (24) l'alimentation principale du circuit de mémoire pour en détecter une défaillance, à faire passer (24) un signal d'alarme d'alimentation principale d'un état inactif à un état actif lorsqu'une défaillance de l'alimentation principale est détectée, à transmettre (58) le signal d'autorisation d'écriture du circuit de commande à la borne de commande d'autorisation d'cri- ture du circuit de mémoire quand ledit signal d'alarme d'alimentation principale n'est pas dans l'état actif, et à fournir l'alimentation d'une source (54) d'alimentation de secours au circuit de mémoire par la borne de commande d'autorisation d'écriture quand ledit signal d'alarme d'alimentation principale se trouve à l'état actif. 10 - Procédé d'alimentation de secours pour préserver le profil binaire mémorisé dans un circuit (30-44) de mémoire à semi-conducteur lors d'une défaillance de l'alimentation principale du circuit de mémoire, ce circuit de mémoire comportant une borne (IjE) de commande d'autorisation d'écriture destinée à recevoir un signal d'autorisation d'écriture d'une borne de sortie d'autorisation d'écriture d'un circuit de commande (14), le circuit de mémoire étant placé dans un mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et le cir cuit de mémoire étant placé dans un mode d'écriture quand le signal d'autorisation d'écriture se trouve dans un second état, procédé caractérisé en ce qu'il consiste essentiellement à contrtler (24) l'alimentation principale du circuit de mémoire pour en détecter une défaillance, à faire passer (24) un signal d'alarme d'alimentation principale d'un état inactif à un état actif lorsqu'une défaillance de l'alimentatlon principale est détectée, à connecter (58) la borne de sortie d'autorisation d'écriture du circuit de commande à la borne de commande d'autorisation d'écriture du circuit de mémoire quand ledit signal d'alar- me d'alimentation principale se trouve dans ledit état inactif, à déconnecter (58) la borne de sortie dtautorisation d'écriture du circuit de commande de la borne de commande d'autorisation d'écriture du circuit de mémoire quand le signal d'alarme d'alimentation principale se trouve à ltétat actif et à connecter (58) une source (54) d'alimentation de secours à ladite borne de commande d'autorisation d'écriture quand ledit signal d'alarme d'alimentation principale se trouve à l'état actif. 11 - Procédé d'alimentation de secours d'une mémoire à semi-conducteur (28) afin de préserver le profil binaire qui y est mémorisé lors d'une défaillance de l'alimentation principale de la mémoire, la mémoire comprenant plusieurs circuits individuels de mémoire (30-44) comprenant chacun une borne (WE) de commande d'autorisation d'écriture qui est connectée à un point de commande de mémoire (60) qui reçoit un signal d'autorisation d'écriture provenant d'une borne de commande d'autorisation d'écriture d'un circuit de commande (14), la mémoire étant placée dans un mode de lecture quand le signal d'autorisation d'écriture se trouve dans un premier état et la mémoire étant placée dans un mode d'écriture quand le signal d'autorisation d'écriture se trouve dans un second état, procédé caractérisé en ce qu'il consiste essentiellement à contrôler (24) l'alimentation principale de la mémoire pour en détecter une défaillance, à faire passer (24) un signal d'alarme d'alimentation principale d'un état inactif à un état actif lorsqu'une déîaillanc de l'alimentation principale est détectée, à connecter (58) la borne de sortie d'autorisation d'écriture du circuit de commande au point de commande de mémoire de la mémoire quand ledit signal d'alarme d'alimentation principale se trouve à l'état inactif, à déconnecter (58) la borne de sortie d'autorisation d'écriture du circuit de commande du point de commande de mémoire quand ledit signal d'alarme d'alimentation principale se trouve audit état actif et à connecter (58) une source (54) d'alimentation de secours au point de commande de mémoire quand ledit signal d'alarme d'alimentation principale se trouve à l'état actif.