FR 2458197 A1 19801226 FR 7913778 A 19790530 La présente invention concerne un distributeur pour système à commande centralisée. Elle est notamment applicable dans un central téléphonique. Un central téléphonique comprend un certain nombre de circuits terminaux ( joncteurs par exemple) comportant chacun plusieurs composants (relais de fonctions par exemple) permettant d'établir différentes connexions pour la transmission des signalisations et des courants relatifs à ltétablissement des communications ainsi que pour l'établissement et la supervision des communications elles-mmes. Dans un central téléphoniques à commande centralisée, l'unité centrale doit commander chacun des circuits terminaux. I1 est connu pour cela d'utiliser un dispositif appelé distributeur. Celui-ci est un organe périphérique de l'unité centrale utilisée en mode asynchrone. L'unité centrale lui transmet un ordre de travail puis passe à d'autres tâches. Le distributeur exécute cet ordre en accomplissant un cycle de travail indépendamment de l'uni- té centrale. A la fin du cycle de travail, il lui transmet un signal "fin de travail". I1 est à nouveau disponible pour l'exécu- tion d'un autre ordre de travail. Un distributeur comprend d'une manière générale - des circuits d'enregistrement d'entrée dans lesquels l'unité centrale inscrit l'ordre de travail qui comprend l'adresse d'un circuit terminal à commander et l'information de commande destinée aux composants du circuit terminal en question, - des circuits de décodage de l'adresse et des circuits de commande du circuit terminal, - des moyens de controle des circuits de décodage et de commande, - un registre de fautes dans lequel les moyens de contrôle signalent les défaillances éventuelles des circuits de décodage et de commande, - une logique de commande mettant en oeuvre ces différents circuits. Etant donné le grand nombre des circuits terminaux à commander et pour tenir compte des impératifs de sécurité de fonctionnement, les circuits de décodage et de commande sont réalisés en plusieurs étages progressivement décentralisés. La mise en oeuvre des circuits de décodage et de commande du distributeur se déroule donc par étapes. Durant une même étape, plusieurs circuits élémentaires peuvent être sollicités simultanément. Par cette méthode le nombre d'étapes de la logique séquentielle n'est pas trop élevé , ce qui permet de réaliser un distributeur économique. Cependant, il subsiste un problème concernant le contrôle du fonctionnement des circuits du distributeur. Pour chacun des circuits élémentaires du distributeur,il est prévu un bit inscrit dans un étage du registre de fautes. Or à chaque étape de fonctionnement plusieurs circuits élémentaires étant sollicités simultanément, plusieurs bits peuvent être inscrits simultanément. Cette méthode aboutit à une ambiguité car si plusieurs fautes apparaissent au cours d'une étape, il n'est pas possible d'indiquer quel est le circuit qui se trouve à l'origine de l'ensemble des fautes. Dans ces conditions, le diagnostic effectué à partir du contenu du registre de fautes sera entâché d'imprécision ; la localisation de l'élément en défaut sera relativement longue et par conséquent onéreuse. La présente invention apporte une solution au problème précédent. Ele est basée sur la notion de contrôle des étapes de fonctionnement au lieu de celle du contrôle des circuits. Autrement dit, elle permet de déterminer le moment d'apparition d'un défaut au cours du cycle de travail lors de la mise en oeuvre d'un circuit. Pour assurer une telle analyse du déroulement du cycle de travail, il est nécessaire de mettre en oeuvre chaque circuit élémentaire du distributeur séparément et d'effectuer son contrôle à ce moment là. Cette méthode de contrale entrattie l'emploi, d'une part, d'un séquentiel déterminant des temps élémentaires courts et nombreux et, d'autre part, une logique de commande importante. Cette méthode de contrôle peut néanmoins être réalisée économiquement grâce à l'utilisation d'un microprocesseur. La présente invention a plus précisement pour objet un distributeur pour système à commande centralisée caractérisé par le fait que, pour obtenir une information de faute exempte d'ambiguité, on prévoit que la logique de commande assure la mise en action des circuits de décodage et de commande, élément par élément, chaque élément étant défini comme la portion de circuit auquel est attaché un bit dans le registre de fautes, des moyens dans la logique de commande pour inscrire dans le registre de faute à raison d'un bit à la fois le résultat du contrôle effectué sur l'élément des circuits de décodage et de commande sollicité. Les différents objets et caractéristiques de l'invention vont maintenant être détaillés dans la description qui va suivre donnée à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, un diagramme général d'un exemple de réalisation de la chaine exécution d'un distributeur connu - la figure 2, un diagramme général d'un exemple de réalisation du distributeur faisant l'objet de la présente invention - la figure 3, le chronogramme des signaux de commande de la chaine d'exécution de la figure 2 - la figure 4, le diagramme général complet d'un exemple de réalisation du distributeur selon la présente invention; - la figure 5, le déroulement des contrôles effectués sur la chaine d'exécution de la figure 2. La figure 1 représente le diagramme général d'un exemple de réalisation de distributeur connu. Dans cet exemple seule une partie de la chaine d'exécution permettant la sélection d'un circuit terminal a été considérée. Un décodeur DC reçoit le code adresse AD du circuit terminal à sélectionner sur l'entrée EN. I1 délivre un numéro de rangée sur la sortie S1 et un numéro de colonne sur la sortie S2. Le numéro de rangée sélectionne un amplificateur de rangée AR dans le circuit GAR. Le numéro de colonne sélectionne un amplificateur de colonne AC dans le. circuit GAC. L'amplificateur de rangée AR et l'amplificateur de colonne AC jouent le rôle de commutateurs et mettent en oeuvre un circuit terminal situé dans la matrice MA. Des contres sont effectués durant cette étape du fonctionnement du distributeur. Le circuit deoentrle C1 vérifie le décodage correct du décodeur DC. Le circuit de contrôle C2 vérifie si un seul amplificateur de rangée AR dans le circuit GAR a changé d'état. Le circuit de contrôle C3 vérifie si un seul amplificateur de colonne AC dans le circuit GAC a changé d'état. Une impulsion pt permet d'inscrire simultanément dans les étages 1, 2 et 3 du registre RF au moyen des circuits logiques L1, L2 et L3 le résultat fourni par chacun des circuits de contrôle C1, C2 et C respectivement. 3 Cette méthode de mise en oeuvre des circuits d'une part de décodage DC et de commande GAR, GAC et d'autre part de contrôle C1, C2 et C3 ne permet pas de faire apparaître clairement le moment d'apparition d'une défaillance. En effet, si la mise en oeuvre d'un amplificateur AR du circuit GAR est défaillanleet entraîne la détérioration du circuit de décodage DC, le pointage simultané des contrôles par l'impulsion pt provoque l'inscription d'une faute dans les bits 1 et 2 du registre de fautes RF. Lorsque le cycle de travail du distributeur est terminé, l'unité centrale UC prend connaissance du contenu du registre RF. Dans ces conditions, il lui est difficile de préciser si la défaillance du décodeur DC a entraîné celle de l'amplifica- teur de rangée AR ou inversement. La figure 2 représente le diagramme général d'un exemple de réalisation du distributeur faisant l'objet de la présente invention. Comme dans le cas de la figure 1 seule une partie de la chaine exécution permettant la sélection d'un circuit terminal a été envisagée. On retrouve dans cette figure 2 la plupart des éléments décrits lors de la figure 1 : le décodeur DC, les circuits GAR et GAC regroupant les amplificateurs de rangée et les amplificateurs de colonne respectivement, la matrice MA contenant les circuits terminaux, les circuits de contrôle C1, C2 et C3 attachés au décodeur DC,aux circuitsGAR et GAC respectivement, les circuits logiques L1, L2 et L commandant l'inscription des résultats des contrôles 3 dans les bits 1, 2 et 3 du registre de faute EF respectivement. Les circuits de décodage DC, des amplificateurs de rangée GAR, des amplificateurs de colonnes GAR ont été regroupés dans le circuit CD.. De même les circuits de contrôle C1, C2 et C ont 3 été regroupés dans le circuit CC.. L'intérêt de ce groupage apparaitra lors de la description de la figure 4. L'objet de l'invention consiste en une logique de commande permettant de mettre en oeuvredes circuits décrits lors de la figure 1, un par un et de contrôler ces circuits un par un. Ainsi, le code adresse AD du circuit terminal à sélectionner est appliqué au moyen du circuit T1 pointé par l'impulsion t A au circuit décodeur DC. Le fonctionnement correct du décodeur DC est vérifié par le circuit de contrôle C1. Le résultat délivré par le circuit de contrôle C1 est inscrit dans l'étage 7 dl registre RF. L'inscription s'effectue durant 1 t apparition de l'impulsion t1. La répartition dans le temps des impulsions tAs t1 ainsi que les autres impulsions apparaissant au cours de la description de la figure 2 est illustré, par le chronogramme de la figure 3. Le décodeur DC délivre sur la sortie S1 un numéro de rangée. Celui-ci pointé par l'impulsion t3 est appliqué au circuit GAR. Le circuit de contre le C2 vérifie si un amplificateur de rangée est bien sélectionné. Le résultat délivré par le circuit de contrôle C2 est inscrit dans l'étage 2 du registre de fautes RF au temps t2. Le décodeur DC délivre un numéro de colonne sur la sortie S2. Celui-ci, pointé par l'impulsion t , est appliqué sur le 2 c circuit GAC. Le circuit de contrôle G3 vérifie si un amplificateur 3 de colonne est bien sélectionné. Le résultat-délivré par le circuit de contrôle C est inscrit dans l'étage 3 du registre de fautes RF 3 au temps t3. La nouvelle structure de la chaine exécution représentée par la figure 2 évite les inconvénients signalés lors de la description de la figure 1. En effet, le premier circuit mis en oeuvre est le décodeur DC. Son fonctionnement est testé immédiatement après sa mise en oeuvre et uniquement pendant la durée de l'impulsion tt. Le deuxième circuit mis en oeuvre est le circuit GAR regroupant les amplificateurs de rangées. Son fonctionnement est testé immédiatement après sa mise en oeuvre et uniquement pendant la durée de l'impulsion t2. De sorte que si le décodeur DC fonctionne correctement l'étage 1 du registre de fautes RF est mis sur l'état 0 par exemple. Par contre, si le circuit GAR est défaillant, et si cette défaillance entrain la détérioration du décodeur DC, seull'étage 2 du registre de fautes RF sera modifié car la validation du résultat de contrôle n'a lieu que pour le circuit GAR. Par conséquent, cette méthode permet bien d'indiquer le moment d'apparition de la faute au cours du cycle de travail ainsi que l'élément ayant provoqué la faute. I1 est bien évident que ce que l'n vient de décrire ne concerne que le principe du distributeur. Dans la réalité, le nombre d'étapes est bien supérieur à celui indiqué dans les figures 1 et 2. La figure 3 illustre la répartition dans le temps des signaux de commande de la chaine exécution de la figure 2. La ligne tA représente l'impulsion appliquée au circuit T1 pour la validation l'entrée du code adresse AD dans le décodeur DC. La ligne t1 représente l'impulsion appliquée au circuit L1 pour pointer le résultat du contrôle du circuit C1 dans l'étage 1 du registre de fautes FR. La ligne tD représente l'impulsion appliquée au circuit T2 pour valider l'entrée du numéro de rangée dans le circuit GAR. La ligne t2 représente l'impulsion appliquée au circuit L2 pour pointer le résultat du contrôle du circuit C2 dans l'étage 2 du registre de fautes FR. La ligne tc représente l'impulsion appliquée au circuit c T3 pour valider l'entrée du numéro de colonne dans le circuit GAC. La ligne t3 représente l'impulsion appliquée au circuit 3 L3 pour pointer le résultat du contrôle du circuit C3 dans l'étage 3 3 du registre de fautes RF. La figure 4 représente un diagramme général complet du distributeur faisant l'objet de la présente invention. Les circuits en pointillés ne font pas partie du distributeur. On retrouve dans ce diagramme général les circuits CD et CC signalés lors de la description de la figure 2. Le cirât CD. (l'indice i est compris entre i et 16) ou circuit de décodage et de commande regroupe les éléments suivants : un déeodeur DC, un circuit comprenant des amplificateurs de rangées GAR, un circuit comprenant des amplificateurs de colonnes GAC. Le circuit CC. regroupe les éléments de contrôle C1, C2 et C 3 Le distributeur de la figure 4 a pour rôle, à partir des informations fournies par l'unité de commande UC d'accéder à un circuit terminal du module GMA. Celui-ci a été divisé en 16 groupes ou matrices de 64 circuits terminaux chacun. Chaque circuit terminal possède un relais d'accès associé à 8 relais de fonction. Les relais de fonction sont regroupés dans le module JF. A travers l'interface IN, l'unité centrale UC charge le registre de données RD avec les informations concernant le type de travail à effectuer, l'adresse du relais d'accès à commander, l'état à inscrire sur les relais de fonction associés. L'unité centrale UC donne ensuite l'ordre de démarrage du cycle de travail au microprocesseur MP. Celui-ci met à un, tous les bits du registre de fautes RF. Le microprocesseur MP est du type INTEL 8080. I1 lit le registre de données RD par l'intermédiaire d'un dispositif d'entrée-sortie ES du type INTEL 8212. Les informations recueillies sont stockées dans une mémoire vive MV du type RAM (Random Access Memory) INTEL 8102 1-4. Le programme du microprocesseur MP est emmagasiné dans une mémoire morte MM du type REPROM INTEL 2708. A partir de l'adresse du relais d'accès, le microprocesseur MP-sélectionne un circuit de décodage et de commande CDi (i = 1 à 16) correspondant à une matrice MA. contenant le relais d'accès. I1 communique ensuite au circuit CD. le code adresse AD correspondant au numéro de la rangée et de la colonne, à l'intersection desquelles se trouve le relais d'accès désiré. La mise en oeuvre des éléments contenus dans le circuit de décodage et de commande CD. ainsi que les éléments contenus dans le circuit de contre CC. se déroule suivant le principe décrit lors de la figure 2. La création et l'organisation des signaux de commande tA, ,tel, tB, t2, tc, t3 sont réalisées par le microproces- seur MP. Une différence existe avec la figure 2. Elle concerne les résultats fournis par les éléments logiques L1, L2 et L3. Ces résultats sont lus par le micropocesseur MP au lleu d'être inscrits directement dans le registre de fautes RF. Après chaque contrôle, si le fonctionnement de l'élément considéré est correct le microprocesseur MP remet à l'état zéro le bit du registre de fautes RF attaché à cet élément. Ainsi,pour le premier test, l'étage 00 sera remis à zéro, pour le deuxième test, l'étage 01 sera remis à zéro et ainsi de suite. Si au cours du cycle un élément est considéré défectueux, le bit correspondant dans le registre de fautes RF est laissé à l'état i. Chacun de cers contrôles est réalisé par un sous-programme particulier. Une fois le circuit terminal, ctest-à-dire un relais d'accès, selectionné, la partie du registre de données RD contenant les états à inscrire est communiqueé aux relais de fonction associes. Ces derniers sont regroupés dans le module JF. La commande des relais de fonction s'effectue par le circuit de commande CF à travers l'interface IM. La mise en oeuvre élément par élément du circuit de commande CF et le contrôle correspondant par le circuit CC17 s'effectue suivant le môme principe que celui des déments du circuit de décodage et de commande CC. décrit lors de la figure 2. La création et l'organisation des signaux de mise en oeuvre des éléments du circuit CF et des éléments du circuit CC17 sont également assurées par le microprocesseur Mp. En fin de cycle de travail, le mcroprocesseur MP envoie un signal "fin de travail" à l'unité centrale UC. Celle-ci lit le contenu du registre de fautes RF pour connattre éventuellement le moment d'apparition d'une faute. Un message de faute est alors imprimé sur un téléimprimeur TY connecté à l'unité centrale UC. Le distributeur selon la présente invention offre l'avantage d'avoir les temps du séquentiel facilement modifiables, par simple reprogrammation. Ainsi, on peut éviter des transformations parfois importantes du matériel, notamment lors de l'installation du central téléphonique chez le client. La figure 5 représente l'organigramme de la partie de programme correspondant à la mise en oeuvre des éléments d'un circuit de décodage et de commande CD. ainsi que des circuits de contrôle CC. associés. On suppose que tous les étages du registre de fautes RF ont été initialement mis sur ltétat 1. Le programme de distribution met en oeuvre le décodeur DC c > est-à-dire qu'il envoie l'impilsion tA pour valider l'introduction de l'adresse AD. Le programme de distribution se connecte ensuite sur le sous-programme de contrôle du décodeur DC. Celui-ci lit le résultat délivré par le circuit de contrôle C1. Si le fonctionnement du décodeur DC est correct, ce sous-programme inscrit zéro dans l'étage 1 du registre de fautes RF. Par contre, si le fonctionnement du décodeur DC est incorrect,ce sous-programme laisse l'étage 1 du registre de fautes RF sur liétat 1. Le sous-programme se branche sur le programme de distribution. Ce dernier met en oeuvre le circuit d'amplificateur de rangées GAR en envoyant l'impulsion t3 pour valider l'introduction du numéro de rangée. Le programme de distribution se connecte ensuite sur le sous-programme de contrôle du circuit GAR. Celui-ci lit le résultat délivré par le circuit de contrôle C2. Si le fonctionnement du circuit GAR est correct, ce sous-programme inscrit zéro dans l'étage 2 du registre de fautes RF. Par contre, si le fonctionnement du circuit GAR est incorrect,ce sous-programme laisse l'étage 2 du registre de fautes RF sur l'état 1. Le sousprogramme se branche sur le programme de distribution. Ce dernier met en oeuvre le circuit d'amplificateurs de colonnes GAC en envoyant 11impulsion t c pour valider l'introduction du numéro de colonne. Le programme de distribution se connecte ensuite sur le sous-programme de contrôle du circuit GAC. Celui-ci lit le résultat délivré par le circuit de contrôle C3. Si le fonctionnement du circuit GAC est correct, ce sous-programme inscrit zéro dans l'étage 3 du registre de fautes RF. Par contre, si le fonctionnement du circuit GAC est incorrect, ce sous-programme laisse l'étage 3 du registre de fautes RF sur l'état 1. Le sousprogramme se branche sur le programme de distribution. Une variante à ce programme consiste à prévoir un sous-programme dit de "gravité de fautes". Si un contrôle signale une défaillance le programme de mise oeuvre se branche sur le sous-programme de "gravité de fautes" qui détermine l'importance de la faute par exemple - risque de perturbation du central téléphonique, - risque de déterioration d'éléments, - répercussion sans grande importance dans le fonctionnement. Suivant le diagnostic, le sous-programme "gravité de fautes soit arrtte le cycle de travail du distributeur en envoyant un signal "fin de travail" à l'unité centrale UC, soit se branche sur le programme de mise en oeuvre à l'étape suivante et poursuit le cycle de travail. I1 est bien évident que les desoiptions précédentes n'ont été données qu'à titre d'exemples non limitatifs et que de nombreuses variantes peuvent être envisagées sans pour autant sortir du cadre de l'invention. I1 est possible par exemple de placer le programme de diagno.h c dans la mémoire du microprocesseur de manière à alléger la charge de l'unité centrale. REVENDICATIONS 1 - Distributeur d'ordres pour système à commande centralisée comprenant - des circuits d'enregistrement dans lesquels l'unité centrale inscrit des adresses et des ordres pour commander des circuits terminaux, - des circuits décodage et de commande des circuits terminaux, - des moyens de contrôle des circuits de décodage et de commande des circuits terminaux, - un registre de fautes dans lequel les moyens de contrôle signalent les défaillances des circuits de décodage et de commande, - une logique de commande mettant en oeuvre ces différents circuits, caractérisé par le fait que pour obtenir une information exempte d'ambiguité, on prévoit une logique de commande assurant la mise en action des circuits de décodage et de commande des circuits terminaux, élément par élément, chaque élément étant défini comme une portion de circuit auquel est attaché un bit dans le registre de fautes, des moyens dans la logique de commande pour inscrire dans le registre de fautes, à raison d'un bit à la fois, le résultat du contrôle effectué sur l'élément correspondant. 2 - Distributeur tel que défini dans la revendication 1, caractérisé en ce que la logique de commande comporte un microprocesseur. 3 - Distributeur tel que défini dans le revendication 2, caractérisé en ce que le microprocesseur comporte une mémoire reprogrammable.