FR 2455394 A1 19801121 FR 7910762 A 19790427 La présente invention a pour objet un générateur di signaux périodiques c'est-à-dire un ensemble de circuits four sant un signal électrique périodique dont la loi de variation est reliée au temps par une fonction déterminée, sinusoldale I exemple. Elle est applicable notamment dans les générateurs di fréquences. Dans les générateurs de fréquences on trouve souver premier étage qui fournit, à partir de signaux d'horloge issu d'un oscillateur local, un signal numérique formé d'impulsion brèves de fréquence de récurrence directement liée à la fréque désirée et un second étage qui reçoit ces impulsions définisse une fréquence pour fournir un signal analogique périodique dor l'amplitude varie dans le temps selon la fonction désirée. a La présente invention concerne un gén~érateur de sis périodiques pouvant être utilisé comme second étage d'un tel générateur de fréquences. Le générateur de signaux périodiques de la présente invention comprend notamment un compteur binaire à m étages, n étant au moins égal à trois, commandé par des impulsions de fréquence de récurrence directement liée à la fréquence du sic désiré, un circuit logique bistable dont une première entrée E connectée à la sortie de l'étage de rang n dudit compteur et c une seconde entrée est connectée à la sortie de étage de rar n+l de ce compteur, un commutateur analogique commandé par lec circuit logique et dont une première entrée est connectée à lc sortie de l'étage de rang n+2 du compteur, une première résist dont la première extrémité est connectée à la première entrée commutateur et une seconde résistance dont la première extrémi est connectée à une seconde entrée du commutateur et dont la seconde extrémité est connectée à la seconde extrémité de la première résistance. Les différents objets et caractéristiques de l'ive seront maintenant détaillés dans la description qui va suivre, faite à titre d'exemple non limitatif, en se reportant aux fiç annexées qui représentent - la figure 1, le diagramme général d'un exemple de réalisation du générateur de l'invention ; - la figure 2, des chronogrammes illustrant les signaux obtenus en différents points du générateur de la figue On décrira tout d'abord, en se reportant à la figue le diagramme général d'un exemple de réalisation du générateur de signaux périodiques de l'invention. Le générateur de la figure 1, plus spécialement adapté pour fournir un signal de sortie sinusoidal, comprend essentiellement - un compteur binaire BC à m étages, m étant au moins égal à trois, commandé par des impulsions d'horloge HG. On a représenté trois étages successifs SE, SF et SG de rangs respectifs n, n+l et n+2, n étant un entier positif non nul. Ces trois étages fournissent respectivement des signaux se, sf et sq. Ce compteur est alimenté entre deux tensions symétriques +Vcc et -Vcc ; les autres éléments du générateur le sont aussi - un circuit logique bistable DC, qui peut être une bascule D, dont l'entrée d'horloge CK est connectée à la sortie de l'étage SE de rang n du compteur BC, et dont l'entrée de signal D est connectée à la sortie de l'étage SF de rang n+l du compteur BC.Ce bistable passe de l'état logique 1 (ou O) à l'état logique O (ou 1) à l'apparition du premier front ascendant du signal fourni sur son entrée d'horloge CK après le passage du niveau logique 1 (ou Or au niveau logique O (ou 1) du signal fourni sur son entrée de signal D. I1 fournit alors sur sa sortie complémentaire Q signal de sortie sd qui passe du niveau logique O (ou 1) au niveau logique 1 (ou 0) ; - un commutateur analogique AC représenté schématiquement par un inverseur commandé par le signal de sortie complémentaire sd de la bascule DC, et dont une première entrée al est connectée à la sortie de l'étage de rang n+2 du compteur BC. En présence d'un signal de commande sd de niveau logique 1, le commutateur AC se ferme et son entrée al est connectée à une entrée a2 de ce commutateur. En présence d'un signal de commande sd de niveau logique 0, le commutateur AC s'ouvre et l'entrée al est isolée de l'entrée a2 - une première résistance R1 dont une première extrémité est connectée à l'entrée al du commutateur analogique AC et dont l'autre extrémité est connectée à une sortie OG du générateur ; - une seconde résistance R2 dont une première extrémité est connectée à l'entrée a2 du commutateur analogique AC dont l'autre extrémité est connectée à la sortie OG. On suppose tout d'abord, pour simplifier, que le compteur binaire BC est un compteur à trois étages SE, SF et de rangs respectifs 1, 2 et 3. Une première impulsion d'horloge HG est fournie. Ce compteur ainsi que la bascule DC sont à zéro : 1 trois étages SE, SF et SG sont à zéro et fournissent respectif ment des signaux se, sf et sq au niveau logique 0, c'est-à-dia des tensions de -Ucc, le compteur étant alimenté entre +Vcc et -Vcc. La bascule DC, à l'état logique 0, fournit un signal de sortie complémentaire de niveau logique 1. Le commutateur analogique AC est donc fermé. Les deux résistances R1 et R2 sont alors connectées en parallèle entre la sortie de l'étage SG du compteur BC et la sortie OG du générateur. I1 en résulte qu'un courant I =-il est fourni à la sortie OG du générateur, ce courant étant sensiblement égal au quotient de la tension d sortie -Vcc de l'étage SG du compteur BC et de la résistance R équivalente aux résistances R1 et R2 connectées en parallèle, si l'on suppose la sortie OG sensiblement à la masse (circuit d'utilisation à basse impédance). La première impulsion d'horloge HG s'annule. A l'apparition du front descendant de cette impulsion le premier étage SE passe à 1, les étages suivants SF et SG restant à zér Le bistable DC reste à l'état logique 0. Le courant fourni à la sortie OG reste égal à -il. Une seconde impulsion d'horloge est fournie au compteur BC. A l'apparition du front descendant de cette impulsion, l'étage SE passe à O et 11 étage suivant SF passe à L'étage SG reste à zéro et le bistable DC reste à l'état logiq 0. Le signal de sortie complémentaire sd est donc maintenu au niveau logique 1. I1 en résulte que le courant fourni à la sori OG reste égal à -il. Une troisième impulsion d'horloge HG est fournie. A l'apparition du front descendant de cette impulsion, l'étage SE passe à 1, l'étage suivant SF reste à 1 et le troisième étage SG reste à zéro. Le bistable DC dont l'entrée de signal D est maintent au niveau logique 1 par le signal sf issu du compteur BC et dor l'entrée d'horloge CK passe du niveau logique O au niveau logiq 1 bascule et passe de l'état logique O à l'étage logique 1. Le signal de sortie complémentaire sd de ce bistable passe donc du niveau logique 1 au niveau logique 0. Le commutateur analogique AC qui reçoit un signal de commande sd au niveau logique O s'ouvre. La liaison entre la résistance R1 et la résistance R2 est interrompue. L'amplitude du courant I fourni à la sortie OG du générateur devient donc égale au quotient de l'amplitude de la tension -Vcc du signal sq issu du troisième étage SG du compteur BC et de la résistance R1. On a donc I =-i2 avec |i2| Une quatrième impulsion d'horloge HG est fournie A l'apparition du front descendant de cette impulsion, l'étage SE passe à 0, l'étage SF passe à O et l'étage SG passe à 1. Le signal sq fourni par cet étage passe donc du niveau logique O (-Vcc) au niveau logique 1 (+Vcc). Le bistable DC est maintenu à l'état logique 1 et le signal de sortie complémentaire sd est maintenu à l'état logique 0. Le commutateur analogique AC est donc maintenu en position ouverte. Le courant I fourni à la sortie OG du générateur s'inverse donc et devient égal à +i2. A l'apparition du front descendant de la cinquième impulsion d'horloge HG, l'étage SE passe à 1, l'étage SF est maintenu à O et l'étage SG est maintenu à 1. Le bistable DC, dont l'entrée de signal D est maintenue au niveau logique O (signal sf) et dont l'entrée d'horloge CK reçoit un signal se qui passe du niveau logique O au niveau logique 1, bascule et passe de l'état logique 1 à l'état logique û. Le signal de sortie complémentaire sd passe donc du niveau logique O au niveau logique 1. Le commutateur analogique AC qui reçoit un signal de commande sd au niveau logique 1 se ferme. La résistance R2 est alors connectée en parallèle aux bornes de la résistance Rl. La résistance équivalente connectée entre la sortie de l'étage SG du diviseur BC et la sortie OG du générateur est donc égale à Re et le courant I fourni à la sortie OG devient égal à +il. A l'apparition du front descendant de la sixième impulsion d'horloge HG, l'étage SE passe à 0, l'étage SF passe à 1 et l'étage SG est maintenu à 1. Le bistable DC, dont l'entrée d'horloge CK reçoit un signal se dont le niveau logique passe de 1 à O, est maintenu à l'état logique 0. Le signal de so-rtie complémentaire sd est maintenu au niveau logique 1.Le commutateur analogique AC reste en position fermée et finalement le courant de sortie du générateur de la figure 1 reste égal à + A l'apparition du front descendant de la septième impulsion d'horloge HG, l'étage SE du compteur binaire BC pas à 1, l'étage SF est maintenu à 1 et l'étage SG est maintenu à Le bistable DC,dont l'entrée de signal D est maint au niveau logique 1 (sf) et dont l'entrée d'horloge CK reçoit signal se qui passe du niveau logique O au niveau logique 1, bascule et passe de l'état logique O à l'état logique 1. Le signal de sortie complémentaire sd passe du niveau logique 1 au niveau logique 0. Le commutateur analogique AC dont le signal de commande sd passe au niveau logique O s'ouvre. La résistance I est déconnectée et l'amplitude du courant I fourni à la sortir OG devient égale au quotient de la tension +Vcc (signal sq) et la résistance R1, donc égal à +i2. A l'apparition du front descendant de la huitième impulsion d'horloge HG, l'étage SE du compteur binaire BC pasE à 0, l'étage SF passe à O et l'étage SG passe à 0. Aucun front ascendant n'étant fourni sur son entréE d'horloge CK, le bistable DC reste à l'état logique 1. Le sigr de sortie complémentaire sd est maintenu au niveau logique 0. Le commutateur analogique AC reste donc en position ouverte. L'étage SG du compteur binaire BC passant à O, le signal de sortie sq de cet étage passe du niveau logique 1 C+u au niveau logique O (-Vcc). L'amplitude du courant I s'inverse donc et devient égale à -i2. A l'apparition du front descendant de la neuvième impulsion d'horloge HG, l'étage SE du compteur binaire BC pass à 1, les étages SF et SG étant maintenus à O. Le signal sq est donc maintenu au niveau logique 0 (-Vcc). Le bistable DC, dont l'entrée d'horloge CK reçoit un signal se qui passe du niveau logique O au niveau logique 1, e dont l'entrée de signal D reçoit le signal sf de niveau logiqu bascule et passe de l'état logique 1 à l'état logique 0. Le signal de sortie complémentaire sd passe donc du niveau logiqu au niveau logique 1. Le commutateur analogique AC se ferme et connecte 1 résistance R2 en parallèle aux bornes de la résistance R1. La résistance équivalente connectée entre la sortie l'étage SG du diviseur binaire BC et la sortie OG du générateur est donc égale à Re : le courant I fourni à la sortie OG devient donc égal à -il. A l'apparition du front descendant de la dixième impulsion d'horloge HG, l'étage SE du compteur binaire BC passe à O, l'étage SF passe à 1 et l'étage SG est maintenu à O. Le signal sq est donc maintenu au niveau logique O (-Vcc). Aucun front ascendant n'étant fourni sur son entrée d'horloge CK, le bistable DC reste à l'état logique O. Le signal de sortie complémentaire sd est donc maintenu au niveau logique 1 et le commutateur AC reste en position fermée. La résistance R2 est donc maintenue connectée en parallèle aux bornes de la résistance R1. Le signal sq fourni par l'étage SG du compteur étant maintenu au niveau logique 0, l'amplitude du courant I est maintenue égale à -il. A l'apparition du front descendant de la onzième impulsion d'horloge HG, l'étage SE du compteur binaire BC passe de O à 1, l'étage SF est maintenu à 1 et l'étage SG est maintenu à O. Le bistable DC, dont l'entrée de signal D est maintenue au niveau logique 1 (signal sf) et dont l'entrée d'horloge CK reçoit un signal se qui passe du niveau logique 0 au niveau logique 1, bascule et passe de l'état logique O à l'état logique 1. Le signal de sortie complémentaire sd passe du niveau logique 1 au niveau logique O. On est donc ramené à l'état précédent défini par le front arrière de la troisième impulsion d'horloge HG. Le fonctionnement du générateur de la figure 1 se poursuit donc de la façon décrite depuis l'apparition de ce front. Le générateur de la figure 1 fournit donc une suite d'échelons de courant de même durée et d'amplitudes respectives -il, -i2, +i2, +il, +il, +i2, -i2, -il, -il, -i2 et ainsi de suite. Après filtrage, on obtient un signal sinusoidal de la forme il . sinwt. Le calcul montre qu'en choisissant des résistances Rl et R2 telles que R2 = R1.f~, on obtient un courant de sortie I qui ne contient aucune harmonique avant l'ordre 7. La fréquence fondamentale de ce signal de sortie est fonction directe de la fréquence des impulsions d'horloge HG et du rang des étages SE, SF et SG du compteur binaire BC. Comme on l'a vu précédemment, en choisissant les trois premiers étages du compteur BC, la fréquence du signal de sortie est 8 fois plus faible que celle des impur sions HG. On obtiendrait, par exemple, un signal de fréquence fondamentale 64 fois plus faible que la fréquence du signal HG en prenant les étages SE, SF et SG respectivement de rangs 4, et 6. I1 est bien évident que la description qui précèd n'a été donnée qu'a' titre d'exemple non limitatif et que de nombreuses variantes peuvent etre envisagées sans sortir pour autant du cadre de l'invention. REVENDICATIONS 1. Générateur de signaux périodiques comprenant une source de signaux d'horloge, caractérisé par le fait qu'il comprend également des premiers moyens commandés par les signaux d'horloge pour fournir des premiers signaux carrés, des seconds moyens pour fournir des seconds signaux carrés dont la fréquence est égale à la moitié de la fréquence des premiers signaux carrés et dont les échelons de niveau haut ou les échelons de niveau bas sont centrés sur les échelons de niveau haut des premiers signaux carrés, l'amplitude des échelons de niveau haut étant symétrique de l'amplitude des échelons de niveau bas par rapport au niveau de référence, un circuit série composé d'un circuit de commutation commandé par les premiers signaux carrés et d'une première résistance et connecté entre une sortie des seconds moyens et la sortie du générateur, t une seconde résistance connectée en parallèle aux bornes du circuit série. 2. Générateur de signaux tel que défini en 1, caractérisé par le fait que lesdits premiers moyens comprennent notamment un compteur binaire et un circuit bistable. 3. Générateur de signaux tel que défini en 2 et prévu pour fournir un signal sinusoidal, caractérisé par le fait que le circuit bistable est une bascule du type D dont l'entrée d'horloge est connectée à la sortie de l'étage de rang n du compteur binaire et dont l'entrée de signal est connectée à la sortie de l'étage de rang n+l de ce compteur. 4. Générateur de signaux tel que défini en 3, caractérisé par le fait que lesdits seconds moyens sont constitués par l'étage de rang n+2 dudit compteur binaire. 5. Générateur de signaux tel que défini en 4, caractérisé par le fait que les valeurs de la première résistance et de la seconde résistance sont dans le rapport Vq.