FR 2442550 A1 19800620 FR 7833461 A 19781127 La présente invention concerneles techniques de calcul et de mesure numérique et a notamment pour objet un convertisseur numérique-analogique. L'invention peut être utilisée notamment dans les convertisseurs analogiques-numériques et les appareils de mesure numériques. Il existe des convertisseurs numériques-analogiques qui comportent un bloc d'addition de valeurs étalons proportionnelles aux poids des bits du code. La sortie du bloc d'addition sert de sortie au convertisseur numériqueanalogique, qui comporte également un bloc d'éléments de commutation dont le nombre est égal au nombre de bits du code. Les éléments de commutation mettent en action les valeurs étalons respectives. La sortie de chaque élément de commutation est branchée sur l'entrée correspondante du bloc d'addition. Les entrées des éléments de commutation servent d'entrées au convertisseur numérique-analogique. On sait que la caractéristique principale des convertisseurs numériques-analogiques est l'erreur de conversion du code en une valeur analogique; on entend par "erreur" l'écart de la valeur analogique par rapport à sa valeur nominale correspondant au code à convertir. La loi de répartition de l'erreur systématique des convertisseurs numériques-analogiques a un caractère très compliqué, db aux écarts des valeurs étalons par rapport à leurs valeurs nominales, ce qui rend difficile le con trôle métrologique de ces convertisseurs. Le problème du contrôle métrologique des convertisseurs numériques-analogiques au cours de leur exploitation se pose d'une manière particulièrement aiguë lorsqu'il s'agit de convertisseurs numériques-analogiques de précision. On sait que les convertisseurs numériques- analogiques de précision sont des composants d'appareils de mesure numériques de haute précision. D'autre part, les convertisseurs analogiques-numériques de précision dont la capacité est de 16 à 18 bits sont utilisés en tant que moyens de mesure réglables pour la vérification des appareils de mesure de haute précision.Comme la précision de ces convertisseurs numériques-analogiques de précision doit Outre supérieure à celle des appareils de mesure existants, et que le contrôle métrologique des convertisseurs numériques-analogiques de précision connus ne peut être réalisé qu'en effectuant des mesures extérieures, il est impossible, à un certain niveau de précision, de réaliser le contrôle métrologique des convertisseurs numériquesanalogiques. Il existe également d'autres convertisseurs numériques-analogiques réalisés de la même façon que le convertisseur numérique-analogique qui vient d'être décrit, mais dont la particularité réside dans le fait que les poids des bits du code attaquant les entrées des éléments de commutation sont choisis conformément à la relation de récurrence de Fibonacci, c'est-à-dire que le poids du (')ème bit du code est égal au poids du ( l- 1 ) ème et du e p - 1 ème bit. Toutefois, dans ce convertisseur numérique-analogique, le contrôle métrologique est compliqué pour les mêmes raisons que celles décrites ci-dessus. Outre cela, il est impossible, dans un tel convertisseur analogique-numérique, de réaliser la conversion du p-code "d1or" en une valeur analogique. On entend par p-code "d'or" la représentation d'un nombre réel A sous la forme du polynôme : est le chiffre binaire dans le perme bit du p-code "d'or"; &alpha;# est le poids du lème bit du code, constituant le me exposant de la p-proportion "d'or" o xp+1 - xP - 1 = 0 (2) où p est un nombre naturel donné. L'utilisation du p-code "d'or" peut entrainer une simplification du bloc d'addition, notamment une réduction du nombre de résistances étalons du réseau convertissant le p-code 'd'or" en une valeur analogique. Le but de l'invention est de créer un convertisseur numérique-analogique qui assurerait un contrôle métrologique par étapes de la valeur analogique de sortie, par conversion (développement) du code initial, correspondant au nombre initial, en des combinaisons de code du même nombre, et qui comporterait en outre un bloc d'addition constitué de résistances à nombre de valeurs nominales limité grace, en particulier, à l'utilisation du p-code "d'or". Ce problème est résolu à l'aide d'un convertisseur numérique-analogique qui comporte un bloc d'addition de valeurs étalons proportionnelles aux poids des bits du code, et un bloc d'éléments de commutation en nombre égal à celui des bits du code, dont la sortie multiple est branchée sur l'entrée multiple du bloc d'addition des valeurs étalons, et la sortie de ce dernier servant de sortie au convertisseur numérique analogique, ledit convertisseur numérique-analogique étant caractérisé, suivant l'invention, en ce qu'il comporte un bloc de développement du code, dont la sortie multiple est branchée sur l'entrée multiple du bloc d'éléments de commutation, ce dernier comportant une entrée multiple d'information à laquelle est appliquée une combinaison de code, et une entrée de commande à laquelle est appliqué un signal de développement du code. Il est utile de prévoir dans le bloc de développement du code du convertisseur numérique analogique n cellules fonctionnelles dont la thème cellule, correspondant au lème bit du code, comprend une bascule dont la sortie "unité" constitue le eème bit de la sortie multiple du bloc de développement, un circuit logique " OU" dont la première entrée constitue le thème bit de entrée multiple d'information du bloc de développement, et dont la sortie est branchée sur l'entrée "unité" de la bascule ; les cellules fonctionnelles correspondant aux bits à partir du (p + 1)ème jusqu'à (n - 1)ème comportent un circuit logique "ET" avec (p + 3) entrées, dont la sortie est branchée sur l'entrée "zéro" de la bascule de la même cellule fonctionnelle, la première entrée du circuit logique "ET" étant branchée sur la sortie "unité" de la bascule, les deuxièmes entrées des circuits logiques "ET" de toutes les cellules fonctionnelles étant réunies et servant d'entrée de commande au bloc de développement, les entrées à partir de la troisième jusqu'à la (p + 3)ème de chaque circuit logique de la ème cellule fonctionnelle étant respectivement branchées sur les sorties "zéro" des bascules des cellules fonctionnelles à partir de la (e- 1)ème jusqu'à la (e- p - 1)ème, les deuxièmes et troisièmes entrées du circuit logique "OU" du eème circuit fonctionnel étant respectivement branchées sur les sorties des circuits logiques eeETtt des (e+ 1)ème et (l + p + 1)ème cellules fonctionnelles, où e= 0,1, 2, 3, ..., (n - 1) ; n est la longueur du p-code. Il est préférable de réaliser le bloc d'addition des valeurs étalons du convertisseur numérique analogique sous la forme d'une matrice de résistances constituée par un premier groupe de (n + 1) résistances et un deuxième groupe de n résistances, les résistances du premier groupe étant mises en série et formant un circuit branché à ses deux extrémités sur une barre ou bus "zéro", et chaque résistance du deuxième groupe étant branchée par une extrémité sur le point de connexion de chaque paire de résistances du premier groupe et le point de connexion de la première paire de résistances du premier groupe servant de sortie au convertisseur numérique analogique, alors que la première et la (n + 1)ème résistance du premier groupe de résistancesont la valeur T R, toutes les autres résistances du premier groupe ont la valeur &alpha;-# R, et chaque résistance du deuxième groupe a la valeur G pp+1 R, où D Il est admissible que dans le convertisseur numérique analogique, objet de l'invention, les points de connexion de chaque paire de résistances du premier groupe de résistance forment une entrée multiple du bloc d'addition, et que les extrémités libres de toutes les résistances du deuxième groupe soient branchées sur le bus "zéro". Il est admissible que dans le convertisseur numérique analogique, objet de l'invention, les extrémités libres des résistances du deuxième groupe forment l'entrée multiple du bloc d'addition. L'invention sera mieux comprise et d'autres buts, détails et avantages de celle-ci apparaitront mieux à la lumière de la description explicative qui va suivre de différents modes de réalisation donnés uniquement à titre d'exemples non limitatifs avec références aux dessins non limitatifs annexés dans lesquels - la figure 1 représente le schéma fonctionnel d'un convertisseur numérique analogique conforme à l'invention - la figure 2 représente le schéma électrique de principe du bloc 1 dans le convertisseur conforme à l'invention. Comme on le voit sur la figure 1, le convertisseur numérique analogique comporte un bloc 1 d'addition de valeurs étalons proportionnelles aux chiffres d'une séquence de code, par exemple du p-code de Fibonacci. Une sortie 2 du bloc 1 sert de sortie au convertisseur numérique analogique, sur laquelle on prélève la valeur analogique correspondant au p-code. Sur l'entrée multiple du bloc d'addition 1 est branchée la sortie multiple d'un bloc 3 d'éléments de commutation. Le nombre d'éléments de commutation est à n, où n est la longueur du p-code. Sur entrée multiple du bloc 3 d'éléments de commutation est branchée la sortie multiple d'un bloc 4 de développement du p-code, servant à convertir le code initial du nombre en d'autres combinaisons de code du même nombre. La combinaison de code initiale attaque une entrée multiple 5 du convertisseur numérique analogique, qui comporte également une entrée 6 à laquelle est appliqué un signal de commande du développement du p-code. Le schéma du bloc 4 de développement du p-code est réalisé pour une valeur concrète p = 1. Le bloc de développement 4, dans le cas général (où p est un nombre donné quelconque), contient n cellules fonctionnelles 7 du même type, où n est la longueur du code (dans le cas considéré n = 8). La lème cellule fonctionnelle 7 correspondant au ss ème bit du p-code sert à développer le lème bit, ayant la valeur 1, en (l-1)ème et (l-p-1)ème bits du p-code, ayant les valeurs 0. Sur la figure 1, pour= 4, par exemple, les ( 1)ème et (l - p -1)ème bits sont respectivement les troisième et deuxième bits. Chaque cellule fonctionnelle 7 comporte une bascule 8. Une entrée "unité" 9 de chaque bascule 8 est le 8 sème bit de la sortie multiple du bloc 4 branché sur l'entrée du lème élément de commutation (non représenté) du bloc 3. Chaque cellule fonctionnelle 7 comporte également un circuit logique "OU" 10 dont une entrée est un bit de entrée multiple d'information du convertisseur numérique analogique, et dont la sortie est branchée sur l'entrée "unité" 11 de la bascule 8 de la même cellule fonctionnelle 7 Les cellules fonctionnelles 7 correspondant aux bits à partir du (p + 1) éme jusqu'au (n - 1)ème comportent en plus un circuit logique "ET" 12 qui, en coopération avec le circuit logique "OU" 10, assure le développement d'un bit donné. Chaque circuit logique "ET" 12 a (p + 3), c'est-à-dire quatre, entrées. La sortie 13 du circuit logique "ET" 12 est branchée sur l'entrée 0 de la bascule 8, et sa première entre est branchée sur la sortie "unité" 9 de la bascule 8. Les autres entrées des circuits logiques "ET" 12 de toutes les cellules fonctionnelles 7 sont réunies et et forment l'entrée de commande 6 du convertisseur numérique analogique. Entre les cellules fonctionnelles i du bloc 4 sont réalisées les liaisons suivantes.Les entrées du circuit logique "ET" 12 à partir de la troisième jusqu'à la (p + 3)ème (c'est-à-dire la quatrième) de la tème (c'està-dire de la quatrième) cellule fonctionnelle 7 sont respectivement branchées sur les sorties "zéro" 14 des bascules 8 des cellules fonctionnelles 7 à partir de la (l - 1)ème (c'est-à-dire de la troisième) jusqu'à la (l - p - 1)ème (c'est-à-dire la deuxième). Les autres entrées des circuits logiques "OU" 10 de la eème cellule fonctionnelle 7 sont respectivement branchées sur les sorties 13 des circuits logiques "ET" 12 des ( 1)ème (c'est-à-dire la cinquième) et ( p + 1)ème (c'est-àdire la sixième) cellules fonctionnelles 7. Sur la figure 2 est représenté le schéma électrique de principe du bloc d'addition 1 à l'aide duquel s'effectue la conversion du p-code "d'or" en une tension électrique équivalente. Le bloc d'addition 1 se présente sous forme d'une matrice de résistances réunies en deux groupes de résistances 15 et 16, le groupe 15 comporte (n + 1) de résistances 151 à 15n+1, c'est-à-dire des résistances à 159 mises en série et en formant un circuit dont les deux extrémités sont branchées sur une barre ou bus zéro 17. Le groupe de résistances 16 comporte n (c'est-à-dire huit) résistances 161 à 168.L'une des extrémités de chaque résistance 161 à 168 est branchJéesur l'un des points 181 à 188 de connexion de chaque paire de résistances 51 à 159 du premier groupe 15. Si la conversion numérique analogique se fait par addition des courants, il est nécessaire de relier toutes les autres extrémités des résistances 161 à 168 à la barre zéro 17, alors l'ensemble de points de connexion 181 à 188 sert, dans ce cas, d'entrée multiple au bloc d'addition 1, l'entrée 181 étant l'entrée du bit de poids supérieur, et l'entrée 188, l'entrée du bit de poids inférieur du p-code "d'or". Les extrémités libres des résistances 161 à 168 forment une entrée multiple du bloc d'addition 1 (cette variante n'est pas représentée sur la figure 2) ; dans ce cas, la conversion numérique analogique se fait par addition des tensions. La particularité de la matrice représentée sur la figure 2 réside dans le choix des valeurs nominales des résistances 161 à 168 et 151 à 159, parce que dans ce cas le bloc 1 réalise la conversion du p-code "d'or".Les valeurs nominales des résistances 152 à 158 du premier groupe 15 sont égales à DC -P R, les valeurs p nominales des résistances 151 et 159 sont égales à &alpha;p-pR, p et les valeurs nominales de toutes les résistances 161 à 168 du deuxième groupe sont égales à &alpha; p+1R, où R est la p dimension de la résistance électrique et &alpha;p est la racine p réelle positive de l'équation (2) xP+1 - xP - 1 = 0 qui, dans le cas considéré (où p = 1) prend la forme x2 - x - 1 = 0, et les valeurs nominales desdites résistances 151; 159; 152 à 158 et 161 à 168 sont respectivement égales à 1 + #5 #5 - 1 3 + #5 R R et - R 2 2 2 Dans le cas considéré, on n'utilise dans la matrice résistances que des résistances de trois valeurs nominales, ce qui simplifie notablement la technologie de fabrication de ces matrices. Le convertisseur numérique analogique (figure 1) conforme à l'invention fonctionne de la façon suivante. Un code initial (par exemple, le p-code de Fibonacci ou le p-code "d'or") devant être converti en une valeur analogique, attaque l'entrée multiple d'information 5 du bloc de développement 4 sous forme d'une combinaison binaire d'impulsions électrjques qui, par l'intermédiaire des circuits logiques "OU" 10 respectifs et des entrées unité" il des bascules 8, font passer les bascules 8, correspondant aux valeurs "unité" des bits du code initial, à l'état "unité". Aux sorties "unité" 9 de ces bascules 8 apparaissent des signaux "unité" qui, à l'aide des éléments de commutation respectifs du bloc 3, mettent en action les valeurs étalons respectives (résistances 151 à 159 ; 161 à 168 (figure 2) du bloc 1.En conséquence, il apparait à la sortie 2 du bloc 1 une valeur analogique correspondant au p-code donné. Dans ce qui suit, le fonctionnement du convertisseur numérique analogique sera examiné en prenant comme exemple la conversion du p-code "d'or", car ce dernier est peu décrit dans la littérature. Les puissances de la p-proportion nd'or" ont la forme 0 1 2 l-1 &alpha;p , &alpha;p , &alpha;p , ... , (3) où Otp est la racine réelle positive de l'équation (2). Si l'on applique à entrée multiple 5 du convertisseur numérique analogique, par exemple, un p-code "d'or" sous la forme : 7 6 5 4 3 2 1 0 : numéros des bits 1 0 0 1 0 0 1 0 : p-code "d'or", son équivalent numérique, dans le cas considéré sera le nombre : et il se formera à sa sortie 2 (figure 1) une valeur analogique proportionnelle à A. Si l'on introduit dans le bloc 1 du convertisseur numérique analogique (figure 2) les valeurs étalons auxi liaires correspondant aux exposants négatifs de la 1-proportion d'orH : &alpha;l-1 , &alpha;l-2,&alpha;l-3, ..., etc., on peut à l'aide d'un tel bloc 1, convertir en une valeur analogique n'importe quel nombre naturel. En cas de conversion par addition des courants (figure 2), les sorties du bloc 3 d'éléments de commutation, correspondant aux bits "unité" du p-code "d'or", fournissent respectivement aux entrées 181 à 188 un courant étalon IO. La p-proportion "d'or" possède la propriété fondamentale suivante : l l-1 l-1 (4) &alpha;p = &alpha;p + &alpha;p p + qui est vraie pour tout t entier. Pour le cas où p = 1, l'identité (4) prend la forme : &alpha;1l = &alpha;1l-1 + &alpha;1 l-2 (5) En tenant compte des propriétés (4) et (5), il est facile de se convaincre que la résistance équivalente en tout point 181 à 188 par rapport à la barre zéro 17 est constante et égale à ssp R où ssp = ###### , et le coefficient de transmission de tension entre eux points voisins (par exemple 182 et 183) est égal à &alpha; p-1 .Pour cette raison, lors de l'application, du courant étalon lo au point 181, qui est le point de connexion des résistances 151, 152, 161, il appariait à la sortie 2 une tension électrique égale à ss pIOR, et lors de l'application du courant étalon aux points successifs 182, 183..., il apparait à la sortie 2 les tensions respectives sspIoR&alpha;p-1 ; sspIoR&alpha;p-2 ... etc. La propriété décrite du p-code de Fibonacci et du n-code "d'or" reliant le poids du eème bit aux poids des (e- 1)ème et (t- p - 1 )ème bits précédents, permet de simplifier notablement le contrôle métrologique du convertisseur numérique analogique utilisant le bloc 4 de développement des p-codes.Si par exemple, on applique à l'entrée multiple d'information 5 le p-code "d'or" correspondant à la septième puissance de la 1-proportion "d'or" satisfaisant l'identité (5) 7 &alpha; 1 = 1 0 0 0 0 0 0 0, et si ensuite, en utilisant l'identité (5), on réalise dans le bloc 4 le développement du septième bit, ayant la valeur "1", en sixième et cinquième bits, ayant la valeur 0, ctest-à-dire si on réalise la conversionsuivante 7 6 5 4 3 2 1 0 : numéros des bits Oc = 1 z O O O O O 1 tO 1 1 0 0 0 0 0, valeurs des bits ltéquivalent numérique A du p-code initial ne varie pas et, par conséquent, la valeur à la sortie 2 ne doit pas changer lors d'une telle conversion.Si, après cela, on réalise le développement du cinquième bit dans les quatrième et troisième bits, puis du troisième bit dans les deuxième et premier bits, autrement dit, si on réalise les conversions de code suivantes 7 6 5 4 3 2 1 0 : numéros des bits &alpha;1 7 = # 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 , O 1 O 1 O 1 1 0, ces conversions de code ne doivent pas entrainer un changement de la valeur analogique à la sortie 2. L'écart de la valeur analogique par rapport à la valeur donnée d'une valeur dépassant l'erreur métrologique du convertisseur numérique analogique est l'indice de sa non concordance avec les caractéristiques métrologiques. Cette conception du contrôle métrologique du convertisseur numérique analogique est précisément celle qui est adoptée comme base de fonctionnement du bloc de développement 4 en régime de contrôle métrologique. On supposera que, en régime de contrôle métrologique, 11 entrée multiple 5 est attaquée par le code correspondant à une valeur étalon à contrôler, par exemple par le p-code 7 6 5 4 3 2 1 0 : numéros des bits &alpha;1 7 = 1 0 0 0 0 0 0 0 : valeurs des bits correspondant au poids du septième bit.La bascule 8 de a cellule fonctionnelle 7 du bit supérieur passe à l'état 1, de sorte qu'à la sortie 2 il se forme une valeur ana 1 logique proportionnelle à t7 , tandis qu'à la première entrée du circuit logique "ET" 12 de la cellule fonctionnelle 7 du bit supérieur il se forme un potentiel d'autorisation. D'abord on réalise le contrôle métrologique de la valeur étalon du septième bit; à cet effet, on compare à l'aide d'un instrument indicateur de zéro (par exemple d'un galvanomètre sensible) la valeur analogique de sortie 7 correspondant à &alpha;1 à la valeur étalon extérieure corres 7 pondant à &alpha; 1 Ceci fait, on réalise le contrôle métrologique de la relation (4) liant les valeurs étalons. A cet effet, on applique à l'entrée de commande 6 un signal de développement de code se présentant sous la forme d'une brève impulsion dont la durée est égale à la durée du processus transitoire dans le circuit logique "ET" 12.Cette impulsion fait apparaitre le signal "unité" à la sortie 13 du circuit logique "ET" 12 de la cellule fonctionnelle 7 du bit supérieur, ce qui fait passer à 1' état "O" la bascule 8 de la cellule fonctionnelle 7 du bit supérieur, et par l'intermédiaire des circuits logiques "W"îOdes cellules fonctionnelles 7 des deux bits précédents, cette impulsion fait passer à l'état "14 les bascules 8 des cellules fonctionnelles 7 des deux bits précédents, c'est-à-dire que le bloc 4 passe à l'état nouveau suivant 7 6 5 4 3 2 1 0 : numéros des bits O 1 1 0 0 0 0 0 : valeurs des bits 7 du p-code "d'or", correspondant à 7. Dans cet état, on vérifie encore une fois la constance de la valeur analogique à la sortie 2 du convertisseur analogique numérique. L.e bloc 4 étant à l'état considéré, il apparait aux première, troisième et quatrième entrées du circuit logique "ET'' 12 des potentiels d'autorisation. Après l'application à l'entrée de commande 6 de l'impulsion de développement suivante, le bloc 4 passe à l'état nouveau suivant 7 6 5 4 3 2 1 0 : numéros des bits 0 1 0 1 1 0 0 0 : p-code "d'or", 7 correspondant à &alpha; 1, et après l'application à l'entrée de la commande 6 de la troisième impulsion, il passe au dernier état suivant 7 6 5 4 3 2 1 0 : numéros des bits 0 1 0 1 0 1 1 0 : p-code "d'or", 7 correspondant à 1. Après chaque impulsion de développement apparaissant à l'entrée de commande 6, on vérifie la constance de la valeur analogique à la sortie 2. Etant donné qu'à chaque pas du contrôle métrologique on compare les valeurs étalons des trois bits voisins : eème (e -1)ème et (t 2)sème il est possible, en cas d'écart du convertisseur numérique analogique par rapport aux caractéristiques métrologiques, de déterminer facilement la cause de cet écart avec une "précision" allant jusqu'à trois bits. Le contrôle métrologique d'un tel convertisseur numérique analogique peut ainsi entre réalisé à l'aide d'un oscillographe à haute sensibilité qui isole la composante alternative ou variable et qui est branché sur la sortie du convertisseur. A cet effet, il suffit d'appliquer plusieurs fois à l'entrée multiple 5 le même code, par exemple le p-code 7 6 5 4 3 2 1 0 : numéros des bits 1 0 0 0 0 0 0 0 : p-code "d'or", et, après chaque écriture à l'aide des impulsions de développement du code attaquant l'entrée de commande 6, de réaliser le développement du code. Dans ce cas, on peut juger de la concordance du convertisseur numérique analogique avec les caractéristiques métrologiques d'après l'amplitude de la composante alternative ou variable sur l'écran de 1 'oscillographe. L'avantage du convertisseur numérique analogique proposé est ou'il permet de simplifier notablement la procédure de réglage des valeurs étalons du bloc 1. Pour le cas où p = 1, il suffit de régler, dans le convertisseur numérique analogique\8 n bits, la valeur étalon du bit supérieur, n-I ou (n - 1)ème bit, proportionnelle à &alpha; &alpha;n-1 , et la valeur étalon du bit précédent, ou'(n - 2)éme bit, proportionnelle à n-2, après quoi la valeur étalon du (n - 3)ème bit est réglée de façon à respecter la relation n-l n-2 + gn-3 (6) Oc = I 1 I et, après le réglage de la valeur étalon du (n - 3)ème bit, le réglage de la valeur étalon du (n - 4)me bit se fait de façon à satisfaire à la relation n-2 = n-3 + n-4 (7) Outre cela, le développement du code réalisé dans le bloc 4 peut être ufllisé avec succès pour élever la précision du convertisseur numérique analogique par mise en moyenne de la valeur analogique aux différentes composition du code qui correspondent à cette valeur. A cet effet, il suffit de brancher sur la sortie du convertisseur un dispositif de mise en moyenne et d'appliquer à son entrée, plusieurs fois, un certain p-code "d'or", en le convertissant ensuite à l'aide du bloc de développement 4. A ce régime de fonctionnement, il est facile d'organiser un contrôle métrologique continu du convertisseur analogique numérique. A cet effet, il suffit de brancher sur la sortie du convertisseur numérique analogique un dispositif pour isoler la composante alternative ou variable dont la sortie est reliée au dispositif de contrôle de l'amplitude de la composante alternative. Ces avantages du convertisseur numérique analogique permettent de penser qu'il trouvera une large application dans les techniques de mesure numérique, en particulier lors du contrôle métrologique de convertisseurs numériques analogiques de très haute précision, dont la précision doit être supérieure à celle des appareils de mesure existants. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre des revendications qui suivent. REVENDICATIONS 1. - Convertisseur numérique-analogique comportant un bloc d'addition de valeurs étalons proportionnelles aux poids des bits du p-code, dont le eème est égal à la somme des poids des (e- 1)ème et ( t p - 1)eme bits, et un bloc d'éléments de commutation en nombre égal au nombre de bits du code, dont la sortie multiple est reliée à l'entrée multiple du bloc d'addition des valeurs étalons, la sortie de ce dernier servant de sortie au convertisseur numériqueanalogique, caractérisé en ce qu'il comporte un bloc de développement de code, dont la sortie multiple est reliée à l'entrée multiple du bloc d'éléments de commutation, ledit bloc de développement ayant une entrée multiple d'informations à laquelle on applique une combinaison de code, et une entrée de commande à laquelle est appliquée un signal de développement de code, p étant un nombre naturel donné. 2. - Convertisseur numérique-analogique conforme à la revendication 1, caractérisé en ce que le bloc de développement du code comporte n cellules fonctionnelles, dont la Poème cellule, correspondant au dème bit du code, comprend une bascule dont la sortie "unité" est le eème bit de la sortie multiple du bloc de développement, un circuit logique "OU" dont une première entrée constitue le eème bit de l'entrée multiple d'information du bloc de développement, et dont la sortie est reliée à l'entrée "unité" de la bascule, les cellules fonctionnelles correspondan aux bits à partir cu (p + 1)eme jusqu'au (n - 1)eme comportant un circuit logique ET avec (p + 3) entrées, la sortie duquel est reliée à l'entrée "zéro" de la bascule de cette méme cellule fonctionnelle, la première entrée du circuit logique "ET" étant raccordée à la sortie "unité" de la bascule, les deuxièmes entrées des circuits logiques "ET" de toutes les cellules fonctionnelles étant réunies et constituant l'entrée de commande du bloc du développement, les entrées à partir de la troisième jusqu'à la (p + 3)ème de chaque circuit logique "ET" de la thème cellule fonctionnelle étant reliées respectivement aux sorties "zéro" des bascules des cellules fonctionnelles à partir de la ( e - 1)eme jusqu'à la ( t - p - 1 )ème, les deuxièmes et troisièmes entrées du circuit logique "OU" de la eème cellule fonctionnelle étant connectées resnectivement aux sorties des circuits logiques "ET" des Q + 1)ème et (l + p + 1)ème cellules fonctionnelles, ou t= O, 1, 2, ... (n - 1), et n est la longueur du code. 3. - Convertisseur numérique-analogique conforme à l'une des revendications 1 et 2, caractérisé en ce que le bloc d'addition des valeurs étalons est réalisé sous la forme d'une matrice de résistances comprenant un premier groupe de (n + 1) résistances et un deuxième groupe de n résistances, les résistances du premier groupe étant mises en série et formant un circuit connecté à ses extrémités à une barre zéro, tandis que chaque résistance du deuxième groupe est reliée par l'une de ses extrémités au point de connexion de chaque paire de résistances du premier groupe, le point de connexion de la première paire de résistances du premier groupe constituant la sortie du convertisseur numérique-analogique, tandis que les première et (n + 1)ème résistances du premier groupe de résistances ont une valeur i R, toutes les autres résistances du premier groupe ayant la valeur &alpha;p-p R et chaque résistance du deuxième groupe ayant la valeur GpP R, oùO(p est la racine positive réelle de l'équation - x XP - 1 = 0 4. - Convertisseur numérique-analogique conforme à la revendication 3, caractérisé en ce que les points de connexion de chaque paire de résistances du premier groupe de réistances forment l'entrée multiple du bloc d'addition et que les extrémités libres de toutes les résistances du deuxième groupe sont branchées sur la barre 7ero. 5. - Convertisseur numérique-analogique conforme à la revendication 3, caractérisé en ce que l'entrée mllltfple du bloc d'addition est formée par les extrémités libres des résistances du deuxième groupe.