FR 2440031 A1 19800523 FR 7926617 A 19791026 La présente invention est relative à un système de données comportant plusieurs unités qui reçoivent des informations les unes des autres, de préférence sous la forme de blocs de données. Les blocs de données sont transmis sur un câble ou conducteur de données commun aux unités, et ils contiennent des données de transmission qui constituent les données que les unités doivent identifier. Un tel principe est connu, par exemple à partir de mécanismes d'interruption d'unités périphériques, une adresse, qui est caractéristique d'une unité spécifique de plusieurs unités,connectée au conducteur, étant transmise à partir d'une unité de commande sur une ligne commune. Chaque unité contient un registre dans lequel est emmagasiné le numéro dtidentifi- cation de l'unité, cette unité contenant également des moyens pour comparer l'adresse émise avec le numéro d'identification. On peut également utiliser cette comparaison pour s'assurer que l'information émise vers une pluralité d'unités montées en série n'est pas arrêtée par une unité hors service, le numéro d'identification précisant quel est le statut de chacune des unités. On pourra se référer, à cet effet, au brevet américain n0 4015 241. On peut concevoir que chaque unité puisse contenir plusieurs registres avec plusieurs numéros d'identification, qui doivent être comparés à l'adresse émise ou transmise. Les moyens de comparaison peuvent être conçus et réalisés, par exemple, de façon à comparer successivement l'adresse transmise aux contenus desdits registres dans l'ordre, ce procédé exigeant beaucoup de temps, ou bien encore on peut utiliser un grand circuit logique afin de comparer simultanément tous les registres avec l'adresse reçue. Les différentes formes de réalisation dé moyens comparateurs mentionnés ci-dessus sont donc compliquées, en particulier lorsque l'on utilise des registres importants.Ceci est notamment le cas dans des systèmes contenant plusieurs unités, et en particulier lorsque les données de transmission sont amplifiées de façon à comprendre une identification type des données en plus du numéro d'une unité spécifique, si bien qu'une unité peut non seulement distinguer l'origine de l'information reçue, mais également faire la distinction entre les différents types de données provenant d'une unité spéci fique. Cette invention concerne plus particulièrement un système de don nées contenant plusieurs unités qui sont conçues et réalisées de façon à recevoir des blocs de données d'un conducteur de données commun et qui contiennent chacune une mémoire pour emmagasiner des informations d'identification, ainsi qu'un comparateur pour comparer des données d'identification provenant du bloc de données avec les informations d'identification. Le but de la présente invention est d'apporter un système de données comportant des moyens comparateurs assurant une identification très rapide des données de transmission, cette identification étant bien plus rapide que celle réalisée par les procédés antérieurs, si bien que l'adressage à partir duquel la réception des unités dépend des informations reçues peut etre utilisé pour des systèmes comportant plusieurs unités. Ce but est atteint grâce à la caractéristique selon laquelle la mémoire est adressable, chaque unité possède des moyens pour isoler une pluralité de chiffres binaires d'identification prédéterminés, servant d'adresse d'entrée à la mémoire, et le comparateur est conçu et réalisé de façon à comparer l'information d'identification d'un emplacement de mémoire avec . des données d'identification, qui ne constituent pas lesdits chiffres binaires d'identification prédéterminés. Une telle structure signifie qu'une fraction des données de transmission, qui, par exemple, peuvent identifier le numéro d'une unité, peut entre utilisée directement comme adresse d'entrée pour ladite mémoire, et que les contenus de l'emplacement de la mémoire peuvent ensuite etre comparés à d'autres chiffres binaires des données de transmission. On diminue en conséquence la comparaison de chiffres binaires connue en soi, si bien qu'elle ne s'applique qu'à l'information contenue dans l'un des emplacements de ladite mémoire. Etant donné que cette information est contenue dans une mémoire adressable, on peut facilement la changer dans l'unité concernée, par exemple en réponse aux données reçues. D'autres caractéristiques et avantages de l'invention ressortiront de la description faite ci-après en référence au dessin annexé, dont la Figure unique représente, à titre d'exemple non limitatif, un mode de réalisation des circuits contenus dans une unité périphérique. L'unité 1 représentée sur le dessin est reliée à un conducteur de données 2 commun à de nombreuses autres unités. Des données se présen tant,par exemple,sous la forme de la structure représentée en haut à droite sur le dessin, sonttransmises sur le conducteur2, dans la direction de la flèche. Le bloc de données représenté contient, entre autres, une informa tion type de données DT, des informations d'adresses AD, ainsi que des données D, qui doivent être échangées entre les unités du système. Le bloc de données reçu est transféré dans un registre 3 faisant partie d'une mémoire tampon de l'unité 1, et les informations type de don nées pénètrent séparément dans un registre 4, par l'intermédiaire d'un dé codeur 5, les données d'adresses étant admises dans un registre 6. Selon cette invention, l'information contenue dans le registre 6 est utilisée direc tement comme adresse pour une mémoire 7 contenant une pluralité d'em placements de mémoire correspondant au moins au nombre d'unités à partir desquelles l'unité 1 reçoit les informations par l'intermédiaire du conducteur 2. Chaque emplacement de mémoire contient des informations relatives au type ou aux types de données que l'unité 1 doit recevoir de l'unité de trans mission correspondant à l'emplacement de mémoire.Si, par exemple, l'uni té n0 N a transmis le bloc de données représenté sur le dessin, l'emplace ment de mémoire, dans la mémoire 7, correspondant à N, contiendra des informations (DTL) relatives au type ou aux types de données que l'unité 1 est capable de recevoir à l'instant en question. Les informations DTL sont transférées de la mémoire 7 à un registre 8, afin d'être comparées aux in formations contenues dans le registre 4, par l'intermédiaire d'un compara teur 9 qui, si les informations DTL correspondent aux informations DT, émet un signal indiquant que les données, dans le registre 3, doivent être retenues afin d'être traitées dans d'autres unités de traitement (non repré sentées sur le dessin) de l'unité 1. Généralement, les informations DTL seront représentées de telle façon qu'un chiffre binaire, dans un ou plusieurs emplacements de mémoire, corresponde à un type de données unique, ou à chaque type de données, lors qu'il en existe plusieurs types. Si, par exemple, l'unité 1 doit recevoir le "type de données 3", et le "type de données 5", provenant d'une unité de n0 P, la mémoire 7, dans l'emplacement de mémoire correspondant, contiendra des "1" dans les troisième et cinquième positions de chiffres binaires, et des "0" dans les autres positions. Une telle représentation signifie que le comparateur 9 peut opérer très rapidement.Etant donné que les informations DT sont normalement codées de telle manière que, par exemple, 4 quatre chiffres binaires représentent Z états différents, le décodeur 5 est conçu et réalisé de façon à transformer les informations DT afin d'obtenir la même représentation que celle utilisée pour les informations DTL. Etant donné que la mémoire 7 est adressable, il est très facile de modifier son contenu d'informations, ce qui peutêtre effectué à tout moment arbitraire en réponse, soit aux données engendrées dans l'unité 1, soit aux données reçues dans le registre 3. Il convient de remarquer que le bloc de données représenté sur le dessin ne constitue qu'un exemple non limitatif, étant donné que le dernier chiffre binaire des informations DT pourrait indiquer, par exemple, si le bloc de données a été transmis à partir d'une unité ordinaire, ou à partir d'une unité de traitement central("processor"). Dans ce cas, le dernier chiffre binaire des informations DT devrait également être admis dans le registre 6, et la mémoire 7 pourrait contenir deux fois plus d'emplacements de mémoire que précédemment. La mise en oeuvre de la mémoire 7 de la manière décrite ci-dessus permet à chaque unité faisant partie d'un grand nombre d'unités (par exemple 256) de décider rapidement si le bloc de données qui, à un moment donné, doit être transmis sur le conducteur 2, doit être reçu par l'unité sur les bases, non seulement du numéro de l'unité de transmission, mais également sur celles du type de données transmises par l'unité de transmission. Il demeure bien entendu que cette invention n'est pas limitée à l'exemple de réalisation décrit et représenté, mais qu'elle en englobe toutes les variantes. REVENDICATION Système de données contenant plusieurs unités qui sont conçues et réalisées de façon à recevoir des blocs de données à partir d'un conducteur de données commun et qui contiennent chacune une mémoire pour emmagasiner de l'information d'identification et des comparateurs pour comparer des données d'identification du bloc de données avec l'information d'identification, ce système étant caractérisé en ce que ladite mémoire est une mémoire adressable (7), en ce que chaque unité comporte des moyens (6) pour isoler une pluralité de chiffres binaires d'identification prédéterminés, servant d'adresse d'entrée dans la mémoire (7), et en ce que lecomparateur (9) est conçu et réalisé de façon à comparer l'information d'identification d'un emplacement de mémoire avec des données d'identification qui ne constituent pas lesdits chiffres binaires d'identification prédéterminés.