FR 2442485 A1 19800620 FR 7832727 A 19781121 La présente invention se rapporte à un synthétiseur polyphonique de signaux périodiques, utilisant les techniques numériques et plus généralement les instruments de musique électroniques, polyphoniques comportant un ou plusieurs de tel synthétiseur. Un synthétiseur de ce genre a été décrit dans la demande de brevet nO 77 202 45 déposée le le Juillet 1977. Il se comporte comme un ensemble de générateurs de signaux indépendants commandés à partir d'un ensemble de mémoires qui contiennent chacune, au moins l'amplitude d'un signal en sortie. En réalité, le synthétiseur comporte seulement quelques générateurs de signaux rectangulaires dont les fréquences de répé- tition sont réparties suivant une gamme musicale déterminée. Ces générateurs servent à synchroniser l'avance d'un même nombre de compteurs de phase. Le synthétiseur effectue, pour chaque mémoire, une conversion numérique-analogique, pour convertir la donnée d'amplitude lue et un multiple de la valeur de phase instantanée en un échelon analogique, positif ou négatif, de tension ou de courant. Un avantage d'un tel synthétiseur est qu'il peut être exploité aisément par un système informatique à microprocesseur par exemple, permettant de réaliser la synthèse additive de signaux complexes, toujours de manière polyphonique. Dans le synthétiseur précité, tous les signaux périodiques qu'il peut produire sont générés cycliquement en permanence morne si les amplitudes de certains sont nulles, parce que les mémoires correspondantes contiennent une donnée d'amplitude égale à zéro. La plupart du temps le nombre de signaux produits par le synthétiseur est petit devant le nombre maximum de signaux qu'il peut produire. Ceci entraîne que, dans le synthétiseur, de nombreuses opérations logiques de conversion sont effectuées- inutilement pour les signaux qui ne sont pas produits, et dans le micro-ordinateur de commande, des opérations d'écriture de données d'amplitude égales à zéro sont nécessaires, d'où une double perte de temps. Un objet de la présente invention est d'éliminer cet inconvénient en supprimant la synthèse des signaux non demandés. Aussi, à l'exploitation, seules les mémoires relatives aux signaux à produire sont utilisées. Un autre objet de la présente invention est de mettre à profit l1économie de temps réalisée pour permettre la synthèse de signaux supplémentaires ou pour accroître le nombre de signaux périodiques possibles. Suivant une caractéristique de l'invention, le synthétiseur polyphonique de signaux périodiques comporte - un nombre déterminé de générateurs de signaux rectangulaires - un même nombre de groupes de mémoires, respectivement associés aux générateurs, le contenu de chaque mémoire pouvant être relatif, au moins, à l'amplitude d'un signal périodique en sortie du synthétiseur - des moyens de conversion numérique analogique, pour produire des échelons analogiques positifs ou négatifs d'amplitude relative à une donnée numérique des phase et une donnée numérique d'amplitude - des moyens de commande de lecture des mémoires et de conversion des données lues, et en outre, - dans chaque groupe de mémoire, une mémoire supplémentaire pouvant contenir un s'ousiultiple commun de la phase instantanée de plusieurs signaux pério disques ;:: - des moyens d'enchaînement séquentiel de la lecture des seules mémoires dont les contenus sont à transmettre aux moyens de conversion, cet enchaînement étant exécuté de faire répétitive, et ; - des moyens d'incré entation de la valeur de la phase instantanée dans la mémoire supplémentaire de chaque groupe situé dans 1 'enchaînement, en synchro nisme avec le signal du générateur correspondant. Il apparaît donc que toutes les données qui sont appliquées ou qui servent à déterminer les parametres appliques aux moyens de conversion (amplitude, phase instantanée, rang de l'harmonie, forme d'onde, etc ) sont situées dans les groupes de mémoire et peuvent être modifiées à tout moment par les moyens d'exploitation informatiques. D'autre part, les opérations de lecture et de conversion sont limitées aux seules données et paramètres utiles, c'est-à-dire Correspondant aux seuls signaux périodiques non nuls à produire en sortie. Il s'en suit une réduction importante, en moyenne, de ces opérations de lecture et de conversion, ainsi que des opérations d'exploitation. Parmi les avantages de l'invention, on peut citer la possibilité de réduction de la fréquence de l'horloge qui synchronise l'ensemble des circuits, d'où de meilleures possibilités d'intégration de ces circuits sous forme de circuits intégrés. L'optimisation des opérations de lecture et de conversion permet également d'accroître la souplesse de conception du synthétiseur. Ainsi la taille des groupes de mémoire peut être modifiée pour accroître ou diminuer le nombre de signaux possibles, ceci sans accroître la complexité de l'exploitation. De même, le nombre des générateurs et de groupes peut varier, permettant la synthèse de nouvelles séries de signaux dont les fréquences ne sont pas forcément en relation avec celles des autres générateurs. Ainsi, les fréquences de ces générateurs peuvent être variables ou aléatoires. D'autres caractéristiques et avantages de la présente invention apparaîtront dans la description qui suit. Celle-ci est illustrée par les figures qui représentent La figure 1, un schéma de principe d'un synthétiseur suivant l'invention, La figure 2, une représentation de l'organisation des données dans la mémoire, La figure 3, un organigramme expliquant le déroulement des opérations du synthétiseur, La figure 4, un schéma détaillé du convertisseur numérique-analogique. Les principaux organes du synthétiseur suivant la présente invention sont, d'une part, un ensemble de mémoires contenant les commandes du synthétiseur et d'autre part un convertisseur numérique-analogique. Ces organes restent identiques dans leur structure à ceux qui sont décrits dans la demande de brevet nO 77 202 45 déposée le le Juillet 1977. Ainsi l'ensemble des mémoires sera dénommé "clavier virtuel" dans la suite de la description pour simplifier l'exposé. En effet, une donnée dans une mémoire est relative notamment à l'amplitude, le rang d'harmonique et la forme d'onde d'un signal de sortie unique. L'ensemble de ces mémoires s'apparente à un clavier de commande, mais ce "clavier virtuel" n'est pas accessible directement à l'utilisateur. L'utilisateur accède au "clavier virtuel" par l'intermédiaire d'un système informatique qui ne fait pas l'objet de la présente demande. Une action sur une touche ou pédale du clavier réel, détectée par le système informatique, entraîne en effet, des actions sur plusieurs mémoires du "clavier virtuel", en fonction d'un programme enregistré dans le système informatique. Ceci permet d'obtenir la production de signaux complexes qui sont la somme de plusieurs signaux périodiques élémentaires du synthétiseur. En particulier, si ces signaux périodiques sont des sinusoides, la synthèse réalisée est une synthèse additive ou synthèse de Fourier. Par contre, l'intérêt du t'clavier virtuel" est de rendre accessible et facilement exploitable toutes les commandes du synthétiseur. En particulier, toutes ces commandes sont réunies sous une forme physique uniforme et se réalisent chacune par une simple opération d'écriture dans une mémoire. Le synthétiseur peut donc être associé à un système informatique à micro-processeur par exemple, vis à vis duquel il se comporte simplement comme un périphérique. La figure 1 représente le schéma de principe du synthétiseur suivant l'invention. Le synthétiseur est couplé à un système micro-ordinateur 1 par 1 1intermé- diaire d'un ensemble de connexions dénommé "bus" 2. Ce bus transmet des signaux de sélection d'adresse, des signaux de donnée et des signaux de commande d'écriture etéventuellement de lecture. A titre indicatif, le système micro-ordinateur est relié à un ou plusieurs claviers d'orgue 3, et également le cas échéant à un pédalier, des boutons, tirettes, ou tout dispositif de saisie de données ou d'évènements ou de présentation d'informations, qui ne sont pas représentés. Ainsi le système micro-ordinateur place des données dans les mémoires du clavier virtuel 4, en fonction des évènements qu'il prend en compte (enfoncement ou relachement des touches, boutons, tirettes, etc....), d'un programme enregistré et de données descriptives des sonorités ou timbres des sons qui sont produits par le synthétiseur. Le clavier virtuel 4 est donc un ensemble de mémoires qui sont sélectionnées à l'aide d'une mémoire d'adresse 5. L'accès à ces mémoires se fait, d'une part depuis le micro-ordinateur, et d'autre part depuis les autres circuits du synthétiseur. Des circuits multiplexeurs non représentés sur la figure, permettent ces deux accès en évitant les conflits. Le synthétiseur comprend par ailleurs un nombre déterminé de générateurs de signaux rectangulaires désignés dans leur ensemble par la référence 6. Par signal rectangulaire, on entend tout signal binaire, signal carré ou signal impulsionnel. il y a par exemple 12 générateurs de signaux périodiques dont les fréquences de répétition sont réparties selon les 12 demi-tons d'une octave, et également 4 générateurs de fréquence variable,soit à commande analogique par tension ou courant, soit à commande numérique. Un de ces générateurs peut également être un générateur de bruit, c'est-à-dire un générateur à fréquence aléatoire. Dans le clavier virtuel 4, l'ensemble des mémoires est divisé en groupes de même nombre que celui de générateurs. La sélection des mémoires d'un groupe entraîne en même temps la sélection du signal d'un générateur, ceci au moyen d'un multiplexeur 7. Pendant l'exécution des opérations relatives aux données d'un groupe, l'adresse de sélection du dit groupe, est conservée dans une mémoire 8. Cette adresse de sélection est appliquée d'une part au multiplexeur 7 pour la sélection du signal d'un générateur et d'autre part, à la mémoire d'adresse 5 pour la sélection du groupe correspondant. Les mémoires 8 et 5 peuvent être réunies. Le signal du générateur sélectionné sert à incrémenter, en synchronisme, une donnée de phase instantanée commune à l'ensemble du groupe correspondant. Pour ce faire, un circuit d'incrémentation et de mémoire 9 est couplé au multiplexeur 7, par l'intermédiaire d'un circuit de commande 10, et au clavier virtuel 4. Le détail de la structure et du fonctionnement de ces circuits apparaîtront dans la suite. Enfin, l'ensemble des données relatives à la synthèse d'un échelon analogique de chaque signal périodique en sortie est appliqué aux moyens de conversion numérique-analogique. Ceux-ci comprennent un circuit de calcul d'un échelon d'amplitude normalisé Il, un circuit de multiplication 12, un convertisseur numérique-analogique, un amplificateur 14 et un haut parleur 15. Le circuit de calcul Il reçoit la valeur instantanée de la phase t incré mentée et mémorisée par le circuit 9, le numéro de rang d'harmonique ou d'octave 0 et le numéro de forme d'onde F lus dans une mémoire d'un groupe du clavier virtuel et délivre la valeur A d'un échelon d'amplitude. Le circuit 11 comprend notamment une mémoire de formes d'onde qui délivre automatiquement la donnée A lue à une adresse formée par les signaux numériques d'entrée. Le circuit de multiplication 12 effectue la multiplication de la valeur SA par la valeur d'amplitude A lue dans la mémoire du clavier virtuel et délivre la valeur numérique bA. Enfin, le convertisseur 13 transforme cette valeur a A en un échelon analogique de courant ou de tension qui est ensuite amplifié dans 14 et diffusé par 15. La figure 2 décrit la structure du clavier virtuel. Cette structure est importante. Elle permet de comprendre le fonctionnement du synthétiseur dans son ensemble. Dans ce qui suit, les valeurs numériques ne sont données qu > à titre indicatif. Le clavier virtuel est donc divisé en 16 groupes de mémoires, autant de groupes que de genérateurs 6. Chaque groupe est lui-même divisé en 16 blocs de mémoires de16 bits chacun. Chaque bloc de mémoires est encore divisé en quatre mots, de 4 bits chacuns. Pour comprendre la structure de clavier virtuel, en rapport avec les figures, il est pratique d'imaginer l'ensemble des blocs de mémoires disposés verticalement et les mots de chaque bloc disposés horizontalement. il y a donc 16 x 16 = 256 blocs de chacun 4 mots, et chaque mot contient au moins une information. Au cours du fonctionnement du synthétiseur, les blocs sont lus un par un et les informations qu ils contiennent sont transférées et utilisées par les autres circuits. La mémoire d'adresse 5 sélectionne, par son contenu, un bloc du clavier virtuel, parmi les 256. L'adresse de sélection comporte 2 parties, une partie de 4 bits spécifiant le numéro I de groupe et une partie de 4 bits spécifiant le numéro N d'un bloc dans le groupe. Pour simplifier la figure 2, seul un groupe est représenté. Le premier bloc du groupe est caractérisé par la valeur N = 0. Les quatre mots qu'il contient sont relatifs respectivement, de la gauche à la droite, au numéro N1 du bloc suivant à lire dans le groupe (4 bits), du numéro I' du groupe suivant quand le traitement relatif au présent groupe sera terminé, et des deux parties de la phase instantanée te du signal fondamental. La lecture de ce bloc permet d'obtenir donc, en parallèle, les 3 informations N1, I' et (f-. Supposons que le signal du générateur sélectionné par le multiplexeur 7, par le numéro I, ait changé état, le circuit 9 qui alors augmente la valeur de t d'une unité, inscrit la nouvelle valeur de 9 dans le bloc (I, N = O) et garde en mémoire cette valeur de Puis la valeur N1 suivant est transmise à la mémoire d'adresse 5, qui adresse le bloc (I, N1). Les mots de ce bloc sont alors délivrés, simultanément : La valeur N2 du bloc dans le morne groupe sert à adresser le bloc suivant. La valeur F sert à spécifier la forme d'onde désirée. La valeur 0 sert à spécifier le rang d'harmonique ou d'octave du signal de sortie, par rapport au fondamental dont Les informations contenues dans chaque bloc ne sont pas limitées aux seules décrites ci-dessus. Par exemple, il peut être spécifié un numéro de voie de sortie analogique, etc.... En méme temps que ces informations sont lues et transmises aux moyens de conversion 11, 12, 13 qui calculent un échelon analogique, la valeur N2 sert à spécifier le nouveau bloc à lire dans le groupe. La lecture de ce nouveau bloc permet d'acquérir de nouvelles données F, O, A et N3 et ainsi de suite. Le dernier bloc lu dans le groupe I délivre enfin des données F, O et A ainsi qu'une dernière valeur N ~ O qui permet de revenir au premier bloc d'où est extraite l'adresse du premier bloc du groupe suivant (I', N 9 0). il est à noter que l'enchaînement de la lecture des blocs d'un groupe est tel que tous les blocs du groupe ne sont pas forcément lus. Si une valeur N n'est jamais spécifiée dans un bloc, le bloc correspondant sera ignoré. De même, la lecture du bloc est séquentielle, mais l'ordre dans lequel cette lecture est faite n'est pas obligatoirement l'ordre des valeurs de N. La figure 3 représente un organigramme qui décrit l'enchaînement des fonctions du synthétiseur. On suppose que la mémoire d'adresse spécifie le premier bloc d'une groupe I (N = 0). A ce moment, le synthétiseur effectue un test pour savoir si le générateur numéro I (sélectionné par le multiplexeur 7) a changé d'état. Le traitement complet des données d'un groupe ne s'effectue donc que toutes les demi-périodes du générateur correspondant. Pour ce faire, le circuit de commande 10 peut être constitué simplement par un circuit OU exclusif dont les deux entrées reçoivent respectivement la sortie du multiplexeur 7 et le bit de poids le plus faible de la valeur de phase 9 lue dans le bloc (I, N = O). Un signal actif n'est délivré par le OU exclusif que si les deux entrées sont différentes.Dans ce cas, la phase 9 est augmentée d'une unité, inscrite dans le bloc (I, N = 0) à la place de la valeur précédente et gardée en mémoire dans le circuit 9, pour être utilisée en même temps que les données lues dans les autres blocs de même groupe. Si le circuit 10 ne délivre aucun signal actif au circuit 9, par contre il commande la transmission par le circuit 8 de la valeur I suivante à la mémoire d'adresse 5. La synthèse des échelons analogique des signaux du bloc précédemment lu n'a donc pas été effectuée. Le test du générateur suivant est ensuite effectué (fonctions 20 et 21, figure 3) et ainsi de suite. Des qu 'un test de générateur est positif, la synthèse des échelons peut avoir lieu, elle se déroule comme indiqué sur la figure 3. Après l'incrémentatîon de la phase ss (fonction 23, réalisée par le circuit 9), le bloc spécifié par la valeur N suivante est lu, entraînant la lecture des valeurs F, O, A, etc.... et la synthèse d'un échelon correspondant (fonction 24). Puis la valeur du N suivant est comparée à zéro (fonction 25). Tant que le test est négatif, les lectures successives des blocs du groupe I s'effectuent. Dès que ce test est positif, le transfert de la valeur I suivante (et N = 0) permet de recommencer le même cycle pour un autre groupe (retour à la fonction 20). La figure 4 donne le détail de la structure du convertisseur. Les valeurs de phase t , de rang d'harmonique ou d'octave 0 et de forme d'onde F sont appliquées simultanément à un circuit 30. Ce circuit 30 élabore une adresse appliquée à une mémoire d'échelons 31. Cette mémoire contient en fait des échantillons successifs d'une ou plusieurs formes d'onde, en représentation différentielle : chaque échantillon est l'écart d'amplitude SA, à ajouter à l'amplitude précédente pour obtenir la nouvelle amplitude du signal analogique. Un circuit multiplicateur 12 effectue le produit de la valeur g A par l'amplitude réelle A lué dans le bloc du clavier virtuel 4. Le résultat ss A est ensuite appliqué à deux convertisseurs numériques analogiques 32 et 33 commandés l'un ou l'autre par un circuit de commande 35. Cette variante permet de pouvoir délivrer des signaux différents à plusieurs sorties analogiques différentes, le nombre de sorties étant, bien entendu, donné uniquement à titre d'exemple. La distinction des sorties analogiques est faite également à partir d'une information contenue dans le clavier virtuel. Par exemple, trois bits seulement sont utilisés pour le choix d'une forme d'onde parmi huit, le quatrième bit étant affecté au choix de la voie analogique. Dans le cas de la figure 4, le circuit de commande 35 est par exemple une bascule. L'une des sortie de la bascule autorise la transmission d'une donnée à un convertisseur, tandis que l'autre sortie interdit la transmission à l'autre convertisseur. La structure des convertisseurs est connue, celle-ci ayant déjà été décrite dans la demande de brevet n" 77 202 45 précitée, notamment à la figure 4. Pour mémoire ils comportent chacun un circuit additionneur-soustracteur, un compteur décompteur et un circuit intégrateur. Ils sont suivis respectivement des amplificateurs 36 et 37 et des haut-parleurs 38 et 39. Des circuits de filtrage analogique ayant des réponses en fréquence particulières peuvent évidemment être intercalés dans chaque voie analogique. Le plus souvent, incorporés aux amplificateurs 36 et 37, de tels circuits de filtrage, appelés "formants", peuvent être utiles pour améliorer le résultat sonore de certaines formes d'onde complexe. C'est le cas, par exemple pour des signaux imitant des instruments traditionnels à vent ou à corde.Dans ce cas, le synthétiseur comporte un nombre de voies analogiques de sortie suffisant pour séparer les signaux complexes les uns des autres. Cette séparation est particulièrement aisée selon l'invention puisque l'indication de la voie de sortie de chaque échantillon analogique est incluse dans l'ensemble des données numériques qui sont à son origine (F, O, A, etc...). Dans le cas où le nombre de voies de sortie analogique est supérieure à deux, le circuit 35 est constitué, par exemple par un circuit décodeur. Le circuit 30 qui détermine l'adresse de l'échantillon A dans la mémoire 31, comporte en fait des circuits logiques classiques. Par exemple, la valeur de phase t est multipliée par la valeur 0 s'il s'agit de produire des harmoniques. Dans le cas où le nombre 0 correspond au nombre d'octaves par rapport au fondamental, la valeur numérique t subit un nombre de décalages vers la gauche egal au nombre 0. Le circuit multiplicateur 12 peut être également constitué par une memoire morte. Les valeurs numériques d'entrée A et A constituent l'adresse d'une valeur en mémoire. Cette valeur est alors le produit A. 5 A. Une structure améliorée du convertisseur permet d'obtenir plus aisément un nombre supérieur de voies de sortie analogiques. Selon cette amélioration, l'ensemble des circuits compteurs-décompteurs est remplacé par un circuit convertisseur numérique-analogique du commerce, par exemple un modèle à 8 bits courant. Ce convertisseur est ensuite suivi d'un circuit démultiplexeur qui reçoit par ailleurs l'information de sélection de voie lue dans la mémoire du clavier virtuel. Le circuit de commande de sélection de voie n'est plus nécessaire, cette section étant opérée directement dans le démultiplexeur qui comporte généralement un circuit de décodage. Chaque voie de sortie du démultiplexeur est ensuite connectée à l'entrée d'un intégrateur de même caractéristique quel'intégrateur du convertisseur précédemment décrit. Comme indiqué précédemment, chaque voie de sortie analogique peut, en complément, comporter des circuits de filtrage adaptés à un type de signal ou de timbre. Le convertisseur amélioré fonctionne de la façon suivante : au cours d'un cycle de lecture des mémoires d'un groupe, le début de cycle est consacré à l'incrémentation de la phase du fondamental. A l'entrée du convertisseur, il n'y a donc pas de données à convertir pendant le début du cycle, et ceci pendant quelques micro-secondes. Puis, au fur et à mesure de la lecture des données dans les autres mémoires du groupe, le convertisseur reçoit successivement les données lues et délivre en sortie une suite d'échantillons analogiques de durée constante bien définie. Ces échantillons sont ensuite répartis par le démultiplexeur vers les intégrateurs qui délivrent alors un signal dont le niveau (tension ou courant) varie proportionnellement (en grandeur et en signe) à l'amplitude des échantillons appliqués. L'avantage essentiel de cette structure du convertisseur réside dans le fait que les échantillons successifs délivrés par le convertisseur sont tous issus d'un même groupe, et qu'entre chaque suite d'échantillons s'écoule un intervalle de temps suffisant pour éteindre toutes les instabilités possibles dans les circuits, dues notamment à des défauts de linéarité de la conversion, des temps de ntétnon négligeables, etc il en résulte une meilleure immunité du synthétïseur aux intermodulations des signaux entre groupes, ceci grâce à la structure du clavier virtuel, et au déroulement du cycle de lectures des données qu'il contient. L'invention s'applique aux instruments de musique électroniques tels que orgues, synthétiseurs polyphoniques ou tout appareil générateur de fonctions complexes. Le synthétiseur suivant l'invention peut être avantageusement commandé par des moyens informatiques vis à vis desquels il se comporte comme une mémoire. De très grandes possibilités de synthèses sont possibles avec l'invention, les formes d'onde en mémoire dans les moyens de conversion pouvant être des sinosoldes ou toutes autres formes d'onde. La synthèse de signaux complexes réalisée est de type additif. REVENDICATIONS I. Synthétiseur polyphonique de signaux périodiques du type compor tant - des moyens de production d'échantillons numériques successifs, à fréquence de répétition variable, d'une forme d'onde périodique à partir de données de phase ou d'adresse et de données d'amplitude respectivement - des moyens de conversion numérique-analogique des échantillons successifs délivrés par les moyens de production - un nombre déterminé de générateurs de signaux rectangulaires de fréquences différentes - un même nombre de groupes de mémoires, associées aux générateurs, dont les contenus sont relatifs, au moins, à l'amplitude des signaux périodiques à produire en sortie du synthétiseur ; et - des moyens de commande de lecture séquentielle des données dans les mémoires, pour appliquer les données lues dans les mémoires de chaque groupe, aux moyens de production, sensiblement en synchronisme avec le signal du générateur associé audit groupe, le synthétiseur étant caractérisé par le fait que - chaque groupe de mémoires comporte en outre une mémoire supplé dentaire pour contenir un sous-multiple commun de la phase instantanée de plusieurs signaux périodiques de sortie - chaque mémoire comporte en outre une donnée d'adressage d'une autre mémoire pour réaliser un enchainement séquentiel de la lecture des seules mémoires dont les contenus sont à appliquer aux moyens de production, par les moyens de commande de lecture - et il comporte en outre des moyens d'incrémentation de la valeur de phase contenue dans la mémoire supplémentaire de chaque groupe compris dans l'enchainement, sensiblement en synchronisme avec le générateur correspondant. 2. Synthétiseur suivant la revendication I, caractérisé en ce que chaque groupe de mémoires est divisé en un nombre déterminé de blocs de mémoires et chaque bloc comprend plusieurs mémoires, une mémoire de chaque bloc étant destinée à contenir l'adresse d'un autre bloc du meme groupe, en ce que l'un des blocs du groupe comporte en outre une mémoire destinée à contenir l'adresse d'un autre groupe et une mémoire destinée à contenir la valeur numérique de la phase instantanée d'un signal fondamental, et en ce que les autres blocs comportent en outre des mémoires destinées à contenir au moins l'amplitude et le rang d'harmonique ou d'octave d'un signal de sortie. 3 . Synthétiseur suivant la revendicationI, caractérisé en ce qu'il comporte en outre des moyens d'adressage externes des mémoires des groupes pour y inscrire ou lire des données à partir de moyens de commandes extérieurs au synthétiseur. 4 . Synthétiseur suivant la revendication2 , caractérisé en ce que chaque bloc comporte en outre une mémoire destinée à contenir un numéro de forme d'onde. 5 . Synthétiseur suivant la revendication2 ou4 caractérisé en ce que chaque bloc comporte en outre une mémoire destinée à contenir un numéro de voie de sortie analogique. 6 . Synthétiseur suivant l'une des revendications précédentes, caractérisé en ce que les moyens de commande de lecture comportent une mémoire d'adresses (5) pour l'adressage des groupes et des blocs de mémoires (4), la mémoire d'adresses (5) comportant une première entrée pour recevoir le numéro de bloc suivant, lu dans le bloc adressé, et une deuxième entrée pour recevoir le numéro de groupe suivant ; et une mémoire de sélection de groupe (8) comportant une entrée pour recevoir le numéro de groupe suivant, lu dans la mémoire supplémentaire du groupe adressé, une sortie connectée à la deuxième entrée de la mémoire d'adresses (5), et une entrée de commande de transfert de l'adresse de groupe quand l'adresse de bloc est égale à celle de la mémoire supplémentaire. 7. Synthétiseur suivant la revendication6 , caractérisé en ce que les moyens d'incrémentation de la valeur de phase dans la mémoire supplémentaire de chaque groupe comportent un circuit d'incrémentation et de mémoire (9) connecté aux blocs de mémoires (4) et comportant une entrée de commande d'incrémentation ; un circuit multiplexeur (7) recevant les signaux des générateurs (6) et comportant une entrée de commande de sélection, connectée à la sortie de la mémoire de sélection de groupe (8) et une sortie délivrant le signal sélectionné, et un circuit de commande d'incrémentation (IO) connecté au multiplexeur 7 pour commander, à chaque changement d'état du signal sélectionné, l'incrémentation de la phase par le circuit d'incrémentation (9). 8 Synthétiseur suivant la revendication7 , caractérisé en ce que le circuit de commande d'incrémentation (IO) comporte un circuit OU exclusif à deux entrées recevant respectivement le signal sélectionné du multiplexeur (7) et le bit de poids le plus faible de la phase lue dans la mémoire supplémentaire, et une sortie connectée à l'entrée de commande d'incrémentation du circuit d'incrémentation (9). 9. Synthétiseur suivant l'une des revendications 2, 4 ou 5, caractérisé en ce que tous les contenus des mémoires de chaque bloc sont délivrés simultanèment IO . Synthétiseur suivant l'une des revendications précédentes, caractérisé en ce que les moyens de conversion comportent, en série, un circuit (30) de calcul de la phase instantanée d'un signal de forme déterminée à produire à partir des informations de phase, de forme d'onde et de rang d'harmonique ou d'octave ; une mémoire (3I) d'échantillons d'amplitude différentielle d'au moins une forme d'onde, adressée par la phase instantanée calculée ; un circuit de multiplication (I2) de l'échantillon délivré par l'information d'amplitude, et un circuit convertisseur numérique-analogique (I3) délivrant des échelons analogiques d'amplitude proportionnelle à la don née délivrée par le circuit de multiplication. II . Synthétiseur suivant les revendications 4 etIO, caractérisé en ce qu'il comporte en outre au moins un deuxième convertisseur numérique analogique (32 ou 33) et un circuit de commande (35) de sélection de voie analogique, à partir d'une information de sélection lue dans les mémoires. I2 . Synthétiseur suivant la revendication I0, caractérisé en ce que le convertisseur numérique-analogique à échelons (I3) comporte un circuit convertisseur numérique-analogique, un circuit démultiplexeur dont l'entrée est connectée à la sortie du convertisseur, dont chaque sortie est connectée à un circuit intégrateur, le circuit démultiplexeur comportant des entrées de commandes pour recevoir une information de sélection de voie de sortie analogique.