FR 2434486 A1 19800321 FR 7914889 A 19790611 L3invention concerne un commutateur et notamment un thyristor planaire déclenché optiquement seulement au point de passage à zéro Le mode de réalisation préférentiel est un triac monolithique dont le fonctionnement peut se bloquer pour des tensions de ligne dépassant 120 volts alternatifs efficaces. L'insuffisance de l'isolation est un problème résolu par lButilisationde la lumière pour déclencher un thyristor De nombreux documents décrivent ces solutions L'utilisation du déclenchement optique résout le problème de l'isolation et est très utile en combinaison avec le passage à zéro pour les raisons ci-dessus. Ce brevet concerne un procédé d'intégration monolithique de thyristors parallèles inverses avec des dispositifs pour interdire leur déclenchement autrement qu'à des tensions basses. Pour cela e on prévoit des tensions au moins aussi élevées que nécessaire pour une tension de ligne. Lorsqu'un thyristor est formé d'un transistor vertical e combiné à un transistor latéral, on peut interdire l'allumage par un transistor à effet de champ monolithique MOS reliant la porte à la cathode. Lorsqu'un triac est fabriqué à l'aide de deux tels dispositifs sur un semi-conducteur monolithique, on réalise la fonction de déclenchement. En maintenant certaines relations géométriques entre le thyristor et le transistor à effet de champ on obtient un dispositif composé travaillant à haute tension. L'invention sera décrite aux dessins - figure 1 : schéma d'un commutateur de base. - figure 2 : vue de-dessus d'un des thyristors du dispositif bilatéral montrant les détails des diverses régions de divers types de conductivité du semi-conducteur monolithique. - figures 3a 4 : coupesde la figure 2 montrant d'autres détails d'un seul thyristor. - figure 5 : vue de-dessus du dispositif terminé avec les deux thyristors-et le schéma de métallisation. La figure 1 est un schéma équivalent d'un commuta teur optique de passage à zéro, Les transistors T1 eT2 et T111 T2 forment deux thyristors dos-à-dos ou parallèles-inverses Les résistances RB e RB shuntent les transistors T1 T1 pour réduire la sensibilité de chacun des thyristors et éviter le déclenchement par des signaux accidentels, Les transistors T3 e T3 shuntent également les transistors T1 Ti ; ces transistors à effet de champ T3 e oT3# sont de préférence à enrichissement qui ne conduisent pas lorsque la tension entre les bornes principales MT1 e MT2 est nulle mais deviennent conducteurs lorsque cette tension dépasse le seuil des transistors à effet de champ FETD T30 T3. Un effet intéressant de ces transistors est que les portes ne puisent que des quantités faibles de courant passant ainsi entre MT1 et Mt2 lorsque le commutateur est ouvert. La diode électroluminescente LED (figure 1) émet les photons qui couplent les transistors bipolaires et rendent conducteurs les thyristors. Le LED peut etre placé dans la meme capsule que le commutateur. Lorsque le déclencheur bilatéral (figure 1) ntest pas prévu pour un courant importante les transistors T20 T2 sont généralement des transistors latéraux. Si ces transistors ont un blocage inverse important-pour les jonctions émetteur-base et collecteur-baseD la fonction de blocage du commutateur de la figure 1 n'est pas perdue lorsque les collecteurs de Tle T1 sont directement reliés.Comme les collecteurs de T10 Ti sont directement reliés à la base de T20 T2 tout le déclencheur peut etre un monolithe d'un semi-conducteur d'un type servant de base pour les deux transistors latéraux et de collecteur pour les deux transistors verticaux Les transistors T30 T3 ont la meme conductivité de canal que les bases des transistors T20 T2,. Ainsi les transistors MOS T3 D T3 se réalisent en formant des régions de conductivité opposée dans le meme substrat aussi longtemps que la possibilité de blocage de ces régions est suffisamment élevée pour les applications prévues.La possibilité de claquage de porte des transistors MOS doit au moins etre égale aux tensions pic/pic prévues c'est-àdire environ 200 volts pour un dispositif travaillant en ligne. La vue en plan de la figure 2 correspond à une moitié du dispositif intégré montrant en particulier les diverses régions semi-conductrices pour réaliser le circuit monolithique de la figure 1. Le dispositif terminé est de préférence symétrique par rapport à l'axe central représenté en haut de la figure. Les figures 3 e 4 sont des coupes de la figure 2 montrant plus particulièrement les caractéristiques des diverses régions. Les types de conductivité seront attribués à chacune des régions des figures bien que ces types puissent être inversés. La région 1 du support 100 est de préférence de conductivité N avec une résistivité de laordre de 1 à 100 ohms-centimètres pour arriver à la tension de blocage voulue.La région 2 est formée conventionnellement pour donner une région de base dans une partie du support 1 et une région 3 est formée par une technique usuelle pour donner un émetteur N dans une partie de la région 2. Le transistor vertical NPN correspond au transistor bipolaire T1 de la N servent de source et de drain pour ce transistor MOS ; ces régions sont de préférence formées en même temps que la région 3. Une couche isolante 4 telle que de l'oxyde sert d'isolant de porte pour le transistor FET-MOS et isole le métal de liaison (figure 5). Pour résister à une tension élevée0 l'isolant 4 est plus épais que ltépaisseur usuelle de 1000 Angstroms pour les transistors MOS dans la région entre la source et le drain 35.L'isolant peut même être plus épais sur d'autres régions du dispositif. Selon les figures 3, 49 les régions hachurées 2 e 3 20, 35 de la figure 1 comportent des ouvertures dans l'isolant pour permettre le branchement des diverses régions semi-conductrices. La vue de-dessus de la figure 5 du dispositif complet montre ses deux moitiés et la métallisation de liaison. Cette métallisation comporte des régions développées pour le branchement externe et l#élérnent monolithique. Les régions 50 permettent le branchement sur les portes des transistors FENTE en saillie sur les surfaces 50. Les régions métallisées 5 entourent complètement les portes 50 et recouvrent le périmétre des régions principales P du dispositif La jonction de blocage haute tension est pratiquement complètement recouverte d'un conducteur qui distribue le champ. et augmente la tension de blocage. Les branchements des bornes externes principales se font par des conducteurs sur les deux régions 5 ; ces conducteurs externes sont également reliés aux régions 50 qui sont communes à la métallisation périphérique 57 du substrat ou métallisation de la borne principale opposée. Les régions d'émetteur des transistors PNP latéraux sont séparées des régions de collecteur par l'autre région émetteur du transistor PNP latéral. En formant les régions d'émetteur des transistors PNP e on peut recouvrir toutes les régions P qui sont approximativement au meme potentiel, de la meme région pour la métallisation. En variantes les régions 20 peuvent etre extérieures aux régions 2. La métallisation de la borne principale 5 relie également la source du transistor FET et la métallisation 55 relie le drain du transistor à la base du transistor vertical NPNe Selon la figure 5, toutes les jonctions de blocage formées par les régions 211 20 et la région 20 ne sont pas recouvertes par la métallisation. Il y a des régions entre les régions métalliques 50 55 non recouvertes.Comme toutefois les jonctions de blocage de ces régions sont en regard l'une de l'autre, avec une séparation relativement petite, l'appauvrissement des deux côtés et les métallisations 5, 55 qui ne sont pas au même potentiel (tendant à équilibrer le potentiel de surface d'isolant 4) interdisent le claquage prématuré des jonctions de ces régions. On peut avoir un dispositif unilatéral en formant deux régions d'un second type de conductivité dans le substrat du premier type11 formant un transistor bipolaire vertical et un transistor MOS dans l'une des deux régions et en reliant la porte du transitor MOS au substrat. Cette forme donne une tension de blocage par rapport au mode de réalisation plus élaboré précédent, avec,une#porte de transistor MOS reliée à une région d'une seconde conductvité, en offrant l'avantage d'une fabrication plus simple. La fonction des résistances RB peut s'assurerpar les transistors MOS à appauvrissement, laissant passer un certain courant sourcedrain pour une tension nulle de porte. La caractéristique de blocage haute tension peut s'utiliser indépendamment de celle du passage à zéro. REVEND E N D I C A T I O N S 10) Déclencheur semi-conducteur monolithique comportant un support semi-conducteur (1) d'un premier type avec une première surface principale et une première région (2 20) d'un second type de conductivité, opposé au précédente dont des parties s'étendent sur la surface, une seconde région (20') du second type de conductivité s'étendant sur cette surface une première région (3) du premier type dans la première région du second type et s'étendant sur cette surface, caractérisé par un moyen métallique (5) en contact (23) avec la première région (20) du second type et en contact (28) avec la première région (3) du premier type, recouvrant la première surface principale: le moyen métallique ayant une périphérie extérieure entourant la limite de la première région- (2, 20) du second type sur la surface 20) Déclencheur selon la revendication 2 caractérisé par une seconde et une troisième régions (35) du premier type dans la première région du second type, s'étendant sur la surface, 1 une des deuxième, troisième régions (35) étant reliée électriquement à la première région (3) du premier type et l'autre à la première région (20)du second type. 30) Déclencheur selon la revendication 111 caractérisé par une seconde et une troisième régions (35) d'un premier type dans la première région (2, 2011 25) du second type slétendant sur cette première surface, l'une des secondes régions (35) étant reliée électriquement à la première région (3) du premier type et l'autre à la première région (20) du second type11 ces deuxième et troisième régions du premier type formant la source et le drain d'un transistor métal-oxyde-semi-conducteur.