FR 2437697 A1 19800425 FR 7920058 A 19790731 La présente invention concerne une structure permettant d'alimenter en signaux un circuit intégré semiconducteur à partir d'une source extérieure, qui aurait été jusqu'ici considérée comme incompatible avec un circuit intégré. Les circuits intégrés nécessitent, pour un fonctionnement correct, des amplitudes de tensions de signaux d'entrée et des amplitudes de tensions d'alimentation qui soient soigneusement contrôlées. A titre d'exemple, si l'amplitude d'un signal d'entrée d'un circuit intégré linéaire MOS est trop importante, généralement le circuit se sature ou, pire, fait apparaître des diodes parasites polarisées en direct, ce qui entraîne des courants destructeurs. Les tensions d'alimentation doiv#ent également être maintenues dans des limites données bien que cela soit généralement moins critique une fois que les paramètres de fonctionnement du circuit ont été établis. Quand il existe une tension de signal d'entrée trop élevée, il faut réduire son amplitude au moyen d'un diviseur de tension. Le diviseur de tension revient moins cher s'il est intégré avec le circuit dans la microplaquette semiconductrice elle-même. On a déjà prévu l'intégration d'un diviseur de tension dans une microplaquette MOS avec isolation de la source en utilisant des diviseurs de tension à transistors, car les transistors sont traditionnellement les composants les plus faciles à fabriquer. Les transistors MOS à effet de champ utilisés dans ce cas ont traditionnellement leurs grilles et leurs drains ou plaques courts-circuités pour former des diodes. Comme les diodes ont des chutes de tension de seuil prédéterminées, des montages en série de diodes peuvent fournir des divisions de tension. Cependant, outre le fait qu'elles fournissent une division de tension, ces diodes établissent automatiquement des niveaux de polarisation à la sortie du diviseur par rapport au potentiel du substrat de la microplaquette étant donné leurs tensions de seuil inhérentes En conséquence, la valeur possible pour la division de tension ainsi que les amplitudes de signaux d'entrée positives et négatives qui peuvent être utilisées avant d'atteindre la saturation sont limitées par la polarisation automatique établie à cause du niveau de dopage des diodes, du nombre de diodes reliées en série, etc. Suivant la présente invention, on n'utilise pas de seuil de diode pour obtenir la division de tension et, en conséquence, le décalage automatique de polarisation est éliminé. Donc, on n'a pas de point de saturation dépendant du nombre de diodes en série et on dispose d'une liberté beaucoup plus grande pour choisir une chute de tension donnée à l'entrée. De plus, la liberté dans le choix permet maintenant l'intégration d'une alimentation sur la microplaquette dans le circuit intégré semiconducteur avec lequel elle doit fonctionner. Suivant la présente invention, on utilise un divideur de tension à condensateurs intégrés. Alors que l'on s'attendrait à avoir des potentiels de seuil à cause du dopage du substrat semiconducteur formant une électrode de condensateur et, donc, l'apparition d'effets indésirables dûs à la présence de la région dopée diffusée ou implantée dans le substrat, la structure suivant l'invention est fabriquée de manière que la surface résultante semiconductrice soit déjà très largement inversée, même dans le cas où aucun potentiel de polarisation externe n'est appliqué. Donc, un potentiel supplémentaire appliqué à la région dopée ne décale pas le point de fonctionnement vers une région de seuil où des potentiels de seuil affecteraient la stabilité du signal de sortie en fonction de variations du signal d'entrée. Un objet de la présente invention consiste à prévoir des moyens sur le circuit intégré pour dériver des tensions de signal qui sont sensiblement différentes en amplitude et par rapport à une masse externe plutôt que par rapport à celle de la tension d'entrée. Des moyens sont donc prévus pour établir une tension d'alimentation de forme alternative ou continue sur le circuit intégré. De plus, suivant l'invention, il est prévu des moyens pour déduire des tensions d'alimentation à partir de sources qui, auparavant, étaient considérées comme incompatibles ou non adaptées, telles qu'une source d'horloge externe, ce qui est particulièrement utile avec des circuits intégrés CMOS. Ainsi, on peut se passer d'autres fils d'entrées d'alimentation en supposant que la source d'horloge peut procurer toutes les autres demandes d'alimentation. Par conséquent, la structure de l'invention fournit des moyens sensiblement plus souples et perfectionnés pour l'alimentation du circuit intégré, en fournissant au circuit intégré des signaux qui sont compatibles avec celui-ci à partir de sources antérieurement incompatibles, en utilisant des circuits qui sont intégrés dans la microplaquette elle-même, tout en étant, en même temps, d'une forme plus économique. De plus, la structure peut être fabriquée en circuits MOS en utili sant une technologie de couches polycristalline double et à grille métallique ou une technologie semblable. D'une manière générale, suivant l'invention, il est prévu une structure semiconductrice comprenant un condensateur à trois plaques comprenant une région relativement peu conductrice de silicium largement dopée, avec une première couche isolante recouvrant la région conductrice. Au-dessus de la première couche isolante, est prévue une couche relativement conductrice en silicium polycristallin, cette couche isolante recouvrant au moins une partie importante de la région conductrice du fond. Une seconde couche isolante recouvre la couche polycristalline. Au-dessus de la seconde couche isolante, est prévue une couche conductrice supérieure et des moyens conducteurs sont mis en contact avec la couche polycristalline pour fournir un signal de sortie quand on applique un signal d'entrée entre la couche conductrice supérieure et la région conductrice inférieure. Les caractéristiques de l'invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement dans la description suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig. 1 est un schéma du circuit suivant l'invention, y compris des circuits utilisables avec l'invention, la Fig. 2 est un schéma d'une variante des circuits, la Fig. 3 est un schéma d'une autre variante de circuits, et la Fig. 4 est une vue en coupe d'un exemple de réalisation d'une structure physique y compris une partie des circuits utilisable avec la structure. A la Fig. 1, on a montré un diviseur de tension à condensateurs comprenant les condensateurs 1 et 2. Bien que l'on ait montré deux condensateurs, il est préférable que la structure soit fabriquée sous la forme un seul condensateur à trois plaques. A titre d'exemple, le condensateur est, de préférence, fabriqué avec une plaque conductrice inférieure 3, une seule plaque centrale 4, qui est isolée de la plaque inférieure 3, et une plaque conductrice supérieure 5, qui est isolée de la plaque centrale 4. Au noeud A, on peut prévoir un contact vers la plaque centrale 4. Comme il est bien connu, quand on utilise des diviseurs de ten sion~à condensateurs, une tension externe appliquée entre les plaques 5 et 3 est divisée suivant l'inverse du rapport de la capacité du con densateur 2 à la capacité des condensateurs 1 et 2 en série. On peut ainsi obtenir un signal de sortie d'amplitude réduite entre le noeud A et la plaque 3, le contact avec cette dernière pouvant être obtenu au point 6 du substrat de la microplaquette à la masse. Bien que la conception d'un diviseur de tension à condensateurs ne soit pas revendiquée comme nouvelle, une telle structure dans un circuit intégré ayant un zone diffusée en inverse d'une manière très sensible et formant la plaqué inférieure du condensateur (ce qui procure des avantages particuliers) est considérée comme nouvelle, particu lièrement quand on l'utilise comme décrit ci-après. A la Fig. 1, à considérer en relation avec la Fig. 4, la plaque inférieure ou de fond 3 est formée par une région 7 largement dopée P+ ou N+, suivant que le substrat 8 est P ou N. La région P+ ou N+ peut être diffusée ou implantée par un bombardement ionique de bore ou de phosphore, etc., suivant le procédé particulier qu'on utilise. Cette région 7 forme la couche inférieure relativement conductrice 3 du condensateur à trois plaques tandis que le substrat 8, Fig. 4, forme le point de masse ou plan 6, montré à la Fig. 1. La région très dopée 7 présente une surface à forte inversion, sans nécessiter de polarisation externe. Donc, le point de fonctionnement de la structure est, en tension, sensiblement éloigné du seuil de surface. Il en résulte que l'on a trouvé que les signaux d'entrée appliques ne rendaient pas que l'inversion de la surface du substrat dopé polarisée au point d'atteindre le seuil. Le diélectrique du condensateur inférieur est obtenu par une couche isolante 9 qui, de préférence, est en bioxyde de silicium. La plaque conductrice centrale 4 est, de préférence,# fabriquée en silicium polycristallin, et représentée, à la Fig. 4, par une couche 10 placée au-dessus de la couche isolante 9. Bien entendu, elle est placée audessus de la plaque inférieure formée par la région conductrice 7. Pour le condensateur supérieur 1, le diélectrique est une couche isolante 11, de préférence en dioxyde de silicium. La plaque supérieure 5 est formée par une couche-conductrice 12. Le matériau particulier utilisé pour cette couche dépend du type de procédé MOS utilisé. Par exemple, là où on utilise le procédé de fabrication de grille en silicium ou en métal, la couche conductrice 12 serait en aluminium. Cependant, si on utilisait le procédé du silicium polycristallin double, la couche conductrice 12 serait en silicium polycristallin. Dans ce der nier cas, si nécessaire, on peut prévoir un conducteur métallisé supplémentaire faisant contact avec 122 comme le conducteur 13 montré à la Fig. 4. Le noeud A de la Fig. 1 est le point de connexion de la plaque centrale du condensateur multiple. Il n'y a pas rigoureusement la réplique du noeud A à la Fig. 4, mais la couche polycristalline 10 de la plaque centrale s'étend vers la droite pour entrer en contact avec d'autres circuits, qui seront décrits ci-après. Un circuit établissant une référence de tension est relié au noeud A, Fig. 1. Dans un circuit intégré, un tel circuit est, de préférence, formé d'une série de diodes formées par des transistors MOS, tels que les quatre transistors 14 à 17. Chacun d'entre eux a sa grille reliée à son électrode de plaque ou drain et a son électrode de source reliée à l'électrode de drain du précédent, sauf pour le transistor 17. La source du transistor 17 est reliée à une source de référence de potentiel. La source de référence peut être, si on le désire, le point de masse 6 du substrat de la microplaquette, comme mentionné ci-dessus. Le présent exemple de réalisation sera décrit en considérant la source de référence au point 6. Le fonctionnement du circuit est le suivant. On connecte une source de signal alternatif 18 à la plaque supérieure 5 du condensateur à trois plaques, l'autre pôle de la source 18 étant reliée, en alternatif,au point de masse 6 du substrat. Un condensateur 19, en traits tirets, est montré monté entre la masse externe et le point 6 du substrat pour obtenir le couplage en alternatif, mais on pourrait utiliser d'autres moyens. Ainsi, le potentiel de masse externe peut varier largement à partir du potentiel de masse du point 6. Comme le condensateur à trois plaques fournit la division de tension, le potentiel réel du noeud A par rapport au point 6 est établi par le total des seuils de la série de diodes formées par les transistors MOS 14 à 17. Ces diodes autopolarisées forment une fixation de niveau pour le noeud A par rapport au point de masse 6 (ou à un autre potentiel de seuil, si la plaque 3 lui est reliée). Avec des seuils de transistors MOS de, par exemple, 0,7 volts-, le potentiel entre le noeud A et le point de masse 6 est ainsi maintenu à 4x0,7 = 2,8 volts. On a trouvé que, par rapport à la masse externe, le potentiel moyen alternatif mesuré entre les condensateurs 1 et 3 se décalait. Ainsi, si on a une tension d'entrée sinusoïdale, on obtient une tension sinusoïdale due au décalage du niveau moyen et on évite la distortion de la forme d'onde qui, autrement, aurait lieu en utilisant une série de diodes pour fixer le niveau, avec un potentiel appliqué excédant leurs seuils. Le signal de sortie alternatif peut alors être appliqué au circuit MOS 20, si nécessaire. On a noté ci-dessus que l'électrode source du transistor MOS 17 peut être reliée à un point de potentiel de référence continu différent de celui du point de masse 6 du substrat de la microplaquette. Cela modifie encore le niveau moyen continu du signal alternatif applique au circuit 20. Une variante de structure des transistors MOS 14 à 17 est montrée à la Fig. 2. Dans ce cas, la référence est obtenue par une diode Zener 21 en série avec une diode ordinaire 22. Les deux diodes en série sont montées entre le noeud A et le point de masse 6 du substrat (ou un potentiel de référence si cela est nécessaire). A titre d'exemple du fonctionnement de ce circuit, on suppose que la tension de seuil totale de la diode Zener 21 et de la diode ordinaire 22 en série est de 21 volts. La diode Zener ayant un seuil de 20 volts et la diode 22 un seuil de 1 volt. En conséquence, la tension de sortie crête sera de 21 volts. On suppose également que les capacités des condensateurs 1 et 2 sont égales. Donc une tension de 20 volts, crête à crête, par exemple, est divisée de manière que la tension sur chacun des condensateurs est de 10 volts, crête à crête. Cela sera le cas bien que la masse externe puisse être à un potentiel continu sensiblement différent de la masse du substrat. Avec au noeud A une tension de crête de 21 volts par rapport au point de masse 6 et avec la moitié de la tension d'entrée (10 volts crête à crête) disponible, la tension de sortie sera un signal alternatif ayant une tension minimale de 11 volts et une tension maximale de 21 volts par rapport au potentiel du point de masse 6 du substrat de la microplaquette. Ainsi il faut noter que la tension de sortie crête pour des diodes formées de transistors MOS est nVd, où n est le nombre des diodes en série et Vd est la tension de seuil de chacune des diodes. La tension de crête a pour référence le point de masse du substrat ou un potentiel de référence, si nécessaire, et est supérieur à ces points de référence. La Fig. 3 montre le circuit de la Fig. 2 avec, en plus, des mo yens pour fournir une tension d'alimentation au circuit intégré. Les diodes 21 et 22 constituent par exemple les moyens de fixation du niveau du noeud A. Une diode redresseuse 23 est montée en série entre le noeud A et le circuit d'utilisation. On peut utiliser un condensateur intégré supplémentaire pour filtrer ou encore d'autres circuits qui sont bien connus de l'homme de l'art. Il faut noter que l'alimentation intégrée décrite ci-dessus peut être utilisée pour alimenter la microplaquette soit à partir du signal d'entrée soit d'une source, telle qu'une horloge. Si l'on utilise l'une de ces entrées, un des fils d'alimentation ou les deux peuvent être éliminés de la plaquette ce qui permet d'utiliser les bornes antérieures d'entrée d'alimentation à d'autres fins. Donc le circuit, suivant l'invention, fournit une alimentation intégrée pour une plaquette de circuit intégré MOS et particulièrement pour un circuit CMOS, cette alimentation étant obtenue à partir d'un signal ou d'une source d'horloge.A la Fig. 4, on a montré, à titre d'exemple, une diode unique MOS de fixation de niveau qui est reliée au condensateur à trois plaques décrit ci-dessus La diode MOS est formée par un transistor MOS ayant une source N 24 et un drain N 25 reliés par un canal N 26. Bien entendu, on peut utiliser des dopages de type P pour former une structure PMOS. Une grille en silicium polycristallin 27 est fabriquée au-dessus du canal 26 et isolée du canal par la couche 9 formant une diode au silicium d'une manière bien connue. La grille en silicium polycristallin 27 est directement reliée au drain 25 formant un court-circuit comme pour le transistor 14 de la Fig. 1. La grille polycristalline 27 est reliée à la couche polycristalline 10 qui forme la plaque centrale du condensateur à trois plaques formé par les condensateurs 1 et 2. Un contact 28 est relié à la source24 d'une manière bien connue, cependant, au lieu d'utiliser le contact 28, on peut utiliser une couche en silicium polycristallin pour relier l'électrode de source aux grille et drain d'une autre diode MOS en série, d'une manière semblable à celle qui vient d'être décrite pour la liaison entre la plaque centrale du condensateur à trois plaques et la diode MOS. Il faut comprendre que le contact 28 n'a été montré qu'à titre'd'illustration. Les couches en bioxyde de silicium 9 et 11, qui sont montrées, isolent la structure MOS qui vient d'être décrite d'une manière bien connue. Un film d'oxyde 29 complète et protège la surface du-circuit intégré. Ainsi, la structure suivant l'invention fournit des alimentations intégrées sur la microplaquette fonctionnant à partir de source de tension externe, sans rapport avec le potentiel de masse continu particulier de la source externe, même en présence de potentiels d'alimentation qui étaient auparavant considérés comme incompatibles ou trop grands. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, il faut comprendre que ladite description n'a été faite qu'à titre d'exemple et ne limite pas la portée de l'invention. REVENDICATIONS 1) Dispositif diviseur de tension à condensateurs intégré dans un circuit intégré semiconducteur comprenant un condensateur à trois plaques caractérisé en ce qu'il comprend: a - une région inférieure relativement conductrice en silicium fortement dopée, b - une première couche isolante recouvrant la région conductrice de a, c - une couche polycristalline relativement conductrice placée sur la première couche isolante et recouvrant au moins une partie importante de la région inférieure relativement conductrice, d - une seconde couche isolante recouvrant la couche polycristalline, e - une couche supérieure con#ductrice placée sur la couche isolante, f - des moyens conducteurs entrant en contact avec la couche polycristalline pour fournir un signal de sortie quand un signal d'entrée est appliqué entre la couche supérieure conductrice et la couche inférieure conductrice. 2) Dispositif suivant la revendication 1, caractérisé en ce que la région inférieure conductrice est une région P+ ou N+ fortement dopée à la surface d'une plaquette de silicium. 3) Dispositif suivant la revendication 1, caractérisé en ce que la région inférieure conductrice est une région P+ ou N+ fortement dopée à la surface d'une couche épitaxiale portée par une plaquette de silicium. 4j Dispositif suivant l'une des revendications 1 à 3, caractérisé en ce que le matériau de la couche supérieure conductrice est du silicium polycristallin. 5) Dispositif suivant l'une des revendications 1 à 3, caractérisé en ce que le matériau de la couche conductrice supérieure est de l'aluminium. 6) Dispositif suivant l'une des revendications 1 à 3, caractérisé en ce que la couche supérieure conductrice fait partie d'une zone de contact pour un fil de connexion. 7) Dispositif suivant l'une des revendications 1 à 5, caractérisé en ce qu'il comprend au moins une diode de référence de tension, telle qu'une diode Zener montée entre ladite couche polycristalline et une source de potentiel de référence. 8) Dispositif suivant une des revendications 1 à 6, caractérisé en ce qu'il comprend une pluralité de transistors MOS ayant chacun sa grille court-circuitée avec son drain, et montés en série entre ladite couche polycristalline et une source de potentiel de référence qui peut être la masse de la plaquette de silicium qui peut être constituée par la région inférieure conductrice. 9) Dispositif suivant la revendication 8 caractérisé en ce qu'il comprend encore des moyens pour relier une borne d'une source de signal à la couche supérieure conductrice et pour coupler en alternatif l'autre borne de la source à ladite région inférieure conductrice, ladite source pouvant être une source de signaux d'horloge.